(57)【要約】【課題】ＴＷＡの特性上の波形劣化に対しても信頼性を十分に高めることが可能な進行波型増幅器を提供すること。【解決手段】この進行波型増幅器１０は、複数の差動増幅器４０が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、それぞれの差動増幅器４０は、互いに直列に接続されたスイッチングトランジスタＴｒ３ａ、静的カスコードトランジスタＴｒ４ａ、及び動的カスコードトランジスタＴｒ５ａを備えており、動的カスコードトランジスタＴｒ５ａは、コレクタ出力がベース入力に抵抗分圧回路４９ａを介して帰還されるように構成されている。【選択図】図４
2014220770.tif 000002
【特許請求の範囲】
【請求項１】
複数のセル回路が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、
それぞれの前記セル回路は、互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、
前記動的カスコードトランジスタは、コレクタ出力がベース入力に抵抗分圧回路を介して帰還されるように構成されている、
ことを特徴とする進行波型増幅器。
【請求項２】
遅延素子を介して互いに並列に接続された複数のセル回路と、前記遅延素子の入力側を終端する前方終端抵抗と、前記遅延素子の出力側を終端する後方終端抵抗とを備え、前記複数のセル回路の出力を、前記前方終端抵抗に向けて異なる時間で遅延させて重畳させる進行波型増幅器であって、
それぞれの前記セル回路は、出力端と基準電位との間で互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、
前記動的カスコードトランジスタは、コレクタ出力がベース入力に分圧して帰還されるように構成されている、
ことを特徴とする進行波型増幅器。
【請求項３】
前記動的カスコードトランジスタのベースへの帰還入力は、直列に接続された２つの抵抗による抵抗分圧回路により与えられる、
ことを特徴とする請求項１又は２に記載の進行波型増幅器。
【請求項４】
前記抵抗分圧回路は、前記動的カスコードトランジスタのコレクタ出力を受けるエミッタフォロア回路からの入力を受けるように構成されている、
ことを特徴とする請求項３に記載の進行波型増幅器。
【請求項５】
前記動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタをさらに備える、
ことを特徴とする請求項１又は２に記載の進行波型増幅器。
【請求項６】
前記動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタと抵抗とを含む直列回路をさらに備える、
ことを特徴とする請求項１又は２に記載の進行波型増幅器。
【請求項７】
前記進行波型増幅器の電源電圧は、前記スイッチングトランジスタ、前記カスコードトランジスタ、及び前記動的カスコードトランジスタの耐圧よりも大きい、
ことを特徴とする請求項１又は２に記載の進行波型増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、進行波型増幅器に関するものである。
【背景技術】
【０００２】
光通信において使用される光送信モジュールは、通常、レーザダイオード等の光源と、電界吸収型光変調器（ＥＡＭ：Electro Absorption Modulator）、マッハ・ツェンダ変調器（ＭＺＭ：Mach-Zehnder Modulator）等の光変調器と、光変調器駆動回路とで構成される。２５Ｇｂｐｓや４０Ｇｂｐｓの高速通信で使用される光送信モジュールでは、光出力波形のアイパターンにおいて、１０ｐｓ以下の短い立下り、立上り時間が要求される。そのため、広帯域な電気／光（Ｅ／Ｏ）応答を持つ光変調器を使用する必要があり、光変調器駆動回路には進行波型増幅器（ＴＷＡ：Traveling Wave Amplifier）を用いた回路が用いられる。この進行波型増幅器については様々な構成が提案されている（下記特許文献１，２参照。）。光変調器によっては２〜８Ｖの高振幅での駆動が必要になる場合があるため、駆動回路に内蔵される進行波型増幅器には、その回路を構成するトランジスタの耐圧を超える振幅を出力するための回路構成である動的カスコード回路が用いられる（下記特許文献３、下記非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１３０１７０号公報
【特許文献２】特開２０１０−２７２９１８号公報
【特許文献３】米国特許第６，９５８，８４０号公報
【非特許文献】
【０００４】
【非特許文献１】K. W. Kobayashi et al., “A 2-50 GHz InAlAs/InGaAs-InP HBTDistributed Amplifier”, GaAs IC Symposium IEEE Gallium Arsenide IntegratedCircuit Symposium. 18th Annual Technical Digest 1996, p.207-210
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＴＷＡ回路に動的カスコード回路を組み合わせた場合、ＴＷＡ回路の特性に起因した、波形劣化及び信頼性上の問題を引き起こす現象が発生する。
【０００６】
そこで、本発明は、かかる課題に鑑みて為されたものであり、ＴＷＡの特性上の波形劣化に対しても信頼性を十分に高めることが可能な進行波型増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の一側面に係る進行波型増幅器は、複数のセル回路が遅延素子を介在させて互いに並列に接続された進行波型増幅器であって、それぞれのセル回路は、互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、動的カスコードトランジスタは、コレクタ出力がベース入力に抵抗分圧回路を介して帰還されるように構成されている。
【０００８】
或いは、本発明の他の側面に係る進行波型増幅器は、遅延素子を介して互いに並列に接続された複数のセル回路と、遅延素子の入力側を終端する前方終端抵抗と、遅延素子の出力側を終端する後方終端抵抗とを備え、複数のセル回路の出力を、前方終端抵抗に向けて異なる時間で遅延させて重畳させる進行波型増幅器であって、それぞれのセル回路は、出力端と基準電位との間で互いに直列に接続されたスイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタを備えており、動的カスコードトランジスタは、コレクタ出力がベース入力に分圧して帰還されるように構成されている。
【０００９】
かかる進行波型増幅器によれば、セル回路において動的カスコードトランジスタに対してカスコードトランジスタが直列に接続されていることにより、動的カスコードトランジスタのベース電位がセル回路の出力電位で決定される電位に維持されるので、動的カスコードトランジスタのコレクタ−エミッタ間電圧を出力電位に対して安定化させることができる。その結果、出力電位がＴＷＡの特性上の波形劣化を起こした場合であっても、トランジスタの耐圧を超えた電圧の発生を抑制でき、信号増幅動作の信頼性を十分に高めることができる。
【００１０】
動的カスコードトランジスタのベースへの帰還入力は、直列に接続された２つの抵抗による抵抗分圧回路により与えられる、ことが好適である。この場合、低周波信号に対して動的カスコードトランジスタの帰還入力と出力電位との関係を安定化することができ、動的カスコードトランジスタのコレクタ−エミッタ間電圧を出力電位に対して安定化させることができる。
【００１１】
また、抵抗分圧回路は、動的カスコードトランジスタのコレクタ出力を受けるエミッタフォロア回路からの入力を受けるように構成されている、ことが好適である。かかる抵抗分圧回路を備えれば、動的カスコードトランジスタのベースに対して出力電位との関係で適切に配分された帰還信号を入力させることができる。
【００１２】
さらに、動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタをさらに備える、ことが好適である。こうすれば、動的カスコードトランジスタのベースに対して高周波の出力電位との関係で適切に配分された帰還信号を入力させることができる。
【００１３】
またさらに、動的カスコードトランジスタのベースとグラウンドとの間に接続されたキャパシタと抵抗とを含む直列回路をさらに備える、ことも好適である。かかる直列回路を備えれば、動的カスコードトランジスタのベースに対して低周波の出力電位との関係で適切に配分された帰還信号を入力させることができる。
【００１４】
さらにまた、進行波型増幅器の電源電圧は、スイッチングトランジスタ、カスコードトランジスタ、及び動的カスコードトランジスタの耐圧よりも大きい、ことも好適である。この場合、出力電圧の振幅を大きくしながら、トランジスタのコレクタ−エミッタ間に耐圧を超える電圧の発生を抑制して信頼性を高めることができる。
【発明の効果】
【００１５】
本発明によれば、ＴＷＡの特性上の波形劣化に対しても信頼性を十分に高めることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の好適な一実施形態に係る光送信モジュールの概略構成を示す図である。
【図２】図１の進行波型増幅器１０の構成を示す回路図である。
【図３】図２の増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの詳細構成を示す回路図である。
【図４】図３の増幅回路部４１ａの回路図である。
【図５】図４の動的カスコードトランジスタＴｒ５ａの周りの等価回路を示す図である。
【図６】本発明の変形例に係る差動増幅器１４０の回路図である。
【図７】本発明の変形例に係る差動増幅器２４０の回路図である。
【図８】比較例に係る差動増幅器９４０の回路図である。
【図９】比較例にかかる増幅回路部９４１ａの回路図である。
【図１０】図９の増幅回路部９４１ａの構成例を示す回路図である。
【図１１】図１０のカスコードトランジスタＴｒ９５ａの周りの等価回路を示す図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しながら本発明による進行波型増幅器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本発明の実施形態に係る光送信モジュールの構成を示す回路図であり、図２は、図１の進行波型増幅器の詳細構成を示す回路図である。この光送信モジュール１は、光通信で使用され、レーザダイオード等の光源２０と、ＥＡＭ、ＭＺＭ等の光変調器３０と、光変調器を駆動する進行波型増幅器１０とで構成される。図２に示す形態においては、光変調器３０は、整合抵抗ＲＬと並列に設けられている。整合抵抗ＲＬと光変調器３０は、伝送線路Ｌｔを介して、進行波型増幅器１０の出力端子Ｔｏｕｔ１に接続されている。
【００１９】
図２に示すように、進行波型増幅器１０は、増幅器（セル回路）１２ａ、１２ｂ、１２ｃ及び１２ｄを備えている。また、進行波型増幅器１０は、入力伝送線路（遅延線）Ｌｉｎ１及びＬｉｎ２、出力伝送線路（遅延線）Ｌｏｕｔ１及びＬｏｕｔ２を備え得る。ここで、本実施形態の進行波型増幅器１０は、差動増幅器を増幅器１２ａ、１２ｂ、１２ｃ、１２ｄの４個備えているが、２個以上の任意の個数に変更されてもよい。この場合は、差動増幅器の個数に対応して入力伝送線路Ｌｉｎ１、Ｌｉｎ２、及び出力伝送線路Ｌｏｕｔ１、Ｌｏｕｔ２の遅延時間（詳細は後述する。）が設定される。
【００２０】
入力伝送線路Ｌｉｎ１及びＬｉｎ２の入力端には入力端子Ｔｉｎ１及びＴｉｎ２がそれぞれ設けられている。一実施形態においては、進行波型増幅器１０は、差動信号を増幅する進行波型差動増幅器であり、当該進行波型増幅器１０には、差動入力信号が入力される。即ち、入力端子Ｔｉｎ１には正相入力信号が入力され、入力端子Ｔｉｎ２には逆相入力信号が入力される。これら入力伝送線路Ｌｉｎ１及びＬｉｎ２はそれぞれ、入力端と反対側の出力側において、終端抵抗（後方終端抵抗）Ｒ３及びＲ４によって終端されている。
【００２１】
出力伝送線路Ｌｏｕｔ１の出力端には出力端子Ｔｏｕｔ１が設けられている。出力伝送線路Ｌｏｕｔ１は、出力端と反対側の入力側において終端抵抗（前方終端抵抗）Ｒ２を介して接地（終端）されている。また、出力伝送線路Ｌｏｕｔ２の出力側の一方端Ｔｏｕｔ２は、終端抵抗（後方終端抵抗）Ｒ５を介して接地（終端）されている。出力伝送線路Ｌｏｕｔ２の入力側の他方端は、終端抵抗（前方終端抵抗）Ｒ１を介して接地（終端）されている。
【００２２】
一実施形態においては、進行波型増幅器１０は、前置増幅器１６を備え得る。前置増幅器１６は、入力伝送線路Ｌｉｎ１及びＬｉｎ２上に設けられている。より具体的には、前置増幅器１６の非反転入力は入力端子Ｔｉｎ１に接続されており、その非反転出力は入力伝送線路Ｌｉｎ１に接続されている。また、前置増幅器１６の反転入力は入力端子Ｔｉｎ２に接続されており、その反転出力は入力伝送線路Ｌｉｎ２に接続されている。前置増幅器１６は、正相入力信号を非反転入力に受けて、非反転出力から正相出力信号を入力伝送線路Ｌｉｎ１に出力する。また、前置増幅器１６は、逆相入力信号を反転入力に受けて逆相出力信号を反転出力から入力伝送線路Ｌｉｎ２に出力する。
【００２３】
増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄは、一実施形態においては、差動型の非反転増幅器（差動増幅回路）であり得る。増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄは、入力側において、共通の入力伝送線路Ｌｉｎ１及びＬｉｎ２に接続され、異なる遅延時間で入力信号を受ける。より具体的には、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄの非反転入力は入力伝送線路Ｌｉｎ１に接続されており、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄの反転入力は入力伝送線路Ｌｉｎ２に接続されている。
【００２４】
また、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｃは、出力側において、共通の出力伝送線路Ｌｏｕｔ１及びＬｏｕｔ２に接続され、異なる遅延時間で出力信号を出力する。より具体的には、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｃの非反転出力は出力伝送線路Ｌｏｕｔ１に接続されており、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄの反転出力は出力伝送線路Ｌｏｕｔ２に接続されている。
【００２５】
増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄは、前置増幅器１６からの正相信号を、入力伝送線路Ｌｉｎ１を介して受けて、正相出力信号を出力伝送線路Ｌｏｕｔ１に出力する。また、増幅器１２ａ、１２ｂ、１２ｃ及び１２ｄは、前置増幅器１６からの逆相信号を、入力伝送線路Ｌｉｎ２を介して受けて、逆相出力信号を出力伝送線路Ｌｏｕｔ２に出力する。
【００２６】
増幅器１２ａ、１２ｂ、１２ｃ及び１２ｃは、入力端子Ｔｉｎ１及びＴｉｎ２に入力される差動入力信号を、前置増幅器１６を介して、それぞれ固有の遅延時間で受ける。増幅器１２ａ、１２ｂ、１２ｃ及び１２ｃに入力される信号の遅延時間は、入力端子Ｔｉｎ１及びＴｉｎ２から増幅器それぞれまでの伝送線路によって規定される。即ち、伝送線路の遅延時間は、（ＬＣ）１／２により規定される。ここで、Ｌは伝送線路のインダクタンス成分であり、Ｃは伝送線路の容量成分である。
【００２７】
図１に示す伝送線路Ｌｉｎ１１は、増幅器１２ａの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと増幅器１２ｂの非反転入力との間に存在する伝送線路であり、増幅器１２ｂの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２１は、増幅器１２ａの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと増幅器１２ｂの反転入力との間に存在する伝送線路であり、増幅器１２ｂの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２８】
また、伝送線路Ｌｉｎ１２は、増幅器１２ｂの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと増幅器１２ｃの非反転入力との間に存在する伝送線路であり、増幅器１２ｃの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２２は、増幅器１２ｂの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと増幅器１２ｃの反転入力との間に存在する伝送線路であり、増幅器１２ｃの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００２９】
さらに、伝送線路Ｌｉｎ１３は、増幅器１２ｃの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと増幅器１２ｄの非反転入力との間に存在する伝送線路であり、増幅器１２ｄの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２３は、増幅器１２ｃの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと増幅器１２ｄの反転入力との間に存在する伝送線路であり、増幅器１２ｄの入力容量（およそ１０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３０】
また、伝送線路Ｌｉｎ１４は、増幅器１２ｄの入力に接続する線路の伝送線路Ｌｉｎ１上の分岐ノードと終端抵抗Ｒ３との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｉｎ２４は、増幅器１２ｄの入力に接続する線路の伝送線路Ｌｉｎ２上の分岐ノードと終端抵抗Ｒ４との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３１】
伝送線路Ｌｏｕｔ１２は、増幅器１２ｂの出力に接続する線路と伝送線路Ｌｏｕｔ１との接続点と増幅器１２ａの非反転出力との間に存在する伝送線路であり、増幅器１２ａの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２２は、増幅器１２ｂの出力に接続する線路と伝送線路Ｌｏｕｔ２との接続点と増幅器１２ａの反転出力との間に存在する伝送線路であり、増幅器１２ａの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３２】
また、伝送線路Ｌｏｕｔ１３は、増幅器１２ｃの出力に接続する線路と伝送線路Ｌｏｕｔ１との接続点と増幅器１２ｂの非反転出力との間に存在する伝送線路であり、増幅器１２ｂの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２３は、増幅器１２ｃの出力に接続する線路と伝送線路Ｌｏｕｔ２との接続点と増幅器１２ｂの反転出力との間に存在する伝送線路であり、増幅器１２ｂの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３３】
さらに、伝送線路Ｌｏｕｔ１４は、増幅器１２ｄの出力に接続する線路と伝送線路Ｌｏｕｔ１との接続点と増幅器１２ｃの非反転出力との間に存在する伝送線路であり、増幅器１２ｃの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２４は、増幅器１２ｄの出力に接続する線路と伝送線路Ｌｏｕｔ２との接続点と増幅器１２ｃの反転出力との間に存在する伝送線路であり、増幅器１２ｃの出力容量（およそ２０ｆＦ）、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３４】
また、伝送線路Ｌｏｕｔ１１は、増幅器１２ａの出力に接続する線路の伝送線路Ｌｏｕｔ１上の分岐ノードと終端抵抗Ｒ２との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Ｌｏｕｔ２１は、増幅器１２ａの出力に接続する線路の伝送線路Ｌｏｕｔ２上の分岐ノードと終端抵抗Ｒ１との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
【００３５】
進行波型増幅器１０では、増幅器１２ａ，１２ｂが伝送線路（遅延素子）Ｌｉｎ１１、Ｌｉｎ２１、Ｌｏｕｔ１２、及び、Ｌｏｕｔ２２を介在させて互いに並列に接続されている。ここで、進行波型増幅器１０においては、伝送線路Ｌｉｎ１１、Ｌｉｎ２１、Ｌｏｕｔ１２、及び、Ｌｏｕｔ２２が信号に与える遅延時間は、実質的に等しくなるように設定され、各増幅器１２ａ，１２ｂの遅延時間も等しくされている。したがって、前置増幅器１６から増幅器１２ａ、１２ｂのそれぞれを通り出力端子Ｔｏｕｔ１に到達する信号は遅延時間が実質的に同じで位相が一致することになる。同様に、増幅器１２ｂ，１２ｃが伝送線路（遅延素子）Ｌｉｎ１２、Ｌｉｎ２２、Ｌｏｕｔ１３、及び、Ｌｏｕｔ２３を介在させて互いに並列に接続されており、伝送線路Ｌｉｎ１２、Ｌｉｎ２２、Ｌｏｕｔ１３、及び、Ｌｏｕｔ２３が、信号に与える遅延時間は実質的に等しくなるように設定されており、各増幅器１２ｂ，１２ｃの遅延時間も等しくされている。したがって、前置増幅器１６から増幅器１２ｂ、１２ｃのそれぞれを通り出力端子Ｔｏｕｔ１に到達する信号は遅延時間が実質的に同じで位相が一致することになる。さらに同様に、増幅器１２ｃ，１２ｄが伝送線路（遅延素子）Ｌｉｎ１３、Ｌｉｎ２３、Ｌｏｕｔ１４、及び、Ｌｏｕｔ２４を介在させて互いに並列に接続されており、伝送線路Ｌｉｎ１３、Ｌｉｎ２３、Ｌｏｕｔ１４、及び、Ｌｏｕｔ２４が、信号に与える遅延時間は実質的に等しくなるように設定されており、各増幅器１２ｃ，１２ｄの遅延時間も等しくされている。したがって、前置増幅器１６から増幅器１２ｃ、１２ｄのそれぞれを通り出力端子Ｔｏｕｔ１に到達する信号は遅延時間が実質的に同じで位相が一致することになる。これにより、入力端子Ｔｉｎ１に入力された信号が増幅器１２ａ、１２ｂ、１２ｃ、１２ｄの各々を通ることにより出力端子Ｔｏｕｔ１に出力される各々の電流信号は、出力端子Ｔｏｕｔ１において位相整合される。
【００３６】
一方、進行波型増幅器１０では、伝送線路Ｌｏｕｔ１，Ｌｏｕｔ２上の進行波の他に、伝送線路Ｌｏｕｔ１，Ｌｏｕｔ２上の退行波の影響も存在する。例えば、このような退行波は、増幅器１２ｂを経て終端抵抗Ｒ１、Ｒ２に至る信号、増幅器１２ｃを経て同抵抗に至る信号、及び増幅器１２ｄを経て同抵抗に至る信号である。その結果、増幅器１２ａの出力端における出力電圧波形は、各増幅器１２ｂ，１２ｃ，１２ｄの出力を異なる時間で遅延させた退行波が重畳されたものとなり、入力端子Ｔｉｎ１，Ｔｉｎ２における入力電圧波形とは完全に同期しないような劣化された波形となりうる。同様に、増幅器１２ｂ，１２ｃの出力端における出力電圧波形も劣化された波形となりうる。
【００３７】
次に、図３、図４を参照して、増幅器１２ａ，１２ｂ，１２ｃ，１２ｄの具体的な回路構成を説明する。
【００３８】
増幅器１２ａ、１２ｂ、１２ｃ及び１２ｃは、図３に示すような差動増幅器４０によって構成されている。増幅器４０は、トランジスタＴｒ１、Ｔｒ２、Ｔｒ１１、Ｔｒ１２、２つの増幅回路部４１ａ，４１ｂを含む差動増幅回路４１、電流源Ｉ１、Ｉ２、Ｉ１１、及びＩ４を備えている。差動増幅器４０は、入力端子Ｉｎ１及びＩｎ２に入力される差動入力信号を増幅して、差動出力信号を出力端子Ｏｕｔ１及びＯｕｔ２に出力する。
【００３９】
差動増幅器４０においては、トランジスタＴｒ１のベースが入力端子Ｉｎ２に接続されており、トランジスタＴｒ１のコレクタが接地電位に接続されており、トランジスタＴｒ１のエミッタが電流源Ｉ１及びトランジスタＴｒ１１のベースに接続されている。また、トランジスタＴｒ２のベースが入力端子Ｉｎ１に接続されており、トランジスタＴｒ２のコレクタが接地電位に接続されており、トランジスタＴｒ２のエミッタが電流源Ｉ２及びトランジスタＴｒ１２のベースに接続されている。また、トランジスタＴｒ１１のコレクタが接地電位に接続されており、トランジスタＴｒ１１のエミッタが電流源Ｉ１１及び増幅回路部４１ａの入力に接続されている。また、トランジスタＴｒ１２のコレクタが接地電位に接続されており、トランジスタＴｒ１２のエミッタが電流源Ｉ１２及び増幅回路部４１ｂの入力に接続されている。これらのトランジスタＴｒ１、Ｔｒ２、Ｔｒ１１、及びＴｒ１２は、２段のエミッタフォロワ回路を構成する。
【００４０】
図４に移って、増幅回路部４１ａは、出力端子Ｏｕｔ１と基準電位である電源電位Ｖｅｅとの間に互いに直列に接続されたスイッチングトランジスタＴｒ３ａ、静的カスコードトランジスタＴｒ４ａ、及び動的カスコードトランジスタＴｒ５ａを含んで構成されている。すなわち、スイッチングトランジスタＴｒ３ａには、トランジスタＴｒ４ａ及びトランジスタＴｒ５ａがカスコード接続されている。より詳細には、スイッチングトランジスタＴｒ３ａのコレクタに静的カスコードトランジスタＴｒ４ａのエミッタが接続されており、静的カスコードトランジスタＴｒ４ａのコレクタに動的カスコードトランジスタＴｒ５ａのエミッタが接続されている。スイッチングトランジスタＴｒ３ａのエミッタは抵抗素子４３ａ及び電流源Ｉ４を介して電源電位Ｖｅｅに接続されており、トランジスタＴｒ５ａのコレクタは、出力端子Ｏｕｔ１に接続されている。
【００４１】
さらに、動的カスコードトランジスタＴｒ５ａには、そのコレクタとベース間に直列に接続された２つの抵抗素子４５ａ，４７ａを含む抵抗分圧回路４９ａが接続されている。この抵抗分圧回路４９ａの一端が出力端子Ｏｕｔ１に接続され、その他端は入力端子Ｉｎ３ａを介して規定電位Ｖｔが印加されると共にキャパシタ５１ａを介して接地電位（グラウンド）に接続されている。動的カスコードトランジスタＴｒ５ａのベースは、この抵抗分圧回路４９ａを介して動的カスコードトランジスタＴｒ５ａのコレクタに接続されると共に、直列に接続された抵抗素子５３ａ及びキャパシタ５５ａを含む直列回路を介して接地電位に接続されている。このような構成により、動的カスコードトランジスタＴｒ５ａにおいては、コレクタ出力がベース入力に分圧して帰還される。
【００４２】
また、静的カスコードトランジスタＴｒ４ａのベースには、キャパシタ５７ａを介して接地電位が接続されるとともに、入力端子Ｉｎ４ａを介して規定電位Ｖｔ２が印加される。すなわち、キャパシタ５７ａの容量が高周波的に入力端子Ｉｎ４ａを接地するための十分大きな容量に設定されることにより、静的カスコードトランジスタＴｒ４ａのベースは、定電位Ｖｔ２でバイアスされると共に、交流的には接地されている。さらに、スイッチングトランジスタＴｒ３ａのベースには、入力端子Ｉｎ５ａを介してトランジスタＴｒ１１のエミッタが接続されて２段のエミッタフォロア回路を経由した入力信号が印加される。
【００４３】
次に、上記構成の増幅回路部４１ａの動作を説明する。
【００４４】
動的カスコードトランジスタＴｒ５ａには、接合容量及び寄生容量であるベース−コレクタ容量Ｃｂｃ５ａ及びベース−エミッタ容量Ｃｂｅ５ａが存在し、静的カスコードトランジスタＴｒ４ａにもベース−コレクタ容量Ｃｂｃ４ａが存在する。動的カスコードトランジスタＴｒ５ａのベースへの帰還入力は、そのコレクタ出力から抵抗分圧回路４９ａにより与えられる。キャパシタ５１ａの容量は大きな値に設定されているので、低周波の入力信号に対しては、２つの抵抗素子４５ａ，４７ａによって出力端子Ｏｕｔ１における出力電位Ｖｏｕｔが分圧されてコレクタ−ベース帰還が為される。すなわち、動的カスコードトランジスタＴｒ５ａのベース電位は、抵抗素子４５ａ，４７ａの抵抗値をそれぞれＲ１，Ｒ２とすると、下記式；
（Ｖｏｕｔ−Ｖｔ）×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｔ
によって計算される電位に設定される。
【００４５】
一方、高周波の入力信号に対しては、動的カスコードトランジスタＴｒ５ａのベース−エミッタ容量Ｃｂｅ５ａは常に順バイアスされているので、ベース−コレクタ容量Ｃｂｃ５ａ及びベース−コレクタ容量Ｃｂｃ４ａよりも十分大きな値とみなされる。従って、高周波信号に関しては、増幅回路部４１ａは、ベース−コレクタ容量Ｃｂｃ５ａの実効的な容量をＣｂｃ５ａｆとすると、動的カスコードトランジスタＴｒ５ａの周りは、図５に示すような等価回路で表すことができる。ここで、動的カスコードトランジスタＴｒ５ａのベース電位をＶｃａｓｂ、抵抗素子５３ａの抵抗値をＲ３、キャパシタ５５ａの容量をＣ１としている。ベース−エミッタ容量Ｃｂｅ５ａはベース−コレクタ容量Ｃｂｃ４ａより十分大きいので、動的カスコードトランジスタＴｒ５ａのベースとエミッタとは交流的にショートされているとみなされる。また、容量Ｃｂｃ５ａｆは、動的カスコードトランジスタＴｒ５ａの相互コンダクタンス（Ｇｍ）の影響も考慮した実効的なベース−コレクタ間容量である。また、キャパシタ５７ａの容量をＣ３とすると、容量Ｃ３は容量Ｃｂｃ４ａより十分に大きいために、容量Ｃ３は高周波的にはグラウンドへのショートと考えることができる。
【００４６】
同図に示すように、動的カスコードトランジスタＴｒ５ａのベース電位Ｖｃａｓｂが、低周波的には抵抗値Ｒ１，Ｒ２の２つの抵抗を含む分圧回路で与えられ、高周波的には容量値Ｃｂｃ５ａｆ，Ｃｂｃ４ａの２つのキャパシタを含む分圧回路で与えられる。詳細には、ベース電位Ｖｃａｓｂは、高周波的には、下記式；
Ｖｃａｓｂ／Ｖｏｕｔ＝（Ｃｂｃ５ａｆ）／（Ｃ１＋Ｃｂｃ４ａ＋Ｃｂｃ５ａｆ）
によって計算される値になる。このことから、入力端子Ｉｎ５ａに印加される入力電位Ｖｉｎと出力電位Ｖｏｕｔが同期しない信号であっても、容量（Ｃ１＋Ｃｂｃ４ａ）と容量Ｃｂｃ５ａｆとの割合を設計する（例えば、両者を等しくする）ことにより、ベース電位Ｖｃａｓｂの出力電位Ｖｏｕｔに対する割合を設定することができる（例えば、Ｖｃａｓｂ＝０．５×Ｖｏｕｔを維持できる）。これにより、入力端子Ｉｎ５ａに印加される入力電位Ｖｉｎの影響を受けないので、動的カスコードトランジスタＴｒ５ａのベースは出力電位Ｖｏｕｔのみで決定されるレベルに維持され、動的カスコードトランジスタＴｒ５ａのコレクタ−エミッタ間電圧Ｖｃｅの値が不必要に（入力電位Ｖｉｎ及び出力電位Ｖｏｕｔの関係以外で）高められることを回避できる。
【００４７】
増幅回路部４１ａに並列に電流源Ｉ４と接続された増幅回路部４１ｂは、上述した増幅回路部４１ａと同様な回路構成を有し、トランジスタＴｒ１２のエミッタから入力信号を受けて、出力端子Ｏｕｔ１から出力信号を出力する。
【００４８】
以上説明した進行波型増幅器１０によれば、差動増幅器４０において動的カスコードトランジスタＴｒ５ａに対して静的カスコードトランジスタＴｒ４ａが直列に接続されていることにより、動的カスコードトランジスタＴｒ５ａのベース電位が差動増幅器４０の出力電位Ｖｏｕｔで決定される電位に維持されるので、動的カスコードトランジスタＴｒ５ａのコレクタ−エミッタ間電圧Ｖｃｅを出力電位Ｖｏｕｔに対して安定化させることができる。その結果、出力電位ＶｏｕｔがＴＷＡの特性上の波形劣化を起こした場合であっても、カスコードトランジスタの耐圧を超えた電圧の発生を抑制でき、信号増幅動作の信頼性を十分に高めることができる。また、進行波型増幅器１０の電源電圧をスイッチングトランジスタＴｒ３ａ、静的カスコードトランジスタＴｒ４ａ、及び動的カスコードトランジスタの耐圧より大きく設定することで、出力電位Ｖｏｕｔの振幅を大きくしながら、トランジスタのコレクタ−エミッタ間に耐圧を超える電圧の発生を抑制して信頼性を高めることができる。
【００４９】
ここで、動的カスコードトランジスタＴｒ５ａのベースへの帰還入力は、直列に接続された２つの抵抗素子４５ａ，４７ａによる抵抗分圧回路４９ａにより与えられるので、低周波信号に対して動的カスコードトランジスタＴｒ５ａの帰還入力と出力電位Ｖｏｕｔとの関係を安定化することができ、動的カスコードトランジスタＴｒ５ａのコレクタ−エミッタ間電圧Ｖｃｅを出力電位Ｖｏｕｔに対して安定化させることができる。
【００５０】
ここで、進行波型増幅器１０の作用効果を、比較例と比較しつつ、より詳細に説明する。図８は、比較例に係る差動増幅器９４０の回路図である。同図に示す差動増幅器９４０と図３の差動増幅器４０との相違点は、増幅回路部９４１ａにおいてカスコードトランジスタとしてトランジスタＴｒ９５ａの１つしか備えられておらず、そのトランジスタＴｒ９５ａのベースは、２つの抵抗９４５，９４５を含む抵抗分圧回路によって定電圧が印加されると共に、キャパシタ９４９を介して接地電位に接続されている（帰還回路を備えていない）点である。
【００５１】
図８に示す差動増幅器９４０に備えられるカスコードトランジスタＴｒ９５ａは、それと直列接続されたスイッチングトランジスタＴｒ３ａのコレクタ電位を安定化するために設けられる。ベースが交流的に接地されたカスコードトランジスタＴｒ９５ａをスイッチングトランジスタＴｒ３ａのコレクタ側に挿入することにより、そのコレクタ電位が安定化する（入力信号に追随してそのレベルが変動しない）一方で、増幅回路部９４１ａに流れる電流はスイッチングされる。その結果、ベース−コレクタ間の寄生容量によるミラー効果が低減される。しかし、スイッチングトランジスタＴｒ３ａのコレクタ−エミッタ間電圧が安定化されるのに対し、カスコードトランジスタＴｒ９５ａのコレクタ−エミッタ間電圧が大きく変調されてしまう。そのため、接地電位と電源電位Ｖｅｅとの間の電圧の大部分がカスコードトランジスタＴｒ９５ａのコレクタ−エミッタ間で消費されてしまい、カスコードトランジスタＴｒ９５ａに大きな耐圧特性を要求することとなる。
【００５２】
上記の問題を解決するために、図９に示すように、増幅回路部９４１ａのカスコードトランジスタＴｒ９５ａのコレクタ−ベース間に、コレクタ電位をベースに帰還入力させるためのバッファ回路９５１を設けることができる。図１０には、図９の増幅回路部９４１ａの具体的な回路構成例を示している。
【００５３】
増幅回路部９４１ａにおいては、スイッチングトランジスタＴｒ３ａにカスコードトランジスタＴｒ９５ａがカスコード接続されている。カスコードトランジスタＴｒ９５ａは、増幅回路部４１ａと同様な帰還回路部を有している。詳細には、カスコードトランジスタＴｒ９５ａには、そのコレクタとベース間に直列に接続された２つの抵抗素子４５ａ，４７ａを含む抵抗分圧回路４９ａが接続されている。この抵抗分圧回路４９ａの一端が出力端子Ｏｕｔ１に接続され、その他端は入力端子Ｉｎ３ａを介して規定電位Ｖｔが印加されると共にキャパシタ５１ａを介して接地電位に接続されている。カスコードトランジスタＴｒ９５ａのベースは、この抵抗分圧回路４９ａを介してカスコードトランジスタＴｒ９５ａのコレクタに接続されると共に、キャパシタ５５ａを介して接地電位に接続されている。さらに、スイッチングトランジスタＴｒ３ａのベースには、抵抗素子９５３及び入力端子Ｉｎ５ａを介してトランジスタＴｒ１１のエミッタが接続されて２段のエミッタフォロア回路を経由した入力信号が印加される。また、カスコードトランジスタＴｒ９５ａには、接合容量及び寄生容量であるベース−コレクタ容量Ｃｂｃ９５ａ及びベース−エミッタ容量Ｃｂｅ９５ａが存在し、スイッチングトランジスタＴｒ３ａにもベース−コレクタ容量Ｃｂｃ３ａが存在する。
【００５４】
このような構成の増幅回路部９４１ａにおいては、低周波の入力信号に対しては、２つの抵抗素子４５ａ，４７ａによって出力端子Ｏｕｔ１における出力電位Ｖｏｕｔが分圧されてコレクタ−ベース帰還が為される。一方、高周波の入力信号に対しては、カスコードトランジスタＴｒ９５ａのベース−エミッタ容量Ｃｂｅ９５ａは常に順バイアスされているので、ベース−コレクタ容量Ｃｂｃ３ａ及びベース−コレクタ容量Ｃｂｃ９５ａよりも十分大きな値とみなされる。従って、高周波信号に関しては、増幅回路部９４１ａは、ベース−コレクタ容量Ｃｂｃ９５ａ，Ｃｂｃ３ａの実効的な容量をそれぞれＣｂｃ５ａｆ，Ｃｂｃ３ａｆとし、入力電位Ｖｉｎを接地電位とみなすと、カスコードトランジスタＴｒ９５ａの周りは、図１１に示すような等価回路で表すことができる。ここで、抵抗素子９５３の抵抗値をＲｅｆ１としている。すなわち、高周波的には、出力電位Ｖｏｕｔを容量Ｃｂｃ９５ａｆ及び容量Ｃｂｃ３ａｆの等価インピーダンスで分圧した値が、カスコードトランジスタＴｒ９５ａのベースに帰還される。一般に、容量Ｃｂｃ９５ａｆ，Ｃｂｃ３ａｆは比率が一定値になる（例えば、等しい値になる）保証はない。トランジスタのサイズが異なれば当然に容量比も異なってくる。一般には、カスコードトランジスタＴｒ９５ａのサイズを大きくし、スイッチングトランジスタＴｒ３ａのサイズを小さくして、前段の駆動能力に余裕が与えられる。その場合、容量Ｃｂｃ３ａｆが必然的に小さく設定されるので、キャパシタ５５ａを挿入することにより分圧比を所定値に（例えば、１対１に）近づけることが行われる。
【００５５】
進行波型増幅器においては、上述したように、退行波の影響で出力電位Ｖｏｕｔは入力電位Ｖｉｎに同期しておらず、スイッチングトランジスタＴｒ３ａの容量Ｃｂｃ３ａの実効値Ｃｂｃ３ａｆが時間的にランダムに近い変化をする。あるいは、図１１の等価回路の場合には、出力電位Ｖｏｕｔとは同期しない入力電位Ｖｉｎが、容量Ｃｂｃ３ａｆを介してスイッチングトランジスタＴｒ３ａのベースに入力される。そのため、ランダムな信号入力においては、ベース電位Ｖｃａｓｂを出力電位Ｖｏｕｔの所定割合（例えば、０．５倍）に維持できないという問題がある。
【００５６】
これに対して、本実施形態の進行波型増幅器１０に備えられる差動増幅器４０によれば、静的カスコードトランジスタＴｒ４ａを介在させることにより、動的カスコードトランジスタＴｒ５ａの帰還入力と出力電位Ｖｏｕｔとの関係を安定化することができ、動的カスコードトランジスタＴｒ５ａのエミッタ電位（静的カスコードトランジスタＴｒ４ａのコレクタ電位、交流的には静的カスコードトランジスタＴｒ４ａのベース電位）を安定化することができる。
【００５７】
また、図１０及び図１１に示した比較例の増幅回路部９４１ａには、入力端子Ｉｎ５ａとの間に前段の出力抵抗に対応する抵抗素子９５３が介在していた。その場合は、容量Ｃ１／抵抗Ｒ２／容量Ｃｂｃ３ａｆによって構成される共振ループにダンピング抵抗Ｒｅｆ１が存在することにより、この共振ループのＱ値を低下させることが実質的に可能であった。本実施形態の増幅回路部４１ａにおいては、動的カスコードトランジスタＴｒ５ａに対して入力電位Ｖｉｎをマスクしているため、この出力抵抗Ｒｅｆ１が存在しない。つまり、図４及び図５に示すように、静的カスコードトランジスタＴｒ４ａのベース−コレクタ間容量Ｃｂｃ４ａが直接的に接地されることになる。そこで、共振ループのＱ値が非常に高い値になってしまうことを避けるために、抵抗素子５３ａが挿入されている。このダンピング抵抗５３ａは、静的カスコードトランジスタＴｒ４ａのベース或いはエミッタ側に挿入することも考えられる。しかしながら、前者の場合は静的カスコードトランジスタＴｒ４ａの電流利得を低下させてしまうという問題が残り、後者の場合は、挿入した抵抗に増幅回路部４１ａの主電流が流れるために消費電力が増大するという問題が残る。キャパシタ５５ａに直列に、かつ、ベースに並列に挿入する場合には、それらの問題も回避することができ、共振ループのＱ値も低下させることができるために好ましい。
【００５８】
本発明は上述した実施形態に限定されるものではない。例えば、本発明は、図６に示すような構成の差動増幅器１４０を採用してもよい。同図に示すように、差動増幅器１４０に含まれる増幅回路部１４１ａ，１４１ｂにおいて、動的カスコードトランジスタが１個ずつ追加された構成を有する。詳細には、スイッチングトランジスタＴｒ３ａ、静的カスコードトランジスタＴｒ４ａ、動的カスコードトランジスタＴｒ５ａに対して直列に、動的カスコードトランジスタＴｒ５ａと出力端子Ｏｕｔ１との間において、動的カスコードトランジスタＴｒ６ａが設けられる。この動的カスコードトランジスタＴｒ６ａは、動的カスコードトランジスタＴｒ５ａと同一構成の帰還回路部と直列回路部とを有している。このような変形例によれば、差動増幅器１４０の電源電圧がトランジスタの耐圧よりも高く設定された場合であっても、この電源電圧を複数のトランジスタに適切に配分することができる。
【００５９】
また、本発明は、図７に示すような構成の差動増幅器２４０を採用してもよい。同図に示すように、差動増幅器２４０に含まれる増幅回路部２４１ａ，２４１ｂにおいて、エミッタフォロア回路が追加されている。詳細には、動的カスコードトランジスタＴｒ５ａのコレクタ−ベース間にエミッタフォロア回路を構成するトランジスタＴｒ７ａが追加され、トランジスタＴｒ７ａのベースは動的カスコードトランジスタＴｒ５ａのコレクタに接続され、そのコレクタにはバイアス電位が印加され。そのエミッタは動的カスコードトランジスタＴｒ５ａの抵抗分圧回路４９ａに接続されている。これにより、出力電位Ｖｏｕｔを動的カスコードトランジスタＴｒ５ａのベースに適切に帰還させることができるので、トランジスタＴｒ３ａ，Ｔｒ４ａ，Ｔｒ５ａ間でコレクタ−エミッタ間電圧を瞬時的にも適切に配分することができる。また、トランジスタの耐圧を超えたコレクタ−エミッタ間電圧が１つのトランジスタに集中することもない。なお、この変形例において、トランジスタＴｒ７ａのコレクタにはこのトランジスタを適切に動作させるためには、出力電位Ｖｏｕｔを超える電圧を供給する必要がある。エミッタフォロアの線形動作を保証するために、少なくとも出力電位Ｖｏｕｔより０．７〜０．８Ｖ大きな電圧が印加される。一方で、このトランジスタＴｒ７ａには大きな電流を流す必要はなく、単にトランジスタＴｒ７ａを線形動作させるのに必要な電流が供給される。
【符号の説明】
【００６０】
１０…進行波型増幅器、１２ａ，１２ｂ，１２ｃ，１２ｄ…増幅器（セル回路）、４０，１４０，２４０…差動増幅器（セル回路）、４５ａ，４７ａ…抵抗素子、４９ａ…抵抗分圧回路、５３ａ…抵抗素子、５５ａ…キャパシタ、Ｌｉｎ１１，Ｌｉｎ１２，Ｌｉｎ１３，Ｌｉｎ１４，Ｌｉｎ２１，Ｌｉｎ２２，Ｌｉｎ２３，Ｌｉｎ２４，Ｌｏｕｔ１１，Ｌｏｕｔ１２，Ｌｏｕｔ１３，Ｌｏｕｔ１４，Ｌｏｕｔ２１，Ｌｏｕｔ２２，Ｌｏｕｔ２３，Ｌｏｕｔ２４…伝送線路（遅延素子）、Ｔｒ３ａ…スイッチングトランジスタ、Ｔｒ４ａ…静的カスコードトランジスタ、Ｔｒ５ａ…動的カスコードトランジスタ、Ｔｒ６ａ…動的カスコードトランジスタ、Ｔｒ７ａ…トランジスタ（エミッタフォロア回路）。
【図１】
2014220770.tif 000003
【図２】
2014220770.tif 000004
【図３】
2014220770.tif 000005
【図４】
2014220770.tif 000006
【図５】
2014220770.tif 000007
【図６】
2014220770.tif 000008
【図７】
2014220770.tif 000009
【図８】
2014220770.tif 000010
【図９】
2014220770.tif 000011
【図１０】
2014220770.tif 000012
【図１１】
2014220770.tif 000013