(57)【要約】【課題】プロセスモデルの積分Ｉ動作を調節することにより、ＭＤ−ＰＩＤ制御方式におけるアンチリセットワインドアップ機能を実現する。【解決手段】実施形態のプロセス制御装置は、減算器、上下限制限手段、前記モデル補償器及びモデル補償器制御手段を備えている。前記上下限制限手段は、前記減算器の出力である操作量を上下限値の範囲内に制限して出力する。前記モデル補償器は、前記上下限制限手段の出力を入力として、前記モデルの微分動作に相当する時間遅れ要素演算と、前記モデルの積分動作に相当する一時遅れ要素演算とを並列に実行し、当該両演算の演算結果を互いに乗算したものを出力可能である。前記モデル補償器制御手段は、前記上下限制限手段の入力から前記上下限制限手段の出力を減算した結果が正の値のとき、前記一時遅れ要素演算をキャンセルするように前記モデル補償器を制御する。【選択図】図１
2014059600.tif 000002
【特許請求の範囲】
【請求項１】
制御対象のモデルから構成されたモデル補償器を用い、制御目標値と前記制御対象の制御量との偏差を入力として、前記制御対象に対する操作量を出力するプロセス制御装置であって、
前記偏差を入力として比例演算を行う比例器と、
前記比例器の出力と前記モデル補償器の出力とを加算したものを入力として所定のフィルタ演算を実行する調整フィルタと、
前記制御対象の制御量を入力として、当該制御量に対して比例演算及び微分演算を実行し、前記制御対象に対する操作量を出力する外乱補償器と、
前記調整フィルタの出力である操作量から前記外乱補償器の出力である操作量を減算し、前記制御対象に対する操作量を生成する減算器と、
前記減算器の出力である操作量を上下限値の範囲内に制限し、当該制限した操作量を前記制御対象に対する最終的な操作量を出力する上下限制限手段と、
前記上下限制限手段の出力を入力として、前記モデルの微分動作に相当する時間遅れ要素演算と、前記モデルの積分動作に相当する一時遅れ要素演算とを並列に実行し、当該両演算の演算結果を互いに乗算したものを出力可能な前記モデル補償器と、
前記上下限制限手段の入力から前記上下限制限手段の出力を減算した結果が正の値のとき、前記一時遅れ要素演算をキャンセルするように前記モデル補償器を制御するモデル補償器制御手段と、
を備えたことを特徴とするプロセス制御装置。
【請求項２】
請求項１に記載のプロセス制御装置において、
前記モデル補償器は、
前記時間遅れ要素演算を実行する第１演算器と、
前記一次遅れ要素演算を実行する第２演算器と、
前記モデル補償器制御手段に制御され、前記第２演算器の出力又は単数１を出力するスイッチ手段と、
前記第１演算器の出力と前記スイッチ手段の出力とを互いに乗算する第１乗算器と、
を備え、
前記モデル補償器制御手段は、
前記上下限制限手段の入力から前記上下限制限手段の出力を減算した結果と、前記スイッチ手段の出力とを互いに乗算する第２乗算器と、
前記第２乗算器の出力がゼロ値又は負の値のときには前記第２演算器の出力を前記第１乗算器に出力するための第１制御信号を前記スイッチ手段に送出し、前記第２乗算器の出力が正の値のときには前記単数１を前記第１乗算器に出力するための第２制御信号を前記スイッチ手段に送出するスイッチ制御手段と、
を備えたことを特徴とするプロセス制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、プロセス制御装置に関する。
【背景技術】
【０００２】
ＤＣＳ（分散制御システム）やＰＬＣ（プログラマブルロジックコントローラ）制御システムは、ＣＰＵモジュールとその周辺機器から構成される。制御システムの運転には、ＣＰＵモジュールに組み込まれた制御方式により周辺機器と情報通信を行う自動運転、制御目標値変更や手動運転停止などを行う手動運転の二種類がある。
【０００３】
制御システムは、運転種類の変更、制御目標値の変更の場合に制御運転精度が劣化しないようにアンチリセットワインドアップ（ＡＲＷ：anti reset windup）機能を搭載する必要がある。
【０００４】
例えば、図２はモデル駆動ＰＩＤ（以下、ＭＤ−ＰＩＤともいう）制御方式を用いたプロセス制御装置のブロック図である（例えば、特許文献１参照。）。
【０００５】
プロセス制御装置は、ＳＶフィルタ１、減算器２、比例器３、加算器４、Ｑ−フィルタ（調整フィルタ）５、プロセスモデル（モデル補償器）６、減算器７、プロセス（制御対象）８及びＰＤ補償器（外乱補償器）９を備えている。ここで、主制御器は、比例器３、加算器４、Ｑ−フィルタ５及びプロセスモデル６は、制御器を構成している。プロセスモデル４にて１次遅れ系は、従来のＰＩＤ制御方式における積分Ｉの動作を行う。
【０００６】
このようなプロセス制御装置では、プロセスモデル６の積分Ｉ動作を調節することにより、アンチリセットワインドアップ機能を実現する必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１３５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上説明したように、従来のプロセス制御装置は、プロセスモデル６の積分Ｉ動作を調節することにより、ＭＤ−ＰＩＤ制御方式におけるアンチリセットワインドアップ機能を実現する必要がある。
【０００９】
本発明が解決しようとする課題は、プロセスモデルの積分Ｉ動作を調節することにより、ＭＤ−ＰＩＤ制御方式におけるアンチリセットワインドアップ機能を実現し得るプロセス制御装置を提供することである。
【課題を解決するための手段】
【００１０】
実施形態のプロセス制御装置は、制御対象のモデルから構成されたモデル補償器を用い、制御目標値と前記制御対象の制御量との偏差を入力として、前記制御対象に対する操作量を出力する。
【００１１】
前記プロセス制御装置は、比例器、調整フィルタ、外乱補償器、減算器、上下限制限手段、前記モデル補償器及びモデル補償器制御手段を備えている。
【００１２】
前記比例器は、前記偏差を入力として比例演算を行う。
【００１３】
前記調整フィルタは、前記比例器の出力と前記モデル補償器の出力とを加算したものを入力として所定のフィルタ演算を実行する。
【００１４】
前記外乱補償器は、前記制御対象の制御量を入力として、当該制御量に対して比例演算及び微分演算を実行し、前記制御対象に対する操作量を出力する。
【００１５】
前記減算器は、前記調整フィルタの出力である操作量から前記外乱補償器の出力である操作量を減算し、前記制御対象に対する操作量を生成する。
【００１６】
前記上下限制限手段は、前記減算器の出力である操作量を上下限値の範囲内に制限し、当該制限した操作量を前記制御対象に対する最終的な操作量として出力する。
【００１７】
前記モデル補償器は、前記上下限制限手段の出力を入力として、前記モデルの微分動作に相当する時間遅れ要素演算と、前記モデルの積分動作に相当する一時遅れ要素演算とを並列に実行し、当該両演算の演算結果を互いに乗算したものを出力可能となっている。
【００１８】
前記モデル補償器制御手段は、前記上下限制限手段の入力から前記上下限制限手段の出力を減算した結果が正の値のとき、前記一時遅れ要素演算をキャンセルするように前記モデル補償器を制御する。
【図面の簡単な説明】
【００１９】
【図１】一実施形態に係るプロセス制御装置のブロック線図である。
【図２】従来のプロセス制御装置のブロック図である。
【発明を実施するための形態】
【００２０】
以下、一実施形態について図面を用いて説明する。
【００２１】
図１は一実施形態に係るプロセス制御装置のブロック線図であり、図２と同一又は類似したブロックには同一符号を付している。
【００２２】
このプロセス制御装置は、制御対象のモデルから構成されたモデル補償器６を用い、制御目標値と制御対象の制御量との偏差を入力として、制御対象に対する操作量を出力するＭＤ−ＰＩＤ制御方式を用いている。
【００２３】
ここで、プロセス制御装置は、概略的には、制御を２自由度化するＳＶフィルタ１と、比例ゲイン出力に操作信号をフィードバックする微分動作に相当な時間遅れ要素６ａと積分動作に相当な一次遅れ要素６ｂと、制御応答を調整するＱフィルタ５と、制御プロセスを調節するＰＤ補償器９と、制御量ＭＶｎの上下限値を調節する上下限制限手段１０を通して操作信号ＭＶ’ｎを得る構成である。
【００２４】
具体的には、プロセス制御装置は、ＳＶフィルタ１、減算器２、比例器３、加算器４、Ｑ−フィルタ（調整フィルタ）５、プロセスモデル（モデル補償器）６、減算器７、プロセス（制御対象）８、ＰＤ補償器（外乱補償器）９、上下限制限手段１０、減算器１１、第２乗算器１２及び比較器（スイッチ制御手段）１３を備えている。
【００２５】
ここで、ＳＶフィルタ１は、制御目標値ＳＶに対して所定のフィルタ演算を実行し、最終的な制御目標値ＳＶｎを出力する。ＳＶフィルタ１としては、例えば伝達関数が（１＋ＴａＳ）／（１＋ＴｂＳ）で表されるような進み遅れフィルタが使用可能となっている。但し、Ｔａ，Ｔｂ：進み遅れ時間、Ｓ：ラプラス演算子。なお、ＳＶフィルタ１は、任意の付加的事項であり、省略してもよい。
【００２６】
減算器２は、ＳＶフィルタ１の出力である制御目標値ＳＶｎから制御対象の制御量ＰＶｎを減算して偏差ｅｎを得る。
【００２７】
比例器３は、減算器２により得られた偏差ｅｎを入力として比例演算を行う。比例演算の伝達関数は、Ｋｃで表される。但し、Ｋｃ：比例ゲイン。
【００２８】
Ｑ−フィルタ５は、比例器３の出力とモデル補償器６の出力とを加算器４により加算したものを入力として所定のフィルタ演算を実行する。Ｑ−フィルタ５としては、例えば伝達関数が（１＋Ｔ１Ｓ）／（１＋Ｔ２Ｓ）で表されるような進み遅れフィルタが使用可能となっている。但し、Ｔ１，Ｔ２：進み遅れ時間、Ｓ：ラプラス演算子。
【００２９】
ＰＤ補償器９は、制御対象の制御量ＰＶｎを入力として、当該制御量ＰＶｎに対して比例演算及び微分演算を実行し、制御対象に対する操作量を出力する。
【００３０】
減算器７は、Ｑ−フィルタ５の出力である操作量からＰＤ補償器９の出力である操作量を減算し、制御対象に対する操作量ＭＶｎを生成する。
【００３１】
上下限制限手段１０は、減算器７の出力である操作量ＭＶｎを上下限値の範囲内に制限し、当該制限した操作量を制御対象に対する最終的な操作量ＭＶ’ｎとして出力する。
【００３２】
モデル補償器６は、上下限制限手段１０の出力を入力として、モデルの微分動作に相当する時間遅れ要素演算と、モデルの積分動作に相当する一時遅れ要素演算とを並列に実行し、当該両演算の演算結果を第１乗算器６ｄにより互いに乗算したものを出力可能となっている。
【００３３】
ここで、モデル補償器６は、第１演算器６ａ、第２演算器６ｂ、スイッチ手段６ｃ及び第１乗算器６ｄを備えている。
【００３４】
第１演算器６ａは、上下限制限手段１０の出力を入力として時間遅れ要素演算を実行し、実行結果を出力する。ここで、時間遅れ要素演算の伝達関数は、ｅｘｐ（−ＬｃＳ）で表される。但し、Ｌｃ：むだ時間、Ｓ：ラプラス演算子。
【００３５】
第２演算器６ｂは、上下限制限手段１０の出力を入力として一次遅れ要素演算を実行し、実行結果を出力する。ここで、一次遅れ要素演算の伝達関数は、１／（１＋ＴｉＳ）で表される。但し、Ｔｉ：積分時間、Ｓ：ラプラス演算子。
【００３６】
スイッチ手段６ｃは、比較器１３に制御され、第２演算器６ｂの出力又は単数１を第１乗算器６ｄに出力する。
【００３７】
第１乗算器６ｄは、第１演算器６ａの出力とスイッチ手段６ｃの出力とを互いに乗算する。
【００３８】
一方、減算器１１は、上下限制限手段１０の入力から上下限制限手段１０の出力を減算する。
【００３９】
第２乗算器１２は、減算器１１により減算した結果と、スイッチ手段６ｃの出力とを互いに乗算する。
【００４０】
比較器１３は、第２乗算器１２の出力とゼロ値とを比較し、当該比較結果に相当する第２乗算器１２の出力の符号に応じて、スイッチ手段１３の切り換えを制御する制御信号を出力する。具体的には、比較器１３は、第２乗算器１２の出力がゼロ値又は負の値のときには、第２演算器６ｂの出力を第１乗算器６ｄに出力するための第１制御信号をスイッチ手段６ｃに送出する。また、比較器１３は、第２乗算器１２の出力が正の値のときには、単数１を第１乗算器６ｄに出力するための第２制御信号をスイッチ手段６ｃに送出する。
【００４１】
これら減算器１１、第２乗算器１２及び比較器１３は、上下限制限手段１０の入力から上下限制限手段１０の出力を減算した結果が正の値のとき、第２演算器６ｂの一時遅れ要素演算をキャンセルするようにモデル補償器６を制御するモデル補償器制御手段を構成している。
【００４２】
なお、第２乗算器１２は、必須ではなく省略してもよい。この場合、比較器１３は、減算器１１の出力とゼロ値とを比較し、当該比較結果に相当する減算器１１の出力の符号に応じて、スイッチ手段１３の切り換えを制御する制御信号を出力すればよい。具体的には、比較器１３は、減算器１１の出力がゼロ値又は負の値のときには、第２演算器６ｂの出力を第１乗算器６ｄに出力するための第１制御信号をスイッチ手段６ｃに送出すればよい。また、比較器１３は、減算器１１の出力が正の値のときには、単数１を第１乗算器６ｄに出力するための第２制御信号をスイッチ手段６ｃに送出すればよい。
【００４３】
次に、以上のように構成されたプロセス制御装置の動作を説明する。
【００４４】
このプロセス制御装置は、概略的には、上下限制限手段１０の入出力差から制限値逸脱の有無を判定し、かつ、この判定信号と積分動作に相当な一次遅れ要素６ｂの出力を入力とする第２乗算器１２の出力符号からスイッチ手段６ｄのオン・オフにより積分動作に相当な一次遅れ要素６ｂの動作調節を行うように動作する。
【００４５】
具体的には、減算器２は、ＳＶフィルタ１の出力である制御目標値ＳＶｎから制御対象の制御量ＰＶｎを減算して偏差ｅｎを得る。
【００４６】
比例器３は、減算器２により得られた偏差ｅｎを入力として比例演算を行う。
【００４７】
Ｑ−フィルタ５は、比例器３の出力とモデル補償器６の出力とを加算器４により加算したものを入力として所定のフィルタ演算を実行する。
【００４８】
ＰＤ補償器９は、制御対象の制御量ＰＶｎを入力として、当該制御量に対して比例演算及び微分演算を実行し、制御対象に対する操作量を出力する。
【００４９】
減算器７は、Ｑ−フィルタ５の出力である操作量からＰＤ補償器９の出力である操作量を減算し、制御対象に対する操作量ＭＶｎを生成する。
【００５０】
上下限制限手段１０は、減算器７の出力である操作量ＭＶｎを上下限値の範囲内に制限し、当該制限した操作量を制御対象に対する最終的な操作量ＭＶ’ｎとして出力する。
【００５１】
減算器１１は、上下限制限手段１０の入力である操作量ＭＶｎから上下限制限手段１０の出力である操作量ＭＶ’ｎを減算する。なお、通常の場合、減算した結果（ＭＶｎ−ＭＶ’ｎ）は、ゼロ値である。上限値又は下限値により制限されている場合には、減算した結果（ＭＶｎ−ＭＶ’ｎ）は、正の値又は負の値となる。
【００５２】
第２乗算器１２は、減算器１１により減算した結果と、スイッチ手段６ｃの出力とを互いに乗算する。
【００５３】
比較器１３は、第２乗算器１２の出力とゼロ値とを比較し、第２乗算器１２の出力がゼロ値又は負の値のときには第１制御信号をスイッチ手段６ｃに送出する。
【００５４】
スイッチ手段６ｃは、この第１制御信号に応じて、第２演算器６ｂの出力を第１乗算器６ｄに出力する。
【００５５】
この場合、モデル補償器６は、上下限制限手段１０の出力を入力として、モデルの微分動作に相当する時間遅れ要素演算と、モデルの積分動作に相当する一時遅れ要素演算とを並列に実行し、当該両演算の演算結果を第１乗算器６ｄにより互いに乗算したものを加算器４に出力する。
【００５６】
一方、比較器１３は、第２乗算器１２の出力が正の値のときには第２制御信号をスイッチ手段６ｃに送出する。
【００５７】
スイッチ手段６ｃは、この第２制御信号に応じて、単数１を第１乗算器６ｄに出力する。
【００５８】
この場合、モデル補償器６は、上下限制限手段１０の出力を入力として、モデルの微分動作に相当する時間遅れ要素演算と、単数１とを第１乗算器６ｄにより互いに乗算したものを加算器４に出力する。すなわち、モデル補償器６は、上下限制限手段１０の入出力を減算した結果（ＭＶｎ−ＭＶ’ｎ）が正の値のとき、第２演算器６ｂの一時遅れ要素演算（積分動作）がキャンセルされる。
【００５９】
上述したように本実施形態によれば、上下限制限手段１０の入力から上下限制限手段１０の出力を減算した結果（ＭＶｎ−ＭＶ’ｎ）が正の値のとき、第２演算器６ｂの一時遅れ要素演算（積分動作）をキャンセルするようにモデル補償器６を制御する構成により、プロセスモデルの積分Ｉ動作を調節することにより、ＭＤ−ＰＩＤ制御方式におけるアンチリセットワインドアップ機能を実現することができる。
【００６０】
すなわち、ＭＤ−ＰＩＤ制御方式に用いられる内部プロセスモデル６の一次遅れ系要素の動作をオン・オフスイッチ動作により調節する構成により、アンチリセットワインドアップ機能を実現することができる。
【００６１】
また、本実施形態によれば、一次遅れ系要素の動作をオン・オフスイッチ動作により調節するので、例えば文献（東芝レビュー Vol.58, No.10, (2003), p.39及び図１）にあるような積分Ｉ動作を調節しない手法（即ち、クランプされた量（ＭＶｎ−ＭＶ’ｎに相当）をＱ−フィルタ５の入力にフィードバックしてキャンセルする手法）に比べ、積分動作を調節する量の誤差を低減することができる。
【００６２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
１…ＳＶフィルタ、２…減算器、３…比例器、４…加算器、５…Ｑフィルタ、６…プロセスモデル、６ａ…時間遅れ要素、６ｂ…一時遅れ要素、６ｃ…スイッチ手段、６ｄ…第１乗算器、７…減算器、８…プロセス、９…ＰＤ補償器、１０…上下限制限手段、１１…減算器、１２…第２乗算器、１３…比較器。
【図１】
2014059600.tif 000003
【図２】
2014059600.tif 000004