(57)【要約】【課題】クロスハッチの発生を抑制すること。【解決手段】本発明は、ＩｎＰ基板１０上に、ＩｎＰに格子整合した組成比を有するＧａＩｎＡｓＰ層からなる第１中間層３０及び第２中間層３２をＭＯＣＶＤ法により成長する工程と、第１中間層３０及び第２中間層３２上に、ＩｎＰ層のバッファ層１４及びクラッド層２０をＭＯＣＶＤ法により成長する工程と、を含み、第１中間層３０及び第２中間層３２の成長においては、第１中間層３０及び第２中間層３２の前記組成比に応じたガス流量比よりもＧａおよびＡｓの少なくとも一方の原料ガスが少ない状態で成長ガスを供給する半導体装置の製造方法である。【選択図】図１１
2014220281.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に、ＩｎＰに格子整合した組成比を有するＧａＩｎＡｓＰ層からなる中間層をＭＯＣＶＤ法により成長する工程と、
前記中間層上に、ＩｎＰ層をＭＯＣＶＤ法により成長する工程と、を含み、
前記中間層の成長においては、前記中間層の前記組成比に応じたガス流量比よりもＧａおよびＡｓの少なくとも一方の原料ガスが少ない状態で成長ガスを供給することを特徴とする半導体装置の製造方法。
【請求項２】
前記組成比に応じたガス流量比は、チャンバ内のＧａおよびＡｓ付着物が排除された状態において、前記組成比が実現されるガス流量比であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記原料ガスが少ない状態は、前記Ｇａの原料ガスまたは前記Ａｓの原料ガスの供給を停止することで実現されることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記Ｇａの原料ガスの供給を停止して前記ＧａＩｎＡｓＰ層を成長する際に、Ａｓ組成比の増加量の平均値が０．２以下となるような量の前記Ａｓの原料ガスを供給することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記中間層の厚さは、１５０ｎｍ以上且つ５００ｎｍ以下であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記ＭＯＣＶＤ法による成長は、横型ＭＯＣＶＤ装置を用いて行うことを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項７】
前記中間層の成長前に、前記ＩｎＰ基板上にＧａを含む半導体層の成長が実施されることを特徴とする請求項１から６のいずれか一項記載の半導体装置の製造方法。
【請求項８】
前記中間層の格子定数は、前記ＩｎＰ基板の格子定数に対し、±０．２０％の範囲内であることを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。
【請求項９】
前記中間層を成長する工程は、第１、第２、第３の工程の順からなり、それぞれの工程におけるＴＭＧおよびＡｓＨ３の供給は、前記第１の工程ではＴＭＧを供給し、ＡｓＨ３を供給せず、前記第２の工程ではＴＭＧを供給せず、ＡｓＨ３を供給し、前記第３の工程ではＴＭＧを供給せず、前記第２の工程でのＡｓＨ３の供給量未満のＡｓＨ３を供給することを特徴とする請求項１から８のいずれか一項記載の半導体装置の製造方法。
【請求項１０】
ＩｎＰ基板上に、ＭＯＣＶＤ法によりＧａを含む半導体層を成長する工程と、
前記半導体層を成長した後、前記ＩｎＰ基板をＭＯＣＶＤ装置から取り出し、前記ＭＯＣＶＤ装置の成長炉内をＩｎＰ膜でコーティングする工程と、
前記ＩｎＰ膜のコーティングが終了した後、前記ＩｎＰ基板を前記ＭＯＣＶＤ装置に投入し、前記半導体層上にＩｎＰ層を成長する工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＩｎＰ基板上にＧａを含む半導体層を形成し、その上にＩｎＰ層を形成した発光素子が知られている（例えば、特許文献１参照）。このような半導体層やＩｎＰ層は、例えばＭＯＣＶＤ（有機金属気相成長）法により形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１１１１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩｎＰ基板上に、ＭＯＣＶＤ法によって、Ｇａを含む半導体層とＩｎＰ層とを連続して成長させた場合、クロスハッチが発生して、半導体装置の信頼性に悪影響を及ぼしてしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、クロスハッチの発生を抑制することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、ＩｎＰ基板上に、ＩｎＰに格子整合した組成比を有するＧａＩｎＡｓＰ層からなる中間層をＭＯＣＶＤ法により成長する工程と、前記中間層上に、ＩｎＰ層をＭＯＣＶＤ法により成長する工程と、を含み、前記中間層の成長においては、前記中間層の前記組成比に応じたガス流量比よりもＧａおよびＡｓの少なくとも一方の原料ガスが少ない状態で成長ガスを供給することを特徴とする半導体装置の製造方法である。本発明によれば、クロスハッチの発生を抑制することができる。
【０００７】
上記構成において、前記組成比に応じたガス流量比は、チャンバ内のＧａおよびＡｓ付着物が排除された状態において、前記組成比が実現されるガス流量比である構成とすることができる。
【０００８】
上記構成において、前記原料ガスが少ない状態は、前記Ｇａの原料ガスまたは前記Ａｓの原料ガスの供給を停止することで実現される構成とすることができる。
【０００９】
上記構成において、前記Ｇａの原料ガスの供給を停止して前記ＧａＩｎＡｓＰ層を成長する際に、Ａｓ組成比の増加量の平均値が０．２以下となるような量の前記Ａｓの原料ガスを供給する構成とすることができる。
【００１０】
上記構成において、前記中間層の厚さは、１５０ｎｍ以上且つ５００ｎｍ以下である構成とすることができる。
【００１１】
上記構成において、前記ＭＯＣＶＤ法による成長は、横型ＭＯＣＶＤ装置を用いて行う構成とすることができる。
【００１２】
上記構成において、前記中間層の成長前に、前記ＩｎＰ基板上にＧａを含む半導体層の成長が実施される構成とすることができる。
【００１３】
上記構成において、前記中間層の格子定数は、前記ＩｎＰ基板の格子定数に対し、±０．２０％の範囲内である構成とすることができる。
【００１４】
上記構成において、前記中間層を成長する工程は、第１、第２、第３の工程の順からなり、それぞれの工程におけるＴＭＧおよびＡｓＨ３の供給は、前記第１の工程ではＴＭＧを供給し、ＡｓＨ３を供給せず、前記第２の工程ではＴＭＧを供給せず、ＡｓＨ３を供給し、前記第３の工程ではＴＭＧを供給せず、前記第２の工程でのＡｓＨ３の供給量未満のＡｓＨ３を供給する構成とすることができる。
【００１５】
本発明は、ＩｎＰ基板上に、ＭＯＣＶＤ法によりＧａを含む半導体層を成長する工程と、前記半導体層を成長した後、前記ＩｎＰ基板をＭＯＣＶＤ装置から取り出し、前記ＭＯＣＶＤ装置の成長炉内をＩｎＰ膜でコーティングする工程と、前記ＩｎＰ膜のコーティングが終了した後、前記ＩｎＰ基板を前記ＭＯＣＶＤ装置に投入し、前記半導体層上にＩｎＰ層を成長する工程と、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、クラックの発生を抑制することができる。
【発明の効果】
【００１６】
本発明によれば、クロスハッチの発生を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１に係る半導体装置の断面図である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図３】図３（ａ）及び図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図４】図４は、実施例１に係る半導体装置の製造方法を示すフローチャートである。
【図５】図５（ａ）から図５（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。
【図６】図６は、比較例１に係る半導体装置の製造方法を示すフローチャートである。
【図７】図７（ａ）は、比較例１のエピ層に対するＳＩＭＳ（二次イオン質量分析法）の分析結果であり、図７（ｂ）は、実施例１にエピ層に対するＳＩＭＳの分析結果である。
【図８】図８は、実施例２に係る半導体装置の断面図である。
【図９】図９（ａ）から図９（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）及び図１０（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図１１】図１１は、実施例２に係る半導体装置の製造方法を示すフローチャートである。
【図１２】図１２は、比較例２のエピ層に対するＳＩＭＳ分析から得られたＧａ組成比とＡｓ組成比の結果である。
【図１３】図１３は、図１２から計算した、ＩｎＰ基板に格子整合するＧａＩｎＡｓＰ層を得るために増加させるＡｓ組成比の計算結果である。
【図１４】図１４は、比較例２のエピ層に対するＳＩＭＳ分析から得られたＧａ組成比とＡｓ組成比の結果である。
【図１５】図１５は、図１４から計算した、ＩｎＰ基板に格子整合するＧａＩｎＡｓＰ層を得るために増加させるＧａ組成比とＡｓ組成比の計算結果である。
【図１６】図１６は、横型ＭＯＣＶＤ装置の成長炉の一部を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１９】
図１は、実施例１に係る半導体装置の断面図である。実施例１の半導体装置は、例えばＱＣＬ（Quantum Cascade Laser）のような光半導体装置である。図１のように、実施例１の半導体装置１００は、ＩｎＰ基板１０上に、メサストライプ１２が設けられている。メサストライプ１２は、ＩｎＰ基板１０、ＩｎＰ層からなるバッファ層１４、活性層１６、ＩｎＰ層からなるキャップ層１８、ＩｎＰ層からなるクラッド層２０、及びＧａＩｎＡｓ層からなるコンタクト層２２を含んでいる。活性層１６は、ＡｌＩｎＡｓ層からなるバリア層とＧａＩｎＡｓ層からなる井戸層とが交互に複数積層された多重量子井戸構造をしている。メサストライプ１２の側面及びメサストライプ１２側方のＩｎＰ基板１０の上面を覆って、例えばＳｉＯＮ膜からなる絶縁膜２４が設けられている。コンタクト層２２の上面に接して絶縁膜２４上を延在する、例えばコンタクト層２２側からＴｉ、Ｐｔ、Ａｕが順に積層された上部電極２６が設けられている。ＩｎＰ基板１０の下面には、例えばＩｎＰ基板１０側からＡｕ、Ｇｅ、Ｎｉ、Ｔｉ、Ａｕが順に積層された下部電極２８が設けられている。
【００２０】
図２（ａ）から図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図４は、実施例１に係る半導体装置の製造方法を示すフローチャートである。図４と下記の表１とを参照しつつ、図２（ａ）から図３（ｂ）を用いて、実施例１の半導体装置の製造方法を説明する。なお、表１の原料ガスのＴＭＩはトリメチルインジウム、ＴＭＡはトリメチルアルミニウム、ＴＭＧはトリメチルガリウム、ＰＨ３はホスフィン、ＡｓＨ３はアルシンである（以下の表３及び表４においても同じ）。
【表１】
2014220281.tif 000003
【００２１】
図２（ａ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置に投入し（図４のステップＳ１０）、ＩｎＰ基板１０の上面に、表１に記載の成長条件にてＩｎＰ層からなるバッファ層１４を成長させる（図４のステップＳ１２）。
【００２２】
図２（ｂ）のように、バッファ層１４の上面に、表１に記載の成長条件にてＡｌＩｎＡｓ層からなるバリア層とＧａＩｎＡｓ層からなる井戸層とが交互に複数積層された多重量子井戸構造の活性層１６を成長させる（図４のステップＳ１４）。ここで、表２に、活性層１６の構造を詳しく示す。表２のように、活性層１６は、ＡｌＩｎＡｓ層からなるバリア層１〜８とＧａＩｎＡｓ層からなる井戸層１〜８とが交互に積層された層を１セットとし、これが３０セット繰り返された多重量子井戸構造をしている。ここで、井戸層１からバリア層５までは注入層と呼ばれる層であり、上部電極２６から注入された電子がトンネルする層である。井戸層６からバリア層８は発光層と呼ばれる層であり、電子がサブバンド間で遷移して光を発振する層である。
【表２】
2014220281.tif 000004
【００２３】
図２（ｃ）のように、活性層１６の上面に、表１に記載の成長条件にてＩｎＰ層からなるキャップ層１８を成長させる（図４のステップＳ１６）。キャップ層１８は、後述する図４のステップＳ１８でＩｎＰ基板１０をＭＯＣＶＤ装置から取り出した際に、活性層１６を保護するために形成する。なお、ここまでで説明したバッファ層１４、活性層１６、及びキャップ層１８の成長は、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して行う。
【００２４】
キャップ層１８を形成した後、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出す（図４のステップＳ１８）。その後、成長炉（チャンバ）内を７１５℃に昇温し、成長炉内にＴＭＩとＰＨ３を供給して、ＩｎＰ膜で成長炉内をコーティングする（図４のステップＳ２０）。コーティングするＩｎＰ膜の厚さは、例えば１μｍである。成長炉内をＩｎＰ膜でコーティングした後、イソプロピルアルコール（ＩＰＡ）で洗浄したＩｎＰ基板１０をＭＯＣＶＤ装置に再投入する（図４のステップＳ２２）。
【００２５】
図２（ｄ）のように、キャップ層１８の上面に、表１に記載の成長条件にてＩｎＰ層からなるクラッド層２０を成長させる（図４のステップＳ２４）。クラッド層２０の上面に、表１に記載の成長条件にてＧａＩｎＡｓ層からなるコンタクト層２２を成長させる（図４のステップＳ２６）。クラッド層２０とコンタクト層２２の成長は、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して行う。
【００２６】
図３（ａ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出した後（図４のステップＳ２８）、例えばドライエッチング法を用いてコンタクト層２２からＩｎＰ基板１０の一部までエッチングし、ＩｎＰ基板１０上にメサストライプ１２を形成する（図４のステップＳ３０）。
【００２７】
図３（ｂ）のように、例えばＣＶＤ（化学気相成長）法を用いてＳｉＯＮ膜からなる絶縁膜２４を全面堆積した後、コンタクト層２２上面に堆積された絶縁膜２４を除去する。これにより、コンタクト層２２の上面が露出し、メサストライプ１２の側面とＩｎＰ基板１０の上面とを覆う絶縁膜２４を形成する（図４のステップＳ３２）。その後、コンタクト層２２の上面に接して絶縁膜２４上を延在する上部電極２６を形成し、ＩｎＰ基板１０の下面に下部電極２８を形成する（図４のステップＳ３４）。以上により、実施例１の半導体装置１００が形成される。
【００２８】
次に、比較例１に係る半導体装置について説明する。比較例１の半導体装置は、キャップ層１８が設けられていない点を除いて、図１の実施例１の半導体装置と同じ構造である。
【００２９】
図５（ａ）から図５（ｃ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図６は、比較例１に係る半導体装置の製造方法を示すフローチャートである。比較例１は活性層１６の形成までは実施例１と同じであるため、図６と下記の表３を参照しつつ、図２（ａ）、図２（ｂ）、及び図５（ａ）から図５（ｃ）を用いて、比較例１の半導体装置の製造方法を説明する。
【表３】
2014220281.tif 000005
【００３０】
図２（ａ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置に投入し（図６のステップＳ４０）、ＩｎＰ基板１０の上面に、表３に記載の成長条件にてＩｎＰ層からなるバッファ層１４を成長させる（図６のステップＳ４２）。
【００３１】
図２（ｂ）のように、バッファ層１４の上面に、表３に記載の成長条件にてＡｌＩｎＡｓ層からなるバリア層とＧａＩｎＡｓ層からなる井戸層とが交互に複数積層された多重量子井戸構造の活性層１６を成長させる（図６のステップＳ４４）。
【００３２】
図５（ａ）のように、活性層１６の上面に、表３に記載の成長条件にてＩｎＰ層からなるクラッド層２０を成長させる（図６のステップＳ４６）。クラッド層２０の上面に、表３に記載の成長条件にてＧａＩｎＡｓ層からなるコンタクト層２２を成長させる（図６のステップＳ４８）。このように、比較例１では、バッファ層１４、活性層１６、クラッド層２０、及びコンタクト層２２の成長は、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して行う。
【００３３】
図５（ｂ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出した後（図６のステップＳ５０）、実施例１と同様の方法で、ＩｎＰ基板１０上にメサストライプ１２を形成する（図６のステップＳ５２）。図５（ｃ）のように、実施例１と同様の方法で、メサストライプ１２の側面とＩｎＰ基板１０の上面とを覆う絶縁膜２４を形成し（図６のステップＳ５４）、その後、上部電極２６と下部電極２８を形成する（図６のステップＳ５６）。以上の工程により、比較例１の半導体装置が形成される。
【００３４】
比較例１の製造方法によって作製したエピ層を観察した所、クロスハッチが発生していることを発見した。一方、実施例１の製造方法によって作製したエピ層ではクロスハッチの発生が抑えられていた。比較例１でクロスハッチが発生したのは、以下の理由によるものと考えられる。
【００３５】
まず、発明者が行った実験を説明する。発明者は、比較例１の製造方法及び実施例１の製造方法によって、測定用の比較例１のエピ層と実施例１のエピ層とを作製した。なお、作製したエピ層は、各層の厚さが表１及び表３とは異なっている。このエピ層に対してＳＩＭＳ（二次イオン質量分析法）による分析を行った。
【００３６】
図７（ａ）は、比較例１のエピ層に対するＳＩＭＳの分析結果であり、図７（ｂ）は、実施例１のエピ層に対するＳＩＭＳの分析結果である。図７（ａ）及び図７（ｂ）の縦軸は二次イオン強度を示し、横軸はエピ層の上面からの深さを示している。図７（ａ）及び図７（ｂ）中の太線はＧａ濃度であり、細線はＡｓ濃度である。
【００３７】
図７（ａ）のように、比較例１のエピ層では、活性層１６の上面に形成されたクラッド層２０にＧａとＡｓが高濃度で混入していることが分かる。例えば、活性層１６の上面から１００ｎｍ離れた箇所のクラッド層２０では、Ｇａ組成比が１４％、Ａｓ組成比が１３％のＧａＩｎＡｓＰが形成されていることが分かる。ＩｎＰ層からなるクラッド層２０にＧａが高濃度で混入した領域では、格子が歪んで、ＩｎＰ基板１０に対して格子不整合を起こす要因となる。このために、比較例１ではクロスハッチが発生したと考えられる。
【００３８】
一方、図７（ｂ）のように、実施例１のエピ層では、活性層１６の上面に形成されたクラッド層２０に混入するＧａとＡｓの濃度が低減されていることが分かる。例えば、活性層１６の上面から１００ｎｍ離れた箇所のクラッド層２０では、Ｇａ組成比が０．４％、Ａｓ組成比が７％のＧａＩｎＡｓＰが形成されていることが分かる。このように、実施例１では、ＩｎＰ層からなるクラッド層２０に混入するＧａ濃度が低減されたため、クロスハッチの発生が抑制されたと考えられる。
【００３９】
比較例１と実施例１の製造方法は以下の点が異なる。即ち、比較例１では、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して活性層１６とクラッド層２０を成長している。これに対し、実施例１では、活性層１６を成長した後、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出して成長炉内をＩｎＰ膜でコーティングし、その後にクラッド層２０を成長している。
【００４０】
比較例１では、活性層１６とクラッド層２０を連続して成長しているため、活性層１６の成長時に成長炉内の側壁等に付着したＧａとＡｓが、クラッド層２０の成長時に取り込まれ、クラッド層２０にＧａとＡｓが高濃度で混入したと考えられる。一方、実施例１では、活性層１６を成長した後、成長炉内をＩｎＰ膜でコーティングし、その後にクラッド層２０を成長している。このため、クラッド層２０の成長時に成長炉内のＧａとＡｓが取り込まれ難くなり、クラッド層２０に混入するＧａとＡｓの濃度が低減されたと考えられる。
【００４１】
以上説明したように、実施例１によれば、ＩｎＰ基板１０上にＭＯＣＶＤ法によりＧａを含む活性層１６を成長した後、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出し、成長炉内をＩｎＰ膜でコーティングする。コーティングが終了した後に、ＩｎＰ基板１０をＭＯＣＶＤ装置に投入して、活性層１６上にＩｎＰ層からなるクラッド層２０を成長する。このように、Ｇａを含む活性層１６を成長した後、ＩｎＰ層のクラッド層２０を成長する前に、成長炉内をＩｎＰ膜でコーティングすることで、図７（ｂ）のように、クラッド層２０のＧａ濃度を低減できる。これにより、クロスハッチの発生を抑制できる。
【００４２】
実施例１の半導体装置を同じＭＯＣＶＤ装置で連続して形成する場合、前のバッチのコンタクト層２２の成長時に成長炉内に付着したＧａとＡｓが、次のバッチのバッファ層１４の成長時に取り込まれて、バッファ層１４のＧａ濃度が高くなることがある。したがって、バッファ層１４のＧａ濃度を低減させるために、バッファ層１４を成長する前であって、ＭＯＣＶＤ装置にＩｎＰ基板１０を投入する前に、成長炉内をＩｎＰ膜でコーティングする工程を有してもよい。そして、ＩｎＰ膜のコーティングが終了した後、ＩｎＰ基板１０をＭＯＣＶＤ装置に投入して、ＩｎＰ基板１０上にＩｎＰ層からなるバッファ層１４を成長してもよい。
【実施例２】
【００４３】
図８は、実施例２に係る半導体装置の断面図である。実施例２の半導体装置も、例えばＱＣＬのような光半導体装置である。図８のように、実施例２の半導体装置２００は、キャップ層１８が設けられてなく、ＩｎＰ基板１０とバッファ層１４との間にＧａＩｎＡｓＰ層からなる第１中間層３０が設けられ、活性層１６とクラッド層２０との間にＧａＩｎＡｓＰ層からなる第２中間層３２が設けられている点で実施例１と異なる。その他の構成については、図１の実施例１と同じであるため説明を省略する。
【００４４】
図９（ａ）から図１０（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図１１は、実施例２に係る半導体装置の製造方法を示すフローチャートである。図１１と下記の表４を参照しつつ、図９（ａ）から図１０（ｂ）を用いて、実施例２の半導体装置の製造方法を説明する。
【表４】
2014220281.tif 000006
【００４５】
図９（ａ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置に投入し（図１１のステップＳ６０）、ＩｎＰ基板１０の上面に、表４に記載の成長条件にてＧａＩｎＡｓＰ層からなる第１中間層３０を成長させる（図１１のステップＳ６２）。
【００４６】
図９（ｂ）のように、第１中間層３０の上面に、表４に記載の成長条件にてＩｎＰ層からなるバッファ層１４を成長させる（図１１のステップＳ６４）。バッファ層１４の上面に、表４に記載の成長条件にてＡｌＩｎＡｓ層からなるバリア層とＧａＩｎＡｓ層からなる井戸層とが交互に複数積層された多重量子井戸構造の活性層１６を成長させる（図１１のステップＳ６６）。
【００４７】
図９（ｃ）のように、活性層１６の上面に、表４に記載の成長条件にてＧａＩｎＡｓＰ層からなる第２中間層３２を成長させる（図１１のステップＳ６８）。
【００４８】
図９（ｄ）のように、第２中間層３２の上面に、表４に記載の成長条件にてＩｎＰ層からなるクラッド層２０を成長させる（図１１のステップＳ７０）。クラッド層２０の上面に、表４に記載の成長条件にてＧａＩｎＡｓ層からなるコンタクト層２２を成長させる（図１１のステップＳ７２）。このように、第１中間層３０、バッファ層１４、活性層１６、第２中間層３２、クラッド層２０、及びコンタクト層２２の成長は、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して行う。
【００４９】
図１０（ａ）のように、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出した後（図１１のステップＳ７４）、実施例１と同様な方法で、ＩｎＰ基板１０上にメサストライプ１２を形成する（図１１のステップＳ７６）。図１０（ｂ）のように、実施例１と同様な方法で、メサストライプ１２の側面とＩｎＰ基板１０の上面とを覆う絶縁膜２４を形成し（図１１のステップＳ７８）、その後、上部電極２６と下部電極２８とを形成する（図１１のステップＳ８０）。以上により、実施例２の半導体装置２００が形成される。
【００５０】
ここで、第１中間層３０の形成について詳しく説明する。まず、発明者が行った実験を説明する。発明者は、ＭＯＣＶＤ法を用い、表４に記載の成長条件にて、ＩｎＰ基板上に、ＩｎＰ層からなるバッファ層、ＧａＩｎＡｓ層とＡｌＩｎＡｓ層を有する活性層、ＩｎＰ層からなるクラッド層、及びＧａＩｎＡｓ層からなるコンタクト層をこの順に成長させた（以下において、比較例２のエピ層と称す）。即ち、比較例２のエピ層は、表４における第１中間層及び第２中間層を除いた構成をしている。なお、各層の成長は、ＩｎＰ基板をＭＯＣＶＤ装置から取り出すことなく連続して行った。
【００５１】
比較例２のエピ層に対してＳＩＭＳ分析を行った。図１２は、比較例２のエピ層に対するＳＩＭＳ分析から得られたＧａ組成比とＡｓ組成比の結果である。図１２の縦軸は組成比を示し、横軸はエピ層の上面からの深さを示している。図１２中の太線はＧａ組成比であり、細線はＡｓ組成比である。また、破線は、太線のＧａ組成比を有するＧａＩｎＡｓＰ層がＩｎＰ基板と格子整合するためのＡｓ組成比を計算した計算値である。図１２のように、バッファ層にＧａとＡｓが混入し、ＩｎＰ基板側においてＧａ組成比が高くなっていることが分かる。バッファ層にＧａとＡｓが混入した理由は、ＳＩＭＳ分析を行ったエピ層を成長する前のバッチの影響によるものと考えられる。例えば、比較例２のエピ層を同じＭＯＣＶＤ装置にて連続して作製した場合、前のバッチのコンタクト層の成長時に成長炉内に付着したＧａとＡｓ、及び／又は、活性層の成長時に成長炉内に付着し、クラッド層で被覆しきれなかったＧａとＡｓが、次のバッチのバッファ層の成長時に取り込まれたものと考えられる。
【００５２】
ＩｎＰ層からなるバッファ層にＧａが高濃度で混入した領域では、格子が歪んでしまい、ＩｎＰ基板に対して格子不整合を起こして、クロスハッチの発生に繋がる。そこで、発明者は、Ｇａが高濃度で混入する領域では、Ａｓを意図的に追加で混入させて、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を形成することで、クロスハッチの発生を抑制する方法を考えた。
【００５３】
図１３は、図１２から計算した、ＩｎＰ基板に格子整合するＧａＩｎＡｓＰ層を得るために増加させるＡｓ組成比の計算結果である。図１３の縦軸は組成比の増加量を示し、横軸はエピ層の上面からの深さを示している。ここで、格子不整合の点で問題となる領域は、Ｇａの濃度が高い領域（Ｇａ組成比が高い領域）、即ち、例えばＩｎＰ基板の上面から２００ｎｍまでの領域である。
【００５４】
そこで、図１３において、ＩｎＰ基板の上面から２００ｎｍまでの領域を３区間（ＩｎＰ基板側から区間Ｉ、区間ＩＩ、区間ＩＩＩ）に分けた。そして、それぞれの区間において、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を得るために増加させるＡｓ組成比の平均値と、それを得るために供給すべきＡｓＨ３の供給量と、を計算した。表５は計算結果である。なお、図１２は、ＩｎＰ基板の上面に、ＴＭＩとＰＨ３とを供給してＩｎＰ層からなるバッファ層を成長させた場合のＧａ組成比とＡｓ組成比を示している。また、ＳＩＭＳ分析によるＡｓ組成比の測定値（図１２の細線）は、格子整合するためのＡｓ組成比の計算値（図１２の破線）よりも小さくなっている。これらのことを踏まえると、ＩｎＰ基板の上面に、ＴＭＩ、ＰＨ３、及び表５に記載の量のＡｓＨ３を供給し、ＴＭＧは供給せずに成長を行うことで、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を形成することができる。なお、表５においては、ＧａＩｎＡｓＰ層を形成する際に供給するＩＩＩ族原料ガス（ＴＭＩ）の総量を１×１０−４ｍｏｌ／ｍｉｎとし、Ｖ族原料ガス（ＰＨ３とＡｓＨ３）の総量を１×１０−２ｍｏｌ／ｍｉｎとしている。
【表５】
2014220281.tif 000007
【００５５】
表５のように、ＩｎＰ基板の上面から高さ４２ｎｍまでの領域（区間Ｉ）では、増加させるＡｓ組成比の平均値は０．２０であり、それを得るために供給すべきＡｓＨ３の量は２×１０−３ｍｏｌ／ｍｉｎである。ＩｎＰ基板の上面からの高さが４２ｎｍから１０８ｎｍまでの領域（区間ＩＩ）では、増加させるＡｓ組成比の平均値は０．１０であり、それを得るために供給すべきＡｓＨ３の量は１×１０−３ｍｏｌ／ｍｉｎである。ＩｎＰ基板上面からの高さが１０８ｎｍから２００ｎｍまでの領域（区間ＩＩＩ）では、増加させるＡｓ組成比の平均値は０．０６であり、それを得るために供給すべきＡｓＨ３の量は６×１０−４ｍｏｌ／ｍｉｎである。
【００５６】
以上の実験結果から、実施例２の半導体装置の第１中間層３０の形成においては、表４のように、ＩｎＰ基板１０の上面に、ＭＯＣＶＤ法を用いて、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに、ＧａＩｎＡｓＰ層からなる第１中間層３０を成長する。これにより、ＩｎＰ基板１０と格子整合するＧａＩｎＡｓＰ層からなる第１中間層３０を形成でき、その結果、クロスハッチの発生を抑制できる。
【００５７】
次に、第２中間層３２の形成について詳しく説明する。図１４は、上述した比較例２のエピ層に対するＳＩＭＳ分析から得られたＧａ組成比とＡｓ組成比の結果である。図１４の縦軸は組成比を示し、横軸はエピ層の上面からの深さを示している。図１４中の太線はＧａ組成比であり、細線はＡｓ組成比である。また、破線は、太線のＧａ組成比を有するＧａＩｎＡｓＰ層がＩｎＰ基板と格子整合するためのＡｓ組成比を計算した計算値である。図１４のように、クラッド層にＧａとＡｓが混入し、活性層側においてＧａ組成比とＡｓ組成比が高くなっていることが分かる。クラッド層にＧａとＡｓが混入した理由は、実施例１で説明した理由と同じと考えられる。
【００５８】
ＩｎＰ層からなるクラッド層にＧａが高濃度で混入した領域では、格子が歪んでしまい、ＩｎＰ基板に対して格子不整合を起こして、クロスハッチの発生に繋がる。そこで、発明者は、第１中間層３０の場合と同様に、Ｇａが高濃度で混入する領域では、Ａｓを意図的に追加で混入させて、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を形成することで、クロスハッチの発生を抑制する方法を考えた。ここで、図１４から分かるように、活性層の上面から６０ｎｍ程度までの領域では、クラッド層中のＡｓ組成比（細線）が、格子整合するためのＡｓ組成比（破線）よりも大きいため、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を形成するには、ＡｓではなくＧａを意図的に追加で混入させることが好ましいことが分かる。
【００５９】
図１５は、図１４から計算した、ＩｎＰ基板に格子整合するＧａＩｎＡｓＰ層を得るために増加させるＧａ組成比とＡｓ組成比の計算結果である。図１５の縦軸は組成比の増加量を示し、横軸はエピ層の上面からの深さを示している。図１５中の太線はＧａ組成比であり、細線はＡｓ組成比である。ここで、格子不整合の点で問題となる領域は、Ｇａの濃度が高い領域（Ｇａ組成比が高い領域）、即ち、例えば活性層の上面から２００ｎｍまでの領域である。
【００６０】
そこで、図１５において、活性層の上面から２００ｎｍまでの領域を３区間（活性層側から区間Ｉ、区間ＩＩ、区間ＩＩＩ）に分けた。３区間において、Ａｓ組成比の増加量は０．１５程度以下であり、Ｇａ組成比の増加量は０．１８程度以下である。そして、それぞれの区間において、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を得るために増加させるＧａ組成比の平均値及びＡｓ組成比の平均値と、それらを得るために供給すべきＴＭＧ及びＡｓＨ３の量と、を計算した。表６は計算結果である。なお、図１４は、活性層の上面に、ＴＭＩとＰＨ３とを供給してＩｎＰ層からなるクラッド層を成長させた場合のＧａ組成比とＡｓ組成比を示している。また、活性層上面から６０ｎｍ程度の領域では、ＳＩＭＳ分析によるＡｓ組成比の測定値（細線）が格子整合するためのＡｓ組成比の計算値（破線）よりも大きく、６０ｎｍ程度よりも離れた領域ではＡｓ組成比の測定値（細線）がＡｓ組成比の計算値（破線）よりも小さくなっている。これらのことを踏まえると、活性層上面から６０ｎｍ程度の領域では、ＴＭＩ、ＰＨ３、及び表６に記載の量のＴＭＧを供給し、ＡｓＨ３は供給せずに成長を行い、活性層上面から６０ｎｍ程度よりも離れた領域では、ＴＭＩ、ＰＨ３、及び表６に記載の量のＡｓＨ３を供給し、ＴＭＧは供給せずに成長を行うことで、ＩｎＰ基板と格子整合するＧａＩｎＡｓＰ層を形成することができる。なお、表６において、ＧａＩｎＡｓＰ層を形成する際に供給するＩＩＩ族原料ガス（ＴＭＩ、ＴＭＧ）の総量を１×１０−４ｍｏｌ／ｍｉｎとし、Ｖ族原料ガス（ＰＨ３、ＡｓＨ３）の総量を１×１０−２ｍｏｌ／ｍｉｎとしている。
【表６】
2014220281.tif 000008
【００６１】
表６のように、活性層上面から高さ５８ｎｍまでの領域（区間Ｉ）では、増加させるＧａ組成比の平均値は０．１４５であり、それを得るために供給すべきＴＭＧの量は１．４４×１０−５ｍｏｌ／ｍｉｎである。活性層上面からの高さが５８ｎｍから１２５ｎｍまでの領域（区間ＩＩ）では、増加させるＡｓ組成比の平均値は０．１１５であり、それを得るために供給すべきＡｓＨ３の量は１．１５×１０−３ｍｏｌ／ｍｉｎである。活性層上面からの高さが１２５ｎｍから２００ｎｍまでの領域（区間ＩＩＩ）では、増加させるＡｓ組成比の平均値は０．１１３であり、それを得るために供給すべきＡｓＨ３の量は１．１３×１０−３ｍｏｌ／ｍｉｎである。
【００６２】
以上の実験結果から、実施例２の半導体装置の第２中間層３２の形成において、表４のように、まず、活性層１６の上面に、ＭＯＣＶＤ法を用いて、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに、ＧａＩｎＡｓＰ層を成長する。続いて、ＭＯＣＶＤ法を用いて、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに、ＧａＩｎＡｓＰ層を成長することで、ＧａＩｎＡｓＰ層からなる第２中間層３２を形成する。これにより、ＩｎＰ基板１０と格子整合するＧａＩｎＡｓＰ層からなる第２中間層３２を形成でき、その結果、クロスハッチの発生を抑制できる。
【００６３】
第１中間層３０及び第２中間層３２の形成での説明から分かるように、ＧａＩｎＡｓＰ層の成長においては、ＧａＩｎＡｓＰ層がＩｎＰに格子整合する組成比に応じたガス流量比よりもＧａ及びＡｓの少なくとも一方の原料ガスが少ない状態で成長ガスを供給している。なお、組成比に応じたガス流量比とは、チャンバ内のＧａ及びＡｓ付着物が排除された状態において、その組成比が実現されるガス流量比のことである。
【００６４】
上述のように、ＩｎＰ層からなるクラッド層２０にＧａが高濃度で混入すると、ＩｎＰ基板１０に対して格子不整合を起こす要因となる。実施例２では、活性層１６がＧａとＡｓを含み、クラッド層２０にＧａとＡｓが混入する場合を例に示しているが、活性層１６が少なくともＧａを含んでいれば、クラッド層２０にＧａが混入して、格子不整合が起こり得る。この場合、図１４のように、クラッド層２０の活性層１６側でのＡｓ組成比が、格子整合するためのＡｓ組成比よりも大きくなるとは限らない。また、活性層１６がＧａとＡｓを含む場合であっても、成長条件等により、クラッド層２０の活性層１６側でのＡｓ組成比が、格子整合するためのＡｓ組成比よりも大きくなるとは限らない。つまり、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに、ＧａＩｎＡｓＰ層を成長する工程が必ずしも必要とは限らない。
【００６５】
以上説明したように、実施例２によれば、ＩｎＰ基板１０の上面及びＭＯＣＶＤ法により成長したＧａを含む活性層１６の上面に、ＧａＩｎＡｓＰ層からなる第１中間層３０及び第２中間層３２をＭＯＣＶＤ法により成長する工程を有する。第１中間層３０及び第２中間層３２の成長においては、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに行う工程を少なくとも含み、場合によっては、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに行う工程を含む。即ち、ＩｎＰ基板１０上に、ＩｎＰに格子整合した組成比を有するＧａＩｎＡｓＰ層からなる中間層をＭＯＣＶＤ法により成長し、中間層の成長においては、ＧａＩｎＡｓＰ層がＩｎＰに格子整合する組成比に応じたガス流量比よりもＧａ及びＡｓの少なくとも一方の原料ガスが少ない状態で成長ガスを供給する。これにより、中間層上に、ＩｎＰ層をＭＯＣＶＤ法により成長した場合でも、ＩｎＰ基板１０に対する格子不整合を抑制することができ、クロスハッチの発生を抑制できる。なお、実施例２では、上述のＧａ及びＡｓの少なくとも一方の原料ガスが少ない状態を、Ｇａ原料ガス又はＡｓ原料ガスの供給を停止することで実現している。しかしながら、Ｇａ原料ガス又はＡｓ原料ガスを僅かに供給して、上述のＧａ及びＡｓの少なくとも一方の原料ガスが少ない状態を作り出してもよい。
【００６６】
実施例１では、活性層１６を成長した後、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出して成長炉内をＩｎＰ膜でコーティングし、その後にＩｎＰ基板１０をＭＯＣＶＤ装置に再投入してクラッド層２０を成長している。このため、クロスハッチの発生を抑制できるが、製造工程が長くなってしまう。一方、実施例２では、ＩｎＰ基板１０上のエピ層の成長を、ＩｎＰ基板１０をＭＯＣＶＤ装置から取り出すことなく連続して行っている。このため、短い製造工程で、クロスハッチの発生を抑制できる。
【００６７】
第１中間層３０及び第２中間層３２の成長は、以下のように行うことが好ましい。まず、モニター用ＩｎＰ基板の上面に、ＭＯＣＶＤ法により、表４に記載のバッファ層と同じ条件で、第１のモニター用ＩｎＰ層を成長する。第１のモニター用ＩｎＰ層上に、ＭＯＣＶＤ法により、表４に記載の活性層と同じ条件で、モニター用半導体層を成長する。モニター用半導体層の上面に、ＭＯＣＶＤ法により、表４に記載のクラッド層と同じ条件で、第２のモニター用ＩｎＰ層を成長する。これらの成長は、モニター用ＩｎＰ基板をＭＯＣＶＤ装置から取り出さずに行う。そして、第１のモニター用ＩｎＰ層中及び第２のモニター用ＩｎＰ層中のＧａ組成比を求め、このＧａ組成比を有するＧａＩｎＡｓＰ層がモニター用ＩｎＰ基板と格子整合するＡｓ組成比を求め、このＡｓ組成比となるために供給すべきＡｓＨ３の供給量を計算する。そして、ＴＭＩ、ＡｓＨ３、及びＰＨ３を供給し、ＴＭＧは供給せずに行う第１中間層３０及び第２中間層３２の成長では、計算した供給量のＡｓＨ３を供給する。このように、事前にＡｓ原料ガスの供給量を計算しておくことで、ＩｎＰ基板１０に格子整合する第１中間層３０及び第２中間層３２を容易に形成することができる。
【００６８】
実施例２では、第１中間層３０と第２中間層３２の両方を形成しているが、第１中間層３０及び第２中間層３２の少なくとも一方を形成する場合でも、クロスハッチの発生を抑制することができる。なお、クロスハッチの発生をより抑制する観点からは、第１中間層３０と第２中間層３２の両方を形成することが好ましい。また、上述のＡｓ原料ガスの供給量の事前計算も、第１中間層３０及び第２中間層３２の形成に併せて、いずれか一方としてもよい。
【００６９】
活性層１６は、Ｇａの他にＡｓを含んでいる。このため、図１４で説明したように、活性層１６の上面に形成される層にはＧａとＡｓが混入し、例えば活性層１６側において、活性層１６の上面に形成される層に含まれるＡｓ組成比が、格子整合するためのＡｓ組成比よりも高くなる場合がある。この場合では、表４のように、活性層１６上面のＧａＩｎＡｓＰ層からなる第２中間層３２の成長は、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに行う工程の前に、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに行う場合が好ましい。また、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに第２中間層３２を成長するにあたり、上述したようなモニター用ＩｎＰ基板を用いて、Ｇａ原料ガスの供給量を事前に計算しておくことが好ましい。
【００７０】
実施例２では、第１中間層３０及び第２中間層３２の厚さが２００ｎｍの場合を例に示したが、これに限られず、１５０ｎｍ以上且つ５００ｎｍ以下の場合でよい。１５０ｎｍよりも薄いと、特に活性層からその上の中間層までにおける１５０ｎｍまでの領域でＧａ濃度が高いために格子定数がＩｎＰ基板から大きくはずれ、臨界膜厚が３μｍ（クラッド層膜厚）より小さくなるためクロスハッチが発生する可能性が高くなるためである。中間層の厚みは、２００ｎｍ以上が好ましく、３００ｎｍ以上がより好ましく、４００ｎｍ以上がさらに好ましい。中間層の厚さが４００ｎｍ以上の場合、臨界膜厚を計算すると３μｍを超えるため、クロスハッチが発生する可能性を低くすることができる。また中間層が厚いとＡｓ原料ガスの浪費となるため、５００ｎｍ以下であることが好ましく、４００ｎｍ以下であることがより好ましく、３００ｎｍ以下であることがさらに好ましい。
【００７１】
また、ＧａＩｎＡｓＰ層の上記の膜厚の範囲において、ＩｎＰ基板１０上にＧａＩｎＡｓＰ層を形成する場合、ＧａＩｎＡｓＰ層の格子定数は、ＩｎＰ基板１０の格子定数に対し、±０．２０％の範囲内で形成されることが好ましい。例えば、ＧａＩｎＡｓＰ層の膜厚が１５０ｎｍの場合、ＧａＩｎＡｓＰ層の格子定数が、ＩｎＰ基板１０に対し±０．２０％の範囲内にないとクラックが生じてしまい、４００ｎｍの場合には±０．０９％の範囲内、５００ｎｍの場合には±０．０７％の範囲内にないとクラックが生じてしまうためである。（許容範囲は、Matthews ＆ Blakesleeの理論式に基づき算出している）。
【００７２】
ＩｎＰ基板１０の上面及び活性層１６の上面に形成される層には、上述のように、成長炉内に付着したＧａとＡｓが混入する。このため、少量のＡｓＨ３を供給して第１中間層３０及び第２中間層３２を形成することで、ＩｎＰ基板１０と格子整合する第１中間層３０及び第２中間層３２を形成することができる。例えば、表５及び表６のように、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに第１中間層３０及び第２中間層３２を成長する際のＡｓＨ３の供給量を、Ａｓ組成比の増加量の平均値が０．２以下となるような量とすることができる。即ち、Ｇａ原料ガスの供給を停止してＧａＩｎＡｓＰ層を成長する際に、Ａｓ組成比の増加量の平均値が０．２以下となるような量のＡｓ原料ガスを供給することができる。また、ＩｎＰ基板１０の上面及び活性層１６の上面に形成される層へのＧａとＡｓの混入量によっては、Ａｓ組成比の増加量の平均値が０．１８以下となる量のＡｓＨ３を供給する場合や、０．１５以下となる量のＡｓＨ３を供給する場合でもよい。
【００７３】
また、図１４のように、クラッド層２０の活性層１６側に含まれるＡｓ組成比が、格子整合するためのＡｓ組成比よりも高くなる場合がある。この場合では、上述のように、まず、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずにＧａＩｎＡｓＰ層からなる第２中間層３２を成長する場合が好ましい。即ち、表６のように、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せず行う第１の工程（区間Ｉ）、ＴＭＩ、ＰＨ３、及びＡｓＨ３を供給し、ＴＭＧは供給せずに行う第２の工程（区間ＩＩ）、及びＴＭＧは供給せず、ＴＭＩ、ＰＨ３、及び第２の工程でのＡｓＨ３の供給量未満のＡｓＨ３を供給して行う第３の工程（区間ＩＩＩ）を順に実施して、ＧａＩｎＡｓＰ層からなる第２中間層３２を成長する場合が好ましい。この場合でも、ＴＭＩ、ＴＭＧ、及びＰＨ３を供給し、ＡｓＨ３は供給せずに第２中間層３２を成長する際のＴＭＧの供給量は少量でよい。例えばＧａ組成比の増加量の平均値が０．１５以下となる量のＴＭＧを供給する場合や、０．１３以下となる量のＴＭＧを供給する場合でもよい。このように第２中間層３２を成長する際に供給するＴＭＧの供給量が少ないことから、第２中間層３２の上面に形成するクラッド層２０へのＧａの混入量は少なくて済む。
【００７４】
実施例１及び実施例２において、ＭＯＣＶＤ法による成長は、縦型ＭＯＣＶＤ装置を用いてもよいが、横型ＭＯＣＶＤ装置を用いる場合が好ましい。図１６は、横型ＭＯＣＶＤ装置の成長炉の一部を示す図である。図１６のように、横型ＭＯＣＶＤ装置では、原料ガス４０は、成長炉内をＩｎＰ基板１０の平面に対し横方向から流れ込んで、ＩｎＰ基板１０に到達する。このため、活性層１６等を成長する際に成長炉内に付着するＧａとＡｓは、網掛けの領域に付着し易い（以下、付着領域４２と称す）。付着領域４２は、ＩｎＰ基板１０に対して、供給される原料ガス４０の上流側にあたる。このため、比較例１のように、活性層１６とクラッド層２０を連続して成長させた場合、クラッド層２０にＧａとＡｓが混入され易くなり、クロスハッチが発生し易くなる。このように、横型ＭＯＣＶＤ装置を用いた場合では、クロスハッチが発生し易くなることから、本発明を適用することが好ましい。
【００７５】
実施例１及び実施例２では、Ｇａを含む半導体層が光を発する活性層１６である場合、即ち光半導体装置の場合を例に説明したが、光半導体装置以外の半導体装置の場合でもよい。中間層の成長前に、ＩｎＰ基板上に成長するＧａを含む半導体層が厚いほど、成長炉内に付着するＧａの量が多くなり、クロスハッチが発生し易くなる。例えば、Ｇａを含む半導体層が０．５μｍ以上の場合にクロスハッチが発生し易く、０．８μｍ以上の場合により発生し易く、１．０μｍ以上の場合にさらに発生し易くなる。したがって、このような場合に、本発明を適用することが好ましい。実施例１及び実施例２のようなＱＣＬでは、Ｇａを含む活性層１６が、ＧａＩｎＡｓ層とＡｌＩｎＡｓ層の多重量子井戸構造であるため厚くなる。したがって、ＱＣＬの場合には、本発明を適用することが好ましい。
【００７６】
実施例１及び実施例２では、Ｉｎ原料ガスにＴＭＩを、Ｇａ原料ガスにＴＭＧを、Ａｌ原料ガスにＴＭＡを、Ｐ原料ガスにＰＨ３を、Ａｓ原料ガスにＡｓＨ３を用いる場合を説明したが、その他のガスを用いる場合でもよい。
【００７７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７８】
１０  ＩｎＰ基板
１２  メサストライプ
１４  バッファ層
１６  活性層
１８  キャップ層
２０  クラッド層
２２  コンタクト層
２４  絶縁膜
２６  上部電極
２８  下部電極
３０  第１中間層
３２  第２中間層
４０  原料ガス
４２  付着領域
１００  半導体装置
２００  半導体装置
【図１】
2014220281.tif 000009
【図２】
2014220281.tif 000010
【図３】
2014220281.tif 000011
【図４】
2014220281.tif 000012
【図５】
2014220281.tif 000013
【図６】
2014220281.tif 000014
【図７】
2014220281.tif 000015
【図８】
2014220281.tif 000016
【図９】
2014220281.tif 000017
【図１０】
2014220281.tif 000018
【図１１】
2014220281.tif 000019
【図１２】
2014220281.tif 000020
【図１３】
2014220281.tif 000021
【図１４】
2014220281.tif 000022
【図１５】
2014220281.tif 000023
【図１６】
2014220281.tif 000024