(57)【要約】【課題】セラミック電子部品の外部電極を薄層化しても欠陥が発生しない導電性ペーストを提供する。【解決手段】導電性ペーストは、導電性粉末と、ガラス粉末と、有機ビヒクルとを含む。この導電性ペーストは、下降ずり速度が９〜４ｓ-1の範囲におけるＣａｓｓｏｎ近似から算出した降伏値が３．２〜５．８Ｐａの範囲にあるものである。この導電性ペーストを積層セラミックチップに塗布し、焼成することによって、積層セラミックチップのコーナー部において、不連続部分などの欠陥がなく、きれいな形状の外部電極を得ることができる。【選択図】図５
2014220127.tif 000002
【特許請求の範囲】
【請求項１】
導電性粉末と、ガラス粉末と、有機ビヒクルとを含有する導電性ペーストにおいて、
下降ずり速度が９〜４ｓ-1の範囲におけるＣａｓｓｏｎ近似から算出した降伏値が３．２〜５．８Ｐａの範囲にあることを特徴とする、導電性ペースト。
【請求項２】
ＢＥＴ法により測定した前記ガラス粉末の比表面積が７．０〜１０．１ｍ2／ｇの範囲にあることを特徴とする、請求項１に記載の導電性ペースト。
【請求項３】
湿式または乾式メディア微粉砕を行なうことによりガラス粉末の比表面積を７．０〜１０．１ｍ2／ｇとなるように調整する工程、および
比表面積を調整した前記ガラス粉末と、導電性粉末と、有機ビヒクルとを分散、混合する工程を含む、導電性ペーストの製造方法。
【請求項４】
セラミック素体の外面に外部電極が形成されたセラミック電子部品において、
前記外部電極が請求項１または請求項２に記載の導電性ペーストを用いて形成されたものであることを特徴とする、セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、導電性ペーストとその製造方法およびそれを用いたセラミック電子部品に関し、特にたとえば、セラミック素体の外面に形成される外部電極に用いられる導電性ペーストとその製造方法およびそれを用いたセラミック電子部品に関する。
【背景技術】
【０００２】
近年、携帯電話を含めた電子機器の小型化に伴い、搭載されるセラミック電子部品の小型化が求められている。このような背景から、セラミック電子部品の外部電極に関しても、さらなる薄層化が望まれている。
【０００３】
セラミック電子部品の外部電極を形成するために、導電性粉末とガラス粉末と有機ビヒクルとをミキサーやロール機などで混合・分散させて導電性ペーストが作製される。そして、セラミック基板や積層セラミック素子等のセラミック素体にスクリーン印刷やディップ工法を用いて導電性ペーストを塗布し、乾燥させた後に焼成し、めっきを施すことにより、外部電極が形成される。
【０００４】
ところが、外部電極を形成するための導電性ペーストに含まれる導電性粉末等の分散性が経時的に変化し、導電性ペーストのレオロジー特性が変化して塗布形状が変化したり、導電性ペーストを塗布・焼成して形成される電極膜の緻密性が低下するなどの問題がある。そこで、このような問題を解決することができる導電性ペーストが開示されている（特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１７１８０４号公報
【特許文献２】特開２００４−３９２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
これらの特許文献には、ＢＥＴ法により測定した比表面積が３ｍ2／ｇ以下のガラス粉末を用いた導電性ペーストが開示されている。しかしながら、このような比表面積の小さいガラス粉末を用いた場合、導電性ペーストの降伏値が低くなる。セラミック素体に外部電極を形成する場合、セラミック素体の端面から側面に回り込むように導電性ペーストが塗布されるが、降伏値の低い導電性ペーストを用いて外部電極を薄層化する場合、セラミック素体のコーナー部における導電性ペーストの塗布厚みが特に薄くなってしまう。このような状態で導電性ペーストを焼成すると、焼結時の収縮のためにセラミック素体のコーナー部における外部電極に不連続部分が発生するなどの欠陥が生じる可能性がある。
【０００７】
それゆえに、この発明の主たる目的は、セラミック電子部品の外部電極を薄層化しても欠陥が発生しない導電性ペーストとその製造方法およびそれを用いたセラミック電子部品を提供することである。
【課題を解決するための手段】
【０００８】
この発明は、導電性粉末と、ガラス粉末と、有機ビヒクルとを含有する導電性ペーストにおいて、下降ずり速度が９〜４ｓ-1の範囲におけるＣａｓｓｏｎ近似から算出した降伏値が３．２〜５．８Ｐａの範囲にあることを特徴とする、導電性ペーストである。
降伏値が上述の範囲にある導電性ペーストを用いることにより、セラミック素体のコーナー部に塗布された導電性ペーストの厚みを十分に確保することができる。したがって、セラミック素体に塗布された導電性ペーストを焼成したときに、外部電極に欠陥が発生することを防止することができる。
【０００９】
このような導電性ペーストにおいて、ＢＥＴ法により測定したガラス粉末の比表面積が７．０〜１０．１ｍ2／ｇの範囲にあることが好ましい。
ガラス粉末の比表面積がこのような範囲にあるときに、上述のような降伏値を有する導電性ペーストを得ることができる。
【００１０】
また、この発明は、湿式または乾式メディア微粉砕を行なうことによりガラス粉末の比表面積を７．０〜１０．１ｍ2／ｇとなるように調整する工程、および比表面積を調整したガラス粉末と、導電性粉末と、有機ビヒクルとを分散、混合する工程を含む、導電性ペーストの製造方法である。
このような製造方法を採用することにより、上述のような導電性ペーストを得ることができる。
【００１１】
また、この発明は、セラミック素体の外面に外部電極が形成されたセラミック電子部品において、外部電極が上述の導電性ペーストを用いて形成されたものであることを特徴とする、セラミック電子部品である。
上述の導電性ペーストを用いて外部電極を形成することにより、欠陥のない薄層の外部電極を有するセラミック電子部品を得ることができる。
【発明の効果】
【００１２】
この発明によれば、セラミック素体に導電性ペーストを薄く塗布しても、コーナー部における導電性ペーストの塗布厚みを十分に確保することができる。そのため、セラミック素体に塗布された導電性ペーストを焼結させても電極に不連続部分などが発生せず、欠陥のない薄層の外部電極を有するセラミック電子部品を得ることができる。
【００１３】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明のセラミック電子部品の一例を示す斜視図である。
【図２】図２は、本発明の実施例に用いられる積層セラミックチップの斜視図である。
【図３】図３は、図２に示す積層セラミックチップの分解斜視図である。
【図４】図４は、実施例において測定される外部電極の部分を示す顕微鏡写真である。
【図５】図５は、導電性ペーストに含まれるガラス粉末の比表面積と導電性ペーストの降伏値との関係を示すグラフである。
【図６】図６（ａ）（ｂ）は、それぞれ降伏値５．８Ｐａおよび３．２Ｐａの導電性ペーストで形成した外部電極の様子を示す顕微鏡写真である。
【図７】図７は、降伏値１．５Ｐａの導電性ペーストで形成した外部電極の様子を示す顕微鏡写真である。
【図８】図８（ａ）（ｂ）は、それぞれ降伏値１４．８Ｐａおよび１９．６Ｐａの導電性ペーストで形成した外部電極の様子を示す顕微鏡写真である。
【発明を実施するための形態】
【００１５】
この発明の導電性ペーストは、導電性粉末と、微粉砕を行なって比表面積を向上させたガラス粉末と、有機ビヒクルとを含む。ここで、導電性ペーストは、下降ずり速度が４〜９ｓ-1の範囲におけるＣａｓｓｏｎ近似から算出した導電性ペーストの降伏値が３．２〜５．８Ｐａの範囲にあるものである。
【００１６】
ここで用いられる導電性粉末の形状、形態に制約はなく、球状、不定形状、扁平状などの種々の形状、形態のものを使用することができる。また、有機ビヒクルを構成する有機溶剤としては、高分子物質を溶解させることが可能な種々の物質を用いることができる。たとえば、ベンゼン、キシレン、トルエン等の芳香族炭化水素類、ヘキサン、デカン等の脂肪族炭化水素類、ベンジルアルコール、３−メトキシ−３−メチル−１ブタノール等のアルコール類、ターピネオール、ジヒドロターピネオール等のテルペン類、エチレングリコールモノメチルエーテル、エチレングリコールモノブチルエーテル等の多価アルコール類、乳酸ブチル等のエステル類、ケトン類、エーテル類、アセタール類、含窒素化合物類、含硫黄化合物類などを使用することができる。なお、これらの溶剤は、単独もしくは２種類以上を組み合わせて使用することが可能である。
【００１７】
また、有機ビヒクルを構成する高分子物質としては、公知の合成高分子物質や天然高分子物質を用いることが可能であり、具体的には、アクリル系樹脂、酢酸ビニル系樹脂、ポリエステル樹脂、ポリオレフィン系樹脂、フッ素系樹脂、ポリスチレン系樹脂、ポリアミド系樹脂、アルキド樹脂、セルロース系樹脂等が例示される。なお、これらの高分子物質は、単独もしくは２種類以上を組み合わせて使用することが可能である。
【００１８】
また、ガラス粉末の形状、形態に制約はなく、球状、不定形状、扁平状などの種々の形状、形態のものを使用することができる。ＢＥＴ法により測定したガラス粉末の比表面積は、７．０〜１０．１ｍ2／ｇの範囲にあることが望ましい。ガラス粉末としては、例えば、ホウ酸シリカ系ガラス類、ホウ酸亜鉛系ガラス類などの公知のガラス粉末を単独もしくは２種類以上を組合せて使用することができる。
【００１９】
この導電性ペーストを得るために、導電性粉末と、ガラス粉末と、有機ビヒクルとが準備される。ここで、ガラス粉末は、湿式もしくは乾式メディア微粉砕を行なうことで、比表面積を７．０〜１０．１ｍ2／ｇの範囲となるように調整したものである。そして、導電性粉末とガラス粉末とを有機ビヒクル中に投入し、ディスパミル、ボールミル、ロ−ル等の公知の方法を用いて分散混合することにより、導電性ペーストを製造することができる。
【００２０】
このようにして得られた導電性ペーストを用いて、図１に示すようなセラミック電子部品１０が作製される。セラミック電子部品１０は、例えば直方体状のセラミック素体１２を含む。セラミック素体１２としては、例えば、積層セラミックコンデンサやチップインダクタなどに用いられるセラミック素体を使用することができる。このようなセラミック素体１２の外面に導電性ペーストが塗布され、乾燥後、焼成されることにより、外部電極１４が形成される。外部電極１４には、必要に応じて、めっき処理が施される。
【００２１】
この導電性ペーストに含まれるガラス粉末の比表面積が７．０〜１０．１ｍ2／ｇの範囲にあることにより、下降ずり速度が４〜９ｓ-1の範囲におけるＣａｓｓｏｎ近似から算出した降伏値が３．２〜５．８Ｐａの範囲にある導電性ペーストを得ることができる。導電性ペーストの降伏値をこのような範囲にすることにより、セラミック素体のコーナー部における導電性ペーストの厚みを十分に確保することができる。そのため、導電性ペーストを焼成する際に収縮が発生しても、セラミック素体のコーナー部において外部電極に不連続部分が発生せず、良好な特性を得ることができる。
【００２２】
なお、導電性ペーストの降伏値が２．０Ｐａ以下の場合、周知のスクリーン印刷やディップ工法によってセラミック素体に導電性ペーストを塗布した際、コーナー部における導電性ペーストの塗布厚みが薄くなり、焼結して収縮したときに欠陥が生じるという問題がある。また、導電性ペーストの降伏値が５．８Ｐａより著しく高い場合、例えば降伏値が１４．８Ｐａ以上の場合、周知のスクリーン印刷やディップ工法によってセラミック素体に導電性ペーストを塗布した際、塗膜レベリングが悪化して外部電極が凸凹になるという問題がある。
【００２３】
それに対して、導電性ペーストの降伏値が３．２〜５．８Ｐａの範囲にある場合、セラミック素体のコーナー部において欠陥がなく、きれいな形状の外部電極を得ることができる。
【実施例１】
【００２４】
導電性ペーストの素材料として、表１に示す導電性粉末（Ｃｕ粉末）、表２に示すガラス粉末、表３に示す有機ビヒクルを準備した。なお、表２に示すガラス粉末は、湿式もしくは乾式メディア微粉砕を行なうことで、比表面積を調整したものである。また、表１の導電性粉末の平均粒子径および表２のガラス粉末の平均粒子径は、レーザー回折式粒度分布測定法のＤ５０値を示している。さらに、表２のガラス粉末の比表面積は、ＢＥＴ法により測定した値である。
【００２５】
【表１】
2014220127.tif 000003
【００２６】
【表２】
2014220127.tif 000004
【００２７】
【表３】
2014220127.tif 000005
【００２８】
導電性粉末、ガラス粉末および有機ビヒクルを３本ロールで分散混合し、表４に示す組成の導電性ペーストを得た。
【００２９】
【表４】
2014220127.tif 000006
【００３０】
表４における導電性ペーストに含まれるガラス粉末の比表面積と導電性ペーストの降伏値との関係を表５に示す。
【００３１】
【表５】
2014220127.tif 000007
【００３２】
表５において、導電性ペーストの降伏値の測定は、ＴＡ Ｉｎｓｔｒｕｍｅｎｔｓ社製のレオメータを使用して、コーン角０．０４°、コーン直径２５ｍｍ、ギャップ０．０５５９ｍｍ、測定温度２５℃の条件で、ずり速度が０〜１０ｓ-1まで３０秒間で加速し、次いで１０〜０ｓ-1まで３０秒間減速して行った。このようにして得られたフローカーブの下降ずり速度が９〜４ｓ-1の範囲にＣａｓｓｏｎ近似を適用して降伏値を算出した。
【００３３】
また、導電性ペーストを用いて外部電極を形成するために、図２に示すように、ＪＩＳ２０１２サイズ（長さＬ：２．０ｍｍ、高さＴ：１．２ｍｍ、幅Ｗ：１．２ｍｍ）の積層セラミックチップ１０を準備した。積層セラミックチップ１２の内部には、図３に示すように、複数の内部電極１６を含む。内部電極１６は、積層セラミックチップ１２の長さ方向の一方側から他方側に伸びるように形成されている。複数の内部電極１６は、積層セラミックチップ１２の長さ方向の中央部において互いに重なり合うように形成される。そして、隣接する内部電極１６は、積層セラミックチップ１２の長さ方向の異なる端部に引き出される。したがって、積層セラミックチップ１２の長さ方向の両端面には、積層された内部電極１６が交互に引き出され、積層セラミックチップ１２の側面には内部電極は引き出されていない。このような積層セラミックチップ１２の長さ方向の端部にディップ工法を用いて試料番号１〜５の導電性ペーストを塗布し、その後、８５０℃で焼成を行うことで外部電極の焼結膜を形成した。
【００３４】
得られた焼結膜について、セラミックチップの長さ方向と高さ方向とを含むＬ−Ｔ面を研磨し、内部電極が最初に露出する面をＷＧａｐ０研磨面とし、この面における外部電極のコーナー部の接合状態を金属顕微鏡で観察した。ここで、外部電極の観察は、端面厚み、最外層厚みおよびコーナー部厚みについて行った。端面厚みは、図４（ａ）に示すように、内部電極が引き出された積層セラミックチップの端面における外部電極の厚みである。また、最外層厚みは、図４（ｂ）に示すように、最外層にある内部電極に接続された部分の外部電極の厚みである。さらに、コーナー部厚みは、図４（ｂ）に示すように、積層セラミックチップの端面から側面に移行するコーナー部における外部電極の厚みである。そして、測定した各部の外部電極の厚みを表６に示す。なお、表６には、外部電極の各部において目標とする厚みを示してある。
【００３５】
【表６】
2014220127.tif 000008
【００３６】
表５において示されるガラス粉末の比表面積と導電性ペーストの降伏値との関係が、グラフとして図５に示される。図５の片対数グラフからわかるように、導電性ペーストの降伏値は、ガラス粉末の比表面積に対して指数関数的に増加している。
【００３７】
降伏値が５．８Ｐａおよび３．２Ｐａの導電性ペーストを用いた場合について、積層セラミックチップのコーナー部における外部電極の顕微鏡写真を図６（ａ）（ｂ）に示す。図６（ａ）（ｂ）からわかるように、導電性ペーストの降伏値が３．２〜５．８Ｐａの範囲（ガラス粉末の比表面積が７．０〜１０．１ｍ2／ｇの範囲）においては、ＷＧａｐ０研磨面における積層セラミックチップのコーナー部の外部電極厚みが十分に確保でき、欠陥のない良好な状態であった。
【００３８】
また、降伏値が１．５Ｐａの導電性ペーストを用いた場合について、積層セラミックチップのコーナー部における外部電極の顕微鏡写真を図７に示す。図７からわかるように、導電性ペーストの降伏値が２．０Ｐａ以下と低い場合、ＷＧａｐ０研磨面における積層セラミックチップのコーナー部の外部電極厚みが十分に確保できず、外部電極に不連続部分などの欠陥が見られた。
【００３９】
また、降伏値が１４．８Ｐａおよび１９．６Ｐａの導電性ペーストを用いた場合について、積層セラミックチップのコーナー部における外部電極の顕微鏡写真を図８（ａ）（ｂ）に示す。図８（ａ）（ｂ）からわかるように、導電性ペーストの降伏値が著しく高い場合、導電性ペーストを周知のスクリーン印刷やディップ工法によって積層セラミックチップに塗布したとき、塗膜レベリングが悪化して、積層セラミックチップのコーナー部における外部電極の形状が凸凹になっている。
【００４０】
この実施例から、降伏値が３．２〜５．８Ｐａの範囲にある導電性ペーストを用いることにより、欠陥がなく、良好な形状を有する外部電極が得られることがわかる。したがって、このような導電性ペーストを用いることにより、欠陥のない薄い外部電極が形成されたセラミック電子部品を得ることができ、小型のセラミック電子部品の製造に貢献することができる。
【図１】
2014220127.tif 000009
【図２】
2014220127.tif 000010
【図３】
2014220127.tif 000011
【図５】
2014220127.tif 000012
【図４】
2014220127.tif 000013
【図６】
2014220127.tif 000014
【図７】
2014220127.tif 000015
【図８】
2014220127.tif 000016