(57)【要約】      （修正有）【課題】消費電力の増大及び電源電圧の精度低下を抑えることが可能な電源回路、この電源回路を含む半導体装置及び電子機器を提供することを目的とする。【解決手段】第１電源で生成された第１電圧ＶＤＤの下で基準電圧ＶＩＮを生成する基準電圧生成部４０１と、第２電源で生成された第２電圧ＶＤＰの下で基準電圧ＶＩＮに対応した電圧値を有する電源電圧ＶＲＧを生成するレギュレータ部４０２とを、パワーダウン信号ＰＤＮに応じてパワーダウンさせる。すなわち、基準電圧生成部４０１に対しては第１電圧ＶＤＤを有するパワーダウン信号ＰＤＮに応じてパワーダウンさせ、レギュレータ部４０２に対しては、このパワーダウン信号ＰＤＮの電圧値を第２電圧ＶＤＰにレベルシフトしたレベルシフトパワーダウン信号ＰＰＤに応じてパワーダウンさせる。【選択図】図２
2014126913.tif 000002
【特許請求の範囲】
【請求項１】
第１電源で生成された第１電圧及び第２電源で生成された第２電圧に基づいて定電圧の電源電圧を生成する電源回路であって、
前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、
前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、
前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有することを特徴とする電源回路。
【請求項２】
前記基準電圧生成部は、前記第１電圧に基づいて前記基準電圧を出力する第１ＭＯＳトランジスタと、前記パワーダウン信号に応じて前記第１ＭＯＳトランジスタのゲート端子に前記第１電圧を印加することにより前記基準電圧の出力を停止せしめる第２ＭＯＳトランジスタと、を含み、
前記レギュレータ部は、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第２電圧に基づき前記増幅信号に対応した電圧値を有する前記電源電圧を出力する第３ＭＯＳトランジスタと、前記レベルシフトパワーダウン信号に応じて前記第３ＭＯＳトランジスタのゲート端子に前記第２電圧を印加することにより前記電源電圧の出力を停止せしめる第４ＭＯＳトランジスタと、を含むことを特徴とする請求項１記載の電源回路。
【請求項３】
前記レギュレータ部は、前記第２電圧の供給によって動作し、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第２電圧に基づき前記増幅信号に対応した電圧値を有する前記電源電圧を出力する出力トランジスタと、前記レベルシフトパワーダウン信号に応じて前記アンプに対する前記第２電圧の供給を停止することにより前記電源電圧の出力を停止せしめるパワーダウン制御用トランジスタと、を含むことを特徴とする請求項１記載の電源回路。
【請求項４】
第１電源で生成された第１電圧及び第２電源で生成された第２電圧に基づいて定電圧の電源電圧を生成する電源回路を含む半導体装置であって、
前記電源回路は、
前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、
前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、
前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有することを特徴とする半導体装置。
【請求項５】
前記基準電圧生成部は、前記第１電圧に基づいて前記基準電圧を出力する第１ＭＯＳトランジスタと、前記パワーダウン信号に応じて前記第１ＭＯＳトランジスタのゲート端子に前記第１電圧を印加することにより前記基準電圧の出力を停止せしめる第２ＭＯＳトランジスタと、を含み、
前記レギュレータ部は、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第２電圧に基づき前記増幅信号に対応した電圧値を有する前記電源電圧を出力する第３ＭＯＳトランジスタと、前記レベルシフトパワーダウン信号に応じて前記第３ＭＯＳトランジスタのゲート端子に前記第２電圧を印加することにより前記電源電圧の出力を停止せしめる第４ＭＯＳトランジスタと、を含むことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記レギュレータ部は、前記第２電圧の供給によって動作し、前記基準電圧を増幅した増幅信号を生成するアンプと、前記第２電圧に基づき前記増幅信号に対応した電圧値を有する前記電源電圧を出力する出力トランジスタと、前記レベルシフトパワーダウン信号に応じて前記アンプに対する前記第２電圧の供給を停止することにより前記電源電圧の出力を停止せしめるパワーダウン制御用トランジスタと、を含むことを特徴とする請求項４記載の半導体装置。
【請求項７】
第１電圧を生成して第１ラインに送出するバッテリと、前記第１電圧に基づく第２電圧を前記第１ラインとは電気的に絶縁されている第２ラインを介して送出するアイソレータと、前記第１電圧の電圧値を監視するバッテリ監視装置と、を含む電子機器であって、
前記バッテリ監視装置は、
前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する電源回路を更に含むことを特徴とする電子機器。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、特に、外部供給された電圧に基づき定電圧の電源電圧を生成する電源回路、かかる電源回路が形成されている半導体装置、及びこの電源回路が搭載されている電子機器に関する。
【背景技術】
【０００２】
近年、バッテリ駆動可能な例えばドリル又はグラインダ等のコードレス電動工具に、モータの回転速度制御及びバッテリの残量監視等を行わせる為のＣＰＵ（Central Processing Unit）と、このＣＰＵを駆動する為の電源電圧を生成する電源回路を搭載したものが製品化されている。
【０００３】
また、上記の如き電源回路として、バッテリ等からの外部電圧に基づき、生成すべき電源電圧の電圧値を示す基準電圧を生成する基準電圧発生回路と、出力した電源電圧と基準電圧との差分に応じた制御信号を生成するオペアンプと、制御信号に応じた電源電圧を出力する出力トランジスタと、を有するものが提案されている（例えば、特許文献１の図２参照）。  尚、かかる電源回路では、外部供給されたオンオフ制御信号に応じてオン状態又はオフ状態に設定されるトランジスタ（以下、電源供給トランジスタと称する）によって、基準電圧発生回路及びオペアンプに対して外部電圧（ＶＤＤ）を供給又は遮断させることにより、電源回路自体を任意に停止状態又は動作状態に制御できるようにしている。
【０００４】
ところで、上記した如きコードレス電動工具では、モータ等の高負荷且つ負荷変動が大なる負荷の電源としてバッテリで生成された外部電圧が使用されると共に、この外部電圧が上記した電源回路を介してＣＰＵの電源としても使用される。
【０００５】
従って、モータの駆動に起因して外部電圧にノイズが重畳した場合には、ＣＰＵが誤動作する虞が生じる。
【０００６】
そこで、電源回路の出力トランジスタに対しては、バッテリから出力された外部電圧（ＶＤＤ１）ではなく、この外部電圧とは電気的にアイソレートされた別系統の外部電圧（ＶＤＤ２）を供給するようにした電源回路が提案されている（例えば、特許文献２の図１参照）。
【０００７】
しかしながら、モータ駆動に起因する負荷変動やノイズ重畳によって、バッテリから出力された外部電圧と別系統の外部電圧との電圧差がトランジスタの閾値電圧よりも大となる場合があった。このような場合、本来、オフ状態を維持していなければならない電源供給トランジスタがオン状態となってリーク電流が流れてしまうことから、消費電流の増大、及び出力電源電圧の不安定を招くという問題が生じた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−１５０１５２号公報
【特許文献２】特開２００８−４６９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記した如き問題を解消するものであり、消費電力の増大及び電源電圧の精度低下を抑えることが可能な電源回路、この電源回路を含む半導体装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電源装置は、第１電源で生成された第１電圧及び第２電源で生成された第２電圧に基づいて定電圧の電源電圧を生成する電源回路であって、前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する。
【００１１】
また、本発明に係る半導体装置は、第１電源で生成された第１電圧及び第２電源で生成された第２電圧に基づいて定電圧の電源電圧を生成する電源回路を含む半導体装置であって、前記電源回路は、前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する。
【００１２】
また、本発明に係る電子機器は、第１電圧を生成して第１ラインに送出するバッテリと、前記第１電圧に基づく第２電圧を前記第１ラインとは電気的に絶縁されている第２ラインを介して送出するアイソレータと、前記第１電圧の電圧値を監視するバッテリ監視装置と、を含む電子機器であって、前記バッテリ監視装置は、前記第１電圧の下で基準電圧を生成する一方、パワーダウン信号に応じて前記基準電圧の生成動作を停止する基準電圧生成部と、前記第２電圧の下で前記パワーダウン信号に応じてレベルシフトパワーダウン信号を生成するレベルシフト部と、前記第２電圧の下で前記基準電圧に対応した電圧値を有する電源電圧を生成する一方、前記レベルシフトパワーダウン信号に応じて前記電源電圧の生成動作を停止するレギュレータ部と、を有する電源回路を更に含む。
【発明の効果】
【００１３】
本発明に係る電源回路は、第１電源で生成された第１電圧の下で基準電圧を生成する基準電圧生成部と、第２電源で生成された第２電圧の下で上記基準電圧に対応した電圧値を有する電源電圧を生成するレギュレータ部とを、以下の如きパワーダウン信号に応じてパワーダウンさせる。すなわち、基準電圧生成部に対しては上記した第１電圧を有するパワーダウン信号に応じてパワーダウンさせ、レギュレータ部に対しては、このパワーダウン信号の電圧値を上記した第２電圧にレベルシフトしたレベルシフトパワーダウン信号に応じてパワーダウンさせる。
【００１４】
これにより、例え第１電圧と、第２電圧の電圧差がレギュレータ部に形成されている出力トランジスタの閾値電圧よりも大であっても、この出力トランジスタをパワーダウン信号に応じたオン又はオフ状態に確実に維持させておくことが可能となる。よって、この際、出力トランジスタからのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧の精度低下を解消することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る電源回路４１が搭載されているバッテリ駆動型電動工具内の電気系の構成を示すブロック図である。
【図２】電源回路４１の内部構成の一例を示す回路図である。
【図３】電源回路４１の他の内部構成を示す回路図である。
【発明を実施するための形態】
【００１６】
図１は、本発明に係る電源回路４１が搭載されている、例えば電動ドリル等からなるバッテリ駆動型電動工具内の電気系の構成を示すブロック図である。
【００１７】
図１において、バッテリ１は、乾電池等からなる一次電池、或いは充電可能な二次電池からなり、所定の第１電圧ＶＤＤを発生しこれをラインＬ１を介してアイソレータ２、ドリル回転用のモータ３、及びバッテリ監視ＩＣ（Integrated Circuit）４の各々に供給する。アイソレータ２は、バッテリ１から供給された第１電圧ＶＤＤに基づき、この第１電圧ＶＤＤと同一の電圧値を有する第２電圧ＶＤＰを生成し、これをラインＬ１とは電気的に絶縁されているラインＬ２を介してバッテリ監視ＩＣ４に供給する。
【００１８】
要するに、第１の電源としてのバッテリ１で生成された第１電圧ＶＤＤがモータ３に供給されると共に、第２の電源としてのアイソレータ２で生成された第２電圧ＶＤＰ及び上記第１電圧ＶＤＤの各々がバッテリ監視ＩＣ４に供給されるのである。
【００１９】
モータ３は、バッテリ１から供給された第１電圧ＶＤＤによって回転駆動される。尚、モータ３は、高負荷素子としてのＣＰＵ６から供給された回転制御信号に応じてその回転速度が制御される。
【００２０】
電源スイッチ５は、使用者又はＣＰＵ６からパワーダウン指令が発せられた場合には論理レベル０に対応した接地電圧ＶＳＳを有するパワーダウン信号ＰＤＮを生成する一方、パワーダウン指令が発せられていない場合には論理レベル１に対応した電圧値、つまり上記した第１電圧ＶＤＤを有するパワーダウン信号ＰＤＮを生成する。そして、電源スイッチ５は、かかるパワーダウン信号ＰＤＮをバッテリ監視ＩＣ４に供給する。
【００２１】
バッテリ監視ＩＣ４は、バッテリ電圧検出回路４０及び電源回路４１を含む半導体ＩＣからなる。
【００２２】
バッテリ電圧検出回路４０は、バッテリ１から供給された第１電圧ＶＤＤの電圧値を検出し、その電圧値を示すバッテリ電圧検出信号をＣＰＵ６に供給する。この際、ＣＰＵ６は、かかるバッテリ電圧検出信号に基づいてバッテリ１のバッテリ残量を判定し、その残量が所定値を下回った場合にはバッテリ交換又は充電を促すべき表示指令を表示器（図示せぬ）に供給する。更に、ＣＰＵ６は、使用者の操作によって指定された回転速度に対して上記したバッテリ残量に基づく調整を施して得られた回転速度でモータ３を回転させるべき回転制御信号をモータ３に供給する。
【００２３】
電源回路４１は、バッテリ１から供給された第１電圧ＶＤＤ及びアイソレータ２から供給された第２電圧ＶＤＰに基づき、ＣＰＵ６を駆動させるべき定電圧の電源電圧ＶＲＧを生成しこれをＣＰＵ６に供給する。よって、ＣＰＵ６は、かかる電源電圧ＶＲＧが供給されている間に亘り駆動状態となる。尚、電源回路４１は、電源スイッチ５から、パワーダウンを示す論理レベル０のパワーダウン信号ＰＤＮが供給された場合には、上記した電源電圧ＶＲＧの生成を停止する。よって、かかるパワーダウン信号ＰＤＮに応じてＣＰＵ６は動作停止状態となり、これに伴いモータ３も停止する。
【００２４】
図２は、電源回路４１を示す回路図である。
【００２５】
図２に示すように、電源回路４１は、基準電圧生成部４０１、レギュレータ部４０２、及びレベルシフト部４０３を有する。
【００２６】
基準電圧生成部４０１は、ｐチャネルＭＯＳ（Metal-Oxide-Semiconductor）型のトランジスタ１１及び１２、オペアンプ１３、抵抗１４〜１６、ダイオード１７及び１８、複数のダイオードがパラレルに接続されてなるダイオードユニット１９及び２０を含む。
【００２７】
基準電圧生成部４０１のパワーダウン制御用のトランジスタ１１のソース端子及びバックゲートには、バッテリ１から供給された第１電圧ＶＤＤが印加されており、そのゲート端子には電源スイッチ５から送出されたパワーダウン信号ＰＤＮが供給されている。トランジスタ１１のドレイン端子はラインＬ３を介して出力トランジスタとしてのトランジスタ１２のゲート端子及びオペアンプ１３の出力端子に接続されている。トランジスタ１２のソース端子及びバックゲートには上記した第１電圧ＶＤＤが印加されており、そのドレイン端子はラインＬ４を介して抵抗１４及び１５各々の一端、及びレギュレータ部４０２のオペアンプ１６の反転入力端子に接続されている。抵抗１４の他端はダイオード１７のアノード端子及びオペアンプ１３の反転入力端子に接続されている。ダイオード１７のカソード端子はダイオード１８のアノード端子に接続されており、このダイオード１８のカソード端子には接地電圧ＶＳＳが印加されている。抵抗１５の他端はオペアンプ１３の非反転入力端子及び抵抗１６の一端に接続されている。抵抗１６の他端は、ダイオードユニット１９のアノード端子に接続されている。ダイオードユニット１９のカソード端子はダイオードユニット２０のアノード端子に接続されている。ダイオードユニット２０のカソード端子には接地電圧ＶＳＳが印加されている。また、ダイオード１７及び１８と、ダイオードユニット１９及び２０は、半導体チップ上における互いに独立したＰＮ接合面に構築されており、ダイオードユニット１９及び２０のＰＮ接合面積は、ダイオード１７及び１８のＰＮ接合面積よりも大である。
【００２８】
以上の如き構成により、基準電圧生成部４０１のオペアンプ１３は、半導体のバンドギャップエネルギーを利用した一定の電圧値を有する増幅信号ＡＯＴ１を生成し、これをラインＬ３を介してトランジスタ１２のゲート端子に供給する。トランジスタ１２は、第１電圧ＶＤＤに基づき、かかる増幅信号ＡＯＴ１に応じた電圧値を有する基準電圧ＶＩＮを生成し、これをラインＬ４を介してレギュレータ部４０２に出力すると共に、抵抗１４及び１５の一端に夫々印加する。この際、かかる基準電圧ＶＩＮを、抵抗１６、ダイオードユニット１９及び２０からなる直列回路と抵抗１５とによって分圧した電圧ＦＢＡと、この基準電圧ＶＩＮを、ダイオード１７及び１８からなる直列回路と抵抗１４とによって分圧した電圧ＦＢＢと、がオペアンプ１３に供給される。つまり、オペアンプ１３は、上記した電圧ＦＢＡと電圧ＦＢＢとの差分を増幅した増幅信号ＡＯＴ１を生成してトランジスタ１２に供給するのである。これにより、オペアンプ１３及びトランジスタ１２は、上記した電圧ＦＢＡと電圧ＦＢＢとを等しくすべき帰還電圧を、基準電圧ＶＩＮとして生成するように動作することになる。この際、抵抗１４に直列に接続されているダイオード１７と、抵抗１６を介して抵抗１５に直列に接続されているダイオードユニット１９とは、互いに異なるＰＮ接合面積を有する為、夫々に流れ込む電流は異なるものとなる。この際、ダイオード１７及びダイオードユニット１９各々の温度上昇に伴う順方向電圧の低下度合いも互いに異なるものとなる。ただし、絶対零度の際にはダイオード１７及びダイオードユニット１９各々の順方向電圧は互いに同一となる。よって、ダイオード１７の順方向電圧と、ダイオードユニット１９の順方向電圧との差分が、温度変化に伴う電圧誤差となる。そこで、オペアンプ１３、トランジスタ１２、抵抗１４及び１５からなる帰還回路によって、温度変更に伴う電圧語差分をキャンセルすることにより、温度変化に依存しない一定の基準電圧ＶＩＮが生成され、これがレギュレータ部４０２に供給される。
【００２９】
このように、基準電圧生成部４０１は、バッテリ１から供給された第１電圧ＶＤＤに基づいて基準電圧ＶＩＮを生成し、これをレギュレータ部４０２に供給する。
【００３０】
尚、電源スイッチ５からパワーダウンを示すパワーダウン信号ＰＤＮが供給された場合には、基準電圧生成部４０１のトランジスタ１１がオン状態となり、ラインＬ３に第１電圧ＶＤＤが印加される。これにより、オペアンプ１３から送出された増幅信号ＡＯＴ１に拘わらず、トランジスタ１２がオフ状態固定となり、基準電圧ＶＩＮが０ボルト固定となる。つまり、パワーダウンを示すパワーダウン信号ＰＤＮに応じて、基準電圧生成部４０１による基準電圧の生成動作が停止するのである。
【００３１】
レギュレータ部４０２は、ｐチャネルＭＯＳ型のトランジスタ２１及び２２、オペアンプ２３、抵抗２４及び２５を含む。
【００３２】
レギュレータ部４０２のパワーダウン制御用のトランジスタ２１のソース端子及びバックゲートには、アイソレータ２から送出された第２電圧ＶＤＰが供給されており、そのゲート端子には、レベルシフト部４０３から送出されたレベルシフトパワーダウン信号ＰＰＤが供給されている。トランジスタ２１のドレイン端子はラインＬ５を介して、出力トランジスタであるトランジスタ２２のゲート端子及びオペアンプ２２の出力端子に接続されている。トランジスタ２２のソース端子及びバックゲートには上記した第２電圧ＶＤＰが供給されており、そのドレイン端子は抵抗２４の一端に接続されている。抵抗２４及び２５からなる分圧回路は、トランジスタ２２のドレイン端子上の電圧を分圧して得た電圧ＦＢＣをオペアンプ２２の非反転入力端子に供給する。
【００３３】
上記した構成により、レギュレータ部４０２のオペアンプ２３は、基準電圧生成部４０１から供給された基準電圧ＶＩＮの振幅を、抵抗２４及び２５の抵抗比に対応した利得で増幅した増幅信号ＡＯＴ２をラインＬ５を介してトランジスタ２２のゲート端子に出力する。トランジスタ２２は、第２電圧ＶＤＰに基づき上記増幅信号ＡＯＴ２に応じた電圧値を有する電源電圧ＶＲＧを生成する。
【００３４】
このように、レギュレータ部４０２は、基準電圧生成部４０１から供給された基準電圧ＶＩＮを増幅することにより、この基準電圧ＶＩＮに追従させた定電圧の電源電圧ＶＲＧを生成して出力するのである。
【００３５】
尚、レベルシフト部４０３からパワーダウンを示す論理レベル０に対応した電圧値を有するレベルシフトパワーダウン信号ＰＰＤが供給された場合には、レギュレータ部４０２のトランジスタ２１がオン状態となり、ラインＬ５に上記した第２電圧ＶＤＰが印加される。これにより、トランジスタ２２がオフ状態固定となり、電源電圧ＶＲＧの生成動作が停止するのである。
【００３６】
レベルシフト部４０３は、ｐチャネルＭＯＳ型のトランジスタ２６〜２８、ｎチャネルＭＯＳ型のトランジスタ２９及び３０、インバータ３１を含む。
【００３７】
トランジスタ２６のソース端子及びバックゲートには、アイソレータ２から送出された第２電圧ＶＤＰが印加されており、そのドレイン端子は、トランジスタ２７のゲート端子及びトランジスタ２９のドレイン端子に接続されている。トランジスタ２６のゲート端子は、ラインＬ６を介してトランジスタ２７のドレイン端子、トランジスタ３０のドレイン端子、トランジスタ２８のソース端子及びバックゲートに夫々接続されている。トランジスタ２７のソース端子及びバックゲートには、アイソレータ２から送出された第２電圧ＶＤＰが印加されている。トランジスタ２９のソース端子及びバックゲートには接地電圧ＶＳＳが印加されており、そのゲート端子には、上記したパワーダウン信号ＰＤＮが供給されている。トランジスタ３０のソース端子及びバックゲートには接地電圧ＶＳＳが印加されており、そのゲート端子には、インバータ３１にて上記パワーダウン信号ＰＤＮの論理レベルを反転させた反転パワーダウン信号ＰＤが供給されている。トランジスタ２８のソース端子には接地電圧ＶＳＳが印加されており、そのゲート端子には、パワーダウン信号ＰＤＮが供給されている。
【００３８】
以下に、上記した構成からなるレベルシフト部４０３の動作について説明する。
【００３９】
論理レベル１に対応した電圧値、つまり第１電圧ＶＤＤを有するパワーダウン信号ＰＤＮが供給されると、先ず、トランジスタ２９がオン状態となり、接地電圧ＶＳＳがトランジスタ２７のゲート端子に供給される。これにより、トランジスタ２７がオン状態となり、第２電圧ＶＤＰを有するレベルシフトパワーダウン信号ＰＰＤがラインＬ６を介してレギュレータ部４０２のトランジスタ２１のゲート端子に供給される。よって、この際、トランジスタ２１はオフ状態となるので、オペアンプ２３から送出された増幅信号ＡＯＴ２に対応した電源電圧ＶＲＧがレギュレータ部４０２から出力される。
【００４０】
一方、パワーダウンを示す論理レベル０のパワーダウン信号ＰＤＮが供給されると、レベルシフト部４０３のトランジスタ２８及び３０の内のトランジスタ２８の方が先にオン状態となり、ラインＬ６上の電圧が低下する。すると、トランジスタ２６がオン状態となり、第２電圧ＶＤＰがトランジスタ２７のゲート端子に印加され、このトランジスタ２７がオフ状態になる。引き続き、パワーダウン信号ＰＤＮの論理レベルを反転させた反転パワーダウン信号ＰＤに応じてトランジスタ３０がオン状態となり、ラインＬ６上の電圧が接地電圧ＶＳＳとなる。これにより、接地電圧ＶＳＳを有するレベルシフトパワーダウン信号ＰＰＤがラインＬ６を介してレギュレータ部４０２のトランジスタ２１のゲート端子に供給される。よって、トランジスタ２１はオン状態となり、第２電圧ＶＤＰがトランジスタ２２のゲート端子に印加される。この際、トランジスタ２２はオフ状態となるので、レギュレータ部４０２による電源電圧ＶＲＧの生成動作が停止、つまりパワーダウン状態となる。
【００４１】
以上の如く、レベルシフト部４０３は、パワーダウンの非実行を示す第１電圧ＶＤＤを有するパワーダウン信号ＰＤＮが供給された場合には、その電圧値をＶＤＤから第２電圧ＶＤＤＰにレベルシフトしたものをレベルシフトパワーダウン信号ＰＰＤとして生成し、これをレギュレータ部４０２のトランジスタ２１のゲート端子に供給する。ここで、第１電圧ＶＤＤはモータ３の駆動にも用いられている為、モータ３の負荷変動に伴って第１電圧ＶＤＤが大幅に低下する場合がある。この際、かかる第１電圧ＶＤＤの低下によってこの第１電圧ＶＤＤと、第２電圧ＶＤＰとの電圧差がパワーダウン制御用のトランジスタ２１の閾値電圧よりも大となってしまうと、トランジスタ２１が誤ってオン状態になるという不具合が生じる。
【００４２】
しかしながら、本発明に係る電源回路では、上記したレベルシフト部４０３によって、パワーダウン非実行を示す電圧値がＶＤＤからＶＤＤＰにレベルシフトされたレベルシフトパワーダウン信号ＰＰＤをトランジスタ２１のゲート端子に供給するようにしているので、このトランジスタ２１を確実にオフ状態に維持させておくことが可能となる。よって、この際、トランジスタ２１からのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧ＶＲＧの精度低下を解消することが可能となる。
【００４３】
更に、レベルシフト部４０３では、第１電圧ＶＤＤが著しく低下し、実質的に第２電圧ＶＤＤＰだけが供給されている状態となった場合には、トランジスタ２８がオン状態となり、レベルシフトパワーダウン信号ＰＰＤが強制的に接地電圧ＶＳＳの状態に設定される。これにより、パワーダウン制御用のトランジスタ２１がオン状態となり、レギュレータ部４０２がパワーダウンする。すなわち、第１電圧ＶＤＤが著しく低下したが故に、基準電圧生成部４０１によって生成される基準電圧ＶＩＮの精度が低下する場合には、レギュレータ部４０２を強制的にパワーダウンさせて、ＣＰＵ６に対する電源電圧ＶＲＧの供給を停止するのである。これにより、不適切な電圧値を有する電源電圧ＶＲＧによるＣＰＵ６の誤動作を防止することが可能となる。
【００４４】
尚、図２に示す実施例では、パワーダウン制御用のトランジスタ（１１、２２）によって、出力トランジスタ（１２、２２）のゲート端子の電圧を強制的に論理レベル１に対応した電圧値（ＶＤＤ、ＶＤＰ）に設定することにより、基準電圧生成部４０１及びレギュレータ部４０２をパワーダウンさせている。しかしながら、基準電圧生成部４０１及びレギュレータ部４０２をパワーダウンさせる回路構成は、上記したものに限定されない。
【００４５】
図３は、かかる点に鑑みて為された電源回路４１の他の内部構成を示す回路図である。
【００４６】
尚、図３に示す構成では、基準電圧生成部４０１におけるパワーダウン制御用のトランジスタとして、トランジスタ１１に代えてｐチャネルＭＯＳ型のトランジスタ１１０を採用している。又、レギュレータ部４０２におけるパワーダウン制御用のトランジスタとして、トランジスタ２１に代えてｐチャネルＭＯＳ型のトランジスタ２１０を採用している。また、レベルシフト４０３において、パワーダウン信号ＰＤＮの論理レベルを反転させるインバータ３２を追加し、このインバータ３２の出力をトランジスタ２８のゲート端子、トランジスタ２９のゲート端子、及びインバータ３１に供給する。この際、これらの変更点を除く他の構成は、図２に示されるものと同一である。
【００４７】
図３において、基準電圧生成部４０１のオペアンプ１３は、トランジスタ１１０を介して供給された第１電圧ＶＤＤによって駆動され、上記した電圧ＦＢＡと電圧ＦＢＢとの差分を増幅した増幅信号ＡＯＴ１を生成してトランジスタ１２のゲート端子に供給する。トランジスタ１１０のソース端子及びバックゲートには第１電圧ＶＤＤが印加されており、そのゲート端子には、インバータ３２によってパワーダウン信号ＰＤＮの論理レベルを反転させた信号が供給されている。更に、トランジスタ１１０のドレイン端子はオペアンプ１３の電源電圧入力端子（図示せぬ）に接続されている。レギュレータ部４０２のオペアンプ２３は、アイソレータ２からトランジスタ２１０を介して供給された第２電圧ＶＤＰによって駆動され、上記基準電圧ＶＩＮの振幅を抵抗２４及び２５の抵抗比に対応した利得で増幅した増幅信号ＡＯＴ２をラインＬ５を介してトランジスタ２２のゲート端子に供給する。トランジスタ２１０のソース端子及びバックゲートには第２電圧ＶＤＰが印加されており、そのゲート端子にはレベルシフトパワーダウン信号ＰＰＤが供給されている。更に、トランジスタ２１０のドレイン端子はオペアンプ２３の電源電圧入力端子（図示せぬ）に接続されている。
【００４８】
かかる構成により、基準電圧生成部４０１におけるパワーダウン制御用のトランジスタ１１０は、論理レベル１に対応した第１電圧ＶＤＤを有するパワーダウン信号ＰＤＮに応じてオン状態となり、電源電圧としての第１電圧ＶＤＤをオペアンプ１３に供給する。一方、トランジスタ１１０は、論理レベル０に対応した接地電圧ＶＳＳを有するパワーダウン信号ＰＤＮに応じてオフ状態となり、オペアンプ１３に対する第１電圧ＶＤＤの供給を停止する。これにより、オペアンプ１３の動作が停止して、基準電圧生成部４０１がパワーダウンする。レギュレータ部４０２におけるパワーダウン制御用のトランジスタ２１０は、論理レベル０に対応した接地電圧ＶＳＳを有するレベルシフトパワーダウン信号ＰＰＤが供給された場合にオン状態となり、電源電圧としての第２電圧ＶＤＰをオペアンプ２３に供給する。一方、トランジスタ２１０は、論理レベル１に対応した第２電圧ＶＤＰを有するレベルシフトパワーダウン信号ＰＰＤが供給された場合にはオフ状態となり、オペアンプ２３に対する第２電圧ＶＤＰの供給を停止する。これにより、オペアンプ２３の動作が停止して、レギュレータ部４０２がパワーダウンする。
【００４９】
また、上記実施例では、バッテリ１の電源環境下にあるモジュール（４０１〜４０３）のみを、パワーダウン信号（ＰＤＮ、ＰＰＤ）に応じたパワーダウン制御対象としているが、この電源環境下以外のモジュール（図示せぬ）を、パワーダウン制御対象としてても良い。
【００５０】
要するに、本発明に係る電源回路（４１）は、第１電源（１）で生成された第１電圧（ＶＤＤ）の下で基準電圧（ＶＩＮ）を生成する基準電圧生成部（４０１）と、第２電源（２）で生成された第２電圧（ＶＤＰ）の下で基準電圧に対応した電圧値を有する電源電圧（ＶＲＧ）を生成するレギュレータ部（４０２）とを、以下の如きパワーダウン信号（ＰＤＮ、ＰＰＤ）に応じてパワーダウンさせる。すなわち、基準電圧生成部に対しては第１電圧を有するパワーダウン信号（ＰＤＮ）に応じてパワーダウンさせ、レギュレータ部に対しては、このパワーダウン信号の電圧値を上記した第２電圧にレベルシフトしたレベルシフトパワーダウン信号（ＰＰＤ）に応じてパワーダウンさせる。
【００５１】
これにより、例え第１電圧と、第２電圧の電圧差がレギュレータ部に形成されている出力トランジスタ（２２）の閾値電圧よりも大であっても、この出力トランジスタをパワーダウン信号に応じたオン又はオフ状態に確実に維持させておくことが可能となる。よって、この際、出力トランジスタからのリーク電流が抑制されるので、消費電流の増大及び出力される電源電圧の精度低下を解消することが可能となる。
【符号の説明】
【００５２】
１          バッテリ
２          アイソレータ
３          モータ
４          バッテリ監視ＩＣ
５          電源スイッチ
６          ＣＰＵ
４０        バッテリ電圧検出回路
４１        電源回路
４０１      基準電圧生成部
４０２      レギュレータ部
４０３      レベルシフト部  
【図１】
2014126913.tif 000003
【図２】
2014126913.tif 000004
【図３】
2014126913.tif 000005