(57)【要約】【課題】入力信号の振幅または出力信号の振幅を精度よく検出する。【解決手段】受信用増幅回路は、信号入力端子に入力される信号を増幅して信号出力端子に出力する少なくとも１つの増幅回路と、信号入力端子に入力される信号の振幅または信号出力端子に出力される信号の振幅を検出する振幅検出回路１８とを備える。振幅検出回路１８は、信号の最大電圧を保持して出力するピーク検出回路１００と、信号の平均電圧を検出して出力する差動中心値検出回路１０１と、ピーク検出回路１００の出力と差動中心値検出回路１０１の出力との差に比例する信号を出力する差分検出回路１０２とを備える。【選択図】  図２
2014176073.tif 000002
【特許請求の範囲】
【請求項１】
信号入力端子に入力される信号を増幅して信号出力端子に出力する少なくとも１つの増幅回路と、
前記信号入力端子に入力される信号の振幅または前記信号出力端子に出力される信号の振幅を検出する振幅検出回路とを備え、
前記振幅検出回路は、
前記信号入力端子に入力される信号の最大電圧または前記信号出力端子に出力される信号の最大電圧を保持して出力するピーク検出回路と、
前記信号入力端子に入力される信号の平均電圧または前記信号出力端子に出力される信号の平均電圧を検出して出力する中心値検出回路と、
前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備えることを特徴とする受信用増幅回路。
【請求項２】
請求項１記載の受信用増幅回路において、
さらに、前記信号入力端子と前記振幅検出回路の入力端子との間、または前記信号出力端子と前記振幅検出回路の入力端子との間に挿入され、所望の周波数領域の信号を通過させる帯域制限回路を備えることを特徴とする受信用増幅回路。
【請求項３】
請求項１または２記載の受信用増幅回路において、
前記ピーク検出回路は、前記信号入力端子に入力される差動信号の最大電圧または前記信号出力端子に出力される差動信号の最大電圧を保持して出力し、
前記中心値検出回路は、前記信号入力端子に入力される差動信号の平均電圧または前記信号出力端子に出力される差動信号の平均電圧を検出して出力し、
前記差分検出回路は、
前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、
前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路とから構成され、
前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であることを特徴とする受信用増幅回路。
【請求項４】
請求項３記載の受信用増幅回路において、
前記差動増幅回路は、
前記ピーク検出回路の出力と前記中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、
第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、
前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、
前記レベルシフト回路は、
前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、
この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とする受信用増幅回路。
【請求項５】
請求項３または４記載の受信用増幅回路において、
さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とする受信用増幅回路。
【請求項６】
請求項３乃至５のいずれか１項に記載の受信用増幅回路において、
さらに、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路を備えることを特徴とする受信用増幅回路。
【請求項７】
請求項６記載の受信用増幅回路において、
前記補償回路は、
コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、
この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、
前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、
前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、
前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とする受信用増幅回路。
【請求項８】
請求項６または７記載の受信用増幅回路において、
前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、
前記分圧回路は、２つの直列接続された抵抗からなり、
前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とする受信用増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば広帯域のベースバンド信号を扱う光通信、無線通信、ワイヤード通信において、入力される信号の振幅を検出してこのアナログ振幅に応じたアナログ電圧を出力する振幅検出回路を用いた受信用増幅回路に関するものである。
【背景技術】
【０００２】
図２２に受信用増幅回路の従来例を示す。この受信用増幅回路は、非特許文献１に開示されているものである。受信用増幅回路には差動信号ＩＮＴ，ＩＮＣが入力される。バランスアジャスタ１０と利得可変増幅回路１１，１２，１３と出力バッファ１４とは、主信号系を構成している。バランスアジャスタ１０は、差動信号ＩＮＴ，ＩＮＣを増幅すると同時に、後述する自動オフセット制御（ＡＯＣ：Automatic Offset Cancelation）回路１７からの信号を受けてバランスアジャスタ以降の差動信号のＤＣオフセットを消去する。
【０００３】
利得可変増幅回路１１は、バランスアジャスタ１０から出力される差動信号を増幅し、利得可変増幅回路１２は、利得可変増幅回路１１から出力される差動信号を増幅する。この利得可変増幅回路１１，１２は、後述するセレクタ１６から出力される利得制御信号に応じて利得を増減させる。
利得可変増幅回路１３は、利得可変増幅回路１２から出力される差動信号を増幅する。この利得可変増幅回路１３は、外部から入力される出力振幅調整信号ＯＡに応じて利得を増減させる。
【０００４】
出力バッファ１４は、利得可変増幅回路１３の出力を受けて、外部の負荷へ差動信号ＯＵＴＴ，ＯＵＴＣを出力する。
自動利得制御（ＡＧＣ：Automatic Gain Control）回路１５は、利得可変増幅回路１２の出力電圧振幅値を検出し、この出力電圧振幅値がＡＧＣ回路１５内に予め設定された電圧振幅設定値に等しくなるように、利得制御信号ＧＣ１を生成する。
【０００５】
セレクタ１６は、切り替え信号ＡＧＣ／ＭＣの電圧レベルに応じて、ＡＧＣ回路１５で生成された利得制御信号ＧＣ１と外部から入力された利得制御信号ＧＣ２のうちどちらか一方を選択して、選択した利得制御信号を利得可変増幅回路１１，１２に供給する。このセレクタ１６から供給される利得制御信号により、上記のとおり利得可変増幅回路１１，１２の利得が制御される。
ＡＯＣ回路１７は、差動信号ＯＵＴＴ，ＯＵＴＣの平均電位の差分に比例した、ＤＣオフセット消去用の信号をバランスアジャスタ１０へ出力することにより、主信号系初段のＤＣオフセットをフィードバック制御する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Kimikazu Sano，et.al.，“Wide dynamic range transimpedance amplifier IC for 100-G DP-QPSK optical links using 1-μm InP HBTs”，IEICE Electronics Express，Vol.9，No.12，p.1012-1017,2012
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の受信用増幅回路では、入力信号の振幅を精度よく検出する機能がなく、この受信用増幅回路の前段に外部利得調整機能（光可変利得アンプ、光可変アッテネータ、等）を設ける場合に、外部利得調整機能の利得設定が難しいという問題点があった。
また、従来の受信用増幅回路では、出力信号の振幅を精度よく検出する機能がなく、この受信用増幅回路の後段にアナログ・デジタル変換器を設ける場合に、アナログ・デジタル変換器にとって最適な入力振幅になるように受信用増幅回路の出力振幅を調整することが難しいという問題点があった。
【０００８】
本発明は、上記課題を解決するためになされたもので、入力信号の振幅または出力信号の振幅を精度よく検出することが可能な受信用増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の受信用増幅回路は、信号入力端子に入力される信号を増幅して信号出力端子に出力する少なくとも１つの増幅回路と、前記信号入力端子に入力される信号の振幅または前記信号出力端子に出力される信号の振幅を検出する振幅検出回路とを備え、前記振幅検出回路は、前記信号入力端子に入力される信号の最大電圧または前記信号出力端子に出力される信号の最大電圧を保持して出力するピーク検出回路と、前記信号入力端子に入力される信号の平均電圧または前記信号出力端子に出力される信号の平均電圧を検出して出力する中心値検出回路と、前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備えることを特徴とするものである。
また、本発明の受信用増幅回路は、さらに、前記信号入力端子と前記振幅検出回路の入力端子との間、または前記信号出力端子と前記振幅検出回路の入力端子との間に挿入され、所望の周波数領域の信号を通過させる帯域制限回路を備えることを特徴とするものである。
【００１０】
また、本発明の受信用増幅回路の１構成例において、前記ピーク検出回路は、前記信号入力端子に入力される差動信号の最大電圧または前記信号出力端子に出力される差動信号の最大電圧を保持して出力し、前記中心値検出回路は、前記信号入力端子に入力される差動信号の平均電圧または前記信号出力端子に出力される差動信号の平均電圧を検出して出力し、前記差分検出回路は、前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路とから構成され、前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であることを特徴とするものである。
また、本発明の受信用増幅回路の１構成例において、前記差動増幅回路は、前記ピーク検出回路の出力と前記中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、前記レベルシフト回路は、前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とするものである。
【００１１】
また、本発明の受信用増幅回路の１構成例は、さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とするものである。
また、本発明の受信用増幅回路の１構成例は、さらに、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路を備えることを特徴とするものである。
また、本発明の受信用増幅回路の１構成例において、前記補償回路は、コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とするものである。
また、本発明の受信用増幅回路の１構成例において、前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、前記分圧回路は、２つの直列接続された抵抗からなり、前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、受信用増幅回路の信号入力端子に入力される信号の振幅または信号出力端子に出力される信号の振幅を検出する振幅検出回路を設けることにより、受信用増幅回路の入力信号振幅または出力信号振幅を検出することができる。したがって、入力信号振幅の検出結果を受信用増幅回路の前段に設けられる外部利得調整手段に送るようにすれば、外部利得調整手段の利得を、受信用増幅回路にとって最適な（ビットエラーレートが最も低くなるような）レベルになるように自動調整することができる。また、出力信号振幅の検出結果に基づく信号を受信用増幅回路の利得制御信号とすれば、受信用増幅回路の後段に接続するアナログ・デジタル変換器にとって最適な（ビットエラーレートが最も低くなるような）入力振幅になるように、受信用増幅回路の出力信号振幅を自動調整することが可能となる。
【００１３】
また、本発明では、信号入力端子と振幅検出回路の入力端子との間に帯域制限回路を設けることにより、振幅検出回路を付加したことによる主信号系の周波数特性劣化を抑えることができる。また、本発明では、信号出力端子と振幅検出回路の入力端子との間に帯域制限回路を設けることにより、振幅検出回路を付加したことによる出力リターンロス特性劣化を抑えることができる。
【００１４】
また、本発明では、ピーク検出回路の出力と中心値検出回路の出力との差に比例する信号を出力する差分検出回路を、差動増幅回路とレベルシフト回路とから構成し、差動増幅回路とレベルシフト回路の各々の出力の温度依存性を逆特性とすることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動を低く抑えることができる。
【００１５】
また、本発明では、差動増幅回路を、差動構成の第１のエミッタ接地トランジスタから構成し、レベルシフト回路を、差動構成のコレクタ接地トランジスタから構成することにより、差動増幅回路とレベルシフト回路の各々の出力の温度依存性を逆特性とすることができる。
【００１６】
また、本発明では、レベルシフト回路の出力を差動増幅回路の入力に負の利得係数で帰還させる帰還回路を設けることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動をより低く抑えることができる。
【００１７】
また、本発明では、差動増幅回路の負荷抵抗から電流を引き抜く補償回路を設けることにより、電源電圧変動、温度変動による振幅検出回路の出力のレベル変動をより低く抑えることができる。
【００１８】
また、本発明では、差動増幅回路の負荷抵抗の代わりに、負荷抵抗に印加される電圧を分圧する分圧回路を設け、補償回路が、分圧回路の２つの抵抗の接続点から電流を引き抜くようにすることにより、振幅検出回路の性能設計を容易にすることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図３】本発明の第１の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図４】本発明の第１の実施の形態に係る振幅検出回路の差分検出回路の構成を示す回路図である。
【図５】本発明の第２の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図６】本発明の第３の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図７】本発明の第４の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図８】本発明の第５の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図９】本発明の第６の実施の形態に係る受信用増幅回路の構成を示すブロック図である。
【図１０】本発明の第７の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図１１】本発明の第７の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図１２】本発明の第７の実施の形態に係る振幅検出回路の各部の信号波形を示す図である。
【図１３】入力信号振幅と、本発明の第１の実施の形態に係る振幅検出回路の出力および本発明の第７の実施の形態に係る振幅検出回路の出力との関係を示す図である。
【図１４】本発明の第８の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図１５】本発明の第８の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図１６】本発明の第９の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図１７】本発明の第９の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図１８】本発明の第９の実施の形態においてＶＴ変動補償回路の引き抜き電流と電源電圧との関係をシミュレーションした結果を示す図である。
【図１９】本発明の第１０の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図２０】本発明の第１１の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図２１】本発明の第１１の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図２２】従来の受信用増幅回路の構成を示すブロック図である。
【発明を実施するための形態】
【００２０】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る受信用増幅回路の構成を示すブロック図である。受信用増幅回路には差動信号ＩＮＴ，ＩＮＣが入力される。バランスアジャスタ１０と利得可変増幅回路１１，１２，１３と出力バッファ１４とは、主信号系を構成している。バランスアジャスタ１０は、差動信号ＩＮＴ，ＩＮＣを増幅する増幅回路であり、同時にＡＯＣ回路１７からの信号を受けてバランスアジャスタ以降の差動信号のＤＣオフセットを消去する回路である。
【００２１】
利得可変増幅回路１１は、バランスアジャスタ１０から出力された差動信号を増幅し、利得可変増幅回路１２は、利得可変増幅回路１１から出力された差動信号を増幅する。この利得可変増幅回路１１，１２は、セレクタ１６から出力される利得制御信号に応じて利得を増減させる。
利得可変増幅回路１３は、利得可変増幅回路１２から出力された差動信号を増幅する。この利得可変増幅回路１３は、外部から入力される出力振幅調整信号ＯＡに応じて利得を増減させる。
【００２２】
出力バッファ１４は、利得可変増幅回路１３の出力を受けて、外部の負荷へ差動信号ＯＵＴＴ，ＯＵＴＣを出力する。
ＡＧＣ回路１５は、利得可変増幅回路１２の出力電圧振幅値を検出し、この出力電圧振幅値がＡＧＣ回路１５内に予め設定された電圧振幅設定値に等しくなるように、利得制御信号ＧＣ１を生成する。
【００２３】
セレクタ１６は、切り替え信号ＡＧＣ／ＭＣの電圧レベルに応じて、ＡＧＣ回路１５で生成された利得制御信号ＧＣ１と外部から入力された利得制御信号ＧＣ２のうちどちらか一方を選択して、選択した利得制御信号を利得可変増幅回路１１，１２に供給する。このセレクタ１６から供給される利得制御信号により、上記のとおり利得可変増幅回路１１，１２の利得が制御される。
ＡＯＣ回路１７は、差動信号ＯＵＴＴ，ＯＵＴＣの平均電位の差分に比例した、ＤＣオフセット消去用の信号をバランスアジャスタ１０へ出力することにより、主信号系初段のＤＣオフセットをフィードバック制御する。
【００２４】
振幅検出回路１８は、差動信号ＩＮＴ，ＩＮＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出する。図２に振幅検出回路１８の構成を示す。この振幅検出回路１８は、特開２００１−１２７５６６号公報に開示されているものである。振幅検出回路１８には差動信号ＰＩＴ，ＰＩＣ（図１のＩＮＴ，ＩＮＣ）が入力される。ピーク検出回路１００は、差動信号の一方ＰＩＴを入力とし、この信号ＰＩＴのピーク電圧ＰＫＩを検出して出力する。一方、差動中心値検出回路１０１は、差動信号ＰＩＴ，ＰＩＣの両信号の平均電圧ＣＩを検出して出力する。ピーク検出回路１００の出力ＰＫＩと、差動中心値検出回路１０１の出力ＣＩとの差を取り、この差を必要に応じて２倍することにより、入力される差動信号ＰＩＴ，ＰＩＣの振幅を検出することができる。なお、特開２００１−１２７５６６号公報では、ピーク検出回路１００の出力ＰＫＩと差動中心値検出回路１０１の出力ＣＩとの差分を取る回路である差分検出回路１０２については明示されていない。
【００２５】
図３に振幅検出回路１８のトランジスタレベルの回路図を示す。ピーク検出回路１００は、トランジスタＱ１００と、容量Ｃ１００とから構成される。差動中心値検出回路１０１は、トランジスタＱ１０１と、抵抗Ｒ１００，Ｒ１０１と、容量Ｃ１０１とから構成される。ピーク検出回路１００は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、トランジスタＱ１００のベースに信号ＰＩＴが入力され、エミッタに容量Ｃ１００が接続されており、この容量Ｃ１００の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、信号ＰＩＴのピーク電圧の検出が実現できるようになっている。
【００２６】
差動中心値検出回路１０１は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、差動信号ＰＩＴ，ＰＩＣ間に同一の値の抵抗Ｒ１００，Ｒ１０１が直列に接続され、抵抗Ｒ１００，Ｒ１０１の接続点の電圧がトランジスタＱ１０１のベースに入力され、エミッタに容量Ｃ１０１が接続されており、この容量Ｃ１０１の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、差動信号ＰＩＴ，ＰＩＣの平均電圧の検出が実現できるようになっている。
【００２７】
図４に差分検出回路１０２のトランジスタレベルの回路図を示す。差分検出回路１０２は、差動増幅器で実現することができる。差動増幅器は、２つのエミッタ接地トランジスタＱ１０２，Ｑ１０３と、トランジスタＱ１０２，Ｑ１０３のコレクタに接続される抵抗Ｒ１０２，Ｒ１０３と、トランジスタＱ１０２，Ｑ１０３のエミッタに接続される抵抗Ｒ１０４，Ｒ１０５，Ｒ１０６とから構成される。この抵抗Ｒ１０４，Ｒ１０５，Ｒ１０６の値を適切に設計することにより、２つの信号ＰＫＩ，ＣＩの電圧差に比例した出力信号ＡＭＰを出力することができる。
【００２８】
以上のように、本実施の形態では、受信用増幅回路の信号入力端子（ＩＮＴ，ＩＮＣ）に入力される信号の振幅を検出する振幅検出回路１８を設けることにより、受信用増幅回路の入力信号振幅を検出することができる。したがって、この振幅検出回路１８の検出結果を受信用増幅回路の前段に設けられる外部利得調整手段（不図示）に送るようにすれば、外部利得調整手段の利得を、受信用増幅回路にとって最適な（ビットエラーレートが最も低くなるような）レベルになるように自動調整することができる。
【００２９】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図５は本実施の形態に係る受信用増幅回路の構成を示すブロック図である。本実施の形態は、第１の実施の形態における主信号系の初段の増幅回路であるバランスアジャスタ１０の入力端子と振幅検出回路１８の入力端子との間に、帯域制限回路１９を備えることを特徴とする。所望の周波数領域の主信号（差動信号ＩＮＴ，ＩＮＣ）を通過させ、この周波数領域よりも高い周波数領域の信号を遮断する低域通過フィルタを、帯域制限回路１９として採用することにより、比較的高い周波数領域の信号が振幅検出回路１８に流入することを防ぐことができ、振幅検出回路１８を付加したことによる主信号系の周波数特性劣化を抑えることができる。
【００３０】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図６は本実施の形態に係る受信用増幅回路の構成を示すブロック図である。本実施の形態は、第２の実施の形態における帯域制限回路１９を、バランスアジャスタ１０の正相側の入力端子（ＩＮＴ）と振幅検出回路１８の正相側の入力端子（ＰＩＴ）との間に挿入された抵抗Ｒ３０と、バランスアジャスタ１０の逆相側の入力端子（ＩＮＣ）と振幅検出回路１８の逆相側の入力端子（ＰＩＣ）との間に挿入された抵抗Ｒ３１とで実現したものである。
【００３１】
振幅検出回路１８の入力には寄生容量が存在するため、この寄生容量と抵抗Ｒ３０，Ｒ３１とは低域通過フィルタとして機能する。よって、本実施の形態では、簡単な構成の帯域制限回路１９で、主信号系の周波数特性劣化を抑えることができる。
【００３２】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図７は本実施の形態に係る受信用増幅回路の構成を示すブロック図である。本実施の形態は、第１の実施の形態における振幅検出回路１８の代わりに、主信号系の出力バッファ１４の出力に振幅検出回路２０を接続したことを特徴とするものである。振幅検出回路２０の構成は図２〜図３で説明した振幅検出回路１８の構成と同じであり、出力バッファ１４の正相側の出力端子（ＯＵＴＴ）と振幅検出回路２０の正相側の入力端子（ＰＩＴ）とを接続し、出力バッファ１４の逆相側の出力端子（ＯＵＴＣ）と振幅検出回路２０の逆相側の入力端子（ＰＩＣ）とを接続すればよい。振幅検出回路２０は、差動信号ＯＵＴＴ，ＯＵＴＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出する。
【００３３】
以上のように、本実施の形態では、受信用増幅回路の信号出力端子（ＯＵＴＴ，ＯＵＴＣ）に出力される信号の振幅を検出する振幅検出回路２０を設けることにより、受信用増幅回路の出力信号振幅を検出することができる。したがって、この振幅検出回路２０の検出結果に基づく信号を利得制御信号ＧＣ２としてセレクタ１６に送り、セレクタ１６に利得制御信号ＧＣ２を選択させるようにすれば、受信用増幅回路の後段に接続するアナログ・デジタル変換器（不図示）にとって最適な（ビットエラーレートが最も低くなるような）入力振幅になるように、受信用増幅回路の出力信号振幅を自動調整することが可能となる。
【００３４】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図８は本実施の形態に係る受信用増幅回路の構成を示すブロック図である。本実施の形態は、第４の実施の形態における主信号系の出力バッファ１４の出力と振幅検出回路２０の入力との間に、帯域制限回路２１を備えることを特徴とする。所望の周波数領域の主信号（差動信号ＯＵＴＴ，ＯＵＴＣ）を通過させ、この周波数領域よりも高い周波数領域の信号を遮断する低域通過フィルタを、帯域制限回路２１として採用することにより、比較的高い周波数領域の信号が振幅検出回路２０に流入することを防ぐことができ、振幅検出回路２０を付加したことによる出力リターンロス特性劣化を抑えることができる。
【００３５】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図９は本実施の形態に係る受信用増幅回路の構成を示すブロック図である。本実施の形態は、第５の実施の形態における帯域制限回路２１を、出力バッファ１４の正相側の出力端子（ＯＵＴＴ）と振幅検出回路２０の正相側の入力端子（ＰＩＴ）との間に挿入された抵抗Ｒ４０と、出力バッファ１４の逆相側の出力端子（ＯＵＴＣ）と振幅検出回路２０の逆相側の入力端子（ＰＩＣ）との間に挿入された抵抗Ｒ４１とで実現したものである。
【００３６】
振幅検出回路２０の入力には寄生容量が存在するため、この寄生容量と抵抗Ｒ４０，Ｒ４１とは低域通過フィルタとして機能する。よって、本実施の形態では、簡単な構成の帯域制限回路２１で、出力リターンロス特性劣化を抑えることができる。
【００３７】
［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。本実施の形態は、第１〜第６の実施の形態で説明した振幅検出回路１８，２０の別の構成例を示すものである。本実施の形態によれば、図２〜図４に示した第１の実施の形態の振幅検出回路と比較して、電源電圧変動、温度変動による振幅検出回路１８，２０の出力ＡＭＰのレベル変動を低く抑えることができる。
【００３８】
図１０は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３とから構成される。差分検出回路３は、さらに差動増幅回路４と、レベルシフト回路５とから構成される。
図１０の構成を振幅検出回路１８として用いる場合、振幅検出回路１８には図１、図５、図６の差動信号ＩＮＴ，ＩＮＣが差動信号ＰＩＴ，ＰＩＣとして入力される。図１０の構成を振幅検出回路２０として用いる場合、振幅検出回路２０には図７〜図９の差動信号ＯＵＴＴ，ＯＵＴＣが差動信号ＰＩＴ，ＰＩＣとして入力される。
【００３９】
差動ピーク検出回路１は、入力される差動信号ＰＩＴ，ＰＩＣの両信号を入力とし、これらの差動信号ＰＩＴ，ＰＩＣのピーク電圧ＰＫＩ（最大値）を検出して出力する。一方、差動中心値検出回路２は、差動信号ＰＩＴ，ＰＩＣの両信号の平均電圧ＣＩを検出して出力する。差分検出回路３は、差動ピーク検出回路１の出力ＰＫＩと差動中心値検出回路２の出力ＣＩとの差に比例する信号ＡＭＰを出力する。以上により、入力される差動信号ＰＩＴ，ＰＩＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出することができる。
【００４０】
図１１に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１は、ベースに信号ＰＩＴが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ１と、ベースに信号ＰＩＣが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ２と、一端がトランジスタＱ１，Ｑ２のエミッタ（差動ピーク検出回路１の出力端子）に接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ１とから構成される。
【００４１】
差動中心値検出回路２は、コレクタが電源電圧ＶＣＣに接続され、エミッタ（差動中心値検出回路２の出力端子）が差分検出回路３（差動増幅回路４）の反転入力端子に接続されたトランジスタＱ３と、一端に信号ＰＩＴが入力され、他端がトランジスタＱ３のベースに接続された抵抗Ｒ１と、一端に信号ＰＩＣが入力され、他端がトランジスタＱ３のベースに接続された抵抗Ｒ２と、一端がトランジスタＱ３のベースに接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ２とから構成される。
【００４２】
差動増幅回路４は、ベースが差動ピーク検出回路１の出力端子（トランジスタＱ１，Ｑ２のエミッタ）に接続され、コレクタ（差動増幅回路４の反転出力端子）がレベルシフト回路５の反転入力端子に接続されたトランジスタＱ４と、ベースが差動中心値検出回路２の出力端子（トランジスタＱ３のエミッタ）に接続され、コレクタ（差動増幅回路４の非反転出力端子）がレベルシフト回路５の非反転入力端子に接続されたトランジスタＱ５と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ４のコレクタに接続された抵抗Ｒ３と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ５のコレクタに接続された抵抗Ｒ４と、一端がトランジスタＱ４のエミッタに接続され、他端がトランジスタＱ５のエミッタに接続された抵抗Ｒ５と、一端がトランジスタＱ４のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ６と、一端がトランジスタＱ５のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ７とから構成される。抵抗Ｒ５〜Ｒ７は、トランジスタＱ４，Ｑ５に一定の電流を供給する電流源を構成している。
【００４３】
レベルシフト回路５は、ベース（レベルシフト回路５の非反転入力端子）が差動増幅回路４の非反転出力端子（トランジスタＱ５のコレクタ）に接続され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ６と、ベースおよびコレクタがトランジスタＱ６のエミッタに接続され、エミッタがレベルシフト回路５の出力端子（振幅検出回路の出力端子）に接続されたトランジスタＱ７と、ベース（レベルシフト回路５の反転入力端子）が差動増幅回路４の反転出力端子（トランジスタＱ４のコレクタ）に接続され、コレクタが電源電圧ＶＣＣに接続されたトランジスタＱ８と、ベースおよびコレクタがトランジスタＱ８のエミッタに接続されたトランジスタＱ９と、一端がトランジスタＱ７のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ８と、一端がトランジスタＱ９のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ９とから構成される。
【００４４】
差動ピーク検出回路１は、２つのコレクタ接地（エミッタフォロア）の増幅器を基本とし、一方の増幅器であるトランジスタＱ１のベースに信号ＰＩＴが入力され、他方の増幅器であるトランジスタＱ２のベースに信号ＰＩＣが入力され、トランジスタＱ１，Ｑ２のエミッタにシャント容量Ｃ１が接続されている。この差動ピーク検出回路１では、容量Ｃ１の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、入力信号ＰＩＴ，ＰＩＣのピーク電圧の検出が実現できるようになっている。
【００４５】
差動中心値検出回路２は、コレクタ接地（エミッタフォロア）の増幅器を基本とし、差動信号ＰＩＴ，ＰＩＣ間に同一の値の抵抗Ｒ１，Ｒ２が直列に接続され、抵抗Ｒ１，Ｒ２の接続点の電圧が増幅器であるトランジスタＱ３のベースに入力され、エミッタに容量Ｃ２が接続されている。この差動中心値検出回路２では、容量Ｃ２の値を、検出したい入力信号周波数に対して十分に大きい値に選ぶことにより、入力信号ＰＩＴ，ＰＩＣの平均電圧の検出が実現できるようになっている。
【００４６】
差動増幅回路４は、２つのエミッタ接地トランジスタＱ４，Ｑ５から構成される。この差動増幅回路４では、トランジスタＱ４，Ｑ５のエミッタに接続される３つの抵抗Ｒ５〜Ｒ７の値を適切に設計することにより、２つの信号ＰＫＩ，ＣＩの電圧差に比例した信号を出力できるようになっている。
【００４７】
レベルシフト回路５は、差動増幅回路４の出力電圧レベルをシフトさせて出力する機能を持ち、２つのコレクタ接地トランジスタＱ６，Ｑ８（エミッタフォロア）から構成される。図１１に記載しているように、必要に応じてトランジスタＱ６，Ｑ８のエミッタと電源電圧ＶＥＥとの間に、レベルシフトトランジスタＱ７，Ｑ９またはレベルシフトダイオードを挿入してもよい。
【００４８】
このように差分検出回路３を差動増幅回路４とレベルシフト回路５の組合せで実現することにより、エミッタ接地回路とコレクタ接地回路の縦続接続を実現している。一般にトランジスタのベース−エミッタ電圧は負の温度係数を持つので、エミッタ接地トランジスタのコレクタ出力は負の温度係数を持つのに対して、コレクタ接地トランジスタのエミッタ出力は正の温度係数を持つ。したがって、本実施の形態では、コレクタ接地回路（レベルシフト回路５）の温度係数とエミッタ接地回路（差動増幅回路４）の温度係数が相殺するため、図２〜図４に示した第１の実施の形態の振幅検出回路と比較して、温度変動による差分検出回路３の出力変動を減少させることができるという利点がある。
【００４９】
図１２（Ａ）〜図１２（Ｅ）に本実施の形態の振幅検出回路の各部の信号波形を示す。入力信号ＰＩＴ，ＰＩＣは差動信号であればどのような信号でもよいが、図１２（Ａ）〜図１２（Ｅ）では簡単のために入力信号ＰＩＴ，ＰＩＣとして正弦波（または１／０交番信号）を入力した場合を記載している。差動ピーク検出回路１は、図１２（Ｃ）に示すように入力信号ＰＩＴ，ＰＩＣの両者の電圧のピーク（最大値）を保持して出力する。差動ピーク検出回路１の出力ＰＫＩは理想的には一定となる。なお、容量Ｃ１から後段の差動増幅回路４に僅かに電流が流れ出るために、厳密にはＰＫＩには電圧の低下が生じるが、容量Ｃ１の値を十分に大きく設計することにより、ＰＫＩの電圧低下を実用上問題ない程度に抑圧することができる。
【００５０】
差動中心値検出回路２は、図１２（Ｄ）に示すように入力信号ＰＩＴ，ＰＩＣを時間平均した電圧ＣＩを出力する。差分検出回路３は、図１２（Ｅ）に示すように差動ピーク検出回路１の出力ＰＫＩと差動中心値検出回路２の出力ＣＩとの電圧差に比例した出力ＡＭＰを出力する。ＰＫＩとＣＩとの電圧差は、入力信号ＰＩＴ，ＰＩＣの片振幅に相当するので、差分検出回路３の出力ＡＭＰは、入力信号ＰＩＴ，ＰＩＣの全振幅を反映した電圧となる。
【００５１】
図１３に入力信号振幅と振幅検出回路の出力ＡＭＰとの関係を示す。図１３における４０は図２〜図４に示した第１の実施の形態の振幅検出回路の出力ＡＭＰを示し、４１は本実施の形態の振幅検出回路の出力ＡＭＰを示している。図２〜図４に示した第１の実施の形態の振幅検出回路では、差分検出回路１０２として差動増幅回路を用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣに近いレベルであった。これに対して、本実施の形態では、差分検出回路３に差動増幅回路４とレベルシフト回路５の組合せを用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣとＶＥＥの中間的なレベルまたはＶＥＥに近いレベルとなる。
【００５２】
一般に通信用のＩＣやモジュールでは正電源での動作が好まれることが多く、この場合には、ＶＥＥをＧＮＤとし、ＶＣＣを電源とすることが好まれる。この場合、振幅検出回路の出力ＡＭＰはＧＮＤに対する電圧レベルとして検出されることになるため、出力ＡＭＰがＧＮＤ（＝ＶＥＥ）に近い電圧レベルである方が、電源ノイズに強く、電源電圧変動に強い。本実施の形態の振幅検出回路は、図２〜図４に示した第１の実施の形態の振幅検出回路と比較してＶＥＥに近いレベルの出力ＡＭＰを出力するので、電源ノイズに強く、電源電圧変動に強いという利点がある。
以上のように、本実施の形態では、図２〜図４に示した第１の実施の形態の振幅検出回路と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動を低く抑えることができる。
【００５３】
［第８の実施の形態］
次に、本発明の第８の実施の形態について説明する。図１４は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ａとから構成される。差分検出回路３ａは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６とから構成される。
【００５４】
第７の実施の形態との差分は、第７の実施の形態で説明した差分検出回路３に帰還回路６を付加したことにある。すなわち、レベルシフト回路５の適切なノードの出力を、帰還回路６を経由して差動増幅回路４の適切なノードに負の利得係数で帰還させる。帰還回路６の付加により差分検出回路３ａの内部で負帰還がかかるので、第７の実施の形態と比較して、電源電圧変動、温度変動による差分検出回路３ａの出力レベルの変動をさらに抑圧することができる。
【００５５】
図１５に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５の構成は第７の実施の形態で説明したとおりである。
【００５６】
帰還回路６は、一端がトランジスタＱ４のベースに接続され、他端がトランジスタＱ８のエミッタに接続された抵抗Ｒ１１と、一端がトランジスタＱ５のベースに接続され、他端がトランジスタＱ６のエミッタに接続された抵抗Ｒ１２と、一端がトランジスタＱ４のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１３と、一端がトランジスタＱ５のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１４とから構成される。すなわち、帰還回路６は、レベルシフト回路５を実現するコレクタ接地トランジスタＱ６，Ｑ８のエミッタ出力と、差動増幅回路４のエミッタ接地トランジスタＱ４，Ｑ５のベース入力との間を接続している。
【００５７】
このとき、差動信号の選択は、変動を打ち消し合う向き、すなわち負帰還となる向きを選択する。すなわち、差動増幅回路４の正相側のエミッタ接地トランジスタＱ４のベース入力とレベルシフト回路５の逆相側のコレクタ接地トランジスタＱ８のエミッタ出力とを接続し、差動増幅回路４の逆相側のエミッタ接地トランジスタＱ５のベース入力とレベルシフト回路５の正相側のコレクタ接地トランジスタＱ６のエミッタ出力とを接続する。
こうして、本実施の形態では、第７の実施の形態と比較して、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動をより低く抑えることができる。
【００５８】
［第９の実施の形態］
次に、本発明の第９の実施の形態について説明する。図１６は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｂとから構成される。差分検出回路３ｂは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７とから構成される。
【００５９】
第８の実施の形態との差分は、第８の実施の形態の差分検出回路３ａにさらにＶＴ変動補償回路７を付加したことにある。本実施の形態では、図２〜図４に示した第１の実施の形態と第７、第８の実施の形態で残留していた電源電圧変動、温度変動による出力ＡＭＰのレベル変動をＶＴ変動補償回路７で積極的に補償することにより、第７、第８の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をさらに抑圧することができる。
【００６０】
なお、差動増幅回路４の出力とＶＴ変動補償回路７の出力とを加算してレベルシフト回路５に送出する加算機能を、図１６では「＋」印で表している。このような加算機能を実現する手段として、電流による加算を利用することもでき、この場合には、単純に接続するだけで加算機能を実現できる。
【００６１】
図１７に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第７、第８の実施の形態で説明したとおりである。
【００６２】
ＶＴ変動補償回路７は、コレクタ（ＶＴ変動補償回路７の非反転入力端子）がトランジスタＱ５のコレクタ（差動増幅回路４の非反転出力端子）およびトランジスタＱ６のベース（レベルシフト回路５の非反転入力端子）に接続されたトランジスタＱ１０と、コレクタ（ＶＴ変動補償回路７の反転入力端子）がトランジスタＱ４のコレクタ（差動増幅回路４の反転出力端子）およびトランジスタＱ８のベース（レベルシフト回路５の反転入力端子）に接続されたトランジスタＱ１１と、ベースおよびコレクタが電源電圧ＶＣＣに接続されたトランジスタＱ１２と、一端がトランジスタＱ１０，Ｑ１１のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１５と、一端がトランジスタＱ１０のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１６と、一端がトランジスタＱ１１のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１７と、一端がトランジスタＱ１２のエミッタに接続され、他端がトランジスタＱ１０のベースに接続された抵抗Ｒ１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１１のベースに接続された抵抗Ｒ１９とから構成される。抵抗Ｒ１５は、トランジスタＱ１０，Ｑ１１に一定の電流を供給する電流源を構成している。
【００６３】
ＶＴ変動補償回路７は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１を基本として、それぞれのトランジスタＱ１０，Ｑ１１の入力に異なる電源電圧係数、温度係数を有するバイアスを与えることにより、電源電圧変動、温度変動により任意の電流を差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く構成としている。
【００６４】
レベルシフトトランジスタＱ１２と抵抗Ｒ１８と抵抗Ｒ１６との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち正相側のトランジスタＱ１０のベースにバイアスを与える正相側のバイアス回路を構成している。抵抗Ｒ１８と抵抗Ｒ１６との接続点の電圧がトランジスタＱ１０のバイアスとして与えられる。
【００６５】
また、抵抗Ｒ１９と抵抗Ｒ１７との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち逆相側のトランジスタＱ１１のベースにバイアスを与える逆相側のバイアス回路を構成している。抵抗Ｒ１９と抵抗Ｒ１７との接続点の電圧がトランジスタＱ１１のバイアスとして与えられる。なお、レベルシフトトランジスタＱ１２の代わりにレベルシフトダイオードを用いてもよいし、レベルシフトトランジスタまたはレベルシフトダイオードを直列に複数接続してもよい。
【００６６】
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１２のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ６への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が下がることになる。すなわち、温度変動による出力ＡＭＰのレベル変動が補償される。
【００６７】
反対に、振幅検出回路の出力ＡＭＰの電位が温度低下に伴って低下するケースを考える。温度が低下すると、トランジスタＱ１２のベース−エミッタ間電圧が上がるので、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇し、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ８への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が上がることになる。すなわち、温度変動による出力ＡＭＰのレベル変動が補償される。
【００６８】
また、別の例として、振幅検出回路の出力ＡＭＰの電位が電源電圧上昇に伴って上昇するケースを考える。正相側のバイアス回路と逆相側のバイアス回路を比較すると、正相側にはトランジスタＱ１２が挿入されているため、例えばＲ１８＜Ｒ１９、Ｒ１６＝Ｒ１７といった関係に設定されている。このため、電源電圧ＶＣＣが上昇すると、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇するので、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ６への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が下がることになる。すなわち、電源電圧変動による出力ＡＭＰのレベル変動が補償される。
【００６９】
反対に、振幅検出回路の出力ＡＭＰの電位が電源電圧低下に伴って低下するケースを考える。電源電圧ＶＣＣが低下すると、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇するので、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。結果として、レベルシフト回路５のトランジスタＱ８への入力電位が下がり、最終的に振幅検出回路の出力ＡＭＰの電位が上がることになる。すなわち、電源電圧変動による出力ＡＭＰのレベル変動が補償される。
【００７０】
図１８は、ＶＴ変動補償回路７の引き抜き電流と電源電圧ＶＣＣとの関係をシミュレーションした結果を示す図である。図１８において、９０はトランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量を示し、９１はトランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量を示している。図１８から明らかなように、電源電圧が変動すると、引き抜き電流が変化することが分かる。なお、引き抜き電流変化の電源電圧に対する係数は、差動のエミッタトランジスタＱ１０，Ｑ１１の電流源（図１７の例では抵抗Ｒ１５）の電流値の設計によって変更することができる。
【００７１】
以上のように、本実施の形態では、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のベースにそれぞれ異なる電源電圧係数および温度係数を有するバイアス電圧を与えることにより、電源電圧変動、温度変動に応じて差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流量を正相側のトランジスタＱ１０と逆相側のトランジスタＱ１１で変えることができ、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができる。その結果、本実施の形態では、第７、第８の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
【００７２】
［第１０の実施の形態］
次に、本発明の第１０の実施の形態について説明する。図１９は本実施の形態に係る振幅検出回路１８，２０の構成を示す回路図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｃとから構成される。差分検出回路３ｃは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７ｃとから構成される。
【００７３】
本実施の形態は、第９の実施の形態におけるＶＴ変動補償回路をトランジスタレベル回路で実現する際の別の構成例である。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第７、第８の実施の形態で説明したとおりである。
【００７４】
ＶＴ変動補償回路７ｃは、コレクタ（ＶＴ変動補償回路７ｃの非反転入力端子）がトランジスタＱ５のコレクタ（差動増幅回路４の非反転出力端子）およびトランジスタＱ６のベース（レベルシフト回路５の非反転入力端子）に接続されたトランジスタＱ１０と、コレクタ（ＶＴ変動補償回路７ｃの反転入力端子）がトランジスタＱ４のコレクタ（差動増幅回路４の反転出力端子）およびトランジスタＱ８のベース（レベルシフト回路５の反転入力端子）に接続されたトランジスタＱ１１と、ベースおよびコレクタがトランジスタＱ１１のベースに接続されたトランジスタＱ１３と、一端がトランジスタＱ１０，Ｑ１１のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１５と、一端がトランジスタＱ１０のベースに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１６と、一端がトランジスタＱ１３のエミッタに接続され、他端が電源電圧ＶＥＥに接続された抵抗Ｒ１７と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１０のベースに接続された抵抗Ｒ１８と、一端が電源電圧ＶＣＣに接続され、他端がトランジスタＱ１１のベースに接続された抵抗Ｒ１９とから構成される。
【００７５】
本実施の形態では、抵抗Ｒ１８と抵抗Ｒ１６との直列回路が、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち正相側のトランジスタＱ１０のベースにバイアスを与える正相側のバイアス回路を構成している。抵抗Ｒ１８と抵抗Ｒ１６との接続点の電圧がトランジスタＱ１０のバイアスとして与えられる。
【００７６】
また、抵抗Ｒ１９とレベルシフトトランジスタＱ１３と抵抗Ｒ１７との直列回路は、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のうち逆相側のトランジスタＱ１１のベースにバイアスを与える逆相側のバイアス回路を構成している。抵抗Ｒ１９とレベルシフトトランジスタＱ１３との接続点の電圧がトランジスタＱ１１のバイアスとして与えられる。なお、レベルシフトトランジスタＱ１３の代わりにレベルシフトダイオードを用いてもよいし、レベルシフトトランジスタまたはレベルシフトダイオードを直列に複数接続してもよい。
【００７７】
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、第９の実施の形態と同様に、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１３のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。
【００７８】
反対に、振幅検出回路の出力ＡＭＰの電位が温度低下に伴って低下するケースを考える。温度が低下すると、トランジスタＱ１３のベース−エミッタ間電圧が上がるので、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇し、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を上げるようにレベル補償が行われる。
【００７９】
また、別の例として、振幅検出回路の出力ＡＭＰの電位が電源電圧上昇に伴って上昇するケースを考える。正相側のバイアス回路と逆相側のバイアス回路を比較すると、逆相側にはトランジスタＱ１３が挿入されているため、例えばＲ１８＝Ｒ１９、Ｒ１６＞Ｒ１７といった関係に設定されている。このため、電源電圧ＶＣＣが上昇すると、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇するので、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。
【００８０】
反対に、振幅検出回路の出力ＡＭＰの電位が電源電圧低下に伴って低下するケースを考える。電源電圧ＶＣＣが低下すると、トランジスタＱ１０のベースのバイアス電圧に対してトランジスタＱ１１のベースのバイアス電圧が上昇するので、トランジスタＱ１０が差動増幅回路４の負荷抵抗Ｒ４から引き抜く電流量と比較して、トランジスタＱ１１がより多くの電流を差動増幅回路４の負荷抵抗Ｒ３から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を上げるようにレベル補償が行われる。
【００８１】
第９の実施の形態では、電源電圧ＶＣＣと抵抗Ｒ１８との間にレベルシフトトランジスタＱ１２を挿入していたのに対し、本実施の形態では、トランジスタＱ１１のベースと抵抗Ｒ１７との間にレベルシフトトランジスタＱ１３を挿入している。第９の実施の形態とＶＴ変動補償回路７ｃの構成は異なるが、トランジスタＱ１０のベース電圧とトランジスタＱ１１のベース電圧との差分に着目すると、電源電圧変動、温度変動による差分のレベル変動は、第９の実施の形態と同一方向になる。
【００８２】
したがって、本実施の形態では、第９の実施の形態と同様に、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができるので、第７、第８の実施の形態と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
【００８３】
［第１１の実施の形態］
次に、本発明の第１１の実施の形態について説明する。図２０は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｄとから構成される。差分検出回路３ｄは、さらに差動増幅回路４ｄと、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７と、分圧回路８とから構成される。
【００８４】
本実施の形態は、第９、第１０の実施の形態のＶＴ変動補償回路７，７ｃに対して、分圧回路８を付加することが異なる。
第９、第１０の実施の形態のＶＴ変動補償回路７，７ｃでは、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流の値を変更しようとする場合、ＶＴ変動補償回路７，７ｃ内の電流値を変更する必要があった。しかしながら、Ｔ変動補償回路７，７ｃを流れる電流の値を極端に小さく（例えば０．１ｍＡ以下）絞ると、本来のトランジスタの使用電流範囲から大きく逸脱するので、シミュレーション等による性能設計が難しくなるという課題がある。
【００８５】
そこで、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７，７ｃからの電流の引き抜きを分圧回路８の抵抗による分圧点から行うことにより、差動増幅回路４ｄの負荷抵抗（分圧回路８の抵抗）から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できる構成としている。機能的には、第９の実施の形態で説明した加算機能について、差動増幅回路４ｄとＶＴ変動補償回路７，７ｃの寄与の重み付けを可変にしていると言える。
【００８６】
図２１に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２とレベルシフト回路５と帰還回路６の構成は第７、第８の実施の形態で説明したとおりである。また、ＶＴ変動補償回路７の構成は第９の実施の形態で説明したとおりである。差動増幅回路４ｄの構成は、第７の実施の形態の差動増幅回路４と同様であるが、負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８が使用されている点が異なる。
【００８７】
分圧回路８は、一端が電源電圧ＶＣＣに接続された抵抗Ｒ２０と、一端が抵抗Ｒ２０の他端に接続され、他端がトランジスタＱ４のコレクタおよびトランジスタＱ８のベースに接続された抵抗Ｒ２１と、一端が電源電圧ＶＣＣに接続された抵抗Ｒ２２と、一端が抵抗Ｒ２２の他端に接続され、他端がトランジスタＱ５のコレクタおよびトランジスタＱ６のベースに接続された抵抗Ｒ２３とから構成される。本実施の形態では、抵抗Ｒ２０と抵抗Ｒ２１との接続点がトランジスタＱ１１のコレクタに接続され、抵抗Ｒ２２と抵抗Ｒ２３との接続点がトランジスタＱ１０のコレクタに接続されるようになっている。抵抗Ｒ２０〜Ｒ２３の値は、例えばＲ３＝Ｒ２０＋Ｒ２１、Ｒ４＝Ｒ２２＋Ｒ２３のように設定される。
【００８８】
このように、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７からの電流引き抜きを抵抗Ｒ２０と抵抗Ｒ２１との接続点および抵抗Ｒ２２と抵抗Ｒ２３との接続点から行っている。これにより、差動増幅回路４ｄの負荷抵抗Ｒ２０〜Ｒ２３から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できるため、ＶＴ変動補償回路７，７ｃ内に流れる電流を極端に小さく（例えば０．１ｍＡ以下に）設計する必要がない。
【００８９】
以上により、本実施の形態では、第９、第１０の実施の形態と同様の特性を、設計性よく実現することができる。
なお、図２１の例では、第９の実施の形態のＶＴ変動補償回路７を用いているが、ＶＴ変動補償回路７の代わりに第１０の実施の形態のＶＴ変動補償回路７ｃを設けてもよいことは言うまでもない。
【産業上の利用可能性】
【００９０】
本発明は、光通信、無線通信、ワイヤード通信等における受信用増幅回路に適用することができる。
【符号の説明】
【００９１】
１…差動ピーク検出回路、２，１０１…差動中心値検出回路、３，３ａ，３ｂ，３ｃ，３ｄ，１０２…差分検出回路、４，４ｄ…差動増幅回路、５…レベルシフト回路、６…帰還回路、７，７ｃ…ＶＴ変動補償回路、８…分圧回路、１０…バランスアジャスタ、１１〜１３…利得可変増幅回路、１４…出力バッファ、１５…自動利得制御回路、１６…セレクタ、１７…自動オフセット制御回路、１８，２０…振幅検出回路、１９，２１…帯域制限回路、１００…ピーク検出回路。
【図１】
2014176073.tif 000003
【図２】
2014176073.tif 000004
【図３】
2014176073.tif 000005
【図４】
2014176073.tif 000006
【図５】
2014176073.tif 000007
【図６】
2014176073.tif 000008
【図７】
2014176073.tif 000009
【図８】
2014176073.tif 000010
【図９】
2014176073.tif 000011
【図１０】
2014176073.tif 000012
【図１１】
2014176073.tif 000013
【図１２】
2014176073.tif 000014
【図１３】
2014176073.tif 000015
【図１４】
2014176073.tif 000016
【図１５】
2014176073.tif 000017
【図１６】
2014176073.tif 000018
【図１７】
2014176073.tif 000019
【図１８】
2014176073.tif 000020
【図１９】
2014176073.tif 000021
【図２０】
2014176073.tif 000022
【図２１】
2014176073.tif 000023
【図２２】
2014176073.tif 000024
【手続補正書】
【提出日】平成26年4月2日(2014.4.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号入力端子に入力される信号を増幅して信号出力端子に出力する少なくとも１つの増幅回路と、
前記信号入力端子に入力される信号の振幅または前記信号出力端子に出力される信号の振幅を検出する振幅検出回路とを備え、
前記振幅検出回路は、
前記信号入力端子に入力される信号の最大電圧または前記信号出力端子に出力される信号の最大電圧を保持して出力するピーク検出回路と、
前記信号入力端子に入力される信号の平均電圧または前記信号出力端子に出力される信号の平均電圧を検出して出力する中心値検出回路と、
前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、
前記ピーク検出回路は、前記信号入力端子に入力される差動信号の最大電圧または前記信号出力端子に出力される差動信号の最大電圧を保持して出力し、
前記中心値検出回路は、前記信号入力端子に入力される差動信号の平均電圧または前記信号出力端子に出力される差動信号の平均電圧を検出して出力し、
前記差分検出回路は、
前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、
前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路と、
電源電圧変動、温度変動による前記振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路とから構成され、
前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であり、
前記補償回路は、
コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、
この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、
前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、
前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、
前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とする受信用増幅回路。
【請求項２】
請求項１記載の受信用増幅回路において、
さらに、前記信号入力端子と前記振幅検出回路の入力端子との間、または前記信号出力端子と前記振幅検出回路の入力端子との間に挿入され、所望の周波数領域の信号を通過させる帯域制限回路を備えることを特徴とする受信用増幅回路。
【請求項３】
請求項１記載の受信用増幅回路において、
前記差動増幅回路は、
前記ピーク検出回路の出力と前記中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、
第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、
前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、
前記レベルシフト回路は、
前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、
この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とする受信用増幅回路。
【請求項４】
請求項１または３記載の受信用増幅回路において、
さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とする受信用増幅回路。
【請求項５】
請求項１記載の受信用増幅回路において、
前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、
前記分圧回路は、２つの直列接続された抵抗からなり、
前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とする受信用増幅回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の受信用増幅回路は、信号入力端子に入力される信号を増幅して信号出力端子に出力する少なくとも１つの増幅回路と、前記信号入力端子に入力される信号の振幅または前記信号出力端子に出力される信号の振幅を検出する振幅検出回路とを備え、前記振幅検出回路は、前記信号入力端子に入力される信号の最大電圧または前記信号出力端子に出力される信号の最大電圧を保持して出力するピーク検出回路と、前記信号入力端子に入力される信号の平均電圧または前記信号出力端子に出力される信号の平均電圧を検出して出力する中心値検出回路と、前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差分検出回路とを備え、前記ピーク検出回路は、前記信号入力端子に入力される差動信号の最大電圧または前記信号出力端子に出力される差動信号の最大電圧を保持して出力し、前記中心値検出回路は、前記信号入力端子に入力される差動信号の平均電圧または前記信号出力端子に出力される差動信号の平均電圧を検出して出力し、前記差分検出回路は、前記ピーク検出回路の出力と前記中心値検出回路の出力との差に比例する信号を出力する差動増幅回路と、前記差動増幅回路の出力の電圧レベルをシフトさせて出力するレベルシフト回路と、電源電圧変動、温度変動による前記振幅検出回路の出力のレベル変動を補償するように、前記差動増幅回路の負荷抵抗から電流を引き抜く補償回路とから構成され、前記差動増幅回路と前記レベルシフト回路の各々の出力の温度依存性が逆特性であり、前記補償回路は、コレクタが前記差動増幅回路の負荷抵抗に接続された差動構成の第２のエミッタ接地トランジスタと、この差動構成の第２のエミッタ接地トランジスタに電流を供給する電流源と、前記差動構成の第２のエミッタ接地トランジスタのうち一方のトランジスタのベースにバイアス電圧を与える第１のバイアス回路と、前記差動構成の第２のエミッタ接地トランジスタのうち他方のトランジスタのベースにバイアス電圧を与える第２のバイアス回路とを少なくとも備え、前記第１のバイアス回路が出力するバイアス電圧と前記第２のバイアス回路が出力するバイアス電圧の電源電圧依存性および温度依存性が異なることを特徴とするものである。
また、本発明の受信用増幅回路は、さらに、前記信号入力端子と前記振幅検出回路の入力端子との間、または前記信号出力端子と前記振幅検出回路の入力端子との間に挿入され、所望の周波数領域の信号を通過させる帯域制限回路を備えることを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、本発明の受信用増幅回路の１構成例において、前記差動増幅回路は、前記ピーク検出回路の出力と前記中心値検出回路の出力とを入力とする差動構成の第１のエミッタ接地トランジスタと、第１の電源電圧と前記差動構成の第１のエミッタ接地トランジスタのコレクタとの間に設けられた２つの負荷抵抗と、前記差動構成の第１のエミッタ接地トランジスタに電流を供給する電流源とを少なくとも備え、前記レベルシフト回路は、前記差動増幅回路の差動出力を入力とする差動構成のコレクタ接地トランジスタと、この差動構成のコレクタ接地トランジスタのエミッタと第２の電源電圧との間に設けられた２つのエミッタ抵抗とを少なくとも備えることを特徴とするものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明の受信用増幅回路の１構成例は、さらに、前記レベルシフト回路の出力を前記差動増幅回路の入力に負の利得係数で帰還させる帰還回路を備えることを特徴とするものである。
また、本発明の受信用増幅回路の１構成例において、前記差動増幅回路の負荷抵抗の代わりに、前記負荷抵抗に印加される電圧を分圧する分圧回路を備え、前記分圧回路は、２つの直列接続された抵抗からなり、前記補償回路は、前記分圧回路の２つの抵抗の接続点から電流を引き抜くことを特徴とするものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
【図１】本発明の第１の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図２】本発明の第１の参考例に係る振幅検出回路の構成を示すブロック図である。
【図３】本発明の第１の参考例に係る振幅検出回路の構成を示す回路図である。
【図４】本発明の第１の参考例に係る振幅検出回路の差分検出回路の構成を示す回路図である。
【図５】本発明の第２の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図６】本発明の第３の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図７】本発明の第４の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図８】本発明の第５の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図９】本発明の第６の参考例に係る受信用増幅回路の構成を示すブロック図である。
【図１０】本発明の第７の参考例に係る振幅検出回路の構成を示すブロック図である。
【図１１】本発明の第７の参考例に係る振幅検出回路の構成を示す回路図である。
【図１２】本発明の第７の参考例に係る振幅検出回路の各部の信号波形を示す図である。
【図１３】入力信号振幅と、本発明の第１の参考例に係る振幅検出回路の出力および本発明の第７の参考例に係る振幅検出回路の出力との関係を示す図である。
【図１４】本発明の第８の参考例に係る振幅検出回路の構成を示すブロック図である。
【図１５】本発明の第８の参考例に係る振幅検出回路の構成を示す回路図である。
【図１６】本発明の第１の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図１７】本発明の第１の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図１８】本発明の第１の実施の形態においてＶＴ変動補償回路の引き抜き電流と電源電圧との関係をシミュレーションした結果を示す図である。
【図１９】本発明の第２の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図２０】本発明の第３の実施の形態に係る振幅検出回路の構成を示すブロック図である。
【図２１】本発明の第３の実施の形態に係る振幅検出回路の構成を示す回路図である。
【図２２】従来の受信用増幅回路の構成を示すブロック図である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
［第１の参考例］
以下、本発明の参考例について図面を参照して説明する。図１は本発明の第１の参考例に係る受信用増幅回路の構成を示すブロック図である。受信用増幅回路には差動信号ＩＮＴ，ＩＮＣが入力される。バランスアジャスタ１０と利得可変増幅回路１１，１２，１３と出力バッファ１４とは、主信号系を構成している。バランスアジャスタ１０は、差動信号ＩＮＴ，ＩＮＣを増幅する増幅回路であり、同時にＡＯＣ回路１７からの信号を受けてバランスアジャスタ以降の差動信号のＤＣオフセットを消去する回路である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
以上のように、本参考例では、受信用増幅回路の信号入力端子（ＩＮＴ，ＩＮＣ）に入力される信号の振幅を検出する振幅検出回路１８を設けることにより、受信用増幅回路の入力信号振幅を検出することができる。したがって、この振幅検出回路１８の検出結果を受信用増幅回路の前段に設けられる外部利得調整手段（不図示）に送るようにすれば、外部利得調整手段の利得を、受信用増幅回路にとって最適な（ビットエラーレートが最も低くなるような）レベルになるように自動調整することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
［第２の参考例］
次に、本発明の第２の参考例について説明する。図５は本参考例に係る受信用増幅回路の構成を示すブロック図である。本参考例は、第１の参考例における主信号系の初段の増幅回路であるバランスアジャスタ１０の入力端子と振幅検出回路１８の入力端子との間に、帯域制限回路１９を備えることを特徴とする。所望の周波数領域の主信号（差動信号ＩＮＴ，ＩＮＣ）を通過させ、この周波数領域よりも高い周波数領域の信号を遮断する低域通過フィルタを、帯域制限回路１９として採用することにより、比較的高い周波数領域の信号が振幅検出回路１８に流入することを防ぐことができ、振幅検出回路１８を付加したことによる主信号系の周波数特性劣化を抑えることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
［第３の参考例］
次に、本発明の第３の参考例について説明する。図６は本参考例に係る受信用増幅回路の構成を示すブロック図である。本参考例は、第２の参考例における帯域制限回路１９を、バランスアジャスタ１０の正相側の入力端子（ＩＮＴ）と振幅検出回路１８の正相側の入力端子（ＰＩＴ）との間に挿入された抵抗Ｒ３０と、バランスアジャスタ１０の逆相側の入力端子（ＩＮＣ）と振幅検出回路１８の逆相側の入力端子（ＰＩＣ）との間に挿入された抵抗Ｒ３１とで実現したものである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
振幅検出回路１８の入力には寄生容量が存在するため、この寄生容量と抵抗Ｒ３０，Ｒ３１とは低域通過フィルタとして機能する。よって、本参考例では、簡単な構成の帯域制限回路１９で、主信号系の周波数特性劣化を抑えることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
［第４の参考例］
次に、本発明の第４の参考例について説明する。図７は本参考例に係る受信用増幅回路の構成を示すブロック図である。本参考例は、第１の参考例における振幅検出回路１８の代わりに、主信号系の出力バッファ１４の出力に振幅検出回路２０を接続したことを特徴とするものである。振幅検出回路２０の構成は図２〜図３で説明した振幅検出回路１８の構成と同じであり、出力バッファ１４の正相側の出力端子（ＯＵＴＴ）と振幅検出回路２０の正相側の入力端子（ＰＩＴ）とを接続し、出力バッファ１４の逆相側の出力端子（ＯＵＴＣ）と振幅検出回路２０の逆相側の入力端子（ＰＩＣ）とを接続すればよい。振幅検出回路２０は、差動信号ＯＵＴＴ，ＯＵＴＣの振幅（振幅の最大レベルと振幅の最小レベルとの差）を検出する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
以上のように、本参考例では、受信用増幅回路の信号出力端子（ＯＵＴＴ，ＯＵＴＣ）に出力される信号の振幅を検出する振幅検出回路２０を設けることにより、受信用増幅回路の出力信号振幅を検出することができる。したがって、この振幅検出回路２０の検出結果に基づく信号を利得制御信号ＧＣ２としてセレクタ１６に送り、セレクタ１６に利得制御信号ＧＣ２を選択させるようにすれば、受信用増幅回路の後段に接続するアナログ・デジタル変換器（不図示）にとって最適な（ビットエラーレートが最も低くなるような）入力振幅になるように、受信用増幅回路の出力信号振幅を自動調整することが可能となる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
［第５の参考例］
次に、本発明の第５の参考例について説明する。図８は本参考例に係る受信用増幅回路の構成を示すブロック図である。本参考例は、第４の参考例における主信号系の出力バッファ１４の出力と振幅検出回路２０の入力との間に、帯域制限回路２１を備えることを特徴とする。所望の周波数領域の主信号（差動信号ＯＵＴＴ，ＯＵＴＣ）を通過させ、この周波数領域よりも高い周波数領域の信号を遮断する低域通過フィルタを、帯域制限回路２１として採用することにより、比較的高い周波数領域の信号が振幅検出回路２０に流入することを防ぐことができ、振幅検出回路２０を付加したことによる出力リターンロス特性劣化を抑えることができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
［第６の参考例］
次に、本発明の第６の参考例について説明する。図９は本参考例に係る受信用増幅回路の構成を示すブロック図である。本参考例は、第５の参考例における帯域制限回路２１を、出力バッファ１４の正相側の出力端子（ＯＵＴＴ）と振幅検出回路２０の正相側の入力端子（ＰＩＴ）との間に挿入された抵抗Ｒ４０と、出力バッファ１４の逆相側の出力端子（ＯＵＴＣ）と振幅検出回路２０の逆相側の入力端子（ＰＩＣ）との間に挿入された抵抗Ｒ４１とで実現したものである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
振幅検出回路２０の入力には寄生容量が存在するため、この寄生容量と抵抗Ｒ４０，Ｒ４１とは低域通過フィルタとして機能する。よって、本参考例では、簡単な構成の帯域制限回路２１で、出力リターンロス特性劣化を抑えることができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
［第７の参考例］
次に、本発明の第７の参考例について説明する。本参考例は、第１〜第６の参考例で説明した振幅検出回路１８，２０の別の構成例を示すものである。本参考例によれば、図２〜図４に示した第１の参考例の振幅検出回路と比較して、電源電圧変動、温度変動による振幅検出回路１８，２０の出力ＡＭＰのレベル変動を低く抑えることができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図１０は本参考例に係る振幅検出回路１８，２０の構成を示すブロック図である。本参考例の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３とから構成される。差分検出回路３は、さらに差動増幅回路４と、レベルシフト回路５とから構成される。
図１０の構成を振幅検出回路１８として用いる場合、振幅検出回路１８には図１、図５、図６の差動信号ＩＮＴ，ＩＮＣが差動信号ＰＩＴ，ＰＩＣとして入力される。図１０の構成を振幅検出回路２０として用いる場合、振幅検出回路２０には図７〜図９の差動信号ＯＵＴＴ，ＯＵＴＣが差動信号ＰＩＴ，ＰＩＣとして入力される。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図１１に本参考例の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１は、ベースに信号ＰＩＴが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ１と、ベースに信号ＰＩＣが入力され、コレクタが電源電圧ＶＣＣに接続され、エミッタが差分検出回路３（差動増幅回路４）の非反転入力端子に接続されたトランジスタＱ２と、一端がトランジスタＱ１，Ｑ２のエミッタ（差動ピーク検出回路１の出力端子）に接続され、他端が電源電圧ＶＥＥに接続された容量Ｃ１とから構成される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
このように差分検出回路３を差動増幅回路４とレベルシフト回路５の組合せで実現することにより、エミッタ接地回路とコレクタ接地回路の縦続接続を実現している。一般にトランジスタのベース−エミッタ電圧は負の温度係数を持つので、エミッタ接地トランジスタのコレクタ出力は負の温度係数を持つのに対して、コレクタ接地トランジスタのエミッタ出力は正の温度係数を持つ。したがって、本参考例では、コレクタ接地回路（レベルシフト回路５）の温度係数とエミッタ接地回路（差動増幅回路４）の温度係数が相殺するため、図２〜図４に示した第１の参考例の振幅検出回路と比較して、温度変動による差分検出回路３の出力変動を減少させることができるという利点がある。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図１２（Ａ）〜図１２（Ｅ）に本参考例の振幅検出回路の各部の信号波形を示す。入力信号ＰＩＴ，ＰＩＣは差動信号であればどのような信号でもよいが、図１２（Ａ）〜図１２（Ｅ）では簡単のために入力信号ＰＩＴ，ＰＩＣとして正弦波（または１／０交番信号）を入力した場合を記載している。差動ピーク検出回路１は、図１２（Ｃ）に示すように入力信号ＰＩＴ，ＰＩＣの両者の電圧のピーク（最大値）を保持して出力する。差動ピーク検出回路１の出力ＰＫＩは理想的には一定となる。なお、容量Ｃ１から後段の差動増幅回路４に僅かに電流が流れ出るために、厳密にはＰＫＩには電圧の低下が生じるが、容量Ｃ１の値を十分に大きく設計することにより、ＰＫＩの電圧低下を実用上問題ない程度に抑圧することができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１３に入力信号振幅と振幅検出回路の出力ＡＭＰとの関係を示す。図１３における４０は図２〜図４に示した第１の参考例の振幅検出回路の出力ＡＭＰを示し、４１は本参考例の振幅検出回路の出力ＡＭＰを示している。図２〜図４に示した第１の参考例の振幅検出回路では、差分検出回路１０２として差動増幅回路を用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣに近いレベルであった。これに対して、本参考例では、差分検出回路３に差動増幅回路４とレベルシフト回路５の組合せを用いたので、振幅検出回路の出力ＡＭＰの電圧レベルは電源電圧ＶＣＣとＶＥＥの中間的なレベルまたはＶＥＥに近いレベルとなる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
一般に通信用のＩＣやモジュールでは正電源での動作が好まれることが多く、この場合には、ＶＥＥをＧＮＤとし、ＶＣＣを電源とすることが好まれる。この場合、振幅検出回路の出力ＡＭＰはＧＮＤに対する電圧レベルとして検出されることになるため、出力ＡＭＰがＧＮＤ（＝ＶＥＥ）に近い電圧レベルである方が、電源ノイズに強く、電源電圧変動に強い。本参考例の振幅検出回路は、図２〜図４に示した第１の参考例の振幅検出回路と比較してＶＥＥに近いレベルの出力ＡＭＰを出力するので、電源ノイズに強く、電源電圧変動に強いという利点がある。
以上のように、本参考例では、図２〜図４に示した第１の参考例の振幅検出回路と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動を低く抑えることができる。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
［第８の参考例］
次に、本発明の第８の参考例について説明する。図１４は本参考例に係る振幅検出回路１８，２０の構成を示すブロック図である。本参考例の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ａとから構成される。差分検出回路３ａは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６とから構成される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
第７の参考例との差分は、第７の参考例で説明した差分検出回路３に帰還回路６を付加したことにある。すなわち、レベルシフト回路５の適切なノードの出力を、帰還回路６を経由して差動増幅回路４の適切なノードに負の利得係数で帰還させる。帰還回路６の付加により差分検出回路３ａの内部で負帰還がかかるので、第７の参考例と比較して、電源電圧変動、温度変動による差分検出回路３ａの出力レベルの変動をさらに抑圧することができる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
図１５に本参考例の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５の構成は第７の参考例で説明したとおりである。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
このとき、差動信号の選択は、変動を打ち消し合う向き、すなわち負帰還となる向きを選択する。すなわち、差動増幅回路４の正相側のエミッタ接地トランジスタＱ４のベース入力とレベルシフト回路５の逆相側のコレクタ接地トランジスタＱ８のエミッタ出力とを接続し、差動増幅回路４の逆相側のエミッタ接地トランジスタＱ５のベース入力とレベルシフト回路５の正相側のコレクタ接地トランジスタＱ６のエミッタ出力とを接続する。
こうして、本参考例では、第７の参考例と比較して、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動をより低く抑えることができる。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
［第１の実施の形態］
次に、本発明の第１の実施の形態について説明する。図１６は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｂとから構成される。差分検出回路３ｂは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７とから構成される。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
第８の参考例との差分は、第８の参考例の差分検出回路３ａにさらにＶＴ変動補償回路７を付加したことにある。本実施の形態では、図２〜図４に示した第１の参考例と第７、第８の参考例で残留していた電源電圧変動、温度変動による出力ＡＭＰのレベル変動をＶＴ変動補償回路７で積極的に補償することにより、第７、第８の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をさらに抑圧することができる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図１７に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第７、第８の参考例で説明したとおりである。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
以上のように、本実施の形態では、差動のエミッタ接地トランジスタＱ１０，Ｑ１１のベースにそれぞれ異なる電源電圧係数および温度係数を有するバイアス電圧を与えることにより、電源電圧変動、温度変動に応じて差動増幅器回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流量を正相側のトランジスタＱ１０と逆相側のトランジスタＱ１１で変えることができ、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができる。その結果、本実施の形態では、第７、第８の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１９は本実施の形態に係る振幅検出回路１８，２０の構成を示す回路図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｃとから構成される。差分検出回路３ｃは、さらに差動増幅回路４と、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７ｃとから構成される。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
本実施の形態は、第１の実施の形態におけるＶＴ変動補償回路をトランジスタレベル回路で実現する際の別の構成例である。差動ピーク検出回路１と差動中心値検出回路２と差動増幅回路４とレベルシフト回路５と帰還回路６の構成は第７、第８の参考例で説明したとおりである。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
例として、振幅検出回路の出力ＡＭＰの電位が温度上昇に伴って上昇するケースを考える。仮定として、第１の実施の形態と同様に、トランジスタＱ１０〜Ｑ１２のベース−エミッタ間電圧が負の温度係数を有し、抵抗Ｒ１５〜Ｒ１９がこれよりも小さい温度係数を有する場合もしくは正の温度係数を有する場合を考える。温度が上昇すると、トランジスタＱ１３のベース−エミッタ間電圧が下がるので、トランジスタＱ１１のベースのバイアス電圧に対してトランジスタＱ１０のベースのバイアス電圧が上昇し、トランジスタＱ１１が差動増幅回路４の負荷抵抗Ｒ３から引き抜く電流量と比較して、トランジスタＱ１０がより多くの電流を差動増幅回路４の負荷抵抗Ｒ４から引き抜くことになる。その結果として、振幅検出回路の出力ＡＭＰの電位を下げるようにレベル補償が行われる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
第１の実施の形態では、電源電圧ＶＣＣと抵抗Ｒ１８との間にレベルシフトトランジスタＱ１２を挿入していたのに対し、本実施の形態では、トランジスタＱ１１のベースと抵抗Ｒ１７との間にレベルシフトトランジスタＱ１３を挿入している。第１の実施の形態とＶＴ変動補償回路７ｃの構成は異なるが、トランジスタＱ１０のベース電圧とトランジスタＱ１１のベース電圧との差分に着目すると、電源電圧変動、温度変動による差分のレベル変動は、第１の実施の形態と同一方向になる。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
したがって、本実施の形態では、第１の実施の形態と同様に、電源電圧変動、温度変動による振幅検出回路の出力ＡＭＰのレベル変動を積極的に補償することができるので、第７、第８の参考例と比較して、電源電圧変動、温度変動による出力ＡＭＰのレベル変動をより低く抑えることができる。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図２０は本実施の形態に係る振幅検出回路１８，２０の構成を示すブロック図である。本実施の形態の振幅検出回路１８，２０は、差動ピーク検出回路１と、差動中心値検出回路２と、差分検出回路３ｄとから構成される。差分検出回路３ｄは、さらに差動増幅回路４ｄと、レベルシフト回路５と、帰還回路６と、ＶＴ変動補償回路７と、分圧回路８とから構成される。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
本実施の形態は、第１、第２の実施の形態のＶＴ変動補償回路７，７ｃに対して、分圧回路８を付加することが異なる。
第１、第２の実施の形態のＶＴ変動補償回路７，７ｃでは、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４から引き抜く電流の値を変更しようとする場合、ＶＴ変動補償回路７，７ｃ内の電流値を変更する必要があった。しかしながら、Ｔ変動補償回路７，７ｃを流れる電流の値を極端に小さく（例えば０．１ｍＡ以下）絞ると、本来のトランジスタの使用電流範囲から大きく逸脱するので、シミュレーション等による性能設計が難しくなるという課題がある。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
そこで、本実施の形態では、差動増幅回路４の負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８を設け、ＶＴ変動補償回路７，７ｃからの電流の引き抜きを分圧回路８の抵抗による分圧点から行うことにより、差動増幅回路４ｄの負荷抵抗（分圧回路８の抵抗）から引き抜く電流の値を、ＶＴ変動補償回路７，７ｃ内の電流値と独立に調整できる構成としている。機能的には、第１の実施の形態で説明した加算機能について、差動増幅回路４ｄとＶＴ変動補償回路７，７ｃの寄与の重み付けを可変にしていると言える。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
図２１に本実施の形態の振幅検出回路１８，２０のトランジスタレベルの回路図を示す。差動ピーク検出回路１と差動中心値検出回路２とレベルシフト回路５と帰還回路６の構成は第７、第８の参考例で説明したとおりである。また、ＶＴ変動補償回路７の構成は第１の実施の形態で説明したとおりである。差動増幅回路４ｄの構成は、第７の参考例の差動増幅回路４と同様であるが、負荷抵抗Ｒ３，Ｒ４の代わりに分圧回路８が使用されている点が異なる。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
以上により、本実施の形態では、第１、第２の実施の形態と同様の特性を、設計性よく実現することができる。
なお、図２１の例では、第１の実施の形態のＶＴ変動補償回路７を用いているが、ＶＴ変動補償回路７の代わりに第２の実施の形態のＶＴ変動補償回路７ｃを設けてもよいことは言うまでもない。