(57)【要約】      （修正有）【課題】プロセッサにおいて、低いコアカウントで、より高い動作周波数およびパフォーマンスを達成し、全てのコア構成において信頼性を保証する。【解決手段】プロセッサのアクティビティレベルに基づいていて、動作のための最大動作電圧を動的にプログラミングする。プロセッサは複数の係数値に少なくとも部分的に基づいて、それぞれが、複数のコアのアクティブなコアの数に関連付けられている複数の最大動作電圧値を計算する電圧計算論理を含み、アクティブなコアの数に応じて異なる最大動作電圧で動作する。【選択図】図１Ａ
2014157601.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが命令を実行する複数のコアを含むコアドメインと、
複数の係数値を格納する不揮発性ストレージと、
それぞれが前記複数のコアのアクティブなコアの数に関連付けられている複数の最大動作電圧値を、前記複数の係数値に少なくとも部分的に基づいて計算する電圧計算論理と
を備える、プロセッサ。
【請求項２】
対応する最大動作電圧値と、少なくとも１つのプロセッサの制約とに基づいて、前記アクティブなコアの数についての動作電圧を決定する電力コントローラをさらに備える、請求項１に記載のプロセッサ。
【請求項３】
前記複数の係数値は、前記プロセッサの初期化中に取得される、請求項２に記載のプロセッサ。
【請求項４】
前記電力コントローラは、前記複数のコアの前記アクティブなコアの数に基づいて前記動作電圧を決定し、第１のコアの、前記少なくとも１つのプロセッサの制約に基づく前記アクティブなコアの数に関連付けられている最大動作電圧値での実行を回避する、請求項２または３に記載のプロセッサ。
【請求項５】
前記電圧計算論理は、前記複数の係数値を利用して第１の多項式演算を実行することで、第１の数のアクティブなコアについての第１の最大動作電圧値を計算する、請求項１から４の何れか１項に記載のプロセッサ。
【請求項６】
前記電圧計算論理は、前記複数の係数値を利用して第２の多項式演算を実行することで、第２の数のアクティブなコアについての第２の最大動作電圧値を計算する、請求項５に記載のプロセッサ。
【請求項７】
前記電圧計算論理は、ルックアップテーブルの第１のエントリに前記第１の最大動作電圧値を格納し、前記ルックアップテーブルの第２のエントリに前記第２の最大動作電圧値を格納する、請求項６に記載のプロセッサ。
【請求項８】
前記第１の数のアクティブなコアがアクティブであるときに前記第１のエントリにアクセスし、前記第１の最大動作電圧値に少なくとも部分的に基づいて前記第１の数のアクティブなコアのための動作電圧を決定する電力コントローラをさらに備える、請求項７に記載のプロセッサ。
【請求項９】
プロセッサに実行されると、前記プロセッサに、
前記プロセッサのアクティブなコアの数が変化することに呼応して、前記アクティブなコアの数に基づいて前記プロセッサの最大動作電圧を決定する手順と、
前記最大動作電圧と前記プロセッサの少なくとも１つの制約とに基づいて、前記プロセッサについて解決された動作電圧を計算する手順と
を実行させるためのプログラム。
【請求項１０】
前記アクティブなコアの数に基づいてテーブルにアクセスする手順と、
前記テーブルから前記最大動作電圧を取得する手順と
をさらに実行させるための、請求項９に記載のプログラム。
【請求項１１】
前記プロセッサに制約がない場合には、前記解決された動作電圧を前記最大動作電圧として計算する手順をさらに実行させるための、請求項１０に記載のプログラム。
【請求項１２】
前記プロセッサの不揮発性ストレージから係数値のセットを読み出す手順をさらに実行させるための、請求項９に記載のプログラム。
【請求項１３】
前記係数値のセットを利用して最大動作電圧値のセットを計算する手順と、
前記最大動作電圧値のセットをテーブルに格納する手順と
をさらに実行させ、
前記最大動作電圧値のセットに含まれる複数の最大動作電圧値のそれぞれは、前記係数値のセットを利用して異なる方程式に従って計算される、請求項１２に記載のプログラム。
【請求項１４】
前記アクティブなコアの数に基づいて前記テーブルにアクセスする手順と、
前記テーブルから前記最大動作電圧を取得する手順と
をさらに実行させるための、請求項１３に記載のプログラム。
【請求項１５】
前記プロセッサの１つのコアを、第１の動作電圧で動作させ、その後に、前記プロセッサの複数のコアを第２の動作電圧で動作させる手順をさらに実行させ、
前記第１の動作電圧は、前記第２の動作電圧より大きい、請求項９から１４の何れか１項に記載のプログラム。
【請求項１６】
マルチコアプロセッサと、
前記マルチコアプロセッサに連結されたダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）と
を備えるシステムであって、
前記マルチコアプロセッサは、
複数のコアと、
それぞれがアクティブなコアの数の関数である複数の最大動作電圧値を格納するストレージと、
動作電圧を、前記複数の最大動作電圧値の対応する１つ、または、複数のプロセッサの制約の少なくとも１つに基づくクリップ電圧値に動的に制御する電圧制御論理と
を有する、システム。
【請求項１７】
複数の係数値に少なくとも部分的に基づいて、前記複数の最大動作電圧値を計算する電圧計算論理をさらに備える、請求項１６に記載のシステム。
【請求項１８】
前記電圧計算論理は、前記複数の係数値を利用して第１の多項式演算を実行することで、第１の数のアクティブなコアについての第１の最大動作電圧値を計算し、前記複数の係数値を利用して第２の多項式演算を実行することで、第２の数のアクティブなコアについての第２の最大動作電圧値を計算する、請求項１７に記載のシステム。
【請求項１９】
前記電圧制御論理は、前記複数のコアの１つのコアを、第１の動作電圧で動作させ、前記複数のコアの２以上を第２の動作電圧で動作させ、
前記第１の動作電圧は、前記第２の動作電圧より大きい、請求項１６から１８の何れか１項に記載のシステム。
【請求項２０】
前記ストレージは不揮発性ストレージを含む、請求項１６から１９の何れか１項に記載のシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
半導体プロセスおよび論理設計が進化した結果、集積回路デバイスに存在しうる論理の量が増加した。この結果、コンピュータシステム構成は、１つのシステムに１つまたは複数の集積回路が存在するものから、個々の集積回路に複数のハードウェアスレッド、複数のコア、複数のデバイス、および／または、完全なシステムが存在するものへと進化を遂げた。これに加えて、集積回路の密度が増加すると、コンピューティングシステム（エンベデッドシステムからサーバまで）の電力要求が増大した。さらに、ソフトウェアの非効率性、および、そのハードウェアの要件によっても、コンピューティングデバイスのエネルギー消費が増加した。実際、研究のなかには、コンピュ―ティングデバイスが、米国等の国全体の電気需要のかなりの部分を消費している、と示しているものもある。この結果、集積回路のエネルギー効率およびエネルギー保全が切実に求められている。サーバ、デスクトップコンピュータ、ノートブック、Ｕｌｔｒａｂｏｏｋｓ（登録商標）、タブレット、モバイルフォン、プロセッサ、エンベデッドシステム等が益々普及するにつれて（通常のコンピュータ、自動車、およびテレビからバイオテクノロジーまで）、この需要は高まる。
【０００２】
プロセッサ等の半導体においては、通常、熱設計電力（ＴＤＰ）またはゲート酸化物の信頼性によって、最大周波数またはパフォーマンスが制限される。マルチコアプロセッサにおいては、最大周波数またはパフォーマンスは、全てのコアがアクティブなときに電力が制限される傾向にあり、１つのコアが実行されている場合にはゲート酸化物の信頼性によって制限される傾向にある。一般的に、マルチコアプロセッサは、利用モデルに基づき決定された、固定されたコア動作電圧を有している。顧客がプロセッサを１つのコアのみをアクティブにして動作させる場合には、ゲート酸化物の故障率が、ゲート酸化物の故障の目標よりもずっと小さくなる傾向がある。逆に、顧客がプロセッサを全てのコアをアクティブにして動作する場合には、ゲート酸化物の故障率が、ゲート酸化物の故障の目標よりもずっと大きくなる傾向がある。したがって二番目のシナリオでは、ゲート酸化物の故障率が目標の故障率を超える。そして一番目のシナリオでは、１つのコアのシナリオで動作電圧が最適化されないので、パフォーマンスが損なわれる。
【図面の簡単な説明】
【０００３】
【図１Ａ】本発明の一実施形態におけるプロセッサの動作をグラフィックに示す図である。
【０００４】
【図１Ｂ】本発明の一実施形態におけるプロセッサの動作をグラフィックに示す別の図である。
【０００５】
【図２Ａ】本発明の一実施形態における、アクティブなコアの数に、最大動作電圧を関連付けた様子をグラフィックに示す図である。
【０００６】
【図２Ｂ】本発明の一実施形態における、アクティブなコアの数ごとの目標のゲート酸化物の故障率をグラフィックに示す図である。
【０００７】
【図３】本発明の一実施形態におけるシステムの一部のブロック図である。
【０００８】
【図４】本発明の一実施形態における電圧制御論理を示すブロック図である。
【０００９】
【図５Ａ】本発明の一実施形態における最大動作電圧を計算する方法を示すフロー図である。
【００１０】
【図５Ｂ】本発明の一実施形態における、プロセッサの動作電圧を動的に決定する方法のフロー図である。
【００１１】
【図６】本発明の一実施形態におけるプロセッサのブロック図である。
【００１２】
【図７】本発明の別の実施形態におけるマルチドメインプロセッサのブロック図である。
【００１３】
【図８】本発明の一実施形態におけるシステムのブロック図である。
【発明を実施するための形態】
【００１４】
様々な実施形態では、プロセッサまたはその他の半導体デバイスの動作のための最大動作電圧を動的にプログラミングしてよい。多くの実施形態では、この最大動作電圧は、少なくとも一部、プロセッサのアクティビティレベルに基づいていてよい。このような実施形態では、最大動作電圧は、マルチコアプロセッサのアクティブなコアの数に基づいて決定されてよい。この動作電圧を取得するためには複数の異なる方法が考えられるだろう。例えば、プロセッサが、固定された最大動作電圧値のセットを格納してもよい。または、プロセッサの出力調整装置（ＰＣＵ）等の電力コントローラが、これらの値を動的に決定してもよい。いずれの場合であっても、この情報および更なるプロセッサの制約および／または信頼性条件に基づいて、このＰＣＵは、その時点にいくつのコアが利用されているか、に基づいて、解決された動作電圧を決定してよい。このようにすることで、プロセッサは、低いコアカウントで、より高い動作周波数およびパフォーマンスを達成することができ、全てのコア構成において信頼性を保証することができる。最大動作電圧のセットを動的に決定することによって、最適な電圧を計算するために利用されるヒューズの数を低減させることができる。
【００１５】
これに対して、多くのプロセッサが、全てのコアカウント構成において一定の最大動作電圧（Ｖｍａｘ）を印加する。たとえば、１５個のコアをもつ製品は、１５個のコア全てをアクティブにして動作するとき、１つのコアしかアクティブにしないときと同じＶｍａｘを有するだろう。このようなプロセッサが全てのコアをアクティブにして動作すると、動作電圧がしばしば熱電力制限によって制限され、Ｖｍａｘの仕様の信頼性にとって問題にはならない。しかし１つのコアの動作の消費電力はずっと少ないので、Ｖｍａｘがパフォーマンスに対する制約因子となる。
【００１６】
実施形態は、より高いコアカウントで利用可能なＶｍａｘの上部空間（headroom）をなくし、この上部空間のより低いコアカウントでの利用を可能とすることで、高いコアカウントのパフォーマンスに影響を与えることなく、より低いコアカウントでの電圧を増加させる。実施形態はさらに、動作電圧をアクティブなコアの数の関数としてプログラミングすることで、全てのコアカウント構成における故障率（例えば、百万個あたりの欠陥（ＤＰＭ：defects per million））を均等化することができる。Ｎ個のコアをもつプロセッサを想定する。顧客は、Ｎ個のコアから任意の数のコアを動作させると選択することができる。各コア構成のコア動作電圧は、それぞれ異なるコア構成間で、ゲート酸化物の故障率が、目標の故障率と同じになるように選択することができ、Pfail(V1,T1,1,t)=Pfail(V2,T2,2,t)=…=Pfail(Vm,Tm,m,t)…=Pfail(Vn,Tn,n,t) = 目標の故障率によって得られる。
【００１７】
ここでPfail (Vm,Tm,m,t)は、ｍ個のコアがアクティブなとき、時間ｔ、温度Ｔｍ、電圧Ｖｍのときのゲート酸化物の故障率である。
【００１８】
図１Ａを参照すると、全てのコア構成において故障率が均等化されている、本発明の一実施形態におけるプロセッサの動作がグラフィックに示されている。言い換えると、アクティブなコアの数に関わらず（１つのアクティブなコア（Ｐ０１）に対して全てのコアがアクティブである（Ｐ０ｎ）として示されている）、故障率は固定値に維持されている（図１Ａの実線を参照）。これに対して、固定された最大動作電圧を利用すると、故障率は、パフォーマンスレベル（例えば、アクティブなコアの数）に応じて変化する（図１Ａの破線を参照）。
【００１９】
図１Ｂに示すように、マルチコアプロセッサの全てのコア構成においてゲート酸化物の故障率が固定されている場合には、最大動作電圧は、動作電圧に曝されるトランジスタ幅の総量の関数である。総デバイス幅がより小さい場合（図１Ｂで、ｚの値が、より小さい）には、ある最小在庫管理単位（ＳＫＵ：stock keeping unit）の故障率バジェットについて、より高い最大動作電圧が得られ、これは、電圧に曝されるトランジスタサイズの量が少ない、という意味である。
【００２０】
本発明の一実施形態を利用すると、マルチコアプロセッサの１つのコア（または少ない数のコア）のみがアクティブなときには、コアは、より高い動作電圧で動作してよい。ある具体的な一例では、コアは、約３０ミリボルト（ｍＶ）高い電圧で（例えば、１．０Ｖの代わりに、１．０３Ｖで）動作してよい。このようにすると、ターボ動作モードで、より高い動作周波数を達成することができる。これと同じ例で、ターボモードで動作する１つのコアは、プロセッサについて１つの最大動作電圧が指定されていた場合よりも、１ビン高い（一実施形態では、１ビンは、１００メガヘルツ（ＭＨｚ）に相当する）周波数で動作してよい。実施形態はさらに、全てのコア構成で目標の故障率を満たし、製品をより信頼性高くする生成することができるので、顧客が実際の当該製品をどのように利用するか、とは独立している。
【００２１】
図２Ａを参照すると、アクティブなコアの数に、最大動作電圧を関連付けた様子をグラフィックに示す図である。図からわかるように、本発明の一実施形態を利用することで、曲線２０が示すような、アクティブなコアの数に応じて可変の最大動作電圧を達成することができる。これに対して、従来のプロセッサは、曲線２５が示すような、アクティブなコアの数に関わらず１つの最大動作電圧を提供する。
【００２２】
図２Ｂを参照すると、アクティブなコアの数ごとの目標のゲート酸化物の故障率がグラフィックに示されている。本発明の一実施形態を利用すると、曲線３０に示すような、アクティブなコアの数に関わらず固定された目標の故障率を達成することができる。これに対して、従来のプロセッサにおけるような、コアの数に関わらず固定された動作電圧を利用することにより、曲線３５に示すような、幅広く変化する目標の故障率を達成することができる。
【００２３】
図３を参照すると、本発明の一実施形態におけるシステムの一部のブロック図が示されている。図３に示すように、システム１００は、マルチコアプロセッサとして示されているプロセッサ１１０を含む、様々なコンポーネントを含んでよい。プロセッサ１１０は、一次調整電圧をプロセッサ１１０に供給するべく第１の電圧変換を実行することができる外部電圧調整器１６０を介して電源１５０に連結されていてよい。
【００２４】
図からわかるように、プロセッサ１１０は、複数のコア１２０ａから１２０ｎを含むシングルダイのプロセッサソケットであってよい。加えて、各コアが、電圧調整器１２５ａから１２５ｎにそれぞれ関連付けられ、各個々のコアの電圧、並びに、電力およびパフォーマンスの細かい制御（fine-grained control）が行われてよい。このようにすることで、各コアが、独立した電圧および周波数で動作することができ、高い柔軟性を可能とし、電力消費をパフォーマンスに均衡させるための幅広い機会を提供することができる。
【００２５】
図３の参照を続けると、プロセッサ内には、入出力インタフェース１３２、別のインタフェース１３４、および統合メモリコントローラ１３６を含む追加のコンポーネントが存在していてよい。図からわかるように、これらコンポーネントのそれぞれは、別の統合電圧調整器１２５ｘによって電力供給されてよい。一実施形態では、インタフェース１３２は、物理レイヤ、リンクレイヤ、および、プロトコルレイヤを含む複数のレイヤを含むキャッシュコヒーレンスプロトコルのポイントツーポイント（ＰｔＰ）リンクを提供するＩｎｔｅｌ（登録商標）Ｑｕｉｃｋ  Ｐａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＱＰＩ）プロトコルに則っていてよい。他方、インタフェース１３４は、Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ（ＰＣＩｅ（登録商標）Ｓｐｅｃｉｆｉｃａｔｉｏｎ（例えばＰＣＩ  Ｅｘｐｒｅｓｓ（登録商標）Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｂａｓｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  ｖｅｒｓｉｏｎ２．０（２００７年１月１７日公開））に則っていてよい。
【００２６】
さらに、プロセッサ１１０に対する電力管理処理を実行するためのハードウェア、ソフトウェア、および／または、ファームウェアを含んでよい出力調整装置（ＰＣＵ）１３８が示されている。様々な実施形態では、ＰＣＵ１３８は、本発明の一実施形態においては、アクティブなコアの数に基づいて、最大動作電圧および／または他の動作パラメータを動的に制御する論理を含んでよい。さらに、ＰＣＵ１３８は、専用インタフェースを介して外部電圧調整器１６０に連結されてよい。このようにすることで、ＰＣＵ１３８は、電圧調整器に対して、要求されている調整電圧をプロセッサに提供するよう命令することができる。
【００２７】
図面をわかりやすくする目的から図示していないが、プロセッサ１１０には、さらなるアンコア論理等の追加のコンポーネントおよびその他のコンポーネント（例えば内部メモリ（例えば１以上のキャッシュメモリ階層レベル））が存在していてもよい。さらに、図３の実装例では統合電圧調整器を含むとして示されているが、実施形態はこれに限定はされない。
【００２８】
以下の実施形態は、特定の集積回路における（たとえば、コンピューティングプラットフォームまたはプロセッサにおける）エネルギー保全およびエネルギー効率に関して説明が行われるが、他の種類の集積回路および論理デバイスには他の実施形態を適用することができる。本明細書に記載する実施形態と同様の技術および教示を、エネルギー効率およびエネルギー保全を高めることで恩恵を受ける可能性がある他の種類の回路または半導体デバイスに適用してもよい。例えば、開示される実施形態は、任意の具体的な種類のコンピュータシステムに限定されず、ハンドヘルドデバイス、システムオンチップ（ＳｏＣ）およびエンベデッドアプリケーション等のその他のデバイスで使用されてもよい。ハンドヘルドデバイスの数例には、セルラーフォン、インターネットプロトコルデバイス、デジタルカメラ、情報携帯端末（ＰＤＡ）、および、ハンドヘルドＰＣが含まれる。エンベデッドアプリケーションは、通常、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、ネットワークコンピュータ（ＮｅｔＰＣ）、セットトップボックス、ネットワークハブ、ワイドエリアネットワーク（ＷＡＮ）スイッチ、または、後述する機能および処理を実行することができるその他のシステムを含む。さらに、本明細書に記載する装置、方法、および、システムは、物理的なコンピューティングデバイスに限定されず、エネルギー保全および効率のためのソフトウェアによる最適化に関するものであってもよい。以下の記載から容易に明らかになるであろうが、本明細書に記載する方法、装置、および、システムの実施形態は（ハードウェア、ファームウェア、ソフトウェア、またはこれらの組み合わせいずれに関するものであっても）、米国経済の大部分を包括する製品における電力保全およびエネルギー効率等に関する「環境保全技術」の将来に欠かせないものである。
【００２９】
本明細書に記載する構成可能な電圧および／または他の動作パラメータ制御は、アドバンスト・コンフィギュレーション・アンド・プラットフォーム・インタフェース（ＡＣＰＩ）規格（例えば２００６年１０月１０日公開の改定版３．０ｂ）などのオペレーティングシステム（ＯＳ）ベースのメカニズムから独立したものであっても、オペレーティングシステム（ＯＳ）ベースのメカニズムを補完するものであってもよい。ＡＣＰＩによれば、プロセッサは、様々なパフォーマンス状態またはレベル（つまりＰ０からＰＮ）で動作することができる。一般的には、Ｐ１パフォーマンス状態は、ＯＳが要求することができる、保証されている最高のパフォーマンス状態に対応していてよい。このＰ１状態に加えて、ＯＳはさらに、より高いパフォーマンス状態（つまりＰ０状態）を要求することができる。ゆえに、このＰ０状態は、電力および／または熱バジェットが利用可能なときに、プロセッサハードウェアが、プロセッサまたは少なくともその部分を、保証されている周波数より高い周波数で動作させるよう構成することができる日和見的（opportunistic）またはターボモード状態であってよい。多くの実装例では、プロセッサが、保証されている最大周波数を超える、複数のいわゆるビン周波数（特定のプロセッサの最大ピーク周波数を超えるＰ１周波数とも称される）を、製造中にプロセッサ内にヒューズされた、または書き込まれたものとして含むことができる。加えて、ＡＣＰＩでは、プロセッサが、様々な電力状態またはレベルで動作することができる。電力状態に関しては、ＡＣＰＩは、一般的にＣ状態、Ｃ０、Ｃ１、からＣｎ状態と称される、それぞれ異なる電力消費状態を特定する。コアがアクティブなときにはＣ０状態で実行されており、コアがアイドルの場合には、コアの低電力状態（コアの非ゼロのＣ状態とも称される（例えばＣ１−Ｃ６状態））にされ、各Ｃ状態は、より低い電力消費レベルである（Ｃ６がＣ１よりも深い低電力状態である、等である）。
【００３０】
本発明の範囲はこの点に限定はされないが、一実施形態では、電圧のルックアップテーブルを提供して、それぞれがコアの数の関数である最大動作電圧のセットを格納してよい。この電圧セットは、製品の設計または特性評価（characterization）の段階で決定され、不揮発性ストレージに格納されてよい。しかし、テーブルをポピュレートするためのコアカウントおよび試験量の増加を鑑みると、他の実施形態では、Ｖｍａｘ値のセットを、コアカウントに基づいて（たとえば、線形方程式、多項式、そのたの曲線の当てはめに従って）モデリングしてよい。一実施形態では、ＰＣＵは、この最大動作電圧値のセットの計算を、１以上の方程式に基づいて行ってよい。このような方程式は、デバイスの特性評価中に決定され製造／試験中にプロセッサに格納される係数値のセットを利用してよい。
【００３１】
一部の実施形態では三次多項式を利用して、一定の数のアクティブなコアの最大動作電圧を計算してもよいし、他の実施形態では、一次関数を利用することで、ヒューズビット要件を低減させてもよい。
【００３２】
図４を参照すると、本発明の一実施形態における電圧制御論理を示すブロック図が示されている。図４に示すように、論理２００は、プロセッサの一部であってよく、より詳しくは、ＰＣＵの論理内に存在していてよい。一般的には、論理２００は、プロセッサのアクティブなコアが動作することができる動作電圧を決定するよう動作する。より詳しくは、様々な異なる情報に基づいて、論理２００が、いわゆる電圧ＩＤ（ＶＩＤ）の形式で動作電圧を計算してよい。このＶＩＤは、１以上の電圧調整器に提供されることで、１以上の電圧調整器に、適切な電圧レベルの動作電圧を生成させることができるデジタルコードである。一般的には、このＶＩＤを受信する電圧調整モジュールは、値を、電圧調整器が電力供給する回路に供給すべき動作電圧に変換する。本明細書に記載する実施形態は、動的に変化することができる最大動作電圧を、コアの数に基づいて印加することができるが、プロセッサの他の部分（たとえばシステムエージェントドメインまたはその他のプロセッサ回路）は、固定された動作電圧で動作することができる。加えて、他のプロセッサ回路（例えば、１以上のグラフィックプロセッサを含むグラフィックドメイン）も、本明細書に記載する、動的に変化することができる最大動作電圧の恩恵を享受することができる。したがって、本明細書に記載する実施形態は、アクティブなコアの数に基づいて最大動作電圧を制御することに関して説明されるが、アクティブグラフィックプロセッサまたはマルチドメインプロセッサのその他の処理エンジンの数に基づいて、同様の分析を実行することもできる。
【００３３】
図４に示されているように、論理２００は、様々なコンポーネントを含む。先ず、不揮発性ストレージ２１０は、複数の係数値２１２０−２１２ｎを含んでよい。不揮発性ストレージ２１０は、一実施形態では、半導体ダイの製造中に書き込まれ、または、ヒューズされる、プロセッサのヒューズベースのストレージまたはその他の不揮発性ストレージであってよい。一般的には、これらの係数値を利用することで、プロセッサの、ある数のアクティブなコアについて最大動作電圧が決定されてよい。つまり、本明細書では、１つの固定された最大動作電圧ではなくて、最大動作電圧のセットを計算して、動的な動作中にアクティブなコアの量についての実際の動作電圧を決定する際に利用することができる。
【００３４】
なお、本明細書では係数値を不揮発性ストレージ２１０内に格納するものとして説明するが、本発明の開示の範囲はこの点に限定はされず、他の実施形態では、係数値の代わりに計算費用を低減させるために（より大きなストレージの要件と引き換えに）、それぞれが、ある数のアクティブなコアに関連付けられている最大動作電圧のセットを不揮発性ストレージ２１０に格納してよい。
【００３５】
図示されている実装例では、不揮発性ストレージ２１０が、最大電圧計算論理２２０に連結されている。論理２２０は、不揮発性ストレージ２１０から取得した係数値を利用して、アクティブなコアの各可能な数について最大動作電圧を決定するよう構成されている。一実施形態では、アクティブなコアの各可能な数について、論理２２０は、所与の多項式等の所与の方程式で係数値を利用して、それぞれ異なる計算を実行してよい。本発明の範囲はこの点に限定はされないが、一実施形態では、最大動作電圧の計算の少なくとも一部で一次多項式を利用することができ、最大動作電圧の計算の他の部分で二次または三次多項式計算を利用することができる。論理２２０はしたがって、複数の最大動作電圧値を計算し、複数の最大動作電圧値のそれぞれが、ルックアップテーブル２３０の複数のエントリ２３２０−２３２ｎの対応するものに格納されてよい。一実施形態では、ルックアップテーブル２３０は、ＰＣＵのストレージまたはプロセッサのその他の部分内に実装されてよい。
【００３６】
図４の参照を続けると、通常のプロセッサ処理中に、アクティブなコアの数、および、プロセッサの様々な動作パラメータ（たとえば、温度、電力消費レベル、熱設計電力（ＴＤＰ）、電気設計ポイント（ＥＤＰ））、並びに、その他の動作パラメータに基づいて、電圧決定論理２４０は、プロセッサのコアを動的に動作させるのに適した動作電圧を決定してよい。一実施形態では、論理２４０が、解決した電圧が、一定数のアクティブなコアについてルックアップテーブル２３０から取得した最大動作電圧およびＴＤＰ、ＥＤＰ等を含む様々なプロセッサの制約に基づくその他の電圧値のうちの最小値になるような、最少動作を実行してよい。この決定された電圧は、ＶＩＤ値の形態であってよく、ＶＩＤ値は、上述したように、１以上の電圧調整器に提供することができる。図４の実施形態では、このハイレベルで示されているが、本発明の範囲はこの点に限定はされない点を理解されたい。例えば別の実施形態では、論理２００が、それぞれが異なる数のアクティブなコア（不揮発性ストレージ２１０に格納されてよい）および電圧決定論理２４０に関連付けられているヒューズされた最大動作電圧値を利用して実装されてよく、このような実施形態では、最大電圧計算論理２２０およびルックアップテーブル２３０が不要となる。もちろん、この他の実装例も可能である。
【００３７】
図５Ａを参照すると、本発明の一実施形態における最大動作電圧を計算する方法を示すフロー図が示されている。図５Ａでは、方法３００が、プロセッサの論理によって実行されてよい。より詳しくは、一実施形態では、方法３００が、ＰＣＵの電圧制御論理によって実行されてよい。しかし、他の実施形態では、この論理を、独立型の論理として、または、プロセッサの別の部分の一部として、実装することもできる。一般的には、方法３００は、プロセッサのリセットシーケンスごとに（たとえばプロセッサの電力onのシーケンス中に）実行されうる、最大動作電圧値のセットを計算するために利用されてよい。
【００３８】
方法３００は、係数値のセットを読み出すことにより開始されてよい（ブロック３１０）。一実施形態では、これらの係数値は、製造時に書き込まれるヒューズストレージ等の不揮発性ストレージから取得されてよい。図５Ａに示す実施形態では、これらの係数値が４つ（ｘ０−ｘ３）、読み出されてよい。次いで、ブロック３２０で、最大動作電圧値のセットを計算してストレージに格納することができる。一実施形態では、ストレージは、それぞれが、アクティブなコアの数を対応する最大動作電圧に関連づける複数のエントリを含む、ＰＣＵ内のルックアップテーブルであってよい。一実施形態では、各アクティブなコアの数に対して、同じ係数値のセットを利用して、それぞれ異なる計算を実行してよい。たとえば、１つのアクティブなコアの一実施形態では、第１の多項式（つまりx0+x1+x2+x3）を利用して、対応する最大動作電圧値を生成してよい。２つのアクティブなコアについて、それぞれ異なる多項式（つまりx0+2x1+4x2+8x3）が利用されてよい。最後に、Ｎ個のアクティブなコアについて、また別の多項式（つまりx0+x1n+x2n2+x3n3）を利用することで、最大動作電圧値を決定してよい。ブロック３１０および３２０で行われるこれらの演算は、プロセッサの電力onイベントに一度実行されてよい。
【００３９】
図５Ｂを参照すると、本発明の一実施形態における、プロセッサの動作電圧を動的に決定する方法のフロー図である。方法３５０は、一実施形態では、ＰＣＵの電圧制御論理によって実行されてよい。図からわかるように、ダイアモンド３６０において、コアカウントが変更されたかを決定することができる。一実施形態では、このコアカウントの変更は、システムソフトウェア（たとえばＯＳ、ファームウェア、ＶＭＭ，またはアプリケーションであってもよい）が、ＰＣＵに対して、コアを異なるアクティビティ状態にするよう要求する場合に生じうる。コアカウントが変更されたと決定されると、制御がブロック３７０に移行して、アクティブなコアの数に基づいて適切な最大動作電圧（Ｖｍａｘ）が決定されてよい。つまり、通常動作中には、プロセッサが、継続してアクティブなコアの数をトラッキングして、ルックアップテーブルから、対応するＶｍａｘの限界値（limit）にアクセスしてよい。一実施形態では、アクティブなコアの数に基づいて、ルックアップテーブルにアクセスすることができ、対応する最大動作電圧値を取得することができる。一実施形態では、この取得された最大動作電圧値を、ＰＣＵの構成レジスタ等の構成ストレージに格納してよい。
【００４０】
次に制御はブロック３８０に移行して、この最大動作電圧値に少なくとも部分的に基づいて、実際の動作電圧値を決定してよい。より詳しくは、プロセッサの様々な信頼性条件に基づいてＶＩＤを決定してよいが、信頼性条件により、動作電圧は、利用可能な最大動作電圧より低く決定される場合がある。信頼性条件または制約（reliability of conditions or constraints）の例には、ＴＤＰ，ＥＤＰ、熱設計電流（Ｉｃｃｍａｘ）、および、プロセッサの温度が含まれる。図５Ｂの実施形態は、このハイレベルで示されているが、本発明の範囲はこの点に限定はされない点を理解されたい。
【００４１】
本発明の一実施形態を利用することで、過度の利用モデルに依存した消耗（excessive usage model dependent wearout）を低減させることができる。これに対して、従来のスキームは、利用モデルについて、特に、プロセッサがＰ１、Ｐ０、Ｐｎ等のＰ状態にある時間の量について、一定の仮定を行う必要がある。こういった利用時間の条件は、しばしば、過去の統計および平均に基づく仮定に合致しない具体的な利用条件に基づいて平均化されており、これにより仕様を超える消耗が発生する場合がある。したがって実施形態は、ゲート酸化物のＤＰＭを増加させることなく、より高いＶｍａｘおよび、対応するより高い１つのスレッド／低コアカウントパフォーマンスを可能とする。
【００４２】
実施形態は、サーバプロセッサ、デスクトッププロセッサ、モバイルプロセッサ等を含む様々な市場のプロセッサに実装することができる。図６を参照すると、本発明の一実施形態におけるプロセッサのブロック図が示されている。図６に示されているように、プロセッサ４００は、複数のコア410a - 410nを含むマルチコアプロセッサであってよい。一実施形態では、これら各コアが、独立した電力ドメインであってよく、ワークロードに基づいて、アクティブ状態および／またはターボモードに出入りするよう構成することができる。様々なコアを、インターコネクト４１５を介して様々なコンポーネントを含むシステムエージェントまたはアンコア４２０に連結してよい。図からわかるように、アンコア４２０は、ラストレベルキャッシュであってよい共有キャッシュ４３０を含んでよい。加えて、アンコアは、統合メモリコントローラ４４０、様々なインタフェース４５０、および、出力調整装置４５５を含んでよい。
【００４３】
様々な実施形態では、出力調整装置４５５は、本発明の一実施形態に則った電圧制御論理４５９を含んでよい。上述したように、この論理は、最大動作電圧値のセットを決定して、実際の動作電圧（アクティブなコアの数に依存している）を、アクティブなコアの数に対応する最大動作電圧値より低くてよい、解決された値に動的に制限するよう構成されている。
【００４４】
図６の参照をさらに続けると、プロセッサ４００が、例えばメモリバスを介して、システムメモリ４６０と通信してよい。加えて、インタフェース４５０によって、周辺デバイス、大容量ストレージ等の様々なオフチップのコンポーネントに接続してよい。図６の実施形態にはこの具体的な実装例が示されているが、本発明の範囲はこの点に限定はされない。
【００４５】
図７を参照すると、本発明の別の実施形態におけるマルチドメインプロセッサのブロック図が示されている。図７の実施形態に示されているプロセッサ５００は、複数のドメインを含む。具体的には、コアドメイン５１０が、複数のコア5100-510nを含んでよく、グラフィックドメイン５２０が、１以上のグラフィックエンジンを含んでよく、システムエージェントドメイン５５０がさらに存在していてよい。一部の実施形態では、システムエージェントドメイン５５０が、コアドメインから独立した周波数で実行されてよく、電力制御イベントおよび電力管理を処理すべく、常に電力供給された状態を維持し、ドメイン５１０および５２０を、ハイおよびロー電力状態に動的に出入りすることができるよう制御することができるようにする。ドメイン５１０および５２０はそれぞれ異なる電圧および／または電力で動作してよい。３つのドメインのみが図示されているが、本発明の範囲はこの点に限定はされず、他の実施形態ではさらなるドメインが存在していてもよい。たとえば、それぞれが少なくとも１つのコアを含む複数のコアドメインが存在していてよい。
【００４６】
一般的には、各コア５１０は、さらに、様々な実行ユニットおよびさらなる処理エレメントに加えて、低レベルキャッシュを含んでよい。この代わりに、様々なコアを互いに、および、最終レベルキャッシュ（ＬＬＣ）５４００  -  ５４０ｎの複数のユニットから形成される共有キャッシュメモリに連結してよい。様々な実施形態では、ＬＬＣ５４０が、コアおよびグラフィックエンジン、並びに、様々な媒体処理回路の間で共有されてよい。図からわかるように、リングインターコネクト５３０は、コア同士を連結して、コア、グラフィックドメイン５２０、およびシステムエージェント回路５５０の間に相互接続を提供する。一実施形態では、インターコネクト５３０は、コアドメインの一部であってよい。しかし他の実施形態では、リングインターコネクトが自身のドメインであってもよい。
【００４７】
さらに図からわかるように、システムエージェントドメイン５５０が、関連するディスプレイに対する制御およびインタフェースを提供してよいディスプレイコントローラ５５２を含んでよい。さらに図からわかるように、システムエージェントドメイン５５０が、本発明の一実施形態における電圧制御論理５５９を含むことができる出力調整装置５５５を含むことで、本明細書で説明する最大動作電圧の構成可能な動的制御を可能としてよい。様々な実施形態では、この論理は、図４に示すよう構成されてよく、図５Ａおよび図５Ｂに関して上述したアルゴリズムを実行してよい。
【００４８】
さらに図７からわかるように、プロセッサ５００はさらに、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）等のシステムメモリにインタフェースを提供することができる統合メモリコントローラ（ＩＭＣ）５７０を含むことができる。プロセッサと他の回路との間の相互接続を可能とするための複数のインタフェース5800 - 580nが存在していてもよい。たとえば、一実施形態では、少なくとも１つのダイレクト・メディア・インタフェース（ＤＭＩ）インタフェースと、１以上のＰＣＩ  Ｅｘｐｒｅｓｓ（登録商標）（Peripheral Component Interconnect Express）（ＰＣＩｅ（登録商標））インタフェースとを含んでよい。またさらに、追加のプロセッサまたは他の回路等の他のエージェント間の通信を提供するための、Ｉｎｔｅｌ（登録商標）Ｑｕｉｃｋ  Ｐａｔｈ  Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＱＰＩ）プロトコルに則った１以上のインタフェースも提供されてよい。図７の実施形態は、このハイレベルで示されているが、本発明の範囲はこの点に限定はされない。
【００４９】
実施形態は様々な種類のシステムに実装されてよい。図８を参照すると、本発明の一実施形態におけるシステムのブロック図が示されている。図８に示されているように、マルチプロセッサシステム６００は、ポイントツーポイントインターコネクトシステムであり、ポイントツーポントインターコネクト６５０を介して連結された第１のプロセッサ６７０と第２のプロセッサ６８０とを含む。図６に示されているように、プロセッサ６７０および６８０のそれぞれは、第１のプロセッサコアおよび第２のプロセッサコア（つまりプロセッサコア６７４ａおよび６７４ｂおよびプロセッサコア６８４ａおよび６８４ｂ）を含むマルチコアプロセッサであってよいが、プロセッサには潜在的にこれよりずっと多い数のコアが存在していてよい。プロセッサのそれぞれは、本明細書に記載する動的動作電圧制御を実行するための、ＰＣＵまたはその他の論理を含むことができる。
【００５０】
図８の参照を続けると、第１のプロセッサ６７０がさらに、メモリコントローラハブ（ＭＣＨ）６７２と、ポイントツーポイント（Ｐ−Ｐ）インタフェース６７６および６７８を含む。同様に、第２のプロセッサ６８０も、ＭＣＨ６８２並びにＰ−Ｐインタフェース６８６および６８８を含む。図６に示すように、ＭＣＨ６７２および６８２は、それぞれのプロセッサにローカルに取り付けられたシステムメモリ（例えばＤＲＡＭ）の部分であってよいそれぞれのメモリ（つまり、メモリ６３２とメモリ６３４）に該プロセッサを連結する。第１のプロセッサ６７０および第２のプロセッサ６８０は、Ｐ−Ｐインターコネクト６６２および６６４をそれぞれ介してチップセット６９０に連結されてよい。図８に示すように、チップセット６９０はＰ−Ｐインタフェース６９４および６９８を含む。
【００５１】
さらに、チップセット６９０は、チップセット６９０を高いパフォーマンスのグラフィックエンジン６３８に、Ｐ−Ｐインターコネクト６３９によって連結するためのインタフェース６９２を含む。チップセット６９０は、インタフェース６９６を介して第１のバス６１６に連結されてよい。図８に示されているように、様々な入出力（Ｉ／Ｏ）デバイス６１４が、第１のバス６１６を第２のバス６２０に連結するバスブリッジ６１８とともに、第１のバス６１６に連結されてよい。たとえば、一実施形態では、キーボード／マウス６２２、通信デバイス６２６、および、コード６３０を含んでよいデータ記憶ユニット６２８（例えばディスクドライブまたはその他の大容量記憶デバイス等）を含む様々なデバイスが、第２のバス６２０に連結されてよい。さらに、オーディオＩ／Ｏ６２４が第２のバス６２０に連結されてよい。実施形態は、スマートセルラー電話器、タブレットコンピュータ、ネットブック、Ｕｌｔｒａｂｏｏｋ（登録商標）等のモバイルデバイスを含む他の種類のシステムに組み込むことができる。
【００５２】
以下の例は、さらなる実施形態に関している。一例では、プロセッサが、それぞれが命令を実行する複数のコアと、複数の係数値を格納するための不揮発性ストレージと、それぞれが複数のコアのアクティブなコアの数に関連付けられている複数の最大動作電圧値を、複数の係数値に少なくとも部分的に基づいて計算する電圧計算論理とを含むコアドメインを含む。
【００５３】
一例では、電力コントローラが、対応する最大動作電圧値と、少なくとも１つのプロセッサの制約とに基づいて、アクティブなコアの数についての動作電圧を決定する。
【００５４】
一例では、複数の係数値は、プロセッサの初期化中に取得される。
【００５５】
一例では、電力コントローラは、複数のコアのアクティブなコアの数に基づいて動作電圧を決定し、第１のコアの、少なくとも１つのプロセッサの制約に基づくアクティブなコアの数に関連付けられている最大動作電圧値での実行を回避する。
【００５６】
一例では、電圧計算論理は、係数値を利用して第１の多項式演算を実行することで、第１の数のアクティブなコアについての第１の最大動作電圧値を計算する。
【００５７】
一例では、電圧計算論理は、係数値を利用して第２の多項式演算を実行することで、第２の数のアクティブなコアについての第２の最大動作電圧値を計算する。
【００５８】
一例では、電圧計算論理は、ルックアップテーブルの第１のエントリに第１の最大動作電圧値を格納し、ルックアップテーブルの第２のエントリに第２の最大動作電圧値を格納する。
【００５９】
一例では、プロセッサが、第１の数のアクティブなコアがアクティブであるときに第１のエントリにアクセスし、第１の最大動作電圧値に少なくとも部分的に基づいて第１の数のアクティブなコアのための動作電圧を決定する電力コントローラをさらに備える。
【００６０】
上述したプロセッサは、様々な手段を利用して実装することができる点に留意されたい。
【００６１】
一例では、プロセッサは、ユーザ機器の接触式のデバイスに組み込まれたシステムオンチップ（ＳｏＣ）を含む。
【００６２】
別の例は、命令を格納した機械可読媒体であり、命令が機械により実行されると、機械に、プロセッサのアクティブなコアの数が変化することに呼応して、アクティブなコアの数に基づいてプロセッサの最大動作電圧を決定する段階と、最大動作電圧とプロセッサの少なくとも１つの制約とに基づいて、プロセッサについて解決された動作電圧を計算する段階とを含む方法を実行させる。
【００６３】
一例では、方法はさらに、アクティブなコアの数に基づいてテーブルにアクセスする段階と、テーブルから最大動作電圧を取得する段階とを含む。
【００６４】
一例では、方法はさらに、プロセッサに制約がない場合には、解決された動作電圧を最大動作電圧として計算する段階を含む。
【００６５】
一例では、方法はさらに、プロセッサの不揮発性ストレージから係数値のセットを読み出す段階を含む。
【００６６】
一例では、方法はさらに、係数値のセットを利用して最大動作電圧値のセットを計算する段階と、最大動作電圧値のセットをテーブルに格納する段階とをさらに含み、最大動作電圧値のセットのそれぞれは、係数値のセットを利用して異なる方程式に従って計算される。
【００６７】
一例では、方法はさらに、アクティブなコアの数に基づいてテーブルにアクセスする段階と、テーブルから最大動作電圧を取得する段階とを含む。
【００６８】
一例では、方法はさらに、プロセッサの１つのコアを、第１の動作電圧で動作させ、その後に、プロセッサの複数のコアを第２の動作電圧で動作させる段階を含み、第１の動作電圧は、第２の動作電圧より大きい。
【００６９】
一例では、装置が、上述した方法を実行する手段を備える。
【００７０】
別の例では、マルチコアプロセッサと、マルチコアプロセッサに連結されたダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）とを備えるシステムであって、マルチコアプロセッサは、複数のコアと、それぞれがアクティブなコアの数の関数である複数の最大動作電圧値を格納するストレージと、動作電圧を、複数の最大動作電圧値の対応する１つ、または、複数のプロセッサの制約の少なくとも１つに基づくクリップ電圧値に、動的に制御する電圧制御論理とを有する、システムが開示される。
【００７１】
一例では、電圧計算論理が、複数の係数値に少なくとも部分的に基づいて、複数の最大動作電圧値を計算する。
【００７２】
一例では、電圧計算論理は、複数の係数値を利用して第１の多項式演算を実行することで、第１の数のアクティブなコアについての第１の最大動作電圧値を計算し、複数の係数値を利用して第２の多項式演算を実行することで、第２の数のアクティブなコアについての第２の最大動作電圧値を計算する。
【００７３】
一例では、電圧制御論理は、複数のコアの１つのコアを、第１の動作電圧で動作させ、複数のコアの２以上を第２の動作電圧で動作させ、第１の動作電圧は、第２の動作電圧より大きい。
【００７４】
一例では、ストレージは不揮発性ストレージを含む。
【００７５】
一例では、命令を含むコンピュータ可読媒体が、上述した例のいずれかの方法を実行する。
【００７６】
別の例では、プロセッサが、それぞれが命令を実行する複数のコアを含むコアドメインと、複数の係数値を格納する不揮発性ストレージと、それぞれが複数のコアのアクティブなコアの数に関連付けられている複数の最大動作電圧値を、複数の係数値に少なくとも部分的に基づいて計算する電圧計算手段とを備える。
【００７７】
一例では、電力制御手段が、対応する最大動作電圧値と、少なくとも１つのプロセッサの制約とに基づいて、アクティブなコアの数についての動作電圧を決定する。
【００７８】
一例では、複数の係数値は、プロセッサの初期化中に取得される。
【００７９】
一例では、電力制御手段は、複数のコアのアクティブなコアの数に基づいて動作電圧を決定し、第１のコアの、少なくとも１つのプロセッサの制約に基づくアクティブなコアの数に関連付けられている最大動作電圧値での実行を回避する。
【００８０】
一例では、電圧計算手段は、係数値を利用して第１の多項式演算を実行することで、第１の数のアクティブなコアについての第１の最大動作電圧値を計算する。
【００８１】
一例では、電圧計算手段は、係数値を利用して第２の多項式演算を実行することで、第２の数のアクティブなコアについての第２の最大動作電圧値を計算する。
【００８２】
一例では、電圧計算手段は、ルックアップテーブルの第１のエントリに第１の最大動作電圧値を格納し、ルックアップテーブルの第２のエントリに第２の最大動作電圧値を格納する。
【００８３】
一例では、プロセッサは、第１の数のアクティブなコアがアクティブであるときに第１のエントリにアクセスし、第１の最大動作電圧値に少なくとも部分的に基づいて第１の数のアクティブなコアのための動作電圧を決定する電力制御手段をさらに備える。
【００８４】
別の例では、システムは、ディスプレイとメモリとを含み、上述した例の１以上のプロセッサを含む。
【００８５】
別の例では、方法が、プロセッサのアクティブなコアの数が変化することに呼応して、アクティブなコアの数に基づいてプロセッサの最大動作電圧を決定する段階と、最大動作電圧とプロセッサの少なくとも１つの制約とに基づいて、プロセッサについて解決された動作電圧を計算する段階とを備える。
【００８６】
一例では、方法は、プロセッサに制約がない場合には、解決された動作電圧を最大動作電圧として計算する段階を備える。
【００８７】
一例では、方法は、プロセッサの不揮発性ストレージから係数値のセットを読み出す段階と、係数値のセットを利用して最大動作電圧値のセットを計算する段階と、最大動作電圧値のセットをテーブルに格納する段階とをさらに備え、最大動作電圧値のセットのそれぞれは、係数値のセットを利用して異なる方程式に従って計算される。
【００８８】
一例では、方法が、プロセッサの１つのコアを、第１の動作電圧で動作させ、その後に、プロセッサの複数のコアを第２の動作電圧で動作させる段階をさらに備え、第１の動作電圧は、第２の動作電圧より大きい。
【００８９】
別の例では、命令を含むコンピュータ可読媒体が、上述した例のいずれかの方法を実行する。
【００９０】
別の例では、装置が、上述した例のいずれかの方法を実行する手段を含む。
【００９１】
実施形態は、多くの異なる種類のシステムで利用されてよい。例えば、一実施形態では、通信デバイスを、ここに記載する様々な方法および技術を実行するよう構成することができる。  もちろん、本発明の範囲は通信デバイスに限定はされず、他の実施形態は、命令を処理する他の種類の装置を対象とすることもできるし、または、コンピューティングデバイスで実行されることに呼応して、デバイスに、ここに記載されている方法および技術の１以上を実行させる命令を含む１以上の機械可読媒体を対象とすることもできる。
【００９２】
実施形態はコードで実装されてよく、システムを、命令を実行するようプログラミングするために利用することができる命令を格納した持続性の記憶媒体に格納されていてよい。記憶媒体は、これらに限定はされないが、フロッピー（登録商標）ディスク、光ディスク、固体ドライブ（ＳＳＤ）、ＣＤ−ＲＯＭ、ＣＤ−ＲＷ、および光磁気ディスク、半導体デバイス（たとえば読み取り専用メモリ（ＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＥＰＲＯＭ、フラッシュメモリ、ＥＥＰＲＯＭ等のランダムアクセスメモリ（ＲＡＭ））、磁気カードまたは光カード、または、電子命令の格納に適したその他の任意の種類の媒体を含む任意の種類のディスクを含んでよい。
【００９３】
本発明は、限られた数の実施形態に関して説明されたが、当業者であれば、ここから複数の変形例および変更例を想到するだろう。添付請求項は、これら全ての変形例および変更例を、本発明の真の精神および範囲に含むことを意図している。
【図１Ａ】
2014157601.tif 000003
【図１Ｂ】
2014157601.tif 000004
【図２Ａ】
2014157601.tif 000005
【図２Ｂ】
2014157601.tif 000006
【図３】
2014157601.tif 000007
【図４】
2014157601.tif 000008
【図５Ａ】
2014157601.tif 000009
【図５Ｂ】
2014157601.tif 000010
【図６】
2014157601.tif 000011
【図７】
2014157601.tif 000012
【図８】
2014157601.tif 000013
【外国語明細書】
2014157601000001.pdf