(57)【要約】【課題】寄生抵抗および寄生インダクタンス等の寄生素子によって構成される寄生特徴によって、絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）の出力ノードで生じる可能性のある電圧オーバーシュートおよび電圧アンダーシュートの量を低減させる。【解決手段】本回路は、電源の端子に電気的に接続される端子を有し、かつ出力端子に電気的に接続されるもう一方の端子を有する、１対のスイッチング素子を含むことができる。回路は、整流素子および１つ以上の電荷蓄積素子を含むことができる。回路は、バックコンバータとして使用され得る。整流素子（複数可）および電荷蓄積素子（複数可）は、通常動作中の回路の出力端子でのリンギングを低減させるのを補助し得、また、スイッチング動作中の回路内のスイッチング要素の通電電極間で絶縁破壊電圧を超える可能性を低減させるのを補助し得る。【選択図】図２
2014176290.tif 000002
【特許請求の範囲】
【請求項１】
回路において、
第１の通電電極および第２の通電電極を有する、第１のスイッチング素子と、
第１の通電電極および第２の通電電極を有する、第２のスイッチング素子であって、前記第２のスイッチング素子の前記第１の通電電極は、前記第１のスイッチング素子の前記第２の通電電極に結合される、第２のスイッチング素子と、
アノードおよびカソードを有する、第１の整流素子であって、前記第１の整流素子の前記アノードは、前記第１のスイッチング素子の前記第２の通電電極に結合され、前記第１の整流素子の前記カソードは、前記第１のスイッチング素子の前記第１の通電電極に結合される、第１の整流素子と、
アノードおよびカソードを有する、第２の整流素子であって、前記第２の整流素子の前記アノードは、前記第２のスイッチング素子の前記第２の通電電極に結合され、前記第２の整流素子の前記カソードは、前記第２のスイッチング素子の前記第１の通電電極に結合される、第２の整流素子と、
第１の端子および第２の端子を有する、第１の電荷蓄積素子であって、前記第１の電荷蓄積素子の前記第１の端子は、前記第１の整流素子の前記カソードに結合され、前記第１の電荷蓄積素子の前記第２の端子は、前記第２のスイッチング素子の前記第２の通電電極に結合される、第１の電荷蓄積素子と、
を備えることを特徴とする回路。
【請求項２】
前記第１の整流素子、前記第２の整流素子、または前記第１および第２の整流素子の回路のそれぞれは、並列に電気的に接続されるショットキーダイオードおよびｐｎ接合ダイオードを含み、
前記第１の整流素子は、前記第１のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有し、
前記第２の整流素子は、前記第２のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有することを特徴とする請求項１記載の回路。
【請求項３】
回路において、
第１の通電電極および第２の通電電極を有する、ハイサイドトランジスタと、
第１の通電電極および第２の通電電極を有する、ローサイドトランジスタであって、前記ローサイドトランジスタの前記第１の通電電極は、前記ハイサイドトランジスタの前記第２の通電電極に結合される、ローサイドトランジスタと、
アノードおよびカソードを有する整流素子であって、前記整流素子の前記アノードは、前記ハイサイドトランジスタの前記第２の通電電極に結合され、前記整流素子の前記カソードは、前記ハイサイドトランジスタの前記第１の通電電極に結合される、整流素子と、
第１の端子および第２の端子を有する、電荷蓄積素子であって、前記電荷蓄積素子の前記第１の端子は、前記ハイサイドトランジスタの前記第１の通電電極に結合され、前記電荷蓄積素子の前記第２の端子は、前記ローサイドトランジスタの前記第２の通電電極に結合される、電荷蓄積素子と、
を備えることを特徴とする回路。
【請求項４】
前記電荷蓄積素子は、コンデンサを含み、かつ静電容量を有し、前記ハイサイドトランジスタ、前記ローサイドトランジスタ、または前記ハイサイドおよびローサイドトランジスタのそれぞれは、その対応する第１および第２の通電電極間に静電容量を有し、前記静電容量と、前記その対応する第１および第２の通電電極間の静電容量との比率は、少なくとも１．５：１であることを特徴とする請求項３記載の回路。
【請求項５】
スイッチング回路において、
ソース、ゲート、およびドレインを有する、ハイサイドトランジスタであって、
前記ハイサイドトランジスタの前記ドレインは、第１の電力端子に電気的に接続され、
前記ハイサイドトランジスタの前記ゲートは、前記スイッチング回路の第１の入力に電気的に接続され、
前記ハイサイドトランジスタの前記ソースは、前記スイッチング回路の出力端子に電気的に接続される、ハイサイドトランジスタと、
ソース、ゲート、およびドレインを有する、ローサイドトランジスタであって、
前記ローサイドトランジスタの前記ドレインは、前記出力端子に電気的に接続され、
前記ローサイドトランジスタの前記ゲートは、前記スイッチング回路の第２の入力に電気的に接続され、
前記ローサイドトランジスタの前記ソースは、第２の電力端子に電気的に接続される、ローサイドトランジスタと、
アノードおよびカソードを有する、第１のショットキーダイオードであって、前記第１のショットキーダイオードの前記アノードは、前記出力端子に電気的に接続され、前記第１のショットキーダイオードの前記カソードは、前記第１の電力端子に電気的に接続される、第１のショットキーダイオードと、
アノードおよびカソードを有する、第２のショットキーダイオードであって、前記第２のショットキーダイオードの前記アノードは、前記第２の電力端子に電気的に接続され、前記ショットキーダイオードの前記カソードは、前記出力端子に電気的に接続される、第２のショットキーダイオードと、
第１の端子および第２の端子を有する、第１のコンデンサであって、前記第１のコンデンサの前記第１の端子は、前記第１の電力端子に電気的に接続され、前記第１のコンデンサの前記第２の端子は、前記第２の電力端子に電気的に接続される、第１のコンデンサと、
第１の端子および第２の端子を有する、第２のコンデンサであって、前記第２のコンデンサの前記第１の端子は、前記第１の電力端子に電気的に接続され、前記第２のコンデンサの前記第２の端子は、前記第２の電力端子に電気的に接続される、第２のコンデンサと、
を備えることを特徴とするスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、スイッチング素子、整流素子、および電荷蓄積素子を含む回路に関する。
【背景技術】
【０００２】
絶縁ゲート型電界効果トランジスタ（ＩＧＦＥＴ）は、よくあるタイプの電力スイッチングデバイスである。ＩＧＦＥＴは、図１のスイッチング回路１００等のスイッチング回路を提供するように接続することができ、該スイッチング回路は、出力電圧を、電源１０２よりも大幅に高い電圧または低い電圧とすることを可能にする。２つのｎチャネルＩＧＦＥＴ１２２，１２４は、ＩＧＦＥＴ１２２のドレインが電源１０２の正極端子に電気的に接続され、かつＩＧＦＥＴ１２４のソースが電源１０２の負極端子に電気的に接続されるように接続される。ＩＧＦＥＴ１２２のソースおよびＩＧＦＥＴ１２４のドレインは、Ｖｏｕｔを提供する出力端子に電気的に接続される。ＩＧＦＥＴ１２２，１２４のゲートは、Ｖｉｎ１およびＶｉｎ２を提供する入力端子に電気的に接続される。
【０００３】
入力端子は、スイッチング回路１００を制御する。理想的には、ＩＧＦＥＴ１２２がオンになり、かつＩＧＦＥＴ１２４がオフになるようにＩＧＦＥＴ１２２，１２４の状態が切り替わると、Ｖｏｕｔは、出力端子においていかなる電圧のオーバーシュート、電圧のアンダーシュート、またはリンギング（オーバーシュート電圧とアンダーシュート電圧との間の変動）も伴わずに、即座に電源１０２の正極端子の電圧になる。理想的には、ＩＧＦＥＴ１２２がオフになり、かつＩＧＦＥＴ１２４がオンになるようにＩＧＦＥＴ１２２，１２４の状態が切り替わると、Ｖｏｕｔは、出力端子においていかなる電圧のオーバーシュート、電圧のアンダーシュート、またはリンギング（オーバーシュート電圧とアンダーシュート電圧との間の変動）も伴わずに、即座に電源１０２の負極端子の電圧になる。
【０００４】
スイッチング回路１００は、ＩＧＦＥＴ１２２のソース、ＩＧＦＥＴ１２４のドレイン、および出力端子Ｖｏｕｔが互いに電気的に接続される場合であっても、理想的でなく、それら３つの間で寄生特徴を有する。寄生特徴は、寄生抵抗および寄生インダクタンス等の寄生素子としてモデル化することができ、図では破線の箱内に表される。スイッチング回路１００において、寄生特徴は、ＩＧＦＥＴ１２２のソースと出力端子との間で直列に接続される寄生抵抗１３２および寄生インダクタンス１３４によってモデル化される。本明細書において後で論じられるように、寄生特徴は、出力ノードでリンギングを生じさせる可能性があり、ＩＧＦＥＴ１２４のドレイン−ソース間の絶縁破壊電圧を超える可能性がある顕著な電圧オーバーシュート、出力端子に結合される負荷（図示せず）への損傷、または別の悪影響が挙げられる。
【図面の簡単な説明】
【０００５】
実施形態は、一例として図示されるものであり、添付図面に限定されない。
【０００６】
【図１】スイッチング回路の図である。（従来技術）
【図２】実施形態に従う、回路の図である。
【図３】特定の実施形態に従う特定の回路要素を伴う、図２の回路の図である。
【図４】寄生回路要素で表される寄生特徴を伴う、図３の回路の図である。
【図５】出力端子の電圧が比較的低い電圧から比較的高い電圧に変化した後の、図１および図４に従う回路の出力電圧を図示するプロット図である。
【０００７】
当業者は、図中の要素が、簡潔かつ明確にするために図示されたものであり、必ずしも一定の縮尺で描かれたものではないことを認識するであろう。例えば、図中の要素のいくつかの寸法は、本発明の実施形態の理解を高めるのを補助するために、他の要素に対して誇張され得る。また、概念的に簡潔にするために、単一の回路素子によって表されるいくつかの構造は、実際には、直列、並列、または他の何らかの直列および並列の組み合わせのいずれかで接続される、複数の物理素子に対応し得る。
【発明を実施するための形態】
【０００８】
図面と組み合わせた以下の説明は、本明細書で開示される教示を理解する際に支援するために提供される。以下の議論は、本教示の具体的な実現例および実施形態に重点を置く。この重点は、本教示を説明する際に支援するために提供されるものであり、本教示の範囲または適用範囲を限定するものとして解釈されるべきではない。しかしながら、本出願では、当然、他の教示も利用することができる。
【０００９】
本明細書で使用される「結合される」という用語は、信号（例えば、電流、電圧、または光信号）が一方からもう一方に伝達され得るような、２つ以上の電子構成要素、回路、システム、または（１）少なくとも１つの電子構成要素、（２）少なくとも１つの回路、もしくは（３）少なくとも１つのシステムの任意の組み合わせの接続、結合、関連付けを意味することを意図する。「結合される」の限定的でない例としては、電子構成要素（複数可）間の電気的接続、スイッチ（例えば、トランジスタ（複数可））がそれらの間に接続された回路（複数可）または電子構成要素（複数可）等が挙げられる。
【００１０】
電子構成要素、回路、またはそれらの一部分に関する「電気的に接続される」という用語は、２つ以上の電子構成要素、回路、または少なくとも１つの電子構成要素および少なくとも１つの回路の任意の組み合わせが、それらの間に存在するいかなる介在電子構成要素も有しないことを意味することを意図する。寄生抵抗、寄生容量、寄生インダクタンス、またはそれらの任意の組み合わせは、この定義の目的で、電子構成要素とみなされない。一実施形態において、電子構成要素は、それらが互いに電気的に短絡し、実質的に同じ電圧であるときに電気的に接続される。
【００１１】
「通常動作」および「通常動作状態」という用語は、それらの下で電子構成要素またはデバイスが動作するように設計される条件を指す。この条件は、電圧、電流、静電容量、抵抗、または他の電気条件に関するデータシートまたは他の情報から取得され得る。したがって、通常動作は、電気構成要素またはデバイスがその設計限界を大幅に超えて動作することを含まない。
【００１２】
「電力トランジスタ」という用語は、電界効果トランジスタまたはバイポーラトランジスタがオフ状態であるときに、電界効果トランジスタのドレインとソースとの間で、またはバイポーラトランジスタのコレクタとエミッタとの間で、少なくとも１０Ｖの差を維持することができるトランジスタを意味することを意図する。
【００１３】
「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有している（ｈａｖｉｎｇ）」という用語、またはその任意の他の変形は、非排他的な包含を対象とすることを意図する。例えば、列記された特徴を備える方法、部品、または装置は、必ずしもこれらの特徴だけに限定されず、明確に列記されていない他の特徴、またはそのような方法、部品、または装置に固有の特徴を含み得る。さらに、明確に逆の意味で述べられていない限り、「または（ｏｒ）」は、排他的論理和ではなく、包含的論理和を指す。例えば、ＡまたはＢという条件は、Ａが真（または存在する）かつＢが偽（または存在しない）である、Ａが偽（または存在しない）かつＢが真（または存在する）である、ならびにＡとＢの両方が真（または存在する）である、という条件のうちのいずれか１つによって満たされる。
【００１４】
また、本明細書で説明される要素および構成要素を説明するために、単数形（「ａ」または「ａｎ」）も使用される。これは、単に便宜的なものであり、本発明の範囲の一般的な意味を提供するために行われる。この説明は、１つまたは少なくとも１つを含むものと読み取られるべきであり、他の意味になることが明らかでない限り、単数形は、複数形も含み、その逆もまた同じである。例えば、単一の品目が本明細書で説明されるときに、２つ以上の品目が単一の品目の代わりに使用され得る。同様に、２つ以上の品目が本明細書で説明される場合、単一の品目がその２つ以上の品目の代わりになり得る。
【００１５】
別途定義されない限り、本明細書で使用される全ての技術用語および科学用語は、本発明が属する技術分野の当業者によって共通に理解されるものと同じ意味を有する。材料、方法、および実施例は、例示的なものに過ぎず、限定することを意図していない。本明細書で説明されない限り、特定の材料および処理行為に関する数多くの詳細は、慣習的なものであり、半導体および電子技術の範囲内の教科書および他の出典で見出され得る。
【００１６】
回路は、電源の端子に電気的に接続される端子を有し、かつ出力端子に電気的に接続されるもう一方の端子を有する、１対のスイッチング素子を含むことができる。回路は、対応するスイッチング素子と並列に電気的に接続される、１つ以上の整流素子を含むことができる。回路はさらに、電源の端子間に電気的に接続される、１つ以上の電荷蓄積素子を含むことができる。特定の実施形態において、スイッチング素子はトランジスタであり、各トランジスタは、トランジスタと並列に電気的に接続される、対応する整流素子を有する。整流素子は、ｐｎ接合ダイオード、ショットキーダイオード、またはそれらの任意の組み合わせとすることができる。蓄積素子は、平行板コンデンサ構造、トランジスタ構造等を有する、コンデンサ（キャパシタ）とすることができる。特定の実施形態において、コンデンサは、コンデンサの一方の電極と電源の端子の一方との間の寄生特徴が、コンデンサのもう一方の電極と電源のもう一方の端子との間の寄生特徴よりも大幅に少なくなるように実現される。特定の実施形態において、回路は、バックコンバータとすることができる。回路に関する詳細は、下で説明される特定の実施形態に関してより良く理解され、そのような実施形態は、単なる実例に過ぎず、本発明の範囲を限定するものではない。
【００１７】
図２は、実施形態に従う、回路２００の図を含む。電源２０２は、電力を回路２００に提供し、正極端子と、接地に結合される負極端子とを含む。別の実施形態では、２つ以上の電源が使用され得、または電源２０２の端子の一方だけが回路２００に結合される。さらなる実施形態において、回路２００は、接地電位でない端子を有する電源の端子に結合される。電源２０２は、１Ｖ、５Ｖ、１２Ｖ、１９Ｖの公称電圧、または別の好適な電圧を提供し得る。特定の実施形態において、電源２０２は、直流（ＤＣ）電源である。電源２０２としては、電池、直流発電機、交流発電機、コンデンサ、または電力を回路２０２に提供することができる別の好適なデバイスが挙げられる。必要または所望に応じて、さらなる回路が使用され得る。例えば、電源２０２が交流発電機であるときには、ブリッジ整流器（図示せず）または別の好適な回路が使用され得、回路２００は、交流（ＡＣ）電圧の代わりにＤＣ電圧を受け取るものである。特定の実施形態において、電源２０２の端子は、回路２００に電気的に接続される。
【００１８】
回路２００は、電源２０２の正極端子に結合される通電端子、およびＶｏｕｔを提供する回路２００の出力端子に結合される別の通電端子を有する、スイッチング素子２２２を含む。回路２００は、電源２０２の負極端子に結合される通電端子、および出力端子に結合される別の通電端子を有する、スイッチング素子２２４を含む。スイッチング素子２２２，２２４は、Ｖｉｎ１およびＶｉｎ２をそれぞれ回路２００に提供する回路２００の入力端子に結合される、制御電極を有する。
【００１９】
スイッチング素子２２２，２２４は、電界効果トランジスタ、バイポーラトランジスタ、スイッチング回路のための別の好適なスイッチング素子構造、またはそれらの任意の組み合わせとすることができる。スイッチング素子２２２，２２４のそれぞれは、並列に接続された複数のトランジスタ構造を含むことができ、よって、トランジスタ構造の組み合わせは、単一のトランジスタと電気的に均等である。
【００２０】
回路２００はさらに、整流素子２４２，２４４を含む。整流素子２４２は、電源２０２の負極端子に結合されるアノードと、スイッチング素子２２２，２２４の通電電極に結合されるカソードとを有する。整流素子２４４は、スイッチング素子２２２，２２４の通電電極に結合されるアノードと、電源２０２の正極端子に結合されるカソードとを有する。
【００２１】
整流素子２４２，２４４は、ｐｎ接合ダイオード、ショットキーダイオード、別の好適な整流素子構造、またはそれらの任意の組み合わせとすることができる。整流素子２４２，２４４のそれぞれは、並列に接続された複数のダイオードを含むことができ、よって、ダイオードの組み合わせは、単一のダイオードと電気的に均等である。
【００２２】
回路２００はなおさらに、電荷蓄積素子２６２，２６４を含む。電荷蓄積素子２６２は、電源２０２の正極端子に結合される電極と、整流素子２４２のアノードに結合される別の電極とを有する。電荷蓄積素子２６４は、整流素子２４４のカソードに結合される電極と、電源２０２の負極端子に結合される別の電極とを有する。
【００２３】
電荷蓄積素子２６２，２６４は、平行板コンデンサ構造、電界効果トランジスタ構造、別の好適な電荷蓄積素子構造、またはそれらの任意の組み合わせの形態とすることができる。電荷蓄積素子２６２，２６４のそれぞれは、並列に接続された複数の構造を含むことができ、よって、構造の組み合わせは、単一のコンデンサに電気的に均等である。
【００２４】
図３は、実施形態に従う回路２００の限定的でない実現例である、特定の回路３００の図を含む。図３で図示される回路３００は、スイッチング回路であり、より具体的には、バックコンバータであり、高周波電圧調整器として使用することができる。図２のスイッチング素子２２２，２２４は、図３においてｎチャネルＩＧＦＥＴ３２２，３２４である。ＩＧＦＥＴ３２２，３２４は、それらのソースに結合されるそれらの本体を有する。
【００２５】
ＩＧＦＥＴ３２２，３２４の活性領域は、ｐｎ接合ダイオードを形成する。ＩＧＦＥＴ３２２，３２４のｐｎ接合ダイオードは、ＩＧＦＥＴ３２２，３２４のドレインおよびソースの間で維持することができる、最大持続可能電圧差を決定するために使用することができる。そのような電圧差は、ドレイン−ソース間絶縁破壊電圧と称することができる。スイッチング回路２００の標準動作電圧は、ＩＧＦＥＴを選択する際の絶縁破壊電圧を決定し得る。絶縁破壊電圧は、電源２０２の端子間の電圧の少なくとも２倍であり得る。例えば、電源２０２が１２Ｖの公称電圧を有する場合、ＩＧＦＥＴ３２２，３２４は、少なくとも約２４Ｖのドレイン−ソース間絶縁破壊電圧を有することができる。限定的でない実施形態において、ＩＧＦＥ３２２，３２４のドレイン−ソース間絶縁破壊電圧は、少なくとも約３０Ｖである。ＩＧＦＥＴ３２２，３２４は、ほぼ同じドレイン−ソース間絶縁破壊電圧または異なるドレイン−ソース間絶縁破壊電圧を有し得る。本明細書の後半で論じられるように、整流素子および電荷蓄積素子は、ＩＧＦＥＴの一方または双方の状態が変化した後の過渡時間中に、ＩＧＦＥＴのドレイン−ソース間絶縁破壊が起こらない可能性を低減させるのを補助する。
【００２６】
図２の整流素子２４２，２４４は、図３においてショットキーダイオード３４２，３４４である。別の実施形態において、ショットキーダイオード３４２，３４４のそれぞれは、ｐｎダイオード、またはｐｎ接合ダイオードおよびショットキーダイオードの組み合わせによって置き換えることができる。逆バイアス絶縁破壊電圧は、ドレイン−ソース間絶縁破壊電圧の約２．０倍以下であり得る。特定の実施形態において、逆バイアス絶縁破壊電圧は、ドレイン−ソース間絶縁破壊電圧の約１．５倍以下であり得、より具体的な実施形態において、逆バイアス絶縁破壊電圧は、ドレイン−ソース間絶縁破壊電圧の約１．２倍以下であり得る。さらにより具体的な実施形態において、逆バイアス絶縁破壊電圧は、ドレイン−ソース間絶縁破壊電圧の約１．０倍以下であり得る。ショットキーダイオード３４２，３４４は、同じ逆バイアス絶縁破壊電圧または異なる逆バイアス絶縁破壊電圧を有することができる。一実施形態において、整流素子２４２、整流素子２４４、または整流素子２４２，２４４のそれぞれは、複数のダイオードを含むことができ、ダイオードの少なくとも１つは、上で説明される逆バイアス絶縁破壊を有する。特定の実施形態において、整流素子２４２、整流素子２４４、または整流素子２４２，２４４のそれぞれを形成する１組のダイオード内の全てのダイオードは、上で説明される逆バイアス絶縁破壊を有することができる。
【００２７】
図２の電荷蓄積素子２６２，２６４は、図３においてコンデンサ３６２，３６４である。コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ＩＧＦＥＴ３２２、ＩＧＦＥＴ３２４、またはＩＧＦＥＴ３２２，３２４のそれぞれのドレイン−ソース間静電容量との比率は、少なくとも約１．５：１とすることができる。特定の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ドレイン−ソース間静電容量とは、少なくとも約２：１とすることでき、より具体的な実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ドレイン−ソース間静電容量とは、少なくとも約４：１とすることができる。別の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ドレイン−ソース間静電容量とは、約２５：１以下であり得る。特定の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ドレイン−ソース間静電容量とは、約１６：１以下であり得、より具体的な実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量と、ドレイン−ソース間静電容量とは、約９：１以下であり得る。
【００２８】
コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、相対条件ではなく、絶対条件で表すことができる。一実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、少なくとも約８０ｐＦとすることができる。特定の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、少なくとも約２００ｐＦとすることができ、より具体的な実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、少なくとも約１．５ｎＦとすることができる。別の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、約４０ｎＦ以下であり得る。特定の実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、約３０ｎＦ以下であり得、より具体的な実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、約２０ｎＦ以下であり得る。さらなる実施形態において、コンデンサ３６２、コンデンサ３６４、またはコンデンサ３６２，３６４のそれぞれの静電容量は、約１．５ｎＦ〜約４０ｎＦの範囲とすることができる。
【００２９】
数多くの値を回路２００，３００内の電子素子に提供した。そのような値は、例示するために提供されており、本明細書で説明される概念の範囲を限定するものではない。本明細書を読んだ後に、当業者は、絶対値または相対値の選択が、回路が動作する特定の応用例または環境に依存することを認識するであろう。
【００３０】
図２の２００および図３の３００で説明される回路において、回路要素間の結合は、電気的接続とすることができる。図３に関して、回路３００の出力ノードは、ＩＧＦＥＴ３２２のソースと、ＩＧＦＥＴ３２４のドレインと、ショットキーダイオード３４２のカソードと、ショットキーダイオード３４４のアノードとを含むことができる。別のノードは、電源２０２の正極端子と、ＩＧＦＥＴ３２２のドレインと、コンデンサ３６２，３６４の電極と、ショットキーダイオード３４４のカソードとを含むことができる。さらなるノードは、電源２０２の負極端子と、ＩＧＦＥＴ３２４のソースと、コンデンサ３６２，３６４の他の電極と、ショットキーダイオード３４２のアノードとを含むことができる。
【００３１】
図３の回路３００は、構成要素間の相互接続による寄生特徴を考慮しない。例えば、ＩＧＦＥＴ３２２，３２４は、異なるダイ上にあり得、ＩＧＦＥＴ３２２のソース、ＩＧＦＥＴ３２４のドレイン、および出力端子を互いに電気的に接続する金属ストラップを含み得る。これらの接続は、回路の動作に大きな影響を及ぼすことができる、寄生特徴を有することができる。寄生特徴は、回路をモデル化するときに使用することができる。
【００３２】
図４は、図３の回路３００と類似する、回路４００を含む。回路４００は、破線の箱内に図示される寄生抵抗および寄生インダクタンスを含む。寄生抵抗４３２および寄生インダクタ４３４は、ショットキーダイオード３４２のカソードと出力端子との間で直列に電気的に接続される。ショットキーダイオード３４２およびコンデンサ３６２は、電源２０２の負極端子よりもＩＧＦＥＴ３２２の近くに物理的に位置する。電源２０２の負極端子とショットキーダイオード３４２およびコンデンサ３６２のそれぞれとの間の寄生特徴は、ＩＧＦＥＴ３２２とショットキーダイオード３４２およびコンデンサ３６２のそれぞれとの間の寄生特徴よりも顕著である。したがって、寄生特徴は、電源２０２の負極端子とショットキーダイオード３４２およびコンデンサ３６２のそれぞれとの間で直列に接続される、寄生抵抗４５２および寄生インダクタ４５４を使用してモデル化される。ショットキーダイオード３４４およびコンデンサ３６４は、電源２０２の正極端子よりもＩＧＦＥＴ３２４の近くに物理的に位置する。電源２０２の正極端子とショットキーダイオード３４４およびコンデンサ３６４のそれぞれとの間の寄生特徴は、ＩＧＦＥＴ３２４とショットキーダイオード３４４およびコンデンサ３６４のそれぞれとの間の寄生特徴よりも顕著である。したがって、寄生特徴は、電源２０２の正極端子とショットキーダイオード３４４およびコンデンサ３６４のそれぞれとの間で直列に接続される、寄生抵抗４７２および寄生インダクタ４７４を使用してモデル化される。
【００３３】
モデル化する目的で、図１および図４の寄生抵抗は、１ｍΩ未満の値を割り当てることができ、図１および図４の寄生インダクタは、１ｎＨ未満の値を割り当てることができる。インダクタンスは比較的低いが、図１を含む本明細書で説明される回路は、約１ＭＨｚ程度の周波数で動作するものであり、メモリ等のデジタル論理回路で使用されるトランジスタで一般的に見られる電流よりも１０００倍を超えて大きい、顕著な電流を伴う。電圧とインダクタンスとの間の関係は、Ｖ＝Ｌ×（ｄｉ／ｄｔ）であり、したがって、非常に大きいｄｉ／ｄｔの値は、図１の回路に関して分かるように、リンギングを生じさせる可能性がある。
【００３４】
本明細書で説明される回路は、ラップトップコンピュータ、ネットブック、テーブルパーソナルコンピュータ等のモバイル電子デバイスのための、高周波電圧調整器として使用することができる。限定的でない実施形態において、電源は、１２ＶＤＣの電池とすることができる。モバイル電子デバイスの通常動作中に、電池は、充電器に接続することができ、電源の端子間の電圧は、１９Ｖ程度の高さに到達する可能性がある。したがって、回路は、そのような電圧に耐えることが必要であり得る。
【００３５】
様々な態様および実施形態が可能である。そうした態様および実施形態のいくつかは、下で説明される。本明細書を読んだ後に、当業者は、そうした態様および実施形態が、単なる実例に過ぎず、本発明の範囲を限定するものではないことを認識するであろう。実施形態は、下に列記される付記の任意の１つ以上に従い得る。
【００３６】
付記１．回路は、第１の通電電極および第２の通電電極を有する、第１のスイッチング素子と、第１の通電電極および第２の通電電極を有する、第２のスイッチング素子であって、第２のスイッチング素子の第１の通電電極は、第１のスイッチング素子の第２の通電電極に結合される、第２のスイッチング素子とを含むことができる。回路はさらに、第１の整流素子と、第２の整流素子とを含むことができ、それぞれがアノードおよびカソードを有する。第１の整流素子のアノードは、第１のスイッチング素子の第２の通電電極に結合することができ、かつ第１の整流素子のカソードは、第１のスイッチング素子の第１の通電電極に結合することができる。第２の整流素子のアノードは、第２のスイッチング素子の第２の通電電極に結合することができ、かつ第２の整流素子のカソードは、第２のスイッチング素子の第１の通電電極に結合することができる。回路はなおさらに、第１の端子および第２の端子を有する、第１の電荷蓄積素子を含むことができ、第１の電荷蓄積素子の第１の端子は、第１の整流素子のカソードに結合され、かつ第１の電荷蓄積素子の第２の端子は、第２のスイッチング素子の第２の通電電極に結合される。
【００３７】
付記２．第１の端子および第２の端子を有する、第２の電荷蓄積素子をさらに含み、第２の電荷蓄積素子の第１の端子は、第１のスイッチング素子の第１の通電電極に結合され、第２の電荷蓄積素子の第２の端子は、第２の整流素子のアノードに結合される、付記１に記載の回路。
【００３８】
付記３．第１の電荷蓄積素子、第２の電荷蓄積素子、または第１および第２の電荷蓄積素子のそれぞれは、コンデンサを含む、付記２に記載の回路。
【００３９】
付記４．第１の電荷蓄積素子、第２の電荷蓄積素子、または第１および第２の電荷蓄積素子のそれぞれは、少なくとも約８０ｐＦの静電容量を有する、付記３に記載の回路。
【００４０】
付記５．第１の電荷蓄積素子、第２の電荷蓄積素子、または第１および第２の電荷蓄積素子のそれぞれは、約１．５ｎＦ〜約４０ｎＦの範囲の静電容量を有する、付記３に記載の回路。
【００４１】
付記６．第１の電荷蓄積素子、第２の電荷蓄積素子、または第１および第２の電荷蓄積素子のそれぞれは、特定の静電容量を有し、第１のスイッチング素子、第２のスイッチング素子、または第１および第２のスイッチング素子のそれぞれは、その対応する第１および第２の通電電極間に静電容量を有し、特定の静電容量と、その対応する第１および第２の通電電極間の静電容量との比率は、少なくとも１．５：１である、付記３に記載の回路。
【００４２】
付記７．第１の整流素子、第２の整流素子、または第１および第２の整流素子のそれぞれは、ショットキーダイオードまたはｐｎ接合ダイオードを含む、付記１に記載の回路。
【００４３】
付記８．第１の整流素子、第２の整流素子、または第１および第２の整流素子のそれぞれは、並列に電気的に接続されるショットキーダイオードおよびｐｎ接合ダイオードを含む、付記１に記載の回路。
【００４４】
付記９．第１の整流素子は、第１のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有し、第２の整流素子は、第２のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有する、付記８に記載の回路。
【００４５】
付記１０．第１のスイッチング素子は、ゲートを含む、絶縁ゲート型電界効果トランジスタであり、第１のスイッチング素子の第１の通電電極は、ドレインであり、第１のトランジスタの第２の通電電極は、ソースであり、第２のスイッチング素子は、ゲートを含む、別の絶縁ゲート型電界効果トランジスタであり、第２のスイッチング素子の第１の通電電極は、ドレインであり、第２のスイッチング素子の第２の通電電極は、ソースである、付記１に記載の回路。
【００４６】
付記１１．回路は、電圧調整器のスイッチング回路である、付記１に記載の回路。
【００４７】
付記１２．回路は、第１の通電電極および第２の通電電極を有する、ハイサイドトランジスタと、第１の通電電極および第２の通電電極を有する、ローサイドトランジスタとを含むことができ、ローサイドトランジスタの第１の通電電極は、ハイサイドトランジスタの第２の通電電極に結合される。回路はさらに、アノードおよびカソードを有する、整流素子をさらに含むことができ、整流素子のアノードは、ハイサイドトランジスタの第２の通電電極に結合され、整流素子のカソードは、ハイサイドトランジスタの第１の通電電極に結合される。回路はなおさらに、第１の端子および第２の端子を有する、電荷蓄積素子を含み、電荷蓄積素子の第１の端子は、ハイサイドトランジスタの第１の通電電極に結合され、電荷蓄積素子の第２の端子は、ローサイドトランジスタの第２の通電電極に結合される。
【００４８】
付記１３．電荷蓄積素子は、コンデンサを含む、付記１２に記載の回路。
【００４９】
付記１４．電荷蓄積素子は、静電容量を有し、ハイサイドトランジスタ、ローサイドトランジスタ、またはハイサイドおよびローサイドトランジスタのそれぞれは、その対応する第１および第２の通電電極間に静電容量を有し、静電容量と、その対応する第１および第２の通電電極間の静電容量との比率は、少なくとも１．５：１である、付記１３に記載の回路。
【００５０】
付記１５．整流素子は、並列に電気的に接続されるショットキーダイオードおよびｐｎダイオードを含む、付記１２に記載の回路。
【００５１】
付記１６．整流素子は、ハイサイドトランジスタのドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有する、付記１５に記載の回路。
【００５２】
付記１７．スイッチング回路は、ハイサイドトランジスタおよびローサイドトランジスタを含むことができ、それぞれがソース、ゲート、およびドレインを有する。ハイサイドトランジスタのドレインは、第１の電力端子に電気的に接続することができ、ハイサイドトランジスタのゲートは、スイッチング回路の第１の入力に電気的に接続することができ、ハイサイドトランジスタのソースは、スイッチング回路の出力端子に電気的に接続することができる。ローサイドトランジスタのドレインは、出力端子に電気的に接続することができ、ローサイドトランジスタのゲートは、スイッチング回路の第２の入力に電気的に接続することができ、ローサイドトランジスタのソースは、第２の電力端子に電気的に接続することができる。スイッチング回路はさらに、第１のショットキーダイオードと、第２のショットキーダイオードとを含むことができ、それぞれがアノードおよびカソードを有する。第１のショットキーダイオードのアノードは、出力端子に電気的に接続することができ、第１のショットキーダイオードのカソードは、第１の電力端子に電気的に接続することができ、第２のショットキーダイオードのアノードは、第２の電力端子に電気的に接続することができ、ショットキーダイオードのカソードは、出力端子に電気的に接続することができる。スイッチング回路はなおさらに、第１のコンデンサと、第２のコンデンサとを含むことができ、それぞれが第１の端子および第２の端子を有する。第１のコンデンサの第１の端子は、第１の電力端子に電気的に接続することができ、第１のコンデンサの第２の端子は、第２の電力端子に電気的に接続することができ、第２のコンデンサの第１の端子は、第１の電力端子に電気的に接続することができ、第２のコンデンサの第２の端子は、第２の電力端子に電気的に接続することができる。
【００５３】
付記１８．第１および第２のコンデンサのそれぞれは、約１．５ｎＦ〜約４０ｎＦの範囲の静電容量を有する、付記１７に記載の回路。
【００５４】
付記１９．第１および第２のショットキーダイオードのそれぞれは、ローサイドおよびハイサイドトランジスタのそれぞれのドレイン−ソース間絶縁破壊電圧の約２．０倍以下の絶縁破壊電圧を有する、付記１７に記載の回路。
実施例
【００５５】
本明細書で説明される概念はさらに実施例において説明されるが、特許請求の範囲で説明される本発明の範囲を限定するものではない。実施例は、電力スイッチング回路の出力端子でのリンギングを低減させるために、整流素子および電荷蓄積コンデンサの組み合わせを使用できることを実証する。
【００５６】
図１および図４の回路は、図５のタイミング図のデータを生成するために使用される。以下の値は、図１および図４の寄生抵抗およびインダクタに割り当てられる。
【００５７】
寄生抵抗１３２、２５０μΩ、
【００５８】
寄生インダクタ１３４、３００ｐＨ、
【００５９】
寄生抵抗４３２、２５０μΩ、
【００６０】
寄生インダクタ４３４、３００ｐＨ、
【００６１】
寄生抵抗４５２、２５ｍΩ、
【００６２】
寄生インダクタ４５４、１５０ｐＨ、
【００６３】
寄生抵抗４７２、５０ｍΩ、および
【００６４】
寄生インダクタ４７４、２５０ｐＨ。
【００６５】
図５は、電源がその端子の間で１９Ｖであるときにスイッチング事象が起こった後の時間の関数としてＶｏｕｔを提供する、出力端子上の電圧を比較する、タイミング図である。ｔ＝０で、ＩＧＦＥＴ１２２はオフであり、ＩＧＦＥＴ１２４はオンである。出力端子上の電圧は、約０Ｖである。ｔ＝約１５ナノ秒で、ＩＧＦＥＴ１２４をオフにし、次いで、ＩＧＦＥＴ１２２をオンにする。ｔ＝０でＩＧＦＥＴ３２２はオフでＩＧＦＥＴ３２４はオンである。出力端子上の電圧は、約０Ｖである。ｔ＝約１５ナノ秒で、ＩＧＦＥＴ３２４をオフにし、次いで、ＩＧＦＥＴ３２２をオンにする。理想的には、出力端子上の電圧は、いかなる電圧オーバーシュート、電圧アンダーシュート、またはリンギングも伴わずに、０Ｖから１９Ｖに即座に上昇する。図１および図４で図示される回路は理想的なものではなく、したがって、電圧オーバーシュート、電圧アンダーシュート、およびリンギングが起こる。
【００６６】
明らかに、図４の回路４００は、図１の回路１００と比較して、かなり良好な性能を提供する。コンデンサ３６２，３６４は、急速に充電することができ、過剰な電荷を蓄積することを可能にすることができ、そして電圧オーバーシュートおよび電圧アンダーシュートの量を低減させることができる。ショットキーダイオード３４２，３４４は、電圧オーバーシュートまたは電圧アンダーシュート中に、低インピーダンスの電流経路をコンデンサ３６２，３６４に提供するのを補助する一方で、出力端子が、電源の正極端子および負極端子上の電圧に等しいか、またはそれらの間の電圧であるときに、電流を遮断する。図１の回路１００のように、コンデンサ３６２，３６４、ならびにショットキーダイオード３４２，３４４を伴っていなければ、Ｖｏｕｔは、３４Ｖに達する可能性があり、それは、ＩＧＦＥＴ１２４の３０Ｖというドレイン−ソース間絶縁破壊電圧を超える。図４の回路４００のように、コンデンサ３６２，３６４、ならびにショットキーダイオード３４２，３４４を伴っていれば、Ｖｏｕｔは、２６Ｖに達することになり、それは、ＩＧＦＥＴ３２４の３０Ｖというドレイン−ソース間絶縁破壊電圧未満である。さらに、図４の回路４００の出力端子で見られるリンギングは、少なくとも１５ナノ秒でほぼなくなり、図１の回路１００の出力端子の場合よりも早い。
【００６７】
以下に示す構成は、本発明の実施態様の例を示す。
【００６８】
回路において、
第１の通電電極および第２の通電電極を有する、第１のスイッチング素子と、
第１の通電電極および第２の通電電極を有する、第２のスイッチング素子であって、前記第２のスイッチング素子の前記第１の通電電極は、前記第１のスイッチング素子の前記第２の通電電極に結合される、第２のスイッチング素子と、
アノードおよびカソードを有する、第１の整流素子であって、前記第１の整流素子の前記アノードは、前記第１のスイッチング素子の前記第２の通電電極に結合され、前記第１の整流素子の前記カソードは、前記第１のスイッチング素子の前記第１の通電電極に結合される、第１の整流素子と、
アノードおよびカソードを有する、第２の整流素子であって、前記第２の整流素子の前記アノードは、前記第２のスイッチング素子の前記第２の通電電極に結合され、前記第２の整流素子の前記カソードは、前記第２のスイッチング素子の前記第１の通電電極に結合される、第２の整流素子と、
第１の端子および第２の端子を有する、第１の電荷蓄積素子であって、前記第１の電荷蓄積素子の前記第１の端子は、前記第１の整流素子の前記カソードに結合され、前記第１の電荷蓄積素子の前記第２の端子は、前記第２のスイッチング素子の前記第２の通電電極に結合される、第１の電荷蓄積素子と、
を備えることを特徴とする回路（米国特許出願（１３／７９４，０３８）の出願時の請求項１に対応、以下同様）。
【００６９】
第１の端子および第２の端子を有する、第２の電荷蓄積素子をさらに備え、前記第２の電荷蓄積素子の前記第１の端子は、前記第１のスイッチング素子の前記第１の通電電極に結合され、前記第２の電荷蓄積素子の前記第２の端子は、前記第２の整流素子の前記アノードに結合されることを特徴とする、段落００６８に記載された回路（請求項２に対応）。
【００７０】
前記第１の電荷蓄積素子、前記第２の電荷蓄積素子、または前記第１および第２の電荷蓄積素子のそれぞれは、コンデンサを含む、段落００６９に記載された回路（請求項３に対応）。
【００７１】
前記第１の電荷蓄積素子、前記第２の電荷蓄積素子、または前記第１および第２の電荷蓄積素子のそれぞれは、少なくとも約８０ｐＦの静電容量を有する、段落００７０に記載された回路（請求項４に対応）。
【００７２】
前記第１の電荷蓄積素子、前記第２の電荷蓄積素子、または前記第１および第２の電荷蓄積素子のそれぞれは、約１．５ｎＦ〜約４０ｎＦの範囲の静電容量を有する、段落００７０に記載された回路（請求項５に対応）。
【００７３】
前記第１の電荷蓄積素子、前記第２の電荷蓄積素子、または前記第１および第２の電荷蓄積素子のそれぞれは、特定の静電容量を有し、前記第１のスイッチング素子、前記第２のスイッチング素子、または前記第１および第２のスイッチング素子のそれぞれは、その対応する第１および第２の通電電極間に静電容量を有し、前記特定の静電容量と、前記その対応する第１および第２の通電電極間の特定の静電容量との比率は、少なくとも１．５：１である、段落００７０に記載された回路（請求項６に対応）。
【００７４】
前記第１の整流素子、前記第２の整流素子、または前記第１および第２の整流素子のそれぞれは、ショットキーダイオードまたはｐｎ接合ダイオードを含む、段落００６８に記載された回路（請求項７に対応）。
【００７５】
前記第１の整流素子、前記第２の整流素子、または前記第１および第２の整流素子の回路のそれぞれは、並列に電気的に接続されるショットキーダイオードおよびｐｎ接合ダイオードを含む、段落００６８に記載された回路（請求項８に対応）。
【００７６】
前記第１の整流素子は、前記第１のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有し、
前記第２の整流素子は、前記第２のスイッチング素子のドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有する、段落００７５に記載された回路（請求項９に対応）。
【００７７】
前記第１のスイッチング素子は、ゲートを含む、絶縁ゲート型電界効果トランジスタであり、前記第１のスイッチング素子の前記第１の通電電極は、ドレインであり、前記第１のトランジスタの前記第２の通電電極は、ソースであり、
前記第２のスイッチング素子は、ゲートを含む、別の絶縁ゲート型電界効果トランジスタであり、前記第２のスイッチング素子の前記第１の通電電極は、ドレインであり、前記第２のスイッチング素子の前記第２の通電電極は、ソースである、段落００６８に記載された回路（請求項１０に対応）。
【００７８】
前記回路は、電圧調整器のスイッチング回路である、段落００６８に記載された回路（請求項１１に対応）。
【００７９】
回路において、
第１の通電電極および第２の通電電極を有する、ハイサイドトランジスタと、
第１の通電電極および第２の通電電極を有する、ローサイドトランジスタであって、前記ローサイドトランジスタの前記第１の通電電極は、前記ハイサイドトランジスタの前記第２の通電電極に結合される、ローサイドトランジスタと、
アノードおよびカソードを有する整流素子であって、前記整流素子の前記アノードは、前記ハイサイドトランジスタの前記第２の通電電極に結合され、前記整流素子の前記カソードは、前記ハイサイドトランジスタの前記第１の通電電極に結合される、整流素子と、
第１の端子および第２の端子を有する、電荷蓄積素子であって、前記電荷蓄積素子の前記第１の端子は、前記ハイサイドトランジスタの前記第１の通電電極に結合され、前記電荷蓄積素子の前記第２の端子は、前記ローサイドトランジスタの前記第２の通電電極に結合される、電荷蓄積素子と、
を備える、回路（請求項１２に対応）。
【００８０】
前記電荷蓄積素子は、コンデンサを含む、段落００７９に記載された回路（請求項１３に対応）。
【００８１】
前記電荷蓄積素子は、静電容量を有し、前記ハイサイドトランジスタ、前記ローサイドトランジスタ、または前記ハイサイドおよびローサイドトランジスタのそれぞれは、その対応する第１および第２の通電電極間に静電容量を有し、前記静電容量と、前記その対応する第１および第２の通電電極間の静電容量との比率は、少なくとも１．５：１である、段落００８０に記載された回路（請求項１４に対応）。
【００８２】
前記整流素子は、並列に電気的に接続されるショットキーダイオードおよびｐｎ接合ダイオードを含む、段落００７９に記載された回路（請求項１５に対応）。
【００８３】
前記整流素子は、前記ハイサイドトランジスタのドレイン−ソース間絶縁破壊電圧の約２．０倍以下である絶縁破壊電圧を有する、段落００８２に記載された回路（請求項１６に対応）。
【００８４】
スイッチング回路において、
ソース、ゲート、およびドレインを有する、ハイサイドトランジスタであって、
前記ハイサイドトランジスタの前記ドレインは、第１の電力端子に電気的に接続され、
前記ハイサイドトランジスタの前記ゲートは、前記スイッチング回路の第１の入力に電気的に接続され、
前記ハイサイドトランジスタの前記ソースは、前記スイッチング回路の出力端子に電気的に接続される、ハイサイドトランジスタと、
ソース、ゲート、およびドレインを有する、ローサイドトランジスタであって、
前記ローサイドトランジスタの前記ドレインは、前記出力端子に電気的に接続され、
前記ローサイドトランジスタの前記ゲートは、前記スイッチング回路の第２の入力に電気的に接続され、
前記ローサイドトランジスタの前記ソースは、第２の電力端子に電気的に接続される、ローサイドトランジスタと、
アノードおよびカソードを有する、第１のショットキーダイオードであって、前記第１のショットキーダイオードの前記アノードは、前記出力端子に電気的に接続され、前記第１のショットキーダイオードの前記カソードは、前記第１の電力端子に電気的に接続される、第１のショットキーダイオードと、
アノードおよびカソードを有する、第２のショットキーダイオードであって、前記第２のショットキーダイオードの前記アノードは、前記第２の電力端子に電気的に接続され、前記ショットキーダイオードの前記カソードは、前記出力端子に電気的に接続される、第２のショットキーダイオードと、
第１の端子および第２の端子を有する、第１のコンデンサであって、前記第１のコンデンサの前記第１の端子は、前記第１の電力端子に電気的に接続され、前記第１のコンデンサの前記第２の端子は、前記第２の電力端子に電気的に接続される、第１のコンデンサと、
第１の端子および第２の端子を有する、第２のコンデンサであって、前記第２のコンデンサの前記第１の端子は、前記第１の電力端子に電気的に接続され、前記第２のコンデンサの前記第２の端子は、前記第２の電力端子に電気的に接続される、第２のコンデンサと、
を備える、スイッチング回路（請求項１７に対応）。
【００８５】
前記第１および第２のコンデンサのそれぞれは、約１．５ｎＦ〜約４０ｎＦの範囲の静電容量を有する、段落００８４に記載されたスイッチング回路（請求項１８に対応）。
【００８６】
前記第１および第２のショットキーダイオードのそれぞれは、前記ローサイドおよびハイサイドトランジスタのそれぞれのドレイン−ソース間絶縁破壊電圧の約２．０倍以下の絶縁破壊電圧を有する、段落００８４に記載されたスイッチング回路（請求項１９に対応）。
【００８７】
概要または実施例において上で説明される行為の全てが必要とされるわけではなく、特定の行為の一部が必要とされない場合があること、また、１つ以上のさらなる行為が、上で説明した行為に加えて行われ得ることに留意されたい。さらに、行為が列記される順序は、必ずしもそれらが行われる順序であるとは限らない。
【００８８】
利益、他の長所、および問題点に対する解決策を特定の実施形態に関して上で説明してきた。しかしながら、利益、長所、問題点の解決策、およびあらゆる利益、長所、または解決策を生じさせ得る、あるいはより明白にさせ得るあらゆる特徴は、特許請求の範囲のいずれかまたは全ての重要な、必要な、または必須の特徴として解釈されるべきではない。
【００８９】
本明細書で説明される実施形態の仕様および具体例は、種々の実施形態の構造の一般的な理解を提供することを意図する。本仕様および具体例は、本明細書で説明される構造または方法を使用する装置およびシステムの要素および特徴の全ての網羅的かつ包括的な説明としての役割を果たすことを意図しない。特定の特徴は、明確にするために、別個の実施形態の状況において本明細書で説明されており、また、単一の実施形態において組み合わせて提供され得る。逆に、簡潔にするために、１つの実施形態の状況において説明される種々の特徴はまた、別々に提供されるか、またはあらゆる副次的な組み合わせでも提供され得る。さらに、範囲で提示される値への言及は、その範囲内のあらゆる値を含む。本明細書を読み終わった後にだけ、多くの他の実施形態が当業者に明らかになり得る。故に、本開示は、限定的ではなく例示的なものとみなされるべきである。
【符号の説明】
【００９０】
２００  回路
２０２  電源
２２２，２２４  スイッチング素子
２４２，２４４  整流素子
２６２，２６４  電荷蓄積素子
３２２，３２４  ｎチャネルＩＧＦＥＴ
３４２，３４４  ショットキーダイオード
３６２，３６４  コンデンサ
４７４  寄生インダクタ
【図１】
2014176290.tif 000003
【図２】
2014176290.tif 000004
【図３】
2014176290.tif 000005
【図４】
2014176290.tif 000006
【図５】
2014176290.tif 000007