(57)【要約】【課題】エミッタとコレクタとの間の耐圧の低下を抑制しつつ、オン抵抗を低くすることができる半導体装置を提供する。【解決手段】本実施形態による半導体装置において、第１導電型の第１のベース層は、半導体層に設けられている。第２導電型の第２のベース層は、第１のベース層の第１の面側に設けられている。エミッタ層は、第２のベース層に設けられている。第１導電型のバッファ層は、第１のベース層に設けられている。第２導電型のコレクタ層は、バッファ層に設けられている。第１導電型のバリア層は、第１のベース層と第２のベース層との間に設けられ、第１の面からの深さが第２のベース層よりも浅い。絶縁膜は、第２のベース層上に設けられている。ゲート電極は、絶縁膜上に設けられている。【選択図】図１
2014212252.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に設けられた第１導電型の第１のベース層と、
前記第１のベース層の第１の面側に設けられた第２導電型の第２のベース層と、
前記第２のベース層に設けられたエミッタ層と、
前記第１のベース層に設けられた第１導電型のバッファ層と、
前記バッファ層に設けられた第２導電型のコレクタ層と、
前記第１のベース層と前記第２のベース層との間に設けられ、前記第１の面からの深さが前記第２のベース層よりも浅く、前記第１のベース層の不純物濃度よりも高濃度の不純物を含む第１導電型のバリア層と、
前記第２のベース層上に設けられた絶縁膜と、
前記絶縁膜上に設けられたゲート電極と、を備えた半導体装置。
【請求項２】
前記バリア層の不純物濃度は、前記エミッタ層の不純物濃度より低いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コレクタ層は、前記第１のベース層の前記第１の面に設けられていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記バリア層は、前記第２のベース層の両側に接触するように設けられていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２のベース層の側部の一方には前記バリア層が設けられ、前記第２のベース層の側部の他方には前記第１のベース層が設けられていることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項６】
前記バリア層の最大不純物濃度は、５．０×１０１５ｃｍ−３〜１．５×１０１６ｃｍ−３であることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記バリア層の最大不純物濃度の位置は、前記第１のベース層の第１の面から０．５マイクロメートル以内の深さにあることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）という）は、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field-Effect Transistor）の高速スイッチング性能とバイポーラトランジスタの高出力性能とを兼ね備えた半導体装置として知られている。ＩＧＢＴの高出力性能をさらに向上させるためには、オン抵抗を低減させる必要がある。しかし、オン抵抗を低減させようとすると、エミッタとコレクタとの間の耐圧が低下するという問題が生じていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−００９７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
エミッタとコレクタとの間の耐圧の低下を抑制しつつ、オン抵抗を低くすることができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態による半導体装置において、第１導電型の第１のベース層は、半導体層に設けられている。第２導電型の第２のベース層は、第１のベース層の第１の面側に設けられている。エミッタ層は、第２のベース層に設けられている。第１導電型のバッファ層は、第１のベース層に設けられている。第２導電型のコレクタ層は、バッファ層に設けられている。第１導電型のバリア層は、第１のベース層と第２のベース層との間に設けられ、第１の面からの深さが第２のベース層よりも浅い。絶縁膜は、第２のベース層上に設けられている。ゲート電極は、絶縁膜上に設けられている。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に従ったＩＧＢＴ１００の構成の一例を示す概略断面図。
【図２】半導体層３０の表面からの深さとｎ型バリア層８０、８１との関係を示すグラフ、および、半導体層３０の表面からの深さとｐ型ベース層４０に掛かる電界との関係を示すグラフ。
【図３】ｎ型バリア層８０、８１のピーク濃度とコレクタ‐エミッタ間の電圧Ｖｃｅとの関係を示すグラフ、および、ｎ型バリア層８０、８１のピーク濃度とＩＧＢＴ１００の耐圧ＢＶｃｅとの関係を示すグラフ。
【図４】第２の実施形態に従ったＩＧＢＴ２００の構成の一例を示す概略断面図。
【図５】第３の実施形態に従ったＩＧＢＴ３００の構成の一例を示す概略断面図。
【図６】第４の実施形態に従ったＩＧＢＴ４００の構成の一例を示す概略断面図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に従ったＩＧＢＴ１００の構成の一例を示す概略断面図である。ＩＧＢＴ１００は、支持基板１０と、ＢＯＸ（Buried Oxide）層２０と、半導体層３０とを含むＳＯＩ（Silicon On Insulator）基板上に設けられている。支持基板１０および半導体層３０は、例えば、シリコン単結晶を用いて形成されている。ＢＯＸ層２０は、例えば、シリコン酸化膜を用いて形成されている。
【０００９】
ＩＧＢＴ１００は、第１のベース層としてのｎ型ベース層３５と、第２のベース層としてのｐ型ベース層４０と、ｎ型エミッタ層５０と、ｐ型コンタクト層６０と、ｎ型バッファ層７０と、ｐ型コレクタ層７５と、ｎ型バリア層８０、８１と、ゲート絶縁膜８５と、ゲート電極９０とを備えている。
【００１０】
ｎ型ベース層３５は、第１導電型としてのｎ型不純物（例えば、燐または砒素）を含む拡散層であり、半導体層３０に形成されている。半導体層３０の全体がｎ型ベース層３５として機能してもよい。ｐ型ベース層４０は、第２導電型としてのｐ型不純物（例えば、ボロン）を含む拡散層であり、ｎ型ベース層３５の第１の面３７側に設けられている。
【００１１】
ｎ型エミッタ層５０およびｐ型コンタクト層６０は、ｐ型ベース層４０に設けられている。ｎ型エミッタ層５０は、ｎ型ベース層３５よりも高濃度のｎ型不純物を含む拡散層であり、ＩＧＢＴ１００のエミッタ電極Ｅに接続されている。ｐ型コンタクト層６０は、ｐ型ベース層４０よりも高濃度のｐ型不純物を含む拡散層であり、エミッタ層５０とともにエミッタ電極Ｅに接続されている。ｐ型コンタクト層６０は、ｐ型ベース層４０よりも深く形成されており、ｐ型ベース層４０の底面よりも下にも突き出している。尚、図１において、エミッタ電極Ｅは、概略的に示されているが、層間絶縁膜を貫通してエミッタ層５０およびｐ型コンタクト層６０に接触するコンタクトプラグを用いて形成されている。
【００１２】
ｎ型バッファ層７０は、ｎ型ベース層３５よりも高濃度のｎ型不純物を含む拡散層であり、ｎ型ベース層３５の第１の面３７側に設けられている。ｐ型コレクタ層７５は、ｎ型バッファ層７０内の第１の面３７側に設けられており、ＩＧＢＴ１００のコレクタ電極Ｃに接続されている。従って、本実施形態によるＩＧＢＴ１００は、所謂、横型ＩＧＢＴである。尚、図１において、コレクタ電極Ｃは、概略的に示されているが、層間絶縁膜を貫通してｐ型コレクタ層７５に接触するコンタクトプラグを用いて形成されている。
【００１３】
ｎ型バリア層８０は、ｎ型ベース層３５の表面（半導体層３０の表面）付近において、ｎ型ベース層３５とｐ型ベース層４０との間に設けられており、かつ、ｐ型ベース層４０の側部に隣接するように設けられている。ｎ型バリア層８１は、ｎ型ベース層３５の表面（半導体層３０の表面）付近において、互いに隣接する複数のｐ型ベース層４０間に設けられており、かつ、ｐ型ベース層４０の側部に隣接するように設けられている。即ち、ｐ型ベース層４０の両側にはｎ型バリア層８０、８１がそれぞれ接している。ｎ型バリア層８０、８１は、ｎ型ベース層３５の第１の面３７からの深さにおいて、ｐ型ベース層４０、ｐ型コンタクト層６０およびｎ型ベース層３５よりも浅く、かつ、エミッタ層５０よりも深い。さらに、ｎ型バリア層８０、８１は、ｎ型ベース層３５よりも高濃度、かつ、エミッタ層５０よりも低濃度のｎ型不純物を含む拡散層である。
【００１４】
ｐ型ベース層４０およびｎ型バリア層８０、８１上には、ゲート絶縁膜８５が設けられている。さらに、ゲート絶縁膜８５上には、ゲート電極９０が設けられている。
【００１５】
図示していないが、ゲート電極９０上には、層間絶縁膜が設けられている。層間絶縁膜を貫通するようにコンタクトプラグが設けられている。さらに、層間絶縁膜またはコンタクトプラグ上に配線層等が形成されている。
【００１６】
エミッタ層５０とｎ型バリア層８０との間のｐ型ベース層４０がＩＧＢＴ１００のチャネル領域ＣＨ１となる。従って、ゲート電極Ｇに電圧が印加されると、ｐ型ベース層４０のチャネル領域ＣＨ１が反転し、コレクタ電極Ｃとエミッタ電極Ｅとの間を導通状態にする。さらに、コレクタ電極Ｃに電圧が印加されると、コレクタ電極Ｃとエミッタ電極Ｅとの間に電流が流れる。このとき、コレクタ電極Ｃからのオン電流は、ｐ型コレクタ層７５、ｎ型バッファ層７０、ｎ型ベース層３５（ドリフト層）、ｎ型バリア層８０、ｐ型ベース層４０（チャネル領域ＣＨ１）およびｎ型エミッタ層５０を通過してエミッタ電極Ｅへ流れる。
【００１７】
ここで、上述の通り、ｎ型バリア層８０の不純物濃度は、ｎ型ベース層３５の不純物濃度よりも高い。従って、ｎ型バリア層８０がｐ型ベース層４０のチャネル領域ＣＨ１とｎ型ベース層３５との間にあることによって、ＩＧＢＴ１００のオン抵抗を低下させることができる。
【００１８】
一方、ｎ型バリア層８０は、ｐ型ベース層４０よりも浅く形成されている。尚且つ、ｎ型バリア層８０の不純物濃度は、エミッタ層５０の不純物濃度よりも低い。この場合、ＩＧＢＴ１００の耐圧は、ｎ型ベース層３５とｐ型ベース層４０よりも不純物濃度の高いｐ型コンタクト層６０との間のｐｎ接合部、あるいは、ｎ型バッファ層７０とｐ型コレクタ層７５との間のｐｎ接合部においてほぼ決定される。従って、ｎ型バリア層８０は、ｐ型ベース層４０のチャネル領域ＣＨ１に隣接しているものの、ＩＧＢＴ１００の耐圧の低下を抑制できる。
【００１９】
このように、本実施形態によるＩＧＢＴ１００は、耐圧の低下を抑制しつつ、オン抵抗を低くすることができる。ｎ型バリア層８０、８１の不純物濃度等の詳細な条件については後述する。
【００２０】
本実施形態において、１つのコレクタ層７５は、その両側に設けられた複数のエミッタ電極Ｅに共有されている。即ち、１つのコレクタ層７５は、その両側に設けられた複数のｐ型ベース層４０（チャネル領域ＣＨ１）に共有されている。従って、コレクタ層７５の電流は、その両側にあるチャネル領域ＣＨ１を介して複数のエミッタ電極Ｅへ流れる。これにより、ＩＧＢＴ１００は、大電流を流すことができ、高出力性能を発揮することができる。
【００２１】
図１の破線枠で示すユニットＵは、１つのｐ型ベース層４０（１つのチャネル領域ＣＨ１）に対応するＩＧＢＴの構成単位である。本実施形態によるＩＧＢＴ１００は、ユニットＵで示す構成単位を連続的に折り返すようにして構成されている。従って、ｐ型ベース層４０のチャネルＣＨ１側にはコレクタ層７５があり、ｐ型ベース層４０のチャネルＣＨ１とは反対側には他のｐ型ベース層４０がある。本実施形態において、互いに隣り合うｐ型ベース層４０間には、ｎ型バリア層８１が設けられている。ＩＧＢＴ１００のオン電流の多くは、チャネル領域ＣＨ１を流れる。しかし、そのオン電流の一部は、ｐ型ベース層４０に関してチャネル領域ＣＨ１とは反対側にあるｎ型バリア層８１およびチャネル領域ＣＨ２を通過してエミッタ層５０へ流れる場合がある。このような場合、ｎ型バリア層８１が互いに隣り合うｐ型ベース層４０間に設けられていることによって、オン抵抗がさらに低下する。
【００２２】
素子分離領域１０５は、ＩＧＢＴ１００と他の集積回路（例えば、モータドライブ回路１５０）とを電気的に分離するために設けられている。本実施形態によるＩＧＢＴ１００は、ＳＯＩ基板に形成された横型ＩＧＢＴである。従って、素子分離領域１０５を設けることによって、ＩＧＢＴ１００は、他の集積回路と同一基板上に混載させることができる。
【００２３】
図２（Ａ）は、半導体層３０の表面からの深さＤＰＴとｎ型バリア層８０、８１のリン濃度ＣＮＣＴとの関係を示すグラフである。図２（Ａ）のグラフにおいて、横軸は、半導体層３０の表面（ｎ型ベース層３５の第１の面３７）からの深さＤＰＴを示す。縦軸は、ｎ型バリア層８０、８１のリン濃度ＣＮＣＴを示す。
【００２４】
本実施形態におけるｎ型バリア層８０、８１のリン濃度は、ラインＬ１で示されている。ラインＬ０に対応するｎ型バリア層は、本実施形態によるｎ型バリア層８０、８１よりも深く形成されている。例えば、ｐ型ベース層４０の深さが約３マイクロメートルとすると、ラインＬ０で示すｎ型バリア層の深さはｐ型ベース層４０の深さよりも深い。この場合、ｎ型バリア層は、ｐ型ベース層４０の底部に達しており、これにより、ｎ型バリア層とｐ型ベース層４０の底部とがｐｎ接合部を形成する。これに対し、ラインＬ１で示す本実施形態によるｎ型バリア層８０、８１の深さはｐ型ベース層４０の深さよりも浅い。この場合、ｎ型バリア層８０、８１は、ｐ型ベース層４０の底部に達していない。従って、ｎ型バリア層８０、８１は、ｐ型ベース層４０の側部とｐｎ接合部を形成するが、ｐ型ベース層４０の底部とはｐｎ接合部を形成していない。
【００２５】
また、ｎ型バリア層８０、８１の最大不純物濃度の位置（以下、濃度ピークともいう）は、ｎ型ベース層３５の第１の面３７の表面近傍にある。より詳細には、ｎ型バリア層８０、８１の濃度ピークは、ｎ型ベース層３５の第１の面３７から約０．５マイクロメートル以内の深さにある。尚、図２（Ａ）では、ｎ型バリア層８０、８１の最大不純物濃度は、約７．７×１０１５ｃｍ−１である。
【００２６】
図２（Ｂ）は、半導体層３０の表面からの深さＤＰＴとｐ型ベース層４０の底部またはｐ型コンタクト層６０の底部に掛かる電界Ｖｂｔｍとの関係を示すグラフである。図２（Ｂ）のグラフにおいて、横軸は、半導体層３０の表面（ｎ型ベース層３５の第１の面３７）からの深さＤＰＴを示す。縦軸は、非導通状態のＩＧＢＴ１００におけるコレクタ‐エミッタ間に逆バイアスを印加したときに、ｐ型ベース層４０の底部またはｐ型コンタクト層６０の底部に掛かる電界Ｖｂｔｍを示す。電界Ｖｂｔｍは、ｐ型ベース層４０の底部またはｐ型コンタクト層６０の底部とｎ型ベース層３５との間のｐｎ接合部に掛かる電界と言ってもよい。尚、以下、コレクタ電極Ｃとエミッタ電極Ｅとの間に印加される電圧（逆バイアスおよび順バイアスを含む）をＶｃｅと言う。
【００２７】
本実施形態における底部電界Ｖｂｔｍは、ラインＬ１１で示されている。即ち、ｎ型バリア層８０、８１が図２（Ａ）のラインＬ１で示される濃度分布を有する場合、ｐ型ベース層４０またはｐ型コンタクト層６０の底部電界ＶｂｔｍのグラフはラインＬ１１のように示される。例えば、ｐ型ベース層４０の深さを約３マイクロメートルとすると、底部電界Ｖｂｔｍは、約１２０ｋＶ／ｃｍとなる。
【００２８】
一方、ｎ型バリア層が図２（Ａ）のラインＬ０で示される濃度分布を有する場合、底部電界ＶｂｔｍはラインＬ１０で示される。この場合、上述の通り、ｎ型バリア層がｐ型ベース層４０の底部まで達している。ｎ型バリア層は、ｎ型ベース層よりも不純物濃度が高いので、ｐ型ベース層４０の底部における空乏層の延びは、本実施形態のそれと比べて小さい。その結果、ラインＬ１０に対応する底部電界Ｖｂｔｍは、本実施形態の底部電界Ｖｂｔｍよりも高くなる。例えば、ｐ型ベース層４０の深さを約３マイクロメートルとすると、底部電界Ｖｂｔｍは、約２６０ｋＶ／ｃｍとなる。
【００２９】
本実施形態のように底部電界Ｖｂｔｍが小さい場合、電圧Ｖｃｅを大きくしてもｐ型ベース層４０またはｐ型コンタクト層６０とｎ型ベース層３５との間のｐｎ接合部に掛かる電界が比較的小さい。このため、電圧Ｖｃｅを大きくしても、ｐ型ベース層４０またはｐ型コンタクト層６０とｎ型ベース層３５との間のｐｎ接合部は、崩壊し難くなる。従って、ラインＬ１１で示す本実施形態によるＩＧＢＴ１００のコレクタ‐エミッタ間の耐圧（以下、耐圧ＢＶｃｅともいう）は、ラインＬ１０で示すＩＧＢＴの耐圧ＢＶｃｅと比較して高い。例えば、ラインＬ１０で示すＩＧＢＴの耐圧ＢＶｃｅは、約４０Ｖであるのに対し、本実施形態によるＩＧＢＴ１００の耐圧ＢＶｃｅは、約５２７Ｖである。
【００３０】
以上のように、本実施形態によるＩＧＢＴ１００のｎ型バリア層８０、８１の深さはｐ型ベース層４０の深さよりも浅い。従って、本実施形態によるＩＧＢＴ１００は、その耐圧ＢＶｃｅの低下を抑制し、あるいは、耐圧ＢＶｃｅを向上させることができる。あるいは、本実施形態によるＩＧＢＴ１００は、耐圧Ｖｃｅを維持したまま、ｎ型バリア層８０、８１の濃度を高くすることができる。ｎ型バリア層８０、８１の濃度を高くすることによって、後述のようにＩＧＢＴ１００のオン抵抗を低下させることができる。即ち、本実施形態は、ＩＧＢＴ１００の耐圧を維持または向上させつつ、ＩＧＢＴ１００のオン抵抗を低下させることができる。
【００３１】
尚、ＩＧＢＴ１００の耐圧の低下を抑制するために、ｎ型バリア層８０、８１の不純物濃度はｎ型ベース層３５の不純物濃度以上、且つ、エミッタ層５０の不純物濃度以下であることが好ましい。
【００３２】
次に、ｎ型バリア層８０、８１の不純物濃度等の詳細な条件を説明する。
【００３３】
図３（Ａ）は、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐとコレクタ‐エミッタ間の電圧Ｖｃｅとの関係を示すグラフである。図３（Ａ）の横軸は、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐを示す。図３（Ａ）の縦軸は、ＩＧＢＴ１００が導通状態である場合に、コレクタ‐エミッタ間に或る一定の電流を流したときにコレクタ‐エミッタ間に掛かる電圧Ｖｃｅ＿ｓａｔを示す。例えば、電圧Ｖｃｅ＿ｓａｔは、ゲート電極Ｇに約１５Ｖの電圧を印加した状態のもとでコレクタ‐エミッタ間に１．０Ａの電流を流したときに、コレクタ‐エミッタ間に掛かる電圧を示す。
【００３４】
図３（Ａ）のラインＬ２０で示すように、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐを高くすると、電圧Ｖｃｅ＿ｓａｔが低下する。例えば、ピーク濃度ＣＮＣＴｐが約５．０×１０１５ｃｍ−３から約１．８×１０１６ｃｍ−３に高くすると、電圧Ｖｃｅ＿ｓａｔは、約２．２４Ｖから２．０６Ｖへ低下する。これは、ピーク濃度ＣＮＣＴｐを高くするほど、ＩＧＢＴ１００のオン抵抗が低下することを意味する。即ち、オン抵抗の観点からは、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐは高いほど好ましいと言える。
【００３５】
図３（Ｂ）は、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐとＩＧＢＴ１００の耐圧ＢＶｃｅとの関係を示すグラフである。図３（Ｂ）の横軸は、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐを示す。図３（Ｂ）の縦軸は、ＩＧＢＴ１００のコレクタ‐エミッタ間の耐圧ＢＶｃｅを示す。図３（Ｂ）のラインＬ３０で示すように、ピーク濃度ＣＮＣＴｐを高くすると、或るピーク濃度を境界に耐圧ＢＶｃｅが低下する。例えば、ピーク濃度ＣＮＣＴｐが約１．５×１０１５ｃｍ−３以下である場合、耐圧ＢＶｃｅは、約５２０Ｖ以上を維持している。しかし、ピーク濃度ＣＮＣＴｐが約１．５×１０１５ｃｍ−３を超えると、耐圧ＢＶｃｅは、急激に低下する。ピーク濃度ＣＮＣＴｐが約１．８×１０１６ｃｍ−３である場合には、耐圧ＢＶｃｅは、約４０Ｖとなる。これは、ピーク濃度ＣＮＣＴｐを高くし過ぎると、ＩＧＢＴ１００がｎ型バリア層８０、８１とｐ型ベース４０との間の接合耐圧で崩壊してしまうことを意味する。例えば、ピーク濃度ＣＮＣＴｐをエミッタ層５０の不純物濃度よりも高くすると、ＩＧＢＴ１００の耐圧ＢＶｃｅが低下する。即ち、耐圧ＢＶｃｅの観点からは、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐは或る程度低いことが好ましい。
【００３６】
上述のようにＩＧＢＴ１００のオン抵抗および耐圧ＢＶｃｅを考慮すると、ｎ型バリア層８０、８１のピーク濃度ＣＮＣＴｐは、約５．０×１０１５ｃｍ−３〜約１．５×１０１６ｃｍ−３の範囲にあることが好ましい。これにより、本実施形態によるＩＧＢＴ１００は、高い耐圧ＢＶｃｅを維持しつつ、低いオン抵抗を有することができる。
【００３７】
本実施形態によれば、ｎ型バリア層８０、８１の不純物濃度は、ｎ型ベース層３５のそれよりも高い。従って、ｎ型バリア層８０、８１がｐ型ベース層４０のチャネル領域ＣＨ１とｎ型ベース層３５との間にあることによって、ＩＧＢＴ１００のオン抵抗を低下させることができる。
【００３８】
また、ｎ型バリア層８０、８１の不純物濃度はエミッタ層５０の不純物濃度よりも低く、尚且つ、ｎ型バリア層８０、８１の深さはｐ型ベース層４０の深さよりも浅い。これにより、ｎ型バリア層８０、８１は、ＩＧＢＴ１００の耐圧ＢＶｃｅの低下を抑制することができる。
【００３９】
さらに、ｎ型バリア層８０、８１のピーク濃度の範囲は、約５．０×１０１５ｃｍ−３〜約１．５×１０１６ｃｍ−３であることが好ましい。これにより、本実施形態によるＩＧＢＴ１００は、耐圧の低下を抑制しつつ、オン抵抗を低くすることができる。
【００４０】
（第２の実施形態）
図４は、第２の実施形態に従ったＩＧＢＴ２００の構成の一例を示す概略断面図である。ＩＧＢＴ２００は、ｐ型ベース層４０のチャネル領域ＣＨ１とｎ型ベース層３３との間にｎ型バリア層８０を有するが、互いに隣接するｐ型ベース層４０間にはｎ型バリア層８１を有していない。従って、ｐ型ベース層４０の側部の一方にはｎ型バリア層８０が接しているが、ｐ型ベース層４０の側部の他方には、ｎ型ベース層３５が接している。第２の実施形態のその他の構成は、第１の実施形態の対応する構成と同様でよい。
【００４１】
上述の通り、ＩＧＢＴ１００のオン電流の多くは、チャネル領域ＣＨ１とｎ型ベース層３３との間のｎ型バリア層８０およびチャネル領域ＣＨ１を流れる。したがって、第２の実施形態によるＩＧＢＴ２００は、ｎ型バリア層８１が無くともオン抵抗を低下させるという効果を充分に発揮することができる。従って、第２の実施形態によるＩＧＢＴ２００は、ｎ型バリア層８１を有しないものの、第１の実施形態と同様の効果を得ることができる。
【００４２】
（第３の実施形態）
図５は、第３の実施形態に従ったＩＧＢＴ３００の構成の一例を示す概略断面図である。ＩＧＢＴ３００は、エミッタ電極Ｅがトレンチコンタクト構造を有している点で第１の実施形態と異なる。第３の実施形態では、エミッタ層５０およびコンタクト層６０に接続されたエミッタ電極Ｅは、ｐ型ベース層４０に形成されたトレンチＴＲ内に埋め込まれたプラグ９２を含む。プラグ９２は、例えば、銅、アルミニウム、タングステン等の低抵抗金属材料を用いて形成されている。プラグ９２がトレンチＴＲ内に埋め込まれていることによって、ＩＧＢＴ３００は、エミッタのコンタクト抵抗を低くすることができる。エミッタのコンタクト抵抗を低くすることによって、さらにオン抵抗を低下させることができる。第３の実施形態によるＩＧＢＴ３００のその他の構成は、第１の実施形態の対応する構成と同様でよい。従って、第３の実施形態によるＩＧＢＴ３００は、第１の実施形態と同様の効果をも有する。
【００４３】
（第４の実施形態）
図６は、第４の実施形態に従ったＩＧＢＴ４００の構成の一例を示す概略断面図である。ＩＧＢＴ４００は、エミッタ電極Ｅがトレンチコンタクト構造を有している点で第２の実施形態と異なる。第３の実施形態では、エミッタ電極Ｅは、ｐ型ベース層４０に形成されたトレンチＴＲ内に埋め込まれたプラグ９２を含む。プラグ９２は、例えば、銅、アルミニウム、タングステン等の低抵抗金属材料を用いて形成されている。プラグ９２がトレンチＴＲに埋め込まれていることによって、ＩＧＢＴ４００は、エミッタのコンタクト抵抗を低くすることができる。エミッタのコンタクト抵抗を低くすることによって、さらにオン抵抗を低下させることができる。第４の実施形態によるＩＧＢＴ４００のその他の構成は、第２の実施形態の対応する構成と同様でよい。従って、第４の実施形態によるＩＧＢＴ４００は、第２の実施形態と同様の効果をも有する。
【００４４】
上記実施形態において、ＩＧＢＴ１００〜４００は、ＳＯＩ基板上に形成された横型ＩＧＢＴである。上述の通り、横型ＩＧＢＴは、他の集積回路と同一基板に設けられ得る。例えば、ＩＧＢＴ１００〜４００は、当該ＩＧＢＴ１００〜４００から電力供給を受けるモータドライブ回路１５０と同一のＳＯＩ基板に形成され得る。即ち、ＩＧＢＴ１００〜４００は、モータドライブ回路１５０と同一チップに集積化され得る。
【００４５】
ｎ型バリア層８０、８１は、ｐ型ベース層４０の側部においてチャネル領域ＣＨに隣接して設けられている。従って、ｎ型バリア層８０、８１は、横型ＩＧＢＴに対して効果的にオン抵抗を低減させることができる。しかし、ｎ型バリア層８０、８１は、縦型ＩＧＢＴに適用してもよい。この場合であっても、或る程度オン抵抗を低減させることができる。
【００４６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００４７】
１００〜４００…ＩＧＢＴ、１０…支持基板、２０…ＢＯＸ層、３０…半導体層
３５…ｎ型ベース層、４０…ｐ型ベース層、５０…ｎ型エミッタ層、６０…ｐ型コンタクト層、７０…ｎ型バッファ層、７５…ｐ型コレクタ層、８０、８１…ｎ型バリア層、８５…ゲート絶縁膜、９０…ゲート電極、９２…プラグ、Ｅ…エミッタ電極、Ｃ…コレクタ電極、Ｇ…ゲート電極、ＴＲ…トレンチ
【図１】
2014212252.tif 000003
【図２】
2014212252.tif 000004
【図３】
2014212252.tif 000005
【図４】
2014212252.tif 000006
【図５】
2014212252.tif 000007
【図６】
2014212252.tif 000008