(57)【要約】      （修正有）【課題】半導体装置の電気的特性を向上させる。【解決手段】半導体装置１０は、第１の界面１３２および第２の界面１３３を有するＰ型半導体層１３０と、第１の界面に隣接するＮ型半導体層１４０と、第２の界面に隣接する電極２３０とを備え、第１の界面１３２および第２の界面１３３は、一様に広がる共通の平面を構成し、Ｐ型半導体層１３０に対する電極２３０が、ドライエッチングによって荒らされていない第２の界面１３３に形成される。【選択図】図１
2014063957.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
第１の界面および第２の界面を有するＰ型半導体層と、
前記第１の界面に隣接するＮ型半導体層と、
前記第２の界面に隣接する電極と
を備え、
前記第１の界面および前記第２の界面は、一様に広がる共通の平面を構成する、半導体装置。
【請求項２】
前記Ｐ型半導体層および前記Ｎ型半導体層は、窒化物から主になる、請求項２に記載の半導体装置。
【請求項３】
更に、前記Ｎ型半導体層との間に前記Ｐ型半導体層を挟む状態で前記Ｐ型半導体層に隣接する他のＮ型半導体層を備える請求項１または請求項２に記載の半導体装置。
【請求項４】
Ｎ型半導体層および電極がＰ型半導体層に形成された半導体装置を製造する半導体装置の製造方法であって、
（ａ）  結晶成長によって前記Ｐ型半導体層を形成する工程と、
（ｂ）  前記（ａ）工程を終えた後、前記Ｐ型半導体層において一様に広がる共通の平面を構成する前記第１の界面および前記第２の界面のうち、前記第２の界面をマスク材で覆い隠す工程と、
（ｃ）  前記（ｂ）工程を終えた後、結晶成長によって前記Ｎ型半導体層を前記第１の界面に形成する工程と、
（ｄ）  前記（ｃ）工程を終えた後、ウェットエッチングによって前記第２の界面から前記マスク材を除去する工程と、
（ｅ）  前記（ｄ）工程を終えた後、前記電極を前記第２の界面に形成する工程と
を備える、半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法であって、
前記工程（ａ）は、窒化物から主になる半導体層として前記Ｐ型半導体層を形成する工程であり、
前記工程（ｃ）は、窒化物から主になる半導体層として前記Ｎ型半導体層を形成する工程である、半導体装置の製造方法。
【請求項６】
前記工程（ｂ）は、二酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮ）を前記マスク材として用いる工程である、請求項４または請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ａ）は、前記Ｎ型半導体層とは異なる他のＮ型半導体層に対して、結晶成長によって前記Ｐ型半導体層を形成する工程である、請求項４から請求項６のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）としては、窒化物半導体装置が知られている（例えば、特許文献１を参照）。窒化物半導体装置を形成する窒化物としては、例えば、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの３族窒化物が知られている。窒化物半導体装置は、窒化物から主になる半導体層としてＰ型半導体層およびＮ型半導体層を備える。窒化物系のＮ型半導体層は、ケイ素（Ｓｉ）をドナー（ドーパント、不純物）として含有する。窒化物系のＰ型半導体層は、マグネシウム（Ｍｇ）をアクセプタ（ドーパント、不純物）として含有する。
【０００３】
一般的に、窒化物半導体装置は、ＭＯＣＶＤ装置を用いて製造される。ＭＯＣＶＤ装置は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって半導体装置を製造する半導体製造装置である。ＭＯＣＶＤ装置を用いて窒化物半導体装置を製造する場合、ＭＯＣＶＤ装置の反応室に基板を配置した後、各半導体層に応じたドーパント材料を混合した原料ガスを、配管を通じて反応室に供給することによって、基板上に対して各半導体層が順に形成される。
【０００４】
窒化物半導体装置の半導体層に電極を形成する手法としては、下側の半導体層の上に上側の半導体層を形成した後、下側および上側の半導体層の一部をメサ形にドライエッチングし、ドライエッチングによって露出した下側の半導体層の界面に電極を形成する手法が知られている（例えば、特許文献２を参照）。ドライエッチングを用いて電極を形成する手法は、ウェットエッチングでは半導体層を加工することが困難な半導体装置を製造する際に利用され、例えば、窒化物半導体装置の他、炭化ケイ素（ＳｉＣ）、窒化ホウ素（ＢＮ、ボロンナイトライド）、ダイヤモンド等の他の材料系の半導体装置を製造する際にも利用される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９２７０１号公報
【特許文献２】特開２００７−２５８３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、ＭＯＣＶＤ装置を用いてＰ型半導体層に続いてＮ型半導体層の順に窒化物半導体装置を形成した場合、Ｐ型半導体のドーパント材料であるＭｇがＮ型半導体層に混入してしまうことについて十分に考慮されていなかった。Ｎ型半導体層へのＭｇの混入は、Ｎ型半導体層の電気的特性を劣化させる要因となる。Ｎ型半導体層へのＭｇの混入は、Ｐ型半導体層の形成に用いられるＭｇが、ＭＯＣＶＤ装置の反応室および配管に残留し、Ｎ型半導体層の形成中に原料ガスに混入すること（いわゆる、メモリ効果）によって発生すると考えられる。その他、Ｎ型半導体層へのＭｇの混入は、Ｎ型半導体層の形成中に、Ｐ型半導体層のＭｇがＮ型半導体層へと拡散することによっても発生すると考えられる。
【０００７】
特許文献２の半導体装置には、下側の半導体層に対する電極がドライエッチングによって荒れた界面に形成されるため、電極を介した下側の半導体層の電気的特性が劣化してしまうという問題があった。
【０００８】
そのため、半導体装置の電気的特性を向上させることが可能な技術が望まれていた。そのほか、半導体装置においては、微細化や、低コスト化、省資源化、製造の容易化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【００１０】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、第１の界面および第２の界面を有するＰ型半導体層と、前記第１の界面に隣接するＮ型半導体層と、前記第２の界面に隣接する電極とを備え、前記第１の界面および前記第２の界面は、一様に広がる共通の平面を構成する。この形態の半導体装置によれば、Ｐ型半導体層に対する電極が、ドライエッチングによって荒らされていない第２の界面に形成されるため、電極を介したＰ型半導体層の電気的特性を向上させることができる。また、Ｎ型半導体層の形成時におけるＭｇのメモリ効果および拡散に起因するＮ型半導体層へのＭｇの混入が抑制されるため、Ｎ型半導体層の電気的特性を向上させることができる。これらの結果、半導体装置の電気的特性を向上させることができる。
【００１１】
（２）上記形態の半導体装置において、前記Ｐ型半導体層および前記Ｎ型半導体層は、窒化物から主になるとしてもよい。この形態の半導体装置によれば、窒化物半導体装置の電気的特性を向上させることができる。
【００１２】
（３）上記形態の半導体装置は、更に、前記Ｎ型半導体層との間に前記Ｐ型半導体層を挟む状態で前記Ｐ型半導体層に隣接する他のＮ型半導体層を備えてもよい。この形態の半導体装置によれば、ＮＰＮ型の半導体装置の電気的特性を向上させることができる。
【００１３】
（４）本発明の一形態によれば、Ｎ型半導体層および電極がＰ型半導体層に形成された半導体装置を製造する半導体装置の製造方法が提供される。この半導体装置の製造方法は、
（ａ）  結晶成長によって前記Ｐ型半導体層を形成する工程と；
（ｂ）  前記（ａ）工程を終えた後、前記Ｐ型半導体層において一様に広がる共通の平面を構成する前記第１の界面および前記第２の界面のうち、前記第２の界面をマスク材で覆い隠す工程と；
（ｃ）  前記（ｂ）工程を終えた後、結晶成長によって前記Ｎ型半導体層を前記第１の界面に形成する工程と；
（ｄ）  前記（ｃ）工程を終えた後、ウェットエッチングによって前記第２の界面から前記マスク材を除去する工程と；
（ｅ）  前記（ｄ）工程を終えた後、前記電極を前記第２の界面に形成する工程と
を備える。この形態の半導体装置の製造方法によれば、Ｐ型半導体層に対する電極が、ドライエッチングによって荒らされていない第２の界面に形成されるため、電極を介したＰ型半導体層の電気的特性を向上させることができる。また、工程（ａ）と工程（ｃ）との間で結晶成長による半導体層の形成を中断することによって、Ｎ型半導体層の形成時におけるＭｇのメモリ効果および拡散に起因するＮ型半導体層へのＭｇの混入が抑制されるため、Ｎ型半導体層の電気的特性を向上させることができる。これらの結果、半導体装置の電気的特性を向上させることができる。
【００１４】
（５）上記形態の半導体装置の製造方法において、前記工程（ａ）は、窒化物から主になる半導体層として前記Ｐ型半導体層を形成する工程であり、前記工程（ｃ）は、窒化物から主になる半導体層として前記Ｎ型半導体層を形成する工程であるとしてもよい。この形態の半導体装置の製造方法によれば、窒化物半導体装置の電気的特性を向上させることができる。
【００１５】
（６）上記形態の半導体装置の製造方法において、前記工程（ｂ）は、二酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮ）を前記マスク材として用いる工程であってもよい。この形態の半導体装置の製造方法によれば、第２の界面に対するマスキングおよびウェットエッチングを容易に実施することができる。
【００１６】
（７）上記形態の半導体装置の製造方法において、前記工程（ａ）は、前記Ｎ型半導体層とは異なる他のＮ型半導体層に対して、結晶成長によって前記Ｐ型半導体層を形成する工程であってもよい。この形態の半導体装置の製造方法によれば、ＮＰＮ型の半導体装置の電気的特性を向上させることができる。
【００１７】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、本願発明は、上記形態の半導体装置が組み込まれた電気機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の構成を模式的に示す断面図である。
【図２】半導体装置の製造方法を示す工程図である。
【図３】中間製品の構成を模式的に示す断面図である。
【図４】中間製品の構成を模式的に示す断面図である。
【図５】中間製品の構成を模式的に示す断面図である。
【図６】中間製品の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００１９】
Ａ．実施形態：
図１は、半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の窒化物半導体装置である。本実施形態では、半導体装置１０は、電力制御に用いられ、パワーデバイスとも呼ばれる。
【００２０】
半導体装置１０は、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に接合した構造を有する。
【００２１】
半導体装置１０の基板１１０には、ＭＯＣＶＤ装置を用いた結晶成長によって、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に積層した状態で形成されている。他の実施形態では、基板１１０と第１のＮ型半導体層１２０と間に真性半導体層（アンドープ半導体層）が形成されてもよいし、第１のＮ型半導体層１２０とＰ型半導体層１３０との間に真性半導体層が形成されてもよい。
【００２２】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対して第１のＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０から第１のＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｚ軸に直交すると共に相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面奥から紙面手前に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。
【００２３】
半導体装置１０の基板１１０は、Ｙ軸およびＺ軸に沿って広がる板状をなす。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主になると共に、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。基板１１０は、半導体装置１０の各半導体層を定着および支持可能に構成された部位であればよく、他の実施形態では、例えば、ケイ素（Ｓｉ）から主になる部位であってもよい。
【００２４】
基板１１０は、界面１１１と、界面１１２とを有する。基板１１０の界面１１１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。基板１１０の界面１１２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１１１に背向する。界面１１２は、第１のＮ型半導体層１２０に隣接する。
【００２５】
本実施形態では、基板１１０の界面１１１には、ドレイン電極とも呼ばれる電極２１０が形成されている。本実施形態では、電極２１０は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２１０は、ＴｉおよびＡｌの他、白金（Ｐｔ）、Ｃｏ（コバルト）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）等の導電性材料の少なくとも１つからなる電極であってもよい。
【００２６】
基板１１０の厚さは、界面１１１と界面１１２との間におけるＸ軸方向に沿った距離であり、本実施形態では、３２０μｍ（マイクロメートル）である。他の実施形態では、基板１１０の厚さは、３００μｍ〜１ｍｍ（ミリメートル）の範囲から選択される他の値であってもよい。
【００２７】
半導体装置１０における第１のＮ型半導体層１２０は、基板１１０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第１のＮ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主になると共に、ケイ素（Ｓｉ）をドナーとして含有する。第１のＮ型半導体層１２０は、「ｎ-−ＧａＮ」とも呼ばれる。
【００２８】
第１のＮ型半導体層１２０は、界面１２１と、界面１２２とを有する。第１のＮ型半導体層１２０における界面１２１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１２１は、基板１１０に隣接する。第１のＮ型半導体層１２０における界面１２２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１２１に背向する。界面１２２は、Ｐ型半導体層１３０に隣接する。
【００２９】
第１のＮ型半導体層１２０の厚さは、界面１２１と界面１２２との間におけるＸ軸方向に沿った距離であり、本実施形態では、１０μｍである。他の実施形態では、第１のＮ型半導体層１２０の厚さは、５〜１５μｍの範囲から選択される他の値であってもよい。
【００３０】
半導体装置１０のＰ型半導体層１３０は、第１のＮ型半導体層１２０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主になると共に、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００３１】
Ｐ型半導体層１３０は、界面１３１と、界面１３２と、界面１３３とを有する。Ｐ型半導体層１３０の界面１３１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１３１は、第１のＮ型半導体層１２０に隣接する。Ｐ型半導体層１３０における界面１３２および界面１３３は、一様に広がる共通の平面ＣＰを構成し、界面１３２と界面１３３との間には、ドライエッチングによる切削跡による段差は存在しない。平面ＣＰは、Ｙ軸およびＺ軸に平行な平面である。
【００３２】
Ｐ型半導体層１３０の界面１３２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１３１に背向する。界面１３２は、第２のＮ型半導体層１４０に隣接する第１の界面である。
【００３３】
Ｐ型半導体層１３０の界面１３３は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１３１に背向する。界面１３３には、Ｐ型半導体層１３０に対する接続を受け付け可能に構成された電極２３０が形成されている。電極２３０は、Ｐボディ電極とも呼ばれる。界面１３３は、電極２３０に隣接する第２の界面である。本実施形態では、電極２３０は、ニッケル（Ｎｉ）からなる層に金（Ａｕ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２３０は、ＮｉおよびＡｕの他、白金（Ｐｔ）、Ｃｏ（コバルト）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）等の導電性材料の少なくとも１つからなる電極であってもよい。
【００３４】
Ｐ型半導体層１３０の厚さは、界面１３１と、界面１３２または界面１３３との間におけるＸ軸方向に沿った距離であり、本実施形態では、１μｍである。他の実施形態では、Ｐ型半導体層１３０の厚さは、０．３〜２μｍの範囲から選択される他の値であってもよい。
【００３５】
半導体装置１０における第２のＮ型半導体層１４０は、Ｐ型半導体層１３０における界面１３２に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第２のＮ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主になると共に、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。第２のＮ型半導体層１４０は、「ｎ+−ＧａＮ」とも呼ばれる。
【００３６】
第２のＮ型半導体層１４０は、界面１４１と、界面１４２とを有する。第２のＮ型半導体層１４０における界面１４１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１４１は、Ｐ型半導体層１３０における界面１３２に隣接する。第２のＮ型半導体層１４０における界面１４２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１４１に背向する。
【００３７】
本実施形態では、第２のＮ型半導体層１４０の界面１４２には、ソース電極とも呼ばれる電極２４０が形成されている。本実施形態では、電極２４０は、チタン（Ｔｉ）からなる層にアルミニウム（Ａｌ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２１０は、ＴｉおよびＡｌの他、白金（Ｐｔ）、Ｃｏ（コバルト）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）等の導電性材料の少なくとも１つからなる電極であってもよい。
【００３８】
第２のＮ型半導体層１４０の厚さは、界面１４１と界面１４２との間におけるＸ軸方向に沿った距離であり、本実施形態では、０．２μｍである。他の実施形態では、第２のＮ型半導体層１４０の厚さは、０．１〜０．５μｍの範囲から選択される他の値であってもよい。
【００３９】
本実施形態では、第１のＮ型半導体層１２０とＰ型半導体層１３０との各表面にわたって絶縁膜３３０が形成され、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって絶縁膜３４０が形成されている。本実施形態では、絶縁膜３３０，３４０は、酸化アルミニウム（Ａｌ2Ｏ3）からなる層である。他の実施形態では、絶縁膜３３０，３４０は、アルミニウム（Ａl）のシリケート化合物からなる層であってもよいし、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）等の各酸化物、または、これらのシリケート化合物からなる層であってもよい。本実施形態では、絶縁膜３３０を形成する物質と、絶縁膜３４０を形成する物質とは、同じ物質であるが、他の実施形態では、相互に異なる物質であってもよい。
【００４０】
本実施形態では、ゲート電極とも呼ばれる電極２５０が、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって、絶縁膜３４０を間に挟む状態で形成されている。本実施形態では、電極２５０は、ニッケル（Ｎｉ）からなる層に金（Ａｕ）からなる層を積層した構造を有する電極である。他の実施形態では、電極２５０は、ＮｉおよびＡｕの他、白金（Ｐｔ）、Ｃｏ（コバルト）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、パラジウム（Ｐｄ）、ポリシリコン等の導電性材料の少なくとも１つからなる電極であってもよい。
【００４１】
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、まず、製造者は、ＭＯＣＶＤ装置の反応室に基板１１０を配置する（工程Ｐ１２２）。
【００４２】
反応室に基板１１０を配置した後（工程Ｐ１２２）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、基板１１０上に第１のＮ型半導体層１２０を形成する（工程Ｐ１２４）。本実施形態では、原料ガスは、トリメチルガリウム（ＴＭＧａ：Tri-Methyl-Gallium）と、アンモニア（ＮＨ3）と、水素（Ｈ2）とを含有するガスであり、ＭＯＣＶＤ装置の配管を通じて反応室に供給される。工程Ｐ１２４では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＳｉを混合する。
【００４３】
基板１１０上に第１のＮ型半導体層１２０を形成した後（工程Ｐ１２４）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、マグネシウム（Ｍｇ）を混合した原料ガスを用いた結晶成長によって、第１のＮ型半導体層１２０上にＰ型半導体層１３０を形成する（工程Ｐ１２６）。工程Ｐ１２６では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＭｇを混合する。
【００４４】
図３は、中間製品１０ａの構成を模式的に示す断面図である。図３には、図１と同様に、ＸＹＺ軸が図示されている。中間製品１０ａは、工程Ｐ１２６で作製される完成前の製品である。中間製品１０ａは、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０とを備える。中間製品１０ａでは、Ｐ型半導体層１３０の界面１３２および界面１３３は露出している。中間製品１０ａにおける界面１３２および界面１３３は、結晶成長によって形成されたＰ型半導体層１３０の表面であり、一様に広がる共通の平面ＣＰを構成する。
【００４５】
図２の説明に戻り、第１のＮ型半導体層１２０上にＰ型半導体層１３０を形成した後（工程Ｐ１２６）、製造者は、ＭＯＣＶＤ装置の反応室から中間製品１０ａを取り出す（工程Ｐ１２８）。本実施形態では、ＭＯＣＶＤ装置の反応室から中間製品１０ａを取り出した後（工程Ｐ１２８）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、反応室および配管を清掃するクリーニング処理を実行する。
【００４６】
ＭＯＣＶＤ装置の反応室から中間製品１０ａを取り出した後（工程Ｐ１２８）、製造者は、中間製品１０ａにおけるＰ型半導体層１３０の界面１３３に対するマスキングを実施する（工程Ｐ１３０）。
【００４７】
図４は、中間製品１０ｂの構成を模式的に示す断面図である。図４には、図１と同様に、ＸＹＺ軸が図示されている。中間製品１０ｂは、工程Ｐ１３０で作製される完成前の製品である。中間製品１０ｂは、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、マスク材１９０とを備える。中間製品１０ｂでは、Ｐ型半導体層１３０の界面１３２は露出しており、Ｐ型半導体層１３０の界面１３３はマスク材１９０で覆い隠されている。中間製品１０ｂでは、界面１３２および界面１３３は、中間製品１０ａと同様に、一様に広がる共通の平面ＣＰを構成する。
【００４８】
本実施形態では、マスク材１９０は、二酸化ケイ素（ＳｉＯ2）から主になる層であるが、他の実施形態では、窒化ケイ素（ＳｉＮ）から主になる層であってもよい。本実施形態では、マスク材１９０の厚さは、後工程で形成される第２のＮ型半導体層１４０の厚さと同程度であるが、他の実施形態では、第２のＮ型半導体層１４０の厚さよりも薄くてもよいし、厚くてもよい。
【００４９】
図２の説明に戻り、中間製品１０ａの界面１３３に対するマスキングを実施した後（工程Ｐ１３０）、製造者は、ＭＯＣＶＤ装置の反応室に中間製品１０ｂを配置する（工程Ｐ１４２）。
【００５０】
反応室に中間製品１０ｂを配置した後（工程Ｐ１４２）、ＭＯＣＶＤ装置は、製造者の操作に基づいて、ケイ素（Ｓｉ）を混合した原料ガスを用いた結晶成長によって、Ｐ型半導体層１３０における界面１３２上に第２のＮ型半導体層１４０を形成する（工程Ｐ１４４）。工程Ｐ１４４では、ＭＯＣＶＤ装置は、反応室に供給される前の原料ガスに対してＳｉを混合する。工程Ｐ１４４では、第２のＮ型半導体層１４０におけるＳｉの濃度が、第１のＮ型半導体層１２０よりも高くなるように、ＭＯＣＶＤ装置は、原料ガスに混合されるＳｉの量を調整する。
【００５１】
図５は、中間製品１０ｃの構成を模式的に示す断面図である。図５には、図１と同様に、ＸＹＺ軸が図示されている。中間製品１０ｃは、工程Ｐ１４４で作製される完成前の製品である。中間製品１０ｃは、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０と、マスク材１９０とを備える。中間製品１０ｃでは、第２のＮ型半導体層１４０は、Ｐ型半導体層１３０においてマスク材１９０が形成されていない界面１３２上に形成されている。中間製品１０ｃでは、界面１３２および界面１３３は、中間製品１０ａと同様に、一様に広がる共通の平面ＣＰを構成する。
【００５２】
図２の説明に戻り、Ｐ型半導体層１３０における界面１３２上に第２のＮ型半導体層１４０を形成した後（工程Ｐ１４４）、製造者は、ＭＯＣＶＤ装置の反応室から中間製品１０ｃを取り出す（工程Ｐ１４８）。
【００５３】
ＭＯＣＶＤ装置の反応室から中間製品１０ｃを取り出した後（工程Ｐ１４８）、製造者は、中間製品１０ｃに対してウェットエッチングを実施する（工程Ｐ１５０）。これによって、Ｐ型半導体層１３０の界面１３３からマスク材１９０が除去される。本実施形態では、マスク材１９０の除去に用いられるエッチング液は、バッファードフッ酸（ＢＨＦ）溶液である。
【００５４】
図６は、中間製品１０ｄの構成を模式的に示す断面図である。図６には、図１と同様に、ＸＹＺ軸が図示されている。中間製品１０ｄは、工程Ｐ１５０で作製される完成前の製品である。中間製品１０ｄは、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とを備える。中間製品１０ｄでは、Ｐ型半導体層１３０の界面１３２は第２のＮ型半導体層１４０に隣接しており、Ｐ型半導体層１３０の界面１３３は露出している。中間製品１０ｄでは、界面１３２および界面１３３は、中間製品１０ａと同様に、一様に広がる共通の平面ＣＰを構成する。
【００５５】
図２の説明に戻り、中間製品１０ｃに対してウェットエッチングを実施した後（工程Ｐ１５０）、製造者は、中間製品１０ｃの各半導体層に対して電極を形成する（工程Ｐ１６０）。本実施形態では、工程Ｐ１６０において、図１の半導体装置１０に合わせて中間製品１０ｃが成形され、絶縁膜３３０，３４０が形成された後、Ｐ型半導体層１３０の界面１３３に電極２３０が形成される。本実施形態では、工程Ｐ１６０において、電極２３０に加え、電極２１０，２４０，２５０が形成される。中間製品１０ｃに電極を形成した後（工程Ｐ１６０）、図１に示すように、半導体装置１０が完成する。
【００５６】
以上説明した実施形態によれば、Ｐ型半導体層１３０に対する電極２３０が、ドライエッチングによって荒らされていない界面１３３に形成されるため、電極２３０を介したＰ型半導体層１３０の電気的特性を向上させることができる。また、Ｐ型半導体層１３０の形成（工程Ｐ１２６）と、第２のＮ型半導体層１４０の形成（工程Ｐ１４４）との間で、結晶成長による半導体層の形成を中断することによって、第２のＮ型半導体層１４０の形成時におけるＭｇのメモリ効果および拡散に起因する第２のＮ型半導体層１４０へのＭｇの混入が抑制されるため、第２のＮ型半導体層１４０の電気的特性を向上させることができる。これらの結果、半導体装置１０の電気的特性を向上させることができる。
【００５７】
また、二酸化ケイ素（ＳｉＯ2）をマスク材１９０として用いるため、Ｐ型半導体層１３０の界面１３３に対するマスキングおよびウェットエッチングを容易に実施することができる。
【００５８】
Ｂ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００５９】
例えば、上述の実施形態では、ＧａＮ系の半導体装置１０について説明したが、他の実施形態では、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）、炭化ケイ素（ＳｉＣ）、窒化ホウ素（ＢＮ、ボロンナイトライド）、ダイヤモンド等の他の材料系の半導体装置に、半導体装置１０の構造および製造方法を適用してもよい。また、上述の実施形態では、ＮＰＮ型の半導体装置１０について説明したが、他の実施形態では、ＰＮＰ型の半導体装置に、半導体装置１０の構造および製造方法を適用してもよい。
【符号の説明】
【００６０】
１０…半導体装置
１０ａ…中間製品
１０ｂ…中間製品
１０ｃ…中間製品
１０ｄ…中間製品
１１０…基板
１１１…界面
１１２…界面
１２０…第１のＮ型半導体層
１２１…界面
１２２…界面
１３０…Ｐ型半導体層
１３１…界面
１３２…界面
１３３…界面
１４０…第２のＮ型半導体層
１４１…界面
１４２…界面
１９０…マスク材
２１０…電極
２３０…電極
２４０…電極
２５０…電極
３３０…絶縁膜
３４０…絶縁膜
ＣＰ…平面
【図１】
2014063957.tif 000003
【図２】
2014063957.tif 000004
【図３】
2014063957.tif 000005
【図４】
2014063957.tif 000006
【図５】
2014063957.tif 000007
【図６】
2014063957.tif 000008