(57)【要約】【課題】ＣｄＴｅ層の特性を改良することにより、放射線感度が向上した放射線検出器を製造する。【解決手段】本発明に係る放射線検出器の製造方法によれば、塩素がドープされた多結晶膜で構成される変換層９に熱処理を施す熱処理工程Ｓ３を備えている。この熱処理工程Ｓ３を施すことにより、変換層９と電子注入阻止層７との界面に現れたＺｎリッチな領域が消失する。また、変換層９にドープされた塩素原子が結晶格子のＴｅサイトに配置し、変換層９が確実にＮ型化することになる。これにより、変換層９は均質なものとなるとともに特性が改善され、変換層９で生じた電荷を確実に収集でき高感度な放射線検出器を製造できるようになる。【選択図】図１
2014059155.tif 000002
【特許請求の範囲】
【請求項１】
基板上に電荷阻止層を生成する電荷阻止層生成工程と、
前記電荷阻止層とヘテロ接合するとともに塩素がドープされた多結晶膜で構成されるＣｄＴｅ層を前記基板上の前記電荷阻止層を覆うように生成するＣｄＴｅ層生成工程と、
前記ＣｄＴｅ層が生成された前記基板を熱処理する熱処理工程とを備えることを特徴とする放射線検出器の製造方法。
【請求項２】
請求項１に記載の放射線検出器の製造方法において、
前記ＣｄＴｅ層生成工程において、前記ＣｄＴｅ層には、塩素に加えて亜鉛もドープされることを特徴とする放射線検出器の製造方法。
【請求項３】
請求項１または請求項２に記載の放射線検出器の製造方法において、
前記熱処理工程は、不活性ガスの雰囲気中で行われることを特徴とする放射線検出器の製造方法。
【請求項４】
請求項１ないし請求項３のいずれかに記載の放射線検出器の製造方法において、
前記熱処理工程は、４時間以上３０時間以内で行われることを特徴とする放射線検出器の製造方法。
【請求項５】
請求項１ないし請求項４のいずれかに記載の放射線検出器の製造方法において、
前記熱処理工程における熱処理は、２５０℃以上５００℃以下の温度で行われることを特徴とする放射線検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線を電荷に変換する変換層を備えた放射線検出器の製造方法に関する。
【背景技術】
【０００２】
放射線をイメージングする放射線検出器は、医療分野をはじめ様々な分野で用いられる。この放射線検出器の具体的な構成について説明する。従来の放射線検出器６０は、図１１に示すように、放射線を電子・正孔のキャリア対に変換するＣｄＴｅ層５１と、ＣｄＴｅ層５１の両面を覆うように積層された電荷阻止層５２，５７からなるセンサ基板と、ガラス製のアクティブマトリックス基板５４をアクティブマトリックス基板５４の画素電極上に形成した導電性カーボンバンプ電極を介して接続した構造を備えている。
【０００３】
ＣｄＴｅ層５１は、放射線を電荷に変換する変換層となっており、高性能な放射線検出器６０を製造する上で、ＣｄＴｅ層５１の寄与は大きい。ＣｄＴｅ層５１における放射線を電荷に変換する変換効率が低かったり不均一があったりすると、放射線検出器６０の検出特性を悪化させてしまうからである。
【０００４】
この様な事情があって、従来より高性能なＣｄＴｅ層５１を生成する様々な手法が考え出されている。例えば、ＣｄＴｅ層５１に塩素をドープして生成するなどの工夫がなされている（例えば、特許文献１参照）。
【０００５】
このようなＣｄＴｅ層は、具体的に近接昇華法により基板上に形成される。このとき、材料にＣｄＣｌ２を混合するか、もしくは気相で塩素含有ガスを導入することにより、塩素をドープしたＣｄＴｅ層が生成されるのである。塩素をドープすることにより、放射線検出器の性能を高めることができる。
【０００６】
この様にして生成されるＣｄＴｅ層は、細かな結晶が集合した構造となっており、多結晶膜と呼ばれる。多結晶膜のＣｄＴｅ層を生成する製造方法によれば、大面積の放射線検出器を製造するのに有利である。
【０００７】
また、ＣｄＴｅ層の性能向上を目的として亜鉛をドープする場合もある。この場合、ＣｄＴｅ層には、塩素と亜鉛とがドープされているということになる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許４２６９６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような従来構成によれば、次のような問題点がある。
すなわち、従来構成のようにＣｄＴｅ層に塩素ドープを行っただけでは、ＣｄＴｅ層の性能の向上は不十分である。
【００１０】
すなわち、従来の製造方法によれば、放射線検出器の各部の間で検出特性を均質にすることができないという問題がある。従来方法により製造されたＣｄＴｅ層と電荷阻止層との界面には、Ｚｎリッチな領域が現れることが知られている。このＺｎリッチな領域は、界面に不均一な塊として現れ、界面において導電特性などの不均一を生じる。このような界面のムラは、放射線の変換特性やキャリアの収集特性の不均一の原因となると考えられる。
【００１１】
また、ＣｄＴｅ層５１が十分にＮ型化しないことも問題である。そもそもＣｄＴｅ層５１は、ＣｄＴｅ層５１と電荷阻止層５２とがヘテロ結合をすることで機能する。つまり、ＣｄＴｅ層５１と電荷阻止層５２とがダイオードのように構成されていることが望ましいのである。そのためには、ＣｄＴｅ層５１が確実にＮ型半導体となっていなければならない。この点、従来構成では、ＣｄＴｅ層５１に塩素がドープされるので、ＣｄＴｅ層５１は、確実にＮ型化しているようにも思われる。
【００１２】
しかしながら、実際はＣｄＴｅ層５１は、ドープされた塩素原子の量の割にはＮ型化していない。つまり、従来構成によれば、ＣｄＴｅ層５１が有する半導体特性が不十分であり、これが放射線検出器の検出感度の低下を招いているものと考えられる。
【００１３】
本発明は、この様な事情に鑑みてなされたものであって、ＣｄＴｅ層の特性を改良することにより、放射線感度が向上した放射線検出器を製造することにある。
【課題を解決するための手段】
【００１４】
本発明は上述の課題を解決するために次のような構成をとる。
すなわち、本発明に係る放射線検出器の製造方法は、基板上に電荷阻止層を生成する電荷阻止層生成工程と、電荷阻止層とヘテロ接合するとともに塩素がドープされた多結晶膜で構成されるＣｄＴｅ層を基板上の電荷阻止層を覆うように生成するＣｄＴｅ層生成工程と、ＣｄＴｅ層が生成された基板を熱処理する熱処理工程とを備えることを特徴とするものである。
【００１５】
［作用・効果］本発明に係る放射線検出器の製造方法によれば、塩素がドープされた多結晶膜で構成されるＣｄＴｅ層に熱処理を施す熱処理工程を備えている。本発明のような熱処理を行うと、ＣｄＴｅ層にドープされた塩素原子が結晶格子のＴｅサイトに配置する。この様になると、ＣｄＴｅ層が確実にＮ型化することになる。これにより、ＣｄＴｅ層と電荷阻止層とがヘテロ接合するようになり、ＣｄＴｅ層で生じた電荷を確実に収集でき高感度な放射線検出器を製造できるようになる。
【００１６】
また、熱処理工程を施すことにより、ＣｄＴｅ層はより均質なものとなる。すなわち、電荷阻止層としてＺｎＴｅ膜を用いた場合に、ＣｄＴｅ層と電荷阻止層との界面に現れたＺｎリッチな領域が熱処理により消失するのである。この様な構造体が消失したということは、ＣｄＴｅ層と電荷阻止層との界面が均質化したことを表している。界面にムラがあるとこれが放射線の変換特性やキャリアの収集特性の不均一の原因となると考えられる。この様な事情から、本発明の熱処理を行えば、製造される放射線検出器の検出特性の不均一が軽減される。  
【００１７】
また、多結晶膜で構成されるＣｄＴｅ層は、互いに隣接する結晶の界面において、電荷の移動が妨げられやすいという問題がある。本発明に係る熱処理を行えば、ＣｄＴｅ層内の電子密度が高まるので、結晶間の電荷の移動が促され、ＣｄＴｅ層で生じた電荷を確実に収集できるものと考えられる。
【００１８】
また、上述の放射線検出器の製造方法において、ＣｄＴｅ層生成工程において、ＣｄＴｅ層には、塩素に加えて亜鉛もドープされればより望ましい。
【００１９】
［作用・効果］上述の構成は、本発明の製造方法の適用できる一例を示すものとなっている。このように本発明は多様なタイプの放射線検出器に適用できる。また、本発明の熱処理工程によりＣｄＴｅ層とＺｎＴｅ膜（電荷阻止層）との界面にできるＺｎリッチな不均一領域を消滅させることもできる。
【００２０】
また、上述の放射線検出器の製造方法において、熱処理工程は、不活性ガスの雰囲気中で行われればより望ましい。
【００２１】
［作用・効果］上述の構成は、本発明の製造方法をより具体的に表している。すなわち、熱処理を不活性ガスの雰囲気中で行うようにすれば、ＣｄＴｅ層などの変質が防がれより高品質な放射線検出器を製造できるようになっている。
【００２２】
また、上述の放射線検出器の製造方法において、熱処理工程は、４時間以上３０時間以内で行われればより望ましい。
【００２３】
［作用・効果］上述の構成は、本発明の熱処理工程をより具体的に表している。熱処理工程を４時間以上３０時間以内の処理時間で行えばＣｄＴｅ層の物性が有意に変化することが実証されている。
【００２４】
また、上述の放射線検出器の製造方法において、熱処理工程における熱処理は、２５０℃以上５００℃以下の温度で行われればより望ましい。
【００２５】
［作用・効果］上述の構成は、本発明の熱処理工程をより具体的に表している。熱処理工程を２５０℃以上３５０℃以下の処理温度で行えばＣｄＴｅ層の物性が有意に変化することが実証されている。また、本発明のＣｄＴｅ層は、５００℃は確実に耐えることができる。したがって、ＣｄＴｅ層は、５００℃まで加熱できる。
【発明の効果】
【００２６】
本発明に係る放射線検出器の製造方法によれば、塩素がドープされた多結晶膜で構成されるＣｄＴｅ層に熱処理を施す熱処理工程を備えている。この熱処理工程を施すことにより、ＣｄＴｅ層と電荷阻止層との界面に現れたＺｎリッチな領域が消失する。また、ＣｄＴｅ層にドープされた塩素原子が結晶格子のＴｅサイトに配置し、ＣｄＴｅ層が確実にＮ型化する。これにより、ＣｄＴｅ層は均質になるとともに特性が改善され、ＣｄＴｅ層で生じた電荷を確実に収集でき高感度な放射線検出器を製造できるようになる。
【図面の簡単な説明】
【００２７】
【図１】実施例１に係る放射線検出器の構成を説明する断面図である。
【図２】実施例１に係る放射線検出器の構成を説明する模式図である。
【図３】実施例１に係る放射線検出器の構成を説明する断面図である。
【図４】実施例１に係る放射線検出器の製造方法を説明する断面図である。
【図５】実施例１に係る加熱処理の効果を説明する模式図である。
【図６】実施例１に係る加熱処理の効果を実証する実験結果を示すグラフである。
【図７】実施例１に係る加熱処理の効果を実証する実験結果を示すグラフである。
【図８】実施例１に係る加熱処理の効果を実証する実験結果を示すグラフである。
【図９】実施例１に係る加熱処理の効果を実証する実験結果を示すグラフである。
【図１０】実施例１に係る加熱処理の効果を実証する実験結果を示す顕微鏡写真である。
【図１１】従来構成の放射線検出器を説明する断面図である。
【実施例１】
【００２８】
本発明の放射線検出器の製造方法を説明するに当たり、まずは、本発明に係る放射線検出器の構成について説明する。
【００２９】
放射線検出器１０は、図１に示すように、放射線を電気信号に変換する機能を有する変換モジュール１を備えている。変換モジュール１は、放射線に対して透過性を有するグラファイトから構成される支持基板３と、この支持基板３の下面に電子注入阻止層７と、入射した放射線に感応して電子−正孔対キャリアを生成する変換層９とがこの順に積層した構成となっている。変換層９は、キャリア収集用の画素電極１３に電気的に接続されている。画素電極１３は、後述のアクティブマトリックス基板１５に付属する電極である。支持基板３は、本発明の基板に相当し、電子注入阻止層７は、本発明の電荷阻止層に相当する。また、変換層９は、本発明のＣｄＴｅ層に相当する。
【００３０】
電子注入阻止層７は、Ｐ型の導電性を有しかつ抵抗値の高い材料が望ましく、例えばＺｎＴｅなどで構成される。
【００３１】
変換層９は、後述するように製造されるのが好ましく、ＣｄＴｅ（テルル化カドミウム）ＣｄＺｎＴｅ（テルル化カドミウム亜鉛）のいずれかからなる多結晶膜又はそれらの少なくとも一つを含む多結晶の積層膜で構成され、さらに、Ｃｌがドーピングされている。
【００３２】
また、画素電極１３の材料としては、例えばカーボンを選択することができる。
【００３３】
上記のような構成の放射線検出器１０は、図１に示すように、変換モジュール１がアクティブマトリックス基板１５と一体的に構成されて放射線撮像装置として機能する。これにより、放射線検出器１０の変換層９で生成されたキャリアがアクティブマトリックス基板１５により素子別に収集され、素子毎に蓄積されて電気信号として読み出される。
【００３４】
アクティブマトリックス基板１５には、ガラス基板上にキャリア収集用の画素電極１３が形成されている。画素電極１３は、変換層９に接するとともに、アクティブマトリックス基板１５の表面に２次元的に配列されている。この画素電極１３は、図１に示すように、電荷蓄積用のコンデンサ１５ｃに接続されている。コンデンサ１５ｃは、画素電極１３で収集された電荷が蓄積される。コンデンサ１５ｃは、トランジスタ１５ｔに接続されている。このトランジスタ１５ｔは、コンデンサ１５ｃに接続される入力端子の他に、電流制御用のゲートＧと、検出信号読み出し用の読み出し電極Ｐとを有している。トランジスタ１５ｔのゲートＧがオンされると、コンデンサ１５ｃに蓄積している電荷は読み出し電極Ｐに向けて流れる。
【００３５】
２次元的に配列されたトランジスタ１５ｔは、縦横に格子状に伸びる配線に接続されている。すなわち、図２における縦方向に配列したトランジスタ１５ｔの読み出し電極Ｐは、全て共通のアンプ電極Ｑ１〜Ｑ４のいずれかに接続されており、図２における横方向に配列したトランジスタ１５ｔのゲートＧは、全て共通のゲート制御電極Ｈ１〜Ｈ４のいずれかに接続されている。ゲート制御電極Ｈ１〜Ｈ４は、ゲートドライバ２７に接続され、アンプ電極Ｑ１〜Ｑ４は、アンプアレイ２６に接続される。この様に、アクティブマトリックス基板１５には、コンデンサ１５ｃ，トランジスタ１５ｔ，ゲートＧで構成される画素が２次元的に配列されている。ゲートドライバ２７は、トランジスタ１５ｔのオン・オフを行うゲートＧの電位を制御するものである。
【００３６】
各コンデンサ１５ｃに蓄積される電荷を読み出す構成について説明する。図２におけるコンデンサ１５ｃの各々に電荷が蓄積されているものとする。ゲートドライバ２７は、ゲート制御電極Ｈ１を通じてトランジスタ１５ｔを一斉にオンする。オンされた横に並んだ４つのトランジスタ１５ｔは、アンプ電極Ｑ１〜Ｑ４を通じて、電荷（原信号）をアンプアレイ２６に伝達する。
【００３７】
次に、ゲートドライバ２７は、ゲート制御電極Ｈ２を通じてトランジスタ１５ｔを一斉にオンする。この様に、ゲートドライバ２７は、ゲート制御電極Ｈ１〜Ｈ４を順番にオンしていく。その度ごとに１行に並んだ各トランジスタ１５ｔが一斉にオンされる。こうして、放射線検出器１０は、コンデンサ１５ｃの各々に蓄積された電荷を１行毎に読み出す構成となっている。
【００３８】
アンプアレイ２６には、アンプ電極Ｑ１〜Ｑ４の各々に、信号を増幅するアンプが設けられている。アンプ電極Ｑ１〜Ｑ４からアンプアレイ２６に入力された原信号は、ここで所定の増幅率で増幅される。
【００３９】
画素電極１３，コンデンサ１５ｃ，およびトランジスタ１５ｔは、Ｘ線を検出するＸ線検出素子を構成する。Ｘ線検出素子は、アクティブマトリックス基板１５において、例えば３，０７２×３，０７２の縦横に並んだ２次元マトリックスを形成している。
【００４０】
アクティブマトリックス基板１５の詳細な構造は、図３に示すようなものである。すなわち、絶縁性基板２１の上面には、コンデンサ１５ｃの接地側電極１７ａと、トランジスタ１５ｔのゲート電極１９ａの上に絶縁膜２３を介してコンデンサ１５ｃの接続側電極１７ｂと、トランジスタ１５ｔのソース電極１９ｂ及びドレイン電極１９ｃが積層形成されている。さらに、その上面には、保護用の絶縁膜２５が設けられている。
【００４１】
また、接続側電極１７ｂとソース電極１９ｂは、同時形成されて導通されている。絶縁膜２３と絶縁膜２５としては、例えば、プラズマＳｉＮ膜が採用可能である。放射線検出器１０とアクティブマトリックス基板１５とを、例えば、導電性カーボンバンプ電極や異方導電性フィルム（ＡＣＦ）や異方導電性ペースト等を間に介在させた状態で、加圧接着して貼り合わせる。これにより放射線検出器１０とアクティブマトリックス基板１５とが貼り合わされて一体化される。このとき画素電極１３と接続側電極１７ｂとは、介在導体部２７によって導通されている。
【００４２】
次に、上記の放射線検出器１０の製造方法の詳細について説明する。
【００４３】
放射線検出器１０の電子注入阻止層７は、例えば、スパッタリング・蒸着等の方法で積層形成する。この工程を電子注入阻止層生成工程Ｓ１と呼ぶことにする。電子注入阻止層生成工程Ｓ１は、基板上に電荷の通過を阻止する電子注入阻止層７を生成する工程である。そして、電子注入阻止層７の下面に、例えば、次のような「近接昇華法」を用いて変換層９を形成する。この工程を変換層生成工程Ｓ２と呼ぶことにする。変換層生成工程Ｓ２は、電子注入阻止層７とヘテロ接合するとともに塩素がドープされた多結晶膜で構成される変換層９を基板上の電子注入阻止層７を覆うように生成する工程である。電子注入阻止層生成工程Ｓ１は、本発明の電荷阻止層生成工程に相当し、変換層生成工程Ｓ２は、本発明のＣｄＴｅ層生成工程に相当する。
【００４４】
変換層生成工程Ｓ２は、具体的には、蒸着チャンバ３３内に支持基板３を載置することでなされる。蒸着チャンバ３３内には、ソースＳを置くための下部サセプタ３５が配備されているので、スペーサ３７を介して蒸着面を下方に向けた状態で支持基板３を載置する。蒸着チャンバ３３の上下部には、ヒータ３９が配備されており、蒸着チャンバ３３に接続された真空ポンプを動作させて蒸着チャンバ３３内を減圧雰囲気にした後、上下部のヒータ３９によりソースＳを加熱する。これによってソースＳが昇華し、支持基板３の下面に付着して変換層９が形成される。なお、ここで変換層９は、１００μｍ以上の厚膜として形成される。
【００４５】
下部サセプタ３５にセットするソースＳとしては、ＣｄＴｅ（テルル化カドミウム），ＣｄＺｎＴｅ（テルル化カドミウム亜鉛）の少なくとも一つを含む第１の材料と、ＣｄＣｌ２（塩化カドミウム）又はＺｎＣｌ２（塩化亜鉛）の少なくとも一つを含む第２の材料との混合体が挙げられる。また塩素のソースとして、気相で塩素を含有するガスを別途チャンバーに導入しても良い。この様にして、以上の過程により変換モジュール１が形作られる。また、変換層生成工程Ｓ２において、変換層９に、塩素に加えて亜鉛もドープさるようにしてもよい。
【００４６】
続いて、変換モジュール１を図４と同様なベーキング炉に挿入し、変換モジュール１の熱処理を行う。この熱処理が本発明における最も特徴的なものである。この工程を熱処理工程Ｓ３と呼ぶことにする。熱処理工程Ｓ３は、変換層９が生成された支持基板３を熱処理する工程である。
【００４７】
熱処理工程Ｓ３は、ベーキング炉内の温度を２５０℃以上５００℃以下とし変換モジュール１の熱処理することで行われる。この温度は、２５０℃以上３８０℃以下の間から選択されることがより望ましい。熱処理を行う時間は、４時間以上３０時間以下の間で選択される。熱処理を行っている間、不活性ガスがベーキング炉内に送り込まれる。不活性ガスとしては、具体的にＡｒ，Ｈｅなどの希ガスや、Ｎ２などを選択することができる。ベーキング炉内の圧力は、大気圧程度が望ましい。熱処理を施すことにより変換モジュール１が形成される。このように、熱処理工程Ｓ３は、不活性ガスの雰囲気中で行われる。また、熱処理工程Ｓ３は、４時間以上３０時間以内で行われる。そして、熱処理工程Ｓ３における熱処理は、２５０℃以上５００℃以下の温度で行われる。
【００４８】
そして、上述したようにアクティブマトリックス基板１５と変換モジュール１とを一体化して放射線検出器１０が完成するのである。
【００４９】
続いて、変換モジュール１に熱処理を加える意義について説明する。変換モジュール１に熱処理を加えると、変換層９の物性が変化する。すなわち、変換層９にドープされた塩素原子の位置が変化するのである。
【００５０】
図５左側は、熱処理前の変換層９の様子を表している。変換層９は、多結晶膜であるから、微細な結晶が積み重なって構成されている。したがって、変換層９は、微視的には結晶で構成されていると見ることができるのである。この観点でいえば、変換層９を構成するＣｄ原子およびＴｅ原子は、特定の結晶格子上に配列されていると言えるのである。
【００５１】
ところで変換層９内部のＣｌ原子には、結晶格子の結合に関与しないで結晶格子の隙間に位置しているものがある。このようなＣｌ原子は、変換層９の物性に影響を及ぼさない。一方、変換層９を積層する際に塩素をドープする理由は、変換層９をＮ型化して変換層９の導電性を向上させることである。しかるに実際に生成された変換層９では、ドープされた塩素原子が結晶格子に十分に入り込んでおらず、変換層９が十分にＮ型化していないのである。
【００５２】
図５右側は、熱処理後の変換層９を表している。図５左側で結晶格子の結合に関与していなかったＣｌ原子は、熱処理により結晶格子のＴｅサイトに配置したことがわかる。このような現象が起こることにより、Ｃｌ原子が有する電子が結晶格子を通じて移動できるようになる。すなわち、変換層９は、Ｎ型の半導体の物性を有するようになるのである。
【００５３】
以上のように、変換層９に熱処理を加えると、変換層９が十分にＮ型化する。このようにすると、変換層９の導電性が向上することになる。変換層９に放射線が入射するとそこでキャリア対が発生する。このキャリア対は、放射線の入射を意味する電気信号である。変換層９の導電性が向上していれば、電気信号は、容易にキャリア収集用の画素電極１３に流れることができる。このようにして、変換層９に熱処理を加えれば、高性能な変換モジュール１が製造できるようになるのである。
【００５４】
＜熱処理の有効性の実証：整流性の発生＞
続いて、変換層９の熱処理が有効であることを示す実験を行ったのでこれについて説明する。図６は、変換モジュール１に直流電流を流したときのＩＶ特性である。図６左側は、熱処理前の変換モジュール１を表しており、図６右側は、熱処理後の変換モジュール１を表している。変換層９は、ＺｎがドープされたＣｄＺｎＴｅ層である。熱処理は、３５０℃で４時間行った。なお、変換モジュール１には、電流を支持基板３から変換層９に向けて流すものとし、この方向の電流を正方向の電流とする。
【００５５】
図６左側を参照すると、電圧の変化によってほとんど電流が流れていないことが分かる。これは、変換層９が十分にＮ型化していないので、電流が流れにくいことを表している。これに比べて図６右側では、変換モジュール１に正方向に電圧をかけると、それに従って大きな電流が流れている。しかし、変換モジュール１に負の方向に電流をかけてもあまり大きな電流は流れない。これは、熱処理により変換モジュール１に整流性が生じたことを表している。つまり、熱処理後の変換モジュール１においては、ダイオードの機能が生じているのである。電子注入阻止層７は、Ｐ型の半導体で構成されていることからすると、変換層９が熱処理によりＮ型に変化しなければこのような整流性は現れないはずである。つまり、図６の結果により変換モジュール１の熱処理で変換層９がＮ型化されたということができる。
【００５６】
このように変換モジュール１が正方向に電流が流れやすくなったということは、それだけ、変換層９で生じたキャリアが画素電極１３側に流れやすくなったことを表している。この結果からすると変換モジュール１のキャリアの収集能は熱処理により向上するものと考えられる。
【００５７】
＜熱処理の有効性の実証：処理温度および処理時間と電流増加との関係＞
次に、上述の実験と同様の実験を処理温度と処理時間を変えて行った結果について説明する。図７は、熱処理前の変換モジュール１と熱処理後の変換モジュール１に対して電圧を印加したときに流れた暗電流を測定したものである。この実験に用いた変換層９もＣｄＺｎＴｅ層である。グラフ中、網掛けがされていないものは、熱処理前の試料を示し、網掛けがされているものは熱処理後の試料を示している。なお暗電流とは、変換層９に放射線が入射していないときに検出される電流であり、これが大きすぎるとノイズやダイナミックレンジ低下の原因になる。
【００５８】
実験は次のような条件で行われた。熱処理は、４時間、８時間、１８時間、３０時間の４通りの時間で行われた。熱処理の温度は２５０℃である。図７の左上のグラフは、図７の左下に示すように電圧を支持基板３から変換層９に向けて順方向に印加した場合の結果を表しており、図７の右上のグラフは、図７の右下に示すように電圧を変換層９から支持基板３に向けて逆方向に印加した場合の結果を表している。印加した電圧は、１００Ｖである。
【００５９】
結果、変換モジュール１は、熱処理により、電流は、順方向に流れやすくなった。一方、逆方向の電流は、熱処理を行っても順方向の場合と比べて流れやすくなっていない。このことは、変換モジュール１は、熱処理によりダイオードとしての機能を獲得したということがいえる。すなわち、変換層９は、リーク電流を増加させることなく、そこで生じたキャリアを画素電極１３側に効率的に収集できる様になったということが言える。
【００６０】
図８も同様な実験の結果である。ただし、熱処理の温度は３５０℃である。図８の左上のグラフは、図７の左下に示すように電圧を順方向に印加した場合の結果を表しており、図８の右上のグラフは、図７の右下に示すように電圧を逆方向に印加した場合の結果を表している。この結果においても上述の結果となった。
【００６１】
以上のことから、加熱時間が４時間以上３０時間以下の間のいずれであっても、変換層９特性の改善が見られ、加熱温度が２５０℃以上３５０℃以下において変換層９特性の改善が見られることが分かる。
【００６２】
＜熱処理の有効性の実証：フォトルミネッセンススペクトルの結果＞
続いて、フォトルミネッセンススペクトル測定により変換層９の特性が改善された様子が観察されたのでこれについて説明する。フォトルミネッセンス分析とは、試料にレーザ光を照射し、これにより試料を構成する物質の電子を励起させ、励起された電子が標準状態に戻る過程で発する蛍光の波長と強度を測定するというものである。この測定における試料とは、熱処理前と熱処理後の変換層９である。この実験に用いた変換層９もＣｄＺｎＴｅ層である。
【００６３】
測定条件について説明する。測定は、２０Ｋの温度で行われた。分光器は、浜松フォトニクス社製裏面入射型ＣＣＤリニアイメージングセンサＰＭＡ−１１を用いた。当機の波長分解能は、２．５ｎｍ，測定波長範囲は３５０ｎｍ〜１，１００ｎｍである。
【００６４】
図９は、実験結果を表している。横軸はエネルギー（ｅＶ）であり、縦軸は蛍光の強度を示す相対値である。図９左側は、２５０℃の熱処理を４時間行った時の変換層９の特性の変化を示している。グラフ中の破線は、熱処理前のスペクトルであり、実線は熱処理後のスペクトルである。同様に、図９右側は、３５０℃の熱処理を４時間行った時の変換層９の特性の変化を示している。
【００６５】
結果、エネルギーが１．６１２ｅＶにある励起子領域のピークが熱処理により高くなった。これは、変換層９に存在する電子の密度が高まったためと思われる。このような電子密度の増加の原因について考察する。熱処理により、変換層９の物質の構成自体に変化はないと考えられる。つまりこの様な結果が得られたということは、図５で説明した塩素原子の再配置が生じることにより、塩素原子の電子が比較的に自由に変換層９の結晶内を移動できるようになったためと考えられる。
【００６６】
その他、下に示す表のように熱処理により励起子領域、ＤＡＰ発光領域が高エネルギー側にシフトしている現象が見られた。これは、変換層９の特性が熱処理により変化したことを裏付けるものである。
【００６７】
【表１】
2014059155.tif 000003
【００６８】
＜熱処理の有効性の実証：電子顕微鏡による観察＞
図１０は、変換モジュール１の断面を電子顕微鏡で観察した結果である。図１０左側は、熱処理前の変換モジュール１を表しており、図１０右側は、熱処理後の変換モジュール１を表している。熱処理は、処理温度３５０℃で４時間行った。この実験に用いた変換層９もＣｄＺｎＴｅ層である。
【００６９】
結果、図１０左側の楕円で示す枠内に現れていた黒い構造体が熱処理後では、消滅している。この黒い構造体は、Ｚｎリッチな領域であり、これが変換層９を成膜したときに現れたムラであることが予め分かっている。この様な構造体が消失したということは、電子注入阻止層７と変換層９との界面が均質化したことを表している。変換モジュール１の内部でムラがあると、これが放射線の変換特性やキャリアの収集特性の不均一の原因となる場合がある。この様な事情から、変換モジュール１に熱処理を行えば、製造される放射線検出器１０の検出特性の不均一が軽減されるものと思われる。
【００７０】
＜熱処理工程における条件の範囲＞
以上のように、熱処理工程Ｓ３における条件の範囲は、処理時間としては４時間以上が望ましい。また実験により有効な処理時間として確認されているのは３０時間までである。ではあるが、本発明のような効果を得られる条件であれば、これ以上に時間を長くすることもできる。また、処理温度としては、２５０℃以上が望ましい。また実験により有効な処理温度として確認されているのは３５０℃までである。ただし、単結晶のＣｄＴｅ材料において、３８０℃の加熱処理により図５で説明した現象が発生することが知られている。したがって、本発明においてもこの温度まで処理温度を上昇させることができるものと考えられる。本発明における変換層９は多結晶膜で構成されるが、微視的にみれば、単結晶材料と同様のメカニズムで物性の変化が生じるものと考えられるからである。
【００７１】
また、変換モジュール１は、５００℃の熱処理によっても破壊しないことが知られている。したがって、本発明においてもこの温度まで処理温度を上昇させることができるものと考えられる。
【００７２】
以上のように、本発明に係る放射線検出器の製造方法によれば、塩素がドープされた多結晶膜で構成される変換層９に熱処理を施す熱処理工程Ｓ３を備えている。この熱処理工程Ｓ３を施すことにより、変換層９はより均質なものとなる。すなわち、変換層９と電子注入阻止層７との界面に現れたＺｎリッチな領域が熱処理により消失するのである。この様な構造体が消失したということは、変換層９と電子注入阻止層７との界面が均質化したことを表している。界面にムラがあるとこれが放射線の変換特性やキャリアの収集特性の不均一の原因となると考えられる。この様な事情から、本発明の熱処理を行えば、製造される放射線検出器１０の検出特性の不均一が軽減される。
【００７３】
また、本発明のような熱処理を行うと、変換層９にドープされた塩素原子が結晶格子のＴｅサイトに配置する。この様になると、変換層９が確実にＮ型化することになる。これにより、変換層９と電子注入阻止層７とがヘテロ接合するようになり、変換層９で生じた電荷を確実に収集でき高感度な放射線検出器を製造できるようになる。また、この様な熱処理を行うと、変換層９と電子注入阻止層７との界面に現れたＺｎリッチな領域が消失することが実験によって示されている。この様な構造体が消失したということは、変換層９と電子注入阻止層７との界面が均質化したことを表している。界面にムラがあるとこれが放射線の変換特性やキャリアの収集特性の不均一の原因となると考えられる。この様な事情から、本発明の熱処理を行えば、製造される放射線検出器１０の検出の不均一の軽減がなされる。
【００７４】
また、多結晶膜で構成される変換層９は、互いに隣接する結晶の界面において、電荷の移動が妨げられやすいという問題がある。本発明に係る熱処理を行えば、変換層９内の電子密度が高まるので、結晶間の電荷の移動が促され、変換層９で生じた電荷を確実に収集できるものと考えられる。
【００７５】
本発明は、亜鉛がドープされた変換層９を有するタイプの放射線検出器の製造に適用できる。また、本発明の熱処理工程Ｓ３により変換層９と電子注入阻止層７との界面にできるＺｎリッチな不均一領域を消滅させることもできる。
【００７６】
また、上述のように、熱処理を不活性ガスの雰囲気中で行うようにすれば、変換層９などの変質が防がれ、より高品質な放射線検出器を製造できるようになっている。
【符号の説明】
【００７７】
３     支持基板（基板）
７     電子注入阻止層（ＺｎＴｅ層）
９     変換層（ＣｄＴｅ層）
Ｓ１   電子注入阻止層生成工程
Ｓ２   変換層生成工程（ＣｄＴｅ層生成工程）
Ｓ３   熱処理工程
【図１】
2014059155.tif 000004
【図２】
2014059155.tif 000005
【図３】
2014059155.tif 000006
【図４】
2014059155.tif 000007
【図５】
2014059155.tif 000008
【図６】
2014059155.tif 000009
【図７】
2014059155.tif 000010
【図８】
2014059155.tif 000011
【図９】
2014059155.tif 000012
【図１１】
2014059155.tif 000013
【図１０】
2014059155.tif 000014