(57)【要約】      （修正有）【課題】集積回路中のＰＭＯＳトランジスタ構造の製造において基板にホウ素およびリンをドープする場合に、炭素クラスターを基板中に注入してトランジスタの接合特性を改善することを提供する。【解決手段】ＵＳＪ形成のための拡散制御及びストレスエンジニアリングのための高ドーズ量炭素注入する。最初に、Ｃ１６Ｈｘ＋のようなクラスター炭素イオンを、これに続くホウ素インプラントとほぼ同じドーズ量でソース／ドレイン領域中に注入し；その後、好ましくはＢ１８Ｈｘ＋またはＢ１０Ｈｘ＋のようなホウ化水素クラスターを用いて、浅いホウ素、ホウ素クラスター、リンまたはリンクラスターイオンインプラントを行って、ソース／ドレインエクステンションを形成する。これに続くアニーリングおよび活性化において、炭素原子による格子間欠陥のゲッタリングによりホウ素の拡散は低減する。【選択図】図１
2014160856.tif 000002
【特許請求の範囲】
【請求項１】
イオンの注入方法であって、
（ａ）形態ＣｎＨｘ［式中、ｎおよびｘは整数であり、２≦ｎおよびｘ≧０である］の
材料の気相分子を大量に製造する段階；
（ｂ）ＣｎＨｘ分子をイオン化してＣｎＨｙ＋またはＣｎＨｙ−［式中、ｙはｙ＞０で
あるような整数である］を形成する段階；および
（ｃ）イオン化した分子を電界により標的へ加速する段階、
を含む前記方法。
【請求項２】
段階（ａ）が、フルオランテン、Ｃ１６Ｈ１０の気相分子を大量に製造することを含む
、請求項１に記載の方法。
【請求項３】
段階（ａ）が、ビベンジル、Ｃ１４Ｈ１４の気相分子を大量に製造することを含み、段
階（ｂ）がＣ７Ｈｙイオンのイオンビームを製造する、請求項１に記載の方法。
【請求項４】
イオンの注入方法であって、
（ａ）形態ＣｎＨｘ［式中、ｎおよびｘは整数であり、４≦ｎおよびｘ≧０である］の
材料の気相分子を大量に製造する段階；
（ｂ）ＣｎＨｘ分子、ＣｎＨｙ＋イオン、ＣｎＨｙ−イオン［式中、ｙはｙ＞０である
ような整数である］、および電子を含有するプラズマを形成する段階；ならびに
（ｃ）前記イオンの一部を電界により加速して標的に注入し、半導体のドーピングを実
施する段階、
を含む前記方法。
【請求項５】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成す
る段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前
記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を
付着させる段階；
（ｄ）ＣｎＨｘイオンを注入して、意図するＳＤＥ領域の下に拡散抑制領域を形成する
段階；
（ｄ）Ｂ＋またはホウ素クラスターイオン、ＢｎＨｘ＋を注入して、前記ゲートスタッ
クと前記対峙するトレンチアイソレーションの間にドレインエクステンションを形成する
段階；
（ｅ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｆ）ホウ素クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｇ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、これによ
りＰ型金属酸化物半導体（ＭＯＳ）デバイス（ＰＭＯＳ）を形成する段階、
を含む前記方法。
【請求項６】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成す
る段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前
記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を
付着させる段階；
（ｄ）ＣｎＨｘイオンを注入して、意図するＳＤＥ領域の少し下に拡散抑制領域を形成
する段階；
（ｄ）Ｐ＋またはリンクラスターイオンを注入して、前記ゲートスタックと前記対峙す
るトレンチアイソレーションの間にドレインエクステンションを形成する段階；
（ｅ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｆ）Ｎ型クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｇ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、これによ
りＮ型金属酸化物半導体（ＭＯＳ）デバイス（ＮＭＯＳ）を形成する段階、
を含む前記方法。
【請求項７】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成す
る段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前
記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を
付着させる段階；
（ｄ）ＣｎＨｘ＋イオンを注入して、ソースおよびドレイン領域中にＳｉＣ合金を形成
する段階；
（ｄ）Ｐ＋またはリンクラスターイオンを注入して、前記ゲートスタックと前記対峙す
るトレンチアイソレーションの間にドレインエクステンションを形成する段階；
（ｅ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｆ）Ｎ型クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｇ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、炭素をソ
ースおよびドレイン中の格子構造中に組み込み、これによりＮ型金属酸化物半導体（ＭＯ
Ｓ）デバイス（ＮＭＯＳ）を形成する段階、
を含む前記方法。
【請求項８】
さらに、
（ａ）前記基板上の第１および第２領域を分離する段階；
（ｂ）前記ＮＭＯＳデバイスを第１領域に形成する段階；および
（ｃ）ＰＭＯＳデバイスを第２領域に形成する段階、
を包含する、請求項７に記載の方法。
【請求項９】
段階（ｃ）が、Ｐ型クラスターイオンを前記第２領域に注入することを包含する、請求
項１０に記載の方法。
【請求項１０】
前記Ｐ型クラスターイオンがＢ１８Ｈｘ＋またはＢ１８Ｈｘ−［式中０≦ｘ≦２２］で
ある、請求項１１に記載の方法。
【請求項１１】
前記クラスター炭素（ＣｎＨｘ＋）インプラントが、約７０ｋｅＶ〜約１００ｋｅＶの
注入エネルギーにおける１Ｅ１５〜５Ｅ１５のドーズ量のＣ７Ｈｘ＋インプラントからな
る、請求項７に記載の方法。
【請求項１２】
さらに、
（ａ）前記基板上の第１および第２領域を分離する段階；
（ｂ）前記ＮＭＯＳデバイスを第１領域に形成する段階；および
（ｃ）ＰＭＯＳデバイスを第２領域に形成する段階、
を包含する、請求項１１に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
関連出願の相互参照
本出願は、本明細書中で参考として援用する２００５年１２月９日提出の米国仮特許出
願第６０／７４８７９７号に関連し、その利益を主張するものである。
【０００２】
発明の背景
１．発明の分野
本発明は、半導体製造の方法、より詳細には、集積回路中のＰＭＯＳトランジスタ構造
の製造において基板にホウ素、ヒ素およびリンをドープする場合に、ストレスエンジニア
リング(stress engineering)および拡散制御のために炭素含有クラスターを基板中に注入
して、トランジスタの接合特性を改善するための方法に関する。
【０００３】
２．従来技術の説明
イオン注入プロセス
半導体デバイスの作製は、部分的に、イオン注入によりシリコン基板中にトランジスタ
構造を形成することを包含する。米国特許第５４９７００６号でＳｆｅｒｌａｚｚｏ  ｅ
ｔ．ａｌ．により開示されているように、イオン注入装置は、望ましいドーパント種を含
有するイオン流を作り出すイオン源、引出電極によりイオン源からイオンを引き出して加
速し、該イオン流を特定のエネルギーまたは速度を有するイオンビームにしてこれに集中
させるビームライン、イオンビーム中にはさまざまなイオン種が存在しうるので、関心の
あるイオンを選択するイオン濾過システム、ならびに、イオンビームを衝突させるシリコ
ン基板を格納するプロセスチャンバーを包含する；これに関し、イオンビームは特定の距
離で基板中に侵入する。トランジスタ構造は、基板表面上に直接形成されたマスクにイオ
ンビームを通すことにより作り出され、該マスクは、基板の離散した部分のみがイオンビ
ームに暴露されるように設計されている。ドーパントイオンがシリコン基板中に侵入する
と、基板の電気特性は局所的に改変され、電気キャリヤ、例えば、ホウ素またはインジウ
ムなどのｐ型ドーパントによる正孔およびリンまたはヒ素などのｎ型ドーパントによる電
子などの導入により、ソース、ドレインおよびゲート構造が作り出される。
【０００４】
半導体の処理における最近の発展は、機械的応力を組み込んでトランジスタの性能を向
上させることである。この応力は、ケイ素以外の元素原子を格子構造に入れることにより
生じる。今日までにうまくいっているプロセスは、ＰＭＯＳトランジスタのソースおよび
ドレイン領域中へのＧｅ原子の組込である。Ｇｅ原子をシリコン基板中に入れると、Ｓｉ
格子に適合した格子構造を有するＳｉＧｅ合金が形成する。しかしながら、Ｇｅ原子はＳ
ｉ原子より大きいので、ＳｉＧｅ合金の格子定数はより大きくなる。これは、入れるＧｅ
の量により制御することができる。ＰＭＯＳトランジスタのソースおよびドレイン領域に
この合金材料を形成することにより、その中のより大きな格子が圧縮応力下にチャネル領
域を配置し、これにより正孔の移動度が高まり、ＰＭＯＳトランジスタの性能が向上する
。圧縮応力は電子の移動度にとって不利であり、ＮＭＯＳトランジスタの性能を低下させ
るので、Ｇｅ原子を入れるのはＰＭＯＳトランジスタに対してのみ有効である。
【０００５】
従来技術のイオン源
従来、Ｂｅｒｎａｓ型イオン源がイオン注入装置に用いられてきた。そのようなイオン
源は、ドーパントを含んだ供給ガス、例えばＢＦ３、ＡｓＨ３またはＰＨ３などをそれら
の原子またはモノマー構成要素に分解して、以下のイオンを大量にもたらすことが公知で
ある：Ｂ＋、Ａｓ＋およびＰ＋。Ｂｅｒｎａｓ型イオン源はホットプラズマまたはアーク
放電源として知られ、典型的にはフィラメントがむきだしの陰極(naked filament cathod
e)または傍熱陰極のいずれかの電子エミッタが組み込まれている。このタイプのイオン源
は、磁界により限定されているプラズマを発生させる。最近、クラスター注入イオン源が
装置市場に導入されている。これらのイオン源は、“クラスター”、すなわち分子の形態
にあるドーパント原子の集塊、例えば、ＡＳｎ＋、Ｐｎ＋、またはＢｎＨｍ＋［式中、ｎ
およびｍは整数であり、２≦ｎ≦１８である］の形態のイオンを生じるように設計されて
いる点で、Ｂｅｒｎａｓ型源と異なっている。そのようなイオン化されたクラスターは、
それらのモノマー（ｎ＝１）対応物と比べ、シリコン基板のはるかに表面近くにより高い
ドーズ量で注入することができ、したがって、極浅ｐ−ｎトランジスタ接合を例えば６５
ｎｍ、４５ｎｍまたは３２ｎｍ世代のトランジスタデバイスに形成するのに非常に興味深
い。これらのクラスター源は、イオン源に導入される供給ガスおよび蒸気の親分子を保持
する。これらのうちもっとも有効なものでは電子衝撃イオン化が用いられており、緻密な
プラズマは生じず、むしろ、従来のＢｅｒｎａｓ源により生じるものより少なくとも１０
０倍小さい低いイオン密度がもたらされる。例えば、クラスター注入法およびクラスター
イオン源は、本明細書中で参考として援用する米国特許第６４５２３３８号および米国特
許第６６８６５９５号においてＨｏｒｓｋｙ  ｅｔ  ａｌ．により記載されている。ＰＭ
ＯＳデバイスの作成においてＢ１８Ｈｘ＋のイオン注入のための注入材料としてＢ１８Ｈ
２２を使用することが、米国特許出願公開第ＵＳ２００４／０００２２０２  Ａ１号とし
て公開されている係属中の米国特許出願第１０／２５１４９１号においてＨｏｒｓｋｙ  
ｅｔ  ａｌ．により開示されており、これを本明細書中で参考として援用する。
【０００６】
背景：ＵＳＪの課題
デバイス技術はすべての寸法においてスケール(scale)し続けているため、ＰＭＯＳト
ランジスタの適切な形成に必要なｐ型の極浅接合すなわちＵＳＪを形成することが次第に
難しくなってきている。ＰＭＯＳトランジスタのもっとも厄介な特徴はソース／ドレイン
エクステンションすなわちＳＤＥであり、これは、効果的であるためにはトランジスタに
おいてもっとも浅い接合でなければならないる。６５ｎｍノード技術（国際半導体技術ロ
ードマップすなわちＩＴＲＳで定義されているとおりである）の場合、ＰＭＯＳのＳＤＥ
は深さ約１５〜２５ｎｍであることが必要であるが、４５ｎｍ技術では８〜２０ｎｍのＰ
ＭＯＳのＳＤＥの接合深さが必要である。接合深さを制御する主要な手段は二つある：（
１）ホウ素ドーパントの初期配置の制御、および（２）それに続く活性化中のそれらの移
動の制御。ドーパントは、インプラントアニールおよび活性化プロセス中のような高温を
経るとかならず移動する。ドーパントの初期配置は、ドーパントイオンのインプラントエ
ネルギーにより決定される。これまで、これらの手段の両方が、技術がより小さなゲート
長さにスケールするにつれてＰＭＯＳのＳＤＥの垂直寸法をスケールするのに用いられて
きた。最近の世代においてＰＭＯＳのＳＤＥの接合深さを低減する主要な手段は、活性化
段階中のアニーリング時間を短縮することによるものであり、これはドーパントの拡散を
低減し、それにより、より浅い接合の形成をもたらす。インプラントエネルギーも、ドー
パントの初期配置をより浅くする、すなわちシリコンのより表面近くにするために低減さ
れてきたが、インプラントビーム電流がより低いビームエネルギーに低減され、ｓｕｂ−
９０ｎｍ形状のためのホウ素注入に必要なｓｕｂ−ｋｅＶのホウ素エネルギーでも実質的
に低減されるので、これはインプラント手段の生産性（ウエハ処理量）を著しく低下させ
、したがって接合深さを低減するための魅力的な手段ではない。
【０００７】
拡散制御
拡散は、注入したホウ素を活性化する必要性の当然の結果である、すなわち、注入され
たウエハは、注入したホウ素がシリコン中で電気的に活性になるように高温でアニールし
なければならない。ホウ素を含有するシリコンを高温に暴露すると、ホウ素は高濃度の領
域からより低濃度の領域へかならず移動すなわち拡散する。このホウ素の移動は、非常に
浅い接合の形成にとって問題となる。アニールの開発における主な傾向は、正味の拡散を
管理するアニール時間の短縮である。最新のウエハ処理では、急速に高温（１０００〜１
１００℃）まで上昇させ再び降温する“スパイク”アニールが組み込まれている。この技
術は、拡散を低減してプロセスの解決に値する生産を提供するのに非常に効果的である。
しかしながら、ｓｕｂ−９０ｎｍノード技術の場合、より少ないホウ素の拡散が求められ
る；スパイクアニーリングシステムのランプ速度(ramp rate)限界（最高１５０℃／ｓｅ
ｃ）に達してしまっている。熱量を下げる次の段階において、この傾向は、“フラッシュ
アニーリング”またはレーザー熱処理のいずれかの“ミリ秒”技術を使用することになる
と思われる。これらの技術はともにまだ未完成であり、解決に値する生産を提供するのに
重要な課題に直面する。また、熱量はこれら超高速アニーリングのアプローチにより非常
に小さな値に低減するので、活性化プロセス自体が影響を受ける。例えば、より高いシー
ト抵抗が達成され、シート抵抗すなわちＲｓの空間的不均一性は、スパイクアニールによ
り達成される場合より高くなる。
【０００８】
共注入
アニーリング時間の継続的短縮の代替案の一つは、ホウ素の拡散を妨害することが知ら
れ同じ熱量においてより浅い接合をもたらす可能性がある他の不純物の導入である。例え
ば、Ｆは、従来ＢＦ２＋注入段階中に導入されており、ホウ素の拡散を低減することがで
きることが周知である。したがって、同じアニーリングプロセスを用いる場合、通常、Ｂ
Ｆ２＋インプラントにより形成される接合は、Ｂ＋インプラントによる相当物より浅い。
しかしながら、Ｆはホウ素と同じ注入プロセスで、すなわち分子種ＢＦ３の一部として導
入されるので、ＢＦ２＋インプラントに起因する注入されたＦの深さプロファイルは、Ｂ
の拡散の低減に関し最適化されていない；このことは、接合深さが低減されるほどＢＦ２
注入の魅力を低下させる。
【０００９】
他の代替案は、同様に拡散を妨害することが知られる炭素の導入である。例えば、Ｅ．
Ｊ．Ｃｏｌｌａｒｔ，Ｓ．Ｂ．Ｆｅｌｃｈ，Ｈ．Ｇｒａｏｕｉ，Ｄ．Ｋｉｒｋｗｏｏｄ，
Ｂ．Ｊ．Ｐａｗｌａｋ，Ｐ．Ｐ．Ａｂｓｉｌ，Ｓ．Ｓｅｖｒｉ，Ｔ．Ｊａｎｓｓｅｎｓお
よびＷ．Ｖａｎｄｅｒｖｏｒｓｔ，“Ｃｏ−Ｉｍｐｌａｎｔａｔｉｏｎ  ｗｉｔｈ  Ｃｏ
ｎｖｅｎｔｉｏｎａｌ  Ｓｐｉｋｅ  Ａｎｎｅａｌ  Ｓｏｌｕｔｉｏｎｓ  ｆｏｒ  ４５
ｎｍ  Ｕｌｔｒａ−Ｓｈａｌｌｏｗ  Ｊｕｎｃｔｉｏｎ  Ｆｏｒｍａｔｉｏｎ”，Ｐｒｏ
ｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｅｉｇｈｔ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｗｏｒｋ
ｓｈｏｐ：Ｆａｂｒｉｃａｔｉｏｎ，Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ａｎｄ  Ｍｏ
ｄｅｌｌｉｎｇ  ｏｆ  Ｕｌｔｒａ−Ｓｈａｌｌｏｗ  Ｄｏｐｉｎｇ  Ｐｒｏｆｉｌｅｓ
ｉｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，２００５年６月，ｐ．３２７；Ｎ．Ｃｏｗｅｒ
ｎ，Ｂ．Ｃｏｌｏｍｂｅａｕ，Ｊ．Ｇｒａｏｕｉ，およびＭ．Ｆｏａｄ，“Ｃｏｍｐｕｔ
ａｉｏｎａｌ  Ｍｏｄｅｌｉｎｇ  ｏｆ  Ｃｏ−ｉｍｐｌａｎｔｅｄ  Ｃａｒｂｏｎ  ｆ
ｏｒ  ６５ｎｍ  Ｎｏｄｅ  ＵＳＪ  Ｆｏｒｍａｔｉｏｎ”，同書，ｐ．３００；Ｓ．Ｒ
ｉｚｋ，Ｙ．Ｍ．ＨａｄｄａｒａおよびＡ．Ｓｉｂａｊａ−Ｈｅｒｎａｎｄｅｚ，“Ｍｏ
ｄｅｌｉｎｇ  ｔｈｅ  Ｓｕｐｐｒｅｓｓｉｏｎ  ｏｆ  Ｂｏｒｏｎ  Ｄｉｆｆｕｓｉｏ
ｎ  ｉｎ  Ｓｉ／ＳｉＧｅ  Ｄｕｅ  ｔｏ  Ｃａｒｂｏｎ  Ｉｎｃｏｒｐｏｒａｔｉｏｎ
”，同書，ｐ．３１５；Ｌ．Ｓ．Ｒｏｂｅｒｔｓｏｎ，Ｒ．Ｂｒｉｎｄｏｓ，およびＫ．
Ｓ．Ｊｏｎｅｓ，“Ｔｈｅ  ｅｆｆｅｃｔ  ｏｆ  ｉｍｐｕｒｉｔｉｅｓ  ａｎｄ  ａｃ
ｔｉｖａｔｉｏｎ  ｏｆ  ｉｏｎ  ｉｍｐｌａｎｔｅｄ  ｂｏｒｏｎ  ｉｎ  ｓｉｌｉｃ
ｏｎ”，Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｖｏｌ．６１０，ｐｐ．Ｂ５．８．１−Ｂ
５．８．６（２０００年）；Ｍａｒｋ  Ｅ．Ｌａｗ，Ｍｉｃｈｅｌｌｅ  Ｄ．Ｇｒｉｇｌ
ｉｏｎｅ，およびＭｉｓｔｙ  Ｎｏｒｔｈｒｉｄｇｅ，“Ｉｎｆｌｕｅｎｃｅ  ｏｆ  Ｃ
ａｒｂｏｎ  ｏｎ  ｔｈｅ  Ｄｉｆｆｕｓｉｏｎ  ｏｆ  Ｉｎｔｅｒｓｔｉｔｉａｌｓ  
ａｎｄ  Ｂｏｒｏｎ  ｉｎ  Ｓｉｌｉｃｏｎ”，同書，ｐｐ．Ｂ７．４．１−Ｂ７．４．
５；Ｅ．Ｊ．Ｈ．Ｃｏｌｌａｒｔ  ｅｔ  ａｌ．，“Ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎ  
ｗｉｔｈ  ｃｏｎｖｅｎｔｉｏｎａｌ  ｓｐｉｋｅ  ａｎｎｅａｌ  ｓｏｌｕｔｉｏｎｓ
ｆｏｒ  ４５ｎｍ  ｕｌｔｒａ−ｓｈａｌｌｏｗ  ｊｕｎｃｔｉｏｎ  ｆｏｒｍａｔｉ
ｏｎ”，Ｉｎｔｅｒｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｕｌｔｒａ−Ｓｈａｌｌｏｗ
Ｊｕｎｃｔｉｏｎｓ，ＵＳＪ２００５年６月５〜８日，フロリダ州，米国（２００５年
）；Ｐ．Ａ．Ｓｔｏｌｋ，Ｈ．−Ｊ．Ｇｏｓｓｍａｎｎ，Ｄ．Ｊ．Ｅａｇｌｅｓｈａｍ，
Ｄ．Ｊ．Ｊａｃｏｂｓｏｎ，Ｈ．Ｓ．Ｌｕｆｔｍａｎ，およびＪ．Ｍ．Ｐｏａｔｅ，“Ｕ
ｎｄｅｒｓｔａｎｄｉｎｇ  ａｎｄ  ｃｏｎｔｒｏｌｌｉｎｇ  ｔｒａｎｓｉｅｎｔ  ｅ
ｎｈａｎｃｅｄ  ｄｏｐａｎｔ  ｄｉｆｆｕｓｉｏｎ  ｉｎ  ｓｉｌｉｃｏｎ”，Ｍａｔ
．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．３５４，ｐｐ．３０７−３１８（１９
９５年）；Ｍ．Ｕｅｄａ，Ｈ．Ｒｅｕｔｈｅｒ，Ｒ．Ｇｕｎｚｅｌ，Ａ．Ｆ．Ｂｅｌｏｔ
ｏ，Ｅ．Ａｂｒａｍｏｆ，およびＬ．Ａ．Ｂｅｒｎｉ，“Ｈｉｇｈ  ｄｏｓｅ  ｎｉｔｒ
ｏｇｅｎ  ａｎｄ  ｃａｒｂｏｎ  ｓｈａｌｌｏｗ  ｉｍｐｌａｎｔａｉｏｎ  ｉｎ  Ｓ
ｉ  ｂｙ  ｐｌａｓｍａ  ｉｍｍｅｒｓｉｏｎ  ｉｏｎ  ｉｍｐｌａｎｔａｉｏｎ”，Ｎ
ｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃ
ｓ  Ｒｅｓｅａｒｃｈ  Ｂ１７５−１７７（２００１年）ｐｐ．７１５−７２０；Ｊｏｅ
ｒｇ  Ｋ．Ｎ．Ｌｉｎｄｎｅｒ，“Ｉｏｎ  ｂｅａｍ  ｓｙｎｔｈｅｓｉｓ  ｏｆ  ｂｕ
ｒｉｅｄ  ＳｉＣ  ｌａｙｅｒｓ  ｉｎ  ｓｉｌｉｃｏｎ：Ｂａｓｉｃ  ｐｈｙｓｉｃａ
ｌ  ｐｒｏｃｅｓｓｅｓ”，Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔ
ｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ  Ｂ  １７８（２００１年）ｐｐ．
４４−５４；Ｊ．Ｋ．Ｎ．Ｌｉｎｄｎｅｒ，Ｗ．Ｒｅｉｂｅｒ  ａｎｄ  Ｂ．Ｓｔｒｉｔ
ｚｋｅｒ，“Ｍｅｃｈａｎｉｓｍｓ  ｏｆ  ＳｉＣ  Ｆｏｒｍａｔｉｏｎ  ｉｎ  ｔｈｅ
Ｉｏｎ  Ｂｅａｍ  Ｓｙｎｔｈｅｓｉｓ  ｏｆ  ３Ｃ−ＳｉＣ  Ｌａｙｅｒｓ  ｉｎ  
Ｓｉｌｉｃｏｎ”，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  Ｖｏｌｓ．２６
４−２６８（１９９８年）ｐｐ．２１５−２１８；Ｍ．Ｕｅｄａ  ｅｔ  ａｌ．，“Ｈｉ
ｇｈ  ｄｏｓｅ  ｎｉｔｒｏｇｅｎ  ａｎｄ  ｃａｒｂｏｎ  ｓｈａｌｌｏｗ  ｉｍｐｌ
ａｎｔａｔｉｏｎ  ｉｎ  Ｓｉ  ｂｙ  ｐｌａｓｍａ  ｉｍｍｅｒｓｉｏｎ  ｉｏｎ  ｉ
ｍｐｌａｎｔａｔｉｏｎ”，Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔ
ｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ  Ｂ  １７５−１７７（２００１年
）ｐｐ．７１５−７２０；Ｋａｈ−Ｗｅｅ  Ａｎｇ  ｅｔ  ａｌ．，“Ｔｈｉｎ  ｂｏｄ
ｙ  ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ  Ｎ−ＭＯＳＦＥＴ  ｗｉｔｈ  ｓｉｌ
ｉｃｏｎ−ｃａｒｂｏｎ  ｓｏｕｒｃｅ／ｄｒａｉｎ  ｒｅｇｉｏｎｓ  ｆｏｒ  ｐｅｒ
ｆｏｒｍａｎｃｅ  ｅｎｈａｎｃｅｍｅｎｔ”，ＩＥＤＭ  Ｗｏｒｋｓｈｏｐ，Ｗａｓｈ
ｉｎｇｔｏｎ，Ｄ．Ｃ．，２００５年１２月；Ｍａｓａｈｉｒｏ  Ｄｅｇｕｃｈｉ，Ａｋ
ｉｈｉｓａ  Ｙｏｓｈｉｄａ，およびＭａｓａｔｏｓｈｉ  Ｋｉｔａｇａｗａ，“Ｂ−Ｓ
ｉＣ  ｆｏｒｍａｔｉｏｎ  ｂｙ  ｌｏｗ−ｅｎｅｒｇｙ  ｉｏｎ−ｄｏｐｉｎｇ  ｔｅ
ｃｈｎｉｑｕｅ”，Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙ
ｓｉｃｓ  Ｖｏｌ．２９，Ｎｏ．８，１９９０年８月，ｐｐ．Ｌ１４９３−Ｌ１４９６参
照。これらすべてを本明細書中で参考として援用する。
【００１０】
ストレスエンジニアリングおよびキャリヤ移動度の向上
シリコンの処理におけるより新しい傾向の一つはストレスエンジニアリングとよばれ、
これにより、格子不整合に起因する機械的応力下に活性構造を意図的に置く構造が作り出
される。そのような試みの主要目的は、ＭＯＳトランジスタのチャネル領域を応力下に置
いてキャリヤ移動度を高めることである。ＰＭＯＳトランジスタでは圧縮応力が有利に働
き、ＮＭＯＳトランジスタでは引張応力が有利に働く。圧縮応力を作り出すための主要プ
ロセスは、Ｇｅをシリコンの格子中に組み込み、ＳｉＧｅ合金を形成することである。Ｇ
ｅはケイ素より大きな原子であり、Ｇｅを組み込むと格子が余儀なく膨張し、これにより
隣接領域が応力下に配置されるので、Ｇｅはこの役割に有用である。この概念をもっとも
一般的に使用しているのはＩｎｔｅｌ  ９０ｎｍ技術である。この技術において、ＰＭＯ
Ｓのソース／ドレイン領域はエピタキシャル成長させたＳｉＧｅ合金構造であり、該合金
構造によりチャネル領域が圧縮応力中に配置され、これによりＰＭＯＳトランジスタおよ
び回路全体の性能が向上する。
【００１１】
ｓｕｂ−６５ｎｍのロジックおよびメモリアプリケーションに関するストレスエンジニ
アリング
６５ｎｍ技術ノードでは、適切なトランジスタ構造を得るためにＳＤＥの接合深さをさ
らに低減することが必要である。このノードで開始すると、ＰＭＯＳのＳＤＥはプロセス
制御および予想生産性の両方から非常に課題の多いものになる。ホウ素インプラントのエ
ネルギーを５００ｅＶ以下のホウ素エネルギーに低減しなければならず、この場合生産性
は著しく低下する。また、アニーリング要件は、高度な低熱量スパイクアニールを必要と
するような要件であり、さらに新しい他のアニーリング技術を検討しなければならない。
これらのプロセスは目的の達成が難しいため、他のプロセスを検討しなければならない。
ストレスエンジニアリングを導入してより高性能のトランジスタを生産すると、速度およ
び駆動電力を高めるためにゲート長さを低減する当面の必要性を軽減することができる。
その概念は、活性チャネルが恒久的に応力下にあるトランジスタを生産すると、より高性
能のトランジスタの形成が可能になるというものである。この進歩のメカニズムは、応力
によりキャリヤ移動度が改変され、これによりトランジスタの駆動電力ひいては回路の速
度が直接改善されるというものである。ＮＭＯＳトランジスタの性能は引張応力に伴い改
善される一方、ＰＭＯＳトランジスタの性能は圧縮応力に伴い改善されるので、必要なス
トレスエンジニアリングは単純ではない。例えば、Ｉｎｔｅｌは、ＰＭＯＳチャネルを圧
縮応力下に配置し、それによりＰＭＯＳの性能を改善するＳｉＧｅソース／ドレイン技術
を導入し、ＮＭＯＳトランジスタを引張応力中に配置してＮＭＯＳの性能を向上させる選
択的窒化ケイ素上層を使用することにより、９０ｎｍノードでストレスエンジニアリング
を統合している。これらのストレスエンジニアリング技術を組み合わせると、回路全体に
著しい性能向上がもたらされる。識者の中には、これらのプロセスに対抗するためには、
６５ｎｍノードで開始するすべての高性能製品にストレスエンジニアリングが必要になる
と考える者もいる。
【００１２】
いわゆる無拡散アニール
アニーリング時間短縮の利点を最大限にするための最新の傾向は、アニーリングプロセ
スの時間（熱量）を継続的に削減し、これによりホウ素の拡散を低減することである。ド
ーパント原子の高い活性化を達成するために、ピーク温度は高いまま（典型的には１００
０℃より高温）にする。最新の生産プロセスでは、温度まで昇温し、最高温度でゼロ時間
の後、もとの室温まで降温することを包含する“スパイクアニール”が使用されている。
典型的なランプ速度の値は１００℃／ｓ〜１０００℃／ｓであり、昇温速度は加熱技術の
選択により決定される。冷却速度は一般に、能動的冷却を採用しない限り４００℃／ｓ未
満に制限される。ランプ速度を上昇させ、それにより高温における合計時間を削減する新
規システムが絶え間なく開発されている。
【００１３】
現在開発中のこのアプローチの制限は、一般に“無拡散アニール”とよばれている。そ
のようなプロセスに選択肢を提供しうる開発中の技術が二つある：“フラッシュ”アニー
ルおよび“レーザー熱アニール”。これらの技術はともに、活性化が適切（ピーク温度は
典型的には１３００℃）でホウ素の拡散が非常に少ないアニールプロセスを提供する可能
性を有する。これらの技術は、シリコンが活性化に必要な高温を１ミリ秒以下しか経ない
ので、“ミリ秒アニール”ともよばれる。この代替プロセスは非常に興味深いが、そのよ
うなプロセスに必要な技術は現在生産中のアニーリング技術とは根本的に異なる。これら
の手段は新しく、大規模生産の要件をまだ満たしていない。無拡散アニールが近い将来に
堅調な製造の解決策を提供するか否かは不確実である。
【００１４】
炭素注入（ゲッタリング注入）
炭素注入は、かねて欠陥または汚染物をゲッタリングする方法として用いられてきた。
例えば、Ｓｔｏｌｋ  ｅｔ  ａｌおよびＵｅｄａ  ｅｔ  ａｌの上記参考文献参照。欠陥
はシリコン中のＢおよびＰの拡散を一時的に増大させることが示されているので、格子間
欠陥の捕捉は拡散を制限するための方法の候補であると考えられてきた。従来のプロセス
では、ＣＯ２またはＣＯガス源のいずれかが従来のプラズマイオン源に用いられている。
Ｃ＋のビームを発生させ、注入を工業的イオン注入システムで実施することができる。Ｃ
Ｏ２またはＣＯガスを使用すると、従来のプラズマ源の有効寿命は短くなる。これは、酸
化作用および該源に見いだされる絶縁体の炭素トラッキングが原因である。
【００１５】
炭素インプラントの従来の施用の一つは、高エネルギー（ＭｅＶ）の炭素をシリコン中
に深く、トランジスタ構造から離して注入することにより、金属不純物のゲッタリングを
提供することである。シリコン中では、存在するあらゆる金属原子が、おもに漏れを増大
させることにより活性構造の電気性能を低下させる可能性がある。活性デバイス領域から
金属不純物を除去する方法は数多く研究されている。用いられているアプローチの一つは
、活性デバイスから離してシリコン中に炭素を注入することである。シリコン中の炭素は
不純物トラップとして働くので、炭素と相互作用する金属原子はすべて高温を経てもその
位置にそのまま残る。このメカニズムはゲッタリングとよばれ、炭素インプラントはゲッ
タリングの選択肢の一つである。
【００１６】
発明の概要
簡潔に述べると、本発明は、集積回路中のＰＭＯＳトランジスタ構造の製造において基
板にホウ素、ヒ素およびリンをドープする場合に、炭素クラスターを基板中に注入してト
ランジスタの接合特性を改善することを包含するプロセスに関する。この新規アプローチ
に由来するプロセスは二つある：（１）ＵＳＪ形成のための拡散制御；および（２）スト
レスエンジニアリングのための高ドーズ量炭素注入。ＵＳＪ形成のための拡散制御を、Ｐ
ＭＯＳ中のソース／ドレイン構造のホウ素または浅いホウ素クラスターインプラントと併
せて説明する。より詳細には、Ｃ１６Ｈｘ＋のようなクラスター炭素イオンを、これに続
くホウ素インプラントとほぼ同じドーズ量でソース／ドレイン領域中に注入し；その後、
好ましくはＢ１８Ｈｘ＋またはＢ１０Ｈｘ＋のようなホウ化水素クラスターを用いて浅い
ホウ素インプラントを行って、ソース／ドレインエクステンションを形成する。これに続
くアニーリングおよび活性化において、炭素原子による格子間欠陥のゲッタリングにより
ホウ素の拡散は低減する。Ｓｔｏｌｋ  ｅｔ  ａｌ．およびＲｏｂｅｒｔｓｏｎ  ｅｔ  
ａｌの上記参考文献では、一時的に増大したホウ素の拡散はシリコン格子中の格子間欠陥
によりもたらされると主張されている。
【００１７】
本発明に従った方法には、経済的価値の大きな第２の利点がある：すなわち、炭素クラ
スターインプラントとそれに続くホウ素クラスターインプラントによるシリコンの非晶質
化である。とりわけ、大きなホウ素クラスターを注入すると結晶質シリコンの格子が非晶
質化して、イオンチャネリングが大幅に低下することが、当分野で公知である。チャネリ
ングはドーパントの接合深さを著しく増大させ、それによりＵＳＪ形成が難しくなること
が知られている。チャネリングは、典型的には、最初に例えばＧｅ＋原子により損傷イン
プラント(damage implant)を実施してシリコンを非晶質化した後、ホウ素注入によりＰＭ
ＯＳのソース／ドレインエクステンションを形成することにより制御する。Ｇｅ＋インプ
ラントは実施費用が高いほか、その範囲の末端(end-of-range)に欠陥を作り出して、ＵＳ
Ｊトランジスタにおける漏れ電流をある特定の場合には甚だしく増大させることも示され
ている。したがって、従来のホウ素インプラントをＢ１８Ｈｘ＋のようなホウ素クラスタ
ーにより置き換えると、多くの場合Ｇｅインプラントの必要性がなくなり、漏れと関連す
る欠陥構造が発生しなくなる。このことは、プロセスの流れから高価なインプラントが取
り除かれ、収量が増大し、集積回路における漏れ電流が減少するので、経済的価値が大き
い。残念ながら、非晶質化の臨界ドーズ量に達する前にホウ素クラスターインプラントの
一部分は実施されてしまっており、チャネリングテールの一因となっているので、ホウ素
クラスターインプラントによりチャネリングを完全に排除することはできない。例えば、
Ｂ１８Ｈｘ＋イオンを注入してソース／ドレインエクステンションを形成することによる
チャネリングの８０％削減が示されているが、もっとも浅い接合を達成するためには損傷
インプラントがなお必要である。しかしながら、本発明に従ったプロセスに従って、炭素
クラスターを注入した後ホウ素クラスターまたはモノマーホウ素のいずれかのインプラン
トを行う場合、シリコンは炭素インプラントにより十分に非晶質化しているのでチャネリ
ングを完全に排除することができる。
【００１８】
最後に、熱的に推進されるホウ素拡散を適切な炭素の共注入により最低限に抑えること
ができる場合、無拡散アニールに対する必要性を回避することができる。例えば、図３〜
７は、標準的で商業的に実現可能なスパイクアニールがＵＳＪ構造を形成するのに適して
いる可能性があることを示唆している。このことは、次世代の実験的な(exotic)アニール
技術を必要としないので、チップ作成産業にとって大きな経済的利益になる。
【００１９】
したがって、本方法の利点は以下のとおりである：
・ＰＭＯＳのＵＳＪ形成に先立ちシリコンが非晶質化する；
・後に続くホウ素またはホウ素クラスターインプラントにおいてチャネリングテールが排
除されて、注入された状態でのプロファイルがもっとも浅くなる；
・アニーリング段階中のホウ素拡散が劇的に低減する；
・予備非晶質化インプラント、すなわち損傷インプラントが排除される；
・アニーリングプロセスにおける熱量要件が緩和されて、スパイクアニールでのＵＳＪ形
成が可能になる。
【００２０】
これに加えて、非常に浅い炭素インプラントが必要な場合、本発明に従ったプロセスに
より炭素クラスターを用いると、モノマー炭素インプラントを実施する場合と比較して実
効ドーズ率（および、したがってウエハ処理量）が上昇し、モノマーホウ素をホウ素クラ
スターで置き換えることにより達成される処理量と同様の上昇が提供される。
【００２１】
リンの拡散制御
これまでの論考は、ＰＭＯＳトランジスタの形成に炭素を使用してホウ素インプラント
の拡散を抑制することに焦点を当てていた。同様に、同論考は、リンをドーパント原子と
して用いる場合、ＮＭＯＳトランジスタの形成に当てはまる。従来、ＮＭＯＳのＳＤＥ構
造を形成するためにはヒ素インプラントが用いられており、ヒ素はシリコン中でゆるやか
な拡散を示すので、適切な構造を形成するための追加的手段は不要である。しかしながら
、先端技術のＳＤＥにヒ素を使用することを妨げうる問題がある。これらの場合、リンが
実行可能な代替物になる可能性があるが、リンはシリコン中で迅速な拡散を示すので、炭
素による拡散抑制が興味深いプロセスになる。炭素がリンのインプラントでの拡散制御に
有用であることを示す結果の例は、Ａ．Ｖａｎｄｅｒｐｏｏｌ，Ａ．Ｂｕｄｒｅｖｉｃｈ
およびＭ．Ｔａｙｌｏｒ，“Ｃｏｎｔｒｏｌ  ｏｆ  Ｐｈｏｓｐｈｏｒｕｓ  Ｔｒａｎｓ
ｉｅｎｔ  Ｅｎｈａｎｃｅｄ  Ｄｉｆｆｕｓｉｏｎ  ｕｓｉｎｇ  Ｃｏ−Ｉｍｐｌａｎｔ
ａｔｉｏｎ，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １６ｔｈ  Ｉｎｔｅｒｎａｔｉｏ
ｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ  Ｔｅｃｈｎ
ｏｌｏｇｙ，２００６年６月，ｐ４１である。
【００２２】
炭素および／またはホウ素のイオン化クラスターの使用では、例えば本明細書中で参考
として援用する米国特許第６６８６５９５号に開示されているような新規のイオン源が必
要になる。蒸気、好ましくは炭化水素の蒸気をイオン源に導入する。該イオン源は、分子
を解離させることなくイオン化する。その後、引出システムによりイオン化炭素分子のイ
オンビームが引き出された後、これが従来のイオン注入装置のビームラインに運ばれて、
シリコンウエハに打ち込まれる。例えば’５９５特許に開示されているようなＳｅｍＥｑ
ｕｉｐにより開発されたＣｌｕｓｔｅｒＩｏｎ（登録商標）イオン源を、Ｃｌｕｓｔｅｒ
Ｂｏｒｏｎ（登録商標）分子、例えばＢ１８Ｈ２２の注入に用いることができる。
【００２３】
現在、同技術が大きな炭化水素供給材料で有効であることが実証されている。例えば、
以下の炭化水素を場合によっては用いることができる：
・２，６ジイソプロピルナフタレン（Ｃ１６Ｈ２０）
・Ｎ−オクタデン(N-octadene)（Ｃ１８Ｈ３８）
・Ｐ−テルフェニル（Ｃ１８Ｈ１４）
・ビベンジル（Ｃ１４Ｈ１４）
・１−フェニルナフタレン（Ｃ１６Ｈ１２）
・フルオランテン（Ｃ１６Ｈ１０）
フルオランテンは、本開示に包含されるデータの多くを得るのに用いた材料である。一
般に、形態ＣｎＨｙ［式中、ｎ≧４およびｙ≧０］の化学式を有するあらゆる炭化水素が
、上記特徴および利点を提供する。これは、すなわち、シリコン中への炭素の実効ドーズ
率が上昇することと、さまざまな程度の非晶質化が提供されることであり、すべての場合
においてモノマー炭素インプラントより有利である。
【００２４】
Ｃ１６Ｈ１０は、上記係属中の米国特許出願第１０／２５１４９１号に開示されている
ように、新規イオン源に適切でＢ１８Ｈ２２の気化温度と同様である１００℃の温度で気
化する。非常に低いエネルギー（炭素原子１個あたり約１ｋｅＶ）において、０．５ｍＡ
のビーム電流がウエハ上で８ｍＡの炭素の等価物を可能にした。ＣｌｕｓｔｅｒＩｏｎ（
登録商標）源を用いると、＞１ｍＡのビーム電流が容易に実現される。
【００２５】
モノマー炭素注入対クラスター炭素注入
１９７０年代中頃に開始した半導体製造のための商業的イオン注入システムの導入以来
、炭素注入は実質的に利用可能であった。利用可能な注入技術では、用いる供給材料にか
かわらず、１回に原子１個のインプラントが実施される。これは、従来のイオン源技術で
は材料をイオン化するのに強いプラズマが用いられ、該プラズマが分子をその構成原子に
分解するため起こる。ほとんどの用途でこれは当てはまる。従来技術に伴う問題は、浅い
インプラントを提供するためにイオンのエネルギーが低くなければならない場合（例えば
１または２ｋｅＶ）、単一原子による注入は非常に非効率的になるという点である。従来
のシステムは低い引出エネルギーにおいて高い電流を生じることができないので、注入プ
ロセスは非常に生産性が低い。これは低エネルギーのホウ素注入でまさしく問題であり、
物理的現象は低エネルギーの炭素インプラントに関しても同様である。本明細書中に記載
する発明により、低エネルギーでの炭素クラスターの注入が非常に高い生産性で可能にな
る。個々の原子の代わりに炭素含有分子を注入することにより、低エネルギー注入の物理
的現象は著しく改変される。分子は各炭素原子についてプロセスエネルギーを必要とし、
これにより引出システムが効率的に機能して高いビーム電流を作り出すことが可能になる
ので、引出エネルギーははるかに高い。
【００２６】
クラスターでのプラズマドーピング
半導体のドーピングのためのビームラインイオン注入に対する他のアプローチは、いわ
ゆる“プラズマイマージョン”である。この技術は、半導体産業においていくつかの他の
名称、例えばＰＬＡＤ（プラズマドーピング(PLAsma Doping)）、ＰＰＬＡＤ（パルス化
プラズマドーピング(Pulsed PLAsma Doping)）、およびＰＩ３（プラズマイマージョンイ
オン注入(Plasma Immersion Ion Implantation)）で知られている。プラズマドーピング
は当分野で周知である。例えば、Ａ．ＲｅｎａｕおよびＪ．Ｔ．Ｓｃｈｅｕｅｒ，“Ｃｏ
ｍｐａｒｉｓｏｎ  ｏｆ  Ｐｌａｓｍａ  Ｄｏｐｉｎｇ  ａｎｄ  Ｂｅａｍｌｉｎｅ  Ｔ
ｅｃｈｎｏｌｏｇｉｅｓ  ｆｏｒ  Ｌｏｗ  ｅｎｅｒｇｙ  Ｉｏｎ  Ｉｍｐｌａｎｔａｉ
ｏｎ”，ＩＥＥＥ  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２００２  １４ｔｈ  Ｉｎ
ｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉ
ｏｎ  Ｔｅｃｈｎｏｌｏｇｙ，Ｔａｏｓ，ＮＭ，ＵＳＡ，２００２年９月２２〜２７日，
ｐｐ．１５１−１５６；Ｒ．Ｂ．Ｌｉｅｂｅｒｔ，Ｓ．Ｒ．Ｗａｌｔｈｅｒ，Ｓ．Ｂ．Ｆ
ｅｌｃｈ，Ｚ．Ｆａｎｇ，Ｂ．Ｐｅｄｅｒｓｅｎ，Ｄ．Ｈａｃｋｅｒ，“Ｐｌａｓｍａ  
Ｄｏｐｉｎｇ  Ｓｙｓｔｅｍ  ｆｏｒ  ２００ｍｍ  ａｎｄ  ３００ｍｍ  Ｗａｆｅｒｓ
”，Ｐｒｏｃｅｅｄｉｎｇｓ，１３ｔｈ  Ｉｎｔ．Ｃｏｎｆ．Ｉｏｎ  Ｉｍｐｌａｎｔ．
Ｔｅｃｈ．，ＩＥＥＥ，２０００年，ｐｐ．４７２−４７５，ならびに米国特許第５３
５４３８１号；第５５５８７１８号；および第６２０７００５号参照。これらすべてを本
明細書中で参考として援用する。
【００２７】
これらの技術を用いるドーピングでは、排気した後、三フッ化ホウ素、ジボラン、アル
シンまたはホスフィンなど一般に好まれるドーパントを含有するガスを再充填した大きな
真空容器中で、プラズマを打ち込むことが必要である。自明のこととして、プラズマはそ
の中に陽イオン、陰イオンおよび電子を有する。その後、標的に負のバイアスをかけ、こ
れによりプラズマ中の陽イオンを標的まで加速させる。イオンのエネルギーは式Ｕ＝ＱＶ
［式中、Ｕはイオンの運動エネルギー、Ｑはイオンの電荷、Ｖはウエハのバイアスである
］により表される。この技術には質量分析がない。プラズマ中のすべての陽イオンが加速
され、ウエハ中に注入される。したがって、極めて清浄なプラズマを発生させなければな
らない。このドーピング技術では、Ｂ１８Ｈ２２のようなホウ素クラスターまたは形態Ａ
ｓｎＨｘおよびＰｎＨｘ（式中、ｎは整数であり、ｘ≧０である）のヒ素もしくはリンの
クラスターの蒸気を容器内に導入し、プラズマ点火した後、ウエハに負のバイアスをかけ
ることができる。バイアスは、時間に対し一定であるか、経時変化するか、パルス化され
ていることができる。ドーパント原子と水素の比率（例えば、Ｂ１８Ｈ２２対Ｂ２Ｈ６お
よび例えばＡｓ４Ｈｘ対ＡｓＨ３を使用）は単なる水素化物より水素化物クラスターの方
が大きく、ドーズ率もクラスターを用いる場合はるかに高くなる可能性があるので、これ
らのクラスターを用いると有利である。
【００２８】
プラズマドーピングは炭素クラスターインプラントにも用いることができる。より詳細
には、Ａｓ、ＢまたはＰを用いる伝導性インプラントを実施する前に、形態ＣｎＨｘの炭
素クラスターを用いてプラズマドーピングシステム中のシリコンウエハをドープし予備非
晶質化することに関し、類似の議論を行うことができる。プラズマドーピングシステムで
は、容器内の蒸気圧、温度、バイアス電圧のバイアシングの大きさおよびデューティサイ
クル、ならびに標的上のイオン到達率の間の関係を知ることにより、ドーズ量をパラメー
ター的に制御することができる。標的上の電流を直接測定することも可能である。ビーム
ライン注入と同様に、Ｃ１６Ｈｘ＋イオンを用いると、例えばＣＨｘ＋イオンの場合に比
べ、ドーズ率が１６倍上昇し、必要な加速電圧が１８倍高くなる。
【００２９】
注入深さの重要性
接合要件が浅くなるにつれ、ホウ素インプラントエネルギーを小さくしなければならな
い。同様に、効果的に拡散を低減するのに要する炭素インプラントエネルギーも小さくし
なければならない。炭素のクラスターまたは分子を使用すると、先端技術に必要な非常に
低いエネルギーでの非常に高い生産性が可能になる。炭素インプラントプロセスをより低
いエネルギーに至らせる他の重要な懸念は、漏れ電流の制御である。接合領域における高
濃度の炭素は、少ない漏れでの動作を危うくすることが知られている。ほとんどの活性接
合はソース／ドレインエクステンションの接合より深いので、より高いエネルギーの炭素
は、まさにもっとも漏れリスクの高い領域に配置される。この問題を処理するアプローチ
の一つは、炭素クラスターをできるだけ浅く維持し、ドーズ量を最小限に抑えることであ
る。このようにして、接合漏れ電流のあらゆる増大を最低限に抑える。
【００３０】
予備非晶質化
拡散制御にクラスターでの炭素注入を用いることを後押しするさらに他の利点は、予備
非晶質化である。ホウ素インプラントのプロファイルをできるだけ浅くするためには、イ
オンチャネリングを回避しなければならない。トランジスタ形成の幾何学はインプラント
を法線入射で実施することを必要とするので、傾斜インプラントを用いてイオンチャネリ
ングを防ぐことはできない。従来のアプローチは、ホウ素インプラントを実施する前に他
のインプラントを用いてシリコンの格子構造を破壊するものであり、これは一般に“ＰＡ
Ｉ”すなわち予備非晶質化インプラントとよばれる。インプラントは一般にＧｅ＋イオン
を用いて実施される。これは、それらが高い質量を有し（そして、それにより比較的低い
ドーズ量で非晶質シリコン層を作り出す）、Ｇｅはデバイスの電気的性質に大きな影響を
及ぼすことなくシリコン中に組み込まれるためである。しかしながら、Ｇｅインプラント
は難しく高価であり、接合漏れを作り出すリスクのある他の損傷ネットワーク(damage ne
twork)を作り出す。提案した技術において、炭素クラスターインプラントは、クラスター
の質量が大きいためＰＡＩの利点を提供する。最大の効果を得るためには炭素インプラン
トをホウ素インプラントの前に実施しなければならず、その結果クラスターの使用はＰＡ
Ｉの機能も果たす。注入したホウ素の深さプロファイルの著しい低減は、本発明の重要な
観点に従ったこの炭素クラスターの使用によりもたらされる。
【００３１】
プロセスの流れ
拡散制御においてもっとも効果的であるためには、炭素インプラントをホウ素インプラ
ントの前に実施しなければならないことを示す情報が文献中にある。これは、炭素インプ
ラントを、ゲートスタックの形成およびパターニングの後、ホウ素ＳＤＥインプラントの
前に行うことを意味する。必要なマスキング操作はホウ素インプラントと同一なので、追
加的または改変されたリソグラフィーは必要ない。実際、炭素クラスターおよびホウ素ま
たはＣｌｕｓｔｅｒＢｏｒｏｎのインプラントは、ウエハをイオン注入装置から取り出す
ことなく連鎖的に実施することができる；これはバッチ式手段の重要な経済的利点である
。
【００３２】
ストレスエンジニアリング
上記参考文献Ａｎｇ，ｅｔ  ａｌで議論されているように、シリコン中のトランジスタ
のソース／ドレイン領域中に組み込まれる炭素はＳｉｘＣｙ材料を形成することができ、
該材料は、純粋なシリコンに格子不整合をもたらし、したがって、トランジスタチャネル
に機械的に応力を加え、キャリヤ移動度を増大させることが示されている。ＳｉｘＣｙ材
料はシリコンより小さな格子を有するので、この材料は、ＮＭＯＳトランジスタの移動度
を改善するのに有用な引張応力をチャネルに作り出す。したがって、本発明の重要な観点
に従って、ＮＭＯＳトランジスタのソース／ドレイン領域中でシリコンをＳｉｘＣｙに選
択的に転化する手段として、例えばＣ１６Ｈ１０＋での炭素クラスター注入を用いて高ド
ーズ量インパクトを実施する。所定のイオン電流においてＣ１６Ｈ１０のようなクラスタ
ーを使用すると炭素のドーズ量が１６倍になり、高ドーズ量での極浅インプラントが可能
になる。
【００３３】
注入によりＳｉｘＣｙ材料を形成するさらなる利点は、注入装置によりもたらされる制
御である。イオン注入は一般に、装置の精度および制御が他の形態の半導体処理装置の能
力を大きく上回るため、半導体製造において有効なプロセスである。詳細には、提案した
用途に関し、炭素濃度の綿密なプロファイルをインプラントのエネルギーおよびドーズ量
の制御により詳細に管理することができる。実際、インプラント段階の手順をさまざまな
ドーズ量およびエネルギーと共に予見して、炭素プロファイルを任意の望ましいプロファ
イルの輪郭に合わせることができる。どのような詳細なプロセスがもっとも有利な結果を
もたらすか明らかでないため、イオン注入により利用可能な炭素プロファイルの制御によ
り、最終的なトランジスタの性質の詳細な最適化が可能になる。
【００３４】
ストレスエンジニアリングで炭素を組み込むために炭素のクラスターを用いることの他
の利点は、クラスター注入の自己非晶質化(self-amorphization)の特徴に関する。適切な
応力を発生させるために、包含される炭素はＳｉＣ格子構造との置換部位を占有しなけれ
ばならない。置換部位における包含の程度は、炭素を組み込む手段と材料の暴露温度の両
方に依存する。従来の炭素組込手段は、エピタキシャルかモノマーインプラントかに関わ
らず、炭素を結晶質構造に加えることを包含するが、クラスター炭素インプラントは自己
非晶質化層を提供する。クラスター炭素インプラントにより形成した非晶質層は再結晶化
しなければならないが、これはドーパントインプラントのアニーリングにより自動的に達
成される。しかしながら、再結晶化プロセスは置換部位中への炭素の組込を促進する。そ
のようなプロセスは、再結晶化プロセスで周知である置換部位中へのドーパント原子の組
込と同様である。
【００３５】
ストレスエンジニアリングを施したＳｉＣ格子をＣＭＯＳのプロセスの流れに組み込む
方法
ストレスエンジニアリングを施したデバイスを作り出すために、本発明は、ホウ素また
はホウ素クラスターのＳ／ＤインプラントまたはＳＤＥインプラント）を実施する前に、
Ｐ型の深いソース／ドレイン領域中へのかなり深い炭素インプラントを、例えば炭素１個
あたり約１０ｋｅＶ、１Ｅ１５／ｃｍ２〜５Ｅ１５／ｃｍ２という高ドーズ量で実施する
ことを含む。これは、モノマー炭素インプラントまたはクラスター炭素インプラントのい
ずれかであることができる。好ましい態様はクラスター炭素インプラントを含む。炭素ク
ラスターがポリシリコンゲート構造中に注入されるのを回避するために、ゲートポリ(gat
e poly)上面上に窒化物キャップを付着させてもよい。炭素をＰ型ソース／ドレイン（Ｓ
／Ｄ）領域中に注入した後、低温アニールを用いると、Ｓｉ格子の置換部位を炭素に占有
させることができる。約６００℃〜９００℃のスパイクアニール、例えば５  ｓｅｃ  Ｒ
ＴＡ処理で、所望の結果が得られる可能性がある。約８０ｋＶの引出においてＣ７Ｈｘ＋
注入を用いた１０ｋｅＶ実効Ｃインプラントの後、７００℃、９００℃および１１００℃
ＲＴＡアニールを用いて、裸のＳｉウエハ上でわれわれが得たデータを、図１０に示す
。最低温度でのアニールが最良の結果、すなわち歪みの最高値をもたらした。このアニー
ルの後、図１２〜１７に要点をまとめたＣＭＯＳ構造を実施して、ストレスエンジニアリ
ングを施した完成デバイスを作成することができる。窒化物キャップまたは他のマスクバ
リヤを炭素注入に先立ちポリゲート上に付着させた場合、バリヤを除去してからＳ／Ｄ構
造に注入する。
【００３６】
あるいは、オン(on)は、図１１に示すように単に炭素を注入し、Ｓ／Ｄインプラントが
実施されるまでアニーリング段階を見送ることができる。より高いアニール温度では応力
の損失がいくらかあると考えられるが、今のところ、どのようなアニール手順が最高の移
動度のデバイスをもたらすかわかっていない。
【００３７】
詳細な説明
本発明のこれらおよび他の利点は、以下の詳述および添付図面を参照して容易に理解さ
れるであろう。
【００３８】
図１は、イオン注入システムにより生じたＢ１８Ｈ２２の質量スペクトルを示している
。例えば上記ＣｌｕｓｔｅｒＩｏｎ（登録商標）源を用いて、２０ｋＶで引き出され、分
析器の磁石により運ばれるイオンを発生させる。磁石が存在する分解開口部は、Ｍ／ΔＭ
＝１５の適度な質量分解能をもたらした；ビームを分解開口部の両端間で走査し、イオン
電流を分解開口部に通し、該源から約２メートル離して設置したファラデー(Faraday)に
より測定する。２１０ａｍｕにおける親ピークはＢ１８Ｈｘ＋で構成されている；おそら
く１０＜ｘ＜２２である一連の保持されているＨ原子(retained H atom)が存在し、これ
がピークをブロードにしている。プロットのｙ軸はビーム電流に１８を乗じたものである
ので（単位電荷につき１８個のホウ素原子が存在するため）、ファラデー電流は質量２１
０において約４００ｕＡであった。ホウ素の実効インプラントエネルギーは約２０ｋＶ／
２０（ホウ素の平均自然存在比質量(average natural abundance boron mass)は１０．８
ａｍｕであり、イオン質量は約２１０ａｍｕであるため）＝クラスター中のホウ素原子１
個あたり１ｋｅＶである。図２は、イオン注入システムにより生じたフルオランテン、す
なわちＣ１６Ｈ１０の質量スペクトルを示している。親ピークＣ１６Ｈｘ＋は２１１ａｍ
ｕにあり、ファラデー電流は引出電圧１７ｋＶにおいて約５００ｕＡであった。したがっ
て、炭素原子１個あたりの実効インプラントエネルギーは約１ｅＶであり、炭素の実効電
流は約８ｍＡであった。図２のＣおよび図１のＢの質量、実効電流、および注入エネルギ
ーがほぼ同じであることに留意されたい。図２のスペクトルは、イオン源、例えばＣｌｕ
ｓｔｅｒＩｏｎ源の１００℃に維持した気化器中に固体フルオランテンを置くことにより
発生させた。該源は、イオン注入装置、例えばＥａｔｏｎ  ＮＶ−１００  ＧＳＤ注入装
置に取り付けられていた。バッチ形式の回転盤上でウエハに注入して、図３〜７のデータ
を得た。
【００３９】
当分野で公知のように、イオン注入装置の一部を形成するイオン源は、標的基板中に注
入するためのイオン化した原子または分子を製造するために用いられる。上記したものの
ようなイオン注入装置は、関心のあるイオン化分子を選択し、それらの分子を電界により
標的へ加速する。
【００４０】
図３は、６ｋＶ（ホウ素１個あたり３００ｅＶの実効インプラントエネルギーをもたら
す）で引き出したＢ１８Ｈｘ＋によりシリコン中に注入したホウ素の二次イオン質量分析
法（ＳＩＭＳ）での深さプロファイルおよび活性化プロファイルに対するＣ１６Ｈｘ＋共
注入の効果を示している。Ｂ１８Ｈｘ＋のドーズ量５．６Ｅ１３、すなわちホウ素の実効
ドーズ量（注入されたＢ１８とよぶ）１Ｅ１５の注入された状態でのプロファイルを、Ａ
ｘｃｅｌｉｓ  Ｓｕｍｍｉｔ高速熱アニーリングシステム（ＡｘｃｅｌｉｓのＲａｐｉｄ
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇシステムの説明については、例えばｗｗｗ．ａｘ
ｃｅｌｉｓ．ｃｏｍ／ｐｒｏｄｕｃｔｓ／ｓｕｍｍｉｔＸＴ．ｈｔｍｌ参照）で５秒間に
わたり９５０℃でアニールした。アニール後のホウ素プロファイルを（Ｂ１８）とよぶ。
実効接合深さは、アニール中にホウ素の拡散が一時的に増大するため、約１０ｎｍから約
２５ｎｍまで拡散した（接合深さの基準点として５Ｅ１８ｃｍ−２のドーパント濃度を使
用）。他のウエハは、炭素クラスターＣ１６Ｈｘ＋を用いて１ｋｅＶ、２ｋｅＶ、３ｋｅ
Ｖ、４ｋｅＶまたは５ｋｅＶのいずれかの実効炭素ドーズ量の１Ｅ１５ドーズ量で最初に
注入し、このプロセスでアニールした。（Ｂ１８＋１ｋｅＶ  Ｃ）および（Ｂ１８＋５ｋ
ｅＶ  Ｃ）に関するアニールしたホウ素のＳＩＭＳプロファイルを図３に示す。これらの
接合深さははるかに浅く、炭素インプラントがホウ素拡散を順調に制限したことを示して
いる。これらのプロファイルの形状はまた、まったく異なっている。約１５ｎｍのもっと
も浅い（炭素がない場合の２５ｎｍの接合深さと比較して）アニールされた接合は（Ｂ１
８＋１ｋｅＶ  Ｃ）により得られたが、非常に急激で箱のような接合はプロセス（Ｂ１８
＋５ｋｅＶ  Ｃ）により約１８ｎｍの接合深さで得られた。
【００４１】
図４は、それぞれ約１７ｋＶ、３４ｋＶ、５１ｋＶ、６８ｋＶおよび８５ｋＶの引出電
圧でＣ１６Ｈｘ＋を用い１ｋｅＶ、２ｋｅＶ、３ｋｅＶ、４ｋｅＶおよび５ｋｅＶの実効
注入エネルギーで注入された炭素のＳＩＭＳプロファイルを示している。注入深さは、実
効インプラントエネルギーでモノマーＣ＋注入を用いて得られるものに十分対応している
。
【００４２】
図５は、１ｋｅＶ炭素インプラント後の３００ｅＶホウ素インプラントの注入された状
態およびアニール後の両方のＳＩＭＳプロファイルを示している。炭素プロファイル（ア
ニールの前後）も示しており、これは、ホウ素とは異なり、炭素がアニール中に拡散また
は濃度変化を起こさないことを示している。注入された状態およびアニール後のホウ素プ
ロファイルは、図５の注入されたホウ素のプロファイルがチャネリング効果を伴わないこ
とを示している点を除き、図３に示したものと同様である。これは、８Ｅ１７ｃｍ−２未
満の濃度で長く深いテール部を示している図３の注入されたホウ素のプロファイルと比較
すると明らかである。したがって、この効果は、図５のデータでは最初に実施されたが図
３のホウ素クラスターのインプラントの前には実施されていない炭素クラスターの注入に
のみ起因する。したがって、炭素クラスターインプラントは二つの重要な利点を提供する
：（１）シリコンを予備非晶質化して、これに続くホウ素インプラントのチャネリングを
低減または排除すること、および（２）アニール中の拡散制御。これら二つの利点は、ホ
ウ素インプラントがクラスターを用いず、モノマーＢでも機能する場合であってももたら
される。
【００４３】
図６は、さまざまな炭素＋ホウ素インプラント条件でのアニール後の接合深さを示して
いる。予想どおり、３００ｅＶでのホウ素接合は５００ｅｖでの接合より浅い。もっとも
浅い接合は、約２ｋｅＶの炭素インプラントエネルギーの場合である。炭素に起因する漏
れの発生リスクは、浅い（Ｓ／Ｄエクステンション領域）接合の方がより深い（深いＳ／
Ｄ領域）接合においてより低下する可能性があるので、炭素をより深くではなくより浅く
注入することは有利である。理想的には、漏れを最小限に抑えるために、炭素をもっとも
浅いホウ素インプラントと同じ程度にすることが望ましい。炭素のクラスターを使用する
と、もっとも低い注入エネルギーにおいてモノマー炭素より高いドーズ量での浅い炭素イ
ンプラントが可能になる。
【００４４】
図７は、図６で生じた接合に関連するシート抵抗値を示している。より浅い接合はより
高いシート抵抗を生じる傾向があるので、図７の傾向は図６の傾向とは異なる。しかしな
がら、２ｋｅＶの炭素＋３００ｅＶまたは５００ｅｖのＢのデータは、１ｋｅＶの炭素イ
ンプラントを用いたデータと比較して、接合深さの低減とシート抵抗の低下の両方を示し
ている。これは、より高い炭素エネルギーを用いると活性化が実際に改善されることを示
している。
【００４５】
図８は、ビベンジル（ジベンジルまたは１，２−ジフェニルエタンとしても知られる）
すなわちＣ１４Ｈ１４から発生させたイオンビームの質量スペクトルを示している。該質
量スペクトルは、イオン種Ｃ７Ｈ７＋に対応する約９１ａｍｕの強いピークを示している
。イオン化中にビベンジル分子は２つのＣ７Ｈ７分子に分解する。約１８２ａｍｕのピー
クはＣ１４Ｈ１４に対応する。他の炭素クラスター種、例えば、Ｃ２Ｈｘ＋、Ｃ３Ｈｘ＋
、Ｃ４Ｈｘ＋、Ｃ５Ｈｘ＋、Ｃ６Ｈｘ＋、およびＣ８Ｈｘ＋のイオンビームが形成する可
能性があり、これらの種を、さまざまな技術的理由により、例えば所定の分析用磁石の制
約内のより高いプロセスエネルギーで注入するために、炭素をシリコン中に注入するのに
用いてもよい。
【００４６】
図９は、３つの異なるドーズ量（２Ｅ１５、４Ｅ１５および８Ｅ１５原子／ｃｍ２）に
関する１０ｋｅＶでのＣ７Ｈ７インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）
を示している。図１０は、ドーズ量２ｅ１５で７００℃、９００℃および１１００℃にお
いて５ｓｅｃにわたりアニールしたＣ７Ｈ７インプラント（炭素原子１個あたり１０ｋｅ
Ｖ）のラマンスペクトルを示している。各試料に関しラマンピークのシフトを測定し、Ｇ
ダイン／ｃｍ２での応力値に変換した。得られた値は、７００℃でのより低いアニール温
度が、より高いアニール温度と比較してより高い応力値を与えたことを示している。この
炭素分子インプラントを用いて、かなりの置換炭素を達成しうることが示されている。
【００４７】
Ｎ型およびＰ型の浅接合の形成
本方法の重要な施用は、ＣＭＯＳ作製手順の一部としてＮ型およびＰ型の浅接合を形成
するためにクラスターイオン注入を使用することである。ＣＭＯＳは現行の使用において
主要なデジタル集積回路技術であり、その名称は同一チップ上にＮ−チャネルおよびＰ−
チャネルの両方のＭＯＳトランジスタ（相補的(Complementay)ＭＯＳ：ＮおよびＰの両方
）を形成することを意味する。ＣＭＯＳの成功は、回路の設計者が反対のトランジスタの
相補的性質を利用してより良い回路、具体的には、代替技術に比べ少ない有効電力を生じ
るものを作り出すことができる点である。ＮおよびＰという専門用語は負(Negative)およ
び正(Positive)に基づいており（Ｎ型半導体は負の多数キャリヤを有し、逆の場合も同様
である）、Ｎ−チャネルおよびＰ−チャネルトランジスタは、各領域のタイプ（極性）が
反転している互いの複製物であることを指摘しておく。同一基板上に両方のタイプのトラ
ンジスタを作製するには、他のタイプのデバイスをフォトレジストのシールド層で保護し
つつ、Ｎ型不純物および次にＰ型不純物を順次注入することが必要である。各トランジス
タのタイプは正確に動作するために両方の極性の領域を必要とするが、浅接合を形成する
インプラントはトランジスタと同じタイプのもの、すなわち、Ｎ−チャネルトランジスタ
にはＮ型の浅いインプラント、Ｐ−チャネルトランジスタにはＰ型の浅いインプラントで
あることを指摘しておく。このプロセスの例を図１２および１３に示す。
【００４８】
図１１に、部分的に完了したプロセスを示す。完了したプロセスは、ウェル（Ｎ−ウェ
ル８１およびＰ−ウェル８１）の形成、トレンチアイソレーション構造８５の形成、ゲー
ト誘電体８４の形成、ならびにゲート電極材料８３の付着およびパターニングを包含する
。これに加えて、ＮＭＯＳトランジスタを形成するために、適したフォトレジストマスク
材料８６を付着させパターニングしている。本発明の文脈中では、図１１に例示するよう
に、クラスター炭素イオン８８を、後にＮＭＯＳドレインエクステンションおよびＮＭＯ
Ｓソース／ドレイン構造になる領域中の基板の非マスキング領域［８９ではなく、似てい
るが異なる領域］に、典型的には２０〜５０ｎｍまたはこれをほんの少し下回る深さ、例
えば、目的のデバイスの接合深さまで最初に注入する。以下に記載するように、３Ｅ１４
〜２Ｅ１５のクラスター炭素イオンインプラントは、シリコンを炭素でドーピングするこ
とに加え、浅いシリコン層を非晶質化する。
【００４９】
炭素クラスターイオンインプラントを注入した後、図１２はＮ型クラスターインプラン
ト８８によるＮ−チャネルドレインエクステンション８９の形成方法を例示しており、図
１３はＰ型クラスターインプラント９１によるＰ−チャネルドレインエクステンション９
０の形成を示している。Ｎ型およびＰ型の両方のトランジスタが同様の幾何学の浅接合を
必要とし、したがってＮ型およびＰ型の両方のクラスターインプラントを有すると高度な
ＣＭＯＳ構造の形成に有利であることに留意されたい。
【００５０】
ＮＭＯＳトランジスタを形成する場合のこの方法の施用例を図１４に示す。この図は、
半導体デバイスの製造のフロントエンドプロセス段階の一部を経た半導体基板４１を示し
ている。例えば、該構造は、Ｐ−ウェル４３、トレンチアイソレーション４２、およびゲ
ートスタック形成４４、４５の段階を通じて処理したＮ型半導体基板４１からなる。ゲー
トスタック、Ｐ−ウェルおよびトレンチアイソレーションを形成するための典型的プロセ
スは、２００４年１月８日公開で“Ａｎ  Ｉｏｎ  Ｉｍｐｌａｎｔａｉｏｎ  Ｄｅｖｉｃ
ｅ  ａｎｄ  ａ  Ｍｅｔｈｏｄ  ｏｆ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｎｕｆａｃｔ
ｕｒｉｎｇ  Ｂｙ  ｔｈｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ｏｆ  Ｂｏｒｏｎ  Ｈｙｄｒｉ
ｄｅ  Ｃｌｕｓｔｅｒ  Ｉｏｎｓ”という表題の国際公開第ＷＯ２００４／００３９７３
Ａ２号に開示されており、これを本明細書中で参考として援用する。
【００５１】
これまで、ヒ素インプラントがＮＭＯＳのＳＤＥ構造を形成するために用いられてきた
。これは、Ａｓはシリコン中でゆるやかな拡散を示すので、適切な構造を形成するための
追加的手段が必要ないためである。しかしながら、先端技術のＳＤＥにＡｓを使用するこ
とを妨げうる問題がある。例えば、シリコンはヒ素よりリンに対し高い固溶度(solid sol
ubility)を有するので、リンはヒ素より高濃度で活性化することができる。したがって、
リンはヒ素より低い抵抗率のＳ／Ｄ領域をもたらすことができる。抵抗率は、高度なデバ
イスのようにデバイスが浅く（小さく）なるほど上昇する傾向があるので、これは重要な
特徴である。これらの場合リンは実行可能な代替物になりうるが、ヒ素と異なり、リンは
シリコン中で迅速な拡散を示すので、炭素による拡散抑制が興味深いプロセスになる。Ｐ
−ウェル４３は、Ｎ型基板４１と、ウェル４３においてトランジスタに接合アイソレーシ
ョンを提供する接合を形成する。トレンチアイソレーション４２は、Ｎ−ウェルおよびＰ
−ウェル間の（すなわちＣＭＯＳ構造全体に）横方向の誘電性アイソレーションを提供す
る。ゲートスタックは、ゲート酸化物層４４およびポリシリコンゲート電極４５とともに
構築され、トランジスタのゲートスタックを形成するようにパターニングされている。フ
ォトレジスト４６を施用し、ＮＭＯＳトランジスタのための区域は暴露されるが基板４１
の他の区域はシールドされるようにパターニングする。フォトレジスト４６を施用後、基
板４１は、該デバイス作製プロセスで必要なもっとも浅いドーピング層であるドレインエ
クステンションのインプラントをいつでもできる状態になっている。
【００５２】
０．１０μｍ技術ノードのリーディングエッジデバイスに関する典型的なプロセス要件
は、１ｋｅＶ〜２ｋｅＶのヒ素インプラントエネルギーおよび５×１０１４ｃｍ−２のヒ
素ドーズ量である。クラスターイオンビーム４７は、この場合Ａｓ４Ｈｘ＋であり、典型
的にはイオンビームの伝搬方向が基板に対して放線状になるように半導体基板に誘導して
、ゲートスタックによるシャドーイングを回避する。Ａｓ４Ｈｘ＋クラスターのエネルギ
ーは所望のＡｓ＋インプラントエネルギーの４倍、例えば４ｋｅＶ〜８ｋｅＶであるべき
である。クラスターは基板との衝突により解離し、ドーパント原子は半導体基板の表面付
近の浅い層で停止し、該層がドレインエクステンション領域４８を形成する。同じインプ
ラントがゲート電極の表面層４９に入り、ゲート電極のための追加的ドーピングを提供す
ることに留意すべきである。したがって、図１４に記載するプロセスは、提案した本発明
の重要な施用の一つである。
【００５３】
この方法の他の施用例、すなわち深いソース／ドレイン領域の形成を図１５に示す。こ
の図は、半導体デバイスの作製におけるさらなるプロセス段階を実行した後の図１４の半
導体基板４１を示している。追加的プロセス段階は、パッド酸化物５１の形成およびゲー
トスタックの側壁上でのスペーサー５２の形成を包含する。図１４に記載したが明確にす
るために図１５で確認するプロセス段階を繰り返して、Ｐ−ウェル４３は、Ｎ型基板４１
と、ウェル４３においてトランジスタに接合アイソレーションを提供する接合を形成する
。トレンチアイソレーション４２は、Ｎ−ウェルおよびＰ−ウェル間の（すなわちＣＭＯ
Ｓ構造全体に）横方向の誘電性アイソレーションを提供する。ゲートスタックは、ゲート
酸化物層４４およびポリシリコンゲート電極４５とともに構築され、トランジスタのゲー
トスタックを形成するようにパターニングされている。フォトレジスト４６を施用し、Ｎ
ＭＯＳトランジスタのための区域は暴露されるが基板４１の他の区域はシールドされるよ
うにパターニングする。フォトレジスト４６を施用後。クラスターイオンビーム５４は、
この場合Ａｓ４Ｈｘ＋であるが同様のドーズ量のリンインプラントを代わりに用いてもよ
く、典型的にはイオンビームの伝搬方向が基板に対して放線状になるように半導体基板に
誘導して、ゲートスタックによるシャドーイングを回避する。ドーパント原子は半導体基
板の表面付近の浅い層で停止し、該層がドレインエクステンション領域４８を形成する。
同じインプラントがゲート電極の表面層４９に入り、ゲート電極のための追加的ドーピン
グを提供することに留意すべきである。パッド酸化物５１は、基板の暴露区域、ゲート電
極の上面４９および暴露される可能性があるゲート誘電性エッジを保護するために用いら
れる酸化物（二酸化ケイ素）の薄層である。パッド酸化物５１は、典型的には５〜１０ｎ
ｍの厚さまで熱成長させる。他方、スペーサー５２は、二酸化ケイ素、窒化ケイ素、また
はこれらの組合せのいずれかの誘電性領域であり、ゲートスタックの側面上に存在してゲ
ート電極を絶縁する働きをする。ソース／ドレインインプラント（例えば５４）のための
位置合わせガイドとしても働き、該ガイドは、トランジスタが適切に動作するようにゲー
トエッジから間隔を置いて配置されなければならない。スペーサー５２は、二酸化ケイ素
および／または窒化ケイ素層を付着させた後、これを、ソース／ドレイン領域から誘電体
が除去される一方ゲートスタックの側面上に残存層が残るようにプラズマエッチングする
ことにより形成する。スペーサー５２のエッチング後、フォトレジスト層５３を施用し、
注入されるトランジスタ、この例ではＮＭＯＳトランジスタが暴露されるようにパターニ
ングする。つぎに、ソースおよびドレイン領域５５を形成するためのイオンインプラント
を実施する。このインプラントは低いエネルギーにおいて高いドーズ量を必要とするので
、提案しているクラスター注入法の適切な施用である。０．１３ｕｍ技術ノードに典型的
なインプラントパラメーターは、５×１０１５ｃｍ−２のヒ素ドーズ量においてヒ素原子
（５４）１個あたり約６ｋｅＶであるので、２４ｋｅＶ、１．２５×１０１５ｃｍ−２の
Ａｓ４Ｈｘ＋インプラント、１２ｋｅＶ、２．５×１０１５ｃｍ−２のＡｓ２Ｈｘ＋イン
プラント、または６ｋｅＶ、５×１０１５ｃｍ−２のＡｓ＋インプラントを必要とする。
【００５４】
図１４に示すように、ソースおよびドレイン領域５５はこのインプラントにより形成さ
れる。これらの領域は、回路インターコネクト（該プロセスにおいて後で形成される）と
、チャネル領域５６およびゲートスタック４４、４５と併せてドレインエクステンション
４８により定義される真性トランジスタ(intrinsic transistor)との間に、導電率の高い
接続を提供する。ゲート電極４５はこのインプラントに暴露される可能性があり（図示す
るように）、その場合は、ソース／ドレインインプラントはゲート電極のための主要ドー
ピング源を提供する。これは、図１５中にポリドーピング層５７として示している。
【００５５】
ＰＭＯＳのドレインエクステンション１４８およびＰＭＯＳのソースおよびドレイン領
域１５５の形成を示す詳細な図を、それぞれ図１６および１７に示す。構造およびプロセ
スは図１５および１６と同じであり、ドーパントのタイプが反対である。したがって、図
１６は、半導体デバイスの製造のフロントエンドプロセス段階の一部を経た半導体基板１
４１を示している。例えば、該構造は、Ｎ−ウェル１４３、トレンチアイソレーション１
４２、およびゲートスタック形成１４４、１４５の段階を通じて処理したＰ型半導体基板
１４１からなる。これまで、ホウ素インプラントがＰＭＯＳのＳＤＥ構造を形成するため
に用いられてきたが、本発明ではＢ１８Ｈｘ＋のようなホウ素クラスターイオンを用いる
。
【００５６】
Ｎ−ウェル１４３は、Ｐ型基板１４１と、ウェル１４３においてトランジスタに接合ア
イソレーションを提供する接合を形成する。トレンチアイソレーション１４２は、Ｎ−ウ
ェルおよびＰ−ウェル間の（すなわちＣＭＯＳ構造全体に）横方向の誘電性アイソレーシ
ョンを提供する。ゲートスタックは、ゲート酸化物層１４４およびポリシリコンゲート電
極１４５とともに構築され、トランジスタのゲートスタックを形成するようにパターニン
グされている。フォトレジスト１４６を施用し、ＰＭＯＳトランジスタのための区域は暴
露されるが基板１４１の他の区域はシールドされるようにパターニングする。フォトレジ
スト１４６を施用後、基板１４１は、該デバイス作製プロセスで必要なもっとも浅いドー
ピング層であるドレインエクステンションのインプラントをいつでもできる状態になって
いる。０．１０μｍ技術ノードのリーディングエッジデバイスに関する典型的なプロセス
要件は、０．５ｋｅＶ〜１ｋｅＶのホウ素インプラントエネルギーおよび５×１０１４ｃ
ｍ−２のホウ素ドーズ量である。クラスターイオンビーム１４７は、この場合Ｂ１８Ｈｘ
＋であり、典型的にはイオンビームの伝搬方向が基板に対して放線状になるように半導体
基板に誘導して、ゲートスタックによるシャドーイングを回避する。Ｂ１８Ｈｘ＋クラス
ターのエネルギーは所望のＢ＋インプラントエネルギーの２０倍、例えば１０ｋｅＶ〜２
０ｋｅＶであるべきであり、Ｂ１８Ｈｘ＋のドーズ量はホウ素のドーズ量の１８分の１、
すなわち約２．８Ｅ１３であるべきである。クラスターは基板との衝突により解離し、ド
ーパント原子は半導体基板の表面付近の浅い層で停止し、該層がドレインエクステンショ
ン領域１４８を形成する。同じインプラントがゲート電極の表面層１４９に入り、ゲート
電極のための追加的ドーピングを提供することに留意すべきである。したがって、図１６
に記載するプロセスは、提案した本発明の重要な施用の一つである。
【００５７】
この方法の他の施用例、すなわち深いソース／ドレイン領域の形成を図１７に示す。こ
の図は、半導体デバイスの作製におけるさらなるプロセス段階を実行した後の図１６の半
導体基板１４１を示している。追加的プロセス段階は、パッド酸化物１５１の形成および
ゲートスタックの側壁上でのスペーサー１５２の形成を包含する。図１６に記載したが明
確にするために図１７で確認するプロセス段階を繰り返して、Ｎ−ウェル１４３は、Ｐ型
基板１４１と、ウェル１４３においてトランジスタに接合アイソレーションを提供する接
合を形成する。トレンチアイソレーション１４２は、Ｎ−ウェルおよびＰ−ウェル間の（
すなわちＣＭＯＳ構造全体に）横方向の誘電性アイソレーションを提供する。ゲートスタ
ックは、ゲート酸化物層１４４およびポリシリコンゲート電極１４５とともに構築され、
トランジスタのゲートスタックを形成するようにパターニングされている。フォトレジス
ト１４６を施用し、ＰＭＯＳトランジスタのための区域は暴露されるが基板１４１の他の
区域はシールドされるようにパターニングする。フォトレジスト１４６を施用後。クラス
ターイオンビーム１５４は、この場合Ｂ１８Ｈｘ＋であり、典型的にはイオンビームの伝
搬方向が基板に対して放線状になるように半導体基板に誘導して、ゲートスタックによる
シャドーイングを回避する。ドーパント原子は半導体基板の表面付近の浅い層で停止し、
該層がドレインエクステンション領域１４８を形成する。同じインプラントがゲート電極
の表面層１４９に入り、ゲート電極のための追加的ドーピングを提供することに留意すべ
きである。パッド酸化物１５１は、基板の暴露区域、ゲート電極の上面１４９および暴露
される可能性があるゲート誘電性エッジを保護するために用いられる酸化物（二酸化ケイ
素）の薄層である。パッド酸化物１５１は、典型的には５〜１０ｎｍの厚さまで熱成長さ
せる。他方、スペーサー１５２は、二酸化ケイ素、窒化ケイ素、またはこれらの組合せの
いずれかの誘電性領域であり、ゲートスタックの側面上に存在してゲート電極を絶縁する
働きをする。ソース／ドレインインプラント（例えば１５４）のための位置合わせガイド
としても働き、該ガイドは、トランジスタが適切に動作するようにゲートエッジから間隔
を置いて配置されなければならない。スペーサー１５２は、二酸化ケイ素および／または
窒化ケイ素層を付着させた後、これを、ソース／ドレイン領域から誘電体が除去される一
方ゲートスタックの側面上に残存層が残るようにプラズマエッチングすることにより形成
する。
【００５８】
スペーサー５２のエッチング後、フォトレジスト層５３を施用し、注入されるトランジ
スタ、この例ではＰＭＯＳトランジスタが暴露されるようにパターニングする。つぎに、
ソースおよびドレイン領域１５５を形成するためのイオンインプラントを実施する。この
インプラントは低いエネルギーにおいて高いドーズ量を必要とするので、提案しているク
ラスター注入法の適切な施用である。０．１０ｕｍ技術ノードに典型的なインプラントパ
ラメーターは、５×１０１５ｃｍ−２のホウ素ドーズ量においてホウ素原子（１５４）１
個あたり約４ｋｅＶであるので、８０ｋｅＶ、２．８×１０１４ｃｍ−２のＢ１８Ｈｘ＋
インプラント、または４ｋｅＶ、５×１０１５ｃｍ−２のＢ＋インプラントを必要とする
。これらの領域は、回路インターコネクト（該プロセスにおいて後で形成される）と、チ
ャネル領域１５６およびゲートスタック１４４、１４５と併せてドレインエクステンショ
ン１４８により定義される真性トランジスタとの間に、導電率の高い接続を提供する。ゲ
ート電極１４５はこのインプラントに暴露される可能性があり（図示するように）、その
場合は、ソース／ドレインインプラントはゲート電極のための主要ドーピング源を提供す
る。これは、図１７中にポリドーピング層１５７として示している。
【００５９】
一般に、イオン注入単独では有効な半導体接合の形成に不十分である：注入したドーパ
ントを電気的に活性化するために熱処理が必要である。注入後、半導体基板の結晶構造は
大きな損傷を受けており（基板原子が結晶格子の位置から移動する）、注入したドーパン
トは基板原子と弱い結合しか形成しないので、注入された層の電気的性質は不十分である
。半導体の結晶構造を修復し、ドーパント原子を置換的に、すなわち結晶構造中の基板原
子の１つの位置に位置決めするために、高温（９００℃を超える）での熱処理すなわちア
ニールを典型的には実施する。この置換により、ドーパントが基板原子と結合し、電気的
に活性になる、すなわち、半導体層の導電率を変化させることが可能になる。しかしなが
ら、この熱処理は、注入したドーパントの拡散が熱処理中に起こるので、浅接合の形成に
は不利に働く。実際、熱処理中のホウ素拡散は、ｓｕｂ−０．１ミクロンの状況(regime)
でのＵＳＪの達成において制限要因である。浅く注入したドーパントの拡散を最小限に抑
えるために、“スパイクアニール”のような高度なプロセスがこの熱処理に関し開発され
ている。スパイクアニールは、高温での滞留時間がゼロに近い迅速な熱的プロセスである
：温度を可能な限り急速に上昇および下降させる。このようにして、注入したドーパント
を活性化するのに必要な高温に達する一方、注入したドーパントの拡散は最小限に抑えら
れる。そのような高度な熱処理を本発明と併せて利用すると、完成した半導体デバイスの
作製において本発明の利点が最大限になると予想される。とりわけ、注入した炭素は、熱
的活性化プロセス中に一時的に増大したドーパントの拡散を低減する。
【００６０】
明らかに、上記教示の観点から、本発明の多くの修正および変動が可能である。したが
って、添付する請求項の範囲内で、本発明を具体的に上記したものとは異なる方法で実行
してもよいことを、理解すべきである。
【００６１】
特許証により保護されることが望ましいことを、添付する特許請求の範囲に記載する。
【図面の簡単な説明】
【００６２】
【図１】イオン注入システムにより生じたＢ１８Ｈ２２の質量スペクトルを示す図である。
【図２】イオン注入システムにより生じたＣ１６Ｈ１０の質量スペクトルを示す図である。
【図３】Ｂ１８Ｈｘ＋によりシリコン中に注入したホウ素の二次イオン質量分析法（ＳＩＭＳ）での深さプロファイルおよび活性化プロファイルに対するＣ１６Ｈｘ＋共注入の効果を示す図である。
【図４】Ｃ１６Ｈｘ＋を用い１ｋｅＶ、２ｋｅＶ、３ｋｅＶ、４ｋｅＶおよび５ｋｅＶの炭素インプラントエネルギーで注入された炭素のＳＩＭＳプロファイルを示す図である。
【図５】１ｋｅＶ炭素インプラント後の３００ｅＶホウ素インプラントの注入された状態およびアニール後の両方のＳＩＭＳプロファイルを示す図である。炭素プロファイル（アニールの前後）も示している。
【図６】さまざまな炭素＋ホウ素インプラント条件での接合深さを示す図である。
【図７】図６で生じた接合に関連するシート抵抗値を示す図である。
【図８】ビベンジル（ジベンジルまたは１，２−ジフェニルエタンとしても知られる）すなわちＣ１４Ｈ１４から発生させたイオンビームの質量スペクトルを示す図である。該質量スペクトルは、イオン種Ｃ７Ｈｘ＋に対応する９１ａｍｕの強いピークと、Ｃ６Ｈｘ＋、Ｃ５Ｈｘ＋、Ｃ４Ｈｘ＋、Ｃ３Ｈｘ＋、およびＣ２Ｈｘ＋に対応する一連のより小さなピークを示している。
【図９】３つの異なるドーズ量（２Ｅ１５、４Ｅ１５および８Ｅ１５原子／ｃｍ２）に関する１０ｋｅＶでのＣ７Ｈ７インプラントのＳＩＭＳプロファイル（炭素濃度対深さ）を示す図である。
【図１０】ドーズ量２ｅ１５で７００℃、９００℃および１１００℃において５ｓｅｃにわたりアニールしたＣ７Ｈ７インプラント（炭素原子１個あたり１０ｋｅＶ）のラマンスペクトルを示す図である。各試料に関しラマンピークのシフトを測定し、Ｇダイン／ｃｍ２での応力値に変換した。
【図１１】炭素クラスターの注入により炭素をドープし非晶質化した層の形成中のＣＭＯＳ作製手順の略図である。非晶質化層に対応する区域を示す。
【図１２】ＮＭＯＳドレインエクステンションの形成中のＣＭＯＳ作製手順の略図である。
【図１３】ＰＭＯＳドレインエクステンションの形成中のＣＭＯＳ作製手順の略図である。
【図１４】ＮＭＯＳ半導体デバイスの製造プロセスにおけるＮ型ドレインエクステンションインプラントの段階での半導体基板の略図である。
【図１５】ＮＭＯＳ半導体デバイスの製造プロセスにおけるソース／ドレインインプラントの段階での半導体基板の略図である。
【図１６】ＰＭＯＳ半導体デバイスの製造プロセスにおけるＰ型ドレインエクステンションインプラントの段階での半導体基板の略図である。
【図１７】ＰＭＯＳ半導体デバイスの製造プロセスにおけるソース／ドレインインプラントの段階での半導体基板の略図である。
【図１】
2014160856.tif 000003
【図２】
2014160856.tif 000004
【図３】
2014160856.tif 000005
【図４】
2014160856.tif 000006
【図５】
2014160856.tif 000007
【図６】
2014160856.tif 000008
【図７】
2014160856.tif 000009
【図８】
2014160856.tif 000010
【図９】
2014160856.tif 000011
【図１０】
2014160856.tif 000012
【図１１】
2014160856.tif 000013
【図１２】
2014160856.tif 000014
【図１３】
2014160856.tif 000015
【図１４】
2014160856.tif 000016
【図１５】
2014160856.tif 000017
【図１６】
2014160856.tif 000018
【図１７】
2014160856.tif 000019
【手続補正書】
【提出日】平成26年5月2日(2014.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
（ａ）形態ＣｎＨｘ［式中、ｎおよびｘは整数であり、２≦ｎおよび１≦ｘ≦３および４＜ｘである］の材料の気相分子を大量に製造する段階；
（ｂ）ＣｎＨｘ分子をイオン化してＣｎＨｙ＋またはＣｎＨｙ−［式中、ｙはｙ＞０であるような整数である］を形成する段階；
（ｃ）イオン化した分子を電界により前記半導体基板へ加速する段階；および
（ｄ）続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。
【請求項２】
トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンでドープされるときに、
（ａ）形態ＣｎＨｘ［式中、ｎおよびｘは整数であり、４≦ｎおよび１≦ｘ≦３および４＜ｘである］の材料の気相分子を大量に製造する段階；
（ｂ）ＣｎＨｘ分子、ＣｎＨｙ＋イオン、ＣｎＨｙ−イオン［式中、ｙはｙ＞０であるような整数である］、および電子を含有するプラズマを形成する段階；
（ｃ）前記イオンの一部を電界により加速して前記半導体基板に注入する段階；および
（ｄ）続いて、ホウ素、ヒ素、リン、又はホウ化水素クラスターのイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。
【請求項３】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成する段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を付着させる段階；
（ｄ）ＣｎＨｘイオン［式中、ｎおよびｘは整数であり、４≦ｎおよび１≦ｘ≦３および４＜ｘである］を注入して、意図するＳＤＥ領域の下に拡散抑制領域を形成する段階；
（ｅ）続いて、Ｂ＋またはホウ素クラスターイオン、ＢｎＨｘ＋を注入して、前記ゲートスタックと前記対峙するトレンチアイソレーションの間にドレインエクステンションを形成する段階；
（ｆ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｇ）ホウ素クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｈ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、これによりＰ型金属酸化物半導体（ＭＯＳ）デバイス（ＰＭＯＳ）を形成する段階、
を含む前記方法。
【請求項４】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成する段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を付着させる段階；
（ｄ）ＣｎＨｘイオン［式中、ｎおよびｘは整数であり、４≦ｎおよび１≦ｘ≦３および４＜ｘである］を注入して、意図するＳＤＥ領域の少し下に拡散抑制領域を形成する段階；
（ｅ）続いて、Ｐ＋またはリンクラスターイオンを注入して、前記ゲートスタックと前記対峙するトレンチアイソレーションの間にドレインエクステンションを形成する段階；
（ｆ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｇ）Ｎ型クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｈ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、これによりＮ型金属酸化物半導体（ＭＯＳ）デバイス（ＮＭＯＳ）を形成する段階、
を含む前記方法。
【請求項５】
基板を有する金属酸化物半導体（ＭＯＳ）デバイスの形成方法であって、該方法が、
（ａ）前記基板の第１領域にウェルおよび対峙するトレンチアイソレーションを形成する段階；
（ｂ）前記基板の暴露部分を定義する前記対峙するトレンチアイソレーションの間の前記基板上にゲートスタックを形成する段階；前記形成は、
ｉ）ゲート誘電体を付着または成長させる段階；
ｉｉ）ポリシリコンゲート電極を付着させる段階、および
ｉｉｉ）パターニングしてゲートスタックを形成する段階
を含む；
（ｃ）前記基板の前記暴露部分上および前記ゲートスタックの上面上にパッド酸化物を付着させる段階；
（ｄ）ＣｎＨｘ＋イオン［式中、ｎおよびｘは整数であり、４≦ｎおよび１≦ｘ≦３および４＜ｘである］を注入して、ソースおよびドレイン領域中にＳｉＣ合金を形成する段階；
（ｅ）Ｐ＋またはリンクラスターイオンを注入して、前記ゲートスタックと前記対峙するトレンチアイソレーションの間にドレインエクステンションを形成する段階；
（ｆ）前記ゲートスタックに隣接するスペーサーを形成する段階；
（ｇ）続いて、Ｎ型クラスターイオンを注入してソースおよびドレイン領域を形成する段階；
（ｈ）熱処理を提供して前記ドーピング段階により注入した材料を活性化し、炭素をソースおよびドレイン中の格子構造中に組み込み、これによりＮ型金属酸化物半導体（ＭＯＳ）デバイス（ＮＭＯＳ）を形成する段階、
を含む前記方法。
【請求項６】
トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
（ａ）形態ＣｎＨｘ［式中、ｎおよびｘは整数であり、２≦ｎおよび１≦ｘ≦３および４＜ｘである］の材料の気相分子を大量に製造する段階；
（ｂ）ＣｚＨｙ分子［式中、ｚ及びｙは整数であり、２＜ｚ＜ｎ及び１≦ｙ≦３および４＜ｙである］イオン化してＣｚＨｙ＋イオンを形成する段階；ならびに
（ｃ）イオン化された分子を電界により前記半導体基板へ加速する段階；および
（ｄ）続いて、ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンのドーズ量を前記半導体基板へ注入する段階
を含む前記方法。
【請求項７】
トランジスタの接合特性を改善するための半導体基板をドープする方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
（ａ）形態ＣｎＨｘ＋イオン［式中、ｎおよびｘは整数であり、２≦ｎおよび１≦ｘ≦３および４＜ｘである］のイオンを生成する段階；
（ｂ）ＣｎＨｘ＋イオンを電界により前記半導体へ加速する段階；
（ｃ）ホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンを生成する段階；
（ｄ）前記ドーパントイオンを前記半導体基板に注入する段階；
を含む前記方法。
【請求項８】
トランジスタの接合特性を改善するための半導体基板へのイオンの注入方法であって、集積回路の製造において前記基板がホウ素、ヒ素、リン、又はホウ化水素のドーパントイオンでドープされるときに、
（ａ）炭素に基づくイオンの源を生成する段階；
（ｂ）炭素に基づくイオン以外の前記ドーパントイオンの源を生成する段階；
（ｃ）前記炭素に基づくイオンを前記半導体基板に注入する段階；および
（ｄ）続いて、炭素に基づくイオン以外の前記ドーパントイオンを前記半導体基板に注入する段階
を含むイオンの注入方法。
【外国語明細書】
2014160856000001.pdf