(57)【要約】【課題】高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立すると共に、高Ｓ／Ｎの画像と広ダイナミックレンジの画像とを、同じ露光で取得することができる固体撮像装置を提供する。【解決手段】画素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、画素は、第１の基板に配置され光電変換素子を具備した画素部と、第１の基板に配置され画素部に具備した回路要素の接地電位を切り換える接地電位制御部と、第２の基板に配置され画素部の光電変換素子が発生した信号電荷に応じた信号を画素信号として出力する読出し部とを備え、画素部に備えた増幅トランジスタをソース接地にして増幅した増幅信号を出力する第１の出力モードと、増幅トランジスタをドレイン接地にして増幅した増幅信号を出力する第２の出力モードとに応じて、増幅トランジスタが接地される電位を第１の電位または第２の電位に切り換える。【選択図】図２
2014220559.tif 000002
【特許請求の範囲】
【請求項１】
画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、
前記画素は、
前記第１の基板に配置され、入射した光に応じた信号電荷を発生させる光電変換素子を具備した画素部と、
前記第１の基板に配置され、前記画素部に具備した回路要素が接地される電位を切り換える接地電位制御部と、
前記第２の基板に配置され、前記画素部から出力された前記光電変換素子が発生した前記信号電荷に応じた信号を該画素が出力する画素信号として出力する読出し部と、
を備え、
前記画素部は、
前記光電変換素子と、
前記光電変換素子が発生した前記信号電荷に応じて増幅した増幅信号を出力する増幅トランジスタと、
前記増幅トランジスタをソース接地にして増幅した前記増幅信号を前記読出し部に出力する第１の出力モードと、前記増幅トランジスタをドレイン接地にして増幅した前記増幅信号を前記読出し部に出力する第２の出力モードとに応じて、前記増幅トランジスタの接地を切り換えるスイッチ回路と、
を具備し、
前記接地電位制御部は、
前記第１の出力モードのときに第１の電位を前記増幅トランジスタに供給し、前記第２の出力モードのときに第２の電位を前記増幅トランジスタに供給することによって、前記増幅トランジスタが接地される電位を切り換える、
ことを特徴とする固体撮像装置。
【請求項２】
前記画素部は、
２次元の行列状に複数配置され、
予め定めた数の前記画素部で複数の画素部群を構成し、
前記接地電位制御部は、
前記第１の電位を出力する第１の電源と、
前記第２の電位を出力する第２の電源と、
前記画素部群のそれぞれに対応し、対応する前記画素部群に含まれる複数の前記画素部のそれぞれに備えた前記増幅トランジスタのそれぞれに、前記第１の電源が出力した前記第１の電位を供給する第１の接地電位供給用トランジスタと、
前記画素部群のそれぞれに対応し、対応する前記画素部群に含まれる複数の前記画素部のそれぞれに備えた前記増幅トランジスタのそれぞれに、前記第２の電源が出力した前記第２の電位を供給する第２の接地電位供給用トランジスタと、
を具備する、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
それぞれの前記画素部群は、
同じ行に配置された複数の前記画素部で構成される、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記読出し部は、
前記第１の出力モードのときに前記画素部から出力される前記増幅信号と、前記第２の出力モードのときに前記画素部から出力される前記増幅信号とを足し合わせる、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
入射した光に応じた信号電荷を発生させる光電変換素子を具備した画素部と、
前記画素部に具備した回路要素が接地される電位を切り換える接地電位制御部と、
前記画素部から出力された前記光電変換素子が発生した前記信号電荷に応じた信号を画素信号として出力する読出し部と、
を備え、
前記画素部は、
前記光電変換素子と、
前記光電変換素子が発生した前記信号電荷に応じて増幅した増幅信号を出力する増幅トランジスタと、
前記増幅トランジスタをソース接地にして増幅した前記増幅信号を前記読出し部に出力する第１の出力モードと、前記増幅トランジスタをドレイン接地にして増幅した前記増幅信号を前記読出し部に出力する第２の出力モードとに応じて、前記増幅トランジスタの接地を切り換えるスイッチ回路と、
を具備し、
前記接地電位制御部は、
前記第１の出力モードのときに第１の電位を前記増幅トランジスタに供給し、前記第２の出力モードのときに第２の電位を前記増幅トランジスタに供給することによって、前記増幅トランジスタが接地される電位を切り換え、
前記読出し部は、
前記第１の出力モードのときに前記画素部から出力される前記増幅信号と、前記第２の出力モードのときに前記画素部から出力される前記増幅信号とを足し合わせる、
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、ディジタルスチルカメラ、ディジタルビデオカメラ、内視鏡、監視カメラ、車載カメラなどの撮像装置において、画面内における暗い場所や被写体の高感度な画像取得と、明るい場所や被写体の画素飽和が抑制された画像取得の両立による、画像の高品質化が求められている。このため、撮像装置に搭載される固体撮像装置には、高Ｓ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓｅ）化と広ダイナミックレンジ化を同時に実現することが求められている。
【０００３】
撮像装置に搭載される固体撮像装置の１つとして、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）型の固体撮像装置（以下、「ＣＭＯＳイメージセンサ」という）がある。一般的に、ＣＭＯＳイメージセンサにおいては、増幅回路を備えた４個のトランジスタで構成された画素が用いられている。このＣＭＯＳイメージセンサの画素の構成は、暗い場所や被写体の画像における雑音（ノイズ）の低減を実現する、すなわち、高Ｓ／Ｎ化を実現するための構成である。図１１は、従来のＣＭＯＳイメージセンサに備えた画素の概略構成および駆動タイミングの一例を示した図である。以下の説明においては、図１１（ａ）に示したような増幅回路を備えた４個のトランジスタで構成される画素を、「４トランジスタＡＰＳ画素」という。
【０００４】
図１１（ａ）に示した４トランジスタＡＰＳ画素７は、光電変換素子であるフォトダイオードＰＤと、フォトダイオードＰＤが発生した信号電荷を転送する転送トランジスタＭＴＸと、転送した信号電荷を蓄積する浮遊拡散層ＦＤと、転送した信号電荷をリセットするリセットトランジスタＭＲＳＴと、転送した信号電荷を増幅する増幅トランジスタＭＡと、４トランジスタＡＰＳ画素７を選択するための画素選択トランジスタＭＲＳとから構成されている。なお、浮遊拡散層ＦＤは、増幅トランジスタＭＡのゲート端子に接続されたノードに付随する容量であるが、図１１（ａ）に示した４トランジスタＡＰＳ画素７の概略構成においては、浮遊拡散層ＦＤを明示するために、キャパシタの記号で示している。
【０００５】
４トランジスタＡＰＳ画素７は、リセットされたときのリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた画素信号を、画素出力信号端子ＯＵＴに出力する。このとき、画素出力信号端子ＯＵＴには、増幅トランジスタＭＡと垂直信号線ＣＯＬに設けられた定電流源ＩＣＯＬとで構成されるソースフォロア回路によって増幅された信号が出力される。
【０００６】
ここで、４トランジスタＡＰＳ画素７の駆動タイミングについて、図１１（ｂ）を参照して説明する。まず、時刻ｔ１において、画素リセット信号ＲＳＴを“Ｈｉｇｈ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＮ状態にする。これにより、浮遊拡散層ＦＤがリセットされ、浮遊拡散層ＦＤの電位が電源ＶＤＤからリセットトランジスタＭＲＳＴの閾値電圧だけ減少した電位になる。また、画素選択信号ＲＳを“Ｈｉｇｈ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＮ状態にする。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に対応した電源ＶＤＤの近傍の電位となる。
【０００７】
続いて、時刻ｔ２において、画素リセット信号ＲＳＴを“Ｌｏｗ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＦＦ状態にし、浮遊拡散層ＦＤの電源ＶＤＤの電位へのリセット動作を終了する。そして、画素出力信号端子ＯＵＴの電位をリセット電位に安定させる期間（図１１（ｂ）における時刻ｔ３までの期間）を開始する。このリセット電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、４トランジスタＡＰＳ画素７のリセットノイズ分だけ電位が下がり、リセット電位ＶＯＵＴ（Ｒ７）の電位に安定する。なお、リセット電位ＶＯＵＴ（Ｒ７）は、電源ＶＤＤの電位よりも、４トランジスタＡＰＳ画素７で発生するノイズの量の程度降下した電位である。
【０００８】
続いて、時刻ｔ３において、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにすることにより、転送トランジスタＭＴＸをＯＮ状態にし、フォトダイオードＰＤが発生した信号電荷を、浮遊拡散層ＦＤに転送する。これにより、浮遊拡散層ＦＤの電位は、露光によってフォトダイオードＰＤが発生した信号電荷に対応した電位になる。このとき、画素選択信号ＲＳは“Ｈｉｇｈ”レベルであるため、画素出力信号端子ＯＵＴの電位も、浮遊拡散層ＦＤに転送された信号電荷に対応した電荷分だけ電位が降下する。
【０００９】
続いて、時刻ｔ４において、画素転送信号ＴＸを“Ｌｏｗ”レベルにすることにより、転送トランジスタＭＴＸをＯＦＦ状態にし、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。そして、画素出力信号端子ＯＵＴの電位を信号電位に安定させる期間（図１１（ｂ）における時刻ｔ５までの期間）を開始する。この信号電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、転送トランジスタＭＴＸがＯＦＦしたときの影響によって電位が下がり、信号電位ＶＯＵＴ（Ｓ７）の電位に安定する。なお、信号電位ＶＯＵＴ（Ｓ７）は、それぞれの信号の伝達経路による寄生容量などに依存する電位である。
【００１０】
続いて、時刻ｔ５において、画素選択信号ＲＳを“Ｌｏｗ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＦＦ状態にする。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に依存しない電位になる。
【００１１】
このようにして、４トランジスタＡＰＳ画素７は、リセットされたときのリセット電位ＶＯＵＴ（Ｒ７）のリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた信号電位ＶＯＵＴ（Ｓ７）の画素信号を、画素出力信号端子ＯＵＴに出力する。
【００１２】
ここで、時刻ｔ３において浮遊拡散層ＦＤに転送したフォトダイオードＰＤが発生した信号電荷の変換利得について説明する。画素転送信号ＴＸを“Ｈｉｇｈ”レベルにして転送トランジスタＭＴＸをＯＮ状態にすると、予め設けられていた電位の傾斜に基づいて、フォトダイオードＰＤが発生した信号電荷が、浮遊拡散層ＦＤに転送される。その結果、浮遊拡散層ＦＤでは、下式（１）に従って、電位が変化する。
【００１３】
ΔＶＦＤ＝ＱＰＤ／ＣＦＤ＝ｑＮｐｈ／ＣＦＤ  ・・・（１）
【００１４】
なお、上式（１）において、ΔＶＦＤは浮遊拡散層ＦＤにおける電位の変動量、ＱＰＤはフォトダイオードＰＤが発生した信号電荷、ＣＦＤは浮遊拡散層ＦＤの容量、ｑは電荷素量１．６×１０−１９［Ｃ］、ＮｐｈはフォトダイオードＰＤが発生した信号電荷の数である。
【００１５】
上式（１）から、１個の電荷に対する電圧変動として定義することができる変換利得Ｃ．Ｇ．は、下式（２）で表すことができる。
【００１６】
Ｃ．Ｇ．＝ｑＮｐｈ／ＣＦＤ・１／Ｎｐｈ＝ｑ／ＣＦＤ∝１／ＣＦＤ  ・・・（２）
【００１７】
上式（２）より、変換利得Ｃ．Ｇ．は、浮遊拡散層ＦＤの容量ＣＦＤに反比例することがわかる。このため、ＣＭＯＳイメージセンサでは、浮遊拡散層ＦＤの容量ＣＦＤを小さく製造することによって高Ｓ／Ｎ化を実現し、撮像装置による暗い場所や被写体の撮影においても、高感度の画像を取得することができる。
【００１８】
ところで、ＣＭＯＳイメージセンサは、撮像装置に搭載される固体撮像装置の１つであるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）型の固体撮像装置と異なり、低い電源電圧で動作することも特徴の一つである。一般的に、ＣＭＯＳイメージセンサの電源電圧としては、３〜３．３［Ｖ］が用いられている。
【００１９】
しかしながら、この３〜３．３［Ｖ］というＣＭＯＳイメージセンサの電源電圧は、浮遊拡散層ＦＤで使用することができる電圧幅の制約となってしまう。さらに、短い時間でもフォトダイオードＰＤから浮遊拡散層ＦＤへの信号電荷の転送を円滑に行うためには、フォトダイオードＰＤの電位と浮遊拡散層ＦＤの電位との間にある程度の電位差が必要であるが、ＣＭＯＳイメージセンサの電源電圧が低いため、浮遊拡散層ＦＤにおける電位の変動量ΔＶＦＤに上限値の制約が発生してしまうということになる。この浮遊拡散層ＦＤにおける電位の変動量ΔＶＦＤは、画素の飽和特性を決める要素であるため、ＣＭＯＳイメージセンサにおける広ダイナミックレンジ化に影響する。
【００２０】
このことから、従来のＣＭＯＳイメージセンサでは、浮遊拡散層ＦＤの容量ＣＦＤとフォトダイオードＰＤが発生した信号電荷の数Ｎｐｈとの間に、トレードオフの関係が発生してしまう。例えば、ＣＭＯＳイメージセンサの高Ｓ／Ｎ化を実現するために浮遊拡散層ＦＤの容量ＣＦＤを小さくすると変換利得Ｃ．Ｇ．が向上し高感度化するが、浮遊拡散層ＦＤの容量ＣＦＤに比例して、浮遊拡散層ＦＤが蓄積することができるフォトダイオードＰＤが発生した信号電荷の数Ｎｐｈが減少してしまい、少ない信号電荷数Ｎｐｈで画素が飽和してしまう。逆に、ＣＭＯＳイメージセンサの広ダイナミックレンジ化を実現するために浮遊拡散層ＦＤの容量ＣＦＤを大きくすると、多くの信号電荷数Ｎｐｈを使用して画素が飽和するが、浮遊拡散層ＦＤの容量ＣＦＤに反比例して、変換利得Ｃ．Ｇ．が減少するため、感度が低下してしまう。
【００２１】
このため、図１１（ａ）に示したような構成の４トランジスタＡＰＳ画素７を備えた従来のＣＭＯＳイメージセンサでは、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立することができず、暗い場所での撮影における高感度の画像の取得と、明るい場所での撮影における画素の飽和が抑制された高品質の画像の取得とを両立した撮像装置を実現することができなかった。このことから、従来のＣＭＯＳイメージセンサでは、Ｓ／Ｎとダイナミックレンジとをバランスさせるため、ある程度で妥協した性能にせざるを得なかった。
【００２２】
このような問題を改善するための技術として、例えば、非特許文献１には、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立させることができる画素の構成が開示されている。図１２は、非特許文献１に開示された、従来のＣＭＯＳイメージセンサに備えた画素の概略構成および駆動タイミングの一例を示した図である。以下の説明においては、図１２（ａ）に示したような構成の画素を、「低雑音フレキシブル画素」という。なお、図１２（ａ）においては、図１１（ａ）に示した４トランジスタＡＰＳ画素７と同様の構成要素には、同一の符号を付与している。
【００２３】
図１２（ａ）に示した低雑音フレキシブル画素８は、フォトダイオードＰＤと、浮遊拡散層ＦＤと、リセットトランジスタＭＲＳＴと、増幅トランジスタＭＡと、画素選択トランジスタＭＲＳと、フィードバック容量ＣＦＢとから構成されている。なお、浮遊拡散層ＦＤは、増幅トランジスタＭＡのゲート端子に接続されたノードに付随する容量であるが、図１２（ａ）に示した低雑音フレキシブル画素８の概略構成においても、浮遊拡散層ＦＤを明示するために、キャパシタの記号で示している。
【００２４】
低雑音フレキシブル画素８は、図１１（ａ）で示した４トランジスタＡＰＳ画素７に備えていた転送トランジスタＭＴＸを備えていない、すなわち、３個のトランジスタで構成された画素を基本にした画素である。３個のトランジスタで構成された画素は、より多くの信号電荷を扱うことができるため、撮像装置による明るい場所や被写体の撮影を想定し、画素の飽和を抑制する、すなわち、広ダイナミックレンジ化を実現するための構成である。しかし、３個のトランジスタで構成された画素の変換利得Ｃ．Ｇ．は、一般的に浮遊拡散層ＦＤの容量より大きいフォトダイオードＰＤの容量に反比例するため、感度が低下してしまう問題がある。このため、低雑音フレキシブル画素８では、２種類の増幅モード（読出しモード）を備えることによって、広ダイナミックレンジ化と高Ｓ／Ｎ化とを両立させている。
【００２５】
ここで、低雑音フレキシブル画素８におけるそれぞれの読出しモードにおける駆動タイミングについて、図１２（ｂ）および図１２（ｃ）を参照して説明する。最初に、図１２（ｂ）に示した広ダイナミックレンジを実現するためのソースフォロア読出し（ドレイン接地読出し）について説明する。ソースフォロア読出しでは、まず、時刻ｔ１において、スイッチＳ１をＯＮ状態（“Ｈｉｇｈ”レベル）に、スイッチＳ２をＯＦＦ状態（“Ｌｏｗ”レベル）に、定電流源ＩＣＯＬ１をＯＦＦ状態に、定電流源ＩＣＯＬ２をＯＮ状態にする。これにより、垂直信号線ＣＯＬ１の電位（画素出力信号端子ＯＵＴ１の電位）が、電位Ｖ１の接地電位ＶＯＵＴ１（Ｖ１）になる。
【００２６】
続いて、時刻ｔ２において、画素選択信号ＲＳを“Ｈｉｇｈ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＮ状態にする。これにより、増幅トランジスタＭＡは、ドレイン端子が接地電位ＶＯＵＴ１（Ｖ１）に接地され、増幅トランジスタＭＡと垂直信号線ＣＯＬ２に設けられた定電流源ＩＣＯＬ２とでソースフォロア回路が構成される。そして、画素出力信号端子ＯＵＴ２には、増幅トランジスタＭＡのゲート端子に入力されたフォトダイオードＰＤが発生した信号電荷（浮遊拡散層ＦＤの電位）に応じた信号電位ＶＯＵＴ２（Ｓ８）の画素信号が出力される。
【００２７】
続いて、時刻ｔ３において、画素リセット信号ＲＳＴを“Ｈｉｇｈ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＮ状態にする。これにより、増幅トランジスタＭＡのゲート端子の電位（浮遊拡散層ＦＤの電位）がリセットされ、画素出力信号端子ＯＵＴ２に、低雑音フレキシブル画素８がリセットされたときのリセット電位ＶＯＵＴ２（Ｒ８）のリセット信号が出力される。
【００２８】
続いて、時刻ｔ４において、画素リセット信号ＲＳＴを“Ｌｏｗ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＦＦ状態にし、画素選択信号ＲＳを“Ｌｏｗ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＦＦ状態にする。これにより、画素出力信号端子ＯＵＴ２の電位は、増幅トランジスタＭＡのゲート端子の電位（浮遊拡散層ＦＤの電位）に依存しない電位になる。
【００２９】
続いて、時刻ｔ５において、スイッチＳ１をＯＦＦ状態（“Ｌｏｗ”レベル）にして、低雑音フレキシブル画素８におけるソースフォロア読出し（ドレイン接地読出し）を終了する。
【００３０】
次に、図１２（ｃ）に示した高Ｓ／Ｎを実現するためのコモンソース読出し（ソース接地読出し）について説明する。コモンソース読出しでは、まず、時刻ｔ１において、スイッチＳ１をＯＦＦ状態（“Ｌｏｗ”レベル）に、スイッチＳ２をＯＮ状態（“Ｈｉｇｈ”レベル）に、定電流源ＩＣＯＬ１をＯＮ状態に、定電流源ＩＣＯＬ２をＯＦＦ状態にする。これにより、垂直信号線ＣＯＬ２の電位（画素出力信号端子ＯＵＴ２の電位）が、電位Ｖ２の接地電位ＶＯＵＴ２（Ｖ２）になる。
【００３１】
続いて、時刻ｔ２において、画素選択信号ＲＳを“Ｈｉｇｈ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＮ状態にする。これにより、増幅トランジスタＭＡと、フィードバック容量ＣＦＢとでチャージアンプ回路が構成される。このチャージアンプ回路は、フィードバック容量ＣＦＢと浮遊拡散層の容量ＣＦＤとの容量比に応じた増幅率の反転増幅回路である。なお、電位Ｖ２の電位は、チャージアンプ回路を動作させるために必要な電位であり、フォトダイオードＰＤを空乏化させる電位に相当する。そして、画素出力信号端子ＯＵＴ１には、チャージアンプ回路によって増幅された、フォトダイオードＰＤが発生した信号電荷（浮遊拡散層ＦＤの電位）に応じた信号電位ＶＯＵＴ１（Ｓ８）の画素信号が出力される。
【００３２】
続いて、時刻ｔ３において、画素リセット信号ＲＳＴを“Ｈｉｇｈ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＮ状態にする。これにより、フォトダイオードＰＤが発生した信号電荷（浮遊拡散層ＦＤの電位）がリセットされ、画素出力信号端子ＯＵＴ１に、低雑音フレキシブル画素８がリセットされたときのリセット電位ＶＯＵＴ１（Ｒ８）のリセット信号が出力される。
【００３３】
続いて、時刻ｔ４において、画素リセット信号ＲＳＴを“Ｌｏｗ”レベルにすることにより、リセットトランジスタＭＲＳＴをＯＦＦ状態にし、画素選択信号ＲＳを“Ｌｏｗ”レベルにすることにより、画素選択トランジスタＭＲＳをＯＦＦ状態にする。これにより、画素出力信号端子ＯＵＴ１の電位は、フォトダイオードＰＤが発生した信号電荷（浮遊拡散層ＦＤの電位）に依存しない電位になる。
【００３４】
続いて、時刻ｔ５において、スイッチＳ２をＯＦＦ状態（“Ｌｏｗ”レベル）にして、低雑音フレキシブル画素８におけるコモンソース読出し（ソース接地読出し）を終了する。
【００３５】
このように、非特許文献１で開示された低雑音フレキシブル画素８では、ソースフォロア読出し（ドレイン接地読出し）とコモンソース読出し（ソース接地読出し）との２種類の読出しモードを備え、これらの読出しモードを画面ごとに切り換えることによって、広ダイナミックレンジ化と高Ｓ／Ｎ化とを両立させている。
【００３６】
また、近年のＣＭＯＳイメージセンサでは、多機能化と小型化とに対応するため、画素の他に種々の機能回路を組み込みことによって多機能化を実現するＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）への対応が図られている。そして、ＳＯＣに対応したＣＭＯＳイメージセンサでは、ＣＭＯＳイメージセンサ自体を、光電変換素子を含む画素が形成された第１の基板と、機能回路が形成された第２の基板とに物理的に分けて別々に作製し、これらの基板を張り合わせることによって１つのＣＭＯＳイメージセンサとする、チップ積層技術も用いられている。
【００３７】
ＣＭＯＳイメージセンサの画素と機能回路を物理的に分けることによって、必要な性能に最適な製造プロセスでそれぞれの基板を作製することができ、ＣＭＯＳイメージセンサの撮像性能や機能を飛躍的に高めることができる。また、ＣＭＯＳイメージセンサの画素と機能回路を物理的に分けることによって、それぞれの基板サイズを小さくすることができるため、ＣＭＯＳイメージセンサのチップ面積（実装面積）を小さくする、すなわち、小型化することができ、新しい応用用途への展開も実現する。
【００３８】
チップ積層技術では、別々に作製した第１の基板と第２の基板とを、接続電極によって電気的に接続する。そして、ＳＯＣに対応したＣＭＯＳイメージセンサでは、第１の基板に形成された画素毎に接続電極が設けられ、第２の基板に設けられた対応する接続電極と接合される。
【００３９】
しかしながら、図１２（ａ）に示した画素の構成を見てわかるように、低雑音フレキシブル画素８には、それぞれの読出しモードに対応した画素出力信号端子ＯＵＴ１と画素出力信号端子ＯＵＴ２との２つの出力端子を備える必要がある。つまり、低雑音フレキシブル画素８を備えたＣＭＯＳイメージセンサをＳＯＣに対応させて第１の基板と第２の基板とに分けた場合には、それぞれの基板を接合するための接続電極が、画素毎に２つ必要になってしまう。チップ積層技術には、それぞれの基板を張り合わせるための接続電極や接合部の構造、および接合方法に様々な技術が存在するが、すでに作製された基板同士を張り合わせて接合するため、接続電極の大きさや接続電極間の距離を縮小することは、近年の微細化技術でも容易ではない。このため、低雑音フレキシブル画素８を備えたＣＭＯＳイメージセンサにおいては、ＳＯＣへの対応に困難を要する。
【００４０】
そこで、例えば、非特許文献２には、第１の基板と第２の基板とに分けて形成したＣＭＯＳイメージセンサにおいて、接続電極の数を少なくする技術が開示されている。図１３は、非特許文献２に開示された、従来のＣＭＯＳイメージセンサにおいて基板を分けて構成する画素の概略構成を示した図である。以下の説明においては、図１３に示したような構成の画素を、「積層型低画像歪み画素」という。なお、図１３においては、図１１（ａ）および図１２（ａ）に示した構成の画素と同様の構成要素には、同様の符号を付与している。
【００４１】
図１３に示した積層型低画像歪み画素９は、第１の基板に形成された画素回路９１と、第２の基板に形成された画素信号読出し回路９２とが、接続電極９３によって接合されている。積層型低画像歪み画素９は、４つの画素で１つの接続電極を共有する、すなわち、接続電極の数を画素数の１／４にする構成である。積層型低画像歪み画素９では、画素回路９１に備えたそれぞれのフォトダイオードＰＤ−１〜ＰＤ−４で発生した信号電荷を、対応するアナログメモリＣＳＨ−１〜ＣＳＨ−４に転送することによって、画像の歪みを抑えることができる。
【先行技術文献】
【非特許文献】
【００４２】
【非特許文献１】Ｊｕｎｇｗｏｏｋ  Ｙａｎｇ，Ｋｅｉｔｈ  Ｇ．  Ｆｉｆｅ，Ｌａｎｅ  Ｂｒｏｏｋｓ，Ｃｈａｒｌｅｓ  Ｇ．  Ｓｏｄｉｎｉ，Ａｎｄｒｅｗ  Ｂｅｔｔｓ，Ｐａｖａｎ  Ｍｕｄｕｎｕｒｕ，Ｈａｅ−Ｓｅｕｎｇ  Ｌｅｅ，“Ａ  ３ＭＰｉｘｅｌ  Ｌｏｗ−Ｎｏｉｓｅ  Ｆｌｅｘｉｂｌｅ  Ａｒｃｈｉｔｅｃｔｕｒｅ  ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ”，ＩＳＳＣＣ  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐｅｒｓ，ｐｐ．４９６−４９７，Ｆｅｂ．２００６
【非特許文献１】Ｊ．  Ａｏｋｉ，Ｙ．  Ｔａｋｅｍｏｔｏ，Ｋ．  Ｋｏｂａｙａｓｈｉ，Ｎ．  Ｓａｋａｇｕｃｈｉ，Ｍ．  Ｔｓｕｋｉｍｕｒａ，Ｎ．  Ｔａｋａｚａｗａ，Ｈ．  Ｋａｔｏ，Ｔ．  Ｋｏｎｄｏ，Ｈ．  Ｓａｉｔｏ，Ｙ．  Ｇｏｍｉ，Ｙ．  Ｔａｄａｋｉ，“Ａ  Ｒｏｌｌｉｎｇ−Ｓｈｕｔｔｅｒ  Ｄｉｓｔｏｒｔｉｏｎ−Ｆｒｅｅ  ３Ｄ  Ｓｔａｃｋｅｄ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  ｗｉｔｈ  −１６０ｄＢ  Ｐａｒａｓｉｔｉｃ  Ｌｉｇｈｔ  Ｓｅｎｓｉｔｉｖｉｔｙ  Ｉｎ−Ｐｉｘｅｌ  Ｓｔｏｒａｇｅ  Ｎｏｄｅ”，ＩＳＳＣＣ  Ｄｉｇ．  Ｔｅｃｈ．  Ｐａｐｅｒｓ，Ｆｅｂ．２０１３
【発明の概要】
【発明が解決しようとする課題】
【００４３】
しかしながら、図１３に示した画素の構成を見てわかるように、積層型低画像歪み画素９では、４つの転送トランジスタＭＴＸ−１〜ＭＴＸ−４で、１つの浮遊拡散層ＦＤを共有することになる。このことにより、積層型低画像歪み画素９では、浮遊拡散層ＦＤの容量が増大することで変換利得Ｃ．Ｇ．が低下してしまい、それぞれのフォトダイオードＰＤ−１〜ＰＤ−４が発生した信号電荷の増幅度合いが下がることによって、Ｓ／Ｎが低下してしまう。
【００４４】
このことを考えると、低雑音フレキシブル画素８を備えたＣＭＯＳイメージセンサをＳＯＣに対応させて第１の基板と第２の基板とに分ける場合においては、広ダイナミックレンジ化と高Ｓ／Ｎ化とを両立させる低雑音フレキシブル画素８の構成が有効ではなくなってしまうため、１つの浮遊拡散層ＦＤを複数の低雑音フレキシブル画素８で共有する構成を採用することができない。つまり、低雑音フレキシブル画素８を備えたＣＭＯＳイメージセンサにおいては、接続電極の数を少なくするための方法として、特許文献２に開示された技術を採用することができない。
【００４５】
従って、ＣＭＯＳイメージセンサにおいて低雑音フレキシブル画素８の構成が有効な状態でＳＯＣに対応させるためには、第１の基板に形成された画素毎に接続電極を必ず２つ設けなくてはならず、画素毎の２つの接続電極を第２の基板に設けられた対応する接続電極と接合する方法がない、という問題がある。つまり、高Ｓ／Ｎ化と広ダイナミックレンジ化とに対応したＣＭＯＳイメージセンサのＳＯＣへの対応は困難である、という問題は依然として残ってしまう。
【００４６】
また、低雑音フレキシブル画素８では、いずれか一方の読出しモードで画素信号の読出しを行うと、他方の読出しモードで画素信号の読出しを行うことができない。つまり、低雑音フレキシブル画素８を備えたＣＭＯＳイメージセンサを搭載した撮像装置では、１回の撮影で、高Ｓ／Ｎの画像または広ダイナミックレンジの画像のいずれか一方の画像のみしか取得することができない、という問題もある。
【００４７】
本発明は、上記の課題認識に基づいてなされたものであり、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立すると共に、高Ｓ／Ｎの画像と広ダイナミックレンジの画像とを、同じ露光で取得することができる固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００４８】
上記の課題を解決するため、本発明の固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが接続部によって電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置され、入射した光に応じた信号電荷を発生させる光電変換素子を具備した画素部と、前記第１の基板に配置され、前記画素部に具備した回路要素が接地される電位を切り換える接地電位制御部と、前記第２の基板に配置され、前記画素部から出力された前記光電変換素子が発生した前記信号電荷に応じた信号を該画素が出力する画素信号として出力する読出し部と、を備え、前記画素部は、前記光電変換素子と、前記光電変換素子が発生した前記信号電荷に応じて増幅した増幅信号を出力する増幅トランジスタと、前記増幅トランジスタをソース接地にして増幅した前記増幅信号を前記読出し部に出力する第１の出力モードと、前記増幅トランジスタをドレイン接地にして増幅した前記増幅信号を前記読出し部に出力する第２の出力モードとに応じて、前記増幅トランジスタの接地を切り換えるスイッチ回路と、を具備し、前記接地電位制御部は、前記第１の出力モードのときに第１の電位を前記増幅トランジスタに供給し、前記第２の出力モードのときに第２の電位を前記増幅トランジスタに供給することによって、前記増幅トランジスタが接地される電位を切り換える、ことを特徴とする。
【００４９】
また、本発明の前記画素部は、２次元の行列状に複数配置され、予め定めた数の前記画素部で複数の画素部群を構成し、前記接地電位制御部は、前記第１の電位を出力する第１の電源と、前記第２の電位を出力する第２の電源と、前記画素部群のそれぞれに対応し、対応する前記画素部群に含まれる複数の前記画素部のそれぞれに備えた前記増幅トランジスタのそれぞれに、前記第１の電源が出力した前記第１の電位を供給する第１の接地電位供給用トランジスタと、前記画素部群のそれぞれに対応し、対応する前記画素部群に含まれる複数の前記画素部のそれぞれに備えた前記増幅トランジスタのそれぞれに、前記第２の電源が出力した前記第２の電位を供給する第２の接地電位供給用トランジスタと、を具備する、ことを特徴とする。
【００５０】
また、本発明のそれぞれの前記画素部群は、同じ行に配置された複数の前記画素部で構成される、ことを特徴とする。
【００５１】
また、本発明の前記読出し部は、前記第１の出力モードのときに前記画素部から出力される前記増幅信号と、前記第２の出力モードのときに前記画素部から出力される前記増幅信号とを足し合わせる、ことを特徴とする。
【００５２】
また、本発明の固体撮像装置は、入射した光に応じた信号電荷を発生させる光電変換素子を具備した画素部と、前記画素部に具備した回路要素が接地される電位を切り換える接地電位制御部と、前記画素部から出力された前記光電変換素子が発生した前記信号電荷に応じた信号を画素信号として出力する読出し部と、を備え、前記画素部は、前記光電変換素子と、前記光電変換素子が発生した前記信号電荷に応じて増幅した増幅信号を出力する増幅トランジスタと、前記増幅トランジスタをソース接地にして増幅した前記増幅信号を前記読出し部に出力する第１の出力モードと、前記増幅トランジスタをドレイン接地にして増幅した前記増幅信号を前記読出し部に出力する第２の出力モードとに応じて、前記増幅トランジスタの接地を切り換えるスイッチ回路と、を具備し、前記接地電位制御部は、前記第１の出力モードのときに第１の電位を前記増幅トランジスタに供給し、前記第２の出力モードのときに第２の電位を前記増幅トランジスタに供給することによって、前記増幅トランジスタが接地される電位を切り換え、前記読出し部は、前記第１の出力モードのときに前記画素部から出力される前記増幅信号と、前記第２の出力モードのときに前記画素部から出力される前記増幅信号とを足し合わせる、ことを特徴とする。
【発明の効果】
【００５３】
本発明によれば、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立すると共に、高Ｓ／Ｎの画像と広ダイナミックレンジの画像とを、同じ露光で取得することができる固体撮像装置を提供することができるという効果が得られる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態による固体撮像装置の概略構成を示したブロック図である。
【図２】本実施形態の固体撮像装置の画素アレイ部内の単位画素の概略構成を示した回路図である。
【図３】本実施形態の固体撮像装置において、第１の基板に配置された単位画素の構成要素の接続を示した回路図である。
【図４】本実施形態の固体撮像装置において、単位画素を第１の出力モードで駆動する際に動作する構成要素および駆動タイミングを示したタイミングチャートである。
【図５】本実施形態の固体撮像装置において、単位画素を第１の出力モードで駆動したときの動作を説明する図である。
【図６】本実施形態の固体撮像装置において、単位画素を第２の出力モードで駆動する際に動作する構成要素および駆動タイミングを示したタイミングチャートである。
【図７】本実施形態の固体撮像装置において、単位画素を第２の出力モードで駆動したときの動作を説明する図である。
【図８】本実施形態の固体撮像装置において、単位画素を第１の出力モードと第２の出力モードとで駆動する駆動タイミングと単位画素の動作を説明する図である。
【図９】本実施形態の固体撮像装置の画素アレイ部内の単位画素における第１の変形例の概略構成を示した回路図である。
【図１０】本実施形態の固体撮像装置の画素アレイ部内の単位画素における第２の変形例の概略構成を示した回路図である。
【図１１】従来のＣＭＯＳイメージセンサに備えた画素の概略構成および駆動タイミングの一例を示した図である。
【図１２】従来のＣＭＯＳイメージセンサに備えた画素の概略構成および駆動タイミングの一例を示した図である。
【図１３】従来のＣＭＯＳイメージセンサにおいて基板を分けて構成する画素の概略構成を示した図である。
【発明を実施するための形態】
【００５５】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明は、例示のために特定の詳細な内容が含まれている。しかし、当業者であれば、以下に説明する詳細な内容に様々な変更を加えた場合であっても、本発明の範囲を超えないことは理解できるであろう。従って、以下に説明する本発明の例示的な実施形態は、権利を請求された発明に対して、一般性を失わせることなく、また、何ら限定をすることもなく、述べられたものである。
【００５６】
図１は、本実施形態による固体撮像装置の概略構成を示したブロック図である。図１において、固体撮像装置１は、制御回路１０、垂直走査回路２０、水平走査回路３０、複数の単位画素５０で構成された画素アレイ部４０、カラム信号処理回路６０、出力アンプ８０から構成される。なお、図１に示した固体撮像装置１では、複数の単位画素５０が、７行８列に２次元的に配置された画素アレイ部４０の例を示している。
【００５７】
制御回路１０は、垂直走査回路２０、水平走査回路３０、およびカラム信号処理回路６０を制御する。
垂直走査回路２０は、制御回路１０からの制御に応じて、画素アレイ部４０内のそれぞれの単位画素５０を制御し、各単位画素５０の画素信号を垂直信号線９０に出力させる。垂直走査回路２０は、単位画素５０を制御するための制御信号を、画素アレイ部４０に備えた単位画素５０の行毎に出力する。なお、この垂直走査回路２０による単位画素５０の制御方法に関する詳細な説明は、後述する。
【００５８】
画素アレイ部４０内のそれぞれの単位画素５０は、入射した被写体光を画素信号に変換し、垂直走査回路２０から入力された制御信号に応じて、入射した被写体光に応じた画素信号を、垂直信号線９０に出力する。それぞれの単位画素５０を構成する回路要素は、第１の基板および第２の基板上に配置され、単位画素５０内で第１の基板と第２の基板とを接続している。なお、この単位画素５０に関する詳細な説明は、後述する。
【００５９】
カラム信号処理回路６０は、画素アレイ部４０の各列に配置され、制御回路１０からの制御に応じて、各列の単位画素５０からそれぞれの垂直信号線９０に出力された画素信号に対してノイズ抑圧などの回路処理を行う、例えば、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：相関二重サンプリング）や、信号増幅、ＡＤ変換などの処理回路である。カラム信号処理回路６０は、水平走査回路３０からの制御に応じて、画素信号に対して処理を行った出力信号を、水平信号線７０に出力する。
【００６０】
水平走査回路３０は、各列に配置されたカラム信号処理回路６０から出力される処理後の出力信号を、水平信号線７０に順次読出す。水平信号線７０に読み出されたカラム信号処理回路６０からの出力信号は、出力アンプ８０を介して固体撮像装置１の外部に出力される。
【００６１】
次に、本実施形態の固体撮像装置１内の画素アレイ部４０に備えた単位画素５０について説明する。図２は、本実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０の概略構成を示した回路図である。図２には、１つの単位画素５０を示している。単位画素５０は、入射した被写体光を画素信号に変換し、画素出力信号端子ＯＵＴから垂直信号線９０に出力する。図２において、単位画素５０は、画素部５１と、接地電位制御部５２と、読出し部５３とを備えている。
【００６２】
単位画素５０では、それぞれの単位画素５０内の各構成要素を、第１の基板と第２の基板とに分けて配置している。そして、第１の基板に配置された構成要素と第２の基板に配置された構成要素とは、基板間接続部５４によって接続される。図２には、画素部５１と接地電位制御部５２とが第１の基板に、読出し部５３が第２の基板にそれぞれ配置され、第１の基板に配置された画素部５１と第２の基板に配置された読出し部５３とが基板間接続部５４によって接続された構成の単位画素５０を示している。
【００６３】
単位画素５０は、入射した被写体光に応じた画素信号を、垂直走査回路２０から入力された制御信号に応じて、広ダイナミックレンジの画素信号を出力する第１の出力モードと、高Ｓ／Ｎの画素信号を出力する第２の出力モードとの２種類の出力モードで出力する。なお、単位画素５０がそれぞれの出力モードで画素信号を出力する際の動作に関する詳細な説明は、後述する。
【００６４】
画素部５１は、垂直走査回路２０から入力された制御信号に応じて、フォトダイオードＰＤが発生した信号電荷に応じた信号を、基板間接続部５４を介して第２の基板に配置された読出し部５３に出力する。画素部５１は、フォトダイオードＰＤと、転送トランジスタＭ１と、浮遊拡散層ＦＤと、第１モードリセットトランジスタＭ２と、増幅トランジスタＭ３と、第２モードカスコードトランジスタＭ４と、第２モードリセットトランジスタＭ５と、第２モードフィードバック容量ＣＦＢと、第２モードフィードバック容量制御トランジスタＭ６とを備えている。
【００６５】
フォトダイオードＰＤは、入射した被写体光に応じた信号電荷を発生する光電変換素子である。
転送トランジスタＭ１は、垂直走査回路２０から入力された画素転送信号ＴＸに応じて、フォトダイオードＰＤが発生した信号電荷を浮遊拡散層ＦＤに転送する。
浮遊拡散層ＦＤは、転送トランジスタＭ１によって転送された信号電荷を蓄積する、増幅トランジスタＭ３のゲート端子に接続されたノードに付随する容量である。図２では、浮遊拡散層ＦＤを明示するために、キャパシタの記号で示している。
【００６６】
第１モードリセットトランジスタＭ２は、第１の出力モードにおいて、垂直走査回路２０から入力された第１モード画素リセット信号ＲＳＴ−ＳＦに応じて、浮遊拡散層ＦＤに蓄積されている信号電荷をリセットする。
増幅トランジスタＭ３は、浮遊拡散層ＦＤに蓄積されている信号電荷を増幅する。
【００６７】
第２モードカスコードトランジスタＭ４は、第２の出力モードにおいて、垂直走査回路２０から入力された切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳに基づいて、単位画素５０内でカスコード回路（コモンゲート接地増幅回路）を構成する。
第２モードリセットトランジスタＭ５は、第２の出力モードにおいて、垂直走査回路２０から入力された第２モード画素リセット信号ＲＳＴ−ＣＳに応じて、浮遊拡散層ＦＤに蓄積されている信号電荷をリセットする。
【００６８】
第２モードフィードバック容量ＣＦＢは、第２の出力モードにおいて構成されるフィードバック容量である。
第２モードフィードバック容量制御トランジスタＭ６は、第２の出力モードにおいて、垂直走査回路２０から入力された第２モードイネーブル信号ＥＮ−ＣＳに応じて、第２モードフィードバック容量ＣＦＢを制御する。
【００６９】
なお、第２モードフィードバック容量ＣＦＢは、第２の出力モードにおける信号電荷の増幅率を高めるという観点から、容量を小さくすることが望ましい。これは、第２の出力モードにおける信号電荷の増幅率ＡＣＬは、下式（３）で表されるからである。
【００７０】
ＡＣＬ＝ＣＰＤ／ＣＦＢ  ・・・（３）
【００７１】
なお、上式（３）において、ＣＰＤはフォトダイオードＰＤの容量、ＣＦＢは第２モードフィードバック容量ＣＦＢの容量である。
【００７２】
一般的に、第２モードフィードバック容量ＣＦＢの容量は、１ｆ［Ｆ］を下回る容量が必要である。このため、第２モードフィードバック容量ＣＦＢは、単位画素を形成するメタル配線間の寄生容量や、トランジスタのオーバーラップ容量などを用いて実現される。これにより、第２モードフィードバック容量ＣＦＢが形成される第１の基板上のレイアウト面積は、画素部５１の全体的なレイアウト面積、すなわち、単位画素５０の画素サイズには影響しない。この結果、画素部５１は、図１１（ａ）に示したような従来の４トランジスタＡＰＳ画素７に１つのトランジスタを追加するのみのレイアウト面積（画素サイズ）で、図１２（ａ）に示したような従来の低雑音フレキシブル画素８と同様な、高Ｓ／Ｎ化と広ダイナミックレンジ化との両立を実現することができる。
【００７３】
読出し部５３は、垂直走査回路２０から入力された制御信号に応じて、画素部５１から入力された、フォトダイオードＰＤが発生した信号電荷に応じた信号を、単位画素５０が出力する画素信号として出力するための定電流源を切り換える。読出し部５３は、第１モード用定電流源トランジスタＭ１０と、第１モード用定電流源イネーブルスイッチＭ９と、第２モード用定電流源トランジスタＭ７と、第２モード用定電流源イネーブルスイッチＭ８とを備えている。
【００７４】
第１モード用定電流源トランジスタＭ１０は、第１の出力モードにおいて、定電圧ＶＮＢに応じた定電流を出力する定電流源となる。
第１モード用定電流源イネーブルスイッチＭ９は、第１の出力モードにおいて、垂直走査回路２０から入力された第１モードイネーブル信号ＥＮ−ＳＦに応じて、第１モード用定電流源トランジスタＭ１０が出力する定電圧ＶＮＢに応じた定電流の出力を制御する。
【００７５】
第２モード用定電流源トランジスタＭ７は、第２の出力モードにおいて、定電圧ＶＰＢに応じた定電流を出力する定電流源となる。
第２モード用定電流源イネーブルスイッチＭ８は、第２の出力モードにおいて、垂直走査回路２０から入力された第２モードイネーブル信号ＥＮ−ＣＳの反転信号である第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂに応じて、第２モード用定電流源トランジスタＭ７が出力する定電圧ＶＰＢに応じた定電流の出力を制御する。
【００７６】
接地電位制御部５２は、垂直走査回路２０から入力された制御信号に応じて、画素部５１に備えた増幅トランジスタＭ３の端子の内、仮想接地ノードＶＶＤＤが接続された端子の接地電位を切り換える。接地電位制御部５２は、第１の電源ＶＤＤと、第２の電源ＶＤＣと、第１モード接地電位供給用トランジスタＭ１１と、第２モード接地電位供給用トランジスタＭ１２とを備えている。
【００７７】
第１モード接地電位供給用トランジスタＭ１１は、第１の出力モードにおいて、垂直走査回路２０から入力された第１モードイネーブル信号ＥＮ−ＳＦの反転信号である第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂに応じて、仮想接地ノードＶＶＤＤの電位を第１の電源ＶＤＤの電位にする。
【００７８】
第２モード接地電位供給用トランジスタＭ１２は、第２の出力モードにおいて、垂直走査回路２０から入力された第２モードイネーブル信号ＥＮ−ＣＳに応じて、仮想接地ノードＶＶＤＤの電位を第２の電源ＶＤＣの電位にする。
【００７９】
基板間接続部５４は、第１の基板と第２の基板とを電気的に接続するための接続部である。基板間接続部５４としては、例えば、蒸着法、めっき法で作製されるバンプなどが用いられる。なお、第１の基板と第２の基板との間に存在する空間には、接着剤などの絶縁部材を充填させてもよい。第１の基板と第２の基板とは、基板間接続部５４を介して信号の送受信を行う。
【００８０】
図２に示した単位画素５０では、第１の基板の画素部５１内で第２モードカスコードトランジスタＭ４、第２モードフィードバック容量ＣＦＢ、および第２モードリセットトランジスタＭ５が接続されたノードと、第２の基板の読出し部５３内で第１モード用定電流源イネーブルスイッチＭ９および第２モード用定電流源イネーブルスイッチＭ８が接続されたノードとが、基板間接続部５４を介して接続されている。
【００８１】
固体撮像装置１に備えた画素アレイ部４０内には、このような構成の単位画素５０が２次元の行列状に複数配置されている。なお、単位画素５０において、接地電位制御部５２は、それぞれの単位画素５０内に１つずつ備えられる構成要素ではなく、画素アレイ部４０の１行毎に１つ備えられる。すなわち、接地電位制御部５２は、画素アレイ部４０内で同じ行に配置された複数の単位画素５０で共有される。
【００８２】
図３は、本実施形態の固体撮像装置１において、第１の基板に配置された単位画素５０の構成要素の接続を示した回路図である。図３には、固体撮像装置１の画素アレイ部４０において、ある行およびその前後の行に配置された画素部５１と、それぞれの画素部５１に対応する接地電位制御部５２とを示している。なお、図２においては、各符号の後に表す“（）：括弧”内に、画素アレイ部４０内に配置された単位画素５０のそれぞれに対応した行番号ｎと列番号ｍとを表している。例えば、ｍ列ｎ行の単位画素５０は、単位画素５０（ｍ，ｎ）と表す。また、単位画素５０（ｍ，ｎ）と同じ行ｎにおける次の列の単位画素５０は、単位画素５０（ｍ＋１，ｎ）と表し、単位画素５０（ｍ，ｎ）と同じ列ｍにおける前の行の単位画素５０は、単位画素５０（ｍ，ｎ−１）と表す。
【００８３】
上述したように、接地電位制御部５２は、画素アレイ部４０内で同じ行に配置された複数の単位画素５０で共有される。また、第１の電源ＶＤＤと第２の電源ＶＤＣとは、全ての接地電位制御部５２で共有されている。これにより、画素アレイ部４０のそれぞれの行に対応した第１モード接地電位供給用トランジスタＭ１１は、単位画素５０が第１の出力モードのときに、画素アレイ部４０において同じ行に配置された画素部５１の仮想接地ノードＶＶＤＤの電位を第１の電源ＶＤＤの電位にする。また、画素アレイ部４０のそれぞれの行に対応した第２モード接地電位供給用トランジスタＭ１２は、単位画素５０が第２の出力モードのときに、画素アレイ部４０において同じ行に配置された画素部５１の仮想接地ノードＶＶＤＤの電位を第２の電源ＶＤＣの電位にする。
【００８４】
より具体的には、単位画素５０が第１の出力モードのとき、第１モード接地電位供給用トランジスタＭ１１（ｎ−１）〜第１モード接地電位供給用トランジスタＭ１１（ｎ＋１）をＯＮ状態にし、第２モード接地電位供給用トランジスタＭ１２（ｎ−１）〜第２モード接地電位供給用トランジスタＭ１２（ｎ＋１）をＯＦＦ状態にする。これにより、仮想接地ノードＶＶＤＤ（ｎ−１）〜仮想接地ノードＶＶＤＤ（ｎ＋１）のそれぞれには、対応する第１モード接地電位供給用トランジスタＭ１１（ｎ−１）〜第１モード接地電位供給用トランジスタＭ１１（ｎ＋１）を経由して第１の電源ＶＤＤの電流と電圧とが供給され、それぞれの画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子の電位は、第１の電源ＶＤＤの電位になる。
【００８５】
また、単位画素５０が第２の出力モードのとき、第２モード接地電位供給用トランジスタＭ１２（ｎ−１）〜第２モード接地電位供給用トランジスタＭ１２（ｎ＋１）をＯＮ状態にし、第１モード接地電位供給用トランジスタＭ１１（ｎ−１）〜第１モード接地電位供給用トランジスタＭ１１（ｎ＋１）をＯＦＦ状態にする。これにより、仮想接地ノードＶＶＤＤ（ｎ−１）〜仮想接地ノードＶＶＤＤ（ｎ＋１）のそれぞれには、対応する第２モード接地電位供給用トランジスタＭ１２（ｎ−１）〜第２モード接地電位供給用トランジスタＭ１２（ｎ＋１）を経由して第２の電源ＶＤＣの電流と電圧とが供給され、それぞれの画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子の電位は、第２の電源ＶＤＣの電位になる。
【００８６】
このような構成によって、それぞれの行の第１モード接地電位供給用トランジスタＭ１１および第２モード接地電位供給用トランジスタＭ１２は、同じ行の画素部５１の仮想接地ノードＶＶＤＤに流れる電流のみを扱うことになる。これにより、単位画素５０における第１の出力モードまたは第２の出力モードで、画素アレイ部４０内に配置された全ての画素部５１または複数行の画素部５１を同時に読出す場合でも、仮想接地ノードＶＶＤＤに流れる電流の密度を行方向に分散させることができる。その結果、第１モード接地電位供給用トランジスタＭ１１および第２モード接地電位供給用トランジスタＭ１２における電圧降下を抑制し、それぞれの画素部５１が、フォトダイオードＰＤが発生した信号電荷に応じた信号を対応する読出し部５３に基板間接続部５４を介して出力する際の電源電圧の範囲を広げることができる。また、第１モード接地電位供給用トランジスタＭ１１および第２モード接地電位供給用トランジスタＭ１２は、対応する仮想接地ノードＶＶＤＤに接続されている画素部５１に備えた増幅トランジスタＭ３のみを駆動することになるため、トランジスタのサイズも小さくすることができる。
【００８７】
仮に、第１モード接地電位供給用トランジスタＭ１１および第２モード接地電位供給用トランジスタＭ１２を、画素アレイ部４０に配置された全ての画素部５１で共有する、すなわち、画素アレイ部４０内に接地電位制御部５２を１つ備える構成とした場合を考える。このとき、単位画素５０における第１の出力モードまたは第２の出力モードで、画素アレイ部４０内に配置された全ての画素部５１または複数行の画素部５１を同時に読出すと、仮想接地ノードＶＶＤＤに流れる電流の密度、すなわち、第１モード接地電位供給用トランジスタＭ１１または第２モード接地電位供給用トランジスタＭ１２に流れる電流の密度が非常に高くなってしまう。このため、第１モード接地電位供給用トランジスタＭ１１または第２モード接地電位供給用トランジスタＭ１２のソース端子とドレイン端子との間で発生する電圧降下が大きくなってしまう。その結果、それぞれの画素部５１が使用することができる実際の電源電圧の範囲が狭くなり、単位画素５０が出力する画素信号の範囲も狭くなることから、最終的に取得する画像の画質を低下させる要因になってしまうことになる。
【００８８】
なお、第１モード接地電位供給用トランジスタＭ１１または第２モード接地電位供給用トランジスタＭ１２をＯＮ状態にする際には、ＯＮ状態にするトランジスタのゲート端子に入力する第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂまたは第２モードイネーブル信号ＥＮ−ＣＳの電圧が、ＯＮ状態にするトランジスタの電源電圧よりも高い電圧であることが望ましい。すなわち、ＯＮ状態にするトランジスタのゲート端子の電圧をブーストすることが望ましい。これは、第１モード接地電位供給用トランジスタＭ１１および第２モード接地電位供給用トランジスタＭ１２は、仮想接地ノードＶＶＤＤに第１の電源ＶＤＤの電流と電圧または第２の電源ＶＤＣの電流と電圧を供給する配線の役割であるためである。ＯＮ状態にするトランジスタのゲート端子に入力する信号の電圧をトランジスタの電源電圧よりも高い電圧にすることによって、ＯＮ状態にするトランジスタのＯＮ抵抗を小さくすることができ、ＯＮ状態にするトランジスタをより理想的な配線の状態に近づけることができる。これにより、仮想接地ノードＶＶＤＤに供給する第１の電源ＶＤＤまたは第２の電源ＶＤＣの電流と電圧との損失を少なくし、それぞれの画素部５１におけるフォトダイオードＰＤが発生した信号電荷に応じた信号を出力する際の電源電圧の範囲をより広げることができる。
【００８９】
次に、本実施形態の固体撮像装置１内の単位画素５０の駆動タイミングについて説明する。上述したように、単位画素５０は、第１の出力モード（ソースフォロア読出し：ドレイン接地読出し）と第２の出力モード（コモンソース読出し：ソース接地読出し）との２種類の出力モードで、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）ことができる。
【００９０】
単位画素５０の出力モードは、接地電位制御部５２によって仮想接地ノードＶＶＤＤに供給する電流と電圧、すなわち、画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子の接地電位を切り換え、かつ、読出し部５３によって画素信号を出力する際の定電流源、すなわち、画素部５１に備えた増幅トランジスタＭ３に流す電流の向きを切り換えることによって、第１の出力モードまたは第２の出力モードのいずれか一方に切り換える。
【００９１】
まず、広ダイナミックレンジの画素信号を出力する第１の出力モードにおける単位画素５０の駆動タイミングについて説明する。図４は、本実施形態の固体撮像装置１において、単位画素５０を第１の出力モードで駆動する際に動作する構成要素および駆動タイミングを示したタイミングチャートである。図４（ａ）には、第１の出力モードによる画素信号の出力（読出し）おいて動作する単位画素５０の構成要素のみを示している。なお、図４（ａ）に示されていない単位画素５０の構成要素は、第１の出力モードによる画素信号の出力（読出し）において動作しない、すなわち、常にＯＦＦ状態である構成要素である。
【００９２】
第１の出力モードでは、画素部５１内の転送トランジスタＭ１、第１モードリセットトランジスタＭ２、および第２モードカスコードトランジスタＭ４と、接地電位制御部５２内の第１モード接地電位供給用トランジスタＭ１１と、読出し部５３内の第１モード用定電流源トランジスタＭ１０および第１モード用定電流源イネーブルスイッチＭ９とを制御して、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）。
【００９３】
より具体的には、垂直走査回路２０が、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳを“Ｈｉｇｈ”レベルにすることにより、第２モードカスコードトランジスタＭ４をＯＮ状態にする。これにより、増幅トランジスタＭ３において第２モードカスコードトランジスタＭ４が接続された端子が、基板間接続部５４を介して画素出力信号端子ＯＵＴに接続される。
【００９４】
また、垂直走査回路２０は、第１モードイネーブル信号ＥＮ−ＳＦを“Ｈｉｇｈ”レベルにすることにより、第１モード用定電流源イネーブルスイッチＭ９をＯＮ状態にする。これにより、増幅トランジスタＭ３において第２モードカスコードトランジスタＭ４が接続された端子と画素出力信号端子ＯＵＴとが接続されたノードに、定電圧ＶＮＢに応じた定電流を出力する定電流源である第１モード用定電流源トランジスタＭ１０が接続される。なお、第１モード用定電流源トランジスタＭ１０のゲート端子に供給する定電圧ＶＮＢの電圧値は、一般的な画素においてソースフォロア読出し（ドレイン接地読出し）を行う際に供給する定電流源に用いる電圧であるため、詳細な説明は省略する。
【００９５】
また、第１モードイネーブル信号ＥＮ−ＳＦの“Ｈｉｇｈ”レベルにより、第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂは“Ｌｏｗ”レベルになり、第１モード接地電位供給用トランジスタＭ１１がＯＮ状態になる。これにより、仮想接地ノードＶＶＤＤの電位は、第１の電源ＶＤＤの電位になる。そして、画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子がドレイン端子になる。また、増幅トランジスタＭ３において第２モードカスコードトランジスタＭ４が接続された端子がソース端子になる。
【００９６】
第１の出力モードでは、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）前に、垂直走査回路２０が、上述したように、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳおよび第１モードイネーブル信号ＥＮ−ＳＦ（第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂを含む）をそれぞれのレベルに制御する。これにより、第１モード用定電流源トランジスタＭ１０によって、増幅トランジスタＭ３のソース端子から電流を取り出すことができる状態になる。そして、増幅トランジスタＭ３が第１の出力モードで動作し、画素出力信号端子ＯＵＴから、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する。
【００９７】
ここで、図４（ｂ）を参照して、第１の出力モードによる画素信号の出力（読出し）の駆動タイミングについて説明する。まず、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳおよび第１モードイネーブル信号ＥＮ−ＳＦ（第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂを含む）をそれぞれのレベルに制御して、第１の出力モードにおける準備を行う。
【００９８】
続いて、時刻ｔ１において、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｈｉｇｈ”レベルにすることにより、第１モードリセットトランジスタＭ２をＯＮ状態にする。これにより、浮遊拡散層ＦＤがリセットされ、浮遊拡散層ＦＤの電位が第１の電源ＶＤＤの電位（仮想接地ノードＶＶＤＤの電位）から第１モードリセットトランジスタＭ２の閾値電圧だけ減少した電位になる。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に対応した第１の電源ＶＤＤの近傍の電位にリセットされる。
【００９９】
続いて、時刻ｔ２において、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｌｏｗ”レベルにすることにより、第１モードリセットトランジスタＭ２をＯＦＦ状態にし、浮遊拡散層ＦＤの第１の電源ＶＤＤの電位へのリセット動作を終了する。そして、画素出力信号端子ＯＵＴの電位をリセット電位に安定させる期間（図４（ｂ）における時刻ｔ３までの期間）を開始する。このリセット電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、画素部５１のリセットノイズ分だけ電位が下がり、リセット電位ＶＯＵＴ（Ｒ−ＳＦ）の電位に安定する。なお、リセット電位ＶＯＵＴ（Ｒ−ＳＦ）は、第１の電源ＶＤＤの電位よりも、画素部５１で発生するノイズの量の程度降下した電位である。
【０１００】
続いて、時刻ｔ３において、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにすることにより、転送トランジスタＭ１をＯＮ状態にし、フォトダイオードＰＤが発生した信号電荷を、浮遊拡散層ＦＤに転送する。これにより、浮遊拡散層ＦＤの電位は、露光によってフォトダイオードＰＤが発生した信号電荷に対応した電位になる。このとき、画素出力信号端子ＯＵＴの電位も、浮遊拡散層ＦＤに転送された信号電荷に対応した電荷分だけ電位が降下する。
【０１０１】
続いて、時刻ｔ４において、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにすることにより、転送トランジスタＭ１をＯＦＦ状態にし、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。そして、画素出力信号端子ＯＵＴの電位を信号電位に安定させる期間（図４（ｂ）における時刻ｔ５までの期間）を開始する。この信号電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、転送トランジスタＭ１がＯＦＦしたときの影響によって電位が下がり、信号電位ＶＯＵＴ（Ｓ−ＳＦ）の電位に安定する。なお、信号電位ＶＯＵＴ（Ｓ−ＳＦ）は、それぞれの信号の伝達経路による寄生容量などに依存する電位である。
【０１０２】
続いて、時刻ｔ５において、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳおよび第１モードイネーブル信号ＥＮ−ＳＦを“Ｌｏｗ”レベルにすることにより、第２モードカスコードトランジスタＭ４および第１モード用定電流源イネーブルスイッチＭ９をＯＦＦ状態にする。また、第１モードイネーブル信号ＥＮ−ＳＦの“Ｌｏｗ”レベルにより、第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂは“Ｈｉｇｈ”レベルになり、第１モード接地電位供給用トランジスタＭ１１がＯＦＦ状態になる。これにより、画素出力信号端子ＯＵＴに接続された増幅トランジスタＭ３のソース端子および第１モード用定電流源トランジスタＭ１０の定電流源が切り離され、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に依存しない電位になる。
【０１０３】
このようにして、第１の出力モードでは、画素部５１がリセットされたときのリセット電位ＶＯＵＴ（Ｒ−ＳＦ）のリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた信号電位ＶＯＵＴ（Ｓ−ＳＦ）の画素信号を、画素出力信号端子ＯＵＴに出力する（読出す）。
【０１０４】
ここで、第１の出力モードにおける単位画素５０の動作について説明する。図５は、本実施形態の固体撮像装置１において、単位画素５０を第１の出力モードで駆動したときの動作を説明する図である。なお、図５（ａ）は、第１の出力モードによる画素信号の出力（読出し）おいて動作する画素部５１の断面を模式的に示した断面図である。また、図５（ｂ−１）〜図５（ｂ−４）は、図４（ｂ）に示した駆動タイミングにおける各時刻の画素部５１の動作を模式的に示したポテンシャル（電位）図である。以下の説明においては、図４（ｂ）に示した駆動タイミングも参照して説明を行う。
【０１０５】
図５（ａ）に示した第１の出力モードにおける画素部５１の断面図には、第１の基板を構成するシリコン基板５１１とエピ層５１２とを表している。また、図５（ａ）には、エピ層５１２内に形成された仮想接地ノードＶＶＤＤが接続される第１モードリセットトランジスタＭ２のドレイン端子の拡散層５１３、浮遊拡散層ＦＤとなる配線層５１４、フォトダイオードＰＤの拡散層５１５、および埋め込みフォトダイオード用の拡散層５１６と、エピ層５１２上に形成された画素転送信号ＴＸが入力される転送トランジスタＭ１のゲート端子の配線層５１７、および第１モード画素リセット信号ＲＳＴ−ＳＦが入力される第１モードリセットトランジスタＭ２のゲート端子の配線層５１８とを表している。
【０１０６】
また、図５（ｂ−１）〜図５（ｂ−４）に示した第１の出力モードにおける画素部５１のポテンシャル図には、図５（ａ）に示したフォトダイオードＰＤ、転送トランジスタＭ１のゲート端子、浮遊拡散層ＦＤ、第１モードリセットトランジスタＭ２のゲート端子、および仮想接地ノードＶＶＤＤにおける各層のポテンシャル（電位）の変化を示している。
【０１０７】
なお、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図において、“●：黒塗りの丸”は、入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷を表し、その数が多いほど、入射した光が強い（明るい）ことを表している。また、フォトダイオードＰＤのポテンシャルは、フォトダイオードＰＤを空乏化させる電位に相当する。
【０１０８】
なお、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図においては、それぞれの層のポテンシャル（電位）が高くなるほど、ポテンシャルの位置が下方に移動する。また、以下の説明においては、説明を容易にするため、それぞれのトランジスタがＯＮ状態またはＯＦＦ状態になるときの閾値を考慮せずに説明するものとする。
【０１０９】
時刻ｔ１のとき、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｈｉｇｈ”レベルにして第１モードリセットトランジスタＭ２をＯＮ状態にする。これにより、第１モードリセットトランジスタＭ２のゲート端子の配線層５１８のポテンシャルが上がる（図５（ｂ−１）においては下方に移動する）。このため、第１モードリセットトランジスタＭ２のドレイン端子の拡散層５１３のポテンシャルと、浮遊拡散層ＦＤとなる配線層５１４とのポテンシャルが同じになり、浮遊拡散層ＦＤの電位が仮想接地ノードＶＶＤＤの電位、すなわち、第１の電源ＶＤＤの電位にリセットされる。
【０１１０】
また、時刻ｔ２のとき、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｌｏｗ”レベルにして第１モードリセットトランジスタＭ２をＯＦＦ状態にする。これにより、第１モードリセットトランジスタＭ２のゲート端子の配線層５１８のポテンシャルが下がり（図５（ｂ−２）においては上方に移動し）、浮遊拡散層ＦＤとなる配線層５１４のリセット動作を終了する。この状態で、リセット電位ＶＯＵＴ（Ｒ−ＳＦ）のリセット信号の読出しを行う。
【０１１１】
また、時刻ｔ３のとき、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにして転送トランジスタＭ１をＯＮ状態にする。これにより、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが上がる（図５（ｂ−３）においては下方に移動する）。これにより、浮遊拡散層ＦＤとなる配線層５１４の方向に、フォトダイオードＰＤが発生した信号電荷が移動する。このようにして、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送が行われる。
【０１１２】
また、時刻ｔ４のとき、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにして転送トランジスタＭ１をＯＦＦ状態にする。これにより、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが下がり（図５（ｂ−４）においては上方に移動し）、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。この状態で、信号電位ＶＯＵＴ（Ｓ−ＳＦ）の画素信号の読出しを行う。
【０１１３】
このようにして、第１の出力モードでは、画素部５１がリセットされたときのリセット電位ＶＯＵＴ（Ｒ−ＳＦ）のリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた信号電位ＶＯＵＴ（Ｓ−ＳＦ）の画素信号の読出しを行う。
【０１１４】
次に、高Ｓ／Ｎの画素信号を出力する第２の出力モードにおける単位画素５０の駆動タイミングについて説明する。図６は、本実施形態の固体撮像装置１において、単位画素５０を第２の出力モードで駆動する際に動作する構成要素および駆動タイミングを示したタイミングチャートである。図６（ａ）には、第２の出力モードによる画素信号の出力（読出し）おいて動作する単位画素５０の構成要素のみを示している。なお、図６（ａ）に示されていない単位画素５０の構成要素は、第２の出力モードによる画素信号の出力（読出し）において動作しない、すなわち、常にＯＦＦ状態である構成要素である。
【０１１５】
第２の出力モードでは、画素部５１内の転送トランジスタＭ１、第２モードリセットトランジスタＭ５、第２モードフィードバック容量制御トランジスタＭ６、および第２モードカスコードトランジスタＭ４と、接地電位制御部５２内の第２モード接地電位供給用トランジスタＭ１２と、読出し部５３内の第２モード用定電流源トランジスタＭ７および第２モード用定電流源イネーブルスイッチＭ８とを制御して、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）。
【０１１６】
より具体的には、垂直走査回路２０が、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳに定電圧のカスコード電圧（以下、「カスコード電圧ＶＮＢ」という）を入力する。これにより、第２モードカスコードトランジスタＭ４と、第２モードフィードバック容量ＣＦＢとで増幅アンプ回路（コモンゲート接地増幅回路）が構成される。そして、増幅アンプ回路の出力が、基板間接続部５４を介して画素出力信号端子ＯＵＴに接続される。なお、第２モードカスコードトランジスタＭ４のゲート端子に供給するカスコード電圧ＶＮＢの電圧値は、一般的な画素において（コモンソース読出し：ソース接地読出し）を行う際に供給するカスコード電圧であるため、カスコード電圧を生成する回路や手法の詳細な説明は省略する。
【０１１７】
また、垂直走査回路２０は、第２モードイネーブル信号ＥＮ−ＣＳを“Ｈｉｇｈ”レベルにすることにより、第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂが“Ｌｏｗ”レベルになり、第２モード用定電流源イネーブルスイッチＭ８をＯＮ状態にする。これにより、増幅アンプ回路の出力と画素出力信号端子ＯＵＴとが接続されたノードに、定電圧ＶＰＢに応じた定電流を出力する定電流源である第２モード用定電流源トランジスタＭ７が接続される。なお、第２モード用定電流源トランジスタＭ７のゲート端子に供給する定電圧ＶＰＢの電圧値は、一般的な画素においてコモンソース読出し（ソース接地読出し）を行う際に供給する定電流源に用いる電圧であるため、詳細な説明は省略する。
【０１１８】
また、第２モードイネーブル信号ＥＮ−ＣＳの“Ｈｉｇｈ”レベルにより、第２モード接地電位供給用トランジスタＭ１２がＯＮ状態になる。これにより、仮想接地ノードＶＶＤＤの電位は、第２の電源ＶＤＣの電位になる。そして、画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子がソース端子になる。また、増幅トランジスタＭ３において増幅アンプ回路が接続された端子がドレイン端子になる。なお、第２の電源ＶＤＣの電位は、第１の電源ＶＤＤの電位よりも低く、フォトダイオードＰＤを空乏化せしめる電位である。
【０１１９】
第２の出力モードでは、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）前に、垂直走査回路２０が、上述したように、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳにカスコード電圧ＶＮＢを入力し、第２モードイネーブル信号ＥＮ−ＣＳ（第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂを含む）のレベルに制御する。これにより、第２モード用定電流源トランジスタＭ７によって、増幅トランジスタＭ３のドレイン端子に電流が注入され、増幅アンプ回路の出力から電流を取り出すことができる状態になる。そして、増幅トランジスタＭ３が第２の出力モードで動作し、画素出力信号端子ＯＵＴから、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する。
【０１２０】
ここで、図６（ｂ）を参照して、第２の出力モードによる画素信号の出力（読出し）の駆動タイミングについて説明する。まず、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳにカスコード電圧ＶＮＢを入力し、第２モードイネーブル信号ＥＮ−ＣＳ（第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂを含む）のレベルに制御して、第２の出力モードにおける準備を行う。
【０１２１】
続いて、時刻ｔ１において、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｈｉｇｈ”レベルにすることにより、第２モードリセットトランジスタＭ５をＯＮ状態にする。これにより、浮遊拡散層ＦＤがリセットされ、浮遊拡散層ＦＤの電位が第２の電源ＶＤＣの電位（仮想接地ノードＶＶＤＤの電位）と増幅アンプ回路の閾値電圧の電位とを合算した電位（以下、「合算電位」という）になる。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に対応した合算電位にリセットされる。
【０１２２】
続いて、時刻ｔ２において、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｌｏｗ”レベルにすることにより、第２モードリセットトランジスタＭ５をＯＦＦ状態にし、浮遊拡散層ＦＤの合算電位へのリセット動作を終了する。そして、画素出力信号端子ＯＵＴの電位をリセット電位に安定させる期間（図６（ｂ）における時刻ｔ３までの期間）を開始する。このリセット電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、画素部５１のリセットノイズ分だけ電位が上がり、リセット電位ＶＯＵＴ（Ｒ−ＣＳ）の電位に安定する。なお、リセット電位ＶＯＵＴ（Ｒ−ＣＳ）は、第２の電源ＶＤＣの電位よりも、画素部５１で発生するノイズの量の程度上昇した電位である。
【０１２３】
続いて、時刻ｔ３において、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにすることにより、転送トランジスタＭ１をＯＮ状態にし、フォトダイオードＰＤが発生した信号電荷を、浮遊拡散層ＦＤに転送する。これにより、浮遊拡散層ＦＤの電位は、露光によってフォトダイオードＰＤが発生した信号電荷に対応した電位になる。このとき、画素出力信号端子ＯＵＴの電位も、浮遊拡散層ＦＤに転送された信号電荷に対応した電荷分だけ電位が上昇する。
【０１２４】
続いて、時刻ｔ４において、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにすることにより、転送トランジスタＭ１をＯＦＦ状態にし、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。そして、画素出力信号端子ＯＵＴの電位を信号電位に安定させる期間（図６（ｂ）における時刻ｔ５までの期間）を開始する。この信号電位に安定させる期間中に、浮遊拡散層ＦＤに転送された信号電荷が、第２モードフィードバック容量ＣＦＢに転送され、浮遊拡散層ＦＤは、第２モードリセットトランジスタＭ５をＯＦＦ状態にしたときの電位を保つ。これにより、画素出力信号端子ＯＵＴの電位は、第２モードフィードバック容量ＣＦＢに転送され信号電荷の影響によって電位が上がり、信号電位ＶＯＵＴ（Ｓ−ＣＳ）の電位に安定する。なお、信号電位ＶＯＵＴ（Ｓ−ＣＳ）は、それぞれの信号の伝達経路による寄生容量などに依存する電位である。
【０１２５】
続いて、時刻ｔ５において、垂直走査回路２０は、第２モードイネーブル信号ＥＮ−ＣＳを“Ｌｏｗ”レベルにすることにより、第２モード接地電位供給用トランジスタＭ１２がＯＦＦ状態にする。また、第２モードイネーブル信号ＥＮ−ＣＳの“Ｌｏｗ”レベルにより、第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂは“Ｈｉｇｈ”レベルになり、第２モード用定電流源イネーブルスイッチＭ８がＯＦＦ状態になる。また、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳへのカスコード電圧ＶＮＢの入力を終了し、第２モードカスコードトランジスタＭ４のゲート端子へのカスコード電圧ＶＮＢの供給を終了する。これにより、画素出力信号端子ＯＵＴに接続された増幅アンプ回路の出力および第２モード用定電流源トランジスタＭ７の定電流源が切り離され、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に依存しない電位になる。
【０１２６】
このようにして、第２の出力モードでは、画素部５１がリセットされたときのリセット電位ＶＯＵＴ（Ｒ−ＣＳ）のリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた信号電位ＶＯＵＴ（Ｓ−ＣＳ）の画素信号を、画素出力信号端子ＯＵＴに出力する（読出す）。
【０１２７】
ここで、第２の出力モードにおける単位画素５０の動作について説明する。図７は、本実施形態の固体撮像装置１において、単位画素５０を第２の出力モードで駆動したときの動作を説明する図である。なお、図７（ａ）は、第２の出力モードによる画素信号の出力（読出し）おいて動作する画素部５１の断面を模式的に示した断面図である。また、図７（ｂ−１）〜図７（ｂ−４）は、図６（ｂ）に示した駆動タイミングにおける各時刻の画素部５１の動作を模式的に示したポテンシャル（電位）図である。以下の説明においては、図６（ｂ）に示した駆動タイミングも参照して説明を行う。
【０１２８】
図７（ａ）に示した第２の出力モードにおける画素部５１の断面図には、第１の基板を構成するシリコン基板５１１とエピ層５１２とを表している。また、図７（ａ）には、エピ層５１２内に形成された画素出力信号端子ＯＵＴが接続された増幅アンプ回路の出力端子（以下、「アンプ出力端子ＡＯＵＴ」という）である第２モードカスコードトランジスタＭ４のドレイン端子の拡散層５１９、浮遊拡散層ＦＤとなる配線層５１４、フォトダイオードＰＤの拡散層５１５、および埋め込みフォトダイオード用の拡散層５１６と、エピ層５１２上に形成された画素転送信号ＴＸが入力される転送トランジスタＭ１のゲート端子の配線層５１７、および第２モード画素リセット信号ＲＳＴ−ＣＳが入力される第２モードリセットトランジスタＭ５のゲート端子の配線層５２０とを表している。
【０１２９】
また、図７（ｂ−１）〜図７（ｂ−４）に示した第２の出力モードにおける画素部５１のポテンシャル図には、図７（ａ）に示したフォトダイオードＰＤ、転送トランジスタＭ１のゲート端子、浮遊拡散層ＦＤ、第２モードリセットトランジスタＭ５のゲート端子、および画素出力信号端子ＯＵＴ（アンプ出力端子ＡＯＵＴ）である第２モードカスコードトランジスタＭ４のドレイン端子における各層のポテンシャル（電位）の変化を示している。
【０１３０】
なお、図７（ｂ−１）〜図７（ｂ−４）に示したポテンシャル図において、“●：黒塗りの丸”は、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図と同様に、入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷を表している。なお、第２の出力モードは、入射した光が弱い、すなわち、暗い場所での撮影において高感度の画像を取得するために高Ｓ／Ｎの画素信号を出力する出力モード（読出しモード）であるため、信号電荷の数は、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図よりも少ないことが想定される。この場合においても、フォトダイオードＰＤのポテンシャル（フォトダイオードＰＤを空乏化させる電位）は、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図と同様である。
【０１３１】
なお、図７（ｂ−１）〜図７（ｂ−４）に示したポテンシャル図においては、図５（ｂ−１）〜図５（ｂ−４）に示したポテンシャル図と同様に、それぞれの層のポテンシャル（電位）が高くなるほど、ポテンシャルの位置が下方に移動する。また、以下の説明においては、説明を容易にするため、それぞれのトランジスタがＯＮ状態またはＯＦＦ状態になるときの閾値を考慮せずに説明するものとする。
【０１３２】
時刻ｔ１のとき、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｈｉｇｈ”レベルにして第２モードリセットトランジスタＭ５をＯＮ状態にする。これにより、第２モードリセットトランジスタＭ５のゲート端子の配線層５２０のポテンシャルが上がる（図７（ｂ−１）においては下方に移動する）。このため、画素出力信号端子ＯＵＴである第２モードカスコードトランジスタＭ４のドレイン端子の拡散層５１９のポテンシャルと、浮遊拡散層ＦＤとなる配線層５１４とのポテンシャルが同じになり、合算電位、すなわち、第２の電源ＶＤＣの電位（仮想接地ノードＶＶＤＤの電位）と増幅アンプ回路の閾値電圧の電位とを合算した電位にリセットされる。
【０１３３】
また、時刻ｔ２のとき、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｌｏｗ”レベルにして第２モードリセットトランジスタＭ５をＯＦＦ状態にする。これにより、第２モードリセットトランジスタＭ５のゲート端子の配線層５２０のポテンシャルが下がり（図７（ｂ−２）においては上方に移動し）、浮遊拡散層ＦＤとなる配線層５１４のリセット動作を終了する。この状態で、リセット電位ＶＯＵＴ（Ｒ−ＣＳ）のリセット信号の読出しを行う。
【０１３４】
また、時刻ｔ３のとき、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにして転送トランジスタＭ１をＯＮ状態にする。これにより、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが上がる（図７（ｂ−３）においては下方に移動する）。これにより、浮遊拡散層ＦＤとなる配線層５１４の方向に、フォトダイオードＰＤが発生した信号電荷が移動し、この信号電荷の移動に伴って、画素出力信号端子ＯＵＴである第２モードカスコードトランジスタＭ４のドレイン端子の拡散層５１９のポテンシャルが上がる（図７（ｂ−３）においては下方に移動する）。
【０１３５】
また、時刻ｔ４のとき、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにして転送トランジスタＭ１をＯＦＦ状態にする。これにより、浮遊拡散層ＦＤに転送された信号電荷が、第２モードフィードバック容量ＣＦＢに転送され、浮遊拡散層ＦＤとなる配線層５１４とのポテンシャルは、第２モードリセットトランジスタＭ５をＯＦＦ状態にしたときのポテンシャルを保つ。これにより、画素出力信号端子ＯＵＴである第２モードカスコードトランジスタＭ４のドレイン端子の拡散層５１９のポテンシャルがさらに上がる（図７（ｂ−４）においては下方に移動する）。この状態で、信号電位ＶＯＵＴ（Ｓ−ＣＳ）の画素信号の読出しを行う。
【０１３６】
このようにして、第２の出力モードでは、画素部５１がリセットされたときのリセット電位ＶＯＵＴ（Ｒ−ＣＳ）のリセット信号、および入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷に応じた信号電位ＶＯＵＴ（Ｓ−ＣＳ）の画素信号の読出しを行う。
【０１３７】
このように、固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、接地電位制御部５２によって画素部５１に備えた増幅トランジスタＭ３において仮想接地ノードＶＶＤＤが接続された端子の接地電位を切り換え、かつ、読出し部５３によって画素部５１に備えた増幅トランジスタＭ３に流す電流の向きを切り換える。これにより、固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、広ダイナミックレンジを実現する第１の出力モード、または高Ｓ／Ｎを実現する第２の出力モードのいずれか一方の出力モードで、画素信号を出力することができる。このことにより、固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立した固体撮像装置１を実現することができる。
【０１３８】
また、固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、それぞれの出力モードで出力する広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを、１つの画素出力信号端子ＯＵＴから出力する。すなわち、単位画素５０では、図１２（ａ）に示したような従来の低雑音フレキシブル画素８と同様の機能を持ちながら、画素出力信号端子ＯＵＴの数を削減している。このため、単位画素５０では、図１２（ａ）に示したような従来の低雑音フレキシブル画素８と同様の機能を持ちながら、画素出力信号端子ＯＵＴの数を削減することができる。このことにより、固体撮像装置１内の画素アレイ部４０に備えた単位画素５０では、単位画素５０内の各構成要素を第１の基板と第２の基板とに分けて配置し、第１の基板と第２の基板とをチップ積層技術を用いて接合する場合でも、第１の基板と第２の基板とを接続する基板間接続部５４の数が少なくなり、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立した固体撮像装置１を容易に作製することができる。
【０１３９】
なお、上述した単位画素５０の駆動タイミングでは、第１の出力モード（ソースフォロア読出し：ドレイン接地読出し）、および第２の出力モード（コモンソース読出し：ソース接地読出し）のそれぞれの出力モードによる単位画素５０の駆動について説明した。つまり、明るい場所や被写体の撮影において画素の飽和を抑制した広ダイナミックレンジの画像を取得する第１の出力モード、または暗い場所や被写体の撮影において高Ｓ／Ｎの画像を取得する第２の出力モードとのいずれか一方の出力モードで、フォトダイオードＰＤが発生した信号電荷に応じた画素信号を出力する（読出す）場合について説明した。
【０１４０】
しかし、固体撮像装置１を搭載した撮像装置が撮影する画像には、明るい領域と暗い領域とが１つの画角内に混在している、すなわち、広ダイナミックレンジの画素信号の出力が望まれる領域と、高Ｓ／Ｎの画素信号の出力が望まれる領域とが、１つの画像内に混在している。単位画素５０では、１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力することができる。この場合、第１の出力モードにおける駆動と、第２の出力モードにおける駆動とを連続して行い、第１の出力モードで出力した画素信号と、第２の出力モードで出力した画素信号とを足し合わせる。これにより、固体撮像装置１を搭載した撮像装置では、明るい領域と暗い領域とが混在している場合でも、より高画質な画像を取得することができる。
【０１４１】
なお、第１の出力モードで出力した画素信号と、第２の出力モードで出力した画素信号とを足し合わせる方法は、例えば、読出し部５３やカラム信号処理回路６０内に足し合わせ回路を備え、この足し合わせ回路によってアナログ信号の状態でそれぞれの画素信号を足し合わせる方法が考えられる。また、例えば、カラム信号処理回路６０や固体撮像装置１の外部で、それぞれの画素信号をデジタル信号に変換した後に、足し合わせ回路や画像処理回路によってデジタル信号の状態で足し合わせる方法も考えられる。しかし、第１の出力モードで出力した画素信号と第２の出力モードで出力した画素信号とを足し合わせる方法や構成については、何ら限定しない。
【０１４２】
ここで、１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力する場合の単位画素５０の駆動タイミングについて説明する。図８は、本実施形態の固体撮像装置１において、単位画素５０を第１の出力モードと第２の出力モードとで駆動する駆動タイミングと単位画素５０の動作を説明する図である。図８（ａ）には、１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力する際の駆動タイミングを示し、図８（ｂ−１）〜図８（ｂ−８）には、図８（ａ）に示した駆動タイミングにおける各時刻の画素部５１の動作を模式的に示したポテンシャル（電位）図を示している。図８（ａ）に示した単位画素５０の駆動タイミングの説明においては、図８（ｂ−１）〜図８（ｂ−８）に示したポテンシャル図も参照して説明を行う。なお、図８（ｂ−１）〜図８（ｂ−８）に示したポテンシャル図は、図５（ａ）または図７（ａ）に示した画素部５１の断面図の各層のポテンシャルを示している。また、図８（ｂ−１）〜図８（ｂ−８）に示したポテンシャル図においても、図５（ｂ−１）〜図５（ｂ−４）、および図７（ｂ−１）〜図７（ｂ−４）に示したポテンシャル図と同様に、入射した光を光電変換してフォトダイオードＰＤが発生した信号電荷を“●：黒塗りの丸”で表し、それぞれの層のポテンシャル（電位）が高くなるほど、ポテンシャルの位置が下方に移動するものとする。
【０１４３】
１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力する場合には、最初に単位画素５０を第１の出力モードで駆動し、続いて単位画素５０を第２の出力モードで駆動する。つまり、最初に広ダイナミックレンジの画素信号を出力し、続いて高Ｓ／Ｎの画素信号を出力する。
【０１４４】
まず、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳおよび第１モードイネーブル信号ＥＮ−ＳＦ（第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂを含む）をそれぞれのレベルに制御して、第１の出力モードによって画素信号を出力する（読出す）状態にする。
【０１４５】
続いて、時刻ｔ１において、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｈｉｇｈ”レベルにして第１モードリセットトランジスタＭ２をＯＮ状態にする。これにより、図８（ｂ−１）に示したように、第１モードリセットトランジスタＭ２のゲート端子の配線層５１８のポテンシャルが上がり（図８（ｂ−１）においては下方に移動し）、浮遊拡散層ＦＤの電位が仮想接地ノードＶＶＤＤの電位、すなわち、第１の電源ＶＤＤの電位から第１モードリセットトランジスタＭ２の閾値電圧だけ減少した電位にリセットされる。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に対応した第１の電源ＶＤＤの近傍の電位になる。
【０１４６】
続いて、時刻ｔ２において、垂直走査回路２０は、第１モード画素リセット信号ＲＳＴ−ＳＦを“Ｌｏｗ”レベルにして第１モードリセットトランジスタＭ２をＯＦＦ状態にする。これにより、図８（ｂ−２）に示したように、第１モードリセットトランジスタＭ２のゲート端子の配線層５１８のポテンシャルが下がり（図８（ｂ−２）においては上方に移動し）、浮遊拡散層ＦＤの第１の電源ＶＤＤの電位へのリセット動作を終了する。そして、画素出力信号端子ＯＵＴの電位をリセット電位に安定させる期間（図８（ａ）における時刻ｔ３までの期間）を開始する。このリセット電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、画素部５１のリセットノイズ分だけ電位が下がり、リセット電位ＶＯＵＴ（Ｒ−ＳＦ）の電位に安定する。この状態で、リセット電位ＶＯＵＴ（Ｒ−ＳＦ）のリセット信号の読出しを行う。
【０１４７】
続いて、時刻ｔ３において、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにして転送トランジスタＭ１をＯＮ状態にする。このとき、垂直走査回路２０は、画素転送信号ＴＸの“Ｈｉｇｈ”レベルを、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが上がりきらない、予め定めた一定の電圧（以下、「第１のゲート端子電圧」という）にする。これにより、図８（ｂ−３）に示したように、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが、第１のゲート端子電圧に対応したポテンシャルまで上がり（図８（ｂ−３）においては下方に移動し）、浮遊拡散層ＦＤとなる配線層５１４の方向に、フォトダイオードＰＤが発生した信号電荷が、第１のゲート端子電圧に応じた一定の割合だけ移動する（転送される）。これにより、浮遊拡散層ＦＤの電位は、移動した信号電荷に対応した電位になり、画素出力信号端子ＯＵＴの電位も、浮遊拡散層ＦＤに転送された信号電荷に対応した電荷分だけ電位が降下する。
【０１４８】
なお、フォトダイオードＰＤが発生した信号電荷を浮遊拡散層ＦＤに転送する一定の割合は、１／ＡＣＬに設定するのが望ましい。なお、ＡＣＬは、上式（３）で示した第２の出力モードにおける信号電荷の増幅率である。従って、第１のゲート端子電圧は、１／ＡＣＬの割合で信号電荷を浮遊拡散層ＦＤに転送するための電圧である。
【０１４９】
なお、時刻ｔ３において、浮遊拡散層ＦＤに転送されずに残った信号電荷は、フォトダイオードＰＤ内に保存されたままになっている。
【０１５０】
続いて、時刻ｔ４において、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにして転送トランジスタＭ１をＯＦＦ状態にする。これにより、図８（ｂ−４）に示したように、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが下がり（図８（ｂ−４）においては上方に移動し）、第１のゲート端子電圧に応じた量の信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。そして、画素出力信号端子ＯＵＴの電位を信号電位に安定させる期間（図８（ａ）における時刻ｔ５までの期間）を開始する。この信号電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、転送トランジスタＭ１がＯＦＦしたときの影響によって電位が下がり、信号電位ＶＯＵＴ（Ｓ−ＳＦ）の電位に安定する。この状態で、信号電位ＶＯＵＴ（Ｓ−ＳＦ）の画素信号の読出しを行う。
【０１５１】
続いて、時刻ｔ５において、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳおよび第１モードイネーブル信号ＥＮ−ＳＦ（第１モードイネーブル反転信号ＥＮ−ＳＦ−Ｂを含む）をそれぞれのレベルに制御して、第１の出力モードによる画素信号の出力（読出し）を終了する。
【０１５２】
続いて、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳにカスコード電圧ＶＮＢを入力し、第２モードイネーブル信号ＥＮ−ＣＳ（第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂを含む）のレベルを制御して、第２の出力モードによって画素信号を出力する（読出す）状態にする。
【０１５３】
続いて、時刻ｔ６において、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｈｉｇｈ”レベルにして第２モードリセットトランジスタＭ５をＯＮ状態にする。これにより、図８（ｂ−５）に示したように、第２モードリセットトランジスタＭ５のゲート端子の配線層５２０のポテンシャルが上がり（図８（ｂ−５）においては下方に移動し）、浮遊拡散層ＦＤの電位が合算電位、すなわち、第２の電源ＶＤＣの電位と増幅アンプ回路の閾値電圧の電位とを合算した電位にリセットされる。これにより、画素出力信号端子ＯＵＴの電位は、浮遊拡散層ＦＤの電位に対応した合算電位になる。
【０１５４】
続いて、時刻ｔ７において、垂直走査回路２０は、第２モード画素リセット信号ＲＳＴ−ＣＳを“Ｌｏｗ”レベルにして第２モードリセットトランジスタＭ５をＯＦＦ状態にする。これにより、図８（ｂ−６）に示したように、第２モードリセットトランジスタＭ５のゲート端子の配線層５１８のポテンシャルが下がり（図８（ｂ−６）においては上方に移動し）、浮遊拡散層ＦＤの合算電位へのリセット動作を終了する。そして、画素出力信号端子ＯＵＴの電位をリセット電位に安定させる期間（図８（ａ）における時刻ｔ８までの期間）を開始する。このリセット電位に安定させる期間中に、画素出力信号端子ＯＵＴの電位は、画素部５１のリセットノイズ分だけ電位が上がり、リセット電位ＶＯＵＴ（Ｒ−ＣＳ）の電位に安定する。この状態で、リセット電位ＶＯＵＴ（Ｒ−ＣＳ）のリセット信号の読出しを行う。
【０１５５】
続いて、時刻ｔ８において、垂直走査回路２０は、画素転送信号ＴＸを“Ｈｉｇｈ”レベルにして転送トランジスタＭ１をＯＮ状態にする。このとき、垂直走査回路２０は、画素転送信号ＴＸの“Ｈｉｇｈ”レベルを、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが完全に上がりきる、すなわち、フォトダイオードＰＤが発生した信号電荷の全てを浮遊拡散層ＦＤに転送することができる、予め定めた一定の電圧（以下、「第２のゲート端子電圧」という）にする。これにより、図８（ｂ−７）に示したように、転送トランジスタＭ１のゲート端子の配線層５１７のポテンシャルが、第２のゲート端子電圧に対応した最高のポテンシャルまで上がり（図８（ｂ−７）においては下方に移動し）、浮遊拡散層ＦＤとなる配線層５１４の方向に、フォトダイオードＰＤが発生した全ての信号電荷が移動する（転送される）。これにより、浮遊拡散層ＦＤの電位は、時刻ｔ３において浮遊拡散層ＦＤに転送されずにフォトダイオードＰＤ内に残った信号電荷に応じて上昇した電位になり、画素出力信号端子ＯＵＴの電位も、上昇した浮遊拡散層ＦＤの電位に対応した分だけ上昇する。
【０１５６】
続いて、時刻ｔ９において、垂直走査回路２０は、画素転送信号ＴＸを“Ｌｏｗ”レベルにして転送トランジスタＭ１をＯＦＦ状態にし、フォトダイオードＰＤが発生した信号電荷の浮遊拡散層ＦＤへの転送動作を終了する。そして、画素出力信号端子ＯＵＴの電位を信号電位に安定させる期間（図８（ａ）における時刻ｔ１０までの期間）を開始する。この信号電位に安定させる期間中に、浮遊拡散層ＦＤに転送された信号電荷が、第２モードフィードバック容量ＣＦＢに転送され、浮遊拡散層ＦＤとなる配線層５１４とのポテンシャルは、第２モードリセットトランジスタＭ５をＯＦＦ状態にしたときのポテンシャルを保つ。これにより、画素出力信号端子ＯＵＴである第２モードカスコードトランジスタＭ４のドレイン端子の拡散層５１９のポテンシャルがさらに上がり（図８（ｂ−８）においては下方に移動し）、信号電位ＶＯＵＴ（Ｓ−ＣＳ）の電位に安定する。この状態で、信号電位ＶＯＵＴ（Ｓ−ＣＳ）の画素信号の読出しを行う。
【０１５７】
続いて、時刻ｔ１０において、垂直走査回路２０は、切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳへのカスコード電圧ＶＮＢの入力を終了し、第２モードイネーブル信号ＥＮ−ＣＳ（第２モードイネーブル反転信号ＥＮ−ＣＳ−Ｂを含む）のレベルを制御して、第２の出力モードによる画素信号の出力（読出し）を終了する。
【０１５８】
このようにして、１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力する（読出す）。より具体的には、第１の出力モードによるリセット電位ＶＯＵＴ（Ｒ−ＳＦ）のリセット信号および信号電位ＶＯＵＴ（Ｓ−ＳＦ）の画素信号と、第２の出力モードによるリセット電位ＶＯＵＴ（Ｒ−ＣＳ）のリセット信号および信号電位ＶＯＵＴ（Ｓ−ＣＳ）の画素信号とを、画素出力信号端子ＯＵＴに出力する。
【０１５９】
このように、単位画素５０では、広ダイナミックレンジを実現する第１の出力モードによる画素信号の出力（読出し）に引き続き、高Ｓ／Ｎを実現する第２の出力モードによる画素信号の出力（読出し）を行うことによって、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを、１つの画素出力信号端子ＯＵＴから出力する。これにより、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを足し合わせることができ、明るい領域と暗い領域とが１つの画角内に混在している場合でも、暗い領域では高感度で高Ｓ／Ｎな画素信号を、明るい領域では画素の飽和を抑制した広ダイナミックレンジな画素信号を、それぞれ出力することができ、１つの画像内で広ダイナミックレンジと高Ｓ／Ｎを両立した、より高画質な画像を取得することができる。
【０１６０】
上記に述べたように、本発明を実施するための形態によれば、増幅トランジスタにおいて仮想接地ノードが接続された端子の接地電位を切り換え、かつ、増幅トランジスタに流す電流の向きを切り換える。これにより、本発明を実施するための形態による固体撮像装置のそれぞれの単位画素では、広ダイナミックレンジを実現する第１の出力モード、または高Ｓ／Ｎを実現する第２の出力モードのいずれか一方の出力モードで、画素信号を出力することができる。このことにより、本発明を実施するための形態では、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立した固体撮像装置を実現することができる。
【０１６１】
また、本発明を実施するための形態による固体撮像装置のそれぞれの単位画素では、それぞれの出力モードで出力する広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを、１つの画素出力信号端子から出力する。これにより、本発明を実施するための形態では、単位画素内の各構成要素を第１の基板と第２の基板とに分けて配置し、第１の基板と第２の基板とをチップ積層技術を用いて接合する固体撮像装置を作製する場合でも、第１の基板と第２の基板とを接続する基板間接続部の数を少なくすることができ、高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立した固体撮像装置を容易に作製することができる。このことにより、本発明を実施するための形態では、固体撮像装置のチップ面積（実装面積）を小さくし、固体撮像装置を小型化することができる。
【０１６２】
また、本発明を実施するための形態による固体撮像装置のそれぞれの単位画素では、広ダイナミックレンジの画素信号を出力する第１の出力モードによる出力（読出し）と、高Ｓ／Ｎの画素信号を出力する第２の出力モードによる出力（読出し）とを連続して切り換えることができる。これにより、本発明を実施するための形態による固体撮像装置では、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号と足し合わせて、１つの画像内で広ダイナミックレンジと高Ｓ／Ｎを同時に実現した、より高画質な画像を取得することができる。
【０１６３】
なお、本実施形態においては、読出し部５３の構成要素として、第１モード用定電流源トランジスタＭ１０、第１モード用定電流源イネーブルスイッチＭ９、第２モード用定電流源トランジスタＭ７、および第２モード用定電流源イネーブルスイッチＭ８のみを示したが、読出し部５３の構成は、本発明を実施するための形態に限定されるものではない。例えば、上述したような足し合わせ回路や、画素部５１が出力した画素信号を予め定められたタイミングでサンプルホールドするサンプルホールド回路を備えた構成であってもよい。
【０１６４】
また、本実施形態においては、接地電位制御部５２の構成要素である第１モード接地電位供給用トランジスタＭ１１と、第２モード接地電位供給用トランジスタＭ１２とを、画素アレイ部４０内で同じ行に配置された複数の単位画素５０で共有する、すなわち、接地電位制御部５２を、画素アレイ部４０の１行毎に１つ備える構成の場合について説明した。しかし、１つの接地電位制御部５２が対応する画素部５１は、本発明を実施するための形態に限定されるものではない。例えば、接地電位制御部５２を、画素アレイ部４０の複数行毎に１つ備える構成であってもよい。また、接地電位制御部５２を、画素アレイ部４０内に配置された予め定めた範囲の画素部５１で共有する、つまり、画素アレイ部４０内の画素部５１を予め定めたブロックに分割し、１つのブロックに対して１つの接地電位制御部５２を備える構成であってもよい。
【０１６５】
また、本実施形態においては、画素部５１と読出し部５３とが、基板間接続部５４を介して１対１で接続された構成の場合について説明した。しかし、画素部５１と読出し部５３との関係は、本発明を実施するための形態に限定されるものではなく、例えば、複数の画素部５１に対して１つの読出し部５３を備える構成であってもよい。
【０１６６】
また、本実施形態においては、図８に示した駆動タイミングにおいて、単位画素５０を第１の出力モードと第２の出力モードとのそれぞれで１回ずつ読出す場合について説明したが、１回の露光でフォトダイオードＰＤが発生した信号電荷に応じた広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力するための駆動方法は、本発明を実施するための形態で説明した方法に限定されるものではない。例えば、単位画素５０を第１の出力モードと第２の出力モードとの読出しを複数回ずつ行って、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号との両方を出力する駆動方法であってもよい。
【０１６７】
また、本実施形態においては、図８に示した駆動タイミングの説明において、第１の出力モードにおいてフォトダイオードＰＤが発生した信号電荷を浮遊拡散層ＦＤに転送する一定の割合を、１／ＡＣＬに設定した場合について説明したが、この一定の割合は、必ずしも本発明を実施するための形態で説明した一定の割合に限定されるものではない。
【０１６８】
また、本実施形態においては、それぞれの単位画素５０内の各構成要素を第１の基板と第２の基板とに分けて配置し、第１の基板に配置された構成要素と第２の基板に配置された構成要素とを基板間接続部５４によって接続する構成の場合について説明した。すなわち、固体撮像装置１が積層化された構成である場合について説明した。しかし、本実施形態の単位画素５０では、従来の低雑音フレキシブル画素８と同様の機能を持ちながら、画素出力信号端子ＯＵＴの数を１つに削減することができるという効果は、必ずしも積層化された固体撮像装置のみに対する効果ではなく、積層化されていない、すなわち、１枚の基板で作製された固体撮像装置においても有効な効果である。つまり、固体撮像装置内の配線の数を２本から１本に削減することができるという効果を得ることができる。
【０１６９】
また、広ダイナミックレンジを実現する第１の出力モードによる画素信号の出力（読出し）に引き続き、高Ｓ／Ｎを実現する第２の出力モードによる画素信号の出力（読出し）を行うことによって、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを、１つの画素出力信号端子ＯＵＴから出力することができる単位画素５０の機能は、必ずしも積層化された固体撮像装置のみに必要な機能ではなく、１枚の基板で作製された固体撮像装置においても有効な機能である。そして、広ダイナミックレンジの画素信号と高Ｓ／Ｎの画素信号とを足し合わせることによって、明るい領域と暗い領域とが１つの画角内に混在している場合でも、広ダイナミックレンジと高Ｓ／Ｎを両立した、より高画質な画像を取得することができるという効果は、１枚の基板で作製された固体撮像装置においても有効な効果である。
【０１７０】
また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。例えば、単位画素の回路要素や駆動方法が変わったことにより、固体撮像装置または単位画素の構成要素や回路構成が変更された場合や、垂直走査回路による単位画素の制御方法が変更された場合でも、変更された駆動方法や制御方法に応じて、本発明の考え方を適用することができる。
【０１７１】
ここで、本発明における単位画素５０の回路構成の変形例について説明する。本実施形態においては、図１１（ａ）に示したような従来の４トランジスタＡＰＳ画素７に１つのトランジスタを追加するのみで、図１２（ａ）に示したような従来の低雑音フレキシブル画素８と同様の高Ｓ／Ｎ化と広ダイナミックレンジ化とを両立する単位画素５０の構成を説明した。しかし、単位画素５０は、画素部５１内の構成要素を削減することができる。
【０１７２】
＜第１の変形例＞
図９は、本実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０における第１の変形例の概略構成を示した回路図である。図９には、単位画素５０に備えた画素部５１から第２モードフィードバック容量制御トランジスタＭ６を削減した画素部５１１の構成を示している。
【０１７３】
単位画素５０では、上述したように、第２モードフィードバック容量ＣＦＢの容量は、１ｆ［Ｆ］を下回る容量が必要であり、単位画素を形成するメタル配線間の寄生容量や、トランジスタのオーバーラップ容量などを用いて実現される。すなわち、第２モードフィードバック容量ＣＦＢの容量は、増幅トランジスタＭ３のゲート・ドレイン間のオーバーラップ容量よりも十分小さく製造する。このため、図９に示した画素部５１１では、画素部５１に備えていた第２モードフィードバック容量制御トランジスタＭ６を備えなくとも、画素部５１と同様の機能および性能を実現することができる。
【０１７４】
なお、画素部５１１において第２モードフィードバック容量制御トランジスタＭ６が削減されたことに伴い、垂直走査回路２０は、第２モードイネーブル信号ＥＮ−ＣＳの制御をする必要がなくなる。
【０１７５】
＜第２の変形例＞
図１０は、本実施形態の固体撮像装置１の画素アレイ部４０内の単位画素５０における第２の変形例の概略構成を示した回路図である。図１０には、図９に示した画素部５１１からさらに、第２モードカスコードトランジスタＭ４を削減した、すなわち、単位画素５０に備えた画素部５１から第２モードフィードバック容量制御トランジスタＭ６と第２モードカスコードトランジスタＭ４とを削減した画素部５１２の構成を示している。単位画素５０から第２モードフィードバック容量制御トランジスタＭ６を削減することができる理由は、上述した理由と同様であるため、詳細な説明は省略する。
【０１７６】
単位画素５０では、第２モードカスコードトランジスタＭ４が、増幅トランジスタＭ３の開ループ低周波利得を増倍させるカスコード回路（コモンゲート接地増幅回路）を実現する。これにより、フォトダイオードＰＤが発生した信号電荷が転送された後の浮遊拡散層ＦＤの電位変動を、より鋭敏に検出することができる。
【０１７７】
しかし、一般的な単位画素に要求される画素信号の出力の線形性が、増幅トランジスタＭ３のみで確保することができる場合には、図１０に示した画素部５１２の構成のように、画素部５１に備えていた第２モードカスコードトランジスタＭ４を備えなくとも、画素部５１と同様の機能および性能を実現することができる。
【０１７８】
なお、画素部５１２において第２モードフィードバック容量制御トランジスタＭ６と第２モードカスコードトランジスタＭ４とが削減されたことに伴い、垂直走査回路２０は、第２モードイネーブル信号ＥＮ−ＣＳおよび切り替え信号ＥＮ−ＳＦ−ＶＮＢＣＳの制御をする必要がなくなる。
【０１７９】
なお、単位画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において単位画素を配置する行方向および列方向の数を変更することができる。
【０１８０】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【０１８１】
また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。
【符号の説明】
【０１８２】
１・・・固体撮像装置
１０・・・制御回路
２０・・・垂直走査回路（固体撮像装置）
３０・・・水平走査回路
４０・・・画素アレイ部（画素）
５０・・・単位画素（画素）
６０・・・カラム信号処理回路
７０・・・水平信号線
８０・・・出力アンプ
９０・・・垂直信号線
５１・・・画素部（画素，画素部）
ＰＤ・・・フォトダイオード（画素，画素部，光電変換素子）
Ｍ１・・・転送トランジスタ
ＦＤ・・・浮遊拡散層
Ｍ２・・・第１モードリセットトランジスタ
Ｍ３・・・増幅トランジスタ（画素，画素部，増幅トランジスタ）
Ｍ４・・・第２モードカスコードトランジスタ（画素，画素部，スイッチ回路）
Ｍ５・・・第２モードリセットトランジスタ
ＣＦＢ・・・第２モードフィードバック容量
Ｍ６・・・第２モードフィードバック容量制御トランジスタ
５１１・・・シリコン基板
５１２・・・エピ層
５１３・・・拡散層
５１４・・・配線層
５１５・・・拡散層
５１６・・・拡散層
５１７・・・配線層
５１８・・・配線層
５１９・・・拡散層
５２０・・・配線層
５２・・・接地電位制御部（画素，接地電位制御部）
ＶＤＤ・・・第１の電源（画素，接地電位制御部，第１の電源）
ＶＤＣ・・・第２の電源（画素，接地電位制御部，第２の電源）
Ｍ１１・・・第１モード接地電位供給用トランジスタ（画素，接地電位制御部，第１の接地電位供給用トランジスタ）
Ｍ１２・・・第２モード接地電位供給用トランジスタ（画素，接地電位制御部，第２の接地電位供給用トランジスタ）
５３・・・読出し部（画素，読出し部）
Ｍ１０・・・第１モード用定電流源トランジスタ
Ｍ９・・・第１モード用定電流源イネーブルスイッチ
Ｍ７・・・第２モード用定電流源トランジスタ
Ｍ８・・・第２モード用定電流源イネーブルスイッチ
５４・・・基板間接続部（接続部）
【図１】
2014220559.tif 000003
【図２】
2014220559.tif 000004
【図３】
2014220559.tif 000005
【図４】
2014220559.tif 000006
【図５】
2014220559.tif 000007
【図６】
2014220559.tif 000008
【図７】
2014220559.tif 000009
【図８】
2014220559.tif 000010
【図９】
2014220559.tif 000011
【図１０】
2014220559.tif 000012
【図１１】
2014220559.tif 000013
【図１２】
2014220559.tif 000014
【図１３】
2014220559.tif 000015