(57)【要約】【課題】フルブリッジ回路１０における導通損失を低減させることのできるスイッチング電源を提供する。【解決手段】スイッチング電源としてのコンバータＣＮＶは、１次コイル１２ａ及び２次コイル１２ｂを有するトランス１２と、第１〜第４のスイッチング素子Ｑ１〜Ｑ４を有するフルブリッジ回路１０と、２次コイル１２ｂの出力電流を整流する全波整流回路１４とを備えている。ここで、コンバータＣＮＶの２次コイル１２ｂ側には、インダクタ１２ｃ、第１の昇圧用スイッチング素子Ｓｌａ、第２の昇圧用スイッチング素子Ｓｌｂ、第１のダイオードＤｈａ及び第２のダイオードＤｈｂによって昇圧回路が形成されている。【選択図】      図１
2014176241.tif 000002
【特許請求の範囲】
【請求項１】
１次コイル（１２ａ）及び２次コイル（１２ｂ）を有するトランス（１２）と、
前記１次コイルに接続されてかつスイッチング素子（Ｑ１〜Ｑ４）を有し、該スイッチング素子のオンオフ操作によって前記１次コイルに交流電圧を印加するスイッチング回路（１０）と、
前記２次コイルの出力電流を整流する整流回路（１４）と、
当該スイッチング電源の前記２次コイル側に接続されてかつ前記２次コイルの出力電圧を昇圧する昇圧回路（１２ｃ，Ｓｌａ，Ｓｌｂ，Ｄｈａ，Ｄｈｂ，１６，Ｓｈａ，Ｓｈｂ，Ｓａ，Ｄｌａ，Ｓｂ，Ｄｌｂ，１８）と、
を備えることを特徴とするスイッチング電源。
【請求項２】
前記スイッチング回路は、
高電位側のスイッチング素子（Ｑ１，Ｑ３）及び低電位側のスイッチング素子（Ｑ２，Ｑ４）の直列接続体を備え、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子のオンオフ操作によって前記１次コイルに交流電圧を印加し、
前記昇圧回路は、
昇圧用スイッチング素子（Ｓｌａ，Ｓｌｂ，Ｓａ，Ｓｂ）と、
昇圧用インダクタ（１２ｃ，１８）と、
前記昇圧用スイッチング素子及び前記昇圧用インダクタの接続点に一端が接続されてかつ、前記昇圧用スイッチング素子のオフ操作に伴い前記昇圧用インダクタから出力される電流を整流する昇圧用整流素子（Ｄｈａ，Ｄｈｂ，Ｓｈａ，Ｓｈｂ）と、
前記２次コイルの出力電圧を昇圧すべく前記昇圧用スイッチング素子をオンオフ操作する昇圧操作手段（３０）と、
を備え、
前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子のそれぞれを規定時間に対する該スイッチング素子のオン操作時間の比率である時比率に基づきオンオフ操作することで、前記１次コイルに交流電圧を印加する１次側操作手段（３０）と、
前記１次側操作手段によって用いられる前記時比率がその上限値になることを条件として、前記昇圧回路による前記２次コイルの出力電圧の昇圧を許可する許可手段と、
を更に備えることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記１次コイル及び前記２次コイルの巻数比は、前記１次側操作手段によって用いられる前記時比率を前記上限値とした場合であっても、当該スイッチング電源の出力電圧がその最大要求値未満となるように設定されていることを特徴とする請求項２記載のスイッチング電源。
【請求項４】
前記昇圧用インダクタは、前記トランスの漏れインダクタ（１２ｃ）であることを特徴とする請求項２又は３記載のスイッチング電源。
【請求項５】
前記整流回路は、第１の高電位側素子（Ｄｈａ，Ｓｈａ）及び第１の低電位側素子（Ｓｌａ，Ｄｌａ，Ｓａ）の直列接続体と、第２の高電位側素子（Ｄｈｂ，Ｓｈｂ）及び第２の低電位側素子（Ｓｌｂ，Ｄｌｂ，Ｓｂ）の直列接続体との並列接続体を備え、
前記２次コイルの両端のうち一端には、前記第１の高電位側素子及び前記第１の低電位側素子の接続点が接続され、他端には、前記第２の高電位側素子及び前記第２の低電位側素子の接続点が接続され、
前記第１の高電位側素子は、該第１の高電位側素子の両端のうち前記第１の低電位側素子との接続点側から前記第２の高電位側素子との接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制する整流機能を有し、
前記第２の高電位側素子は、該第２の高電位側素子の両端のうち前記第２の低電位側素子との接続点側から前記第１の高電位側素子との接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制する整流機能を有し、
前記第１の低電位側素子は、該第１の低電位側素子の両端のうち前記第２の低電位側素子との接続点側から前記第１の高電位側素子との接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制する整流機能、並びに前記第１の低電位側素子及び前記２次コイルの接続点と前記第１の低電位側素子及び前記第２の低電位側素子の接続点との間の電気経路を開閉する開閉機能を有し、
前記第２の低電位側素子は、該第２の低電位側素子の両端のうち前記第１の低電位側素子との接続点側から前記第２の高電位側素子との接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制する整流機能、並びに前記第２の低電位側素子及び前記２次コイルの接続点と前記第２の低電位側素子及び前記第１の低電位側素子の接続点との間の電気経路を開閉する開閉機能を有し、
前記昇圧用スイッチング素子及び前記昇圧用整流素子は、前記第１の低電位側素子及び前記第１の高電位側素子、並びに前記第２の低電位側素子及び前記第２の高電位側素子のうち少なくとも一方であることを特徴とする請求項２〜４のいずれか１項に記載のスイッチング電源。
【請求項６】
前記第１の低電位側素子（Ｓｌａ）及び前記第２の低電位側素子（Ｓｌｂ）のそれぞれは、電界効果トランジスタであり、
前記第１の低電位側素子及び前記第２の低電位側素子のそれぞれの前記整流機能は、前記電界効果トランジスタのボディダイオード（Ｄｌｂａ，Ｄｌｂｂ）によって実現されることを特徴とする請求項５記載のスイッチング電源。
【請求項７】
前記第１の低電位側素子及び前記第２の低電位側素子のそれぞれは、ダイオード（Ｄｌａ，Ｄｌｂ）及び開閉用スイッチング素子（Ｓａ，Ｓｂ）の並列接続体であることを特徴とする請求項５記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次コイル及び２次コイルを有するトランスと、前記１次コイルに交流電圧を印加するスイッチング回路と、前記２次コイルの出力電流を整流する整流回路と、を備えるスイッチング電源に関する。
【背景技術】
【０００２】
この種のスイッチング電源としては、例えば下記特許文献１に見られるものが知られている。詳しくは、この電源は、直流電源から出力される直流電圧をスイッチング回路によって交流電圧に変換してトランスの１次コイルに印加し、これにより２次コイルに生じる交流電圧をダイオードからなる全波整流回路によって直流電圧に変換する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２９５６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、スイッチング回路の備えるスイッチング素子は、例えば、規定時間に対するスイッチング素子のオン操作時間の比率である時比率の調整によってオンオフ操作される。こうした構成において、本発明者らは、時比率が低くなることでスイッチング素子のオン操作時間が短くなると、１次コイルに流れる電流のピーク値の増大によって１次コイルに流れる電流の実効値が増大し、スイッチング回路における導通損失が増大するといった問題に直面した。スイッチング回路における導通損失が増大すると、スイッチング電源における電力伝送効率が低下する懸念がある。
【０００５】
特に、スイッチング電源に要求される出力電圧の取り得る範囲が広い場合には、スイッチング電源の出力電圧が低いときの時比率が低くなることで、スイッチング素子のオン操作時間が短くなる傾向にあることから、スイッチング回路における導通損失の増大が顕著となり得る。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング回路における導通損失を低減させることのできるスイッチング電源を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決すべく、請求項１記載の発明は、１次コイル（１２ａ）及び２次コイル（１２ｂ）を有するトランス（１２）と、前記１次コイルに接続されてかつスイッチング素子（Ｑ１〜Ｑ４）を有し、該スイッチング素子のオンオフ操作によって前記１次コイルに交流電圧を印加するスイッチング回路（１０）と、前記２次コイルの出力電流を整流する整流回路（１４）と、当該スイッチング電源の前記２次コイル側に接続されてかつ前記２次コイルの出力電圧を昇圧する昇圧回路（１２ｃ，Ｓｌａ，Ｓｌｂ，Ｄｈａ，Ｄｈｂ，１６，Ｓｈａ，Ｓｈｂ，Ｓａ，Ｄｌａ，Ｓｂ，Ｄｌｂ，１８）と、を備えることを特徴とする。
【０００８】
上記発明では、スイッチング電源の２次コイル側に昇圧回路が接続されている。このため、１次コイル及び２次コイルの巻数比によって定まる２次コイルの出力電圧を昇圧回路によって更に昇圧することができる。これにより、スイッチング電源の出力側に接続された負荷の要求電圧が高い場合であっても、スイッチング素子のオン操作時間を長くすることができることから、１次コイルに流れる電流の実効値を低減させることができる。したがって、スイッチング回路における導通損失を低減させることができ、ひいてはスイッチング電源の電力伝送効率を高めることができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態にかかるコンバータの回路図。
【図２】同実施形態にかかるスイッチング回路の動作態様を示す図。
【図３】同実施形態にかかる時比率が高い場合の電流ピーク値を示す図。
【図４】同実施形態にかかる時比率が低い場合の電流ピーク値を示す図。
【図５】同実施形態にかかる昇圧動作態様を示す回路図。
【図６】同実施形態にかかる昇圧動作態様を示す回路図。
【図７】同実施形態にかかる時比率設定処理の手順を示すフローチャート。
【図８】同実施形態にかかる昇圧許可領域を示す図。
【図９】同実施形態にかかる巻数比の設定手法を示す図。
【図１０】同実施形態にかかるスイッチング回路等の動作態様を示す図。
【図１１】第２の実施形態にかかるコンバータの回路図。
【図１２】第３の実施形態にかかるコンバータの回路図。
【図１３】その他の実施形態にかかるコンバータの回路図。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
以下、本発明にかかるスイッチング電源を車載充電器に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１１】
図示されるように、「スイッチング電源」であるコンバータＣＮＶは、「スイッチング回路」であるフルブリッジ回路１０、トランス１２、全波整流回路１４及び平滑コンデンサ１６を備えて構成される絶縁型コンバータである。コンバータＣＮＶは、直流電源２０から出力される直流電圧を平滑コンデンサ１６の端子間電圧に変換する機能を有する。
【００１２】
フルブリッジ回路１０は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２の直列接続体と、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４の直列接続体との並列接続体を備えている。本実施形態では、第１〜第４のスイッチング素子Ｑ１〜Ｑ４として、ＮチャネルＭＯＳ電界効果トランジスタを用いている。詳しくは、第１のスイッチング素子Ｑ１のソースには、第２のスイッチング素子Ｑ２のドレインが接続され、第３のスイッチング素子Ｑ３のソースには、第４のスイッチング素子Ｑ４のドレインが接続されている。なお、図中、第１〜第４のスイッチング素子Ｑ１〜Ｑ４のボディダイオードを「Ｄ１〜Ｄ４」にて示した。また、本実施形態において、第１のスイッチング素子Ｑ１及び第３のスイッチング素子Ｑ３が「高電位側のスイッチング素子」に相当し、第２のスイッチング素子Ｑ２及び第４のスイッチング素子Ｑ４が「低電位側のスイッチング素子」に相当する。
【００１３】
第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２の接続点には、トランス１２を構成する１次コイル１２ａの一端が接続され、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４の接続点には、１次コイル１２ａの他端が接続されている。
【００１４】
トランス１２を構成する２次コイル１２ｂの一端には、第１のダイオードＤｈａ及びＮチャネルＭＯＳ電界効果トランジスタ（以下、第１の昇圧用スイッチング素子Ｓｌａ）の直列接続体の接続点が接続され、他端には、第２のダイオードＤｈｂ及びＮチャネルＭＯＳ電界効果トランジスタ（以下、第２の昇圧用スイッチング素子Ｓｌｂ）の直列接続体の接続点が接続されている。詳しくは、第１のダイオードＤｈａのアノードには、第１の昇圧用スイッチング素子Ｓｌａのドレインが接続され、第２のダイオードＤｈｂのアノードには、第２の昇圧用スイッチング素子Ｓｌｂのドレインが接続されている。また、第１のダイオードＤｈａ及び第２のダイオードＤｈｂのカソード同士は接続され、第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子Ｓｌｂのソース同士は接続されている。ここで、図中、第１の昇圧用スイッチング素子Ｓｌａのボディダイオードを「Ｄｌｂａ」にて示し、第２の昇圧用スイッチング素子Ｓｌｂのボディダイオードを「Ｄｌｂｂ」にて示した。
【００１５】
なお、本実施形態において、第１のダイオードＤｈａ及び第２のダイオードＤｈｂが「昇圧用整流素子」に相当し、第１のダイオードＤｈａ、第２のダイオードＤｈｂ、第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子Ｓｌｂが「整流回路」を構成する。また、第１のダイオードＤｈａが、第１のダイオードＤｈａの両端のうち第１の昇圧用スイッチング素子Ｓｌａとの接続点側から第２のダイオードＤｈｂとの接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制（具体的には遮断）する整流機能を有する「第１の高電位側素子」に相当する。さらに、第２のダイオードＤｈｂが、第２のダイオードＤｈｂの両端のうち第２の昇圧用スイッチング素子Ｓｌｂとの接続点側から第１のダイオードＤｈａとの接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制（具体的には遮断）する整流機能を有する「第２の高電位側素子」に相当する。
【００１６】
加えて、第１の昇圧用スイッチング素子Ｓｌａが、そのボディダイオードＤｌｂａにより、第１の昇圧用スイッチング素子Ｓｌａの両端のうち第２の昇圧用スイッチング素子Ｓｌｂとの接続点側から第１のダイオードＤｈａとの接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制（具体的には遮断）する整流機能を実現する。また、第１の昇圧用スイッチング素子Ｓｌａが、第１の昇圧用スイッチング素子Ｓｌａ及び２次コイル１２ｂの接続点と第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子Ｓｌｂの接続点との間の電気経路を開閉する開閉機能を有する。このため、第１の昇圧用スイッチング素子Ｓｌａが「第１の低電位側素子」に相当する。
【００１７】
加えて、第２の昇圧用スイッチング素子Ｓｌａが、そのボディダイオードＤｌｂｂにより、第２の昇圧用スイッチング素子Ｓｌｂの両端のうち第１の昇圧用スイッチング素子Ｓｌａとの接続点側から第２のダイオードＤｈｂとの接続点側へと向かう方向の電流の流通を許容し、逆方向の電流の流通を規制（具体的には遮断）する整流機能を実現する。また、第２の昇圧用スイッチング素子Ｓｌｂが、第２の昇圧用スイッチング素子Ｓｌｂ及び２次コイル１２ｂの接続点と第２の昇圧用スイッチング素子Ｓｌｂ及び前記第１の昇圧用スイッチング素子Ｓｌａの接続点との間の電気経路を開閉する開閉機能を有する。このため、第２の昇圧用スイッチング素子Ｓｌｂが「第２の低電位側素子」に相当する。
【００１８】
ここで、本実施形態において、図中、トランス１２内の２次コイル１２ｂ及び全波整流回路１４の間にインダクタ１２ｃが記載されている。これは、トランス１２の図示しない磁心と、１次コイル１２ａ及び２次コイル１２ｂとの間隙を大きくすることで生成される漏れインダクタの等価回路表現である。なお、図中、１次コイル１２ａの巻数を「Ｎ１」で示し、２次コイル１２ｂの巻数を「Ｎ２」で示した。本実施形態において、１次コイル１２ａ及び２次コイル１２ｂの巻数比「Ｎ１／Ｎ２」は、必ずしも１より小さい値に設定する必要はない。さらに、本実施形態において、インダクタ１２ｃが「昇圧用インダクタ」に相当する。加えて、インダクタ１２ｃ、第１のダイオードＤｈａ、第１のダイオードＤｈａ、第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子Ｓｌｂが「昇圧回路」を構成する。
【００１９】
全波整流回路１４の出力側には、平滑コンデンサ１６を介して負荷２２が接続されている。負荷２２には、車載主機としての回転機等と電力の授受を行う蓄電池が含まれる。
【００２０】
制御装置３０は、マイクロコンピュータを主体として構成され、コンバータＣＮＶの入力電圧Ｖｉｎを検出する入力側電圧センサ３２や、コンバータＣＮＶの出力電圧Ｖｏ（平滑コンデンサ１６の端子間電圧）を検出する出力側電圧センサ３４の検出値を取り込む。制御装置３０は、これら検出値等に基づき、第１〜第４のスイッチング素子Ｑ１〜Ｑ４に対して操作信号ｍｓ１〜ｍｓ４を出力することで、直流電源２０の出力電圧を変換して平滑コンデンサ１６に印加する処理を行う。また、制御装置３０は、第１，第２の昇圧用スイッチング素子Ｓｌａ，Ｓｌｂに対して操作信号ｇｌａ，ｇｌｂを出力することで、第１，第２の昇圧用スイッチング素子Ｓｌａ，Ｓｌｂをオン操作（閉操作）及びオフ操作（開操作）する。
【００２１】
本実施形態では、上記印加する処理として、図２に示すように、第１のスイッチング素子Ｑ１及び第４のスイッチング素子Ｑ４の組と、第２のスイッチング素子Ｑ２及び第３のスイッチング素子Ｑ３の組とを、デッドタイムを付与しつつ第１の時比率Ｄｕｔｙ１に基づき相補的にオンオフ操作する処理を行う。ここで、第１の時比率Ｄｕｔｙ１とは、規定時間Ｔαに対するオン操作時間Ｔｏｎ１の比率（又はその百分率）のことである。ちなみに、本実施形態において、制御装置３０が、「昇圧操作手段」及び「１次側操作手段」を構成する。
【００２２】
ところで、車載充電器においては通常、コンバータＣＮＶに要求される出力電圧の取り得る範囲が広い。このため、トランス１２を構成する１次コイル１２ａ及び２次コイル１２ｂの巻数比は通常、上記出力電圧の取り得る範囲の最大値をコンバータＣＮＶが出力可能となるように設定される。こうした設定がなされると、コンバータＣＮＶの出力電圧が低いときの第１の時比率Ｄｕｔｙ１が低くなり、１次コイル１２ａに流れる電流のピーク値が増大し得る。ここで、図３及び図４には、第１の時比率Ｄｕｔｙ１が低い場合の電流のピーク値Ｉｐｅａｋ２が、第１の時比率Ｄｕｔｙ１が高い場合の電流のピーク値Ｉｐｅａｋ１よりも高くなることを示した。なお、図３及び図４において、（ａ）は第１，第４のスイッチング素子Ｑ１，Ｑ４の操作状態の推移を示し、（ｂ）は２次コイル１２ｂに流れる電流ＩＬの推移を示す。
【００２３】
１次コイル１２ａに流れる電流のピーク値が増大すると、１次コイル１２ａに流れる電流の実効値が増大し、フルブリッジ回路１０において第１〜第４のスイッチング素子Ｑ１〜Ｑ４やボディダイオードＤ１〜Ｄ４に電流が流通することによって導通損失が増大し得る。
【００２４】
こうした問題を解決すべく、本実施形態では、コンバータＣＮＶに、インダクタ１２ｃ、第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子Ｓｌｂを備え、これらによってコンバータＣＮＶの２次コイル１２ｂ側に昇圧機能を持たせた。そして、第１の時比率Ｄｕｔｙ１を高く設定しつつ、第２の時比率Ｄｕｔｙ２（後に詳述）に基づき第１の昇圧用スイッチング素子Ｓｌａや第２の昇圧用スイッチング素子Ｓｌｂをオンオフ操作することで、１次コイル１２ａに流れる電流の実効値を低減させ、フルブリッジ回路１０における導通損失の低減を図る。
【００２５】
ちなみに、本実施形態では、第２の時比率Ｄｕｔｙ２の分母となる規定時間と、第１の時比率Ｄｕｔｙ１の分母となる規定時間とを同一の値「Ｔα」に設定している。このため、本実施形態において、第２の時比率Ｄｕｔｙ２は、規定時間Ｔαに対する第１の昇圧用スイッチング素子Ｓｌａ又は第２の昇圧用スイッチング素子Ｓｌｂのオン操作時間Ｔｏｎ２の比率（又はその百分率）として表される。
【００２６】
続いて、図５及び図６を用いて、上記昇圧機能について説明する。
【００２７】
図５に示すように、第１，第４のスイッチング素子Ｑ１，Ｑ４がオン操作され、また、第２，第３のスイッチング素子Ｑ２，Ｑ３がオフ操作される場合、第１の昇圧用スイッチング素子Ｓｌａがオフ操作固定されてかつ、第２の時比率Ｄｕｔｙ２に基づき第２の昇圧用スイッチング素子Ｓｌｂがオンオフ操作される。詳しくは、図５（ａ）に示すように、第２の昇圧用スイッチング素子Ｓｌｂがオン操作される場合、２次コイル１２ｂ、第２の昇圧用スイッチング素子Ｓｌｂ、第１の昇圧用スイッチング素子ＳｌａのボディダイオードＤｌｂａ及びインダクタ１２ｃを備える閉回路に電流が流れ、インダクタ１２ｃに磁気エネルギが蓄積される。その後、図５（ｂ）に示すように、第２の昇圧用スイッチング素子Ｓｌｂがオフ操作に切り替えられる場合、インダクタ１２ｃに蓄積された磁気エネルギが放出されることで、２次コイル１２ｂ、第２のダイオードＤｈｂ、平滑コンデンサ１６、上記ボディダイオードＤｌｂａ及びインダクタ１２ｃを備える閉回路に電流が流れる。
【００２８】
その後、図６に示すように、第１，第４のスイッチング素子Ｑ１，Ｑ４がオフ操作に切り替えられ、また、第２，第３のスイッチング素子Ｑ２，Ｑ３がオン操作に切り替えられる場合、第２の昇圧用スイッチング素子Ｓｌｂがオフ操作固定されてかつ、第２の時比率に基づき第１の昇圧用スイッチング素子Ｓｌａがオンオフ操作される。詳しくは、図６（ａ）に示すように、第１の昇圧用スイッチング素子Ｓｌａがオン操作される場合、２次コイル１２ｂ、インダクタ１２ｃ、第１の昇圧用スイッチング素子Ｓｌａ及び第２の昇圧用スイッチング素子ＳｌｂのボディダイオードＤｌｂｂを備える閉回路に電流が流れ、インダクタ１２ｃに磁気エネルギが蓄積される。その後、図６（ｂ）に示すように、第１の昇圧用スイッチング素子Ｓｌａがオフ操作に切り替えられる場合、インダクタ１２ｃに蓄積された磁気エネルギが放出されることで、２次コイル１２ｂ、インダクタ１２ｃ、第１のダイオードＤｈａ、平滑コンデンサ１６及び上記ボディダイオードＤｌｂｂを備える閉回路に電流が流れる。以上説明したオンオフ操作が繰り返されることで、２次コイル１２ｂ側の昇圧機能を動作させることができる。
【００２９】
続いて、図７を用いて、第１の時比率Ｄｕｔｙ１及び第２の時比率Ｄｕｔｙ２の設定手法について説明する。ここで、図７は、これら時比率Ｄｕｔｙ１，Ｄｕｔｙ２の設定処理の手順を示すフローチャートである。この処理は、制御装置３０によって例えば所定周期で繰り返し実行される。
【００３０】
この一連の処理では、まずステップＳ１０において、入力側電圧センサ３２によって検出された入力電圧Ｖｉｎ及び出力側電圧センサ３４によって検出された出力電圧Ｖｏを取得する。
【００３１】
続くステップＳ１２では、検出された入力電圧Ｖｉｎ及び出力電圧Ｖｏに基づき、合計時比率ＤＵＴＹを算出する。ここで、合計時比率ＤＵＴＹは、例えば、出力電圧Ｖｏから入力電圧Ｖｉｎを減算した値が大きいほど高い値に設定される。
【００３２】
続くステップＳ１４では、合計時比率ＤＵＴＹが第１の時比率Ｄｕｔｙ１の上限値（以下、第１の上限値Ｄ１ｍａｘ）を超えるか否かを判断する。なお、本実施形態において、本ステップの処理が「許可手段」を構成する。
【００３３】
ステップＳ１４において否定判断された場合には、２次コイル１２ｂ側の昇圧機能の動作を禁止し、ステップＳ１６に進む。ステップＳ１６では、第１の時比率Ｄｕｔｙ１を上記合計時比率ＤＵＴＹに設定してかつ、第２の時比率Ｄｕｔｙ２を「０」に設定する。すなわち、２次コイル１２ｂ側の昇圧機能を動作させず、第１，第２の昇圧用スイッチング素子Ｓｌａ，Ｓｌｂをオフ操作することとなる。
【００３４】
一方、上記ステップＳ１４において肯定判断された場合には、２次コイル１２ｂ側の昇圧機能の動作を許可し、ステップＳ１８に進む。ステップＳ１８では、第１の時比率Ｄｕｔｙ１を第１の上限値Ｄ１ｍａｘに設定してかつ、第２の時比率Ｄｕｔｙ２を、合計時比率ＤＵＴＹから第１の上限値Ｄ１ｍａｘを減算した値に設定する。ここで、図８に、本実施形態にかかる第１の時比率Ｄｕｔｙ１及び第２の時比率Ｄｕｔｙ２の設定態様を示した。詳しくは、図８は、入力電圧Ｖｉｎを一定とする場合におけるこれら時比率Ｄｕｔｙ１，Ｄｕｔｙ２の設定態様を示す。また、図中、横軸はコンバータＣＮＶの出力電圧Ｖｏを示し、縦軸はコンバータＣＮＶの出力電力を示す。さらに、図中、出力電圧Ｖｏの上下限値を「Ｖｏ−ｍａｘ」，「Ｖｏ−ｍｉｎ」にて示し、出力電力の上下限値を「Ｐｏ−ｍａｘ」，「Ｐｏ−ｍｉｎ」にて示した。ちなみに、本実施形態において、出力電圧Ｖｏの上限値「Ｖｏ−ｍａｘ」が「スイッチング電源の出力電圧の最大要求値」に相当する。
【００３５】
なお、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。
【００３６】
ここで、本実施形態において、１次コイル１２ａ及び２次コイル１２ｂの巻数比「Ｎ１／Ｎ２」は、図９に示すように、第１の時比率Ｄｕｔｙ１を第１の上限値Ｄ１ｍａｘとした場合であっても、コンバータＣＮＶの出力電圧がその上限値Ｖｏ−ｍａｘ未満となるように設定されている。図９には、こうした設定を、巻数比「Ｎ１／Ｎ２」を「Ｒａ」に設定することで実現する例を示した。
【００３７】
図１０に、２次コイル１２ｂの昇圧機能の動作態様の一例を示す。詳しくは、図１０（ａ）は、第１，第４のスイッチング素子Ｑ１，Ｑ４の操作状態の推移を示し、図１０（ｂ）は、第２，第３のスイッチング素子Ｑ２，Ｑ３の操作状態の推移を示し、図１０（ｃ）は、第１の昇圧用スイッチング素子Ｓｌａの操作状態の推移を示し、図１０（ｄ）は、第２の昇圧用スイッチング素子Ｓｌｂの操作状態の推移を示す。なお、図１０では、第１，第４のスイッチング素子Ｑ１，Ｑ４の組と、第２，第３のスイッチング素子Ｑ２，Ｑ３の組との間のデッドタイムの図示を省略している。
【００３８】
図示されるように、本実施形態では、第２の昇圧用スイッチング素子Ｓｌｂに対するオン操作信号ｇｌｂの出力タイミングと、第１，第４のスイッチング素子Ｑ１，Ｑ４に対するオン操作信号ｍｓ１，ｍｓ４の出力タイミングとを同期させることで、第２の昇圧用スイッチング素子Ｓｌｂのオン操作タイミング（時刻ｔ１，ｔ５）と、第１，第４のスイッチング素子Ｑ１，Ｑ４のオン操作タイミングとを同期させている。また、第１の昇圧用スイッチング素子Ｓｌａに対するオン操作信号ｇｌａの出力タイミングと、第２，第３のスイッチング素子Ｑ２，Ｑ３に対するオン操作信号ｍｓ２，ｍｓ３の出力タイミングとを同期させることで、第１の昇圧用スイッチング素子Ｓｌａのオン操作タイミング（時刻ｔ３，ｔ７）と、第２，第３のスイッチング素子Ｑ２，Ｑ３のオン操作タイミングとを同期させている。
【００３９】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００４０】
（１）コンバータＣＮＶの２次コイル１２ｂ側に、インダクタ１２ｃ、第１の昇圧用スイッチング素子Ｓｌａ、第２の昇圧用スイッチング素子Ｓｌｂ、第１のダイオードＤｈａ及び第２のダイオードＤｈｂを有する昇圧回路を備えた。このため、１次コイル１２ａ及び２次コイル１２ｂの巻線比「Ｎ１／Ｎ２」によって定まる２次コイル１２ｂの出力電圧を昇圧回路によって更に昇圧することができる。これにより、負荷２２の要求電圧が高い場合であっても、第１〜第４のスイッチング素子Ｑ１〜Ｑ４のオン操作時間を長くすることができることから、１次コイル１２ａに流れる電流の実効値を低減させることができる。したがって、フルブリッジ回路１０における導通損失を低減させることができ、ひいてはコンバータＣＮＶの電力伝送効率を高めることができる。
【００４１】
特に、本実施形態では、第１の時比率Ｄｕｔｙ１が第１の上限値Ｄ１ｍａｘを超えると判断された場合に２次コイル１２ｂ側の昇圧機能の動作を許可したこと、及び第１の時比率Ｄｕｔｙ１を第１の上限値Ｄ１ｍａｘとした場合であっても、コンバータＣＮＶの出力電圧がその上限値Ｖｏ−ｍａｘ未満となるように１次コイル１２ａ及び２次コイル１２ｂの巻数比「Ｎ１／Ｎ２」を設定したことが、第１の時比率Ｄｕｔｙ１の低下を回避して導通損失を低減させることに大きく寄与している。
【００４２】
また、本実施形態では、昇圧機能を実現するために、全波整流回路１４の一部の素子を流用したこと、及びインダクタとしてトランス１２の漏れインダクタ１２ｃを用いたことが、コンバータＣＮＶの体格及びコストの増大を回避することに大きく寄与している。
【００４３】
（２）全波整流回路１４の整流機能を、第１のダイオードＤｈａ及び第２のダイオードＤｈｂに加えて、第１の昇圧用スイッチング素子ＳｌａのボディダイオードＤｌｂａ及び第２の昇圧用スイッチング素子ＳｌｂのボディダイオードＤｌｂｂによって実現した。これにより、コンバータＣＮＶの体格及びコストの増大を回避することができる。
【００４４】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００４５】
図１１に、本実施形態にかかるコンバータＣＮＶの回路構成を示す。なお、図１１において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００４６】
図示されるように、本実施形態では、全波整流回路１４にて同期整流を行う。詳しくは、第１のダイオードＤｈａに代えて、第１の高電位側スイッチング素子ＳｈａがコンバータＣＮＶに備えられ、第２のダイオードＤｈｂに代えて、第２の高電位側スイッチング素子ＳｈｂがコンバータＣＮＶに備えられている。ここで、本実施形態では、これらスイッチング素子Ｓｈａ，Ｓｈｂとして、ＮチャネルＭＯＳ電界効果トランジスタを用いている。なお、図中、第１，第２の高電位側スイッチング素子Ｓｈａ，Ｓｈｂのボディダイオードを「Ｄｈｂａ」，「Ｄｈｂｂ」にて示した。
【００４７】
第１の高電位側スイッチング素子Ｓｈａのソースには、第１の昇圧用スイッチング素子Ｓｌａのドレインが接続され、第２の高電位側スイッチング素子Ｓｈｂのソースには、第２の昇圧用スイッチング素子Ｓｌｂのドレインが接続されている。また、第１，第２の高電位側スイッチング素子Ｓｈａ，Ｓｈｂのドレイン同士は接続されている。なお、本実施形態において、第１の高電位側スイッチング素子Ｓｈａが整流機能を有する「第１の高電位側素子」に相当し、第２の高電位側スイッチング素子Ｓｈｂが整流機能を有する「第２の高電位側素子」に相当する。
【００４８】
制御装置３０は、第１，第２の高電位側スイッチング素子Ｓｈａ，Ｓｈｂに対して操作信号ｇｈａ，ｇｈｂを出力することで、第１，第２の高電位側スイッチング素子Ｓｈａ，Ｓｈｂをオンオフ操作する。
【００４９】
こうした構成において、第１，第４のスイッチング素子Ｑ１，Ｑ４がオン操作されてかつ第２，第３のスイッチング素子Ｑ２，Ｑ３がオフ操作される状況下、第２の昇圧用スイッチング素子Ｓｌｂがオフ操作される場合、第１の高電位側スイッチング素子Ｓｈａがオフ操作されてかつ第２の高電位側スイッチング素子Ｓｈｂがオン操作される。一方、第１，第４のスイッチング素子Ｑ１，Ｑ４がオフ操作されてかつ第２，第３のスイッチング素子Ｑ２，Ｑ３がオン操作される状況下、第１の昇圧用スイッチング素子Ｓｌａがオフ操作される場合、第１の高電位側スイッチング素子Ｓｈａがオン操作されてかつ第２の高電位側スイッチング素子Ｓｈｂがオフ操作される。これにより、全波整流回路１４を構成する素子のうち高電位側の素子に関して同期整流を行うことができる。
【００５０】
以上説明した本実施形態によれば、上記第１の実施形態で得られる効果に加えて、コンバータＣＮＶにおける電力変換効率を更に高めることができるといった効果を得ることができる。
【００５１】
（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５２】
図１２に、本実施形態にかかるコンバータＣＮＶの回路構成を示す。なお、図１２において、先の図１に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００５３】
図示されるように、本実施形態では、第１の昇圧用スイッチング素子Ｓｌａに代えて、第１の低電位側ダイオードＤｌａ及び第１の開閉用スイッチング素子Ｓａの並列接続体がコンバータＣＮＶに備えられている。また、第２の昇圧用スイッチング素子Ｓｌｂに代えて、第２の低電位側ダイオードＤｌｂ及び第２の開閉用スイッチング素子Ｓｂの並列接続体がコンバータＣＮＶに備えられている。ここで、第１，第２の低電位側ダイオードＤｌａ，Ｄｌｂと、第１，第２の開閉用スイッチング素子Ｓａ，Ｓｂとは別部材である。なお、制御装置３０は、第１，第２の開閉用スイッチング素子Ｓａ，Ｓｂに対して操作信号ｇａ，ｇｂを出力することで、第１，第２の開閉用スイッチング素子Ｓａ，Ｓｂをオンオフ操作する。また、本実施形態において、第１の低電位側ダイオードＤｌａ及び第１の開閉用スイッチング素子Ｓａの並列接続体が「第１の低電位側素子」に相当し、第２の低電位側ダイオードＤｌｂ及び第２の開閉用スイッチング素子Ｓｂの並列接続体が「第２の低電位側素子」に相当する。
【００５４】
以上説明した本実施形態によっても、上記第１の実施形態で得られる効果に準じた効果を得ることができる。
【００５５】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００５６】
・上記第１の実施形態では、第１，第４のスイッチング素子Ｑ１，Ｑ４がオン操作され、また、第２，第３のスイッチング素子Ｑ２，Ｑ３がオフ操作される場合、第１の昇圧用スイッチング素子Ｓｌａをオフ操作固定したがこれに限らず、オン操作固定してもよい。これにより、第１の昇圧用スイッチング素子Ｓｌａのボディダイオードに電流が流れることを回避でき、導通損失を低減させることができる。さらに、第２，第３のスイッチング素子Ｑ２，Ｑ３がオン操作され、また、第１，第４のスイッチング素子Ｑ１，Ｑ４がオフ操作される場合、第２の昇圧用スイッチング素子Ｓｌｂをオン操作固定してもよい。なお、こうした操作手法は、上記第２の実施形態の図１１についても同様に適用できる。
【００５７】
・上記第１の実施形態では、「昇圧用スイッチング素子」及び「昇圧用整流素子」として、第１の昇圧用スイッチング素子Ｓｌａ及び第１のダイオードＤｈａ、並びに第２の昇圧用スイッチング素子Ｓｌｂ及び第２のダイオードＤｈｂの双方を用いたがこれに限らない。例えば、第１の昇圧用スイッチング素子Ｓｌａ及び第１のダイオードＤｈａ、並びに第２の昇圧用スイッチング素子Ｓｌｂ及び第２のダイオードＤｈｂのうちいずれか一方のみ用いてもよい。
【００５８】
・上記第１の実施形態では、第１の時比率Ｄｕｔｙ１が第１の上限値Ｄ１ｍａｘを超えると判断された場合にのみ２次コイル１２ｂ側の昇圧機能の動作を許可したがこれに限らない。第１の時比率Ｄｕｔｙ１が第１の上限値Ｄ１ｍａｘを超える以前にも２次コイル１２ｂ側の昇圧機能の動作を許可してもよい。この場合であっても、コンバータＣＮＶの電力変換効率を高めることはできる。
【００５９】
・「昇圧用インダクタ」としては、トランス１２の漏れインダクタに限らず、受動素子としてのインダクタであってもよい。ここで、図１３には、上記第２の実施形態の図１１に示したコンバータＣＮＶをベースとして、昇圧用インダクタを受動素子としてのインダクタ１８に変更した構成を例示した。
【００６０】
・第１〜第４のスイッチング素子Ｑ１〜Ｑ４の操作手法としては、時比率を用いたハードスイッチング処理によるものに限らない。例えば、時比率を固定しつつ、第１のスイッチング素子Ｑ１（第２のスイッチング素子Ｑ２）と第４のスイッチング素子Ｑ４（第３のスイッチング素子Ｑ３）とについて、オン状態への切り替えタイミングとオフ状態への切り替えタイミングとを互いにずらしつつ通流率を調整するフェーズシフト処理によるものであってもよい。この場合であっても、第１〜第４のスイッチング素子Ｑ１〜Ｑ４のオン操作時間が短くなることで、１次コイル１２ａに流れる電流の実効値が増大するおそれがあるなら、本発明の適用が有効である。
【００６１】
・第１の昇圧用スイッチング素子Ｓｌａのオン操作タイミングの設定手法としては、上記第１の実施形態に例示したものに限らない。例えば、２次コイル１２ｂに流れる電流を検出するセンサを備え、このセンサの検出値に基づき２次コイル１２ｂに流れる電流の流通方向を判断して第１の昇圧用スイッチング素子Ｓｌａのオン操作タイミングを設定してもよい。なお、第２の昇圧用スイッチング素子Ｓｌｂについても同様である。
【００６２】
・「昇圧回路」としては、トランス１２及び全波整流回路１４の備える素子の一部を流用して構成されるものに限らない。例えば、上記第１の実施形態の図１において、平滑コンデンサ１６及び負荷２２の間に設けられる昇圧回路（昇圧チョッパ回路）であってもよい。
【００６３】
・上記第１の実施形態において、「第１の高電位側素子」及び「第２の高電位側素子」としては、ダイオードに限らず、例えばサイリスタであってもよい。
【００６４】
・「スイッチング回路」としては、フルブリッジ回路に限らず、例えば、一対のスイッチング素子の直列接続体を備えるハーフブリッジ回路であってもよい。
【００６５】
・コンバータＣＮＶが搭載される充電器としては、車両に搭載されるものに限らず、例えば、住宅に設置されるものであってもよい。
【符号の説明】
【００６６】
１０…フルブリッジ回路、１２…トランス、１２ａ…１次コイル、１２ｂ…２次コイル、１２ｃ…インダクタ、１４…全波整流回路、Ｓｌａ…第１の昇圧用スイッチング素子、Ｓｌｂ…第２の昇圧用スイッチング素子、Ｄｈａ…第１のダイオード、Ｄｈｂ…第２のダイオード、Ｑ１〜Ｑ４…第１〜第４のスイッチング素子。
【図１】
2014176241.tif 000003
【図２】
2014176241.tif 000004
【図３】
2014176241.tif 000005
【図４】
2014176241.tif 000006
【図５】
2014176241.tif 000007
【図６】
2014176241.tif 000008
【図７】
2014176241.tif 000009
【図８】
2014176241.tif 000010
【図９】
2014176241.tif 000011
【図１０】
2014176241.tif 000012
【図１１】
2014176241.tif 000013
【図１２】
2014176241.tif 000014
【図１３】
2014176241.tif 000015