(57)【要約】【課題】配線層の信頼性を低下することなく水素アニールによる回復効果を十分に発揮しうる半導体装置及びその製造方法を提供する。【解決手段】Ｔｉターゲットが配置されたチャンバ内に処理対象の基板を搬入しない状態で、チャンバ内にスパッタガスを導入してＴｉターゲットをスパッタリングする工程と、チャンバ内に基板を搬入した後、チャンバ内に窒素ガスを含むスパッタガスを導入してＴｉターゲットをスパッタリングし、基板上に第１のＴｉＮ膜を堆積する工程と、基板をチャンバから搬出した後、第１のＴｉＮ膜上にＡｌ合金膜を堆積する工程と、Ａｌ合金膜上に、第２のＴｉＮ膜を堆積する工程と、第２のＴｉＮ膜、Ａｌ合金膜及び第１のＴｉＮ膜をパターニングし、配線層を形成する工程とを有する。【選択図】図１
2014212200.tif 000002
【特許請求の範囲】
【請求項１】
第１Ｔｉターゲットが配置された第１チャンバ内に処理対象の基板を搬入しない状態で、前記第１チャンバ内にスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングする工程と、
前記第１チャンバ内に前記基板を搬入した後、前記第１チャンバ内に窒素ガスを含むスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングし、前記基板上に第１のＴｉＮ膜を堆積する工程と、
前記基板を前記第１チャンバから搬出した後、前記第１のＴｉＮ膜上にＡｌ合金膜を堆積する工程と、
前記Ａｌ合金膜上に、第２のＴｉＮ膜を堆積する工程と、
前記第２のＴｉＮ膜、前記Ａｌ合金膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２のＴｉＮ膜を堆積する工程は、第２Ｔｉターゲットが配置された第２チャンバ内に前記基板を搬入しない状態で、前記第２チャンバ内にスパッタガスを導入して前記第２Ｔｉターゲットをスパッタリングする工程と、前記第２チャンバ内に前記基板を搬入した後、前記第２チャンバ内に窒素ガスを含むスパッタガスを導入して前記第２Ｔｉターゲットをスパッタリングし、前記Ａｌ合金膜上に前記第２のＴｉＮ膜を堆積する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項３】
基板上に、窒素含有量が第１の値である第１のＴｉＮ膜と、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜を順次堆積する工程と、
前記第２のＴｉＮ膜上に、Ａｌ合金膜を堆積する工程と、
前記Ａｌ合金膜上に、第３のＴｉＮ膜を堆積する工程と、
前記第３のＴｉＮ膜、前記Ａｌ合金膜、前記第２のＴｉＮ膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記第１のＴｉＮ膜及び前記第２のＴｉＮ膜を堆積する工程は、第１Ｔｉターゲットが配置された第１チャンバ内に前記基板を搬入しない状態で、前記第１チャンバ内にスパッタガスを導入し、前記第１Ｔｉターゲットをスパッタリングする工程と、前記第１チャンバ内に前記基板を搬入した後、前記第１チャンバ内に窒素ガスを含むスパッタガスを導入し、前記第１Ｔｉターゲットをスパッタリングする工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項３又は４記載の半導体装置の製造方法において、
前記第３のＴｉＮ膜を堆積する工程では、窒素含有量が第３の値である第４のＴｉＮ膜と、窒素含有量が前記第３の値よりも大きい第４の値である前記第３のＴｉＮ膜を順次堆積する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記第４のＴｉＮ膜及び前記第３のＴｉＮ膜を堆積する工程は、第２Ｔｉターゲットが配置された第２チャンバ内に前記基板を搬入しない状態で、前記第２チャンバ内にスパッタガスを導入し、前記第２Ｔｉターゲットをスパッタリングする工程と、前記第２チャンバ内に前記基板を搬入した後、前記第２チャンバ内に窒素ガスを含むスパッタガスを導入し、前記第２Ｔｉターゲットをスパッタリングする工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
窒素含有量が第１の値である第１のＴｉＮ膜と、
前記第１のＴｉＮ膜上に形成され、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜と、
前記第２のＴｉＮ膜上に形成されたＡｌ合金膜と、
前記Ａｌ合金膜上に形成された第３のＴｉＮ膜と
を含む配線層を有する
ことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記Ａｌ合金膜と前記第３のＴｉＮ膜との間に、窒素含有量が第３の値である第４のＴｉＮ膜を更に有し、
前記第３のＴｉＮ膜は、窒素含有量が前記第３の値よりも大きい第４の値である
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、多層配線の層間絶縁膜には、配線段差間の埋め込み性に優れた絶縁膜が用いられている。このような絶縁膜の成膜には、高密度プラズマＣＶＤ法が用いられることが多く、そのためにＭＯＳトランジスタ特性を変動させるダメージ（プラズマダメージ：ＰＩＤ（Plasma Induced Damage））が成膜時に配線層及びコンタクトホールを通じて導入されることがある。プラズマダメージは、高密度プラズマＣＶＤのみならず、プラズマを用いるその他の工程において導入されることもある。このため、ＭＯＳトランジスタに導入されたプラズマダメージを回復させるための処理として、水素を含有する雰囲気中での熱処理（水素アニール）が最終工程において行われている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０８−２５０４９５号公報
【特許文献２】特開平０９−３２６４９０号公報
【特許文献３】特開２００７−３１１４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ａｌ合金配線では、信頼性向上のためにＡｌ合金膜の下層にＴｉ膜が配置されることがあるが、Ｔｉの水素吸蔵効果のために、水素アニールにより十分に回復できないことがあった。特に、Ａｌ合金配線の積層数が増すほどにＴｉ膜のトータル膜厚が増加して水素吸蔵効果も増大するため、水素アニールによる回復効果は低くなっていた。この対応策として、層間絶縁膜を形成する度毎に水素アニールを行うことも考えられるが、工程数の増加に伴うコストの増加やパーティクル数の増加が懸念される。また、Ａｌ合金膜の下層のＴｉ膜を除去すれば、配線信頼性が低下してしまう。
【０００５】
本発明の目的は、配線層の信頼性を低下することなく水素アニールによる回復効果を十分に発揮しうる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の一観点によれば、第１Ｔｉターゲットが配置された第１チャンバ内に処理対象の基板を搬入しない状態で、前記第１チャンバ内にスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングする工程と、前記第１チャンバ内に前記基板を搬入した後、前記第１チャンバ内に窒素ガスを含むスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングし、前記基板上に第１のＴｉＮ膜を堆積する工程と、前記基板を前記第１チャンバから搬出した後、前記第１のＴｉＮ膜上にＡｌ合金膜を堆積する工程と、前記Ａｌ合金膜上に、第２のＴｉＮ膜を堆積する工程と、前記第２のＴｉＮ膜、前記Ａｌ合金膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程とを有する半導体装置の製造方法が提供される。
【０００７】
また、実施形態の他の観点によれば、基板上に、窒素含有量が第１の値である第１のＴｉＮ膜と、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜を順次堆積する工程と、前記第２のＴｉＮ膜上に、Ａｌ合金膜を堆積する工程と、前記Ａｌ合金膜上に、第３のＴｉＮ膜を堆積する工程と、前記第３のＴｉＮ膜、前記Ａｌ合金膜、前記第２のＴｉＮ膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程とを有する半導体装置の製造方法が提供される。
【０００８】
また、実施形態の更に他の観点によれば、窒素含有量が第１の値である第１のＴｉＮ膜と、前記第１のＴｉＮ膜上に形成され、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜と、前記第２のＴｉＮ膜上に形成されたＡｌ合金膜と、前記Ａｌ合金膜上に形成された第３のＴｉＮ膜とを含む配線層を有する半導体装置が提供される。
【発明の効果】
【０００９】
開示の半導体装置及びその製造方法によれば、配線信頼性を損なうことなく、配線層における水素の吸収を抑制することができる。これにより、水素アニールによるＭＯＳトランジスタの特性回復効果を十分に発揮することができ、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、一実施形態による半導体装置の構造を示す概略断面図である。
【図２】図２は、本実施形態による半導体装置における配線層の構造を示す概略断面図である。
【図３】図３は、典型的な配線層の構造を示す概略断面図である。
【図４】図４は、ＡｌＣｕ配線の下地膜と（１１１）配向性との関係を示すグラフである。
【図５】図５は、実施形態の変形例による半導体装置の構造を示す概略断面図である。
【図６】図６は、実施形態の変形例による半導体装置における配線層の構造を示す概略断面図である。
【図７】図７は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図８】図８は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図９】図９は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１０】図１０は、一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１１】図１１は、一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１２】図１２は、一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１３】図１３は、一実施形態による半導体装置の製造方法におけるＴｉＮ膜の堆積方法を示す概略図である。
【図１４】図１４は、典型的なＴｉＮ膜の堆積方法を示す概略図である。
【図１５】一実施形態による半導体装置の製造方法によってＴｉＮ膜を堆積した際のチャンバ内壁への堆積膜の構造を説明する図である。
【図１６】図１６は、ＴｉＮ膜の成膜条件と配線層欠陥との関係を示すグラフである。
【発明を実施するための形態】
【００１１】
一実施形態による半導体装置及びその製造方法について図１乃至図１６を用いて説明する。
【００１２】
図１は、本実施形態による半導体装置の構造を示す概略断面図である。図２は、本実施形態による半導体装置における配線層の構造を示す概略断面図である。図３は、典型的な配線層の構造を示す概略断面図である。図４は、ＡｌＣｕ配線の下地膜と（１１１）配向性との関係を示すグラフである。図５は、本実施形態の変形例による半導体装置の構造を示す概略断面図である。図６は、本実施形態の変形例による半導体装置における配線層の構造を示す概略断面図である。図７乃至図１２は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１３は、本実施形態による半導体装置の製造方法におけるＴｉＮ膜の堆積方法を示す概略図である。図１４は、典型的なＴｉＮ膜の堆積方法を示す概略図である。図１５は、本実施形態による半導体装置の製造方法によってＴｉＮ膜を堆積した際のチャンバ内壁への堆積膜の構造を説明する図である。図１６は、ＴｉＮ膜の成膜条件と配線層欠陥との関係を示すグラフである。
【００１３】
はじめに、本実施形態による半導体装置の構造について図１乃至図６を用いて説明する。
【００１４】
シリコン基板１０には、活性領域を画定する素子分離絶縁膜１２が形成されている。シリコン基板１０の活性領域には、シリコン基板１０上にゲート絶縁膜１４を介して形成されたゲート電極１６と、ゲート電極１８の両側のシリコン基板１０内に形成されたソース／ドレイン領域１８とを有するＭＯＳトランジスタ２０が形成されている。
【００１５】
ＭＯＳトランジスタ２０が形成されたシリコン基板１０上には、層間絶縁膜２６が形成されている。層間絶縁膜２６には、ゲート電極１６に接続されたコンタクトプラグ３０が埋め込まれている。層間絶縁膜２６上には、コンタクトプラグ３０に接続して、ＴｉＮ（窒化チタン）膜３２と、ＡｌＣｕ膜３４と、Ｔｉ（チタン）膜３６と、ＴｉＮ膜３８との積層膜よりなる配線層４２が形成されている。
【００１６】
配線層４２が形成された層間絶縁膜２６上には、層間絶縁膜４４が形成されている。層間絶縁膜４４には、配線層４２に接続されたコンタクトプラグ４６が埋め込まれている。層間絶縁膜４４上には、コンタクトプラグ４６に接続して、ＴｉＮ膜４８と、ＡｌＣｕ膜５０と、Ｔｉ膜５２と、ＴｉＮ膜５４との積層膜よりなる配線層５８が形成されている。
【００１７】
配線層５８が形成された層間絶縁膜４４上には、層間絶縁膜６０が形成されている。層間絶縁膜６０には、配線層５８に接続されたコンタクトプラグ６２が埋め込まれている。層間絶縁膜６０上には、コンタクトプラグ６２に接続して、ＴｉＮ膜６４と、ＡｌＣｕ膜６６と、Ｔｉ膜６８と、ＴｉＮ膜７０との積層膜よりなる配線層７４が形成されている。
【００１８】
配線層７４が形成された層間絶縁膜６０上には、カバー絶縁膜７６が形成されている。
【００１９】
このように、本実施形態による半導体装置は、図２に示すように、各メタル配線層８０（配線層４２，５８，７４に相当）が、ＴｉＮ膜８２と、Ａｌ合金膜８８と、Ｔｉ膜９０と、ＴｉＮ膜９２とを有している。ここで、ＴｉＮ膜８２は、配線層４２のＴｉＮ膜３２、配線層５８のＴｉＮ膜４８、配線層７４のＴｉＮ膜６４に対応する。Ａｌ合金膜８８は、配線層４２のＡｌＣｕ膜３４、配線層５８のＡｌＣｕ膜５０、配線層７４のＡｌＣｕ膜６６に対応する。Ｔｉ膜９０は、配線層４２のＴｉ膜３６、配線層５８のＴｉ膜５２、配線層７４のＴｉ膜６８に対応する。ＴｉＮ膜９２は、配線層４２のＴｉＮ膜３８、配線層５８のＴｉＮ膜５４、配線層７４のＴｉＮ膜７０に対応する。
【００２０】
下層側のＴｉＮ膜８２は、図２に示すように、窒素含有量が第１の値であるＴｉＮ膜８４と、ＴｉＮ膜８４上に形成され、窒素含有量が第１の値よりも大きい第２の値であるＴｉＮ膜８６とを有している。なお、図２において、ＴｉＮ膜８４とＴｉＮ膜８６とが別々の層であるように記載しているが、ＴｉＮ膜８２とＴｉＮ膜８４との間の境界部分における窒素含有量は、必ずしも不連続に変化している必要はなく、徐々に変化していてもよい。
【００２１】
ＴｉＮ膜８４の窒素含有量（第２の値）は、典型的には、通常のＴｉＮ膜の窒素含有量であり、例えば６０％程度である。これに対し、ＴｉＮ膜８２の窒素含有量（第１の値）は、５０％程度である。ＴｉＮ膜８２は、通常のＴｉＮ膜よりもＴｉリッチなＴｉＮ膜である。第１の値は、０より大きく、第２の値未満である。
【００２２】
Ａｌ材料を用いた典型的なメタル配線層１１０は、例えば図３に示すように、Ｔｉ膜１１２と、ＴｉＮ膜１１４と、Ａｌ合金膜１１６と、Ｔｉ膜１１８と、ＴｉＮ膜１２０との積層膜により形成されている。ＴｉＮ膜１２０上には、ＳｉＯＮ膜（図示せず）等の絶縁膜が形成されることもある。
【００２３】
このように、典型的なメタル配線層１１０では、Ａｌ合金膜１１６の下地に、Ｔｉ膜１１２と、ＴｉＮ膜１１４とを形成している。これは、層間絶縁膜上に堆積したＴｉ膜１１２が（１１１）配向膜になることにより、その上に（１１１）配向性の高いＴｉＮ膜１１４及びＡｌ合金膜１１６を堆積できるからである。Ａｌ合金膜は、（１１１）配向性が高いほどエレクトロマイグレーション耐性が高いことが知られており、より（１１１）配向性の高い膜を堆積することが望まれる。Ａｌ合金膜の下地にＴｉ膜１１２を形成しないと、層間絶縁膜上に堆積したＴｉＮ膜１１４は（１１１）配向膜とはならず、その上に（１１１）配向性の高いＡｌ合金膜を堆積することは困難である。
【００２４】
一方、Ｔｉ膜等の高融点金属膜や、メタル配線層１１０の最上部に形成されるＳｉＯＮ膜は、水素吸蔵効果が極めて高い。このため、ウェーハプロセスの最終段階で水素アニールを行った場合、これらＴｉ膜やＳｉＯＮ膜に水素が吸収され、ＭＯＳトランジスタ２０に十分な水素を供給できないことがある。この結果、バックエンドプロセスの際にＭＯＳトランジスタ２０等に導入されるプラズマダメージを水素アニールによって十分に回復できず、所望の特性のＭＯＳトランジスタ２０が得られないことがある。また、メタル配線層の層数が増加すると、Ｔｉ膜やＳｉＯＮ膜のトータル膜厚が増加して水素吸蔵効果がより高くなるため、水素アニールの効果は更に低下する。
【００２５】
また、水素アニールの効果を向上するために、配線層を形成する度毎に水素アニールを行うことも考えられるが、この場合、工程数の増加によって製造コストが上昇することに加え、デバイス上に付着するパーティクル数の増加も懸念される。
【００２６】
この点、本実施形態による半導体装置では、Ａｌ合金膜８８の下層側のＴｉ膜１１２の代わりにＴｉリッチなＴｉＮ膜８４を形成しているため、Ｔｉ膜１１２を形成しない分、水素吸蔵効果を低減することができる。
【００２７】
また、Ｔｉ膜１１２の代わりにＴｉリッチなＴｉＮ膜８４を形成することで、Ｔｉ膜１１２を形成せずにＴｉＮ膜１１４を形成する場合と比較して、Ａｌ合金膜８８の（１１１）配向性を向上することができる。
【００２８】
図４は、ＡｌＣｕ膜の下地として、Ｔｉ膜を形成せずにＴｉＮ膜を形成した場合（図中、「Ｔｉ雰囲気＿無」）と、ＴｉリッチなＴｉＮ膜上にＴｉＮ膜を形成した場合（図中、「Ｔｉ雰囲気＿有」）とにおけるＡｌＣｕ膜の（１１１）配向性を比較したグラフである。
【００２９】
図４に示すように、ＴｉＮ膜の下層にＴｉリッチなＴｉＮ膜を形成することで、Ｔｉ膜を形成しない場合と比較して、ＡｌＣｕ膜の（１１１）配向性を３５％程度高めることができる。
【００３０】
図１に示す本実施形態による半導体装置では、Ａｌ合金膜８８上に、Ｔｉ膜９０及びＴｉＮ膜９２を形成している。これは、Ａｌ合金膜８８上にＴｉ膜９０とＴｉＮ膜９２との積層膜を形成することで、エレクトロマイグレーション耐性を向上できるからである。
【００３１】
ただし、Ｔｉ膜９０による水素吸蔵効果が無視できないような場合には、Ｔｉ膜９０をも削除して、Ａｌ合金膜８８上にＴｉＮ膜９２を直に形成するようにしてもよい。
【００３２】
例えば、図５に示すように、配線層４２を、ＴｉＮ膜３２と、ＡｌＣｕ膜３４と、ＴｉＮ膜４０との積層膜により形成してもよい。また、配線層５８を、ＴｉＮ膜４８と、ＡｌＣｕ膜５０と、ＴｉＮ膜５６との積層膜により形成してもよい。また、配線層７４を、ＴｉＮ膜６４と、ＡｌＣｕ膜６６と、ＴｉＮ膜７２との積層膜により形成してもよい。
【００３３】
また、上層のＴｉＮ膜９２（ＴｉＮ膜４０，５６，７２に対応）は、ＴｉＮ膜８２と同様、窒素含有量が第３の値であるＴｉＮ膜９４と、ＴｉＮ膜９４上に形成され、窒素含有量が第３の値よりも大きい第４の値であるＴｉＮ膜９６とを有するようにしてもよい（図６参照）。
【００３４】
なお、図１及び図５には３層のメタル配線層を有する半導体装置を示したが、メタル配線層の層数は、これに限定されるものではない。また、必ずしも総てのメタル配線層を同じ構造にする必要はなく、一部の配線層について図２又は図６の構造にするようにしてもよい。
【００３５】
また、図２の配線構造を採用するか図６の配線構造を採用するかについては、水素吸蔵効果の抑制の面からの要求と、エレクトロマイグレーション耐性の向上の面からの要求との双方を考慮し、所望の特性が得られるように適宜選択することが望ましい。
【００３６】
次に、本実施形態による半導体装置の製造方法について図７乃至図１６を用いて説明する。なお、ここでは３層のメタル配線層（配線層４２，５８，７４）を有する半導体装置を例にして説明するが、メタル配線層の層数は、適宜増減することができる。
【００３７】
まず、シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、活性領域を画定する素子分離絶縁膜１２を形成する。素子分離絶縁膜１２は、ＬＯＣＯＳ（LOCal Oxidation of Silicon）法により形成してもよい。
【００３８】
次いで、素子分離絶縁膜１２により画定された活性領域に、公知のＭＯＳトランジスタの製造方法と同様にして、ＭＯＳトランジスタ２０を形成する。ＭＯＳトランジスタ２０は、シリコン基板１０上にゲート絶縁膜１４を介して形成されたゲート電極１６と、ゲート電極１６の両側の半導体基板１０内に形成されたソース／ドレイン領域１８とを有している。ＭＯＳトランジスタ２０の構造は、特に限定されるものではなく、ロジック回路に用いられる通常の単層ゲートトランジスタのほか、フラッシュメモリのようなスタックゲート構造のトランジスタでもよい。ここでは、単層ゲートのＭＯＳトランジスタを例示し、ゲート電極１６の上面にはシリコン酸化膜２２が形成され、ゲート電極１６の側壁にはサイドウォール絶縁膜２４が形成されているものとする（図７（ａ））。
【００３９】
次いで、ＭＯＳトランジスタ２０が形成されたシリコン基板１０上に、例えばＣＶＤ法により例えばシリコン酸化膜（ＳｉＯ２）を形成する。
【００４０】
次いで、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法によりこのシリコン酸化膜の表面を研磨して平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜２６を形成する。
【００４１】
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２６及びシリコン酸化膜２２に、ゲート電極２６に達するコンタクトホール２８を形成する。なお、ここではゲート電極２６に達するコンタクトホール２８のみを示すが、ソース／ドレイン領域１８に達するコンタクトホールを同時に形成してもよい。
【００４２】
次いで、全面に例えばＣＶＤ法により、例えば膜厚１０ｎｍのＴｉ膜と、例えば膜厚７ｎｍのＴｉＮ膜と、例えば膜厚３００ｎｍのＷ（タングステン）膜とを、順次堆積する。
【００４３】
次いで、例えばＣＭＰ法により、層間絶縁膜２６上のＷ膜、ＴｉＮ膜及びＴｉ膜を除去し、コンタクトホール２８内に埋め込まれ、ゲート電極１６に接続されたコンタクトプラグ３０を形成する（図７（ｂ））。
【００４４】
次いで、層間絶縁膜２６上に、例えばスパッタ法により、例えば膜厚３０ｎｍのＴｉＮ膜３２と、例えば膜厚３００ｎｍのＡｌＣｕ膜３４と、例えば膜厚５ｎｍのＴｉ膜３６と、例えば膜厚７０ｎｍのＴｉＮ膜３８とを、順次堆積する（図８（ａ））。
【００４５】
ＴｉＮ膜３２は、前述のように、窒素含有量が第１の値であるＴｉＮ膜８４と、ＴｉＮ膜８４上に形成され、窒素含有量が第１の値よりも大きい第２の値であるＴｉＮ膜８６とを有している（図２参照）。
【００４６】
このような構造のＴｉＮ膜３２は、例えば以下のようにして形成する。
【００４７】
まず、ＴｉＮ膜３２を堆積するスパッタ装置のチャンバ１００内に処理対象のウェーハを搬入する前に、チャンバ１００内にスパッタガス、例えばＡｒガスを導入し、スパッタガス分子でＴｉターゲット１０４をスパッタする。スパッタ前の状態においてＴｉターゲット１０４の表面は若干窒化（ＴｉＮが形成）されているが、このスパッタ工程においてＴｉターゲット１０４表面のＴｉＮは除去される。また、チャンバ１００の内壁は、Ｔｉ膜でコーティングされる。このとき、ウェーハステージ１０２上はシャッタ１０６で覆っておき、ウェーハステージ１０２上に成膜されるのを防止することが望ましい（図１３（ａ）参照）。
【００４８】
この前処理の処理時間は、特に限定されるものではないが、チャンバ１００内壁に堆積されるＴｉ膜の膜厚が、堆積しようとするＴｉＮ膜３２の膜厚の２倍程度となる時間とすることが望ましい。例えば、３０ｎｍのＴｉＮ膜３２を堆積する場合、チャンバ１００内壁に６０ｎｍ程度のＴｉ膜が堆積される時間とする。
【００４９】
具体的には、例えば、ＤＣパワーを１０００Ｗ、Ａｒガス流量を１５ｓｃｃｍ、ヒータ温度を常温、チャンバ内圧力を２．０ｍＴｏｒｒとし、Ｔｉターゲットをスパッタする。
【００５０】
上述の前処理を行った後、チャンバ１００内にウェーハ１０８（シリコン基板１０）を搬入する。
【００５１】
次いで、チャンバ１００内に窒素（Ｎ２）ガスを含むスパッタガス、例えばＡｒガスとＮ２ガスとの混合ガスやＮ２ガスを導入し、スパッタガス分子でＴｉターゲット１０４をスパッタする。スパッタされたＴｉはＮ２ガスで窒化されてＴｉＮとなり、ウェーハ１０８上に堆積される。
【００５２】
この際、Ｔｉターゲット１０４の表面のＴｉＮは除去されており、また、チャンバ１００の内壁はＴｉでコーティングされているため、ＴｉＮ膜の成膜の初期段階には、Ｔｉ組成の多い（Ｔｉリッチな）ＴｉＮ膜（ＴｉＮ膜８４）が堆積される。成膜時間の経過とともに、Ｔｉターゲット１０４の表面が窒化され、また、チャンバ１００内壁はＴｉＮ膜でコーティングされるため、堆積されるＴｉＮ膜の窒素含有量は増加しそして安定する。これにより、ＴｉＮ膜８４上には、ＴｉＮ膜８４よりも窒素含有量の多いＴｉＮ膜８６が堆積される（図１３（ｂ）参照）。
【００５３】
具体的には、例えば、ＤＣパワーを８００Ｗ、Ｎ２ガス流量を９０ｓｃｃｍ、ヒータ温度を常温、チャンバ内圧力を３．８ｍＴｏｒｒとし、ＴｉターゲットをスパッタすることによりＴｉＮ膜３２を堆積する。
【００５４】
なお、典型的なＴｉＮ膜の堆積方法では、例えば図１４に示すように、チャンバ１００内にウェーハ１０８を搬入した後、チャンバ１００内にＡｒガス及びＮ２ガスを導入し、表面が窒化されたＴｉターゲット１０４をＡｒ分子でスパッタする。スパッタされたＴｉはＮ２ガスで窒化されてＴｉＮとなり、ウェーハ１０８上に堆積される。
【００５５】
前述のように、典型的なメタル配線構造では、Ａｌ合金膜の下地に、Ｔｉ膜と、ＴｉＮ膜とを形成する。これは、層間絶縁膜２６上に堆積したＴｉ膜が（１１１）配向膜になることにより、その上に（１１１）配向性の高いＴｉＮ膜及びＡｌ膜合金膜を堆積できるからである。Ａｌ合金膜の下地にＴｉ膜を形成しないと、層間絶縁膜２６上に堆積したＴｉＮ膜は（１１１）配向膜とはならず、その上に（１１１）配向性の高いＡｌ膜合金膜を堆積することは困難である。
【００５６】
この点、本実施形態による半導体装置の製造方法では、ＴｉＮ膜３２の堆積初期段階に、ＴｉリッチなＴｉＮ膜（ＴｉＮ膜８４）を堆積している。このようにすることで、下地にＴｉ膜が形成されていなくても、（１１１）配向性の高いＴｉＮ膜３２を堆積することができ、その上に形成するＡｌＣｕ膜３４の（１１１）配向性を高めることができる。また、Ｔｉ膜とＴｉＮ膜との積層膜に代えてＴｉＮ膜３２を堆積することには、Ｔｉ膜の堆積工程を削除すること、すなわち製造工程数を削減する効果もある。
【００５７】
なお、図６に示すメタル配線構造を形成する際には、Ｔｉ膜３６及びＴｉＮ膜３８の代わりに、ＴｉＮ膜３２と同様の方法により、ＴｉＮ膜９４と、ＴｉＮ膜９４よりも窒素含有量の多いＴｉＮ膜９６とを堆積すればよい。ＴｉＮ膜９４，９６は、ＴｉＮ膜３２と同様の方法により堆積することができる。
【００５８】
図１３に示す方法によりＴｉＮ膜３２を形成することには、パーティクルの発生を抑制する効果もある。前述のように、チャンバ１００の内壁には、ＴｉＮ膜３２の堆積初期段階でＴｉ膜が堆積され、その後にＴｉＮ膜が堆積される。ＴｉＮ膜３２の堆積を繰り返し行うと、チャンバ１００の内壁には、例えば図１５に示すように、Ｔｉ膜とＴｉＮ膜とが交互に積層される。各層のＴｉ膜及びＴｉＮ膜の膜厚は薄く、大きなストレスを生まないため、ストレスによって膜がチャンバ１００内壁から剥離してパーティクルとなるのを防止することができる。
【００５９】
図１６は、本実施形態の方法でＴｉＮ膜を堆積した場合（図中、Ｔｉ膜削除）と、典型的な方法でＴｉ膜とＴｉＮ膜とを堆積した場合（図中、Ｔｉ膜有）とにおける配線層欠陥を比較したグラフである。なお、縦軸の「配線層欠陥」は、単位面積当たりに付着したパーティクルの数を、通常の方法の場合を基準として正規化したものである。
【００６０】
図１６に示すように、本実施形態の方法でＴｉＮ膜を堆積することにより、通常の方法でＴｉ膜とＴｉＮ膜とを堆積した場合と比較して、配線層欠陥を半分程度に抑制することができる。
【００６１】
ＡｌＣｕ膜３４は、例えば、ＤＣパワーを１３０００Ｗ、Ａｒガス流量を１５ｓｃｃｍ、ヒータ温度を４００℃、チャンバ内圧力を２．０ｍＴｏｒｒとし、ＡｌＣｕターゲットをスパッタすることにより堆積する。Ｔｉ膜３６は、例えば、ＤＣパワーを１０００Ｗ、Ａｒガス流量を１５ｓｃｃｍ、ヒータ温度を１５０℃、チャンバ内圧力を２．０ｍＴｏｒｒとし、Ｔｉターゲットをスパッタすることにより堆積する。ＴｉＮ膜３８は、例えば、ＤＣパワーを８０００Ｗ、Ａｒガス流量を１５ｓｃｃｍ、窒素流量を９０ｓｃｃｍ、ヒータ温度を１５０℃、チャンバ内圧力を３．８ｍＴｏｒｒとし、Ｔｉターゲットをスパッタすることにより堆積する。
【００６２】
次いで、フォトリソグラフィ及びドライエッチングにより、ＴｉＮ膜３８、Ｔｉ膜３６、ＡｌＣｕ膜３４及びＴｉＮ膜３２をパターニングし、これらの積層膜よりなりコンタクトプラグ３０に接続された配線層４２を形成する（図８（ｂ））。
【００６３】
次いで、高密度プラズマ（ＨＤＰ：High Density Plasma）ＣＶＤ法により、例えば膜厚７００ｎｍのシリコン酸化膜を堆積する。；
次いで、例えばプラズマＣＶＤ法により、ＴＥＯＳを原料に用い、例えば膜厚１０００ｎｍのシリコン酸化膜を堆積する。
【００６４】
次いで、例えばＣＭＰ法によりこのシリコン酸化膜の表面を研磨して平坦化し、シリコン酸化膜よりなり表面が平坦化された層間絶縁膜４４を形成する。
【００６５】
次いで、図７（ｂ）に示す工程と同様にして、層間絶縁膜４４に埋め込まれ、配線層４２に接続されたコンタクトプラグ４６を形成する（図９（ａ））。
【００６６】
次いで、図８（ａ）〜図８（ｂ）に示す工程と同様にして、層間絶縁膜４４上に、ＴｉＮ膜４８、ＡｌＣｕ膜５０、Ｔｉ膜５２及びＴｉＮ膜５４の積層膜よりなり、コンタクトプラグ４６に接続された配線層５８を形成する（図９（ｂ））。
【００６７】
次いで、図９（ａ）に示す工程と同様にして、層間絶縁膜６０と、層間絶縁膜６０に埋め込まれ、配線層５８に接続されたコンタクトプラグ６２とを形成する（図１０）。
【００６８】
次いで、図８（ａ）〜図８（ｂ）に示す工程と同様にして、層間絶縁膜６０上に、ＴｉＮ膜６４、ＡｌＣｕ膜６６、Ｔｉ膜６８及びＴｉＮ膜７０の積層膜よりなり、コンタクトプラグ６２に接続された配線層７４を形成する（図１１）。
【００６９】
次いで、ＨＤＰ−ＣＶＤ法により、例えば膜厚７００ｎｍのシリコン酸化膜を堆積する。
【００７０】
次いで、例えばプラズマＣＶＤ法により、例えば膜厚５００ｎｍのシリコン窒化膜を堆積する。
【００７１】
これにより、シリコン酸化膜とシリコン窒化膜との積層構造よりなるカバー絶縁膜７６を形成する。
【００７２】
次いで、フォトリソグラフィ及びドライエッチングにより、カバー絶縁膜７６に、パッド電極（図示せず）に達するパッド開口部（図示せず）を形成する。
【００７３】
次いで、水素を含む雰囲気中で熱処理（水素アニール）を行い、多層配線形成過程のプラズマ工程においてＭＯＳトランジスタに導入されたダメージを除去する（図）。水素を含む雰囲気としては、例えば、水素と窒素とを含むフォーミングガスを用いることができる。
【００７４】
この際、配線層４２，５８，７４は、ＡｌＣｕ膜の下層のＴｉ膜が除去されているため、Ｔｉ膜による水素の吸収を抑制し、水素を効率的にＭＯＳトランジスタ２０まで到達させることができる。これにより、ＭＯＳトランジスタ２０の特性劣化を十分に回復し、半導体装置の信頼性を向上することができる。配線層４２，５８，７４に図６に示す配線構造を適用すれば、多層配線層における水素の吸収を更に抑制することができる。
【００７５】
また、多層配線層における水素の吸収を抑制することで、水素アニールの回数を減らす（例えば、カバー絶縁膜７６の形成後に１回だけ行う）ことが可能となる。これにより、工程数増加に伴う製造コストの上昇や、デバイス上に付着するパーティクル数の増加を抑制することができる。
【００７６】
このように、本実施形態によれば、Ａｌ合金膜の下地に、Ｔｉ膜に代えてＴｉリッチなＴｉＮ膜を配置するので、Ａｌ合金膜の（１１１）配向性を損なうことなく、配線層における水素の吸収を抑制することができる。これにより、水素アニールによるＭＯＳトランジスタの特性回復効果を十分に発揮することができ、半導体装置の信頼性を向上することができる。また、水素アニールを行う回数を減らすことができるため、製造コストの増加やパーティクル数の増加を抑制することができる。
【００７７】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【００７８】
例えば、上記実施形態に記載した半導体装置の構造、構成材料、製造条件等は、一例を示したものにすぎず、当業者の技術常識等に応じて適宜修正や変更が可能である。
【００７９】
例えば、上記実施形態では、ＴｉＮ膜の堆積の前処理を工夫することによってＴｉＮ膜の下層部分にＴｉリッチなＴｉＮ膜を形成する方法を示したが、ＴｉＮ膜の堆積方法は、これに限定されるものではない。例えば、窒素含有量が第１の値であるＴｉＮ膜８４と、窒素含有量が第１の値よりも大きい第２の値であるＴｉＮ膜８６とを、スパッタリングの条件、例えばガス流量等を適宜調整することにより、順次堆積するようにしてもよい。
【００８０】
また、上記実施形態では、配線層を形成するＡｌ合金膜としてＡｌＣｕ膜を例にして説明したが、必ずしもＡｌ合金である必要はなく、また、ＡｌＣｕ膜に限定されるものでもない。例えば、ＡｌＣｕ膜の代わりに、Ａｌ膜やＡｌＳｉＣｕ膜等を用いてもよい。
【００８１】
また、上記実施形態では、カバー絶縁膜７６の形成後に１回だけ水素アニールを行う例を示したが、水素アニールは、必ずしもカバー絶縁膜７６の形成後の１回だけに限定されるものではない。例えば、層間絶縁膜を形成する度毎に水素アニールを行ってもよい。
【００８２】
なお、本明細において形成されるＴｉＮ膜３２，３８，４０，４８，５４，５６，６４，７０，７２は、何れも同一のチャンバ及び同一のＴｉターゲットを用いて形成してもよく、また異なるチャンバ及び異なるＴｉターゲットを用いて形成してもよい。
【００８３】
以上の実施形態に関し、更に以下の付記を開示する。
【００８４】
（付記１）  第１Ｔｉターゲットが配置された第１チャンバ内に処理対象の基板を搬入しない状態で、前記第１チャンバ内にスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングする工程と、
前記第１チャンバ内に前記基板を搬入した後、前記第１チャンバ内に窒素ガスを含むスパッタガスを導入して前記第１Ｔｉターゲットをスパッタリングし、前記基板上に第１のＴｉＮ膜を堆積する工程と、
前記基板を前記第１チャンバから搬出した後、前記第１のＴｉＮ膜上にＡｌ合金膜を堆積する工程と、
前記Ａｌ合金膜上に、第２のＴｉＮ膜を堆積する工程と、
前記第２のＴｉＮ膜、前記Ａｌ合金膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【００８５】
（付記２）  付記１記載の半導体装置の製造方法において、
前記第２のＴｉＮ膜を堆積する工程は、第２Ｔｉターゲットが配置された第２チャンバ内に前記基板を搬入しない状態で、前記第２チャンバ内にスパッタガスを導入して前記第２Ｔｉターゲットをスパッタリングする工程と、前記第２チャンバ内に前記基板を搬入した後、前記第２チャンバ内に窒素ガスを含むスパッタガスを導入して前記第２Ｔｉターゲットをスパッタリングし、前記Ａｌ合金膜上に前記第２のＴｉＮ膜を堆積する工程とを有する
ことを特徴とする半導体装置の製造方法。
【００８６】
（付記３）  付記２記載の半導体装置の製造方法において、
前記第１チャンバと前記第２チャンバは同一チャンバであり、前記第１Ｔｉターゲットと前記第２Ｔｉターゲットは同一ターゲットである
ことを特徴とする半導体装置の製造方法。
【００８７】
（付記４）  付記１記載の半導体装置の製造方法において、
前記第１チャンバ内に前記基板を搬入しない状態で前記第１Ｔｉターゲットをスパッタリングする工程では、前記第１チャンバの内壁にＴｉ膜を形成し、
前記基板上に前記第１のＴｉＮ膜を堆積する工程では、前記第１チャンバの内壁にＴｉＮ膜を形成する
ことを特徴とする半導体装置の製造方法。
【００８８】
（付記５）  基板上に、窒素含有量が第１の値である第１のＴｉＮ膜と、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜を順次堆積する工程と、
前記第２のＴｉＮ膜上に、Ａｌ合金膜を堆積する工程と、
前記Ａｌ合金膜上に、第３のＴｉＮ膜を堆積する工程と、
前記第３のＴｉＮ膜、前記Ａｌ合金膜、前記第２のＴｉＮ膜及び前記第１のＴｉＮ膜をパターニングし、配線層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【００８９】
（付記６）  付記５記載の半導体装置の製造方法において、
前記第１のＴｉＮ膜及び前記第２のＴｉＮ膜を堆積する工程は、第１Ｔｉターゲットが配置された第１チャンバ内に前記基板を搬入しない状態で、前記第１チャンバ内にスパッタガスを導入し、前記第１Ｔｉターゲットをスパッタリングする工程と、前記第１チャンバ内に前記基板を搬入した後、前記第１チャンバ内に窒素ガスを含むスパッタガスを導入し、前記第１Ｔｉターゲットをスパッタリングする工程とを有する
ことを特徴とする半導体装置の製造方法。
【００９０】
（付記７）  付記５又は６記載の半導体装置の製造方法において、
前記第３のＴｉＮ膜を堆積する工程では、窒素含有量が第３の値である第４のＴｉＮ膜と、窒素含有量が前記第３の値よりも大きい第４の値である前記第３のＴｉＮ膜を順次堆積する
ことを特徴とする半導体装置の製造方法。
【００９１】
（付記８）  付記７記載の半導体装置の製造方法において、
前記第４のＴｉＮ膜及び前記第３のＴｉＮ膜を堆積する工程は、第２Ｔｉターゲットが配置された第２チャンバ内に前記基板を搬入しない状態で、前記第２チャンバ内にスパッタガスを導入し、前記第２Ｔｉターゲットをスパッタリングする工程と、前記第２チャンバ内に前記基板を搬入した後、前記第２チャンバ内に窒素ガスを含むスパッタガスを導入し、前記第２Ｔｉターゲットをスパッタリングする工程とを有する
ことを特徴とする半導体装置の製造方法。
【００９２】
（付記９）  付記８記載の半導体装置の製造方法において、
前記第１チャンバと前記第２チャンバは同一チャンバであり、前記第１Ｔｉターゲットと前記第２Ｔｉターゲットは同一ターゲットである
ことを特徴とする半導体装置の製造方法。
【００９３】
（付記１０）  付記１乃至９のいずれか１項に記載の半導体装置の製造方法において、
前記配線層を形成する工程の後、水素を含む雰囲気中で熱処理を行う工程を更に有する
ことを特徴とする半導体装置の製造方法。
【００９４】
（付記１１）  窒素含有量が第１の値である第１のＴｉＮ膜と、
前記第１のＴｉＮ膜上に形成され、窒素含有量が前記第１の値よりも大きい第２の値である第２のＴｉＮ膜と、
前記第２のＴｉＮ膜上に形成されたＡｌ合金膜と、
前記Ａｌ合金膜上に形成された第３のＴｉＮ膜と
を含む配線層を有する
ことを特徴とする半導体装置。
【００９５】
（付記１２）  付記１１記載の半導体装置において、
前記Ａｌ合金膜と前記第３のＴｉＮ膜との間に、窒素含有量が第３の値である第４のＴｉＮ膜を更に有し、
前記第３のＴｉＮ膜は、窒素含有量が前記第３の値よりも大きい第４の値である
ことを特徴とする半導体装置。
【００９６】
（付記１３）  付記１１記載の半導体装置において、
前記Ａｌ合金膜と前記第３のＴｉＮ膜との間に、Ｔｉ膜を更に有する
ことを特徴とする半導体装置。
【符号の説明】
【００９７】
１０…シリコン基板
１２…素子分離絶縁膜
１４…ゲート絶縁膜
１６…ゲート電極
１８…ソース／ドレイン領域
２０…ＭＯＳトランジスタ
２２…シリコン酸化膜
２４…サイドウォール絶縁膜
２６…層間絶縁膜
２８…コンタクトホール
３０，４６，６２…コンタクトプラグ
３２，３８，４０，４８，５４，５６，６４，７０，７２…ＴｉＮ膜
３４，５０，６６…ＡｌＣｕ膜
３６，５２，６８…Ｔｉ膜
４２，５８，７４…配線層
４４，６０…層間絶縁膜
７６…カバー絶縁膜
８０…メタル配線層
８４，９４…ＴｉリッチなＴｉＮ膜
８２，８６，９２，９６…ＴｉＮ膜
８８…Ａｌ合金膜
９０…Ｔｉ膜
１００…チャンバ
１０２…ウェーハステージ
１０４…Ｔｉターゲット
１０６…シャッター
１０８…ウェーハ
１１０…メタル配線層
１１２，１１８…Ｔｉ膜
１１４，１２０…ＴｉＮ膜
１１６…Ａｌ合金膜
【図１】
2014212200.tif 000003
【図２】
2014212200.tif 000004
【図３】
2014212200.tif 000005
【図４】
2014212200.tif 000006
【図５】
2014212200.tif 000007
【図６】
2014212200.tif 000008
【図７】
2014212200.tif 000009
【図８】
2014212200.tif 000010
【図９】
2014212200.tif 000011
【図１０】
2014212200.tif 000012
【図１１】
2014212200.tif 000013
【図１２】
2014212200.tif 000014
【図１３】
2014212200.tif 000015
【図１４】
2014212200.tif 000016
【図１５】
2014212200.tif 000017
【図１６】
2014212200.tif 000018