(57)【要約】【課題】実装後の密着性及び放熱性が向上し、実装の信頼性の向上に役立つフリップチップ型半導体素子を提供すること。【解決手段】  Auバンプ実装領域BR1はp側電極５の実装基板のp側電極上に実装されたバンプに接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CLに対して千鳥状に配置されており、つまり、中心線CLに対して逆方向に互い違いしている。他方、Auバンプ実装領域BR2はn側電極６の実装基板のn側電極上に実装されたバンプに接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CL上に沿って配置される。【選択図】        図３
2014160748.tif 000002
【特許請求の範囲】
【請求項１】
実装基板にフェイスダウン実装されるべき長方形のフリップチップ型半導体素子であって、
該フリップチップ型半導体素子の実装基板に接着する１列に配置された複数のバンプ実装領域の中心点の少なくとも２つは前記長方形の長手方向の中心線に対して千鳥状に配置されたフリップチップ型半導体素子。
【請求項２】
発光素子である請求項１に記載のフリップチップ型半導体素子。
【請求項３】
実装基板にフェイスダウン実装されるべき長方形のフリップチップ型半導体素子であって、
前記フリップチップ型半導体素子のp側電極及びn側電極の一方の前記実装基板に接着するバンプ実装領域は前記長方形の長手方向の中心線に対して千鳥状に配置され、
前記フリップチップ型半導体素子のp側電極及びn側電極の他方の前記実装基板に接着するバンプ実装領域は前記長方形の長手方向の中心線上に配置されたフリップチップ型半導体素子。
【請求項４】
発光素子である請求項３に記載のフリップチップ型半導体素子。
【請求項５】
請求項１〜４のいずれかに記載のフリップチップ型半導体素子と、
前記フリップチップ型半導体素子のバンプ実装領域に接着されたバンプを有する実装基板と、
前記フリップチップ型半導体素子と前記実装基板との間に充填されたアンダーフィル材と
を具備する半導体装置。
【請求項６】
請求項１〜４のいずれかに記載のフリップチップ型半導体素子の前記バンプ実装領域側を実装基板のバンプにフェイスダウン実装する工程と、
アンダーフィル材を毛細管現象により前記フリップチップ型半導体素子と前記実装基板との間に充填する工程と
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップチップ型半導体素子、フリップチップ型半導体素子を実装した半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
一般に、フリップチップ型半導体素子を実装基板にフェイスダウン実装する半導体装置の製造方法においては、フリップチップ型半導体素子の電極と実装基板の電極とを金（Au）バンプを介して接着させている（参照：特許文献１、２）。
【０００３】
上述の半導体装置の製造方法において、フリップチップ型半導体素子と実装基板との接着強度を高めて実装の信頼性を向上させるために、フリップチップ型半導体素子と実装基板との間に毛細管現象を利用して封止樹脂（アンダーフィル材）を充填している（参照：特許文献３）。すなわち、この場合、アンダーフィル材は、応力緩和、剥離防止の補強作用を果たす。特に、フリップチップ型半導体素子が発光素子である場合、アンダーフィル材は実装基板側へ漏れた光に対して反射作用を果たし、これにより、実装基板側へ漏れた光を反射させて取り出すことができる。
【０００４】
従来、フリップチップ型半導体素子が正方形であるあるいは大型である場合には、バンプをフリップチップ型半導体素子に対して対称に配置する。他方、たとえば、自動車のヘッドライトに用いられるように、フリップチップ型半導体素子が細長い長方形である場合にあって短手方向に複数のバンプたとえば互いに対向する一対のバンプを配置できない場合には、１列のバンプを長手方向の中心線上にライン状に配置する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０９４３４号公報
【特許文献２】特開２００３−８０７１号公報
【特許文献３】特開２００３−１１０１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、１列のバンプを長手方向の中心線上にライン状に配置した上述の従来の半導体装置においては、フリップチップ型半導体素子の実装基板への実装工程、あるいはアンダーフィル材を毛細管現象によりフリップチップ型半導体素子と実装基板との間に充填するアンダーフィル材充填工程において、フリップチップ型半導体素子が不安定となって傾斜することがある。この結果、密着性及び放熱性が低下し、従って、実装の信頼性が低下するという課題がある。特に、フリップチップ型半導体素子が発光素子である場合、発光むら及び光出力の低下を招くという課題もある。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために、本発明に係るフリップチップ型半導体素子は、実装基板にフェイスダウン実装されるべき長方形のフリップチップ型半導体素子であって、フリップチップ型半導体素子の実装基板に接着する１列に配置された複数のバンプ実装領域の中心点の少なくとも２つは長方形の長手方向の中心線に対して千鳥状に配置されたものである。
【０００８】
また、本発明に係る半導体装置は、上述のフリップチップ型半導体素子と、フリップチップ型半導体素子のバンプ実装領域に接着されたバンプを有する実装基板と、半導体素子と実装基板との間に充填されたアンダーフィル材とを具備するものである。
【０００９】
さらに、本発明に係る半導体装置の製造方法は、上述のフリップチップ型半導体素子のバンプ実装領域側を実装基板のバンプにフェイスダウン実装する工程と、アンダーフィル材を毛細管現象によりフリップチップ型半導体素子と実装基板との間に充填する工程とを具備するものである。
【発明の効果】
【００１０】
本発明によれば、フリップチップ型半導体素子の傾斜は長方形の長手方向の中心線に対して千鳥状に配置されたバンプによって抑制されるので、密着性及び放熱性が向上し、この結果、実装の信頼性を向上できる。特に、フリップチップ型半導体素子が発光素子である場合、発光むらを抑止でき、また、光出力を向上できる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係るフリップチップ型半導体発光素子の実施の形態を示す上面図である。
【図２】図１の半導体発光素子の断面図であって、（Ａ）はA-A線断面図、（Ｂ）はB-B線断面図である。
【図３】図１、図２のバンプ実装領域を説明するための上面図である。
【図４】本発明に係る半導体装置の製造方法を説明するためのフローチャートである。
【図５】図４のバンプ実装工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。
【図６】図４のフェイスダウン実装工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。
【図７】図４のアンダーフィル材充填工程を説明するための図であって、（Ａ）はｐ側電極側断面図、（Ｂ）はｎ側電極側断面図である。
【図８】図３の変更例を示す上面図である。
【発明を実施するための形態】
【００１２】
図１は本発明に係るフリップチップ型半導体発光素子の実施の形態を示す上面図、図２は図１の断面図であって、（Ａ）はA-A線断面図、（Ｂ）はB-B線断面図である。尚、図１、図２のフリップチップ型半導体発光素子は長方形たとえばサイズ0.2mm×1.0mm（アスペクト比（長手方向の長さ／短手方向の長さ）は5）、厚さ0.1mmの発光ダイオード（LED）素子である。尚、本発明は、長方形型の素子に有効であるが、短手方向の長さが0.2mm以下、特に0.15mm以下であって、アスペクト比が3以上の場合に特に有効である。
【００１３】
図１、図２において、サファイア基板１上にSiドープn型GaN層２、InGaN/GaN多重井戸（MQW）活性層３、Mgドープp型GaN層４が形成されている。また、p型GaN層４及びn型GaN層２上に、AgNiTiPtAuよりなるp側電極５及びTiAlTiPtAuよりなるn側電極６が形成されている。p側電極５及びn側電極６のAuバンプ実装領域BR1、BR2以外の領域を覆うように酸化シリコン（SiO２）よりなる絶縁層７が形成されている。
【００１４】
図３は図１のAuバンプ実装領域BR1、BR2の配置方法を説明するための上面図である。図３に示すように、Auバンプ実装領域BR1はp側電極５の実装基板１１（図５に図示）のp側電極１２（図５の（Ａ）に図示）上に実装されたバンプ１４に接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CLに対して千鳥状に配置されており、つまり、中心線CLに対して逆方向に互い違いしている。他方、Auバンプ実装領域BR2はn側電極６の実装基板１１（図５に図示）のp側電極１３（図５の（Ｂ）に図示）上に実装されたバンプ１４に接着されるための領域であり、フリップチップ型半導体素子の長手方向の中心線CL上に沿って配置される。
【００１５】
次に、図１、図２の半導体発光素子を含む半導体装置の製造方法を図４を参照して説明する。
【００１６】
始めに、ステップ４０１を参照すると、図１、図２の半導体発光素子を通常の方法で形成する。つまり、サファイア基板１上にn型GaN層２、InGaN/GaN MQW活性層３及びp型GaN層４をエピタキシャル成長法によって形成させ、次いで、p側電極５及びn側電極６を形成する。
【００１７】
次に、ステップ４０２を参照すると、酸化シリコン（SiO2）、窒化シリコン（Si3N4）等よりなる絶縁層７をCVD法によって全面に形成し、絶縁層７をフォトリソグラフィ／エッチング法によってバンプ実装領域BR1、BR2を開口する。
【００１８】
次に、ステップ４０３を参照すると、図５に示すごとく、実装基板１１のp側電極１２、n側電極１３上にAuバンプ１４を加圧超音波法によってボンディングする。この場合、p側電極５に対して4個のAuバンプ１４が設けられ、n側電極６に対しては2個のAuバンプ１４が設けられる。後述のフェイスダウン実装によって押しつぶされた後のAuバンプ１４の直径は約80μm、高さは約20μmである。
【００１９】
次に、ステップ４０４を参照すると、図６に示すごとく、図５のAuバンプ１４が形成された実装基板１１にフリップチップ型半導体発光素子をフェイスダウン実装する。この場合、少なくともp側電極５上のAuバンプ１４が千鳥状に配置されているので、フリップチップ型半導体素子は傾斜しない。
【００２０】
最後に、ステップ４０５を参照すると、図７に示すごとく、半導体発光素子の長手側から短手方向にエポキシ樹脂、シリコーン樹脂等よりなるアンダーフィル材１５を充填する。この場合も、フリップチップ型半導体素子は傾斜しない。この結果、アンダーフィル材１５は毛細管現象によりフリップチップ型半導体発光素子と実装基板１１との間に均一に充填される。この場合、アンダーフィル材１５は光を反射、散乱するための反射材、散乱材を含む。
【００２１】
このように、上述の実施の形態においては、フリップチップ型半導体発光素子は傾斜しないので、密着性及び放熱性を向上でき、実装の信頼性を向上できる。また、発光むら及び出力低下を抑止できる。
【００２２】
尚、上述の実施の形態においては、p側電極５側のバンプ実装領域BR1のすべてをフリップチップ型半導体素子の長手方向の中心線に対して千鳥状に配置しているが、少なくとも２つのバンプ実装領域BR1をフリップチップ型半導体素子の長手方向の中心線CLに対して千鳥状に配置すればよい。たとえば、図８に示すごとく、最外側のバンプ実装領域BR1を中心線CLに対して千鳥状に配置する。
【００２３】
また、p側電極をn側電極が囲むように配置されている場合には、n側電極のバンプ実装領域をフリップチップ型半導体素子の長手方向の中心線に対して千鳥状に配置する。
【００２４】
さらに、本発明は、上述のフリップチップ型半導体発光素子以外のフリップチップ型半導体素子、このフリップチップ型半導体素子を用いた半導体装置、及びその製造方法に適用できる。
【００２５】
さらにまた、本発明は、上述の実施の形態の自明の範囲の種々の変更例に適用し得る。
【符号の説明】
【００２６】
１：サファイア層
２：n型GaN層
３：InGaN/GaN多重井戸（MQW）活性層
４：p型GaN層
５：p側電極
６：n側電極
７：絶縁層
１１：実装基板 
１２：p側電極
１３：n側電極
１４：Auバンプ
１５：アンダーフィル材 
BR1、BR2：バンプ実装領域
CL：中心線
【図１】
2014160748.tif 000003
【図２】
2014160748.tif 000004
【図３】
2014160748.tif 000005
【図４】
2014160748.tif 000006
【図５】
2014160748.tif 000007
【図６】
2014160748.tif 000008
【図７】
2014160748.tif 000009
【図８】
2014160748.tif 000010