(57)【要約】【課題】アンダーカットの影響が少ないバンプを有する半導体素子及びその製造方法を提供する。【解決手段】本発明の半導体素子は、基板上に配置された金属配線と、金属配線の上部表面の一部を露出する開口を有するパッシベーション層上に形成されたバリア金属層及びシード金属層と、シード金属層上に形成されて側面から突出したヘム（ｈｅｍ）を有する第１めっき層と、第１めっき層上に形成された第２めっき層とを含む。本発明の半導体素子の製造方法は、シード金属層上にサイドリセスを有するフォトレジストパターンを形成する工程と、めっきを行ってサイドリセスを埋め込むヘム（ｈｅｍ）を有するめっき層を形成する工程とを含む。【選択図】図１２
2014220485.tif 000002
【特許請求の範囲】
【請求項１】
基板上に金属配線を形成する工程と、
前記金属配線の上部表面を少なくとも部分的に露出させる開口を有するパッシベーション層を形成する工程と、
前記金属配線の前記上部表面が露出した開口及び前記パッシベーション層上にバリア金属層を介してシード金属層を形成する工程と、
前記シード金属層上に、ベースレジン、架橋剤、及び溶剤を含むフォトレジスト層を形成する工程と、
前記フォトレジスト層を露光前にベークして前記フォトレジスト層に含まれる前記溶剤を少なくともその一部が前記フォトレジスト層中に残存するように除去する露光前ベーク工程と、
前記シード金属層の第１部分を露出させるバンプホールを有し、該バンプホールの側面外部方向に前記フォトレジスト層が除去されたサイドリセスを有するフォトレジストパターンを形成する工程と、
前記露出したシード金属層の前記第１部分上にめっき工程を行って前記バンプホールを少なくとも部分的に埋め込んで、前記サイドリセスを埋め込んだヘム（ｈｅｍ）を有するめっき層を形成する工程と、
前記フォトレジストパターンを除去して前記シード金属層の第２部分を露出させ、前記露出したシード金属層の前記第２部分を除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記フォトレジスト層から前記溶剤を除去する露光前ベーク工程は、前記溶剤の沸点よりも高く、前記ベースレジンのガラス転移温度よりも低い温度で前記フォトレジスト層のベークを行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記サイドリセスは、前記フォトレジストパターン直下の前記シード金属層の表面を部分的に露出させることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記ヘムは前記第１めっき層の周辺を囲むリム（ｒｉｍ）状であり、水平方向に平らな下面、傾いた上面、及び鋭いエッジを有することを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
基板上に金属配線を形成する工程と、
前記金属配線の上面の一部を露出する開口を有するパッシベーション層を形成する工程と、
前記金属配線の上面の一部及び前記パッシベーション層上にバリア金属層を介してシード金属層を形成する工程と、
前記シード金属層上に、ベースレジン、保護基、光酸発生剤、親水性高分子添加剤、及び溶剤を含むフォトレジスト層を形成する工程と、
前記シード金属層の第１部分を露出するバンプホールを有し、該バンプホールの側面から外部方向に前記フォトレジスト層を除去して形成されたサイドリセスを有するフォトレジストパターンを形成する工程と、
前記露出したシード金属層の前記第１部分上にめっき工程を行って前記バンプホールを埋め込んで、前記サイドリセスを埋め込んだヘム（ｈｅｍ）を有するめっき層を形成する工程と、
前記フォトレジストパターンを除去して前記シード金属層の第２部分を露出させ、前記露出したシード金属層の前記第２部分を除去する工程と、を有することを特徴とする半導体素子の製造方法。
【請求項６】
前記親水性高分子添加剤は、陰イオン及び陽イオンを含む線形構造を有することを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項７】
前記親水性高分子添加剤は、前記フォトレジスト層の上部で相対的に高い濃度を有し、前記シード金属層と隣接する前記フォトレジストの下部で相対的に低い濃度を有することを特徴とする請求項５に記載の半導体素子の製造方法。
【請求項８】
前記フォトレジストパターンを形成する工程は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  Ａｍｍｏｕｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）を用いて前記フォトレジスト層を現像することを含むことを特徴とする請求項５に記載の半導体素子形成方法。
【請求項９】
前記親水性高分子添加剤は、前記ＴＭＡＨに対して前記ベースレジンよりも高い反応性を有することを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
基板上に配置された金属配線と、
前記金属配線の上部表面の一部を露出する開口を有するパッシベーション層と、
前記金属配線の前記上部表面の前記露出した開口及び前記パッシベーション層上に形成されたバリア金属層及びシード金属層と、
前記シード金属層上に形成された第１めっき層と、
前記第１めっき層上に形成された第２めっき層と、を備え、
前記第１めっき層は該第１めっき層の側面から前記シード金属層よりも突出したヘム（ｈｅｍ）を含むことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプを有する半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の集積度がしだいに高くなり高性能になることで、入出力のためのバンプの数が増加しつつある。これによって、バンプのピッチも縮小され、バンプの機械的及び物理的な安全性が強く求められている。特に、バンプを形成する工程によって、必ずバンプの下部にアンダーカットが形成されることになるが、このアンダーカットはバンプの機械的、物理的な安全性に好ましくないので、アンダーカットの水平幅や深さを減らすか、アンダーカットがバンプに与える影響を減らす研究が必要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】韓国登録特許第１０−０６３９７０３号公報
【特許文献２】特開２００６−３０３２０２号公報
【特許文献３】特開２０００−０２１９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、アンダーカットの影響が少ないバンプを有する半導体素子及びその製造方法を提供することにある。
また、本発明の目的は、バンプにヘム（ｈｅｍ）を有する半導体素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による半導体素子の製造方法は、基板上に金属配線を形成する工程と、前記金属配線の上部表面を少なくとも部分的に露出させる開口を有するパッシベーション層を形成する工程と、前記金属配線の前記上部表面が露出した開口及び前記パッシベーション層上にバリア金属層を介してシード金属層を形成する工程と、前記シード金属層上に、ベースレジン、架橋剤、及び溶剤を含むフォトレジスト層を形成する工程と、前記フォトレジスト層を露光前にベークして前記フォトレジスト層に含まれる前記溶剤を少なくともその一部が前記フォトレジスト層中に残存するように除去する露光前ベーク工程と、前記シード金属層の第１部分を露出させるバンプホールを有し、該バンプホールの側面外部方向に前記フォトレジストパターンが除去されたサイドリセスを有するフォトレジストパターンを形成する工程と、前記露出したシード金属層の前記第１部分上にめっき工程を行って前記バンプホールを少なくとも部分的に埋め込んで、前記サイドリセスを埋め込んだヘム（ｈｅｍ）を有するめっき層を形成する工程と、前記フォトレジストパターンを除去して前記シード金属層の第２部分を露出させ、前記露出したシード金属層の前記第２部分を除去する工程とを有する。
【０００６】
上記目的を達成するためになされた本発明の他の一態様による半導体素子の製造方法は、基板上に金属配線を形成する工程と、前記金属配線の上面の一部を露出する開口を有するパッシベーション層を形成する工程と、前記金属配線の前記上面の一部及び前記パッシベーション層上にバリア金属層を介してシード金属層を形成する工程と、前記シード金属層上に、ベースレジン、保護基、光酸発生剤、親水性高分子添加剤、及び溶剤を含むフォトレジスト層を形成する工程と、前記シード金属層の第１部分を露出するバンプホールを有し、該バンプホールの側面から外部方向に前記フォトレジスト層を除去して形成されたサイドリセスを有するフォトレジストパターンを形成する工程と、前記露出したシード金属層の前記第１部分上にめっき工程を行って前記バンプホールを埋め込んで、前記サイドリセスを埋め込んだヘム（ｈｅｍ）を有するめっき層を形成する工程と、前記フォトレジストパターンを除去して前記シード金属層の第２部分を露出させ、前記シード金属層の前記第２部分を除去する工程と、を有する。
【０００７】
上記目的を達成するためになされた本発明の一態様による半導体素子は、基板上に配置された金属配線と、前記金属配線の上部表面の一部を露出する開口を有するパッシベーション層と、前記金属配線の前記上部表面の前記露出した開口及び前記パッシベーション層上に形成されたバリア金属層及びシード金属層と、前記シード金属層上に形成された第１めっき層と、前記第１めっき層上に形成された第２めっき層と、を備え、前記第１めっき層は該第１めっき層の側面から前記バリア金属層よりも突出したヘム（ｈｅｍ）を含む。
【発明の効果】
【０００８】
本発明によれば、アンダーカットの影響が少ないバンプを含む半導体素子を製造することができる。よって、バンプの機械的、物理的な安全性が改善され、半導体素子の電気的性能、機械的強度、物理的耐久性、及び寿命などが改善される。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態による半導体素子を概略的に示す断面図である。
【図２】本発明の一実施形態による半導体素子の他の例を概略的に示す断面図である。
【図３】本発明の他の実施形態による半導体素子を概略的に示す断面図である。
【図４】本発明の他の実施形態による半導体素子の他の例を概略的に示す断面図である。
【図５】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図６】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図７】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図８】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図９】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１０】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１１】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１２】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１３】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１４】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１５】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１６】本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【図１７】本発明の一実施形態による半導体素子の他の製造方法を説明する工程断面図である。
【図１８】本発明の多様な実施形態によるバンプを有する半導体素子のうちの少なくとも１つを含むメモリモジュールを概略的に示す図である。
【図１９】本発明の多様な実施形態によるバンプを有する半導体素子のうちの少なくとも１つを含むメモリカードを概略的に示す図である。
【図２０】本発明の多様な実施形態によるバンプを有する半導体素子のうちの少なくとも１つを含む電子システムを概念的に示すブロック図である。
【図２１】本発明の多様な実施形態によるバンプを有する半導体素子のうちの少なくとも１つを含む他の電子システムを概略的に示すブロック図である。
【図２２】本発明の多様な実施形態によるバンプを有する半導体素子のうちの少なくとも１つを含むモバイル無線機器を概略的に示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は以下に開示する実施形態に限らず、それぞれ異なる多様な形態で実現することができ、本実施形態は本発明の開示を完全なものとし、本発明が属する技術分野において通常の知識を有する者に発明の範囲を完全に公開するために提供するものである。
【００１１】
本明細書に用いる用語は、本発明の実施形態を説明するためのものであって、本発明を制限するものではない。本明細書において、単数型で記載した構成要素は特別に記載しない限り複数型も含む。明細書で用いる「含む（ｃｏｍｐｒｉｓｅｓ）。」及び／又は「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」と記載した構成要素、段階、動作、及び／又は素子は、１つ以上の他の構成要素、段階、動作、及び／又は素子の存在又は追加を排除しない。
【００１２】
１つの要素（ｅｌｅｍｅｎｔ）が他の要素と「接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）」との記載は、他の要素と直接接続またはカップリングされた場合又は中間に他の要素を介在した場合をすべて含む。一方、１つの素子が他の素子と「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」との記載は、中間に他の要素が介在しないことを示す。明細書全体に亘り、同一参照符号は同一構成要素を示す。「及び／又は」は記載したアイテムのそれぞれ、及び１つ以上のすべての組合を含む。
【００１３】
空間的に相対的な用語である「下方（ｂｅｌｏｗ）」、「真下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図面に示すように１つの要素または構成要素と異なる要素または構成要素との相関関係を容易に記述するために用いる。空間的に相対的な用語は、図面に示した方向とともに使用時または動作時に要素の互いに異なる方向を含む用語である。例えば、図面に示した要素を裏返す場合、他の要素の「下方（ｂｅｌｏｗ）」または「真下（ｂｅｎｅａｔｈ）」と記載した要素は他の要素の「上（ａｂｏｖｅ）」に位置する。よって、例示した用語の「下」とは下及び上の方向をすべて含む。要素は、他の方向にも配向し得るため、空間的に相対的な用語は配向によって解釈される。
【００１４】
また、本明細書に記載する実施形態は、本発明の理想的な例示図である断面図及び／又は平面図を参照して説明する。図面において、膜及び領域の厚さは、技術的内容の効果的な説明のために誇張したものである。よって、製造技術及び／又は許容誤差などによって図示の形態は変形し得る。本発明の実施形態は、図示した特定形態に限らず、製造工程によって生成される形態の変化も含む。例えば、直角に図示したエッチング領域はラウンドであるか所定の曲率を有する形態とすることができる。よって、図示した領域は概略的な属性を有し、図示した領域の形態は要素の領域の特定形態を示すためのものであって、発明の範囲を制限するものではない。
【００１５】
明細書全文に亘って同一の参照符号は同一の構成要素を示す。よって、同一の参照符号又は類似の参照符号は、該当図面で記載または説明しなくても、他の図面を参照して説明する。また、参照符号が表示されなくても、他の図面を参照して説明する。
【００１６】
図１〜図４は、本発明の一実施形態による半導体素子を概略的に示す断面図である。
【００１７】
図１を参照すると、本発明の一実施形態による半導体素子１０Ａは、基板１００上に配置されたトランジスタ１１０、下部層間絶縁層１２０、上部層間絶縁層１２５、下部金属配線（１３１、１３２）、下部ビア（１３６、１３７）、メタル層間絶縁層（ｉｎｔｅｒ−ｍｅｔａｌ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０、上部金属配線（１５１、１５２）、上部ビア（１５６、１５７）、パッシベーション層１６０、及びバンプ１９０Ａを含む。
【００１８】
基板１００は、単結晶シリコンウエハ、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）ウエハ、ＳｉＧｅウエハ、ＳｉＣウエハ、または３族元素（Ａｌ、Ｇａ、Ｉｎ）と５族元素（Ｏ、Ａｓ、Ｓｂ）が結合された化合物半導体ウエハから成る。
【００１９】
トランジスタ１１０は、ゲートパターン１１１、ソース領域１１８、及びドレイン領域１１９を含む。ゲートパターン１１１は、ゲート絶縁層１１２、ゲート電極１１３、ゲートキャッピング層１１４、及びゲートスペーサ１１５を含む。ゲート絶縁層１１２は基板１００の表面上に直接形成される。ゲート絶縁層１１２は、酸化物から成る。例えば、ゲート絶縁層１１２は、ＳｉＯ２のような酸化シリコンまたはＨｆＯ２、Ａｌ２Ｏ３のような金属酸化物を含む。ゲート電極１１３はドーピングされた多結晶シリコン、金属シリサイド、及び／又はタングステン（Ｗ）や銅（Ｃｕ）のような金属から成る。ゲートキャッピング層１１４及びゲートスペーサ１１５は、シリコン窒化物、シリコン酸化物、またはシリコン酸窒化物のような絶縁物から成る。ソース領域１１８及びドレイン領域１１９は基板１００の一部であり、燐（Ｐ）またはヒ素（Ａｓ）のようなｎ型ドーパントまたはボロン（Ｂ）のようなｐ型ドーパントを含む。
【００２０】
下部層間絶縁層１２０は基板１００及びトランジスタ１１０を覆うように形成される。下部層間絶縁層１２０は、基板１００の表面及びトランジスタ１１０のゲートスペーサ１１５と接触する。下部層間絶縁層１２０とトランジスタ１１０の上面は同一平面（ｃｏ−ｐｌａｎａｒ）を成す。下部層間絶縁層１２０はシリコン酸化物から成る。
【００２１】
上部層間絶縁層１２５は下部層間絶縁層１２０及びトランジスタ１１０を覆ように形成される。上部層間絶縁層１２５はシリコン酸化物又はシリコン窒化物から成る。
【００２２】
下部金属配線（１３１、１３２）は、上部層間絶縁層１２５の上部に少なくとも部分的に埋め込まれる。下部金属配線（１３１、１３２）の上面と上部層間絶縁層１２５の上面は同一平面（ｃｏ−ｐｌａｎａｒ）を成す。下部金属配線（１３１、１３２）は、ゲート電極１１３と電気的に接続された第１下部金属配線１３１及び基板１００と電気的に接続された第２下部金属配線１３２を含む。第１及び第２下部金属配線１３１、１３２はタングステン（Ｗ）または銅（Ｃｕ）のような金属から成る。
【００２３】
第１下部金属配線１３１は第１下部ビア１３６を介してゲート電極１１３と電気的に接続される。第１下部ビア１３６は、上部層間絶縁層１２５及びゲートキャッピング層１１４を垂直に貫通する。第２下部金属配線１３２は第２下部ビア１３７を介して基板１００と電気的に接続される。第２下部ビア１３７は上部層間絶縁層１２５及び下部層間絶縁層１２０を垂直に貫通する。第１下部ビア１３６及び第２下部ビア１３７はタングステン（Ｗ）または銅（Ｃｕ）のような金属から成る。
【００２４】
メタル層間絶縁層１４０は、上部層間絶縁層１２５と第１及び第２下部金属配線１３１、１３２を覆ように形成される。メタル層間絶縁層１４０はシリコン酸化物から成る。
【００２５】
上部金属配線（１５１、１５２）はメタル層間絶縁層１４０の上部に埋め込まれる。上部金属配線（１５１、１５２）の上面とメタル層間絶縁層１４０の上面は同一平面（ｃｏ−ｐｌａｎａｒ）を成す。上部金属配線（１５１、１５２）は、第１下部金属配線１３１と電気的に接続された第１上部金属配線１５１及び第２下部金属配線１３２と電気的に接続された第２上部金属配線１５２を含む。第１及び第２上部金属配線１５１、１５２はタングステン（Ｗ）または銅（Ｃｕ）のような金属から成る。
【００２６】
第１上部金属配線１５１は第１上部ビア１５６を介して第１下部金属配線１３１と電気的に接続され、第２上部金属配線１５２は第２上部ビア１５７を介して第２下部金属配線１３２と電気的に接続される。第１上部ビア１５６及び第２上部ビア１５７はメタル層間絶縁層１４０を垂直に貫通する。第１上部ビア１５６及び第２上部ビア１５７はタングステン（Ｗ）または銅（Ｃｕ）のような金属から成る。
【００２７】
パッシベーション層１６０は、メタル層間絶縁層１４０と第１及び第２上部金属配線１５１、１５２を覆ように形成される。パッシベーション層１６０は、第１及び第２上部金属配線１５１、１５２の上面を少なくとも部分的に露出させる。パッシベーション層１６０はシリコン窒化物またはポリイミドから成る。上述した構造は一実施形態として説明したものであって、本発明を限定するものではない。
【００２８】
バンプ１９０Ａは、バリア金属層１７１、シード金属層１７２、ヘム（ｈｅｍ）１９１Ｈを有する下部めっき層１９１、上部めっき層１９２、及びソルダ層１９３を有する。
【００２９】
バリア金属層１７１は、露出した第１及び第２上部金属配線１５１、１５２の上面を覆い、パッシベーション層１６０の上面上に延長される。バリア金属層１７１は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのようなバリア金属から成る。
【００３０】
シード金属層１７２はバリア金属層１７１上に直接形成される。シード金属層１７２は銅（Ｃｕ）から成る。バリア金属層１７１及びシード金属層１７２はコンフォーマルに形成される。バリア金属層１７１の側面端部及びシード金属層１７２の側面端部は実質的に垂直に整列される。シード金属層１７２は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）のようなシード用金属から成る。
【００３１】
下部めっき層１９１はシード金属層１７２上に形成される。下部めっき層１９１は、バリア金属層１７１またはシード金属層１７２の側面端部より側方向に突出したヘム１９１Ｈを有する。ヘム１９１Ｈは側方（ｉｎ  ａ  ｓｉｄｅ  ｖｉｅｗ）から見て上面が傾斜し、下面が水平である足状（ｆｏｏｔ−ｓｈａｐｅ）を有する。ヘム１９１Ｈは上方（ｉｎ  ａ  ｔｏｐ  ｖｉｅｗ）から見てバンプ１９０Ａ、バリア金属層１７１、及び／又はシード金属層１７２の周辺を囲むリム（ｒｉｍ）又はリング（ｒｉｎｇ）形状を有する。よって、ヘム１９１Ｈの下部にはアンダーカットＵｃが形成される。下部めっき層１９１はニッケル（Ｎｉ）または銅（Ｃｕ）から成る。
【００３２】
上部めっき層１９２は下部めっき層１９１上に形成される。上部めっき層１９２は、銅（Ｃｕ）、ニッケル（Ｎｉ）、又はその他の金属を含む。下部めっき層１９１及び上部めっき層１９２はメサ（ｍｅｓａ）形状を有する。
【００３３】
ソルダ層１９３は、上部めっき層１９２上に上方向に凸形状を有する。ソルダ層１９３は、錫（Ｓｎ）、銀（Ａｇ）、及びその他の金属を含む。
【００３４】
図２を参照すると、本発明の一実施形態の他の例による半導体素子１０Ｂは、基板１００上に配置されたトランジスタ１１０、下部層間絶縁層１２０、上部層間絶縁層１２５、下部金属配線（１３１、１３２）、下部ビア（１３６、１３７）、メタル層間絶縁層１４０、上部金属配線（１５１、１５２）、上部ビア（１５６、１５７）、パッシベーション層１６０、及びバンプ１９０Ｂを含む。バンプ１９０Ｂは、バリア金属層１７１、シード金属層１７２、ヘム１９１Ｈを有する下部めっき層１９１、及び上部めっき層１９２を有する。上部めっき層１９２の上面が露出される。本実施形態による半導体素子１０Ｂは、上面が露出した上部めっき層１９２を有するバンプ１９０Ｂを含む。
【００３５】
上面が露出した上部めっき層１９２を有するバンプ１９０Ｂはバンプ間の直接ボンディング（ｂｕｍｐ−ｔｏ−ｂｕｍｐ  ｄｉｒｅｃｔ  ｂｏｎｄｉｎｇ）技術に用いられる。上部めっき層１９２が銅（Ｃｕ）を含む場合、バンプ１９０Ｂは銅バンプ直接ボンディング（ｃｏｐｐｅｒ  ｂｕｍｐ  ｄｉｒｅｃｔ  ｂｏｎｄｉｎｇ）技術に用いられる。
【００３６】
図３を参照すると、本発明の他の実施形態による半導体素子１０Ｃは、基板１００上に配置されたトランジスタ１１０、下部層間絶縁層１２０、上部層間絶縁層１２５、下部金属配線（１３１、１３２）、下部ビア（１３６、１３７）、メタル層間絶縁層１４０、上部金属配線（１５１、１５２）、上部ビア（１５６、１５７）、パッシベーション層１６０、及びバンプ１９０Ｃを含む。バンプ１９０Ｃは、バリア金属層１７１、シード金属層１７２、ヘム１９１Ｈを有する下部めっき層１９１、及びソルダ層１９３を有する。下部めっき層１９１はニッケル（Ｎｉ）または銅（Ｃｕ）を含む。
【００３７】
図４を参照すると、本発明の他の実施形態の他の例による半導体素子１０Ｄは、基板１００上に配置されたトランジスタ１１０、下部層間絶縁層１２０、上部層間絶縁層１２５、下部金属配線（１３１、１３２）、下部ビア（１３６、１３７）、メタル層間絶縁層１４０、上部金属配線（１５１、１５２）、上部ビア（１５６、１５７）、パッシベーション層１６０、及びバンプ１９０Ｄを含む。バンプ１９０Ｄは、バリア金属層１７１、シード金属層１７２、及びヘム１９１Ｈを有する下部めっき層１９１を有する。下部めっき層１９１は銅（Ｃｕ）を含む。
【００３８】
上述した各実施形態による半導体素子１０Ａ〜１０Ｄは、それぞれヘム１９１Ｈを有するバンプ１９０Ａ〜１９０Ｄを備える。ヘム１９１Ｈはバンプ１９０Ａ〜１９０Ｄの下部のバリア金属層１７１及びシード金属層１７２のアンダーカットＵｃの水平幅（又は深さ）を小さくする。よって、半導体素子１０Ａ〜１０Ｄのバンプ１９０Ａ〜１９０ＤがアンダーカットＵｃに与える影響が減少するので、バンプ１９０Ａ〜１９０Ｄの構造的特性が向上し、水平占有面積が縮小される。また、バンプ１９０Ａ〜１９０Ｄはバンプとバンプとの間隔も縮小できる。よって、本発明による半導体素子１０Ａ〜１０Ｄは、より狭い面積内に配列されたより多数のバンプ１９０Ａ〜１９０Ｄを備えることができる。
【００３９】
図５〜図１６は、本発明の一実施形態による半導体素子の製造方法を説明する工程断面図である。
【００４０】
図５を参照すると、本発明の一実施形態による半導体素子の製造方法は、基板１００上にトランジスタ１１０を形成し、トランジスタ１１０を覆う下部層間絶縁層１２０を形成する工程を含む。
【００４１】
基板１００は、単結晶シリコンウエハ、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）ウエハ、ＳｉＧｅウエハ、ＳｉＣウエハ、または３族元素（Ａｌ、Ｇａ、Ｉｎ）と５族元素（Ｏ、Ａｓ、Ｓｂ）が結合された化合物半導体ウエハである。
【００４２】
トランジスタ１１０は、ゲートパターン１１１、ソース領域１１８、及びドレイン領域１１９を含む。
【００４３】
ゲートパターン１１１は、ゲート絶縁層１１２、ゲート電極１１３、ゲートキャッピング層１１４、及びゲートスペーサ１１５を含む。ゲート絶縁層１１２は基板１００の表面上に直接形成される。ゲート絶縁層１１２は基板１００の表面を酸化して形成される。ゲート絶縁層１１２は、ＳｉＯ２のような酸化シリコン又はＨｆＯ２、Ａｌ２Ｏ３のような金属酸化物を含む。ゲート電極１１３は、ドーピングされた多結晶シリコン、金属シリサイド、及び／又はタングステンや銅のような金属で形成される。ゲートキャッピング層１１４及びゲートスペーサ１１５は、シリコン窒化物、シリコン酸化物、またはシリコン酸窒化物のような絶縁物で形成される。ソース領域１１８及びドレイン領域１１９は、ゲートパターン１１１に自己整合して、基板１００内に燐（Ｐ）またはヒ素（Ａｓ）のようなｎ型ドーパント又はボロン（Ｂ）のようなｐ型ドーパントを注入して形成される。
【００４４】
下部層間絶縁層１２０は、トランジスタ１１０を覆うように形成される。下部層間絶縁層１２０は、基板１００及びゲートスペーサ１１５と接触し、下部層間絶縁層１２０の上面とゲートパターン１１１の上面は同一平面（ｃｏ−ｐｌａｎａｒ）になるように形成される。下部層間絶縁層１２０はＣＶＤ工程を用いて形成されたシリコン酸化物で形成される。
【００４５】
図６を参照すると、本実施形態による製造方法は、ゲートパターン１１１及び下部層間絶縁層１２０上に上部層間絶縁層１２５及び下部金属配線（１３１、１３２）を形成する工程を含む。上部層間絶縁層１２５はシリコン酸化物で形成される。下部金属配線（１３１、１３２）は上部層間絶縁層１２５の上部に埋め込まれた形態に形成される。下部金属配線（１３１、１３２）の上面と上部層間絶縁層１２５の上面は同一平面（ｃｏ−ｐｌａｎａｒ）となるように形成される。下部金属配線（１３１、１３２）は、ゲート電極１１３と電気的に接続された第１下部金属配線１３１及び基板１００と電気的に接続された第２下部金属配線１３２を含む。
【００４６】
第１及び第２下部金属配線１３１、１３２はタングステンまたは銅のような金属で形成される。第１下部金属配線１３１は第１下部ビア１３６を介して前記ゲート電極１１３と電気的に接続される。例えば、第１下部ビア１３６は上部層間絶縁層１２５及びゲートキャッピング層１１４を垂直に貫通して形成される。第２下部金属配線１３２は第２下部ビア１３７を介して前記基板１００と電気的に接続するように形成される。第２下部ビア１３７は上部層間絶縁層１２５及び下部層間絶縁層１２０を垂直に貫通して形成される。第１下部ビア１３６及び第２下部ビア１３７はタングステンまたは銅のような金属で形成される。第１及び第２下部金属配線１３１、１３２及び第１及び第２下部ビア１３６、１３７はデュアルダマシン工程を用いて形成される。
【００４７】
図７を参照すると、本実施形態による製造方法は、上部層間絶縁層１２５と第１及び第２下部金属配線１３１、１３２上にメタル層間絶縁層（ｉｎｔｅｒ−ｍｅｔａｌ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０及び上部金属配線（１５１、１５２）を形成する工程を含む。メタル層間絶縁層１４０はシリコン酸化物で形成される。上部金属配線（１５１、１５２）はメタル層間絶縁層１４０の上部に埋め込まれた形態に形成される。上部金属配線（１５１、１５２）の上面とメタル層間絶縁層１４０の上面は同一平面（ｃｏ−ｐｌａｎａｒ）となるように形成される。上部金属配線（１５１、１５２）は、第１下部金属配線１３１と電気的に接続された第１上部金属配線１５１及び第２下部金属配線１３２と電気的に接続された第２上部金属配線１５２を含む。第１及び第２上部金属配線１５１、１５２はタングステンまたは銅のような金属で形成される。
【００４８】
第１上部金属配線１５１は第１上部ビア１５６を介して第１下部金属配線１３１と電気的に接続され、前記第２上部金属配線１５２は第２上部ビア１５７を介して第２下部金属配線１３２と電気的に接続される。第１上部ビア１５６及び第２上部ビア１５７はメタル層間絶縁層１４０を垂直に貫通して形成される。第１上部ビア１５６及び第２上部ビア１６７はタングステンまたは銅のような金属で形成される。第１及び第２上部金属配線１５１、１５２及び第１及び第２上部ビア１５６、１５７はデュアルダマシン工程を用いて形成される。
【００４９】
図８を参照すると、本実施形態による製造方法は、メタル層間絶縁層１４０と第１及び第２上部金属配線１５１、１５２を覆うパッシベーション層１６０を形成し、第１及び第２上部金属配線１５１、１５２の上面の一部を選択的、部分的に露出させる開口１６５を形成する工程を含む。パッシベーション層１６０はシリコン窒化物またはポリイミドで形成される。開口１６５は、フォトリソグラフィ及びエッチング工程を用いて形成される。
【００５０】
図９を参照すると、本実施形態による製造方法は、パッシベーション層１６０の表面及び露出した第１及び第２上部金属配線１５１、１５２の表面上にバリア金属層１７１及びシード金属層１７２をコンフォーマルに形成する工程を含む。バリア金属層１７１はＣＶＤ工程などを用いて形成される。バリア金属層１７１は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのようなバリア金属で形成される。シード金属層１７２はスパッタリングのようなＰＶＤ工程を用いてバリア金属層１７１上に形成される。シード金属層１７２は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）のようなシード用金属で形成される。
【００５１】
図１０を参照すると、本実施形態による製造方法は、シード金属層１７２上にフォトレジスト層１８０を形成し、露光前ベーク工程（ｐｒｅ−ｅｘｐｏｓｕｒｅ  ｂａｋｅ  ｐｒｏｃｅｓｓ）を行う工程を含む。本実施形態では、フォトレジスト層１８０がネガタイプの場合について説明する。この場合、フォトレジスト層１８０は、架橋部（ｃｒｏｓｓ−ｌｉｎｋｉｎｇ  ｐｏｒｔｉｏｎ）を有するベースレジン（ｂａｓｅ  ｒｅｓｉｎ）、架橋剤（ｃｒｏｓｓ−ｌｉｎｋｅｒ）、多様な添加剤（ａｄｄｉｔｉｖｅｓ）、及び溶剤（ｓｏｌｖｅｎｔ）を含む。
【００５２】
フォトレジスト層１８０がポジタイプの場合、フォトレジスト層１８０は、酸レイビル（ａｃｉｄｅ−ｌａｂｉａｌｅ）基または酸保護（ａｃｉｄ−ｐｒｏｔｅｃｔｉｖｅ）基を有するベースレジン、ＰＡＧ（光酸発生剤）、多様な添加剤、及び溶剤を含む。添加剤は、陰イオン（ａｎｉｏｎ）及び陽イオン（ｃａｔｉｏｎ）を両方とも含む線形構造の高分子を有する親水性高分子添加剤を含む。親水性高分子添加剤はシード金属層１７２に近いフォトレジスト層１８０の下部に分布する。親水性高分子添加剤はベースレジン及び／又は他の添加剤よりも重い。よって、親水性高分子添加剤は、フォトレジスト層１８０の上部よりもシード金属層１７２と隣接するフォトレジスト層１８０の下部で相対的に高い濃度を有する。
【００５３】
フォトレジスト層１８０は粘性を有する液状またはジェル状の組成物を含む。よって、フォトレジスト層１８０はスピンコーティング工程を用いて形成される。露光前ベーク工程はフォトレジスト層１８０がコーティングされた基板１００をベークオーブン内に入れて加熱し、フォトレジスト層１８０中に含まれる溶剤を除去する工程である。
【００５４】
溶剤は多様な有機化合物を含み得る。例えば、溶剤は、ペンタン（ＣＨ３−ＣＨ２−ＣＨ２−ＣＨ２−ＣＨ３、３６℃）、シクロペンタン（Ｃ５Ｈ１０、４０℃）、ヘキサン（ＣＨ３−ＣＨ２−ＣＨ２−ＣＨ２−ＣＨ２−ＣＨ３、６９℃）、シクロヘキサン（Ｃ６Ｈ１２、８１℃）、ベンゼン（Ｃ６Ｈ６、８０℃）、トルエン（Ｃ６Ｈ５−ＣＨ３、１１１℃）、１、４−ジオキサン（−ＣＨ２−ＣＨ２−Ｏ−ＣＨ２−ＣＨ２−Ｏ−、１０１℃）、クロロホルム（ＣＨＣｌ３、６１℃）、ジエチルエーテル（ＣＨ３−ＣＨ２−Ｏ−ＣＨ２−ＣＨ３、３５℃）、ジクロロメタン（ＤＣＭ：ＣＨ２Ｃｌ２、４０℃）、テトラヒドロフラン（ＴＨＦ：−ＣＨ２−ＣＨ２−Ｏ−ＣＨ２−ＣＨ２−、６６℃）、エチルアセテート（ＣＨ３−Ｃ（＝Ｏ）−Ｏ−ＣＨ２−ＣＨ３、７７℃）、アセトン（ＣＨ３−Ｃ（＝Ｏ）−ＣＨ３、５６℃）、ジメチルホルムアミド（ＤＭＦ：Ｈ−Ｃ（＝Ｏ）Ｎ（ＣＨ３）２、１５３℃）、アセトニトリル（ＭｅＣＮ：ＣＨ３−Ｃ≡Ｎ、８２℃）、ジメチルスルホキシド  （ＤＭＳＯ：ＣＨ３−Ｓ（＝Ｏ）−ＣＨ３、１８９℃）、プロピレンカボネイト（Ｃ４Ｈ６Ｏ３、２４０℃）、蟻酸（Ｈ−Ｃ（＝Ｏ）ＯＨ、１０１℃）、ｎ−ブタノール（ＣＨ３−ＣＨ２−ＣＨ２−ＣＨ２−ＯＨ、１１８℃）、イソプロパノール（ＩＰＡ：ＣＨ３−ＣＨ（−ＯＨ）−ＣＨ３、８２℃）、ｎ−プロパノール（ＣＨ３−ＣＨ（−ＯＨ）−ＣＨ３、９７℃）、エチルアルコール（ＣＨ３−ＣＨ２−ＯＨ、７９℃）、メタノール（ＣＨ３−ＯＨ、６５℃）、酢酸（ＣＨ３−Ｃ（＝Ｏ）ＯＨ、１１８℃）、ニトロメタン（ＣＨ３−ＮＯ２、１００℃〜１０３℃）、及び水（Ｈ−Ｏ−Ｈ、１００℃）のうちの少なくとも１つ以上を含み得る。カッコの中の温度は、沸点である。上記は一例として示したものであり、本発明の実施形態はそれに限定されない。
【００５５】
露光前ベーク工程は、フォトレジスト層１８０が含有する溶剤の沸点よりも高く、ベースレジンのガラス転移温度よりも低い温度で行う。例えば、溶剤の沸点が約１００℃であり、ベースレジンのガラス転移温度が１５０℃と仮定すると、露光前ベーク工程は１００℃〜１５０℃の温度で行う。露光前ベーク工程は、フォトレジスト層１８０中の溶剤の初期含有量又は総含有量のうちの殆どを除去する。例えば、初期含有量又は総含有量の８０％〜９５％を除去し、約５％〜２０％の溶剤を残存させる。溶剤の沸点よりも高い温度のベークオーブン内において、十分な「除去時間」以上の時間の間、フォトレジスト層１８０を置く場合に９９％以上の溶剤が気化及び除去されると仮定すると、本実施形態による露光前ベーク工程は「除去時間」より短い「残存時間」の間で行う。例えば、「残存時間」は「除去時間」の約７５％〜９５％である。「除去時間」が５分（３００秒）と仮定した場合、「残存時間」は約３分４５秒〜４分４５秒とする。溶剤が自然乾燥により除去されることを考慮した場合、「除去時間」はもっと短いか、または長く調節することができる。露光前ベーク工程の温度を低くすると「除去時間」は長くなり、温度を高くすると「除去時間」は短くなる。よって、温度と時間は適切に調節する。
【００５６】
図１１を参照すると、本実施形態による製造方法は露光工程を行う工程を含む。露光工程はフォトリソグラフィ装置を用いてフォトレジスト層１８０の露光領域Ｒｅに選択的にＵＶ光を照射する工程を含む。例えば、露光工程で第１及び第２上部金属配線１５１、１５２の直上に配列される非露光領域ＲｎはＵＶ光に照射されず、第１及び第２上部金属配線１５１、１５２の直上に配列されない露光領域ＲｅはＵＶ光で露出される。
【００５７】
図１２を参照すると、本実施形態による製造方法は、ポスト露光（ｐｏｓｔ−ｅｘｐｏｓｕｒｅ）ベーク工程及び現像工程を行ってフォトレジストパターン１８５を形成する工程を含む。ポスト露光ベーク工程は、フォトレジスト層１８０中の架橋剤がベースレジンを架橋して現像剤に現像耐性を有するようにする工程である。ポスト露光ベーク工程はベークオーブンに基板１００を投入し、フォトレジスト層１８０のベースレジンのガラス転移温度よりも低い温度に加熱する工程を含む。ポスト露光ベーク工程は有機溶剤の沸点より相対的にベースレジンのガラス転移温度に近い温度で行われる。すなわち、ポスト露光ベーク工程は露光前ベーク工程より高い温度で行われる。
【００５８】
現像工程は、非露光領域Ｒｎのフォトレジスト層１８０を除去し、露光領域Ｒｅのフォトレジスト層１８０を残してフォトレジストパターン１８５を形成する工程を含む。例えば、現像工程はＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  Ａｍｍｏｕｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）のようなアルカリ性有機溶剤をフォトレジスト層１８０上に供給して非露光領域Ｒｎのフォトレジスト層１８０を化学的に溶かして除去する工程を含む。
【００５９】
フォトレジスト層１８０がネガタイプの場合、露光領域Ｒｅのフォトレジスト層１８０はＵＶ光により架橋結合（ｃｒｏｓｓ−ｌｉｎｋｉｎｇ）を形成することで、有機溶剤に溶融せずに残ってフォトレジストパターン１８５を形成する。
【００６０】
フォトレジスト層１８０がポジタイプの場合、親水性高分子添加剤はＴＭＡＨに反応して水（Ｈ２Ｏ）に変わって除去される。親水性高分子添加剤がベースレジン及び他の添加剤より優れた反応性を有するので、親水性高分子添加剤及びその周辺のベースレジンは離隔するベースレジンよりも迅速かつ多量に除去される。
【００６１】
フォトレジストパターン１８５は、第１及び第２上部金属配線１５１、１５２の直上に配列するバンプホール１８５Ｈを形成する。バンプホール１８５Ｈはシード金属層１７２の上部表面を露出させる。バンプホール１８５Ｈの下部に足状（ｆｏｏｔ−ｓｈａｐｅｄ）または尻尾状（ｔａｉｌ−ｓｈａｐｅｄ）のサイドリセス１８５Ｒが形成される。サイドリセス１８５Ｒは上方から見るとバンプホール１８５Ｈの周辺の全方位を囲む。
【００６２】
バンプホール１８５Ｈが上方から見て円形ならサイドリセス１８５Ｒも円形リムまたはリング状に形成される。または、バンプホール１８５Ｈが多角形であればサイドリセス１８５Ｒも多角形形状に形成される。サイドリセス１８５Ｒはフォトレジストパターン１８５の直下部に重畳するように位置するシード金属層１７２を空気中に露出させる。よって、上方から見て露出したシード金属層１７２の表面積はバンプホール１８５Ｈの断面積よりも大きく、かつ広くてよい。上述のように、親水性高分子添加剤がＴＭＡＨと優れた反応性を有するので、フォトレジストパターン１８５はサイドリセス１８５Ｒを形成する。
【００６３】
図１３を参照すると、本実施形態による製造方法は、第１めっき工程を行ってシード金属層１７２上にバンプホール１８５Ｈを部分的に埋め込む下部めっき層１９１を形成する工程を含む。下部めっき層１９１はバンプホール１８５Ｈの中間程度を埋め込む。下部めっき層１９１はサイドリセス１８５Ｒを埋め込む足状、尻尾状またはリム（ｒｉｍ）またはリング状のヘム（ｈｅｍ）１９１Ｈを形成する。ヘム１９１Ｈはサイドリセス１８５Ｒを埋め込むように水平側面方向に突出する。ヘム１９１Ｈは、平らな下面、傾いた上面、及び鋭いエッジを有する。例えば、下部めっき層１９１はニッケルで形成される。下部めっき層１９１がシード金属層１７２と同一金属を含む場合、その境界面はなくなる。
【００６４】
図１４を参照すると、本実施形態による製造方法は、第２めっき工程を行って下部めっき層１９１上にバンプホール１８５Ｈを部分的に埋め込む上部めっき層１９２を形成する工程を含む。上部めっき層１９２はバンプホール１８５Ｈを殆ど埋め込む。上部めっき層１９２は銅で形成される。
【００６５】
図１５を参照すると、本実施形態による製造方法は、ソルダリング工程を行って上部めっき層１９２上にソルダ層１９３を形成する工程を含む。ソルダ層１９３は錫（Ｓｎ）及び銀（Ａｇ）で形成される。
【００６６】
図１６を参照すると、本実施形態による製造方法は、フォトレジストパターン１８５を除去する工程を含む。フォトレジストパターン１８５を除去する工程は、硫酸などを含む湿式はく離（ｓｔｒｉｐ）工程またはＯ２プラズマを含むアッシング（ａｓｈｉｎｇ）工程により行う。フォトレジストパターン１８５が除去されて第１及び第２上部金属配線１５１、１５２の直上に位置しないシード金属層１７２の上部表面が露出される。
【００６７】
その後、図１を参照すると、本実施形態による製造方法は、湿式エッチング工程を行って露出したシード金属層１７２及びその下のバリア金属層１７１を除去する工程を含む。この工程によって、バリア金属層１７１、シード金属層１７２、ヘム１９１Ｈを含む下部めっき層１９１、上部めっき層１９２、及びソルダ層１９３を含むバンプ１９０Ａが形成される。例えば、露出したシード金属層１７２を除去する工程は過酸化水素水とクエン酸、及び水を含む化学溶液を用いた湿式エッチングを行う工程を含む。バリア金属層１７１を除去することは、過酸化水素水と水酸化カリウム、及び水を含む化学溶液を用いた湿式エッチングを行う工程を含む。
【００６８】
上記工程において、ヘム１９１Ｈの下部にアンダーカットＵｃが形成される。ヘム１９１Ｈは、湿式エッチング工程で露出したシード金属層１７２及びその下のバリア金属層１７１が除去される量を減少させる。すなわち、アンダーカットＵｃが形成される側方向深さが減少する。アンダーカットＵｃが形成されたシード金属層１７２またはバリア金属層１７１の水平幅は、ヘム１９１Ｈを考慮せずに除外した下部めっき層１９１の水平幅より大きくなる。よって、アンダーカットＵｃからバンプ１９０Ａの支持力、機械的安全性、及び物理的耐久性が受けるマイナス（−）的な影響は減少する。本発明によれば、ヘム１９１ＨによりアンダーカットＵｃがバンプ１９０Ａの下部に及ばす影響を最小化することができる。
【００６９】
図１７は、本発明の一実施形態による半導体素子の他の製造方法を説明する断面図である。図１７を参照すると、本実施形態による半導体素子の製造方法は、図５〜図１４を参照して説明した工程を行い、図１４のフォトレジストパターン１８５を除去する工程を含む。一方、図１５を参照して説明したソルダ層１９３を形成する工程は省略する。その後、図２に示すように、本実施形態による製造方法は、露出したシード金属層１７２及びその下のバリア金属層１７１を除去する工程を含む。
【００７０】
図１８は、本発明の多様な実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含むメモリモジュール２１００を概略的に示す図である。図１８を参照すると、メモリモジュール２１００は、メモリモジュール基板２１１０、メモリモジュール基板２１１０上に配置された多数個のメモリ素子２１２０、及び多数個のターミナル２１３０を含む。メモリモジュール基板２１１０は印刷回路基板ＰＣＢまたはウエハを含む。メモリ素子２１２０は、上述した実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つ、またはバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む半導体パッケージを含む。多数個のターミナル２１３０は伝導性金属を含む。各ターミナル２１３０は各メモリ素子２１２０と電気的に接続される。メモリモジュール２１００は微細であり、機械的、物理的特性が優れるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含むので、モジュールパフォーマンスが改善される。
【００７１】
図１９は、本発明の多様な実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含むメモリカード２２００を概略的に示す図である。図１９を参照すると、本実施形態によるメモリカード２２００は、メモリカード基板２２１０上に実装されたメモリ素子２２３０として、本発明の上述した実施形態によるバンプを有する前記半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む。メモリカード２２００はメモリカード基板２２１０上に実装されたマイクロプロセッサ２２２０をさらに含む。メモリカード基板２２１０の少なくとも一辺には入出力ターミナル２２４０が配置される。
【００７２】
図２０は、本発明の多様な実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む電子システム２３００を概略的に示すブロック図である。図２０を参照すると、本発明の上述した実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つは電子システム２３００に含まれる。電子システム２３００は、ボディ２３１０を含む。ボディ２３１０は、マイクロプロセッサユニット２３２０、パワー供給部２３３０、機能ユニット２３４０、及び／又はディスプレイコントローラユニット２３５０を含む。ボディ２３１０は印刷回路基板ＰＣＢなどを有するシステムボードまたはマザーボードである。マイクロプロセッサユニット２３２０、パワー供給部２３３０、機能ユニット２３４０、及びディスプレイコントローラユニット２３５０はボディ２３１０上に実装または装着される。ボディ２３１０の上面あるいはボディ２３１０の外部にディスプレイユニット２３６０が配置される。例えば、ディスプレイユニット２３６０は、ボディ２３１０の表面上に配置されてディスプレイコントローラユニット２３５０によりプロセッシングされたイメージを表示する。パワー供給部２３３０は、外部電源などから所定電圧の供給を受けてこれを多様な電圧レベルに変換してマイクロプロセッサユニット２３２０、機能ユニット２３４０、ディスプレイコントローラユニット２３５０などに供給する。マイクロプロセッサユニット２３２０は、パワー供給部２３３０から電圧の供給を受けて機能ユニット２３４０とディスプレイユニット２３６０を制御する。機能ユニット２３４０は多様な電子システム２３００の機能を行う。例えば、電子システム２３００が携帯電話のようなモバイル電子製品の場合、機能ユニット２３４０はダイヤリング、または外部装置２３７０との交信によりディスプレイユニット２３６０への映像出力、スピーカへの音声出力などのような無線通信機能を行う多くの構成要素を含み、カメラを含む場合はイメージプロセッサの役割を果たす。その他の実施形態において、電子システム２３００が容量拡張のためにメモリカードなどと接続される場合、機能ユニット２３４０はメモリカードコントローラであり得る。機能ユニット２３４０は有線あるいは無線の通信ユニット２３８０を介して外部装置２３７０と信号を交信する。また、電子システム２３００が機能拡張のためにＵＳＢなどを必要とする場合、機能ユニット２３４０はインターフェースコントローラの役割を果たす。本発明の上述した実施形態で説明したバンプを有する半導体素子１０Ａ−１０Ｄのうちの少なくとも１つはマイクロプロセッサユニット２３２０及び機能ユニット２３４０のうちの少なくとも何れか１つに含まれる。
【００７３】
図２１は本発明の多様な実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む他の電子システム２４００を概略的に示すブロック図である。図２１を参照すると、電子システム２４００は、本発明の上述した実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む。電子システム２４００はモバイル機器またはコンピュータを製造するのに用いられる。例えば、電子システム２４００は、メモリシステム２４１２とバス２４２０を介してデータ通信を行うマイクロプロセッサ２４１４、ＲＡＭ２４１６、及びユーザーインターフェース２４１８を含む。マイクロプロセッサ２４１４は電子システム２４００をプログラム及びコントロールする。ＲＡＭ２４１６はマイクロプロセッサ２４１４の動作メモリとして用いられる。例えば、マイクロプロセッサ２４１４またはＲＡＭ２４１６は、本発明の実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含む。マイクロプロセッサ２４１４、ＲＡＭ２４１６、及び／又は他の構成要素は単一パッケージ内に組み立てられる。ユーザーインターフェース２４１８は、電子システム２４００にデータを入力するか、または電子システム２４００からデータを出力するのに用いられる。メモリシステム２４１２は、マイクロプロセッサ２４１４の動作用コード、マイクロプロセッサ２４１４により処理されたデータ、または外部入力データを保存する。メモリシステム２４１２はコントローラ及びメモリ素子を含む。
【００７４】
図２２は、本発明の多様な実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つを含むモバイル無線機器２５００を概略的に示す図である。モバイル無線機器２５００はタブレットＰＣであり得る。さらに、本発明の上述した実施形態によるバンプを有する半導体素子１０Ａ〜１０Ｄのうちの少なくとも１つはタブレットＰＣ以外にも、ノートパソコンのようなポータブルコンピュータ、ＭＰ３プレーヤー、ＭＰ４プレーヤー、ナビゲーション機器、ソリッドステートディスク（ＳＳＤ）、テーブルコンピュータ、自動車及び家庭用家電製品に用いられる。
【００７５】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００７６】
本発明は、半導体素子技術、半導体パッケージ設計技術、半導体パッケージ積層技術、半導体システム技術、及び半導体素子を用いる電子システムを設計、製造する技術分野に多様に適用可能である。
【符号の説明】
【００７７】
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ    半導体素子
１００    基板
１１０    トランジスタ
１１１    ゲートパターン
１１２    ゲート絶縁層
１１３    ゲート電極
１１４    ゲートキャッピング層
１１５    ゲートスペーサ
１１８    ソース領域
１１９    ドレイン領域
１２０    下部層間絶縁層
１２５    上部層間絶縁層
１３１、１３２    （第１、第２）下部金属配線
１３６、１３７    （第１、第２）下部ビア
１４０    メタル層間絶縁層
１５１、１５２    （第１、第２）上部金属配線
１５６、１５７    （第１、第２）上部ビア
１６０    パッシベーション層
１６５    開口
１７１    バリア金属層
１７２    シード金属層
１８０    フォトレジスト層
Ｒｅ    露光領域
Ｒｎ    非露光領域
１８５    フォトレジストパターン
１８５Ｈ    バンプホール
１８５Ｒ    サイドリセス
１９０Ａ、１９０Ｂ、１９０Ｃ、１９０Ｄ    バンプ
１９１    下部めっき層
１９１Ｈ    ヘム（ｈｅｍ）
１９２    上部めっき層
１９３    ソルダ層
Ｕｃ    アンダーカット
２１００    メモリモジュール
２１１０    メモリモジュール基板
２１２０、２２３０    メモリ素子
２１３０    ターミナル
２２００    メモリカード
２２１０    メモリカード基板
２２２０，２４１４    マイクロプロセッサ
２２４０    入出力ターミナル
２３００、２４００    電子システム
２３１０    ボディ
２３２０    マイクロプロセッサユニット
２３３０    パワー供給部
２３４０    機能ユニット
２３５０    ディスプレイコントローラユニット
２３６０    ディスプレイユニット
２３７０    外部装置
２３８０    通信ユニット
２４１２    メモリシステム
２４１６    ＲＡＭ
２４１８    ユーザーインターフェース
２５００    モバイル無線機器
【図１】
2014220485.tif 000003
【図２】
2014220485.tif 000004
【図３】
2014220485.tif 000005
【図４】
2014220485.tif 000006
【図５】
2014220485.tif 000007
【図６】
2014220485.tif 000008
【図７】
2014220485.tif 000009
【図８】
2014220485.tif 000010
【図９】
2014220485.tif 000011
【図１０】
2014220485.tif 000012
【図１１】
2014220485.tif 000013
【図１２】
2014220485.tif 000014
【図１３】
2014220485.tif 000015
【図１４】
2014220485.tif 000016
【図１５】
2014220485.tif 000017
【図１６】
2014220485.tif 000018
【図１７】
2014220485.tif 000019
【図１８】
2014220485.tif 000020
【図１９】
2014220485.tif 000021
【図２０】
2014220485.tif 000022
【図２１】
2014220485.tif 000023
【図２２】
2014220485.tif 000024