(57)【要約】【課題】本発明は、立ち上がり電圧が低く整流時の効率が向上したショットキーバリアダイオード及びそれを整流素子として用いた電子装置を得ることを目的とする。【解決手段】本発明のショットキーバリアダイオードは、基板の上に形成されたＩＩＩ−Ｖ族窒化物半導体層と、ＩＩＩ−Ｖ族窒化物半導体層とオーミック接続されたカソード電極と、ＩＩＩ−Ｖ族窒化物半導体層との接合特性の異なる複数の接合部を有するアノード電極とを備え、アノード電極の一部がショットキー接合を形成する電極Ａであり、他の一部が、オーミック接合、または電極Ａより接合界面のエネルギー障壁高さが小さい接合を形成する電極Ｂであり、電極Ａの接合部は電極Ｂの接合部とカソード電極との間に形成されている。【選択図】  図１
2014212151.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の一主面上に形成されたＩＩＩ−Ｖ族化合物半導体層と、
前記ＩＩＩ−Ｖ族化合物半導体層上に形成され、前記ＩＩＩ−Ｖ族化合物半導体層との第１の接合部にショットキー接合が形成された第１の電極と、
前記ＩＩＩ−Ｖ族化合物半導体層上に形成され、前記ＩＩＩ−Ｖ族化合物半導体層との第２の接合部に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第２のエネルギー障壁を有する非オーミック接合、が形成された第２の電極と、
前記ＩＩＩ−Ｖ族化合物半導体層に接続されたカソード電極と、
を備え、
前記第１の電極および前記第２の電極は、同一のアノード電極を構成し、
前記第１の接合部は、前記第２の接合部と前記カソード電極との間に形成された
ことを特徴とするショットキーバリアダイオード。
【請求項２】
前記第１の接合部の形成に伴って前記ＩＩＩ−Ｖ族化合物半導体層に生じた空乏層により、前記ＩＩＩ−Ｖ族化合物半導体層中の電子の前記カソード電極側から前記アノード電極側への移動に対する第３のエネルギー障壁と、前記アノード電極側から前記カソード電極側への電子の移動に対する第４のエネルギー障壁とが生じる
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項３】
前記第１の接合部の形成に伴って前記ＩＩＩ−Ｖ族化合物半導体層に生じた空乏層により、前記第１の接合部と前記第２の接合部との間の領域の前記ＩＩＩ−Ｖ族化合物半導体層の伝導帯の底のエネルギー準位が、前記カソード電極および前記アノード電極のフェルミ準位より上にある領域を生じる
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項４】
前記第１の接合部の形成に伴って前記ＩＩＩ−Ｖ族化合物半導体層に生じた空乏層により、逆バイアス時およびゼロバイアス時における前記カソード電極と前記アノード電極との間の前記ＩＩＩ−Ｖ族化合物半導体層の電流径路の抵抗が、順バイアス時より大きい
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項５】
前記ＩＩＩ−Ｖ族化合物半導体層は、ＧａＮ系半導体層を含むことを特徴とする、請求項２ないし請求項４のいずれかに記載のショットキーバリアダイオード。
【請求項６】
前記ＩＩＩ−Ｖ族化合物半導体層は、前記ＧａＮ系半導体層上に形成されたＡｌＧａＮ系半導体層をさらに含み、
少なくとも逆バイアス時およびゼロバイアス時において、前記空乏層により、前記ＧａＮ系半導体層と前記ＡｌＧａＮ系半導体層とのヘテロ接合界面の一部で２次元電子ガスの発生が抑圧される
ことを特徴とする請求項５に記載のショットキーバリアダイオード。
【請求項７】
前記第２のエネルギー障壁は、ゼロバイアス時の前記第３および前記第４のエネルギー障壁より障壁の高さが小さい
ことを特徴とする、請求項１に記載のショットキーバリアダイオード。
【請求項８】
前記第１の電極と前記第２の電極とが直接接触している
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項９】
前記第２の電極の一部は、前記第１の電極の上部に乗り上げている
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項１０】
前記第１の電極の一部は、前記第２の電極の上部に乗り上げている
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項１１】
少なくとも前記第１または第２の電極の一部は、前記ＩＩＩ−Ｖ族化合物半導体層に形成された溝の内部に形成された
ことを特徴とする請求項１に記載のショットキーバリアダイオード。
【請求項１２】
請求項１ないし請求項１１のいずれかに記載のショットキーバリアダイオードを整流素子として用いた整流回路を備えた
ことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ。以下、ＳＢＤと記載。）に関し、特には、ＩＩＩ−Ｖ族化合物半導体を用いたＳＢＤ、およびそれを用いた電子装置に関する。
【背景技術】
【０００２】
化合物半導体の中でもいわゆるＩＩＩ−Ｖ族化合物半導体、例えば、窒化ガリウム（ＧａＮ）に代表される窒化物半導体は、従来のシリコン(Ｓｉ)や砒化ガリウム（ＧａＡｓ）に比べてバンドギャップが広いという特性を有する。
【０００３】
このため、従来のＳｉやＧａＡｓに比べて絶縁破壊電界が大きいという優れた特長を有することから、高電力用電子デバイス（または装置）あるいは高周波用電子デバイス（装置）としての研究開発が活発に行われている。
【０００４】
例えば、ＩＩＩ−Ｖ族窒化物半導体としてＧａＮを用いたＳＢＤ（以下、ＧａＮ−ＳＢＤと記載。) を用いた伝送装置が提案されている。（非特許文献１参照）
【０００５】
上記非特許文献１の図３に、ＧａＮ−ＳＢＤの構造断面が示されている。
【０００６】
図において、炭化ケイ素（ＳｉＣ）基板上にｎ＋−ＧａＮ層およびｎ-−ＧａＮ層が形成され、さらに、前記ｎ-−ＧａＮ層上に金属（Ｎｉ／Ａｕ）電極が図の中央部に形成されている。ここで、ｎ＋とｎ-はＮ型不純物の濃度を示し、ｎ＋のほうがｎ-に比べて相対的に濃度が高いことを示す。
【０００７】
前記金属電極は、ＳＢＤのアノード電極となる。ｎ−−ＧａＮ層との接触部にはショットキーバリアが発生し、従ってアノード電極の金属とｎ−−ＧａＮ層との間の接合部はショットキー接合となっている。
【０００８】
なお、前記アノード電極は、ショットキー電極と呼ばれることがある。
【０００９】
一方、アノード電極の両側に、ｎ＋−ＧａＮ層上に金属（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）電極が形成されている。
【００１０】
この金属電極は、ＳＢＤにおけるカソード電極となる。カソード電極とＧａＮ層との接触部の接合部はオーミック接合となっている。前記カソード電極は、オーミック電極と呼ばれることがある。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】電子情報通信学会技術報告、ＷＰＴ２０１１−０９、２０１１年、「オープンリング共振器とＧａＮ  ＳＢＤを用いたマイクロ波電力伝送」
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ここで、ＧａＮに代表される窒化物半導体は、ＳｉまたはＧａＡｓに代表される砒化物半導体に比べバンドギャップが広いため、絶縁破壊電界がより大きいという特性を有する。
【００１３】
その他にも、飽和電子速度が高くデバイスの高周波動作に向くなど、優れた材料物性を有する。
【００１４】
これらの特性の反面、より絶縁体に近い特性を有するため、ＳＢＤを作成した場合に、ダイオードに順方向電圧（以下、順バイアスと記載。）を印加した場合の電流−電圧特性におけるいわゆる立ち上り電圧（以下、単に立上電圧と記載。）が、より大きくなりやすいという傾向がある。
【００１５】
立上電圧が高いと、順方向電圧印加時において、立上電圧より低い電圧で流れる電流が小さくなり、従って負荷に送ることができる電力が小さくなる。このため立上電圧の大きさは、交流（ＡＣ）信号（あるいは高周波（ＲＦ）信号）を直流（ＤＣ）信号に変換する際の効率に影響を与える要因となっているため、立上電圧が高いと整流時の電力変換特性を表す効率が劣化するという課題がある。
【００１６】
本発明は、上述した課題を解決するためになされたものであり、バンドギャップが大きいＩＩＩ−Ｖ族化合物半導体を用いた場合においても、ＳＢＤの立上電圧が低く、ＡＣ（あるいはＲＦ）からＤＣへの変換効率が高いＳＢＤと、前記ＳＢＤを整流素子として用いた電子装置とを得ることを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係るＳＢＤは、（１）ＩＩＩ−Ｖ族化合物半導体層上に形成され、ＩＩＩ−Ｖ族化合物半導体層との第１の接合部にショットキー接合が形成された第１の電極と、（２）ＩＩＩ−Ｖ族化合物半導体層上に形成され、前記ＩＩＩ−Ｖ族化合物半導体層との第２の接合部に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第２の障壁を有する非オーミック接合、が形成された第２の電極と、（３）ＩＩＩ−Ｖ族化合物半導体層に接続されたカソード電極とを備え、（４）第１の電極および第２の電極は同一のアノード電極を構成し、（５）第１の接合部は前記第２の接合部と前記カソード電極との間に形成されることを特徴とする。
【発明の効果】
【００１８】
本発明のＳＢＤによれば、アノード電極を構成する電極として、ショットキー接合が形成された第１の電極以外に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第２の障壁を有する非オーミック接合が形成された第２の電極を形成し、さらに、第１の電極と第２の電極とが同一のアノード電極を構成しているので、ショットキー接合の立上電圧より低い順バイアスで、第２の電極とカソード電極との間で電流を流す構成とすることができる。
【００１９】
また、第１の電極と第２の電極とが同一の電位となるので、ショットキー接合の形成に伴って生じた空乏層の存在により、逆バイアス時およびゼロバイアス時において、第２の電極とカソード電極との間の電流を流しにくくすることができる。
従って、従来のＳＢＤより低い順バイアス電圧で電流が立ち上がり、従って、変換効率の向上したＳＢＤを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１における、ＳＢＤの断面構造を示す図である。
【図２】本発明の実施の形態１における、ＳＢＤを基板の上方から見た平面構造を示す図である。
【図３】本発明の実施の形態１における、ゼロバイアス時における伝導帯のエネルギー順位を示す図である。
【図４】本発明の実施の形態１における、順バイアス時における伝導帯のエネルギー順位を示す図である。
【図５】本発明の実施の形態１における、逆バイアス時における伝導帯のエネルギー順位を示す図である。
【図６】本発明の実施の形態１との比較のために用いた、従来技術のＳＢＤの断面構造を示す図である。
【図７】本発明の実施の形態１と従来技術のＳＢＤにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。
【図８】本発明の実施の形態１における、ＳＢＤの断面における順バイアス時の電流密度分布を計算した結果を示す図である。
【図９】本発明の実施の形態１との比較のために用いた従来技術のＳＢＤの断面における、順バイアス時の電流密度分布を計算した結果を示す図である。
【図１０】本発明の実施の形態２における、ＳＢＤの断面構造を示す図である。
【図１１】本発明の実施の形態２における、ゼロバイアス時における伝導帯のエネルギー順位を示す図である。
【図１２】本発明の実施の形態２における、順バイアス時における伝導帯のエネルギー順位を示す図である。
【図１３】本発明の実施の形態２における、逆バイアス時における伝導帯のエネルギー順位を示す図である。
【図１４】本発明の実施の形態２における、ＳＢＤの計算に用いた断面構造を示す図である。
【図１５】本発明の実施の形態２との比較のために用いた従来技術のＳＢＤの、ＳＢＤの計算に用いた断面構造を示す図である。
【図１６】本発明の実施の形態２と従来技術のＳＢＤにおける、バイアス電圧依存性を計算した結果を示す図である。
【図１７】本発明の実施の形態２における、ＳＢＤの断面における順バイアス時の電流密度分布を計算した結果を示す図である。
【図１８】本発明の実施の形態２との比較のために用いた従来技術のＳＢＤの断面における、順バイアス時の電流密度分布を計算した結果を示す図である。
【図１９】本発明の実施の形態３における、ＳＢＤの断面構造を示す図である。
【図２０】本発明の実施の形態４における、ＳＢＤの断面構造を示す図である。
【図２１】本発明の実施の形態４における、ＳＢＤの断面構造を示す図である。
【図２２】本発明の実施の形態５における、ＳＢＤの断面構造を示す図である。
【図２３】本発明の実施の形態６における、ＳＢＤの断面構造を示す図である。
【図２４】本発明の実施の形態７における、ＳＢＤの断面構造を示す図である。
【図２５】本発明の実施の形態８における、ＳＢＤの断面構造を示す図である。
【図２６】本発明の実施の形態９における、ＳＢＤの断面構造を示す図である。
【発明を実施するための形態】
【００２１】
以下に、本発明の各実施の形態について説明する。
【００２２】
各実施の形態の図において、同じないしは同様なものについては同じないしは同様の番号を付け、各実施の形態の説明においてその説明を一部省略する場合がある。
【００２３】
なお、以下の各実施の形態においては、ＳＢＤの材料となるＩＩＩ−Ｖ族半導体として、代表的な窒化物半導体であるＧａＮ系半導体を用いた場合を例に説明する。
【００２４】
また、各実施の形態で示した図は、わかりやすく説明するため、詳細な構造等を省略した図となっている。なお、図に示した構造の各部の寸法は、実際のものと異なっていてもよく、図の寸法および寸法比に限定されない。
【００２５】
また、実際のＳＢＤにおいては、図に示したＳＢＤ構造自体のほかに、素子分離領域、各種配線、等を形成してもよいが、本発明の課題、目的、効果とは直接的には関連しないため、以下の説明においてはその説明を省略する。
実施の形態１．
【００２６】
以下に、本発明の各実施の形態１について説明する。
【００２７】
図１は、本発明の実施の形態１における、ＳＢＤの断面構造を示す図である。
【００２８】
図２は、本発明の実施の形態１における、ＳＢＤの平面構造の１例を示す図である。
【００２９】
図１の断面構造は、図２中にＢ−Ｂ’で示した一点鎖線における断面に対応する。
【００３０】
図１及び２において、１は基板、２はＧａＮ層、３はＡｌＧａＮ層、４はカソード電極、５は電極Ａ（第１の電極）、６は保護膜、７は電極Ｂ(第２の電極)、８はアノード電極、９はダイオードの寄生抵抗Ａ、１０はダイオードの寄生抵抗Ｂ、１１は活性領域を示す。ここで、寄生抵抗Ａは、カソード電極４直下と電極Ａ直下との間の半導体層によるダイオードの寄生抵抗を、寄生抵抗Ｂは、アノード電極８を構成する複数の電極、本実施の形態では電極Ａ５と電極Ｂ７、の直下の間の半導体層によるダイオードの寄生抵抗を示す。
【００３１】
図１において、基板１の一主面上に、ＩＩＩ−Ｖ族半導体層内の第１の半導体層としてＧａＮ層２が形成されている。
【００３２】
基板１は、材料として例えばサファイア、炭化珪素（ＳｉＣ）、ＧａＮが用いられることが多いが、基板１上にＧａＮ層２を形成可能であればよく、本実施の形態に限定されない。
【００３３】
また、基板１は半絶縁性、Ｎ型、Ｐ型のいずれでもよい。一般的には、基板１として、熱伝導率が良好でＧａＮ層２との格子整合度も比較的良好であり高周波領域でも寄生成分になりにくい半絶縁性ＳｉＣ基板、または、半導体基板として安価なＳｉ基板が用いられることが多い。
【００３４】
なお、基板１とＧａＮ層２の間に、基板１の材料と第１の半導体層の材料との格子不整合および/または格子歪の発生を緩和するために、いわゆるバッファ層（緩衝層あるいは緩和層と呼ばれることもある。）を設けてもよい。
【００３５】
ＧａＮ層２は、真性半導体でも、不純物がドーピングされていてもよいが、本実施の形態および後述する各実施の形態においては、説明をわかりやすくするために、Ｎ型のＧａＮであるとして説明する。
【００３６】
また、ＧａＮ層２は、ＳＢＤの動作周波数や動作電圧等に応じて、膜厚や不純物濃度などを変更して形成してもよい。また、不純物濃度の分布は均一でも良いが、分布をもたせても良い。例えば、エピタキシャル成長法により形成する際に添加する不純物濃度を制御することにより分布を制御することが可能である。
【００３７】
ＧａＮ層２上には、ＩＩＩ−Ｖ族半導体層内の第２の半導体層としてＡｌＧａＮ層３が形成されている。
【００３８】
ＡｌＧａＮ層３とＧａＮ層２との接合は、ヘテロ接合を形成し、ＳＢＤを動作させない状態およびゼロバイアス時において、接合界面付近に電子（いわゆる２次元電子ガス）を生じさせることができる。
【００３９】
図１の中央部上部に、金属などの導電性材料からなるアノード電極８が形成されている。
【００４０】
アノード電極８は、電極Ａ５（第１の電極）および電極Ｂ７（第２の電極）に直接電気的に接続されているので、電極Ａ５（第１の電極）および電極Ｂ７（第２の電極）は広義の意味で同一のアノード電極を構成する。従って、電極Ａ５（第１の電極）および電極Ｂ７（第２の電極）はＳＢＤの動作時に同一の電位を有する。
【００４１】
また、図において、電極Ａ５と電極Ｂ７とが同じ半導体層（ＡｌＧａＮ層３）に接触している。
【００４２】
電極Ａ５とＡｌＧａＮ層３との接合部は、ショットキー接合を形成している。
【００４３】
電極Ａ５とＡｌＧａＮ層３との接合部にショットキー接合を形成するためには、例えば接合部の電極Ａ５の電極材料の仕事関数が、電極Ａ５のＩＩＩ−Ｖ族半導体層の電子親和力より大きくなるように、材料・膜厚・不純物濃度などの条件を設定してＳＢＤを形成する。
【００４４】
ＳＢＤが単独で存在する場合あるいはゼロバイアス状態において、電極Ａ５の下方に、ショットキー接合の形成に伴って空乏層（図示しない。）領域が存在しており、そこでは電子が枯渇している。
【００４５】
電極Ａ５の下のＡｌＧａＮ層３の膜厚全体に空乏層を生じさせるためには、例えば電極Ａ５の下のＡｌＧａＮ層３の膜厚を薄く形成する。ＡｌＧａＮ層３のＡｌ組成にも依存するが、例えば１０ｎｍ以下の膜厚にすることにより空乏層化できる。
【００４６】
また、このとき、空乏層はＧａＮ層２まで達して、電極Ａ５の下方においてヘテロ接合界面の２次元電子ガスも枯渇させ、電子ガスの不連続な領域が発生している。
【００４７】
電極Ｂ７は、ＡｌＧａＮ層３とオーミック接合を形成する。また、電極Ａ５の接合部は、電極Ｂ７とカソード電極４との間に形成されている。
【００４８】
なお、電極Ａ５と電極Ｂ７の電極材料は同じでも異なっていてもよく、各電極の接合部のＡｌＧａＮ層３の形成条件との関係で、ショットキー接合とオーミック接合が接合部に生成されていればよい。
【００４９】
電極Ｂ７とＡｌＧａＮ層３との接合部にオーミック接合を形成するためには、例えば接合部の電極Ｂ７の電極材料の仕事関数が、接合部のＩＩＩ−Ｖ族半導体層の電子親和力より小さくなるように、材料・膜厚・不純物濃度などの条件を設定してＳＢＤを形成する。あるいは例えば、トンネル現象が生じる程度の高濃度不純物領域を接合部直下のＩＩＩ−Ｖ族半導体層に形成する。
【００５０】
一方、アノード電極８の両側には、金属などの導電性材料からなるカソード電極４が形成されている。
【００５１】
カソード電極４は、ＡｌＧａＮ層３とオーミック接合を形成する。
【００５２】
なお、カソード電極４の材料は、ＡｌＧａＮ層３との接触部においてオーミック接合が形成可能な材料であればよい。
【００５３】
また、電極Ａ５、電極Ｂ７、アノード電極８、カソード電極４は、単一組成や単一膜構造である必要はなく、多層膜などの他の組成や構造であっても良い。
【００５４】
図において、電極Ａ５、電極Ｂ７およびカソード電極４以外の、ＡｌＧａＮ層３上の領域には、保護膜６として絶縁膜が形成されている。絶縁膜には、例えばＳｉＮ、ＳｉＯ、ＳｉＯＮといった各種絶縁用材料を用いることができる。
【００５５】
なお、図ではＡｌＧａＮ層３が平坦な場合を示しているが、電極Ａ５と電極Ｂ７が異なる接合部において接触していて、電極Ａ５下の半導体層に空乏層が広がっていればよく、図の形状に限定されない。
【００５６】
また、図１に示した構造を基本単位として平面的に複数並列に形成しても良い。
【００５７】
図２は、図１の構造を平面的に４つ並べた、いわゆる櫛型電極構造またはマルチフィンガー型構造となっている。
【００５８】
図２では、ＳＢＤの活性領域１１上にアノード電極８とカソード電極４が交互に配置されている。なお、図２では、電極Ａ５と電極Ｂ７はアノード電極８の下にあり隠れているため、図示していない。
【００５９】
次に、ＳＢＤに印加するバイアス電圧を変えた場合の動作原理について説明する。
【００６０】
図３、図４、図５は、本発明の実施の形態１における、ゼロバイアス時、順バイアス時、逆バイアス時における、伝導帯のエネルギー準位を示す図（いわゆるバンド図）である。
【００６１】
なお、本発明の原理をわかりやすく説明するため、図においてはＧａＮ／ＡｌＧａＮヘテロ接合などバンド構造、および伝導帯とフェルミ準位の関係など、詳細なバンド構造については省略し、主に電極と伝導帯の底の準位の関係を示している。
【００６２】
各図には、図１中の一点鎖線で示したＡ−Ａ’に沿った径路、すなわちカソード電極４から電極Ａ５の下部の半導体層を通り、電極Ｂ７に至る径路における伝導体の底のエネルギー準位を示している。
【００６３】
各図において、中央の細実線が伝導体の底のエネルギー準位、１２、１５、１８がアノード電圧（例えば図３の１２では、０Ｖ。）、１３がカソード電極４の電位（すなわち電極のフェルミ準位）から半導体層２/３をみた場合の電子の移動に対するエネルギー障壁Ａ、１４がアノード電極８の電位（フェルミ準位）から半導体層２/３をみた場合の電子の移動に対するエネルギー障壁Ｂ、１６が電子、１７が電子の流れを示す矢印を示す。
【００６４】
なお、各図では、カソード電位を接地し基準（＝０Ｖ）として示しているので、アノード電極電位＝アノード電圧＝バイアス電圧となっている。
【００６５】
図３に示すゼロバイアスの場合、電極Ａ５の接合部の下方には、ショットキー接合の形成に伴って生じた空乏層が存在するので、半導体層の伝導帯の底の準位はカソード電極４およびアノード電極Ｂ７のエネルギー準位に対して上部に位置する。
【００６６】
このため、カソード電極４から半導体層への電子の移動に対しては障壁Ａ１３が、電極Ｂ７から半導体層への電子の移動に対しては障壁Ｂ１４が生じている。従って、カソード電極４および電極Ｂ７は双方ともオーミック接合の電極であるにもかかわらず、電子はカソード電極４から電極Ｂ７に移動することが難しい。また、カソード電極4から電極Ａ５へは、ショットキー接合の障壁があるため、同様に電子は移動することが難しい。
【００６７】
従って、ゼロバイアス時には、ＳＢＤ全体としては電流が流れにくい状態となっている。
【００６８】
次に、図４に示すように、順バイアスとしてアノード電極８に正のアノード電圧１５を印加すると、電極Ｂ７の準位が下方に移動する。これに伴い、カソード電極４側の障壁の高さが減少し、電子１６は、カソード電極４から電子の流れ１７に沿って電極Ｂ７まで移動することが可能となる。従って、順バイアス時にＳＢＤの電流が流れるようになる。
【００６９】
この場合、アノード電圧(正)１５がショットキー接合の立上電圧以下では、電子１６はカソード電極４から電極Ａには移動できないが、電極Ｂ７へは移動することができ、従って、ショットキー接合の立上電圧以下であってもＳＢＤに電流が流れる。
【００７０】
アノード電圧(正)１５がショットキー接合の立上電圧以上の場合、電子１６はカソード電極４から電極Ｂ７に流れるとともに、電極Ａ５にも流れることができる。従って、電極Ａ５、電極Ｂ７の両方の電極に電子１６が流れるため、従来構造のＳＢＤより大きな電流を流すことができる。
【００７１】
これにより、従来構造のＳＢＤより立上電圧が低いＳＢＤ特性となる。
【００７２】
次に、図５に示すように、逆バイアス、すなわちアノード電極８に負のアノード電圧１８を印加すると、電極Ｂ７の準位が上方に移動する。
【００７３】
ここで、電極Ｂ７と電極Ａ５はアノード電極８により同電位となっており、また、電極Ｂ７と電極Ａ５とからカソード電極４至る半導体層内の電子の移動径路は電極Ａ５の下方で合流してそこで同電位となるため、障壁Ｂ１４の大きさはアノード電圧(負)１８に依存しなくなる。このため、電子１６は、電極Ｂ７から障壁Ｂ１４を越えてカソード電極４側へ移動することが困難なままとなるので、電流は流れにくい。
【００７４】
また、電極Ａ５はショットキー接合に逆バイアスが印加されているため、電極Ａからカソード電極４へも電流は流れにくい。
【００７５】
従って、逆バイアス時は、ＳＢＤ全体として電流が非常に流れにくい状態となる。
【００７６】
このように、アノード電極８にオーミック接合を形成する電極Ｂ７が存在しても、ＳＢＤ全体として、バイアス電圧に対して非対称な電圧−電流特性、すなわちダイオード特性、を保持したまま、立上電圧を低くすることができる。
【００７７】
さらに、空乏層の領域に含まれていないヘテロ接合形成領域では、ヘテロ接合の２次元電子ガスがＳＢＤの寄生抵抗を低減するため、順バイアス時の電流をさらに増加させることができる。
【００７８】
図６は、後述する図７に示す計算において、本発明の実施の形態１との比較にために用いた、従来技術のＳＢＤの断面構造を示す図である。
【００７９】
図７は、本発明の実施の形態１と従来技術のＳＢＤにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。図において、横軸がＳＢＤのバイアス電圧、縦軸がＳＢＤの電流を示す。
【００８０】
計算条件は、基板1は厚さ１００μｍの半絶縁性ＳｉＣ基板、ＧａＮ層２は厚さ１．２μｍでＮ型不純物濃度１Ｅ１５ｃｍ−３、ＡｌＧａＮ層３は厚さ２０ｎｍ、Ａｌ組成０．２３のＮ型不純物濃度１Ｅ１５ｃｍ−３、電極Ａ５の接合部の長さは１μｍ、電極Ｂ７の接合部の長さは５μｍ、カソード電極４の接合部の長さは５μｍである。
【００８１】
なお、計算では、電極Ａ５の下の空乏層領域をＧａＮ層２まで延ばすため、電極Ａ５下のＡｌＧａＮ層のみ５ｎｍとした、溝（リセス）構造を形成した場合について計算している。すなわち、ＡｌＧａＮ層３の上部に、開口を有する溝が形成され、電極の一部が溝の内部に形成されている。このような溝は、例えば電極形成用に保護膜６に開口を形成するエッチング処理の際に、保護膜６材料とＡｌＧａＮ層３材料とのエッチング比により自動的に形成されても、あるいは、所定の深さの溝を形成するようにしてもよい。
【００８２】
一方、従来のＳＢＤは、長さ１μｍのショットキー接合を持つ電極をアノード電極とした以外は基本的に本発明の構造（図１参照）と同じ構造としている。
【００８３】
但し、図６においてカソード電極４間の間隔が図１と同じとなっているが、寄生抵抗Ａ１９を同じ条件にするため、カソード電極４と電極Ａ５との間の間隔を同じにしている。
【００８４】
図７から、従来構造のＳＢＤでは、順バイアスにおいて、ショットキー接合の立上電圧（図では約１Ｖ）までは電流がほとんど流れていないことがわかる。
【００８５】
一方、本発明のＳＢＤでは、順バイアス電圧が低い領域から電流が流れており、立上電圧が従来構造より低減できていることがわかる。さらに立上電圧以上の領域においても、従来構造より大きな電流が得られていることがわかる。
【００８６】
また、逆バイアス時においては、本発明のＳＢＤでは従来と同様、電流はほとんど流れていないことがわかる。
【００８７】
図８は、本発明の実施の形態１における、ＳＢＤの断面（図１）における順バイアス時（１Ｖ）の電流密度分布を計算した結果を示す図である。
【００８８】
図９は、比較のために用いた従来技術のＳＢＤの断面（図６）における、順バイアス時（１Ｖ）の電流密度分布を計算した結果を示す図である。
【００８９】
なお、図８および図９では、ショットキー接合を形成した電極Ａ５付近のみを示している。
【００９０】
各図の右側に、電流密度別の色分け及び電流密度の大きさを示し、色が薄くなるに従って電流密度が大きくなっている。なお、電流密度の値は、１０のべき乗における指数を表し、例えば、図中の７．８１に対応する電流密度は１０７.８１Ａ/ｃｍ２である。
【００９１】
図８から、本発明のＳＢＤでは、電極Ａ５の下方では灰色が濃い領域、即ち電流密度が少ない領域が多く、白い領域、即ち電流密度の多い領域はＡｌＧａＮ層３とＧａＮ層２とのヘテロ接合界面付近に存在することがわかる。これは、ＳＢＤの電流は電極Ａ５を流れず、ヘテロ接合界面の２次元電子ガス形成領域に沿って電極Ｂ７からカソード電極４に向かって流れていることを示す。
【００９２】
一方、従来構造のＳＢＤでは、電流密度の多い白い領域は電極Ａ（広義のアノード電極）５の下方とヘテロ接合界面付近の双方に存在する。これは、ショットキー接合の電流がアノード電極８からヘテロ接合界面へ流れ、その後カソード電極４に流れていることを示す。
【００９３】
以上のように、本発明の実施の形態のＳＢＤでは、逆方向電圧では電流が従来のＳＢＤと同様に流れにくく、順バイアスではほぼ０Ｖから立上る特性を示すことがわかる。
【００９４】
なお、本発明の効果は、上記計算した条件に限られるものではなく、例えばＧａＮ層３の膜厚は０．０１から１０μｍ、Ｎ型不純物濃度は１Ｅ１９ｃｍ−３程度以下、ＡｌＧａＮ層３の膜厚は１から５０ｎｍ、電極Ａ５下の厚さは０から２０ｎｍ、Ｎ型不純物濃度は１Ｅ１９ｃｍ−３程度以下、Ａｌ組成は０．１から１、電極Ａ５の長さは０．１から１０μｍ、電極Ｂ７の長さは０．１から１０μｍ程度であれば得られると考える。ただし、それぞれの項目の値について最適な組合せが考えられる。
【００９５】
なお、本発明の実施の形態においては、カソード電極４と電極Ａ５との間など、空乏層が広がらない領域では、バイアス条件に関わらず２次元電子ガスが存在している領域が形成される。
【００９６】
ＳＢＤに順バイアス電圧が印加された場合、電子１６がカソード電極３から２次元電子ガス領域を通してアノード電極４の下まで到達し、アノード電極（ショットキー電極）４からＳＢＤの外に流れるので、抵抗の低い２次元電子ガスによりＳＢＤの寄生抵抗が低減されるので、同じ電圧で電流が増加し、立上電圧がより低減できる。
【００９７】
実施の形態２．
以下に、本発明の実施の形態２について説明する。
【００９８】
図１０は、本発明の実施の形態２における、ＳＢＤの断面構造を示す図である。
【００９９】
図の見かた、電極Ｃ１９以外の構成要素、膜厚、不純物濃度など、および、基板１の上方から見た平面図は、上記実施の形態1の図２と同様である。
【０１００】
図において、１９は非オーミック性の接合特性を持つ電極Ｃを示す。
【０１０１】
図１１、図１２、図１３は、本発明の実施の形態２における、ゼロバイアス時、順バイアス時、逆バイアス時における、伝導帯のエネルギー準位を示す図である。
【０１０２】
なお、上記実施の形態１と同様に、本発明の原理をわかりやすく説明するため、図においてはＧａＮ／ＡｌＧａＮ接合などバンド構造およびフェルミ準位などの詳細については図示していない。
【０１０３】
各図は、図１０中の一点鎖線で示したＣ−Ｃ’に沿った径路、すなわちカソード電極４から電極Ａ５の下部の半導体層を通り、電極Ｂ７に至る径路における伝導体の底のエネルギー準位を示す図となっている。
【０１０４】
上記実施の形態１との違いは、電極Ｃ１９が非オーミック性の電極であることから、電極Ｃ１９とＡｌＧａＮ層３との接合界面に、ゼロバイアス時において、電子の移動に対する障壁Ｃ２０がさらに存在することである。
【０１０５】
障壁Ｃ２０の高さは、ゼロバイアス時の第３の障壁Ａ１３および障壁Ｄ２１より小さい。従って、障壁Ｃ２０の高さは電極Ａ５の接合のショットキー障壁よりも小さい。
【０１０６】
障壁Ｃ２０は、例えば、電極Ｃ１９の仕事関数より、接合部のＡｌＧａＮ層３の電子親和力が低くなるようにして形成する。
【０１０７】
図１１に示すゼロバイアスの場合、上記実施の形態１の図３と同様に、電極Ａ５の接合部の下方には、ショットキー接合の形成に伴って生じた空乏層領域が広がっているので、半導体層の伝導帯の底はカソード電極４およびアノード電極Ｃ１９のエネルギー準位に対して上部に位置する。
【０１０８】
このため、カソード電極４から半導体層への電子の移動に対しては障壁Ａ１３、電極Ｂ７から半導体層への電子の移動に対しては障壁Ｃ２０および障壁Ｄ２１が存在する。
【０１０９】
従って、電子はカソード電極４から電極Ｃ１９に移動することが難しい。また、カソード電極４から電極Ａ５へも、ショットキー接合のショットキー障壁障壁があるために、電子は移動することが難しい。
【０１１０】
従って、ゼロバイアス時には、ＳＢＤ全体としては電流が流れにくい。
【０１１１】
次に、図１２に示すように、順バイアスとして、アノード電極８に正のアノード電圧１５を印加すると、障壁Ａ１３が低くなるため電子１６はこれを乗り越えて移動するが、障壁Ｃ２０により電子の流れ１７が阻害される。
【０１１２】
しかし、障壁Ｃ２０の高さが低いため、従来構造の立上電圧より低い順バイアス電圧で電流が流れる。
【０１１３】
次に、図１３に示すように、逆バイアスとして、アノード電極８に負のアノード電圧１８を印加すると、電極Ｃ１９の伝導帯が上方に移動する。
【０１１４】
この場合、電子１６は、障壁Ｃ２０を越え、さらに障壁Ｄ２１を越えなければ流れない。電子１６は、実施例1の構造と比べて障壁Ｃ２０を余分に越える必要があるため、逆方向電流はより流れにくくなる。
【０１１５】
従って、本実施の形態では、上記実施の形態1に比べ、逆バイアス時のリーク電流を低減できる。
【０１１６】
図１４は、後述する図１６に示す計算において、本発明の実施の形態の計算に用いたＳＢＤの構造、図１５は、比較にために用いた従来技術のＳＢＤの断面構造を示す図である。
【０１１７】
なお、実施の形態１において用いた構造と異なり、カソード電極４が１つの場合となっている。このため、電極Ａ５も１つのみとなっている。電極数が少ないことは、本発明の効果に対し特に深い意味はない。
【０１１８】
図１６は、本発明の実施の形態１と従来技術のＳＢＤにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。
【０１１９】
計算条件は、基板1は厚さ１００μｍの半絶縁性ＳｉＣ基板、ＧａＮ層２は厚さ０．１μｍでＮ型不純物濃度１Ｅ１５ｃｍ−３、ＡｌＧａＮ層３は厚さ２０ｎｍ、Ａｌ組成０．２３でＮ型不純物濃度１Ｅ１５ｃｍ−３、電極Ａ５の接合部の長さは０．１μｍ、電極Ｂ７の接合部の長さは５μｍ、カソード電極４の長さは５μｍである。
【０１２０】
実施の形態１の計算と同様に、電極Ａ５の下のＡｌＧａＮ層３まで空乏層を延ばすため、電極Ａ５下のＡｌＧａＮ層は５ｎｍと薄くし溝（リセス）構造としている。
【０１２１】
比較に用いた従来構造は、長さ０．１μｍのショットキー接合を持つ電極Ａ５をアノード電極とした以外は本発明と同様である。
【０１２２】
図１６から、本発明のＳＢＤでは、実施の形態１の場合（図７）と比べ、順バイアス時の電流は流れにくくなっているものの、逆バイアス時の電流も少なくなっていることがわかる。
【０１２３】
また、本発明のＳＢＤは、従来技術のＳＢＤと比べ立上電圧が低減され、また順バイアス時の電流が大きく、本発明の効果が得られている。
【０１２４】
図１７は、本発明の実施の形態２における、ＳＢＤの断面（図１４）における順バイアス時（１Ｖ）の電流密度分布を計算した結果を示す図である。
【０１２５】
図１８は、比較のために用いた従来技術のＳＢＤの断面（図１５）における、順バイアス時（１Ｖ）の電流密度分布を計算した結果を示す図である。
【０１２６】
なお、図１７および図１８では、実施の形態１の図８および図９と同様に、ショットキー接合を形成した電極Ａ５付近のみを示している。
【０１２７】
図１７および図１８から、実施の形態１と同様に、従来構造のＳＢＤではアノード電極８からカソード電極４に電流が流れるが、本発明のＳＢＤでは電流は電極Ａ５を通らず、電極Ｃ１９からカソード電極４へ流れていることがわかる。
【０１２８】
実施の形態３．
以下に、本発明の実施の形態３について説明する。
【０１２９】
図１９は、本発明の実施の形態３における、ＳＢＤの断面構造を示す図である。
【０１３０】
実施の形態１と異なる点は、電極Ａ５と電極Ｂ７（または電極Ｃ１９）とが直接接触するよう平面的に形成されている点である。
【０１３１】
上記実施の形態では、電極Ａ５と電極Ｂ７（または電極Ｃ１９）とが直接接触しておらず、この間の領域の半導体層部分に寄生抵抗が生じていた（図１の寄生抵抗Ｂ参照)。
【０１３２】
図１の場合には、カソード電極４とアノード電極８の電流経路に、寄生抵抗Ａ９と寄生抵抗Ｂ１０が存在する。
【０１３３】
逆バイアス時のＳＢＤの耐圧を確保するためには、カソード電極４と電極Ａ５の距離が例えば０．１〜１００μｍ程度必要であるため、寄生抵抗Ａは有限の値Ｒａを持つ。
【０１３４】
寄生抵抗Ｂ１０の値をＲｂ、本発明のＳＢＤの立上電圧をＶｔｈ、立上電圧以上のバイアス電圧Ｖ０での電流が従来構造のＳＢＤのＫ倍であるとすると、
2014212151.tif 000003
【０１３５】
であれば、その動作電圧において従来構造より大きな電流が得られることになる。
【０１３６】
実施例１から３においては上式の範囲で決まるように寄生抵抗Ｂ１０の値を選ぶ必要がある。
【０１３７】
抵抗値Ｒｂは、ＡｌＧａＮ層３の高Ａｌ組成化、厚膜化、および、電極Ａ５と電極Ｂ７（または電極Ｃ１９）との間の短距離化により、低減可能である。
【０１３８】
この中で、電極Ａ５と電極Ｂ７（電極Ｃ１９）との間の短距離化は、立上電圧といったＳＢＤの基本特性に変更を与えずに寄生抵抗Ｂ１０を低減できるので、図１９のように電極Ａ５と電極Ｂ７（電極Ｃ１９）を直接接触させることで、寄生抵抗Ｂ１０を低減でき、従って順バイアス時の特性の良いＳＢＤを得ることが可能である。
【０１３９】
また、本実施の形態の構造は、電極Ｂ７（電極Ｃ１９）が直接接触しているため、アノード電極８を別途作成しなくてもよく、製造コストおよび製造時の消費エネルギーを低減することができる。また、ＳＢＤ構造の段差を減らすことができるので、ＳＢＤ自体または配線などの製造歩留まりが向上する。
【０１４０】
実施の形態４．
以下、本発明の実施例の形態４について説明する。
【０１４１】
図２０は、本発明の実施の形態４における、ＳＢＤの断面構造を示す図である。
【０１４２】
上記実施の形態と異なる点は、電極Ｂ７（または電極Ｃ１９）が電極Ａ５の上部に乗り上げるよう形成されている点である。
【０１４３】
上記実施の形態３では、電極Ａ５と電極Ｂ７（または電極Ｃ１９）の側壁が直接接触しているが、このような形状の場合、製造過程における電極の形成位置の制御が難しい。
【０１４４】
図２０の場合、電極Ａ５を形成し、次に、電極Ａ５に被い被せるように電極Ｂ７（または電極Ｃ１９）を形成する。電極Ｂ７（電極Ｃ１９）は電極Ａ５に少しでも被さっていれば電気的に直接接続されるので、位置精度を精密の制御することなく製造することが可能である。また、アノード電極８を形成する工程が省略できる。
【０１４５】
図２１は、本実施の形態の変形例である。図では、図２０とは逆に、電極Ｂ７（電極Ｃ１９）を先に形成し、その一部にかかるように電極Ａ５を形成している。
【０１４６】
実施の形態５．
以下、本発明の実施例の形態５について説明する。
【０１４７】
図２２は、本発明の実施の形態５における、ＳＢＤの断面構造を示す図である。
【０１４８】
上記実施の形態１と異なる点は、電極Ｂ７（または電極Ｃ１９）もＡｌＧａＮ層３の溝（リセス）構造に形成され、さらに電極Ｂ７（または電極Ｃ１９）の接合形成位置が電極Ａ５より深く形成されている点である。
【０１４９】
また、電極Ａが、実施の形態１および２の計算（図８参照。）のように、ＡｌＧａＮ層３の溝（リセス）内に形成されている。
【０１５０】
図２２のＳＢＤでは、電極Ｂ７（または電極Ｃ１９）の接合界面からヘテロ接合界面までの距離が短くできるので、ＡｌＧａＮ層３内で発生する、図の垂直方向の電流径路部分の寄生抵抗を低減でき、同じ順バイアス電圧で流れる電流が大きくなるので、立上電圧がより小さくできる。
【０１５１】
また、電極Ｂ７（または電極Ｃ１９）がＧａＮ層２に達しているので、その領域に２次元電子ガスの生成はなされないが、電極Ｂ７（または電極Ｃ１９）の最下端の両側で直接２次元電子ガスの生成領域と接するので、２次元電子ガスの生成がない領域による寄生抵抗増加などはない。
【０１５２】
なお、図２２では、電極Ｂ７（または電極Ｃ１９）がＧａＮ層２に達しているが、電極Ｂ７（または電極Ｃ１９）の接合形成位置が電極Ａ５より深く形成されていれば寄生抵抗は低減されるので、図の構造に限定されない。
【０１５３】
実施の形態６．
以下、本発明の実施例の形態６について説明する。
【０１５４】
図２３は、本発明の実施の形態５における、ＳＢＤの断面構造を示す図である。
【０１５５】
上記実施の形態１と異なる点は、ＡｌＧａＮ層がＰ型のＡｌＧａＮ層３ａであり、電極Ｂ７（電極Ｃ１９）の下部およびカソード電極４の下部にＮ型領域が形成されている点である。
【０１５６】
このような構造は、例えば、まずＰ型ＡｌＧａＮ層３ａをＡｌＧａＮ層全体に形成し、その後、Ｎ型不純物を導入することによって形成する。
【０１５７】
電極Ａ５及びＰ型ＡｌＧａＮ層３ａは、電子１６に対するショットキー障壁が形成される条件で形成される。
【０１５８】
なお、図２３においては、Ｎ＋−ＡｌＧａＮ層２３を形成しているが、上記各実施の形態のように、形成しなくてもよい。
【０１５９】
実施の形態７．
以下、本発明の実施例の形態７について説明する。
【０１６０】
図２４は、本発明の実施の形態7における、ＳＢＤの断面構造を示す図である。
【０１６１】
上記実施の形態６と異なる点は、ＧａＮ層２の溝（リセス）構造内に電極Ａ５とＡｌＧａＮ層３とが形成されている点、基板が導電性基板２２となっている点、およびカソード電極４が基板２２の図の下側に形成されている点である。
【０１６２】
ＳＢＤの基本的な動作原理は、電極Ｂ７（電極Ｃ１９）からカソード電極４に至る電流径路が実施の形態１と異なり図の縦方向となる点が異なるだけで、実施の形態１と同様である。
【０１６３】
本実施の形態においては、基板を導電性基板２２とすることで、カソード電極４を基板の裏面側に形成できるため、ＳＢＤの平面的なサイズが上記各実施の形態より小さくできる。
【０１６４】
なお、図のように、ＡｌＧａＮ層３が電極Ｂ７（電極Ｃ１９）の底部とＧａＮ層２の間にあっても本発明の目的が得られる。この場合、Ｂ７（電極Ｃ１９）の直下にＮ＋−ＧａＮ層（図示しない）を形成してもよい。
【０１６５】
実施の形態８．
以下、本発明の実施例の形態８について説明する。
【０１６６】
図２５は、本発明の実施の形態８における、ＳＢＤの断面構造を示す図である。
【０１６７】
上記実施の形態４と異なる点は、電極Ａ５がＧａＮ層２に接している点である。本実施の形態においては、ＧａＮ層２はＮ型もしくはＰ型のどちらでもよい。
【０１６８】
本実施の形態の場合、電極Ａ５の下方にＡｌＧａＮ層３がないため、障壁Ａ１３（図３または図１１参照。）を高くでき、逆バイアス時の電流（リーク電流）の少ないＳＢＤ特性が得られる。
【０１６９】
また、電極Ａ５がヘテロ接合界面と接しているが、ＧａＮ層とのショットキー接合および空乏層の存在とによりヘテロ接合界面の電子ガスは枯渇しているので、ショットキー接合の立上電圧より低い順バイアス電圧時に電極Ａ５に電流は流れにくいままとなる。
【０１７０】
なお、電極Ｂ７（電極Ｃ１９）とＧａＮ層２との間に、ＳｉＯ、ＳｉＮまたはＡｌＮなどの絶縁膜が、例えば１〜５０ｎｍ程度存在してもよく、図の構造に限定されない。
【０１７１】
また、図では上記実施の形態４において電極Ａ５が電極Ｂ７（電極Ｃ１９）に接するように形成した場合を示しているが、他の実施の形態に対して適用してもよい。
【０１７２】
実施の形態９．
以下、本発明の実施例の形態９について説明する。
【０１７３】
図２６は、本発明の実施の形態7における、ＳＢＤの断面構造を示す図である。
【０１７４】
図において、２４はＧａＮ層、２３はＮ＋−ＧａＮ層である。
【０１７５】
実施の形態１と異なる点は、ＡｌＧａＮ層３がなく、カソード電極４の下に高濃度なＮ型不純物をドーピングしたＮ＋ＧａＮ層２３があることである。
【０１７６】
この構造では、ヘテロ接合界面の電子ガスを枯渇させる必要がないので電極Ａ５の下方に空乏層が広がりやすく、従って、逆バイアス時における電流、即ちリーク電流、をより低減できる。
【０１７７】
なお、電極Ｂ７または電極Ｃ１９の下にもＮ型不純物濃度の異なる領域を形成して、オーミック性の改善や障壁Ｃ２０の高さを調整することも可能である。
【０１７８】
実施の形態１０．
以下、本発明の実施例の形態１０について説明する。
【０１７９】
本実施の形態においては、上記実施の形態１のＳＢＤ（図１および図２参照）と同様な構造を用いる。
【０１８０】
但し、本実施の形態では、逆バイアスおよびゼロバイアス時において、空乏層の存在により、ヘテロ接合界面の一部の領域で２次元電子ガスが消失して不連続な２次元電子ガス領域が形成される。また、ショットキー接合の立上電圧より低い順バイアス電圧（この場合できるだけゼロバイアスに近い電圧が望ましい。）において、上記一部領域の空乏層が後退することで接合界面に２次元電子ガスを発生させ連続（ないしは連結）した２次元電子ガス領域が形成される。すなわち、バイアス電圧の正／負で、電子ガスの存在する領域が連続／不連続となるように、電極および半導体層の形成条件（材料、不純物濃度、膜厚など）が設定される。
【０１８１】
例えば、逆バイアスおよびゼロバイアス時には、ヘテロ接合界面に空乏層が達し電子を枯渇させＳＢＤの電流径路の抵抗を大きくし、ゼロバイアスに近い順バイアス時においては、空乏層がヘテロ接合界面に達しないようにしＳＢＤの抵抗を小さくするよう形成する。さらに、半導体層の不純物濃度を低くし、２次元電子ガスがない場合のヘテロ接合界面付近の抵抗率を２次元電子ガスがある場合に比べ大きくする。
【０１８２】
このように形成したＳＢＤでは、逆バイアスおよび低いゼロバイアス時には、２次元電子ガスのない領域により、カソード電極からアノード電極に至る電流径路が高抵抗となるので、電流が少ない。
【０１８３】
また、逆バイアス電圧が大きくなるに従い、空乏層の領域が拡大しそれに応じて２次元電子ガス領域が減少するので、高抵抗領域が拡大し、電流がさらに流れにくくなる。
【０１８４】
一方、順バイアス時には、電流径路の２次元電子ガス領域が連結し低抵抗となるので、ショットキー接合の立上電圧より低い電圧から、逆バイアス時に比べて大きな電流が流れる。ショットキー接合の立上電圧より高い電圧では、実施の形態１と同様に電極Ａ５（ショットキー接合）を介しても電流が流れる。
【０１８５】
以上のように、ＳＢＤ動作のバイアス電圧依存性に非線形性が生じ、ダイオードとしての特性が得られる。また、立上電圧が従来よりも低いＳＢＤが得られる。
【０１８６】
実施の形態１１．
上記各実施の形態では、本発明のＳＢＤ単体の構造および動作について説明したが、1つ以上の本発明のＳＢＤに、周辺回路の要素として、例えば信号入出力用のインピーダンス整合回路、抵抗、容量、インダクタ、高調波信号の波形を制御するためのマイクロストリップ線路の一部または全部を組み合わせて整流回路を構成してもよく、高周波信号を整流する場合の効率がさらに向上する。その場合、上記周辺回路の要素を本発明のＳＢＤ基板１上に集積し、ＩＣモジュールを構成するといった、実装形態について各種の変形が可能である。
【０１８７】
また、上記各実施の形態に関わるＳＢＤ、ＩＣ、ＩＣモジュールのいずれか1つまたは複数を、整流素子としてダイオードを使用する整流回路を備えた各種電子装置、例えばスイッチングレギュレータなどの電源装置、非接触型充電器内蔵携帯機器、上記非特許文献１に記載の信号伝送装置ＲＦ−ＤＣコンバータなど、のダイオードまたは整流回路に用いることが可能である。
【０１８８】
これにより、上記各種電子装置の電力消費を低減することができる。
【０１８９】
なお、上記整流回路の回路構成および上記各種電子装置の構成としては、上記非特許文献１のような従来から知られた構成でもあっても、あるいは新規な構成であってもよく、上記例示に限定されない。
【０１９０】
なお、上記各実施の形態では、カソード電極４と電極Ｂ７（または電極Ｃ１９）との間に電極Ａが１つ形成されているが、各々を複数個まとめて形成してもよく、上記実施の形態に限定されない。
【０１９１】
例えば、図１に示した電極Ａ、Ｂの配置をＡＢＡと表現した場合、ＡＢＢ・・ＢＡ、ＡＢＡＢＡ、ＡＢＡＡＡＢＡなどの構成が可能である。
【０１９２】
複数個形成すると、図３の障壁Ａ１３と障壁Ｂ１４が実効的に高くなり、ＳＢＤのオン抵抗は高くなるが耐圧は向上するという、トレードオフの関係を有するので、ＳＢＤの各種適用条件・装置に応じて要求される障壁高さを調整し、最適なＳＢＤを使用することができる。
【０１９３】
なお、上記障壁の高さは、アノード電極の金属の選択で調整可能であるが限界があるため、障壁の高さを調整するために電極の数を調整してもよい。
【０１９４】
また、各実施の形態の差異点については、他の実施の形態に適用可能であり、実施の形態の構造に限定されない。
【０１９５】
例えば、実施の形態１ないし４に示した電極構造の差異点と、実施の形態５以降に示した半導体層構造（基板構造含む）の差異点とを組合せることが可能である。
【符号の説明】
【０１９６】
１  基板、２  ＧａＮ層（ＩＩＩ−Ｖ族半導体層）、３  ＡｌＧａＮ層（ＩＩＩ−Ｖ族半導体層）、４  カソード電極、５  電極Ａ（ショットキー電極）、６  保護膜（絶縁膜）、７  電極Ｂ（オーミック電極）、８  アノード電極、９  寄生抵抗Ａ、１０  寄生抵抗Ｂ、１１  活性領域、１２  アノード電圧（０Ｖ）、１３  障壁Ａ、１４  障壁Ｂ、１５  アノード電圧（正）、１６  電子、１７  電子の流れ、１８  アノード電圧（負）、１９  電極Ｃ（非オーミック）、２０  障壁Ｃ、２１  障壁Ｄ、２２  導電性基板、２３  Ｎ＋ＧａＮ層、２４  ＧａＮ層
【図１】
2014212151.tif 000004
【図２】
2014212151.tif 000005
【図３】
2014212151.tif 000006
【図４】
2014212151.tif 000007
【図５】
2014212151.tif 000008
【図６】
2014212151.tif 000009
【図７】
2014212151.tif 000010
【図１０】
2014212151.tif 000011
【図１１】
2014212151.tif 000012
【図１２】
2014212151.tif 000013
【図１３】
2014212151.tif 000014
【図１４】
2014212151.tif 000015
【図１５】
2014212151.tif 000016
【図１６】
2014212151.tif 000017
【図１９】
2014212151.tif 000018
【図２０】
2014212151.tif 000019
【図２１】
2014212151.tif 000020
【図２２】
2014212151.tif 000021
【図２３】
2014212151.tif 000022
【図２４】
2014212151.tif 000023
【図２５】
2014212151.tif 000024
【図２６】
2014212151.tif 000025
【図８】
2014212151.tif 000026
【図９】
2014212151.tif 000027
【図１７】
2014212151.tif 000028
【図１８】
2014212151.tif 000029