(57)【要約】  【課題】成膜時における酸化物半導体層へのダメージを抑制し、ＴＦＴ素子の特性劣化や特性ばらつきを低減するとともに、ソース・ドレイン電極の領域における抵抗分の減少を図り得る、酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子の製造方法を提供する。  【解決手段】ガラス基板１上にゲート電極膜２、ゲート絶縁膜３およびＩＧＺＯ膜４（酸化物半導体層）を、この順に積層し、この後、該基板１側からＩＧＺＯ膜４（酸化物半導体層）に向けてフラッシュランプ光やエキシマレーザ光等の所定の光を照射せしめて、該基板１側から見たときに、その視線上においてゲート電極膜２と重ならないＩＧＺＯ膜４（酸化物半導体層）の領域４ａを低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体ＴＦＴを製造する。【選択図】図１
2014029976.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体ＴＦＴを製造することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光のいずれかであることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光のパルス幅が、0.001〜100msecであることを特徴とする請求項１〜３のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項５】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の波長が、200〜1500nmの範囲におけるいずれかの波長を含むことを特徴とする請求項１〜４のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項６】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項７】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光のパルス幅が、1〜1000nsecであることを特徴とする請求項１、２および６のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項８】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことを特徴とする請求項１、２、６および７のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項９】
薄膜トランジスタの製造方法において、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１〜８のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１〜９のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等の薄膜デバイスおよびその製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造の薄膜デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能となる。
【０００５】
一方、ＴＦＴ上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっている。
【０００６】
ところで従来、酸化物半導体をチャネルに用いた自己整合型ＴＦＴを作製する際には、支持基板上にソース・ドレイン電極膜（酸化物半導体層）、ゲート絶縁膜およびゲート電極膜の順に積層して形成する。このような構造のＴＦＴは、ゲート電極膜が酸化物半導体層の上方に形成されるため「トップゲート構造」と称される（下記非特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】”A Novel Self-AlignedTop-Gate Oxide TFT for AM-OLED displays”, NarihiroMorosawa, Yoshihiro Ohshima, Mitsuo Morooka, Toshiaki Arai, and TatsuyaSasaoka, SID 11 DIGEST, 479 (2011) .
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したトップゲート構造をもつ自己整合型のＴＦＴ素子を作製する場合は、酸化物半導体層上にゲート絶縁膜を成膜することから、その成膜時における酸化物半導体層へのダメージが問題となる。特に、酸化物半導体の移動度低減や、キャリア密度の変化等が生じ、ＴＦＴ素子の特性劣化や特性ばらつきを引き起こすといった問題がある。
【０００９】
また、上述したように、ＴＦＴを自己整合型とすることにより寄生容量を低下することができるが、さらに、ソース・ドレイン電極の領域における本質的な抵抗分を低下させて、ドレイン電流減少の抑制を図ることも切望されている。
【００１０】
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた自己整合型のＴＦＴ素子を作製する場合、成膜時における酸化物半導体層へのダメージを抑制し、ＴＦＴ素子の特性劣化や特性ばらつきを低減するとともに、ソース・ドレイン電極の領域における抵抗分の減少を図り得る、自己整合型の薄膜デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る薄膜デバイスの製造方法は、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体ＴＦＴを製造することを特徴とするものである。
【００１２】
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１３】
本発明の好ましい態様としては、前記所定の光が前記フラッシュランプであるとき、前記フラッシュランプの１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、0.001〜100msecであることが好ましく、波長が、200〜1500nmの範囲内における波長を含むことが好ましい。
【００１４】
また、本発明の他の好ましい態様としては、前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、1〜1000nsecであることが好ましく、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことが好ましい。
【００１５】
なお、上述したパルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも１/２の強度を保持している時間をいうものとする。
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。
【００１６】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
【発明の効果】
【００１７】
本発明に係る薄膜デバイスの製造方法によれば、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。本発明方法に係る薄膜トランジスタ素子構造は、該基板側から該酸化物半導体層に向けて所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域（ソース・ドレイン領域）をソース・ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極が、該基板側から見たときに、その視線上において重なることがないよう形成することができる。以上のようにして自己整合型ボトムゲート構造のＴＦＴを作製することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る、自己整合型ボトムゲート構造の薄膜デバイスの製造方法を示す工程図である。
【図２】第１実施形態を用いて製造された２つのサンプルについて、積層構造および抵抗率を比較した結果を示すものである。
【図３】本発明の第２実施形態に係る、自己整合型ボトムゲート構造の薄膜デバイスの製造方法を示す工程図である。
【図４】本発明の第２実施形態を用いて製造されたIGZOの薄膜デバイスサンプルの模式図（ａ）、および該サンプルシート抵抗の照射強度依存性を示すグラフ（ｂ）である。
【図５】本発明の第２実施形態を用いて作製された、薄膜デバイスの自己整合型ボトムゲート構造を示す模式図（ａ）、およびこの薄膜デバイスの伝達特性を示すグラフ（ｂ）である。
【図６】従来技術に係る、薄膜デバイスの自己整合型ではないボトムゲート構造を示す模式図（ａ）、およびこのような自己整合型ではないボトムゲート構造の伝達特性を示すグラフ（ｂ）である。
【図７】本発明の第２実施形態を用いて製造された自己整合型の薄膜デバイス（ＴＦＴ）の電界効果移動度を評価した結果を示すグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
【００２０】
＜第１実施形態＞
図１は第１実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。
【００２１】
次に、ゲート電極膜２上（一部は基板１上）に、プラズマＣＶＤ法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜３を250nmの厚さに形成する。
【００２２】
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）４を30nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜４に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す（図１（ａ））。
【００２３】
次に、上述したように積層された素子構造体に対して、図１（ｂ）に示すように、基板１側からIGZO膜４に向かってフラッシュランプ光（一般にはキセノンフラッシュランプ光が用いられる）を照射する。IGZO膜４の光照射領域は、丁度、ソース・ドレインの領域に相当するから、このソース・ドレインの領域にフラッシュランプ光が照射される（図１（ｃ）を参照）。フラッシュランプ光のパルスが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、フラッシュランプ光のパルスが照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜）４´となる。これにより、ドレイン電流の低下を抑制することができる。
【００２４】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板の収縮や反り、あるいは基板からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、0.01〜500J/cm2であることが好ましい。
【００２５】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。
【００２６】
さらに、フラッシュランプ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。
【００２７】
なお、上記フラッシュランプ光はIGZO膜４における吸収率が高くなる波長を含むことが好ましい。
【００２８】
次に、図１（ｄ）に示すように、プラズマＣＶＤによりSiO2よりなる保護膜５を形成する。次に、フォトリソグラフィ法およびエッチング法を用いて保護膜５にコンタクトホールを形成した後、MoやAlをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂをパターニングする（図１（ｄ））。このパターニングにおいては、ゲート電極膜２とソース・ドレイン電極膜７ａ、７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜２と、IGZO膜４のソース領域６aおよびドレイン領域６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００２９】
＜第２実施形態＞
以下、本発明の第２実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
図３は本実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板１１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜１２を形成する。
【００３０】
次に、ゲート電極膜１２上（一部は基板１１上）に、プラズマＣＶＤ法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜１３を200nmの厚さに形成する。
【００３１】
次に、ゲート絶縁膜１３上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）１４を50nmの厚さに形成する。IGZO膜１４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜１４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜１４に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す（図３（ａ））。
【００３２】
次に、上述したように積層された素子構造体に対して、図３（ｂ）に示すように、基板１１側からIGZO膜１４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）を照射する。エキシマレーザ光の一部はゲート電極膜１２によって反射、吸収されるため、ゲート電極膜１２上のIGZO領域（チャネル領域に相当）にはエキシマレーザ光が照射されない。一方、ゲート電極膜１２が下部にないIGZO領域（ソース・ドレイン領域に相当）にはエキシマレーザ光が照射される（図３（ｃ）を参照）。エキシマレーザ光が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザ光が照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜）１４´となる。これにより、ドレイン電流の低下を抑制することができる。
【００３３】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板の収縮や反り、あるいは基板からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザ光の１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。
【００３４】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
さらに、エキシマレーザ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
なお、上記エキシマレーザ光はIGZO膜における吸収率が高くなる波長を含むことが好ましい。
【００３５】
次に、図３（ｄ）に示すように、プラズマＣＶＤによりSiO2よりなる保護膜１５を形成する。次に、フォトリソグラフィ法およびエッチング法を用いて保護膜１５にコンタクトホールを形成した後、MoやAlをスパッタリングすることで、室温環境下でソース電極膜１７ａおよびドレイン電極膜１７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜１７ａおよびドレイン電極膜１７ｂをパターニングする（図３（ｄ））。このパターニングにおいては、ゲート電極膜１２とソース・ドレイン電極膜１７ａ、１７ｂが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜１２と、IGZO膜１４のソース領域１６aおよびドレイン領域１６ｂとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
【００３６】
照射される光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等の他のエキシマレーザとしてもよい。
【００３７】
以下、上記２つの実施形態に共通する事項について、説明する。
【００３８】
上記照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であれば上記フラッシュランプ光やエキシマレーザ光に限られるものではなく、Arレーザ等の気体レーザでも、YAGレーザなどの固体レーザでもよい。また、CWレーザ等の連続光を用いることも可能である。
【００３９】
また、上記照射光は、酸化物半導体層には作用するが、基板１、１１等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、フラッシュ光やエキシマレーザ光等のパルス光を選択することが好ましい。
【００４０】
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２、１２が酸化物半導体層（IGZO膜４、１４）よりも先に形成されるため、ゲート絶縁膜３、１３の成膜時における酸化物半導体層へのダメージは無く、「トップゲート構造」をもつＴＦＴ素子のように、特性劣化や特性ばらつきを引き起こす虞が少ない。また、a-Siラインと設備的に共通化することができるので製造上便利である。
【００４１】
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のＴＦＴを作製することができる。
【００４２】
なお、上記実施形態方法においては、酸化ケイ素(SiO2)によりゲート絶縁膜３、１３を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばフラッシュランプ光やエキシマレーザ光）に対して、より透過率が高い材料であることが好ましい。
【００４３】
また、上記実施形態方法においては、酸化物半導体層としてIGZO膜４、１４を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか1元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４、１４を構成するIGZOの組成比をI:G:Z:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００４４】
また、上記実施形態方法においては、酸化物半導体層としてのIGZO膜４、１４を非晶質により形成しているが、ZnO膜等の多結晶酸化物半導体層により形成してもよい。
【００４５】
また、酸化物半導体層としてもIGZO膜４、１４をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
【００４６】
＜実験例１＞
以下、実験例１について図２を用いて説明する。
まず、図２に示すように、ガラス基板上に厚さ３０ｎｍのIGZO膜を形成した２つのサンプルを作製し、IGZO膜の抵抗率をホール効果測定法を用いて測定した。ただし、サンプル２だけに、基板側からIGZO膜に向けてフラッシュランプ光を照射した。
【００４７】
フラッシュランプ光は250〜1500nmの波長を含んでおり、照射条件はパルス幅1msec、照射強度29J/cm2であった。
【００４８】
このとき、サンプル1、サンプル2の抵抗率はそれぞれ4.9×102Ω・cm、7.2×10-2Ω・cmであった。すなわち、サンプル2はサンプル1に対して3桁以上も抵抗率が低下しており、フラッシュランプ光をガラス基板からIGZOに向けて照射することでIGZO膜の低抵抗化を図ることができることが明らかである。
【００４９】
すなわち、自己整合型ボトムゲート構造のＴＦＴにフラッシュランプ光等を照射することにより、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない酸化物半導体層の領域（ソース領域とドレイン領域）を低抵抗化することが可能となる。
【００５０】
これにより、酸化物半導体層の抵抗分に起因するドレイン電流の低下を抑制することが可能となる。
【００５１】
ここで、サンプル2の抵抗率について検討してみるに、本実施例のサンプル2として用いた厚さ30nmのIGZO膜のシート抵抗は24kΩ/□となる。これに対して、図１に示すＴＦＴ構造において、IGZO膜中のキャリアの移動度（易動度）μを10cm2/Vs、ゲート絶縁膜のSiO2の誘電率εを4（膜厚：250nm）、ゲート電圧−しきい値電圧を10Vとしてチャネル領域のシート抵抗を見積もると、最小で710kΩ/□となる。すなわち、ソース・ドレイン領域のシート抵抗をチャネル領域のシート抵抗の凡そ1/30に小さくすることができるので、ソース・ドレイン領域の抵抗に起因するドレイン電流の低下は無視できるほど小さく、良好なＴＦＴ特性が得られる。
【００５２】
＜実験例２＞
以下、実験例２について図４を用いて説明する。
まず、図４に示すように、ガラス基板上に厚さ５０ｎｍのIGZO膜を形成したサンプルを作製し、基板側からIGZO膜に向けてXeClエキシマレーザを照射した（図４（ａ）参照）。上記サンプルのシート抵抗を四探針測定法を用いて測定した。照射条件はパルス幅50ns、照射強度30〜400mJ/cm2であった。また、同一領域にエキシマレーザ光を10回照射した。
【００５３】
図４（ｂ）に、IGZOのシート抵抗の照射強度依存性を示す。エキシマレーザ光を照射しないサンプル（照射強度0mJ/cm2）は3.5×107Ω/□であったが、照射強度が増大するにつれシート抵抗が低下し、150mJ/cm2で1.8×103Ω/□と4桁以上もシート抵抗が低下した。すなわち、エキシマレーザ光をガラス基板からIGZOに向けて照射することでIGZO膜の低抵抗化を図ることができることが明らかである。
【００５４】
すなわち、自己整合型ボトムゲート構造のＴＦＴにエキシマレーザ光等を照射することにより、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない酸化物半導体層の領域（ソース領域とドレイン領域）を低抵抗化することが可能となる。
【００５５】
これにより、酸化物半導体層の抵抗分に起因するドレイン電流の低下を抑制することが可能となる。
【００５６】
ここで、照射強度150mJ/cm2のエキシマレーザ光を照射したサンプルのシート抵抗（1.8×103Ω/□）について検討する。図３に示すＴＦＴ構造において、IGZO膜中のキャリアの移動度（易動度）μを10cm2/Vs、ゲート絶縁膜のSiO2の誘電率εを4（膜厚：200nm）、ゲート電圧−しきい値電圧を10Vとしてチャネル領域のシート抵抗を見積もると、最小で5.6×105Ω/□となる。すなわち、ソース・ドレイン領域のシート抵抗をチャネル領域のシート抵抗の凡そ1/300に小さくすることができる。これは、チャネル領域とソース・ドレイン領域の面積が等しい場合、ソース・ドレイン領域の抵抗によるドレイン電流の低下は凡そ0.33%に抑制することができ、ソース・ドレイン領域の抵抗に起因するドレイン電流の低下は無視できるほど小さく、良好なＴＦＴ特性が得られる。
【００５７】
＜実験例３＞
以下、実験例３について図５を用いて説明する。
上記第２実施形態の製造方法により製造されたＴＦＴ（図５（ａ）を参照）をサンプルとし、測定した結果を以下に説明する。
【００５８】
上記第２実施形態の製造方法により製造されたＴＦＴの伝達特性を図５(b)に示す。チャネル幅は1000μm，チャネル長は220μmである。比較のために、上記作製工程においてエキシマレーザ照射処理を施さず作製したＴＦＴ（比較例１）の伝達特性を同時に示す（この比較例１のチャネル幅は1000μm，チャネル長は220μmである）。この比較例１のゲート電圧−しきい値電圧は10Vである。これによりエキシマレーザ照射処理した実験例３に係るＴＦＴはエキシマレーザ照射処理していない比較例１に係るＴＦＴと比較してゲート電圧−しきい値電圧が10Vのときにドレイン電流が高いことが明らかである。エキシマレーザ照射処理した場合の電界効果移動度は8.2cm2/Vsであり、エキシマレーザ照射処理しない場合の電界効果移動度1.1cm2/Vsと比較して高い値が得られた。
【００５９】
また、従来の自己整合型ではないボトムゲート構造の比較例２に係るＴＦＴ（図６（ａ）を参照）を作製し、実験例３に係るＴＦＴとこの比較例２に係るＴＦＴの伝達特性を比較した。この比較例２に係るＴＦＴは自己整合型の構造とはなっていないということを除き、図５（ａ）に示す自己整合型のＴＦＴと同じである（この比較例２に係るＴＦＴのチャネル幅は1000μm，チャネル長は180μmである）。また、ソース・ドレイン領域とゲート電極の重なりの領域は（図６（ｂ）中で）左右それぞれ150μm×1000μmである。ここで、比較例２に係るＴＦＴの伝達特性を図６（ｂ）に示す。また、電界効果移動度は8.2cm2/Vsであった。このような結果より、本実験例に係る自己整合型のＴＦＴは、比較例２に係るＴＦＴと同等の電界効果移動度を確保しつつ、寄生容量を低減できることが明らかである。
【００６０】
次に、実験例３のＴＦＴと同様の構造で、エキシマレーザ光の照射強度のみを60〜350mJ/cm2までの範囲に亘って変化させ、自己整合型のＴＦＴに係るサンプルを作製し、それぞれのサンプルにおいて、電界効果移動度を測定した結果を図７に示す。図７によれば、電界効果移動度は、照射強度80〜350mJ/cm2の全範囲おいて、ほとんど一定である。したがって、本発明の上記第２実施形態に係る製造方法において、エキシマレーザ光の好ましい照射強度の範囲は少なくとも80〜350mJ/cm2を含むことが明らかである。
【符号の説明】
【００６１】
１、１１      ガラス基板（基板）
２、１２      ゲート電極膜
３、１３      ゲート絶縁膜
４、１４      ＩＧＺＯ膜
４´、１４´      低抵抗ＩＧＺＯ膜
４ａ、１４ａ      チャネル領域（ＩＧＺＯ膜）
５、１５      保護膜（SiO2）
６ａ、１６ａ      ソース領域
６ｂ、１６ｂ      ドレイン領域
７ａ、１７ａ      ソース電極膜
７ｂ、１７ｂ      ドレイン電極膜
【図１】
2014029976.tif 000003
【図２】
2014029976.tif 000004
【図３】
2014029976.tif 000005
【図４】
2014029976.tif 000006
【図５】
2014029976.tif 000007
【図６】
2014029976.tif 000008
【図７】
2014029976.tif 000009