(57)【要約】【課題】複数個並列接続して使用する場合に小型化を図ることが可能な半導体集積回路、表示装置、及び電子機器を提供すること。【解決手段】ＬＥＤドライバ４Ｂは、ＬＥＤ５（５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎ）に接続されるカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４と、外部のＬＥＤドライバ４Ｂに接続される入力端子Ｔ３と、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧と入力端子Ｔ３の端子電圧のうちの最小電圧を出力する第１バッファ４１Ｂと、第１バッファ４１Ｂから出力される最小電圧を出力する出力端子Ｔ４と、第１バッファ４１Ｂから出力される最小電圧が入力されるエラーアンプ４２と、エラーアンプ４２の出力に基づいてＬＥＤ５の駆動電圧を制御するＰＷＭ回路（ＰＷＭコンパレータ４３、発振回路４５）とを備える。【選択図】図７
2014157862.tif 000002
【特許請求の範囲】
【請求項１】
ＬＥＤに接続されるカレントシンク端子と、
外部の半導体集積回路に接続される入力端子と、
前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、
前記第１バッファから出力される最小電圧を出力する出力端子と、
前記第１バッファから出力される最小電圧が入力されるエラーアンプと、
前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路と
を備えることを特徴とする半導体集積回路。
【請求項２】
前記第１バッファは、前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第２バッファと、前記第２バッファから出力される最小電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第３バッファとを備え、
前記出力端子は、前記第３バッファから出力される最小電圧を出力する
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１バッファは、前記入力端子の端子電圧を出力する第４バッファと、前記第４バッファから出力される端子電圧と前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第５バッファとを備え、
前記出力端子は、前記第５バッファから出力される最小電圧を出力する
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記外部の半導体集積回路が備える前記出力端子が配線を介して前記入力端子に接続されることにより、複数個の前記半導体集積回路がカスケード接続されることを特徴とする請求項１〜３のいずれか１項に記載の半導体集積回路。
【請求項５】
複数個の前記半導体集積回路が備える全ての前記カレントシンク端子の端子電圧のうちの最小電圧が所定電圧以上になるように昇圧されることを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
複数個の前記半導体集積回路のうちの先頭の前記半導体集積回路で外付けの昇圧回路を動作させることを特徴とする請求項５に記載の半導体集積回路。
【請求項７】
表示部と、
前記表示部を照射するＬＥＤと、
前記ＬＥＤを駆動する半導体集積回路とを備える表示装置であって、
前記半導体集積回路は、
前記ＬＥＤに接続されるカレントシンク端子と、
外部の半導体集積回路に接続される入力端子と、
前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、
前記第１バッファから出力される最小電圧を出力する出力端子と、
前記第１バッファから出力される最小電圧が入力されるエラーアンプと、
前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路とを備え、
特定の前記半導体集積回路が備える前記出力端子が配線を介して他の特定の前記半導体集積回路が備える前記入力端子に接続されることにより、複数個の前記半導体集積回路がカスケード接続されることを特徴とする表示装置。
【請求項８】
前記第１バッファは、前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第２バッファと、前記第２バッファから出力される最小電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第３バッファとを備え、
前記出力端子は、前記第３バッファから出力される最小電圧を出力する
ことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１バッファは、前記入力端子の端子電圧を出力する第４バッファと、前記第４バッファから出力される端子電圧と前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第５バッファとを備え、
前記出力端子は、前記第５バッファから出力される最小電圧を出力する
ことを特徴とする請求項７に記載の表示装置。
【請求項１０】
複数個の前記半導体集積回路が備える全ての前記カレントシンク端子の端子電圧のうちの最小電圧が所定電圧以上になるように昇圧されることを特徴とする請求項７〜９のいずれか１項に記載の表示装置。
【請求項１１】
複数個の前記半導体集積回路のうちの先頭の前記半導体集積回路で外付けの昇圧回路を動作させることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
表示装置を備える電子機器であって、
前記表示装置は、
表示部と、
前記表示部を照射するＬＥＤと、
前記ＬＥＤを駆動する複数個の半導体集積回路とを備え、
前記半導体集積回路は、
前記ＬＥＤに接続されるカレントシンク端子と、
外部の半導体集積回路に接続される入力端子と、
前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、
前記第１バッファから出力される最小電圧を出力する出力端子と、
前記第１バッファから出力される最小電圧が入力されるエラーアンプと、
前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路とを備え、
特定の前記半導体集積回路が備える前記出力端子が配線を介して他の特定の前記半導体集積回路が備える前記入力端子に接続されることにより、複数個の前記半導体集積回路がカスケード接続されることを特徴とする電子機器。
【請求項１３】
前記第１バッファは、前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第２バッファと、前記第２バッファから出力される最小電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第３バッファとを備え、
前記出力端子は、前記第３バッファから出力される最小電圧を出力する
ことを特徴とする請求項１２に記載の電子機器。
【請求項１４】
前記第１バッファは、前記入力端子の端子電圧を出力する第４バッファと、前記第４バッファから出力される端子電圧と前記カレントシンク端子の端子電圧のうちの最小電圧を出力する第５バッファとを備え、
前記出力端子は、前記第５バッファから出力される最小電圧を出力する
ことを特徴とする請求項１２に記載の電子機器。
【請求項１５】
複数個の前記半導体集積回路が備える全ての前記カレントシンク端子の端子電圧のうちの最小電圧が所定電圧以上になるように昇圧されることを特徴とする請求項１２〜１４のいずれか１項に記載の電子機器。
【請求項１６】
複数個の前記半導体集積回路のうちの先頭の前記半導体集積回路で外付けの昇圧回路を動作させることを特徴とする請求項１５に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、表示装置、及び電子機器に関する。
【背景技術】
【０００２】
従来、液晶パネルのバックライトとしてＬＥＤ（Light Emitting Diode）が用いられている。例えば、特許文献１には、ＬＥＤアレイに大電流を流す場合であっても、実装面積の増大を抑制して定電流駆動する技術が開示されている。このＬＥＤ駆動回路では、各定電流駆動素子におけるＬＥＤストリング側の各端子電圧のうちの最小電圧をモニタするようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６１２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、液晶パネルのサイズに応じて、ＬＥＤ駆動回路が搭載されたＩＣを複数個並列接続して使用する場合がある。この場合、１個当たりのチップの発熱を分散することはもちろん、チップサイズの小型化を図ることが重要である。
【０００５】
本発明の目的は、複数個並列接続して使用する場合に小型化を図ることが可能な半導体集積回路、表示装置、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、ＬＥＤに接続されるカレントシンク端子と、外部の半導体集積回路に接続される入力端子と、前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、前記第１バッファから出力される最小電圧を出力する出力端子と、前記第１バッファから出力される最小電圧が入力されるエラーアンプと、前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路とを備える半導体集積回路が提供される。
【０００７】
また、本発明の他の態様によれば、表示部と、前記表示部を照射するＬＥＤと、前記ＬＥＤを駆動する半導体集積回路とを備える表示装置であって、前記半導体集積回路は、前記ＬＥＤに接続されるカレントシンク端子と、外部の半導体集積回路に接続される入力端子と、前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、前記第１バッファから出力される最小電圧を出力する出力端子と、前記第１バッファから出力される最小電圧が入力されるエラーアンプと、前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路とを備え、特定の前記半導体集積回路が備える前記出力端子が配線を介して他の特定の前記半導体集積回路が備える前記入力端子に接続されることにより、複数個の前記半導体集積回路がカスケード接続される表示装置が提供される。
【０００８】
また、本発明の他の態様によれば、表示装置を備える電子機器であって、前記表示装置は、表示部と、前記表示部を照射するＬＥＤと、前記ＬＥＤを駆動する複数個の半導体集積回路とを備え、前記半導体集積回路は、前記ＬＥＤに接続されるカレントシンク端子と、外部の半導体集積回路に接続される入力端子と、前記カレントシンク端子の端子電圧と前記入力端子の端子電圧のうちの最小電圧を出力する第１バッファと、前記第１バッファから出力される最小電圧を出力する出力端子と、前記第１バッファから出力される最小電圧が入力されるエラーアンプと、前記エラーアンプの出力に基づいて前記ＬＥＤの駆動電圧を制御するＰＷＭ回路とを備え、特定の前記半導体集積回路が備える前記出力端子が配線を介して他の特定の前記半導体集積回路が備える前記入力端子に接続されることにより、複数個の前記半導体集積回路がカスケード接続される電子機器が提供される。
【発明の効果】
【０００９】
本発明によれば、複数個並列接続して使用する場合に小型化を図ることが可能な半導体集積回路、表示装置、及び電子機器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態に係る表示装置の模式的ブロック構成図。
【図２】基本技術に係るＬＥＤドライバの模式的回路構成図。
【図３】基本技術に係るＬＥＤドライバが備えるカレントシンクブロックの説明図であって、（ａ）カレントシンクブロックの模式的回路構成図、（ｂ）カレントシンクブロックが備えるｎＭＯＳのソース・ドレイン間の電流と電圧との関係を示すグラフ。
【図４】基本技術に係るＬＥＤドライバが備えるエラーアンプを流れる電流とエラーアンプの入力電圧との関係を示すグラフ。
【図５】基本技術に係る複数個のＬＥＤドライバを並列接続して使用する場合の模式的回路構成図。
【図６】基本技術に係る複数個のＬＥＤドライバのうち特定のＬＥＤドライバに着目した模式的回路構成図。
【図７】第１の実施の形態に係るＬＥＤドライバの模式的回路構成図。
【図８】第１の実施の形態に係る複数個のＬＥＤドライバを並列接続して使用する場合の模式的回路構成図。
【図９】第１の実施の形態に係る複数個のＬＥＤドライバのうち特定のＬＥＤドライバに着目した模式的回路構成図。
【図１０】第２の実施の形態に係るＬＥＤドライバの模式的回路構成図。
【図１１】第２の実施の形態に係る複数個のＬＥＤドライバを並列接続して使用する場合の模式的回路構成図。
【図１２】第２の実施の形態に係る複数個のＬＥＤドライバのうち特定のＬＥＤドライバに着目した模式的回路構成図。
【図１３】第３の実施の形態に係るＬＥＤドライバの模式的回路構成図。
【図１４】第３の実施の形態に係る複数個のＬＥＤドライバを並列接続して使用する場合の模式的回路構成図。
【図１５】第３の実施の形態に係る複数個のＬＥＤドライバのうち特定のＬＥＤドライバに着目した模式的回路構成図。
【図１６】第１〜第３の実施の形態に係る表示装置が備えるソースドライバの模式的回路構成図。
【図１７】図１６に示されるソースドライバの動作を示すタイムチャート。
【図１８】第１〜第３の実施の形態に係る表示装置の具体例を示す模式的ブロック構成図。
【図１９】第１〜第３の実施の形態に係る表示装置の具体例の説明図であって、（ａ）ＣＯＦ基板上にスレーブチップを実装した表面写真例、（ｂ）そのスレーブチップの模式的平面ブロック構成図。
【図２０】第１〜第３の実施の形態に係る表示装置の具体例の説明図であって、（ａ）ＣＯＦ基板上にマスターチップを実装した表面写真例、（ｂ）そのマスターチップの模式的平面ブロック構成図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
［第１の実施の形態］
以下、図１〜図９を用いて、第１の実施の形態を説明する。
【００１４】
第１の実施の形態に係るＬＥＤドライバ（半導体集積回路）４Ｂは、図７に示すように、ＬＥＤ５（５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎ）に接続されるカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４と、外部のＬＥＤドライバ４Ｂに接続される入力端子Ｔ３と、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧と入力端子Ｔ３の端子電圧のうちの最小電圧を出力する第１バッファ４１Ｂと、第１バッファ４１Ｂから出力される最小電圧を出力する出力端子Ｔ４と、第１バッファ４１Ｂから出力される最小電圧が入力されるエラーアンプ４２と、エラーアンプ４２の出力に基づいてＬＥＤ５の駆動電圧を制御するＰＷＭ回路（ＰＷＭコンパレータ４３、発振回路４５）とを備える。例えば、図８に示すように、ＬＥＤドライバ４Ｂ２が備える出力端子Ｔ４が配線８３を介してＬＥＤドライバ４Ｂ１が備える入力端子Ｔ３に接続される。これにより、複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４をカスケード接続することができる。
【００１５】
また、複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４が備える全てのカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧が所定電圧以上になるように昇圧される。この場合、複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４のうちの先頭のＬＥＤドライバ４Ｂ１で外付けの昇圧回路を動作させてもよい。
【００１６】
（表示装置）
第１の実施の形態に係る表示装置の模式的ブロック構成は、図１に示すように表される。この表示装置は、テレビジョン受像機や携帯ゲーム機器などの電子機器に用いられる表示装置であって、図１に示すように、マイコン１と、ＬＣＤドライバ２と、液晶パネル３と、ＬＥＤドライバ４と、ＬＥＤ５とを備える。
【００１７】
マイコン１は、装置全体の統括制御を行う。図示しないメディア再生装置などから映像信号の入力を受けると、液晶パネル３のＲＧＢ各画素を駆動するためのデータ信号と、液晶パネル３における画面表示処理の同期を取るためのフレーム同期信号とを生成する。フレーム同期信号は、フレーム水平方向の同期を取るための水平同期信号と、フレーム垂直方向の同期を取るための垂直同期信号からなる。
【００１８】
ＬＣＤドライバ２は、ソースドライバとゲートドライバを備える。マイコン１からのデータ信号及びフレーム同期信号に基づいて液晶パネル３のソース信号及びゲート信号を生成し、液晶パネル３に供給する。液晶パネル３は、垂直方向と水平方向に複数のソース信号線とゲート信号線を張り巡らし、両信号線の交点毎に設けられた液晶画素をアクティブ素子（電界効果トランジスタ）のオン／オフに応じて駆動する。ＬＣＤドライバ２及び液晶パネル３は、アクティブマトリクス型に限定されるものではなく、単純マトリクス型でも構わない。
【００１９】
ＬＥＤ５は、液晶パネル３を背面から照射するバックライトである。液晶パネル３とＬＥＤ５との間には、ＬＥＤ５からの光を液晶パネル３の全面に均一照射するための導光手段が設けられる。ＬＥＤドライバ４は、ＬＥＤ５の発光制御を行う。本実施の形態では、液晶パネル３のサイズに応じて、複数個のＬＥＤドライバ４を並列接続して使用する。
【００２０】
（基本技術に係るＬＥＤドライバ）
基本技術に係るＬＥＤドライバ４Ａの模式的回路構成は、図２に示すように表される。図２に示すように、複数個のＬＥＤ５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎがそれぞれ直列に接続され、更に、これらＬＥＤ５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎが並列に接続される。ＬＥＤドライバ４Ａは、バッファ（リターンセレクト回路）４１Ａと、エラーアンプ（誤差増幅器）４２と、ＰＷＭコンパレータ４３と、ブーストコントローラ４４と、発振回路４５と、カレントセンサ４６と、出力端子Ｔ１，Ｔ２と、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４とを備える。ＬＥＤ５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎは、ぞれぞれ、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４に接続される。カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４は、それぞれ、後述するカレントシンクブロックを介してバッファ４１Ａに接続される。バッファ４１Ａは、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧（以下、単に「カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧」という場合がある。）を選択して出力する。エラーアンプ４２は、バッファ４１Ａから出力される最小電圧を基準電圧と比較し、その差に相当する電圧を出力する。ＰＷＭコンパレータ４３は、エラーアンプ４２の出力と発振回路４５から出力される三角波とを比較し、ＰＷＭ信号のパルス幅を決める。出力端子Ｔ１を介して外付けの容量Ｃ１と抵抗Ｒが接続され、位相補償している。出力端子Ｔ２を介して外付けのコイルＬ、ダイオードＤ、及び容量Ｃ２が接続され、昇圧回路を構成している。出力端子Ｔ２と接地間にはスイッチングトランジスタ５１と検出抵抗５２が直列に配置される。
【００２１】
基本技術に係るＬＥＤドライバ４Ａが備えるカレントシンクブロックは、図３に示すように表される。具体的には、図３（ａ）は、カレントシンクブロックの模式的回路構成図であり、図３（ｂ）は、カレントシンクブロックが備えるｎＭＯＳ（negative channel Metal Oxide Semiconductor）６３のソース・ドレイン間の電流Ｉｄｓと電圧Ｖｄｓとの関係を示すグラフである。カレントシンクブロックは、チャンネルばらつきなく定電流を流す機能を実現する。図３（ａ）に示すように、ｎＭＯＳ６３のソース・ドレイン間に例えば２０ｍＡの電流Ｉｄｓを流したい場合において、抵抗６４の抵抗値が１０Ωであるとする。コンパレータ６２は、２００ｍＶのドレイン電圧と基準電圧源６１からの基準電圧とを比較する。この場合、チャンネル間に精度よく２０ｍＡの電流を流そうとすると、図３（ｂ）に示すように、ｎＭＯＳ６３のソース・ドレイン間に０．６Ｖ以上の電圧Ｖｄｓを供給する必要がある。そこで、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧が０．６Ｖ以上になるようにフィードバックをかけて外付けの昇圧回路で昇圧する。
【００２２】
基本技術に係るＬＥＤドライバ４Ａが備えるエラーアンプ４２を流れる電流Ｉerrorとエラーアンプ４２の入力電圧Ｖtcsxとの関係を示すグラフは、図４に示すように表される。すなわち、エラーアンプ４２に入力される電圧は、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧Ｖtcsx（x＝1〜4）になる。図４に示すように、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧が０．６Ｖ以上になるように、エラーアンプ４２の入力電圧Ｖtcsx（＝Ｖｏｕｔ）が低い場合は、エラーアンプ出力を上げる方向に制御する。
【００２３】
基本技術に係る複数個のＬＥＤドライバ４Ａ１〜４Ａ４を並列接続して使用する場合の模式的回路構成は、図５に示すように表される。また、その複数個のＬＥＤドライバ４Ａ１〜４Ａ４のうちＬＥＤドライバ４Ａ１に着目した模式的回路構成は、図６に示すように表される。このように並列接続して使用する場合は、図５に示すように、先頭のＬＥＤドライバ４Ａ１で昇圧回路を動作させ、その他のＬＥＤドライバ４Ａ２〜４Ａ４はカレントシンクブロックのみ動作させる。そして、ＬＥＤドライバ４Ａ２〜４Ａ４のカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧が０．６Ｖ以上になるように、図６中に太線で示すように、ＬＥＤドライバ４Ａ２〜４Ａ４それぞれのエラーアンプ出力を先頭のＬＥＤドライバ４Ａ１のエラーアンプ出力に接続する。
【００２４】
そのため、この基本技術によると、ＬＥＤドライバ４Ａ２〜４Ａ４のＩＣ１個につき、１本の配線７１〜７３が必要である。また、特定のＬＥＤドライバ４Ａのカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧が他のＬＥＤドライバ４Ａのものより高い場合、その特定のＬＥＤドライバ４Ａは他のＬＥＤドライバ４Ａのエラーアンプ出力を下げようと動作する。そのため、図５に示すように、配線７１〜７３のそれぞれにダイオード７４を配置する必要がある。
【００２５】
（第１の実施の形態に係るＬＥＤドライバ）
第１の実施の形態に係るＬＥＤドライバ４Ｂの模式的回路構成は、図７に示すように表される。図７に示すように、ＬＥＤドライバ４Ｂは、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧と入力端子Ｔ３の端子電圧のうちの最小電圧を出力する第１バッファ４１Ｂを備える。第１バッファ４１Ｂは、言い換えると、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧を出力するバッファ４１Ａに、この最小電圧と外部入力の最小電圧を出力するバッファを加えたものである。出力端子Ｔ４は、第１バッファ４１Ｂから出力される最小電圧を出力する。その他の構成は、基本技術と同様である。
【００２６】
第１の実施の形態に係る複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４を並列接続して使用する場合の模式的回路構成は、図８に示すように表される。また、その複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４のうちＬＥＤドライバ４Ｂ１に着目した模式的回路構成は、図９に示すように表される。本実施の形態では、図８に示すように、複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４が配線８１〜８３を介してカスケード接続される。すなわち、ＬＥＤドライバ４Ｂ４の出力端子Ｔ４は、配線８１を介してＬＥＤドライバ４Ｂ３の入力端子Ｔ３に接続される（図９中の太線参照）。同様に、ＬＥＤドライバ４Ｂ３の出力端子Ｔ４は、配線８２を介してＬＥＤドライバ４Ｂ２の入力端子Ｔ３に接続される。更に、ＬＥＤドライバ４Ｂ２の出力端子Ｔ４は、配線８３を介してＬＥＤドライバ４Ｂ１の入力端子Ｔ３に接続される。この場合、配線８１〜８３に外付けのダイオード７４は不用である。このようにチップ間に１本ずつ配線して、全てのカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の最小電圧をモニタする。全てのカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４とは、ここでは４×４＝１６端子である。この１６端子の端子電圧のうちの最小電圧が０．６Ｖ以上になるように昇圧回路で昇圧する。その他の構成は、基本技術と同様である。
【００２７】
以上のように、第１の実施の形態に係るＬＥＤドライバ４Ｂは、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧と入力端子Ｔ３の端子電圧のうちの最小電圧を出力する第１バッファ４１Ｂを備える。そのため、複数個のＬＥＤドライバ４Ｂ１〜４Ｂ４をカスケード接続することができる。この場合、チップ間配線を１本にすることができ、また、外付けのダイオード７４が不用となるため、小型化を図ることが可能である。特にノートパソコンやタブレット端末では、ＰＣＢ（Printed Circuit Board）を小型化かつ薄型化する必要性が高いため、本実施の形態に係るＬＥＤドライバ４Ｂを適用するのが効果的である。
【００２８】
［第２の実施の形態］
以下、第２の実施の形態を第１の実施の形態と異なる点のみ説明する。
【００２９】
第１バッファ４１Ｂは、図１０に示すように、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する第２バッファ４１ｃと、第２バッファ４１ｃから出力される最小電圧と入力端子Ｔ５の端子電圧のうちの最小電圧を出力する第３バッファ４７とを備えてもよい。この場合、出力端子Ｔ６は、第３バッファ４７から出力される最小電圧を出力する。
【００３０】
第２の実施の形態に係るＬＥＤドライバ４Ｃの模式的回路構成は、図１０に示すように表される。図１０に示すように、ＬＥＤドライバ４Ｃは、第２バッファ４１ｃの後段に第３バッファ４７を備え、第３バッファ４７から出力される最小電圧を出力端子Ｔ６から出力する。ここで、第２バッファ４１ｃは、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する。また、第３バッファ４７は、第２バッファ４１ｃから出力される最小電圧と入力端子Ｔ５の端子電圧のうちの最小電圧を出力する。この場合、第２バッファ４１ｃと第３バッファ４７が第１バッファ４１Ｂと同様の機能を果たすことになる。
【００３１】
第２の実施の形態に係る複数個のＬＥＤドライバ４Ｃ１〜４Ｃ４を並列接続して使用する場合の模式的回路構成は、図１１に示すように表される。また、その複数個のＬＥＤドライバ４Ｃ１〜４Ｃ４のうちＬＥＤドライバ４Ｃ１に着目した模式的回路構成は、図１２に示すように表される。本実施の形態でも、図１１に示すように、複数個のＬＥＤドライバ４Ｃ１〜４Ｃ４が配線８４〜８６を介してカスケード接続される。すなわち、ＬＥＤドライバ４Ｃ４の出力端子Ｔ６は、配線８４を介してＬＥＤドライバ４Ｃ３の入力端子Ｔ５に接続される（図１２中の太線参照）。同様に、ＬＥＤドライバ４Ｃ３の出力端子Ｔ６は、配線８５を介してＬＥＤドライバ４Ｃ２の入力端子Ｔ５に接続される。更に、ＬＥＤドライバ４Ｃ２の出力端子Ｔ６は、配線８６を介してＬＥＤドライバ４Ｃ１の入力端子Ｔ５に接続される。その他の構成は、第１の実施の形態と同様である。
【００３２】
以上のように、第２の実施の形態に係るＬＥＤドライバ４Ｃは、カレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する第２バッファ４１ｃと、第２バッファ４１ｃから出力される最小電圧と入力端子Ｔ５の端子電圧のうちの最小電圧を出力する第３バッファ４７とを備える。この場合でも、第２バッファ４１ｃと第３バッファ４７が第１バッファ４１Ｂと同様の機能を果たすため、第１の実施の形態と同様の効果を得ることができる。
【００３３】
［第３の実施の形態］
以下、第３の実施の形態を第１又は第２の実施の形態と異なる点のみ説明する。
【００３４】
第１バッファ４１Ｂは、図１３に示すように、入力端子Ｔ７の端子電圧を出力する第４バッファ４８と、第４バッファ４８から出力される端子電圧とカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する第５バッファ４１Ｄとを備えてもよい。この場合、出力端子Ｔ８は、第５バッファ４１Ｄから出力される最小電圧を出力する。
【００３５】
第３の実施の形態に係るＬＥＤドライバ４Ｄの模式的回路構成は、図１３に示すように表される。図１３に示すように、ＬＥＤドライバ４Ｄは、第４バッファ４８の後段に第５バッファ４１Ｄを備え、第５バッファ４１Ｄから出力される最小電圧を出力端子Ｔ８から出力する。ここで、第４バッファ４８は、入力端子Ｔ７の端子電圧を出力する。また、第５バッファ４１Ｄは、第４バッファ４８から出力される端子電圧とカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する。この場合、第４バッファ４８と第５バッファ４１Ｄが第１バッファ４１Ｂと同様の機能を果たすことになる。
【００３６】
第３の実施の形態に係る複数個のＬＥＤドライバ４Ｄ１〜４Ｄ４を並列接続して使用する場合の模式的回路構成は、図１４に示すように表される。また、その複数個のＬＥＤドライバ４Ｄ１〜４Ｄ４のうちＬＥＤドライバ４Ｄ１に着目した模式的回路構成は、図１５に示すように表される。本実施の形態でも、図１４に示すように、複数個のＬＥＤドライバ４Ｄ１〜４Ｄ４が配線８７〜８９を介してカスケード接続される。すなわち、ＬＥＤドライバ４Ｄ４の出力端子Ｔ８は、配線８７を介してＬＥＤドライバ４Ｄ３の入力端子Ｔ７に接続される（図１５中の太線参照）。同様に、ＬＥＤドライバ４Ｄ３の出力端子Ｔ８は、配線８８を介してＬＥＤドライバ４Ｄ２の入力端子Ｔ７に接続される。更に、ＬＥＤドライバ４Ｄ２の出力端子Ｔ８は、配線８９を介してＬＥＤドライバ４Ｄ１の入力端子Ｔ７に接続される。その他の構成は、第１の実施の形態と同様である。
【００３７】
以上のように、第３の実施の形態に係るＬＥＤドライバ４Ｄは、入力端子Ｔ７の端子電圧を出力する第４バッファ４８と、第４バッファ４８から出力される端子電圧とカレントシンク端子Ｔｃｓ１〜Ｔｃｓ４の端子電圧のうちの最小電圧を出力する第５バッファ４１Ｄとを備える。この場合でも、第４バッファ４８と第５バッファ４１Ｄが第１バッファ４１Ｂと同様の機能を果たすため、第１の実施の形態と同様の効果を得ることができる。
【００３８】
［ＬＣＤドライバの具体例］
次に、第１〜第３の実施の形態に係る表示装置が備えるＬＥＤドライバ４の具体例を詳細に説明する。もちろん、ＬＥＤドライバ４の構成は以下の構成に限定されるものではなく、適宜変更することが可能である。
【００３９】
第１〜第３の実施の形態に係る表示装置が備えるソースドライバ２１の模式的回路構成は、図１６に示すように表される。図１６に示すように、液晶パネル３は、ｍ本のデータ線ＬＤとｎ本の走査線ＬＳを備える。データ線ＬＤと走査線ＬＳの交点には、画素回路がマトリクス状に配置される。図１６では、画素ごとのＴＦＴのみが示されている。ｉ行ｊ列目のＴＦＴｉｊのゲートはｊ列目の走査線ＬＳｊに接続され、そのソースはｉ行目のデータ線ＬＤｉに接続される。データ線ＬＤ１〜ＬＤｍは、赤色に割り当てられたデータ線と、緑色に割り当てられたデータ線と、青色に割り当てられたデータ線とがこの順番で繰り返して並べられた構造をもつ。すなわち、データ線ＬＤ１、ＬＤ４、ＬＤ７、…は赤色に割り当てられ、データ線ＬＤ２、ＬＤ５、ＬＤ８、…は緑色に割り当てられ、データ線ＬＤ３、ＬＤ６、ＬＤ９、…は青色に割り当てられる。一般化すると、ｋを自然数として、データ線ＬＤ３ｋ−２は赤色に割り当てられ、データ線ＬＤ３ｋ−１は緑色に割り当てられ、データ線ＬＤ３ｋは青色に割り当てられる。図１６では、説明を簡単にするため、ＬＤ１０以降を省略している。
【００４０】
ゲートドライバ２２は、タイミングコントローラ２３からのデータを受け、複数の走査線ＬＳ１〜ＬＳｎを順に選択し、駆動していく。ソースドライバ２１は、タイミングコントローラ２３からの輝度データを受け、輝度データに応じた駆動電圧を複数のデータ線ＬＤ１〜ＬＤｍに供給する。ソースドライバ２１は、デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍと、ドライバアンプＤＲＶ１〜ＤＲＶｍと、出力スイッチＳＷＡ１〜ＳＷＡｍと、赤色電荷平均化スイッチ群ＳＷＲと、緑色電荷平均化スイッチ群ＳＷＧと、青色電荷平均化スイッチ群ＳＷＢと、出力端子Ｐ１〜Ｐｍと、データ入力端子２６とを備える。ソースドライバ２１は、ひとつの半導体基板上に一体集積化された機能ＩＣであってもよい。出力端子Ｐ１〜Ｐｍは、対応するデータ線ＬＤ１〜ＬＤｍと接続される。データ入力端子２６には、タイミングコントローラ２３から画素ごとの輝度データが入力される。
【００４１】
ドライバアンプＤＲＶ１は、データ線ＬＤ１を反転駆動するための駆動電圧を出力スイッチＳＷＡ１を通して出力端子Ｐ１に出力する。ドライバアンプＤＲＶ２は、データ線ＬＤ２を反転駆動するための駆動電圧を出力スイッチＳＷＡ２を通して出力端子Ｐ２に出力する。ドライバアンプＤＲＶ３〜ＤＲＶｍについても同様である。隣り合う２本のデータ線ＬＤｉとＬＤｉ＋１をそれぞれ反転駆動する２つのドライバアンプＤＲＶｉとＤＲＶｉ＋１は、その２本のデータ線ＬＤｉ及びＬＤｉ＋１を逆極性で駆動する。
【００４２】
赤色電荷平均化スイッチ群ＳＷＲは、赤色に割り当てられた直近の２本のデータ線をペアリングして接続する複数の赤色電荷平均化スイッチを含む。本実施の形態では、赤色電荷平均化スイッチ群ＳＷＲは、赤色に割り当てられたデータ線ＬＤ１、ＬＤ４、ＬＤ７、…の間に設けられた赤色電荷平均化スイッチＳＷＲ１、ＳＷＲ２、…を含む。赤色電荷平均化スイッチＳＷＲ１は、データ線ＬＤ１とＬＤ４とを接続する。赤色電荷平均化スイッチＳＷＲ２は、データ線ＬＤ７とＬＤ１０とを接続する。一般化すると、ｌを自然数として、赤色電荷平均化スイッチＳＷＲｌはデータ線ＬＤ６ｌ−５とＬＤ６ｌ−２とを接続する。緑色電荷平均化スイッチ群ＳＷＧも同様、緑色電荷平均化スイッチＳＷＧ１、ＳＷＧ２、…を含む。一般化すると、ｌを自然数として、緑色電荷平均化スイッチＳＷＧｌはデータ線ＬＤ６ｌ−４とＬＤ６ｌ−１とを接続する。青色電荷平均化スイッチ群ＳＷＢも同様、青色電荷平均化スイッチＳＷＢ１、ＳＷＢ２、…を含む。一般化すると、ｌを自然数として、青色電荷平均化スイッチＳＷＢｌはデータ線ＬＤ６ｌ−３とＬＤ６ｌとを接続する。
【００４３】
制御部２５は、出力スイッチＳＷＡ１〜ＳＷＡｍ、赤色電荷平均化スイッチ群ＳＷＲ、緑色電荷平均化スイッチ群ＳＷＧ、及び青色電荷平均化スイッチ群ＳＷＢの接続状態を制御する。駆動信号生成部２４は、データ入力端子２６を介して画素ごとの輝度データを受け、各データ線ＬＤに供給すべき信号をデジタル値で生成する。データ線ＬＤごとのデジタル値は、デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍに出力される。デジタルアナログ変換器ＤＡＣ１〜ＤＡＣｍは、そのデジタル値をアナログ電圧に変換し、対応するドライバアンプＤＲＶ１〜ＤＲＶｍへと出力する。
【００４４】
データ線ＬＤ１〜ＬＤ６に印加すべき駆動電圧Ｖｄ１〜Ｖｄ６について、駆動電圧Ｖｄ１と駆動電圧Ｖｄ４は、赤色に割り当てられたデータ線に印加すべき駆動電圧であって、互いに逆極性である。駆動電圧Ｖｄ２と駆動電圧Ｖｄ５は、緑色に割り当てられたデータ線に印加すべき駆動電圧であって、互いに逆極性である。駆動電圧Ｖｄ３と駆動電圧Ｖｄ６は、青色に割り当てられたデータ線に印加すべき駆動電圧であって、互いに逆極性である。
【００４５】
次に、ソースドライバ２１の動作について説明する。一般的に液晶パネルに表示される多くの画像は、単一色によって構成される広い領域を多く含む。例えば、コンピュータのワードプロセッサや表計算ソフトの起動中は、画像のほとんどが白一色となる。また、コンピュータ起動時のログイン画面もほぼ一色である。したがって、一般的に同じ色の画素、特に直近の同じ色の画素が同一の階調を持つ確率は高い。そのため、データ線については、同じ色に割り当てられた直近のデータ線同士は同一の輝度データを元に駆動される確率が高いと言える。この考察に基づき、以下ではデータ線ＬＤ１〜ＬＤ６に着目し、データ線ＬＤ１とＬＤ４、データ線ＬＤ２とＬＤ５、データ線ＬＤ３とＬＤ６がそれぞれ同一の輝度データを元に駆動される状況について説明する。
【００４６】
図１６に示されるソースドライバ２１の動作を示すタイムチャートは、図１７に示すように表される。図１７に示される符号ＳＷＡは出力スイッチＳＷＡ１〜ＳＷＡｍの総称である。ソースドライバ２１は、走査線が選択されるごとに以下の動作を繰り返す。ここでは、特にｊ列目の走査線ＬＳｊが選択された場合について説明する。
【００４７】
まず、時刻ｔ１では、制御部２５が出力スイッチＳＷＡ１〜ＳＷＡｍをオン状態とし、ゲートドライバ２２が走査線ＬＳｊを選択し、駆動する。これにより、各データ線には、駆動電圧に応じた電荷が蓄えられる。データ線ＬＤ１とＬＤ４には、同一の輝度データを元にした逆極性の駆動電圧が印加される。すなわち、データ線ＬＤ１とＬＤ４には、基準電位に対してほぼ対称な駆動電圧が印加される。データ線ＬＤ２とＬＤ５、データ線ＬＤ３とＬＤ６についても同様である。
【００４８】
所定の時間だけ走査線ＬＳｊが駆動された後の時刻ｔ２では、ゲートドライバ２２が走査線ＬＳｊの駆動を停止し、制御部２５が出力スイッチＳＷＡ１〜ＳＷＡｍをオフ状態とする。これにより、各データ線は電気的に孤立する。
【００４９】
続いて、時刻ｔ３では、制御部２５が赤色電荷平均化スイッチ群ＳＷＲ、緑色電荷平均化スイッチ群ＳＷＧ、及び青色電荷平均化スイッチ群ＳＷＢをオン状態とする。これにより、データ線ＬＤ１とデータ線ＬＤ４とが接続され、赤色電荷平均化スイッチＳＷＲ１を通してデータ線ＬＤ１からデータ線ＬＤ４へ電荷が移動する。その結果、駆動電圧Ｖｄ１及び駆動電圧Ｖｄ４は基準電位へ向かって緩和する。データ線ＬＤ２とデータ線ＬＤ５、データ線ＬＤ３とデータ線ＬＤ６についても同様である。
【００５０】
それから所定の電荷平均化時間τが経過した後の時刻ｔ４では、制御部２５が赤色電荷平均化スイッチ群ＳＷＲ、緑色電荷平均化スイッチ群ＳＷＧ、及び青色電荷平均化スイッチ群ＳＷＢをオフ状態とする。これにより、各データ線は他のデータ線と切り離される。電荷平均化時間τは、各データ線の駆動電圧が基準電位付近に到達するために必要な時間以上に設定される。したがって、時刻ｔ４では、駆動電圧Ｖｄ１〜Ｖｄ６は基準電位付近となる。そして、次の走査線ＬＳｊ＋１が選択され、各データ線に駆動電圧が供給される。この際、各データ線には、走査線ＬＳｊが選択されていた時に印加されていた駆動電圧とは反対の極性の駆動電圧が印加される。
【００５１】
このように、第１〜第３の実施の形態に係る表示装置が備えるソースドライバ２１では、同じ色に割り当てられたデータ線同士を電荷平均化スイッチによって接続する。一般的には、同じ色に割り当てられたデータ線同士はほぼ同一の輝度データを元に駆動される確率が高い。したがって、本実施の形態において電荷平均化スイッチによって接続されたデータ線同士は、ほぼ同一の輝度データを元に駆動される場合が多い。この場合、そのデータ線同士の極性によって駆動電圧を均一化して画質を向上させたり、平均化して捨てる電荷を減らしたりすることなどが可能となる。
【００５２】
[表示装置の具体例]
次に、第１〜第３の実施の形態に係る表示装置の具体例を詳細に説明する。もちろん、表示装置の構成は以下の構成に限定されるものではなく、適宜変更することが可能である。
【００５３】
第１〜第３の実施の形態に係る表示装置１５０は、図１８に示すように、表示部１１０と、表示部１１０に接続され、半導体集積回路１２６1・１２６2を実装したＣＯＦ基板１１４１・１１４2と、ＣＯＦ基板１１４１・１１４2に接続され、各種のディスクリート部品を実装するＰＣＢ基板１１６とを備える。表示部１１０は液晶パネル３に相当し、半導体集積回路１２６1・１２６2はＬＥＤドライバ４に相当する。
【００５４】
第１〜第３の実施の形態に係る表示装置１５０において、ＣＯＦ基板１１４（１１４1、１１４2）上に半導体集積回路（スレーブチップ）１２６2を実装した表面写真例は、図１９（ａ）に示すように表され、図１９（ａ）の半導体集積回路（スレーブチップ）１２６1の模式的平面ブロック構成は、図１９（ｂ）に示すように表される。図１９（ａ）及び図１９（ｂ）に示すように、半導体集積回路１２６2・１２６1部分は、フィルム形状のＣＯＦ構造に実装されている。半導体集積回路１２６2・１２６1の実装寸法は、約１．３ｍｍ×２３．０ｍｍである。このようなフィルム形状のＣＯＦ基板１１４はフレキシブルであるため、表示部１１０の裏側に折り曲げて配置可能である。半導体集積回路（スレーブチップ）１２６2内には、図１９（ｂ）に示すように、例えば、レベルシフタ（Ｌ／Ｓ）１０６、タイミングコントローラ（ＴＣＯＮ）１０１ａ、低電圧作動シグナリング（ＬＶＤＳ）１０８ａ、ＤＣ／ＤＣコンバータ１０４1、１０４2、１０４3、電圧制御ＩＣ（ＶＣＯＮ）１０３、ＬＤＯレギュレータ１０２、及びソースドライバ（Ｓ／Ｄ）１０７ａが搭載される。ＤＣ／ＤＣコンバータ１０４1、１０４2は、それぞれ、＋５Ｖ、−５Ｖ用であり、ソースドライバ（Ｓ／Ｄ）１０７ａの上側電源、下側電源に用いられる。ＤＣ／ＤＣコンバータ１０４3は、＋２５Ｖ用であり、ゲートドライバの上側電源に用いられる。
【００５５】
第１〜第３の実施の形態に係る表示装置１５０において、ＣＯＦ基板１１４上に半導体集積回路（マスターチップ）１２６1を実装した表面写真例は、図２０（ａ）に示すように表され、図２０（ａ）の半導体集積回路（マスターチップ）１２６1の模式的平面ブロック構成は、図２０（ｂ）に示すように表される。半導体集積回路（マスターチップ）１２６1内には、図２０（ｂ）に示すように、例えば、ＬＥＤドライバ１０５、タイミングコントローラ（ＴＣＯＮ）１０１ｂ、低電圧作動シグナリング（ＬＶＤＳ）１０８ｂ、ＤＣ／ＤＣコンバータ１０４4、ソースドライバ（Ｓ／Ｄ）１０７ｂ及び４ｃｈカレントシンク１０９が搭載される。
【００５６】
以上説明したように、本発明によれば、複数個並列接続して使用する場合に小型化を図ることが可能な半導体集積回路、表示装置、及び電子機器を提供することができる。
【００５７】
[その他の実施の形態]
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００５８】
このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、第１〜第３の実施の形態では、ＬＥＤドライバ４の１チップに４チャンネルを備えた構成を例示したが、チャンネル数は適宜変更することが可能である。また、４個のＬＥＤドライバ４をカスケード接続した構成を例示したが、カスケード接続するＬＥＤドライバ４の数も適宜変更することが可能である。
【産業上の利用可能性】
【００５９】
本発明の半導体集積回路は、液晶モニタ用ＬＥＤバックライト、ＬＥＤディスプレイ、ＬＥＤ照明に適用することが可能である。また、これらを用いる様々な電子機器に応用することも可能である。
【符号の説明】
【００６０】
３…表示部（液晶パネル）
４、４Ｂ、４Ｃ、４Ｄ…半導体集積回路（ＬＥＤドライバ）
４１Ｂ…第１バッファ
４１ｃ…第２バッファ
４７…第３バッファ
４８…第４バッファ
４１Ｄ…第５バッファ
４２…エラーアンプ
４３…ＰＷＭコンパレータ
４５…発振回路
５、５Ａ１…５Ａｎ、５Ｂ１…５Ｂｎ、５Ｃ１…５Ｃｎ、５Ｄ１…５Ｄｎ…ＬＥＤ
Ｔｃｓ１〜Ｔｃｓ４…カレントシンク端子
Ｔ３、Ｔ５、Ｔ７…入力端子
Ｔ４、Ｔ６、Ｔ８…出力端子
８１〜８９…配線
Ｌ…コイル
Ｄ…ダイオード
Ｃ２…容量
【図１】
2014157862.tif 000003
【図２】
2014157862.tif 000004
【図３】
2014157862.tif 000005
【図４】
2014157862.tif 000006
【図５】
2014157862.tif 000007
【図６】
2014157862.tif 000008
【図７】
2014157862.tif 000009
【図８】
2014157862.tif 000010
【図９】
2014157862.tif 000011
【図１０】
2014157862.tif 000012
【図１１】
2014157862.tif 000013
【図１２】
2014157862.tif 000014
【図１３】
2014157862.tif 000015
【図１４】
2014157862.tif 000016
【図１５】
2014157862.tif 000017
【図１６】
2014157862.tif 000018
【図１７】
2014157862.tif 000019
【図１８】
2014157862.tif 000020
【図１９】
2014157862.tif 000021
【図２０】
2014157862.tif 000022