(57)【要約】      （修正有）【課題】耐圧とオン電圧のトレードオフの関係を改善した半導体装置を提供する。【解決手段】第１導電型の第１半導体領域と、第１半導体領域上に有する第１導電型と反対の導電型の第２導電型の第２半導体領域と、第２半導体領域よりも第２導電型の不純物濃度が高く、第２半導体領域上に形成された、第２導電型の第３半導体領域と、第３半導体領域上に形成された、第１導電型の第４半導体領域と、第４半導体領域上に形成された、第２導電型の第５半導体領域と、第４半導体領域上に絶縁膜を介して形成された制御電極と、第１半導体領域と電気的に接続した第１電極と、第４半導体領域及び第５半導体領域と電気的に接続した第２電極と、を有し、第３半導体領域の不純物濃度の最大値は、５×１０１４ｃｍ−３以上であって、５×１０１５ｃｍ−３以下である。【選択図】図１
2014160746.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、
前記第１半導体領域上に有する第１導電型と反対の導電型の第２導電型の第２半導体領域と、
前記第２半導体領域よりも前記第２導電型の不純物濃度が高く、前記第２半導体領域上に形成された、前記第２導電型の第３半導体領域と、
前記第３半導体領域上に形成された、前記第１導電型の第４半導体領域と、
前記第４半導体領域上に形成された、前記第２導電型の第５半導体領域と、
前記第４半導体領域上に絶縁膜を介して形成された制御電極と、
前記第１半導体領域と電気的に接続した第１電極と、
前記第４半導体領域及び前記第５半導体領域と電気的に接続した第２電極と、
を有し、
前記第３半導体領域の不純物濃度の最大値は、５×１０１４ｃｍ−３以上であって、５×１０１５ｃｍ−３以下であることを特徴とする半導体装置。
【請求項２】
前記第３半導体領域の前記第２導電型の不純物濃度が、前記第２半導体領域の前記第２導電型の不純物濃度に比べて５〜５０倍高いことを特徴とする請求項１の半導体装置。
【請求項３】
前記第３半導体領域は前記第４半導体領域と接し、
前記第１電極と前記第２電極に所定の電圧を印加した際の空乏層は、前記第３半導体領域の下面よりも下側まで広がっていることを特徴とする請求項２の半導体装置。
【請求項４】
前記第３半導体領域の厚みが１μｍ以上且つ３μｍ以下であることを特徴とする請求項３の半導体装置。
【請求項５】
前記溝は、前記第５半導体領域の上面から前記第３半導体領域に達しており、
前記溝内に前記絶縁膜を介して前記制御電極を備えることを特徴とする請求項１〜４何れか１項を満足する半導体装置。
【請求項６】
前記溝は、前記第５半導体領域の上面から前記第４半導体領域及び前記第３半導体領域を貫通して前記第２半導体領域に達しており、
前記溝内に前記絶縁膜を介して前記制御電極を備えることを特徴とする請求項１〜４何れか１項を満足する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ構造を有する半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。
このため、例えば、ベース領域のコレクタ領域に対向する面に密接し且つＮ−型ドリフト領域との間に配置され、Ｎ−型ドリフト領域よりも高い不純物濃度を有するＮ型の半導体領域をイオン注入と拡散により形成する方法が提案されている（例えば、特許文献１参照）。このＮ型の高不純物濃度半導体領域を配置することによってコレクタ領域からベース領域に向かう正孔（ホール）の移動を制限し、更に、高不純物濃度半導体領域とＮ−ドリフト領域との界面近傍のＮ−ドリフト領域に正孔を蓄積することができることが開示されている。ドリフト領域に正孔が蓄積されると、耐圧とオン電圧のトレードオフを解消し、耐圧の低下を抑制しながらＩＧＢＴのオン電圧を低減することができる。更に、特許文献１には、Ｎ−ドリフト領域と高不純物濃度半導体領域との境界深さに対する耐圧とオン電圧の値を示したグラフが図１７に開示されている。横軸は素子表面つまりベース領域の露出面またはエミッタ領域として機能するＮ+ 型半導体領域の表面を基準とし、Ｎ− ドリフト領域と高不純物濃度半導体領域との境界までの深さであり、左の縦軸は耐圧、右の縦軸はコレクタ・エミッタ間のオン電圧ＶCE(ｓａｔ) である。このシミュレーションの条件は、素子表面つまりベース領域の露出面またはエミッタ領域として機能するＮ+ 型半導体領域の表面からＮ− ドリフト領域とバッファ層として機能するＮ+ 型半導体層との境界までの厚さは約２００μｍ、このＮ-型半導体層４２の不純物濃度は５×１０13 ｃｍ-3 、溝（トレンチ）の間隔が約４μｍで、エミッタ領域として機能するＮ+ 型半導体領域表面から溝の深さは約８μｍで設定されている。
【０００３】
特許文献１を見ると、ＶCE(ｓａｔ)の値は高不純物濃度半導体領域の厚みが厚くなるほど低下し、高不純物濃度半導体領域の厚みに対応してオン電圧は低下する。しかし耐圧は高不純物濃度半導体領域の厚みのある臨界値を越すと急激に低下する。例えば、特許文献１では、Ｎ− ドリフト領域と高不純物濃度半導体領域との境界深さが溝の底部から更に８μｍ程度深くなると急激に耐圧が低下している。従って、耐圧が許す範囲内において、高不純物濃度半導体領域を厚くするとオン電圧をできるだけ下げることができることが開示されている。
特許文献１のように高不純物濃度半導体領域とＮ− ドリフト領域との境界が溝の先端よりも深くなるように、高不純物濃度半導体領域を配設する場合は、特に耐圧クラスの高い素子の場合に有効に適用できる。すなわち、オフ状態におけるコレクタ電圧が高い場合には、溝の先端がベース領域と高不純物濃度半導体領域との境界から大きく突出していても溝の先端隅部近傍での電界集中が耐圧低下に大きく影響しないことが開示されている。
また耐圧クラスが高いので、耐圧が急激に低下しない程度の高不純物濃度半導体領域の厚みでは高不純物濃度半導体領域の厚みが厚くなったとしても、高不純物濃度半導体領域はオン状態からオフ状態へ移るときのホールの移動のバリアとはならず、オフの際の電流低下に影響することはない。従って、特許文献１に記載の構造とすることにより、より低いオン電圧が低いトレンチゲート型ＩＧＢＴを提供することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３１６４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１は、高不純物濃度半導体領域の深さ（高不純物濃度半導体領域とＮ− ドリフト領域との境界）のみが耐圧やオン電圧に影響を及ぼしているかの如く記述されているが、高不純物濃度半導体領域の不純物濃度によっては、オン抵抗と耐圧とのトレードオフを十分に改善することができない。
【０００６】
高不純物濃度半導体領域の不純物濃度が低いと、Ｎ− ドリフト領域との不純物濃度差があまり無く、高不純物濃度半導体領域とＮ− ドリフト領域との不純物濃度差によって生じる正孔の蓄積効果を十分発揮することができず、半導体装置のオン電圧が上昇してしまう。
一方、高不純物濃度半導体領域の不純物濃度が高いと、高不純物濃度半導体領域とベース領域とのｐｎ接合から広がる空乏層が第３半導体領域内へと広がる際に、空乏層が高不純物濃度半導体領域内を十分下方へと広がることができず、十分な耐圧を得ることができないという問題がある。
【０００７】
そこで、本発明は、オン抵抗と耐圧とのトレードオフを更に改善した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一形態によれば、
第１導電型の第１半導体領域と、
第１半導体領域上に有する第１導電型と反対の導電型の第２導電型の第２半導体領域と、
第２半導体領域よりも第２導電型の不純物濃度が高く、第２半導体領域上に形成された、第２導電型の第３半導体領域と、
第３半導体領域上に形成された、第１導電型の第４半導体領域と、
第４半導体領域上に形成された、第２導電型の第５半導体領域と、
第４半導体領域上に絶縁膜を介して形成された制御電極と、
第１半導体領域と電気的に接続した第１電極と、
第４半導体領域及び前記第５半導体領域と電気的に接続した第２電極と、
を有し、
第３半導体領域の不純物濃度の最大値は、５×１０１４ｃｍ−３以上であって、５×１０１５ｃｍ−３以下であることを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、第３半導体領域の不純物濃度を上記範囲とすることで、低いオン電圧と高い耐圧のトレードオフを十分満足する半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態の半導体装置における高不純物濃度領域２５の不純物濃度に対する耐圧（ＶＣＥＳ）とオン電圧（ＶＣＥｓａｔ）の関係を示すグラフである。
【図２】本発明の第２の実施形態の半導体装置における高不純物濃度領域２５の厚みに対する耐圧（ＶＣＥＳ）とオン電圧（ＶＣＥｓａｔ）の関係を示すグラフである。
【図３】本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。  
【００１３】
（第１の実施形態）  本発明の第１の実施形態に係る半導体装置１は、図３に示すように、ｐ型のコレクタ領域１０と、コレクタ領域１０上に配置されたｎ型のドリフト領域２０と、ドリフト領域２０上に配置されたｐ型のベース領域３０と、ベース領域３０上に配置されたｎ型のエミッタ領域４０と、エミッタ領域４０の上面から延伸してエミッタ領域４０及びベース領域３０を貫通する溝の底面及び側面に配置されたゲート酸化膜５０と、ゲート酸化膜５０を介してベース領域３０と対向して溝の内部に埋め込まれたゲート電極６０とを備える。
【００１４】
半導体装置１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、ゲート電極６０と対向するベース領域３０の表面がチャネル領域である。また、ゲート電極６０の上面には層間絶縁膜７０が配置され、層間絶縁膜７０の貫通孔を介してエミッタ領域４０とベース領域３０に接続するエミッタ電極８０が配置されている。また、ｐ型のコレクタ領域１０に接続するコレクタ電極９０が配置されている。
【００１５】
そして、ドリフト領域２０とベース領域３０間に配置された、ドリフト領域２０よりも不純物濃度の高いｎ型の高不純物濃度領域２５を備える。図１は、本発明の第１の実施形態の半導体装置における高不純物濃度領域２５の不純物濃度に対する耐圧（ＶＣＥＳ）とオン電圧（ＶＣＥ（ｓａｔ））の関係を示すグラフである。図１に示すように、高不純物濃度領域２５の不純物濃度が５×１０１４[ｃｍ−３]よりも低いと、ＶＣＥ（ｓａｔ）が急激に上昇してしまう。これは、ドリフト領域２０との差があまり無く、高不純物濃度領域２５とドリフト領域２０との不純物濃度差によって生じる正孔の蓄積効果を十分発揮することができないためである。
【００１６】
一方、高不純物濃度領域２５の不純物濃度が５×１０１５[ｃｍ−３]まで、ＶＣＥＳはゆるやかな現象であるが、高不純物濃度領域２５の不純物濃度が５×１０１５[ｃｍ−３]よりも高いと、耐圧が急激に低下してしまう。半導体装置のコレクタ電極９０とエミッタ電極８０間に所定の電圧を印加された状態で、ゲート電極６０を閾値未満の電圧を印加して半導体装置がオフすると、高不純物濃度領域２５に空乏層が生じるが、高不純物濃度領域２５の不純物濃度が上記範囲を超えると、高不純物濃度領域２５内を十分に高不純物濃度領域２５下側へと広がることができず、最大電界強度となる溝の底部の端部周辺から半導体装置の深さ方向の電界強度の下がり幅が大きくなってしまい、十分な耐圧を得ることができない。
【００１７】
従って、高不純物濃度領域２５の不純物濃度を５×１０１５[ｃｍ−３]以下とすることで、所定の電圧をコレクタ・エミッタ間に印加した際、空乏層が高不純物濃度領域２５よりも下面よりも下側まで広がって、より良好な耐圧を確保することができる。以上から、低いオン電圧と高い耐圧のトレードオフを十分満足する半導体装置を提供することができる。
【００１８】
ここで、高不純物濃度領域２５の不純物濃度はドリフト領域２０の不純物濃度に比べて５〜５０倍高いことが望ましい。高不純物濃度領域２５の不純物濃度とドリフト領域２０の不純物濃度との比を上記範囲とすることによって、高不純物濃度領域２５とドリフト領域２０との界面近傍に正孔の蓄積効果を十分発揮することができるとともに、高不純物濃度領域２５での空乏層の広がりが良好になるため、好ましい。
【００１９】
（第２の実施形態）本発明の第２の実施形態を図２で示す。高不純物濃度領域２５の厚みが１μｍ〜３μｍとなっており、その他は第１の実施形態と同じである。図２で示すように、高不純物濃度領域２５の厚みが１μｍ未満の場合、高不純物濃度領域２５の厚みが薄いために正孔の蓄積効果を十分発揮することができず、急激にオン電圧が上昇してしまう。一方、高不純物濃度領域２５の厚みが３μｍを超える場合、高不純物濃度領域２５の厚みが厚いために、高不純物濃度領域２５内を十分に高不純物濃度領域２５下側へと広がることができず、最大電界強度となる溝の底部の端部周辺から半導体装置の深さ方向の電界強度の下がり幅が大きくなってしまい、十分な耐圧を得ることができない。よって、高不純物濃度領域２５の厚みは１μｍ〜３μｍとすることが望ましい。なお、高不純物濃度領域２５とドリフト領域２０との界面はゲート電極の底部よりも浅い位置にあり、溝が高不純物濃度領域２５を貫通していることが更に望ましい。
【符号の説明】
【００２０】
１・・・半導体基体１０・・・コレクタ領域２０・・・ドリフト領域２５・・・高不純物濃度領域３０・・・ベース領域４０・・・エミッタ領域６０・・・ゲート電極７０・・・層間絶縁膜８０・・・エミッタ電極９０・・・コレクタ電極 
【図１】
2014160746.tif 000003
【図２】
2014160746.tif 000004
【図３】
2014160746.tif 000005