(57)【要約】【課題】絶縁層を備えた半導体基板の製造方法を提供すること。【解決手段】半導体基板の製造方法は、支持基板の表面に、金属または半導体の第１層を形成する第１層形成工程を備える。また、第１層の表面から水素イオンを打ち込む打ち込み工程を備える。また、第１層が形成された支持基板を、酸化雰囲気または窒化雰囲気中で加熱する加熱工程を備える。【選択図】図１
2014220364.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の製造方法であって、
支持基板の表面に、金属または半導体の第１層を形成する第１層形成工程と、
前記第１層の表面から水素イオンを打ち込む打ち込み工程と、
前記第１層が形成された前記支持基板を、酸化雰囲気または窒化雰囲気中で加熱する加熱工程と、
を備えることを特徴とする半導体基板の製造方法。
【請求項２】
前記加熱工程は、
減圧下で前記支持基板を第１温度に加熱する第１加熱工程と、
前記第１加熱工程の後に、酸化雰囲気または窒化雰囲気中で、前記支持基板を第２温度に加熱する第２加熱工程と、
を備え、
前記第１温度は、前記第１層に打ち込まれた水素が離脱する温度以上であることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記第１層は、物理蒸着法によって形成されることを特徴とする請求項１または２に記載の半導体基板の製造方法。
【請求項４】
半導体の単結晶で形成された第２層を、前記加熱工程が行われた後の前記第１層の表面に貼り合わせる貼り合わせ工程をさらに備えることを特徴とする請求項１〜３の何れか１項に記載の半導体基板の製造方法。
【請求項５】
前記第１層はアルミニウム（Ａｌ）であり、
前記第２層は炭化ケイ素（ＳｉＣ）であることを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項６】
前記第１層はシリコン（Ｓｉ）であり、
前記第２層は炭化ケイ素（ＳｉＣ）であり、
前記加熱工程は窒化雰囲気中で行われることを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項７】
初期温度から前記第１温度へ上昇させる際の温度上昇傾きよりも、前記第１温度から前記第２温度へ上昇させる際の温度上昇傾きの方が大きいことを特徴とする請求項２に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、絶縁層を備えた半導体基板の製造方法に関する技術を開示する。
【背景技術】
【０００２】
支持基板上に絶縁層を形成し、絶縁層上に半導体層を貼り合わせた、いわゆるＳＯＩ（Silicon on Insulator）基板が知られている。また、関連する文献として、例えば特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３７２５３公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
絶縁層は、耐圧向上などのために、所定の厚さへ厚膜化することが必要となる場合がある。厚膜化された絶縁膜を形成する方法として化学蒸着法が挙げられるが、化学蒸着法を用いる場合には、水素ガスや水素を含んだガスを原料ガスとして使用する場合がある。この場合、形成後の絶縁層に水素が大量に含まれることになる。水素が含まれている絶縁層の上に半導体層を貼り合わせると、貼り合わせ後の支持基板をアニールした場合に、絶縁層に含まれている水素がガスとなって脱気することがあるため、絶縁層と半導体層とが剥離してしまうことがある。一方、支持基板の表面を酸化することによって絶縁層を形成する犠牲酸化法では、絶縁層に含まれる水素濃度を低減することが可能である。しかし、犠牲酸化法では、絶縁層が形成されることによって支持基板表面での酸化反応が停止してしまうため、厚膜化された絶縁層を形成することが困難である。以上より、水素の含有濃度が低く、厚膜化することが可能な絶縁層が要求されている。
【課題を解決するための手段】
【０００５】
本明細書では、半導体基板の製造方法を開示する。この半導体基板の製造方法は、支持基板の表面に、金属または半導体の第１層を形成する第１層形成工程を備える。また、第１層の表面から水素イオンを打ち込む打ち込み工程を備える。また、第１層が形成された支持基板を、酸化雰囲気または窒化雰囲気中で加熱する加熱工程を備える。
【０００６】
上記方法では、打ち込み工程において水素イオンを打ち込むことにより、第１層の表面から内部まで欠陥を導入することができる。そして加熱工程を行うことで、第１層を酸化または窒化するとともに、第１層に含まれている水素を離脱させることができる。このとき、欠陥を介して、第１層の内部まで酸化または窒化を行うことができるため、第１層の全体を絶縁層に改質することができる。また、欠陥を介して第１層の内部から水素を離脱させることができるため、第１層の内部からの水素の離脱が促進され、第１層内の残留水素濃度を低減することができる。また、水素は原子半径が他の原子よりも小さいため、アルゴンなどの他の原子を打ち込みに用いる場合に比して、打ち込み後の原子を離脱させ易いという特性を有する。上記方法では、打ち込み工程に水素原子を用いることで、第１層内の打ち込み原子の残留濃度を低減することができる。また、加熱工程により、打ち込み工程によって導入された欠陥を修復することができるため、第１層を、結晶性の高い絶縁層に改質することができる。以上より、水素の含有濃度が低く、厚膜化された絶縁層を形成することができる。
【発明の効果】
【０００７】
本明細書に開示されている技術によれば、絶縁層を備えた半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】貼り合わせ基板１０の製造方法を示すフロー図である。
【図２】貼り合わせ基板の斜視図である。
【図３】貼り合わせ基板を製造する工程を説明する部分断面図である。
【図４】貼り合わせ基板を製造する工程を説明する部分断面図である。
【図５】貼り合わせ基板を製造する工程を説明する部分断面図である。
【図６】貼り合わせ基板を製造する工程を説明する部分断面図である。
【図７】貼り合わせ基板を製造する工程を説明する部分断面図である。
【図８】貼り合わせ基板を製造する工程を説明する部分断面図である。
【発明を実施するための最良の形態】
【０００９】
以下、本明細書で開示する実施例の技術的特徴の幾つかを記す。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１０】
（特徴１）上記の半導体基板の製造方法は、減圧下で支持基板を第１温度に加熱する第１加熱工程を備えていてもよい。第１加熱工程の後に、酸化雰囲気または窒化雰囲気中で、支持基板を第２温度に加熱する第２加熱工程を備えていてもよい。これにより、第１加熱工程によって、第１層から水素を離脱させることができる。そして、第２加熱工程によって、第１層を酸化または窒化させることができる。よって、水素の離脱後に酸化または窒化を行うことができるため、第１層内の残留水素濃度を低減することができる。
【００１１】
（特徴２）上記の半導体基板の製造方法では、第１層は、物理蒸着法によって形成されてもよい。物理蒸着法では、水素ガスや水素を含んだガスを原料ガスとして使用する必要がない。よって、化学蒸着法などによって第１層を形成した場合よりも、第１層に含まれる水素の含有量を低減させることができる。
【００１２】
（特徴３）上記の半導体基板の製造方法は、半導体の単結晶で形成された第２層を、加熱工程が行われた後の第１層の表面に貼り合わせる、貼り合わせ工程をさらに備えていてもよい。第１層内の残留水素濃度が低減されているため、貼り合わせ後の支持基板をアニールした場合においても、第１層と第２層とが剥離してしまうことを防止することができる。
【００１３】
（特徴４）上記の半導体基板の製造方法では、第１層はアルミニウム（Ａｌ）であり、第２層は炭化ケイ素（ＳｉＣ）であってもよい。炭化ケイ素である第２層にイオン注入を行った後には、結晶欠陥の除去などを行うために高温（例：１６００℃以上）でのアニール工程が必要とされる。上記の方法では、第１層を、酸化アルミニウム（融点は約２０７３℃）または窒化アルミニウム（融点は約２２００℃）とすることができる。これにより、当該アニール工程に耐える高温耐性を、第１層に持たせることができる。
【００１４】
（特徴５）上記の半導体基板の製造方法では、第１層はシリコン（Ｓｉ）であり、第２層は炭化ケイ素（ＳｉＣ）であってもよい。炭化ケイ素である第２層には、高温（例：１６００℃以上）でのアニール工程が必要とされる場合がある。上記の方法では、第１層を、窒化シリコン（融点が１９００℃）とすることができる。これにより、当該アニール工程に耐える高温耐性を、第１層に持たせることができる。
【００１５】
（特徴６）上記の半導体基板の製造方法では、初期温度から第１温度へ上昇させる際の温度上昇傾きよりも、第１温度から第２温度へ上昇させる際の温度上昇傾きの方が大きくてもよい。第１層に導入された欠陥を修復する作用は、加熱温度が高くなるほど高くなり、また、加熱時間が長くなるほど高くなる。上記方法では、第１加熱工程によって水素を離脱させた後は、第２加熱工程へ即座に移行することができる。よって、欠陥が残存しているうちに第２温度まで温度を上昇させることができるため、残存している欠陥を介して、第２温度で第１層を酸化または窒化することが可能となる。これにより、第１層の全体を絶縁層に改質することができる。
【実施例１】
【００１６】
＜貼り合わせ基板の構成＞
図２に、本実施例に係る貼り合わせ基板１０の斜視図を示す。貼り合わせ基板１０は略円盤状に形成されている。貼り合わせ基板１０は、下側に配置された支持基板１１と、支持基板１１の上面に配置された絶縁層１２と、絶縁層１２の上面に貼り合わされた半導体層１３とを備えている。半導体層１３は、例えば、化合物半導体（例：６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、ＧａＮ、ＡｌＮ）の単結晶によって形成されていてもよい。また例えば、単元素半導体（例：Ｓｉ、Ｃ）の単結晶によって形成されていてもよい。絶縁層１２は、各種の材料であってよい。例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム、などであってよい。
【００１７】
支持基板１１には、各種の材料を用いることができる。支持基板１１は、半導体層１３に適用される各種の熱プロセスに対する耐性を有することが好ましい。また支持基板１１は、絶縁層１２や半導体層１３との熱膨張率の差が小さい材料であることが好ましい。例えば、支持基板１１には、多結晶ＳｉＣを用いることも可能である。多結晶ＳｉＣには、様々なポリタイプのＳｉＣ結晶が混在していても良い。様々なポリタイプが混在する多結晶ＳｉＣは、厳密な温度制御を行うことなく製造することができるため、支持基板を製造するコストを低減させることが可能となる。
【００１８】
絶縁層１２が形成された支持基板１１と、半導体層１３とは、別途に作製される。そして、常温接合、プラズマ接合、水酸基接合等によって半導体層１３を絶縁層１２に貼り合わせることによって、いわゆるＳＯＩ構造の貼り合わせ基板１０が形成される。絶縁層１２の接合面は、研磨等によって平坦化された上で、半導体層１３と貼り合わされるとしてもよい。支持基板１１の厚さＴ１１は、後工程加工に耐えることができる機械的強度が得られるように定めればよい。厚さＴ１１は、例えば、支持基板１１の直径が１００ｍｍである場合には、１００μｍ程度であってもよい。絶縁層１２の厚さＴ１２は、半導体層１３に作成されるデバイスの要求スペック（例：耐圧）に基づいて定めればよい。絶縁層１２の厚さＴ１２は、例えば、０．０１〜１０μｍの範囲内であってもよい。半導体層１３の厚さＴ１３は、例えば、０．３〜１μｍの範囲内であってもよい。半導体層１３上にエピタキシャル膜を成長させる場合には、半導体層１３の膜厚とエピタキシャル膜の膜厚との合計は、数十μｍであってもよい。
【００１９】
＜貼り合わせ基板の製造方法＞
本実施例に係る貼り合わせ基板１０の製造方法を、図１のフローと、図３〜図８の模式図を用いて説明する。図３〜図８は、貼り合わせ基板１０を製造する各工程における、部分断面図である。本実施例では、例として、支持基板１１が多結晶ＳｉＣであり、絶縁層１２が酸化シリコンであり、半導体層１３がＳｉＣ単結晶である貼り合わせ基板１０を形成する製造方法を説明する。
【００２０】
ステップＳ１において、第１層形成工程が行われる。第１層形成工程では、図３の模式図に示すように、支持基板１１の表面にシリコンの第１層１２ａが形成される。なお、第１層１２ａのハッチングは、図面の見易さのため、以後省略する。第１層形成工程では、ＰＶＤ法（Physical Vapor Deposition：物理蒸着法）が用いられる。ＰＶＤ法の具体例としては、スパッタリング法やイオンプレーティング法などが挙げられる。これらの方法では、ターゲットとなるシリコンを真空中でイオンビーム、アーク放電及びグロー放電等に晒し、飛び散ったシリコン原子を支持基板１１の表面に付着させることが行われる。なお、ＰＶＤ法によるさらなる具体的な成膜方法については、周知の技術であるため、ここでは詳細な説明を省略する。
【００２１】
ステップＳ２において打ち込み工程が行われる。打ち込み工程では、図４の模式図に示すように、第１層１２ａの表面から水素イオンが打ち込まれる。なお、具体的なイオン注入法については、周知の技術であるため、ここでは詳細な説明を省略する。水素イオンが打ち込まれた第１層１２ａは、水素イオンが貫通する際に分子レベルの小さな欠陥が導入される。よって、打ち込み工程後の第１層１２ａは、膜の表面から内部へ至る欠陥が多数導入された、ダメージを受けた膜となる。図４では、導入される欠陥を実線で擬似的に示すとともに、打ち込まれた水素イオンを白抜きの丸印で擬似的に示している。
【００２２】
水素イオンの入射エネルギーは、例えば、打ち込み深さの狙い値が０．５〜１．０μｍである場合には、約９０〜１８０ｋｅＶの範囲内であってもよい。打ち込み深さの狙い値が０．５μｍである場合には、約９０ｋｅＶであってもよい。また打ち込み工程では、入射エネルギーを変化させながら打ち込みを行うことで、半導体層１３の深さ方向における欠陥密度が略一定となるように制御を行ってもよい。また、打ち込まれる水素イオンの量は、第１層１２ａをＣＶＤ法（Chemical Vapor Deposition：化学蒸着法）で成膜した場合に第１層１２ａに含まれる水素濃度よりも、ＰＶＤ法で成膜した第１層１２ａに水素イオンを打ち込んだ場合に第１層１２ａに含まれる水素濃度の方が低くなるように、定めても良い。
【００２３】
ステップＳ３において、第１加熱工程が行われる。第１加熱工程では、第１層１２ａおよび支持基板１１を、減圧下で第１温度に加熱する。第１温度は、第１層に打ち込まれた水素が離脱する温度以上であればよい。例えば、第１温度は、４００〜５００℃の範囲内であってよい。具体的には、不図示のチャンバー内のホットプレートに支持基板１１を保持する。真空排気装置を用いて、チャンバー内を高真空状態にする。そして、ホットプレートを用いて支持基板１１を加熱する。真空度は、例えば、１×１０−９Ｔｏｒｒ程度であってもよい。
【００２４】
図５の模式図に示すように、第１加熱工程によって、第１層１２ａに含まれている水素原子が、ガスとなって離脱する。このとき、欠陥を介して第１層１２ａの内部から水素を離脱させることができるため、第１層の内部からの水素原子の離脱を促進することができる。従って、第１加熱工程前の第１層１２ａ（図４参照）に含まれている水素原子よりも、第１加熱工程後の第１層１２ａ（図５参照）に含まれている水素原子の方が少なくなる。また第１加熱工程により、打ち込み工程によって導入された欠陥の一部が修復される。従って、第１加熱工程前の第１層１２ａ（図４参照）に導入されている欠陥数よりも、第１加熱工程後の第１層１２ａ（図５参照）に導入されている欠陥数の方が少なくなる。
【００２５】
ステップＳ４において、第２加熱工程が行われる。第２加熱工程は、第１加熱工程と連続的に行われてもよい。第２加熱工程では、第１層１２ａおよび支持基板１１を、酸化雰囲気中で第２温度に加熱する。具体的には、不図示のチャンバー内に、酸素供給部からの酸素ガスの供給が開始される。これにより、図６の模式図に示す状態となる。図６では、導入される酸素原子を黒色の丸印で擬似的に示している。第２加熱工程では、欠陥を介して、第１層１２ａの内部まで酸素を導入することができる。これにより、第１層１２ａの内部から酸化を行うことができるため、第１層１２ａの全体を絶縁層に改質することができる。また、第２加熱工程では、第１加熱工程によって離脱させることができずに第１層１２ａ内に残存していた水素原子を、離脱させることができる。第２加熱工程が完了すると、図７の模式図に示すように、シリコンの第１層１２ａが、酸化シリコンの絶縁層１２に改質される。第２加熱工程によって欠陥が修復されるため、絶縁層１２には、欠陥がほとんど存在していない。
【００２６】
第２温度は、例えば、シリコンの融点（１４１０℃）よりも低い温度でもよい。これにより、第１層１２ａが固体の状態で維持され、第１層１２ａに導入された欠陥が維持されるため、欠陥を介して第１層１２ａの内部を酸化することが可能となる。また第２温度は、全ての欠陥が修復される前に、第１層１２ａ全体の酸化が完了するように、定めればよい。これは、欠陥を介して第１層１２ａの内部を酸化するためである。欠陥の修復速度よりも酸化速度を速くするためには、温度上昇に対する酸化速度の上昇率の方が温度上昇に対する欠陥修復速度の上昇率よりも高い場合には、第２温度を上昇させればよい。なお、具体的な第２温度の値は、導入された欠陥数、第１層１２ａに含まれる水素濃度、第１層１２ａの膜厚、などの各種のパラメータに基づいて定めればよい。
【００２７】
また第２温度は、例えば、シリコンの融点よりも高い温度でもよい。これにより、シリコンの第１層１２ａが融解した状態で第１層１２ａを酸化することができるため、第１層１２ａの内部まで酸化させることが可能になる。この場合、使用する酸化雰囲気は、酸素ガス、水素と酸素の混合ガス、水蒸気、などであってよい。また、シリコンの第１層１２ａを融解させる場合には、ステップＳ２の打ち込み工程を省略しても、第１層１２ａの内部まで酸化させることができる。
【００２８】
また、第１加熱工程において、支持基板１１を初期温度から第１温度へ上昇させる際の温度上昇傾きよりも、第２加熱工程において、支持基板１１を第１温度から第２温度へ上昇させる際の温度上昇傾きの方が、大きくされてもよい。第１層１２ａに導入された欠陥を修復する作用は、加熱温度が高くなるほど高くなる。従って、第１温度から第２温度まで急激に温度を上昇させることによって、第１層１２ａ内の欠陥が全て修復されてしまう前に、第２温度まで温度を上昇させることができる。よって、残存している欠陥を介して、第２温度で第１層１２ａの内部を酸化することが可能となる。酸化速度は、温度に対して指数関数的に上昇するため、第１温度よりも高い第２温度を用いることで、第１層１２ａの酸化速度を高めることができる。なおこの場合は、欠陥を介して第１層１２ａの内部を酸化するため、第２温度は、シリコンの融点（１４１０℃）よりも低い温度でもよい。
【００２９】
ステップＳ５において、貼り合わせ工程が行われる。図８の模式図に示すように、貼り合わせ工程では、ＳｉＣの単結晶で形成された半導体層１３が、絶縁層１２の表面に貼り合わせられる。例として、常温接合を行う場合を説明する。半導体層１３と支持基板１１を、不図示の常温接合装置のチャンバーにセットする。チャンバー内を真空状態にした上で、半導体層１３の裏面および絶縁層１２の接合面に、イオンビームや、ＦＡＢガンから出力されるアルゴンの中性原子ビーム等を照射する。これにより、材料表面の酸化膜や吸着層を除去して結合手を表出させることができるため、表面を活性化することができる。その後、半導体層１３の裏面と絶縁層１２の接合面とを接触させることで、両層を接合させることができる。接合時の圧力は、１０〜５０ＭＰａの範囲内であってもよい。これにより、貼り合わせ基板１０が完成する。貼り合わせ基板１０は、通常の半導体装置でハンドリングするための厚みや強度を備えている。よって、貼り合わせ基板１０に対して、フォトリソグラフィやエッチング等の既知の各種の半導体プロセスを実施することができ、半導体層１３の表面に各種のデバイスを形成することができる。
【００３０】
＜実施例１の効果＞
打ち込み工程において水素イオンを第１層１２ａに打ち込むことにより、第１層１２ａの表面から内部へ至る欠陥を導入することができる。そして第１および第２加熱工程を行うことで、第１層１２ａを酸化するとともに、第１層１２ａに含まれている水素を離脱させることができる。このとき、欠陥を介して、第１層１２ａの内部まで酸化を行うことができるため、第１層１２ａの全体を絶縁層１２に改質することができる。また、欠陥を介して第１層１２ａの内部から水素を離脱させることができるため、第１層１２ａの内部からの水素の離脱を促進することができる。また、第１および第２加熱工程により、打ち込み工程によって導入された欠陥を修復することができるため、第１層１２ａを、結晶性の高い絶縁層１２に改質することができる。以上より、水素の含有濃度が低く、厚膜化された絶縁層１２を形成することができる。絶縁層１２内の残留水素濃度が低減されているため、貼り合わせ工程後の貼り合わせ基板１０をアニールした場合においても、絶縁層１２と半導体層１３とが剥離してしまうことを防止することができる。
【００３１】
第１加熱工程によって、第１層１２ａから水素を離脱させることができる。そして第２加熱工程によって、第１層１２ａを酸化させることができる。水素を離脱させる工程と酸化工程とが分離されているため、酸化工程で形成されたシリコン酸化膜によって水素の離脱が阻害されることがない。これにより、絶縁層１２内の残留水素濃度を低減することができる。
【００３２】
第１層形成工程（ステップＳ１）では、ＰＶＤ法によって、第１層１２ａが形成される。ＰＶＤ法では、水素ガスや水素を含んだガスを原料ガスとして使用する必要がない。よって、ＣＶＤ法などによって第１層１２ａを形成した場合よりも、第１層１２ａに含まれる水素の含有量を低減させることができる。これにより、第１加熱工程では、打ち込み工程によって打ち込まれた、第１層１２ａに欠陥を導入するために必要量制御された水素のみを離脱させればよくなる。よって、絶縁層１２内の残留水素濃度を低減することが可能となる。
【００３３】
ＣＶＤ法を用いて、絶縁層１２と同一組成の層（すなわち酸化シリコン層）を形成するには、水素ガスや水素を含んだガスを原料ガスとして使用する場合がある。例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたＣＶＤ法によるシリコン酸化膜は、「Ｓｉ（ＯＣ２Ｈ５）４＋１２Ｏ２→ＳｉＯ２＋８ＣＯ２ ＋１０Ｈ２Ｏ」という反応式に基づいて成膜することができる。この場合、原料ガスに水素が含まれているため、成膜後の酸化シリコン層に水素が含まれることになる。水素が含まれている酸化シリコン層の上に半導体層を貼り合わせると、貼り合わせ後の基板をアニールした場合に、酸化シリコン層に含まれている水素がガスとなって脱気する場合があるため、酸化シリコン層と半導体層とが剥離してしまうことがある。一方、本実施例の半導体基板の製造方法では、ＰＶＤ法で成膜したシリコンの第１層１２ａを第２加熱工程で酸化することで、絶縁層１２（酸化シリコン）を形成する。第１層１２ａを成膜する原料に水素を必要としないため、成膜後の第１層１２ａに水素が含まれてしまうことを防止できる。また、第１加熱工程では、打ち込み工程によって第１層１２ａに打ち込まれた水素を離脱させることができる。これにより、成膜後の酸化シリコン層（絶縁層１２）に水素が含まれてしまうことを防止できる。以上より、ＣＶＤ法を用いる場合に比して、絶縁層１２に含まれている水素濃度を低くすることができる。よって、水素ガスの脱気の発生を抑えることができるため、絶縁層１２と半導体層１３とを剥離しにくくすることが可能となる。
【実施例２】
【００３４】
実施例２は、第１加熱工程（ステップＳ３）と第２加熱工程（ステップＳ４）を合わせて、１つの加熱工程として実行する形態である。加熱工程以外の工程の内容や、貼り合わせ基板１０の構造などは、実施例１と同様であるため、説明を省略する。
【００３５】
ステップＳ２が完了すると、実施例２の加熱工程へ移行する。実施例２の加熱工程では、第１層１２ａおよび支持基板１１を、酸化雰囲気中で所定温度に加熱する。これにより、第１層１２ａ内からの水素の離脱と、第１層１２ａの酸化とが、同時に行われる。このとき、シリコンの水蒸気酸化と同様のメカニズムが働くと考えられる。すなわち、チャンバー内の水素ガスと酸素ガスが反応し、水素が燃焼して水蒸気が発生する。シリコン酸化膜中の拡散速度は、酸素イオンより水酸イオン（ＯＨ）の方が速いため、水蒸気を発生させることで、酸化速度を高めることができる。
【００３６】
酸化雰囲気中の酸素の分圧が高くなるほど、第１層１２ａ内からの水素の離脱が抑制され、第１層１２ａ内部での酸化が促進される。従って、水素の離脱速度と、第１層１２ａ内部の酸化速度とのバランスを考慮して、酸素の分圧値を定めればよい。例えば、酸化雰囲気を構成する混合気体における酸素の容積比率は、５０％以下であってもよい。
【００３７】
また、実施例２の加熱工程では、水素の離脱と酸化とが同時に行われるため、第１層１２ａの表面は、加熱工程の初期段階においてシリコン酸化膜によって覆われてしまう。しかし、第１層１２ａ内に残存していた水素原子は、シリコン酸化膜中を移動して離脱することができる。これは、水素原子は原子半径が他の原子よりも小さいためである。すなわち、本明細書に記載されている技術では、絶縁膜中の水素の残留濃度が問題になるのにも関わらず、打ち込み工程に水素原子を用いている。これは、アルゴンなどの他の原子を打ち込みに用いる場合よりも、水素原子を用いる方が、打ち込み後の原子を絶縁膜中から離脱させ易いという特性を有するためである。これにより、打ち込み原子の絶縁膜中における残留濃度を、低減することができる。
【実施例３】
【００３８】
実施例３は、第１層１２ａがアルミニウムであり、絶縁層１２が酸化アルミニウムである場合の実施例である。第１層１２ａおよび絶縁層１２の材質以外の内容については、実施例１と同様であるため、説明を省略する。
【００３９】
ステップＳ４において、第２加熱工程が行われる。第２加熱工程により、アルミニウムの第１層１２ａを、酸化アルミニウムの絶縁層１２に改質することができる。第２加熱工程で用いられる第２温度は、アルミニウムの融点（６６０℃程度）よりも低い温度でもよい。これにより、第１層１２ａが固体の状態で維持され、第１層１２ａに導入された欠陥が維持されるため、欠陥を介して第１層１２ａの内部を酸化することが可能となる。また第２温度は、アルミニウムの融点よりも高い温度でもよい。これにより、アルミニウムの第１層１２ａが融解した状態で第１層１２ａを酸化することができるため、第１層１２ａの内部まで酸化させることが可能になる。
【００４０】
ＳｉＣ単結晶の半導体層１３にイオン注入を行った場合には、結晶欠陥の除去などを行うために、高温アニール工程（例：１６００℃以上）が必要とされる。実施例３の半導体基板の製造方法では、絶縁層１２の融点（Ａｌ２Ｏ３：約２０７３℃）を、高温アニール工程のアニール温度（１６００℃）よりも高くすることができるため、高温アニール工程を実施することが可能となる。これにより、貼り合わせ基板１０を用いて、各種の半導体デバイスを半導体層１３に作成することが可能となる。
【００４１】
ＣＶＤ法を用いて支持基板に絶縁層を成膜する場合には、チャンバー内壁に付着した膜状堆積物を定期的にクリーニングする必要がある。例えば、クリーニングガスを導入してチャンバー内にプラズマを発生させることで膜状堆積物を除去する、プラズマクリーニングが行われている。しかし、酸化アルミニウムなどの融点が高く硬い絶縁層を成膜する場合に付着する膜状堆積物は、プラズマクリーニングでは除去が困難であるため、チャンバーを解体して、洗浄液等を使用して除去する必要がある。すると、ＣＶＤ装置の稼働率が低下してしまうため、効率よく絶縁層を成膜することが困難である。しかし、本実施例の絶縁層成膜装置１００では、ＣＶＤ法を用いることなく酸化アルミニウムの絶縁層１２を成膜することができるため、チャンバーを解体してクリーニングを行う頻度を低減させることができる。よって、絶縁層成膜装置１００の稼働率をＣＶＤ装置よりも高めることができるため、酸化アルミニウムの絶縁層を効率よく形成することが可能となる。
【実施例４】
【００４２】
実施例４は、第２加熱工程（ステップＳ４）において、第１層１２ａを窒化させる形態である。第２加熱工程以外の工程の内容や、貼り合わせ基板１０の構造などは、実施例１と同様であるため、説明を省略する。
【００４３】
ステップＳ４において、第２加熱工程が行われる。実施例４の第２加熱工程では、第１層１２ａおよび支持基板１１を、窒化雰囲気中で第２温度に加熱する。具体的には、不図示のチャンバー内に、アンモニアガス（ＮＨ３）や窒素ガスの供給が開始される。これにより、シリコンの第１層１２ａを、窒化シリコンの絶縁層１２に改質することができる。
【００４４】
ＳｉＣ単結晶の半導体層１３には、高温（例：１６００℃以上）でのアニール工程が必要とされる場合がある。実施例４の方法では、絶縁層１２を、窒化シリコン（融点が１９００℃）とすることができる。これにより、当該アニール工程に耐える高温耐性を、絶縁層１２に持たせることができる。
【００４５】
なお、第１層１２ａを窒化させる場合には、第１層１２ａの表層部で反応が停止してしまう場合がある。よって、打ち込み工程（ステップＳ２）で欠陥を導入し、導入した欠陥を介して第１層１２ａの内部を窒化する技術の利点が大きい。
【００４６】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４７】
＜変形例＞
打ち込み工程に使用される原子は、水素原子に限られない。第１層１２ａや絶縁層１２中を移動する速度がアルゴンなどに比して大きい原子であれば、何れの原子を用いてもよく、例えばヘリウム原子を用いてもよい。
【００４８】
第１層形成工程で用いられる成膜方法は、ＰＶＤ法に限られず、ＣＶＤ法などの他の方法を用いてもよい。
【００４９】
第１および第２加熱工程は、レーザーを第１層１２ａの表面に走査させて照射することで行われてもよい。レーザーを照射することで、第１層１２ａの表面近傍を瞬時に加熱し、融解させることができる。これにより、第１層１２ａの表面のみをアニールすることができるため、支持基板１１に熱の影響が及んでしまう事態を防止できる。また局所的なアニール処理であるため、支持基板１１の全体をアニールする場合に比して、処理時間を短縮化することができる。
【００５０】
第１および第２加熱工程は、打ち込み工程の後に実施されるとしたが、この形態に限られず、第１および第２加熱工程と打ち込み工程を同時に行っても良い。例えば、打ち込み工程において、第１層１２ａおよび支持基板１１を所定温度に加熱しながら、水素イオンを打ち込んでもよい。
【００５１】
第１加熱工程（ステップＳ３）において、チャンバー内を高真空状態に維持するとしたが、この形態に限られない。第１層１２ａと反応しない非酸化性ガス（例：アルゴンガス）の雰囲気中で、第１加熱工程を実施することもできる。
【００５２】
アルミニウムの第１層１２ａを酸化アルミニウムの絶縁層１２に改質する形態を説明したが、この形態に限られない。例えば、アルミニウムの第１層１２ａを窒化アルミニウム（ＡｌＮ）の絶縁層１２（融点：約２２００℃）に改質してもよい。この場合、第２加熱工程（ステップＳ４）では、第１層１２ａおよび支持基板１１を加熱した状態で、窒素を含んだガスをチャンバー内に導入すればよい。
【００５３】
酸化工程において使用するガスは酸素ガスに限られず、各種のガスを使用可能である。例えば、水蒸気（Ｈ２Ｏ）ガスを使用してもよい。この場合、第２加熱工程において、酸素ガスと水素ガスとを混合してチャンバーに供給してもよい。
【００５４】
支持基板１１に使用される材料は、多結晶ＳｉＣに限られない。半導体層１３に適用される各種の熱プロセスに対する耐性を有する材料であれば、何れの材料であってもよい。例えば、セラミック材料の混合材料によって形成されている焼結体であってもよい。使用するセラミック材料は、各種の材料でよく、例えば、ＳｉＣ、Ｓｉ、ＡｌＮ、Ａｌ２Ｏ３、ＧａＮ、ＳｉＮ、ＳｉＯ２、ＴａＯ、などのうちの少なくとも１種類の材料であってもよい。
【００５５】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５６】
１０：貼り合わせ基板、１１：支持基板、１２：絶縁層、１２ａ：第１層、１３：半導体層
【図１】
2014220364.tif 000003
【図２】
2014220364.tif 000004
【図３】
2014220364.tif 000005
【図４】
2014220364.tif 000006
【図５】
2014220364.tif 000007
【図６】
2014220364.tif 000008
【図７】
2014220364.tif 000009
【図８】
2014220364.tif 000010