(57)【要約】【課題】アナログ回路により検出された信号を直接演算してＲＭＳ値を計測するＲＭＳ検出器及びそれを適用した回路遮断器を提供する。【解決手段】本発明によるＲＭＳ検出器は、任意の負荷の電圧又は電流形態のアナログ信号を検出する複数の電圧／電流感知部１００と、複数の電圧／電流感知部１００から出力される電圧に基づいて二乗関数をそれぞれ算出する複数の二乗回路部２００と、複数の二乗回路部２００からそれぞれ出力される複数の出力電圧を加算する加算回路部３００と、加算回路部３００から出力される電圧に基づいてＲＭＳ値を算出するルート回路部４００とを含む。【選択図】図１
2014157155.tif 000002
【特許請求の範囲】
【請求項１】
任意の負荷の電圧又は電流形態のアナログ信号を検出し、電流形態のアナログ信号を検出した場合、前記検出された電流形態のアナログ信号を電圧形態のアナログ信号に変換する複数の電圧／電流感知部と、
前記複数の電圧／電流感知部から出力される電圧に基づいて二乗関数をそれぞれ算出する複数の二乗回路部と、
前記複数の二乗回路部からそれぞれ出力される複数の出力電圧を加算する加算回路部と、
前記加算回路部から出力される電圧に基づいてＲＭＳ値を算出するルート回路部と、
を含むことを特徴とするＲＭＳ検出器。
【請求項２】
前記二乗回路部は、
前記二乗関数を算出する二乗関数部と、
ルート関数を算出するルート関数部と、
前記二乗関数部の出力電流から前記ルート関数部の電流を引いた差動回路と、
から構成されることを特徴とする請求項１に記載のＲＭＳ検出器。
【請求項３】
前記二乗関数部は、
一端が電流供給部に接続され、他端が第１トランジスタのソースに接続される第１電流源と、
一端が前記電流供給部に接続され、他端が第２トランジスタのソースに接続される第２電流源と、
ソースが前記第１電流源に接続され、ゲートが前記電圧／電流感知部の電圧出力端に接続され、ドレインが出力電流源に接続される前記第１トランジスタと、
ソースが前記第２電流源に接続され、ゲートが前記電圧／電流感知部の電圧出力端に接続され、ドレインが前記出力電流源に接続される前記第２トランジスタと、
一端が前記第１トランジスタのドレイン及び前記第２トランジスタのドレインにそれぞれ接続され、他端が接地に接続される前記出力電流源と、
を含むことを特徴とする請求項２に記載のＲＭＳ検出器。
【請求項４】
前記ルート関数部は、
一端が電流供給部に接続され、他端が第３トランジスタのソース、第４トランジスタのゲート、及び第５トランジスタのゲートに接続される第１電流源と、
一端が前記第３トランジスタのゲート及び前記第４トランジスタのドレインに接続され、他端が接地に接続される第２電流源と、
一端が前記電流供給部に接続され、他端が前記第５トランジスタのソースに接続される第３電流源と、
ソースが前記第１電流源、前記第４トランジスタのゲート、及び前記第５トランジスタのゲートに接続され、ゲートが前記第２電流源及び前記第４トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第３トランジスタと、
ソースが前記電流供給部に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第５トランジスタのゲートに接続され、ドレインが前記第３トランジスタのゲート及び前記第２電流源に接続される前記第４トランジスタと、
ソースが前記第３電流源に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第４トランジスタのゲートに接続され、ドレインが第６トランジスタのソース及びゲートに接続される前記第５トランジスタと、
ソース及びゲートが前記第５トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第６トランジスタと、
を含むことを特徴とする請求項２に記載のＲＭＳ検出器。
【請求項５】
前記ルート回路部は、前記加算回路部から出力される電圧に基づいて下記数式により前記ＲＭＳ値を算出することを特徴とする請求項１に記載のＲＭＳ検出器。
【数１】
2014157155.tif 000012
ここで、前記Ｉcは電流供給部から供給される一定の電流値であり、前記Ｋはトランスコンダクタンスパラメータであり、前記Ｖin12〜ＶinN2は前記複数の電圧／電流感知部から出力される電圧である。
【請求項６】
任意の負荷の電圧又は電流形態のアナログ信号を検出する電圧／電流感知器と、
前記電圧／電流感知器の出力電圧に基づいてＲＭＳ値を算出するＲＭＳ検出器と、
前記ＲＭＳ検出器により算出されたＲＭＳ値と所定の基準電圧とを比較し、前記回路遮断器の動作状態を制御する比較器とを含み、
前記ＲＭＳ検出器は、
前記電圧／電流感知器から出力される電圧に基づいて二乗関数を算出する二乗回路部と、
前記二乗回路部から出力される出力電圧を加算する加算回路部と、
前記加算回路部から出力される電圧に基づいてＲＭＳ値を算出するルート回路部と、
を含むことを特徴とする回路遮断器。
【請求項７】
前記ＲＭＳ検出器は、前記電圧／電流感知器の出力電圧に含まれるノイズを減衰するように構成されることを特徴とする請求項６に記載の回路遮断器。
【請求項８】
前記二乗回路部は、前記二乗関数を算出する二乗関数部と、
ルート関数を算出するルート関数部と、
前記二乗関数部の出力電流から前記ルート関数部の電流を引いた差動回路と、
から構成されることを特徴とする請求項６に記載の回路遮断器。
【請求項９】
前記二乗関数部は、
一端が電流供給部に接続され、他端が第１トランジスタのソースに接続される第１電流源と、
一端が前記電流供給部に接続され、他端が第２トランジスタのソースに接続される第２電流源と、
ソースが前記第１電流源に接続され、ゲートが前記電圧／電流感知器の電圧出力端に接続され、ドレインが出力電流源に接続される前記第１トランジスタと、
ソースが前記第２電流源に接続され、ゲートが前記電圧／電流感知器の電圧出力端に接続され、ドレインが前記出力電流源に接続される前記第２トランジスタと、
一端が前記第１トランジスタのドレイン及び前記第２トランジスタのドレインにそれぞれ接続され、他端が接地に接続される前記出力電流源と、
を含むことを特徴とする請求項８に記載の回路遮断器。
【請求項１０】
前記ルート関数部は、
一端が電流供給部に接続され、他端が第３トランジスタのソース、第４トランジスタのゲート、及び第５トランジスタのゲートに接続される第１電流源と、
一端が前記第３トランジスタのゲート及び前記第４トランジスタのドレインに接続され、他端が接地に接続される第２電流源と、
一端が前記電流供給部に接続され、他端が前記第５トランジスタのソースに接続される第３電流源と、
ソースが前記第１電流源、前記第４トランジスタのゲート、及び前記第５トランジスタのゲートに接続され、ゲートが前記第２電流源及び前記第４トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第３トランジスタと、
ソースが前記電流供給部に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第５トランジスタのゲートに接続され、ドレインが前記第３トランジスタのゲート及び前記第２電流源に接続される前記第４トランジスタと、
ソースが前記第３電流源に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第４トランジスタのゲートに接続され、ドレインが第６トランジスタのソース及びゲートに接続される前記第５トランジスタと、
ソース及びゲートが前記第５トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第６トランジスタと、
を含むことを特徴とする請求項８に記載の回路遮断器。
【請求項１１】
前記ルート回路部は、前記加算回路部から出力される電圧に基づいて下記数式により前記ＲＭＳ値を算出することを特徴とする請求項６に記載の回路遮断器。
【数２】
2014157155.tif 000013
ここで、前記Ｉcは電流供給部から供給される一定の電流値であり、前記Ｋはトランスコンダクタンスパラメータであり、前記Ｖin12〜ＶinN2は前記電圧／電流感知器から出力される電圧である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＭＳ（Root Mean Square）検出器及びそれを適用した回路遮断器に関し、特に、アナログ回路により検出された信号を直接演算してＲＭＳ値を計測するＲＭＳ検出器及びそれを適用した回路遮断器に関する。
【背景技術】
【０００２】
一般に、ＲＭＳ検出器は、電気、ガス、水道などの使用量を検出して継電器などの電力を測定するシステムにおいて、電力などを計算及び検出する技術や、回路遮断器のノイズ環境で電圧又は電流の二乗平均平方根（ＲＭＳ）をとって誤動作を防止するための技術などに適用される。
【０００３】
このようなＲＭＳ検出器は、電圧や電流などの信号を検出する電圧／電流信号検出器と、アナログ信号をデジタル信号に変換するＡＤＣ（Analog-Digital Converter）と、変換されたデジタル信号を演算及び加工してシステム全体を制御するマイクロコントローラ又は信号処理器と、収集したデータを保存するメモリ又はデータ収集器とから構成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国登録特許第１０−０７０５５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、アナログ回路により検出された信号を直接演算してＲＭＳ値を計測するＲＭＳ検出器及びそれを適用した回路遮断器を提供することにある。
【０００６】
本発明の他の目的は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）工程でシステム全体を集積化したアナログ回路により検出された信号を直接演算してＲＭＳ値を計測するＲＭＳ検出器及びそれを適用した回路遮断器を提供することにある。
【０００７】
本発明のさらに他の目的は、ＲＭＳ値の高速検出を必要とする回路遮断器などの応用分野に適用できる、ＲＭＳ値を計測するＲＭＳ検出器及びそれを適用した回路遮断器を提供することにある。
【０００８】
本発明のさらに他の目的は、検出された電圧信号又は電流信号にノイズが含まれていてもノイズにより回路遮断器が誤動作することを防止するＲＭＳ検出器及びそれを適用した回路遮断器を提供することにある。
【課題を解決するための手段】
【０００９】
上記の本発明の目的は、任意の負荷の電圧又は電流形態のアナログ信号を検出し、電流形態のアナログ信号を検出した場合、前記検出された電流形態のアナログ信号を電圧形態のアナログ信号に変換する複数の電圧／電流感知部と、前記複数の電圧／電流感知部から出力される電圧に基づいて二乗関数をそれぞれ算出する複数の二乗回路部と、前記複数の二乗回路部からそれぞれ出力される複数の出力電圧を加算する加算回路部と、前記加算回路部から出力される電圧に基づいてＲＭＳ値を算出するルート回路部とを含む、本発明によるＲＭＳ検出器を提供することにより達成される。
【００１０】
上記の本発明の他の目的は、前記複数の電圧／電流感知部、複数の二乗回路部、加算回路部及びルート回路部を含むＲＭＳ検出器を、ＣＭＯＳ工程で集積化したアナログ回路で実現し、当該アナログ回路により検出された信号を直接演算してＲＭＳ値を計測するように構成することにより達成される。
【００１１】
上記の本発明のさらに他の目的は、任意の負荷の電圧又は電流形態のアナログ信号を検出する電圧／電流感知器と、前記電圧／電流感知器の出力電圧に基づいてＲＭＳ値を算出するＲＭＳ検出器と、前記ＲＭＳ検出器により算出されたＲＭＳ値と所定の基準電圧とを比較し、前記回路遮断器の動作状態を制御する比較器とを含む、本発明による回路遮断器を提供することにより達成される。
【００１２】
上記の本発明のさらに他の目的は、前記ＲＭＳ値を算出するＲＭＳ検出器を、前記二乗回路部、加算回路部及びルート回路部を含むようにアナログ回路で実現し、マイクロプロセッサ及び処理プログラムによるデジタル信号処理などの演算及び処理過程を行わなくて済むことにより達成される。これにより、本発明によるＲＭＳ検出器をＲＭＳ値の高速検出を必要とする回路遮断器などの応用分野に適用し、回路遮断速度を向上させることができる。
【００１３】
上記の本発明のさらに他の目的は、本発明による回路遮断器が、検出された電圧又は電流の二乗平均平方根（ＲＭＳ）をとるＲＭＳ検出器を用いる構成に加え、比較器によりＲＭＳ検出器の出力値と基準値とを比較して最終的に出力する構成を有するので、前記所定の基準電圧を超えるノイズに対しては遮断制御信号が出力されないようにして回路遮断器が誤動作することを防止することにより達成される。
【００１４】
本発明の一態様によれば、前記二乗回路部は、前記二乗関数を算出する二乗関数部と、ルート関数を算出するルート関数部と、前記二乗関数部の出力電流から前記ルート関数部の電流を引いた差動回路とから構成される。
【００１５】
本発明の他の態様によれば、前記二乗関数部は、一端が電流供給部に接続され、他端が第１トランジスタのソースに接続される第１電流源と、一端が前記電流供給部に接続され、他端が第２トランジスタのソースに接続される第２電流源と、ソースが前記第１電流源に接続され、ゲートが前記電圧／電流感知部の電圧出力端に接続され、ドレインが出力電流源に接続される前記第１トランジスタと、ソースが前記第２電流源に接続され、ゲートが前記電圧／電流感知部の電圧出力端に接続され、ドレインが前記出力電流源に接続される前記第２トランジスタと、一端が前記第１トランジスタのドレイン及び前記第２トランジスタのドレインにそれぞれ接続され、他端が接地に接続される前記出力電流源とを含む。
【００１６】
本発明のさらに他の態様によれば、前記ルート関数部は、一端が電流供給部に接続され、他端が第３トランジスタのソース、第４トランジスタのゲート、及び第５トランジスタのゲートに接続される第１電流源と、一端が前記第３トランジスタのゲート及び前記第４トランジスタのドレインに接続され、他端が接地に接続される第２電流源と、一端が前記電流供給部に接続され、他端が前記第５トランジスタのソースに接続される第３電流源と、ソースが前記第１電流源、前記第４トランジスタのゲート、及び前記第５トランジスタのゲートに接続され、ゲートが前記第２電流源及び前記第４トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第３トランジスタと、ソースが前記電流供給部に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第５トランジスタのゲートに接続され、ドレインが前記第３トランジスタのゲート及び前記第２電流源に接続される前記第４トランジスタと、ソースが前記第３電流源に接続され、ゲートが前記第１電流源、前記第３トランジスタのソース、及び前記第４トランジスタのゲートに接続され、ドレインが第６トランジスタのソース及びゲートに接続される前記第５トランジスタと、ソース及びゲートが前記第５トランジスタのドレインに接続され、ドレインが前記接地に接続される前記第６トランジスタとを含む。
【００１７】
本発明のさらに他の態様によれば、前記ルート回路部は、前記加算回路部から出力される電圧に基づいて数式７により前記ＲＭＳ値を算出する。
【数１】
2014157155.tif 000003
ここで、前記Ｉcは電流供給部から供給される一定の電流値であり、前記Ｋはトランスコンダクタンスパラメータであり、前記Ｖin12〜ＶinN2は前記複数の電圧／電流感知部から出力される電圧である。
【００１８】
本発明のさらに他の態様によれば、本発明によるＲＭＳ検出器を適用した回路遮断器は、任意の負荷の電圧又は電流形態のアナログ信号を検出する電圧／電流感知器と、前記電圧／電流感知器の出力電圧に基づいてＲＭＳ値を算出するＲＭＳ検出器と、前記ＲＭＳ検出器により算出されたＲＭＳ値と所定の基準電圧とを比較し、前記回路遮断器の動作状態を制御する比較器とを含む。
【００１９】
本発明のさらに他の態様によれば、前記ＲＭＳ検出器は、前記電圧／電流感知器の出力電圧に含まれるノイズを減衰するように構成される。
【発明の効果】
【００２０】
本発明の一実施形態によるＲＭＳ検出器は、アナログ回路により検出された信号を直接演算してＲＭＳ値を計測するので、ＲＭＳ値を容易かつ簡単に算出することができる。
【００２１】
また、本発明の一実施形態によるＲＭＳ検出器は、ＲＭＳ値を算出するアナログ回路がＣＭＯＳ工程などで構成全体を集積回路化して実現されるので、少ないコストでシステム全体を小型化することができる。
【００２２】
さらに、本発明の一実施形態によるＲＭＳ検出器は、アナログ回路によりＲＭＳ値を算出するので、アナログ・デジタル信号変換、プログラム及び中央処理装置による演算及び処理などの複雑な過程を行わなくて済むことにより、ＲＭＳ値の高速検出を必要とする回路遮断器などの応用分野に適用し、回路遮断速度を向上させることができる。
【００２３】
さらに、本発明の一実施形態によるＲＭＳ検出器及びそれを適用した回路遮断器は、電圧又は電流の二乗平均平方根（ＲＭＳ）をとる構成、及び比較器によりＲＭＳ回路の出力値と基準値とを比較して最終の出力値を出力する構成を有するので、検出された電圧信号又は電流信号に含まれるノイズによる電圧検出値又は電流検出値の信頼性低下や回路遮断器の誤動作を防止することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態によるＲＭＳ検出器の構成を示すブロック図である。
【図２】本発明の一実施形態によるＲＭＳ検出器の二乗回路部の構成を示すブロック図である。
【図３】本発明の一実施形態による二乗回路部の二乗関数部の構成を示す回路図である。
【図４】本発明の一実施形態による二乗回路部のルート関数部の構成を示す回路図である。
【図５】本発明の一実施形態によるＲＭＳ検出器を適用した回路遮断器の構成を示すブロック図である。
【図６】本発明の一実施形態による回路遮断器に含まれるＲＭＳ検出器の出力値であるＲＭＳ平均信号と比較器出力信号を示す波形図である。
【発明を実施するための形態】
【００２５】
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明するが、図面番号に関係なく同一又は類似の構成要素には同一の符号を付して重複する説明は省略する。
【００２６】
図１は本発明の一実施形態によるＲＭＳ検出器の構成を示すブロック図である。
【００２７】
図１に示すように、本発明の一実施形態によるＲＭＳ検出器は、複数の電圧／電流感知部１００、複数の二乗回路部２００、加算回路部３００及びルート回路部４００を含む。なお、図１に示す全ての構成要素が必須構成要素であるわけではなく、本発明によるＲＭＳ検出器は、図示の構成要素よりも多い構成要素で実現してもよく、それより少ない構成要素で実現してもよい。
【００２８】
電圧／電流感知部１００は、任意の負荷の電圧又は電流形態のアナログ信号を検出する。ここで、任意の負荷は、デジタル電力計、デジタルガスメータ、デジタル水道メータ、デジタル継電器、電力計測器などであってもよい。
【００２９】
また、電圧／電流感知部１００は、電流形態のアナログ信号を検出した場合、検出された電流形態のアナログ信号を電圧形態のアナログ信号に変換する。
【００３０】
また、電圧／電流感知部１００は、図１に示すように、任意の負荷から検出された電圧（例えば、Ｖin1、Ｖin2、・・・、ＶinN）を二乗回路部２００に印加（又は出力）する。
【００３１】
二乗回路部２００は、電圧／電流感知部１００から出力される電圧に基づいて二乗関数を算出（又は演算、検出）する。
【００３２】
すなわち、二乗回路部２００は、電圧／電流感知部１００から出力されるアナログ信号である差動電圧Ｖin（Ｖin+−Ｖin-）に基づいて差動回路を構成し、二乗関数を算出する。
【００３３】
また、二乗回路部２００は、図２に示すように、二乗関数を算出する二乗関数部の出力電流からルート関数部の電流を引いた差動回路で構成される。
【００３４】
二乗関数部は、図３に示すように、第１電流源Ｉ1、第２電流源Ｉ2、出力電流（又は出力電流源）Ｉt及び複数のトランジスタ（例えばＭ1及びＭ2を含む。）を含む。ここで、Ｖin+及びＶin-は、電圧／電流感知部１００から出力されるアナログ信号である。
【００３５】
ここで、第１電流源Ｉ1は、一端が電流供給部（図示せず）に接続され、他端が第１トランジスタＭ1のソースに接続される。また、第２電流源Ｉ2は、一端が電流供給部に接続され、他端が第２トランジスタＭ2のソースに接続される。
【００３６】
第１トランジスタＭ1は、ソースが第１電流源Ｉ1に接続され、ゲートが電圧／電流感知部１００における出力電圧Ｖin+が出力される電圧出力端に接続され、ドレインが出力電流源Ｉtに接続される。また、第２トランジスタＭ2は、ソースが第２電流源Ｉ2に接続され、ゲートが電圧／電流感知部１００における出力電圧Ｖin-が出力される電圧出力端に接続され、ドレインが出力電流源Ｉtに接続される。
【００３７】
出力電流源Ｉtは、一端が第１トランジスタＭ1のドレイン及び第２トランジスタＭ2のドレインにそれぞれ接続され、他端が接地に接続される。
【００３８】
ルート関数部は、図４に示すように、第１電流源Ｉ1、第２電流源Ｉ2、第３電流源Ｉ1＋Ｉ2＋Ｉp及び複数のトランジスタ（例えばＭ3、Ｍ4、Ｍ5及びＭ6を含む。）を含む。
【００３９】
ここで、第１電流源Ｉ1は、一端が電流供給部（図示せず）に接続され、他端が第３トランジスタＭ3のソース、第４トランジスタＭ4のゲート、及び第５トランジスタＭ5のゲートに接続される。また、第２電流源Ｉ2は、一端が第３トランジスタＭ3のゲート及び第４トランジスタＭ4のドレインに接続され、他端が接地に接続される。さらに、第３電流源Ｉ1＋Ｉ2＋Ｉpは、一端が電流供給部に接続され、他端が第５トランジスタＭ5のソースに接続される。
【００４０】
第３トランジスタＭ3は、ソースが第１電流源Ｉ1、第４トランジスタＭ4のゲート、及び第５トランジスタＭ5のゲートに接続され、ゲートが第２電流源Ｉ2及び第４トランジスタＭ4のドレインに接続され、ドレインが接地に接続される。また、第４トランジスタＭ4は、ソースが電流供給部に接続され、ゲートが第１電流源Ｉ1、第３トランジスタＭ3のソース、及び第５トランジスタＭ5のゲートに接続され、ドレインが第３トランジスタＭ3のゲート及び第２電流源Ｉ2に接続される。さらに、第５トランジスタＭ5は、ソースが第３電流源Ｉ1＋Ｉ2＋Ｉpに接続され、ゲートが第１電流源Ｉ1、第３トランジスタＭ3のソース、及び第４トランジスタＭ4のゲートに接続され、ドレインが第６トランジスタＭ6のソース及びゲートに接続される。さらに、第６トランジスタＭ6は、ソース及びゲートが第５トランジスタＭ5のドレインに接続され、ドレインが接地に接続される。
【００４１】
また、図３に示す出力電流源Ｉtは、アナログ回路設計方法のうち一般的なＣＭＯＳ工程を適用する場合、下記数式１のように表される。
【数２】
2014157155.tif 000004
ここで、トランスコンダクタンスパラメータであるＫは、プロセス変数であって、
【数３】
2014157155.tif 000005
で表される。ここで、Ｃoxはゲート酸化物層（ゲートオキサイド層）のコンデンサ値であり、μは移動度であり、Ｗはトランジスタの幅であり、Ｌはトランジスタの長さである。
【００４２】
また、数式１は、二乗の項及びルートの項の２つの関数からなる。
【００４３】
また、電流Ｉpは、図４に示すようにルート関数部で実現される。
【００４４】
すなわち、第３トランジスタＭ3に流れる電流Ｉ3が電流Ｉ1と同一であり、第４トランジスタＭ4に流れる電流Ｉ4が電流Ｉ2と同一である場合、第３トランジスタＭ3、第４トランジスタＭ4、第５トランジスタＭ5及び第６トランジスタＭ6のゲートとソース間の電圧は、ループ方程式に基づいて、下記数式２のように表される。
【数４】
2014157155.tif 000006
【００４５】
【表１】
2014157155.tif 000007
【００４６】
よって、ルート関数部の電流Ｉpは、下記数式４のように表される。
【数５】
2014157155.tif 000008
【００４７】
よって、二乗回路２００は、図３においてＩtで表される数式１から図４においてＩpで表される数式４を引くと、下記数式５で表される二乗関数が求められる。
【数６】
2014157155.tif 000009
【００４８】
このように、二乗回路２００は、図２に示す通りであり、二乗回路２００の出力は二乗関数の特性を有する。
【００４９】
加算回路部３００は、複数の二乗回路部２００からそれぞれ出力される複数の出力電圧を加算（又は合算）する。
【００５０】
すなわち、加算回路部３００は、複数の二乗回路部２００からそれぞれ出力される二乗関数形態の出力電圧を加算する。
【００５１】
例えば、加算回路部３００は、図１に示すように、複数の二乗回路部２００からそれぞれ出力される二乗関数形態の出力電圧Ｋ・Ｖin12、Ｋ・Ｖin22、Ｋ・Ｖin32、・・・、Ｋ・ＶinN2を加算し、下記数式６で表される加算された電圧を出力する。
【数７】
2014157155.tif 000010
【００５２】
ルート回路部（又はＲＭＳ演算部）４００は、加算回路部３００から出力される電圧に基づいてＲＭＳ値を算出する。
【００５３】
すなわち、ルート回路部４００は、図１〜図４に示すＩ1及びＩ2が一定の電流であるＩcの場合、加算回路部３００から出力される電圧に基づいて、下記数式７で表されるＲＭＳ値を算出（又は演算、出力）する。
【数８】
2014157155.tif 000011
【００５４】
このように、本発明の一実施形態によるＲＭＳ検出器は、複数の電圧／電流感知部１００、複数の二乗回路部２００、加算回路部３００及びルート回路部４００を含むようにアナログ回路で実現し、デジタル変換及び中央処理装置の演算処理などの過程を行うのではなく、当該アナログ回路により検出された信号を直接演算してＲＭＳ値を計測することができる。
【００５５】
また、本発明の一実施形態によるＲＭＳ検出器は、ＣＭＯＳ工程で構成全体をアナログ集積回路で実現することにより、当該アナログ集積回路により検出された信号を直接演算してＲＭＳ値を計測することができる。
【００５６】
さらに、本発明の一実施形態によるＲＭＳ検出器は、アナログ回路により高速にＲＭＳ値を計測することができるので、ＲＭＳ値の高速検出を必要とする回路遮断器などの応用分野に適用することができる。
【００５７】
さらに、ＲＭＳ値を計算する際にＡＤＣ、マイクロプロセッサ、メモリなどの高価な部品を用いて演算処理に長い時間がかかる従来の構成に比べて、簡単なアナログ回路構成によりＲＭＳ値計算機能を実現することができる。
【００５８】
図５は本発明の一実施形態によるＲＭＳ検出器を適用した回路遮断器の構成を示すブロック図である。
【００５９】
図５に示すように、回路遮断器２０は、任意の負荷の電圧又は電流形態のアナログ信号を検出する電圧／電流感知器２１と、電圧／電流感知器２１の出力電圧に基づいてＲＭＳ値を算出するＲＭＳ検出器１０と、ＲＭＳ検出器１０により算出（又は出力）されたＲＭＳ値と所定の基準電圧とを比較し、回路遮断器２０の動作状態を制御する比較器２２とを含む。
【００６０】
なお、回路遮断器に一般的に含まれる、回路の開閉動作を行う周知の開閉機構などの構成要素は、回路遮断器２０にも含まれるが、本発明をより明確に説明するために図示及び説明を省略する。
【００６１】
上記の構成により、図６に示すように電圧／電流感知器２１により検出された電圧信号又は電流信号にノイズ６１０が含まれていても、一次的にＲＭＳ検出器１０の出力値であるＲＭＳ平均信号６２０により二乗平均平方根（ＲＭＳ）処理される。また、二次的に比較器２２により所定の基準電圧を一時的に超えるノイズ６１０が検出されるので、最終的に、比較器２２の出力信号６３０は、同図に示すように、一時的なノイズ６１０に関係なく、変動することなく一定に出力される。従って、回路遮断器２０の開閉機構を回路遮断位置に動作制御する回路遮断器制御出力信号が発生しないので、回路遮断器２０がノイズにより遮断位置に動作する誤動作を確実に防止することができる。
【００６２】
また、ピーク検出器又はレベル検出器を用いる方式に比べて、簡単なアナログＲＭＳ検出器１０を用いることにより、演算時間による遅延が発生することなく、高速検出が可能である。
【００６３】
前述した実施形態は、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術思想から逸脱しない限り様々な修正及び変形が可能であろう。つまり、前述した実施形態は本発明の技術思想を説明するためのものにすぎず、前述した実施形態により本発明の権利範囲が限定されるものではない。よって、本発明の権利範囲は添付の特許請求の範囲により定められるべきであり、同等の範囲内にある全ての技術思想は本発明の権利範囲に含まれるものと解釈されるべきである。
【符号の説明】
【００６４】
１０    ＲＭＳ検出器
１００    電圧／電流感知部
２００    二乗回路部
３００    加算回路部
４００    ルート回路部
【図１】
2014157155.tif 000014
【図２】
2014157155.tif 000015
【図３】
2014157155.tif 000016
【図４】
2014157155.tif 000017
【図５】
2014157155.tif 000018
【図６】
2014157155.tif 000019