(57)【要約】【課題】読み出し動作の信頼性の向上を図る。【解決手段】本実施形態による不揮発性半導体記憶装置は、読み出し動作において、第１ビット線および第１ソース線が読み出し対象のメモリセルＭＴｒに電気的に接続される場合、前記第１ソース線を第１電圧にプリチャージすると同時に、前記第１ビット線を前記第１電圧にプリチャージする。前記第１ビット線を前記第１電圧にプリチャージする際、第１電流経路における第１トランジスタおよび第２トランジスタ、第２電流経路における第３トランジスタをオン状態にすることで、前記第１ビット線の電位と前記第１ソース線の電位とをイコライズする。前記第１トランジスタのゲートに印加される電圧は、前記第２トランジスタのゲートに印加される電圧よりも大きい。【選択図】      図１３
2014049143.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方にマトリクス状に配置された複数のメモリストリングで構成されるメモリセルアレイと、
前記メモリセルアレイのデータを読み出すセンスアンプと、
前記メモリセルアレイおよび前記センスアンプに印加する電圧を制御する制御回路と、
を具備し、
前記センスアンプは、
電流経路の一端が第１ビット線に電気的に接続される第１トランジスタと、電流経路の一端が前記第１トランジスタの他端に電気的に接続され、他端が第１ソース線および第２ソース線に電気的に接続される第２トランジスタと、を含む第１電流経路と、
電流経路の一端が前記第１ビット線に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続される第３トランジスタを含む第２電流経路と、
を含み、
前記制御回路は、
読み出し動作において、前記第１ビット線および前記第１ソース線が読み出し対象のメモリセルに電気的に接続され、前記第２ソース線が非読み出し対象のメモリセルに電気的に接続される場合、
前記第１ソース線を第１電圧にプリチャージするとき、前記第２ソース線を前記第１電圧より大きい第２電圧にプリチャージし、
前記第１ソース線および前記第２ソース線のプリチャージするとき、前記第１ビット線を前記第１電圧にプリチャージし、
前記第１ビット線を前記第１電圧にプリチャージするとき、前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオン状態にすることで、前記第１ビット線の電位と前記第１ソース線の電位とをイコライズし、
前記第１トランジスタのゲートに印加される電圧は、前記第２トランジスタのゲートに印加される電圧よりも大きいことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記第１電流経路は、前記第２トランジスタと前記第１ソース線および前記第２ソース線との間に位置し、電流経路の一端が前記第２トランジスタの他端に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続される第４トランジスタをさらに含み、
前記第２電流経路は、前記第３トランジスタと前記第１ソース線および前記第２ソース線との間に位置し、電流経路の一端が前記第３トランジスタの他端に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続され、サイズが前記第４トランジスタよりも小さい第５トランジスタをさらに含むことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
半導体基板と、
前記半導体基板の上方にマトリクス状に配置された複数のメモリストリングで構成されるメモリセルアレイと、
前記メモリセルアレイのデータを読み出すセンスアンプと、
前記メモリセルアレイおよび前記センスアンプに印加する電圧を制御する制御回路と、
を具備し、
前記センスアンプは、
電流経路の一端が第１ビット線に電気的に接続され、他端が第１ソース線および第２ソース線に電気的に接続される第１トランジスタを含む第１電流経路と、
電流経路の一端が前記第１ビット線に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続される第２トランジスタを含む第２電流経路と、
を含み、
前記制御回路は、
読み出し動作において、前記第１ビット線および前記第１ソース線が読み出し対象のメモリセルに電気的に接続され、前記第２ソース線が非読み出し対象のメモリセルに電気的に接続される場合、
前記第１ソース線を第１電圧にプリチャージするとき、前記第２ソース線を前記第１電圧より大きい第２電圧にプリチャージし、
前記第１ソース線および前記第２ソース線のプリチャージするとき、前記第１ビット線を前記第１電圧にプリチャージし、
前記第１ビット線を前記第１電圧にプリチャージするとき、前記第１トランジスタおよび前記第２トランジスタをオン状態にすることで、前記第１ビット線の電位と前記第１ソース線の電位とをイコライズし、
前記第１トランジスタのゲートに印加される電圧は、前記第１トランジスタの閾値電圧と前記第１電圧との積算電圧よりも大きいことを特徴とする不揮発性半導体記憶装置。
【請求項４】
前記第１電流経路は、前記第１トランジスタと前記第１ソース線および前記第２ソース線との間に位置し、電流経路の一端が前記第１トランジスタの他端に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続される第３トランジスタをさらに含み、
前記第２電流経路は、前記第２トランジスタと前記第１ソース線および前記第２ソース線との間に位置し、電流経路の一端が前記第２トランジスタの他端に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続され、サイズが前記第３トランジスタよりも小さい第４トランジスタをさらに含むことを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【請求項５】
前記第１トランジスタのゲートに印加される電圧は、前記第１トランジスタの閾値電圧と前記第１電圧との積算電圧の２倍以上であることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリとして、垂直方向に積層され、一括加工により形成される３次元積層型メモリが提案されている。
【０００３】
３次元積層型メモリでは、半導体基板上に積層された複数の電極に一括で円筒型の孔（メモリホール）を開口し、孔の内壁にメモリ膜を形成し、その後、孔の内部にポリシリコン（シリコンピラー）を形成する。これにより、シリコンピラーをチャネルとして、積層方向に直列接続された複数のＭＯＮＯＳメモリセルからなるＮＡＮＤストリングを一括で形成することができる。
【０００４】
このような３次元積層メモリでは、メモリストリングとしてＵ字型のシリコンピラーが用いられる。Ｕ字型シリコンピラーは、一対の柱状部とそれらを下端で連結する連結部とで構成される。また、上部において、一対の柱状部の一方がビット線に接続され、他方がソース線に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０３００３号公報
【特許文献２】特開２０１０−０２７１４１号公報
【特許文献３】特開２００９−２６６２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
読み出し動作の信頼性の向上を図る不揮発性半導体記憶装置を提供する。
【課題を解決するための手段】
【０００７】
本実施形態による不揮発性半導体記憶装置よれば、半導体基板と、前記半導体基板上にマトリクス状に配置された複数のメモリストリングで構成されるメモリセルアレイと、前記メモリセルアレイのデータを読み出すセンスアンプと、前記メモリセルアレイおよび前記センスアンプに印加する電圧を制御する制御回路と、を具備する。前記センスアンプは、電流経路の一端が第１ビット線に電気的に接続される第１トランジスタと、電流経路の一端が前記第１トランジスタの他端に電気的に接続され、他端が第１ソース線および第２ソース線に電気的に接続される第２トランジスタと、を含む第１電流経路と、電流経路の一端が前記第１ビット線に電気的に接続され、他端が前記第１ソース線および前記第２ソース線に電気的に接続される第３トランジスタを含む第２電流経路と、を含む。前記制御回路は、読み出し動作において、前記第１ビット線および前記第１ソース線が読み出し対象のメモリセルに接続され、前記第２ソース線が非読み出し対象のメモリセルに接続される場合、前記第１ソース線を第１電圧にプリチャージすると同時に前記第２ソース線を前記第１電圧より大きい第２電圧にプリチャージする。前記第１ソース線および前記第２ソース線のプリチャージと同時に、前記第１ビット線を前記第１電圧にプリチャージする。前記第１ビット線を前記第１電圧にプリチャージする際、前記第１トランジスタ、前記第２トランジスタ、および前記第３トランジスタをオン状態にすることで、前記第１ビット線の電位と前記第１ソース線の電位とをイコライズする。前記第１トランジスタのゲートに印加される電圧は、前記第２トランジスタのゲートに印加される電圧よりも大きい。
【図面の簡単な説明】
【０００８】
【図１】比較例１に係る読み出し動作におけるプリチャージを示すタイミングチャート。
【図２】本実施形態に係る不揮発性半導体記憶装置の全体構成例を示すブロック図。
【図３】本実施形態に係る不揮発性半導体記憶装置の全体構成例を示す斜視図。
【図４】本実施形態に係るメモリセルアレイを示すブロック図。
【図５】本実施形態に係るブロックを示す回路図。
【図６】本実施形態に係るＮＡＮＤストリングを示す斜視図。
【図７】図６におけるＮＡＮＤストリングを拡大した断面図。
【図８】図６におけるＮＡＮＤストリングを示す回路図。
【図９】本実施形態に係るセンスアンプを示す回路図。
【図１０】比較例２に係る読み出し動作におけるプリチャージを示すタイミングチャート。
【図１１】比較例２に係る非選択ビット線に接続されるセンスアンプのイコライズ動作を示す回路図。
【図１２】比較例２に係る選択ビット線に接続されるセンスアンプのイコライズ動作を示す回路図。
【図１３】本実施形態に係る読み出し動作におけるプリチャージを示すタイミングチャート。
【図１４】本実施形態に係る非選択ビット線に接続されるセンスアンプのイコライズ動作を示す回路図。
【図１５】本実施形態に係る選択ビット線に接続されるセンスアンプのイコライズ動作を示す回路図。
【発明を実施するための形態】
【０００９】
３次元積層型メモリでは、ＮＡＮＤストリングがＵ字型のシリコンピラーに沿って形成される。このため、ソース線ＳＬおよびビット線ＢＬがともに上部側に位置する。すなわち、平面型の２次元ＮＡＮＤ型フラッシュメモリよりも、ソース線ＳＬとビット線ＢＬとの距離が近くなる。
【００１０】
また、３次元積層型メモリでは、選択トランジスタの閾値が負である。このため、読み出し動作（プリチャージ）時において、ネガティブセンスを行う必要がある。より具体的には、ソース線ＳＬに正の電圧を印加することで、擬似的に選択トランジスタの閾値を正にする。
【００１１】
この際、平面型の２次元ＮＡＮＤ型フラッシュメモリでは、逆バイアス電流が生じても基板に流れるため、ビット線ＢＬ−ソース線ＳＬ間にリーク電流は流れない。しかし、３次元積層型メモリでは、基板がないため、逆バイアス電流がリーク電流としてビット線ＢＬ−ソース線ＳＬ間に流れてしまう。このリーク電流を低減するため、ソース線ＳＬ（ソース線駆動回路）を複数に分割している。より具体的には、読み出し対象メモリセルに接続されたソース線ＳＬを選択ソース線ＳＬとし、それ以外を非選択ソース線ＳＬとする。そして、図１に示すように、選択ソース線ＳＬに選択ビット線ＢＬに印加される電圧Ｖｂｌよりも小さい電圧Ｖｓｒｃを印加し、非選択ソース線ＳＬに電圧Ｖｂｌが印加される。このように、非選択ソース線ＳＬの電圧を選択ビット線ＢＬと同程度にすることにより、リーク電流を最小限に低減することができる。
【００１２】
しかし、ソース線ＳＬとビット線ＢＬとの距離が近いことにより、ビット線ＢＬ−ソース線ＳＬ間の容量カップリングの影響も大きくなる。このため、図１の比較例１に示すように、非選択ビット線ＢＬに電圧Ｖｓｒｃを印加すると同時に、選択ソース線ＳＬに電圧Ｖｓｒｃ、非選択ソース線ＳＬに電圧Ｖｂｌを印加した場合、これらの容量カップリングにより、非選択ビット線ＢＬに電圧Ｖｓｒｃ＋α（αは正）が印加されてしまう。このような非選択ビット線ＢＬのオーバープリチャージにより、読み出し動作の信頼性が低下してしまう。
【００１３】
これに対し、本実施形態は、読み出し動作時におけるビット線ＢＬおよびソース線ＳＬのプリチャージを制御することにより、上記問題を解決するものである。
【００１４】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【００１５】
＜実施形態＞
図２乃至図１５を用いて、本実施形態に係る不揮発性半導体記憶装置について説明する。本実施形態は、読み出し動作におけるプリチャージにおいて、非選択ビット線ＢＬの電位と選択ソース線ＳＬの電位とを２つの電流経路を介してイコライズする例である。これにより、非選択ソース線ＳＬとのカップリングによる選択ビット線ＢＬのオーバープリチャージを抑制することができる。以下に、本実施形態に係る不揮発性半導体記憶装置について詳説する。
【００１６】
［全体構成例］
以下に、図２および図３を用いて、本実施形態に係る不揮発性半導体記憶装置の全体構成例について説明する。
【００１７】
図２は、本実施形態に係る不揮発性半導体記憶装置の全体構成例を示すブロック図である。
【００１８】
図２に示すように、不揮発性半導体記憶装置は、制御回路１０、センスアンプ４、メモリセルアレイ５、カラムデコーダ６、ロウデコーダ７、ワード線駆動回路１３、選択ゲート線駆動回路（ソース側選択ゲート線駆動回路１４およびドレイン側選択ゲート線駆動回路１５）、ソース線駆動回路１７、およびバックゲート線駆動回路１８を備える。
【００１９】
メモリセルアレイ５は、複数のブロックＢＬＫを備える。複数のブロックＢＬＫはそれぞれ、複数のワード線ＷＬおよびビット線ＢＬと、マトリクス状に配置された複数のＮＡＮＤストリング（メモリストリング）４０とを備える。
【００２０】
制御回路１０は、書き込み動作時、読み出し動作時および消去動作時において、メモリセルアレイ５内のメモリセルに供給される電圧を生成かつ制御するとともに、外部からのコマンドに応じて、センスアンプ４、カラムデコーダ６、ロウデコーダ７、選択ゲート線駆動回路、ソース線駆動回路１７、およびバックゲート線駆動回路１８を制御する。
【００２１】
カラムデコーダ６は、制御回路１０の制御に従い、書き込み動作時、読み出し動作時および消去動作時において、ビット線ＢＬを選択する。
【００２２】
センスアンプ４は、カラムデコーダ６に接続され、書き込み動作時、読み出し動作時および消去動作時において、カラムデコーダ６によって選択および非選択されたビット線ＢＬに対して電圧を供給する。なお、センスアンプ４は、カラムデコーダ６と一体であってもよい。
【００２３】
ロウデコーダ７は、制御回路１０の制御に従い、書き込み動作時、読み出し動作時および消去動作時において、ワード線ＷＬを選択する。
【００２４】
ワード線駆動回路１３は、ロウデコーダ７に接続され、書き込み動作時、読み出し動作時および消去動作時において、ロウデコーダ７によって選択および非選択されたワード線ＷＬに対して電圧を供給する。なお、ワード線駆動回路１３は、ロウデコーダ７と一体であってもよい。
【００２５】
選択ゲート線駆動回路は、制御回路１０の制御に従い、書き込み動作時、読み出し動作時および消去動作時において、選択ゲートＳＧに対して電圧を供給する。
【００２６】
ソース線駆動回路１７は、制御回路１０の制御に従い、書き込み動作時、読み出し動作時および消去動作時において、ソース線ＳＬに対して電圧を供給する。
【００２７】
バックゲート線駆動回路１８は、制御回路１０の制御に従い、書き込み動作時、読み出し動作時および消去動作時において、バックゲートＢＧに対して電圧を供給する。
【００２８】
図３は、本実施形態に係る不揮発性半導体記憶装置の全体構成例を示す斜視図である。
【００２９】
図３に示すように、メモリセルアレイ５には、複数のワード線ＷＬ（コントロールゲートＣＧ）、複数のビット線ＢＬ、複数のソース線ＳＬ、複数のバックゲートＢＧ、複数のソース側選択ゲートＳＧＳ、および複数のドレイン側選択ゲートＳＧＤが設けられる。
【００３０】
このメモリセルアレイ５において、積層された複数のワード線ＷＬと後述するＵ字状シリコンピラーＳＰとの各交差部に、データを記憶するメモリセルトランジスタＭＴｒが配置される。
【００３１】
積層された複数のワード線ＷＬのロウ方向における端部は階段状になっており、各段の上面にコンタクトが接続される。これらのコンタクトは、その上部においてそれぞれ配線に接続される。また、カラム方向において、偶数番目のコントロールゲートＣＧはロウ方向の一端で互いに接続され、奇数番目のコントロールゲートＣＧはロウ方向の他端で互いに接続される。なお、図１において、ワード線ＷＬが４層積層された例を示しているが、これに限らない。
【００３２】
また、ソース線ＳＬ、バックゲートＢＧ、ソース側選択ゲートＳＧＳ、およびドレイン側選択ゲートＳＧＤのロウ方向における端部の上面にそれぞれコンタクトが接続され、その上部において配線が接続される。
【００３３】
ワード線駆動回路１３は、上部に形成された配線およびコンタクトを介してワード線ＷＬに接続される。
【００３４】
ソース側選択ゲート線駆動回路１４は、上部に形成された配線およびコンタクトを介してソース側選択ゲートＳＧＳに接続される。
【００３５】
ドレイン側選択ゲート線駆動回路１５は、上部に形成された配線およびコンタクトを介してドレイン側選択ゲートＳＧＤに接続される。
【００３６】
バックゲート駆動回路１８は、上部に形成された配線およびコンタクトを介してバックゲートＢＧに接続される。
【００３７】
ソース線駆動回路１７は、上部に形成された配線およびコンタクトを介してソース線ＳＬに接続される。このソース線駆動回路１７は、複数配置される。各ソース線駆動回路１７は、所定個のソース線ＳＬに対して共通に接続され、制御回路１０によってそれぞれ独立して制御される。
【００３８】
センスアンプ４は、ビット線ＢＬのカラム方向における端部の下面に接続されるコンタクトを介して接続される。本実施形態に係るセンスアンプ４の詳細については、後述する。
【００３９】
また、図３において、各種駆動回路に接続される配線は全て、同レベルの配線層に形成されているが、これに限らず、異なるレベルの配線層に形成されてもよい。また、各種駆動回路の数は、各ゲートの数に応じて決定されるが、１つのゲートに対して１つの駆動回路が接続されてもよいし、所定個のゲートに対して１つ接続されてもよい。
【００４０】
［メモリセルアレイの構成例］
以下に、図４および図５を用いて、本実施形態に係るメモリセルアレイ５の構成例について説明する。
【００４１】
図４は、本実施形態に係るメモリセルアレイ５を示すブロック図である。
【００４２】
図４に示すように、メモリセルアレイ５は、複数のブロック（ここでは、ブロックＢＬＫ０〜３）を有する。各ブロックＢＬＫは、複数のメモリグループ（ここでは、メモリグループＧＰ０〜３）を有する。各メモリグループＧＰは、複数のＮＡＮＤストリング４０を有する。消去動作は、メモリセル５内においてブロックＢＬＫ毎に行われる。なお、以下の説明において、特に区別しない場合は、ブロックＢＬＫ０〜３を単にブロックＢＬＫと称し、メモリグループＧＰ０〜３を単にメモリグループＧＰと称する場合がある。
【００４３】
図５は、本実施形態に係るブロックＢＬＫを示す回路図である。
【００４４】
図５に示すように、ブロックＢＬＫは、例えばカラム方向に並ぶ４つのメモリグループＧＰ０〜３を有する。また、各メモリグループＧＰは、ロウ方向に並ぶｎ個（ｎは自然数）のＮＡＮＤストリング４０を有する。
【００４５】
ＮＡＮＤストリング４０は、例えば８個のメモリセルトランジスタＭＴｒ０〜７、ソース側選択トランジスタＳＳＴｒ、ドレイン側選択トランジスタＳＤＴｒ、およびバックゲートトランジスタＢＧＴｒで構成される。これらメモリセルトランジスタＭＴｒ０〜７、ソース側選択トランジスタＳＳＴｒ、ドレイン側選択トランジスタＳＤＴｒ、およびバックゲートトランジスタＢＧＴｒは、電流経路が直列に接続される。ソース側選択トランジスタＳＳＴｒの一端はこの電流経路の一端側（ここでは、メモリセルトランジスタＭＴｒ０の一端）に接続され、ドレイン側選択トランジスタＳＤＴｒの一端はこの電流経路の他端側（ここでは、メモリセルトランジスタＭＴｒ７の一端）に設けられる。また、バックゲートトランジスタＢＧＴｒは、メモリセルトランジスタＭＴｒ３とメモリセルトランジスタＭＴｒ４との間に設けられる。
【００４６】
なお、メモリセルトランジスタＭＴｒの個数は８個に限られず、１６個や３２個、６４個、１２８個等であってもよく、その数は限定されるものではない。また、図５において、ＮＡＮＤストリング４０の電流経路がカラム方向に並行するように示しているが、本実施形態では後述するように積層方向に並行する。
【００４７】
同一のメモリグループＧＰ内におけるソース側選択トランジスタＳＳＴｒのゲートはソース側選択ゲートＳＧＳに共通接続され、ドレイン側選択トランジスタＳＤＴｒのゲートはドレイン側選択ゲートＳＧＤに共通接続される。また、同一のブロックＢＬＫ内におけるメモリセルトランジスタＭＴｒ０〜ＭＴｒ７の制御ゲートはワード線ＷＬ０〜ＷＬ７に共通接続され、バックゲートトランジスタＢＴの制御ゲートはバックゲートＢＧに共通接続される。
【００４８】
すなわち、ワード線ＷＬ０〜ＷＬ７およびバックゲートＢＧは同一ブロックＢＬＫ内の複数のメモリグループＧＰ０〜ＧＰ３間で共通に接続されているのに対し、ソース側選択ゲートＳＧＳおよびドレイン側選択ゲートＳＧＤは同一ブロックＢＬＫ内であってもメモリグループＧＰ０〜ＧＰ３毎に独立している。
【００４９】
メモリセルアレイ５内においてマトリクス状に配置されたＮＡＮＤストリング４０のうち、カラム方向に並ぶＮＡＮＤストリング４０のドレイン側選択トランジスタＳＤＴｒの電流経路の他端は、いずれかのビット線ＢＬ（ＢＬ０〜ＢＬｎ、ｎは自然数）に共通接続される。すなわち、ビット線ＢＬは、複数のブロックＢＬＫ間において、ＮＡＮＤストリング４０を共通に接続する。ビット線ＢＬ０〜ＢＬｎはそれぞれ、メモリセルアレイ５外においてセンスアンプ４−０〜４−ｎに接続される。このため、ビット線ＢＬ０〜ＢＬｎの電圧レベルは、独立して制御される。
【００５０】
メモリグループＧＰ内におけるソース側選択トランジスタＳＳＴｒの電流経路の他端は、ソース線ＳＬに共通に接続される。ブロックＢＬＫ内において、複数のソース線ＳＬ（ここでは、ソース線ＳＬ０，ＳＬ１）が配置される。ソース線ＳＬ０はメモリグループＧＰ０，ＧＰ１内におけるソース側選択トランジスタＳＳＴｒの電流経路の他端に共通接続され、ソース線ＳＬ１はメモリグループＧＰ２，ＧＰ３内におけるソース側選択トランジスタＳＳＴｒの電流経路の他端に共通接続される。すなわち、ソース線ＳＬは、隣接する２つのメモリグループＧＰ間において、ＮＡＮＤストリング４０を共通に接続する。ソース線ＳＬ０，ＳＬ１はそれぞれ、メモリセルアレイ外においてソース線駆動回路１７−０，１７−１に接続される。このため、ソース線ＳＬ０，ＳＬ１の電圧レベルは、独立して制御される。
【００５１】
なお、ソース線ＳＬの数は、これに限らず、ブロックＢＬＫ内におけるメモリグループＧＰの数に応じて決定される。
【００５２】
上述したように、同一のブロックＢＬＫ内にあるメモリセルトランジスタＭＴｒのデータは、一括して消去される。これに対し、データの読み出しおよび書き込みは、いずれかのブロックＢＬＫのいずれかのメモリグループＧＰにおける、いずれかのワード線ＷＬに共通に接続された複数のメモリセルトランジスタＭＴｒにつき、一括して行われる。この単位を「ページ」と呼ぶ。
【００５３】
［ＮＡＮＤストリングの構成例］
以下に、図６乃至図８を用いて、本実施形態に係るＮＡＮＤストリング４０の構成例について説明する。
【００５４】
図６は、本実施形態に係るメモリストリング４０を示す斜視図である。図７は、図６におけるメモリストリング４０を拡大した断面図である。
【００５５】
図６および図７に示すように、メモリセルアレイ５において、メモリストリング４０は、半導体基板３０の上方に形成され、バックゲートＢＧ、複数のワード線ＷＬ、選択ゲートＳＧ、Ｕ字状シリコンピラーＳＰ、およびメモリ層１５５を有する。
【００５６】
バックゲートＢＧは、半導体基板３０上に図示せぬ絶縁層を介して形成される。バックゲートＢＧは、平面状に広がるように形成される。バックゲートＢＧは、例えば、不純物（例えばリン）が導入されたポリシリコン（ｐｏｌｙ−Ｓｉ）等の導電層で構成される。
【００５７】
複数のワード線ＷＬは、バックゲートＢＧ上に、それぞれ間に図示せぬ電極間絶縁層を介して形成される。言い換えると、バックゲートＢＧ上に、複数の電極間絶縁層および複数のワード線ＷＬが交互に積層される。ワード線ＷＬは、例えば、不純物（例えばボロン）が導入されたｐｏｌｙ−Ｓｉ、または金属等の導電層で構成される。
【００５８】
選択ゲートＳＧは、最上層のワード線ＷＬ上に、図示せぬ絶縁層を介して形成される。選択ゲートＳＧは、例えば、ワード線ＷＬと同様に、不純物が導入されたｐｏｌｙ−Ｓｉ、または金属等の導電層で構成される。
【００５９】
選択ゲートＳＧの上方に図示せぬ絶縁層を介してソース線ＳＬが形成され、さらに上方に図示せぬ絶縁層を介してビット線ＢＬが形成される。
【００６０】
選択ゲートＳＧ、ワード線ＷＬ、バックゲートＢＧ、および電極間絶縁層内には、Ｕ字状メモリホール５８が設けられる。このＵ字状メモリホール５８は、カラム方向に並ぶ一対の貫通ホール５６と、一対の貫通ホール５６の下端を連結する連結ホール５７とで構成される。貫通ホール５６は、選択ゲートＳＧ、ワード線ＷＬ、および電極間絶縁層内において積層方向に延びるように形成される。連結ホール５７は、バックゲートＢＧ内においてカラム方向に延びるように形成される。
【００６１】
また、ワード線ＷＬおよび電極間絶縁層には、一対の貫通ホール５６の間で、かつロウ方向および積層方向に拡がる図示せぬスリットが設けられる。これにより、ワード線ＷＬおよび電極間絶縁層は、ロウ方向に沿って分断される。さらに、選択ゲートＳＧには、スリットが開口するように、スリットの上部にロウ方向および積層方向に拡がる図示せぬ開口部が設けられる。これにより、選択ゲートＳＧは、ロウ方向に沿って分断され、一方がドレイン側選択ゲートＳＧＤ、他方がソース側選択ゲートＳＧＳとなる。スリットおよび開口部には、例えば絶縁材が埋め込まれる。
【００６２】
メモリ層１５５は、Ｕ字状メモリホール５８の内面上に形成される。すなわち、メモリ層１５５は、Ｕ字状メモリホール５８内における選択ゲートＳＧ、ワード線ＷＬ、バックゲートＢＧ、および電極間絶縁層上に形成される。メモリ層１５５は、Ｕ字状メモリホール５８の内面上から順に形成されたブロック絶縁層１５０、電荷蓄積層１５１、およびトンネル絶縁層１５２で構成される。
【００６３】
Ｕ字状シリコンピラーＳＰは、Ｕ字状メモリホール５８内におけるメモリ層１５５上に形成される。すなわち、Ｕ字状シリコンピラーＳＰは、一対の貫通ホール５６内におけるメモリ層１５５上に形成された一対の柱状部と、連結ホール５７内におけるメモリ層１５５上に形成された連結部とで構成される。Ｕ字状シリコンピラーＳＰは、不純物（例えばリン）を含有するｐｏｌｙ−Ｓｉまたはアモルファスシリコン（ａ−Ｓｉ）等の導電層で構成され、チャネルとして機能する。
【００６４】
Ｕ字状メモリホール５８内におけるＵ字状シリコンピラーＳＰ上には、コア層１５６が形成される。コア層１５６は例えば酸化シリコン（例えば、ＳｉＯ２）からなる絶縁層で構成され、これにより、Ｕ字状メモリホール５８内が埋め込まれる。なお、コア層１５６を空洞として、Ｕ字状メモリホール５８内を埋め込まなくてもよい。
【００６５】
また、図示はしないが、選択ゲートＳＧおよびワード線ＷＬの絶縁材（スリットおよび開口部）に接する部分をシリサイド化してもよい。
【００６６】
Ｕ字状シリコンピラーＳＰと、その周囲に形成されたメモリ層１５５および各種ゲートによって、各種トランジスタが構成される。そして、Ｕ字状シリコンピラーＳＰをチャネルとして、これに沿ってメモリストリング４０が構成される。
【００６７】
より具体的には、ワード線ＷＬ、Ｕ字状シリコンピラーＳＰ、およびこれらの間に形成されたメモリ層１５５でメモリセルトランジスタＭＴｒが構成される。また、選択ゲートＳＧ（ドレイン側選択ゲートＳＧＤおよびソース側選択ゲートＳＧＳ）、Ｕ字状シリコンピラーＳＰ、およびこれらの間に形成されたメモリ層１５５で選択トランジスタ（ドレイン側選択トランジスタＳＤＴｒおよびソース側選択トランジスタＳＳＴｒ）が構成される。
【００６８】
また、バックゲートＢＧ、Ｕ字状シリコンピラーＳＰ、およびこれらの間に形成されたメモリ層１５５でバックゲートトランジスタＢＧＴｒが構成される。バックゲートＢＧには、バックゲートトランジスタＢＧＴｒが常にオン状態になるように電圧が印加される。
【００６９】
なお、メモリ層１５５と称したが、選択トランジスタおよびバックゲートトランジスタＢＧＴｒにおいて、メモリ層１５５はデータを記憶するものではなく、単にゲート絶縁膜として機能する。
【００７０】
図６においてロウ方向に沿って配列された複数のメモリストリング４０の集合が、図５で説明したメモリグループＧＰに相当する。
【００７１】
図８は、図６におけるメモリストリング４０を示す回路図である。
【００７２】
図８に示すように、メモリストリング４０は、ソース側選択トランジスタＳＳＴｒ、ドレイン側選択トランジスタＳＤＴｒ、メモリセルトランジスタＭＴｒ０〜ＭＴｒ７、およびバックゲートトランジスタＢＧＴｒを備える。
【００７３】
上述したように、メモリセルトランジスタＭＴｒ０〜ＭＴｒ７は、ソース側選択トランジスタＳＳＴｒとドレイン側選択トランジスタＳＤＴｒとの間に電流経路が直列に接続される。バックゲートトランジスタＢＧＴｒは、メモリセルトランジスタＭＴｒ３とＭＴｒ４との間に電流経路が直列に接続される。
【００７４】
より具体的には、メモリセルトランジスタＭＴｒ０〜ＭＴｒ３の電流経路、およびメモリセルトランジスタＭＴｒ４〜ＭＴｒ７の電流経路はそれぞれ積層方向に直列接続される。そして、積層方向の下部側においてバックゲートトランジスタＢＧＴｒがメモリセルトランジスタＭＴｒ３とＭＴｒ４との間に配置されることで、これらの電流経路を直列に接続している。すなわち、図６に示すＵ字状シリコンピラーに沿って、メモリストリング４０として、ソース側選択トランジスタＳＳＴｒ、ドレイン側選択トランジスタＳＤＴｒ、メモリセルトランジスタＭＴｒ０〜ＭＴｒ７、およびバックゲートトランジスタＢＧＴｒの電流経路が直列に接続される。データの書き込み動作および読み出し動作時において、バックゲートトランジスタＢＧＴｒは常にオン状態とされる。
【００７５】
また、メモリセルトランジスタＭＴｒ０〜ＭＴｒ７の制御ゲートはワード線ＷＬ０〜ＷＬ７に接続され、バックゲートトランジスタＢＧＴｒの制御ゲートはバックゲートＢＧに接続される。また、ソース側選択トランジスタＳＳＴｒのゲートはソース側選択ゲートＳＧＳに接続され、ドレイン側選択トランジスタＳＤＴｒのゲートはドレイン側選択ゲートＳＧＤに接続される。
【００７６】
［センスアンプの構成例］
以下に、図９を用いて、本実施形態に係るセンスアンプ４の構成例について説明する。
【００７７】
図９は、本実施形態に係るセンスアンプ４を示す回路図である。センスアンプ４は、対応する（接続される）ビット線ＢＬの動作に応じた電圧を印加する。本例では、センスアンプ４は、読み出し動作時において、対応するビット線ＢＬに電圧Ｖｓｓ、Ｖｓｒｃ、Ｖｂｌのいずれかを印加することができる。なお、各電圧Ｖｓｓ、Ｖｓｒｃ、Ｖｂｌは、Ｖｓｓ＜Ｖｓｒｃ＜Ｖｂｌの関係を有する。
【００７８】
ここで、センスアンプ４とは、図５に示すセンスアンプ４−０〜４−ｎのいずれか１つを示すものである。また、センスアンプ４−０〜４−ｎはいずれも同様の構成を有する。
【００７９】
図９に示すように、センスアンプ４は、書き込みデータまたは読み出しデータを保持する内部ラッチ回路９０を有する。
【００８０】
内部ラッチ回路９０は、ｐチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと称す）ＰＭ１１，ＰＭ１２，ＰＭ１３、およびｎチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）ＮＭ１１，ＮＭ１２，ＮＭ１３で構成される。
【００８１】
ＰＭＯＳトランジスタＰＭ１１の電流経路の一端はセンスアンプ４の電源電圧に接続され、他端はＮＭＯＳトランジスタＮＭ１１の電流経路の一端に接続される。ＮＭＯＳトランジスタＮＭ１１の電流経路の他端は、接地（電圧Ｖｓｓに接続）される。ＰＭＯＳトランジスタＰＭ１２の電流経路の一端は電源電圧に接続され、他端はＰＭＯＳトランジスタＰＭ１３の電流経路の一端に接続される。ＰＭＯＳトランジスタＰＭ１３の電流経路の他端は、ＮＭＯＳトランジスタＮＭ１２の電流経路の一端に接続される。ＮＭＯＳトランジスタＮＭ１２の電流経路の他端は、ＮＭＯＳトランジスタＮＭ１３の電流経路の一端に接続される。ＮＭＯＳトランジスタＮＭ１３の電流経路の他端は、接地される。
【００８２】
ＰＭＯＳトランジスタＰＭ１１およびＮＭＯＳトランジスタＮＭ１１の各ゲートには、ＰＭＯＳトランジスタＰＭ１３の電流経路の他端とＮＭＯＳトランジスタＮＭ１２の電流経路の一端との接続点に共通に接続され、信号ＩＮＶが与えられる。ＰＭＯＳトランジスタＰＭ１３および上記ＮＭＯＳトランジスタＮＭ１２の各ゲートには、ＰＭＯＳトランジスタＰＭ１１の電流経路の他端とＮＭＯＳトランジスタＮＭ１１の電流経路の一端との接続点に共通に接続され、信号ＩＮＶとは逆相の信号ＬＡＴが与えられる。ＰＭＯＳトランジスタＰＭ１２のゲートには信号ＲＳＴ＿Ｐが与えられ、ＮＭＯＳトランジスタＮＭ１３のゲートには信号ＳＴＢｎが与えられる。
【００８３】
また、ＰＭＯＳトランジスタＰＭ１１およびＮＭＯＳトランジスタＮＭ１１の各ゲートは、ＰＭＯＳトランジスタＰＭ２１の電流経路の一端とＮＭＯＳトランジスタＮＭ２１の電流経路の一端との接続点にも共通に接続される。
【００８４】
ＰＭＯＳトランジスタＰＭ２１の電流経路の他端は、ＰＭＯＳトランジスタＰＭ２２を介して、センスアンプ４の電源電圧に接続される。ＮＭＯＳトランジスタＮＭ２１の電流経路の他端は、ＮＭＯＳトランジスタ（ＳＥＴトランジスタ）ＮＭ２２の電流経路の一端に接続されるとともに、データバス（ＳＢＵＳ線）に接続される。これにより、ＮＭＯＳトランジスタＮＭ２１の電流経路の他端、およびＮＭＯＳトランジスタＮＭ２２の電流経路の一端には、信号ＢＵＳが与えられる。
【００８５】
ＮＭＯＳトランジスタＮＭ２１のゲートには信号ＲＳＴ＿Ｎが与えられ、ＰＭＯＳトランジスタＰＭ２２のゲートには信号ＳＴＢｎが与えられる。ＰＭＯＳトランジスタＰＭ２１のゲートには、キャパシタＣａの一方の電極が接続されて、ノードＳＥＮの電位（信号ＳＥＮ）が与えられる。キャパシタＣａの他方の電極には、クロックである信号ＣＬＫが与えられる。また、ＮＭＯＳトランジスタＮＭ２２のゲートには、信号ＳＥＴが与えられる。
【００８６】
ＮＭＯＳトランジスタＮＭ２２の電流経路の他端は、ノードＣＯＭ２に接続される。すなわち、ＮＭＯＳトランジスタＮＭ２２の電流経路の他端は、ＮＭＯＳトランジスタＮＭ２３の電流経路の一端とＰＭＯＳトランジスタＰＭ２３の電流経路の一端との接続点、および、ＮＭＯＳトランジスタＮＭ２４の電流経路の一端とＮＭＯＳトランジスタＮＭ２５の電流経路の一端との接続点に、それぞれ接続される。
【００８７】
ＮＭＯＳトランジスタＮＭ２３の電流経路の他端は、ＰＭＯＳトランジスタＰＭ２１のゲート、および、ＮＭＯＳトランジスタＮＭ２６の電流経路の一端に、それぞれ接続される。ＮＭＯＳトランジスタＮＭ２６の電流経路の他端は、ノードＣＯＭ３に接続される。すなわち、ＮＭＯＳトランジスタＮＭ２６の電流経路の他端は、ＮＭＯＳトランジスタＮＭ２５の電流経路の他端とＰＭＯＳトランジスタＰＭ２５の電流経路の一端との接続点、および、ＰＭＯＳトランジスタＰＭ２６の電流経路の一端に、それぞれ接続される。ＰＭＯＳトランジスタＰＭ２５の電流経路の他端およびＰＭＯＳトランジスタＰＭ２６の電流経路の他端には、電源電圧が共通に接続される。
【００８８】
ＮＭＯＳトランジスタＮＭ２３のゲートには信号ＸＸＬが、ＰＭＯＳトランジスタＰＭ２３のゲートには信号ＩＮＶが、ＮＭＯＳトランジスタＮＭ２４のゲートには信号ＬＡＴが、ＮＭＯＳトランジスタＮＭ２５のゲートには信号ＢＬＸが、ＮＭＯＳトランジスタＮＭ２６のゲートには信号ＨＬＬが、ＰＭＯＳトランジスタＰＭ２５のゲートには信号ＱＳＷが、ＰＭＯＳトランジスタＰＭ２６のゲートには信号ＳＥＮが、それぞれ与えられる。
【００８９】
ＰＭＯＳトランジスタＰＭ２３の電流経路の他端とＮＭＯＳトランジスタＮＭ２４の電流経路の他端との共通接続点には、ＮＭＯＳトランジスタ（クランプトランジスタ）ＮＭ２９の電流経路の一端、ＮＭＯＳトランジスタＮＭ３１の電流経路の一端、およびＰＭＯＳトランジスタＰＭ２４の一端がそれぞれ接続される。ＮＭＯＳトランジスタＮＭ２９の電流経路の他端には、トランジスタ９０の電流経路の一端が接続され、ゲートには信号ＢＬＣが与えられる。ＮＭＯＳトランジスタＮＭ３１の電流経路の他端は、ＰＭＯＳトランジスタＰＭ２４の他端、および共通ソース線（ノードＳＲＣＧＮＤ）に接続され、ゲートには信号ＩＮＶが与えられる。ＰＭＯＳトランジスタＰＭ２４のゲートには、信号ＬＡＴが与えられる。トランジスタ９０の電流経路の他端はビット線ＢＬに接続され、ゲートに信号ＢＬＳが与えられる。また、トランジスタ９０は、高耐圧型である。
【００９０】
本実施形態において、センスアンプ４（センスアンプ４−０〜４−ｎ）は、ビット線ＢＬとソース線ＳＬとの間に配置された高耐圧型のトランジスタ５０を有する。
【００９１】
トランジスタ５０の電流経路の一端はトランジスタ９０の他端およびビット線ＢＬに接続され、ゲートには信号ＢＩＡＳが与えられる。トランジスタ５０の電流経路の他端はノードＢＬＢＩＡＳに接続され、周辺回路に設けられたスイッチとなるトランジスタ２１を介して、ソース線ＳＬ０，ＳＬ１に接続される。言い換えると、トランジスタ２１の電流経路の一端はノードＢＬＢＩＡＳに接続され、他端はノードＡに接続される。また、トランジスタ２１のゲートには、信号Ｇ＿ＶＢＬＬが与えられる。
【００９２】
一方、ＮＭＯＳトランジスタＮＭ３１の電流経路の他端、およびＰＭＯＳトランジスタＰＭ２４の電流経路の他端は、周辺回路に設けられたスイッチとなるトランジスタ２２を介して、ソース線ＳＬ０，ＳＬ１に接続される。言い換えると、トランジスタ２２の電流経路の一端はノードＳＲＣＧＮＤに接続され、他端はノードＡに接続される。すなわち、トランジスタ２２の電流経路の他端は、トランジスタ２１の電流経路の他端に接続される。また、トランジスタ２２のゲートには、信号ＳＲＣＧＮＤ＿ＳＲＣＨが与えられる。
【００９３】
ノードＡには、トランジスタ２５−０，２５−１を介してそれぞれ、ソース線ＳＬ０，ＳＬ１に接続される。言い換えると、トランジスタ２５−０の電流経路の一端は、ノードＡに接続され、他端はソース線ＳＬ０に接続される。また、トランジスタ２５−１の電流経路の一端はノードＡに接続され、他端はソース線ＳＬ１に接続される。また、トランジスタ２５−０のゲートには信号Ｇ＿ＳＲＣＳＥＬ＿ＬＶ＿ＳＷ０が与えられ、トランジスタ２５−１のゲートには信号Ｇ＿ＳＲＣＳＥＬ＿ＬＶ＿ＳＷ１が与えられる。
【００９４】
一方、ノードＢＬＢＩＡＳ（トランジスタ２１の電流経路の一端）には、トランジスタ２３の電流経路の一端が接続される。トランジスタ２３の電流経路の他端は、ノードＢに接続される。トランジスタ２３のゲートには、信号Ｇ＿ＶＳＲＣが与えられる。
【００９５】
ノードＢには、トランジスタ２４−０，２４−１を介してそれぞれ、ソース線ＳＬ０，ＳＬ１に接続される。言い換えると、トランジスタ２４−０の電流経路の一端は、ノードＢに接続され、他端はソース線ＳＬ０に接続される。また、トランジスタ２４−１の電流経路の一端はノードＢに接続され、他端はソース線ＳＬ１に接続される。また、トランジスタ２４−０のゲートには信号Ｇ＿ＳＲＣＳＥＬ＿ＳＷ０が与えられ、トランジスタ２４−１のゲートには信号Ｇ＿ＳＲＣＳＥＬ＿ＳＷ１が与えられる。
【００９６】
読み出し動作において、センスアンプ４におけるトランジスタ５０のオン／オフタイミングを制御することにより、ノードＢＬＢＩＡＳを介してビット線ＢＬとソース線ＳＬとの電位のイコライズを制御する。すなわち、トランジスタ５０は、イコライザスイッチとして機能する。
【００９７】
また、読み出し動作において、センスアンプ４におけるＮＭＯＳトランジスタＮＭ３１，ＮＭ２９のオン／オフタイミングを制御することにより、ノードＳＲＣＧＮＤを介してビット線ＢＬとソース線ＳＬとの電位のイコライズを制御する。
【００９８】
このように、本実施形態では、読み出し動作において、ノードＢＬＢＩＡＳを介した電流経路とノードＳＲＣＧＮＤを介した電流経路とによってビット線ＢＬとソース線ＳＬとの電位をイコライズすることができる。
【００９９】
なお、上記各信号は、対応するカラムデコーダ６または制御回路１０よりそれぞれ供給される。
【０１００】
［センスアンプの動作］
以下に、本実施形態に係るセンスアンプ４の動作について説明する。なお、ここでは、特に‘１’データの読み出し動作について説明する。
【０１０１】
まず、メモリセルの読み出しを行う前に、内部ラッチ回路９０のデータをリセットする。より具体的には、ＮＭＯＳトランジスタＮＭ２１およびＰＭＯＳトランジスタＰＭ１２のゲートに、リセット信号ＲＳＴ＿Ｎ，ＲＳＴ＿Ｐとしてそれぞれ電圧Ｖｄｄ、Ｖｄｄｓａを与える。これにより、ＮＭＯＳトランジスタＮＭ２１がオンし、ＰＭＯＳトランジスタＰＭ１２がオフする。また、ＰＭＯＳトランジスタＰＭ２２、およびＮＭＯＳトランジスタＮＭ１３のゲートに、信号ＳＴＢｎとして電圧Ｖｄｄｓａが与えられ、ＰＭＯＳトランジスタＰＭ２２はオフ状態になり、ＮＭＯＳトランジスタＮＭ１３はオン状態となる。
【０１０２】
このとき、ＮＭＯＳトランジスタＮＭ２１がオンし、ＳＢＵＳ線には電圧Ｖｓｓが与えられているため、ノードＩＮＶ（信号ＩＮＶ）の電位は低下する。このため、ノードＩＮＶがゲートに接続されているＰＭＯＳトランジスタＰＭ１１はオン状態となり、ＮＭＯＳトランジスタＮＭ１１はオフ状態となる。電源電圧から、ＰＭＯＳトランジスタＰＭ１１の電流経路を介して、ノードＬＡＴ（信号ＬＡＴ）に電圧Ｖｄｄｓａが与えられる。ノードＬＡＴの電位が上昇し、ノードＬＡＴがゲートに接続されているＰＭＯＳトランジスタＰＭ１３はオフ状態となり、ＮＭＯＳトランジスタＮＭ１２がオン状態となる。
【０１０３】
これにより、ノードＩＮＶに、ＮＭＯＳトランジスタＮＭ２１，ＮＭ１２およびＮＭ１３を介して接地電位が接続され、電圧Ｖｓｓが印加される。すなわち、ノードＩＮＶの電位をリセット状態にする。
【０１０４】
このように、ビット線ＢＬの充電を行う前に、内部ラッチ回路９０をリセットしておく。その後、ＮＭＯＳトランジスタＮＭ２１がオンしないようにリセット信号ＲＳＴ＿Ｎの電位を下げる（電圧Ｖｓｓにする）。
【０１０５】
次に、ビット線ＢＬのプリチャージが行われる。ノードＩＮＶに電圧Ｖｓｓが印加されているため、ＰＭＯＳトランジスタＰＭ２３のゲートに信号ＩＮＶとして‘Ｌ’レベル、ＮＭＯＳトランジスタＮＭ２４のゲートに信号ＬＡＴとして‘Ｈ’レベルが与えられる。そして、ＰＭＯＳトランジスタＰＭ２５のゲートに信号ＱＳＷとして‘Ｌ’レベル、ＮＭＯＳトランジスタＮＭ２５のゲートに信号ＢＬＸとして‘Ｈ’レベルの信号が与えられる。また、クランプトランジスタＮＭ２９のゲートに信号ＢＬＣとして‘Ｈ’レベルの信号が与えられる。これにより、ＰＭＯＳトランジスタＰＭ２３、ＮＭＯＳトランジスタＮＭ２４、ＰＭＯＳトランジスタＰＭ２５、ＮＭＯＳトランジスタＮＭ２５、およびＮＭＯＳトランジスタＮＭ２９がそれぞれオン状態となる。また、トランジスタ９０のゲートに、トランジスタ９０がオンとなるような十分な高電圧が与えられ、トランジスタ９０はオン状態となる。
【０１０６】
このとき、ＰＭＯＳトランジスタＰＭ２５、ＮＭＯＳトランジスタＮＭ２５、ＰＭＯＳトランジスタＰＭ２３、ＮＭＯＳトランジスタＮＭ２４、ＮＭＯＳトランジスタＮＭ２９、およびトランジスタ９０の電流経路を介して、ビット線ＢＬが所定の電位に充電される。後述するように、ビット線ＢＬの所定の電位は、ＮＭＯＳトランジスタＮＭ２９のゲートに与えられる信号ＢＬＣの電位によって決められる。本実施形態に係る読み出し動作におけるプリチャージの詳細については、後述する。
【０１０７】
また、ＮＭＯＳトランジスタＮＭ２６のゲートに信号ＨＬＬとして‘Ｈ’レベルが与えられ、ＮＭＯＳトランジスタＮＭ２６がオン状態とされる。これにより、キャパシタＣａが充電され、ノードＳＥＮに電圧Ｖｄｄｓａが印加される。ＰＭＯＳトランジスタＰＭ２２は、オフ状態である。
【０１０８】
次に、ノードＳＥＮの放電が行われる。すなわち、ＮＭＯＳトランジスタＮＭ２６をオフ状態にする。このとき、ＮＭＯＳトランジスタＮＭ２３はオン状態である。すると、ノードＳＥＮからビット線ＢＬに流れる電流によって、ノードＳＥＮの放電が行われる。所定の時間経過後、ＮＭＯＳトランジスタＮＭ２３をオフ状態にすることで、ノードＳＥＮの放電が終了する。放電終了後、ノードＳＥＮの電位は、ビット線ＢＬを流れる電流に依存した電位まで低下する。メモリセルに流れる電流を電流Ｉｃｅｌｌとし、オンとみなされるメモリセルの電流とオフとみなされるメモリセルの電流の間のオン／オフを区別するための参照電流を電流Ｉｒｅｆとする。また、電流ＩｒｅｆでノードＳＥＮを放電した時のノードＳＥＮに与えられる電圧を電圧Ｖｒｅｆとする。このとき、メモリセルがオンしている場合（Ｉｃｅｌｌ＞Ｉｒｅｆ）、ノードＳＥＮには電圧Ｖｒｅｆ以下の電圧が与えられ、メモリセルがオフしている場合（Ｉｃｅｌｌ＜Ｉｒｅｆ）、ノードＳＥＮには電圧Ｖｒｅｆ以上の電圧が与えられる。電圧Ｖｒｅｆは、電圧Ｖｄｄｓａと電圧Ｖｒｅｆの差がＰＭＯＳトランジスタＰＭ２１の閾値電圧の絶対値と等しくなるように設定される（Ｖｄｄ−Ｖｒｅｆ＝｜Ｖｔｐ｜）。
【０１０９】
次に、メモリセルのデータのセンス（読み出し）が行われる。ＰＭＯＳトランジスタＰＭ２２のゲートに信号ＳＴＢとして電圧Ｖｓｓが与えられ、ＰＭＯＳトランジスタＰＭ２２をオン状態とする。また、セル電流Ｉｃｅｌｌ＞Ｉｒｅｆとなる場合、ノードＳＥＮに電圧Ｖｒｅｆ以下の電圧が与えられる。このため、ＰＭＯＳトランジスタＰＭ２１がオン状態となる。したがって、ＰＭＯＳトランジスタＰＭ２２およびＰＭＯＳトランジスタＰＭ２１を介して、ノードＩＮＶに電圧Ｖｄｄが与えられる。その結果、ＰＭＯＳトランジスタＰＭ１１およびＮＭＯＳトランジスタＮＭ１１のゲートに電圧Ｖｄｄが与えられ、ＰＭＯＳトランジスタＰＭ１１がオフ状態になり、ＮＭＯＳトランジスタＮＭ１１がオン状態になる。したがって、ノードＬＡＴに、ＮＭＯＳトランジスタＮＭ１１を介して接地電位が接続され、電圧Ｖｓｓが印加される。
【０１１０】
このとき、ＰＭＯＳトランジスタＰＭ１２のゲートには電圧Ｖｓｓが与えられているため、ＰＭＯＳトランジスタＰＭ１２はオン状態である。ＰＭＯＳトランジスタＰＭ１３のゲートには電圧Ｖｓｓが与えられているため、ＰＭＯＳトランジスタＰＭ１３はオン状態である。また、ＮＭＯＳトランジスタＮＭ１２のゲートには電圧Ｖｓｓが与えられるため、ＮＭＯＳトランジスタＮＭ１２はオフ状態である。また、ＮＭＯＳトランジスタＮＭ２１のゲートには電圧Ｖｓｓが与えられているため、ＮＭＯＳトランジスタＮＭ２１はオフ状態である。
【０１１１】
このように、内部ラッチ回路９０は電圧Ｖｄｄを維持し続ける。すなわち内部ラッチ回路９０は‘１’データを保持し続ける。
【０１１２】
そして、ＮＭＯＳトランジスタＮＭ３１のゲートには電圧Ｖｄｄが与えられ、ＮＭＯＳトランジスタＮＭ３１はオン状態となり、ビット線ＢＬを電圧Ｖｓｒｃに落とす。
【０１１３】
以上のように、データの読み出し動作は、メモリセルの電流により、ノードＳＥＮを放電した後のノードＳＥＮの電位をセンスすることによって行われる。言い換えると、ビット線ＢＬに流れる電流をセンスすることによってデータの読み出し動作が行われる。
【０１１４】
なお、電圧Ｖｒｅｆの値は、キャパシタＣａの値やＮＭＯＳトランジスタＮＭ２６をオフ状態にしてから、ＮＭＯＳトランジスタＮＭ２３をオフ状態にするまでの時間により変化させることができる。
【０１１５】
内部ラッチ回路９０が保持するデータが‘１’データである場合、ノードＩＮＶは‘Ｈ’レベルとなる。これにより、ゲートに‘Ｈ’レベルの電圧が与えられるＮＭＯＳトランジスタＮＭ３１はオン状態となる。このため、ＮＭＯＳトランジスタＮＭ３１の電流経路を介してビット線ＢＬは電圧Ｖｓｒｃに接続される。また、内部ラッチ回路９０が保持するデータが‘０’データである場合、ノードＩＮＶは‘Ｌ’レベルとなる。これにより、ゲートに‘Ｌ’レベルの電圧が与えられるＮＭＯＳトランジスタＮＭ３１はオフ状態となる。このため、ビット線ＢＬは電圧Ｖｓｒｃに接続されない。
【０１１６】
［比較例２に係る読み出し動作におけるプリチャージ］
以下に、図１０乃至図１２を用いて、比較例２に係る読み出し動作におけるプリチャージについて説明する。
【０１１７】
図１０は、比較例２に係る読み出し動作におけるプリチャージを示すタイミングチャートである。図１１は、比較例２に係る非選択ビット線ＢＬに接続されるセンスアンプ４のイコライズ動作を示す回路図である。図１２は、比較例２に係る選択ビット線ＢＬに接続されるセンスアンプ４のイコライズ動作を示す回路図である。
【０１１８】
ここでは、読み出し対象のメモリセルに接続された選択ソース線ＳＬ（例えば、ソース線ＳＬ０）および選択ビット線ＢＬ（例えば、ビット線ＢＬ０）、それ以外の非選択ソース線ＳＬ（例えば、ソース線ＳＬ１）および非選択ビット線ＢＬ（例えば、ビット線ＢＬ１〜ＢＬｎ）に対するプリチャージについて説明する。
【０１１９】
また、選択ソース線ＳＬ０および非選択ソース線ＳＬ１に印加される電圧はそれぞれに接続されたソース線駆動回路１７−０，１７−１によって独立して制御され、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに印加される電圧はそれぞれに接続されたセンスアンプ４−０〜４−ｎによって独立して制御される。
【０１２０】
また、以下のタイミングチャートにおいて常に、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎのそれぞれに接続されたセンスアンプ４−０〜４−ｎのトランジスタ９０のゲートに、トランジスタ９０がオン状態になるように十分な高電圧が印加されている。
【０１２１】
また、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎには、事前にＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して電圧Ｖｓｓが印加されている（接地されている）。また、主に、選択ビット線ＢＬ０に電圧Ｖｓｒｃ，Ｖｂｌが印加される場合、ＰＭＯＳトランジスタＰＭ２５、ＮＭＯＳトランジスタＮＭ２５、ＮＭＯＳトランジスタＮＭ２４、ＮＭＯＳトランジスタＮＭ２３、ＮＭＯＳトランジスタＮＭ２６、およびＰＭＯＳトランジスタＰＭ２３を介して印加され、電圧Ｖｓｓが印加される場合、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して印加される。一方、主に、非選択ビット線ＢＬ１〜ＢＬｎにＶｓｒｃ，Ｖｓｓが印加される場合、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して印加される。
【０１２２】
図１０に示すように、まず、時刻Ｔ０において、選択ソース線ＳＬ０および非選択ソース線ＳＬ１に電圧Ｖｓｓが印加される。また、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｓが印加される。
【０１２３】
次に、時刻Ｔ１において、選択ソース線ＳＬ０に電圧Ｖｓｒｃが印加され、非選択ソース線ＳＬ１に電圧Ｖｂｌが印加される。また、信号ＢＩＡＳとして電圧ＶＸ４、信号ＢＬＣとして電圧Ｖｓｒｃ＋Ｖｔｎ、信号ＢＬＸとして電圧Ｖｓｒｃ＋Ｖｔｎ＋α（αは正）、信号ＸＸＬとして電圧Ｖｓｒｃ＋Ｖｔｎ＋β（βは正、β＞α）が与えられる。電圧ＶＸ４は、トランジスタ５０をオン状態にし、電圧Ｖｓｒｃを転送するために十分な大きさである。また、電圧ＶｔｎはＮＭＯＳトランジスタＮＭ２９の閾値電圧である。なお、各電圧関係は、ＶＸ４＞Ｖｂｌ＞Ｖｓｒｃである。これにより、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。
【０１２４】
より具体的には、図１１に示すように、非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎにおいて、トランジスタ９０およびＮＭＯＳトランジスタＮＭ２９がオン状態になる。また、ノードＩＮＶを‘Ｈ’レベル、ノードＬＡＴを‘Ｌ’レベルにすることで、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４がオン状態になる。また、トランジスタ２２、および選択ソース線ＳＬ０に接続されたトランジスタ２５−０はオン状態に設定される。これにより、トランジスタ９０，２２，２５−０、ＮＭＯＳトランジスタＮＭ２９，ＮＭ３１、およびＰＭＯＳトランジスタＰＭ２４を介して、非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。すなわち、ノードＳＲＣＧＮＤを介して、非選択ビット線ＢＬ１〜ＢＬｎの電位と選択ソース線ＳＬ０の電位とがイコライズされる。また、非選択ソース線ＳＬ１に接続されたトランジスタ２５−１は、オフ状態に設定されるため、非選択ビット線ＢＬ１〜ＢＬｎの電位と非選択ソース線ＳＬ１の電位とはイコライズされない。
【０１２５】
また、非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎにおいて、トランジスタ５０がオン状態になる。また、トランジスタ２１がオン状態に設定される。これにより、トランジスタ５０，２１，２５−０を介して、非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。すなわち、ノードＢＬＢＩＡＳの電位が電圧Ｖｓｒｃとなり、このノードＢＬＢＩＡＳを介して非選択ビット線ＢＬ１〜ＢＬｎの電位と選択ソース線ＳＬの電位とがイコライズされる。また、トランジスタ２３，２４−０，２４−１はオフ状態に設定される。
【０１２６】
一方、図１２に示すように、選択ビット線ＢＬ０に接続されたセンスアンプ４−０において、トランジスタ９０およびＮＭＯＳトランジスタＮＭ２９がオン状態になる。また、ノードＩＮＶを‘Ｌ’レベル、ノードＬＡＴを‘Ｈ’レベルにすることで、ＮＭＯＳトランジスタＮＭ２４およびＰＭＯＳトランジスタＰＭ２３がオン状態になる。また、ＮＭＯＳトランジスタＮＭ２５およびＰＭＯＳトランジスタＰＭ２５がオン状態になる。これにより、トランジスタ９０、ＮＭＯＳトランジスタＮＭ２９，ＮＭ２４，ＮＭ２５、ＰＭＯＳトランジスタＰＭ２３，ＰＭ２５を介して、選択ビット線ＢＬ０に電源電圧から電圧Ｖｓｒｃが印加される。
【０１２７】
また、選択ビット線ＢＬ０に接続されたセンスアンプ４−０において、トランジスタ５０がオン状態になる。また、トランジスタ２１、および選択ソース線ＳＬ０に接続されたトランジスタ２５−０はオン状態に設定される。これにより、トランジスタ２１，２５−０を介して、選択ビット線ＢＬ０に電圧Ｖｓｒｃが印加される。すなわち、ノードＢＬＢＩＡＳの電位が電圧Ｖｓｒｃとなり、このノードＢＬＢＩＡＳを介して選択ビット線ＢＬ０の電位と選択ソース線ＳＬの電位とがイコライズされる。また、非選択ソース線ＳＬ１に接続されたトランジスタ２５−１は、オフ状態に設定されるため、選択ビット線ＢＬ０の電位と非選択ソース線ＳＬ１の電位とはイコライズされない。また、トランジスタ２３，２４−０，２４−１はオフ状態に設定される。
【０１２８】
このように、選択ビット線ＢＬ０の電位がノードＢＬＢＩＡＳを介して選択ソース線ＳＬの電位とイコライズされる一方、非選択ビット線ＢＬ１〜ＢＬｎの電位はノードＢＬＢＩＡＳおよびノードＳＲＣＧＮＤを介して選択ソース線ＳＬの電位とイコライズされる。
【０１２９】
次に、時刻Ｔ２において、信号ＢＬＣとして電圧Ｖｂｌ＋Ｖｔｎ、信号ＢＬＸとして電圧Ｖｂｌ＋Ｖｔｎ＋α、信号ＸＸＬとして電圧Ｖｂｌ＋Ｖｔｎ＋βが与えられる。これにより、選択ビット線ＢＬ０に電源電圧から電圧Ｖｂｌが印加される。すなわち、選択ビット線ＢＬ０に印加される電圧が電圧Ｖｓｒｃから電圧Ｖｂｌに上昇する。一方、非選択ビット線ＢＬ１〜ＢＬｎは、ＮＭＯＳトランジスタＮＭ２４およびＰＭＯＳトランジスタＰＭ２３がオフ状態であるため、電圧Ｖｓｒｃのままである。
【０１３０】
また、信号ＢＩＡＳとして電圧Ｖｓｓが印加される。これにより、選択ビット線ＢＬ０に接続されたセンスアンプ４−０、および非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎのトランジスタ５０がオフ状態となる。すなわち、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎと、ノードＢＬＢＩＡＳおよび選択ソース線ＳＬ０とが導通せず、電位がイコライズされなくなる。
【０１３１】
次に、時刻Ｔ３において、プリチャージおよびセンス期間が終了し、各種電圧が下降し始める。このとき、信号ＢＩＡＳとして電圧ＶＸ４が印加され、トランジスタ５０がオン状態になる。また、トランジスタ２１，２２，２５−０，２５−１がオフ状態に設定される。一方、トランジスタ２３，２４−０，２４−１がオン状態に設定される。これにより、全ビット線ＢＬ（選択ビット線ＢＬ０、非選択ビット線ＢＬ１〜ＢＬｎ）の電位と全ソース線ＳＬ（選択ソース線ＳＬ０、非選択ソース線ＳＬ１）の電位とがイコライズされる。すなわち、全ビット線ＢＬの電圧および全ソース線ＳＬの電圧が下降する際、これらの電位はイコライズされる。
【０１３２】
その後、時刻Ｔ４において、全ソース線ＳＬの電圧が電圧Ｖｓｓに下降する。これに伴い、全ソース線ＳＬにイコライズされていた全ビット線の電圧も電圧Ｖｓｓに下降する。そして、信号ＢＩＡＳとして電圧Ｖｓｓが印加される。これにより、トランジスタ５０がオフ状態となる。すなわち、全ビット線ＢＬ０と、ノードＢＬＢＩＡＳおよび選択ソース線ＳＬ０とが導通せず、電位がイコライズされなくなる。
【０１３３】
このようにして、比較例２に係る読み出し動作におけるプリチャージが終了する。
【０１３４】
上述した比較例２に係る読み出し動作におけるプリチャージによれば、以下の問題が生じる。
【０１３５】
比較例２によれば、図１１に示すように、非選択ビット線ＢＬの電位と選択ソース線ＳＬの電位とをイコライズする際（時刻Ｔ１〜Ｔ２）、ノードＳＲＣＧＮＤを介した第１電流経路とノードＢＬＢＩＡＳを介した第２電流経路とが用いられる。
【０１３６】
このとき、第１電流経路におけるＮＭＯＳトランジスタＮＭ２９のゲートには、電圧Ｖｓｒｃ＋Ｖｔｎが印加される。このため、ＮＭＯＳトランジスタＮＭ２９は、非選択ビット線ＢＬと選択ソース線ＳＬとの間で電圧Ｖｓｒｃを転送し、これらをイコライズすることが可能であるが、その導通状態のマージンは小さい。すなわち、非選択ビット線ＢＬの電位が選択ソース線ＳＬや非選択ソース線ＳＬとのカップリングにより電圧Ｖｓｒｃよりも大きくなった場合、ＮＭＯＳトランジスタＮＭ２９（第１電流経路）を介して非選択ビット線ＢＬの電位を下げることは困難である。
【０１３７】
一方、非選択ビット線ＢＬの電位と選択ソース線ＳＬの電位とは、第２電流経路を介してもイコライズされている。しかし、第２電流経路に設けられるトランジスタ２１のサイズは、第１電流経路に設けられるトランジスタ２２のサイズよりも小さい。このため、上述したように非選択ビット線ＢＬの電位が電圧Ｖｓｒｃよりも大きくなった場合、トランジスタ２２（第２電流経路）を介して非選択ビット線ＢＬの電位を下げることも困難である。
【０１３８】
これに対し、本実施形態は、第２電流経路だけではなく、トランジスタサイズが十分に大きい第１電流経路を確保することで、非選択ビット線ＢＬの電位の上昇を抑制するものである。以下に、本実施形態に係る読み出し動作におけるプリチャージについて詳説する。
【０１３９】
［本実施形態に係る読み出し動作におけるプリチャージ］
以下に、図１３乃至図１５を用いて、本実施形態に係る読み出し動作におけるプリチャージについて説明する。
【０１４０】
図１３は、本実施形態に係る読み出し動作におけるプリチャージを示すタイミングチャートである。図１４は、本実施形態に係る非選択ビット線ＢＬに接続されるセンスアンプ４のイコライズ動作を示す回路図である。図１５は、本実施形態に係る選択ビット線ＢＬに接続されるセンスアンプ４のイコライズ動作を示す回路図である。
【０１４１】
ここでは、読み出し対象のメモリセルに接続された選択ソース線ＳＬ（例えば、ソース線ＳＬ０）および選択ビット線ＢＬ（例えば、ビット線ＢＬ０）、それ以外の非選択ソース線ＳＬ（例えば、ソース線ＳＬ１）および非選択ビット線ＢＬ（例えば、ビット線ＢＬ１〜ＢＬｎ）に対するプリチャージについて説明する。
【０１４２】
また、選択ソース線ＳＬ０および非選択ソース線ＳＬ１に印加される電圧はそれぞれに接続されたソース線駆動回路１７−０，１７−１によって独立して制御され、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに印加される電圧はそれぞれに接続されたセンスアンプ４−０〜４−ｎによって独立して制御される。
【０１４３】
また、以下のタイミングチャートにおいて常に、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎのそれぞれに接続されたセンスアンプ４−０〜４−ｎのトランジスタ９０のゲートに、トランジスタ９０がオン状態になるように十分な高電圧が印加されている。
【０１４４】
また、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎには、事前にＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して電圧Ｖｓｓが印加されている（接地されている）。また、主に、選択ビット線ＢＬ０に電圧Ｖｂｌが印加される場合、ＰＭＯＳトランジスタＰＭ２５、ＮＭＯＳトランジスタＮＭ２５、ＮＭＯＳトランジスタＮＭ２４、ＮＭＯＳトランジスタＮＭ２３、ＮＭＯＳトランジスタＮＭ２６、およびＰＭＯＳトランジスタＰＭ２３を介して印加され、電圧Ｖｓｓが印加される場合、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して印加され、電圧Ｖｓｒｃが印加される場合、トランジスタ５０を介して印加される。一方、主に、非選択ビット線ＢＬ１〜ＢＬｎにＶｓｒｃ，Ｖｓｓが印加される場合、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４を介して印加される。
【０１４５】
図１３に示すように、まず、時刻Ｔ０において、選択ソース線ＳＬ０および非選択ソース線ＳＬ１に電圧Ｖｓｓが印加される。また、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｓが印加される。
【０１４６】
次に、時刻Ｔ１において、選択ソース線ＳＬ０に電圧Ｖｓｒｃが印加され、非選択ソース線ＳＬ１に電圧Ｖｂｌが印加される。また、信号ＢＩＡＳとして電圧ＶＸ４、信号ＢＬＣとして電圧ＶＴＨが与えられる。電圧ＶＸ４は、トランジスタ５０をオン状態にし、電圧Ｖｓｒｃを転送するために十分な大きさである。また、電圧ＶＴＨは、ＮＭＯＳトランジスタＮＭ２９をオン状態にし、電圧Ｖｓｒｃを転送するために十分な大きさである。電圧ＶＴＨは、比較例２における電圧Ｖｓｒｃ＋Ｖｔｎよりも大きく、好ましくは電圧Ｖｓｒｃ＋Ｖｔｎの２倍以上の大きさである。例えば、電圧ＶＴＨは３〜５Ｖ程度であり、電圧Ｖｓｒｃ＋Ｖｔｎは１．５〜２Ｖ程度である。また、ＮＭＯＳトランジスタＮＭ３１のゲートに印加される電圧（‘Ｈ’レベルの電圧、例えば電圧Ｖｄｄ）よりも大きい。これにより、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。
【０１４７】
より具体的には、図１４に示すように、非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎにおいて、トランジスタ９０およびＮＭＯＳトランジスタＮＭ２９がオン状態になる。また、ノードＩＮＶを‘Ｈ’レベル、ノードＬＡＴを‘Ｌ’レベルにすることで、ＮＭＯＳトランジスタＮＭ３１およびＰＭＯＳトランジスタＰＭ２４がオン状態になる。また、トランジスタ２２、および選択ソース線ＳＬ０に接続されたトランジスタ２５−０はオン状態に設定される。これにより、トランジスタ９０，２２，２５−０、ＮＭＯＳトランジスタＮＭ２９，ＮＭ３１、およびＰＭＯＳトランジスタＰＭ２４を介して、非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。すなわち、ノードＳＲＣＧＮＤを介して、非選択ビット線ＢＬ１〜ＢＬｎの電位と選択ソース線ＳＬの電位とがイコライズされる。また、非選択ソース線ＳＬ１に接続されたトランジスタ２５−１は、オフ状態に設定されるため、非選択ビット線ＢＬ１〜ＢＬｎの電位と非選択ソース線ＳＬ１の電位とはイコライズされない。
【０１４８】
また、非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎにおいて、トランジスタ５０がオン状態になる。また、トランジスタ２１がオン状態に設定される。これにより、トランジスタ５０，２１，２５−０を介して、非選択ビット線ＢＬ１〜ＢＬｎに電圧Ｖｓｒｃが印加される。すなわち、ノードＢＬＢＩＡＳの電位が電圧Ｖｓｒｃとなり、このノードＢＬＢＩＡＳを介して非選択ビット線ＢＬ１〜ＢＬｎの電位と選択ソース線ＳＬの電位とがイコライズされる。また、トランジスタ２３，２４−０，２４−１はオフ状態に設定される。
【０１４９】
このとき、本実施形態において、信号ＢＬＣとして十分に大きい電圧ＶＴＨが与えられている。このため、非選択ビット線ＢＬ１〜ＢＬｎの電位が非選択ソース線ＳＬ１や選択ソース線ＳＬ０とのカップリングにより電圧Ｖｓｒｃよりも大きくなっても、ＮＭＯＳトランジスタＮＭ２９（第１電流経路）を介して非選択ビット線ＢＬ１〜ＢＬｎの電位を下げることができる。
【０１５０】
一方、図１５に示すように、選択ビット線ＢＬ０に接続されたセンスアンプ４−０において、トランジスタ９０およびＮＭＯＳトランジスタＮＭ２９がオン状態になる。また、ノードＩＮＶを‘Ｌ’レベル、ノードＬＡＴを‘Ｈ’レベルにすることで、ＮＭＯＳトランジスタＮＭ２４およびＰＭＯＳトランジスタＰＭ２３がオン状態になる。しかし、信号ＢＬＸおよび信号ＸＸＬとして電圧Ｖｓｓを与えているため、ＮＭＯＳトランジスタＮＭ２５，ＮＭ２３がオフ状態である。このため、選択ビット線ＢＬ０に電源電圧から電圧は供給されない。
【０１５１】
これは、信号ＢＬＣとして十分に大きい電圧ＶＴＨが与えられているためである。信号ＢＬＣとして電圧ＶＴＨが与えられたまま、ＮＭＯＳトランジスタＮＭ２５およびＰＭＯＳトランジスタＰＭ２５をオン状態にすると、選択ビット線ＢＬ０に電源電圧から電圧Ｖｄｄｓａが印加されてしまう。すなわち、ＮＭＯＳトランジスタＮＭ２５，ＮＭ２３をオフ状態にすることで、選択ビット線ＢＬ０が電圧Ｖｓｒｃよりも大きくなることを防いでいる。
【０１５２】
また、選択ビット線ＢＬ０に接続されたセンスアンプ４−０において、トランジスタ５０がオン状態になる。また、トランジスタ２１、および選択ソース線ＳＬ０に接続されたトランジスタ２５−０はオン状態に設定される。これにより、トランジスタ２１，２５−０を介して、選択ビット線ＢＬ０に電圧Ｖｓｒｃが印加される。すなわち、ノードＢＬＢＩＡＳの電位が電圧Ｖｓｒｃとなり、このノードＢＬＢＩＡＳを介して選択ビット線ＢＬ０の電位と選択ソース線ＳＬの電位とがイコライズされる。また、非選択ソース線ＳＬ１に接続されたトランジスタ２５−１は、オフ状態に設定されるため、選択ビット線ＢＬ０の電位と非選択ソース線ＳＬ１の電位とはイコライズされない。また、トランジスタ２３，２４−０，２４−１はオフ状態に設定される。
【０１５３】
このように、選択ビット線ＢＬ０の電位がノードＢＬＢＩＡＳを介して選択ソース線ＳＬの電位とイコライズされる一方、非選択ビット線ＢＬ１〜ＢＬｎの電位はノードＢＬＢＩＡＳおよびノードＳＲＣＧＮＤを介して選択ソース線ＳＬの電位とイコライズされる。
【０１５４】
次に、時刻Ｔ２´において、信号ＢＬＣとして電圧Ｖｓｓが与えられ、ＮＭＯＳトランジスタＮＭ２９が一旦オフ状態になる。これは、信号ＢＬＣ用のドライバの放電が遅いためである。すなわち、後述する時刻Ｔ２において、信号ＢＬＣとして直接電圧ＶＴＨから後述する電圧Ｖｂｌ＋Ｖｔｎに下降すると、その電圧の下降速度が遅いために下降している間に選択ビット線ＢＬ０に電圧Ｖｂｌよりも大きい電圧が印加されてしまうためである。
【０１５５】
次に、時刻Ｔ２において、信号ＢＬＣとして電圧Ｖｂｌ＋Ｖｔｎ、信号ＢＬＸとして電圧Ｖｂｌｘ、信号ＸＸＬとして電圧Ｖｘｘｌが与えられる。これにより、選択ビット線ＢＬ０に電源電圧から電圧Ｖｂｌが印加される。すなわち、選択ビット線ＢＬ０に印加される電圧が電圧Ｖｓｒｃから電圧Ｖｂｌに上昇する。一方、非選択ビット線ＢＬ１〜ＢＬｎは、ＮＭＯＳトランジスタＮＭ２４およびＰＭＯＳトランジスタＰＭ２３がオフ状態であるため、電圧Ｖｓｒｃのままである。
【０１５６】
また、信号ＢＩＡＳとして電圧Ｖｓｓが印加される。これにより、選択ビット線ＢＬ０に接続されたセンスアンプ４−０、および非選択ビット線ＢＬ１〜ＢＬｎに接続されたセンスアンプ４−１〜４−ｎのトランジスタ５０がオフ状態となる。すなわち、選択ビット線ＢＬ０および非選択ビット線ＢＬ１〜ＢＬｎと、ノードＢＬＢＩＡＳおよび選択ソース線ＳＬ０とが導通せず、電位がイコライズされなくなる。
【０１５７】
次に、時刻Ｔ３において、プリチャージおよびセンス期間が終了し、各種電圧が下降し始める。このとき、信号ＢＩＡＳとして電圧ＶＸ４が印加され、トランジスタ５０がオン状態になる。また、トランジスタ２１，２２，２５−０，２５−１がオフ状態に設定される。一方、トランジスタ２３，２４−０，２４−１がオン状態に設定される。これにより、全ビット線ＢＬの電位と全ソース線ＳＬの電位とがイコライズされる。すなわち、全ビット線ＢＬの電圧および全ソース線ＳＬの電圧が下降する際、これらの電位はイコライズされる。
【０１５８】
その後、時刻Ｔ４において、全ソース線ＳＬの電圧が電圧Ｖｓｓに下降する。これに伴い、全ソース線ＳＬにイコライズされていた全ビット線の電圧も電圧Ｖｓｓに下降する。そして、信号ＢＩＡＳとして電圧Ｖｓｓが印加される。これにより、トランジスタ５０がオフ状態となる。すなわち、全ビット線ＢＬ０と、ノードＢＬＢＩＡＳおよび選択ソース線ＳＬ０とが導通せず、電位がイコライズされなくなる。
【０１５９】
このようにして、本実施形態に係る読み出し動作におけるプリチャージが終了する。
【０１６０】
［効果］
上記本実施形態によれば、３次元ＮＡＮＤフラッシュメモリにおける読み出し動作時のプリチャージにおいて、非選択ビット線ＢＬの電位と選択ソース線ＳＬの電位とを２つの電流経路を介してイコライズする。より具体的には、ＮＭＯＳトランジスタＮＭ２９，ＮＭ３１を介した第１電流経路（ノードＳＲＣＧＮＤ）とトランジスタ５０を介した第２電流経路（ノードＢＬＢＩＡＳ）とによって、非選択ビット線ＢＬの電位は選択ソース線ＳＬの電位とイコライズされる。これにより、非選択ビット線ＢＬおよび選択ソース線ＳＬの電位を安定させることができる。すなわち、非選択ソース線ＳＬや選択ソース線ＳＬによるカップリングの影響を抑制することができ、オーバープリチャージを抑制することができる。その結果、読み出し動作の信頼性を向上させることができる。
【０１６１】
ところで、第１電流経路に設けられたトランジスタ２２のサイズは、第２電流経路に設けられたトランジスタ２１のサイズよりも大きい。このため、非選択ビット線ＢＬの電位と選択ソース線ＳＬの電位とをイコライズする際、非選択ビット線ＢＬのオーバープリチャージを抑制するために第１電流経路の導通状態を十分に確保することが好ましい。
【０１６２】
これに対し、本実施形態では、第１電流経路に設けられたＮＭＯＳトランジスタＮＭ２９のゲートに、比較例２で印加される電圧Ｖｓｒｃ＋Ｖｔｎよりも大きい電圧ＶＴＨが印加される。このため、非選択ビット線ＢＬの電位が非選択ソース線ＳＬや選択ソース線ＳＬとのカップリングにより電圧Ｖｓｒｃより大きくなっても、ＮＭＯＳトランジスタＮＭ２９（第１電流経路）を介して非選択ビット線ＢＬの電位を下げることができる。
【０１６３】
また、本実施形態では、非選択ソース線ＳＬのプリチャージ後に、選択ビット線ＢＬのプリチャージを行う。より具体的には、時刻Ｔ１において非選択ソース線ＳＬに電圧Ｖｂｌを印加した後に、時刻Ｔ２において選択ビット線ＢＬに非選択ソース線ＳＬと同程度の電圧Ｖｂｌを印加する。これにより、選択ビット線ＢＬのプリチャージにおいて、非選択ソース線ＳＬや選択ソース線ＳＬによるカップリングの影響を抑制することができ、オーバープリチャージを抑制することができる。
【０１６４】
また、本実施形態では、選択ビット線ＢＬのプリチャージは、２段階（以下、第１プリチャージおよび第２プリチャージと称す）で行われる。より具体的には、時刻Ｔ１において選択ソース線ＳＬおよび非選択ソース線ＳＬのプリチャージと同時に選択ビット線ＢＬの第１プリチャージが行われ、その後、時刻Ｔ２において選択ビット線ＢＬの第２プリチャージが行われる。これにより、１段階でプリチャージを行う場合と比較して、消費電流を抑制することができる。
【０１６５】
ここで、第１プリチャージにおいて、選択ソース線ＳＬおよび非選択ソース線ＳＬとのカップリングによって、選択ビット線ＢＬが第１プリチャージの所望の電圧（電圧Ｖｓｒｃ）よりも上昇してしまうことがある。しかし、第１プリチャージにおいて選択ビット線ＢＬが電圧Ｖｓｒｃ以上に昇圧されても、第２プリチャージにおける所望の電圧（電圧Ｖｂｌ）よりも昇圧されなければ問題ない。
【０１６６】
なお、本実施形態において、選択ビット線ＢＬのプリチャージを２段階で行ったが、これに限らない。すなわち、ビット線ＢＬのオーバープリチャージを抑制する観点から非選択ソース線ＳＬのプリチャージ完了後であればよく、１段階または３段階以上で選択ビット線ＢＬを電圧Ｖｂｌまでプリチャージしてもよい。
【０１６７】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１６８】
４…センスアンプ、５…メモリセルアレイ、１０…制御回路、３０…半導体基板、４０…ＮＡＮＤストリング、５０…トランジスタ、ＳＰ…Ｕ字状シリコンピラー、ＳＬ…ソース線、ＢＬ…ビット線、ＷＬ…ワード線、ＭＴｒ…メモリセルトランジスタ。
【図１】
2014049143.tif 000003
【図２】
2014049143.tif 000004
【図３】
2014049143.tif 000005
【図４】
2014049143.tif 000006
【図５】
2014049143.tif 000007
【図６】
2014049143.tif 000008
【図７】
2014049143.tif 000009
【図８】
2014049143.tif 000010
【図９】
2014049143.tif 000011
【図１０】
2014049143.tif 000012
【図１１】
2014049143.tif 000013
【図１２】
2014049143.tif 000014
【図１３】
2014049143.tif 000015
【図１４】
2014049143.tif 000016
【図１５】
2014049143.tif 000017