(57)【要約】【課題】実装領域を増大させることなく、高品質な高速通信を実現することができるようにする。【解決手段】第１のコネクタと、第２のコネクタと、第１のコネクタおよび第２のコネクタを接続するケーブルとを備え、第１のコネクタおよび第２のコネクタのそれぞれは、少なくとも１層以上の有機基板を有し、ケーブルは、誘電層および金属層を有し、第１のコネクタおよび第２のコネクタの有機基板の一部を延在させることで、ケーブルの誘電層が形成され、ケーブルの金属層の先端が、第１のコネクタおよび第２のコネクタの有機基板上に配置されたチップの出力端子に直接接続される。【選択図】図２
2014160929.tif 000002
【特許請求の範囲】
【請求項１】
第１のコネクタと、
第２のコネクタと、
前記第１のコネクタおよび前記第２のコネクタを接続するケーブルとを備え、
前記第１のコネクタおよび前記第２のコネクタのそれぞれは、少なくとも１層以上の有機基板を有し、
前記ケーブルは、誘電層および金属層を有し、
前記第１のコネクタおよび前記第２のコネクタの前記有機基板の一部を延在させることで、前記ケーブルの誘電層が形成され、
前記ケーブルの金属層の先端が、前記第１のコネクタおよび前記第２のコネクタの前記有機基板上に配置されたチップの出力端子に直接接続される
信号伝送ケーブル。
【請求項２】
前記第１のコネクタおよび前記第２のコネクタのそれぞれは、複数の信号を並列に入力または出力する入力端子または出力端子を有し、
前記第１のコネクタが、
前記並列に入力された複数の信号であるパラレル信号をシリアル信号に変換する並直変換部と、
前記シリアル信号を搬送波により変調して高周波信号を生成する変調部とを備え、
前記第２のコネクタが、
前記高周波信号を復調して前記シリアル信号を生成する復調部と、
前記シリアル信号を前記パラレル信号に変換する直並変換部とを備え、
前記ケーブルの金属層の先端のうちの一方が、前記変調部を構成するチップにおける前記高周波信号の出力端子に直接接続され、
前記ケーブルの金属層の先端のうちの他方が、前記復調部を構成するチップにおける前記高周波信号の入力端子に直接接続される
請求項１に記載の信号伝送ケーブル。
【請求項３】
前記ケーブルの長手方向の延長線上に、前記変調部を構成するチップにおける前記高周波信号の出力端子および前記復調部を構成するチップにおける前記高周波信号の入力端子がそれぞれ配置されている
請求項２に記載の信号伝送ケーブル。
【請求項４】
前記搬送波の周波数が３０ＧＨｚ以上とされる
請求項２に記載の信号伝送ケーブル。
【請求項５】
前記ケーブルの誘電層の誘電率が３.５未満であり、誘電正接が０.００３未満とされる
請求項４に記載の信号伝送ケーブル。
【請求項６】
前記高周波信号における１ＵＩ（Unit Interval）の中にロジックレベルを３点以上有する
請求項４に記載の信号伝送ケーブル。
【請求項７】
前記第１のコネクタは、
前記並直変換部および前記変調部をそれぞれ複数有するとともに、
前記複数の変調部のそれぞれの搬送波周波数を異ならせることで、複数の前記高周波信号を前記ケーブル上に多重化して送出する多重化部をさらに備え、
前記第２のコネクタは、
前記復調部および前記直並変換部をそれぞれ複数有するとともに、
前記ケーブル上に多重化された複数の高周波信号を分離して抽出するバンドパスフィルタをさらに備える
請求項２に記載の信号伝送ケーブル。
【請求項８】
前記ケーブルが、ＳＩＷ（Substrate Integrated Waveguide）構造とされる
請求項１に記載の信号伝送ケーブル。
【請求項９】
前記ケーブルには、
前記高周波信号を伝送するための信号線用の領域と、電源電圧を伝送するための電源線用の領域が設けられる
請求項１に記載の信号伝送ケーブル。
【請求項１０】
前記第１のコネクタに電源電圧を供給する電源供給部が設けられ、
前記第２のコネクタは、前記ケーブルを介して前記第１のコネクタから伝送された電源電圧により駆動する
請求項９に記載の信号伝送ケーブル。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、信号伝送ケーブルに関し、特に、実装領域を増大させることなく、高品質な高速通信を実現することができるようにする信号伝送ケーブルに関する。
【背景技術】
【０００２】
近年、携帯電話、スマートフォン、ノート型コンピュータ、デジタルカメラなどの機能の向上は目覚しく、それらの電子機器に内蔵される表示素子や撮像素子の高分解能化および高精細化が求められ、ますます複雑化してきている。
【０００３】
特に、携帯電話やスマートフォンなどにおいては、カメラ機能の内蔵化や表示部の大型化および高機能化とともに小型軽量化および低消費電力化が求められている。
【０００４】
機器内での信号の送受信に用いられる信号線は、従来、並列に何本も設けられていたが、機器の小型軽量化に伴って、信号線の本数を減らす工夫がなされている。
【０００５】
例えば、信号線の数を減らすために並直変換および直並変換を行い、データをシリアル化して伝送することも考えられるが、最近の機器の複雑化に伴う高速伝送の要求によってすでに１本あたりの伝送容量を超えている。
【０００６】
そこで、伝送される信号の周波数比帯域を下げ、伝送路の特性の平坦な部分を使用できるようにする変調回路を設け、伝送すべきすべてのデータをシリアル化して伝送することも提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１６５９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１では、回路構成が開示されるにとどまっており、その具体的な技術の例示が少なく、ＳＩ（Ｓｉｇｎａｌ Integrity）を確保することが難しい。
【０００９】
また、基板の設計者の多くは、シリアル伝送の専門家ではないため、特許文献１により、広く一般に、通信容量を向上させることができるとは限らない。
【００１０】
また、電子機器により取り扱うデータ量の増加に対応すべく通信速度を向上させる必要があり、搬送波の周波数も高くなる傾向が進むので、トランシーバからレシーバまでの物理層の設計難易度が高まる。このような物理層の設計には、例えば、パラレル通信における低スキュー、低同時スイッチングノイズを解決することと同様の高い技術力が求められる。
【００１１】
さらに、高周波キャリア特有のノイズの問題が生じる。一般に高周波を伝送できるケーブルは固く、配線容積が大きい。基板上の配線が省略される代わりに、ケーブルの配線容積が拡大し、実装領域としては大きくなってしまう。このため、実質的には、モバイル機器等に実装することは困難である。
【００１２】
本技術はこのような状況に鑑みて開示するものであり、実装領域を増大させることなく、高品質な高速通信を実現することができるようにするものである。
【課題を解決するための手段】
【００１３】
本技術の一側面は、第１のコネクタと、第２のコネクタと、前記第１のコネクタおよび前記第２のコネクタを接続するケーブルとを備え、前記第１のコネクタおよび前記第２のコネクタのそれぞれは、少なくとも１層以上の有機基板を有し、前記ケーブルは、誘電層および金属層を有し、前記第１のコネクタおよび前記第２のコネクタの前記有機基板の一部を延在させることで、前記ケーブルの誘電層が形成され、前記ケーブルの金属層の先端が、前記第１のコネクタおよび前記第２のコネクタの前記有機基板上に配置されたチップの出力端子に直接接続される信号伝送ケーブルである。
【００１４】
前記第１のコネクタおよび前記第２のコネクタのそれぞれは、複数の信号を並列に入力または出力する入力端子または出力端子を有し、前記第１のコネクタが、前記並列に入力された複数の信号であるパラレル信号をシリアル信号に変換する並直変換部と、前記シリアル信号を搬送波により変調して高周波信号を生成する変調部とを備え、前記第２のコネクタが、前記高周波信号を復調して前記シリアル信号を生成する復調部と、前記シリアル信号を前記パラレル信号に変換する直並変換部とを備え、前記ケーブルの金属層の先端のうちの一方が、前記変調部を構成するチップにおける前記高周波信号の出力端子に直接接続され、前記ケーブルの金属層の先端のうちの他方が、前記復調部を構成するチップにおける前記高周波信号の入力端子に直接接続されるようにすることができる。
【００１５】
前記ケーブルの長手方向の延長線上に、前記変調部を構成するチップにおける前記高周波信号の出力端子および前記復調部を構成するチップにおける前記高周波信号の入力端子がそれぞれ配置されているようにすることができる。
【００１６】
前記搬送波の周波数が３０ＧＨｚ以上とされるようにすることができる。
【００１７】
前記ケーブルの誘電層の誘電率が３.５未満であり、誘電正接が０.００３未満とされるようにすることができる。
【００１８】
前記高周波信号における１ＵＩ（Unit Interval）の中にロジックレベルを３点以上有するようにすることができる。
【００１９】
前記第１のコネクタは、前記並直変換部および前記変調部をそれぞれ複数有するとともに、前記複数の変調部のそれぞれの搬送波周波数を異ならせることで、複数の前記高周波信号を前記ケーブル上に多重化して送出する多重化部をさらに備え、前記第２のコネクタは、前記復調部および前記直並変換部をそれぞれ複数有するとともに、前記ケーブル上に多重化された複数の高周波信号を分離して抽出するバンドパスフィルタをさらに備えるようにすることができる。
【００２０】
前記ケーブルが、ＳＩＷ（Substrate Integrated Waveguide）構造とされるようにすることができる。
【００２１】
前記ケーブルには、前記高周波信号を伝送するための信号線用の領域と、電源電圧を伝送するための電源線用の領域が設けられるようにすることができる。
【００２２】
前記第１のコネクタに電源電圧を供給する電源供給部が設けられ、前記第２のコネクタは、前記ケーブルを介して前記第１のコネクタから伝送された電源電圧により駆動するようにすることができる。
【００２３】
本技術の一側面においては、前記第１のコネクタおよび前記第２のコネクタのそれぞれは、少なくとも１層以上の有機基板を有し、前記ケーブルは、誘電層および金属層を有し、前記第１のコネクタおよび前記第２のコネクタの前記有機基板の一部を延在させることで、前記ケーブルの誘電層が形成され、前記ケーブルの金属層の先端が、前記第１のコネクタおよび前記第２のコネクタの前記有機基板上に配置されたチップの出力端子に直接接続される。
【発明の効果】
【００２４】
本技術によれば、実装領域を増大させることなく、高品質な高速通信を実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本技術の一実施の形態に係るフレキシブルフラットケーブルの外観の構成例を示す図である。
【図２】送信側コネクタおよび受信側コネクタの内部構成を説明する図である。
【図３】本技術を適用したフレキシブルフラットケーブルの機能的構成例を示すブロック図である。
【図４】本技術を適用したフレキシブルフラットケーブルの別の機能的構成例を示すブロック図である。
【図５】ケーブル上に複数の信号が多重化される場合の例を説明する図である。
【図６】本技術を適用したフレキシブルフラットケーブルのさらに別の機能的構成例を示すブロック図である。
【図７】１ＵＩの中のロジックレベルを説明する図である。
【図８】フレキシブルフラットケーブルによる伝送を行った場合のアイパターンの例を示す図である。
【図９】本技術を適用したフレキシブルフラットケーブルにおけるケーブルの構成例を説明する断面図である。
【図１０】本技術を適用したフレキシブルフラットケーブルのさらに別の機能的構成例を示すブロック図である。
【図１１】本技術を適用したフレキシブルフラットケーブルのさらに別の機能的構成例を示すブロック図である。
【図１２】ＲＦチップの出力端子とケーブルの先端との位置関係を説明する図である。
【図１３】本技術を適用したフレキシブルフラットケーブルの送信側コネクタおよび受信側コネクタの他の形状を示す図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
【００２７】
図１は、本技術の一実施の形態に係るフレキシブルフラットケーブル１０の外観の構成例を示す図である。
【００２８】
図１に示されるように、フレキシブルフラットケーブル１０は、送信側コネクタ１１および受信側コネクタ１２の間をケーブル１３で接続する構成とされている。
【００２９】
フレキシブルフラットケーブル１０は、例えば、携帯電話、スマートフォン、ノート型コンピュータ、デジタルカメラなどの電子機器内の基板同士を接続するためのケーブルとして用いられる。
【００３０】
例えば、送信側コネクタ１１は、スマートフォン内のイメージセンサモジュール基板に接続され、受信側コネクタ１２は、スマートフォン内の信号処理モジュール基板に接続される。また、ケーブル１３は、簡単に曲げることが可能な材料で構成されており、例えば、スマートフォン内の基板の配置状況に応じて自在に折り曲げることができるようになされている。
【００３１】
図２は、送信側コネクタ１１および受信側コネクタ１２の内部構成を説明する図である。
【００３２】
図２に示されるように、送信側コネクタ１１は、有機多層基板２１−１上にＢＢチップ２２−１とＲＦチップ２３−１が配置されて構成され、基板と接続される部分（図中左側）には、入力端子３１−１が設けられている。
【００３３】
入力端子３１−１は、例えば、複数の金属製の端子が並列に配置されて成り、各端子には、送信側コネクタ１１が接続された基板から出力される信号電圧がそれぞれ印加される。例えば、入力端子３１−１に配置される金属製の端子が２０個ある場合、最大で２０種類の信号が並列的に送信側コネクタ１１に入力されることになる。
【００３４】
有機多層基板２１−１は、少なくとも１層以上の有機基板から成り、それぞれの有機基板は、ガラス基板、セラミック基板などとは異なり、柔軟性を有するものとされる。
【００３５】
ＢＢチップ２２−１は、入力端子３１−１を介して並列的に入力された信号（パラレル信号）のそれぞれを、直列の信号（シリアル信号）に変換する。ＢＢチップ２２−１は、変換後のシリアル信号をＲＦチップ２３−１に出力する。なお、シリアル信号は、例えば、差動信号として伝送されるので、ＢＢチップ２２−１により逆位相となる２つのシリアル信号が生成されて出力される。
【００３６】
ＲＦチップ２３−１は、ＢＢチップ２２−１から出力されたシリアル信号を、キャリア（搬送波）によって変調する。これにより、ベースバンド周波数のシリアル信号がキャリア周波数の高周波信号に変調されることになる。
【００３７】
図２の図中下側には、送信側コネクタ１１のＲＦチップ２３−１周辺の拡大図が表示されている。同図に示されるように、ＲＦチップ２３−１には、電源（Ｖ）、グランド（Ｇ）、信号（Ｓｉｇ）配線が接続されている。この例では、図中左から、電源、グランド、信号、信号、グランドの順にそれぞれの配線が接続されている。なお、２つの信号配線は、ＢＢチップ２２−１から差動信号として出力された２つのシリアル信号を伝送するものとされる。
【００３８】
また、同図に示されるように、ケーブル１３は、有機多層基板２１−１の中の１つの層であって、例えば、ＲＦチップ２３−１が直接取り付けられている有機基板２１−１ａを、誘電層１３ａとして形成されている。すなわち、ケーブル１３は、誘電層１３ａを、送信側コネクタ１１の有機多層基板２１−１の有機基板２１−１ａと共有する構成とされている。
【００３９】
また、ケーブル１３において、誘電層１３ａの上には、金属層１３ｂが設けられる。この金属層１３ｂには、ＲＦチップ２３−１の信号出力端子に接続される。すなわち、金属層１３ｂは、ＲＦチップ２３−１が出力する高周波信号の出力端子に直接接続される。換言すれば、ケーブル１３の金属層１３ｂは、ＲＦチップ２３−１の高周波信号出力端子とシームレスに接続される。
【００４０】
なお、ここでは、送信側コネクタ１１とケーブル１３との接続箇所が示されているが、受信側コネクタ１２とケーブル１３との接続箇所も同様に形成される。すなわち、ケーブル１３は、誘電層１３ａを、受信側コネクタ１２の有機多層基板の有機基板と共有する構成とされ、金属層１３ｂは、ＲＦチップ２３−２の高周波信号の入力端子に直接接続される。
【００４１】
実際のケーブル１３は、誘電層１３ａおよび金属層１３ｂを信号線とし、例えば、信号線を樹脂などの保護部材でシールドするなどして構成される。
【００４２】
この例では、ケーブル１３の構造は、ＳＩＷ（Substrate Integrated Waveguide）構造とされている。ＳＩＷは、２つの金属層の間に誘電層を挿入するとともに、ケーブルの長手方向の両側面にスルーホールを形成する構造とされる。図２においては、ケーブル１３の金属層１３ｂの両側面に小さい円が複数並べられて表示されており、これらがスルーホールを表している。また、誘電層１３ａを挟むようにケーブルの下側にも平面の金属層が設けられている。なお、ＳＩＷ構造の詳細については後述する。
【００４３】
また、図２に示されるように、受信側コネクタ１２は、有機多層基板２１−２上にＢＢチップ２２−２とＲＦチップ２３−２が配置されて構成され、基板と接続される部分（図中左側）には、出力端子３１−２が設けられている。
【００４４】
ＲＦチップ２３−２は、ケーブル１３を介して伝送されてきた高周波信号を復調する。これにより、キャリア周波数の高周波信号が、ベースバンド周波数のシリアル信号に復調されることになる。なお、この際、上述したように、逆位相となる２つのシリアル信号が生成される。これらのシリアル信号は、ＢＢチップ２２−２に出力される。
【００４５】
ＢＢチップ２２−２は、ＲＦチップ２３−２から出力されたシリアル信号を、パラレル信号に変換する。これにより、送信側でＢＢチップ２２−１に入力されたパラレル信号と同じ信号が生成されることになる。
【００４６】
出力端子３１−２は、例えば、複数の金属製の端子が並列に配置されて成り、各端子が、受信側コネクタ１２が接続された基板に入力する信号電圧をそれぞれ印加する。出力端子３１−２に配置される金属製の端子は、入力端子３１−１に配置される金属製の端子の数と同じとされ、入力端子３１−１の複数の金属製の端子に印加された信号電圧のそれぞれが、出力端子３１−２の複数の金属製の端子上に再現される。
【００４７】
本技術を適用したフレキシブルフラットケーブル１０は、このように構成されている。上述したように、ケーブル１３は、誘電層１３ａを、送信側コネクタ１１の有機多層基板２１−１の有機基板２１−１ａと共有する構成とされ、金属層１３ｂが、ＲＦチップ２３−１の高周波信号出力端子とシームレスに接続される。このようにすることで、例えば、高周波信号が送信側コネクタ１１とケーブル１３との接続部分で反射することなどによるノイズを抑制することができ、ＳＩ（Signal Integrity）を向上させることができる。
【００４８】
図３は、本技術を適用したフレキシブルフラットケーブル１０の機能的構成例を示すブロック図である。
【００４９】
図３に示されるように、送信側コネクタ１１は、パラレル信号をシリアル信号に変換する並直変換部４１、シリアル信号を搬送波によって変調する変調部４２、および搬送波周波数の信号を発生するＰＬＬ４３を備えている。並直変換部４１は、ＢＢチップ２２−１の機能として実現され、変調部４２およびＰＬＬ４３は、ＲＦチップ２３−１の機能として実現される。
【００５０】
また、図３に示されるように、受信側コネクタ１２は、シリアル信号をパラレル信号に変換する直並変換部５１、高周波信号をベースバンド周波数のシリアル信号に復調する復調部５２、および搬送波周波数の信号を発生するＰＬＬ５３を備えている。直並変換部５１は、ＢＢチップ２２−２の機能として実現され、復調部５２およびＰＬＬ５３は、ＲＦチップ２３−２の機能として実現される。
【００５１】
あるいはまた、フレキシブルフラットケーブル１０は、図４に示されるように構成されてもよい。図４は、本技術を適用したフレキシブルフラットケーブル１０の別の機能的構成例を示すブロック図である。
【００５２】
図４の構成では、図３の場合と異なり、送信側コネクタ１１に符号化部４４が設けられている。符号化部４４は、例えば、並直変換部４１から出力されるシリアル信号を、８ｂ／１０ｂ変換により符号化する。また、図４の構成では、図３の場合と異なり、受信側コネクタ１２に復号部５４が設けられている。復号部５４は、復調部５２から出力される信号を、８ｂ／１０ｂ変換の逆変換により復号する。
【００５３】
図４に示されるように、符号化部４４および復号部５４を設けることにより、伝送帯域を効率的に利用することができ、送信側の基板から受信側の基板に伝送されるデータのビットエラーレートを低減させることが可能となる。従って、伝送される信号のＳＩがより向上する。
【００５４】
また、図４の構成では、図３の場合と異なり、受信側コネクタ１２に分離部５５が設けられている。分離部５５は、ケーブル１３を介して伝送されてきた高周波信号の搬送波成分のみを分離し、ＰＬＬ５３に供給する。
【００５５】
図４に示されるように、分離部５５を設けることにより、復調部５２において、送信側コネクタのＰＬＬ４３により発生される信号の周波数と正確に同期した復調を行うことができるようになる。従って、伝送される信号のＳＩがより向上する。
【００５６】
図４におけるその他の構成は、図３を参照して上述した場合と同様である。
【００５７】
このように、本技術を適用したフレキシブルフラットケーブル１０によれば、ＳＩを向上させることができるので、例えば、伝送品質を維持したまま、従来より長いケーブル１３を採用することができる。また、本技術を適用したフレキシブルフラットケーブル１０によれば、例えば、信号の伝送に係る消費電力をより小さくしたり、より大容量のデータを取り扱うことが可能になる。
【００５８】
また、高周波信号の生成、復調などに係る処理は、フレキシブルフラットケーブル１０の内部で完結するため、例えば、高周波信号に係る知識や経験が乏しい技術者であっても、電子機器の回路設計を容易に行うことが可能となる。
【００５９】
ところで、上述した実施の形態においては、ケーブル１３を介して伝送される高周波信号は１つである。すなわち、入力端子３１−１または出力端子３１−２に配置される端子の数と等しい数（例えば、２０）の信号により構成されるパラレル信号から１つのシリアル信号が生成され（ただし、差動信号として伝送されるため実際には２つ）、高周波信号に変調されて伝送される。
【００６０】
しかし、例えば、複数の高周波信号がケーブル１３を介して伝送されるようにしてもよい。例えば、１０の信号により構成されるパラレル信号から第１のシリアル信号が生成され、他の１０の信号により構成されるパラレル信号から第２のシリアル信号が生成され、これらのシリアル信号が変調されて高周波信号として多重化されて伝送されるようにしてもよい。
【００６１】
この場合、例えば、第１のシリアル信号を変調する場合の搬送波周波数と、第２のシリアル信号を変調する場合の搬送波周波数とが異なるようにすればよい。この場合、搬送波として、例えば、周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波を用いるようにする。このようにすることで、例えば、十分に周波数の間隔が大きい複数の搬送波によりシリアル信号を変調することができ、ケーブル１３上で多重化されたときの干渉を回避することが可能となる。
【００６２】
例えば、図５に示されるように、ケーブル１３上に複数の信号が多重化されるようにすればよい。図５の例では、ミリ波の搬送波により変調された第１のシリアル信号の波形１０１−１、ミリ波の搬送波により変調された第２のシリアル信号の波形１０１−２、ミリ波の搬送波により変調された第３のシリアル信号の波形１０１−３、および、ミリ波の搬送波により変調された第３のシリアル信号の波形１０１−３が示されている。
【００６３】
複数のシリアル信号が変調されて多重化されるようにする場合、送信側コネクタ１１のＲＦチップ２３−１に多重化部を設け、受信側コネクタ１２のＲＦチップ２３−２にバンドパスフィルタを設けるようにすればよい。
【００６４】
図６は、図５に示したフレキシブルフラットケーブル１０の機能的構成例を示すブロック図である。図６の構成の場合、ミリ波の搬送波により変調された第１のシリアル信号乃至ミリ波の搬送波により変調された第３のシリアル信号が多重化されて伝送されるようになされている。
【００６５】
図６の例では、送信側コネクタ１１に、並直変換部４１−１乃至並直変換部４１−３、符号化部４４−１乃至符号化部４４−３、変調部４２−１乃至変調部４２−３、および多重化部４６が設けられている。並直変換部４１−１乃至並直変換部４１−３および符号化部４４−１乃至符号化部４４−３は、ＢＢチップ２２−１の機能として実現され、変調部４２−１乃至変調部４２−３および多重化部４６は、ＲＦチップ２３−１の機能として実現される。
【００６６】
並直変換部４１−１乃至並直変換部４１−３のそれぞれは、パラレル信号をシリアル信号に変換する。例えば、並直変換部４１−１により第１のシリアル信号が生成され、並直変換部４１−２により第２のシリアル信号が生成され、並直変換部４１−３により第３のシリアル信号が生成される。
【００６７】
符号化部４４−１乃至符号化部４４−３のそれぞれは、並直変換部４１−１乃至並直変換部４１−３のそれぞれから出力される第１のシリアル信号乃至第３のシリアル信号を、８ｂ／１０ｂ変換により符号化する。
【００６８】
変調部４２−１乃至変調部４２−３のそれぞれは、符号化部４４−１乃至符号化部４４−３からそれぞれ出力された、符号化された第１のシリアル信号乃至符号化された第３のシリアル信号を搬送波によって変調する。なお、同図では、搬送波周波数の信号を発生するＰＬＬは図示が省略されているが、変調部４２−１乃至変調部４２−３のそれぞれには、ミリ波帯の周波数であって、それぞれ異なる周波数の第１の搬送波信号乃至第３の搬送波信号が供給されるようになされている。
【００６９】
多重化部４６は、変調部４２−１乃至変調部４２−３から出力された、変調された第１のシリアル信号乃至変調された第３のシリアル信号を多重化し、高周波信号を生成する。
【００７０】
また、図６の例では、受信側コネクタ１２に、直並変換部５１−１乃至直並変換部５１−３、復号部５４−１乃至復号部５４−３、復調部５２−１乃至復調部５２−３、およびＢＰＦ（Band-Pass Filter）５６−１乃至ＢＰＦ５６−３が設けられている。直並変換部５１−１乃至直並変換部５１−３および復号部５４−１乃至復号部５４−３は、ＢＢチップ２２−２の機能として実現され、復調部５２−１乃至復調部５２−３およびＢＰＦ５６−１乃至ＢＰＦ５６−３は、ＲＦチップ２３−２の機能として実現される。
【００７１】
ＢＰＦ５６−１乃至ＢＰＦ５６−３のそれぞれは、受信した高周波信号のうちの所定の周波数成分を抽出する。これにより、例えば、第１の搬送波信号乃至第３の搬送波信号に対応する周波数成分がそれぞれ抽出される。これにより、多重化部４６により多重化された信号が分離されたことになる。
【００７２】
復調部５２−１乃至復調部５２−３のそれぞれは、ＢＰＦ５６−１乃至ＢＰＦ５６−３からそれぞれ出力された各周波数成分の信号をベースバンド周波数のシリアル信号に復調する。なお、同図では、搬送波周波数の信号を発生するＰＬＬは図示が省略されているが、復調部５２−１乃至復調部５２−３のそれぞれには、ミリ波帯の周波数であって、それぞれ異なる周波数の第１の搬送波信号乃至第３の搬送波信号が供給されるようになされている。
【００７３】
復号部５４−１乃至復号部５４−３のそれぞれは、復調部５２−１乃至復調部５２−３からそれぞれ出力される信号を、８ｂ／１０ｂ変換の逆変換により復号する。
【００７４】
直並変換部５１−１乃至直並変換部５１−３のそれぞれは、復号部５４−１乃至復号部５４−３からそれぞれ出力されるシリアル信号をパラレル信号に変換する。
【００７５】
図６のようにすることで、複数のシリアル信号を多重化して１つのケーブル１３により伝送することが可能となる。このようにすることで、例えば、さらなる並列化が可能となり、さらに大容量（例えば、１０Ｇｂｐｓ以上）のデータ伝送が可能となる。
【００７６】
なお、伝送容量を１０Ｇｂｐｓ以上とするためには、搬送波の周波数は、３０乃至３００ＧＨｚとすることが望ましい。
【００７７】
送信側コネクタ１１における変調では、通常、ＡＳＫ（Amplitude Shift Keying）変調が用いられる。ＡＳＫ変調された信号において、良好なＳＩを維持するためには、例えば、図７に示されるように、１ＵＩ（Unit Interval）の中にロジックレベルを３点以上有することが望ましい。サンプリングポイントが２点以下となると、データリカバリーの際の信頼度を高めることが難しいからである。
【００７８】
図７は、横軸が時間、縦軸が信号レベルとされ、高周波信号の波形の振幅が示されている。図７の例では、ロジックレベル（“０”または“１”）を判定するために、３周期分の信号が用いられている。この場合、１０Ｇｂｐｓのベースバンド信号を伝送するためには、３０ＧＨｚ以上の搬送波の周波数が必要となる。
【００７９】
また、実用的な搬送波の周波数として、現在では、３００ＧＨｚ程度が限界である。例えば、３００ＧＨｚを越える領域に対応する電気配線材料、低損失を実現する技術や部材の入手は困難だからである。
【００８０】
また、３０乃至３００ＧＨｚのミリ波帯の搬送波周波数を用いることで、例えば、従来のフレキシブルフラットケーブルを用いる伝送経路よりも、幅が細く、厚みを薄くすることができ、最小曲げ半径を低減することも可能となる。
【００８１】
高周波信号の伝送路に必要な金属膜厚は、表皮効果により周波数の増加とともに薄くなる。例えば、銅配線の場合、３０ＧＨｚでの表皮厚は０.４μｍ程度なので、金属膜厚は０.８μｍあればよい。従って、本技術における搬送周波数領域では、多重化された高周波信号の伝送路において、金属層厚を1μm以下とする設計が可能になる。上述したように、ケーブル１３の誘電層１３ａは、有機基板と同様の柔らかい材料で構成されるので、金属層１３ｂの厚みを薄くするほど、ケーブル１３の柔軟性を高めることができる。
【００８２】
本技術では、ミリ波帯の搬送波周波数を用いるので、金属層１３ｂの厚みを１μｍ以下とする設計が可能になり、高い柔軟性を得ることができる。
【００８３】
また、例えば、ケーブル１３の信号線構造として、高いＥＭＣ（Electro-Magnetic Compatibility）を実現するＳＩＷ（Substrate Integrated Waveguide）構造を採用する場合、ケーブルの外形サイズは多重化する最低周波数（最長波長）によって決められることになる。このため搬送波の周波数が高くなるほど、ケーブルの外形サイズを小さくすることができる。
【００８４】
本技術では、ミリ波帯の搬送波周波数を用いるので、ケーブルの外形サイズ（ケーブルの幅）を小さくすることも可能となる。
【００８５】
また、フレキシブルフラットケーブル１０による最大限の伝送容量を実現するためには、誘電層１３ａが充分に低誘電率かつ低誘電損失の材料によって構成されることが望ましい。なお、上述したように、ケーブル１３の誘電層１３ａは、送信側コネクタ１１の有機多層基板２１−１の有機基板２１−１ａと共有する構成とされているので、有機多層基板２１−１の有機基板２１−１ａも同じ材料で構成する必要がある。
【００８６】
例えば、液晶ポリマー(ＬＣＰ：Liquid Crystal polymer)と呼ばれる材料群は、低誘電率かつ低誘電損失であり、さらに柔軟性にも優れた材料なので、誘電層１３ａの材料として好適と考えられる。例えば、Ｒｏｇｅｒｓ社の３０００シリーズ、クラレ社のベクスターなどは、材料種が豊富で加工プロセスの開発も進んでおり、大量生産に向くと考えられる。
【００８７】
図８は、フレキシブルフラットケーブル１０により１０Ｇｂｐｓでの伝送を行った場合のアイパターンの例を示す図である。図８Ａは、誘電層１３ａの材料としてＬＣＰを用いた場合のアイパターンを示しており、ＬＣＰの誘電率は２.９とされ、誘電正接は０.００２とされる。図８Ｂは、誘電層１３ａの材料としてポリイミド（ＰＩ：polyimide）を用いた場合のアイパターンを示しており、ＰＩの誘電率は３.４とされ、誘電正接は０.０２とされる。
【００８８】
図８Ｂと比較して、図８Ａのアイパターンは開口部が大きくなっており、誘電層１３ａの材料としてＬＣＰを用いることで、大容量伝送時のＳＩを良好にすることが可能となることが分かる。
【００８９】
図８より、本技術を適用したフレキシブルフラットケーブル１０のケーブル１３の誘電層１３ｂの材料は、誘電率が３.５未満であり、誘電正接が０.００３未満とされることが望ましい。
【００９０】
ところで、基板間の伝送路においては、信号だけでなく電源の供給も行われることがある。本技術を適用したフレキシブルフラットケーブル１０においても、やはり信号線だけでなく電源線を含める構成とすることが望ましい。しかし、微弱な信号電圧を伝送する信号線の近辺に電源線を配置すると、ノイズが発生することが懸念される。
【００９１】
フレキシブルフラットケーブル１０は、例えば、上述したように、ＳＩＷ（Substrate Integrated Waveguide）構造を採用することにより、高いＥＭＣ（Electro-Magnetic Compatibility）を実現できるので、ノイズの発生を抑止して電源線を含める構成とすることが可能である。
【００９２】
図９は、本技術を適用したフレキシブルフラットケーブル１０におけるケーブル１３の構成例を説明する断面図である。
【００９３】
図９Ａは、ケーブル１３にＳＩＷ構造を採用した場合の例を示す断面図である。同図に示されるように、ケーブル１３の図中左側が信号線用の領域とされ、図中右側が電源線用の領域とされる。この場合、ケーブル１３の誘電層は、誘電層１３ａ−１と誘電層１３ａ−２の２層により構成される。誘電層１３ａ−１および誘電層１３ａ−２は、それぞれ有機多層基板２１−１の中の２つの層を構成する有機基板と共有されることになる。
【００９４】
信号線用の領域には上部ＧＮＤ１３ｂ−１、ＴＨ（スルーホール）１３ｂ−２、下部ＧＮＤ１３ｂ−３が設けられている。また、電源線用の領域には、電源芯線１３ｂ−４が設けられている。図９Ａの構成の場合、上部ＧＮＤ１３ｂ−１乃至電源芯線１３ｂ−４によって金属層１３ｂが構成されることになる。
【００９５】
なお、図９Ａの構成の場合、金属層１３ｂの中の上部ＧＮＤ１３ｂ−１のみがＲＦチップ２３−１の高周波信号の出力端子に直接接続される。換言すれば、ケーブル１３の金属層１３ｂのうち、上部ＧＮＤ１３ｂ−１は、ＲＦチップ２３−１の高周波信号出力端子とシームレスに接続される。
【００９６】
図９Ａに示されるように、ケーブル１３にＳＩＷ構造を採用することにより、例えば、同軸線と同等以上のＥＭＣを得ることができるので、フレキシブルフラットケーブル１０において、ノイズの発生を抑止して電源線を含めることが可能となる。
【００９７】
あるいはまた、図９Ｂに示される構造が採用されるようにしてもよい。図９Ｂは、ケーブル１３にＳＬ構造を採用した場合の例を示す断面図である。同図に示されるように、ケーブル１３の図中左側が信号線用の領域とされ、図中右側が電源線用の領域とされる。この場合、ケーブル１３の誘電層は、誘電層１３ａ−１と誘電層１３ａ−２の２層により構成される。誘電層１３ａ−１および誘電層１３ａ−２は、それぞれ有機多層基板２１−１の中の２つの層を構成する有機基板と共有されることになる。
【００９８】
図９Ｂの場合、信号線用の領域には上部ＧＮＤ１３ｂ−１、信号芯線１３ｂ−５、下部ＧＮＤ１３ｂ−３が設けられている。また、電源線用の領域には、電源芯線１３ｂ−４が設けられている。図９Ａの構成の場合、上部ＧＮＤ１３ｂ−１乃至信号芯線１３ｂ−５によって金属層１３ｂが構成されることになる。
【００９９】
図９Ｂに示されるようなＳＬ構造を採用することにより、例えば、ＳＩＷと比較するとＥＭＣが低下するものの、フレキシブルフラットケーブル１０において、ノイズの発生を抑止して電源線を含めることが可能となる。
【０１００】
なお、図９Ｂの構成の場合、上部ＧＮＤ１３ｂ−１がＲＦチップ２３−１の高周波信号の出力端子に直接接続される。換言すれば、ケーブル１３の金属層１３ｂのうち、上部ＧＮＤ１３ｂ−１は、ＲＦチップ２３−１の高周波信号出力端子とシームレスに接続される。しかし、図９Ｂの構成の場合、信号芯線１３ｂ−５は、ＲＦチップ２３−１の高周波信号出力端子とシームレスに接続されない。
【０１０１】
従って、図９Ｂの場合、図９Ａの構成と比較すると、例えば、高周波信号が送信側コネクタ１１とケーブル１３との接続部分で反射する可能性が高くなるので、ＳＩはやや低下する。
【０１０２】
図９Ａおよび図９Ｂの例では、電源芯線１３ｂ−４が１本となる構成が示されているが、複数電圧を供給する複数の電源芯線が設けられるようにしてもよい。
【０１０３】
図１０は、本技術を適用したフレキシブルフラットケーブル１０のさらに別の機能的構成例を示すブロック図である。
【０１０４】
この例では、送信側コネクタ１１には、並直変換部４１、変調部４２、ＰＬＬ４３、符号化部４４、およびＤＣ−ＤＣコンバータ４８が設けられている。また、受信側コネクタ１２には、直並変換部５１、復調部５２、および復号部５４が設けられている。
【０１０５】
ＤＣ−ＤＣコンバータ４８は、直流電源電圧を変換するようになされている。ＤＣ−ＤＣコンバータ４８は、例えば、５Ｖの電源電圧の供給を受けて、１.１Ｖ、１.３Ｖ、および２.５Ｖの電源電圧に変換して出力する。また、ＤＣ−ＤＣコンバータ４８は、並直変換部４１、変調部４２、ＰＬＬ４３、および符号化部４４のそれぞれに、必要となる電源電圧を供給する。
【０１０６】
ＤＣ−ＤＣコンバータ４８から出力される、例えば、１.１Ｖ、１.３Ｖ、および２.５Ｖの電源電圧は、それぞれ別々の電源芯線を介して受信側コネクタ１２に伝送され、直並変換部５１、復調部５２、および復号部５４のそれぞれに供給される。
【０１０７】
このとき、例えば、１.１Ｖ、１.３Ｖ、および２.５Ｖの電源電圧は、３つの電源芯線が配置された構造であって、図９Ａまたは図９Ｂを参照して上述したものと同様の構成を採用したケーブル１３を介して伝送されることになる。
【０１０８】
図１１は、本技術を適用したフレキシブルフラットケーブル１０のさらに別の機能的構成例を示すブロック図である。
【０１０９】
この例では、送信側コネクタ１１には、並直変換部４１、変調部４２、およびＰＬＬ４３が設けられている。並直変換部４１は、ＢＢチップ２２−１の機能として実現され、変調部４２、およびＰＬＬ４３は、ＲＦチップ２３−１の機能として実現される。また、受信側コネクタ１２には、直並変換部５１、復調部５２、分離部５５、およびＩＬＯ（インジェクションロック）５９が設けられている。
【０１１０】
ＩＬＯ５９は、受信側コネクタ１２における搬送波周波数の信号を発生させるものとされ、位相雑音を除去して送信側コネクタ１１のＰＬＬ４３で発生された信号の周波数に正確に同期した信号を発生させることができる。
【０１１１】
図１１に示されるような構成を採用することにより、送受信回路間でクロック周波数の整合性が増ことになる。このようにすることで、例えば、高精度の発振器（ＰＬＬ）を受信側コネクタ１２の内部に実装することなく、送受信回路間でクロック周波数の整合性を向上させることができる。また、このようにすることで、例えば、高精度の発振器を受信側コネクタ１２の内部に実装する場合と比較して、実装面積を小さくすることが可能となる。
【０１１２】
以上に示される実施の形態においては、高周波信号が送信側コネクタ１１（または、受信側コネクタ１２）とケーブル１３との接続部分で反射することなどによるノイズを抑制することができ、ＳＩを向上させることができる。このような効果を得るためには、ＲＦチップ２３−１の出力端子（または、ＲＦチップ２３−２の入力端子）とケーブル１３の先端とが近接し、かつ直線上に配置されていることが望ましい。このようにすることで、金属配線の屈曲部で生じるリターンロスが無く、誘電層１３ａを、有機多層基板２１−１の一部と共有することによるＳＩの向上効果を最大化することができるからである。
【０１１３】
図１２は、ＲＦチップ２３−１の出力端子とケーブル１３の先端との位置関係を説明する図である。
【０１１４】
図１２Ａの例では、図中縦方向にＢＢチップ２２−１とＲＦチップ２３−１が並べて配置されている。そして、ケーブル１３は、図中横方向に延在するように配置されており、ケーブル１３の図中左側の先端部が、ＲＦチップ２３−１における高周波信号の出力端子（信号パッド）２３−１ａに接続されている。すなわち、ケーブル１３の金属層１３ｂは、図中横方向の直線的に配置され、その先端が出力端子２３−１ａに接続されている。
【０１１５】
図１２Ｂの例では、ＢＢチップ２２−１とＲＦチップ２３−１の機能を一体化させたチップ（ＲＦ／ＢＢ混載チップ）２５−１が用いられている。そして、ケーブル１３は、図中横方向に延在するように配置されており、ケーブル１３の図中左側の先端部が、ＲＦ／ＢＢ混載チップ２５−１における高周波信号の出力端子２５−１ａに接続されている。すなわち、ケーブル１３の金属層１３ｂは、図中横方向の直線的に配置され、その先端が出力端子２５−１ａに接続されている。
【０１１６】
ここでは、送信側コネクタ１１のＲＦチップ２３−１とケーブル１３の先端との位置関係を説明したが、受信側コネクタ１２のＲＦチップ２３−２とケーブル１３の先端との位置関係も同様とされる。
【０１１７】
なお、分かり易くするために、図１２Ａおよび図１２Ｂでは、金属層１３ｂの図中左側の端部がＲＦチップ２３−１またはＲＦ／ＢＢ混載チップ２５−１の上に位置しているように示されているが、実際には、金属層１３ｂの図中左側の端部はＲＦチップ２３−１またはＲＦ／ＢＢ混載チップ２５−１の下に位置するので、上からは見えない位置となる。また、出力端子（信号パッド）２３−１ａは、実際には有機多層基板２１の表面に配置されていることになる。
【０１１８】
例えば、図１２Ａまたは図１２Ｂに示されるように、各チップとケーブルを配置することにより、金属配線の屈曲部で生じるリターンロスが無く、誘電層１３ａを、有機多層基板２１−１の一部と共有することによるＳＩの向上効果を最大化することができる。
【０１１９】
また、例えば、図１２に示されるように、各チップとケーブルを配置することが可能であれば、コネクタの形状は自在に変更することができる。
【０１２０】
図１３は、本技術を適用したフレキシブルフラットケーブル１０の送信側コネクタ１１および受信側コネクタ１２の他の形状を示す図である。
【０１２１】
図１３Ａの場合、送信側コネクタ１１および受信側コネクタ１２の入力端子３１−１および出力端子３１−２において、複数の金属製の端子がケーブル１３の延在する方向と同じ方向に並列に配置されている。図１３Ａの場合、送信側コネクタ１１および受信側コネクタ１２の入力端子３１−１および出力端子３１−２は、いずれも図中下側に設けられている。
【０１２２】
図１３Ｂの場合、送信側コネクタ１１および受信側コネクタ１２の入力端子３１−１および出力端子３１−２において、複数の金属製の端子がケーブル１３の延在する方向と同じ方向に並列に配置されている。図１３Ｂの場合、送信側コネクタ１１の入力端子３１−１は図中下側に設けられ、受信側コネクタ１２の出力端子３１−２は図中上側に設けられている。
【０１２３】
図１３Ｃの場合、送信側コネクタ１１および受信側コネクタ１２の入力端子３１−１および出力端子３１−２において、複数の金属製の端子が行列状に配置されている。
【０１２４】
図１３Ａまたは図１３Ｂの場合、入力端子３１−１および出力端子３１−２の配置がＬＧＡ(Land grid array)となり、図１３Ｃの場合、入力端子３１−１および出力端子３１−２の配置がＢＧＡ(Ball grid array)となる。
【０１２５】
以上において説明したように、本技術によれば、実装領域を増大させることなく、高品質な高速通信を実現することができる。
【０１２６】
すなわち、高いフレキシブル性により、設計の自由度を高めることができる。さらに、高いＥＭＣが確保されており、絶縁を気にする必要がないのでシールド部品の実装が不要となる。その結果、実装領域を削減しつつ、データ容量を確保できる。つまり、伝送容量当たりの配線体積が小さくなり、実装領域を小さくすることができる。
【０１２７】
なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１２８】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１２９】
なお、本技術は以下のような構成も取ることができる。
【０１３０】
（１）
第１のコネクタと、
第２のコネクタと、
前記第１のコネクタおよび前記第２のコネクタを接続するケーブルとを備え、
前記第１のコネクタおよび前記第２のコネクタのそれぞれは、少なくとも１層以上の有機基板を有し、
前記ケーブルは、誘電層および金属層を有し、
前記第１のコネクタおよび前記第２のコネクタの前記有機基板の一部を延在させることで、前記ケーブルの誘電層が形成され、
前記ケーブルの金属層の先端が、前記第１のコネクタおよび前記第２のコネクタの前記有機基板上に配置されたチップの出力端子に直接接続される
信号伝送ケーブル。
（２）
前記第１のコネクタおよび前記第２のコネクタのそれぞれは、複数の信号を並列に入力または出力する入力端子または出力端子を有し、
前記第１のコネクタが、
前記並列に入力された複数の信号であるパラレル信号をシリアル信号に変換する並直変換部と、
前記シリアル信号を搬送波により変調して高周波信号を生成する変調部とを備え、
前記第２のコネクタが、
前記高周波信号を復調して前記シリアル信号を生成する復調部と、
前記シリアル信号を前記パラレル信号に変換する直並変換部とを備え、
前記ケーブルの金属層の先端のうちの一方が、前記変調部を構成するチップにおける前記高周波信号の出力端子に直接接続され、
前記ケーブルの金属層の先端のうちの他方が、前記復調部を構成するチップにおける前記高周波信号の入力端子に直接接続される
（１）に記載の信号伝送ケーブル。
（３）
前記ケーブルの長手方向の延長線上に、前記変調部を構成するチップにおける前記高周波信号の出力端子および前記復調部を構成するチップにおける前記高周波信号の入力端子がそれぞれ配置されている
（２）に記載の信号伝送ケーブル。
（４）
前記搬送波の周波数が３０ＧＨｚ乃至以上とされる
（２）または（３）に記載の信号伝送ケーブル。
（５）
前記ケーブルの誘電層の誘電率が３.５未満であり、誘電正接が０.００３未満とされる
（４）に記載の信号伝送ケーブル。
（６）
前記高周波信号における１ＵＩ（Unit Interval）の中にロジックレベルを３点以上有する
（４）または（５）に記載の信号伝送ケーブル。
（７）
前記第１のコネクタは、
前記並直変換部および前記変調部をそれぞれ複数有するとともに、
前記複数の変調部のそれぞれの搬送波周波数を異ならせることで、複数の前記高周波信号を前記ケーブル上に多重化して送出する多重化部をさらに備え、
前記第２のコネクタは、
前記復調部および前記直並変換部をそれぞれ複数有するとともに、
前記ケーブル上に多重化された複数の高周波信号を分離して抽出するバンドパスフィルタをさらに備える
（２）乃至（６）のいずれかに記載の信号伝送ケーブル。
（８）
前記ケーブルが、ＳＩＷ（Substrate Integrated Waveguide）構造とされる
（１）乃至（７）のいずれかに記載の信号伝送ケーブル。
（９）
前記ケーブルには、
前記高周波信号を伝送するための信号線用の領域と、電源電圧を伝送するための電源線用の領域が設けられる
（１）乃至（８）のいずれかに記載の信号伝送ケーブル。
（１０）
前記第１のコネクタに電源電圧を供給する電源供給部が設けられ、
前記第２のコネクタは、前記ケーブルを介して前記第１のコネクタから伝送された電源電圧により駆動する
（９）に記載の信号伝送ケーブル。
【符号の説明】
【０１３１】
１０  フレキシブルフラットケーブル，  １１  送信側コネクタ，  １２  受信側コネクタ，  １３  ケーブル，  ２１  有機多層基板，  ２２−１  ＢＢチップ，  ２２−２  ＢＢチップ，  ２３−１  ＲＦチップ，  ２３−２  ＲＦチップ，  ４１  並直変換部，  ４２  変調部，  ４３  ＰＬＬ，  ４４  符号化部，  ４６  多重化部，  ４８  ＤＣ−ＤＣコンバータ，  ５１  直並変換部，  ５２  復調部，  ５３  ＰＬＬ，  ５４  復号部，  ５５  分離部，  ５６−１乃至５６−３  ＢＰＦ，  ５９  ＩＬＯ
【図１】
2014160929.tif 000003
【図２】
2014160929.tif 000004
【図３】
2014160929.tif 000005
【図４】
2014160929.tif 000006
【図５】
2014160929.tif 000007
【図６】
2014160929.tif 000008
【図７】
2014160929.tif 000009
【図８】
2014160929.tif 000010
【図９】
2014160929.tif 000011
【図１０】
2014160929.tif 000012
【図１１】
2014160929.tif 000013
【図１２】
2014160929.tif 000014
【図１３】
2014160929.tif 000015