(57)【要約】【課題】基準電圧を狙いどおりに設定できる数を多くし、連続的なパターンで変化させられる範囲を広くする。【解決手段】第一開閉器群１１の第一開閉器Ｑ１，Ｑ２，Ｑ３に第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３を個別に直列に接続した各直列回路と、第一抵抗器Ｒｂとを全て並列に接続して第一の分圧用抵抗回路１０を構成し、第二開閉器群２１の第二開閉器Ｑａ，Ｑｂ，Ｑｃに第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３を個別に直列に接続した各直列回路と、第二抵抗器Ｒｔとを全て並列に接続して第二の分圧用抵抗回路２０を構成する。各第一開閉器Ｑ１，Ｑ２，Ｑ３と各第二開閉器Ｑａ，Ｑｂ，Ｑｃとは互いに対を成し、互いに排他的に開閉するように論理構成される。電源端子１と接地端子ＧＮＤとの間に第一の分圧用抵抗回路１０と第二の分圧用抵抗回路２０とを直列に接続し、接続点Ｐからの分圧電圧を基準電圧Ｖrefとする。【選択図】    図１
2014059746.tif 000002
【特許請求の範囲】
【請求項１】
第一開閉器群を構成する複数の第一開閉器にそれぞれ複数の第一抵抗器を個別に直列に接続した各直列回路と、別の第一抵抗器とを全て並列に接続して第一の分圧用抵抗回路を構成するとともに、
第二開閉器群を構成する複数の第二開閉器にそれぞれ複数の第二抵抗器を個別に直列に接続した各直列回路と、別の第二抵抗器とを全て並列に接続して第二の分圧用抵抗回路を構成し、
前記第一開閉器群を構成する複数の各第一開閉器と前記第二開閉器群を構成する複数の各第二開閉器とは互いに対を成し、同一の信号によって動作する前記第一開閉器とそれに対応する前記第二開閉器とは互いに排他的に開閉するように論理構成され、
電源端子と接地端子との間に前記第二の分圧用抵抗回路と前記第一の分圧用抵抗回路とを直列に接続し、
該第二の分圧用抵抗回路と第一の分圧用抵抗回路との接続点から得られる分圧電圧を基準電圧として出力する
ことを特徴とする基準電圧設定回路。
【請求項２】
第一開閉器群を構成する複数の第一開閉器にそれぞれ複数の第一抵抗器を個別に直列に接続した各直列回路を、全て並列に接続して第一の分圧用抵抗回路を構成するとともに、
第二開閉器群を構成する複数の第二開閉器にそれぞれ複数の第二抵抗器を個別に直列に接続した各直列回路と、別の第二抵抗器とを全て並列に接続して第二の分圧用抵抗回路を構成し、
前記第一開閉器群を構成する複数の各第一開閉器と前記第二開閉器群を構成する複数の各第二開閉器とは互いに対を成し、同一の信号によって動作する前記第一開閉器とそれに対応する前記第二開閉器とは互いに排他的に開閉するように論理構成され、
電源端子と接地端子との間に前記第二の分圧用抵抗回路と前記第一の分用圧抵抗回路とを直列に接続し、
該第二の分圧用抵抗回路と第一の分圧用抵抗回路との接続点から得られる分圧電圧を基準電圧として出力する
ことを特徴とする基準電圧設定回路。
【請求項３】
第一開閉器群を構成する複数の第一開閉器にそれぞれ複数の第一抵抗器を個別に直列に接続した各直列回路と、別の第一抵抗器とを全て並列に接続して第一の分圧用抵抗回路を構成するとともに、
第二開閉器群を構成する複数の第二開閉器にそれぞれ複数の第二抵抗器を個別に直列に接続した各直列回路を、全て並列に接続して第二の分圧用抵抗回路を構成し、
前記第一開閉器群を構成する複数の各第一開閉器と前記第二開閉器群を構成する複数の各第二開閉器とは互いに対を成し、同一の信号によって動作する前記第一開閉器とそれに対応する前記第二開閉器とは互いに排他的に開閉するように論理構成され、
電源端子と接地端子との間に前記第二の分圧用抵抗回路と前記第一の分圧用抵抗回路とを直列に接続し、
該第二の分圧用抵抗回路と第二の分圧用抵抗回路との接続点から得られる分圧電圧を基準電圧として出力する
ことを特徴とする基準電圧設定回路。
【請求項４】
前記複数の各第一開閉器にそれぞれ直列に接続された前記各第一抵抗器の抵抗値は、それぞれ異なる抵抗値であって、一番小さい抵抗値をＲ0 としたとき、
Ｒ0×２n−1  （nは１以上の正の整数）
の計算式により順に求まる各値又はその各値に近似する抵抗値であり、
前記複数の各第二開閉器にそれぞれ直列に接続された前記各第二抵抗器の抵抗値は、それぞれ対を成す前記第一開閉器に直列に接続された前記第一抵抗器の抵抗値と同じ抵抗値である
ことを特徴とする請求項１から３のいずれか一項に記載の基準電圧設定回路。
【請求項５】
前記第一開閉器群が３個の前記第一開閉器で、前記第二開閉器群が３個の前記第二開閉器で、それぞれ構成され、
第一信号により動作する第一開閉器に直列に接続する第一抵抗器と、該第一開閉器と対をなす第二開閉器に直列に接続する第二抵抗器は、それぞれ同じ所定抵抗値の２個の抵抗器が並列に接続されて構成され、
第二信号により動作する第一開閉器に直列に接続する第一抵抗器と、該第一開閉器と対をなす第二開閉器に直列に接続する第二抵抗器は、それぞれ前記所定抵抗値の１個の抵抗器で構成され、
第三信号により動作する第一開閉器に直列に接続する第一抵抗器と、該第一開閉器と対をなす第二開閉器に直列に接続する第二抵抗器は、それぞれ前記所定抵抗値の２個の抵抗器が直列に接続されて構成された
ことを特徴とする請求項１から３のいずれか一項に記載の基準電圧設定回路。
【請求項６】
請求項１から５のいずれか一項に記載の基準電圧設定回路、ステッピングモータを駆動するドライバ回路と、前記基準電圧設定回路から出力される基準電圧と前記ドライバ回路による駆動電流の検出信号とに基づいて、前記ドライバ回路を制御する回路とを備えたことを特徴とするステッピングモータ駆動回路。
【請求項７】
請求項６に記載のステッピングモータ駆動回路と、該ステッピングモータ駆動回路によって駆動されるステッピングモータと、原稿の画像を読み取る画像読取部とを備え、
前記画像読取部による画像読取時に、原稿の搬送又は読取光学系の移動が前記ステッピングモータの回転によってなされることを特徴とする画像読取装置。
【請求項８】
請求項７に記載の画像読取装置と、該画像読取装置が読み取った画像データに基づいて記録媒体に画像を形成する画像形成部とを備えたことを特徴とする画像形成装置。
【請求項９】
請求項６に記載のステッピングモータ駆動回路と、該ステッピングモータ駆動回路によって駆動されるステッピングモータと、記録媒体に画像を形成するための画像形成部とを備え、
該画像形成部における像担持体の移動又は記録媒体の搬送が、前記ステッピングモータの回転によってなされることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源電圧を分圧して基準電圧を設定する基準電圧設定回路、その基準電圧に応じてステッピングモータを駆動するステッピングモータ駆動回路、並びにそのステッピングモータ駆動回路とステッピングモータとを設けた画像読取装置、及び画像形成装置に関する。
【背景技術】
【０００２】
ステッピングモータ（ステップモータ又はパルスモータとも称される）は、パルス信号を与えることによって、決められたステップ単位で一定角度ずつ回転するモータである。そのため、ステッピングモータは、フィードバック制御なしで被駆動部材に所望の動きをさせることができる。
その特徴を生かして、今日では産業用ロボット等の各種産業機器、画像読取装置や複写機、ファクシミリ装置等の事務用機器、電子時計やデジタルカメラ等の民生機器など、あらゆる分野でステッピングモータが使用されている。
【０００３】
このようなステッピングモータを駆動するためのステッピングモータ駆動回路は、用途に応じて種々のタイプがあるが、例えば特許文献１には、その一例が開示されている。
そのステッピングモータ駆動回路は、可変基準電源部で、複数の抵抗器の組み合わせによって分圧比を変更して基準電圧を設定し、その基準電圧とドライバ回路による駆動電流の検出値とに基づいて、２相励磁式のステッピングモータの駆動電流を制御するようにしている。
【０００４】
ステッピングモータの駆動電流を設定方法としては、デジタル・アナログ・コンバータ
（ＤＡＣ）を用いてデジタル値で設定する方法もある。その場合、ＣＰＵが備えるＤＡＣポートを使うか、専用のＤＡＣ用ＩＣを使うことになるが高価になる。
そのため、一般的には安価に実現できるので、特許文献1に記載されているように、分圧比を切り替えて基準電圧（アナログ電圧）を設定する回路が主流である。
分圧比を切り替える方法としては、可変抵抗器を用いる方法や、オープンコレクタ出力の複数の開閉器（トランジスタ等）を用いて、信号パターンに応じて分圧比を可変する方法等が知られている。
【０００５】
図１８は、従来の基準電圧設定回路の一例を示す回路図であり、複数の開閉器を用いて分圧比を切り替えて基準電圧を設定する回路である。
この基準電圧設定回路は、開閉器群１０１を構成する３個のＮＰＮトランジスタによる開閉器Ｑ１〜Ｑ３に、それぞれ抵抗器群１０２の抵抗器Ｒ１，Ｒ２，Ｒ３を個別に直列に接続した各直列回路と、別の抵抗器Ｒｂとを全て並列に接続して、分圧用抵抗回路１００を構成している。さらに、電源端子１と接地端子ＧＮＤとの間に、１個の抵抗器Ｒｔとこの分圧用抵抗回路１００とを直列に接続し、その抵抗器Ｒｔと分圧用抵抗回路１００の抵抗器Ｒｂとの接続点Ｐから得られる分圧電圧を、基準電圧Ｖref として出力する。
【０００６】
そして、制御信号である第一の信号Ｓ１、第二の信号Ｓ２、及び第三の信号Ｓ３を、それぞれシュミットトリガ・インバータＳＴＩ１，ＳＴＩ２，ＳＴＩ３を通して反転させた信号によって、開閉器群１０１を構成する各開閉器Ｑ１〜Ｑ３をそれぞれ、開閉（オン／オフ）制御する。
この例では、各信号Ｓ１〜Ｓ３がローレベルＬのときに、各開閉器Ｑ１〜Ｑ３がオンになり、各信号Ｓ１〜Ｓ３がハイレベルＨのときに、各開閉器Ｑ１〜Ｑ３がオフになる。
それによって、分圧用抵抗回路１００の抵抗器群１０２の抵抗値を変化させ、抵抗器Ｒｔと分圧用抵抗回路１００による分圧回路の分圧比を切り替え、電源電圧Ｖccを分圧した接続点Ｐの電圧を基準電圧Ｖref として設定する。
【０００７】
この回路では、開閉器群１０１を構成する開閉器の数をｎ個とすると、２ｎ通りの開閉器の開閉パターンがあるにもかかわらず、実際にはｎ＋１通りの場合しか意図した設定値を得られない可能性がある。
図１８の例では、ｎ＝３であるから、開閉器Ｑ１〜Ｑ３の開閉パターンは２３で８通りであり、各抵抗器Ｒｂ，Ｒ１，Ｒ２，Ｒ３の抵抗値を選択する場合は次のようになる。
【０００８】
まず、全ての開閉器Ｑ１〜Ｑ３がオフのときにおける基準電圧が狙いの電圧値となるように、抵抗器Ｒｂの抵抗値を設定する。次に、第一信号Ｓ１によって開閉される開閉器Ｑ１に接続した抵抗器Ｒ１の抵抗値として、その開閉器Ｑ１だけがオンした場合の基準電圧が、ある設計の狙いの電圧値になる抵抗値を選択する。
同様に、第二信号Ｓ２によって開閉される開閉器Ｑ２に接続した抵抗器Ｒ２の抵抗値として、その開閉器Ｑ２だけがオンした場合の基準電圧がある設計の狙いの電圧値になる抵抗値を選択する。第三信号Ｓ３によって開閉される開閉器Ｑ３に接続した抵抗器Ｒ３の抵抗値も同様に選択する。
【０００９】
このようにすれば、開閉器Ｑ１〜Ｑ３の４通りの開閉パターンについては、設計の狙いどうりの基準電圧が得られることになる。しかし、その他の開閉パターンについては出来高（上述の選択の結果次第）の設定になってしまうため、８通りの開閉パターンがあるにもかかわらず、上記以外の４通りの開閉パターンにより設定される基準電圧Ｖrefは狙い通りの設定にならず、使うことができない可能性が出てくる。
【００１０】
表１は、図１８に示した基準電圧設定回路による開閉器Ｑ１〜Ｑ３の８通りの開閉パターンと、それぞれ○印の開閉パターンのときの各抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒｂの抵抗値算出式を示している。パターンＮｏ．1〜８は、８通りの各開閉パターンを示す。第一信号から第三信号のＬ，Ｈは、ローレベルをＬ、ハイレベルをＨで示し、各開閉器Ｑ１〜Ｑ３は、この各信号がＬのときにオン、Ｈのときにオフになる。抵抗値算出式におけるＲ１，Ｒ２，Ｒ３，Ｒｂは、同じ符号の各抵抗器の抵抗値を示す。
【００１１】
【表１】
2014059746.tif 000003
【００１２】
ここで、設計上の狙いの基準電圧Ｖrefとして、４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定が要求されている場合、電源電圧Ｖccが５Ｖのとき、各抵抗値をＲｔ＝２７０Ω、Ｒｂ＝１１００Ω、Ｒ１＝７２Ω、Ｒ２＝２１５Ω、Ｒ３＝６４０Ω（いずれも公称抵抗値）とすればよい。
このときの各開閉パターンで得られる基準電圧Ｖrefを表２に示す。ただし、抵抗値公差、各開閉器のオン抵抗やトランジスタの温度特性等は考慮しないものとする。
【００１３】
【表２】
2014059746.tif 000004
【００１４】
これを線図にして示すと図１９のようになる。図１９において、横軸の制御信号論理は、表２における第一、第二、第三信号のローレベルＬを“０”、ハイレベルＨを“１”として、その組合せを示す論理値である。例えば、表２におけるパターンＮｏ．１は「ＬＬＬ」であるから“０００”となり、パターンＮｏ．２は「ＬＬＨ」であるから“００１”となる。
表２及び図１９から分かるように、設計上の狙いとした基準電圧Ｖrefである４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定は、パターンＮｏ．８，７，６，４によって行なえる。
しかし、他の４パターンによる基準電圧Ｖrefは出来高であるため、中途半端な電圧である。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
したがって、このような従来の基準電圧設定回路には、次のような問題点がある。
（１）基準電圧の最低値（上記例の場合は図１８における全ての開閉器Ｑ１〜Ｑ３がオンの場合）の値が出来高になってしまう。そのため、待機中の励磁電流を任意の値に決める各抵抗値の組合せを探すのに手間がかかるか、あるいは設計が困難な場合がある。
通常、フェイルセーフの考えから、基板からコネクタ等が抜けた場合、最低電流設定（最低基準電圧）になるようにハード設計される。表２の例では、コネクタ抜けが発生したときの各開閉器の状態を、パターンＮｏ．１により全てオンとなるようにハード設計される。
【００１６】
しかし、このときの基準電圧Ｖrefは０．７５Ｖのような出来高の値となってしまう。
基準電圧の最低値が狙い通りにならないということは、待機時のモータ電流値を所望の値にできないことをも意味する。つまり最低値が高すぎれば過剰に電流を消費し、効率の悪いシステムになってしまう。逆に最低値が低すぎれば、待機中の走行体の位置を保持できず、振動や衝撃等により移動する不都合が生じることになる。
【００１７】
（２）基準電圧Ｖrefの設定が、開閉器の開閉パターン順序に対して、図１９に示したような不連続なパターンになるため、比例的な可変ができない。そのため、ソフト設計上の使い勝手が悪く、かつ設計の柔軟性がなく、仕様変更等に対応できない。例えば、表２において、パターンＮｏ．５（各信号がＨ／Ｌ／Ｌで開閉器Ｑ１〜Ｑ３がオフ／オン／オン）で１．７１Ｖよりも低い設定をしたくても対応できない。
【００１８】
（３）各抵抗器の抵抗値の設定は、基板の部品実装により行われるため、設計の途中あるいは量産後において設定の変更が必要になった場合、ハードの交換が必要になってしまう。使用できる基準電圧の設定値の数が少ないと、抵抗器の抵抗値を変更しなければ対応できなくなる可能性が高くなる。
【００１９】
（４）共通のモータ駆動基板を多種の製品で利用するような場合、製品毎に設定を変える必要が生じるときがある。そのような場合に、製品毎に基板を作り分けなければならなくなると、基板の管理コストが増大する。
もし基板側の変更なしで、信号パターン（開閉パターン）の変更のみで対応できれば、ソフトによる制御変更で済む。しかし、前述のように設定パターンが不連続であり、かつ任意に決められる設定値が少ないと、製品毎に基板を作り分けなければならないことが多くなる。
【００２０】
この発明は上記の問題を解決するためになされたものであり、制御信号の数を増やさずに、狙いどおりに基準電圧を設定できる数を多くし、最低値も所望の電圧値になるようにし、基準電圧を連続的なパターンで変化させられる範囲を広くすることを目的とする。
【課題を解決するための手段】
【００２１】
この発明による基準電圧設定回路は上記の目的を達成するため、第一開閉器群を構成する複数の第一開閉器にそれぞれ複数の第一抵抗器を個別に直列に接続した各直列回路と、別の第一抵抗器とを全て並列に接続して第一の分圧用抵抗回路を構成する。
また、第二開閉器群を構成する複数の第二開閉器にそれぞれ複数の第二抵抗器を個別に直列に接続した各直列回路と、別の第二抵抗器とを全て並列に接続して第二の分圧用抵抗回路を構成する。
上記第一開閉器群を構成する複数の各第一開閉器と上記第二開閉器群を構成する複数の各第二開閉器とは互いに対を成し、同一の信号によって動作する上記第一開閉器とそれに対応する上記第二開閉器とは互いに排他的に開閉するように論理構成される。
そして、電源端子と接地端子との間に上記第一の分圧用抵抗回路と第二の分圧用抵抗回路とを直列に接続し、その第一の分圧用抵抗回路と第二の分圧用抵抗回路との接続点から得られる分圧電圧を基準電圧として出力する。
【発明の効果】
【００２２】
この発明による基準電圧設定回路は、制御信号の数を増やさずに、狙いどおりに基準電圧を設定できる数を多くし、最低値も所望の電圧値になるようにし、基準電圧を連続的なパターンで変化させられる範囲を広くすることができる。
【図面の簡単な説明】
【００２３】
【図１】この発明による基準電圧設定回路の第１実施例を示す回路図である。
【図２】この発明による基準電圧設定回路の第２実施例を示す回路図である。
【図３】この発明による基準電圧設定回路の第３実施例を示す回路図である。
【図４】この発明による基準電圧設定回路の第４実施例を示す回路図である。
【図５】この発明による基準電圧設定回路の第５実施例を示す回路図である。
【００２４】
【図６】図１の実施例による制御信号論理と設定される基準電圧との関係を示す線図ある。
【図７】図２の実施例による制御信号論理と設定される基準電圧との関係を示す線図である。
【図８】図３の実施例による制御信号論理と設定される基準電圧との関係を示す線図である。
【図９】図４の実施例による制御信号論理と設定される基準電圧との関係を示す線図である。
【００２５】
【図１０】基準電圧Ｖrefの設定範囲の区分の一例を示す説明図である。
【図１１】この発明による基準電圧設定回路の第６実施例を示す回路図である。
【図１２】この発明によるステッピングモータ駆動回路の一実施形態を示すブロック図である。
【図１３】ステッピングモータの駆動パターンの一例を示す波形図である。
【図１４】ステッピングモータの駆動パターンの他の例を示す波形図である。
【００２６】
【図１５】この発明による画像読取装置の一実施形態における主に読取光学系の構成を示す概略図である。
【図１６】同じくその画像読取装置の制御系の構成例を示すブロック図である。
【図１７】この発明による画像形成装置の一実施形態の機構部の概略構成を示す全体構成図である。
【図１８】従来の基準電圧設定回路の一例を示す回路図である。
【図１９】図１８に示した基準電圧設定回路による制御信号論理と基準電圧との関係を示す線図である。
【発明を実施するための形態】
【００２７】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
〔基準電圧設定回路の第１実施例〕
まず、この発明による基準電圧設定回路の第１実施例を説明する。図１はその基準電圧設定回路の構成を示す回路図であり、図１８と同等な部分には同一の符号を付している。
【００２８】
この図１に示す基準電圧設定回路は、第一開閉器群１１と第一抵抗器群１２によって第一の分圧用抵抗回路１０を構成している。その第一開閉器群１１は、それぞれＮＰＮトランジスタによる３個の第一開閉器Ｑ１，Ｑ２，Ｑ３からなり、第一抵抗器群１２は４個の第一抵抗器Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３からなる。
そして、第一開閉器群１１の各第一開閉器Ｑ１，Ｑ２，Ｑ３には、それぞれ第一抵抗器群１２の各第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３を個別に直列に接続している。その各直列回路と別の第一抵抗器Ｒｂとを全て並列に接続して、第一の分圧用抵抗回路１０を構成している。
【００２９】
一方、第二開閉器群２１と第二抵抗器群２２によって第二の分圧用抵抗回路２０を構成している。その第二開閉器群２１は、それぞれＰチャネルＭＯＳ
ＦＥＴによる３個の第二開閉器Ｑａ，Ｑｂ，Ｑｃからなり、第二抵抗器群２２は４個の第二抵抗器Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３からなる。
そして、第二開閉器群２１の各第二開閉器Ｑａ，Ｑｂ，Ｑｃには、それぞれ第二抵抗器群２２の各第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３を個別に直列に接続している。その各直列回路と別の第二抵抗器Ｒｔとを全て並列に接続して、第二の分圧用抵抗回路２０を構成している。
【００３０】
第一開閉器群１１を構成する各第一開閉器Ｑ１，Ｑ２，Ｑ３と、第二開閉器群２１を構成する各第二開閉器Ｑａ，Ｑｂ，Ｑｃとは互いに対を成し、同一の信号によって動作する第一開閉器とそれに対応する第二開閉器とは、互いに排他的に開閉するように論理構成されている。すなわち、開閉器Ｑ１とＱａ、Ｑ２とＱｂ、Ｑ３とＱｃは互いに対をなし、同じ信号で一方がオンになるとき、他方はオフになる。
そして、電源端子１と接地端子ＧＮＤとの間に、第二の分圧用抵抗回路２０と第一の分圧用抵抗回路１０とを直列に接続し、その第二の分圧用抵抗回路２０と第一の分圧用抵抗回路１０との接続点Ｐから得られる分圧電圧を基準電圧Ｖrefとして出力する。
【００３１】
この基準電圧設定回路に基準電圧を設定するための制御信号は、図１８によって説明した従来例と同様に、第一の信号Ｓ１、第二の信号Ｓ２、及び第三の信号Ｓ３の３つの信号である。これらの各信号Ｓ１〜Ｓ３を、それぞれシュミットトリガ・インバータＳＴＩ１，ＳＴＩ２，ＳＴＩ３を通して反転させた信号を、それぞれ第一開閉器Ｑ１，Ｑ２，Ｑ３のベースに印加する。また、その信号をそれぞれシュミットトリガ回路ＳＴ１〜ＳＴ３を通して第一開閉器側の影響をなくして、それぞれ第二開閉器Ｑａ，Ｑｂ，Ｑｃのゲートに印加する。
【００３２】
なお、シュミットトリガ・インバータＳＴＩ１，ＳＴＩ２の各出力端子と第一開閉器Ｑ１，Ｑ２の各ベースとの間の信号線は図示を省略しているが、符号ＳＢ_１，ＳB_２が同じ部分は接続されていることを示している。
同様に、シュミトトリガ回路ＳＴ１，ＳＴ２の各出力端子と第二開閉器Ｑａ，Ｑｂの各ゲートとの間の信号線も図示を省略しているが、符号ＳＡ_１，ＳＡ_２が同じ部分は接続されていることを示している。
【００３３】
したがって、第一信号Ｓ１、第二信号Ｓ２、及び第三信号Ｓ３がそれぞれローレべルＬのときは、第一開閉器Ｑ１，Ｑ２，Ｑ３はそれぞれオンになり、第二開閉器Ｑａ，Ｑｂ，Ｑｃはそれぞれオフになる。逆に、第一信号Ｓ１、第二信号Ｓ２、及び第三信号Ｓ３がそれぞれハイレベルＨのときは、第一開閉器Ｑ１，Ｑ２，Ｑ３はそれぞれオフになり、第二開閉器Ｑａ，Ｑｂ，Ｑｃはそれぞれオンになる。
この第一信号Ｓ１、第二信号Ｓ２、及び第三信号Ｓ３の、各第一開閉器Ｑ１，Ｑ２，Ｑ３のベース及び各第二開閉器Ｑａ，Ｑｂ，Ｑｃのゲートへの入力回路の構成は、後述する図２〜図５に示す各実施例においても同じである。
【００３４】
この基準電圧設定回路によれば、第一信号Ｓ１、第二信号Ｓ２、及び第三信号Ｓ３の組合せによって、第一の分圧用抵抗回路１０の抵抗値と第二の分圧用抵抗回路２０の抵抗値をそれぞれ可変でき、その接続点Pの分圧電圧を基準電圧Ｖrefとして設定する。
そのため、ステッピングモータの最低駆動電流を設定する最低基準電圧の値を任意に設定することができるようになる。これによって、前述した（１）の問題点を解消することができる。
また、各開閉器の開閉パターンの変化、すなわち制御信号Ｓ１〜Ｓ３の組合せによる論理論値の増減に対して、基準電圧を連続的に設定することができるようになり、前述した（２）の問題点も解消することができる。
これらによって、前述した（３）及び（４）の問題点の解消にもつながる。
【００３５】
この第１実施例において、第一抵抗器群１２の各第一抵抗器Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３と、第二抵抗器群２２の各第二抵抗器Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値の設定例を示す。
前述した従来例の場合と同様に、基準電圧Ｖrefとして、４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定が要求されているものとする。
図１における第一抵抗器Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３と、第二抵抗器Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値を、次のように設定することができる。
Ｒｂ＝１．３３ｋΩ、Ｒｂ１＝６０．４Ω、Ｒｂ２＝４３２Ω、Ｒｂ３＝２ｋΩ
Ｒｔ＝１．４ｋΩ、Ｒｔ１＝６．０４ｋΩ、Ｒｔ２＝１ｋΩ、Ｒｔ３＝８４５Ω
いずれも公称抵抗値である。
【００３６】
この場合、各パターンＮｏ．1〜８に対して表３に示すような基準電圧Ｖrefの設定が得られる（ただし、抵抗値公差、開閉器のオン抵抗やトランジスタの温度特性等は考慮しないものとする）。この表３及び後述する表４から表６においても、各パターンＮｏ．1〜８における各開閉器の開閉パターンを決める制御信号、すなわち第一信号、第二信号、及び第三信号のローレベルＬとハイレベルＨの組合せは、全て同じである。
その制御信号論理（信号Ｓ１〜Ｓ３のレべルの組合せによる論理値）と基準電圧Ｖrefとの関係は図６に示すようになる。
図６における横軸の制御信号倫理と、表３における各制御信号のＬとＨの組合せとの関係は、表２と図１９について前述したとおりである。
【００３７】
【表３】
2014059746.tif 000005
【００３８】
この実施例によれば、表３におけるパターンＮｏ．５〜８（図６における制御信号論理が“１００”，“１０１”，“１１０”，“１１１”）によって、要求された設定値である１Ｖ，２Ｖ，３Ｖ，４Ｖに極めて近似した基準電圧が得られる。
さらに、パターンＮｏ．１における基準電圧Ｖrefの最低値を、第一抵抗器Ｒｂ１の抵抗値を選択することによって、パターンＮｏ．５〜８の設定にほとんど影響を与えずに、任意に設定することが可能である。つまり、上記４通りの設定の他に、最低値の設定が任意に可能となる。この例の場合はＶref＝０．１７である。
【００３９】
なお、この第１実施例の基準電圧設定回路は、図１に示したように回路構成されていることが要件であって、その各抵抗器の実装／非実装、各抵抗器の抵抗値の値を限定するものではない。また、第一開閉器群１１及び第二開閉器群２１をそれぞれ構成する開閉器の数、その開閉を制御する制御信号の数は複数であればよく、３個ずつに限定するものではない。
【００４０】
さらに、各開閉器を構成するスイッチ素子も、第一開閉器がＮＰＮトランジスタで、第二開閉器がＰチャネルＭＯＳ
ＦＥＴの例で説明したが、これに限るものではなく、どのようなスイッチ素子を用いてもよい。但し、第一開閉器群１１と第二開閉器群２１の同一の信号で開閉する対を成す開閉器は、互いに排他的に開閉するように論理構成する必要がある。そこで例えば、図１の回路で、第二開閉器群２１の各第二開閉器Ｑａ，Ｑｂ，ＱｃもＮＰＮトランジスタで構成し、シュミットトリガ回路ＳＴ１〜ＳＴ３を、シュミットトリガ・インバータ又は反転回路に替えてもよい。
これらのことは、以下に説明する基準電圧設定回路の各実施例についても同様である。
【００４１】
なお、実際に各抵抗器の抵抗値を選択する際には、分圧回路全体のインピーダンスを考慮して行う。もし、インピーダンスが高すぎればノイズの発生が問題になる可能性があるし、逆に低すぎれば消費電流ないしは抵抗器の定格電力又は開閉器の損失に問題が生ずる場合がある。
【００４２】
〔基準電圧設定回路の第２実施例〕
次に、この発明による基準電圧設定回路の第２実施例を説明する。図２はその基準電圧設定回路の構成を示す回路図であり、図１と同等な部分には同一の符号を付してあり、それらの説明は省略する。
【００４３】
この図２示す基準電圧設定回路は、電源端子１と接地端子ＧＮＤとの間に，第一の分圧用抵抗回路１０と第二の分圧用抵抗回路２０′とを直列に接続し、その第一の分圧用抵抗回路１０と第二の分圧用抵抗回路２０′との接続点Ｐから得られる分圧電圧を基準電圧Ｖrefとして出力する。その第二の分圧用抵抗回路２０′は、図１における第二の分圧用抵抗回路２０の第二抵抗器Ｒｔを除去した構成になっている。すなわち、この第二の分圧用抵抗回路２０′の第二抵抗器群２２′は、第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３によって構成されている。その他の構成は、図１に示した第１実施例と同じである。
【００４４】
この第２実施例によれば、第二の分圧用抵抗回路２０′の第二開閉器群２１を構成する各第二開閉器Ｑａ，Ｑｂ，Ｑｃがすべてオフ（制御信号Ｓ１〜Ｓ３が全てローレベルＬ）のときには、基準電圧Ｖrefが０Ｖになるから、ステッピングモータの励磁を完全にＯＦＦにすることができる。
従来は、ステッピングモータの励磁を完全にＯＦＦにする場合は、ドライバのイネーブル信号を別途用意して行わなければならなかった。ところが、一般的に多数の機能を有する機器である場合、汎用コントローラ（例えばマイクロコンピュータやＡＳＩＣ等）のＩ／Ｏポートが機器全体で不足する場合があり、いずれかの信号を削除する設計が求められる場合がある。
【００４５】
そのような場合に、この実施例によれば、イネーブル信号に代えて、ステッピングモータの励磁を完全にＯＦＦにする開閉パターンを使うことができる。その結果、Ｉ／Ｏポートの不足解消の一助になるという効果がある。
なお、Ｉ／Ｏポートが不足する設計要因としては、システムの多機能化の他に、マイクロコンピュータ等でＩ／Ｏポート数が多いものは一般的にコストが高く、逆に少なければコストが安くなるためもある。すなわち、部品費のコストダウンとしてダウンスペック品を採用するという、コスト削減の要因による場合がある。
【００４６】
この第２実施例における第一抵抗器群１２の各第一抵抗器Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３と、第二抵抗器群２２′の各第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値の設定例を示す。この場合も、基準電圧Ｖrefとして、４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定が要求されているものとし、上記各抵抗器の抵抗値を次のように設定することができる。
Ｒｂ＝１．４ｋΩ、Ｒｂ１＝４０．２Ω、Ｒｂ２＝４７５Ω、Ｒｂ３＝１．９１ｋΩ
Ｒｔ１＝１．１５ｋΩ、Ｒｔ２＝１ｋΩ、Ｒｔ３＝１ｋΩ
いずれも公称抵抗値である。
【００４７】
この場合、各パターンＮｏ．1〜８に対して表４に示すような基準電圧Ｖrefの設定が得られる（ただし、抵抗値公差、開閉器のオン抵抗やトランジスタの温度特性等は考慮しないものとする）。
その制御信号論理（信号Ｓ１〜Ｓ３のレべルの組合せによる論理値）と基準電圧Ｖrefとの関係は図７に示すようになる。
【００４８】
【表４】
2014059746.tif 000006
【００４９】
この場合、パターンＮｏ．１（制御信号Ｓ１〜Ｓ３が全てローレベルＬ）のときは、基準電圧Ｖrefは０Ｖに固定される。
さらに、ステッピングモータの保持電流値のときの基準電圧Ｖrefの設定を、パターンＮｏ．２で行いたい場合には、第一抵抗器Ｒｂ１の抵抗値を選択することによって行うことができる。例えば、表４におけるパターンＮｏ．２で、表３におけるパターンＮｏ．１のときと同じ基準電圧Ｖrefである、０．１７Ｖを得ることができる。
【００５０】
〔基準電圧設定回路の第３実施例〕
次に、この発明による基準電圧設定回路の第３実施例を説明する。図３はその基準電圧設定回路の構成を示す回路図であり、図１と同等な部分には同一の符号を付してあり、それらの説明は省略する。
【００５１】
この図３に示す基準電圧設定回路は、電源端子１と接地端子ＧＮＤとの間に，第二の分圧用抵抗回路２０と第一の分圧用抵抗回路１０′とを直列に接続し、その第二の分圧用抵抗回路２０と第一の分圧用抵抗回路１０′との接続点Ｐから得られる分圧電圧を基準電圧Ｖrefとして出力する。その第一の分圧用抵抗回路１０′は、図１における第一の分圧用抵抗回路１０の第一抵抗器Ｒｂを除去した構成になっている。すなわち、この第一の分圧用抵抗回路１０′の第一抵抗器群１２′は、第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３によって構成されている。その他の構成は、図１に示した第１実施例と同じである。
【００５２】
この第３実施例によれば、第１の分圧用抵抗回路１０′の第一開閉器Ｑ１，Ｑ２，Ｑ３が全てオフ（制御信号Ｓ１〜Ｓ３が全てハイレベルＨ）であるときに、基準電圧Ｖref＝Ｖcc（５Ｖ）になることにより、この開閉パターンをある特定のモードを示す信号として利用することができる。
例えば、サンケン電気株式会社製のモータドライバ（ＳＬＡ７０７０Ｍシリーズ）のようなものが有る。それは、図１０に示すように、基準電圧Ｖrefの値により、ステッピングモータのモータ電流設定範囲と、スリープモード設定範囲がそれぞれ分けられ、その範囲に応じて動作するデバイス（モータドライバＩＣ）が存在する。
【００５３】
このようなデバイスを使用する場合に、所定の電圧以上はスリープモードとみなすのであれば、そのモード設定の確実性を確保するために、できるだけ電源電圧Ｖccに近い電圧に設定したい。
この第３実施例の場合、第一開閉器Ｑ１，Ｑ２，Ｑ３の状態がすべてオフ（第二開閉器Ｑａ，Ｑｂ，Ｑｃは全てオン）であるときに、基準電圧Ｖref＝Ｖcc（５Ｖ）にすることができ、上述したドライバ等のデバイスで、モード切替を確実にすることができる。
【００５４】
この第３実施例における第一抵抗器群１２′の各第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３と、第二抵抗器群２２の各第二抵抗器Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値の設定例を示す。この場合も、基準電圧Ｖrefとして、４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定が要求されているものとし、上記各抵抗器の抵抗値を次のように設定することができる。
Ｒｂ１＝１０５Ω、Ｒｂ２＝６２０Ω、Ｒｂ３＝１．６５ｋΩ
Ｒｔ＝２．４ｋΩ、Ｒｔ１＝９５３Ω、Ｒｔ２＝１ｋΩ、Ｒｔ３＝１ｋΩ
いずれも公称抵抗値である。
【００５５】
この場合、各パターンＮｏ．1〜８に対して、表５に示すような基準電圧Ｖrefの設定が得られる（ただし、抵抗値公差、開閉器のオン抵抗やトランジスタの温度特性等は考慮しないものとする）。
その制御信号論理（信号Ｓ１〜Ｓ３のレべルの組合せによる論理値）と基準電圧Ｖrefとの関係は図８に示すようになる。
この場合、表５におけるパターンＮｏ．８（制御信号Ｓ１〜Ｓ３が全てハイレベルＨ）のときは、基準電圧Ｖrefは５Ｖに固定される。
【００５６】
【表５】
2014059746.tif 000007
【００５７】
〔基準電圧設定回路の第４実施例〕
次に、この発明による基準電圧設定回路の第４実施例を説明する。図４はその基準電圧設定回路の構成を示す回路図であり、その回路構成は図１に示した第１実施例と同じである。しかし、その第一抵抗器群１２及び第二抵抗器群２２の各抵抗器の抵抗値の関係に特徴がある。
【００５８】
すなわち、第一の分圧用抵抗回路１０において、第一開閉器群１１の各第一開閉器Ｑ１，Ｑ２，Ｑ３にそれぞれ直列に接続された第一抵抗器群１２の各第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３の抵抗値は、それぞれ異なる抵抗値である。そして、一番小さい抵抗値をＲ0 としたとき、
Ｒ0×２n−1  （nは１以上の正の整数）
の計算式により、ｎの数列の順に求まる各値又はその各値に近似する抵抗値である。
【００５９】
また、第二の分圧用抵抗回路２０において、第二開閉器群２１の各第二開閉器Ｑａ，Ｑｂ，Ｑｃにそれぞれ直列に接続された第二抵抗器群２２の各第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３の抵抗値は、それぞれ対を成す第一開閉器Ｑ１，Ｑ２，Ｑ３に直列に接続された第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３の抵抗値と同じ抵抗値である。
【００６０】
ここで、一番小さい抵抗値Ｒ0＝Ａとすれば、Ｒ0×２n−1は、ｎ＝１のとき、Ａ×２０＝Ａ、ｎ＝２のとき、Ａ×２１＝Ａ×２、ｎ＝３のとき、Ａ×２２＝Ａ×４となる。なお、図４における「＊」は「×」と同じである。
したがって、第一抵抗器群１２における第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３の各抵抗値を、図４に示すように、小さい順に、Ｒｂ１＝Ａ、Ｒｂ２＝Ａ＊２、Ｒｂ３＝Ａ＊４となる。
第二抵抗器群２２における各第二抵抗器Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値は、それぞれ対を成す第一抵抗器Ｒｂ１，Ｒｂ２，Ｒｂ３の各抵抗値と同じであるから、Ｒｔ１＝Ａ、Ｒｔ２＝Ａ＊２、Ｒｔ３＝Ａ＊４となる。
【００６１】
この第４実施例によれば、各開閉器の開閉パターンのパターン順に等分の基準電圧の設定が可能になる。したがって、基準電圧の設定がある直線の傾き上にあることになり、設計変更等が生じた場合でもボードの設定変更をせず、ソフトウエアの制御変更で対応できるという効果があり、前述した（３）の問題点を解消できる。
また、共通のステッピングモータ駆動基板を多種の製品で利用するような場合に、低い基準電圧の設定はローエンド機に、高い基準電圧の設定はハイエンド機に設定を割り当てて、ボードを共通化することができるという効果もある。それによって、前述した（４）の問題点も解消できる。
【００６２】
なお、各抵抗器の抵抗値を、上記計算式によってｎの数列の順に得られる値と同じ又は近似する抵抗値としたのは、公称抵抗値と同じ値の抵抗値があるとは限らないため、現実的には近似の抵抗値の抵抗器が用いられることを考慮したものである。
【００６３】
前述した（３）の問題点の解消による効果は、例えば市場で、ある地域のお客様の機械に、使用環境が設計マージンを超えて不都合、例えば、設計想定外の低温環境によるモータトルク不足などが生じていた場合に、容易且つ迅速に対応できることである。
すなわち、特注の基板に取り替えるのではなく、ソフトウエアのアップデート（ソフトウエア制御による開閉パターンの変更）により、設定電流値を変更できるので、その地域及び現場で容易迅速に対応することができる。
【００６４】
この第４実施例における第一抵抗器群１２の各第一抵抗器Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３と、第二抵抗器群２２の各第二抵抗器Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３の各抵抗値の設定例を示す。この場合も、基準電圧Ｖrefとして、４Ｖ，３Ｖ，２Ｖ，１Ｖの４通りの設定が要求されているものとし、上記各抵抗器の抵抗値を次のように設定することができる。
Ｒｂ＝１．１ｋΩ、Ｒｂ１＝４９９Ω、Ｒｂ２＝１ｋΩ、Ｒｂ３＝２ｋΩ
Ｒｔ＝６．４９ｋΩ、Ｒｔ１＝４９９ｋΩ、Ｒｔ２＝１ｋΩ、Ｒｔ３＝２ｋΩ
いずれも公称抵抗値である。
【００６５】
この場合、各パターンＮｏ．1〜８に対して、表６に示すような基準電圧Ｖrefの設定が得られる（ただし、抵抗値公差、開閉器のオン抵抗やトランジスタの温度特性等は考慮しないものとする）。
その制御信号論理（信号Ｓ１〜Ｓ３のレべルの組合せによる論理値）と基準電圧Ｖrefとの関係は図９に示すようになる。
この設定により、例えば表６におけるパターンＮｏ．１〜５をローエンド機用の設定として、パターンＮｏ．１及び５〜８をハイエンド機用の設定として、それぞれ用いることもできる。また、そのパターンの選び方は各製品の要求仕様に従って、様々な選択が可能である。
【００６６】
【表６】
2014059746.tif 000008
【００６７】
なお、この実施例は、各抵抗器の抵抗値の選択及び並び順に特徴を有するものであるから、前述した第１〜第３実施例の基準電圧設定回路のずれにも適用できる。
また、第一開閉器群１１及び第二開閉器群２１の各開閉器の数は、複数ずつであればよく、３個に限るものではない。したがって、その各開閉器に直列に接続される抵抗器、すなわち上述のように抵抗値を選択する抵抗器の数も、３個ずつに限るものではない。
さらに、Ｒ0×２ｎ−１（ただしｎは１以上の正の整数）からなる数列の順は、１，２，３，・・・ｎの順でも、ｎ，ｎ−１，ｎ−２・・・１の順でも実質的に変わらない。
【００６８】
〔基準電圧設定回路の第５実施例〕
次に、この発明による基準電圧設定回路の第５実施例を説明する。図５はその基準電圧設定回路の構成を示す回路図であり、その回路構成は図１に示した第１実施例と略同等である。しかし、その第一抵抗器群１２及び第二抵抗器群２２の各抵抗器の構成に特徴がある。
【００６９】
この実施例は、第一の分圧用抵抗回路１０の第一開閉器群１１を３個の第一開閉器Ｑ１，Ｑ２，Ｑ３で、第二の分圧用抵抗回路２０の第二開閉器群２１を３個の第二開閉器Ｑａ，Ｑｂ，Ｑｃで、それぞれ構成する場合に限定される。
そして、第一信号Ｓ１により動作する第一開閉器Ｑ１に直列に接続する第一抵抗器Ｒｂ１と、その第一開閉器Ｑ１と対をなす第二開閉器Ｑａに直列に接続する第二抵抗器Ｒｔ１は、それぞれ同じ所定抵抗値Ａの２個の抵抗器Ｒを並列に接続して構成する。
【００７０】
また、第二信号Ｓ２により動作する第一開閉器Ｑ２に直列に接続する第一抵抗器Ｒｂ２と、その第一開閉器Ｑ２と対をなす第二開閉器Ｑｂに直列に接続する第二抵抗器Ｒｔ２は、それぞれ所定抵抗値Ａの1個の抵抗器Ｒで構成する。
そして、第三信号Ｓ３により動作する第一開閉器Ｑ３に直列に接続する第一抵抗器Ｒｂ３と、その第一開閉器Ｑ３と対をなす第二開閉器Ｑｃに直列に接続する第二抵抗器Ｒｔ３は、それぞれ所定抵抗値Ａの２個の抵抗器Ｒを直列に接続して構成する。
【００７１】
すなわち、第一開閉器群１１と第二開閉器群２１を構成する第一抵抗器Ｒｂと第二抵抗器Ｒｔを除く、各開閉器に接続する抵抗器は、それぞれ順に、２つの抵抗器の並列接続、１つの抵抗器、２つの抵抗器の直列接続によって構成し、その各抵抗器の抵抗値はすべて同じ値である。
これにより、上述した第４実施例と同様の効果が得られる。しかも、部品点数を減らすことができるので、組立費、部品管理費等に対するトータルコスト削減の効果が期待できる。
【００７２】
なお、図５に示した例を変更して、第一信号Ｓ１により動作する第一、第二開閉器Ｑ１，Ｑａにそれぞれ直列に接続する第一抵抗器Ｒｂ１と第二抵抗器Ｒｔ１を、抵抗器Ｒを直列に接続して構成してもよい。その場合は、第三信号Ｓ３により動作する第一、第二開閉器Ｑ３，Ｑｃにそれぞれ直列に接続する第一抵抗器Ｒｂ３と第二抵抗器Ｒｔ３を、抵抗器Ｒを並列に接続して構成する。このように構成しても、実質的に同じ効果を得ることができる。
【００７３】
〔基準電圧設定回路の第６実施例〕
次に、この発明による基準電圧設定回路の第６実施例を説明する。図１１はその基準電圧設定回路の構成を示す回路図である。この実施形態は、図１１はその基準電圧設定回路と同等なものであるが、各制御信号Ｓ１〜Ｓ３を発生する制御基板側３０も示し、図１と同等な回路部分をモータ制御基板側４０ととして示している。
【００７４】
この図１１に示す基準電圧設定回路において、モータ制御基板側４０内の構成は、図１に示した第１実施例と殆ど同じであるから、異なる点だけを説明する。
この実施形態では、図１に示した基準電圧設定回路において、第一、第二、第三制御信号Ｓ１〜Ｓ３をそれぞれ入力するシュミットトリガ・インバータＳＴＩ１〜ＳＴＩ３を、シュミットトリガ回路ＳＴａ〜ＳＴｃに変更している。
そして、その各シュミットトリガ回路ＳＴａ〜ＳＴｃの入力端子を、それぞれ制御基板側３０とのコネクタ３５〜３７に接続している。また、その各シュミットトリガ回路ＳＴａ〜ＳＴｃの入力側を、それぞれプルアップ抵抗Ｒ１〜Ｒ３を介して電源Ｖccに接続して、常時はハイレベルになるようにプルアップしている。
【００７５】
制御基板側３０には、マイクロコンピュータ（以下「ＣＰＵ」と略称する）が設けられており、そのＣＰＵ３０が出力する第一、第二、第三制御信号Ｓ１〜Ｓ３を、それぞれシュミットトリガ・インバータ３２ａ〜３２ｃを通して反転し、オープンドレインバッファを通してコネクタ３５〜３７からへ出力して、モータ制御基板側４０へ入力させる。
この実施形態の動作も、図１に示した基準電圧設定回路の動作と殆ど同じであるが、信号線の断線やコネクタ抜けなどの異常が発生したときに、モータ制御基板側４０内の動作がフェイルセーフ側へ動作するようにしている。例えば、コネクタ抜けが発生した場合、シュミットトリガ回路ＳＴａ〜ＳＴｃの入力側が電源でプルアップされているため、入力がハイレベル“Ｈ”になる。
【００７６】
それによって、図１１で下側の第一開閉器群１１の３個の第一開閉器Ｑ１，Ｑ２，Ｑ３が全てオンになり、上側の第二開閉器群２１の３個の第一開閉器Ｑａ，Ｑｂ，Ｑｃが全てオフになる。そのため、Ｐ点から出力する基準電圧Ｖref が最低電圧になり、モータ電流が最小値になる。
【００７７】
〔ステッピングモータ駆動回路の実施形態〕
次に、この発明によるステッピングモータ駆動回路の一実施形態を、図１２によって説明する。図１２はそのステッピングモータ駆動回路の構成を示すブロック図である。
この実施形態のステッピングモータ駆動回路は、２相ステッピングモータであるステッピングモータ２を駆動するための回路である。
そして、基準電圧設定回路３、ドライバ回路４、ＰＷＭコントローラ５、及びシーケンス回路６によって構成されている。
【００７８】
基準電圧設定回路３は、前述したこの発明による基準電圧設定回路の各実施例のいずれかであり、図示していない制御部から出力される制御信号である第一信号Ｓ1、第二信号Ｓ２、第三信号Ｓ３によって、基準電圧Ｖref（アナログ電圧）を設定する。
ドライバ回路４は、ステッピングモータ２のＡ相とＢ相に順次駆動パルスを与え、各コイルに駆動電流（励磁電流）を流してロータ回転させる。また、その駆動電流を電圧に変換して検出し、電流検出信号Ｖｓ（アナログ電圧）を出力する。
【００７９】
ＰＷＭコントローラ５は、ステッピングモータ２の駆動電流を制御するため、基準電圧設定回路３によって設定された基準電圧Ｖrefと、ドライバ回路４によって検出された電流検出信号Ｖｓとを比較して、ＰＷＭ（パルス幅変調）信号を生成して、シーケンス回路６に与える。
【００８０】
シーケンス回路６は、図示していない制御部から出力されるリセット信号、ステップパルス、回転方向制御信号、励磁モード切替信号、励磁イネーブル信号等を入力して、ドライバ回路４に所要の駆動パルスを発生させる。また、ＰＷＭコントローラ５からのＰＷＭ信号に応じて、ステッピングモータ２に流す駆動電流の大きさを制御するように、ドライバ回路４を制御する。
このステッピングモータ駆動回路によって、ステッピングモータ２を所望の駆動パターで駆動することができる。
なお、この発明によるステッピングモータ駆動回路は、２相ステッピングモータの駆動回路に限定するものではない。また、図１２に示した回路に限るものでもない。
【００８１】
ステッピングモータの駆動パターンは種々考えられる。一例として、フラットベッドスキャナにおける読取光学系のホーミング動作のような、低速往復動作を行う場合の駆動パターンを図１３に示す。
これは、図中（Ａ）（Ｃ）（Ｅ）の待機中の期間は設定電流を「設定１」に、（Ｂ）（Ｄ）の駆動中の期間は設定電流を「設定２」で動作させる場合である。
フラットベッドスキャナは、コンタクトガラス上に原稿を置いてその画像を読み取る画像読取装置である。
【００８２】
また、フラットベッドスキャナにおいて、読取動作時に読取光学系を往復動作させるための駆動パターンの一例を図１４に示す。
これは、図中（Ｂ）（Ｄ）（Ｆ）（Ｈ）の加減速期間は設定電流を「設定４」とし、（Ｃ）（Ｇ）の定速度駆動期間は設定電流を「設定３」とし、（Ａ）（Ｅ）（Ｉ）の待機中期間は設定電流を「設定１」とした場合の駆動パターンである。なお、（Ｊ）の期間は励磁ＯＦＦにする。
このように、駆動プロファイルの各状態により、設定電流を変更して最適化することにより、電流消費の低減、駆動振動の抑制等に寄与することが知られている。
複数の設定電流パターンを実現するために、図１２における基準電圧設定回路３において、基準電圧Ｖrefを異なる設定電圧に切り替えることが必要になる。
【００８３】
〔画像読取装置の実施形態〕
次に、この発明による画像読取装置の一実施形態について、図１５及び図１６によって説明する。
図１５は、その画像読取装置における主に読取光学系の構成を示す概略図、図１６は、その画像読取装置の制御系の構成例を示すブロック図である。
【００８４】
この画像読取装置３００は、図１５に示すコンタクトガラス３０３上に原稿を置いてその画像を読み取フラットベッドスキャナと称される画像読取装置である。そして、読取光学系として縮小光学系を用いている。
しかし、この画像読取装置３００は、筐体３０１の上面に、コンタクトガラス３０３の一端部に隣接して、紙面に垂直な方向に細長く延びる読取窓３０２も備えており、原稿を搬送しながらその画像を読み取ることもできるようにしている。
【００８５】
その筐体３０１の上面側には、コンタクトガラス３０３上に載置された原稿を押さえる圧板、あるいは原稿を自動搬送すると共に圧板の役目も果す自動原稿給送装置（ＡＤＦ）が、開閉可能に装着されているが、図示を省略している、
【００８６】
筐体３０１の内部には、読取光学系が設けられている。すなわち、原稿露光用の光源３０４及び第１反射ミラー３０５を設けた第１キャリッジ３０６と、第２反射ミラー３０７及び第３反射ミラー３０８を設けた第２キャリッジ３０９を備えている。さらに、イメージセンサであるＣＣＤ（Charge Coupled Devices）３１０と、原稿の画像をＣＣＤ３１０に結像するためのレンズユニット３１１も備えている。光源３０４には、キセノンランプや、ＬＥＤアレーなどが使用される。
【００８７】
ＣＣＤ３１０は、センサ基板３１３上に設けられている。このセンサ基板３１３は、ＣＣＤ３１０が出力する画像信号に対して各種の信号処理を施す信号処理回路が搭載された信号処理部３１４と、接続ケーブル３１５によって接続されている。
光源３０４、第１，第２，第３反射ミラー３０５，３０７，３０８、およびレンズユニット３１１によって読取光学系を構成している。
【００８８】
光源３０４は、読取窓３０２又はコンタクトガラス３０３の読み取り面に対して、所定角度で光を照射し、その上面に存在する原稿によって反射された光が、第１，第２，第３反射ミラー３０５，３０７，３０８およびレンズユニット３１１を経由してＣＣＤ３１０に入射する。
ＣＣＤ３１０は、入射光量に対応する電圧をアナログ画像信号として出力する。
第１，第２キャリッジ３０６，３０９は、搬送中の原稿を読み取るシートスルーモード時には、読取窓３０２を通して原稿の画像を読み取り可能な図示の位置に停止している。これがホームポジションでもある。
【００８９】
一方、スキャンモード時には、第１，第２キャリッジ３０６，３０９は、コンタクトガラス３０３上に載置された原稿の読み取り面とＣＣＤ３１０との間の光路長を一定に保ちながら副走査方向（矢印Ａ方向）に移動して、原稿を露光走査する。その第１，第２キャリッジ３０６，３０９の移動は、ステッピングモータ（図１５には示していない）の回転を駆動源とする図示していない移動機構によってなされる。
【００９０】
この画像読取装置３００において、読取開始に先立って、読取光学系の第１，第２キャリッジ３０６，３０９を、図１５に示すホームポジションからコンタクトガラス３０３の右端付近を読み取る位置まで最大ストローク移動させた後、ホームポジションへ復帰させる移動が、前述したホーミング動作である。このとき、コンタクトガラス３０３上にセットされた原稿のサイズ読み取りなどを行う。
この低速往復動作を行う場合に、例えば図１３に示した駆動パターンでステッピングモータを駆動する。
また、上述したスキャンモードでの画像読取時には、例えば図１４に示した駆動パターンでステッピングモータを駆動する。
【００９１】
ここで、図１６によってこの画像読取装置における制御系の構成例を説明する。
この制御系は、画像読取装置３００の全体を制御するメイン制御部３２０に、画像処理部３１４と読取光学系制御部３３０とメモリ３２５が接続され、操作パネル７とも接続されている。
画像処理部３１４は、ＣＣＤ３１０で読み取った画像データに対して各種の画像処理を施す回路である。
【００９２】
読取光学系制御部３３０は、上述した第１，第２キャリッジ３０６，３０９の移動等を制御する回路であり、ステッピングモータ駆動回路８を介してステッピングモータ２の駆動を制御する。このステッピングモータ駆動回路８が、図１２に示したようなこの発明によるステッピングモータ駆動回路である。
そして、基準電圧設定回路３を制御する第一信号Ｓ１、第二信号Ｓ２，及び第三信号Ｓ3の各制御信号と、シーケンス回路６に入力する各信号は、図１６における読取光学系制御部３３０から出力される。
【００９３】
この読取光学系制御部３３０はさらに、光源（露光ランブ）３０４の点灯を制御すると共に、第１，第２キャリッジ３０６，３０９がホームポジションにあるか否かを検出するＨＰセンサ３１８と、圧板又はＡＤＦの開閉を検知する開閉センサ３１７の検知信号を入力する。
メモリ３２５は、ＣＣＤ３１０で読み取った画像データや所定のデータ等を記憶する。
操作パネル７は、読取スタートキーを含む各種のキー又はスイッチと表示器を備えており、ユーザからの各種操作を受け付け、ユーザへの各種メッセージを表示する。
【００９４】
〔画像形成装置の実施形態〕
次に、この発明による画像形成装置の一実施形態について説明する。
図１７は、その画像形成装置の機構部の概略構成例を示す全体構成図であり、図１５と同じ部分には同一符号を付している。
【００９５】
この図１７に示す画像形成装置は、プリンタ機能、コピー機能、およびファクシミリ機能を有するデジタル複合機である。
この画像形成装置は、主にプリンタ機能を有する本体装置５００上に、図１５に示した画像読取装置３００を搭載し、その上側に自動原稿給送装置（以下「ＡＤＦ」と略称する）４００を搭載している。そのＡＤＦ４００は原稿を自動給送するだけでなく、給送した原稿の一方の面の画像が画像読取装置３００によって読みとられた後、他方の面の画像を読み取る裏面読取機能も有している。そのため、このＡＤＦ４００は、読取ヘッド４１０を内蔵している。
画像読取装置３００に関しては前述したので、ここでは説明を省略する。
【００９６】
ＡＤＦ４００は、原稿Ｄをセットする原稿台４０１と、そのセットされた原稿束から１枚毎に原稿を分離して給送する分離給送部４０２を備えている。その分離給送部４０２によって給送された原稿を一枚ずつ突き当てて整合する働きと、整合後の原稿を引き出して搬送する働きを持つレジスト部４０３も備えている。
【００９７】
そのレジスト部４０３によって搬送される原稿をターンさせて、その読み取り面を読み取り側（下方）に向けて搬送するターン部４０４、および原稿の表面画像を読取窓３０２を有して画像読取装置３００に読み取らせる第１読取搬送部４０５も備えている。
さらに、読み取り後の原稿（両面原稿）の裏面画像を読取ヘッド４１０で読み取らせながら搬送する第２読取搬送部４０６、表面画像又は両面画像の読み取りが完了した原稿を機外に排出する排紙部４０７、および読み取り完了後の原稿を積載保持するスタック部４０８も備えている。
【００９８】
これらの各部のうち、原稿の搬送にかかわる部分、特に第１読取搬送部４０５と第２読取搬送部４０６の各搬送ローラは、前述したこの発明によるステッピングモータ駆動回路によって駆動されるステッピングモータによって回転させるようにするとよい。
【００９９】
この画像形成装置の本体装置５００は、画像読取装置３００及びＡＤＦ４００の読取ヘッド４１０によって読み取った画像データ（カラー画像データ又はモノクロ画像データ）を可視画像として、記録媒体である用紙に画像形成（以下「印刷」ともいう）する。
また、通信機能を介して外部から用紙等のファクシミリ受信した画像データ、あるいはインターネットを介して受信した画像データを可視画像として用紙に印刷することもできる。
さらに、画像読取装置３００及びＡＤＦ４００の読取ヘッド４１０によって読み取った画像データを、ファクシミリ送信あるいはインターネットを介した通信によって、外部のファクシミリ装置や情報処理装置へ送ることもできる。
【０１００】
この本体装置５００は、４個の感光体ドラム５１ｙ，５１ｍ，５１ｃ，５１ｋの各表面上に静電潜像を形成するための、レーザ光源と複数のミラーやレンズを含む露光装置５５を備えている。各感光体ドラム５１ｙ，５１ｍ，５１ｃ，５１ｋは、それぞれ表面にイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各トナー画像が書き込まれる像担持体である。
【０１０１】
各感光体ドラム５１ｙ，５１ｍ，５１ｃ，５１ｋの周りには、それぞれ帯電装置５２ｙ，５２ｍ，５２ｃ，５２ｋと、現像装置５３ｙ、５３ｍ、５３ｃ、５３ｋとを設けている。また、各感光体ドラム５１ｙ〜５１ｋ上にそれぞれ形成されたトナー画像を中間転写ベルト５０上に重ねるように転写した後に、各感光体ドラム５１ｙ，５１ｍ，５１ｃ，５１ｋに残ったトナーを回収する各クリーニング装置５４ｙ，５４ｍ，５４ｃ，５４ｋも設けている。
【０１０２】
この本体装置５００は、カラー印刷の場合は、中間転写体である中間転写ベルト５０上に、各感光体ドラム５１ｙ，５１ｍ，５１ｃ，５１ｋの表面に形成された各色のトナー画像を重ねるように転写し、フルカラーのトナー画像を形成する。また、モノクロ印刷の場合は、中間転写ベルト５０上に、感光体ドラム５１ｋの表面に形成されたブラックのトナー画像を転写し、モノクロのトナー画像を形成する。
【０１０３】
一方、それぞれ異なるサイズの用紙を収納している複数の給紙カセット５６のいずれかから対応する給紙部５７によって給紙された用紙Ｓを、位置決めローラ対５８において一旦停止させる。その後、中間転写ベルト５０の回動によるトナー画像の移動とタイミングをとって、二次転写ローラ５９と対向する位置へ搬送する。そこで、二次転写ローラ５９によって中間転写ベルト５０上のトナー画像を用紙Ｓに転写する。トナー画像が転写された用紙Ｓは定着装置６０によって定着処理され、最後に排紙ロ―ラ６１によって排紙収納部６２に排出される。
【０１０４】
この画像形成装置の本体装置５００においても、中間転写ベルト５０を駆動するモータや、用紙を給紙および搬送する各給紙ローラや搬送ローラ等の駆動用モータとして、ステッピングモータが使用し、それをこの発明によるステッピングモータ駆動回路によって駆動すりことができる。そのステッピングモータ駆動回路には、この発明による基準電圧設定回路が設けられる。
【０１０５】
また、この発明による画像形成装置は、デジタル複合機に限るものではなく、単体の複写機、プリンタ、ファクシミリ装置、プロッタ、印刷装置など、各種の画像形成装置に適用できる。電子写真方式のものに限らず、インクジェット方式や感熱印刷方式のものでもよい。また、カラー画像を形成するものに限らず、モノクロ画像を形成するものでもよい。
【０１０６】
記録媒体を用紙として説明したが、転写紙、普通紙、カット紙、転写シートや記録材等とも称される、紙あるいは樹脂シート又は皮革や布などでも、トナーやインクで画像を形成できるシート状部材であればよい。所定のサイズにカットしたものに限らず、非定形のシート材や封筒、あるい長尺シートを使用するものでもよい。
その他、この発明の各実施形態は、特許請の範囲の請求項に規定する範囲内で、その構成を適宜追加、変更又は省略することができる。各実施形態を、矛盾しない範囲で適宜組み合わせて実施することもできる。
【符号の説明】
【０１０７】
１：電源端子    ２：ステッピングモータ    ３：基準電圧設定回路
４：ドライバ回路    ５：ＰＷＭコントローラ    ６：シーケンス回路
７：操作パネル    ８：ステッピングモータ駆動回路
１０，１０′：第一の分圧用抵抗回路    １１：第一開閉器群    
１２，１２′：第一抵抗器群    ２０，２０′：第二の分圧用抵抗回路    
２１：第二開閉器群    ２２，２２′：第二抵抗器群
Ｑ１〜Ｑ３：第一開閉器    Ｒｂ，Ｒｂ１，Ｒｂ２，Ｒｂ３：第一抵抗器
Ｑａ〜Ｑｃ：第二開閉器    Ｒｔ，Ｒｔ１，Ｒｔ２，Ｒｔ３：第二抵抗器
ＳＴＩ１〜ＳＴＩ３：シュミットトリガ・インバータ
ＳＴ１〜ＳＴ３，ＳＴａ〜ＳＴｃ：シュミットトリガ回路    ＧＮＤ：接地端子
【０１０８】
３０：制御基板側    ３１：マイクロコンピュータ    
３２ａ〜３２ｃ：シュミットトリガ・インバータ
３３ａ〜３３ｃ：オープンドレインバッファ    ３５〜３７：コネクタ
４０：モータ基板側    ５０：中間転写ベルト    
５１ｙ，５１ｍ，５１ｃ，５１ｋ：感光体ドラム
５２ｙ，５２ｍ，５２ｃ，５２ｋ：帯電装置
５３ｙ、５３ｍ、５３ｃ、５３ｋ：現像装置
５４ｙ，５４ｍ，５４ｃ，５４ｋ：クリーニング装置    ５５：露光装置
５６：給紙カセット    ５７：給紙部    ５８：位置決めローラ対
６０：定着装置    ６１：排紙ロ―ラ    ６２：排紙収納部
【０１０９】
３００：画像読取装置    ３０１：筐体    ３０２：読取窓    
３０３：コンタクトガラス    ３０４：光源    ３０５：第１反射ミラー    
３０６：第１キャリッジ    ３０７：第２反射ミラー    ３０８：第３反射ミラー
３０９：第２キャリッジ    ３１０：ＣＣＤ    ３１３：センサ基板    
３１４：信号処理部    ３１５：接続ケーブル    ３１７：開閉センサ
３１８：ＨＰセンサ    ３２０：メイン制御部    ３２５：メモリ
３３０：読取光学系制御部    
４００：自動原稿給送装置（ＡＤＦ）    ４０１：原稿台    ４０２：分離給送部
４０３：レジスト部    ４０４：ターン部    ４０５：第１読取搬送部
４０６：第２読取搬送部    ４０７：排紙部    ４０８：スタック部
４１０：読取ヘッド    ５００：本体装置
【先行技術文献】
【特許文献】
【０１１０】
【特許文献１】特開平１−３１１８９５号公報
【図１】
2014059746.tif 000009
【図２】
2014059746.tif 000010
【図３】
2014059746.tif 000011
【図４】
2014059746.tif 000012
【図５】
2014059746.tif 000013
【図６】
2014059746.tif 000014
【図７】
2014059746.tif 000015
【図８】
2014059746.tif 000016
【図９】
2014059746.tif 000017
【図１０】
2014059746.tif 000018
【図１１】
2014059746.tif 000019
【図１２】
2014059746.tif 000020
【図１３】
2014059746.tif 000021
【図１４】
2014059746.tif 000022
【図１５】
2014059746.tif 000023
【図１６】
2014059746.tif 000024
【図１７】
2014059746.tif 000025
【図１８】
2014059746.tif 000026
【図１９】
2014059746.tif 000027