(57)【要約】【課題】電気特性の優れたトランジスタを提供する。【解決手段】絶縁表面を有する基板を準備し、基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、マスク層の設けられた領域を残して積層膜を除去するとともに、残った積層膜の側面に反応生成物を形成し、マスク層を除去した後、反応生成物をウェットエッチング処理によって除去し、積層膜上にソース電極およびドレイン電極を形成し、積層膜上、ソース電極上およびドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成する。【選択図】図１
2014212312.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板を準備し、
前記基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、
前記積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、前記マスク層の設けられた領域を残して前記積層膜を除去するとともに、残った前記積層膜の側面に反応生成物を形成し、
前記マスク層を除去した後、前記反応生成物をウェットエッチング処理によって除去し、
前記積層膜上にソース電極およびドレイン電極を形成し、
前記積層膜上、前記ソース電極上および前記ドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板を準備し、
前記基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、
前記積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、前記マスク層の設けられた領域を残して前記積層膜を除去するとともに、残った前記積層膜の側面に反応生成物を形成し、
前記マスク層を縮小させた後、ドライエッチング処理を行うことで、縮小した前記マスク層の設けられなかった領域の前記積層膜をハーフエッチングし、
縮小させた前記マスク層を除去した後、前記反応生成物をウェットエッチング処理によって除去し、
前記積層膜上にソース電極およびドレイン電極を形成し、
前記積層膜上、前記ソース電極上および前記ドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、
前記マスク層の除去は、ドライエッチング処理により行うことを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記積層膜に対する前記ドライエッチング処理は、メタンおよび希ガスを含む雰囲気で行われることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記反応生成物に対する前記ウェットエッチング処理は、フッ化水素、リン酸、硝酸、酢酸またはシュウ酸を含む水溶液によって行われることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記ソース電極および前記ドレイン電極が第１の導電層および第２の導電層が順に積層されることで形成され、
前記第１の導電層を形成した後に、２５℃以上１００℃以下の温度で水洗することを特徴とする半導体装置の作製方法。
【請求項７】
絶縁表面を有する基板と、
前記基板上の第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜と、
前記積層膜上のソース電極およびドレイン電極と、
前記積層膜上、前記ソース電極上および前記ドレイン電極上の第３の酸化物半導体層と、
前記第３の酸化物半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、を有し、
前記積層膜は、中央から外周に向かって段差を有することを特徴とする半導体装置。
【請求項８】
請求項７において、
前記第１の酸化物半導体層、前記第２の酸化物半導体層および前記第３の酸化物半導体層は、インジウムを含むことを特徴とする半導体装置。
【請求項９】
請求項７または請求項８において、
前記第１の酸化物半導体層および前記第３の酸化物半導体層は、前記第２の酸化物半導体層よりも伝導帯下端のエネルギーが０．０７ｅＶ以上１．３ｅＶ以下真空準位に近いことを特徴とする半導体装置。
【請求項１０】
請求項７乃至請求項９のいずれか一において、
前記第１の酸化物半導体層、前記第２の酸化物半導体層および前記第３の酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、
前記第１の酸化物半導体層および前記第３の酸化物半導体層は、前記第２の酸化物半導体層よりもＭに対するＩｎの原子数比が小さいことを特徴とする半導体装置。
【請求項１１】
請求項７乃至請求項１０のいずれか一において、
前記積層膜上において、前記ソース電極および前記ドレイン電極の間隔が１００ｎｍ以下であることを特徴とする半導体装置。
【請求項１２】
請求項７乃至請求項１１のいずれか一において、
前記積層膜上の前記ソース電極および前記ドレイン電極に挟まれる領域において、前記ソース電極および前記ドレイン電極の中間地点を結んだ線の長さが１００ｎｍ以下であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれらを生産する方法に関する。特に、本発明は、トランジスタを有する半導体装置、表示装置、発光装置、またはそれらの駆動方法などに関する。または、本発明は、当該半導体装置、当該表示装置、または当該発光装置を有する電子機器などに関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
【０００４】
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００５】
近年は、酸化物半導体膜が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
【０００６】
酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００７】
ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２０１２−２５７１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電気特性の優れたトランジスタを提供することを課題の一とする。または、微細な構造を有するトランジスタを提供することを課題の一とする。または、オン電流の高いトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。
【００１０】
または、オフ時の電流の小さい、トランジスタを提供することを課題の一とする。または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、歩留まり高いトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
【００１１】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１２】
本発明の一態様は、例えば、絶縁表面を有する基板を準備し、基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、マスク層の設けられた領域を残して積層膜を除去するとともに、残った積層膜の側面に反応生成物を形成し、マスク層を除去した後、反応生成物をウェットエッチング処理によって除去し、積層膜上にソース電極およびドレイン電極を形成し、積層膜上、ソース電極上およびドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成する半導体装置の作製方法である。
【００１３】
または、本発明の一態様は、例えば、絶縁表面を有する基板を準備し、基板上に、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を成膜し、積層膜上の一部にマスク層を形成した後、ドライエッチング処理を行うことで、マスク層の設けられた領域を残して積層膜を除去するとともに、残った積層膜の側面に反応生成物を形成し、マスク層を縮小させた後、ドライエッチング処理を行い、マスク層を縮小することで積層膜の露出した領域をハーフエッチング処理し、縮小させたマスク層を除去した後、反応生成物をウェットエッチング処理によって除去し、積層膜上にソース電極およびドレイン電極を形成し、積層膜上、ソース電極上およびドレイン電極上に、第３の酸化物半導体層、ゲート絶縁膜およびゲート電極を順に積層して形成する半導体装置の作製方法である。
【００１４】
または、例えば、マスク層の除去はドライエッチング処理により行う。
【００１５】
または、例えば、積層膜に対するドライエッチング処理は、メタンおよび希ガスを含む雰囲気で行う。
【００１６】
または、例えば、反応生成物に対するウェットエッチング処理は、フッ化水素、リン酸、硝酸、酢酸またはシュウ酸を含む水溶液によって行う。
【００１７】
または、例えば、ソース電極およびドレイン電極が第１の導電層および第２の導電層が順に積層されることで形成されるとき、第１の導電層を形成した後に、２５℃以上１００℃以下の温度で水洗する。
【００１８】
または、本発明の一態様は、例えば、絶縁表面を有する基板と、基板上の第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜と、積層膜上のソース電極およびドレイン電極と、積層膜上、ソース電極上およびドレイン電極上の第３の酸化物半導体層と、第３の酸化物半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、積層膜は、中央から外周に向かって段差を有する半導体装置である。
【００１９】
または、例えば、第１の酸化物半導体層、第２の酸化物半導体層および第３の酸化物半導体層がインジウムを含む。
【００２０】
または、例えば、第１の酸化物半導体層および第３の酸化物半導体層は、第２の酸化物半導体層よりも伝導帯下端のエネルギーが０．０７ｅＶ以上１．３ｅＶ以下真空準位に近い。
【００２１】
または、例えば、第１の酸化物半導体層、第２の酸化物半導体層および第３の酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、第１の酸化物半導体層および第３の酸化物半導体層は、第２の酸化物半導体層よりもＭに対するＩｎの原子数比が小さい。
【００２２】
または、例えば、積層膜上において、ソース電極およびドレイン電極の間隔が１００ｎｍ以下である。
【００２３】
または、例えば、積層膜上のソース電極およびドレイン電極に挟まれる領域において、ソース電極およびドレイン電極の中間地点を結んだ線の長さが１００ｎｍ以下である。
【発明の効果】
【００２４】
電気特性の優れたトランジスタを提供することができる。または、微細な構造を有するトランジスタを提供することができる。または、オン電流の高いトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。
【００２５】
または、オフ時の電流の小さい、トランジスタを提供することができる。または、高い電界効果移動度を有するトランジスタを提供することができる。または、歩留まり高いトランジスタを提供することができる。または、当該トランジスタを有する半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図２】本発明の一態様に係るトランジスタのソース電極およびドレイン電極近傍の断面図の一例を示す図。
【図３】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図４】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図５】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図６】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図７】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図８】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図９】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図１０】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１１】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１２】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１３】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１４】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１５】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１６】本発明の一態様に係るＣＰＵの一例を示すブロック図。
【図１７】本発明の一態様に係る電子機器の一例を示す図。
【図１８】断面ＳＴＥＭ像。
【図１９】断面ＳＴＥＭ像。
【図２０】断面ＳＴＥＭ像。
【発明を実施するための形態】
【００２７】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２８】
なお、ある一つの実施の形態の中で述べる内容は、その実施の形態で述べる別の内容に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
【００２９】
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００３０】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３１】
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００３２】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３３】
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
【００３４】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３５】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３６】
なお、半導体層の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体層にキャリアトラップが形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体層が酸化物半導体層である場合、半導体層の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。また、半導体層がシリコン層である場合、半導体層の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３７】
また、本明細書において、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合と、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合とがある。また、過剰酸素を含む絶縁膜は、例えば、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【００３８】
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【００３９】
＜トランジスタの構造および作製方法についての説明＞
以下では、トランジスタの構造および作製方法について説明する。
【００４０】
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
【００４１】
図１は、トランジスタの上面図および断面図である。図１（Ａ）は、トランジスタの上面図を示す。図１（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図１（Ｂ）に示す。また、図１（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図１（Ｃ）に示す。
【００４２】
チャネル長方向の断面図である図１（Ｂ）において、トランジスタは、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の酸化物半導体層１０６ａと、酸化物半導体層１０６ａ上の酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上のソース電極１１６ａおよびドレイン電極１１６ｂと、酸化物半導体層１０６ｂ上、ソース電極１１６ａ上およびドレイン電極１１６ｂ上の酸化物半導体層１０６ｃと、酸化物半導体層１０６ｃ上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、を有する。なお、好ましくは、ソース電極１１６ａ、ドレイン電極１１６ｂ、酸化物半導体層１０６ｃ、ゲート絶縁膜１１２およびゲート電極１０４上に、保護絶縁膜１０８と、保護絶縁膜１０８上の保護絶縁膜１１８と、を設ける。なお、トランジスタは、下地絶縁膜１０２を有さなくても構わない。
【００４３】
なお、保護絶縁膜１０８と保護絶縁膜１１８との積層順を入れ替えた構造であっても構わない。
【００４４】
上面図である図１（Ａ）において、酸化物半導体層１０６ｂがゲート電極１０４と重なる領域において、ソース電極１１６ａとドレイン電極１１６ｂとの間隔をチャネル長という。また、酸化物半導体層１０６ｂがゲート電極１０４と重なる領域において、ソース電極１１６ａとドレイン電極１１６ｂとの中間地点を結んだ線の長さをチャネル幅という。なお、チャネル形成領域とは、酸化物半導体層１０６ｂにおいて、ゲート電極１０４と重なり、かつソース電極１１６ａとドレイン電極１１６ｂとに挟まれる領域をいう。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。
【００４５】
なお、チャネル幅方向の断面図である図１（Ｃ）において、トランジスタは、酸化物半導体層１０６ｂの側面側にも、ゲート電極１０４によって電界が印加される構造となっている。例えば、トランジスタのチャネル幅が１００ｎｍ以下、好ましくは６０ｎｍ以下、さらに好ましくは４０ｎｍ以下である場合、酸化物半導体層１０６ｂの側面側に電界の寄与が大きくなる。そのため、トランジスタのオン特性（トランジスタをオンにしたときの電流や電界効果移動度など）およびオフ特性（トランジスタをオフにしたときの電流など）は向上する。また、パンチスルー現象を抑制できるため、チャネル長の小さいトランジスタにおいても、ノーマリーオフの電気特性を得ることができる。このように、当該トランジスタは、電気特性の優れたトランジスタである。
【００４６】
なお、ゲート電極１０４は、図１（Ａ）に示すように、上面図において酸化物半導体層１０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極１０４側から光が入射した際に、酸化物半導体層１０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極１０４は遮光膜としての機能を有する。ただし、ゲート電極１０４の外側まで酸化物半導体層１０６ｂが設けられても構わない。
【００４７】
以下では、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃについて説明する。
【００４８】
酸化物半導体層１０６ｂは、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体層１０６ｂは、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体層１０６ｂは、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
【００４９】
ただし、酸化物半導体層１０６ｂは、インジウムを含む酸化物に限定されない。酸化物半導体層１０６ｂは、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【００５０】
酸化物半導体層１０６ａは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体層である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層１０６ａが構成されるため、酸化物半導体層１０６ｂと酸化物半導体層１０６ａとの界面において、界面準位が形成されにくい。
【００５１】
酸化物半導体層１０６ｃは、酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体層である。酸化物半導体層１０６ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層１０６ｃが構成されるため、酸化物半導体層１０６ｂと酸化物半導体層１０６ｃとの界面において、界面準位が形成されにくい。
【００５２】
なお、酸化物半導体層１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層１０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、酸化物半導体層１０６ｃは、酸化物半導体層１０６ａと同種の酸化物を用いても構わない。
【００５３】
ここで、酸化物半導体層１０６ａと酸化物半導体層１０６ｂとの間には、酸化物半導体層１０６ａと酸化物半導体層１０６ｂとの混合領域を有する場合がある。また、酸化物半導体層１０６ｂと酸化物半導体層１０６ｃとの間には、酸化物半導体層１０６ｂと酸化物半導体層１０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
【００５４】
また酸化物半導体層１０６ｂは、エネルギーギャップが大きい酸化物を用いる。酸化物半導体層１０６ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。また、酸化物半導体層１０６ｃのエネルギーギャップは、例えば、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
【００５５】
また、酸化物半導体層１０６ａは、エネルギーギャップが大きい酸化物を用いる。例えば、酸化物半導体層１０６ａのエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
【００５６】
また、酸化物半導体層１０６ｃは、エネルギーギャップが大きい酸化物を用いる。酸化物半導体層１０６ｃのエネルギーギャップは、例えば、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。ただし、酸化物半導体層１０６ａおよび酸化物半導体層１０６ｃは、酸化物半導体層１０６ｂよりもエネルギーギャップが大きい酸化物とする。
【００５７】
酸化物半導体層１０６ｂは、酸化物半導体層１０６ａよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層１０６ｂとして、酸化物半導体層１０６ａよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【００５８】
また、酸化物半導体層１０６ｂとして、酸化物半導体層１０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体層１０６ｂとして、酸化物半導体層１０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．５ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【００５９】
このとき、ゲート電極１０４に電界を印加すると、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂ、酸化物半導体層１０６ｃのうち、電子親和力の最も大きい酸化物半導体層１０６ｂにチャネルが形成される。
【００６０】
また、トランジスタのオン電流を大きくするためには、酸化物半導体層１０６ｃの厚さは小さいほど好ましい。例えば、酸化物半導体層１０６ｃは、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層１０６ｃは、チャネルの形成される酸化物半導体層１０６ｂへ、ゲート絶縁膜１１２を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物半導体層１０６ｃは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層１０６ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
【００６１】
また、信頼性を高めるためには、酸化物半導体層１０６ａは厚く、酸化物半導体層１０６ｂは薄く、酸化物半導体層１０６ｃは薄く設けられることが好ましい。具体的には、酸化物半導体層１０６ａの厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層１０６ａの厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、下地絶縁膜１０２と酸化物半導体層１０６ａとの界面からチャネルの形成される酸化物半導体層１０６ｂまでを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層１０６ａの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層１０６ｂの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【００６２】
例えば、酸化物半導体層１０６ａの厚さは酸化物半導体層１０６ｂの厚さより厚く、酸化物半導体層１０６ｂの厚さは酸化物半導体層１０６ｃの厚さより厚くすればよい。
【００６３】
なお、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃをスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産性を高めることができる。
【００６４】
酸化物半導体層１０６ａをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。
【００６５】
酸化物半導体層１０６ｂをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、などとすればよい。
【００６６】
酸化物半導体層１０６ｃをスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。
【００６７】
酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃをスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
【００６８】
以下では、酸化物半導体層１０６ｂ中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体層１０６ｂ中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体層１０６ｂのキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体層１０６ｂ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
【００６９】
例えば、酸化物半導体層１０６ｂ中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体層１０６ｂと酸化物半導体層１０６ａとの間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体層１０６ｂと酸化物半導体層１０６ｃとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【００７０】
また、酸化物半導体層１０６ｂ中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体層１０６ｂの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６ｂ中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体層１０６ｂの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００７１】
また、酸化物半導体層１０６ｂの水素濃度を低減するために、酸化物半導体層１０６ａの水素濃度を低減すると好ましい。酸化物半導体層１０６ａの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６ｂの窒素濃度を低減するために、酸化物半導体層１０６ａの窒素濃度を低減すると好ましい。酸化物半導体層１０６ａの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００７２】
また、酸化物半導体層１０６ｂの水素濃度を低減するために、酸化物半導体層１０６ｃの水素濃度を低減すると好ましい。酸化物半導体層１０６ｃの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１０６ｂの窒素濃度を低減するために、酸化物半導体層１０６ｃの窒素濃度を低減すると好ましい。酸化物半導体層１０６ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００７３】
以下では、酸化物半導体層の構造について説明する。
【００７４】
酸化物半導体層は、非単結晶酸化物半導体層と単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層、多結晶酸化物半導体層、微結晶酸化物半導体層、非晶質酸化物半導体層などをいう。
【００７５】
まずは、ＣＡＡＣ−ＯＳ層について説明する。
【００７６】
ＣＡＡＣ−ＯＳ層は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。
【００７７】
ＣＡＡＣ−ＯＳ層を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ層は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００７８】
ＣＡＡＣ−ＯＳ層を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ層を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ層の被形成面または上面と平行に配列する。
【００７９】
一方、ＣＡＡＣ−ＯＳ層を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００８０】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ層の結晶部は配向性を有していることがわかる。
【００８１】
ＣＡＡＣ−ＯＳ層に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ層の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００８２】
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００８３】
一方、ＣＡＡＣ−ＯＳ層に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ層の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００８４】
以上のことから、ＣＡＡＣ−ＯＳ層では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００８５】
なお、結晶部は、ＣＡＡＣ−ＯＳ層を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ層の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ層の被形成面または上面の法線ベクトルと平行にならないこともある。
【００８６】
また、ＣＡＡＣ−ＯＳ層中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層の結晶部が、ＣＡＡＣ−ＯＳ層の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ層に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【００８７】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ層のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ層中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ層は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【００８８】
ＣＡＡＣ−ＯＳ層は、不純物濃度の低い酸化物半導体層である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体層の主成分以外の元素である。特に、シリコンなどの、酸化物半導体層を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体層から酸素を奪うことで酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体層内部に含まれると、酸化物半導体層の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体層に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【００８９】
また、ＣＡＡＣ−ＯＳ層は、欠陥準位密度の低い酸化物半導体層である。例えば、酸化物半導体層中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【００９０】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体層は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体層を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体層は、キャリアトラップが少ない。そのため、当該酸化物半導体層を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体層のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体層を用いたトランジスタは、電気特性が不安定となる場合がある。
【００９１】
また、ＣＡＡＣ−ＯＳ層を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【００９２】
次に、微結晶酸化物半導体層について説明する。
【００９３】
微結晶酸化物半導体層は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体層に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体層を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層と呼ぶ。また、ｎｃ−ＯＳ層は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
【００９４】
ｎｃ−ＯＳ層は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ層は、異なる結晶部間で結晶方位に規則性が見られない。そのため、全体で配向性が見られない。従って、ｎｃ−ＯＳ層は、分析方法によっては、非晶質酸化物半導体層と区別が付かない場合がある。例えば、ｎｃ−ＯＳ層に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ層は、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ層に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ層に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ層に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
【００９５】
ｎｃ−ＯＳ層は、非晶質酸化物半導体層よりも規則性の高い酸化物半導体層である。そのため、ｎｃ−ＯＳ層は、非晶質酸化物半導体層よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ層は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ層は、ＣＡＡＣ−ＯＳ層と比べて欠陥準位密度が高くなる。
【００９６】
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ層のうち、二種以上を有する積層膜であってもよい。
【００９７】
図１に示す下地絶縁膜１０２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【００９８】
下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした積層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【００９９】
または、下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸化シリコン層とし、３層目を第２の酸化シリコン層とした積層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０１００】
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【０１０１】
過剰酸素を含む絶縁膜は、酸化物半導体層１０６ｂ中の酸素欠損を低減することができる。酸化物半導体層１０６ｂ中で酸素欠損は、正孔トラップなどとなる。また、酸素欠損のサイトに水素が入ることによって、電子を生成することがある。従って、酸化物半導体層１０６ｂ中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
【０１０２】
ここで、加熱処理によって酸素を放出する膜は、表面温度が１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で行われるＴＤＳ分析において、１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
【０１０３】
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７個／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０１０４】
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０１０５】
ソース電極１１６ａおよびドレイン電極１１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０１０６】
トランジスタのソース電極１１６ａおよびドレイン電極１１６ｂ近傍の断面図を図２に示す。ソース電極１１６ａおよびドレイン電極１１６ｂは、図２に示すいずれの構造としても構わない。なお、図２では、ソース電極１１６ａおよびドレイン電極１１６ｂの形成によって、酸化物半導体層１０６ｂの上面がえぐれた場合の形状を示す。
【０１０７】
図２（Ａ）は、ソース電極１１６ａおよびドレイン電極１１６ｂを単層とした構造である。
【０１０８】
図２（Ｂ）は、ソース電極１１６ａとして、酸化されにくい導電層１１６ａ２と、導電層１１６ａ２上に設けられた導電層１１６ａ１を、ドレイン電極１１６ｂとして、酸化されにくい導電層１１６ｂ２と、導電層１１６ｂ２上に設けられた導電層１１６ｂ１を、それぞれ有する構造である。なお、酸化されにくい導電層は、酸化物半導体層１０６ｂを還元する作用の弱い導電層である。ソース電極１１６ａおよびドレイン電極１１６ｂが、図２（Ｂ）に示す構造となることで、酸化物半導体層１０６ｂにおいて、チャネル長方向への酸素欠損の広がりが小さい。また、導電層１１６ａ１および導電層１１６ｂ１を有するため、導電層１１６ａ２および導電層１１６ｂ２自体は導電性が低くてもよい。従って、導電層１１６ａ２および導電層１１６ｂ２は、厚さが小さくてよく、微細加工にも有利となる。即ち、図２（Ｂ）に示す構造は、チャネル長の小さい微細化されたトランジスタに好適な構造である。
【０１０９】
なお、導電層１１６ａ１と導電層１１６ａ２とが同種の導電層であっても構わない。また、導電層１１６ｂ１と導電層１１６ｂ２とが同種の導電層であっても構わない。
【０１１０】
図２（Ｃ）は、ソース電極１１６ａとして、導電層１１６ａ３と、導電層１１６ａ３上に設けられた酸化されにくい導電層１１６ａ４を、ドレイン電極１１６ｂとして、導電層１１６ｂ３と、導電層１１６ｂ３上に設けられた酸化されにくい導電層１１６ｂ４を、それぞれ有する構造である。ソース電極１１６ａおよびドレイン電極１１６ｂが、図２（Ｃ）に示す構造となることで、酸化物半導体層１０６ｂにおいて、チャネル長方向への酸素欠損の広がりが小さい。また、導電層１１６ａ３および導電層１１６ｂ３を有するため、導電層１１６ａ４および導電層１１６ｂ４自体は導電性が低くてもよい。従って、導電層１１６ａ４および導電層１１６ｂ４は、厚さが小さくてよく、微細加工にも有利となる。即ち、図２（Ｃ）に示す構造は、チャネル長の小さい微細化されたトランジスタに好適な構造である。
【０１１１】
なお、導電層１１６ａ３と導電層１１６ａ４とが同種の導電層であっても構わない。また、導電層１１６ｂ３と導電層１１６ｂ４とが同種の導電層であっても構わない。
【０１１２】
図１に示すゲート絶縁膜１１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１１３】
ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした積層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。
【０１１４】
ゲート絶縁膜１１２および下地絶縁膜１０２の少なくとも一方が過剰酸素を含む絶縁膜を含む場合、酸化物半導体層１０６ｂの酸素欠損が低減され、トランジスタに安定した電気特性を付与することができる。
【０１１５】
ゲート電極１０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０１１６】
保護絶縁膜１０８は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１１７】
保護絶縁膜１０８は、例えば、窒化シリコン層を有する。この場合、窒化シリコン層は窒化酸化シリコン層でも構わない。窒化シリコン層は、水素ガスおよびアンモニアガスの放出量が少ないと好ましい。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しないと好ましい。
【０１１８】
保護絶縁膜１０８は、例えば、酸化アルミニウム層を有する。酸化アルミニウム層は、水素ガスの放出量が少ないと好ましい。水素ガスの放出量は、ＴＤＳ分析にて測定すればよい。また、酸化アルミニウム層は、水素、水および酸素を透過しない、またはほとんど透過しないと好ましい。
【０１１９】
保護絶縁膜１１８は、例えば、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。保護絶縁膜１１８を設けることにより、保護絶縁膜１０８を設けなくて構わない場合がある。
【０１２０】
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【０１２１】
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０１２２】
＜トランジスタ構造（１）の作製方法＞
以下では、トランジスタ構造（１）の作製方法の一例について説明する。
【０１２３】
図３乃至図８には、図１（Ｂ）および図１（Ｃ）に対応する断面図を示す。
【０１２４】
まず、基板１００を準備する。
【０１２５】
次に、下地絶縁膜１３２を成膜する。下地絶縁膜１３２は、下地絶縁膜１０２として示した絶縁膜から選択して成膜すればよい。下地絶縁膜１３２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
【０１２６】
または、基板１００としてシリコンウェハを用いた場合、下地絶縁膜１３２は、熱酸化法によって形成してもよい。
【０１２７】
次に、下地絶縁膜１３２の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、下地絶縁膜１３２の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、酸化物半導体層１０６ｂの結晶性が高くなる場合がある。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【０１２８】
次に、下地絶縁膜１３２に酸素イオンを添加することにより、過剰酸素を含む絶縁膜を形成しても構わない。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１２９】
次に、酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂを順に成膜する（図３（Ａ１）および図３（Ａ２）参照。）。酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂは、それぞれ酸化物半導体層１０６ａおよび酸化物半導体層１０６ｂとして示した酸化物半導体層から選択して成膜すればよい。酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１３０】
次に、酸化物半導体層１３６ｂ上にハードマスク層１７４となる層およびレジストマスク層１７０となる層を成膜する。
【０１３１】
なお、ハードマスク層１７４となる層は、酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂと選択的エッチングが可能な層である。ハードマスク層１７４となる層として、例えば、タングステン、モリブデン、チタンおよびタンタルを一種以上含む、単体、窒化物または合金を単層で、または積層で用いればよい。または、ハードマスク層１７４となる層として、酸化シリコン、酸化窒化シリコンおよび窒化シリコンを一種以上含む絶縁層を、単層で、または積層で用いればよい。
【０１３２】
レジストマスク層１７０となる層は、感光性を有する有機物層または無機物層を用いればよい。レジストマスク層１７０となる層は、スピンコート法などを用いて成膜すればよい。
【０１３３】
次に、フォトマスクを用いて、レジストマスク層１７０となる層に光を照射する。当該光としては、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、レジストマスク層１７０となる層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。
【０１３４】
次に、基板１００を現像液に浸して、レジストマスク層１７０となる層の露光された領域を、除去または残存させてレジストマスク層１７０を形成する。
【０１３５】
次に、レジストマスク層１７０を用いてハードマスク層１７４となる層をエッチングし、ハードマスク層１７４を形成する（図３（Ｂ１）および図３（Ｂ２）参照。）。
【０１３６】
なお、本実施の形態では、ハードマスク層１７４となる層上にレジストマスク層１７０となる層を形成した場合について説明したが、これに限定されない。例えば、ハードマスク層１７４となる層とレジストマスク層１７０となる層との密着性を向上させるために、ハードマスク層１７４となる層上に有機物からなるコート層などを形成してもよい。また、特に微細な加工が要求されない場合、ハードマスク層１７４となる層を設けなくてもよい場合がある。その場合、レジストマスク層１７０となる層に照射する光として、高圧水銀灯のｇ線またはｉ線などを用いてもよい。
【０１３７】
次に、レジストマスク層１７０を除去する（図４（Ａ１）および図４（Ａ２）参照。）。レジストマスク層１７０の除去は、プラズマ処理、薬液処理などで行えばよい。好ましくはプラズマアッシングによって除去する。
【０１３８】
次に、ハードマスク層１７４を用いて酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの一部をエッチングし、島状の酸化物半導体層１４６ａおよび酸化物半導体層１４６ｂを形成する。（図４（Ｂ１）および図４（Ｂ２）参照。）。このとき、下地絶縁膜１３２の一部をハーフエッチングすることで、下地絶縁膜１４２とする。
【０１３９】
酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの一部をエッチングする方法としては、ドライエッチング処理を用いると好ましい。当該ドライエッチング処理は、例えば、メタンおよび希ガスを含む雰囲気で行えばよい。
【０１４０】
次に、ハードマスク層１７４を除去する（図５（Ａ１）および図５（Ａ２）参照。）。
【０１４１】
ハードマスク層１７４の除去としては、ドライエッチング処理を用いると好ましい。当該ドライエッチング処理は、例えば、ハードマスク層１７４がタングステン層の場合、四フッ化炭素および酸素を含む雰囲気で行えばよい。
【０１４２】
なお、酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂのドライエッチング処理、または／およびハードマスク層１７４のドライエッチング処理によって、酸化物半導体層１４６ａおよび酸化物半導体層１４６ｂの側面に反応生成物（ラビットイヤーともいう。）を形成する。当該反応生成物は、以降の工程によって形成される各層の段差被覆性を低下させる要因となる場合がある。
【０１４３】
次に、反応生成物を除去する。反応生成物の除去時に、下地絶縁膜１４２、酸化物半導体層１４６ａおよび酸化物半導体層１４６ｂを僅かにエッチングすることで、それぞれ下地絶縁膜１５２、酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂとする（図５（Ｂ１）および図５（Ｂ２）参照。）。反応生成物を一度形成し、除去することにより、酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂの側面を曲面状とすることができる。酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂの側面が曲面状となっていることにより、後に酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂ上に設けられる層や膜の段差被覆性を高めることができる。
【０１４４】
反応生成物の除去は、ウェットエッチング処理などによって行えばよい。例えば、ウェットエッチング処理として、フッ化水素、リン酸、硝酸、酢酸またはシュウ酸を含む水溶液を用いればよい。ただし、酸化物半導体層１４６ａおよび酸化物半導体層１４６ｂは、酸と反応しやすいため、十分に希釈した水溶液を用いることが好ましい。
【０１４５】
次に、導電膜１１６を成膜する（図６（Ａ１）および図６（Ａ２）参照。）。導電膜１１６は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して成膜すればよい。導電膜１１６は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１４６】
次に、フォトリソグラフィ法などにより、導電膜１１６を加工し、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する。このとき、下地絶縁膜１５２、酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂを僅かにエッチングすることで、それぞれ下地絶縁膜１６２、酸化物半導体層１０６ａおよび酸化物半導体層１０６ｂとする（図６（Ｂ１）および図６（Ｂ２）参照。）。フォトリソグラフィ法などについては、図３（Ｂ１）から図５（Ａ２）にかけての酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの加工に関する説明を参酌する。
【０１４７】
ここで、ソース電極１１６ａおよびドレイン電極１１６ｂを、図２（Ｃ）に示す構造とする場合のソース電極１１６ａおよびドレイン電極１１６ｂの形成方法について説明する。
【０１４８】
まず、導電層１１６ａ３および導電層１１６ｂ３となる導電膜を成膜する。導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して成膜すればよい。導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１４９】
次に、導電膜上にスピンコート法などによりレジスト層を成膜し、フォトマスクを用いてレジスト層に光を照射する。導電膜は、微細加工が要求されないため、照射する光として高圧水銀灯のｇ線またはｉ線などを用いればよい。次に、レジスト層を現像することで、レジストマスク層を形成する。次に、レジストマスク層を用いて導電膜をドライエッチング処理し、導電層１１６ａ３および導電層１１６ｂ３を形成する。
【０１５０】
その後、レジストマスク層をプラズマアッシングなどにより除去する。このとき、導電層１１６ａ３および導電層１１６ｂ３の表面には導電膜に用いた金属の酸化物層が形成される場合がある。導電層１１６ａ３および導電層１１６ｂ３の表面に酸化物層が形成されると接触抵抗を増大させる恐れがあるため、表面に形成された酸化物層を除去すると好ましい。導電層１１６ａ３および導電層１１６ｂ３の表面に形成された酸化物層が、タングステン、モリブデン、クロムなどの酸化物である場合、水（１０℃以上２５℃未満程度）や温水（２５℃以上１００℃以下、好ましくは４０℃以上６０℃以下）による処理で除去できる場合がある。
【０１５１】
次に、導電層１１６ａ４および導電層１１６ｂ４となる導電膜を成膜する。導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して成膜すればよい。導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１５２】
次に、導電膜上にスピンコート法などによりレジスト層を成膜する。ただし、レジスト層の下地に有機物からなるコート層などを形成してもよい。次に、フォトマスクを用いてレジスト層に光を照射する。導電膜は、微細加工が要求される場合があるため、照射する光としてＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ光などを用いるとよい。また、液浸技術を用いてもよい。また、レジスト層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。次に、レジスト層を現像することで、レジストマスク層を形成する。次に、レジストマスク層を用いて導電膜をドライエッチング処理し、導電層１１６ａ４および導電層１１６ｂ４を形成する。
【０１５３】
その後、レジストマスク層をプラズマアッシングなどにより除去する。以上のようにして、導電層１１６ａ３および導電層１１６ａ４を含むソース電極１１６ａ、ならびに導電層１１６ｂ３および導電層１１６ｂ４を含むドレイン電極１１６ｂを形成することができる。
【０１５４】
なお、導電層１１６ａ３および導電層１１６ｂ３として、タングステン層を用いた場合、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって断面観察することで、表面に形成される酸化物の有無を確認することができる。なお、断面ＳＴＥＭ観察には、株式会社日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いた。
【０１５５】
図２０（Ａ）に導電層１１６ａ３および導電層１１６ｂ３の表面に形成される酸化物を除去しなかった場合を示し、図２０（Ｂ）に２１℃程度の純水で３分間処理した場合を示し、図２０（Ｃ）に４０℃程度の純水で３分間処理した場合を示し、図２０（Ｄ）に６０℃程度の純水で３分間処理した場合の断面ＳＴＥＭ像を示す。
【０１５６】
図２０（Ａ）より、タングステン層とタングステン層の間に、タングステン層とは異なる層が形成されていることが確認できる。また、図２０（Ｂ）より、タングステン層とタングステン層との間に、タングステン層とは異なる層が僅かに確認され、当該層は図２０（Ａ）より薄いことが確認できる。また、図２０（Ｃ）および図２０（Ｄ）より、タングステン層とタングステン層との間に、タングステン層と異なる層が形成されていないことが確認できる。なお、ここで観察されたタングステン層とは異なる層が、タングステンの酸化物であることは、ＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）により確認している。
【０１５７】
従って、タングステン層の表面に形成された酸化物層は、水や温水による処理で除去できることが確認された。
【０１５８】
次に、酸化物半導体層１３６ｃ、絶縁膜１２２および導電膜１１４を順に成膜する（図７（Ａ１）および図７（Ａ２）参照。）。酸化物半導体層１３６ｃは、酸化物半導体層１０６ｃとして示した酸化物半導体層から選択して成膜すればよい。酸化物半導体層１３６ｃは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。また、絶縁膜１２２は、ゲート絶縁膜１１２として示した絶縁膜から選択して成膜すればよい。絶縁膜１２２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。また、導電膜１１４は、ゲート電極１０４として示した導電膜から選択して成膜すればよい。導電膜１１４は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。
【０１５９】
なお、酸化物半導体層１３６ｃを形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１３６ｃの結晶性を高め、さらに酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１３６ｃから水素や水などの不純物を除去することができる。
【０１６０】
次に、フォトリソグラフィ法などにより、導電膜１１４を加工し、ゲート電極１０４を形成する。また、絶縁膜１２２の一部をエッチングし、ゲート絶縁膜１１２を形成する。また、酸化物半導体層１３６ｃの一部をエッチングし、酸化物半導体層１０６ｃを形成する。フォトリソグラフィ法などについては、図３（Ｂ１）から図５（Ａ２）にかけての酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの加工に関する説明を参酌する。
【０１６１】
次に、保護絶縁膜１０８を形成する。保護絶縁膜１０８は、保護絶縁膜１０８として示した絶縁膜を用いて成膜すればよい。保護絶縁膜１０８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１６２】
次に、保護絶縁膜１１８を形成する（図８（Ａ１）および図８（Ａ２）参照。）。保護絶縁膜１１８は、保護絶縁膜１１８として示した絶縁膜を用いて成膜すればよい。保護絶縁膜１１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１６３】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理よりも低温で行えばよい。第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。
【０１６４】
以上のようにして、図１に示したトランジスタを作製することができる。
【０１６５】
＜トランジスタ構造（２）＞
次に、トランジスタ構造（１）とは異なるトップゲートトップコンタクト型のトランジスタの一例について説明する。
【０１６６】
図９は、トランジスタの上面図および断面図である。図９（Ａ）は、トランジスタの上面図を示す。図９（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図９（Ｂ）に示す。また、図９（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図９（Ｃ）に示す。
【０１６７】
チャネル長方向の断面図である図９（Ｂ）において、トランジスタは、基板２００上の下地絶縁膜２０２と、下地絶縁膜２０２上の酸化物半導体層２０６ａと、酸化物半導体層２０６ａ上の酸化物半導体層２０６ｂと、酸化物半導体層２０６ｂ上のソース電極２１６ａおよびドレイン電極２１６ｂと、酸化物半導体層２０６ｂ上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上の酸化物半導体層２０６ｃと、酸化物半導体層２０６ｃ上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上のゲート電極２０４と、を有する。なお、好ましくは、ソース電極２１６ａ、ドレイン電極２１６ｂ、酸化物半導体層２０６ｃ、ゲート絶縁膜２１２およびゲート電極２０４上に、保護絶縁膜２０８と、保護絶縁膜２０８上の保護絶縁膜２１８と、を設ける。なお、トランジスタは、下地絶縁膜２０２を有さなくても構わない。
【０１６８】
なお、保護絶縁膜２０８と保護絶縁膜２１８との積層順を入れ替えた構造であっても構わない。
【０１６９】
なお、チャネル幅方向の断面図である図９（Ｃ）において、トランジスタは、酸化物半導体層２０６ｂの側面側にも、ゲート電極２０４によって電界が印加される構造となっている。例えば、トランジスタのチャネル幅が１００ｎｍ以下、好ましくは６０ｎｍ以下、さらに好ましくは４０ｎｍ以下である場合、酸化物半導体層２０６ｂの側面側に電界による寄与が大きくなる。そのため、トランジスタのオン特性（トランジスタをオンにしたときの電流や電界効果移動度など）は高くなり、オフ特性（トランジスタをオフにしたときの電流など）は低くなる。また、パンチスルー現象を抑制できるため、チャネル長の小さいトランジスタにおいても、ノーマリーオフの電気特性を得ることができる。このように、当該トランジスタは、電気特性の優れたトランジスタである。
【０１７０】
なお、上面図である図９（Ａ）において、酸化物半導体層２０６ｂは、酸化物半導体層２０６ａよりも端部の形成する外周が内側に設けられる。そのため、酸化物半導体層２０６ａおよび酸化物半導体層２０６ｂを含む積層膜よりも上に形成される層や膜（ソース電極２１６ａ、ドレイン電極２１６ｂ、酸化物半導体層２０６ｃ、ゲート絶縁膜２１２、ゲート電極２０４、保護絶縁膜２０８、保護絶縁膜２１８など）の段差被覆性を高めることができる。従って、当該トランジスタは、段差被覆性に起因する歩留まりの低下が起こりにくい。ただし、この構造に限定されて、トランジスタの歩留まりが向上するわけではない。例えば、トランジスタの段差被覆性を高めるためには、酸化物半導体層２０６ａおよび酸化物半導体層２０６ｂを含む積層膜が中央から外周に向かって段差を有すればよい。
【０１７１】
なお、ゲート電極２０４は、図９（Ａ）に示すように、上面図において酸化物半導体層２０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極２０４側から光が入射した際に、酸化物半導体層２０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。ただし、ゲート電極２０４の外側まで酸化物半導体層２０６ｂが設けられても構わない。
【０１７２】
基板２００は、基板１００の記載を参照する。下地絶縁膜２０２は下地絶縁膜１０２の記載を参照する。酸化物半導体層２０６ａは酸化物半導体層１０６ａの記載を参照する。酸化物半導体層２０６ｂは酸化物半導体層１０６ｂの記載を参照する。ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。酸化物半導体層２０６ｃは酸化物半導体層１０６ｃの記載を参照する。ゲート絶縁膜２１２はゲート絶縁膜１１２の記載を参照する。ゲート電極２０４はゲート電極１０４の記載を参照する。保護絶縁膜２０８は保護絶縁膜１０８の記載を参照する。保護絶縁膜２１８は保護絶縁膜１１８の記載を参照する。
【０１７３】
従って、トランジスタ構造（２）とトランジスタ構造（１）との違いは、酸化物半導体層２０６ａおよび酸化物半導体層２０６ｂと、酸化物半導体層１０６ａおよび酸化物半導体層１０６ｂとの形状の違いのみである。従って、トランジスタ構造（２）については、トランジスタ構造（１）の記載を参照することができる。
【０１７４】
＜トランジスタ構造（２）の作製方法＞
以下では、トランジスタ構造（２）の作製方法の一例について説明する。
【０１７５】
図１０乃至図１５には、図９（Ｂ）および図９（Ｃ）に対応する断面図を示す。
【０１７６】
まず、基板２００を準備する。
【０１７７】
次に、下地絶縁膜２３２を成膜する。下地絶縁膜２３２は、下地絶縁膜１３２の成膜方法についての記載を参照する。
【０１７８】
次に、下地絶縁膜２３２の表面を平坦化するために、ＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことで、下地絶縁膜２３２をＲａが１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。
【０１７９】
次に、下地絶縁膜２３２に酸素イオンを添加することにより、過剰酸素を含む絶縁膜を形成しても構わない。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１８０】
次に、酸化物半導体層２３６ａおよび酸化物半導体層２３６ｂを順に成膜する（図１０（Ａ１）および図１０（Ａ２）参照。）。酸化物半導体層２３６ａおよび酸化物半導体層２３６ｂは、それぞれ酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの成膜方法についての記載を参照する。
【０１８１】
次に、酸化物半導体層２３６ｂ上にハードマスク層２７４となる層およびレジストマスク層２７０となる層を成膜する。
【０１８２】
なお、ハードマスク層２７４となる層は、ハードマスク層１７４となる層の成膜方法についての記載を参照する。
【０１８３】
なお、レジストマスク層２７０となる層は、レジストマスク層１７０となる層の成膜方法についての記載を参照する。
【０１８４】
次に、フォトリソグラフィ法などによって、ハードマスク層２７４となる層およびレジストマスク層２７０となる層を加工し、ハードマスク層２７４およびレジストマスク層２７０を形成する（図１０（Ｂ１）および図１０（Ｂ２）参照。）。
【０１８５】
次に、ハードマスク層２７４およびレジストマスク層２７０を用いて、酸化物半導体層２３６ａおよび酸化物半導体層２３６ｂの一部を除去し、島状の酸化物半導体層２４６ａおよび酸化物半導体層２４６ｂを形成する（図１１（Ａ１）および図１１（Ａ２）参照。）。このとき、下地絶縁膜２３２の一部をハーフエッチングすることで、下地絶縁膜２４２とする。
【０１８６】
酸化物半導体層２３６ａおよび酸化物半導体層２３６ｂの一部をエッチングする方法としては、酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの一部をエッチングする方法についての記載を参照する。
【０１８７】
次に、ハードマスク層２７４およびレジストマスク層２７０を縮小させ、ハードマスク層２８４およびレジストマスク層２８０を形成する（図１１（Ｂ１）および図１１（Ｂ２）参照。）。ハードマスク層２８４およびレジストマスク層２８０の形成は、例えば、プラズマアッシングによってレジストマスク層２７０を縮小させてレジストマスク層２８０を形成した後、レジストマスク層２８０を用いてハードマスク層２７４をエッチングすることでハードマスク層２８４を形成すればよい。
【０１８８】
次に、ハードマスク層２８４およびレジストマスク層２８０を用いて、酸化物半導体層２４６ａおよび酸化物半導体層２４６ｂを含む積層膜をハーフエッチングし、酸化物半導体層２５６ａおよび酸化物半導体層２５６ｂを形成する（図１２（Ａ１）および図１２（Ａ２）参照。）。このとき、下地絶縁膜２４２の一部をハーフエッチングすることで、下地絶縁膜２５２とする。
【０１８９】
次に、ハードマスク層２８４およびレジストマスク層２８０を除去する（図１２（Ｂ１）および図１２（Ｂ２）参照。）。
【０１９０】
レジストマスク層２８０の除去は、レジストマスク層１７０を除去する方法についての記載を参照する。ハードマスク層２８４の除去は、ハードマスク層１７４を除去する方法についての記載を参照する。
【０１９１】
なお、酸化物半導体層２３６ａおよび酸化物半導体層２３６ｂのドライエッチング処理、酸化物半導体層２４６ａおよび酸化物半導体層２４６ｂのドライエッチング処理、または／およびハードマスク層２８４のドライエッチング処理によって、酸化物半導体層２５６ａおよび酸化物半導体層２５６ｂの側面に反応生成物が形成される場合がある。当該反応生成物は、以降の工程によって形成される各層の段差被覆性を低下させる要因となる場合がある。
【０１９２】
次に、反応生成物を除去する。反応生成物の除去時に、下地絶縁膜２５２、酸化物半導体層２５６ａおよび酸化物半導体層２５６ｂを僅かにエッチングすることで、それぞれ下地絶縁膜２６２、酸化物半導体層２６６ａおよび酸化物半導体層２６６ｂとする（図１３（Ａ１）および図１３（Ａ２）参照。）。反応生成物を一度形成し、除去することにより、酸化物半導体層２６６ａおよび酸化物半導体層２６６ｂの側面を曲面状とすることができる。酸化物半導体層２６６ａおよび酸化物半導体層２６６ｂの側面が曲面状となっていることにより、後に酸化物半導体層２６６ａおよび酸化物半導体層２６６ｂ上に設けられる層や膜の段差被覆性をさらに高めることができる。
【０１９３】
反応生成物の除去は、ウェットエッチング処理などによって行えばよい。例えば、ウェットエッチング処理として、フッ化水素、リン酸、硝酸、酢酸またはシュウ酸を含む水溶液を用いればよい。ただし、酸化物半導体層２５６ａおよび酸化物半導体層２５６ｂは、酸と反応しやすいため、十分に希釈した水溶液を用いることが好ましい。
【０１９４】
次に、導電膜２１６を成膜する（図１３（Ｂ１）および図１３（Ｂ２）参照。）。導電膜２１６は、導電膜１１６の成膜方法についての記載を参照する。
【０１９５】
次に、フォトリソグラフィ法などにより、導電膜２１６を加工し、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する。このとき、下地絶縁膜２６２、酸化物半導体層２６６ａおよび酸化物半導体層２６６ｂを僅かにエッチングすることで、それぞれ下地絶縁膜２７２、酸化物半導体層２０６ａおよび酸化物半導体層２０６ｂとする（図１４（Ａ１）および図１４（Ａ２）参照。）。
【０１９６】
次に、酸化物半導体層２３６ｃ、絶縁膜２２２および導電膜２１４を順に成膜する（図１４（Ｂ１）および図１４（Ｂ２）参照。）。酸化物半導体層２３６ｃは、酸化物半導体層１３６ｃの成膜方法についての記載を参照する。また、絶縁膜２２２は、絶縁膜１２２の成膜方法についての記載を参照する。また、導電膜２１４は、導電膜１１４の成膜方法についての記載を参照する。
【０１９７】
なお、酸化物半導体層２３６ｃを形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法で示した第１の加熱処理についての記載を参照する。
【０１９８】
次に、フォトリソグラフィ法などにより、導電膜２１４を加工し、ゲート電極２０４を形成する。また、絶縁膜２２２の一部をエッチングし、ゲート絶縁膜２１２を形成する。また、酸化物半導体層２３６ｃの一部をエッチングし、酸化物半導体層２０６ｃを形成する（図１５（Ａ１）および図１５（Ａ２）参照。）。
【０１９９】
次に、保護絶縁膜２０８を形成する。保護絶縁膜２０８は、保護絶縁膜１０８の成膜方法についての記載を参照する。
【０２００】
次に、保護絶縁膜２１８を形成する（図１５（Ｂ１）および図１５（Ｂ２）参照。）。保護絶縁膜２１８は、保護絶縁膜１１８の成膜方法についての記載を参照する。
【０２０１】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理よりも低温で行えばよい。第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。
【０２０２】
以上のようにして、図９に示したトランジスタを作製することができる。
【０２０３】
＜応用製品について＞
以下では、上述したトランジスタを用いた応用製品について説明する。
【０２０４】
上述したトランジスタは、例えば、メモリ、ＣＰＵ、表示装置など様々な用途に用いることができる。
【０２０５】
＜ＣＰＵ＞
図１６は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
【０２０６】
図１６（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０２０７】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０２０８】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０２０９】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０２１０】
図１６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
【０２１１】
図１６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０２１２】
電源停止に関しては、図１６（Ｂ）または図１６（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１６（Ｂ）および図１６（Ｃ）の回路の説明を行う。
【０２１３】
図１６（Ｂ）および図１６（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
【０２１４】
図１６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０２１５】
図１６（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０２１６】
なお、図１６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０２１７】
また、図１６（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０２１８】
また、図１６（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０２１９】
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０２２０】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０２２１】
＜設置例＞
図１７（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカー部８００３から音声を出力することが可能である。
【０２２２】
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２２３】
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上述したメモリやＣＰＵを用いることが可能である。
【０２２４】
図１７（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
【０２２５】
図１７（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１７（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
【０２２６】
図１７（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１７（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
【０２２７】
図１７（Ｂ）および図１７（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
【０２２８】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【０２２９】
なお、本実施の形態は、基本原理の一例について述べたものである。従って、本実施の形態の一部について、実施の形態の他の一部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
【実施例１】
【０２３０】
本実施例では、第１の酸化物半導体層および第２の酸化物半導体層を含む積層膜を、フォトリソグラフィ法により加工した際に生じる反応生成物を断面ＳＴＥＭ観察した。また、当該反応生成物を除去した。
【０２３１】
以下に、試料の作製方法を示す。
【０２３２】
基板には、シリコンウェハを用いた。次に、シリコンウェハに対して塩化水素および酸素を含む雰囲気において９５０℃で処理し、厚さが１００ｎｍの酸化シリコン膜を形成した。次に、厚さが３００ｎｍの酸化窒化シリコン膜を成膜した。次に、ＣＭＰ処理によって酸化窒化シリコン膜の表面をＲａが０．２ｎｍ以下となるよう平坦化した。
【０２３３】
次に、第１の酸化物半導体層として厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を成膜した。第１の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ターゲットを用い、スパッタリング法によって成膜した。
【０２３４】
次に、第２の酸化物半導体層として厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を成膜した。第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲットを用い、スパッタリング法によって成膜した。
【０２３５】
次に、レジスト層をスピンコート法により成膜し、電子ビームによりレジスト層の一部を露光した。次に、レジスト層を現像することで、レジストマスク層を形成した。次に、レジストマスク層を用いて第１の酸化物半導体層および第２の酸化物半導体層をドライエッチング処理した。ドライエッチング処理は、メタンを１６ｓｃｃｍおよびアルゴンを３２ｓｃｃｍ用いて圧力を１．０Ｐａとし、ＩＣＰ電力６００Ｗ、バイアス電力１００Ｗとして行った。なお、基板温度を７０℃とした。
【０２３６】
その後、レジストマスク層をプラズマアッシングにより除去した。
【０２３７】
次に、試料に対し、断面ＳＴＥＭ観察を行った（図１８（Ａ）参照。）。断面ＳＴＥＭ観察には、株式会社日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いた。
【０２３８】
図１８（Ａ）より、第１の酸化物半導体層および第２の酸化物半導体層の側面には、ドライエッチング処理による反応生成物の形成が確認された。
【０２３９】
次に、試料に対し、オゾン水処理および希釈フッ化水素酸処理を行った。希釈フッ化水素酸の濃度は、０．００３重量％とした。
【０２４０】
次に、オゾン水処理および希釈フッ化水素酸処理を行った試料に対し、断面ＳＴＥＭ観察を行った（図１８（Ｂ）参照。）。
【０２４１】
図１８（Ａ）と比較すると、図１８（Ｂ）に示す断面ＳＴＥＭ像では、第１の酸化物半導体層および第２の酸化物半導体層の側面の反応生成物が除去されていることがわかった。
【０２４２】
また、図１８（Ｂ）に示す断面ＳＴＥＭ像では、第１の酸化物半導体層および第２の酸化物半導体層の側面が曲面状となっていることがわかった。第１の酸化物半導体層および第２の酸化物半導体層の側面が曲面状となっていることにより、第１の酸化物半導体層および第２の酸化物半導体層上に設けられる層や膜の段差被覆性を高めることができる。
【実施例２】
【０２４３】
本実施例では、トランジスタを作製し、その断面形状を観察した。
【０２４４】
トランジスタの構造は、図１に示す構造とした。そのため、以下では、トランジスタの構造および作製方法については、図１乃至図７を参照する。
【０２４５】
以下に、トランジスタの作製方法を示す。
【０２４６】
基板１００には、シリコンウェハを用いた。次に、下地絶縁膜１３２を形成した。次に、シリコンウェハに対して塩化水素および酸素を含む雰囲気において９５０℃で処理し、厚さが１００ｎｍの酸化シリコン膜を形成した。次に、厚さが３００ｎｍの酸化窒化シリコン膜を成膜した。次に、ＣＭＰ処理によって酸化窒化シリコン膜の表面をＲａが０．２ｎｍ以下となるよう平坦化した。
【０２４７】
次に、酸化物半導体層１３６ａとして厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を成膜した。酸化物半導体層１３６ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ターゲットを用い、スパッタリング法によって成膜した。
【０２４８】
次に、酸化物半導体層１３６ｂとして厚さが１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を成膜した。酸化物半導体層１３６ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲットを用い、スパッタリング法によって成膜した（図３（Ａ１）および図３（Ａ２）参照。）。
【０２４９】
次に、ハードマスク層１７４となる層として厚さが５ｎｍのタングステン層を成膜した。次に、ハードマスク層１７４となる層上に厚さが２０ｎｍの有機物からなるコート層を成膜した。次に、厚さが１００ｎｍのレジストマスク層１７０となる層を成膜した。
【０２５０】
次に、電子ビームによりレジストマスク層１７０となる層の一部を露光し、基板１００を現像液に浸すことで、レジストマスク層１７０を形成した。
【０２５１】
次に、レジストマスク層１７０を用いて、ハードマスク層１７４となる層およびコート層をドライエッチング処理し、ハードマスク層１７４を形成した（図３（Ｂ１）および図３（Ｂ２）参照。）。ドライエッチング処理は、第１ステップとして、四フッ化炭素を１００ｓｃｃｍ用いて圧力を０．６７Ｐａとし、ＩＣＰ電力２０００Ｗ、バイアス電力５０Ｗとし、第２ステップとして、四フッ化炭素を６０ｓｃｃｍおよび酸素を４０ｓｃｃｍ用いて圧力を２．０Ｐａとし、ＩＣＰ電力１０００Ｗ、バイアス電力２５Ｗとして行った。なお、基板温度を−１０℃とした。
【０２５２】
次に、ハードマスク層１７４およびレジストマスク層１７０を用いて酸化物半導体層１３６ａおよび酸化物半導体層１３６ｂの一部をドライエッチング処理し、下地絶縁膜１４２、酸化物半導体層１４６ａおよび酸化物半導体層１４６ｂを形成した。ドライエッチング処理は、メタンを１６ｓｃｃｍおよびアルゴンを３２ｓｃｃｍ用いて圧力を１．０Ｐａとし、ＩＣＰ電力６００Ｗ、バイアス電力１００Ｗとして行った。なお、基板温度を７０℃とした。
【０２５３】
その後、レジストマスク層１７０およびコート層をプラズマアッシングにより除去した。次に、ハードマスク層１７４をドライエッチング処理により除去した（図５（Ａ１）および図５（Ａ２）参照。）。ドライエッチング処理は、四フッ化炭素を６０ｓｃｃｍおよび酸素を４０ｓｃｃｍ用いて圧力を２．０Ｐａとし、ＩＣＰ電力１０００Ｗ、バイアス電力２５Ｗとして行った。なお、基板温度を−１０℃とした。
【０２５４】
次に、オゾン水処理および希釈フッ化水素酸処理を行った。フッ化水素酸の濃度は、０．００３重量％とした。このようにして、下地絶縁膜１５２、酸化物半導体層１５６ａおよび酸化物半導体層１５６ｂを形成した（図５（Ｂ１）および図５（Ｂ２）参照。）。
【０２５５】
次に、導電膜１１６として厚さが１０ｎｍのタングステン膜を成膜した（図６（Ａ１）および図６（Ａ２）参照。）。
【０２５６】
次に、有機物からなるコート層を成膜した。次に、厚さが１００ｎｍのレジスト層を成膜した。次に、レジスト層の一部を露光し、レジストマスク層を形成した。次にレジストマスク層を用いて導電膜１１６およびコート層をドライエッチング処理し、ソース電極１１６ａおよびドレイン電極１１６ｂを形成した。また、ソース電極１１６ａおよびドレイン電極１１６ｂを形成するとともに、下地絶縁膜１６２、酸化物半導体層１０６ａおよび酸化物半導体層１０６ｂを形成した（図６（Ｂ１）および図６（Ｂ２）参照。）。ドライエッチング処理は、第１ステップとして、四フッ化炭素を１００ｓｃｃｍ用いて圧力を０．６７Ｐａとし、ＩＣＰ電力２０００Ｗ、バイアス電力５０Ｗとし、第２ステップとして、四フッ化炭素を６０ｓｃｃｍおよび酸素を４０ｓｃｃｍ用いて圧力を２．０Ｐａとし、ＩＣＰ電力１０００Ｗ、バイアス電力２５Ｗとして行った。なお、基板温度を−１０℃とした。
【０２５７】
その後、レジストマスク層およびコート層をプラズマアッシングにより除去した。
【０２５８】
次に、酸化物半導体層１３６ｃとして厚さが１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物層を成膜した。酸化物半導体層１３６ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）ターゲットを用い、スパッタリング法によって成膜した。
【０２５９】
次に、絶縁膜１２２として厚さが１０ｎｍの酸化窒化シリコン膜を成膜した。次に、導電膜１１４として、厚さが１０ｎｍの窒化タンタル層と、厚さが１０ｎｍのタングステン層をこの順で成膜した積層膜を形成した（図７（Ａ１）および図７（Ａ２）参照。）。
【０２６０】
次に、厚さが１５０ｎｍのレジスト層を成膜した。次に、レジスト層の一部を露光し、レジストマスク層を形成した。次に、レジストマスク層を用いて導電膜１１４をドライエッチング処理し、ゲート電極１０４を形成した。ドライエッチング処理は、第１ステップとして、四フッ化炭素を５５ｓｃｃｍ、酸素を５５ｓｃｃｍおよび塩素を４５ｓｃｃｍ用いて圧力を０．６７Ｐａとし、ＩＣＰ電力３０００Ｗ、バイアス電力１１０Ｗとし、第２ステップとして、三塩化ホウ素を１５０ｓｃｃｍおよび塩素を５０ｓｃｃｍ用いて圧力を０．６７Ｐａとし、ＩＣＰ電力１０００Ｗ、バイアス電力５０Ｗとして行った。なお、基板温度を４０℃とした。
【０２６１】
次に、レジストマスク層およびゲート電極１０４を用いて絶縁膜１２２をドライエッチング処理し、ゲート絶縁膜１１２を形成した。ドライエッチング処理は、ヘリウムを１４４ｓｃｃｍおよびトリフルオロメタンを５６ｓｃｃｍ用いて圧力を７．５Ｐａとし、ＩＣＰ電力２５Ｗ、バイアス電力４２５Ｗとして行った。
【０２６２】
次に、レジストマスク層、ゲート電極１０４およびゲート絶縁膜１１２を用いて酸化物半導体層１３６ｃをドライエッチング処理し、酸化物半導体層１０６ｃを形成した。また、酸化物半導体層１０６ｃを形成するとともに、下地絶縁膜１０２を形成した（図７（Ｂ１）および図７（Ｂ２）参照。）。ドライエッチング処理は、メタンを１６ｓｃｃｍおよびアルゴンを３２ｓｃｃｍ用いて圧力を１．０Ｐａとし、ＩＣＰ電力６００Ｗ、バイアス電力１００Ｗとして行った。なお、基板温度を７０℃とした。
【０２６３】
その後、レジストマスク層をプラズマアッシングにより除去した。
【０２６４】
以上のようにしてトランジスタを作製し、チャネル幅方向（図１（Ａ）のＡ３−Ａ４の方向）およびチャネル長方向（図１（Ａ）のＡ１−Ａ２の方向）における断面ＳＴＥＭ観察を行った。図１９（Ａ）にチャネル幅方向の断面ＳＴＥＭ像を示し、図１９（Ｂ）にチャネル長方向の断面ＳＴＥＭ像を示す。
【０２６５】
図１９より、本実施例で示した作製方法により、チャネル幅が８０ｎｍ程度、チャネル長が５５ｎｍ程度と極めて微細なトランジスタが作製できることがわかった。また、本実施例で示したトランジスタは、段差被覆性が高いことがわかった。
【０２６６】
なお、図１９（Ｂ）に示すように、ゲート電極１０４などを形成するためのドライエッチング処理時の反応生成物が、トランジスタの表面を覆うように形成される場合がある。ゲート電極１０４と、ソース電極１１６ａおよびドレイン電極１１６ｂと、に渡って反応生成物が形成されると、トランジスタのスイッチング特性が得られなくなる場合がある。従って、後に反応生成物を除去しておくことが好ましい。例えば、オゾン水処理および希釈フッ化水素酸処理を行うことで、反応生成物を除去することができる。このとき、フッ化水素酸の濃度は、例えば０．００３重量％とすればよい。
【符号の説明】
【０２６７】
１００    基板
１０２    下地絶縁膜
１０４    ゲート電極
１０６ａ    酸化物半導体層
１０６ｂ    酸化物半導体層
１０６ｃ    酸化物半導体層
１０８    保護絶縁膜
１１２    ゲート絶縁膜
１１４    導電膜
１１６    導電膜
１１６ａ    ソース電極
１１６ａ１    導電層
１１６ａ２    導電層
１１６ａ３    導電層
１１６ａ４    導電層
１１６ｂ    ドレイン電極
１１６ｂ１    導電層
１１６ｂ２    導電層
１１６ｂ３    導電層
１１６ｂ４    導電層
１１８    保護絶縁膜
１２２    絶縁膜
１３２    下地絶縁膜
１３６ａ    酸化物半導体層
１３６ｂ    酸化物半導体層
１３６ｃ    酸化物半導体層
１４２    下地絶縁膜
１４６ａ    酸化物半導体層
１４６ｂ    酸化物半導体層
１５２    下地絶縁膜
１５６ａ    酸化物半導体層
１５６ｂ    酸化物半導体層
１６２    下地絶縁膜
１７０    レジストマスク層
１７４    ハードマスク層
２００    基板
２０２    下地絶縁膜
２０４    ゲート電極
２０６ａ    酸化物半導体層
２０６ｂ    酸化物半導体層
２０６ｃ    酸化物半導体層
２０８    保護絶縁膜
２１２    ゲート絶縁膜
２１４    導電膜
２１６    導電膜
２１６ａ    ソース電極
２１６ｂ    ドレイン電極
２１８    保護絶縁膜
２２２    絶縁膜
２３２    下地絶縁膜
２３６ａ    酸化物半導体層
２３６ｂ    酸化物半導体層
２３６ｃ    酸化物半導体層
２４２    下地絶縁膜
２４６ａ    酸化物半導体層
２４６ｂ    酸化物半導体層
２５２    下地絶縁膜
２５６ａ    酸化物半導体層
２５６ｂ    酸化物半導体層
２６２    下地絶縁膜
２６６ａ    酸化物半導体層
２６６ｂ    酸化物半導体層
２７０    レジストマスク層
２７２    下地絶縁膜
２７４    ハードマスク層
２８０    レジストマスク層
２８４    ハードマスク層
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
８０００    テレビジョン装置
８００１    筐体
８００２    表示部
８００３    スピーカー部
８１００    警報装置
８１０１    マイクロコンピュータ
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図１】
2014212312.tif 000003
【図２】
2014212312.tif 000004
【図３】
2014212312.tif 000005
【図４】
2014212312.tif 000006
【図５】
2014212312.tif 000007
【図６】
2014212312.tif 000008
【図７】
2014212312.tif 000009
【図８】
2014212312.tif 000010
【図９】
2014212312.tif 000011
【図１０】
2014212312.tif 000012
【図１１】
2014212312.tif 000013
【図１２】
2014212312.tif 000014
【図１３】
2014212312.tif 000015
【図１４】
2014212312.tif 000016
【図１５】
2014212312.tif 000017
【図１６】
2014212312.tif 000018
【図１７】
2014212312.tif 000019
【図１８】
2014212312.tif 000020
【図１９】
2014212312.tif 000021
【図２０】
2014212312.tif 000022