(57)【要約】【課題】金属で形成されたソース電極の存在が高精細化を制限する場合がある。【解決手段】表示装置であって、基板上にゲート線の一部として形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層を覆うように形成された第１の絶縁膜と、前記第１の絶縁膜に形成された第１のコンタクトホールを介して、前記酸化物半導体層に接続するドレイン電極と、前記第１の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第２の絶縁膜上に形成された画素電極と、を含み、前記画素電極は、前記酸化物半導体層の上部に形成された第２のコンタクトホールを介して、前記酸化物半導体層に接続される、ことを特徴とする。【選択図】図４
2014109590.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート線の一部として形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された酸化物半導体層と、
前記酸化物半導体層を覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜に形成された第１のコンタクトホールを介して、前記酸化物半導体層に接続するドレイン電極と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された画素電極と、を含み、
前記画素電極は、前記酸化物半導体層の上部に形成された第２のコンタクトホールを介して、前記酸化物半導体層に接続される、
ことを特徴とする表示装置。
【請求項２】
前記表示装置は、
前記第２の絶縁層と前記第３の絶縁層との間であって、前記画素電極と対向する領域にコモン電極を含む、
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記コモン電極は、前記第２の絶縁膜を介して、前記ドレイン電極を含むドレイン線を覆うことを特徴とする請求項２記載の表示装置。
【請求項４】
前記第２のコンタクトホールは、前記第１乃至第３の絶縁層に形成されることを特徴とする請求項１記載の表示装置。
【請求項５】
前記第２の絶縁層は、有機保護膜であることを特徴とする請求項１記載の表示装置。
【請求項６】
前記第１のコンタクトホールは、断面から見て、前記ゲート電極の外側に形成されることを特徴とする請求項１記載の表示装置。
【請求項７】
前記表示装置は、更に、
前記基板と、前記ゲート絶縁膜との間の一部に、コモン信号線を含み、
前記コモン信号線は、前記コモン電極と第３のコンタクトホールを介して接続されることを特徴とする請求項２記載の表示装置。
【請求項８】
前記表示装置は、前記基板と、前記ゲート絶縁膜との間に、前記画素電極と対向するコモン電極を有することを特徴とする請求項１記載の表示装置。
【請求項９】
前記表示装置は、更に、
前記基板と、前記ゲート絶縁膜と前記コモン電極との間の一部にコモン信号線を有することを特徴とする請求項８記載の表示装置。
【請求項１０】
前記コモン信号線は、前記ゲート信号線に沿った方向に配置されることを特徴とする請求項７乃至９のいずれかに記載の表示装置。
【請求項１１】
基板上にゲート線の一部としてゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に酸化物半導体層を形成し、
前記酸化物半導体層を覆うように第１の絶縁膜を形成し、
前記第１の絶縁膜に第１のコンタクトホールを形成し、
前記第１のコンタクトホールを介して、前記酸化物半導体層に接続する電極を形成し、
前記第１の絶縁膜上に第２の絶縁膜を形成し、
前記第２の絶縁膜上に第３の絶縁膜を形成し、
前記酸化物半導体層の上部に第２のコンタクトホールを形成し、
前記第３の絶縁膜上に画素電極と形成する表示装置の製造方法であって、
前記画素電極は、前記第２のコンタクトホールを介して、前記酸化物半導体層に接続される、
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
例えば、半導体層に、酸化物半導体を用いたＴＦＴ（Thin Film Transistor）を含む表示装置が知られている。当該表示装置におけるＴＦＴは、ゲート線の一部で形成されるゲート電極に、順にゲート絶縁膜、酸化物半導体層、チャネル保護膜、ソース・ドレイン電極を積層して形成される。なお、ソース・ドレイン電極は、同一の金属層で形成され、チャネル保護膜に形成されたコンタクトホールを介してそれぞれ酸化物半導体層に接続される（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９８２６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年の液晶表示装置の高精細化が進んでいるが、上記のような場合、例えば、ＴＦＴと画素電極を接続するためのソース電極の存在が高精細化を制限する場合がある。具体的には、例えば、ソース電極と半導体層を接続するためのコンタクトホールの形成に所定の面積を要し、画素の開口率を低下させる結果、表示装置全体の消費電力が増大してしまう。また、隣接する２本の信号配線の間に所定の距離を確保しつつ、ソース電極を配置することが困難となる結果、画素サイズの縮小ができなくなってしまうという課題があった。
【０００５】
上記課題に鑑みて、本発明は、従来技術と比べて、更に高精細化を図ることのできる表示装置及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明の表示装置は、基板上にゲート線の一部として形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層を覆うように形成された第１の絶縁膜と、前記第１の絶縁膜に形成された第１のコンタクトホールを介して、前記酸化物半導体層に接続するドレイン電極と、前記第１の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成された画素電極と、を含み、前記画素電極は、前記酸化物半導体層の上部に形成された第２のコンタクトホールを介して、前記酸化物半導体層に接続される、ことを特徴とする。
【０００７】
（２）上記（１）に記載の表示装置において、前記第２の絶縁層と前記第３の絶縁層との間であって、前記画素電極と対向する領域にコモン電極を含む、ことを特徴とする。
【０００８】
（３）上記（２）に記載の表示装置において、前記コモン電極は、前記第２の絶縁膜を介して前記ドレイン電極を含むドレイン線を覆うことを特徴とする。
【０００９】
（４）上記（１）乃至（３）のいずれかに記載の表示装置において、前記第２のコンタクトホールは、前記第１乃至第３の絶縁層に形成されることを特徴とする。
【００１０】
（５）上記（１）に記載の表示装置において、前記第２の絶縁層は、有機保護膜であることを特徴とする。
【００１１】
（６）上記（１）に記載の表示装置において、前記第１のコンタクトホールは、断面から見て、前記ゲート電極の外側に形成されることを特徴とする。
【００１２】
（７）上記（２）に記載の表示装置は、更に、前記基板と、前記ゲート絶縁膜との間の一部に、コモン信号線を含み、前記コモン信号線は、前記コモン電極と第３のコンタクトホールを介して接続されることを特徴とする。
【００１３】
（８）上記（１）に記載の表示装置は、前記基板と、前記ゲート絶縁膜との間に、前記画素電極と対向するコモン電極を有することを特徴とする。
【００１４】
（９）上記（８）に記載の表示装置は、更に、前記基板と、前記ゲート絶縁膜と前記コモン電極との間の一部にコモン信号線を有することを特徴とする。
【００１５】
（１０）上記（７）乃至（９）のいずれかに記載の表示装置において、前記コモン信号線は、前記ゲート信号線に沿った方向に配置されることを特徴とする。
【００１６】
（１１）本発明の表示装置の製造方法は、基板上にゲート線の一部としてゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に酸化物半導体層を形成し、前記酸化物半導体層を覆うように第１の絶縁膜を形成し、前記第１の絶縁膜に第１のコンタクトホールを形成し、前記第１のコンタクトホールを介して、前記酸化物半導体層に接続する電極を形成し、前記第１の絶縁膜上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第３の絶縁膜を形成し、前記酸化物半導体層の上部に第２のコンタクトホールを形成し、前記第３の絶縁膜上に画素電極と形成する表示装置の製造方法であって、前記画素電極は、前記第２のコンタクトホールを介して、前記酸化物半導体層に接続される、ことを特徴とする。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る表示装置を示す概略図である。
【図２】図１に示したＴＦＴ基板上に形成された画素回路の概念図である。
【図３】図２に示した画素の構成の一例について説明するための図である。
【図４】図３のＩＶ−ＩＶ断面の概略の一例を示す図である。
【図５】図３のＶ−Ｖ断面の概略の一例を示す図である。
【図６】図１に示したＴＦＴ基板１０２の製造方法の概略を示す図である。
【図７】変形例１における画素の構成の一例について説明するための図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ断面の概略の一例を示す図である。
【図９】図７のＩＸ−ＩＸ断面の概略の一例を示す図である。
【図１０】変形例２における画素の構成の一例について説明するための図である。
【図１１】図１０のＸＩ−ＸＩ断面の概略の一例を示す図である。
【図１２】図１０のＸＩＩ−ＸＩＩ断面の概略の一例を示す図である。
【図１３】変形例３における画素の構成の一例について説明するための図である。
【図１４】図１３のＸＩＶ―ＸＩＶ断面の概略の一例を示す図である。
【図１５】図１３のＸＶ−ＸＶ断面の概略の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
【００１９】
図１は、本発明の実施の形態に係る表示装置を示す概略図である。図１に示すように、例えば、表示装置１００は、ＴＦＴ（Thin Film Transistor）等（図示せず）が形成されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタ（図示せず）が設けられたフィルタ基板１０１を有する。また、表示装置１００は、ＴＦＴ基板１０２及びフィルタ基板１０１に挟まれた領域に封入された液晶材料（図示せず）と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３を有する。なお、図１に示した表示装置１００の構成は一例であって、本実施の形態はこれに限定されるものではない。
【００２０】
図２は、図１に示したＴＦＴ基板上に形成された画素回路の概念図である。図２に示すように、ＴＦＴ基板１０２は、図２の横方向に略等間隔に配置した複数のゲート線１０５と、図２の縦方向に略等間隔に配置した複数のドレイン線１０７を有する。また、ゲート線１０５は、シフトレジスタ回路１０４に接続され、ドレイン線１０７は、ドライバ１０６に接続される。
【００２１】
シフトレジスタ回路１０４は、複数のゲート線１０５それぞれに対応する複数の基本回路（図示せず）を有する。なお、各基本回路は、複数のＴＦＴや容量を含んで構成され、ドライバ１０６からの制御信号１１５に応じて、１フレーム期間のうち、対応するゲート走査期間（信号ハイ期間）にはハイ電圧となり、それ以外の期間（信号ロー期間）にはロー電圧となるゲート信号を、対応するゲート線１０５に出力する。
【００２２】
ゲート線１０５及びドレイン線１０７によりマトリクス状に区画された各画素１３０は、それぞれ、ＴＦＴ１０９、画素電極１１０、及び、コモン電極１１１を有する。ここで、ＴＦＴ１０９のゲートは、ゲート線１０５に接続され、ソース又はドレインの一方は、ドレイン線１０７に接続され、他方は、画素電極１１０に接続される。また、コモン電極１１１は、コモン信号線１０８に接続される。また、画素電極１１０とコモン電極１１１は、互いに対向するように配置される。
【００２３】
次に、上記のように構成された画素回路の動作の概要について説明する。ドライバ１０６は、コモン信号線１０８を介して、コモン電極１１１に、基準電圧を印加する。また、ドライバ１０６により制御されるシフトレジスタ回路１０４は、ゲート線１０５を介して、ＴＦＴ１０９のゲートに、ゲート信号を出力する。更に、ドライバ１０６は、ゲート信号が出力されたＴＦＴ１０９に、ドレイン線１０７を介して、映像信号の電圧を供給し、当該映像信号の電圧は、ＴＦＴ１０９を介して、画素電極１１０に印加される。この際、画素電極１１０とコモン電極１１１との間に電位差が生じる。
【００２４】
そして、ドライバ１０６が、当該電位差を制御することにより、画素電極１１０とコモン電極１１１の間に挿入された液晶材料の液晶分子の配光を制御する。ここで、液晶材料には、バックライト１０３からの光が案内されていることから、上記のように液晶分子の配光等を制御することにより、バックライト１０３からの光の量を調節でき、結果として、画像を表示することができる。
【００２５】
図３は、図２に示した画素の構成の一例について説明するための図である。具体的には、図３は、画素１３０の平面図の一例を示す。図３に示すように、上記と同様に、横方向に略等間隔に配置した複数のゲート線１０５と、図２の縦方向に略等間隔に配置した複数のドレイン線１０７を有する。当該ドレイン線１０７は、ゲート線１０５上方に形成された第１のコンタクトホール３０１を介して、酸化物半導体層３０２に接続する。なお、当該酸化物半導体層３０２は、例えば、ＩｎＧａＺｎＯで形成する。
【００２６】
また、画素電極１１０に対向してコモン電極１１１を配置する。当該画素電極１１０は、例えば、図３に示すように、櫛歯状に形成する。なお、図３に示した画素電極１１０の形状は一例であって、本実施の形態はこれに限定されるものではない。また、画素電極１１０の一端は、ゲート線１０５上方に形成された第２のコンタクトホール３０３を介して酸化物半導体層３０２に接続する。コモン電極１１１は、画素全体をほぼ覆うように形成されるが、第２のコンタクトホール３０３を囲むように開口部が設けられており、この開口部において画素電極１１０と酸化物半導体層３０２が接続される。具体的には、図４を用いて説明する。
【００２７】
図４は、図３のＩＶ−ＩＶ断面の一例を示す図である。図４に示すように、ＴＦＴ１０９が形成される領域においては、基板４００上に、図４下方から順に、ゲート線１０５の一部で形成するゲート電極、ゲート絶縁膜４０１、酸化物半導体層３０２、第１の保護絶縁膜４０２、ドレイン線１０７の一部で形成するドレイン電極及び画素電極１１０の一部で形成するソース電極、第２の保護絶縁膜４０３、コモン電極１１１、層間絶縁膜４０４を積層する。
【００２８】
第１の保護絶縁膜４０２には、第１のコンタクトホール３０１を形成し、当該第１のコンタクトホール３０１を介してドレイン電極が酸化物半導体層３０２に接続する。
【００２９】
第１及び第２の保護絶縁膜４０２、４０３及び層間絶縁膜４０４には、第２のコンタクトホール３０３を形成し、当該第２のコンタクトホール３０３を介して、画素電極１１０を酸化物半導体層３０２に接続する。なお、当該酸化物半導体層３０２に接続する画素電極１１０の一部がＴＦＴ１０９のソース電極に相当することは上述のとおりである。また、第２の保護絶縁膜４０３と層間絶縁膜４０４との間には、ドレイン線１０７を覆うように、コモン電極１１１を積層する。
【００３０】
なお、ゲート線１０５は、図４に示すように、例えば、モリブデン層４０５と銅層４０６などを積層して形成する。また、ゲート絶縁膜４０１についても、例えば、図４に示すように、シリコン窒化膜（ＳｉＮ）４０７とシリコン酸化膜（ＳｉＯ２）４０８を積層して形成する。更に、第１及び第２の保護絶縁膜４０２、４０３は、例えば、ＳｉＯ２で形成する。
【００３１】
図５は、図３のＶ−Ｖ断面の一例を示す図である。図５に示すように、例えば、ドレイン線１０７及びゲート線１０５で囲まれた領域である画素領域においては、基板４００上に、図５下方から順にゲート絶縁膜４０１、第１の保護絶縁膜４０２、第２の保護絶縁膜４０３、コモン電極１１１、層間絶縁膜４０４、画素電極１１０を形成する。
【００３２】
次に、本実施の形態におけるＴＦＴ基板１０２の製造方法の概略の一例について説明する。図６は、図１に示したＴＦＴ基板１０２の製造方法の概略を示す図である。
【００３３】
図６（Ａ）に示すように、基板４００上に、ゲート線１０５を形成する金属膜を成膜し、当該金属膜を所定の形状に加工することにより、ゲート線１０５を形成する。なお、上記のように当該金属膜は、例えば、モリブデンと銅の２層構造であってもよい。次に、ゲート絶縁膜４０１を積層し、酸化物半導体層３０２を積層するとともに、所定の形状に加工する。
【００３４】
次に、図６（Ｂ）に示すように、第１の保護絶縁膜４０２を成膜し、その後、第１のコンタクトホール３０１を形成する。そして、ドレイン線１０７を形成する金属膜を成膜し、パターン化することにより、ドレイン線１０７を形成する。ここで、図６（Ｂ）に示すように、第１の絶縁膜４０２を酸化物半導体層３０２を覆うように設けることで、ＴＦＴ１０９の信頼性向上を図ることができる。
【００３５】
次に、図６（Ｃ）に示すように、第２の保護絶縁膜４０３を成膜するとともに、透明導電膜（ＩＴＯ）を成膜する。そして、当該ＩＴＯを所定の形状にパターン化してコモン電極１１１を形成する。次に、層間絶縁膜４０４を成膜する。
【００３６】
次に、図６（Ｄ）に示すように、第１及び第２の保護絶縁膜４０２、４０３及び層間絶縁膜４０４に第２のコンタクトホール３０３を形成する。そして、ＩＴＯを成膜し、所定の形状にパターン化することにより画素電極１１０を形成する。
【００３７】
なお、以上の工程において、例えば、金属層等の所定のパターンへの加工についてはフォトリソグラフィ技術を用いる。当該フォトリソグラフィ技術とは、レジスト塗布、マスクを用いて露光、現像、エッチング、レジスト剥離の工程を含むが、周知であるので、詳細な説明については省略する。
【００３８】
本実施の形態によれば、ソース電極を、ドレイン電極とは異なる層に形成される画素電極１１０の一部で形成することにより、画素の高精細化を図ることができる。具体的には、例えば、上記のようにソース電極を金属層で形成した場合における隣接するドレイン線１０７との間隔に基づく制約条件がなくすことができることから、隣接する２のドレイン線１０７の間隔を小さくすることができる。
【００３９】
また、本実施の形態によれば、画素電極１１０でソース電極を形成し、金属層で形成するソース電極を排除することができる。よって、画素開口率を増大することができ、輝度の増大やバックライトの消費電力の軽減を図ることができる。
【００４０】
更に、上記従来技術と比べ、ゲート・ソース電極間寄生容量（Ｃｇｓ）を低減することができる。よって、ゲート線容量を低減することができるとともに、表示電圧へのいわゆるキックバック電圧を小さくでき、表示の均一性を向上させることもできる。また、第１または第２のコンタクトホール３０１、３０３を介してソース電極及び画素電極１１１と酸化物半導体層３０２を接続することから、ゲート絶縁膜４０１や酸化物半導体層３０２の界面を清浄に保つことができ、ＴＦＴの閾値のばらつきを低減し安定性を向上させることができる。
【００４１】
なお、本発明は、上記実施の形態に限定されるものではなく、例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。具体的には、例えば、下記変形例１乃至３のように、種々の変形が可能である。
【００４２】
[変形例１]
次に、本発明の変形例１について説明する。本変形例においては、主に、ゲート線１０５と略平行する方向に、コモン信号線７０１を設ける点、第１の保護絶縁膜４０２上に有機保護膜８０１を設ける点が、主に、上記実施の形態と異なる。なお、下記においては、上記実施の形態と同様である点については説明を省略する。
【００４３】
図７は、本変形例における画素の構成の一例について説明するための図である。また、図８は、図７のＶＩＩＩ−ＶＩＩＩ断面の概略の一例を示し、図９は図７のＩＸ−ＩＸ断面の概略の一例を示す。
【００４４】
図７及び図８に示すように、本変形例においては、ＴＦＴ１０９を形成する領域においては、図８下方から順に、基板４００、ゲート線１０５の一部で形成するゲート電極、ゲート絶縁膜４０１、酸化物半導体層３０２、有機保護膜８０１、層間絶縁膜４０４、画素電極１１０を積層する。
【００４５】
また、画素を形成する領域においては、図７下方から順に、基板４００、ゲート絶縁膜４０１、酸化物半導体層３０２、有機保護膜８０１、コモン電極１１１、層間絶縁膜４０４、画素電極１１０を積層する。
【００４６】
上記実施の形態と同様に、画素電極１１０は、酸化物半導体層３０２上部に形成された第２のコンタクトホール３０３を介して酸化物半導体層３０２に接続される。つまり、画素電極１１０の一部がＴＦＴ１０９のソース電極に相当する。
【００４７】
また、本変形例においては、図７及び図９に示すように、ゲート線１０５に略平行する方向にコモン信号線７０１を設ける。当該コモン信号線７０１は、第３のコンタクトホール７０３を介して、コモン電極１１１に接続する。具体的には、図９に示すように、コモン信号線７０１は、基板４００上に設ける。そして、コモン信号線７０１上部に形成された第３のコンタクトホール７０３を介して、有機保護膜８０１上に形成されるコモン電極１１１に接続する。
【００４８】
本変形例においても、上記実施形態と同様に、画素電極１１０は、酸化物半導体層３０２上部に形成された第２のコンタクトホール３０３を介して酸化物半導体層３０２に接続される。つまり、画素電極１１０の一部がＴＦＴ１０９のソース電極に相当する。よって、上記実施形態と同様に、本変形例によれば、ソース電極を、ドレイン電極とは異なる層に形成される画素電極１１０（ＩＴＯ）の一部で形成することにより、画素の高精細化を図ることができる。
【００４９】
[変形例２]
次に、本発明の変形例２について説明する。本変形例においては、酸化物半導体層３０２と画素電極１１０との接触部をゲート電極の外側に設ける点が、主に、上記変形例１と異なる。なお、下記においては、上記実施形態と同様である点、及び、変形例１と同様である点については、説明を省略する。
【００５０】
図１０は、本変形例における画素の構成の一例について説明するための図である。また、図１１は、図１０のＸＩ−ＸＩ断面の概略の一例を示し、図１２は図１０のＸＩＩ−ＸＩＩ断面の概略の一例を示す。
【００５１】
図１０及び図１１に示すように、本変形例においては、ゲート線１０５が延伸部９０１を有し、当該延伸部９０１の少なくとも一部がゲート電極を形成する。図１１に示すように、当該延伸部９０１の幅は、酸化物半導体層３０２の幅よりも狭い。そして、画素電極１１０は、酸化物半導体層３０２のうち、ゲート電極と重ならない部分、つまり、ゲート電極の外側の部分で、第２のコンタクトホール３０３を介して接続する。したがって、本変形例によれば、上記変形例１と比べ、ゲート・ソース間容量（Ｃｇｓ）を低減することができる。なお、図１０のＸＩＩ−ＸＩＩ断面については、上記変形例１と同様であることから説明を省略する。
【００５２】
また、本変形例においても、上記実施形態と同様に、画素電極１１０は酸化物半導体層３０２上部に形成されたコンタクトホールを介して酸化物半導体層３０２に接続される。つまり、画素電極１１０の一部がＴＦＴ１０９のソース電極に相当する。よって、上記実施形態と同様に、本変形例によれば、ソース電極を、ドレイン電極とは異なる層に形成される画素電極１１０（ＩＴＯ）の一部で形成することにより、画素の高精細化を図ることができる。
【００５３】
[変形例３]
次に、本発明の変形例３について説明する。本変形例においては、主に、ゲート線１０５と略平行する方向に、コモン信号線７０１を設ける点、基板４００上にコモン電極１１１を設ける点、及び、画素電極１１０と酸化物半導体層３０２との接触する部分（コンタクト部）をゲート電極の外側に設ける点が、主に、上記実施の形態と異なる。なお、下記においては、上記実施の形態と同様である点については説明を省略する。
【００５４】
図１３は、本変形例における画素の構成の一例について説明するための図である。また、図１４は、図１３のＸＩＶ―ＸＩＶ断面の概略の一例を示し、図１５は図１３のＸＶ−ＸＶ断面の概略の一例を示す。
【００５５】
図１３及び図１４に示すように、本変形例においては、ＴＦＴ１０９が形成される領域においては、図１４下方から順に、基板４００、コモン電極１１１、ゲート線１０５の一部から形成するゲート電極、ゲート絶縁膜４０１、酸化物半導体層３０２、第１の保護絶縁膜４０２、第２の保護絶縁膜４０３、層間絶縁膜４０４、画素電極１１０を積層する。
【００５６】
また、酸化物半導体層３０２の上部には、第１及び第２のコンタクトホール３０１、３０３を設け、酸化物半導体層３０２は、当該第１及び第２のコンタクトホール３０１、３０３を介して第１の保護絶縁膜４０２上に形成されたドレイン電極及び画素電極１１０に接続する。なお、ドレイン電極がドレイン線１０７の一部で形成される点は上記実施の形態等と同様である。
【００５７】
ここで、図１４に示すように、本変形例においては、上記変形例２と同様に、第２のコンタクトホール３０３は、ゲート電極の外側の酸化物半導体層３０２の上部に設ける。また、第２のコンタクトホール３０３は、第２の保護絶縁膜４０３及び層間絶縁膜４０４に設ける。また、上記第２の変形例と同様に、ゲート電極は、例えば、ゲート線１０５から延伸して形成し、当該延伸された部分がＴＦＴ１０９のゲート電極を形成する。
【００５８】
画素を形成する領域においては、図１４に示すように、図１３下方から順に、主に、基板４００、コモン電極１１１、ゲート絶縁膜４０１、第１の保護絶縁膜４０２、第２の保護絶縁膜４０３、層間絶縁膜４０４、画素電極１１０を積層する。
【００５９】
また、図１３及び図１５に示すように、コモン電極１１１上には、ゲート線１０５に沿った方向に配置されたコモン信号線７０１が形成される。
【００６０】
本変形例においても、上記実施形態と同様に、画素電極１１０は酸化物半導体層３０２上部に形成されたコンタクトホールを介して酸化物半導体層３０２に接続される。つまり、画素電極１１０の一部がＴＦＴ１０９のソース電極に相当する。よって、上記実施の形態と同様に、本変形例によれば、ソース電極を、ドレイン電極とは異なる層に形成される画素電極１１０の一部で形成することにより、画素の高精細化を図ることができる。
【００６１】
本発明は、上記実施の形態及び上記変形例１乃至３に限定されるものではなく、上記実施の形態及び上記変形例１乃至３で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えてもよい。
【００６２】
例えば、上記においては、主に液晶表示装置について説明したが、例えば、発光素子として有機ＥＬ素子、無機ＥＬ素子、ＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた表示装置に適用してもよい。なお、特許請求の範囲における第１の絶縁膜は、例えば、第１の保護絶縁膜４０２に相当し、第２の絶縁膜は、第２の保護絶縁膜４０３または有機保護膜８０１に相当し、第３の絶縁膜は、層間絶縁膜４０４に相当する。
【符号の説明】
【００６３】
１００  表示装置、１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  シフトレジスタ回路、１０５  ゲート線、１０６  ドライバ、１０７  ドレイン線、３０１  第１のコンタクトホール、３０２  酸化物半導体層、３０３  第２のコンタクトホール、４００  基板、４０１  ゲート絶縁膜、４０２  第１の保護絶縁膜、４０３  第２の保護絶縁膜、４０４  層間絶縁膜、４０５  モリブデン層、４０６  銅層、４０７  シリコン窒化膜、４０８  シリコン酸化膜、７０１  コモン信号線、７０２  有機保護膜、７０３  第３のコンタクトホール、８０１  有機保護膜、９０１  延伸部。
【図１】
2014109590.tif 000003
【図２】
2014109590.tif 000004
【図３】
2014109590.tif 000005
【図４】
2014109590.tif 000006
【図５】
2014109590.tif 000007
【図６】
2014109590.tif 000008
【図７】
2014109590.tif 000009
【図８】
2014109590.tif 000010
【図９】
2014109590.tif 000011
【図１０】
2014109590.tif 000012
【図１１】
2014109590.tif 000013
【図１２】
2014109590.tif 000014
【図１３】
2014109590.tif 000015
【図１４】
2014109590.tif 000016
【図１５】
2014109590.tif 000017