(57)【要約】      （修正有）【課題】耐湿性の高い半導体装置を提供する。【解決手段】基板１０の上に設けられた半導体層１２〜１８と、半導体層１２〜１８の上に設けられたドレインパッド３０ａと、ドレインパッド３０ａと接し、ドレインパッド３０ａの上面が露出する開口部２１を有するＳｉＮ膜２２と、ＳｉＮ膜２２の上に設けられたポリイミド膜２４と、ポリイミド膜２４に設けられ、ドレインパッド３０ａの上面が露出する開口部２４ａと、ポリイミド膜２４に設けられ、開口部２４ａと基板の端部側に位置するポリイミド膜２４との間に位置し、その底面が半導体層１２〜１８を覆うポリイミド膜２４またはＳｉＮ膜２２で構成されてなる開口部２４ｂと、を具備する半導体装置。【選択図】図２
2014220463.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に設けられた半導体層と、
前記半導体層の上に設けられた電極パッドと、
前記電極パッドと接し、前記電極パッドの上面が露出する第１開口部を有する無機絶縁膜と、
前記無機絶縁膜の上に設けられた樹脂膜と、
前記樹脂膜に設けられ、前記電極パッドの上面が露出する第２開口部と、
前記樹脂膜に設けられ、前記第２開口部と前記基板の端部側に位置する前記樹脂膜との間に位置し、その底面が前記半導体層を覆う前記樹脂膜または前記無機絶縁膜で構成されてなる第３開口部と、を具備することを特徴とする半導体装置。
【請求項２】
前記第１開口部の端部は、前記第２開口部の内側に位置することを特徴とする請求項１記載の半導体装置。
【請求項３】
基板の上に設けられた半導体層と、
前記半導体層の上に設けられた電極パッドと、
前記電極パッドと接し、かつ前記電極パッドの上面が露出する第１開口部を有する無機絶縁膜と、
前記無機絶縁膜の上に設けられた樹脂膜と、
前記樹脂膜に設けられ、前記電極パッドの上面及び側面の全てがその内側に位置する第２開口部と、を具備することを特徴とする半導体装置。
【請求項４】
前記樹脂膜は、前記第２開口部の外側に位置する第３開口部を有することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第３開口部は、前記無機絶縁膜の上面が露出されてなることを特徴とする請求項１、２及び４いずれか一項記載の半導体装置。
【請求項６】
前記樹脂膜はポリイミド、又はベンゾシクロブテンにより形成されていることを特徴とする請求項１から５いずれか一項記載の半導体装置。
【請求項７】
前記無機絶縁膜は窒化シリコンまたは窒化酸化シリコンにより形成されていることを特徴とする請求項１から６いずれか一項記載の半導体装置。
【請求項８】
前記半導体層はＦＥＴを形成し、
前記電極パッドは、前記ＦＥＴのドレインパッドまたはソースパッドであることを特徴とする請求項１から７いずれか一項記載の半導体装置。
【請求項９】
前記電極パッドの上面は金により形成されていることを特徴とする請求項１から８いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
半導体装置を水分、異物、及び外部からの衝撃などから保護するために絶縁膜が設けられる。例えば窒化シリコン（ＳｉＮ）膜などの無機絶縁膜、及びポリイミド膜などの樹脂膜を積層する。ＳｉＮ膜は透水性が低いため、半導体装置の耐湿性が高くなる。またポリイミド膜により異物及び衝撃からの保護が可能となる。特許文献１には、無機絶縁膜と電極パッドとの界面に金属層を設けた半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１５３７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
吸湿及び温度変化により樹脂膜の体積が変化すると、樹脂膜の下に形成されているＳｉＮ膜にストレスが加わる。このストレスは、ＳｉＮ膜が電極パッドから剥離する原因になる。電極パッドからＳｉＮ膜が剥離すると、剥離した箇所から水分が浸入しやすくなる。この水分が電極パッド、半導体層に接続された電極などに浸入すると、電極材料が水分に溶解し、電極を構成する金属イオンのマイグレーションが発生する。このマイグレーションにより、電極パッド間で短絡が発生する。特に高電圧を印加する電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）ではマイグレーションが発生しやすい。本願発明は、上記課題に鑑み、耐湿性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、基板の上に設けられた半導体層と、前記半導体層の上に設けられた電極パッドと、前記電極パッドと接し、前記電極パッドの上面が露出する第１開口部を有する無機絶縁膜と、前記無機絶縁膜の上に設けられた樹脂膜と、前記樹脂膜に設けられ、前記電極パッドの上面が露出する第２開口部と、前記樹脂膜に設けられ、前記第２開口部と前記基板の端部側に位置する前記樹脂膜との間に位置し、その底面が前記半導体層を覆う前記樹脂膜または絶縁膜で構成されてなる第３開口部と、を具備する半導体装置である。
【０００６】
上記構成において、前記第１開口部の端部は、前記第２開口部の内側に位置する構成とすることができる。
【０００７】
本願発明は、基板の上に設けられた半導体層と、前記半導体層の上に設けられた電極パッドと、前記電極パッドと接し、かつ前記電極パッドの上面が露出する第１開口部を有する無機絶縁膜と、前記無機絶縁膜の上に設けられた樹脂膜と、前記樹脂膜に設けられ、前記電極パッドの上面及び側面の全てがその内側に位置する第２開口部と、を具備する半導体装置である。
【０００８】
上記構成において、前記樹脂膜は、前記第２開口部の外側に位置する第３開口部を有する構成とすることができる。
【０００９】
上記構成において、前記第３開口部は、前記無機絶縁膜の上面が露出されてなる構成とすることができる。
【００１０】
上記構成において、前記樹脂膜はポリイミド、又はベンゾシクロブテンにより形成されている構成とすることができる。
【００１１】
上記構成において、前記無機絶縁膜は窒化シリコンまたは窒化酸化シリコンにより形成されている構成とすることができる。
【００１２】
上記構成において、前記半導体層はＦＥＴを形成し、前記電極パッドは、前記ＦＥＴのドレインパッドまたはソースパッドである構成とすることができる。
【００１３】
上記構成において、前記ＦＥＴの上に設けられた複数のソースフィンガー、複数のドレインフィンガー及び複数のゲートフィンガーを具備し、前記ドレインパッドは前記複数のドレインフィンガーに接続されている構成とすることができる。
【００１４】
上記構成において、前記電極パッドの上面は金により形成されている構成とすることができる。
【発明の効果】
【００１５】
本発明によれば、耐湿性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】図１は実施例１に係る半導体装置を例示する平面図である。
【図２】図２（ａ）は図１の線Ａ−Ａに沿った断面図である。図２（ｂ）は図１の線Ｂ−Ｂに沿った断面図である。
【図３】図３は実施例１の変形例に係る半導体装置を例示する断面図である。
【図４】図４（ａ）は比較例に係る半導体装置を例示する平面図である。図４（ｂ）は図４（ａ）の線Ａ−Ａに沿った断面図である。
【図５】図５（ａ）から図５（ｄ）は半導体装置の製造方法を示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は半導体装置の製造方法を示す断面図である。図６（ｃ）は半導体装置の製造方法の別の例を示す断面図である。
【図７】図７（ａ）から図７（ｃ）は半導体装置の製造方法を示す断面図である。
【図８】図８（ａ）及び図８（ｂ）は半導体装置の製造方法を示す断面図である。
【図９】図９（ａ）はウェハ状態の基板を例示する平面図である。図９（ｂ）はウェハ状態の基板を例示する断面図である。
【図１０】図１０（ａ）は実施例２に係る半導体装置を例示する断面図である。図１０（ｂ）は実施例２の変形例に係る半導体装置を例示する断面図である。
【発明を実施するための形態】
【００１７】
図面を用いて本発明の実施例について説明する。
【実施例１】
【００１８】
実施例１はポリイミド膜２４に開口部２４ｂを設けた例である。図１は実施例１に係る半導体装置１００を例示する平面図である。ＳｉＮ膜２０及び２２並びにポリイミド膜２４は透視している。開口部２１は破線で示した。図１に点線で示した領域は活性領域１１である。半導体装置１００はフィンガー構造を有するＦＥＴである。
【００１９】
図２（ａ）は図１の線Ａ−Ａに沿った断面図である。図２（ｂ）は図１の線Ｂ−Ｂに沿った断面図である。図２（ａ）及び図２（ｂ）に示すように、半導体装置１００は、下から順に積層された基板１０、バッファ層１２、チャネル層１４、電子供給層１６、キャップ層１８、ＳｉＮ膜２０及び２２、並びにポリイミド膜２４（樹脂膜）を備える。ポリイミド膜２４は、半導体装置１００が実装される際にかかるストレスからＳｉＮ膜２０及び２２を保護するために設けられている。
【００２０】
基板１０は炭化シリコン（ＳｉＣ）などにより形成されている。バッファ層１２、チャネル層１４、電子供給層１６、キャップ層１８はエピタキシャル成長された窒化物半導体層である。バッファ層１２は例えば厚さ３００ｎｍの窒化アルミニウム（ＡｌＮ）により形成され、基板１０の上面に接触している。チャネル層１４は例えば厚さ１０００ｎｍの窒化ガリウム（ＧａＮ）により形成され、バッファ層１２の上面に接触している。電子供給層１６は例えば厚さ２０ｎｍの窒化アルミニウムガリウム（ＡｌＧａＮ）により形成され、チャネル層１４の上面に接触している。キャップ層１８は例えば厚さ５ｎｍのＧａＮにより形成され、電子供給層１６の上面に接触している。
【００２１】
図１及び図２（ｂ）に示すように、キャップ層１８の上面にゲート電極２６、ソース電極２８及びドレイン電極３０が設けられている。ゲート電極２６は、ゲートパッド２６ａ及びゲートフィンガー２６ｂを含む。ゲートパッド２６ａは複数のゲートフィンガー２６ｂと接続されている。ゲートフィンガー２６ｂはキャップ層１８の上面に接触している。ソース電極２８は、ソースパッド２８ａ及びソースフィンガー２８ｂを含む。ソースパッド２８ａは複数のソースフィンガー２８ｂと接続されている。ドレイン電極３０は、ドレインパッド３０ａ及びドレインフィンガー３０ｂを含む。ドレインパッド３０ａは複数の複数のドレインフィンガー３０ｂと接続されている。ソースフィンガー２８ｂはドレインフィンガー３０ｂと対向している。ゲートフィンガー２６ｂはソースフィンガー２８ｂとドレインフィンガー３０ｂとの間に設けられている。図２（ｂ）に示すように、ソースフィンガー２８ｂはオーミック電極２８ｃ及び配線層２８ｄを含む。ドレインフィンガー３０ｂはオーミック電極３０ｃ及び配線層３０ｄを含む。オーミック電極２８ｃ及び３０ｃはキャップ層１８の上面に接触している。配線層２８ｄはソースパッド２８ａと一体の部材であり、オーミック電極２８ｃの上面に接触している。配線層３０ｄはドレインパッド３０ａと一体の部材であり、オーミック電極３０ｃの上面に接触している。ゲートフィンガー２６ｂはキャップ層１８の上面に接触している。なお、図３は実施例１の変形例に係る半導体装置１１０を例示する断面図である。図３に示すように、電子供給層１６の上面にソース電極２８及びドレイン電極３０が設けられ、オーミック電極２８ｃ及び３０ｃが電子供給層１６に接触してもよい。
【００２２】
図２（ａ）及び図２（ｂ）に示すように、ＳｉＮ膜２０はキャップ層１８の上面に接触しており、ゲートフィンガー２６ｂ、オーミック電極２８ｃ及び３０ｃの外周部を覆う。配線層２８ｄ及び３０ｄ、並びに電極パッド（ゲートパッド２６ａ、ソースパッド２８ａ及びドレインパッド３０ａ）は、ＳｉＮ膜２０の上に設けられている。ＳｉＮ膜２２はＳｉＮ膜２０の上面に接触し、かつフィンガー（ゲートフィンガー２６ｂ、ソースフィンガー２８ｂ及びドレインフィンガー３０ｂ）を覆う。ＳｉＮ膜２０及び２２は、半導体装置１００を水分から保護する耐湿膜（無機絶縁膜）を形成する。ＳｉＮ膜２２は開口部２１（第１開口部）を有する。図２（ａ）に示すように、開口部２１はＳｉＮ膜２２を貫通している。ＳｉＮ膜２２はドレインパッド３０ａの外周部を覆い、ドレインパッド３０ａの側面、及び上面の外周部に接触する。ドレインパッド３０ａの中央側の領域は開口部２１から露出する。すなわち、ドレインパッド３０ａのうち、図１の破線より外側はＳｉＮ膜２２に覆われ、破線より内側は露出している。図１に示すように、ドレインパッド３０ａと同様、ゲートパッド２６ａ及びソースパッド２８ａの外周部はＳｉＮ膜２２に覆われ、かつゲートパッド２６ａ及びソースパッド２８ａは開口部２１から露出する。
【００２３】
ポリイミド膜２４はＳｉＮ膜２２の上面に接触しており、ポリイミド膜２４を貫通する開口部２４ａ及び２４ｂを有する。開口部２４ａ（第２開口部）は開口部２１と重なっている。電極パッドは開口部２１及び２４ａから露出する。なお、開口部２４ａは、開口部２１の内側に形成されていてもよく、あるいは開口部２４ａの内側面と開口部２１の内側面が重なっていてもよい。
【００２４】
図１に示すように、開口部２４ｂ（第３開口部）はドレインパッド３０ａの端部と基板１０の端部（半導体装置１００の端部）との間の領域Ｒ１、及びソースパッド２８ａの端部と基板１０の端部との間の領域Ｒ３に設けられている。図２（ａ）に示すように、開口部２４ｂはポリイミド膜２４を貫通しており、ＳｉＮ膜２２が開口部２４ｂから露出する。なお、開口部２４ｂは、領域Ｒ１および領域Ｒ３以外の領域に設けられてもよい。例えば、ドレインパッド３０ａの長手方向におけるドレインパッド３０ａの端部と基板１０の端部との間の領域に設けることもできる（図示なし）。ソースパッド２８ａ付近の構成は、図２（ａ）に示すドレインパッド３０ａの付近と同じとすることができる。
【００２５】
図２（ａ）に示す開口部２１の端部と開口部２４ａの端部との距離Ｄ１は例えば３μｍである。ポリイミド膜２４の体積変化によりＳｉＮ膜２２にかかるストレスを考慮すると、距離Ｄ１は３μｍ程度が好ましい。開口部２４ｂの端部とドレインパッド３０ａの端部との距離Ｄ２は例えば７μｍである。なお、距離Ｄ２は７μｍ以下でもよい。開口部２４ｂが、少なくとも開口部２４ａの外側に形成されていればよい。開口部２４ｂの端部と開口部２４ａの端部との間の距離Ｄ３は例えば１０μｍである。ゲートパッド２６ａ及びソースパッド２８ａ上の開口部２１及び２４ａにおいても、寸法は上記と同じである。図１及び図２（ａ）に示す開口部２４ｂの幅Ｗは例えば１０μｍであり、図１に示す開口部２４ｂの長さＬは例えば１２０μｍである。
【００２６】
オーミック電極２８ｃ及び３０ｃは例えばキャップ層１８に近い方から厚さ１０ｎｍのチタン（Ｔｉ）層と厚さ３００ｎｍのアルミニウム（Ａｌ）層とを積層して形成されている。ゲートフィンガー２６ｂは例えばキャップ層１８に近い方から厚さ５０ｎｍのニッケル（Ｎｉ）層と厚さ３００ｎｍのＡｕ層とを積層して形成されている。配線層２８ｄ及び３０ｄ、並びに電極パッドは例えば厚さ２〜４μｍの金（Ａｕ）により形成されている。図２（ａ）に示すＳｉＮ膜２０の厚さＴ１及びＳｉＮ膜２２の厚さＴ２はそれぞれ例えば５００ｎｍである。ポリイミド膜２４の厚さＴ３は例えば５μｍである。ポリイミド膜２４は例えば感光性ポリイミドにより形成されている。
【００２７】
次に比較例を説明する。図４（ａ）は比較例に係る半導体装置１００Ｒを例示する平面図である。図４（ｂ）は図４（ａ）の線Ａ−Ａに沿った断面図である。図４（ａ）及び図４（ｂ）に示すように、ポリイミド膜２４は開口部２４ｂを有さない。ポリイミド膜２４は、開口部２４ａ以外において、ＳｉＮ膜２２を覆う。
【００２８】
ポリイミド膜２４の水分の吸収、及び温度変化などにより、ポリイミド膜２４の体積が変化する。比較例においては、体積変化により、ＳｉＮ膜２０及び２２に大きなストレスが加わる。ストレスにより、電極パッド周辺においてＳｉＮ膜２２の剥離が発生する。剥離により半導体装置１００Ｒの耐湿性が低下する。すなわち剥離した箇所から浸入した水分に、ゲートフィンガー２６ｂ、オーミック電極２８ｃ及び３０ｃなどが溶解する。この結果、マイグレーションが発生する。
【００２９】
実施例１によれば、図１及び図２（ａ）に示すように開口部２４ｂが設けられているため、ポリイミド膜２４の変形に伴うストレスが低減される。ストレスの低減により、ＳｉＮ膜２２の剥離が抑制される。従って、ＳｉＮ膜２２が水分の浸入を抑制する耐湿膜として機能する。マイグレーションが抑制され、半導体装置１００の耐湿性が高くなる。
【００３０】
図１に示した領域Ｒ１は、ドレインパッド３０ａから図１における基板１０の左端及び右端までの領域である。領域Ｒ２は、ドレインパッド３０ａから基板１０の上端までの領域である。領域Ｒ１側におけるドレインパッド３０ａの端部から基板１０の端部までの距離は、領域Ｒ２側における距離より大きい。ドレインパッド３０ａは、領域Ｒ１側において広い面積を有するポリイミド膜２４と接触する。ポリイミド膜２４の面積が大きいため、領域Ｒ１側でストレスが大きくなる。領域Ｒ３はソースパッド２８ａから図１における基板１０の上端までの領域である。領域Ｒ３は、ソースパッド２８ａから基板１０の下端までの領域Ｒ４より広い。領域Ｒ３側でストレスは大きくなる。領域Ｒ１及びＲ３に開口部２４ｂを設けることで、ストレスを効果的に緩和することができる。
【００３１】
図２（ａ）に示したように、開口部２１の端部は、開口部２４ａの端部と比較して、ドレインパッド３０ａの中央側に位置する。開口部２１の端部と開口部２４ａの端部とが厚さ方向に重なる場合と比べ、実施例１ではＳｉＮ膜２２とポリイミド膜２４との接触面積が小さくなる。接触面積の縮小により、ストレスが小さくなる。この結果、ＳｉＮ膜２２が剥がれ難くなり、耐湿性が高くなる。
【００３２】
実施例１と比較例とで、耐湿性試験を行った。８個の半導体装置を高温・高湿下におき、電圧を印加した。８個のサンプル中、故障が発生する個数を比較した。試験の条件を表１に示す。
【表１】
2014220463.tif 000003
表１は左から半導体装置のサイズ、温度、湿度、時間、ソース・ドレイン間電圧Ｖｄｓ、及びゲート・ソース間電圧Ｖｇｓを示す。表１に示すように、実施例１と比較例とで同じ条件を用いた。
【００３３】
表２は試験の結果を示す表である。
【表２】
2014220463.tif 000004
表２に示すように、比較例では８個中６個に故障が発生したのに対し、実施例１では故障は発生しなかった。このように実施例１によれば耐湿性が高くなる。
【００３４】
製造方法を説明する。図５（ａ）から図６（ｂ）は半導体装置１００の製造方法を示す断面図であり、ドレインパッド３０ａ付近を図示している。図６（ｃ）は半導体装置１００の製造方法の別の例を示す断面図である。図７（ａ）から図８（ｂ）は製造方法を示す断面図であり、図１の線Ｂ−Ｂに対応する断面を図示している。ゲートパッド２６ａ及びソースパッド２８ａ付近においても、図５（ａ）から図６（ｂ）と同様の工程が実施される。例えば有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）を用いて、ウェハ状態の基板１０の上に窒化物半導体層（バッファ層１２、チャネル層１４、電子供給層１６及びキャップ層１８）をエピタキシャル成長させる。図５（ａ）から図８（ｂ）では、基板１０、バッファ層１２、チャネル層１４、及び電子供給層１６の図示を省略するが、キャップ層１８の下にこれらの層が設けられている。図１に示した活性領域１１以外の領域は不活性化する。
【００３５】
図７（ａ）に示すように、例えば蒸着・リフトオフ法などにより、ゲートフィンガー２６ｂ、オーミック電極２８ｃ及び３０ｃを設ける。なお、図３のように電子供給層１６の上面にオーミック電極２８ｃ及び３０ｃを形成する場合、オーミック電極の形成前にドライエッチングなどでキャップ層１８を除去する。図５（ａ）及び図７（ｂ）に示すように、ＳｉＮ膜２０を設ける。図５（ｂ）に示すように、ＳｉＮ膜２０に開口部を形成する。露出したキャップ層１８の上にドレインパッド３０ａを設ける。図７（ｂ）に示すように、ＳｉＮ膜２０に開口部を形成する。露出したオーミック電極２８ｃの上に配線層２８ｄ、オーミック電極３０ｃの上に配線層３０ｄを設ける。すなわち、電極パッド及び配線層３０ｄは、例えばメッキ法により、同じ工程で形成される。
【００３６】
図５（ｃ）及び図８（ａ）に示すように、ドレインパッド３０ａ、配線層２８ｄ及び３０ｄを覆うＳｉＮ膜２２を設ける。図５（ｄ）に示すように、例えばドライエッチングによりＳｉＮ膜２２に開口部２１を形成する。開口部２１からドレインパッド３０ａ、及び不図示のゲートパッド２６ａ及びソースパッド２８ａそれぞれの上面が露出する。
【００３７】
図６（ａ）及び図８（ｂ）に示すように、例えば感光性ポリイミド樹脂を塗布することで、ポリイミド膜２４を設ける。ポリイミド膜２４は、図６（ａ）のドレインパッド３０ａ、不図示のゲートパッド２６ａ及びソースパッド２８ａ、並びに図６（ａ）及び図８（ｂ）のＳｉＮ膜２２を覆う。図６（ｂ）に示すように、例えば露光・エッチング処理により、ポリイミド膜２４に開口部２４ａ及び２４ｂを形成する。さらに熱処理によりポリイミド膜２４を硬化させる。なお図６（ｃ）に示すように、開口部２４ｂはポリイミド膜２４を貫通しなくてもよい。
【００３８】
図９（ａ）はウェハ状態の基板１０を例示する平面図である。図９（ａ）に示すようにウェハ状態の基板１０に複数のスクライブライン２５が形成されている。図９（ｂ）はウェハ状態の基板１０を例示する断面図である。図９（ｂ）に示すように、開口部２４ａ及び２４ｂを形成する工程において、スクライブライン２５上のポリイミド膜２４も露光・エッチング処理により除去され、スクライブライン２５上のキャップ層１８が露出する。ダイシング処理によりウェハ状態の基板１０を個片化することで、半導体装置１００が形成される。
【００３９】
ＳｉＮ膜２０及び２２は、水分の浸入を抑制するための十分な厚さを有することが好ましい。厚さＴ１及びＴ２は２００ｎｍ以上１２００ｎｍ以下とすることが好ましい。ポリイミド膜２４は外部からの衝撃などから半導体装置１００を保護する。保護のためにポリイミド膜２４は厚いことが好ましい。ポリイミド膜２４が厚くなるほどＳｉＮ膜２０及び２２に加わるストレスが大きくなる。保護及びストレス緩和のため、厚さＴ３は例えば２μｍ以上、６μｍ以下などが好ましい。開口部２４ｂはポリイミド膜２４を貫通しなくてもよい。つまり開口部２４ｂはポリイミド膜２４に設けられた凹状の領域とすることができる。また開口部２４ｂはポリイミド膜２４を貫通し、ＳｉＮ膜２０及び２２に形成されてもよい。耐湿性を高めるためには、開口部２４ｂはＳｉＮ膜２０を貫通せず、開口部２４ｂの底面の全てがＳｉＮ膜２２またはポリイミド膜２４で構成されていることが好ましい。開口部２４ｂの数、幅Ｗ及び長さＬは、半導体装置１００のサイズ、ポリイミド膜２４の厚さＴ３などに応じて変更可能である。図１では２つの領域Ｒ１に１つずつ開口部２４ｂを設けている。例えば、１つの領域Ｒ１に２つ以上の開口部２４ｂを設けてもよいし、２つの領域Ｒ１の一方に開口部２４ｂを設け、他方に開口部２４ｂを設けないとしてもよい。領域Ｒ２及びＲ４に開口部２４ｂを設けてもよい。このように、開口部２４ａと、基板１０の端部側に位置するポリイミド膜２４との間に開口部２４ｂを設けることが有効である。
【００４０】
電極（ゲート電極２６、ソース電極２８及びドレイン電極３０）の上面はＡｕにより形成されている。ＡｕはＳｉＮとの密着性が低い。これに対し、ポリイミドはＳｉＮとの密着性が高い。電極の上にＳｉＮ膜２０及び２２、ＳｉＮ膜２２の上にポリイミド膜２４を設け、かつ開口部２４ｂを設けることで、ＳｉＮ膜２０及び２２が剥がれ難くなり、耐湿性が高くなる。電極パッド、配線層２８ｄ及び３０ｄはＡｕ以外の金属により形成されてもよい。ＳｉＮ膜２０及び２２以外に、例えば窒化酸化シリコン膜（ＳｉＯＮ膜）などの無機絶縁膜を設けてもよい。ポリイミド膜２４以外に、例えばベンゾシクロブテンなどの樹脂からなる膜を設けてもよい。無機絶縁膜の透水性は低いが、電極パッドとの密着性が低い。樹脂膜は無機絶縁膜との密着性が高いが、吸水及び温度変化により体積が変化する。実施例１によれば、剥離を抑制することができ、無機絶縁膜と樹脂膜との積層構造で、高い耐湿性と保護とを得ることができる。
【実施例２】
【００４１】
図１０（ａ）は実施例２に係る半導体装置２００を例示する断面図である。半導体装置１００と同じ構成については説明を省略する。
【００４２】
図１０（ａ）に示すように、開口部２４ａの端部は、ドレインパッド３０ａの上面が広がる方向（図中の左右方向）において、ドレインパッド３０ａの端部、及びＳｉＮ膜２２のドレインパッド３０ａの端部に接触する部分２２ａから離間している。ドレインパッド３０ａの上面及び側面の全てが開口部２４ａの内側に位置する。これにより、ポリイミド膜２４の体積が変化しても、ＳｉＮ膜２２へのストレスが緩和されるため、ＳｉＮ膜２２がドレインパッド３０ａから剥離することを抑制することができる。実施例1で設けられた開口部２４ｂは、実施例２では設けられていない。なお、ゲートパッド２６ａ及びソースパッド２８ａの周辺においても、ポリイミド膜２４は図１０（ａ）と同様の構成を有する。
【００４３】
実施例２によれば、ドレインパッド３０ａの周辺において、ＳｉＮ膜２２とポリイミド膜２４との接触面積が小さくなる。ストレスが低減されるため、ＳｉＮ膜２２が剥がれ難くなる。この結果、半導体装置２００の耐湿性が高くなる。
【００４４】
図１０（ｂ）は実施例２の変形例に係る半導体装置２１０を例示する断面図である。図１０（ｂ）に示すように、ポリイミド膜２４には開口部２４ａ及び２４ｂが設けられている。開口部２４ａの端部は、ドレインパッド３０ａの端部から離間している。変形例によれば、より効果的に耐湿性を高めることができる。
【００４５】
実施例１及び２は窒化物半導体を用いるＦＥＴの例である。窒化物半導体を用いたＦＥＴでは高電圧が印加される。特にドレインパッド３０ａには高電圧が印加されるため、ドレインパッド３０ａにおいてマイグレーションが発生しやすい。実施例１及び２によれば、マイグレーションの効果的な抑制が可能である。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ（窒化インジウム）、ＩｎＧａＮ（窒化インジウムガリウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、及びＡｌＩｎＧａＮ（窒化アルミニウムインジウムガリウム）などがある。例えばガリウム砒素（ＧａＡｓ）など砒素系半導体でＦＥＴを形成してもよい。ＦＥＴ以外のトランジスタなどに実施例１及び２を適用してもよい。
【００４６】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４７】
１０                                  基板
１２                                  バッファ層
１４                                  チャネル層
１６                                  電子供給層
１８                                  キャップ層
２０、２２                            ＳｉＮ膜
２４                                  ポリイミド膜
２１、２４ａ、２４ｂ                  開口部
２６                                  ゲート電極
２６ａ                                ゲートパッド
２６ｂ                                ゲートフィンガー
２８                                  ソース電極
２８ａ                                ソースパッド
２８ｂ                                ソースフィンガー
３０                                  ドレイン電極
３０ａ                                ドレインパッド
３０ｂ                                ドレインフィンガー
１００、２００、２１０                半導体装置
【図１】
2014220463.tif 000005
【図２】
2014220463.tif 000006
【図３】
2014220463.tif 000007
【図４】
2014220463.tif 000008
【図５】
2014220463.tif 000009
【図６】
2014220463.tif 000010
【図７】
2014220463.tif 000011
【図８】
2014220463.tif 000012
【図９】
2014220463.tif 000013
【図１０】
2014220463.tif 000014