(57)【要約】      （修正有）【課題】露光時の重ね合わせズレを抑制する技術を提供する。【解決手段】半導体装置の製造方法は、ウェハを準備する工程と、アライメントマークＡＭ１の位置を計測しその計測結果に応じてウェハＷ１をアライメントする工程と、感光膜ＬＳＦ１を露光及び現像してパターニングする工程と、を有する。ウェハは、アライメントマークＡＭ１を含む下地膜ＧＬ１を有しており、この下地膜ＧＬ１は研磨パッドを用いてＣＭＰされている。更に、下地膜ＧＬ１上に感光膜ＬＳＦ１が形成されている。アライメントする工程では、下地膜ＧＬ１のＣＭＰに用いられた研磨パッドの研磨履歴を示す履歴情報に応じて、ウェハの位置ずれを補正する工程を含む。【選択図】図２
2014212201.tif 000002
【特許請求の範囲】
【請求項１】
アライメントマークを含む下地膜を有し、前記下地膜が研磨パッドを用いてＣＭＰされ、前記下地膜上に感光膜が形成されたウェハを準備する工程と、
前記アライメントマークの位置を計測し、その計測結果に応じて前記ウェハをアライメントする工程と、
前記感光膜を露光及び現像してパターニングする工程と、
を有し、
前記アライメントする工程は、前記下地膜のＣＭＰに用いられた前記研磨パッドの研磨履歴を示す履歴情報に応じて、前記ウェハの位置ずれを補正する工程を含む半導体装置の製造方法。
【請求項２】
前記履歴情報は、前記研磨パッドが研磨したウェハの枚数を示すウェハ枚数情報を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記アライメントする工程では、前記ウェハの前記位置ずれとしてウェハローテーションを補正する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ウェハ枚数情報と前記位置ずれとの関係を二次曲線に近似した近似式を予め生成しておき、
前記アライメントする工程では、前記近似式を用いて、前記研磨パッドが研磨したウェハの枚数に応じて補正値を演算し、その補正値に応じて前記ウェハの位置ずれを補正する請求項２に記載の半導体装置の製造方法。
【請求項５】
前記パターニングする工程の後で、そのパターニングにより前記感光膜に形成されたパターンと前記下地膜との重ね合わせずれを計測する工程を更に有し、
前記重ね合わせずれを計測する工程での計測結果と、前記履歴情報とに基づいて、前記ウェハの位置ずれの補正値を演算する請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
露光時の重ね合わせズレを抑制するために、ウェハのアライメント時に位置補正（以下、アライメント補正という場合がある）を行う技術がある。
【０００３】
例えば、特許文献１の技術では、半導体装置の種類、処理工程の種類、ロットナンバー、ステッパー処理号機等の処理条件毎にアライメント補正の補正値を求め、かつこれを蓄積しておく。そして、処理対象となるウェハに対する処理条件を対比し、一致ないし共通する処理条件のアライメント補正値を選択することにより、処理対象となるウェハに適したアライメント補正を行う。露光時の重ね合わせズレを抑制するための技術として、他に、特許文献２乃至５の技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２３３８３号公報
【特許文献２】特開２０１０−１１８４０４号公報
【特許文献３】特開平１１−２６０６８３号公報
【特許文献４】特開２００４−３４２９５１号公報
【特許文献５】特開平９−２４６１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、上記特許文献１乃至５の技術でも、露光時の重ね合わせズレを十分には抑制できないと考えた。
【０００６】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、先ず、ウェハを準備する。このウェハは、アライメントマークを含む下地膜を有し、この下地膜が研磨パッドを用いてＣＭＰされ、且つ、下地膜上に感光膜が形成されている。次に、アライメントマークを利用してウェハをアライメントする。次に、感光膜を露光及び現像してパターニングする。ウェハをアライメントする際には、下地膜のＣＭＰに用いられた研磨パッドの研磨履歴を示す履歴情報に応じて、ウェハの位置ずれを補正する。
【発明の効果】
【０００８】
前記一実施の形態によれば、ウェハのアライメント時の補正の精度が高まるので、露光時の重ね合わせズレを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）はアライメントマークの一例を示す平面図、（ｂ）はアライメントマークが形成されたウェハの断面図である。
【図２】アライメントマークを形成するための一連の工程を示す断面図である。
【図３】（ａ）はＣＭＰに用いられる研磨装置の正面図、（ｂ）はＣＭＰによりウェハが研磨される様子を示す平面図である。
【図４】（ａ）はＣＭＰによりウェハにエロージョンが発生した状態を示す断面図、（ｂ）は（ａ）よりも後の工程でのウェハの断面図である。
【図５】（ａ）はアライメントマークを撮像することにより得られる画像を示す図であり、（ｂ）は（ａ）を模式的に示す図である。
【図６】（ａ）はＣＭＰによりウェハにエロージョンが発生した状態を示す断面図、（ｂ）は（ａ）よりも後の工程でのウェハの断面図である。
【図７】同一の研磨パッドによるウェハの研磨枚数とウェハローテーションＹのズレ量との関係を示す図である。
【図８】実施形態に係る半導体装置の製造方法に用いられる半導体装置の製造システムの構成を示すブロック図である。
【図９】実施形態に係る半導体装置の製造方法の流れを示すフローチャートである。
【図１０】ズレ補正値管理サーバの動作の流れを示すフローチャートである。
【図１１】実施形態に係る半導体装置の製造方法によるアライメント補正の手法を説明するための図である。
【図１２】研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機でランダムに処理された場合に、実施形態に係る半導体装置の製造方法の手法でアライメント補正を行った場合の、露光機による処理ロットのウェハローテーションＹのズレ量を示す図である。
【図１３】ウェハの断面図である。
【図１４】研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機でランダムに処理された場合に、アライメント補正を行わない場合の、露光機による処理ロットのウェハローテーションＹのズレ量を示す図である。
【図１５】研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機でランダムに処理された場合に、比較形態に係る半導体装置の製造方法の手法でアライメント補正を行った場合の、露光機による処理ロットのウェハローテーションＹのズレ量を示す図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１１】
図１（ａ）はアライメントマークＡＭ１の一例を示す平面図、図１（ｂ）はアライメントマークＡＭ１が形成されたウェハＷ１の断面図であり、図１（ａ）のＡ−Ａ線と対応する位置の断面を示す。図２はアライメントマークＡＭ１を形成するための一連の工程を示す断面図である。図３（ａ）はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）に用いられる研磨装置ＰＳＭ１の正面図であり、図３（ｂ）はＣＭＰによりウェハＷ２が研磨される様子を示す平面図である。図４（ａ）はＣＭＰによりウェハＷ２にエロージョンが発生した状態を示す断面図であり、図４（ｂ）は図４（ａ）よりも後の工程でのウェハ（ウェハＷ１）の断面図である。図４（ａ）および図４（ｂ）は、それぞれ図１（ａ）のＡ−Ａ線と対応する位置の断面を示す。図５（ａ）はアライメントマークを撮像することにより得られる画像を示す図であり、図５（ｂ）は図５（ａ）を模式的に示す図である。図６（ａ）はＣＭＰによりウェハＷ２にエロージョンが発生した状態を示す断面図、図６（ｂ）は図６（ａ）よりも後の工程でのウェハ（ウェハＷ１）の断面図である。
【００１２】
本実施例に係る半導体装置の製造方法は、ウェハＷ１を準備する工程と、アライメントマークＡＭ１の位置を計測しその計測結果に応じてウェハＷ１をアライメントする工程と、感光膜ＬＳＦ１を露光及び現像してパターニングする工程と、を有する。ウェハＷ１は、アライメントマークＡＭ１を含む下地膜ＧＬ１を有しており、この下地膜ＧＬ１は研磨パッドＰＰＤ１（図３（ａ））を用いてＣＭＰされている。更に、下地膜ＧＬ１上に感光膜ＬＳＦ１が形成されている。アライメントする工程では、下地膜ＧＬ１のＣＭＰに用いられた研磨パッドＰＰＤ１の研磨履歴を示す履歴情報に応じて、ウェハＷ１の位置ずれを補正する工程を含む。以下、詳細に説明する。
【００１３】
図１（ａ）に示すように、アライメントマークＡＭ１は、例えば、平面視においてそれぞれ一方向に延在し、且つ、互いに並列に配置された、ストライプ状の複数のパターンＰＴＮ１を含む。
【００１４】
図１（ｂ）に示すウェハＷ１は、アライメントマークＡＭ１を含む下地膜ＧＬ１と、下地膜ＧＬ１上に形成された感光膜ＬＳＦ１と、を含む。下地膜ＧＬ１は、例えば、シリコン基板等の半導体基板ＳＣＳ１と、タングステン層ＴＮＧ１と、第１アルミニウム層ＡＬ１と、を有する。半導体基板ＳＣＳ１の表層には、シリコン酸化膜等の酸化膜ＯＦ１が形成されている。酸化膜ＯＦ１の上面には、ストライプ状の複数の溝ＴＲＮ１が形成され、これら溝ＴＲＮ１内には、それぞれタングステン層ＴＮＧ１が埋め込み形成されている。更に、タングステン層ＴＮＧ１及び酸化膜ＯＦ１を覆うように第１アルミニウム層ＡＬ１が形成されている。そして、第１アルミニウム層ＡＬ１上に感光膜ＬＳＦ１が塗布形成されている。
【００１５】
ここで、タングステン層ＴＮＧ１の上面には、溝ＴＲＮ１の形状を反映した凹部ＣＮＣ１が形成されている。そして、第１アルミニウム層ＡＬ１には、この凹部ＣＮＣ１の形状を反映した段差ＳＴＰ１が形成されている。アライメントマークＡＭ１を光学的に観察したときに、この段差ＳＴＰ１がアライメントマークＡＭ１の各パターンＰＴＮ１の外形線ＯＴＬ１として認識される。すなわち、アライメントマークＡＭ１は、平面視において複数のストライプ状のパターンＰＴＮ１を含むものとして認識される（図１（ａ））。
【００１６】
次に、図２（ａ）〜図２（ｅ）を参照して、アライメントマークＡＭ１を形成する工程を説明する。
【００１７】
先ず、表層に酸化膜ＯＦ１が形成された半導体基板ＳＣＳ１（図１（ｂ））を準備する。次に、この半導体基板ＳＣＳ１の酸化膜ＯＦ１上に、上記溝ＴＲＮ１と対応する複数の開口ＯＰ１を有するマスクＭＳＫ１を形成する。そして、このマスクＭＳＫ１を介して半導体基板ＳＣＳ１をドライエッチングする。これにより、酸化膜ＯＦ１の表層に溝ＴＲＮ１が形成される（図２（ａ））。
【００１８】
次に、マスクＭＳＫ１を除去する。次に、半導体基板ＳＣＳ１上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによりタングステン層ＴＮＧ１を成膜する。タングステン層ＴＮＧ１は、溝ＴＲＮ１内に埋め込み形成されるとともに、酸化膜ＯＦ１の上面における溝ＴＲＮ１以外の部分の上にも堆積する（図２（ｂ））。
【００１９】
次に、ＣＭＰにより溝ＴＲＮ１からはみ出ている余剰のタングステン層ＴＮＧ１を研磨して除去する（図２（ｃ））。ここで、タングステン層ＴＮＧ１の上面には、溝ＴＲＮ１の形状を反映した凹部ＣＮＣ１が形成された状態となる。
【００２０】
次に、スパッタ法などにより第１アルミニウム層ＡＬ１を形成する（図２（ｄ））。ここで、第１アルミニウム層ＡＬ１の上面には、タングステン層ＴＮＧ１の凹部ＣＮＣ１の形状を反映した段差ＳＴＰ１が形成された状態となる。こうして、半導体基板ＳＣＳ１と、タングステン層ＴＮＧ１と、第１アルミニウム層ＡＬ１と、を有する下地膜ＧＬ１が形成される。
【００２１】
次に、この下地膜ＧＬ１上に感光膜ＬＳＦ１を塗布形成する（図２（ｅ））。
【００２２】
以上により、アライメントマークＡＭ１を含む下地膜ＧＬ１を有し、下地膜ＧＬ１がＣＭＰされ、下地膜ＧＬ１上に感光膜ＬＳＦ１が形成されたウェハＷ１が得られる。
【００２３】
次に、図３（ａ）を参照して、ＣＭＰに用いられる研磨装置ＰＳＭ１を説明する。
【００２４】
研磨装置ＰＳＭ１による研磨に供されるウェハＷ２は、タングステン層ＴＮＧ１が成膜された状態のものである（図２（ｂ）参照）。
【００２５】
研磨装置ＰＳＭ１は、上面が平坦に形成された研磨テーブルＰＳＴ１と、研磨テーブルＰＳＴ１上に配置された研磨パッドＰＰＤ１と、ウェハＷ２を保持するウェハ保持部（研磨ヘッドなどと称される）ＷＨＰ１と、を備える。ウェハ保持部ＷＨＰ１は、ウェハＷ２をフェイスダウン、すなわちタングステン層ＴＮＧ１が形成された面を下側にして保持する。
【００２６】
研磨テーブルＰＳＴ１は、第１回転軸部ＡＸＰ１を一体に備えている。第１回転軸部ＡＸＰ１の軸方向は、研磨テーブルＰＳＴ１の上面に対して直交する方向に延在している。図示しない第１駆動モータによって第１回転軸部ＡＸＰ１を軸周りに回転させることによって、第１回転軸部ＡＸＰ１とともに研磨テーブルＰＳＴ１及び研磨パッドＰＰＤ１も回転する。
【００２７】
ウェハ保持部ＷＨＰ１は、第２回転軸部ＡＸＰ２を一体に備えている。第２回転軸部ＡＸＰ２の軸方向は、研磨テーブルＰＳＴ１の上面に対して直交する方向に延在している。図示しない第２駆動モータによって回転軸部ＡＸＰ２を軸周りに回転させることによって、回転軸部ＡＸＰ２とともにウェハ保持部ＷＨＰ１及びウェハＷ２も回転する。
【００２８】
ウェハＷ２の研磨は、図示しないスラリーノズルより吐出されるスラリーを研磨パッドＰＰＤ１上に滴下し、ウェハ保持部ＷＨＰ１により保持されたウェハＷ２を研磨パッドＰＰＤ１に押し当てた状態で、研磨テーブルＰＳＴ１及びウェハ保持部ＷＨＰ１をそれぞれ回転させることにより行う。
【００２９】
ここで、ウェハ保持部ＷＨＰ１は、研磨テーブルＰＳＴ１の回転中心からオフセットした位置にウェハＷ２を押し当てる。このため、ウェハＷ２は、研磨パッドＰＰＤ１に対して自公転する（自転しながら公転するような動作を行う）。
【００３０】
ウェハＷ２は、研磨パッドＰＰＤ１に対して相対的に図３（ｂ）に矢印で示す方向に回転しながら研磨される。ここで、アライメントマークＡＭ１は、例えばウェハＷ１の周縁部の複数箇所に形成される。従って、図３（ｂ）に示すように、アライメントマークＡＭ１の下地となるタングステン層ＴＮＧ１は、ウェハＷ２の周縁部の複数箇所に形成されている。
【００３１】
例えば、ウェハＷ２の径方向に対して平行に延在する複数列のタングステン層ＴＮＧ１と、ウェハＷ２の外形線の接線に対して平行に延在する複数列のタングステン層ＴＮＧ１と、がある。このうち、図３（ｂ）に示される領域Ｂの複数列のタングステン層ＴＮＧ１は、ウェハＷ２の径方向に対して平行に延在している。これらタングステン層ＴＮＧ１は、概ねそれらの幅方向（図３（ｂ）の矢印の方向）に研磨される。
【００３２】
本発明者の知見によれば、図４（ａ）に示すように、ＣＭＰによりウェハＷ２にエロージョンが発生するとともに、研磨が非対称（図４（ａ）において左右非対称）に進行する場合がある。よって、研磨後のウェハＷ２の酸化膜ＯＦ１の上面には、傾斜面ＩＮＣ１が形成される場合がある。
【００３３】
その結果、図４（ｂ）に示すように、酸化膜ＯＦ１上の第１アルミニウム層ＡＬ１も傾斜した状態に形成されるとともに、段差ＳＴＰ１の形状も非対称（図４（ａ）において左右非対称）となる場合がある。つまり、アライメントマークＡＭ１のプロファイルも非対称（図４（ａ）において左右非対称）となる場合がある。
【００３４】
図５（ａ）はアライメントマークＡＭ１を撮像することにより得られる画像を示す図であり、アライメントマークＡＭ１の実際の画像と、検出された波形ＷＰ１と、を重ね合わせて示している。図５（ｂ）は図５（ａ）を模式的に示す図である。上記のように段差ＳＴＰ１の形状が非対称となった場合、段差ＳＴＰ１の太さが非対称に検出される。すなわち、アライメントマークＡＭ１の波形ＷＰ１が非対称になる。
【００３５】
図１（ｂ）に示す感光膜ＬＳＦ１のパターニングは、アライメントマークＡＭ１の位置を検出し、その検出された位置に基づいてウェハＷ１をアライメントした状態で、感光膜ＬＳＦ１を露光し、更に現像することによって行う。このため、アライメントマークＡＭ１が本来意図した所望の構造とは異なる形状（上記のような非対称な形状など）である場合、アライメントを正確に行うことができない。
【００３６】
上記のようにアライメントマークＡＭ１が非対称となった場合、露光時の重ね合わせの際に制御すべき成分のうち、特にウェハローテーション（回転成分）の計測値が、本来の値から大きくずれてしまう。その結果、露光時の重ね合わせズレ（特に回転ズレ）が生じる。
【００３７】
このように、ＣＭＰの際に、ウェハＷ２に対して、回転方向に力が加わるため、回転方向において削れ方が非対称となる結果、アライメントマークＡＭ１が非対称となる場合がある。この場合、アライメントマークＡＭ１の検出により得られる波形ＷＰ１が回転方向において非対称となるので、ウェハローテーション等の計測誤差が生じる。
【００３８】
なお、図６（ａ）に示すように、エロージョンが発生しても、研磨が非対称には進行しない場合（研磨が対称に進行する場合）もあり得る。ただし、この場合も、エロージョンによりタングステン層ＴＮＧ１の付近での膜厚が減少する。このため、図６（ｂ）に示すように、タングステン層ＴＮＧ１の付近、すなわちアライメントマークＡＭ１の付近での感光膜ＬＳＦ１の膜厚Ｄ１が、エロージョンが発生しなかった場合の膜厚Ｄ２と比べて厚くなってしまう。あるいは、アライメントマークＡＭ１付近の感光膜ＬＳＦ１の上面が凹状又は波状となったり、第１アルミニウム層ＡＬ１の段差ＳＴＰ１の高さが小さくなったりする。このため、研磨が対称に進行する場合であっても、アライメントマークＡＭ１が本来意図した所望の構造とは異なる形状のものとして検出されるので、露光時の重ね合わせの際に制御すべき成分の計測値がずれてしまう。
【００３９】
このように、ＣＭＰでのエロージョンの影響により、露光時の重ね合わせの際に制御すべき成分の計測値がずれてしまう。
【００４０】
更に、本発明者は、このようなエロージョンの影響による計測値のズレ量が、研磨パッドＰＰＤ１の研磨履歴に応じて変化することを見出した。ここで、研磨履歴とは、例えば、同一の研磨パッドＰＰＤ１により研磨を行った（処理した）ウェハＷ２の枚数（以下、研磨枚数）である。
【００４１】
図７は同一の研磨パッドＰＰＤ１によるウェハＷ２の研磨枚数（横軸）とウェハローテーションＹのズレ量（単位：ｕｒａｄ）（縦軸）との関係を示す図である。図７から、研磨枚数が増大するのに伴い、ウェハローテーションＹのズレ量の値（絶対値）も大きくなることが分かる。
【００４２】
この理由は、研磨パッドＰＰＤ１は最初は硬く、使用時間が長くなるのにつれて柔らかくなるため、タングステン層ＴＮＧ１付近の酸化膜ＯＦ１におけるエロージョンの進行が、研磨枚数の増大に伴い速くなるためであると考えられる。
【００４３】
より具体的には、本発明者は、ウェハローテーションＹの計測値のズレ量は、同一の研磨パッドＰＰＤ１によるウェハＷ２の研磨枚数をパラメータとする以下の二次関数（式（１））で近似できることを見出した。下記式（１）に示される近似式において、ｙはウェハローテーションＹの計測値のズレ量、ｘは同一の研磨パッドＰＰＤ１によるウェハＷ２の研磨枚数である。
【００４４】
ｙ＝（−３×１０−７）ｘ２＋（１×１０−４）ｘ−０．０９２・・・・・・式（１）
【００４５】
このように、研磨履歴と、露光時の重ね合わせの際に制御すべき成分の計測値のズレ量の間に相関関係があることから、本実施形態では、以下に詳述するように、ウェハＷ１のアライメントの際に、研磨履歴を示す履歴情報に応じて、ウェハＷ１の位置ずれを補正する。
【００４６】
図８は本実施形態に係る半導体装置の製造方法に用いられる半導体装置の製造システムＭＳＹ１の構成を示すブロック図である。
【００４７】
この製造システムＭＳＹ１は、例えば、ホストコンピュータＨＳＴ１と、制御部ＣＮＴ１と、露光機ＥＸＰ１と、ズレ補正値管理サーバＤＣＳ１と、重ね合わせ計測機ＭＥＡ１と、計測機コントローラＭＣＮＴ１と、研磨装置ＰＳＭ１と、を備えている。
【００４８】
ホストコンピュータＨＳＴ１は、この製造システムＭＳＹ１の統括的な管理及び制御を行う。
【００４９】
重ね合わせ計測機ＭＥＡ１は、計測機コントローラＭＣＮＴ１の制御下で、露光時の重ね合わせズレ量を計測する。重ね合わせ計測機ＭＥＡ１は、上記の式（１）を記憶保持している。計測機コントローラＭＣＮＴ１は、制御部ＣＮＴ１の制御下で、重ね合わせ計測機ＭＥＡ１の動作制御を行う。
【００５０】
研磨装置ＰＳＭ１は、ホストコンピュータＨＳＴ１の制御下でウェハＷ２を研磨する。
【００５１】
制御部ＣＮＴ１は、ホストコンピュータＨＳＴ１の制御下で、露光機ＥＸＰ１、ズレ補正値管理サーバＤＣＳ１および計測機コントローラＭＣＮＴ１の制御を行う。
【００５２】
露光機ＥＸＰ１は、感光膜ＬＳＦ１の塗布、露光および現像を行う。
【００５３】
なお、露光機ＥＸＰ１は、マーク位置計測部と、アライメント部と、を備えている（何れも図示略）。マーク位置検出部は、ウェハＷ１のアライメントマークＡＭ１の位置を計測する。アライメント部は、マーク位置計測部による計測結果に応じてウェハＷ１をアライメントする。アライメント部は、ズレ補正値管理サーバＤＣＳ１により生成されたズレ補正値（補正値）に応じて、ウェハＷ１の位置ずれを補正する位置ずれ補正部（図示略）を含んでいる。
【００５４】
ズレ補正値管理サーバ（補正値生成部）ＤＣＳ１は、ウェハＷ２のＣＭＰ、すなわち感光膜ＬＳＦ１の下地膜のＣＭＰに用いられた研磨パッドＰＰＤ１の研磨履歴を示す履歴情報に応じて、ウェハＷ１の位置ずれの補正値（ズレ補正値）、すなわちアライメント補正の際の補正値を算出する。更に、ズレ補正値管理サーバＤＣＳ１は、このズレ補正値を記憶保持する。また、ズレ補正値管理サーバＤＣＳ１は、ズレ補正値を随時更新する処理を行う。
【００５５】
図９は本実施形態に係る半導体装置の製造方法の流れを示すフローチャートである。以下、図９に示す一連の製造工程を説明する。
【００５６】
先ず、アライメントマークＡＭ１を形成する（ステップＳ１１）。この工程は、図２（ａ）〜図２（ｄ）までの工程に相当する。
【００５７】
次に、制御部ＣＮＴ１がズレ補正値管理サーバＤＣＳ１からズレ補正値を取得し、このズレ補正値を露光機ＥＸＰ１へ送信する（ステップＳ１２）。
【００５８】
次に、露光機ＥＸＰ１は、アライメントマークＡＭ１が形成されたウェハ上に感光膜ＬＳＦ１を塗布形成する（ステップＳ１３）。この段階のウェハがウェハＷ１である。
【００５９】
次に、露光機ＥＸＰ１は、ウェハＷ１上の感光膜ＬＳＦ１を露光及び現像する（ステップＳ１４）。
【００６０】
ここで、露光機ＥＸＰ１は、露光前にウェハＷ１のアライメントを行うが、このアライメントの際には、ズレ補正値管理サーバＤＣＳ１により算出されたズレ補正値を用いてアライメント補正を行う。このズレ補正値を用いてアライメント補正を行うことにより、詳細は後述するが、ＣＭＰの影響による重ね合わせズレを抑制することができる。
【００６１】
露光及び現像により、ウェハＷ１上の感光膜ＬＳＦ１が所望のパターン形状にパターニングされて、マスク（図示略）が形成される。次に、重ね合わせ計測機ＭＥＡ１は、重ね合わせズレ量を計測する。すなわち、このマスクと下地膜ＧＬ１との位置ずれ量の計測を行う（ステップＳ１５）。ここでの計測では、シフトＸ（オフセットＸ）、シフトＹ（オフセットＹ）、ウェハスケーリングＸ、ウェハスケーリングＹ、ウェハローテーションＸ（オーソゴナリティ）、ウェハローテーションＹ、ショットローテーションおよびＳＫＥＷについてそれぞれ計測する。
【００６２】
次に、重ね合わせ計測機ＭＥＡ１は、重ね合わせズレ量の計測結果をズレ補正値管理サーバＤＣＳ１及び制御部ＣＮＴ１へそれぞれ送信する（ステップＳ１６）。
【００６３】
次に、制御部ＣＮＴ１は、重ね合わせズレ量が規定範囲内であるか否かを判定する（ステップＳ１７）。重ね合わせズレ量が規定範囲内であれば（ステップＳ１７のＹＥＳ）、図９の処理を終了する。
【００６４】
一方、重ね合わせズレ量が規定範囲内でなければ（ステップＳ１７のＮＯ）、ウェハＷ１上のマスクを剥離（ステップＳ１８）した後、ステップＳ１２からステップＳ１７までの処理を再度行う。
【００６５】
したがって、重ね合わせズレ量が規定範囲内となるまで、繰り返しマスクを形成する処理を行うこととなる。
【００６６】
図１０はズレ補正値管理サーバＤＣＳ１の動作の流れを示すフローチャートである。
【００６７】
ズレ補正値管理サーバＤＣＳ１は、重ね合わせ計測機ＭＥＡ１から重ね合わせズレ量の計測結果を受信したかどうかを判定する（ステップＳ２１）。この判定処理は、重ね合わせズレ量の計測結果を受信していないと判定される場合（ステップＳ２１のＮＯ）は、繰り返し行われる。
【００６８】
重ね合わせ計測機ＭＥＡ１から重ね合わせズレ量の計測結果を受信した場合（ステップＳ２１のＹＥＳ）、ズレ補正値管理サーバＤＣＳ１は、この重ね合わせズレ量に基づいて新たなズレ補正値を算出し（ステップＳ２２）、この新たなズレ補正値を登録（更新）する（ステップＳ２３）。その後は、再び、ステップＳ２１の監視処理を行う。
【００６９】
ここで、ズレ補正値の演算および登録は、ロット毎に行う。なお、ズレ補正値管理サーバＤＣＳ１は、ウェハローテーションＹの値の変化に応じて、上記の近似式も随時変更しても良い。
【００７０】
ここで、図９のステップＳ１６の後、次にステップＳ１２にてズレ補正値を取得するまでの間、つまり、ステップＳ１６の後、次回のロットのウェハＷ１のアライメント補正のためのズレ補正値を取得するまでの間、または、ステップＳ１６の後、今回のロットのウェハＷ１のアライメント補正のためのズレ補正値を再度取得するまでの間に、図１０のステップＳ２１からステップＳ２３までの処理が完了するようになっている。したがって、各ロットごとに、新たなズレ補正値を用いてアライメント補正が行われるとともに、図９の処理にて繰り返しマスクを形成する場合も、順次、新たなズレ補正値を用いてアライメント補正が行われることとなる。
【００７１】
図１１は本実施形態に係る半導体装置の製造方法によるアライメント補正の手法を説明するための図である。
【００７２】
ズレ補正値管理サーバＤＣＳ１は、アライメント補正に用いられるズレ補正値Ｐｎを、例えば、ロット毎（生産ロット毎）に更新する。ズレ補正値管理サーバＤＣＳ１は、過去の補正実績に基づいて、次のロットで用いられるズレ補正値Ｐｎを算出する。
【００７３】
より具体的には、ズレ補正値管理サーバＤＣＳ１は、ズレ補正値Ｐｎを、ＣＭＰに起因するズレ補正値Ｃｎと、ＣＭＰ以外に起因するズレ補正値Ｓｎと、に分けてそれぞれ算出し、それらを足し合わせることによって、最適なズレ補正値Ｐｎを求める。
【００７４】
このうちズレ補正値Ｃｎは、研磨パッドＰＰＤ１がこれまでに研磨したウェハの延べ枚数（研磨枚数）に応じて、上記式（１）により決定される。
【００７５】
一方、ズレ補正値Ｓｎは、直近の所定数（例えば４つ）のロットでの平均値を用いる。ズレ補正値Ｓｎは、露光機ＥＸＰ１のステージの位置精度や、アライメントに用いられる光学系の状態といった露光機ＥＸＰ１の状態等により影響を受ける値であるため、その時々の状態を直近の所定数のロットの平均から推定する。
【００７６】
図１１に示すように、例えば、ロットａ、ロットｂ、ロットｃ、ロットｄおよびロットｅをこの順に処理するものとする。
【００７７】
研磨パッドＰＰＤ１の研磨枚数Ｎｎは、ロットａの処理開始前の段階ではＮａ、ロットｂの処理開始前の段階ではＮｂ、ロットｃの処理開始前の段階ではＮｃ、ロットｄの処理開始前の段階ではＮｄ、ロットｅの処理開始前の段階ではＮｅである。
【００７８】
ロットａでのアライメント補正、特にウェハローテーションの補正に用いられるズレ補正値Ｃｎであるズレ補正値Ｃａは、上記式（１）のｘにＮａを代入することにより求められる。同様に、ロットｂ、ｃ、ｄ、ｅのそれぞれでのアライメント補正に用いられるズレ補正値Ｃｎであるズレ補正値Ｃｂ、Ｃｃ、Ｃｄ、Ｃｅは、上記式（１）のｘにＮｂ、Ｎｃ、Ｎｄ、Ｎｅをそれぞれ代入することにより求められる。
【００７９】
ズレ補正値Ｐｎは、各ロットにおいて、アライメント補正に用いられる補正値である。ロットａでのズレ補正値ＰｎはＰａ、ロットｂでのズレ補正値ＰｎはＰｂ、ロットｃでのズレ補正値ＰｎはＰｃ、ロットｄでのズレ補正値ＰｎはＰｄ、ロットｅでのズレ補正値ＰｎはＰｅである。
【００８０】
ズレ量計測値Ｍｎは、各ロットにおいて、重ね合わせ計測機ＭＥＡ１により計測された重ね合わせズレ量である。ロットａでの重ね合わせズレ量はＭａ、ロットｂでの重ね合わせズレ量はＭｂ、ロットｃでの重ね合わせズレ量はＭｃ、ロットｄでの重ね合わせズレ量はＭｄ、ロットｅでの重ね合わせズレ量はＭｅである。
【００８１】
ここで、露光機ＥＸＰ１ではズレが抑制されるようにアライメントを行うが、ズレを完全に解消することは困難であり、通常は、アライメント後も僅かなズレが残る。この残留したズレを重ね合わせ計測機ＭＥＡ１により計測し、次のロットでの露光時には、その値の分のズレが解消されるようにアライメント補正を行う。これにより、重ね合わせズレ量を低減することができる。
【００８２】
ＣＭＰ以外に起因するズレ補正値Ｓｎは、各ロットごとに、Ｐｎ−Ｍｎ−Ｃｎであるが、上記のように、本実施形態では、直近の所定数（例えば４つ）のロットでの平均値を用いる。
【００８３】
図１１に示すように、ロットｅでのズレ補正値Ｐｅは、Ｃｅ＋Ｓｅである。このうちＳｅは、ロットａ〜ｄでのＳｎの平均値、すなわち｛（Ｐａ−Ｍａ−Ｃａ）＋（Ｐｂ−Ｍｂ−Ｃｂ）＋（Ｐｃ−Ｍｃ−Ｃｃ）＋（Ｐｄ−Ｍｄ−Ｃｄ）｝／４である。また、Ｃｅは、上記（１）式のｘにＮｅを代入することにより求められる。
【００８４】
このように、ズレ補正値として、ＣＭＰの影響によるズレ補正値Ｃｅを加味した値を用いることにより、研磨パッドＰＰＤ１の劣化に伴う重ね合わせズレを抑制することができる。よって、重ね合わせズレが低減し、アライメント補正の精度が高まる。
【００８５】
一方、図１４は、研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機で混在して処理された場合に、アライメント補正を行わない場合の、露光機による処理ロット（横軸）のウェハローテーションＹのズレ量（単位：ｕｒａｄ）（縦軸）を示す図である。この場合、研磨履歴が異なるロットをランダムに露光機で処理するため、ウェハローテーションＹがロット毎に大きくばらついていることが分かる。
【００８６】
また、図１５は研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機でランダムに処理された場合に、比較形態に係る半導体装置の製造方法の手法でアライメント補正を行った場合の、露光機による処理ロット（横軸）のウェハローテーションＹのズレ量（単位：ｕｒａｄ）（縦軸）を示す図である。比較形態では、図１１におけるＰｎ−Ｍｎの直近の所定数のロットでの平均値を用いてロット毎のアライメント補正を行った。この場合、ＣＭＰの影響によるズレ量も直近の所定数ロットの平均値で補正されるためウェハローテーションＹが０を中心としてばらつくが、研磨履歴が異なるロットをランダムに処理するため、それぞれ最適にはならずロットごとに大きくばらついていることが分かる。
【００８７】
これに対し、図１２は研磨履歴（同一研磨パッドによる研磨枚数）が異なる複数台のＣＭＰ装置が存在し、それぞれのＣＭＰ装置で処理されたロットが、ある特定の露光機でランダムに処理された場合に、本実施形態に係る半導体装置の製造方法の手法でアライメント補正を行った場合の、露光機による処理ロット（横軸）のウェハローテーションＹのズレ量（単位：ｕｒａｄ）（縦軸）を示す図である。この場合、研磨履歴が異なるロットをランダムに露光機で処理するが、ＣＭＰの影響によるズレ量をそれぞれのロット毎に上記式より算出し結果で補正しているため、バラツキが小さい。
【００８８】
図１２と図１４との比較から明らかなように、本実施形態では、比較形態と比べて、ウェハローテーションＹのバラツキを大きく低減することができる。その結果、本実施形態では、リワーク率（図９のステップＳ１７の後、ステップＳ１８を経てステップＳ１２から繰り返し処理を行う率）を低減することができる。本発明者の試算では、リワーク率を比較形態の１／１０に低減することができる。
【００８９】
上記のように、同一の研磨パッドＰＰＤ１による研磨枚数が増加するにつれて、ＣＭＰによるエロージョンの影響によるアライメントマークＡＭ１の構造が次第に変化する。このため、精確なアライメント補正を行うために必要なズレ補正値が次第に変化する。これに対し、本実施形態では、ＣＭＰの影響によるズレ補正値（図１１のズレ補正値Ｃｎ）を加味してアライメント補正を行うので、研磨パッドＰＰＤ１の劣化に伴う重ね合わせズレを抑制することができるので、アライメント補正の精度が高まる。
【００９０】
次に、半導体装置の製造方法の一連の工程を説明する。
【００９１】
先ず、ウェハＷ１を作製する工程を説明する。なお、図１３は個片化される前のウェハＷ３（ウェハＷ１よりも後の工程のウェハ）の断面図である。
【００９２】
ウェハＷ１を作製するには、先ず、半導体基板ＳＣＳ１に素子分離膜ＳＴＩ１を形成する。これにより、素子形成領域ＥＦＲ１が分離される。素子分離膜ＳＴＩ１は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次に、半導体基板ＳＣＳ１において素子形成領域ＥＦＲ１に位置する部分に、ゲート絶縁膜ＧＩ１及びゲート電極ＧＥ１を形成する。ゲート絶縁膜ＧＩ１は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜ＧＩ１が酸化シリコン膜である場合、ゲート電極ＧＥ１はポリシリコン膜により形成される。またゲート絶縁膜ＧＩ１が高誘電率膜である場合、ゲート電極ＧＥ１は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極ＧＥ１がポリシリコンにより形成される場合、ゲート電極ＧＥ１を形成する工程において、素子分離膜ＳＴＩ１上にポリシリコン抵抗を形成しても良い。
【００９３】
次に、半導体基板ＳＣＳ１において素子形成領域ＥＦＲ１に位置する部分に、ソース及びドレインのエクステンション領域ＥＸＲ１を形成する。次にゲート電極ＧＥ１の側壁にサイドウォールＳＷ１を形成する。次に、半導体基板ＳＣＳ１において素子形成領域ＥＦＲ１に位置する部分に、ソース及びドレインとなる不純物領域ＳＤＲ１を形成する。このようにして、半導体基板ＳＣＳ１上にＭＯＳトランジスタＴＲ１が形成される。
【００９４】
次に、素子分離膜ＳＴＩ１上及びＭＯＳトランジスタＴＲ１上に、多層配線層ＭＬＩ１を形成する。ここで、溝ＴＲＮ１を形成する工程（図２（ａ））にて、コンタクトホールＣＮＨ１（図１３）を形成する。その後、図２（ｂ）〜図２（ｅ）の工程を行うことにより、ウェハＷ１が得られる。なお、図２（ｂ）および図２（ｃ）の工程により、コンタクトホールＣＮＨ１内にコンタクトＣＯＮＴ１（図１３）が埋め込み形成される。次に、ウェハＷ１の感光膜ＬＳＦ１を露光及び現像することにより、マスク（図示略）を形成する。そして、このマスクを介してドライエッチングを行うことにより、第１アルミニウム層ＡＬ１をパターニングする。これにより、第１層のアルミニウム配線層が形成される。以後、多層配線層ＭＬＩ１の残りの部分を形成する。最上層の配線層の金属パターンの一部分は、電極パッドＰＤ１を構成する。
【００９５】
次に、多層配線層ＭＬＩ１上に、保護絶縁膜（パッシベーション膜）としての絶縁膜ＩＦ１を形成する。次に、絶縁膜ＩＦ１上に感光膜ＬＳＦ１を塗布法により成膜する。感光膜ＬＳＦ１は、例えば、感光性ポリイミドである。
こうして、ウェハＷ３が得られる。
【００９６】
以上のような実施形態によれば、ウェハＷ１をアライメントする工程は、下地膜ＧＬ１のＣＭＰに用いられた研磨パッドＰＰＤ１の研磨履歴を示す履歴情報に応じて、ウェハＷ１の位置ずれを補正する工程を含む。これにより、ＣＭＰの影響による重ね合わせズレが抑制されるように、アライメント補正を行うことができる。
【００９７】
具体的には、履歴情報は、研磨パッドが研磨したウェハの枚数を示すウェハ枚数情報（研磨枚数）である。このため、研磨枚数の増加に伴いエロージョンの影響が増大することに起因する重ね合わせズレの拡大を抑制することができる。
【００９８】
また、ウェハＷ１をアライメントする工程では、ウェハＷ１の位置ずれ（重ね合わせズレ）としてウェハローテーションを補正するので、エロージョンの影響の大きさに応じて変化するウェハローテーションのバラツキを抑制することができる。
【００９９】
また、ウェハ枚数情報（研磨枚数）とウェハＷ１の位置ずれ（重ね合わせズレ）との関係を二次曲線に近似した近似式（上記式（１））を予め生成しておき、ウェハＷ１をアライメントする工程では、この近似式を用いて、研磨パッドＰＰＤ１が研磨したウェハＷ２の枚数に応じて補正値を演算し、その補正値に応じてウェハＷ１の位置ずれを補正する。これにより、補正値を容易に演算することができる。
【０１００】
また、本実施形態に係る半導体装置の製造方法は、感光膜ＬＳＦ１をパターニングする工程の後で、そのパターニングにより感光膜ＬＳＦ１に形成されたパターンと下地膜ＧＬ１との重ね合わせずれを計測する工程（ステップＳ１５）を有する。そして、重ね合わせずれを計測する工程での計測結果と、履歴情報とに基づいて、ウェハＷ１の位置ずれの補正値を演算する。すなわちウェハＷ１の位置ずれの補正値であるズレ補正値Ｐｎを、重ね合わせずれを計測する工程での計測結果から求められる上記ズレ補正値Ｓｎと、履歴情報から求められる上記ズレ補正値Ｃｎと、を合計することにより演算する。これにより、より正確にアライメント補正を行うことができる。
【０１０１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１０２】
例えば、上記においては、履歴情報が、同一の研磨パッドＰＰＤ１が研磨したウェハＷ２の枚数（研磨枚数）である例を説明したが、履歴情報は、この例に限らない。例えば、履歴情報は、研磨枚数と、研磨パッドＰＰＤ１が研磨したウェハＷ２の１枚当たりの研磨時間を示す単位研磨時間情報と、を積算することにより求められる情報であっても良い。
或いは、履歴情報は、同一の研磨パッドＰＰＤ１が研磨したウェハＷ２の研磨厚さの総量を示す総研磨厚情報であっても良い。
また、研磨パッドＰＰＤ１により研磨されるウェハＷ２の硬さによっても、エロージョンの程度が変化すると考えられる。このため、履歴情報は、研磨パッドＰＰＤ１が研磨したウェハＷ２の半導体基板ＳＣＳ１の材料を示す被研磨材料情報を更に含んでいても良い。
【０１０３】
また、タングステン層ＴＮＧ１のパターンの間隔が小さいほど、エロージョンの影響が大きくなるため、パターンの間隔が小さいほど、ズレ補正値Ｃｎが大きくなるように、ズレ補正値Ｃｎを補正しても良い。
【０１０４】
以下、参考形態の例を付記する。
１．アライメントマークを含む下地膜を有し、前記下地膜が研磨パッドを用いてＣＭＰされ、前記下地膜上に感光膜が形成されたウェハの、前記アライメントマークの位置を計測するマーク位置計測部と、
前記マーク位置計測部による計測結果に応じて前記ウェハをアライメントするアライメント部と、
前記下地膜のＣＭＰに用いられた前記研磨パッドの研磨履歴を示す履歴情報に応じて、前記ウェハの位置ずれの補正値を生成する補正値生成部と、
を有し、
前記アライメント部は、前記補正値に応じて、前記ウェハの位置ずれを補正する位置ずれ補正部を含む露光ズレ補正装置。
【符号の説明】
【０１０５】
ＡＬ１ 第１アルミニウム層
ＡＭ１ アライメントマーク
ＡＸＰ１ 第１回転軸部
ＡＸＰ２ 第１回転軸部
ＣＮＣ１ 凹部
ＣＮＨ１ コンタクトホール
ＣＮＴ１ 制御部
ＣＯＮＴ１ コンタクト
ＤＣＳ１ ズレ補正値管理サーバ
ＥＦＲ１ 素子形成領域
ＥＸＰ１ 露光機
ＥＸＲ１ エクステンション領域
ＧＥ１ ゲート電極
ＧＩ１ ゲート絶縁膜
ＧＬ１ 下地膜
ＨＳＴ１ ホストコンピュータ
ＩＦ１ 絶縁膜
ＩＮＣ１ 傾斜面
ＬＳＦ１ 感光膜
ＭＣＮＴ１ 計測機コントローラ
ＭＥＡ１ 重ね合わせ計測機
ＭＬＩ１ 多層配線層
ＭＳＫ１ マスク
ＭＳＹ１ 製造システム
ＯＦ１ 酸化膜
ＯＰ１ 開口
ＯＴＬ１ 外形線
ＰＤ１ 電極パッド
ＰＰＤ１ 研磨パッド
ＰＳＭ１ 研磨装置
ＰＳＴ１ 研磨テーブル
ＳＴＩ１ 素子分離膜
ＰＴＮ１ パターン
ＳＣＳ１ 半導体基板
ＳＤＲ１ 不純物領域
ＳＴＰ１ 段差
ＳＷ１ サイドウォール
ＴＮＧ１ タングステン層
ＴＲ１ ＭＯＳトランジスタ
ＴＲＮ１ 溝
Ｗ１ ウェハ
Ｗ２ ウェハ
Ｗ３ ウェハ
ＷＨＰ１ ウェハ保持部
ＷＰ１ 波形
【図１】
2014212201.tif 000003
【図２】
2014212201.tif 000004
【図３】
2014212201.tif 000005
【図４】
2014212201.tif 000006
【図６】
2014212201.tif 000007
【図７】
2014212201.tif 000008
【図８】
2014212201.tif 000009
【図９】
2014212201.tif 000010
【図１０】
2014212201.tif 000011
【図１１】
2014212201.tif 000012
【図１２】
2014212201.tif 000013
【図１３】
2014212201.tif 000014
【図１４】
2014212201.tif 000015
【図１５】
2014212201.tif 000016
【図５】
2014212201.tif 000017