(57)【要約】【課題】酸化物半導体を用いたＴＦＴを用いて表示パネルを形成した場合、ＴＦＴ特性の均一性や信頼性を確保することが困難である。【解決手段】表示装置の製造方法であって、基板上にゲート電極を形成するステップと、ゲート絶縁膜を形成するステップと、酸化物半導体を形成するステップと、ソース及びドレイン電極を形成するステップと、パッシベーション膜を形成するステップと、コモン電極を形成するステップと、層間絶縁膜を形成するステップと、画素電極を形成するステップと、配向膜を形成するステップと、前記酸化物半導体に紫外線を照射するステップと、前記紫外線が照射された酸化物半導体を熱処理するステップと、を含み、前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、ことを特徴とする。【選択図】図８
2014109589.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成するステップと、
前記ゲート電極が形成された前記基板上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜が形成された前記基板上に酸化物半導体を形成するステップと、
前記酸化物半導体層が形成された前記基板上にソース及びドレイン電極を形成するステップと、
前記ソース及びドレイン電極が形成された前記基板上にパッシベーション膜を形成するステップと、
前記パッシベーション膜が形成された基板上にコモン電極を形成するステップと、
前記コモン電極が形成された基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜が形成された基板上に画素電極を形成するステップと、
前記画素電極が形成された基板上に配向膜を形成するステップと、
前記酸化物半導体に紫外線を照射するステップと、
前記紫外線が照射された酸化物半導体を熱処理するステップと、
を含み、
前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、
ことを特徴とする表示装置の製造方法。
【請求項２】
前記表示装置の製造方法は、更に、前記基板と該基板に対向する対向基板とを貼り合わせるステップを含み、
前記紫外線を照射するステップと酸化物半導体を熱処理するステップは、前記基板と該基板に対向する対向基板とを貼り合わせるステップより前に行われる、
ことを特徴とする請求項１記載の表示装置の製造方法。
【請求項３】
前記紫外線を照射するステップは、前記配向膜を形成するステップに含まれることを特徴とする請求項１または２記載の表示パネルの製造方法。
【請求項４】
前記配向膜の形成は、光配向により行われることを特徴とする請求項３記載の表示装置の製造方法。
【請求項５】
前記パッシベーション膜を形成するステップは、
前記パッシベーション膜を成膜するステップと、
前記成膜されたパッシベーション膜をアニール処理するステップと、を含み、
前記紫外線を照射するステップは、前記アニール処理するステップに含まれることを特徴とする請求項１または２記載の表示装置の製造方法。
【請求項６】
前記画素電極を形成するステップは、
透明導電膜を成膜するステップと、
前記透明導電膜をベーク処理するステップと、を含み、
酸化物半導体に熱処理するステップは、前記ベーク処理するステップに含まれることを特徴とする請求項１または２記載の表示装置の製造方法。
【請求項７】
前記配向膜の形成は、ラビング処理により行われることを特徴とする請求項５または６記載の表示装置の製造方法。
【請求項８】
前記熱処理の温度は、２００℃以上であることを特徴とする請求項１乃至７のいずれかに記載の表示装置の製造方法。
【請求項９】
前記紫外線が照射された酸化物半導体を熱処理するステップは、前記紫外線を２００乃至４００ｎｍの波長で行うことを特徴とする請求項１乃至８のいずれかに記載の表示装置の製造方法。
【請求項１０】
前記紫外線が照射された酸化物半導体を熱処理するステップは、積算光量が、５０ｍＪ乃至１０００ｍＪで行うことを特徴とする請求項１乃至９のいずれかに記載の表示装置の製造方法。
【請求項１１】
前記表示パネルの製造方法は、更に、
前記酸化物半導体層が形成された前記基板上にチャネル保護膜を形成するステップと、を含む、
ことを特徴とする請求項１乃至１０のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、酸化物半導体、例えばＩｎＧａＺｎＯを用いたＴＦＴ（Thin Film Transistor）が知られている。具体的には、例えば、下記特許文献１には、活性層に酸化物半導体を用いたＴＦＴが開示されている。また、ＴＦＴ基板に形成される配向膜に光配向を用いることが知られている（下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９８２６１９号公報
【特許文献２】特開２０１０−２３８８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記酸化物半導体を用いたＴＦＴを用いて表示パネルを形成した場合、ＴＦＴ特性の均一性や信頼性を確保することが困難である。特に、光照射の際のＴＦＴの閾値電圧のシフトが起こり、ＴＦＴ特性が悪化し、信頼性が悪化する。
【０００５】
上記課題に鑑みて、本発明は、酸化物半導体を用いたＴＦＴを含む表示パネルの製造方法であって、ＴＦＴ特性を安定化するとともに、光照射時における閾値電圧のシフトを改善することのできる製造方法を実現することを目的とする。
【課題を解決するための手段】
【０００６】
（１）本発明の表示装置の製造方法は、基板上にゲート電極を形成するステップと、前記ゲート電極が形成された前記基板上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜が形成された前記基板上に酸化物半導体を形成するステップと、前記酸化物半導体層が形成された前記基板上にソース及びドレイン電極を形成するステップと、前記ソース及びドレイン電極が形成された前記基板上にパッシベーション膜を形成するステップと、前記パッシベーション膜が形成された基板上にコモン電極を形成するステップと、前記コモン電極が形成された基板上に層間絶縁膜を形成するステップと、前記層間絶縁膜が形成された基板上に画素電極を形成するステップと、前記画素電極が形成された基板上に配向膜を形成するステップと、前記酸化物半導体に紫外線を照射するステップと、前記紫外線が照射された酸化物半導体を熱処理するステップと、を含み、前記紫外線を照射するステップは、前記酸化物半導体を形成するステップ後に行い、前記熱処理するステップは、前記パッシベーション膜を形成するステップ後に行う、ことを特徴とする。
【０００７】
（２）上記（１）に記載の表示装置の製造方法は、更に、前記基板と該基板に対向する対向基板とを貼り合わせるステップを含み、前記紫外線を照射するステップと酸化物半導体を熱処理するステップは、前記基板と該基板に対向する対向基板とを貼り合わせるステップより前に行われる、ことを特徴とする。
【０００８】
（３）上記（１）または（２）に記載の表示装置の製造方法において、前記紫外線を照射するステップは、前記配向膜を形成するステップに含まれることを特徴とする。
【０００９】
（４）上記（３）に記載の表示装置の製造方法において、前記配向膜の形成は、光配向により行われることを特徴とする。
【００１０】
（５）上記（１）または（２）に記載の表示装置の製造方法において、前記パッシベーション膜を形成するステップは、前記パッシベーション膜を成膜するステップと、前記成膜されたパッシベーション膜をアニール処理するステップと、を含み、前記紫外線を照射するステップは、前記アニール処理するステップに含まれることを特徴とする。
【００１１】
（６）上記（１）または（２）に記載の表示装置の製造方法において、前記画素電極を形成するステップは、透明導電膜を成膜するステップと、前記透明導電膜をベーク処理するステップと、を含み、酸化物半導体に熱処理するステップは、前記ベーク処理するステップに含まれることを特徴とする。
【００１２】
（７）上記（５）または（６）に記載の表示装置の製造方法において、前記配向膜の形成は、ラビング処理により行われることを特徴とする。
【００１３】
（８）上記（１）乃至（７）のいずれかに記載の表示装置の製造方法において、前記熱処理の温度は、２００℃以上であることを特徴とする。
【００１４】
（９）上記（１）乃至（８）のいずれかに記載の表示装置の製造方法において、前記紫外線が照射された酸化物半導体を熱処理するステップは、前記紫外線を２００乃至４００ｎｍの波長で行うことを特徴とする。
【００１５】
（１０）上記（１）乃至（９）のいずれかに記載の表示装置の製造方法において、前記紫外線が照射された酸化物半導体を熱処理するステップは、積算光量が、５０ｍＪ乃至１０００ｍＪで行うことを特徴とする。
【００１６】
（１１）上記（１）乃至（１０）のいずれかに記載の表示装置の製造方法は、更に、前記酸化物半導体層が形成された前記基板上にチャネル保護膜を形成するステップと、を含む、ことを特徴とする。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る表示装置を示す概略図である。
【図２】図１に示したＴＦＴ基板上に形成された画素回路の概念図である。
【図３】図２に示した画素の構成の一例について説明するための図である。
【図４】図３のＩＶ−ＩＶ断面の概略の一例を示す図である。
【図５】図１に示したＴＦＴ基板にフィルタ基板が積層された際における断面の概略の一例を示す図である。
【図６Ａ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｂ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｃ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｄ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｅ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｆ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｇ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｈ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｉ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｊ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図６Ｋ】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図７】ＴＦＴ基板の製造方法のフローの概略の一例を示す図である。
【図８】ＴＦＴ基板の製造方法のフローの他の一例を示す図である。
【図９】ＴＦＴのＩｄＶｇ特性について説明するための図である。
【図１０】ＴＦＴのＩｄＶｇ特性について説明するための図である。
【図１１】紫外線照射後のＴＦＴの閾値電圧のシフトと熱処理の温度との関係を示す図である。
【図１２Ａ】アニール温度と閾値電圧のシフトとの関係について示す図である。
【図１２Ｂ】アニール温度と閾値電圧のシフトとの関係について示す図である。
【図１３Ａ】ＴＦＴの閾値電圧のシフトと紫外線の積算光量との関係を示す図である。
【図１３Ｂ】ＴＦＴの閾値電圧のシフトと紫外線の積算光量との関係を示す図である。
【図１４】ＴＦＴの閾値電圧のシフトとストレス印加時間との関係を示す図である。
【図１５】ＴＦＴ基板の製造方法のフローの他の一例を示す図である。
【図１６】ＴＦＴ基板の製造方法のフローの他の一例を示す図である。
【図１７】表示装置の構成の他の一例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
【００１９】
図１は、本発明の実施の形態に係る表示装置を示す概略図である。図１に示すように、例えば、表示装置１００は、ＴＦＴ（Thin Film Transistor）等（図示せず）が形成されたＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向し、カラーフィルタ（図示せず）が設けられたフィルタ基板１０１を有する。また、表示装置１００は、ＴＦＴ基板１０２及びフィルタ基板１０１に挟まれた領域に封入された液晶材料（図示せず）と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３を有する。なお、図１に示した表示装置１００の構成は一例であって、本実施の形態はこれに限定されるものではない。
【００２０】
図２は、図１に示したＴＦＴ基板上に形成された画素回路の概念図である。図２に示すように、ＴＦＴ基板１０２は、図２の横方向に略等間隔に配置した複数のゲート線１０５と、図２の縦方向に略等間隔に配置した複数のドレイン線１０７を有する。また、ゲート線１０５は、シフトレジスタ回路１０４に接続され、ドレイン線１０７は、ドライバ１０６に接続される。
【００２１】
シフトレジスタ回路１０４は、複数のゲート線１０５それぞれに対応する複数の基本回路（図示せず）を有する。なお、各基本回路は、複数のＴＦＴや容量を含んで構成され、ドライバ１０６からの制御信号１１５に応じて、１フレーム期間のうち、対応するゲート走査期間（信号ハイ期間）にはハイ電圧となり、それ以外の期間（信号ロー期間）にはロー電圧となるゲート信号を、対応するゲート線１０５に出力する。
【００２２】
ゲート線１０５及びドレイン線１０７によりマトリクス状に区画された各画素１３０は、それぞれ、ＴＦＴ１０９、画素電極１１０、及び、コモン電極１１１を有する。ここで、ＴＦＴ１０９のゲートは、ゲート線１０５に接続され、ソース又はドレインの一方は、ドレイン線１０７に接続され、他方は、画素電極１１０に接続される。また、コモン電極１１１は、コモン信号線１０８に接続される。また、画素電極１１０とコモン電極１１１は、互いに対向するように配置される。また、各画素１３０が集合して画素形成領域１２０を形成する。
【００２３】
次に、上記のように構成された画素回路の動作の概要について説明する。ドライバ１０６は、コモン信号線１０８を介して、コモン電極１１１に、基準電圧を印加する。また、ドライバ１０６により制御されるシフトレジスタ回路１０４は、ゲート線１０５を介して、ＴＦＴ１０９のゲートに、ゲート信号を出力する。更に、ドライバ１０６は、ゲート信号が出力されたＴＦＴ１０９に、ドレイン線１０７を介して、映像信号の電圧を供給し、当該映像信号の電圧は、ＴＦＴ１０９を介して、画素電極１１０に印加される。この際、画素電極１１０とコモン電極１１１との間に電位差が生じる。
【００２４】
そして、ドライバ１０６が、当該電位差を制御することにより、画素電極１１０とコモン電極１１１の間に挿入された液晶材料の液晶分子の配光を制御する。ここで、液晶材料には、バックライト１０３からの光が案内されていることから、上記のように液晶分子の配光等を制御することにより、バックライト１０３からの光の量を調節でき、結果として、画像を表示することができる。
【００２５】
図３は、図２に示した画素の構成の一例について説明するための図である。図３に示すように、図３上方からみて、ゲート線１０５及びドレイン線１０７で囲まれた領域である画素領域内に、コモン電極１１１及び画素電極１１０を配置する。
【００２６】
画素電極１１０は、図３に示すように、櫛歯形状を有する。また、画素電極１１０は、スルーホール２０３を介して、ソース電極２０４に接続されるが、具体的には後述する。なお、画素電極１１０の形状は一例であって、これに限定されるものではない。
【００２７】
ＴＦＴ１０９は、ゲート線１０５の一部の領域に形成する。具体的には、ＴＦＴ１０９のゲート電極を形成するゲート線１０５の一部に酸化物半導体２０１を積層するとともに、当該酸化物半導体層の両端を覆うようにドレイン線１０７及びソース電極２０４を配置する。これにより、ＴＦＴ１０９が形成される。なお、図３に示した画素の構成は、一例であって、本実施の形態は図３に示した画素の構成に限定されるものではない。なお、ＴＦＴや画素の構成の詳細については後述する。
【００２８】
図４は、図３のＩＶ−ＩＶ断面の概略の一例を示す図である。図４に示すように、ＴＦＴ１０９が形成される領域においては、図４の下方から順に基板４００、ゲート電極１０５、ゲート絶縁膜４０１、酸化物半導体２０１、ドレイン電極１０７及びソース電極２０４、パッシベーション膜４０２、層間絶縁膜４０３、配向膜４０４を積層する。
【００２９】
また、ソース電極２０４上部には、スルーホール２０３を形成し、当該スルーホール２０３を介して、ソース電極２０４を画素電極１１０に接続する。
【００３０】
画素電極１１０が形成される領域においては、図４の下方から順に、基板４００、ゲート絶縁膜４０１、パッシベーション膜４０２、コモン電極１１１、層間絶縁膜４０３、画素電極１１０、配向膜４０４を積層する。画素電極１１０とコモン電極１１１は、上述のように、対向するように配置する。
【００３１】
なお、ゲート絶縁膜４０１、パッシベーション膜４０２、層間絶縁膜４０３の材料としては、例えば、ＳｉＯ２を用いる。また、画素電極１１０及びコモン電極１１１の材料としては、例えば、ＩＴＯを用いる。ゲート絶縁膜４０１、パッシベーション膜４０２、層間絶縁膜４０３は波長４００ｎｍ以下の紫外線の透過性が高い酸化物材料で形成され、酸化物半導体２０１の活性層を覆うように形成することが望ましい。
【００３２】
次に、上記のように形成されたＴＦＴ基板１０２にフィルタ基板１０１が積層された際における断面の概略について説明する。なお、下記においては、ＴＦＴ基板１０２の構成については、上記と同じであることから、説明を省略する。
【００３３】
図５に示すように、ＴＦＴ基板１０２とフィルタ基板１０１との間には、スペーサ５０１を介して液晶５０２を封入する。具体的には、図５の下方に向かって、フィルタ基板１０１上にオーバコート膜５０５及び配向膜４０４を配置し、当該配向膜４０４とＴＦＴ基板１０２の配向膜４０４との間に液晶５０２を封入する。
【００３４】
なお、スペーサ５０１の上方にフィルタ基板１０１のブラックマトリクス５０３を配置し、また、画素電極１１０の上方にはカラーフィルタ５０４を配置する。その他の詳細な説明については、周知であることから説明を省略する。なお、図５に示した構成は一例であって、本実施の形態は、これに限定されるものではない。
【００３５】
次に、図６Ａ乃至図６Ｋ及び図７を用いて、ＴＦＴ基板１０２の製造方法のフローの概略の一例について説明する。なお、下記フローは一例であって、本実施の形態はこれに限定されるものではない。
【００３６】
まず、図６Ａに示すように、基板４００上にゲート電極１０５を形成する（Ｓ１０１）。具体的には、例えば、基板４００上にゲート電極１０５を形成するゲート電極層を、スパッタ装置を用いて成膜する。そして、周知のフォトリソグラフィ技術を用いて、ゲート電極１０５層を島状に加工してゲート電極１０５を形成する。なお、ゲート電極層としては、例えば、Ｃｕを用いる。
【００３７】
次に、図６Ｂに示すように、当該ゲート電極１０５が形成された当該基板４００上にゲート絶縁膜４０１を形成する（Ｓ１０２）。具体的には、例えば、プラズマ化学気相成長（ＰＥＣＶＤ）装置を用いて、ゲート絶縁膜４０１を成膜する。当該ゲート絶縁膜４０１の材料としては、例えば、ＳｉＯ２を用いる。
【００３８】
次に、図６Ｃに示すように、当該ゲート絶縁膜４０１が形成された当該基板４００上に酸化物半導体２０１を形成する（Ｓ１０３）。具体的には、例えば、スパッタ装置を用いて、酸化物半導体を成膜する。そして、周知のフォトリソグラフィ技術により、島状に加工する。酸化物半導体としては、ＩｎＧａＺｎＯの他、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物等を用いてもよい。
【００３９】
次に、図６Ｄに示すように、当該酸化物半導体２０１が形成された当該基板４００上にソース電極２０４及びドレイン電極１０７を形成する（Ｓ１０４）。なお、ソース電極２０４及びドレイン電極１０７等にフォトリソグラフィ技術を用いる点等は上述と同様である。当該電極層は、例えば、Ｃｕを用いる。
【００４０】
次に、図６Ｅに示すように、当該ソース電極２０４及びドレイン電極１０７が形成された当該基板４００上にパッシベーション膜４０２を形成する（Ｓ１０５）。具体的には、例えば、パッシベーション膜４０２となるシリコン酸化膜をＰＥＣＶＤ装置により成膜する点等は上記と同様であるので以下説明を省略する。また、パッシベーション膜４０２の材料は、例えば、ＳｉＯ２を用いる。
【００４１】
次に、図６Ｆに示すように、当該パッシベーション膜４０２が形成された基板４００上にコモン電極１１１を形成する（Ｓ１０６）。ここで、例えば、コモン電極１１１の材料には透明導電膜（ＩＴＯ）を用いる。
【００４２】
次に、図６Ｇに示すように、当該コモン電極１１１が形成された基板４００上に層間絶縁膜４０３を形成する（Ｓ１０７）。ここで、例えば、層間絶縁膜４０３としてはＳｉＯ２を用いる。また、このとき、ソース電極２０４上方に、エッチングによりスルーホール２０３を形成する。
【００４３】
次に、図６Ｈに示すように、当該層間絶縁膜が形成された基板４００上に画素電極１１０を形成する（Ｓ１０８）。ここで、例えば、画素電極１１０の材料としてはＩＴＯを用いる。また、このとき、スルーホール２０３を介して、画素電極１１０が酸化物半導体２０１に接続される
【００４４】
次に、図６Ｉに示すように、当該画素電極１１０が形成された基板４００上に配向膜４０４を形成する（Ｓ１０９）。ここで、例えば、当該配向膜４０４の形成には、光配向を用いる。
【００４５】
次に、図６Ｊに示すように、当該酸化物半導体２０１に紫外線を照射する（Ｓ１１０）。ここで、当該Ｓ１１０の紫外線照射は、Ｓ１０９の光配向におけるプロセスと一体として行う。
【００４６】
最後に、図６Ｋに示すように、当該紫外線が照射された酸化物半導体２０１を熱処理（アニール処理）する（Ｓ１１１）。これにより、ＴＦＴ基板１０２（ＴＦＴアレイ）が完成する（Ｓ１１２）。その後、周知のように、フィルタ基板１０１とＴＦＴ基板を張り合わせること等を行うことにより、表示装置１００を製造する。
【００４７】
なお、上記ＴＦＴ基板１０２の製造方法のフローは一例であって、本実施の形態はこれに限定されるものではない。具体的には、例えば、図８に示すように、Ｓ１１０の紫外線照射は、酸化物半導体層２０１の形成後であれば、異なる段階で行ってもよい。また、Ｓ１１１の熱処理についても、上記紫外線照射の後であり、かつ、パッシベーション膜４０２の形成後である限り、異なる段階で行ってもよい。
【００４８】
次に、本実施の形態により製造されたＴＦＴ１０９の特性について説明する。図９及び図１０は、当該ＴＦＴのＩｄＶｇ特性について説明するための図である。具体的には、図９は、紫外線照射後のＴＦＴのＩｄＶｇ特性と照射前のＴＦＴの特性を比較するための図であり、図１０は、紫外線照射後のＴＦＴのＩｄＶｇ特性と、紫外線照射後更に熱処理した後のＴＦＴのＩｄＶｇ特性を比較するための図である。
【００４９】
図９に示すように、紫外線照射により、ＴＦＴ１０９の閾値は大幅にシフトし、オフ電流が増加する。なお、紫外線照射後の特性は不可逆であり、時間の経過により回復するｌことはない。また、図８においては、画素電極１１０形成後に紫外線の照射を５００ｍＪ行った場合を示した。
【００５０】
しかしながら、図１０に示すように、上記紫外線照射後、更に熱処理（アニール処理）することにより、ＩｄＶｇ特性は、初期特性と同様となる。つまり、熱処理により、紫外線照射前の特性と同様の特性に回復する。なお、図９においては、２５０℃で熱処理した場合の様子を示した。
【００５１】
次に、図１１を用いて紫外線照射後のＴＦＴの閾値電圧のシフトと、熱処理の温度との関係について説明する。図１１において縦軸は、閾値電圧のシフトを表し、横軸は、熱処理の温度を表す。図１１からわかるように、２００℃以上で熱処理すると急峻にＴＦＴ特性が回復する。したがって、熱処理は、２００℃以上で行うことが望ましい。また、４００℃以上とすると、図１１に示すように、特性の回復が飽和し、また、基板４００が変形するなど表示装置の不良の要因になる場合がある。したがって、当該熱処理は２００℃以上４００℃以下で行うことが望ましい。なお、熱処理時間は、例えば、１０分乃至６０分単にで行う。
【００５２】
次に、図１２Ａ及び図１２Ｂを用いて、本実施の形態における表示装置のアニール温度と閾値電圧のシフトとの関係について更に説明する。図１２Ａ及び図１２Ｂは、測定環境として、６０℃、ゲート印加電圧を±３０Ｖ、ソース・ドレイン印加電圧を０Ｖ、光バイアスストレス印加時間を３６００ｓ、裏面より、１００００ｃｄ／ｃｍ２のバックライトからの光を照射した場合における上記関係を示す。なお、図１２Ａは、ゲート印加電圧が＋３０Ｖの場合を示し、図１２Ｂは、ゲート印加電圧が−３０Ｖの場合を示す。また、図１２Ａ及び図１２Ｂにおいては、画素電極１１０形成後に紫外線の５００ｍＪ行った場合における様子を示す。図１２Ａ及び図１２Ｂに示すように、熱処理を２００℃乃至４００℃で行うと、ＴＦＴ１０９の閾値電圧のシフトが大幅に抑制されることがわかる。
【００５３】
次に、図１３Ａ及び図１３Ｂを用いて、閾値電圧のシフトと紫外線の積算光量との関係を説明する。図１３Ａ及び図１３Ｂは、画素電極１１０形成後２５０℃で熱処理を行った場合における様子を示す。なお、測定環境は、図１２Ａ及び図１２Ｂと同じであるので、説明を省略する。
【００５４】
図１３Ａ及び図１３Ｂに示すように、紫外線積算光量が小さいと閾値電圧のシフトは改善されず、また、紫外線積算光量が大きいと改善効果が飽和する。つまり、紫外線積算光量が、５０ｍＪ乃至１０００ｍＪの範囲で、閾値電圧のシフトが改善される。
【００５５】
次に、図１４を用いてＴＦＴの閾値電圧のシフトと、ストレス印加時間との関係について説明する。図１４は、測定環境として、６０℃、ゲート印加電圧を±３０Ｖ、ソース・ドレイン印加電圧を０Ｖ、裏面より、１００００ｃｄ／ｃｍ２のバックライトからの光を照射した場合における上記関係を示す。また、図１４は、画素電極１１０形成後に紫外線照射後に照射量５００ｍＪを照射し、その後２５０℃で４０ｍｉｎ熱処理を行った場合の様子を示す。図１４に示すように、本実施の形態によれば、紫外線照射せずに熱処理を施したＴＦＴと比較して、閾値電圧のシフトを抑制することができる。
【００５６】
上記のように、本実施の形態によれば、ＴＦＴ特性を安定し、光照射時における閾値電圧のシフトを改善することができる。具体的には、各プロセスで局在化した欠陥準位に加え、更に紫外線照射により酸素欠損を例とする欠陥準位が表面化するが、その後熱処理を施すことで酸化膜（パッシベーション膜４０２、ゲート絶縁膜４０１等）中の酸素が移動し、酸素欠損による欠陥準位を低減する。これにより、光バイアスストレス条件でのＴＦＴの閾値電圧のシフトを改善し、表示装置の信頼性向上、長寿命化を図ることができる。
【００５７】
本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能であり、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００５８】
例えば、上記においては、主に、光配向による配向膜４０４形成後に紫外線照射及び熱処理を行う場合について説明したが、図１５に示すように、パッシベーション膜４０２形成後、紫外線照射及び熱処理を行うように構成してもよい。この場合、紫外線照射や熱処理は、パッシベーション膜４０２のアニール処理を利用して上記熱処理が行われる。これにより、独立して熱処理の過程を設ける必要がなく、製造工程を簡略化することができる。
【００５９】
また、図１６に示すように、酸化物半導体２０１層を形成後に紫外線照射を行い、画素電極１１０形成後に熱処理を行うように構成してもよい。この場合、画素電極１１０のベーク処理時の熱処理を利用して熱処理を行う。これにより、独立して熱処理の過程を設ける必要がなく、製造工程を簡略化することができる。
【００６０】
なお、図１５及び図１６に示したプロセスにおいては、上記実施の形態のように光配向処理を利用して紫外線照射を行う構成ではないことから、配向膜４０４の形成については、いわゆるラビング処理を用いる。しかしながら、これらの場合において配向膜４０４の形成に光配向を用いてもよい。ただし、この場合、ＴＦＴ１０９の特性を回復させるため、再度熱処理を行う。
【００６１】
更に、上記においては、図４に示すようにいわゆるチャネルエッジ型のＴＦＴ１０９を設ける場合について説明したが、図１７に示すようなチャネルエッジストッパ型のＴＦＴを設ける場合に適用してもよい。この場合、図１６に示すような酸化物半導体層２０１上にチャネルエッジストッパ膜１６１を形成した後、ソース・ドレイン電極１０７を形成する。なお、チャネルエッジストッパ膜１６１の材料としては、例えば、ＳｉＯ２を用いる。その他の点は、上記実施の形態と同様であるので説明を省略する。
【符号の説明】
【００６２】
１００  表示装置、１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  シフトレジスタ回路、１０５  ゲート線、１０６  ドライバ、１０７  ドレイン線、１１０  画素電極、１１１  コモン電極、１６１  チャネルエッジストッパ膜、
２０１  酸化物半導体、２０３  スルーホール、４００  基板、４０１  ゲート絶縁膜、４０２  パッシベーション膜、４０３  層間絶縁膜、４０４  配向膜、５０１  スペーサ、５０２  液晶、５０３  ブラックマトリクス、５０４  カラーフィルタ、５０５  オーバコート膜。
【図１】
2014109589.tif 000003
【図２】
2014109589.tif 000004
【図３】
2014109589.tif 000005
【図４】
2014109589.tif 000006
【図５】
2014109589.tif 000007
【図６Ａ】
2014109589.tif 000008
【図６Ｂ】
2014109589.tif 000009
【図６Ｃ】
2014109589.tif 000010
【図６Ｄ】
2014109589.tif 000011
【図６Ｅ】
2014109589.tif 000012
【図６Ｆ】
2014109589.tif 000013
【図６Ｇ】
2014109589.tif 000014
【図６Ｈ】
2014109589.tif 000015
【図６Ｉ】
2014109589.tif 000016
【図６Ｊ】
2014109589.tif 000017
【図６Ｋ】
2014109589.tif 000018
【図７】
2014109589.tif 000019
【図８】
2014109589.tif 000020
【図９】
2014109589.tif 000021
【図１０】
2014109589.tif 000022
【図１１】
2014109589.tif 000023
【図１２Ａ】
2014109589.tif 000024
【図１２Ｂ】
2014109589.tif 000025
【図１３Ａ】
2014109589.tif 000026
【図１３Ｂ】
2014109589.tif 000027
【図１４】
2014109589.tif 000028
【図１５】
2014109589.tif 000029
【図１６】
2014109589.tif 000030
【図１７】
2014109589.tif 000031