(57)【要約】【課題】ショート等の異常が発生し、出力端子に過電圧が出力された場合に、後段の部品の保護を図ることができる電源保護回路を提供する。【解決手段】外部からの電力を用いて負荷用の電力を生成する電源回路３０に対し、負荷４０を保護するために設けられる電源保護回路２０であって、外部からの電力が供給される端子である電源入力端子１１と電源回路３０との間に設けられたスイッチ回路２３と、電源回路３０が負荷用の電力を出力するための端子である電源出力端子１２の電圧が所定の第一電圧以上であり、且つ、電源入力端子１１の電圧が所定の第二電圧以上である場合に、スイッチ回路２３をＯＦＦ状態にする論理回路２２とを備える。【選択図】図３
2014176194.tif 000002
【特許請求の範囲】
【請求項１】
外部からの電力を用いて負荷用の電力を生成する電源回路に対し、前記負荷を保護するために設けられる電源保護回路であって、
前記外部からの電力が供給される端子である電源入力端子と前記電源回路との間に設けられたスイッチ回路と、
前記電源回路が前記負荷用の電力を出力するための端子である電源出力端子の電圧が所定の第一電圧以上であり、且つ、前記電源入力端子の電圧が所定の第二電圧以上である場合に、前記スイッチ回路をＯＦＦ状態にする論理回路とを備える
電源保護回路。
【請求項２】
前記第一電圧は、前記負荷で用いられる電圧と、前記外部からの電力の電圧との間の値に設定され、
前記第二電圧は、前記外部からの電力が供給されているときの前記電源入力端子の電圧と、前記外部からの電力が供給されていないときの前記電源入力端子の電圧との間の値に設定される
請求項１に記載の電源保護回路。
【請求項３】
前記スイッチ回路は、リレーで構成される
請求項１または２に記載の電源保護回路。
【請求項４】
前記論理回路は、論理積を求める演算回路であり、２つの入力端子に、前記電源入力端子の電圧または前記電源入力端子の電圧に対応する電圧と、前記電源出力端子の電圧または前記電源出力端子の電圧に対応する電圧とが入力される
請求項１〜３の何れか１項に記載の電源保護回路。
【請求項５】
アノード端子が前記電源回路の電源出力端子に、カソード端子が前記論理回路にそれぞれ接続されたダイオードを備える
請求項１〜４の何れか１項に記載の電源保護回路。
【請求項６】
前記電源回路は、前記電源出力端子の電圧を監視するためのフィードバック端子を有し、
前記論理回路には、前記フィードバック端子の電圧が入力される
請求項１〜４の何れか１項に記載の電源保護回路。
【請求項７】
アノード端子が前記フィードバック端子に、カソード端子が前記論理回路にそれぞれ接続されたダイオードを備える
請求項６に記載の電源保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路の後段に接続される部品を保護するための電源保護回路に関する。
【背景技術】
【０００２】
外部から供給される電源の電圧を調整して、負荷に電源を供給する電源回路には、例えば、降圧ＤＣ／ＤＣコンバータ等がある。
【０００３】
このような電源回路では、例えば、電源回路内の配線間に、ショート等の異常が発生すると、後段に接続される負荷（以下、適宜「後段の部品」と呼ぶ）に接続される電源出力端子の電圧が、通常よりも相当高い電圧（過電圧）になる場合がある。電源出力端子の電圧が過電圧になると、後段の部品が破損する場合がある。このため、従来、後段の部品を保護するための様々な技術が提案されている。
【０００４】
後段の部品を保護するための技術としては、例えば、正電圧と負電圧とを供給する電源において、負電圧が出力されていない状態で、正電圧が出力された場合に、後段の部品への電源供給を遮断する電源保護回路が提案されている（特許文献１参照）。
【０００５】
後段の部品が、正電圧および負電圧の供給を受ける部品であるとき、正電圧のみが後段の部品に印加された場合、後段の部品に過電流が流れて素子を破壊する可能性がある。特許文献１に記載の電源保護回路は、当該過電流を予防するための回路である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０９−３７４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載の電源保護回路は、過電流を予防するための回路であり、例えば、ショート等の異常が実際に発生した場合に適切に対応することが困難な場合がある。具体的には、上記特許文献１に記載の電源保護回路では、例えば、負電圧を供給する配線の断線等により負電圧が正常に供給されず過電流が生じた場合でも、負電圧は出力されているため、電源供給の遮断は行われない。そうすると、後段の部品に過電流が流れ、後段の部品が破壊される場合がある。
【０００８】
つまり、上記特許文献１に記載の電源保護回路は、過電流を予防するための回路であり、過電圧が実際に発生した場合の対応については、開示されていない。
【０００９】
そこで、本発明は、上記課題を解決するためになされたものであって、ショート等の異常が発生し、出力端子に過電圧が出力された場合に、後段の部品の保護を図ることができる電源保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一態様に係る電源保護回路は、外部からの電力を用いて負荷用の電力を生成する電源回路に対し、前記負荷を保護するために設けられる電源保護回路であって、前記外部からの電力が供給される端子である電源入力端子と前記電源回路との間に設けられたスイッチ回路と、前記電源回路が前記負荷用の電力を出力するための端子である電源出力端子の電圧が所定の第一電圧以上であり、且つ、前記電源入力端子の電圧が所定の第二電圧以上である場合に、前記スイッチ回路をＯＦＦ状態にする論理回路とを備える。
【００１１】
上記構成の電源保護回路は、電源出力端子の電圧と電源入力端子の電圧とを用いて、電源入力端子と電源回路との間の接続と解除とを切り替える。
【００１２】
これにより、上記構成の電源保護回路は、例えば、電源回路内において、配線間のショート等の異常により過電圧が生じた場合、電源回路への電源の供給を遮断し、電源出力端子に過電圧が出力され続けないようにすることができる。これにより、負荷に過電圧が印加され続けるのを防止可能になる。
【００１３】
また、上記構成の電源保護回路は、電源出力端子の電圧だけでなく、電源入力端子の電圧を判定に用いることで、過電圧の原因に応じた対応が可能になる。
【００１４】
例えば、電源入力端子の電圧が低い（第二電圧より低い）状態で、電源出力端子の電圧が過電圧（第一電圧以上）になる場合、過電圧の原因としては、隣接する他の回路との間でのショート等が考えられる。つまり、電源回路に電源が供給されない状態で、電源出力端子の電圧が過電圧となる場合は、電源回路内のショート等が原因ではないと考えられる。この場合には、上記構成の電源保護回路におけるスイッチ回路により、電源回路の入力端子と出力端子との間を遮断しても、過電圧は解消されない。
【００１５】
つまり、上記構成の電源保護回路は、電源出力端子の電圧だけでなく、電源入力端子の電圧を判定に用いることで、電源入力端子から電源回路への電源の供給を遮断することが、過電圧の対策に有効であると考えられる場合に、電源入力端子から電源回路への電源の供給を遮断することができる。
【００１６】
なお、上記構成の電源保護回路において、電源出力端子の電圧が第一電圧以上であるか否かの判定は、直接的に電源出力端子の電圧と第一電圧とを比較する必要はない。電源出力端子の電圧に対応する電圧（例えば、電源出力端子の電圧を分圧した電圧）と第一電圧に対応する電圧（例えば、第一電圧を分圧した電圧）とを比較して判定してもよい。
【００１７】
同様に、上記構成の電源保護回路において、電源入力端子の電圧が第二電圧以上であるか否かの判定は、直接的に電源入力端子の電圧と第二電圧とを比較する必要はない。電源入力端子の電圧に対応する電圧（例えば、電源入力端子の電圧を分圧した電圧）と第二電圧に対応する電圧（例えば、第二電圧を分圧した電圧）とを比較して判定してもよい。
【００１８】
例えば、前記第一電圧は、前記負荷で用いられる電圧と、前記外部からの電力の電圧との間の値に設定され、前記第二電圧は、前記外部からの電力が供給されているときの前記電源入力端子の電圧と、前記外部からの電力が供給されていないときの前記電源入力端子の電圧との間の値に設定されても良い。
【００１９】
また、前記スイッチ回路は、リレーで構成されても良い。
【００２０】
上記構成の電源保護回路では、スイッチ回路として、リレーを用いるので、部品点数を抑え、コストの増大をおさえることが可能になる。
【００２１】
また、前記論理回路は、論理積を求める演算回路であり、２つの入力端子に、前記電源入力端子の電圧または前記電源入力端子の電圧に対応する電圧と、前記電源出力端子の電圧または前記電源出力端子の電圧に対応する電圧とが入力されても良い。
【００２２】
また、アノード端子が前記電源回路の電源出力端子に、カソード端子が前記論理回路にそれぞれ接続されたダイオードを備えていても良い。
【００２３】
また、前記電源回路は、前記電源出力端子の電圧を監視するためのフィードバック端子を有し、前記論理回路には、前記フィードバック端子の電圧が入力されていても良い。
【００２４】
また、アノード端子が前記フィードバック端子に、カソード端子が前記論理回路にそれぞれ接続されたダイオードを備えていても良い。
【発明の効果】
【００２５】
本発明によると、出力端子に実際に過電圧が出力された場合に、後段の部品の保護を図ることができる電源保護回路を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本実施の形態における電源保護回路を搭載した液晶ディスプレイを示す図である。
【図２】本実施の形態における電源装置の構成の一例を示す回路図である。
【図３】本実施の形態における電源装置の詳細な構成の一例を示す回路図である。
【図４】本実施の形態の電源保護回路で用いられるＮＡＮＤ回路の真理値表とスイッチ回路の状態との対応を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、各図は、必ずしも各寸法や各寸法比等を厳密に図示したものではない。
【００２８】
また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００２９】
（実施の形態１）
実施の形態１の電源保護回路２０について、図１〜図３を基に説明する。
【００３０】
本実施の形態の電源保護回路２０は、ショート等の異常が発生した場合において、電源回路から電力の供給を受ける負荷に、過電圧が印加され続けないようにするための回路である。
【００３１】
本実施の形態では、電源保護回路２０は、電源回路と共に電源装置１０を構成している。
【００３２】
［１．  電源装置１０の構成］
本実施の形態の電源装置１０の構成について、図２および図３を基に説明する。
【００３３】
電源装置１０は、本実施の形態では、図１に示す液晶ディスプレイ１の電源装置１０であり、負荷の一例であるＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）４０に電力を供給する。なお、ＩＣ４０は、例えば、液晶表示モジュール等であっても良いし、他の回路であっても構わない。
【００３４】
図２は、本実施の形態における電源保護回路２０および電源回路を含む電源装置１０の構成の一例を示す回路図である。図３は、図２に示す電源装置１０の具体的な構成例を示す図である。
【００３５】
電源装置１０は、電源入力端子１１と、電源出力端子１２と、電源回路と、電源保護回路２０とを備えている。
【００３６】
電源入力端子１１は、外部電源からの電力（以下、適宜「外部電力」と呼ぶ）が入力される端子である。本実施の形態では、外部電力は、例えば、１２Ｖである。
【００３７】
電源出力端子１２は、電源回路が、ＩＣ４０に対し、ＩＣ４０で用いられる電力（以下、適宜「負荷用電力」と呼ぶ）を供給するための端子である。本実施の形態では、負荷用電力は、例えば、３．３Ｖである。
【００３８】
電源回路は、外部電力の電圧値を調整して、負荷用電力を生成する回路である。本実施の形態では、電源回路は、降圧ＤＣ／ＤＣコンバータ３０である場合を例に説明する。より詳細には、降圧ＤＣ／ＤＣコンバータ３０は、電源入力端子１１の電圧１２Ｖを、ＩＣ４０で用いられる電圧３．３Ｖに降圧して電源出力端子１２に出力する。本実施の形態では、降圧ＤＣ／ＤＣコンバータ３０は、フィードバック用の入力端子（フィードバック端子）を備えている。フィードバック用の入力端子には、電源出力端子１２の電圧（ＩＣ４０用の電力の電圧、負荷用電力の電圧）を、抵抗分割回路３１（フィードバック回路）を用いて降圧した電圧（以下、適宜「フィードバック用電圧」と呼ぶ）を入力するように構成されている。抵抗分割回路３１は、図３に示すように、一端が電源出力端子１２に、他端が降圧ＤＣ／ＤＣコンバータ３０のフィードバック用の入力端子にそれぞれ接続された抵抗Ｒ１と、一端が降圧ＤＣ／ＤＣコンバータ３０のフィードバック用の入力端子および抵抗Ｒ１の他端に接続され、他端に接地電圧が入力される抵抗Ｒ２とを備えている。本実施の形態では、抵抗Ｒ１の抵抗値は２７ｋΩ、Ｒ２の抵抗値は１０ｋΩである。なお、抵抗Ｒ１および抵抗Ｒ２の抵抗値は、これに限られるものではない。
【００３９】
なお、本実施の形態では、電源回路として降圧ＤＣ／ＤＣコンバータ３０を用いる場合を例に説明するが、これに限るものではない。外部電力の電圧および負荷用電力の電圧に応じた電源回路を用いて構わない。
【００４０】
電源保護回路２０は、図２および図３に示すように、論理回路２２と、スイッチ回路２３とを備えている。さらに、本実施の形態の電源保護回路２０は、図３に示すように、ダイオードＤ１を備えている。
【００４１】
ダイオードＤ１は、アノード端子にフィードバック用電圧が入力され、カソード端子が論理回路２２に接続されている。ここでは、ダイオードＤ１には、フィードバック用電圧が入力される構成としているが、電源出力端子１２の電圧を直接用いるように構成しても構わない。ダイオードＤ１を備えることにより、例えば、後述するＮＡＮＤ回路の２つの入力端子がショートした場合に、電源出力端子１２側に、電源入力端子１１の電圧１２Ｖが流れるのを防止可能になる。なお、ダイオードＤ１は、本発明の必須構成ではない。
【００４２】
論理回路２２は、論理積回路で構成されている。論理回路２２は、図３に示すように、本実施の形態では、ＮＡＮＤ回路ＮＡ１で構成されている。ＮＡＮＤ回路ＮＡ１は、２つの入力端子に電源入力端子１１とダイオードＤ１のカソード端子とが接続され、出力端子に後述するスイッチ回路２３が接続されている。
【００４３】
図４は、ＮＡＮＤ回路ＮＡ１の真理値表を示している。図４に示すように、ＮＡＮＤ回路ＮＡ１は、２つの入力端子の両方が“１”の場合に、“０”を出力する。言い換えると、ＮＡＮＤ回路ＮＡ１は、２つの入力端子の何れか一方が“０”または両方が“０”の場合に、“１”を出力する。
【００４４】
なお、本実施の形態において、ＮＡＮＤ回路ＮＡ１は、入力端子の電圧が１．０Ｖ以下の場合に“０”とみなし、入力端子の電圧が２．０Ｖ以上の場合に“１”と見なすように設計されている。ここで、負荷用電力の電圧は、３．３Ｖである。従って、電源出力端子１２を直接ＮＡＮＤ回路ＮＡ１の入力端子に接続すると、常に“１”となってしまう。そこで、本実施の形態では、降圧ＤＣ／ＤＣコンバータ３０のフィードバック用電圧を利用している。フィードバック用電圧は、電源出力端子１２の電圧を抵抗分割した電圧であり、後で詳述するが、通常時は、０．９Ｖ、過電圧が発生した時は、３．２Ｖとなる。つまり、フィードバック用電圧を用いれば、通常時は“０”、異常時は“１”となる電圧をＮＡＮＤ回路ＮＡ１に入力できる。
【００４５】
なお、ＮＡＮＤ回路ＮＡ１の構成（３．３Ｖ以下で“０”と見なすように設計されている場合等）、あるいは、ＩＣ４０の負荷用電力の電圧値（負荷用電力の電圧値が１Ｖ以下の場合等）によっては、電源出力端子１２の電圧を直接ＮＡＮＤ回路ＮＡ１の入力端子に入力するように構成してもよい。
【００４６】
スイッチ回路２３は、図３に示すように、本実施の形態では、低電圧で駆動するリレーＲｅで構成され、電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との間に設けられている。リレーＲｅは、一端が論理回路２２の出力端子に接続され、他端に接地電圧が入力されている。リレーＲｅは、ＮＡＮＤ回路ＮＡ１からの出力が“１”の場合は、コイルに電流が流れ、ＯＮ状態となる。また、リレーＲｅは、ＮＡＮＤ回路ＮＡ１からの出力が“０”の場合は、コイルに電流が流れず、ＯＦＦ状態となる。
【００４７】
［２．  電源保護回路２０の動作］
本実施の形態の電源保護回路２０の動作について説明する。
【００４８】
ここで、電源保護回路２０の動作を決める電源装置１０の状態としては、（１）異常がなく正常に動作している状態（以下、「通常動作時」と呼ぶ）、（２）動作が停止している状態（以下、「動作停止時」と呼ぶ）、過電圧が生じている状態が考えられる。また、過電圧が生じている状態としては、（３）降圧ＤＣ／ＤＣコンバータ３０内のショート等に起因して異常が生じている状態（以下、「第一異常発生時」と呼ぶ）と、（４）隣接する他の回路と降圧ＤＣ／ＤＣコンバータ３０との間のショート等に起因して異常が生じている状態（以下、「第二異常発生時」と呼ぶ）とが考えられる。なお、第一異常発生時は、過電圧の対策として、リレーＲｅによる電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との切断が有効であると考えられる場合である。これに対し、第二異常発生時は、過電圧の対策として、リレーＲｅによる電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との切断が有効ではないと考えられる場合である。
【００４９】
［２．１  通常動作時］
（１）の通常動作時は、例えば、外部電力の電圧は１２Ｖ、出力するＩＣ４０用の電力の電圧は３．３Ｖである。また、抵抗分割回路３１の抵抗Ｒ１の抵抗値は２７ｋΩ、Ｒ２の抵抗値は１０ｋΩである。このとき、抵抗分割回路３１のフィードバック用電圧は、３．３ｘ１０／（２７＋１０）で求められ、約０．９Ｖとなる。また、ダイオードＤ１の抵抗により、ダイオードＤ１のカソード端子の電圧は、約０．３Ｖとなる。
【００５０】
以上より、通常動作時は、ＮＡＮＤ回路ＮＡ１の入力端子Ａに入力される電圧は０．３Ｖ（“０”に相当）、入力端子Ｂに入力される電圧は１２Ｖ（“１”に相当）となり、図４より、ＮＡＮＤ回路ＮＡ１の出力端子Ｃの論理値は、“１”となる。このとき、リレーＲｅは、ＯＮ状態となる。
【００５１】
［２．２  動作停止時］
（２）の動作停止時は、電源入力端子１１および電源出力端子１２の電圧は共に０Ｖ（何れも“０”に相当）となる。
【００５２】
従って、動作停止時は、ＮＡＮＤ回路ＮＡ１の入力端子Ａおよび端子Ｂは、何れも“０”となり、図４より、ＮＡＮＤ回路ＮＡ１の出力端子Ｃの論理値は、“１”となる。このとき、リレーＲｅは、ＯＮ状態となる。
【００５３】
［２．３  第一異常発生時］
（３）の降圧ＤＣ／ＤＣコンバータ３０内のショート等に起因して異常が生じている場合、電源入力端子１１および電源出力端子１２の電圧は、共に１２Ｖ（“１”に相当）となる。このとき、抵抗分割回路３１のフィードバック用電圧は、１２ｘ１０／（２１＋１０）で求められ、約３．２Ｖとなる。また、ダイオードＤ１の抵抗により、ダイオードＤ１のカソード端子の電圧は、２．６Ｖとなる。
【００５４】
以上より、第一異常発生時では、ＮＡＮＤ回路ＮＡ１の入力端子Ａに入力される電圧は２．６Ｖ（“１”に相当）、入力端子Ｂに入力される電圧は１２Ｖ（“１”に相当）となり、図４より、ＮＡＮＤ回路ＮＡ１の出力端子Ｃの論理値は、“０”となる。このとき、リレーＲｅは、ＯＦＦ状態となり、電源入力端子１１から降圧ＤＣ／ＤＣコンバータ３０への外部電力の供給が停止される。降圧ＤＣ／ＤＣコンバータ３０への外部電力の供給を停止することにより、降圧ＤＣ／ＤＣコンバータ３０からの出力を停止し、電源出力端子１２に過電圧が供給され続けるのを防止することが可能になる。
【００５５】
［２．４  第二異常発生時］
（４）の隣接回路と降圧ＤＣ／ＤＣコンバータ３０との間のショート等に起因して異常が生じている場合、電源入力端子１１の電圧は、例えば、０Ｖ（“０”に相当）となり、電源出力端子１２の電圧は、例えば、１２Ｖ（“１”に相当）となる。このとき、抵抗分割回路３１のフィードバック用電圧は、１２ｘ１０／（２１＋１０）で求められ、約３．２Ｖとなる。また、ダイオードＤ１の抵抗により、ダイオードＤ１のカソード端子の電圧は、２．６Ｖとなる。
【００５６】
以上より、第二異常発生時では、ＮＡＮＤ回路ＮＡ１の入力端子Ａに入力される電圧は２．６Ｖ（“１”に相当）、入力端子Ｂに入力される電圧は０Ｖ（“０”に相当）となり、図４より、ＮＡＮＤ回路ＮＡ１の出力端子Ｃの論理値は、“１”となる。このとき、リレーＲｅは、ＯＮ状態となる。なお、第二異常発生時は、リレーＲｅをＯＦＦ状態にしても、電源出力端子１２に過電圧が供給されるのを防止できないと考えられる。この場合には、電源保護回路２０を、リレーＲｅの制御では対応できない異常が発生したことを通知する信号を外部に出力するように構成してもよい。
【００５７】
［３．  電源保護回路２０のまとめ］
以上説明したように、本実施の形態の電源保護回路２０は、電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との間にスイッチ回路２３を設け、当該スイッチ回路２３による電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との間の遮断が、過電圧の対策として有効であると考えられる場合に、当該スイッチ回路２３により電源入力端子１１と降圧ＤＣ／ＤＣコンバータ３０との間を遮断する。これにより、本実施の形態の電源保護回路２０が搭載された電源回路（降圧ＤＣ／ＤＣコンバータ３０）において、ショート等の異常が実際に発生した場合に、後段のＩＣ４０に過電圧が印加され続けるのを効果的に防止でき、ＩＣ４０が破損するのを防止可能になる。
【００５８】
（別実施の形態）
以上、本発明の実施の形態に係る電源保護回路２０について説明したが、本発明は、この実施の形態に限定されるものではない。
【００５９】
（１）例えば、上記実施の形態では、降圧ＤＣ／ＤＣコンバータ３０および電源保護回路２０が、液晶ディスプレイ１の電源装置１０である場合を例に説明したが、これに限るものではない。有機ＥＬディスプレイ等の他の表示装置で用いられる電源装置、あるいは、一般的なコンピュータに搭載される電源装置等、任意の電源装置であっても構わない。
【００６０】
（２）また、上記実施の形態では、論理回路２２は、ＮＡＮＤ回路ＮＡ１で構成したが、これに限られるものではない。論理回路２２は、ＡＮＤ回路とインバータ回路の組み合わせ等、ＮＡＮＤ回路ＮＡ１と等価な回路であってもよい。
【００６１】
また、論理回路２２をＡＮＤ回路で構成し、リレーＲｅの他端に、電源保護回路２０の動作電圧を入力するように構成してもよい。この場合、異常が発生した時は、ＡＮＤ回路から“１”が出力され、リレーＲｅのコイルに電流が流れず、ＯＦＦ状態となる。
【００６２】
また、上記実施の形態では、コイルに電流が流れないときにＯＦＦ状態となるリレーＲｅを用いたが、コイルに電流が流れたときにＯＦＦ状態となるリレーを用いてもよい。この場合には、通常動作時に電力を消費することがないので、消費電力を抑えることが可能になる。
【００６３】
（３）さらに、論理回路２２とリレーＲｅとの間に、ドライブ用のアンプを備えていてもよい。この場合には、低電圧で駆動するリレーＲｅを選択する必要がなくなる。
【００６４】
（４）さらに、上記実施の形態では、スイッチ回路２３は、リレーＲｅで構成したが、これに限られるものではない。他の任意のスイッチ回路２３を利用可能である。
【産業上の利用可能性】
【００６５】
本発明は、民生用電子機器や産業用電子機器、通信機器、コンピュータ等に用いられる電源装置に設けられる電源保護回路として有用である。
【符号の説明】
【００６６】
１    液晶ディスプレイ
１０  電源装置
１１  電源入力端子
１２  電源出力端子
２０  電源保護回路
２２  論理回路
２３  スイッチ回路
３０  降圧ＤＣ／ＤＣコンバータ
３１  抵抗分割回路
４０  ＩＣ
Ｄ１  ダイオード
Ｒ１、Ｒ２  抵抗
ＮＡ１  ＮＡＮＤ回路
Ｒｅ  リレー
【図１】
2014176194.tif 000003
【図２】
2014176194.tif 000004
【図３】
2014176194.tif 000005
【図４】
2014176194.tif 000006