(57)【要約】【課題】貫通電極基板における貫通孔内の密閉性を高めること。【解決手段】本発明の実施形態における貫通電極基板の製造方法は、第１の面と第２の面とを貫通する貫通孔が形成され、貫通孔の内壁に沿って絶縁層が形成された半導体基板に、貫通孔を介して第１の面から第２の面まで延在する導電層を、貫通孔の第１の面側および第２の面側が開口した状態で形成し、導電層を形成した後、貫通孔の第１の面側の開口を塞ぐように第１の感光性樹脂層を形成し、第１の感光性樹脂層を形成した後、減圧状態で第２の面側にフィルムレジストをラミネートして、貫通孔を介して第１の感光性樹脂層と接触する第２の感光性樹脂層を形成することを特徴とする。【選択図】図２
2014212183.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面とを貫通する貫通孔が形成され、少なくとも前記貫通孔の内壁に沿って絶縁層が形成された半導体基板に、前記貫通孔を介して前記第１の面から前記第２の面まで延在する導電層を、前記貫通孔の前記第１の面側および前記第２の面側が開口した状態で形成し、
前記導電層を形成した後、前記貫通孔の前記第１の面側の開口を塞ぐように第１の感光性樹脂層を形成し、
前記第１の感光性樹脂層を形成した後、減圧状態で前記第２の面側にフィルムレジストをラミネートして、前記貫通孔を介して前記第１の感光性樹脂層と接触する第２の感光性樹脂層を形成することを特徴とする貫通電極基板の製造方法。
【請求項２】
前記第１の感光性樹脂層および前記第２の感光性樹脂層の少なくとも一方をフォトリソグラフィによりパターニングすることにより、前記導電層に至る開口部を形成する一方、前記貫通孔内の前記第１の感光性樹脂層および前記第２の感光性樹脂層を残存させることを特徴とする請求項１に記載の貫通電極基板の製造方法。
【請求項３】
前記第１の感光性樹脂層は、大気圧下で前記第１の面側にフィルムレジストをラミネートすることにより形成されることを特徴とする請求項１または請求項２に記載の貫通電極基板の製造方法。
【請求項４】
前記第１の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第１の感光性樹脂層の導入量は、前記第２の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第２の感光性樹脂層の導入量よりも少ないことを特徴とする請求項１乃至請求項３のいずれかに記載の貫通電極基板の製造方法。
【請求項５】
第１の面と第２の面とを貫通する貫通孔が形成された半導体基板と、
前記貫通孔の内壁の少なくとも一部に形成された絶縁層と、
前記貫通孔内の一部かつ前記絶縁層上に形成され、前記貫通孔を介して前記第１の面から前記第２の面まで延在する導電層と、
前記絶縁層および前記導電層とともに前記貫通孔内を充填する絶縁性充填部材と
を備えることを特徴とする貫通電極基板。
【請求項６】
前記絶縁性充填部材は、絶縁性樹脂を含むことを特徴とする請求項５に記載の貫通電極基板。
【請求項７】
前記導電層は、前記絶縁層上に薄膜状に形成されていることを特徴とする請求項５または請求項６に記載の貫通電極基板。
【請求項８】
前記導電層は、１つの前記貫通孔において互いに分離された第１の導電層および第２の導電層を含むことを特徴とする請求項５乃至請求項７のいずれかに記載の貫通電極基板。
【請求項９】
前記第１の導電層および前記第２の導電層は、前記絶縁性充填部材に埋設された導電部材によって電気的に接続されていることを特徴とする請求項８に記載の貫通電極基板。
【請求項１０】
前記第１の導電層および前記第２の導電層は、電気的に絶縁されていることを特徴とする請求項８に記載の貫通電極基板。
【請求項１１】
前記絶縁性充填部材は、前記第１の面側と前記第２の面側とで組成が異なることを特徴とする請求項５乃至請求項１０のいずれかに記載の貫通電極基板。
【請求項１２】
請求項５乃至請求項１１に記載の貫通電極基板と、
前記貫通電極基板を間に配置するように積層され、電気的に接続された他の２つの基板またはチップとを有することを特徴とする半導体装置。
【請求項１３】
請求項５乃至請求項１１に記載の貫通電極基板と、
前記貫通電極基板に並んで配置された他の基板またはチップとを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極基板およびその製造方法、並びに貫通電極基板を用いた半導体装置に関する。貫通孔が存在する基板に貫通電極を形成する技術に関する。
【背景技術】
【０００２】
近年、集積回路を形成した半導体チップを垂直に積層した三次元実装技術が用いられている。この技術においては、上下のチップを効率よく接続して実装後の専有面積を小さくする必要がある。そのため、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填して、半導体チップの両面を電気的に接続することが行われている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−５４３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
貫通孔内に空間を残しておくと、半導体チップの動作の信頼性を低下させる要因になる場合がある。そのため、特許文献１に開示されるように、例えば、電解めっき法を用いて、貫通孔の内部に導電層を充填する。しかしながら、貫通孔の内部に導電層を充填するには、多くの時間が必要であった。また、貫通孔の大きさ、または電解めっき法の条件によっては貫通孔内の導電層にボイドが発生し、貫通孔内に多くの空間が残存し、密閉性が低下する場合もあった。
【０００５】
本発明は、貫通電極基板における貫通孔内の密閉性を高めることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によると、第１の面と第２の面とを貫通する貫通孔が形成され、少なくとも前記貫通孔の内壁に沿って絶縁層が形成された半導体基板に、前記貫通孔を介して前記第１の面から前記第２の面まで延在する導電層を、前記貫通孔の前記第１の面側および前記第２の面側が開口した状態で形成し、前記導電層を形成した後、前記貫通孔の前記第１の面側の開口を塞ぐように第１の感光性樹脂層を形成し、前記第１の感光性樹脂層を形成した後、減圧状態で前記第２の面側にフィルムレジストをラミネートして、前記貫通孔を介して前記第１の感光性樹脂層と接触する第２の感光性樹脂層を形成することを特徴とする貫通電極基板の製造方法が提供される。これによれば、第２の感光性樹脂層が貫通孔内に導入されやすくなり、貫通孔内の密閉性を高めることができる。
【０００７】
前記第１の感光性樹脂層および前記第２の感光性樹脂層の少なくとも一方をフォトリソグラフィによりパターニングすることにより、前記導電層に至る開口部を形成する一方、前記貫通孔内の前記第１の感光性樹脂層および前記第２の感光性樹脂層を残存させてもよい。これによれば、感光性樹脂層のパターン形成と、貫通孔への絶縁性樹脂の充填とを一度に行うことができる。
【０００８】
前記第１の感光性樹脂層は、大気圧下で前記第１の面側にフィルムレジストをラミネートすることにより形成されてもよい。これによれば、第１の感光性樹脂層を容易に形成することができる。
【０００９】
前記第１の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第１の感光性樹脂層の導入量は、前記第２の感光性樹脂層が形成されるときに前記貫通孔へ導入される当該第２の感光性樹脂層の導入量よりも少なくてもよい。これによれば、第１の感光性樹脂層が貫通孔を通過して反対側から流出してしまうことを抑制することができる。
【００１０】
また、本発明の一実施形態によると、第１の面と第２の面とを貫通する貫通孔が形成された半導体基板と、前記貫通孔の内壁の少なくとも一部に形成された絶縁層と、前記貫通孔内の一部かつ前記絶縁層上に形成され、前記貫通孔を介して前記第１の面から前記第２の面まで延在する導電層と、前記絶縁層および前記導電層とともに前記貫通孔内を充填する絶縁性充填部材とを備えることを特徴とする貫通電極基板が提供される。これによれば、貫通孔内の密閉性を高めることができる。
【００１１】
前記絶縁性充填部材は、絶縁性樹脂を含んでもよい。これによれば、貫通孔内に絶縁性充填部材を充填することが容易になる。
【００１２】
前記導電層は、前記絶縁層上に薄膜状に形成されていてもよい。これによれば、絶縁性充填部材を充填しやすくなるため、貫通孔内の密閉性を高めることができる。
【００１３】
前記導電層は、１つの前記貫通孔において互いに分離された第１の導電層および第２の導電層を含んでもよい。これによれば、回路配置の自由度を向上させることができる。
【００１４】
前記第１の導電層および前記第２の導電層は、前記絶縁性充填部材に埋設された導電部材によって電気的に接続されていてもよい。これによれば、接続の自由度を向上させることができる。
【００１５】
前記第１の導電層および前記第２の導電層は、電気的に絶縁されていてもよい。これによれば、回路配置の自由度を向上させることができる。
【００１６】
前記絶縁性充填部材は、前記第１の面側と前記第２の面側とで組成が異なっていてもよい。これによれば、絶縁性充填部材を充填しやすくする感光性樹脂層を用いることができるため、貫通孔内の密閉性を高めることができる。
【００１７】
また、本発明の一実施形態によると、上記貫通電極基板と、前記貫通電極基板を間に配置するように積層され、電気的に接続された他の２つの基板またはチップとを有することを特徴とする半導体装置が提供される。これによれば、貫通孔内の密閉性を高めた貫通電極基板により半導体装置の信頼性を向上することができる。
【００１８】
また、本発明の一実施形態によると、上記貫通電極基板と、前記貫通電極基板に並んで配置された他の基板またはチップとを有することを特徴とする半導体装置が提供される。これによれば、貫通孔内の密閉性を高めた貫通電極基板により半導体装置の信頼性を向上することができる。
【発明の効果】
【００１９】
本発明によると、貫通電極基板における貫通孔内の密閉性を高めることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る貫通電極基板の貫通電極を説明する上面図である。
【図２】本発明の第１実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。
【図３】本発明の第１実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた半導体基板の断面を示す模式図である。
【図４】本発明の第１実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された半導体基板の断面を示す模式図である。
【図５】本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層が形成された半導体基板の断面を示す模式図である。
【図６】本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた半導体基板の断面を示す模式図である。
【図７】本発明の第１実施形態に係る貫通電極基板の製造方法において、第１の感光性樹脂層が形成された半導体基板の断面を示す模式図である。
【図８】本発明の第１実施形態に係る貫通電極基板の製造方法において、第２の感光性樹脂層が形成された半導体基板の断面を示す模式図である。
【図９】本発明の第１実施形態に係る貫通電極基板の製造方法において、第１、第２の感光性樹脂層がパターニングされた半導体基板の断面を示す模式図である。
【図１０】本発明の第１実施形態に係る貫通電極基板の製造方法において、配線層が形成された半導体基板の断面を示す模式図である。
【図１１】本発明の第２実施形態に係る貫通電極基板の貫通電極を説明する上面図である。
【図１２】本発明の第２実施形態に係る貫通電極基板において、導電層がパターニングされた後の半導体基板の断面を、図１１のＸＩＩ−ＸＩＩ方向に見た場合の模式図である。
【図１３】本発明の第２実施形態に係る貫通電極基板の貫通電極の他の例を説明する上面図である。
【図１４】本発明の第３実施形態に係る貫通電極基板の貫通電極を説明する上面図である。
【図１５】本発明の第３実施形態に係る貫通電極基板において、図１４のＸＶ−ＸＶ方向に見た断面の模式図である。
【図１６】本発明の第４実施形態に係る貫通電極基板の断面を示す模式図である。
【図１７】本発明の第５実施形態に係る半導体装置を示す図である。
【図１８】本発明の第５実施形態に係る半導体装置の別の例を示す図である。
【図１９】本発明の第５実施形態に係る半導体装置のさらに別の例を示す図である。
【図２０】本発明の第５実施形態に係る半導体装置を用いた電子機器を示す図である。
【発明を実施するための形態】
【００２１】
＜第１実施形態＞
以下、本発明の第１実施形態に係る貫通孔基板の製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
【００２２】
［貫通電極基板１０の構成］
図１は、本発明の第１実施形態に係る貫通電極基板の貫通電極を説明する上面図である。なお、図９において、図１のＩＸ−ＩＸ方向に見た場合の断面の模式図を示している。なお、図１は、半導体基板１００の第２の面１０２側から見た図である。まず、貫通電極基板１０の構成について、図１および図９を用いて説明する。
【００２３】
貫通電極基板１０は、貫通孔１５０が形成された半導体基板１００において、半導体基板１００の第１の面１０１側と第２の面１０２側とを、貫通孔１５０を介して電気的に接続するための導電層２５０が形成されている。貫通孔１５０は、半導体基板１００の第１の面１０１から第２の面１０２を貫通するように形成された孔である。
【００２４】
貫通孔１５０の内壁には、絶縁層２５０が形成されている。さらに、絶縁層２５０上には、導電層３５０が形成されている。貫通孔１５０内の残りの部分（導電層３５０より内側）には、絶縁性充填部材（以下、絶縁性樹脂４５０という）が充填されている。
【００２５】
図９に示すように、この例では、半導体基板１００の第１の面１０１に絶縁層２１０が形成され、半導体基板１００の第２の面１０２に絶縁層２２０が形成されている。以下の説明において、絶縁層２１０、２２０、２５０のそれぞれを区別しない場合には、絶縁層２００という場合がある。なお、この例では、半導体基板１００の第１の面１０１および第２の面１０２に直接絶縁層２００が形成されているが、これらの間に別の構造体（金属配線、層間絶縁膜、トランジスタ等）が含まれていてもよい。
【００２６】
半導体基板１００の第２の面１０２側には導電層３２０が形成されている。同様に、半導体基板１００の第１の面１０１側には導電層３１０が形成されている。以下の説明において、導電層３１０、３２０、３５０のそれぞれを区別しない場合には、導電層３００という場合がある。
【００２７】
半導体基板１００の第２の面１０２側には絶縁性樹脂４２０が形成されている。同様に、半導体基板１００の第１の面１０１側には絶縁性樹脂４１０が形成されている。以下の説明において、絶縁性樹脂４１０、４２０、４５０のそれぞれを区別しない場合には、絶縁性樹脂４００という。
【００２８】
絶縁性樹脂４００は、感光性樹脂層を形成した後、フォトリソグラフィによるパターニングが行われ、焼成されることにより得られる。この例では、絶縁性樹脂４００には、このパターニングによって導電層３００に至る開口部５１０、５２０が形成されている。開口部５１０は半導体基板１００の第１の面１０１側に形成され、開口部５２０は半導体基板１００の第２の面１０２側に形成されている。開口部５１０、５２０のそれぞれを区別しない場合には、開口部５００という場合がある。
【００２９】
［貫通電極基板１０の製造方法］
図２は、本発明の第１実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。貫通電極基板の製造方法は、貫通孔の内壁に絶縁層が形成された半導体基板に導電層を形成する工程（ステップＳ１００）、第１の感光性樹脂層を形成する工程（ステップＳ２００）、第２の感光性樹脂層を形成（ステップＳ３００）、およびフォトリソグラフィによるパターニングを行う工程（ステップＳ４００）を備えている。以下、各工程について、図を用いて順に説明する。なお、この貫通電極基板の製造方法は、各工程の間に他の工程が含まれていることを妨げない。
【００３０】
図３は、本発明の第１実施形態に係る貫通電極基板の製造方法において、貫通孔が設けられた半導体基板の断面を示す模式図である。まず、半導体基板１００には、第１の面１０１と第２の面１０２とを貫通する貫通孔１５０が形成される。
【００３１】
この例では、半導体基板１００は、シリコンウエハである。なお、半導体基板１００は、シリコンに限らず、炭化シリコン等のシリコン化合物であってもよいし、ガリウム砒素等、その他の元素から構成される半導体で形成された基板であってもよい。また、半導体基板１００の厚さは、例えば、１００μｍ〜８００μｍであるが、さらに薄くてもよいし、厚くてもよい。なお、本発明に用いる基板は、典型的には上記のように半導体基板であるが、必ずしもこれに限るものではなく、ガラス、サファイアなどで形成された基板であってもよい。そのような場合であっても、以下の工程に従って貫通電極基板を製造することができる。
【００３２】
貫通孔１５０は、半導体基板１００の一方の面（例えば第２の面１０２）にマスクを形成し、ＲＩＥ，ＤＲＩＥ等のドライエッチング、サンドブラスト加工、レーザー加工により形成されてもよいし、有底孔を形成した後、マスクとは反対側の面（例えば第１の面１０１）をバックグラインドにより研磨して開口させることにより形成されてもよい。また、この例では、貫通孔１５０の直径は１０μｍ〜１００μｍであるが、さらに小さくてもよいし、大きくてもよい。また、貫通孔１５０の形状について制限はないが、例えば円形以外にも矩形や多角形であってもよい。また、貫通電極基板１０の用途にもよるが、貫通孔１５０のアスペクト比は５以上であることが好ましい。
【００３３】
また、各図では、貫通孔１５０は貫通孔基板１０の厚さ方向にストレートな形状を示しているが、これに限らず、テーパー形状などであってもよい。テーパー形状である場合には、第１の面１０１側の開口部が狭く、第２の面１０２側の開口部が広い形状であることが望ましい。すなわち、後述するように、感光性樹脂層が形成される場合、貫通孔１５０の開口が広い側からの形成を後に行った方が、貫通孔１５０内に感光性樹脂層を導入しやすいためである。テーパーの角度を断面視において第２の面１０２と貫通孔１５０の内壁とのなす角とすると、例えば、テーパーの角度は、９１°〜９４°とすることが好ましい。
【００３４】
図４は、本発明の第１実施形態に係る貫通電極基板の製造方法において、絶縁層が形成された半導体基板の断面を示す模式図である。図３に示す半導体基板１００に対して、図４に示すように絶縁層２００（絶縁層２１０、２２０、２５０）が形成される。この絶縁層２００は、少なくとも貫通孔１５０の内壁に形成される。
【００３５】
絶縁層２００は、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、またはこれらの積層膜などの絶縁膜であり、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法等）、ＰＶＤ法（蒸着法およびスパッタリング法等）、熱酸化法等により形成される。絶縁層２００の厚さは、例えば、０．５μｍ〜３μｍであるが、さらに薄くてもよいし、厚くてもよい。なお、半導体基板１００の第１の面１０１と絶縁層２２０との間には、別の構造体が存在していてもよい。この図の状態の半導体基板１００に対して、図２に示すステップＳ１００からの各工程が行われる。なお、基板がサファイア、ガラス等の場合には、絶縁層２００の存在は任意である。
【００３６】
図５は、本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層が形成された半導体基板の断面を示す模式図である。図４に示す半導体基板１００に対して、導電層３００（導電層３１０、３２０、３５０）が形成される。この導電層３００は、絶縁層２００上に、第１の面１０１から第２の面１０２まで延在するように形成される。このとき、導電層３００は、貫通孔１５０の第１の面１０１側および第２の面１０２側が開口した状態で形成される。
【００３７】
導電層３００は、例えば、銅とバリアメタル（チタン、タンタル、タングステンおよびこれらの窒化物等）との積層膜であり、ＰＶＤ法（蒸着法およびスパッタリング法等）、ＣＶＤ法等により形成される。導電層３００の厚さは、例えば、０．３μｍ〜５μｍである。このような薄膜状の導電層３００は、成膜が容易であり、導電材料を充填する場合に比べて生産性が向上する。導電層３００の厚さは、さらに薄くてもよいし、厚くてもよい。なお、さらに電解めっき法や無電解めっき法などにより、貫通孔１５０内が充填されない程度に金属材料を形成してもよい。この場合の金属材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などから選択される。
【００３８】
図６は、本発明の第１実施形態に係る貫通電極基板の製造方法において、導電層がパターニングされた半導体基板の断面を示す模式図である。図５に示す半導体基板１００に対して、導電層３００をフォトリソグラフィによるパターニングを行う。これにより、図１および図６に示すように、導電層３１０、３２０の不要部分を除去した導電層３００のパターンが形成される（図２、ステップＳ１００）。
【００３９】
図７は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第１の感光性樹脂層が形成された半導体基板の断面を示す模式図である。図６に示す半導体基板１００の第１の面１０１側に、第１の感光性樹脂層４０１を形成する（図２、ステップＳ２００）。第１の感光性樹脂層４０１は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。第１の感光性樹脂層４０１の一部は、貫通孔１５０内に一部導入される。なお、ネガ型でなく、ポジ型であってもよい。
【００４０】
このとき、貫通孔１５０の第１の面１０１側の開口は、第１の感光性樹脂層４０１により塞がれる。なお、貫通孔１５０の第１の面１０１側の開口を塞ぐように形成されれば、第１の感光性樹脂層４０１は、ドライフィルムレジスト以外を用いて形成されてもよい。高粘度（例えば、２０ｃｐ以上）の液状レジストであってもよい。
【００４１】
図８は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第２の感光性樹脂層が形成された半導体基板の断面を示す模式図である。図７に示す半導体基板１００の第２の面２００側に、第２の感光性樹脂層４０２を形成する（図２、ステップＳ３００）。第２の感光性樹脂層４０２は、例えば、ネガ型のドライフィルムレジストを用いて、ラミネート装置等により形成される。なお、ネガ型でなく、ポジ型であってもよい。
【００４２】
このとき、半導体基板１００の周辺環境を減圧（大気圧より低い圧力）状態にしてラミネートする。これにより、第２の感光性樹脂層４０２のドライフィルムレジストは、貫通孔１５０内に導入されて、第１の感光性樹脂層４０１と接触する。図６に示す状態において、貫通孔１５０内に空間として残っていた部分（導電層３５０に囲まれた部分）には、第１の感光性樹脂層４０１および第２の感光性樹脂層４０２が充填される。減圧状態の下で貫通孔１５０内の気体を排気しつつ第２の感光性樹脂層４０２のラミネートが行われるため、貫通孔１５０内にボイド等が発生することが抑制される。なお、本明細書において充填とは、完全に空間（ボイド等）を無くす場合に限らず、貫通孔１５０の内部において、わずかに空間が残存している場合を除外するものではない。
【００４３】
なお、第２の感光性樹脂層４０２を形成する場合には、ドライフィルムレジストをラミネートするときの半導体基板１００の周辺環境の圧力をできるだけ真空に近い状態にすることが望ましい。これにより、貫通孔１５０内へドライフィルムレジストを導入させやすくなる。
【００４４】
また、第２の感光性樹脂層４０２を形成するときには、第１の感光性樹脂層４０１を形成するときよりも、ドライフィルムレジストの材料の粘度を低くなるようにすることが望ましい。例えば、第１の感光性樹脂層４０１を形成するドライレジストフィルムと第２の感光性樹脂層４０２を形成するドライフィルムレジストとが、それぞれ同じ組成のレジスト材料を用いている場合には、第２の感光性樹脂層４０２を形成するときに、そのレジスト材料が硬化しない程度にラミネートする時の温度を高くしてレジスト材料の粘度を低下させてもよい。また、第１の感光性樹脂層４０１よりも第２の感光性樹脂層４０２の方が、温度の上昇に対して粘度の上昇が小さいレジスト材料を用いたドライフィルムレジストにより形成されるようにすればよい。
【００４５】
このように温度の上昇に対して粘度上昇が小さいレジスト材料を用いることで、貫通孔１５０内へドライフィルムレジストを導入させやすくなり、かつ、第１の感光性樹脂層４０１を形成するときに、半導体基板１００の第２の面１０２側にドライフィルムレジストが漏れることを抑制することができる。
【００４６】
また、第１の感光性樹脂層４０１を形成するときよりも第２の感光性樹脂層４０２を形成するときの方が、ドライフィルムレジストをラミネートするときの半導体基板１００へ押しつける圧力を高めることで、貫通孔１５０内へドライフィルムレジストを導入させやすくなり、かつ、第１の感光性樹脂層４０１を形成するときに、半導体基板１００の第２の面１０２側にドライフィルムレジストが漏れることを抑制することができる。
【００４７】
また、本発明の第１実施形態によれば、第１の感光性樹脂層４０１のみを用いて貫通孔１５０内を充填するのではなく、反対側の面からラミネートされる第２の感光性樹脂層４０２をさらに用いて貫通孔１５０内を充填する。このようにすると、貫通孔１５０内に感光性樹脂層を導入する際に、導入する面の開口とは反対側の開口が塞がれていることになる。そのため、貫通孔１５０の一方の開口から導入されたドライフィルムレジストが、反対側の開口から漏れてしまうことがなくなる。したがって、ドライフィルムレジストが、ラミネートされるときに貫通孔１５０を通過して、半導体基板１００が載置されるステージに付着したり、半導体基板１００のラミネートされていない面に付着してしまったりすることを防止することができる。
【００４８】
また、第１の感光性樹脂層４０１を形成するときに、予めドライフィルムレジストが貫通孔１５０内の一部に導入されていることにより、貫通孔１５０内の空間が減少していることになる。そのため、第２の感光性樹脂層４０２を形成するときに、ドライフィルムレジストが貫通孔１５０内に導入するときの深さが少なくなり、ボイド等の発生を抑制することができる。
【００４９】
さらに、第１の感光性樹脂層４０１および第２の感光性樹脂層４０２は、開口部５１０、５２０を形成するなど、パターンを形成するために用いられる。このとき、貫通孔１５０内を充填することもできる。したがって、双方の工程を共通化することで、製造工程の短縮をすることもできる。
【００５０】
図９は、本発明の第１実施形態に係る貫通電極基板の製造方法において、第１、第２の感光性樹脂層がパターニングされた半導体基板の断面を示す模式図である。図８の半導体基板１００に形成された第１の感光性樹脂層４０１および第２の感光性樹脂層４０２に対して、フォトリソグラフィによるパターニングを行う（ステップＳ４００）。これにより、図９に示すように、導電層３１０に至る開口部５１０、および導電層３２０に至る開口部５２０が形成される。この後、感光性樹脂層を焼成してもよい。図９においては、このようにして感光性樹脂層から得られた絶縁性樹脂４００（絶縁性樹脂４１０、４２０、４５０）を示している。なお、絶縁性樹脂４００における半導体基板１００の第１の面１０１および第２の面１０２上の厚さ（絶縁性樹脂４１０、４２０の厚さ）は、例えば、１０μｍ〜１００μｍであるが、さらに薄くてもよいし、厚くてもよい。
【００５１】
上述のようにして製造された貫通電極基板１０は、貫通孔１５０の内壁に沿って形成された導電層３５０によって半導体基板１００の第１の面１０１側と第２の面１０２側とを電気的に接続可能である。また、貫通孔１５０内部を上述のようにして絶縁性樹脂で充填することにより、電解めっき法により金属材料で充填するよりも製造工程を短縮することができ、また貫通孔１５０の内部においてボイドの発生を抑制することもできる。
【００５２】
図１０は、本発明の第１実施形態に係る貫通電極基板の製造方法において、配線層が形成された半導体基板の断面を示す模式図である。図９に示すように製造された貫通電極基板１０を用いて、図１０に示すように配線層６１０、６２０を形成してもよい。図９に示す貫通電極基板１０に対して導電層が形成され、その導電層に対してフォトリソグラフィによるパターニングが行われると、配線層６１０、６２０が得られる。なお、このような配線層は層間絶縁膜を介して多層化されてもよい。
【００５３】
このようにして得られた配線層６１０、６２０（多層化されている場合には、通常、最表面の配線層）は、他の貫通電極基板１０等と接続するときの接続端子として用いられる。
【００５４】
＜第２実施形態＞
第１実施形態においては、貫通孔１５０の内壁全体に沿って導電層３５０が形成されていた。第２実施形態においては、１つの貫通孔１５０において導電層３５０が２つに分離している場合について説明する。
【００５５】
図１１は、本発明の第２実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図１２は、本発明の第２実施形態に係る貫通電極基板において、導電層がパターニングされた後の半導体基板の断面を、図１１のＸＩＩ−ＸＩＩ方向に見た場合の模式図である。第２実施形態に係る貫通電極基板１０Ａは、貫通孔１５０Ａ内において、導電層３５０Ａ１、３５０Ａ２は互いに分離し、２つのギャップＧを形成している。
【００５６】
これは、第１実施形態における図６に記載のとおり、導電層３５０をパターニングするとき、またはその前後において、導電層３５０に対してフォトリソグラフィによるパターニングにより２つのギャップＧを形成すればよい。
【００５７】
このようにすると、導電層３２０Ａ１、３２０Ａ２を電気的に絶縁されて、異なる電圧に制御することができる。したがって、半導体基板１００の第１の面１０１側と第２の面１０２側とを電気的に接続するときに、１つの貫通孔１５０Ａにおいて異なる２種類の電圧制御をすることができる。そのため、第２実施形態に係る貫通電極基板１０Ａによれば、貫通孔１５０Ａを効率的に利用することができるため、回路配置の自由度を向上させることができる。
【００５８】
図１３は、本発明の第２実施形態に係る貫通電極基板の貫通電極の他の例を説明する上面図である。図１１に記載の貫通電極基板１０Ａにおいては、１つの貫通孔１５０Ａにおいて２種類の電圧制御ができる構成である。一方、図１３に記載の貫通電極基板１０Ｂにおいては、４種類の電圧制御ができる構成を例示した。すなわち、ギャップＧが４つ存在し、導電層３２０Ｂ１、３２０Ｂ２、３２０Ｂ３、３２０Ｂ４を電気的に分離して、異なる電圧に制御することができる。そのため、第２実施形態に係る貫通電極基板１０Ｂによれば、貫通孔１５０Ｂを効率的に利用することができるため、さらに回路配置の自由度を向上させることができる。
【００５９】
なお、ギャップＧの部分については、絶縁層２５０Ａ、２５０Ｂの厚さが他の部分に比べて薄くなっていてもよいし、絶縁層２５０Ａ、２５０Ｂが除去されて半導体基板１００Ａ、１００Ｂが露出していてもよい。また、分離されている各導電層は同じ形状でなくてもよく、例えば、貫通孔１５０Ａ、１５０Ｂ内の複数の導電層の一部のみが、他に比べて大きくてもよい。
【００６０】
＜第３実施形態＞
第３実施形態における貫通電極基板１０Ｃは、第２実施形態における貫通電極基板１０ＡのギャップＧを隔てて配置された２つの導電層を、貫通孔１５０Ｃに埋設された導電部材３６０Ｃによって電気的に接続する構成である。
【００６１】
図１４は、本発明の第３実施形態に係る貫通電極基板の貫通電極を説明する上面図である。図１５は、本発明の第３実施形態に係る貫通電極基板において、図１４のＸＶ−ＸＶ方向に見た断面の模式図である。第３実施形態に係る貫通電極基板１０Ｃは、貫通孔１５０Ｃ内において、導電層３５０Ｃ１、３５０Ｃ２は互いに分離し、２つのギャップＧを形成している。
【００６２】
また、絶縁性樹脂４５０Ｃには、導電部材３６０Ｃが埋設されている。導電部材３６０Ｃは、導電層３５０Ｃ１と導電層３５０Ｃ２とを電気的に接続している。そのため、貫通電極基板１０Ｃは、第２実施形態における貫通電極基板１０Ａとは異なり、導電層３２０Ｃ１、３２０Ｃ２は同電圧に制御される。
【００６３】
第１の感光性樹脂層４０１が形成された後に、導電部材３６０Ｃが形成される。導電部材３６０Ｃは、例えば導電層３５０Ｃと異なる部材で形成される。異なる部材とは、この例では、導電部材３６０Ｃをエッチングする際に、適宜選択される導電部材３６０Ｃのエッチング条件において、導電層３５０Ｃとエッチングレートの選択比が高くできる部材をいう。これにより、導電部材３６０Ｃのエッチング時に導電層３５０Ｃ、３２０Ｃが一緒に除去されてしまうことを防止することができる。その後、第２の感光性樹脂層４０２が形成されることにより、導電部材３６０Ｃは絶縁性樹脂４５０Ｃに埋設される。
【００６４】
このように構成することにより、貫通電極基板１０Ｃの第１面側と第２面側との接続の自由度を向上させることができる。
【００６５】
なお、導電部材３６０Ｃについて、第３実施形態においては第２実施形態における貫通電極基板１０Ａに適用したが、貫通電極基板１０Ｂに適用してもよく、また、第１実施形態における貫通電極基板１０に適用してもよい。また、導電部材３６０Ｃについては、絶縁性樹脂４５０Ｃに埋設されていれば、どのような形状であってもよい。例えば、十字型等であってもよい。
【００６６】
＜第４実施形態＞
第１実施形態において第１の感光性樹脂層４０１と第２の感光性樹脂層４０２とは同じ組成の材料を用いていた。第４実施形態においては、第１の感光性樹脂層４０１と第２の感光性樹脂層４０２とは異なる組成の材料を用いている。例えば、第１の感光性樹脂層４０１と第２の感光性樹脂層４０２とは、組成が異なることにより、粘度、耐熱性等の特性が異なってもよい。このように特性が異なるものを用いることにより、例えば、第２の感光性樹脂層４０２の粘度が第１の感光性樹脂層４０１の粘度よりも低くした場合には、第１の感光性樹脂層４０１の第２の面１０２Ｄからの流出を防ぎ、また、貫通孔１５０Ｄ内への第２の感光性樹脂層４０２の導入を容易にすることができる。
【００６７】
図１６は、本発明の第４実施形態に係る貫通電極基板の断面を示す模式図である。第４実施形態においては、第１の感光性樹脂層４０１と第２の感光性樹脂層４０２とが異なる組成の材料を用いているため、図１６に示すように、貫通孔１５０Ｄ内の絶縁性樹脂は、概ね境界Ｓより半導体基板１００Ｄの第１の面１０１Ｄ側が絶縁性樹脂４５０Ｄ１となり、半導体基板１００Ｄの第２の面１０２Ｄ側が絶縁性樹脂４５０Ｄ２となる。なお、境界Ｓ付近においては、絶縁性樹脂４５０Ｄ１および絶縁性樹脂４５０Ｄ２が混合し、明確な境界ができない場合もある。
【００６８】
＜第５実施形態＞
第５実施形態においては、第１実施形態における貫通電極基板１０を用いて製造される半導体装置について説明する。
【００６９】
図１７は、本発明の第５実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１０（１０−１、１０−２、１０−３）が積層され、ＬＳＩ基板７０に接続されている。貫通電極基板１０−１は、例えば、ＤＲＡＭ等の半導体素子が形成され、配線層６１０、６２０等で形成された接続端子８１−１、８２−１を有している。これらの貫通電極基板１０（１０−１、１０−２、１０−３）の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。接続端子８１−１は、ＬＳＩ基板７０の接続端子８０とバンプ９０−１により接続されている。接続端子８２−１は、貫通電極基板１０−２の接続端子８１−２とバンプ９０−２により接続されている。貫通電極基板１０−２の接続端子８２−２と、貫通電極基板１０−３の接続端子８３−１とについても、接続端子がバンプ９０−３により接続する。バンプ９０（９０−１、９０−２、９０−３）は、例えば、インジウム、銅、金等の金属を用いる。
【００７０】
なお、貫通電極基板１０を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板１０と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板１０と他の基板とを接着してもよい。
【００７１】
図１８は、本発明の第５実施形態に係る半導体装置の別の例を示す図である。図１８に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）７１−１、７１−２、および貫通電極基板１０が積層され、ＬＳＩ基板７０に接続されている。
【００７２】
半導体チップ７１−１と半導体チップ７１−２との間に貫通電極基板１０が配置され、バンプ９０−１、９０−２により接続されている。ＬＳＩ基板７０上に半導体チップ７１−１が載置され、ＬＳＩ基板７０と半導体チップ７１−２とはワイヤ９５により接続されている。この例では、貫通電極基板１０は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ７１−１を３軸加速度センサとし、半導体チップ７１−２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
【００７３】
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１０に形成してもよい。
【００７４】
図１９は、本発明の第５実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図１７、図１８）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図１９に示す例では、ＬＳＩ基板７０には、６つの貫通電極基板１０（１０−１〜１０−６）が積層されて接続されている。ただし、全ての貫通電極基板１０が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板１０（１０−１〜１０−６）の１以上がガラス、サファイアなどで形成された基板からなる貫通電極基板であってもよい。
【００７５】
図１９の例では、ＬＳＩ基板７０上に貫通電極基板１０−１、１０−５が接続され、貫通電極基板１０−１上に貫通電極基板１０−２、１０−４が接続され、貫通電極基板１０−２上に貫通電極基板１０−３が接続され、貫通電極基板１０−５上に貫通電極基板１０−６が接続されている。なお、図１８に示す例のように、貫通電極基板１０を複数の半導体チップを接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、貫通電極基板１０−３、１０−４、１０−６などが半導体チップに置き換えられてもよい。
【００７６】
上述のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
【００７７】
図２０は、本発明の第５実施形態に係る半導体装置を用いた電子機器を示す図である。半導体装置１０００が搭載された電気機器の例として、図２０（ａ）にはスマートフォン５００を示し、図２０（ｂ）にはノート型パーソナルコンピュータ６００を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１００を有する。各種機能には、半導体装置１０００からの出力信号を用いる機能が含まれる。
【符号の説明】
【００７８】
１０…貫通電極基板、７０…ＬＳＩ基板、７１…半導体チップ、８０，８１，８２…接続端子、９０…バンプ、９５…ワイヤ、１００…半導体基板、１０１…第１の面、１０２…第２の面、１５０…貫通孔、２００，２１０，２２０，２５０…絶縁層、３００，３１０，３２０，３５０…導電層、４０１…第１の感光性樹脂層、４０２…第２の感光性樹脂層、４００，４１０，４２０，４５０…絶縁性樹脂、５１０，５２０…開口部、６１０，６２０…配線層、５００…スマートフォン、６００…ノート型パーソナルコンピュータ、１０００…半導体装置、１１００…制御部
【図１】
2014212183.tif 000003
【図２】
2014212183.tif 000004
【図３】
2014212183.tif 000005
【図４】
2014212183.tif 000006
【図５】
2014212183.tif 000007
【図６】
2014212183.tif 000008
【図７】
2014212183.tif 000009
【図８】
2014212183.tif 000010
【図９】
2014212183.tif 000011
【図１０】
2014212183.tif 000012
【図１１】
2014212183.tif 000013
【図１２】
2014212183.tif 000014
【図１３】
2014212183.tif 000015
【図１４】
2014212183.tif 000016
【図１５】
2014212183.tif 000017
【図１６】
2014212183.tif 000018
【図１７】
2014212183.tif 000019
【図１８】
2014212183.tif 000020
【図１９】
2014212183.tif 000021
【図２０】
2014212183.tif 000022