(57)【要約】【課題】クロックジェネレーター、例えばフェイズロックループ（ＰＬＬ）、を電源における変動に関して動的に適合させるための装置を伴う集積回路（ＩＣ）を提供する。【解決手段】装置は、電源ノードに接続された電圧ドループ検出器を有し、電圧ドループ検出器は、電源ノード上の電圧低下を表すデジタルコードワードを生成する。装置は、電源ノードに接続されたリングオシレーターを含むＰＬＬを有し、リングオシレーターは、出力クロック信号を生成する。リングオシレーターは、デジタルコードワードに従って、出力クロックしんごうの周波数を調整するように動作可能である。【選択図】  図１
2014176090.tif 000002
【特許請求の範囲】
【請求項１】
電源ノードに接続された電圧ドループ検出器であり、前記電源ノード上の電圧低下を表すデジタルコードワードを生成する電圧ドループ検出器と；
前記電源ノードに接続されたリングオシレーターを含むフェイズロックループ（ＰＬＬ）であり、前記リングオシレーターは、出力クロック信号を生成し、前記デジタルコードワードに従って前記出力クロック信号の周波数を調整するＰＬＬと、を含む
ことを特徴とする集積回路（ＩＣ）。
【請求項２】
前記ＰＬＬは、前記デジタルコードワードを受け取るように動作可能であるチャージポンプを含む、
請求項１に記載の集積回路。
【請求項３】
前記チャージポンプは、複数のトランジスターを含み、いくつかの前記トランジスターは前記デジタルコードワードによってコントロールすることができ、前記チャージポンプの出力の電流強度を調整する、
請求項２に記載の集積回路。
【請求項４】
前記ＰＬＬは、前記デジタルコードワードを受け取るように動作可能なデジタルフィルターを含んでいる、
請求項１に記載の集積回路。
【請求項５】
前記デジタルフィルターは、係数によって特徴付られ、いくつかは前記デジタルコードワードによって調整される、
請求項４に記載の集積回路。
【請求項６】
前記リングオシレーターは、電圧制御オシレーター（ＶＣＯ）である、
請求項1に記載の集積回路。
【請求項７】
前記ＶＣＯは、複数の遅延セルを含んでおり、それぞれのセルは、前記デジタルコードワードを受け取るトランジスターを含む、
請求項６に記載の集積回路。
【請求項８】
前記リングオシレーターは、デジタル制御オシレーター（ＤＣＯ）である、
請求項1に記載の集積回路。
【請求項９】
前記ＤＣＯは、複数の遅延セルを含んでおり、それぞれのセルは、前記デジタルコードワードを受け取るトランジスターを含む、
請求項８に記載の集積回路。
【請求項１０】
前記電圧ドループ検出器は、アナログ−デジタルコンバータ（ＡＤＣ）を含む、
請求項１に記載の集積回路。
【請求項１１】
電源と；
前記電源ノードに接続された電圧ドループ検出器であり、前記電源ノード上の電圧低下を表すデジタル出力を生成する電圧ドループ検出器と；
前記ドループ検出器と前記電源ノードに接続されたフェイズロックループ（ＰＬＬ）であり、前記ＰＬＬは前記ドループ検出器からの前記デジタル出力に従って特性を調整するＰＬＬと、を含む
ことを特徴とする装置。
【請求項１２】
前記ＰＬＬは、
セルフバイアスＰＬＬ；
デジタルＰＬＬ；もしくは
ＬＣＰＬＬ、のうち、
少なくとも一つである、
請求項１１に記載の装置。
【請求項１３】
前記ＰＬＬは、前記電源ノードに接続されたリングオシレーターを含み、前記リングオシレーターは、前記デジタル出力を受け取る、
請求項１１に記載の装置。
【請求項１４】
前記ＰＬＬは、前記電源ノードに接続されたチャージポンプを含み、前記チャージポンプは、前記デジタル出力を受け取る、
請求項１１に記載の装置。
【請求項１５】
前記ＰＬＬは、前記デジタル出力を受け取るデジタルフィルターを含む、
請求項１１に記載の装置。
【請求項１６】
メモリーと；
前記メモリーに接続されたプロセッサであり、請求項１乃至１０のいずれか一項に従った集積回路（ＩＣ）を有するプロセッサと；
前記プロセッサが、他のデバイスとコミュニケーションできるようにする無線インターフェイスと；
ディスプレイユニットと、を含む、
ことを特徴とするシステム。
【請求項１７】
前記ディスプレイユニットは、タッチスクリーンである、
請求項１６に記載のシステム。
【請求項１８】
前記プロセッサは、複数のプロセッサコアを有するマルチコアプロセッサであり、
それぞれのプロセッサコアは、電圧ドループ検出器を含む、
請求項１６に記載のシステム。
【請求項１９】
メモリーと；
前記メモリーに接続されたプロセッサであり、請求項１１乃至１５のいずれか一項に従った装置を有するプロセッサと；
前記プロセッサが、他のデバイスとコミュニケーションできるようにする無線インターフェイスと；
ディスプレイユニットと、を含む、
ことを特徴とするシステム。
【請求項２０】
前記プロセッサは、複数のプロセッサコアを有するマルチコアプロセッサであり、
それぞれのプロセッサコアは、電圧ドループ検出器を含む、
請求項１９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源変動に関して動的に適用するクロックジェネレーター装置に関する。
【背景技術】
【０００２】
クロック信号は、フェイズロックループ（ＰＬＬ）によって生成され得る。クロック信号は、プロセッサのオペレーションを促進するためにプロセッサの至る所で区別することができる。例えば、プロセッサのダイ（ｄｉｅ）において異なるポイントに配置されている回路素子（例えば、フリップフロップ、ラッチ、等）は、クロック信号に従ってオペレーションすることによって同期して機能することができる。大きく、突然の電力要求が生じた場合、回路素子に対するダイ上の電源は「低下（”ｄｒｏｏｐ”、ドループ）」（例えば、数ナノ秒の間）するが、一方で、ＰＬＬは固定周波数のクロック信号を生成し続ける。他の電圧低下は、より長く続くことがあることに留意すべきである。こうした電圧低下イベントの最中にもプロセッサが機能することを保証するために、通常オペレーション（例えば、電圧低下が無い場合）の最中でさえ、回路素子に対して高い電圧マージンを提供される。つまり、プロセッサは、最も高い規定周波数と可能性のある最も低い電圧の両方において同時にオペレーションするようにデザインされている。
【０００３】
電力は、電圧に対する二次従属性を有しているので、めったに起こらない電圧低下の最中の機能性を保証するために、通常オペレーションの最中にかなり多くの電力が浪費され得る。さらに、プロセッサ速度増加と統合が進んでいるので、必要とされる電力量が制限要因となることがある。例えば、かなり多くの電力を消費するプロセッサをデザインして冷却する費用は、非現実的なものであり得る。
【０００４】
既存のアナログＰＬＬは、電源の電圧低下とオーバーシュートを補償するために、動的周波数スケーリング（ＡＦＳ）を実施している。そうしたＡＦＳ技術は、米国特許第６９２２１１１号によって説明されている。現行のＡＦＳ技術のアナログ的実施は、デジタル電源の抵抗結合を通じたＶＣＯ供給を直接的に変調する。現行のアナログ的実施は、ＡＦＳ技術の全ての利点を、低電圧および低周波数において、完全には活用していない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６９２２１１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
現行のアナログ的実施は、ＡＦＳ技術の全ての利点を、低電圧および低周波数において、完全には活用していない。
【課題を解決するための手段】
【０００７】
実施例は、ドループ（ｄｒｏｏｐ）検出器を使用したクロックジェネレーター（例えば、ＰＬＬ）の適用的な周波数調整を可能とする装置を説明している。一つの実施例において、ドループ検出器の出力はデジタル信号であり、アナログ及び/又はデジタルＰＬＬによって生成されたクロック信号の適用的な周波数調整のために使用することができる。一つの実施例において、ドループ検出器の出力は、ドループの数値化に比例した長さを伴うデジタルコードワードである。一つの実施例において、デジタルコードワードは、サーモメーターコード（ｔｈｅｒｍｏｍｅｔｅｒ  ｃｏｄｅ）である。
【０００８】
一つの実施例においては、オシレーターエレメント（遅延エレメントとも呼ばれている）の遅延特性を調整するためにＰＬＬのオシレーターに対してサーモメーターコードが適用されており、オシレーターの出力においてより早い周波数調整をすることができる。一つの実施例において、ＰＬＬループ特性を調整するためにＰＬＬのチャージポンプに対してもサーモメーターコードが適用されており、ＰＬＬは電圧低下又はオーバーシュートからできる限り早く回復する。一つの実施例において、サーモメーターコードはプログラム可能なフィルター（例えば、デジタルＰＬＬの場合）によって受け取られ、フィルター係数を調整する。事実上、ＰＬＬループの動的特性を調整し、従って、動的なやり方で、累積されたフェイズエラーに対応している。一つの実施例において、サーモメーターコードはプログラム可能なチャージポンプ（例えば、アナログＰＬＬの場合）によって受け取られ、チャージポンプの電流強度を調整する。事実上、ＰＬＬループの動的特性を調整し、従って、動的なやり方で、累積されたフェイズエラーに対応している。
【図面の簡単な説明】
【０００９】
本発明開示の実施例は、以降の詳細な説明から、および、本発明開示の種々の実施例に係る添付の図面から、より完全に理解されるであろう。しかしながら、それらは本発明開示と特定の実施例に限定するものであると理解されるべきではなく、それらは単に説明と理解のためのものである。
【図１】図１は、本発明開示の一つの実施例に従った、クロックジェネレーターのためのドループ（ｄｒｏｏｐ）検出器を有するプロセッサのハイレベルなアーキテクチャーを示している。
【図２】図２は、本発明開示の一つの実施例に従った、ドループ検出器である。
【図３】図３は、本発明開示の一つの実施例に従って、アナログフェイズロックループ（ＰＬＬ）の周波数出力を適応的に調整し、周波数の変動によって生じるフェイズエラーの累積を動的に管理するためのドループ検出器を示す回路である。
【図４】図４は、本発明開示の一つの実施例に従った、チャージポンプのハイレベルなアーキテクチャーを示しており、ＰＬＬループ特性を調整するためにドループ検出器の出力を使用している。
【図５】図５は、本発明開示の一つの実施例に従った、電圧コントロールオシレーター（ＶＣＯ）のハイレベルな回路を示しており、ＰＬＬの周波数を調整するためにドループ検出器の出力を使用している。
【図６】図６は、本発明開示の一つの実施例に従った、ＶＣＯセルの回路であり、ＶＣＯセルの遅延を調整するためにドループ検出器の出力を使用している。
【図７Ａ】図７Ａは、本発明開示の一つの実施例に従って、デジタルＰＬＬ（ＤＰＬＬ）の周波数出力を適応的に調整し、周波数の変動によって生じるフェイズエラーの累積を動的に管理するためのドループ検出器の回路である。
【図７Ｂ】図７Ｂは、本発明開示の一つの実施例に従って、ＤＰＬＬ  ７００の周波数の変動によって生じるフェイズエラーの累積を動的に管理するためのドループ検出器を伴うデジタルフィルター７２０（例えば、７０４）である。
【図８】図８は、本発明開示の一つの実施例に従って、ＤＰＬＬの周波数を調整するためにドループ検出器の出力を使用する、デジタルコントロールオシレーター（ＤＣＯ）のハイレベルな回路である。
【図９】図９は、本発明開示の一つの実施例に従って、ＤＣＯセルの遅延を調整するためにドループ検出器の出力を使用する、ＤＣＯセルの回路である。
【図１０】図１０は、本発明開示の一つの実施例に従って、クロックジェネレーターによって生成された信号の周波数を調整するためのドループ検出器を伴うスマートデバイス、または、コンピューターシステム、または、ＳＯＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）である。
【発明を実施するための形態】
【００１０】
以降の説明においては、本発明開示に係る実施例のより完全な説明を提供するために数多くの詳細が説明される。しかしながら、当業者にとっては、これらの特定の詳細がなくても本発明開示に係る実施例を実行することができることが明らかである。他のインスタンスにおいて、よく知られた構成およびデバイスは、詳細より、むしろ、ブロックダイヤグラムの形式で示される。本発明開示に係る実施例が不明瞭となるのを避けるためである。
【００１１】
実施例の対応する図面において、信号は実線で表されていることに留意すべきである。いくつかの線は、構造においてより本質的な信号パス（ｐａｔｈ）を表すために太くてよく、及び/又は、主要な流れ方向を表すために一つまたはそれ以上の端に矢印を有してよい。こうした表現は、本発明を限定することを意図するものではない。むしろ、実線は、回路又は論理ユニットのより容易な理解を促進するために、一つまたはそれ以上の典型的な実施例に関して使用される。あらゆる表現された信号は、デザインニーズ又はプリファレンスによって指示されるように、実際に一つまたはそれ以上の信号を含んでおり、いずれかの方向で移動してよく、あらゆる好適な信号スキームを用いて実施されてよい。
【００１２】
明細書の至る所で、そして、請求項において、用語「接続された（“ｃｏｎｎｅｃｔｅｄ”）」は、接続される物の間の直接の電気的な接続を意味するものであり、あらゆる中間デバイスは存在しない。用語「結合された（“ｃｏｕｐｌｅｄ”）」は、接続される物の間の直接の電気的な接続、または、一つまたはそれ以上のパッシブ又はアクティブな中間デバイスを通じた間接的な接続、のいずれかを意味するものである。用語「回路（”ｃｉｒｃｕｉｔ”）」は、お互いに協力して所望の機能を提供するように構成された一つまたはそれ以上のパッシブ又はアクティブなコンポーネントを意味するものである。用語「信号（”ｓｉｇｎａｌ”）」は、少なくとも一つの電流信号、電圧信号、または、データ／クロック信号を意味している。“ａ”、“ａｎ”、および、”ｔｈｅ”の意味は、複数のリファレンスを含むものである。”ｉｎ”の意味は、「中に（”ｉｎ”）」と「上に（”ｏｎ”）」を含んでいる。
【００１３】
用語「スケール（”ｓｃａｌｉｎｇ”）」は、一般的に、デザイン（概略図およびレイアウト）を一つのプロセス技術から別のプロセス技術へ変換することを示す。用語「スケール（”ｓｃａｌｉｎｇ”）」は、また、同一の技術ノード（ｎｏｄｅ）の中でレイアウト及びデバイスのダウンサイジングを示している。用語「スケール（”ｓｃａｌｉｎｇ”）」は、また、例えば、電源レベルといった、別のパラメーターに関する信号周波数の調整（例えば、スローダウン）も示している。。用語「実質的に（”ｓｕｂｓｔａｎｔｉａｌｌｙ”）」、「近く（”ｃｌｏｓｅ”）」、「おおよそ（”ａｐｐｒｏｘｉｍａｔｅｌｙ”）」、「近く（”ｎｅａｒ”）」、および、「約（”ａｂｏｕｔ”）」は、一般的に、目標値の＋／−２０％以内にあることを示している。
【００１４】
特にそうでないものと規定されていなければ、一般的なオブジェクトを説明するため、序数「第１の（”ｆｉｒｓｔ”）」、「第２の（”ｓｅｃｏｎｄ”）」、「第３の（”ｔｈｉｒｄ”）」等を使用することは、単に、類似のオブジェクトの異なるインスタンスが参照されていることを示すものであり、そのように記述されたオブジェクトが与えられた順序でなければならないことを意味するように意図されたものではない。一時的、空間的、ランキング又はあらゆる他の方法のいずれでもよい。
【００１５】
実施例の目的のために、トランジスターはメタルオキサイト半導体（ＭＯＳ）トランジスターであり、ドレイン、ソース、および、バルク（ｂｕｌｋ）エレメントを含んでいる。トランジスターは、また、Ｔｒｉ−ＧａｔｅおよびＦｉｎＦｅｔトランジスター、Ｇａｔｅ  Ａｌｌ  Ａｒｏｕｎｄ  Ｃｙｌｉｎｄｒｉｃａｌトランジスター、または、カーボンナノチューブ又はスピントロニックデバイスのようなトランジスター機能を実施する他のデバイスを含んでいる。ソース及びドレイン端子は、同一の端子であってよく、ここにおいては交換可能に使用されてよい。当業者であれば、本発明開示の範囲を逸脱することなく、例えば、バイポーラ接合トランジスター、つまり、ＢＪＴ  ＰＮＰ／ＮＰＮ、ＢｉＣＭＯＳ、ＣＭＯＳ、ｅＦＥＴ、等の他のトランジスターが使用され得ることが正しく理解されよう。用語”ＭＮ”は、ｎ型トランジスター（例えば、ＮＭＯＳ、ＮＰＮ  ＢＪＴ、等）を意味し、用語”ＭＰ”は、ｐ型トランジスター（例えば、ＰＭＯＳ、ＰＮＰ  ＢＪＴ、等）を意味している。
【００１６】
図１は、本発明開示の一つの実施例に従った、クロックジェネレーターのためのドループ（ｄｒｏｏｐ）検出器を有するプロセッサのハイレベルなアーキテクチャーを示している。一つの実施例において、ハイレベルなアーキテクチャーは、電圧供給ドループ検出器１０１とクロックジェネレーター１０２を含んでいる。一つの実施例において、電圧供給ドループ検出器１０１は、電源（Ｖｃｃ）を受け取り、それはまたクロックジェネレーター１０２に対しても供給され、Ｖｃｃ（つまり、電源ノード上の電源）を表すデジタルコードワード１０３を生成する。一つの実施例において、デジタルコードワード１０３は、サーモメーターコードであり、Ｖｃｃ上のあらゆるドループ又はオーバーシュートの単調な表現である。一つの実施例において、電圧供給ドループ検出器１０１のレスポンス時間（つまり、デジタルコードワード１０３を生成するために電圧供給ドループ検出器１０１により費やされる時間）は短く、ドループ検出器のレイテンシー（ｌａｔｅｎｃｙ）によって指示される。クロックジェネレーター１０２が、出力クロック（ＯｕｔＣｌｋ）周波数を調整するためにアップデートされたデジタルコード１０３を使えるようにである。
【００１７】
一つの実施例において、クロックジェネレーター１０２は、参照クロック（ＲｅｆＣｌｋ）を受け取り、ＯｕｔＣｌｋを生成する。そして、ＯｕｔＣｌｋは、回路素子（例えば、フリップフロップ、ラッチ、等）及び他の回路に対して供給される。一つの実施例において、クロックジェネレーター１０２はＰＬＬである。一つの実施例において、クロックジェネレーター１０２は、アナログ又は混合信号（ｍｉｘｅｄ  ｓｉｇｎａｌ）ＰＬＬである。例えば、クロックジェネレーター１０２は、セルフバイアスＰＬＬ（ＳＢＰＬＬ）である。一つの実施例において、クロックジェネレーター１０２は、デジタルＰＬＬ（ＤＰＬＬ）である。一つの実施例において、ＤＰＬＬはオールデジタルＰＬＬ（ＡＤＰＬＬ）である。一つの実施例において、クロックジェネレーター１０２は遅延ロックループ（ＤＬＬ）である。一つの実施例において、クロックジェネレーター１０２はＬＣＰＬＬ（つまり、インダクターキャパシターベースＰＬＬ）である。他の実施例において、クロックジェネレーター１０２は、リングオシレーターを含むあらゆるクロック発生装置でああてよい。一つの実施例において、クロックジェネレーター１０２は、クロックジェネレーター１０２のリングオシレーターによって使用されるデジタルワード１０３を受け取る。
【００１８】
一つの実施例において、電圧供給ドループ検出器１０１が電源Ｖｃｃ上のドループを検出した場合、ドループ検出器１０１は、ドループ特性をサーモメーターコードで表すデジタルワード１０３を生成する。こうした実施例において、クロックジェネレーター１０２は、デジタルワード１０３を受け取り、クロックジェネレーター１０２のリングオシレーターの発振周波数を早めるか又は遅くする。ドループ検出器１０１からのデジタルワードの値を通じて、ＯｕｔＣｌｋがドループの極性及び大きさを探知できるようにである。
【００１９】
一つの実施例において、電圧供給ドループ検出器１０１が電源Ｖｃｃ上のオーバーシュートを検出した場合、ドループ検出器１０１は、オーバーシュート特性をサーモメーターコードで表すデジタルワード１０３を生成する。こうした実施例において、クロックジェネレーター１０２は、デジタルワード１０３を受け取り、クロックジェネレーター１０２のリングオシレーターの発振周波数を早めるか又は遅くする。ドループ検出器１０１からのデジタルワードの値を通じて、ＯｕｔＣｌｋが電圧変化を探知できるようにである。一つの実施例において、ドループ検出器１０１からのデジタルワード１０３は、クロックジェネレーター１０２がアナログＰＬＬ（例えば、ＳＢＰＬＬ）である場合に、チャージポンプの電流を調整する。こうした実施例において、アナログＰＬＬのループダイナミクス（ｌｏｏｐ  ｄｙｎａｍｉｃｓ）は、動的なやり方で累積されたフェイズエラーに対応するように変更される。
【００２０】
別の実施例において、ドループ検出器１０１からのデジタルワード１０３は、デジタルフィルター（例えば、図７のデジタルフィルター７０４）の係数を調整して、動的なやり方で累積されたフェイズエラーに対応するようにループダイナミクスを変更する。こうした実施例において、クロックジェネレーター１０２は、デジタルフィルターを有するデジタルＰＬＬである。一つの実施例において、電源（Ｖｃｃ）が通常値に戻った後で、デジタルワード１０３は、定常状態の値に戻る。こうした実施例において、クロックジェネレーター１０２のオシレーターは、通常オペレーションにおいて発振する（つまり、デジタルワード１０３における変化により強いられた特性において変化がない）。一つの実施例において、クロックジェネレーター１０２のオシレーターが通常オペレーションにおいて発振するとき、チャージポンプ電流（クロックジェネレーター１０２がアナログＰＬＬである場合）はノミナル値をアサート（ａｓｓｅｒｔ）してよい。一つの実施例において、クロックジェネレーター１０２のオシレーターが通常オペレーションにおいて発振するとき、デジタルループフィルター（クロックジェネレーター１０２がデジタルＰＬＬである場合）はノミナル係数をアサート（ａｓｓｅｒｔ）してよい。
【００２１】
図２は、一つの実施例に従った、ドループ検出器２００である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図２におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００２２】
一つの実施例において、ドループ検出器２００は、複数のコンパレーター２０１１−Ｎを含んでいる。ここで、「Ｎ」は２以上の整数である。一つの実施例において、複数のコンパレーター２０１１−Ｎの出力は、デジタルワード２０２１−Ｎである。一つの実施例において、、複数のコンパレーター２０１１−Ｎのうちそれぞれのコンパレーターは、入力の一つとして電源Ｖｃｃと、他の入力としての参照電圧を受け取る。例えば、コンパレーター２０１１は、ＶｃｃとＶｒｅｆ１を比較して２０２１を出力する。コンパレーター２０１２は、ＶｃｃとＶｒｅｆ２を比較して２０２２を出力し、コンパレーター２０１Ｎは、ＶｃｃとＶｒｅｆＮを比較して２０２Ｎを出力する。一つの実施例において、デジタルワード２０２１−Ｎ(例えば、１０３）は、サーモメーターコードである。
【００２３】
例えば、電圧低下が無い場合に、デジタルワード２０２１−Ｎは、長さＮの１と０の文字列を出力してよい。この実施例において、ドループ検出器２００が電圧低下を検出した場合、デジタルワード２０２１−Ｎは、デジタルワード２０２１−Ｎの中に「１」を導入し始める。電圧低下が終了したとき、デジタルワード２０２１−Ｎは、定常状態（ドループなし）の値に応じて再び１と０の文字列を生成する。上記の例は、以下のサーモメーターコード２０２１−Ｎによって表現できる。００００１１１（電圧低下なし）、０００００１１（電圧低下の始まり）、０００００１１、００００００１、０００００００（電圧低下の終了）。電圧が、再び、電圧低下の底からノミナル値に向かって増え始める場合、ドループ検出器は、デジタルワードを０００００００から００００００１へ、次に、０００００１１へと増加させ始め、デジタルワードが００００１１１（電圧低下なし）に至るまで増加を続ける。オーバーシュートの場合は、ドループ検出器２００が電圧オーバーシュートを検出した場合、デジタルワード２０２１−Ｎは、デジタルワード２０２１−Ｎの中に「１」を導入し始める。そして、００００１１１から、０００１１１１、０１１１１１１、そして、オーバーシュートの終了における１１１１１１１まで増加させる。電圧が、オーバーシュートの最大値から低下し始める場合、デジタルワードは１１１１１１１から０１１１１１１、００１１１１１へ減少され、ノミナル電圧において００００１１１に至る。
【００２４】
一つの実施例において、参照電圧Ｖｒｅｆ１−Ｎは、電圧分割器ネットワーク(図示なし）によって生成される。例えば、Ｖｒｅｆ１−Ｎを生成するために抵抗分割器が使用される。他の実施例においては、Ｖｒｅｆ１−Ｎを生成するために他のタイプの回路が使用されてよい。例えば、安定したリファレンスを生成するためにバンドギャップ（ｂａｎｄｇａｐ）リファレンス回路が使用され、次に、いくつかの参照電圧に分割される。一つの実施例において、ドループ検出器２００は、フラッシュアナログ−デジタルコンバーター（ＡＤＣ）を含んでいる。
【００２５】
図３は、本発明開示の一つの実施例に従って、アナログＰＬＬの周波数出力を適応的に調整するドループ検出器を示す回路３００である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図３におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００２６】
一つの実施例において、クロックジェネレーター１０２はＰＬＬ３０１であり、位相周波数検出器（ｐｈａｓｅ  ｆｒｅｑｕｅｎｃｙ  ｄｅｔｅｃｔｏｒ：ＰＦＤ）３０２、チャージポンプ３０３、ループフィルター３０４、電圧制御オシレーター（ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）３０５、および、分割器３０６を含んでいる。実施例が不明瞭とならないように、ＰＬＬ３０１の全てのコンポーネントは示されていない。一つの実施例において、ＰＦＤ３０２は、分割器３０６からＲｅｆＣｌｋとフィードバッククロック（ＦｂＣｌｋ）を受け取り、アップ（Ｕｐ）とダウン（Ｄｎ）信号を生成する。信号は、ＦｂＣｌｋが、位相と周波数に関してＲｅｆＣｌｋの前であるか後ろであるかを示している。一つの実施例において、ＵｐとＤｎ信号は、チャージポンプ３０３によって受け取られる。チャージポンプは、ノードｃｐｏｕｔ上にアナログ信号（ｃｐｏｕｔ）を生成し、その電圧レベルは、ＵｐとＤｎ信号に従って、上げられ、または、下げられる。実施例が不明瞭とならない限り、用語ノードとそのノード上の信号は、交換可能に使用される。例えば、コンテクスト（ｃｏｎｔｅｘｔ）に基づいて、用語「ｃｐｏｕｔ」は、ノードｃｐｏｕｔ上の電圧、または、出力信号ｃｐｏｕｔを示し得る。
【００２７】
一つの実施例において、チャージポンプ３０３は、デジタルワード１０３（例えば、２０２１−Ｎ）を受け取り、ノードｃｐｏｕｔからの電流量をコントロールする。例えば、デジタルワード１０３（例えば、２０２１−Ｎ）は、チャージポンプ３０３のトランジスターを電源オン又はオフすることができる。チャージポンプは、ノードｃｐｏｕｔからの電流量の増加及び/又は減少を任されている。
【００２８】
一つの実施例において、ループフィルター３０４は、出力ｃｐｏｕｔのフィルターされたバージョンであるＶｃｎｔｌを生成するＲＣ（抵抗、キャパシター）フィルターを含んでいる。Ｖｃｔｌは、ＶＣＯ３０５によって受け取られ、ＯｕｔＣｌｋの周波数を調整するようにＶＣＯ３０５においてＶＣＯセルの遅延を調整するために使用される。一つの実施例において、、ＶＣＯ３０５は、ＯｕｔＣｌｋの周波数を調整するために、デジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。例えば、デジタルワード１０３（例えば、２０２１−Ｎ）は、ＶＣＯセルのトランジスターを電源オン又はオフし、ＶＣＯセルを通じてプロパゲーション遅延を増加及び/又は減少させる。出力ＯｕｔＣｌｋは、ＦｂＣｌｋを生成するために分割器３０６によって周波数において分割される。
【００２９】
一つの実施例においては、ＶＣＯ３０５だけが、電圧供給ドループ検出器１０１からのデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。別の実施例においては、ＶＣＯ３０５とチャージポンプ３０３の両方が、電圧供給ドループ検出器１０１からのデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。他の実施例では、ＰＬＬ３０１の他のコンポーネントも、また、ＰＬＬループ特性を調整するためにデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。一つの実施例において、チャージポンプ３０３は、デジタルワード１０３（例えば、２０２１−Ｎ）を使用して、ＶＣＯ３０５によるＯｕｔＣｌｋの周波数における変動によって生じたフェイズエラーの累積を動的に管理する。ＰＬＬループをアンダーダンプ（ｕｎｄｅｒ  ｄａｍｐｅｄ）又はオーバーダンプ（ｏｖｅｒ  ｄａｍｐｅｄ）させることによるものである。
【００３０】
一つの実施例において、電圧供給ドループ検出器１０１が電源Ｖｃｃ上のドループを検出した場合、ドループ検出器１０１は、ドループ特性をサーモメーターコードで表すデジタルワード１０３を生成する。こうした実施例において、ＰＬＬ３０１は、デジタルワード１０３を受け取り、ドループに比例してＶＣＯ３０５の発振周波数を調整する（アンダーシュートに対しては遅くして、オーバーシュートに対しては早める）。ＯｕｔＣｌｋが、ドループにかかわらず平均周波数を維持できるようにである。一つの実施例において、チャージポンプ３０３は、また、デジタルコード１０３を受け取り、ＰＬＬシステムレスポンスを調整する。チャージポンプ３０３をより強くする（つまり、ｃｐｏｕｔからより多くの電流を供給するためにチャージポンプ３０３の中のより多くのトランジスターを電源オンする）、または、チャージポンプ３０３をより弱くする（つまり、ｃｐｏｕｔからより少ない電流を供給するためにチャージポンプ３０３の中のより多くのトランジスターを電源オフする）ことによって、ＶＣＯ３０５の発振周波数を早めたり／遅くすることにより生じる位相の累積エラーを動的に管理している。
【００３１】
図４は、本発明開示の一つの実施例に従った、チャージポンプ４００（例えば、３０３０）のハイレベルなアーキテクチャーを示しており、ＰＬＬループ特性を調整するためにドループ検出器の出力を使用している。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図４におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００３２】
一つの実施例において、チャージポンプ４００は、第１の電流源４０１、第２の電流源４０２、Ｕｐ水４０３、および、Ｄｎスイッチ４０４を含んでいる。一つの実施例において、第１の電流源４０１は、Ｕｐスイッチがクローズのときにノードｃｐｏｕｔ上に電流を供給する。一つの実施例において、第１の電流源４０１は、お互いに並列に接続されたトランジスターを含んでおり、デジタルワード２０２１−Ｎによってコントロールできる。例えば、それぞれのトランジスターは、デジタルワード２０２１−Ｎのうち一つのビットを受け取り、トランジスターのゲート端子をコントロールする。一つの実施例において、それぞれのトランジスターは、同一サイズのデジタルワード２０２１−Ｎによってコントロール可能である。
【００３３】
一つの実施例において、第２の電流源４０２は、Ｄｎスイッチがクローズのときにノードｃｐｏｕｔから電流を減少させる。一つの実施例において、第２の電流源４０２は、お互いに並列に接続されたトランジスターを含んでおり、デジタルワード２０２ｂ１−Ｎによってコントロールできる。ここで、２０２ｂ１−Ｎは、２０２１−Ｎの逆数である。例えば、それぞれのトランジスターは、デジタルワード２０２ｂ１−Ｎのうち一つのビットを受け取り、トランジスターのゲート端子をコントロールする。一つの実施例において、それぞれのトランジスターは、同一サイズのデジタルワード２０２ｂ１−Ｎによってコントロール可能である。一つの実施例において、デジタルワード２０２ｂ１−Ｎによってコントロール可能なそれぞれのトランジスターは、可変の電流ステップを提供するために異なるサイズである。
【００３４】
一つの実施例において、Ｖｃｃ上の電圧低下に応じて、チャージポンプ４００は、ＰＬＬシステムをアンダーダンプ（ｕｎｄｅｒ  ｄａｍｐ）させる。チャージポンプ４００をより強くする（つまり、ｃｐｏｕｔからより多くの電流を供給及び/又は減少させるために第１の電流源４０１及び第２の電流源４０２の中のより多くのトランジスターを電源オンする）ことによって、ＶＣＯ３０５の発振周波数の変化により生じる位相の累積エラーを動的に管理するためである。一つの実施例において、チャージポンプ４００は、ＰＬＬシステムをオーバーダンプさせる。チャージポンプ４００をより弱くする（つまり、ｃｐｏｕｔからより少ない電流を供給及び/又は減少させるために第１の電流源４０１及び第２の電流源４０２の中のより多くのトランジスターを電源オフする）ことによって、ＶＣＯ３０５の発振周波数の変化により生じる位相の累積エラーを動的に管理するためである。
【００３５】
図５は、本発明開示の一つの実施例に従った、電圧コントロールオシレーター（ＶＣＯ）５００（例えば、３０５）のハイレベルなアーキテクチャーを示しており、ＰＬＬの周波数を調整するためにドループ検出器の出力を使用している。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図５におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００３６】
一つの実施例において、ＶＣＯ５００は、複数のＶＣＯセル５０１−１から５０１−Ｍを含んでおり、ここで、「Ｍ」は２以上の整数である。一つの実施例において、それぞれのＶＣＯセル（例えば、５０１−１）は、バイアス電圧（例えば、ｐｂｉａｓ及び/又はｎｂｉａｓ）を受け取り、ＶＣＯセルのプロパゲーション遅延を設定する。この実施例において、ｐｂｉａｓは図３のＶｃｎｔｌと同一のものである。一つの実施例において、ｎｂｉａｓはリファレンスジェネレーター（図示なし）によって生成される。一つの実施例において、それぞれのＶＣＯセルは、差動セルである（つまり、差動入力「ｉｎ」及び「ｉｎｂ」を受け取り、差動出力「ｏｕｔｂ」及び「ｏｕｔ」を生成する。ここで、「ｉｎｂ」は「ｉｎ」の逆数であり、「ｏｕｔｂ」は「ｏｕｔ」の逆数である）。一つの実施例において、ＶＣＯセルの「ｏｕｔｂ」が、次のＶＣＯセルの「ｉｎ」端子において受け取られる。例えば、ＶＣＯ５０１−１の「ｏｕｔｂ」は、ＶＣＯ５０１−２の「ｉｎ」端子によって受け取られ、ＶＣＯ５０１−１の「ｏｕｔ」は、ＶＣＯ５０１−２の「ｉｎｂ」端子によって受け取られる。最後のＶＣＯセル５０１−Ｍの出力は、最初のＶＣＯセル５０１−１に対する入力としてフィードバックされ、リングオシレーターを形成している。一つの実施例において、それぞれのＶＣＯセルは、デジタルワード２０２１−Ｎを受け取り、Ｖｃｃに接続されているｐ型デバイスの抵抗を調整する。一つの実施例において、、それぞれのＶＣＯセルは、また、デジタル２０２１−Ｎを受け取り、それぞれのＶｃｃセルのｎ型電流源の強度を調整する
【００３７】
一つの実施例において、電圧供給ドループ検出器１０１が電源Ｖｃｃ上のドループ（アンダーシュート／オーバーシュート）を検出した場合、電圧供給ドループ検出器１０１は、ドループ特性をサーモメーターコードで表すデジタルワード１０３を生成する。こうした実施例において、デジタルワード２０２１−Ｎと２０２ｂ１−Ｎは、ＶＣＯ５００の発振周波数を早めるか又は遅くする。ＯｕｔＣｌｋが、ドループのアンダーシュート又はオーバーシュートにかかわらず平均周波数を維持できるようにである。
【００３８】
図６は、本発明開示の一つの実施例に従った、ＶＣＯセル６００（例えば、５０１−１）の回路であり、ＶＣＯセルの遅延を調整するためにドループ検出器の出力を使用している。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図６におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００３９】
一つの実施例において、ＶＣＯセル６００は差動セルであり、ｎ型トランジスターであるＭＮ１とＭＮ２による入力「ｉｎ」と「ｉｎｂ」をそれぞれに受け取る。一つの実施例において、ＶＣＯセル６００は、ｐ型デバイスであるＭＰ１とＭＰ２１−Ｎを含んでおり、それらは並列に供に接続されている。ここで、ＭＰ１は接続されたダイオードであり、ＭＰ２１−Ｎは調整可能な抵抗を伴う抵抗のように振る舞う。一つの実施例において、少なくとも一つのＭＰ２１−Ｎは、ｐｂｉａｓ（Ｖｃｎｔｌと同じもの）を介して電源オンされるように操作することができる。一方、他の抵抗は、電圧供給ドループ検出器２００からのデジタルワード２０２１−Ｎによってコントロールすることができる。一つの実施例において、ＶＣＯセル６００は、ｐ型デバイスであるＭＰ３とＭＰ４１−Ｎを含んでおり、それらは並列に供に接続されている。ここで、ＭＰ３は接続されたダイオードであり、ＭＰ４１−Ｎは調整可能な抵抗を伴う抵抗のように振る舞う。一つの実施例において、少なくとも一つのＭＰ４１−Ｎは、ｐｂｉａｓ（Ｖｃｎｔｌと同じもの）を介して常にオンである。一方、他の抵抗は、電圧供給ドループ検出器２００からのデジタルワード２０２１−Ｎによってコントロールすることができる。一つの実施例において、ＭＰ１とＭＰ２１−Ｎのドレイン端子は「ｏｕｔｂ」ノードを形成し、一方、ＭＰ３とＭＰ４１−Ｎのドレイン端子は「ｏｕｔ」ノードを形成する。ここで、「ｏｕｔｂ」上の信号は、「ｏｕｔ」上の信号の逆数である。
【００４０】
一つの実施例において、ＶＣＯセル６００は、調整可能なｎ型の電流源ＭＮ３１−Ｍを含んでおり、ここで「Ｍ」は２以上の整数である。一つの実施例において、デジタルワード２０２ｂ１−Ｎ、すなわち２０２１−Ｎの逆数であるもの、は電流源ＭＮ１−Ｍの強度を調整するために使用される。図６の右側には、ＭＮ３１−ＭとＭＮ２１−Ｍの典型的な実施例が示されている。
【００４１】
一つの実施例において、ＭＮ３１−Ｍは、複数のｎ型トランジスター、ＭＮ４、ＭＮ５、ＭＮ６、および、ＭＮ７１−Ｍを含んでおり、それらは並列に供に接続されている。一つの実施例において、ｎ型デバイスであるＭＮ４、ＭＮ５、および、ＭＮ６はｎｂｉａｓによってバイアスされている。一つの実施例において、ＭＮ７１−Ｍは、２０２１−Ｎによってコントロールされる。ＭＮ３１−Ｍの実施例は、ｎｂｉａｓによってバイアスされた３つの直列接続されたトランジスターを示しているが、一方で、あらゆる数の直列接続されたトランジスターが使用されてよい。ＭＮ７１−Ｍの位置も、また、抵抗のスタックに沿って調整されてよい。例えば、ＭＮ７１−Ｍは、図示されているようにスタックのボトムの代わりに、ＭＮ１とＭＮ２に接続されたスタックのトップにあってもよい。
【００４２】
一つの実施例において、、ＭＮ２１−Ｍは、複数のｐ型トランジスター、ＭＮ５１−Ｍ、ＭＮ６、ＭＮ７、および、ＭＮ８を含んでおり、それらは並列に供に接続されている。一つの実施例において、ｐ型デバイスであるＭＮ６、ＭＮ７、および、ＭＮ８はｐｂｉａｓ（Ｖｃｎｔｌと同じもの）によってバイアスされている。一つの実施例において、ＭＮ５１−Ｍは、２０２１−Ｎによってコントロールされる。ＭＮ２１−Ｍの実施例は、ｐｂｉａｓによってバイアスされた３つの直列接続されたトランジスターを示しているが、一方で、あらゆる数の直列接続されたトランジスターが使用されてよい。ＭＮ５１−Ｍの位置も、また、抵抗のスタックに沿って調整されてよい。例えば、ＭＮ５１−Ｍは、図示されているようにスタックのボトムの代わりに、ＭＮ１とＭＮ２に接続されたスタックのトップにあってもよい。
【００４３】
図７Ａは、本発明開示の一つの実施例に従って、デジタルＰＬＬ（ＤＰＬＬ）の周波数出力を適応的に調整し、周波数の変動によって生じるフェイズエラーの累積を動的に管理するためのドループ検出器を伴う回路７００である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図７Ａにおけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００４４】
一つの実施例において、ＤＰＬＬ７０１（例えば、１０２）は、、位相周波数検出器（ＰＦＤ）７０２、デジタルコントローラー７０３、デジタルフィルター７０４、デジタル制御オシレーター（ｄｉｇｉｔａｌｌｙ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ：ＤＣＯ）７０５、および、分割器７０６を含んでいる。実施例が不明瞭とならないように、ＤＰＬＬ７０１の全てのコンポーネントは示されていない。一つの実施例において、ＰＦＤ７０２は、分割器７０６からＲｅｆＣｌｋとフィードバッククロック（ＦｂＣｌｋ）を受け取り、アップ（Ｕｐ）とダウン（Ｄｎ）信号を生成する。信号は、ＦｂＣｌｋが、位相と周波数に関してＲｅｆＣｌｋの前であるか後ろであるかを示している。一つの実施例において、ＵｐとＤｎ信号は、デジタルコントローラー７０３によって受け取られる。デジタルコントローラーは、デジタルフィルター７０４に対するコントロールワードを生成する。一つの実施例において、デジタルコントローラー７０３は、有限状態機械である。一つの実施例において、デジタルフィルター７０４は、コントロールワードにおけるデジタルノイズをフィルターして、ＤＣＯ７０５のためのフィルターされたコードを生成する。
【００４５】
一つの実施例において、デジタルフィルター７０４は、また、電圧供給ドループ検出器１０１からデジタルワード２０２１−Ｎ（１０３と同じもの）を受け取る。一つの実施例において、デジタルワード２０２１−Ｎは、ＤＰＬＬループの特性を変更するようにフィルター係数を調整するために使用される。例えば、デジタルワード２０２１−Ｎは、ＤＰＰＬシステムをオーバーダンプ又はアンダーダンプにするために使用され、累積されたフェイズエラーを動的に管理する。
【００４６】
図７Ｂは、本発明開示の一つの実施例に従って、ＤＰＬＬ  ７００の周波数出力の変動によって生じるフェイズエラーの累積を動的に管理するためのドループ検出器を伴うデジタルフィルター７２０（例えば、７０４）である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図７Ｂにおけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００４７】
一つの実施例において、デジタルフィルター７２０は、比例係数であるαによって規定される第１ステージ７２１、積分係数であるβによって規定される第２ステージ７２２、第１加算器７２３、第２加算器７２４、および、シーケンシャルユニット７２５を含んでいる。一つの実施例において、αとβの両方はプログラム可能である。一つの実施例において、第１ステージと第２ステージは、デジタルコントローラー７０３からコントロール信号を受け取る。この実施例において、第１ステージと第２ステージは、また、デジタルワード１０３を受け取る。デジタルワードは、、第１（７２１）及び第２（７２２）ステージのαとβをプログラムするために、それぞれ使用される。
【００４８】
一つの実施例において、デジタルフィルター７２０の伝達関数は、以下のように表される。
α＋〔β／（１−Ｚ−１）〕
一つの実施例において、第１ステージ７２１の出力は、第１加算器７２３によって、第２加算器７２４の出力と一緒に加算され、信号ＯＵＴ（図７Ａにおける信号コードと同じもの）を生成する。一つの実施例において、第２加算器７２４は、第２ステージ７２２の出力を第２加算器７２４の出力の以前の値に加算する。一つの実施例において、ＲｅｆＣｌｋのサイクルごとに、第２加算器７２４の出力は、シーケンシャルユニット７２５（例えば、フリップフロップ）によってラッチされる。一つの実施例において、電圧供給ドループ検出器１０１がＶｃｃにおけるドループを検出した場合、デジタルフィルター７０３は、デジタルワード１０３に従ってαとβの係数の値を変更することによってＤＰＬＬ７０１のループバンド幅を調整する。
【００４９】
図７Ａを参照すると、一つの実施例において、ＤＣＯ７０５は、デジタルワード１０３（例えば、２０２１−Ｎ）を受け取り、ＯｕｔＣｌｋの周波数を調整する。例えば、デジタルワード１０３（例えば、２０２１−Ｎ）は、ＶＣＯセルのトランジスターを電源オン又はオフし、ＶＣＯセルを通じてプロパゲーション遅延を増加及び/又は減少させる。出力ＯｕｔＣｌｋは、ＦｂＣｌｋを生成するために分割器７０６によって周波数において分割される。一つの実施例においては、ＤＣＯ７０５だけが、電圧供給ドループ検出器１０１からのデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。別の実施例においては、ＤＣＯ７０５とデジタルフィルター７０４の両方が、電圧供給ドループ検出器１０１からのデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。他の実施例では、ＤＰＬＬ７０１の他のコンポーネントも、また、ＤＰＬＬループ特性を調整するためにデジタルワード１０３（例えば、２０２１−Ｎ）を受け取る。
【００５０】
一つの実施例において、電圧供給ドループ検出器１０１が電源Ｖｃｃ上のドループ（オーバーシュート／アンダーシュート）を検出した場合、電圧供給ドループ検出器１０１は、ドループ特性をサーモメーターコードで表すデジタルワード１０３を生成する。こうした実施例において、ＤＰＬＬ７０１は、デジタルワード１０３を受け取り、オーバーシュートの場合はＤＣＯ７０５の発振周波数を早め、そして、オーバーシュートが通常電圧に戻り始めるにつれて発振周波数を遅くする。ＯｕｔＣｌｋが、ドループの発生にかかわらず平均周波数を維持できるようにである。アンダーシュートの場合、ＤＰＬＬ７０１は、デジタルワード１０３を受け取り、ＤＣＯ７０５の発振周波数を遅くし、そして、アンダーシュートが通常電圧に戻り始めるにつれて発振周波数を遅くする。ＯｕｔＣｌｋが、ドループの発生にかかわらず平均周波数を維持できるようにである。
【００５１】
図８は、本発明開示の一つの実施例に従って、ＤＰＬＬの周波数を調整するためにドループ検出器の出力を使用する、ＤＣＯ８００（例えば、７０５）のハイレベルな回路である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図８におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００５２】
一つの実施例において、ＤＣＯ８００は、供に接続された複数のＤＣＯセル８０１−１から８０１−Ｍを含んでおりリングオシレーターを形成している。ここで、「Ｍ」は２以上の整数である。一つの実施例において、それぞれのＤＣＯセルは、反転セルであり、入力「ｉｎ」の反転である「ｏｕｔ」を出力する。最後のＤＣＯセル８０１−Ｍの出力は、最初のＤＣＯセル８０１−１の入力に接続されている。一つの実施例において、それぞれのＤＣＯセルは、デジタルワード２０２１−Ｎのビットを受け取り、ＤＣＯセルの遅延を調整する。一つの実施例において、それぞれのＤＣＯセルは、また、デジタル２０２ｂ１−Ｎの複数のビットを受け取り、ＤＣＯセルの遅延を調整する。ここで、デジタル２０２ｂ１−Ｎは、デジタル２０２１−Ｎの逆数である。
【００５３】
図９は、本発明開示の一つの実施例に従って、ＤＣＯセルの遅延を調整するためにドループ検出器の出力を使用する、ＤＣＯセル９００（例えば、８０１−１）の回路である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図９におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００５４】
一つの実施例において、ＤＣＯセル９００は、電源オンされるように動作可能なｐ型トランジスターであるＭＰ１を含んでいる。一つの実施例において、ＭＰ１は、複数のｐ型トランジスターであるＭＰ３１−Ｍに対して並列に接続されており、デジタルフィルター７０４からのＣｏｄｅ１−Ｍによってコントロール可能である。ここで、「Ｍ」は整数である。一つの実施例において、ＭＰ１は、また、複数のｐ型トランジスターであるＭＰ４１−Ｎに対して並列に接続されており、電圧供給ドループ検出器１０１からのデジタルワード２０２１−Ｎによってコントロール可能である。
【００５５】
一つの実施例において、ＤＣＯセル９００は、トランジスターＭＰ２とＭＮ２を有するインバーター（ｉｎｖｅｒｔｅｒ）を含んでおり、入力「ｉｎ」を受け取り、出力「ｏｕｔ」を生成する。ここで、「ｏｕｔ」は「ｉｎ」の逆数である。一つの実施例において、ＭＰ２はＭＰ１に接続されている。一つの実施例において、ＭＮ２は、電源オンされるように動作可能なＭＮ１に接続されている。一つの実施例において、ＭＰ１は、複数のｐ型トランジスターであるＭＰ３１−Ｍに対して並列に接続されており、デジタルフィルター７０４からのＣｏｄｅｂ１−Ｍによってコントロール可能である。ここで、Ｃｏｄｅｂ１−Ｍは、Ｃｏｄｅ１−Ｍの逆数である。一つの実施例において、ＭＰ１は、また、複数のｐ型トランジスターであるＭＰ４１−Ｎに対して並列に接続されており、電圧供給ドループ検出器１０１からのデジタルワード２０２ｂ１−Ｎによってコントロール可能である。
【００５６】
図１０は、本発明開示の一つの実施例に従って、電源のドループ又はオーバーシュートが生じた場合に、クロックジェネレーターの周波数を調整するためのデジタル適応ドループ検出器を伴うスマートデバイス、または、コンピューターシステム、または、ＳＯＣ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ）である。他のあらゆる図面におけるエレメントと同一の参照番号（又は名前）を有する図１０におけるエレメントは、記載されたものと類似するあらゆる方法でオペレーション又は機能し得ることに留意する。しかし、これに限定されるわけではない。
【００５７】
図１０は、モバイルデバイスの実施例に係るブロックダイヤグラムであり、フラットサーフェスのインターフェイスコネクターが使用され得る。一つの実施例において、コンピューターデバイス１６００は、モバイルコンピューターデバイスを表している。コンピュータータブレット、携帯電話又はスマートフォン、無線可能ｅ−リーダー、または、他の無線モバイル機器といったものである。一般的に、特定のコンポーネントが示されているだけで、そうしたデバイスの全てのコンポーネントがコンピューターデバイス１６００において示されてるわけではないことが理解されよう。
【００５８】
一つの実施例において、コンピューターデバイス１６００は、説明された実施例に従った、電圧供給ドループ検出器１０１とクロックジェネレーター１０２を伴う第１プロセッサ１６１０を含んでいる。コンピューターデバイス１６００の他のブロックも、また、電圧供給ドループ検出器１０１とクロックジェネレーター１０２を有してよい。本発明開示に係る種々の実施例は、また、１６７０の中に、無線インターフェイスといった、ネットワークインターフェイスを含んでいる。本システムの実施例が、例えば、携帯電話又はパーソナルデジタルアシスタントといった無線デバイスの中に包含されるようにである。
【００５９】
一つの実施例において、プロセッサ１６１０（および、プロセッサ１６９０）は、一つまたはそれ以上の物理的デバイスを含み得る。マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラー、プログラマブルロジックデバイス、または、他のプロセッサ手段といったものである。プロセッサ１６１０によって実行される処理オペレーションは、アプリケーション及び/又はデバイスファンクションが実施されるオペレーティングプラットフォーム又はオペレーティングシステムの実行を含んでいる。処理オペレーションは、人間ユーザー又は他のデバイスとのＩ／Ｏ（入力／出力）に関するオペレーション、電源管理に関するオペレーション、及び/又は、コンピューターデバイス１６００を別のデバイスに接続することに関するオペレーションを含んでいる。処理オペレーションは、また、オーディオＩ／Ｏ及び/又はディスプレイＩ／Ｏに関するオペレーションを含んでいる。
【００６０】
一つの実施例において、コンピューターデバイス１６００は、オーディオサブシステムを含んでいる。オーディオサブシステムは、コンピューターデバイスに対してオーディオ機能を提供することに関するハードウェア（例えば、オーディオハードウェアとオーディオ回路）及びソフトウェア（例えば、ドライバー、コード）コンポーネントを表している。オーディオ機能は、スピーカー及び/又はヘッドフォン出力を含み、マイクロフォン入力も同様に含み得る。こうした機能のためのデバイスは、コンピューターデバイス１６００の中に統合されてよいし、または、コンピューターデバイス１６００に接続されてよい。一つの実施例において、ユーザーは、プロセッサ１６１０によって受け取られ処理されるオーディオコマンドを提供することにより、コンピューターデバイス１６００とインタラクト（ｉｎｔｅｒａｃｔ）する。
【００６１】
ディスプレイサブシステム１６３０は、ハードウェア（例えば、ディスプレイ装置）及びソフトウェア（例えば、ドライバー）コンポーネントを表しており、ユーザーがコンピューターデバイス１６００とインタラクトするための視覚的及び/又は触覚的なディスプレイを提供する。ディスプレイサブシステム１６３０は、インターフェイス１６３２を含んでおり、ユーザーに対してディスプレイを提供するために使用される所定のスクリーンまたはハードウェアデバイスを有している。一つの実施例において、ディスプレイインターフェイス１６３２は、プロセッサ１６１０と分離したロジックを含んでおり、ディスプレイに関する少なくともいくつかの処理を実行する。一つの実施例において、ディスプレイサブシステム１６３０は、タッチスクリーン（または、タッチパッド）デバイスを含んでおり、ユーザーに対して出力と入力の両方を提供する。
【００６２】
Ｉ／Ｏコントローラー１６４０は、ユーザーとのインタラクションに関するハードウェアデバイス及びソフトウェアコンポーネントを表している。Ｉ／Ｏコントローラー１６４０は、オーディオサブシステム１６２０及び/又はディスプレイサブシステム１６３０の一部であるハードウェアを管理するように動作可能である。加えて、Ｉ／Ｏコントローラー１６４０は、追加のデバイスに対する接続ポイントを示している。追加のデバイスは、コンピューターデバイス１６００に接続され、ユーザーはそれを通じてシステムとインタラクトする。例えば、コンピューターデバイス１６００に接続され得るデバイスは、以下のものを含んでよい。マイクロフォンデバイス、スピーカー又はステレオシステム、ビデオシステム又は他のディスプレイデバイス、キーボード又はキーパッドデバイス、または、カードリーダーや他のデバイスといった所定のアプリケーションを使用するための他のＩ／Ｏデバイス、といったものである。
【００６３】
上述のように、Ｉ／Ｏコントローラー１６４０は、オーディオサブシステム１６２０及び/又はディスプレイサブシステム１６３０とインタラクトできる。例えば、マイクロフォン又は他のオーディオデバイスを通じた入力は、コンピューターデバイス１６００の一つまたはそれ以上のアプリケーション又はファイルに対する入力またはコマンドを提供できる。追加的に、その代わりに、または、ディスプレイ出力に加えて、オーディオ出力が提供され得る。別の実施例において、ディスプレイサブシステム１６３０がタッチスクリーンを含んでいる場合、ディスプレイデバイスは、また、入力デバイスとしても働き、少なくとも部分的にＩ／Ｏコントローラー１６４０によって管理され得る。コンピューターデバイス１６００上に追加のボタン又はスイッチがあってもよく、Ｉ／Ｏコントローラー１６４０によって管理されるＩ／Ｏファンクションを提供する。
【００６４】
一つの実施例において、Ｉ／Ｏコントローラー１６４０は、加速度計、カメラ、光センサー又は他の環境センサー、または、コンピューターデバイス１６００の中に含まれ得る他のハードウェアといったデバイスを管理する。入力は、直接的なユーザーとのインタラクションの一部であり、同様に、システムに対して環境的な入力を提供し、オペレーションに影響を与える（ノイズをフィルターすること、輝度検出のためにディスプレイを調整すること、カメラおためにフラッシュを適用すること、または他の特徴、といったことである）。
【００６５】
一つの実施例において、コンピューターデバイス１６００は、電源管理１６５０を含んでおり、バッテリー電力使用、バッテリー充電、電力消費削減オペレーションに関する機能を管理する。メモリーサブシステム１６６０は、コンピューターデバイス１６６０における情報を保管するためのメモリーデバイスを含んでいる。メモリーは、不揮発性（メモリーデバイスに対する電力が中断されても状態が変化しない）、及び/又は、不揮発性（メモリーデバイスに対する電力が中断されると状態が不確定となる）メモリーデバイスを含んでよい。メモリーサブシステム１６６０は、アプリケーションデータ、ユーザーデータ、音楽、写真、文書、または、他のデータ、同様に、コンピューターデバイス１６００のアプリケーション及びファンクションの実行に関するシステムデータ（長期でも一時的でも）を保管することができる。
【００６６】
実施例に係るエレメントは、また、コンピューターで実施可能なインストラクション（例えば、ここにおいて説明されたあらゆる他の処理を実施するためのインストラクション）を保管するためのマシンで読取り可能な媒体（例えば、メモリー１６００）としても提供される。マシンで読取り可能な媒体（例えば、メモリー１６００）は、これらに限定されるわけではないが、以下のものを含んでよい。フラッシュメモリー、光ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気又は光カード、位相変化メモリー（ＰＣＭ）、又は、電子的またはコンピューターで実行可能なインストラクションを保管するために好適な他のタイプのマシンで読取り可能な媒体、である。例えば、本発明開示に係る実施例は、コンピュータープログラム（例えば、ＢＩＯＳ）としてダウンロードされ得る。コミュニケーションリンク（例えば、モデモ又はネットワーク接続）を介したデータ信号によって、リモートコンピューター（例えば、サーバー）から要求元コンピューター（例えば、クライアント）に対して転送されてよい。
【００６７】
接続１６７０は、ハードウェアデバイス（例えば、無線及び/又は有線コネクターとコミュニケーションハードウェア）およびソフトウェアコンポーネント（例えば、ドライバー、プロトコルスタック）を含み、コンピューターデバイス１６００が外部デバイスとコミュニケーションできるようにする。コンピューターデバイス１６００は、分離したデバイスであってよく、ヘッドセット、プリンター、又は他のデバイスといったペリフェラルと同様に、他のコンピューターデバイス、無線アクセスポイント又は基地局、であってよい。
【００６８】
接続１６７０は、複数の異なるタイプの接続を含んでいる。一般化のために、コンピューターデバイス１６００は、携帯電話接続１６７２および無線接続１６７４を伴って示されている。携帯電話接続１６７２は、一般的に、無線キャリアによって提供される携帯電話ネットワーク接続を示している。ＧＳＭ（ｇｌｏｂａｌ  ｓｙｓｔｅｍ  ｆｏｒ  ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎ）又は変形又は派生のもの、ＣＤＭＡ（ｃｏｄｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅ  ａｃｃｅｓｓ）又は変形又は派生のもの、ＴＤＭ（ｔｉｍｅ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）又は変形又は派生のもの、または、他の携帯電話サービス規格といったものである。無線接続（または、無線インターフェイス）１６７４は、携帯電話ではない無線接続を示している。パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｎｅａｒ  Ｆｉｅｌｄ、等といったもの）、ローカルエリアネットワーク（Ｗｉ−Ｆｉといったもの）、及び/又は、ワイドエリアネットワーク（ＷｉＭＡＸといったもの）、または、他の無線コミュニケーションを含んでよい。
【００６９】
ペリフェラル接続１６８０は、ソフトウェアコンポーネント（例えば、ドライバー、プロトコルスタック）同様に、ハードウェアインターフェイス及びコネクターを含んでおり、ペリフェラル接続を作成する。コンピューターデバイス１６００は、他のコンピューターデバイスに対する周辺機器（１６８２に「対して（ｔｏ）」）でもあり、同様に、周辺機器を接続させる（１６８４「から（ｆｒｏｍ）」）こともできることが理解されよう。コンピューターデバイス１６００は、一般的に、他のコンピューターデバイスに接続するための「ドッキング（”ｄｏｃｋｉｎｇ”）」コネクターを有している。コンピューターデバイス１６００上のコンテンツを管理（例えば、ダウンロード及び/又はアップロード、変更、同期化）する目的のためである。加えて、ドッキングコネクターにより、コンピューターデバイス１６００は、所定のペリフェラルに接続することができる。コンピューターデバイス１６００は、例えば、オーディオビジュアル又は他のシステムに対するコンテンツ出力をコントロールすることができる。
【００７０】
独自のドッキングコネクター又は他の独自のドッキング接続ハードウェアに加えて、コンピューターデバイス１６００は、共通又は標準規格ベースのコネクターを介してペリフェラル接続１６８０を作成することができる。共通タイプは、ユニバーサルシリアルバス（ＵＳＢ）コネクター（あらゆる数の異なるハードウェアインターフェイスを含むことができるもの）、ディスプレイポート（ＤｉｓｐｌｙＰｏｒｔ）を含んでいる。ＤｉｓｐｌｙＰｏｒｔは、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）、Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  Ｍｌｔｉｍｅｄｉａ  Ｉｎｔｅｒｆａｃｅ（ＨＤＭＩ）、Ｆｉｒｅｗａｉｒｅ、または、他のタイプを含んでよい。
【００７１】
明細書における「実施例」、「一つの実施例」、「いくつかの実施例」、または、「他の実施例」に対する言及は、実施例に関して説明された所定の特徴、構成、または、特性は、少なくともいくつかの実施例に含まれるが、必ずしも全ての実施例に含まれることを要しないということを意味している。「実施例」、「一つの実施例」、または、「いくつかの実施例」という種々の表現は、必ずしもすべてが同一の実施例を参照しなくてもよい。明細書で、コンポーネント、特徴、構成、または、特性に、”ｍａｙ”、”ｍｉｇｈｔ”、または、”ｃｏｕｌｄ”が使用されている場合、その所定のコンポーネント、特徴、構成、または、特性が含まれることを要しない。明細書又は請求項が「一つの（”ａ”または”ａｎ”）」エレメントに言及する場合は、唯一のエレメントが存在することを意味するものではない。明細書又は請求項が「追加の」エレメントに言及する場合は、一つ以上の追加エレメントが存在することを排除するものではない。
【００７２】
さらに、所定の特徴、構成、または、特性は、一つまたはそれ以上の実施例において、あらゆる好適なやり方で組み合わせることができる。例えば、第１の実施例は第２の実施例と組み合わされてよく、あらゆるところで、所定の特徴、構成、または、特性は、お互いに排他的なものではない。
【００７３】
本発明開示は、所定の実施例に関して説明してきたが、前出の説明に照らせば、当業者にとって、そうした実施例の多くの代替、変形、および、バリエーションが明らかであろう。例えば、他のメモリーアーキテクチャー、例として、ダイナミックＤＡＭ（ＤＲＡＭ）が説明された実施例で使用される。本発明開示に係る実施例は、全てのこうした代替、変形、および、バリエーションを、添付の特許請求の範囲の中にあるものとして包含するように意図されたものである。
【００７４】
加えて、集積回路（ＩＣ）チップ、および、他のコンポーネントに対するよく知られた電源／グラウンド接続は、図面には示されていないことがある。説明または記載の簡素化のためであり、発明開示を不明瞭にしないためである。さらに、本発明が不明瞭となるのを避けるために、本発明に係る構成がブロックダイヤグラムの形式で示される。そして、そうしたブロック構成の実施例に関して規定する事実の観点で、本発明開示が実施されるプラットフォームに高く依存している（つまり、こうした各論は従来技術の範囲内のものである）。本発明開示の実施例を説明するために所定の詳細（例えば、回路）が明らかにされると、当業者にとって本発明開示が、こうした所定の詳細がなくても、または、その変形を用いて実施され得ることが明らかであろう。よって、記載は、本発明を限定する代わりに、説明のためのものであるとみなされるべきである。
【００７５】
以降の実施例は、さらなる実施例に適用される。実施例における細目は、一つまたはそれ以上の実施例においてどこにでも使用され得る。ここにおいて説明された装置に係る全ての任意の機能は、方法またはプロセスに関する実施においても、また、実施され得る。
【００７６】
例えば、一つの実施例において、集積回路（ＩＣ）は、電源ノードに接続された電圧ドループ検出器であり、前記電源ノード上の電圧低下を表すデジタルコードワードを生成する電圧ドループ検出器と；前記電源ノードに接続されたリングオシレーターを含むフェイズロックループ（ＰＬＬ）であり、前記リングオシレーターは、出力クロック信号を生成し、前記デジタルコードワードに従って前記出力クロック信号の周波数を調整するＰＬＬと、を含む。
【００７７】
一つの実施例において、前記ＰＬＬは、前記デジタルコードワードを受け取るように動作可能であるチャージポンプを含む。一つの実施例において、前記チャージポンプは、複数のトランジスターを含み、いくつかの前記トランジスターは前記デジタルコードワードによってコントロールすることができ、前記チャージポンプの出力の電流強度を調整する。一つの実施例において、前記ＰＬＬは、前記デジタルコードワードを受け取るように動作可能なデジタルフィルターを含んでいる。一つの実施例において、前記デジタルフィルターは、係数によって特徴付られ、いくつかは前記デジタルコードワードによって調整される。一つの実施例において、前記リングオシレーターは、電圧制御オシレーター（ＶＣＯ）である。一つの実施例において、前記ＶＣＯは、複数の遅延セルを含んでおり、それぞれのセルは、前記デジタルコードワードを受け取るトランジスターを含む。一つの実施例において、前記リングオシレーターは、デジタル制御オシレーター（ＤＣＯ）である。一つの実施例において、前記ＤＣＯは、複数の遅延セルを含んでおり、それぞれのセルは、前記デジタルコードワードを受け取るトランジスターを含む。一つの実施例において、前記電圧ドループ検出器は、アナログ−デジタルコンバータ（ＡＤＣ）を含む。
【００７８】
別の実施例において、装置は、電源と；前記電源ノードに接続された電圧ドループ検出器であり、前記電源ノード上の電圧低下を表すデジタルコードワードを生成する電圧ドループ検出器と；前記ドループ検出器と前記電源ノードに接続されたフェイズロックループ（ＰＬＬ）であり、前記ＰＬＬは前記ドループ検出器からの前記デジタルコードワードに従って特性を調整するＰＬＬと、を含む。
【００７９】
一つの実施例において、前記ＰＬＬは、セルフバイアスＰＬＬ；デジタルＰＬＬ；もしくはＬＣＰＬＬ、のうち、少なくとも一つである。一つの実施例において、前記ＰＬＬは、前記電源ノードに接続されたリングオシレーターを含み、前記リングオシレーターは、前記デジタル出力を受け取る。一つの実施例において、前記ＰＬＬは、前記電源ノードに接続されたチャージポンプを含み、前記チャージポンプは、前記デジタル出力を受け取る。一つの実施例において、前記ＰＬＬは、前記デジタル出力を受け取るデジタルフィルターを含む。
【００８０】
別の実施例において、システムは、メモリーと；前記メモリーに接続されたプロセッサを含んでいる。前記プロセッサは、電源供給ノードに接続された電圧供給ドループ検出器であり、電源供給ノード上の電圧低下を表すデジタルコードを生成する電圧供給ドループ検出器と；電源供給ノードに接続されたリングオシレーターを含むＰＬＬであり、リンクオシレーターは、出力クロック信号を生成し、デジタルコードワードに従って出力クロック信号を調整するように動作可能なＰＬＬを含んでいる。システムは、さらに、；前記プロセッサが、他のデバイスとコミュニケーションできるようにする無線インターフェイスと；ディスプレイユニットと、を含む。
【００８１】
一つの実施例において、前記プロセッサは、複数のプロセッサコアを有するマルチコアプロセッサであり、それぞれのプロセッサコアは、電圧ドループ検出器を含む。一つの実施例において、ＰＬＬは、デジタルコードワードを受け取るように動作可能なチャージポンプを含む。一つの実施例において、ＰＬＬは、デジタルコードワードを受け取るように動作可能なデジタルフィルターを含む。一つの実施例において、電圧供給ドループ検出器は、ＡＤＣを含んでいる。
【００８２】
要約が提供され、読者は技術的開示の趣旨と要点を確かめることができる。要約は、それが特許請求の範囲又は意味を限定するようには使用されないことの理解をもって提出されている。以降の請求項は、これにより、詳細な説明の中に包含されている。独立した請求項のそれぞれは、分離した実施例である。
【符号の説明】
【００８３】
１００  プロセッサ
１０１  電圧供給ドループ検出器
１０２  クロックジェネレーター
３０３  チャージポンプ
３０４  ループフィルター
３０６  分割器
７０３  デジタルコントローラー
７０４  デジタルフィルター
７０６  分割器
１６１０  プロセッサ１
１６２０  オーディオサブシステム
１６３０  ディスプレイサブシステム
１６３２  ディスプレイインターフェイス
１６４０  Ｉ／Ｏコントローラー
１６５０  電源管理
１６６０  メモリーサブシステム
１６７０  接続
１６７２  携帯電話
１６７４  無線
１６８０  ペリフェラル接続
１６９０  プロセッサ２
【図１】
2014176090.tif 000003
【図２】
2014176090.tif 000004
【図３】
2014176090.tif 000005
【図４】
2014176090.tif 000006
【図５】
2014176090.tif 000007
【図６】
2014176090.tif 000008
【図７Ａ】
2014176090.tif 000009
【図７Ｂ】
2014176090.tif 000010
【図８】
2014176090.tif 000011
【図９】
2014176090.tif 000012
【図１０】
2014176090.tif 000013