(57)【要約】【課題】寿命信頼性を向上し得る、強誘電体薄膜の製造方法を提供する。【解決手段】（ＰｂxＬａy）（ＺｒzＴｉ(1-z)）Ｏ3（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物に、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物がある一定の割合で混合した混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法である。この薄膜は２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たす。【選択図】図１
2014157822.tif 000002
【特許請求の範囲】
【請求項１】
一般式：（ＰｂxＬａy）（ＺｒzＴｉ(1-z)）Ｏ3（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物Ａに、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物Ｂが混合した、金属酸化物Ｂと複合金属酸化物Ａとのモル比Ｂ／Ａが０≦Ｂ／Ａ＜０．１である混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法において、
２〜２３層の焼成層を積層して構成され、
前記焼成層の厚さｔが４５〜５００ｎｍであり、
前記焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、
前記焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たす
ことを特徴とする強誘電体薄膜の製造方法。
【請求項２】
請求項１記載の方法により製造された強誘電体薄膜を用いた薄膜キャパシタ。
【請求項３】
請求項１記載の方法により製造された強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品。
【請求項４】
請求項１記載の方法により製造された１００ＭＨｚ以上の周波数帯域に対応した、強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寿命信頼性を向上し得る、強誘電体薄膜の製造方法に関するものである。
【背景技術】
【０００２】
近年、電子デバイスサイズの更なる縮小化の要求から、強誘電体薄膜をキャパシタや圧電素子として用いた開発が盛んである。
【０００３】
ジルコン酸チタン酸鉛（ＰＺＴ）はペロブスカイト構造を有し、優れた誘電特性を示す強誘電体である。このＰＺＴを誘電体薄膜材料とした薄膜キャパシタを得るためには、成膜プロセスが安価であり、基板面内で均一な膜組成が得られるため、ゾルゲル液を用いたＣＳＤ（chemical solution deposition）法が注目されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３５５９６号公報（段落［０００７］〜段落［００１１］）
【特許文献２】特開２００９−１７０６９５号公報（段落［００１５］〜段落［００２７］）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在までに、ＰＺＴにＬａやＮｂ等の元素を添加することで寿命特性が改善できることが知られているが、膜組織の影響に関する知見は不十分であった（例えば、特許文献１，２参照。）。
【０００６】
本発明の目的は、寿命信頼性を向上し得る、強誘電体薄膜の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者らは、ＰＴ系、ＰＺＴ系又はＰＬＺＴ系の強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性に関して鋭意検討した結果、強誘電体薄膜の膜組織に着目し、薄膜の微細組織を制御した構造を取ることで、寿命信頼性を向上し得ることを見出し、本発明を完成させた。
【０００８】
本発明の第１の観点は、一般式：（ＰｂxＬａy）（ＺｒzＴｉ(1-z)）Ｏ3（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物Ａに、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物Ｂが混合した、金属酸化物Ｂと複合金属酸化物Ａとのモル比Ｂ／Ａが０≦Ｂ／Ａ＜０．１である混合複合金属酸化物の形態をとる強誘電体薄膜の製造方法において、２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たすことを特徴とする。
【０００９】
本発明の第２の観点は、第１の観点に基づく方法により製造された強誘電体薄膜を用いた薄膜キャパシタである。
【００１０】
本発明の第３の観点は、第１の観点に基づく方法により製造された強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅ）、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品である。
【００１１】
本発明の第４の観点は、第１の観点に基づく方法で製造された１００ＭＨｚ以上の周波数帯域に対応した、強誘電体薄膜を有する薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品である。
【発明の効果】
【００１２】
本発明の方法により製造されたＰＴ系、ＰＺＴ系又はＰＬＺＴ系の強誘電体薄膜は、２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たすような構成とし、各焼成層中に存在する結晶粒の粒径を従来のＣＳＤ法により作製する薄膜に存在する結晶粒の粒径よりも大きくし、かつ複数の焼成層を積層することによって膜内に界面を導入することで、膜内に導入した界面が酸素欠陥の移動度を抑制するトラップとしての役割を果たし、酸素欠陥の移動度低下に伴う最大値の遅延現象を生じさせる。結果として、この強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の強誘電体薄膜の製造工程を示す図である。
【図２】実施例及び比較例で作製した薄膜キャパシタ構造を示す図である。
【発明を実施するための形態】
【００１４】
次に本発明を実施するための形態を説明する。
【００１５】
本発明の方法により製造された強誘電体薄膜は、一般式：（ＰｂxＬａy）（ＺｒzＴｉ(1-z)）Ｏ3（式中、０．９＜ｘ＜１．３、０≦ｙ＜０．１、０≦ｚ＜０．９）で示される複合金属酸化物Ａに、Ｂｉ、Ｓｉ、Ｐｂ、Ｇｅ、Ｓｎ、Ａｌ、Ｇａ、Ｉｎ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｙ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｚｎ、Ｃｄ、Ｌｉ、Ｎａ、Ｋ、Ｐ、Ｂ、Ｃｅ、Ｎｄ、Ｓｍ及びＣｓからなる群より選ばれた１種或いは２種以上の元素から構成される金属酸化物Ｂが混合した、金属酸化物Ｂと複合金属酸化物Ａとのモル比Ｂ／Ａが０≦Ｂ／Ａ＜０．１である混合複合金属酸化物Ｃの形態をとるＰＴ系、ＰＺＴ系又はＰＬＺＴ系の強誘電体薄膜である。そして、本発明のＰＴ系、ＰＺＴ系又はＰＬＺＴ系の強誘電体薄膜は、２〜２３層の焼成層を積層して構成され、焼成層の厚さｔが４５〜５００ｎｍであり、焼成層中に存在する結晶粒の定方向最大径の平均ｘが２００〜５０００ｎｍであり、焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たすことを特徴とする。
【００１６】
このように各焼成層中に存在する結晶粒の粒径を従来のＣＳＤ法により作製する薄膜に存在する結晶粒の粒径よりも大きくし、かつ複数の焼成層を積層することによって膜内に界面を導入することで、膜内に導入した界面が酸素欠陥の移動度を抑制するトラップとしての役割を果たし、酸素欠陥の移動度低下に伴う最大値の遅延現象を生じさせる。結果として、この強誘電体薄膜を用いた薄膜キャパシタにおける寿命信頼性を向上することができる。
【００１７】
焼成層の層数を２〜２３層としたのは、下限値未満では膜内に界面が導入されないため、寿命信頼性を向上することができず、上限値を越えると作製に時間がかかるからである。このうち、焼成層の層数は２〜６層が好ましく、２〜３層が最も好ましい。
【００１８】
また焼成層の厚さｔを４５〜５００ｎｍとしたのは、下限値未満では均一な連続膜が得にくく、上限値を越えるとクラックを生じるからである。このうち、厚さｔは４５〜１３５ｎｍが好ましく、９０ｎｍが最も好ましい。
【００１９】
また焼成層中に存在する結晶粒の定方向最大径の平均ｘを２００〜５０００ｎｍとしたのは、平均ｘが下限値未満では、膜内の粒界数が比較的多いため、複数の焼成層を積層することによって膜内に界面を導入することによる界面増加の寄与が小さいからであり、平均ｘが上限値を越えると均一な膜の作製が難しくなるからである。このうち、平均ｘは２００〜６００ｎｍが好ましい。なお、焼成層中に存在する結晶粒の定方向最大径の平均ｘは、焼成層表面を走査型電子顕微鏡（Scanning Electron Microscope；以下、ＳＥＭという。）により撮影し、撮影したＳＥＭ像の任意の結晶粒子１００個に対して、結晶粒子径を定方向最大径（Krummbein径）にて測定し、その平均を算出することにより求められる値である。
【００２０】
更に焼成層のいずれにおいても１．５ｔ＜ｘ＜２３ｔの関係を満たすこととしたのは、下限値未満では界面増加の寄与が小さく、寿命信頼性が向上しないためであり、上限値を越えると均一な膜の作製が難しくなるからである。このうち、１．５ｔ＜ｘ＜１４ｔの関係を満たすことが好ましく、１．５ｔ＜ｘ＜１２ｔの関係を満たすことがより好ましく、２ｔ＜ｘ＜６ｔの関係を満たすことが最も好ましい。
【００２１】
本発明の強誘電体薄膜は、ゾルゲル液を用いたＣＳＤ法により作製される。従来のゾルゲル液を用いたＣＳＤ法による強誘電体薄膜の製造方法では、塗布から乾燥・仮焼までの工程を繰り返して、焼成後の厚さが所望の範囲内のゲル膜を形成してから、一括で焼成することにより製造していた。この製造方法によって得られる薄膜の膜中に存在する結晶粒の定方向最大径の平均ｘは２０〜１００ｎｍ程度であり、結晶粒径を小さく緻密にした薄膜を作製することで、膜質の面内ばらつきを抑えることができると考えられてきた。
【００２２】
一方、本発明の強誘電体薄膜の製造方法は、従来の製造方法のように、塗布から乾燥・仮焼までの工程を繰り返して、焼成後の厚さが所望の範囲内のゲル膜を形成してから、一括で焼成して強誘電体薄膜を製造するのではなく、ある特定の厚さのゲル膜を形成し、このゲル膜を焼成して焼成層を形成する工程を複数回繰り返すことによって、厚さが所望の範囲内の強誘電体薄膜を製造する。
【００２３】
具体的には、図１に示すように、先ず、基板上に上記ゾルゲル液をスピンコーターなどを用いて塗布し、これを室温〜４５０℃で乾燥・仮焼することで、ゲル膜を得る。次いで、この塗布から乾燥・仮焼までの工程を、焼成後の厚さがある特定の厚さのゲル膜が得られるまで繰り返す。次に、乾燥・仮焼温度よりも高い４５０〜８００℃で焼成することで焼成層を得る。そして、この塗布から焼成までの工程を、目的の層数の焼成層が得られるまで繰り返すことで、厚さが所望の範囲内の強誘電体薄膜を製造する。
【００２４】
上記製造方法によって、各焼成層中に存在する粒径を大きくし、かつ複数の焼成層を積層することによって膜内に界面が導入された強誘電体薄膜が得られる。
【００２５】
なお、一度に焼成するゲル膜の厚さによっては焼成層中に存在する結晶粒の定方向最大径の平均ｘが小さくなる場合があるので、この場合には、結晶核生成抑制剤を添加したゾルゲル液を使用することで、焼成層中に存在する結晶粒を大きくする。このように、ゾルゲル液への結晶核生成抑制剤の添加によって、得られる強誘電体薄膜の焼成層中に存在する結晶粒の大きさを制御することができる。結晶核生成抑制剤は、混合複合金属酸化物Ｃを構成するための原料と結晶核生成抑制剤Ｄにおいて、ＤとＣとのモル比Ｄ／Ｃで１≦Ｄ／Ｃ≦１０、好ましくは３≦Ｄ／Ｃ≦５となる割合で添加する。下限値未満の割合では結晶核生成抑制剤による効果が小さく、上限値を越えると膜質が不均一になる。結晶核生成抑制剤としては、２−エチルヘキサン酸、２−エチルペンタン酸、２−エチルブタン酸などが挙げられる。
【００２６】
このようにして形成された本発明の強誘電体薄膜は、従来の強誘電体薄膜よりも寿命信頼性を向上したものとなり、また、キャパシタとしての基本的特性に優れ、高容量密度の薄膜キャパシタ用途に好適である。また、本発明の方法により製造された強誘電体薄膜は、ＩＰＤとしての基本的特性にも優れる。
【００２７】
また、本発明の方法により製造された強誘電体薄膜は、薄膜コンデンサ、キャパシタ、ＩＰＤ、ＤＲＡＭメモリ用コンデンサ、積層コンデンサ、トランジスタのゲート絶縁体、不揮発性メモリ、焦電型赤外線検出素子、圧電素子、電気光学素子、アクチュエータ、共振子、超音波モータ、又はＬＣノイズフィルタ素子の複合電子部品における構成材料として使用することができる。このうち特に１００ＭＨｚ以上の周波数帯域に対応したものに使用することもできる。
【実施例】
【００２８】
次に本発明の実施例を比較例とともに詳しく説明する。
【００２９】
＜実施例１〜１２、比較例１〜７＞
先ず、Ｐｂ原料として酢酸鉛を、Ｌａ原料として酢酸ランタンを、Ｚｒ原料としてテトラノルマルブトキシジルコニウムを、Ｔｉ原料としてテトライソプロポキシチタンを、Ｓｉ原料としてテトラエトキシシランをそれぞれ用意した。また溶媒には１−ブタノールを用いた。そして、金属組成比をＰｂ：Ｚｒ：Ｔｉ＝１１０：５２：４８に調整したＰＺＴゾルゲル液、金属組成比をＰｂ：Ｌａ：Ｚｒ：Ｔｉ＝１１０：３：５２：４８に調整したＰＬＺＴゾルゲル液、Ｐｂ：Ｚｒ：Ｔｉ：Ｓｉ＝１１０：５２：４８：０．５〜５に調整したＰＺＴにＳｉをドープしたゾルゲル液をそれぞれ合成した。また、有機物として、２−エチルヘキサン酸、コハク酸ジメチルを用意し、ＰＺＴゾルゲル液に一定の割合で添加した。
【００３０】
次いで、上記合成したゾルゲル液を用いてＣＳＤ法により、シリコン基板上にＭＩＭ（metal-insulator-metal）薄膜キャパシタを作製した。
【００３１】
具体的には、図１に示すように、スピンコーターを用いてＰｔ／ＴｉＯ2／ＳｉＯ2／Ｓｉ基板上に上記ゾルゲル液を塗布し、これをホットプレート上にて３５０℃で５分間保持して乾燥・仮焼し、ゲル膜を得た。この塗布から乾燥・仮焼までの工程を、目的の膜厚のゲル膜が得られるまで繰り返した後、急速昇温加熱炉により、酸素雰囲気中、１０℃／分の昇温速度で７００℃まで加熱し、７００℃で１分間保持して焼成することで焼成層を得た。そして、この塗布から焼成までの工程を、目的の層数の焼成層が得られるまで繰り返し、以下の表１〜表３にそれぞれ示す構成の強誘電体薄膜を得た。なお、比較例５における焼成層の層厚ｔは、３層の焼成層の下段層、中段層、上段層の順で示している。得られた強誘電体薄膜をＳＥＭにより撮影し、撮影したＳＥＭ像の任意の結晶粒子１００個に対して、結晶粒子径を定方向最大径（Krummbein径）にて測定し、その平均を算出することにより、焼成層中に存在する結晶粒の定方向最大径の平均ｘを求めた。
【００３２】
次に、得られた強誘電体薄膜の上に、ドット状（面積：３．５×１０-2ｍｍ2）の白金薄膜をスパッタリング法にて成膜し上部Ｐｔ電極を形成して同一基板上に複数のキャパシタ構造を形成した後、酸素雰囲気中７００℃で１分間再加熱を行った。得られたキャパシタ構造を図２に示す。なお、図２中の符号１０はＳｉ基板、符号１１はＳｉＯ2層、符号１２はＴｉＯ2層、符号１３は下部Ｐｔ電極、負号１４は焼成層、符号１５は強誘電体薄膜、符号１６は上部Ｐｔ電極である。
【００３３】
＜比較試験及び評価＞
実施例１〜１２及び比較例１〜７で得られた薄膜キャパシタについての寿命特性評価は、通常使用される条件よりも高負荷（高温・高電圧）な環境下に晒した加速試験（ＨＡＬＴ：highly-accelerated life testing）により行った。
【００３４】
薄膜キャパシタの上部Ｐｔ電極と下部Ｐｔ電極とを電気的に接続し、薄膜キャパシタを１２５〜２０５℃まで加熱した状態で１０〜２０Ｖの電圧を印加し、電圧印加時間と各キャパシタに流れるリーク電流値を計測した。時間が経過するとキャパシタ劣化に伴う絶縁破壊が生じ、リーク電流が急激に増大する様子が確認されるため、この測定データから各キャパシタが絶縁破壊に至るまでの時間を読み取った（ＴＤＤＢ（time-dependent dielectric breakdown、経時絶縁破壊）評価）。具体的には、リーク電流値が１００μＡを超えた時点で絶縁破壊が起きたと見なし、複数の絶縁破壊時間データに対してＷｅｉｂｕｌｌ分布解析による統計処理を行い、キャパシタ全数の６３．２％が絶縁破壊した時間を平均破壊時間（mean time to failure；以下、ＭＴＦという。）とした。
【００３５】
バルクのキャパシタについては、次の経験式（１）が知られている。
【００３６】
【数１】
2014157822.tif 000003
【００３７】
ここでｔはＭＴＦ、Ｔは試験温度、Ｖは直流印加電圧、Ｅaは活性化エネルギー、Ｎは電圧加速係数、ｋBはボルツマン定数であり、添え字の１，２は温度や印加電圧に対する任意の条件を表す。上記式（１）から、キャパシタの寿命時間には温度Ｔと印加電圧Ｖが影響することが判る。今回、上記の関係式を薄膜キャパシタに適用した。上記式（１）において電圧Ｖを一定（Ｖ1＝Ｖ2）にすると、
【００３８】
【数２】
2014157822.tif 000004
【００３９】
となり（ここでＫVは温度に対する定数）、温度の逆数とＭＴＦの対数表示とは線型関係となる。これを用いて、温度に対する加速因子である活性化エネルギーＥaを見積もることができる。同様にして、上記式（１）において温度Ｔを一定（Ｔ1＝Ｔ2）にすると、
【００４０】
【数３】
2014157822.tif 000005
【００４１】
となり（ここでＫTは印加電圧に対する定数）、電圧に対する加速因子である電圧加速係数Ｎを見積もることができる。この二つの加速因子Ｅa、Ｎの値を使って、８５℃まで加熱して５Ｖの電圧を印加した状態でのＭＴＦを外挿し、この値を予測寿命と見積もった。得られた結果を次の表１〜表３にそれぞれ示す。
【００４２】
【表１】
2014157822.tif 000006
【００４３】
なお、結晶粒子径の測定用ＳＥＭにはHitachi Science System社製S-4300SE（分解能１．５ｎｍ）を用い、加速電圧１５ｋＶ、倍率５万倍で観察した。また、膜厚及び層厚の測定には同機種のＳＥＭ（Hitachi Science System社製S-4300SE（分解能１．５ｎｍ））を用い、加速電圧１５ｋＶ、倍率１０万倍で観察した。
【００４４】
表１から明らかなように、ゾルゲル液にコハク酸ジメチルを添加した比較例１では、コハク酸ジメチルが結晶核生成促進剤としての機能を有するために、焼成層中に存在する結晶粒が成長せず、予測寿命も短い結果となった。また、従来のＣＳＤ法による製造方法である、焼成層を１層で構成した比較例２は、焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が５０ｎｍと成長せず、予測寿命も短い結果となった。また、ゾルゲル液に２−エチルヘキサン酸を添加し、焼成層を１層で構成した比較例３では、２−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が３００ｎｍと成長していたが、極めて短い予測寿命となった。これは図示しないが初期リーク値が極めて高かったことによるものと推察される。
【００４５】
一方、実施例１〜３では、上記従来のＣＳＤ法による製造方法で得られる比較例２に比べて予測寿命が長く、特にｘ／ｔ比が４〜５程度の実施例１，２では１００年を大きく越える長い予測寿命が得られた。また実施例１〜３の結果から、２−エチルヘキサン酸を添加すると、添加割合に応じて焼成層中に存在する結晶粒が大きくなることが確認された。しかし焼成層中に存在する結晶粒が大きい実施例３では予測寿命が１００年未満となり、焼成層中に存在する結晶粒には予測寿命の向上に寄与し得る適切な範囲があることが推察される。
【００４６】
また、比較例４では焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が５０ｎｍと成長せず、予測寿命も短い結果となった。一方、２−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が３００ｎｍ、６００ｎｍと大きく成長した実施例４，５では、上記従来のＣＳＤ法による製造方法で得られる比較例２の予測寿命よりも長い結果が得られた。
【００４７】
更に、比較例５では焼成時の膜厚が厚すぎたためか、焼成層中に存在する結晶粒が５０ｎｍと成長せず、予測寿命も上記従来のＣＳＤ法による製造方法で得られる比較例２と同程度の結果となった。一方、焼成層の層数が多い実施例６では、上記従来のＣＳＤ法による製造方法で得られる比較例２の予測寿命よりも長い結果が得られた。また１層あたりの層厚が厚い実施例７では、２−エチルヘキサン酸の添加による効果によって焼成層中に存在する結晶粒が８００ｎｍと大きく成長しており、上記従来のＣＳＤ法による製造方法で得られる比較例２の予測寿命よりも長い結果が得られた。
【００４８】
【表２】
2014157822.tif 000007
【００４９】
また、表２から明らかなように、ＰＬＺＴ薄膜を用いた実施例８及び比較例６に関しては、焼成層を１層で構成した比較例６では、焼成層を３層で構成した実施例８に比べ予測寿命が低い結果となった。
【００５０】
【表３】
2014157822.tif 000008
【００５１】
また、表３から明らかなように、ＰＺＴにＳｉをドープした薄膜を用いた実施例９〜１２及び比較例７に関しては、焼成層を１層で構成した比較例７では、焼成層を３層で構成した実施例９〜１２に比べ予測寿命が低い結果となった。
【００５２】
なお、実施例９〜１２及び比較例７のＰＺＴにＳｉをドープした薄膜は、実施例１〜７及び比較例１〜５のＰＺＴ薄膜、実施例８及び比較例６のＰＬＺＴ薄膜に比べ、膜厚、焼成層など同一条件であれば、予測寿命が長いことが確認された。
【産業上の利用可能性】
【００５３】
本発明の方法により製造された強誘電体薄膜は、薄膜キャパシタに限らず、圧電素子等に利用できる。
【符号の説明】
【００５４】
１０  Ｓｉ基板
１１  ＳｉＯ2層
１２  ＴｉＯ2層
１３  下部Ｐｔ電極
１４  焼成層
１５  強誘電体薄膜
１６  上部Ｐｔ電極
【図１】
2014157822.tif 000009
【図２】
2014157822.tif 000010