(57)【要約】【課題】画素間の分離に有利な技術を提供する。【解決手段】固体撮像装置の製造方法、半導体基板の上にゲート絶縁膜を介して第１転送ゲート１０５ａおよび第２転送ゲート１０５ｂを形成する工程と、第１開口ＯＰ１および第２開口ＯＰ２が壁部ＷＰを挟んで配置されたレジストパターン１０８を形成する工程と、第１開口ＯＰ１および第２開口ＯＰ２を通して半導体基板にイオンを注入して第１電荷蓄積領域１０６ａおよび第２電荷蓄積領域１０６ｂを形成する電荷蓄積領域形成工程とを含む。該電荷蓄積領域形成工程は、第１転送ゲート１０５ａの下方にイオンが注入されるように半導体基板にイオンを注入する工程と、第２転送ゲート１０５ｂの下方にイオンが注入されるように半導体基板にイオンを注入する工程とを含む。【選択図】図４
2014063774.tif 000002
【特許請求の範囲】
【請求項１】
第１電荷蓄積領域と、第２電荷蓄積領域と、前記第１電荷蓄積領域の電荷を転送するための第１転送ゲートと、前記第２電荷蓄積領域の電荷を転送するための第２転送ゲートとを有する固体撮像装置の製造方法であって、
半導体基板の上にゲート絶縁膜を介して前記第１転送ゲートおよび前記第２転送ゲートを形成する転送ゲート形成工程と、
前記第１転送ゲートおよび前記第２転送ゲートが形成された前記半導体基板の上に、前記第１電荷蓄積領域を形成すべき領域にイオンを注入するための第１開口および前記第２電荷蓄積領域を形成すべき領域にイオンを注入するための第２開口が壁部を挟んで配置されたレジストパターンを形成するレジストパターン形成工程と、
前記第１開口および前記第２開口を通して前記半導体基板にイオンを注入して前記第１電荷蓄積領域および前記第２電荷蓄積領域を形成する電荷蓄積領域形成工程と、を含み、
前記電荷蓄積領域形成工程は、前記第１転送ゲートの下方にイオンが注入されるように前記半導体基板にイオンを注入する第１注入工程と、前記第２転送ゲートの下方にイオンが注入されるように前記半導体基板にイオンを注入する第２注入工程と、を含む、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記電荷蓄積領域形成工程は、前記第１注入工程および前記第２注入工程でイオンが注入される領域よりも深い領域にイオンを注入する第３注入工程を更に含み、
前記第３注入工程におけるイオン注入方向の前記半導体基板の表面の法線に対する角度は、前記第１注入工程および前記第２注入工程におけるイオン注入方向の前記法線に対する角度より小さい、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記第１電荷蓄積領域が形成される領域の上に前記第１電荷蓄積領域の導電型とは逆の導電型の第１表面層を形成し、前記第２電荷蓄積領域が形成される領域の上に前記第２電荷蓄積領域の導電型とは逆の導電型の第２表面層を形成する表面層形成工程を更に含む、
ことを特徴とする請求項１又は２に記載の固体撮像装置の製造方法。
【請求項４】
前記表面層形成工程では、前記第１表面層を形成する工程と前記第２表面層を形成する工程とを別々に実施する、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項５】
前記半導体基板の表面の法線方向から見た平面視において、前記第１表面層が前記第１転送ゲートの前記第１表面層の側の側面から離隔していて、前記第２表面層が前記第２転送ゲートの前記第２表面層の側の側面から離隔している、
ことを特徴とする請求項４に記載の固体撮像装置の製造方法。
【請求項６】
前記表面層形成工程では、前記第１表面層と前記第２表面層とが相互に接続されるように前記第１表面層および前記第２表面層を形成する、
ことを特徴とする請求項３乃至５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項７】
前記半導体基板の表面の法線方向から見た平面視において、前記第１電荷蓄積領域と前記第２電荷蓄積領域との間の領域を基準に、第１方向に前記第１電荷蓄積領域および前記第１転送ゲートが配置され、前記第１方向とは反対方向である第２方向に前記第２電荷蓄積領域および前記第２転送ゲートが配置されている、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置の製造方法。
【請求項８】
前記第１電荷蓄積領域および前記第２電荷蓄積領域に対して共通のマイクロレンズを形成する工程を更に含む、
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置の製造方法。
【請求項９】
前記第１電荷蓄積領域と前記第２電荷蓄積領域との間隔が０．３μｍ〜０．６μｍの範囲内である、
ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１０】
第１電荷蓄積領域と、第２電荷蓄積領域と、前記第１電荷蓄積領域の電荷を転送するための第１転送ゲートと、前記第２電荷蓄積領域の電荷を転送するための第２転送ゲートとを有する固体撮像装置であって、
前記第１電荷蓄積領域の上に配置され、前記第１電荷蓄積領域の導電型とは逆の導電型を有する第１表面層と、
前記第２電荷蓄積領域の上に配置され、前記第２電荷蓄積領域の導電型とは逆の導電型を有する第２表面層と、を備え、
前記第１表面層と前記第２表面層とが相互に接続されている、
ことを特徴とする固体撮像装置。
【請求項１１】
前記第１電荷蓄積領域および前記第２電荷蓄積領域に対して共通に設けられたマイクロレンズを更に備える、
ことを特徴とする請求項１０に記載の固体撮像装置。
【請求項１２】
前記半導体基板の表面の法線方向から見た平面視において、前記第１電荷蓄積領域と前記第２電荷蓄積領域との間の領域を基準に、第１方向に前記第１電荷蓄積領域および前記第１転送ゲートが配置され、前記第１方向とは反対方向である第２方向に前記第２電荷蓄積領域および前記第２転送ゲートが配置されている、
ことを特徴とする請求項１０又は１１に記載の固体撮像装置。
【請求項１３】
前記第１電荷蓄積領域および前記第２電荷蓄積領域の各々が、上側電荷蓄積領域と、前記上側電荷蓄積領域の下方に配置された下側電荷蓄積領域とを含み、
前記上側電荷蓄積領域の幅が前記下側電荷蓄積領域の幅より広い、
ことを特徴とする請求項１０乃至１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記第１電荷蓄積領域の前記上側電荷蓄積領域は、前記第１転送ゲートの下方に配置された部分を含み、前記第２電荷蓄積領域の前記上側電荷蓄積領域は、前記第２転送ゲートの下方に配置された部分を含む、
ことを特徴とする請求項１３に記載の固体撮像装置。
【請求項１５】
請求項１０乃至１４のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその製造方法ならびにカメラに関する。
【背景技術】
【０００２】
特許文献１にＣＣＤ型の固体撮像素子の構成および製造方法が開示されている。特許文献１に記載された固体撮像装置は、基板の表面近傍に形成されたＰ＋＋型チャネルストッパ層８によって分離されたＮ＋型不純物層５と、Ｎ＋型不純物層５に隣接するようにトランスファーゲート電極１０の下に形成されたＮ−型不純物層６とを有する。特許文献１に記載された製造方法では、基板の表面近傍にＰ＋＋型チャネルストッパ層８を形成した後に、一対のトランスファーゲート電極１０間の複数の光電変換部の形成領域に対して注入角度１５°でリンイオンを注入してＮ−型不純物層６を注入する。このとき、一対のトランスファーゲート電極１０のうちの一方の下にリンイオンが注入される。次いで、一対のトランスファーゲート電極１０の間の複数の光電変換部を形成すべき領域に対して注入角度１５°でリンイオンを注入してＮ＋型不純物層５とＮ−型不純物層６とを形成する。このとき、一対のトランスファーゲート電極１０うちの他方の下にリンイオンが注入される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−２０９０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された固体撮像装置では、基板の表面近傍に形成されたＰ＋＋型チャネルストッパ層８によってＮ＋型不純物層５が分離されているものの、Ｐ＋＋型チャネルストッパ層８の下ではＮ＋型不純物層５が複数の光電変換部にわたって延在している。したがって、複数の光電変換部（画素）間において信号が混ざり合い、解像度の低下や混色をもたらしうる。
【０００５】
本発明は、画素間の分離に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、第１電荷蓄積領域と、第２電荷蓄積領域と、前記第１電荷蓄積領域の電荷を転送するための第１転送ゲートと、前記第２電荷蓄積領域の電荷を転送するための第２転送ゲートとを有する固体撮像装置の製造方法に係り、前記製造方法は、半導体基板の上にゲート絶縁膜を介して前記第１転送ゲートおよび前記第２転送ゲートを形成する転送ゲート形成工程と、前記第１転送ゲートおよび前記第２転送ゲートが形成された前記半導体基板の上に、前記第１電荷蓄積領域を形成すべき領域にイオンを注入するための第１開口および前記第２電荷蓄積領域を形成すべき領域にイオンを注入するための第２開口が壁部を挟んで配置されたレジストパターンを形成するレジストパターン形成工程と、前記第１開口および第２開口を通して前記半導体基板にイオンを注入して前記第１電荷蓄積領域および前記第２電荷蓄積領域を形成する電荷蓄積領域形成工程と、を含み、前記電荷蓄積領域形成工程は、前記第１転送ゲートの下方にイオンが注入されるように前記半導体基板にイオンを注入する第１注入工程と、前記第２転送ゲートの下方にイオンが注入されるように前記半導体基板にイオンを注入する第２注入工程と、を含む。
【発明の効果】
【０００７】
本発明によれば、画素間の分離に有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の固体撮像装置の画素アレイの一部の構成を示す平面図。
【図２】本発明の第１実施形態の固体撮像装置の画素アレイの一部の構成を示す断面図。
【図３】本発明の第１実施形態の固体撮像装置の製造方法を説明するための断面図。
【図４】本発明の第１実施形態の固体撮像装置の製造方法を説明するための断面図。
【図５】本発明の第２実施形態の固体撮像装置の製造方法を説明するための断面図。
【図６】本発明の第３実施形態の固体撮像装置の製造方法を説明するための断面図。
【図７】本発明の第３実施形態の固体撮像装置の製造方法を説明するための断面図。
【図８】ＭＯＳイメージセンサの画素アレイを構成する複数の画素のうちの２つの画素の構成例を示す図。
【発明を実施するための形態】
【０００９】
本発明の実施形態の固体撮像装置は、例えば、ＭＯＳ型イメージセンサまたはＣＣＤイメージセンサとして構成されうる。ＭＯＳ型イメージセンサは、複数の行および複数の列を構成するように複数の画素が配列された画素アレイを備えうる。ＭＯＳ型イメージセンサはまた、画素アレイにおける行を選択する行選択回路と、画素部の複数の列にそれぞれ配置された列信号線を通して画素から出力される信号を読み出す読み出し回路とを備えうる。ＭＯＳ型イメージセンサはまた、読み出し回路によって読み出された複数の信号を順に選択する水平選択回路と、水平選択回路によって選択された信号を出力する出力アンプとを備えうる。
【００１０】
図８には、ＭＯＳイメージセンサの画素アレイを構成する複数の画素のうちの２つの画素（第１画素ＰＩＸ１、第２画素ＰＩＸ２）の構成例が示されている。第１画素ＰＩＸ１および第２画素ＰＩＸ２は、少なくとも電荷蓄積部を含む光電変換部（フォトダイオード）ＰＤを含む。図８においては、第１画素ＰＩＸ１および第２画素ＰＩＸ２は、電荷電圧変換部ＦＤと、電荷蓄積部から電荷電圧変換部ＦＤに電荷を転送する転送ゲートＴＸとを含む。第１画素ＰＩＸ１および第２画素ＰＩＸ２はまた、電荷電圧変換部ＦＤの電位をリセットするリセットトランジスタＲＥＳと、電荷電圧変換部ＦＤの電位に応じた信号を列信号線ＣＳＬに出力する増幅トランジスタＳＦとを含みうる。ここで、リセットトランジスタＲＥＳ、電荷電圧変換部ＦＤおよび増幅トランジスタＳＦは、複数の画素によって共有されてもよい。第１画素ＰＩＸ１および第２画素ＰＩＸ２は、選択トランジスタを含んでもよい。
【００１１】
ＣＣＤイメージセンサは、複数の光電変換部および複数の垂直ＣＣＤが配列された画素アレイと、画素アレイの複数の垂直ＣＣＤを介して転送されてきた信号を転送する水平ＣＣＤとを備えうる。光電変換部は、電荷蓄積領域を含み、該電荷蓄積領域に蓄積された電荷は、転送ゲートによって垂直ＣＣＤに転送される。
【００１２】
図１は、本発明の第１実施形態の固体撮像装置の画素アレイの一部の構成を示す平面図であり、図２は、図１のＡ−Ａ’線に沿った断面図である。図１および図２には、２画素分（第１画素、第２画素）の光電変換部および転送ゲートが示されている。第１画素は、第１電荷蓄積領域１０６ａを含む第１光電変換部と、電荷蓄積領域１０６ａに蓄積された電荷を第１電荷電圧変換部１０７ａに転送する第１転送ゲート１０５ａとを含む。第２画素は、電荷蓄積領域１０６ｂを含む第２光電変換部と、電荷蓄積領域１０６ｂに蓄積された電荷を第２電荷電圧変換部１０７ｂに転送する第２転送ゲート１０５ｂとを含む。第１光電変換部は、第１電荷蓄積領域１０６ａおよびその下方に存在するウェル１０４によって構成されうる。第２光電変換部は、第２電荷蓄積領域１０６ｂおよびその下方に存在するウェル１０４によって構成されうる。図１に示すように、例えば、前記半導体基板の表面の法線方向から見た平面視において、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの間の領域を基準に、第１方向（左方向）に第１電荷蓄積領域１０６ａおよび第１転送ゲート１０５ａが配置されている。同じく、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの間の領域を基準に、該第１方向とは反対方向である第２方向（右方向）に第２電荷蓄積領域１０６ｂと第２転送ゲート１０５ｂが配置されている。
【００１３】
第１電荷蓄積領域１０６ａ、第２電荷蓄積領域１０６ｂ、第１電荷電圧変換部１０７ａおよび第２電荷電圧変換部１０７ｂは、活性領域１０２に配置される。活性領域１０２は、第１導電型の半導体領域１０１の上に配置された第２導電型のウェル（半導体領域）１０４の表面領域のうち素子分離１０３が配置されていない領域である。ここでは、第１導電型がＮ型で、第２導電型がＰ型であるが、これとは逆に、第１導電型がＰ型で、第２導電型がＮ型であってもよい。
【００１４】
以下、図３および図４を参照しながら第１実施形態の固体撮像装置の製造方法を説明する。以下の説明において、加工前の部材と加工後の部材の符号は同一の符号を付す場合がある。図３（ａ）に示す工程では、第１導電型（この例ではＮ型）の半導体基板１００を準備し、半導体基板１００上に窒化膜を形成し、該窒化膜上にフォトリソグラフィーによりパターニングしてレジストパターンを形成する。該レジストパターンは、半導体基板１００に素子分離を形成すべき領域に開口を有する。次いで、該レジストパターンをエッチングマスクとして使って該窒化膜をパターニングして窒化膜パターンを形成する。次いで、該窒化膜パターンを酸化阻止マスクとして使って半導体基板１００の表面を熱酸化することによって素子分離１０３を形成する。このような方法は、ＬＯＣＯＳ法と呼ばれるが、ＳＴＩ法によって素子分離１０３を形成してもよい。次いで、素子分離１０３が形成された半導体基板１００のウェル１０４を形成すべき領域に第２導電型（この例ではＰ型）の形成用のイオン（この例ではボロンイオン）を注入する。このイオン注入は、１回のイオン注入工程でなされてもよいし、イオン注入エネルギーおよび不純物濃度を異ならせながら複数回のイオン注入工程でなされてもよい。これにより、第１導電型の半導体領域１０１上に第２導電型のウェル１０４を形成する。ここで、第１導電型の半導体領域１０１は、半導体基板１００のうちウェルが形成されていない領域である。このようにして、素子分離１０３とウェル１０４と半導体領域１０１とを有する半導体基板１００を準備することが出来る。
【００１５】
次いで、図３（ｂ）に示す工程（転送ゲート形成工程）において、半導体基板１００の表面（ウェル１０４の表面）の上にゲート絶縁膜（不図示）を介してポリシリコン膜を形成する。そして、該ポリシリコン膜をパターニングすることによって第１転送ゲート１０５ａおよび第２転送ゲート１０５ｂを形成する。
【００１６】
次いで、図３（c）に示す工程（レジストパターン形成工程）では、第１転送ゲート１０５ａおよび第２転送ゲート１０５ｂが形成された半導体基板１００の上にフォトリソグラフィー工程によってレジストパターン１０８を形成する。レジストパターン１０８は、第１電荷蓄積領域１０６ａを形成すべき領域にイオンを注入するための第１開口ＯＰ１および第２電荷蓄積領域１０６ｂを形成すべき領域にイオンを注入するための第２開口ＯＰ２を有する。ここで、第１開口ＯＰ１と第２開口ＯＰ２とは、壁部ＷＰを挟んで配置されている。
【００１７】
次いで、図４（ａ）および図４（ｂ）に示す工程（電荷蓄積領域形成工程）では、第１開口ＯＰ１および第２開口ＯＰ２を通して半導体基板１００のウェル１０４に第１導電型の形成用のイオン（この例では砒素または燐））を注入する。これによって、第１電荷蓄積領域１０６ａおよび第２電荷蓄積領域１０６ｂが形成される。ここで、電荷蓄積領域形成工程は、図４（ａ）に示される第１注入工程と、図４（ｂ）に示される第２注入工程とを含みうる。図４（ａ）に示される第１注入工程では、第１転送ゲート１０５ａの下方にイオンが注入されるイオン注入方向で、第１開口ＯＰ１および第２開口ＯＰ２を通して半導体領域１０１（ウェル１０４）にイオンを注入する。図４（ｂ）に示される第２注入工程では、第２転送ゲート１０５ｂの下方にイオンが注入されるイオン注入方向で、第１開口ＯＰ１および第２開口ＯＰ２を通して半導体領域１０１（ウェル１０４）にイオンを注入する。これにより、第１電荷蓄積領域１０６ａは、第１転送ゲート１０５ａの下方に配置された部分を含む形状となり、第２電荷蓄積領域１０６ｂは、第２転送ゲート１０５ｂの下方に配置された部分を含む形状となる。
【００１８】
ここで、第１開口ＯＰ１と第２開口ＯＰ２とが壁部ＷＰを挟んで配置されているので、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの間には、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとを短絡させるような経路ないし領域が形成されない。したがって、第１実施形態は、画素間の分離に有利であり、これは、例えば、解像度の低下や混色の防止に有利である。壁部ＷＰの幅（第１開口ＯＰ１と第２開口ＯＰ２との間隔）は、例えば、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの間隔が０．３μｍ〜０．６μｍの範囲内となるように決定されうる。
【００１９】
次いで、図４（ｃ）に示す工程では、半導体基板１００の上にフォトリソグラフィー工程によってレジストパターン１０９を形成する。そして、レジストパターン１０９の開口を通して半導体基板１００（ウェル１０４）に第１導電型（この例ではＮ型）の形成用のイオンを注入する。これにより、第１電荷電圧変換部１０７ａおよび第２電荷電圧変換部１０７ｂが形成される。図４（ａ）、（ｂ）、（ｃ）に示すイオン注入工程は、熱処理工程を伴ってもよい。次いで、図４（ｄ）に示す工程では、レジストパターン１０９を除去する。
【００２０】
図５を参照しながら本発明の第２実施形態を説明する。第２実施形態は、第１実施形態の改良例であり、ここで特に言及しない事項は、第１実施形態に従う。第２実施形態では、第１実施形態における図３（ｃ）に示す工程（レジストパターン形成工程）の後であって図４（ｃ）に示す工程の前の工程（即ち電荷蓄積領域形成工程）において、図５に示す工程（第３注入工程）を実施する。
【００２１】
つまり、第２実施形態では、電荷蓄積領域形成工程は、図４（ａ）に示す第１注入工程、図４（ｂ）に示す第２注入工程および図５に示す第３注入工程を含む。ここで、第１注入工程、第２注入工程、第３注入工程の実施順は、自由に定められうる。図５に示す第３注入工程では、第１注入工程および第２注入工程でイオンが注入される領域よりも深い領域にイオンを注入する。第３注入工程により、第１電荷蓄積領域１０６ａの下に電荷蓄積領域１１０ａが形成され、第２電荷蓄積領域１０６ｂの下に電荷蓄積領域１１０ｂが形成される。ここで、第１電荷蓄積領域１０６ａ、第２電荷蓄積領域１０６ｂを上側電荷蓄積領域と呼び、それらの下に形成された電荷蓄積領域１１０ａ、１１０ｂを下側電荷蓄積領域と呼ぶことができる。
【００２２】
第３注入工程におけるイオン注入方向の半導体基板１００（ウェル）１０４の表面の法線に対する角度は、第１注入工程および第２注入工程におけるイオン注入方向の前記法線に対する角度より小さい。例えば、第３注入工程におけるイオン注入方向は、前記法線に平行でありうる。第１電荷蓄積領域１０６ａ、第２電荷蓄積領域１０６ｂは、互いに注入方向が異なる２回のイオン注入によって形成される一方で、電荷蓄積領域１１０ａ、１１０ｂは、１回のイオン注入によって形成されうる。よって、第１電荷蓄積領域１０６ａ、第２電荷蓄積領域１０６ｂの幅は、電荷蓄積領域１１０ａ、１１０ｂの幅よりも大きくなりうる。
【００２３】
図６および図７を参照しながら本発明の第３実施形態を説明する。第３実施形態は、第１実施形態または第２実施形態の改良例であり、ここで特に言及しない事項は、第１実施形態または第２実施形態に従う。第３実施形態では、図６（ａ）、（ｂ）に示される表面層形成工程を有する。表面層形成工程は、例えば、第１または第２実施形態における電荷蓄積領域形成工程の後または前に実施されうる。
【００２４】
具体的には、図６（ａ）、（ｂ）に示す表面層形成工程では、第１電荷蓄積領域１０６ａが形成される領域の上に第１表面層１１２ａを形成し、第２電荷蓄積領域１０６ｂが形成される領域の上に第１表面層１１２ｂを形成する。ここで、第１表面層１１２ａ、第２表面層１１２ｂの導電型は第２導電型であり、第１電荷蓄積領域１０６ａ、第２電荷蓄積領域１０６ｂの導電型である第１導電型とは逆の導電型である。
【００２５】
まず、図６（ａ）に示す工程では、半導体基板１００の上にフォトリソグラフィー工程によってレジストパターン１１１を形成する。そして、レジストパターン１１１の開口を通して第１電荷蓄積領域１０６ａの上の領域に第２導電型の形成用のイオン（この例ではボロンイオン）を注入する。これによって第１表面層１１２ａが形成される。次いで、図６（ｂ）に示す工程では、半導体基板１００の上にフォトリソグラフィー工程によってレジストパターン１１３を形成する。そして、レジストパターン１１３の開口を通して第２電荷蓄積領域１０６ｂの上の領域に第２導電型の形成用のイオン（この例ではボロンイオン）を注入する。これによって第２表面層１１２ｂが形成される。ここで、半導体基板１００の表面の法線方向から見た平面視において、第１表面層１１２ａが第１転送ゲート１０５ａの第１表面層１１２ａの側の側面から離隔するように、イオン注入は、前記法線方向に対して傾斜した方向でなされうる。同様に、半導体基板１００の表面の法線方向から見た平面視において、第２表面層１１２ｂが第２転送ゲート１０５ｂの第２表面層１１２ｂの側の側面から離隔するように、イオン注入は、前記法線方向に対して傾斜した方向でなされうる。これは、第１表面層１１２ａおよび第２表面層１１２ｂを別々の工程で形成することによって実現されうる。
【００２６】
上記のように、電荷蓄積領域の上に該電荷蓄積領域の導電型とは逆の導電型の表面層を有する光電変換部は、埋め込み型と呼ばれている。埋め込み型の光電変換は、半導体基板の表面で生じる暗電流によるノイズを低減するために有利である。第１表面層１１２ａと第２表面層１１２ｂとは、離隔して配置されていてもよいが、相互に接続されていることが望ましい。例えば、第１表面層１１２ａと第２表面層１１２ｂとが一部重なるように形成されていてもよい。その場合には、第１表面層１１２ａと第２表面層１１２ｂとの間に、不純物濃度が高い領域が形成されうる。第１表面層１１２ａと第２表面層１１２ｂとが相互に接続された構成は、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの電気的な分離を向上させるために有利である。例えば、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとを使って焦点検出用の位相差を検出する場合において、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとの電気的な分離の向上は、位相差の検出精度の向上に寄与する。
【００２７】
図６（ｃ）に示す工程では、第１電荷電圧変換部１０７ａおよび第２電荷電圧変換部１０７ｂを形成する。具体的には、図４（ｃ）に示す工程と同様に、半導体基板１００の上にフォトリソグラフィー工程によってレジストパターンを形成し、該レジストパターンの開口を通して半導体基板１００（ウェル１０４）に第１導電型の形成用のイオンを注入する。これにより、第１電荷電圧変換部１０７ａおよび第２電荷電圧変換部１０７ｂが形成される。
【００２８】
更に、図７（ａ）、（ｂ）に示す工程が実施されうる。図７（ａ）に示す工程では、まず、半導体基板１００の上に層間絶縁膜１１６（例えばＢＰＳＧ層）を形成する。次いで、層間絶縁膜１１６を平坦化するためにＣＭＰ工程を行う。次いで、平坦化された層間絶縁膜１１６にコンタクトホールを形成するためのレジストパターンを層間絶縁膜１１６の上に形成する。そして、該レジストパターンをエッチングマスクとして使って層間絶縁膜１１６をエッチングすることによってコンタクトホール１１７を形成する。次いで、コンタクトホール１１７に導電体（例えばタングステン）を充填した後に、層間絶縁膜１１６の上に金属膜（例えばアルミニウム）を形成する。次いで、該金属膜の上にそれをパターニングするためのレジストパターンを形成し、該レジストパターンをエッチングマスクとして使って該金属膜をエッチングすることによって金属配線パターン１１８を形成する。以上の処理を繰り返すことによって、積層配線構造１１５が形成される。
【００２９】
図７（ｂ）に示す工程では、積層配線構造１１５の上にパッシベーション膜１１９を形成し、その上に平坦層１２０（例えばアクリル材層）を塗布し、その上にカラーフィルター１２１を形成する。更に、カラーフィルター１２１の上に平坦層１２２（例えばアクリル材層）を塗布し、その上にレンズ材料を塗布し、該レンズ材料をパターニングおよび熱処理によりマイクロレンズ１２３を形成する。ここで、マイクロレンズ１２３は、第１電荷蓄積領域１０６ａおよび第２電荷蓄積領域１０６ｂに対して共通に設けられうる。このような構成は、第１電荷蓄積領域１０６ａと第２電荷蓄積領域１０６ｂとを使って焦点検出用の位相差を検出するために有用である。本実施形態では、平坦化層やカラーフィルターやマイクロレンズをアクリル材などの有機材料としたが、無機材料であってもよい。
【００３０】
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【図１】
2014063774.tif 000003
【図２】
2014063774.tif 000004
【図３】
2014063774.tif 000005
【図４】
2014063774.tif 000006
【図５】
2014063774.tif 000007
【図６】
2014063774.tif 000008
【図７】
2014063774.tif 000009
【図８】
2014063774.tif 000010