(57)【要約】【課題】ＨＥＭＴにおける耐圧の制限および動作速度の低下が抑制できるようにする。【解決手段】チャネル領域１０２を、第１チャネル層１２１，第２チャネル層１２２，および第３チャネル層１２３を積層した構成としている。これらは、化合物半導体から構成され、第２チャネル層１２２は、第１チャネル層１２１よりバンドギャップエネルギーが小さく、第３チャネル層１２３は、第２チャネル層１２２よりバンドギャップエネルギーが小さい。【選択図】  図１
2014157908.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された化合物半導体からなるチャネル領域と、
前記基板の上に形成された化合物半導体からなるキャリア供給層と、
前記チャネル領域に接続して形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極の間に形成されたゲート電極と
を備え、
前記チャネル領域は、
前記基板の上に形成された化合物半導体からなる第１チャネル層と、
前記第１チャネル層の上に接して形成されて前記第１チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第２チャネル層と、
前記第２チャネル層の上に接して形成されて前記第２チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第３チャネル層と
を備えることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１記載の電界効果トランジスタにおいて、
前記第１チャネル層，前記第２チャネル層，前記第３チャネル層の各々は、前記基板に近づくほどバンドギャップエネルギーが漸次大きくなる状態に形成されていることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＰ，ＧａＡｓなどの化合物半導体から構成した電界効果トランジスタに関するものである。
【背景技術】
【０００２】
従来では、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス（２ＤＥＧ）をチャネルとするＨＥＭＴ（High Electron Mobility Transistor）において、例えばＩｎＧａＡｓをチャネル材料として用いる場合、移動度とキャリア密度を向上するために、Ｉｎ組成を高い状態としている。なお、ＨＥＭＴは、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）とも呼ばれている。
【０００３】
しかしながら、ＩｎＧａＡｓのＩｎ組成を高くすると、バンドギャップが狭いために、ドレイン電圧の印加と共にチャネル内の電界強度が強くなると、衝突イオン化によってＩ−Ｖ特性上に顕著なキンク（電流の増大）が生じるようになる。このため、ＩｎＧａＡｓをチャネル材料として用いている場合、Ｉｎ組成を上げるに従い、ＨＥＭＴの耐圧が低下するという現象がみられる（非特許文献１〜４参照）。
【０００４】
上述した問題を解決するために、異なる材料を組み合わせてチャネルを構成する複合チャネルＨＥＭＴ構造が用いられている。この複合チャネルＨＥＭＴ構造について、図４を用いて説明する。このＨＥＭＴは、基板４０１の上に、チャネル領域４０２，キャリア供給層４０３を備え、また、チャネル領域４０２とキャリア供給層４０３との間には、スペーサ層４０４を備えている。これらは、基板４０１の上に、バッファ層４０８を介して形成されている。また、チャネル領域４０２に接続して形成されたソース電極４０５およびドレイン電極４０６を備え、ソース電極４０５およびドレイン電極４０６の間には、ゲート電極４０７が形成されている。
【０００５】
また、複合チャネルＨＥＭＴでは、チャネル領域４０２が、基板４０１の側から、バンドギャップのより広いサブチャネル層４２１と、サブチャネル層４２１よりバンドギャップが狭い（小さい）メインチャネル層４２２とから構成されている。なお、この例では、キャリア供給層４０３がバリア層としても機能する。
【０００６】
例えば、サブチャネル層４２１をＩｎＰから構成し、メインチャネル層４２２をＩｎＰに格子整合するＩｎＧａＡｓから構成している。通常のＨＥＭＴの動作条件では、ソース・ゲート間の電界強度は弱いため、図４に示すように、ゲート電極４０７直下の領域のうち、ソース側ではキャリア（図中ｅ）はメインチャネル層４２２内に二次元電子ガスとして分布する。一方で、ドレイン印加電圧を増大させるにつれてゲート・ドレイン間の電界強度は非常に強くなるため、ゲート電極４０７直下からドレイン側の領域では、キャリア（図中ｅ）はサブチャネル層４２１層に分布することになる。
【０００７】
このような２層のチャネル構造とすることで、ドレイン印加電圧が低い状態では、キャリアは、ＩｎＧａＡｓからなるメインチャネル層４２２に閉じ込められ、かつＩｎＧａＡｓの高い移動度を活用することによってドレインコンダクタンスの抑制やｇｍの増大といったＩＶ特性の改善を実現する。一方、ドレイン電圧が高い状態では、キャリアの分布をバンドギャップの大きいサブチャネル層４２１へ移動させ、高耐圧化を実現している。
【０００８】
高出力化のためにドレイン電圧を更に印加した場合、チャネル内の電界強度がより強くなることで、ゲート直下からドレイン側の領域では、チャネル層のバリア側とバッファ側との双方にキャリアの分布密度ピークを持つようになり、並行伝導が生じるという問題が生じる（非特許文献５参照）。この状態では、チャネル電界強度が強くなると、キャリア分布密度ピークが、キャリア供給層４０３に近づくようになり、ゲートリーク電流が増大し、衝突イオン化によってＩＶ特性上にキンクが生じるようになり、耐圧が制限されるようになる。また、並行伝導が生じると、２つの伝導経路のうち、移動度の遅い経路を通るキャリアによってＨＥＭＴの動作速度が制限されてしまう。同様に、オフ状態においてもドレイン印加電圧の増加とともに、ゲートリークによる影響が現れるため、ＨＥＭＴの耐圧が制限されるようになる（非特許文献６，７参照）。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】C. Heedt, et al. , "Drastic reduction of gate leakage in InAlAs/InGaAs HEMT's using a pseudomorphic InAlAs hole barrier layer", IEEE Trans. Electron Devices, vol.41, no.10, pp.1685-1690, 1994.
【非特許文献２】M. Somerville, et al. , "A new dynamic model for the kink effect in InAlAs/InGaAs HEMTs", IEDM Tech. Dig. vol.98, pp.243-246, 1998.
【非特許文献３】G.-G. Zhou, et al. , "High output conductance of InAIAs/InGaAs/InP MODFET due to weak impact ionization in the InGaAs channel", IEDM Tech. Dig. , vol.24, no.3), pp.247-250, 1991.
【非特許文献４】G.-G. Zhou, et al. , "I-V kink in InAlAs/InGaAs MODFETs due to weak impact ionization process in the InGaAs channel", Proceedings of 6th International Conference on Indium Phosphide and Related Materials (IPRM), p.435-438, 1994.
【非特許文献５】N. Maeda, et al. , "Dependence on channel potential structures of I-V characteristics in InAlAs/InGaAs pseudomorphic high electron mobility transistors", J. Appl. Phys. Vol.81, No.3, pp.1552-1565, 1997.
【非特許文献６】M. Somerville and J. Alamo, "A model for tunneling-limited breakdown in high power HEMTs", IEDM Tech. Dig. vol.96, pp.35-38, 1996.
【非特許文献７】T. Enoki et al. , "Design and Characteristics of InGaAs/InP Composite-Channel HFET's", IEEE Trans. Electron Devices, vol.42, no.8, pp.1413-1418, 1995.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、従来では、バンドギャップ値の異なるメインチャネル層とサブチャネル層とを積層した構造により、高耐圧化を図るようにしている。しかしながら、このような２層構造では、バンドギャップ値が大きく異なる構造であるために、ドレイン電圧の印加に伴って、キャリア分布がメインチャネル層からサブチャネル層へ完全に遷移せず、キャリア供給層の側にも分布してしまうことを原因とし、耐圧に制限が生ずるという問題があり、また、並行伝導によるＨＥＭＴの動作速度低下という問題がある。
【００１１】
本発明は、以上のような問題点を解消するためになされたものであり、ＨＥＭＴにおける耐圧の制限および動作速度の低下が抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る電界効果トランジスタは、基板の上に形成された化合物半導体からなるチャネル領域と、基板の上に形成された化合物半導体からなるキャリア供給層と、チャネル領域に接続して形成されたソース電極およびドレイン電極と、ソース電極およびドレイン電極の間に形成されたゲート電極とを備え、チャネル領域は、基板の上に形成された化合物半導体からなる第１チャネル層と、第１チャネル層の上に接して形成されて第１チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第２チャネル層と、第２チャネル層の上に接して形成されて第２チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第３チャネル層とを備える。
【００１３】
上記電界効果トランジスタにおいて、第１チャネル層，第２チャネル層，第３チャネル層の各々は、基板から離れるほどバンドギャップエネルギーが漸次小さくなる（基板に近づくほどバンドギャップエネルギーが漸次大きくなる）状態に形成されているようにしてもよい。
【発明の効果】
【００１４】
以上説明したことにより、本発明によれば、ＨＥＭＴにおける耐圧の制限および動作速度の低下が抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態における電界効果トランジスタ（ＨＥＭＴ）の構成を示す断面図である。
【図２】図２は、本発明の実施の形態におけるＨＥＭＴの熱平衡時における伝導帯プロファイルと電子分布とを示す特性図である。
【図３】図３は、本発明の実施の形態におけるＨＥＭＴのキャリア濃度が３．９×１０12ｃｍ-2の場合の量子状態を示す特性図である。
【図４】図４は、複合チャネルＨＥＭＴ構造を説明するための構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における電界効果トランジスタ（ＨＥＭＴ）の構成を示す断面図である。この電界効果トランジスタは、まず、基板１０１の上に形成された化合物半導体からなるチャネル領域１０２と、基板１０１の上に形成された化合物半導体からなるバリア層１０３とを備える。バリア層１０３には、ｎ型の不純物としてシリコン（Ｓｉ）をいわゆるデルタドープすることで形成したキャリア供給層１３１が形成されている。なお、これらは、基板１０１の上にバッファ層１０８を介して形成されている。
【００１７】
また、チャネル領域１０２とバリア層１０３との間には、スペーサ層１０４が形成され、また、チャネル領域１０２には、ソース電極１０５およびドレイン電極１０６がオーミック接続され、ソース電極１０５およびドレイン電極１０６の間には、ゲート電極１０７が形成されている。また、本実施の形態では、バリア層１０３の上に、ストッパ層１０９およびキャップ層１１０を備えている。また、本実施の形態では、ソース電極１０５およびドレイン電極１０６は、バリア層１０３の上のキャップ層１１０上に形成され、合金層を形成することで、チャネル領域１０２に電気的に接続している。なお、後述するように、本実施の形態では、ゲート電極１０７の形成箇所を、いわゆるリセス構造としている。
【００１８】
加えて、本実施の形態では、チャネル領域１０２を、第１チャネル層１２１，第２チャネル層１２２，および第３チャネル層１２３を積層した構成としている。これらは、化合物半導体から構成され、第２チャネル層１２２は、第１チャネル層１２１よりバンドギャップエネルギーが小さく、第３チャネル層１２３は、第２チャネル層１２２よりバンドギャップエネルギーが小さい。言い換えると、チャネル領域１０２は、基板１０１の側から離れるほど小さいバンドギャップエネルギーとされた３層以上のチャネル層から構成されている。このように構成することで、チャネル領域１０２を構成する各チャネル層の隣り合う層間で、バンドギャップエネルギーの差を小さくすることができる。
【００１９】
なお、ＨＥＭＴとして重要な構成は、よく知られているように、チャネル領域１０２，バリア層１０３（キャリア供給層１３１），ソース電極１０５，ドレイン電極１０６，ゲート電極１０７である。
【００２０】
例えば、基板１０１は、半絶縁性のＩｎＰから構成され、バッファ層１０８は、アンドープのＩｎＡｌＡｓから構成されている。また、スペーサ層１０４は、アンドープのＩｎＡｌＡｓから構成され、バリア層１０３は、アンドープのＩｎＡｌＡｓから構成されている。なお、上述したように、バリア層１０３のキャリア供給層１３１には、Ｓｉがデルタドープされている。また、ストッパ層１０９は、ＩｎＰから構成され、キャップ層１１０は、不純物としてＳｉが導入されたｎ型のＩｎＧａＡｓから構成されている。バッファ層１０８およびバリア層１０３は、チャネル領域１０２よりバンドギャップが大きい化合物半導体から構成すればよい。
【００２１】
また、第１チャネル層１２１，第２チャネル層１２２，第３チャネル層１２３は、ＩｎＧａＡｓから構成され、Ｉｎの組成比が、第１チャネル層１２１＞第２チャネル層１２２＞第３チャネル層１２３とされている。また、第３チャネル層１２３をＩｎxＧａ(1-x)Ａｓから構成し、第２チャネル層１２２をＩｎyＧａ(1-y)Ａｓから構成し（１≧ｘ＞ｙ≧０）、第１チャネル層１２１を、ＩｎＰから構成してもよい。上述した各層は、例えば、有機金属気相成長法などの気相成長法によりエピタキシャル成長させて形成すればよい。
【００２２】
また、ソース電極１０５およびドレイン電極１０６は、例えば、ＡｕＧｅＮｉ合金から構成し、キャップ層１１０にオーミック接触させ、この接触領域下のキャリア供給層１３１およびチャネル領域１０２にオーミック領域を形成させて構成すればよい。また、ゲート電極１０７は、例えばＴｉ−Ｐｔ−Ａｕなどの金属から構成し、キャップ層１１０にショットキー接続していればよい。
【００２３】
また、本実施の形態では、キャップ層１１０のソース電極１０５およびドレイン電極１０６の間に溝（リセス）１７１を形成してバリア層１０３を露出させ、ここに、ゲート電極１０７をショットキー接続させている。例えば、よく知られたウエットエッチングによりキャップ層１１０およびストッパ層１０９をパターニングすることで、溝１７１を形成すればよい。
【００２４】
また、各電極は、電極形成領域が開口したマスクを形成し、この上に蒸着法などにより各金属材料を堆積し、この後、マスクを除去（リフトオフ）することで、形成すればよい。
【００２５】
ここで、第１チャネル層１２１，第２チャネル層１２２，第３チャネル層１２３は、積層している層厚方向に、各々の層で均一なバンドギャップを有する状態とすればよい。この構成では、チャネル領域１０２におけるバンドギャップエネルギーが階段状に変化する。また、第１チャネル層１２１，第２チャネル層１２２，第３チャネル層１２３の各々が、基板１０１に近づくほどバンドギャップエネルギーが漸次大きくなる状態、言い換えると、基板１０１から近づくほど、バンドギャップエネルギーが連続的に大きくなる状態に形成してもよい。この構成では、チャネル領域１０２におけるバンドギャップエネルギーを、連続的に変化した状態にすることができる。
【００２６】
なお、本実施の形態では、各々バンドギャップエネルギーが異なる３つのチャネル層からチャネル領域１０２を構成する場合について説明したが、これに限るものではない。チャネル領域は、各々バンドギャップエネルギーが異なる４つ以上のチャネル層から構成してもよい。いずれにおいても、基板１０１に近い層ほど、バンドギャップエネルギーが大きい状態であればよい。ただし、実使用における性能は、チャネル領域の厚さに依存する要素もあるため、層数を増やした場合は、各層の層厚を相応に薄くすることが重要となる。各層を薄層化した場合、電子の閉じ込め効果（高速化に必要な要素）とトレードオフとなるため、ＨＥＭＴの高速性と耐圧のバランスを考慮して適宜にチャネル領域を設計すればよい。
【００２７】
上述した実施の形態によれば、チャネル領域１０２に形成されるキャリア（２次元電子ガス）分布の制御が可能となる。図２に示すように、第１チャネル層１２１から第２チャネル層１２２および第３チャネル層１２３にかけてのバンドギャップエネルギー状態（ａ）に対し、図２の（ｂ）に示すように電子が分布する。これらから分かるように、実施の形態によれば、キャリア閉じ込めが強くなり、並行伝導をより抑制できるようになることが分かる。この結果、実施の形態によれば、移動度を更に向上させ、ＨＥＭＴの動作速度を向上させることができる。
【００２８】
更に、図３に示すように、チャネルの電界強度の増大に伴って、キャリア分布を、第３チャネル層１２３から第１チャネル層１２１に滑らかに遷移させることができるようになる。なお、図３では、キャリア濃度が３．９×１０12ｃｍ-2の場合の量子状態を示している。これにより、高ドレイン電圧下でのゲートリーク電流の増大を抑制でき、衝突イオン化の発現を抑制し、耐圧を従来技術以上に向上させることができる。
【００２９】
以上に説明したように、本発明によれば、チャネル領域を３つ以上のチャネル層から構成し、各チャネル層のバンドギャップエネルギーがゲート電極の側から離れるほど（基板に近づくほど）大きくなる状態としたので、ＨＥＭＴにおける耐圧の制限および動作速度の低下が抑制できるようになる。
【００３０】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、ゲート電極とチャネル領域との間に、キャリア供給層を配置するようにしたが、これに限るものではない。例えば、ゲート電極とキャリア供給層との間に、チャネル領域を配置するようにしてもよい。この構成とすることで、ソース電極およびドレイン電極とチャネル領域とをより近づけることができ、これらの間の電気的な接続が形成しやすくなる。
【００３１】
また、上述した実施の形態では、主に、基板にＩｎＰを用いた格子整合ＨＥＭＴ構造（疑似格子整合ＨＥＭＴ構造）を例に説明したが、例えば、基板にＧａＡｓを用いたメタモルフィックＨＥＭＴ構造であっても同様である。また、上述では、デルタドープによる層をキャリア供給層としたが、これに限るものではなく、形成した層の層厚方向に均一に不純物を導入してキャリア供給層としてもよい。
【００３２】
また、上述では、ＩｎＰ系，ＧａＡｓ系のＩＩＩ−Ｖ族化合物半導体を用いる場合を例に説明したが、これに限るものではなく、窒化物半導体などの他の化合物半導体を用いたヘテロ接合を有するＨＥＭＴにおいても同様である。
【符号の説明】
【００３３】
１０１…基板、１０２…チャネル領域、１０３…バリア層、１０４…スペーサ層、１０５…ソース電極、１０６…ドレイン電極、１０７…ゲート電極、１０８…バッファ層、１０９…ストッパ層、１１０…キャップ層、１２１…第１チャネル層、１２２…第２チャネル層、１２３…第３チャネル層、１７１…溝（リセス）。
【図２】
2014157908.tif 000003
【図３】
2014157908.tif 000004
【図１】
2014157908.tif 000005
【図４】
2014157908.tif 000006
【手続補正書】
【提出日】平成26年5月28日(2014.5.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
基板の上に形成された化合物半導体からなるチャネル領域と、
前記基板の上に形成された化合物半導体からなるキャリア供給層と、
前記チャネル領域に接続して形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極の間に形成されたゲート電極と
を備え、
前記チャネル領域は、
前記基板の上に形成されたＩｎＰからなる第１チャネル層と、
前記第１チャネル層の上に接して形成されて前記第１チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第２チャネル層と、
前記第２チャネル層の上に接して形成されて前記第２チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第３チャネル層と
を備えることを特徴とする電界効果トランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明に係る電界効果トランジスタは、基板の上に形成された化合物半導体からなるチャネル領域と、基板の上に形成された化合物半導体からなるキャリア供給層と、チャネル領域に接続して形成されたソース電極およびドレイン電極と、ソース電極およびドレイン電極の間に形成されたゲート電極とを備え、チャネル領域は、基板の上に形成されたＩｎＰからなる第１チャネル層と、第１チャネル層の上に接して形成されて第１チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第２チャネル層と、第２チャネル層の上に接して形成されて第２チャネル層よりバンドギャップエネルギーが小さい化合物半導体からなる第３チャネル層とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、第１チャネル層１２１，第２チャネル層１２２，第３チャネル層１２３は、ＩｎＧａＡｓから構成され、Ｉｎの組成比が、第１チャネル層１２１＜第２チャネル層１２２＜第３チャネル層１２３とされている。また、第３チャネル層１２３をＩｎxＧａ(1-x)Ａｓから構成し、第２チャネル層１２２をＩｎyＧａ(1-y)Ａｓから構成し（１≧ｘ＞ｙ≧０）、第１チャネル層１２１を、ＩｎＰから構成してもよい。上述した各層は、例えば、有機金属気相成長法などの気相成長法によりエピタキシャル成長させて形成すればよい。