(57)【要約】【課題】半導体装置に光腐食に起因した不良が発生することを抑制する。【解決手段】この半導体装置の製造方法は、基板ＳＵＢ上に、凹部を有する絶縁層を形成する絶縁層形成工程と、凹部内及び絶縁層上に導電膜を形成する導電膜形成工程と、絶縁層上の導電膜を研磨して除去する研磨工程と、遮光状態で絶縁層を洗浄する洗浄工程と、を備える。研磨工程と洗浄工程の間、又は洗浄工程の後に、遮光状態の基板ＳＵＢの有無を、赤外線センサＳＮＳ１を用いて検出し、基板ＳＵＢを移動させる【選択図】図６
2014220441.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、凹部を有する絶縁層を形成する絶縁層形成工程と、
前記凹部内及び前記絶縁層上に導電膜を形成する導電膜形成工程と、
前記絶縁層上の前記導電膜を研磨して除去する研磨工程と、
遮光状態で前記絶縁層を洗浄する洗浄工程と、
を備え、
前記研磨工程と前記洗浄工程の間、又は前記洗浄工程の後に、遮光状態の前記基板の有無を、センサを用いて検出し、前記基板を移動させる移動工程を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記センサは赤外線センサであり、
前記移動工程において、前記基板から放射される赤外線を前記赤外線センサで検出することにより、前記基板の有無を検出する半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記赤外線センサは、前記基板の裏面側に配置される半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記赤外線センサを覆うカバー部材を設ける半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
前記センサは超音波センサであり、
前記移動工程において、前記超音波センサは、前記基板に向けて超音波を発振し、前記基板で反射される前記超音波を検出することにより、前記基板の有無を検出する半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記超音波を発振する発振源は、前記基板の上方に配置される半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記導電膜はＣｕ膜である半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記凹部は前記絶縁層を貫通しており、
前記導電膜はＷ膜である半導体装置の製造方法。
【請求項９】
基板を支持する基板支持部と、
前記基板支持部に支持された基板を移動させる移動部と、
前記基板支持部及び前記移動部を囲んで遮光する遮光部材と、
前記遮光部材の内部に配置され、前記基板支持部に支持されていて遮光状態である基板の有無を検出する基板検出部と、
を備える半導体製造装置。
【請求項１０】
請求項９に記載の半導体製造装置において、
前記基板支持部に支持された基板に洗浄液を吐出するノズルをさらに備える半導体製造装置。
【請求項１１】
請求項９に記載の半導体製造装置において、
前記基板支持部は、前記基板を水平方向に支持する半導体製造装置。
【請求項１２】
請求項９に記載の半導体製造装置において、
前記基板支持部は前記基板を垂直方向に支持する半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体製造装置に関し、例えば導電膜を研磨して除去する工程を有する半導体装置の製造方法及び半導体製造装置に適用可能な技術である。
【背景技術】
【０００２】
半導体装置の配線層を形成する工程に用いられる処理の一つとして、ＣＭＰ（Chemical Mechanical Polishing）がある。ＣＭＰを用いた工程の概略は、以下の通りである。まず、基板上の絶縁層に凹部を形成し、この凹部内及び絶縁層上に、導電膜を形成する。次いで、この絶縁層上の導電膜を、スラリーを用いて研磨することにより除去する。その後、基板を洗浄する。
【０００３】
ＣＭＰに関する技術としては、特許文献１に記載の技術及び特許文献２に記載の技術がある。
【０００４】
特許文献１には、銅配線をＣＭＰ法により形成する際に、銅配線が光浸食によって侵食されることが記載されている。また特許文献１，２には、ＣＭＰ処理の状況を判断するために、基板からの赤外線放射を検査することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００５−５０５１２２号公報
【特許文献２】国際公開第２００８／０４４４７７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
導電膜を構成する材料によっては、導電膜に光腐食が生じ得る。一方、ＣＭＰ工程において水は不可欠である。このため、ＣＭＰ工程において光腐食を抑制するためには、一連の処理を遮光状態で行う必要がある。一方、処理装置内を遮光状態にすると、基板を搬送する際に基板の有無を検出しにくくなる。
【０００７】
これに対して、基板の有無を検出するために、処理装置内に光源を設け、搬送時にのみこの光源を点灯させることが行われている。そして光腐食を抑制するために、光源の発光をなるべく弱くしている。しかし、近年は配線の微細化が進み、基板の有無を検出するために必要最低限の光量にした場合でも、光腐食に起因した不良が発生するようになっていた。このため、新たな方式で基板の有無を検出できるようにする必要がある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、導電膜を研磨して除去する工程と洗浄工程の間、又は洗浄工程の後に、遮光状態の基板の有無を、センサを用いて検出し、基板を移動させる。
【発明の効果】
【０００９】
前記一実施の形態によれば、半導体装置に光腐食に起因した不良が発生することを抑制できる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】多層配線層を形成する方法を説明するための図である。
【図３】多層配線層を形成する方法を説明するための図である。
【図４】半導体製造装置の構成を示す平面概略図である。
【図５】半導体製造装置が有する洗浄機構の構成を示す断面図である。
【図６】基板検出部の位置を示す図である。
【図７】第２の実施形態に係る赤外線センサの配置を示す図である。
【図８】超音波センサの配置を説明するための図である。
【図９】第４の実施形態に係る半導体製造装置の構成を示す平面図である。
【図１０】洗浄室の構成を説明するための縦断面図である。
【図１１】図１０に示した洗浄機構内における赤外線センサ（又は超音波センサ）の位置を示す図である。
【図１２】第５の実施形態に係るＡｌ配線層の製造方法を説明するための図である。
【図１３】第５の実施形態に係るＡｌ配線層の製造方法を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。基板ＳＵＢには素子分離膜ＳＴＩ及びトランジスタが形成されている。素子分離膜ＳＴＩは、トランジスタが形成されている領域（素子形成領域）を他の領域から分離している。素子分離膜ＳＴＩは、例えばＳＴＩ法を用いて形成されているが、ＬＯＣＯＳ法を用いて形成されていても良い。
【００１３】
トランジスタは、基板ＳＵＢに形成されたウェルＷＬを用いて形成されている。ウェルＷＬには、トランジスタのソース領域ＳＯＵ及びドレイン領域ＤＲＮが形成されている。ソース層ＳＯＵとドレイン領域ＤＲＮは、ウェルＷＬとは逆導電型の不純物領域である。そして、基板ＳＵＢの表面のうち平面視でソース領域ＳＯＵとドレイン領域ＤＲＮによって挟まれた領域には、ゲート絶縁膜ＧＩＮＳ及びゲート電極ＧＥがこの順に積層されている。ゲート絶縁膜ＧＩＮＳは例えば酸化シリコン膜であるが、酸化シリコン膜以外の絶縁材料、例えば酸化シリコンよりも誘電率が高い材料によって形成されていても良い。ゲート電極ＧＥは例えばポリシリコンであるが、他の導電材料、例えばＴｉＮなどの金属によって形成されていても良い。
【００１４】
ゲート電極ＧＥがポリシリコンによって形成されている場合、ゲート電極ＧＥ上にはシリサイドＳＩＬが形成されている。シリサイドＳＩＬは、ソース層ＳＯＵの上及びドレイン領域ＤＲＮの上にも形成されている。
【００１５】
基板ＳＵＢ上には、多層配線層が形成されている。この多層配線層は、絶縁層ＩＮＳＬ１，ＩＮＳＬ２を有している。絶縁層ＩＮＳＬ１は基板ＳＵＢ上に形成されており、絶縁層ＩＮＳＬ２は絶縁層ＩＮＳＬ１上に形成されている。絶縁層ＩＮＳＬ１，ＩＮＳＬ２は、いずれも多層配線層の層間絶縁膜である。本図に示す例において、絶縁層ＩＮＳＬ１の表層には配線ＩＮＣ１が埋め込まれており、絶縁層ＩＮＳＬ２の表層には配線ＩＮＣ２が埋め込まれている。配線ＩＮＣ１，ＩＮＣ２は、いずれも銅配線である。配線ＩＮＣ２は、絶縁層ＩＮＳＬ２に埋め込まれたビアＶＡを介して配線ＩＮＣ１に接続している。
【００１６】
なお、配線ＩＮＣ１，ＩＮＣ２の底面及び側面には、バリアメタル膜ＢＭが形成されている。バリアメタル膜ＢＭは、例えばＴｉＮ膜又はＴａＮ膜を有している。
【００１７】
絶縁層ＩＮＳＬ１には、ソースコンタクトＳＣＯＮ及びドレインコンタクトＤＣＯＮが埋め込まれている。ソースコンタクトＳＣＯＮはソース領域ＳＯＵに接続しており、ドレインコンタクトＤＣＯＮはドレイン領域ＤＲＮに接続している。また図示していないが絶縁層ＩＮＳＬ１には、ゲート電極ＧＥに接続しているコンタクトも埋め込まれている。ソースコンタクトＳＣＯＮ、ドレインコンタクトＤＣＯＮ、及びゲート電極ＧＥに接続するコンタクトは、いずれも互いに異なる配線ＩＮＣ１に接続している。
【００１８】
また、絶縁層ＩＮＳＬ１には、コンタクトＷＣＯＮも埋め込まれている。コンタクトＷＣＯＮは、ウェルＷＬに形成された高濃度領域ＨＤＬに接続している。高濃度領域ＨＤＬはウェルＷＬと同一の導電型を有しており、ウェルＷＬよりも高い不純物濃度を有している。高濃度領域ＨＤＬは、ウェルＷＬに基準電位を与えるために設けられている。高濃度領域ＨＤＬの表層にもシリサイドＳＩＬが形成されている。
【００１９】
なお、基板ＳＵＢの裏面には、裏面膜ＢＬが形成されている。裏面膜ＢＬは、ゲート電極ＧＥと同時に形成されている。このため、裏面膜ＢＬは、ゲート電極ＧＥと同一の材料からなる層を有している。
【００２０】
半導体装置ＳＤは、例えば以下のようにして形成される。まず、基板ＳＵＢにウェルＷＬを形成し、さらに素子分離膜ＳＴＩを形成する。これにより、素子形成領域が分離される。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜ＧＩＮＳ及びゲート電極ＧＥを形成する。
【００２１】
次いで、素子形成領域に位置する基板ＳＵＢに、ソース層ＳＯＵ及びドレイン領域ＤＲＮのエクステンション領域を形成する。次いでゲート電極ＧＥの側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース層ＳＯＵ及びドレイン領域ＤＲＮを、イオン注入法を用いて形成する。このようにして、基板ＳＵＢ上にＭＯＳトランジスタが形成される。
【００２２】
また、素子形成領域に位置する基板ＳＵＢに、高濃度領域ＨＤＬを、イオン注入法を用いて形成する。
【００２３】
そして、ゲート電極ＧＥ上、ソース層ＳＯＵ上、ドレイン領域ＤＲＮ上、及び高濃度領域ＨＤＬ上に、シリサイドを形成するための金属層を形成する。次いで、この金属層を熱処理する。これによって、ゲート電極ＧＥ上、ソース層ＳＯＵ上、ドレイン領域ＤＲＮ上、及び高濃度領域ＨＤＬ上にシリサイドＳＩＬが形成される。その後、金属層のうちシリサイド化していない部分を除去する。
【００２４】
次いで、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。
【００２５】
図２及び図３は、多層配線層を形成する方法を説明するための図である。本図は、絶縁層ＩＮＳＬ１上に絶縁層ＩＮＳＬ２、ビアＶＡ、及び配線ＩＮＣ２を形成する方法を示している。絶縁層ＩＮＳＬ１には、配線ＩＮＣ１が埋め込まれている。配線ＩＮＣ１は、ダマシン法を用いて形成されている。
【００２６】
まず、図２（ａ）に示すように、絶縁層ＩＮＳＬ１上に絶縁層ＩＮＳＬ２を、例えばＣＶＤ法を用いて形成する。この際、絶縁層ＩＮＳＬ２に接続孔ＤＥＰ１（凹部）及び配線溝ＤＥＰ２（凹部）を形成する。接続孔ＤＥＰ１はビアＶＡを埋め込むための孔であり、絶縁層ＩＮＳＬ２を貫通している。配線溝ＤＥＰ２は配線ＩＮＣ２を埋め込むための溝であり、絶縁層ＩＮＳＬ２を貫通していない。接続孔ＤＥＰ１は配線溝ＤＥＰ２の底部の一部に設けられている。
【００２７】
次いで、図２（ｂ）に示すように、配線溝ＤＥＰ２の底面及び側面、接続孔ＤＥＰ１の底面及び側面、及び絶縁層ＩＮＳＬ２の上に、バリアメタル膜ＢＭ及びシード膜を、スパッタリング法を用いて形成する。シード膜は、例えばＣｕ膜である。次いで、このシード膜をマスクとして電解めっきを行う。これにより、配線溝ＤＥＰ２内、接続孔ＤＥＰ１内、及び絶縁層ＩＮＳＬ２上には、金属膜ＭＬ１、例えばＣｕ膜が形成される。
【００２８】
次いで、図３に示すように、絶縁層ＩＮＳＬ２上に位置する金属膜ＭＬ１を研磨して除去する。これにより、ビアＶＡ及び配線ＩＮＣ２が形成される。ビアＶＡ及び配線ＩＮＣ２と絶縁層ＩＮＳＬ２の間には、バリアメタル膜ＢＭが設けられている。その後、基板ＳＵＢは洗浄される。なお、この研磨処理及び洗浄処理は、遮光状態で行われる。
【００２９】
図４は、絶縁層ＩＮＳＬ２上に位置する金属膜ＭＬ１を除去する際に用いられる半導体製造装置ＳＭＱ１の構成を示す平面概略図である。半導体製造装置ＳＭＱ１は、搬送室ＭＣ、処理室ＰＲＣ１、及び洗浄機構を有している。この洗浄機構は、洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４，ＰＲＣ５を有している。
【００３０】
搬送室ＭＣには、搬送機構ＭＥ１が設けられている。搬送機構ＭＥ１は、ウェハ収容容器ＶＣに収容されている基板ＳＵＢを処理室ＰＲＣ１内に搬入するとともに、洗浄室ＰＲＣ５で処理された基板ＳＵＢをウェハ収容容器ＶＣに戻す。
【００３１】
処理室ＰＲＣ１は、内部に研磨機構ＰＭ１，ＰＭ２を有している。研磨機構ＰＭ１は、絶縁層ＩＮＳＬ２上のＣｕ膜を、ＣＭＰ法を用いて除去する。研磨機構ＰＭ２は、絶縁層ＩＮＳＬ２上のバリアメタル膜ＢＭを、ＣＭＰ法を用いて除去する。処理室ＰＲＣ１内に搬入された基板ＳＵＢは、研磨機構ＰＭ１で処理された後、研磨機構ＰＭ２で処理される。そして、研磨機構ＰＭ２で処理された基板ＳＵＢは、洗浄機構の洗浄室ＰＲＣ２に搬送される。
【００３２】
なお、処理室ＰＲＣ１内における基板ＳＵＢの搬送は、処理室ＰＲＣ１内の搬送機構ＭＥ２（移動部）によって行われる。また、処理室ＰＲＣ１から洗浄室ＰＲＣ２への基板ＳＵＢの搬送は、処理室ＰＲＣ１内の搬送機構ＭＥ４（移動部）によって行われる。また、洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４，ＰＲＣ５における基板ＳＵＢの搬送は、搬送機構ＭＥ３（移動部）によって行われる。
【００３３】
図５は、半導体製造装置ＳＭＱ１が有する洗浄機構の構成を示す断面図である。上記したように、半導体製造装置ＳＭＱ１は、洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４，ＰＲＣ５を有している。基板ＳＵＢは、洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４，ＰＲＣ５の順に搬送され、各洗浄室内で洗浄される。
【００３４】
洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４内には、基板支持部ＳＴＧ、及びノズルＮＺＬ１，ＮＺＬ２が設けられている。基板支持部ＳＴＧは基板ＳＵＢを保持する。本図に示す例において、基板支持部ＳＴＧは基板ＳＵＢを水平に保持する。ノズルＮＺＬ１は、基板ＳＵＢの表面に洗浄液又は純水を供給する。ノズルＮＺＬ２は、基板ＳＵＢの裏面に洗浄液又は純水を供給する。
【００３５】
また、洗浄室ＰＲＣ２，ＰＲＣ３にはロールブラシＲＬが基板ＳＵＢの表面及び裏面それぞれに対向する位置に設けられており、洗浄室ＰＲＣ４内にはペンシルブラシＢＲＳが基板ＳＵＢの表面に対向する位置に設けられている。ロールブラシＲＬ及びペンシルブラシＢＲＳは、いずれも基板ＳＵＢを洗浄する。
【００３６】
そして、洗浄室ＰＲＣ５内には、基板支持部ＳＴＧの他に、ノズルＮＺＬ３，ＮＺＬ４が設けられている。ノズルＮＺＬ３は、基板ＳＵＢの表面に、純水を供給する、ノズルＮＺＬ４は、基板ＳＵＢの表面にＩＰＡ（isopropyl alcohol）の蒸気を供給し、基板ＳＵＢの表面を乾燥させる。
【００３７】
半導体製造装置ＳＭＱ１が有する各処理室は、筐体ＨＵＳ（遮光部材）によって遮光されている。このため、基板ＳＵＢには、処理中及び搬送中のいずれにおいても、光は当たらない。
【００３８】
そして、上記した搬送機構ＭＥ２，ＭＥ３，ＭＥ４は、基板ＳＵＢを搬送するときに、基板ＳＵＢの位置を検出している。以下、基板ＳＵＢの位置を検出する基板検出部について説明する。
【００３９】
図６は、基板検出部の位置を示す図である。本図に示す例は、洗浄室ＰＲＣ２，ＰＲＣ３，ＰＲＣ４，ＰＲＣ５内のそれぞれに基板検出部が設けられている場合を示している。ただし、この基板検出部は、研磨機構ＰＭ１、研磨機構ＰＭ２それぞれに対して設けられていてもよい。
【００４０】
この基板検出部は、センサを有している。このセンサは、遮光状態の基板ＳＵＢの位置を検出できるため、照明光を必要としない。本図に示す例では、基板ＳＵＢがシリコン基板であるため、センサとしては赤外線センサＳＮＳ１が用いられている。
【００４１】
シリコンは赤外線の放射率が高い。このため、基板検出部は、赤外線センサＳＮＳ１が基板ＳＵＢからの赤外線を検出することにより、基板ＳＵＢの有無を検出できる。例えば基板検出部は、赤外線センサＳＮＳ１からの検出値が基準値以上になったときに、赤外線センサＳＮＳ１が検出する赤外線の波長は、例えば８μｍ以上１０μｍ以下である。
【００４２】
赤外線センサＳＮＳ１は、基板支持部ＳＴＧに載置された基板ＳＵＢの裏面又は側面に対向する位置に設けられるのが好ましい。この理由は、基板ＳＵＢの表面は水や洗浄液の膜で覆われているため、基板ＳＵＢの表面における赤外線の放射率は低下しているためである。
【００４３】
以上、本実施形態によれば、半導体製造装置ＳＭＱ１には、基板ＳＵＢの位置を検出する基板検出部が設けられている。この基板検出部は、遮光状態の基板ＳＵＢの有無を検出する。このため、基板ＳＵＢの有無を検出するときに照明光は不要になる。従って、半導体装置を製造するときに、配線ＩＮＣ２やビアＶＡなどの導電パターンに光腐食が生じることを抑制できる。従って、半導体装置に、光腐食に起因した不良が発生することを抑制できる。
【００４４】
（第２の実施形態）
図７は、第２の実施形態に係る赤外線センサＳＮＳ１の配置を示す図である。本実施形態は、赤外線センサＳＮＳ１がカバー部材ＣＯＶ１で覆われている点を除いて、第１の実施形態と同様である。
【００４５】
本図に示す例において、カバー部材ＣＯＶ１は筒状の部材である。そしてカバー部材ＣＯＶ１の上端は、赤外線透過部ＣＯＶ２で覆われている。赤外線透過部ＣＯＶ２は、赤外線を透過する材料（例えばポリエチレン）によって形成されている。また赤外線透過部ＣＯＶ２の表面は、撥水処理が施されているのが好ましく、また傾斜面を有している（例えば半球状）のが好ましい。このようにすると、赤外線透過部ＣＯＶ２の表面に水が付着することを抑制できる。
【００４６】
本実施形態によっても、半導体装置に、光腐食に起因した不良が発生することを抑制できる。また、赤外線センサＳＮＳ１をカバー部材ＣＯＶ１で覆っているため、赤外線センサＳＮＳ１に水が付着して基板ＳＵＢの検出感度が低下することを抑制できる。また、カバー部材ＣＯＶ１の赤外線透過部ＣＯＶ２の表面に水が付着しないようにしているため、基板ＳＵＢの検出感度が低下することをさらに抑制できる。
【００４７】
（第３の実施形態）
本実施形態に係る半導体装置の製造方法は、半導体製造装置ＳＭＱ１が赤外線センサＳＮＳ１の代わりに超音波センサＳＮＳ２を有している点を除いて、第１の実施形態に係る半導体装置の製造方法と同様の構成である。超音波センサＳＮＳ２は、超音波の発信源及び超音波の検出センサを有している。
【００４８】
図８は、超音波センサＳＮＳ２の配置を説明するための図である。本図に示すように、超音波センサＳＮＳ２は、基板ＳＵＢの上方に配置されており、超音波の発振面及び超音波の受信面を下方に向けている。このようにすると、超音波の発振面及び超音波の受信面に水などの液体が付着することを抑制できる。
【００４９】
超音波センサＳＮＳ２は、基板ＳＵＢの有無を検出する場合、超音波センサＳＮＳ２は基板ＳＵＢがあるべき位置に向けて超音波を発振する。そして超音波センサＳＮＳ２は、超音波の反射波を一定以上の強度で検出した場合、基板ＳＵＢがあると判断する。なお、超音波センサＳＮＳ２は基板ＳＵＢに対して垂直であるのが好ましい。このようにすると、超音波センサＳＮＳ２における反射波の検出感度は高くなる。
【００５０】
本実施形態によっても、半導体装置に、光腐食に起因した不良が発生することを抑制できる。
【００５１】
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置の製造方法で用いられる半導体製造装置ＳＭＱ２の構成を示す平面図である。本実施形態は、半導体製造装置ＳＭＱ１の代わりに半導体製造装置ＳＭＱ２を用いる点を除いて、第１〜第３の実施形態のいずれかと同様である。
【００５２】
半導体製造装置ＳＭＱ２は、搬送室ＭＣと処理室ＰＲＣ１の間に、洗浄機構を有している。そして処理室ＰＲＣ１内には、研磨機構ＰＭ１，ＰＭ２の他に、研磨機構ＰＭ３も設けられている。そして処理室ＰＲＣ１内における基板ＳＵＢの搬送、及び処理室ＰＲＣ１から洗浄機構への基板ＳＵＢの搬送は、いずれも搬送機構ＭＥ５を用いて行われる。
【００５３】
また、洗浄機構は、受渡室ＭＣ２、洗浄室ＰＲＣ６，ＰＲＣ７，ＰＲＣ８、及び乾燥室ＰＲＣ９を有している。受渡室ＭＣ２は、処理室ＰＲＣ１の搬送機構ＭＥ５から基板ＳＵＢを受け取り、保持する。洗浄機構内における基板ＳＵＢの搬送は、搬送機構ＭＥ６を用いて行われる。また、洗浄機構で処理された後の基板ＳＵＢは、搬送室ＭＣ内の搬送機構を用いて搬出される。
【００５４】
図１０は、洗浄室ＰＲＣ６，ＰＲＣ７，ＰＲＣ８、及び乾燥室ＰＲＣ９の構成を説明するための縦断面図である。これらの各室において、基板支持部ＳＴＧは、基板ＳＵＢを垂直方向に支持する。
【００５５】
洗浄室ＰＲＣ６は、洗浄槽を有している。洗浄槽には洗浄液又は純水が満たされている。基板ＳＵＢは、洗浄液又は純水に浸漬される。洗浄室ＰＲＣ７，ＰＲＣ８は、いずれもノズルＮＺＬ５及びロールブラシＲＬを有している。ノズルＮＺＬ５は、基板ＳＵＢの両面に対向して設けられており、基板ＳＵＢの各面に洗浄液又は純水を吐出する。ロールブラシＲＬは基板ＳＵＢの両面を洗浄する。
【００５６】
乾燥室ＰＲＣ９は、洗浄室ＰＲＣ８で処理された後の基板ＳＵＢに対して乾燥処理を行う。
【００５７】
図１１は、図１０に示した洗浄機構内における赤外線センサＳＮＳ１（又は超音波センサＳＮＳ２）の位置を示す図である。上記したように、洗浄機構内において基板ＳＵＢは垂直に保持されている。そして赤外線センサＳＮＳ１（又は超音波センサＳＮＳ２）は、基板ＳＵＢの上方又は横に設置されている。
【００５８】
なお、処理室ＰＲＣ１内における赤外線センサＳＮＳ１（又は超音波センサＳＮＳ２）の配置は、第１〜第３の実施形態のいずれかと同様である。
【００５９】
本実施形態によっても、第１〜第３の実施形態と同様の効果が得られる。
【００６０】
（第５の実施形態）
本実施形態に係る半導体装置ＳＤは、多層配線層の少なくとも一部がＡｌ配線層であることを除いて、第１の実施形態に係る半導体装置ＳＤと同様である。このため、本実施形態に係る半導体装置ＳＤの製造方法は、Ａｌ配線層の形成工程を有している点を除いて、第１〜第４の実施形態のいずれかと同様である。
【００６１】
図１２及び図１３は、本実施形態に係るＡｌ配線層の製造方法を説明するための図である。絶縁層ＩＮＳＬ３の上には、配線ＩＮＣ３が形成されている。配線ＩＮＣ３は、Ａｌ配線である。配線ＩＮＣ３は、絶縁層ＩＮＳＬ３上のＡｌ膜を選択的に除去することにより、形成されている。
【００６２】
そして、図１２（ａ）に示すように、絶縁層ＩＮＳＬ３上及び配線ＩＮＣ３上に、絶縁層ＩＮＳＬ４を、例えばＣＶＤ法を用いて形成する。次いで、絶縁層ＩＮＳＬ４に接続孔ＤＥＰ３を形成する。接続孔ＤＥＰ３は絶縁層ＩＮＳＬ４を貫通している。そして接続孔ＤＥＰ３の底面には配線ＩＮＣ３が露出している。
【００６３】
次いで、図１２（ｂ）に示すように、接続孔ＤＥＰ３の底面及び側面、及び絶縁層ＩＮＳＬ３の上に、バリアメタル膜ＢＭ及びＷ膜ＭＬ２を形成する。バリアメタル膜ＢＭはスパッタリング法を用いて形成され、Ｗ膜ＭＬ２はＣＶＤ法を用いて形成される。
【００６４】
次いで、図１３（ａ）に示すように、絶縁層ＩＮＳＬ４上に位置するＷ膜ＭＬ２を、研磨して除去する。これにより、ビアＶＡ２が形成される。この研磨には、第１〜第４の実施形態のいずれかに示した半導体製造装置ＳＭＱ１又は半導体製造装置ＳＭＱ２が用いられる。
【００６５】
その後、図１３（ｂ）に示すように、絶縁層ＩＮＳＬ４上及びビアＶＡ２上に、Ａｌ膜を形成し、このＡｌ膜を選択的に除去する。これにより、配線ＩＮＣ４が形成される。配線ＩＮＣ４は、ビアＶＡ２を介して配線ＩＮＣ３に接続している。
【００６６】
本実施形態において、ビアＶＡ２を形成するときには、第１〜第４の実施形態のいずれかに示した半導体製造装置ＳＭＱ１又は半導体製造装置ＳＭＱ２が用いられる。このため、バリアメタル膜ＢＭやＷ膜ＭＬ２に光腐食が生じることを抑制できる。従って、半導体装置に、光腐食に起因した不良が発生することを抑制できる。
【００６７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６８】
ＢＬ 裏面膜
ＢＭ バリアメタル膜
ＢＲＳ ペンシルブラシ
ＣＯＶ１ カバー部材
ＣＯＶ２ 赤外線透過部
ＤＣＯＮ ドレインコンタクト
ＤＥＰ１ 接続孔
ＤＥＰ２ 配線溝
ＤＥＰ３ 接続孔
ＤＲＮ ドレイン領域
ＧＥ ゲート電極
ＧＩＮＳ ゲート絶縁膜
ＨＤＬ 高濃度領域
ＨＵＳ 筐体
ＩＮＣ１ 配線
ＩＮＣ２ 配線
ＩＮＣ３ 配線
ＩＮＣ４ 配線
ＩＮＳＬ１ 絶縁層
ＩＮＳＬ２ 絶縁層
ＩＮＳＬ３ 絶縁層
ＩＮＳＬ４ 絶縁層
ＭＣ 搬送室
ＭＣ２ 受渡室
ＭＥ１ 搬送機構
ＭＥ２ 搬送機構
ＭＥ３ 搬送機構
ＭＥ４ 搬送機構
ＭＥ５ 搬送機構
ＭＥ６ 搬送機構
ＭＬ１ 金属膜
ＭＬ２ Ｗ膜
ＮＺＬ１ ノズル
ＮＺＬ２ ノズル
ＮＺＬ３ ノズル
ＮＺＬ４ ノズル
ＮＺＬ５ ノズル
ＰＭ１ 研磨機構
ＰＭ２ 研磨機構
ＰＭ３ 研磨機構
ＰＲＣ１ 処理室
ＰＲＣ２ 洗浄室
ＰＲＣ３ 洗浄室
ＰＲＣ４ 洗浄室
ＰＲＣ５ 洗浄室
ＰＲＣ６ 洗浄室
ＰＲＣ７ 洗浄室
ＰＲＣ８ 洗浄室
ＰＲＣ９ 乾燥室
ＲＬ ロールブラシ
ＳＣＯＮ ソースコンタクト
ＳＤ 半導体装置
ＳＩＬ シリサイド
ＳＭＱ１ 半導体製造装置
ＳＭＱ２ 半導体製造装置
ＳＯＵ ソース層
ＳＯＵ ソース領域
ＳＮＳ１ 赤外線センサ
ＳＮＳ２ 超音波センサ
ＳＴＧ 基板支持部
ＳＴＩ 素子分離膜
ＳＵＢ 基板
ＶＡ ビア
ＶＡ２ ビア
ＶＣ ウェハ収容容器
ＷＣＯＮ コンタクト
ＷＬ ウェル
【図１】
2014220441.tif 000003
【図２】
2014220441.tif 000004
【図３】
2014220441.tif 000005
【図４】
2014220441.tif 000006
【図５】
2014220441.tif 000007
【図６】
2014220441.tif 000008
【図７】
2014220441.tif 000009
【図８】
2014220441.tif 000010
【図９】
2014220441.tif 000011
【図１０】
2014220441.tif 000012
【図１１】
2014220441.tif 000013
【図１２】
2014220441.tif 000014
【図１３】
2014220441.tif 000015