(57)【要約】【課題】ホスト装置に要する演算負荷を低減し、時間軸上のデータ補間による、実際の角速度信号（アナログ値）とホスト装置が得る角速度デジタル信号との乖離の問題を解消する。【解決手段】ジャイロ装置１０１は、振動子を用いて角速度を検出するとともに角速度量に相当する電圧信号である角速度信号を発生するジャイロスコープ１０と、角速度信号を角速度デジタル信号に変換する角速度信号処理回路３０（アンチエイリアスフィルタ１１、ＡＤ変換回路１２、デジタルフィルタ１３）と、角速度デジタル信号を通信相手装置へシリアルで出力するシリアル通信回路２０と、を備える。ＡＤ変換回路１２およびデジタルフィルタ１３は、シリアル通信回路２０がホスト装置２０１から受けるクロック信号のタイミングに同期してＡＤ変換およびデジタルフィルタリングを行う。【選択図】図１
2014109507.tif 000002
【特許請求の範囲】
【請求項１】
振動子を用いて角速度を検出するとともに角速度量に相当する電圧信号である角速度信号を発生するジャイロスコープと、
前記角速度信号をデジタル信号である角速度デジタル信号に変換する角速度信号処理回路と、
前記角速度デジタル信号を通信相手装置へシリアルで出力するシリアル通信回路と、を備えた振動ジャイロ装置において、
前記角速度信号処理回路は、前記シリアル通信回路が通信相手装置から受けるクロック信号のタイミングに同期して前記角速度デジタル信号への変換処理を行うことを特徴とするジャイロ装置。
【請求項２】
前記クロック信号を分周して前記角速度信号処理回路に対するクロック信号として供給する分周器を備えた、請求項１に記載のジャイロ装置。
【請求項３】
前記角速度信号処理回路は、前記角速度信号をＡＤ変換するＡＤ変換回路を備え、前記ＡＤ変換回路は、前記シリアル通信回路が通信相手装置から受けるチップセレクト信号に同期してＡＤ変換を行う回路である、請求項１または２に記載のジャイロ装置。
【請求項４】
前記角速度信号処理回路は、前記シリアル通信回路が通信相手装置から受けるコマンドに応じて前記角速度デジタル信号を通信相手装置へ出力する回路である、請求項１〜３のいずれかに記載のジャイロ装置。
【請求項５】
請求項１〜４のいずれかに記載の通信相手装置はホスト装置であり、このホスト装置と請求項１〜４のいずれかに記載のジャイロ装置とで構成される角速度検知システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ジャイロスコープ（角速度センサ）により角速度を検出し、それをデジタル信号に変換して角速度デジタル信号を出力するジャイロ装置およびこのジャイロ装置を用いて角速度を検知するシステムに関する。
【背景技術】
【０００２】
振動子を用いて角速度を検出するジャイロ装置は、種々の機器に搭載される。例えばＤＳＣ（Digital Still Camera）の手ぶれ補正を目的として、カメラの回転運動を測定するため等に用いられる。
【０００３】
振動子を用いて角速度を検出するとともに角速度量に相当する角速度信号を得て、それを角速度デジタル信号に変換するようにした振動ジャイロ装置は例えば特許文献１，２に示されている。
【０００４】
特許文献１には、角速度デジタル信号をホスト装置（組み込み先であるセット側のＣＰＵ）へ一定時間間隔で転送するアプリケーションにおいて、ジャイロスコープから角速度信号を受信する合間の所定時刻の間欠データを、セット側のＣＰＵで補間することで、見かけ上の通信レートを高くすることが示されている。
【０００５】
特許文献２には、角速度デジタル信号をセット側のＣＰＵへの転送をＣＬＫ（クロック）およびＤＡＴＡ（データ）の２本の信号線によるI2C通信で行うことが示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００８−５２９３２８号公報
【特許文献２】特開２００２−１３１７９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に示されている装置では、演算により間欠時刻のデータを補間するため、セット側ＣＰＵの演算負荷が大きく、ＤＳＣ向けの高速処理への対応は困難である。また、補間データが区間の線形近似データであるため、実際の角速度信号（アナログ値）と乖離が生じ、手振れ補正の追従性が悪化する。
【０００８】
特許文献２に示されている装置では、CLK，DATAの２線によるI2Cの通信フォーマットを使用していて、CLK，DATAが角速度デジタル信号の通信に使用されている。しかし、例えばCLK，DATAはジャイロ装置内のADコンバータの制御には関与していない。I2C通信はそれ自体が低速であるため、ＤＳＣ向けの高速処理への対応も困難である。
【０００９】
このように、従来のデジタル信号を出力するジャイロ装置においては、ジャイロ装置の内部に固有のサンプリングクロック信号発生器を内蔵していて、このクロック信号を基準としてサンプリングおよびＡＤ変換を行っている。一方でＤＳＣセットなどのセット側のＣＰＵは独自のクロックで動作しており、ジャイロ装置のＡＤ変換回路とＣＰＵはそれぞれ時間的には非同期に動作している。
【００１０】
ここで、上述の非同期によって問題が現れる例を図６（Ａ）、図６（Ｂ）に示す。図６（Ａ）において、曲線はジャイロスコープにより得られる角速度量のアナログ信号レベルの変化を示し、階段状の波形はジャイロ装置内のクロックタイミングで求められたＡＤ変換値の変化を示している。図６（Ａ）、図６（Ｂ）において、ドットはセット側ＣＰＵのクロックタイミングでのデジタル値を示している。そして、図６（Ｂ）において、ドットをなぞるように示す曲線はセット側で求められる角速度の変化を示している。
【００１１】
このように、ジャイロ装置のＡＤ変換回路でデータが求められた（更新された）瞬間に、必ずしもＣＰＵから同じ瞬間にデータが取り込まれるというわけではない。ＣＰＵから角速度データを読み取るタイミングは、ジャイロ装置の角速度データが更新される時刻と一致していないため、時間軸上での乖離が発生する。すなわちジッタが発生する。
【００１２】
このジッタは例えば手振れ補正量の検知量として誤差を生じるため、レンズなどをシフトして手振れ補正をフィードバックした場合に補正の過不足の原因となり、結果として手振れのある画像となり高精度の画像が撮影できない。
【００１３】
そこで、上記ジッタの問題への対策として、例えばＡＤ変換終了フラグ（ハンドシェイク信号）をジャイロ装置から出力することで、ＡＤ変換結果が更新されたこと（レジスタの角速度信号が最新になったこと）をセット側のＣＰＵへ通知し、その後にセット側ＣＰＵから要求コマンドをジャイロ装置へ出力して角速度信号を読み取る、という方法が考えられる。しかし、ジャイロ装置から出力されるハンドシェイク信号を受け取る度にセット側ＣＰＵで割り込み処理を行うことになるため、ＣＰＵのパフォーマンスが低下し、手振れ補正に必要な高速なフィードバックを行うことはできない。例えば数Ｈｚ程度の低周波信号であれば対応できるが、数１００Ｈｚまでの帯域を扱う手振れ補正では使用することは難しい、といった状況にもなる。
【００１４】
本発明の目的は、ホスト装置（典型的には、組み込み先であるセット側のＣＰＵ）に要する演算負荷を低減し、時間軸上のデータ補間による、実際の角速度信号（アナログ値）とホスト装置が得る角速度デジタル信号との乖離の問題を解消したジャイロ装置および角速度検知システムを提供することにある。
【課題を解決するための手段】
【００１５】
本発明のジャイロ装置は、次のように構成する。
【００１６】
（１）振動子を用いて角速度を検出するとともに角速度量に相当する電圧信号である角速度信号を発生するジャイロスコープと、前記角速度信号をデジタル信号である角速度デジタル信号に変換する角速度信号処理回路（アンチエイリアスフィルタ、ＡＤ変換回路、デジタルフィルタ、レジスタ）と、前記角速度デジタル信号を通信相手装置へシリアルで出力するシリアル通信回路と、を備え、
前記角速度信号処理回路は、前記シリアル通信回路が通信相手（ホスト）装置から受けるクロック信号のタイミングに同期して前記角速度デジタル信号への変換処理（ＡＤ変換およびデジタルフィルタリング等）を行う。
【００１７】
（２）前記クロック信号を分周して前記角速度信号処理回路に対するクロック信号として供給する分周器をさらに備えることが好ましい。
【００１８】
（３）前記角速度信号処理回路は、前記角速度信号をＡＤ変換するＡＤ変換回路を備え、前記ＡＤ変換回路は、前記シリアル通信回路が外部（ホスト装置）から受けるチップセレクト信号（ＣＳ）に同期してＡＤ変換を行う構成であることが好ましい。
【００１９】
（４）前記角速度信号処理回路は、前記シリアル通信回路が通信相手装置から受けるコマンドに応じて（同期して）前記角速度デジタル信号を通信相手装置へ出力する構成であることが好ましい。
【００２０】
本発明の角速度検知システムは、上記（１）〜（４）のいずれかに記載の通信相手装置がホスト装置であり、このホスト装置と（１）〜（４）のいずれかに記載のジャイロ装置とで構成される。
【発明の効果】
【００２１】
本発明によれば、角速度信号処理回路が、通信相手装置から受けるシリアル通信時のクロック信号のタイミングに同期して角速度デジタル信号への変換処理（ＡＤ変換およびデジタルフィルタリング等）を行うので、ホスト装置が補間演算を行う必要がなく、ホスト装置に要する演算負荷が低減される。また、ホスト装置が角速度デジタル信号を受け取る（読み取る）タイミングをホスト装置が決定するので、ホスト装置とジャイロ装置との間のシリアル通信とジャイロ装置内のＡＤ変換が同期することになり、角速度信号の採取時の時間的ジッタは発生しない。また、時間軸上のデータ補間による、実際の角速度信号（アナログ値）とホスト装置が得る角速度デジタル信号との乖離の問題が生じない。
【００２２】
そのため、例えばＤＳＣの手振れ補正等の制御系において、ジッタによる誤検知がなくなるので、高精度で手振れのない静止画や動画を撮影することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は第１の実施形態に係るジャイロ装置１０１および角速度検知システム３０１の構成を示す図である。
【図２】図２はジャイロスコープ１０の構成を示すブロック図である。
【図３】図３はデジタルフィルタ１３のブロック図である。
【図４】図４は図１に示した各信号の状態と動作シーケンスを表すタイムチャートである。
【図５】図５は第２の実施形態に係るジャイロ装置１０２および角速度検知システム３０２の構成を示す図である。
【図６】図６（Ａ）、図６（Ｂ）は、ジャイロ装置のＡＤ変換回路とホスト装置側ＣＰＵとが非同期で動作しているときの問題を示す図である。
【発明を実施するための形態】
【００２４】
《第１の実施形態》
図１は第１の実施形態に係るジャイロ装置１０１および角速度検知システム３０１の構成を示す図である。図１に表れているように、角速度検知システム３０１はジャイロ装置１０１およびホスト装置２０１で構成されている。ジャイロ装置１０１は、ジャイロスコープ１０、角速度信号処理回路３０、およびシリアル通信回路２０を備えている。角速度信号処理回路３０は、アンチエイリアスフィルタ１１、ＡＤ変換回路１２、デジタルフィルタ１３およびレジスタ１４で構成される。
【００２５】
ジャイロスコープ１０は、振動子を用いて角速度を検出するとともに角速度量に相当する電圧信号である角速度信号を発生する。角速度信号処理回路３０は、この角速度信号をデジタル信号である角速度デジタル信号に変換する。シリアル通信回路２０は、角速度デジタル信号を通信相手装置であるホスト装置２０１へシリアルで出力する。
【００２６】
アンチエイリアスフィルタ１１は、サンプリング周波数によるエイリアス（誤信号）を除去するフィルタであり、例えばアナログ回路によるローパスフィルタである。
【００２７】
ＡＤ変換回路１２は、アンチエイリアスフィルタ１１から出力されるアナログ信号をデジタル信号に変換する。
【００２８】
デジタルフィルタ１３は、センシングに必要な周波数帯域を選択する（帯域制限を行う）デジタルローパスフィルタおよびデジタルハイパスフィルタである。
【００２９】
レジスタ１４は、デジタルフィルタ１３によるデジタルフィルタリング後の角速度デジタル信号をバッファリングする、シリアル通信用のレジスタである。
【００３０】
シリアル通信回路２０は、シリアル・ペリフェラル・インターフェース（SPI）の通信回路である。この例では、CS (Chip Select)、CLK(Clock)、MISO (Master In Slave Out)、MOSI (Master Out Slave In)の４つの信号を用いてホスト装置２０１との間でシリアル通信を行う。ここで、CSは、通信するデバイスを選択するための信号である。ホスト装置２０１はCS端子を "L" にすることで、ジャイロ装置１０１と通信する。CLKは通信の同期をとるためのクロック信号である。MOSIはホスト装置２０１からジャイロ装置１０１へ出力される信号である。MISOはジャイロ装置１０１からホスト装置２０１へ出力される信号である。
【００３１】
図２はジャイロスコープ１０の構成を示すブロック図である。ジャイロスコープ１０は振動素子１、駆動回路２、差動増幅回路３および同期検波回路４を備えている。振動素子１は圧電振動子またはMEMS素子で構成されていて、角速度量に応じた差動信号を出力する。駆動回路２は振動素子１を駆動するとともに、同期検波回路４へ同期信号を出力する。差動増幅回路３は振動素子１から出力される差動信号を差動増幅する。同期検波回路４は差動増幅回路３の出力信号を振動素子１の駆動信号に同期して検波し、アナログの角速度信号を出力する。
【００３２】
図１に示したデジタルフィルタとしてはIIRフィルタやFIRフィルタなどのフィルタである。図３はその一例である。この例では、加算器１３ｅ，１３ｆ、遅延器１３ｄ、係数乗算器１３ａ，１３ｂ，１３ｃを備えている。この構成で、通過周波数帯域に応じて、乗算器１３ａ，１３ｂ，１３ｃの係数を定めることで、フィルタの遮断周波数を定める。
【００３３】
図４は図１に示した各信号の状態と動作シーケンスを表すタイムチャートである。全てのシリアル信号はCLK信号に同期して動作する。この例ではＸＹ２軸分のＡＤ変換を実行し、角速度データを２軸連続でホスト装置側ＣＰＵに取り込むシーケンスとしている。
【００３４】
ホスト装置側のＣＰＵは、時刻ｔ０でCS信号を有効化し（Lowレベルにし）、MOSI端子から角速度データを要求するコマンドをジャイロ装置へ出力する。ジャイロ装置はこのコマンドに対応して２軸分の角速度データをMISO端子から出力する。
【００３５】
角速度データの出力に要するクロック数は予め決まっている（例えば４０クロック）ので、ホスト装置側のＣＰＵはその時点ｔ１で、CS信号を立ち上げる。ジャイロ装置はCS信号の立ち上がりをトリガーとして２軸の角速度信号のＡＤ変換を開始する。
【００３６】
ＡＤ変換に掛かる時間（図１に示したレジスタ１４の角速度データが更新されるまでの時間）は予め決まっているので、ホスト装置側のＣＰＵ側は適切な待機時間Ｔ１後のｔ２（ｔ０）でCS信号を再びLowにして次の角速度データを取得する。
【００３７】
上記動作の繰り返しにより、ジャイロ装置とホスト装置側ＣＰＵは同じクロックで同期して動作し、ジャイロ装置はホスト装置から角速度データを要求するコマンドを受けた時点で直ちに角速度データを出力できる。すなわち、ホスト装置側ＣＰＵの時間基準にてジャイロのＡＤ変換回路およびレジスタの更新データのタイミングを管理しながらシリアル通信で角速度データを読み取ることができる。
【００３８】
このように、ＡＤ変換回路の更新データとその読み取りタイミングが同期しているため、ジッタなどの検出誤差要因が発生しない。そのため、例えばリアルタイムでより高速な手振れ補正などのシステムを動作させることができる。
【００３９】
《第２の実施形態》
図５は第２の実施形態に係るジャイロ装置１０２および角速度検知システム３０２の構成を示す図である。角速度検知システム３０２はジャイロ装置１０２およびホスト装置２０１で構成されている。ジャイロ装置１０２は、ジャイロスコープ１０、アンチエイリアスフィルタ１１、角速度信号処理回路３０、分周器１５、内部クロック発生回路１６、クロック選択回路１７およびシリアル通信回路２０を備えている。角速度信号処理回路３０はＡＤ変換回路１２、デジタルフィルタ１３、レジスタ１４で構成される。
【００４０】
この第２の実施形態は、ジャイロ装置がホスト装置側ＣＰＵからのクロックを受けるが、ジャイロ装置はそのクロック周波数とコヒーレントな関係のクロック信号を内部で生成し、そのクロックに同期して動作する。例えばシリアル通信を10MHzオーダーのクロック周波数で行う場合、そのままでは周波数が高すぎてＡＤ変換やデジタルフィルタなどの信号処理に適さない。そこで、分周器１５はホスト装置側ＣＰＵから受けたクロック信号（例えば８ＭＨｚ）を、ＡＤ変換やデジタルフィルタなどの信号処理に適するクロック信号（例えばおよそ１６ｋＨｚ）に分周する。
【００４１】
分周器１５の分周比は所定のアドレスのレジスタに所定値を書き込むことで設定できるように構成されている。また、図５に示した例ではジャイロ装置１０２が単独で動作できるように、内部クロック発生回路１６を備えている。クロック選択回路１７は分周器１５の出力と内部クロック発生回路１６の出力のいずれをクロックとするかを選択できるように構成されている。クロック選択回路１７が内部クロック発生回路１６側を選択すると、ＡＤ変換回路１２およびデジタルフィルタ１３は、内部クロック発生回路１６が出力するクロック（例えば１３ｋＨｚ）でＡＤ変換およびデジタルフィルタリングの信号処理を行う。
【００４２】
上記クロック選択回路１７はレジスタ１４の所定ビットの値に応じて選択できるように構成されている。
【００４３】
このようにして、シリアル通信のクロック周波数とジャイロ装置内部のＡＤ変換回路のサンプリング周波数のオーダーに大幅な差がある場合でも、ＡＤ変換回路の周波数を回路動作可能な周波数帯域に調整することができる。また、ＡＤ変換回路のサンプリング周波数をユーザー側で選定することができる。
【００４４】
なお、クロック周波数に応じて定まるサンプリング周波数によってデジタルフィルタの遮断周波数が切り替わるため、分周比とデジタルフィルタの遮断周波数との関係を式または設定テーブルによって予め定めておけばよい。
【００４５】
さらに、分周器１５の分周比設定機能およびクロック選択回路１７の選択機能の使用有無を外部から設定できるようにしてもよい。例えばシリアル通信によるコマンドの転送によって設定するように構成してもよい。また、上記使用有無の設定用端子を設けてもよい。
【符号の説明】
【００４６】
１…振動素子
２…駆動回路
３…差動増幅回路
４…同期検波回路
１０…ジャイロスコープ
１１…アンチエイリアスフィルタ
１２…ＡＤ変換回路
１３…デジタルフィルタ
１４…レジスタ
１５…分周器
１６…内部クロック発生回路
１７…クロック選択回路
２０…シリアル通信回路
１０１，１０２…ジャイロ装置
２０１…ホスト装置
３０１，３０２…角速度検知システム
【図１】
2014109507.tif 000003
【図２】
2014109507.tif 000004
【図３】
2014109507.tif 000005
【図４】
2014109507.tif 000006
【図５】
2014109507.tif 000007
【図６】
2014109507.tif 000008