(57)【要約】      （修正有）【課題】欠陥に起因する発光の位置の特定が容易な半導体装置の不良解析方法を提供する。【解決手段】クロックを活性化したテストパターンを掃引して発光像ＬＩ１を取得し、適当な位置の発光Ｌ２を選択し、２つの発光像クロスポイントＣＰ６を設定する。発光像ＬＩ１に対応したレイアウト像ＬＯ３を取得し、発光像クロスポイントＣＰ６に対応するクロック入力部ＣＫＩＮ５に、レイアウト像クロスポイントＣＰ７を設定する。これらクロスポイントをそれぞれ対応させて、ステージ座標系からレイアウト座標系への１次変換係数を算出する。以後、発光像ＬＩ１の発光Ｌ２の座標は、１次変換係数によってステージ座標系からレイアウト座標系に変換されて認識される。【選択図】図１
2014063909.tif 000002
【特許請求の範囲】
【請求項１】
クロックによる発光を活性化するテストパターンである第１のテストパターンを掃引し、半導体素子の動作に伴って発生する光を捕捉した発光像を取得するステップと、
前記発光像の光から、２つ以上の光を選択し、選択した前記光を前記発光像内における位置を特定する第１の発光像クロスポイントとして設定するステップと、
前記発光像に合致する領域のレイアウト像を取得し、前記レイアウト像における前記第１の発光像クロスポイントに対応する位置に、第２の発光像クロスポイントを設定するステップと、
前記第１の発光像クロスポイントのステージ座標、および前記第２の発光像クロスポイントのレイアウト座標をそれぞれ算出し、算出した前記ステージ座標が前記レイアウト座標のどの位置に相当するかを対応させ、前記ステージ座標を前記レイアウト座標に変換する変換係数を算出するステップとを有する半導体装置の不良解析方法。
【請求項２】
請求項１記載の半導体装置の不良解析方法において、
さらに、前記半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して発光像を取得し、前記発光像に発生した不良に起因する光の位置を、前記変換係数に基づいて変換し、前記レイアウト座標として認識させるステップを有する半導体装置の不良解析方法。
【請求項３】
請求項１記載の半導体装置の不良解析方法において、
前記第１のテストパターンを掃引して発生する光は、
スキャン回路におけるクロック入力部であり、
前記第２の発光像クロスポイントの設定は、
前記クロック入力部に設定する半導体装置の不良解析方法。
【請求項４】
請求項１記載の半導体装置の不良解析方法において、
さらに、前記第１のテストパターンを掃引して取得した前記発光像から、１つの光を選択し、選択した前記光に第１の着目発光指定カーソルを設定するステップと、
前記半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して、不良に起因する光を有する第１の発光像を取得するステップと、
前記第１の発光像を取得した後、前記第１のテストパターンを掃引して新たに発光像を取得し、新たに取得した前記発光像から、前記第１の着目発光指定カーソルを設定した光に相当する光を選択し、第２の着目発光指定カーソルを設定するステップと、
新たに前記第２のテストパターンを掃引して、不良に起因する光を有する第２の発光像を取得するステップと、
前記第２の発光像を取得した後、前記第１のテストパターンを掃引して新たに発光像を取得し、前記発光像から、前記第１の着目発光指定カーソルを設定した光に相当する光を選択し、第３の着目発光指定カーソルを設定するステップと、
新たに前記第２のテストパターンを掃引して、不良に起因する光を有する第３の発光像を取得するステップと、
前記第１の着目発光指定カーソルを基準として、前記第２の着目発光指定カーソルの移動量、および方向を算出するステップと、
前記第２の発光像を、算出した前記第２の着目発光指定カーソルの移動量、および方向だけドリフト補正し、前記第１の発光像に重ね合わせるステップと、
前記第１の着目発光指定カーソルを基準として、前記第３の着目発光指定カーソルの移動量、および方向を算出するステップと、
前記第３の発光像を、算出した前記第３の着目発光指定カーソルの移動量、および方向だけドリフト補正し、前記第２の発光像が重ね合わされた前記第１の発光像に重ね合わせるステップとを有する半導体装置の不良解析方法。
【請求項５】
請求項４記載の半導体装置の不良解析方法において、
さらに、処理時間を設定するステップを有し、
前記第１の着目発光指定カーソルを設定するステップ、前記第１の発光像を取得するステップ、前記第２の着目発光指定カーソルを設定するステップ、前記第２の発光像を取得するステップ、および前記第３の着目発光指定カーソルを設定するステップは、前記処理時間を設定するステップにおいて設定された時間だけ繰り返して実行する半導体装置の不良解析方法。
【請求項６】
請求項１記載の半導体装置の不良解析方法において、
さらに、半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して、不良に起因する光を有する発光像を取得するステップと、
前記第１のテストパターンを掃引して発光像を取得するステップと、
前記第２のテストパターンを掃引して取得した前記発光像中の光から、前記第１のテストパターンを掃引して取得した前記発光像中の光を減算するステップとを有する半導体装置の不良解析方法。
【請求項７】
請求項１記載の半導体装置の不良解析方法において、
さらに、半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して、不良に起因する光を有する発光像を取得するステップと、
前記半導体装置の不良が再現されないテストパターンである第３のテストパターンで掃引する、あるいは第２のテストパターンを不良を再現しないテスト条件で掃引して発光像を取得するステップと、
前記第２のテストパターンを掃引して取得した前記発光像中の光から、前記第３のテストパターンを掃引して取得した前記発光像中の光を減算するステップとを有する半導体装置の不良解析方法。
【請求項８】
請求項７記載の半導体装置の不良解析方法において、
さらに、前記第３のテストパターンを掃引して取得した前記発光像中の光を減算するステップにおいて得られた発光像を時間分解するステップと、
時間分解された前記発光像のうち、光が出現してから消失するまでの前記発光像を重畳して前記光の起点を判定し、不良起点を明確化するステップとを有する半導体装置の不良解析方法。
【請求項９】
請求項１記載の半導体装置の不良解析方法において、
さらに、半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して、不良に起因する光を有する発光像を取得するステップと、
前記第２のテストパターンを掃引して得られた前記発光像を時間分解するステップと、
時間分解毎に得られた前記光の発光領域を四角形状の発光ボックスとして設定し、前記変換係数に基づいてレイアウト座標の位置データに変換するステップと、
時間分解毎に得られた前記発光像を時間軸に沿って並べ、前記発光ボックスの発生から消失までを立体的に示した第１の発光キューブを設定するステップと、
前記半導体装置の不良を再現するテストパターンである第３のテストパターンを掃引して、不良に起因する光を有する発光像を取得するステップと、
前記第３のテストパターンを掃引して得られた前記発光像を時間分解するステップと、
時間分解毎に得られた前記光の発光領域を四角形状の発光ボックスとして設定し、前記変換係数に基づいてレイアウト座標の位置データに変換するステップと、
時間分解毎に得られた前記発光像を時間軸に沿って並べ、前記発光ボックスの発生から消失までを立体的に示した第２の発光キューブを設定するステップと、
前記第１の発光キューブと前記第２の発光キューブとの差分を求めるステップとを有する半導体装置の不良解析方法。
【請求項１０】
請求項９記載の半導体装置の不良解析方法において、
前記第１、および前記第２の発光キューブは、最初に発光した観察時間を起点とし、発光の消失前の最後の観察時間を終点として設定する半導体装置の不良解析方法。
【請求項１１】
テストパターンを掃引し、半導体装置をテストするテスタと、
前記テストパターンに基づいて半導体素子が動作する際に発生する光を捕捉した発光像を取得する解析部と、
前記解析部が取得した発光像を取り込み、前記半導体装置の不良解析を行う解析制御部とを有し、
前記テスタは、
クロックによる発光を活性化するテストパターンである第１のテストパターンを格納する記憶部を有し、
前記解析制御部は、
前記テスタが前記第１のテストパターンを掃引して前記解析部が取得した発光像の光から、２つ以上の光を選択して前記発光像内における位置を特定する第１の発光像クロスポイントを設定し、
前記発光像に合致する領域のレイアウト像における前記第１の発光像クロスポイントに対応する位置に、第２の発光像クロスポイントを設定し、
前記第１の発光像クロスポイントのステージ座標、および第２の発光像クロスポイントのレイアウト座標をそれぞれ算出し、算出した前記ステージ座標が前記レイアウト座標のどの位置に相当するかを対応させ、前記ステージ座標を前記レイアウト座標に変換する変換係数を算出する不良解析システム。
【請求項１２】
請求項１１記載の不良解析システムにおいて、
前記記憶部は、
前記半導体装置の不良を再現するテストパターンである第２のテストパターンを有し、
前記解析制御部は、
前記テスタが前記第２のテストパターンを掃引して前記解析部が取得した発光像に発生した不良に起因する光の位置を、前記変換係数に基づいて変換し、前記レイアウト座標として認識させる不良解析システム。
【請求項１３】
請求項１１記載の不良解析システムにおいて、
前記記憶部は、
前記半導体装置の不良を再現するテストパターンである第２のテストパターンを有し、
前記解析制御部は、
前記テスタが前記第１のテストパターンを掃引して前記解析部が取得した前記発光像から１つの光を選択して着目発光指定カーソルを設定する第１の処理と前記テスタが前記第２のテストパターンを掃引して前記解析部が取得した発光像から、不良に起因する光を有する発光像を取得する第２処理とを予め設定された時間、または回数交互に繰り返し、初回の前記第１の処理において設定された前記着目発光指定カーソルの位置を基準として、２回目以降の前記第１の処理毎に設定された前記着目発光指定カーソルの移動量、および方向を算出し、２回目以降の前記第２の処理毎に取得した発光像を、算出した前記着目発光指定カーソルの移動量、および方向だけドリフト補正し、前記第２の処理の初回に取得した前記発光像に重ね合わせる不良解析システム。
【請求項１４】
請求項１１記載の不良解析システムにおいて、
前記記憶部は、
前記半導体装置の不良を再現するテストパターンである第２のテストパターンを有し、
前記解析制御部は、
前記テスタが前記第２のテストパターンを掃引して、前記解析部が取得した発光像中の光から、前記第１のテストパターンを掃引して取得した発光像中の光を減算する不良解析システム。
【請求項１５】
請求項１１記載の不良解析システムにおいて、
前記記憶部は、
前記半導体装置の不良を再現するテストパターンである第２のテストパターンと、
前記半導体装置の不良が再現されないテストパターンである第３のテストパターンとを有し、
前記解析制御部は、
前記テスタが前記第２のテストパターンを掃引して前記解析部が取得した発光像中の光から、前記テスタが前記第３のテストパターンを掃引して、前記解析部が取得した発光像中の光を減算する不良解析システム。
【請求項１６】
請求項１５記載の不良解析システムにおいて、
前記減算して得られた発光像を時間分解し、光が出現してから消失するまでの前記発光像を重畳して前記光の起点を判定し、不良起点を明確化する不良解析システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の不良解析方法、および不良解析システムに関し、半導体装置の不良解析に適用可能な技術である。
【背景技術】
【０００２】
特開２００５−３２８７３号公報（特許文献１）には、欠陥に起因する発光位置の近傍で、チップ外部からの制御で意図的に能動素子を発光（パイロット発光）させる技術が記載されている。
【０００３】
この技術においては、半導体装置上に設けた素子形成領域の近傍に規則的に配列し、半導体装置外部からの制御で意図的に発光可能な能動素子（これをパイロット発光素子と呼称）を設けている。
【０００４】
このパイロット素子としては、リングオシレータ、インバータ、あるいはダイオードなどを用いている。これらの位置はレイアウト上で確定しており、狙った位置のパイロット素子を発光させることができるため、その発光を基準として欠陥に起因する発光の位置を特定可能としている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記した技術によるパイロット素子は、半導体装置内にあらかじめ作り込まれているものである。しかし、欠陥による発光が生じる座標は、半導体装置内ではランダムであるため、それを全てカバーできるような解析用素子を設計段階において作り込むことは、実質的に困難な場合が多い。
【０００７】
例えば、上記特許文献１では、半導体装置全域を覆うパイロット素子領域をライン状に設けている。これはメモリ領域であれば、使用している配線層が比較的下層に限られている場合が多く、上層に配線を敷設して、素子にスタックしたビアを接続する形で作り込む可能性もあるが（実際には、設計において解析用の回路を製品に組み込むことは極めて困難）、ロジック領域では全層を接続配線として使用しているために、このようなパイロット素子領域の作り込みは不可能である。
【０００８】
その他の課題と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置の不良解析方法は、以下のステップを有する。
【００１０】
（ａ）クロックによる発光を活性化するテストパターンである第１のテストパターンを掃引し、半導体素子の動作に伴って発生する光を捕捉した発光像を取得するステップ、
（ｂ）発光像の光から２つ以上の光を選択し、選択した光を発光像内における位置を特定する第１の発光像クロスポイントとして設定するステップ、
（ｃ）発光像に合致する領域のレイアウト像を取得し、該レイアウト像における第１の発光像クロスポイントに対応する位置に、第２の発光像クロスポイントを設定するステップ、
（ｄ）第１の発光像クロスポイントのステージ座標、および第２の発光像クロスポイントのレイアウト座標をそれぞれ算出し、算出したステージ座標がレイアウト座標のどの位置に相当するかを対応させ、ステージ座標をレイアウト座標に変換する変換係数を算出するステップである。
【発明の効果】
【００１１】
上記一実施の形態によれば、半導体装置の不良解析効率を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】クロック発光を用いた座標系ロックの一例を示す説明図である。
【図２】クロック発光を用いたドリフト補正の一例を示す説明図である。
【図３】クロック発光のバックグラウンド減算による不良発光顕在化の一例を示す説明図である。
【図４】不良未発生発光像のバックグラウンド減算による不良発光顕在化の一例を示す説明図である。
【図５】発光像の時分割解析による不良基点の明確化の一例を示す説明図である。
【図６】時間分解発光の時間分解発光ボックスへの変換の一例を示す説明図である。
【図７】図６の時間分解発光ボックスの発光キューブへの近似の一例を示す説明図である。
【図８】図７におけるデジタルデータとしての発光キューブの比較を用いた差分計算の一例を示す説明図である。
【図９】スキャン回路における構成の一例を示すブロック図である。
【図１０】スキャン回路におけるクロック端子、スキャン入力端子、およびデータ出力端子の位置の変化に伴う発光の重なりを示す模式図である。
【図１１】発光解析システムにおける構成の一例を示すブロック図である。
【図１２】図１１の発光解析システムによる座標系ロックの処理の一例を示すフローチャートである。
【図１３】図１１の発光解析システムによるドリフト補正の処理の一例を示すフローチャートである。
【図１４】図１１の発光解析システムによるクロック発光のバックグラウンド減算による不良発光顕在化の処理の一例を示すフローチャートである。
【図１５】図１１の発光解析システムＬＡＳによる不良未発生発光像のバックグラウンド減算による不良発光顕在化の処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
〈概要〉
半導体装置の不良は各種の段階で発生する。開発時、量産時、それぞれの検査段階、顧客の受け入れ検査段階、組み上がったセットの検査段階、さらに市場で一定期間動作した段階などである。
【００１５】
これらで発生した不良を早期に解析して原因を究明し、その対策を講じ、製品の信頼性を高めていくことが半導体メーカーの責務の一つとなっている。このために、各種の不良解析技術を駆使して速やかで確実な解析の遂行を図っている。しかし、近年、半導体装置の微細化・多層化・高機能化、それらに加えて実装形態の変化に伴い、半導体装置表面からの解析が裏面からの解析に移行してきていることもあり、解析の困難さが増しているのが現状である。
【００１６】
不良解析には、半導体装置を静的な状態に設定して異常電流が流れる原因を探る解析と、動的な状態を掃引して動作タイミングのずれの原因を探る解析とがある。このうち、後者については、これまで電子ビームテスタが適用されてきたが、裏面からの解析が主流になった昨今では、シリコン基板を透過できる光を用いた解析手法が提案され、実用化が進んできている。
【００１７】
その一手法として、ＴＲＥＭ（Time Resolved Emission Microscopy）、あるいはＰＩＣＡ（Pico-second Imaging for Circuit Analysis）と呼ばれる技術がある。ＴＲＥＭは、解析ポイントからのみの発光を捕捉する方式であり、ＰＩＣＡは、発光を画像で捉える方式となっている。
【００１８】
シリコン基板側から半導体素子の動作に伴って発生する微弱な光をフォトンカウント（光検出器）などによって捕捉して積算し、回路の動作タイミングを検証する技術である。
【００１９】
この種の発光としては、例えば、ＰＮ接合を流れるキャリアの再結合（高エネルギ電子の正孔との再結合）または結晶の原子核によりキャリアが減速されたときに発する制動放射による光などがある。
【００２０】
本実施の形態における解析技術は、ＰＩＣＡによる解析技術を適用したものである。この技術は、今後の半導体装置で解析が困難となる高抵抗系の不良に効力を発揮する可能性が高い。
【００２１】
しかしながら、本発明者の検討では、幾つかの課題が明らかになってきた。その１つがクロックからの発光の強度である。これは、スキャンフリップフロップのクロック入力部の発光が強く、他の発光がほとんど検出できていない現象である。
【００２２】
発光は、素子への印加電圧がＨｉｇｈからＬｏｗ、あるいはＬｏｗからＨｉｇｈに遷移する瞬間に中間電位を通過する際に発生する。そのため、スイッチング回数が多い程、発光回数が多くなり、積算すると強い発光として検出される。
【００２３】
したがって、クロックなどによって常に動作している素子での発光が最も強く、他の発光が遮蔽されてしまう恐れが生じてしまう。しかし、通常半導体装置裏面から観察した半導体回路は、茫洋としており、その中に特徴的なパターンが含まれる場合もあるが、ランダムロジックの中ではそれも存在しない場合がある。
【００２４】
より世代が進んだ微細化した半導体装置では、さらに裏面からのパターンの認識が困難となっていく。それに対して、その半導体装置を動作させると、クロック箇所のみが強く発光し、これとレイアウト像中のクロック位置とを対照させることで、現在見ているパターン像の位置を把握して発光の位置の特定も可能となる。
【００２５】
このように、一面では他の発光を遮蔽する存在であるクロックからの発光は、別の面では発光の位置を特定する目印ともなる。そこで、本実施の形態の主旨は、クロックからの発光が不要な時には影響を抑制し、必要な時には有効活用するものである。
【００２６】
以下、上記した概要に基づいて、実施の形態を詳細に説明する。
【００２７】
〈座標系ロックへの適用〉
図１は、クロック発光を用いた座標系ロックの一例を示す説明図である。
【００２８】
座標系ロックは、観察している半導体チップの領域がレイアウト上のどの位置に相当するのかを、座標系を対応させるための座標系ロックにクロックによる基準発光を適用する技術である。
【００２９】
図１（ａ）は、スキャン回路の特にクロックを活性化したテストパターンを掃引して発光Ｌ２を取得した発光像ＬＩ１を示している。ここで、クロックは、常にＨｉｇｈ／Ｌｏｗが遷移しているため、発光確率が高く、強い発光Ｌ２を検出している。
【００３０】
これに対応したレイアウト像ＬＯ３が図１（ｂ）である。レイアウト像ＬＯ３では、図示するように、それぞれのスキャン回路ＳＣ４が四角のセルとして表示されている。ここで、図１（ｂ）の丸印は、半導体装置に設けられたスキャン回路ＳＣ４のクロック入力部ＣＫＩＮ５を示している。これらスキャン回路ＳＣ４の位置は、レイアウトデータから容易に認識することができる。レイアウトデータは、レイアウト設計における配線情報やセル配置情報などを含む各種のレイアウト情報からなるデータである。
【００３１】
よって、図１（ｂ）の丸印は、図１（ａ）の発光像ＬＩ１における発光Ｌ２の位置に対応していることになる。そこで、図１（ｃ）に示すように、発光像ＬＩ１における多数の発光Ｌ２の中から適当な特徴的な位置の発光を選択して、そこに発光像ＬＩ１内の位置を特定する発光像クロスポイントＣＰ６を設定する。
【００３２】
これら発光像クロスポイントＣＰ６は、解析装置ＬＡ（図１１）が自動的に特徴的な位置の発光を選択して設定する。あるいは、たとえば、オペレータがマウスなどの入力装置を用いて設定してもよい。
【００３３】
発光像クロスポイントＣＰ６は、２つの発光Ｌ２についてそれぞれ設定し、その２点の座標系ロックポイントを指定する。これに対応したレイアウト像ＬＯ３が、図１（ｄ）である。
【００３４】
続いて、図１（ｄ）に示すように、図１（ｃ）において指定した発光像クロスポイントＣＰ６に対応するスキャン回路ＳＣ４を２つ選択し、それらスキャン回路ＳＣ４のクロック入力部ＣＫＩＮ５（丸印）にレイアウト像クロスポイントＣＰ７をそれぞれ設定する。
【００３５】
ここでも、解析装置ＬＡ（図１１）が発光像クロスポイントＣＰ６に対応する（重なる位置に）クロック入力部ＣＫＩＮ５を自動的に検出し、レイアウト像クロスポイントＣＰ７を設定する。あるいは、たとえば、オペレータがマウスなどの入力装置を用いて設定するようにしてもよい。
【００３６】
なお、上記では２点で座標系ロックをすることとして説明している。これは解析対象としている半導体装置が平坦（水平）に載置されていることが前提となっており、その場合には２点の座標系ロックで十分である。しかし、半導体装置の載置がＺ方向に傾いている場合もあり、より精確な座標系ロックは、３点を指定するのが望ましい。
【００３７】
以上の処理によって発光像ＬＩ１とレイアウト像ＬＯ３との両方において２点以上の対応点（発光像クロスポイントＣＰ６、レイアウト像クロスポイントＣＰ７）が指定できる。
【００３８】
続いて、図１（ｅ）に進み、発光像クロスポイントＣＰ６におけるステージ座標、レイアウト像クロスポイントＣＰ７におけるレイアウト座標の座標系ロックを実施する。
【００３９】
これは、例えば、解析装置ＬＡに組み込んだ発光解析ソフトウェアに装備させた座標系ロック機能を用いる。座標系ロック機能では、発光像クロスポイントＣＰ６のステージ座標、レイアウト像クロスポイントＣＰ７のレイアウト座標をそれぞれ読み込ませ、発光像クロスポイントＣＰ６のステージ座標をレイアウト像クロスポイントＣＰ７に対応させ、ステージ座標系からレイアウト座標系への１次変換係数を算出する。
【００４０】
これ以後においては、発光像ＬＩ１の発光Ｌ２の座標を、算出した１次変換係数を用いてステージ座標系からレイアウト座標系に変換する。よって、発光Ｌ２の位置は、レイアウト座標系での座標値において記述されることになる。
【００４１】
その上で、図１（ｆ）に示すように、解析対象を活性化するパターン（不良再現テストパターンＤＲＰ３４）を掃引して不良に絡む発光Ｌ２を顕在化させるような発光像ＬＩ１を取得する。これを発光解析ソフトウェアの時間分解での発光タイミング解析機能を用いて、図１（ｇ）に示す解析を実行する。
【００４２】
以上のように、座標系ロックの処理は、以下のステップを有する。
【００４３】
クロックによる発光を活性化するテストパターンである第１のテストパターン（クロック活性化パターンＣＡＰ３３）を掃引し、半導体素子（スキャン回路ＳＣ２４）の動作に伴って発生する光を捕捉した発光像（発光像ＬＩ１）を取得する。
【００４４】
取得した発光像の光から、２つ以上の光を選択し、選択した光を発光像内における位置を特定する第１の発光像クロスポイント（発光像クロスポイントＣＰ６）として設定する。
【００４５】
発光像に合致する領域のレイアウト像（レイアウト像ＬＯ３）を取得し、該レイアウト像における第１の発光像クロスポイントに対応する位置に、第２の発光像クロスポイント（レイアウト像クロスポイントＣＰ７）を設定する。
【００４６】
第１の発光像クロスポイントのステージ座標、および第２の発光像クロスポイントのレイアウト座標をそれぞれ算出し、算出したステージ座標がレイアウト座標のどの位置に相当するかを対応させ、ステージ座標をレイアウト座標に変換する変換係数（１次変換係数）を算出する。
【００４７】
この方式を採用することにより、明確な発光Ｌ２を取得できるクロックのレイアウト上の座標を発光像ＬＩ１の座標に対照させることが容易となり、正確な座標系ロックで不良に関連する発光Ｌ２の位置をレイアウト座標系で特定することができる。
【００４８】
〈ドリフト補正への適用〉
図２は、クロック発光を用いたドリフト補正の一例を示す説明図である。
【００４９】
このクロック発光を用いたドリフト補正は、クロックによる基準発光を取得している発光像内においてその位置をモニタし、その動きを記録することで発光解析装置ＬＡのドリフトを補正する技術である。
【００５０】
半導体装置への印加電圧は、近年のデバイスルールでは低下する傾向がある。さらに、不良によっては印加電圧を下げないと不良が再現しない場合もある。そのような場合、発光の確率が低下するため、長時間発光を取得する必要がある。
【００５１】
一方、抑制するような施策は実施されてはいるが、発光解析装置ＬＡ（図１１）には一定のドリフトを生じることが多い。このドリフトは、例えば、サンプルである半導体装置を載置する治具やステージなどが熱の影響などを受けて歪んでしまうことなどによって発生する。
【００５２】
ドリフトしている状態で発光を長時間取得していくと、取得した発光が流れたような状態となり、明確な発光Ｌ２として認識することが困難となってしまう。そこで、何らかのドリフト補正が必要となり、このドリフト補正において、強く発光するクロック入力部での発光を適用するものである。
【００５３】
図２（ａ）は、スキャンのクロックのみを活性化した発光像ＬＩ１を示している。発光像ＬＩ１の複数の発光Ｌ２から、特徴的な、つまり、周辺の発光の位置関係から、他の発光Ｌ２と区別しやすい位置にある発光Ｌ２ａに着目する。
【００５４】
その発光Ｌ２ａに対して、着目発光指定カーソルＣＲ９を設定し、その座標を記憶する。着目発光指定カーソルＣＲ９は、解析装置ＬＡ（図１１）が自動的に他の発光Ｌ２と区別しやすい位置にある発光Ｌ２ａを選択して設定してもよいし、あるいは、オペレータがマウスなどの入力装置を用いて設定してもよい。
【００５５】
その上で、テスタから掃引するパターンを、図２（ｂ）に示すように、解析対象を活性化するようなパターン（不良再現テストパターンＤＲＰ３４）に切り替えて発光像ＬＩ１を一定時間取得する。
【００５６】
その後、図２（ｃ）に示すように、再びスキャンのクロックのみを活性化したパターン（クロック活性化パターンＣＡＰ３３）に切り替えてクロック発光を取得し、図２（ａ）において指定した着目発光指定カーソルＣＲ９内にある発光Ｌ２ａの重心を求める。求めた重心がずれていれば、発光重心に着目発光指定カーソルＣＲ９の中心を移動させ、その移動した座標を記憶する。
【００５７】
さらに、図２（ｄ）において、解析対象を活性化するパターン（不良再現テストパターンＤＲＰ３４）で発光像ＬＩ１を取得する。その後、同様に、図２（ｅ）に示すように、スキャンのクロックのみを活性化したパターンに切り替えてクロック発光を取得し、図２（ａ）において指定した着目発光指定カーソルＣＲ９内にある発光Ｌ２ａの重心を求める。この場合も、求めた重心がずれていれば、発光重心に着目発光指定カーソルＣＲ９の中心を移動させ、その移動した座標を記憶する。
【００５８】
続いて、図２（ｂ）、および図２（ｄ）と同様に、テスタから掃引するパターンを、図２（ｆ）に示すように、解析対象を活性化するようなパターン（不良再現テストパターンＤＲＰ３４）に切り替えて発光像ＬＩ１を取得する。なお、図２（ｃ）〜図２（ｆ）の発光像は、予め時間、あるいは回数を解析装置ＬＡ（図１１）に設定し、その時間、または回数に達するまで繰り返して取得するようにしてもよい。
【００５９】
図２（ｂ）、図２（ｄ）、および図２（ｆ）の３種類の発光像ＬＩ１の取得が終了したら、図２（ｇ）に示す画像処理系ドリフト補正画像加算に進む。これは、発光解析ソフトウェアの機能の一つとして装備しているドリフト補正機能によって、取得した３種類の発光像ＬＩ１における着目発光指定カーソルＣＲ９の座標の移動量と移動方向とを計算し、ドリフトをキャンセルする処理である。
【００６０】
まず、図２（ａ）の着目発光指定カーソルＣＲ９を基準として、図２（ｃ）の着目発光指定カーソルＣＲ９における座標の移動量と移動方向とを計算する。その計算結果に基づいて、図２（ｄ）において取得した発光像ＬＩ１を移動させ、発光像ＬＩ１のドリフトをキャンセルさせる。
【００６１】
続いて、図２（ａ）の着目発光指定カーソルＣＲ９を基準として、図２（ｅ）の着目発光指定カーソルＣＲ９における座標の移動量と移動方向とを計算する。その計算結果に基づいて、図２（ｆ）において取得した発光像ＬＩ１を移動させ、発光像ＬＩ１のドリフトをキャンセルさせる。
【００６２】
その後、ドリフトをキャンセルさせた図２（ｄ）の発光像ＬＩ１、およびドリフトをキャンセルさせた図２（ｆ）の発光像ＬＩ１を、基準画像となる図２（ｂ）の発光像ＬＩ１に重ね合わせる。それにより、図２（ｈ）に示すドリフト補正した発光パターンを取得することができる。
【００６３】
以上のように、ドリフト補正の処理は、以下のステップを有する。
【００６４】
第１のテストパターンを掃引して取得した発光像（発光像ＬＩ１）から、１つの光を選択し、選択した光に第１の着目発光指定カーソル（着目発光指定カーソルＣＲ９）を設定する。
【００６５】
半導体装置の不良を再現するテストパターンである第２のテストパターンを掃引して、不良に起因する光を有する第１の発光像を取得する。
【００６６】
第１の発光像を取得した後、第１のテストパターンを掃引して新たに発光像を取得し、新たに取得した発光像から、第１の着目発光指定カーソルを設定した光に相当する光を選択し、第２の着目発光指定カーソル（着目発光指定カーソルＣＲ９）を設定する。
【００６７】
新たに第２のテストパターンを掃引して、不良に起因する光を有する第２の発光像を取得する。
【００６８】
第２の発光像を取得した後、第１のテストパターンを掃引して新たに発光像を取得し、発光像から、第１の着目発光指定カーソルを設定した光に相当する光を選択し、第３の着目発光指定カーソル（着目発光指定カーソルＣＲ９）を設定する。
【００６９】
新たに第２のテストパターンを掃引して、不良に起因する光を有する第３の発光像を取得する。
【００７０】
第１の着目発光指定カーソルを基準として、第２の着目発光指定カーソルの移動量、および方向を算出する。
【００７１】
第２の発光像を、算出した第２の着目発光指定カーソルの移動量、および方向だけドリフト補正し、第１の発光像に重ね合わせる。
【００７２】
第１の着目発光指定カーソルを基準として、第３の着目発光指定カーソルの移動量、および方向を算出する。
【００７３】
第３の発光像を、算出した第３の着目発光指定カーソルの移動量、および方向だけドリフト補正し、第２の発光像が重ね合わされた第１の発光像に重ね合わせる。
【００７４】
このように、ドリフトをクロック発光でモニタし、ドリフトをキャンセルした複数の発光像ＬＩ１を重ね合わせて表示することにより、発光ｌ２の発光強度をより強くすることができる。よって、明確な発光Ｌ２を認識可能となる発光像ＬＩ１に再構成することができる。
【００７５】
なお、図２では、２つの発光像ＬＩ１を基準となる発光像ＬＩ１に重ね合わせて表示する例について記載したが、重ね合わせる発光像ＬＩ１の取得は、これに限定されるものではなく、３つ以上であってもよい。重ね合わせる発光像ＬＩ１を多く取得することにより、より明確な発光Ｌ２が認識可能となる。
【００７６】
〈クロック発光のバックグラウンド処理〉
図３は、クロック発光のバックグラウンド減算による不良発光顕在化の一例を示す説明図である。
【００７７】
クロック発光のバックグラウンド減算による不良発光顕在化は、クロック発光のみを活性化するテストパターン（クロック活性化パターンＣＡＰ３３）の掃引で取得した発光をバックグラウンドとして減算することで、クロック発光を排除して不良解析のための発光を顕在化させる技術である。
【００７８】
解析対象を活性化したパターン（不良再現テストパターンＤＲＰ３４）をテスタから掃引して取得した発光像ＬＩ１の発光Ｌ２は、通常の発光Ｌ２と共に、図３（ａ）に示すようにクロックからの発光Ｌ２ｃｋも同時に取得することになる。発光Ｌ２ｃｋは発光強度が強く、周辺の発光Ｌ２を遮蔽することが多いため、それら発光Ｌ２ｃｋを抑制することが必要である。
【００７９】
このため、まず、図３（ｂ）に示すように、解析対象領域のクロックのみを活性化したパターン（クロック活性化パターンＣＡＰ３３）を掃引した発光像ＬＩ１を取得する。その上で図３（ｃ）に示す減算処理を行う。
【００８０】
この減算処理は、図３（ｂ）において取得した発光像ＬＩ１を図３（ａ）により取得した発光像ＬＩ１のバックグラウンドとして、発光解析ソフトウェアに装備した図３（ｃ）に示すクロック減算処理機能を実行することにより減算処理を行う。この減算処理は、図３（ｂ）の発光Ｌ２ｃｋから図３（ａ）の発光Ｌ２ｃｋを減算処理する。
【００８１】
以上のように、クロック発光のバックグラウンド処理は、以下のステップを有する。
【００８２】
半導体装置の不良を再現するテストパターンである第２のテストパターン（不良再現テストパターンＤＲＰ３４）を掃引して、不良に起因する光を有する発光像（発光像ＬＩ１）を取得する。
【００８３】
第１のテストパターン（クロック活性化パターンＣＡＰ３３）を掃引して発光像（発光像ＬＩ１）を取得する。
【００８４】
そして、第２のテストパターンを掃引して取得した発光像中の光から、第１のテストパターンを掃引して取得した発光像中の光を減算する。
【００８５】
これにより、クロックからの発光Ｌ２ｃｋを除去した図３（ｄ）に示すような解析対象からの発光Ｌ２を顕在化した発光像ＬＩ１を取得することができる。
【００８６】
クロックからの強発光を除去するためのバックグラウンド処理は、解析対象発光を顕在化させる上で有効である。ただし、発光取得時間が長くなるとクロックからの発光が解析対象からの発光の大部分を遮蔽してしまう状況となるため、遮蔽しきらない時間毎に発光像ＬＩ１を取得していき、取得したバックグラウンド処理後の画像を積算していくことで、より明確な発光像が取得できる。
【００８７】
〈マージン性不良のバックグラウンド処理〉
図４は、不良未発生発光像のバックグラウンド減算による不良発光顕在化の一例を示す説明図である。
【００８８】
不良未発生発光像のバックグラウンド減算による不良発光顕在化は、クロック発光、および該クロック発光以外の他の発光も含めて、解析条件を変化させて不良発生状態の発光から不良未発生状態の発光を減算することで不良に絡む発光を顕在化させる技術である。
【００８９】
マージン性不良は、温度、電圧、周波数によって良/不良状態が変化する。このような不良に対しては、良品の状態をバックグラウンドとして減算することで、不良品において特徴的な発光を顕在化させることが可能となる。
【００９０】
そこで、テスタＴＥＳ（図１１）からの掃引パターンとして不良を再現するパターン（不良再現テストパターンＤＲＰ３４）と不良を再現しないパターン（不良不再現テストパターンＤＮＰ３５）の２種類を用意し、それらを切り替えて発光像を取得することで不良に関連する発光を顕在化させる。
【００９１】
この場合、テスタＴＥＳで変化させられるパラメータは、電圧、および周波数であり、これらは容易に設定可能である。一方、温度は、テスタＴＥＳによる設定ができないが、これは、外部からサンプル温度を制御する治具を用意することで実行することが可能である。
【００９２】
実際には、前述したバックグラウンド処理と同様な方式を採用し、まず、図４（ａ）に示すように、不良を再現するパターン（不良再現テストパターンＤＲＰ３４）を掃引した状態の発光像ＬＩ１を取得する。
【００９３】
続いて、図４（ｂ）に示すように、不良不再現でのパターン（不良不再現テストパターンＤＮＰ３５）掃引で取得した発光像ＬＩ１を取得し、それをバックグラウンドとして、発光解析ソフトウェアに装備した図４（ｃ）に示す減算処理機能を実行することにより減算処理を行う。
【００９４】
以上のように、マージン性不良のバックグラウンド処理は以下のステップを有する。
【００９５】
半導体装置の不良を再現するテストパターンである第２のテストパターン（不良再現テストパターンＤＲＰ３４）を掃引して、不良に起因する光を有する発光像を取得する。
【００９６】
前記半導体装置の不良が再現されないテストパターンである第３のテストパターン（不良不再現テストパターンＤＮＰ３５）を掃引して発光像を取得する。
【００９７】
前記第２のテストパターンを掃引して取得した前記発光像中の光（発光Ｌ２，Ｌ２ｃｋ）から、前記第３のテストパターンを掃引して取得した前記発光像中の光（発光Ｌ２ｃｋ）を減算する。ここでマージン性不良の場合、テストパターン自身は不良の再現/不再現で同一であるが、テストパターンの設定条件である電圧や周波数を不良再現／不再現で変化させることも多い。
【００９８】
この減算処理は、例えば、バックグラウンド処理の画像処理系を適用し、図４（ｂ）の発光像ＬＩ１の発光Ｌ２から図４（ａ）の発光像ＬＩ１の発光Ｌ２を減算処理する。
【００９９】
図４（ｂ）の発光Ｌ２と図４（ａ）の発光Ｌ２との発光強度が略同じの場合には、減算処理により、発光Ｌ２が表示されなくなる。一方、図４（ａ）の発光像ＬＩ１にあり、図４（ｂ）の発光像ＬＩ１にはない発光の場合には、減算処理されても発光が維持されて表示される。これにより、図４（ｄ）に示すように、不良関連発光（黒丸）のみの差画像抽出発光ＬＤ１０を取得することができ、解析作業を容易に進めることができる。
【０１００】
これによって、不良不再現パターン（不良不再現テストパターンＤＮＰ３５）での発光像ＬＩ１に含まれる多種の発光Ｌ２を減算することで、強発光であるクロックからの発光も含めて減算することができるため、不良に関連する差画像抽出発光ＬＤ１０のみを抽出することができる。
【０１０１】
場合によっては、不良不再現パターン（不良不再現テストパターンＤＮＰ３５）に含まれるが不良再現パターン（不良不再現テストパターンＤＲＰ３４）には含まれない発光が生じる場合もあり、どちらに含まれ、どちらに含まれないかを明示する機能を有することが望ましい。
【０１０２】
基本的には、不良再現パターンだけでの発光を最初のターゲットとして解析を進めるためであるが、そこで意味のある発光が検出できなかった場合には、次の段階として不良不再現パターンでの発光の検討が必要になり、その優先順位付けをしておくためである。
【０１０３】
〈時分割情報による不良起点の明確化〉
以上の記載は、テストパターンを掃引して発光Ｌ２を取得する手法全般に適用可能なものであり、必ずしも時間分解して発光解析する解析手法に限定したものではない。しかし、タイミング解析については、時間分解での解析が不可欠であり、ここでは、時間分解での解析に関して記載する。
【０１０４】
図５は、発光像の時分割解析による不良基点の明確化の一例を示す説明図である。
【０１０５】
図５（ａ）は、不良に関連する差画像抽出発光ＬＤ１０を、前述したマージン性不良のバックグラウンド処理の手法にて取得した画像を示している。この画像をＰＩＣＡ機能搭載の解析装置ＬＡで取得した場合、図５（ｂ）に示すように、時分割の発光像ＬＩ１１の中に差画像抽出発光ＬＤ１０が含まれる状態の情報が得られる。
【０１０６】
そこで、それぞれの時間での差画像抽出発光ＬＤ１０を調べ、どの時点から差画像抽出発光ＬＤ１０が現れてくるかを解析する。図５（ｂ）に示す例では、時間ｔ＝ｔ２の時点で初めて差画像抽出発光ＬＤ１０が生じている。ここで、時間ｔ１〜ｔ５は、時間の推移を示しており、数字が大きいほど時間が経過していることを表している。
【０１０７】
その後、差画像抽出発光ＬＤ１０は、時間が経過（時間ｔ３〜ｔ５）していく毎に移動している。この情報に基づいて、時間ｔ１〜ｔ５において取得した画像を重畳すると、図５（ｃ）に示すように、差画像抽出発光ＬＤ１０間に不良伝搬経路ＤＰ１２を作成することができる。また、不良伝搬経路ＤＰ１２の不良起点には、起点カーソルＣＲ１３を設定する。これによって、不良伝搬の始まりの点となる不良起点を明確化することができる。
【０１０８】
以上のように、時分割情報による不良起点の明確化の処理は、以下のステップを有する。
【０１０９】
第３のテストパターン（不良不再現テストパターンＤＮＰ３５）を掃引して取得した発光像（発光像ＬＩ１）中の光を減算するステップにおいて得られた発光像を時間分解する。
【０１１０】
時間分解された発光像のうち、光（発光ＬＤ１０）が出現してから消失するまでの前記発光像を重畳して起点を判定し、不良起点を明確化する。
【０１１１】
このように、不良起点、および不良伝搬経路ＤＰ１２をビジュアル化することによって、不良起点にどのような回路が含まれ、そこからどのような方向に不良が伝搬するかを容易に解析することができ、その伝搬経路に沿ったネットの繋がりを把握するができ、不良解析に有効な手段となる。
【０１１２】
つまり、実際の解析では、起点が起点として明確に判定し難い場合もあり、伝搬経路をさらに遡る操作を実行する際、仮に起点とした箇所までの遡りをもう一歩進む操作を実行することもあり得、ネットの連結情報をこれに適用することが可能である。
【０１１３】
本手法で不良伝搬の経路と起点を抽出することは、不良要因追跡のための有用な情報である。これが物理的な証拠である発光の画像情報から得られ、それを追うことで絞り込みを進めていければ、解析時間を短縮することが可能となる。
【０１１４】
〈差画像解析のデジタル処理〉
発光自体はフォトンカウントで検出可能であり、デジタルの情報といえるが、それが積算された発光となるとアナログの情報となる。これは画像の取得条件で様々に強度と見た目の広がりが変化する。その差画像を取得した場合、必ずずれが生じるため、そのずれ分がノイズとして残存することとなり、明瞭な差画像解析とならない場合がある。これに対処するために、差画像解析のデジタル処理を行い、発光を一度デジタルの情報に変換した上で比較する。
【０１１５】
図６は、時間分解発光の時間分解発光ボックスへの変換の一例を示す説明図であり、図７は、図６の時間分解発光ボックスの発光キューブへの近似の一例を示す説明図である。図８は、図７におけるデジタルデータとしての発光キューブの比較を用いた差分計算の一例を示す説明図である。
【０１１６】
図６（ａ）に示す発光像ＬＩ１は、時間分解での発光Ｌ２の変化を示している。ここで、時間ｔ１〜ｔ３は、時間の推移を示しており、数字が大きいほど時間が経過していることを表している。
【０１１７】
発光Ｌ２は、ある時点で発生し、強度が増し、そして、ある時点で消失するように変化する。この各時間の発光を適当な発光しきい値を設けて、例えば、自動で発光ボックスＬＢ１４として認識した例が図６（ｂ）に示すレイアウト像ＬＯ３である。発光ボックスＬＢ１４は、発光Ｌ２における発光領域を四角形（正方形）状に囲んだボックスからなる。
【０１１８】
ここでは、事前に図１において説明したようなクロック発光を用いた手法によって発光座標系とレイアウト座標系とをロックし、発光ボックスＬＢ１４は、レイアウト座標系の座標として記述するようにしている。この状態となると各時間のレイアウト座標系の数値情報となり、デジタルな処理が可能となる。
【０１１９】
図７は、図６の発光ボックスＬＢ１４の時間変化に対する近似例を示す説明図である。
【０１２０】
発光ボックスＬＢ１４をｘ方向、およびｙ方向が発光像面とし、ｚ方向が時間軸とした時空間において表示すると、模式的に図７（ａ）に示すように、１０面体の発光立体ＬＳ１６となる。
【０１２１】
この図７（ａ）においては、時間ｔｉ−１において発光が検出され、時間ｔｉでは発光強度が増し、その後、時間ｔｉ＋１になると発光強度が時間ｔｉの発光強度から減少していき、最後に時間ｔｉ＋２になると発光が消失した例を示している。
【０１２２】
実際には発光が発生した、あるいは、消失した時間によっては、さらに立体の面が増加する可能性もある。しかし、これではその後の計算が複雑となるので、今回は発光が検出された時間ｔｉを発光の発生時点と時間の起点とし、発光の消失前の最後の観察時間（時間ｔｉ＋２）を時間の終点とする。発光の寸法は、前述した発光しきい値において求めた最大の発光広がりとすることで近似させることにより、図７（ｂ）に示す発光キューブＬＣ１７とする。
【０１２３】
この発光キューブＬＣ１７を、図８に示すように、ｘ，ｙ，ｔ空間である空間ＳＰ１８においたとする。ｘは、発光キューブＬＣ１７の横方向、Ｙは、発光キューブＬＣ１７の縦横方向、ｔは、発光キューブＬＣ１７の高さ方向となる。
【０１２４】
図８（ａ）は、不良を再現したテスパターン（不良再現テストパターンＤＲＰ３４）を掃引した時の発光キューブＬＣ１７の分布を示す例であり、図８（ｂ）は、不良が再現しないテストパターン（不良不再現テストパターンＤＮＰ３５）を掃引した時の発光キューブＬＣ１７の分布の例となっている。
【０１２５】
そして、図８（ａ）と図８（ｂ）との分布の差を求めることによって不良の伝搬経路を求める。しかし、発光キューブＬＣ１７は、実際には同じ発光であっても発光条件によって、ずれが生じている。そのため、発光キューブＬＣ１７の空間ＳＰ１８内においての重なり体積を計算し、その値が一定のしきい値を越えた場合に、互いの発光キューブＬＣ１７が重なっていると判定する。
【０１２６】
以上のように、差画像解析のデジタル処理は、以下のステップを有する。
【０１２７】
半導体装置の不良を再現するテストパターンである第２のテストパターン（不良再現テストパターンＤＲＰ３４）を掃引して、不良に起因する光を有する発光像（発光像ＬＩ１）を取得する。
【０１２８】
第２のテストパターンを掃引して得られた発光像を時間分解する。
【０１２９】
時間分解毎に得られた光の発光領域を四角形状の発光ボックス（発光ボックスＬＢ１４）として設定し、変換係数（１次変換係数）に基づいてレイアウト座標の位置データに変換する。
【０１３０】
時間分解毎に得られた発光像を時間軸に沿って並べ、発光ボックスの発生から消失までを立体的に示した第１の発光キューブ（発光キューブＬＣ１７）を設定する。
【０１３１】
半導体装置の不良を再現するテストパターンである第３のテストパターン（不良不再現テストパターンＤＮＰ３５）を掃引して、不良に起因する光を有する発光像（発光像ＬＩ１）を取得する。
【０１３２】
第３のテストパターンを掃引して得られた発光像を時間分解する。
【０１３３】
時間分解毎に得られた光の発光領域を四角形状の発光ボックス（発光ボックスＬＣ１７）として設定し、変換係数に基づいてレイアウト座標の位置データに変換する。
【０１３４】
時間分解毎に得られた発光像を時間軸に沿って並べ、発光ボックスの発生から消失までを立体的に示した第２の発光キューブ（発光ボックスＬＣ１７）を設定する。
【０１３５】
第１の発光キューブと前記第２の発光キューブとの差分を求める。
【０１３６】
これによって、発光条件によるずれをカバーしたデジタルな計算値としての時間分解での差画像解析を実施することができる。この手法により、図８（ｃ）に示すように、デジタルな空間ＳＰ１８における不良の発光キューブＬＣ１７における不良伝搬経路ＤＰ１２を求めることができる。
【０１３７】
本手法を適用することで、アナログな画像同士の比較をデジタルな計算での比較方式に変えることができ、差画像解析において時間も含めた座標値を計算することで実施することができる。それによって、ノイズ成分を除去した明確な不良伝搬経路ＤＰ１２を顕在化することが可能となる。
【０１３８】
〈スキャン回路からの発光の適正取得〉
本解析において、スキャン回路ＳＣ４に含まれるクロック入力部の発光が強く、不良に関連する発光を遮蔽するような事態が生じることを述べてきた。これを抑制する方法について、以下説明する。
【０１３９】
図９は、スキャン回路ＳＣ４における構成の一例を示すブロック図である。
【０１４０】
スキャン回路ＳＣ４は、セレクタＳＥＬ１９、およびスキャンフリップフロップＦＦ２０を有している。セレクタＳＥＬ１９は、スキャン入力端子、入力端子、制御端子、および出力端子を有している。
【０１４１】
セレクタＳＥＬ１９のスキャン入力端子には、スキャン入力信号が入力されるように接続される。セレクタＳＥＬ１９の入力端子には、入力信号が入力されるように接続される。この入力信号は、半導体装置が通常動作する際に出力される信号であり、該半導体装置に設けられた回路から出力される。
【０１４２】
セレクタＳＥＬ１９の制御端子には、該セレクタＳＥＬ１９の出力を切り替えるスキャンイネーブル信号が入力されるように接続される。セレクタＳＥＬ１９は、制御端子に入力されるスキャンイネーブルに基づいて、スキャン入力信号、または入力信号のいずれかを出力端子から出力する。
【０１４３】
スキャン解析を実行する場合には、アクティブとなったスキャンイネーブル信号を制御端子に入力し、セレクタＳＥＬ１９からスキャン入力信号が出力されるようにする。このセレクタＳＥＬ１９の出力端子には、スキャンフリップフロップＦＦ２０のデータ入力端子Ｄが接続されている。
【０１４４】
スキャンフリップフロップＦＦ２０のクロック端子ＣＫには、クロックが入力されるように接続される。セレクタＳＥＬ１９から出力されたスキャン入力信号とクロック端子ＣＫに入力されたクロックがスキャンフリップフロップＦＦ２０に入り、データ出力端子Ｑからデータがスキャン出力される。
【０１４５】
ここで、セレクタＳＥＬ１９のスキャン入力端子、およびスキャンフリップフロップＦＦ２０のデータ出力端子Ｑとクロック端子ＣＫの位置は、スキャン回路ＳＣ４を設計する際に、それぞれの位置に配置されるが、設計上、ある程度の自由度がある。
【０１４６】
発光の観点から考えると、クロック端子ＣＫは、常にＨｉｇｈ／Ｌｏｗが遷移しているために強発光となっている。スキャン回路ＳＣ４の動作を示すセレクタＳＥＬ１９のスキャン入力端子とスキャンフリップフロップＦＦ２０のデータ出力端子Ｑ（スキャン出力）とを比較すると、速やかな動作が必要なスキャン入力端子よりも、ドライブ能力を必要とするデータ出力端子Ｑの方が、発光としては強い傾向がある。
【０１４７】
これらを勘案したスキャン回路ＳＣ４内のクロック端子ＣＫ、スキャン入力端子、およびデータ出力端子Ｑの配置は、以下のようになる。
【０１４８】
図１０は、スキャン回路ＳＣ４におけるクロック端子ＣＫ、スキャン入力端子、およびデータ出力端子Ｑの位置の変化に伴う発光の重なりを示す模式図である。この図１０において、小型の星形（４頂点）は、スキャン入力端子の発光（＝入力発光ＩＬ２１）を示している。中型の星形（８頂点）は、データ出力端子Ｑの発光（＝出力発光ＯＬ２２）を示しており、大型の星型（１６頂点）は、クロック端子ＣＫの発光（＝クロック発光ＣＬ２３）を示している。
【０１４９】
図１０（ａ）は、スキャン回路ＳＣ４において、スキャン入力端子、およびクロック端子ＣＫが左側にそれぞれ配置され、データ出力端子Ｑが右側に配置されている場合の発光例を示している。この場合、スキャン回路ＳＣ４では、入力発光ＩＬ２１がクロック発光ＣＬ２３に遮蔽された状態となる。
【０１５０】
出力発光ＯＬ２２は、図１０（ａ）に示すように、クロック発光ＣＬ２３から離れており、検出の可能性がある。しかし、スキャン回路ＳＣ４は、図１０（ａ）の右側に示すように、２つのスキャン回路ＳＣ４を並べた状態で配置されていることも多く、その場合には、クロック発光ＣＬ２３に入力発光ＩＬ２１と出力発光ＯＬ２２が遮蔽される状況も生じてくる。
【０１５１】
図１０（ｂ）は、スキャン入力端子をスキャン回路ＳＣ４の右側（クロック端子ＣＫ側）ではなく、左側（データ出力端子Ｑ側）に移動させた際の発光例を示している。
【０１５２】
この場合も、２つのスキャン回路ＳＣ４の並列配置を考慮すると、図１０（ｂ）の右側に示すように、クロック発光ＣＬ２３に入力発光ＩＬ２１と出力発光ＯＬ２２が遮蔽される状況が生じてしまい、これも妥当な配置とは言えない。
【０１５３】
図１０（ｃ）は、スキャン回路ＳＣ４において、クロック端子ＣＫを左側に、スキャン入力端子を右側に、そしてデータ出力端子Ｑを左側にそれぞれ配置し、データ出力端子Ｑを中央部に配置した場合の発光例を示している。
【０１５４】
この配置では、図１０（ｃ）に示すように、出力発光ＯＬ２２が中央に、クロック発光ＣＬ２３が左側に、さらに入力発光ＩＬ２１が右側となる。よって、図１０（ｃ）の右側に示す２つのスキャン回路ＳＣ４を並列配置した場合であっても、出力発光ＯＬ２２は、スキャン回路ＳＣ４の中央に位置するので、該出力発光ＯＬ２２をクロック発光ＣＬ２３から分離することのできる可能性がある。
【０１５５】
図１０（ｄ）は、スキャン回路ＳＣ４において、データ出力端子Ｑを右側に、スキャン入力端子を左側に、クロック端子ＣＫを中央部にそれぞれ配置した場合の発光例を示している。
【０１５６】
この場合、クロック発光ＣＬ２３がスキャン回路ＳＣ４の中央に位置し、入力発光ＩＬ２１が該クロック発光ＣＬ２３の左側に位置し、出力発光ＯＬ２２が該クロック発光ＣＬ２３の右側に位置することとなる。
【０１５７】
２つのスキャン回路ＳＣ４を並列配置した場合には、図１０（ｄ）の右側に示すように、入力発光ＩＬ２１と出力発光ＯＬ２２とは重なるが、その一方でクロック発光ＣＬ２３は分離することができる。
【０１５８】
実際、並列配置したスキャン回路ＳＣ４における出力発光ＯＬ２２と入力発光ＩＬ２１との重なりは、その部分での隣接するスキャン回路ＳＣ４間のデータの入出力部であり、信号の授受を実行している部分となり、むしろ解析すべき発光の強度向上となって解析上では望ましい状況となる。
【０１５９】
したがって、スキャン回路ＳＣ４において、発光解析でのクロック発光ＣＬ２３の影響をできる限り回避するクロック端子ＣＫ、スキャン入力端子、およびデータ出力端子Ｑの配置は、図１０（ｄ）に示す構成が最も理想的であり、次善策が図１０（ｃ）に示す構成といえる。よって、これら図１０（ｄ）、あるいは図１０（ｃ）の構成を採用することで、スキャン回路ＳＣ４の動作状態を効率よく観測することができる。
【０１６０】
〈発光解析システムの構成〉
ここまで、解析装置ＬＡとそれに連動したテスタＴＥＳの制御、あるいは、解析装置ＬＡに組み込まれた発光解析ソフトウェアの機能により、解析を有効に実行するための方策について記載してきた。
【０１６１】
以下、それを実現する発光解析システムＬＡＳについて説明する。
【０１６２】
図１１は、発光解析システムＬＡＳにおける構成の一例を示すブロック図である。
【０１６３】
発光解析システムＬＡＳは、解析装置ＬＡ、およびテスタＴＥＳを有する。解析装置ＬＡは、解析装置本体ＬＡ２４、および解析装置制御系ＬＡ２５を有する。テスタＴＥＳは、テスタ本体ＴＥＳ２６、およびテスタ制御系ＴＥＳ２７を有する。解析装置本体ＬＡ２４には、制御ケーブルＣＢＬ２８を介して解析装置制御系ＬＡ２５が接続されている。制御ケーブルＣＢＬ２８は、例えば、Ｅｔｈｅｒｎｅｔ（登録商標）などのＬＡＮ（Local Area Network）規格の通信ケーブルからなる。テスタ本体ＴＥＳ２６には、制御ケーブルＣＢＬ２７を介してテスタ制御系ＴＥＳ２７が接続されている。
【０１６４】
さらに、解析装置本体ＬＡ２４、およびテスタ本体ＴＥＳ２６は、データ入出力ケーブルＣＢＬ２９を介して接続されており、解析装置本体ＬＡ２４に載置されたサンプルとなる半導体装置へのテストパターン入力と半導体装置からのデータ出力を実行するようになっている。
【０１６５】
ここで、解析装置制御系ＬＡ２５とテスタ制御系ＴＥＳ２７とは、通信ケーブルＣＢＬ３０が接続されており、該通信ケーブルＣＢＬ３０を介して解析装置制御系ＬＡ２５からテスタ制御系ＴＥＳ２７を制御する構成となっている。
【０１６６】
解析装置制御系ＬＡ２５は、記憶装置ＭＥＭ１を有している。この記憶装置ＭＥＭ１は、解析装置制御系ＬＡ２５が取得する発光データなどの様々なデータを格納する。この解析装置制御系ＬＡ２５には、制御プログラムＰＲＧがインストールされている。解析装置制御系ＬＡ２５は、この制御プログラムＰＲＧを用いて解析装置本体ＬＡ２４の解析光学系、ステージ、およびフォトンカウント（光検出器）などの検出系（図示せず）を操作する。
【０１６７】
また、解析装置制御系ＬＡ２５には、前述した発光解析ソフトウェアがインストールされており、発光解析ソフトウェアによる座標ロック系機能、ドリフト補正機能、クロック減算処理機能、および減算処理機能などを用いてサンプルである半導体装置の発光解析を行う。
【０１６８】
テスタ制御系ＴＥＳ２７は、記憶装置ＭＥＭ１０を有している。この記憶装置ＭＥＭ１０には、クロック活性化パターンＣＡＰ３３、不良再現テストパターンＤＲＰ３４、および不良不再現テストパターンＤＮＰ３５などが格納されている。
【０１６９】
クロック活性化パターンＣＡＰ３３は、クロック発光のみを活性化するテストパターンであり、不良再現テストパターンＤＲＰ３４は、不良を再現するテストパターンである。不良不再現テストパターンＤＮＰ３５は、不良が再現しないテストパターンである。
【０１７０】
テスタ制御系ＴＥＳ２７には、テスト用制御プログラムＴＰＲＧがインストールされている。テスタ制御系ＴＥＳ２７は、テスト用制御プログラムＴＰＲＧによる動作命令により、クロック活性化パターンＣＡＰ３３、不良再現テストパターンＤＲＰ３４、または不良不再現テストパターンＤＮＰ３５を選択し、テスタ本体ＴＥＳ２６に掃引を実行させる。
【０１７１】
このような連動システムを構成することで、上記までに記載したテスタと連動した不良解析を一定のシーケンスに従って実行できるようになり、解析効率の向上を図ることができるようになる。
【０１７２】
以上のように、不良解析システム（発光解析システムＬＡＳ）は、テストパターンを掃引し、半導体装置をテストするテスタ（テスタＴＥＳ）と、該テストパターンに基づいて半導体素子が動作する際に発生する光を捕捉した発光像を取得する解析部（解析装置本体ＬＡ２４）と、解析部（解析装置ＬＡ）が取得した発光像を取り込み、半導体装置の不良解析を行う解析制御部（解析装置制御系ＬＡ２５）とを有する。
【０１７３】
テスタは、クロックによる発光を活性化するテストパターンである第１のテストパターン（クロック活性化パターンＣＡＰ３３）を格納する記憶部（記憶装置ＭＥＭ１０）を有する。
【０１７４】
解析制御部は、テスタが第１のテストパターンを掃引して解析部が取得した発光像の光から、２つ以上の光を選択して発光像内における位置を特定する第１の発光像クロスポイント（発光像クロスポイントＣＰ６）を設定し、発光像に合致する領域のレイアウト像における第１の発光像クロスポイントに対応する位置に、第２の発光像クロスポイント
（レイアウト像クロスポイントＣＰ７）を設定する。
【０１７５】
そして、第１の発光像クロスポイントのステージ座標、および第２の発光像クロスポイントのレイアウト座標をそれぞれ算出する。算出したステージ座標がレイアウト座標のどの位置に相当するかを対応させ、ステージ座標をレイアウト座標に変換する変換係数を算出する。
【０１７６】
なお、以上の説明では、裏面からの発光を用いたタイミング解析における、主にクロックからの発光の活用と抑制に関する個々の技術を記載してきたが、当然、それらを組み合わせ、より効果的に解析を進めることが必要である。
【０１７７】
以下では、発光解析システムＬＡＳにおいて、それらを組み合わせて適用を可能とした例について述べる。
【０１７８】
〈解析装置とテスタとの連動〉
以下、図１１の発光解析システムＬＡＳを用いた不良解析の処理の流れについて説明する。
【０１７９】
まず、サンプルとなる不良デバイスを不良解析装置本体ＬＡ２４にセットする。この際、サンプルである不良デバイス（半導体装置）は、ソケット（図示せず）に装着されている。ソケットは、解析装置本体ＬＡ２４に設けられたボード（図示せず）上に載置されており、このボードにテスタ本体ＴＥＳ２６からのケーブル（図示せず）が接続され、テスタ本体ＴＥＳ２６からの入力、および不良デバイスからの出力を送受信できる設定となっている。
【０１８０】
また、クロックを活性化するクロック活性化パターンＣＡＰ３３、不良を再現する不良再現テストパターンＤＲＰ３４などのテストパターンがコーディングデバッグされた状態で、テスタ制御系ＴＥＳ２７の記憶装置ＭＥＭ１０に格納されている状態となっている。
【０１８１】
図１２は、図１１の発光解析システムＬＡＳによる座標系ロックの処理の一例を示すフローチャートである。この図１２において、左側は解析装置制御系ＬＡ２５の処理を示しており、右側は、テスタ制御系ＴＥＳ２７の処理を示している。解析装置制御系ＬＡ２５、およびテスタ制御系ＴＥＳ２７は、解析装置本体ＬＡ２４とテスタ本体ＴＥＳ２６にそれぞれ所定の動作を実行させる信号を発信する。
【０１８２】
まず、解析装置本体ＬＡ２４に載置したサンプルの解析対象領域を解析光学系によって観察可能な位置までステージを移動する（ステップＳ１０１）。この処理は、解析装置制御系ＬＡ２５によって制御され、該解析装置制御系ＬＡ２５が有するモニタ（図示せず）上のＧＵＩ（Graphic User Interface）を操作して実行する。以後の操作も、同様にＧＵＩ上での操作となっている。ただし、後述するように一部のシーケンスをプログラミングして自動化することで効率向上を図ることも有効である。
【０１８３】
続いて、解析装置制御系ＬＡ２５において、表面、あるいは裏面からサンプルのデバイスパターンを観察し、解析する際の対物レンズの倍率を設定して焦点を調整し、発光を取得する時間を設定する（ステップＳ１０２）。
【０１８４】
次に、テスタ本体ＴＥＳ２６からテストパターンをサンプルに掃引するが、その前に、テスタ制御系ＴＥＳ２７においてテストパターン掃引の条件を設定する（ステップＳ１０３）。テストパターン掃引の条件は、例えば、電源電圧、クロック周波数、およびトリガ出力などである。その後、テスタ制御系ＴＥＳ２７は、解析装置制御系ＬＡ２５からのコマンドを受け付ける待機状態に入る。
【０１８５】
続いて、解析装置制御系ＬＡ２５において、クロックを活性化するクロック活性化テストパターンＣＡＰ３３の掃引を開始するボタンを押下する、あるいは、解析装置制御系ＬＡ２５が制御プログラムＰＲＧを実行する（ステップＳ１０４）。
【０１８６】
通信ケーブルＣＢＬ３０を介して、解析装置制御系ＬＡ２５から掃引の開始コマンドがテスタ制御系ＴＥＳ２７に送られると、そのコマンドを受け取ったテスタ制御系ＴＥＳ２７は、コマンドに含まれるテストパターン指定に従ってクロック活性化パターンＣＡＰ３３を記憶装置ＭＥＭ１０からロードして掃引できる状態にセットする（ステップＳ１０５）。
【０１８７】
テスタ制御系ＴＥＳ２７からの指示に従ってテスタ本体ＴＥＳ２６でのテストパターンの掃引が開始（ステップＳ１０６）した時点で、掃引開始を報せるシグナルを解析装置制御系ＬＡ２５に送る。
【０１８８】
掃引開始を認識した解析装置制御系ＬＡ２５は、発光データの取得と蓄積を開始する（ステップＳ１０７）。データは、ステップＳ１０２の処理において設定した発光取得時間が経過するまで継続し、その間、データは、解析装置制御系ＬＡ２５の記憶装置ＭＥＭ１に格納される。
【０１８９】
設定した取得時間が終了すると、解析装置制御系ＬＡ２５は、テストパターンを停止して次の操作に移行する（ステップＳ１０８）。なお、設定時間での終了の他に、発光解析システムＬＡＳの操作者がマニュアルで割り込んでテストパターンを停止させる場合もあるが、操作としては同じ動きとなる。プログラムされた掃引停止、あるいは、ＧＵＩからの割り込み停止が実行されると、掃引停止コマンドがテスタ制御系ＴＥＳ２７に送られる。
【０１９０】
停止コマンドを受け取ったテスタ制御系ＴＥＳ２７は、掃引停止操作に入る（ステップＳ１０９）。そして、テスタ本体ＴＥＳ２６からのテストパターン掃引が停止したことを確認したテスタ制御系ＴＥＳ２７は、パターンが停止したことを示す停止シグナルを解析装置制御系ＬＡ２５に送信して待機状態に入る（ステップＳ１１０）。
【０１９１】
停止シグナルを受け取った解析装置制御系ＬＡ２５は、その時点まで蓄積した発光データにより発光像を形成して表示する（ステップＳ１１１）。ここでは、クロックを活性化して座標系をロックする座標系ロックであるので、次に座標系をロックする先のレイアウトデータを準備する。そのため、解析装置制御系ＬＡ２５において、レイアウトデータを表示するレイアウトビューアを起動する（ステップＳ１１２）。
【０１９２】
レイアウトビューアは、例えば、解析装置制御系ＬＡ２５にＥｔｈｅｒｎｅｔなどの通信ケーブルを介して接続されるワークステーション（図示せず）などにインストールされている。レイアウトビューアは、解析装置制御系ＬＡ２５からワークステーションを操作することにより起動され、解析装置制御系ＬＡ２５のモニタに表示される。
【０１９３】
解析装置制御系ＬＡ２５は、起動したレイアウトビューア上に解析対象デバイスのレイアウトを表示するため、対象デバイスのレイアウトデータをワークステーションからロードし（ステップＳ１１３）、解析しようとしている領域のレイアウトをモニタに表示する（ステップＳ１１４）。
【０１９４】
解析装置制御系ＬＡ２５は、レイアウト中でクロックの位置を確認できるため、その位置をハイライトさせるなどによって解析の操作者がクロックの位置を容易に視認できるように明示する（ステップＳ１１５）。
【０１９５】
この段階でクロック発光とレイアウト上のクロック位置とが対応させられる状態になっており、まず、発光像中の適当なクロック発光の位置を、カーソルを移動させてクリックすることによって指定する（ステップＳ１１６）。ここで指定されるのは、解析装置本体ＬＡ２４におけるステージの座標系での位置となる。
【０１９６】
続いて、指定したクロック発光に対応するレイアウト上のクロック位置を、同様にカーソル移動とクリックによって指定する（ステップＳ１１７）。これはレイアウト座標系での位置がデータとして記憶装置ＭＥＭ１などに格納される。
【０１９７】
座標系のロックは、少なくとも２点の位置座標を対応させる必要があり、２点、あるいは３点について、ステップＳ１１６の処理、およびステップＳ１１７の処理を繰り返す。ここで、２点での座標系ロックでも光学系の光軸とサンプルの鉛直線が平行である場合には十分な精度が得られる。
【０１９８】
もし、サンプルが傾いて設置されている可能性がある場合には、３点での座標系ロックが必要となる。また、選択する２点、あるいは３点は、発光像中において、可能な限り離れた点とすることによって座標系ロックの精度を向上させることができる。
【０１９９】
以上の２点、または３点のステージ座標系とレイアウト座標系での互いに対応した座標データを使用することにより、ステージ座標系からレイアウト座標系への１次変換係数が計算でき、以後は発光像中の発光位置は、この変換係数を用いることで、レイアウト座標系での座標値として認識できるようになる（ステップＳ１１８）。
【０２００】
続いて、不良を再現するテストパターンを掃引して不良に関連する発光を捕捉する処理に入るが、この場合には、クロック発光のように比較的強い発光ではない場合が多く、発光取得時間を長く設定することが多い（ステップＳ１１９）。また、この時点でデバイスパターンを確認して、焦点がずれていれば再調整する。
【０２０１】
不良を再現する不良再現テストパターンＤＲＰ３４をＧＵＩ上に表示されているパターン名称から選択する、あるいは予めプログラムされている場合には、そのプログラムを実行することで、不良再現パターンＤＲＰ３４の掃引を解析装置制御系ＬＡ２５で開始させると、掃引開始コマンドがテスタ制御系ＴＥＳ２７に送られる（ステップＳ１２０）。
【０２０２】
テスタ制御系ＴＥＳ２７は、不良再現パターンＤＲＰ３４を記憶装置ＭＥＭ１からロードして掃引可能な状態にセットする（ステップＳ１２１）。不良再現パターンＤＲＰ３４の掃引をテスタ本体ＴＥＳ２６が開始した時点で、掃引開始を報せるシグナルを解析装置制御系ＬＡ２５へ送信する（ステップＳ１２２）。
【０２０３】
開始シグナルを受信した解析装置制御系ＬＡ２５は、発光データの取得を開始し、予め設定した時間のデータ蓄積を進める（ステップＳ１２３）。前述したとおり、設定時間への到達でテストパターン掃引停止の場合もあれば、操作者の割り込みによるテストパターン掃引停止もあるが、どちらにしても掃引操作が実行された場合には、停止コマンドをテスタ制御系ＴＥＳ２７に送る（ステップＳ１２４）。
【０２０４】
テスタ制御系ＴＥＳ２７は、停止コマンドに従ってテストパターンの掃引停止操作を実行する（ステップＳ１２５）。掃引が停止した時点で、停止を示すシグナルを解析装置制御系ＬＡ２５へ送った後、テスタ制御系ＴＥＳ２７は待機状態となる（ステップＳ１２６）。
【０２０５】
停止シグナルを受け取った解析装置制御系ＬＡ２５は、それまでに、記憶装置ＭＥＭ１に蓄積した発光データから発光像を形成して表示する（ステップＳ１２７）。発光像は、レイアウト座標系での座標で解析を進めることが可能となっており、この時点で時間分解での発光解析を実施してもよいし、発光データを記憶装置ＭＥＭ１に格納して、次の対象領域の解析に進んでもよい（ステップＳ１２８）。
【０２０６】
次の解析に進める場合には、ステップＳ１０１の処理における解析領域へのステージ移動と共に、ステップＳ１１４の処理における解析領域のレイアウトを表示する操作に戻る。また、テスタ制御系ＴＥＳ２７においては、パターン掃引条件を再設定するか、そのままの設定とするのであれば待機状態とする。
【０２０７】
以上の操作を実行することにより、クロック発光を座標系ロックに適用した解析が可能となる。なお、上記にも述べたが、実行をＧＵＩ上での操作で全て進められるが、より操作者の負担を軽減するために、操作者が画像を見ながらの調整が必要な操作以外は解析プログラムを用いて、特定のシーケンス部分をプログラム実行によって簡便化することも有効である。
【０２０８】
〈ドリフト補正への適用〉
図１３は、図１１の発光解析システムＬＡＳによるドリフト補正の処理の一例を示すフローチャートである。ここでは、図１１の発光解析システムＬＡＳを用いた図２に示すクロック発光を用いたドリフト補正の処理の一例について説明する。
【０２０９】
図１３においても、左側は解析装置制御系ＬＡ２５の処理を示しており、右側は、テスタ制御系ＴＥＳ２７の処理をそれぞれ示している。解析装置制御系ＬＡ２５、およびテスタ制御系ＴＥＳ２７は、解析装置本体ＬＡ２４とテスタ本体ＴＥＳ２６にそれぞれ所定の動作を実行させる信号を発信する。
【０２１０】
このドリフト補正の処理において、最初に実行する座標系ロックは、図１１において説明したクロック発光を適用している。よって、図１３におけるステップＳ２０１〜Ｓ２１８の処理は、図１２におけるステップＳ１０１〜Ｓ１１８の処理の処理と同様であるので、図１３のステップＳ２１９以降の処理について説明する。
【０２１１】
まず、ステップＳ２１８の処理が終了すると、解析装置制御系ＬＡ２５においてドリフト補正のためにクロック発光を適用するため、クロック発光を活性化するクロック活性化パターンＣＡＰ３３を掃引させて発光を取得する時間と不良を再現する不良再現テストパターンＤＲＰ３４を掃引させる。これにより、発光を取得する時間、さらに何回両方の発光取得を繰り返すか、その回数を設定する（ステップＳ２１９）。
【０２１２】
通常、クロック発光自体は、比較的強いため、クロック発光を活性化するクロック活性化パターンＣＡＰ３３を掃引させて発光を取得する時間は短い。また、不良を再現する不良再現テストパターンＤＲＰ３４を掃引する場合は、クロック発光以外のデータの動作に伴う微弱な発光を取得することがあり、その場合には、長い取得時間を設定する。
【０２１３】
クロック発光は、ステップＳ２１１の処理において取得している。この段階では、その発光像が表示されている状態であり、もし、表示されていなければ、再表示させ、その中のクロック発光を１箇所、または、複数箇所選択して、発光箇所をカーソル操作によって画面上で囲い、そのクロック発光をモニタすべき発光として指定する（ステップＳ２２０）。
【０２１４】
これは、図２に示したように発光を例えば四角の枠で囲って認識可能とする操作となる。この時、操作者が発光像を見て、モニタクロック発光の中心を指定して解析装置制御系ＬＡ２５がその座標を認識する。あるいは、モニタ発光として明確なクロック発光を選択している状態であれば、モニタ発光を囲った四角枠内で、または以後のドリフトによるずれを考慮して広げた四角枠内で、解析装置制御系ＬＡ２５の機能として装備させた発光強度分布の重心計算を使い、自動で発光中心を求めることもできる。
【０２１５】
発光強度分布の重心計算を使い、自動で発光中心を求める場合であれば、以後の各回でずれを入力させる操作者の負担を軽減できる上、解析のＴＡＴ（Turn Around Time）向上にも繋げることができる。
【０２１６】
ここで求めたモニタ発光座標は、記憶装置ＭＥＭ１に格納された後、次の操作に進む。なお、モニタ発光が１箇所の場合、サンプル全体の平行移動には対応できるが、回転には対応できない。このため、モニタ発光は、２箇所以上を設定することが望ましい。
【０２１７】
ここからの操作は、不良を再現する発光の取得過程であり、クロック活性化が不良再現のテストパターンが換わるだけである。よって、ステップＳ２２１〜Ｓ２２７の処理は、ステップＳ２０４〜Ｓ２１０間での処理と同様となるので説明は省略する。
【０２１８】
続いて、ステップＳ２２７の処理が終了すると、解析装置制御系ＬＡ２５において、発光像を操作者が確認するために表示し、発光データを記憶装置ＭＥＭ１に格納する（ステップＳ２２８）。この段階では、発光データに対してドリフト補正の操作は実行していない。
【０２１９】
そして、クロックを活性化させるクロック活性化パターンＣＡＰ３３を掃引する操作を実行する（ステップＳ２２９）。このステップＳ２２９の処理から、ステップＳ２３５の処理までは、ステップＳ２０４〜Ｓ２１０の処理と同様であるので説明は省略する。なお、ステップＳ２３５の処理においてテストパターンの停止シグナルを発信した際、テスタ制御系ＴＥＳ２７は、待機状態となる。
【０２２０】
続いて、ステップＳ２２０の処理において設定したモニタ発光の中心を求める（ステップＳ２３６）。上述のように解析装置制御系ＬＡ２５の重心計算機能（図２）を活用することが望ましい。
【０２２１】
解析装置制御系ＬＡ２５は、ステップＳ２３６の処理において求めたモニタ発光座標の最初の座標からの移動方向と移動量を計算し、これをドリフトデータとして記憶装置ＭＥＭ１に格納する。
【０２２２】
そして、ステップＳ２１９の処理において設定した発光取得回数に達したか否かを判断し、設定回数に達していない場合にはステップＳ２２１の処理に戻り、不良再現テストパターンＤＲＰ３４での発光取得、クロック活性化パターンＣＡＰ３３での発光取得を、設定回数に至るまで繰り返す（ステップＳ２３７）。
【０２２３】
設定した回数分の発光データ取得が終了したら、ステップＳ２３６の処理にて格納したドリフトデータに基づいて、発光取得開始時から完了時までの発光データを補正する（ステップＳ２３８）。これは各時点での発光座標をドリフトした分だけ引き戻した座標に設定していく操作となる。ここで、元のドリフトデータは時間について離散的だが、それを滑らかに連結していると仮定して再構成したデータをドリフトレーザとして用いている。
【０２２４】
発光データのリフト補正計算が終了したら、発光像を表示する（ステップＳ２３９）。ドリフト補正されているため、発光各点の強度が向上し、解像度も向上した像となる。
【０２２５】
この発光像を使って、時間分解での解析を実行する（ステップＳ２４０）。あるいは、ステップＳ２０１の処理に戻り、次の解析領域にステージを移動させて発光データ取得を継続する。以上がドリフト補正にクロック発光を適用した解析操作となる。
【０２２６】
〈クロック発光のバックグラウンド処理〉
図１４は、図１１の発光解析システムＬＡＳによるクロック発光のバックグラウンド減算による不良発光顕在化の処理の一例を示すフローチャートである。ここでは、図１１の発光解析システムＬＡＳを用いた図３に示すクロック発光のバックグラウンド減算による不良発光顕在化の処理の一例について説明する。
【０２２７】
図１４においても、左側は解析装置制御系ＬＡ２５の処理を示しており、右側は、テスタ制御系ＴＥＳ２７の処理をそれぞれ示している。解析装置制御系ＬＡ２５、およびテスタ制御系ＴＥＳ２７は、解析装置本体ＬＡ２４とテスタ本体ＴＥＳ２６にそれぞれ所定の動作を実行させる信号を発信する。
【０２２８】
このクロック発光をバックグラウンドとして減算することでデータの流れに伴う発光を顕在化させる解析処理の流れは、図１３とほぼ同様の処理を行うものである。図１３におけるステップＳ２２０の処理であるモニタクロック発光箇所の設定、およびステップＳ２３５，Ｓ２３６，Ｓ２３７の処理におけるドリフト補正と発光取得操作の繰り返しが抜けているだけで、内容は類似となっている。そのため、図１４における個々の処理についての説明は省略する。
【０２２９】
ここで、図１４において、図１３と異なるところは、ステップＳ３３６の処理である。ここでは、クロック発光をバックグラウンドとして不良再現テストパターンＤＲＰ３４で取得した発光から減算する処理を実行する。
【０２３０】
なお、処理の流れが図１３と図１４とで類似であることから分かるように、クロック発光でのドリフト補正とクロック発光のバックグラウンド処理の両方を組み合わせた解析操作も可能であり、それは解析操作者がどのような解析手順を組み立てるかによって、適正な方法を選択すればよい。
【０２３１】
〈マージン性不良のバックグラウンド処理〉
図１５は、図１１の発光解析システムＬＡＳによる不良未発生発光像のバックグラウンド減算による不良発光顕在化の処理の一例を示すフローチャートである。ここでは、図１１の発光解析システムＬＡＳを用いて図４に示すクロック発光のバックグラウンド減算による不良発光顕在化の処理の一例について説明する。
【０２３２】
図１５においても、左側は解析装置制御系ＬＡ２５の処理を示しており、右側は、テスタ制御系ＴＥＳ２７の処理をそれぞれ示している。解析装置制御系ＬＡ２５、およびテスタ制御系ＴＥＳ２７は、解析装置本体ＬＡ２４とテスタ本体ＴＥＳ２６にそれぞれ所定の動作を実行させる信号を発信する。
【０２３３】
マージン性不良の場合、テストパターンの設定によって不良が再現したり、不再現になったりする。これを利用して、不良再現テストパターンＤＲＰ３４による掃引での発光取得と不良不再現テストパターンＤＮＰ３５の掃引による発光取得とを比較して、不良に関係する発光を抽出する解析である。
【０２３４】
この場合、図１５については、図１４のクロック活性化パターンＣＡＰ３３が不良不再現テストパターンＤＮＰ３５に換わっただけで、解析のフローチャートとしてまったく同一となっている。ただし、前者ではクロック発光をバックグラウンドとしていたが、図１５では不良不再現発光をバックグラウンドとしている点が異なっている。しかも、不良の状況によっては、テストパターン自身同一で電圧や周波数を不良の再現/不再現とで変化させるだけの場合もあることは前述の通りである。
【０２３５】
以上のように各種の解析操作が、解析装置制御系ＬＡ２５とテスタ制御系ＴＥＳ２７との間のテストパターン掃引と発光取得の条件設定で可能となる。それぞれの解析操作をレシピとして用意しておき、操作者が適当に組み合わせて解析を進められる方式とすることによって、解析ＴＡＴを向上させることができる。
【０２３６】
効果が確認できた解析レシピの組み合わせがあるとしたら、それを同様な解析に従事しているメンバあるいは部署に展開することで、全体の解析成功率向上に繋げることも可能となる。
【０２３７】
以上により、時間分解発光解析に特徴的なクロックからの発光を活用することで、座標系ロックやドリフト補正を実施することができる。クロック発光の影響を抑制することで、不良に関連する発光を顕在化し、明確な解析を実施することができる。時間分解発光の活用により、不良伝搬経路の追跡機能、および不良状態と不良不再現状態の確実な発光情報比較することにより、解析の確実さを向上させると共に、解析時間の短縮を図ることができる。
【０２３８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０２３９】
その他、実施の形態に記載された内容の一部を記載する。
【０２４０】
（１）半導体装置に設けられたスキャン回路は、セレクタと、スキャンフリップフロップとを有する。セレクタＳＥＬは、スキャン入力信号が入力されるスキャン入力端子、入力信号が入力される入力端子、セレクタの信号出力を切り替えるスキャンイネーブル信号が入力される制御端子、およびスキャンイネーブル信号に基づいて切り替えられた信号を出力する出力端子を有する。スキャンフリップフロップは、データ入力端子、クロック端子、およびデータ出力端子を有する。そして、クロック端子をスキャン回路の第１の辺側にレイアウトし、スキャン入力端子を前記第１の辺側に対向する第２の辺側にレイアウトし、データ出力端子をクロック端子とスキャン入力端子との間にレイアウトする。
【０２４１】
（２）半導体装置に設けられたスキャン回路は、セレクタと、スキャンフリップフロップとを有する。セレクタＳＥＬは、スキャン入力信号が入力されるスキャン入力端子、入力信号が入力される入力端子、セレクタの信号出力を切り替えるスキャンイネーブル信号が入力される制御端子、およびスキャンイネーブル信号に基づいて切り替えられた信号を出力する出力端子を有する。スキャンフリップフロップは、データ入力端子、クロック端子、およびデータ出力端子を有する。そして、スキャン入力端子をスキャン回路の第１の辺側にレイアウトし、データ出力端子を前記第１の辺側に対向する第２の辺側にレイアウトし、クロック端子をデータ出力端子とスキャン入力端子との間にレイアウトする。
【符号の説明】
【０２４２】
ＬＩ１  発光像
ＬＩ１１  発光像
Ｌ２  発光
Ｌ２ａ  発光
Ｌ２ｃｋ  発光
ＬＤ１０  差画像抽出発光
ＬＣ１７  発光キューブ
ＬＢ１４  発光ボックス
ＬＳ１６  発光立体
ＳＰ１８  空間
ＳＥＬ１９  セレクタ
ＬＯ３  レイアウト像
ＳＣ４  スキャン回路
ＣＫＩＮ５  クロック入力部
ＣＰ６  発光像クロスポイント
ＣＰ７  レイアウト像クロスポイント
ＣＲ９  着目発光指定カーソル
ＣＲ１３  起点カーソル
ＤＰ１２  不良伝搬経路
ＩＬ２１  入力発光
ＯＬ２２  出力発光
ＣＬ２３  クロック発光
ＣＡＰ３３  クロック活性化パターン
ＤＲＰ３４  不良再現テストパターン
ＤＮＰ３５  不良不再現テストパターン
ＦＦ２０  スキャンフリップフロップ
Ｄ  データ入力端子
ＣＫ  クロック端子
Ｑ  データ出力端子
ＬＡＳ  発光解析システム
ＬＡ  解析装置
ＬＡ２４  解析装置本体
ＬＡ２５  解析装置制御系
ＴＥＳ  テスタ
ＴＥＳ２６  テスタ本体
ＴＥＳ２７  テスタ制御系
ＣＢＬ２７  制御ケーブル
ＣＢＬ２８  制御ケーブル
ＣＢＬ２９  データ入出力ケーブル
ＣＢＬ３０  通信ケーブル
ＭＥＭ１  記憶装置
ＭＥＭ１０  記憶装置
ＰＲＧ  制御プログラム
ＴＰＲＧ  テスト用制御プログラム
【図１】
2014063909.tif 000003
【図２】
2014063909.tif 000004
【図３】
2014063909.tif 000005
【図４】
2014063909.tif 000006
【図５】
2014063909.tif 000007
【図６】
2014063909.tif 000008
【図７】
2014063909.tif 000009
【図８】
2014063909.tif 000010
【図９】
2014063909.tif 000011
【図１０】
2014063909.tif 000012
【図１１】
2014063909.tif 000013
【図１２】
2014063909.tif 000014
【図１３】
2014063909.tif 000015
【図１４】
2014063909.tif 000016
【図１５】
2014063909.tif 000017