(57)【要約】【課題】より簡素な構成で、外部に放射される高周波ノイズを低減できるようにする。【解決手段】炭素皮膜を有する抵抗素子３０ａ、３０ｂおよび高周波部品２００を内蔵した部品内蔵基板１０を備えた電子装置であって、部品内蔵基板１０には、高周波部品２００に接続された高周波信号ラインを介して外部に放射される高周波ノイズを遮る位置に、炭素皮膜を有する抵抗素子３０ａ、３０ｂを配置する。【選択図】図５
2014160728.tif 000002
【特許請求の範囲】
【請求項１】
炭素皮膜を有する抵抗素子（３０ａ、３０ｂ）および高周波部品（２００）を内蔵した部品内蔵基板（１０）を備えた電子装置であって、
前記部品内蔵基板には、前記高周波部品に接続された高周波信号ラインを介して外部に放射される高周波ノイズを遮る位置に、前記抵抗素子が配置されていることを特徴とする電子装置。
【請求項２】
前記高周波信号ラインの周囲を囲うように形成されたグラウンドパターンの隙間から外部に放射される高周波ノイズを遮る位置に前記抵抗素子が配置されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記抵抗素子（３０）は、チップ抵抗であることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
前記高周波ノイズの漏れ方向に対して、前記炭素皮膜の皮膜面が直交するように前記チップ抵抗が配置されていることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記抵抗素子は、前記高周波信号ラインを介して前記部品内蔵基板の側面から外部に放射される高周波ノイズを遮る位置に配置されていることを特徴とする請求項１ないし４のいずれか１つに記載の電子装置。
【請求項６】
前記部品内蔵基板は、複数の層を積層した積層基板であり、
前記抵抗素子は、前記高周波信号パターンを介して前記部品内蔵基板の積層方向に放射される高周波ノイズを遮る位置に配置されていることを特徴とする請求項１ないし５のいずれか１つに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗素子および高周波部品を内蔵した部品内蔵基板を備えた電子装置に関するものである。
【背景技術】
【０００２】
従来、誘電体材料から構成された実装基板（回路基板）と、この実装基板に実装された複数の半導体チップと、実装基板に設けられた無線回路部と、無線回路部に接続されたアンテナ素子とを備え、複数の半導体チップのうち、不要輻射ノイズを発生する半導体チップを、実装基板を構成する誘電体材料よりも誘電率が低い低誘電体材料によって囲むように配置したものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１０３８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１に記載されたような構成では、不要輻射ノイズを発生する半導体チップを囲むように、実装基板を構成する誘電体材料よりも誘電率が低い低誘電体材料を配置する必要があるため、構成が複雑で、コストも高くなってしまうといった問題がある。
【０００５】
また、実装基板全体をシールドケースに収納するといったことも考えられるが、この場合、シールドケースにより電子装置が大型化するだけでなくコストも高くなってしまうといった問題がある。
【０００６】
本発明は上記問題に鑑みたもので、より簡素な構成で、外部に放射される高周波ノイズを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明は、炭素皮膜を有する抵抗素子（３０ａ、３０ｂ）および高周波部品（２００）を内蔵した部品内蔵基板（１０）を備えた電子装置であって、部品内蔵基板には、高周波部品に接続された高周波信号ラインを介して外部に放射される高周波ノイズを遮る位置に、抵抗素子が配置されていることを特徴としている。
【０００８】
このような構成によれば、高周波部品に接続された高周波信号ラインを介して外部に放射される高周波ノイズを遮る位置に、透磁率の高い炭素皮膜を有するチップ抵抗が配置され、この炭素皮膜を有するチップ抵抗により高周波信号ラインを介して外部に放射される高周波ノイズが減衰するので、より簡素な構成で、高周波ノイズを低減することができる。
【０００９】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る電子装置の概略断面構成を示す図である。
【図２】炭素皮膜を有する角形チップ抵抗の構成を示す図である。
【図３】第１層側から第２層に形成された高周波パターンＰ２の周辺を透過して見た様子を示した図である。
【図４】図３中のIV−IV線に沿った概略断面構成を示す図である。
【図５】第１層側から第３層に形成された高周波パターンＰ３の周辺を透過して見た様子を示した図である。
【図６】図５中のVI−VI線に沿った概略断面構成を示した図である。
【図７】図５に示した第３層の直下の第４層を第１層側から透過して見た様子を示した図である。
【図８】図７中のVIII−VIII線に沿った概略断面構成を示した図である。
【発明を実施するための形態】
【００１１】
本発明の一実施形態に係る電子装置の概略断面構成を図１に示す。本電子装置１は、ギガヘルツ（ＧＨｚ）帯の高周波信号を受信する高周波ＩＣ２００を内蔵した部品内蔵基板１０を備えている。なお、図１には、図を見やすくするため、部分的にハッチングを示してある。また、図１には示してないが、部品内蔵基板１０には、炭素皮膜を有する複数のチップ抵抗および複数のチップコンデンサ等の回路部品も内蔵されている。
【００１２】
本部品内蔵基板１０は、第１層（表層）１０１、第２層１０２、第３層１０３および第４層１０４を積層配置した４層の積層基板となっている。
【００１３】
第１層（表層）１０１は、絶縁層１０１ａおよびパターン層１０１ｂを有している。また、第２層１０２は、絶縁層１０２ａ、パターン層１０２ｂおよび絶縁層１０２ｃを有している。
【００１４】
また、第３層１０３は、絶縁層１０３ａ、パターン層１０３ｂおよび絶縁層１０３ｃを有している。この第３層１０３には、高周波ＩＣ２００が配置されている。
【００１５】
また、第４層１０４は、絶縁層１０４ａ、パターン層１０４ｂおよび絶縁層１０４ｃを有している。なお、第４層１０４の絶縁層１０４ｃには、表面実装のための複数のＢＧＡ（Ｂｑａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの端子１０５が設けられている。
【００１６】
各層１０１〜１０４の間には、複数のビアホールＶ１〜Ｖ７が形成されている。また、第１層１０１のパターン層１０１ｂには高周波信号パターンＰ１が形成され、第２層１０２のパターン層１０２ｂには高周波信号パターンＰ２が形成され、第３層１０３のパターン層１０３ｂには高周波信号パターンＰ３が形成されている。
【００１７】
第１層１０１のパターン層１０１ｂに形成された高周波信号パターンＰ１は、ビアホールＶ１を介して第２層１０２のパターン層１０２ｂに形成された高周波信号パターンＰ２と接続され、この高周波信号パターンＰ２は、ビアホールＶ２を介して第３層１０３のパターン層１０３ｂに形成された高周波信号パターンＰ３と接続され、この高周波信号パターンＰ３は、高周波ＩＣ２００の高周波信号入力端子と接続されている。
【００１８】
第１層１０１のパターン層１０１ｂに形成されたパターンＰ１からビアホールＶ１、パターンＰ２、ビアホールＶ２、パターンＰ３を介して高周波ＩＣ２００へ接続される高周波信号ラインを介して高周波信号が高周波ＩＣ２００に入力されるようになっている。
【００１９】
ところで、ギガヘルツ帯の高周波信号を送信または受信する際に、高周波信号パターンを介して外部に高周波ノイズが放射される。このような高周波ノイズを低減するには、例えば、部品内蔵基板１０をシールドケース内に格納するといったことが考えられる。しかし、このように部品内蔵基板１０をシールドケース内に格納するような構成では、大型化してしまう。
【００２０】
そこで、本電子装置１においては、シールドケースを設けることなく、高周波ノイズを低減する。具体的には、高周波信号パターンをグラウンドパターンで囲むとともに、グラウンドパターンで囲みきれない部分に、炭素皮膜を有するチップ抵抗を配置する。
【００２１】
本実施形態においては、透磁率の高い材料は電磁波の吸収損失が高く、高周波ノイズのシールド効果が大きいという点に着目し、透磁率の高い炭素皮膜を有するチップ抵抗を部品内蔵基板１０に配置して、外部に放射される高周波ノイズを減衰させる。
【００２２】
ここで、炭素皮膜を有するチップ抵抗の構成について説明する。図２に、一般的な炭素皮膜を有する角形チップ抵抗の構成を示す。なお、この図では、チップ抵抗の一部を切り欠いた様子が示されているが、実際には、チップ抵抗は略直方体となっている。
【００２３】
チップ抵抗３０は、略直方体のセラミック３１と、このセラミック３１の一面に形成された炭素皮膜（抵抗皮膜）３２と、端子電極３３と、炭素皮膜３２と端子電極３３の間を接続する内部電極３４と、保護膜３５を備えている。
【００２４】
このようなチップ抵抗３０においては、セラミック３１の一面に炭素皮膜３２が形成されているため、炭素皮膜３２の皮膜面の向きを考慮してチップ抵抗を配置する必要がある。
【００２５】
図１に示した第１層１０１の部品搭載面には、高周波パターンＰ１と、この高周波パターンＰ１を囲うようにグラウンドパターンが形成されている。
【００２６】
図３に、第１層１０１側から第２層１０２のパターン層１０２ｂの高周波パターンＰ２の周辺を透過して見た様子を示す。また、図３中のIV−IV線に沿った概略断面構成を図４に示す。なお、図４には、図を見やすくするため、部分的にハッチングを示してある。
【００２７】
図３における領域Ａおよび領域Ｂにはパターン等は形成されていない。また、図３中には、第３層１０３に形成された高周波パターンＰ３を点線で示してある。
【００２８】
図３、図４に示すように、第２層１０２においては、ビアホールＶ１、高周波パターンＰ２およびビアホールＶ２の周囲は、全周がグラウンドパターンＧ２で囲われている。また、第２層１０２における第３層１０３に形成された高周波パターンＰ３の真上方向に位置する領域についても、グラウンドパターンＧ２により囲われている。
【００２９】
図５に、第１層１０１側から第３層１０３のパターン層１０３ｂの高周波パターンＰ３の周辺を透過して見た様子を示す。また、図５中のVI−VI線に沿った概略断面構成を図６に示す。なお、図６についても、図を見やすくするため、部分的にハッチングを示してある。また、図５中には、第２層１０２の高周波パターンＰ２を点線で示してある。
【００３０】
図５に示すように、第３層１０３においては、ビアホールＶ２および高周波パターンＰ３の周囲がグラウンドパターンで囲われているが、グラウンドパターンの一部が途切れている。このようなグラウンドパターンの隙間があると、この隙間から外部に高周波パターンＰ３からの高周波ノイズが漏れ出てしまう。具体的には、図５、図６中に矢印で示されるノイズ漏れ方向に、高周波ノイズが漏れ出てしまう。
【００３１】
そこで、本電子装置１においては、ノイズ漏れ方向に、炭素皮膜を有する２つのチップ抵抗３０ａを直線状に配置した構成となっている。なお、本実施形態におけるチップ抵抗３０ａは、図２に示したような角形チップ抵抗となっている。
【００３２】
ここでは、ノイズ漏れ方向が、第３層１０３の部品搭載面と平行となっているため、図２に示した炭素皮膜３２の皮膜面が第３層１０３の部品搭載面と直交するように各チップ抵抗３０ａが縦置きに配置されている。なお、各チップ抵抗３０ａは、分圧用の抵抗、プルアップ抵抗、プルダウン抵抗等の用途に用いられるものである。ただし、外部に放射される放射ノイズを減衰させるために各チップ抵抗３０ａを専用に設けるようにしてもよい。
【００３３】
このように、高周波信号パターンＰ２の周囲に形成されたグラウンドパターンＧ２の隙間から外部に放射される高周波ノイズを遮る位置に、この高周波ノイズを遮るためのチップ抵抗３０ａを配置することで、外部に放射される高周波ノイズを減衰させるようになっている。
【００３４】
なお、高周波ノイズのノイズ漏れ方向に対して、複数のチップ抵抗３０ａを直線状に配置することにより、多重反射損失による高周波ノイズの低減効果を得ることもできる。
【００３５】
図７に、図５に示した第３層１０３の直下の第４層１０４のパターン層１０４ｂを第１層１０１側から透過して見た様子を示す。また、図７中のVIII−VIII線に沿った概略断面構成を図８に示す。なお、図８についても、図を見やすくするため、部分的にハッチングを示してある。また、図７中には、第３層１０３の高周波パターンＰ３を点線で示してある。
【００３６】
図７に示すように、第４層１０４においては、高周波パターンは形成されていない。しかし、図８に示すように、第３層１０３に形成された高周波パターンＰ３の直下となるため、高周波パターンＰ３を囲むためのグラウンドパターンＧ４が形成されている。したがって、このグラウンドパターンＧ４により、第３層１０３に形成された高周波パターンＰ３から部品内蔵基板１０の下方向に放射される放射ノイズは遮蔽される。
【００３７】
しかし、高周波パターンＰ３の直下の一部には、グラウンドパターンＧ４が形成されていない領域が存在する。このため、図８に示すように、この領域から部品内蔵基板１０の下方向に放射ノイズが漏れてしまう。
【００３８】
そこで、この放射ノイズの漏れ方向に、炭素皮膜を有する２つのチップ抵抗３０ｂを配置した構成となっている。なお、本実施形態におけるチップ抵抗３０ｂも、図２に示したような角形チップ抵抗となっている。
【００３９】
ここでは、ノイズ漏れ方向が、第４層１０４の部品搭載面と略直交するようになるため、図２に示した炭素皮膜３２の皮膜面が第４層１０４の部品搭載面と直交するように各チップ抵抗３０ｂが横置きに配置されている。また、各チップ抵抗３０ｂについても、分圧用の抵抗、プルアップ抵抗、プルダウン抵抗等の用途に用いられるものである。ただし、外部に放射される放射ノイズを減衰させるために各チップ抵抗３０ｂを専用に設けるようにしてもよい。
【００４０】
このように、高周波信号パターンＰ３の直下に形成されたグラウンドパターンＧ４の近くから外部に放射される高周波ノイズを遮る位置に、この高周波ノイズを遮るためのチップ抵抗３０ｂを配置することで、外部に放射される高周波ノイズを減衰させるようになっている。
【００４１】
上記した構成によれば、高周波部品に接続された高周波信号ラインを介して外部に放射される高周波ノイズを遮る位置に、透磁率の高い炭素皮膜を有するチップ抵抗が配置され、この炭素皮膜を有するチップ抵抗により高周波信号ラインを介して外部に放射される高周波ノイズが減衰するので、より簡素な構成で、外部に放射される高周波ノイズを低減することができる。
【００４２】
また、高周波信号ラインの周囲を囲うように形成されたグラウンドパターンＧ３の隙間から外部に放射される高周波ノイズを遮る位置にチップ抵抗３０ａを配置することができる。
【００４３】
また、高周波ノイズの漏れ方向に対して、炭素皮膜の皮膜面が直交するようにチップ抵抗３０ａ、３０ｂを配置するのが好ましい。
【００４４】
チップ抵抗３０ａのように、高周波信号ラインを介して部品内蔵基板１０の側面から外部に放射される高周波ノイズを遮る位置に配置することで、部品内蔵基板１０の側面から外部に放射される高周波ノイズを低減することが可能である。
【００４５】
また、チップ抵抗３０ｂのように、高周波信号パターンを介して部品内蔵基板１０の積層方向に放射される高周波ノイズを遮る位置に配置することで、部品内蔵基板１０の積層方向に放射される高周波ノイズを低減することもできる。
【００４６】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々なる形態で実施することができる。
【００４７】
例えば、上記実施形態では、チップ抵抗３０ａ、３０ｂとして角形チップ抵抗を用いたが角形チップ抵抗に限定されるものではない。また、チップ抵抗以外の構造を有する抵抗素子を用いてもよい。
【符号の説明】
【００４８】
１              電子装置
１０            部品内蔵基板
３０ａ、３０ｂ  チップ抵抗
２００          高周波ＩＣ
【図１】
2014160728.tif 000003
【図２】
2014160728.tif 000004
【図３】
2014160728.tif 000005
【図４】
2014160728.tif 000006
【図５】
2014160728.tif 000007
【図６】
2014160728.tif 000008
【図７】
2014160728.tif 000009
【図８】
2014160728.tif 000010