(57)【要約】【課題】比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧の化合物半導体装置を実現する。【解決手段】化合物半導体装置は、各化合物半導体層として、第１層３と、第１層３の上方に形成された、第１層３よりもバンドギャップの大きい第２層４と、第２層４の上方に形成された、導電型がｐ型である第３層５ａと、第２層４の上方に第３層５ａを介して形成されたゲート電極１１と、第２層４の上方で第３層５ａと接触するように形成された、第２層４よりもバンドギャップの大きい第４層６と、第４層６の上方で第３層５ａと接触するように形成された、第４層６よりもバンドギャップの小さい第５層７とを有する。【選択図】図６
2014063928.tif 000002
【特許請求の範囲】
【請求項１】
第１の化合物半導体層と、
前記第１の化合物半導体層の上方に形成された、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された、導電型がｐ型である第３の化合物半導体層と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して形成された電極と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第３の化合物半導体層の側面に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第４の化合物半導体層は、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成されており、
前記第５の化合物半導体層は、前記第３の化合物半導体層の側面に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項４】
前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項５】
前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第３の化合物半導体層の片側の側面のみに形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項６】
第１の化合物半導体層の上方に、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に導電型がｐ型である第３の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して電極を形成する工程と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層を形成する工程と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第３の化合物半導体層の側面に形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第４の化合物半導体層を、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成し、
前記第５の化合物半導体層を、前記第３の化合物半導体層の側面に形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項９】
前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第３の化合物半導体層の片側の側面のみに形成されていることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−７６８４５号公報
【特許文献２】特開２００７−１９３０９号公報
【特許文献３】特開２０１０−２２５７６５号公報
【特許文献４】特開２００９−７１０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、電力用スイッチング素子には、ゲート電圧が０Ｖの場合に、当該素子に電流が流れない、いわゆるノーマリーオフ動作が要求される。ところがＧａＮ−ＨＥＭＴでは、高濃度の２ＤＥＧが発生するため、ノーマリーオフ型のトランジスタの実現が困難であるという問題がある。この問題に対処すべく、ゲート電極直下の電子供給層をエッチングして２ＤＥＧの濃度を減少させることにより、ノーマリーオフを実現する研究が行われている（特許文献１を参照）。ところがこの手法では、電子供給層下に位置する電子走行層の近傍にエッチングによるダメージが加わるため、シート抵抗の増加、リーク電流の増加等の問題が生じる。そこで、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、ゲート電極と活性領域との間に導電型がｐ型のＧａＮ層を追加形成することにより、ゲート電極直下の２ＤＥＧを打ち消し、ノーマリーオフを実現する技術が提案されている（特許文献２を参照）。
【０００６】
上記の従来技術によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成を図１に例示する。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、基板上に核形成層が形成され、その上にｉ（インテンショナリ・アンドープ）−ＧａＮからなる電子走行層１０１が形成され、その上にｉ−ＡｌＧａＮからなる電子供給層１０２が形成される。電子走行層１０１の電子供給層１０２との界面近傍に２ＤＥＧが生成される。電子供給層１０２上にｐ型ＧａＮ層１０３が形成され、その上にゲート電極１０４が形成される。電子供給層１０２上でゲート電極１０４の両側に、ソース電極１０５及びドレイン電極１０６が形成される。
【０００７】
ゲート電極１０４に電圧が印加されていないときに、ｐ型ＧａＮ層１０３では、その下部（ｐ型ＧａＮ層１０３の電子供給層１０２との界面近傍）にホールが偏在する。このホールに引き付けられて、その下方における電子走行層１０１の電子供給層１０２との界面近傍に電子が誘起される。これにより、ゲート電圧Ｖｇがオンされる。このように、ノーマリーオフが阻害され、閾値電圧を大きくすることができないという問題がある。
【０００８】
本発明は、上記の問題を解決すべくなされたものであり、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、第１の化合物半導体層と、前記第１の化合物半導体層の上方に形成された、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層と、前記第２の化合物半導体層の上方に形成された、導電型がｐ型である第３の化合物半導体層と、前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して形成された電極と、前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層と、前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層とを含む。
【００１０】
化合物半導体装置の製造方法の一態様は、第１の化合物半導体層の上方に、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層を形成する工程と、前記第２の化合物半導体層の上方に導電型がｐ型である第３の化合物半導体層を形成する工程と、前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して電極を形成する工程と、前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層を形成する工程と、前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層を形成する工程とを含む。
【発明の効果】
【００１１】
上記の諸態様によれば、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧の化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】従来技術によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの概略構成を示す概略断面図である。
【図２】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの各化合物半導体層を示す概略断面図である。
【図５】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの各化合物半導体層のバンドギャップを示す特性図である。
【図６】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの機能を説明するための概略断面図である。
【図７】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて、ゲート電圧（Ｖｄ）とドレイン電流（Ｉｄ）との関係を示す特性図である。
【図８】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図９】図８に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１０】第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１２】第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１３】図１２に引き続き、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１４】第４の実施形態による電源装置の概略構成を示す結線図である。
【図１５】第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図２及び図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１４】
先ず、図２（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、バッファ層２、電子走行層３、電子供給層４、及びｐ型ＧａＮ層５を順次形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１５】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、減圧雰囲気下において以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ｉ−ＧａＮを３μｍ程度の厚みに、ｉ−ＡｌＧａＮを２０ｎｍ程度の厚みに、ｐ−ＧａＮを８０ｎｍ程度の厚みに順次成長する。これにより、バッファ層２、電子走行層３、電子供給層４、及びｐ型ＧａＮ層５が形成される。
【００１６】
バッファ層２は、核形成層となるものであり、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。
電子供給層４は、Ａｌ組成比が０．２となるＡｌ0.2Ｇａ0.8Ｎからなる。ｉ−ＡｌＧａＮの代わりに、ｎ型のＡｌＧａＮ（ｎ−ＡｌＧａＮ）を形成しても良い。
ｐ型ＧａＮ層５の代わりに、ｐ型ＡｌＧａＮ層を形成しても良い。
電子走行層３と電子供給層４との間に、スペーサ層（中間層）を形成するようにしても良い。
【００１７】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１８】
電子供給層４をｎ−ＡｌＧａＮで形成する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００１９】
ｐ型ＧａＮ層５を形成する際には、ｐ型不純物として例えばＭｇを含む例えばシクロペンタジエニルマグネシウム(ＣｐＭｇ)ガスを流入し、ＧａＮにＭｇをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。その後、ｐ−ＧａＮに例えば８００℃で２０分間程度のアニール処理を行うことにより、ドープされたＭｇを活性化する。
【００２０】
続いて、図２（ｂ）に示すように、ｐ型ＧａＮ層５をエッチングする。
詳細には、ｐ型ＧａＮ層５上にレジストを塗布し、所定のマスクを用いてゲート電極形成予定領域以外の部位に紫外線を照射する。これにより、ｐ型ＧａＮ層５のゲート電極形成予定領域をレジストで覆うレジストマスクが形成される。このレジストマスクを用い、Ｃｌ2系のエッチングガスを用いて、ｐ型ＧａＮ層５をドライエッチングする。これにより、ｐ型ＧａＮ層５がゲート電極形成予定領域のみに残存する。残存したｐ型ＧａＮ層５をｐ型ＧａＮ層５ａとする。
レジストマスクは、アッシング処理又は薬液処理により除去される。
【００２１】
続いて、図２（ｃ）に示すように、ｐ型ＧａＮ層５ａの両側面における電子供給層４上に、ＡｌＮ層６及びＡｌＧａＮ層７を順次形成する。
詳細には、先ず、所定のレジストマスクを形成し、ＣＶＤ法等により例えばＳｉＯ2を堆積して、ｐ型ＧａＮ層５ａの上面を覆うマスク層１０を形成する。
次に、ＭＯＶＰＥ法により、減圧雰囲気下において、電子供給層４上にＡｌＮを２ｎｍ程度の厚みに、ｉ−ＡｌＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、ＡｌＮ層６及びＡｌＧａＮ層７が形成される。ＡｌＧａＮ層７は、例えばＡｌ組成比が０．１であるｉ−Ａｌ0.1Ｇａ0.9Ｎからなる。
マスク層１０は、薬液処理等により除去される。
【００２２】
続いて、素子分離構造を形成する。
詳細には、ＳｉＣ基板１の上方の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、ＡｌＧａＮ層７、ＡｌＮ層６、電子供給層４及び電子走行層３の表層部分に素子分離構造が形成される。素子分離構造により、ＡｌＧａＮ層７上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【００２３】
続いて、図３（ａ）に示すように、ソース電極８及びドレイン電極９を形成する。
詳細には、先ず、ＡｌＧａＮ層７の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス８ａ，９ａを形成する。
全面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当するＡｌＧａＮ層７の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２４】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、ＡｌＧａＮ層７及びＡｌＮ層６の電極形成予定位置をドライエッチングして除去する。これにより、電子供給層の表面の電極形成予定位置を露出する電極用リセス８ａ，９ａが形成される。エッチングガスとしては、例えばＣｌ2ガスを用いる。なお、電極用リセス８ａ，９ａは、ＡｌＧａＮ層７の途中までエッチングして形成しても、また電子供給層４の表面以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００２５】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電極用リセス８ａ，９ａを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極用リセス８ａ，９ａを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス８ａ，９ａを電極材料の一部で埋め込むソース電極８及びドレイン電極９が形成される。
【００２６】
続いて、図３（ｂ）に示すように、ゲート電極１１を形成する。
詳細には、先ず、ゲート電極を形成するためのマスクを形成する。ここでは、例えばＳｉＮをＣＶＤ法等により全面堆積し、例えばＣＦ4ガスを用いてドライエッチングして、ＳｉＮにｐ型ＧａＮ層５ａの上面を露出させる開口を形成する。以上により、当該開口を有するマスクが形成される。
【００２７】
このマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型ＧａＮ層５ａの上面を露出させる開口内を含むマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、マスク及びその上に堆積したＮｉ／Ａｕを除去する。マスクは除去せずに保護膜として利用することもできる。以上により、ｐ型ＧａＮ層５ａ上にゲート電極１１が形成される。
【００２８】
しかる後、層間絶縁膜の形成、ソース電極８、ドレイン電極９、ゲート電極１１と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００２９】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、各化合物半導体層のバンドギャップに特徴を有している。
図４は、図３（ｂ）に対応しており、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの各化合物半導体層を示す概略断面図である。図５は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの各化合物半導体層のバンドギャップを示す特性図であり、左側に示す矢印Ｌで示す破線に沿った断面に対応する。
【００３０】
図３（ｂ）等における電子走行層３、電子供給層４、ＡｌＮ層６、及びＡｌＧａＮ層７は、図４における第１層、第２層、第３層、第４層の具体的な例示である。第１層、第２層、第３層、第４層のバンドギャップであるＢＧ１、ＢＧ２、ＢＧ３、ＢＧ４は、以下の関係を満たす。
【００３１】
ＢＧ３＞ＢＧ２＞ＢＧ１  ・・・（１）
且つ、
ＢＧ３＞ＢＧ４＞        ・・・（２）
【００３２】
（１）式において、ＢＧ２＞ＢＧ１を満たすことは、２次元電子ガス（２ＤＥＧ）が発生するための要件となる。即ち、ＨＥＭＴでは、その動作時において、電子走行層３の電子供給層４（中間層を有する場合には中間層）との界面近傍に２ＤＥＧが発生する。この２ＤＥＧは、電子走行層３の化合物半導体（ここではＧａＮ）と電子供給層４の化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に基づいて生成される。
図５に示すように、ＢＧ２＞ＢＧ１の関係を満たすため、電子走行層３の電子供給層４との界面近傍に高濃度の２ＤＥＧ（ｎ／ｃｍ3）が生成されていることが判る。
【００３３】
（１）式において、ＢＧ３＞ＢＧ２を満たし、且つ、（２）式において、ＢＧ３＞ＢＧ４を満たすことは、ＡｌＮ層６とＡｌＧａＮ層７との界面近傍にホールが発生するための要件となる。このことは、図６に示すように、ｐ型ＧａＮ層５ａの下部に溜まったホールが、ＡｌＮ層６とＡｌＧａＮ層７との界面近傍を通ってソース電極８へ抜けてゆくことを意味する。
図５に示すように、ＢＧ３＞ＢＧ２且つＢＧ３＞ＢＧ４の関係を満たすため、ＡｌＮ層６とＡｌＧａＮ層７との界面近傍に比較的高い濃度のホールが存在することが判る。
【００３４】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第１層、第２層、第３層、及び第４層が（１）式且つ（２）式を満たすものである。従って、第１層〜第４層は、図２及び図３で例示した化合物半導体層に限定されるものではない。
例えば、第３層としては、ＡｌＮ層６の代わりに、Ａｌ組成比が電子供給層４のＡｌ組成比（上記の例では０．２）よりも大きいＡｌＧａＮ、例えばＡｌ組成比が０．８のＡｌ0.8Ｇａ0.2Ｎを用いても良い。また、第４層としては、ＡｌＧａＮ層７の代わりに、ｉ−ＧａＮ或いはｎ−ＧａＮを形成するようにしても好適である。
【００３５】
図７は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて、ゲート電圧（Ｖｄ）とドレイン電流（Ｉｄ）との関係を示す特性図である。（ａ）が比較例として図１に示したＡｌＧａＮ／ＧａＮ・ＨＥＭＴの特性図、（ｂ）が本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの特性図である。
比較例では、ｐ型ＧａＮ層におけるホールの偏在により、ゲート電極に電圧が印加されていないときに閾値電圧以下の値でオンとなるノーマリーオンであることが判る。これに対して本実施形態では、ｐ型ＧａＮ層にホールの偏在がないため、ノーマリーオフが実現している。このように、本実施形態では、ｐ型ＧａＮ層５ａにおけるホールの偏在が解消され、十分大きな閾値電圧を得てノーマリーオフが実現する。
【００３６】
以上説明したように、本実施形態では、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００３７】
（第２の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、電子供給層上のＡｌＮ層の形成状態が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図８及び図９は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００３８】
先ず、図８（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、バッファ層２、電子走行層３、電子供給層４、ＡｌＮ層２１、及びｐ型ＧａＮ層５を順次形成する。
詳細には、ＭＯＶＰＥ法により、減圧雰囲気下において、第１の実施形態で説明した成長条件により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
【００３９】
ＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ｉ−ＧａＮを３μｍ程度の厚みに、ｉ−ＡｌＧａＮを２０ｎｍ程度の厚みに、ＡｌＮを２ｎｍ程度の厚みに、ｐ−ＧａＮを８０ｎｍ程度の厚みに順次成長する。ＡｌＮの成長には、原料ガスとしてＴＭＡｌガス及びＮＨ3ガスの混合ガスを用いる。ｉ−ＧａＮの成長には、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ｉ−ＡｌＧａＮの成長には、原料ガスとしてＴＭＧガス、ＴＭＡｌガス及びＮＨ3ガスの混合ガスを用いる。ｐ−ＧａＮの成長には、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用い、ｐ型不純物として例えばＭｇを含む例えばＣｐＭｇガスを流入する。以上により、バッファ層２、電子走行層３、電子供給層４、ＡｌＮ層２１、及びｐ型ＧａＮ層５が形成される。
【００４０】
続いて、図８（ｂ）に示すように、ｐ型ＧａＮ層５をエッチングする。
詳細には、ｐ型ＧａＮ層５上にレジストを塗布し、所定のマスクを用いてゲート電極形成予定領域以外の部位に紫外線を照射する。これにより、ｐ型ＧａＮ層５のゲート電極形成予定領域をレジストで覆うレジストマスクが形成される。このレジストマスクを用い、Ｃｌ2系のエッチングガスを用いて、ｐ型ＧａＮ層５をドライエッチングする。これにより、ｐ型ＧａＮ層５がゲート電極形成予定領域のみに残存する。残存したｐ型ＧａＮ層５をｐ型ＧａＮ層５ａとする。
レジストマスクは、アッシング処理又は薬液処理により除去される。
【００４１】
続いて、図８（ｃ）に示すように、ｐ型ＧａＮ層５ａの両側面におけるＡｌＮ層２１上に、ＡｌＧａＮ７を形成する。
詳細には、先ず、所定のレジストマスクを形成し、ＣＶＤ法等により例えばＳｉＯ2を堆積して、ｐ型ＧａＮ層５ａの上面を覆うマスク層１０を形成する。
次に、ＭＯＶＰＥ法により、減圧雰囲気下において、ＡｌＮ層２１上にｉ−ＡｌＧａＮを１０ｎｍ程度の厚みに成長する。これにより、ＡｌＧａＮ層７が形成される。ＡｌＧａＮ層７は、Ａｌ組成比が電子供給層４のＡｌ組成比（上記の例では０．２）よりも小さくなるように、例えばＡｌ組成比が０．１であるｉ−Ａｌ0.1Ｇａ0.9Ｎからなる。
マスク層１０は、薬液処理等により除去される。
【００４２】
続いて、素子分離構造を形成する。
詳細には、ＳｉＣ基板１の上方の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、ＡｌＧａＮ層７、ＡｌＮ層２１、電子供給層４、電子走行層３の表層部分に素子分離構造が形成される。素子分離構造により、ＡｌＧａＮ層７上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ法を用いて行っても良い。
【００４３】
続いて、図９（ａ）に示すように、ソース電極８及びドレイン電極９を形成する。
詳細には、先ず、ＡｌＧａＮ層７の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス８ａ，９ａを形成する。
ＡｌＧａＮ層７の表面を含む露出面上にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当するＡｌＧａＮ層７の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００４４】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、ＡｌＧａＮ層７及びＡｌＮ層６の電極形成予定位置をドライエッチングして除去する。これにより、電子供給層の表面の電極形成予定位置を露出する電極用リセス８ａ，９ａが形成される。エッチングガスとしては、例えばＣｌ2ガスを用いる。なお、電極用リセス８ａ，９ａは、ＡｌＧａＮ層７の途中までエッチングして形成しても、また電子供給層４の表面以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００４５】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをＡｌＧａＮ層７の表面を含む露出面上に塗布し、電極用リセス８ａ，９ａを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極用リセス８ａ，９ａを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス８ａ，９ａを電極材料の一部で埋め込むソース電極８及びドレイン電極９が形成される。
【００４６】
続いて、図９（ｂ）に示すように、ゲート電極１１を形成する。
詳細には、先ず、ゲート電極を形成するためのマスクを形成する。ここでは、例えばＳｉＮをＣＶＤ法等により全面堆積し、例えばＣＦ4ガスを用いてドライエッチングして、ＳｉＮにｐ型ＧａＮ層５ａの上面を露出させる開口を形成する。以上により、当該開口を有するマスクが形成される。
【００４７】
このマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型ＧａＮ層５ａの上面を露出させる開口内を含むマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、マスク及びその上に堆積したＮｉ／Ａｕを除去する。マスクは除去せずに保護膜として利用することもできる。以上により、ｐ型ＧａＮ層５ａ上にゲート電極１１が形成される。
【００４８】
しかる後、層間絶縁膜の形成、ソース電極８、ドレイン電極９、ゲート電極１１と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４９】
以上説明したように、本実施形態では、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００５０】
更に本実施形態では、ＡｌＮ層２１が電子供給層４とｐ型ＧａＮ層５ａとの間に形成される。即ち、ｐ型ＧａＮ層５ａの直下にＡｌＮ層２１が存在するため、ｐ型ＧａＮ層５の形成時の活性化アニール時、化合物半導体の再成長となるＡｌＧａＮ層７の形成時等に、ｐ型不純物であるＭｇのチャネル側（電子供給層４側）への拡散がＡｌＮ層２１で抑止される。これにより、ｐ型不純物であるＭｇの拡散に起因するオン抵抗（Ｒｏｎ）の上昇が抑制される。
【００５１】
（第３の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、電子供給層上のＡｌＮ層等の形成状態が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１０及び図１１は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００５２】
先ず、図１０（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、バッファ層２、電子走行層３、電子供給層４、ＡｌＮ層３１、ＧａＮ層３２、及びｐ型ＧａＮ層５を順次形成する。
詳細には、ＭＯＶＰＥ法により、減圧雰囲気下において、第１の実施形態で説明した成長条件により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
【００５３】
ＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ｉ−ＧａＮを３μｍ程度の厚みに、ｉ−ＡｌＧａＮを２０ｎｍ程度の厚みに、ＡｌＮを２ｎｍ程度の厚みに、ｉ−ＧａＮを１０ｎｍ程度の厚みに、ｐ−ＧａＮを８０ｎｍ程度の厚みに順次成長する。ＡｌＮの成長には、原料ガスとしてＴＭＡｌガス及びＮＨ3ガスの混合ガスを用いる。ｉ−ＧａＮの成長には、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用いる。ｉ−ＡｌＧａＮの成長には、原料ガスとしてＴＭＧガス、ＴＭＡｌガス及びＮＨ3ガスの混合ガスを用いる。ｐ−ＧａＮの成長には、原料ガスとしてＴＭＧガス及びＮＨ3ガスの混合ガスを用い、ｐ型不純物として例えばＭｇを含む例えばＣｐＭｇガスを流入する。以上により、バッファ層２、電子走行層３、電子供給層４、ＡｌＮ層３１、ＧａＮ層３２、及びｐ型ＧａＮ層５が形成される。
【００５４】
続いて、図１０（ｂ）に示すように、ｐ型ＧａＮ層５をエッチングする。
詳細には、ｐ型ＧａＮ層５上にレジストを塗布し、所定のマスクを用いてゲート電極形成予定領域以外の部位に紫外線を照射する。これにより、ｐ型ＧａＮ層５のゲート電極形成予定領域をレジストで覆うレジストマスクが形成される。このレジストマスクを用い、Ｃｌ2系のエッチングガスを用いて、ｐ型ＧａＮ層５をドライエッチングする。これにより、ｐ型ＧａＮ層５がゲート電極形成予定領域のみに残存する。残存したｐ型ＧａＮ層５をｐ型ＧａＮ層５ａとする。
レジストマスクは、アッシング処理又は薬液処理により除去される。
【００５５】
続いて、素子分離構造を形成する。
詳細には、ＳｉＣ基板１の上方の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、ＧａＮ層３２、ＡｌＮ層３１、電子供給層４、電子走行層３の表層部分に素子分離構造が形成される。素子分離構造により、ＡｌＧａＮ層７上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ法を用いて行っても良い。
【００５６】
続いて、図１１（ａ）に示すように、ソース電極８及びドレイン電極９を形成する。
詳細には、先ず、ＧａＮ層３２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス８ａ，９ａを形成する。
ＧａＮ層３２の表面を含む露出面上にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当するＧａＮ層３２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５７】
このレジストマスクを用いて、電子供給層４の表面が露出するまで、ＧａＮ層３２及びＡｌＮ層３１の電極形成予定位置をドライエッチングして除去する。これにより、電子供給層の表面の電極形成予定位置を露出する電極用リセス８ａ，９ａが形成される。エッチングガスとしては、例えばＣｌ2ガスを用いる。なお、電極用リセス８ａ，９ａは、ＡｌＧａＮ層３１の途中までエッチングして形成しても、また電子供給層４の表面以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００５８】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電極用リセス８ａ，９ａを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極用リセス８ａ，９ａを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス８ａ，９ａを電極材料の一部で埋め込むソース電極８及びドレイン電極９が形成される。
【００５９】
続いて、図１１（ｂ）に示すように、ゲート電極１１を形成する。
詳細には、先ず、ゲート電極を形成するためのマスクを形成する。ここでは、例えばＳｉＮをＣＶＤ法等により全面堆積し、例えばＣＦ4ガスを用いてドライエッチングして、ＳｉＮにｐ型ＧａＮ層５ａの上面を露出させる開口を形成する。以上により、当該開口を有するマスクが形成される。
【００６０】
このマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型ＧａＮ層５ａの上面を露出させる開口内を含むマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、マスク及びその上に堆積したＮｉ／Ａｕを除去する。マスクは除去せずに保護膜として利用することもできる。以上により、ｐ型ＧａＮ層５ａ上にゲート電極１１が形成される。
【００６１】
しかる後、層間絶縁膜の形成、ソース電極８、ドレイン電極９、ゲート電極１１と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６２】
以上説明したように、本実施形態では、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００６３】
更に本実施形態では、ＧａＮ層３１及びＡｌＮ層３２が電子供給層４とｐ型ＧａＮ層５ａとの間に形成される。即ち、ｐ型ＧａＮ層５ａの直下にＧａＮ層３１及びＡｌＮ層３２が存在するため、ｐ型ＧａＮ層５の形成時の活性化アニール時等に、ｐ型不純物であるＭｇのチャネル側（電子供給層４側）への拡散がＧａＮ層３１及びＡｌＮ層３２で抑止される。これにより、ｐ型不純物であるＭｇの拡散に起因するオン抵抗（Ｒｏｎ）の上昇が抑制される。
【００６４】
更に本実施形態では、化合物半導体の再成長の工程が不要であるため、製造プロセスの簡略化が実現する。
【００６５】
（第４の実施形態）
本実施形態では、第１の実施形態と同様にＡｌＧａＮ／ＧａＮ・ＨＥＭＴの構成及び製造方法を開示するが、電子供給層上のＡｌＮ層及びＡｌＧａＮ層の形成状態が異なる点で相違する。なお、第１の実施形態の構成部材等と同一のものについては、同符号を付して詳しい説明を省略する。
図１２及び図１３は、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００６６】
先ず、第１の実施形態の図２（ａ）と同様に、成長用基板として例えばＳｉＣ基板１上に、バッファ層２、電子走行層３、電子供給層４、及びｐ型ＧａＮ層５を順次形成する。このときの様子を図１２（ａ）に示す。
続いて、第１の実施形態の図２（ｂ）と同様に、ｐ型ＧａＮ層５をドライエッチングし、ｐ型ＧａＮ層５ａとする。このときの様子を図１２（ｂ）に示す。
【００６７】
続いて、図１２（ｃ）に示すように、ｐ型ＧａＮ層５ａの両側面における電子供給層４上に、ＡｌＮ層４１及びＡｌＧａＮ層４２を順次形成する。
詳細には、先ず、所定のレジストマスクを形成し、ＣＶＤ法等により例えばＳｉＯ2を堆積して、ｐ型ＧａＮ層５ａの上面を覆うマスク層１０を形成する。
次に、ＭＯＶＰＥ法により、減圧雰囲気下において、電子供給層４上にＡｌＮを２ｎｍ程度の厚みに、ｉ−ＡｌＧａＮを１０ｎｍ程度の厚みに順次成長する。これにより、ＡｌＮ層４１及びＡｌＧａＮ層４２が形成される。ＡｌＧａＮ層４２は、例えばＡｌ組成比が０．１であるｉ−Ａｌ0.1Ｇａ0.9Ｎからなる。
マスク層１０は、薬液処理等により除去される。
【００６８】
続いて、図１３（ａ）に示すように、ＡｌＮ層４１及びＡｌＧａＮ層４２をエッチングする。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工して、ＡｌＧａＮ層４２の所定部位をレジストで覆うレジストマスクが形成される。このレジストマスクを用い、塩素系ガス（例えばＣＦ4ガス）を用いて、ＡｌＧａＮ層４２及びＡｌＮ層４１をドライエッチングする。これにより、ｐ型ＧａＮ層５ａのソース電極の形成予定位置側のみで、ｐ型ＧａＮ層５ａの片側の側面のみと接触するように、ＡｌＮ層４１及びＡｌＧａＮ層４２を残す。残存したＡｌＮ層４１及びＡｌＧａＮ層４２をＡｌＮ層４１ａ及びＡｌＧａＮ層４２ａとする。
レジストマスクは、アッシング処理又は薬液処理により除去される。
【００６９】
続いて、素子分離構造を形成する。
詳細には、ＳｉＣ基板１の上方の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、ＡｌＧａＮ層４２、ＡｌＮ層４１、電子供給層４、電子走行層３の表層部分に素子分離構造が形成される。素子分離構造により、ＡｌＧａＮ層４２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ法を用いて行っても良い。
【００７０】
続いて、図１３（ｂ）に示すように、ソース電極８及びドレイン電極９を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを全面に塗布し、電子供給層４の表面のソース電極及びドレイン電極の形成予定位置（電極形成予定位置）を露出させる各開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴｉ／Ａｌを、例えば蒸着法により、電極形成予定位置を露出させる各開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴｉ／Ａｌを電子供給層４とオーミックコンタクトさせる。Ｔｉ／Ａｌの電子供給層４とのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ソース電極８及びドレイン電極９が形成される。ここで、ソース電極８は、ＡｌＮ層４１及びＡｌＧａＮ層４２と離間して形成される。
【００７１】
続いて、図１３（ｃ）に示すように、ゲート電極１１及び接続電極４３を形成する。
詳細には、先ず、ゲート電極及び接続電極を形成するためのマスクを形成する。ここでは、例えばＳｉＮをＣＶＤ法等により全面堆積し、例えばＣＦ4ガスを用いてドライエッチングして、ＳｉＮにｐ型ＧａＮ層５ａの上面及びＡｌＧａＮ層４２の上面の一部を露出させる開口を形成する。以上により、当該開口を有するマスクが形成される。
【００７２】
このマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ｐ型ＧａＮ層５ａの上面を露出させる開口内及びＡｌＧａＮ層４２の上面の一部を露出させる開口内を含むマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、マスク及びその上に堆積したＮｉ／Ａｕを除去する。マスクは除去せずに保護膜として利用することもできる。以上により、ｐ型ＧａＮ層５ａ上にはゲート電極１１が、ＡｌＧａＮ層４２の上面上にはＡｌＧａＮ層４２と電気的に接続された接続電極４３がそれぞれ形成される。
【００７３】
しかる後、層間絶縁膜の形成、ソース電極８、ドレイン電極９、ゲート電極１１、接続電極４４と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。本実施形態では、図１３（ｃ）のように、接続電極４３がソース電極８と接続されて共に接地される。
（第４の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第４の実施形態による電源装置の概略構成を示す結線図である。
【００７４】
本実施形態による電源装置は、高圧の一次側回路５１及び低圧の二次側回路５２と、一次側回路５１と二次側回路５２との間に配設されるトランス５３とを備えて構成される。
一次側回路５１は、交流電源５４と、いわゆるブリッジ整流回路５５と、複数（ここでは４つ）のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄとを備えて構成される。また、ブリッジ整流回路５５は、スイッチング素子５６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子５７ａ，５７ｂ，５７ｃを備えて構成される。
【００７５】
本実施形態では、一次側回路５１のスイッチング素子５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅが、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路５２のスイッチング素子５７ａ，５７ｂ，５７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００７６】
本実施形態では、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００７７】
（第５の実施形態）
本実施形態では、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第５の実施形態による高周波増幅器の概略構成を示す結線図である。
【００７８】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路６１と、ミキサー６２ａ，６２ｂと、パワーアンプ６３とを備えて構成される。
ディジタル・プレディストーション回路６１は、入力信号の非線形歪みを補償するものである。ミキサー６２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ６３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー６２ｂで交流信号とミキシングしてディジタル・プレディストーション回路６１に送出できる構成とされている。
【００７９】
本実施形態では、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００８０】
（他の実施形態）
第１〜第５の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００８１】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第５の実施形態では、化合物半導体の第１層である電子走行層がｉ−ＧａＮ、第２層である電子供給層がｉ−ＩｎＡｌＮで形成される。更に、上記した（１）式及び（２）式を共に満たすべく、第３層及び第４層が適宜形成される。
この場合、ピエゾ分極が殆ど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００８２】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８３】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第５の実施形態では、化合物半導体の第１層である電子走行層がｉ−ＧａＮ、第２層である電子供給層がｎ−ＩｎＡｌＧａＮで形成される。更に、上記した（１）式及び（２）式を共に満たすべく、第３層及び第４層が適宜形成される。
【００８４】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成で、耐圧劣化及び動作不安定性がなく、十分大きな閾値電圧を得てノーマリーオフを確実に実現する信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８５】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００８６】
（付記１）第１の化合物半導体層と、
前記第１の化合物半導体層の上方に形成された、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された、導電型がｐ型である第３の化合物半導体層と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して形成された電極と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層と
を含むことを特徴とする化合物半導体装置。
【００８７】
（付記２）前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第３の化合物半導体層の側面に形成されていることを特徴とする付記１に記載の化合物半導体装置。
【００８８】
（付記３）前記第４の化合物半導体層は、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成されており、
前記第５の化合物半導体層は、前記第３の化合物半導体層の側面に形成されていることを特徴とする付記１に記載の化合物半導体装置。
【００８９】
（付記４）前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成されていることを特徴とする付記１に記載の化合物半導体装置。
【００９０】
（付記５）前記第４の化合物半導体層及び前記第５の化合物半導体層は、前記第３の化合物半導体層の片側の側面のみに形成されていることを特徴とする付記１に記載の化合物半導体装置。
【００９１】
（付記６）前記第５の化合物半導体層と電気的に接続された接続電極を更に含むことを特徴とする付記５に記載の化合物半導体装置。
【００９２】
（付記７）第１の化合物半導体層の上方に、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に導電型がｐ型である第３の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して電極を形成する工程と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層を形成する工程と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【００９３】
（付記８）前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第３の化合物半導体層の側面に形成することを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００９４】
（付記９）前記第４の化合物半導体層を、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成し、
前記第５の化合物半導体層を、前記第３の化合物半導体層の側面に形成することを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００９５】
（付記１０）前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第２の化合物半導体層と前記第３の化合物半導体層との間に形成することを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００９６】
（付記１１）前記第４の化合物半導体層及び前記第５の化合物半導体層を、前記第３の化合物半導体層の片側の側面のみに形成されていることを特徴とする付記７に記載の化合物半導体装置の製造方法。
【００９７】
（付記１２）前記第５の化合物半導体層上に接続電極を形成する工程を更に含むことを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【００９８】
（付記１３）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
第１の化合物半導体層と
前記第１の化合物半導体層の上方に形成された、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された、導電型がｐ型である第３の化合物半導体層と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して形成された電極と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層と
を含むことを特徴とする電源回路。
【００９９】
（付記１４）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
第１の化合物半導体層と
前記第１の化合物半導体層の上方に形成された、前記第１の化合物半導体層よりもバンドギャップの大きい第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された、導電型がｐ型である第３の化合物半導体層と、
前記第２の化合物半導体層の上方に前記第３の化合物半導体層を介して形成された電極と、
前記第２の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第２の化合物半導体層よりもバンドギャップの大きい第４の化合物半導体層と、
前記第４の化合物半導体層の上方で前記第３の化合物半導体層と接触するように形成された、前記第４の化合物半導体層よりもバンドギャップの小さい第５の化合物半導体層と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【０１００】
１  ＳｉＣ基板
２  バッファ層
３  電子走行層
４  電子供給層
５，５ａ  ｐ型ＧａＮ層
６，２１，３１，４１，４１ａ  ＡｌＮ層
７，３２，４２，４２ａ  ＡｌＧａＮ層
８  ソース電極
８ａ，９ａ  電極用リセス
９  ドレイン電極
１０  マスク層
１１  ゲート電極
４３  接続電極
５１  一次側回路
５２  二次側回路
５３  トランス
５４  交流電源
５５  ブリッジ整流回路
５６ａ，５６ｂ，５６ｃ，５６ｄ，５６ｅ，５７ａ，５７ｂ，５７ｃ  スイッチング素子
６１  ディジタル・プレディストーション回路
６２ａ，６２ｂ  ミキサー
６３  パワーアンプ
【図１】
2014063928.tif 000003
【図２】
2014063928.tif 000004
【図３】
2014063928.tif 000005
【図４】
2014063928.tif 000006
【図５】
2014063928.tif 000007
【図６】
2014063928.tif 000008
【図７】
2014063928.tif 000009
【図８】
2014063928.tif 000010
【図９】
2014063928.tif 000011
【図１０】
2014063928.tif 000012
【図１１】
2014063928.tif 000013
【図１２】
2014063928.tif 000014
【図１３】
2014063928.tif 000015
【図１４】
2014063928.tif 000016
【図１５】
2014063928.tif 000017