(57)【要約】      （修正有）【課題】光の利用効率が高い電気光学装置用基板の歩留りと品質の向上を図ることができる電気光学装置用基板の製造方法、電気光学装置、および電子機器を提供する。【解決手段】画素電極２８と、画素電極２８に電気信号を供給するＴＦＴ２４とを備えた素子基板の製造方法は、光透過性を有する基板１１の第１面１１ａに溝１２を形成する工程と、基板１１の第１面１１ａを覆って溝１２の開口部１２ｃを塞ぐように光透過性を有する封止層１０を形成する工程と、封止層１０上にＴＦＴ２４を形成する工程と、を含み、ＴＦＴ２４を形成する工程の前に、基板１１の第１面１１ａとは反対側の第２面１１ｂに光透過性を有する透明層１７を形成する工程を有することを特徴とする。【選択図】図８
2014126574.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と、前記画素電極に電気信号を供給するスイッチング素子と、溝を含む反射部と、を備えた電気光学装置用基板の製造方法であって、
光透過性を有する基板の第１面に前記溝を形成する工程と、
前記基板の前記第１面を覆って前記溝の開口部を塞ぐように、光透過性を有する第１の層を形成する工程と、
前記第１の層上に前記スイッチング素子を形成する工程と、を含み、
前記スイッチング素子を形成する工程よりも前に、前記基板の前記第１面とは反対側の第２面に光透過性を有する第２の層を形成する工程を有することを特徴とする電気光学装置用基板の製造方法。
【請求項２】
請求項１に記載の電気光学装置用基板の製造方法であって、
前記第２の層の線膨張係数は、前記第１の層の線膨張係数と略同一であることを特徴とする電気光学装置用基板の製造方法。
【請求項３】
請求項１または２に記載の電気光学装置用基板の製造方法であって、
前記第２の層の層厚は、前記第１の層の層厚と略同一であることを特徴とする電気光学装置用基板の製造方法。
【請求項４】
請求項１から３のいずれか一項に記載の電気光学装置用基板の製造方法であって、
前記第１の層は第１封止層と第２封止層と第３封止層とを含み、
前記第１の層を形成する工程は、
前記溝の内部を埋めて前記開口部を塞ぐ犠牲層を形成する工程と、
前記第１面および前記犠牲層を覆う前記第１封止層を形成する工程と、
前記第１封止層の前記犠牲層と重なる位置に前記開口部より小さな開口部を有する貫通孔を形成する工程と、
前記貫通孔を介して前記犠牲層を除去する工程と、
前記第１封止層を覆って前記貫通孔を塞ぐ前記第２封止層を形成する工程と、
前記第２封止層を覆う前記第３封止層を形成する工程と、を有することを特徴とする電気光学装置用基板の製造方法。
【請求項５】
画素電極と、前記画素電極に電気信号を供給するスイッチング素子と、を備えた第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された電気光学物質層と、を備え、
前記第１基板が、請求項１から４のいずれか一項に記載の電気光学装置用基板の製造方法で製造されていることを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板の製造方法、電気光学装置、および電子機器に関する。
【背景技術】
【０００２】
複数の画素およびスイッチング素子が設けられた素子基板と、素子基板に対向配置された対向基板と、の間に電気光学物質（例えば、液晶など）を備えた電気光学装置が知られている。電気光学装置として、例えば、プロジェクターの液晶ライトバルブとして用いられる液晶装置などを挙げることができる。このような液晶装置においては、高い光利用効率を実現することが求められている。
【０００３】
そこで、素子基板にプリズム（反射部）を設け、液晶装置に入射した光を画素領域に効率よく導くことにより、液晶装置の実質的な開口率の向上を図る構成が提案されている（例えば、特許文献１参照）。特許文献１に記載のプリズムは、基板における画素同士の間の非開口領域に形成された断面Ｖ字状の溝で構成され、溝の開口部を塞ぐことによって内部が中空となった溝の側面を反射面として、入射した光を画素領域に向けて反射する。溝が形成された基板上には、絶縁層などを介して複数の画素電極の各々に対応するスイッチング素子が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１２８２９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子を形成する工程では、基板が高温加熱や冷却などの温度変化に晒される。そのため、基板と基板上に形成された絶縁層などとの線膨張係数の違いに起因して、基板の一方の側に生じる応力と他方の側に生じる応力との差異により基板に反りが発生する場合がある。そうすると、基板に形成された溝の内部は中空となっているため、応力が集中しやすい溝上の位置において、基板上に形成された絶縁層などにクラックが入ってしまい、素子基板の製造における歩留りと品質の低下を招くおそれがあるという課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置用基板の製造方法は、画素電極と、前記画素電極に電気信号を供給するスイッチング素子と、溝を含む反射部と、を備えた電気光学装置用基板の製造方法であって、光透過性を有する基板の第１面に前記溝を形成する工程と、前記基板の前記第１面を覆って前記溝の開口部を塞ぐように、光透過性を有する第１の層を形成する工程と、前記第１の層上に前記スイッチング素子を形成する工程と、を含み、前記スイッチング素子を形成する工程よりも前に、前記基板の前記第１面とは反対側の第２面に光透過性を有する第２の層を形成する工程を有することを特徴とする。
【０００８】
本適用例の方法によれば、スイッチング素子を形成する工程よりも前に、第１の層が形成された基板の第１面とは反対側の第２面に第２の層を形成する。そのため、スイッチング素子を形成する工程において高温加熱や冷却などの温度変化に晒されることにより、基板と第１の層との線膨張係数の違いに起因して基板の第１面側に生じる応力が、基板と第２の層との線膨張係数の違いに起因して第２面側に生じる応力によって緩和される。これにより、第２の層が形成されていない場合に比べて、スイッチング素子を形成する工程における基板の反りが抑えられるので、基板の第１面を覆って溝の開口部を塞ぐ第１の層にクラックが入ることを抑止できる。この結果、電気光学装置用基板の製造における歩留りと品質の向上を図ることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置用基板の製造方法であって、前記第２の層の線膨張係数は、前記第１の層の線膨張係数と略同一であることが好ましい。
【００１０】
本適用例の方法によれば、第２の層の線膨張係数を第１の層の線膨張係数と略同一とすることで、基板が高温加熱や冷却などの温度変化に晒された場合において第１の層が膨張または収縮する度合いは、第２の層が膨張または収縮する度合いに近いものとなる。これにより、基板の第１面側に生じる応力と基板の第２面側に生じる応力との差異が小さくなるので、基板の反りを効果的に抑えることができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置用基板の製造方法であって、前記第２の層の層厚は、前記第１の層の層厚と略同一であることが好ましい。
【００１２】
本適用例の方法によれば、第２の層の層厚を第１の層の層厚と略同一とすることで、基板が高温加熱や冷却などの温度変化に晒された場合における第１の層が膨張または収縮する度合いは、第２の層が膨張または収縮する度合いにより近いものとなる。これにより、基板の第１面側に生じる応力と基板の第２面側に生じる応力との差異がより小さくなるので、基板の反りをより効果的に抑えることができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置用基板の製造方法であって、前記第１の層は第１封止層と第２封止層と第３封止層とを含み、前記第１の層を形成する工程は、前記溝の内部を埋めて前記開口部を塞ぐ犠牲層を形成する工程と、前記第１面および前記犠牲層を覆う前記第１封止層を形成する工程と、前記第１封止層の前記犠牲層と重なる位置に前記開口部より小さな開口部を有する貫通孔を形成する工程と、前記貫通孔を介して前記犠牲層を除去する工程と、前記第１封止層を覆って前記貫通孔を塞ぐ前記第２封止層を形成する工程と、前記第２封止層を覆う前記第３封止層を形成する工程と、を有することが好ましい。
【００１４】
本適用例の方法によれば、基板の第１面に形成した溝の内部を埋める犠牲層を形成した後、第１面および犠牲層を第１封止層で覆うので、溝の内部への第１封止層の入り込みが抑えられる。そして、第１封止層の貫通孔を介して犠牲層を除去した後、第１封止層を覆って形成する第２封止層で溝の開口部よりも小さな開口部を有する貫通孔を塞ぐので、容易に貫通孔を第２封止層で塞ぐことができる。これにより、溝の開口部をより確実に塞ぎながら溝の内部を中空とすることができるので、プリズムの反射面として機能する部分をより大きくできる。さらに、第２封止層を覆って形成する第３封止層により、第１の層の表面を平坦化できる。
【００１５】
［適用例５］本適用例に係る電気光学装置は、画素電極と、前記画素電極に電気信号を供給するスイッチング素子と、を備えた第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置された電気光学物質層と、を備え、前記第１基板が、上記適用例の電気光学装置用基板の製造方法で製造されていることを特徴とする。
【００１６】
本適用例の構成によれば、電気光学装置が備える第１基板が、上記適用例の電気光学装置用基板の製造方法で製造され歩留りと品質の向上が図られた電気光学装置用基板を備えている。したがって、高品質の電気光学装置を提供できる。
【００１７】
［適用例６］本適用例に係る電子機器は、上記適用例の電気光学装置を備えていることを特徴とする。
【００１８】
本適用例の構成によれば、高品質の電気光学装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態に係る液晶装置の構成を示す概略図である。
【図２】第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
【図３】画素の配置を示す概略平面図である。
【図４】画素およびプリズム（反射部）の構造を示す概略断面図である。
【図５】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図６】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図７】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図８】第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。
【図９】第２の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態について図面を参照して説明する。使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大、縮小、あるいは誇張して表示している。また、説明に必要な構成要素以外は図示を省略する場合がある。
【００２１】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２２】
（第１の実施形態）
＜電気光学装置＞
ここでは、電気光学装置として、薄膜トランジスター（Thin Film Transistor：ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２３】
まず、第１の実施形態に係る電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１は、第１の実施形態に係る液晶装置の構成を示す概略図である。詳しくは、図１（ａ）は液晶装置の構成を示す概略平面図であり、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿った概略断面図である。また、図２は、第１の実施形態に係る液晶装置の電気的な構成を示す等価回路図である。
【００２４】
図１（ａ）および（ｂ）に示すように、第１の実施形態に係る液晶装置１は、第１基板としての素子基板２０と、素子基板２０に対向配置された第２基板としての対向基板３０と、素子基板２０と対向基板３０との間に配置された電気光学物質層としての液晶層４０とを備えている。本実施形態では、素子基板２０が本発明の電気光学装置用基板に相当する。
【００２５】
液晶装置１は、例えば、ＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードで動作する。液晶装置１は、素子基板２０側から入射した光を変調して対向基板３０側に射出する透過型の液晶装置である。
【００２６】
図１（ａ）および（ｂ）に示すように、素子基板２０は対向基板３０よりも一回り大きく、両基板は、額縁状に配置されたシール材４２を介して接合されている。液晶層４０は、素子基板２０と対向基板３０とシール材４２とによって囲まれた空間に封入された、電気光学物質としての正または負の誘電異方性を有する液晶で構成されている。
【００２７】
シール材４２は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤からなる。シール材４２には、素子基板２０と対向基板３０との間隔を一定に保持するためのスペーサー（図示省略）が混入されている。額縁状に配置されたシール材４２の内側には、対向基板３０に設けられた額縁状の遮光層３２が配置されている。遮光層３２は、例えば遮光性の金属あるいは金属酸化物などからなる。
【００２８】
遮光層３２の内側は、複数の画素Ｐが配列された表示領域Ｅとなっている。表示領域Ｅは、液晶装置１において実質的に表示に寄与する領域である。なお、図１（ａ），（ｂ）では図示を省略したが、表示領域Ｅ内においても、複数の画素Ｐを平面的に区画する遮光部（図３に示す非開口領域Ｄ２）が、格子状に設けられている。
【００２９】
素子基板２０の１辺部のシール材４２の外側には、１辺部に沿ってデータ線駆動回路５１および複数の外部接続端子５４が設けられている。また、その１辺部に対向する他の１辺部に沿ったシール材４２の内側には、検査回路５３が設けられている。さらに、これらの２辺部と直交し互いに対向する他の２辺部に沿ったシール材４２の内側には、走査線駆動回路５２が設けられている。
【００３０】
検査回路５３が設けられた１辺部のシール材４２の内側には、２つの走査線駆動回路５２を繋ぐ複数の配線５５が設けられている。これらデータ線駆動回路５１、走査線駆動回路５２に繋がる配線は、複数の外部接続端子５４に接続されている。また、対向基板３０の角部には、素子基板２０と対向基板３０との間で電気的導通をとるための上下導通部５６が設けられている。なお、検査回路５３の配置はこれに限定されず、データ線駆動回路５１と表示領域Ｅとの間のシール材４２の内側に沿った位置に設けてもよい。
【００３１】
以下の説明では、データ線駆動回路５１が設けられた１辺部に沿った方向をＸ方向とし、この１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向とする。図１（ａ）のＨ−Ｈ’線の方向は、Ｙ方向に沿った方向である。また、Ｘ方向およびＹ方向と直交し図１（ｂ）における上方に向かう方向をＺ方向とする。なお、本明細書では、液晶装置１の対向基板３０の表面の法線方向（Ｚ方向）から見ることを「平面視」という。
【００３２】
図１（ｂ）に示すように、素子基板２０の液晶層４０側には、画素Ｐ毎に設けられたスイッチング素子としてのＴＦＴ２４（図２参照）と、光透過性を有する画素電極２８と、信号配線（図示しない）と、画素電極２８を覆う配向膜２９とが設けられている。画素電極２８は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。また、素子基板２０には、後述する反射部としてのプリズム１５（図４参照）が設けられている。
【００３３】
対向基板３０の液晶層４０側には、遮光層３２と、平坦化層３３と、共通電極３４と、共通電極３４を覆う配向膜３５とが設けられている。
【００３４】
遮光層３２は、図１（ａ）および（ｂ）に示すように、平面的に走査線駆動回路５２、複数の配線５５や検査回路５３と重なる位置に額縁状に設けられている。遮光層３２は、対向基板３０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３５】
図１（ｂ）に示す平坦化層３３は、遮光層３２を覆うように形成されている。平坦化層３３は、例えばシリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。平坦化層３３は、遮光層３２などに起因する凹凸を緩和し、共通電極３４が形成される液晶層４０側の面が平坦となるように設けられている。平坦化層３３の形成方法としては、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００３６】
共通電極３４は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなり、平坦化層３３を覆うとともに、図１（ａ）に示すように対向基板３０の四隅に設けられた上下導通部５６により素子基板２０側の配線に電気的に接続されている。
【００３７】
配向膜２９および配向膜３５は、液晶装置１の光学設計に基づいて選定される。配向膜２９および配向膜３５は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３８】
液晶層４０を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少する。ノーマリーブラックモードの場合、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加し、全体として液晶装置１からは画像信号に応じたコントラストをもつ光が射出される。
【００３９】
図２に示すように、表示領域Ｅには、走査線２とデータ線３とが互いに絶縁され交差するように形成されている。走査線２が延在する方向がＸ方向であり、データ線３が延在する方向がＹ方向である。画素Ｐは、走査線２とデータ線３との交差に対応して設けられている。画素Ｐのそれぞれには、画素電極２８と、スイッチング素子としてのＴＦＴ２４（Thin Film Transistor：薄膜トランジスター）とが設けられている。
【００４０】
ＴＦＴ２４のソース電極（図示しない）は、データ線駆動回路５１から延在するデータ線３に電気的に接続されている。データ線３には、データ線駆動回路５１（図１参照）から画像信号（データ信号）Ｓ１、Ｓ２、…、Ｓｎが線順次で供給される。ＴＦＴ２４のゲート電極（図示しない）は、走査線駆動回路５２から延在する走査線２の一部である。走査線２には、走査線駆動回路５２から走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で供給される。ＴＦＴ２４のドレイン電極（図示しない）は、画素電極２８に電気的に接続されている。
【００４１】
画像信号Ｓ１、Ｓ２、…、Ｓｎは、ＴＦＴ２４を一定期間だけオン状態とすることにより、データ線３を介して画素電極２８に所定のタイミングで書き込まれる。このようにして画素電極２８を介して液晶層４０に書き込まれた所定レベルの画像信号は、対向基板３０に設けられた共通電極３４（図１（ｂ）参照）との間に形成される液晶容量で一定期間保持される。
【００４２】
なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、データ線３に沿って平行するように形成された容量線４と画素電極２８との間に蓄積容量５が形成され、液晶容量と並列に配置されている。このように、各画素Ｐの液晶に電圧信号が印加されると、印加された電圧レベルにより液晶の配向状態が変化する。これにより、液晶層４０（図４参照）に入射した光が変調されて階調表示が可能となる。
【００４３】
次に、画素Ｐの平面的な配置とプリズム１５の構造について、図３および図４を参照して説明する。図３は、画素の配置を示す概略平面図である。図４は、画素およびプリズム（反射部）の構造を示す概略断面図である。詳しくは、図４は、図３のＡ−Ａ’線に沿った概略断面図である。
【００４４】
図３に示すように、画素Ｐは、表示領域Ｅに、Ｘ方向およびＹ方向にマトリックス状に配置されている。表示領域Ｅにおいて、遮光部により光が遮蔽された領域を非開口領域Ｄ２という。非開口領域Ｄ２は、Ｘ方向とＹ方向とに延在する格子状に設けられている。また、非開口領域Ｄ２に囲まれた光が透過する領域を、開口領域Ｄ１という。非開口領域Ｄ２により、平面視で四角形（略正方形）に区画された開口領域Ｄ１が、画素Ｐの領域（画素領域）である。
【００４５】
Ｘ方向に延在する非開口領域Ｄ２には、走査線２（図２参照）が設けられている。また、Ｙ方向に延在する非開口領域Ｄ２には、データ線３（図２参照）が設けられている。走査線２およびデータ線３は、遮光性の導電材料で形成されており、これらによって液晶装置１の遮光部が構成される。なお、対向基板３０の遮光層３２を、非開口領域Ｄ２に重なるように格子状に設けて、遮光部の一部としてもよい。
【００４６】
素子基板２０に設けられた画素電極２８は、平面視で四角形（略正方形）であり、外縁部が非開口領域Ｄ２に平面的に重なるように配置されている。本実施形態では、非開口領域Ｄ２の幅は、Ｘ方向およびＹ方向において同じ幅に設定されている。また、非開口領域Ｄ２には、素子基板２０に設けられた溝１２（プリズム１５）が配置されている。
【００４７】
図３においては図示を省略したが、非開口領域Ｄ２の交差部付近には、画素Ｐ毎にＴＦＴ２４が配置されている。ＴＦＴ２４を非開口領域Ｄ２に配置することにより、ＴＦＴ２４への光の入射が抑制される。
【００４８】
図４に示すように、素子基板２０は、基板１１と、溝１２で構成される反射部としてのプリズム１５と、第１の層としての封止層１０と、走査線２と、絶縁層２３と、ＴＦＴ２４と、絶縁層２５と、データ線３と、絶縁層２７と、画素電極２８と、配向膜２９と、第２の層としての透明層１７とを備えている。基板１１は、例えばガラスや石英などの光透過性を有する材料からなる。
【００４９】
プリズム１５は、基板１１の第１面１１ａ側に形成された溝１２を有している。溝１２は、液晶層４０に向かって開くように、断面視でＶ字状に形成されている。溝１２の断面は、第１面１１ａに開口する開口部１２ｃを底辺とし、Ｖ字状の２つの傾斜面１２ａを２辺とする略二等辺三角形形状をなしている。溝１２の内部は、中空状態の中空部１２ｂとなっている。
【００５０】
溝１２は、平面視で、非開口領域Ｄ２に重なるように形成されている。すなわち、溝１２は、平面視で格子状に形成されており、Ｘ方向においては走査線２（図２参照）に重なり、Ｙ方向においてはデータ線３（図２参照）に重なるように配置されている。
【００５１】
溝１２の略二等辺三角形形状の頂点は、非開口領域Ｄ２の幅方向の中心に位置している。溝１２の幅（略二等辺三角形形状の底辺の長さ）は、非開口領域Ｄ２の幅と同じか、あるいはやや幅広に設定されている。本実施形態では、溝１２の幅は、例えば、１μｍ〜２μｍ程度である。溝１２の深さ（Ｚ方向における長さ）は、例えば、２０μｍ〜３０μｍ程度である。
【００５２】
封止層１０は、第１封止層１３と、第２封止層１４と、第３封止層１６との３層が積層されて構成されている。
【００５３】
第１封止層１３は、基板１１の第１面１１ａを覆い、溝１２の開口部１２ｃを塞ぐように形成されている。第１封止層１３は、溝１２に対してオーバーハング状態であり、例えば、溝１２の開口部１２ｃから内部に入り込まないように形成されている。なお、第１封止層１３は、開口部１２ｃから僅かに（例えば、１μｍ程度まで）溝１２の内部に入り込んで形成されていてもよい。
【００５４】
第１封止層１３には、溝１２の開口部１２ｃと重なる位置に、開口部１２ｃよりも小さな開口部を有し中空部１２ｂに連通する貫通孔１３ａが設けられている。貫通孔１３ａは、平面視で、格子状の非開口領域Ｄ２の交差部に配置されている（図３参照）。貫通孔１３ａの平面形状は、例えば円形であるが、他の形状であってもよい。
【００５５】
第２封止層１４は、第１封止層１３を覆って形成され、貫通孔１３ａを塞いでいる。第３封止層１６は、第２封止層１４を覆って形成されている。第３封止層１６は、下層の溝１２や貫通孔１３ａに起因する第２封止層１４表面の凹凸を緩和する平坦化層の役割を持つ。第１封止層１３、第２封止層１４、および第３封止層１６は、シリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。
【００５６】
溝１２は封止層１０によって封止されており、溝１２の内部に中空状態の中空部１２ｂを構成している。中空部１２ｂは、例えば、真空に近い状態となっている。プリズム１５は、基板１１の第１面１１ａとは反対側の第２面１１ｂから入射する光を、基板１１と溝１２との境界面（傾斜面１２ａ）において、液晶層４０側に向けて反射する。なお、中空部１２ｂは、空気層となっていてもよい。
【００５７】
走査線２は、封止層１０上に形成されている。走査線２は、例えば、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔｉ（チタン）、Ｔａ（タンタル）、Ｃｒ（クロム）などの金属材料の少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらを積層したものからなり、遮光性を有している。
【００５８】
絶縁層２３は、封止層１０と走査線２とを覆うように設けられている。絶縁層２３は、例えばシリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。絶縁層２３上には、ＴＦＴ２４の半導体層２４ａが形成されている。ＴＦＴ２４は、画素電極２８を駆動するスイッチング素子である。ＴＦＴ２４は、半導体層２４ａと、図示しないゲート電極、ソース電極、およびドレイン電極とで構成されている。
【００５９】
半導体層２４ａは、例えば、多結晶シリコン膜からなり、島状に形成されている。半導体層２４ａには、不純物イオンが注入されて、ソース領域、チャネル領域、およびドレイン領域が形成されている。チャネル領域とソース領域、または、チャネル領域とドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が形成されていてもよい。
【００６０】
ゲート電極は、平面視で半導体層２４ａのチャネル領域と重なる領域に絶縁層２５の一部（ゲート絶縁膜）を介して形成されている。図示を省略するが、ゲート電極は、下層側に配置された走査線２にコンタクトホールを介して電気的に接続されており、走査信号が印加されることによってＴＦＴ２４をオン／オフ制御している。
【００６１】
なお、ＴＦＴ２４の構造としては、このような所謂トップゲート構造に限らず、絶縁層２３を介して半導体層のチャネル領域と重なり合った走査線２の部分がゲート電極として機能する、所謂ボトムゲート構造を採用してもよい。
【００６２】
絶縁層２５は、絶縁層２３とＴＦＴ２４とを覆うように設けられている。絶縁層２５は、例えばシリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。絶縁層２５は、ＴＦＴ２４の半導体層２４ａとゲート電極との間を絶縁するゲート絶縁膜を含む。絶縁層２５により、ＴＦＴ２４によって生じる表面の凹凸が緩和される。
【００６３】
絶縁層２５上には、データ線３が設けられている。データ線３は、走査線２と同様の材料で形成され、遮光性を有している。ＴＦＴ２４は、遮光性を有する走査線２およびデータ線３との間に挟まれるように配置されている。これにより、ＴＦＴ２４の半導体層２４ａに光が入射することによりスイッチング動作が不安定になることを抑制している。なお、遮光部として、走査線２およびデータ線３の他に、遮光性の材料で形成された遮光層を、ＴＦＴ２４の下層および上層の少なくとも一方に別途設ける構成としてもよい。
【００６４】
なお、図示を省略するが、絶縁層２５上には、データ線３と配線層を異ならせて容量線４が設けられている。絶縁層２５とデータ線３と容量線４とを覆うように、絶縁層２７が設けられている。絶縁層２７は、例えばシリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。
【００６５】
画素電極２８は、絶縁層２７上に、画素Ｐに対応して設けられている。画素電極２８は、平面視で開口領域Ｄ１に重なるように配置されている。画素電極２８は、例えば、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの光透過性を有する導電膜からなる。画素電極２８は、絶縁層２５や絶縁層２７に設けられたコンタクトホール（図示しない）を介して、ＴＦＴ２４の半導体層２４ａにおけるドレイン領域に電気的に接続されている。配向膜２９は、画素電極２８を覆うように設けられている。
【００６６】
透明層１７は、基板１１の第２面１１ｂを覆うように設けられている。透明層１７は、シリコン酸化膜（ＳｉＯ2）などの光透過性を有する絶縁膜で形成されている。
【００６７】
対向基板３０は、基板３１と、遮光層３２（図１（ｂ）参照）と、平坦化層３３と、共通電極３４と、配向膜３５とを備えている。基板３１は、例えばガラスや石英などの光透過性を有する材料からなる。
【００６８】
＜プリズムの作用＞
続いて、図４を参照して、液晶装置１に入射した光がどのように集光され射出されるかについて説明する。液晶装置１において、素子基板２０側から入射した光は、液晶層４０によって画素Ｐ毎に光変調された後、対向基板３０側に射出される。ここで、液晶装置１には、様々な入射角度の光が入射する。例えば、画素Ｐの領域（開口領域Ｄ１）の平面的な中心を通過する光軸に沿って入射した入射光Ｌ１は、そのまま画素Ｐの領域内で直進し、液晶層４０を通過して対向基板３０側に射出される。
【００６９】
一方、入射光Ｌ１よりも外側から入射した入射光Ｌ２は、そのまま直進した場合、画素Ｐの領域（開口領域Ｄ１）から外れて遮光部（走査線２）で遮光されてしまう。液晶装置１では、このような入射光Ｌ２を、プリズム１５で反射させることにより画素Ｐの領域に向かわせる。このように、液晶装置１では、プリズム１５により入射光を画素Ｐの領域に向けて効率よく導くので、入射光の利用効率を高めることができる。
【００７０】
プリズム１５は、入射光を基板１１と溝１２との境界面（傾斜面１２ａ）において全反射させる機能を有する。入射光を全反射させるため、プリズム１５の光学条件として、基板１１の屈折率をＲ１とし、中空部１２ｂの屈折率をＲ２とし、傾斜面１２ａの法線に対する入射光の入射角度をθとした場合、Ｒ１＞Ｒ２、かつ、ｓｉｎθ＞Ｒ２／Ｒ１を満たす必要がある。
【００７１】
例えば、基板１１の材料として石英を用いている場合、基板１１の屈折率Ｒ１は１．４６であるので、中空部１２ｂの屈折率Ｒ２は、例えば１．４以下であればよい。本実施形態では、中空部１２ｂが真空に近い状態であるので、基板１１の屈折率Ｒ１に対して中空部１２ｂの屈折率Ｒ２は極めて小さくなる。したがって、入射角度θの広い角度範囲にわたって、入射光を傾斜面１２ａで全反射させることができる。
【００７２】
プリズム１５の傾斜面１２ａが、基板１１の第２面１１ｂの法線方向となす角度の設計については、入射光の角度分布や、後述するプロジェクター１００の投射レンズ１１７（図９参照）の取り込み角度（Ｆ値）などに基づいて決定される。本実施形態では、傾斜面１２ａが基板１１の第２面１１ｂの法線方向となす角度は、例えば、１°〜３°程度である。
【００７３】
なお、液晶装置１における素子基板２０や対向基板３０には、屈折率が異なる絶縁膜や導電膜などが存在し、入射光はこれらの絶縁膜や導電膜と液晶層４０とを透過する。したがって、プリズム１５の光学条件として、液晶装置１の構成において最も光の利用効率が高くなる光学条件を見出すことが望ましい。また、プリズム１５における溝１２の深さ、開口部１２ｃの幅、および傾斜面１２ａの角度は、最も光の利用効率が高くなる光学条件に基づいて決定されることが望ましい。
【００７４】
＜電気光学装置用基板の製造方法＞
次に、第１の実施形態に係る電気光学装置用基板としての素子基板２０の製造方法について、図５、図６、図７、および図８を参照して説明する。図５、図６、図７、および図８は、第１の実施形態に係る電気光学装置用基板の製造方法を示す概略断面図である。なお、図５、図６、図７、および図８の各図は、図３のＡ−Ａ’線に沿った概略断面図に相当する。
【００７５】
なお、図示しないが、素子基板２０の製造工程では、素子基板２０を複数枚取りできる大型の基板（マザー基板）で加工が行われ、最終的にそのマザー基板を切断して個片化することにより、複数の素子基板２０が得られる。したがって、以下に説明する各工程では個片化する前のマザー基板の状態で加工が行われるが、ここでは、マザー基板の中の個別の素子基板２０に対する加工について説明する。
【００７６】
まず、図５（ａ）に示すように、石英などからなる光透過性を有する基板１１の第１面１１ａに、マスク層７１を形成する。マスク層７１としては、次の工程で形成する溝１２を深く形成するため、例えば、Ｗ（タングステン）やＷＳｉ（タングステンシリサイド）などの金属材料からなるハードマスクを用いることが好ましい。そして、マスク層７１に、フォトリソグラフィ技術を用いて開口部７１ａを形成する。開口部７１ａは、非開口領域Ｄ２に対応して形成される。これにより、基板１１の第１面１１ａのうち非開口領域Ｄ２が露出し、開口領域Ｄ１はマスク層７１で覆われる。
【００７７】
次に、マスク層７１の開口部７１ａを介して、基板１１にエッチング処理を施す。これにより、図５（ｂ）に示すように、基板１１の第１面１１ａに、開口部１２ｃと傾斜面１２ａとを有する溝１２が形成される。溝１２は、非開口領域Ｄ２に対応して形成される。エッチング処理としては、例えば、高密度プラズマを形成可能なＩＣＰ（ICP-RIE／Inductive Coupled Plasma-RIE）ドライエッチング装置によるドライエッチングなどを用いる。
【００７８】
エッチングガスとしては、例えば、フッ素系ガスに酸素や一酸化炭素等を混合したガスを用いる。例えば、基板１１とマスク層７１とのエッチング選択比を４以上：１とすると、マスク層７１の厚さに対して４倍以上の深さを有する断面Ｖ字形状の溝１２を形成できる。溝１２を形成した後、基板１１からマスク層７１を除去する。
【００７９】
次に、図５（ｃ）に示すように、基板１１の第１面１１ａを覆い、溝１２の内部を埋めて開口部１２ｃを塞ぐ犠牲層７２を形成する。犠牲層７２の材料としては、例えば、シリコンを用いることができる。犠牲層７２を形成する方法としては、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。なお、犠牲層７２の材料として樹脂材料を用い、スピンコート法などにより塗布して犠牲層７２を形成してもよい。
【００８０】
次に、図６（ａ）に示すように、犠牲層７２のうちの溝１２の内部よりも外側の部分、すなわち図６（ａ）における第１面１１ａよりも上方の部分を除去する。犠牲層７２の上方の部分を除去する方法としては、例えば、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）処理が挙げられるが、ドライエッチングを用いてもよいし、ＣＭＰ処理を施した後ドライエッチングを施すこととしてもよい。これにより、犠牲層７２のうちの、第１面１１ａよりも上方の部分が除去され、溝１２の内部を埋める部分が残される。
【００８１】
なお、この工程において犠牲層７２の上方の部分を除去する際、基板１１の第１面１１ａが僅かに研磨またはエッチングされるまでＣＭＰ処理やドライエッチングを施すこととしてもよい。このようにすれば、溝１２の開口部１２ｃが傾斜面１２ａに対してＹ方向における外側に広がって形成されている場合に、開口部１２ｃの広がった部分を除去して溝１２の断面をＶ字形状とすることができる。
【００８２】
また、基板１１の第１面１１ａが僅かにエッチングされるまでドライエッチングを施す場合、図６（ａ）に２点鎖線で示すように、溝１２の内部を埋める犠牲層７２の上面が第１面１１ａよりも僅かに低く窪んで、第１面１１ａと犠牲層７２との間に段差が生じてもよい。このようにすれば、第１面１１ａと犠牲層７２との僅かな段差により、平面視で溝１２を視認しやすくなるので、例えば、素子基板２０と対向基板３０とを貼り合わせる工程などで、溝１２を位置合わせの基準とすることができる。
【００８３】
次に、図６（ｂ）に示すように、基板１１の第１面１１ａおよび犠牲層７２（溝１２）を覆うように第１封止層１３を形成する。第１封止層１３は、例えば、ＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ2Ｈ5）4）を用いた減圧ＣＶＤ法や、テトラエトキシシランと酸素ガスとを用いたプラズマＣＶＤ法などにより形成したＳｉＯ2などのシリコン酸化膜で構成される。このとき、図６（ａ）に２点鎖線で示すように、第１面１１ａと犠牲層７２との間に段差があると、溝１２の開口部１２ｃにおける基板１１と第１封止層１３との接触面積を大きくできる。
【００８４】
次に、図６（ｃ）に示すように、第１封止層１３の犠牲層７２（溝１２）と重なる位置に、犠牲層７２に到達する貫通孔１３ａを形成する。貫通孔１３ａは、フォトリソグラフィ法などにより、その開口部の径が溝１２の開口部１２ｃのＹ方向における幅よりも小さくなるように形成する。これにより、貫通孔１３ａ内に、犠牲層７２が露出する。
【００８５】
次に、図７（ａ）に示すように、溝１２の内部に埋め込まれた犠牲層７２を除去する。この工程では、第１封止層１３の貫通孔１３ａを介して、例えば、三フッ化塩素（ＣｌＦ3）や二フッ化キセノン（ＸｅＦ2）などのフッ素系ガスをエッチングガスとするドライエッチング処理を施す。これにより、犠牲層７２が選択的にエッチングされて溝１２の内部から除去される。
【００８６】
次に、図７（ｂ）に示すように、第１封止層１３を覆うとともに貫通孔１３ａを塞ぐ第２封止層１４を形成する。第２封止層１４は、例えば、第１封止層形成工程と同様に減圧ＣＶＤ法などを用いてＳｉＯ2などのシリコン酸化膜で形成する。これにより、第１封止層１３の貫通孔１３ａが塞がれ、溝１２の内部が中空状態で封止されて中空部１２ｂが形成される。これにより、基板１１にプリズム１５が形成される。
【００８７】
本実施形態では、第２封止層１４の形成が真空に近い状態に減圧された雰囲気中で行われるため、貫通孔１３ａを覆って第２封止層１４が形成されると、プリズム１５（溝１２）の中空部１２ｂは真空に近い状態で封止される。このように、プリズム１５の中空部１２ｂは第２封止層１４を形成する雰囲気と同じ状態となるため、第２封止層１４を空気中で形成すれば、中空部１２ｂは空気層となる。
【００８８】
次に、図７（ｃ）に示すように、第２封止層１４を覆う第３封止層１６を形成する。第３封止層１６は、例えば、第１封止層形成工程と同様に減圧ＣＶＤ法などを用いてＳｉＯ2などのシリコン酸化膜で形成する。そして、例えば、ＣＭＰ処理を施すことなどにより、第３封止層１６の表面を平坦化する。これにより、第１封止層１３と、第２封止層１４と、第３封止層１６とで封止層１０が構成される。封止層１０の層厚は、例えば、３μｍ〜４μｍ程度である。
【００８９】
次に、図８（ａ）に示すように、基板１１の上下（Ｚ方向）を反転させて、基板１１の第２面１１ｂを覆うように、透明層１７を形成する。透明層１７は、例えば、封止層１０と同じ材料で同じ方法により形成する。
【００９０】
透明層１７は、後述するＴＦＴ２４を形成する工程において、基板１１と封止層１０との線膨張係数の違いに起因して基板１１の第１面１１ａ側に生じる応力を緩和し、基板１１の反りを抑えるためのものである。また、透明層１７を形成する工程以前に、基板１１が設備や治具に接触することなどにより第２面１１ｂに傷ができてしまった場合、第２面１１ｂを覆う透明層１７によりその傷を埋めることができる。
【００９１】
なお、透明層１７の線膨張係数は、封止層１０の線膨張係数と略同一であることが好ましい。本実施形態では、透明層１７を封止層１０と同じ材料で同じ方法により形成するので、透明層１７の線膨張係数は封止層１０の線膨張係数と略同一となる。また、透明層１７は、封止層１０と略同一の層厚で形成することが好ましい。
【００９２】
次に、図８（ｂ）に示すように、基板１１の上下（Ｚ方向）を再度反転させて、封止層１０上に、ＴＦＴ２４を公知の半導体プロセスにより形成する。より具体的には、まず、走査線２を、非開口領域Ｄ２におけるＸ方向（図３参照）に沿って、封止層１０（第３封止層１６）上に形成する。続いて、封止層１０と走査線２とを覆うように絶縁層２３を形成する。
【００９３】
続いて、絶縁層２３上にＴＦＴ２４の半導体層２４ａを、非開口領域Ｄ２において平面視で走査線２の一部に重なるように形成する。そして、平面視で半導体層２４ａのチャネル領域と重なる領域に、ゲート絶縁膜（絶縁層２５の一部）を介して、ＴＦＴ２４のゲート電極を形成し、ＴＦＴ２４と絶縁層２３とを覆うように絶縁層２５を形成する。続いて、非開口領域Ｄ２におけるＹ方向（図３参照）に沿って、絶縁層２５上にデータ線３を形成する。
【００９４】
この結果、ＴＦＴ２４が、基板１１上に平面視でプリズム１５（溝１２）と重なるように形成される。これにより、基板１１の第２面１１ｂ側からＴＦＴ２４に向かう光をプリズム１５によって遮ることができるので、ＴＦＴ２４に対する遮光性を高めることができる。
【００９５】
多結晶シリコン膜からなる半導体層２４ａを有するＴＦＴ２４を形成する半導体プロセスにおいては、プリズム１５が形成された基板１１が、例えば９００℃を超えるような高温加熱や冷却などの温度変化に晒される。そのため、基板１１と封止層１０との線膨張係数の違いに起因して、基板１１の第１面１１ａ側に引張り応力や収縮応力が生じる。
【００９６】
ここで、基板１１の第２面１１ｂに透明層１７が形成されていない場合は、第１面１１ａ側に生じる応力と第２面１１ｂ側に生じる応力との差異により、基板１１に反りが発生することとなる。プリズム１５が形成された基板１１に反りが発生すると、溝１２の内部が中空となっているため、応力が集中しやすい溝１２上の位置において、第１面１１ａ上に溝１２を塞ぐように形成された封止層１０にクラックが入ってしまうおそれがある。
【００９７】
本実施形態では、基板１１の第２面１１ｂに透明層１７が形成されているので、基板１１の第１面１１ａ側に引張り応力や収縮応力が生じると、第２面１１ｂ側にも第１面１１ａ側と同様の応力が生じる。そのため、透明層１７が形成されていない場合に比べて、第１面１１ａ側に生じる応力と第２面１１ｂ側に生じる応力との差異が小さくなるので、基板１１の反りが抑えられる。これにより、封止層１０にクラックが入ることを抑止できる。
【００９８】
また、透明層１７を封止層１０と同じ材料で形成するので、透明層１７の線膨張係数と封止層１０の線膨張係数とが略同一となる。そのため、基板１１の第１面１１ａ側に生じる応力と基板１１の第２面１１ｂ側に生じる応力との差異がより小さくなるので、基板１１の反りを効果的に抑えることができる。さらに、透明層１７を封止層１０と略同一の層厚で形成すれば、基板１１の第１面１１ａ側に生じる応力と基板１１の第２面１１ｂ側に生じる応力との差異がさらに小さくなるので、基板１１の反りをより一層効果的に抑えることができる。
【００９９】
なお、透明層１７は、ＴＦＴ２４を形成する工程の後も除去せず、素子基板２０完成後も基板１１の第２面１１ｂ上に残すものとする。例えば、基板１１の材料を石英とし透明層１７をＳｉＯ2で形成すれば、透明層１７は、半導体プロセスにおいて高温に晒されることにより組成が変化して、基板１１とほぼ同質のものとなる。
【０１００】
次に、図８（ｂ）に示すように、絶縁層２７上に画素電極２８を形成する。そして、絶縁層２７と画素電極２８とを覆うように配向膜２９（図４参照）を形成することにより、素子基板２０を製造することができる。
【０１０１】
対向基板３０は、図４に示すように、基板３１上に遮光層３２（図１参照）を形成し、基板３１と遮光層３２とを覆う平坦化層３３を形成し、平坦化層３３上に共通電極３４と配向膜３５とを順次形成することで得られる。
【０１０２】
その後、素子基板２０と対向基板３０とを、液晶層４０を間に挟んで画素電極２８と共通電極３４とが対向するように配置し、例えばシール材４２（図１参照）によって貼り合わせることにより、液晶装置１が完成する。
【０１０３】
以上説明したように、第１の実施形態によれば、以下に示す効果が得られる。
【０１０４】
（１）ＴＦＴ２４を形成する工程よりも前に、封止層１０が形成された基板１１の第１面１１ａとは反対側の第２面１１ｂに透明層１７を形成する。そのため、ＴＦＴ２４を形成する工程において高温加熱や冷却などの温度変化に晒されることにより、基板１１と封止層１０との線膨張係数の違いに起因して基板１１の第１面１１ａ側に生じる応力が、基板１１と透明層１７との線膨張係数の違いに起因して第２面１１ｂ側に生じる応力によって緩和される。これにより、透明層１７が形成されていない場合に比べて、ＴＦＴ２４を形成する工程における基板１１の反りが抑えられるので、基板１１の第１面１１ａを覆って溝１２の開口部１２ｃを塞ぐ封止層１０にクラックが入ることを抑止できる。この結果、素子基板２０の製造における歩留りと品質の向上を図ることができる。
【０１０５】
（２）透明層１７の線膨張係数を封止層１０の線膨張係数と略同一とすることで、基板１１が高温加熱や冷却などの温度変化に晒された場合における封止層１０が膨張または収縮する度合いは、透明層１７が膨張または収縮する度合いに近いものとなる。これにより、基板１１の第１面１１ａ側に生じる応力と基板１１の第２面１１ｂ側に生じる応力との差異が小さくなるので、基板１１の反りを効果的に抑えることができる。
【０１０６】
（３）透明層１７の層厚を封止層１０の層厚と略同一とすることで、基板１１が高温加熱や冷却などの温度変化に晒された場合における封止層１０が膨張または収縮する度合いは、透明層１７が膨張または収縮する度合いにより近いものとなる。これにより、基板１１の第１面１１ａ側に生じる応力と基板１１の第２面１１ｂ側に生じる応力との差異がより小さくなるので、基板１１の反りをより効果的に抑えることができる。
【０１０７】
（４）基板１１の第１面１１ａに形成した溝１２の内部を埋める犠牲層７２を形成した後、第１面１１ａおよび犠牲層７２を第１封止層１３で覆うので、溝１２の内部への第１封止層１３の入り込みが抑えられる。そして、第１封止層１３の貫通孔１３ａを介して犠牲層７２を除去した後、第１封止層１３を覆って形成する第２封止層１４で溝１２の開口部１２ｃよりも小さな開口部を有する貫通孔１３ａを塞ぐので、容易に貫通孔１３ａを第２封止層１４で塞ぐことができる。これにより、溝１２の開口部１２ｃをより確実に塞ぎながら溝１２の内部を中空とすることができるので、プリズム１５の反射面として機能する部分である傾斜面１２ａをより大きくできる。さらに、第２封止層１４を覆って形成する第３封止層１６により、封止層１０の表面を平坦化できる。
【０１０８】
（第２の実施形態）
＜電子機器＞
次に、第２の実施形態に係る電子機器について図９を参照して説明する。図９は、第２の実施形態に係る電子機器としてのプロジェクターの構成を示す概略図である。
【０１０９】
図９に示すように、第２の実施形態に係る電子機器としてのプロジェクター（投射型表示装置）１００は、偏光照明装置１１０と、光分離素子としての２つのダイクロイックミラー１０４，１０５と、３つの反射ミラー１０６，１０７，１０８と、５つのリレーレンズ１１１，１１２，１１３，１１４，１１５と、３つの液晶ライトバルブ１２１，１２２，１２３と、光合成素子としてのクロスダイクロイックプリズム１１６と、投射レンズ１１７とを備えている。
【０１１０】
偏光照明装置１１０は、例えば超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とを備えている。ランプユニット１０１と、インテグレーターレンズ１０２と、偏光変換素子１０３とは、システム光軸Ｌに沿って配置されている。
【０１１１】
ダイクロイックミラー１０４は、偏光照明装置１１０から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１０５は、ダイクロイックミラー１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１２】
ダイクロイックミラー１０４で反射した赤色光（Ｒ）は、反射ミラー１０６で反射した後にリレーレンズ１１５を経由して液晶ライトバルブ１２１に入射する。ダイクロイックミラー１０５で反射した緑色光（Ｇ）は、リレーレンズ１１４を経由して液晶ライトバルブ１２２に入射する。ダイクロイックミラー１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１１１，１１２，１１３と２つの反射ミラー１０７，１０８とで構成される導光系を経由して液晶ライトバルブ１２３に入射する。
【０１１３】
光変調素子としての透過型の液晶ライトバルブ１２１，１２２，１２３は、クロスダイクロイックプリズム１１６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１，１２２，１２３に入射した色光は、映像情報（映像信号）に基づいて変調され、クロスダイクロイックプリズム１１６に向けて射出される。
【０１１４】
クロスダイクロイックプリズム１１６は、４つの直角プリズムが貼り合わされて構成されており、その内面には赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１１７によってスクリーン１３０上に投射され、画像が拡大されて表示される。
【０１１５】
液晶ライトバルブ１２１は、第１の実施形態に係る電気光学装置用基板の製造方法で製造された素子基板２０を有する液晶装置１が適用されたものである。液晶ライトバルブ１２１は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２，１２３も同様である。
【０１１６】
第２の実施形態に係るプロジェクター１００の構成によれば、複数の画素Ｐが高精細に配置されていても、入射光の利用効率が向上するプリズム１５が設けられた素子基板２０を有する液晶装置１を備えているので、品質が高く明るいプロジェクター１００を提供することができる。
【０１１７】
上述した実施形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。変形例としては、例えば、以下のようなものが考えられる。
【０１１８】
（変形例１）
上記実施形態に係る電気光学装置用基板の製造方法は、透明層１７を封止層１０と同じ材料で形成する構成であったが、本発明はこのような形態に限定されない。透明層１７は、光透過性を有しており、基板１１の第１面１１ａ側に生じる応力と基板１１の第２面１１ｂ側に生じる応力との差異を小さくできるものであれば、封止層１０と異なる材料で形成したものであってもよい。例えば、形成された透明層１７の線膨張係数が封止層１０の線膨張係数とは異なる場合であっても、基板１１の第１面１１ａ側に生じる応力と第２面１１ｂ側に生じる応力との差異が小さくなるように透明層１７の層厚を適宜設定すればよい。また、形成された透明層１７の屈折率が基板１１の屈折率よりも低くなる構成であると、透明層１７が形成された第２面１１ｂ側に入射する光の反射を低減することができる。
【０１１９】
（変形例２）
上記実施形態に係る電気光学装置用基板の製造方法は、透明層１７を形成する工程を個別に有していたが、本発明はこのような形態に限定されない。電気光学装置用基板の製造方法は、第１封止層１３を形成する工程、第２封止層１４を形成する工程、および第３封止層１６を形成する工程の少なくとも一つの工程において、透明層１７も一緒に形成する構成であってもよい。例えば、第１封止層１３を形成する工程、第２封止層１４を形成する工程、および第３封止層１６を形成する工程のそれぞれにおいて基板１１の第２面１１ｂ側にも略同一の層厚を有する層を形成し、それらの３つの層で透明層１７を構成してもよい。このような構成にすれば、容易に、透明層１７の線膨張係数を封止層１０の線膨張係数と略同一とし、透明層１７の層厚を封止層１０の層厚と略同一とすることができる。
【０１２０】
（変形例３）
上記実施形態に係る電気光学装置用基板の製造方法は、第３封止層１６を形成する工程とＴＦＴ２４を形成する工程との間に透明層１７を形成する工程を有していたが、本発明はこのような形態に限定されない。透明層１７を形成する工程は、ＴＦＴ２４を形成する工程よりも前であればよいので、第３封止層１６を形成する工程よりも前に行う構成としてもよい。
【０１２１】
（変形例４）
上記実施形態に係る液晶装置１の素子基板２０は、封止層１０が第１封止層１３と第２封止層１４と第３封止層１６との３層からなる構成を有していたが、本発明はこのような形態に限定されない。素子基板２０は、封止層１０が第１封止層１３と第２封止層１４との２層からなる構成を有していてもよい。また、封止層１０が第１封止層１３と第２封止層１４と第３封止層１６とを含む４層以上の層からなる構成を有していてもよい。
【０１２２】
（変形例５）
上記実施形態に係る液晶装置１は、画素電極２８および共通電極３４が光透過性を有する導電膜で形成された透過型の液晶装置であったが、本発明はこのような形態に限定されない。液晶装置１の共通電極３４をアルミニウムなどの光反射性を有する導電膜で形成して、反射型の液晶装置としてもよい。共通電極３４を光反射性導電膜で形成すれば、素子基板２０側から入射した光が、対向基板３０側（共通電極３４）で反射して素子基板２０側から射出される間に光変調される。
【０１２３】
（変形例６）
上記の実施形態の電子機器（プロジェクター１００）では、液晶装置１が適用された３枚の液晶ライトバルブ１２１，１２２，１２３を備えていたが、本発明はこのような形態に限定されない。電子機器は、２枚以下の液晶ライトバルブ（液晶装置１）を備えた構成であってもよいし、４枚以上の液晶ライトバルブ（液晶装置１）を備えた構成であってもよい。
【０１２４】
（変形例７）
上記実施形態に係る液晶装置１を適用可能な電子機器は、プロジェクター１００に限定されない。液晶装置１は、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
【０１２５】
（変形例８）
上記実施形態では、プリズム１５が設けられた電気光学装置用基板を備えた電気光学装置として、液晶装置を例に説明したが、本発明はこのような形態に限定されない。例えば、電気泳動型表示装置において、表示光量の増大を図ることを目的にプリズム１５が設けられた電気光学装置用基板を備える構成としてもよい。また、有機エレクトロルミネッセンス装置のように自発光素子有する電気光学装置において、混色等を防止することなどを目的にプリズム１５が設けられた電気光学装置用基板を備える構成としてもよい。
【符号の説明】
【０１２６】
１…液晶装置（電気光学装置）、１０…封止層（第１の層）、１１…基板、１１ａ…第１面、１１ｂ…第２面、１２…溝、１２ｃ…開口部、１３…第１封止層、１３ａ…貫通孔、１４…第２封止層、１５…プリズム、１６…第３封止層、１７…透明層（第２の層）、２０…素子基板（電気光学装置用基板、第１基板）、２４…ＴＦＴ（スイッチング素子）、２８…画素電極、３０…対向基板（第２基板）、４０…液晶層（電気光学物質層）、１００…プロジェクター（電子機器）。
【図１】
2014126574.tif 000003
【図２】
2014126574.tif 000004
【図３】
2014126574.tif 000005
【図４】
2014126574.tif 000006
【図５】
2014126574.tif 000007
【図６】
2014126574.tif 000008
【図７】
2014126574.tif 000009
【図８】
2014126574.tif 000010
【図９】
2014126574.tif 000011