(57)【要約】【課題】薄層化された半導体基板であっても、ダイシングによる分割時などにおける破損が抑制できるようにする。【解決手段】接着層１０３に支持基板１０４を貼り付けてから基板１０１を裏面側より薄層化し、基板１０１に基板貫通ヴィアを形成し、また、基板１０１の裏面に裏面配線パターニングを形成するなどの裏面プロセスを実施した後、薄層化された基板１０１の裏面より基板１０１をダイシングして複数のチップ１０５に分割する。ダイシングした後で、支持基板１０４の上に接着層１０３を介して貼り付けられた状態で分割された複数のチップ１０５の裏面を、粘着テープ１０６に貼り付けてから支持基板１０４を離型する。例えば、粘着テープ１０６の粘着性は、基板１０１の抗折強度より低いものとする。【選択図】  図１Ｅ
2014157909.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる基板の主表面上に配線を形成する第１工程と、
前記基板の前記配線が形成されている主表面に接着層を介して支持基板を貼り付ける第２工程と、
前記基板を裏面側より薄層化する第３工程と、
薄層化された前記基板の裏面より前記基板をダイシングして複数のチップに分割する第４工程と、
前記支持基板の上に前記接着層を介して貼り付けられた状態で分割された複数のチップの裏面を粘着テープに貼り付ける第５工程と、
前記接着層を前記複数のチップより分離することで前記支持基板を離型する第６工程と、
前記粘着テープより前記チップを離型する第７工程と
を備え、
前記第７工程では、前記粘着テープの粘着性が前記基板の抗折強度より低い状態とされていることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記粘着テープの粘着性は、前記チップが前記粘着テープに貼り付けられた状態で前記支持基板が離型できる範囲で、前記基板の抗折強度より低いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第７工程では、紫外線の照射により前記粘着テープの粘着性を前記基板の抗折強度より低下させて前記チップの離型を行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第７工程では、前記粘着テープを拡張させることで前記粘着テープの粘着性を前記基板の抗折強度より低下させて前記チップの離型を行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記第１工程では、前記基板の主表面に前記配線に加えて素子を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の基板を薄層化してから個別のチップにする半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の通信速度の高速化に伴い、要求される特性，性能に見合ったマイクロ波／ミリ波モノリシック集積ＩＣ（ＭＭＩＣ：Microwave/Millimeter-wave monolithic integrated circuits）が求められている。この高速ＩＣには、物性的に高移動度を有する化合物半導体が用いられることが多く、特にＩｎＰを用いたＨＥＭＴやＨＢＴなどのトランジスタを用いることが多い。従来、マイクロ波帯でも〜５０ＧＨｚを対象とした高速ＩＣでは、主としてトランジスタの微細化を図ることによって動作周波数を高めることが作製技術の根幹をなしていた。
【０００３】
ところが、更に高い周波数を扱うＩＣでは、トランジスタの微細化以外に、超高周波の信号をロスレスで伝搬させるための新たな工夫が必要である。この際に最も深刻となる問題は、基板上の配線を伝播する高周波信号が誘電率の高い基板へと放射・共振してＩＣ動作を不安定にすることにある。
【０００４】
このような基板共振を抑制するためには、次の２つの対策が有効である。
【０００５】
対策１：基板の薄層化によって基板厚さ方向の共振モードを抑制する。
対策２：基板を貫通するグランドヴィアを狭間隔に形成することによって、基板面方向の共振モードを抑制する。
【０００６】
ここで、基板が薄いほど、基板を貫通させるヴィアの加工は容易になるため、実質的な対策は、対策１の基板薄層化に集約される。従ってまず、基板を薄層化し、また薄層化した基板より欠けやクラックなどを抑制した状態でチップを形成する技術が重要となる。
【０００７】
基板の薄層化では、例えば、貫通ビアを形成したシリコン基板を裏面から研削によって薄層化し、この後ダイシングを行って個別のチップに分割する技術がある（特許文献１参照）。
【０００８】
このようなダイシングによるチップの分割では、一般に、まず、図２Ａに示すように、半導体基板２０１には、接着層２０２を介してガラス基板２０３が貼り付けられており、これをダイシングテープ２０５に貼り付ける。次いで、図２Ｂに示すように、半導体基板２０１より接着層２０２を剥がしてガラス基板２０３を分離する。
【０００９】
次に、図２Ｃに示すように、回転しているダイシングブレード２５１を断裁線（不図示）に沿って相対的に移動させることで、半導体基板２０１に切れ込みを入れてチップ２０４を作製する。このようにして、全てのチップ２０４に分離した後、図２Ｄに示すように、各チップ２０４を、各々ダイシングテープ２０５より離型し、後続の実装プロセスに供給する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第４８００８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、基板は薄層化されているため、欠けやクラックなどの破損が発生し易く、このように欠けやクラックが発生すると、チップにける所期の性能を発揮できなくなり、場合によっては不良になってしまうという問題がある。例えば、半導体基板をダイシングテープへ貼り付けた後、支持基板を剥離する際、または、ダイシングの際の応力で、欠け・クラックが発生する。また、上述した技術では、ダイシングにおいてチップが剥がれないようにするためにダイシングテープの粘着力が高く、ダイシング後における薄層化チップの剥離（分離）が困難となる。
【００１２】
例えば、半導体が、シリコンやＧａＡｓなどある程度剛性の高い基板の場合、上述した問題はある程度抑制することが可能である。しかしながら、ＩｎＰ基板の場合、ＩｎＰが機械的に脆弱な材料であるため、上述したことが大きな問題となる。また、シリコンやＧａＡｓなどある程度剛性の高い基板であっても、より薄くした場合、同様の問題が発生する。
【００１３】
本発明は、以上のような問題点を解消するためになされたものであり、薄層化された半導体基板であっても、ダイシングによる分割時などにおける破損が抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置の製造方法は、半導体からなる基板の主表面上に配線を形成する第１工程と、基板の配線が形成されている主表面に接着層を介して支持基板を貼り付ける第２工程と、基板を裏面側より薄層化する第３工程と、薄層化された基板の裏面より基板をダイシングして複数のチップに分割する第４工程と、支持基板の上に接着層を介して貼り付けられた状態で分割された複数のチップの裏面を粘着テープに貼り付ける第５工程と、接着層を複数のチップより分離することで支持基板を離型する第６工程と、粘着テープよりチップを離型する第７工程とを備え、第７工程では、粘着テープの粘着性が基板の抗折強度より低い状態とされている。
【００１５】
上記半導体装置の製造方法において、粘着テープの粘着性は、チップが粘着テープに貼り付けられた状態で支持基板が離型できる範囲で、基板の抗折強度より低いものであればよい。また、第７工程では、紫外線の照射により粘着テープの粘着性を基板の抗折強度より低下させてチップの離型を行うようにすればよい。また、第７工程では、粘着テープを拡張させることで粘着テープの粘着性を基板の抗折強度より低下させてチップの離型を行うようにしてもよい。
【００１６】
上記半導体装置の製造方法において、第１工程では、基板の主表面に配線に加えて素子を形成してもよい。
【発明の効果】
【００１７】
以上説明したことにより、本発明によれば、薄層化された半導体基板であっても、ダイシングによる分割時などにおける破損が抑制できるようにすることを目的とする。
【図面の簡単な説明】
【００１８】
【図１Ａ】図１Ａは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｄ】図１Ｄは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｅ】図１Ｅは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｆ】図１Ｆは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｇ】図１Ｇは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図１Ｈ】図１Ｈは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【図２Ａ】図２Ａは、ダイシングによるチップの分割を説明する各工程における状態を模式的に示す断面図である。
【図２Ｂ】図２Ｂは、ダイシングによるチップの分割を説明する各工程における状態を模式的に示す断面図である。
【図２Ｃ】図２Ｃは、ダイシングによるチップの分割を説明する各工程における状態を模式的に示す断面図である。
【図２Ｄ】図２Ｄは、ダイシングによるチップの分割を説明する各工程における状態を模式的に示す断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。図１Ａ〜図１Ｈは、本発明の実施の形態における半導体装置の製造方法を説明する対象となる工程における状態を模式的に示す断面図である。
【００２０】
この半導体装置の製造方法は、まず、図１Ａに示すように、半導体（例えばＩｎＰ）からなる基板１０１の主表面上に配線や複数の素子などから構成された複数の素子領域１０２を形成する。素子領域１０２は、１つのチップとなる領域内に形成されている。ここで、各素子領域１０２には、例えば、複数の素子からなるＭＭＩＣが形成されている。また、各素子領域１０２には、高周波用の配線のみが形成されている場合もある。
【００２１】
次いで、図１Ｂに示すように、基板１０１の素子領域１０２が形成されている主表面に、接着層１０３を形成する。例えば、スピンコートやスプレーコートなどの塗布法により、接着剤を塗布して接着層１０３とすればよい。ここで、面内の均一性が１０％以下に抑制できる塗布法を用いればよい。
【００２２】
接着層１０３の厚さは、少なくとも素子領域１０２の形成面における最大凹凸差以上であればよい。例えば、素子領域１０２に形成されている回路集積のメサ構造や多層配線構造などで５μｍの最大高低差がある場合、少なくとも５μｍ程度の厚さの接着層１０３を形成すればよい。接着層１０３から基板１０１へ加わる応力を低減するには、接着層１０３を薄くするほどよいが、後の行程における接着層１０３の剥離容易性を考慮すると、最大高低差の３倍〜１０倍（この例では１５μｍ〜５０μｍ）程度に形成するのが望ましい。
【００２３】
次に、図１Ｂに示すように、接着層１０３に支持基板１０４を貼り付ける。これにより、基板１０１に対して接着層１０３を介して支持基板１０４が貼り付けられた状態となる。例えば、真空圧着により貼り付ければよい。ここで、支持基板１０４は、紫外線やレーザ光などが透過するガラス基板を用いるとよい。また、支持基板１０４は、板厚が３００〜１０００μｍ程度であれば、基板支持強度・剥離性ともに良好である。また、支持基板１０４の径は、基板１０１よりも０．５〜３ｍｍ程度大きくすれば、貼り合わせ時の接着層１０３を構成する接着剤などの表面への回り込みが抑制でき、良好な剥離が可能となる。
【００２４】
次に、支持基板１０４の貼り合わせは、例えば、所定の密閉容器内で行い、容器内の圧力（真空度）を５−５０Ｐａ程度、貼り合わせ時の印加圧力を１０−１０００ｋＰａ程度とすれば、接着層１０３中にボイドのない、並行度の高い基板支持が可能となる。このことにより、基板１０１を５０μｍ以下に薄くした場合においても、基板１０１の平面内の研削ムラや、接着層１０３からの剥離などがなく、良好に基板１０１を薄層化することができる。
【００２５】
上記の工程の後、接着層１０３は硬化される。接着層１０３は、例えば、ＵＶ硬化型の接着剤から構成されていれば、熱応力のない貼り付けが可能である。また、熱応力が貼り合わせる基板１０１に対して十分に小さい組み合わせであれば熱硬化型の接着剤から接着層１０３を構成してもよい。上述した各構成により、後工程における基板１０１の裏面研削やダイシングなどの負荷に耐える基板支持が実現できる。また、後述するように、チップを接着層１０３より分離する際、例えばレーザ光の照射によって剥離可能な構成になっていればよい。
【００２６】
次に、図１Ｃに示すように、基板１０１を裏面側より薄層化する（第３工程）。例えば、裏面を研磨することで、基板１０１を板厚５〜５０μｍ程度まで薄層化する。薄層化は、よく知られた機械的研削法、またはＣＭＰ（Chemical Mechanical Polishing）などの化学機械研磨を用いればよいが、接着層１０３による支持基板１０４の接着性が担保されれば、いかなる薄層化方法を用いてもかまわない。このようにして薄層化した後、例えば、よく知られているように、基板１０１に基板貫通ヴィアを形成し、また、基板１０１の裏面に裏面配線パターニングを形成するなどの裏面プロセスを実施する。
【００２７】
次に、図１Ｄに示すように、薄層化された基板１０１の裏面より基板１０１をダイシングして複数のチップ１０５に分割する（第４工程）。例えば、回転しているダイシングブレード１５１を断裁線（不図示）に沿って相対的に移動させることで、基板１０１の裏面に切れ込みを入れて複数のチップ１０５に分割する。ここで、ダイシングにより形成される断裁線の領域の溝１２１には、表裏面ともに基板１０１のみが露出されるように、集積回路の多層配線用の層間膜やグランド用裏面金属が配置されている状態とすることが望ましい。
【００２８】
ダイシングブレード１５１による切り込み量は、基板１０１の厚さよりも５−２０μｍ程度大きな値を設定する。これより、チップ１０５のクラックや欠けなどがなく、また、基板１０１が支持基板１０４により支持された状態でのチップ化が可能となる。上述した切り込み量より少ない条件では、ダイシングブレード１５１が基板１０１を貫通しない恐れがある。一方、上述した切り込み量より大きい条件では、ダイシングブレード１５１が、接着層１０３の接着剤を巻き込むことによってチッピングやクラック発生の原因となるため望ましくない。なお、チップ１０５の欠けやクラックがなく、良好なチップ１０５の端面が得られる状態であれば、ステルスダイシングやエッチングダイシングなど、他の切断・分割方法を用いてもよい。
【００２９】
ここで、上述した実施の形態では、基板１０１をダイシングして複数のチップ１０５を形成した段階では、薄層化した基板１０１は、支持基板１０４に支持されている状態であり、面積に比例して大きくなる内部応力が緩和されているため、後の行程におけるハンドリングの観点からも基板１０１の薄層化には極めて有利に働く。
【００３０】
次に、図１Ｅに示すように、支持基板１０４の上に接着層１０３を介して貼り付けられた状態で分割された複数のチップ１０５の裏面をダイシング用のフレームに張着してある粘着テープ１０６に貼り付ける（第５工程）。
【００３１】
次に、接着層１０３の接着力（粘着性）を低下させて複数のチップ１０５（基板１０１）より分離することで、支持基板１０４を離型する（第６工程）。例えば、接着層１０３の粘着性を基板１０１の抗折強度以下にまで低下させておけばよい。例えば、接着層１０３がレーザ剥離可能な層から構成されている場合、透明とした支持基板１０４を透過させて接着層１０３に赤外線レーザを照射することなどにより、接着層１０３の粘着性を低下させ、チップ１０５より分離することができる。また、熱可塑性を有している接着層１０３を用いた場合、加熱により接着層１０３を軟化させることで粘着性を低下させ、チップ１０５より分離してもよい。この場合、支持基板１０４が、透光性を備えている必要はない。
【００３２】
以上のことにより、図１Ｆに示すように、複数のチップ１０５が、この表面の素子領域１０２は露出し、裏面が粘着テープ１０６に接着して支持された状態となる。
【００３３】
次いで、粘着テープ１０６よりチップ１０５を離型（分離）する。このとき、粘着テープ１０６の粘着性が基板１０１の抗折強度より低い状態とされていることが重要となる。例えば、用いる粘着テープ１０６の粘着性が、チップ１０５が粘着テープ１０６に貼り付けられた状態で支持基板１０４が離型できる範囲で、基板１０１の抗折強度より低いものであればよい。
【００３４】
ここで、粘着テープ１０６の粘着性について説明する。まず、基板１０１の脆弱性によるチップ１０５形成時の破損について説明する。例えばＩｎＰから構成した基板１０１は、材料性質上、他の半導体基板に比べ極めて機械的に脆弱である。機械的な強度は、３点曲げ試験もしくは４点曲げ試験によって抗折強度として定量化されるが（ＪＩＳ  Ｒ１６０１）、板厚１００μｍのＩｎＰ基板の場合、面方位にもよるものの、１０ｋＰａよりも小さな強度しかない。更に、基板貫通ヴィアが形成された基板１０１では、より脆弱な状態である。
【００３５】
このような脆弱な基板１０１では、まず、ダイシングにより複数のチップ１０５を形成する段階で、基板１０１の抗折強度以上の応力が発生すると、形成したチップ１０５に欠けやクラックが発生する。しかしながら、上述した実施の形態によれば、支持基板１０４で支持した状態でダイシングを行うので、上述した問題が防げるようになる。
【００３６】
また、支持基板１０４を離型する際においても同様であるが、前述したように、接着層１０３の粘着性を基板１０１の抗折強度以下にまで低下させておくことで、チップ１０５の破損が防げる。また、この段階では、粘着テープ１０６に貼り付けられているので、この点でも、チップ１０５の破損が防げる。
【００３７】
次に、チップ１０５を、粘着テープ１０６より離型する段階においても上述同様である。チップ１０５を離型する段階における粘着テープ１０６の粘着性が高いと、チップ１０５を分離するときにチップ１０５が破損し易い状態となる。特に、一般のダイシングテープは、ダイシングにおいてチップが離型しない状態とすることが重要となるため、高い粘着性とされている。
【００３８】
ダイシングテープなどの粘着性は、プローブタックとして表現される。プローブタックとは、ダイシングテープなどの基板支持用粘着テープに一定の面積Ｓ［ｍ2］を有するプローブを接触させ、垂直方向に引き剥がす際の力をＦ［Ｎ］としたとき、Ｓ／Ｆ［Ｐａ］で示される値である。汎用的に用いられるダイシングテープは、プローブタックが１００ｋＰａ程度であり、これはＩｎＰ基板の抗折強度よりも遥かに高い値である。このようなダイシングテープを用いると、チップを離型するときに、欠け・クラックなどの破損を発生させることになる。
【００３９】
これに対し、例えば、チップ１０５が粘着テープ１０６に貼り付けられた状態で、支持基板１０４（接着層１０３）が離型できる範囲で、基板１０１の抗折強度より低くい粘着性の粘着テープ１０６を用いればよい。例えば、プローブタックが、チップ１０５のＩｎＰからなる基板部の抗折強度の１／２より小さい粘着テープ１０６を用いればよい。具体的には、チップサイズを１００μｍとしたチップ１０５のＩｎＰからなる基板部の抗折強度が１０ｋＰａであれば、低粘着テープ１０６のプローブタックは、５ｋＰａ以下であればよい。
【００４０】
このような粘着性を有する粘着テープ１０６であれば、例えばピンセットなどを用い、粘着テープ１０６よりチップ１０５を分離してハンドリングするときに、破損が抑制できるようになる。また、分割された後の各チップ１０５に粘着テープ１０６を貼り付けた後、支持基板１０４を離型するときに、粘着テープ１０６にチップ１０５が貼り付けられている状態が維持できる。
【００４１】
また、支持基板１０４を離型した後で、粘着テープ１０６よりチップ１０５を分離する段階において、図１Ｇに示すように、紫外線１６１の照射により粘着テープ１０６の粘着性を基板１０１の抗折強度より低下させておき、この後チップ１０５の離型を行うようにしてもよい。紫外線１６１の照射により、前述したように、プローブタックが基板１０１の抗折強度に対して１／２以下となる粘着テープ１０６を用いればよい。この場合、紫外線１６１の照射を行う前は、粘着テープ１０６が基板１０１の抗折強度を超えるプローブタックであってもよく、チップ１０５を安定的に支持でき、衝撃などによる不要なチップ１０５の剥離や、経時変化などが抑制できるようになる。
【００４２】
また、支持基板１０４を離型した後で、粘着テープ１０６よりチップ１０５を分離する段階において、図１Ｈに示すように、粘着テープ１０６を拡張させることで粘着テープ１０６の粘着性を基板１０１の抗折強度より低下させてチップ１０５の離型を行うようにしてもよい。粘着テープ１０６を、粘着テープ１０６の平面方向に拡張させる。このとき、基板１０１の抗折強度以下の力で、粘着テープ１０６を拡張させる。このように拡張させ、粘着テープ１０６のプローブタックを基板１０１の抗折強度の１／２以下とすればよい。言い換えると、拡張によりプローブタックが基板１０１の抗折強度の１／２以下となる粘着テープ１０６を用いればよい。
【００４３】
この場合においても、拡張をする前は、粘着テープ１０６が基板１０１の抗折強度を超えるプローブタックであってもよく、チップ１０５を安定的に支持でき、衝撃などによる不要なチップ１０５の剥離や、経時変化などが抑制できるようになる。また、紫外線の照射をしないので、紫外線の照射によるチップ１０５への悪影響が抑制できる。
【００４４】
以上に説明したように、本発明では、ＩｎＰなどの基板の主表面の素子領域の形成面を接着層により支持基板に貼り付け、この状態で、基板の裏面よりダイシングするようにした。また、ダイシングした後で、支持基板の上に接着層を介して貼り付けられた状態で分割された複数のチップの裏面を、粘着テープに貼り付けてから支持基板を離型するようにし、粘着テープよりチップを離型するときには、粘着テープの粘着性が基板の抗折強度より低い状態とされているようにした。この結果、本発明によれば、基板を薄層化してからダイシングしても、ダイシングによる分割時や分割したチップを個別に分離するときの破損などが抑制できるようになる。
【００４５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、特に機械的に脆弱な高周波向けＩｎＰからなる基板を例に説明したが、極薄化がより進展しつつあるＳｉやＧａＡｓなどの半導体からなる基板を用いる場合においても、本発明の基板支持によるダイシング方法を行うこととで、同様の効果が得られるようになり、ＭＭＩＣ安定動作化に大きく寄与することができる。
【符号の説明】
【００４６】
１０１…基板、１０２…素子領域、１０３…接着層、１０４…支持基板、１０５…チップ、１０６…粘着テープ、１２１…溝、１５１…ダイシングブレード、１６１…紫外線。
【図１Ａ】
2014157909.tif 000003
【図１Ｂ】
2014157909.tif 000004
【図１Ｃ】
2014157909.tif 000005
【図１Ｄ】
2014157909.tif 000006
【図１Ｅ】
2014157909.tif 000007
【図１Ｆ】
2014157909.tif 000008
【図１Ｇ】
2014157909.tif 000009
【図１Ｈ】
2014157909.tif 000010
【図２Ａ】
2014157909.tif 000011
【図２Ｂ】
2014157909.tif 000012
【図２Ｃ】
2014157909.tif 000013
【図２Ｄ】
2014157909.tif 000014