(57)【要約】      （修正有）【課題】スタンドオフ距離をより大きくかつ均等になるようにしたフリップ・チップ・オン・フレックス（ｆｌｉｐ−ｃｈｉｐ−ｏｎ−ｆｌｅｘ）の応用例用のフレキシブル回路基板を提供する。【解決手段】第１、第２の誘電体層１１０、１２０と、電気トレース１３０と、実装パッド１４０であって、実装パッドの第１の表面が電気トレースの第２の表面に取り付けられる実装パッドと、実装パッドの第２の表面上に配設され、第１の誘電体層の最上表面の上に突き出る実装パッド・キャップ１５０と、を含む、集積回路チップを取り付けるための回路基板であって、第１の誘電体層が、実装パッドを形成した後に形成され、実装パッドの１つ又は複数の側壁を覆い、実装パッドの第２の表面と実質的に同一平面である最上表面を持ち、第２の誘電体層が、第１の誘電体層を形成した後に形成され、電気トレースの１つ又は複数の側壁および第１の表面を覆う。【選択図】図１Ｂ
2014160857.tif 000002
【特許請求の範囲】
【請求項１】
第１の誘電体層と、
第２の誘電体層と、
第１の表面、１つまたは複数の側壁、および第２の表面を持つ電気トレースと、
第１の表面、１つまたは複数の側壁、および第２の表面を持つ実装パッドであって、前記実装パッドの前記第１の表面が前記電気トレースの前記第２の表面に取り付けられる実装パッドと、
前記実装パッドの前記第２の表面上に配設され、前記第１の誘電体層の最上表面の上に突き出る実装パッド・キャップと、
を含む、集積回路チップに取り付けるための回路基板であって、
前記第１の誘電体層が、前記実装パッドを形成した後に形成され、前記実装パッドの前記１つまたは複数の側壁を実質的に覆い、前記実装パッドの前記第２の表面と実質的に同一平面である最上表面を持ち、
前記第２の誘電体層が、前記第１の誘電体層を形成した後に形成され、前記電気トレースの前記１つまたは複数の側壁および前記第１の表面を実質的に覆う
回路基板。
【請求項２】
前記回路基板が可撓性である、請求項１に記載の回路基板。
【請求項３】
前記回路基板が、フリップ・チップに取り付けできるように構成される、請求項１に記載の回路基板。
【請求項４】
ヒート・シンクをさらに含む、請求項１に記載の回路基板。
【請求項５】
第１の誘電体層、
第２の誘電体層、
第１の表面、１つまたは複数の側壁、および第２の表面を持つ電気トレース、
第１の表面、１つまたは複数の側壁、および第２の表面を持つ実装パッドであって、前記実装パッドの前記第１の表面が前記電気トレースの前記第２の表面に取り付けられる実装パッド、および
前記実装パッドの前記第２の表面上に配設され、前記第１の誘電体層の最上表面の上に突き出る実装パッド・キャップを含む回路基板であって、
前記第１の誘電体層が、前記実装パッドを形成した後に形成され、前記実装パッドの前記１つまたは複数の側壁を実質的に覆い、前記実装パッドの前記第２の表面と実質的に同一平面である最上表面を持ち、
前記第２の誘電体層が、前記第１の誘電体層を形成した後に形成され、前記電気トレースの前記１つまたは複数の側壁および前記第１の表面を実質的に覆う
回路基板、ならびに
前記回路基板に取り付けられた集積回路チップ、
を含む、アセンブリ。
【請求項６】
前記集積回路チップが、複数のはんだバンプを含むフリップ・チップである、請求項５に記載のアセンブリ。
【請求項７】
前記複数のはんだバンプの中の１つが、前記回路基板上の前記実装パッド・キャップに電気的に接続される、請求項６に記載のアセンブリ。
【請求項８】
第１の表面および第２の表面を持つ電気トレース層を形成する工程と、
第１の表面、１つまたは複数の側壁、および第２の表面を持つ実装パッドであって、前記実装パッドの前記第１の表面が前記電気トレース層の前記第２の表面に取り付けられる実装パッドを形成する工程と、
前記実装パッドの前記１つまたは複数の側壁を実質的に覆い、前記実装パッドの前記第２の表面と実質的に同一平面である最上表面を持つ第１の誘電体層を、前記実装パッドを形成した後に形成する工程と、
前記実装パッドの前記第２の表面上に配設され、前記第１の誘電体層の最上表面の上に突き出る、実装パッド・キャップを形成する工程と、
前記電気トレース層の少なくとも一部を除去して、第１の表面、１つまたは複数の側壁、および第２の表面を持つ少なくとも１つの電気トレースを、前記第１の誘電体層を形成した後に形成する工程と、
前記少なくとも１つの電気トレースの前記１つまたは複数の側壁および前記第１の表面を実質的に覆う第２の誘電体層を、前記第１の誘電体層を形成した後に形成する工程と
を含む、集積回路チップに取り付けるための回路基板を形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路チップ用の回路基板を対象とし、本発明の実施形態は、フリップ・チップ・オン・フレックスの応用例で使用するための改善されたフレキシブル回路基板を提供する。
【背景技術】
【０００２】
直接チップ取付け法（ＤＣＡ）は、集積回路チップを、従来のアセンブリおよび実装法にかけないで、その最終回路基板上に、直接実装し、それに電気的に接続する半導体アセンブリ技術を指すものである。有利には、ＤＣＡにおける従来のデバイス実装法を除去すると、製作プロセスも簡単になり、集積回路チップが最終回路基板上に占めるスペースも減少される。集積回路チップと回路基板の間で相互接続路がより短くなる結果として、性能も改善される。
【０００３】
フレキシブル回路基板へのフリップ・チップの取付け（フリップ・チップ・オン・フレックス（ＦＣｏＦ））は、ＤＣＡの一変形体であり、これはあるクラスの電子デバイスを構成するための主流プロセスに進化している。フリップ・チップは、チップのボンディング・パッドに取り付けられた多数の導電性はんだバンプを有する集積回路チップを含む。ＦＣｏＦでは、これらのはんだバンプは、フレキシブル回路基板に直接取り付けられている。フレキシブル回路基板は、従来の剛性のプリント回路基板と同様に、フリップ・チップを他の電子構成要素と接続する働きをする銅の電気トレースを含む。フレキシブル回路基板は、柔軟な状態で曲げ、湾曲させるその独特な能力が要求される応用例において広範囲に使用される。フレキシブル回路基板は、たとえば、ノートブック・コンピューター、ハード・ディスク・ドライブ、ＰＣＭＣＩＡ（パーソナル・コンピュータ・メモリ・カード国際協会）コネクタ、ドッキング・ステーション、ポインティング・デバイス、コンパクト・ディスク・プレーヤー、および移動電話内で使用されている。
【０００４】
フレキシブル回路基板上にフリップ・チップを実装することは、フリップ・チップ上のはんだバンプを、フレキシブル回路基板中に組み込まれた銅の電気トレースに取り付けることを含む。フレキシブル回路基板において、これらの銅の電気トレースは、一般に、「はんだマスク」とよく呼ばれるある種のポリマー・カバー層で覆われている。したがって、フリップ・チップ上のはんだバンプが、下層の銅の電気トレースに接触することを可能にする取付け領域を形成するための開口部が、ポリマー・カバー層内に形成される。高温リフロー・プロセスを、次いで、使用して、はんだバンプを、銅の電気トレースに永久的に取り付ける。その後、非導電性のアンダーフィル材料を、フリップ・チップとフレキシブル回路基板の間の領域に投入する。アンダーフィル材料は、湿気および他の環境上の危険要因から、はんだバンプを保護し、さらなる機械的強度をアセンブリにもたらし、フリップ・チップとフレキシブル回路基板の間の熱膨張差を補償する。
【０００５】
その多くの機能のため、アンダーフィル材料は、好ましくは、完全にまた均等に、フリップ・チップとフレキシブル回路基板の間の領域を充てんする。これは、フリップ・チップとフレキシブル回路基板との間の距離（「スタンドオフ距離」）が、精密に制御されるということを必要とする。残念ながら、従来のＦＣｏＦの応用例では、このスタンドオフ距離は、フレキシブル回路基板上の取付け領域の大きさ、ポリマー・カバー層（すなわち、はんだマスク）の厚さ、はんだバンプ合金の延性、およびはんだバンプのリフロー特性を含む多くの要因によって影響を受ける。たとえば、大きい取付け領域が、フレキシブル回路基板上に露出されている場合、その領域内に載っているはんだバンプは、高温リフロー・プロセス時、露出された胴の電気トレースに沿って毛管作用で運ばれる傾向を持つ。これにより、スタンドオフ距離が、減少して、フリップ・チップとフレキシブル回路基板の間に、アンダーフィル材料の完全また均等な層を加えることに支障をきたすことになる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ｃ．Ａ．Ｈａｒｐｅｒ，ｅｄｉｔｏｒ，Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｐｒｏｃｅｓｓｅｓ  Ｈａｎｄｂｏｏｋ，第３版、ＭｃＧｒａｗ−Ｈｉｌｌ，２００３年
【非特許文献２】Ｇ．Ｒ．Ｂｌａｃｋｗｅｌｌ，ｅｄｉｔｏｒ、Ｔｈｅ  Ｅｌｅｃｔｒｏｎｉｃ  Ｐａｃｋａｇｉｎｇ  Ｈａｎｄｂｏｏｋ，ＣＲＣ  Ｐｒｅｓｓ，１９９９年
【発明の概要】
【発明が解決しようとする課題】
【０００７】
その結果、従来のフレキシブル回路基板に比べて、フリップ・チップとフレキシブル回路基板の間のスタンドオフ距離がより大きくまたより均等になることを促す、ＦＣｏＦ応用例で使用するための改良されたフレキシブル回路基板が必要とされる。
【課題を解決するための手段】
【０００８】
本発明は、ＦＣｏＦの応用例で使用するための改良されたフレキシブル回路基板を提供することによって、先に確認した必要性に対処する。この回路基板の実施形態は、フレキシブル回路基板の表面と実質的に同一平面である実装パッドを使用する。有利には、このような方法で、フレキシブル回路基板と取り付けられたフリップ・チップの間に、従来のフレキシブル回路基板と比べて、より大きいまたより均等なスタンドオフ距離が形成される。
【０００９】
本発明の態様によれば、集積回路チップに取り付けるための回路基板は、電気トレース、実装パッド、および誘電体層を含む。実装パッドは、第１の表面、１つまたは複数の側壁、および第２の表面を持つ。第１の表面は、電気トレースに取り付けられる。誘電体層は、実質的に、実装パッドの１つまたは複数の側壁を覆い、実装パッドの第２の表面と実質的に同一平面である最上表面を持つ。
【００１０】
例示的実施形態では、回路基板は、可撓性であり、複数のはんだバンプを持つフリップ・チップに取り付けできるように構成されている。回路基板は、複数の電気トレース、および同じ数の実装パッドを含んでいる。各実装パッドは、下部表面、側壁、および上部表面を持つ。各実装パッドの下部表面は、各電気トレースに取り付けられている。誘電体層は、実装パッドの側壁を覆い、実装パッドの上部表面と実質的に同一平面である上部表面を持つ。さらに、実装パッド・キャップが、実装パッドの上部表面上に配設され、それによって、実装パッド・キャップが、誘電体層の最上表面から僅かに突き出ることになる。
【００１１】
有利には、フリップ・チップが、回路基板に取り付けられるとき、この回路基板構成により、フリップ・チップのはんだバンプが、実装パッド・キャップに限定される。この限定により、はんだバンプの崩れが抑えられる。その結果、フリップ・チップと回路基板の間のスタンドオフ距離が、より簡単に、フリップ・チップと回路基板の間のアンダーフィル材料の完全また均等な層の形成を促す範囲内に保持される。本発明の態様による特徴を持つ回路基板を使用すると、より多くの信頼できるチップ／基板アセンブリが、それによって形成される。
本発明のこれらおよび他の特徴および利点は、添付の図に即して解釈されるべきである下記の詳細な説明から明らかとなるであろう。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の例示的実施形態による回路基板の平面図である。
【図１Ｂ】図１Ａの回路基板の断面図である。
【図２Ａ】図１Ａの回路基板に取り付けられたフリップ・チップを含むアセンブリの平面図である。
【図２Ｂ】図２Ａのアセンブリの断面図である。
【図３】追加されたヒート・シンクを有する図２Ａのアセンブリの断面図である。
【図４Ａ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｂ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｃ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｄ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｅ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｆ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｇ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｈ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【図４Ｉ】さまざまな形成段階における図１Ａの回路基板を示す図である。
【発明を実施するための形態】
【００１３】
本明細書では、例示的回路基板、および例示的回路基板を形成するための方法に即して、本発明を説明する。しかし、本発明は、本明細書に示し、記載した特定の構成、材料、薄膜層、およびプロセシング・ステップに限定されないということを理解されたい。例示的実施形態への修正は、当業者には明らかとなるであろう。
【００１４】
特にプロセシング・ステップに関しては、本明細書にもたらされた説明は、機能回路基板を正常に形成するために必要な場合があるすべてのプロセシング・ステップを包含するものではないということが重要視される。もっと正確に言えば、洗浄ステップなど、かかる回路基板を形成する際に通常的に使用されるいくつかのプロセシング・ステップが、本明細書では、説明の手間を省くために、意図的に説明されない。しかし、当業者は、この概括化された説明から削除されたそれらのプロセシング・ステップを簡単に理解するであろう。さらに、回路基板を作製するために使用されるプロセス・ステップの詳細を、いくつかの出版物、たとえば、本明細書に参考として組み込まれている、Ｃ．Ａ．Ｈａｒｐｅｒ，ｅｄｉｔｏｒ，Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓ  ａｎｄ  Ｐｒｏｃｅｓｓｅｓ  Ｈａｎｄｂｏｏｋ，第３版、ＭｃＧｒａｗ−Ｈｉｌｌ，２００３年、において確認することができる。
【００１５】
添付の図に示したさまざまな層および／または領域は、原寸に比例して描かれたものではないということも理解されたい。さらに、説明の手間を省くために、これらの図は、本発明の態様を示すために必要な例示的回路基板の領域のみに限定されている。実際の応用例では、本発明の態様による回路基板は、本明細書において説明されたそれらの回路基板より大きいものと考えられる。しかし、これらのより大きい回路基板も、やはり本発明の範囲内に収まることになる。
【００１６】
図１Ａおよび１Ｂは、本発明の例示的実施形態による回路基板１００を示す。図１Ａは、平面図であり、一方、図１Ｂは、図１Ａに示した平面内を切り取った拡大断面図である。この回路基板は、下部の誘電体層１１０および上部の誘電体層１２０を含む。これらの誘電体層内には、多数の電気トレースが組み込まれており、それらを、電気トレース１３０でまとめて表す。実装パッド１４０によってまとめて表した実装パッドが、各電気トレースの上部表面に取り付けられている。最後に、実装パッド・キャップ１５０によって、まとめて表した実装パッド・キャップが、各実装パッドの上部表面に取り付けられている。
【００１７】
説明のために、図１Ａおよび１Ｂで示した実装パッド１４０は、実装パッドの上部表面によって画定された平面内では円形となっている。各実装パッドは、したがって、個々の側壁を持つ。しかし、この形状は、単に説明のためだけのものであり、他の実装パッドの形状もやはり本発明の範囲内に収まるであろう。たとえば、いくつかの応用例では、実装パッドを正方形の形状で使用することが望ましい場合がある。かかる実装パッドは、４つの側壁を持つであろう。正方形の実装パッドは、たとえば、ある種のフォトリソグラフィ・プロセシング装置によりよく適合させることができる。
【００１８】
本発明の態様によれば、図１Ａおよび１Ｂに示した回路基板１００は、可撓性である。可撓性であるためには、誘電体層１１０、１２０は、好ましくは、ポリイミド（しかし、これに限定されない）などの高分子材料を含む。下部の誘電体層は、好ましくは、実装パッドの下の領域では、厚さが約３０マイクロメータであり、上部の誘電体層は、好ましくは、厚さが約２５マイクロメートルである。それでもなお、他の厚さが、同様に適切である場合があり、それは当業者には明らかであろう。電気トレース１３０および実装パッド１４０は、好ましくは、銅を、その抵抗率が低いため含んでいる。電気トレースおよび実装パッドは、好ましくは、約２５マイクロメータの厚さを持つ。実装パッド・キャップ１５０は、好ましくは、ニッケルの上に堆積させた金を含み、全厚が約５マイクロメータである。ニッケルは、銅の実装パッドと、実装パッド・キャップの反対側の側面に取り付けた機能との間の銅拡散を禁止する。金は、ニッケルが酸化させられることを防止する。
【００１９】
本発明の他の態様によれば、図１Ａおよび１Ｂに示した個々の回路基板１００は、フリップ・チップに取り付けできるように構成される。それにもかかわらず、本発明の範囲に含まれるためには、回路基板が、特定の種類の集積回路チップに取り付けできるように構成される必要はないということに留意されたい。フリップ・チップの設計、動作特性、および製作プロセスは、当業者にはよく知られているであろう。さらに、フリップ・チップは、本明細書に参考として組み込まれている、Ｇ．Ｒ．Ｂｌａｃｋｗｅｌｌ，ｅｄｉｔｏｒ，Ｔｈｅ  Ｅｌｅｃｔｒｏｎｉｃ  Ｐａｃｋａｇｉｎｇ  Ｈａｎｄｂｏｏｋ，ＣＲＣ  Ｐｒｅｓｓ，１９９９年を含む、いくつかの簡単に入手可能な出版物で詳細に説明されている。簡単に述べると、フリップ・チップは、他の種類の集積回路チップと同様に、一般に、従来の半導体プロセシング技術を使用して、繰り返されるパターンで、半導体ウェハの表面上に製作される。フリップ・チップを形成した後、フリップ・チップを、さらに半導体ウェハ内に組むとき、はんだバンプが、フリップ・チップの上部のボンド・パッドに取り付けられる。フリップ・チップのボンド・パッドは、フリップ・チップのメタライゼーション層を介して、フリップ・チップ内の半導体回路に電気的に接続されている。はんだバンプは、一般に、鉛を含み、すずも含む場合がある。はんだバンプは、蒸着、電気メッキ、プリント、噴射、スタッド・バンプ、および直接配置を含む多くの方法で、フリップ・チップ上に形成、または配置することができる。
【００２０】
フリップ・チップを回路基板１００に取り付けることは、図２Ａおよび２Ｂを参照することにより、よりよく理解される。回路基板１００に取り付けたフリップ・チップ２１０を含むアセンブリ２００の平面図を、図２Ａに示す。このアセンブリの拡大断面図を、図２Ａに示した平面内を切断した図２Ｂに示す。フリップ・チップは、多数のはんだバンプを含み、それらは、はんだバンプ２２０によってまとめて表されている。アンダーフィル材料２３０は、フリップ・チップと回路基板の間の領域を充てんする。
【００２１】
フリップ・チップ２１０上のはんだバンプ２２０は、フリップ・チップが、そのはんだバンプを下にして、回路基板の上部に配置されたとき、はんだバンプの位置が、回路基板１００上の実装パッド・キャップ１５０の位置に整合するように配置されている。その構成により、各はんだバンプは、対応する実装パッド・キャップに直接取り付けることが可能になる。フリップ・チップを回路基板に実際に取り付けることは、好ましくは、高温リフロー・プロセスによって、実施される。高温リフロー・プロセスに用いられる温度は、はんだバンプに使用される特定のはんだ合金によって決まり、当業者にはよく知られているであろう。
【００２２】
はんだバンプ２２０を、実装パッド・キャップ１５０と接触させて配置する前に、はんだバンプおよび／または実装パッド・キャップを、任意選択で、フラックス材料で被覆することができるということに留意されたい。フラックスは、はんだ付けされる表面から酸化を除去し、はんだ付けプロセス自体におけるさらなる酸化を防止する。
【００２３】
一旦、取付けが実現されると、アンダーフィル材料２３０が、好ましくは、アセンブリ２００に加えられる。アンダーフィル材料は、フリップ・チップ２１０の１〜２個の縁部に沿って針で投与することができる。アンダーフィル材料は、毛管作用によって、フリップ・チップと回路基板１００の間の領域中に吸い込まれ、次いで、永久結合を形成するように加熱硬化される。前に述べたように、アンダーフィル材料が、はんだバンプを、湿気および他の環境上の危険要因から保護し、さらなる機械的強度をアセンブリにもたらし、フリップ・チップとフレキシブル回路基板の間の熱膨張差を補償するために、アンダーフィル材料を完全にまた均等に加えることは重要である。アンダーフィル材料は、好ましくは、エポキシ系接着材を含む。
【００２４】
本発明の態様によれば、上部の誘電体層１２０の最上表面は、実質的に、実装パッド１４０の上部表面と同一平面になるということに気付くであろう。この構成では、実装パッド・キャップ１５０は、上部の誘電体層の表面の上に僅かに突き出ている。この構成は、多くの利点を持っている。少なくとも１つの利点は、典型的な高温リフロー・プロセス時、はんだは、金属性の表面上に、広がり、または、毛管作用で運ばれるはずである（すなわち、金属性の表面をぬらす）が、誘電体、非金属性の表面上には広がらないであろうということに頼ることである。したがって、高温リフローの後、実装パッド・キャップが、回路基板１００の表面上で、不連続的な金属性のアイランドを形成しているため、フリップ・チップ２１０のはんだバンプ２２０は、それらの各実装パッド・キャップの上部に限定される傾向がある。
【００２５】
高温リフロー・プロセスにおけるはんだバンプ２２０の実装パッド・キャップ１５０の上部へのこの限定により、フリップ・チップ取付けプロセス時、はんだバンプの崩れが抑えられるであろう。与えられたはんだバンプは、リフロー時、横方向に広がれば広がるほど、はんだバンプの高さは、減少することになる。しかし、本明細書で説明した実施形態の場合のように、拡張の範囲が精密に制御される場合、与えられたはんだバンプは、取付け時、高さが減少することになる。従来の回路基板と比べると、回路基板１００と、取り付けられたフリップ・チップ２１０との間のより大きいまたより均等なスタンドオフ距離が、それによって、実現される。したがって、スタンドオフ距離は、フリップ・チップと回路基板の間でアンダーフィル材料の完全また均等な層を形成することを促す範囲内に、より簡単に保持される。その際、本発明の態様による特徴を持つ回路基板を使用すると、より多くの信頼できるチップ／基板アセンブリが形成される。
【００２６】
さらに、１つまたは複数のヒート・シンクを、回路基板１００に付加することによって、他の利点を得ることができる。図３は、付加されたヒート・シンク３１０を有するアセンブリ２００を示している。ヒート・シンク３１０は、複数の電気トレース１３０の中の１つの下部表面に、直接取り付けられている。ヒート・シンクは、好ましくは、銅、銀、金、またはアルミニウム（しかし、それらに限定されない）などの大きい熱伝導率を有する金属性の材料を含む。ヒート・シンクは、好ましくは、ヒート・シンクから、ヒート・シンクを取り囲む周囲の空気への熱の対流伝達を増大させる働きをするフィンのような突出部も持っている。
【００２７】
有利には、ヒート・シンク３１０に取り付けられた電気トレース１３０、およびその電気トレースの関連した実装パッド１４０は、フリップ・チップ２１０から、ヒート・シンク３１０への低熱抵抗経路を形成するように結合している。フリップ・チップからの熱放散が、それによって改善される。さらに、図３に示したものと同様のヒート・シンクを複数用いることによって、または同じ電位の２つ以上の実装パッドに取り付けられた電気トレースに接合されたより大きいヒート・シンクを用いることによって、さらなる放熱の増大を達成することができる。２つ以上の実装パッドに取り付けられた電気トレースは、従来の回路基板内で、たとえば接地母線として頻繁に用いられる。
【００２８】
回路基板１００を形成する例示的方法を、次に、図４Ａ〜４Ｉを参照して説明する。最初に、好ましくは銅を含む電気トレース層１３０Ｌを、一時的に、接着材を使用して、剛性の支持基板４２０に取付け、その結果、図４Ａに示したアセンブリがもたらされる。剛性の支持基板は、最初のプロセシング・ステップ時、アセンブリを支持する働きをする。このプロセス内のこの時点では、電気トレース層が、銅で形成されている場合、たとえば、塩化水素酸を含む溶液を使用することによって、電気トレース層を、任意選択で、化学的に粗くすることができる。電気トレース層を粗くすると、後で堆積させられる層の接着度が改善される。
【００２９】
次に、実装パッド１４０を、パターンめっきプロセスによって形成する。最初に、第１のフォトレジスト層４３０を、図４Ａのアセンブリ上に堆積させる。第１のフォトレジスト層は、好ましくは、ＤｕＰｏｎｔ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｍａｔｅｒｉａｌｓ（アメリカ合衆国、ノースカロライナ州、リサーチ・トライアングル・パーク）から入手可能なものなど、適当なドライ・フィルム・フォトポリマーを含む。第１のフォトレジスト層の厚さは、好ましくは、実装パッドの所望の厚さ（たとえば、２５マイクロメータ）に等しい。実装パッドのネガ画像を、次いで、第１のフォトレジスト層内に、従来の露光および現像技術によって形成する。結果として生じるアセンブリを、図４Ｂに示す。その後、好ましくは、銅を含む実装パッド材料を、図４Ｂアセンブリ上に電気めっきする。実装パッド材料を、電気トレース層の１３０Ｌの露出部分上にのみ堆積させる。実装パッド１４０が、それによって、図４Ｃに示すように形成される。
【００３０】
実装パッド１４０を形成した後、第１のフォトレジスト層４３０を剥がし、その結果、図４Ｄに示すアセンブリがもたらされる。その後、上部の誘電体層１２０を、アセンブリの表面上に形成する。上部の誘電体層の形成は、好ましくは、熱可塑性のポリマー積層物（たとえば、ポリイミド）の真空支援型の積層によっている。かかるポリマー積層物は、たとえば、Ｒｏｇｅｒｓ社（アメリカ合衆国、コネティカット州、ロジャーズ）から市販されている。これらの種類のポリマー積層物の積層は、液圧プレス法を使用して、積層されるアセンブリに圧力を加えることを含む。このプレス法は、圧力を加えるとき、アセンブリの全体に均等に熱を分散させる２つの加熱プラテンを持つ。真空支援型の積層では、このプラテンは真空環境内に収容されている。真空の支援では、積層プロセス時、より低い圧力が必要とされ、仮想的に、ポリマー積層物と、ポリマー積層物が取り付けられる基板との間に空気が閉じ込められなくなる。ポリマー積層物を、次いで、硬化させ、実装パッドの上部表面上に堆積させたポリマー積層物の残りを、従来のアルカリ性過マンガン酸塩を基にしたデスミア・プロセスによって除去する。結果として生じるアセンブリを、図４Ｅに示す。この時点では、一時的な剛性の支持基板４２０は、もはやプロセシングを続けるためには必要でなくなり、除去してもよい。
【００３１】
その後、第２のフォトレジスト層４４０を、電気トレース層の１３０Ｌの下部の表面上に堆積させる。第１のフォトレジスト層４３０の場合のように、第２のフォトレジスト層は、好ましくは、適当なドライ・フィルム・フォトポリマーを含む。第２のフォトレジスト層を所定の位置に置いて、アセンブリを、電気めっきプロセスにさらして、好ましくは、ニッケル上に堆積させた金を含む実装パッド・キャップ１５０を、実装パッド１４０の上部表面上に堆積させる。結果として生じたアセンブリを、図４Ｆに示す。
【００３２】
次に、電気トレース１３０のポジ画像を、従来の露光および現像技術によって、第２のフォトレジスト層４４０中にパターン形成する。結果として生じたアセンブリを図４Ｇに示す。パターン形成した第２のフォトレジスト層を所定の位置に置いて、アセンブリを、次いで、電気トレース層１３０Ｌの露出された部分をエッチングするように作用する湿式化学腐食液にさらし、その結果、不連続的な電気トレースが画定される。湿式化学腐食液は、たとえば、塩化第２鉄の溶液を含んでもよい。この湿式エッチング・プロセス時、実装パッド・キャップ１５０は、エッチング・レジストとして作用し、それによって、実装パッド１４０を、エッチングされることから保護する。結果として生じたアセンブリを図４Ｈに示す。この時点で、電気トレース１３０の下部の表面を、やはり、任意選択で、化学的に粗くして、後で堆積される層の接着度を改善することができる。
【００３３】
この回路基板を完成させるために、下部の誘電体層材料（たとえば、ポリイミド）の層が、上部の誘電体層１２０を形成するために使用されたものと同様の適当なポリマー積層物を使用して、図４Ｈのアセンブリの下部に圧力／真空積層される。これにより下部の誘電体層１１０が形成される。下部の誘電体層を硬化させた後、図４Ｉに示したアセンブリがもたらされる。図４Ｉ内の回路基板は、図１Ｂ内に示した回路基板１００と同一である。
【００３４】
重要なことだが、本発明の例示的実施形態が、本明細書において、添付の図を参照して説明されているが、本発明は、それらの正確な実施形態には限定されないということを理解されたい。たとえば、回路基板を、例示的実施形態で説明したものと完全に異なる種類の集積回路チップに取り付けることができるように構成し、やはり本発明の範囲内に収めることができる。さらに、回路基板を形成する素子および材料を、他の実施形態に変えることができる。添付の特許請求の範囲から逸脱することなく加えることができるさまざまな他の変更および修正を、当業者は理解するであろう。
【図１Ａ】
2014160857.tif 000003
【図１Ｂ】
2014160857.tif 000004
【図２Ａ】
2014160857.tif 000005
【図２Ｂ】
2014160857.tif 000006
【図３】
2014160857.tif 000007
【図４Ａ】
2014160857.tif 000008
【図４Ｂ】
2014160857.tif 000009
【図４Ｃ】
2014160857.tif 000010
【図４Ｄ】
2014160857.tif 000011
【図４Ｅ】
2014160857.tif 000012
【図４Ｆ】
2014160857.tif 000013
【図４Ｇ】
2014160857.tif 000014
【図４Ｈ】
2014160857.tif 000015
【図４Ｉ】
2014160857.tif 000016