(57)【要約】【課題】製造コストを抑えつつ、光の伝送ロスを小さくすることができる光導波路デバイスを提供すること。【解決手段】本発明の光導波路デバイス１０は、配線基板２０、光素子４０及び光導波路３０を備える。光素子４０は、発光及び受光のうち少なくとも一方の機能を有する光機能部４４と素子側端子４５とを素子主面４１に有し、素子裏面４２を基板主面２１に対向させた状態で、基板主面２１側に搭載される。光導波路３０は、素子主面４１上において光機能部４４と対向する位置に形成され、光信号が伝搬する光路となるコア３３及びコア３３を取り囲むクラッド３４，３５を有する。素子主面４１上、素子側面４３上及び配線基板２０の最表面５０上には、素子側端子４５に接続される配線パターン５２が形成される。【選択図】図２
2014212166.tif 000002
【特許請求の範囲】
【請求項１】
基板主面及び基板裏面を有する配線基板と、
素子主面、素子裏面及び素子側面を有し、発光及び受光のうちの少なくとも一方の機能を有する光機能部と素子側端子とを前記素子主面に有し、前記素子裏面を前記基板主面に対向させた状態で、前記基板主面側に搭載される光素子と、
前記素子主面上において前記光機能部と対向する位置に形成され、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有する光導波路と
を備えた光導波路デバイスであって、
前記素子主面上、前記素子側面上及び前記配線基板の最表面上に対して、前記素子側端子に接続される配線パターンが形成されている
ことを特徴とする光導波路デバイス。
【請求項２】
前記配線基板の前記基板主面上にソルダーレジストが形成され、前記最表面となる前記ソルダーレジストの表面上に前記配線パターンが配置されていることを特徴とする請求項１に記載の光導波路デバイス。
【請求項３】
前記配線パターンは、カップリング剤を介して前記ソルダーレジストの表面上に配置されていることを特徴とすることを特徴とする請求項２に記載の光導波路デバイス。
【請求項４】
前記配線基板は、複数の配線層と複数の絶縁層とを積層してなり、最表層の前記配線層は、前記配線基板におけるグランド層であることを特徴とする請求項２または３に記載の光導波路デバイス。
【請求項５】
前記基板主面側に複数の基板側接続端子が配置され、前記配線パターンは、前記基板側接続端子と前記素子側端子とをつなぐものであることを特徴とする請求項１乃至４のいずれか１項に記載の光導波路デバイス。
【請求項６】
前記光素子は、複数の前記光機能部を一直線上にかつ等ピッチに配置してなる光機能部群と、複数の前記素子側端子を配置してなる素子側端子群とを前記素子主面内に有しており、
隣接する前記素子側端子同士のピッチの最小値は４０μｍ以下に設定されている
ことを特徴とする請求項１乃至５のいずれか１項に記載の光導波路デバイス。
【請求項７】
前記光素子は、複数の前記光機能部を一直線上にかつ等ピッチに配置してなる光機能部群と、複数の前記素子側端子を配置してなる素子側端子群とを、前記素子主面内において交互に複数列ずつ有していることを特徴とする請求項１乃至６のいずれか１項に記載の光導波路デバイス。
【請求項８】
前記光素子は、フィレット形状をなすフィレット部を有するダイボンディング部を介して前記基板主面側に搭載されており、
前記配線パターンは、前記素子主面上、前記素子側面上、前記フィレット部の表面上及び前記配線基板の最表面上に形成されている
ことを特徴とする請求項１乃至７のいずれか１項に記載の光導波路デバイス。
【請求項９】
前記配線パターンは、導電性材料を含むインクの吹き付けによって形成されていることを特徴とする請求項１乃至８のいずれか１項に記載の光導波路デバイス。
【請求項１０】
前記ソルダーレジストの表面に撥液剤が塗布されており、前記撥液剤の塗布領域の間にある非塗布領域に前記配線パターンが形成されていることを特徴とする請求項２乃至４のいずれか１項に記載の光導波路デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号が伝搬する構造を有する光導波路デバイスに関するものである。
【背景技術】
【０００２】
近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを、情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上の情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内の配線基板間での接続、配線基板内の半導体チップ間での接続、半導体チップ内での接続など、比較的短い距離における信号伝達経路に関しても、高速で信号を伝送することが近年望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光ファイバや光導波路等の光伝送媒体を用いた光伝送への移行が理想的であると考えられている。
【０００３】
しかも、最近では、大容量データをより高速で送受信するために、多チャネルかつ小型、低背高の光伝送媒体を用いて光伝送を行うことが求められている。このため、複数の光導波路を備える光導波路デバイスが各種提案されるに至っている（例えば特許文献１参照）。詳述すると、特許文献１には、狭ピッチでアレイ化された光素子を、光導波路上に形成された配線に対してフリップチップ接続する技術が提案されている。ところが、光素子から出射された光信号は、光導波路を下側から支持する配線基板に向かって進行するため、光信号を外部に取り出す構造が必要になり、複雑化、高コスト化してしまうという問題がある。従って、図９に示されるように、光導波路デバイス１０１は、光素子１０２を配線基板１０３に搭載してなり、光素子１０２から出射された光信号が配線基板１０３から離間する向きに進行して光導波路１０４に進入する構造であることが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特願２０１０−２３７０３８号公報（図１，図２等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、光導波路デバイス１０１においては、配線基板１０３上に基板側接続端子（図示略）が設けられ、光素子１０２に素子側端子（図示略）が設けられている。そして、基板側接続端子及び素子側端子は、高さが数十μｍ以上、さらに高い場合は１００μｍ以上のボンディングワイヤ１０５を介して互いに接続されている。しかしながら、ボンディングワイヤ１０５は上方に突出する立体的なものであるため、光導波路１０４と光素子１０２とを光結合する際に、ボンディングワイヤ１０５のループが光導波路１０４に干渉するという問題がある（図９の領域Ａ１参照）。この場合、光導波路１０４を光素子１０２に接近させることができないため、光の伝送ロスが大きくなってしまう。仮に、光導波路１０４を光素子１０２に対して無理に接近させると、ループが変形、断線したり、光導波路１０４が破損したりするおそれがある。また、ボールボンディングの場合は、光導波路がボール部に干渉するために、光導波路を光素子に接近できない場合がある。
【０００６】
なお、光導波路１０４と光素子１０２との間にレンズ等の光学部品を介在させることにより、光の伝送ロスを小さくすることも考えられる。しかし、レンズや、レンズを位置決めしたり固定したりする構造が必要になるため、光導波路デバイス１０１の製造コストが上昇するという問題がある。また、素子主面１０６に素子側端子（表面電極）が配置された光素子１０２を用いる代わりに、素子裏面１０７に素子側端子（裏面電極）が配置された光素子を用い、裏面電極を基板側接続端子に直接接続することにより、ボンディングワイヤ１０５を省略して光導波路を光素子に接近させることも考えられる。しかし、光素子を薄型化する工程、及び、裏面電極を素子裏面１０７に形成する工程の少なくとも一方が必要になるため、光素子の製造コスト、ひいては、光導波路デバイスの製造コストが上昇するという問題がある。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造コストを抑えつつ、光の伝送ロスを小さくすることができる光導波路デバイスを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するための手段（手段１）としては、基板主面及び基板裏面を有する配線基板と、素子主面、素子裏面及び素子側面を有し、発光及び受光のうちの少なくとも一方の機能を有する光機能部と素子側端子とを前記素子主面に有し、前記素子裏面を前記基板主面に対向させた状態で、前記基板主面側に搭載される光素子と、前記素子主面上において前記光機能部と対向する位置に形成され、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有する光導波路とを備えた光導波路デバイスであって、前記素子主面上、前記素子側面上及び前記配線基板の最表面上に対して、前記素子側端子に接続される配線パターンが形成されていることを特徴とする光導波路デバイスがある。
【０００９】
従って、手段１の光導波路デバイスによると、光素子の素子側端子に配線パターンが接続されている。この配線パターンは、光素子の素子主面上及び素子側面上に層状に形成されることで光素子の表面に接触し、配線基板の最表面上に層状に形成されることで配線基板の表面に接触するため、平面的なものである。従って、光導波路と光素子とを光結合する際に、配線パターンが光導波路に干渉することが防止される。その結果、光導波路を光素子に確実に接近させることができるため、光の伝送ロスを小さくすることができる。しかも、光の伝送ロスを小さくするために、光導波路と光素子との間にレンズ等の光学部品を介在させたり、素子側端子を素子裏面に配置したりしなくても済むため、光導波路デバイスの製造コストを抑えることができる。
【００１０】
ここで、光導波路デバイスが備える配線基板としては、例えば、樹脂配線基板、セラミック配線基板、ガラス配線基板、金属配線基板が使用可能であるが、樹脂配線基板を使用すればコスト面で有利になる。また、セラミック配線基板を使用すれば剛性面で有利になる。さらに、セラミック配線基板は樹脂配線基板に比較して熱伝導性が高いため、発生した熱が効率良く放散され、光素子の長寿命化に有効である。この場合、配線基板に光素子を搭載すれば、放熱性の悪化に起因する発光波長のズレが回避されるため、動作安定性や信頼性に優れた配線基板を実現することができる。
【００１１】
かかる樹脂配線基板の好適例を挙げると、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる配線基板がある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる配線基板を使用してもよい。また、セラミック配線基板の好適例としては、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素、べリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック等からなる配線基板を挙げることができる。金属配線基板の好適例としては、例えば、銅からなる配線基板、銅合金からなる配線基板、銅以外の金属単体からなる配線基板、銅以外の合金からなる配線基板などを挙げることができる。
【００１２】
また、配線基板の基板主面側には複数の基板側接続端子が配置される。この場合、配線パターンは、基板側接続端子と素子側端子とをつなぐものであってもよい。このようにした場合、配線パターンを直線的に延びるように形成することにより、基板側接続端子と素子側端子とをつなぐ電気経路を短くすることができる。ゆえに、基板側接続端子と素子側端子との間を流れる信号の伝送損失が小さくなるため、信号の品質劣化を防止することができる。また、配線基板は、複数の配線層と複数の絶縁層とを積層してなる多層配線基板であってもよい。さらに、これらの配線層の層間接続を図るために、基板内部にビア導体が形成されていてもよい。なお、基板側接続端子、配線層及びビア導体は、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などからなる導電性金属ペーストを印刷または充填することにより形成される。そして、これらの基板側接続端子、配線層及びビア導体には電気信号が流れるようになっている。なお、このような多層配線基板に加えて、例えば、配線層と絶縁層とを交互に積層してなるビルドアップ層をコア基板の片面または両面に有するビルドアップ多層配線基板を用いることも許容される。このようにすれば、配線基板の高密度化を図りやすくなる。
【００１３】
さらに、配線基板としては、基板裏面上に形成した複数の端子パッドのみによって構成されるランドグリッドアレイ（ＬＧＡ）タイプのものや、複数の端子パッドと該端子パッドの表面上に形成した複数のはんだバンプとによって構成されるボールグリッドアレイ（ＢＧＡ）タイプのものや、複数の端子パッドと該端子パッドの表面上に接合した複数のピンとによって構成されるピングリッドアレイ（ＰＧＡ）タイプのものなどが挙げられる。
【００１４】
また、素子主面上、素子側面上及び配線基板の最表面上に対して、素子側端子に接続される配線パターンが形成されている。従って、配線基板の基板主面が最表面となる場合には、配線パターンは基板主面上に配置されるようになる。ここで、配線パターンを形成する方法としては、エッチング、めっき、金属ペーストの印刷焼成、金属箔の貼付、スパッタリング、蒸着、イオンプレーティングなどが挙げられる。なお、スパッタリングによって配線パターンを形成する場合には、素子側面に配線パターンを形成することが困難になる。また、蒸着やイオンプレーティングによって配線パターンを形成する場合には、肉薄の配線パターンしか形成できないため、信頼性が低下するおそれがある。また、蒸着やイオンプレーティングを行うための装置が必要であるため、高コスト化してしまうという問題がある。よって、配線パターンは、例えば、導電性材料を含むインクの吹き付けによって形成されることがよい。このようにした場合、配線パターンを任意の場所に、正確にかつ確実に形成することができる。また、配線パターンの厚さを十分に確保することができる。さらに、微細なパターンを有した高コストなマスクを準備したり、エッチング工程を行ったりしなくても、微細な配線パターンを形成できるため、製造コストを抑えることができる。なお、インクの吹き付けによって配線パターンを形成する方法としては、インクジェット装置を用いた印刷、インクの塗装などが挙げられる。また、導電性材料としては特に限定されないが、例えば、金、銀、銅、白金、タングステン、モリブデンなどから選択される１種または２種以上の金属を挙げることができる。
【００１５】
なお、配線基板の基板主面上にソルダーレジストが形成される場合には、最表面となるソルダーレジストの表面上に配線パターンを配置してもよい。このようにすれば、ソルダーレジストの形成後に光素子を搭載する場合であっても、配線パターンを容易に形成することができる。また、ソルダーレジストの表面上に配線パターンを形成する場合、配線パターンは、カップリング剤を介してソルダーレジストの表面上に配置されていてもよい。このようにすれば、ソルダーレジストに対する配線パターンの密着強度が向上するため、光導波路デバイスの信頼性を向上させることができる。さらに、ソルダーレジストの表面上に、インクの吹き付けによって配線パターンを形成する場合、ソルダーレジストの表面に撥液剤が塗布されており、撥液剤の塗布領域の間にある非塗布領域に配線パターンが形成されていてもよい。このようにすれば、撥液剤によりインクが広がることを防止できるため、配線パターンをより正確に形成することができる。しかも、インクが滲みにくくなり、配線パターンの厚さを確保しやすくなる。また、ソルダーレジストの表面上に配線パターンを形成する場合、最表層の配線層は、配線基板におけるグランド層であってもよい。このように構成すれば、絶縁層としてのソルダーレジスト、配線パターン及び最表層の配線層（即ちグランド層）によってマイクロストリップラインを形成できるため、光素子との間での特性インピーダンスの整合が可能になる。
【００１６】
なお、光素子が、フィレット形状をなすフィレット部を有するダイボンディング部を介して基板主面側に搭載されている場合、配線パターンは、素子主面上、素子側面上、フィレット部の表面上及び配線基板の最表面上に形成されていてもよい。このようにすれば、素子側面上に形成された配線パターンと配線基板の最表面上に形成された配線パターンとが、フィレット部の表面上に形成された配線パターンを介してなだらかに接続されるため、配線パターンが断線しにくくなる。また、配線パターンには通常分散剤などの樹脂成分が含まれ、フィレット部は、通常、樹脂成分に無機フィラーが充填された材料が使用される。即ち、配線パターン及びフィレット部はともに樹脂成分を含むため、配線パターンとフィレット部とのなじみが良く、配線パターンがフィレット部の表面上に対して確実に密着する。以上のことから、配線パターンが十分な強度で形成されるため、信頼性が向上する。さらに、ダイボンディング部の一部（フィレット部）をフィレット形状にすることにより、光素子を十分な強度で基板主面側に搭載することができるため、信頼性が向上する。
【００１７】
ここで、光素子は、光導波路デバイスが備える配線基板に対して１つまたは２つ以上搭載される。その搭載方法としては、例えば、通常のダイボンディングを採用することができる。また、光素子を大別すると、発光の機能を有する光機能部（発光部）を素子主面内に有するもの（即ち発光素子）と、受光の機能を有する光機能部（受光部）を素子主面内に有するもの（即ち受光素子）と、発光及び受光の両方の機能を有する光機能部（受発光部）を素子主面内に有するもの（即ち受発光素子）とがある。発光素子の具体例としては、例えば、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザーダイオード（Laser Diode ；ＬＤ）、面発光レーザー（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）等を挙げることができる。これらの発光素子は、入力した電気信号を光信号に変換した後、その光信号を所定部位に向けて発光部から出射する機能を有している。一方、受光素子の具体例としては、例えば、ｐｉｎフォトダイオード（pin Photo Diode ；pin ＰＤ）、アバランシェフォトダイオード（Avalanche Photo Diode ；ＡＰＤ）等を挙げることができる。これらの受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。また、このような光素子は、動作回路によって動作される。具体的に言うと、発光素子用の動作回路は、例えばドライバＩＣと呼ばれ、受光素子用の動作回路は、例えばアンプまたはトランスインピーダンスアンプ（transimpedance amplifier；ＴＩＡ）と呼ばれている。光素子及び動作回路は、例えば、配線基板に形成された配線層を介して電気的に接続されている。なお、光素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＡｓ、ＩｎＰなどを挙げることができる。
【００１８】
また、光素子は、複数の光機能部を一直線上にかつ等ピッチに配置してなる光機能部群と、複数の素子側端子を配置してなる素子側端子群とを素子主面内に有しており、隣接する素子側端子同士のピッチは、通常１２５μｍであるが、最小値が４０μｍ以下に設定されていてもよい。このようにすれば、素子側端子に接続される配線パターンの数を多くして、装置全体を高密度化することができる。また、素子側端子同士のピッチの最小値を４０μｍ以下に設定することにより、光素子、ひいては光導波路デバイスを小型化することができる。なお、隣接する素子側端子同士のピッチが仮に１２５μｍよりも大きくなると、素子側端子に接続される配線パターンの数を多くすることが困難になる。また、素子側端子の数を多くした場合に、光素子、ひいては光導波路デバイスが大型化しやすくなる。さらに、光素子を搭載する際に角度ズレが生じると、端部にある光機能部の位置精度が大きく低下するため、高い実装精度が必要になってしまう。
【００１９】
さらに、光素子は、光機能部群と素子側端子群とを、前記素子主面内において交互に複数列ずつ有していてもよい。このようにした場合、基板側接続端子と素子側端子とをボンディングワイヤを介して互いに接続すると、ボンディングワイヤに干渉するために光導波路を接近させることができないという上記課題に加え、奥側の列にある素子側端子に接続されたボンディングワイヤのループが、手前側の列にある光機能部の上方を通過することにより、光機能部がループの影になってしまい、光結合効率を低下させるおそれがある。一方、本発明では、素子主面上に層状に形成される配線パターンを用いて基板側接続端子と素子側端子との接続を行うことができるため、光導波路の接近が可能になるとともに、影の発生による光結合効率の低下を確実に防ぐことができる。
【００２０】
また、光導波路デバイスは光導波路を備えている。なお、光導波路デバイスは、１本の光導波路のみを備えていてもよく、２本以上の光導波路を備えていてもよい。光導波路は、光信号が伝搬する光路となるコア及びコアを取り囲むクラッドを有する部材を指し、例えば、ポリマー材料等からなる有機系の光導波路や、石英ガラスや化合物半導体等からなる無機系の光導波路等がある。ポリマー材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂などを選択することができ、具体的には、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、ＵＶ硬化性エポキシ樹脂、ＰＭＭＡ（ポリメチルメタクリレート）、重水素化ＰＭＭＡ、重水素フッ素化ＰＭＭＡ等のアクリル樹脂、ポリオレフィン系樹脂などが好適である。コアを形成する材料及びクラッドを形成する材料はいずれも透光性を有することが好ましい。なお、コアはチャネルごとに分かれている必要があるが、クラッドは一体化されていてもよい。
【図面の簡単な説明】
【００２１】
【図１】本実施形態の光導波路デバイスを示す概略平面図。
【図２】光導波路デバイスを示す概略断面図。
【図３】他の実施形態における光導波路デバイスを示す要部断面図。
【図４】他の実施形態における光導波路デバイスを示す要部断面図。
【図５】他の実施形態における光導波路デバイスを示す要部断面図。
【図６】他の実施形態における光導波路デバイスを示す要部断面図。
【図７】他の実施形態におけるＶＣＳＥＬを示す概略平面図。
【図８】他の実施形態における光導波路デバイスを示す概略断面図。
【図９】従来技術の光導波路デバイスにおける問題点を説明するための要部断面図。
【発明を実施するための形態】
【００２２】
以下、本発明を具体化した一実施形態を図面に基づいて詳細に説明する。
【００２３】
図１，図２に示されるように、光導波路デバイス１０は、基板主面２１及び基板主面２１の反対側に位置する基板裏面２２を有する配線基板２０を備えている。本実施形態の配線基板２０は、ガラスエポキシからなる略矩形板状のコア基板１１を有するとともに、コア主面１２（図２では上面）上に主面側ビルドアップ層１４を有し、コア裏面１３（図２では下面）上に裏面側ビルドアップ層１５を有するビルドアップ多層配線基板である。
【００２４】
図２に示されるように、コア基板１１における複数箇所には、コア主面１２及びコア裏面１３を貫通するスルーホール導体１６が形成されている。これらのスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。そして、スルーホール導体１６における開口部には銅めっき層からなる蓋状導体１８が形成され、その結果スルーホール導体１６が塞がれている。
【００２５】
裏面側ビルドアップ層１５は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層６１（絶縁層）と、銅からなる２層の配線層６２とを交互に積層した構造を有している。また、各樹脂絶縁層６１における複数箇所には、配線層６２に接続されるビア導体６３がそれぞれ銅めっきによって形成されている。また、第２層の樹脂絶縁層６１の下面上における複数箇所には、配線層６２に電気的に接続される端子パッド６４がアレイ状に配置されている。さらに、第２層の樹脂絶縁層６１の下面は、ソルダーレジスト６５によってほぼ全体的に覆われている。ソルダーレジスト６５の所定箇所には、端子パッド６４を露出させる開口部６６が形成されている。端子パッド６４の表面上には、複数のピン６７がはんだ付けによって接合されている。
【００２６】
図２に示されるように、主面側ビルドアップ層１４は、上述した裏面側ビルドアップ層１５とほぼ同じ構造を有している。即ち、主面側ビルドアップ層１４は、熱硬化性樹脂（エポキシ樹脂）からなる２層の樹脂絶縁層７１（絶縁層）と、銅からなる２層の配線層６２とを交互に積層した構造を有している。また、各樹脂絶縁層７１における複数箇所には、配線層６２に接続されるビア導体７２がそれぞれ銅めっきによって形成されている。
【００２７】
図１，図２に示されるように、配線基板２０の基板主面２１上（具体的には、第２層の樹脂絶縁層７１の表面上）には、複数の基板側接続端子７３が形成されている。各基板側接続端子７３は、最表層の配線層６２に電気的に接続されるとともに、基板主面２１において基板外周部となる領域に配置され、それぞれ平面視円形状をなしている。なお、本実施形態では、最表層の配線層６２の一部が、配線基板２０におけるグランド層を構成するようになっている。
【００２８】
図２に示されるように、配線基板２０の基板主面２１上（第２層の樹脂絶縁層７１の表面上）は、ソルダーレジスト７５によってほぼ全体的に覆われている。ソルダーレジスト７５の所定箇所には、基板側接続端子７３を露出させる開口部７６が形成されている。そして、各開口部７６内には、基板側接続端子７３に接続されるビア導体７７がそれぞれ、例えば銅めっきや導電性材料を含むインクの吹き付けによって形成されている。各ビア導体７７は、円柱状をなし、その直径は１０μｍ〜５０μｍ程度に設定されている。なお、ビア導体７７に接続される基板側接続端子７３は、他の導体に接続されないようになっている。
【００２９】
なお、光導波路デバイス１０には、半導体集積回路素子であるＩＣチップ（ＣＰＵ）が接合されている。ＭＰＵとしての機能を有するＩＣチップは、１つのチップ主面、１つのチップ裏面、及び、４つのチップ側面を有し、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの略矩形板状をなしている。ＩＣチップは、図示しない回路素子をチップ主面内に有している。また、ＩＣチップの周囲には、発光素子用の動作回路や、受光素子用の動作回路が配置されている。なお、ＩＣチップや動作回路は、配線基板２０の最表面５０となるソルダーレジスト７５の表面上、または、ソルダーレジストの開口部にチップ裏面を接触させた状態で、ダイボンディング剤などの接着剤により搭載されている。ＩＣチップと動作回路との電気的な接続は、本実施形態の配線パターン５１の形成方法と同じ方法で、ソルダーレジスト７５の表面上やダイボンディング剤の表面上に配線することによって行ってもよい。光導波路３０に干渉しない領域であれば、配線基板２０の基板主面２１上に形成した配線やワイヤボンディングなどの従来の手法により接続してもよい。
【００３０】
図１，図２に示されるように、光導波路デバイス１０は、光素子（面発光素子）の一種であるＶＣＳＥＬ４０を備えている。このＶＣＳＥＬ４０は、１つの素子主面４１（図２では上面）、１つの素子裏面４２（図２では下面）、及び、４つの素子側面４３を有し、縦３．５ｍｍ×横１．５ｍｍ×厚さ０．５ｍｍの略矩形平板状をなしている。ＶＣＳＥＬ４０は、発光の機能を有する５個の発光部４４（光機能部）を素子主面４１に有している。また、ＶＣＳＥＬ４０は、素子裏面４２を基板主面２１に対向させた状態（具体的には、素子裏面４２をソルダーレジスト７５の表面上に接触させた状態）で、基板主面２１側（具体的には、ソルダーレジスト７５の表面上）に搭載されている。そして、各発光部４４は、光導波路３０の導波路裏面３２に対して直交する方向（図２では上方向）に、所定波長のレーザー光（光信号）を出射するようになっている。
【００３１】
また、図１に示されるように、ＶＣＳＥＬ４０は、５個の発光部４４を一直線上にかつ等ピッチに配置してなる１列の発光部群４６（光機能部群）を素子主面４１内に有している。なお、発光部群４６を構成する発光部４４のピッチＬ１は、通常２５０μｍ程度に設定されている。また、ＶＣＳＥＬ４０は、１０個の素子側端子４５を一直線上にかつ等ピッチに配置してなる１列の素子側端子群４７を素子主面４１内に有している。各素子側端子４５は、平面視円形状をなし、その直径は４０〜７０μｍ程度に設定されている。そして、隣接する素子側端子４５同士のピッチＬ２は、通常１２５μｍに設定されている。また、本実施形態では、２つの素子側端子４５が、配線パターン４８を介して１つの発光部４４に接続されるようになっている。
【００３２】
図１，図２に示されるように、光導波路デバイス１０は、ＶＣＳＥＬ４０を駆動するための半導体集積回路素子であるドライバＩＣ８０を備えている。このドライバＩＣ８０は、１つの素子主面８１（図２では上面）、１つの素子裏面８２（図２では下面）、及び、４つの素子側面８３を有し、縦３．５ｍｍ×横２．５ｍｍの略矩形平板状をなしている。ドライバＩＣ８０は、ＶＣＳＥＬ４０用の電流源となる機能部８４を素子主面８１内に有している。なお、ドライバＩＣ８０は、素子裏面８２をソルダーレジスト７５の表面上に接触させた状態で、ソルダーレジスト７５の表面上に搭載されている。また、ドライバＩＣ８０は、１０個の素子側端子８５を一直線上にかつ等ピッチに配置してなる素子側端子群８６と、１０個の素子側端子８７を一直線上にかつ等ピッチに配置してなる素子側端子群８８とを素子主面８１内に有している。各素子側端子８５，８７は、平面視矩形状をなし、それらの直径は４０〜７０μｍ程度に設定されている。そして、各素子側端子群８６，８８において、隣接する素子側端子８５，８７同士のピッチＬ２は、通常１２５μｍに設定されている。
【００３３】
さらに、ソルダーレジスト７５の表面上においてＩＣチップとドライバＩＣ８０との間に位置する領域には、複数（本実施形態では１０本）の配線パターン５１が形成されている。各配線パターン５１は、幅５〜７０μｍ×厚さ４μｍの層状（薄膜状）をなし、直線的にかつ互いに平行に延びるように形成されている。また、各配線パターン５１は、ＩＣチップのチップ主面上及びチップ側面上にも形成されるとともに、ドライバＩＣ８０の素子主面８１上及び素子側面８３上にも形成されている。そして、各配線パターン５１は、ＩＣチップのチップ側素子とドライバＩＣ８０の素子側端子８５とを電気的につなぐようになっている。なお、本実施形態の配線パターン５１は、インクジェット装置（図示略）を用いて導電性材料を含むインク（本実施形態では銅ペースト）を吹き付けることにより形成されたものである。また、各配線パターン５１は、図示しないカップリング剤（本実施形態ではシランカップリング剤）を介して、ソルダーレジスト７５の表面上、ＩＣチップのチップ主面上及びチップ側面上、ドライバＩＣ８０の素子主面８１上及び素子側面８３上に配置されている。さらに、ソルダーレジスト７５の表面には撥液剤（図示略）が塗布されており、撥液剤の塗布領域の間にある非塗布領域には配線パターン５１が形成されている。なお、本実施形態の配線パターン５１は銅ペーストの吹き付けによって形成されているが、ペーストの種類によっては、吹き付けによって配線パターンを形成した後、加熱処理、プラズマ照射処理及び極低酸素化処理の少なくとも１つの処理を行うことにより、導体（配線パターン）の抵抗率を下げるようにしてもよい。また、銅ペーストの代わりに銀ペーストを用いてもよい。銅ペーストは酸化しやすいため、銀ペーストの方が低い抵抗率を得ることができる場合が多いが、銀ペーストはイオンマイグレーションしやすいという懸念と材料費が高価という問題がある。
【００３４】
図１，図２に示されるように、ソルダーレジスト７５の表面上においてドライバＩＣ８０とＶＣＳＥＬ４０との間に位置する領域には、複数（本実施形態では１０本）の配線パターン５２が形成されている。各配線パターン５２は、幅５０μｍ×厚さ４μｍに設定されており、直線的にかつ互いに平行に延びるように形成されている。また、各配線パターン５２は、ドライバＩＣ８０の素子主面８１上及び素子側面８３上にも形成されるとともに、ＶＣＳＥＬ４０の素子主面４１上及び素子側面４３上にも形成されている。さらに、各配線パターン５２は、配線基板２０の最表面５０となるソルダーレジスト７５の表面上において２つに切断されている。そして、各配線パターン５２は、ドライバＩＣ８０の素子側端子８７、及び、ＶＣＳＥＬ４０の素子側端子４５に電気的に接続されている。また、各配線パターン５２は、基板側接続端子７３（及びビア導体７７）と素子側端子４５，８７とを電気的につなぐようになっている。つまり、各配線パターン５２は、基板側接続端子７３及びビア導体７７を介して、素子側端子４５と素子側端子８７とを電気的につなぐようになっている。なお、本実施形態の配線パターン５２やビア導体７７は、インクジェット装置を用いて上記のインクを吹き付けることにより形成されたものである。また、各配線パターン５２は、上記のカップリング剤を介して、ソルダーレジスト７５の表面上、ドライバＩＣ８０の素子主面８１上及び素子側面８３上、ＶＣＳＥＬ４０の素子主面４１上及び素子側面４３上に配置されている。さらに、ソルダーレジスト７５の表面には上記の撥液剤が塗布されており、撥液剤の塗布領域の間にある非塗布領域には配線パターン５２が形成されている。
【００３５】
図１，図２に示されるように、光導波路デバイス１０は、導波路主面３１及び導波路主面３１の反対側に位置する導波路裏面３２を有する光導波路３０を備えている。光導波路３０は、ＶＣＳＥＬ４０の素子主面４１上において、４個の発光部４４と対向する位置に形成されている。そして、導波路裏面３２と素子主面４１との間は、１０μｍ以下（本実施形態では０μｍ）だけ離間している。また、光導波路３０は、厚さ５０μｍの４本のコア３３と、厚さ２５μｍの下部クラッド３４と、厚さ２５μｍの上部クラッド３５とによって構成され、全体の厚さが１００μｍになっている。各コア３３は、幅が５０μｍであって、直線的にかつ平行に延びるように形成されている。各コア３３は、実質的に光信号が伝搬する光路となる部分であって、下部クラッド３４及び上部クラッド３５により取り囲まれている。本実施形態の場合、コア３３とクラッド３４，３５とでは、屈折率が異なる透明なポリマー材料が使用されている。具体的に言うと、コア３３を形成する材料は、クラッド３４，３５を形成する材料よりも２％程度（具体的には、通常０．２％〜４．０％程度、最大１０％程度）屈折率が高くなっている。
【００３６】
図１，図２に示されるように、光導波路３０における両端部には、光路内を伝搬する光信号の進路を変換する光路変換部３６が形成されている。さらに、光路変換部３６は、導波路裏面３２に対して４５°の角度で傾斜する反射面３７を有している。その結果、光を９０°の角度で反射する光路変換用ミラーが構成される。
【００３７】
なお、光導波路３０を介して連結される光導波路デバイス（図示略）は、光素子（面受光素子）の一種であるフォトダイオード（図示略）を備えている。本実施形態のフォトダイオードは、ＶＣＳＥＬ４０とほぼ同様の構成を有している。即ち、このフォトダイオードは、１つの素子主面、１つの素子裏面、及び、４つの素子側面を有し、縦３．５ｍｍ×横１．５ｍｍ×厚さ０．５ｍｍの略矩形平板状をなしている。フォトダイオードは、受光の機能を有する５個の受光部（光機能部）を素子主面に有している。即ち、発光部４４及び受光部は互いに同数ずつ存在している。また、フォトダイオードは、素子裏面を配線基板の基板主面に対向させた状態（具体的には、素子裏面をソルダーレジストの表面上に接触させた状態）で、基板主面側（具体的には、ソルダーレジストの表面上）に搭載されている。そして、各受光部は、導波路裏面３２に対して直交する方向（図２では下方向）に向かうレーザー光（光信号）を受けやすい構成となっている。
【００３８】
また、フォトダイオードは、５個の受光部を一直線上にかつ等ピッチに配置してなる１列の受光部群（光機能部群）を素子主面内に有している。なお、受光部群を構成する受光部のピッチは、通常２５０μｍ程度に設定されている。また、フォトダイオードは、１０個の素子側端子を一直線上にかつ等ピッチに配置してなる１列の素子側端子群を素子主面内に有している。各素子側端子は、平面視円形状をなし、その直径は４０〜７０μｍ程度に設定されている。そして、隣接する素子側端子同士のピッチは、通常１２５μｍに設定されている。また、本実施形態では、２つの素子側端子が、配線パターンを介して１つの受光部に接続されるようになっている。
【００３９】
さらに、光導波路デバイスは、フォトダイオードを駆動するための半導体集積回路素子であるレシーバＩＣを備えている。このレシーバＩＣは、１つの素子主面、１つの素子裏面、及び、４つの素子側面を有し、縦３．５ｍｍ×横２．５ｍｍの略矩形平板状をなしている。レシーバＩＣは、フォトダイオード用のアンプとなる機能部を素子主面内に有している。なお、レシーバＩＣは、素子裏面をソルダーレジストの表面上に接触させた状態で、ソルダーレジストの表面上に搭載されている。また、レシーバＩＣは、１０個の素子側端子を一直線上にかつ等ピッチに配置してなる素子側端子群を素子主面内に有している。各素子側端子は、平面視矩形状をなし、その直径は４０〜７０μｍ程度に設定されている。そして、素子側端子群において、隣接する素子側端子同士のピッチは、通常１２５μｍに設定されている。
【００４０】
そして、ソルダーレジストの表面上においてレシーバＩＣとフォトダイオードとの間に位置する領域には、複数（本実施形態では１０本）の配線パターンが形成されている。また、各配線パターンは、レシーバＩＣの素子主面上及び素子側面上に形成されるとともに、フォトダイオードの素子主面上及び素子側面上に形成されている。そして、各配線パターンは、レシーバＩＣの素子側端子、または、フォトダイオードの素子側端子に電気的に接続されている。なお、本実施形態の配線パターンは、インクジェット装置を用いて上記のインクを吹き付けることにより形成されたものである。
【００４１】
このように構成された光導波路デバイス１０の一般的な動作について簡単に述べておく。
【００４２】
ＶＣＳＥＬ４０及びフォトダイオードは、配線基板２０や配線に接続された回路デバイス（図示略）を介して動作する。ドライバＩＣ８０からＶＣＳＥＬ４０に電気信号が出力されると、ＶＣＳＥＬ４０は入力した電気信号を光信号に変換した後、その光信号を光路変換部３６の反射面３７に向けて、発光部４４からレーザー光として出射する。発光部４４から出射したレーザー光は、光導波路３０の導波路裏面３２側から入射して反射面３７に到達する。反射面３７に到達したレーザー光は、そこで進行方向を９０°変更し、コア３３の一端に入射する。コア３３内を伝搬して他端に到達したレーザー光は、そこに設けられている光路変換部の反射面により反射され、再び進行方向を９０°変更する。このため、レーザー光は光導波路３０の導波路裏面３２側から出射し、フォトダイオードの受光部に入射する。すると、フォトダイオードは光信号を電気信号に変換してレシーバＩＣに出力する。レシーバＩＣは、それを増幅して基板に出力するようになっている。
【００４３】
次に、光導波路デバイス１０の製造方法を図面に基づいて説明する。
【００４４】
まず、基板準備工程を行い、配線基板２０を従来周知の方法により作製し、あらかじめ準備しておく。配線基板２０は以下のように作製される。まず、縦５０ｍｍ×横５０ｍｍ×厚さ０．８ｍｍの基材の両面に銅箔が貼付された銅張積層板（図示略）を準備する。そして、ＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体１６を形成した後、そのスルーホール導体１６内に閉塞体１７を充填する。さらに、銅めっきを行った後、銅張積層板の両面の銅箔のエッチングを行うことにより、蓋状導体１８をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コア基板１１を得る。
【００４５】
次に、コア基板１１のコア主面１２及びコア裏面１３に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体７２が形成されるべき位置に盲孔を有する第１層の樹脂絶縁層６１，７１を形成する。なお、コア主面１２及びコア裏面１３にエポキシ樹脂を被着した後でレーザー照射を行うことにより、盲孔を有する第１層の樹脂絶縁層６１，７１を形成するようにしてもよい。さらに、従来公知の手法（例えばセミアディティブ法）に従って電解銅めっきを行い、盲孔の内部にビア導体７２を形成するとともに、樹脂絶縁層６１，７１上に配線層６２を形成する。
【００４６】
次に、第１層の樹脂絶縁層６１，７１上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体７２が形成されるべき位置に盲孔を有する第２層の樹脂絶縁層６１，７１を形成する。なお、第１層の樹脂絶縁層６１，７１上にエポキシ樹脂を被着した後でレーザー照射を行うことにより、盲孔を有する第２層の樹脂絶縁層６１，７１を形成するようにしてもよい。次に、従来公知の手法に従って電解銅めっきを行い、盲孔の内部にビア導体７２を形成する。さらに、第２層の樹脂絶縁層６１上に端子パッド６４を形成するとともに、第２層の樹脂絶縁層７１上に複数の基板側接続端子７３を形成する。この時点で、基板主面２１側に基板側接続端子７３が配置された配線基板２０が完成する。
【００４７】
基板準備工程後、ソルダーレジスト形成工程を行い、基板主面２１上（第２層の樹脂絶縁層７１上）にソルダーレジスト７５を形成する。また、基板裏面２２上（第２層の樹脂絶縁層６１上）にソルダーレジスト６５を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト６５，７５に開口部６６，７６をパターニングする。その後、従来公知の手法に従って無電解金めっきを行う。さらに、開口部６６内に露出する端子パッド６４上に、はんだ付けによってピン６７を取り付ける。なお、開口部７６内のビア導体７７は、配線パターン５２を形成するのと同じ方法で形成可能である。
【００４８】
また、光導波路準備工程を行い、光導波路３０を従来周知の手法により作製し、あらかじめ準備しておく。なお、光導波路準備工程は、上部クラッド形成工程、コア形成工程及び下部クラッド形成工程を含んでいる。
【００４９】
上部クラッド形成工程では、光導波路３０における上部クラッド３５を形成する。一例を挙げると、まず、エポキシ系化合物［脂環式エポキシ系化合物（ダイセル化学工業株式会社製  ＥＨＰＥ３１５０）が９９．５質量％、重合開始剤（旭電化工業株式会社製  光酸発生剤ＳＰ１７２）が０．５質量％］を含む硬化性組成物と、溶剤（メチルエチルケトン）とを混合し、溶解させて固形分７８％の混合溶液を調製する。その後、得られた混合溶液を、支持体（厚さ３８μｍのＰＥＴフィルム）上にキャスティング法により塗布する。次に、７０℃に加熱した状態で３０分間乾燥を行う。その結果、溶剤が除去され、クラッド形成用の未硬化フィルムが得られる。その後、未硬化フィルムを金属箔などの所定の基体にラミネートすることにより、未硬化フィルムを転写する。具体的には、４０℃〜５０℃に加熱した状態で、基体及び未硬化フィルムの積層方向に０．５ＭＰａの圧力を付与する。さらに、ＰＥＴフィルムを剥離した後、７０℃に加熱した状態で３０分間乾燥を行う。その結果、溶剤が除去され、未硬化状態の上部クラッド３５が得られる。なお、上記の方法に代えて、クラッド形成用液状物を、スピンコートなどの周知の方法によって塗布し、乾燥するといった方法により、未硬化状態の上部クラッド３５を形成することも可能である。その後、未硬化状態の上部クラッド３５に対して、紫外線ランプを用いた露光（露光量２０００ｍＪ／ｃｍ２、約７分）と、ポストベイク（１２０℃、３０分）と、本硬化（１５０℃、１時間）とを行うことにより、完全に硬化した上部クラッド３５が得られる。
【００５０】
続くコア形成工程では、光導波路３０におけるコア３３を形成する。一例を挙げると、まず、エポキシ系化合物［芳香族エポキシ系化合物（ジャパンエポキシレジン株式会社製  エピコート１００１）が４４．５質量％、脂環式エポキシ系化合物（ダイセル化学工業株式会社製  ＥＨＰＥ３１５０）が５５．０質量％、重合開始剤（旭電化工業株式会社製  光酸発生剤ＳＰ１７２）が０．５質量％］を含む硬化性組成物を準備する。次に、この硬化性組成物と溶剤（メチルエチルケトン）とを混合し、溶解させて固形分７８％の混合溶液を調製する。その後、得られた混合溶液を、支持体（例えば厚さ３８μｍのＰＥＴフィルム）上にキャスティング法により塗布する。次に、７０℃に加熱した状態で３０分間乾燥を行う。その結果、溶剤が除去され、コア形成用の未硬化フィルムが得られる。そして、得られた未硬化フィルムを上部クラッド３５上にラミネートし積層する。具体的には、４０℃〜５０℃に加熱した状態で、上部クラッド３５及び未硬化フィルムの積層方向に０．５ＭＰａの圧力を付与する。さらに、ＰＥＴフィルムを剥離した後、７０℃に加熱した状態で３０分間乾燥を行うことにより、未硬化状態のコア３３が形成される。その後、未硬化状態のコア３３に対して、所定パターンが形成されたフォトマスクを配置し、この状態で紫外線ランプを用いた露光（露光量５００ｍＪ／ｃｍ２、約２分）と、ポストベイク（１２０℃、３０分）とを行う。その結果、露光された部分が仮硬化状態になる。次に、２−メトキシエタノールを用いた現像（３０秒）を行って未硬化の樹脂を除去し、イソプロピルアルコール（ＩＰＡ）を用いて未硬化の樹脂の残渣を洗浄、除去することにより、仮硬化状態のコア３３をパターニングする。その後、本硬化（１５０℃、１時間）を行うことにより、完全に硬化したコア３３が得られる。なお、露光及び現像を行うことによってコア３３を形成する代わりに、材料に応じて別の方法を用いてコア３３を形成してもよく、例えばフォトブリーチングを行うことによってコア３３を形成してもよい。
【００５１】
下部クラッド形成工程では、光導波路３０における下部クラッド３４を形成する。ここでは、上部クラッド形成工程で用いたものと同じ未硬化フィルム（下部クラッド形成用の未硬化フィルム）を用意する。そして、得られた未硬化フィルムをコア３３上及び上部クラッド３５上に積層し、４０℃〜５０℃に加熱した状態で、上部クラッド３５、コア３３及び未硬化フィルムの積層方向に０．５ＭＰａの圧力を付与する。その後、ＰＥＴフィルムを剥離した後、７０℃に加熱した状態で３０分間乾燥を行うことにより、未硬化状態の下部クラッド３４が形成される。次に、未硬化状態の下部クラッド３４に対して、紫外線ランプを用いた露光（露光量２０００ｍＪ／ｃｍ２、約７分）と、ポストベイク（１２０℃、３０分）と、本硬化（１５０℃、１時間）とを行うことにより、完全に硬化した下部クラッド３４が得られ、光導波路３０が完成する。
【００５２】
次に、ＩＣチップのチップ裏面を基板主面２１側に対向させた状態（具体的には、チップ裏面をソルダーレジスト７５の表面上に接触させた状態）で、基板主面２１上にＩＣチップを搭載する。また、ドライバＩＣ８０の素子裏面８２を基板主面２１側に対向させた状態（具体的には、素子裏面８２をソルダーレジスト７５の表面上に接触させた状態）で、基板主面２１上にドライバＩＣ８０を搭載する。なお、レシーバＩＣは、ドライバＩＣ８０と同様の工程を経て、基板主面２１上に実装される。
【００５３】
続く光素子搭載工程では、通常のダイボンディングにより、素子裏面４２を配線基板２０の基板主面２１に対向させた状態で、基板主面２１側にＶＣＳＥＬ４０を搭載する。なお、フォトダイオードは、ＶＣＳＥＬ４０と同様の工程を経て、基板主面２１側に搭載される。
【００５４】
光素子搭載工程後の配線パターン形成工程では、ドライバＩＣ８０の素子側端子８７、または、ＶＣＳＥＬ４０の素子側端子４５に接続される配線パターン５２を、導電性材料を含むインク（銅ペースト）の吹き付けによって形成する。また、配線パターン形成工程では、ＩＣチップのチップ側素子とドライバＩＣ８０の素子側端子８５とをつなぐ配線パターン５１を、インクの吹き付けによって配線パターン５２とともに形成する。
【００５５】
詳述すると、まず、ＩＣチップのチップ主面の上方に、図示しないインクジェット装置（本実施形態では、静電式のインクジェット装置）のノズルを配置する。そして、ノズルからインクを吐出させ、チップ主面上に配線パターン５１を形成する。次に、ノズルからインクを吐出させながら、インクジェット装置（及びノズル）をＩＣチップからドライバＩＣ８０に向けて直線的に移動させる。その結果、ＩＣチップのチップ側面上→ソルダーレジスト７５の表面上→ドライバＩＣ８０の素子側面８３上→ドライバＩＣ８０の素子主面８１上（素子側端子８５上）の順番で配線パターン５１が形成される。
【００５６】
その後、ノズルからのインクの吐出を停止させ、インクジェット装置のノズルを素子側端子８７の上方に移動させる。そして、ノズルからインクを再び吐出させ、素子主面８１上（素子側端子８７上）に配線パターン５２を形成する。次に、ノズルからインクを吐出させながら、インクジェット装置（及びノズル）をドライバＩＣ８０からＶＣＳＥＬ４０に向けて直線的に移動させる。その結果、ドライバＩＣ８０の素子側面８３上→ソルダーレジスト７５の表面上（及び、ドライバＩＣ８０側のビア導体７７におけるソルダーレジスト７５の表面側端面上）の順番で配線パターン５２の一部が形成される。この時点で、ノズルからのインクの吐出を再び停止させ、インクジェット装置のノズルをＶＣＳＥＬ４０側に移動させる。次に、ノズルからインクを再び吐出させ、インクジェット装置（及びノズル）をＶＣＳＥＬ４０に向けて直線的に移動させる。その結果、ソルダーレジスト７５の表面上（及び、ＶＣＳＥＬ４０側のビア導体７７におけるソルダーレジスト７５の表面側端面上）→ＶＣＳＥＬ４０の素子側面４３上→ＶＣＳＥＬ４０の素子主面４１上（素子側端子４５上）の順番で配線パターン５２の残りの部分が形成される。
【００５７】
続く光結合工程では、光導波路３０の反射面３７を光機能部（発光部４４、受光部）と光結合できるように配置し、図示しないガイドピンなどの位置決め機構で固定する。この時点で、光導波路デバイス１０が完成する。
【００５８】
従って、本実施形態によれば以下の効果を得ることができる。
【００５９】
（１）本実施形態の光導波路デバイス１０によれば、ＶＣＳＥＬ４０の素子側端子４５に配線パターン５２が接続されている。この配線パターン５２は、素子主面４１上及び素子側面４３上に層状に形成されることでＶＣＳＥＬ４０の表面に密着し、最表面５０上に層状に形成されることで配線基板２０の表面に密着するため、平面的なものである。従って、光導波路３０とＶＣＳＥＬ４０とを光結合する際に、配線パターン５２が光導波路３０に干渉することが防止される。その結果、光導波路３０をＶＣＳＥＬ４０に確実に接近（さらには接触）させることができるため、光の伝送ロスを小さくすることができる。しかも、光の伝送ロスを小さくするために、光導波路３０とＶＣＳＥＬ４０との間にレンズ等の光学部品を介在させたり、素子側端子４５を発光部４４とは別の面（例えば素子裏面４２に移動したりしなくても済むため、部品点数や工数の増加を防止することができ、光導波路デバイス１０の製造コストを抑えることができる。
【００６０】
（２）ところで、ボンディングワイヤ１０５（図９参照）を用いる従来技術では、ボンディングワイヤ１０５の一次側端（即ち、光素子１０２の素子側端子との接続部分）に、外径５０μｍ程度のボール部（ボールボンディングの場合）や長さ５０μｍ程度のウェッジ部（ウェッジボンディングの場合）を形成する必要がある。これに伴い、素子側端子の直径も５０μｍ程度にする必要があるため、隣接する素子側端子同士のピッチの最小値は１２５μｍ程度となっていた。
【００６１】
一方、本実施形態では、ＶＣＳＥＬ４０の素子側端子４５に、ボンディングワイヤ１０５ではなく、配線パターン５２が接続されている。本実施形態の配線パターン５２の幅としては５μｍが実現可能であるため、素子側端子４５の直径を５μｍ程度にすることができ、隣接する素子側端子同士のピッチを１０μｍ程度まで大幅に小型化することができる。その結果、素子側端子４５を小型化でき、ひいては、ＶＣＳＥＬ４０の小型化が可能になる。これに伴い、同じ領域に多くのチャネルを配置できるようになるため、伝送容量を大きくすることができる。
【００６２】
しかも、インクジェット装置によって形成された配線パターン５２は、ボンディングワイヤ１０５よりも寄生インダクタが小さくなるため、インピーダンスの不整合による信号反射を抑制することができる。よって、高速信号伝送に有効で、かつノイズを抑制できる電気経路を得ることができる。また、本実施形態では、ボンディングワイヤ１０５によるワイヤボンディングを行わないため、ＶＣＳＥＬ４０にワイヤボンディング時の超音波振動や衝撃が加わることはない。よって、ワイヤボンディングに起因するＶＣＳＥＬ４０の故障を回避することができる。さらに、配線パターン５２は、ボンディングワイヤ１０５に一般的に用いられている金や銀ではなく、金や銀よりも安価な銅によって形成されているため、低コスト化を図ることができる。
【００６３】
（３）また、配線パターン５１，５２をピエゾ式のインクジェット装置を用いて形成することが考えられるが、配線パターン５１，５２の一部にインクが溜まる部分（いわゆるバルジ）や薄い部分が生じるおそれがある。一方、本実施形態では、静電式のインクジェット装置を用いて配線パターン５１，５２を形成しているため、上記の問題を解消することができる。しかも、直線性に優れた配線パターン５１，５２を形成することができる。
【００６４】
（４）本実施形態では、ＩＣチップのチップ側素子とドライバＩＣ８０の素子側端子８５とをつなぐ配線パターン５１が、直線的に延びるように形成されているため、チップ側端子と素子側端子８５との間をつなぐ電気経路が短くなる。ゆえに、チップ側素子と素子側端子８５との間を流れる信号の伝送損失が小さくなるため、信号の品質劣化を防止することができる。
【００６５】
なお、本実施形態を以下のように変更してもよい。
【００６６】
・上記実施形態の光導波路デバイス１０は、配線基板２０と、配線基板２０の基板主面２１上に搭載されるＶＣＳＥＬ４０と、ＶＣＳＥＬ４０の素子主面４１上において発光部４４と対向する位置に形成される光導波路３０とを備えた構造を有していた。しかし、光導波路デバイス１０は他の構造を有していてもよい。
【００６７】
例えば、図３の光導波路デバイス１１０に示されるように、ＶＣＳＥＬ１１１を、フィレット形状をなすフィレット部１１２を有するダイボンディング部１１３を介して配線基板１１４の基板主面１１５側に搭載し、配線パターン１１６を、素子主面１１７上、素子側面１１８上、フィレット部１１２の表面１１９上及び配線基板１１４の最表面１２０上に形成してもよい。このようにすれば、ダイボンディング部１１３の一部（フィレット部１１２）をフィレット形状にすることにより、ＶＣＳＥＬ１１１を十分な強度で基板主面１１５側に搭載することができるため、信頼性が向上する。なお、図４の光導波路デバイス２１０に示されるように、配線基板２１１の最表面２１２において開口する凹部２１３を設け、凹部２１３内にＶＣＳＥＬ２１４を収容し、凹部２１３とＶＣＳＥＬ２１４との隙間をダイボンディング部２１５の一部で埋めるようにしてもよい。このようにすれば、ダイボンディング部２１５を設けたとしても、ＶＣＳＥＬ２１４を低い位置に搭載できるため、光導波路デバイス２１０の薄型化を図ることができる。また、図５の光導波路デバイス３１０に示されるように、光導波路３１１を上方からＶＣＳＥＬ３１２に接続するようにしてもよい。
【００６８】
・ところで、ソルダーレジスト７５は、一般的に樹脂絶縁層７１に比べて強度が低い。そこで、図６の光導波路デバイス４１０に示されるように、ソルダーレジスト４１１に基板主面４１２（樹脂絶縁層４１３の表面）を露出させるための凹部４１４を設け、凹部４１４内にＶＣＳＥＬ４１５を収容するようにしてもよい。このようにすれば、ＶＣＳＥＬ４１５がソルダーレジスト４１１よりも強度が高い樹脂絶縁層４１３によって直接支持されるため、信頼性が向上する。
【００６９】
・上記実施形態では、配線基板２０の基板主面２１上にソルダーレジスト７５が形成され、最表面５０となるソルダーレジスト７５の表面上に配線パターン５１，５２が形成されていた。しかし、ソルダーレジスト７５を省略して、最表面となる基板主面２１上に配線パターン５１，５２を形成するようにしてもよい。
【００７０】
・上記実施形態では、配線パターン５２と基板側接続端子７３とがビア導体７７を介して接続されていた。しかし、基板側接続端子７３をソルダーレジスト７５の表面上に形成するなどして、配線パターン５２と基板側接続端子７３とを直接接続するようにしてもよい。
【００７１】
・上記実施形態のＶＣＳＥＬ４０（光素子）は、発光部群４６（光機能部群）と素子側端子群４７とを素子主面４１内において１列ずつ有していた。しかし、光機能部群及び素子側端子群は、素子主面内において交互に複数列ずつ有していてもよい。例えば、図７に示されるように、ＶＣＳＥＬ５４０は、発光部群５４６と素子側端子群５４７とを、素子主面５４１内において交互に２列ずつ有していてもよい。
【００７２】
・上記実施形態の配線パターン５２は、基板側接続端子７３とＶＣＳＥＬ４０の素子側端子４５との間や、基板側接続端子７３とドライバＩＣ８０の素子側端子８７との間を電気的につなぐようになっていた。そして、配線パターン５２は、基板側接続端子７３及びビア導体７７を介して、素子側端子４５と素子側端子８７とを電気的につなぐようになっていた。しかし、図８に示される光導波路デバイス６１０のように、配線パターン６１１と基板側接続端子６１２とを接続せずに、ドライバＩＣ６１３の素子側端子６１４とＶＣＳＥＬ６１５（光素子）の素子側端子６１６とを、配線パターン６１１によって直接接続するようにしてもよい。このようにすれば、素子側端子６１４，６１６間をつなぐ電気経路が短くなる。ゆえに、素子側端子６１４，６１６間を流れる信号の伝送損失が小さくなるため、信号の品質劣化を防止することができる。
【００７３】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００７４】
（１）上記手段１に記載の光導波路デバイスを製造する方法であって、前記配線基板を準備する基板準備工程と、前記光導波路を準備する光導波路準備工程と、前記素子主面を前記光導波路に接触させ、かつ、前記素子裏面を前記基板主面に対向させた状態で、前記基板主面側に前記光素子を搭載する光素子搭載工程と、前記光素子搭載工程後、前記素子主面上、前記素子側面上及び前記配線基板の最表面上に対して、前記素子側端子に接続される配線パターンを導電性材料を含むインクの吹き付けによって形成する配線パターン形成工程とを含むことを特徴とする光導波路デバイスの製造方法。
【００７５】
（２）技術的樹思想（１）において、前記基板準備工程後かつ前記光素子搭載工程前に、前記基板主面上にソルダーレジストを形成するソルダーレジスト形成工程を行い、前記配線パターン形成工程では、前記最表面となる前記ソルダーレジストの表面上に前記配線パターンを形成することを特徴とする光導波路デバイスの製造方法。
【００７６】
（３）技術的思想（１）または（２）において、前記配線パターンはインクジェット装置を用いて形成され、前記インクジェット装置は、静電式のインクジェット装置であることを特徴とする光導波路デバイスの製造方法。
【符号の説明】
【００７７】
１０，１１０，２１０，３１０，４１０，６１０…光導波路デバイス
２０，１１４，２１１…配線基板
２１，１１５，４１２…基板主面
２２…基板裏面
３０，３１１…光導波路
３３…コア
３４…クラッドとしての下部クラッド
３５…クラッドとしての上部クラッド
４０，１１１，２１４，３１１，４１５，５４０，６１５…光素子としてのＶＣＳＥＬ
４１，１１７，５４１…素子主面
４２…素子裏面
４３，１１８…素子側面
４４…光機能部としての発光部
４５，６１６…素子側端子
４６，５４６…光機能部群としての発光部群
４７，５４７…素子側端子群
５０，１２０，２１２…配線基板の最表面
５２，１１６，６１１…配線パターン
６１，７１，４１３…絶縁層としての樹脂絶縁層
６２…配線層
７３…基板側接続端子
７５，４１１…ソルダーレジスト
１１２…フィレット部
１１３，２１５…ダイボンディング部
１１９…フィレット部の表面
Ｌ２…隣接する素子側端子同士のピッチ
【図１】
2014212166.tif 000003
【図２】
2014212166.tif 000004
【図３】
2014212166.tif 000005
【図４】
2014212166.tif 000006
【図５】
2014212166.tif 000007
【図６】
2014212166.tif 000008
【図７】
2014212166.tif 000009
【図８】
2014212166.tif 000010
【図９】
2014212166.tif 000011