(57)【要約】【課題】増幅器のトランジスタが発生するノイズ成分を低減して高ＳＮ比、低ノイズかつ小面積となるセンサ回路を提供すること。【解決手段】第１のブリッジ型トランスデューサ１０を駆動する第１の吐き出し型電流源１１及び第１の吸い込み型電流源１２と、第２のブリッジ型トランスデューサ２０を駆動する第２の吐き出し型電流源２１及び第２の吸い込み型電流源２２とを備え、第１のブリッジ型トランスデューサ１０の負極出力端子１８と第２のブリッジ型トランスデューサ２０の正極出力端子２７とが接続され、第１のブリッジ型トランスデューサ１０の正極出力端子１７と第２のブリッジ型トランスデューサ２０の負極出力端子２８から電圧が出力される。【選択図】図２
2014126434.tif 000002
【特許請求の範囲】
【請求項１】
複数個のトランスデューサの出力を加減算かつ増幅する増幅器を備えたセンサ回路において、
それぞれ所定の物理量を電圧に変換するｎ個（ｎは２以上の整数）のブリッジ型トランスデューサと、
該ブリッジ型トランスデューサをそれぞれ駆動するｎ個の吐き出し型電流源及び吸い込み型電流源と、
ｋ−１番目（ｋは２以上ｎ以下の整数）の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子にｋ番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、ｎ番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子及び１番目の前記のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、
前記出力端子のどちらかもしくは前記ブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか１つに基準電圧が供給されることを特徴とするセンサ回路。
【請求項２】
出力された前記各電圧がそれぞれ入力される１対の差動入力を有する増幅器を備えていることを特徴とする請求項１に記載のセンサ回路。
【請求項３】
前記増幅器は、１対の差動入力トランジスタを有する増幅器であることを特徴とする請求項２に記載のセンサ回路。
【請求項４】
前記増幅器は、トランスコンダクタンスアンプであることを特徴とする請求項３に記載のセンサ回路。
【請求項５】
前記各ブリッジ型トランスデューサは、ホール素子であることを特徴とする請求項１乃至４のいずれかに記載のセンサ回路。
【請求項６】
複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられた磁気増幅機能を有する磁性体とを備えた磁気センサにおいて、前記吐き出し型電流源及び前記吸い込み型電流源を接続して駆動するホール素子を選択する選択手段と、ホール素子の出力電圧の加減算を選択する選択手段と、駆動するホール素子を増幅器の１対の差動入力に接続選択する選択手段とを有し、駆動選択された複数個のホール素子の出力を加減算かつ増幅することを特徴とする請求項５に記載のセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ回路に関し、より詳細には、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路に関する。
【背景技術】
【０００２】
一般に、ホール素子のようなブリッジ型のトランスデューサの駆動方法はある端子に電圧源、１８０度反対方向の端子に電流源または電圧源を接続する。駆動時には、トランスデューサの９０度及び２７０度にあたる端子に差動の出力信号を得ることができる。この出力信号を信号処理する際に、トランスデューサの出力インピーダンスがある程度高い、もしくは出力信号が小さいなどの理由で、通常後段に増幅器を接続する。これによって、低インピーダンスかつ増幅された出力信号を得ることができる。
【０００３】
複数個のトランスデューサの出力を加算及び増幅する例として、ＳＮ比を向上する場合、同じ物理量を変換する複数個のトランスデューサを駆動する方法がある。Ｎ個のトランスデューサを駆動して出力信号を加算した場合、ＳＮ比は１個の場合に比べてトランスデューサ出力において√Ｎ倍に向上する。
他方で、信号処理上の理由により複数の異なる物理量を変換する複数のトランスデューサを準備し、その出力信号同士を加算及び増幅する場合もある。
【０００４】
図１は、特許文献１に示された直列ブリッジ回路の構成図である。この場合、２個のトランスデューサの出力信号が加算及び増幅されて出力されている。この特許文献１に記載の相補型プッシュプル構成の直列ブリッジ回路は、ブリッジ増幅器回路１００は、第１のブリッジ回路１１０と直列に結合され、かつブリッジを通って流れる電流を供給するための安定化電圧１２０に結合された第２のブリッジ回路１１５を含んでいる。第１のブリッジ１１０は、ポイント１２５，１２６，１２７及び１２８の間に結合された４つの抵抗を含み、第２のブリッジ１１５は、ポイント１３０，１３１，１３２及び１３３の間に結合された４つの抵抗を含んでいる。
【０００５】
第１の差動増幅器は、第１のブリッジ回路１１０に結合され、各ベース、すなわち入力がそれぞれポイント１２８及び１２６に結合された１対のトランジスタ１４０及び１４１を含んでいる。トランジスタ１４０及び１４１はｎｐｎトランジスタである。第２の差動増幅器は、第２のブリッジ回路１１５に結合され、各ベース、すなわち入力がそれぞれポイント１３３及び１３１に結合された、１対のトランジスタ１４５及び１４６を含んでいる。トランジスタ１４５及び１４６はｐｎｐトランジスタである。トランジスタ１４０と１４５のコレクタは、第１の出力１５０に結合され、トランジスタ１４１と１４６のコレクタは、第２の出力１５５に結合される。出力１５０及び１５５は、直列結合されたブリッジの間のポイント１２５及び１３２に、それぞれ負荷１６０及び１６５によって結合される。各トランジスタのエミッタを通って流れる電流は、１７０及び１７５にてＩＥとして示される。電流１７０は実効的に電源から供給され、電流１７５はグラウンドに吸い込まれる。回路の利得は、負荷全体の抵抗値とＩＥに比例する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００７−５２５６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、増幅された最終的なセンサ全体の出力信号のＳＮ比に効いてくるノイズ成分として、トランスデューサだけでなく、トランスデューサに接続されている増幅器のトランジスタが発生するノイズがある。上述した特許文献１に示された場合でも、２個のトランスデューサに対して４個のトランジスタが接続されている。一般的に、Ｎ個のトランスデューサから出力信号を取り出して加算及び増幅する場合、Ｎ対の差動入力、最少でも２Ｎ個のトランジスタが必要になる。使用しているトランジスタがバイポーラトランジスタの場合は、ショットノイズやベース抵抗によるサーマルノイズであり、ＭＯＳトランジスタの場合は、フリッカノイズやサーマルノイズである。トランジスタのノイズを下げる場合は、トランジスタに流す電流の増加などで調整可能であるが、これは消費電流の増加など別の問題を引き起こす。
【０００８】
加えて使用するトランスデューサが増加する場合、上述したように、Ｎ個のトランスデューサに対して２Ｎ個のトランジスタが必要となり、増幅器の実装面積は比例して増加することになる。
本発明は、このような問題を鑑みてなされたもので、その目的とするところは、増幅器のトランジスタが発生するノイズ成分を低減して高ＳＮ比、低ノイズかつ小面積となるセンサ回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、複数個のトランスデューサの出力を加減算かつ増幅する増幅器を備えたセンサ回路において、それぞれ所定の物理量を電圧に変換するｎ個（ｎは２以上の整数）のブリッジ型トランスデューサ（１０，２０）と、該ブリッジ型トランスデューサ（１０，２０）をそれぞれ駆動するｎ個の吐き出し型電流源（１１，２１）及び吸い込み型電流源（１２，２２）と、ｋ−１番目（ｋは２以上ｎ以下の整数）の前記ブリッジ型トランスデューサ（１０，２０）の正極出力端子又は負極出力端子にｋ番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、ｎ番目の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子及び１番目の前記のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、前記出力端子のどちらかもしくは前記ブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか１つに基準電圧が供給されることを特徴とする。（図２；実施例１）
【００１０】
また、請求項２に記載の発明は、請求項１に記載の発明において、出力された前記各電圧がそれぞれ入力される１対の差動入力を有する増幅器（２００）を備えていることを特徴とする。
また、請求項３に記載の発明は、請求項２に記載の発明において、前記増幅器（２００）は、１対の差動入力トランジスタ（１０１，１０２）を有する増幅器（２００）であることを特徴とする。
【００１１】
また、請求項４に記載の発明は、請求項３に記載の発明において、前記増幅器（２００）は、トランスコンダクタンスアンプ（２１０）であることを特徴とする。（図５；実施例３）
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記各ブリッジ型トランスデューサは、ホール素子であることを特徴とする。
【００１２】
また、請求項６に記載の発明は、請求項５に記載の発明において、複数のホール素子が設けられた半導体基板と、該半導体基板上に設けられた磁気増幅機能を有する磁性体（Ｍ１）とを備えた磁気センサにおいて、前記吐き出し型電流源及び前記吸い込み型電流源を接続して駆動するホール素子を選択する選択手段（ＳＤ）と、ホール素子の出力電圧の加減算を選択する選択手段（ＳＰ）と、駆動するホール素子を増幅器（２００）の１対の差動入力に接続選択する選択手段（ＳＩ）とを有し、駆動選択された複数個のホール素子の出力を加減算かつ増幅することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、Ｎ個のトランスデューサを駆動して信号を増幅するのに、個々のトランスデューサの出力電圧の加算はトランジスタを使用してなされずに、トランスデューサ出力同士を短絡してなされ、増幅器の入力としては１対の入力のみとなる。これにより、増幅器ノイズ成分は最少で２個のトランジスタによるものとなる。したがって、増幅器が発生するノイズ成分を下げることができ、全体として高ＳＮ比、低ノイズかつ小面積となるセンサ回路が実現可能である。
【図面の簡単な説明】
【００１４】
【図１】特許文献１に示された直列ブリッジ回路の構成図である。
【図２】本発明に係るセンサ回路の実施例１を説明するための回路構成図である。
【図３】本発明に係るセンサ回路の実施例２を説明するための回路構成図である。
【図４】（ａ），（ｂ）は、図３に示した実施例２の変更例を示す回路構成図である。
【図５】本発明に係るセンサ回路の実施例３を説明するための回路構成図である。
【図６】本発明に係るセンサ回路の実施例５を説明するための回路構成図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の各実施例について説明する。  
【実施例１】
【００１６】
図２は、本発明に係るセンサ回路の実施例１を説明するための回路構成図である。なお、符号１３乃至１６及び２３乃至２６，１０５，１０６は抵抗、１０３は電流源を示している。
本実施例１のセンサ回路は、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第１のブリッジ型トランスデューサ１０と第２のブリッジ型トランスデューサ２０と増幅器２００とを備えている。
【００１７】
第１のブリッジ型トランスデューサ１０は、所定の物理量を電圧に変換するものである。また、第１の吐き出し型電流源１１及び第１の吸い込み型電流源１２は、第１のブリッジ型トランスデューサ１０を駆動するためのものである。
また、第２のブリッジ型トランスデューサ２０も同様に、所定の物理量を電圧に変換するものである。また、第２の吐き出し型電流源２１及び第２の吸い込み型電流源２２は、第２のブリッジ型トランスデューサ２０を駆動するためのものである。
【００１８】
このような構成により、第１のブリッジ型トランスデューサ１０の負極出力端子１８と第２のブリッジ型トランスデューサ２０の正極出力端子２７とが接続され、第１のブリッジ型トランスデューサ１０の正極出力端子１７と第２のブリッジ型トランスデューサ２０の負極出力端子２８から電圧が出力される。
また、増幅器２００は、出力された各電圧がそれぞれ入力される１対の差動入力トランジスタ１０１，１０２を有している。また、各ブリッジ型トランスデューサの出力端子の共通接続点の１つに基準電圧が供給されるように構成されている。
【００１９】
また、１対の差動入力トランジスタ１０１，１０２のどちらかの入力端子に基準電圧が供給されるように構成されている。また、各ブリッジ型トランスデューサは、ホール素子であることが好ましい。
つまり、第１のトランスデューサ１０は、吐き出し型電流源１１と吸い込み型電流源１２に接続されている。吐き出し型電流源１１と吸い込み型電流源１２は、電流方向が反対だが等しい電流を流すものとする。第１のトランスデューサ１０は、これら電流源の電流によって駆動され、ある物理量を電圧に変換する。
【００２０】
第２のトランスデューサ２０も同様に、吐き出し型電流源２１と吸い込み型電流源２２に接続されている。吐き出し型電流源２１と吸い込み型電流源２２は、電流方向が反対だが等しい電流を流すものとする。第２のトランスデューサ２０は、これら電流源の電流によって駆動され、ある物理量を電圧に変換する。
それぞれのトランスデューサは、上下端子ともにトランスデューサ自身の抵抗値より十分高い出力インピーダンスの電流源によって駆動されている。そして、電圧的な基準点となる電圧源５０は、第１のトランスデューサの負極出力端子１８と第２のトランスデューサ２０の正極出力端子２７に接続されている。
【００２１】
第１のトランスデューサ１０は、変換された電圧を、負極出力端子１８を基準に正極出力端子１７に差動出力する。第２のトランスデューサ２０は、変換された電圧を、正極出力端子２７を基準に負極出力端子２８に差動出力する。すなわち、電源電圧５０を基準として、第１のトランスデューサ１０と第２のトランスデューサ２０が浮遊電池のようにふるまい、第２のトランスデューサ２０の負極出力端子２８と第１のトランスデューサ１０の正極出力端子１７との差分電圧が、２つのトランスデューサの加算出力電圧として得られる。この加算された出力信号を１対の差動入力トランジスタ１０１，１０２をもつ増幅器２００によって増幅し、差動出力１０７，１０８に最終的な出力信号が得られる。
【００２２】
なお、電圧源５０はアンプ出力などの低インピーダンスなものから、抵抗分圧された電圧など出力インピーダンスがある程度高いものでも構わない。また、本実施例１では、第１のトランスデューサの負極出力端子１８と第２のトランスデューサ２０の正極出力端子２７を電圧源５０と接続した例であるが、それぞれの出力端子の出力極性を対向すればよく、第１のトランスデューサの正極出力端子１７と第２のトランスデューサ２０の負極出力端子２８を電圧源５０に接続しても同様な効果は得られる。
【００２３】
さらに、演算は、トランスデューサ同士の出力電圧の加算のみではなく減算も可能である。例えば、第１のトランスデューサ１０の負極出力端子１８に対して第２のトランスデューサ２０の負極端子２８を接続するなど、同極性出力端子同士を接続すればよい。
また、電源雑音除去等の観点で基準点となる電圧源５０は２つのトランスデューサの中間点に接続することが望ましいが、増幅器２００のどちらかの入力端子側に接続しても同様な効果は得られる。
【実施例２】
【００２４】
図３は、本発明に係るセンサ回路の実施例２を説明するための回路構成図である。なお、符号３８は負極出力端子、４７は正極出力端子を示している。
本実施例２のセンサ回路は、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第１のブリッジ型トランスデューサ１０と第２のブリッジ型トランスデューサ２０と第３のブリッジ型トランスデューサ３０と第４のブリッジ型トランスデューサ４０と増幅器２００とを備えている。
【００２５】
第３ブリッジ型トランスデューサ３０は、第１のブリッジ型トランスデューサ１０の正極出力端子１７に負極出力端子３８が接続され、正極出力端子３７から電圧が出力されるものである。また、第３の吐き出し型電流源３１及び第３の吸い込み型電流源３２は、第３のブリッジ型トランスデューサ３０を駆動するためのものである。
また、第４のブリッジ型トランスデューサ４０は、第２のブリッジ型トランスデューサ２０の負極出力端子２８に正極出力端子４７が接続され、負極出力端子４８から電圧が出力されるものである。また、第４の吐き出し型電流源４１及び第４の吸い込み型電流源４２は、第４のブリッジ型トランスデューサ４０を駆動するためのものである。
【００２６】
このような構成により、第３のブリッジ型トランスデューサ３０の正極出力端子３７と第４のブリッジ型トランスデューサ４０の負極出力端子４８から電圧が出力される。
つまり、４つのトランスデューサと第１のトランスデューサ１０と第２のトランスデューサ２０と第３のトランスデューサ３０と第４のトランスデューサ４０は、それぞれ吐き出し型の電流源１１，２１，３１，４１と、電流方向は反対かつ等しい電流値の引き込み型の電流源１２，２２，３２，４２によって駆動されており、出力端子同士は極性が対抗するように接続されている。
【００２７】
そして、電圧的な基準点となる電圧源５０は、第１のトランスデューサの負極出力端子１８と第２のトランスデューサ２０の正極出力端子２７に接続されている。電圧源５０を基準として、それぞれのトランスデューサが浮遊電池のようにふるまい、第４のトランスデューサ４０の負極出力端子４８と第３のトランスデューサ３０の正極出力端子３７との差分電圧が、４つのトランスデューサの加算出力電圧として得られる。この加算された出力信号を１対の差動入力トランジスタ１０１，１０２をもつ増幅器２００によって増幅し、差動出力１０７，１０８に最終的な出力信号が得られる。
【００２８】
このようにトランスデューサの数が増えても、上下端子ともにトランスデューサ自身の抵抗値より十分高インピーダンスな電流源によってそれぞれ駆動されており、それぞれのトランスデューサの出力端子の出力極性を対向してシリーズに接続すれば、シリーズ接続された両端の出力端子の差分電圧がすべてのトランスデューサの出力電圧の和となる。よって、必要な増幅器の入力はＮ対にならずに１対でよい。
【００２９】
上述した実施例では、演算はトランスデューサ同士の出力電圧の和として述べているが、実施例１と同様に加算のみではなく減算も可能である。例えば、上述した実施例から任意のトランスデューサ出力のみ減算する場合は、その正極出力端子と負極出力端子の接続極性を反対にすれば可能である。
図４（ａ），（ｂ）は、図３に示した実施例２の変更例を示す回路構成図である。電源雑音除去等の観点で基準点となる電圧源５０は、特に偶数個ならば接続されたトランスデューサの出力端子の中間点に接続することが望ましいが、図４（ａ），（ｂ）に示すように、接続されたトランスデューサの出力端子のどこにつなげても同様な効果は得られる。
【実施例３】
【００３０】
図５は、本発明に係るセンサ回路の実施例３を説明するための回路構成図である。なお、符号１０４は抵抗、１１３，１１４は電流源、２１０は増幅器を示している。
本実施例３のセンサ回路は、上述した実施例１と同様に、複数個のトランスデューサの出力を加算かつ増幅する増幅器を備えたセンサ回路で、第１のブリッジ型トランスデューサ１０と第２のブリッジ型トランスデューサ２０と増幅器２００とを備えている。この増幅器２００は、トランスコンダクタンスアンプ２１０である。
【００３１】
つまり、増幅器を電圧入力電流出力であるトランスコンダクタンスアンプにした例である。このように、１対の入力を持つ増幅器であればどれでも可能である。例えば、トランジスタの個数は増加するが、オペアンプを使用してインスツルメンテーションアンプの構成での実現や、ＤＤＡ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｄｉｆｆｅｒｅｎｃｅ  Ａｍｐ）での実現も可能である。これらはトランジスタの数が多いが増幅器として利得の温度変動やバラツキが少ない利点がある。
【実施例４】
【００３２】
本実施例４は、上述した各実施例と同様に、複数個のトランスデューサの出力を加減算かつ増幅する増幅器を備えたセンサ回路であり、図示しないが、ｎ個（ｎは２以上の整数）のブリッジ型トランスデューサを備えた例を示している。
ｎ個の吐き出し型電流源及び吸い込み型電流源は、ブリッジ型トランスデューサをそれぞれ駆動するためのものである。
【００３３】
このような構成により、ｋ−１番目（ｋは２以上ｎ以下の整数）の前記ブリッジ型トランスデューサの正極出力端子又は負極出力端子にｋ番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子が接続され、ｎ番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子及び１番目のブリッジ型トランスデューサの正極出力端子又は負極出力端子から電圧が出力され、この出力端子のどちらかもしくはブリッジ型トランスデューサの出力端子の共通接続点のうちのどれか１つに基準電圧が供給される。
なお、トランスデューサの個数は複数個で限定はされないが、消費電流や実装面積などの面から特に４個〜８個が好適である。
【実施例５】
【００３４】
図６は、本発明に係わるセンサ回路の実施例５を説明するための回路図である。この実施の形態では、円形の磁気収束板Ｍ１の端部領域に、半導体基板上に形成されたホール素子Ｘ１、Ｘ２、Ｙ１、Ｙ２が配置されている。磁気収束板Ｍ１の効果により、ホール素子Ｘ１、Ｘ２はＸ方向及びＺ方向の磁気に感度をもち、ホール素子Ｙ１、Ｙ２はＹ方向及びＺ方向の磁気に感度をもつ。各方向成分を得るための演算方法は複数存在するが、基本的にはホール素子出力同士の加減算で実現できる。一例として、ホール素子出力Ｘ１、Ｘ２、Ｙ１、Ｙ２を用いて、それぞれＸ成分を得るためには、Ｘ１―Ｘ２なる演算を行い、Ｙ方向成分を得るためには、Ｙ１―Ｙ２なる演算を行い、Ｚ方向成分を得るためには、Ｘ１＋Ｘ２なる演算を行うことで各方向成分を得ることができる。
【００３５】
この演算を行うために、Ｘ成分を得る例として以下のような制御をおこなう。まず、初めに第１の吐き出し型電流源及び第１の吸い込み型電流源を接続して駆動するホール素子を選択する選択手段ＳＤにより、駆動するホール素子に電流を流す。Ｘ成分を得るためにはＳＤＸ１Ａ、ＳＤＸ２Ａ、ＳＤＸ１Ｂ、ＳＤＸ２Ｂのスイッチをショートし、そのほかのスイッチをオープンに設定する。
【００３６】
次に、ホール素子の出力電圧の加減算を選択する選択手段ＳＰにより各ホール素子出力を加算するか減算かするかを選択する。Ｘ成分を得るためにはＸ１は加算、Ｘ２は減算を選択する。選択手段ＳＰは、加算ならば図中水平に２信号が伝搬され、減算ならば図中クロスするように信号が伝搬される。
最後に、増幅器２００に接続されるホール素子を選択する選択手段ＳＩにより増幅器２００の差動入力にホール素子出力の演算結果が入力される。Ｘ方向成分を得るためにはＳＩＸ１、ＳＩＸ２及びショートし、そのほかのスイッチをオープンに設定することでＸ１−Ｘ２の演算結果が最終的に増幅出力される。なお、図６に示した例は、上述した３種類の演算を行うためのスイッチ配置の例であり、基準電圧は、ホール素子Ｘ１とＸ２の接続共通点、もしくはホール素子Ｙ１とＹ２の接続共通点に接続される例である。
【００３７】
この例はあくまで１例であり、ホールの個数や各成分を得るための演算手法によって、選択手段ＳＤ、選択手段ＳＰ、選択手段ＳＩの内容であるスイッチの配置や、基準電圧の接続方法は具体的には異なる。またホール素子の歪や基盤にかかる応力に起因するオフセットをキャンセルする方法として、ホール素子の駆動電流方向を回転させるチョッパ動作が知られているが、チョッパ動作を実施するためのスイッチは、本説明に係わる上記各選択手段ＳＤ，ＳＰ，ＳＩとは独立実装可能である。具体的にはホール素子の各端子の直近にチョッパ用のスイッチを実装すればよい。
【００３８】
上述したように、各実施例により、増幅器のトランジスタが発生するノイズ成分を低減して高ＳＮ比、低ノイズかつ小面積となるセンサ回路を実現することができる。
【符号の説明】
【００３９】
１０  第１のトランスデューサ
１１，２１，３１，４１  吐き出し型電流源
１２，２２，３２，４２  吸い込み型電流源
１３乃至１６，２３乃至２６，３３乃至３６,４３乃至４６,１０５，１０４，１０６  抵抗
１７，２７，３７，４７  正極出力端子
１８，２８，３８，４８  負極出力端子
２０  第２のトランスデューサ
５０  電圧源
３０  第３のトランスデューサ
４０  第４のトランスデューサ
１００  ブリッジ増幅器回路
１０１，１０２  差動入力トランジスタ
１０３，１１３，１１４  電流源
１０７，１０８  差動出力
１１０  第１のブリッジ回路
１１５  第２のブリッジ回路
１２０  安定化電圧
１２５，１２６，１２７，１２８  ポイント
１３０，１３１，１３２，１３３  ポイント
１４０，１４１，１４５，１４６  トランジスタ
１５０  第１の出力
１５５  第２の出力
１６０，１６５  負荷
１７０，１７５  電流
２００  増幅器
２１０  トランスコンダクタンスアンプ
Ｍ１    磁気収束板
Ｘ１，Ｘ２，Ｙ１，Ｙ２  ホール素子
ＳＤ，ＳＰ，ＳＩ  選択手段
ＳＤＸ１Ａ，ＳＤＸ２Ａ，ＳＤＸ１Ｂ，ＳＤＸ２Ｂ，ＳＤＹ１Ａ，ＳＤＹ２Ａ，ＳＤＹ１Ｂ，ＳＤＹ２Ｂ，ＳＰＸ１，ＳＰＸ２，ＳＰＹ１，ＳＰＹ２，ＳＩＸ１，ＳＩＸ２，ＳＩＹ１，ＳＩＹ２  スイッチ
【図１】
2014126434.tif 000003
【図２】
2014126434.tif 000004
【図３】
2014126434.tif 000005
【図４】
2014126434.tif 000006
【図５】
2014126434.tif 000007
【図６】
2014126434.tif 000008