(57)【要約】【課題】本発明は、半導体装置の電気的特性を維持しつつ、半導体基板と裏面電極との接合強度を向上させることができる半導体装置を提供することを目的とする。【解決手段】本発明は、半導体基板２ａと、半導体基板２ａ裏面上に設けられた裏面電極（実施形態では裏面多層電極１）とを備える。半導体基板２ａの、裏面多層電極１と対面する裏面の周縁部においては、粗面パターン４ａが形成されている。【選択図】図１
2014157957.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板裏面上に設けられた裏面電極とを備え、
前記半導体基板の、前記裏面電極と対面する前記裏面の周縁部において、粗面パターンが形成されていることを特徴とする、
半導体装置。
【請求項２】
前記裏面電極の前記半導体基板に接触する面がチタンからなることを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記裏面電極が、複数の異なる金属層からなることを特徴とする、
請求項１または２に記載の半導体装置。
【請求項４】
半導体基板と、
前記半導体基板裏面上に設けられた裏面電極とを備え、
前記半導体基板の、前記裏面電極と対面する前記裏面の周縁部において、シリサイド層が形成されていることを特徴とする、
半導体装置。
【請求項５】
前記シリサイド層が、Ａｌ、ＣｏまたはＮｉを用いたシリサイドで構成されていることを特徴とする、
請求項４に記載の半導体装置。
【請求項６】
前記裏面電極の前記半導体基板に接触する面がチタンからなることを特徴とする、
請求項４または５に記載の半導体装置。
【請求項７】
前記裏面電極が、複数の異なる金属層からなることを特徴とする、
請求項４〜６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、裏面電極を備える半導体装置に関するものである。
【背景技術】
【０００２】
大電流を駆動させるためのパワー半導体チップにおいては、一般に、半導体基板裏面側に金属膜が形成されることによって電極構造が設けられる。
【０００３】
例えばダイオードに用いられるｎ型シリコン（Ｓｉ）では、シリコン基板裏面側にチタン（Ｔｉ）を用いた電極が形成される（特許文献１参照）。チタン層がシリコン層と接合されることによってオーミックコンタクト性が良好となり、低ＶＦ（低順方向電圧）および低抵抗の特性を得ることができる。なお、裏面電極としては、パターンのない全面電極（金属）が一般に用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１０３９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体基板を形成するシリコンと、裏面電極を形成するチタンとの間の接合は、装置特性の信頼性の観点からより強固なものであることが求められる。
【０００６】
強固な接合を実現するための構造として、例えばチタンシリサイド等の反応層を介して接合させる構造が知られている。なお、このチタンシリサイドを形成する場合には、７００℃程度の高温製造プロセスが必要となる。比較的低温でチタンを用いたシリサイド形成処理を行うと、応力の発生により剥離が生じてしまうためである。
【０００７】
このようにチタンシリサイド等を形成することにより半導体基板と裏面電極との接合が強固になる反面、抵抗等の電気的特性が劣化してしまうという問題があった。
【０００８】
本発明は、半導体装置の電気的特性を維持しつつ、半導体基板と裏面電極との接合強度を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に関する半導体装置は、半導体基板と、前記半導体基板裏面上に設けられた裏面電極とを備え、前記半導体基板の、前記裏面電極と対面する前記裏面の周縁部において、粗面パターンが形成されていることを特徴とする。
【００１０】
本発明の別の態様に関する半導体装置は、半導体基板と、前記半導体基板裏面上に設けられた裏面電極とを備え、前記半導体基板の、前記裏面電極と対面する前記裏面の周縁部において、シリサイド層が形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明の上記態様によれば、裏面電極と半導体基板との間の接合強度が高まる。
【００１２】
また、粗面パターンまたはシリサイド層が形成されている領域は半導体基板裏面の周縁部に限定されているため、半導体基板の電気的特性が劣化してしまうことがない。
【図面の簡単な説明】
【００１３】
【図１】本発明の本実施形態に関する半導体装置の構成を示した断面図である。
【図２】本発明の実施形態に関する半導体基板裏面の正面図である。
【図３】本発明の本実施形態に関する半導体装置の構成を示した断面図である。
【図４】本発明の実施形態に関する半導体基板裏面の正面図である。
【図５】本発明の前提技術に関する半導体装置の構造を示した断面図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
【００１５】
なお、本明細書において、表面または裏面等の用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
【００１６】
図５は、本発明の前提技術に関する半導体装置１０１の構造を示した断面図である。
【００１７】
図５に示されるように半導体装置１０１は、裏面多層電極１と、裏面多層電極１上に設けられた半導体基板２と、半導体基板２上に設けられた素子領域３とを備える。
【００１８】
裏面多層電極１は、複数種の金属層が積み重ねられて形成された金属電極である。複数の金属層のうち、半導体基板２と接触する金属層は、チタンで構成されていることが望ましい。なお、裏面電極としては、単層のものであってもよい。
【００１９】
半導体基板２は、第１導電型（例えばｎ型）の半導体である珪素（シリコン）、または炭化珪素等からなる。
【００２０】
素子領域３は、第２導電型（例えばｐ型）の半導体層を含み、半導体基板２上のドリフト層表面にイオン注入が行われる等によって形成される。
【００２１】
上記の半導体基板２と裏面多層電極１との間の接合を強固とし、かつ、半導体装置の電気的特性を維持することができる半導体装置の構造について、以下の実施形態において説明する。
【００２２】
＜第１実施形態＞
＜構成＞
図１は、本発明の本実施形態に関する半導体装置１００ａの構成を示した断面図である。
【００２３】
図１に示されるように半導体装置１００ａは、裏面多層電極１と、裏面多層電極１上に設けられた半導体基板２ａと、半導体基板２ａ上に設けられた素子領域３とを備える。図５に示された半導体装置１０１における場合と同様の符号が付されている構成については、上述した場合と同様であるので詳細な説明は省略する。
【００２４】
半導体基板２ａは、裏面多層電極１と接触する裏面において、粗面パターン４ａが形成されている。粗面パターン４ａは、半導体基板２ａ裏面を粗面処理することによって形成される。
【００２５】
粗面パターン４ａは、図２の半導体基板２ａ裏面の正面図に示されるように、裏面の周縁部に形成されている。ここで粗面パターン４ａは、図２に示されるように、裏面の周縁部全体に亘って形成されていてもよいが、周縁部の一部に形成されていてもよい。
【００２６】
図５に示された半導体装置１０１では、半導体基板２の裏面には粗面パターン４ａは形成されていない。よって、例えば熱工程（２００℃以上）が行われると、裏面多層電極１の熱膨張率と半導体基板２の熱膨張率との違いにより応力が発生し、裏面多層電極１と半導体基板２との間の剥離が生じてしまう。
【００２７】
一方で図１に示された半導体装置１００ａでは、半導体基板２ａの裏面周縁部に粗面パターン４ａが形成されている。粗面パターン４ａが形成された領域においては、裏面多層電極１と半導体基板２ａとが接触する接触面積が増加するため、裏面多層電極１と半導体基板２ａとの間の接合強度が高まる。
【００２８】
裏面多層電極１と半導体基板２ａとの間の剥離の起点となり得る裏面周縁部において両部材間の接合強度が高められているため、熱工程等が行われる場合であっても、両部材間の剥離の発生を抑制することができる。
【００２９】
また、粗面パターン４ａが形成されている領域は半導体基板２ａ裏面の周縁部に限定されているため、半導体基板２ａ裏面の中央部（表面の素子領域３に対応）において、裏面多層電極１と半導体基板２ａとの間の電気的特性が粗面パターン４ａによって劣化してしまうことがなく、半導体装置の電気的特性を劣化（抵抗の増加、または主耐圧リーク等）させず維持することができる。
【００３０】
＜効果＞
本発明に関する実施形態によれば、半導体装置が、半導体基板２ａと、半導体基板２ａ裏面上に設けられた裏面電極（実施形態では裏面多層電極１）とを備える。
【００３１】
また、半導体基板２ａの、裏面多層電極１と対面する裏面の周縁部においては、粗面パターン４ａが形成されている。
【００３２】
このような構成によれば、粗面パターン４ａが形成された領域においては、裏面多層電極１と半導体基板２ａとが接触する接触面積が増加するため、裏面多層電極１と半導体基板２ａとの間の接合強度が高まる。
【００３３】
また、粗面パターン４ａが形成されている領域は半導体基板２ａ裏面の周縁部に限定されているため、半導体基板２ａ裏面の中央部（表面の素子領域３に対応）において電気的特性が劣化してしまうことがない。
【００３４】
また、本発明に関する実施形態によれば、裏面多層電極１の半導体基板２ａに接触する面がチタンからなる。
【００３５】
このような構成によれば、粗面パターン４ａによって裏面多層電極１と半導体基板２ａとの間の接合強度が高められているため、比較的接合力の弱いチタンを用いて当該接合を形成した場合でも、十分な接合強度を得ることができる。
【００３６】
また、本発明に関する実施形態によれば、裏面多層電極１が、複数の異なる金属層からなる。
【００３７】
このような構成によれば、薄仕上げによる反りの発生を抑制し、半導体装置の品質を向上させることができる。
【００３８】
＜第２実施形態＞
＜構成＞
図３は、本発明の本実施形態に関する半導体装置１００ｂの構成を示した断面図である。
【００３９】
図３に示されるように半導体装置１００ｂは、裏面多層電極１と、裏面多層電極１上に設けられた半導体基板２ｂと、半導体基板２ｂ上に設けられた素子領域３とを備える。図５に示された半導体装置１０１における場合と同様の符号が付されている構成については、上述した場合と同様であるので詳細な説明は省略する。
【００４０】
半導体基板２ｂは、裏面多層電極１と接触する裏面において、シリサイド層４ｂが形成されている。シリサイド層４ｂは、例えば４５０℃以下で比較的低温のシリサイド形成処理することによって形成される。シリサイド層４ｂに用いられる金属としては、例えばＡｌ、ＣｏまたはＮｉ等がある。
【００４１】
シリサイド層４ｂは、図４の半導体基板２ｂ裏面の正面図に示されるように、裏面の周縁部に形成されている。ここでシリサイド層４ｂは、図４に示されるように、裏面の周縁部全体に亘って形成されていてもよいが、周縁部の一部に形成されていてもよい。
【００４２】
図５に示された半導体装置１０１では、半導体基板２の裏面にはシリサイド層４ｂは形成されていない。よって、例えば熱工程（２００℃以上）が行われると、裏面多層電極１の熱膨張率と半導体基板２の熱膨張率との違いにより応力が発生し、裏面多層電極１と半導体基板２との間の剥離が生じてしまう。
【００４３】
一方で図３に示された半導体装置１００ｂでは、半導体基板２ｂの裏面周縁部にシリサイド層４ｂが形成されている。シリサイド層４ｂが形成された領域においては、裏面多層電極１と半導体基板２ｂとがシリサイド層４ｂを介して接合されるため、裏面多層電極１と半導体基板２ｂとの間の接合強度が高まる。
【００４４】
裏面多層電極１と半導体基板２ｂとの間の剥離の起点となり得る裏面周縁部において両部材間の接合強度が高められているため、熱工程等が行われる場合であっても、両部材間の剥離の発生を抑制することができる。
【００４５】
また、シリサイド層４ｂが形成されている領域は半導体基板２ｂ裏面の周縁部に限定されているため、半導体基板２ｂ裏面の中央部（表面の素子領域３に対応）において、裏面多層電極１と半導体基板２ｂとの間の電気的特性がシリサイド層４ｂによって劣化してしまうことがなく、半導体装置の電気的特性を劣化（抵抗の増加、または主耐圧リーク等）させず維持することができる。
【００４６】
＜効果＞
本発明に関する実施形態によれば、半導体装置が、半導体基板２ｂと、半導体基板２ｂ裏面上に設けられた裏面電極（実施形態では裏面多層電極１）とを備える。
【００４７】
また、半導体基板２ｂの、裏面多層電極１と対面する裏面の周縁部においては、シリサイド層４ｂが形成されている。
【００４８】
このような構成によれば、シリサイド層４ｂが形成された領域においては、裏面多層電極１と半導体基板２ｂとが接触する接触面積が増加するため、裏面多層電極１と半導体基板２ｂとの間の接合強度が高まる。
【００４９】
また、シリサイド層４ｂが形成されている領域は半導体基板２ｂ裏面の周縁部に限定されているため、半導体基板２ｂ裏面の中央部（表面の素子領域３に対応）において電気的特性が劣化してしまうことがない。
【００５０】
また、本発明に関する実施形態によれば、シリサイド層４ｂが、Ａｌ、ＣｏまたはＮｉを用いたシリサイドで構成されている。
【００５１】
このような構成によれば、例えば４５０℃以下等の比較的低温のシリサイド形成処理でシリサイド層が形成可能となり、製造工程が容易となる。
【００５２】
また、本発明に関する実施形態によれば、裏面多層電極１の半導体基板２ｂに接触する面がチタンからなる。
【００５３】
このような構成によれば、シリサイド層４ｂによって裏面多層電極１と半導体基板２ｂとの間の接合強度が高められているため、比較的接合力の弱いチタンを用いて当該接合を形成した場合でも、十分な接合強度を得ることができる。
【００５４】
また、本発明に関する実施形態によれば、裏面多層電極１が、複数の異なる金属層からなる。
【００５５】
このような構成によれば、薄仕上げによる反りの発生を抑制し、半導体装置の品質を向上させることができる。
【００５６】
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【００５７】
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５８】
１  裏面多層電極、２，２ａ，２ｂ  半導体基板、３  素子領域、４ａ  粗面パターン、４ｂ  シリサイド層、１００ａ、１００ｂ，１０１  半導体装置。
【図１】
2014157957.tif 000003
【図２】
2014157957.tif 000004
【図３】
2014157957.tif 000005
【図４】
2014157957.tif 000006
【図５】
2014157957.tif 000007