(57)【要約】【課題】発光装置において、発光素子の輝度の変化を抑え、安定して所望の表示を行うことを可能とする。【解決手段】電流計を用いて、発光している発光素子へ流れる第１の電流を測定する。ビデオ信号を用いて、発光している発光素子の数と。第１の電流とから、一つの発光素子に流れる第２の電流を求める。第１の電流を発光素子の数で割ると第２の電流が求められる。第２の電流が基準とずれている偏差量を求め、偏差量に対する補正電圧を特定して、補正電圧を発光素子に印加する。電流の偏差量と、補正電圧は離散的な関係を持つ。【選択図】図６
2014160266.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を有する発光装置であって、
前記発光素子の第１の電極と第２の電極の間に流れる電流を測定する手段と、
ビデオ信号を用いて、前記発光素子の第１の電極と第２の電極の間に流れる電流の、基準となる値を算出する手段と、
前記測定により得られる電流値が、前記基準となる電流値に近づくように、前記発光素子が有する第１の電極と第２の電極の間の電圧を補正する手段とを有することを特徴とする発光装置。
【請求項２】
画素部と、電流計と、可変電源と、補正回路と、を有し、
前記画素部は、発光素子を有する画素を複数有し、
前記電流計は、前記複数の発光素子に流れる第１の電流を測定することができる機能を有し、
前記可変電源は、前記複数の発光素子に電圧を供給することができる機能を有し、
前記補正回路は、
ビデオ信号と前記第１の電流に基づき、前記複数の発光素子の一つに流れる第２の電流を算出することができる機能を有する第１の手段と、
前記第２の電流と、前記複数の発光素子の一つに流れる基準の電流との偏差量を算出することができる機能を有する第２の手段と、
補正を行わない偏差量の範囲を決定する値を記憶することができる３の手段と、
前記第２の手段により算出された偏差量が前記補正を行わない偏差量の範囲外である場合に、補正電圧を出力することができる機能を有する第４の手段と、
前記補正電圧に基づいて前記可変電源を制御することができる機能を有する第５の手段と、を有することを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された発光素子、例えば有機発光素子（ＯＬＥＤ：Organic Li
ght Emitting Device）を、該基板とカバー材の間に封入したＯＬＥＤパネルに関する。
また、該ＯＬＥＤパネルにコントローラを含むＩＣ等を実装した、ＯＬＥＤモジュールに
関する。なお本明細書において、ＯＬＥＤパネル及びＯＬＥＤモジュールを発光装置と総
称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
ＯＬＥＤは自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックラ
イトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年ＯＬＥ
Ｄを用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。
【０００３】
ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が
得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極層と
、陰極層とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光
）とがあるが、本発明の発光装置は、上述した発光のうちのいずれか一方の発光を用いて
も良いし、または両方の発光を用いても良い。
【０００４】
なお、本明細書では、ＯＬＥＤの陽極と陰極の間に設けられた全ての層を有機発光層と
定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電
子輸送層等が含まれる。基本的にＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／発光層／陰極や、陽極／正孔注入
層／発光層／電子輸送層／陰極等の順に積層した構造を有していることもある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発光装置を実用化する上で問題となっているのが、有機発光材料の劣化に伴う、ＯＬＥ
Ｄの輝度の低下であった。
【０００６】
有機発光材料は水分、酸素、光、熱に弱く、これらのものによって劣化が促進される。
具体的には、発光装置を駆動するデバイスの構造、有機発光材料の特性、電極の材料、作
製工程における条件、発光装置の駆動方法等により、その劣化の速度が左右される。
【０００７】
有機発光層にかかる電圧が一定であっても、有機発光層が劣化するとＯＬＥＤの輝度は
低下し、表示する画像は不鮮明になる。なお本明細書において、一対の電極から有機発光
層に印加する電圧をＯＬＥＤ駆動電圧（Ｖｅｌ）と定義する。
【０００８】
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いたカラー化表
示方式において、有機発光層を構成する有機発光材料は、ＯＬＥＤの対応する色によって
異なる。そのため、ＯＬＥＤの有機発光層が、対応する色にごとに異なる速度で劣化する
ことがある。この場合、時間が経つにつれ、ＯＬＥＤの輝度が色ごとに異なってしまい、
発光装置に所望の色を有する画像を表示することができなくなる。
【０００９】
本発明は上述したことに鑑み、有機発光層が劣化しても、ＯＬＥＤの輝度が低下するの
を抑え、鮮明で所望のカラー表示を行うことが可能な発光装置を提供することを課題とす
る。
【課題を解決するための手段】
【００１０】
本発明者は、ＯＬＥＤ駆動電圧を一定に保って発光させるのと、ＯＬＥＤに流れる電流
を一定に保って発光させるのとでは、後者の方が、劣化によるＯＬＥＤの輝度の低下が小
さいことに着目した。なお本明細書において、ＯＬＥＤに流れる電流をＯＬＥＤ駆動電流
（Ｉｅｌ）と呼ぶ。
【００１１】
図２に、ＯＬＥＤ駆動電圧を一定にしたときと、ＯＬＥＤ駆動電流を一定にしたときの
、ＯＬＥＤの輝度の変化を示す。図２に示すとおり、ＯＬＥＤ駆動電流を一定にした方が
、劣化による輝度の低下が小さい。
【００１２】
よって本発明者は、劣化等によってＯＬＥＤ駆動電流が低下しても、ＯＬＥＤ駆動電圧
を補正して、常にＯＬＥＤ駆動電流を一定にすることができる発光装置を考案した。
【００１３】
具体的に本発明の発光装置は、ＯＬＥＤ駆動電流を測定する第１の手段と、ＯＬＥＤ駆
動電流の理想とする値（基準値）をビデオ信号から算出する第２の手段と、前記測定値と
前記基準値を比較する第３の手段と、ＯＬＥＤ駆動電圧を補正することで、測定値と基準
値の差を縮める第４の手段とを有している。
【００１４】
上記構成によって、本発明の発光装置は、有機発光層が劣化してもＯＬＥＤ電流を一定
にすることができるので、輝度の低下を抑えることができ、その結果鮮明な画像を表示す
ることができる。
【００１５】
そして、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応した三種類のＯＬＥＤを用いたカラー化
表示方式の場合、各色のＯＬＥＤごとにＯＬＥＤ駆動電流を測定し、ＯＬＥＤ駆動電圧を
補正するようにしても良い。この構成によって、ＯＬＥＤの有機発光層が、対応する色に
ごとに異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表
示することができる。
【００１６】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されるが
、一般的にＯＬＥＤは温度によって流れる電流の値が変化する。図３に、有機発光層の温
度を変化させたときの、ＯＬＥＤの電圧電流特性の変化を示す。電圧が一定のとき、有機
発光層の温度が高くなると、ＯＬＥＤ駆動電流は大きくなる。そしてＯＬＥＤ駆動電流と
ＯＬＥＤの輝度は比例関係にあるため、ＯＬＥＤ駆動電流が大きければ大きいほど、ＯＬ
ＥＤの輝度は高くなる。図２において、定電圧時における輝度が約２４時間の周期で上下
しているのも、昼夜の温度差が反映されているためである。しかし、本発明の発光装置で
は、有機発光層の温度が変化しても、ＯＬＥＤ駆動電圧を補正することでＯＬＥＤ駆動電
流を常に一定に保つことができる。よって、温度変化に左右されずに一定の輝度を得るこ
とができ、また温度の上昇に伴って消費電力が大きくなるのを防ぐことができる。
【００１７】
さらに、一般的に、有機発光材料の種類によって温度変化におけるＯＬＥＤ駆動電流の
変化の度合いが異なるため、カラー表示において各色のＯＬＥＤの輝度が温度によってバ
ラバラに変化することが起こりうる。しかし本発明の発光装置では、温度変化に左右され
ずに一定の輝度を得ることができるので、各色の輝度のバランスが崩れるのを防ぐことが
でき、所望の色を表示することができる。
【００１８】
また、本発明の発光装置では、ＯＬＥＤ電流を測定する際に、使用者の意図に反して表
示する画面を変える必要がないため、利便性に優れている。
【００１９】
また一般的な発光装置は、各画素に電流を供給する配線自体が抵抗を有するため、配線
の長さによってその電位が多少降下する。そしてこの電位の降下は、表示する画像によっ
ても大きく異なる。特に、同じ配線から電流が供給される複数の画素において、階調数の
高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位の降下が顕著に現
れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小さくなるため、各
画素に供給される電流は小さくなる。よって、ある所定の画素において一定の階調を表示
しようとしても、同じ配線から電流が供給されている他の画素の階調数が変化すると、そ
れに伴って該所定の画素に供給される電流が変化し、結果的に階調数も変化する。しかし
本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬＥＤ電流を補正す
ることができるので、表示する画像が変化しても補正により所望の階調数を表示すること
ができる。
【発明の効果】
【００２０】
本発明は上記構成によって、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えるこ
とができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬＥ
Ｄを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに
異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示する
ことができる。
【００２１】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されても
、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電力が
大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右
されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランス
が崩れるのを防ぐことができ、所望の色を表示することができる。
【００２２】
なお本明細書で示した補正回路は、補正回路が有する各々の回路において、デジタル量
とアナログ量のどちらを用いて処理を行っていても良い。そして、Ａ／Ｄ変換回路やＤ／
Ａ変換回路をどの回路の後段に設けるかは、設計者が任意に決めることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の発光装置のブロック図。
【図２】定電流駆動または定電圧駆動時における、劣化による輝度の変化。
【図３】有機発光層の温度による電流の変化。
【図４】本発明の発光装置の画素回路図。
【図５】補正回路のブロック図。
【図６】補正回路のブロック図。
【図７】偏差電流と補正電圧の関係図。
【図８】補正回路のブロック図。
【図９】本発明の発光装置の駆動方法を示す図。
【図１０】本発明の発光装置の画素回路図。
【図１１】本発明の発光装置の駆動方法を示す図。
【図１２】画素数カウンタ回路のブロック図。
【図１３】パルスカウンタ用メモリの動作を示す図。
【図１４】補正回路のブロック図。
【図１５】電圧値計算回路のブロック図。
【図１６】駆動回路のブロック図。
【図１７】本発明の発光装置の外観図。
【図１８】本発明の発光装置の外観図。
【図１９】補正による電圧の変化。
【図２０】本発明の発光装置の作製方法を示す図。
【図２１】本発明の発光装置の作製方法を示す図。
【図２２】本発明の発光装置の作製方法を示す図。
【図２３】本発明の発光装置の作製方法を示す図。
【図２４】本発明の発光装置を用いた電子機器の図。
【発明を実施するための形態】
【００２４】
以下、本発明の構成について説明する。
【００２５】
図１に本発明のＯＬＥＤパネルの構成を、ブロック図で示す。１０１は画素部であり、
複数の画素１０２がマトリクス状に形成されている。また１０３はソース線駆動回路、１
０４はゲート線駆動回路である。
【００２６】
なお図１ではソース線駆動回路１０３とゲート線駆動回路１０４とが、画素部１０１と
同じ基板上に形成されているが、本発明はこの構成に限定されない。ソース線駆動回路と
１０３とゲート線駆動回路１０４とが画素部１０１と異なる基板上に形成され、ＦＰＣ等
のコネクターを介して、画素部１０１と接続されていても良い。また、図１ではソース線
駆動回路１０３とゲート線駆動回路１０４は１つづつ設けられているが、本発明はこの構
成に限定されない。ソース線駆動回路１０３とゲート線駆動回路１０４の数は設計者が任
意に設定することができる。
【００２７】
また図１では、画素部１０１にソース線Ｓ１〜Ｓｘ、電源線Ｖ１〜Ｖｘ、ゲート線Ｇ１
〜Ｇｙが設けられている。なおソース線と電源線の数は必ずしも同じであるとは限らない
。またこれらの配線の他に、別の異なる配線が設けられていても良い。
【００２８】
各画素１０２にはＯＬＥＤ１０５が設けられている。ＯＬＥＤ１０５は陽極と陰極を有
しており、本明細書では、陽極を画素電極（第１の電極）として用いる場合は陰極を対向
電極（第２の電極）と呼び、陰極を画素電極として用いる場合は陽極を対向電極と呼ぶ。
【００２９】
各画素１０２のＯＬＥＤ１０５の画素電極は、１つまたは複数のＴＦＴを介して電源線
Ｖ１〜Ｖｘのいずれか１つに接続されている。そして電源線Ｖ１〜Ｖｘは全て電流計１０
７を介して、可変電源１０６に接続されている。さらに、ＯＬＥＤ１０５の対向電極は全
て可変電源１０６に接続されている。なおＯＬＥＤ１０５の対向電極は、１つまたは複数
の素子を介して可変電源１０６に接続されていても良い。
【００３０】
なお本明細書において可変電源とは、回路や素子に電流又は電圧を供給する電源であり
、なおかつ供給する電圧又は電流が可変である電源を意味する。図１では、可変電源１０
６が、電源線側が高い電位（Ｖｄｄ）に、対向電極側が低い電位（Ｖｓｓ）に保たれるよ
うに接続されている。しかし本発明はこの構成に限定されず、可変電源１０６はＯＬＥＤ
１０５に流れる電流が順バイアスになるように接続されていれば良い。
【００３１】
なお図１では、全ての電源線Ｖ１〜Ｖｘが電流計１０７に直列に接続されているが、電
源線Ｖ１〜Ｖｘのいくつかが電流計１０７を介して可変電源１０６に接続され、残りの電
源線が電流計１０７を介さずに可変電源１０６に接続されていても良い。
【００３２】
また電流計１０７を設ける位置は、必ずしも可変電源１０６と電源線との間である必要
はなく、可変電源１０６と対向電極の間であっても良い。本発明で用いる電流計は、配線
を流れる電流値の変化を感知できるものであるならば、どのような構成を有していても良
い。
【００３３】
そして１０８は補正回路であり、電流計１０７において測定された電流の値（測定値）
に基づいて、可変電源１０６から対向電極及び電源線Ｖ１〜Ｖｘに供給される電圧を制御
する。また補正回路１０８にはビデオ信号が入力されており、該ビデオ信号から理想とす
る電流の値である基準値を算出する。
【００３４】
なお、電流計１０７、可変電源１０６、補正回路１０８は、各々画素部１０１が形成さ
れている基板とは異なる基板上に形成され、コネクター等を介して画素部１０１と接続さ
れていても良いし、作製が可能であれば画素部１０１と同じ基板上に形成しても良い。
【００３５】
またカラー化表示方式の場合、各色ごとに可変電源、電流計を設け、各色のＯＬＥＤに
おいてＯＬＥＤ駆動電圧を補正するようにしても良い。なおこのとき、補正回路は色毎に
設けても良いし、複数の色のＯＬＥＤに共通の補正回路を設けても良い。
【００３６】
図４に各画素の詳しい構成を示す。図４に示した画素は、ソース線Ｓｉ（ｉ＝１〜ｘ）
、ゲート線Ｇｊ（ｊ＝１〜ｙ）、電源線Ｖｉ、スイッチング用ＴＦＴ１１０、駆動用ＴＦ
Ｔ１１１、コンデンサ１１２及びＯＬＥＤ１０５を有している。なお図４に示した画素の
構成はほんの一例であり、画素が有する配線や素子の数、種類及びその接続は、図４に示
した構成に限定されない。本発明の発光装置は、可変電源１０６により各画素のＯＬＥＤ
のＯＬＥＤ駆動電圧が制御可能であるならば、どのような構成を有していても良い。
【００３７】
図４では、スイッチング用ＴＦＴ１１０のゲート電極がゲート線Ｇｊに接続されている
。そしてスイッチング用ＴＦＴ１１０のソース領域とドレイン領域は、一方はソース線Ｓ
ｉに、もう一方は駆動用ＴＦＴ１１１のゲート電極に接続されている。そして、駆動用Ｔ
ＦＴ１１１のソース領域とドレイン領域は、一方は電源線Ｖｉに、もう一方はＯＬＥＤ１
０５の画素電極に接続されている。コンデンサ１１２は駆動用ＴＦＴ１１１のゲート電極
と電源線Ｖｉとの間に形成されている。
【００３８】
図４に示した画素では、ゲート線Ｇｊの電位がゲート線駆動回路１０４によって制御さ
れ、ソース線Ｓｉにはソース線駆動回路１０３によってビデオ信号が入力される。スイッ
チング用ＴＦＴ１１０がオンになると、ソース線Ｓｉに入力されたビデオ信号は、スイッ
チング用ＴＦＴ１１０を介して駆動用ＴＦＴ１１１のゲート電極に入力される。そして駆
動用ＴＦＴ１１１がビデオ信号によりオンになると、可変電源１０６によりＯＬＥＤ１０
５の画素電極と対向電極の間にＯＬＥＤ駆動電圧が印加されているので、ＯＬＥＤ１０５
が発光する。
【００３９】
電流計１０７は、全ての画素に流れるＯＬＥＤ電流を測定する第１の手段を有している
。ＯＬＥＤ１０５が発光しているときに、電流計１０７において電流が測定される。電流
を測定する期間は電流計１０７の性能により異なり、計測可能な長さ以上の期間であるこ
とが必要である。また電流計１０７では、計測する期間に流れる電流の平均値もしくは最
大値が読み取られるようにする。
【００４０】
なお、電流計に流れる電流に、トランジスタのオフ電流等による漏れ電流が含まれてい
る可能性がある。そこで、いったん全画素のＯＬＥＤに電流が流れないようなビデオ信号
を入力し、そのとき電流計に流れる電流値を測定しておく。そして、実際に電流を測定す
るときには、記憶しておいた電流値を差し引くようにする。そうすると、漏れ電流等に代
表されるノイズ成分を除去した正確な電流値を得ることができる。
【００４１】
電流計１０７において得られた測定値は、データとして補正回路１０８に送られる。一
方、補正回路１０８にはビデオ信号が入力される。図５に、補正回路１０８の構成をブロ
ック図で示す。
【００４２】
１２０は電流値計算回路、１２１は電流値比較回路、１２２は電源制御回路である。電
流値計算回路１２０は、入力されたビデオ信号から、電流計１０７に流れる電流の理想の
値（基準値）を、ビデオ信号から算出する第２の手段を有している。
【００４３】
電流値比較回路１２１は、測定値と基準値を比較する第３の手段を有している。
【００４４】
そして、電源制御回路１２２は、測定値と基準値の間にある程度の差が生じている場合
に、可変電源１０６を制御することでＯＬＥＤ駆動電圧を補正し、測定値と基準値の差を
縮める第４の手段を有している。具体的には、電源線Ｖ１〜Ｖｘと対向電極との間の電圧
を補正することにより、各画素１０２が有するＯＬＥＤ１０５においてＯＬＥＤ駆動電圧
が補正され、所望の大きさのＯＬＥＤ駆動電流が流れる。
【００４５】
なお、ＯＬＥＤ駆動電圧は、電源線側の電位が制御されることで補正されていても良い
し、対向電極側の電位が制御されることで補正されていても良い。また、電源線側の電位
と対向電極側の電位とが共に制御されることで、補正されていても良い。
【００４６】
なお、電圧の補正により駆動用ＴＦＴ１１１のゲート電圧が確保できなくなるようなこ
とが起こらないように、ビデオ信号の電位は、予め調整しておくことが望ましい。
【００４７】
図１９に、カラーの発光装置において、電源線側の電位を制御する場合の、各色のＯＬ
ＥＤのＯＬＥＤ駆動電圧の変化を示す。図１９において、ＶｒはＲ用ＯＬＥＤにおける補
正前のＯＬＥＤ駆動電圧であり、Ｖｒ0は補正後のＯＬＥＤ駆動電圧である。同様に、Ｖ
ｇはＧ用ＯＬＥＤにおける補正前のＯＬＥＤ駆動電圧であり、Ｖｇ0は補正後のＯＬＥＤ
駆動電圧である。ＶｂはＢ用ＯＬＥＤにおける補正前のＯＬＥＤ駆動電圧であり、Ｖｂ0
は補正後のＯＬＥＤ駆動電圧である。
【００４８】
図１９の場合、対向電極の電位（対向電位）は全てのＯＬＥＤにおいて同じ高さに固定
されている。各色のＯＬＥＤごとにＯＬＥＤ駆動電流を測定し、電源線の電位（電源電位
）を可変電源により制御することで、ＯＬＥＤ駆動電圧が補正される。
【００４９】
本発明は上記構成によって、有機発光層が劣化してもＯＬＥＤの輝度の低下を抑えるこ
とができ、その結果鮮明な画像を表示することができる。また、各色毎に対応したＯＬＥ
Ｄを用いたカラー表示の発光装置の場合、ＯＬＥＤの有機発光層が、対応する色にごとに
異なる速度で劣化しても、各色の輝度のバランスが崩れるのを防いで所望の色を表示する
ことができる。
【００５０】
また、有機発光層の温度は、外気温やＯＬＥＤパネル自身が発する熱等に左右されても
、ＯＬＥＤの輝度が変化するのを抑えることができ、また温度の上昇に伴って消費電力が
大きくなるのを防ぐことができる。また、カラー表示の発光装置の場合、温度変化に左右
されずに各色のＯＬＥＤの輝度の変化を抑えることができるので、各色の輝度のバランス
が崩れるのを防ぐことができ、所望の色を表示することができる。
【００５１】
また、本発明の発光装置では、ＯＬＥＤ電流を測定する際に、使用者の意図に反して表
示する画面を変える必要がないため、利便性に優れている。
【００５２】
また一般的な発光装置は、各画素に電流を供給する配線（図１では電源線）自体が抵抗
を有するため、配線の長さによってその電位は多少降下する。そしてこの電位の降下は、
表示する画像によっても大きく異なる。特に、同じ配線から電流が供給される複数の画素
のうち、階調数の高い画素の割合が大きくなると、配線に流れる電流が大きくなり、電位
の降下が顕著に現れる。電位が降下すると、各画素のＯＬＥＤにそれぞれかかる電圧が小
さくなるため、各画素に供給される電流は小さくなる。よって、ある所定の画素において
一定の階調を表示しようとしても、同じ配線から電流が供給されている他の画素の階調数
が変化すると、それに伴って該所定の画素に供給される電流が変化し、結果的に階調数も
変化する。しかし本発明の発光装置では、表示する画像毎に測定値と基準値を得て、ＯＬ
ＥＤ電流を補正することができるので、表示する画像が変化しても補正により所望の階調
数を表示することができる。
【００５３】
なお本発明では、電流の補正を、使用者が好きな時に任意に行うようにしても良いし、
設定によりあらかじめ決まった時に自動的に行われるようにしても良い。
【００５４】
以下に、本発明の実施例について説明する。
【実施例１】
【００５５】
本実施例では、デジタルのビデオ信号（デジタルビデオ信号）を用いて画像を表示する
発光装置の、図５に示した補正回路１０８のより詳しい構成について説明する。
【００５６】
図６に、本実施例の補正回路１０８の構成をブロック図で示す。補正回路１０８は、電
流値計算回路１２０、電流値比較回路１２１、電源制御回路１２２を有している。
【００５７】
電流値計算回路１２０は、カウンタ回路１２３と、除算回路１２４と、Ａ／Ｄ変換回路
１２９と、基準電流値用レジスタ１２５とを有している。電流計１０７において得られた
測定値のデータは、Ａ／Ｄ変換回路１２９においてデジタルに変換されて、除算回路１２
４に入力される。なお、電流計１０７において得られた測定値がアナログではなくデジタ
ルだった場合、Ａ／Ｄ変換回路１２９を設ける必要はない。
【００５８】
また電流値計算回路１２０に入力されたデジタルビデオ信号は、カウンタ回路１２３に
入力される。カウンタ回路１２３では、入力されたデジタルビデオ信号のパルスの出現し
ている期間から、電流値を測定した時に発光している画素の数を算出する。該画素数は除
算回路１２４にデータとして送られる。
【００５９】
除算回路１２４では、入力された測定値と発光している画素数から、発光している各画
素においてＯＬＥＤに流れる電流の値（画素測定値）を算出する。画素測定値はデータと
して電流値比較回路１２１に入力される。
【００６０】
電流値比較回路１２１は、減算回路１２６と、許容誤差値用レジスタ１２７と、比較回
路１２８とを有している。
【００６１】
電流値比較回路１２１に入力された画素測定値は、減算回路１２６に入力される。一方
、基準電流値用レジスタ１２５には、各画素の理想とするＯＬＥＤ電流の値（基準値）が
記憶されている。基準値はマスク等の設計により決められた固定データであっても良いし
、ＣＰＵやディップスイッチ等による書き換えが可能なデータであっても良い。
【００６２】
基準電流値用レジスタ１２５に記憶されている基準値は、減算回路１２６に入力される
。そして減算回路１２６では、除算回路１２４から入力された画素測定値と、基準値との
差（以下、偏差電流）を算出する。
【００６３】
該偏差電流はデータとして比較回路１２８に入力される。一方、電源線Ｖ１〜Ｖｘと対
向電極の間の、補正によって変化する分の電圧を補正電圧とすると、許容誤差値用レジス
タ１２７には、電圧の補正を行わない偏差電流の範囲を決める値が記憶されている。電圧
の補正は、偏差電流がこの範囲内に収束するまで、何回も行われる。仮に電圧の補正によ
り偏差電流が完全に０になるならば、許容誤差値用レジスタ１２７は設けなくとも良い。
しかし実際には、電流計１０７の測定上のばらつきや、減算回路１２６における計算の誤
差、雑音などにより、偏差電流は微小に変動しつづけることが多い。この場合、偏差電流
の微小な変動にしたがって無意味に電圧の補正を繰り返してしまうのを防ぐために、許容
誤差値用レジスタ１２７を設けて電圧の補正を行わない偏差電流の値の範囲を決めること
は、極めて有効である。なお、許容誤差値用レジスタ１２７に、電圧の補正を行わない偏
差電流の値の範囲の他に、偏差電流の値に対応する補正電圧の値が記憶されていても良い
。偏差電流と補正電圧の関係は、例えば図７のように表される。図７では偏差電流が一定
の幅で変化するごとに、補正電圧を一定の大きさで変化している。
【００６４】
なお偏差電流と補正電圧の関係は、必ずしも図７に示したグラフに則していなくても良
い。偏差電流と補正電圧は、電流計に実際に流れている電流の値が基準値に近づくような
関係であれば良い。例えば偏差電流と補正電圧とが線形性をもつ関係であっても良いし、
偏差電流が補正電圧の二乗に比例していても良い。
【００６５】
許容誤差値用レジスタ１２７に記憶されている偏差電流と補正電圧の関係は、マスク等
の設計により決められた固定データであっても良いし、ＣＰＵやディップスイッチ等によ
る書き換えが可能なデータであっても良い。
【００６６】
比較回路１２８では、減算回路１２６から入力された偏差電流のデータが、許容誤差値
用レジスタ１２７に記憶されている、電圧の補正を行わない偏差電流の値の範囲からはず
れていた場合、所定の値の補正電圧を電源制御回路１２２にデータとして入力する。なお
所定の補正電圧の値は比較回路１２８において予め定めておき、偏差電流が電圧の補正を
行わない範囲からはずれている場合は全て、該所定の補正電圧の値を電源制御回路１２２
に入力するようにする。
【００６７】
電源制御回路１２２では、入力された補正電圧の値をもとに可変電源１０６を制御する
ことで、電源線Ｖ１〜Ｖｘと対向電極との間の電圧を補正電圧の値だけ補正する。上記構
成によって、各画素１０２が有するＯＬＥＤ１０５においてＯＬＥＤ駆動電圧が補正され
、ＯＬＥＤ駆動電流が所望の大きさに近づく。
【００６８】
なお、ＯＬＥＤ駆動電圧は、電源線側の電位が制御されることで補正されていても良い
し、対向電極側の電位が制御されることで補正されていても良い。また、電源線側の電位
と対向電極側の電位とが共に制御されることで、補正されていても良い。
【００６９】
そして、補正回路１０８における電圧の補正は、偏差電流の値が、許容誤差値用レジス
タ１２７に記憶されている電圧の補正を行わない範囲内に収束するまで、何回も行われる
。
【００７０】
なお、図７のように、偏差電流の値に対応する補正電圧の値が許容誤差値用レジスタ１
２７に記憶されている場合、比較回路１２８では、減算回路１２６から入力された偏差電
流のデータと、許容誤差値用レジスタ１２７に記憶されている偏差電流と補正電圧の関係
とを照らし合わせて、補正電圧の値を決定する。この場合、偏差電流の値が大きくても、
少ない電圧の補正の回数で偏差電流を小さくすることができる。
【００７１】
なお、カウンタ回路１２３の代わりに、全加算器とメモリを組み合わせて代用しても良
い。
【００７２】
また、本実施例では減算回路１２６を用いたが、測定値と基準値がどのぐらいかけ離れ
ているかを認識できる回路であれば良く、例えば、減算回路１２６の代わりに除算回路を
用いても良い。除算回路を用いた場合、除算回路において測定値と基準値の比が算出され
る。そして、その測定値と基準値の比から、比較回路１２８において補正電圧の値が決定
される。
【００７３】
上記構成によって、本発明の発光装置は、有機発光層が劣化してもＯＬＥＤ電流を一定
にすることができるので、輝度の低下を抑えることができ、その結果鮮明な画像を表示す
ることができる。また、本発明の発光装置では、有機発光層の温度が変化しても、ＯＬＥ
Ｄ駆動電圧を補正することでＯＬＥＤ駆動電流を常に一定に保つことができる。よって、
温度変化に左右されずに一定の輝度を得ることができ、また温度の上昇に伴って消費電力
が大きくなるのを防ぐことができる。さらに本発明の発光装置では、表示する画像毎に測
定値と基準値を得て、ＯＬＥＤ電流を補正することができるので、表示する画像が変化し
ても補正により所望の階調数を表示することができる。
【００７４】
なお本実施例で示した補正回路の構成はほんの一例であり、本発明はこの構成に限定さ
れない。本発明で用いられる補正回路は、全てまたは各画素に流れるＯＬＥＤ駆動電流の
理想とする値（基準値）をビデオ信号から算出する手段と、測定値と基準値を比較する手
段と、測定値と基準値の間にある程度の差が生じている場合に、その差を縮めるようにＯ
ＬＥＤ駆動電圧を補正する手段とを有していれば良い。
【実施例２】
【００７５】
本実施例では、図５に示した補正回路１０８の、実施例１とは異なる構成について説明
する。
【００７６】
図８に、本実施例の補正回路１０８の構成をブロック図で示す。本実施例の補正回路１
０８は、実施例１と同様に電流値計算回路１２０、電流値比較回路１２１、電源制御回路
１２２を有している。
【００７７】
電流値計算回路１２０は、カウンタ回路１３０と、基準電流値用レジスタ１３１と、乗
算回路１３２と、Ａ／Ｄ変換回路１３３とを有している。電流計１０７において得られた
測定値のデータは、Ａ／Ｄ変換回路１３３においてデジタルに変換されて、電流値比較回
路１２１に入力される。なお、電流計１０７において得られた測定値がアナログではなく
デジタルだった場合、Ａ／Ｄ変換回路１３３を設ける必要はない。
【００７８】
また電流値計算回路１２０に入力されたデジタルビデオ信号は、カウンタ回路１３０に
入力される。カウンタ回路１３０では、入力されたデジタルビデオ信号のパルスの出現し
ている期間から、電流値を測定した時に発光している画素の数を算出する。該画素数は乗
算回路１３２にデータとして送られる。
【００７９】
一方、基準電流値用レジスタ１３１には、各画素の理想とするＯＬＥＤ電流の値（基準
値）が記憶されている。基準値はマスク等の設計により決められた固定データであっても
良いし、ＣＰＵやディップスイッチ等による書き換えが可能なデータであっても良い。
【００８０】
基準電流値用レジスタ１３１に記憶されている基準値は、データとして乗算回路１３２
に入力される。乗算回路１３２では、入力された基準値と、発光している画素の数から、
全ての画素に流れるＯＬＥＤ駆動電流の合計の基準値を算出する。
【００８１】
乗算回路１３２において算出された合計の基準値は、データとして電流値比較回路１２
１に入力される。
【００８２】
電流値比較回路１２１に入力された測定値と合計の基準値のデータは、共に減算回路１
３４に入力される。減算回路１３４では、入力された測定値と合計の基準値のデータの差
（以下、偏差電流）を算出する。算出された偏差電流は、データとして比較回路１３７に
入力される。
【００８３】
一方、許容誤差値用レジスタ１３５には、電源線Ｖ１〜Ｖｘと対向電極の間の、補正に
よって変化する分の電圧を補正電圧とすると、電圧の補正を行わない偏差電流の範囲が、
合計の基準値に対する比率で記憶されている。電圧の補正は、偏差電流がこの範囲内に収
束するまで、何回も行われる。仮に電圧の補正により偏差電流が完全に０になるならば、
許容誤差値用レジスタ１３５は設けなくとも良い。しかし実際には、電流計１０７の測定
上のばらつきや、減算回路１３４における計算の誤差、雑音などにより、偏差電流は微小
に変動しつづけることが多い。この場合、偏差電流の微小な変動にしたがって無意味に電
圧の補正を繰り返してしまうのを防ぐために、許容誤差値用レジスタ１３５を設けて電圧
の補正を行わない偏差電流の値の範囲を決めることは、極めて有効である。なお、許容誤
差値用レジスタ１３５に、電圧の補正を行わない偏差電流の値の範囲の他に、偏差電流の
値に対応する補正電圧の値が記憶されていても良い。偏差電流と補正電圧は、電流計に実
際に流れている電流の値が基準値に近づくような関係であれば良い。例えば偏差電流と補
正電圧とが線形性をもつ関係であっても良いし、偏差電流が補正電圧の二乗に比例してい
ても良い。
【００８４】
許容誤差値用レジスタ１３５に記憶されている偏差電流と補正電圧の関係は、マスク等
の設計により決められた固定データであっても良いし、ＣＰＵやディップスイッチ等によ
る書き換えが可能なデータであっても良い。
【００８５】
比較回路１３７では、電圧の補正を行わない偏差電流の範囲を、許容誤差値用レジスタ
１３５に記憶されている、合計の基準値に対する比率から算出する。そして、減算回路１
３４から入力された偏差電流のデータが、該範囲からはずれていた場合、所定の値の補正
電圧を電源制御回路１２２にデータとして入力する。
なお所定の補正電圧の値は比較回路１３７において予め定めておき、偏差電流が電圧の補
正を行わない範囲からはずれている場合は全て、該所定の補正電圧の値を電源制御回路１
２２に入力するようにする。
【００８６】
電源制御回路１２２では、入力された補正電圧の値をもとに可変電源１０６を制御する
ことで、電源線Ｖ１〜Ｖｘと対向電極との間の電圧を補正電圧の値だけ補正する。上記構
成によって、各画素１０２が有するＯＬＥＤ１０５においてＯＬＥＤ駆動電圧が補正され
、ＯＬＥＤ駆動電流が所望の大きさに近づく。
【００８７】
なお、ＯＬＥＤ駆動電圧は、電源線側の電位が制御されることで補正されていても良い
し、対向電極側の電位が制御されることで補正されていても良い。また、電源線側の電位
と対向電極側の電位とが共に制御されることで、補正されていても良い。
【００８８】
そして、補正回路１０８における電圧の補正は、偏差電流の値が、許容誤差値用レジス
タ１３５に記憶されている電圧の補正を行わない範囲内に収束するまで、何回も行われる
。
【００８９】
なお、偏差電流の値に対応する補正電圧の値が許容誤差値用レジスタ１３５に記憶され
ている場合、比較回路１３７では、減算回路１３４から入力された偏差電流のデータと、
許容誤差値用レジスタ１３５に記憶されている偏差電流と補正電圧の関係とを照らし合わ
せて、補正電圧の値を決定する。この場合、偏差電流の値が大きくても、少ない電圧の補
正の回数で偏差電流を小さくすることができる。
【００９０】
また、カウンタ回路１３０の代わりに、全加算器とメモリを組み合わせて代用しても良
い。
【００９１】
また、本実施例では減算回路１３４を用いたが、測定値と合計の基準値がどのぐらいか
け離れているかを認識できる回路であれば良く、例えば、減算回路１３４の代わりに除算
回路を用いても良い。除算回路を用いた場合、除算回路において測定値と合計の基準値の
比が算出される。そして、その測定値と合計の基準値の比から、比較回路１３７において
補正電圧の値が決定される。
【００９２】
上記構成によって、本発明の発光装置は、有機発光層が劣化してもＯＬＥＤ電流を一定
にすることができるので、輝度の低下を抑えることができ、その結果鮮明な画像を表示す
ることができる。また、本発明の発光装置では、有機発光層の温度が変化しても、ＯＬＥ
Ｄ駆動電圧を補正することでＯＬＥＤ駆動電流を常に一定に保つことができる。よって、
温度変化に左右されずに一定の輝度を得ることができ、また温度の上昇に伴って消費電力
が大きくなるのを防ぐことができる。さらに本発明の発光装置では、表示する画像毎に測
定値と基準値を得て、ＯＬＥＤ電流を補正することができるので、表示する画像が変化し
ても補正により所望の階調数を表示することができる。
【００９３】
なお本実施例で示した補正回路の構成はほんの一例であり、本発明はこの構成に限定さ
れない。本発明で用いられる補正回路は、全てまたは各画素に流れるＯＬＥＤ駆動電流の
理想とする値（基準値）をビデオ信号から算出する手段と、測定値と基準値を比較する手
段と、測定値と基準値の間にある程度の差が生じている場合に、その差を縮めるようにＯ
ＬＥＤ駆動電圧を補正する手段とを有していれば良い。
【実施例３】
【００９４】
本実施例では、図４に示した画素を有する発光装置の、デジタルビデオ信号を用いた駆
動方法と、電圧の補正を行うタイミングについて説明する。
【００９５】
本実施例の駆動方法について、図９を用いて説明する。なお、図９において横軸は時間
を、縦軸は各ゲート線に接続されている画素の位置を示す。
【００９６】
まず、書き込み期間Ｔａが開始されると、ＯＬＥＤ１０５の対向電極の電位と電源線Ｖ
１〜Ｖｘの電源電位が同じ高さに保たれる。そしてゲート線駆動回路１０４から出力され
る選択信号によって、ゲート線Ｇ１に接続されている全ての画素（１ライン目の画素）の
スイッチング用ＴＦＴ１１０がオンになる。
【００９７】
そして、ソース線駆動回路１０３によって、ソース線（Ｓ１〜Ｓｘ）に入力された１ビ
ット目のデジタルビデオ信号が、スイッチング用ＴＦＴ１１０を介して駆動用ＴＦＴ１１
１のゲート電極に入力される。
【００９８】
次に１ライン目の画素のスイッチング用ＴＦＴ１１０がオフになり、１ライン目の画素
と同様に、選択信号によってゲート線Ｇ２に接続されている２ライン目の画素のスイッチ
ング用ＴＦＴ１１０がオンになる。次に、ソース線（Ｓ１〜Ｓｘ）から１ビット目のデジ
タルビデオ信号が、２ライン目の画素のスイッチング用ＴＦＴ１１０を介して駆動用ＴＦ
Ｔ１１１のゲート電極に入力される。
【００９９】
そして順に、全てのラインの画素に１ビット目のデジタルビデオ信号が入力される。全
てのラインの画素に１ビット目のデジタルビデオ信号が入力されるまでの期間が書き込み
期間Ｔａ１である。なお本実施例において画素にデジタルビデオ信号が入力されるとは、
デジタルビデオ信号がスイッチング用ＴＦＴ１１０を介して駆動用ＴＦＴ１１１のゲート
電極に入力されることを意味する。
【０１００】
書込期間Ｔａ１が終了すると次に表示期間Ｔｒ１になる。表示期間Ｔｒ１では、対向電
極の電位は、ＯＬＥＤが発光する程度に、電源線の電源電位との間に電位差を有する高さ
になる。
【０１０１】
そして本実施例では、デジタルビデオ信号が「０」の情報を有していた場合、駆動用Ｔ
ＦＴ１１１はオフの状態となる。よって電源電位は、ＯＬＥＤ１０５の画素電極に与えら
れない。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素が有する
ＯＬＥＤ１０５は発光しない。
【０１０２】
逆に、「１」の情報を有していた場合、駆動用ＴＦＴ１１１はオンの状態となっている
。よって電源電位がＯＬＥＤ１０５の画素電極に与えられる。その結果、「１」の情報を
有するデジタルビデオ信号が入力された画素が有するＯＬＥＤ１０５は発光する。
【０１０３】
このように、表示期間Ｔｒ１においてＯＬＥＤ１０５が発光、または非発光の状態にな
り、全ての画素は表示を行う。画素が表示を行っている期間を表示期間Ｔｒと呼ぶ。特に
１ビット目のデジタルビデオ信号が画素に入力されたことで開始する表示期間をＴｒ１と
呼ぶ。
【０１０４】
表示期間Ｔｒ１が終了すると書込期間Ｔａ２となり、再びＯＬＥＤの対向電極の電位と
電源線の電源電位が同じ高さになる。そして書込期間Ｔａ１の場合と同様に順に全てのゲ
ート線が選択され、２ビット目のデジタルビデオ信号が全ての画素に入力される。全ての
ラインの画素に２ビット目のデジタルビデオ信号が入力し終わるまでの期間を、書き込み
期間Ｔａ２と呼ぶ。
【０１０５】
書込期間Ｔａ２が終了すると表示期間Ｔｒ２になり、対向電極の電位は、ＯＬＥＤが発
光する程度に、電源線の電源電位との間に電位差を有する高さになる。
そして全ての画素が表示を行う。
【０１０６】
上述した動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行わ
れ、書込期間Ｔａと表示期間Ｔｒとが繰り返し出現する。全ての表示期間（Ｔｒ１〜Ｔｒ
ｎ）が終了すると１つの画像を表示することができる。明細書において、１つの画像を表
示する期間を１フレーム期間（Ｆ）と呼ぶ。１フレーム期間が終了すると次のフレーム期
間が開始される。そして再び書込期間Ｔａ１が出現し、上述した動作を繰り返す。
【０１０７】
通常の発光装置では１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間
に表示される画像の数が６０より少なくなると、視覚的に画像のちらつきが目立ち始める
ことがある。
【０１０８】
本実施例では、全ての書き込み期間の長さの和が１フレーム期間よりも短く、なおかつ
表示期間の長さ比は、Ｔｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1
：２2：…：２(n-2)：２(n-1)となるようにすることが必要である。この表示期間の組み
合わせで２n階調のうち所望の階調表示を行うことができる。
【０１０９】
１フレーム期間中にＯＬＥＤが発光した表示期間の長さの総和を求めることによって、
当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全
部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合
には６０％の輝度が表現できる。
【０１１０】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレー
ム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出
現させることも可能である。
【０１１１】
次に、ＯＬＥＤ駆動電圧を補正するための、電流の測定のタイミングと、デジタルビデ
オ信号から基準値を算出するタイミングについて説明する。
【０１１２】
本実施例では、書き込み期間Ｔａ１〜Ｔａｎにおいて、各画素にデジタルビデオ信号が
書き込まれるのと並行して、電流値計算回路にもデジタルビデオ信号が入力される。そし
て、実施例１または実施例２において示したとおり、デジタルビデオ信号から発光する画
素の数をカウンタ回路等において算出する。
【０１１３】
そして、発光している画素の数を用いて、実施例１では画素測定値を、実施例２では基
準値を算出している。
【０１１４】
そして電流を測定するタイミングは、本実施例では表示期間Ｔｒ１〜Ｔｒｎにおいて行
っている。ただし、各表示期間が開始されるタイミングは、各ラインの画素によって異な
っている。そのため、全ての画素が表示期間が開始された後で、なおかつ全ての画素にお
いて該表示期間が終了していない時に、全ての画素におけるＯＬＥＤ電流の合計を一斉に
測定することが重要である。
【０１１５】
なお、本実施例で示した駆動方法はほんの一例にすぎず、図１及び図４に示した本発明
の発光装置の駆動方法は、本実施例の駆動方法に限定されない。
【０１１６】
また本実施例で示した補正回路の構成はほんの一例であり、本発明はこの構成に限定さ
れない。本発明で用いられる補正回路は、全てまたは各画素に流れるＯＬＥＤ駆動電流の
理想とする値（基準値）をビデオ信号から算出する手段と、測定値と基準値を比較する手
段と、測定値と基準値の間にある程度の差が生じている場合に、その差を縮めるようにＯ
ＬＥＤ駆動電圧を補正する手段とを有していれば良い。
【０１１７】
なお本実施例は、実施例１または２と自由に組み合わせて実施することが可能である。
【実施例４】
【０１１８】
本実施例では、本発明の発光装置の、図４とは異なる画素の構成について説明する。
【０１１９】
図１０に本実施例の画素の構成を示す。本実施例の発光装置の画素部には、画素３００
がマトリクス状に設けられている。画素３００は、ソース線３０１、第１ゲート線３０２
、第２ゲート線３０３、電源線３０４、スイッチング用ＴＦＴ３０５、駆動用ＴＦＴ３０
６、消去用ＴＦＴ３０９及びＯＬＥＤ３０７を有している。
【０１２０】
そして、スイッチング用ＴＦＴ３０５のゲート電極は第１ゲート線３０２に接続されて
いる。スイッチング用ＴＦＴ３０５のソース領域とドレイン領域は、一方はソース線３０
１に、もう一方は駆動用ＴＦＴ３０６のゲート電極に接続されている。
【０１２１】
消去用ＴＦＴ３０９のゲート電極は第２ゲート線３０３に接続されている。消去用ＴＦ
Ｔ３０９のソース領域とドレイン領域は、一方は電源線３０４に、もう一方は駆動用ＴＦ
Ｔ３０６のゲート電極に接続されている。
【０１２２】
駆動用ＴＦＴ３０６のソース領域は電源線３０４に、ドレイン領域はＯＬＥＤ３０７の
画素電極に接続されている。コンデンサ３０８は駆動用ＴＦＴ３０６のゲート電極と電源
線３０４との間に形成されている。
【０１２３】
電源線３０４は電流計３１０を介して可変電源３１１に接続されている。さらに、ＯＬ
ＥＤ３０７の対向電極は全て可変電源３１１に接続されている。なお図１０で可変電源３
１１は、電源線側が高い電位（Ｖｄｄ）に、対向電極側が低い電位（Ｖｓｓ）に保たれる
ように接続されている。しかし本発明はこの構成に限定されず、可変電源３１１はＯＬＥ
Ｄ３０７に流れる電流が順バイアスになるように接続されていれば良い。
【０１２４】
電流計３１０を設ける位置は、必ずしも可変電源３１１と電源線３０４の間である必要
はなく、可変電源３１１と対向電極の間であっても良い。
【０１２５】
そして３１２は補正回路であり、電流計３１０において測定された電流の値（測定値）
に基づいて、可変電源３１１から対向電極及び電源線３０４に供給される電圧を制御する
。
【０１２６】
なお、電流計３１０、可変電源３１１、補正回路３１２は、画素部が形成されている基
板とは異なる基板上に形成され、コネクター等を介して画素部と接続されていても良いし
、作製が可能であれば画素部と同じ基板上に形成しても良い。
【０１２７】
またカラー化表示方式の場合、各色ごとに可変電源、電流計を設け、各色のＯＬＥＤに
おいてＯＬＥＤ駆動電圧を補正するようにしても良い。なおこのとき、補正回路は色毎に
設けても良いし、複数の色のＯＬＥＤに共通の補正回路を設けても良い。
【０１２８】
次に、本実施例の発光装置の駆動方法について説明する。本実施例の駆動方法について
、図１１を用いて説明する。なお、図１１において横軸は時間を、縦軸は各ゲート線に接
続されている画素の位置を示す。
【０１２９】
はじめに書き込み期間Ｔａ１が開始されると、１ライン目の第１ゲート線が選択され、
１ライン目の第１ゲート線に接続されている全ての画素（１ライン目の画素）のスイッチ
ング用ＴＦＴ３０５がオンの状態になる。
【０１３０】
そして、全てのソース信号線３０２に入力される１ビット目のデジタルビデオ信号が、
スイッチング用ＴＦＴ３０５を介して駆動用ＴＦＴ３０６のゲート電極に入力される。そ
して駆動用ＴＦＴ３０６は、デジタルビデオ信号が有する「０」または「１」の情報によ
ってそのスイッチングが制御される。駆動用ＴＦＴ３０６がオフだとＯＬＥＤ３０７は発
光しない。逆に、駆動用ＴＦＴ３０６はオンだとＯＬＥＤ３０７は発光する。
【０１３１】
このように、１ライン目の画素にデジタルビデオ信号が入力されると同時に、ＯＬＥＤ
３０７が発光、または非発光の状態になり、１ライン目の画素は表示期間Ｔｒ１になる。
なお、各ラインの画素の表示期間が開始されるタイミングはそれぞれ時間差を有している
。
【０１３２】
次に、１ライン目の第１ゲート線３０２の選択が終了する。そして、２ライン目から最
後のラインの第１ゲート線３０２が順に選択され、全ての画素において１ライン目の画素
と同様に、１ビット分のデジタルビデオ信号が入力される。そして各ラインの画素におい
て表示期間Ｔｒ１が開始される。なお、各ラインの画素の表示期間が開始されるタイミン
グはそれぞれ時間差を有している。そして、全ての画素に１ビット目のデジタルビデオ信
号が入力されるまでの期間が、書き込み期間Ｔａ１である。
【０１３３】
一方、書き込み期間Ｔａ１が終了する前または終了した後に、画素への１ビット目のデ
ジタルビデオ信号の入力と並行して、１ライン目の第２ゲート線３０３の選択が開始され
る。そして、１ライン目の第２ゲート線３０３に接続されている全ての画素（１ライン目
の画素）の消去用ＴＦＴ３０９がオンになる。そして電源供給線３０４の電源電位が消去
用ＴＦＴ３０９を介して駆動用ＴＦＴ３０６のゲート電極に与えられる。
【０１３４】
電源電位が駆動用ＴＦＴ３０６のゲート電極に与えられると、駆動用ＴＦＴ３０６のゲ
ート電極とソース領域の電位が同じになり、ゲート電圧が０Ｖになる。
よって駆動用ＴＦＴ３０６はオフとなる。よって電源電位がＯＬＥＤ３０７の画素電極に
与えられなくなり、１ライン目の画素が有するＯＬＥＤ３０７は全て非発光の状態になる
。
【０１３５】
画素が表示を行わない期間を非表示期間Ｔｄと呼ぶ。１ライン目の画素において、第２
ゲート線３０３が選択されると同時に表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１となる
。
【０１３６】
そして１ライン目の第２ゲート線３０３の選択が終了すると、２ライン目から最後のラ
インの第２ゲート線３０３が順に選択され、全ての画素において非表示期間Ｔｄ１が開始
される。表示期間と同様に、各ラインの非表示期間が開始されるタイミングはそれぞれ時
間差を有している。全ての第２ゲート線Ｇｅ１〜Ｇｅｙが選択され、全ての画素において
Ｔｄ１が開始されるまでの期間が消去期間Ｔｅ１である。
【０１３７】
一方、消去期間Ｔｅ１が終了する前または終了した後に、再び書き込み期間が開始され
る。次に出現する書き込み期間Ｔａ２は２ビット目のデジタルビデオ信号が全ての画素に
入力される。各ラインの画素において２ビット目のデジタルビデオ信号が入力されると、
表示期間Ｔｒ２が開始される。
【０１３８】
上述した動作はｎビット目のデジタルビデオ信号が画素に入力されるまで繰り返し行わ
れ、表示期間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。なお表示期間が書き込み期間
よりも長い場合、表示期間の次に別の表示期間が連続して出現しても良い。
【０１３９】
表示期間は、書き込み期間が開始されてから、次に出現する書き込み期間または非表示
期間が開始されるまでの期間である。また、非表示期間は、消去期間が開始されてから次
に出現する書き込み期間が開始されるまでの期間である。
【０１４０】
全ての表示期間が終了すると、１つの画像を表示することができる。本発明において、
１つの画像が表示される期間を１フレーム期間（Ｆ）と呼ぶ。
【０１４１】
そして１フレーム期間終了後は、再び次のフレーム期間の書き込み期間が開始され、上
述した動作が繰り返される。
【０１４２】
本実施例では、全ての書き込み期間の長さの和が１フレーム期間よりも短いことが重要
である。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ３：…：Ｔｒ（ｎ−１）：Ｔｒ
ｎ＝２0：２1：２2：…：２(n-2)：２(n-1)とすることが必要である。この表示期間の組
み合わせで２n階調のうち所望の階調表示を行うことができる。
【０１４３】
１フレーム期間中にＯＬＥＤが発光した表示期間の長さの総和を求めることによって、
当該フレーム期間におけるその画素の表示した階調がきまる。例えば、ｎ＝８のとき、全
部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合
には６０％の輝度が表現できる。
【０１４４】
また表示期間Ｔｒ１〜Ｔｒｎは、どのような順序で出現させても良い。例えば１フレー
ム期間中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…という順序で表示期間を出
現させることも可能である。
【０１４５】
次に、本実施例の発光装置における補正回路の構造と、ＯＬＥＤ駆動電圧を補正するた
めの、電流の測定のタイミングと、デジタルビデオ信号から基準値を算出するタイミング
について説明する。
【０１４６】
本実施例の補正回路は、発光している画素の数をデジタルビデオ信号から算出する回路
の仕組みにおいてのみ、実施例１または実施例２の補正回路と構成が異なる。つまり、実
施例１または実施例２では、カウンタ回路だけを用いて発光している画素の数をカウント
していたが、本実施例ではカウンタ回路に加えて、メモリリセット回路、パルスカウンタ
用メモリ及び加算回路を用いて発光している画素の数をカウントする。なお本実施例では
、カウンタ回路に加えてメモリリセット回路、パルスカウンタ用メモリ及び加算回路を含
む、発光している画素の数をカウントするための回路を、便宜上画素数カウンタ回路と呼
ぶ。
【０１４７】
図１２に、本実施例の画素数カウンタ回路３００の構成をブロック図で示す。
画素数カウンタ回路３００は、カウンタ回路３０１、パルスカウンタ用メモリ３０３、加
算回路３０４を有している。本実施例の補正回路は、図６または図８に示した補正回路１
０８において、電流値計算回路１２０が有するカウンタ回路１２３または１３０を、画素
数カウンタ回路３００にそのまま置き換えたものに相当する。
【０１４８】
パルスカウンタ用メモリ３０３には、同じゲート線に接続された各ラインの画素ごとに
、対応する記憶する場所が設けられている。以下本明細書では、メモリの記憶する場所を
ブロックと呼ぶ。ゲート線がｙ本ある場合、ブロックはｙ個以上設ける必要がある。各ブ
ロックには対応するライン毎に３０３＿１〜３０３＿ｙの番号を付す。
【０１４９】
本実施例では、書き込み期間Ｔａ１〜Ｔａｎにおいて、各画素にデジタルビデオ信号が
書き込まれるのと並行して、画素数カウンタ回路３００にもデジタルビデオ信号が入力さ
れる。そして各書き込み期間において、デジタルビデオ信号は各ライン毎に順に画素数カ
ウンタ回路３００に入力される。
【０１５０】
例えば、１ライン目の画素にデジタルビデオ信号が入力されるのと同時に、１ライン目
の画素に入力されたデジタルビデオ信号と同じ画像情報を有するデジタルビデオ信号が画
素数カウンタ回路３００のカウンタ回路３０１に入力される。
ただし、１ライン目の画素にはパラレル処理方式で信号が入力されるが、カウンタ回路３
０１にはシリアル処理方式で信号が入力される。
【０１５１】
カウンタ回路３０１では、入力されたデジタルビデオ信号に基づき、１ライン目の発光
している画素の数を算出する。算出された画素数は、パルスカウンタ用メモリ３０３の１
番目のブロック３０３＿１に記憶される。
【０１５２】
以下、２ライン目〜ｙライン目の画素に対応するデジタルビデオ信号も順にカウンタ回
路３０１に入力される。そして同様に、各ラインの発光している画素の数が算出され、対
応するブロック３０３＿２〜３０３＿ｙにそれぞれ記憶される。
【０１５３】
各ブロックに記憶されている画素数は、常に加算回路３０４に入力されている。加算回
路３０４では、入力された各ブロックの画素数の合計値が算出される。
算出された発光している画素の総数は、後段の回路にデータとして送られる。具体的には
、図６では除算回路１２４に、図８では乗算回路１３２に入力される。
【０１５４】
一方、書き込み期間よりも表示期間が短い場合、書き込み期間が終了する前に消去期間
が開始されることになる。この場合、発光する画素の数は常に０になるので、消去期間が
開始されたラインの画素に対応するブロックから順に、メモリリセット回路３０２によっ
て画素数０のデータが記憶される。
【０１５５】
この消去期間が開始される時の、パルスカウンタ用メモリ３０３の動作を、図１３を用
いて詳しく説明する。なお図１３において、ｊは３〜ｙの任意の数である。
【０１５６】
図１３（Ａ）は、書き込み期間が開始された後で、なおかつ消去期間が開始される前の
、パルスカウンタ用メモリ３０３の動作を示している。カウンタ回路３０１から、書き込
み期間が開始されたラインから順に、発光している画素数のデータが各ブロックに入力さ
れ保持される。
【０１５７】
図１３（Ｂ）は、書き込み期間中において消去期間が開始されたときのパルスカウンタ
用メモリ３０３の動作を示している。カウンタ回路３０１から、書き込み期間が開始され
たラインから順に、発光している画素数のデータが各ブロックに入力され保持される。そ
してその後を追うように、消去期間が開始されたラインから順に、各ブロックに保持され
ている発光している画素数のデータが、メモリリセット回路３０２からの画素数０のデー
タに書き換えられている。
【０１５８】
図１３（Ｃ）は、書き込み期間が終了した後で、なおかつ消去期間が終了する前の、パ
ルスカウンタ用メモリ３０３の動作を示している。各ブロックに保持されている発光して
いる画素数のデータが、消去期間が開始されたラインから順に、メモリリセット回路３０
２からの画素数０のデータに書き換えられている。
【０１５９】
そして、各画素のＯＬＥＤ電流の測定のタイミングは、いずれかのラインの画素が表示
期間中であれば良い。
【０１６０】
上記構成により、本実施例の補正回路では、表示期間が書き込み期間よりも短い場合で
も、基準値と測定値を算出して比較し、補正電圧を調整することができる。
【０１６１】
本実施例で示した画素の構成はほんの一例であり、本発明はこの構成に限定されない。
【０１６２】
さらに、本実施例で示した補正回路の構成はほんの一例であり、本発明はこの構成に限
定されない。本発明で用いられる補正回路は、全てまたは各画素に流れるＯＬＥＤ駆動電
流の理想とする値（基準値）をビデオ信号から算出する手段と、測定値と基準値を比較す
る手段と、測定値と基準値の間にある程度の差が生じている場合に、その差を縮めるよう
にＯＬＥＤ駆動電圧を補正する手段とを有していれば良い。
【０１６３】
なお、本実施例で示した画素を有する発光装置は、実施例１または実施例２に示した補
正回路をそのまま用いていても良い。この場合、全ての画素が表示期間中であるときに、
電流を測定し、ビデオ信号を用いて発光している画素数を算出し、補正を行うようにする
。
【実施例５】
【０１６４】
本実施例では、図４に示した構成の画素を有する発光装置を、アナログのビデオ信号（
以下、アナログビデオ信号）を用いて駆動した場合の、補正回路の構成について述べる。
【０１６５】
図１４、に本実施例の補正回路の構成をブロック図で示す。本実施例の補正回路４０３
は、電流値計算回路４０４、電流値比較回路４０８、電源制御回路４１２を有している。
【０１６６】
電流値計算回路４０４は、電圧値計算回路４０５と、基準電流電圧比用レジスタ４０６
と、乗算回路４０７と、Ａ／Ｄ変換回路４１３とを有している。電流計４０１において得
られた測定値のデータは、Ａ／Ｄ変換回路４１３においてデジタルに変換されて、電流値
比較回路４０８に入力される。なお、電流計４０１において得られた測定値がアナログで
はなくデジタルだった場合、Ａ／Ｄ変換回路４１３を設ける必要はない。
【０１６７】
また電流値計算回路４０４に入力されたアナログビデオ信号は、電圧値計算回路４０５
に入力される。電圧値計算回路４０５では、各画素に入力されるアナログビデオ信号の電
圧値の合計が算出される。該電圧値は乗算回路４０７にデータとして送られる。
【０１６８】
一方、基準電流電圧比用レジスタ４０６には、各画素のＯＬＥＤ駆動電圧に対するＯＬ
ＥＤ電流の理想とするの値（電圧電流比）が記憶されている。電圧電流比はマスク等の設
計により決められた固定データであっても良いし、ＣＰＵやディップスイッチ等による書
き換えが可能なデータであっても良い。
【０１６９】
基準電流電圧比用レジスタ４１０に記憶されている電圧電流比は、データとして乗算回
路４０７に入力される。乗算回路４０７では、入力された電圧電流比と、各画素に入力さ
れるアナログビデオ信号の電圧値の合計から、全ての画素に流れるＯＬＥＤ駆動電流の合
計の基準値を算出する。
【０１７０】
乗算回路４０７において算出された基準値は、データとして電流値比較回路４０８に入
力される。
【０１７１】
電流値比較回路４０８に入力された測定値と基準値のデータは、共に減算回路４０９に
入力される。減算回路４０９では、入力された測定値と基準値のデータの差（以下、偏差
電流）を算出する。算出された偏差電流は、データとして比較回路４１１に入力される。
【０１７２】
一方、許容誤差値用レジスタ４１０には、電源線Ｖ１〜Ｖｘと対向電極の間の、補正に
よって変化する分の電圧を補正電圧とすると、偏差電流の値に対応する補正電圧の値が記
憶されている。偏差電流と補正電圧は、電流計４０１に実際に流れている電流の値が基準
値に近づくような関係であれば良い。例えば偏差電流と補正電圧とが線形性をもつ関係で
あっても良いし、偏差電流が補正電圧の二乗に比例していても良い。
【０１７３】
許容誤差値用レジスタ４１０に記憶されている偏差電流と補正電圧の関係は、マスク等
の設計により決められた固定データであっても良いし、ＣＰＵやディップスイッチ等によ
る書き換えが可能なデータであっても良い。
【０１７４】
比較回路４１１では、乗算回路４０７から入力された偏差電流のデータと、許容誤差値
用レジスタ４１０に記憶されている偏差電流と補正電圧の関係から、補正電圧の値を決定
する。そして、電源制御回路４１２に、補正電圧の値をデータとして入力する。
【０１７５】
電源制御回路４１２では、入力された補正電圧の値をもとに可変電源４０２を制御する
ことで、電源線Ｖ１〜Ｖｘと対向電極との間の電圧を補正電圧の値だけ補正する。上記構
成によって、各画素１０２が有するＯＬＥＤ１０５においてＯＬＥＤ駆動電圧が補正され
、所望の大きさのＯＬＥＤ駆動電流が流れる。
【０１７６】
なお、ＯＬＥＤ駆動電圧は、電源線側の電位が制御されることで補正されていても良い
し、対向電極側の電位が制御されることで補正されていても良い。また、電源線側の電位
と対向電極側の電位とが共に制御されることで、補正されていても良い。
【０１７７】
次に、本実施例の電圧値計算回路４０５の詳しい構成について説明する。図１５に、電
圧値計算回路４０５の構成をブロック図で示す。
【０１７８】
電圧値計算回路４０５は、Ａ／Ｄ変換回路４１４、カウンタ回路４１５、電圧値保持用
メモリ４１６、加算回路４１７を有している。
【０１７９】
電圧値保持用メモリ４１６には、同じゲート線に接続された各ラインの画素ごとに、対
応する記憶する場所（ブロック）が設けられている。ゲート線がｙ本ある場合、ブロック
はｙ個以上設ける必要がある。各ブロックには対応するライン毎に４１６＿１〜４１６＿
ｙの番号を付す。
【０１８０】
本実施例では、各画素にアナログビデオ信号が書き込まれるのと並行して、Ａ／Ｄ変換
回路４１４にもアナログビデオ信号が入力される。そして各書き込み期間において、アナ
ログビデオ信号は各ライン毎に順にＡ／Ｄ変換回路４１４に入力される。
【０１８１】
例えば、１ライン目の各画素にアナログビデオ信号が順に入力されるのと並行して、１
ライン目の各画素に入力されたアナログビデオ信号と同じ画像情報を有するアナログビデ
オ信号がＡ／Ｄ変換回路４１４に入力される。ただし、１ライン目の画素にはパラレル処
理方式で信号が入力されるが、Ａ／Ｄ変換回路４１４にはシリアル処理方式で信号が入力
される。
【０１８２】
Ａ／Ｄ変換回路４１４に入力されたアナログビデオ信号は、デジタルに変換され、カウ
ンタ回路４１５に入力される。ここでアナログビデオ信号は、デジタルに変換する理由は
、メモリ４１６はデジタル量で保存するほうが容易だからである。よって、メモリ４１６
がＣＣＤやＳＨ容量のようにアナログ量で保存できる場合は、デジタルに変換する必要は
ない。
【０１８３】
カウンタ回路４１５では、入力されたデジタルのビデオ信号に基づき、１ライン目の画
素のＯＬＥＤ駆動電圧の合計を算出する。算出された１ライン目の画素のＯＬＥＤ駆動電
圧の合計は、電圧値保持用メモリ４１６の１番目のブロック４１６＿１に記憶される。
【０１８４】
以下、２ライン目〜ｙライン目の画素に対応するアナログビデオ信号も、順にＡ／Ｄ変
換回路４１４においてデジタルに変換され、カウンタ回路４１５に入力される。そして同
様に、各ライン毎にＯＬＥＤ駆動電圧の合計が算出され、対応するブロック４１６＿２〜
４１６＿ｙにそれぞれ記憶される。
【０１８５】
各ブロックに記憶されているＯＬＥＤ駆動電圧の合計は、常に加算回路４１７に入力さ
れている。加算回路４１７では、入力された各ブロックのＯＬＥＤ駆動電圧の合計を全て
加算して、合計値を算出する。算出された全画素のＯＬＥＤ駆動電圧の合計は、乗算回路
４０７にデータとして送られる。
【０１８６】
１フレーム期間が終了して次のフレーム期間のアナログビデオ信号が入力されると、１
番目のブロックから順に、前のフレーム期間のＯＬＥＤ駆動電圧の合計のデータが消去さ
れ、次のフレーム期間のＯＬＥＤ駆動電圧の合計のデータが記憶される。
【０１８７】
そして、各画素のＯＬＥＤ電流の測定のタイミングは、いずれかのラインの画素が表示
期間中であれば良い。
【０１８８】
上記構成によって、本発明の発光装置は、有機発光層が劣化してもＯＬＥＤ電流を一定
にすることができるので、輝度の低下を抑えることができ、その結果鮮明な画像を表示す
ることができる。また、本発明の発光装置では、有機発光層の温度が変化しても、ＯＬＥ
Ｄ駆動電圧を補正することでＯＬＥＤ駆動電流を常に一定に保つことができる。よって、
温度変化に左右されずに一定の輝度を得ることができ、また温度の上昇に伴って消費電力
が大きくなるのを防ぐことができる。さらに本発明の発光装置では、表示する画像毎に測
定値と基準値を得て、ＯＬＥＤ電流を補正することができるので、表示する画像が変化し
ても補正により所望の階調数を表示することができる。
【０１８９】
本実施例で示した補正回路の構成はほんの一例であり、本発明はこの構成に限定されな
い。本発明で用いられる補正回路は、全てまたは各画素に流れるＯＬＥＤ駆動電流の理想
とする値（基準値）をビデオ信号から算出する手段と、測定値と基準値を比較する手段と
、測定値と基準値の間にある程度の差が生じている場合に、その差を縮めるようにＯＬＥ
Ｄ駆動電圧を補正する手段とを有していれば良い。
【０１９０】
なお本実施例において電流値計算回路４０４に入力されるアナログビデオ信号は、ガン
マ補正する前の信号である。ガンマ補正した後のアナログビデオ信号を電流値計算回路４
０４に入力する場合、アナログビデオ信号をガンマ補正する前の電位に戻してから、電圧
値計算回路４０５に入力する。
【０１９１】
また本実施例では、ゲート電圧とドレイン電流がほぼ比例関係にある領域において駆動
用ＴＦＴが動作するように、アナログビデオ信号の電位を調整する。
【実施例６】
【０１９２】
本実施例では、本発明の発光装置の画素部を駆動させるために用いる、ソース線駆動回
路、ゲート線駆動回路の詳しい構成について説明する。
【０１９３】
図１６に、本実施例の発光装置の駆動回路をブロック図で示す。図１６（Ａ）
はソース線駆動回路６０１であり、シフトレジスタ６０２、ラッチ（Ａ）６０３、ラッチ
（Ｂ）６０４を有している。
【０１９４】
ソース線駆動回路６０１において、シフトレジスタ６０２にクロック信号（ＣＬＫ）お
よびスタートパルス（ＳＰ）が入力される。シフトレジスタ６０２は、これらのクロック
信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、
バッファ等（図示せず）を通して後段の回路へタイミング信号を順次入力する。
【０１９５】
シフトレジスタ６０２からのタイミング信号は、バッファ等によって緩衝増幅される。
タイミング信号が入力される配線には、多くの回路あるいは素子が接続されているために
負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立
ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。なおバ
ッファは必ずしも設ける必要はない。
【０１９６】
バッファによって緩衝増幅されたタイミング信号は、ラッチ（Ａ）６０３に入力される
。ラッチ（Ａ）６０３は、デジタルビデオ信号を処理する複数のステージのラッチを有し
ている。ラッチ（Ａ）６０３は、前記タイミング信号が入力されると、ソース線駆動回路
６０１の外部から入力されるデジタルビデオ信号が順次書き込まれ、保持する。
【０１９７】
なお、ラッチ（Ａ）６０３にデジタルビデオ信号が書き込まれる際に、ラッチ（Ａ）６
０３が有する複数のステージのラッチに、順にデジタルビデオ信号が書き込まれても良い
。しかし本発明はこの構成に限定されない。ラッチ（Ａ）６０３が有する複数のステージ
のラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ
信号が書き込まれる、いわゆる分割駆動を行っても良い。なお、このときのグループの数
を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で
分割駆動すると言う。
【０１９８】
ラッチ（Ａ）６０３の全てのステージのラッチにデジタルビデオ信号の書き込みが一通
り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間
が加えられた期間をライン期間に含むことがある。
【０１９９】
１ライン期間が終了すると、ラッチ（Ｂ）６０４にラッチシグナル（Latch Signal）が
入力される。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持されているデジタルビデオ
信号は、ラッチ（Ｂ）６０４に一斉に送出され、ラッチ（Ｂ）
６０４の全ステージのラッチに書き込まれ、保持される。
【０２００】
デジタルビデオ信号をラッチ（Ｂ）６０４に送出し終えたラッチ（Ａ）６０３には、シ
フトレジスタ６０２からのタイミング信号に基づき、デジタルビデオ信号の書き込みが順
次行われる。
【０２０１】
この２順目の１ライン期間中には、ラッチ（Ｂ）６０４に書き込まれ、保持されている
デジタルビデオ信号がソース線に入力される。
【０２０２】
図１６（Ｂ）はゲート線駆動回路の構成を示すブロック図である。
【０２０３】
ゲート線駆動回路６０５は、それぞれシフトレジスタ６０６、バッファ６０７を有して
いる。また場合によってはレベルシフトを有していても良い。
【０２０４】
ゲート線駆動回路６０５において、シフトレジスタ６０６からのタイミング信号がバッ
ファ６０７に入力され、対応するゲート線に入力される。ゲート線には、１ライン分の画
素が有するＴＦＴのゲート電極が接続されている。そして、１ライン分の画素のＴＦＴを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
【０２０５】
なお、本実施例で示した駆動回路はほんの一例にすぎない。本実施例は実施例１〜４と
自由に組み合わせて実施することが可能である。
【実施例７】
【０２０６】
本実施例では、本発明の発光装置の外観について、図１７を用いて説明する。
【０２０７】
図１７（Ａ）は、発光装置の上面図であり、図１７（Ｂ）は、図１７（Ａ）のＡ−Ａ’
における断面図、図１７（Ｃ）は図１７（Ａ）のＢ−Ｂ’における断面図である。
【０２０８】
基板４００１上に設けられた画素部４００２と、ソース線駆動回路４００３と、第１及
び第２のゲート線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設け
られている。また画素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲー
ト線駆動回路４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画
素部４００２と、ソース線駆動回路４００３と、第１及び第２のゲート線駆動回路４００
４ａ、ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充
填材４２１０と共に密封されている。
【０２０９】
また基板４００１上に設けられた画素部４００２と、ソース線駆動回路４００３と、第
１及び第２のゲート線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１７
（Ｂ）では代表的に、下地膜４０１０上に形成された、ソース線駆動回路４００３に含ま
れる駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示
する）４２０１及び画素部４００２に含まれる駆動用ＴＦＴ（ＯＬＥＤへの電流を制御す
るＴＦＴ）４２０２を図示した。
【０２１０】
本実施例では、駆動回路用ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型Ｔ
ＦＴまたはｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２には公知の方法で作製
されたｐチャネル型ＴＦＴが用いられる。また、画素部４００２には駆動用ＴＦＴ４２０
２のゲート電極に接続された保持容量（図示せず）が設けられる。
【０２１１】
駆動回路用ＴＦＴ４２０１及び駆動用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４
３０１が形成され、その上に駆動用ＴＦＴ４２０２のドレインと電気的に接続する画素電
極（陽極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電
膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化イン
ジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることが
できる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０２１２】
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系（モノマー系）
材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【０２１３】
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０２１４】
有機発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用
いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられ
ている。
【０２１５】
以上のようにして、画素電極（陽極）４２０３、有機発光層４２０４及び陰極４２０５
からなるＯＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３を覆うように、絶縁膜
４３０２上に保護膜４２０９が形成されている。保護膜４２０９は、ＯＬＥＤ４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０２１６】
４００５ａは電源線に接続された引き回し配線であり、駆動用ＴＦＴ４２０２のソース
領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４０
０１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ
用配線４３０１に電気的に接続される。
【０２１７】
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用い
ることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟ん
だ構造のシートを用いることもできる。
【０２１８】
但し、ＯＬＥＤからの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
【０２１９】
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒
素を用いた。
【０２２０】
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０２２１】
図１７（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
【０２２２】
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２２３】
本発明の発光装置が有する電流計と、可変電源と、補正回路は、基板４００１とは異な
る基板（図示せず）上に形成され、ＦＰＣ４００６を介して、基板４００１上に形成され
た電源線及び陰極４２０５に電気的に接続されている。
【０２２４】
なお本実施例は、実施例１〜６と自由に組み合わせて実施することが可能である。
【実施例８】
【０２２５】
本実施例では、本発明の発光装置が有する電流計と、可変電源と、補正回路を、画素部
が形成されている基板とは異なる基板上に形成し、ワイヤボンディング法、ＣＯＧ（チッ
プ・オン・グラス）法等の手段によって画素部が形成されている基板上の配線と接続する
例について説明する。
【０２２６】
図１８に本実施例の発光装置の外観図を示す。基板５００１上に設けられた画素部５０
０２と、ソース線駆動回路５００３と、第１及び第２のゲート線駆動回路５００４ａ、ｂ
とを囲むようにして、シール材５００９が設けられている。また画素部５００２と、ソー
ス線駆動回路５００３と、第１及び第２のゲート線駆動回路５００４ａ、ｂとの上にシー
リング材５００８が設けられている。よって画素部５００２と、ソース線駆動回路５００
３と、第１及び第２のゲート線駆動回路５００４ａ、ｂとは、基板５００１とシール材５
００９とシーリング材５００８とによって、充填材（図示せず）と共に密封されている。
【０２２７】
シーリング材５００８の基板５００１側の面に凹部５００７を設けて吸湿性物質または
酸素を吸着しうる物質を配置する。
【０２２８】
基板５００１上に引き回されている配線（引き回し配線）は、シール材５００９と基板
５００１との間を通り、ＦＰＣ５００６を介して発光装置の外部の回路または素子に接続
されている。
【０２２９】
本発明の発光装置が有する電流計と、可変電源と、補正回路は、基板５００１とは異な
る基板（以下、チップと呼ぶ）５０２０に形成され、ＣＯＧ（チップ・オン・グラス）法
等の手段によって基板５００１上に取り付けられ、基板５００１上に形成された電源線及
び陰極（図示せず）に電気的に接続されている。
【０２３０】
本実施例では、電流計と、可変電源と、補正回路が形成されたチップ５０２０を、ワイ
ヤボンディング法、ＣＯＧ法等により基板５００１上に取り付けることで、発光装置が１
枚の基板で構成することができ、装置自体がコンパクトになり、機械的強度も上がる。
【０２３１】
なお、基板上にチップを接続する方法に関しては、公知の方法を用いて行うことが可能
である。また、電流計と、可変電源と、補正回路以外の回路及び素子を、基板５００１上
に取りつけても良い。
【０２３２】
本実施例は、実施例１〜７と自由に組み合わせて実施することが可能である。
【実施例９】
【０２３３】
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＯＬＥＤの低
消費電力化、長寿命化、および軽量化が可能になる。
【０２３４】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)    
【０２３５】
上記の論文により報告された有機発光材料（クマリン色素）の分子式を以下に示す。
【０２３６】
【化１】
2014160266.tif 000003
【０２３７】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forr
est, Nature 395 (1998) p.151.)    
【０２３８】
上記の論文により報告された有機発光材料（Ｐｔ錯体）の分子式を以下に示す。
【０２３９】
【化２】
2014160266.tif 000004
【０２４０】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０２４１】
上記の論文により報告された有機発光材料（Ｉｒ錯体）の分子式を以下に示す。
【０２４２】
【化３】
2014160266.tif 000005
【０２４３】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２４４】
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて
実施することが可能である。
【実施例１０】
【０２４５】
本発明の発光装置の作製方法の一例について、図２０〜図２３を用いて説明する。ここ
では、画素部のスイッチング用ＴＦＴおよび駆動用ＴＦＴと、画素部の周辺に設けられる
駆動部のＴＦＴを同時に作製する方法について、工程に従って詳細に説明する。
【０２４６】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表さ
れるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる
基板９００を用いる。なお、基板９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラ
スチック基板を用いてもよい。
【０２４７】
次いで、図２０（Ａ）に示すように、基板９００上に酸化珪素膜、窒化珪素膜または酸
化窒化珪素膜などの絶縁膜から成る下地膜９０１を形成する。本実施例では下地膜９０１
として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いて
も良い。下地膜９０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及
びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜９０１ａを１０〜２００ｎｍ（好ま
しくは５０〜１００ｎｍ）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９０
１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで
、下地膜９０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応
ガスとして成膜される酸化窒化珪素膜９０１ｂを５０〜２００ｎｍ（好ましくは１００〜
１５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜９
０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【０２４８】
次いで、下地膜９０１上に半導体層９０２〜９０５を形成する。半導体層９０２〜９０
５は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプ
ラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化
法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜
を所望の形状にパターニングして形成する。
この半導体層９０２〜９０５の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚
さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）また
はシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形
成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜
した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素
化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶
化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、こ
の結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層９
０２〜９０５を形成した。
【０２４９】
また、半導体層９０２〜９０５を形成した後、ＴＦＴのしきい値を制御するために、半
導体層９０２〜９０５に微量な不純物元素（ボロンまたはリン）をドーピングしてもよい
。
【０２５０】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連
続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる
。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣
選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚと
し、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ2(代表的には２００〜３００ｍ
Ｊ／ｃｍ2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス
発振周波数３０〜３００ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃ
ｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜１０００μ
ｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の
線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【０２５１】
次いで、半導体層９０２〜９０５を覆うゲート絶縁膜９０６を形成する。ゲート絶縁膜
９０６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素
を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿
論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単
層または積層構造として用いても良い。
【０２５２】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho
siliｃate）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周
波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニール
によりゲート絶縁膜として良好な特性を得ることができる。
【０２５３】
そして、ゲート絶縁膜９０６上にゲート電極を形成するための耐熱性導電層９０７を２
００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成する。耐熱性導電層９
０７は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前
記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性
導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する
不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とする
と良い。本実施例ではＷ膜を３００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとして
スパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で
形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９
９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がない
ように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現すること
ができる。
【０２５４】
一方、耐熱性導電層９０７にＴａ膜を用いる場合には、同様にスパッタ法で形成するこ
とが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適
量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電極に使用すること
ができるが、β相のＴａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極とするには不
向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形
成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層９０７の下
に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時
に、耐熱性導電層９０７が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜
９０６に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層９０７は抵抗率
を１０〜５０μΩｃｍの範囲ですることが好ましい。
【０２５５】
次に、フォトリソグラフィーの技術を使用してレジストによるマスク９０８を形成する
。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エ
ッチング用ガスにＣｌ2とＣＦ4を用い、１Ｐａの圧力で３．２Ｗ／ｃｍ2のＲＦ（１３.５
６ＭＨｚ）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を投入し
、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング
速度は約１００ｎｍ／ｍｉｎである。第１のエッチング処理はこのエッチング速度を基に
Ｗ膜がちょうどエッチングされる時間を推定し、それよりもエッチング時間を２０％増加
させた時間をエッチング時間とした。
【０２５６】
第１のエッチング処理により第１のテーパー形状を有する導電層９０９〜９１２が形成
される。導電層９０９〜９１２のテーパー部の角度は１５〜３０°となるように形成され
る。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング
時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン
膜（ゲート絶縁膜９０６）の選択比は２〜４（代表的には３）であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングさ
れる。（図２０（Ｂ））
【０２５７】
そして、第１のドーピング処理を行い一導電型の不純物元素を半導体層に添加する。こ
こでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマ
スク９０８をそのまま残し、第１のテーパー形状を有する導電層９０９〜９１２をマスク
として自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与
する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜９０６とを通して
、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×
１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与
する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を
用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物
領域９１４〜９１７には１×１０20〜１×１０21atoｍiｃ／ｃｍ3の濃度範囲でｎ型を付
与する不純物元素が添加される。（図２０（Ｃ））
【０２５８】
この工程において、ドーピングの条件によっては、不純物が第１の形状の導電層９０９
〜９１２の下に回りこみ、第１の不純物領域９１４〜９１７が第１の形状の導電層９０９
〜９１２と重なることも起こりうる。
【０２５９】
次に、図２０（Ｄ）に示すように第２のエッチング処理を行う。エッチング処理も同様
にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、
ＲＦ電力３．２Ｗ／ｃｍ2(１３.５６ＭＨｚ)、バイアス電力４５ｍＷ／ｃｍ2(１３.５６
ＭＨｚ)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有す
る導電層９１８〜９２１が形成される。その端部にはテーパー部が形成され、該端部から
内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較
して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テ
ーパー部の角度は３０〜６０°となる。マスク９０８はエッチングされて端部が削れ、マ
スク９２２となる。また、図２０（Ｄ）の工程において、ゲート絶縁膜９０６の表面が４
０ｎｍ程度エッチングされる。
【０２６０】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与す
る不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０
13／ｃｍ2のドーズ量で行い、不純物濃度が大きくなった第１の不純物領域９２４〜９２
７と、前記第１の不純物領域９２４〜９２７に接する第２の不純物領域９２８〜９３１と
を形成する。この工程において、ドーピングの条件によっては、不純物が第２の形状の導
電層９１８〜９２１の下に回りこみ、第２の不純物領域９２８〜９３１が第２の形状の導
電層９１８〜９２１と重なることも起こりうる。第２の不純物領域における不純物濃度は
、１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3となるようにする。（図２１（Ａ））
【０２６１】
そして、（図２１（Ｂ））に示すように、ｐチャネル型ＴＦＴを形成する半導体層９０
２、９０５に一導電型とは逆の導電型の不純物領域９３３（９３３ａ、９３３ｂ）及び９
３４（９３４ａ、９３４ｂ）を形成する。この場合も第２の形状の導電層９１８、９２１
をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する
。このとき、ｎチャネル型ＴＦＴを形成する半導体層９０３、９０４は、レジストのマス
ク９３２を形成し全面を被覆しておく。ここで形成される不純物領域９３３、９３４はジ
ボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域９３３、９３４のｐ型
を付与する不純物元素の濃度は、２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるよう
にする。
【０２６２】
しかしながら、この不純物領域９３３、９３４は詳細にはｎ型を付与する不純物元素を
含有する２つの領域に分けて見ることができる。第３の不純物領域９３３ａ、９３４ａは
１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3の濃度でｎ型を付与する不純物元素を含み、
第４の不純物領域９３３ｂ、９３４ｂは１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3の濃
度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域９３３ｂ、９
３４ｂのｐ型を付与する不純物元素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以上となるよ
うにし、第３の不純物領域９３３ａ、９３４ａにおいては、ｐ型を付与する不純物元素の
濃度をｎ型を付与する不純物元素の濃度の１．５から３倍となるようにすることにより、
第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。
【０２６３】
その後、図２１（Ｃ）に示すように、第２の形状を有する導電層９１８〜９２１および
ゲート絶縁膜９０６上に第１の層間絶縁膜９３７を形成する。第１の層間絶縁膜９３７は
酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても第１の層間絶縁膜９３７は無機絶縁物材料から形
成する。第１の層間絶縁膜９３７の膜厚は１００〜２００nmとする。第１の層間絶縁膜９
３７として酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混
合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電
力密度０．５〜０．８W/cm2で放電させて形成することができる。また、第１の層間絶縁
膜９３７として酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2
Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、
基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成
することができる。また、第１の層間絶縁膜９３７としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製
される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣ
ＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【０２６４】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に
、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒
素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施
例では５５０℃で４時間の熱処理を行った。また、基板５０１に耐熱温度が低いプラスチ
ック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【０２６５】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で
、３００〜４５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。
この工程は熱的に励起された水素により半導体層にある１０16〜１０18/cm3のダングリン
グボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。いずれにしても、半導体層９０２〜９０
５中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０
．１atomic％程度付与すれば良い。
【０２６６】
そして、有機絶縁物材料からなる第２の層間絶縁膜９３９を１．０〜２．０μｍの平均
膜厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミ
ドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で
焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化
剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６
０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成するこ
とができる。
【０２６７】
このように、第２の層間絶縁膜９３９を有機絶縁物材料で形成することにより、表面を
良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生
容量を低減できる。しかし、吸湿性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９３７として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いると良い。
【０２６８】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜５７０をエッチングすることによりコンタクトホ
ールを形成することができる。
【０２６９】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、ソース配線９４０〜９４３とドレイン配線９４４〜９４
６を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０２７０】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４７を形成する（図２２（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０２７１】
また、画素電極９４７は、ドレイン配線９４６と接して重ねて形成することによって駆
動用ＴＦＴのドレイン領域と電気的な接続が形成される。
【０２７２】
次に、図２２（Ｂ）に示すように、画素電極９４７に対応する位置に開口部を有する第
３の層間絶縁膜９４９を形成する。第３の層間絶縁膜９４９は絶縁性を有していて、バン
クとして機能し、隣接する画素の有機発光層を分離する役割を有している。本実施例では
レジストを用いて第３の層間絶縁膜９４９を形成する。
【０２７３】
本実施例では、第３の層間絶縁膜９４９の厚さを１μｍ程度とし、開口部は画素電極９
４７に近くなればなるほど広くなる、所謂逆テーパー状になるように形成する。これはレ
ジストを成膜した後、開口部を形成しようとする部分以外をマスクで覆い、ＵＶ光を照射
して露光し、露光された部分を現像液で除去することによって形成される。
【０２７４】
本実施例のように、第３の層間絶縁膜９４９を逆テーパー状にすることで、後の工程に
おいて有機発光層を成膜した時に、隣り合う画素同士で有機発光層が分断されるため、有
機発光層と、第３の層間絶縁膜９４９の熱膨張係数が異なっていても、有機発光層がひび
割れたり、剥離したりするのを抑えることができる。
【０２７５】
なお、本実施例においては、第３の層間絶縁膜としてレジストでなる膜を用いているが
、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）
、酸化珪素膜等を用いることもできる。第３の層間絶縁膜９４９は絶縁性を有する物質で
あれば、有機物と無機物のどちらでも良い。
【０２７６】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４７に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０２７７】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０２７８】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０２７９】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０２８０】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０２８１】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０２８２】
こうして図２２（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４７
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０２８３】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９６２及び駆動用ＴＦＴ９６３は
画素部が有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成
することができる。
【０２８４】
なお、ＯＬＥＤを用いた発光装置の場合、駆動回路の電源の電圧が５〜６Ｖ程度、最大
でも１０Ｖ程度で十分なので、ＴＦＴにおいてホットエレクトロンによる劣化があまり問
題にならない。また駆動回路を高速で動作させる必要があるので、ＴＦＴのゲート容量は
小さいほうが好ましい。よって、本実施例のように、ＯＬＥＤを用いた発光装置の駆動回
路では、ＴＦＴの半導体層が有する第２の不純物領域９２９と、第４の不純物領域９３３
ｂとが、それぞれゲート電極９１８、９１９と重ならない構成にするのが好ましい。
【０２８５】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作製することが可能である。
【０２８６】
なお本実施例は、実施例１〜９と自由に組み合わせて実施することが可能である。
【実施例１１】
【０２８７】
本実施例では、実施例１０とは異なる発光装置の作製方法について説明する。
【０２８８】
第２の層間絶縁膜９３９を形成するまでの工程は、実施例５と同じである。図２３（Ａ
）に示すように、第２の層間絶縁膜９３９を形成した後、第２の層間絶縁膜９３９に接す
るように、パッシベーション膜９３９を形成する。
【０２８９】
パッシベーション膜９３９は、第２の層間絶縁膜９３９に含まれる水分が、画素電極９
４７や、第３の層間絶縁膜９８２を介して、有機発光層９５０に入るのを防ぐのに効果的
である。第２の層間絶縁膜９３９が有機樹脂材料を有している場合、有機樹脂材料は水分
を多く含むため、パッシベーション膜９３９を設けることは特に有効である。
【０２９０】
本実施例では、パッシベーション膜９３９として、窒化珪素膜を用いた。
【０２９１】
その後、所定のパターンのレジストマスクを形成し、それぞれの半導体層に形成されソ
ース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コ
ンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、
Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜９３９をまずエッチ
ングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜９３７をエ
ッチングする。さらに、半導体層との選択比を高めるために、エッチングガスをＣＨＦ3
に切り替えて第３の形状のゲート絶縁膜５７０をエッチングすることによりコンタクトホ
ールを形成することができる。
【０２９２】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、マスクでパターニングし
、その後エッチングすることで、ソース配線９４０〜９４３とドレイン配線９４４〜９４
６を形成する。図示していないが、本実施例ではこの配線を、そして、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜で形成した。
【０２９３】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすること
によって画素電極９４７を形成する（図２３（Ａ））。なお、本実施例では、透明電極と
して酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（Ｚ
ｎＯ）を混合した透明導電膜を用いる。
【０２９４】
また、画素電極９４７は、ドレイン配線９４６と接して重ねて形成することによって駆
動用ＴＦＴのドレイン領域と電気的な接続が形成される。
【０２９５】
次に、図２３（Ｂ）に示すように、画素電極９４７に対応する位置に開口部を有する第
３の層間絶縁膜９８２を形成する。本実施例では、開口部を形成する際、ウエットエッチ
ング法を用いることでテーパー形状の側壁とした。実施例５に示した場合と異なり、第３
の層間絶縁膜９８２上に形成される有機発光層は分断されないため、開口部の側壁が十分
になだらかでないと段差に起因する有機発光層の劣化が顕著な問題となってしまうため、
注意が必要である。
【０２９６】
なお、本実施例においては、第３の層間絶縁膜９８２として酸化珪素でなる膜を用いて
いるが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）といった有機樹脂膜を用いることもできる。
【０２９７】
そして、第３の層間絶縁膜９８２上に有機発光層９５０を形成する前に、第３の層間絶
縁膜９８２の表面にアルゴンを用いたプラズマ処理を施し、第３の層間絶縁膜９８２の表
面を緻密化しておくのが好ましい。上記構成によって、第３の層間絶縁膜９８２から有機
発光層９５０に水分が入るのを防ぐことができる。
【０２９８】
次に、有機発光層９５０を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極
）９５１および保護電極９５２を形成する。このとき有機発光層９５０及び陰極９５１を
形成するに先立って画素電極９４７に対して熱処理を施し、水分を完全に除去しておくこ
とが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、公知
の他の材料であっても良い。
【０２９９】
なお、有機発光層９５０としては、公知の材料を用いることができる。本実施例では正
孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を有機発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のい
ずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そ
のいずれの構成を用いても構わない。
【０３００】
本実施例では正孔輸送層としてポリフェニレンビニレンを蒸着法により形成する。また
、発光層としては、ポリビニルカルバゾールに１，３，４−オキサジアゾール誘導体のＰ
ＢＤを３０〜４０％分子分散させたものを蒸着法により形成し、緑色の発光中心としてク
マリン６を約１％添加している。
【０３０１】
また、保護電極９５２でも有機発光層９５０を水分や酸素から保護することは可能であ
るが、さらに好ましくは保護膜９５３を設けると良い。本実施例では保護膜９５３として
３００ｎｍ厚の窒化珪素膜を設ける。この保護膜も保護電極９５２の後に大気解放しない
で連続的に形成しても構わない。
【０３０２】
また、保護電極９５２は陰極９５１の劣化を防ぐために設けられ、アルミニウムを主成
分とする金属膜が代表的である。勿論、他の材料でも良い。また、有機発光層９５０、陰
極９５１は非常に水分に弱いので、保護電極９５２までを大気解放しないで連続的に形成
し、外気から有機発光層を保護することが望ましい。
【０３０３】
なお、有機発光層９５０の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、
陰極９５１の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０３０４】
こうして図２３（Ｂ）に示すような構造の発光装置が完成する。なお、画素電極９４７
、有機発光層９５０、陰極９５１の重なっている部分９５４がＯＬＥＤに相当する。
【０３０５】
ｐチャネル型ＴＦＴ９６０及びｎチャネル型ＴＦＴ９６１は駆動回路が有するＴＦＴで
あり、ＣＭＯＳを形成している。スイッチング用ＴＦＴ９６２及び駆動用ＴＦＴ９６３は
画素部が有するＴＦＴであり、駆動回路のＴＦＴと画素部のＴＦＴとは同一基板上に形成
することができる。
【０３０６】
本発明の発光装置の作製方法は、本実施例において説明した作製方法に限定されない。
本発明の発光装置は公知の方法を用いて作製することが可能である。
【０３０７】
なお本実施例は、実施例１〜９と自由に組み合わせて実施することが可能である。
【実施例１２】
【０３０８】
本発明の電子機器に用いられる発光装置は自発光型であるため、液晶ディスプレイに比
べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用
いることができる。
【０３０９】
本発明の電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（
ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディ
オ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端
末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を
備えた画像再生装置（具体的にはＤＶＤ：Digital Versatile Disc）等の記録媒体を再生
し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方
向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装
置を用いることが望ましい。それら電子機器の具体例を図２４に示す。
【０３１０】
図２４（Ａ）は本発明の有機発光表示装置であり、筐体２００１、支持台２００２、表
示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の発光
装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライ
トが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、有機発光
表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置
が含まれる。
【０３１１】
図２４（Ｂ）は本発明のデジタルスチルカメラであり、本体２１０１、表示部２１０２
、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等
を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０３１２】
図２４（Ｃ）は本発明のノート型パーソナルコンピュータであり、本体２２０１、筐体
２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティ
ングマウス２２０６等を含む。本発明の発光装置は表示部２２０３に用いることができる
。
【０３１３】
図２４（Ｄ）は本発明のモバイルコンピュータであり、本体２３０１、表示部２３０２
、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の発光
装置は表示部２３０２に用いることができる。
【０３１４】
図２４（Ｅ）は記録媒体を備えた本発明の携帯型の画像再生装置（具体的にはＤＶＤ再
生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、
記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等
を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文
字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４に用い
ることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含ま
れる。
【０３１５】
図２４（Ｆ）は本発明のゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であ
り、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の発光装置は表示
部２５０２に用いることができる。
【０３１６】
図２４（Ｇ）は本発明のビデオカメラであり、本体２６０１、表示部２６０２、筐体２
６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリ
ー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の発光装置は表示
部２６０２に用いることができる。
【０３１７】
ここで図２４（Ｈ）は本発明の携帯電話であり、本体２７０１、筐体２７０２、表示部
２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポー
ト２７０７、アンテナ２７０８等を含む。本発明の発光装置は表示部２７０３に用いるこ
とができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話
の消費電力を抑えることができる。
【０３１８】
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
【０３１９】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０３２０】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
【０３２１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１１に示したいずれの構成の発光装
置を用いても良い。
【図１】
2014160266.tif 000006
【図２】
2014160266.tif 000007
【図３】
2014160266.tif 000008
【図４】
2014160266.tif 000009
【図５】
2014160266.tif 000010
【図６】
2014160266.tif 000011
【図７】
2014160266.tif 000012
【図８】
2014160266.tif 000013
【図９】
2014160266.tif 000014
【図１０】
2014160266.tif 000015
【図１１】
2014160266.tif 000016
【図１２】
2014160266.tif 000017
【図１３】
2014160266.tif 000018
【図１４】
2014160266.tif 000019
【図１５】
2014160266.tif 000020
【図１６】
2014160266.tif 000021
【図１７】
2014160266.tif 000022
【図１８】
2014160266.tif 000023
【図１９】
2014160266.tif 000024
【図２０】
2014160266.tif 000025
【図２１】
2014160266.tif 000026
【図２２】
2014160266.tif 000027
【図２３】
2014160266.tif 000028
【図２４】
2014160266.tif 000029