(57)【要約】【課題】フィールドプレート付きのＧａＮ−ＨＥＭＴがオフの時に、フィールドプレートの閾値が変化し、フィールドプレートの下の絶縁膜に高電圧が印加され、絶縁膜が劣化することにより、ＧａＮ−ＨＥＭＴの寿命が短くなってしまう。フィールドプレートの閾値が変化しにくい、信頼性を向上した電源回路を提供する。【解決手段】電源回路は、フィールドプレートを有するデプレッションモードトランジスタと、前記トランジスタのソース電極と、ドレイン電極とが接続されたエンハンスメントモードトランジスタと、前記デプレッションモードトランジスタと前記エンハンスメントモードトランジスタとの接続ノードに接続された定電流源とを含む。【選択図】図５
2014063831.tif 000002
【特許請求の範囲】
【請求項１】
フィールドプレートを有するデプレッションモードトランジスタと、
前記デプレッションモードトランジスタのソース電極と、ドレイン電極とが接続されたエンハンスメントモードトランジスタと、
前記デプレッションモードトランジスタと前記エンハンスメントモードトランジスタとの接続ノードに接続された定電流源と
を含むことを特徴とする電源回路。
【請求項２】
前記デプレッションモードトランジスタが窒素を含む化合物半導体で構成されていることを特徴とする請求項１記載の電源回路。
【請求項３】
前記フィールドプレートは、前記デプレッションモードトランジスタのソース電極に接続されたソースフィールドプレートである
ことを特徴とする請求項１記載の電源回路。
【請求項４】
前記定電流源が、前記デプレッションモードトランジスタの定格電流の１×１０-11〜１×１０-2の電流を流す
ことを特徴とする請求項１記載の電源回路。
【請求項５】
ＤＣ−ＤＣコンバータと前記ＤＣ−ＤＣコンバータへ電力を供給する電源回路とを有する電源装置であって、
前記電源回路は、
フィールドプレートを有するデプレッションモードトランジスタと、
前記デプレッションモードトランジスタのソース電極と、ドレイン電極とが接続されたエンハンスメントモードトランジスタと、
前記デプレッションモードトランジスタと前記エンハンスメントモードトランジスタとの接続ノードに接続された定電流源と
を含むことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デプレッションモードトランジスタを含む電源回路及び電源装置に関する。
【背景技術】
【０００２】
近年、サファイア、ＳｉＣ、窒素ガリウム（ＧａＮ）又はＳｉ等からなる基板上にＧａＮ層及びＡｌＧａＮ層を順次形成し、ＧａＮ層を電子走行層として用いる電子デバイス（化合物半導体デバイス）の開発が活発である。
【０００３】
ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉの１．１ｅＶ、ＧａＡｓの１．４ｅＶに比べて大きい。このため、この化合物半導体装置には、高耐圧での動作が期待されている。
【０００４】
このような化合物半導体装置の一つとして、ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が挙げられる。以下、このＧａＮ系の高電子移動度トランジスタをＧａＮ−ＨＥＭＴと称する。ＨＥＭＴとは、半導体ヘテロ接合に誘起された高移動度の二次元電子ガス（２ＤＥＧ）をチャネルとした電界効果トランジスタのことである。
【０００５】
ＧａＮ−ＨＥＭＴを電源用のインバータのスイッチとして使用すると、オン抵抗の低減及び耐圧の向上の両立が可能である。また、Ｓｉ系トランジスタと比較して、待機時の消費電力を低減することも可能であり、動作周波数を向上させることも可能である。
【０００６】
このため、スイッチングロスを低減することができ、インバータの消費電力を低減することが可能となる。また、同等の性能のトランジスタであれば、Ｓｉ系トランジスタと比較して小型化が可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３２４８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＧａＮ−ＨＥＭＴを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、２ＤＥＧ濃度が減少し、ＧａＮ−ＨＥＭＴの出力低下を招くことがある。電流コプラス現象の対策として、ソース電極にフィールドプレートを設けたソースフィールドプレート付きＧａＮ−ＨＥＭＴがある。
【０００９】
しかしながら、ＧａＮ−ＨＥＭＴのオフ時にソースフィールドプレートの閾値が変動し、ソースフィールドプレートの下の絶縁膜に高電圧が印加され、絶縁膜が劣化し、ＧａＮ−ＨＥＭＴの寿命が短くなるという問題がある。
【００１０】
本技術は、上記に鑑み、ＧａＮ−ＨＥＭＴを高周波、高電圧で用いた場合でも、ＧａＮ−ＨＥＭＴの劣化が進み、寿命が短くなることが無い信頼性の高い電源回路及び電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
開示の電源回路によれば、フィールドプレートを有するデプレッションモードトランジスタと、前記デプレッションモードトランジスタのソース電極と、ドレイン電極とが接続されたエンハンスメントモードトランジスタと、前記デプレッションモードトランジスタと前記エンハンスメントモードトランジスタとの接続ノードに接続された定電流源とを含む電源回路が提供される。
【発明の効果】
【００１２】
開示の電源回路によれば、ソースフィールドプレートを有するデプレッションモードトランジスタのソース電極と、エンハンスメントモードトランジスタのドレイン電極との接続ノードに接続された定電流源によって、デプレッションモードトランジスタがオフ時のソースフィールドプレートの閾値が安定するので、ソースフィールドプレートの下の絶縁膜に高電圧が印加されなくなるため、絶縁膜の劣化が進み、デプレッションモードトランジスタの寿命が短くなるという問題が起こりにくいという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】カスコード接続回路の回路図である。
【図２】ソースフィールドプレートを有するＧａＮ−ＨＥＭＴの構造図である。
【図３】ソースフィールドプレートを有するＧａＮ−ＨＥＭＴの等価回路図である。
【図４】ＧａＮ−ＨＥＭＴの信頼性試験の結果を示す図である。
【図５】実施形態の電源回路の回路図である。
【図６】実施形態の電源回路を適用した電源装置の図である。
【発明を実施するための形態】
【００１４】
従来のシリコンのＭＯＳ−ＦＥＴが、ゲートに電圧を印加しない状態でオフになるノーマリーオフ型（エンハンスメントモード）であるのに対して、ＧａＮ−ＨＥＭＴは、通常、ゲートに電圧を印加しない状態でオンになるノーマリーオン型（デプレッションモード）である。
【００１５】
そのため、デプレッションモードのＧａＮ−ＨＥＭＴをスイッチングするためには、エンハンスメントモードとして働くように、エンハンスメントモードのＦＥＴを組み合わせたカスコード接続という手法がある。
【００１６】
図１に、カスコード接続回路の一例を示す。カスコード接続回路１は、デプレッションモードのＧａＮ−ＨＥＭＴ３０と、エンハンスメントモードのＭＯＳ−ＦＥＴ２０とを直列にした回路で、ＧａＮ−ＨＥＭＴ３０のソースは、ＭＯＳ−ＦＥＴ２０のドレインに接続される。ＧａＮ−ＨＥＭＴ３０のゲートと、ＭＯＳ−ＦＥＴ２０のソースは、接地される。エンハンスメントモードのＭＯＳ−ＦＥＴ２０は例えば、一般に入手可能なシリコンベースのｎ型ＭＯＳ−ＦＥＴとする。
【００１７】
次に、カスコード接続回路１の動作について説明する。まず、ＭＯＳ−ＦＥＴ２０がオフになると、ＭＯＳ−ＦＥＴ２０の抵抗が高くなり、まだオンであるＧａＮ−ＨＥＭＴ３０との抵抗値の兼ね合いで、ＭＯＳ−ＦＥＴ２０のドレイン電圧が上がることになる。すると、ＧａＮ−ＨＥＭＴ３０のゲート電圧は０Ｖであるので、ＧａＮ−ＨＥＭＴ３０のソースの電圧がゲート電圧より高くなる。ここで、例えばＧａＮ−ＨＥＭＴ３０がオフオンする閾値を−５Ｖとすると、ＧａＮ−ＨＥＭＴ３０のソース電圧が５Ｖになった段階で、ＧａＮ−ＨＥＭＴ３０がオフする。
【００１８】
カスコード接続回路１を１つのトランジスタと見ると、ＧａＮ−ＨＥＭＴ３０のドレインは、カスコード接続回路１のドレインとして機能し、ＭＯＳ−ＦＥＴ２０のソースは、カスコード接続回路１のソースとして機能する。同様に、ＭＯＳ−ＦＥＴ２０のゲートはカスコード接続回路１のゲートとして機能する。
【００１９】
ＧａＮ−ＨＥＭＴを、高周波、大電圧で動作させると、ドレイン電流が減少する電流コプラス現象が発生する。電流コプラス現象の原因は、ゲート電極のドレイン電極側付近の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。表面のトラップ準位に電子が捕獲されると、２ＤＥＧ濃度が減少し、ＧａＮ−ＨＥＭＴの出力低下を招くことがある。
【００２０】
そこで、電流コプラス現象の対策として、フィールドプレートを有するＧａＮ−ＨＥＭＴがある。
【００２１】
図２は、フィールドプレートを有するＧａＮ−ＨＥＭＴ３２の構造を示す断面図である。ＳｉＣ基板９０上にＡｌＮ層９１、ノンドープのｉ−ＧａＮ層９２、ｎ型のｎ−ＡｌＧａＮ層９４が順次形成されている。更に、ｎ−ＡｌＧａＮ層９４上に、ソース電極８１、ドレイン電極８２及びゲート電極８３が形成されている。ＧａＮ−ＨＥＭＴ３２においては、ｎ−ＡｌＧａＮ層９４のｉ−ＧａＮ層９２との界面に形成される二次元電子ガス（２ＤＥＧ）９３をキャリアとしている。尚、ＡｌＮ層９１はバッファ層として機能する。
【００２２】
さらに、ｎ型のｎ−ＡｌＧａＮ層９４、ソース電極８１、ドレイン電極８２及びゲート電極８３上に、ポリイミド等の絶縁材料からなる層間絶縁膜９５が形成されている。
【００２３】
層間絶縁膜９５中には、ゲート電極８３と電気的に接続され、水平方向に延びるゲートフィールドプレート４２が形成されている。
【００２４】
また、層間絶縁膜９５上には、ソース電極８１上からゲートフィールドプレート４２を超える位置にまで水平方向に延びるソースフィールドプレート４０が形成され、ソース電極８１とは層間絶縁膜９５内に形成されたコンタクトプラグ８５によって、電気的に接続されている。
【００２５】
また、層間絶縁膜９５上のドレイン電極８２の位置には、ドレイン電極用パッド４４が形成され、ドレイン電極８２とは層間絶縁膜９５内に形成されたコンタクトプラグ８６によって、電気的に接続されている。
【００２６】
ソースフィールドプレート４０を、ゲート電極８３よりも閾値がマイナス側である２つ目のゲートと見ると、フィールドプレート付きのＧａＮ−ＨＥＭＴ３２を２つのデバイスと見ることができる。
【００２７】
図３は、フィールドプレート付きのＧａＮ−ＨＥＭＴ３２の等価回路図を示す。第１のデバイス３４は、ＧａＮ−ＨＥＭＴ３２のソース電極８１をソースとし、ＧａＮ−ＨＥＭＴ３２のゲート電極８３をゲートとし、ＧａＮ−ＨＥＭＴ３２のドレイン端下の二次元電子ガス９３の一端をドレインとする。
【００２８】
第２のデバイス３６は、ＧａＮ−ＨＥＭＴ３２のドレイン端下の二次元電子ガス９３の他端をソースとし、ＧａＮ−ＨＥＭＴ３２のソースフィールドプレート４０をゲートとし、ＧａＮ−ＨＥＭＴ３２のドレイン電極８２をドレインとする。
【００２９】
次いで、フィールドプレート付きのＧａＮ−ＨＥＭＴ３２がオフになるときの動作について説明する。第１のデバイス３４のゲートの閾値を例えば−５Ｖとし、第２のデバイス３６のゲートの閾値を例えば−１０Ｖとする。
【００３０】
第１のデバイス３４のゲート電圧を−５Ｖ以下とし、第１のデバイス３４をオフにすると、第１のデバイス３４のゲート下の抵抗が高くなるため、まだオンである第２のデバイス３６との抵抗値の兼ね合いで、第１のデバイス３４のドレインの電圧が上がる。第１のデバイス３４のドレインの電圧が上がるにつれて、第２のデバイス３６のソースの電圧も上がり、第２のデバイス３６のソース電圧が１０Ｖになった段階で第２のデバイス３６はオフとなる。
【００３１】
一般に、ＧａＮ−ＨＥＭＴを高周波、大電圧で動作させた時に発生する電流コプラス現象の原因は、ゲート電極近傍のドレイン電極側の電子トラップ準位に自由電子が捕獲されることが原因のひとつと考えられている。このソースフィールドプレート４０は、ゲート電極８３近傍のドレイン電極８２側に電界がかかりすぎない様にして、自由電子の動きを妨げない働きを有する。
【００３２】
発明者は、上記一例としたカスコード接続回路１においてＧａＮ−ＨＥＭＴ３０をフィールドプレート付きのＧａＮ−ＨＥＭＴ３２に置き換えて信頼性試験を行なった。
【００３３】
図４は、ＧａＮ−ＨＥＭＴ３２の信頼性試験の結果を示す。図中、一番左の棒グラフは、図１に示すカスコード接続回路１の電源に６００Ｖを加え、入力にパルス信号を入力し、カスコード接続回路１のオンオフを繰り替えした場合のＧａＮ−ＨＥＭＴ３２の寿命を示す。だいたい１．００×１０10秒でＧａＮ−ＨＥＭＴ３２が破壊するという結果が得られた。
【００３４】
発明者は、ＧａＮ−ＨＥＭＴ３２の破壊の原因を以下の様に推察した。ＧａＮ−ＨＥＭＴ３２のオフ時に、ソース電極８１側からＧａＮの結晶に入ってドレイン電極８２側にリーク電流が流れる。このリーク電流が少ない場合は、ソースフィールドプレート４０の直下でホール（正孔）のトラップのみが発生し、再結合やデトラップは発生しなくなる。これにより、ソースフィールドプレート４０の下方が正に帯電し、２ＤＥＧの濃度が増加してソースフィールドプレート４０の閾値が−１０Ｖから例えば−５０Ｖに変動する。すると、第２のデバイス３６のソース電圧が５０Ｖにまで上昇しないと、第２のデバイス３６はオフとならなくなってしまう。この際に、フィールドプレート４０の下の層間絶縁膜９５に５０Ｖの高い電圧が印加されるため、層間絶縁膜９５の劣化が進み、最終的には層間絶縁膜９５が破壊し、ＧａＮ−ＨＥＭＴ３２の寿命が短くなってしまう。
【００３５】
そこで、発明者は、ＧａＮ−ＨＥＭＴ３２の寿命が短くなるのは、ソースフィールドプレートの閾値の変動によるものと考え、以下の実施の形態を考案した。
【００３６】
以下に図面を参照して、本開示の技術にかかる好適な実施の形態を詳細に説明する。
【００３７】
図５は、開示の技術を適用した実施形態の電源回路１０を示す図である。図５において、図１に示すカスコード接続回路１と同一又は同等の構成要素には同一符号を付し、その説明を省略する。
【００３８】
本実施形態の電源回路１０は、フィールドプレート付きＧａＮ−ＨＥＭＴ３２とエンハンスメントモードのＭＯＳ−ＦＥＴ２０とを直列にしたカスコード接続回路で、ＧａＮ−ＨＥＭＴ３２のソースは、ＭＯＳ−ＦＥＴ２０のドレインに接続される。ＧａＮ−ＨＥＭＴ３２のゲートと、ＭＯＳ−ＦＥＴ２０のソースは、接地される。エンハンスメントモードのＭＯＳ−ＦＥＴ２０は例えば、一般に入手可能なシリコンベースのｎ型ＭＯＳ−ＦＥＴとする。さらに、ＧａＮ−ＨＥＭＴ３２のソースと、ＭＯＳ−ＦＥＴ２０のドレインとが接続するノードには、定電流源５０が接続される。定電流源５０は、一般的な定電流回路から構成され、例えば、カレントミラー回路が用いられる。
【００３９】
この定電流源５０は、ＧａＮ−ＨＥＭＴ３２のオフ時に、ＧａＮ−ＨＥＭＴ３２のソース電極８１側からＧａＮの結晶に入ってドレイン電極８２に流れるリーク電流を一定量流す働きを有する。
【００４０】
図４を参照して、図中、左より２番目から５番目の棒グラフは、図５に示す電源回路１０の電源に６００Ｖを加え、入力にパルス信号を入力し、電源回路１０のオンオフを繰り替えした場合のＧａＮ−ＨＥＭＴ３２の寿命を示す。定格電流が１００ｍＡのＧａＮ−ＨＥＭＴ３２に対して、定電流源５０が流す電流をそれぞれ、１ｐＡ、１ｎＡ、１μＡ、１ｍＡにしてＧａＮ−ＨＥＭＴ３２の寿命を比較したものである。
【００４１】
定電流源５０が流す電流を、１ｐＡとした場合では、定電流源が無い場合の寿命との差異は認められなかった。リーク電流を１ｐＡ増やした程度では、あまり効果がないことがわかった。
【００４２】
定電流源５０が流す電流を１ｎＡ、１μＡとした場合は、定電流源５０が無い場合に比べて、６倍ほど寿命が延びることが認められた。これは、定電流源５０をつないで、ＧａＮ−ＨＥＭＴ３２のオフ時のリーク電流を増加させると、オフ時にホールがソースフィールドプレート４０下にトラップされてもデトラップもしくは電子と再結合しやすくなる。よって、ソースフィールドプレート４０下方の２ＤＥＧの濃度は変化しないので、ソースフィールドプレート４０を第２ゲートと見たときの閾値が変わらない。
【００４３】
ソースフィールドプレート４０の閾値が変動しないので、フィールドプレート４０の下の層間絶縁膜９５には高い電圧が印加されなくなる。よって、層間絶縁膜９５の劣化が進まずＧａＮ−ＨＥＭＴ３２の寿命が延びたものと考えられる。
【００４４】
定電流源５０が流す電流を１ｍＡとした場合は、ＧａＮ−ＨＥＭＴ３２のソース−ドレイン間に高電圧が印加された状態で、ソース−ドレイン間に大きな電流が流れることになるため、ＧａＮ−ＨＥＭＴ３２の一部に局所的に大きな負荷がかかり、ＧａＮ−ＨＥＭＴ３２が安定して動作する電圧と電流の領域であるＳＯＡ（Safe Operation Area)の範囲を長時間超えてしまうため、劣化が進み寿命が極端に短くなってしまうことが原因と考えられる。
【００４５】
上記より、定電流源５０が流す電流を１ｎＡ、１μＡとした場合に効果があることが判明した。これは、ＧａＮ−ＨＥＭＴ３２の定格電流によって決まる範囲のリーク電流を増やすことで、ソースフィールドプレート４０の閾値が変動しなくなり、ＧａＮ−ＨＥＭＴ３２の劣化が進まないものと推測される。
【００４６】
本実施形態においては、ＧａＮ−ＨＥＭＴ３２のオフ時のリーク電流を、ＧａＮ−ＨＥＭＴ３２の定格電流によって決まる範囲のリーク電流を定電流源５０によって増やすことよって、フィールドプレート４０の下の層間絶縁膜９５に高い電圧が印加されなくなるので、層間絶縁膜９５の劣化を防ぎ、ＧａＮ−ＨＥＭＴ３２の寿命を延ばすことが可能となる。
【００４７】
尚、本実施形態においては、ソース電極８１にフィールドプレートがあるソースフィールドプレート４０有りのＧａＮ−ＨＥＭＴ３２について説明したが、ゲート電極８３にフィールドプレートがあるゲートフィールドプレート有りのＧａＮ−ＨＥＭＴについても、同様の効果が得られる。
【００４８】
また、定電流源５０の代わりに、単なる抵抗をＧａＮ−ＨＥＭＴ３２のソースと、ＭＯＳ−ＦＥＴ２０のドレインとが接続するノードに接続したとしてもＧａＮ−ＨＥＭＴ３２のオフ時のリーク電流をある程度増やすことができるため、ある程度の効果は期待できる。
【００４９】
図６は、本実施形態の電源回路１０を用いた電源装置の回路図である。実施形態の電源回路１０は、電源装置内の電源の力率を改善するためのＰＦＣ（Power Factor Correction：力率改善）内に設けられている。図６に示す電源装置は、整流回路２１０、ＰＦＣ回路２２０、制御部２５０、及びＤＣ（Direct Current）−ＤＣコンバータ２６０を含む。
【００５０】
整流回路２１０は、交流電源２００に接続されており、交流電力を全波整流して出力する。ここで、交流電源２００の出力電圧はＶｉｎであるため、整流回路２１０の入力電圧はＶｉｎである。整流回路２１０は、交流電源２００から入力される交流電力を全波整流した電力を出力する。整流回路２１０には、例えば、電圧が８０（Ｖ）〜２６５（Ｖ）の交流電力が入力されるため、整流回路２１０の出力電圧もＶｉｎとする。
【００５１】
ＰＦＣ回路２２０は、Ｔ字型に接続された、インダクタ、スイッチング素子としての実施形態の電源回路１０、ダイオード、及び平滑用キャパシタ２４０を含み、整流回路２１０で整流された電流に含まれる高調波等の歪みを低減し、電力の力率を改善するアクティブフィルタ回路である。
【００５２】
制御部２５０は、電源回路１０のゲートに印加するパルス状のゲート電圧を出力する。制御部２５０は、整流回路２１０から出力される全波整流された電力の電圧値Ｖｉｎ、電源回路１０に流れる電流の電流値、平滑キャパシタ２４０の出力側の電圧値Ｖｏｕｔに基づいてゲート電圧のデューティ比を決定し、スイッチング素子１０Ａのゲートに印加する。制御部２５０としては、例えば、電源回路１０に流れる電流の電流値、電圧値Ｖｏｕｔ、Ｖｉｎに基づいてデューティ比を演算できるマルチプライヤ回路を用いればよい。
【００５３】
平滑用キャパシタ２４０は、ＰＦＣ回路２２０から出力される電圧を平滑化してＤＣ−ＤＣコンバータ２６０に入力する。ＤＣ−ＤＣコンバータ２６０は、例えば、フォワード型又はフルブリッジ型のＤＣ−ＤＣコンバータを用いればよい。ＤＣ−ＤＣコンバータ２６０には、例えば、電圧が３８５（Ｖ）の直流電力が入力される。
【００５４】
ＤＣ−ＤＣコンバータ２６０は、直流電力の電圧値を変換して出力する変換回路であり、出力側には負荷回路２７０が接続される。
【００５５】
ここでは、ＤＣ−ＤＣコンバータ２６０は、例えば、電圧が３８５（Ｖ）の直流電力を電圧が１２（Ｖ）の直流電力に変換して負荷回路２７０に出力する。
【００５６】
本実施形態によれば、ＰＦＣ回路２２０内の電源回路１０のＧａＮ−ＨＥＭＴ３２を高周波、高電圧で用いた場合でも、電流コプラス現象が起きにくいので効率の良い電源装置を提供することが可能となる。また、ＧａＮ−ＨＥＭＴ３２の劣化が少ないので、高品質の電源装置を提供することが可能となる。
【００５７】
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５８】
１  カスコード接続回路
１０  電源回路
２０  ＭＯＳ−ＦＥＴ
３０、３２  ＧａＮ−ＨＥＭＴ
４０  ソースフィールドプレート
４２  ゲートフィールドプレート
４４  ドレイン電極用パッド
５０  定電流源
８１  ソース電極
８２  ドレイン電極
８３  ゲート電極
８５、８６  コンタクトプラグ
９０  ＳｉＣ基板
９１  ＡｌＮ層
９２  ｉ−ＧａＮ層
９３  二次元電子ガス
９４  ｎ−ＡｌＧａＮ層
９５  層間絶縁膜
２００  交流電源
２１０  整流回路
２２０  ＰＦＣ回路
２５０  制御部
２６０  ＤＣ−ＤＣコンバータ
２７０  負荷回路
【図１】
2014063831.tif 000003
【図２】
2014063831.tif 000004
【図３】
2014063831.tif 000005
【図４】
2014063831.tif 000006
【図５】
2014063831.tif 000007
【図６】
2014063831.tif 000008