(57)【要約】【課題】基板に搭載されるデバイスについて、ネジ止めにより電子基板に加えられる応力集中を緩和し当該デバイスの半田接合部における電気的接続を極力良好にできるようにした車両用電子機器を提供する。【解決手段】スリット４ｙｂが、メイン基板４の貫通孔４ｙの配設位置と半導体パッケージ３０との間に設けられている。メイン基板４の歪みを抑制することで半導体パッケージ３０の半田付け部におけるクラック発生を抑制でき、車両内の過酷な環境を想定した温度サイクル試験への耐性アップに繋げることができる。【選択図】図２
2014212240.tif 000002
【特許請求の範囲】
【請求項１】
金属製部材（５）と、
ねじ（１２）により前記金属製部材（５）に固定され前記ねじ（１２）を挿通するための第１貫通孔（４ｙ）が設けられるプリント配線基板（４）と、
前記プリント配線基板（４）に半田接合されたデバイスの第１の半導体パッケージ（３０）と、を備え、
前記プリント配線基板（４）には、前記第１貫通孔（４ｙ）の配設位置と前記第１の半導体パッケージ（３０）の配置位置との間にスリット（４ｙｂ）が設けられることを特徴とする車両用電子機器。
【請求項２】
請求項１記載の車両用電子機器において、
前記第１の半導体パッケージ（３０）は、ＱＦＮパッケージ（Quad For Non-Lead Package）により構成されていることを特徴とする車両用電子機器。
【請求項３】
請求項１または２記載の車両用電子機器において、
前記プリント配線基板（４）に半田付けされ発振ＩＣを内蔵する第２の半導体パッケージ（３８）を備え、
前記プリント配線基板（４）は、前記第１貫通孔（４ｙ）から前記スリット（４ｙｂ）の形成方向側とは異なる平面回転角方向で、当該プリント配線基板（４）の平面方向ブレを抑制する位置決め用の第２貫通孔（４ｘ）が設けられ、前記第２貫通孔（４ｘ）は前記第２の半導体パッケージ（３８）の配置位置と前記第１貫通孔（４ｙ）の配設位置との間に構成されていることを特徴とする車両用電子機器。
【請求項４】
請求項１〜３の何れか一項に記載の車両用電子機器において、
前記スリット（４ｙｂ）は、前記第１貫通孔（４ｙ）を中心とした所定回転角の円弧状に形成されていることを特徴とする車両用電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両に搭載可能な車両用電子機器に関する。
【背景技術】
【０００２】
この種の車両用電子機器は、マイクロコンピュータを搭載し各種機器（センサ、アクチュエータ）を制御する。近年では、車両用制御機器の電子化が進み、例えば、従来のナビゲーション機能に留まらず、車外のセンタ装置との連携、挙動制御などの多種多様なサービスも実現されている。このような多種多様な制御を実現するため、基板に搭載される部品点数が多くなる。他方では、車両用電子機器は車両内の限られた空間に搭載されるため小型化も要求されており体格的な制約を備える。本願に関わる技術として、回路基板の固定部に応力が集中することを抑制できるようにした電子装置が提供されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３２９４１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多くのデバイスがプリント配線基板上に実装されると、放熱、耐環境性などを考慮して全てのデバイス部品を最適配置することは、様々な制約を考慮すると困難度が高い。デバイスがねじの配設位置近辺に配置され、プリント配線基板がねじを使用して固定されると当該基板に引っ張り応力を生じる。車両内の過酷な環境を想定した温度サイクル試験を実施すると半田接合部にクラックを生じやすくなる。最悪の場合、デバイスの半田接合部が電気的接続不良を生じ、製品の機能が失われる可能性がある。
【０００５】
本発明の目的は、プリント配線基板に搭載されるデバイスについて、ねじ止めによりプリント配線基板に加えられる歪みを抑制し、当該デバイスの半田接合部において信頼性良く電気的接続できるようにした車両用電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、プリント配線基板にはねじを挿通するための貫通孔が設けられる。ねじが、プリント配線基板の貫通孔に挿通されることで当該プリント配線基板が金属製部材に固定される。プリント配線基板には、ねじを挿通するための貫通孔の配設位置と第１の半導体パッケージの配置位置との間にスリットが設けられる。このため、ねじが貫通孔を通じて締結されることにより当該貫通孔の周辺に生じる歪みをスリットにより抑制できる。これにより、応力集中を緩和でき、デバイスの半田接合部において信頼性良く電気的接続できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態について車両用電子機器を前面側から概略的に示す分解斜視図
【図２】多層配線基板の裏面側の部品の配置図
【図３】多層配線基板の表面側の部品の配置図
【図４】組付後の基板配置を示す横断面図（図５のＡ−Ａ線に沿う断面図）
【図５】多層配線基板を裏面側から概略的に示す背面図
【図６】多層配線基板の歪み分布のシミュレーション結果
【図７】多層配線基板の応力集中分布のシミュレーション結果の拡大図
【図８】スリットがない場合の歪み分布のシミュレーション結果（図６相当図）
【図９】スリットがない場合の応力集中分布のシミュレーション結果の拡大図（図７相当図）
【図１０】スリットが位置決め穴の周辺まで延設された場合の歪み分布のシミュレーション結果（図６相当図）
【図１１】スリットが位置決め穴の周辺まで延設された場合の応力集中分布のシミュレーション結果の拡大図（図７相当図）
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態について図１〜図１１を参照しながら説明する。
図１に示すように、車両用電子機器１は、遠心ファンユニット２を装着した金属製の背面カバー３を最裏部に備え、この背面カバー３の表側に位置して、ＣＰＵなどを搭載するプリント配線基板（以下メイン基板と称す）４、基板間フレーム５、インタフェース回路搭載用のプリント配線基板（以下インタフェース基板と称す）６、トップフレーム７、ＬＣＤ８、中間押え枠９、タッチパネル１０、外枠１１、をこの順でねじ１２を用いて組付けされる。また、これらのうち各部材４〜６の側方には、側板１３がねじ１２を用いて組付けされる。
【０００９】
これらの部品のうち、タッチパネル１０、ＬＣＤ８、トップフレーム７、インタフェース基板６、基板間フレーム５、及びメイン基板４は、平板状に成型されるものであり、前述の順に互いに適切な距離だけ表裏方向に離間しつつ積層されている。
【００１０】
表側の外枠１１は矩形枠状に成型され、この外枠１１の内側がＬＣＤ８のディスプレイ表示領域となり、且つ、タッチパネル１０の操作領域として設けられる。タッチパネル１０は矩形状をなし、ユーザ操作面を表側として外枠１１の内裏側に配設される。中間押え枠９はタッチパネル１０の外側の矩形枠として構成され、ＬＣＤ８はタッチパネル１０の裏側に配設される。トップフレーム７は金属製部材を用いて所定形状に成型されＬＣＤ８の裏側に配設される。
【００１１】
トップフレーム７の裏側には、インタフェース基板６が配設される。このインタフェース基板６は、主として各種他の車載機器（図示せず）とのインタフェースを行うものであり、さらに電源用部品（図示せず）を搭載しており電源基板としても用いられる。
【００１２】
このインタフェース基板６は、基板間フレーム５およびメイン基板４の右側辺に設けられる開口（抉り：図１の４ａ、５ｅ参照）と同一の平面領域に開口が設けられていない。このインタフェース基板６は多層のプリント配線基板により形成される。また、インタフェース基板６には、電源制御機能や車両制御に特化した各種制御を行うための各種半導体パッケージ６ａ（図１参照）などの電子部品が搭載されている。
【００１３】
インタフェース基板６は、各種車載機器（図示せず）とのインタフェースを行うブルートゥース（登録商標）通信部、インタフェース部（ＩＦ）、ＣＡＮドライバ、車載機器と入出力制御するマイコン、ＮＯＲフラッシュメモリ、Ａ／Ｄコンバータ（ＡＤＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、ビデオデコーダ、バックライトＬＥＤを駆動するためのＬＥＤドライバ、アナログセレクタなど（何れも図示せず）を搭載する。このインタフェース基板６は、図示しないが、バッテリ、外部カメラ（Ｒカメラ、Ｓカメラ）、ＤＶＤ／ＤＴＶ／ｅｔｃ、ＤＣＭ（Data Communication Module）、ブルートゥースアンテナ、車両ネットワーク（ＣＡＮ）、及びマイクなどに電気的に接続可能に構成されており、これによりインタフェース機能を実現している。
【００１４】
図１に示すように、インタフェース基板６の裏面にはコネクタ（ボードトゥボードコネクタ）１４が搭載されている。メイン基板４にもコネクタ１４が、インタフェース基板６のコネクタ１４に対向するように搭載されている。これらのコネクタ１４は、インタフェース基板６の電気的配線とメイン基板４の電気的配線との間を構造的に接続するもので、当該基板４及び６の搭載部品間を電気的に接続する。
【００１５】
また図１に示すように、複数のコネクタ１５がインタフェース基板６の上端辺の内側に沿って配設されている。これらの複数のコネクタ１５は金属製の背面カバー３の開口３ｃを通じて接続端を背面側に突設して設けられるものであり、車両用電子機器１の後方に設けられる他の車載機器(図示せず)との電気配線を接続する。インタフェース基板６の裏面には基板間フレーム５が配設されている。この基板間フレーム５は金属製部材を成型して構成されている。
【００１６】
図１に示すように、この基板間フレーム５は、その上端辺、左側端辺、及び右側端辺にそれぞれ開口５ｃ、５ｄ、５ｅを設けている。上端辺の開口５ｃは、インタフェース基板６に搭載される複数のコネクタ１５を通過するために設けられる。また左側端辺の開口５ｄはコネクタ１４を通過するために設けられる。また右側端辺の開口５ｅは、メイン基板４の右側辺の開口４ａとほぼ同一領域に設けられる。この右側端辺の開口５ｅは他の開口５ｃ、５ｄと比較するとやや大きく抉られている。
【００１７】
基板間フレーム５の裏面にはメイン基板４が配設されている。メイン基板４はインタフェース基板６と互いにほぼ平行に離間して配置されている。このメイン基板４は多層（例えば１０層）のプリント配線基板を用いている。このメイン基板４はインタフェース基板６よりも上下方向および左右方向に狭い部品実装面積を備える。
【００１８】
上下方向の配設位置を相対的に述べると、メイン基板４の裏面に配設されるコネクタ１６は、インタフェース基板６に装着されるコネクタ１５の直ぐ下側に位置するように配置される。コネクタ１６は、当該メイン基板４の電気的構成と、ナビゲーション装置、オーディオ装置、外部接続ボックス（ＡＵＸＢｏｘ）などの各種電気的ブロック（何れも図示せず）と配線接続するために設けられる。
【００１９】
メイン基板４の裏側には背面カバー３が配設されている。この背面カバー３は、矩形状の平板の上端辺及び下端辺を前方に屈曲するように成型されている（屈曲部３ａ参照）。この背面カバー３の下端辺の屈曲部３ａには吸入口３ｂが設けられている。この吸入口３ｂは、背面カバー３の下端辺の屈曲部３ａの左端に位置して表裏方向（前後方向）を長手方向としたスリット状に複数設けられている。風はこの吸入口３ｂから各基板４、６と基板間フレーム５との間に流入する。
【００２０】
背面カバー３は、遠心ファンユニット２の風を流通させる開口（図示せず）が設けられており、この背面カバー３の開口の裏面側に遠心ファンユニット２が固定されている。遠心ファンユニット２は、背面カバー３の背面板の後面から後方に突設される。
【００２１】
遠心ファンユニット２は、略正方形状のフランジを備えた円筒部内に羽根が設置された構造となっている。遠心ファンユニット２の吸気口２ａは上下左右方向の平面的にメイン基板４の右端辺４ｆを跨いで配設されている。この遠心ファンユニット２は、メイン基板４の部品搭載面に沿って風を流入し、開口４ａを通じてインタフェース基板６の部品搭載面に沿って風を流入し、背面カバー３の後側方に排気可能になっている。
【００２２】
また背面カバー３は、背面板の上端辺に沿って開口３ｃが設けられると共に、その開口３ｃの下脇に沿ってさらに独立した開口３ｄが設けられている。これらの開口３ｃ、３ｄは、それぞれ左右方向に長手方向となるように設けられている。
【００２３】
背面カバー３の背面板の上端辺に沿う開口３ｃは、インタフェース基板６に搭載されるコネクタ１５を通過させるための開口として設けられる。この開口３ｃの下脇に沿って独立して設けられた開口３ｄは、メイン基板４に搭載されるコネクタ１６を通過させるための開口として設けられる。インタフェース基板６及びメイン基板４に装着されるコネクタ１６、１５は、それぞれの部品が他の半導体部品（ＣＰＵなどのＩＣパッケージ）より背高となっている。
【００２４】
図２にメイン基板４の裏面側の搭載部品を示し、図３にメイン基板４の表面側の搭載部品を示す。図２に示すように、メイン基板４の裏面側には、主にマルチメディア用、デジタルデータ処理用の半導体パッケージなど各種部品が搭載される。
【００２５】
これらの部品としては、電源制御ＩＣ（ＰＭＩＣ：Power Management Integrated Circuit）３０、メインＣＰＵ３１、複数のＳＤＲＡＭ３２、フラッシュメモリ３３、映像処理用ＡＳＩＣ３４、外部メモリ用コネクタ３５、ＬＶＤＳ（Low Voltage Differential Signaling）回路３６、ＵＳＢ−Ｈｕｂ回路３９、ＬＶＤＳ回路３６の送受信用コネクタ及びＵＳＢ（Universal Serial Bus）の入出力コネクタを含む各種の入出力インタフェースコネクタ１６、などが挙げられる。
【００２６】
図２および図３に示すように、前述のＰＭＩＣ３０，メインＣＰＵ３１、ＳＤＲＡＭ３２、フラッシュメモリ３３、映像処理用ＡＳＩＣ３４、ＬＶＤＳ回路３６、ＵＳＢ−Ｈｕｂ回路３９は、それぞれ別体の半導体パッケージに内蔵されている。そこで、以下において電気的に説明するときには、前述の名称に符号を付して説明を行い、機械的、熱的に説明するときには、半導体パッケージ３０、３１…などとして電気的機能部品と同一符号を付して半導体パッケージの部品配置説明を行う。
【００２７】
メインＣＰＵ３１は高速データ処理を行うため半導体パッケージ３１は発熱する。また、ＰＭＩＣ３０はメインＣＰＵ３１の省電力を行う機能を備え電源を監視するため半導体パッケージ３０も発熱する。メイン基板４には、２つ以上の主なデバイス３０、３１が搭載されている。
【００２８】
また、ＳＤＲＡＭ３２はメインＣＰＵ３１との間で高速通信処理を頻繁に行うため、半導体パッケージ３２は半導体パッケージ３１のすぐ脇の周辺に沿って複数（４個×２：表裏合計８個）配置されている。
【００２９】
フラッシュメモリ３３は車両用電子機器１の起動プログラムを記憶する記憶媒体であり、半導体パッケージ３３はメインＣＰＵを内蔵する半導体パッケージ３１の直ぐ脇に近接配置されている。これらの半導体パッケージ３２、３３は、半導体パッケージ３１を中心として第１所定距離以内に配置されている。
【００３０】
図２および図３に示すように、メイン基板４には、その右側辺に開口４ａが設けられている。この開口４ａは、最裏側に設けられる遠心ファンユニット２による風の通風口となっており、２枚の基板４および６を効率良く冷却するために必要な開口となる。
【００３１】
図２に示すＳＤＲＡＭ３２は、メインＣＰＵ３１の上辺に沿って２つ併設されており、さらにメインＣＰＵ３１の右側辺に沿って２つ上下方向に併設されている。これにより、半導体パッケージ３２はメイン基板４の裏面に４つ半田付けされている。
【００３２】
また、メインＣＰＵ３１の右側辺脇の下部にはフラッシュメモリを内蔵する半導体パッケージ３３が配設されている。また、図２に示すように、メインＣＰＵ３１の上辺に沿って併設されるＳＤＲＡＭ３２上には、ＬＶＤＳ回路３６が配設されている。
【００３３】
図３に示すように、メイン基板４の表面側には、主にＳＤＲＡＭ３２、ＬＶＤＳ回路３６、入出力インタフェース回路（ＩＯＨ）３７、発振ＩＣ（ＣＧＩＣ：Clock Generate Integrated Circuit）３８、の半導体パッケージが配設されている。
【００３４】
メイン基板４の表面側において、４個のＳＤＲＡＭの半導体パッケージ３２は、メイン基板４の裏面に配設された半導体パッケージ３２に基板４を挟んで対向して配置されている。すなわち、半導体パッケージ３２は表面裏面合計８個配設されている。
【００３５】
メイン基板４の裏面に配置されたメインＣＰＵ３１は、メイン基板４の表面側に配設されたＳＤＲＡＭ３２との間でメイン基板４内の多層配線を通じて通信する。
メイン基板４の表面側のＬＶＤＳ回路３６もまた裏面側のＬＶＤＳ回路３６とメイン基板４を挟んで対向配置されている。これらの表裏のＬＶＤＳ回路３６は、それぞれレシーバ、トランスミッタを構成するものであり、それぞれコネクタ１６に近接配置されている。
【００３６】
ＣＧＩＣ３８はクロックを必要とする電子部品（例えばメインＣＰＵ３１，入出力インタフェース回路３７）にクロック信号を供給する。ＣＧＩＣの半導体パッケージ３８は、半導体パッケージ３１の右側辺の脇で且つ入出力インタフェース回路の半導体パッケージ３７の下側に位置して配置されるもので、メインＣＰＵ３１及び入出力インタフェース回路３７と近接配置される。また、入出力インタフェース回路（ＩＯＨ）３７はメインＣＰＵ３１とバス接続される。このため、これらの半導体パッケージ３１、３７はメイン基板４を挟んで互いに近接配置されている。
【００３７】
半導体パッケージ３７はメインＣＰＵの半導体パッケージ３１の右上脇に配設されており、これらのパッケージ３１及び３７は近接配置されることによりデータ通信時に発生するノイズ放射を極力抑制できる。また、入出力インタフェース回路３７は、周辺回路３４、ＬＶＤＳ回路３６とも電気的に接続されている。
【００３８】
その他、図示しないが、メイン基板４の表面、裏面側には、各種のトランジスタ、抵抗部品、チップコンデンサ、等の電子部品も配置されている。これらの半導体パッケージ３０〜３４，３６〜３８や、他の電子部品３５等は、ねじ締付用の貫通孔４ｚ、４ｙから所定の距離以上離間して配置されている（所定範囲４ｚａ、４ｙａ参照）。そしてメイン基板４の表面、裏面共に部品配置可能スペースが埋設されている。符号４ｙ，４ｙａは、ＰＭＩＣ３０に近接する貫通孔４ｙと所定範囲４ｙａを示し、符号４ｚ，４ｚａはその他の貫通孔とその所定範囲を示す。
【００３９】
すなわち、各種電子部品の電極の半田付けパッドが、貫通孔４ｚ，４ｙに近付けて配置されていると、組付け時に半田付け部に引っ張り応力が加わる。このため、貫通孔４ｚ，４ｙの近くに部品を半田付けすることは望ましくなく、貫通孔４ｚ，４ｙから所定範囲４ｚａ、４ｙａ内に電子部品は配置されていない。
【００４０】
図５はメイン基板４より前方側の部品配置の横断面を概略的に示し、図４は図５のＡ−Ａ線に沿う断面を示す。図４に示すように、基板間フレーム５は、メイン基板４とインタフェース基板６との間の前後方向に一部立脚する立脚部５ａを備えている。
【００４１】
そして、基板間フレーム５が、メイン基板４とインタフェース基板６との間に装着されると、インタフェース基板６と基板間フレーム５との間、および、基板間フレーム５とメイン基板４との間に空間が確保されるようになり、遠心ファンユニット２の風を通過できる。これにより、インタフェース基板６およびメイン基板４は、表裏方向に所定の高さを確保して配設されている。
【００４２】
基板間フレーム５にはねじ穴５ｂが設けられている。他方、メイン基板４にも貫通孔４ｙが設けられている。ねじ１２がメイン基板４の貫通孔４ｙを介してねじ穴５ｂに締結されることによりメイン基板４が基板間フレーム５に固定される。ねじ１２のねじ頭１２ａは例えば皿状に成型され、ねじ１２が締結されるとメイン基板４の貫通孔４ｙ、４ｚの周囲全体を基板間フレーム５側（前面側）に押圧する。
【００４３】
メイン基板４の貫通孔４ｙの右脇には、所定距離離間して貫通孔４ｘが形成されている。この貫通孔４ｘは、メイン基板４および基板間フレーム５を容易に組付けるため使用されるもので位置決め用の孔として設けられる。
【００４４】
図３に示すように、この貫通孔４ｘはＣＧＩＣの半導体パッケージ３８と貫通孔４ｙとの間に設けられる。この貫通孔４ｘは、ねじ１２が貫通孔４ｙに締結されることに応じてメイン基板４に生じる歪みを抑制する作用も奏する。この貫通孔４ｘが設けられることによって、特にＣＧＩＣの半導体パッケージ３８の半田付け部３８ａに応力を生じないようにすることができる。
【００４５】
図４に示すように、基板間フレーム５の裏面側には位置決め用の突起５ｆが設けられる。この突起５ｆは、その先端側が貫通孔４ｘの孔径に嵌合可能に成型されており、組付時にメイン基板４の貫通孔４ｙを通じて裏面側（後方側）に突出する。これにより基板間フレーム５がメイン基板４の基板面方向（上下左右平面方向）に位置決めされる。ねじ１２は、他の電子部品の配置位置との関係を考慮し、その中心位置が突起５ｆの中心位置との間で例えば６．５ｍｍ程度と近接配置されている。
【００４６】
図２及び図３に示すように、ＰＭＩＣの半導体パッケージ３０と貫通孔４ｙとの間にはスリット４ｙｂが設けられている。このスリット４ｙｂは、ねじ１２が締付けられることによる基板４の歪み、半田付け部３０ａへの応力を軽減するために設けられる。
【００４７】
スリット４ｙｂは、貫通孔４ｙを中心として所定距離離間した位置に円弧状に設けられる。このスリット４ｙｂは、例えば真上から右３０度円弧、左６０度円弧に合計９０度に形成され、スリット４ｙｂの内端が貫通孔４ｙの外端から１．５ｍｍ離間して位置し、スリット４ｙｂの円弧幅は例えば１ｍｍになっている。
【００４８】
半導体パッケージ３０〜３４，３６〜３８は、その配置位置がねじ１２の締付位置から所定距離以上離間した位置（範囲４ｚａ、４ｙａ参照）に配設されているものの、この中で、図２に示す半導体パッケージ３０は半田接合耐性の弱いＱＦＮパッケージにより構成されると共に貫通孔４ｙ（ねじ１２の締付位置）から相当近い位置に配置されている。半導体パッケージ３０の半田付け部はねじ１２の締付時の応力を受けやすくクラックを生じやすくなる。
【００４９】
発明者は、ねじ１２の締付に応じてメイン基板４に生じる背反、歪み分布、応力分布の検証を行った。そして、発明者は、温度サイクル加速試験（マイナス数十度からプラス数十度まで数百〜千数百サイクル）を実施することで、各半導体パッケージ３０〜３２、３４、３６、３９の半田クラックの有無、電気的動作のＯＫ／ＮＧを検証した。
【００５０】
図６，図７は、図２及び図３のようにスリット４ｙｂを設けた場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。また図８、図９はスリット４ｙｂを設けない場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。また、図１０、図１１はスリット４ｙｂが位置決め用の貫通孔４ｘの周辺まで延設された場合の歪み分布、応力集中分布のシミュレーション結果をそれぞれ示す。この図１０、図１１に示すスリット４ｙｂは、貫通孔４ｙを中心として当該貫通孔４ｙの真上から左回転角６０度、右回転角６０度の円弧状に形成されている。
【００５１】
図６、図８、図１０には歪み量が等しくなる領域を等歪線により示している。図７、図９、図１１には応力が等しくなる領域を等応力線により示している。これらの図６、図８および図１０において、各領域Ｘ１〜Ｘ４は等歪線を示しており、同一符号を付した領域はほぼ同一の歪み量となっている。これらの領域の歪み量の関係はＸ４＞Ｘ３＞Ｘ２＞Ｘ１となっている。また、図７、図９及び図１１において、各領域Ｙ１〜Ｙ４は等応力線を示しており、同一符号を付した領域はほぼ同一の引っ張り応力が与えられる領域となっている。これらの領域の応力の関係はＹ４＞Ｙ３＞Ｙ２＞Ｙ１となっている。
【００５２】
図８、図９に示すように、スリット４ｙｂが形成されていないと、歪み、応力は、貫通孔４ｚ、４ｙの位置に対し基板４の中央側に大きく生じることが判明している。スリット４ｙｂが形成されていないと、図８に示すように、最も大きな歪み量を示す領域Ｘ４の範囲が貫通孔４ｙ及び４ｘに渡ることが判明した。この歪み領域Ｘ４が大きいと半田付け部３０ａにまで影響が及ぼされ、半田付け部３０ａに半田クラックを生じてしまう。
【００５３】
また、図１０、図１１に示すように、スリット４ｙｂが形成されていても、スリット４ｙｂが位置決め用の貫通孔４ｘ付近まで形成されていると、図１０に示すようにメイン基板４の歪み抑制効果を上げることはできるものの、図１１に示すようにスリット４ｙｂと貫通孔４ｘとの間に応力集中（Ｙ４領域：２倍程度）を生じることが判明している。
【００５４】
したがって、メイン基板４の歪みの抑制効果を増すためには、円弧状のスリット４ｙｂの円弧長を極力長くすると良いが、逆に、メイン基板４の強度を増すためには、スリット４ｙｂを位置決め用の貫通孔４ｘに近づけないようにするため、スリット４ｙｂの円弧長を短くすると良い。
【００５５】
このトレードオフで円弧状のスリットの円弧長を設定することが望ましいが、発明者は図６、図７に示すように、全体で９０度円弧角とすることがベストであることを見出した。図６に示すように最も歪み量の大きい領域Ｘ４の拡大を抑制できる。半導体パッケージ３０の半田付け部３０ａは少なくとも最も歪み量の大きい領域Ｘ４に位置しなくなる。また、発明者は図６及び図７に示すようにスリット４ｙｂを追加することでスリット４ｙｂ追加前に比較して歪み量を３５％低減できることを確認した。
【００５６】
本実施形態によれば、次に示す特徴的な作用効果を奏する。メイン基板４の貫通孔４ｙの配設位置と半導体パッケージ３０との間にスリット４ｙｂを設けたのでメイン基板４の歪みを抑制できる。半導体パッケージ３０の半田付け部３０ａにおけるクラックの発生を抑制でき、ＰＭＩＣ３０の電気的接続を良好にできる。
【００５７】
特に半導体パッケージ３０はＱＦＮパッケージにより構成されているが、ＱＦＮパッケージは半田接合耐性が比較的弱く、このため、半導体パッケージ３０がねじ１２の近傍に配置されると、半田付け部３０ａにクラックを生じ電気的接続不良を生じやすい。したがって、スリット４ｙｂが半導体パッケージ３０の近傍に設けられることにより半田クラックの発生を特に有効に防止できる。
【００５８】
メイン基板４は、貫通孔４ｙからスリット４ｙｂの形成方向側とは異なる平面回転角方向で、当該メイン基板４の平面方向ブレを抑制する位置決め用の貫通孔４ｘを設けている。この貫通孔４ｘは半導体パッケージ３８の配置位置と貫通孔４ｙの配設位置との間に構成されているため、メイン基板４の歪みを抑制でき、特にＣＧＩＣの半導体パッケージ３８にかかる応力を低減でき、半導体パッケージ３８の半田付け部３８ａのクラック発生を極力抑制でき、ＣＧＩＣ３８の電気的接続を良好にできる。
【００５９】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。半導体パッケージ３０は、特にＱＦＮパッケージにより構成されていると前述の影響が生じやすく、スリット４ｙｂを設けることで歪み抑制効果も上がり、クラックの発生を抑制できるが、ＢＧＡ（Ball Grid Array）、ＬＧＡ（Land Grid Array）のようなパッケージ構造を採用した場合でも、半田付け部のクラックの発生を抑制できる。メイン基板４は多層基板により構成したが両面基板、片面基板でも適用できる。
【符号の説明】
【００６０】
図面中、１は車両用電子機器、４はメイン基板（プリント配線基板）、５は基板間フレーム（金属製部材）、１２はねじ、３０は電源制御ＩＣ（デバイス、第１の半導体パッケージ）、３８は発振ＩＣ（第２の半導体パッケージ）を示す。
【図１】
2014212240.tif 000003
【図２】
2014212240.tif 000004
【図３】
2014212240.tif 000005
【図４】
2014212240.tif 000006
【図５】
2014212240.tif 000007
【図６】
2014212240.tif 000008
【図７】
2014212240.tif 000009
【図８】
2014212240.tif 000010
【図９】
2014212240.tif 000011
【図１０】
2014212240.tif 000012
【図１１】
2014212240.tif 000013