(57)【要約】【課題】１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現すること。【解決手段】本発明の表示装置は、第１のトランジスタを有する定電流回路と、第２のトランジスタおよびそのゲート端子に接続された容量素子を有するスイッチ回路とを有している。第１の電源線および第２の電源線の電圧を制御して非発光状態としつつ、第２のトランジスタのゲート端子の電圧を容量素子の容量カップリングにより変化させて発光ダイオードのアノードと第１の電源線とを導通させ、第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、第２のトランジスタのゲート端子の電圧を、容量素子の容量カップリングにより発光ダイオードを非発光状態とする前の電圧に戻し、発光ダイオードを発光可能な状態とするようにように駆動する。【選択図】図５
2014109703.tif 000002
【特許請求の範囲】
【請求項１】
供給電流に応じて発光する発光ダイオードと、
前記発光ダイオードへの供給電流の量を制御する第１のトランジスタを有する定電流回路と、
前記供給電流の有無を切り替える第２のトランジスタ、および前記第２のトランジスタのゲート端子に一端が接続され、他端の電圧を変化させる信号線が当該他端に接続された容量素子を有するスイッチ回路と
を有する画素回路を備え、
前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられていることを特徴とする表示装置。
【請求項２】
前記画素回路を駆動して前記発光ダイオードを発光させる駆動回路を備え、
前記駆動回路は、
前記第１の電源線および前記第２の電源線の電圧を制御して前記発光ダイオードを非発光状態としつつ、前記信号線の電圧を制御して前記第２のトランジスタのゲート端子の電圧を前記容量素子の容量カップリングにより変化させて前記発光ダイオードのアノードと前記第１の電源線とを導通させ、
その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、
前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、
前記設定の後に、前記信号線の電圧を制御して、前記第２のトランジスタのゲート端子の電圧を、前記容量素子の容量カップリングにより前記発光ダイオードを非発光状態とする前の電圧に戻し、前記発光ダイオードを発光可能な状態とするように前記画素回路を駆動することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記スイッチ回路は、データ線と前記第２のトランジスタのゲート端子との間に設けられた第３のトランジスタをさらに有し、
前記駆動回路は、少なくとも前記前記第２のトランジスタのゲート端子の電圧を前記容量カップリングにより変化させている期間において、前記第３のトランジスタを非導通状態にするように駆動することを特徴とする請求項２に記載の表示装置。
【請求項４】
前記駆動回路は、前記駆動を複数の前記画素回路に対して同時に行うことを特徴とする請求項１または請求項３に記載の表示装置。
【請求項５】
前記駆動回路は、１フレームあたり前記駆動を１回より多く行うことを特徴とする請求項４に記載の表示装置。
【請求項６】
供給電流に応じて発光する発光ダイオードを有する画素回路と、
前記発光ダイオードへの供給電流の量を制御する第１のトランジスタを有する定電流回路と、
前記供給電流の有無を切り替える第２のトランジスタおよび前記第２のトランジスタのゲート端子に接続された容量素子を有するスイッチ回路とを有し、
前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動方法であって、
前記第１の電源線および前記第２の電源線の電圧を制御して前記発光ダイオードを非発光状態としつつ、前記第２のトランジスタのゲート端子の電圧を前記容量素子の容量カップリングにより変化させて前記発光ダイオードのアノードと前記第１の電源線とを導通させ、
その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、
前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、
前記設定の後に、前記第２のトランジスタのゲート端子の電圧を、前記容量素子の容量カップリングにより前記発光ダイオードを非発光状態とする前の電圧に戻し、前記発光ダイオードを発光可能な状態とするように前記画素回路を駆動することを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流により発光する発光ダイオードを用いた表示装置を駆動する技術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Organic Electroluminescence）など、供給される電流に応じた強度で発光する発光ダイオードを用いた表示装置が開発されている。このような表示装置は、発光ダイオードに供給される電流量を、各画素における駆動トランジスタにより制御して、表示の階調が制御される。そのため、この駆動トランジスタに特性ばらつきがあると、その特性ばらつきが表示に直接現れてしまう。
【０００３】
駆動トランジスタの特性ばらつきの表示への影響を少なくするため、有機ＥＬに流す電流を一定とする定電流回路を設けてトランジスタのＶｔｈ（しきい値）ばらつきを抑えるための技術、いわゆるＶｔｈ補償技術が開発されている。一方で、この技術を用いると、１画素当たりのトランジスタの数が多くなってしまい、高精細化が望めない場合が多かった。そこで、駆動トランジスタの特性ばらつきの表示への影響を少なくしつつ、１画素当たりのトランジスタの数を削減する技術も開発されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３０９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
Ｖｔｈ補償処理を含む定電流回路への設定をするときには、コントラスト向上のために発光ダイオードを非発光状態にしておくことが望ましいが、特許文献１に記載された技術では、定電流回路から発光ダイオードに電流が流れこんでしまうためコントラストが低くなってしまう。別途トランジスタを追加して電流の別の経路を形成することで発光ダイオードに流れないようにすることも記載されているが、トランジスタの数が増加してしまうため、高精細化が望めなくなる。また、定電流回路に定電流を設定するときに容量カップリングを用いるため、発光ダイオードへの電流量を設定するときの正確な制御が難しい。
【０００６】
本発明は、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、供給電流に応じて発光する発光ダイオードと、前記発光ダイオードへの供給電流の量を制御する第１のトランジスタを有する定電流回路と、前記供給電流の有無を切り替える第２のトランジスタおよび前記第２のトランジスタのゲート端子に一端が接続され、他端の電圧を変化させる信号線が当該他端に接続された容量素子を有するスイッチ回路とを有する画素回路を備え、前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられていることを特徴とする表示装置が提供される。
【０００８】
この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。また、全画素を一括して、定電流回路に定電流を設定するときに、第２のトランジスタのゲート端子に書き込まれたデータを破壊しないため、改めてデータを書き込まなくても発光を再開でき、無発光期間を短くすることができる。
【０００９】
また、別の好ましい態様において、前記画素回路を駆動して前記発光ダイオードを発光させる駆動回路を備え、前記駆動回路は、前記第１の電源線および前記第２の電源線の電圧を制御して前記発光ダイオードを非発光状態としつつ、前記信号線の電圧を制御して前記第２のトランジスタのゲート端子の電圧を前記容量素子の容量カップリングにより変化させて前記発光ダイオードのアノードと前記第１の電源線とを導通させ、その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、前記設定の後に、前記信号線の電圧を制御して、前記第２のトランジスタのゲート端子の電圧を、前記容量素子の容量カップリングにより前記発光ダイオードを非発光状態とする前の電圧に戻し、前記発光ダイオードを発光可能な状態とするように前記画素回路を駆動してもよい。
【００１０】
この表示装置によれば、全画素を一括して、定電流回路に定電流を設定するときに、第２のトランジスタのゲート端子に書き込まれたデータを破壊しないため、改めてデータを書き込まなくても発光を再開でき、無発光期間を短くすることができる。
【００１１】
また、別の好ましい態様において、前記スイッチ回路は、データ線と前記第２のトランジスタのゲート端子との間に設けられた第３のトランジスタをさらに有し、前記駆動回路は、少なくとも前記前記第２のトランジスタのゲート端子の電圧を前記容量カップリングにより変化させている期間において、前記第３のトランジスタを非導通状態にするように駆動するしてもよい。
【００１２】
この表示装置によれば、第２のトランジスタのゲート端子に書き込まれたデータを破壊しないため、改めてデータを書き込まなくても発光を再開でき、無発光期間を短くすることができる。
【００１３】
また、別の好ましい態様において、前記駆動回路は、前記駆動を複数の前記画素回路に対して同時に行ってもよい。
【００１４】
この表示装置によれば、全画素を一括して、定電流回路に定電流を設定することができる。
【００１５】
また、別の好ましい態様において、前記駆動回路は、１フレームあたり前記駆動を１回より多く行ってもよい。
【００１６】
この表示装置によれば、画素の保持容量を小さくして高精細化することができる。
【００１７】
また本発明の一実施形態によると、供給電流に応じて発光する発光ダイオードを有する画素回路と、前記発光ダイオードへの供給電流の量を制御する第１のトランジスタを有する定電流回路と、前記供給電流の有無を切り替える第２のトランジスタおよび前記第２のトランジスタのゲート端子に接続された容量素子を有するスイッチ回路とを有し、前記第１のトランジスタと前記第２のトランジスタとは、第２の電源線にカソードが接続された前記発光ダイオードのアノードと第１の電源線との間に直列に設けられた画素回路を駆動する駆動方法であって、前記第１の電源線および前記第２の電源線の電圧を制御して前記発光ダイオードを非発光状態としつつ、前記第２のトランジスタのゲート端子の電圧を前記容量素子の容量カップリングにより変化させて前記発光ダイオードのアノードと前記第１の電源線とを導通させ、その後前記アノードと前記第１の電源線とが導通しない状態に切り替えてから前記第１のトランジスタのゲート端子と前記アノードとを導通させ、前記第１のトランジスタのゲート端子と前記第１の電源線とを導通させて、前記第１のトランジスタのゲート端子に前記供給電流の量に対応する電圧を設定し、前記設定の後に、前記第２のトランジスタのゲート端子の電圧を、前記容量素子の容量カップリングにより前記発光ダイオードを非発光状態とする前の電圧に戻し、前記発光ダイオードを発光可能な状態とするように前記画素回路を駆動することを特徴とする駆動方法が提供される。
【００１８】
この駆動方法によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。また、全画素を一括して、定電流回路に定電流を設定するときに、第２のトランジスタのゲート端子に書き込まれたデータを破壊しないため、改めてデータを書き込まなくても発光を再開でき、無発光期間を短くすることができる。
【発明の効果】
【００１９】
本発明によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減、およびコントラスト向上を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る電子機器１の構成を示す概略図である。
【図２】本発明の第１実施形態に係る電源線駆動回路４０の構成を示す回路図である。
【図３】本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。
【図４】本発明の第１実施形態に係る１フレーム期間において各行の画素回路１００が駆動されるタイミングを示す図である。
【図５】本発明の第１実施形態に係る定電流設定期間ＳＰにおける各信号のタイミングチャートを示す図である。
【図６】本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（１））を示す図である。
【図７】本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（２））を示す図である。
【図８】本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（３））を示す図である。
【図９】本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（４））を示す図である。
【図１０】本発明の第１実施形態に係る画素回路１００の駆動の状態（タイミング（５））を示す図である。
【図１１】本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。
【図１２】従来の１フレーム期間において各行の画素回路が駆動されるタイミングを示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態に係る電子機器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。
【００２２】
＜第１実施形態＞
本発明の第１実施形態に係る電子機器について、図面を参照しながら詳細に説明する。
【００２３】
［全体構成］
図１は、本発明の第１実施形態に係る電子機器１の構成を示す概略図である。電子機器１は、スマートフォン、携帯電話、パーソナルコンピュータ、テレビなど、画像を表示する表示部を有する装置である。電子機器１は、表示装置１０、制御部８０および電源９０を有する。表示装置１０は、マトリクス状に配置された画素回路１００を有する。表示装置１０は、各画素回路１００における発光ダイオードを発光させて画像を表示し、上記の表示部を構成する。各画素回路１００は、発光ダイオードＥＬを有する（図３参照）。この例では、発光ダイオードＥＬは、ＯＬＥＤ（Organic Light Emitting Diode）を用いた発光素子であるものとするが、整流性を有する発光素子であれば、ＯＬＥＤに限られない。この発光ダイオードＥＬは容量成分Ｃ２を有する。
【００２４】
なお、図１において、画素回路１００は、マトリクス状に配置されているが、この配置でなくてもよい。以下の説明では、画素回路１００は、ｎ行ｍ列のマトリクス状に配置されるものとする。また、画素回路１００は、１列毎に異なる色の発光ダイオードＥＬが設けられている。この例では、１列目から順に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の順に繰り返し並んでいる。表示装置１０の詳細については後述する。
【００２５】
制御部８０は、ＣＰＵ（Central Processing Unit）、メモリなどを有し、表示装置１０の動作を制御するコントローラである。制御部８０は、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０を制御する。また、制御部８０は、電子機器１の表示部に表示させる画像を示す画像データが入力され、入力された画像データに基づいて各画素回路１００における階調を決定し、決定した階調に応じたデータ電圧を画素回路１００に供給することにより各画素回路１００の発光ダイオードＥＬを発光させるように制御する。
【００２６】
電源９０は、表示装置１０および制御部８０など、電子機器１の各部へ電力を供給する。表示装置１０における各画素回路１００の発光ダイオードＥＬは、この電源９０に接続された電源線ＧＬ１（第１の電源線）と電源線ＧＬ２（第２の電源線）を介して電流が供給される（図３参照）。
【００２７】
［表示装置１０の構成］
表示装置１０は、上述した画素回路１００、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０を有する。なお、走査線駆動回路２０、定電流設定回路３０、電源線駆動回路４０、およびデータ線駆動回路５０は、画素回路１００を駆動するための駆動回路である。
【００２８】
走査線駆動回路２０は、各行の画素回路１００に対応して設けられた走査線ＳＬ（第３の信号線）に走査信号ＳＣＡＮを供給する。走査線駆動回路２０は、走査信号ＳＣＡＮにより、データ電圧を書き込む画素回路１００の行を選択する。この例では、１行目からｎ行目まで所定の順番で、順次排他的に選択される。定電流設定期間（詳細は後述する）においては、走査線駆動回路２０は、全ての行の画素回路１００に共通の電圧の走査信号ＳＣＡＮを供給する。
【００２９】
定電流設定回路３０は、各行の画素回路１００に対応して設けられた信号線ＣＬに制御信号ＧＣを供給する。また、定電流設定回路３０は、各行の画素回路１００に対応して設けられた信号線ＩＬに制御信号ＧＩを供給する。さらに、定電流設定回路３０は、各行の画素回路１００に対応して設けられた信号線ＦＬに制御信号ＣＦを供給する。制御信号ＧＣ、制御信号ＧＩおよび制御信号ＣＦは、定電流設定期間において画素回路１００の駆動に用いられ、定電流設定期間以外においては一定の電圧が保たれる。ここで、定電流設定期間において、定電流設定回路３０は、全ての行の画素回路１００に共通の電圧の制御信号ＧＣを供給し、また、全ての行の画素回路１００に共通の電圧の制御信号ＧＩを供給し、さらに、全ての行の画素回路１００に共通の電圧の制御信号ＣＦを供給する。
【００３０】
データ線駆動回路５０は、各列の画素回路１００に対応して設けられたデータ線ＤＬにデータ信号ＤＡＴＡを供給する。データ信号ＤＡＴＡは、画素回路１００の発光ダイオードＥＬを発光させる期間を指定する信号であり、発光ダイオードＥＬを発光させるためのデータ電圧と非発光とするためのデータ電圧とが、制御部８０に入力された画像データに基づいて切り替えられる信号である。ここで、定電流設定期間においては、データ線駆動回路５０は、全ての行の画素回路１００に共通の電圧のデータ信号ＤＡＴＡを供給する。
【００３１】
電源線駆動回路４０は、各列の画素回路１００に対応して設けられた電源線ＧＬ１に電源信号ＥＬＶＤＤを供給する。電源信号ＥＬＶＤＤは、画素回路１００の発光ダイオードＥＬを発光させるための電流を供給する信号であり、定電流設定期間においては電流供給の正側の電圧ＶＨｄ、電流供給の負側の電圧ＶＬｄ、および定電流設定電圧Ｖｏｎが切り替えられる信号である。この例では、定電流設定電圧Ｖｏｎは発光ダイオードの発光色（ＲＧＢ）毎に異なる値として設定されている。
【００３２】
ここでは、Ｒに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｒ）、Ｇに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｇ）、Ｂに対応する画素回路１００には定電流設定電圧Ｖｏｎ（Ｂ）が供給される。発光ダイオードの発光色による定電流設定電圧は、発光ダイオードの色毎の発光特性および画像の表示設定（色温度等）に応じて決められている。なお、定電流設定期間以外においては、電源信号ＥＬＶＤＤは、電圧ＶＨｄに固定される。また、発光ダイオードの色が１つ（モノクロ）であれば、共通の定電流設定電圧Ｖｏｎとすればよい。
【００３３】
また、電源線駆動回路４０は、電源線ＧＬ２（図３参照）に電源信号ＥＬＶＳＳを供給する。電源信号ＥＬＶＳＳは、定電流設定期間においては電流供給の正側の電圧ＶＨｓまたは電流供給の負側の電圧ＶＬｓに切り替えられ、定電流設定期間以外においては、電圧ＶＬｓに固定される。
【００３４】
図２は、本発明の第１実施形態に係る電源線駆動回路４０の構成を示す回路図である。電源線駆動回路４０は、ｐ型のＴＦＴ（Thin Film Transistor）を用いて図２に示すように構成されている。以下、トランジスタといった場合には、特に明示のない限りｐ型のＴＦＴを示すものとする。
【００３５】
電源線ＧＬ（Ｒ）は、Ｒに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。電源線ＧＬ（Ｇ）は、Ｇに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。電源線ＧＬ（Ｂ）は、Ｂに対応する画素回路１００の列に電源信号ＥＬＶＤＤを供給する線である。また、信号線Ｓ１に接続されたトランジスタが導通状態（オン状態）になる場合には、信号線Ｓ２に接続されたトランジスタは非導通状態（オフ状態）となる。一方、信号線Ｓ２に接続されたトランジスタが導通状態になる場合には、信号線Ｓ１に接続されたトランジスタは非導通状態となる。信号線Ｓ１、Ｓ２の電圧は、制御部８０の制御によって制御される。
【００３６】
そのため、信号線Ｓ２に接続されたトランジスタのみが導通状態になる場合には、電源線ＧＬ（Ｒ）、ＧＬ（Ｇ）、ＧＬ（Ｂ）に供給される電源信号ＥＬＶＤＤは、全て電圧ＶＨｄ、または全て電圧ＶＬｄのいずれかとなる。いずれにするかは、制御部８０によって制御される。
【００３７】
一方、信号線Ｓ１に接続されたトランジスタが導通状態になる場合には、電源線ＧＬ（Ｒ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｒ）となり、電源線ＧＬ（Ｇ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｇ）となり、電源線ＧＬ（Ｂ）に供給される電源信号ＥＬＶＤＤは定電流設定電圧Ｖｏｎ（Ｂ）となる。以上が、表示装置１０の構成についての説明である。
【００３８】
［画素回路１００の構成］
図３は、本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。画素回路１００は、定電流回路２００、スイッチ回路３００、および容量成分Ｃ２をもつ発光ダイオードＥＬを有している。発光ダイオードＥＬはカソードが電源線ＧＬ２に接続され、電源信号ＥＬＶＳＳが入力される。発光ダイオードＥＬのアノードと電源線ＧＬ１との間には、定電流回路２００とスイッチ回路３００とが直列に接続されている。この例では、定電流回路２００と発光ダイオードＥＬのアノードとの間にスイッチ回路３００が設けられている。
【００３９】
定電流回路２００は、２つのトランジスタＭ１、Ｍ４および容量素子Ｃ１を有している。容量素子Ｃ１は、容量成分Ｃ２と、ほぼ同じ（望ましくは１／１０〜１０倍）程度の容量を有している。スイッチ回路３００は、２つのトランジスタＭ２、Ｍ３および容量素子Ｃｓを有している。このように、画素回路１００は、４つのトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４を有している。
【００４０】
トランジスタＭ１（第１のトランジスタ）は、ゲート端子の電圧に応じて設定された電流量に制御する定電流源となるトランジスタである。トランジスタＭ１は、ソースドレイン端子の一端が電源線ＧＬ１に接続され、電源信号ＥＬＶＤＤが入力される。他端がトランジスタＭ２のソースドレイン端子の一端と接続されている。この接続された部分をノードＮという。
【００４１】
容量素子Ｃ１は、一方の電極が信号線ＣＬに接続され、制御信号ＧＣが入力される。他方の電極は、トランジスタＭ１のゲート端子に接続されている。この接続された部分をノードＧといい、印加される電圧をゲート電圧Ｖｇという。容量素子Ｃ１は、ゲート電圧Ｖｇを保持する。
【００４２】
トランジスタＭ４は、ノードＧとノードＮとを導通状態または非導通状態として、ゲート電圧Ｖｇを制御するためのトランジスタである。トランジスタＭ４は、ソースドレイン端子の一端がノードＮに接続され、他端がノードＧに接続されている。トランジスタＭ４のゲート端子は、信号線ＩＬに接続され、制御信号ＧＩが入力される。
【００４３】
トランジスタＭ２（第２のトランジスタ）は、ゲート端子の電圧に応じて発光ダイオードＥＬへの電流の供給の有無を切り替えるトランジスタである。トランジスタＭ２は、ソースドレイン端子の一端がノードＮに接続され、他端が発光ダイオードＥＬのアノードに接続されている。トランジスタＭ２のゲート端子は、トランジスタＭ３（第３のトランジスタ）のソースドレイン端子の一端と接続されている。この接続された部分をノードＤという。
【００４４】
トランジスタＭ３は、データ線ＤＬからデータ信号ＤＡＴＡを取り込むタイミングを制御するトランジスタである。トランジスタＭ３は、ソースドレイン端子の一端がノードＤと接続されている。トランジスタＭ３のソースドレイン端子の他端は、データ線ＤＬに接続され、データ線ＤＬからデータ信号ＤＡＴＡが入力される。トランジスタＭ３のゲート端子は、走査線ＳＬに接続され、走査信号ＳＣＡＮが入力される。容量素子Ｃｓは、ノードＤにおけるデータ電圧の保持するための補助容量であり、一方の電極がノードＤに接続され、他方の電極が信号線ＦＬに接続され、制御信号ＣＦが入力される。以上が、画素回路１００の構成についての説明である。
【００４５】
［動作］
図４は、本発明の第１実施形態に係る１フレーム期間において各行の画素回路１００が駆動されるタイミングを示す図である。１フレーム期間は、定電流設定期間期間ＳＰと複数のサブフレーム期間とから構成される。この例では、それぞれ長さの異なる４つのサブフレーム期間（ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４）が設けられ、このサブフレーム期間を単位として発光ダイオードＥＬの発光、非発光が制御される。以下、このような発光制御をＰＷＭ（Pulse Width Modulation）発光制御という。サブフレーム期間の数は、より多くてもよいし、少なくてもよい。また、各サブフレーム期間は、バイナリーコードで重み付けされた比率とすればよいが、この比率以外であってもよい。
【００４６】
図４に示す斜めの線として示したデータ書き込みタイミングは、走査信号ＳＣＡＮによって１行目からｎ行目まで所定の順番に選択される画素回路１００の行を時系列に示している。このタイミングにおいて各行の画素回路１００において、ノードＤに各列のデータ線ＤＬからデータ電圧が取り込まれて、発光ダイオードＥＬの発光または非発光が切り替えられる。なお、図４に示す例では、走査を非順次で行う飛越走査駆動によるサブフレーム書き込みを示したが、この駆動方式に限られない。
【００４７】
定電流設定期間ＳＰは、発光ダイオードＥＬが非発光の状態に制御されている。この定電流設定期間ＳＰは、１フレーム期間の一部の所定期間として決められている。図４に示すように、定電流設定期間ＳＰについては、全ての画素回路１００が同じ期間として決められている。なお、図４においては、定電流設定期間ＳＰは、１フレーム期間に１回割り当てられているが、１フレーム期間に１回より多く割り当てられていてもよい。例えば、定電流設定期間ＳＰは、２フレーム期間に３回割り当てられていてもよい。また、定電流設定期間ＳＰは、１フレーム期間に１回より少なく割り当てられていてもよい。例えば、定電流設定期間ＳＰは、３フレーム期間に２回割り当てられていてもよい。
【００４８】
図５は、本発明の第１実施形態に係る定電流設定期間ＳＰにおける各信号のタイミングチャートを示す図である。各信号（電源信号ＥＬＶＳＳ、ＥＬＶＤＤ、制御信号ＣＦ、ＧＣ、ＧＩ）は、Ｈレベルの電圧（それぞれ、ＶＨｓ、ＶＨｄ、ＶＨｆ、ＶＨｃ、ＶＨｉ）とＬレベルの電圧（それぞれ、ＶＬｓ、ＶＬｄ、ＶＬｆ、ＶＬｃ、ＶＬｉ）とが切り替えて入力される。ここで、定電流設定電圧Ｖｏｎに幅が存在するのは、Ｖｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）に違いがあることによる。以下、これらの違いを区別せず説明する場合には、Ｖｏｎとして説明する。なお、各信号のＨレベルの電圧およびＬレベルの電圧は、それぞれ他の信号と同じ電圧であっても異なる電圧であっても、後述する説明の動作が実現できる範囲であればよい。
【００４９】
また、図５に示すタイミングチャートは一例であって、後述する説明の動作が実現できる範囲であれば、各信号の電圧レベルが変化するタイミングは、このタイミングチャートのとおりでなくてもよい。例えば、信号の電圧レベルが変化するタイミングが他の信号の電圧レベルが変化するタイミングと同じに記載されていたとしても、必ずしも同時でなくてもよい。また、ある信号の電圧レベルが変化するタイミングが、他の信号の電圧レベルが変化するタイミングより遅いものとして記載されていたとしても、早いものとして前後関係が逆転してもよい。
【００５０】
ここで、図５に示していない走査信号ＳＣＡＮについては、トランジスタＭ３を非導通状態にする電圧（Ｈレベルの電圧）となる。また、データ信号ＤＡＴＡについては、特に決まった電圧である必要はないが、例えば、定電流設定期間ＳＰが終了した後に走査信号ＳＣＡＮによって最初に選択される行の画素に書き込まれるデータに応じた電圧としてもよい。
【００５１】
続いて、図５下部に記載した各タイミング（１）〜（５）に沿って、画素回路１００の動作を図６〜図１０を用いて、順に説明する。
【００５２】
図６〜図１０は、本発明の第１実施形態に係る画素回路１００の駆動の状態を示す図であり、それぞれタイミング（１）〜（５）の状態を示している。まず、タイミング（１）（図６参照）においては、トランジスタＭ２は、導通状態であるか、非導通状態であるかのいずれかであり、定電流設定期間ＳＰの直前の状態を保っている。この状態で、ＥＬＶＳＳの電圧がＶＨｓとなるが、トランジスタＭ２が導通状態であっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧差が小さいことで、発光ダイオードＥＬに印加される電圧はしきい値電圧以下となって発光しない。ここで、トランジスタＭ２が導通状態であっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬに発光するほどの電流が流れない状態（非発光状態）であるときには、図６においては破線で示している。これは、図７以降の図でも同様である。
【００５３】
トランジスタＭ１は、定電流設定期間ＳＰの直前の状態を継続しているため導通状態になっている。また、トランジスタＭ２についても、上述したとおり、定電流設定期間ＳＰの直前の状態を継続しているため、ノードＤに書き込まれている電圧（データ）に応じて、導通状態または非導通状態になっている。トランジスタＭ４については、ゲート端子がＶＨｉであるため、非導通状態になっている。トランジスタＭ３については、上述したとおり、非導通状態が続く。ここで、トランジスタが非導通状態であるときには、図６においては破線で示している。これは、図７以降の図でも同様である。
【００５４】
続いて、タイミング（２）（図７参照）においては、ＥＬＶＤＤがＶＬｄとなり、ＥＬＶＳＳよりも低い電圧となるため、発光ダイオードＥＬには、逆電圧が印加された状態となり電流が流れず発光しない。なお、ＥＬＶＤＤとＥＬＶＳＳとは、発光ダイオードＥＬが非発光状態となる電圧関係であればよい。一方、ＧＣがＶＬｃに下がることによる容量カップリングでＶｇが低くなるため、ＥＬＶＤＤがＶＬｄになってもトランジスタＭ１は導通状態を保つ。
【００５５】
また、ＣＦがＶＬｆに下がることにより、容量素子Ｃｓの容量カップリングによってノードＤの電圧が強制的に下がり、もともと、トランジスタＭ２が導通状態であったか非導通状態であったかにかかわらず、トランジスタＭ２が強制的に導通状態に制御される。これにより、容量成分Ｃ２におけるノードＮ側が電源線ＧＬ１と接続されて電荷が移動し、ノードＮの電圧が下がる。ここで、ノードＤの電圧が容量カップリングにより下げられているため、後述するとおり、後でＣＦをＶＨｆに戻すことにより、トランジスタＭ２が元の状態（導通状態または非導通状態）に戻すことができる。すなわち、ノードＤに書き込まれたデータは破壊されずに残っていることになる。
【００５６】
続いて、タイミング（３）（図８参照）においては、ＧＣがＶＨｃに上がることによる容量カップリングでＶｇが高くなるため、トランジスタＭ１は非導通状態となる。また、ＧＩがＶＬｉに下がることにより、トランジスタＭ４は導通状態となる。これにより容量素子Ｃ１のノードＧ側と容量成分Ｃ２のノードＮ側が接続されて電荷が移動し、Ｖｇ（ノードＧの電圧）が下がる。この時点では、ノードＮの電圧はＶｇと同等であるため、トランジスタＭ１は非導通状態を保つ。定電流設定期間ＳＰにおいて、このようにＶｇを一旦下げる処理を初期化処理という。
【００５７】
発光ダイオードＥＬの容量成分Ｃ２を利用して初期化処理を実現しているため、タイミング（２）〜（３）においては、トランジスタＭ２は導通状態である必要がある。一方、タイミング（２）のようにトランジスタＭ１、Ｍ２が同時に導通状態になっても、ＥＬＶＤＤとＥＬＶＳＳとの電圧関係により発光ダイオードＥＬは非発光状態が保たれる。
【００５８】
続いて、タイミング（４）（図９参照）においては、ＥＬＶＤＤがＶｏｎに上がることにより、トランジスタＭ１が導通状態となる。このとき、上述した初期化処理により、Ｖｇの電圧が低くなっているため、確実にトランジスタＭ１を導通状態にすることができる。
【００５９】
これにより、容量素子Ｃ１におけるノードＧ側が電源線ＧＬ１と接続されて電荷が移動し、Ｖｇは、Ｖｏｎ−｜Ｖｔｈ｜まで上がる。このＶｔｈは、トランジスタＭ１の閾値電圧である。このとき、発光ダイオードＥＬの発光色に応じて、ＥＬＶＤＤはＶｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）のいずれかとなるため、Ｖｇも異なった値となる。
【００６０】
続いて、タイミング（５）（図１０参照）においては、ＧＩがＶＨｉに上がることにより、トランジスタＭ４は非導通状態となり、トランジスタＭ１のＶｔｈに応じた電圧にＶｇが設定される。このようにトランジスタＭ１のＶｔｈに応じたＶｇが設定されることをＶｔｈ補償処理という。
【００６１】
続いて、ＣＦがＶＨｆに戻る。これにより、トランジスタＭ２は、定電流設定期間ＳＰの直前の状態（導通状態または非導通状態）に戻る。また、ＥＬＶＤＤがＶＨｄに上がり、ＥＬＶＳＳがＶＬｓに下がる。これにより、発光ダイオードＥＬは、トランジスタＭ２が導通状態となったときに発光する状態になる。したがって、トランジスタＭ２が導通状態である画素については、発光ダイオードＥＬの発光が開始することにより、定電流設定期間ＳＰが終了する。ここで、トランジスタＭ１は、設定されたＶｇに応じた定電流を流す定電流源として動作する。このとき、ＶｇはＶｔｈ補償処理により設定されているため、複数の画素回路１００におけるトランジスタＭ１のＶｔｈばらつきがあっても、同色の発光をする発光ダイオードＥＬには、同じ電流量が供給されることになる。
【００６２】
その後、次の定電流設定期間ＳＰになるまでは、走査信号ＳＣＡＮによって選択された画素回路１００（走査信号ＳＣＡＮがＬレベルの電圧になっている画素回路１００）において、ノードＤには、データ信号ＤＡＴＡが取り込まれてＬレベルの電圧またはＨレベルの電圧が保持される。これによりトランジスタＭ２が導通状態または非導通状態に切り替えられ、各サブフレーム期間の発光ダイオードＥＬの発光、非発光が切り替えられ、ＰＷＭ発光制御が実現される。
【００６３】
上述のように、本願の第１実施形態に係る画素回路１００を駆動することにより、ＰＷＭ発光制御において、１つの画素回路１００当たり、少なくとも４つのトランジスタがあれば、各画素回路１００の発光ダイオードＥＬの発光強度のばらつきを抑えることができる。また、本願では、容量カップリングによるＶｇの設定をしないため、従来技術よりも精度の高い定電流の設定が可能である。
【００６４】
また、本発明では、図４に示すように、全画素一括で行われる定電流設定期間ＳＰの前後の期間において、発光ダイオードＥＬの非発光状態とする期間を設けなくてもよい。定電流設定期間ＳＰが終了したときに、ノードＤに書き込まれたデータが破壊されることなく残っているため、すぐにそのデータに基づいて、発光ダイオードＥＬの発光制御を開始することができるためである。したがって、定電流設定期間ＳＰは、１フレーム期間中の任意の期間で設定することができる。そのため、定電流設定期間ＳＰは、１フレーム期間中に１回実施される場合に限られず、より多く実施されてもよいし、少なく実施されてもよいし、フレームに同期せずに実施されてもよい。例えば、定電流設定期間ＳＰの頻度を増やすことで、画素内の保持容量を縮小でき、高精細化することができる。
【００６５】
図１２は、従来の１フレーム期間において各行の画素回路が駆動されるタイミングを示す図である。従来技術であれば、図１２に示すように、全画素一括で行われる定電流設定期間ＳＰの前においては、各行のサブフレームの時間が変わらないように、他の各行のサブフレームが終了していても、最後に選択される行のサブフレームが終了するまで発光ダイオードＥＬを発光させないデータが書き込まれて待機する。また、定電流設定期間ＳＰが終了した後では、改めて各画素のノードＤにデータを書き込む必要があるため、改めてデータが書き込まれるまでは、発光ダイオードＥＬを発光させることはできない。
【００６６】
このように、従来技術では、定電流設定期間の制約が多いこと、また、定電流設定期間の前後に発光ダイオードＥＬを強制的に非発光にする期間（ブランク期間）を設ける必要があるため発光デューティが小さくなってしまう。一方、本発明では、上述したとおり、定電流設定期間ＳＰはそのタイミングに制約がほとんどなく、また、発光デューティを大きくすることができる。
【００６７】
その結果、本発明では、少ないトランジスタの数を維持したまま、コントラストを向上させることができる。従来技術では、コントラストを向上させるためにはトランジスタ数の増加が必要であり、トランジスタ数を維持すればコントラストが低下する。したがって、本発明では、従来技術に比べて表示部の高精細化を容易に実現することができる。
【００６８】
＜第２実施形態＞
第１実施形態では、画素回路１００は、定電流回路２００は電源線ＧＬ１に接続され、スイッチ回路３００は発光ダイオードＥＬのアノードと定電流回路２００との間に設けられていた。一方、第２実施形態では、第１実施形態とは画素回路１００を構成する各構成の接続関係が異なっている。
【００６９】
［画素回路１００Ａの構成］
図１１は、本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。定電流回路２００Ａは、第１実施形態における定電流回路２００と同様の構成であるが、トランジスタＭ１と他の構成との接続関係が異なっている。トランジスタＭ１は、ソースドレイン端子の一端がトランジスタＭ２のソースドレイン端子の一端と接続され、他端が発光ダイオードＥＬのアノードに接続されている。第２実施形態では、ノードＮは、トランジスタＭ１と発光ダイオードＥＬとが接続されている部分を示す。
【００７０】
スイッチ回路３００Ａは、第１実施形態におけるスイッチ回路３００と同様の構成であるが、トランジスタＭ２と他の構成との接続関係が異なっている。トランジスタＭ２は、ソースドレイン端子の一端が電源線ＧＬ１に接続され、他端がトランジスタＭ１に接続されている。
【００７１】
このように接続された画素回路１００Ａにおいても、図５に示した第１実施形態におけるタイミングチャートのとおり駆動することができる。ただし、第１実施形態において説明した動作を実現するため、第２実施形態における各信号のＨレベルの電圧およびＬレベルの電圧については、第１実施形態における電圧とは値が異なっている。このようにして第２実施形態においても、第１実施形態と同様な効果が得られる。
【００７２】
＜変形例１＞
上述した第１実施形態におけるタイミング（４）においては、発光ダイオードＥＬの発光色に応じて、ＥＬＶＤＤをＶｏｎ（Ｒ）、Ｖｏｎ（Ｇ）、Ｖｏｎ（Ｂ）のいずれかとすることで、ＰＷＭ発光制御のときの定電流量を発光色毎に異ならせていた。ＰＷＭ発光制御のときの定電流量を発光色毎に異ならせる方法は、別の方法であってもよい。
【００７３】
変形例１における方法では、第１実施形態におけるタイミング（４）において、発光色にかかわらずＥＬＶＤＤを同一の電圧Ｖｏｎ（Ｃ）とする。そして、ＰＷＭ発光制御のときのＥＬＶＤＤを発光色毎に異ならせればよい。すなわち、第１におけるＥＬＶＤＤの電圧ＶＨｄを、発光色毎にＶＨｄ（Ｒ）、ＶＨｄ（Ｇ）、ＶＨｄ（Ｂ）として用いればよい。このように、発光色毎にＶＨｄ−Ｖｏｎが異なるようになっていればよい。
【００７４】
＜変形例２＞
上述した各構成については、ｐ型トランジスタを用いていたが、ｎ型トランジスタを用いてもよいし、ｎ型トランジスタとｐ型トランジスタとを用いてもよい。いずれの場合であっても、上記回路をそのまま適用することはできないが、本発明の駆動回路および駆動方法を実現可能な回路に修正して用いればよい。
【符号の説明】
【００７５】
１…電子機器、１０…表示装置、２０…走査線駆動回路、３０…定電流設定回路、４０…電源線駆動回路、５０…データ線駆動回路、８０…制御部、９０…電源、１００１００Ａ…画素回路、２００，２００Ａ…定電流回路、３００，３００Ａ…スイッチ回路
【図１】
2014109703.tif 000003
【図２】
2014109703.tif 000004
【図３】
2014109703.tif 000005
【図４】
2014109703.tif 000006
【図５】
2014109703.tif 000007
【図６】
2014109703.tif 000008
【図７】
2014109703.tif 000009
【図８】
2014109703.tif 000010
【図９】
2014109703.tif 000011
【図１０】
2014109703.tif 000012
【図１１】
2014109703.tif 000013
【図１２】
2014109703.tif 000014