(57)【要約】      （修正有）【課題】フォトカプラを使用せず、主トランスの巻線数を増やすことなく出力電圧の制御が可能であり、小型で安全性の高いスイッチング電源装置を提供する。【解決手段】Vsライン２８とGNDライン１８との間に補助巻線２６を備え、出力電圧Voに略比例した正電圧V(+)が発生する。正電圧V(+)を補助電圧Vo1に変換する補助整流平滑回路３４を備える。主スイッチング素子３２のゲートをVo1ライン２８にプルアップする第一トランジスタ５０と、ローレベルに落とす第二トランジスタ５２を備える。Vsライン２８と第二トランジスタ５２のベースの間に帰還回路５８を備える。ベース接地の第三トランジスタ６０を有し、エミッタが第二トランジスタ５２に接続され、コレクタ端子電圧により第一トランジスタ５０を駆動する。第二トランジスタ５２をオンさせる変調用コンデンサ６２を有し、充放電回路６６と出力電圧制御回路６８によって充放電される。【選択図】図１
2014212595.tif 000002
【特許請求の範囲】
【請求項１】
プラス入力端子及びマイナス入力端子で構成され、前記プラス入力端子が入力電圧ラインに接続され、前記マイナス入力端子が制御用グランドラインに接続され、前記プラス入力端子と前記マイナス入力端子との間に入力電圧が印加される入力端子と、
入力巻線及び補助巻線を有し、前記入力巻線の第一の端子が前記入力電圧ラインに接続され、前記補助巻線の第一の端子であって前記入力巻線の第一の端子と同極性の端子が制御用グランドラインに接続され、前記補助巻線の第二の端子が補助パルスラインに接続された主トランスと、
トランジスタ素子であって、ドレイン端子が前記入力巻線の第二の端子に接続され、ソース端子が前記制御用グランドラインに接続された主スイッチング素子と、
アノード端子が前記補助巻線の第二の端子に接続された補助ダイオード、及び前記補助ダイオードのカソード端子と前記制御用グランドラインとの間に接続された補助コンデンサを有し、前記補助ダイオードと前記補助コンデンサとの接続点が補助電圧ラインに接続されている補助整流平滑回路と、
前記入力電圧ラインと前記補助電圧ラインとの間に設けられ、前記補助電圧ラインに前記主スイッチング素子を起動させるための電圧を供給する起動回路と、
ＰＮＰ型のトランジスタ素子であって、エミッタ端子が前記補助電圧ラインに接続され、コレクタ端子が抵抗を介して前記主スイッチング素子のゲート端子に接続された第一トランジスタと、
前記第一トランジスタのベースエミッタ端子間に接続され、前記第一トランジスタをオフさせるための抵抗と、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記主スイッチング素子のゲート端子に接続され、エミッタ端子が前記制御用グランドラインに接続された第二トランジスタと、
帰還用コンデンサを有し、前記補助パルスラインの電圧の変化を前記第二トランジスタのベース端子に伝達する帰還回路と、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第一トランジスタのベース端子に接続され、エミッタ端子が前記第二トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第三トランジスタと、
第一の端子が抵抗を介して前記第二トランジスタのベース端子に接続され、第二の端子が制御用グランドラインに接続された変調用コンデンサと、
前記補助パルスラインの電圧を検出し、当該電圧が正のときに前記変調用コンデンサを放電する所定電流を流し、負のときに前記変調用コンデンサを充電する所定電流を流す充放電回路と、
補助パルスラインの正の電圧、又は補助電圧ラインの電圧を検出し、当該検出電圧が第一基準値を超えると、補助パルスラインが負電圧のときに前記変調用コンデンサを充電する所定の電流を流すことによって、当該検出電圧を前記第一基準値に近づける出力電圧制御回路と、を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記第三トランジスタのベースエミッタ端子間に向けて順方向のバイアス電圧を出力可能なバイアス回路を備え、
前記バイアス電圧は、前記第三トランジスタのベースエミッタ端子間のオン閾値電圧を超える電圧であり、
前記バイアス回路は、前記補助パルスラインの正電圧を検出し、当該電圧が第二基準値を以下のとき、バイアス抵抗を通じて前記バイアス電圧を出力する請求項１記載のスイッチング電源装置。
【請求項３】
前記バイアス回路は、
前記制御用グランドラインと前記マイナス入力端子との間に挿入され、アノード端子が制御用グランドライン側に、カソード端子が前記マイナス入力端子側に接続されたダイオードの直列回路と、
前記ダイオードの直列回路の両端を短絡開放可能に接続されたトランジスタ素子であるスイッチと、
前記補助パルスラインの正電圧が前記第二基準値以下のとき、前記スイッチを継続してオンさせ、前記ダイオードの直列回路の両端を短絡状態に保持させるスイッチ駆動回路と、
前記ダイオードの直列回路のカソード側の一端と前記第三トランジスタのベース端子との間に接続された前記バイアス抵抗とで構成されている請求項２記載のスイッチング電源装置。
【請求項４】
前記起動回路は、前記入力電圧ラインの電圧を降圧し所定の起動電圧を出力するシリーズレギュレータであり、
前記起動電圧は、前記第一基準値に基づいて定まる前記補助電圧ラインの電圧以下に設定され、前記補助電圧ラインの電圧が前記起動電圧を超えると、前記起動回路からの電流供給が停止する請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項５】
前記充放電回路は、
補助パルスラインの電圧が正の期間、その正電圧に対応する正電圧対応電流を発生させ、前記変調用コンデンサから流出させる第一の電圧電流変換回路と、
補助パルスラインの電圧が負の期間、その負電圧に対応する負電圧対応電流を発生させ、前記変調用コンデンサに流し込む第二の電圧電流変換回路とで構成されている請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項６】
前記充放電回路は、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第一抵抗を介して制御用グランドラインに接続された第四トランジスタと、
前記第四トランジスタのベース端子と前記補助パルスラインとの間に接続された第二抵抗と、
前記第四トランジスタのベース端子と前記制御用グランドラインとの間に接続された第三抵抗と、
ＰＮＰ型のトランジスタ素子であって、コレクタ端子が順方向に配したダイオードを介して前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第四抵抗を介して前記第一トランジスタのコレクタ端子に接続され、ベース端子が第五抵抗を介して前記第一トランジスタのコレクタ端子に接続された第五トランジスタと、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第五トランジスタのベース端子に接続され、エミッタ端子が前記第四トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第六トランジスタとで構成され、
前記第四トランジスタが、前記正電圧対応電流に相当するコレクタ電流を流し、前記第五トランジスタが、前記負電圧対応電流に相当するコレクタ電流を流す請求項５記載のスイッチング電源装置。
【請求項７】
前記出力電圧制御回路は、
前記補助電圧ラインと前記制御用グランドラインとの間に接続された抵抗の直列回路である分圧回路と、
前記分圧回路の中点の電圧が基準電圧を超えたときの差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路が出力する増幅電圧に対応する出力電圧対応電流を発生させ、補助パルスラインが負電圧のときに前記変調用コンデンサに流し込む第三の電圧電流変換回路とで構成されている請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項８】
前記充放電回路及び出力電圧制御回路は、内部回路の一部を互いに兼用する複合回路として設けられ、
前記複合回路は、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第一抵抗を介して制御用グランドラインに接続された第四トランジスタと、
前記第四トランジスタのベース端子と前記補助パルスラインとの間に接続された第二抵抗と、
前記第四トランジスタのベース端子と前記制御用グランドラインとの間に接続された第三抵抗と、
ＰＮＰ型のトランジスタ素子であって、コレクタ端子が順方向に配したダイオードを介して前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第四抵抗を介して前記第一トランジスタのコレクタ端子に接続され、ベース端子が第五抵抗を介して前記第一トランジスタのコレクタ端子に接続された第五トランジスタと、
ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第五トランジスタのベース端子に接続され、エミッタ端子が前記第四トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第六トランジスタと、
前記補助電圧ラインと前記制御用グランドラインとの間に接続された抵抗の直列回路である分圧回路と、
前記分圧回路の中点の電圧が基準電圧を超えたとき、その差電圧を反転増幅する誤差増幅回路と、
前記前記誤差増幅回路の前記第五トランジスタのベース端子との間に接続された第六抵抗と、
前記第四トランジスタは、補助パルスラインの電圧が正のとき、その正電圧に対応する正電圧対応電流を前記前記変調用コンデンサから流出させ、
前記第五トランジスタは、補助パルスラインの電圧が負のとき、その負電圧に対応する負電圧対応電流と前記誤差増幅回路が出力する増幅電圧に対応する出力電圧対応電流とを合成した電流を、前記変調用コンデンサに流し込む請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項９】
前記主スイッチング素子のソース端子及び前記変調用コンデンサの第二の端子が互いに接続され、この接続点が電流信号発生抵抗を介して前記制御用グランドラインに接続されている請求項１乃至８のいずれか記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、リンギングチョーク型のスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、特許文献１に開示されているように、主スイッチング素子としてMOS型FETが使用され、出力電圧制御用のフォトカプラが設けられたリンギングチョーク型のスイッチング電源があった。主トランスは、入力巻線、補助巻線、及び出力巻線を有し、入力巻線の第一の端子が入力電圧ラインに接続され、補助巻線の第一の端子であって入力巻線の第一の端子と同極性の端子が補助パルスラインに接続され、補助巻線の第二の端子が制御用グランドラインに接続されている。主スイッチング素子は、ドレイン端子が入力巻線の第二の端子に接続され、ソース端子が制御用グランドラインに接続されている。主トランスの出力巻線には、主スイッチング素子がオフのときに発生する電圧を整流し平滑する出力整流平滑回路が接続され、出力電圧Voを出力する。入力電圧ラインと主スイッチング素子のゲート端子との間には、ゲート端子に起動電圧を供給する起動抵抗が設けられている。補助パルスラインと主スイッチング素子のゲート端子との間には、補助パルスラインの電圧の変化をゲート端子に伝達する帰還用コンデンサを含む帰還回路が設けられている。制御用グランドラインに第二の端子が接続された変調用コンデンサが設けられ、反対側の第一の端子が主スイッチング素子のゲート端子に接続されている。変調用コンデンサの第一の端子と補助パルスラインとの間には、複数の抵抗、ツェナダイオード、及び過電流保護動作調整部を組み合わせた充放電回路が設けられ、補助パルスラインの電圧が正のときに、変調用コンデンサを充電する電流を流し、補助パルスラインの電圧が負のときに、変調用コンデンサを放電する電流を流す。主トランスの出力巻線側には、出力電圧Voを所定の基準電圧と比較し、その差電圧を増幅した信号を出力する誤差増幅回路が設けられている。誤差増幅回路の出力信号は、信号絶縁用のフォトカプラを通じて補助巻線側に伝達され、補助パルスラインが正電圧のときに変調用コンデンサを充電する電流に変換される。
【０００３】
また、特許文献２に開示されているように、主スイッチング素子としてNPN型のトランジスタが使用され、主トランスに出力電圧制御用のセンシングコイルが設けられたリンギングチョーク型のスイッチング電源回路があった。特許文献１のスイッチング電源の構成と比べると、主トランス、主スイッチング素子、整流平滑回路、起動抵抗、帰還回路、変調用コンデンサ、及び充放電回路の構成はほぼ同様であるが、出力電圧制御用の誤差増幅回路及びフォトカプラを備えていない点に特徴がある。このスイッチング電源回路の場合、新設されたセンシングコイルが、入力巻線の第一の端子と同極性の第一の端子が制御用グランドラインに接続され、センシングコイルの第二の端子に発生する電圧を整流し平滑する整流平滑回路が設けられ、出力電圧Voに略比例した正電圧である補助電圧Vo1を出力する。さらに、整流平滑回路の出力と変調用コンデンサとの間に出力電圧制御用のツェナダイオード及び抵抗の直列回路が接続されている。このツェナダイオードは、出力電圧Voに略比例する補助電圧Vsが所定の基準電圧を超えると導通し、補助電圧Vsと基準電圧との電圧差が直列の抵抗によって電流に変換され、変調用コンデンサの充電電流となる。この動作により、補助電圧Vsを所定の基準電圧に近づける制御が行われ、出力電圧Voが間接的に制御される。
【０００４】
また、特許文献３に開示されているように、主スイッチング素子としてNPN型のトランジスタが使用され、主トランスの補助巻線の電圧を出力電圧制御用に利用したリンギングチョークコンバータ回路があった。主トランスは、入力巻線及び補助巻線を有し、入力巻線の第一の端子が入力電圧ラインに接続され、補助巻線の第一の端子であって入力巻線の第一の端子と同極性の端子が制御用補助パルスラインに接続され、補助巻線の第二の端子が主スイッチング素子のエミッタ端子に接続されている。主スイッチング素子は、コレクタ端子が入力巻線の第二の端子に接続されている。入力電圧ラインと主スイッチング素子のベース端子との間には、ベース端子に起動電圧を供給する起動抵抗が設けられている。主トランスの補助巻線には、主スイッチング素子がオフのときに発生する電圧を整流し平滑するダイオードと電解コンデンサとで成る整流平滑回路が設けられている。電解コンデンサの第一の端子は補助巻線の第二の端子に接続され、ダイオードのカソードが補助巻線の第一の端子に接続され、電解コンデンサの第二の端子及びダイオードのアノードが制御用グランドラインに接続されている。したがって、電解コンデンサの第一の端子に、出力電圧Vo（＝補助電圧Vo1）が発生する。さらに、主スイッチング素子のベース端子と制御用グランドラインとの間に、出力電圧制御用のツェナダイオードが接続されている。このツェナダイオードは、出力電圧Voが所定の基準電圧を超えると導通し、出力電圧Voが基準電圧に保持される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２０９８５０号公報
【特許文献２】特開２００８−２６３７４９号公報
【特許文献３】特開平１０−７５５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のスイッチング電源は、出力制御における信号絶縁用に高価なフォトカプラを使用しているので、装置のコストが高くなる。特に、入出力間に高い絶縁性（例えば、安全規格上の強化絶縁など）が要求される場合、専用の大型フォトカプラを使用しなければならず、装置の外形が大きくなるという問題もある。
【０００７】
また、主スイッチング素子としてMOS型FETが使用されているので、バイポーラトランジスタを使用した場合と比較すると、通常状態の効率を高くしやすい半面、過電流時の出力電圧Voの垂下特性を適正化するのが難しいという問題があった。以下、このスイッチング電源の過電流状態の動作について、図１２、図１３に基づいて説明する。なお、図１３は、過電流状態の動作に関連する部品を抜粋した回路図である。
【０００８】
図１２（ａ）は、従来の過電流垂下特性を表わすグラフであり、横軸が出力電流Io、縦軸が出力電圧Voである。出力電流Ioが安全領域にある通常状態では出力電圧Voがほぼ一定に制御され、出力電圧Ioが増加して危険領域に入ると、出力電流Ioの増加が抑制され出力電圧Voが低下する。過電流垂下特性は、図１２（ａ）の破線で示すように出力電流Ioを抑制しきれないいわゆる「すそ引き」の発生を防止し、かつ起動不良の原因となる、図１２（ａ）の一点鎖線で示すようないわゆる「くい込み」の発生を防止する必要があり、通常は逆Ｌ字状に垂下する特性が好ましい。しかし、過電流垂下特性は、主スイッチング素子１であるMOS型FETのオン閾値電圧Vth（ゲート閾値電圧）の影響で大きく変化する。
【０００９】
一般に、MOS型FETは、オン閾値電圧Vthのばらつきが大きく、素子毎の個体差に温度による変動を加えると、中心値Vth(typ)に対して例えば±0.5〜1.5V程度の幅が生じる。したがって、図１２（ａ）に示すように、中心値Vth(typ)のときに逆Ｌ字状になるように周辺回路の定数を設定したとしても、ばらつきの最大値Vth(max)で「すそ引き」が顕著になり、反対に最小値Vth(min)で「くい込み」が顕著になる可能性がある。この現象は、動作点P1，P2の動作波形から説明することができる。
【００１０】
動作点P1は、主スイッチング素子１のオン閾値電圧がVth(max)であり、例えば負荷が故障して低インピーダンスになり、出力電圧Voが略ゼロまで低下した点である。動作点P1における各部の動作波形は、図１２（ｂ）のように表わされる。I1は主スイッチング素子１に流れる電流、I2は出力整流平滑回路の整流ダイオード２に流れる電流、Vgsは主スイッチング素子１のゲートソース端子間の電圧である（図１３）。主スイッチング素子１がオフして電流I2流れている期間、補助巻線３に発生する電圧は出力電圧Voと同様に略ゼロであり、図１３に破線の矢印で示したように、起動抵抗４から帰還用コンデンサ５を充電する電流、及び主スイッチング素子１のゲートソース間にある図示しない寄生容量を充電する電流が流れ、電圧Vgsが一定の時定数カーブで上昇する。ここでは、オン閾値電圧がVth(max)なので、電圧VgsがVth(max)に到達するのに時間がかかり、主スイッチング素子１のオンが遅れる。その結果、次に電流I1が流れるタイミングが遅くなり、出力電流Ioが非常に小さくなって「くい込み」が発生する。
【００１１】
動作点P2は、主スイッチング素子１のオン閾値電圧がVth(min)であり、出力電圧Voが略ゼロに低下した点である。動作点P2における各部の動作波形は図１２（ｃ）のように表わされ、主スイッチング素子１がオフして電流I2流れている期間、破線の矢印で示す電流が流れ、電圧Vgsが同様の時定数カーブで上昇する。ここでは、オン閾値電圧がVth(min)なので、電圧Vgsが短時間でVth(min)に到達し、主スイッチング素子１のオンが早まる。その結果、次に電流I1が流れるタイミングが早くなり、出力電流Ioが非常に大きくなって「すそ引き」が発生する。
【００１２】
このように、特許文献１のスイッチング電源は、主スイッチング素子(MOS型FET)のオン閾値電圧Vthのばらつきが過電流垂下特性に大きく影響するので、「くい込み」と「すそ引き」の双方を防止するのが難しいという問題があった。
【００１３】
また、特許文献２のスイッチング電源回路は、フォトカプラを使用していない点で特許文献１のスイッチング電源よりも有利であるが、主トランスに出力制御用のセンシングコイルが新設されるので、主トランスの構造が複雑になる。特に、入出力間に高い絶縁性（例えば、安全規格上の強化絶縁など）が要求される場合、センシングコイルと他の巻線との間に所定の絶縁距離を確保しなければならないので、１つの巻線を追加するだけも、主トランスの外形が大きくなってしまう。また、センシングコイルと他の巻線との間の磁気結合が疎になりやすいので、センシングコイルに大きなサージ電圧が発生し、これがノイズとなって出力電圧制御に悪影響を及ぼすという問題があった。
【００１４】
さらに、特許文献３のリンギングチョークコンバータ回路は、フォトカプラやセンシングコイルを使用しない構成なので装置の小型化等の点で有利であるが、過電流保護機能を備えていないので、安全性を確保するためには、過電流保護回路を別に設ける等の対策が必要であった。
【００１５】
本発明は、上記背景技術に鑑みて成されたものであり、フォトカプラを使用せず、主トランスの巻線数を増やすことなく出力電圧の制御が可能であり、小型で安全性の高いスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、プラス入力端子及びマイナス入力端子で構成され、前記プラス入力端子が入力電圧ラインに接続され、前記マイナス入力端子が制御用グランドラインに接続され、前記プラス入力端子と前記マイナス入力端子との間に入力電圧が印加される入力端子と、入力巻線及び補助巻線を有し、前記入力巻線の第一の端子が前記入力電圧ラインに接続され、前記補助巻線の第一の端子であって前記入力巻線の第一の端子と同極性の端子が制御用グランドラインに接続され、前記補助巻線の第二の端子が補助パルスラインに接続された主トランスと、トランジスタ素子であって、ドレイン端子が前記入力巻線の第二の端子に接続され、ソース端子が前記制御用グランドラインに接続された主スイッチング素子と、
アノード端子が前記補助巻線の第二の端子に接続された補助ダイオード、及び前記補助ダイオードのカソード端子と前記制御用グランドラインとの間に接続された補助コンデンサを有し、前記補助ダイオードと前記補助コンデンサとの接続点が補助電圧ラインに接続されている補助整流平滑回路と、前記入力電圧ラインと前記補助電圧ラインとの間に設けられ、前記補助電圧ラインに前記主スイッチング素子を起動させるための電圧を供給する起動回路と、ＰＮＰ型のトランジスタ素子であって、エミッタ端子が前記補助電圧ラインに接続され、コレクタ端子が抵抗を介して前記主スイッチング素子のゲート端子に接続された第一トランジスタと、前記第一トランジスタのベースエミッタ端子間に接続され、前記第一トランジスタをオフさせるための抵抗と、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記主スイッチング素子のゲート端子に接続され、エミッタ端子が前記制御用グランドラインに接続された第二トランジスタと、帰還用コンデンサを有し、前記補助パルスラインの電圧の変化を前記第二トランジスタのベース端子に伝達する帰還回路と、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第一トランジスタのベース端子に接続され、エミッタ端子が前記第二トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第三トランジスタと、第一の端子が抵抗を介して前記第二トランジスタのベース端子に接続され、第二の端子が制御用グランドラインに接続された変調用コンデンサと、前記補助パルスラインの電圧を検出し、当該電圧が正のときに前記変調用コンデンサを放電する所定電流を流し、負のときに前記変調用コンデンサを充電する所定電流を流す充放電回路と、補助パルスラインの正の電圧、又は補助電圧ラインの電圧を検出し、当該検出電圧が第一基準値を超えると、補助パルスラインが負電圧のときに前記変調用コンデンサを充電する所定の電流を流すことによって、当該検出電圧を前記第一基準値に近づける出力電圧制御回路とを備えたスイッチング電源装置である。
【００１７】
前記第三トランジスタのベースエミッタ端子間に向けて順方向のバイアス電圧を出力可能なバイアス回路を備え、前記バイアス電圧は、前記第三トランジスタのベースエミッタ端子間のオン閾値電圧を超える電圧であり、前記バイアス回路は、前記補助パルスラインの正電圧を検出し、当該電圧が第二基準値を以下のとき、バイアス抵抗を通じて前記バイアス電圧を出力する構成が好ましい。前記バイアス回路は、例えば、前記制御用グランドラインと前記マイナス入力端子との間に挿入され、アノード端子が制御用グランドライン側に、カソード端子が前記マイナス入力端子側に接続されたダイオードの直列回路と、前記ダイオードの直列回路の両端を短絡開放可能に接続されたトランジスタ素子であるスイッチと、前記補助パルスラインの正電圧が前記第二基準値以下のとき、前記スイッチを継続してオンさせ、前記ダイオードの直列回路の両端を短絡状態に保持させるスイッチ駆動回路と、前記ダイオードの直列回路のカソード側の一端と前記第三トランジスタのベース端子との間に接続された前記バイアス抵抗とで構成されている。
【００１８】
また、前記起動回路は、前記入力電圧ラインの電圧を降圧し所定の起動電圧を出力するシリーズレギュレータであり、前記起動電圧は、前記第一基準値に基づいて定まる前記補助電圧ラインの電圧以下に設定され、前記補助電圧ラインの電圧が前記起動電圧を超えると、前記起動回路からの電流供給が停止する構成が好ましい。
【００１９】
また、前記充放電回路は、補助パルスラインの電圧が正の期間、その正電圧に対応する正電圧対応電流を発生させ、前記変調用コンデンサから流出させる第一の電圧電流変換回路と、補助パルスラインの電圧が負の期間、その負電圧に対応する負電圧対応電流を発生させ、前記変調用コンデンサに流し込む第二の電圧電流変換回路とで構成されていることが好ましい。例えば、前記充放電回路は、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第一抵抗を介して制御用グランドラインに接続された第四トランジスタと、前記第四トランジスタのベース端子と前記補助パルスラインとの間に接続された第二抵抗と、前記第四トランジスタのベース端子と前記制御用グランドラインとの間に接続された第三抵抗と、ＰＮＰ型のトランジスタ素子であって、コレクタ端子が順方向に配したダイオードを介して前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第四抵抗を介して前記第一トランジスタのコレクタ端子に接続され、ベース端子が第五抵抗を介して前記第一トランジスタのコレクタ端子に接続された第五トランジスタと、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第五トランジスタのベース端子に接続され、エミッタ端子が前記第四トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第六トランジスタとで構成され、前記第四トランジスタが、前記正電圧対応電流に相当するコレクタ電流を流し、前記第五トランジスタが、前記負電圧対応電流に相当するコレクタ電流を流す。
【００２０】
また、前記出力電圧制御回路は、前記補助電圧ラインと前記制御用グランドラインとの間に接続された抵抗の直列回路である分圧回路と、前記分圧回路の中点の電圧が基準電圧を超えたときの差電圧を増幅する誤差増幅回路と、前記誤差増幅回路が出力する増幅電圧に対応する出力電圧対応電流を発生させ、補助パルスラインが負電圧のときに前記変調用コンデンサに流し込む第三の電圧電流変換回路とで構成されているのが好ましい。
【００２１】
あるいは、前記充放電回路及び出力電圧制御回路は、内部回路の一部を互いに兼用する複合回路として設けられ、前記複合回路は、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第一抵抗を介して制御用グランドラインに接続された第四トランジスタと、前記第四トランジスタのベース端子と前記補助パルスラインとの間に接続された第二抵抗と、前記第四トランジスタのベース端子と前記制御用グランドラインとの間に接続された第三抵抗と、ＰＮＰ型のトランジスタ素子であって、コレクタ端子が順方向に配したダイオードを介して前記変調用コンデンサの第一の端子に接続され、エミッタ端子が第四抵抗を介して前記第一トランジスタのコレクタ端子に接続され、ベース端子が第五抵抗を介して前記第一トランジスタのコレクタ端子に接続された第五トランジスタと、ＮＰＮ型のトランジスタ素子であって、コレクタ端子が前記第五トランジスタのベース端子に接続され、エミッタ端子が前記第四トランジスタのベース端子に接続され、ベース端子が前記制御用グランドラインに接続された第六トランジスタと、前記補助電圧ラインと前記制御用グランドラインとの間に接続された抵抗の直列回路である分圧回路と、前記分圧回路の中点の電圧が基準電圧を超えたとき、その差電圧を反転増幅する誤差増幅回路と、前記前記誤差増幅回路の前記第五トランジスタのベース端子との間に接続された第六抵抗と、前記第四トランジスタは、補助パルスラインの電圧が正のとき、その正電圧に対応する正電圧対応電流を前記前記変調用コンデンサから流出させ、前記第五トランジスタは、補助パルスラインの電圧が負のとき、その負電圧に対応する負電圧対応電流と前記誤差増幅回路が出力する増幅電圧に対応する出力電圧対応電流とを合成した電流を、前記変調用コンデンサに流し込む構成でもよい。
【００２２】
さらに、前記主スイッチング素子のソース端子及び前記変調用コンデンサの第二の端子が互いに接続され、この接続点が電流信号発生抵抗を介して前記制御用グランドラインに接続されている構成でもよい。
【発明の効果】
【００２３】
本発明のスイッチング電源装置は、既存の補助巻線に発生する電圧を利用して出力電圧に略比例した正電圧を生成する構成を備えているので、フォトカプラ等を使用しなくても、出力電圧制御をシンプルに行うことができる。また、主スイッチング素子の駆動用に第一トランジスタ及び第二トランジスタによるドライブ回路が設けられ、帰還回路がドライブ回路の入力に接続される構成なので、帰還回路を通じて伝達する帰還信号（電流信号）を小さくすることができ、帰還回路の損失を軽減することができる。また、主スイッチング素子にMOS型FETを使用した場合でも、オン閾値電圧のばらつきの影響がマスクされ、良好な過電流垂下特性を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のスイッチング電源装置の第一実施形態を示す回路図である。
【図２】図１の起動回路の内部構成を示す回路図（ａ）、帰還回路の内部構成を示す回路図（ｂ）である。
【図３】図１の充放電回路及び出力電圧制御回路の複合回路の内部構成を示す回路図である。
【図４】第一実施形態の通常状態の動作波形を示すタイムチャートである。
【図５】本発明のスイッチング電源装置の第二実施形態を示す回路図である。
【図６】図５のバイアス回路の内部構成を示す回路図である。
【図７】第二実施形態の過電流垂下特性を示すグラフ（ａ）、動作点P1，P2における動作波形を示すタイムチャート（ｂ），（ｃ）である。
【図８】図７の動作点P1，P2の動作を説明する回路図である。
【図９】起動回路の変形例を示す回路図（ａ）、帰還回路の変形例を示す回路図（ｂ），（ｃ）である。
【図１０】充放電回路及び出力電圧制御回路の第一変形例を示す回路図（ａ）、充放電回路の第二変形例を示す回路図（ｂ）である。
【図１１】充放電回路の第三変形例を示す回路図である。
【図１２】従来のスイッチング電源の過電流垂下特性を示すグラフ（ａ）、動作点P1，P2における動作波形を示すタイムチャート（ｂ），（ｃ）である。
【図１３】図１２の動作点P1，P2の動作を説明する回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明のスイッチング電源装置の第一実施形態について、図１〜図４に基づいて説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、入出力が絶縁されたリンギングチョークコンバータであり、入力電源１２が入力端子IN(+)，IN(-)に接続され、出力端子OUT(+)，OUT(-)に負荷１４が接続され、入力電圧Viを出力電圧Voに変換し、負荷１４に出力電圧Vo及び出力電流Ioを供給する。プラス入力端子であるIN(+)端子は、入力電圧ライン１６（以下、Viライン１６と称す。）に接続され、マイナス入力端子であるIN(-)端子は、制御用グランドライン１８（以下、GNDライン１８と称す。）に接続されている。
【００２６】
入出力絶縁用の主トランス２０は、入力巻線２２、出力巻線２４、補助巻線２６を有している。図１では、各巻線に極性を示すドットが付してあり、以下、ドットを付した端子を第一の端子、ドットを付していない端子を第二の端子と称する。入力巻線２２の第一の端子はViライン１６に接続され、補助巻線２６の第一の端子はGNDライン１８に接続され、補助巻線２６の第二の端子は補助パルスライン２８（以下、Vsライン２８と称す。）に接続されている。出力巻線２４には、整流ダイオード３０ａと平滑コンデンサ３０ｂで構成された出力整流平滑回路３０が接続されている。整流ダイオード３０ａは、第二の端子が高電位になるときに導通し、平滑コンデンサ３０ｂの両端から直流の出力電圧Voを出力する。
【００２７】
主スイッチング素子３２は、ここではNチャネルのMOS型FETであり、ドレイン端子が入力巻線２２の第二の端子に接続され、ソース端子がGNDライン１８に接続されている。
【００２８】
補助巻線２６には、補助ダイオード３４ａと補助コンデンサ３４ｂとで構成された補助整流平滑回路３４が設けられている。補助ダイオード３４ａは、アノード端子が補助巻線２６の第二の端子に接続され、補助コンデンサ３４ｂは、補助ダイオード３４のカソード端子とGNDライン１８の間に接続されている。補助ダイオード３４ａと補助コンデンサとの接続点が補助整流平滑回路３４の出力であり、補助電圧ライン３６（以下、Vo1ライン３６と称す。）に接続されている。詳しくは後述するが、通常状態において、Vo1ライン３６に発生する補助電圧Vo1は、補助巻線３４に発生する正電圧（第二の端子が高電位になる電圧）を平滑した電圧、すなわち出力電圧Voに略比例した直流電圧となる。
【００２９】
Viライン１６とVo1ライン３６の間には、Vo1ライン３６に主スイッチング素子３２を起動させるための電圧を供給する起動回路３８が設けられている。起動回路３８は、図２（ａ）に示すように、トランジスタ４０とツェナダイオード４２とを組み合わせたシリーズレギュレータである。トランジスタ４０は、コレクタ端子が抵抗４４を介してViライン１６に接続され、エミッタ端子が逆流防止用のダイオード４６を介してVo1ラインに接続されている。ダイオード４６は、トランジスタ４０のベースエミッタ端子間に逆電圧ストレスが加わるのを防止し、トランジスタ４０を保護する働きを有している。Viライン１６とトランジスタ４０のベース端子との間には、バイアス用の抵抗４８が接続されている。ツェナダイオード４２は、カソード端子がトランジスタ４０のベース端子に接続され、アノード端子がIN(-)端子に接続されている。起動回路３８は、入力電圧Viが投入されると、ダイオード４６を通じて補助コンデンサ３４ｂを充電し、Vo1ライン２８に起動電圧を供給する。起動回路３８が出力できる起動電圧は、ほぼツェナダイオード４２のツェナ電圧によって規定され、通常状態の補助電圧Vo1以下の値（後述する第一基準値Vr1以下の値）に設定されている。したがって、Vo1ライン３６の電圧が通常状態の補助電圧Vo1になると、起動回路３８がVo1ライン３６への電流供給を停止するので、通常状態における起動回路３８の損失が大幅に低減される。
【００３０】
主スイッチング素子３２のゲート端子側には、第一及び第二トランジスタ５０，５２が設けられている。第一トランジスタ５０は、主スイッチング素子３２をオンさせるためのPNP型のトランジスタであり、エミッタ端子がVo1ライン３６に接続され、コレクタ端子が抵抗５２を介して主スイッチング素子３２のゲート端子に接続されている。第二トランジスタ５２は、主スイッチング素子３２をオフさせるためNPN型のトランジスタであり、コレクタ端子が主スイッチング素子３２のゲート端子に接続され、エミッタ端子がGNDライン１８に接続されている。また、第一トランジスタ５０のベースエミッタ端子間は、第一トランジスタ５０をオフさせるための抵抗５６が接続されている。抵抗５４は、第一トランジスタ５０と第二トランジスタ５２を通じて貫通電流が流れるのを防止する働きをする。
【００３１】
Vsライン２８と第二トランジスタ５２のベース端子との間には、帰還回路５８が接続されている。帰還回路５８は、図２（ｂ）に示すように、帰還用コンデンサ５８ａを有し、Vsラインの電圧の変化を第二トランジスタ５２のベース端子に伝達する働きをする。この伝達量（帰還量）は、帰還用コンデンサ５８ａの容量や直列の抵抗５８ｂの抵抗値を変更することで調節できる。
【００３２】
第一及び第二トランジスタ５０，５２のベース端子側には、第三トランジスタ６０が設けられている。第三トランジスタ６０は、NPN型のトランジスタであり、コレクタ端子が第一トランジスタ５０のベース端子に接続され、エミッタ端子が第二トランジスタ５２のベース端子に接続され、ベース端子がGNDライン１８に接続されている。
【００３３】
パルス幅制御用の変調用コンデンサ６２は、一端が抵抗６４を介して第二トランジスタ５２のベース端子に接続され、他端がGNDライン１８に接続されている。以下、抵抗６４側の一端を第一の端子、GNDライン１８側の一端を第二の端子と称する。
【００３４】
Vsライン２８と変調用コンデンサ６２の第一の端子との間には、充放電回路６６が設けられている。充放電回路６６は、Vsライン２８の補助パルス電圧Vsを検出し、電圧Vsが正のときに変調用コンデンサ６２を放電する所定の電流Ichを流し、負のときに変調用コンデンサ６２を充電する所定の電流Icjを流す動作を行う。
【００３５】
Vo1ライン３６と変調用コンデンサ６２の第一の端子との間には、出力電圧制御回路６８が設けられている。出力電圧制御回路６８は、Vo1ライン３６の補助電圧Vo1を検出し、補助電圧Vo1が第一基準値Vr1を超えると、変調用コンデンサ６２を充電する所定の電流Idを流し、補助電圧Vo1を第一基準値Vr1に近づける制御を行う。補助電圧Vo1は、通常状態で出力電圧Voに略比例した電圧になるので、補助電圧Vo1を第一基準値Vr1に近づける制御を行うことによって、出力電圧Voを一定に保持することができる。
【００３６】
充放電回路６６と出力電圧制御回路６８は、充放電回路６６の外部に複数の回路素子を付加することによって、内部回路の一部を兼用する複合回路７０として設けられている。
【００３７】
複合回路７０の中の充放電回路６６には、図３に示すように、変調用コンデンサ６２から放電電流を流出させる第四トランジスタ７２が設けられている。第四トランジスタ７２は、NPN型のトランジスタであって、コレクタ端子が変調用コンデンサ６２の第一の端子に接続され、エミッタ端子が第一抵抗７４を介してGNDライン１８に接続されている。第四トランジスタ７２のベース端子は、Vsライン２８との間に第二抵抗７６が接続され、GNDライン１８との間に、第三抵抗７８が接続されている。第二抵抗７６の抵抗値は、第三抵抗７８よりも十分大きい値に設定されている。ここでは、第二抵抗７６は、抵抗７６ａ、抵抗７６ｂ及びツェナダイオード７６ｃで構成されており、両端に印加される電圧の向きと大きさにより、第二抵抗７６の抵抗値（３つの素子の合成抵抗値）が変化する。
【００３８】
また、変調用コンデンサ６２に充電電流を流しこむ第五トランジスタ８０が設けられている。第五トランジスタ８０は、PNP型のトランジスタであって、コレクタ端子が順方向に配した逆流防止用のダイオード８２を介して変調用コンデンサ６２の第一の端子に接続され、エミッタ端子が第四抵抗８４を介して第一トランジスタ５０のコレクタ端子に接続され、ベース端子が第五抵抗８６を介して第一トランジスタ５０のコレクタ端子に接続されている。
【００３９】
第四及び第五トランジスタ７２，８０のベース側には、第六トランジスタ８８が設けられている。第六トランジスタ８８は、NPN型のトランジスタであって、コレクタ端子が第五トランジスタ８０のベース端子に接続され、エミッタ端子が第四トランジスタ７２のベース端子に接続され、ベース端子がGNDライン１８に接続されている。
【００４０】
充放電回路６６は、次のように動作する。まず、Vsライン２８の補助パルスVsが正電圧V(+)のとき、第二抵抗７６が第三抵抗７８よりも十分大きいことから、正電圧V(+)に略比例した電流が第三抵抗７８に流れ、さらに第一抵抗７４にも第三抵抗７８の電流に略比例した電流（正電圧対応電流Ich）が流れる。第一抵抗７４の電流Ichは第四トランジスタ７２のコレクタ電流であり、第四トランジスタ７２は、変調用コンデンサ６２を放電する電流として電流Ichを流出させる。したがって、第一抵抗７４、第二抵抗７６、第三抵抗７８及び第四トランジスタ７２等の部分で第一の電圧電流変換回路が構成され、Vsライン２８の電圧が正の期間、補助パルスVsの正電圧V(+)を正電圧対応電流Ichに変換し、変調用コンデンサ６２から流出させる動作を行う。
【００４１】
一方、Vsライン２８の補助パルスVsが負電圧V(-)のとき、第四トランジスタ７２は、ベース端子が負の電圧になるので非導通となる。第六トランジスタ８８は、ベースエミッタ端子間が順バイアスされ、所定のベース電流が流れる。このベース電流は、第二抵抗７６、Vsライン２８を通じて補助巻線２６に流れ、補助パルスVsの負電圧V(-)に略比例した電流となる。さらに、第六トランジスタ８８は、自己のベース電流にほぼ等しいコレクタ電流を流し、このコレクタ電流に相当する電流が第五抵抗８６に流れ、さらに第四抵抗８６に第五抵抗８６の電流に略比例した電流（負電圧対応電流Icj）が流れる。第四抵抗８４の電流Icjは第五トランジスタ８０のコレクタ電流であり、第五トランジスタ８０は、変調用コンデンサ６２に向けて充電電流である電流Icjを流し込む。詳しくは後で述べるが、補助パルスVsが負電圧V(-)のときは、第一トランジスタ５０がオンしており、電流IcjはVo1ライン３６から供給される。したがって、第二抵抗７６、第四抵抗８４、第五抵抗８６、第五トランジスタ８０及びダイオード８２等の部分で第二の電圧電流変換回路が構成され、Vsライン２８の電圧が負の期間、補助パルスVsの負電圧V(-)を負電圧対応電流Icjに変換し、変調用コンデンサ６２に流し込む動作を行う。
【００４２】
複合回路７０の中には、上記の充放電回路６６の構成に、分圧回路９０、誤差増幅回路９２、第六抵抗９４及びダイオード９６を追加することによって、出力電圧制御回路６８も構成されている。分圧回路９０は、Vo1ライン３６とGNDライン１８との間に接続された抵抗９０ａ，９０ｂの直列回路である。抵抗９０ａ，９０ｂの分圧比は、Vo1ライン３６の補助電圧Vo1が第一基準値Vr1を超えると、中点の電圧が基準電圧Vrefを超えるように設定されている。なお、図３では、Vo1ライン３６側の抵抗９０ａに、抵抗とコンデンサの直列回路が接続されているが、これは出力電圧制御の位相補正用の素子であり、必要に応じて削除しても構わない。分圧回路９０の中点から外部接続端子であるTRM端子に引き出されている抵抗９０ｃについては、後で説明する。
【００４３】
誤差増幅回路９２は、分圧回路９０の中点の電圧が基準電圧Vrefを超えたとき、その差電圧を反転増幅して出力する回路である。第六抵抗９４は、誤差増幅回路９２と第五トランジスタのベース端子との間に直列に接続され、誤差増幅回路９２が出力する増幅電圧に対応する電流を発生させる素子である。ダイオード９６は、第六抵抗９４と直列の位置に挿入され、第六抵抗９４から第五抵抗８６の向きに電流が流れるのを阻止するための素子であり、必要に応じて削除しても構わない。
【００４４】
出力電圧制御回路６８に相当する部分は、追加した分圧回路９０、誤差増幅回路９２、第六抵抗９４及び逆流阻止ダイオード９６と、上述した充放電回路６６の一部である第四抵抗８４、第五抵抗８６、第五トランジスタ８０及びダイオード８２等である。出力電圧制御回路６８は、次のように動作する。
【００４５】
まず、Vo1ライン３６の補助電圧Vo1が第一基準値Vr1を超えると、分圧回路９０の中点の電圧が基準電圧Vrefを超える。誤差増幅回路９２は、差電圧（超えた分）を反転増幅し、出力端の電圧が増幅電圧だけ低下する。その結果、第六抵抗９４には、ほぼ増幅電圧に相当する電圧降下が発生し、増幅電圧に対応する電流が誤差増幅回路９２の方向に流れる。第六抵抗９４の電流は第五抵抗８６にも流れ、さらに第四抵抗８４に第五抵抗８６の電流に略比例した電流（出力電圧対応電流Id）が流れる。第四抵抗８４の電流Idは第五トランジスタ８０のコレクタ電流であり、第五トランジスタ８０は、変調用コンデンサ６２に向けて充電電流である電流Idを流し込む。上記のように、補助パルスVsが負電圧V(-)の期間は、第一トランジスタ５０がオンしており、Vo1ライン３６から電流Idが供給される。一方、補助パルスVsが正電圧V(+)の期間は、第一トランジスタ５０がオフしており、誤差増幅回路９２が増幅電圧を出力していたとしても、電流Idは流れない。したがって、第六抵抗９４、ダイオード９６、第四抵抗８４、第五抵抗８６、第五トランジスタ８０及びダイオード８２等の部分で第三の電圧電流変換回路が構成され、Vsライン２８が負電圧V(-)のとき、誤差増幅回路９２が出力する増幅電圧（補助電圧Vo1及び出力電圧Voに対応する電圧）を出力電圧対応電流Idに変換し、変調用コンデンサ６２に流し込む動作を行う。
【００４６】
次に、スイッチング電源装置１０の通常状態の動作について説明する。図４の動作波形は、Vpが主トランス２０の入力巻線２２に発生する電圧、I1が主スイッチング素子３２に流れる電流、I2が出力整流平滑回路３０の整流ダイオード３０ａに流れる電流、Vsが、補助巻線２６に発生する補助パルス、Vo1がVo1ライン３６の補助電圧である。スイッチング周波数はFswであり、１周期が1/Fswの期間である。以下、１周期の動作を期間T1，T2に分けて説明する。
【００４７】
期間T1は主スイッチング素子３２がオンしている期間である。主スイッチング素子３２がオンすると、入力巻線２２に入力電圧Viが印加され、主スイッチング素子３２にノコギリ波状（右肩上がり）の電流が流れ、この電流によって主トランス２０に励磁エネルギーが蓄積される。入力巻線２２に入力電圧Viが印加されているので、出力巻線２４に第一の端子の側が高電位の電圧が発生し、整流ダイオード３０ａがオフする。したがって、出力電圧Voに充電されている平滑コンデンサ３０ｂが出力巻線２４から切り離されている。また、補助巻線２６の補助パルスVsは、入力電圧Viに略比例した負電圧V(-)となるので、補助整流平滑回路３２の補助ダイオード３４ａがオフしている。したがって、正の補助電圧Vo1に充電されている補助コンデンサ３４ｂが補助巻線２６から切り離されている。補助電圧Vo1は、後述する期間T2における補助パルスVsの正電圧V(+)とほぼ等しい電圧であり、出力電圧Voに略比例した電圧である。
【００４８】
Vsライン２８が負電圧V(-)なので、第二トランジスタ５２は、ベース端子電圧が帰還回路５８を通じて負方向に引かれ、オフしている。第三トランジスタ６０は、エミッタ端子電圧が帰還回路５８を通じて負方向に引かれて導通し、これによって、第一トランジスタ５０は、ベース端子電圧が引き下げられてオンしている。変調用コンデンサ６２は、複合回路７０（充放電回路６６及び出力電圧制御回路６８）が発生させた負電圧対応電流Icjと出力電圧対応電流Idで充電され、両端電圧V62が、第二トランジスタ５２のベースエミッタ端子間のオン閾値電圧Vthに向かって右肩上がりに上昇している。
【００４９】
期間T2は主スイッチング素子３２がオフしている期間である。主スイッチング素子３２がオフすると、入力巻線２２への入力電圧Viの印加がなくなり、主トランス２０の逆起電力によって期間T1と逆向きの電圧が発生する。したがって、出力巻線２４に第二の端子の側が高電位の電圧が発生して整流ダイオード３０ａがオンし、整流ダイオード３０ａにノコギリ波状（右肩下がり）の電流が流れ、主トランス２０に蓄積された励磁エネルギーが放出される。整流ダイオード３０ａがオンしているので、出力巻線２４には、平滑コンデンサ３０ｂの出力電圧Voが印加されており、補助巻線２６の補助パルスVsは、出力電圧Voに略比例した正電圧V(+)となり、補助整流平滑回路３２の補助ダイオード３４ａがオンし、補助コンデンサ３４ｂが正電圧V(+)に充電され、Vo1ライン３６の補助電圧Vo1が、補助パルスVsの正電圧V(+)とほぼ等しい電圧になっている。
【００５０】
Vsライン２８が正電圧V(+)なので、第二トランジスタ５２は、ベース端子電圧が帰還回路５８を通じて正方向に引かれ、オンしている。第三トランジスタ６０は、エミッタ端子電圧が帰還回路５８を通じて正方向に引かれるので非導通であり、その結果、第一トランジスタ５０は、ベースエミッタ間がバイアスされずオフしている。変調用コンデンサ６２は、複合回路７０（充放電回路６６）が発生させた正電圧対応電流Ichによって放電され、両端の電圧V6が、第二トランジスタ５２のベースエミッタ端子間のオン閾値電圧Vthから右肩下がりに低下している。
【００５１】
リンギングチョーク型の電源回路は、主スイッチング素子３２が自励発振する回路なので、期間T2の所定のタイミングで、オン状態の主スイッチング素子３２に対してオフさせる方向の正帰還がかかり、瞬時に期間T1に移行する動作が行われる。同様に、期間T1の所定のタイミングで、オフ状態の主スイッチング素子３２に対してオフさせる方向の正帰還がかかり、瞬時に期間T2に移行する動作が行われる。
【００５２】
まず、期間T2から期間1に移行する際、オフ状態の主スイッチング素子３２がオンに転じる動作について説明する。期間T2において、主トランス２０の励磁エネルギーが全て放出されると、整流ダイオード３０ａの電流I2がゼロアンペアになり、整流ダイオード３０ａがオフする。すると、平滑コンデンサ３０ｂが出力巻線２４から切り離され、図４に示すように、補助巻線２６の電圧Vsが正電圧V(+)から徐々に低下し始める。
【００５３】
Vsライン２８の電圧Vsが低下し始めると、帰還回路５８を通じて第二トランジスタ５２のベース端子電圧が引き下げられてベース電流が減少し、第二トランジスタ５２が徐々にオフする。第三トランジスタ６０は、エミッタ端子電圧が帰還回路５８を通じて徐々に引き下げられて導通し始め、その結果、第一トランジスタ５０は、ベースエミッタ端子間がバイアスされて徐々にオンする。すると、主スイッチング素子３２は、ゲートソース端子間の電圧が上昇し始め、主スイッチング素子３２（ドレインソース端子間）が徐々に導通し始める。主スイッチング素子３２が導通し始めると、入力巻線２２の電圧Vpが徐々に入力電圧Viに近づくので、補助巻線２６の電圧Vsの低下が加速される。
【００５４】
Vsライン２８の電圧Vsの低下が加速されると、さらに上記の動作が加速され（正帰還）、その結果、主スイッチング素子３２のゲートソース端子間の電圧が短時間のうちにオン閾値電圧Vthを超え、主スイッチング素子３２が完全にオンする。
【００５５】
次に、期間T1から期間2に移行する際、オン状態の主スイッチング素子３２がオフに転じる動作について説明する。期間T1において、変調用コンデンサ６２の電圧が右肩上がりに上昇し、抵抗６４を通じて第二トランジスタ５２のベースエミッタ端子間の電圧が上昇する。
【００５６】
第二トランジスタ５２は、ベースエミッタ端子間の電圧が上昇してオン閾値電圧Vth（ベースエミッタ間飽和電圧）に達すると、徐々にオンし始める。また、第三トランジスタ６０は、エミッタ端子の電位が上昇するので徐々に非導通となり、これによって、第一トランジスタ５０も徐々にオフする。第二トランジスタ５２が徐々にオンし始めると、主スイッチング素子３２のドレインソース端子間の導通抵抗が増加し始め、入力巻線２２の電圧Vpが入力電圧Viから低下し始め、補助巻線２６の電圧Vsが負電圧V(-)から上昇し始める。Vsライン２８の負電圧V(-)が上昇し始めると、帰還回路５８を通じて、第二トランジスタ５２のベースエミッタ端子間の電圧の上昇が加速される。
【００５７】
第二トランジスタ５２のベースエミッタ端子間の電圧の上昇が加速されると、さらに上記の動作が加速され（正帰還）、その結果、主スイッチング素子３２のゲートソース端子間の電圧が短時間のうちにオン閾値電圧Vth以下に低下し、主スイッチング素子３２が完全にオフする。
【００５８】
このように、通常状態において、出力電圧Voの制御は、出力電圧制御回路６８が発生させる出力電圧対応電流Idによって行われる。出力電圧制御回路６８は、出力電圧Voに対応する補助電圧Vo1が第一基準値Vr1を超えると、その差電圧に相当する出力電圧対応電流Idを発生させ変調用コンデンサ６２の充電を促進し、電圧V62の上昇速度を速くすることによって、主スイッチング素子３２がオフに転じるタイミングを早める。その結果、主スイッチング素子３２のオン時間（期間T1）が短くなり、出力電圧Voを低下させることができる。
【００５９】
スイッチング電源装置１０の過電流状態になったときの保護動作は、充放電回路６６が発生させる正電圧対応電流Ich及び負電圧対応電流Icjによって行われる。負荷１４の抵抗値が小さくなると、出力電流Ioが大きくなり、やがて危険領域に達する。危険領域に達すると、出力電圧制御回路６８が動作しない状態（出力電圧Voに対応する補助電圧Vo1が第一基準値Vr1以下になって、出力電圧対応電流Idが流れない状態）になる。すると、変調用コンデンサ６２は、入力電圧Viに対応する負電圧対応電流Icjで充電され、出力電圧Voに対応する正電圧対応電流Ichで放電され、両端電圧Ｖ６２が一定の三角波状の波形になり、主スイッチング素子３２のオン時間（期間T1）が制限されることによって出力電流Ioが制限される。さらに負荷１４の抵抗値が小さくなると、出力電流Ioが制限されている関係で、出力電圧Voが低下し始める。そして、出力電圧Voが低下すると正電圧対応電流Ichが小さくなるので、１周期に占めるオン時間の割合が小さくなり、さらに出力電圧Voが低下する。
【００６０】
以上説明したように、スイッチング電源装置１０は、既存の補助巻線２６に発生する補助パルスVsの正電圧V(+)を利用して、出力電圧Voに略比例した補助電圧Vo1を生成する構成を備えているので、フォトカプラ等を使用しなくても、出力電圧制御をシンプルに行うことができる。また、良好な過電流保護動作を行うことができる。
【００６１】
また、主スイッチング素子３２の駆動用に第一トランジスタ５０及び第二トランジスタ５２によるドライブ回路が設けられ、帰還回路５８がドライブ回路の入力側に接続される構成なので、図１３に示す従来のスイッチング電源装置と比較して、帰還回路５８を通じて伝達する帰還信号（電流信号）を小さくすることができ、帰還回路５８の損失を低減することができる。この点は、特に入力電圧範囲の広いスイッチング電源装置を構成する場合に有利である。補助巻線５８に発生する負電圧V(-)は入力電圧Viに略比例するので、高入力時の正帰還の電流信号が低入力時に比べて大きくなり、帰還用コンデンサ５８ａの直列抵抗５８ｂの損失がほぼ電流信号の２乗に比例して大きくなる。しかし、ドライブ回路が設けられているので、直流抵抗５８ｂの損失は大きな問題にならない。
【００６２】
また、起動回路３８は、シリーズレギュレータの構成を有し、その出力可能な起動電圧が、通常状態の補助電圧Vo1（第一基準値Vr1に基づいて定まる補助電圧Vo1）よりも低い値に設定されているので、スイッチング電源装置１０が起動した後の通常状態において、起動回路３８電流を出力しなくなり、起動回路３８の損失の発生が最小限に抑えられる。また、負荷の急変や過電流保護動作によって出力電圧Voが低下し、補助パルスVsの正電圧V(+)が低下したときでも、Vo1ライン３６の電圧が起動電圧以下になったときでも、起動回路３８が出力する起動電圧によってVo1ライン３６の電圧が確保され、主スイッチング素子３２のスイッチング動作を継続することができる。
【００６３】
また、補助整流平滑回路３４は、補助巻線２６の補助パルスVsに重畳するサージ電圧を吸収するDCRスナバとしても働くので、Vsライン２８及びVo1ライン３６に接続された各回路が誤動作しにくくなるという効果が得られる。ここで、DCRスナバの「D」に相当するのが補助ダイオード３４ａであり、「C」に相当するのが補助コンデンサ３４ｂであり、「R」に相当するのがVo1ライン３６に接続された各回路素子及び各回路ブロックである。
【００６４】
さらに、出力電圧制御回路６８は、図３に示すように、分圧回路９０の中点に抵抗９０ｃの一端が接続され、他端がTRM端子に引き出されており、例えば、TRM端子とIN(-)端子との間に抵抗を外部接続する等すれば、分圧回路９０の分圧比が変化し、補助電圧Vo1の目標値である第一基準値Vr1の設定を変更することができる。したがって、スイッチング電源装置１０のユーザが、出力電圧Voの設定を自由に変更することが可能になる。TRM端子とIN(-)端子の間に直流電圧を外部印加した場合も、同様の作用効果が得られる。
【００６５】
次に、本発明のスイッチング電源装置の第二実施形態について、図５〜図８に基づいて説明する。ここで、第一実施形態のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置９８は、図５に示すように、スイッチング電源装置１０の構成に、電流信号発生抵抗９９とバイアス回路１００とが追加されており、その他の構成は同様である。電流信号発生抵抗９９とバイアス回路１００を追加すると、過電流保護動作の確実性をさらに向上させることができるという効果が得られる。以下、電流信号発生抵抗９９とバイアス回路１００について詳しく説明する。
【００６６】
電流信号発生抵抗９９は、主スイッチング素子３２に流れる電流Idを電圧に変換し、両端に電流信号を発生させる素子である。電流信号発生抵抗９９は、主スイッチング素子３２のソース端子と変調用コンデンサ６２の第二の端子をGNDライン１８から切り離し、互いに接続した接続点とGNDライン１８との間に設けられている。
【００６７】
バイアス回路１００は、所定の条件を満たしたとき、第三トランジスタ６０のベースエミッタ端子間に向けて、バイアス抵抗１０２を介して順方向のバイアス電圧Veを出力する回路である。所定の条件とは、Vsラインの正電圧V(+)が第二基準値Vr2以下になることである。バイアス電圧Veは、第三トランジスタ６０のベースエミッタ端子間のオン閾値電圧Vthを超える電圧であり、第二基準値Vr2は、通常状態の補助電圧Vo1を規定する第一基準値Vr1よりも低い。
【００６８】
バイアス回路１００内部の回路構成は特に限定されないが、例えば図６に示すように、バイアス抵抗１０２、２つのダイオードの直列回路１０４、スイッチ１０６、及びスイッチ駆動回路１０８で構成することができる。ダイオードの直列回路１０４は、GNDライン１８とIN(-)端子との間に挿入され、アノード端子がGNDライン１８側に接続され、カソード端子がIN(-)端子側に接続されている。したがって、主スイッチング素子３２のスイッチング動作を行うと、直列回路１０４に電流が流れ、両端にバイアス電圧Ve（＞第三トランジスタ６０のオン閾値電圧Vth）が発生する。スイッチ１０６は、直列回路１０４の両端を短絡開放可能に接続されたNチャネルのMOS型FETであり、ドレイン端子がGNDライン１８側の一端に、ソース端子がIN(-)端子側の一端に接続されている。スイッチ駆動回路１０８は、Vsライン２８とIN(-)端子との間に接続された分圧抵抗１０８ａ，１０８ｂと、IN(-)端子側の抵抗１０８ｂに並列接続されたコンデンサ１０８ｃと、分圧抵抗１０８ａからVsライン２８の向きに電流が流れるのを阻止するダイオード１０８ｄとで構成され、スイッチ駆動回路１０８の出力端である分圧抵抗１０８ａ，１０８ｂの中点が、スイッチ１０６のゲート端子に接続されている。分圧抵抗１０６ａ，１０６ｂの中点には、Vsライン２８に発生する補助パルスVsの正電圧V(+)を分圧し平滑した直流電圧が発生する。平滑用のコンデンサであるコンデンサ１０８ｄは、スイッチ１０６内部のゲートソース間寄生容量を利用しても構わない。そして、バイアス抵抗１０２は、直列回路１０４のIN(-)端子側の一端と第三トランジスタ６０のエミッタ端子との間に接続されている。
【００６９】
スイッチ駆動回路１０８は、Vsライン２８に発生する補助パルスVsの正電圧V(+)を検出し、第二基準値Vr2以下のとき（出力電圧Voが通常状態よりも低いとき）、スイッチ１０６をオフさせる。すると、直列回路１０４の両端にバイアス電圧Veが発生し、バイアス抵抗１０２を通じて第三トランジスタ６０に出力される。一方、第二基準値Vr2以上のときは、スイッチ１０６がオンして直列回路１０４の両端が短絡されるので、バイアス電圧Veが出力されない。
【００７０】
スイッチング電源装置９８の通常状態の動作は、上記のスイッチング電源装置１０と同様である。バイアス回路１００が追加されているが、スイッチ１０６がオンしているので、実質的に機能しない。また、電流信号発生抵抗９９が追加され、変調用コンデンサ６２の第一の端子の電位の上昇速度が多少変化するが、通常状態の動作に与える影響は小さい。
【００７１】
次に、スイッチング電源装置９８の過電流保護動作について説明する。上記スイッチング電源装置１０の過電流動作については既に説明したが、スイッチング電源装置１０の場合、過電流保護動作によって出力電圧Voがほぼゼロまで低下すると、上記の理想的な過電流保護動作が不完全になる可能性がある。過電流状態は、主に、電子機器等の負荷１４が故障して低インピーダンスになったときに発生するが、通常、負荷１４のインピーダンスがゼロになることはないので、出力電圧Voがゼロまで低下することは稀である。したがって、上記のスイッチング電源装置１０の構成であっても、一定の安全性が確保されていると言える。しかし、スイッチング電源装置９８の場合、出力電圧Voがゼロまで低下しても、上記の理想的な過電流保護動作を確実に行なうことができる。以下、スイッチング電源装置９８の過電流保護動作について、図７、図８に基づいて説明する。
【００７２】
図７（ａ）は、スイッチング電源装置９８の過電流垂下特性を示したグラフであり、横軸が出力電流Io、縦軸が出力電圧Voである。出力電流Ioが安全領域にある通常状態では出力電圧Voがほぼ一定に制御され、出力電圧Ioが増加して危険領域に入ると、出力電流Ioの増加が抑制され出力電圧Voが低下する。従来の過電流垂下特性を示す図１２（ａ）の場合、３つのカーブに付した最大値Vth(max)，中心値Vth(typ)，最小値Vth(min)は、主スイッチング素子１であるMOS型FETのオン閾値電圧である。これに対して、図７（ａ）の場合は、第三トランジスタ６０のオン閾値電圧Vth（ベースエミッタ間飽和電圧）である。第三トランジスタ６０はバイポーラトランジスタなので、オン閾値電圧Vthのばらつきが小さく、最大値Vth(max)と最小値Vth(min)の差が非常に小さい
動作点P1は、第三トランジスタ６０のオン閾値電圧がVth(max)であり、負荷が故障等して低インピーダンスになり、出力電圧Voが略ゼロまで低下した点である。このとき、補助パルスVsの正電圧V(+)は出力電圧Voと同様に略ゼロ（＜第二基準値Vr2）なので、バイアス回路１００がバイアス電圧Veを出力している。動作点P1における各部の動作波形は、図７（ｂ）のように表わされる。I1は主スイッチング素子３２に流れる電流、I2は出力整流平滑回路３０の整流ダイオード３０ａに流れる電流、Vbeは第三トランジスタ６０のベースエミッタ端子間の電圧である（図８）。
【００７３】
主スイッチング素子３２がオフして電流I2流れている期間、補助パルスVsの正電圧V(+)が略ゼロなので補助ダイオード３４ａがオフしており、図８に破線の矢印で示したように、起動回路３８から補助コンデンサ３４ｂを充電する電流が流れ、Vo1ライン３６が所定の電圧（起動電圧）になっている。第三トランジスタ６０の電圧Vbeは、電流I2が流れ始める時点で負の電圧になっている。バイアス回路１００が第三トランジスタ６０に向けてバイアス電圧Veを出力しているので、バイアス電圧Ve、補助巻線２６、帰還回路５８、バイアス抵抗１０２の経路に電流が流れ、帰還用コンデンサ５８ａの電圧が徐々に変化し、第三トランジスタ６０の電圧Vbeがバイアス電圧Veを目指して右肩上がりに上昇する。そして、第三トランジスタ６０の電圧Vbeがオン閾値電圧Vth(max)に到達すると、第三トランジスタ６０が導通し、第一トランジスタ５０がオンし、主スイッチング素子３２がオンして電流I1が流れる。
【００７４】
動作点P2は、第三トランジスタ６０のオン閾値電圧がVth(min)であり、出力電圧Voが略ゼロまで低下した点であるが、動作は動作点P1の場合と同様である。しかも、最低値Vth(min)と最大値Vth(max)の差が小さいので、図７（ｃ）に示す動作波形も大きく違わない。
【００７５】
以上説明したように、スイッチング電源装置９８によれば、主スイッチング素子３２であるMOS型FETのオン閾値電圧Vthが大きくばらついても、過電流垂下特性がさほど変化ないので、上述の「くい込み」及び「すそ引き」のない理想的な過電流保護動作を実現することができる。この点については、上記のスイッチング電源装置１０においても同様であるが、スイッチング電源装置９８の場合、バイアス回路１００を設けることによって、出力電圧Voがゼロまで低下した場合でも、確実に過電流保護動作を実現できるという効果が得られる。
【００７６】
バイアス回路１００が出力するバイアス電圧Veは、図７（ｂ），（ｃ）に示すように、第三トランジスタ６０の電圧Vbeを右肩上がりに上昇させる電圧源の働きをする。仮に、出力電圧Voがゼロまで低下していなければ（少しでも電圧が残っていれば）、補助巻線２６に正電圧V(+)が発生するので、バイアス電圧Veがなくても、正電圧V(+)が電圧源として働いて、第三トランジスタ６０の電圧Vbeがオン閾値電圧Vthに到達することができる。しかし、出力電圧Voがゼロまで低下すると補助巻線２６の正電圧V(+)がほぼゼロになるので、バイアス回路１００のバイアス電圧Veによる効果が現れる。また、過電流保護動作とは異なるが、バイアス回路１００を設けない場合、入力電源１２を投入したとき、出力電圧Voが少し上昇するまでの短い期間、第三トランジスタ６０が動作しにくくなる可能性があるが、バイアス回路１００が設けられているので問題は生じない。
【００７７】
また、スイッチング電源装置９８は、電流信号発生抵抗９９が設けられているので、主トランス２０が磁気飽和したときでも安全である。例えば、過電流状態が長時間継続して主トランス２０の発熱が大きくなると、コアの飽和磁束密度が低下することによってインダクタンスが低下し、適正な補助パルスVsが出力されなくなる可能性がある。すると、充放電回路６６が必要な電流Icj，Ichを発生させることができなくなり、上記の過電流保護動作が困難になる可能性がある。しかし、主トランス２０のインダクタンスが低下すると、主スイッチング素子３２の電流I1のピーク値が大きくなるので、電流信号発生抵抗９９の発生電圧が大きくなり、変調用コンデンサ６２を介して第二トランジスタ５２を強制的にオンさせ、主スイッチング素子３２をオフさせることができる。この動作により、出力電流Ioの増加が抑えられ、出力電圧Voが低下するので、さらに安全性を高めることができる。
【００７８】
なお、本発明は、上記実施形態に限定されるものではない。例えば、起動回路は、図９（ａ）に示す起動回路１１０のように、Viライン１６とVo1ライン３６の間に抵抗１１０ａを接続したシンプルな構成にしてもよい。図２の起動回路３８はシリーズレギュレータの構成なので、特に入力電圧範囲が広い場合に損失を低減できるという利点があるが、入力電圧範囲が狭い場合は、起動回路１１０の構成であっても損失を一定以下に抑えることができる。また、帰還回路は、第二トランジスタ５２に対してVsラインの電圧の変化を伝達する帰還用コンデンサを備えたものであればよく、例えば、図９（ｂ）の帰還回路１１２のように、伝達量（帰還量）を最適化するため、帰還用コンデンサ５８ａの両端にダイオード１１２ａを接続してもよいし、図９（ｃ）の帰還回路１１４のように、抵抗５８ｂを省略して帰還用コンデンサ５８ａだけのシンプルな構成にしてもよい。
【００７９】
図３の出力電圧制御回路６８は、充放電回路６６の内部回路の一部を兼用する構成であるが、図１０（ａ）の出力電圧制御回路１１６のように、充放電回路６６と別に設けてもよい。出力電圧制御回路１１６は、Vsライン２８と変調用コンデンサ６２の第一の端子との間に接続された、ダイオード１１６ａ、第六抵抗９６、及びツェナダイオード１１６ｂとの直列回路である。ダイオード１１６ａは、アノード端子がVsライン２８側に配され、補助パルスVsの正電圧V(+)が発生した時に導通可能である。ツェナダイオード１１６ｂは、アノード端子が変調用コンデンサ６２側に配され、補助パルスVsの正電圧V(+)が第一基準値Vr1を超えたときに導通し、両端にツェナ電圧が発生する。第六抵抗９４は、補助パルスVsの正電圧V(+)が第一基準値Vr1を超えたとき、その差電圧に対応した電流を発生させる働きをする。補助パルスVsの正電圧V(+)は、出力電圧Voに略比例した電圧なので、第六抵抗９４が発生させる電流は、変調用コンデンサ６２を充電する出力電圧対応電流Idとなる。充放電回路６６の構成は、図３の充放電回路６６と同じであるが、第五トランジスタ８０はが出力するのは負電圧対応電流Icjのみとなる。図３の出力電圧制御回路６８（又は複合回路７０）の場合、TRM端子の抵抗を外部接続することによって第一基準値Vr1を変更できることができる等の利点があったが、そのような機能が不要であれば、出力電圧制御回路１１６のようにシンプルな構成にすることができる。
【００８０】
図１０（ａ）の充放電回路６６は、第六トランジスタ８８のコレクタ電流を、第五抵抗８６、第四抵抗８４及び第五トランジスタ８０を用いて負電圧対応電流Icjに変換する構成を有しているが、図１０（ｂ）のようにPNP型のトランジスタ１１８を追加し、温度補償型の電流変換回路（カレントミラー回路）の構成にしてもよい。
【００８１】
また、充放電回路は、例えば、図１１の充放電回路１２０のように、Vsライン２８の電圧を反転増幅する反転増幅回路１２２と、反転増幅回路１２２の出力と変調用コンデンサ６２の第一の端子との間に接続された第六抵抗９４とで構成してもよい。Vsライン２８に正電圧V(+)が発生しているときは、反転増幅回路１２２が正電圧V(+)に対応する負電圧を出力し、それが第六抵抗で電流（正電圧対応電流Ich）に変換され、変調用コンデンサ６２を放電する。一方、Vsライン２８に負電圧V(-)が発生しているときは、反転増幅回路１２２が負電圧V(-)に対応する正電圧を出力し、それが第六抵抗で電流（負電圧対応電流Icj）に変換され、変調用コンデンサ６２を充電する。
【００８２】
主スイッチング素子は、NチャネルのMOS型FETに限定されず、NPN型のバイポーラトランジスタでもよい。この場合、上記のドレイン端子、ソース端子及びゲート端子の記載を、それぞれコレクタ端子、エミッタ端子及びベース端子と読み替える。また、これらのシリコンを使用した素子以外に、シリコンカーバイド（SiC）や窒化ガリウム（GaN）を使用した素子でもよい。
【００８３】
上記の実施形態は、出力巻線２４側の出力電圧Voを補助巻線２６側で間接的に制御する構成なので、出力電圧Voを直接的に制御する構成（例えば、特許文献１のスイッチング電源の構成）と比べると、入力電圧Viの変化や出力電流Ioが変化に対する出力電圧Voの変動が大きくなる傾向がある。この種の出力電圧Voの変動が問題になる場合は、例えば、出力電圧制御回路に所定の出力電圧補正回路を付加することによって一定以下に抑えることができる。
【００８４】
また、負荷をVo1ライン３６に接続し、補助電圧Vo1を出力電圧Voとして使用することができるので、出力巻線２４及び整流平滑回路３０を省略すれば、非絶縁型のスイッチング電源装置となる。ただし、この場合、負荷の特性によっては入力投入時に起動しにくくなる可能性があるので、補助整流平滑回路３４と並列に第二の補助整流平滑回路を設け、第二の補助整流平滑回路が出力する補助電圧Vo1を負荷に供給する構成にすることが好ましい。
【００８５】
反対に、一対の出力巻線２４及び整流平滑回路３０を複数組設け、互いに絶縁された多出力のスイッチング電源装置にすることも可能である。この場合、例えば、多出力の中の特定の出力を補助巻線２６側の回路（入力側の回路）の特定部分に接続して使用したり、多出力の中の２つの出力を相互に接続してオペアンプ用の±出力に使用したり、その他にも様々なアプリケーションが考えられる。
【００８６】
また、Vo1ライン３６を外部接続端子に引き出す構成にすれば、出力巻線２４側の出力電圧Voをモニタする端子として使用することができる。この場合、Vo1ライン３６は、電流制限抵抗を介して外部接続端子に引き出すとよい。電流制限抵抗を設けると、使用者が誤って外部接続端子をIN(-)端子に短絡したときに、外部接続端子から流出する電流が制限され、内部回路が故障するのを防止することができる。
【符号の説明】
【００８７】
１０，９８  スイッチング電源装置
１６  Viライン（入力電圧ライン）
１８  GNDライン（制御用グランドライン）
２０  主トランス
２２  入力巻線
２４  出力巻線
２６  補助巻線
２８  Vsライン（補助パルスライン）
３０  出力整流平滑回路
３０ａ  整流ダイオード
３０ｂ  平滑コンデンサ
３２  主スイッチング素子
３４  補助整流平滑回路
３４ａ  補助ダイオード
３４ｂ  補助コンデンサ
３６  Vo1ライン（補助電圧ライン）
３８，１１０  起動回路
５０  第一トランジスタ
５２  第二トランジスタ
５４，５６  抵抗
５８，１１２，１１４  帰還回路
５８ａ  帰還用コンデンサ
６０  第三トランジスタ
６２  変調用コンデンサ
６４  抵抗
６６，１２０  充放電回路
６８，１１６  出力電圧制御回路
７０  複合回路（充放電回路、出力電圧制御回路）
７２  第四トランジスタ
７４  第一抵抗
７６  第二抵抗
７８  第三抵抗
８０  第五トランジスタ
８２  ダイオード
８４  第四抵抗
８６  第五抵抗
８８  第六トランジスタ
９０  分圧回路
９０ａ，９０ｂ，９０ｃ  抵抗
９２  誤差増幅回路
９４  第六抵抗
９６  ダイオード
９９  電流信号発生抵抗
１００  バイアス回路
１０２  バイアス抵抗
１０６  スイッチ
Ich  正電圧対応電流
Icj  負電圧対応電流
Id  出力電圧対応電流
Io  出力電流
Ve  バイアス電圧
Vi  入力電圧
Vo  出力電圧
Vo1  補助電圧
Vr1  第一基準値
Vr2  第二基準値
Vs  補助パルス
Vth  オン閾値電圧
【図１】
2014212595.tif 000003
【図２】
2014212595.tif 000004
【図３】
2014212595.tif 000005
【図４】
2014212595.tif 000006
【図５】
2014212595.tif 000007
【図６】
2014212595.tif 000008
【図７】
2014212595.tif 000009
【図８】
2014212595.tif 000010
【図９】
2014212595.tif 000011
【図１０】
2014212595.tif 000012
【図１１】
2014212595.tif 000013
【図１２】
2014212595.tif 000014
【図１３】
2014212595.tif 000015