(57)【要約】【課題】ゲートしきい値電圧が均一であって、高い歩留りで製造することができ、信頼性の高い半導体装置を提供する。【解決手段】基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層に形成されたゲートリセスと、前記ゲートリセスの側面に形成された絶縁層と、前記ゲートリセスに形成されたゲート電極と、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第２の半導体層は、前記第１の半導体層との界面から、前記第２の半導体層の表面に向かって、徐々にバンドギャップが狭くなっている半導体装置により上記課題を解決する。【選択図】  図２
2014220338.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層に形成されたゲートリセスと、
前記ゲートリセスの側面に形成された絶縁層と、
前記ゲートリセスに形成されたゲート電極と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第２の半導体層は、前記第１の半導体層との界面から、前記第２の半導体層の表面に向かって、徐々にバンドギャップが狭くなっていることを特徴とする半導体装置。
【請求項２】
前記第２の半導体層は、組成傾斜していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体層は、組成の異なる３層以上の層を積層することにより形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第２の半導体層は、前記第１の半導体層との界面から前記第２の半導体層の表面に向かって、Ａｌの組成比が徐々に減少していることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いることができる。高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある。
【０００３】
窒化物半導体の一種であるＧａＮは、ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）やＧａＡｓのバンドギャップ（１．４ｅＶ）よりも広く、高い破壊電界強度を有している。ＧａＮを用いたＨＥＭＴにおいては、ＧａＮを電子走行層とし、ＡｌＧａＮを電子供給層としたＡｌＧａＮ／ＧａＮヘテロ構造が形成されたものがある。このＡｌＧａＮ／ＧａＮヘテロ構造により、ＡｌＧａＮとＧａＮとの格子定数の違いによる格子歪みによりピエゾ分極が誘起されるため、ＧａＮ層における界面近傍には高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。このようなＧａＮを用いたＨＥＭＴとしては、特に、高効率のスイッチング素子、電気自動車用等における高耐圧電力素子としての用途が検討されている。
【０００４】
ところで、このような高耐圧電力素子においては、回路設計上の観点等からノーマリーオフが強く望まれている。このようにＧａＮを用いたＨＥＭＴをノーマリーオフにする方法としては、例えば、ゲート電極が形成される領域の電子供給層等にゲートリセスを形成する方法がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開２００７／０９１３８３号パンフレット
【特許文献２】国際公開２００９／００１８８８号パンフレット
【特許文献３】特開２００８−１２４３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電子供給層等に形成されるゲートリセスは、一般的に、ドライエッチング等により形成されるが、ドライエッチングによりゲートリセスを形成した場合、ゲートリセスの深さにバラツキが生じやすい。このように、ゲートリセスの深さにばらつきが生じると、ゲートしきい値電圧が不均一となり、歩留りの低下を招いてしまう。
【０００７】
具体的には、図１（ａ）に示されるように、シリコン基板９１０の上に、窒化物半導体によりバッファ層９１１、電子走行層９２１、電子供給層９２２が形成されており、電子供給層９２２にゲートリセス９３０が形成されている構造のＨＥＭＴについて説明する。尚、形成されたゲートリセス９３０にはゲート電極９４１が形成され、電子供給層９２２の上には、ソース電極９４２及びドレイン電極９４３が形成されている。このような構造のＨＥＭＴでは、ゲートリセス９３０をドライエッチングにより形成した場合、ゲートリセス９３０の深さにバラツキが生じるため、これにより、図１（ｂ）に示すように、ゲートしきい値電圧Ｖｔｈが変動し、不均一となってしまう。このため、製造されるＨＭＥＴにおいて、歩留りの低下を招いてしまう。尚、図１（ｂ）において、Ｖｇはゲート電圧を示し、Ｉｄはドレイン電流を示す。
【０００８】
よって、ゲートしきい値電圧が均一であって、高い歩留りで製造することができ、信頼性の高い半導体装置が求められている。
【課題を解決するための手段】
【０００９】
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層に形成されたゲートリセスと、前記ゲートリセスの側面に形成された絶縁層と、前記ゲートリセスに形成されたゲート電極と、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、を有し、前記第２の半導体層は、前記第１の半導体層との界面から、前記第２の半導体層の表面に向かって、徐々にバンドギャップが狭くなっている。
【発明の効果】
【００１０】
開示の半導体装置によれば、ゲートしきい値電圧を均一にすることができるため、歩留りを高くすることができ、信頼性を高めることができる。
【図面の簡単な説明】
【００１１】
【図１】ゲートリセスが形成されているＨＥＭＴの説明図（１）
【図２】第１の実施の形態における半導体装置の構造図
【図３】電子供給高の構造の異なる試料の説明図
【図４】ゲートリセスのオーバーエッチング量とゲートしきい値電圧との相関図
【図５】ゲートリセスが形成されているＨＥＭＴの説明図（２）
【図６】第１の実施の形態における半導体装置の説明図
【図７】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図８】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図９】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図１０】第２の実施の形態における半導体装置の構造図
【図１１】第３の実施の形態における半導体装置の構造図
【図１２】第４の実施の形態における半導体装置の構造図
【図１３】第４の実施の形態における他の半導体装置の構造図
【図１４】第５の実施の形態における半導体装置の構造図
【図１５】第６の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図
【図１６】第６の実施の形態における電源装置の回路図
【図１７】第６の実施の形態における高出力増幅器の構造図
【発明を実施するための形態】
【００１２】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１３】
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図２に示されるように、シリコン等の基板１０の上に、窒化物半導体によりバッファ層１１、電子走行層２１、電子供給層２２が形成されており、電子供給層２２にはゲートリセス３０が形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層と記載し、電子供給層２２を第２の半導体層と記載する場合がある。
【００１４】
基板１０は、例えば、Ｓｉ（１１１）基板等により形成されている。バッファ層１１は、ＡｌＮ、ＡｌＧａＮ等の窒化物を積層することにより形成されている。電子走行層２１は、ＧａＮにより形成されており、電子供給層２２は、ＡｌＧａＮにより形成されている。電子供給層２２は、電子走行層２１との界面から、電子供給層２２の表面に向かって、徐々にＡｌの組成比が減少しており、組成傾斜している。例えば、電子供給層２２は、電子走行層２１との界面近傍においては、Ａｌ０．２Ｇａ０．８Ｎにより形成されており、電子供給層２２の表面に向かって、徐々にＡｌの組成が減少し、電子供給層２２の表面においてＧａＮとなるように形成されている。ＡｌＧａＮでは、Ａｌの組成比が減少することにより、バンドギャップが狭くなるため、電子供給層２２は、電子走行層２１との界面から、電子供給層２２の表面に向かって、徐々にバンドギャップが狭くなるように形成されている。
【００１５】
ゲートリセス３０は、ゲート電極４１が形成される領域の電子供給層２２を一部除去することにより形成されており、これにより、電子供給層２２に底面３０ａと側面３０ｂとを有するゲートリセス３０が形成される。本実施の形態においては、ゲートリセス３０の側面３０ｂには、絶縁層３１が形成されており、絶縁層３１が形成されたゲートリセス３０には、ゲート電極４１が形成されている。また、電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。
【００１６】
絶縁層３１は、絶縁性の高い材料により形成されており、例えば、ＳｉＯ２（酸化シリコン）、ＳｉＮ（窒化シリコン）、Ａｌ２Ｏ３（酸化アルムニウム）等により形成されている。
【００１７】
本実施の形態における半導体装置においては、電子供給層２２は、電子走行層２１との界面から、電子供給層２２の表面に向かって、徐々にＡｌの組成比が減少しており、このように組成傾斜している電子供給層２２にゲートリセス３０が形成されている。このため、電子供給層２２に形成されるゲートリセス３０の深さにばらつきが生じても、ゲートしきい値電圧Ｖｔｈの変動が少なく、抑制されている。
【００１８】
このことを図３に示される３種類の構造の試料に基づき説明する。図３（ａ）に示される試料３Ａは、ＧａＮにより形成された電子走行層２１の上に、厚さが１６ｎｍのＡｌ０．２Ｇａ０．８Ｎにより電子供給層９５２が形成されている構造のものである。図３（ｂ）に示される試料３Ｂは、ＧａＮにより形成された電子走行層２１の上に、組成傾斜している電子供給層９５２が形成されている構造のものである。尚、試料３Ｂに形成されている電子供給層９５２の厚さは１８ｎｍであり、電子走行層２１との界面近傍から電子供給層９５２の表面に向かって、Ａｌ０．２Ｇａ０．８ＮからＡｌ０．１Ｇａ０．９Ｎまで組成傾斜している。図３（ｃ）に示される試料３Ｃは、ＧａＮにより形成された電子走行層２１の上に、Ａｌ０．２Ｇａ０．８Ｎ層２２ａと、Ａｌ０．２Ｇａ０．８ＮからＧａＮまで組成傾斜している組成傾斜層２２ｂにより電子供給層２２が形成されている構造のものである。尚、試料３Ｃは、本実施の形態における半導体装置に対応するものであり、試料３Ｃに形成されている電子供給層２２の厚さは２２ｎｍであり、Ａｌ０．２Ｇａ０．８Ｎ層２２ａの厚さが１０ｎｍ、組成傾斜層２２ｂの厚さが１２ｎｍとなるように形成されている。また、組成傾斜層２２ｂは、電子走行層２１との界面近傍から電子供給層２２の表面に向かって、Ａｌ０．２Ｇａ０．８ＮからＧａＮまで組成傾斜している。
【００１９】
図３に示される試料３Ａ、３Ｂ、３Ｃについて、ゲートリセスを形成した場合におけるゲートリセスのオーバーエッチング量と、ゲートしきい値電圧Ｖｔｈとの関係を図４に示す。図４は、試料３Ａ、３Ｂ、３Ｃにおいて、ゲートリセスを形成する際、ゲートリセスの深さが０〜７ｎｍオーバーエッチングされた場合におけるゲートしきい値電圧Ｖｔｈを示すものである。図３（ａ）に示される試料３Ａの場合では、ゲートリセスを形成する際のオーバーエッチング量が増加するとともに、ゲートしきい値電圧Ｖｔｈは、−１．６Ｖから−０．２１Ｖまで、１．３９Ｖ変化する。図３（ｂ）に示される試料３Ｂの場合では、ゲートリセスを形成する際のオーバーエッチング量が増加するとともに、ゲートしきい値電圧Ｖｔｈは、−１．９９Ｖから−０．９９Ｖまで、１Ｖ変化する。図３（ｃ）に示される試料３Ｃの場合では、ゲートリセスを形成する際のオーバーエッチング量が変化した場合、ゲートしきい値電圧Ｖｔｈは、−２．４９Ｖから−２．２Ｖまで、０．２９Ｖ変化する。
【００２０】
このように、本実施の形態における半導体装置に対応する試料３Ｃにおいては、試料３Ａ及び３Ｂと比較して、ゲートリセスを形成する際のオーバーエッチング量が増加しても、ゲートしきい値電圧Ｖｔｈの変化は極め小さい。これは、電子供給層２２は、電子走行層２１との界面から、電子供給層２２の表面に向かって、徐々にＡｌの組成比が減少しているため、電子供給層２２を表面よりエッチングすることにより、分極電荷のバランスから２ＤＥＧの密度が高くなる。一方、電子供給層２２の厚さが薄くなると、ゲートしきい値Ｖｔｈは０Ｖに近づく。よって、双方の影響が打ち消されるため、ゲートリセスを形成する際に、ゲートリセスの深さにバラツキが生じていても、ゲートしきい値電圧Ｖｔｈの変化は少なく、ゲートしきい値電圧Ｖｔｈの変化を抑制することができる。
【００２１】
ところで、図５（ａ）に示されるＨＥＭＴでは、電子供給層２２は、電子走行層２１との界面近傍から電子供給層２２の表面に向かって、Ａｌ０．２Ｇａ０．８ＮからＧａＮまで徐々にＡｌの組成が減少している。ＧａＮは、Ａｌ０．２Ｇａ０．８Ｎに比べてバンドギャップが狭いため、図５（ｂ）に示されるように、ゲート電極４１より、電子供給層２２の表面近傍におけるバンドギャップの狭いＧａＮ等に、トンネル効果により電子が注入されやすい。よって、電流コラプス現象を引き起こす要因となる。
【００２２】
このため、本実施の形態における半導体装置においては、図２に示すように、ゲートリセス３０の側面３０ｂには絶縁層３１が形成されている。このように、ゲートリセス３０の側面３０ｂに絶縁層３１を形成することにより、図６に示すように、ゲート電極４１から電子供給層２２の表面近傍におけるバンドギャップの狭いＧａＮ等に、電子が注入されることを防ぐことができる。これにより、電流コラプス現象の発生を抑制することができる。
【００２３】
尚、上記においては、電子供給層２２は、電子走行層２１との界面近傍から電子供給層２２の表面に向かって、Ａｌ０．２Ｇａ０．８ＮからＧａＮとなるように徐々にＡｌの組成が減少している場合について説明した。しかしながら、本実施の形態における半導体装置は、電子供給層２２は、電子走行層２１との界面近傍から電子供給層２２の表面に向かって、ＡｌＸＧａ１−ＸＮからＡｌＹＧａ１−ＹＮとなるように徐々にＡｌの組成が減少しているものであってもよい。尚、Ｙ＜Ｘ／２である。
【００２４】
また、電子供給層２２において、ゲートリセス３０の底面３０ａにおけるＡｌの組成比が、電子走行層２１との界面近傍におけるＡｌ組成比の１／２未満であってもよい。具体的には、電子供給層２２は、電子走行層２１との界面近傍からゲートリセス３０の底面３０ａに向かって、ＡｌＸＧａ１−ＸＮからＡｌＺＧａ１−ＺＮとなるように徐々にＡｌの組成が減少しているものであってもよい。尚、Ｚ＜Ｘ／２である。例えば、ゲートリセス３０が形成されている領域において、電子供給層２２は、電子走行層２１との界面近傍がＡｌ０．２Ｇａ０．８Ｎであり、ゲートリセス３０の底面３０ａがＡｌ０．０５Ｇａ０．９５Ｎとなるように、組成傾斜しているものであってもよい。
【００２５】
尚、本実施の形態においては、電子供給層２２は、ＡｌＧａＮにより形成した場合について説明したが、ＡｌＧａＮに代えて、電子供給層２２は、ＩｎＡｌＧａＮにより形成してもよい。
【００２６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。
【００２７】
最初に、図７（ａ）に示されるように、基板１０の上に、窒化物半導体によりバッファ層１１を形成し、バッファ層１１の上に、電子走行層２１及び電子供給層２２をエピタキシャル成長させることにより形成する。
【００２８】
基板１０は、Ｓｉ、ＳｉＣ、サファイア、ＧａＮ等により形成された基板を用いることができる。本実施の形態においては、基板１０には、Ｓｉ基板が用いられている。バッファ層１１、電子走行層２１及び電子供給層２２等の窒化物半導体層は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）またはＭＢＥ（Molecular Beam Epitaxy）により形成する。本実施の形態においては、バッファ層１１、電子走行層２１及び電子供給層２２等の窒化物半導体層は、ＭＯＣＶＤにより形成されている。ＭＯＣＶＤにおいては、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。
【００２９】
バッファ層１１は、基板１０の上に、初期層となる厚さが約２００ｎｍのＡｌＮ層を形成し、この初期層の上に、組成の異なる複数のＡｌＧａＮ層を積層することにより形成する。バッファ層１１は、成長温度が約１０００℃、ＭＯＣＶＤ装置のチャンバー内における圧力が約５０ｍｂａｒの条件で形成する。
【００３０】
電子走行層２１は、成長温度が約１０００℃、ＭＯＣＶＤ装置のチャンバー内における圧力が約１００〜２００ｍｂａｒの条件で、バッファ層１１の上に、厚さが約１μｍのＧａＮを成長させることにより形成する。電子供給層２２は、成長温度が約１０００℃、ＭＯＣＶＤ装置のチャンバー内における圧力が約１００〜２００ｍｂａｒの条件で、電子走行層２１の上に、厚さが約２０ｎｍのＡｌＧａＮを成長させることにより形成する。本実施の形態においては、電子供給層２２は、電子走行層２１との界面近傍におけるＡｌ０．２Ｇａ０．８Ｎから、電子供給層２２の成長に伴いＡｌ組成が徐々に減少しており、表面においてＧａＮとなるように組成傾斜している。このように、電子供給層２２を組成傾斜させて形成する方法としては、例えば、電子供給層２２を形成する際に、原料ガスであるＴＭＡの供給量を徐々に減らすとともに、ＴＭＧの供給量を徐々に増やしながら成長させる方法がある。
【００３１】
次に、図７（ｂ）に示すように、電子供給層２２の上の所定の領域に、ソース電極４２及びドレイン電極４３を形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｔｉ／Ａｌからなる金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜によりソース電極４２及びドレイン電極４３が形成される。尚、この際成膜されるＴｉ／Ａｌからな金属積層膜の膜厚は、１００ｎｍ／３００ｎｍである。この後、約６００℃の温度で、ラピットサーマルアニール（ＲＴＡ）を行うことにより、ソース電極４２及びドレイン電極４３を電子供給層２２とオーミックコンタクトさせる。
【００３２】
次に、図８（ａ）に示すように、ゲート電極４１が形成される領域の電子供給層２２に、ゲートリセス３０を形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲートリセス３０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の電子供給層２２をＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、所望の深さまで除去する。これにより、電子供給層２２に底面３０ａと側面３０ｂとを有するゲートリセス３０が形成される。尚、ＲＩＥ等のドライエッチングにおいては、エッチングガスとして、Ｃｌ２、ＢＣｌ３等の塩素系のガスを用いる。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００３３】
次に、図８（ｂ）に示すように、ゲートリセス３０が形成されている電子供給層２２の上に、ＣＶＤ（Chemical Vapor Deposition）により、絶縁膜３１ａを形成する。本実施の形態においては、ＳｉＯ２をＣＶＤにより成膜することにより絶縁膜３１ａを形成する。
【００３４】
次に、図９（ａ）に示すように、絶縁膜３１ａを加工することにより、ゲートリセス３０の側面３０ｂに絶縁層３１を形成する。具体的には、絶縁膜３１ａの上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、絶縁層３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域の絶縁膜３１ａをＲＩＥ等のドライエッチング、またはウェットエッチングにより除去することにより、残存する絶縁膜３１ａにより絶縁層３１を形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００３５】
次に、図９（ｂ）に示すように、ゲートリセス３０が形成されている領域にゲート電極４１を形成する。具体的には、ゲートリセス３０が形成されている電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着により、Ｎｉ／Ａｕからなる金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜によりゲートリセス３０が形成されている領域に、ゲート電極４１を形成することができる。尚、この際成膜されるＮｉ／Ａｕからな金属積層膜の膜厚は、５０ｎｍ／３００ｎｍである。形成されたゲート電極４１は、ゲートリセス３０の底面３０ａにおいて、電子供給層２２と接しており、側面３０ｂにおいては、ゲートリセス３０の側面３０ｂに形成された絶縁層３１と接している。
【００３６】
以上の工程により、本実施の形態における半導体装置を製造することができる。
【００３７】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層が、組成の異なる３層以上のＡｌＧａＮまたはＧａＮにより形成されており、電子走行層の界面の側から電子供給層の表面に向かって、徐々に段階的にＡｌの組成比が減少するように形成されている構造のものである。具体的には、図１０に示されるように、例えば、電子供給層２２０は、電子走行層２１の上に、Ａｌ０．２Ｇａ０．８Ｎ層２２１、Ａｌ０．０８Ｇａ０．９２Ｎ層２２２、ＧａＮ層２２３の順で積層することにより形成されている。尚、本実施の形態においては、ゲートリセス３０の底面３０ａは、Ａｌ０．０８Ｇａ０．９２Ｎ層２２２となるように形成されており、電子走行層２１と接するＡｌ０．２Ｇａ０．８Ｎ層２２１に対し、Ａｌの組成比が半分未満となっている。このように、組成の異なる３層以上の層を電子走行層２１の側から表面に向かって、徐々に段階的にＡｌの組成比が減少するように電子供給層２２０を形成することにより、第１の実施の形態と同様の効果を得ることができる。本実施の形態においては、電子供給層２２０は、組成の異なる３層のＡｌＧａＮまたはＧａＮにより形成されている場合について説明したが、電子供給層２２０は、組成の異なる４層以上のＡｌＧａＮまたはＧａＮにより形成されていてもよい。
【００３８】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００３９】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における半導体装置は、ゲートリセスの側面が、基板面に対し垂直ではなく、傾斜して形成されている構造のものである。本実施の形態における半導体装置では、図１１に示されるように、組成傾斜している電子供給層２２において、底面２３０ａと側面２３０ｂとが形成されるゲートリセス２３０が形成されている。本実施の形態においては、ゲートリセス２３０の側面２３０ｂは、基板１０面に対し垂直ではなく、傾いて形成されている。このように、ゲートリセス２３０の側面２３０ｂを傾いた形状となるように形成することにより、電界集中等を緩和することができる。尚、ゲートリセス２３０の側面２３０ｂを傾いた形状となるように形成する方法としては、ゲートリセス２３０を形成する際に、ウェットエッチングにより電子供給層２２をエッチングする方法等が挙げられる。
【００４０】
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２の実施の形態にも適用可能である。
【００４１】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態における半導体装置は、電子供給層２２の上に、パッシベーション膜となる保護膜を形成した構造ものである。具体的には、本実施の形態における半導体装置は、図１２に示されるように、電子供給層２２の上に、保護膜３１０を形成した構造ものである。本実施の形態においては、例えば、絶縁層３１はＳｉＯ２により形成されており、保護膜３１０はＳｉＮにより形成されている。
【００４２】
また、本実施の形態における半導体装置は、絶縁層３１と保護膜３１０とを同一の材料により形成したものであってもよい。具体的には、図１３に示されるように、ゲートリセス３０の側面３０ｂから電子供給層２２の上において、絶縁層３１１を形成したものであってもよい。これにより、ゲートリセス３０の側面３０ｂに形成される絶縁層と電子供給層２２の上に形成される保護膜とを同時に形成することができるため、より一層低コストで、本実施の形態における半導体装置を製造することができる。この場合、例えば、絶縁層３１１はＳｉＯ２により形成されている。
【００４３】
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２または第３の実施の形態にも適用可能である。
【００４４】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、ゲートリセス３０の側面３０ｂのみならず、底面３０ａにも絶縁層を形成した構造のものである。具体的には、本実施の形態における半導体装置は、図１４に示されるように、ゲートリセス３０の底面３０ａ及び側面３０ｂに、絶縁層３３０が形成されている構造のものであり、ゲート電極４１は、ゲートリセス３０における絶縁層３３０の上に形成される。本実施の形態においては、ゲートリセス３０の底面３０ａにも絶縁層を形成することにより、ゲートリセス３０の底面３０ａに絶縁層が形成されていないものと比べて、より一層、高耐圧及び高パワーに対応することができる。
【００４５】
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、第２から第４の実施の形態にも適用可能である。
【００４６】
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００４７】
本実施の形態における半導体デバイスは、第１から第５の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第５の実施の形態に示されているものとは、異なっている。
【００４８】
最初に、第１から第５の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第５の実施の形態における半導体装置に相当するものである。
【００４９】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第５の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第５の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第５の実施の形態における半導体装置のドレイン電極４３と接続されている。
【００５０】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００５１】
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第５の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００５２】
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１から第５の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
【００５３】
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１から第５の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
【００５４】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００５５】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層に形成されたゲートリセスと、
前記ゲートリセスの側面に形成された絶縁層と、
前記ゲートリセスに形成されたゲート電極と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
を有し、
前記第２の半導体層は、前記第１の半導体層との界面から、前記第２の半導体層の表面に向かって、徐々にバンドギャップが狭くなっていることを特徴とする半導体装置。
（付記２）
前記第２の半導体層は、組成傾斜していることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の半導体層は、組成の異なる３層以上の層を積層することにより形成されていることを特徴とする付記１に記載の半導体装置。
（付記４）
前記絶縁層は、酸化シリコン、窒化シリコン、酸化アルミニウムのうちのいずれかを含む材料により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第２の半導体層は、前記第１の半導体層との界面から前記第２の半導体層の表面に向かって、Ａｌの組成比が徐々に減少していることを特徴とする付記７に記載の半導体装置。
（付記９）
前記第２の半導体層は、前記ゲートリセスの底面におけるＡｌの組成比が、前記第１の半導体層との界面近傍のＡｌの組成比の１／２未満であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第２の半導体層の上には、前記ゲート電極、前記ソース電極及び前記ドレイン電極が形成されている領域を除き、保護膜が形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記絶縁層と前記保護膜とは、同一の材料により形成されていることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記絶縁層は、前記ゲートリセスの底面にも形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１４）
付記１から１３のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【００５６】
１０        基板
１１        バッファ層
２１        電子走行層（第１の半導体層）
２２        電子供給層（第２の半導体層）
３０        ゲートリセス
３０ａ      底面
３０ｂ      側面
３１        絶縁層
４１        ゲート電極
４２        ソース電極
４３        ドレイン電極
【図１】
2014220338.tif 000003
【図２】
2014220338.tif 000004
【図３】
2014220338.tif 000005
【図４】
2014220338.tif 000006
【図５】
2014220338.tif 000007
【図６】
2014220338.tif 000008
【図７】
2014220338.tif 000009
【図８】
2014220338.tif 000010
【図９】
2014220338.tif 000011
【図１０】
2014220338.tif 000012
【図１１】
2014220338.tif 000013
【図１２】
2014220338.tif 000014
【図１３】
2014220338.tif 000015
【図１４】
2014220338.tif 000016
【図１５】
2014220338.tif 000017
【図１６】
2014220338.tif 000018
【図１７】
2014220338.tif 000019