(57)【要約】【課題】開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れるとともに、比較的少ない製造工数で製造することができる液晶表示装置およびその製造方法を提供する。【解決手段】液晶表示装置の製造に際し、トランジスタ素子を有する素子基板を以下のようにして製造する。絶縁性基板２０上に、トランジスタ素子とそのソース電極に接続されるソース配線４４とを形成する。トランジスタ素子を覆うように層間絶縁膜２２を形成し、層間絶縁膜２２上の予め定める部分に画素電極１６を形成し、画素電極１６が形成されていない部分の層間絶縁膜２２を除去する。画素電極１６、層間絶縁膜２２およびソース配線４４を覆って、平坦な表面部を有するように、電極間絶縁膜２３を形成する。電極間絶縁膜２３上に、画素電極１６のスリット３１を覆い、かつソース配線４４を覆うように対向電極１８を形成する。【選択図】図１
2014010413.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ素子を有する素子基板と、前記素子基板と対向して配置される対向基板と、前記素子基板および前記対向基板の間に狭持される液晶層とを備える液晶表示装置であって、
前記素子基板は、
絶縁性を有する絶縁性基板と、
前記絶縁性基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する前記トランジスタ素子と、
前記トランジスタ素子のドレイン電極に接続され、スリットが形成された画素電極と、
前記画素電極と前記絶縁性基板との間に設けられる層間絶縁膜と、
前記トランジスタ素子のソース電極に接続されるソース配線と、
前記画素電極および前記ソース配線を覆う電極間絶縁膜と、
前記電極間絶縁膜上に、前記画素電極のスリットを覆い、かつ前記ソース配線を覆うように設けられる対向電極とを備え、
前記電極間絶縁膜は、前記画素電極、前記層間絶縁膜および前記ソース配線を覆って、平坦な表面部を有するように設けられることを特徴とする液晶表示装置。
【請求項２】
トランジスタ素子を有する素子基板と、前記素子基板と対向して配置される対向基板と、前記素子基板および前記対向基板の間に狭持される液晶層とを備える液晶表示装置の製造方法であって、
前記素子基板を製造する工程は、
絶縁性を有する絶縁性基板上に、ゲート電極、ソース電極およびドレイン電極を有する前記トランジスタ素子を形成するとともに、前記ソース電極に接続されるソース配線を形成する工程と、
前記トランジスタ素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜上の予め定める部分に、スリットが形成された画素電極を形成する工程と、
前記画素電極が形成されていない部分の前記層間絶縁膜を除去する工程と、
前記画素電極、前記層間絶縁膜および前記ソース配線を覆って、平坦な表面部を有するように、電極間絶縁膜を形成する工程と、
前記画素電極と前記トランジスタ素子のドレイン電極とを接続する工程と、
前記電極間絶縁膜上に、前記画素電極のスリットを覆い、かつ前記ソース配線を覆うように対向電極を形成する工程とを備えることを特徴とする液晶表示装置の製造方法。
【請求項３】
前記電極間絶縁膜を形成する工程では、
前記電極間絶縁膜として、有機ＳＯＧ（Spin On Glass）膜を、スリットコート法によって形成することを特徴とする請求項２に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその製造方法に関し、より詳細には、フリンジフィールドスイッチングモードの液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方式の１つとして、インプレーンスイッチング（In-Plane Switching；略称：ＩＰＳ）モードがある。ＩＰＳモードは、対向する基板間に挟持された液晶に横電界を印加して表示を行う表示方式である。ＩＰＳモードは、ツイステッドネマティック（Twisted Nematic；略称：ＴＮ）モードと比較して、視野角特性に優れており、高画質化への要求を満足することが可能な表示方式であると考えられている。
【０００３】
ＩＰＳモードの液晶表示装置では、画素電極と対向電極とが金属膜によって形成され、同一の基板上に対向して配置される。したがって、ＩＰＳモードの液晶表示装置は、ＴＮモードの液晶表示装置と比べて、画素開口率（以下、単に「開口率」という場合がある）を大きくすることが困難であるので、光利用効率が低いという欠点を有する。
【０００４】
ＩＰＳモードの液晶表示装置における開口率および光透過率（以下、単に「透過率」という場合がある）を改善するために、フリンジフィールドスイッチング（Fringe Field Switching；略称：ＦＦＳ）モードが提案されている（たとえば、特許文献１，２参照）。
【０００５】
ＦＦＳモードは、対向する基板間に狭持された液晶にフリンジ電界を印加して表示を行う表示方式である。ＦＦＳモードの液晶表示装置では、画素電極と対向電極とが透明導電膜によって形成されるので、ＩＰＳモードよりも開口率および透過率が向上することになる。また、ＦＦＳモードの液晶表示装置では、これら透明導電膜間に保持容量が形成されるので、保持容量を形成するための保持容量形成部を設ける必要がない。したがって、保持容量形成部を形成することによる透過率の損失がない。
【０００６】
また、ＦＦＳモードの液晶表示装置において、開口率および透過率をさらに向上させるための技術が提案されている（たとえば、特許文献３〜５参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２３５７６３号公報
【特許文献２】特開２００２−１８２２３０号公報
【特許文献３】特開２００９−１２８３９７号公報
【特許文献４】特開２００９−０３６９４７号公報
【特許文献５】特開２００９−１９２９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２に開示されるＦＦＳモードの液晶表示装置は、上層に設けられた画素電極と、絶縁膜を介して画素電極の下層に設けられた対向電極との間に発生するフリンジ電界で液晶を駆動するように構成されている。
【０００９】
画素電極は、ソース配線との間に形成される寄生容量を小さくするために、各画素内においてソース配線と重複しないように離間して設けられている。すなわち、画素電極は、ソース配線から一定の距離をあけて形成されている。このようにして、ソース配線と画素電極との間に形成される寄生容量を小さくすることによって、表示品位の劣化を防止している。
【００１０】
しかし、このような構成では、ソース配線に電圧が印加されたときに、ソース配線に印加された電圧によって電界が発生し、ソース配線近傍の比較的広い範囲における液晶の配向状態を所望の状態から変えてしまう。
【００１１】
特許文献１，２に開示されるＦＦＳモードの液晶表示装置では、対向電極は、ソース配線よりも下層に形成されているので、ソース配線からの電界を遮蔽することができない。その結果、ソース配線からの電界によって、ソース配線近傍の液晶の配向状態が所望の状態から変わってしまい、ソース配線近傍に光漏れが発生する。
【００１２】
このソース配線近傍の光漏れによって生じる光を遮るために、従来のＦＦＳモードの液晶表示装置では、ソース配線およびソース配線近傍を覆うブラックマトリクスが対向基板側に形成される。ブラックマトリクスは、ソース配線およびソース配線近傍の比較的広い範囲と重複するように形成される。したがって、ソース配線近傍では、光が透過せず、表示に寄与しない無効領域（以下「非透過領域」という場合がある）が大きくなり、開口率が低下してしまうという問題がある。
【００１３】
特許文献３に開示されるＦＦＳモードの液晶表示装置では、ソース配線および画素電極が、対向電極よりも下層に設けられている。特許文献３に開示されるＦＦＳモードの液晶表示装置は、下層の画素電極と、絶縁膜を介して画素電極の上層に設けられた対向電極との間に発生するフリンジ電界で液晶を駆動するように構成されている。
【００１４】
特許文献３に開示されるＦＦＳモードの液晶表示装置では、対向電極は、ソース配線を覆うように配置されるので、ソース配線から発生する電界は、対向電極によって遮断され、液晶まで到達しない。したがって、液晶の配向状態の変化を低減することができる。
【００１５】
しかし、特許文献３に開示される構成では、ソース配線と対向電極との間で寄生容量が形成され、信号遅延を生じてしまう。また、ソース配線と対向電極との間に介在され、寄生容量を形成する絶縁膜は、画素電極と対向電極との間に介在され、液晶を駆動するフジンジ電界を形成する絶縁膜と同一である。したがって、ソース配線と対向電極との間の寄生容量を低減させるために絶縁膜を厚く形成すると、画素電極と対向電極との間に生じるフリンジ電界の電界強度が低下し、液晶を駆動させるために必要な電圧が高くなるので、消費電力が増加してしまうという問題がある。
【００１６】
特許文献４，５に開示されるＦＦＳモードの液晶表示装置では、画素電極とソース配線との間に形成される寄生容量を小さくするために、ソース配線を含むスイッチング素子を覆うように平坦化膜を設けている。画素電極は、平坦化膜上に設けられる。画素電極の上層には、絶縁膜を介して、対向電極が設けられる。
【００１７】
特許文献４，５に開示されるＦＦＳモードの液晶表示装置は、平坦化膜上の画素電極と、絶縁膜を介して画素電極の上層に設けられる対向電極との間に発生するフリンジ電界で液晶を駆動するように構成されている。
【００１８】
しかし、特許文献４，５に開示される構成では、ソース配線を含むスイッチング素子上に、パッシベーション膜、平坦化膜、およびフリンジ電界を形成する絶縁膜という３つの絶縁膜を形成することが必要となる。したがって、製造負荷が増加し、製造コストが増加してしまうという問題がある。
【００１９】
本発明の目的は、開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れるとともに、比較的少ない製造工数で製造することができる液晶表示装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００２０】
本発明の液晶表示装置は、トランジスタ素子を有する素子基板と、前記素子基板と対向して配置される対向基板と、前記素子基板および前記対向基板の間に狭持される液晶層とを備える液晶表示装置であって、前記素子基板は、絶縁性を有する絶縁性基板と、前記絶縁性基板上に設けられ、ゲート電極、ソース電極およびドレイン電極を有する前記トランジスタ素子と、前記トランジスタ素子のドレイン電極に接続され、スリットが形成された画素電極と、前記画素電極と前記絶縁性基板との間に設けられる層間絶縁膜と、前記トランジスタ素子のソース電極に接続されるソース配線と、前記画素電極および前記ソース配線を覆う電極間絶縁膜と、前記電極間絶縁膜上に、前記画素電極のスリットを覆い、かつ前記ソース配線を覆うように設けられる対向電極とを備え、前記電極間絶縁膜は、前記画素電極、前記層間絶縁膜および前記ソース配線を覆って、平坦な表面部を有するように設けられることを特徴とする。
【００２１】
本発明の液晶表示装置の製造方法は、トランジスタ素子を有する素子基板と、前記素子基板と対向して配置される対向基板と、前記素子基板および前記対向基板の間に狭持される液晶層とを備える液晶表示装置の製造方法であって、前記素子基板を製造する工程は、絶縁性を有する絶縁性基板上に、ゲート電極、ソース電極およびドレイン電極を有する前記トランジスタ素子を形成するとともに、前記ソース電極に接続されるソース配線を形成する工程と、前記トランジスタ素子を覆うように層間絶縁膜を形成する工程と、前記層間絶縁膜上の予め定める部分に、スリットが形成された画素電極を形成する工程と、前記画素電極が形成されていない部分の前記層間絶縁膜を除去する工程と、前記画素電極、前記層間絶縁膜および前記ソース配線を覆って、平坦な表面部を有するように、電極間絶縁膜を形成する工程と、前記画素電極と前記トランジスタ素子のドレイン電極とを接続する工程と、前記電極間絶縁膜上に、前記画素電極のスリットを覆い、かつ前記ソース配線を覆うように対向電極を形成する工程とを備えることを特徴とする。
【発明の効果】
【００２２】
本発明の液晶表示装置によれば、画素電極と対向電極との間でフリンジ電界を発生させる絶縁膜と、ソース配線と対向電極との間で寄生容量を生じる絶縁膜とを、電極間絶縁膜という１つの絶縁膜によって、それぞれ異なる厚みに形成することができる。これによって、画素電極と対向電極との間に生じるフリンジ電界の電界強度を維持したまま、ソース配線と対向電極との間の寄生容量を低減することができる。
【００２３】
また、ソース配線と対向電極との間の寄生容量を低減するために、電極間絶縁膜とは別に絶縁膜を設ける必要がないので、従来のＦＦＳモードの液晶表示装置に比べて、絶縁膜を１層少なくすることができる。これによって、透過率を向上させることができるので、開口率を向上させることができる。したがって、開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れる液晶表示装置を実現することができる。
【００２４】
また、前述のように、画素電極と対向電極との間でフリンジ電界を発生させる絶縁膜と、ソース配線と対向電極との間で寄生容量を生じる絶縁膜とを、電極間絶縁膜という１つの絶縁膜で形成することができるので、本発明の液晶表示装置は、比較的少ない製造工数で製造することができる。
【００２５】
本発明の液晶表示装置の製造方法によれば、開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れる液晶表示装置を、比較的少ない製造工数で製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態である液晶表示装置１の構成を示す断面図である。
【図２】本発明の第１の実施の形態である液晶表示装置１を構成するＴＦＴアレイ基板２の構成を示す平面図である。
【図３】本発明の第１の実施の形態におけるＴＦＴアレイ基板２の画素４７の構成を示す平面図である。
【図４】図３の切断面線Ａ１−Ａ１から見た断面図である。
【図５】図３の切断面線Ａ２−Ａ２から見た断面図である。
【図６】本発明の第２の実施の形態におけるＴＦＴアレイ基板２Ａの画素４７の構成を示す平面図である。
【図７】図６の切断面線Ｂ１−Ｂ１から見た断面図である。
【図８】図６の切断面線Ｂ２−Ｂ２から見た断面図である。
【発明を実施するための形態】
【００２７】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態である液晶表示装置１の構成を示す断面図である。液晶表示装置１は、薄膜トランジスタ（Thin Film Transistor；略称：ＴＦＴ）５０が配設されたＴＦＴアレイ基板２と、ＴＦＴアレイ基板２に対向して設けられる対向基板４と、ＴＦＴアレイ基板２と対向基板４との間に挟持される液晶層３と、不図示のバックライトユニットとを備えて構成される。
【００２８】
以下では、液晶表示装置１のうち、ＴＦＴアレイ基板２、液晶層３および対向基板４で構成される部分を、「液晶表示パネル」という場合がある。すなわち、液晶表示装置１は、液晶表示パネルとバックライトユニットとを備えて構成される。ＴＦＴアレイ基板２は、素子基板に相当する。ＴＦＴ５０は、トランジスタ素子に相当する。
【００２９】
図２は、本発明の第１の実施の形態である液晶表示装置１を構成するＴＦＴアレイ基板２の構成を示す平面図である。本実施の形態の液晶表示装置１は、ＴＦＴアレイ基板２に画素電極と対向電極とが形成されたフリンジフィールドスイッチング（Fringe Field Switching；略称：ＦＦＳ）モードの液晶表示装置である。
【００３０】
ＴＦＴアレイ基板２は、絶縁性を有する絶縁性基板２０を備える。本実施の形態では、絶縁性基板２０は、絶縁性を有し、かつ透光性を有する。絶縁性基板２０の厚み方向一方側の表面部は、絶縁性基板２０の端部から離隔した内側の表示領域４１と、表示領域４１を囲繞する額縁領域４２とに分けられている。額縁領域４２は、絶縁性基板２０の外周縁部を構成する。表示領域４１には、複数のゲート配線４３と、複数のソース配線４４とが形成されている。ゲート配線４３は、走査信号線であり、ソース配線４４は、表示信号線である。
【００３１】
複数のゲート配線４３は、平行に設けられている。同様に、複数のソース配線４４は、平行に設けられている。ゲート配線４３とソース配線４４とは、互いに交差するように形成されている。隣接する２つのゲート配線４３と、その２つのゲート配線４３に交差する２つのソース配線４４とで囲まれた矩形状の領域が、画素４７となる。図２では、１つの画素４７を代表として、斜線のハッチングを付して示している。図示は省略するが、絶縁性基板２０の表示領域４１では、画素４７がマトリクス状に配列されている。
【００３２】
絶縁性基板２０の額縁領域４２には、走査信号駆動回路４５と、表示信号駆動回路４６とが設けられている。ゲート配線４３は、表示領域４１から額縁領域４２まで延設され、絶縁性基板２０の端部で、走査信号駆動回路４５に電気的に接続される。同様に、ソース配線４４は、表示領域４１から額縁領域４２まで延設され、絶縁性基板２０の端部で、表示信号駆動回路４６に電気的に接続される。
【００３３】
走査信号駆動回路４５の近傍には、走査側外部配線部４８が設けられ、走査信号駆動回路４５と電気的に接続されている。また、表示信号駆動回路４６の近傍には、表示側外部配線部４９が設けられ、表示信号駆動回路４６と電気的に接続されている。走査側外部配線部４８および表示側外部配線部４９は、たとえば、フレキシブルプリント回路（Flexible Printed Circuit；略称：ＦＰＣ）基板などの配線基板によって実現される。ＦＰＣ基板は、走査信号駆動回路４５の近傍および表示信号駆動回路４６の近傍の絶縁性基板２０に物理的に接続されて、走査側外部配線部４８および表示側外部配線部４９を構成する。
【００３４】
走査信号駆動回路４５には、走査側外部配線部４８を介して、外部から各種信号が供給される。表示信号駆動回路４６には、表示側外部配線部４９を介して、外部から各種信号が供給される。
【００３５】
走査信号駆動回路４５は、外部から供給される制御信号に基づいて、走査信号であるゲート信号をゲート配線４３に供給する。このゲート信号によって、ゲート配線４３が順次選択されていく。
【００３６】
表示信号駆動回路４６は、外部から供給される制御信号および表示データに基づいて、表示信号をソース配線４４に供給する。これによって、表示データに応じた表示電圧を各画素４７に供給することができる。
【００３７】
各画素４７内には、少なくとも１つのＴＦＴ５０が形成されている。図２では、理解を容易にするために、ＴＦＴ５０を拡大して示している。ＴＦＴ５０は、ゲート配線４３とソース配線４４とが交差する部分（以下「交差部」という場合がある）の近傍に配置される。
【００３８】
図３は、本発明の第１の実施の形態におけるＴＦＴアレイ基板２の画素４７の構成を示す平面図である。図４および図５は、本発明の第１の実施の形態におけるＴＦＴアレイ基板２の画素４７の構成を示す断面図である。図３では、ＴＦＴアレイ基板２の画素４７の１つを示している。図４は、図３の切断面線Ａ１−Ａ１から見た断面図である。図５は、図３の切断面線Ａ２−Ａ２から見た断面図である。図３〜図５では、チャネルエッチ型のＴＦＴ５０が形成されている場合について例示的に説明をする。
【００３９】
ＴＦＴアレイ基板２は、前述の図２に示す各画素４７内において、ゲート電極１１、半導体層１２、オーミックコンタクト膜１３、ソース電極１４、ドレイン電極１５、画素電極１６、キャップ（ＣＡＰ）膜１７、対向電極１８、接続配線１９、絶縁性基板２０、ゲート絶縁膜２１、層間絶縁膜２２、電極間絶縁膜２３、共通電極２５、ゲート配線４３およびソース配線４４を備える。これらと、前述の図２に示す走査信号駆動回路４５、表示信号駆動回路４６、走査側外部配線部４８および表示側外部配線部４９とを備えて、ＴＦＴアレイ基板２が構成される。
【００４０】
図３および図４に示すように、ゲート電極１１、半導体層１２、オーミックコンタクト膜１３、ソース電極１４、ドレイン電極１５およびゲート絶縁膜２１を備えて、ＴＦＴ５０が構成される。
【００４１】
絶縁性基板２０は、絶縁性を有し、かつ透光性を有する材料、たとえばガラスから成る。絶縁性基板２０の厚み方向一方側の表面部に、ゲート配線４３が設けられる。ゲート配線４３の一部が、ゲート電極１１を構成する。ゲート配線４３は、絶縁性基板２０の厚み方向一方側の表面部に、一方向に直線的に延在するように配設される。
【００４２】
ゲート電極１１およびゲート配線４３は、たとえば、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）および銀（Ａｇ）から選ばれる１種または２種以上を主成分とする合金膜によって構成される。ゲート電極１１およびゲート配線４３は、これらの合金膜を積層した積層膜によって構成されてもよい。
【００４３】
絶縁性基板２０の厚み方向一方側の表面部には、ゲート電極１１およびゲート配線４３を覆うように、第１の絶縁膜であるゲート絶縁膜２１が設けられる。ゲート絶縁膜２１は、窒化シリコン、酸化シリコンなどの絶縁材料から成る。
【００４４】
ＴＦＴ５０が形成される領域では、ゲート絶縁膜２１を介して、ゲート電極１１の対面に、半導体層１２が設けられる。本実施の形態では、半導体層１２は、ゲート絶縁膜２１の厚み方向一方側の表面部に、ゲート絶縁膜２１の厚み方向一方側から見て、ゲート配線４３と重なるように設けられる。この半導体層１２と重なる領域のゲート配線４３がゲート電極１１となる。半導体層１２は、たとえば、非晶質シリコン、多結晶ポリシリコン、金属酸化物などの半導体材料から成る。
【００４５】
ゲート配線４３の延在方向に垂直な方向において、半導体層１２の厚み方向一方側の表面部の両端部に、オーミックコンタクト膜１３がそれぞれ設けられる。オーミックコンタクト膜１３には、導電性不純物がドーピングされている。オーミックコンタクト膜１３は、リン（Ｐ）などの導電性不純物が高濃度にドーピングされた半導体材料、たとえばｎ型非晶質シリコンまたはｎ型多結晶シリコンから成る。
【００４６】
オーミックコンタクト膜１３に対応する半導体層１２の領域、すなわち半導体層１２のオーミックコンタクト膜１３に接する領域が、ソース領域およびドレイン領域となる。具体的には、図４の紙面に向かって左側のオーミックコンタクト膜１３に対応する半導体層１２の領域が、ソース領域となる。そして、図４の紙面に向かって右側のオーミックコンタクト膜１３に対応する半導体層１２の領域が、ドレイン領域となる。このように、半導体層１２の両端部には、ソース領域およびドレイン領域が形成されている。半導体層１２のソース領域とドレイン領域とに挟まれた領域が、チャネル領域となる。半導体層１２のチャネル領域上には、オーミックコンタクト膜１３は設けられていない。
【００４７】
オーミックコンタクト膜１３の厚み方向一方側の表面部に、ソース電極１４およびドレイン電極１５が設けられる。具体的には、ソース領域側のオーミックコンタクト膜１３上に、ソース電極１４が設けられる。そして、ドレイン領域側のオーミックコンタクト膜１３上に、ドレイン電極１５が設けられる。このようにして、チャネルエッチ型のＴＦＴ５０が構成されている。
【００４８】
ソース電極１４およびドレイン電極１５は、半導体層１２のチャネル領域の外側へ延在するように設けられる。すなわち、ソース電極１４およびドレイン電極１５は、オーミックコンタクト膜１３と同様、半導体層１２のチャネル領域上には設けられない。
【００４９】
ソース電極１４は、半導体層１２のチャネル領域の外側に延在し、ソース配線４４と繋がっている。ソース配線４４は、ゲート絶縁膜２１の厚み方向一方側の表面部に設けられる。ソース配線４４は、絶縁性基板２０上において、ゲート配線４３と交差する方向に直線的に延在するように配設される。したがって、ソース配線４４は、ゲート配線４３との交差部において一部分が分岐してゲート配線４３に沿って延び、ソース電極１４となる。
【００５０】
ドレイン電極１５は、半導体層１２のチャネル領域の外側に延在し、さらにソース配線４４に沿って延在する。すなわち、ドレイン電極１５は、ＴＦＴ５０の外側に延在する延在部１５ａを有する。ドレイン電極１５は、延在部１５ａにおいて、接続配線１９と電気的に接続され、この接続配線１９によって、画素電極１６と電気的に接続している。接続配線１９は、対向電極１８と同じ材料から成る。
【００５１】
ソース電極１４、ドレイン電極１５およびソース配線４４は、たとえば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、ＡｕおよびＡｇから選ばれる１種または２種以上を主成分とする合金膜によって構成される。ソース電極１４、ドレイン電極１５およびソース配線４４は、これらの合金膜を積層した積層膜によって構成されてもよい。
【００５２】
画素電極１６には、ドレイン電極１５の延在部１５ａに対応する部分の一部分で開口された開口部と、スリット（以下「画素スリット」という場合がある）３１が形成された開口部（以下「画素スリット開口部」という場合がある）とを有する。
【００５３】
各画素スリット３１は、ＴＦＴアレイ基板２の厚み方向一方側から見て、ソース配線４４の延在方向に沿って延びる矩形状、具体的には、ソース配線４４の延在方向を長手方向とする長方形状に形成されている。複数の画素スリット３１は、ソース配線４４の延在方向に垂直な方向、すなわちゲート配線４３の延在方向に間隔を空けて並んで形成されている。
【００５４】
ＣＡＰ膜１７は、ドレイン電極１５の延在部１５ａを除くＴＦＴ５０を覆うように設けられる。画素電極１６およびＣＡＰ膜１７が配置されている部分の直下以外の部分には、層間絶縁膜２２が設けられない。ＣＡＰ膜１７は、画素電極１６と同層で同一の材料から成る。画素電極１６およびＣＡＰ膜１７は、インジウム錫酸化物（Indium Tin Oxide；略称：ＩＴＯ）膜などの透明導電膜によって構成される。
【００５５】
電極間絶縁膜２３は、画素電極１６、ＣＡＰ膜１７および層間絶縁膜２２を覆い、かつ、平坦化されるように形成されている。電極間絶縁膜２３は、比誘電率が低く、平坦性が高い平坦化膜によって構成される。
【００５６】
電極間絶縁膜２３の上に、対向電極１８が設けられる。対向電極１８は、電極間絶縁膜２３を介して、画素電極１６の対面に配設される。換言すれば、画素電極１６は、電極間絶縁膜２３を介して、対向電極１８と対向して配置される。対向電極１８には、画素電極１６との間にフリンジ電界を発生させるための複数のスリット（以下「対向スリット」という場合がある）３２が形成されている。以下では、対向スリット３２が形成されている部分を、「対向スリット開口部」という場合がある。
【００５７】
対向スリット３２は、図３および図５に示すように、画素電極１６に対向する部位に形成されている。換言すれば、画素電極１６の画素スリット開口部の上には対向電極１８が配置され、対向電極１８の対向スリット開口部の下には画素電極１６が配置されており、かつ画素電極１６と対向電極１８とは一部分が重畳している。
【００５８】
対向スリット３２は、ソース配線４４の延在方向に略平行に複数形成されている。すなわち、複数の対向スリット３２が、ソース配線４４の延在方向に垂直な方向であるゲート配線４３の延在方向に、間隔を空けて並んで形成されている。各対向スリット３２は、ゲート配線４３と交差する方向であるソース配線４４の延在方向に直線状に延びて形成されている。
【００５９】
各対向スリット３２は、画素スリット３１と同様の形状である。本実施の形態では、各対向スリット３２は、ＴＦＴアレイ基板２の厚み方向一方側から見て、ソース配線４４の延在方向に沿って延びる矩形状、具体的には、ソース配線４４の延在方向を長手方向とする長方形状に形成されている。対向電極１８は、ＩＴＯ膜などの透明導電膜によって構成される。
【００６０】
また、対向電極１８は、ソース配線４４を覆うように形成されている。具体的には、図３および図５に示すように、電極間絶縁膜２３を介してソース配線４４の対面には、ソース配線４４よりも幅の広い対向電極１８が配設されている。対向電極１８は、各画素４７のソース配線４４の大部分を覆っている。すなわち、ソース配線４４のうち、ゲート配線４３と交差する部分を除く領域の大部分が、ＴＦＴアレイ基板２の厚み方向一方側から見て、対向電極１８と重なり合う。
【００６１】
ソース配線４４を覆う部分の対向電極１８は、ソース配線４４よりも幅広に、具体的には、片側２μｍ以上幅広に形成されていることが好ましい。これによって、ソース配線４４の電界を有効に遮蔽することができる。このように、対向電極１８は、ソース配線４４を覆うことで、ソース配線４４を挟んで隣接する画素４７の対向電極１８と接続する。
【００６２】
また、対向電極１８は、ゲート配線４３の少なくとも一部分を覆うように形成されている。本実施の形態では、対向電極１８は、ゲート配線４３を挟んで隣接する画素４７の対向電極１８と接続するように、ゲート配線４３の少なくとも一部分において重なり合うように形成されている。より詳細には、対向電極１８は、ソース配線４４と重複しない領域であって、ＴＦＴ５０と重複しない領域のゲート配線４３を跨ぐように形成されている。
【００６３】
以上のような構成によって、対向電極１８は、隣接する全ての画素４７の対向電極１８と、一体的に繋がって形成され、電気的に接続する。すなわち、前述の図２に示す表示領域４１内の全ての画素４７の対向電極１８が電気的に接続する。これによって、対向電極１８の電気抵抗を低減することが可能となる。
【００６４】
接続配線１９は、ＴＦＴ５０のドレイン電極１５の延在部１５ａに対応する画素電極１６の開口部に形成された電極間絶縁膜２３のコンタクトホール２４を覆うように形成されている。接続配線１９によって、画素電極１６とドレイン電極１５とが電気的に接続される。接続配線１９は、対向電極１８と同層で同一の材料によって形成されている。したがって、後述する液晶表示装置１の製造工数を削減することができる。
【００６５】
共通電極２５は、ゲート配線４３の延在方向に沿って形成される。共通電極２５は、コンタクトホール２４を介して、対向電極１８と電気的に接続される。共通電極２５は、所定の電位に保持される。
【００６６】
図１に戻って、ＴＦＴアレイ基板２に対向して、対向基板４が配置されている。対向基板４は、たとえば、カラーフィルタ基板であり、視認側に配置される。図示は省略するが、対向基板４には、カラーフィルタ、ブラックマトリクス（Black Matrix；略称：ＢＭ）、および配向膜などが形成されている。
【００６７】
ＴＦＴアレイ基板２と対向基板４との間には液晶層３が狭持される。すなわち、ＴＦＴアレイ基板２と対向基板４との間には液晶が導入されている。ＴＦＴアレイ基板２および対向基板４の内側の表面部、すなわち液晶層３を臨む表面部には、不図示の配向膜が設けられる。ＴＦＴアレイ基板２および対向基板４の外側の表面部、すなわち液晶層３を臨む側と反対側の表面部には、偏光板、および位相差板などが設けられる。ＴＦＴアレイ基板２、液晶層３および対向基板４で構成される液晶表示パネルの視認側と反対側には、バックライトユニットなどが配設される。
【００６８】
液晶表示装置１において、ＴＦＴ５０は、画素電極１６に表示電圧を供給する。具体的に述べると、ゲート配線４３からのゲート信号によって、スイッチング素子であるＴＦＴ５０がオン状態となる。これによって、ソース配線４４から、ＴＦＴ５０のドレイン電極１５に接続された画素電極１６に、表示電圧が印加される。
【００６９】
画素電極１６と対向電極１８との間には、表示電圧に応じたフリンジ電界が生じる。画素電極１６と対向電極１８との間のフリンジ電界によって、ＴＦＴアレイ基板２と対向基板４との間の液晶層３を構成する液晶が駆動され、液晶の配向方向が変化する。これによって、液晶層３を通過する光の偏光状態が変化する。
【００７０】
したがって、偏光板を通過して直線偏光となった光は、液晶層３によって、偏光状態が変化する。具体的には、バックライトユニットからの光は、ＴＦＴアレイ基板２側の偏光板によって直線偏光になる。この直線偏光が液晶層３を通過することによって、偏光状態が変化する。
【００７１】
偏光状態によって、対向基板４側の偏光板を通過する光量は変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。したがって、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素ごとに表示電圧を変えることによって、所望の画像を表示することができる。
【００７２】
本実施の形態では、前述のように、画素電極１６およびＣＡＰ膜１７が配置されている部分の直下以外の部分には、層間絶縁膜２２は設けられていない。すなわち、本実施の形態では、層間絶縁膜２２は、画素電極１６の直下の部分、すなわち画素電極１６と絶縁性基板２０との間には設けられているが、画素電極１６の直下の部分以外の部分、たとえばソース配線４４の部分には、層間絶縁膜２２は設けられていない。また、電極間絶縁膜２３は、画素電極１６、ＣＡＰ膜１７、層間絶縁膜２２およびソース配線４４を覆って、平坦な表面部を有するように設けられている。
【００７３】
これによって、電極間絶縁膜２３を、画素電極１６上では比較的薄く形成し、ソース配線４４上では比較的厚く形成することができる。すなわち、本実施の形態では、従来のＦＦＳモードの液晶表示装置とは異なり、画素電極１６と対向電極１８との間でフリンジ電界を発生させる絶縁膜と、ソース配線４４と対向電極１８との間で寄生容量を生じる寄生抵抗部としての絶縁膜とを、電極間絶縁膜２３という１つの絶縁膜によって、それぞれ異なる厚みに形成することができる。
【００７４】
したがって、画素電極１６と対向電極１８との間に生じるフリンジ電界の電界強度を維持したまま、ソース配線４４と対向電極１８との間の寄生容量を低減することができる。また、ソース配線４４と対向電極１８との寄生容量を低減するために、電極間絶縁膜２３とは別に絶縁膜を設ける必要がないので、従来のＦＦＳモードの液晶表示装置に比べて、絶縁膜を１層少なくすることができる。これによって、透過率を向上させることができるので、開口率を向上させることができる。したがって、開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れる液晶表示装置１を実現することができる。
【００７５】
また本実施の形態では、前述のように、画素電極１６と対向電極１８との間でフリンジ電界を発生させる絶縁膜と、ソース配線４４と対向電極１８との間で寄生容量を生じる絶縁膜とを、電極間絶縁膜２３という１つの絶縁膜で形成することができる。これによって、比較的少ない製造工数で、本実施の形態の液晶表示装置１を製造することができる。また、比較的容易に、本実施の形態の液晶表示装置１を製造することができる。
【００７６】
また本実施の形態では、前述のように、ソース配線４４のうち、ゲート配線４３と交差する部分を除く領域の大部分が、ＴＦＴアレイ基板２の厚み方向一方側から見て、対向電極１８と重なり合っている。これによって、ソース配線４４から発生する電界が、対向電極１８によって遮られ、液晶層３まで到達しないので、ソース配線４４から発生する電界による、液晶層３を構成する液晶の配向状態の変化を低減することができる。
【００７７】
したがって、ソース配線４４が発生する電界による光漏れが大幅に抑制されるので、対向基板４側に、ソース配線４４を覆うように広い範囲でブラックマトリクスを形成する必要がない。ブラックマトリクスを形成しないことによって、ソース配線４４の近傍の光が透過しない領域（以下「非透過領域」という場合がある）を小さくすることができるので、開口率を向上させることができる。
【００７８】
また本実施の形態では、ソース配線４４と対向電極１８との間には、比誘電率の比較的小さい電極間絶縁膜２３が厚く形成されている。これによって、ソース配線４４と対向電極１８との間に生じる寄生容量を低減することができるので、信号の遅延を防ぎ、また駆動電圧を低く抑えることができる。したがって、表示性能を向上させることができる。
【００７９】
次に、本実施の形態の液晶表示装置１の製造方法について説明する。本実施の形態の液晶表示装置１は、以下のようにして製造される。まず初めに、ガラス基板などの透明な絶縁性基板２０上の全面、すなわち絶縁性基板２０の厚み方向一方側の表面部の全体に、たとえばスパッタ法または蒸着法を用いて、ゲート電極１１およびゲート配線４３となる導電膜（以下「ゲート導電膜」という場合がある）を成膜する。ゲート導電膜としては、たとえば、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、ＡｕおよびＡｇから選ばれる１種もしくは２種以上を主成分とする合金膜、またはこれらの合金膜を積層した積層膜を成膜する。
【００８０】
その後、レジストを塗布して、塗布したレジストをフォトマスク上から露光し、レジストを感光させる。次に、感光させたレジストを現像して、レジストをパターニングし、フォトレジストパターンを形成する。以上のレジストを塗布する工程、露光して感光させる工程、および現像してパターニングする工程を含む一連の工程を、以下では、「写真製版工程」という場合がある。
【００８１】
その後、フォトレジストパターンをマスクとしてエッチングした後、フォトレジストパターンを除去する。このフォトレジストパターンをマスクとするエッチング工程を、以下では、「微細加工工程」という場合がある。以上に述べた写真製版工程と微細加工工程とによって、ゲート導電膜がパターニングされ、ゲート電極１１およびゲート配線４３が形成される。
【００８２】
次に、ゲート電極１１およびゲート配線４３を覆うように、第１の絶縁膜であるゲート絶縁膜２１となる絶縁材料、半導体層１２となる半導体材料、およびオーミックコンタクト膜１３となる半導体材料を、この順に成膜する。たとえば、プラズマ化学気相成長（Chemical Vapor Deposition；略称：ＣＶＤ）法、常圧ＣＶＤ法、減圧ＣＶＤ法などのＣＶＤ法を用いて、これらの材料を、絶縁性基板２０の厚み方向一方側の表面部の全体に成膜する。ゲート絶縁膜２１となる絶縁材料としては、窒化シリコン、酸化シリコンなどを用いることができる。ゲート絶縁膜２１を成膜するときには、ピンホールなどの膜欠陥の発生による短絡を防止するために、複数回に分けて成膜することが好ましい。
【００８３】
半導体層１２となる半導体材料としては、非晶質シリコン、多結晶ポリシリコン、または金属酸化物などを用いることができる。オーミックコンタクト膜１３となる半導体材料としては、リン（Ｐ）などの不純物を高濃度に添加したｎ型非晶質シリコンまたはｎ型多結晶シリコンなどを用いることができる。その後、前述の写真製版工程および微細加工工程を行い、半導体層１２となる膜、およびオーミックコンタクト膜１３となる膜を、ゲート電極１１上に島状にパターニングする。
【００８４】
次に、本実施の形態では、これらの膜、すなわち半導体層１２となる膜およびオーミックコンタクト膜１３となる膜を覆うように、Ｃｒ、Ａｌ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｃｕ、ＡｕおよびＡｇから選ばれる１種もしくは２種以上を主成分とする合金膜、またはこれらの合金膜を積層した積層膜を成膜する。たとえば、スパッタ法または蒸着法など用いて成膜する。その後、写真製版および微細加工技術によってパターニングして、ソース電極１４、ドレイン電極１５、およびソース配線４４を形成する。
【００８５】
続いて、ソース電極１４およびドレイン電極１５をマスクとして、オーミックコンタクト膜１３となる膜をエッチングする。すなわち、島状にパターニングされたオーミックコンタクト膜１３のうち、ソース電極１４またはドレイン電極１５に覆われずに露出した部分をエッチングによって除去する。これによって、ソース電極１４とドレイン電極１５との間にチャネル領域が設けられた半導体層１２と、オーミックコンタクト膜１３とが形成される。
【００８６】
以上の説明では、ソース電極１４およびドレイン電極１５をマスクとしてエッチングを行ったが、ソース電極１４およびドレイン電極１５をパターニングするときに用いたレジストパターンをマスクとして、オーミックコンタクト膜１３のエッチングを行ってもよい。その場合は、ソース電極１４およびドレイン電極１５上のレジストパターンを除去する前に、オーミックコンタクト膜１３のエッチングを行う。
【００８７】
続いて、ソース電極１４、ドレイン電極１５およびソース配線４４を覆うように、層間絶縁膜２２となる第２の絶縁膜を成膜する。たとえば、層間絶縁膜２２として、窒化シリコン、酸化シリコンなどの無機絶縁膜を、前述のプラズマＣＶＤ法などのＣＶＤ法を用いて絶縁性基板２０の全面に成膜する。これによって、半導体層１２のチャネル領域が層間絶縁膜２２に覆われる。層間絶縁膜２２の厚み方向における寸法（以下「厚み」という場合がある）は、フジンジ電界を発生させる画素電極１６上の電極間絶縁膜２３の厚みと、電極間絶縁膜２３の形成可能な膜厚、具体的には塗布可能な膜厚とに基づいて、設定される。本実施形態では、層間絶縁膜２２の厚みは、たとえば５００ｎｍである。
【００８８】
次に、層間絶縁膜２２の上に、ＩＴＯ膜などの透明導電膜をスパッタ法などによって絶縁性基板２０の全面に成膜する。そして、前述の写真製版工程および微細加工工程を行うことによって、この透明導電膜をパターニングする。これによって、画素スリット３１を有する画素電極１６を形成するとともに、ＴＦＴ５０上にＣＡＰ膜１７を形成する。
【００８９】
続いて、画素電極１６およびＣＡＰ膜１７をマスクとして、層間絶縁膜２２をエッチングする。すなわち、層間絶縁膜２２のうち、画素電極１６およびＣＡＰ膜１７が形成されずに露出した部分をエッチングによって除去する。これによって、層間絶縁膜２２の厚みを有するスリット構造物が形成される。
【００９０】
以上のように本実施の形態では、画素電極１６およびＣＡＰ膜１７をマスクとして層間絶縁膜２２のエッチングを行っているが、画素電極１６およびＣＡＰ膜１７をパターニングするときに用いたレジストパターンをマスクとして、層間絶縁膜２２のエッチングを行ってもよい。その場合は、画素電極１６およびＣＡＰ膜１７上のレジストパターンを除去する前に、層間絶縁膜２２のエッチングを行う。
【００９１】
次に、画素電極１６、ＣＡＰ膜１７、層間絶縁膜２２およびソース配線４４を覆うように、電極間絶縁膜２３となる第３の絶縁膜を成膜する。たとえば、電極間絶縁膜２３として、シロキサンポリマー、ポリイミド樹脂およびエポキシ樹脂などの樹脂材料から選ばれる１種または２種以上から成る有機平坦化膜を、スピンコート法またはスリットコート法などを用いて、絶縁性基板２０の全面に塗布した後、焼成して成膜する。
【００９２】
電極間絶縁膜２３は、厚み方向一方側の表面部が平坦な平坦化膜として形成される。これによって、ソース配線４４は、比較的厚い平坦化膜で覆われ、画素電極１６は、比較的薄い平坦化膜で覆われることになる。電極間絶縁膜２３として用いられる平坦化膜は、透過率および耐熱性の観点から、非感光性の平坦化膜であることが好ましい。
【００９３】
電極間絶縁膜２３を成膜した後に、写真製版工程および微細加工工程を行うことによって、電極間絶縁膜２３およびゲート絶縁膜２１にコンタクトホール２４を形成する。
【００９４】
前述の図２に示す額縁領域４２では、走査信号駆動回路４５と接続するための不図示の端子がゲート配線４３と同じ層によって形成される。また、表示信号駆動回路４６と接続するための不図示の端子がソース配線４４と同じ層によって形成される。したがって、電極間絶縁膜２３を成膜した後の写真製版工程および微細加工工程では、コンタクトホール２４とともに、これら走査信号駆動回路４５または表示信号駆動回路４６に接続するための端子に到達するコンタクトホールを、電極間絶縁膜２３およびゲート絶縁膜２１に形成する。
【００９５】
本実施の形態では、電極間絶縁膜２３として、たとえば、シロキサンポリマーを主体する有機ＳＯＧ（Spin On Glass）膜を、スリットコート法によって、８００ｎｍの厚みで成膜する。これによって、ソース配線４４上には約８００ｎｍの厚みの電極間絶縁膜２３が形成され、画素電極１６上には約３００ｎｍの厚みの電極間絶縁膜２３が形成される。
【００９６】
このように電極間絶縁膜２３として、有機ＳＯＧ（Spin On Glass）膜を、スリットコート法によって形成することによって、画素電極１６上では比較的薄く、ソース配線４４上では比較的厚い電極間絶縁膜２３を形成することができる。したがって、画素電極１６と対向電極１９との間に比較的強いフリンジ電界を形成することのできる絶縁膜と、ソース配線４４と対向電極１９との間の寄生容量を低減することのできる絶縁膜とを、電極間絶縁膜２３という１つの絶縁膜として、容易に形成することができる。
【００９７】
次に、層間絶縁膜２３を覆うように、ＩＴＯ膜などの透明導電膜をスパッタ法などによって、絶縁性基板２０の全面にわたって成膜する。成膜した透明導電膜を、前述の写真製版工程および微細加工工程を行うことによってパターニングする。これによって、電極間絶縁膜２３を介して、画素スリット３１を有する画素電極１６の対面に、対向スリット３２を有する対向電極１８を形成する。対向電極１８は、ソース配線４４の大部分とゲート配線４３の少なくとも一部分とを覆い、隣接する画素４７の対向電極１８と繋がって形成される。
【００９８】
このときの写真製版工程および微細加工工程では、コンタクトホール２４の内壁部を覆うように透明導電膜がパターニングされる。これによって、対向電極１８と同層で同一の材料からなる接続配線１９が形成され、接続配線１９によって画素電極１６とドレイン電極１５とが電気的に接続される。
【００９９】
また、写真製版工程および微細加工工程によって、前述の図２に示す額縁領域４２では、コンタクトホールを介してゲート端子と接続するゲート端子パッドが、対向電極１８と同じ透明導電膜によって形成される。また、コンタクトホールを介してソース端子と接続するソース端子パッドが、対向電極１８と同じ透明導電膜によって形成される。以上の工程を経て、本実施の形態におけるＴＦＴアレイ基板２が完成する。
【０１００】
このようにして作製したＴＦＴアレイ基板２の上に、その後のセル工程において、配向膜を形成する。また、別途作製された対向基板４の上に配向膜を同様に形成する。ＴＦＴアレイ基板２および対向基板４に形成された配向膜に対して、それぞれ、液晶との接触面に一方向にミクロな傷をつけるラビング処理と呼ばれる配向処理を施す。
【０１０１】
次に、ＴＦＴアレイ基板２および対向基板４のいずれか一方または両方にシール材を塗布して、前述の図１に示すように、ＴＦＴアレイ基板２と対向基板４とを貼り合せる。ＴＦＴアレイ基板２と対向基板４とを貼り合わせた後、真空注入法などを用い、液晶注入口から液晶を注入する。そして、液晶注入口を封止する。このようにして形成した液晶セルの両面、すなわちＴＦＴアレイ基板２および対向基板４の外側の表面に偏光板を貼り付ける。
【０１０２】
次いで、前述の図２に示すように、ＴＦＴアレイ基板２の額縁領域４２に、走査信号駆動回路４５、表示信号駆動回路４６、走査側外部配線部４８および表示側外部配線部４９を接続し、液晶表示パネルを作製する。その後、液晶表示パネルにバックライトユニットを取り付ける。このようにして、本実施の形態の液晶表示装置１が完成する。
【０１０３】
以上のように本実施の形態では、画素スリット３１を有する画素電極１６と、その上層の薄い電極間絶縁膜２３を介して対向配置された、対向スリット３２を有する対向電極１８との間でフリンジ電界を発生させて、液晶層３の液晶を駆動する。そして、ソース配線４４は、比較的厚い電極間絶縁膜２３で覆われている。
【０１０４】
このような構成にすることによって、比較的強いフリンジ電界を発生するための比較的薄い絶縁膜と、寄生容量を低減させるための比較的厚い絶縁膜とを、異なる絶縁膜で形成する必要がなくなり、電極間絶縁膜２３という１つの絶縁膜で形成することができる。したがって、絶縁膜を削減することができるので、前述のように開口率を向上させることができる。また、製造工数を削減することができる。すなわち、本実施の形態によれば、開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れる液晶表示装置１を、比較的少ない製造工数で製造することができる。また、このような液晶表示装置１を、比較的容易に製造することができる。
【０１０５】
また本実施の形態では、ＴＦＴ５０の上にＣＡＰ膜１７を設け、ＴＦＴ５０上に層間絶縁膜２２を残す構成としている。これによって、電極間絶縁膜２３となる平坦化膜で平坦化されるときに、段差の大きいＴＦＴ５０の被覆性が低下することを防止することができる。
【０１０６】
また、層間絶縁膜２２は、電極間絶縁膜２３として形成される有機平坦膜よりも緻密な無機絶縁膜で形成されるので、前述のようにＴＦＴ５０上に層間絶縁膜２２を残す構成にすることによって、ＴＦＴ５０を保護し、ＴＦＴ５０の電気特性を確保することができる。
【０１０７】
また本実施の形態では、対向電極１８を透過する光は、対向電極１８と電極間絶縁膜２３とゲート絶縁膜２１との３層構造を透過する。このように本実施の形態では、対向電極１８の部分は、透過光を阻害する部材が少なく構成されている。したがって、従来のＦＦＳモードの液晶表示装置に比べて、明るい表示を実現することができる。
【０１０８】
＜第２の実施の形態＞
図６は、本発明の第２の実施の形態におけるＴＦＴアレイ基板２Ａの画素４７の構成を示す平面図である。図７および図８は、本発明の第２の実施の形態におけるＴＦＴアレイ基板２Ａの画素４７の構成を示す断面図である。図６では、ＴＦＴアレイ基板２Ａの画素４７の１つを示している。図７は、図６の切断面線Ｂ１−Ｂ１から見た断面図である。図８は、図６の切断面線Ｂ２−Ｂ２から見た断面図である。
【０１０９】
本実施の形態の液晶表示装置は、前述の図１に示すＴＦＴアレイ基板２に代えて、図６〜図８に示すＴＦＴアレイ基板２Ａを備えること以外は、前述の第１の実施の形態の液晶表示装置１と同一の構成を有する。したがって、第１の実施の形態と同一の構成については、同一の参照符号を付して、説明を省略する。
【０１１０】
本実施の形態では、ＴＦＴアレイ基板２Ａは、前述の第１の実施の形態におけるＴＦＴアレイ基板２のソース配線４４上にもＣＡＰ膜１７を設け、層間絶縁膜２２にさらに電極間絶縁膜２３を設けた構成となっている。それ以外の構成については、第１の実施の形態におけるＴＦＴアレイ基板２と同一であるので、同一の構成については同一の参照符号を付して、説明を省略する。
【０１１１】
図６〜図８に示すように、本実施の形態では、ＣＡＰ膜１７および層間絶縁膜２２が、ソース配線４４と電極間絶縁膜２３との間に配設されている。ＣＡＰ膜１７および層間絶縁膜２２は、ソース配線４４を覆うように形成され、隣接する画素電極１６間においてソース配線４４に沿って延在している。ＣＡＰ膜１７および層間絶縁膜２２は、ソース配線４４の線幅よりも幅広く形成されるが、画素電極１６とは重ならないように、その幅が調整されている。
【０１１２】
このような構成のＴＦＴアレイ基板２Ａは、第１の実施の形態で画素電極１６を写真製版するときの写真製版工程において、第１の実施の形態における画素電極１６のパターンに、ソース配線４４を覆うようなパターンを加えることによって、作製することができる。写真製版工程以外の工程については、第１の実施の形態と同様であるので、説明を省略する。
【０１１３】
以上のように本実施の形態では、ソース配線４４を覆うように層間絶縁膜２２とＣＡＰ膜１７とが設けられている。すなわち、ソース配線４４は、有機平坦膜よりも緻密で、絶縁性に優れた無機絶縁膜で覆われており、さらにソース配線４４と対向電極１８との間には、透明導電膜からなるＣＡＰ膜１７と比誘電率の低い有機平坦化膜からなる電極間絶縁膜２３が覆っている。
【０１１４】
このような構成によって、ソース配線４４の絶縁性を向上させるとともに、寄生容量を低減することができる。したがって、液晶表示装置の消費電力を低減することができる。また、ソース配線４４と対向電極１８との間における短絡（ショート）の発生率を低減することができる。したがって、液晶表示装置の歩留まりを向上させることができる。
【０１１５】
また、本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。具体的には、前述のように開口率の低下および寄生容量による信号遅延が抑えられ、表示性能に優れる液晶表示装置を実現することができる。また、このような液晶表示装置を、比較的少ない製造工数で、また比較的容易に製造することができる。
【０１１６】
以上に述べた第１および第２の実施の形態では、層間絶縁膜２２として無機絶縁膜を用いているが、層間絶縁膜２２としては、有機絶縁膜たとえば有機ＳＯＧ膜などを用いてもよい。この場合は、絶縁性が優れた材料を選択することが望ましく、非感光性の有機絶縁膜が好ましい。
【０１１７】
また、第１および第２の実施の形態では、電極間絶縁膜２３として、非感光型の有機平坦化膜を用いているが、電極間絶縁膜２３としては、感光性の有機絶縁膜を用いてもよい。この場合、平坦化性が高い材料が望ましい。また、平坦化性が高い材料であれば、液状の塗布材料である必要は無く、たとえばポリシラザンなどでもよい。
【０１１８】
また、第１および第２の実施の形態では、ＴＦＴ５０は、チャネルエッチ型のＴＦＴであるが、トップゲート型などの他のＴＦＴであってもよい。
【０１１９】
また、第１および第２の実施の形態では、透過型の液晶表示装置について説明したが、本発明はこれに限られるものではない。たとえば、半透過型の液晶表示装置であってもよい。この場合は、ドレイン電極１５の延在部を拡大して形成すればよい。すなわち、ドレイン電極１５が画素電極１６と重なる領域を増加させればよい。この拡大した部分、すなわち増加した部分を、反射板として機能させることができる。
【０１２０】
また、第１および第２の実施の形態では、対向電極１８の対向スリット３２の延びる方向がソース配線４４と平行な場合について例示的に説明したが、対向電極１８の対向スリット３２の延びる方向は、これに限るものではない。対向電極１８の対向スリット３２の延びる方向は、ソース配線４４と平行な方向だけでなく、任意の方向、または任意の異なる方向の組み合わせとしてもよい。
【０１２１】
前述の各実施の形態は、本発明の例示に過ぎず、本発明の範囲内において、各実施の形態を自由に組み合わせることが可能である。また各実施の形態の任意の構成要素を適宜、変更または省略することが可能である。
【符号の説明】
【０１２２】
１  液晶表示装置、２，２Ａ  ＴＦＴアレイ基板、３  液晶層、４  対向基板、１１  ゲート電極、１２  半導体層、１３  オーミックコンタクト膜、１４  ソース電極、１５  ドレイン電極、１６  画素電極、１７  キャップ（ＣＡＰ）膜、１８  対向電極、１９  接続配線、２０  絶縁性基板、２１  ゲート絶縁膜、２２  層間絶縁膜、２３  電極間絶縁膜、２４  コンタクトホール、４１  表示領域、４２  額縁領域、４３  ゲート配線、４４  ソース配線、４５  走査信号駆動回路、４６  表示信号駆動回路、４７  画素、４８  走査側外部配線部、４９  表示側外部配線部、５０  ＴＦＴ。
【図１】
2014010413.tif 000003
【図２】
2014010413.tif 000004
【図３】
2014010413.tif 000005
【図４】
2014010413.tif 000006
【図５】
2014010413.tif 000007
【図６】
2014010413.tif 000008
【図７】
2014010413.tif 000009
【図８】
2014010413.tif 000010