(57)【要約】【課題】電流供給能力が高く、信頼性が高く、低コストの内部電圧発生回路を提供する。【解決手段】この半導体装置では、外部電源電圧ＶＣＣを降圧して内部電源電圧ＶＤＤを生成し、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合は、振幅が内部電源電圧ＶＤＤであるクロック信号ＭＣＬＫ，ＰＲＣＬＫを生成してチャージポンプ回路ＣＰを駆動させ、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合は、振幅が外部電源電圧ＶＣＣであるクロック信号ＭＣＬＫ，ＰＲＣＬＫを生成してチャージポンプ回路ＣＰを駆動させる。したがって、チャージポンプ回路ＣＰ内のトランジスタ１９〜２１に過大なストレスを与えずに動作させ、大きな電流供給能力を確保できる。【選択図】図１
2014176124.tif 000002
【特許請求の範囲】
【請求項１】
外部電源電圧よりも高い第１の内部電源電圧を生成する内部電圧発生回路であって、
前記外部電源電圧を降圧して第２の内部電源電圧を生成する降圧回路と、
前記外部電源電圧がしきい値電圧よりも高い場合は、振幅が前記第２の内部電源電圧である第１のクロック信号を生成し、前記外部電源電圧が前記しきい値電圧よりも低い場合は、振幅が前記外部電源電圧である第２のクロック信号を生成するクロック発生回路と、
前記第１および第２のクロック信号に応答して前記第１の内部電源電圧のラインに電荷を供給するチャージポンプ回路とを備える、内部電圧発生回路。
【請求項２】
前記クロック発生回路は、
前記第１の内部電源電圧が目標電圧に到達しているか否かを検出し、検出結果を示す信号を出力する第１のレベル検出回路と、
前記第１のレベル検出回路の出力信号に基づいて動作し、前記第１の内部電源電圧が前記目標電圧よりも低い場合は参照クロック信号を生成し、前記第１の内部電源電圧が前記目標電圧よりも高い場合は前記参照クロック信号の生成を停止するオシレータと、
前記外部電源電圧が前記しきい値電圧よりも高い場合は第１の信号を出力し、前記外部電源電圧が前記しきい値電圧よりも低い場合は第２の信号を出力する第２のレベル検出回路と、
前記第２のレベル検出回路から前記第１の信号が出力されている場合に活性化されて前記第２の内部電源電圧によって駆動され、前記参照クロック信号に応答して前記第１のクロック信号を生成する第１のドライバと、
前記第２のレベル検出回路から前記第２の信号が出力されている場合に活性化されて前記外部電源電圧によって駆動され、前記参照クロック信号に応答して前記第２のクロック信号を生成する第２のドライバとを含む、請求項１に記載の内部電圧発生回路。
【請求項３】
前記クロック発生回路は、
さらに、前記第２のレベル検出回路から前記第１の信号が出力されている場合に活性化されて前記第２の内部電源電圧によって駆動され、前記参照クロック信号に応答して振幅が前記第２の内部電源電圧である第３のクロック信号を生成する第３のドライバと、
前記第２のレベル検出回路から前記第２の信号が出力されている場合に活性化されて前記外部電源電圧によって駆動され、前記参照クロック信号に応答して振幅が前記外部電源電圧である第４のクロック信号を生成する第４のドライバとを含み、
前記チャージポンプ回路は、
一方電極が前記第１および第２のクロック信号を受ける第１のコンデンサと、
前記第１のコンデンサの他方電極と前記第１の内部電源電圧のラインとの間に接続されたＮ型トランジスタと、
一方電極が前記第３および第４のクロック信号を受け、他方電極が前記Ｎ型トランジスタのゲートに接続された第２のコンデンサとを含む、請求項２に記載の内部電圧発生回路。
【請求項４】
前記クロック発生回路は、
さらに、前記第２のレベル検出回路から前記第１の信号が出力されている場合に活性化されて前記第２の内部電源電圧によって駆動され、前記参照クロック信号に応答して振幅が前記第２の内部電源電圧である第３のクロック信号を生成する第３のドライバと、
前記第２のレベル検出回路から前記第２の信号が出力されている場合に活性化されて前記第１の内部電源電圧によって駆動され、前記参照クロック信号に応答して振幅が前記第１の内部電源電圧である第４のクロック信号を生成する第４のドライバとを含み、
前記チャージポンプ回路は、
一方電極が前記第１および第２のクロック信号を受ける第１のコンデンサと、
前記第１のコンデンサの他方電極と前記第１の内部電源電圧のラインとの間に接続されたＮ型トランジスタと、
一方電極が前記第３および第４のクロック信号を受け、他方電極が前記Ｎ型トランジスタのゲートに接続された第２のコンデンサとを含む、請求項２に記載の内部電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は内部電圧発生回路に関し、たとえば外部電源電圧を昇圧して内部電源電圧を生成する内部電圧発生回路に好適に利用できるものである。
【背景技術】
【０００２】
従来より、半導体メモリのような半導体装置には、外部電源電圧を昇圧して内部電源電圧を生成する内部電圧発生回路が搭載されている。この内部電圧発生回路は、チャージポンプ回路を含む。チャージポンプ回路では、主コンデンサの一方電極がトランジスタを介して内部電源電圧のラインに接続され、トランジスタのゲートに小サイズの副コンデンサの一方電極が接続されている。
【０００３】
主コンデンサの一方電極に初期電圧が与えられるとともに、主コンデンサの他方電極にクロック信号が与えられ、主コンデンサの一方電極の電圧が昇圧される。また、トランジスタのゲートにも予め初期電圧が供給され、副コンデンサの他方電極にクロック信号が与えられてトランジスタのゲート電圧が昇圧される。主コンデンサの一方電極の昇圧された電圧は、トランジスタを介して内部電源電圧のラインに供給される（たとえば、特許文献１〜４参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−６６３３０号公報
【特許文献２】特許第３０４３２０１号公報
【特許文献３】特許第３７００１７３号公報
【特許文献４】特開２００２−７４９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなチャージポンプ回路では、クロック信号の振幅電圧を大きくすると、チャージポンプ回路の電流供給能力が向上するが、トランジスタのソース−基板間電圧またはゲート−基板間電圧が耐圧を越えてトランジスタが破壊される恐れがある。
【０００６】
しかし、トランジスタの耐圧を大きくすると、チャージポンプ回路以外のトランジスタのしきい値電圧などの特性も変わってしまう。また、チャージポンプ回路のトランジスタのみを高耐圧のトランジスタにすると、別途マスクが必要となって製造コストが高くなる。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、外部電源電圧を降圧して第２の内部電源電圧を生成し、外部電源電圧がしきい値電圧よりも高い場合は、振幅が第２の内部電源電圧である第１のクロック信号を生成してチャージポンプ回路に与える。また、外部電源電圧がしきい値電圧よりも低い場合は、振幅が外部電源電圧である第２のクロック信号を生成してチャージポンプ回路に与える。
【発明の効果】
【０００９】
一実施の形態によれば、電流供給能力が高く、信頼性が高く、低コストの内部電圧発生回路を実現できる。
【図面の簡単な説明】
【００１０】
【図１】本願の実施の形態１による半導体装置の要部を示すブロック図である。
【図２】図１に示したチャージポンプ回路ＣＰ１，ＣＰ２の構成を示す回路ブロック図である。
【図３】図２に示したＶＤＤドライバ１５の構成を示す回路図である。
【図４】図２に示したＶＣＣドライバ１６の構成を示す回路図である。
【図５】図２に示したＶＤＤドライバ１７の構成を示す回路図である。
【図６】図２に示したＶＣＣドライバ１８の構成を示す回路図である。
【図７】図１に示した半導体装置の動作を示すタイムチャートである。
【図８】図１に示した半導体装置の動作を示す他のタイムチャートである。
【図９】図２に示したチャージポンプ回路ＣＰ１，ＣＰ２の動作を示すタイムチャートである。
【図１０】図２に示したチャージポンプ回路ＣＰ１，ＣＰ２の動作を示す他のタイムチャートである。
【図１１】本願の実施の形態２による半導体装置の要部を示すブロック図である。
【図１２】図１１に示したチャージポンプ回路ＣＰ１１，ＣＰ１２の構成を示す回路ブロック図である。
【図１３】図１２に示したＶＰＰドライバ５０の構成を示す回路図である。
【図１４】図１２に示したＶＤＤドライバ５１の構成を示す回路図である。
【図１５】図１１に示した半導体装置の動作を示すタイムチャートである。
【図１６】図１２に示したチャージポンプ回路ＣＰ１１，ＣＰ１２の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１１】
[実施の形態１]
本願の実施の形態１による半導体装置は、図１に示すように、参照電圧発生回路１、ＶＰＰレベル検出回路２、クロックオシレータ３、分周器４、外部電源電圧レベル検出回路５、ＶＤＤレベル検出回路６、ＶＤＣ（Voltage Down Converter）回路７、チャージポンプ回路ＣＰ１〜ＣＰ４、および内部回路８を備える。内部回路８以外の部分は、外部電源電圧ＶＣＣを昇圧して内部電源電圧ＶＰＰを生成する内部電圧発生回路を構成する。内部回路８は、内部電源電圧ＶＰＰなどによって駆動され、所定の動作を行なう。
【００１２】
参照電圧発生回路１は、温度依存性の無い一定の参照電圧ＶＲＥＦを生成し、その参照電圧ＶＲＥＦをレベル検出回路２，５，６に与える。ＶＰＰレベル検出回路２は、参照電圧ＶＲＥＦに応じたレベルの目標電圧ＶＰＰＴと内部電源電圧ＶＰＰのレベルとを比較し、比較結果に基づいてオシレータイネーブル信号ＯＳＣＥＮを生成する。
【００１３】
目標電圧ＶＰＰＴは、外部電源電圧ＶＣＣのレベルの変動範囲の最小値よりも高い値に設定されている。内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低い場合は信号ＯＳＣＥＮは活性化レベルの「Ｈ」レベルとなり、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴ以上である場合は信号ＯＳＣＥＮは非活性化レベルの「Ｌ」レベルとなる。
【００１４】
クロックオシレータ３は、信号ＯＳＣＥＮが活性化レベルの「Ｈ」レベルである場合は所定周期の参照クロック信号ＣＬＫを生成し、信号ＯＳＣＥＮが非活性化レベルの「Ｌ」レベルである場合は参照クロック信号ＣＬＫの生成を停止する。
【００１５】
分周器４は、参照クロック信号ＣＬＫに基づいて、チャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４を生成する。チャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４の各々は、参照クロック信号ＣＬＫの２倍の周期を有する。チャージポンプクロック信号ＰＣＬＫ１，ＰＣＬＫ２の各々の論理レベルは、参照クロック信号ＣＬＫの各立ち上りエッジに応答して反転する。チャージポンプクロック信号ＰＣＬＫ２は、チャージポンプクロック信号ＰＣＬＫ１の反転信号である。チャージポンプクロック信号ＰＣＬＫ３，ＰＣＬＫ４の各々の論理レベルは、参照クロック信号ＣＬＫの各立ち下りエッジに応答して反転する。チャージポンプクロック信号ＰＣＬＫ４は、チャージポンプクロック信号ＰＣＬＫ３の反転信号である。
【００１６】
外部電源電圧レベル検出回路５は、参照電圧ＶＲＥＦに応じたレベルのしきい値電圧ＶＴＨと外部電源電圧ＶＣＣのレベルとを比較し、比較結果に基づいてＶＣＣ振幅イネーブル信号ＶＣＣＥＮを生成する。内部電源電圧ＶＰＰがしきい値電圧ＶＴＨよりも高い場合は信号ＶＣＣＥＮは非活性化レベルの「Ｌ」レベルとなり、内部電源電圧ＶＰＰがしきい値電圧ＶＴＨよりも低い場合は信号ＶＣＣＥＮは活性化レベルの「Ｈ」レベルとなる。
【００１７】
ＶＤＤレベル検出回路６は、参照電圧ＶＲＥＦに応じたレベルの目標電圧ＶＤＤＴと内部電源電圧ＶＤＤのレベルとを比較し、比較結果に基づいてＶＤＣ活性化信号ＶＤＣＥＮを生成する。目標電圧ＶＤＤＴは、外部電源電圧ＶＣＣのレベルの変動範囲の最小値よりも低い値に設定されている。内部電源電圧ＶＤＤが目標電圧ＶＤＤＴよりも低い場合は信号ＶＤＣＥＮは活性化レベルの「Ｈ」レベルとなり、内部電源電圧ＶＤＤが目標電圧ＶＤＤＴ以上である場合は信号ＶＤＣＥＮは非活性化レベルの「Ｌ」レベルとなる。
【００１８】
ＶＤＣ回路７は、信号ＶＤＣＥＮが活性化レベルの「Ｈ」レベルである場合は外部電源電圧ＶＣＣのラインから内部電源電圧ＶＤＤのラインに電流を流し、信号ＶＤＣＥＮが非活性化レベルの「Ｌ」レベルである場合は外部電源電圧ＶＣＣのラインから内部電源電圧ＶＤＤのラインに流れる電流を遮断する。したがって、内部電源電圧ＶＤＤは、目標電圧ＶＤＤＴに維持される。
【００１９】
チャージポンプ回路ＣＰ１〜ＣＰ４は、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４に応答して、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプクロック信号ＰＣＬＫ１とＰＣＬＫ２は互いに相補な信号であり、チャージポンプ回路ＣＰ１とＣＰ２は対を構成している。チャージポンプクロック信号ＰＣＬＫ３とＰＣＬＫ４は互いに相補な信号であり、チャージポンプ回路ＣＰ３とＣＰ４は対を構成している。
【００２０】
また、チャージポンプ回路ＣＰ１〜ＣＰ４の各々は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高いためにＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｌ」レベルである場合は、内部電源電圧ＶＤＤによって駆動される。また、チャージポンプ回路ＣＰ１〜ＣＰ４の各々は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低いためにＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合は、外部電源電圧ＶＣＣによって駆動される。
【００２１】
図２は、チャージポンプ回路ＣＰ１，ＣＰ２の構成を示す回路ブロック図である。図２において、チャージポンプ回路ＣＰ１は、インバータ１０，１２，１４、ＮＡＮＤゲート１１，１３、ＶＤＤドライバ１５，１７、ＶＣＣドライバ１６，１８、コンデンサＣ１，Ｃ２、およびＮチャネルＭＯＳトランジスタ１９〜２２を含む。
【００２２】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮは、インバータ１０を介してＮＡＮＤゲート１１の一方入力ノードおよびＶＤＤドライバ１５，１７に入力されるとともに、ＮＡＮＤゲート１３の一方入力ノードおよびＶＣＣドライバ１６，１８に直接入力される。チャージポンプクロック信号ＰＣＬＫ１は、ＮＡＮＤゲート１１，１３の他方入力ノードに入力される。ＮＡＮＤゲート１１の出力信号は、インバータ１２を介してＶＤＤドライバ１５，１７に与えられる。ＮＡＮＤゲート１３の出力信号は、インバータ１４を介してＶＣＣドライバ１６，１８に与えられる。
【００２３】
ＶＤＤドライバ１５，１７は、インバータ１０の出力信号であるＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルである場合に活性化され、インバータ１２の出力クロック信号ＣＬＫＤに応答して、振幅が内部電源電圧ＶＤＤであるクロック信号ＰＲＣＬＫ１，ＭＣＬＫ１をそれぞれ生成する。ＶＣＣドライバ１６，１８は、ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合に活性化され、インバータ１４の出力クロック信号ＣＬＫＣに応答して、振幅が外部電源電圧ＶＣＣであるクロック信号ＰＲＣＬＫ１，ＭＣＬＫ１をそれぞれ生成する。クロック信号ＰＲＣＬＫ１とＭＣＬＫ１は、互いに相補な信号となる。
【００２４】
換言すると、信号ＶＤＤＥＮが「Ｈ」レベルである場合はクロック信号ＰＲＣＬＫ１，ＭＣＬＫ１の振幅は内部電源電圧ＶＤＤとなり、信号ＶＣＣＥＮが「Ｈ」レベルである場合はクロック信号ＰＲＣＬＫ１，ＭＣＬＫ１の振幅は外部電源電圧ＶＣＣとなる。クロック信号ＰＲＣＬＫ１，ＭＣＬＫ１は、それぞれコンデンサＣ２，Ｃ１の一方電極に与えられる。
【００２５】
コンデンサＣ１の他方電極（ノードＮ１）は、ＮチャネルＭＯＳトランジスタ２１を介して内部電源電圧ＶＰＰのラインに接続されるとともに、ＮチャネルＭＯＳトランジスタ１９を介して外部電源電圧ＶＣＣのラインに接続される。ＮチャネルＭＯＳトランジスタ２１のゲート（ノードＮ３）は、ＮチャネルＭＯＳトランジスタ２０を介して外部電源電圧ＶＣＣのラインに接続される。コンデンサＣ２の他方電極（ノードＮ４）は、ＮチャネルＭＯＳトランジスタ１９，２０のゲートに接続される。ＮチャネルＭＯＳトランジスタ１９〜２１の基板は、ともに内部電源電圧ＶＤＤを受ける。コンデンサＣ１は内部電源電圧ＶＰＰのラインに電荷を供給するために使用され、コンデンサＣ２はトランジスタ１９〜２１をオンさせるために使用される。このため、コンデンサＣ１の容量値は、コンデンサＣ２の容量値よりも大きい。
【００２６】
ＮチャネルＭＯＳトランジスタ２２は、外部電源電圧ＶＣＣのラインと内部電源電圧ＶＰＰのラインとの間に接続され、そのゲートは外部電源電圧ＶＣＣを受ける。つまり、ＮチャネルＭＯＳトランジスタ２２は、外部電源電圧ＶＣＣのラインと内部電源電圧ＶＰＰのラインとの間にダイオード接続されている。このため、内部電源電圧ＶＰＰの初期電圧は、外部電源電圧ＶＣＣからＮチャネルＭＯＳトランジスタ２２のしきい値電圧を減算した電圧となる。
【００２７】
チャージポンプ回路ＣＰ２がチャージポンプ回路ＣＰ１と異なる点は、チャージポンプクロック信号ＰＣＬＫ１の代わりにチャージポンプクロック信号ＰＣＬＫ２が与えられる点である。また、チャージポンプ回路ＣＰ２では、ドライバ１５，１６の出力クロック信号をＰＲＣＬＫ２と称し、ドライバ１７，１８の出力クロック信号をＭＣＬＫ２と称し、コンデンサＣ１の他方電極をノードＮ２と称する。
【００２８】
また、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ２１のゲートとチャージポンプ回路ＣＰ２のＮチャネルＭＯＳトランジスタ２０のゲートとは、ともにノードＮ３に接続されている。また、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ２０のゲートとチャージポンプ回路ＣＰ２のＮチャネルＭＯＳトランジスタ２１のゲートとは、ともにノードＮ４に接続されている。
【００２９】
図３は、ＶＤＤドライバ１５の構成を示す回路図である。図３において、ＶＤＤドライバ１５は、ＰチャネルＭＯＳトランジスタ２５およびＮチャネルＭＯＳトランジスタ２６，２７を含む。トランジスタ２５，２６は内部電源電圧ＶＤＤのラインと出力ノード１５ａとの間に直列接続される。トランジスタ２７は、出力ノード１５ａと接地電圧ＶＳＳのラインとの間に接続される。ＶＤＤ振幅イネーブル信号ＶＤＤＥＮは、トランジスタ２６のゲートに与えられる。クロック信号ＣＬＫＤは、トランジスタ２５，２７のゲートに与えられる。出力ノード１５ａに現れる信号がクロック信号ＰＲＣＬＫ１となる。
【００３０】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルである場合は、トランジスタ２６がオンしてＶＤＤドライバ１５が活性化される。クロック信号ＣＬＫＤが「Ｌ」レベルである場合は、トランジスタ２５がオンするとともにトランジスタ２７がオフし、クロック信号ＰＲＣＬＫ１は「Ｈ」レベル（内部電源電圧ＶＤＤ）となる。クロック信号ＣＬＫＤが「Ｈ」レベルである場合は、トランジスタ２５がオフするとともにトランジスタ２７がオンし、クロック信号ＰＲＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。つまり、クロック信号ＰＲＣＬＫ１は、クロック信号ＰＣＬＫ１の反転信号となり、その振幅は内部電源電圧ＶＤＤとなる。
【００３１】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｌ」レベルである場合は、クロック信号ＣＬＫＤが「Ｌ」レベルになり、トランジスタ２６，２７がオフしてＶＤＤドライバ１５が非活性化され、出力ノード１５ａがハイ・インピーダンス状態となる。
【００３２】
図４は、ＶＣＣドライバ１６の構成を示す回路図である。図４において、ＶＣＣドライバ１６は、ＰチャネルＭＯＳトランジスタ３０およびＮチャネルＭＯＳトランジスタ３１，３２を含む。トランジスタ３０，３１は外部電源電圧ＶＣＣのラインと出力ノード１６ａとの間に直列接続される。トランジスタ３２は、出力ノード１６ａと接地電圧ＶＳＳのラインとの間に接続される。ＶＣＣ振幅イネーブル信号ＶＣＣＥＮは、トランジスタ３１のゲートに与えられる。クロック信号ＣＬＫＣは、トランジスタ３０，３２のゲートに与えられる。出力ノード１６ａに現れる信号がクロック信号ＰＲＣＬＫ１となる。
【００３３】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合は、トランジスタ３１がオンしてＶＣＣドライバ１６が活性化される。クロック信号ＣＬＫＣが「Ｌ」レベルである場合は、トランジスタ３０がオンするとともにトランジスタ３２がオフし、クロック信号ＰＲＣＬＫ１は「Ｈ」レベル（外部電源電圧ＶＣＣ）となる。クロック信号ＣＬＫＣが「Ｈ」レベルである場合は、トランジスタ３０がオフするとともにトランジスタ３２がオンし、クロック信号ＰＲＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。つまり、クロック信号ＰＲＣＬＫ１は、クロック信号ＰＣＬＫ１の反転信号となり、その振幅は外部電源電圧ＶＣＣとなる。
【００３４】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｌ」レベルである場合は、クロック信号ＣＬＫＣが「Ｌ」レベルになり、トランジスタ３１，３２がオフしてＶＣＣドライバ１６が非活性化され、出力ノード１６ａがハイ・インピーダンス状態となる。
【００３５】
まとめると、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合は、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルになり、クロック信号ＰＲＣＬＫ１はクロック信号ＰＣＬＫ１の反転信号となり、その振幅は内部電源電圧ＶＤＤとなる。外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合は、ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルになり、クロック信号ＰＲＣＬＫ１はクロック信号ＰＣＬＫ１の反転信号となり、その振幅は外部電源電圧ＶＣＣとなる。
【００３６】
図５は、ＶＤＤドライバ１７の構成を示す回路図である。図５において、ＶＤＤドライバ１７は、ＮＯＲゲート３４、インバータ３５，３６、ＰチャネルＭＯＳトランジスタ３７、およびＮチャネルＭＯＳトランジスタ３８，３９を含む。トランジスタ３７，３８は、内部電源電圧ＶＤＤのラインと出力ノード１７ａとの間に直列接続される。トランジスタ３９は、出力ノード１７ａと接地電圧ＶＳＳのラインとの間に接続される。ＶＤＤ振幅イネーブル信号ＶＤＤＥＮは、トランジスタ３８のゲートに与えられるとともに、インバータ３６を介してＮＯＲゲート３４の一方入力ノードに入力される。クロック信号ＣＬＫＤは、インバータ３５を介してトランジスタ３７のゲートに与えられるとともに、ＮＯＲゲート３４の他方入力ノードに入力される。ＮＯＲゲート３４の出力信号は、トランジスタ３９のゲートに与えられる。出力ノード１７ａに現れる信号がクロック信号ＭＣＬＫ１となる。
【００３７】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルである場合は、トランジスタ３８がオンしてＶＤＤドライバ１７が活性化される。クロック信号ＣＬＫＤが「Ｌ」レベルである場合は、トランジスタ３７がオフするとともにトランジスタ３９がオンし、クロック信号ＭＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。クロック信号ＣＬＫＤが「Ｈ」レベルである場合は、トランジスタ３７がオンするとともにトランジスタ３９がオフし、クロック信号ＭＣＬＫ１は「Ｈ」レベル（内部電源電圧ＶＤＤ）となる。つまり、クロック信号ＭＣＬＫ１は、クロック信号ＰＣＬＫ１と同相の信号となり、その振幅は内部電源電圧ＶＤＤとなる。
【００３８】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｌ」レベルである場合は、クロック信号ＣＬＫＤが「Ｌ」レベルになり、トランジスタ３７〜３９がオフしてＶＤＤドライバ１７が非活性化され、出力ノード１７ａがハイ・インピーダンス状態となる。
【００３９】
なお、ＶＤＤドライバ１７のトランジスタ３７〜３９はコンデンサＣ１を介して内部電源電圧ＶＰＰのラインに電荷を供給するために使用され、ＶＤＤドライバ１５のトランジスタ２５〜２７はコンデンサＣ２を介してトランジスタ１９〜２１をオンさせるために使用される。このため、トランジスタ３７〜３９のサイズ（電流駆動能力）は、トランジスタ２５〜２７のサイズ（電流駆動能力）よりも大きく設定されている。
【００４０】
図６は、ＶＣＣドライバ１８の構成を示す回路図である。図６において、ＶＣＣドライバ１８は、インバータ４０、ＮＡＮＤゲート４１、ＮＯＲゲート４２、ＰチャネルＭＯＳトランジスタ４３、およびＮチャネルＭＯＳトランジスタ４４を含む。トランジスタ４３は、外部電源電圧ＶＣＣのラインと出力ノード１８ａとの間に接続される。トランジスタ４４は、出力ノード１８ａと接地電圧ＶＳＳのラインとの間に接続される。
【００４１】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮは、ＮＡＮＤゲート４１の一方入力ノードに与えられるとともに、インバータ４０を介してＮＯＲゲート４２の一方入力ノードに与えられる。クロック信号ＣＬＫＣは、ＮＡＮＤゲート４１およびＮＯＲゲート４２の他方入力ノードに与えられる。ＮＡＮＤゲート４１の出力信号は、トランジスタ４３のゲートに与えられる。ＮＯＲゲート４２の出力信号は、トランジスタ４４のゲートに与えられる。出力ノード１８ａに現れる信号がクロック信号ＭＣＬＫ１となる。
【００４２】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合は、ＮＡＮＤゲート４１がクロック信号ＣＬＫＣに対してインバータとして動作するとともに、ＮＯＲゲート４２がクロック信号ＣＬＫＣに対してインバータとして動作し、ＶＣＣドライバ１８が活性化される。クロック信号ＣＬＫＣが「Ｈ」レベルである場合は、トランジスタ４３がオンするとともにトランジスタ４４がオフし、クロック信号ＭＣＬＫ１は「Ｈ」レベル（外部電源電圧ＶＣＣ）となる。クロック信号ＣＬＫＣが「Ｌ」レベルである場合は、トランジスタ４３がオフするとともにトランジスタ４４がオンし、クロック信号ＭＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。つまり、クロック信号ＭＣＬＫ１は、クロック信号ＰＣＬＫ１と同相の信号となり、その振幅は外部電源電圧ＶＣＣとなる。
【００４３】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｌ」レベルである場合は、トランジスタ４３，４４がオフしてＶＣＣドライバ１８が非活性化され、出力ノード１８ａがハイ・インピーダンス状態となる。
【００４４】
なお、ＶＣＣドライバ１８のトランジスタ４３，４４はコンデンサＣ１を介して内部電源電圧ＶＰＰのラインに電荷を供給するために使用され、ＶＣＣドライバ１６のトランジスタ３０〜３２はコンデンサＣ２を介してトランジスタ１９〜２１をオンさせるために使用される。このため、トランジスタ４３，４４のサイズ（電流駆動能力）は、トランジスタ３０〜３２のサイズ（電流駆動能力）よりも大きく設定されている。
【００４５】
まとめると、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合は、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルになり、クロック信号ＭＣＬＫ１はクロック信号ＰＣＬＫ１と同相の信号となり、その振幅は内部電源電圧ＶＤＤとなる。外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合は、ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルになり、クロック信号ＭＣＬＫ１はクロック信号ＰＣＬＫ１と同相の信号となり、その振幅は外部電源電圧ＶＣＣとなる。
【００４６】
チャージポンプ回路ＣＰ３，ＣＰ４は、対を構成しており、それぞれチャージポンプ回路ＣＰ１，ＣＰ２と同じ構成である。ただし、チャージポンプ回路ＣＰ３，ＣＰ４には、チャージポンプクロック信号ＰＣＬＫ１，ＰＣＬＫ２の代わりにそれぞれチャージポンプクロック信号ＰＣＬＫ３，ＰＣＬＫ４が与えられている。また、チャージポンプ回路ＣＰ３では、ドライバ１５，１６の出力クロック信号をＰＲＣＬＫ３と称し、ドライバ１７，１８の出力クロック信号をＭＣＬＫ３と称する。また、チャージポンプ回路ＣＰ４では、ドライバ１５，１６の出力クロック信号をＰＲＣＬＫ４と称し、ドライバ１７，１８の出力クロック信号をＭＣＬＫ４と称する。
【００４７】
次に、この半導体装置の動作について説明する。図７（ａ）〜（ｎ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合におけるクロック信号ＣＬＫ，ＰＣＬＫ１〜ＰＣＬＫ４，ＭＣＬＫ１〜ＭＣＬＫ４，ＰＲＣＬＫ１〜ＰＲＣＬＫ４、および内部電源電圧ＶＰＰの波形を示すタイムチャートである。内部電源電圧ＶＰＰは、目標電圧ＶＰＰＴよりも低いものとする。この場合は、図１のＶＰＰレベル検出回路２によってオシレータイネーブル信号ＯＳＣＥＮが活性化レベルの「Ｈ」レベルにされ、クロックオシレータ３が活性化されて参照クロック信号ＣＬＫが生成される。参照クロック信号ＣＬＫは、所定周期の矩形波信号である。
【００４８】
参照クロック信号ＣＬＫは分周器４に入力され、分周器４によってチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４が生成される。参照クロック信号ＣＬＫが「Ｌ」レベルから「Ｈ」レベルに変化するとき、チャージポンプクロック信号ＰＣＬＫ１の論理レベルが反転する。チャージポンプクロック信号ＰＣＬＫ２は、チャージポンプクロック信号ＰＣＬＫ１の反転信号となる。
【００４９】
参照クロック信号ＣＬＫが「Ｈ」レベルから「Ｌ」レベルに変化するとき、チャージポンプクロック信号ＰＣＬＫ３の論理レベルが反転する。チャージポンプクロック信号ＰＣＬＫ３は、チャージポンプクロック信号ＰＣＬＫ２を４分の１周期だけ遅延させた信号となる。チャージポンプクロック信号ＰＣＬＫ４は、チャージポンプクロック信号ＰＣＬＫ３の反転信号であり、チャージポンプクロック信号ＰＣＬＫ１を４分の１周期だけ遅延させた信号となる。
【００５０】
ＶＣＣ＞ＶＴＨであるので、外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが非活性化レベルの「Ｌ」レベルにされる。４つのチャージポンプ回路ＣＰ１〜ＣＰ４において、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが活性化レベルの「Ｈ」レベルにされ、クロック信号ＣＬＫＣは「Ｌ」レベルに維持される。チャージポンプ回路ＣＰ１〜ＣＰ４におけるクロック信号ＣＬＫＤは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となる。
【００５１】
図３のＶＤＤドライバ１５では、信号ＶＤＤＥＮが「Ｈ」レベルにされ、ＮチャネルＭＯＳトランジスタ２６がオンし、クロック信号ＣＬＫＤが反転されてクロック信号ＰＲＣＬＫ１となる。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＤは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４の反転信号となり、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４の振幅はともに内部電源電圧ＶＤＤとなる。
【００５２】
図４のＶＣＣドライバ１６では、信号ＶＣＣＥＮ，ＣＬＫＣがともに「Ｌ」レベルにされ、２つのＮチャネルＭＯＳトランジスタ３１，３２がオフし、出力ノード１６ａはハイ・インピーダンス状態にされる。
【００５３】
図５のＶＤＤドライバ１７では、信号ＶＤＤＥＮが「Ｈ」レベルにされ、クロック信号ＣＬＫＤと同相のクロック信号ＭＣＬＫ１が生成される。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＤは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となり、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４の振幅はともに内部電源電圧ＶＤＤとなる。
【００５４】
図６のＶＣＣドライバ１８では、信号ＶＣＣＥＮ，ＣＬＫＣがともに「Ｌ」レベルにされ、トランジスタ４３，４４がオフして出力ノード１８ａはハイ・インピーダンス状態にされる。
【００５５】
クロック信号ＭＣＬＫ１〜ＭＣＬＫ４が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎にチャージポンプ回路ＣＰ１〜ＣＰ４から内部電源電圧ＶＰＰのラインに電荷が供給され、内部電源電圧ＶＰＰが徐々に上昇する。内部電源電圧ＶＰＰが目標電圧ＶＰＰＴを超えると、ＶＰＰレベル検出回路２によってオシレータイネーブル信号ＯＳＣＥＮが非活性化レベルの「Ｌ」レベルにされる。これにより、クロックオシレータ３が非活性化されて参照クロック信号ＣＬＫの生成が停止され、チャージポンプ回路ＣＰ１〜ＣＰ４の運転が停止される。内部電源電圧ＶＰＰが内部回路８によって使用されて、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低下すると、再びチャージポンプ回路ＣＰ１〜ＣＰ４の運転が開始される。このようにして、内部電源電圧ＶＰＰは、目標電圧ＶＰＰＴに維持される。
【００５６】
図８（ａ）〜（ｎ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合におけるクロック信号ＣＬＫ，ＰＣＬＫ１〜ＰＣＬＫ４，ＭＣＬＫ１〜ＭＣＬＫ４，ＰＲＣＬＫ１〜ＰＲＣＬＫ４、および内部電源電圧ＶＰＰの波形を示すタイムチャートであって、図７（ａ）〜（ｎ）と対比される図である。図８（ａ）〜（ｎ）が図７（ａ）〜（ｎ）と異なる点は、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４，ＰＲＣＬＫ１〜ＰＲＣＬＫ４の振幅が外部電源電圧ＶＣＣにされている点である。
【００５７】
ＶＣＣ＜ＶＴＨであるので、外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが活性化レベルの「Ｈ」レベルにされる。４つのチャージポンプ回路ＣＰ１〜ＣＰ４において、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが非活性化レベルの「Ｌ」レベルにされ、クロック信号ＣＬＫＤは「Ｌ」レベルに維持される。チャージポンプ回路ＣＰ１〜ＣＰ４におけるクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となる。
【００５８】
図３のＶＤＤドライバ１５では、信号ＶＤＤＥＮ，ＣＬＫＤがともに「Ｌ」レベルにされ、２つのＮチャネルＭＯＳトランジスタ２６，２７がオフし、出力ノード１５ａはハイ・インピーダンス状態にされる。
【００５９】
図４のＶＣＣドライバ１６では、信号ＶＣＣＥＮが「Ｈ」レベルにされ、ＮチャネルＭＯＳトランジスタ３１がオンし、クロック信号ＣＬＫＣが反転されてクロック信号ＰＲＣＬＫ１となる。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４の反転信号となり、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４の振幅はともに外部電源電圧ＶＣＣとなる。
【００６０】
図５のＶＤＤドライバ１７では、信号ＶＤＤＥＮ，ＣＬＫＤがともに「Ｌ」レベルにされ、トランジスタ３７〜３９がオフして出力ノード１７ａはハイ・インピーダンス状態にされる。
【００６１】
図６のＶＣＣドライバ１８では、信号ＶＣＣＥＮが「Ｈ」レベルにされ、クロック信号ＣＬＫＣと同相のクロック信号ＭＣＬＫ１が生成される。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となり、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４の振幅はともに外部電源電圧ＶＣＣとなる。
【００６２】
クロック信号ＭＣＬＫ１〜ＭＣＬＫ４が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる毎にチャージポンプ回路ＣＰ１〜ＣＰ４から内部電源電圧ＶＰＰのラインに電荷が供給され、内部電源電圧ＶＰＰが徐々に上昇する。内部電源電圧ＶＰＰが目標電圧ＶＰＰＴを超えると、ＶＰＰレベル検出回路２によってオシレータイネーブル信号ＯＳＣＥＮが非活性化レベルの「Ｌ」レベルにされる。これにより、クロックオシレータ３が非活性化されて参照クロック信号ＣＬＫの生成が停止され、チャージポンプ回路ＣＰ１〜ＣＰ４の運転が停止される。内部電源電圧ＶＰＰが内部回路８によって使用されて、内部電源電圧ＶＰＰが目標電圧ＶＰＰＴよりも低下すると、再びチャージポンプ回路ＣＰ１〜ＣＰ４の運転が開始される。このようにして、内部電源電圧ＶＰＰは、目標電圧ＶＰＰＴに維持される。
【００６３】
図９（ａ）〜（ｊ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合におけるクロック信号ＰＣＬＫ１，ＰＣＬＫ２，ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２、およびノードＮ１〜Ｎ４の電圧の波形を示すタイムチャートである。
【００６４】
内部電源電圧ＶＰＰは、目標電圧ＶＰＰＴよりも低いものとする。この場合は、図１のＶＰＰレベル検出回路２によってオシレータイネーブル信号ＯＳＣＥＮが活性化レベルの「Ｈ」レベルにされる。これにより、クロックオシレータ３が活性化されて参照クロック信号ＣＬＫが生成され、分周器４によってチャージポンプクロック信号ＰＣＬＫ１，ＰＣＬＫ２が生成される。チャージポンプクロック信号ＰＣＬＫ１，ＰＣＬＫ２は、互いに相補な信号である。
【００６５】
また、ＶＣＣ＞ＶＴＨであるので、図１の外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが非活性化レベルの「Ｌ」レベルにされ、図２のＶＤＤドライバ１５，１７が活性化され、クロック信号ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２の振幅は内部電源電圧ＶＤＤとなる。
【００６６】
チャージポンプクロック信号ＰＣＬＫ１が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、クロック信号ＰＲＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、コンデンサＣ２の容量結合によってノードＮ４の電圧が内部電源電圧ＶＤＤだけ上昇する。ノードＮ４の電圧が外部電源電圧ＶＣＣにＮチャネルＭＯＳトランジスタ２０のしきい値電圧ＶＴＨＮを加算した電圧（ＶＣＣ＋ＶＴＨＮ）よりも高い電圧に昇圧されていれば、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ２０がオンし、ノードＮ３の電圧は外部電源電圧ＶＣＣになる。なお、ノードＮ４の電圧がＶＣＣ＋ＶＴＨＮよりも低い場合は、ノードＮ３の電圧はノードＮ４の電圧からＮチャネルＭＯＳトランジスタ２０のしきい値電圧ＶＴＨＮを減算した電圧となる。
【００６７】
また、チャージポンプクロック信号ＰＣＬＫ２が「Ｈ」レベルから「Ｌ」レベルに立ち下げられると、クロック信号ＰＲＣＬＫ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、コンデンサＣ２の容量結合によってノードＮ３の電圧が内部電源電圧ＶＤＤだけ上昇する。ノードＮ３の電圧が外部電源電圧ＶＣＣにＮチャネルＭＯＳトランジスタ２０のしきい値電圧ＶＴＨＮを加算した電圧（ＶＣＣ＋ＶＴＨＮ）よりも高い電圧に昇圧されていれば、チャージポンプ回路ＣＰ２のＮチャネルＭＯＳトランジスタ２０がオンし、ノードＮ４の電圧は外部電源電圧ＶＣＣになる。なお、ノードＮ３の電圧がＶＣＣ＋ＶＴＨＮよりも低い場合は、ノードＮ４の電圧はノードＮ３の電圧からＮチャネルＭＯＳトランジスタ２０のしきい値電圧ＶＴＨＮを減算した電圧となる。
【００６８】
ノードＮ３の電圧は、チャージポンプクロック信号ＰＣＬＫ２に応答して、外部電源電圧ＶＣＣと、外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ２の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）との間で振幅する。ノードＮ４の電圧は、チャージポンプクロック信号ＰＣＬＫ１に応答して、外部電源電圧ＶＣＣと、外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ１の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）との間で振幅する。したがって、チャージポンプ回路ＣＰ１，ＣＰ２の各々において、ＮチャネルＭＯＳトランジスタ２１のゲート−基板間にかかる電圧の最大値は、外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫの振幅ＶＤＤを加算した電圧から内部電源電圧ＶＤＤを減算した電圧ＶＣＣとなる。
【００６９】
クロック信号ＭＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、コンデンサＣ１の容量結合によってノードＮ１の電圧がクロック信号ＭＣＬＫの振幅ＶＤＤだけ昇圧される。このとき、クロック信号ＰＲＣＬＫ１は「Ｈ」レベルから「Ｌ」レベルに立ち下げられるので、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ１９，２０はオフする。
【００７０】
同時に、クロック信号ＰＲＣＬＫ２は「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、ノードＮ３の電圧が外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ２の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）まで上昇する。これにより、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ２１がオンし、ノードＮ１の電荷がＮチャネルＭＯＳトランジスタ２１を介して内部電源電圧ＶＰＰのラインに供給される。
【００７１】
その後、クロック信号ＰＲＣＬＫ１が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、ノードＮ４の電圧が外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ１の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）に上昇する。これにより、チャージポンプ回路ＣＰ１のＮチャネルＭＯＳトランジスタ１９がオンし、ノードＮ１に外部電源電圧ＶＣＣを供給して次の昇圧動作に備える。
【００７２】
このとき、クロック信号ＭＣＬＫ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、ノードＮ２の電圧がクロック信号ＭＣＬＫ２の振幅ＶＤＤだけ昇圧される。同時にクロック信号ＰＲＣＬＫ１は「Ｌ」レベルから「Ｈ」レベルに立ち上げられ、ノードＮ４の電圧が外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ１の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）まで上昇する。これにより、チャージポンプ回路ＣＰ２のＮチャネルＭＯＳトランジスタ２１がオンし、ノードＮ２の電荷がＮチャネルＭＯＳトランジスタ２１を介して内部電源電圧ＶＰＰのラインに供給される。
【００７３】
その後、クロック信号ＰＲＣＬＫ２が「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、ノードＮ３の電圧が外部電源電圧ＶＣＣにクロック信号ＰＲＣＬＫ２の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）に上昇する。これにより、チャージポンプ回路ＣＰ２のＮチャネルＭＯＳトランジスタ１９がオンし、ノードＮ２に外部電源電圧ＶＣＣを供給して次の昇圧動作に備える。
【００７４】
このような動作を繰り返すことによりノードＮ１，Ｎ２の電圧は、チャージポンプクロック信号ＰＣＬＫ１，ＰＣＬＫ２に応答して、外部電源電圧ＶＣＣと、外部電源電圧ＶＣＣにクロック信号ＭＣＬＫ１，ＭＣＬＫ２の振幅ＶＤＤを加算した電圧（ＶＣＣ＋ＶＤＤ）との間で振幅を繰り返す。したがって、チャージポンプ回路ＣＰ１，ＣＰ２のＮチャネルＭＯＳトランジスタ２１のソース−基板間にかかる電圧の最大値は、外部電源電圧ＶＣＣにクロック信号ＭＣＬＫの振幅ＶＤＤを加算した電圧から内部電源電圧ＶＤＤを減算した電圧ＶＣＣとなる。
【００７５】
図１０（ａ）〜（ｊ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合におけるクロック信号ＰＣＬＫ１，ＰＣＬＫ２，ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２、およびノードＮ１〜Ｎ４の電圧の波形を示すタイムチャートであって、図９（ａ）〜（ｊ）と対比される図である。
【００７６】
ＶＣＣ＜ＶＴＨであるので、図１の外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが活性化レベルの「Ｈ」レベルにされ、図２のＶＣＣドライバ１６，１８が活性化され、クロック信号ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２の振幅は外部電源電圧ＶＣＣとなる。また、クロック信号ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２の立ち上りエッジに応答して、それぞれノードＮ４，Ｎ３，Ｎ１，Ｎ２の電圧が外部電源電圧ＶＣＣだけ上昇する。他の動作は、ＶＣＣ＞ＶＴＨの場合と同じであるので、その説明は繰り返さない。
【００７７】
この実施の形態１では、外部電源電圧ＶＣＣを降圧して内部電源電圧ＶＤＤを生成し、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合は、振幅が内部電源電圧ＶＤＤであるクロック信号ＭＣＬＫ，ＰＲＣＬＫを生成してチャージポンプ回路ＣＰを駆動させる。したがって、チャージポンプ回路ＣＰ内のトランジスタ１９〜２１に過大なストレスを与えずに動作させることができる。
【００７８】
また、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合は、振幅が外部電源電圧ＶＣＣであるクロック信号ＭＣＬＫ，ＰＲＣＬＫを生成してチャージポンプ回路ＣＰを駆動させる。したがって、大きな電流供給能力を確保することができる。
【００７９】
また、チャージポンプ回路ＣＰのトランジスタ１９〜２１のみを高耐圧のトランジスタにする必要がないので、製造コストが高くなることもない。したがって、電流供給能力が高く、信頼性が高く、低コストの内部電圧発生回路を実現できる。
【００８０】
[実施の形態２]
図１１は、本願の実施の形態２による半導体装置の要部を示すブロック図であって、図１と対比される図である。図１１を参照して、この半導体装置が図１の半導体装置と異なる点は、チャージポンプ回路ＣＰ１〜ＣＰ４がそれぞれチャージポンプ回路ＣＰ１１〜ＣＰ１４と置換されている点である。
【００８１】
チャージポンプ回路ＣＰ１１〜ＣＰ１４は、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４に応答して、内部電源電圧ＶＰＰのラインに正電荷を供給する。チャージポンプクロック信号ＰＣＬＫ１とＰＣＬＫ２は互いに相補な信号であり、チャージポンプ回路ＣＰ１１とＣＰ１２は対を構成している。チャージポンプクロック信号ＰＣＬＫ３とＰＣＬＫ４は互いに相補な信号であり、チャージポンプ回路ＣＰ１３とＣＰ１４は対を構成している。
【００８２】
また、チャージポンプ回路ＣＰ１１〜ＣＰ１４の各々は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高いためにＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｌ」レベルである場合は、内部電源電圧ＶＤＤによって駆動される。また、チャージポンプ回路ＣＰ１１〜ＣＰ１４の各々は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低いためにＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合は、外部電源電圧ＶＣＣおよび内部電源電圧ＶＰＰによって駆動される。
【００８３】
図１２は、チャージポンプ回路ＣＰ１１，ＣＰ１２の構成を示す回路ブロック図であって、図２と対比される図である。図１２を参照して、チャージポンプ回路ＣＰ１1，ＣＰ１２がチャージポンプ回路ＣＰ１，ＣＰ２と異なる点は、ＶＣＣドライバ１６がＶＰＰドライバ５０で置換され、ＶＤＤドライバ１７がＶＤＤドライバ５１で置換されている点である。
【００８４】
チャージポンプ回路ＣＰ１１において、ＶＰＰドライバ５０は、ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合に活性化され、インバータ１４の出力クロック信号ＣＬＫＣに応答して、振幅が内部電源電圧ＶＰＰであるクロック信号ＰＲＣＬＫ１を生成する。ＶＤＤドライバ５１は、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルである場合に活性化され、インバータ１２の出力クロック信号ＣＬＫＤに応答して、振幅が内部電源電圧ＶＤＤであるクロック信号ＭＣＬＫ１を生成する。
【００８５】
また、チャージポンプ回路ＣＰ１２において、ＶＰＰドライバ５０は、ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベルである場合に活性化され、インバータ１４の出力クロック信号ＣＬＫＣに応答して、振幅が内部電源電圧ＶＰＰであるクロック信号ＰＲＣＬＫ２を生成する。ＶＤＤドライバ５１は、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベルである場合に活性化され、インバータ１２の出力クロック信号ＣＬＫＤに応答して、振幅が内部電源電圧ＶＤＤであるクロック信号ＭＣＬＫ２を生成する。チャージポンプ回路ＣＰ１３，ＣＰ１４は、それぞれチャージポンプ回路ＣＰ１１，ＣＰ１２と同様の構成である。
【００８６】
図１３は、ＶＰＰドライバ５０の構成を示す回路図である。図１３において、ＶＰＰドライバ５０は、インバータ５２，５３、ＮＯＲゲート５４、ＶＣＣ／ＶＰＰレベルシフタ５５，５６、ＰチャネルＭＯＳトランジスタ５７、およびＮチャネルＭＯＳトランジスタ５８，５９を含む。トランジスタ５７，５８は、内部電源電圧ＶＰＰのラインと出力ノード５０ａとの間に直列接続される。トランジスタ５９は、出力ノード５０ａと接地電圧ＶＳＳのラインとの間に接続される。
【００８７】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮは、ＶＣＣ／ＶＰＰレベルシフタ５５に与えられるインバータ５２を介してＮＯＲゲート５４の一方入力ノードに与えられる。クロック信号ＣＬＫＣは、インバータ５３を介してＮＯＲゲート５４の他方入力ノードに与えられる。ＮＯＲゲート５４の出力信号は、ＶＣＣ／ＶＰＰレベルシフタ５６に与えられる。ＶＣＣ／ＶＰＰレベルシフタ５５は、信号ＶＣＣＥＮの論理レベルを外部電源電圧ＶＣＣから内部電源電圧ＶＰＰにレベルシフトさせてトランジスタ５８のゲートに与える。ＶＣＣ／ＶＰＰレベルシフタ５６は、信号ＶＣＣＥＮが「Ｈ」レベルである場合に、クロック信号ＣＬＫＣの論理レベルを外部電源電圧ＶＣＣから内部電源電圧ＶＰＰにレベルシフトさせてトランジスタ５７，５９のゲートに与える。出力ノード５０ａに現れる信号がクロック信号ＰＲＣＬＫ１となる。
【００８８】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｈ」レベル（外部電源電圧ＶＣＣ）である場合は、トランジスタ５８のゲートが「Ｈ」レベル（内部電源電圧ＶＰＰ）にされてトランジスタ５８がオンし、ＶＰＰドライバ５０が活性化される。クロック信号ＣＬＫＣが「Ｌ」レベル（接地電圧ＶＳＳ）である場合は、トランジスタ５７，５９のゲートが「Ｌ」レベル（接地電圧ＶＳＳ）にされてトランジスタ５７がオンするとともにトランジスタ５９がオフし、クロック信号ＰＲＣＬＫ１は「Ｈ」レベル（内部電源電圧ＶＰＰ）となる。
【００８９】
クロック信号ＣＬＫＣが「Ｈ」レベル（外部電源電圧ＶＣＣ）である場合は、トランジスタ５７，５９のゲートが「Ｈ」レベル（内部電源電圧ＶＰＰ）にされてトランジスタ５７がオフするとともにトランジスタ５９がオンし、クロック信号ＰＲＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。つまり、クロック信号ＰＲＣＬＫ１は、クロック信号ＰＣＬＫ１の反転信号となり、その振幅は内部電源電圧ＶＰＰとなる。
【００９０】
ＶＣＣ振幅イネーブル信号ＶＣＣＥＮが「Ｌ」レベルである場合は、トランジスタ５８，５９がオフしてＶＰＰドライバ５０が非活性化され、出力ノード５０ａがハイ・インピーダンス状態となる。
【００９１】
図１４は、ＶＤＤドライバ５１の構成を示す回路図である。図１４において、ＶＤＤドライバ５１は、ＶＣＣ／ＶＰＰレベルシフタ６０、インバータ６１，６２、ＰチャネルＭＯＳトランジスタ６３、ＮチャネルＭＯＳトランジスタ６４，６５、およびＮＯＲゲート６６を含む。トランジスタ６３，６４は、内部電源電圧ＶＤＤのラインと出力ノード５１ａとの間に直列接続される。トランジスタ６５は、出力ノード５１ａと接地電圧ＶＳＳのラインとの間に接続される。
【００９２】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮは、ＶＣＣ／ＶＰＰレベルシフタ６０に与えられるとともに、インバータ６２を介してＮＯＲゲート６６の一方入力ノードに与えられる。ＶＣＣ／ＶＰＰレベルシフタ６０は、信号ＶＤＤＥＮの論理レベルを外部電源電圧ＶＣＣから内部電源電圧ＶＰＰにレベルシフトさせてトランジスタ６４のゲートに与える。クロック信号ＣＬＫＤは、インバータ６１を介してトランジスタ６３のゲートに与えられるとともに、ＮＯＲゲート６６の他方入力ノードに与えられる。ＮＯＲゲート６６の出力信号は、トランジスタ６５のゲートに与えられる。出力ノード５１ａに現れる信号がクロック信号ＭＣＬＫ１となる。
【００９３】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｈ」レベル（外部電源電圧ＶＣＣ）である場合は、トランジスタ６４のゲートが「Ｈ」レベル（内部電源電圧ＶＰＰ）にされてトランジスタ６４がオンし、ＶＤＤドライバ５１が活性化される。クロック信号ＣＬＫＤが「Ｌ」レベルである場合は、トランジスタ６３，６５のゲートが「Ｈ」レベルにされてトランジスタ６３がオフするとともにトランジスタ６５がオンし、クロック信号ＭＣＬＫ１は「Ｌ」レベル（接地電圧ＶＳＳ）となる。
【００９４】
クロック信号ＣＬＫＤが「Ｈ」レベルである場合は、トランジスタ６３，６５のゲートが「Ｌ」レベルにされてトランジスタ６３がオンするとともにトランジスタ６５がオフし、クロック信号ＭＣＬＫ１は「Ｈ」レベル（内部電源電圧ＶＤＤ）となる。つまり、クロック信号ＭＣＬＫ１は、クロック信号ＰＣＬＫ１と同相の信号となり、その振幅は内部電源電圧ＶＤＤとなる。
【００９５】
ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが「Ｌ」レベルである場合は、クロック信号ＣＬＫＤが「Ｌ」レベルになり、トランジスタ６３〜６５がオフしてＶＤＤドライバ５１が非活性化され、出力ノード５１ａがハイ・インピーダンス状態となる。
【００９６】
なお、ＶＤＤドライバ５１のトランジスタ６３〜６５はコンデンサＣ１を介して内部電源電圧ＶＰＰのラインに電荷を供給するために使用され、ＶＰＰドライバ５０のトランジスタ５７〜５９はコンデンサＣ２を介してトランジスタ１９〜２１をオンさせるために使用される。このため、トランジスタ６３〜６５のサイズ（電流駆動能力）は、トランジスタ５７〜５９のサイズ（電流駆動能力）よりも大きく設定されている。
【００９７】
図１５（ａ）〜（ｎ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合におけるクロック信号ＣＬＫ，ＰＣＬＫ１〜ＰＣＬＫ４，ＭＣＬＫ１〜ＭＣＬＫ４，ＰＲＣＬＫ１〜ＰＲＣＬＫ４、および内部電源電圧ＶＰＰの波形を示すタイムチャートであって、図８（ａ）〜（ｎ）と対比される図である。図１５（ａ）〜（ｎ）が図８（ａ）〜（ｎ）と異なる点は、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４の振幅が内部電源電圧ＶＰＰにされている点である。
【００９８】
ＶＣＣ＜ＶＴＨであるので、外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが活性化レベルの「Ｈ」レベルにされる。４つのチャージポンプ回路ＣＰ１１〜ＣＰ１４において、ＶＤＤ振幅イネーブル信号ＶＤＤＥＮが非活性化レベルの「Ｌ」レベルにされ、クロック信号ＣＬＫＤは「Ｌ」レベルに維持される。チャージポンプ回路ＣＰ１１〜ＣＰ１４におけるクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となる。
【００９９】
図３のＶＤＤドライバ１５では、信号ＶＤＤＥＮ，ＣＬＫＤがともに「Ｌ」レベルにされ、２つのＮチャネルＭＯＳトランジスタ２６，２７がオフし、出力ノード１５ａはハイ・インピーダンス状態にされる。
【０１００】
図１３のＶＰＰドライバ５０では、信号ＶＣＣＥＮが「Ｈ」レベルにされ、ＮチャネルＭＯＳトランジスタ５８がオンし、クロック信号ＣＬＫＣが反転されてクロック信号ＰＲＣＬＫ１となる。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４の反転信号となり、クロック信号ＰＲＣＬＫ１〜ＰＲＣＬＫ４の振幅はともに内部電源電圧ＶＰＰとなる。
【０１０１】
図１４のＶＤＤドライバ５１では、信号ＶＤＤＥＮ，ＣＬＫＤがともに「Ｌ」レベルにされ、トランジスタ６３〜６５がオフして出力ノード５１ａはハイ・インピーダンス状態にされる。
【０１０２】
図６のＶＣＣドライバ１８では、信号ＶＣＣＥＮが「Ｈ」レベルにされ、クロック信号ＣＬＫＣと同相のクロック信号ＭＣＬＫ１が生成される。チャージポンプ回路ＣＰ１〜ＣＰ４のクロック信号ＣＬＫＣは、それぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号である。したがって、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４はそれぞれチャージポンプクロック信号ＰＣＬＫ１〜ＰＣＬＫ４と同相の信号となり、クロック信号ＭＣＬＫ１〜ＭＣＬＫ４の振幅はともに外部電源電圧ＶＣＣとなる。
【０１０３】
外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合におけるクロック信号ＣＬＫ，ＰＣＬＫ１〜ＰＣＬＫ４，ＭＣＬＫ１〜ＭＣＬＫ４，ＰＲＣＬＫ１〜ＰＲＣＬＫ４、および内部電源電圧ＶＰＰの波形は、図７（ａ）〜（ｎ）と同じであるので、その説明は繰り返さない。なお、この場合に図１４のＶＤＤドライバ５１では、信号ＶＤＤＥＮが「Ｈ」レベルにされ、クロック信号ＣＬＫＣと同相のクロック信号ＭＣＬＫ１が生成される。
【０１０４】
図１６（ａ）〜（ｊ）は、外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも低い場合におけるクロック信号ＰＣＬＫ１，ＰＣＬＫ２，ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２、およびノードＮ１〜Ｎ４の電圧の波形を示すタイムチャートであって、図１０（ａ）〜（ｊ）と対比される図である。
【０１０５】
ＶＣＣ＜ＶＴＨであるので、図１１の外部電源電圧レベル検出回路５によってＶＣＣ振幅イネーブル信号ＶＣＣＥＮが活性化レベルの「Ｈ」レベルにされ、図１２のＶＰＰドライバ５０およびＶＣＣドライバ１８が活性化される。これにより、クロック信号ＰＲＣＬＫ１，ＰＲＣＬＫ２の振幅は内部電源電圧ＶＰＰとなり、クロック信号ＭＣＬＫ１，ＭＣＬＫ２の振幅は外部電源電圧ＶＣＣとなる。また、クロック信号ＰＲＣＬＫ１，ＰＲＣＬＫ２の立ち上りエッジに応答して、それぞれノードＮ４，Ｎ３の電圧が内部電源電圧ＶＰＰだけ上昇する。また、クロック信号ＭＣＬＫ１，ＭＣＬＫ２の立ち上りエッジに応答して、それぞれノードＮ１，Ｎ２の電圧が外部電源電圧ＶＣＣだけ上昇する。
【０１０６】
外部電源電圧ＶＣＣがしきい値電圧ＶＴＨよりも高い場合におけるクロック信号ＰＣＬＫ１，ＰＣＬＫ２，ＰＲＣＬＫ１，ＰＲＣＬＫ２，ＭＣＬＫ１，ＭＣＬＫ２、およびノードＮ１〜Ｎ４の電圧の波形は、図９（ａ）〜（ｊ）と同じであるので、その説明は繰り返さない。なお、この場合に図１４のＶＤＤドライバ５１では、信号ＶＤＤＥＮが「Ｈ」レベルにされ、クロック信号ＣＬＫＣと同相のクロック信号ＭＣＬＫ１が生成される。
【０１０７】
この実施の形態２では、実施の形態１と同じ効果が得られる他、ＶＣＣ＜ＶＴＨである場合は、クロック信号ＰＲＣＬＫ１の振幅を内部電源電圧ＶＰＰにするので、トランジスタ１９〜２１のオン抵抗値を低減して電荷供給能力の向上を図ることができる。
【０１０８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１０９】
１  参照電圧発生回路、２  ＶＰＰレベル検出回路、３  クロックオシレータ、４  分周器、５  外部電源電圧レベル検出回路、６  ＶＤＤレベル検出回路、７  ＶＤＣ回路、ＣＰ１〜ＣＰ４，ＣＰ１1〜ＣＰ１４  チャージポンプ回路、８  内部回路、１０，１２，１４，３５，３６，４０，５２，５３，６１，６２  インバータ、１１，１３，４１  ＮＡＮＤゲート、１５，１７，５１  ＶＤＤドライバ、１６，１８  ＶＣＣドライバ、Ｃ１，Ｃ２  コンデンサ、１９〜２２，２６，２７，３１，３２，３８，３９，４４，５８，５９，６４，６５  ＮチャネルＭＯＳトランジスタ、２５，３０，３７，４３，５７，６３  ＰチャネルＭＯＳトランジスタ、３４，４２，５４，６６  ＮＯＲゲート、５０  ＶＰＰドライバ、５５，５６，６０  ＶＣＣ／ＶＰＰレベルシフタ。
【図１】
2014176124.tif 000003
【図２】
2014176124.tif 000004
【図３】
2014176124.tif 000005
【図４】
2014176124.tif 000006
【図５】
2014176124.tif 000007
【図６】
2014176124.tif 000008
【図７】
2014176124.tif 000009
【図８】
2014176124.tif 000010
【図９】
2014176124.tif 000011
【図１０】
2014176124.tif 000012
【図１１】
2014176124.tif 000013
【図１２】
2014176124.tif 000014
【図１３】
2014176124.tif 000015
【図１４】
2014176124.tif 000016
【図１５】
2014176124.tif 000017
【図１６】
2014176124.tif 000018