(57)【要約】【課題】サージによる破壊又は劣化を防止し、降伏電圧を調節することができる半導体装置及びその製造方法を得る。【解決手段】半導体基板１の上面の上に電界効果トランジスタ９が形成されている。電界効果トランジスタ９は、ＧａＮバッファー層２と、アンドープＧａＮチャネル層３と、ＡｌＧａＮ電子供給層４と、ゲート電極５と、ドレイン電極７と、ソース電極６とを有する。Ｐ型拡散層１２とＮ＋型拡散層１３が半導体基板１の上面に形成され、横型ダイオードを構成する。接続電極１６がＰ型拡散層１２を接地点に接続する。接続電極１８がＮ＋型拡散層１３をゲート電極５に接続する。【選択図】図４
2014236153.tif 000002
【特許請求の範囲】
【請求項１】
上面と下面を有する半導体基板と、
前記半導体基板の前記上面の上に形成された半導体層と、ゲート電極と、ドレイン電極と、ソース電極とを有する電界効果トランジスタと、
前記半導体基板の前記上面に形成されたＰ型拡散層と、
前記半導体基板の前記上面に形成され、前記Ｐ型拡散層と共に横型ダイオードを構成する第１のＮ型拡散層と、
前記Ｐ型拡散層を接地点に接続する第１の接続電極と、
前記Ｎ型拡散層を前記ゲート電極又は前記ドレイン電極に接続する第２の接続電極とを備えることを特徴とする半導体装置。
【請求項２】
前記第１のＮ型拡散層は前記Ｐ型拡散層内に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｐ型拡散層内に形成された第２のＮ型拡散層を更に備え、
前記第１の接続電極は前記第２のＮ型拡散層を介して前記Ｐ型拡散層に接続されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１のＮ型拡散層は前記Ｐ型拡散層の中央部に形成され、
前記第１の接続電極は前記Ｐ型拡散層の外周部に接続され、
前記Ｐ型拡散層内において前記外周部と前記第１のＮ型拡散層との間に形成された第２のＮ型拡散層を更に備えることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記半導体基板の前記下面に形成された接地電極を更に備え、
前記第１の接続電極は前記半導体基板を通って前記接地電極に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ゲート電極又は前記ソース電極に接続されたワイヤボンディングパッドを更に備え、
前記Ｐ型拡散層と前記第１のＮ型拡散層は絶縁膜を介して前記ワイヤボンディングパッドの直下に配置されていることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
【請求項７】
半導体基板の上面に横型ダイオードを構成するＰ型拡散層とＮ型拡散層を形成する工程と、
前記Ｐ型拡散層と前記Ｎ型拡散層を覆う絶縁膜を前記半導体基板上の一部に形成する工程と、
前記絶縁膜を形成した後に、前記絶縁膜で覆われてない前記半導体基板上に半導体層と、ゲート電極と、ドレイン電極と、ソース電極とを有する電界効果トランジスタを形成する工程と、
前記Ｐ型拡散層を接地点に接続する第１の接続電極を形成する工程と、
前記Ｎ型拡散層を前記ゲート電極又は前記ソース電極に接続する第２の接続電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記半導体層を形成する際に前記絶縁膜上に非晶質半導体層が形成され、
前記非晶質半導体層の内部に前記半導体層の金属元素又は結晶欠陥を捕獲することを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム高電子移動度電界効果トランジスタ（以下ＧａＮ−ＨＥＭＴと略す）をサージ破壊から保護する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
外部からゲートパッドを経由してＧａＮ−ＨＥＭＴに数アンペアのサージ電流が流入すると、ゲート電極直下のＧａＮ系エピタキシャル層の一部又は全体が破壊又は劣化してＧａＮ−ＨＥＭＴが破壊又は劣化する。そこで、サージ電流を逃がすためにＧａＮ−ＨＥＭＴに縦型ＰＮダイオードを接続した半導体装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０４０８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の装置ではＰ型Ｓｉ基板を縦型ＰＮダイオードのアノードに用いていた。しかし、Ｐ型Ｓｉ基板の不純物濃度の調整は困難なため、ダイオードの降伏電圧の調整が困難であった。
【０００５】
また、従来の装置の縦型ＰＮダイオードではゲート電極からＧＮＤまでの距離が長いため、降伏後のダイオードの直列抵抗が大きい。このため、サージ電流によりダイオードが熱破壊されるという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的はサージによる破壊又は劣化を防止し、降伏電圧を調節することができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、上面と下面を有する半導体基板と、前記半導体基板の前記上面の上に形成された半導体層と、ゲート電極と、ドレイン電極と、ソース電極とを有する電界効果トランジスタと、前記半導体基板の前記上面に形成されたＰ型拡散層と、前記半導体基板の前記上面に形成され、前記Ｐ型拡散層と共に横型ダイオードを構成する第１のＮ型拡散層と、前記Ｐ型拡散層を接地点に接続する第１の接続電極と、前記Ｎ型拡散層を前記ゲート電極又は前記ドレイン電極に接続する第２の接続電極とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明により、サージによる破壊又は劣化を防止し、降伏電圧を調節することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置を示す上面図である。
【図２】図１のＩ−ＩＩに沿った断面図である。
【図３】図１のＩＩＩ−ＩＶに沿った断面図である。
【図４】図１のＶ−ＶＩに沿った断面図である。
【図５】本発明の実施の形態１に係るサージ保護素子の電気特性を示す図である。
【図６】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【図９】本発明の実施の形態２に係るサージ保護素子を示す上面図である。
【図１０】本発明の実施の形態２に係るサージ保護素子を示す断面図である。
【図１１】本発明の実施の形態２に係るサージ保護素子の電気特性を示す図である。
【図１２】本発明の実施の形態３に係るサージ保護素子を示す上面図である。
【図１３】本発明の実施の形態３に係るサージ保護素子を示す断面図である。
【図１４】本発明の実施の形態４に係るサージ保護素子を示す上面図である。
【図１５】本発明の実施の形態４に係るサージ保護素子を示す断面図である。
【図１６】本発明の実施の形態５に係るサージ保護素子を示す上面図である。
【図１７】本発明の実施の形態５に係るサージ保護素子を示す断面図である。
【図１８】本発明の実施の形態６に係る半導体装置を示す上面図である。
【図１９】本発明の実施の形態６に係るサージ保護素子を示す断面図である。
【図２０】本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２１】本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２２】本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２３】本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。
【図２４】本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。図２は、図１のＩ−ＩＩに沿った断面図である。半導体基板１はシリコンカーバイド（ＳｉＣ）又はシリコン（Ｓｉ）からなり、窒化ガリウム（ＧａＮ）エピ層の支持基板となる。この半導体基板１の上面の上にＧａＮバッファー層２、アンドープＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４が順に形成されている。
【００１２】
ＧａＮバッファー層２はＳｉＣ又はＳｉとＧａＮとの格子定数の差を緩和する。ゲート電極５、ソース電極６、及びドレイン電極７がＡｌＧａＮ電子供給層４の上面に設けられている。これらの電極は平面視で櫛型に配置されている。ゲートパッド５ａがゲート電極５に接続され、ドレインパッド７ａがドレイン電極７に接続されている。これらの構成により電界効果トランジスタ９が形成されている。ここでは電界効果トランジスタ９はＧａＮ−ＨＥＭＴである。
【００１３】
半導体基板１の下面に裏面電極１０が形成され、この裏面電極１０はチタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）等からなり、通常は接地（ＧＮＤ）されている。ＡｌＧａＮ電子供給層４とアンドープＧａＮチャネル層３のヘテロ接合において自発分極とピエゾ分極により高濃度かつ高移動度の２次元電子ガス（２ＤＥＧ）が得られるため、電界効果トランジスタ９は高電圧高電流での高周波動作が可能となる。
【００１４】
図３は、図１のＩＩＩ−ＩＶに沿った断面図である。ＡｌＧａＮ電子供給層４上にシリコン酸化膜（ＳｉＯ２）又はシリコン窒化膜（ＳｉＮ）からなる絶縁膜１１を介してゲートパッド５ａが形成されている。
【００１５】
図４は、図１のＶ−ＶＩに沿った断面図である。半導体基板１の上面にＰ型拡散層１２が形成されている。Ｐ型拡散層１２の中央部にＮ＋型拡散層１３が形成され、Ｐ型拡散層１２の外周部にＮ＋型拡散層１４が形成されている。シリコン酸化膜（ＳｉＯ２）からなる絶縁膜１５がＰ型拡散層１２とＮ＋型拡散層１３とＮ＋型拡散層１４上に形成されている。Ｐ型拡散層１２の不純物濃度はＮ＋型拡散層１３，１４よりも低い。
【００１６】
接続電極１６が絶縁膜１５に設けられたビアを介してＰ型拡散層１２を接地パッド１７に接続し、接地パッド１７はワイヤ又はビアにより接地点に接続される。接続電極１８が、絶縁膜１５に設けられたビアを介してＮ＋型拡散層１４をゲートパッド５ａに接続する。
【００１７】
これらのＰ型拡散層１２とＮ＋型拡散層１３とＮ＋型拡散層１４は双方向の横型ダイオードを構成する。この横型ダイオードはゲート用のサージ保護素子１９である。図５は、本発明の実施の形態１に係るサージ保護素子の電気特性を示す図である。サージ保護素子１９は、設定した正又は負の電圧を超える電圧がゲート・ソース間に印加されると降伏する。
【００１８】
続いて上記の半導体装置の製造方法を説明する。図６から図８は、本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
【００１９】
まず、図６に示すように、サージ保護素子領域において、半導体基板１の上面にイオン注入法又は拡散法にてＰ型不純物（ボロン，アルミニウム等）を１０１５個／ｃｍ３から１０１７個／ｃｍ３の濃度でドープし、８００℃から１２００℃の高温熱処理にてアニール、ドライブさせることでＰ型拡散層１２を形成する。次に、Ｐ型拡散層１２にイオン注入法又は拡散法にてＮ型不純物（ヒ素，リン等）を１０１８個／ｃｍ３から１０２０個／ｃｍ３の濃度でドープし、８００℃から１２００℃の高温熱処理にてアニール、ドライブさせることでＮ＋型拡散層１３とＮ＋型拡散層１４を形成する。
【００２０】
次に、図７に示すように、半導体基板１の上面全面の上にＧａＮバッファー層２、アンドープＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４を順に有機金属化学気相堆積法（ＭＯＣＶＤ法）等で形成する。その後、ゲート電極５等を形成して電界効果トランジスタ９を形成する。
【００２１】
次に、図８に示すように、サージ保護素子領域において、ＧａＮバッファー層２、アンドープＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４を除去する。そして、露出した半導体基板１、Ｐ型拡散層１２、Ｎ＋型拡散層１３，１４を覆うシリコン酸化膜（ＳｉＯ２）等の絶縁膜１５を化学気相堆積法（ＣＶＤ法）等により形成する。
【００２２】
続いて、サージ保護素子１９の動作を説明する。ゲートパッド５ａに裏面電極１０を基準に正電位を印加した場合、Ｐ型拡散層１２と接地側のＮ＋型拡散層１４で構成されるダイオードは順方向接続となるのでＰ型拡散層１２に電流は流れ、ゲート側のＮ＋型拡散層１３とＰ型拡散層１２で構成されるダイオードは逆方向接続となるので降伏電圧以上では電流は流れない。
【００２３】
サージによりＮ＋型拡散層１３とＰ型拡散層１２との間にアバランシェ降伏電圧以上の電圧が印加されるとすると急激に降伏電流が流れる。Ｐ型拡散層１２とＮ＋型拡散層１４で構成されるダイオードは順方向接続なので、降伏電流はＮ＋型拡散層１４、接続電極１６、接地パッド１７を介して接地点に流れる。
【００２４】
なお、高電圧電源（Ｖｄｄ＝２０Ｖ〜１００Ｖ）を用いるＧａＮ−ＨＥＭＴでは高周波動作時のゲート電圧振幅が電源電圧の数倍（２から３倍）となる。そこで、Ｎ＋型拡散層１４とＰ型拡散層１２で構成されるダイオードの降伏電圧、Ｎ＋型拡散層１３とＰ型拡散層１２で構成されるダイオードの降伏電圧、及び両ダイオードの降伏電圧差は、高周波動作時のゲート電圧振幅より広い電圧幅に設定して高周波動作時には両ダイオードとも降伏しないようにする。さらに、これらの電圧をドレイン−ゲート間降伏電圧とゲート−ソース間降伏電圧より低く設定することで、ゲートにサージ流入時には電界効果トランジスタ９よりダイオードが先に降伏する。
【００２５】
本実施の形態のサージ保護素子１９は電界効果トランジスタ９のゲートと接地点の間に接続された双方向ダイオードとして機能する。このため、外部からゲートにサージ電流が流入しても電界効果トランジスタ９の能動領域を放電や発熱による破壊や劣化から防止することができる。
【００２６】
また、Ｎ＋型拡散層１３，１４の深さ、Ｐ型拡散層１２の不純物濃度、Ｎ＋型拡散層１３とＮ＋型拡散層１４の間隔を調整することによりダイオードの降伏電圧を調節することができる。具体的には、降伏電圧は、Ｎ＋型拡散層１３，１４の深さを深くし、Ｐ型拡散層１２のＰ型不純物濃度を低くし、Ｎ＋型拡散層１３とＮ＋型拡散層１４の間隔を広げるほど増大する。
【００２７】
また、接続電極１６がＰ型拡散層１２を接地点に接続することで、ゲート電極５から接地点までの距離を短くし、降伏後のダイオードの直列抵抗を小さくしている。このため、サージ電流によりダイオードが熱破壊されるのを防ぐことができる。
【００２８】
なお、本実施の形態の双方向の横型ダイオードにおいて、Ｐ型拡散層１２をＮ型拡散層に入れ替え、Ｎ＋型拡散層１３，１４をＰ＋型拡散層に入れ替えても同等の効果を得ることができる。
【００２９】
実施の形態２．
図９は、本発明の実施の形態２に係るサージ保護素子を示す上面図である。図１０は、本発明の実施の形態２に係るサージ保護素子を示す断面図である。半導体基板１の上面にＰ型拡散層２０が形成されている。Ｐ型拡散層２０の中央部にＮ＋型拡散層２１が形成され、Ｐ型拡散層２０の外周部にＰ＋型拡散層２２が形成されている。Ｐ型拡散層２０の不純物濃度はＮ＋型拡散層２１よりも低い。シリコン酸化膜（ＳｉＯ２）からなる絶縁膜１５がＰ型拡散層２０とＮ＋型拡散層２１とＰ＋型拡散層２２上に形成されている。
【００３０】
接続電極２３が、絶縁膜１５に設けられたビアを介してＰ＋型拡散層２２を接地パッド２４に接続し、接地パッド２４はワイヤ又はビアにより接地点に接続される。接続電極２５が、絶縁膜１５に設けられたビアを介してＮ＋型拡散層２１をドレインパッド７ａに接続する。これらのＰ型拡散層２０とＮ＋型拡散層２１とＰ＋型拡散層２２は双方向の横型ダイオードを構成する。この横型ダイオードはドレイン用のサージ保護素子２６である。図１１は、本発明の実施の形態２に係るサージ保護素子の電気特性を示す図である。サージ保護素子２６は、設定した正又は負の電圧を超える電圧がソース・ドレイン間に印加されると降伏する。
【００３１】
続いて上記の半導体装置の製造方法を説明する。Ｐ型拡散層２０とＮ＋型拡散層２１は、実施の形態１のＰ型拡散層１２とＮ＋型拡散層１３，１４と同様の方法により形成される。Ｐ＋型拡散層２２は、Ｐ型拡散層２０にイオン注入法又は拡散法にてＰ型不純物（ボロン，アルミニウム等）を１０１８個／ｃｍ３から１０２０個／ｃｍ３の濃度でドープし、８００℃から１２００℃の高温熱処理にてアニール、ドライブさせることで形成される。また、実施の形態１と同様に電界効果トランジスタ９を構成するＧａＮエピタキシャル層を形成する前に、Ｐ型拡散層２０、Ｎ＋型拡散層２１、及びＰ＋型拡散層２２を形成する。その後の製造工程も実施の形態１と同様である。
【００３２】
続いて、サージ保護素子２６の動作を説明する。ドレインパッド７ａに裏面電極１０を基準に正電位を印加した場合、Ｎ＋型拡散層２１とＰ型拡散層２０で構成されるダイオードは逆方向接続となるのでアバランシェ降伏電圧以下では電流は流れない。
【００３３】
サージによりＮ＋型拡散層２１とＰ型拡散層２０の間にアバランシェ降伏電圧以上の電圧が印加されるとすると急激に降伏電流が流れる。降伏電流はＰ＋型拡散層２２、接続電極２３、接地パッド２４を介して接地点に流れる。
【００３４】
なお、ダイオードの降伏電圧は、高周波動作時のドレイン電圧振幅より広い電圧幅に設定して高周波動作時にダイオードが降伏しないようにする。さらに、この電圧をドレイン−ゲート間降伏電圧とゲート−ソース間降伏電圧より低く設定することで、ドレインにサージ流入時には電界効果トランジスタ９よりダイオードが先に降伏する。
【００３５】
本実施の形態のサージ保護素子２６は電界効果トランジスタ９のドレインと接地点の間に接続された横型ダイオードとして機能する。このため、外部からドレインにサージ電流が流入しても電界効果トランジスタ９の能動領域を放電や発熱による破壊や劣化から防止することができる。
【００３６】
また、Ｎ＋型拡散層２１の深さ、Ｐ型拡散層２０の不純物濃度、Ｎ＋型拡散層２１とＰ＋型拡散層２２の間隔を調整することによりダイオードの降伏電圧を調節することができる。具体的には、降伏電圧は、Ｎ＋型拡散層２１の深さを深くし、Ｐ型拡散層２０の不純物濃度を低くし、Ｎ＋型拡散層２１とＰ＋型拡散層２２の間隔の間隔を広げるほど増大する。
【００３７】
また、接続電極２３がＰ型拡散層２０を接地点に接続することで、ドレイン電極７から接地点までの距離を短くし、降伏後のダイオードの直列抵抗を小さくしている。このため、サージ電流によりダイオードが熱破壊されるのを防ぐことができる。
【００３８】
実施の形態３．
図１２は、本発明の実施の形態３に係るサージ保護素子を示す上面図である。図１３は、本発明の実施の形態３に係るサージ保護素子を示す断面図である。Ｎ＋型ガードリング拡散層２７がＰ型拡散層２０内においてＮ＋型拡散層２１とＰ＋型拡散層２２との間に形成されている。その他の構成は実施の形態２と同様である。
【００３９】
Ｎ＋型ガードリング拡散層２７は、Ｎ＋型拡散層２１と同様にイオン注入法又は拡散法にてＮ型不純物（ヒ素，リン等）を１０１８個／ｃｍ３から１０２０個／ｃｍ３の濃度でドープし、８００℃から１２００℃の高温熱処理にて形成する。Ｎ＋型ガードリング拡散層２７はＮ＋型拡散層２１と同一工程で形成してもよいし、別工程で形成してもよい。
【００４０】
サージ保護素子２６のダイオード間に電圧が印加されるとＮ＋型拡散層２１とＰ型拡散層２０には空乏層が発生するが、両者の接合部又は曲率半径が小さい端部の電界強度が高くなりアバランシェ降伏が発生しやすくなる。そこで、本実施の形態ではＮ＋型拡散層２１の外周にＮ＋型ガードリング拡散層２７を設けて、Ｎ＋型拡散層２１とＰ型拡散層２０に電圧印加時に発生する空乏層の横広がりを促進し、空乏層の曲率半径を拡大する。これにより、Ｎ＋型拡散層２１とＰ型拡散層２０の接合部又は曲率半径が小さい端部の電界が緩和されアバランシェ降伏電圧を上げることができる。即ち、逆方向電圧印加時の電界が緩和されるため、降伏電圧の高い単方向ダイオードを構成することができる。
【００４１】
また、Ｎ＋型拡散層２１の深さ等を調整するだけでなく、Ｎ＋型ガードリング拡散層２７の深さ、Ｎ＋型拡散層２１とＮ＋型ガードリング拡散層２７の間隔を調整することでもダイオードの降伏電圧を調節することができる。なお、Ｎ＋型ガードリング拡散層２７は複数個用いても構わない。
【００４２】
実施の形態４．
図１４は、本発明の実施の形態４に係るサージ保護素子を示す上面図である。図１５は、本発明の実施の形態４に係るサージ保護素子を示す断面図である。接続電極１６は、サージ保護素子２６を覆う絶縁膜１５だけでなく、半導体基板１も貫通している。そして、接続電極１６は半導体基板１を通って裏面電極１０に接続されて接地されている。これにより、接地パッド２４が不要となるため、チップ面積を低減することができる。サージ保護素子２６の動作及びその他の効果は実施の形態２等と同様である。
【００４３】
実施の形態５．
図１６は、本発明の実施の形態５に係るサージ保護素子を示す上面図である。図１７は、本発明の実施の形態５に係るサージ保護素子を示す断面図である。接続電極１６は、サージ保護素子２６を覆う絶縁膜１５を貫通しておらず、半導体基板１の下面からＰ＋型拡散層２２の底部までエッチングしたバイアホールを金属材料等で充填することで形成されている。そして、接続電極１６は半導体基板１を通って裏面電極１０に接続されて接地されている。これにより、接地パッド２４だけでなく絶縁膜１５上でのＧＮＤ配線も不要となるため、実施の形態４よりもチップ面積を低減することができる。サージ保護素子２６の動作及びその他の効果は実施の形態２等と同様である。
【００４４】
実施の形態６．
図１８は、本発明の実施の形態６に係る半導体装置を示す上面図である。図１９は、本発明の実施の形態６に係るサージ保護素子を示す断面図である。ゲート用のサージ保護素子１９が絶縁膜２８を介してゲートパッド５ａの直下に配置され、ドレイン用のサージ保護素子２６が絶縁膜２８を介してドレインパッド７ａの直下に配置されている。サージ保護素子１９の接続電極１８はゲートパッド５ａに接続され、サージ保護素子２６の接続電極１８はドレインパッド７ａに接続されている。
【００４５】
このようにサージ保護素子１９，２６を電界効果トランジスタ９の能動領域に影響しないゲートパッド５ａとドレインパッド７ａの直下に配置することで、チップ面積を増大させずにサージ保護の効果が得られる。なお、ゲート用のサージ保護素子１９として実施の形態１の構造を用い、ドレイン用のサージ保護素子２６として実施の形態２の構造を用いたが、それぞれを他の実施の形態の構造としてもよい。
【００４６】
実施の形態７．
図２０から図２４は、本発明の実施の形態７に係る半導体装置の製造工程を示す断面図である。まず、図２０に示すように実施の形態１と同様に半導体基板１の上面に横型ダイオードを構成するＰ型拡散層１２、Ｎ＋型拡散層１３、及びＮ＋型拡散層１４を形成する。
【００４７】
次に、図２１に示すように、半導体基板１の上面全面にシリコン酸化膜などの絶縁膜２９を形成する。この際に、半導体基板１がＳｉＣの場合はＣＶＤ法、Ｓｉの場合は熱酸化法又はＣＶＤ法を用いる。
【００４８】
次に、図２２に示すように、サージ保護素子及びその周辺領域のみ絶縁膜２９を残し、その他のトランジスタ領域等の絶縁膜２９を除去する。これにより、Ｐ型拡散層１２とＮ＋型拡散層１３，１４を覆う絶縁膜２９が半導体基板１上の一部に残る。
【００４９】
次に、絶縁膜２９で覆われてない半導体基板１上にＧａＮバッファー層２、アンドープＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４を順に形成し、その上にゲート電極５、ドレイン電極７、及びソース電極６を形成することで電界効果トランジスタ９を形成する。この際に、図２３に示すように、絶縁膜２９の上部にアモルファスＧａＮである非晶質半導体層３０が形成される。
【００５０】
次に、図２４に示すように、非晶質半導体層３０を除去し、ＳｉＯ２等の絶縁膜３１を化学気相堆積法（ＣＶＤ法）等により形成する。絶縁膜２９，３１にコンタクトホールを開口し、接続電極１６と接続電極１８を形成する。その他の構成及び製造工程は実施の形態１と同様である。
【００５１】
本実施の形態では、サージ保護素子１９を絶縁膜２９で覆うことでサージ保護素子１９の表面の界面準位と結晶欠陥密度を低減することができる。これにより、サージ保護素子１９のダイオードの初期リーク電流が低下し、各ダイオードがアバランシェ降伏した際発生するホットキャリア（電子又はホール）が絶縁膜２９と半導体基板１、Ｐ型拡散層１２、Ｎ＋型拡散層１３，１４の境界にトラップされ難くなる。このため、電界効果トランジスタ９が長期間動作して多数のサージ流入を被っても、サージ保護素子１９の各ダイオードのリーク電流増大や耐圧低下等の劣化を防止することができる。
【００５２】
また、サージ保護素子領域に絶縁膜２９を残したままでＧａＮバッファー層２、アンドープＧａＮチャネル層３、及びＡｌＧａＮ電子供給層４を形成するため、絶縁膜２９の上部にアモルファスＧａＮである非晶質半導体層３０が形成される。非晶質半導体層３０には多数の不整結合が存在するため、エピタキシャル層や電極の形成時に混入する金属元素（鉄、銅、クロム、ニッケル等）、格子定数の不整合、その応力から発生した結晶欠陥を非晶質半導体層３０内部に捕獲することができる。このため、トランジスタ領域のピット、転移ループを低減できるので電界効果トランジスタ９のリーク電流や長期動作時の特性変動を低減することができる。
【００５３】
なお、実施の形態７の製造方法を実施の形態２〜６の半導体装置の製造に用いても同様の効果を得ることができる。
【符号の説明】
【００５４】
１  半導体基板、２  ＧａＮバッファー層（半導体層）、３  アンドープＧａＮチャネル層（半導体層）、４  ＡｌＧａＮ電子供給層（半導体層）、５  ゲート電極、５ａ  ゲートパッド（ワイヤボンディングパッド）、６  ソース電極、７  ドレイン電極、７ａ  ドレインパッド（ワイヤボンディングパッド）、９  電界効果トランジスタ、１０  裏面電極（接地電極）、１２，２０  Ｐ型拡散層、１３  Ｎ＋型拡散層（第１のＮ型拡散層）、１４  Ｎ＋型拡散層（第２のＮ型拡散層）、１５，２９  絶縁膜、１６，２３  接続電極（第１の接続電極）、１８，２５  接続電極（第２の接続電極）、２１  Ｎ＋型拡散層（第１のＮ型拡散層）、２７  Ｎ＋型ガードリング拡散層（第２のＮ型拡散層）、３０  非晶質半導体層
【図１】
2014236153.tif 000003
【図２】
2014236153.tif 000004
【図３】
2014236153.tif 000005
【図４】
2014236153.tif 000006
【図５】
2014236153.tif 000007
【図６】
2014236153.tif 000008
【図７】
2014236153.tif 000009
【図８】
2014236153.tif 000010
【図９】
2014236153.tif 000011
【図１０】
2014236153.tif 000012
【図１１】
2014236153.tif 000013
【図１２】
2014236153.tif 000014
【図１３】
2014236153.tif 000015
【図１４】
2014236153.tif 000016
【図１５】
2014236153.tif 000017
【図１６】
2014236153.tif 000018
【図１７】
2014236153.tif 000019
【図１８】
2014236153.tif 000020
【図１９】
2014236153.tif 000021
【図２０】
2014236153.tif 000022
【図２１】
2014236153.tif 000023
【図２２】
2014236153.tif 000024
【図２３】
2014236153.tif 000025
【図２４】
2014236153.tif 000026