(57)【要約】【課題】出力端に接続される負荷の負荷量が急激に大きく変動した場合にも、出力電圧の変動が少ない電源回路の実現。【解決手段】出力電圧VOUTに基づくフィードバック電圧A及び第１基準電圧に応答して出力電圧を制御し、出力端から出力電圧を出力する電源電圧制御回路20と、出力端に接続され、出力電圧の変動を検出する変動検出回路21と、出力端に接続され、変動検出回路が検出した出力電圧の変動に応じて出力端に供給する電流の電流量を変化させる電流供給回路22と、を備える電源回路。【選択図】図２
2014071819.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に基づくフィードバック電圧及び第１基準電圧に応答して前記出力電圧を制御し、出力端から前記出力電圧を出力する電源電圧制御回路と、
前記出力端に接続され、前記出力電圧の変動を検出する変動検出回路と、
前記出力端に接続され、前記変動検出回路が検出した前記出力電圧の変動に応じて前記出力端に供給する電流の電流量を変化させる電流供給回路と、を備えることを特徴とする電源回路。
【請求項２】
前記変動検出回路は、
前記電源電圧制御回路と類似の特性を有し、前記第１基準電圧から第２基準電圧を生成するレプリカ回路と、
前記出力電圧を前記第２基準電圧と比較する比較回路と、を備えることを特徴とする請求項１記載の電源回路。
【請求項３】
前記レプリカ回路は、複数の第３基準電圧を生成し、
前記比較回路は、前記出力電圧を前記複数の第３基準電圧とそれぞれ比較する複数の比較器を備えることを特徴とする請求項２記載の電源回路。
【請求項４】
前記電流供給回路は、
前記出力端と高電位側電源との間に接続された高位側電源供給回路と、
前記出力端と低電位側電源との間に接続された低位側電源供給回路と、を備えることを特徴とする請求項１から３のいずれか１項記載の電源回路。
【請求項５】
前記電流供給回路は、
前記出力端と電源との間に接続された複数のスイッチを備え、
前記複数のスイッチは、前記複数の比較器の比較結果に基づいて制御されることを特徴とする請求項３記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
電源回路は、各種電子機器に広く搭載されている。電源回路は、電子機器の回路に所定の電圧の直流電源を安定して供給することが求められる。
図１は、これまで使用されている一般的な電源回路の回路図である。
【０００３】
図１に示す電源回路は、第１基準電圧源１１と、オペアンプ１２と、Ｐｃｈトランジスタ１３と、２個の抵抗Ｒ１およびＲ２と、を有する。第１基準電圧源１１は、第１基準電圧を出力する。Ｐｃｈトランジスタ１３は、高電位側電源１０と出力端の間に接続され、ゲートにオペアンプ１２の出力が印加される。出力電圧ＶＯＵＴは、出力端から出力される。抵抗Ｒ１およびＲ２は、低電位側電源（ＧＮＤ）と出力端の間に直列に接続され、Ｒ１とＲ２の接続ノードから、出力電圧を抵抗分割した分圧Ａが出力される。オペアンプ１２は、一方の入力端子に第１基準電圧が入力され、他方の入力端子に分圧Ａが入力され、第１基準電圧と分圧Ａの差に応じた差電圧を出力する。
【０００４】
図１の電源回路で、抵抗Ｒ１およびＲ２の抵抗値をＲ１およびＲ２で表すと、分圧Ａ＝ＶＯＵＴ×（Ｒ２／（Ｒ１＋Ｒ２））となる。オペアンプ１２は、２つの入力端子のイマジナリーショートにより、２つの入力端子が同電位になるように出力を生じるので、安定した状態では、第１基準電圧＝分圧となる。言い換えれば、第１基準電圧＝Ａ、ＶＯＵＴ＝Ａ（（Ｒ１＋Ｒ２）／Ｒ２）であり、所望の出力電圧ＶＯＵＴを得るように第１基準電圧を設定するか、Ｒ１およびＲ２を設定する。
【０００５】
出力端には負荷が接続され、高電位側電源１０からＰｃｈトランジスタ１３を介して負荷に出力電圧ＶＯＵＴが供給される。なお、負荷は出力端と低電位側電源（ＧＮＤ）との間に接続される。負荷量が変動すると、出力端の出力電圧ＶＯＵＴが変動する。出力電圧ＶＯＵＴの変動に応じて分圧Ａが変化し、オペアンプ１２は、分圧Ａが第１の基準電圧に一致するように出力電圧を変化させる。これに応じてＰｃｈトランジスタ１３のゲート電圧が変化し、出力電圧ＶＯＵＴが所望の電圧になるように電流の供給量を変化させる。例えば、負荷量が増加して出力電圧ＶＯＵＴが低下した場合、分圧Ａも低下するので、オペアンプ１２は出力電圧を低下させる。これに応じてＰｃｈトランジスタ１３を流れる電流が増加し、出力電圧ＶＯＵＴの低下を補う。また、負荷量が減少して出力電圧ＶＯＵＴが上昇した場合、分圧Ａも上昇するので、オペアンプ１２は出力電圧を増加させる。これに応じてＰｃｈトランジスタ１３を流れる電流が減少し、出力電圧ＶＯＵＴの上昇を抑制する。
【０００６】
以上のように、図１の電源回路では、抵抗Ｒ１およびＲ２により検出した出力電圧ＶＯＵＴの変化を、オペアンプ１２およびＰｃｈトランジスタにフィードバックして、出力電圧ＶＯＵＴを安定させるように制御している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−００３７２７号公報
【特許文献２】特開２００５−０９２６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１の電源回路では、抵抗Ｒ１およびＲ２を介して、出力端とＧＮＤの間に電流が流れるが、この電流量を低減するために、大きな抵抗値の抵抗Ｒ１およびＲ２を使用する。そのため、オペアンプ１２の入力端子に入力する分圧Ａの変化は遅く、応答性が不十分である。また、オペアンプ１２は、入力端子に入力する分圧Ａの変化に応じて出力電圧を変化させるが、一般にオペアンプの応答性は不十分である。以上のような理由で、図１の電源回路は、フィードバックループの遅延が大きく、出力電圧ＶＯＵＴの急激な変動に高速に対応することができず、出力電圧ＶＯＵＴが大きく変動する。
【０００９】
以上の通り、図１の電源回路は、出力端に接続される負荷の負荷量の変動が急激で大きい場合、出力電圧ＶＯＵＴが大きく変動するため、この変動を抑えることが求められている。
実施形態によれば、出力端に接続される負荷の負荷量が急激に大きく変動した場合にも、出力電圧の変動が小さい電源回路が開示される。
【課題を解決するための手段】
【００１０】
実施形態の観点によれば、電源回路は、電源電圧制御回路と、変動検出回路と、電流供給回路と、を有する。電源電圧制御回路は、出力電圧に基づくフィードバック電圧及び第１基準電圧に応答して出力電圧を制御し、出力端から出力電圧を出力する。変動検出回路は、出力端に接続され、出力電圧の変動を検出する。電流供給回路は、出力端に接続され、変動検出回路の検出した出力電圧の変動に応じて出力端に供給する電流の電流量を変化させる。
【発明の効果】
【００１１】
実施形態の観点によれば、負荷量の急激な変動を高速に検出して、高速で変動を補うように動作することにより、負荷量が急激に大きく変動した場合にも、出力電圧の変動を低減する電源回路が実現される。
【図面の簡単な説明】
【００１２】
【図１】図１は、これまで使用されている一般的な電源回路の回路図である。
【図２】図２は、第１実施形態の電源回路の構成を示す図である。
【図３】図３は、第２実施形態の電源回路の回路図である。
【図４】図４は、第３実施形態の電源回路の回路図である。
【発明を実施するための形態】
【００１３】
図２は、第１実施形態の電源回路の構成を示す図である。
第１実施形態の電源回路は、電源電圧制御回路２０と、変動検出回路２１と、電流供給回路２２と、を有する。電源電圧制御回路２０は、図１の電源回路と同じ構成を有し、第１基準電圧源１１と、オペアンプ１２と、Ｐｃｈトランジスタ１３と、２個の抵抗Ｒ１およびＲ２と、を有する。電源電圧制御回路２０は、Ｒ１およびＲ２により出力電圧ＶＯＵＴに基づいて生成されたフィードバック電圧（分圧）Ａと第１基準電圧に応答して出力電圧ＶＯＵＴが所望の電圧ＶＤになるように制御する。出力電圧ＶＯＵＴは、Ｐｃｈトランジスタ１３のドレインに接続される出力端から出力される。
【００１４】
変動検出回路２１は、出力端に接続され、出力電圧ＶＯＵＴの変動を検出する。例えば、変動検出回路２１は、第１基準電圧源１１の出力する第１基準電圧から第２基準電圧を生成し、出力電圧ＶＯＵＴを第２基準電圧と直接比較して、出力電圧ＶＯＵＴの変動を検出する。第２基準電圧は、所望の電圧ＶＤと所定の関係にあり、出力電圧ＶＯＵＴが変動しても変動しない。そのため、出力電圧ＶＯＵＴと第２基準電圧を比較することにより、出力電圧ＶＯＵＴの変動を高速で、すなわち高い応答性で検出する。言い換えれば、電源電圧制御回路２０でも、フィードバック電圧Ａを生成し、オペアンプ１２により、第１基準電圧とフィードバック電圧Ａを実質的に比較しているが、変動検出回路２１の比較の応答性は、電源電圧制御回路２０における応答性より高速である。変動検出回路２１は、出力電圧ＶＯＵＴの変動に応じて、電流供給回路２２を制御する制御信号を出力する。
【００１５】
電流供給回路２２は、出力端に接続され、変動検出回路２１の検出した出力電圧ＶＯＵＴの変動に応じて出力端に供給する電流の電流量を変化させる。電流供給回路２２は、高電位側電源１０から出力端に電流を供給する高位側電流供給回路２３と、低電位側電源ＧＮＤから出力端に電流を供給する低位側電流供給回路２４と、を有する。もし、出力端における出力電圧ＶＯＵＴの低下のみが問題となる場合であれば、低位側電流供給回路２４を設けずに、高位側電流供給回路２３のみを設ければよい。逆に、出力端における出力電圧ＶＯＵＴの上昇のみが問題となる場合であれば、高位側電流供給回路２３を設けずに、低位側電流供給回路２４のみを設ければよい。
【００１６】
高位側電流供給回路２３は、例えば、高電位側電源１０と出力端の間に接続され、変動検出回路２１の出力する制御信号に応じてオン・オフ制御されるスイッチを有する。また、低位側電流供給回路２４は、例えば、低電位側電源ＧＮＤと出力端の間に接続され、変動検出回路２１の出力する制御信号に応じてオン・オフ制御されるスイッチを有する。これらのスイッチは、オン・オフ制御されるので、Ｐｃｈトランジスタ１３が、オペアンプ１２の出力電圧に応じて徐々に電流量を変化させるのに比べて、出力端への電流の供給を高速に変化させる。そのため、出力端における出力電圧ＶＯＵＴの急激な変化に対して、供給する電流を急速に変化させて出力電圧ＶＯＵＴの急激な変化を抑制できる。
【００１７】
なお、第１実施形態の電源回路において、変動検出回路２１および電流供給回路２２は、出力端における出力電圧ＶＯＵＴの急激な変化を抑制するもので、出力電圧ＶＯＵＴの比較的に長い時間での安定化は、電源電圧制御回路２０により制御される。
【００１８】
図３は、第２実施形態の電源回路の回路図である。第２実施形態の電源回路は、第１実施形態の電源回路を具体化した例である。
【００１９】
第２実施形態の電源回路は、電源電圧制御回路２０と、変動検出回路２１と、高位側電流供給回路２３と、低位側電流供給回路２４と、を有する。高位側電流供給回路２３および低位側電流供給回路２４を合わせた部分が、第１実施形態の電流供給回路２２に対応する。
【００２０】
電源電圧制御回路２０は、第１実施形態と同じである。
変動検出回路２１は、オペアンプ３２と、Ｐｃｈトランジスタ３３と、ラダー状に接続された複数の抵抗Ｒ１０〜Ｒ１Ｎ、Ｒ２０〜Ｒ２ＮおよびＲ３と、Ｎ個の比較器３４−０〜３４−Ｎ−１と、Ｎ個の比較器３５−０〜３５−Ｎ−１と、を有する。
【００２１】
複数の抵抗Ｒ１０〜Ｒ１Ｎ、Ｒ２０〜Ｒ２ＮおよびＲ３は、Ｐｃｈトランジスタ３３のドレインとＧＮＤの間に直列に接続される。抵抗Ｒ２０〜Ｒ２Ｎの合計の抵抗値は、電源電圧制御回路２０の抵抗Ｒ１の抵抗値に等しい。抵抗Ｒ３の抵抗値は、電源電圧制御回路２０の抵抗Ｒ２の抵抗値に等しい。これにより、抵抗Ｒ２ＮとＲ３の接続ノードの電圧Ｂは、安定状態時の電源電圧制御回路２０のフィードバック電圧Ａと等しく、抵抗Ｒ１０とＲ２０の接続ノードの電圧Ｃは、安定状態時の電源電圧制御回路２０の出力電圧ＶＯＵＴと等しい。また、抵抗Ｒ１０〜Ｒ１Ｎの抵抗値は、任意に設定されるが、例えば、抵抗Ｒ２０〜Ｒ２Ｎの抵抗値に対応するように設定してもよい。
【００２２】
複数の抵抗Ｒ１０〜Ｒ１Ｎ、Ｒ２０〜Ｒ２ＮおよびＲ３を上記のように設定することにより、抵抗Ｒ１０とＲ２０の接続ノードの電圧Ｃは、安定状態時の電源電圧制御回路２０の出力電圧ＶＯＵＴ、すなわち所望の電圧となる。Ｒ２０とＲ２１の接続ノードの電圧は、所望の電圧より少し低い電圧であり、Ｒ２１とＲ２２の接続ノードの電圧はさらに少し低い電圧である。以上のようにして、所望の電圧より徐々に低くなる電圧が生成される。逆に、Ｒ１０とＲ１１の接続ノードの電圧は、所望の電圧より少し高い電圧であり、Ｒ１１とＲ１２の接続ノードの電圧はさらに少し高い電圧である。以上のようにして、所望の電圧より徐々に高くなる電圧が生成される。複数の抵抗Ｒ１０〜Ｒ１ＮおよびＲ２０〜Ｒ２Ｎの個々の抵抗値は、出力端において想定される出力電圧ＶＯＵＴの急激な変動をどのような分解能で検出し、どのように電流を供給して変動を抑制するかに応じて設定する。
【００２３】
変動検出回路２１は、以上のようにして、出力電圧ＶＯＵＴの所望の電圧の付近の複数の電圧を生成する。これら複数の電圧は、負荷変動の影響を受けず、一定の電圧である。ここでは、これら複数の電圧を複数の第２サブ基準電圧と称する。
【００２４】
Ｎ個の比較器３４−０〜３４−Ｎ−１は、直列に接続された複数の抵抗Ｒ１０〜Ｒ１Ｎの各接続ノードの電圧、すなわち、所望の電圧より徐々に高くなる電圧と、出力端の出力電圧ＶＯＵＴを比較する。比較器３４−０〜３４−Ｎ−１の出力は、出力電圧ＶＯＵＴが各接続ノードの電圧より高い時に「１」（オン）に、出力電圧ＶＯＵＴが各接続ノードの電圧より低い時に「０」（オフ）になる。
【００２５】
また、Ｎ個の比較器３５−０〜３５−Ｎ−１は、直列に接続された複数の抵抗Ｒ２０〜Ｒ２Ｎの各接続ノードの電圧、すなわち、所望の電圧より徐々に低くなる電圧と、出力端の出力電圧ＶＯＵＴを比較する。比較器３５−０〜３５−Ｎ−１の出力は、出力電圧ＶＯＵＴが各接続ノードの電圧より低い時に「１」（オン）に、出力電圧ＶＯＵＴが各接続ノードの電圧より高い時に「０」（オフ）になる。
【００２６】
したがって、出力電圧ＶＯＵＴが所望の電圧であれば、比較器３４−０〜３４−Ｎ−１および３５−０〜３５−Ｎ−１の出力はすべて「０」である。出力電圧ＶＯＵＴが所望の電圧より低下した場合には、比較器３５−０から比較器３５−Ｎ−１の間のいずれか３５−Ｍを境にして、比較器３５−０から３５−Ｍの出力が「１」に、比較器３５−Ｍ＋１から３５−Ｎ−１の出力が「０」になる。また、出力電圧ＶＯＵＴが所望の電圧より上昇した場合には、比較器３４−０から比較器３４−Ｎ−１の間のいずれか３４−Ｍを境にして、比較器３４−０から３４−Ｍの出力が「１」に、比較器３４−Ｍ＋１から３４−Ｎ−１の出力が「０」になる。
【００２７】
高位側電流供給回路２３は、定電流源４１と、定電流源４１と高電位側電源１０の間に接続されたＰｃｈトランジスタ４２と、高電位側電源１０と出力端の間に直列に接続されたＰｃｈトランジスタとスイッチの複数の組を有する。第２実施形態では、比較器３５−０〜３５−Ｎ−１の個数に合わせて、Ｎ組のＰｃｈトランジスタ４２−０、４２−１、…４２−Ｎ−１とスイッチ４３−０、４３−１、…４３−Ｎ−１を有する。各組のＰｃｈトランジスタは、図示のように、ゲートがＰｃｈトランジスタ４２のゲートに接続され、Ｐｃｈトランジスタ４２と定電流源４１の系とカレントミラー回路を形成する。スイッチ４３−０、４３−１、…４３−Ｎ−１は、比較器３５−０〜３５−Ｎ−１の出力により制御され、「１」の場合に接続状態（オン）に、「０」の場合に非続状態（オフ）になる。したがって、出力電圧ＶＯＵＴが所望の電圧以上の場合には、スイッチ４３−０、４３−１、…４３−Ｎ−１は、すべてオフで、高位側電流供給回路２３から出力端に電流は供給されない。出力電圧ＶＯＵＴが所望の電圧より低下した場合には、まず比較器３５−０の出力が「１」になるので、スイッチ４３−０がオンして、高電位側電源１０からＰｃｈトランジスタ４２−０およびスイッチ４３−０を介して出力端に電流が供給される。出力電圧ＶＯＵＴの所望の電圧からの低下量が大きくなると、比較器３５−０から３５−Ｍ（０＜Ｍ＜Ｎ−１）の出力が「１」になるので、スイッチ４３−０から４３−Ｍがオンする。もし、比較器３５−Ｎ−１の出力が「１」になった場合には、スイッチ４３−０から４３−Ｎ−１がすべてオンする。このように、出力電圧ＶＯＵＴの所望の電圧からの低下量が大きいほどスイッチ４３−０から４３−Ｎ−１のうちのオンするスイッチの個数が増加し、その分高電位側電源１０から出力端への電流の供給量が増加し、出力電圧ＶＯＵＴの低下を抑制する。
【００２８】
低位側電流供給回路２４は、定電流源５１と、定電流源５１と低電位側電源ＧＮＤの間に接続されたＮｃｈトランジスタ５２と、低電位側電源ＧＮＤと出力端の間に直列に接続されたＮｃｈトランジスタとスイッチの複数の組を有する。第２実施形態では、比較器３４−０〜３４−Ｎ−１の個数に合わせて、Ｎ組のＮｃｈトランジスタ５２−０、５２−１、…５２−Ｎ−１とスイッチ５３−０、５３−１、…５３−Ｎ−１を有する。各組のＮｃｈトランジスタは、図示のように、ゲートがＮｃｈトランジスタ５２のゲートに接続され、Ｎｃｈトランジスタ５２と定電流源５１の系とカレントミラー回路を形成する。スイッチ５３−０、５３−１、…５３−Ｎ−１は、比較器３４−０〜３４−Ｎ−１の出力により制御され、「１」の場合に接続状態（オン）に、「０」の場合に非続状態（オフ）になる。したがって、出力電圧ＶＯＵＴが所望の電圧以下の場合には、スイッチ５３−０、５３−１、…５３−Ｎ−１は、すべてオフで、低位側電流供給回路２４から出力端に電流は供給されない。出力電圧ＶＯＵＴが所望の電圧より上昇した場合には、まず比較器３４−０の出力が「１」になるので、スイッチ５３−０がオンして、低電位側電源ＧＮＤからＮｃｈトランジスタ５２−０およびスイッチ５３−０を介して出力端に電流が供給される。出力電圧ＶＯＵＴの所望の電圧からの上昇量が大きくなると、比較器３４−０から３４−Ｍ（０＜Ｍ＜Ｎ−１）の出力が「１」になるので、スイッチ５３−０から５３−Ｍがオンする。もし、比較器３４−Ｎ−１の出力が「１」になった場合には、スイッチ５３−０から５３−Ｎ−１がすべてオンする。このように、出力電圧ＶＯＵＴの所望の電圧からの上昇量が大きいほどスイッチ５３−０から５３−Ｎ−１のうちのオンするスイッチの個数が増加し、その分低電位側電源ＧＮＤから出力端への電流の供給量が増加し、出力電圧ＶＯＵＴの上昇を抑制する。
【００２９】
以上説明したように、第２実施形態の電源回路では、変動検出回路２１は出力電圧ＶＯＵＴの変動を高い応答性で検出し、検出結果に応じてスイッチをオン・オフ制御して出力端への電流の供給を制御するので、出力電圧ＶＯＵＴの急激な変化を抑制できる。
【００３０】
第２実施形態では、出力電圧ＶＯＵＴの急激な上昇および低下の両方の変化に対する出力電圧ＶＯＵＴの変化を抑制した。しかし、実施形態の電源回路の応用では、出力電圧ＶＯＵＴの急激な上昇または低下の一方の変化にのみ対応できれば良い場合もある。たとえば、出力電圧ＶＯＵＴが急激に低下し、トランジスタの動作電圧を超えて低下すると、回路に誤動作が発生する。しかし、出力電圧ＶＯＵＴの急激な上昇はそもそも稀にしか発生せず、たとえ急激な上昇が発生しても特に問題を生じない場合もある。このような場合には、電源回路は、出力電圧ＶＯＵＴの急激な低下を抑制できればよい。また、逆に、出力電圧ＶＯＵＴの急激な上昇を抑制するが、出力電圧ＶＯＵＴの急激な低下は問題ない場合もある。
【００３１】
図４は、第３実施形態の電源回路の回路図である。
第３実施形態の電源回路は、出力電圧ＶＯＵＴの急激な低下を抑制するが、急激な上昇に対しては特に何もしない。第３実施形態の電源回路は、図３の電源回路から、変動検出回路２１で出力電圧ＶＯＵＴが所望の電圧以上に上昇したことを検出する部分であるＲ１０〜Ｒ１Ｎおよび比較器３４−０〜３４−Ｎ−１を除去し、さらに低位側電流供給回路２４を除去したものである。動作は容易に理解できるので、説明は省略する。
【００３２】
なお、出力電圧ＶＯＵＴの急激な上昇を抑制するが、急激な低下に対しては特に何もしない実施形態も可能である。その電源回路は、図３の電源回路で、出力電圧ＶＯＵＴが所望の電圧以下に低下したことを検出する部分であるＲ２０〜Ｒ２Ｎおよび比較器３５−０〜３５−Ｎ−１を除去し、さらに高位側電流供給回路２３を除去したものである。
【００３３】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００３４】
１１    第１基準電圧源
１２、３２    オペアンプ
１３、３３    Ｐｃｈトランジスタ
２１    変動検出回路
２２    電流供給回路
２３    高位側電流供給回路
２４    低位側電流供給回路
【図１】
2014071819.tif 000003
【図２】
2014071819.tif 000004
【図３】
2014071819.tif 000005
【図４】
2014071819.tif 000006