(57)【要約】【構成】静止画像エリア３２ｃに退避された画像データは、ＣＰＵ２６によって上半分の画像データと下半分の画像データに分割される。ＪＰＥＧエンコーダ４０は上半分の画像データにＪＰＥＧ圧縮を施してＪＰＥＧ１データを作成し、ＪＰＥＧエンコーダ４２は下半分の画像データにＪＰＥＧ圧縮を施してＪＰＥＧ２データを作成する。作成されたＪＰＥＧ１データおよびＪＰＥＧ２データはＣＰＵ２６によって互いに結合される。結合時、ＣＰＵ２６は、ＪＰＥＧ１データのＥＯＩセグメントをＲＳＴセグメントに変更し、ＪＰＥＧ２データの先頭部分から既定セグメント群を削除する。【効果】ＪＰＥＧデータの作成に要する時間を短縮できる。【選択図】図２
2014116908.tif 000002
【特許請求の範囲】
【請求項１】
入力画像を複数の部分画像に分割する分割手段、
前記分割手段によって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮手段、および
前記圧縮手段によって作成された複数のＪＰＥＧ画像を結合する結合手段を備える画像処理装置であって、
前記複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、
前記結合手段は、前記複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々について前記ＥＯＩセグメントを前記ＲＳＴセグメントに変更する変更手段、および前記複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から前記既定セグメント群を削除する削除手段を含む、画像処理装置。
【請求項２】
シーンを表す光学像が照射される撮像面を有し、前記光学像に対応する電子画像を出力する撮像手段、および
撮像操作に応答して電子画像を前記撮像手段から取得する取得手段をさらに備え、
前記分割手段によって注目される入力画像は前記取得手段によって取得された電子画像に相当する、請求項１記載の画像処理装置。
【請求項３】
前記分割手段は前記複数の部分画像の各々を定義する基準アドレスおよびサイズを設定する設定手段を含み、
前記圧縮手段は前記設定手段によって設定された基準アドレスおよびサイズを参照して前記複数の部分画像の各々に前記ＪＰＥＧ圧縮を施す、請求項１または２記載の画像処理装置。
【請求項４】
前記既定セグメント群の先頭はＳＯＩセグメントに相当し、
前記既定セグメント群の末尾はＳＯＳセグメントに相当する、請求項１ないし３のいずれかに記載の画像処理装置。
【請求項５】
画像処理装置のプロセッサに、
入力画像を複数の部分画像に分割する分割ステップ、
前記分割ステップによって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮ステップ、および
前記圧縮ステップによって作成された複数のＪＰＥＧ画像を結合する結合ステップを実行させるための画像処理プログラムであって、
前記複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、
前記結合ステップは、前記複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々について前記ＥＯＩセグメントを前記ＲＳＴセグメントに変更する変更ステップ、および前記複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から前記既定セグメント群を削除する削除ステップを含む、画像処理プログラム。
【請求項６】
画像処理装置のプロセッサによって実行される画像処理方法であって、
入力画像を複数の部分画像に分割する分割ステップ、
前記分割ステップによって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮ステップ、および
前記圧縮ステップによって作成された複数のＪＰＥＧ画像を結合する結合ステップを備え、
前記複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、
前記結合ステップは、前記複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々について前記ＥＯＩセグメントを前記ＲＳＴセグメントに変更する変更ステップ、および前記複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から前記既定セグメント群を削除する削除ステップを含む、画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像処理装置に関し、特に、複数の圧縮画像を結合して単一の圧縮画像を作成する、画像処理装置に関する。
【背景技術】
【０００２】
この種の装置の一例が、特許文献１に開示されている。この背景技術によれば、データ読込回路は、元画像データ（ＪＰＥＧデータ）を所定の大きさのブロック単位で順次読み込む。識別子置換回路は、読み込まれたブロックの内、結合画像データの終端となる元画像データのブロックを除く元画像データのブロックに含まれる終端識別子を、ブロックが終端ではないことを示す識別子に置き換えて出力する。データ書出回路は、識別子置換回路から出力されたブロックを記憶装置に書き出す。これによって、複数の画像を圧縮画像のまま結合することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２９２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、背景技術は、ＪＰＥＧ符号化と併せて結合処理を実行することを想定しておらず、圧縮画像の作成性能に限界がある。
【０００５】
それゆえに、この発明の主たる目的は、圧縮画像の作成性能を高めることができる、画像処理装置を提供することである。
【課題を解決するための手段】
【０００６】
この発明に従う画像処理装置(10：実施例で相当する参照符号。以下同じ)は、入力画像を複数の部分画像に分割する分割手段(S21~S23)、分割手段によって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮手段(S25~S27)、および圧縮手段によって作成された複数のＪＰＥＧ画像を結合する結合手段(S31~S35)を備える画像処理装置であって、複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、結合手段は、複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々についてＥＯＩセグメントをＲＳＴセグメントに変更する変更手段(S31)、および複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群を削除する削除手段(S33)を含む。
【０００７】
好ましくは、シーンを表す光学像が照射される撮像面を有し、光学像に対応する電子画像を出力する撮像手段(16)、および撮像操作に応答して電子画像を撮像手段から取得する取得手段(S15)がさらに備えられ、分割手段によって注目される入力画像は取得手段によって取得された電子画像に相当する。
【０００８】
好ましくは、分割手段は複数の部分画像の各々を定義する基準アドレスおよびサイズを設定する設定手段(S21~S23)を含み、圧縮手段は設定手段によって設定された基準アドレスおよびサイズを参照して複数の部分画像の各々にＪＰＥＧ圧縮を施す。
【０００９】
好ましくは、既定セグメント群の先頭はＳＯＩセグメントに相当し、既定セグメント群の末尾はＳＯＳセグメントに相当する。
【００１０】
この発明に従う画像処理プログラムは、画像処理装置(10)のプロセッサ(26)に、入力画像を複数の部分画像に分割する分割ステップ(S21~S23)、分割ステップによって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮ステップ(S25~S27)、および圧縮ステップによって作成された複数のＪＰＥＧ画像を結合する結合ステップ(S31~S35)を実行させるための画像処理プログラムであって、複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、結合ステップは、複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々についてＥＯＩセグメントをＲＳＴセグメントに変更する変更ステップ(S31)、および複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群を削除する削除ステップ(S33)を含む。
【００１１】
この発明に従う画像処理方法は、画像処理装置(10)のプロセッサ(26)によって実行される画像処理方法であって、入力画像を複数の部分画像に分割する分割ステップ(S21~S23)、分割ステップによって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する圧縮ステップ(S25~S27)、および圧縮ステップによって作成された複数のＪＰＥＧ画像を結合する結合ステップ(S31~S35)を備え、複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含み、結合ステップは、複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々についてＥＯＩセグメントをＲＳＴセグメントに変更する変更ステップ(S31)、および複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群を削除する削除ステップ(S33)を含む。
【発明の効果】
【００１２】
入力画像を形成する複数の部分画像は圧縮手段によって並列的にＪＰＥＧ圧縮を施され、これによって作成された複数のＪＰＥＧ画像は結合手段によって互いに結合される。
【００１３】
複数のＪＰＥＧ画像を結合するにあたっては、末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々に設けられたＥＯＩセグメントがＲＳＴセグメントに変更される。また、先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群が削除される。
【００１４】
この結果、結合されたＪＰＥＧ画像では、単一の既定セグメント群が複数のＭＣＵ群の前に割り当てられ、複数のＲＳＴセグメントが末尾のＭＣＵ群以外の複数のＭＣＵ群にそれぞれ割り当てられ、単一のＥＯＩセグメントが末尾のＭＣＵ群の後に割り当てられる。
【００１５】
これによって、入力画像に対応する単一のＪＰＥＧ画像の作成に要する時間の短縮化が図られ、圧縮画像の作成性能が向上する。
【００１６】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【図面の簡単な説明】
【００１７】
【図１】この発明の一実施例の基本的構成を示すブロック図である。
【図２】この発明の一実施例の構成を示すブロック図である。
【図３】図２実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。
【図４】撮像面における評価エリアの割り当て状態の一例を示す図解図である。
【図５】図２実施例に適用されるレジスタの構成の一例を示す図解図である。
【図６】画像データ上で定義された上半分のエリアおよび下半分のエリアのサイズの一例を示す図解図である。
【図７】（Ａ）は前半の画像データに対応するＪＰＥＧ１データの構造の一例を示す図解図であり、（Ｂ）は後半の画像データに対応するＪＰＥＧ２データの構造の一例を示す図解図である。
【図８】（Ａ）はＪＰＥＧ１データの末尾に割り当てられたＥＯＩセグメントをＲＳＴ７セグメントに変更する処理の一例を示す図解図であり、（Ｂ）はＪＰＥＧ２データの先頭部分に割り当てられた既定セグメント群を削除する処理の一例を示す図解図である。
【図９】結合されたＪＰＥＧデータの構造の一例を示す図解図である。
【図１０】図２実施例に適用されるＣＰＵの動作の一部を示すフロー図である。
【図１１】図２実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。
【発明を実施するための形態】
【００１８】
以下、この発明の実施の形態を図面を参照しながら説明する。
［基本的構成］
【００１９】
図１を参照して、この実施例の画像処理装置は、基本的に次のように構成される。分割手段１は、入力画像を複数の部分画像に分割する。圧縮手段２は、分割手段１によって分割された複数の部分画像の並列的にＪＰＥＧ圧縮を施して複数のＪＰＥＧ画像を作成する。結合手段３は、圧縮手段１によって作成された複数のＪＰＥＧ画像を結合する。
【００２０】
ここで、複数のＪＰＥＧ画像の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含む。また、結合手段３は、複数のＪＰＥＧ画像のうち末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々についてＥＯＩセグメントをＲＳＴセグメントに変更する変更手段３ａ、および複数のＪＰＥＧ画像のうち先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群を削除する削除手段３ｂを含む。
【００２１】
入力画像を形成する複数の部分画像は圧縮手段２によって並列的にＪＰＥＧ圧縮を施され、これによって作成された複数のＪＰＥＧ画像は結合手段３によって互いに結合される。
【００２２】
複数のＪＰＥＧ画像を結合するにあたっては、末尾のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々に設けられたＥＯＩセグメントがＲＳＴセグメントに変更される。また、先頭のＪＰＥＧ画像を除く１または２以上のＪＰＥＧ画像の各々から既定セグメント群が削除される。
【００２３】
この結果、結合されたＪＰＥＧ画像では、単一の既定セグメント群が複数のＭＣＵ群の前に割り当てられ、複数のＲＳＴセグメントが末尾のＭＣＵ群以外の複数のＭＣＵ群にそれぞれ割り当てられ、単一のＥＯＩセグメントが末尾のＭＣＵ群の後に割り当てられる。
【００２４】
これによって、入力画像に対応する単一のＪＰＥＧ画像の作成に要する時間の短縮化が図られ、圧縮画像の作成性能が向上する。
［実施例］
【００２５】
図２を参照して、この実施例のディジタルカメラ１０は、ドライバ１８ａおよび１８ｂによってそれぞれ駆動されるフォーカスレンズ１２および絞りユニット１４を含む。これらの部材を経た光学像は、イメージャ１６の撮像面に照射され、光電変換を施される。これによって、光学像に対応する電荷が生成される。
【００２６】
電源が投入されると、ＣＰＵ２６は、動画取り込み処理を実行するべく、露光動作および電荷読み出し動作の繰り返しをドライバ１８ｃに命令する。ドライバ１８ｃは、図示しないＳＧ(Signal Generator)から周期的に発生する垂直同期信号Ｖｓｙｎｃに応答して、撮像面を露光し、かつ撮像面で生成された電荷をラスタ走査態様で読み出す。イメージャ１６からは、読み出された電荷に基づく生画像データが周期的に出力される。なお、各フレームの生画像データのサイズは、後述するＹＵＶ形式の画像データのサイズ（＝水平４６０８画素×垂直３４５６画素に相当）よりも僅かに大きい。
【００２７】
前処理回路２０は、イメージャ１６から出力された生画像データにディジタルクランプ，画素欠陥補正，ゲイン制御などの処理を施す。これらの処理を施された生画像データは、メモリ制御回路３０を通してＳＤＲＡＭ３２の生画像エリア３２ａ（図３参照）に書き込まれる。
【００２８】
後処理回路３４は、生画像エリア３２ａに格納された生画像データをメモリ制御回路３０を通して読み出し、読み出された生画像データに色分離処理，白バランス調整処理およびＹＵＶ変換処理を施す。これによって、水平４６０８画素×垂直３４５６画素に相当するサイズを有するＹＵＶ形式の画像データが作成される。作成された画像データは、ＹＵＶ比率が４：２：２の画像データであり、メモリ制御回路３０を通してＳＤＲＡＭ３２のＹＵＶ画像エリア３２ｂ（図３参照）に書き込まれる。
【００２９】
ＬＣＤドライバ３６は、ＹＵＶ画像エリア３２ｂに格納された画像データをメモリ制御回路３０を通して繰り返し読み出し、読み出された画像データに基づいてＬＣＤモニタ３８を駆動する。この結果、撮像面で捉えられたシーンを表すリアルタイム動画像（スルー画像）がモニタ画面に表示される。
【００３０】
図４を参照して、撮像面の中央には評価エリアＥＶＡが割り当てられる。評価エリアＥＶＡは水平方向および垂直方向の各々において１６分割され、２５６個の分割エリアが評価エリアＥＶＡを形成する。また、図２に示す前処理回路２０は、上述した処理に加えて、生画像データを簡易的にＹデータに変換する簡易Ｙ変換処理を実行する。
【００３１】
ＡＥ評価回路２２は、前処理回路２０によって生成されたＹデータのうち評価エリアＥＶＡに属するＹデータを、垂直同期信号Ｖｓｙｎｃが発生する毎に積分する。これによって、２５６個の積分値つまり２５６個のＡＥ評価値が、垂直同期信号Ｖｓｙｎｃに応答してＡＥ評価回路２２から出力される。ＡＦ評価回路２４は、前処理回路２０によって生成されたＹデータのうち評価エリアＥＶＡに属するＹデータの高周波成分を、垂直同期信号Ｖｓｙｎｃが発生する毎に積分する。これによって、２５６個の積分値つまり２５６個のＡＦ評価値が、垂直同期信号Ｖｓｙｎｃに応答してＡＦ評価回路２４から出力される。
【００３２】
キー入力装置２８に設けられたシャッタボタン２８ｓｈが非操作状態にあるとき、ＣＰＵ２６は、ＡＥ評価回路２２から出力された２５６個のＡＥ評価値に基づいて簡易ＡＥ処理を実行し、適正ＥＶ値を算出する。算出された適正ＥＶ値を定義する絞り量および露光時間はドライバ１８ｂおよび１８ｃに設定され、これによってスルー画像の明るさが大まかに調整される。
【００３３】
シャッタボタン２８ｓｈが半押しされると、ＣＰＵ２６は、ＡＥ評価回路２２から出力された２５６個のＡＥ評価値を参照した厳格ＡＥ処理を実行し、最適ＥＶ値を算出する。算出された最適ＥＶ値を定義する絞り量および露光時間もまた、ドライバ１８ｂおよび１８ｃに設定される。これによって、スルー画像の明るさが厳格に調整される。
【００３４】
ＣＰＵ２６はまた、ＡＦ評価回路２４から出力された２５６個のＡＦ評価値に基づいてＡＦ処理を実行する。フォーカスレンズ１２は合焦点の探索のためにドライバ１８ａによって光軸方向に移動し、これによって発見された合焦点に配置される。この結果、スルー画像の鮮鋭度が向上する。
【００３５】
シャッタボタン２８ｓｈが全押しされると、ＣＰＵ２６は、静止画取り込み処理を実行する。この結果、シャッタボタン２８ｓｈが全押しされた時点のシーンを表す１フレームの画像データがＹＵＶ画像エリア３２ｂから静止画像エリア３２ｃ（図３参照）に退避される。
【００３６】
こうして１フレームの画像データが得られると、ＣＰＵ２６は、画像データの上半分を定義する基準アドレスおよびサイズを図５に示すレジスタＲＧＳＴの１番目のカラムに設定し、画像データの下半分を定義する基準アドレスおよびサイズを同じレジスタＲＧＳＴの２番目のカラムに設定する。
【００３７】
図６を参照して、静止画像エリア３２ｃに退避された画像データは、水平４６０８画素×垂直３４５６画素に相当するサイズを有する。上半分の画像データのサイズは水平４６０８画素×垂直１７２８画素に相当し、下半分の画像データのサイズもまた水平４６０８画素×垂直１７２８画素に相当する。
【００３８】
したがって、レジスタＲＧＳＴの１番目のカラムには、上半分の画像データの先頭アドレスと水平４６０８画素×垂直１７２８画素に相当するサイズとが記述される。また、レジスタＲＧＳＴの２番目のカラムには、下半分の画像データの先頭アドレスと水平４６０８画素×垂直１７２８画素に相当するサイズとが記述される。
【００３９】
ＣＰＵ２６は続いて、圧縮命令をＪＰＥＧエンコーダ４０および４２に向けて発行する。ＪＰＥＧエンコーダ４０に対する圧縮命令には、レジスタＲＧＳＴの１番目のカラムに記述された基準アドレスおよびサイズが記述される。また、ＪＰＥＧエンコーダ４２に対する圧縮命令には、レジスタＲＧＳＴの２番目のカラムに記述された基準アドレスおよびサイズが記述される。
【００４０】
ＪＰＥＧエンコーダ４０は、静止画像エリア３２ｃに退避された上半分の画像データをメモリ制御回路３０を通して読み出し、読み出された画像データにＪＰＥＧ圧縮を施してＪＰＥＧ１データを作成し、そして作成されたＪＰＥＧ１データをメモリ制御回路３０を通してＳＤＲＡＭ３２のＪＰＥＧ１エリア（図３参照）に書き込む。
【００４１】
ＪＰＥＧエンコーダ４２は、静止画像エリア３２ｃに退避された下半分の画像データをメモリ制御回路３０を通して読み出し、読み出された画像データにＪＰＥＧ圧縮を施してＪＰＥＧ２データを作成し、そして作成されたＪＰＥＧ２データをメモリ制御回路３０を通してＳＤＲＡＭ３２のＪＰＥＧ２エリア（図３参照）に書き込む。
【００４２】
ＪＰＥＧ１データは図７（Ａ）に示すデータ構造を有し、ＪＰＥＧ２データは図７（Ｂ）に示すデータ構造を有する。ＪＰＥＧ１データおよびＪＰＥＧ２データのいずれも、連続する複数のＭＣＵによって各々が形成された８個のＭＣＵ群と、先頭のＭＣＵ群の前に割り当てられた既定セグメント群と、末尾のＭＣＵ群を除く７個のＭＣＵ群にそれぞれ割り当てられたＲＳＴ０セグメント〜ＲＳＴ６セグメントと、末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントとを含む。また、既定セグメント群は、ＳＯＩセグメント，ＤＱＴセグメント，ＤＨＴセグメント，ＤＲＩセグメント，ＳＯＦ０セグメント，およびＳＯＳセグメントによって形成される。
【００４３】
ＪＰＥＧ圧縮を施される画像データは、ＹＵＶ比率が４：２：２を示す水平４６０８画素×垂直３４５６画素の画像データである。また、各ＭＣＵは、１２８画素（＝Ｙデータについて６４画素、ＵＶデータについて６４画素）に相当するサイズを有する。すると、ＪＰＥＧ１データおよびＪＰＥＧ２データの各々には、６２２０８個（＝４６０８×３４５６÷２÷１２８）のＭＣＵが含まれることとなる。また、ＪＰＥＧ１データおよびＪＰＥＧ２データの各々を形成するＭＣＵ群の数は“８”であるため、各ＭＣＵ群には７７７６個のＭＣＵ（＝ＭＣＵ群の間で共通する数のＭＣＵ）が割り当てられる。なお、“７７７６”の値は、ＤＲＩセグメント記述される。
【００４４】
ＣＰＵ２６は続いて、ＪＰＥＧ１データのＥＯＩセグメントをＲＳＴ７セグメントに更新し（図８（Ａ）参照）、ＪＰＥＧ２データの先頭部分の既定セグメント群を削除する（図８（Ｂ）参照）。これらの処理が完了すると、ＣＰＵ２６は、既定セグメント群が削除されたＪＰＥＧ２データをＥＯＩセグメントがＲＳＴ７セグメントに更新されたＪＰＥＧ１データの末尾に結合して図９に示す結合ＪＰＥＧデータを作成し、作成された結合ＪＰＥＧデータをＳＤＲＡＭ３２の結合ＪＰＥＧエリア３２ｆ（図３参照）に書き込む。
【００４５】
結合ＪＰＥＧデータが得られると、ＣＰＵ２６は、記録処理の実行をメモリＩ／Ｆ４４に命令する。メモリＩ／Ｆ４４は、結合ＪＰＥＧエリア３２ｆに格納された結合ＪＰＥＧデータをメモリ制御回路３０を通して読み出し、読み出された画像データをファイル形式で記録媒体４２に記録する。
【００４６】
ＣＰＵ２６は、図１０〜図１１に示す撮像タスクを含む複数のタスクをマルチタスクＯＳの制御の下で並列的に実行する。なお、これらのタスクに対応する制御プログラムは、フラッシュメモリ４８に記憶される。
【００４７】
図１０を参照して、ステップＳ１では動画取込み処理を実行する。この結果、撮像面で捉えられたシーンを表すスルー画像がＬＣＤモニタ３８に表示される。ステップＳ３ではシャッタボタン２８ｓｈが半押しされたか否かを判別し、判別結果がＮＯである限り、ステップＳ５で簡易ＡＥ処理を繰り返す。この結果、スルー画像の明るさが大まかに調整される。
【００４８】
ステップＳ３の判別結果がＮＯからＹＥＳに更新されると、ステップＳ７で厳格ＡＥ処理を実行し、ステップＳ９でＡＦ処理を実行する。スルー画像の明るさは厳格ＡＥ処理によって厳格に調整され、スルー画像の鮮鋭度はＡＦ処理によって改善される。
【００４９】
ステップＳ１１ではシャッタボタン２８ｓｈが全押しされたか否かを判別し、ステップＳ１３ではシャッタボタン２８ｓｈの操作が解除されたか否かを判別する。ステップＳ１３でＹＥＳであればステップＳ３に戻り、ステップＳ１１でＹＥＳであればステップＳ１５に進む。ステップＳ１５では静止画取り込み処理を実行し、ステップＳ１７では圧縮処理を実行する。
【００５０】
静止画取り込み処理の結果、シャッタボタン２８ｓｈが全押しされた時点のシーンを表す１フレームの画像データがＹＵＶ画像エリア３２ｂから静止画像エリア３２ｃに退避される。また、圧縮処理の結果、退避された画像データの上半分がＪＰＥＧエンコーダ４０によって圧縮され、退避された画像データの下半分がＪＰＥＧエンコーダ４２によって圧縮され、これによって作成されたＪＰＥＧ１データおよびＪＰＥＧ２データが互いに結合される。結合ＪＰＥＧデータは、結合ＪＰＥＧエリア３２ｆに格納される。
【００５１】
ステップＳ１７の処理が完了するとステップＳ１９に進み、記録処理の実行をメモリＩ／Ｆ４４に命令する。メモリＩ／Ｆ４４は、結合ＪＰＥＧエリア３２ｆに格納された結合ＪＰＥＧデータをメモリ制御回路３０を通して読み出し、読み出された結合ＪＰＥＧデータをファイル形式で記録媒体４６に記録する。記録処理が完了すると、ステップＳ３に戻る。
【００５２】
ステップＳ１７に示す圧縮処理は、図１１に示すサブルーチンに従って実行される。ステップＳ２１では、退避された画像データの上半分を定義する基準アドレスおよびサイズをレジスタＲＧＳＴの１番目のカラムに設定する。ステップＳ２３では、退避された画像データの下半分を定義する基準アドレスおよびサイズをレジスタＲＧＳＴの２番目のカラムに設定する。
【００５３】
ステップＳ２５では、レジスタＲＧＳＴの１番目のカラムに設定された基準アドレスおよびサイズを読み出し、読み出された基準アドレスおよびサイズが記述された圧縮命令をＪＰＥＧエンコーダ４０に向けて発行する。ステップＳ２７では、レジスタＲＧＳＴの２番目のカラムに設定された基準アドレスおよびサイズを読み出し、読み出された基準アドレスおよびサイズが記述された圧縮命令をＪＰＥＧエンコーダ４２に向けて発行する。
【００５４】
この結果、上半分の画像データに対するＪＰＥＧ圧縮がＪＰＥＧエンコーダ４０によって実行され、下半分の画像データに対するＪＰＥＧ圧縮がＪＰＥＧエンコーダ４２によって実行される。ＪＰＥＧエンコーダ４０から出力されたＪＰＥＧ１データはＳＤＲＡＭ３２のＪＰＥＧ１エリア３２ｄに書き込まれ、ＪＰＥＧエンコーダ４２から出力されたＪＰＥＧ２データはＳＤＲＡＭ３２のＪＰＥＧ２エリア３２ｅに書き込まれる。
【００５５】
ステップＳ２９では、圧縮処理が完了したか否か（つまりＪＰＥＧ１データおよびＪＰＥＧ２データがＳＤＲＡＭ３２に確保されたか否か）を判別する。判別結果がＮＯからＹＥＳに更新されるとステップＳ３１に進み、ＪＰＥＧ１データのＥＯＩセグメントをＲＳＴ７セグメントに更新する。ステップＳ３３では、ＪＰＥＧ２データの先頭部分のセグメント群を削除する。
【００５６】
ステップＳ３５では、ステップＳ３１の処理を施されたＪＰＥＧ２データをステップＳ２９の処理を施されたＪＰＥＧ１データの末尾に結合し、これによって作成された結合ＪＰＥＧデータを結合ＪＰＥＧエリア３２ｆに書き込む。書き込みが完了すると、上階層のルーチンに復帰する。
【００５７】
以上の説明から分かるように、ＣＰＵ２６は、静止画像エリア３２ｃに退避された画像データを上半分の画像データと下半分の画像データに分割するべく、前者の基準アドレスおよびサイズをレジスタＲＧＳＴの１番目のカラムに記述し(S21)、さらに後者の基準アドレスおよびサイズをレジスタＲＧＳＴの２番目のカラムに記述する(S23)。ＣＰＵ２６は続いて、分割された上半分の画像データおよび下半分の画像データに並列的にＪＰＥＧ圧縮を施すべく、ＪＰＥＧエンコーダ４０および４２に圧縮命令を与える(S25~S27)。この結果、ＪＰＥＧ１データがＪＰＥＧエンコーダ４０によって作成され、ＪＰＥＧ２データがＪＰＥＧエンコーダ４２によって作成される。ＣＰＵ２６は、作成されたＪＰＥＧ１データおよびＪＰＥＧ２データを結合して結合ＪＰＥＧデータを作成する(S31~S35)。
【００５８】
ここで、ＪＰＥＧ１データおよびＪＰＥＧデータ２の各々は、連続するＫ個（Ｋ：２以上の整数）のＭＣＵによって各々が形成されたＬ個（Ｌ：２以上の整数）のＭＣＵ群、先頭のＭＣＵ群の前に割り当てられた既定セグメント群、末尾のＭＣＵ群を除くＬ−１個のＭＣＵ群にそれぞれ割り当てられたＬ−１個のＲＳＴセグメント、および末尾のＭＣＵ群の後に割り当てられたＥＯＩセグメントを含む。また、ＣＰＵ２６は、結合ＪＰＥＧデータを作成するときに、ＪＰＥＧ１データのＥＯＩセグメントをＲＳＴセグメントに変更し(S31)、ＪＰＥＧ２データから既定セグメント群を削除する(S33)。
【００５９】
この結果、結合ＪＰＥＧデータでは、単一の既定セグメント群が複数のＭＣＵ群の前に割り当てられ、複数のＲＳＴセグメントが末尾のＭＣＵ群以外の複数のＭＣＵ群にそれぞれ割り当てられ、単一のＥＯＩセグメントが末尾のＭＣＵ群の後に割り当てられる。これによって、静止画像エリア３２ｃに退避された画像データに対応するＪＰＥＧデータの作成に要する時間の短縮化が図られ、ＪＰＥＧデータの作成性能が向上する。
【００６０】
なお、この実施例では、結合ＪＰＥＧデータを結合ＪＰＥＧエリア３２ｆ上で作成するようにしている（図１１のステップＳ３５参照）。しかし、ステップＳ３１〜Ｓ３３の処理を施されたＪＰＥＧ１データおよびＪＰＥＧ２データをこの順でファイルに格納すればファイル内で結合ＪＰＥＧデータが完成するため、ステップＳ３５の処理は必ずしも必要ではない。
【符号の説明】
【００６１】
１０  …ディジタルカメラ
１６  …イメージャ
２０  …前処理回路
２２  …ＡＥ評価回路
２４  …ＡＦ評価回路
２６  …ＣＰＵ
３２  …ＳＤＲＡＭ
３４  …後処理回路
【図１】
2014116908.tif 000003
【図２】
2014116908.tif 000004
【図３】
2014116908.tif 000005
【図４】
2014116908.tif 000006
【図５】
2014116908.tif 000007
【図６】
2014116908.tif 000008
【図７】
2014116908.tif 000009
【図８】
2014116908.tif 000010
【図９】
2014116908.tif 000011
【図１０】
2014116908.tif 000012
【図１１】
2014116908.tif 000013