(57)【要約】【課題】簡単な配線構造でかつ消費電力を抑えつつ、表示ムラを防止することができるソースドライバ及び表示装置を提供する【解決手段】電源とカスケード接続されたソースドライバ１００、２００、３００に、それぞれ異なる電流能力を有する複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎを備えるバイアス回路７と、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎを切り替える切換えスイッチ７２と、切換えスイッチ７２を制御するバイアス切換え制御回路６と、を備え、バイアス切換え制御回路６は、ソースドライバ１０、２００、３００に供給される電圧の電源電圧からの降下量に応じて、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの何れかを選択するように切換えスイッチ７２を制御するように構成した。【選択図】図３
2014071180.tif 000002
【特許請求の範囲】
【請求項１】
電源とカスケード接続されたソースドライバであって、
前記ソースドライバは、
それぞれ異なる電流能力を有する複数のバイアス生成回路を備えるバイアス回路と、
前記バイアス生成回路を切り替えるスイッチ回路と、
前記スイッチ回路を制御するバイアス切換え制御回路と、
を備え、
前記バイアス切換え制御回路は、前記ソースドライバに供給される電圧の電源電圧からの降下量に応じて、複数の前記バイアス生成回路の何れかを選択するように前記スイッチ回路を制御するソースドライバ。
【請求項２】
前記ソースドライバは、前記ソースドライバが前記電源から何チップ目に配置されているかを認識する接続順認識回路を備え、
前記接続順認識回路は、前記バイアス切換え制御回路に、前記ソースドライバが前記電源から何チップ目に配置されているかを示す接続順情報を入力し、
前記バイアス切換え制御回路は、前記接続順情報に基づいて、複数の前記バイアス生成回路の何れかを選択するように前記スイッチ回路を制御する請求項１に記載のソースドライバ。
【請求項３】
前記ソースドライバは、カスケード信号作成回路を備え、
前記接続順認識回路は、前記カスケード信号作成回路が出力するカスケード信号のパルス幅に基づいて、前記ソースドライバが前記電源から何チップ目に配置されているかを認識する請求項２に記載のソースドライバ。
【請求項４】
基準電圧を生成する基準電圧発生回路と、
前記基準電圧と前記電源電圧とを比較する比較回路と、
を備え、
前記バイアス切換え制御回路は、前記比較回路から出力される比較結果情報に基づいて、複数の前記バイアス生成回路の何れかを選択するように前記スイッチ回路を制御する請求項１に記載のソースドライバ。
【請求項５】
前記比較回路は、減算回路と、Ａ／Ｄコンバータと、エンコーダと、を備え、
前記減算回路は、前記基準電圧と前記電源電圧との差分を算出するとともに、算出結果を前記Ａ／Ｄコンバータに入力し、
前記Ａ／Ｄコンバータは、前記算出結果をデジタル信号に変換するとともに、当該デジタル信号を前記エンコーダに入力し、
前記エンコーダは、前記デジタル信号に基づいて、複数の前記バイアス生成回路の前記電流能力の何れかを選択するバイアス回路選択信号を生成するとともに、前記バイアス回路選択信号を前記バイアス切換え制御回路に入力し、
前記バイアス切換え制御回路は、前記バイアス回路選択信号に基づいて、複数の前記バイアス生成回路の何れかを選択するように前記スイッチ回路を制御する請求項４に記載のソースドライバ。
【請求項６】
表示パネルと、
前記表示パネルの複数のデータラインを駆動する複数の請求項１〜５の何れか一項に記載されたソースドライバと、
前記表示パネルの複数のゲートラインを駆動する複数のゲートドライバと、
少なくとも複数の前記ソースドライバ及び複数の前記ゲートドライバを制御するコントローラと、を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソースドライバ及び表示装置に関する。
【背景技術】
【０００２】
液晶表示装置等の表示装置は、液晶パネル、タイミングコントローラ、走査線側駆動ＩＣ（以下、「ゲートドライバ」と称する。）、データ線側駆動ＩＣ（以下、「ソースドライバ」と称する。）等を備えて構成されている。
タイミングコントローラからソースドライバにストローブ信号が入力されると、理想的には、すべてのソースドライバが同時に液晶パネルのＴＦＴ（薄膜トランジスタ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）に電荷をチャージ又はディスチャージする。
また、ソースドライバと電源供給源とがカスケード接続される場合がある。この場合、ソースドライバ間の配線抵抗やソースドライバ内の配線抵抗によって、電源供給源から離れるほど、ソースドライバに供給される電源電圧が下がってしまう。その結果、カスケード接続されたソースドライバ間で、ソースドライバに供給される電源電圧が異なってしまう。すなわち、電源供給源から１チップ目、２チップ目、３チップ目と離れていく毎に、ソースドライバに供給される電源電圧が下がっていくこととなる。
【０００３】
供給される電源電圧がソースドライバ間で異なると、ソースドライバのＡＭＰ（ソースドライバアンプ）のスルーレートがソースドライバ間で異なることとなってしまう。そのため、液晶パネルのＴＦＴに電荷をチャージするスピードが後段のソースドライバになるほど遅くなってしまい、表示ムラの原因となってしまう。
【０００４】
特許文献１には、ソースドライバがカスケード接続された場合に、電圧供給源との距離に起因して、ソースドライバに供給される電源電圧が下がってしまうことを防止する技術が記載されている。
特許文献１の図３は、ソースドライバと基準電位供給回路との間の配線構造を模式的に示している。当該図３において、複数の引き出し配線２０−０〜２０−ｎが、それぞれ、主配線１４と複数のソースドライバとを電気的に接続している。また、複数の引き出し配線２１−０〜２１−ｎが、それぞれ、主配線１５と複数のソースドライバとを電気的に接続している。そして、特許文献１では、当該複数の引き出し配線２０−０〜２０−ｎの電気抵抗値を電圧供給源から遠ざかるにつれて小さくなるように構成している。同様に、当該複数の引き出し配線２１−０〜２１−ｎの電気抵抗値を電圧供給源から遠ざかるにつれて小さくなるように構成している。これにより、電圧供給源との距離に起因して、ソースドライバに供給される電源電圧が下がってしまうことを防止している。
【０００５】
また、特許文献２には、複数の駆動回路に電流を供給する配線部に調整回路部を設けることにより、駆動回路に供給される電流を調整し、駆動回路のばらつきを調整する技術が記載されている。そして、調整回路部には、抵抗が設けられ、当該抵抗の抵抗値を調整することにより、駆動回路に供給される電流を調整している。
【０００６】
また、特許文献３には、ＴＦＴのＶｔｈ（しきい値電圧）やＶ−Ｉカーブ（電圧−電流カーブ）の傾きのばらつき、ＷＯＡ配線抵抗によって生じるガンマ電源電圧のばらつきによって生じる表示ムラを解決する技術が記載されている。具体的には、画像データを補正することによって、当該ばらつきをキャンセルする技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−０９９４１４号公報
【特許文献２】特開平０９−２６９７４９号公報
【特許文献３】特開２００９−１９８６９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の技術では、電圧供給点から配線抵抗を段階的に変化させる配線構造が複雑となる。また、特許文献１及び特許文献２に記載の技術では、ドライバに電流を供給する配線に抵抗を入れるため、抵抗を入れる前と同じレベルのドライバ駆動能力を維持するためには、消費電力が増大するという問題がある。
また、引用文献３に記載の技術では、複雑な演算処理をしなければならないため、チップサイズが増大するという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態にかかるソースドライバは、電源とカスケード接続されている。また、前記ソースドライバは、バイアス回路と、スイッチ回路と、バイアス切換え制御回路と、を備える。前記バイアス回路は、それぞれ異なる電流能力を有する複数のバイアス生成回路を備える。前記スイッチ回路は、前記バイアス生成回路を切り替える。前記バイアス切換え制御回路は、前記ソースドライバに供給される電圧の電源電圧からの降下量に応じて、複数の前記バイアス生成回路の何れかを選択するように前記スイッチ回路を制御する。
【００１０】
一実施の形態にかかるソースドライバによれば、複雑な演算処理を行う必要がないため配線構造を簡単にすることができる。また、ソースドライバに供給される電源電圧の降下を補正するための抵抗を入れる必要もないため、消費電力を抑えることができる。よって、簡単な配線構造でかつ消費電力を抑えつつ、表示ムラを防止することができる。
【発明の効果】
【００１１】
前記一実施の形態によれば、簡単な配線構造でかつ消費電力を抑えつつ、表示ムラを防止することができるソースドライバ及び表示装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかるソースドライバ群を示す図である。
【図２】実施の形態１にかかるソースドライバ群の動作の一部を説明するタイミングチャートである。
【図３】実施の形態１にかかるソースドライバ内のバイアス回路、バイアス切換え制御回路、ソースアンプを詳細に示す図である。
【図４】従来例にかかるソースアンプのスルーレートを示す図である。
【図５】実施の形態１にかかるソースアンプのスルーレートを示す図である。
【図６】実施の形態１にかかるソースドライバと従来例にかかるソースドライバの消費電力を比較する図である。
【図７】実施の形態１にかかるソースドライバと従来例にかかるソースドライバの駆動能力を比較する図である。
【図８】実施の形態２にかかるソースドライバ群を示す図である。
【図９】実施の形態２にかかるソースドライバ内の減算回路、Ａ／Ｄコンバータ、エンコーダを詳細に示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して実施の形態について説明する。なお、図面は簡略的なものである。また、同一の要素には同一の符号を付すとともに、重複する説明は省略する。
【００１４】
実施の形態１
図１は、実施の形態１にかかるソースドライバ群を説明する図である。このソースドライバ群は、駆動回路として液晶表示装置等の表示装置に設けられる。
表示装置は、一般的に、表示パネル（図示省略）、ソースドライバ群（図１）、ゲートドライバ群（図示省略）、タイミングコントローラ（コントローラ、図示省略）、電源（図示省略）等を備える。
表示パネルには、複数のデータラインと複数のゲートラインとが格子状に配置されている。また、表示パネルには、複数の画素電極がマトリクス状に配列されている。また、データラインと画素電極との間には、ＴＦＴ（薄膜トランジスタ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が接続されている。
【００１５】
図１に示すように、ソースドライバ１００、２００、３００、・・・は、電源とカスケード接続されている。ソースドライバ１００、２００、３００は、同じ構成となっているので、以下、特に区別する場合を除いて、ソースドライバ１００、２００、３００、・・・を単にソースドライバ１００として説明する。
ソースドライバ１００は、スタートパルス作成回路１、カスケード信号作成回路２、接続順認識回路３、シフトレジスタ４、Ｄ／Ａ変換部５、バイアス切換え制御回路（ＢＩＡＳ切換え制御回路）６、バイアス回路（ＢＩＡＳ回路）７、ソースアンプ（ソースＡＭＰ）８等を備えている。
【００１６】
図２に示すように、スタートパルス作成回路１は、タイミングコントローラから信号ＲＳＴがソースドライバ１００に入力されると、１クロック幅のスタートパルス（スタート信号）を生成する。また、スタートパルス作成回路１は、当該スタートパルスをカスケード信号作成回路２及びシフトレジスタ４に入力する。
【００１７】
カスケード信号作成回路２は、スタートパルスが入力されると、カスケード信号ＯＵＴとして当該スタートパルスを次チップのスタートパルス作成回路１及び接続順認識回路３に入力する。
具体的には、ソースドライバ１００のカスケード信号作成回路２は、カスケード信号ＯＵＴ１をソースドライバ２００のスタートパルス作成回路１及び接続順認識回路３に入力する。
次に、ソースドライバ２００のスタートパルス作成回路１は、当該カスケード信号ＯＵＴ１をカスケード信号作成回路２に入力する。次に、ソースドライバ２００のカスケード信号作成回路２は、当該カスケード信号ＯＵＴ１に１クロック幅加えた２クロック幅のカスケード信号ＯＵＴ２をソースドライバ３００のスタートパルス作成回路１及び接続順認識回路３に入力する。
次に、ソースドライバ３００のスタートパルス作成回路１は、当該カスケード信号ＯＵＴ２をカスケード信号作成回路２に入力する。次に、ソースドライバ３００のカスケード信号作成回路２は、当該カスケード信号ＯＵＴ２に１クロック幅加えた３クロック幅のカスケード信号ＯＵＴ３を次チップのスタートパルス作成回路１及び接続順認識回路３に入力する。
このように、電源から離れるほど、カスケード信号ＯＵＴのクロック幅が１クロック幅ずつ長くなるようになっている。
【００１８】
接続順認識回路３は、前のチップのカスケード信号生成回路２から入力されるカスケード信号ＯＵＴのパルス幅に基づいて、ソースドライバ１００が電源から何チップ目に配置されているかを認識する。
なお、１チップ目の接続順認識回路３は、ＳＴＢ信号（ストローブ信号）の立ち上がりの時点で、スタートパルス作成回路１と接続順認識回路３の入力レベルに基づいて、ソースドライバ１００が電源から何チップ目に配置されているかを認識する。
具体的には、１チップ目のソースドライバ１００のスタートパルス作成回路１と接続順認識回路３の入力は、電源（ＶＤＤ）に固定されている。そのため、ＳＴＢ信号の立ち上がりの時点におけるスタートパルス作成回路１と接続順認識回路３の入力レベルはＨレベルである。
一方、２チップ目以降のソースドライバ２００、３００、・・・では、スタートパルス作成回路１と接続順認識回路３には、前のチップのカスケード信号ＯＵＴが入力される。そのため、２チップ目以降のソースドライバ２００、３００、・・・では、ＳＴＢ信号の立ち上がりの時点におけるスタートパルス作成回路１と接続順認識回路３の入力レベルは、Ｌレベルである。これにより、スタートパルス生成回路１において、ＲＳＴからスタートパルスを作成するか、OUT1からスタートパスを作成するかの選択が可能であり、２チップ目はOUT1を受けてスタートパルス生成回路１において、スタートパルスを生成し、カスケード信号生成回路２とシフトレジスタ４に送る。
ここで、ＳＴＢ信号とは、ソースアンプ８の出力タイミングを知らせる信号であり、１水平期間に１回、タイミングコントローラからソースドライバ１００に入力される。
また、接続順認識回路３は、バイアス切換え制御回路６に、ソースドライバ１００が電源から何チップ目に配置されているかを示す接続順情報を入力する。
【００１９】
図３は、ソースドライバ１００内のバイアス回路７、バイアス切換え制御回路６、ソースアンプ８を詳細に示す図である。
図３に示すように、バイアス回路７は、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎと、切換えスイッチ７２（スイッチ回路）を備える。
複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎは、それぞれ異なる電流能力を有する。また、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎは、高電位側電源電圧ＶＤＤと切換えスイッチ７２との間に並列に接続されている。同様に、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎは、低電位側電源電圧ＶＳＳと切換えスイッチ７２との間に並列に接続されている。
そして、切換えスイッチ７２は、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの何れかを選択して、ソースアンプ８に接続する。
なお、本実施の形態では、切換えスイッチ７２は、バイアス回路７内に設けられることとしたが、バイアス回路７の外に設けられていてもよい。
【００２０】
また、バイアス切換え制御回路６は、接続順認識回路３から入力される接続順情報に基づいて、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの何れかを選択するようにスイッチ回路７２を制御する。具体的には、バイアス切換え制御回路６は、接続順情報に基づいて、何れのバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎを選択するかを示すバイアス選択信号をスイッチ回路７２に入力する。
具体的には、バイアス選択信号は、自チップのソースドライバ１００が１チップ目であればバイアス生成回路７１＿１を、自チップのソースドライバ２００が２チップ目であればバイアス生成回路７１＿２を、選択するように指示する信号である。
そして、切換えスイッチ７２は、当該バイアス選択信号に基づいて、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの何れかを選択して、ソースアンプ８に接続する。
【００２１】
ここで、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力は、ソースドライバ１００に電位供給する配線の抵抗値（図１におけるＲＰ１、ＲＰ２、ＲＰ３、・・・、ＲＮ１、ＲＮ２、ＲＮ３・・・）と各ソースドライバ内の電源配線抵抗値に基づいて、あらかじめシミュレーションを行うことにより決定される。
具体的には、電源から１チップ目のソースドライバ１００の電位供給配線の抵抗値はほぼゼロである。一方で、電源から２チップ目のソースドライバ２００の電位供給配線の抵抗値は、ＲＰ１とソースドライバ１００のＶＤＤ配線抵抗値の和ＲＲＰ１及びＲＮ１とソースドライバ１００のＶＳＳ配線抵抗値の和ＲＲＮ１である。そこで、当該抵抗値ＲＲＰ１、ＲＲＮ１による電源電圧降下によるスルーレートのばらつき等を補正することができるように、バイアス生成回路７１＿２の電流能力をシミュレーションにより決定する。
また、電源から３チップ目のソースドライバ３００の電位供給配線の抵抗値は、ＲＲＰ２及びＲＲＮ２である。そこで、抵抗値ＲＲＰ１＋ＲＲＰ２及びＲＲＮ１＋ＲＲＮ２による電源電圧降下によるスルーレートのばらつき等を補正することができるように、バイアス生成回路７１＿３の電流能力をシミュレーションにより決定する。
また、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力は、上述の電位供給配線の抵抗値の他に、ＴＦＴを駆動するために必要な電流（ＴＦＴ負荷）も考慮したシミュレーションによって決定する。
【００２２】
以上に説明したように、実施の形態１にかかるソースドライバ群において、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力を、ソースドライバ１００に電位供給する配線の抵抗値（図１におけるＲＰ１、ＲＰ２、ＲＰ３、・・・、ＲＮ１、ＲＮ２、ＲＮ３・・・）に基づいて、あらかじめシミュレーションを行うことにより決定する。換言すれば、電源から遠くなるにしたがって、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力を大きくしている。これにより、ソースドライバ１００に電位供給する配線の抵抗値（図１におけるＲＰ１、ＲＰ２、ＲＰ３、・・・、ＲＮ１、ＲＮ２、ＲＮ３・・・）による電源電圧降下等に起因する、ソースアンプ８のスルーレートのばらつきを補正する。これにより、ソースアンプ８の出力電位が、理想電位に到達するまでの時間のばらつきが解消され、表示パネルの表示ムラを抑制することができる。
【００２３】
図４に、従来例にかかるソースドライバ群におけるソースアンプのスルーレートのシミュレーション結果を示す。また、図５に、実施の形態１にかかるソースドライバ群におけるソースアンプ８のスルーレートのシミュレーション結果を示す。シミュレーションにおいて、ソースドライバ群に含まれるソースドライバの数は３つとした。また、従来例にかかるソースドライバ群は、接続順認識回路３、バイアス切換え制御回路６、バイアス回路７を備えない点以外は、実施の形態１にかかるソースドライバ群と同様の構成を備える。
図４において、実線が電源から１チップ目のソースドライバのソースアンプのスルーレート、破線が電源から２チップ目のソースドライバのソースアンプのスルーレート、一点鎖線が電源から３チップ目のソースドライバのソースアンプのスルーレートを示す。同様に、図５において、実線が電源から１チップ目のソースドライバ１００のソースアンプ８のスルーレート、破線が電源から２チップ目のソースドライバ２００のソースアンプ８のスルーレート、一点鎖線が電源から３チップ目のソースドライバ３００のソースアンプ８のスルーレートを示す。また、図４、図５において、横軸が時間（ｓ）を示し、縦軸が電圧（Ｖ）を示す。
【００２４】
図４と図５の比較より、実施の形態１にかかるソースドライバ群では、従来例にかかるソースドライバ群に比べて、ソースアンプ８のスルーレートのばらつきが少ない。具体的には、図４に示すように、従来例にかかるソースドライバ群では、電源から遠くなるにつれて、ソースアンプのスルーレートが遅くなっている。一方、図５に示すように、実施の形態１にかかるソースドライバ群では、電源からの距離によらず、ソースアンプのスルーレートがほぼ同じとなっている。
【００２５】
図６に、実施の形態１にかかるソースドライバ群と従来例にかかるソースドライバ群の消費電力のシミュレーション結果を示す。図６において、縦軸が消費電力を示し、横軸が時間（ｓ）を示し、実線が実施の形態１にかかるソースドライバ群の消費電力を示し、破線が従来例にかかるソースドライバ群の消費電力を示す。シミュレーションにおいて、ソースドライバ群に含まれるソースドライバの数は３つとした。また、従来例にかかるソースドライバ群は、接続順認識回路３、バイアス切換え制御回路６、バイアス回路７を備えず、供給電位をソースドライバ毎に調整するための抵抗を備える点以外は、実施の形態１にかかるソースドライバ群と同様の構成を備える。
【００２６】
図６に示すように、実施の形態１にかかるソースドライバ群では、従来例にかかるソースドライバ群に比べて、消費電力を抑えることができる。これは、従来例にかかるソースドライバ群では、供給電位をソースドライバ毎に調整するための抵抗を備えるためである。従来例では、抵抗を備えない場合と同程度の駆動能力を得るために、電源の供給電位にあらかじめオフセットをつける必要がある。そのため、従来例では消費電力が上昇してしまう。
一方、実施の形態１にかかるソースドライバ群では、ソースドライバ１００に供給される電源電圧の降下を補正するための抵抗を入れる必要もない。また、あらかじめ、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力を、ソースドライバ１００に電位供給する配線の抵抗値に基づいて、シミュレーションを行うことにより決定し、必要なソースドライバ１００と必要な回路のみの電流量を増やしている。そのため、消費電力を抑えることができる。
【００２７】
図７に、図６においてシミュレーションを行った従来例と実施の形態１にかかるソースドライバ群におけるスルーレートのシミュレーション結果を示す。図７に示すように、実施の形態１にかかるソースドライバ群では、ソースドライバに供給される電源電圧の降下を補正するための抵抗を入れた従来例と同程度のスルーレートが得られる。
換言すれば、実施の形態１にかかるソースドライバ群によれば、消費電力を抑えつつ、従来と同程度のスルーレートを確保することができる。また、実施の形態１では、ソースドライバに供給される電源電圧の降下に起因する表示ムラを補正するように画像データを補正する等の複雑な演算処理を必要としないため配線構造を簡単にすることができる。
また、ソースドライバに供給される電源電圧の降下を補正するための抵抗を入れる必要もないため、狭額縁化を実現できる。
【００２８】
実施の形態２
図８は、実施の形態２にかかるソースドライバ群を説明する図である。図８に示すように、実施の形態２にかかるソースドライバ群は、接続順認識回路３を備えず、基準電圧発生回路９、減算回路１０、Ａ／Ｄコンバータ１１、エンコーダ１２を備える点のみが、実施の形態１にかかるソースドライバ群と異なるため、同一の構成については、同一の符号を付すとともに、その説明を省略する。
【００２９】
図８に示すように、ソースドライバ１０１、２０１、３０１、・・・は、電源とカスケード接続されている。ソースドライバ１０１、２０１、３０１は、同じ構成となっているので、以下、特に区別する場合を除いて、ソースドライバ１０１、２０１、３０１、・・・を単にソースドライバ１０１として説明する。
ソースドライバ１０１は、スタートパルス作成回路１、カスケード信号作成回路２、シフトレジスタ４、Ｄ／Ａ変換部５、バイアス切換え制御回路（ＢＩＡＳ切換え制御回路）６、バイアス回路（ＢＩＡＳ回路）７、ソースアンプ（ソースＡＭＰ）８、基準電圧発生回路９、減算回路（比較回路）１０、Ａ／Ｄコンバータ（比較回路）１１、エンコーダ（比較回路）１２等を備えている。
【００３０】
カスケード信号作成回路２は、スタートパルスが入力されると、カスケード信号ＳＴＨとして当該スタートパルスを次チップのスタートパルス作成回路１に入力する。
具体的には、ソースドライバ１０１のカスケード信号作成回路２は、カスケード信号ＳＴＨ１をソースドライバ２０１のスタートパルス作成回路１に入力する。
次に、ソースドライバ２０１のスタートパルス作成回路１は、当該カスケード信号ＳＴＨ１をカスケード信号作成回路２に入力する。次に、ソースドライバ２０１のカスケード信号作成回路２は、カスケード信号ＳＴＨ２を生成し、ソースドライバ３０１のスタートパルス作成回路１に入力する。
次に、ソースドライバ３０１のスタートパルス作成回路１は、当該カスケード信号ＳＴＨ２をカスケード信号作成回路２に入力する。次に、ソースドライバ３０１のカスケード信号作成回路２は、カスケード信号ＳＴＨ３を生成し、次チップのスタートパルス作成回路１に入力する。
このように、カスケード信号ＳＴＨのクロック幅は、すべてのソースドライバ１０１、２０１、３０１、・・・において、１クロック幅となっている。
【００３１】
基準電圧発生回路９は、基準電圧信号を生成し、当該基準電圧を減算回路１０に入力する。
ここで、基準電圧とは、電源電圧の理想電圧である。
【００３２】
図９に、減算回路１０、Ａ／Ｄコンバータ１１、エンコーダ１２を詳細に示す。
減算回路１０は、基準電圧発生回路９から入力される基準電圧信号の電圧Ｖ１と、電源からソースドライバ１０１に供給される電圧Ｖ２（高電位側電源電圧ＶＤＤ及び低電位側電源電圧ＶＳＳ）との差分電圧Ｖ０を算出する。ここで、Ｖ０＝−（Ｖ１−Ｖ２）である。
また、減算回路１０は、差分電位Ｖ０の信号をＡ／Ｄコンバータ１１に入力する。
【００３３】
Ａ／Ｄコンバータ１１は、複数のコンパレータ１１１等を備えている。そして、Ａ／Ｄコンバータ１１は、減算回路１０から入力された差分電位Ｖ０の信号をデジタル信号に変換する。また、Ａ／Ｄコンバータは、当該デジタル信号をエンコーダ１２に入力する。
それぞれのコンパレータ１１１には、差分電位Ｖ０の信号と、Ａ／Ｄコンバータ用基準電圧の信号とが入力される。また、Ａ／Ｄコンバータ用基準電圧の分割数は、コンパレータ１１１の数によって決まる。
なお、Ａ／Ｄコンバータ用基準電圧の分割数（Ａ／Ｄコンバータ１１に備えられるコンパレータ１１１の数）は、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの切換え精度に応じて決定すればよい。Ａ／Ｄコンバータ用基準電圧の分割数が多いほど、細かい精度で複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎを切り換えることができる。
【００３４】
エンコーダ１２は、Ａ／Ｄコンバータ１１から入力されるデジタル信号に基づいて、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力の何れかを選択するバイアス回路選択信号を生成する。また、エンコーダ１２は、当該バイアス回路選択信号をバイアス切換え制御回路６に入力する。
【００３５】
バイアス切換え制御回路６は、エンコーダ１２から入力されるバイアス回路選択信号に基づいて、複数のバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの何れかを選択するようにスイッチ回路７２を制御する。具体的には、バイアス切換え制御回路６は、バイアス回路選択信号に基づいて、何れのバイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎを選択するかを示すバイアス選択信号をスイッチ回路７２に入力する。
【００３６】
以上に説明した第２の実施の形態にかかるソースドライバ群では、第１の実施の形態にかかるソースドライバ群と同様の効果が得られるのは勿論のこと、減算回路１０、Ａ／Ｄコンバータ１１、エンコーダ１２が、電源からソースドライバ１０１に供給される電圧の降下量を計算するため、設計時に配線抵抗等に基づいて電圧の降下量をシミュレーションする必要がない。また、Ａ／Ｄコンバータ１１のＡ／Ｄコンバータ用基準電圧の分割数を増やすことにより、電源とカスケード接続されるソースドライバ１０１の数以上の精度で、バイアス生成回路７１＿１、７１＿２、・・・、７１＿ｎの電流能力を切り換えることができる。
【００３７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００３８】
１  スタートパルス作成回路
２  カスケード信号作成回路
３  接続順認識回路
４  シフトレジスタ
５  Ｄ／Ａ変換部
６  バイアス切換え制御回路（ＢＩＡＳ切換え制御回路）
７  バイアス回路（ＢＩＡＳ回路）
７１＿１、７１＿２、・・・、７１＿ｎ  バイアス生成回路
７２  切換えスイッチ（スイッチ回路）
８  ソースアンプ（ソースＡＭＰ）
９  基準電圧発生回路
１０  減算回路（比較回路）
１１  Ａ／Ｄコンバータ（比較回路）
１２  エンコーダ（比較回路）
１００、１０１、２００、２０１、３００、３０１  ソースドライバ
【図１】
2014071180.tif 000003
【図２】
2014071180.tif 000004
【図３】
2014071180.tif 000005
【図４】
2014071180.tif 000006
【図５】
2014071180.tif 000007
【図６】
2014071180.tif 000008
【図７】
2014071180.tif 000009
【図８】
2014071180.tif 000010
【図９】
2014071180.tif 000011