(57)【要約】      （修正有）【課題】信頼性が高い半導体光素子およびその製造方法、ならびにこれを用いた集積型半導体光素子を提供する。【解決手段】Ａｌを含む第１半導体材料からなる活性層を含み、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路と、光導波路の光出力端面側に形成され、光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部５、６と、を備える半導体光素子１００。Ａｌを含む第１半導体材料からなる活性層を含む半導体積層体を、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路に形成するメサ構造形成工程と、前記光導波路の光出力端面側に、前記光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部を形成する窓構造部形成工程と、を含む。【選択図】図１
2014236161.tif 000002
【特許請求の範囲】
【請求項１】
Ａｌを含む第１半導体材料からなる活性層を含み、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路と、
前記光導波路の光出力端面側に形成され、前記光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部と、
を備えることを特徴とする半導体光素子。
【請求項２】
前記光導波路のメサ構造を埋め込む埋め込み部を有することを特徴とする請求項１に記載の半導体光素子。
【請求項３】
前記窓構造部は埋め込み構造を有し、前記埋め込み部と同一工程で形成されたものであることを特徴とする請求項２に記載の半導体光素子。
【請求項４】
前記第１半導体材料はＡｌＧａＩｎＡｓであり、前記第２半導体材料はＩｎＰであることを特徴とする請求項１〜３のいずれか一つに記載の半導体光素子。
【請求項５】
前記テーパ部の出力端面での幅は、前記光の強度による、前記活性層の出力端面における瞬時光学損傷が防止される幅であることを特徴とする請求項１〜４のいずれか一つに記載の半導体光素子。
【請求項６】
前記テーパ部の出力端面での幅は、前記出力端面での光強度密度が前記活性層の出力端面における瞬時光学損傷が発生する光強度密度よりも弱くなるような幅であることを特徴とする請求項５に記載の半導体光素子。
【請求項７】
前記テーパ部の幅は、前記光をシングルモードで伝搬する幅であることを特徴とする請求項１〜６のいずれか一つに記載の半導体光素子。
【請求項８】
前記光導波路の光出力端面からの光出力の強度が５０ｍＷ以上であることを特徴とする請求項１〜７のいずれか一つに記載の半導体光素子。
【請求項９】
６０℃以上の素子温度で動作することを特徴とする請求項１〜８のいずれか一つに記載の半導体光素子。
【請求項１０】
請求項１〜９のいずれか一つに記載の半導体光素子を備えることを特徴とする集積型半導体光素子。
【請求項１１】
Ａｌを含む第１半導体材料からなる活性層を含む半導体積層体を、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路に形成するメサ構造形成工程と、
前記光導波路の光出力端面側に、前記光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部を形成する窓構造部形成工程と、
を含むことを特徴とする半導体光素子の製造方法。
【請求項１２】
前記窓構造部形成工程は、前記光導波路のメサ構造を半導体層によって埋め込む工程に含まれることを特徴とする請求項１１に記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子およびその製造方法ならびに集積型半導体光素子に関するものである。
【背景技術】
【０００２】
近年、光通信に用いられる光素子に低消費電力化が求められている。出力する光の波長の精密制御のために、温度調整素子を用いる信号光源においても、従来よりも高い温度で動作、例えば活性層に従来のＩｎＧａＡｓＰを用いたものでは良好な光出力特性を得ることができない温度である６０℃以上での動作をさせるセミクールド動作の実現は、低消費電力のために有用である。このため、高温環境下で有効な特性が期待されている化合物半導体材料であるＡｌＧａＩｎＡｓ材料からなる活性層を備える半導体光素子を用いた信号光源が有望視されている（非特許文献１参照）。さらに、近年の大容量光通信用においては、信号光源や光増幅器として用いられる半導体光素子により高光出力が求められている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T.  Yamamoto,  et.  al,  Conf.  Dig.,  ISLC  2006,p.p.15-16.
【非特許文献２】伊賀健一著、「半導体レーザ」、オーム社、１９９４年１０月、ｐ．２４０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、半導体光素子から出力される光の強度が増大するにつれて、その出力端面における光強度密度が増大する。その結果、端面において瞬時光学損傷（Catastrophic  Optical  Damage：ＣＯＤ）が発生するおそれがある。このようなＣＯＤが発生するおそれがあると、半導体光素子の信頼性が低下する。また、ＡｌＧａＩｎＡｓ材料からなる活性層は、その組成に含まれるアルミニウム（Ａｌ）が酸化しやすい。そのため、ＡｌＧａＩｎＡｓ材料からなる活性層を備えた半導体光素子において、出力端面で活性層が外気に暴露されると、暴露した活性層が酸化し、さらにＣＯＤが発生しやすくなる場合があり、半導体光学素子の信頼性がさらに低下するおそれがある。
【０００５】
本発明は、上記に鑑みてなされたものであって、信頼性が高い半導体光素子およびその製造方法、ならびにこれを用いた集積型半導体光素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る半導体光素子は、Ａｌを含む第１半導体材料からなる活性層を含み、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路と、前記光導波路の光出力端面側に形成され、前記光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部と、を備えることを特徴とする。
【０００７】
本発明に係る半導体光素子は、上記発明において、前記光導波路のメサ構造を埋め込む埋め込み部を有することを特徴とする。
【０００８】
本発明に係る半導体光素子は、上記発明において、前記窓構造部は埋め込み構造を有し、前記埋め込み部と同一工程で形成されたものであることを特徴とする。
【０００９】
本発明に係る半導体光素子は、上記発明において、前記第１半導体材料はＡｌＧａＩｎＡｓであり、前記第２半導体材料はＩｎＰであることを特徴とする。
【００１０】
本発明に係る半導体光素子は、上記発明において、前記テーパ部の出力端面での幅は、前記光の強度による、前記活性層の出力端面における瞬時光学損傷が防止される幅であることを特徴とする。
【００１１】
本発明にかかる半導体光素子は、上記発明において、前記テーパ部の出力端面での幅は、前記出力端面での光強度密度が前記活性層の出力端面における瞬時光学損傷が発生する光強度密度よりも弱くなるような幅であることを特徴とする。
【００１２】
本発明に係る半導体光素子は、上記発明において、前記テーパ部の幅は、前記光をシングルモードで伝搬する幅であることを特徴とする。
【００１３】
本発明に係る半導体光素子は、上記発明において、前記光導波路の光出力端面からの光出力の強度が５０ｍＷ以上であることを特徴とする。
【００１４】
本発明に係る半導体光素子は、上記発明において、６０℃以上の素子温度で動作することを特徴とする。
【００１５】
本発明に係る集積型半導体光素子は、上記発明の半導体光素子を備えることを特徴とする。
【００１６】
本発明に係る半導体光素子の製造方法は、Ａｌを含む第１半導体材料からなる活性層を含む半導体積層体を、光の出力方向に向かって幅が広くなるテーパ部を有するメサ構造の光導波路に形成するメサ構造形成工程と、前記光導波路の光出力端面側に、前記光の波長よりもバンドギャップ波長が短い第２半導体材料からなる窓構造部を形成する窓構造部形成工程と、を含むことを特徴とする。
【００１７】
本発明に係る半導体光素子の製造方法は、上記発明において、前記窓構造部形成工程は、前記光導波路のメサ構造を半導体層によって埋め込む工程に含まれることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、信頼性が高い半導体光素子を実現できるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】図１は、実施の形態１に係る半導体光素子の模式的な平面図である。
【図２】図２は、図１に示す半導体光素子の光伝搬方向とは垂直な面での光導波路の断面図である。
【図３】図３は、図１に示す半導体光素子の光伝搬方向に沿った面での光導波路の断面図である。
【図４】図４は、実施の形態２に係る半導体光素子の模式的な平面図である。
【図５】図５は、図４に示す集積型半導体光素子のＡ−Ａ線要部断面図である。
【図６】図６は、図４に示す集積型半導体光素子のＢ−Ｂ線要部断面図である。
【図７】図７は、図４に示す集積型半導体光素子のＣ−Ｃ線要部断面図である。
【図８】図８は、図４に示す集積型半導体光素子のＤ−Ｄ線要部断面図である。
【図９】図９は、図４に示す集積型半導体光素子の製造方法を説明する図である。
【図１０】図１０は、図４に示す集積型半導体光素子の製造方法を説明する図である。
【図１１】図１１は、図４に示す集積型半導体光素子の製造方法を説明する図である。
【図１２】図１２は、図４に示す集積型半導体光素子の製造方法を説明する図である。
【図１３】図１３は、実施の形態３に係る集積型半導体光素子の模式的な平面図である。
【発明を実施するための形態】
【００２０】
以下に、図面を参照して本発明に係る半導体光素子およびその製造方法ならびに集積型半導体光素子の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。また、図面は模式的なものであり、各要素の寸法や寸法の比率などは現実のものとは異なる場合があることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体光素子の模式的な平面図である。図１に示すように、この半導体光素子１００は、半導体光増幅素子として構成されており、光導波路である半導体光増幅器１と、半導体光増幅器１の周囲に形成された埋め込み部２と、光入力側の端面に形成された反射防止膜３と、光出力側の端面に形成された反射防止膜４と、半導体光増幅器１の光出力端面１ａ側に形成された窓構造部５と、半導体光増幅器１の光入力端面１ｂ側に形成された窓構造部６とを備えている。反射防止膜３、４は、誘電体等からなり、その反射率はたとえば０．１％以下である。半導体光増幅器１の光伝搬方向（半導体光増幅器１の光入力から光出力への方向）の長さはたとえば１５００μｍである。
【００２２】
図２は、半導体光素子１００の、光伝搬方向とは垂直な面での光導波路の断面図である。図２に示すように、半導体光素子１００は、ｎ型ＩｎＰ基板２１上に、下部クラッド層を兼ねるｎ型ＩｎＰバッファ層２２と、組成を連続的に変化させた下部ＡｌＧａＩｎＡｓ−ＳＣＨ（Separate  Confinement  Heterostructure）層２３と、複数の障壁層と複数の発光層である井戸層とが交互に積層した多重量子井戸（ＭＱＷ：Multi  Quantum  Well）構造の活性層２４と、上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５と、ＩｎＰスペーサ層２６と、ｐ型ＩｎＰクラッド層２８と、が順次積層した構造を有する。ｐ型ＩｎＰクラッド層２８からｎ型ＩｎＰバッファ層２２の途中に到る深さまでは半導体光増幅器１を構成するメサ構造となっている。メサ構造の幅方向両側は、埋め込み部２を構成するｐ型ＩｎＰ電流ブロッキング層３２とｎ型ＩｎＰ電流ブロッキング層３３との積層構造により埋め込まれている。なお、活性層２４はＭＱＷ構造に限られず、層全体が発光層であるバルク構造でもよい。
【００２３】
活性層２４はＡｌを含む第１半導体材料であるＡｌＧａＩｎＡｓからなる。活性層２４を構成するＡｌＧａＩｎＡｓの組成は、井戸層においては、そのバンドギャップ波長が、半導体光素子１００で光増幅すべき光の波長（たとえば１５５０ｎｍ帯）より長い波長となり、障壁層においては、そのバンドギャップ波長が、光増幅すべき光の波長より短い波長となるように設定されている。なお、バンドギャップ波長とは、半導体材料のバンドギャップエネルギーに相当するエネルギーを有する光の波長を意味する。
【００２４】
さらに、半導体光素子１００は、ｐ型ＩｎＰクラッド層２８およびｎ型ＩｎＰ電流ブロッキング層３３の上に順次形成された、ｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５、ＡｕＺｎ／Ａｕ構造を有するｐ側電極３９を備えている。このように、活性層２４と、活性層２４を上下から挟むｎ型ＩｎＰバッファ層２２とｐ型ＩｎＰクラッド層２８、３４とは導波路構造を構成している。なお、図１では、ｐ側電極３９の記載を省略している。半導体光素子１００は、さらに、ｎ型ＩｎＰ基板２１の裏面に形成されたＡｕＧｅＮｉ／Ａｕ構造からなるｎ側電極４０を備えている。
【００２５】
図３は、半導体光素子１００の、光伝搬方向（半導体光増幅器１の光入力から光出力への方向）とは垂直な面での半導体光増幅器１の断面図である。図３に示すように、この半導体光素子１００では、窓構造部５、６も、ｐ型ＩｎＰ電流ブロッキング層３２とｎ型ＩｎＰ電流ブロッキング層３３との積層構造で構成され、半導体光増幅器１を構成するメサ構造を埋め込む埋め込み構造となっている。
【００２６】
窓構造部５、６を構成する第２半導体材料であるＩｎＰは、そのバンドギャップ波長が９１９ｎｍであり、この半導体光素子１００で光増幅すべき光の波長（たとえば１５５０ｎｍ帯）より短いものである。
【００２７】
また、図１に示すように、半導体光増幅器１は、光の伝搬方向の全体にわたって、光出力端面１ａ方向に向かって直線的かつ連続的に幅が広くなるテーパ部として形成されている。半導体光増幅器１は、光入力端面１ｂにおいて活性層幅（メサ幅）Ｗ１が２μｍであり、光出力端面１ａにおいて活性層幅Ｗ２が４μｍで、下部ＡｌＧａＩｎＡｓ−ＳＣＨ２３、活性層２４、および上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５の合計厚さが１５０ｎｍである。
【００２８】
つぎに、この半導体光素子１００の動作について説明する。まず、ｐ側電極３９とｎ側電極４０との間に電圧を印加し、活性層２４に電流を注入する。この状態で、半導体光素子１００の光入力側から反射防止膜３を介してたとえば波長１５５０ｎｍ帯の信号光を入力すると、半導体光増幅器１は活性層２４を導波路コアとして信号光を導波しながら活性層２４の光増幅作用によって信号光を増幅し、光強度が増大された信号光を、反射防止膜４を介して光出力側から出力する。
【００２９】
この半導体光素子１００では、半導体光増幅器１の活性層２４は、Ａｌを含む半導体材料であるＡｌＧａＩｎＡｓからなるので、伝導帯のバンドオフセットを従来のＧａＩｎＡｓＰの場合と比較して大きくできるので、活性層２４の井戸に注入された電子があふれにくいため、６０℃以上、たとえば７５℃程度での素子温度でも、たとえば利得や光出力強度などの光学特性の低下が少なく良好である。したがって、この半導体光素子１００では、６０℃以上の素子温度でも、次世代の光伝送システム用等の用途に必要な５０ｍＷ以上の強度の信号光を出力できる。また、このように高い素子温度でも高い強度の光出力を実現できるので、高温環境下でも半導体光素子１００を温度調整（主に冷却）するための素子の消費電力も少なくて良いので、低消費電力のためにも有用である。
【００３０】
さらに、この半導体光素子１００では、半導体光増幅器１の光出力端面１ａ側に、信号光の波長である１５５０ｎｍ帯よりもバンドギャップ波長が短く、１５５０ｎｍ帯の光を実質的に吸収しないＩｎＰからなる窓構造部５が形成されている。その結果、活性層２４の光出力端面１ａが大気中に暴露されず、酸化されにくいので信頼性が高くなる。また、窓構造部５は１５５０ｎｍ帯の光を実質的に吸収しないので、光強度の損失も抑制される。なお、活性層２４は、波長１５５０ｎｍ帯の信号光を光増幅するために、その量子井戸層のＡｌ組成は０．１以下と低いため、より酸化が抑制される。
【００３１】
さらには、半導体光増幅器１は、信号光の出力方向に向かって幅が広くなるテーパ部を有しているので、光出力端面１ａにおける活性層２４の断面積が大きくなり、端面での信号光の強度密度を小さくできる。これによって、この半導体光素子１００では、高出力化を実現しつつ、ＣＯＤが発生することが抑制され、さらに信頼性が高いものになる。
【００３２】
また、この半導体光素子１００では、窓構造部５、６は、埋め込み部２と同様の埋め込み構造であるため、後述するように同一の工程で形成できるものである。
【００３３】
半導体光増幅器１の活性層幅については、光出力端面１ａでの活性層幅Ｗ２は、信号光の出力による、活性層２４の光出力端面１ａにおけるＣＯＤが防止される幅であることが好ましい。
【００３４】
たとえば、５０ｍＷの光出力強度を得たい場合に、活性層幅が２μｍの場合では、活性層２４の光出力端面１ａでの光強度密度はおよそ４×１０６Ｗ／ｃｍ２であり、ＧａＡｓ材料においてＣＯＤが発生するとされている光強度密度である２〜３×１０６Ｗ／ｃｍ２を超える値となるので、当該光出力強度での信頼性が低下してしまう（たとえば、非特許文献２参照）。しかし、活性層２４の光出力端面１ａでの活性層幅Ｗ２を４μｍとすることで、光出力密度を２×１０６Ｗ／ｃｍ２と半減することができ、信頼性劣化を大きく改善することができる。これにより、５０ｍＷの大きな光出力強度での高い信頼性を実現することも可能となる。
このような信頼性を実現するためには、例えば、テーパ部の出力端面１ａでの幅が、当該出力端面での光強度密度が活性層２４の光出力端面１ａにおける瞬時光学損傷が発生する光強度密度よりも弱くなるような幅であるようにすればよい。
【００３５】
一方、半導体光増幅器１の活性層幅については、光入力端面から光出力端面までにおいて信号光をシングルモードで伝搬する幅であることが、単一モードの光出力を得る上で、好ましい。この半導体光素子１００では、半導体光増幅器１の光入力端面１ｂにおいて活性層幅Ｗ１が２μｍであり、光出力端面１ａにおいて活性層幅Ｗ２が４μｍであるので、波長１．５５μｍ帯の信号光をシングルモードで伝搬できる。
【００３６】
つぎに、本実施の形態１に係る半導体光素子１００の製造方法の一例について説明する。まず、ｎ型ＩｎＰ基板２１上に、有機金属気相成長（Metal  Organic  Chemical  Vapor  Deposition：MOCVD）法を用いて、ｎ型ＩｎＰバッファ層２２、下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３、活性層２４、上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５、ＩｎＰスペーサ層２６、ｐ型ＩｎＰクラッド層２８を順次堆積する。
【００３７】
つぎに、全面にＳｉＮ膜を堆積した後、図１に示した半導体光増幅器１に対応するパターンになるようにパターンニングを施す。そして、このＳｉＮ膜をマスクとしてエッチングして、テーパ形状の半導体光増幅器１に対応するメサ構造を形成するとともに、ｎ型ＩｎＰバッファ層２２を露出させる。
【００３８】
つぎに、直前の工程で用いたＳｉＮ膜のマスクを選択成長のマスクとして、ＭＯＣＶＤ法を用いて、露出したｎ型ＩｎＰバッファ層２２上に、ｐ型ＩｎＰ電流ブロッキング層３２、ｎ型ＩｎＰ電流ブロッキング層３３を順次堆積する。これによって、メサ構造が埋め込まれ、埋め込み部２と同時に窓構造部５、６が形成される。ついで、ＳｉＮ膜のマスクを除去した後、ＭＯＣＶＤ法を用いて、全面にｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５を順次堆積する。
【００３９】
つぎに、ＳｉＮ膜のマスクを除去した後、全面にＡｕＺｎ／Ａｕからなる２層の導電膜を堆積した後、パターンニングすることによってｐ側電極３９を形成する。一方、ｎ型ＩｎＰ基板２１の裏面にはＡｕＧｅＮｉ／Ａｕからなる２層構造のｎ側電極４０を形成する。最後に、ｎ型ＩｎＰ基板２１を、半導体光素子１００が複数並んだバー状にへき開し、へき開面に反射防止膜３、４を形成したのち、各半導体光素子１００に分離することにより、半導体光素子１００が完成する。
【００４０】
本実施の形態１に係る半導体光素子１００は、半導体光増幅素子として構成されているが、たとえば反射防止膜３、４を、それぞれ反射率が１００％、数％程度の高反射率膜、低反射率膜に置き換えることで、半導体レーザ素子として構成することができる。
【００４１】
（実施の形態２）
図４は、本発明の実施の形態２に係る集積型半導体光素子の模式的な平面図である。図４に示すように、本実施の形態２に係る集積型半導体光素子２００は、集積型半導体レーザ素子として構成されており、光導波路である複数のＤＦＢレーザストライプ１１−１〜１１−ｎ（ｎは２以上の整数）と、複数の光導波路１２−１〜１２−ｎと、光導波路であるＭＭＩ（Multi  Mode  Interferometer）合流器１３と、光導波路である半導体光増幅器１４とを一つの半導体基板上に集積し、これらの周囲に埋め込み部１５および窓構造部１６を形成した構造を有する。また、ＤＦＢレーザストライプ１１−１〜１１−ｎ間にはトレンチ溝１７−１〜１７−ｍ（ｍ＝ｎ―１）が設けられている。
【００４２】
ＤＦＢレーザストライプ１１−１〜１１−ｎは、各々が幅１．５〜３μｍ、長さ６００μｍのストライプ状の埋め込み構造を有する端面発光型レーザであり、集積型半導体光素子２００の光出力側の端面２００ａとは反対側の一端において、幅方向に２５μｍピッチで形成されている。ＤＦＢレーザストライプ１１−１〜１１−ｎは、各ＤＦＢレーザストライプに備えられたグレーティングの間隔を互いに異ならせることにより、出力光の波長が１５５０ｎｍ帯（たとえば１５３０ｎｍ〜１５７０ｎｍ）の範囲で相違するように構成されている。また、ＤＦＢレーザストライプのレーザ発振波長は、集積型半導体光素子２００の設定温度を変化させることにより調整することができる。すなわち、集積型半導体光素子２００は、駆動するＤＦＢレーザストライプの切り替えと温度制御により、広い波長可変範囲を実現している。
【００４３】
光導波路１２−１〜１２−ｎは、ＤＦＢレーザストライプ１１−１〜１１−ｎと、光合流器であるＭＭＩ光合流器１３との間に形成されており、ＤＦＢレーザストライプ１１−１〜１１−ｎとＭＭＩ光合流器１３とを光学的に接続する。
【００４４】
半導体光増幅器１４は、ＭＭＩ光合流器１３の出力ポート１３ａに接続されている。半導体光増幅器１４は、全体長さとして１５００μｍを有している。また、半導体光増幅器１４は、長さが１０００μｍの定幅部１４ａと、長さが５００μｍのテーパ部１４ｂとを備えており、テーパ部１４ｂ側に光出力端面１４ｃを有している。窓構造部１６は半導体光増幅器１４の光出力端面１４ｃ側に形成されている。テーパ部１４ｂは、光出力端面１４ｃ方向に向かって直線的かつ連続的に幅が広くなっている。半導体光増幅器１４は、定幅部１４ａにおいて活性層幅Ｗ３が２μｍで一定あり、光出力端面１４ｃにおいて活性層幅Ｗ４が４μｍで、下部ＡｌＧａＩｎＡｓ−ＳＣＨ２３、活性層２４、および上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５の合計厚さが１５０ｎｍである。
【００４５】
図５、６、７、８は、それぞれ、集積型半導体光素子２００のＡ−Ａ線要部断面図、Ｂ−Ｂ線要部断面図、Ｃ−Ｃ線要部断面図、Ｄ−Ｄ線要部断面図である。
【００４６】
図５に示すように、ＤＦＢレーザストライプ１１−２、１１−３は、ｎ型ＩｎＰ基板２１上に、下部クラッド層を兼ねるｎ型ＩｎＰバッファ層２２と、下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３と、活性層２４と、上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５と、ＩｎＰスペーサ層２６と、グレーティングが形成されたＩｎＧａＡｓＰグレーティング層２７と、ｐ型ＩｎＰクラッド層２８と、が順次積層した構造を有する。ｐ型ＩｎＰクラッド層２８からｎ型ＩｎＰバッファ層２２の途中に到る深さまではＤＦＢレーザストライプ１１−２、１１−３を構成するメサ構造となっている。メサ構造の幅方向両側は、埋め込み部１５を構成するｐ型ＩｎＰ電流ブロッキング層３２とｎ型ＩｎＰ電流ブロッキング層３３との積層構造により埋め込まれている。
【００４７】
活性層２４はＡｌを含む第１半導体材料であるＡｌＧａＩｎＡｓからなる。活性層２４を構成するＡｌＧａＩｎＡｓの組成は、そのバンドギャップ波長が、ＤＦＢレーザストライプ１１−１〜１１−ｎのレーザ発振波長より長い波長となるように設定されている。
【００４８】
さらに、ＤＦＢレーザストライプ１１−２、１１−３は、ｐ型ＩｎＰクラッド層２８およびｎ型ＩｎＰ電流ブロッキング層３３の上に順次形成された、ｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５を備えている。このように、活性層２４と、活性層２４を上下から挟むｎ型ＩｎＰバッファ層２２とｐ型ＩｎＰクラッド層２８、３４とは導波路構造を構成している。また、トレンチ溝１７−２、１７−３は、ＩｎＧａＡｓコンタクト層３５からｎ型ＩｎＰバッファ層２２の途中に到る深さまで形成されている。ＳｉＮ保護膜３８は、ＩｎＧａＡｓコンタクト層３５の表面およびトレンチ溝１７−２、１７−３の内表面を覆うように形成されている。ｐ側電極３９は、ＤＦＢレーザストライプ１１−２、１１−３に対応する領域で、ＳｉＮ保護膜３８に形成された開口部からＩｎＧａＡｓコンタクト層３５と接触するように形成されている。なお、図４では、ｐ側電極３９の記載を省略している。集積型半導体光素子２００は、さらに、ｎ型ＩｎＰ基板２１の裏面に形成されたｎ側電極４０を備えている。なお、ＤＦＢレーザストライプ１１−１〜１１−ｎは、いずれもＤＦＢレーザストライプ１１−２、１１−３と同様の構造を有する。
【００４９】
図６に示すように、ＭＭＩ光合流器１３は、ｎ型ＩｎＰ基板２１上に、ｎ型ＩｎＰバッファ層２２と、ＩｎＧａＡｓＰコア層３０と、ｉ型ＩｎＰ層３１とが順次積層した構造を有する。ＩｎＧａＡｓＰコア層３０を構成するＩｎＧａＡｓＰの組成は、そのバンドギャップ波長が、ＤＦＢレーザストライプ１１−１〜１１−ｎのレーザ発振波長より短い波長となるように設定されている。ｉ型ＩｎＰ層３１からｎ型ＩｎＰバッファ層２２の途中に到る深さまではＭＭＩ光合流器１３を構成するメサ構造となっている。メサ構造の幅方向両側は、埋め込み部１５を構成するｐ型ＩｎＰ電流ブロッキング層３２とｎ型ＩｎＰ電流ブロッキング層３３との積層構造により埋め込まれている。
【００５０】
さらに、ＭＭＩ光合流器１３は、ｉ型ＩｎＰ層３１およびｎ型ＩｎＰ電流ブロッキング層３３の上に順次形成された、ｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５、ＳｉＮ保護膜３８を備えている。このように、ＩｎＧａＡｓＰコア層３０と、活性層２４を上下から挟むｎ型ＩｎＰバッファ層２２とｐ型ＩｎＰクラッド層２８、３４とは導波路構造を構成している。ＳｉＮ保護膜３８は、ＩｎＧａＡｓコンタクト層３５の表面を覆うように形成されている。
【００５１】
なお、光導波路１２−１〜１２−ｎも、いずれもＭＭＩ光合流器１３と同様の構造を有する。ただし、ＭＭＩ光合流器１３では、ＩｎＧａＡｓＰコア層３０のコア幅（メサ幅）は、ＭＭＩ光合流器１３として機能するように設定されているのに対して、光導波路１２−１〜１２−ｎでは、対応するＩｎＧａＡｓＰコア層のコア幅（メサ幅）は、ＤＦＢレーザストライプ１１−１〜１１−ｎのレーザ発振波長の光をシングルモード伝搬するように設定されている。
【００５２】
図７に示すように、半導体光増幅器１４は、ｎ型ＩｎＰ基板２１上に、ｎ型ＩｎＰバッファ層２２と、下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３と、活性層２４と、上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５と、ＩｎＰスペーサ層２６と、ｐ型ＩｎＰクラッド層２８と、が順次積層した構造を有する。ｐ型ＩｎＰクラッド層２８からｎ型ＩｎＰバッファ層２２の途中に到る深さまでは半導体光増幅器１４を構成するメサ構造となっている。メサ構造の幅方向両側は、埋め込み部１５を構成するｐ型ＩｎＰ電流ブロッキング層３２とｎ型ＩｎＰ電流ブロッキング層３３との積層構造により埋め込まれている。
【００５３】
さらに、半導体光増幅器１４は、ｐ型ＩｎＰクラッド層２８およびｎ型ＩｎＰ電流ブロッキング層３３の上に順次形成された、ｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５、ＳｉＮ保護膜３８を備えている。ｐ側電極３９は、半導体光増幅器１４に対応する領域で、ＳｉＮ保護膜３８に形成された開口部からＩｎＧａＡｓコンタクト層３５と接触するように形成されている。
【００５４】
図８に示すように、窓構造部１６は、ｎ型ＩｎＰ基板２１上に、ｎ型ＩｎＰバッファ層２２と、ｐ型ＩｎＰ電流ブロッキング層３２と、ｎ型ＩｎＰ電流ブロッキング層３３と、ｐ型ＩｎＰクラッド層３４と、ＩｎＧａＡｓコンタクト層３５と、ＳｉＮ保護膜３８とが順次積層した構造を有する。このように、窓構造部１６は、埋め込み部１５と同様の埋め込み構造を有している。
【００５５】
この集積型半導体光素子２００の動作を説明する。まず、ＤＦＢレーザストライプ１１−１〜１１−ｎの中から選択した１つのＤＦＢレーザストライプを駆動する。駆動されたＤＦＢレーザストライプはレーザ光を出力する。トレンチ溝１７−１〜１７−ｍはＤＦＢレーザストライプ１１−１〜１１−ｎ間を電気的に分離するのでＤＦＢレーザストライプ間の分離抵抗が大きくなり、ＤＦＢレーザストライプ１１−１〜１１−ｎの中の１つを選択して駆動することが容易にできる。
【００５６】
つぎに、複数の光導波路１２−１〜１２−ｎのうち駆動されたＤＦＢレーザストライプと光学的に接続している光導波路は、駆動されたＤＦＢレーザストライプからのレーザ光を導波する。ＭＭＩ光合流器１３は、光導波路を導波したレーザ光を通過させて出力ポート１３ａから出力する。半導体光増幅器１４は、出力ポート１３ａから出力したレーザ光を増幅して、光出力端面１４ｃから、端面２００ａを介して外部に出力する。
【００５７】
半導体光増幅器１４は、駆動するＤＦＢレーザストライプからのレーザ光のＭＭＩ光合流器１３による光の損失を補い、出力端から所望の強度のレーザ光出力を得るために用いられる。
【００５８】
この集積型半導体光素子２００では、半導体光増幅器１４の活性層２４は、Ａｌを含む半導体材料であるＡｌＧａＩｎＡｓからなるので、６０℃以上の素子温度でも、光学特性の低下が少なく良好である。したがって、この集積型半導体光素子２００では、６０℃以上の素子温度でも５０ｍＷ以上の強度の信号光を出力できる。また、このように高い素子温度でも高い強度の光出力を実現できるので、高温環境下でも集積型半導体光素子２００を温度調整するための素子の消費電力も少なくて良いので、低消費電力のためにも有用である。
【００５９】
さらに、この集積型半導体光素子２００では、半導体光増幅器１４の光出力端面１４ｃ側に、ＤＦＢレーザストライプ１１−１〜１１−ｎのレーザ発振波長よりもバンドギャップ波長が短いＩｎＰからなる窓構造部１６が形成されている。その結果、活性層２４の光出力端面１４ｃが大気中に暴露されず、酸化されにくいので信頼性が高くなる。また、窓構造部１６はＤＦＢレーザストライプ１１−１〜１１−ｎからのレーザ光を実質的に吸収しないので、光強度の損失も抑制される。なお、活性層２４は、ＤＦＢレーザストライプ１１−１〜１１−ｎからのレーザ光を光増幅するために、その量子井戸層のＡｌ組成は０．１以下と低いため、より酸化が抑制される。
【００６０】
さらには、半導体光増幅器１４は、レーザ光の出力方向に向かって幅が広くなるテーパ部１４ｂを有しているので、光出力端面１４ｃにおける活性層２４の断面積が大きくなり、端面での信号光の強度密度を小さくできる。これによって、この集積型半導体光素子２００では、高出力化を実現しつつ、ＣＯＤが発生することが抑制され、信頼性が高いものになる。
【００６１】
また、この集積型半導体光素子２００では、窓構造部１６は、埋め込み部１５と同様の埋め込み構造であるため、後述するように同一の工程で形成できるものである。
【００６２】
半導体光増幅器１４の活性層幅については、光出力端面１４ｃでの活性層幅Ｗ４は、レーザ光の出力による、活性層２４の光出力端面１４ｃにおけるＣＯＤが防止される幅であることが好ましい。一方、半導体光増幅器１４の活性層幅については、レーザ光をシングルモードで伝搬する幅であることが好ましい。この集積型半導体光素子２００では、半導体光増幅器１４の定幅部１４ａにおいて活性層幅Ｗ３が２μｍであり、テーパ部１４ｂの光出力端面１４ｃにおいて活性層幅Ｗ４が４μｍであるので、レーザ光をシングルモードで伝搬できるとともに、信頼性劣化を大きく改善することができる。
【００６３】
つぎに、図９〜１２を用いて、本実施の形態２に係る集積型半導体光素子２００の製造方法について説明する。図９〜１２は、各製造工程において、図４に示す集積型半導体光素子２００のＥ−Ｅ線に沿った断面を概略的に示すものである。
【００６４】
まず、ｎ型ＩｎＰ基板２１上に、ＭＯＣＶＤ法を用いて、ｎ型ＩｎＰバッファ層２２、下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３、活性層２４、上部ＡｌＧａＩｎＡｓ−ＳＣＨ層２５、ＩｎＰスペーサ層２６、ＩｎＧａＡｓＰグレーティング層２７、ｐ型ＩｎＰクラッド層２８を順次堆積する（図９参照）。なお、図中の領域Ｓ１〜Ｓ５は、それぞれＤＦＢレーザストライプ１１−１〜１１−ｎを形成する領域、光導波路１２−１〜１２−ｎを形成する領域、ＭＭＩ光合流器１３を形成する領域、半導体光増幅器１４を形成する領域、窓構造部１６を形成する領域を示す。
【００６５】
つぎに、全面にＳｉＮ膜を堆積した後、領域Ｓ１のＤＦＢレーザストライプ１１−１〜１１−ｎのそれぞれを形成する位置に、互いに周期の異なる回折格子のパターンになるようにパターンニングを施す。また、領域Ｓ４にもパターンニングを施す。そして、ＳｉＮ膜をマスクとしてエッチングして、領域Ｓ１のＩｎＧａＡｓＰグレーティング層２７に回折格子となる格子溝２９（図１０参照）を形成するとともに、領域Ｓ４のＩｎＧａＡｓＰグレーティング層２７を全て取り除く。つぎに、ＳｉＮ膜のマスクを除去した後に領域Ｓ１〜Ｓ５の全面にｐ型ＩｎＰクラッド層２８を再び堆積する。
【００６６】
つぎに、全面にＳｉＮ膜を堆積した後、領域Ｓ１、Ｓ４のそれぞれに、ＤＦＢレーザストライプや半導体光増幅器よりもやや幅広の形状のパターンになるようにパターンニングを施す。そして、ＳｉＮ膜をマスクとしてエッチングして、図１０に示すように、下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３までを除去してｎ型ＩｎＰバッファ層２２を露出する。このとき領域Ｓ２、Ｓ３は下部ＡｌＧａＩｎＡｓ−ＳＣＨ層２３まで全て除去される。
【００６７】
つぎに、ＳｉＮ膜のマスクをそのまま選択成長のマスクとして、ＭＯＣＶＤ法により、図１１に示すように、ＩｎＧａＡｓＰコア層３０、ｉ型ＩｎＰ層３１を順次堆積する。
【００６８】
つぎに、ＳｉＮ膜のマスクを除去した後、新たにＳｉＮ膜を堆積し、図４に示したＤＦＢレーザストライプ１１−１〜１１−ｎ、光導波路１２−１〜１２−ｎ、ＭＭＩ光合流器１３、半導体光増幅器１４に対応するパターンになるようにパターンニングを施す。そして、このＳｉＮ膜をマスクとしてエッチングして、ＤＦＢレーザストライプ１１−１〜１１−ｎ、光導波路１２−１〜１２−ｎ、ＭＭＩ光合流器１３、半導体光増幅器１４に対応するメサ構造を形成するとともに、ｎ型ＩｎＰバッファ層２２を露出させる。
【００６９】
図１２はこの工程を行った後の状態を説明する平面概略図である。領域Ｓ１〜Ｓ４においては、ＤＦＢレーザストライプ１１−１〜１１−ｎ、光導波路１２−１〜１２−ｎ、ＭＭＩ光合流器１３、テーパ部１４ｂを有する半導体光増幅器１４のそれぞれに対応する形状をしたメサ構造Ｍ１〜Ｍ４が形成される。また、領域Ｓ５においては、ｎ型ＩｎＰバッファ層２２が露出される。
【００７０】
つぎに、直前の工程で用いたＳｉＮ膜のマスクを選択成長のマスクとして、ＭＯＣＶＤ法を用いて、露出したｎ型ＩｎＰバッファ層２２上に、ｐ型ＩｎＰ電流ブロッキング層３２、ｎ型ＩｎＰ電流ブロッキング層３３を順次堆積する。これによって、埋め込み部１５および窓構造部１６の埋め込み構造を同時に形成できる。ついで、ＳｉＮ膜のマスクを除去した後、ＭＯＣＶＤ法を用いて、領域Ｓ１〜Ｓ５の全面にｐ型ＩｎＰクラッド層３４、ＩｎＧａＡｓコンタクト層３５を順次堆積する。
【００７１】
つぎに、全面にＳｉＮ膜を堆積した後、およびトレンチ溝１７−１〜１７−ｍに対応するパターンになるようにＳｉＮ膜にパターンニングを施す。そして、このＳｉＮ膜をマスクとしてエッチングして、トレンチ溝１７−１〜１７−ｍを形成する。
【００７２】
トレンチ溝１７−１〜１７−ｍについては、例えばｎ型ＩｎＰバッファ層２２に到る深さまで形成するが、ＤＦＢレーザストライプ１１−１〜１１−ｎ間が電気的に分離できる深さまで形成すればよい。
【００７３】
つぎに、ＳｉＮ膜のマスクを除去した後、全面に再びＳｉＮ膜を堆積し、ＤＦＢレーザストライプ１１−１〜１１−ｎと半導体光増幅器１４に対する開口部を形成してＳｉＮ保護膜３８とし、全面にＡｕＺｎ／Ａｕからなる２層の導電膜を堆積した後、ＤＦＢレーザストライプ１１−１〜１１−ｎと半導体光増幅器１４とに対応する形状にパターンニングすることによってｐ側電極３９を形成する。一方、ｎ型ＩｎＰ基板２１の裏面にはＡｕＧｅＮｉ／Ａｕからなる２層構造のｎ側電極４０を形成する。上記製造工程により、半導体光増幅器１４、ＤＦＢレーザストライプ１１−１〜１１−ｎ、光導波路１２−１〜１２−ｎ、ＭＭＩ光合流器１３が、同時に形成される。
【００７４】
最後に、ｎ型ＩｎＰ基板２１を、集積型半導体光素子２００が複数並んだバー状にへき開し、ＤＦＢレーザストライプ１１−１〜１１−ｎ、半導体光増幅器１４を形成した両端面に反射防止膜をコートしたのち、各集積型半導体光素子２００ごとに分離することにより、集積型半導体光素子２００が完成する。
【００７５】
（実施の形態３）
図１３は、本発明の実施の形態３に係る集積型半導体光素子の模式的な平面図である。図１３に示すように、本実施の形態３に係る集積型半導体光素子２００Ａは、図４に示す実施の形態２に係る集積型半導体光素子２００において、半導体光増幅器１４、窓構造１６を、それぞれ半導体光増幅器１４Ａ、窓構造１６Ａに置き換えた構成を有する。
【００７６】
半導体光増幅器１４Ａは、全体長さとして１５００μｍを有している。また、半導体光増幅器１４Ａは、長さが１０００μｍの定幅部１４Ａａと、長さが５００μｍの曲がりテーパ部１４Ａｂとを備えており、曲がりテーパ部１４Ａｂ側に光出力端面１４Ａｃを有している。窓構造部１６Ａは半導体光増幅器１４Ａの光出力端面１４Ａｃ側に形成されている。曲がりテーパ部１４Ａｂは、約１２０μｍの長さにわたって曲がりを有しており、光出力端面１４Ａｃ方向に向かって連続的に幅が広くなっている。この曲がりの曲率半径はたとえば１ｍｍである。ここで、軸ＸＡは、集積型半導体光素子２００Ａの光出力側の端面２００Ａａの法線を示している。軸ＸＢは、光出力端面１４Ａｃにおける曲がりテーパ部１４Ａｂの光軸を示している。軸ＸＡに対する軸ＸＢの傾斜角θはたとえば７度である。
【００７７】
本実施の形態３に係る集積型半導体光素子２００Ａは、実施の形態２に係る集積型半導体光素子２００と同様な効果が得られる。これとともに、本実施の形態３に係る集積型半導体光素子２００Ａでは、曲がりテーパ部１４Ａｂの曲がりによって、集積型半導体光素子２００Ａの光出力側の端面２００Ａａや、半導体光増幅器１４Ａの曲がりテーパ部１４Ａｂの光出力端面１４Ａｃにおけるレーザ光の反射が抑えられるので、レーザ光の低ノイズ化を実現することができる。
【００７８】
なお、上記実施の形態１に係る半導体光素子１００では、半導体光増幅器１は、光の出力方向の全体にわたって、該出力方向に向かって直線的かつ連続的に幅が広くなるテーパ部として形成されている。しかしながら、光導波路の形状は全体にわたってテーパ形状でなくてもよい。たとえば、半導体光増幅器１は、実施の形態２に係る集積型半導体光素子２００の半導体光増幅器１４と同じように、光入力側から１０００μｍの長さの部分は、活性層幅が２μｍで一定のストレート形状であり、１０００μｍから１５００μｍの長さの部分は、活性層幅が直線的かつ連続的に広がるテーパ形状であり、最終的に光出力端面での活性層幅が４μｍである形状を有していてもよい。または、半導体光増幅器１は、実施の形態３に係る集積型半導体光素子２００Ａの半導体光増幅器１４と同じように、曲がりを有していてもよい。
【００７９】
また、上記実施の形態では、第１半導体材料はＡｌＧａＩｎＡｓであるが、Ａｌを含み、バンドギャップ波長が使用する光の波長より長いことによって活性層を構成できる半導体材料であれば特に限定はされない。
【００８０】
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００８１】
１、１４、１４Ａ  半導体光増幅器
１ａ、１４ｃ、１４Ａｃ  光出力端面
１ｂ  光入力端面
２、１５  埋め込み部
３、４  反射防止膜
５、６、１６  窓構造部
１１−１〜１１−ｎ  ＤＦＢレーザストライプ
１２−１〜１２−ｎ  光導波路
１３  ＭＭＩ光合流器
１３ａ  出力ポート
１４ａ、１４Ａａ  定幅部
１４ｂ  テーパ部
１４Ａｂ  曲がりテーパ部
１７−１〜１７−ｍ  トレンチ溝
２１  ｎ型ＩｎＰ基板
２２  ｎ型ＩｎＰバッファ層
２３  下部ＡｌＧａＩｎＡｓ−ＳＣＨ層
２４  活性層
２５  上部ＡｌＧａＩｎＡｓ−ＳＣＨ層
２６  ＩｎＰスペーサ層
２７  ＩｎＧａＡｓＰグレーティング層
２８  ｐ型ＩｎＰクラッド層
２９  格子溝
３０  ＩｎＧａＡｓＰコア層
３１  ｉ型ＩｎＰ層
３２  ｐ型ＩｎＰ電流ブロッキング層
３３  ｎ型電流ブロッキング層
３４  ｐ型ＩｎＰクラッド層
３５  ＩｎＧａＡｓコンタクト層
３８  ＳｉＮ保護膜
３９  ｐ側電極
４０  ｎ側電極
１００  半導体光素子
２００、２００Ａ  集積型半導体光素子
２００ａ、２００Ａａ  端面
Ｍ１、Ｍ２、Ｍ３、Ｍ４  メサ構造
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５  領域
Ｗ１、Ｗ２、Ｗ３、Ｗ４  活性層幅
ＸＡ、ＸＢ  軸
【図１】
2014236161.tif 000003
【図２】
2014236161.tif 000004
【図３】
2014236161.tif 000005
【図４】
2014236161.tif 000006
【図５】
2014236161.tif 000007
【図６】
2014236161.tif 000008
【図７】
2014236161.tif 000009
【図８】
2014236161.tif 000010
【図９】
2014236161.tif 000011
【図１０】
2014236161.tif 000012
【図１１】
2014236161.tif 000013
【図１２】
2014236161.tif 000014
【図１３】
2014236161.tif 000015