(57)【要約】【課題】コンタクト層に含有する不純物としてＳｉを採用した場合でも、その不純物濃度を高くすることができ、且つ、コンタクト層に含有する不純物としてＳｅやＴｅを採用した場合（つまり、コンタクト層の成長温度を５００℃以下とした場合）と同等の表面粗さとすることができるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ及びその製造方法を提供する。【解決手段】コンタクト層１３は、不純物としてＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下含有し、表面粗さ（Ｈａｚｅ値）が２００ｐｐｍ以上２０００ｐｐｍ以下であり、半導体デバイス構造１２を燐酸系エッチング液でエッチングしエミッタ層１５５を露出させた際のエミッタ層１５５の表面粗さ（二乗平均平方根粗さ）が０．１ｎｍ以上０．５ｎｍ以下であるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０である。【選択図】図１
2014078595.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板と、
前記単結晶基板上に形成された半導体デバイス構造と、
を備えたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、
前記半導体デバイス構造は、構造中に少なくともエミッタ層を含むと共に最上層にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層を有し、
前記コンタクト層は、不純物としてＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下含有し、表面粗さ（Ｈａｚｅ値）が２００ｐｐｍ以上２０００ｐｐｍ以下であり、
前記半導体デバイス構造を燐酸系エッチング液でエッチングし前記エミッタ層を露出させた際の前記エミッタ層の表面粗さ（二乗平均平方根粗さ）が０．１ｎｍ以上０．５ｎｍ以下であることを特徴とするＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項２】
前記コンタクト層は、表面粗さ（Ｈａｚｅ値）が１０００ｐｐｍ以下である請求項１に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項３】
前記コンタクト層は、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシランを用いて形成される請求項１又は２に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項４】
前記半導体デバイス構造は、前記単結晶基板上に積層されたＨＥＭＴ構造及びＨＢＴ構造からなるＢｉＦＥＴ構造である請求項１〜３のいずれかに記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項５】
前記コンタクト層は、
前記半導体デバイス構造上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層と、
前記グレーデッド層上に形成されると共にＩｎ組成が一定である均一層と、
からなる請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項６】
前記グレーデッド層のカーボンバック濃度が１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下である請求項５に記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項７】
前記コンタクト層は、前記半導体デバイス構造上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層のみからなる請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項８】
前記コンタクト層は、前記半導体デバイス構造上に形成されると共にＩｎ組成が一定である均一層のみからなる請求項１〜４のいずれかに記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項９】
電極面積を１．０×１０4μｍ2、電極間距離を５μｍ、電圧値を２０Ｖとしたとき、バッファリーク電流値が１．０×１０-10Ａ以上１．０×１０-6Ａ以下である請求項１〜８のいずれかに記載のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ。
【請求項１０】
単結晶基板上に半導体デバイス構造を形成するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法において、
前記半導体デバイス構造は、構造中に少なくともエミッタ層を含むと共に最上層にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層を有することとし、
前記コンタクト層を形成する際に、成長温度を５００℃以下とし、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシランを用いて不純物としてのＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下ドーピングし、前記コンタクト層の表面粗さ（Ｈａｚｅ値）を２００ｐｐｍ以上２０００ｐｐｍ以下とし、且つ、前記半導体デバイス構造を燐酸系エッチング液でエッチングし前記エミッタ層を露出させた際の前記エミッタ層の表面粗さ（二乗平均平方根粗さ）を０．１ｎｍ以上０．５ｎｍ以下とすることを特徴とするＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ−Ｖ族化合物半導体からなるトランジスタ用のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＡｓ等の化合物半導体のショットキー障壁は、金属の仕事関数によらず略一定値をとる。これは、表面ピンニングによるものであると言われている。
【０００３】
表面ピンニングのある化合物半導体においてオーミック接合を得ることは非常に難しく、空乏層幅を狭くして電子をトンネルさせやすくしたり、ショットキー障壁の高さを下げて熱的に分布する電子がショットキー障壁を越えやすくなるようにしたりする必要がある。
【０００４】
具体的には、化合物半導体の表面付近の不純物濃度（キャリア濃度）を高くすると、空乏層幅が狭くなるだけでなく、ショットキー障壁も低くなるので、金属と化合物半導体との間でオーミック接合が得られやすくなる。
【０００５】
表面ピンニングが約０．８Ｖである場合にオーミック接合を得ようとすると、化合物半導体中の不純物濃度を１．０×１０19ｃｍ-3以上にする必要があると言われており、この不純物濃度を得られる層の一つにＩｎＧａＡｓ層が挙げられる。
【０００６】
そのため、ＨＥＭＴ（High Electoron Mobility Transistor）、ＨＢＴ（Heterojunction Bipolar Transistor）、又はＢｉＦＥＴ（Bipolar Field Effect Transistor）等の最上層には、不純物濃度を１．０×１０19ｃｍ-3以上（例えば、２．０×１０19ｃｍ-3以上）としたＩｎ0.5Ｇａ0.5Ａｓ層からなるコンタクト層を形成するのが一般的である。
【０００７】
また、コンタクト層の不純物（ドーパント）には、ＳｅやＴｅが用いられるが、これら原料を効率良くドーピングするためには、コンタクト層の成長温度を５００℃以下にする必要があり、そのときのコンタクト層の表面粗さ（Ｈａｚｅ値）は１００ｐｐｍ以上５００ｐｐｍ以下程度である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−３３３０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
コンタクト抵抗を下げるために、Ｔｅ又はＳｅを不純物として含有するｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層を採用した場合、製造装置炉内にＴｅ又はＳｅがメモリー効果により残留し、次にＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造するに際し、単結晶基板上から１μｍ程度積層したバッファ層中にＴｅ又はＳｅが混入する問題がある。
【００１０】
ＴｅやＳｅは電子を供給する不純物であるため、バッファ層中にＴｅ又はＳｅが混入すると、本来電流が流れてはいけないバッファ層に電流が流れることになり、オン抵抗が増大したり、オフ状態での電流リーク等が発生したり、又はＨＢＴ構造のコレクタ層の容量が増大したりする問題がある。
【００１１】
そこで、Ｓｉを不純物として含有するコンタクト層を採用し、その不純物濃度を高くすることが考えられるが、一般的なＳｉの供給原料であるＳｉ2Ｈ6ガスを用いて、コンタクト層の不純物濃度が２．０×１０19ｃｍ-3以上となるようにドーピングを行うためには、コンタクト層の成長温度を５００℃より高くする必要がある。コンタクト層の成長温度を５００℃より高くすることで、Ｓｉ2Ｈ6ガスが分解しやすくなり、コンタクト層の不純物濃度を向上させることができるからである。
【００１２】
しかし、コンタクト層の成長温度を５００℃より高くすると、コンタクト層の表面粗さ（Ｈａｚｅ値）が３０００ｐｐｍ以上と非常に粗くなってしまう。成長温度を５００℃より高くすると、ＧａＡｓ層からなる下層とＩｎＧａＡｓ層からなるコンタクト層とが格子整合しないため、ステップバンチング現象が発生しやすく、コンタクト層の表面の凹凸が大きくなり、表面粗さが増大するからである。
【００１３】
そこで、本発明の目的は、Ｓｉを不純物として含有するコンタクト層を採用した場合でも、その不純物濃度を高くすることができ、且つ、ＳｅやＴｅを不純物として含有するコンタクト層を採用した場合（つまり、コンタクト層の成長温度を５００℃以下とした場合）と同等の表面粗さとすることができるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
この目的を達成するために創案された本発明は、単結晶基板と、前記単結晶基板上に形成された半導体デバイス構造と、を備えたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハにおいて、前記半導体デバイス構造は、構造中に少なくともエミッタ層を含むと共に最上層にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層を有し、前記コンタクト層は、不純物としてＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下含有し、表面粗さ（Ｈａｚｅ値）が２００ｐｐｍ以上２０００ｐｐｍ以下であり、前記半導体デバイス構造を燐酸系エッチング液でエッチングし前記エミッタ層を露出させた際の前記エミッタ層の表面粗さ（二乗平均平方根粗さ）が０．１ｎｍ以上０．５ｎｍ以下であるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハである。
【００１５】
前記コンタクト層は、表面粗さ（Ｈａｚｅ値）が１０００ｐｐｍ以下であると良い。
【００１６】
前記コンタクト層は、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシランを用いて形成されると良い。
【００１７】
前記半導体デバイス構造は、前記単結晶基板上に積層されたＨＥＭＴ構造及びＨＢＴ構造からなるＢｉＦＥＴ構造であると良い。
【００１８】
前記コンタクト層は、前記半導体デバイス構造上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層と、前記グレーデッド層上に形成されると共にＩｎ組成が一定である均一層と、からなると良い。
【００１９】
前記グレーデッド層のカーボンバック濃度が１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下であると良い。
【００２０】
前記コンタクト層は、前記半導体デバイス構造上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層のみからなっても良い。
【００２１】
前記コンタクト層は、前記半導体デバイス構造上に形成されると共にＩｎ組成が一定である均一層のみからなっても良い。
【００２２】
電極面積を１．０×１０4μｍ2、電極間距離を５μｍ、電圧値を２０Ｖとしたとき、バッファリーク電流値が１．０×１０-10Ａ以上１．０×１０-6Ａ以下であると良い。
【００２３】
また、本発明は、単結晶基板上に半導体デバイス構造を形成するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法において、前記半導体デバイス構造は、構造中に少なくともエミッタ層を含むと共に最上層にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層を有することとし、前記コンタクト層を形成する際に、成長温度を５００℃以下とし、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシランを用いて不純物としてのＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下ドーピングし、前記コンタクト層の表面粗さ（Ｈａｚｅ値）を２００ｐｐｍ以上２０００ｐｐｍ以下とし、且つ、前記半導体デバイス構造を燐酸系エッチング液でエッチングし前記エミッタ層を露出させた際の前記エミッタ層の表面粗さ（二乗平均平方根粗さ）を０．１ｎｍ以上０．５ｎｍ以下とするＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造方法である。
【発明の効果】
【００２４】
本発明によれば、コンタクト層に含有する不純物としてＳｉを採用した場合でも、その不純物濃度を高くすることができ、且つ、コンタクト層に含有する不純物としてＳｅやＴｅを採用した場合（つまり、コンタクト層の成長温度を５００℃以下とした場合）と同等の表面粗さとすることができるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ及びその製造方法を提供することができる。
【００２５】
更に、本発明のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを用いた半導体デバイスは、オフ状態でのバッファリーク電流を抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの構造を示す断面模式図である。
【図２】コンタクト層を燐酸系エッチング液でエッチングした際の表面のＡＦＭ像であり、（ａ）は不純物としてＴｅを含有するエミッタ層、（ｂ）は不純物としてＳｅを含有するエミッタ層、（ｃ）は不純物としてＳｉを含有するエミッタ層を示す図である。
【図３】（ａ）は本発明の一実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハのより詳細な構造を示す断面模式図であり、（ｂ）はそのＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを用いて作製した半導体デバイスの断面模式図である。
【図４】不純物としてＴｅ、Ｓｅ、又はＳｉを含有するコンタクト層を備えたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造し、そのメモリー効果の影響を調べた結果を示す図である。
【発明を実施するための形態】
【００２７】
本発明の好適な実施の形態を添付図面にしたがって説明する。
【００２８】
図１に示すように、本実施の形態に係るＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０は、単結晶基板１１と、単結晶基板１１上に形成されると共に後述するエミッタ層１５５を有する半導体デバイス構造１２と、半導体デバイス構造１２上の最上層に形成されると共にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層１３と、を備え、コンタクト層１３は、不純物としてＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下含有し、表面粗さ（Ｈａｚｅ値）が２００ｐｐｍ以上２０００ｐｐｍ以下であり、半導体デバイス構造１２を燐酸系エッチング液でエッチングしてエミッタ層１５５を露出させた際のエミッタ層１５５の表面粗さ（二乗平均平方根粗さ；ＲＭＳ）が０．１ｎｍ以上０．５ｎｍ以下であることを特徴とする。
【００２９】
半導体デバイス構造１２は、例えば、単結晶基板１１上に積層されたＨＥＭＴ構造１４及びＨＢＴ構造１５からなるＢｉＦＥＴ構造である。
【００３０】
コンタクト層１３は、表面粗さ（Ｈａｚｅ値）が１０００ｐｐｍ以下であることがより好ましく、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシラン等の有機金属材料を用いて形成される。
【００３１】
不純物としてＳｅやＴｅを含有するコンタクト層を用いた場合には、メモリー効果が発生しやすく、その影響によりエミッタ層の表面が１ｎｍ以上（二乗平均平方根粗さ）に荒れてしまう。このようなＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを半導体デバイスに用いた場合、バッファリーク電流が大きくなってしまう。
【００３２】
これに対し、不純物としてＳｉを含有するコンタクト層１３を用いた場合には、メモリー効果の影響を小さくすることができ、エミッタ層の表面粗さ（二乗平均平方根粗さ）が０．１ｎｍ以上０．５ｎｍ以下と小さくなる。
【００３３】
なお、エミッタ層の表面粗さは、電極を形成する際などに、エミッタ層上のコンタクト層などの一部をエッチング除去し、エミッタ層表面をＡＦＭ観察することで測定できる。
【００３４】
図２を見ると、不純物としてＴｅを含有するコンタクト層を燐酸系エッチング液でエッチングし露出したエミッタ層の表面は、図２（ａ）に示すように２〜３ｎｍの凹凸があり、表面粗さ（二乗平均平方根粗さ）は０．８４ｎｍとなっている。不純物としてＳｅを含有するコンタクト層を燐酸系エッチング液でエッチングし露出したエミッタ層の表面は、図２（ｂ）に示すように３〜８ｎｍの突起のようなものがあり、表面粗さ（二乗平均平方根粗さ）は１．５ｎｍと荒れていることが分かる。一方、不純物としてＳｉを含有するコンタクト層１３を燐酸系エッチング液でエッチングし露出したエミッタ層の表面粗さ（二乗平均平方根粗さ）は０．２９ｎｍであり、図２（ｃ）からも分かるように、表面が非常に平坦で、０．５ｎｍ以下の表面粗さ（二乗平均平方根粗さ）を実現することが可能であった。
【００３５】
以下、具体的な構成の一例を説明する。
【００３６】
図３（ａ）に示すように、ＨＥＭＴ構造１４は、半絶縁性ＧａＡｓ基板からなる単結晶基板１１上に形成されると共にアンドープＧａＡｓ層からなるバッファ層１４１と、バッファ層１４１上に形成されると共にｎ型ＡｌＧａＡｓ層からなる電子供給層１４２と、電子供給層１４２上に形成されると共にアンドープＡｌＧａＡｓ層からなるスペーサ層１４３と、スペーサ層１４３上に形成されると共にアンドープＩｎＧａＡｓ層からなるチャネル層１４４と、チャネル層１４４上に形成されると共にアンドープＡｌＧａＡｓ層からなるスペーサ層１４５と、スペーサ層１４５上に形成されると共にｎ型ＡｌＧａＡｓ層からなる電子供給層１４６と、電子供給層１４６上に形成されると共にアンドープＧａＡｓ層からなるショットキー層１４７と、からなる。
【００３７】
また、ＨＢＴ構造１５は、ＨＥＭＴ構造１４上に形成されると共にｎ型ＩｎＧａＰ層からなるストッパ層１５１を挟み、ストッパ層１５１上に形成されると共にｎ型ＧａＡｓ層からなるサブコレクタ層１５２と、サブコレクタ層１５２上に形成されると共にｎ型ＧａＡｓ層からなるコレクタ層１５３と、コレクタ層１５３上に形成されると共にｐ型ＧａＡｓ層からなるベース層１５４と、ベース層１５４上に形成されると共にｎ型ＩｎＧａＰ層からなるエミッタ層１５５と、エミッタ層１５５上に形成されると共にｎ型ＧａＡｓ層からなるバラスト層１５６と、からなる。
【００３８】
これらＨＥＭＴ構造１４とＨＢＴ構造１５とでＢｉＦＥＴ構造である半導体デバイス構造１２が構成される。
【００３９】
コンタクト層１３は、半導体デバイス構造１２上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層１３１と、グレーデッド層１３１上に形成されると共にＩｎ組成が一定である均一層１３２と、からなる。
【００４０】
このとき、グレーデッド層１３１のカーボンバック濃度が１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下であることが好ましい。コンタクト層１３の材料となる有機金属材料は、成長温度が低くなるにつれてｐ型の不純物であるカーボンが自然に混入され、ｎ型の不純物のドーピング量を多くする必要が生じる。これを回避すべく、カーボンバック濃度を１．０×１０16ｃｍ-3以上１．０×１０18ｃｍ-3以下と低い値に規定した。
【００４１】
また、コンタクト層１３は、半導体デバイス構造１２上に形成されると共にＩｎ組成が０からｘまで徐々に増加するグレーデッド層１３１のみからなっても良いし、半導体デバイス構造１２上に形成されると共にＩｎ組成が一定である均一層１３２のみからなっても良い。
【００４２】
なお、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０は、電極面積を１．０×１０4μｍ2、電極間距離を５μｍ、電圧値を２０Ｖとしたとき、バッファリーク電流値（バッファ層１４１におけるリーク電流値）が１．０×１０-10Ａ以上１．０×１０-6Ａ以下であることが好ましい。
【００４３】
更に、図３（ｂ）に示すように、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０を用いて半導体デバイス２０を作製する際には、例えば、適宜エッチング等を行ってサブコレクタ層１５２及びベース層１５４の表面を露出させ、サブコレクタ層１５２上にコレクタ電極１６１、ベース層１５４上にベース電極１６２、最表面の均一層１３２上にエミッタ電極１６３をそれぞれ形成すると良い。
【００４４】
また、コンタクト層１３の表面を観察すると共に、電極形成時にコンタクト層等の一部をエッチング除去し、エミッタ層１５５の表面を露出させて観察し、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０の信頼性を確認すると良い。
【００４５】
これまで説明してきたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造するためには、単結晶基板１１上にエミッタ層１５５を有する半導体デバイス構造１２を形成し、半導体デバイス構造１２上の最上層にｎ型ＩｎxＧａ(1-x)Ａｓ層（０≦ｘ≦１）からなるコンタクト層１３を形成するのであるが、コンタクト層１３を形成する際に、成長温度を５００℃以下とし、Ｓｉの供給原料としてトリエチルシラン又はテトラエチルシランを用いて不純物としてのＳｉを８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下ドーピングし、コンタクト層１３の表面粗さ（Ｈａｚｅ値）を２００ｐｐｍ以上２０００ｐｐｍ以下とし、且つ、コンタクト層１３等を燐酸系エッチング液でエッチングした際のエミッタ層１５５の表面粗さ（二乗平均平方根粗さ）を０．１ｎｍ以上０．５ｎｍ以下とすることでＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０が得られる。
【００４６】
ここで各数値限定の根拠について述べる。
【００４７】
１．不純物濃度の根拠
ＳｅやＴｅをドーピングしてコンタクト層の不純物濃度を２．０×１０19ｃｍ-3以上にした場合には、ＳｅやＴｅのメモリー効果の影響により、次にＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造するに際し、半導体デバイス構造の下層にＳｅやＴｅが混入し、作製されたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハのバッファリーク電流値が１．０×１０-3Ａと高い値になる。
【００４８】
また、ＳｅやＴｅをドーピングして不純物濃度を２．０×１０19ｃｍ-3以上としたコンタクト層を用いない場合には、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハのバッファリーク電流値が１．０×１０-6Ａ以下となるが、コンタクト抵抗を下げることができない。
【００４９】
これに対し、供給原料としてＳｉ2Ｈ6ガスを用いてＳｉをドーピングしたコンタクト層を用いる場合には、不純物によるメモリー効果の影響が少ないため、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハのバッファリーク電流値を１．０×１０-6Ａ以下に抑制できるが、不純物濃度を２．０×１０19ｃｍ-3以上とするためには、コンタクト層の成長温度を５００℃より高くする必要がある。
【００５０】
ところが、Ｓｉのドーピング量を増やすためにコンタクト層の成長温度を５００℃より高くすると、コンタクト層の表面が荒れてしまうという問題があるため、ドーピング量を増やして不純物濃度を２．０×１０19ｃｍ-3以上とすることは難しい。そのため、コンタクト層１３の不純物濃度の上限値を２．０×１０19ｃｍ-3とした。
【００５１】
一方、下限値については、表面ピンニングの影響により、コンタクト層の不純物濃度を１．０×１０19ｃｍ-3以上とする必要があると言われているが、実際に８．０×１０18ｃｍ-3としても１．０×１０19ｃｍ-3とした場合と比べてＨＢＴ構造の静特性に大きな違いは見られなかったこと、ＨＥＭＴ構造ではコンタクト層（前述した構造のショットキー層１４７に相当する層）にＧａＡｓ層を用いていることが多く、その不純物濃度は５．０×１０18ｃｍ-3程度なので、８．０×１０18ｃｍ-3としても問題はないと考えられることから、８．０×１０18ｃｍ-3とした。
【００５２】
なお、表面ピンニングの影響が懸念されるので、コンタクト層１３の不純物濃度としては１．０×１０19ｃｍ-3前後を狙うことが最も望ましい。なお、不純物濃度は、ＳＩＭＳ（Secondary Ion Mass Spectrometry）により測定した。
【００５３】
実際に不純物としてＴｅ、Ｓｅ、又はＳｉを含有するコンタクト層を備えたＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを製造し、そのメモリー効果の影響を調べたところ、図４に示す結果となった。
【００５４】
図４を見ると、不純物としてＴｅを４．０×１０19ｃｍ-3含有するコンタクト層のバッファリーク電流値を示すラインＡ、不純物としてＳｅを２．０×１０19ｃｍ-3含有するコンタクト層のバッファリーク電流値を示すラインＢ、不純物としてＴｅを４．０×１０19ｃｍ-3含有するコンタクト層のバッファリーク電流値を示すラインＣ、及び不純物としてＳｉを２．０×１０19ｃｍ-3含有するコンタクト層のバッファリーク電流値を示すラインＤが示される。
【００５５】
ラインＡ又はＤは、前回のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造の際にＴｅ又はＳｉを用い、その後に連続的にＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを成長させた場合の結果である。
【００５６】
また、ラインＢ，Ｃは、前回のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハの製造の際にＴｅやＳｅを用いることなく、その後にＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを成長させた場合の結果である。
【００５７】
これらの結果から分かるように、コンタクト層の不純物としてＳｉを用いることで、ＴｅやＳｅを用いた場合に比べて、同一の製造装置による連続成長を行った場合でもバッファリーク電流値が大幅に低減されている。
【００５８】
２．表面粗さ（Ｈａｚｅ値）の根拠
ＳｅやＴｅをドーピングしたコンタクト層の表面粗さ（Ｈａｚｅ値）は２００ｐｐｍ以上１０００ｐｐｍ以下であり、Ｓｉをドーピングしたコンタクト層においてもこれと同等の表面粗さ（Ｈａｚｅ値）を得るため、下限値を２００ｐｐｍとした。
【００５９】
一方、上限値に関しては、従来、ＳｉをドーピングしたＩｎＧａＡｓ層からなるコンタクト層の表面粗さ（Ｈａｚｅ値）が４０００ｐｐｍ程度であり、本発明ではＳｉの供給原料としてトリエチルシラン又はテトラエチルシラン等の有機金属材料を用いることにより、２０００ｐｐｍ以下にまで改善することができたため、２０００ｐｐｍ以下、好ましくは１０００ｐｐｍ以下とした。
【００６０】
３．表面粗さ（二乗平均平方根粗さ）の根拠
従来、ＳｅやＴｅをドーピングした際、コンタクト層を燐酸系エッチング液でエッチングしたときのエミッタ層の表面粗さ（二乗平均平方根粗さ）は１ｎｍ以上３ｎｍ以下程度であったが、不純物をＳｉとすることにより、０．１ｎｍ以上１．０ｎｍ以下の範囲で制御できるようになった。
【００６１】
この範囲の中で好適な範囲として、コンタクト層１３の燐酸系エッチング液でエッチングした際のエミッタ層の表面粗さ（二乗平均平方根粗さ）を０．１ｎｍ以上０．５ｎｍ以下と規定した。
【００６２】
このような構成のＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０によれば、不純物としてＳｉを含有するコンタクト層１３を採用しているため、ＳｅやＴｅをドーピングしたコンタクト層を採用した場合と比べて不純物のメモリー効果の影響が少なく、燐酸系エッチング液でエッチングした際のエミッタ層の表面粗さ（二乗平均平方根粗さ）を０．１ｎｍ以上０．５ｎｍ以下と平坦にすることができると共に、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハを用いた半導体デバイスはバッファリーク電流値を１．０×１０-10Ａ以上１．０×１０-6Ａ以下に抑制できる。
【００６３】
また、ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０によれば、Ｓｉの供給原料として、従来のＳｉ2Ｈ6ガスに代えて、トリエチルシラン又はテトラエチルシラン等の有機金属材料を用いているため、コンタクト層１３の成長温度を５００℃以下としても、その不純物濃度を８．０×１０18ｃｍ-3以上２．０×１０19ｃｍ-3以下とすることができ、その結果、Ｓｉ2Ｈ6ガスを用いてＳｉを高不純物濃度でドーピングした従来のコンタクト層に比べて、エッチング前のコンタクト層の表面粗さ（Ｈａｚｅ値）を２００ｐｐｍ以上２０００ｐｐｍ以下、好ましくは１０００ｐｐｍ以下と小さくすることができる。
【００６４】
これらにより、低抵抗なバッファ層１４１と高抵抗なコンタクト層１３とを有するＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ１０を実現できる。
【００６５】
よって、本発明によれば、コンタクト層に含有する不純物としてＳｉを採用した場合でも、その不純物濃度を高くすることができ、且つ、コンタクト層に含有する不純物としてＳｅやＴｅを採用した場合（つまり、コンタクト層の成長温度を５００℃以下とした場合）と同等の表面粗さとすることができるＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ及びその製造方法を提供することができる。
【００６６】
なお、本実施の形態においては、半導体デバイス構造１２は、単結晶基板１１上に積層されたＨＥＭＴ構造１４及びＨＢＴ構造１５からなるＢｉＦＥＴ構造であるとしたが、ＨＥＭＴ構造単独、又はＨＢＴ構造単独のいずれかであっても良い。この場合にも同様に、最上層に本発明を適用する。
【００６７】
また、コンタクト層１３の不純物としてＳｉのみを用いたが、ＴｅやＳｅをＳｉと同時にドーピングしても構わない。ＴｅやＳｅの含有濃度が１．０×１０19ｃｍ-3以下であれば、本発明と同様の特性を得られる。
【実施例】
【００６８】
次に、本発明の実施例を説明する。
【００６９】
【表１】
2014078595.tif 000003
【００７０】
表１に示すように、コンタクト層の構成と膜厚を実施例毎に種々に変更し、不純物濃度と表面粗さ（Ｈａｚｅ値）とがどのようになるか調査した。
【００７１】
（実施例１）
半絶縁性ＧａＡｓ基板からなる単結晶基板上にＨＥＭＴ構造及びＨＢＴ構造を積層し、そのＨＢＴ構造上の最上層に本発明を適用したコンタクト層を形成した。
【００７２】
コンタクト層の構成は、Ｓｉの供給原料としてはテトラエチルシランを用い、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０→０．５）からなるグレーデッド層を５０ｎｍ積層し、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０．５）からなる均一層を５０ｎｍ積層したものとし、５００℃以下の成長温度でコンタクト層を形成した。
【００７３】
その結果、コンタクト層の不純物濃度は１．４×１０19ｃｍ-3であり、表面粗さ（Ｈａｚｅ値）は１０００ｐｐｍであった。
【００７４】
（実施例２）
実施例１よりも成長温度を３０℃下げ、それ以外の条件は実施例１と同じにしてコンタクト層を形成した。
【００７５】
その結果、コンタクト層の不純物濃度は１．１×１０19ｃｍ-3であり、表面粗さ（Ｈａｚｅ値）は５００ｐｐｍであった。
【００７６】
（実施例３）
実施例２と同じ条件でコンタクト層の厚さを変えた。即ち、コンタクト層として、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０→０．５）からなるグレーデッド層を３０ｎｍ積層し、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０．５）からなる均一層を４０ｎｍ積層した。
【００７７】
その結果、コンタクト層の不純物濃度は１．２×１０19ｃｍ-3であり、表面粗さ（Ｈａｚｅ値）は３００ｐｐｍであった。
【００７８】
（実施例４）
コンタクト層の構成は、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０→０．８）からなるグレーデッド層を９０ｎｍ積層したものとした。
【００７９】
その結果、コンタクト層の不純物濃度は１．３×１０19ｃｍ-3であり、表面粗さ（Ｈａｚｅ値）は７００ｐｐｍであった。
【００８０】
（実施例５）
コンタクト層の構成は、ｎ型ＩｎxＧａ(1-x)Ａｓ層（ｘ＝０→０．８）からなるグレーデッド層を６０ｎｍ積層したものとした。
【００８１】
その結果、コンタクト層の不純物濃度は１．３×１０19ｃｍ-3であり、表面粗さ（Ｈａｚｅ値）は３００ｐｐｍであった。
【００８２】
以上の通り、全ての実施例でコンタクト層の表面粗さ（Ｈａｚｅ値）を２００ｐｐｍ以上２０００ｐｐｍ以下とすることができた。
【符号の説明】
【００８３】
１０  ＩＩＩ−Ｖ族化合物半導体エピタキシャルウェハ
１１  単結晶基板
１２  半導体デバイス構造
１３  コンタクト層
１４  ＨＥＭＴ構造
１５  ＨＢＴ構造
【図１】
2014078595.tif 000004
【図３】
2014078595.tif 000005
【図４】
2014078595.tif 000006
【図２】
2014078595.tif 000007