(57)【要約】【課題】各画素の輝度が不均衡となることを防止した表示装置を提供することを目的とする。【解決手段】複数の制御ラインおよび電源ライン４４０に接続され、同一の制御信号および電源を共通に受ける複数の画素を含む画素部と、画素部の外側に位置し、電源ラインに電源を印加する複数の引込部パッド４１０と、引込部パッドを連結する第１パッドバー４２０と、第１パッドバーの端部と複数の電源ラインの端部とにそれぞれ接触し、引込部パッドと電源ラインとを電気的に連結する複数の第１連結パターン４３０とを有し、複数の第１連結パターンとそれぞれ接触する第１パッドバーの端部および複数の電源ラインの端部の少なくとも一方は、第１連結パターンとの接触面積が互いに異なる。【選択図】図４Ａ
2014236219.tif 000002
【特許請求の範囲】
【請求項１】
複数の制御ラインおよび電源ラインに接続され、同一の制御信号および電源を共通に受ける複数の画素を含む画素部と、
前記画素部の外側に位置し、前記電源ラインに電源を印加する複数の引込部パッドと、
前記複数の引込部パッドを連結する第１パッドバーと、
前記第１パッドバーの端部と複数の電源ラインの端部とにそれぞれ接触し、前記引込部パッドと前記電源ラインとを電気的に連結する複数の第１連結パターンと、を有し、
前記複数の第１連結パターンとそれぞれ接触する前記第１パッドバーの端部および複数の電源ラインの端部の少なくとも一方は、前記第１連結パターンとの接触面積が互いに異なることを特徴とする表示装置。
【請求項２】
前記接触面積は、前記引込部パッドから最も近い第１連結パターンとの前記接触面積が最も小さいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記接触面積は、前記引込部パッドに近い第１連結パターンとの接触面積であるほど小さいことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記接触面積は、前記引込部パッドから最も遠い第１連結パターンとの接触面積が最も大きいことを特徴とする請求項１〜３のいずれか一項に記載の表示装置。
【請求項５】
前記接触面積は、前記引込部パッドに遠い第１連結パターンとの接触面積であるほど大きいことを特徴とする請求項１〜４のいずれか一項に記載の表示装置。
【請求項６】
前記第１連結パターンは、前記第１パッドバーおよび前記電源ラインより抵抗の大きい物質で形成されることを特徴とする請求項１〜５のいずれか一項に記載の表示装置。
【請求項７】
前記第１連結パターンを形成する物質は、ドーピングされた半導体であることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第１連結パターンとそれぞれ接触する第１パッドバーの端部および複数の電源ラインの端部のうちの少なくとも一方は、前記第１連結パターンとの接触面積が引込部パッドに近い領域から遠い領域まで次第に大きくなるように階段形状に形成されることを特徴とする請求項１〜７のいずれか一項に記載の表示装置。
【請求項９】
前記電源は、前記複数の画素に共通に印加される初期化電源であることを特徴とする請求項１〜８のいずれか一項に記載の表示装置。
【請求項１０】
前記画素部の外側に配置され、前記複数の制御ラインにそれぞれの制御信号を印加する複数の引込部パッドと、
前記複数の引込部パッドを連結する第２パッドバーと、
前記第２パッドバーの端部と複数の制御ラインの端部とにそれぞれ接触し、前記引込部パッドと前記制御ラインとを電気的に連結する複数の第２連結パターンと、を有し、
前記複数の第２連結パターンとそれぞれ接触する前記第２パッドバーの端部および複数の制御ラインの端部の少なくとも一方は、前記第２連結パターンとの接触面積が互いに異なることを特徴とする請求項１〜９のいずれか一項に記載の表示装置。
【請求項１１】
前記第２連結パターンは、前記第２パッドバーおよび制御ラインより抵抗の大きい物質で形成されることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記第２連結パターンとそれぞれ接触する前記第２パッドバーの端部および複数の制御ラインの端部の少なくとも一方は、前記第２連結パターンとの接触面積が引込部パッドに近い領域から遠い領域まで次第に大きくなるように階段形状に形成されることを特徴とする請求項１０または１１に記載の表示装置。
【請求項１３】
前記画素は、
カソード電極が第２電源に接続される有機発光ダイオードと、
データラインと第１ノードとの間に接続され、走査ラインに走査信号が供給される時にターンオンされる第１トランジスタと、
前記第１ノードと初期化電源との間に接続される第１キャパシタと、
前記第１ノードから供給される電圧に対応して、第１電源から前記有機発光ダイオードを経由して前記第２電源に流れる電流量を制御するための画素回路と、を有することを特徴とする請求項１〜１２のいずれか一項に記載の表示装置。
【請求項１４】
前記画素回路は、
前記第１ノードと第３ノードとの間に接続され、前記第１トランジスタとターンオン期間が重畳されない第３トランジスタと、
第２ノードに印加された電圧に対応して、前記第３ノードを経由して接続される前記第１電源から第４ノードを経由して接続された前記有機発光ダイオードへの電流量を制御するための第２トランジスタと、
前記第２ノードと前記第４ノードとの間に接続され、前記第３トランジスタと同時にターンオンおよびターンオフされる第４トランジスタと、
前記第２ノードと前記第１電源との間に接続されるストレージキャパシタと、を有することを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記画素回路は、
前記第２ノードと初期化電源との間に接続され、前記第１トランジスタおよび第３トランジスタとターンオン期間が重畳されない第５トランジスタと、
前記第３ノードと前記第１電源との間に接続され、前記第５トランジスタと同時にターンオンおよびターンオフされる第６トランジスタと、
前記第３ノードと前記第１電源との間に前記第６トランジスタと並列に接続され、前記第１トランジスタとターンオン期間が重畳される第７トランジスタと、
前記第４ノードと前記有機発光ダイオードとの間に接続され、前記第７トランジスタと同時にターンオンおよびターンオフされる第８トランジスタと、をさらに有することを特徴とする請求項１４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、有機電界発光表示装置に関する。
【背景技術】
【０００２】
表示装置のうち、有機電界発光表示装置は、電子と正孔の再結合によって光を発生する有機発光ダイオードを用いて画像を表示する。このような有機電界発光表示装置は、応答速度が速く、かつ、低消費電力で駆動されるため、次世代ディスプレイとして注目されている。
【０００３】
一般的に、有機電界発光表示装置は、複数の画素を含む画素部と、画素部に駆動信号を供給する駆動回路と、画素部に制御信号を供給する制御回路と、画素部に電源を供給する電源供給回路とを含む。
【０００４】
各画素は、走査信号が供給されると、走査信号に同期して供給されるデータ信号に対応する輝度の光を放出し、これによって、有機電界発光表示装置は所定の映像を表示する。
【０００５】
ただし、有機電界発光表示装置において、画素それぞれの発光輝度は、画素に印加される制御信号および／または電源の電圧レベルに影響を受けることがある。すなわち、制御信号および／または電源は、データ信号と共に、画素の発光輝度を決定する要因となる。
【０００６】
したがって、均一な画質の映像を表示するためには、それぞれの画素に同一の電圧を有する制御信号および／または電源が供給されなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、各画素に連結されるライン（配線）の長さの差によって、各画素に印加される電圧が互いに異なる電圧降下（ＩＲ  ｄｒｏｐ）が発生することがある。
【０００８】
特に、表示装置の表示パネルが大型化するほどラインの長さが長くなり、制御信号および／または電源が供給されるパッドとの距離に応じて画素間の輝度偏差が大きくなることがある。
【０００９】
本発明は、このような問題を解決するためになされたものであり、画素全体に共通に印加される電源および／または制御信号において、電源および／または制御信号が印加されるそれぞれの引込部パッドに電気的に連結される複数の電源ラインおよび／または制御ラインの間の抵抗差を最小化することによって、各画素の輝度が不均衡となることを防止した表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題は、以下の手段により達成される。
【００１１】
（１）複数の制御ラインおよび電源ラインに接続され、同一の制御信号および電源を共通に受ける複数の画素を含む画素部と、前記画素部の外側に位置し、前記電源ラインに電源を印加する複数の引込部パッドと、前記複数の引込部パッドを連結する第１パッドバーと、前記第１パッドバーの端部と複数の電源ラインの端部とにそれぞれ接触し、前記引込部パッドと前記電源ラインとを電気的に連結する複数の第１連結パターンと、を有し、前記複数の第１連結パターンとそれぞれ接触する前記第１パッドバーの端部および複数の電源ラインの端部の少なくとも一方は、前記第１連結パターンとの接触面積が互いに異なる、表示装置。
【００１２】
（２）前記接触面積は、前記引込部パッドから最も近い第１連結パターンとの前記接触面積が最も小さい、上記（１）に記載の表示装置。
【００１３】
（３）前記接触面積は、前記引込部パッドに近い第１連結パターンとの接触面積であるほど小さい、上記（１）または（２）に記載の表示装置。
【００１４】
（４）前記接触面積は、前記引込部パッドから最も遠い第１連結パターンとの接触面積が最も大きい、上記（１）〜（３）のいずれかに記載の表示装置。
【００１５】
（５）前記接触面積は、前記引込部パッドに遠い第１連結パターンとの接触面積であるほど大きい、上記（１）〜（４）のいずれかの表示装置。
【００１６】
（６）前記第１連結パターンは、前記第１パッドバーおよび前記電源ラインより抵抗の大きい物質で形成される、上記（１）〜（５）のいずれかに記載の表示装置。
【００１７】
（７）前記第１連結パターンを形成する物質は、ドーピングされた半導体である、上記（６）に記載の表示装置。
【００１８】
（８）前記第１連結パターンとそれぞれ接触する第１パッドバーの端部および複数の電源ラインの端部のうちの少なくとも一方は、前記第１連結パターンとの接触面積が引込部パッドに近い領域から遠い領域まで次第に大きくなるように階段形状に形成される、上記（１）〜（７）のいずれかに記載の表示装置。
【００１９】
（９）前記電源は、前記複数の画素に共通に印加される初期化電源である、（１）〜（８）のいずれかに記載の表示装置。
【００２０】
（１０）前記画素部の外側に配置され、前記複数の制御ラインにそれぞれの制御信号を印加する複数の引込部パッドと、前記複数の引込部パッドを連結する第２パッドバーと、前記第２パッドバーの端部と複数の制御ラインの端部とにそれぞれ接触し、前記引込部パッドと前記制御ラインとを電気的に連結する複数の第２連結パターンと、を有し、前記複数の第２連結パターンとそれぞれ接触する前記第２パッドバーの端部および複数の制御ラインの端部の少なくとも一方は、前記第２連結パターンとの接触面積が互いに異なる、上記（１）〜（９）のいずれかに記載の表示装置。
【００２１】
（１１）前記第２連結パターンは、前記第２パッドバーおよび制御ラインより抵抗の大きい物質で形成される、上記（１０）に記載の表示装置。
【００２２】
（１２）前記第２連結パターンとそれぞれ接触する前記第２パッドバーの端部および複数の制御ラインの端部の少なくとも一方は、前記第２連結パターンとの接触面積が引込部パッドに近い領域から遠い領域まで次第に大きくなるように階段形状に形成される、上記（１０）または（１１）に記載の表示装置。
【００２３】
（１３）前記画素は、カソード電極が第２電源に接続される有機発光ダイオードと、
データラインと第１ノードとの間に接続され、走査ラインに走査信号が供給される時にターンオンされる第１トランジスタと、前記第１ノードと初期化電源との間に接続される第１キャパシタと、前記第１ノードから供給される電圧に対応して、第１電源から前記有機発光ダイオードを経由して前記第２電源に流れる電流量を制御するための画素回路と、を有する、上記（１）〜（１２）のいずれかに記載の表示装置。
【００２４】
（１４）前記画素回路は、前記第１ノードと第３ノードとの間に接続され、前記第１トランジスタとターンオン期間が重畳されない第３トランジスタと、第２ノードに印加された電圧に対応して、前記第３ノードを経由して接続される前記第１電源から第４ノードを経由して接続された前記有機発光ダイオードへの電流量を制御するための第２トランジスタと、前記第２ノードと前記第４ノードとの間に接続され、前記第３トランジスタと同時にターンオンおよびターンオフされる第４トランジスタと、前記第２ノードと前記第１電源との間に接続されるストレージキャパシタと、を有する、上記（１３）に記載の表示装置。
【００２５】
（１５）前記画素回路は、前記第２ノードと初期化電源との間に接続され、前記第１トランジスタおよび第３トランジスタとターンオン期間が重畳されない第５トランジスタと、
前記第３ノードと前記第１電源との間に接続され、前記第５トランジスタと同時にターンオンおよびターンオフされる第６トランジスタと、前記第３ノードと前記第１電源との間に前記第６トランジスタと並列に接続され、前記第１トランジスタとターンオン期間が重畳される第７トランジスタと、前記第４ノードと前記有機発光ダイオードとの間に接続され、前記第７トランジスタと同時にターンオンおよびターンオフされる第８トランジスタと、をさらに有する、上記（１４）に記載の表示装置。
【発明の効果】
【００２６】
このような本発明の実施形態によれば、画素全体に共通に印加される電源および／または制御信号において、電源および／または制御信号が印加されるそれぞれの引込部パッドと電気的に連結される複数の電源ラインおよび／または制御ラインの間の抵抗差を最小化することによって、表示パネルの輝度が局部的に不均衡となる現象を防止することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態にかかる表示装置を示すブロック図である。
【図２】図１に示された画素の構造を示す回路図である。
【図３】図２に示された画素の駆動方法を示す波形図である。
【図４Ａ】図１に示された各画素に共通に初期化電源を印加する引込部パッドおよびこれと電気的に連結される複数の電源ラインの構造を概略的に示す平面図である。
【図４Ｂ】図１に示された各画素に共通に初期化電源を印加する引込部パッドおよびこれと電気的に連結される複数の電源ラインの構造を概略的に示す平面図である。
【図５】図４Ａの特定領域Ａ、Ｂに対する断面図である。
【図６】図４Ａの特定領域Ｃでの抵抗値を示すグラフである。
【発明を実施するための形態】
【００２８】
以下、添付した図面を参照して、本発明の実施形態について詳細に説明する。
【００２９】
図１は、本発明の一実施形態にかかる表示装置を示すブロック図である。
【００３０】
図１を参照すれば、本実施形態にかかる有機電界発光表示装置は、走査ラインＳ１〜ＳｎおよびデータラインＤ１〜Ｄｍによって区画された領域に位置する画素１４２を含む画素部１４０と、走査ラインＳ１ないしＳｎを駆動するための走査駆動部１１０と、画素１４２に共通に接続された第１制御ラインａ１〜ａｎ、第２制御ラインｂ１〜ｂｎ、および発光制御ラインとしての第３制御ラインｃ１〜ｃｎを駆動するための制御駆動部１２０と、データラインＤ１〜Ｄｍを駆動するためのデータ駆動部１３０と、駆動部１１０、１２０、１３０を制御するためのタイミング制御部１５０とを備える。
【００３１】
第１制御ラインａ１〜ａｎには、共通に第１制御信号ＣＬ１が印加され、第２制御ラインｂ１〜ｂｎには共通に第２制御信号ＣＬ２が印加され、第３制御ラインｃ１〜ｃｎには共通に第３制御信号ＣＬ３が印加される。
【００３２】
また、画素１４２には、画素電源としての第１電源ＥＬＶＤＤ、第２電源ＥＬＶＳＳ、および各画素に含まれた駆動トランジスタのゲート電極を初期化する初期化電源Ｖｉｎｔが印加される。
【００３３】
初期化電源Ｖｉｎｔは、第１〜第３制御ラインのような複数の初期化電源ラインｐ１ないしｐｍを介してそれぞれの画素１４２に共通に印加される。第１電源ＥＬＶＤＤはハイレベルの電圧であり、第２電源ＥＬＶＳＳ、初期化電源Ｖｉｎｔはローレベルの電圧である。
【００３４】
例えば、第１電源ＥＬＶＤＤは、１５Ｖの正の電圧レベルを有し、第２電源ＥＬＶＳＳは、−５Ｖの負の電圧レベルまたは０Ｖの接地電圧レベルを有することができる。また、初期化電源Ｖｉｎｔは、データ信号の電圧より低い電圧として０Ｖの接地電圧レベルを有することができる。
【００３５】
第３制御ラインｃ１〜ｃｎは、発光制御信号が印加されるラインであり、制御駆動部１２０でなく、走査駆動部１１０によって駆動されてもよい。
【００３６】
本実施形態において、走査駆動部１１０は、１フレーム期間中の第３期間（図３のＴ３）の間、走査線Ｓ１〜Ｓｎに走査信号を順次に供給する。走査線Ｓ１〜Ｓｎに走査信号が順次に供給されると、画素１４２が水平ライン単位で選択される。
【００３７】
また、制御駆動部１２０または走査駆動部１１０は、１フレーム期間中の、第３期間Ｔ３を除いた第１期間（図３のＴ１）および第２期間（図３のＴ２）の間、発光制御ラインの第３制御ラインｃ１〜ｃｎに発光制御信号を供給する。
【００３８】
ここで、走査信号は、画素１４２に含まれたトランジスタがターンオンできる電圧に設定され、発光制御信号ＣＬ３は、画素１４２に含まれたトランジスタがターンオフできる電圧に設定される。したがって、第３制御ラインｃ１〜ｃｎに発光制御信号が供給される第１期間および第２期間の間、画素１４２は、非発光状態に設定される。
【００３９】
すなわち、例えば、トランジスタがＰ型の場合、走査信号は、ローレベルの電圧に設定され、発光制御信号は、ハイレベルの電圧に設定される。
【００４０】
データ駆動部１３０は、走査信号に同期するように、データラインＤ１〜Ｄｍにデータ信号を供給する。これにより、走査信号によって選択された画素１４２にデータ信号が供給される。
【００４１】
制御駆動部１２０は、前述したように、１フレーム期間中の、第３期間Ｔ３を除いた第１期間Ｔ１および第２期間Ｔ２の間、発光制御ラインの第３制御ラインｃ１〜ｃｎに発光制御信号を供給できるだけでなく、１フレーム期間中の第１期間Ｔ１の間、第１制御ラインａ１〜ａｎに第１制御信号ＣＬ１を供給し、第２期間Ｔ２の間、第２制御ラインｂ１〜ｂｎに第２制御信号ＣＬ２を供給する。ここで、第１制御信号ＣＬ１および第２制御信号ＣＬ２は、画素１４２に含まれたトランジスタがターンオンできる電圧に設定される。
【００４２】
すなわち、例えば、トランジスタがＰ型の場合、第１制御信号ＣＬ１および第２制御信号ＣＬ２は、ローレベルの電圧に設定される。
【００４３】
画素１４２は、走査ラインＳ１〜ＳｎおよびデータラインＤ１〜Ｄｍの交差部に位置する。このような画素１４２は、１フレームの第１期間Ｔ１に初期化され、第２期間Ｔ２に駆動トランジスタの閾値電圧を補償する。そして、画素１４２は、第３期間Ｔ３の間、発光しながらデータ信号に対応する電圧を充電する。
【００４４】
ここで、画素部１４０に含まれるすべての画素１４２は、第２期間Ｔ２に同時に駆動トランジスタの閾値電圧を補償する。このように画素１４２に同時に駆動トランジスタの閾値電圧を補償することにより、第２期間Ｔ２を十分に確保することができ、これによって、安定的に駆動トランジスタの閾値電圧を補償することができる。すなわち、例えば、画素部１４０が１２０Ｈｚ以上の高速駆動を行う場合にも、第２期間Ｔ２の時間を十分に確保し、駆動トランジスタの閾値電圧を安定的に補償することができる。
【００４５】
以下、図２および図３を参照して、図１に示された画素１４２および画素の駆動方法について具体的に説明する。
【００４６】
図２は、図１に示された画素の構造を示す回路図である。
【００４７】
図２を参照すれば、画素１４２は、第１トランジスタＭ１と、第１キャパシタＣ１と、画素回路１４４と、有機発光ダイオードＯＬＥＤとを備える。
【００４８】
有機発光ダイオードＯＬＥＤのアノード電極は画素回路１４４に接続され、カソード電極は第２電源ＥＬＶＳＳに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１４４から供給される電流量に対応する輝度で発光する。
【００４９】
第１トランジスタＭ１の第１電極はデータ線Ｄｍに接続され、第２電極は画素回路１４４に連結された第１ノードＮ１に接続される。そして、第１トランジスタＭ１のゲート電極は走査線Ｓｎに接続される。このような第１トランジスタＭ１は、走査線Ｓｎに走査信号が供給された時にターンオンされる。
【００５０】
第１キャパシタＣ１は、第１ノードＮ１と初期化電源Ｖｉｎｔとの間に接続される。第１キャパシタＣ１は、データ信号に対応する電圧を充電する。ここで、初期化電源Ｖｉｎｔは、第１〜第３制御ラインのように複数の初期化電源ラインｐ１ないしｐｍを介してそれぞれの画素１４２と共通に印加され、データ信号より低い電圧（例えば、０Ｖ）に設定できる。
【００５１】
画素回路１４４は、第１キャパシタＣ１から供給される電圧、すなわちデータ信号の電圧に対応して、所定の電圧を充電する。画素回路１４４は、充電された電圧に対応して、第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤに供給される電流量を制御する。
【００５２】
本実施形態においては、画素回路１４４は、第２トランジスタＭ２〜第８トランジスタＭ８と、ストレージキャパシタＣｓｔとを備えることができる。
【００５３】
駆動トランジスタとしての第２トランジスタＭ２の第１電極は第３ノードＮ３に接続され、第２電極は第４ノードＮ４に接続される。そして、第２トランジスタＭ２のゲート電極は第２ノードＮ２に接続される。第２トランジスタＭ２は、第２ノードＮ２に印加された電圧に対応して、有機発光ダイオードＯＬＥＤに供給される電流量を制御する。
【００５４】
第３トランジスタＭ３の第１電極は第１ノードＮ１に接続され、第２電極は第３ノードＮ３に接続される。そして、第３トランジスタＭ３のゲート電極は第２制御ラインに接続され、第２制御信号ＣＬ２が印加される。第３トランジスタＭ３は、第２制御ラインに第２制御信号が供給される時にターンオンされ、第１ノードＮ１と第３ノードＮ３とを電気的に接続させる。
【００５５】
第４トランジスタＭ４の第１電極は第４ノードＮ４に接続され、第２電極は第２ノードＮ２に接続される。そして、第４トランジスタＭ４のゲート電極は第２制御ラインに接続され、第２制御信号ＣＬ２が印加される。第４トランジスタＭ４は、第２制御ラインに第２制御信号ＣＬ２が供給された時にターンオンされ、第２ノードＮ１と第４ノードＮ４とを電気的に接続させる。第２ノードＮ２と第４ノードＮ４とが電気的に接続されると、第２トランジスタＭ２がダイオード形態に接続される。
【００５６】
第５トランジスタＭ５の第１電極は第２ノードＮ２に接続され、第２電極は初期化電源Ｖｉｎｔに接続される。そして、第５トランジスタＭ５のゲート電極は第１制御ラインに接続され、第１制御信号ＣＬ１が印加される。第５トランジスタＭ５は、第１制御ラインに第１制御信号ＣＬ１が供給される時にターンオンされ、第２ノードＮ２に初期化電源Ｖｉｎｔの電圧を供給する。
【００５７】
第６トランジスタＭ６の第１電極は第１電源ＥＬＶＤＤに接続され、第２電極は第３ノードＮ３に接続される。そして、第６トランジスタＭ６のゲート電極は第１制御ラインに接続され、第１制御信号ＣＬ１が印加される。第６トランジスタＭ６は、第１制御ラインに第１制御信号ＣＬ１が供給される時にターンオンされ、第３ノードＮ３に第１電源ＥＬＶＤＤの電圧を供給する。
【００５８】
第７トランジスタＭ７の第１電極は第１電源ＥＬＶＤＤに接続され、第２電極は第３ノードＮ３に接続される。そして、第７トランジスタＭ７のゲート電極は、発光制御ラインの第３制御ラインに接続され、第３制御信号ＣＬ３が印加される。第７トランジスタＭ７は、第３制御ラインに発光制御信号の第３制御信号ＣＬ３が供給された時にターンオフされ、発光制御信号が供給されない時にターンオンされる。
【００５９】
第８トランジスタＭ８の第１電極は第４ノードＮ４に接続され、第２電極は有機発光ダイオードＯＬＥＤのアノード電極に接続される。そして、第８トランジスタＭ８のゲート電極は第３制御ラインに接続され、第３制御信号ＣＬ３が印加される。第８トランジスタＭ８は、第３制御ラインに発光制御信号ＣＬ３が供給された時にターンオフされ、発光制御信号が供給されない時にターンオンされる。
【００６０】
ストレージキャパシタＣｓｔは、第１電源ＥＬＶＤＤと第２ノードＮ２との間に接続される。ストレージキャパシタＣｓｔは、第１キャパシタＣ１および第２キャパシタＣ２に充電された電圧に対応して、データ信号および第２トランジスタＭ２の閾値電圧に対応する電圧を充電する。
【００６１】
図３は、図２に示された画素の駆動方法の実施形態を示す波形図である。
【００６２】
図３を参照すれば、本実施形態にかかる画素の駆動方法の１フレーム期間は、第１期間Ｔ１、第２期間Ｔ２、および第３期間Ｔ３に分けられる。
【００６３】
第１期間Ｔ１は、初期化期間であり、第２ノードＮ２すなわち、駆動トランジスタＭ２のゲート電極に初期化電源Ｖｉｎｔの電圧を供給する期間である。
【００６４】
第２期間Ｔ２は、補償期間であり、第２トランジスタＭ２の閾値電圧を補償する期間である。
【００６５】
第３期間Ｔ３は、発光およびデータ書き込み期間であり、第１キャパシタＣ１および第２キャパシタＣ２にデータ信号に対応する電圧が充電されると同時に、有機発光ダイオードＯＬＥＤが所定輝度の光を生成する期間である。
【００６６】
まず、第１期間Ｔ１および第２期間Ｔ２に第３制御ラインに発光制御信号ＣＬ３が供給され、第３期間Ｔ３には発光制御信号が供給されない。第１期間Ｔ１および第２期間Ｔ２に第３制御ラインに発光制御信号ＣＬ３が供給されると、第７トランジスタＭ７および第８トランジスタＭ８がターンオフされる。すると、第２トランジスタＭ２と有機発光ダイオードＯＬＥＤとの電気的接続が遮断され、これによって、第１期間Ｔ１および第２期間Ｔ２の間、有機発光ダイオードＯＬＥＤは、非発光状態に設定される。
【００６７】
第１期間Ｔ１に第１制御ラインに第１制御信号ＣＬ１が供給される。第１制御ラインに第１制御信号が供給されると、第５トランジスタＭ５および第６トランジスタＭ６がターンオンされる。第５トランジスタＭ５がターンオンされると、第２ノードＮ２に初期化電源Ｖｉｎｔの電圧が供給される。第６トランジスタＭ６がターンオンされると、第３ノードＮ３に第１電源ＥＬＶＤＤの電圧が供給される。ここで、初期化電源Ｖｉｎｔは、データ信号より低い電圧に設定されるため、第１期間Ｔ１の間、第１トランジスタＭ１は、オンバイアス状態に設定される。
【００６８】
第２期間Ｔ２に第２制御ラインに第２制御信号ＣＬ２が供給される。第２制御ラインに第２制御信号が供給されると、第３トランジスタＭ３および第４トランジスタＭ４がターンオンされる。
【００６９】
第４トランジスタＭ４がターンオンされると、第２トランジスタＭ２がダイオード形態に接続される。第３トランジスタＭ３がターンオンされると、第１キャパシタＣ１に格納されたデータ信号の電圧が第３ノードＮ３に供給される。この時、第２ノードＮ２の電圧がデータ信号より低い初期化電源Ｖｉｎｔの電圧に初期化されたため、第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると、第３ノードＮ３に印加された電圧がダイオード形態で接続された第２トランジスタＭ２を経由して第２ノードＮ２に供給される。この時、ストレージキャパシタＣｓｔは、データ信号および第２トランジスタＭ２の閾値電圧に対応する電圧を格納する。
【００７０】
第３期間Ｔ３の間には、第３制御ラインに発光制御信号ＣＬ３の供給が中断される。第３制御ラインに発光制御信号の供給が中断されると、第７トランジスタＭ７および第８トランジスタＭ８がターンオンされる。第７トランジスタＭ７がターンオンされると、第１電源ＥＬＶＤＤと第３ノードＮ３とが電気的に接続される。第８トランジスタＭ８がターンオンされると、第４ノードＮ４が有機発光ダイオードＯＬＥＤと電気的に接続される。すると、第２トランジスタＭ２は、第２ノードＮ２に印加された電圧に対応して、第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤを経由して第２電源ＥＬＶＳＳに流れる電流量を制御する。この時、有機発光ダイオードＯＬＥＤは、自身に供給される電流量に対応した輝度の光を生成する。
【００７１】
一方、第３期間Ｔ３の間、走査線Ｓ１〜Ｓｎに走査信号［Ｓ１］〜［Ｓｎ］が順次供給される。走査線Ｓ１〜Ｓｎに走査信号が順次供給されると、水平ライン単位で画素１４２それぞれに含まれた第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると、データ線（Ｄ１〜Ｄｍのうちのいずれか１つ）からのデータ信号［Ｄｍ］が画素１４２それぞれに含まれた第１ノードＮ１に供給される。このとき、第１キャパシタＣ１は、データ信号に対応する電圧を充電する。本実施形態においては、上述した過程を繰り返しながら所定の映像を実現する。
【００７２】
一方、本実施形態においては、説明の便宜のために、トランジスタをＰ型としたが、本発明はこれに限定されない。つまり、トランジスタは、Ｎ型であってもよい。
【００７３】
また、本実施形態において、有機発光ダイオードＯＬＥＤは、駆動トランジスタＭ２から供給される電流量に対応して、赤色、緑色または青色の光を生成するが、本発明はこれに限定されない。例えば、有機発光ダイオードＯＬＥＤは、駆動トランジスタＭ２から供給される電流量に対応して、白色光を生成することもできる。この場合、別途カラーフィルタなどを用いてカラー映像を実現することができる。
【００７４】
図１〜図３を通じて説明した本実施形態にかかる表示装置は、第１〜第３制御ラインａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎおよび初期化電源Ｖｉｎｔが印加される初期化電源ラインｐ１〜ｐｍがそれぞれの画素１４２に共通に連結され、これによって、複数の画素それぞれは、共通に同一の第１〜第３制御信号ＣＬ１、ＣＬ２、ＣＬ３および初期化電源Ｖｉｎｔが印加される。
【００７５】
すなわち、画素を通して均一な画質の映像を表示するためには、それぞれの画素にそれぞれ同一の電圧を有する第１〜第３制御信号および初期化電源が供給されなければならない。
【００７６】
しかし、各画素に供給される第１ないし第３制御信号ＣＬ１、ＣＬ２、ＣＬ３および初期化電源Ｖｉｎｔは、これらが入力される引込部パッドとそれぞれの画素に連結される第１〜第３制御ラインａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎおよび初期化電源ラインｐ１〜ｐｍの長さの差によって、各画素に印加される電圧が互いに異なる電圧降下（ＩＲ  ｄｒｏｐ）を生じることがあり、特に、画素部の面積が大型化するほどラインの長さが長くなり、それぞれの画素と制御信号および／または電源を受けるパッドとの距離に応じて画素間の輝度偏差が大きくなることがある。
【００７７】
本実施形態の場合、初期化電源Ｖｉｎｔは、図２に示されるように、それぞれの画素に備えられた第１キャパシタＣ１の一方側端子に印加されるが、第１キャパシタＣ１は、フレーム期間ごとに各画素に印加されるデータ信号に対応する電圧を充電することから、初期化電源Ｖｉｎｔがすべての画素に一定に印加されなければ、各画素の輝度偏差によるムラを生じさせることがある。
【００７８】
そこで、本実施形態においては、画素全体に共通に印加される初期化電源Ｖｉｎｔおよび／または制御信号において、初期化電源Ｖｉｎｔおよび／または制御信号が印加されるそれぞれの引込部パッドと電気的に連結される複数の初期化電源ラインおよび／または制御ラインの間の抵抗差を最小化する構造により、各画素の輝度が不均衡となることを防止することができる。
【００７９】
以下、図４Ａ〜図６を通じて、各画素の輝度偏差によるムラの発生を防止可能な本実施形態にかかる構造についてより詳細に説明する。
【００８０】
図４Ａ〜図６は、それぞれ、各画素１４２に共通に連結される初期化電源ラインｐ１ないしｐｍおよび初期化電源ラインに初期化電源Ｖｉｎｔを提供する引込部パッドの構造およびその連結関係を示している。
【００８１】
すなわち、第１〜第３制御ラインおよび第１〜第３制御ラインにそれぞれの制御信号を提供する引込部パッドとの連結構造は、図４Ａ〜図６に示された構造を有することができる。
【００８２】
図４Ａおよび図４Ｂは、図１に示された各画素に共通に初期化電源を印加する引込部パッドおよびこれと電気的に連結される複数の電源ラインの構造を概略的に示す平面図であり、図５は、図４Ａの特定領域Ａ、Ｂにおける断面図である。
【００８３】
また、図６は、図４Ａの特定領域Ｃでの抵抗値を示すグラフである。
【００８４】
図４Ａを参照すれば、表示装置の画素部（図１の１４０）の外側領域には、初期化電源Ｖｉｎｔが印加される複数の引込部パッド４１０と、第１方向に延びて引込部パッド４１０に共通に連結するパッドバー（ｐａｄ  ｂａｒ）４２０とが形成される。
【００８５】
図示されるように、引込部パッド４１０とパッドバー４２０とは一体型に形成されることが望ましく、さらに、共に低抵抗の金属材質で形成されることが望ましい。
【００８６】
また、前記パッドバー４２０に所定間隔離隔して配置され、画素１４２に初期化電源を提供するために画素部１４０へ延びる複数の初期化電源ライン４４０が形成される。
【００８７】
初期化電源ライン４４０は、すべての画素に同一の初期化電源を共通に印加するために配列されるものであり、図１に示された実施形態においては、初期化電源ラインｐ１ないしｐｍは、それぞれのデータ線Ｄ１ないしＤｍと平行に配列することができる。
【００８８】
また、それぞれの初期化電源ライン４４０をパッドバー４２０と電気的に連結するために、初期化電源ラインとそれぞれ接触する島（ｉｓｌａｎｄ）形状の連結パターン４３０が形成される。
【００８９】
連結パターン４３０は、初期化電源ライン４４０の端部およびパッドバー４２０の端部とそれぞれ接触するように形成されることによって、これらを電気的に連結する。
【００９０】
連結パターン４３０は、低抵抗の金属材質で実現されるパッドバー４２０および初期化電源ライン４４０より高い抵抗値を有する物質で形成され、例えば、高濃度にドーピングされた半導体により形成されることができる。
【００９１】
図４Ａに示された構成により、引込部パッド４１０に印加される初期化電源Ｖｉｎｔは、パッドバー４２０および連結パターン４３０を介してそれぞれの初期化電源ライン４４０に印加される。
【００９２】
ただし、この場合、引込部パッド４１０に最も近い領域Ａと、引込部パッド４１０から最も遠い領域Ｂ（すなわち、隣接した引込部パッドの間の中央部Ｂ）とを比較すると、初期化電源Ｖｉｎｔが印加される電流経路の長さの差によって抵抗の差が発生する。
【００９３】
すなわち、前記引込部パッド４１０に最も近い領域Ａでは抵抗が最も小さく、逆に、引込部パッド４１０から最も遠い領域Ｂでは抵抗が最も大きくなる。
【００９４】
このような抵抗の差を最小化するためには、引込部パッド４１０と電気的に連結される複数の初期化電源ライン４４０において、引込部パッド４１０に近い領域Ａに対しては抵抗値を高め、引込部パッド４１０から遠い領域Ｂにいくほど抵抗値を低くしなければならない。
【００９５】
本実施形態においては、このような抵抗の差を最小化するために、図４Ａに示すように、連結パターン４３０と接触する初期化電源ライン４４０の端部およびパッドバー４２０の端部の形状を調節する。
【００９６】
図４Ａを参照すれば、Ａ領域すなわち、抵抗が最も小さい領域に対しては、連結パターン４３０と重畳される初期化電源ライン４４０ａおよびパッド部４２０の端部の面積が小さくなるように形成し、Ｂ領域すなわち、抵抗が最も大きい領域にいくほど連結パターン４３０と重畳される初期化電源ライン４４０ａおよびパッド部４２０の端部の面積が大きくなるように形成する。
【００９７】
すなわち、それぞれの連結パターン４３０と初期化電源ライン４４０の端部およびパッド部４２０の端部の接触面積は、Ａ領域で最も小さく、Ｂ領域で最も大きく形成される。
【００９８】
したがって、連結パターン４３０と重畳される初期化電源ライン４４０およびパッドバー４２０の端部は、図４Ａに示すように、引込部パッド４１０に最も近い領域Ａから、引込部パッド４１０から最も遠い領域Ｂまで、重畳される端部の面積が次第に大きくなる階段形状に形成されることができる。
【００９９】
すなわち、図５の断面図を参照すれば、Ａ領域に配置された連結パターン４３０は、初期化電源ライン４４０ａおよびパッド部４２０と重畳されない領域の長さＤａがＢ領域に位置する連結パターン４３０の重畳されない領域の長さＤｂより長くなり、その抵抗値が相対的に大きい。これは、連結パターン４３０の抵抗が初期化電源ライン４４０ａおよびパッド部４２０の抵抗より大きいからである。
【０１００】
図６は、図４Ａの特定領域Ｃでの抵抗値を示すグラフであり、抵抗値は、図４Ａおよび図５に示された、初期化電源ライン４４０およびパッドバー４２０と重畳されない領域の連結パターン４３０の長さの長さ方向の抵抗値を示す。
【０１０１】
すなわち、図６を参照すれば、引込部パッド４１０と最も近い領域Ａの抵抗（約８００Ω）が最も大きく、引込部パッドと最も遠い領域Ｂの抵抗（約１０Ω）が最も小さくなる。
【０１０２】
したがって、本実施形態にかかる構造によれば、それぞれの引込部パッド４１０と電気的に連結される複数の初期化電源ライン４４０の間の抵抗差を最小化することができ、これによって、各画素の輝度が不均衡となることで各画素の輝度偏差によりムラが生じる現象を防止することができる。
【０１０３】
図４Ｂに示す実施形態においては、図４Ａの実施形態と比較すると、パッドバー４２０’の構造が異なるだけで、それ以外の構成および動作は同一であるので、同一の構成要素については同一の図面符号を用い、重複する説明は省略する。
【０１０４】
図４Ｂを参照すれば、図４Ａの実施形態とは異なり、複数の連結パターン４３０と重畳されるパッドバー４２０’の端部が、階段形状ではなく、直線形状に形成される。この場合、パッド部４２０’の端部と重畳される各連結パターン４３０の面積は同一になる。
【０１０５】
ただし、複数の連結パターン４３０とそれぞれ重畳される初期化電源ライン４４０は、図４Ａの実施形態のように、引込部パッド４１０に近い領域Ａから、引込部パッド４１０から最も遠い領域Ｂまで、重畳される端部の面積が次第に大きくなるように、初期化電源ライン４４０の端部が階段形状に形成される。
【０１０６】
したがって、図４Ｂの実施形態においても、引込部パッド４１０と最も近い領域Ａの抵抗が最も大きく、引込部パッドと最も遠い領域Ｂの抵抗が最も小さくなるのである。
【０１０７】
また、図示しないが、他の実施形態として、複数の連結パターン４３０とそれぞれ重畳される初期化電源ライン４４０の端部が同じ長さを有し、連結パターン４３０と重畳されるパッドバー４２０の端部が階段形状に形成することも可能であり、この場合にも、引込部パッド４１０と最も近い領域Ａの抵抗が最も大きく、引込部パッドと最も遠い領域Ｂの抵抗が最も小さくなるようにすることができる。  また、図４Ａ、図４Ｂにおいては、初期化電源Ｖｉｎｔが印加されるラインについてのラインの間の抵抗差を最小化する構造について図示されているが、データ信号、各種制御信号が印加されるラインについても同様な構造が適用され得る。
【０１０８】
本発明の技術思想は、上述した好ましい実施形態によって具体的に説明されたが、上述した実施形態は、本発明の技術的思想を説明するためのものであり、本発明の技術的範囲を制限するためのものではない。また、本発明の技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
【符号の説明】
【０１０９】
１４０    画素部、
１４２    画素、
４１０    引込部パッド、
４２０    パッドバー、
４３０    連結パターン、
４４０    初期化電源ライン。
【図１】
2014236219.tif 000003
【図２】
2014236219.tif 000004
【図３】
2014236219.tif 000005
【図４Ａ】
2014236219.tif 000006
【図４Ｂ】
2014236219.tif 000007
【図５】
2014236219.tif 000008
【図６】
2014236219.tif 000009