(57)【要約】【課題】ｎ型不純物領域に対してオーミック接触可能であり、かつｐ型不純物領域に対して低接触抵抗を実現可能な炭化珪素半導体装置およびその製造方法を提供する。【解決手段】炭化珪素半導体装置１は、炭化珪素基板１０と、コンタクト電極１６とを有している。炭化珪素基板１０は、ｎ型領域１４およびｎ型領域１４と接するｐ型領域１８を含む。コンタクト電極１６は、ｎ型領域１４およびｐ型領域１８と接する。コンタクト電極１６はＮｉ原子およびＳｉ原子を含む。Ｎｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。【選択図】図１
2014003252.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型領域および前記ｎ型領域と接するｐ型領域を含む炭化珪素基板と、
前記ｎ型領域および前記ｐ型領域と接するコンタクト電極とを備え、
前記コンタクト電極はＮｉ原子およびＳｉ原子を含み、
前記Ｎｉ原子の数は、前記Ｎｉ原子および前記Ｓｉ原子の数の総数の８７％以上９２％以下である、炭化珪素半導体装置。
【請求項２】
前記コンタクト電極は、前記炭化珪素基板と接する第１の面と、前記第１の面の反対側の第２の面とを有し、
前記コンタクト電極と前記第２の面において接する保護電極をさらに備え、
前記第２の面における前記Ｓｉ原子の数は、前記第１の面における前記Ｓｉ原子の数よりも多い、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２の面における前記Ｓｉ原子の数は、前記第２の面における前記Ｎｉ原子の数よりも多い、請求項２に記載の炭化珪素半導体装置。
【請求項４】
ｎ型領域および前記ｎ型領域と接するｐ型領域を含む炭化珪素基板を準備する工程と、
前記ｎ型領域および前記ｐ型領域と接するコンタクト電極を形成する工程とを備え、
前記コンタクト電極はＮｉ原子およびＳｉ原子を含み、前記Ｎｉ原子の数は、前記Ｎｉ原子の数および前記Ｓｉ原子の数の総数の８７％以上９２％以下であり、さらに
前記コンタクト電極を形成後、前記コンタクト電極をアニールする工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項５】
前記コンタクト電極を形成する工程は、前記Ｓｉ原子の数よりも前記Ｎｉ原子の数が多くなるように前記Ｓｉ原子および前記Ｎｉ原子を含む第１の層を前記炭化珪素基板上に形成する工程と、
前記Ｎｉ原子の数よりも前記Ｓｉ原子の数が多くなるように前記Ｓｉ原子および前記Ｎｉ原子を含む第２の層を前記第１の層上に形成する工程とを含む、請求項４に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置およびその製造方法に関し、より特定的には、コンタクト電極を有する炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は珪素に比べて大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。
【０００３】
たとえば、特開平５−２４０７６９号公報（特許文献１）において、ｎ型の炭化珪素基板にオーミック接触する電極を形成する方法が開示されている。当該方法よれば、ｎ型炭化珪素基板上にＮｉ（ニッケル）の組成比が３３〜６７原子％のＮｉＳｉ（ニッケル珪素）合金層を形成後、熱処理を施すことにより、ｎ型炭化珪素基板とオーミック接触する電極が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２４０７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開平５−２４０７６９号公報（特許文献１）に記載の方法で製造された電極は、ｎ型炭化珪素基板に対してオーミック接触を実現することが可能であるが、ｐ型炭化珪素基板に対しての接触抵抗は大きかった。
【０００６】
そこで本発明の目的は、ｎ型不純物領域に対してオーミック接触可能であり、かつｐ型不純物領域に対して低接触抵抗を実現可能な炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、コンタクト電極とを有している。炭化珪素基板は、ｎ型領域およびｎ型領域と接するｐ型領域を含む。コンタクト電極は、ｎ型領域およびｐ型領域と接する。コンタクト電極はＮｉ原子およびＳｉ原子を含む。Ｎｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。
【０００８】
本発明に係る炭化珪素半導体装置によれば、コンタクト電極におけるＮｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。これにより、コンタクト電極は炭化珪素基板に形成されたｎ型領域に対してオーミック接触を実現可能であり、かつ炭化珪素基板に形成されたｐ型領域に対しても低接触抵抗を実現することができる。
【０００９】
上記の炭化珪素半導体装置において好ましくは、保護電極をさらに有する。コンタクト電極は、炭化珪素基板と接する第１の面と、第１の面の反対側の第２の面とを有している。保護電極は、コンタクト電極と第２の面において接する。第２の面におけるＳｉ原子の数は、第１の面におけるＳｉ原子の数よりも多い。
【００１０】
上記の炭化珪素半導体装置によれば、第２の面におけるＳｉ原子の数は、第１の面におけるＳｉ原子の数よりも多い。これにより、Ｓｉ原子がＣ原子と結合することによりＣ原子の析出を抑制することができる。結果として、コンタクト電極と保護電極との密着性を向上させることができる。
【００１１】
上記の炭化珪素半導体装置において好ましくは、第２の面におけるＳｉ原子の数は、第２の面におけるＮｉ原子の数よりも多い。これにより、Ｎｉ原子の酸化を抑制することができる。
【００１２】
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有している。ｎ型領域およびｎ型領域と接するｐ型領域を含む炭化珪素基板が準備される。ｎ型領域およびｐ型領域と接するコンタクト電極が形成される。コンタクト電極を形成後、コンタクト電極がアニールされる。コンタクト電極はＮｉ原子およびＳｉ原子を含み、Ｎｉ原子の数は、Ｎｉ原子の数およびＳｉ原子の数の総数の８７％以上９２％以下である。
【００１３】
本発明に係る炭化珪素半導体装置の製造方法によれば、コンタクト電極はＮｉ原子およびＳｉ原子を含み、Ｎｉ原子の数は、Ｎｉ原子の数およびＳｉ原子の数の総数の８７％以上９２％以下である。これにより、コンタクト電極は炭化珪素基板に形成されたｎ型領域に対してオーミック接触を実現可能であり、かつ炭化珪素基板に形成されたｐ型領域に対しても低接触抵抗を実現することができる。
【００１４】
上記の炭化珪素半導体装置の製造方法において好ましくはさらに以下の工程を有している。コンタクト電極を形成する工程は、Ｓｉ原子の数よりもＮｉ原子の数が多くなるようにＳｉ原子およびＮｉ原子を含む第１の層が炭化珪素基板上に形成される。Ｎｉ原子の数よりもＳｉ原子の数が多くなるようにＳｉ原子およびＮｉ原子を含む第２の層が第１の層上に形成される。
【００１５】
上記の炭化珪素半導体装置の製造方法によれば、保護電極に対向する第２の層において、Ｓｉ原子の数がＮｉ原子の数よりも多くなる。これにより、Ｓｉ原子がＣ原子と結合することによりＣ原子の析出を抑制することができる。結果として、コンタクト電極と保護電極との密着性を向上させることができる。
【発明の効果】
【００１６】
以上の説明から明らかなように、本発明によれば、ｎ型不純物領域に対してオーミック接触可能であり、かつｐ型不純物領域に対して低接触抵抗を実現可能な炭化珪素半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る炭化珪素半導体装置の構成を示す概略断面図である。
【図２】図１における領域Ｒの拡大断面図である。
【図３】コンタクト電極における原子の数と厚み方向の位置との関係を示す図である。
【図４】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図５】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を示す概略断面図である。
【図６】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を示す概略断面図である。
【図７】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を示す概略断面図である。
【図８】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を示す概略断面図である。
【図９】Ｎｉの組成比と接触抵抗との関係を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の一実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１９】
まず本発明の一実施の形態における炭化珪素半導体装置としてのＭＯＳＦＥＴ１（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
【００２０】
図１を参照して、ＭＯＳＦＥＴ１は炭化珪素基板１０を有する。炭化珪素基板１０は、ｎ+基板１１と、ｎ-ＳｉＣ層１２と、ｐボディ１３と、ｎ+ソース領域１４と、ｐ+領域１８とを有する。
【００２１】
ｎ+基板１１は、炭化珪素（ＳｉＣ）からなる、導電型がｎ型の基板である。ｎ+基板１１は、高濃度のｎ型不純物（導電型がｎ型である不純物）、たとえばＮ（窒素）を含んでいる。
【００２２】
ｎ-ＳｉＣ層１２は、ＳｉＣからなる、導電型がｎ型の半導体層である。ｎ-ＳｉＣ層１２は、ｎ+基板１１の一方の主面１１Ａ上に、たとえば１０μｍ程度の厚みで形成されている。ｎ-ＳｉＣ層１２に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ+基板１１に含まれるｎ型不純物よりも低い濃度、たとえば５×１０15ｃｍ-3の濃度で含まれている。
【００２３】
一対のｐボディ１３はｐ型の導電型を有する。一対のｐボディ１３は、ｎ-ＳｉＣ層１２において、ｎ+基板１１側の第１の主面１２Ａとは反対側の第２の主面１２Ｂ（基板面）を含むように互いに分離して形成されている。ｐボディ１３に含まれるｐ型不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などであり、ｎ+基板１１に含まれるｎ型不純物よりも低い濃度、たとえば１×１０17ｃｍ-3の濃度で含まれている。
【００２４】
ｎ+ソース領域１４はｎ型の導電型を有するｎ型領域である。ｎ+ソース領域１４は、第２の主面１２Ｂを含み、かつｐボディ１３に取り囲まれるように、一対のｐボディ１３のそれぞれの内部に形成されている。ｎ+ソース領域１４は、ｎ型不純物、たとえばＰ（リン）などをｎ-ＳｉＣ層１２に含まれるｎ型不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
【００２５】
ｐ+領域１８はｐ型の導電型を有するｐ型領域である。ｐ+領域１８は、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ+ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ+ソース領域１４とは反対側に、第２の主面１２Ｂを含むように形成されている。ｐ+領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
【００２６】
またＭＯＳＦＥＴ１は、ゲート絶縁膜としてのゲート酸化膜１５（絶縁膜）と、ゲート電極１７と、一対のコンタクト電極１６（ソースコンタクト電極）と、保護電極１９と、ドレイン電極２０と、パシベーション膜２１とを備えている。
【００２７】
ゲート酸化膜１５は、第２の主面１２Ｂに接触し、一方のｎ+ソース領域１４の上部表面から他方のｎ+ソース領域１４の上部表面にまで延在するようにｎ-ＳｉＣ層１２の第２の主面１２Ｂ上に形成されている。ゲート酸化膜１５は、好ましくは酸化珪素膜および窒化珪素膜の少なくともいずれかを含み、たとえば二酸化珪素（ＳｉＯ2）からなっている。
【００２８】
ゲート電極１７は、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。また、ゲート電極１７は、ポリシリコン、Ａｌなどの導電体からなっている。
【００２９】
コンタクト電極１６は、一対のｎ+ソース領域１４上のそれぞれから、ゲート酸化膜１５から離れる向きにｐ+領域１８上にまで延在するとともに、第２の主面１２Ｂに接触して配置されている。コンタクト電極１６の構成の詳細については後述する。
【００３０】
保護電極１９は、コンタクト電極１６に接触して形成されており、Ａｌなどの導電体からなっている。そして、保護電極１９は、コンタクト電極１６を介してｎ+ソース領域１４と電気的に接続されている。この保護電極１９とコンタクト電極１６とは、ソース電極２２を構成する。
【００３１】
ドレイン電極２０は、ｎ+基板１１においてｎ-ＳｉＣ層１２が形成される側の主面である一方の主面１１Ａとは反対側の主面である他方の主面１１Ｂに接触して形成されている。このドレイン電極２０は、たとえば上記コンタクト電極１６と同様の構成を有していてもよいし、Ｎｉ（ニッケル）など、ｎ+基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はｎ+基板１１と電気的に接続されている。
【００３２】
パシベーション膜２１は、一方の保護電極１９上からゲート電極１７上を通り、他方の保護電極１９上にまで延在するように形成されている。このパシベーション膜２１は、たとえばＳｉＯ2からなっており、保護電極１９およびゲート電極１７を外部と電気的に絶縁するとともに、ＭＯＳＦＥＴ１を保護する機能を有している。
【００３３】
次に、図２を参照して、図１におけるＭＯＳＦＥＴ１の領域Ｒの構成の詳細について説明する。
【００３４】
図２を参照して、領域Ｒは、ｎ+ソース領域１４と、ｐ+領域１８と、コンタクト電極１６と、保護電極１９とを含んでいる領域である。ｐ+領域１８はｎ+ソース領域１４と接している。コンタクト電極１６は、ｎ+ソース領域１４およびｐ+領域１８に接している。コンタクト電極１６はＮｉ原子およびＳｉ原子を含んでおり、厚みＴ２はたとえば１００ｎｍである。コンタクト電極１６は、たとえばＮｉ−Ｓｉ結合を有する化合物を含んでいる。Ｎｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。なお、コンタクト電極１６は主成分としてＮｉ−Ｓｉを含んでいればよく、たとえば炭素などの他の元素が含まれていても構わない。また、Ｎｉ原子の数のＮｉ原子およびＳｉ原子の数の総数に対する比率は、たとえばＥＰＭＡ(Electron Probe Micro Analyzer)により測定することができる。当該Ｎｉ原子の比率は、たとえばコンタクト電極１６の厚み方向の中央付近での値である。
【００３５】
コンタクト電極１６は、炭化珪素基板１０と接する第１の面１６Ｂと、第１の面１６Ｂの反対側の第２の面１６Ａとを有している。保護電極１９は、コンタクト電極１６と第２の面１６Ａにおいて接している。
【００３６】
図２および図３を参照して、コンタクト電極１６におけるＮｉ原子およびＳｉ原子の分布について説明する。図３における右側が炭化珪素基板１０側であり、左側が保護電極１９側である。図３に示すように、コンタクト電極１６の保護電極１９との境界面である第２の面１６ＡにおけるＳｉ原子の数は、炭化珪素基板１０との境界面である第１の面１６ＢにおけるＳｉ原子の数よりも少ないことが好ましい。また、コンタクト電極１６の第１の面１６ＢにおけるＳｉ原子の数はＮｉ原子の数よりも少ないが、コンタクト電極１６の第２の面１６ＡにおけるＳｉ原子の数はＮｉ原子の数よりも多いことが好ましい。
【００３７】
上記のように、コンタクト電極１６は、好ましくは、Ｎｉ原子の数がＳｉ原子の数よりも多い第１の層１６ＤおよびＳｉ原子の数がＮｉ原子の数よりも多い第２の層１６Ｃを有している。当該第２の層１６Ｃの厚みＴ１は、たとえば１０ｎｍ程度である。
【００３８】
次にＭＯＳＦＥＴ１の動作について説明する。ゲート電極１７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート酸化膜１５の直下に位置するｐボディ１３とｎ-ＳｉＣ層１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極１７に正の電圧を印加していくと、ｐボディ１３のゲート酸化膜１５と接触する付近であるチャネル領域１３Ａにおいて、反転層が形成される。その結果、ｎ+ソース領域１４とｎ-ＳｉＣ層１２とが電気的に接続され、ソース電極２２とドレイン電極２０との間に電流が流れる。
【００３９】
次に、実施の形態１における炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
【００４０】
図５および図６を参照して、まず基板準備工程Ｓ１０（図４）によって炭化珪素基板１０が準備される。
【００４１】
具体的には、まずｎ+ＳｉＣ基板１１上におけるエピタキシャル成長により、ｎ+ＳｉＣ基板１１の一方の主面１１Ａ上にｎ-ＳｉＣ層１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ4（シラン）とＣ3Ｈ8（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえばＮ（窒素）を導入する。これにより、ｎ+ＳｉＣ基板１１に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ-ＳｉＣ層１２を形成することができる。
【００４２】
次に第２の主面１２Ｂ上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着法）によりＳｉＯ2からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望のｐボディ１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ｎ-ＳｉＣ層１２上に開口パターンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いて、Ａｌなどのｐ型不純物をｎ-ＳｉＣ層１２にイオン注入することにより、ｎ-ＳｉＣ層１２にｐボディ１３が形成される。
【００４３】
次に、マスクとして使用された上記酸化膜が除去された上で、所望のｎ+ソース領域１４の形状に応じた領域に開口を有するマスク層が形成される。そして、このマスク層をマスクとして用いて、Ｐ（リン）などのｎ型不純物がｎ-ＳｉＣ層１２にイオン注入により導入されることによりｎ+ソース領域１４が形成される。次に、所望のｐ+領域１８の形状に応じた領域に開口を有するマスク層が形成され、これをマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がｎ-ＳｉＣ層１２にイオン注入により導入されることによりｐ+領域１８が形成される。
【００４４】
次に、上記イオン注入によって導入された不純物を活性化させる熱処理が実施される。具体的には、イオン注入が実施されたｎ-ＳｉＣ層１２が、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱され、３０分間程度保持される。以上により、ｎ+ソース領域１４およびｎ+ソース領域１４と接するｐ+領域１８を含む炭化珪素基板１０（図６）が準備される。
【００４５】
図７を参照して、ゲート絶縁膜形成工程Ｓ２０（図４）によって、ゲート酸化膜１５（絶縁膜）が形成される。具体的には、まず、上記工程が実施されて所望のイオン注入領域を含むｎ-ＳｉＣ層１２が形成されたｎ+基板１１が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより第２の主面１２Ｂ上に、二酸化珪素（ＳｉＯ2）からなる熱酸化膜１５Ａ（たとえば厚み５０ｎｍ程度）が形成される。
【００４６】
次に、熱酸化膜１５Ａ上にレジストが塗布された後、露光および現像が行なわれ、コンタクト電極１６（図１参照）を形成すべき領域に応じた開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥにより熱酸化膜が部分的に除去される。これにより、ｎ+ソース領域１４およびｐ+領域１８が露出される。
【００４７】
図８を参照して、コンタクト電極形成工程Ｓ３０（図４）が行われる。
上記工程で露出されたｎ+ソース領域１４およびｐ+領域１８上に接するコンタクト電極１６、たとえばスパッタリング法によって形成される。コンタクト電極１６はＮｉ原子およびＳｉ原子を含んでいる。コンタクト電極１６は、たとえばＮｉ−Ｓｉ結合を有する化合物を含んでいる。Ｎｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。なお、コンタクト電極１６は主成分としてＮｉ−Ｓｉを含んでいればよく、たとえば炭素などの他の元素が含まれていても構わない。
【００４８】
コンタクト電極１６の成膜レートは、たとえば毎分１００Å程度である。好ましくは、コンタクト電極１６の成膜レートは、たとえば毎分５００Å程度以下である。これにより、炭化珪素基板１０に対するダメージを抑えることができる可能性がある。
【００４９】
コンタクト電極１６の形成は、たとえば以下の方法で行われる。たとえば、まずＳｉ原子の数よりもＮｉ原子の数が多くなるようにＳｉ原子およびＮｉ原子を含む第１の層１６Ｄ（図２参照）が炭化珪素基板１０上に形成される。たとえば、ＮｉのスパッタリングレートがＳｉのスパッタリングレートよりも大きくなるように、Ｎｉのスパッタリング条件（第１のＮｉスパッタリング条件）およびＳｉのスパッタリング条件（第１のＳｉスパッタリング条件）がそれぞれ選定される。当該第１のＮｉスパッタリング条件および第１のＳｉスパッタリング条件により、ＮｉおよびＳｉが同時にスパッタリングされる。これにより、Ｓｉ原子の数よりもＮｉ原子の数が多い第１の層１６Ｄがｎ+ソース領域１４およびｐ+領域１８に接して形成される。
【００５０】
次に、Ｎｉのスパッタリング条件およびＳｉのスパッタリング条件が変更される。その後、Ｎｉ原子の数よりもＳｉ原子の数が多くなるようにＳｉ原子およびＮｉ原子を含む第２の層１６Ｃ（図２参照）が第１の層１６Ｄ上に形成される。具体的には、ＳｉのスパッタリングレートがＮｉのスパッタリングレートよりも大きくなるように、Ｎｉのスパッタリング条件（第２のＮｉスパッタリング条件）およびＳｉのスパッタリング条件（第２のＳｉスパッタリング条件）がそれぞれ選定される。当該第２のＮｉスパッタリング条件および第２のＳｉスパッタリング条件により、ＮｉおよびＳｉが同時にスパッタリングされる。これにより、Ｎｉ原子の数よりもＳｉ原子の数が多い第２の層１６Ｃが第１の層１６Ｄ上に形成される。以上により、第１の層１６Ｄと第２の層１６Ｃとを含み、ｎ+ソース領域１４およびｐ+領域１８と接触するコンタクト電極１６が形成される。なお、コンタクト電極１６の形成はたとえば蒸着法によって行なわれても構わない。
【００５１】
図３を参照して、当該コンタクト電極１６におけるＮｉ原子およびＳｉ原子の分布について説明する。図３に示すように、コンタクト電極１６の保護電極１９との境界面である第２の面１６ＡにおけるＳｉ原子の数は、炭化珪素基板１０との境界面である第１の面１６ＢにおけるＳｉ原子の数よりも少ないことが好ましい。また、コンタクト電極１６の第１の面１６ＢにおけるＳｉ原子の数はＮｉ原子の数よりも少ないが、コンタクト電極１６の第２の面１６ＡにおけるＳｉ原子の数はＮｉ原子の数よりも多いことが好ましい。
【００５２】
コンタクト電極１６形成後、コンタクト電極１６をアニールする工程が行われる。これにより、コンタクト電極１６が合金化され、炭化珪素基板１０と低抵抗接触するコンタクト電極１６が形成される。具体的には、Ａｒなどの不活性ガス雰囲気中において、コンタクト電極１６および炭化珪素基板１０は、たとえば９５０℃以上１２００℃以下の温度、たとえば１０００℃に加熱され、たとえば３０秒以上３００秒以下の間保持される。
【００５３】
次にドレイン電極形成工程Ｓ４０（図４）によってドレイン電極２０が炭化珪素基板１０の第２の主面１２Ｂとは反対側の面に形成される。たとえば、ＮｉをスパッタリングしてＮｉ層を当該反対側の面に形成し、当該Ｎｉ層をアニールすることによりドレイン電極２０が形成される。なお、当該Ｎｉ層の代わりに上述したＮｉ原子およびＳｉ原子を含む層が用いられても構わない。
【００５４】
再び図１を参照して、ゲート電極形成工程Ｓ５０（図４）によってゲート電極１７が形成される。この工程では、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７が、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するとともに、ゲート酸化膜１５に接触するように形成される。ゲート電極の素材としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐ（リン）が１×１０20ｃｍ-3を超える高い濃度で含まれるものとすることができる。
【００５５】
次に保護電極形成工程Ｓ６０（図４）によって保護電極１９が形成される。この工程では、たとえば蒸着法により、導電体であるＡｌからなる保護電極１９が、コンタクト電極１６の第２の面１６Ａ上に形成される。これによりソース電極２２が完成する。なお、保護電極１９形成前に、コンタクト電極１６の第２の面１６Ａをエッチングすることにより、コンタクト電極１６の第２の面１６Ａ付近に形成されたＣ（炭素）を含む層を一部または全部除去することが好ましい。Ｃを含む層の除去は、たとえばＡｒまたはＣＨ4を用いたドライエッチングやアンモニア過酸化水素水を用いたウェットエッチングにより行うことができる。これにより、コンタクト電極１６および保護電極１９の密着性を向上させることができる。
【００５６】
次にパシベーション膜形成工程Ｓ７０（図４）によってパシベーション膜２１が形成される。この工程では、一方の保護電極１９上からゲート電極１７上を通り、他方の保護電極１９上にまで延在するように、たとえばＳｉＯ2からなるこのパシベーション膜２１が形成される。このパシベーション膜２１は、たとえばＣＶＤ法により形成することができる。以上によりＭＯＳＦＥＴ１が完成する。
【００５７】
なお上記実施の形態におけるｎ型とｐ型とが入れ替えられた構成が用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したがこれに限られない。たとえば、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）などであっても構わない。
【００５８】
次に、本実施の形態の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１によれば、コンタクト電極１６におけるＮｉ原子の数は、Ｎｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下である。これにより、コンタクト電極１６は炭化珪素基板１０に形成されたｎ+ソース領域１４に対してオーミック接触を実現可能であり、かつ炭化珪素基板１０に形成されたｐ+領域１８に対しても低接触抵抗を実現することができる。
【００５９】
また本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の面１６ＡにおけるＳｉ原子の数は、第１の面１６ＢにおけるＳｉ原子の数よりも多い。これにより、Ｓｉ原子がＣ原子と結合することによりＣ原子の析出を抑制することができる。結果として、コンタクト電極１６と保護電極１９との密着性を向上させることができる。
【００６０】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の面１６ＡにおけるＳｉ原子の数は、第２の面１６ＡにおけるＮｉ原子の数よりも多い。これにより、Ｎｉ原子の酸化を抑制することができる。
【００６１】
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、コンタクト電極１６はＮｉ原子およびＳｉ原子を含み、Ｎｉ原子の数は、Ｎｉ原子の数およびＳｉ原子の数の総数の８７％以上９２％以下である。これにより、コンタクト電極１６は炭化珪素基板１０に形成されたｎ+ソース領域１４に対してオーミック接触を実現可能であり、かつ炭化珪素基板１０に形成されたｐ+領域１８に対しても低接触抵抗を実現することができる。
【００６２】
本実施の形態に係るＭＯＳＦＥＴ１の製造方法によれば、保護電極１９に対向する第２の層１６Ｃにおいて、Ｓｉ原子の数がＮｉ原子の数よりも多くなるようにコンタクト電極１６が形成される。これにより、Ｓｉ原子がＣ原子と結合することによりＣ原子の析出を抑制することができる。結果として、コンタクト電極１６と保護電極１９との密着性を向上させることができる。
【実施例】
【００６３】
次に、本発明の実施例について説明する。まず最初に、ｐ型不純物領域が形成された炭化珪素基板とｎ型不純物領域が形成された炭化珪素基板が準備された。炭化珪素基板に形成されたｐ型不純物領域に接してコンタクト電極を形成し、炭化珪素基板に形成されたｎ型不純物領域に接してコンタクト電極を形成した。コンタクト電極形成後、炭化珪素基板およびコンタクト電極をアニールした。アニールは、実施の形態で説明した条件で行われた。コンタクト電極に含まれるＳｉ原子およびＮｉ原子に対するＮｉ原子の比率を変更した５種類のコンタクト電極を、ｐ型不純物領域を有する炭化珪素基板およびｎ型不純物領域を有する炭化珪素基板のそれぞれに対して形成した。
【００６４】
コンタクト電極の炭化珪素基板に形成されたｐ型不純物領域およびｎ型不純物領域に対する接触抵抗を測定した。接触抵抗の測定はＴＬＭ（Transmission Line Model）法により行った。
【００６５】
図９を参照して、接触抵抗とＮｉ原子の比率との関係について説明する。なお、Ｎｉ原子の比率はＥＰＭＡ分析により測定された。図９に示すように、Ｎｉ原子の比率が８７％以上９２％以下の場合、ｐ型不純物領域およびコンタクト電極の接触抵抗が急激に低減することが確認された。当該範囲における接触抵抗（抵抗率）は、１×１０-3Ωｃｍ2以上１×１０-2Ωｃｍ2以下程度であった。また、ｎ型不純物領域およびコンタクト電極の接触抵抗は、Ｎｉ原子の比率が８７％以上９２％以下の範囲においても１×１０-6Ωｃｍ2以上１×１０-5Ωｃｍ2以下程度であった。ｎ型不純物領域およびコンタクト電極はオーミック接触していることが確認された。
【００６６】
以上より、コンタクト電極におけるＮｉ原子の数をＮｉ原子およびＳｉ原子の数の総数の８７％以上９２％以下にすることにより、炭化珪素基板に形成されたｎ型不純物領域に対してオーミック接触可能であり、かつ炭化珪素基板に形成されたｐ型不純物領域に対して低接触抵抗を実現可能であることが実証された。
【００６７】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６８】
１  ＭＯＳＦＥＴ（炭化珪素半導体装置）、１０  炭化珪素基板、１１  ｎ+基板、１２  ｎ-ＳｉＣ層、１２Ｂ  第２の主面、１３  ｐボディ、１３Ａ  チャネル領域、１４  ｎ+ソース領域、１５  ゲート酸化膜（絶縁膜）、１５Ａ  熱酸化膜、１６  コンタクト電極、１６Ａ  第２の面、１６Ｂ  第１の面、１７  ゲート電極、１８  ｐ+領域、１９  保護電極、２０  ドレイン電極、２１  パシベーション膜、２２  ソース電極。
【図１】
2014003252.tif 000003
【図２】
2014003252.tif 000004
【図３】
2014003252.tif 000005
【図４】
2014003252.tif 000006
【図５】
2014003252.tif 000007
【図６】
2014003252.tif 000008
【図７】
2014003252.tif 000009
【図８】
2014003252.tif 000010
【図９】
2014003252.tif 000011