(57)【要約】【課題】複雑で規模が大きな回路を実装することなく、分周数設定器から発生する雑音成分の影響を低減することができるようにする。【解決手段】ＰＦＤ６から出力された電圧信号ＶΔθに重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを出力するＤＳＭ雑音除去フィルタ８を設け、信号合成器９が、ループフィルタ７により平滑化された電圧信号ＶΔθ’とＤＳＭ雑音除去フィルタ８から出力された逆相信号Ｒを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。【選択図】図１
2014171185.tif 000002
【特許請求の範囲】
【請求項１】
電圧信号に対応する周波数の信号を出力する電圧制御発振器と、
分周数を設定する分周数設定器と、
上記分周数設定器により設定された分周数で、上記電圧制御発振器の出力信号を分数分周する分周器と、
基準周波数の信号を発振する基準信号源と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する電圧信号を出力する位相比較器と、
上記位相比較器から出力された電圧信号を平滑化するループフィルタと、
上記位相比較器から出力された電圧信号に重畳されている雑音成分を抽出し、上記雑音成分の逆相を示す逆相信号を出力する雑音成分抽出回路と、
上記ループフィルタにより平滑化された電圧信号と上記雑音成分抽出回路から出力された逆相信号を合成し、その合成信号を電圧信号として上記電圧制御発振器に与える信号合成器と
を備えた位相同期回路。
【請求項２】
電圧信号に対応する周波数の信号を出力する電圧制御発振器と、
分周数を設定する分周数設定器と、
上記分周数設定器により設定された分周数で、上記電圧制御発振器の出力信号を分数分周する分周器と、
基準周波数の信号を発振する基準信号源と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する第１の電圧信号を出力するとともに、上記第１の電圧信号と逆相の信号である第２の電圧信号を出力する位相比較器と、
上記位相比較器から出力された第１の電圧信号に対する第２の電圧信号の差分信号を平滑化するループフィルタと、
上記位相比較器から出力された第２の電圧信号に対する第１の電圧信号の差分信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音成分抽出回路と、
上記ループフィルタにより平滑化された差分信号と上記雑音成分抽出回路から出力された雑音信号を合成し、その合成信号を電圧信号として上記電圧制御発振器に与える信号合成器と
を備えた位相同期回路。
【請求項３】
電圧信号に対応する周波数の信号を出力する電圧制御発振器と、
分周数を設定する分周数設定器と、
上記分周数設定器により設定された分周数で、上記電圧制御発振器の出力信号を分数分周する分周器と、
基準周波数の信号を発振する基準信号源と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する電圧信号を出力する第１の位相比較器と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する電圧信号を出力する第２の位相比較器と、
上記第１の位相比較器から出力された電圧信号を平滑化するループフィルタと、
上記第２の位相比較器から出力された電圧信号に重畳されている雑音成分を抽出し、上記雑音成分の逆相を示す逆相信号を出力する雑音成分抽出回路と、
上記ループフィルタにより平滑化された電圧信号と上記雑音成分抽出回路から出力された逆相信号を合成し、その合成信号を電圧信号として上記電圧制御発振器に与える信号合成器と
を備えた位相同期回路。
【請求項４】
電圧信号に対応する周波数の信号を出力する電圧制御発振器と、
分周数を設定する分周数設定器と、
上記分周数設定器により設定された分周数で、上記電圧制御発振器の出力信号を分数分周する分周器と、
基準周波数の信号を発振する基準信号源と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する第１の電圧信号を出力する第１の位相比較器と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記第１の電圧信号と逆相の信号である第２の電圧信号を出力する第２の位相比較器と、
上記第１の位相比較器から出力された第１の電圧信号を平滑化するループフィルタと、
上記第２の位相比較器から出力された第２の電圧信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音成分抽出回路と、
上記ループフィルタにより平滑化された第１の電圧信号と上記雑音成分抽出回路から出力された雑音信号を合成し、その合成信号を電圧信号として上記電圧制御発振器に与える信号合成器と
を備えた位相同期回路。
【請求項５】
電圧信号に対応する周波数の信号を出力する電圧制御発振器と、
分周数を設定する分周数設定器と、
上記分周数設定器により設定された分周数で、上記電圧制御発振器の出力信号を分数分周する分周器と、
基準周波数の信号を発振する基準信号源と、
上記基準信号源により発振された基準周波数の信号と上記分周器により分数分周された信号との位相差を検出して、上記位相差に対応する電圧信号を出力する位相比較器と、
上記位相比較器から出力された電圧信号を平滑化するループフィルタと、
上記ループフィルタにより平滑化された電圧信号に重畳されている雑音成分を抽出し、上記雑音成分の逆相を示す逆相信号を出力する雑音成分抽出回路と、
上記ループフィルタにより平滑化された電圧信号と上記雑音成分抽出回路から出力された逆相信号を合成し、その合成信号を電圧信号として上記電圧制御発振器に与える信号合成器と
を備えた位相同期回路。
【請求項６】
雑音成分抽出回路は、
フィルタ構成がループフィルタと同一であり、位相比較器から出力された電圧信号を平滑化するレプリカフィルタと、
上記レプリカフィルタにより平滑化された電圧信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音抽出フィルタと、
上記雑音抽出フィルタから出力された雑音信号の逆相信号を出力する逆相信号発生器と
から構成されていることを特徴とする請求項１または請求項３記載の位相同期回路。
【請求項７】
雑音成分抽出回路は、
フィルタ構成がループフィルタと同一であり、位相比較器から出力された第２の電圧信号に対する第１の電圧信号の差分信号を平滑化するレプリカフィルタと、
上記レプリカフィルタにより平滑化された差分信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音抽出フィルタと
から構成されていることを特徴とする請求項２記載の位相同期回路。
【請求項８】
雑音成分抽出回路は、
フィルタ構成がループフィルタと同一であり、第２の位相比較器から出力された第２の電圧信号を平滑化するレプリカフィルタと、
上記レプリカフィルタにより平滑化された第２の電圧信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音抽出フィルタと
から構成されていることを特徴とする請求項４記載の位相同期回路。
【請求項９】
雑音成分抽出回路は、
ループフィルタにより平滑化された電圧信号に重畳されている雑音成分を抽出し、上記雑音成分を示す雑音信号を出力する雑音抽出フィルタと、
上記雑音抽出フィルタから出力された雑音信号の逆相信号を出力する逆相信号発生器と
から構成されていることを特徴とする請求項５記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、分周数を設定する分周数設定器から発生する雑音成分を低減することが可能な位相同期回路に関するものである。
【背景技術】
【０００２】
例えば、以下の非特許文献１に開示されている位相同期回路は、時間に応じて分周数を切り替えるデルタ・シグマ変調器（分周数設定器）から発生するＤＳＭ雑音の影響を低減する機能を備えている。
図１１は非特許文献１に開示されている位相同期回路を示す構成図である。
この位相同期回路は、以下の要素で構成されている。
【０００３】
（１）電圧信号に対応する周波数の信号を出力するＶＣＯ１０１
（２）時間に応じて分周数Ｎを切り替えるデルタ・シグマ変調器１０２（ＤＳＭ）
（３）ＤＳＭ１０２により設定された分周数Ｎで、ＶＣＯ１０１の出力信号を分数分周す
る分周器１０３
（４）基準周波数の信号を発振する基準信号源１０４
（５）基準信号源１０４により発振された基準周波数の信号と分周器１０３により分数分
周された信号との位相差を検出して、その位相差に対応する電圧信号を出力するＰＦ
Ｄ１０５
【０００４】
（６）ＤＳＭ１０２から発生するＤＳＭ雑音を打ち消す信号を生成する補償回路１０６
（７）補償回路１０６により生成された信号をデジタル信号からアナログ信号に変換する
デジタル・アナログ・コンバータ１０７（ＤＡＣ）
（８）ＰＦＤ１０５から出力された電圧信号とＤＡＣ１０７により変換されたアナログ信
号を合成し、その合成信号を出力する信号合成器１０８
（９）信号合成器１０８から出力された合成信号を平滑化し、平滑化後の合成信号を電圧
信号としてＶＣＯ１０１に与えるループフィルタ１０９
【０００５】
位相同期回路における出力の位相雑音特性は、図１２に示すように、ＤＳＭ１０２から発生するＤＳＭ雑音の影響を受ける。
そこで、ＤＳＭ１０２から発生するＤＳＭ雑音を打ち消す信号を生成する補償回路１０６及びＤＡＣ１０７を実装し、信号合成器１０８が、ＰＦＤ１０５から出力された電圧信号とＤＡＣ１０７により変換されたアナログ信号を合成して、その合成信号をＶＣＯ１０１に与えることで、ＤＳＭ雑音の影響を低減させている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Ashok Swaminathan et al,「A Wide-Bandwidth 2.4 GHz ISM Band Fractional-N PLL With Adaptive Phase Noise Cancellation」, IEEE Journal of Solid-State Circuits, Vol. 42, No.12 pp.2639-2650, December 2007.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の位相同期回路は以上のように構成されているので、ＤＳＭ雑音の影響を低減させることができるが、ＤＳＭ雑音の影響を低減させるには、補償回路１０６、ＤＡＣ１０７及び信号合成器１０８を実装する必要がある。しかし、補償回路１０６とＤＡＣ１０７は回路が複雑であり、かつ、回路規模が大きくなる課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、複雑で規模が大きな回路を実装することなく、分周数設定器から発生する雑音成分の影響を低減することができる位相同期回路を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る位相同期回路は、電圧信号に対応する周波数の信号を出力する電圧制御発振器と、分周数を設定する分周数設定器と、分周数設定器により設定された分周数で、電圧制御発振器の出力信号を分数分周する分周器と、基準周波数の信号を発振する基準信号源と、基準信号源により発振された基準周波数の信号と分周器により分数分周された信号との位相差を検出して、その位相差に対応する電圧信号を出力する位相比較器と、位相比較器から出力された電圧信号を平滑化するループフィルタと、位相比較器から出力された電圧信号に重畳されている雑音成分を抽出し、その雑音成分の逆相を示す逆相信号を出力する雑音成分抽出回路とを設け、信号合成器が、ループフィルタにより平滑化された電圧信号と雑音成分抽出回路から出力された逆相信号を合成し、その合成信号を電圧信号として電圧制御発振器に与えるようにしたものである。
【発明の効果】
【００１０】
この発明によれば、位相比較器から出力された電圧信号に重畳されている雑音成分を抽出し、その雑音成分の逆相を示す逆相信号を出力する雑音成分抽出回路を設け、信号合成器が、ループフィルタにより平滑化された電圧信号と雑音成分抽出回路から出力された逆相信号を合成し、その合成信号を電圧信号として電圧制御発振器に与えるように構成したので、複雑で規模が大きな回路を実装することなく、分周数設定器から発生する雑音成分の影響を低減することができる効果がある。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による位相同期回路を示す構成図である。
【図２】この発明の実施の形態１による位相同期回路のＤＳＭ雑音除去フィルタ８を示す構成図である。
【図３】ＤＳＭ雑音抽出フィルタ１２により抽出されるＤＳＭ雑音成分の一例を示す説明図である。
【図４】この発明の実施の形態２による位相同期回路を示す構成図である。
【図５】この発明の実施の形態２による位相同期回路のＤＳＭ雑音除去フィルタ２３を示す構成図である。
【図６】この発明の実施の形態３による位相同期回路を示す構成図である。
【図７】この発明の実施の形態４による位相同期回路を示す構成図である。
【図８】この発明の実施の形態４による位相同期回路のＤＳＭ雑音除去フィルタ５３を示す構成図である。
【図９】この発明の実施の形態５による位相同期回路を示す構成図である。
【図１０】この発明の実施の形態５による位相同期回路のＤＳＭ雑音除去フィルタ７１を示す構成図である。
【図１１】非特許文献１に開示されている位相同期回路を示す構成図である。
【図１２】位相同期回路における出力の位相雑音特性を示す説明図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１はこの発明の実施の形態１による位相同期回路を示す構成図である。
図１において、ＶＣＯ１は電圧信号ＶINに対応する周波数の信号ＶOUTを出力する電圧制御発振器である。
分数分周回路２はデルタ・シグマ変調器３及び整数分周器４から構成されており、デルタ・シグマ変調器３は時間に応じて分周数Ｎを切り替える分周数設定器である。
整数分周器４はデルタ・シグマ変調器３により設定された分周数Ｎで、ＶＣＯ１の出力信号ＶOUTを分数分周する。
ここでは、分周数Ｎを設定する分周数設定器がデルタ・シグマ変調器３である例を説明するが、分周数Ｎを設定することができれば、デルタ・シグマ変調器３に限るものではなく、他の設定器や制御回路を用いて、分周数Ｎを設定するようにしてもよい。
【００１３】
基準信号源５は例えば水晶発振器や、ルビジウム発振器などから構成される信号源であり、基準周波数の信号Ｖrefを発振する。
ＰＦＤ６は基準信号源５により発振された基準周波数の信号Ｖrefと分数分周回路２により分数分周された信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθを出力する位相比較器である。
ループフィルタ７はＰＦＤ６から出力された電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’を出力する。
【００１４】
ＤＳＭ雑音除去フィルタ８はＰＦＤ６から出力された電圧信号ＶΔθに重畳されているＤＳＭ雑音成分（雑音成分）を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを信号合成器９に出力する雑音成分抽出回路である。
信号合成器９はループフィルタ７により平滑化された電圧信号ＶΔθ’とＤＳＭ雑音除去フィルタ８から出力された逆相信号Ｒを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
【００１５】
図２はこの発明の実施の形態１による位相同期回路のＤＳＭ雑音除去フィルタ８を示す構成図である。
図２において、レプリカフィルタ１１はフィルタ構成がループフィルタ７と同一であり、ＰＦＤ６から出力された電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’を出力する。
ＤＳＭ雑音抽出フィルタ１２はレプリカフィルタ１１により平滑化された電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを出力する。
逆相信号発生器１３はＤＳＭ雑音抽出フィルタ１２から出力された雑音信号Ｓnoiseの逆相信号Ｒを信号合成器９に出力する信号発生器である。
【００１６】
次に動作について説明する。
デルタ・シグマ変調器３は、時間に応じて分周数Ｎを切り替える分周数設定器であり、整数分周器４は、デルタ・シグマ変調器３により設定された分周数Ｎで、ＶＣＯ１の出力信号ＶOUTを分数分周する。
整数分周器４は、本来、整数分周を行うものであって、分数分周を行うことができないが、デルタ・シグマ変調器３が時間に応じて分周数Ｎを切り替えることで、分数分周を行えるようにしている。
ただし、デルタ・シグマ変調器３を実装することで、デルタ・シグマ変調器３から発生するＤＳＭ雑音が、整数分周器４から出力される分周信号Ｄに重畳されるため、ＤＳＭ雑音の影響を低減する必要がある。
【００１７】
基準信号源５は、基準周波数の信号Ｖrefを発振する。
ＰＦＤ６は、基準信号源５から基準周波数の信号Ｖrefを受け、整数分周器４から分周信号Ｄを受けると、その基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθをループフィルタ７及びＤＳＭ雑音除去フィルタ８に出力する。
例えば、電圧信号ＶΔθとしては、その絶対値が位相差Δθの絶対値に比例する信号であって、基準周波数の信号Ｖrefの位相が分周信号Ｄの位相より進んでいれば極性が正、基準周波数の信号Ｖrefの位相が分周信号Ｄの位相より遅れていれば極性が負の信号が考えられる。
【００１８】
ループフィルタ７は、ＰＦＤ６から電圧信号ＶΔθを受けると、その電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’を信号合成器９に出力する。
例えば、ループフィルタ７は、不要な短周期の変動を遮断するために、ローパスフィルタなどで構成されており、その電圧信号ＶΔθに含まれている高周波信号の通過を阻止する。
なお、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’には、ＤＳＭ雑音が含まれている。
【００１９】
ＤＳＭ雑音除去フィルタ８は、ＰＦＤ６から電圧信号ＶΔθを受けると、その電圧信号ＶΔθに重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを信号合成器９に出力する。
即ち、ＤＳＭ雑音除去フィルタ８のレプリカフィルタ１１は、ＰＦＤ６から電圧信号ＶΔθを受けると、ループフィルタ７と同様に、その電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’を出力する。この電圧信号ＶΔθ’は、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’と等しい成分の信号となる。
【００２０】
ＤＳＭ雑音除去フィルタ８のＤＳＭ雑音抽出フィルタ１２は、レプリカフィルタ１１から平滑化後の電圧信号ＶΔθ’を受けると、その電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを出力する。
ここで、図３はＤＳＭ雑音抽出フィルタ１２により抽出されるＤＳＭ雑音成分の一例を示す説明図である。
ＤＳＭ雑音除去フィルタ８の逆相信号発生器１３は、ＤＳＭ雑音抽出フィルタ１２から雑音信号Ｓnoiseを受けると、その雑音信号Ｓnoiseの位相を反転することで、その雑音信号Ｓnoiseの逆相信号Ｒを生成し、その逆相信号Ｒを信号合成器９に出力する。
【００２１】
信号合成器９は、ループフィルタ７から平滑化された電圧信号ＶΔθ’を受け、ＤＳＭ雑音除去フィルタ８から逆相信号Ｒを受けると、その電圧信号ＶΔθ’と逆相信号Ｒを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
このように、雑音信号Ｓnoiseの逆相信号Ｒが電圧信号ＶΔθ’に合成されることで、その電圧信号ＶΔθ’からＤＳＭ雑音成分が除去されるため、その合成信号はＤＳＭ雑音を含んでいない信号になる。
ＶＣＯ１は、信号合成器９から電圧信号ＶINを受けると、その電圧信号ＶINに対応する周波数の信号ＶOUTを出力する。
これにより、信号ＶOUTの周波数は、基準周波数×分周数Ｎと等しい周波数になる。
【００２２】
以上で明らかなように、この実施の形態１によれば、ＰＦＤ６から出力された電圧信号ＶΔθに重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを出力するＤＳＭ雑音除去フィルタ８を設け、信号合成器９が、ループフィルタ７により平滑化された電圧信号ＶΔθ’とＤＳＭ雑音除去フィルタ８から出力された逆相信号Ｒを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与えるように構成したので、例えば、補償回路やＤＡＣなどの複雑で規模が大きな回路を実装することなく、デルタ・シグマ変調器３から発生するＤＳＭ雑音の影響を低減することができる効果を奏する。
【００２３】
実施の形態２．
図４はこの発明の実施の形態２による位相同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＰＦＤ２１は図１のＰＦＤ６と同様に、基準信号源５により発振された基準周波数の信号Ｖrefと分数分周回路２により分数分周された信号Ｄとの位相差Δθを検出する位相比較器である。
ただし、ＰＦＤ２１は、図１のＰＦＤ６と異なり、その位相差Δθに対応する電圧信号ＶΔθ-U（第１の電圧信号）をループフィルタ２２のＰ端子及びＤＳＭ雑音除去フィルタ２３のＮ端子に出力するとともに、その電圧信号ＶΔθ-Uと逆相の信号である電圧信号ＶΔθ-D（第２の電圧信号）をループフィルタ２２のＮ端子及びＤＳＭ雑音除去フィルタ２３のＰ端子に出力する。
【００２４】
ループフィルタ２２はＰ端子から電圧信号ＶΔθ-Uを入力し、Ｎ端子から電圧信号ＶΔθ-Dを入力すると、電圧信号ＶΔθ-Uに対する電圧信号ＶΔθ-Dの差分信号Ｄｉｆ1（＝ＶΔθ-U−ＶΔθ-D）を算出して、その差分信号Ｄｉｆ1を平滑化し、平滑化後の差分信号Ｄｉｆ1’を出力する。
ＤＳＭ雑音除去フィルタ２３はＰ端子から電圧信号ＶΔθ-Dを入力し、Ｎ端子から電圧信号ＶΔθ-Uを入力すると、その電圧信号ＶΔθ-Dに対する電圧信号ＶΔθ-Uの差分信号Ｄｉｆ2（＝ＶΔθ-D−ＶΔθ-U）を算出して、その差分信号Ｄｉｆ2に重畳されているＤＳＭ雑音を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器２４に出力する雑音成分抽出回路である。
信号合成器２４はループフィルタ２２により平滑化された差分信号Ｄｉｆ1’とＤＳＭ雑音除去フィルタ２３から出力された雑音信号Ｓnoiseを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
【００２５】
図５はこの発明の実施の形態２による位相同期回路のＤＳＭ雑音除去フィルタ２３を示す構成図である。
図５において、レプリカフィルタ３１はフィルタ構成がループフィルタ２２と同一であり、Ｐ端子から電圧信号ＶΔθ-Dを入力し、Ｎ端子から電圧信号ＶΔθ-Uを入力すると、その電圧信号ＶΔθ-Dに対する電圧信号ＶΔθ-Uの差分信号Ｄｉｆ2（＝ＶΔθ-D−ＶΔθ-U）を算出して、その差分信号Ｄｉｆ2を平滑化し、平滑化後の差分信号Ｄｉｆ2’を出力する。
ＤＳＭ雑音抽出フィルタ３２はレプリカフィルタ３１により平滑化された差分信号Ｄｉｆ2’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器２４に出力する。
この実施の形態２では、図２に示すような逆相信号発生器１３が、ＤＳＭ雑音除去フィルタ２３に搭載されていない。
【００２６】
次に動作について説明する。
デルタ・シグマ変調器３は、上記実施の形態１と同様に、時間に応じて分周数Ｎを切り替え、整数分周器４は、上記実施の形態１と同様に、デルタ・シグマ変調器３により設定された分周数Ｎで、ＶＣＯ１の出力信号ＶOUTを分数分周する。
基準信号源５は、基準周波数の信号Ｖrefを発振する。
【００２７】
ＰＦＤ２１は、基準信号源５から基準周波数の信号Ｖrefを受け、整数分周器４から分周信号Ｄを受けると、その基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出する。
ＰＦＤ２１は、基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出すると、その位相差Δθに対応する電圧信号ＶΔθ-Uをループフィルタ２２のＰ端子及びＤＳＭ雑音除去フィルタ２３のＮ端子に出力する。
この電圧信号ＶΔθ-Uは、図１のＰＦＤ６から出力される電圧信号ＶΔθと同じ信号である。
また、ＰＦＤ２１は、その電圧信号ＶΔθ-Uと逆相の信号である電圧信号ＶΔθ-Dをループフィルタ２２のＮ端子及びＤＳＭ雑音除去フィルタ２３のＰ端子に出力する。
【００２８】
ループフィルタ２２は、Ｐ端子から電圧信号ＶΔθ-Uを入力し、Ｎ端子から電圧信号ＶΔθ-Dを入力すると、電圧信号ＶΔθ-Uに対する電圧信号ＶΔθ-Dの差分信号Ｄｉｆ1（＝ＶΔθ-U−ＶΔθ-D）を算出して、その差分信号Ｄｉｆ1を平滑化し、平滑化後の差分信号Ｄｉｆ1’を信号合成器２４に出力する。
例えば、ループフィルタ２２は、不要な短周期の変動を遮断するために、ローパスフィルタなどで構成されており、その差分信号Ｄｉｆ1に含まれている高周波信号の通過を阻止する。
なお、ループフィルタ２２から出力される平滑化後の差分信号Ｄｉｆ1’には、ＤＳＭ雑音が含まれている。
【００２９】
ＤＳＭ雑音除去フィルタ２３は、Ｐ端子から電圧信号ＶΔθ-Dを入力し、Ｎ端子から電圧信号ＶΔθ-Uを入力すると、その電圧信号ＶΔθ-Dに対する電圧信号ＶΔθ-Uの差分信号Ｄｉｆ2（＝ＶΔθ-D−ＶΔθ-U）を算出して、その差分信号Ｄｉｆ2に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器２４に出力する。
即ち、ＤＳＭ雑音除去フィルタ２３のレプリカフィルタ３１は、Ｐ端子から電圧信号ＶΔθ-Dを入力し、Ｎ端子から電圧信号ＶΔθ-Uを入力すると、その電圧信号ＶΔθ-Dに対する電圧信号ＶΔθ-Uの差分信号Ｄｉｆ2（＝ＶΔθ-D−ＶΔθ-U）を算出して、その差分信号Ｄｉｆ2を平滑化し、平滑化後の差分信号Ｄｉｆ2’を出力する。この差分信号Ｄｉｆ2’は、ループフィルタ２２から出力される平滑化後の差分信号Ｄｉｆ1’と逆相の信号となる。
【００３０】
ＤＳＭ雑音除去フィルタ２３のＤＳＭ雑音抽出フィルタ３２は、レプリカフィルタ３１から平滑化後の差分信号Ｄｉｆ2’を受けると、その差分信号Ｄｉｆ2’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器２４に出力する。
上述したように、レプリカフィルタ３１から出力される平滑化後の差分信号Ｄｉｆ2’が、ループフィルタ２２から出力される平滑化後の差分信号Ｄｉｆ1’と逆相の信号であるため、ＤＳＭ雑音抽出フィルタ３２から出力される雑音信号Ｓnoiseは、図２の逆相信号発生器１３から出力される逆相信号Ｒに相当し、逆相信号発生器１３を搭載する必要がない。
【００３１】
信号合成器２４は、ループフィルタ２２から平滑化された差分信号Ｄｉｆ1’を受け、ＤＳＭ雑音除去フィルタ２３から雑音信号Ｓnoiseを受けると、その差分信号Ｄｉｆ1’と雑音信号Ｓnoiseを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
このように、雑音信号Ｓnoiseが差分信号Ｄｉｆ1’に合成されることで、その差分信号Ｄｉｆ1’からＤＳＭ雑音成分が除去されるため、その合成信号はＤＳＭ雑音を含んでいない信号になる。
ＶＣＯ１は、信号合成器２４から電圧信号ＶINを受けると、その電圧信号ＶINに対応する周波数の信号ＶOUTを出力する。
これにより、信号ＶOUTの周波数は、基準周波数×分周数Ｎと等しい周波数になる。
【００３２】
以上で明らかなように、この実施の形態２によれば、Ｐ端子から電圧信号ＶΔθ-Dを入力し、Ｎ端子から電圧信号ＶΔθ-Uを入力すると、その電圧信号ＶΔθ-Dに対する電圧信号ＶΔθ-Uの差分信号Ｄｉｆ2（＝ＶΔθ-D−ＶΔθ-U）を算出して、その差分信号Ｄｉｆ2に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを出力するＤＳＭ雑音除去フィルタ２３を設け、信号合成器２４が、ループフィルタ２２により平滑化された差分信号Ｄｉｆ1’とＤＳＭ雑音除去フィルタ２３から出力された雑音信号Ｓnoiseを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与えるように構成したので、例えば、補償回路やＤＡＣなどの複雑で規模が大きな回路を実装することなく、デルタ・シグマ変調器３から発生するＤＳＭ雑音の影響を低減することができる効果を奏する。
また、ＤＳＭ雑音除去フィルタ２３が、図２の逆相信号発生器１３を搭載する必要がなくなり、上記実施の形態１よりも小型化を図ることができる効果を奏する。
【００３３】
実施の形態３．
上記実施の形態１では、ＰＦＤ６の出力信号である電圧信号ＶΔθDを分岐して、ループフィルタ７及びＤＳＭ雑音除去フィルタ８に与えるものを示したが、ＰＦＤ６の出力信号は、位相同期回路に対する感度が高く、ＶＣＯ１に影響を与え易いため、ＰＦＤ６の出力信号を分岐する構成では、設計通りの性能を得ることが困難な場合がある。
そこで、実施の形態３では、ＰＦＤの入力側の信号を分岐する構成を例示する。
【００３４】
図６はこの発明の実施の形態３による位相同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＰＦＤ４１は図１のＰＦＤ６と同様に、基準信号源５により発振された基準周波数の信号Ｖrefと分数分周回路２により分数分周された信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθを出力する第１の位相比較器である。
ＰＦＤ４２は図１のＰＦＤ６と同様に、基準信号源５により発振された基準周波数の信号Ｖrefと分数分周回路２により分数分周された信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθを出力する第２の位相比較器である。
ＰＦＤ４１とＰＦＤ４２が、入出力する信号は同一である。
【００３５】
この実施の形態３では、２つのＰＦＤ４１，４２を実装することで、基準信号源５により発振された基準周波数の信号Ｖrefを分岐して、２つのＰＦＤ４１，４２に与え、分数分周回路２により分数分周された信号Ｄを分岐して、２つのＰＦＤ４１，４２に与えるようにしている。
これにより、上記実施の形態１のように、ＰＦＤの出力信号を分岐する必要がなくなるため、設計通りの性能を得ることが容易になる。
ＰＦＤ４１，４２以外の処理内容は、上記実施の形態１と同様であるため説明を省略する。
【００３６】
実施の形態４．
図７はこの発明の実施の形態４による位相同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＰＦＤ５１はＰ端子から分数分周回路２により分数分周された信号Ｄを入力するとともに、Ｎ端子から基準信号源５により発振された基準周波数の信号Ｖrefを入力し、図１のＰＦＤ６と同様に、基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθ（第１の電圧信号）を出力する第１の位相比較器である。
ＰＦＤ５２はＰ端子から基準信号源５により発振された基準周波数の信号Ｖrefを入力するとともに、Ｎ端子から分数分周回路２により分数分周された信号Ｄを入力し、基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出して、ＰＦＤ５１から出力される電圧信号ＶΔθと逆相の信号である電圧信号ＶΔθ”（第２の電圧信号）を出力する第２の位相比較器である。
【００３７】
ＤＳＭ雑音除去フィルタ５３はＰＦＤ５２から出力された電圧信号ＶΔθ” （ＰＦＤ５１から出力された電圧信号ＶΔθと逆相の信号）に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器５４に出力する雑音成分抽出回路である。
信号合成器５４はループフィルタ７により平滑化された電圧信号ＶΔθ’とＤＳＭ雑音除去フィルタ５３から出力された雑音信号Ｓnoiseを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
【００３８】
図８はこの発明の実施の形態４による位相同期回路のＤＳＭ雑音除去フィルタ５３を示す構成図である。
図８において、レプリカフィルタ６１はフィルタ構成がループフィルタ７と同一であり、ＰＦＤ５２から出力された電圧信号ＶΔθ”（ＰＦＤ５１から出力された電圧信号ＶΔθと逆相の信号）を平滑化し、平滑化後の電圧信号ＶΔθ”‘を出力する。
ＤＳＭ雑音抽出フィルタ６２はレプリカフィルタ６１により平滑化された電圧信号ＶΔθ”‘に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器５４に出力する。
【００３９】
次に動作について説明する。
デルタ・シグマ変調器３は、上記実施の形態１と同様に、時間に応じて分周数Ｎを切り替え、整数分周器４は、上記実施の形態１と同様に、デルタ・シグマ変調器３により設定された分周数Ｎで、ＶＣＯ１の出力信号ＶOUTを分数分周する。
基準信号源５は、基準周波数の信号Ｖrefを発振する。
【００４０】
ＰＦＤ５１は、Ｐ端子から分数分周回路２により分数分周された信号Ｄを入力し、Ｎ端子から基準信号源５により発振された基準周波数の信号Ｖrefを入力すると、図１のＰＦＤ６と同様に、基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθをループフィルタ７に出力する。
ＰＦＤ５２は、Ｐ端子から基準信号源５により発振された基準周波数の信号Ｖrefを入力し、Ｎ端子から分数分周回路２により分数分周された信号Ｄを入力すると、図１のＰＦＤ６と同様に、基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出する。
ＰＦＤ５２は、その位相差Δθに対応する電圧信号ＶΔθ”をＤＳＭ雑音除去フィルタ５３に出力するが、Ｐ端子及びＮ端子の入力信号が、ＰＦＤ５１と逆になっているため、ＰＦＤ５２から出力される電圧信号ＶΔθ”は、ＰＦＤ５１から出力される電圧信号ＶΔθと逆相の信号になっている。
【００４１】
ループフィルタ７は、ＰＦＤ５１から電圧信号ＶΔθを受けると、上記実施の形態１と同様に、その電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’を信号合成器５４に出力する。
なお、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’には、ＤＳＭ雑音が含まれている。
【００４２】
ＤＳＭ雑音除去フィルタ５３は、ＰＦＤ５２から電圧信号ＶΔθ”を受けると、その電圧信号ＶΔθ”に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器５４に出力する。
即ち、ＤＳＭ雑音除去フィルタ５３のレプリカフィルタ６１は、ＰＦＤ５２から電圧信号ＶΔθ”を受けると、その電圧信号ＶΔθ”を平滑化し、平滑化後の電圧信号ＶΔθ”‘を出力する。この電圧信号ＶΔθ”‘は、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’と逆相の信号となる。
【００４３】
ＤＳＭ雑音除去フィルタ５３のＤＳＭ雑音抽出フィルタ６２は、レプリカフィルタ６１から平滑化後の電圧信号ＶΔθ”‘を受けると、その電圧信号ＶΔθ”‘に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを信号合成器５４に出力する。
上述したように、レプリカフィルタ６１から出力される平滑化後の電圧信号ＶΔθ”‘が、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’と逆相の信号であるため、ＤＳＭ雑音抽出フィルタ６２から出力される雑音信号Ｓnoiseは、図２の逆相信号発生器１３から出力される逆相信号Ｒに相当し、逆相信号発生器１３を搭載する必要がない。
【００４４】
信号合成器５４は、ループフィルタ７から平滑化された電圧信号ＶΔθ’を受け、ＤＳＭ雑音除去フィルタ５３から雑音信号Ｓnoiseを受けると、その電圧信号ＶΔθ’と雑音信号Ｓnoiseを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
このように、雑音信号Ｓnoiseが電圧信号ＶΔθ’に合成されることで、その電圧信号ＶΔθ’からＤＳＭ雑音成分が除去されるため、その合成信号はＤＳＭ雑音を含んでいない信号になる。
ＶＣＯ１は、信号合成器５４から電圧信号ＶINを受けると、その電圧信号ＶINに対応する周波数の信号ＶOUTを出力する。
これにより、信号ＶOUTの周波数は、基準周波数×分周数Ｎと等しい周波数になる。
【００４５】
この実施の形態４によれば、上記実施の形態３と同様に、ＰＦＤの出力信号を分岐する必要がなくなるため、設計通りの性能を得ることが容易になる。
また、ＤＳＭ雑音除去フィルタ５３が、図２の逆相信号発生器１３を搭載する必要がなくなり、上記実施の形態３よりも小型化を図ることができる効果を奏する。
【００４６】
実施の形態５．
図９はこの発明の実施の形態５による位相同期回路を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
ＤＳＭ雑音除去フィルタ７１はループフィルタ７により平滑化された電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを信号合成器９に出力する雑音成分抽出回路である。
【００４７】
図１０はこの発明の実施の形態５による位相同期回路のＤＳＭ雑音除去フィルタ７１を示す構成図である。
図１０において、ＤＳＭ雑音抽出フィルタ８１はループフィルタ７により平滑化された電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを出力する。
逆相信号発生器８２はＤＳＭ雑音抽出フィルタ８１から出力された雑音信号Ｓnoiseの逆相信号Ｒを信号合成器９に出力する信号発生器である。
【００４８】
次に動作について説明する。
デルタ・シグマ変調器３は、上記実施の形態１と同様に、時間に応じて分周数Ｎを切り替え、整数分周器４は、上記実施の形態１と同様に、デルタ・シグマ変調器３により設定された分周数Ｎで、ＶＣＯ１の出力信号ＶOUTを分数分周する。
【００４９】
基準信号源５は、上記実施の形態１と同様に、基準周波数の信号Ｖrefを発振する。
ＰＦＤ６は、基準信号源５から基準周波数の信号Ｖrefを受け、整数分周器４から分周信号Ｄを受けると、上記実施の形態１と同様に、その基準周波数の信号Ｖrefと分周信号Ｄとの位相差Δθを検出して、その位相差Δθに対応する電圧信号ＶΔθをループフィルタ７に出力する。
【００５０】
ループフィルタ７は、ＰＦＤ６から電圧信号ＶΔθを受けると、上記実施の形態１と同様に、その電圧信号ＶΔθを平滑化し、平滑化後の電圧信号ＶΔθ’をＤＳＭ雑音除去フィルタ７１及び信号合成器９に出力する。
なお、ループフィルタ７から出力される平滑化後の電圧信号ＶΔθ’には、ＤＳＭ雑音が含まれている。
【００５１】
ＤＳＭ雑音除去フィルタ７１は、ループフィルタ７から平滑化後の電圧信号ＶΔθ’を受けると、その電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分の逆相を示す逆相信号Ｒを信号合成器９に出力する。
即ち、ＤＳＭ雑音除去フィルタ７１のＤＳＭ雑音抽出フィルタ８１は、ループフィルタ７から平滑化後の電圧信号ＶΔθ’を受けると、その電圧信号ＶΔθ’に重畳されているＤＳＭ雑音成分を抽出し、そのＤＳＭ雑音成分を示す雑音信号Ｓnoiseを出力する。
ＤＳＭ雑音除去フィルタ７１の逆相信号発生器８２は、ＤＳＭ雑音抽出フィルタ８１から雑音信号Ｓnoiseを受けると、その雑音信号Ｓnoiseの位相を反転することで、その雑音信号Ｓnoiseの逆相信号Ｒを生成し、その逆相信号Ｒを信号合成器９に出力する。
【００５２】
信号合成器９は、ループフィルタ７から平滑化された電圧信号ＶΔθ’を受け、ＤＳＭ雑音除去フィルタ７１から逆相信号Ｒを受けると、上記実施の形態１と同様に、その電圧信号ＶΔθ’と逆相信号Ｒを合成し、その合成信号を電圧信号ＶINとしてＶＣＯ１に与える。
このように、雑音信号Ｓnoiseの逆相信号Ｒが電圧信号ＶΔθ’に合成されることで、その電圧信号ＶΔθ’からＤＳＭ雑音成分が除去されるため、その合成信号はＤＳＭ雑音を含んでいない信号になる。
ＶＣＯ１は、信号合成器９から電圧信号ＶINを受けると、その電圧信号ＶINに対応する周波数の信号ＶOUTを出力する。
これにより、信号ＶOUTの周波数は、基準周波数×分周数Ｎと等しい周波数になる。
【００５３】
この実施の形態５によれば、上記実施の形態１と同様に、例えば、補償回路やＤＡＣなどの複雑で規模が大きな回路を実装することなく、デルタ・シグマ変調器３から発生するＤＳＭ雑音の影響を低減することができる効果を奏する。
また、ＤＳＭ雑音除去フィルタ７１が、ループフィルタ７から出力された平滑化後の電圧信号ＶΔθ’を受けるようにしているので、図１のＤＳＭ雑音除去フィルタ８のように、レプリカフィルタ１１を搭載する必要がなくなり、上記実施の形態１よりも小型化を図ることができる。
【００５４】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５５】
１  ＶＣＯ（電圧制御発振器）、２  分数分周回路、３  デルタ・シグマ変調器（分周数設定器）、４  整数分周器（分周器）、５  基準信号源、６  ＰＦＤ（位相比較器）、７  ループフィルタ、８  ＤＳＭ雑音除去フィルタ（雑音成分抽出回路）、９  信号合成器、１１  レプリカフィルタ、１２  ＤＳＭ雑音抽出フィルタ、１３  逆相信号発生器、２１  ＰＦＤ（位相比較器）、２２  ループフィルタ、２３  ＤＳＭ雑音除去フィルタ（雑音成分抽出回路）、２４  信号合成器、３１  レプリカフィルタ、３２  ＤＳＭ雑音抽出フィルタ、４１  ＰＦＤ（第１の位相比較器）、４２  ＰＦＤ（第２の位相比較器）、５１  ＰＦＤ（第１の位相比較器）、５２  ＰＦＤ（第２の位相比較器）、５３  ＤＳＭ雑音除去フィルタ（雑音成分抽出回路）、６１  レプリカフィルタ、６２  ＤＳＭ雑音抽出フィルタ、７１  ＤＳＭ雑音除去フィルタ（雑音成分抽出回路）、８１  ＤＳＭ雑音抽出フィルタ、８２  逆相信号発生器、１０１  ＶＣＯ、１０２  ＤＳＭ、１０３  分周器、１０４  基準信号源、１０５  ＰＦＤ、１０６  補償回路、１０７  ＤＡＣ、１０８  信号合成器、１０９  ループフィルタ。
【図１】
2014171185.tif 000003
【図２】
2014171185.tif 000004
【図３】
2014171185.tif 000005
【図４】
2014171185.tif 000006
【図５】
2014171185.tif 000007
【図６】
2014171185.tif 000008
【図７】
2014171185.tif 000009
【図８】
2014171185.tif 000010
【図９】
2014171185.tif 000011
【図１０】
2014171185.tif 000012
【図１１】
2014171185.tif 000013
【図１２】
2014171185.tif 000014