(57)【要約】【課題】主電源スイッチがオフになったときに過大な電圧が出力されることを抑制したスイッチング電源を備えた画像形成装置などを提供する。【解決手段】第１の電源６０は、スイッチング制御回路６１０、第１の整流回路６２０、トランス６３０、第２の整流回路６４０、電圧生成回路６５０、フォトカップラ６６０ａ、６６０ｂ、過電圧保護回路６７０、停止回路６８０を備える。主電源スイッチＰＳｗを介して交流電源１００から供給される交流電圧（電流）を整流して平滑化された直流の入力電圧Ｖｉｎを、入力電圧Ｖｉｎより値が小さい直流の出力電圧Ｖｏｕｔに降圧する。停止回路６８０は、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯを受信すると、スイッチング制御回路６１０の動作を停止させる。【選択図】図３
2014113015.tif 000002
【特許請求の範囲】
【請求項１】
記録材に画像を形成する画像形成部と、
オン又はオフになって、交流電圧を通過又は遮断する主電源スイッチと、
主電源スイッチに接続され、オン又はオフになって、当該主電源スイッチを通過した交流電圧を通過又は遮断する副電源スイッチと、
前記主電源スイッチ及び前記副電源スイッチの動作を制御する制御部と、
前記主電源スイッチに接続され、当該主電源スイッチを通過した交流電圧を直流電圧に変換して前記制御部に供給する第１の電源と、
前記副電源スイッチに接続され、前記主電源スイッチ及び当該副電源スイッチを通過した交流電圧を直流電圧に変換して前記画像形成部に供給する第２の電源と
を含み、
前記制御部は、前記主電源スイッチ及び前記副電源スイッチがともにオンである動作モードと、前記主電源スイッチがオン且つ前記副電源スイッチがオフである当該動作モードに比べ消費電力が小さい省エネルギーモードとに制御し、
前記第１の電源は、供給される交流電圧を整流して直流電圧の第１の電圧を生成する第１の整流手段と、
スイッチング素子を備え、当該スイッチング素子をオンオフすることにより前記第１の電圧をスイッチングするとともに、前記制御部に供給する電力に基づいて当該スイッチング素子のオンの期間を制御するスイッチング制御手段と、
一次巻線と二次巻線とを備え、前記スイッチング制御手段にてスイッチングされた前記第１の電圧が当該一次巻線に入力されることにより、当該二次巻線に電圧を発生するトランスと、
前記二次巻線に発生した電圧を整流して直流の第２の電圧を生成し、前記制御部に供給する第２の整流手段と、
前記主電源スイッチがオンからオフに移行することを通知する通知信号を受信して前記スイッチング制御手段の動作を停止させる停止手段とを備える
ことを特徴とする画像形成装置。
【請求項２】
電源スイッチを介して供給される交流電圧を整流して直流の第１の電圧を生成する第１の整流手段と、
スイッチング素子を備え、当該スイッチング素子をオンオフすることにより前記第１の電圧をスイッチングするとともに、接続される負荷に供給する電力に基づいて当該スイッチング素子のオンの期間を制御するスイッチング制御手段と、
一次巻線と二次巻線とを備え、前記スイッチング制御手段によってスイッチングされた前記第１の電圧が当該一次巻線に入力されることにより、当該二次巻線に電圧を発生するトランスと、
前記二次巻線に発生した電圧を整流して直流の第２の電圧を生成し、当該第２の電圧を前記負荷に供給する第２の整流手段と、
前記電源スイッチがオフになることを通知する通知信号を受信して前記スイッチング制御手段の動作を停止させる停止手段と
を備えるスイッチング電源。
【請求項３】
前記停止手段は、前記負荷に供給される前記第２の電圧が予め定められた値を超えて過大になった場合に、前記スイッチング制御手段の動作を停止させる過電圧保護回路を備え、前記電源スイッチがオンからオフに移行することを通知する前記通知信号を受信すると、当該過電圧保護回路を動作が可能な状態に維持することを特徴とする請求項２に記載のスイッチング電源。
【請求項４】
前記停止手段はコンデンサを備え、前記電源スイッチがオンからオフになることを通知する前記通知信号を受信すると、当該コンデンサが蓄積した電荷を前記過電圧保護回路に供給することにより、当該過電圧保護回路を動作が可能な状態に維持することを特徴とする請求項３に記載のスイッチング電源。
【請求項５】
前記第１の整流手段は整流ダイオードと平滑コンデンサとを備え、
前記停止手段は、前記電源スイッチがオフになることを通知する前記通知信号を受信すると、前記第１の整流手段が備える前記平滑コンデンサに蓄積された電荷を放電する放電路を形成することを特徴とする請求項２に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置及びスイッチング電源に関する。
【背景技術】
【０００２】
公報記載の従来技術として、変圧器と、入力端子が前記変圧器の第１の１次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の２次巻線と接続され、前記変圧器の２次側出力電圧を整流し且つ平滑化することにより、前記第１の直流電圧から該第１の直流電圧の絶対値よりも小さい第２の直流電圧を生成して出力する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の１次巻線と接続され、前記２次側出力電圧と比例する１次側出力電圧を発生すると共に、発生した１次側出力電圧を整流し且つ平滑化することにより、前記制御回路の電源電圧を生成する電源電圧生成回路とを備えるスイッチング電源装置が存在する（特許文献１参照）。
【０００３】
また、他の公報記載の従来技術として、トランスと、入力端子が前記トランスの第１の１次巻線と接続され、前記トランスを介して第１の直流電圧を受けるスイッチング素子と、前記トランスの２次巻線と接続され、前記トランスの２次側出力電圧を整流し且つ平滑化することにより、前記第１の直流電圧から該第１の直流電圧の絶対値よりも小さい第２の直流電圧を生成して出力する出力電圧生成回路と、前記出力電圧を安定化させる出力電圧制御回路と、前記出力電圧制御回路の信号を１次側へ伝達する制御信号伝達回路と、前記スイッチング素子の動作を制御する制御回路と、前記トランスの補助巻線と接続され、１次側出力電圧を発生すると共に、発生した１次側出力電圧を整流し且つ平滑化することにより、前記制御回路へ電源電圧を供給する補助電源電圧を生成して出力する補助電源電圧生成回路とを備えたスイッチング電源装置が存在する（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２２４１６６号公報
【特許文献２】特開２００５−１１７８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、主電源スイッチがオフになったときに過大な電圧が出力されることを抑制したスイッチング電源を備えた画像形成装置などを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、記録材に画像を形成する画像形成部と、オン又はオフになって、交流電圧を通過又は遮断する主電源スイッチと、主電源スイッチに接続され、オン又はオフになって、当該主電源スイッチを通過した交流電圧を通過又は遮断する副電源スイッチと、前記主電源スイッチ及び前記副電源スイッチの動作を制御する制御部と、前記主電源スイッチに接続され、当該主電源スイッチを通過した交流電圧を直流電圧に変換して前記制御部に供給する第１の電源と、前記副電源スイッチに接続され、前記主電源スイッチ及び当該副電源スイッチを通過した交流電圧を直流電圧に変換して前記画像形成部に供給する第２の電源とを含み、前記制御部は、前記主電源スイッチ及び前記副電源スイッチがともにオンである動作モードと、前記主電源スイッチがオン且つ前記副電源スイッチがオフである当該動作モードに比べ消費電力が小さい省エネルギーモードとに制御し、前記第１の電源は、供給される交流電圧を整流して直流電圧の第１の電圧を生成する第１の整流手段と、スイッチング素子を備え、当該スイッチング素子をオンオフすることにより前記第１の電圧をスイッチングするとともに、前記制御部に供給する電力に基づいて当該スイッチング素子のオンの期間を制御するスイッチング制御手段と、一次巻線と二次巻線とを備え、前記スイッチング制御手段にてスイッチングされた前記第１の電圧が当該一次巻線に入力されることにより、当該二次巻線に電圧を発生するトランスと、前記二次巻線に発生した電圧を整流して直流の第２の電圧を生成し、前記制御部に供給する第２の整流手段と、前記主電源スイッチがオンからオフに移行することを通知する通知信号を受信して前記スイッチング制御手段の動作を停止させる停止手段とを備えることを特徴とする画像形成装置である。
請求項２に記載の発明は、電源スイッチを介して供給される交流電圧を整流して直流の第１の電圧を生成する第１の整流手段と、スイッチング素子を備え、当該スイッチング素子をオンオフすることにより前記第１の電圧をスイッチングするとともに、接続される負荷に供給する電力に基づいて当該スイッチング素子のオンの期間を制御するスイッチング制御手段と、一次巻線と二次巻線とを備え、前記スイッチング制御手段によってスイッチングされた前記第１の電圧が当該一次巻線に入力されることにより、当該二次巻線に電圧を発生するトランスと、前記二次巻線に発生した電圧を整流して直流の第２の電圧を生成し、当該第２の電圧を前記負荷に供給する第２の整流手段と、前記電源スイッチがオフになることを通知する通知信号を受信して前記スイッチング制御手段の動作を停止させる停止手段とを備えるスイッチング電源である。
請求項３に記載の発明は、前記停止手段は、前記負荷に供給される前記第２の電圧が予め定められた値を超えて過大になった場合に、前記スイッチング制御手段の動作を停止させる過電圧保護回路を備え、前記電源スイッチがオンからオフに移行することを通知する前記通知信号を受信すると、当該過電圧保護回路を動作が可能な状態に維持することを特徴とする請求項２に記載のスイッチング電源である。
請求項４に記載の発明は、前記停止手段はコンデンサを備え、前記電源スイッチがオンからオフになることを通知する前記通知信号を受信すると、当該コンデンサが蓄積した電荷を前記過電圧保護回路に供給することにより、当該過電圧保護回路を動作が可能な状態に維持することを特徴とする請求項３に記載のスイッチング電源である。
請求項５に記載の発明は、前記第１の整流手段は整流ダイオードと平滑コンデンサとを備え、前記停止手段は、前記電源スイッチがオフになることを通知する前記通知信号を受信すると、前記第１の整流手段が備える前記平滑コンデンサに蓄積された電荷を放電する放電路を形成することを特徴とする請求項２に記載のスイッチング電源である。
【発明の効果】
【０００７】
請求項１の発明によれば、停止手段を備えない場合に比較して、主電源スイッチがオフになったときに過大な電圧が出力されることが抑制できる。
請求項２の発明によれば、停止手段を備えない場合に比較して、電源スイッチがオフになったときに過大な電圧が出力されることが抑制できる。
請求項３の発明によれば、本構成を備えない場合に比較して、動作状態の過電圧保護と回路を共通にできる。
請求項４の発明によれば、本構成を備えない場合に比較して、少ない回路素子で構成できる。
請求項５の発明によれば、本構成を備えない場合に比較して、第１の整流手段での電圧の変動がより抑制できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施の形態が適用される画像形成装置の構成の一例を示す図である。
【図２】画像形成装置における動作モード、省エネルギーモード、停止モードを説明する図である。
【図３】第１の実施の形態における第１の電源の回路構成の一例を示す図である。
【図４】第１の電源の動作を示すタイミングチャートである。
【図５】第１の実施の形態と異なる第１の電源の回路構成の一例を示す図である。
【図６】第２の実施の形態における第１の電源の回路構成の一例を示す図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
＜画像形成装置１＞
図１は、第１の実施の形態が適用される画像形成装置１の構成の一例を示す図である。
この画像形成装置１は、スキャン機能、プリント機能、コピー機能を備えた複合機として動作する。図１では、画像形成装置１の主要な機能ブロックと、機能ブロックへの電力供給の経路及び電力供給に関する制御信号を示している。すなわち、電力供給の経路は機能ブロック間を接続する実線で示し、電力供給に関する制御信号及び送受信の方向は矢印を付した破線で示している。
【００１０】
画像形成装置１は、紙等の記録材に記録された画像を読み取る画像読取部１０と、紙等の記録材に画像を形成する画像形成部２０と、ユーザからスキャン機能、プリント機能、コピー機能及びファクシミリ機能を用いた動作に関連する指示を受け付けるとともに、ユーザに対してメッセージを表示するユーザインタフェース（ＵＩ）３０と、これら画像読取部１０、画像形成部２０、ＵＩ３０及び後述する主電源スイッチＰＳｗ、副電源スイッチＳＳｗ０〜ＳＳｗ３の動作を制御する制御部５０とを備えている。
そして、この画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０及び画像形成部２０によってコピー機能が実現される。
画像読取部１０、画像形成部２０、ＵＩ３０、制御部５０は機能ブロックの一例である。
なお、機能ブロックとして、通信網と通信する送受信部などをさらに備えていてもよい。
ここでは、制御部５０は、画像読取部１０、画像形成部２０、ＵＩ３０及び後述する主電源スイッチＰＳｗ、副電源スイッチＳＳｗ０〜ＳＳｗ３の動作を制御するとしたが、画像読取部１０、画像形成部２０及びＵＩ３０の制御を他の制御部で行ってもよい。
【００１１】
また、画像形成装置１は、第１の電源６０と第２の電源７０とを備えている。ここでは、一例として第１の電源６０は、５Ｖの直流（ＤＣ）電圧を出力し、第２の電源７０は、２４Ｖの直流（ＤＣ）電圧を出力するとして説明する。
【００１２】
さらに、画像形成装置１は、それぞれがオン又はオフになる主電源スイッチＰＳｗ、副電源スイッチＳＳｗ０〜ＳＳｗ３を備えている。そして、画像形成装置１は、漏電遮断器ＧＦＩ、ノイズフィルタＮＦを備えている。
【００１３】
次に、画像形成装置１の電力供給の経路及び制御信号について説明する。
まず、電力供給の経路を説明する。
画像形成装置１は、例えば１００Ｖの交流電圧を供給する交流電源１００から電力が供給される。
交流電源１００は、画像形成装置１の漏電遮断器ＧＦＩに接続されている。漏電遮断器ＧＦＩは、漏電を検知した場合に交流電源１００の供給を遮断するスイッチである。
漏電遮断器ＧＦＩは、ノイズフィルタＮＦに接続されている。ノイズフィルタＮＦは、交流の相間に設けられたコンデンサ等で構成され、交流電源１００から画像形成装置１に入力する高周波ノイズ及び／又は画像形成装置１が発生し交流電源１００側に出力する高周波ノイズを除去する。
【００１４】
さらに、ノイズフィルタＮＦは、主電源スイッチＰＳｗに接続されている。そして、主電源スイッチＰＳｗの出力は２つに分岐され、一方は第１の電源６０に、他方は副電源スイッチＳＳｗ０に接続されている。副電源スイッチＳＳｗ０は、第２の電源７０に接続されている。
【００１５】
第１の電源６０は、制御部５０に接続されている。
第２の電源７０には、副電源スイッチＳＳｗ１、ＳＳｗ２、ＳＳｗ３が並列に接続されている。そして、副電源スイッチＳＳｗ１を介して画像読取部１０が接続され、副電源スイッチＳＳｗ２を介して画像形成部２０が接続され、副電源スイッチＳＳｗ３を介してＵＩ３０が接続されている。
すなわち、第１の電源６０が供給する５ＶのＤＣ電圧は、制御部５０を駆動し、第２の電源７０が供給する２４ＶのＤＣ電圧は、画像読取部１０、画像形成部２０、ＵＩ３０を駆動する。
【００１６】
まず、主電源スイッチＰＳｗが切断状態（オフと表記する。）且つ副電源スイッチＳＳｗ０〜ＳＳｗ３がオフであるとする。このとき、第１の電源６０、制御部５０、第２の電源７０、画像読取部１０、画像形成部２０、ＵＩ３０は停止状態（オフ状態と表記する。）である。
そして、主電源スイッチＰＳｗがオフから接続状態（オンと表記する。）になると、第１の電源６０に交流電源１００から交流電圧が通過し（供給され）、第１の電源６０がオフ状態から動作状態（オン状態と表記する。）に移行する。これにより、第１の電源６０から制御部５０に５ＶのＤＣ電圧が供給され、制御部５０がオフ状態からオン状態に移行する。
【００１７】
そして、副電源スイッチＳＳｗ０がオフからオンになると、主電源スイッチＰＳｗを介して、交流電圧が通過し（供給され）、第２の電源７０がオフ状態からオン状態に移行する。
次に、副電源スイッチＳＳｗ１がオフからオンになると、第２の電源７０から画像読取部１０に２４ＶのＤＣ電圧が供給される。これにより、画像読取部１０がオフ状態からオン状態に移行する。同様に、副電源スイッチＳＳｗ２がオフからオンになると、第２の電源７０から画像形成部２０に２４ＶのＤＣ電圧が供給される。これにより、画像形成部２０がオフ状態からオン状態に移行する。さらに同様に、副電源スイッチＳＳｗ３がオフからオンになると、第２の電源７０からＵＩ３０に２４ＶのＤＣ電圧が供給される。これにより、ＵＩ３０がオフ状態からオン状態に移行する。
【００１８】
このようにして、画像形成装置１がオフ状態からオン状態（動作モード）に移行する。
なお、この画像形成装置１では、画像読取部１０によってスキャン機能が実現され、画像形成部２０によってプリント機能が実現され、画像読取部１０及び画像形成部２０によってコピー機能が実現されるので、使用するスキャン機能、プリント機能又はコピー機能に対応して、画像読取部１０、画像形成部２０、ＵＩ部のいずれかをオフ状態からオン状態にすればよい。
【００１９】
逆に、副電源スイッチＳＳｗ１をオンからオフにすると、第２の電源７０から画像読取部１０への２４ＶのＤＣ電圧が遮断され、画像読取部１０がオン状態からオフ状態に移行する。同様に、副電源スイッチＳＳｗ２をオンからオフにすると、画像形成部２０がオン状態からオフ状態に移行する。さらに同様に、副電源スイッチＳＳｗ３をオンからオフにすると、ＵＩ３０がオン状態からオフ状態に移行する。
そして、副電源スイッチＳＳｗ０をオンからオフにすると、１００Ｖの交流電圧の供給が遮断され、第２の電源７０がオン状態からオフ状態に移行する。なお、副電源スイッチＳＳｗ０をオンからオフにすると、副電源スイッチＳＳｗ１〜ＳＳｗ３をオンからオフにしなくとも、画像読取部１０、画像形成部２０及びＵＩ３０がオン状態からオフ状態に移行する。
【００２０】
また、主電源スイッチＰＳｗをオンからオフにすると、１００Ｖの交流電圧の供給が遮断され、第１の電源６０がオン状態からオフ状態に移行し、これに伴い制御部５０もオン状態からオフ状態に移行する。
そして、主電源スイッチＰＳｗをオンからオフにすると、副電源スイッチＳＳｗ０〜ＳＳｗ３がオンであっても、第２の電源７０、画像読取部１０、画像形成部２０及びＵＩ３０がオン状態からオフ状態に移行する。
【００２１】
第１の実施の形態における画像形成装置１では、副電源スイッチＳＳｗ１〜３を設けることで、画像読取部１０、画像形成部２０及びＵＩ３０をそれぞれ個別にオンオフできる。さらに、副電源スイッチＳＳｗ０を設けることで、第２の電源７０もオフすることができる。すなわち、主電源スイッチＰＳｗがオンで、副電源スイッチＳＳｗ０〜ＳＳｗ３をオフとすると、第１の電源６０と制御部５０のみをオンに維持できる。
【００２２】
次に、画像形成装置１における電力供給を制御する制御信号について説明する。
第１の実施の形態では、制御部５０は、副電源スイッチＳＳｗ０〜ＳＳｗ３のそれぞれに副電源スイッチ制御信号ＣＳ０〜ＣＳ３を送信する。なお、副電源スイッチ制御信号ＣＳ０〜ＣＳ３は、対応するそれぞれの副電源スイッチＳＳｗ０〜ＳＳｗ３をオンからオフに、またオフからオンに設定することができるようになっている。なお、以下では、副電源スイッチＳＳｗ０をオンにする信号を副電源スイッチ制御信号ＣＳ０（オン）と、オフにする信号を副電源スイッチ制御信号ＣＳ０（オフ）と表記する。そして、オンの副電源スイッチＳＳｗ０に副電源スイッチ制御信号ＣＳ０（オン）を送信しても、副電源スイッチＳＳｗ０はオンを維持するとする。オフも同様である。他の副電源スイッチＳＳｗ１〜ＳＳｗ３も同様である。
すなわち、制御部５０が、副電源スイッチＳＳｗ０〜ＳＳｗ３のそれぞれに副電源スイッチ制御信号ＣＳ０〜ＣＳ３を送信することで、副電源スイッチＳＳｗ０〜ＳＳｗ３をそれぞれ個別にオンオフする。
【００２３】
さらに、制御部５０は、主電源スイッチＰＳｗに主電源スイッチ制御信号ＣＰＳを送信する。なお、主電源スイッチ制御信号ＣＰＳは、主電源スイッチＰＳｗをオンからオフに設定できるようになっている。
【００２４】
すなわち、制御部５０は、副電源スイッチＳＳｗ０〜ＳＳｗ３のそれぞれに対して、オフからオンにする信号又はオンからオフにする信号（副電源スイッチ制御信号ＣＳ０〜ＣＳ３）を送信する。また、制御部５０は、主電源スイッチＰＳｗをオンからオフにする信号（主電源スイッチ制御信号ＣＰＳ）を送信する。
主電源スイッチＰＳｗは、ユーザなどによりオフからオンにされる。
そして、主電源スイッチＰＳｗは、第１の電源６０に対して、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯを送信する。通知信号ＣＰＯについては後述する。なお、制御部５０など、主電源スイッチＰＳｗ以外が、通知信号ＣＰＯを第１の電源６０に送信してもよい。
【００２５】
次に、画像形成装置１における電力供給の制御について説明する。
図２は、画像形成装置１における動作モード、省エネルギーモード、停止モードを説明する図である。図２（ａ）は動作モード、図２（ｂ）は省エネルギーモード、図２（ｃ）は停止モードを示す。図２においても、図１と同様に、電力供給の経路を実線で示す。なお、電力供給がない経路を点線で示している。電力供給に関する制御信号及び送受信の方向を、矢印を付した破線で示している。
【００２６】
まず、図２（ａ）に示す画像形成装置１の動作モードを説明する。
画像形成装置１は、ユーザが起動スイッチ（不図示）を押すことなどにより、主電源スイッチＰＳｗがオンになる。これにより、第１の電源６０がオン状態になり、制御部５０がオン状態になる。
すると、制御部５０は、副電源スイッチＳＳｗ０〜ＳＳｗ３に副電源スイッチ制御信号ＣＳ０（オン）〜ＣＳ３（オン）を、それぞれ副電源スイッチＳＳｗ０〜ＳＳｗ３に送信する。これにより、副電源スイッチＳＳｗ０がオフからオンになって、第２の電源７０がオフ状態からオン状態に移行する。副電源スイッチＳＳｗ１がオフからオンになって、画像読取部１０がオフ状態からオン状態に移行する。副電源スイッチＳＳｗ２がオフからオンになって、画像形成部２０がオフ状態からオン状態に移行する。副電源スイッチＳＳｗ３がオフからオンになって、ＵＩ３０がオフ状態からオン状態に移行する。
このようにして、画像形成装置１は、主電源スイッチＰＳｗ及び副電源スイッチＳＳｗ０〜ＳＳｗ３がオンで、画像読取部１０、画像形成部２０、ＵＩ３０がオン状態である動作状態（動作モード）になる。
なお、制御部５０は、副電源スイッチ制御信号ＣＳ０〜ＣＳ３を並行して送信してもよく、副電源スイッチ制御信号ＣＳ０〜ＣＳ３を時系列で送信してもよい。
【００２７】
次に、図２（ｂ）に示す省エネルギーモードを説明する。
画像形成装置１が動作モードにある場合に、制御部５０が副電源スイッチ制御信号ＣＳ１（オフ）〜ＣＳ３（オフ）を送信すると、副電源スイッチＳＳｗ１〜ＳＳｗ３がオンからオフになる。これにより、画像読取部１０、画像形成部２０、ＵＩ３０がオン状態からオフ状態に移行する。さらに、制御部５０が副電源スイッチ制御信号ＣＳ０（オフ）を送信すると、副電源スイッチＳＳｗ０がオンからオフになり、第２の電源７０がオン状態からオフ状態に移行する。
【００２８】
副電源スイッチＳＳｗ０〜ＳＳｗ３をオフにすると、第１の電源６０及び制御部５０がオン状態で、第２の電源７０、画像読取部１０、画像形成部２０及びＵＩ３０がオフ状態となる。よって、画像形成装置１は、前述した動作モードに比べて消費電力が少ない省エネルギーモードになる。
【００２９】
省エネルギーモードの場合に、制御部５０が副電源スイッチ制御信号ＣＳ０（オン）〜ＣＳ３（オン）を送信すると、副電源スイッチＳＳｗ０〜ＳＳｗ３がそれぞれオフからオンになって、再び第２の電源７０、画像読取部１０、画像形成部２０、ＵＩ３０がオフ状態からオン状態に移行して動作モードに移行する。
【００３０】
このように、省エネルギーモードは、第２の電源７０、画像読取部１０、画像形成部２０、ＵＩ３０がオフ状態であって、制御部５０からの副電源スイッチ制御信号ＣＳ０（オン）〜ＣＳ３（オン）の送信を待つ状態（待機（スタンバイ）モード）である。
【００３１】
なお、副電源スイッチＳＳｗ１〜ＳＳｗ３をそれぞれ個別にオフにすることにより、副電源スイッチＳＳｗ１〜ＳＳｗ３のそれぞれに対応する画像読取部１０、画像形成部２０、ＵＩ３０を個別にオフにしてもよい。このとき、副電源スイッチＳＳｗ０はオンに維持する。この場合であっても、オフにした副電源スイッチＳＳｗ１〜ＳＳｗ３のいずれかに対応する画像読取部１０、画像形成部２０、ＵＩ３０がオフ状態となるので、前述した動作モードに比べて消費電力が少ない状態（省エネルギーモード）になる。
ここでは、省エネルギーモード、すなわちスタンバイ状態は、一例として、副電源スイッチＳＳｗ０〜ＳＳｗ３をオフにした状態として説明する。
【００３２】
そして、図２（ｃ）に示す停止モードを説明する。
主電源スイッチＰＳｗをオンからオフにすることにより、画像形成装置１は、第１の電源６０、制御部５０、第２の電源７０、画像読取部１０、画像形成部２０、ＵＩ３０がオフ状態（停止モード）になる。
なお、動作モードから停止モードに移行させてもよいが、動作モードから省エネルギーモードを介して停止モードに移行させてもよい。ここでは、動作モードから省エネルギーモードを介して停止モードに移行させるとして説明する。
【００３３】
このように、制御部５０が副電源スイッチＳＳｗ０〜ＳＳｗ３をオン又はオフに設定できると、省エネルギーモード（待機モード）において、オン状態の制御部５０が画像形成装置１の備える機能の実行を指示する信号（不図示）を受信することにより、画像形成装置１又はその一部の機能をオフ状態からオン状態に移行させることができる。また、制御部５０が予め定められた条件により、画像形成装置１の備える機能が使用されていないと判断すると、省エネルギーモード（待機モード）に設定することができる。
【００３４】
省エネルギーモード（待機モード）では、第１の電源６０及び制御部５０がオン状態にある。よって、省エネルギーモード（待機モード）における消費電力を削減するためには、制御部５０の消費電力及び第１の電源６０の消費電力の削減が求められる。
【００３５】
次に、第１の電源６０について説明する。まず、第１の電源６０の回路構成を説明する。
＜第１の電源６０の回路構成＞
図３は、第１の実施の形態における第１の電源６０の回路構成の一例を示す図である。図３では、図１に示した漏電遮断器ＧＦＩ、ノイズフィルタＮＦの表記を省略している。
第１の電源６０は、主電源スイッチＰＳｗを介して交流電源１００から供給される交流電圧（電流）を整流して平滑化された直流の、第１の電圧の一例としての入力電圧Ｖｉｎを、入力電圧Ｖｉｎより値が小さい直流の、第２の電圧の一例としての出力電圧Ｖｏｕｔに降圧して、負荷である制御部５０に出力する絶縁型チョッパ方式のスイッチング電源である。後述するように、第１の電源６０は、入力電圧Ｖｉｎをトランス（変圧器）６３０の第１の一次巻線Ｔ１１に印加しながら、スイッチング素子ＦＥＴによるスイッチング動作によって、トランス６３０の二次巻線Ｔ２に設けられた第２の整流回路６４０により出力電圧Ｖｏｕｔにまで降圧させる。
ここでは、一例として、交流電源１００の交流電圧は１００Ｖであって、直流の出力電圧Ｖｏｕｔは５Ｖであるとして説明する。
なお、主電源スイッチＰＳｗを、電源スイッチＰＳｗと呼ぶことがある。
【００３６】
第１の電源６０は、スイッチング制御手段の一例としてのスイッチング制御回路６１０、第１の整流手段の一例としての第１の整流回路６２０、トランス６３０、第２の整流手段の一例としての第２の整流回路６４０、電圧生成回路６５０、フォトカップラ（図３ではＰＣと表記する。）６６０ａ、６６０ｂ、過電圧保護回路６７０、停止回路６８０を備えている。過電圧保護回路６７０及び停止回路６８０は、停止手段の一例である。
また、第１の電源６０は、交流電源１００の両端子間に電圧を安定させるコンデンサＣ１、フォトカップラ６６０ａ、６６０ｂに出力電圧Ｖｏｕｔに比例した電圧を供給する直列接続された抵抗Ｒ１、Ｒ２及びフォトカップラ６６０ａ、６６０ｂのそれぞれの出力端子対ＯＵＴ１、ＯＵＴ２の一方の端子に電位を与えるための抵抗Ｒ３を備えている。
以下に順に説明する。
【００３７】
（スイッチング制御回路６１０）
スイッチング制御回路６１０は、例えばｎ型パワーＭＯＳＦＥＴからなるスイッチング素子ＦＥＴ、スイッチング素子ＦＥＴに印加する発信周波数が１００ｋＨｚ程度のクロック信号ＣＬＫと最大デューティサイクル信号ＭＤＣとを生成して出力する発振器６１１、
スイッチング素子ＦＥＴのドレイン電流ＩＤを検出し、検出したドレイン電流ＩＤを電圧に変換したＦＥＴ電流検出信号ＶＣＬを出力するドレイン電流検出回路６１２、スイッチング素子ＦＥＴのゲート端子にスイッチング信号を出力するスイッチング信号制御回路６１３、起動用の電流を供給する内部回路電流供給回路６１４、スイッチング制御回路６１０の起動又は停止時にスイッチング信号制御回路６１３の動作を制御する起動回路６１５、基準電圧設定回路６１６、誤差増幅器Ａｍｐ、比較器Ｃｍｐ１、Ｃｍｐ２、抵抗Ｒ６１、Ｒ６２、Ｒ６３、２入力ＡＮＤ回路ＡＮＤを備えている。
なお、起動回路６１５は、内部回路電流供給回路６１４と後述する制御端子ＴＣとを接続又は切り離すためのスイッチＳＷを備えている。
そして、スイッチング信号制御回路６１３は、同期型のフリップフロップ回路ＲＳ−ＦＦ、３入力ＮＡＮＤ回路ＮＡＮＤ、反転バッファ回路ＩＮＶを備えている。
【００３８】
スイッチング制御回路６１０は、スイッチング素子ＦＥＴのドレインに接続されたドレイン端子ＴＤ、ソースに接続されたソース端子ＴＳ、制御端子ＴＣを備えている。ここで、スイッチング制御回路６１０は、制御端子ＴＣの電圧（制御電圧Ｖｃｃ）がスイッチング制御回路６１０の動作できる電圧になることで起動する。
スイッチング制御回路６１０は、負荷である制御部５０に対する出力電圧Ｖｏｕｔが予め定められた値で安定するように、制御端子ＴＣの制御電圧Ｖｃｃに基づいてスイッチング素子ＦＥＴによるスイッチング動作を制御する。
【００３９】
なお、スイッチング制御回路６１０における発振器６１１は、ローレベルの電圧とハイレベルの電圧とを有する信号を発信する。また、スイッチング制御回路６１０における２入力ＡＮＤ回路ＡＮＤ、スイッチング信号制御回路６１３は、ローレベルの電圧とハイレベルの電圧とを有する信号によって動作する。ローレベルの電圧は論理の“０”、ハイレベルの電圧は論理の“１”である。よって、以下では、ローレベルの電圧を「Ｌ（０）」とハイレベルの電圧を「Ｈ（１）」と表記する。一例として、「Ｌ（０）」は０Ｖ、「Ｈ（１）」は５Ｖである。
【００４０】
次に、スイッチング制御回路６１０について詳細に説明する。
発振器６１１は、スイッチング制御回路６１０が動作状態にあるとき、クロック信号ＣＬＫ及び最大デューティサイクル信号ＭＤＣを常時送信する。
クロック信号ＣＬＫ及び最大デューティサイクル信号ＭＤＣは、同じ繰返し周波数を有するとともに、クロック信号ＣＬＫ及び最大デューティサイクル信号ＭＤＣは、同じタイミングで、「Ｌ（０）」から「Ｈ（１）」に移行する（後述する図４参照）。
なお、クロック信号ＣＬＫはタイミングを設定する信号であるので、一サイクル（図４の時刻ａから時刻ｄまでの期間）における「Ｈ（１）」の期間は、最大デューティサイクル信号ＭＤＣが「Ｈ（１）」である期間（時刻ａから時刻ｃまでの期間）に比べて短い。すなわち、クロック信号ＣＬＫは、「Ｌ（０）」から「Ｈ（１）」に移行し、直ちに「Ｌ（０）」に戻る。これに対して、最大デューティサイクル信号ＭＤＣの「Ｈ（１）」の期間は、後述するスイッチング素子がオンである最大の期間を設定するため、予め定められた期間において「Ｈ（１）」を維持する。
【００４１】
抵抗Ｒ６１と抵抗Ｒ６２は、ソース端子ＴＳと制御端子ＴＣとの間に直列接続されている。
誤差増幅器Ａｍｐの逆相入力端子（以下では−端子と表記）は、抵抗Ｒ６１と抵抗Ｒ６２の接続点に接続されている。一方、正相入力端子（以下では＋端子と表記）は基準電圧Ｖｒｅｆに設定されている。また、誤差増幅器Ａｍｐの−端子と誤差増幅器Ａｍｐの出力端子とは抵抗Ｒ６３を介して接続されている。そして、誤差増幅器Ａｍｐは、−端子の電圧と＋端子の基準電圧Ｖｒｅｆとの差を増幅した誤差電圧信号ＶＥＡＯを生成して、出力端子から送信する。
【００４２】
比較器Ｃｍｐ１の＋端子は、誤差増幅器Ａｍｐの出力端子に接続され、誤差電圧信号ＶＥＡＯを受信する。−端子は、基準電圧設定回路６１６が設定する下限電圧ＶＲ１又は上限電圧ＶＲ２のいずれか一方に設定されている。よって、比較器Ｃｍｐ１は、＋端子の誤差電圧信号ＶＥＡＯと−端子の下限電圧ＶＲ１又は上限電圧ＶＲ２のいずれか一方とを比較し、誤差電圧信号ＶＥＡＯが下限電圧ＶＲ１又は上限電圧ＶＲ２のいずれか一方より大きいときは「Ｈ（１）」を、小さいときは「Ｌ（０）」を出力端子から送信する。
【００４３】
２入力ＡＮＤ回路ＡＮＤの一方の入力端子は、比較器Ｃｍｐ１の出力端子に接続されている。他方の入力端子は、発振器６１１に接続され、クロック信号ＣＬＫを受信する。よって、２入力ＡＮＤ回路ＡＮＤの出力端子は、比較器Ｃｍｐ１の出力端子が「Ｈ（１）」のとき、クロック信号ＣＬＫが「Ｈ（１）」の期間において「Ｈ（１）」を、クロック信号ＣＬＫが「Ｌ（０）」の期間において「Ｌ（０）」を出力端子から出力する。そして、比較器Ｃｍｐ１の出力端子が「Ｌ（０）」のとき、クロック信号ＣＬＫの「Ｈ（１）」又は「Ｌ（０）」に関わらず「Ｌ（０）」を出力する。
【００４４】
比較器Ｃｍｐ２の＋端子は、誤差増幅器Ａｍｐの出力端子に接続され、誤差電圧信号ＶＥＡＯを受信する。−端子は、ドレイン電流検出回路６１２に接続され、ＦＥＴ電流検出信号ＶＣＬを受信する。比較器Ｃｍｐ２は、誤差電圧信号ＶＥＡＯとＦＥＴ電流検出信号ＶＣＬとを比較し、誤差電圧信号ＶＥＡＯがＦＥＴ電流検出信号ＶＣＬを超えるときに「Ｌ（０）」を、誤差電圧信号ＶＥＡＯがＦＥＴ電流検出信号ＶＣＬ以下のときに「Ｈ（１）」を出力端子から出力する。
【００４５】
スイッチング信号制御回路６１３が備えるフリップフロップ回路ＲＳ−ＦＦは、セット端子Ｓが２入力ＡＮＤ回路ＡＮＤの出力端子に接続され、リセット端子Ｒが比較器Ｃｍｐ２の出力端子に接続されている。そして、出力端子Ｑが３入力ＮＡＮＤ回路ＮＡＮＤの一つの入力端子に接続されている。
【００４６】
フリップフロップ回路ＲＳ−ＦＦはセットリセットフリップフロップ回路であるので、リセット端子Ｒが「Ｌ（０）」であれば、フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑは、セット端子Ｓが「Ｈ（１）」のときに「Ｈ（１）」になり、セット端子Ｓが「Ｌ（０）」になっても「Ｈ（１）」を維持する。セット端子Ｓが「Ｌ（０）」のときに、リセット端子Ｒが「Ｈ（１）」になれば、出力端子Ｑが「Ｈ（１）」から「Ｌ（０）」に移行する。
【００４７】
３入力ＮＡＮＤ回路ＮＡＮＤの他の一つの入力端子は、発振器６１１に接続され、最大デューティサイクル信号ＭＤＣを受信する。さらに他の一つの入力端子は、起動回路６１５に接続されている。
３入力ＮＡＮＤ回路ＮＡＮＤは、三つの入力端子が全て「Ｈ（１）」であるとき、「Ｌ（０）」を出力端子から送信する。そして、三つの入力端子の少なくともいずれか一つが「Ｌ（０）」であると、「Ｈ（１）」を出力端子から送信する。
【００４８】
反転バッファ回路ＩＮＶの入力端子は、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子に接続されている。
反転バッファ回路ＩＮＶは、入力端子の電圧を反転して出力端子から出力する。すなわち、入力端子（３入力ＮＡＮＤ回路ＮＡＮＤの出力端子）が「Ｌ（０）」であれば「Ｈ（１）」を、「Ｈ（１）」であれば「Ｌ（０）」を出力する。
【００４９】
スイッチング素子ＦＥＴのゲート端子は、反転バッファ回路ＩＮＶの出力端子に接続されている。よって、ゲート端子（反転バッファ回路ＩＮＶの出力端子）が「Ｌ（０）」であればスイッチング素子ＦＥＴはオフ、「Ｈ（１）」であればスイッチング素子ＦＥＴはオンである。
【００５０】
ドレイン電流検出回路６１２は、スイッチング素子ＦＥＴのドレインに接続されている。そして、検出したドレイン電流ＩＤを電圧に変換したＦＥＴ電流検出信号ＶＣＬを出力端子から送信する。
内部回路電流供給回路６１４は、起動回路６１５のスイッチＳＷを介して制御端子ＴＣに接続されている。そして、スイッチＳＷがオンの場合に、後述する電圧生成回路６５０に電流を供給する。
なお、第１の実施形態におけるスイッチング制御回路６１０は、１つの半導体チップに形成されていてもよい。
【００５１】
（第１の整流回路６２０）
第１の整流回路６２０は、交流電源１００からの交流電圧（交流電流）を整流するダイオードブリッジＤＢと平滑コンデンサＣ２とを備え、直流の入力電圧Ｖｉｎを生成する。
ここで、第１の整流回路６２０は、主電源スイッチＰＳｗの川下に設けられている。第１の整流回路６２０は、ラインＬ１とラインＬ２とを介して交流電源１００から交流電流が入力し、ラインＬ３とラインＬ４とを介して直流の入力電圧Ｖｉｎを出力する。なお、ラインＬ３の電圧を基準（０Ｖ）（以下では、基準電圧０Ｖと表記する。）とすると、ラインＬ４が入力電圧Ｖｉｎとなる。
また、スイッチング制御回路６１０のソース端子ＴＳは、ラインＬ３に接続されている。
【００５２】
（トランス６３０）
トランス６３０は、第１の一次巻線Ｔ１１、第２の一次巻線Ｔ１２及び二次巻線Ｔ２を備えている。
トランス６３０の第１の一次巻線Ｔ１１とスイッチング制御回路６１０のスイッチング素子ＦＥＴとは直列に接続されている。すなわち、第１の一次巻線Ｔ１１の一方の端子はラインＬ４に接続され、他方の端子はスイッチング制御回路６１０のドレイン端子ＴＤに接続されている。前述したように、ソース端子ＴＳはラインＬ３に接続されている。よって、第１の整流回路６２０で生成された入力電圧Ｖｉｎが、直列接続された第１の一次巻線Ｔ１１及びスイッチング素子ＦＥＴに入力され、スイッチング素子ＦＥＴによりスイッチングされる。
なお、第１の一次巻線Ｔ１１を、一次巻線Ｔ１１と呼ぶことがある。
【００５３】
（第２の整流回路６４０）
第２の整流回路６４０は、整流ダイオードＤ１及び平滑コンデンサＣ３を備えている。そして、第２の整流回路６４０は、トランス６３０の二次巻線Ｔ２に接続されている。
整流ダイオードＤ１のアノード端子は、トランス６３０の二次巻線Ｔ２の一方の端子に接続され、カソード端子は平滑コンデンサＣ３の一方の端子に接続されている。二次巻線Ｔ２の他方の端子は、平滑コンデンサＣ３の他方の端子に接続されている。そして、平滑コンデンサＣ３の両端子が第１の電源６０の出力端子となって、負荷である制御部５０に接続されている。
第２の整流回路６４０は、第１の一次巻線Ｔ１１に印加され、かつ、スイッチング素子ＦＥＴによりスイッチングされた入力電圧Ｖｉｎにより、二次巻線Ｔ２に発生した起電力を整流する。そして、直流の出力電圧Ｖｏｕｔを生成し、負荷である制御部５０に供給する。
なお、負荷である制御部５０と平滑コンデンサＣ３との間に、直列接続された抵抗Ｒ１とＲ２とが平滑コンデンサＣ３と並列に設けられている。
【００５４】
（電圧生成回路６５０）
電圧生成回路６５０は、整流ダイオードＤ２及び平滑コンデンサＣ４を備えている。そして、電圧生成回路６５０は、トランス６３０の第２の一次巻線Ｔ１２に接続されている。
整流ダイオードＤ２のアノード端子は、第２の一次巻線Ｔ１２の一方の端子に接続され、カソード端子は、平滑コンデンサＣ４の一方の端子に接続されるとともに、スイッチング制御回路６１０の制御端子ＴＣに接続されている。平滑コンデンサＣ４の他方の端子は、第２の一次巻線Ｔ１２の他方の端子に接続されるとともに、スイッチング制御回路６１０のソース端子ＴＳに接続されている。
電圧生成回路６５０は、第１の一次巻線Ｔ１１に電流が流れることにより第２の一次巻線Ｔ１２に発生した起電力を、整流ダイオードＤ２で整流して制御電圧Ｖｃｃを生成し、制御端子ＴＣに出力する。スイッチング制御回路６１０は、制御電圧Ｖｃｃにより駆動される。
【００５５】
（フォトカップラ６６０ａ、６６０ｂ）
フォトカップラ６６０ａは入力端子対ＩＮ１と出力端子対ＯＵＴ１とを、フォトカップラ６６０ｂは入力端子対ＩＮ２と出力端子対ＯＵＴ２とを備えている。そして、フォトカップラ６６０ａ、６６０ｂは、それぞれの入力端子対ＩＮ１、ＩＮ２側にフォトダイオード（不図示）を備え、出力端子対ＯＵＴ１、ＯＵＴ２側にトランジスタ（不図示）を備えている。
フォトカップラ６６０ａ、６６０ｂのそれぞれの入力端子対ＩＮ１、ＩＮ２は、負荷である制御部５０に並列に設けられた抵抗Ｒ１、Ｒ２の抵抗Ｒ１の両端子に並列に接続されている。
フォトカップラ６６０ａの出力端子対ＯＵＴ１の一方の端子は後述する過電圧保護回路６７０のサイリスタＴｈのゲート端子に接続され、他方の端子は抵抗Ｒ３の一方の端子に接続されている。フォトカップラ６６０ｂの出力端子対ＯＵＴ２の一方の端子はスイッチング制御回路６１０の制御端子ＴＣに接続され、他方の端子は抵抗Ｒ３の一方の端子に接続されている。そして、抵抗Ｒ３の他方の端子は、ラインＬ４に接続されている。
【００５６】
フォトカップラ６６０ａ、６６０ｂでは、フォトダイオードとトランジスタとが、近接して配置され、フォトダイオードが発光を開始すると、トランジスタはその光を受けてオフ状態からオン状態になり、フォトダイオードが発光を停止すると、トランジスタはオン状態からオフ状態になる。なお、トランジスタがオン状態であると、出力端子対ＯＵＴ１、ＯＵＴ２は、オフ状態に比べて抵抗が低い状態になる。逆に、トランジスタがオフ状態にあると、オン状態に比べて抵抗が高い状態になる。
【００５７】
よって、出力電圧Ｖｏｕｔが予め定められた電圧を超えて過大な電圧（過電圧）になって、抵抗Ｒ１の両端子間の電圧が予め定められた電圧を超えると、フォトカップラ６６０ａ、６６０ｂのそれぞれのフォトダイオードが発光する。そして、フォトカップラ６６０ａ、６６０ｂのそれぞれのトランジスタがオフ状態からオン状態に移行し、出力端子対ＯＵＴ１、ＯＵＴ２が抵抗の低い状態になる。これにより、出力電圧Ｖｏｕｔが過電圧になったことが検出される。
【００５８】
（過電圧保護回路６７０）
過電圧保護回路６７０は、サイリスタＴｈ、ｎｐｎトランジスタＴｒ１、抵抗Ｒ４、Ｒ５、コンデンサＣ５を備えている。
サイリスタＴｈのアノード端子はスイッチング制御回路６１０の制御端子ＴＣに接続され、カソード端子はｎｐｎトランジスタＴｒ１のコレクタ端子に接続されている。
ｎｐｎトランジスタＴｒ１のエミッタ端子はラインＬ３に接続され、ベース端子はラインＬ２に接続されるとともに、抵抗Ｒ４を介してラインＬ３に接続されている。
抵抗Ｒ５とコンデンサＣ５とは並列接続され、一方の端子が、ラインＬ３に、他方の端子がサイリスタＴｈのゲート端子に接続されるとともに、フォトカップラ６６０ａの出力端子対ＯＵＴ１の一方の端子に接続されている。
【００５９】
サイリスタＴｈは、オフ状態ではオン状態に比べて抵抗の高いオフ状態にある。そして、アノード端子−カソード端子間の電圧が、しきい電圧を超えると、オフ状態からオン状態に移行し、オフ状態に比べて抵抗の低いオン状態に移行する。しきい電圧はゲート電圧により設定される。
なお、オン状態のサイリスタＴｈは、アノード端子−カソード端子間の電圧が拡散電位未満になると、オフ状態に移行する。
【００６０】
出力電圧Ｖｏｕｔが過電圧でない場合、すなわち予め定められた電圧の範囲にある場合には、スイッチング制御回路６１０は動作状態であって、制御端子ＴＣの制御電圧Ｖｃｃはスイッチング制御回路６１０が動作可能な値になっている。すなわち、サイリスタＴｈのアノード端子は制御端子ＴＣの制御電圧Ｖｃｃである。
また、フォトカップラ６６０ａのトランジスタはオフ状態であるので、出力端子対ＯＵＴ１は抵抗の高い状態である。よって、サイリスタＴｈのゲート端子は抵抗Ｒ５を介してラインＬ３の電圧（基準電圧０Ｖ）となっている。
このとき、ｎｐｎトランジスタＴｒ１は、ラインＬ２の交流電圧が印加される。よって、ベース端子−エミッタ端子間が順方向バイアスになる毎にオン状態になって、サイリスタＴｈのカソード端子をラインＬ３の電圧（基準電圧０Ｖ）にする。
よって、例え、サイリスタＴｈのアノード端子が制御電圧Ｖｃｃ、カソード端子が基準電圧０Ｖになっても、しきい電圧は制御電圧Ｖｃｃより大きいため、サイリスタＴｈはオン状態に移行できず、オフ状態を維持する。すなわち、出力電圧Ｖｏｕｔが過電圧でない場合には、過電圧保護回路６７０は動作しない。
【００６１】
これに対して、出力電圧Ｖｏｕｔが過電圧である場合、フォトカップラ６６０ａのトランジスタがオン状態となるので、出力端子対ＯＵＴ１は抵抗の低い状態となる。よって、サイリスタＴｈのゲート端子は、ラインＬ４の電圧（入力電圧Ｖｉｎ）になる。よって、サイリスタＴｈのゲート電圧は、ラインＬ４の電圧（入力電圧Ｖｉｎ）を抵抗Ｒ３と抵抗Ｒ５とで分圧した値となる。
よって、サイリスタＴｈは、しきい電圧が制御電圧Ｖｃｃより小さくなる。そして、サイリスタＴｈのアノード端子が制御電圧Ｖｃｃ、カソード端子が０Ｖになると、オフ状態からオン状態に移行する。すなわち、出力電圧Ｖｏｕｔが過電圧である場合、過電圧保護回路６７０が動作する。
【００６２】
このことにより、スイッチング制御回路６１０の制御端子ＴＣは、オン状態のサイリスタＴｈ及びオン状態のｎｐｎトランジスタＴｒ１を介してラインＬ３の電圧（基準電圧０Ｖ）に引き込まれ、その電圧（制御電圧Ｖｃｃ）は、もはやスイッチング制御回路６１０が動作を維持できる電圧より小さくなる。
よって、スイッチング制御回路６１０は、動作を停止する（動作できない状態になる）。
【００６３】
なお、過電圧保護回路６７０は、ｎｐｎトランジスタＴｒ１のベース端子にベース端子−エミッタ端子間を順バイアスに設定する電圧が印加されないと動作できない。
【００６４】
（停止回路６８０）
停止回路６８０は、ｎｐｎトランジスタＴｒ２及びコンデンサＣ６を備えている。コンデンサＣ６の容量は、コンデンサＣ１より大きいとする。
ｎｐｎトランジスタＴｒ２及びコンデンサＣ６は、ラインＬ３とラインＬ２との間に直列に設けられている。すなわち、ｎｐｎトランジスタＴｒ２のエミッタ端子がラインＬ３（基準電圧０Ｖ）に、コレクタ端子がコンデンサＣ６の一方の端子に接続されている。そして、コンデンサＣ６の他方の端子がラインＬ２に接続されている。そして、ベース端子が、主電源スイッチＰＳｗに接続され、主電源スイッチＰＳｗから通知信号ＣＰＯを受信する。
【００６５】
停止回路６８０は、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯを受信する。
通知信号ＣＰＯは、ｎｐｎトランジスタＴｒ２をオンにする信号である。これにより、ｎｐｎトランジスタＴｒ２がオンになり、ラインＬ１とラインＬ２との間に、コンデンサＣ１より容量が大きいコンデンサＣ６が接続された状態になる。
このコンデンサＣ６に保持された電荷によって、主電源スイッチＰＳｗがオフになった後においても、予め定められた期間において、過電圧保護回路６７０のｎｐｎトランジスタＴｒ１のベース端子−エミッタ端子間を順バイアスに設定する電圧を維持する。これにより、主電源スイッチＰＳｗがオフになった後においても、過電圧保護回路６７０は動作状態を維持する。
【００６６】
なお、主電源スイッチＰＳｗがオンからオフに移行するタイミングは、主電源スイッチＰＳｗがオンからオフに移行する時刻であってもよく、主電源スイッチＰＳｗがオンからオフに移行する直前又は主電源スイッチＰＳｗがオンからオフに移行した直後であってもよい。ここでは、これらのいずれタイミングであっても、主電源スイッチＰＳｗから送信する信号を主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯと表記する。
【００６７】
＜第１の電源６０の動作＞
図４は、第１の電源６０の動作を示すタイミングチャートである。図４では、クロック信号ＣＬＫ、最大デューティサイクル信号ＭＤＣ、制御端子ＴＣの電圧である制御電圧Ｖｃｃ、誤差増幅器Ａｍｐからの誤差電圧信号ＶＥＡＯ、スイッチング素子ＦＥＴのドレイン電流ＩＤ、出力電圧Ｖｏｕｔ、出力電圧Ｖｏｕｔに伴って流れる出力電流Ｉｏｕｔを示している。
なお、誤差電圧信号ＶＥＡＯには、基準電圧設定回路６１６が誤差増幅器Ａｍｐの−端子に設定する下限電圧ＶＲ１、上限電圧ＶＲ２を破線にて示している。また、ＦＥＴ電流検出信号ＶＣＬは、スイッチング素子ＦＥＴのドレイン電流ＩＤに比例するため、図４では、ＩＤ（ＶＣＬ）と表記している。
【００６８】
そして、時刻がアルファベット順（ａ、ｂ、ｃ、…）に経過するとする。なお、時刻ａから時刻ｆまでの期間は、図２（ａ）に示した動作モードである。なお、時刻ａから時刻ｆまでの期間において、時刻ａから時刻ｅまでの期間は、第１の電源６０から負荷（ここでは制御部５０）に、負荷（制御部５０）が動作を実行できる電流が供給されている定常負荷時である。時刻ｅから時刻ｆまでの期間は、第１の電源６０から負荷（制御部５０）に流れる電流が低下していく負荷変動時である。
そして、時刻ｆから時刻ｊまでの期間は、図２（ｂ）に示した省エネルギーモード（待機モード）である。すなわち、時刻ｆから時刻ｊまでの期間は、第１の電源６０から負荷（制御部５０）への電流の供給が極めて少ない軽負荷時又は無負荷時である。
【００６９】
まず、図４には示していないが、主電源スイッチＰＳｗがオンになったときの第１の電源６０の動作について説明する。
スイッチング制御回路６１０が起動するまでの間、スイッチング制御回路６１０の起動回路６１５はそのスイッチＳＷをオン（閉じた状態）にし、内部回路電流供給回路６１４と電圧生成回路６５０の平滑コンデンサＣ４の一方の端子とを接続している。このとき、起動回路６１５は、３入力ＮＡＮＤ回路ＮＡＮＤの一つの入力端子に対して「Ｌ（０）」を送信する。これにより、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子は「Ｈ（１）」になる。３入力ＮＡＮＤ回路ＮＡＮＤの出力端子に接続された反転バッファ回路ＩＮＶは「Ｌ（０）」をスイッチング素子ＦＥＴのゲート端子に送信する。よって、スイッチング素子ＦＥＴはオフである。
【００７０】
主電源スイッチＰＳｗがオンになると、交流電源１００からの交流電圧（交流電流）が第１の電源６０の第１の整流回路６２０に供給される。すると、ダイオードブリッジＤＢと平滑コンデンサＣ２とにより、交流電源１００からの交流電流が整流及び平滑化されて、直流の入力電圧Ｖｉｎに変換される。変換された入力電圧Ｖｉｎはトランス６３０の第１の一次巻線Ｔ１１に印加される。このとき、入力電圧Ｖｉｎは、スイッチング制御回路６１０に含まれる内部回路電流供給回路６１４に供給される。すると、内部回路電流供給回路６１４は、制御端子ＴＣを介して平滑コンデンサＣ４の一方の端子に電荷を供給する。そして、平滑コンデンサＣ４の一方の端子の電圧が上昇して、制御端子ＴＣの制御電圧Ｖｃｃがスイッチング制御回路６１０の起動電圧に達すると、スイッチング制御回路６１０が動作を開始する。
すると、起動回路６１５は、スイッチＳＷをオフにして、内部回路電流供給回路６１４からの平滑コンデンサＣ４への電荷の供給を停止するとともに、内部回路電流供給回路６１４の動作を停止する。なお、起動回路６１５は、そのスイッチＳＷをオフ（開いた状態）にすると、３入力ＮＡＮＤ回路ＮＡＮＤに対して「Ｈ（１）」を送信する。
【００７１】
図４における時刻ａからの第１の電源６０の動作について、図３を参照して説明する。
なお、時刻ａから時刻ｆまでの動作モードにおいては、比較器Ｃｍｐ１の−端子は、基準電圧設定回路６１６により、下限電圧ＶＲ１に設定されている。
そして、フリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒが「Ｌ（０）」であるとする。
【００７２】
第１の電源６０において、負荷である制御部５０に印加される出力電圧Ｖｏｕｔと電圧生成回路６５０の出力する制御電圧Ｖｃｃとの比は、トランス６３０の第２の一次巻線Ｔ１２と二次巻線Ｔ２との巻線比となっている。すなわち、制御電圧Ｖｃｃは出力電圧Ｖｏｕｔに比例する。
【００７３】
誤差増幅器Ａｍｐの−端子は、制御電圧Ｖｃｃが抵抗Ｒ６１と抵抗Ｒ６２とで分圧された電圧を受信する。誤差増幅器Ａｍｐは、この電圧と基準電圧Ｖｒｅｆとの差を増幅した誤差電圧信号ＶＥＡＯを比較器Ｃｍｐ１の＋端子に送信する。
比較器Ｃｍｐ１は、＋端子の誤差電圧信号ＶＥＡＯと−端子の下限電圧ＶＲ１とを比較する。ここでは、誤差電圧信号ＶＥＡＯが下限電圧ＶＲ１より大きいとし、「Ｈ（１）」を出力端子から送信する。
２入力ＡＮＤ回路ＡＮＤの一方の入力端子は、比較器Ｃｍｐ１から「Ｈ（１）」を受信する。他方の入力端子は、発振器６１１からクロック信号ＣＬＫを受信する。よって、２入力ＡＮＤ回路ＡＮＤの出力端子は、時刻ａにおけるクロック信号ＣＬＫが「Ｈ（１）」のときに「Ｈ（１）」となる。なお、クロック信号ＣＬＫは、時刻ａの後、直ちに「Ｈ（１）」から「Ｌ（０）」になる。クロック信号ＣＬＫが「Ｌ（０）」になると、２入力ＡＮＤ回路ＡＮＤの出力端子も「Ｌ（０）」になる。
【００７４】
フリップフロップ回路ＲＳ−ＦＦのセット端子Ｓは、２入力ＡＮＤ回路ＡＮＤの出力端子に接続されている。よって、セット端子Ｓは、時刻ａのクロック信号ＣＬＫが「Ｈ（１）」のときに「Ｈ（１）」、時刻ａの後、クロック信号ＣＬＫが直ちに「Ｌ（０）」になると「Ｌ（０）」となる。
フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑは、リセット端子Ｒが「Ｌ（０）」であるので、セット端子Ｓが「Ｈ（１）」のときに「Ｈ（１）」になり、セット端子Ｓが「Ｌ（０）」になっても「Ｈ（１）」を維持する。すなわち、フリップフロップ回路ＲＳ−ＦＦは、セット端子Ｓが一度「Ｈ（１）」になると、出力端子Ｑが「Ｈ（１）」を維持する。
【００７５】
３入力ＮＡＮＤ回路ＮＡＮＤの一つの入力端子は、フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑから「Ｈ（１）」を受信する。３入力端子の他の一つの入力端子は、最大デューティサイクル信号ＭＤＣを受信する。そして、３入力端子のさらに他の一つの入力端子は、起動回路６１５から「Ｈ（１）」を受信する。
時刻ａにおいては、最大デューティサイクル信号ＭＤＣは「Ｈ（１）」である。よって、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子は「Ｌ（０）」になる。
【００７６】
反転バッファ回路ＩＮＶは、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子に接続されている。よって、反転バッファ回路ＩＮＶの出力端子は、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子と逆となって、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子が「Ｌ（０）」、すなわち最大デューティサイクル信号ＭＤＣが「Ｈ（１）」のときに「Ｈ（１）」となる。
すると、スイッチング素子ＦＥＴは、反転バッファ回路ＩＮＶの出力端子が「Ｈ（１）」であるのでオンになって、ドレイン電流ＩＤが流れ始める。
【００７７】
時刻ｂにおいて、誤差増幅器Ａｍｐからの誤差電圧信号ＶＥＡＯとドレイン電流検出回路６１２からのＦＥＴ電流検出信号ＶＣＬとが等しくなって、比較器Ｃｍｐ２の出力端子が「Ｌ（０）」から「Ｈ（１）」に移行するとする。
すると、比較器Ｃｍｐ２の出力端子に接続されたフリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒが、「Ｌ（０）」から「Ｈ（１）」に移行する。このとき、クロック信号ＣＬＫは、時刻ａと時刻ｂとの間において「Ｈ（１）」から「Ｌ（０）」に移行しているので、セット端子Ｓも「Ｈ（１）」から「Ｌ（０）」に移行している。よって、時刻ｂにおいて、リセット端子Ｒが「Ｌ（０）」から「Ｈ（１）」に移行すると、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子が「Ｈ（１）」になる。
【００７８】
これにより、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子は、反転バッファ回路ＩＮＶの入力端子に接続されているので、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子が「Ｈ（１）」になると、スイッチング素子ＦＥＴのゲート端子に接続された反転バッファ回路ＩＮＶの出力端子が「Ｌ（０）」になり、スイッチング素子ＦＥＴがオフになる。これにより、ＦＥＴ電流検出信号ＶＣＬが誤差電圧信号ＶＥＡＯより小さくなり、比較器Ｃｍｐ２の出力端子（リセット端子Ｒ）が「Ｈ（１）」から「Ｌ（０）」になる。
【００７９】
図４の時刻ａから時刻ｄの期間では、最大デューティサイクル信号ＭＤＣが「Ｈ（１）」であっても、誤差電圧信号ＶＥＡＯがＦＥＴ電流検出信号ＶＣＬと等しくなると、スイッチング素子ＦＥＴがオフになって、ドレイン電流ＩＤが流れなくなる（０になる）。
【００８０】
時刻ｄから時刻ｅの期間においては、時刻ａから時刻ｄまでの期間が繰り返されている。
すなわち、スイッチング素子ＦＥＴがオンオフを繰り返すことにより、トランス６３０の第１の一次巻線Ｔ１１に電流が流れ、二次巻線Ｔ２に電圧が誘起される。また、電圧生成回路６５０の第２の一次巻線Ｔ１２にも電圧が誘起される。そして、制御電圧Ｖｃｃが生成され、スイッチング制御回路６１０が駆動される。
【００８１】
このように、スイッチング素子ＦＥＴがオンである期間は、誤差電圧信号ＶＥＡＯ及びＦＥＴ電流検出信号ＶＣＬによって制御される。すなわち、スイッチング素子ＦＥＴは、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御により駆動される。
【００８２】
時刻ｅにおいて、出力電流Ｉｏｕｔが減少する負荷変動が生じるとする（負荷変動時）。すると、出力電圧Ｖｏｕｔが上昇する。前述したように、制御端子ＴＣの制御電圧Ｖｃｃは出力電圧Ｖｏｕｔに比例するので、制御端子ＴＣの制御電圧Ｖｃｃが上昇する。これにより、誤差増幅器Ａｍｐからの誤差電圧信号ＶＥＡＯが低下する。このとき、ドレイン電流検出回路６１２からのＦＥＴ電流検出信号ＶＣＬも低下する。
誤差電圧信号ＶＥＡＯが低下した状態で、誤差電圧信号ＶＥＡＯとＦＥＴ電流検出信号ＶＣＬとが等しくなると、比較器Ｃｍｐ２の出力端子が「Ｌ（０）」から「Ｈ（１）」に移行し、フリップフロップ回路ＲＳ−ＦＦのリセット端子Ｒに「Ｈ（１）」が送信される。すると、時刻ｂと同様に、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子が、定常負荷時（時刻ａから時刻ｄまでの時刻ｂ）よりもさらに早いタイミングで「Ｈ（１）」になって、スイッチング素子ＦＥＴがオフになる。これにより、スイッチング素子ＦＥＴはオンの期間が短くなって、スイッチング素子ＦＥＴを流れるドレイン電流ＩＤが減少する。
このように、負荷である制御部５０に流れる出力電流Ｉｏｕｔに応じて、スイッチング素子ＦＥＴを流れるドレイン電流ＩＤの大きさを制御することにより、第１の電源６０が消費する電力が低減される。
以上説明したよう、第１の実施の形態におけるスイッチング素子ＦＥＴは、オンの期間（パルス幅）が出力電流Ｉｏｕｔにより変更される、いわゆる電流モードのＰＷＭ制御である。
【００８３】
時刻ｆにおいて、出力電流Ｉｏｕｔがさらに減少することにより、誤差電圧信号ＶＥＡＯが基準電圧設定回路６１６の下限電圧ＶＲ１より小さくなる。これにより、比較器Ｃｍｐ１の出力端子（２入力ＡＮＤ回路ＡＮＤの一つの入力端子）は、「Ｈ（１）」から「Ｌ（０）」に移行する。すると、２入力ＡＮＤ回路ＡＮＤの出力端子も、「Ｈ（１）」から「Ｌ（０）」に移行する。２入力ＡＮＤ回路ＡＮＤの出力端子はフリップフロップ回路ＲＳ−ＦＦのセット端子Ｓに接続されているため、フリップフロップ回路ＲＳ−ＦＦのセット端子Ｓが「Ｌ（０）」になる。
【００８４】
すると、フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑ（３入力ＮＡＮＤ回路ＮＡＮＤの一つの入力端子）は、リセット端子Ｒが「Ｌ（０）」から「Ｈ（１）」に移行したタイミングにおいて、「Ｌ（０）」になる。これにより、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子が「Ｈ（１）」になって、反転バッファ回路ＩＮＶの出力端子（スイッチング素子ＦＥＴのゲート端子）が「Ｌ（０）」となる。よって、スイッチング素子ＦＥＴがオフになって、スイッチング動作が停止する。これにより、ドレイン電流ＩＤが０になり、ＦＥＴ電流検出信号ＶＣＬが誤差電圧信号ＶＥＡＯより小さくなり、比較器Ｃｍｐ２の出力端子が「Ｈ（１）」から「Ｌ（０）」になる。
これを受けて、基準電圧設定回路６１６が、比較器Ｃｍｐ１の−端子を下限電圧ＶＲ１から上限電圧ＶＲ２に変更する。
これ以降、セット端子Ｓが「Ｌ（０）」から「Ｈ（１）」に移行しない限り、すなわち、比較器Ｃｍｐ１の出力端子（２入力ＡＮＤ回路ＡＮＤの一つの入力端子）が「Ｌ（０）」から「Ｈ（１）」に移行しない限り、フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑは「Ｌ（０）」を維持する（時刻ｆから時刻ｇまでの期間）。
【００８５】
このように、出力電流Ｉｏｕｔが小さい軽負荷（軽負荷時）又は無負荷（無負荷時）になると、スイッチング素子ＦＥＴのスイッチング動作が行われない。
すると、負荷である制御部５０への電力の供給は、平滑コンデンサＣ３から行われる。このため、図４の時刻ｆから時刻ｇまでの期間に示すように、出力電圧Ｖｏｕｔが徐々に低下する。また、制御端子ＴＣ（制御電圧Ｖｃｃ）への電圧の供給も、平滑コンデンサＣ４からになる。よって、制御電圧Ｖｃｃが徐々に低下することにより、誤差増幅器Ａｍｐの出力端子の誤差電圧信号ＶＥＡＯが徐々に上昇する。しかし、比較器Ｃｍｐ１の−端子は、基準電圧設定回路６１６により下限電圧ＶＲ１よりも高い上限電圧ＶＲ２に設定されている。
このため、比較器Ｃｍｐ１の出力端子は、例え誤差電圧信号ＶＥＡＯが下限電圧ＶＲ１を超えても「Ｌ（０）」を維持して、「Ｈ（１）」にならない。
【００８６】
そして、時刻ｇにおいて、誤差増幅器Ａｍｐからの誤差電圧信号ＶＥＡＯが上限電圧ＶＲ２を越えると、比較器Ｃｍｐ１の出力端子（２入力ＡＮＤ回路ＡＮＤの一つの入力端子）が「Ｈ（１）」になる。すると、クロック信号ＣＬＫが「Ｈ（１）」のときに、２入力ＡＮＤ回路ＡＮＤの出力端子（フリップフロップ回路ＲＳ−ＦＦのセット端子Ｓ）が「Ｈ（１）」になって、フリップフロップ回路ＲＳ−ＦＦの出力端子Ｑが「Ｈ（１）」になる。そして、３入力ＮＡＮＤ回路ＮＡＮＤの出力端子（反転バッファ回路ＩＮＶの入力端子）は、最大デューティサイクル信号ＭＤＣが「Ｈ（１）」の期間に「Ｌ（０）」になって、反転バッファ回路ＩＮＶの出力端子（スイッチング素子ＦＥＴのゲート端子）が「Ｈ（１）」になる。これにより、スイッチング素子ＦＥＴがオンになり、スイッチング動作が再開する。
これを受けて、基準電圧設定回路６１６は、比較器Ｃｍｐ１の−端子を上限電圧ＶＲ２から下限電圧ＶＲ１に変更する。
これにより、再び出力電圧Ｖｏｕｔが上昇し、併せて制御電圧Ｖｃｃも上昇する。
【００８７】
次に、時刻ｈにおいて、誤差電圧信号ＶＥＡＯが下限電圧ＶＲ１より小さくなると、時刻ｆと同様に、スイッチング素子ＦＥＴがオフになって、スイッチング素子ＦＥＴのスイッチング動作が停止する。これを受けて、基準電圧設定回路６１６は、比較器Ｃｍｐ１の−端子を下限電圧ＶＲ１から上限電圧ＶＲ２に変更する。
そして、時刻ｉにおいて、誤差電圧信号ＶＥＡＯが上限電圧ＶＲ２より大きくなると、時刻ｇと同様に、スイッチング素子ＦＥＴがオンになって、スイッチング素子ＦＥＴのスイッチング動作が再開する。これを受けて、基準電圧設定回路６１６は、比較器Ｃｍｐ１の−端子を上限電圧ＶＲ２から下限電圧ＶＲ１に変更する。
【００８８】
図４では、スイッチング素子ＦＥＴのドレイン電流ＩＤがオフになる時刻ｂは、最大デューティサイクル信号ＭＤＣがから「Ｈ（１）」から「Ｌ（０）」に移行するタイミング（時刻ｃ）の前とした。しかし、時刻ｃより前に、誤差電圧信号ＶＥＡＯがＦＥＴ電流検出信号ＶＣＬより大きくならない場合には、スイッチング素子ＦＥＴのドレイン電流ＩＤは、時刻ｃにおいてオフになる。すなわち、最大デューティサイクル信号ＭＤＣが「Ｈ（１）」である期間は、スイッチング素子ＦＥＴのスイッチング動作における一サイクルにおいて、スイッチング素子ＦＥＴがオン状態にある最も長い期間である。
【００８９】
以上説明したように、比較器Ｃｍｐ１は、基準電圧設定回路６１６が設定する下限電圧ＶＲ１と誤差電圧信号ＶＥＡＯとを比較して、誤差電圧信号ＶＥＡＯが下限電圧ＶＲ１より小さくなった場合に、軽負荷又は無負荷であると判断する。これにより、スイッチング素子ＦＥＴがオフになって、スイッチング動作が停止する。
そして、比較器Ｃｍｐ１は、基準電圧設定回路６１６が設定する上限電圧ＶＲ２と誤差電圧信号ＶＥＡＯとを比較して、誤差電圧信号ＶＥＡＯが上限電圧ＶＲ２より大きくなった場合に、スイッチング素子ＦＥＴのスイッチング動作が再開する。すなわち、軽負荷時、無負荷時においては、スイッチング素子ＦＥＴのスイッチング動作は、停止と再開とを繰り返す間欠発振状態となっている。これにより、第１の電源６０は、消費電力がさらに低減する。
【００９０】
次に、第１の実施の形態における停止回路６８０の動作を説明する。
主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗは、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯ、すなわち停止回路６８０のｎｐｎトランジスタＴｒ２をオンにする信号を停止回路６８０に送信する。
【００９１】
主電源スイッチＰＳｗがオンである場合においては、通知信号ＣＰＯは、停止回路６８０のｎｐｎトランジスタＴｒ２のエミッタ端子の電圧（ラインＬ３の基準電圧０Ｖ）である。これにより、ｎｐｎトランジスタＴｒ２をオフ状態に維持する。
主電源スイッチＰＳｗがオフになった場合においては、通知信号ＣＰＯは、ｎｐｎトランジスタＴｒ２のベース端子−エミッタ端子間を順バイアス、すなわちｎｐｎトランジスタＴｒ２をオン状態にする電圧（例えば５Ｖ）になる。これにより、ｎｐｎトランジスタＴｒ２がオン状態になり、ラインＬ２とラインＬ３との間にコンデンサＣ６が挿入される。このコンデンサＣ６の容量は、コンデンサＣ１の容量より大きく設定されている。よって、主電源スイッチＰＳｗがオフに移行した後であっても、コンデンサＣ６に蓄えられた電荷によって、過電圧保護回路６７０が動作状態に維持される。
【００９２】
以上説明したように、主電源スイッチＰＳｗがオンの場合には、ｎｐｎトランジスタＴｒ２はオフ状態に維持されるので、停止回路６８０は、第１の電源６０の動作に影響を与えない。
主電源スイッチＰＳｗがオフになった後において、スイッチング制御回路６１０の動作が不安定になって出力電圧Ｖｏｕｔが過電圧になると、過電圧保護回路６７０が働くことにより、過電圧保護回路６７０により制限される電圧を超えて出力電圧Ｖｏｕｔが過大になることが抑制される。
【００９３】
図５は、第１の実施の形態と異なる第１の電源６０の回路構成の一例を示す図である。図５に示す第１の電源６０は、図３に示した第１の実施の形態の第１の電源６０と異なって、停止回路６８０の代わりに、阻止回路７００を備えている。そして、トランス６３０が第１の一次巻線Ｔ１１、第２の一次巻線Ｔ１２に加えて、第３の一次巻線Ｔ１３を備えている。
以下では、図３に示した第１の実施の形態の第１の電源６０と同様な部分の説明を省略し、異なる部分を説明する。
【００９４】
（阻止回路７００）
阻止回路７００は、ｎｐｎトランジスタＴｒ１１、抵抗Ｒ１１、Ｒ１２、Ｒ１３、コンデンサＣ１１を備えている。そして、阻止回路７００は、トランス６３０の第３の一次巻線Ｔ１３に接続されている。
トランス６３０の第３の一次巻線Ｔ１３の一方の端子は、直列に接続された抵抗Ｒ１１と抵抗Ｒ１２を介して、ｎｐｎトランジスタＴｒ１１のベース端子に接続されている。第３の一次巻線Ｔ１３の他方の端子は、スイッチング制御回路６１０のソース端子ＴＳに接続されている。
抵抗Ｒ１１と抵抗Ｒ１２との接続点は、コンデンサＣ１１の一方の端子に接続されている。コンデンサＣ１１の他方の端子は、ソース端子ＴＳに接続されている。
また、抵抗Ｒ１１と抵抗Ｒ１２との接続点は、フォトカップラ６６０ａ、６６０ｂの出力端子対ＯＵＴ１、ＯＵＴ２のそれぞれの他方の端子に接続されている。
【００９５】
ｎｐｎトランジスタＴｒ１１のエミッタ端子はソース端子ＴＳに接続され、コレクタ端子はスイッチング制御回路６１０の制御端子ＴＣに接続されている。
また、ｎｐｎトランジスタＴｒ１１のベース端子は、ラインＬ４に接続されるとともに、抵抗Ｒ１３を介してエミッタ端子に接続されている。
【００９６】
図３と図５とを比較すると、図５の抵抗Ｒ１２が図３の抵抗Ｒ３に対応する。よって、過電圧保護回路６７０は、図３で説明したと同様に動作する。
【００９７】
次に、阻止回路７００の動作を説明する。
始めに、主電源スイッチＰＳｗがオンである場合を説明する。主電源スイッチＰＳｗがオンであると、交流電源１００から交流電圧（交流電流）が供給され、第１の整流回路６２０は直流の入力電圧Ｖｉｎを生成する。そして、スイッチング制御回路６１０におけるスイッチング素子ＦＥＴがオンオフを繰り返すことにより、トランス６３０の第１の一次巻線Ｔ１１に電流が流れて、二次巻線Ｔ２に電圧が誘起される。
ここで、図５に示すように、第３の一次巻線Ｔ１３は、巻線の方向が、二次巻線Ｔ２と逆になっている。よって、二次巻線Ｔ２に電流が流れると、第３の一次巻線には、二次巻線Ｔ２に流れる電流により、二次巻線Ｔ２に流れる電流に比例した起電圧Ｖｈが誘起される。
【００９８】
起電圧Ｖｈが直列に接続された抵抗Ｒ１１、Ｒ１２と抵抗Ｒ１３とで分圧され、抵抗Ｒ１３に現れる電圧は、ｎｐｎトランジスタＴｒ１１のベース端子−エミッタ端子間を逆バイアスに設定する電圧となる。よって、主電源スイッチＰＳｗがオンである場合、ｎｐｎトランジスタＴｒ１１はオフ状態を維持し、阻止回路７００はスイッチング制御回路６１０の動作に影響を与えない。
【００９９】
次に、主電源スイッチＰＳｗがオンからオフに移行する場合を説明する。主電源スイッチＰＳｗがオンからオフに移行すると、交流電源１００からの交流電流の供給が停止されるが、平滑コンデンサＣ２及び平滑コンデンサＣ４に蓄えられた電荷により、スイッチング制御回路６１０は動作を継続する。しかし、入力電圧Ｖｉｎは徐々に低下する。
入力電圧Ｖｉｎが低下するにともない、第３の一次巻線Ｔ１３の起電圧Ｖｈは、磁束密度の低下を抑制するため、主電源スイッチＰＳｗがオンであった場合とは逆方向の電圧となる。すなわち、起電圧Ｖｈの極性が反転する。そして、起電圧Ｖｈが抵抗Ｒ１１、Ｒ１２と抵抗Ｒ１３とで分圧され、抵抗Ｒ１３に現れる電圧が、ｎｐｎトランジスタＴｒ１１のベース端子−エミッタ端子間を順バイアスに設定する。
これにより、ｎｐｎトランジスタＴｒ１１がオフ状態からオン状態に移行し、スイッチング制御回路６１０の制御端子ＴＣとソース端子ＴＳとの間を、ｎｐｎトランジスタＴｒ１１を介して短絡する。
これにより、制御端子ＴＣの制御電圧Ｖｃｃが、スイッチング制御回路６１０の動作を維持できない電圧になって、スイッチング制御回路６１０の動作が停止する。
【０１００】
以上説明したように、阻止回路７００は、主電源スイッチＰＳｗのオンからオフへの移行を入力電圧Ｖｉｎの低下によって検知し、スイッチング制御回路６１０の動作を停止させる。これにより、主電源スイッチＰＳｗがオンからオフに移行した後において、スイッチング制御回路６１０が動作を継続して、出力電圧Ｖｏｕｔを出力し続けることを抑制する。
【０１０１】
しかし、図２（ｂ）で示した省エネルギーモード（待機モード）では、第１の電源６０は、図４で示したようにスイッチング素子ＦＥＴが間欠発振状態となって、出力電流Ｉｏｕｔが小さくなっている。
出力電流Ｉｏｕｔが小さいと、主電源スイッチＰＳｗをオンからオフに移行したときに第３の一次巻線Ｔ１３に発生する起電圧Ｖｈの大きさも小さい。第３の一次巻線Ｔ１３に発生する起電圧Ｖｈが小さいと、阻止回路７００のｎｐｎトランジスタＴｒ１１はオン状態に移行しえない。
すると、スイッチング制御回路６１０の動作が停止しない。または、スイッチング制御回路６１０の動作が不安定になる。このため、出力電圧Ｖｏｕｔが予め定められた値を超えた過大な電圧（過電圧）になる場合が生じることがありうる。そして、出力電圧Ｖｏｕｔが負荷である制御部５０を構成する半導体集積回路（ＩＣ）の耐圧以上となると、制御部５０を構成する半導体集積回路（ＩＣ）が破壊される。
【０１０２】
そこで、第１の実施の形態では、スイッチング制御回路６１０の動作が停止せず不安定になることを抑制する停止回路６８０を設けている。
前述したように、第１の実施の形態では、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、停止回路６８０は、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯ、すなわち停止回路６８０のｎｐｎトランジスタＴｒ２をオンにする信号を受信する。これにより、容量がコンデンサＣ１より大きいコンデンサＣ６をラインＬ２とラインＬ３との間に挿入する。このことで、主電源スイッチＰＳｗがオンからオフになった後の予め定められた期間において、過電圧保護回路６７０の動作を維持する。よって、例え、主電源スイッチＰＳｗがオンからオフになった後にスイッチング制御回路６１０の動作が不安定になって、出力電圧Ｖｏｕｔが過電圧になっても、過電圧保護回路６７０が働くことにより、過電圧保護回路６７０によって制限される電圧を超えて出力電圧Ｖｏｕｔが過大になることが抑制される。このようにして、耐圧を超える過電圧により、負荷である制御部５０を構成する半導体集積回路（ＩＣ）が破壊されることが抑制される。
【０１０３】
なお、主電源スイッチＰＳｗがオンからオフになった後の予め定められた期間において、過電圧保護回路６７０の動作を維持するには、コンデンサＣ１の容量を大きくしてもよい。しかし、コンデンサＣ１を大きくすると、交流電源１００側から見た負荷が大きくなって、第１の電源６０の消費電力が増加する。よって、コンデンサＣ１の容量は小さいほうが好ましく、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、コンデンサＣ６が挿入されることが好ましい。
【０１０４】
なお、コンデンサＣ６が挿入されて、過電圧保護回路６７０を動作状態に維持する期間は、出力電圧Ｖｏｕｔに過電圧が発生する可能性のある期間でよい。これにより、コンデンサＣ６の容量、ｎｐｎトランジスタＴｒ２がオン状態に維持される期間を設定すればよい。よって、通知信号ＣＰＯにおけるｎｐｎトランジスタＴｒ２をオン状態にする電圧は、主電源スイッチＰＳｗにコンデンサなどを設け、そのコンデンサなどに蓄積された電荷を放電させることで発生させてもよい。
【０１０５】
そして、図３で示したように、停止回路６８０は、コンデンサＣ６とｎｐｎトランジスタＴｒ２との少ない回路素子で構成できる。
なお、図３に示した本実施の形態における第１の電源６０が、図５に示した阻止回路７００を備えていてもよい。
【０１０６】
［第２の実施の形態］
第１の実施の形態では、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯ、すなわちｎｐｎトランジスタＴｒ２をオンにする信号を送信した。そして、停止回路６８０は、その通知信号ＣＰＯを受信して、容量の大きなコンデンサＣ６をラインＬ２とラインＬ３との間に挿入することで、主電源スイッチＰＳｗがオンからオフになった後の予め定められた期間において、過電圧保護回路６７０を動作が可能な状態に維持した。
第２の実施の形態では、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、入力電圧Ｖｉｎを維持する平滑コンデンサＣ２の電荷を放電させる経路（放電路）を設ける。
【０１０７】
図６は、第２の実施の形態における第１の電源６０の回路構成の一例を示す図である。第２の実施の形態では、第１の実施の形態における図３の停止回路６８０の代わりに、別の停止回路６９０を設けている。ここで、停止回路６９０は停止手段の他の一例である。他の構成は、第１の実施の形態と同様である。よって、第１の実施の形態と同様な部分の説明を省略し、異なる部分を説明する。
図６では、図３と同様に、図１に示した漏電遮断器ＧＦＩ、ノイズフィルタＮＦの表記を省略している。
【０１０８】
第１の整流回路６２０における平滑コンデンサＣ２は、ダイオードブリッジＤＢにより直流になった入力電圧Ｖｉｎの変動を抑制する（平滑化する）。このとき、平滑コンデンサＣ２の容量は大きいことが好ましい。よって、主電源スイッチＰＳｗがオンからオフに移行した後において、平滑コンデンサＣ２に蓄積された電荷の放電に時間がかかる。
すると、主電源スイッチＰＳｗがオンからオフに移行した後においても、入力電圧Ｖｉｎが平滑コンデンサＣ２によって維持され、これによりスイッチング制御回路６１０の動作が継続する。このとき、スイッチング制御回路６１０が不安定になると、出力電圧Ｖｏｕｔに過電圧が発生することがありうる。
そこで、第２の実施の形態では、停止回路６９０を設け、平滑コンデンサＣ２に蓄積された電荷を速やかに放電させ、スイッチング制御回路６１０の動作を停止するようにしている。
【０１０９】
（停止回路６９０）
第２の実施の形態の第１の電源６０における停止回路６９０は、ｎｐｎトランジスタＴｒ３と抵抗Ｒ６を備えている。
ｎｐｎトランジスタＴｒ３と抵抗Ｒ６とは直列に接続され、ラインＬ３とラインＬ４との間に設けられている。ｎｐｎトランジスタＴｒ３のエミッタ端子はラインＬ３に接続され、コレクタ端子は抵抗Ｒ６の一方の端子に接続されている。ベース端子は、主電源スイッチＰＳｗに接続され、主電源スイッチＰＳｗからの通知信号ＣＰＯを受信する。抵抗Ｒ６の他方の端子はラインＬ４に接続されている。
図６に示すように、停止回路６９０は、ラインＬ３とラインＬ４との間に設けられた平滑コンデンサＣ２と並列に設けられ、放電路を形成している。
【０１１０】
次に、第２の実施の形態における停止回路６９０の動作を説明する。
主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗは、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯ、すなわち停止回路６９０のｎｐｎトランジスタＴｒ３をオンにする信号を停止回路６９０に送信する。
通知信号ＣＰＯは、主電源スイッチＰＳｗがオンの場合には、停止回路６９０のｎｐｎトランジスタＴｒ３のエミッタ端子（ラインＬ３）の電圧（基準電圧０Ｖ）であって、主電源スイッチＰＳｗがオンからオフに移行するタイミングで、停止回路６９０のｎｐｎトランジスタＴｒ３のベース端子−エミッタ端子間を順バイアス、すなわちｎｐｎトランジスタＴｒ３をオンにする電圧（例えば５Ｖ）となる。
よって、主電源スイッチＰＳｗがオンのときは、ｎｐｎトランジスタＴｒ３はオフであって、停止回路６９０は、第１の電源６０の動作に影響を与えない。
【０１１１】
停止回路６９０は、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗがオフになることを通知する通知信号ＣＰＯ、すなわち停止回路６９０のｎｐｎトランジスタＴｒ３をオンにする信号（５Ｖ）を受信する。すると、停止回路６９０は、ｎｐｎトランジスタＴｒ３がオフからオンに移行する。
これにより、ラインＬ３とラインＬ４との間に抵抗Ｒ６が挿入され、平滑コンデンサＣ２に蓄積された電荷が抵抗Ｒ３を介して放電される。よって、平滑コンデンサＣ２の両端子間の電圧、すなわち入力電圧Ｖｉｎは、抵抗Ｒ３が挿入されない場合に比べて、小さい時定数で低下する。
【０１１２】
入力電圧Ｖｉｎが低下すると出力電圧Ｖｏｕｔが低下する。そして、電圧生成回路６５０が生成する制御電圧Ｖｃｃも低下する。すなわち、制御電圧Ｖｃｃは、抵抗Ｒ６が挿入されない場合に比べて短い期間で低下する。よって、スイッチング制御回路６１０は、抵抗Ｒ６が挿入されない場合に比べて、短い期間で停止する（動作できなくなる）。
すなわち、第２の実施の形態では、出力電圧Ｖｏｕｔに過電圧が発生する以前に、スイッチング制御回路６１０を停止させる。
このようにして、出力電圧Ｖｏｕｔが過電圧になって、負荷である制御部５０を構成する半導体集積回路（ＩＣ）が耐電圧を超える過電圧により破壊されることが抑制される。
なお、平滑コンデンサＣ２に蓄積された電荷の放電の速度は、抵抗Ｒ６の抵抗値によって設定することができる。
【０１１３】
なお、図６に示した第２の実施の形態における第１の電源６０が、図５で説明した阻止回路７００を備えていていもよい。
【０１１４】
以上説明したように、第２の実施の形態では、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、主電源スイッチＰＳｗが送信するｎｐｎトランジスタＴｒ３をオンにする通知信号ＣＰＯを受信して、停止回路６９０が抵抗Ｒ６をラインＬ３とラインＬ４との間に挿入することで、平滑コンデンサＣ２に蓄積された電荷（入力電圧Ｖｉｎ）を放電させた。これにより、出力電流Ｉｏｕｔが小さくても、スイッチング制御回路６１０の動作が不安定になって出力電圧Ｖｏｕｔが過大になる前に、スイッチング制御回路６１０を停止させうる。
【０１１５】
なお、平滑コンデンサＣ２の容量を小さくすれば、蓄積された電荷の放電に要する期間が短くなる。しかし、前述したように、平滑コンデンサＣ２の容量は、入力電圧Ｖｉｎの変動を抑制するために、大きいほうが好ましい。よって、主電源スイッチＰＳｗがオンからオフに移行するタイミングにおいて、抵抗Ｒ６を挿入して、平滑コンデンサＣ２に蓄積された電荷を放電させることが好ましい。
【０１１６】
第１の実施の形態の図３及び第２の実施の形態の図６で示した第１の電源６０を構成するそれぞれの回路は一例であって、他の回路であってもよく、さらに他の部品を含むように構成された回路であってもよい。
【符号の説明】
【０１１７】
１…画像形成装置、１０…画像読取部、２０…画像形成部、３０…ＵＩ、５０…制御部、６０…第１の電源、７０…第２の電源、１００…交流電源、６１０…スイッチング制御回路、６１１…発振器、６１２…ドレイン電流検出回路、６１３…スイッチング信号制御回路、６１４…内部回路電流供給回路、６１５…起動回路、６１６…基準電圧設定回路、６２０…第１の整流回路、６３０…トランス、６４０…第２の整流回路、６５０…電圧生成回路、６６０ａ、６６０ｂ…フォトカップラ、６７０…過電圧保護回路、６８０、６９０…停止回路、７００…阻止回路、Ａｍｐ…誤差増幅器、Ｃ１、Ｃ５、Ｃ６、Ｃ１１…コンデンサ、Ｃ２、Ｃ３、Ｃ４…平滑コンデンサ、ＣＬＫ…クロック信号、Ｃｍｐ１、Ｃｍｐ２…比較器、Ｄ１、Ｄ２…整流ダイオード、ＤＢ…ダイオードブリッジ、ＦＥＴ…スイッチング素子、ＭＤＣ…最大デューティサイクル信号、ＰＷｓ…主電源スイッチ、ＳＳｗ０、ＳＳｗ１、ＳＳｗ２、ＳＳｗ３…副電源スイッチ、ＳＷ…スイッチ、ＴＣ…制御端子、ＴＤ…ドレイン端子、Ｔｈ…サイリスタ、Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ１１…ｎｐｎトランジスタ、ＴＳ…ソース端子
【図１】
2014113015.tif 000003
【図２】
2014113015.tif 000004
【図３】
2014113015.tif 000005
【図４】
2014113015.tif 000006
【図５】
2014113015.tif 000007
【図６】
2014113015.tif 000008