(57)【要約】【課題】炭化珪素に形成されたｐ型不純物領域およびｎ型不純物領域の双方に対してオーミック接触可能な電極を有する炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置１は、炭化珪素基板１０と、コンタクト電極１６とを有する。炭化珪素基板１０は、ｎ型領域１４およびｎ型領域１４と接するｐ型領域１８を含む。コンタクト電極１６は、炭化珪素基板１０と接する。コンタクト電極１６は、ＴｉＳｉを含む第１の領域５と、Ａｌを含む第２の領域３とを有する。第１の領域５は、ｎ型領域１４と接するｎ接触領域５ａと、ｐ型領域１８と接するｐ接触領域５ｂとを有する。第２の領域３は、ｐ型領域１８およびｎ型領域１４と接し、かつｐ接触領域５ｂおよびｎ接触領域５ａを囲むように形成されている。【選択図】図１
2014003253.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型領域および前記ｎ型領域と接するｐ型領域を含む炭化珪素基板と、
前記炭化珪素基板と接するコンタクト電極とを備え、
前記コンタクト電極は、ＴｉＳｉを含む第１の領域と、Ａｌを含む第２の領域とを有し、
前記第１の領域は、前記ｎ型領域と接するｎ接触領域と、前記ｐ型領域と接するｐ接触領域とを有し、
前記第２の領域は、前記ｐ型領域および前記ｎ型領域と接し、かつ前記ｐ接触領域および前記ｎ接触領域を囲むように形成されている、炭化珪素半導体装置。
【請求項２】
前記コンタクト電極は、炭素の原子数がシリコンの原子数よりも多い領域を含む、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２の領域は、前記ｐ接触領域と前記ｎ接触領域とを覆うように形成されている、請求項１または２に記載の炭化珪素半導体装置。
【請求項４】
前記コンタクト電極における、Ｔｉの原子数をｘ、Ａｌの原子数をｙ、Ｓｉの原子数をｚとしたとき、ｘ、ｙおよびｚのうち任意の２つの原子数の比は１／３以上３以下である、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記ｐ接触領域および前記ｎ接触領域の各々の前記炭化珪素基板の主面と平行な方向における幅は５００ｎｍ以下である、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記コンタクト電極は、ＴｉＣを含む第３の領域をさらに有する、請求項１〜５のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置に関し、より特定的には、炭化珪素基板と接するコンタクト電極を有する炭化珪素半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は珪素に比べて大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。
【０００３】
炭化珪素に対してオーミック電極を形成する方法としては、たとえば、まず高濃度にドーピングされた不純物領域にＮｉやＡｌを含む金属材料が蒸着される。その後、当該金属材料を１０００℃程度の温度で急速熱処理することで反応層を形成することにより、反応層と炭化珪素との間でオーミック接触が実現される（非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】松波弘之、他３名、「半導体ＳｉＣ技術と応用（第２版）」、日刊工業新聞社、２０１１年９月３０日、ｐ．２９８−３０９
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｎｉは、炭化珪素に形成されたｎ型の不純物領域に対してはオーミック接触が可能であるが、炭化珪素に形成されたｐ型の不純物領域に対して高い接触抵抗を示す。一方、Ａｌは、炭化珪素に形成されたｐ型の不純物領域に対してはオーミック接触可能であるが、炭化珪素に形成されたｎ型の不純物領域に対して高い接触抵抗を示す。それゆえ、炭化珪素に形成されたｐ型不純物領域およびｎ型不純物領域の両方に対してオーミック接触を実現することは非常に困難であった。
【０００６】
そこで本発明の目的は、炭化珪素に形成されたｐ型不純物領域およびｎ型不純物領域の双方に対してオーミック接触可能な電極を有する炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る炭化珪素半導体装置は、炭化珪素基板と、コンタクト電極とを有する。炭化珪素基板は、ｎ型領域およびｎ型領域と接するｐ型領域を含む。コンタクト電極は、炭化珪素基板と接する。コンタクト電極は、ＴｉＳｉを含む第１の領域と、Ａｌを含む第２の領域とを有する。第１の領域は、ｎ型領域と接するｎ接触領域と、ｐ型領域と接するｐ接触領域とを有する。第２の領域は、ｐ型領域およびｎ型領域と接し、かつｐ接触領域およびｎ接触領域を囲むように形成されている。
【０００８】
ここでＴｉＳｉとは、Ｔｉ−Ｓｉ結合を有する化合物のことであり、ＴｉとＳｉとの組成比が１：１以外の場合も含む。
【０００９】
本発明に係る炭化珪素半導体装置によれば、ＴｉＳｉを含む第１の領域とｎ型領域とにおいてオーミック接触が可能であり、かつＡｌを含む第２の領域とｐ型領域とにおいてオーミック接触が可能である。結果として、ｎ型領域およびｐ型領域の双方に対してオーミック接触を実現することができる。
【００１０】
上記の炭化珪素半導体装置において好ましくは、コンタクト電極は、炭素の原子数がシリコンの原子数よりも多い領域を含む。
【００１１】
これにより、炭素の原子数がシリコンの原子数よりも多い領域を含まないコンタクト電極と比較して、低い接触抵抗を実現することができる。
【００１２】
上記の炭化珪素半導体装置において好ましくは、第２の領域は、ｐ接触領域とｎ接触領域とを覆うように形成されている。これにより、保護電極に対向する第２の領域の面積が大きくなるため、保護電極との密着性を向上することができる。
【００１３】
上記の炭化珪素半導体装置において好ましくは、コンタクト電極における、Ｔｉの原子数をｘ、Ａｌの原子数をｙ、Ｓｉの原子数をｚとしたとき、ｘ、ｙおよびｚのうち任意の２つの原子数の比は１／３以上３以下である。これにより、ｎ型領域およびｐ型領域の双方に対して良好なオーミック接触を実現することができる。
【００１４】
上記の炭化珪素半導体装置において好ましくは、ｐ接触領域およびｎ接触領域の各々の炭化珪素基板の主面と平行な方向における幅は５００ｎｍ以下である。これにより、ｎ型領域およびｐ型領域の双方に対して良好なオーミック接触を実現することができる。
【００１５】
上記の炭化珪素半導体装置において好ましくは、コンタクト電極は、ＴｉＣを含む第３の領域をさらに有する。ここでＴｉＣとは、Ｔｉ−Ｃ結合を有する化合物のことであり、ＴｉとＣとの組成比が１：１以外の場合も含む。これにより、ｎ型領域およびｐ型領域の双方に対して良好なオーミック接触を実現することができる。
【発明の効果】
【００１６】
以上の説明から明らかなように、本発明によれば、炭化珪素に形成されたｐ型不純物領域およびｎ型不純物領域の双方に対してオーミック接触可能な電極を有する炭化珪素半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る炭化珪素半導体装置の構成を示す概略断面図である。
【図２】図１における領域Ｒの拡大断面図である。
【図３】図１における領域Ｒの拡大平面図である。
【図４】図１における領域Ｒの拡大断面図である。
【図５】図１における領域Ｒの拡大断面図である。
【図６】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図７】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第１の工程を示す概略断面図である。
【図８】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第２の工程を示す概略断面図である。
【図９】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第３の工程を示す概略断面図である。
【図１０】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第４の工程を示す概略断面図である。
【図１１】本発明の一実施の形態に係る炭化珪素半導体装置の製造方法の第５の工程を示す概略断面図である。
【図１２】本発明の一実施の形態に係る炭化珪素半導体装置のコンタクト電極における原子濃度を示す図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の一実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１９】
まず本発明の一実施の形態における炭化珪素半導体装置としてのＭＯＳＦＥＴ１（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
【００２０】
図１を参照して、ＭＯＳＦＥＴ１は炭化珪素基板１０を有する。炭化珪素基板１０は、ｎ+基板１１と、ｎ-ＳｉＣ層１２と、ｐボディ１３と、ｎ+ソース領域１４と、ｐ+領域１８とを有する。
【００２１】
ｎ+基板１１は、炭化珪素（ＳｉＣ）からなる、導電型がｎ型の基板である。ｎ+基板１１は、高濃度のｎ型不純物（導電型がｎ型である不純物）、たとえばＮ（窒素）を含んでいる。
【００２２】
ｎ-ＳｉＣ層１２は、ＳｉＣからなる、導電型がｎ型の半導体層である。ｎ-ＳｉＣ層１２は、ｎ+基板１１の一方の主面１１Ａ上に、たとえば１０μｍ程度の厚みで形成されている。ｎ-ＳｉＣ層１２に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ+基板１１に含まれるｎ型不純物よりも低い濃度、たとえば５×１０15ｃｍ-3の濃度で含まれている。
【００２３】
一対のｐボディ１３はｐ型の導電型を有する。一対のｐボディ１３は、ｎ-ＳｉＣ層１２において、ｎ+基板１１側の主面である第１の主面１２Ａとは反対側の主面である第２の主面１２Ｂ（基板面）を含むように互いに分離して形成されている。ｐボディ１３に含まれるｐ型不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などであり、ｎ+基板１１に含まれるｎ型不純物よりも低い濃度、たとえば１×１０17ｃｍ-3の濃度で含まれている。
【００２４】
ｎ+ソース領域１４はｎ型の導電型を有するｎ型領域である。ｎ+ソース領域１４は、第２の主面１２Ｂを含み、かつｐボディ１３に取り囲まれるように、一対のｐボディ１３のそれぞれの内部に形成されている。ｎ+ソース領域１４は、ｎ型不純物、たとえばＰ（リン）などをｎ-ＳｉＣ層１２に含まれるｎ型不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
【００２５】
ｐ+領域１８はｐ型の導電型を有するｐ型領域である。ｐ+領域１８は、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ+ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ+ソース領域１４とは反対側に、第２の主面１２Ｂを含むように形成されている。ｐ+領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
【００２６】
またＭＯＳＦＥＴ１は、ゲート絶縁膜としてのゲート酸化膜１５（絶縁膜）と、ゲート電極１７と、一対のコンタクト電極１６（ソースコンタクト電極）と、保護電極１９と、ドレイン電極２０と、パシベーション膜２１とを備えている。
【００２７】
ゲート酸化膜１５は、第２の主面１２Ｂに接触し、一方のｎ+ソース領域１４の上部表面から他方のｎ+ソース領域１４の上部表面にまで延在するようにｎ-ＳｉＣ層１２の第２の主面１２Ｂ上に形成されている。ゲート酸化膜１５は、好ましくは酸化珪素膜および窒化珪素膜の少なくともいずれかを含み、たとえば二酸化珪素（ＳｉＯ2）からなっている。
【００２８】
ゲート電極１７は、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。また、ゲート電極１７は、ポリシリコン、Ａｌなどの導電体からなっている。
【００２９】
コンタクト電極１６は、一対のｎ+ソース領域１４上のそれぞれから、ゲート酸化膜１５から離れる向きにｐ+領域１８上にまで延在するとともに、第２の主面１２Ｂに接触して配置されている。コンタクト電極１６の構成の詳細については後述する。
【００３０】
保護電極１９は、コンタクト電極１６に接触して形成されており、Ａｌなどの導電体からなっている。そして、保護電極１９は、コンタクト電極１６を介してｎ+ソース領域１４と電気的に接続されている。この保護電極１９とコンタクト電極１６とは、ソース電極２２を構成する。
【００３１】
ドレイン電極２０は、ｎ+基板１１においてｎ-ＳｉＣ層１２が形成される側の主面である一方の主面１１Ａとは反対側の主面である他方の主面１１Ｂに接触して形成されている。このドレイン電極２０は、たとえば上記コンタクト電極１６と同様の構成を有していてもよいし、Ｎｉ（ニッケル）など、ｎ+基板１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はｎ+基板１１と電気的に接続されている。
【００３２】
パシベーション膜２１は、一方の保護電極１９上からゲート電極１７上を通り、他方の保護電極１９上にまで延在するように形成されている。このパシベーション膜２１は、たとえばＳｉＯ2からなっており、保護電極１９およびゲート電極１７を外部と電気的に絶縁するとともに、ＭＯＳＦＥＴ１を保護する機能を有している。
【００３３】
次に、図２〜図５を参照して、図１におけるＭＯＳＦＥＴ１の領域Ｒの構成の詳細について説明する。
【００３４】
図２を参照して、領域Ｒは、ｎ+ソース領域１４と、ｐ+領域１８と、コンタクト電極１６とを含んでいる領域である。ｐ+領域１８はｎ+ソース領域１４と接している。コンタクト電極１６は、ＴｉＳｉを含む第１の領域５と、Ａｌを含む第２の領域３を有する。第１の領域５は、主面１４Ａにおいてｎ+ソース領域１４と接するｎ接触領域５ａと、主面１８Ａにおいてｐ+領域１８と接するｐ接触領域５ｂとを有している。また、第２の領域３は、ｎ+ソース領域１４およびｐ+領域１８と接し、かつｐ接触領域５ｂおよびｎ接触領域５ａを囲むように形成されている。
【００３５】
なお、第２の領域３は、Ａｌ−Ｏ結合を有する化合物を含んでいても構わない。また、コンタクト電極１６は炭素を含んでいてもよく、第１の領域５および第２の領域３も炭素を含んでいても構わない。
【００３６】
図２に示すように、第２の領域３の厚みは第１の領域５の厚みよりも大きく、第２の領域３が第１の領域５を覆うように形成されていても構わない。ｐ接触領域５ｂは、たとえばｐ+領域１８の主面１８Ａ上に島状に配置されている。また、ｎ接触領域５ａは、たとえばｎ+ソース領域１４の主面１４Ａ上に島状に配置されている。ｐ接触領域５ｂおよびｎ接触領域５ａの各々の幅Ｗ（より詳細には、ｐ接触領域５ｂおよびｎ接触領域５ａの各々の炭化珪素基板１０の第２の主面１２Ｂと平行な方向における幅）は５００ｎｍ以下である。好ましくは、当該幅Ｗは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは、当該幅Ｗは３０ｎｍ以上６０ｎｍ以下である。なお、ｎ+ソース領域１４およびｐ+領域１８の幅は、たとえばそれぞれ３．２μｍ程度および１．８μｍ程度である。また、コンタクト電極１６の厚みＴは、たとえば１００ｎｍ程度である。なお、図２は、図３の線分ＩＩ−ＩＩにおける断面図である。
【００３７】
図３は、図２に示した領域Ｒを紙面の上側（矢印Ｘの方向）から見た平面図である。図３に示すように、複数のｎ接触領域５ａはｎ+ソース領域１４の主面１４Ａ上にまだらに配置されている。また、複数のｐ接触領域５ｂはｐ+領域１８の主面１８Ａ上にまだらに配置されている。ｎ+ソース領域１４はｐ+領域１８と境界２において接している。第１の領域５は、境界２においてｎ+ソース領域１４およびｐ+領域１８の双方に接する第１のｐｎ接触領域５ｃを有していても構わない。また、コンタクト電極１６は、ＴｉＣを含む第３の領域６を有していても構わない。ｐ接触領域５ｂ、ｎ接触領域５ａ、第１のｐｎ接触領域５ｃおよび第３の領域６は、平面視においてたとえば略円形を有している。
【００３８】
図４を参照して、第１の領域５の高さが第２の領域３の高さよりも大きくても構わない。この場合、第２の領域３の上部は第１の領域から突き出るように配置されている。なお、平面視において第２の領域３は、第１の領域５を囲むように形成されている。
【００３９】
図５を参照して、複数の第１の領域５の高さが異なっていても構わない。複数の第１の領域５のうち、一方の第１の領域５の高さは第２の領域３の高さよりも大きく、他方の第１の領域５の高さは第２の領域の高さよりも小さくても構わない。具体的には、複数のｐ接触領域５ｂは、第２の領域３よりも高いｐ接触領域５ｂおよび第２の領域３よりも低いｐ接触領域５ｂを有していても構わない。同様に、複数のｎ接触領域５ａは、第２の領域３よりも高いｎ接触領域５ａおよび第２の領域３よりも低いｎ接触領域５ａを有していても構わない。なお、平面視において第２の領域３は、第１の領域５を囲むように形成されている。
【００４０】
図１２を参照して、コンタクト電極１６における原子濃度の分布について説明する。図１２において左側が保護電極１９側（言い換えればコンタクト電極１６の表面１６Ａ側）であり、右側が炭化珪素基板１０側（言い換えればコンタクト電極の裏面１６Ｂ側）である。たとえばオージェ電子分光法などによってコンタクト電極１６を形成する原子の濃度を分析すると、コンタクト電極１６の表面１６Ａ側においてはＳｉ（シリコン）およびＣ（炭素）よりもＡｌ（アルミニウム）およびＯ（酸素）が多く存在する。しかしながら、コンタクト電極１６の裏面１６Ｂ側においては、ＳｉおよびＣがＡｌおよびＯよりも多く存在する。
【００４１】
好ましくは、コンタクト電極１６の裏面１６Ｂ側において、Ｃ（炭素）の原子数が、Ｓｉ（シリコン）の原子数よりも多い領域Ｓが存在する。Ｃ（炭素）の原子数が、Ｓｉ（シリコン）の原子数よりも多い領域Ｓが存在するコンタクト電極１６は、Ｃ（炭素）の原子数が、Ｓｉ（シリコン）の原子数よりも多い領域Ｓが存在しないコンタクト電極１６よりも低い接触抵抗を示す。
【００４２】
好ましくは、コンタクト電極１６における、Ｔｉ（チタン）の原子数をｘ、Ａｌ（アルミニウム）の原子数をｙ、Ｓｉ（シリコン）の原子数をｚとしたとき、ｘ、ｙおよびｚのうち任意の２つの原子数の比は１／３以上３以下である。つまり、原子の数が多い原子の数を原子の数が少ない原子の数で除した値は３以下であり、原子の数が少ない原子の数を原子の数が多い原子の数で除した値は１／３以上である。たとえば、Ｔｉの原子数はＳｉの原子数の１／３倍以上３倍以下であり、Ｓｉの原子数はＡｌの原子数の１／３倍以上３倍以下であり、Ａｌの原子数はＴｉの原子数の１／３倍以上３倍以下である。
【００４３】
次にＭＯＳＦＥＴ１の動作について説明する。ゲート電極１７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート酸化膜１５の直下に位置するｐボディ１３とｎ-ＳｉＣ層１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極１７に正の電圧を印加していくと、ｐボディ１３のゲート酸化膜１５と接触する付近であるチャネル領域１３Ａにおいて、反転層が形成される。その結果、ｎ+ソース領域１４とｎ-ＳｉＣ層１２とが電気的に接続され、ソース電極２２とドレイン電極２０との間に電流が流れる。
【００４４】
次に、実施の形態１における炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
【００４５】
図７および図８を参照して、まず基板準備工程Ｓ１０（図６）によって炭化珪素基板１０が準備される。
【００４６】
具体的には、まずｎ+ＳｉＣ基板１１上におけるエピタキシャル成長により、ｎ+ＳｉＣ基板１１の一方の主面１１Ａ上にｎ-ＳｉＣ層１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ4（シラン）とＣ3Ｈ8（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえばＮ（窒素）を導入する。これにより、ｎ+ＳｉＣ基板１１に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ-ＳｉＣ層１２を形成することができる。
【００４７】
次に第２の主面１２Ｂ上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；化学蒸着法）によりＳｉＯ2からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望のｐボディ１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ｎ-ＳｉＣ層１２上に開口パタ-ンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いて、Ａｌなどのｐ型不純物をｎ-ＳｉＣ層１２にイオン注入することにより、ｎ-ＳｉＣ層１２にｐボディ１３が形成される。
【００４８】
次に、マスクとして使用された上記酸化膜が除去された上で、所望のｎ+ソース領域１４の形状に応じた領域に開口を有するマスク層が形成される。そして、このマスク層をマスクとして用いて、Ｐ（リン）などのｎ型不純物がｎ-ＳｉＣ層１２にイオン注入により導入されることによりｎ+ソース領域１４が形成される。次に、所望のｐ+領域１８の形状に応じた領域に開口を有するマスク層が形成され、これをマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がｎ-ＳｉＣ層１２にイオン注入により導入されることによりｐ+領域１８が形成される。
【００４９】
次に、上記イオン注入によって導入された不純物を活性化させる熱処理が実施される。具体的には、イオン注入が実施されたｎ-ＳｉＣ層１２が、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱され、３０分間程度保持される。以上により、第２の主面１２Ｂを有する炭化珪素基板１０（図８）が準備される。
【００５０】
図９を参照して、ゲート絶縁膜形成工程Ｓ２０（図６）によって、ゲート酸化膜１５（絶縁膜）が形成される。具体的には、まず、上記工程が実施されて所望のイオン注入領域を含むｎ-ＳｉＣ層１２が形成されたｎ+基板１１が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより第２の主面１２Ｂ上に、二酸化珪素（ＳｉＯ2）からなる熱酸化膜１５Ａ（たとえば厚み５０ｎｍ程度）が形成される。
【００５１】
次に、熱酸化膜１５Ａ上にレジストが塗布された後、露光および現像が行なわれ、コンタクト電極１６（図１参照）を形成すべき領域に応じた開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥにより熱酸化膜が部分的に除去される。これにより、第２の主面１２Ｂの一部を覆うゲート酸化膜１５が形成される。
【００５２】
図１０を参照して、コンタクト電極形成工程Ｓ３０（図６）が行われる。
具体的には、たとえば、Ｔｉ部、Ａｌ部およびＳｉ部が炭化珪素基板１０上に順に積層された金属層５４がｎ+ソース領域１４およびｐ+領域１８上に形成される。Ｔｉ部、Ａｌ部およびＳｉ部の厚みは、たとえばそれぞれ２５０Å、２００Åおよび３００Åである。好ましくは、金属層５４の厚みは１μｍ以下であり、より好ましくは５００ｎｍ以下であり、さらに好ましくは１００ｎｍ以下である。金属層５４の厚みが薄い方が合金化が早く行われる。好ましくは、金属層５４の形成はスパッタ法または蒸着法によって行なわれる。
【００５３】
また、当該金属層５４は、Ｔｉ部、Ａｌ部およびＳｉ部が炭化珪素基板１０の第２の主面１２Ｂと平行な方向に配列された並列構造であってもよいし、格子状に配列された構造であってもよい。また、金属層５４はＴｉ部、Ａｌ部およびＳｉ部が混合されて形成された混合膜であってもよい。
【００５４】
次にレジスト膜が除去されることにより、レジスト膜上の金属層５４が除去（リフトオフ）されて、ｎ+ソース領域１４およびｐ+領域１８に接する金属層５４が残される。
【００５５】
図１１を参照して、金属層５４形成後、アニール工程において、金属層５４を加熱することによって金属層５４が合金化され、炭化珪素基板１０とオーミック接触するコンタクト電極１６が形成される。具体的には、Ａｒなどの不活性ガス雰囲気中において、金属層５４および炭化珪素基板１０は、たとえば９５０℃以上１２００℃以下の温度、たとえば１０００℃に加熱され、たとえば３０秒以上３００秒以下の間保持される。これにより、金属層５４に含まれていた、ＴｉとＳｉとが凝集して島状となり、ＴｉＳｉを含む第１の領域５となる。また、Ａｌは第１の層を囲むよう広がり、Ａｌを含む第２の領域３が形成される。このようにして、ＴｉＳｉを含む第１の領域５と、Ａｌを含む第２の領域３とがまだらに混在して形成されたコンタクト電極１６となる。なお、上記のような構成を有するコンタクト電極１６を形成するためには、アニール時間を長くすることが好ましい。たとえば、金属層５４および炭化珪素基板１０は、たとえば９５０℃以上１２００℃以下の温度、たとえば１０００℃に加熱され、たとえば１２０秒以上１５０秒以下の間保持される。
【００５６】
次にドレイン電極形成工程Ｓ４０（図６）によってドレイン電極２０が炭化珪素基板１０の第２の主面１２Ｂとは反対側の面に形成される。たとえば、ＮｉをスパッタリングしてＮｉ層を当該反対側の面に形成し、当該Ｎｉ層をアニールすることによりドレイン電極２０が形成される。なお、当該Ｎｉ層の代わりに上述した金属層５４が用いられても構わない。
【００５７】
再び図１を参照して、ゲート電極形成工程Ｓ５０（図６）によってゲート電極１７が形成される。この工程では、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７が、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するとともに、ゲート酸化膜１５に接触するように形成される。ゲート電極の素材としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐ（リン）が１×１０20ｃｍ-3を超える高い濃度で含まれるものとすることができる。
【００５８】
次に保護電極形成工程Ｓ６０（図６）によって保護電極１９が形成される。この工程では、たとえば蒸着法により、導電体であるＡｌからなる保護電極１９が、コンタクト電極１６の表面１６Ａ上に形成される。これによりソース電極２２が完成する。
【００５９】
次にパシベーション膜形成工程Ｓ７０（図６）によってパシベーション膜２１が形成される。この工程では、一方の保護電極１９上からゲート電極１７上を通り、他方の保護電極１９上にまで延在するように、たとえばＳｉＯ2からなるこのパシベーション膜２１が形成される。このパシベーション膜２１は、たとえばＣＶＤ法により形成することができる。以上によりＭＯＳＦＥＴ１が完成する。
【００６０】
なお上記実施の形態におけるｎ型とｐ型とが入れ替えられた構成が用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したがこれに限られない。たとえば、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）などであっても構わない。
【００６１】
次に、本実施の形態の作用効果について説明する。
本実施の形態に係るＭＯＳＦＥＴ１によれば、ＴｉＳｉを含むｎ接触領域５ａはｎ+ソース領域１４に接触し、Ａｌを含む第２の領域３はｐ+領域１８に接触している。これにより、ＴｉＳｉを含むｎ接触領域５ａとｎ+ソース領域１４とにおいてオーミック接触が可能であり、かつＡｌを含む第２の領域３とｐ+領域１８とにおいてオーミック接触が可能である。結果として、ｎ+ソース領域１４およびｐ+領域１８の双方に対してオーミック接触を実現することができる。
【００６２】
また本実施の形態に係るＭＯＳＦＥＴ１によれば、コンタクト電極１６は、炭素の原子数がシリコンの原子数よりも多い領域を含む。これにより、炭素の原子数がシリコンの原子数よりも多い領域を含まないコンタクト電極１６と比較して、低い接触抵抗を実現することができる。
【００６３】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、第２の領域３は、ｐ接触領域５ｂとｎ接触領域５ａとを覆うように形成されている。これにより、保護電極１９に対向する第２の領域３の面積が大きくなるため、保護電極１９との密着性を向上することができる。
【００６４】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、コンタクト電極１６における、Ｔｉの原子数をｘ、Ａｌの原子数をｙ、Ｓｉの原子数をｚとしたとき、ｘ、ｙおよびｚのうち任意の２つの原子数の比は１／３以上３以下である。これにより、ｎ型領域およびｐ型領域の双方に対して良好なオーミック接触を実現することができる。
【００６５】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、ｐ接触領域５ｂおよびｎ接触領域５ａの各々の炭化珪素基板１０の第２の主面１２Ｂと平行な方向における幅Ｗは５００ｎｍ以下である。これにより、ｎ+ソース領域１４およびｐ+領域１８の双方に対して良好なオーミック接触を実現することができる。
【００６６】
さらに本実施の形態に係るＭＯＳＦＥＴ１によれば、コンタクト電極１６は、ＴｉＣを含む第３の領域６をさらに有するので、ｎ+ソース領域１４およびｐ+領域１８の双方に対してより良好なオーミック接触を実現することができる。
【００６７】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６８】
１  ＭＯＳＦＥＴ（炭化珪素半導体装置）、３  第２の領域、５  第１の領域、５ａ  ｎ接触領域、５ｂ  ｐ接触領域、６  第３の領域、１０  炭化珪素基板、１１  ｎ+基板、１２  ｎ-ＳｉＣ層、１２Ｂ  第２の主面、１３  ｐボディ、１３Ａ  チャネル領域、１４  ｎ+ソース領域、１５  ゲート酸化膜（絶縁膜）、１５Ａ  熱酸化膜、１６  コンタクト電極、１７  ゲート電極、１８  ｐ+領域、１９  保護電極、２０  ドレイン電極、２１  パシベーション膜、２２  ソース電極、５４  金属層。
【図１】
2014003253.tif 000003
【図２】
2014003253.tif 000004
【図３】
2014003253.tif 000005
【図４】
2014003253.tif 000006
【図５】
2014003253.tif 000007
【図６】
2014003253.tif 000008
【図７】
2014003253.tif 000009
【図８】
2014003253.tif 000010
【図９】
2014003253.tif 000011
【図１０】
2014003253.tif 000012
【図１１】
2014003253.tif 000013
【図１２】
2014003253.tif 000014