(57)【要約】【課題】配線が煩雑にならず、データ多重化の処理が不要であり、かつデータバス線を別途用意する必要もない信号処理装置を提供する。【解決手段】ＦＰＧＡ１１Ａは、第１入出力端子１３Ａの第１チャンネル以外のサブチャンネルの１つと、第２入出力端子１４Ａの当該サブチャンネルに対応するチャンネルに隣接する他チャンネルと、を物理的に接続する。例えば、第１入出力端子１３Ａの第２チャンネルと、第２入出力端子１４Ａの第１チャンネルと、を接続し、第１入出力端子１３Ａの第３チャンネルと、第２入出力端子１４Ａの第２チャンネルと、を接続し、第１入出力端子１３Ａの第４チャンネルと、第２入出力端子１４Ａの第３チャンネルと、を接続し、第１入出力端子１３Ａの第５チャンネルと、第２入出力端子１４Ａの第４チャンネルと、を接続する。【選択図】図１
2014116931.tif 000002
【特許請求の範囲】
【請求項１】
複数チャンネルの信号を入出力する第１入出力部と、
複数チャンネルの信号を入出力する第２入出力部と、
前記複数チャンネルの信号のうち、第１チャンネルの信号を入出力し、対応する処理を行う処理部と、
前記第１入出力部の第１チャンネルと、前記処理部と、を物理的に接続するとともに、前記第１入出力部の第１チャンネル以外のサブチャンネルの１つと、前記第２入出力部のうち当該サブチャンネルに対応するチャンネルに隣接する他チャンネルと、を物理的に接続する物理回路と、
を備えたことを特徴とする信号処理装置。
【請求項２】
前記処理部は、音声信号を出力する音声信号処理部であり、
前記音声信号処理部から出力された音声信号が前記第１入出力部の第１チャンネルから出力され、前記第２入出力部の前記他チャンネルから入力された音声信号が前記第１入出力部の前記サブチャンネルから出力されることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記物理回路は、シリアルデータとパラレルデータとを変換する変換部を有し、
前記第１入出力部および前記第２入出力部は、前記複数チャンネルの信号をシリアルデータで入出力し、
前記処理部は、前記第１チャンネルの信号をパラレルデータで入出力することを特徴とする請求項１または請求項２に記載の信号処理装置。
【請求項４】
請求項１乃至請求項３のいずれかに記載の信号処理装置を複数接続してなる信号処理システムであって、
いずれか１つの信号処理装置の前記第１入出力部が、ホスト装置に接続され、
各装置の前記第２入出力部が、他装置の前記第１入出力部に接続される
信号処理システム。
【請求項５】
前記ホスト装置は、前記音声処理装置が用いる音声処理プログラムを保持した不揮発性メモリを備え、
前記ホスト装置が、前不揮発性メモリから前記音声処理用プログラムを一定の単位ビットに分割して読み出し、前記単位ビットを各音声処理装置が受け取る順に配列したシリアルデータを作成し、前記音声処理装置へ前記シリアルデータを送信し、
各音声処理装置は、音声を収音するマイクロフォンと、一時記憶用メモリと、前記マイクロフォンが収音した音声を処理する処理部と、を備え、
前記シリアルデータから自己が受け取るべき単位ビットデータを抜き出して受け取り、抜き出した前記単位ビットデータを前記一時記憶用メモリに一時記憶し、
前記処理部は、前記一時記憶用メモリに一時記憶された前記単位ビットデータを結合した音声処理プログラムに応じた処理を行い、当該処理後の音声を前記ホスト装置に送信することを特徴とする請求項４に記載の信号処理システム。
【請求項６】
前記各音声処理装置は、前記処理後の音声を一定の単位ビットに分割して上位に接続された音声処理装置に送信し、各音声処理装置は協同して送信用シリアルデータを作成し、前記ホスト装置に送信することを特徴とする請求項５に記載の信号処理システム。
【請求項７】
前記音声処理装置は、異なる収音方向を有する複数のマイクロホンと、音声レベル判定手段とを有し、
前記ホスト装置は、各音声処理装置が前記音声処理用プログラムを受け取ったことを確認した後、各音声処理装置に向けて試験用音波を発し、
各音声処理装置は、マイクロホンに入力された前記試験用音波のレベルを判定し、判定結果となるレベルデータを一定の単位ビットに分割して上位に接続された音声処理装置に送信し、各音声処理装置が協同してレベル判定用シリアルデータを作成する請求項５または６に記載の音声処理システム。
【請求項８】
前記音声処理プログラムは、更新されるフィルタリング係数を有するエコーキャンセルプログラムからなり、該エコーキャンセルプログラムは前記フィルタリング係数の数を決めるパラメータ部を有し
前記ホスト装置は、各音声処理装置から受けとったレベルデータから各音声処理装置のフィルタリング係数の数を変更し、各音声処理装置へフィルタリング係数の数を変更するための変更パラメータを定め、変更パラメータは一定の単位ビットに分割されて前記単位ビットを各音声処理装置が受け取る順に配列した変更パラメータ用シリアルデータを作成し、前記各音声処理装置へ前記変更パラメータ用シリアルデータを送信する請求項７に記載の音声処理システム。
【請求項９】
前記音声処理プログラムは、前記エコーキャンセルプログラム、若しくは非線形処理によりエコーを除去するエコーサプレッサプログラムであり、
前記ホスト装置は、前記レベルデータから各音声処理装置へ送信するプログラムを前記エコーキャンセルプログラム若しくはエコーサプレッサプログラムのいずれかに定めることを特徴とする請求項７または８に記載の音声処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号処理装置および信号処理システムに関する。
【背景技術】
【０００２】
従来、複数の機器を接続する場合、中心となる機器に対し、複数の周辺機器を集中して接続するスター接続や、周辺機器同士を接続するカスケード接続が存在する。
【０００３】
また、データバス線とは別にコントロール信号線を設けることで、多数の機器を接続可能にしたモジュール連結システムも提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１５１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スター接続では、中心となる機器に、周辺装置の数だけ接続ポートが必要になる。また、周辺装置の数が増えるほど配線も煩雑になる。
【０００６】
カスケード接続では、中心となる機器にポートが１つだけでよく、外観上も配線が煩雑になることがないが、データの多重化が必要になり、各周辺装置においてソフトウェア上の処理が必要になり、各周辺機器に負荷がかかるとともに周辺装置毎の遅延が累積される。
【０００７】
また、特許文献１の装置は、データバス線が別途必要になるという課題がある。
【０００８】
そこで、この発明は、配線が煩雑にならず、データ多重化の処理が不要であり、かつデータバス線を別途用意する必要もない信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の信号処理装置は、複数チャンネルの信号を入出力する第１入出力部と、複数チャンネルの信号を入出力する第２入出力部と、前記複数チャンネルの信号のうち、第１チャンネルの信号を入出力し、対応する処理を行う処理部と、前記第１入出力部の第１チャンネルと、前記処理部と、を物理的に接続するとともに、前記第１入出力部の第１チャンネル以外のサブチャンネルの１つと、前記第２入出力部のうち当該サブチャンネルに対応するチャンネルに隣接する他チャンネルと、を物理的に接続する物理回路と、を備えたことを特徴とする。
【００１０】
すなわち、第１入出力部に入力された第１チャンネルの信号は、自装置の処理部に入力され、第１入出力部に入力されたサブチャンネル（例えば第２チャンネル）の信号は、第２入出力部のうち当該サブチャンネルに隣接した他チャンネル（例えば第１チャンネル）の信号として他装置に出力されることになる。
【００１１】
このような信号処理装置を複数接続する場合において、いずれか１つの信号処理装置の第１入出力部をホスト装置に接続し、各装置の第２入出力部と第１入出力部と、を接続すると、外観上はカスケード接続でありながらデータ多重化の処理が不要になり、別途データバス線を設けることも不要になる。以下、この点について、説明する。
【００１２】
例えば、ホスト装置に第１信号処理装置を接続し、当該第２信号処理装置に第１信号処理装置を直列に接続した場合において、ホスト装置から第１チャンネルおよび第２チャンネルの信号が出力される場合について説明する。第１信号処理装置において、ホスト装置から出力される第１チャンネルの信号は、上記物理回路によって処理部に出力される。また、ホスト装置から出力される第２チャンネルの信号は、物理回路によって第２入出力部の第１チャンネルから出力される。したがって、第２信号処理装置において、第１入出力部から入力された第２チャンネルの信号は、処理部に出力されることになる。
【００１３】
さらに接続機器の数が増えた場合も同様である。例えば、第２信号処理装置に第３信号処理装置をさらに直列に接続した場合において、ホスト装置からさらに第３チャンネルの信号を出力する場合について説明する。この場合、第１信号処理装置において、ホスト装置から出力される第３チャンネルの信号は、物理回路によって、第２入出力部の第２チャンネルから出力される。第２信号処理装置において、第１信号処理部から出力される第３チャンネルの信号は、物理回路によって、第２入出力部の第１チャンネルから出力される。したがって、第３信号処理装置において、第１入出力部から入力された第３チャンネルの信号が処理部に出力されることになる。
【００１４】
よって、本発明の信号処理装置は、中心となる機器に、周辺装置の数だけ接続ポートを設ける必要もなく、配線も煩雑にならず、データの多重化も不要であり、データバス線を別途用意する必要もない。さらに、本発明の信号処理装置は、ホスト装置に最も近い装置から順に各チャンネルが物理的に割り当てられるため、どの装置にどのデータを送受信するか、等の情報が不要である。この場合、各装置の接続順を入れ替えたとしても、それぞれの装置に適切なチャンネルの信号が入出力される。例えば、第１信号処理装置と第２信号処理装置を入れ替えた場合、ホスト装置に接続される装置が第２信号処理装置となるため、当該第２信号処理装置に第１チャンネルの信号が入出力されることになる。
【００１５】
なお、前記処理部は、音声信号を出力する音声信号処理部であり、前記音声信号処理部から出力された音声信号が前記第１入出力部の第１チャンネルから出力され、前記第２入出力部の前記他チャンネルから入力された音声信号が前記第１入出力部の前記サブチャンネルから出力されることが好ましい。このように、本発明の信号処理装置は、マイクユニットとして用いる場合に好適である。例えば、従来のカスケード接続では、ホスト装置に近いマイクユニットほど他マイクユニットから多チャンネルの音声信号が入力されるため、処理負荷が高くなるが、本発明の信号処理装置は、チャンネル数が増えたとしても各マイクユニットの処理負荷が変わることはない。
【００１６】
また、前記物理回路は、シリアルデータとパラレルデータとを変換する変換部を有し、前記第１入出力部および前記第２入出力部は、前記複数チャンネルの信号をシリアルデータで入出力し、前記処理部は、前記第１チャンネルの信号をパラレルデータで入出力することが好ましい。
【００１７】
この場合、装置間はシリアルデータが入出力されるため、チャンネル数が増えたとしても装置間の信号線が増えることがない。
【００１８】
また、本発明のホスト装置は、前記音声処理装置が用いる音声処理プログラムを保持した不揮発性メモリを備え、前記ホスト装置が、前不揮発性メモリから前記音声処理用プログラムを一定の単位ビットに分割して読み出し、前記単位ビットを各音声処理装置が受け取る順に配列したシリアルデータを作成し、前記音声処理装置へ前記シリアルデータを送信し、各音声処理装置は、音声を収音するマイクロフォンと、一時記憶用メモリと、前記マイクロフォンが収音した音声を処理する処理部と、を備え、前記シリアルデータから自己が受け取るべき単位ビットデータを抜き出して受け取り、抜き出した前記単位ビットデータを前記一時記憶用メモリに一時記憶し、前記処理部は、前記一時記憶用メモリに一時記憶された前記単位ビットデータを結合した音声処理プログラムに応じた処理を行い、当該処理後の音声を前記ホスト装置に送信する。
【００１９】
このように、マイクユニットには予め動作用のプログラムを内蔵せず、ホスト装置からプログラムを受信して、一時記憶メモリに一時記憶してから動作を行うことで、マイクユニット側に予め多数のプログラムを記憶させておく必要がなくなる。また、新たな機能を追加する場合に、各マイクユニットのプログラム書き換え処理は不要であり、ホスト装置側の不揮発性メモリに記憶されているプログラムを変更するだけで、新たな機能を実現することができる。なお、マイクユニットを複数接続する場合、全てのマイクユニットに同じプログラムを実行させてもよいが、マイクユニット毎に個別のプログラムを実行させることも可能である。
【００２０】
例えば、ホスト装置にスピーカが存在した場合において、最もホスト装置に近いマイクユニットにはエコーキャンセラのプログラムを実行させ、ホスト装置から遠いマイクユニットにはノイズキャンセラのプログラムを実行させる、等の態様が可能である。なお、本発明の信号処理システムでは、仮にマイクユニットの接続位置を変更した場合であっても、接続位置毎に適したプログラムが送信される。例えば、最も近いマイクユニットには、必ずエコーキャンセラのプログラムが実行される。したがって、どの位置にどのマイクユニットを接続するのか、ユーザが意識する必要はない。
【００２１】
また、ホスト装置は、接続されるマイクユニットの数に応じて、送信するプログラムを変更することも可能である。接続されるマイクユニットの数が１つの場合は当該マイクユニットのゲインを高く設定し、マイクユニットの数が複数の場合は、各マイクユニットのゲインを相対的に低く設定する。
【００２２】
あるいは、各マイクユニットが複数のマイクを備えている場合、マイクアレイとして機能させるためのプログラムを実行させる態様も可能である。
【００２３】
また、各マイクユニットは、自己が受け取るべき単位ビットデータを抜き出して受け取り、抜き出した前記単位ビットデータを一時記憶用メモリに一時記憶し、一時記憶用メモリに一時記憶された単位ビットデータを結合した音声処理プログラムに応じた処理を行うことにより、マイクユニットの数が増えて送信するプログラムの数が増えたとしてもマイクユニット間の信号線の数が増えることがない。
【００２４】
また、各音声処理装置は、前記処理後の音声を一定の単位ビットに分割して上位に接続された音声処理装置に送信し、各音声処理装置は協同して送信用シリアルデータを作成し、前記ホスト装置に送信する。これにより、マイクユニットの数が増えてチャンネル数が増えたとしてもマイクユニット間の信号線の数が増えることがない。
【００２５】
また、音声処理装置は、異なる収音方向を有する複数のマイクロホンと、音声レベル判定手段とを有し、前記ホスト装置は、各音声処理装置が前記音声処理用プログラムを受け取ったことを確認した後、各音声処理装置に向けて試験用音波を発し、各音声処理装置は、マイクロホンに入力された前記試験用音波のレベルを判定し、判定結果となるレベルデータを一定の単位ビットに分割して上位に接続された音声処理装置に送信し、各音声処理装置が協同してレベル判定用シリアルデータを作成する。この場合、スピーカから各マイクユニットのマイクロホンに至るエコーのレベルをホスト装置で把握することができる。
【００２６】
また、音声処理プログラムは、更新されるフィルタリング係数を有するエコーキャンセルプログラムからなり、該エコーキャンセルプログラムは前記フィルタリング係数の数を決めるパラメータ部を有し、前記ホスト装置は、各音声処理装置から受けとったレベルデータから各音声処理装置のフィルタリング係数の数を変更し、各音声処理装置へフィルタリング係数の数を変更するための変更パラメータを定め、変更パラメータは一定の単位ビットに分割されて前記単位ビットを各音声処理装置が受け取る順に配列した変更パラメータ用シリアルデータを作成し、前記各音声処理装置へ前記変更パラメータ用シリアルデータを送信する態様とすることも可能である。
【００２７】
この場合、ホスト装置に近く、エコーのレベルが高くなるマイクユニットには、フィルタ係数の数（タップ数）を多くしたり、ホスト装置に遠く、エコーのレベルが低くなるマイクユニットには、タップ数を短くしたりすることができる。
【００２８】
また、音声処理プログラムは、前記エコーキャンセルプログラム、若しくは非線形処理によりエコーを除去するエコーサプレッサプログラムであり、前記ホスト装置は、前記レベルデータから各音声処理装置へ送信するプログラムを前記エコーキャンセルプログラム若しくはエコーサプレッサプログラムのいずれかに定める態様とすることも可能である。
【００２９】
この場合、ホスト装置に近く、エコーのレベルが高いマイクユニットには、エコーキャンセラを実行させ、ホスト装置に遠く、エコーのレベルが低いマイクユニットには、ノイズキャンセラを実行させることができる。
【発明の効果】
【００３０】
本発明によれば、配線が煩雑にならず、かつデータ多重化の処理が不要である。
【図面の簡単な説明】
【００３１】
【図１】図１（Ａ）は、ホスト装置（親機）の構成を示すブロック図であり、図１（Ｂ）は、マイクユニット２Ａ（子機）の構成を示すブロック図である。
【図２】図２（Ａ）は、エコーキャンセラの構成を示す図であり、図２（Ｂ）は、ノイズキャンセラの構成を示す図である。
【図３】エコーサプレッサの構成を示す図である。
【図４】図４（Ａ）は、本発明の信号処理システムの別の接続態様を示す図であり、図４（Ｂ）は、ホスト装置の外観斜視図であり、図４（Ｃ）は、マイクユニットの外観斜視図である。
【図５】図５（Ａ）は、信号接続を示した概略ブロック図であり、図５（Ｂ）は、マイクユニット２Ａの構成を示す概略ブロック図である。
【図６】シリアルデータとパラレルデータを変換する場合の信号処理装置の構成を示した概略ブロック図である。
【図７】図７（Ａ）は、シリアルデータとパラレルデータの変換を示す概念図であり、図７（Ｂ）は、マイクユニットの信号の流れを示す図である。
【図８】各マイクユニットからホスト装置に信号を送信する場合の信号の流れを示す図である。
【図９】ホスト装置１から各マイクユニットに個別の音声信号処理プログラムを送信する場合の信号の流れを示す図である。
【図１０】信号処理システムの動作を示したフローチャートである。
【図１１】応用例に係る信号処理システムの構成を示すブロック図である。
【図１２】応用例に係る子機の外観斜視図である。
【図１３】応用例に係る子機の構成を示すブロック図である。
【図１４】試験用音波を発してレベル判定を行う場合の動作を示すフローチャートである。
【図１５】子機のエコーキャンセラを特定する場合の動作を示すフローチャートである。
【図１６】ホスト装置でエコーサプレッサを構成する場合のブロック図である。
【図１７】図１７（Ａ）及び図１７（Ｂ）は、ホスト装置および子機の配置の変形例を示した図である。
【発明を実施するための形態】
【００３２】
図１（Ａ）は、ホスト装置１（親機）の構成を示すブロック図であり、図１（Ｂ）は、マイクユニット２Ａ（子機）の構成を示すブロック図である。各マイクユニットのハードウェア構成は全て同一であり、図１（Ｂ）においては、代表してマイクユニット２Ａの構成および機能について説明する。なお、本実施形態では、Ａ／Ｄ変換の構成は省略し、特に記載が無い限り各種信号はデジタル信号であるものとして説明する。
【００３３】
図１（Ａ）に示すように、ホスト装置１は、通信インタフェース（Ｉ／Ｆ）１１、ＣＰＵ１２、ＲＡＭ１３、不揮発性メモリ１４、およびスピーカ１０２を備えている。
【００３４】
ＣＰＵ１２は、不揮発性メモリ１４からアプリケーションプログラムを読み出し、ＲＡＭ１３に一時記憶することで、種々の動作を行う。例えば、上述したように、各マイクユニットから音声信号を入力し、ネットワークを介して接続された他のホスト装置に各音声信号を個別に送信する。
【００３５】
不揮発性メモリ１４は、フラッシュメモリ、ハードディスクドライブ（ＨＤＤ）等からなる。不揮発性メモリ１４には、音声処理プログラム（以下、本実施形態においては音声信号処理プログラムと言う。）が記憶されている。音声信号処理プログラムは、各マイクユニットの動作用プログラムである。例えば、エコーキャンセラの機能を実現するプログラムや、ノイズキャンセラの機能を実現するプログラム、ゲイン制御を実現するプログラム等、様々な種類のプログラムが存在する。
【００３６】
ＣＰＵ１２は、不揮発性メモリ１４から所定の音声信号処理プログラムを読み出し、通信Ｉ／Ｆ１１を介して各マイクユニットに送信する。なお、音声信号処理プログラムは、アプリケーションプログラムに内蔵されていてもよい。
【００３７】
マイクユニット２Ａは、通信Ｉ／Ｆ２１Ａ、ＤＳＰ２２Ａ、およびマイクロホン（以下、マイクとも言う。）２５Ａを備えている。
【００３８】
ＤＳＰ２２Ａは、揮発性メモリ２３Ａおよび音声信号処理部２４Ａを備えている。なお、この例では、揮発性メモリ２３ＡがＤＳＰ２２Ａに内蔵されている態様を示しているが、揮発性メモリ２３Ａは、ＤＳＰ２２Ａとは別に設けられていてもよい。音声信号処理部２４Ａは、本発明の処理部に相当し、マイク２５Ａで収音した音声をデジタル音声信号として出力する機能を有する。
【００３９】
ホスト装置１から送信される音声信号処理プログラムは、通信Ｉ／Ｆ２１Ａを介して揮発性メモリ２３Ａに一時記憶される。音声信号処理部２４Ａは、揮発性メモリ２３Ａに一時記憶された音声信号処理プログラムに応じた処理を行い、マイク２５Ａが収音した音声に係るデジタル音声信号をホスト装置１に送信する。例えば、ホスト装置１からエコーキャンセラのプログラムが送信された場合、マイク２５Ａが収音した音声から、エコー成分を除去してからホスト装置１に送信する。このように、各マイクユニットでエコーキャンセラのプログラムを実行すると、ホスト装置１において通信会議用のアプリケーションプログラムを実行する場合に好適である。
【００４０】
揮発性メモリ２３Ａに一時記憶された音声信号処理プログラムは、マイクユニット２Ａへの電源供給が絶たれた場合に消去される。マイクユニットは、起動毎に都度、必ずホスト装置１から動作用の音声信号処理プログラムを受信してから動作を行う。マイクユニット２Ａが、通信Ｉ／Ｆ２１Ａを介して電源供給を受ける（バスパワー駆動する）ものであれば、ホスト装置１に接続された場合にのみ、ホスト装置１から動作用のプログラムを受信し、動作を行うことになる。
【００４１】
上述のように、ホスト装置１において通信会議用のアプリケーションプログラムを実行する場合には、エコーキャンセラ用の音声信号処理プログラムが実行され、録音用のアプリケーションプログラムを実行する場合は、ノイズキャンセラの音声信号処理プログラムが実行される。あるいは、各マイクユニットで収音した音声をホスト装置１のスピーカ１０２から出力するために、拡声用のアプリケーションプログラムを実行する場合には、ハウリングキャンセラ用の音声信号処理プログラムが実行される、という態様も可能である。なお、ホスト装置１において録音用のアプリケーションプログラムを実行する場合は、スピーカ１０２は不要である。
【００４２】
図２（Ａ）を参照して、エコーキャンセラについて説明する。図２（Ａ）は、音声信号処理部２４Ａがエコーキャンセラのプログラムを実行した場合の構成を示すブロック図である。図２（Ａ）に示すように、音声信号処理部２４Ａは、フィルタ係数設定部２４１、適応フィルタ２４２、および加算部２４３から構成される。
【００４３】
フィルタ係数設定部２４１は、音響伝達系（ホスト装置１のスピーカ１０２から各マイクユニットのマイクに至る音響伝搬経路）の伝達関数を推定し、推定した伝達関数で適応フィルタ２４２のフィルタ係数を設定する。
【００４４】
適応フィルタ２４２は、ＦＩＲフィルタ等のデジタルフィルタを含んでいる。適応フィルタ２４２は、ホスト装置１から、当該ホスト装置１のスピーカ１０２に入力される放音信号ＦＥを入力し、フィルタ係数設定部２４１に設定されたフィルタ係数でフィルタ処理して、擬似回帰音信号を生成する。適応フィルタ２４２は、生成した擬似回帰音信号を加算部２４３へ出力する。
【００４５】
加算部２４３は、適応フィルタ２４２から入力された擬似回帰音信号をマイク２５Ａの収音信号ＮＥ１から差し引いた収音信号ＮＥ１’を出力する。
【００４６】
フィルタ係数設定部２４１は、加算部２４３から出力された収音信号ＮＥ１’と放音信号ＦＥとに基づいて、ＬＭＳアルゴリズム等の適応アルゴリズムを用いてフィルタ係数の更新を行う。そして、フィルタ係数設定部２４１は、更新したフィルタ係数を適応フィルタ２４２に設定する。
【００４７】
次に、ノイズキャンセラについて、図２（Ｂ）を参照して説明する。図２（Ｂ）は、音声信号処理部２４Ａがノイズキャンセラのプログラムを実行した場合の構成を示すブロック図である。図２（Ｂ）に示すように、音声信号処理部２４Ａは、ＦＦＴ処理部２４５、ノイズ除去部２４６、推定部２４７、およびＩＦＦＴ処理部２４８から構成される。
【００４８】
ＦＦＴ処理部２４５は、収音信号ＮＥ’Ｔを周波数スペクトルＮＥ’Ｎに変換する。ノイズ除去部２４６は、周波数スペクトルＮＥ’Ｎに含まれるノイズ成分Ｎ’Ｎを除去する。ノイズ成分Ｎ’Ｎは、推定部２４７により周波数スペクトルＮＥ’Ｎに基づいて推定される。
【００４９】
推定部２４７は、ＦＦＴ処理部２４５から入力された周波数スペクトルＮＥ’Ｎに含まれるノイズ成分Ｎ’Ｎを推定する処理を行う。推定部２４７は、音声信号ＮＥ’Ｎのあるサンプルタイミングにおける周波数スペクトル（以下、音声スペクトルと称す。）Ｓ（ＮＥ’Ｎ）を順次取得するとともに、一時記憶する。推定部２４７は、この取得および記憶した複数回の音声スペクトルＳ（ＮＥ’Ｎ）に基づいて、ノイズ成分Ｎ’Ｎの或るサンプルタイミングにおける周波数スペクトル（以下、ノイズスペクトルと称す。）Ｓ（Ｎ’Ｎ）を推定する。そして、推定部２４７は、推定したノイズスペクトルＳ（Ｎ’Ｎ）をノイズ除去部２４６へ出力する。
【００５０】
例えば、或るサンプリングタイミングＴでのノイズスペクトルをＳ（Ｎ’Ｎ（Ｔ））とし、同サンプリングタイミングＴでの音声スペクトルをＳ（ＮＥ’Ｎ（Ｔ））として、直前のサンプリングタイミングＴ−１でのノイズスペクトルをＳ（Ｎ’Ｎ（Ｔ−１））とする。また、α，βは、忘却定数であり、例えば、α＝０．９、β＝０．１となる。ノイズスペクトルＳ（Ｎ’Ｎ（Ｔ））は、次の式１で表すことができる。
【００５１】
Ｓ（Ｎ’Ｎ（Ｔ））＝αＳ（Ｎ’Ｎ（Ｔ−１））＋βＳ（ＮＥ’Ｎ（Ｔ））・・・式１
このように、音声スペクトルに基づいてノイズスペクトルＳ（Ｎ’Ｎ（Ｔ））を推定することで、暗騒音等のノイズ成分を推定することができる。なお、推定部２４７は、マイク２５Ａが収音した収音信号のレベルが低い状態（無音状態）の場合のみ、ノイズスペクトルの推定処理を行うものとする。
【００５２】
ノイズ除去部２４６は、ＦＦＴ処理部２４５から入力された周波数スペクトルＮＥ’Ｎからノイズ成分Ｎ’Ｎを除去して、ノイズ除去後の周波数スペクトルＣＯ’ＮをＩＦＦＴ処理部２４８へ出力する。具体的には、ノイズ除去部２４６は、音声スペクトルＳ（ＮＥ’Ｎ）と、推定部２４７から入力されたノイズスペクトルＳ（Ｎ’Ｎ）との信号レベル比を算出する。ノイズ除去部２４６は、算出した信号レベル比が閾値以上の場合、音声スペクトルＳ（ＮＥ’Ｎ）を線形出力する。また、ノイズ除去部２４６は、算出した信号レベル比が閾値未満の場合、音声スペクトルＳ（ＮＥ’Ｎ）を非線形出力する。
【００５３】
ＩＦＦＴ処理部２４８は、ノイズ成分Ｎ’Ｎを除去した後の周波数スペクトルＣＯ’Ｎを時間軸に逆変換して生成した音声信号ＣＯ’Ｔを出力する。
【００５４】
また、音声信号処理プログラムは、図３に示すようなエコーサプレッサのプログラムを実現することも可能である。エコーサプレッサは、図２（Ａ）に示したエコーキャンセラの後段において、当該エコーキャンセラで除去しきれなかったエコー成分を除去するものである。エコーサプレッサは、図３に示すように、ＦＦＴ処理部１２１、エコー除去部１２２、ＦＦＴ処理部１２３、進捗度算出部１２４、エコー生成部１２５、ＦＦＴ処理部１２６、およびＩＦＦＴ処理部１２７から構成される。
【００５５】
ＦＦＴ処理部１２１は、エコーキャンセラから出力された収音信号ＮＥ１’を周波数スペクトルに変換する。この周波数スペクトルは、エコー除去部１２２および進捗度算出部１２４に出力される。エコー除去部１２２は、入力された周波数スペクトルに含まれる残留エコー成分（エコーキャンセラで除去しきれなかったエコー成分）を除去する。残留エコー成分は、エコー生成部１２５により生成される。
【００５６】
エコー生成部１２５は、ＦＦＴ処理部１２６から入力された擬似回帰音信号の周波数スペクトルに基づいて残留エコー成分を生成する。残留エコー成分は、過去に推定した残留エコー成分と、入力された擬似回帰音信号の周波数スペクトルに所定の係数を乗算したものと、を加算することにより求める。この所定の係数は、進捗度算出部１２４によって設定される。進捗度算出部１２４は、ＦＦＴ処理部１２３から入力された収音信号ＮＥ１（前段のエコーキャンセラによりエコー成分が除去される前の収音信号）と、ＦＦＴ処理部１２１から入力された収音信号ＮＥ１’（前段のエコーキャンセラによりエコー成分が除去された後の収音信号）とのパワー比を求める。進捗度算出部１２４は、当該パワー比に基づいた所定の係数を出力する。例えば、適応フィルタ２４２の学習が全く行われていない場合には、上記所定の係数を１とし、適応フィルタ２４２の学習が進んだ場合には、所定の係数を０とし、適応フィルタ２４２の学習が進むほど所定の係数を小さくして、残留エコー成分を小さくする。そして、エコー除去部１２２は、エコー生成部１２５で算出された残留エコー成分を除去する。ＩＦＦＴ処理部１２７は、エコー成分を除去した後の周波数スペクトルを時間軸に逆変換して出力する。
【００５７】
なお、これらのエコーキャンセラのプログラム、ノイズキャンセラのプログラム、およびエコーサプレッサのプログラムは、ホスト装置１で実行することも可能である。特に、各マイクユニットがエコーキャンセラのプログラムを実行しつつ、ホスト装置がエコーサプレッサのプログラムを実行することも可能である。
【００５８】
なお、本実施形態の信号処理システムでは、接続されるマイクユニットの数に応じて、実行する音声信号処理プログラムを変更することも可能である。例えば、接続されるマイクユニットの数が１つの場合は当該マイクユニットのゲインを高く設定し、マイクユニットの数が複数の場合は、各マイクユニットのゲインを相対的に低く設定する。
【００５９】
あるいは、各マイクユニットが複数のマイクを備えている場合、マイクアレイとして機能させるためのプログラムを実行する態様も可能である。この場合、ホスト装置１に接続される順番（位置）に応じて、マイクユニット毎に異なるパラメータ（ゲイン、遅延量等）を設定することができる。
【００６０】
このように、本実施形態のマイクユニットは、ホスト装置１の用途に応じて、種々の機能を実現することができる。このような多種多様な機能を実現する場合であっても、マイクユニット２Ａには、予めプログラムを記憶させておく必要がなく、不揮発メモリが不要である（あるいは容量が小さく済む）。
【００６１】
なお、本実施形態では、一時記憶用メモリの一例として、ＲＡＭである揮発性メモリ２３Ａを示したが、マイクユニット２Ａへの電源供給が絶たれた場合に内容が消去されるものであれば揮発性メモリに限らず、フラッシュメモリ等の不揮発性メモリを用いてもよい。この場合、例えば、マイクユニット２Ａへの電源供給が絶たれた場合やケーブルが差し替えられた場合に、ＤＳＰ２２Ａは、フラッシュメモリの内容を消去する。なお、この場合、マイクユニット２Ａへの電源供給が絶たれた時にＤＳＰ２２Ａがフラッシュメモリの内容を消去するまでの電源を一時的に確保するキャパシタ等を設ける。
【００６２】
また、製品販売時には想定されていなかった新たな機能を追加する場合に、各マイクユニットのプログラム書き換え処理は不要であり、ホスト装置１の不揮発性メモリ１４に記憶されている音声信号処理プログラムを変更するだけで、新たな機能を実現することができる。
【００６３】
さらに、マイクユニット２Ａ〜マイクユニット２Ｅは、全て同じハードウェアを有するため、どのマイクユニットをどの位置に接続するのか、ユーザが意識する必要はない。
【００６４】
例えば、最もホスト装置１に近いマイクユニット（例えばマイクユニット２Ａ）にはエコーキャンセラのプログラムを実行させ、ホスト装置１から遠いマイクユニット（例えばマイクユニット２Ｅ）にはノイズキャンセラのプログラムを実行させる場合において、仮にマイクユニット２Ａとマイクユニット２Ｅの接続を入れ替えた場合、最もホスト装置１に近いマイクユニット２Ｅに必ずエコーキャンセラのプログラムが実行され、最もホスト装置１から遠いマイクユニット２Ａにノイズキャンセラのプログラムが実行される。
【００６５】
各マイクユニットは、図４（Ａ）に示すように、各マイクユニット同士が直列に接続され、いずれか１つのマイクユニット（マイクユニット２Ａ）が、ホスト装置１に接続されるカスケード型接続されている。
【００６６】
図４（Ａ）の例では、ホスト装置１は、ケーブル３３１を介してマイクユニット２Ａに接続されている。マイクユニット２Ａおよびマイクユニット２Ｂは、ケーブル３４１を介して接続されている。マイクユニット２Ｂおよびマイクユニット２Ｃは、ケーブル３５１を介して接続されている。マイクユニット２Ｃおよびマイクユニット２Ｄは、ケーブル３６１を介して接続されている。マイクユニット２Ｄおよびマイクユニット２Ｅは、ケーブル３７１を介して接続されている。
【００６７】
図４（Ｂ）は、ホスト装置１の外観斜視図であり、図４（Ｃ）は、マイクユニット２Ａの外観斜視図である。図４（Ｃ）においては、マイクユニット２Ａを代表して図示し、説明を行うが、全てのマイクユニットは、同じ外観および構成を有する。図４（Ｂ）に示すように、ホスト装置１は、直方体形状の筐体１０１Ａを有し、筐体１０１Ａの側面（正面）にスピーカ１０２が設けられ、筐体１０１Ａの側面（背面）に通信Ｉ／Ｆ１１が設けられている。マイクユニット２Ａは、直方体形状の筐体２０１Ａを有し、筐体２０１Ａの側面にマイク２５Ａが設けられ、筐体２０１Ａの正面に第１入出力端子３３Ａおよび第２入出力端子３４Ａが設けられている。なお、図４（Ｃ）では、マイク２５Ａが背面、右側面、および左側面の３つの収音方向を有する例を示している。ただし、収音方向はこの例に限るものではない。例えば、３つのマイク２５Ａを平面視して１２０度間隔で並べて円周方向に収音する態様であってもよい。マイクユニット２Ａは、第１入出力端子３３Ａにケーブル３３１が接続され、当該ケーブル３３１を介してホスト装置１の通信Ｉ／Ｆ１１に接続されている。また、マイクユニット２Ａは、第２入出力端子３４Ａにケーブル３４１が接続され、当該ケーブル３４１を介してマイクユニット２Ｂの第１入出力端子３３Ｂに接続されている。なお、筐体１０１Ａおよび筐体２０１Ａの形状は直方体形状に限るものではない。例えば、ホスト装置１の筐体１０１Ａが楕円柱であり、マイクユニット２Ａの筐体２０１Ａが円柱形状であってもよい。
【００６８】
本実施形態の信号処理システムは、外観上は図４（Ａ）に示すカスケード型接続の態様でありながら、電気的にはスター型接続の態様を実現することも可能である。以下、この点について、説明する。
【００６９】
図５（Ａ）は、信号接続を示した概略ブロック図である。各マイクユニットのハードウェア構成は全て同一である。まず、代表して図５（Ｂ）を参照して、マイクユニット２Ａの構成および機能について説明する。
【００７０】
マイクユニット２Ａは、図１（Ａ）に示したＤＳＰ２２Ａに加えて、ＦＰＧＡ３１Ａ、第１入出力端子３３Ａおよび第２入出力端子３４Ａを備えている。
【００７１】
ＦＰＧＡ３１Ａは、図５（Ｂ）に示すような物理回路を実現する。すなわち、ＦＰＧＡ３１Ａは、第１入出力端子３３Ａの第１チャンネルと、ＤＳＰ２２Ａとを物理的に接続する。
【００７２】
また、ＦＰＧＡ３１Ａは、第１入出力端子３３Ａの第１チャンネル以外のサブチャンネルの１つと、第２入出力端子３４Ａの当該サブチャンネルに対応するチャンネルに隣接する他チャンネルと、を物理的に接続する。例えば、第１入出力端子３３Ａの第２チャンネルと、第２入出力端子３４Ａの第１チャンネルと、を接続し、第１入出力端子３３Ａの第３チャンネルと、第２入出力端子３４Ａの第２チャンネルと、を接続し、第１入出力端子３３Ａの第４チャンネルと、第２入出力端子３４Ａの第３チャンネルと、を接続し、第１入出力端子３３Ａの第５チャンネルと、第２入出力端子３４Ａの第４チャンネルと、を接続する。第２入出力端子３４Ａの第５チャンネルは、どこにも接続されていない。
【００７３】
このような物理回路により、ホスト装置１の第１チャンネルの信号（ｃｈ．１）は、マイクユニット２ＡのＤＳＰ２２Ａに入力される。また、図５（Ａ）に示すように、ホスト装置１の第２チャンネルの信号（ｃｈ．２）は、マイクユニット２Ａの第１入出力端子３３Ａの第２チャンネルから、マイクユニット２Ｂの第１入出力端子３３Ｂの第１チャンネルに入力され、ＤＳＰ２２Ｂに入力される。
【００７４】
第３チャンネルの信号（ｃｈ．３）は、第１入出力端子３３Ａの第３チャンネルからマイクユニット２Ｂの第１入出力端子３３Ｂの第２チャンネルを経て、マイクユニット２Ｃの第１入出力端子３３Ｃの第１チャンネルに入力され、ＤＳＰ２２Ｃに入力される。
【００７５】
同様の構造により、第４チャンネルの音声信号（ｃｈ．４）は、第１入出力端子３３Ａの第４チャンネルからマイクユニット２Ｂの第１入出力端子３３Ｂの第３チャンネル、およびマイクユニット２Ｃの第１入出力端子３３Ｃの第２チャンネルを経て、マイクユニット２Ｄの第１入出力端子３３Ｄの第１チャンネルに入力され、ＤＳＰ２２Ｄに入力される。第５チャンネルの音声信号（ｃｈ．５）は、第１入出力端子３３Ａの第５チャンネルからマイクユニット２Ｂの第１入出力端子３３Ｂの第４チャンネル、マイクユニット２Ｃの第１入出力端子３３Ｃの第３チャンネル、およびマイクユニット２Ｄの第１入出力端子３３Ｄの第２チャンネルを経て、マイクユニット２Ｅの第１入出力端子３３Ｅの第１チャンネルに入力され、ＤＳＰ２２Ｅに入力される。
【００７６】
これにより、外観上はカスケード型接続でありながら、ホスト装置１から各マイクユニットに個別の音声信号処理プログラムを送信することができる。この場合、ケーブルを介して直列に接続された各マイクユニットは、着脱自在とすることができ、接続順を考慮する必要がない。例えば、最もホスト装置１に近いマイクユニット２Ａにエコーキャンセラのプログラムを送信し、最もホスト装置１から遠いマイクユニット２Ｅにノイズキャンセラのプログラムを送信する場合において、仮にマイクユニット２Ａとマイクユニット２Ｅの接続位置を入れ替えた場合に各マイクユニットに送信されるプログラムについて説明する。この場合、マイクユニット２Ｅの第１入出力端子３３Ｅは、ケーブル３３１を介してホスト装置１の通信Ｉ／Ｆ１１と接続され、第２入出力端子３４Ｅは、ケーブル３４１を介してマイクユニット２Ｂの第１入出力端子３３Ｂと接続される。マイクユニット２Ａの第１入出力端子３３Ａは、ケーブル３７１を介してマイクユニット２Ｄの第２入出力端子３４Ｄに接続される。すると、マイクユニット２Ｅにエコーキャンセラのプログラムが送信され、マイクユニット２Ａにノイズキャンセラのプログラムが送信される。このように、接続順を入れ替えたとしても、最もホスト装置１に近いマイクユニットに必ずエコーキャンセラのプログラムが実行され、最もホスト装置１から遠いマイクユニットにノイズキャンセラのプログラムが実行される。
【００７７】
なお、ホスト装置１は、各マイクユニットの接続順序を認識し、接続順序およびケーブルの長さに基づいて、自装置から一定の距離以内のマイクユニットにはエコーキャンセラのプログラムを送信し、自装置から一定の距離を超えたマイクユニットには、ノイズキャンセラのプログラムを送信することも可能である。ケーブルの長さは、例えば、専用のケーブルを用いる場合には、予めホスト装置にケーブルの長さに関する情報を記憶しておく。また、各ケーブルに識別情報を設定して、識別情報とケーブルの長さに関する情報を記憶し、使用されている各ケーブルから識別情報を受信することで、使用されている各ケーブルの長さを知ることも可能である。
【００７８】
なお、ホスト装置１は、エコーキャンセラのプログラムを送信する時に、自装置に近いエコーキャンセラにはフィルタ係数の数（タップ数）を増加して残響の長いエコーにも対応できるようにし、自装置から遠いエコーキャンセラにはフィルタ係数の数（タップ数）を減少することが好ましい。
【００７９】
また、自装置から一定の距離以内のマイクユニットにはエコーキャンセラのプログラムに代えて、非線形処理を行うプログラム（例えば上述のエコーサプレッサのプログラム）を送信し、エコーキャンセラでは除去しきれないエコー成分が発生する場合であっても、当該エコー成分を除去する態様とすることも可能である。また、本実施形態では、マイクユニットは、ノイズキャンセラまたはエコーキャンセラのいずれかを選択するよう記載されているが、ホスト装置１に近いマイクユニットにはノイズキャンセラおよびエコーキャンセラの双方のプログラムを送信し、ホスト装置１から遠いマイクユニットにはノイズキャンセラのプログラムのみを送信してもよい。
【００８０】
図５（Ａ）および図５（Ｂ）に示した構成によれば、各マイクユニットからホスト装置１に音声信号を出力する場合も同様に、各マイクユニットから各チャンネルの音声信号を個別に出力することができる。
【００８１】
また、この例では、ＦＰＧＡで物理回路を実現する例を示したが、上述の物理回路を実現できるものであれば、ＦＰＧＡに限るものではない。例えば、専用のＩＣを予め用意しておいてもよいし、あらかじめ配線を施しておいてもよい。また、物理回路に限らず、ソフトウェアでＦＰＧＡ３１Ａと同様の回路を実現する態様であってもよい。
【００８２】
次に、図６は、シリアルデータとパラレルデータを変換する場合のマイクユニットの構成を示した概略ブロック図である。図６においては、マイクユニット２Ａを代表して図示し、説明を行うが、全てのマイクユニットは、同じ構成および機能を有する。
【００８３】
この例では、マイクユニット２Ａは、図５（Ａ）および図５（Ｂ）に示したＦＰＧＡ３１Ａに代えて、ＦＰＧＡ５１Ａを備えている。
【００８４】
ＦＰＧＡ５１Ａは、上述したＦＰＧＡ３１Ａに相当する物理回路５０１Ａ、シリアルデータとパラレルデータとを変換する第１変換部５０２Ａおよび第２変換部５０３Ａを備えている。
【００８５】
この例では、第１入出力端子３３Ａおよび第２入出力端子３４Ａは、複数チャンネルの音声信号をシリアルデータとして入出力する。ＤＳＰ２２Ａは、第１チャンネルの音声信号をパラレルデータで物理回路５０１Ａに出力する。
【００８６】
物理回路５０１Ａは、ＤＳＰ２２Ａから出力された第１チャンネルのパラレルデータを第１変換部５０２Ａに出力する。また、物理回路５０１Ａは、第２変換部５０３Ａから出力された第２チャンネルのパラレルデータ（ＤＳＰ２２Ｂの出力信号に相当する。）、第３チャンネルのパラレルデータ（ＤＳＰ２２Ｃの出力信号に相当する。）、第４チャンネルのパラレルデータ（ＤＳＰ２２Ｄの出力信号に相当する。）、および第５チャンネルのパラレルデータ（ＤＳＰ２２Ｅの出力信号に相当する。）を第１変換部５０２Ａに出力する。
【００８７】
図７（Ａ）は、シリアルデータとパラレルデータの変換を示す概念図である。パラレルデータは、図７（Ａ）の上欄に示すように、同期用のビットクロック（ＢＣＫ）と、ワードクロック（ＷＣＫ）と、各チャンネル（５チャンネル）の信号ＳＤＯ０〜ＳＤＯ４と、からなる。
【００８８】
シリアルデータは、同期信号とデータ部分と、からなる。データ部分には、ワードクロックと、各チャンネル（５チャンネル）の信号ＳＤＯ０〜ＳＤＯ４と、誤り訂正符号ＣＲＣと、が含まれている。
【００８９】
第１変換部５０２Ａは、物理回路５０１Ａから図７（Ａ）上欄に示すようなパラレルデータが入力される。第１変換部５０２Ａは、当該パラレルデータを図７（Ａ）下欄に示すようなシリアルデータに変換する。このようなシリアルデータが第１入出力端子３３Ａに出力され、ホスト装置１に入力される。ホスト装置１は、入力されたシリアルデータに基づいて、各チャンネルの音声信号を処理する。
【００９０】
一方、第２変換部５０３Ａは、マイクユニット２Ｂの第１変換部５０２Ｂから図７（Ａ）下欄に示すようなシリアルデータが入力され、図７（Ａ）上欄に示すようなパラレルデータに変換し、物理回路５０１Ａに出力する。
【００９１】
そして、図７（Ｂ）に示すように、物理回路５０１Ａによって、第２変換部５０３Ａが出力するＳＤＯ０の信号は、ＳＤＯ１の信号として第１変換部５０２Ａに出力され、第２変換部５０３Ａが出力するＳＤＯ１の信号は、ＳＤＯ２の信号として第１変換部５０２Ａに出力され、第２変換部５０３Ａが出力するＳＤＯ２の信号は、ＳＤＯ３の信号として第１変換部５０２Ａに出力され、第２変換部５０３Ａが出力するＳＤＯ３の信号は、ＳＤＯ４の信号として第１変換部５０２Ａに出力される。
【００９２】
したがって、図５（Ａ）に示した例と同様に、ＤＳＰ２２Ａの出力した第１チャンネルの音声信号（ｃｈ．１）は、ホスト装置１に第１チャンネルの音声信号として入力され、ＤＳＰ２２Ｂが出力した第２チャンネルの音声信号（ｃｈ．２）は、ホスト装置１に第２チャンネルの音声信号として入力され、ＤＳＰ２２Ｃが出力した第３チャンネルの音声信号（ｃｈ．３）は、ホスト装置１に第３チャンネルの音声信号として入力され、ＤＳＰ２２Ｄが出力した第４チャンネルの音声信号（ｃｈ．４）は、ホスト装置１に第４チャンネルの音声信号として入力され、マイクユニット２ＥのＤＳＰ２２Ｅが出力した第５チャンネルの音声信号（ｃｈ．５）は、ホスト装置１に第５チャンネルの音声信号として入力される。
【００９３】
図８を参照して、上述の信号の流れについて説明する。まず、マイクユニット２ＥのＤＳＰ２２Ｅは、自装置のマイク２５Ｅで収音した音声を音声信号処理部２４Ａで処理し、当該処理後の音声を単位ビットデータに分割したもの（信号ＳＤＯ４）を物理回路５０１Ｅに出力する。物理回路５０１Ｅは、当該信号ＳＤＯ４を第１チャンネルの信号とするパラレルデータとして、第１変換部５０２Ｅに出力する。第１変換部５０２Ｅは、当該パラレルデータをシリアルデータに変換する。当該シリアルデータは、図８の最下欄に示すように、ワードクロックから順に、先頭の単位ビットデータ（図中の信号ＳＤＯ４）と、ビットデータ０（図中のハイフン「−」で示す。）と、誤り訂正符号ＣＲＣと、が含まれている。このようなシリアルデータが第１入出力端子３３Ｅから出力され、マイクユニット２Ｄに入力される。
【００９４】
マイクユニット２Ｄの第２変換部５０３Ｄは、入力されたシリアルデータをパラレルデータに変換し、物理回路５０１Ｄに出力する。そして、物理回路５０１Ｄは、当該パラレルデータに含まれる信号ＳＤＯ４を第２チャンネルの信号として、ＤＳＰ２２Ｄから入力される信号ＳＤＯ３を第１チャンネルの信号として、第１変換部５０２Ｄに出力する。第１変換部５０２Ｄは、図８の上から３欄目に示すように、信号ＳＤＯ３をワードクロックに続く先頭の単位ビットデータとして挿入し、信号ＳＤＯ４を２番目の単位ビットデータとするシリアルデータに変換する。また、第１変換部５０２Ｄは、この場合（信号ＳＤＯ３が先頭であり、信号ＳＤＯ４が２番目である場合）の誤り訂正符号ＣＲＣを新たに生成し、当該シリアルデータに付与して出力する。
【００９５】
このようなシリアルデータが第１入出力端子３３Ｄから出力され、マイクユニット２Ｃに入力される。マイクユニット２Ｃにおいても同様の処理が行われる。その結果、マイクユニット２Ｃは、信号ＳＤＯ２をワードクロックに続く先頭の単位ビットデータとして挿入し、信号ＳＤＯ３を２番目の単位ビットデータとし、信号ＳＤＯ４を３番目の単位ビットデータとし、新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。当該シリアルデータは、マイクユニット２Ｂに入力される。マイクユニット２Ｂにおいても同様の処理が行われる。その結果、マイクユニット２Ｂは、信号ＳＤＯ１をワードクロックに続く先頭の単位ビットデータとして挿入し、信号ＳＤＯ２を２番目の単位ビットデータとし、信号ＳＤＯ３を３番目の単位ビットデータとし、信号ＳＤＯ４を４番目の単位ビットデータとし、新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。当該シリアルデータは、マイクユニット２Ａに入力される。マイクユニット２Ａにおいても同様の処理が行われる。その結果、マイクユニット２Ａは、信号ＳＤＯ０をワードクロックに続く先頭の単位ビットデータとして挿入し、信号ＳＤＯ１を２番目の単位ビットデータとし、信号ＳＤＯ２を３番目の単位ビットデータとし、信号ＳＤＯ３を４番目の単位ビットデータとし、信号ＳＤＯ４を５番目の単位ビットデータとし、新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。そして、当該シリアルデータは、ホスト装置１に入力される。
【００９６】
このようにして、図５（Ａ）に示した例と同様に、ＤＳＰ２２Ａの出力した第１チャンネルの音声信号（ｃｈ．１）は、ホスト装置１に第１チャンネルの音声信号として入力され、ＤＳＰ２２Ｂが出力した第２チャンネルの音声信号（ｃｈ．２）は、ホスト装置１に第２チャンネルの音声信号として入力され、ＤＳＰ２２Ｃが出力した第３チャンネルの音声信号（ｃｈ．３）は、ホスト装置１に第３チャンネルの音声信号として入力され、ＤＳＰ２２Ｄが出力した第４チャンネルの音声信号（ｃｈ．４）は、ホスト装置１に第４チャンネルの音声信号として入力され、マイクユニット２ＥのＤＳＰ２２Ｅが出力した第５チャンネルの音声信号（ｃｈ．５）は、ホスト装置１に第５チャンネルの音声信号として入力される。すなわち、各マイクユニットは、各ＤＳＰで処理された音声信号を、一定の単位ビットデータに分割して上位に接続されたマイクユニットに送信し、各マイクユニットは協同して送信用シリアルデータを作成することになる。
【００９７】
次に、図９は、ホスト装置１から各マイクユニットに個別の音声信号処理プログラムを送信する場合の信号の流れを示す図である。この場合、図８に示した信号の流れとは逆の処理がなされる。
【００９８】
まず、ホスト装置１は、不揮発性メモリ１４から、各マイクユニットに送信する音声信号処理プログラムを一定の単位ビットデータに分割して読み出し、単位ビットデータを各マイクユニットが受け取る順に配列したシリアルデータを作成する。シリアルデータは、ワードクロックに続く先頭の単位ビットデータとして信号ＳＤＯ０、２番目の単位ビットデータとして信号ＳＤＯ１、３番目の単位ビットデータとして信号ＳＤＯ２、４番目の単位ビットデータとして信号ＳＤＯ３、５番目の単位ビットデータとして信号ＳＤＯ４、および誤り訂正符号ＣＲＣが付与されている。当該シリアルデータがまずマイクユニット２Ａに入力される。マイクユニット２Ａでは、当該シリアルデータから先頭の単位ビットデータである信号ＳＤＯ０が抜き出され、当該抜き出された単位ビットデータがＤＳＰ２２Ａに入力され、揮発性メモリ２３Ａに一時記憶される。
【００９９】
そして、マイクユニット２Ａは、ワードクロックに続く先頭の単位ビットデータとして信号ＳＤＯ１、２番目の単位ビットデータとして信号ＳＤＯ２、３番目の単位ビットデータとして信号ＳＤＯ３、４番目の単位ビットデータとして信号ＳＤＯ４、および新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。５番目の単位ビットデータは０（図中のハイフン「−」）とされる。当該シリアルデータがマイクユニット２Ｂに入力される。マイクユニット２Ｂでは、先頭の単位ビットデータである信号ＳＤＯ１がＤＳＰ２２Ｂに入力される。そして、マイクユニット２Ｂは、ワードクロックに続く先頭の単位ビットデータとして信号ＳＤＯ２、２番目の単位ビットデータとして信号ＳＤＯ３、３番目の単位ビットデータとして信号ＳＤＯ４、および新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。当該シリアルデータがマイクユニット２Ｃに入力される。マイクユニット２Ｃでは、先頭の単位ビットデータである信号ＳＤＯ２がＤＳＰ２２Ｃに入力される。そして、マイクユニット２Ｃは、ワードクロックに続く先頭の単位ビットデータとして信号ＳＤＯ３、２番目の単位ビットデータとして信号ＳＤＯ４、および新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。当該シリアルデータがマイクユニット２Ｄに入力される。マイクユニット２Ｄでは、先頭の単位ビットデータである信号ＳＤＯ３がＤＳＰ２２Ｄに入力される。そして、マイクユニット２Ｄは、ワードクロックに続く先頭の単位ビットデータとして信号ＳＤＯ４、および新たな誤り訂正符号ＣＲＣを付与したシリアルデータを出力する。最後に、当該シリアルデータがマイクユニット２Ｅに入力され、先頭の単位ビットデータである信号ＳＤＯ４がＤＳＰ２２Ｅに入力される。
【０１００】
この様にして、ホスト装置１に接続されているマイクユニットには必ず先頭の単位ビットデータ（信号ＳＤＯ０）が送信され、２番目に接続されているマイクユニットには必ず２番目の単位ビットデータ（信号ＳＤＯ１）が送信され、３番目に接続されているマイクユニットには必ず３番目の単位ビットデータ（信号ＳＤＯ２）が送信され、４番目に接続されているマイクユニットには必ず４番目の単位ビットデータ（信号ＳＤＯ３）が送信され、５番目に接続されているマイクユニットには必ず５番目の単位ビットデータ（信号ＳＤＯ４）が送信される。
【０１０１】
そして、各マイクユニットは、単位ビットデータを結合した音声信号処理プログラムに応じた処理を行う。この場合においても、ケーブルを介して直列に接続された各マイクユニットは、着脱自在とすることができ、接続順を考慮する必要がない。例えば、最もホスト装置１に近いマイクユニット２Ａにエコーキャンセラのプログラムを送信し、最もホスト装置１から遠いマイクユニット２Ｅにノイズキャンセラのプログラムを送信する場合において、仮にマイクユニット２Ａとマイクユニット２Ｅの接続位置を入れ替えると、マイクユニット２Ｅにエコーキャンセラのプログラムが送信され、マイクユニット２Ａにノイズキャンセラのプログラムが送信される。このように、接続順を入れ替えたとしても、最もホスト装置１に近いマイクユニットに必ずエコーキャンセラのプログラムが実行され、最もホスト装置１から遠いマイクユニットにノイズキャンセラのプログラムが実行される。
【０１０２】
次に、図１０のフローチャートを参照して、ホスト装置１および各マイクユニットの起動時の動作について説明する。ホスト装置１のＣＰＵ１２は、マイクユニットが接続され、当該マイクユニットの起動状態を検知すると（Ｓ１１）、不揮発性メモリ１４から所定の音声信号処理プログラムを読み出し（Ｓ１２）、通信Ｉ／Ｆ１１を介して各マイクユニットに送信する（Ｓ１３）。このとき、ホスト装置１のＣＰＵ１２は、上述のように音声信号処理プログラムを一定の単位ビットデータに分割し、単位ビットデータを各マイクユニットが受け取る順に配列したシリアルデータを作成して、マイクユニットへ送信する。
【０１０３】
各マイクユニットは、ホスト装置１から送信された音声信号処理プログラムを受信し（Ｓ２１）、一時記憶する（Ｓ２２）。このとき、各マイクユニットは、シリアルデータから自己が受け取るべき単位ビットデータを抜き出して受け取り、抜き出した単位ビットデータを一時記憶する。マイクユニットは、一時記憶した単位ビットデータを結合し、結合した音声信号処理プログラムに応じた処理を行う（Ｓ２３）。そして、各マイクユニットは、収音した音声に係るデジタル音声信号をホスト装置１に送信する（Ｓ２４）。このとき、各マイクユニットの音声信号処理部が処理したデジタル音声信号は、一定の単位ビットデータに分割されて上位に接続されたマイクユニットに送信され、各マイクユニットが協同して送信用シリアルデータを作成し、当該送信用シリアルデータをホスト装置に送信する。
【０１０４】
なお、この例では、最小ビット単位でシリアルデータに変換しているが、例えば１ワード毎に変換する等、最小ビット単位の変換に限るものではない。
【０１０５】
また、仮に、接続されていないマイクユニットが存在した場合、信号がないチャンネルが存在する場合（ビットデータが０となる場合）であっても、当該チャンネルのビットデータは削除せずに、シリアルデータ内に含めて伝送する。例えば、マイクユニットの数が４つであった場合、必ず信号ＳＤＯ４はビットデータが０となるが、当該信号ＳＤＯ４は削除されずにビットデータ０の信号として伝送される。したがって、どの装置がどのチャンネルに対応する装置であるか、接続関係を考慮する必要もなく、どの装置にどのデータを送受信するか、等のアドレス情報も不要であり、仮に各マイクユニットの接続順を入れ替えたとしても、それぞれのマイクユニットから適切なチャンネルの信号が出力される。
【０１０６】
このようにして、装置間をシリアルデータで伝送する構成とすれば、チャンネル数が増えたとしても装置間の信号線が増えることがない。なお、マイクユニットの起動状態を検知する検知手段は、ケーブルの接続を検知することで起動状態を検知することができるが、電源投入時に接続されているマイクユニットを検出してもよい。また、使用中に新たなマイクユニットが追加された場合は、ケーブルの接続を検知し、起動状態を検知することもできる。この場合は、接続済みマイクユニットのプログラムを消去し、再度本体からすべてのマイクユニットへ音声処理プログラムを送信することもできる。
【０１０７】
次に、図１１は、応用例に係る信号処理システムの構成図である。応用例に係る信号処理システムでは、直列接続された子機１０Ａ〜子機１０Ｅと、子機１０Ａに接続された親機（ホスト装置）１と、を備えている。図１２は、子機１０Ａの外観斜視図である。図１３は、子機１０Ａの構成を示すブロック図である。この応用例では、ホスト装置１は、ケーブル３３１を介して子機１０Ａに接続されている。子機１０Ａおよび子機１０Ｂは、ケーブル３４１を介して接続されている。子機１０Ｂおよび子機１０Ｃは、ケーブル３５１を介して接続されている。子機１０Ｃおよび子機１０Ｄは、ケーブル３６１を介して接続されている。子機１０Ｄおよび子機１０Ｅは、ケーブル３７１を介して接続されている。子機１０Ａ〜子機１０Ｅは、同じ構成からなる。したがって、以下の子機の構成の説明では、子機１０Ａを代表して説明する。各子機のハードウェア構成は全て同一である。
【０１０８】
なお、ホスト装置１は、図１４のフローチャートに示すように、スピーカ１０２から各子機に向けて試験用音波を発して各子機に当該試験用音波のレベルを判定させることも可能である。
【０１０９】
まず、ホスト装置１は、子機の起動状態を検知すると（Ｓ５１）、不揮発性メモリ１４からレベル判定用プログラムを読み出し（Ｓ５２）、通信Ｉ／Ｆ１１を介して各子機に送信する（Ｓ５３）。このとき、ホスト装置１のＣＰＵ１２は、レベル判定用プログラムを一定の単位ビットデータに分割し、単位ビットデータを各子機が受け取る順に配列したシリアルデータを作成して、子機へ送信する。
【０１１０】
各子機は、ホスト装置１から送信されたレベル判定用プログラムを受信する（Ｓ７１）。レベル判定用プログラムは、揮発性メモリ２３Ａに一時記憶する（Ｓ７２）。このとき、各子機は、シリアルデータから自己が受け取るべき単位ビットデータを抜き出して受け取り、抜き出した単位ビットデータを一時記憶する。そして、各子機は、一時記憶した単位ビットデータを結合し、結合したレベル判定用プログラムを実行する（Ｓ７３）。
【０１１１】
そして、ホスト装置１は、レベル判定用プログラムを送信してから所定時間経過後に試験用音波を発する（Ｓ５４）。各子機の係数決定部２２０は、音声レベル判定手段として機能し、複数のマイクロホンＭＩＣａ〜マイクロホンＭＩＣｍに入力された試験用音波のレベルを判定する（Ｓ７４）。係数決定部２２０は、判定結果となるレベル情報（レベルデータ）をホスト装置１に送信する（Ｓ７５）。レベルデータは、複数のマイクロホンＭＩＣａ〜マイクロホンＭＩＣｍそれぞれについて送信してもよいし、子機毎に最大レベルを示したレベルデータのみを送信してもよい。なお、レベルデータは、一定の単位ビットデータに分割して上位に接続された子機に送信されることにより、各子機が協同してレベル判定用シリアルデータを作成することになる。
【０１１２】
次に、ホスト装置１は、各子機からレベルデータを受信する（Ｓ５５）。ホスト装置１は、受信したレベルデータに基づいて、各子機に送信すべき音声信号処理プログラムを選択し、これらプログラムを不揮発性メモリ１４から読み出す（ｓ５６）。例えば、試験用音波のレベルが高い子機は、エコーのレベルが高いと判断し、エコーキャンセラのプログラムを選択する。また、試験用音波のレベルが低い子機は、エコーのレベルが低いと判断し、ノイズキャンセラのプログラムを選択する。そして、ホスト装置１は、読み出した音声信号処理プログラムを各子機に送信する（ｓ５７）。以後の処理は、図１０に示したフローチャートと同じであるため、説明を省略する。
【０１１３】
なお、ホスト装置１は、受信したレベルデータに基づいてエコーキャンセラのプログラムにおける各子機のフィルタ係数の数を変更し、各子機へフィルタ係数の数を変更するための変更パラメータを定めてもよい。例えば、試験用音波のレベルが高い子機にはタップ数を増加し、試験用音波のレベルが低い子機にはタップ数を減少する。この場合、ホスト装置１は、この変更パラメータを一定の単位ビットデータに分割して、単位ビットデータを各子機が受け取る順に配列した変更パラメータ用シリアルデータを作成し、各子機へ送信する。
【０１１４】
なお、エコーキャンセラは、各子機における複数のマイクロホンＭＩＣａ〜マイクロホンＭＩＣｍのそれぞれについて備える態様とすることも可能である。この場合、各子機の係数決定部２２０は、複数のマイクロホンＭＩＣａ〜マイクロホンＭＩＣｍのそれぞれについてレベルデータを送信する。
【０１１５】
また、上述のレベル情報ＩＦｏ１０Ａ〜レベル情報ＩＦｏ１０Ｅには、各子機におけるマイクロホンの識別情報が含まれていてもよい。
【０１１６】
この場合、図１５に示すように、子機は、最大パワーの収音信号を検出し、当該最大パワーの収音信号のレベル情報を生成したとき（Ｓ８０１）、最大パワーが検出されたマイクロホンの識別情報をレベル情報に含めて送信する（Ｓ８０２）。
【０１１７】
そして、ホスト装置１は、各子機からレベル情報を受信し（Ｓ９０１）、最大レベルとなるレベル情報を選択したときに、当該選択されたレベル情報に含まれているマイクロホンの識別情報に基づいて当該マイクロホンを特定することで、使用されているエコーキャンセラを特定する（Ｓ９０２）。ホスト装置１は、特定されたエコーキャンセラを使用している子機に対して、当該エコーキャンセラに関係する各信号の送信リクエストを行う（Ｓ９０３）。
【０１１８】
そして、子機は、送信リクエストを受信した場合（Ｓ８０３）、ホスト装置１に対して、指定されたエコーキャンセラから擬似回帰音信号、収音信号ＮＥ１（前段のエコーキャンセラによりエコー成分が除去される前の収音信号）、および収音信号ＮＥ１’（前段のエコーキャンセラによりエコー成分が除去された後の収音信号）の各信号を送信する（Ｓ８０４）。
【０１１９】
ホスト装置１は、これら各信号を受信し（Ｓ９０４）、受信した各信号をエコーサプレッサに入力する（Ｓ９０５）。これにより、エコーサプレッサのエコー生成部１２５には、特定されたエコーキャンセラの学習進捗度に応じた係数が設定されるため、適切な残留エコー成分を生成することができる。
【０１２０】
なお、図１６に示すように、進捗度算出部１２４は、音声信号処理部２４Ａ側に設ける態様とすることも可能である。この場合、ホスト装置１は、図１５のＳ９０３において、特定したエコーキャンセラを使用している子機に対して、学習進捗度に応じて変化する係数の送信をリクエストする。子機は、Ｓ８０４において、進捗度算出部１２４で算出される係数を読み出し、ホスト装置１に送信する。エコー生成部１２５では、受信した係数および擬似回帰音信号に応じて残留エコー成分が生成される。
【０１２１】
次に、図１７は、ホスト装置および子機の配置に関する変形例を示した図である。図１７（Ａ）は、図１１に示した接続態様と同じであるが、子機１０Ｃがホスト装置１に最も遠く、子機１０Ｅがホスト装置１に最も近くなる例を示している。すなわち、子機１０Ｃおよび子機１０Ｄを接続するケーブル３６１が曲げられて子機１０Ｄおよび子機１０Ｅがホスト装置１に近づくようになっている。
【０１２２】
一方、図１７（Ｂ）の例では、子機１０Ｃがケーブル３３１を介してホスト装置１に接続されている。この場合、子機１０Ｃは、ホスト装置１から送信されたデータを分岐して子機１０Ｂおよび子機１０Ｄに送信する。また、子機１０Ｃは、子機１０Ｂから送信されたデータと、子機１０Ｄから送信されたデータと、自装置のデータと、をまとめてホスト装置１に送信する。この場合も、直列接続された複数の子機のいずれか１つにホスト装置が接続されていることになる。
【０１２３】
本発明を詳細にまた特定の実施態様を参照して説明してきたが、本発明の精神、範囲または意図の範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
【符号の説明】
【０１２４】
１…ホスト装置
２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ…マイクユニット
１１…通信Ｉ／Ｆ
１２…ＣＰＵ
１３…ＲＡＭ
１４…不揮発性メモリ
２１Ａ…通信Ｉ／Ｆ
２２Ａ…ＤＳＰ
２３Ａ…揮発性メモリ
２４Ａ…音声信号処理部
２５Ａ…マイク
【図１】
2014116931.tif 000003
【図２】
2014116931.tif 000004
【図３】
2014116931.tif 000005
【図４】
2014116931.tif 000006
【図５】
2014116931.tif 000007
【図６】
2014116931.tif 000008
【図７】
2014116931.tif 000009
【図８】
2014116931.tif 000010
【図９】
2014116931.tif 000011
【図１０】
2014116931.tif 000012
【図１１】
2014116931.tif 000013
【図１２】
2014116931.tif 000014
【図１３】
2014116931.tif 000015
【図１４】
2014116931.tif 000016
【図１５】
2014116931.tif 000017
【図１６】
2014116931.tif 000018
【図１７】
2014116931.tif 000019