(57)【要約】【課題】ショットキーダイオードを用いた半導体評価方法において、ウエハ上における同一箇所での連続プロセス評価を可能とする【解決手段】ショットキープローブ１は、半導体層２と、半導体層２の上面に形成されたショットキー電極３と、半導体層２の下面に形成されたオーミック電極４とを備える。ショットキー電極３は、正方形の板状に形成されており、半導体層２の上面に１個または複数個配置される。またショットキー電極３は、ナノ銀／銀混合ペーストを半導体層２の上面に塗布することにより形成される。ナノ銀／銀混合ペーストは、銀ペーストにナノ銀を混合したものである。またオーミック電極４は、半導体層２の下面の全体に亘って、銀ペーストを塗布することにより形成される。【選択図】図１
2014116510.tif 000002
【特許請求の範囲】
【請求項１】
銀ペーストにナノ銀を混合した混合ペーストを半導体層の上面に塗布することにより、前記混合ペーストからなるショットキー電極が前記半導体層の上面に形成されたショットキーダイオードを作製する作製工程と、
前記作製工程で作製された前記ショットキーダイオードに対して、電流―電圧特性の測定、容量―電圧特性の測定、および過渡容量分光（ＤＬＴＳ）法を用いた測定のうち少なくとも１つの測定を行う測定工程と、
前記測定工程での測定結果に基づいて、前記半導体層の評価を行う評価工程とを有する
ことを特徴とする半導体評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーダイオードを用いた半導体評価方法に関する。
【背景技術】
【０００２】
近年、ＭＩＳ（Metal-Insulator-Semiconductor）構造を有するＬＳＩの高速化および高集積化に伴い、シリコン（Ｓｉ）の信頼性に対する要求が高まっている。
従来、シリコンをはじめとする半導体ウエハを評価するために、ショットキーダイオードの電流（Ｉ）―電圧（Ｖ）特性および容量（Ｃ）―電圧（Ｖ）特性を測定することが行われている。また、半導体における低濃度の欠陥を評価するために、過渡容量分光（ＤＬＴＳ；Deep Level Transient Spectroscopy）法を用いた測定をショットキーダイオードに対して実行することが行われている。
【０００３】
なお、ショットキーダイオードの作製では通常、ショットキー接触およびオーミック接触を、蒸着法による金属薄膜堆積で形成している（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３２３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、蒸着法による金属薄膜堆積では、蒸着によりショットキー接触面が損傷することが懸念される。さらに、一旦形成した蒸着金属の除去は困難であるため、蒸着法を用いて作製したショットキーダイオードは、ウエハ上における同一箇所での連続プロセス評価には適さない。
【０００６】
本発明は、こうした問題に鑑みてなされたものであり、ウエハ上における同一箇所での連続プロセス評価を可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた請求項１に記載の半導体評価方法は、銀ペーストにナノ銀を混合した混合ペーストを半導体層の上面に塗布することにより、混合ペーストからなるショットキー電極が半導体層の上面に形成されたショットキーダイオードを作製する作製工程と、作製工程で作製されたショットキーダイオードに対して、電流―電圧特性の測定、容量―電圧特性の測定、および過渡容量分光（ＤＬＴＳ）法を用いた測定のうち少なくとも１つの測定を行う測定工程と、測定工程での測定結果に基づいて、半導体層の評価を行う評価工程とを有することを特徴とする。
【０００８】
このように構成された半導体評価方法では、ショットキー電極の材料となる混合ペーストを半導体層に塗布することによりショットキーダイオードを作製するため、蒸着と異なり、ショットキー電極の形成により半導体層が損傷してしまうことがない。また、ショットキー電極は、混合ペーストの塗布により形成されるため、半導体層からのショットキー電極の除去が容易であり、ショットキー電極の除去により半導体層が損傷してしまうということがない。
【０００９】
したがって、半導体層を損傷させることなくショットキー電極の形成と除去とを繰り返し行うことができ、ウエハ上における同一箇所での連続プロセス評価を行うことができる。
【図面の簡単な説明】
【００１０】
【図１】ショットキープローブ１の構成を示す斜視図である。
【図２】プロセス評価の流れを示すフローチャートである。
【図３】ｎ−Ｓｉに作製したショットキープローブ１の測定結果を示すグラフである。
【図４】ｎ−ＧａＮに作製したショットキープローブ１の測定結果を示すグラフである。
【図５】ｎ−ＳｉＣに作製したショットキープローブ１の測定結果を示すグラフである。
【発明を実施するための形態】
【００１１】
以下に本発明の実施形態について図面とともに説明する。
ショットキープローブ１は、図１に示すように、半導体層２と、半導体層２の上面に形成されたショットキー電極３と、半導体層２の下面に形成されたオーミック電極４とを備える。
【００１２】
これらのうちショットキー電極３は、一辺の長さが例えば１ｍｍの正方形の板状に形成されており、半導体層２の上面に１個または複数個（本実施形態では３個）配置される。またショットキー電極３は、ナノ銀／銀混合ペーストを半導体層２の上面に塗布し、その後に１３０℃で３０分間のアニールを行うことにより形成される。ナノ銀／銀混合ペーストは、銀ペーストにナノ銀を混合したものであり、本実施形態において、ナノ銀と銀ペーストの混合割合は３：７である。
【００１３】
またオーミック電極４は、半導体層２の下面の全体に亘って、銀ペーストまたはＩｎＧａを塗布することにより形成される。なお本実施形態では、オーミック電極４は銀ペーストにより形成されている。
【００１４】
従って、ショットキープローブ１は、半導体層２の上面に形成されたショットキー電極３の個数分のショットキーダイオードで構成される。
次に、ショットキープローブ１を用いたプロセス評価の流れを説明する。
【００１５】
図２に示すように、まず、評価対象とするウエハ（以下、評価ウエハという）に熱処理などのプロセスを行い（Ｓ１０）、さらに評価ウエハの表面を洗浄する（Ｓ２０）。そして、評価ウエハにショットキーダイオード１を作製する（Ｓ３０）。その後、Ｉ―Ｖ測定、Ｃ―Ｖ測定およびＤＬＴＳ測定を行い（Ｓ４０）、測定結果に基づいてプロセス評価を行う（Ｓ５０）。
【００１６】
さらに、プロセス評価を引き続き行う場合（例えば、さらに高温の熱処理を行う場合）に、ショットキープローブ１を除去する（Ｓ６０）。その後、プロセスを行い（Ｓ１０）、表面処理（Ｓ２０）の後、ショットキープローブ１を再度形成する（Ｓ３０）。
【００１７】
次に、半導体層２がｎ−Ｓｉである場合におけるショットキープローブ１の測定結果を図３（ａ）〜（ｄ）に示す。
図３（ａ）に示すＩ―Ｖ特性により、ショットキープローブ１の整流性を確認することができた。また、図３（ｂ）のＣ−Ｖ特性が示すように、良好なＣ−Ｖ曲線が得られた。
【００１８】
そして、図３（ｃ）に示すように、図３（ｂ）のＣ−Ｖ特性から得られたキャリヤ濃度分布は平坦な特性を示している。なお、図３（ｃ）が示すキャリヤ濃度は１０13ｃｍ-3であり、ｎ−Ｓｉからなる半導体層２の抵抗率は４５０Ωｃｍであった。図３（ｃ）が示すキャリヤ濃度は、半導体層２の抵抗率が４５０Ωｃｍであることから算出される値に一致している。
【００１９】
図３（ｄ）に示すＤＬＴＳ測定結果では、３つのピークが観測されている。なお、半導体層２にはＨｅイオン注入処理が行われており、上記３つのピークはＨｅイオン注入により形成されたトラップに対応する。各ピークのエネルギー準位とトラップ濃度を図３（ｄ）中に示す。
【００２０】
次に、半導体層２がｎ−ＧａＮである場合におけるショットキープローブ１の測定結果を図４（ａ）〜（ｄ）に示す。
図４（ａ）のＩ―Ｖ特性が示すように、良好な整流性が得られた。また、図４（ｂ）のＣ−Ｖ特性が示すように、良好なＣ−Ｖ曲線が得られた。
【００２１】
そして、図４（ｃ）に示すように、図４（ｂ）のＣ−Ｖ特性から得られたキャリヤ濃度分布はほぼ平坦な特性を示している。なお、図４（ｃ）が示すキャリヤ濃度は２×１０16ｃｍ-3前後であり、ｎ−ＧａＮからなる半導体層２内におけるＳｉドナーのドーピング量に対応している。
【００２２】
図４（ｄ）のＤＬＴＳ測定結果に示すように、２つのピークが観測されており、数ｆＦのＤＬＴＳ信号を明瞭に測定することができる。上記２つのピークのエネルギー準位とトラップ濃度を図４（ｄ）中に示す。
【００２３】
次に、半導体層２がｎ−ＳｉＣである場合におけるショットキープローブ１の測定結果を図５（ａ）〜（ｄ）に示す。
図５（ａ）のＩ―Ｖ特性が示すように、良好な整流性が得られた。
【００２４】
そして、図５（ｃ）に示すように、図５（ｂ）のＣ−Ｖ特性から得られたキャリヤ濃度分布は平坦な特性を示している。なお、図５（ｃ）が示すキャリヤ濃度は３．５×１０15ｃｍ-3である。
【００２５】
図５（ｄ）に示すＤＬＴＳ測定結果では、３トラップが検出されている。低温側から、残留不純物（Ｔｉ，Ｖ，Ｃｒ）による結晶欠陥と見られるＤ１ピーク、炭素空孔に起因した常温側のＺ1/2ピーク、および炭素空孔に起因した高温側のＥＨ6/7ピークが観測された。ＥＨ6/7ピークは、ピーク高さが小さく且つブロードであるため、トラップパラメータの算出は困難である。他のトラップのエネルギー準位とトラップ濃度を図５（ｄ）中に示す。ＥＨ6/7ピークのＤＬＴＳ信号は若干不明瞭である。しかし図５（ｄ）は、６００Ｋという高温までＤＬＴＳ測定が可能であることを示している。
【００２６】
本実施形態の半導体評価方法は、銀ペーストにナノ銀を混合したナノ銀／銀混合ペーストを半導体層２の上面に塗布することにより、ナノ銀／銀混合ペーストからなるショットキー電極３が半導体層２の上面に形成されたショットキープローブ１を作製する作製工程（Ｓ３０）と、作製工程で作製されたショットキープローブ１に対して、電流―電圧特性の測定、容量―電圧特性の測定、および過渡容量分光（ＤＬＴＳ）法を用いた測定を行う測定工程（Ｓ４０）と、測定工程での測定結果に基づいて、半導体層２の評価を行う評価工程（Ｓ５０）とを有することを特徴とする。
【００２７】
このように構成された半導体評価方法では、ショットキー電極の材料となるナノ銀／銀混合ペーストを半導体層２に塗布することによりショットキーダイオードを作製するため、蒸着と異なり、ショットキー電極３の形成により半導体層２が損傷してしまうことがない。また、ショットキー電極３は、ナノ銀／銀混合ペーストの塗布により形成されるため、半導体層２からのショットキー電極３の除去が容易であり、ショットキー電極３の除去により半導体層２が損傷してしまうということがない。
【００２８】
したがって、半導体層２を損傷させることなくショットキー電極の形成と除去とを繰り返し行うことができ、ウエハ上における同一箇所での連続プロセス評価を行うことができる。
【００２９】
また、蒸着法を用いてショットキーダイオードを作製する場合には、オーミック接触形成時の熱処理（例えば５００〜８００℃）により、熱処理の前後で、ショットキーダイオードが作製された半導体の特性が変化してしまうことが懸念される。これに対し、本実施形態の半導体評価方法では、ナノ銀／銀混合ペーストを塗布した後の熱処理は１３０℃で比較的低温であるため、ショットキーダイオードの作製に起因して半導体の特性が変化するのを抑制することができる。
【００３０】
また、半導体層２に複数のショットキー電極３を形成することより、多量で且つ任意の配置でショットキーダイオードを作製することができ、ウエハの結晶性のウエハ内分布を容易に評価することができる。
【００３１】
また、ナノ銀／銀混合ペーストを塗布するという方法でショットキー電極を形成するため、ショットキー電極の形成のために蒸着装置を設置したり電極マスクを作製したりするなどの労力が不要であり、ショットキーダイオードを容易に作製することができる。
【００３２】
また、図５（ｄ）に示すように、ショットキープローブ１によるＤＬＴＳ測定は、７７Ｋ〜６７０Ｋの温度範囲で可能である。
以上説明した実施形態において、ショットキープローブ１は本発明におけるショットキーダイオード、図２におけるＳ３０の処理は本発明における作製工程、図２におけるＳ４０の処理は本発明における測定工程、図２におけるＳ５０の処理は本発明における評価工程である。
【００３３】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
【符号の説明】
【００３４】
１…ショットキープローブ、２…半導体層、３…ショットキー電極、４…オーミック電極
【図１】
2014116510.tif 000003
【図２】
2014116510.tif 000004
【図３】
2014116510.tif 000005
【図４】
2014116510.tif 000006
【図５】
2014116510.tif 000007