(57)【要約】【課題】機能素子が配置される空洞部を封止するための被覆層が陥没することを抑制することができる電子装置を提供する。【解決手段】電子装置１００は、基板１０と、基板１０の上方に形成された機能素子２０と、機能素子２０を収容する空洞部２の周囲に形成された第１絶縁層５０と、第１絶縁層５０の上方に形成された第２絶縁層９０と、空洞部２の上面を画成し、空洞部２と外部とを連通可能な貫通孔７１が形成された第１被覆層７０と、第２絶縁層９０上および第１被覆層７０上に形成され、貫通孔７１を封止する第２被覆層７２と、第２絶縁層９０上に形成された配線層４０と、を含む。【選択図】図１
2014073551.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された機能素子と、
前記機能素子を収容する空洞部の周囲に形成された第１絶縁層と、
前記第１絶縁層の上方に形成された第２絶縁層と、
前記空洞部の上面を画成し、前記空洞部と外部とを連通可能な貫通孔が形成された第１被覆層と、
前記第２絶縁層上および前記第１被覆層上に形成され、前記貫通孔を封止する第２被覆層と、
前記第２絶縁層上に形成された配線層と、
を含む、電子装置。
【請求項２】
請求項１において、
前記配線層の膜厚と前記第２被覆層の膜厚とは、同じである、電子装置。
【請求項３】
請求項１または２において、
前記配線層は、インダクター素子を構成している、電子装置。
【請求項４】
請求項１ないし３のいずれか１項において、
前記配線層の膜厚は、前記第１絶縁層上に形成された他の配線層の膜厚よりも大きい、電子装置。
【請求項５】
請求項１ないし４のいずれか１項において、
前記第２被覆層および前記配線層は、同じ金属層を用いて形成されている、電子装置。
【請求項６】
請求項１ないし５のいずれか１項において、
前記第２被覆層および前記配線層を覆う保護膜を含む、電子装置。
【請求項７】
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、第１絶縁層を形成する工程と、
前記第１絶縁層の上方に第１被覆層を形成する工程と、
前記第１被覆層に貫通孔を形成する工程と、
前記第１絶縁層の上方に第２絶縁層を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記第１絶縁層を除去し、空洞部を形成する工程と、
前記第２絶縁層上および前記第１被覆層上に金属層を形成して、前記貫通孔を封止する第２被覆層と、前記第２絶縁層上に配線層を形成する工程と、
を含む、電子装置の製造方法。
【請求項８】
請求項７において、
前記第２被覆層および前記配線層を形成する工程では、前記配線層がインダクター素子を構成するように形成される、電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）は、微小構造体形成技術の１つで、例えば、ミクロンオーダーの微細な電子機械システムを作る技術やその製品のことをいう。
【０００３】
近年、ＭＥＭＳ技術を用いて製作されたＭＥＭＳ振動子が注目されている。特に、ＭＥＭＳ振動子とＣＭＯＳトランジスター等の半導体素子とを、同一基板に、製造工程を共通化して形成する技術の開発が進められている（例えば特許文献１参照）。
【０００４】
このようなＭＥＭＳ振動子等の機能素子と半導体素子とを備えた電子装置では、例えば、特許文献２に開示されているように、機能素子が空洞部に減圧状態で収容されている。具体的には、特許文献２では、空洞部を上方から覆い貫通孔を有する第１被覆層、および第１被覆層上に形成され貫通孔を封止する第２被覆層を有する被覆構造体によって空洞部を画成し、当該空洞部に機能素子が収容されている。第１被覆層および第２被覆層の２層の被覆層は、空洞部を封止するための封止部材として機能している。また、特許文献２では、第２被覆層の膜厚を、３μｍと厚く形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１５３８１７号公報
【特許文献２】特開２０１２−９６３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に開示された電子装置のように、膜厚の厚い第２被覆層で貫通孔を塞ぐ場合、電子装置（チップ）の表面に、第２被覆層によって凸部ができてしまう。このような電子装置では、例えば、第２被覆層側を実装基板に向けて実装する場合（フェイスダウン実装）や電子装置を他のチップに重ねて実装する場合に、第２被覆層が押されて圧力がかかり第２被覆層が陥没する場合がある。第２被覆層が陥没すると、空洞部内の真空度が低下するという問題や、第１被覆層と機能素子とが接触するという問題が起きることがある。
【０００７】
本発明のいくつかの態様に係る目的の１つは、機能素子が配置される空洞部を封止するための被覆層が陥没することを抑制することができる電子装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電子装置は、
基板と、
前記基板の上方に形成された機能素子と、
前記機能素子を収容する空洞部の周囲に形成された第１絶縁層と、
前記第１絶縁層の上方に形成された第２絶縁層と、
前記空洞部の上面を画成し、前記空洞部と外部とを連通可能な貫通孔が形成された第１被覆層と、
前記第２絶縁層上および前記第１被覆層上に形成され、前記貫通孔を封止する第２被覆層と、
前記第２絶縁層上に形成された配線層と、
を含む。
【０００９】
このような電子装置によれば、第２被覆層および配線層は、ともに第２絶縁層上に形成されている。これにより、実装時に第２被覆層にかかる圧力を配線層によって低減することができ、第２被覆層が陥没することを抑制することができる。したがって、例えば、第２被覆層が陥没して真空度が低下するという問題や、第１被覆層と機能素子とが接触するという問題が起きることを防ぐことができる。
【００１０】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１１】
本発明に係る電子装置において、
前記配線層の膜厚と前記第２被覆層の膜厚とは、同じであってもよい。
【００１２】
このような電子装置によれば、第２被覆層にかかる圧力を、配線層によってより確実に低減させることができる。したがって、第２被覆層が陥没することをより確実に抑制することができる。
【００１３】
本発明に係る電子装置において、
前記配線層は、インダクター素子を構成していてもよい。
【００１４】
このような電子装置によれば、製造工程を簡略化しつつ、インダクター素子における損失を小さくすることができる。
【００１５】
本発明に係る電子装置において、
前記配線層の膜厚は、前記第１絶縁層上に形成された他の配線層の膜厚よりも大きくてもよい。
【００１６】
このような電子装置によれば、第２絶縁層上に形成された配線層の抵抗を、他の配線層の抵抗と比べて、小さくすることができる。したがって、例えば、当該配線層を、他の配線層と比べて大きな電流を流すための配線として用いることができる。
【００１７】
本発明に係る電子装置において、
前記第２被覆層および前記配線層は、同じ金属層を用いて形成されていてもよい。
【００１８】
このような電子装置によれば、第２被覆層と配線層とを同一工程で形成することができるため、製造工程を簡略化することができる。
【００１９】
本発明に係る電子装置において、
前記第２被覆層および前記配線層を覆う保護膜を含んでもよい。
【００２０】
このような電子装置によれば、第２被覆層および配線層を保護することができ、信頼性を高めることができる。
【００２１】
本発明に係る電子装置の製造方法は、
基板の上方に機能素子を形成する工程と、
前記機能素子を覆うように、第１絶縁層を形成する工程と、
前記第１絶縁層の上方に第１被覆層を形成する工程と、
前記第１被覆層に貫通孔を形成する工程と、
前記第１絶縁層の上方に第２絶縁層を形成する工程と、
前記貫通孔を通して前記機能素子の上方の前記第１絶縁層を除去し、空洞部を形成する工程と、
前記第２絶縁層上および前記第１被覆層上に金属層を形成して、前記貫通孔を封止する第２被覆層と、前記第２絶縁層上に配線層を形成する工程と、
を含む。
【００２２】
このような電子装置によれば、第２被覆層および配線層を、同じ金属層を用いて形成することができるため、製造工程を簡略化することができる。さらに、第２被覆層および配線層を、ともに第２絶縁層上に形成することができるため、実装時に第２被覆層にかかる圧力を配線層によって低減することができ、第２被覆層が陥没することを抑制することができる。
【００２３】
本発明に係る電子装置の製造方法において、
前記第２被覆層および前記配線層を形成する工程では、前記配線層がインダクター素子を構成するように形成されてもよい。
【００２４】
このような電子装置によれば、インダクター素子を、第２被覆層と同じ金属層で形成することができるため、製造工程を簡略化することができる。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態に係る電子装置を模式的に示す断面図。
【図２】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図３】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図４】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】第１実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】第１実施形態の変形例に係る電子装置を模式的に示す断面図。
【図１１】第１実施形態の変形例に係る電子装置の製造工程を模式的に示す断面図。
【図１２】第１実施形態の変形例に係る電子装置の製造工程を模式的に示す断面図。
【図１３】第１実施形態の変形例に係る電子装置の製造工程を模式的に示す断面図。
【図１４】第２実施形態に係る電子装置を模式的に示す断面図。
【図１５】第３実施形態に係る電子装置を示す回路図。
【図１６】第３実施形態の変形例に係る電子装置を示す回路図。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２７】
１．  第１実施形態
１．１．  電子装置
まず、第１実施形態に係る電子装置について、図面を参照しながら説明する。図１は、第１実施形態に係る電子装置１００を模式的に示す断面図である。
【００２８】
電子装置１００は、図１に示すように、基板１０と、機能素子２０と、配線層４０と、第１絶縁層（以下「層間絶縁層」ともいう）５０と、被覆層７０，７２と、第２絶縁層（以下「保護膜」ともいう）９０と、を含む。さらに、電子装置１００は、第１下地層１２と、第２下地層１４と、トランジスター３０と、包囲壁６０と、配線層（他の配線層）８０，８２を含むことができる。
【００２９】
基板１０としては、例えば、シリコン基板等の半導体基板を用いる。基板１０として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。基板１０の上方には、機能素子２０と、トランジスター３０を含んで構成された回路部３と、が形成されている。すなわち、機能素子２０および回路部３は、同一基板１０に形成されている。
【００３０】
第１下地層１２は、基板１０上に形成されている。第１下地層１２は、例えば、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）絶縁層、セミリセスＬＯＣＯＳ絶縁層、トレンチ絶縁層である。第１下地層１２は、トランジスター３０と、機能素子２０と、を電気的に分離することができる。
【００３１】
第２下地層１４は、第１下地層１２上に形成されている。第２下地層１４は、例えば、窒化シリコン層である。第２下地層１４は、後述するリリース工程において、エッチングストッパー層として機能することができる。
【００３２】
機能素子２０は、第２下地層１４上（基板１０の上方）に形成されている。機能素子２０は、図示の例では、空洞部２に収容（配置）されている。機能素子２０は、例えば、片持ち梁型のＭＥＭＳ振動子である。図示の例では、機能素子２０は、第２下地層１４上に形成された第１電極２２と、第１電極２２との間に空隙を有した状態で、第１電極２２との間の静電力によって振動可能に形成された第２電極２４と、を有している。
【００３３】
第１電極２２は、平板状の部材である。第１電極２２の平面形状（基板１０の厚み方向から見た形状）は、例えば、長方形である。第１電極２２の平面形状は、長方形に限定されず、長方形以外の多角形であってもよい。
【００３４】
第２電極２４は、第１電極２２に対して所定の間隔を空けて形成されている。第２電極２４は、第２下地層１４上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有する。梁部２４ｂの平面形状は特に限定されず、例えば、長方形である。第１電極２２および第２電極２４の材質は、例えば、所定の不純物（例えばボロン）をドーピングすることにより導電性が付与された多結晶シリコンである。
【００３５】
機能素子２０では、第１電極２２および第２電極２４の間に電圧（交番電圧）が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により、基板１０の厚み方向に振動する。
【００３６】
なお、機能素子２０は、図示の例に限定されず、例えば、梁部の両端部が固定された両持ち梁型のＭＥＭＳ振動子であってもよい。また、機能素子２０は、第２電極が、支持部と、支持部から互い反対方向に延出する第１梁部および第２梁部と、を有し、第１梁部および第２梁部の各々に対向して、第１電極が形成されたＭＥＭＳ振動子であってもよい。また、機能素子２０は、例えば、ＭＥＭＳ振動子以外の、水晶振動子、ＳＡＷ（弾性表面
波）素子、加速度センサー、ジャイロセンサー、マイクロアクチュエーターなどの各種の機能素子であってもよい。このように、電子装置１００は、空洞部２に収容されうる任意の機能素子を備えることができる。
【００３７】
空洞部２は、機能素子２０を収容するための空間である。空洞部２は、第２下地層１４上に（基板１０の上方に）形成され、内部に機能素子２０が配置されている。図示の例では、空洞部２は、第２下地層１４、包囲壁６０、および被覆層７０，７２によって画成（規定）されている。空洞部２内は、例えば、減圧状態である。これにより、機能素子２０の動作精度の向上を図ることができる。なお、図示はしないが、空洞部２は、さらに層間絶縁層５０によって画成されていてもよい。
【００３８】
回路部３は、例えば、電子装置１００の動作回路を含んで構成されている。電子装置１００では、例えば、回路部３と機能素子２０とによって、発振回路を構成することができる。回路部３は、図示の例では、トランジスター３０と、配線層４０，８０，８２を含んで構成されている。回路部３は、図示はしないが、さらに、その他の素子（例えばキャパシター等）やその他の配線を含んで構成されていてもよい。
【００３９】
トランジスター３０は、基板１０上に形成されている。図示の例では、トランジスター３０は、基板１０の第１下地層１２が形成されていない領域に形成されている。トランジスター３０は、ゲート絶縁膜３２と、ゲート電極３４と、ソース領域３６と、ドレイン領域３７と、サイドウォール３８と、を有するＭＯＳトランジスターである。
【００４０】
ゲート絶縁膜３２は、基板１０上に形成されている。ゲート絶縁膜３２は、例えば、酸化シリコン層からなる。ゲート絶縁膜３２の一部は、基板１０とゲート電極３４とに挟まれている。ゲート電極３４は、ゲート絶縁膜３２上に形成されている。ゲート電極３４の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。ソース領域３６およびドレイン領域３７は、基板１０に形成されている。ソース領域３６およびドレイン領域３７は、基板１０に所定の不純物をドーピングすることにより形成される。サイドウォール３８は、ゲート電極３４の側方に形成されている。サイドウォール３８の材質は、例えば、酸化シリコンである。
【００４１】
第１配線層８０は、第１層間絶縁層５２上に形成されている。さらに、第１配線層８０は、第１層間絶縁層５２に設けられた貫通孔５１内に形成され、ソース領域３６またはドレイン領域３７に接続されている。第１配線層８０は、ソース領域３６またはドレイン領域３７と、第２配線層８２と、を接続するための配線である。
【００４２】
第２配線層８２は、第２層間絶縁層５４上に形成されている。さらに、第２配線層８２は、第２層間絶縁層５４に設けられた貫通孔５３内に形成され、第１配線層８０に接続されている。第２配線層８２は、第１配線層８０と、第３配線層４０と、を接続するための配線である。
【００４３】
第３配線層４０は、保護膜９０上に形成されている。第３配線層４０は、図示の例では、第２保護膜９４上に形成されている。さらに、第３配線層４０は、保護膜９０（第１保護膜９２および第２保護膜９４）を貫通する貫通孔９１内に形成され、第２配線層８２に接続されている。第３配線層４０は、例えば、第２配線層８２と、他の素子（図示せず）と、を接続するための配線である。
【００４４】
第３配線層４０と第２被覆層７２とは、ともに保護膜９０上に形成されている。第３配線層４０と第２被覆層７２は、電子装置１００を構成している配線層のうち、最も上層に形成されている。すなわち、第３配線層４０および第２被覆層７２は、基板１０から最も
離れた配線層（金属層）で構成されている。
【００４５】
第３配線層４０と第２被覆層７２とは、同じ金属層８（図９参照）を用いて形成される。具体的には、第３配線層４０および第２被覆層７２は、保護膜９０上および第１被覆層７０上に金属層８を成膜し、成膜された金属層８をパターニングすることによって、形成される。そのため、第３配線層４０の膜厚ｔ１は、第２被覆層７２の膜厚ｔ２と同じである。第３配線層４０の膜厚ｔ１は、保護膜９０上における第３配線層４０の膜厚である。また、第２被覆層７２の膜厚ｔ２は、保護膜９０上における第２被覆層７２の膜厚である。第３配線層４０は、第１層間絶縁層５２上および第２層間絶縁層５４上に形成された他の配線層８０，８２と比べて、膜厚が厚い。そのため、第３配線層４０は、他の配線層８０，８２に比べて、大きな電流を流すことができる。第３配線層４０は、例えば、大電流を流すための配線として用いることができる。また、例えば、第３配線層４０を、高周波用の配線として用いてもよい。第３配線層４０の膜厚ｔ１は、例えば、３μｍ程度である。他の配線層８０，８２の膜厚は、例えば、０．５〜１μｍ程度である。
【００４６】
なお、図示はしないが、第３配線層４０の膜厚ｔ１と、第２被覆層７２の膜厚ｔ２は、異なっていてもよい。第３配線層４０の膜厚ｔ１が、第２被覆層７２の膜厚ｔ２よりも厚くてもよく、また、第３配線層４０の膜厚ｔ１が、第２被覆層７２の膜厚ｔ２よりも薄くてもよい。
【００４７】
配線層８０，８２，４０としては、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体を用いることができる。
【００４８】
層間絶縁層５０は、基板１０の上方に形成されている。層間絶縁層５０は、空洞部２の周囲に形成されている。層間絶縁層５０上には、第１被覆層７０が形成されている。図示の例では、層間絶縁層５０上には、さらに、第２配線層８２が形成されている。層間絶縁層５０は、図示の例では、第１層間絶縁層５２および第２層間絶縁層５４の２層で構成されている。なお、層間絶縁層５０は、１層であってもよいし、３層以上で構成されていてもよい。
【００４９】
第１層間絶縁層５２は、第１下地層１２上、第２下地層１４上、およびゲート絶縁膜３２上に（基板１０の上方に）形成されている。第１層間絶縁層５２上には、第１配線層８０および第２導電層６４が形成されている。すなわち、第１配線層８０および第２導電層６４は、同じレイヤーに形成されている。
【００５０】
第２層間絶縁層５４は、第１層間絶縁層５２上に形成されている。第２層間絶縁層５４上には、第１被覆層７０（第３導電層６６）および第２配線層８２が形成されている。すなわち、第１被覆層７０（第３導電層６６）および第２配線層８２は、同じレイヤーに形成されている。第１層間絶縁層５２および第２層間絶縁層５４は、例えば、酸化シリコン層である。
【００５１】
包囲壁６０は、空洞部２を画成している。包囲壁６０は、図示はしないが平面視において、機能素子２０を囲む形状を有している。包囲壁６０の平面形状は、特に限定されず、例えば、円形状、多角形状などの任意の形状である。
【００５２】
包囲壁６０は、第１導電層６２と、第２導電層６４と、第３導電層６６と、を有している。図示の例では、基板１０側から、第１導電層６２、第２導電層６４、第３導電層６６の順で積層されている。なお、図示の例では、包囲壁６０は、３つの導電層６２，６４，６６を有しているが、その数は特に限定されない。包囲壁６０を構成する導電層６２，６４，６６の積層数は、例えば、層間絶縁層５０の積層数に応じて決めることができる。
【００５３】
第１導電層６２は、第２下地層１４上に形成されている。第１導電層６２の材質は、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンである。
【００５４】
第２導電層６４は、第１導電層６２上および第１層間絶縁層５２上に形成されている。第３導電層６６は、第２導電層６４上および第２層間絶縁層５４上に形成されている。第２導電層６４および第３導電層６６は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。
【００５５】
第１被覆層７０は、空洞部２を上方から覆って形成されている。第１被覆層７０は、空洞部２の上面を画成している。第１被覆層７０には、空洞部２と外部（空洞部２の外）とを連通可能な貫通孔７１が設けられている。貫通孔７１は、第１被覆層７０の上面から下面まで延在している。図示の例では、貫通孔７１は、３つ設けられているが、その数は限定されない。後述するように、空洞部２を形成するリリース工程において、貫通孔７１を通して、エッチング液やエッチングガスを供給することができる。第１被覆層７０は、第３導電層６６と一体に設けられている。第１被覆層７０の膜厚は、例えば、０．５〜１μｍ程度である。
【００５６】
第２被覆層７２は、第１被覆層７０上および保護膜９０上に形成されている。第２被覆層７２は、第１被覆層７０に形成された貫通孔７１を塞いでいる。これにより、貫通孔７１を通じて、外部から気体等が空洞部２に侵入することを防ぐことができる。第２被覆層７２は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。第１被覆層７０および第２被覆層７２は、空洞部２を上方から覆って、空洞部２を封止する封止部材として機能することができる。第２被覆層７２の膜厚ｔ２は、例えば、３μｍである。すなわち、第２被覆層７２の膜厚ｔ２は、第１被覆層７０の膜厚よりも大きい。電子装置１００では、空洞部２を画成する被覆層７０，７２が２層設けられている。
【００５７】
包囲壁６０および第１被覆層７０には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁６０および第１被覆層７０を、電磁シールドとして機能させることができる。そのため、機能素子２０を、外部と電気的に遮蔽することができる。
【００５８】
保護膜９０は、層間絶縁層５０上に設けられている。図示の例では、保護膜９０は、層間絶縁層５０（第２層間絶縁層５４）上、第２配線層８２上、および第３導電層６６（第１被覆層７０）上に形成されている。保護膜９０は、図示の例では、電子装置１００を構成している絶縁層のうち、最も上層（最も基板１０から離れている層）に形成されている。保護膜９０上には、第３配線層４０および第２被覆層７２が形成されている。すなわち、第３配線層４０と第２被覆層７２とは、同じレイヤーに形成されている。保護膜９０は、図示の例では、第１保護膜９２および第２保護膜９４の２層で構成されている。保護膜９０の層数はこれに限定されず、１層であってもよいし、３層以上であってもよい。保護膜９０は、第１被覆層７０の貫通孔７１が形成された領域を避けて形成されている。保護膜９０には、貫通孔９１が形成されている。貫通孔９１は、第１保護膜９２の下面から第２保護膜９４の上面まで延在している。貫通孔９１内には、第３配線層４０が形成されている。
【００５９】
第１保護膜９２は、層間絶縁層５０上に形成されている。図示の例では、第１保護膜９２は、層間絶縁層５０（第２層間絶縁層５４）上、第２配線層８２上、および第３導電層６６（第１被覆層７０）上に形成されている。第２保護膜９４は、第１保護膜９２上に形
成されている。第１保護膜９２および第２保護膜９４は、例えば、窒化シリコン層である。
【００６０】
本実施形態に係る電子装置１００は、例えば、以下の特徴を有する。
【００６１】
電子装置１００では、保護膜９０上および第１被覆層７０上に形成された第２被覆層７２と、保護膜９０上に形成された第３配線層４０と、を含んで構成されている。すなわち、第２被覆層７２および第３配線層４０は、ともに保護膜９０上に形成されている。これにより、実装時に第２被覆層７２にかかる圧力を第３配線層４０によって低減することができ、被覆層７０，７２が陥没することを抑制することができる。したがって、例えば、被覆層７０，７２が陥没して真空度が低下するという問題や、第１被覆層７０と機能素子２０とが接触するという問題が起きることを防ぐことができる。
【００６２】
例えば、保護膜９０上に第３配線層４０が形成されない場合、第２被覆層７２によって電子装置１００の表面に凸部ができてしまう。このような電子装置では、例えば、第２被覆層７２側を実装基板に向けて実装する場合（フェイスダウン実装）や電子装置１００を他のチップに重ねて実装する場合に、第２被覆層７２が押されて圧力がかかり第２被覆層７２が陥没する場合がある。第２被覆層７２が陥没すると、空洞部２内の真空度が低下するという問題や、第１被覆層７０と機能素子２０とが接触するという問題が起きることがある。電子装置１００によれば、保護膜９０上に第２被覆層７２に加えて、第３配線層４０が形成されるため、第２被覆層７２および第３配線層４０によって電子装置１００の表面に凸部を形成することができる。したがって、実装時に第２被覆層７２にかかる圧力を第３配線層４０によって低減させることができ、第２被覆層７２が陥没することを抑制することができる。また、保護膜９０上に第２被覆層７２に加えて、第３配線層４０が形成されるため、例えば、実装時に電子装置１００の表面に樹脂層（図示せず）を形成する場合に、樹脂層のつきまわりをよくすることができる。
【００６３】
さらに、電子装置１００では、第３配線層４０の膜厚と第２被覆層７２の膜厚とは、同じであるため、実装時に第２被覆層７２にかかる圧力を、第３配線層４０によってより確実に低減させることができる。
【００６４】
電子装置１００によれば、第３配線層４０および第２被覆層７２は、ともに保護膜９０上に形成され、互いに同じ膜厚を有することができる。したがって、第３配線層４０および第２被覆層７２を同じ金属層８（図９参照）を用いて形成することができる。
【００６５】
ここで、電子装置１００の製造工程において、第２被覆層７２は、例えば、電子装置１００の製造工程において保護膜９０を形成する工程の後、すなわち、機能素子２０、トランジスター３０、層間絶縁層５０、包囲壁６０、第１被覆層７０、配線層８０，８２、および保護膜９０が形成された後の最終工程で形成される。これにより、機能素子２０を空洞部２に封止した後に加工熱によって空洞部２内でガスが発生することを抑制し、空洞部２内の真空度を安定化させることができる。したがって、機能素子２０の特性を安定化させることができる。
【００６６】
また、第３配線層４０は、トランジスター３０を含む回路部３に電磁誘導等でノイズを与えて誤作動などを引き起こす可能性を減らすために、基板１０から離れた位置に形成されていることが望ましい。そのため、第３配線層４０は、電子装置１００の保護膜９０上に形成されることが望ましい。これにより、回路部３を安定して動作させることができる。
【００６７】
電子装置１００によれば、第３配線層４０および第２被覆層７２が、同じ金属層８を用
いて保護膜９０上に形成されるため、例えば、第３配線層４０および第２被覆層７２を、電子装置１００の製造工程の最終工程で、基板１０から離れた保護膜９０上に形成することができる。したがって、電子装置１００では、製造工程を簡略化しつつ、機能素子２０および回路部３を安定して動作させることができる。したがって、例えば、歩留まりを向上させることができ、コストを低減することができる。
【００６８】
また、第２被覆層７２は、第１被覆層７０の貫通孔７１を確実に塞ぎ、かつ、空洞部２と外部との圧力差に耐えるために、第１被覆層７０や他の配線層８０，８２と比べて、厚い膜厚が必要とされる。また、第３配線層４０に大きな電流を流す場合には、第３配線層４０は、発熱やエレクトロマイグレーションに対する耐性が必要となるため、他の配線層８０，８２と比べて、厚い膜厚が必要とされる。電子装置１００では、厚い膜厚が必要とされる第２被覆層７２および第３配線層４０を同じ金属層８で形成することができるため、製造工程を効率よく簡略化することができる。
【００６９】
電子装置１００では、基板１０の上方に形成された機能素子２０および回路部３を有している。したがって、電子装置１００によれば、機能素子２０と回路部３とを１チップ化することができる。
【００７０】
１．２．  電子装置の製造方法
次に、第１実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図２〜図９は、第１実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００７１】
図２に示すように、基板１０上に第１下地層１２を形成する。第１下地層１２は、例えば、ＬＯＣＯＳ法、ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）法により形成される。
【００７２】
次に、第１下地層１２上に第２下地層１４を形成する。第２下地層１４は、例えば、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法やスパッタ法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。
【００７３】
図３に示すように、第２下地層１４上に第１電極２２を形成する。第１電極２２は、ＣＶＤ法やスパッタ法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第１電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。
【００７４】
次に、犠牲層４およびゲート絶縁膜３２を形成する。犠牲層４は、第１電極２２を覆うように形成される。ゲート絶縁膜３２は、第１下地層１２が形成されていない基板１０上に形成される。犠牲層４およびゲート絶縁膜３２は、例えば、酸化シリコン層である。犠牲層４は、第１電極２２が熱酸化されることにより形成される。ゲート絶縁膜３２は、基板１０が熱酸化されることにより形成される。第１電極２２およびゲート絶縁膜３２の熱酸化処理は、例えば、８００℃以上１１００℃以下の温度で行われる。本工程において、第１電極２２およびゲート絶縁膜３２を同一工程で形成することができる。犠牲層４の膜厚およびゲート絶縁膜３２の膜厚は、第１電極２２および基板１０の結晶性や不純物濃度を調整することにより、制御することができる、なお、犠牲層４およびゲート絶縁膜３２を、ＣＶＤ法やスパッタ法を用いて形成してもよい。
【００７５】
図４に示すように、第２電極２４、第１導電層６２、およびゲート電極３４を形成する。第２電極２４は、犠牲層４および第２下地層１４上に形成される。第１導電層６２は、
第２下地層１４上に形成される。ゲート電極３４は、ゲート絶縁膜３２上に形成される。第２電極２４、第１導電層６２、およびゲート電極３４は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。第２電極２４、第１導電層６２、およびゲート電極３４が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。本工程において、第２電極２４、第１導電層６２、およびゲート電極３４を同一工程で形成することができる。また、本工程において、第２下地層１４上に（基板１０の上方に）機能素子２０を形成することができる。なお、第１導電層６２は、第２電極２４およびゲート電極３４と同一工程で形成されずに、第１電極２２と同一工程で形成されてもよい。
【００７６】
次に、基板１０の第１下地層１２が形成されていない領域にゲート電極３４をマスクとして所定の不純物を注入する。次に、ゲート電極３４の側方にサイドウォール３８を形成する。サイドウォール３８は、公知の方法により形成される。次に、サイドウォール３８をマスクとして、所定の不純物を注入して、ソース領域３６およびドレイン領域３７を形成する。本工程によって、不純物が高濃度に添加される。これにより、ＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造を形成することができる。本工程において、トランジスター３０を形成することができる。
【００７７】
図５に示すように、機能素子２０、第１導電層６２、およびトランジスター３０を覆うように、基板１０の上方に第１層間絶縁層５２を形成する。第１層間絶縁層５２は、例えば、ＣＶＤ法や塗付(スピンコート)法により形成される。第１層間絶縁層５２を形成した後に、第１層間絶縁層５２の表面を平坦化する処理を行ってもよい。
【００７８】
次に、第１層間絶縁層５２をパターニングして、貫通孔５１，５１ａを形成する。パターニングは、例えば、フォトリソグラフィー技術およびエッチング技術によって行われる。貫通孔５１は、ソース領域３６またはドレイン領域３７を露出するように形成される。貫通孔５１ａは、第１導電層６２を露出するように形成される。
【００７９】
次に、第１配線層８０および第２導電層６４を形成する。第１配線層８０は、第１層間絶縁層５２上および貫通孔５１内に形成される。第２導電層６４は、第１層間絶縁層５２上および貫通孔５１ａ内に形成される。第１配線層８０および第２導電層６４は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。本工程において、第１配線層８０および第２導電層６４を同一工程で形成することができる。
【００８０】
図６に示すように、第１配線層８０および第２導電層６４を覆うように、第１層間絶縁層５２上に第２層間絶縁層５４を形成する。第２層間絶縁層５４は、例えば、ＣＶＤ法や塗付(スピンコート)法により形成される。第２層間絶縁層５４を形成した後に、第２層間絶縁層５４の表面を平坦化する処理を行ってもよい。本工程において、第１層間絶縁層５２および第２層間絶縁層５４の２層で構成された層間絶縁層５０が形成される。
【００８１】
次に、第２層間絶縁層５４をパターニングして、貫通孔５３，５３ａを形成する。パターニングは、例えば、フォトリソグラフィー技術およびエッチング技術によって行われる。貫通孔５３は、第１配線層８０を露出するように形成される。貫通孔５３ａは、第２導電層６４を露出するように形成される。
【００８２】
次に、第２配線層８２、第３導電層６６、および第１被覆層７０を形成する。第２配線層８２は、第２層間絶縁層５４上および貫通孔５３内に形成される。第３導電層６６は、第２層間絶縁層５４上および貫通孔５３ａ内に形成される。第１被覆層７０は、第２層間
絶縁層５４上に形成される。第２配線層８２、第３導電層６６、および第１被覆層７０は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。本工程において、第２配線層８２、第３導電層６６、および第１被覆層７０を同一工程で形成することができる。本工程において、包囲壁６０が形成される。
【００８３】
次に、第１被覆層７０をパターニングして、貫通孔７１を形成する。なお、貫通孔７１は、第１被覆層７０を形成する工程において、同時に形成されてもよい。これにより、製造工程の簡素化を図ることができる。
【００８４】
図７に示すように、層間絶縁層５０（第２層間絶縁層５４）上および第１被覆層７０（第３導電層６６）上に保護膜９０を形成する。具体的には、まず、第２層間絶縁層５４上、第２配線層８２上、および第１被覆層７０（第３導電層６６）上に第１保護膜９２を形成する。次に、第１保護膜９２上に第２保護膜９４を形成する。第１保護膜９２および第２保護膜９４は、ＣＶＤ法やスパッタ法により成膜された後、フォトリソグラフィー技術およびエッチング技術によってパターニングされることにより形成される。保護膜９０には、貫通孔９１および開口部９３が形成される。貫通孔９１は、第２配線層８２が露出するように形成される。開口部９３は、第１被覆層７０の貫通孔７１と連通するように形成される。開口部９３が形成されることで、保護膜９０は、貫通孔７１を避けて形成される。すなわち、保護膜９０は、貫通孔７１を塞がないように形成される。
【００８５】
図８に示すように、貫通孔７１にエッチング液またはエッチングガスを通して、機能素子２０の上方の層間絶縁層５０および犠牲層４を除去し、空洞部２を形成する（リリース工程）。リリース工程は、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムの混合液）などを用いたウェットエッチング、フッ化水素系のガスなどを用いたドライエッチングなどにより行われる。包囲壁６０および第１被覆層７０が、リリース工程においてエッチングされない材料で形成されることにより、空洞部２が包囲壁６０の外側へ拡がることを防止することができる。また、第２下地層１４は、エッチングストッパー層として機能することができる。リリース工程において、犠牲層４が除去されることにより、機能素子２０の第１電極２２と第２電極２４との間に空隙（ギャップ）が形成される。
【００８６】
図９に示すように、保護膜９０上、第１被覆層７０上、貫通孔９１内、および開口部９３内に金属層８を成膜する。金属層８は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。金属層８は、例えば、ＣＶＤ法やスパッタ法などの気相成長法により成膜することができる。これにより、空洞部２を減圧状態のまま封止することができる。
【００８７】
図１に示すように、金属層８をパターニングする。これにより、保護膜９０上および第１被覆層７０上に第２被覆層７２が形成され、保護膜９０上および貫通孔９１内に第３配線層４０が形成される。すなわち、第２被覆層７２および第３配線層４０は、金属層８を用いて形成される。金属層８のパターニングは、フォトリソグラフィー技術およびエッチング技術によって行われる。本工程において、第２被覆層７２および第３配線層４０を、同一工程で形成することができる。
【００８８】
以上の工程により、電子装置１００を製造することができる。
【００８９】
本実施形態に係る電子装置１００の製造方法は、例えば、以下の特徴を有する。
【００９０】
本実施形態に係る電子装置１００の製造方法は、保護膜９０上および第１被覆層７０上
に金属層８を形成して、第１被覆層７０の貫通孔７１を封止する第２被覆層７２と、保護膜９０上に第３配線層４０を形成する工程を含む。これにより、第２被覆層７２と第３配線層４０とを同一工程で形成することができる。したがって、本実施形態に係る電子装置１００の製造方法によれば、製造工程を簡略化することができる。そのため、例えば、低コスト化を図ることができる。さらに、第２被覆層７２および第３配線層４０を、ともに保護膜９０上に形成することができるため、実装時に第２被覆層７２にかかる圧力を第３配線層４０によって低減することができ、第２被覆層７２が陥没することを抑制することができる。
【００９１】
本実施形態に係る電子装置１００の製造方法では、基板１０の上方に形成された機能素子２０および回路部３を有している電子装置１００を得ることができる。したがって、機能素子２０と回路部３を１チップ化できる電子装置１００を得ることができる。
【００９２】
１．３．  電子装置の変形例
次に、第１実施形態に係る電子装置の変形例について、図面を参照しながら説明する。図１０は、第１実施形態の変形例に係る電子装置２００を模式的に示す断面図である。以下、本変形例に係る電子装置２００において、第１実施形態に係る電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【００９３】
上述した電子装置１００の例では、図１に示すように、第２被覆層７２および第３配線層４０は、保護膜９０上に形成されていた。
【００９４】
これに対して、電子装置２００では、図１０に示すように、第２被覆層７２および第３配線層４０が、層間絶縁層（第１絶縁層）５０上に形成された第３層間絶縁層（第２絶縁層）５６上に形成されている。さらに、電子装置２００では、第２被覆層７２および第３配線層４０が、保護膜２１０で覆われている。
【００９５】
第３層間絶縁層５６は、第２層間絶縁層５４上に形成されている。図示の例では、第３層間絶縁層５６は、第２層間絶縁層５４上、第１被覆層７０（第３導電層６６）上、第２配線層８２上に形成されている。第３層間絶縁層５６には、貫通孔５７が形成されている。貫通孔５７内には、第３配線層４０が形成されている。図示の例では、第３配線層４０は、第３層間絶縁層５６上および貫通孔５７内に形成されている。第３層間絶縁層５６は、第１被覆層７０の貫通孔７１を避けて形成されている。第３層間絶縁層５６上には、第２被覆層７２、第３配線層４０、および保護膜２１０が形成されている。第３層間絶縁層５６は、例えば、酸化シリコン層である。
【００９６】
保護膜２１０は、第２被覆層７２および第３配線層４０を覆うように形成されている。保護膜２１０は、第３層間絶縁層５６上、第２被覆層７２上、および第３配線層４０上に形成されている。保護膜２１０は、第２被覆層７２や第３配線層４０を保護するための膜である。保護膜２１０は、例えば、ＴＥＯＳ（テトラエトキシシラン）層や、窒化シリコン層である。
【００９７】
本変形例に係る電子装置２００は、例えば、以下の特徴を有する。
【００９８】
電子装置２００では、第３層間絶縁層５６上および第１被覆層７０上に形成された第２被覆層７２と、第３層間絶縁層５６上に形成された第３配線層４０と、を含んで構成されている。すなわち、第２被覆層７２および第３配線層４０は、ともに第３層間絶縁層５６上に形成されている。これにより、実装時に第２被覆層７２にかかる圧力を第３配線層４０によって低減することができ、被覆層７０，７２が陥没することを抑制することができ
る。したがって、例えば、被覆層７０，７２が陥没して真空度が低下するという問題や、第１被覆層７０と機能素子２０とが接触するという問題が起きることを防ぐことができる。
【００９９】
電子装置２００では、第２被覆層７２および第３配線層４０を覆う保護膜２１０を有することができる。これにより、第２被覆層７２および第３配線層４０を保護することができ、信頼性を高めることができる。
【０１００】
次に、本変形例に係る電子装置２００の製造方法について、図面を参照しながら説明する。図１１〜図１３は、本変形例に係る電子装置２００の製造工程を模式的に示す断面図である。以下、本変形例に係る電子装置２００の製造方法において、上述した第１実施形態に係る電子装置１００の製造方法の例と異なる点について説明し、同様の点については説明を省略する。
【０１０１】
本変形例に係る電子装置２００の製造方法において、図６に示す第２配線層８２、第３導電層６６、および第１被覆層７０を形成するまでの工程（図２〜図６に示す工程）は、上述した第１実施形態に係る電子装置１００の製造工程と同様である。そのため、その説明を省略する。
【０１０２】
図１１に示すように、第１被覆層７０および第２配線層８２を覆うように、第２層間絶縁層５４上に第３層間絶縁層５６を形成する。第３層間絶縁層５６は、例えば、ＣＶＤ法や塗付(スピンコート)法により形成される。第３層間絶縁層５６を形成した後に、第３層間絶縁層５６の表面を平坦化する処理を行ってもよい。第３層間絶縁層５６には、貫通孔５７および開口部５８が形成される。貫通孔５７は、第２配線層８２が露出するように形成される。開口部５８は、第１被覆層７０の貫通孔７１と連通するように形成される。開口部５８が形成されることで、第３層間絶縁層５６は、第１被覆層７０の貫通孔７１を避けて形成される。
【０１０３】
図１２に示すように、貫通孔７１にエッチング液またはエッチングガスを通して、機能素子２０の上方の第１層間絶縁層５２、第２層間絶縁層５４および犠牲層４を除去し、空洞部２を形成する（リリース工程）。リリース工程において、犠牲層４が除去されることにより、機能素子２０の第１電極２２と第２電極２４との間に空隙（ギャップ）が形成される。
【０１０４】
図１３に示すように、第３層間絶縁層５６上、第１被覆層７０上、貫通孔５７内、および開口部５８内に金属層８を成膜する。金属層８は、例えば、アルミニウム層、チタン層、または、アルミニウム層およびチタン層の積層体である。金属層８は、例えば、ＣＶＤ法やスパッタ法などの気相成長法により成膜することができる。これにより、空洞部２を減圧状態のまま封止することができる。
【０１０５】
図１０に示すように、金属層８をパターニングする。これにより、第３層間絶縁層５６上および第１被覆層７０上に第２被覆層７２が形成され、第３層間絶縁層５６上および貫通孔５７内に第３配線層４０が形成される。すなわち、第２被覆層７２および第３配線層４０は、金属層８を用いて形成される。金属層８のパターニングは、フォトリソグラフィー技術およびエッチング技術によって行われる。本工程において、第２被覆層７２および第３配線層４０を、同一工程で形成することができる。
【０１０６】
次に、第２被覆層７２および第３配線層４０を覆うように保護膜２１０を形成する。保護膜２１０は、第３層間絶縁層５６上、第２被覆層７２上、および第３配線層４０上に形成される。保護膜２１０は、第２被覆層７２や第３配線層４０を保護するための膜である
。保護膜２１０は、例えば、ＣＶＤ法、スパッタ法等により形成される。
【０１０７】
以上の工程により、電子装置２００を製造することができる。
【０１０８】
本変形例に係る電子装置２００の製造方法は、例えば、以下の特徴を有する。
【０１０９】
本変形例に係る電子装置２００の製造方法は、第３層間絶縁層５６上および第１被覆層７０上に金属層８を形成して、第１被覆層７０の貫通孔７１を封止する第２被覆層７２と、第３層間絶縁層５６上に第３配線層４０を形成する工程を含む。これにより、第２被覆層７２と第３配線層４０とを同一工程で形成することができる。したがって、本変形例に係る電子装置２００の製造方法によれば、製造工程を簡略化することができる。そのため、例えば、低コスト化を図ることができる。さらに、第２被覆層７２および第３配線層４０を、ともに第３層間絶縁層５６上に形成することができるため、実装時に第２被覆層７２にかかる圧力を第３配線層４０によって低減することができ、第２被覆層７２が陥没することを抑制することができる。
【０１１０】
本変形例に係る電子装置２００の製造方法は、第２被覆層７２および第３配線層４０を覆う保護膜２１０を形成する工程を含む。これにより、第２被覆層７２および第３配線層４０を保護することができ、信頼性を高い電子装置２００を得ることができる。
【０１１１】
２．  第２実施形態
２．１．  電子装置
次に、第２実施形態に係る電子装置について、図面を参照しながら説明する。図１４は、第２実施形態に係る電子装置３００を模式的に示す断面図である。以下、第２実施形態に係る電子装置３００において、第１実施形態に係る電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。
【０１１２】
上述した電子装置１００の例では、図１に示すように、第３配線層４０は、他の配線層８０，８２に比べて大きな電流を流すための配線として用いられていた。
【０１１３】
これに対して、電子装置３００では、図１４に示すように、第３配線層４０は、インダクター素子３１０を構成している。
【０１１４】
インダクター素子３１０は、保護膜９０上に形成されている。第３配線層４０は、保護膜９０上で螺旋状に巻かれている。すなわち、第３配線層４０はコイルを形成している。インダクター素子３１０は、第３配線層４０に電流を流すと、電流の時間変化に比例した誘導起電力を生じさせることができる。インダクター素子３１０は、第２配線層８２に電気的に接続されている。
【０１１５】
なお、図示はしないが、基板１０には、トランジスターやキャパシター等の素子を含む回路部が形成されていてもよい。
【０１１６】
電子装置３００によれば、第３配線層４０が、インダクター素子３１０を構成することができるため、インダクター素子３１０を、第２被覆層７２と同じ金属層８（図９参照）を用いて形成することができる。
【０１１７】
ここで、インダクター素子３１０を高周波で使用する場合には、損失を小さくするために、インダクター素子３１０の直流抵抗が小さいことが望ましい。電子装置３００では、第３配線層４０は、第２被覆層７２と同じ金属層８を用いて形成されるため、他の配線層８０，８２と比べて、膜厚が厚く形成されることができる。したがって、電子装置３００
によれば、製造工程を簡略化しつつ、インダクター素子３１０における損失を小さくすることができる。
【０１１８】
さらに、インダクター素子３１０を高周波で使用する場合には、近接効果の影響や寄生容量を低減するために、基板１０に形成された素子（図示せず）や他の配線層から離して形成することが望ましい。電子装置３００では、第３配線層４０は、第２被覆層７２と同じ金属層８を用いて形成されるため、基板１０に形成された素子や他の配線層から離して形成することができる。例えば、図１４に示すように、インダクター素子３１０を電子装置３００を構成する配線層のうち、最も上層の第３配線層４０で形成することができる。したがって、電子装置３００によれば、製造工程を簡略化しつつ、近接効果の影響や寄生容量を低減することができる。さらに、インダクター素子３１０が基板１０上に形成された素子に与える影響を低減することができる。したがって、回路部の誤作動を防ぐことができ、装置の特性を安定化することができる。
【０１１９】
第２実施形態に係る電子装置３００の製造方法は、上述した第１実施形態に係る電子装置１００の製造方法と比べて、金属層８（図９参照）をパターニングして、インダクター素子３１０を構成するように配線層４０を形成する点を除いて同じであり、その説明を省略する。
【０１２０】
３．  第３実施形態
次に、第３実施形態として、本発明に係る電子装置が発振器である場合について、図面を参照しながら説明する。以下では、電子装置１００が発振器である場合について説明する。図１５は、第３実施形態に係る電子装置（発振器）１００を示す回路図である。
【０１２１】
電子装置１００は、図１５に示すように、例えば、機能素子（ＭＥＭＳ振動子）２０と、反転増幅回路１１０と、を含む。反転増幅回路１１０は、例えば、図１に示す回路部３に設けられている。
【０１２２】
機能素子２０は、第１電極２２と電気的に接続された第１端子２０ａと、第２電極２４と電気的に接続された第２端子２０ｂと、を有している。機能素子２０の第１端子２０ａは、反転増幅回路１１０の出力端子１１０ｂと少なくとも交流的に接続する。機能素子２０の第２端子２０ｂは、反転増幅回路１１０の入力端子１１０ａと少なくとも交流的に接続する。
【０１２３】
図示の例では、反転増幅回路１１０は、１つのインバーターから構成されているが、所望の発振条件が満たされるように、複数のインバーター（反転回路）や増幅回路を組み合わせて構成されていてもよい。
【０１２４】
電子装置１００は、反転増幅回路１１０に対する帰還抵抗を含んで構成されていてもよい。図１５に示す例では、反転増幅回路１１０の入力端子と出力端子とが抵抗１２０を介して接続されている。
【０１２５】
電子装置１００は、反転増幅回路１１０の入力端子１１０ａと基準電位（接地電位）との間に接続された第１キャパシター１３０と、反転増幅回路１１０の出力端子１１０ｂと基準電位（接地電位）との間に接続された第２キャパシター１３２と、を含んで構成されている。これにより、機能素子２０とキャパシター１３０，１３２とで共振回路を構成する発振回路とすることができる。電子装置１００は、この発振回路で得られた発振信号ｆを出力する。
【０１２６】
電子装置１００は、図１６に示すように、さらに、分周回路１４０を有していてもよい
。分周回路１４０は、発振回路の出力信号Ｖoutを分周し、発振信号ｆを出力する。これ
により、電子装置１００は、例えば、出力信号Ｖoutの周波数よりも低い周波数の出力信
号を得ることができる。
【０１２７】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２８】
２…空洞部、３…回路部、４…犠牲層、８…金属層、１０…基板、１２…第１下地層、１４…第２下地層、２０…機能素子、２０ａ…第１端子、２０ｂ…第２端子、２２…第１電極、２４…第２電極、２４ａ…支持部、２４ｂ…梁部、３０…トランジスター、３２…ゲート絶縁膜、３４…ゲート電極、３６…ソース領域、３７…ドレイン領域、３８…サイドウォール、４０…配線層（第３配線層）、５０…層間絶縁層、５１，５１ａ…貫通孔、５２…第１層間絶縁層、５３，５３ａ…貫通孔、５４…第２層間絶縁層、５６…第３層間絶縁層、５７…貫通孔、５８…開口部、６０…包囲壁、６２…第１導電層、６４…第２導電層、６６…第３導電層、７０…第１被覆層、７１…貫通孔、７２…第２被覆層、８０…第１配線層、８２…第２配線層、９０…保護膜、９２…第１保護膜、９４…第２保護膜、１００…電子装置、１１０…反転増幅回路、１１０ａ…入力端子、１１０ｂ…出力端子、１２０…抵抗、１３０…第１キャパシター、１３２…第２キャパシター、１４０…分周回路、２００…電子装置、２１０…保護膜、３００…電子装置、３１０…インダクター素子
【図１】
2014073551.tif 000003
【図２】
2014073551.tif 000004
【図３】
2014073551.tif 000005
【図４】
2014073551.tif 000006
【図５】
2014073551.tif 000007
【図６】
2014073551.tif 000008
【図７】
2014073551.tif 000009
【図８】
2014073551.tif 000010
【図９】
2014073551.tif 000011
【図１０】
2014073551.tif 000012
【図１１】
2014073551.tif 000013
【図１２】
2014073551.tif 000014
【図１３】
2014073551.tif 000015
【図１４】
2014073551.tif 000016
【図１５】
2014073551.tif 000017
【図１６】
2014073551.tif 000018