(57)【要約】      （修正有）【課題】隣り合う接続部材が短絡することを抑制する構造体を提供する。【解決手段】半導体チップＳＣは、複数の接続部材ＣＯＮを用いてリードフレームに実装されている。接続部材ＣＯＮは、複数の電極のそれぞれの上に設けられている。接続部材ＣＯＮは、複数のバンプを重ねた多段バンプである。そして少なくとも一組の隣り合う２つの接続部材ＣＯＮは、互いに上端が離れる方向に傾いている。複数のバンプの中心は、いずれも同一の直線上に位置している。そして、この直線を含んでいて基板に垂直な断面で見た場合、あるバンプの中心と、そのバンプの一つ上のバンプの中心は、そのバンプの幅の１０％以上２５％以下ずれているのが好ましい。【選択図】図８
2014116416.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを実装した実装部材と、
前記半導体チップを前記実装部材に接続する複数の接続部材と、
を備え、
前記接続部材は、複数のバンプを重ねた多段バンプであり、
少なくとも一組の隣り合う２つの前記接続部材は、互いに上端が離れる方向に傾いている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記２つの接続部材は、一方の前記接続部材にとって他方の前記接続部材が最近接の前記接続部材である半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記多段バンプは、下側のバンプの中心と、当該バンプの一つ上のバンプの中心とが、前記バンプの幅の１０％以上２５％以下ずれている半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記実装部材はリードフレームであり、かつ複数のリード端子を有しており、
前記複数の接続部材は、前記複数のリード端子のそれぞれに設けられており、かついずれも上端が前記半導体チップの外側に向かうに傾斜している半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記半導体チップは平面形状が矩形であり、
前記接続部材は、前記半導体チップの４つの角のそれぞれに形成されている半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記半導体チップは平面形状が矩形であり、
前記接続部材は、前記半導体チップの互いに対向する２つ辺のそれぞれに沿って３つずつ配置されている半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記実装部材は配線基板であり、
前記半導体チップは、少なくとも縁に沿って前記複数の接続部材を有しており、
前記複数の接続部材は、いずれも上端が前記半導体チップの外側に向かう方向に傾斜している半導体装置。
【請求項８】
基板と、
前記基板上に形成された多層配線層と、
前記多層配線層の最上層に形成された複数の電極と、
前記複数の電極のそれぞれの上に設けられた複数の接続部材と、
を備え、
前記複数の接続部材は、複数のバンプを重ねた多段バンプであり、かつ、少なくとも一組の隣り合う２つの前記接続部材は、互いに上端が離れる方向に傾いている半導体装置。
【請求項９】
一面に複数の接続部材を有する半導体チップを準備する工程と、
前記半導体チップを、前記複数の接続部材を用いて実装部材に実装する工程と、
を備え、
前記複数の接続部材は、複数のバンプを重ねた多段バンプであり、かつ、少なくとも一組の隣り合う２つの前記接続部材は、互いに上端が離れる方向に傾いている半導体装置の製造方法。
【請求項１０】
半導体チップの一面に複数の多段バンプからなる接続部材を形成する工程を備え、
少なくとも一つの前記接続部材において、相対的に上側に位置するバンプの中心を、相対的に下側に位置するバンプの中心からずらすことにより、当該接続部材を、少なくとも一つの隣の前記接続部材から上端が離れる方向に傾ける半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、例えば接続電極を用いて半導体チップを実装部材に実装した半導体装置に適用可能な技術である。
【背景技術】
【０００２】
半導体装置は、半導体チップをリードフレームやインターポーザなどの実装部材に実装したものである。半導体チップと実装部材を接続する接続部材の一つにバンプがある。バンプは、半導体チップの能動面を実装部材に対向させる場合に使用され、半導体チップの電極パッド上に形成される。
【０００３】
バンプに関する技術としては、例えば特許文献１，２に記載のものがある。これらに記載の技術は、バンプを複数重ねて一つの接続部材として使用するものである。このようにバンプを多段にすることにより、バンプの径を小さくしても、バンプの高さを稼ぐことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２３３５４３号公報
【特許文献２】特開２００６−１０８４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年は半導体チップの微細化が進んでいる。このため、半導体チップの電極パッドの間隔が狭くなってきている。一方、バンプを複数段重ねて接続部材として使用する場合、製造時のバラツキによって接続部材が傾くことがある。この場合、実装部材に半導体チップを実装したときに、隣り合う接続部材が短絡する恐れがある。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、半導体チップには、実装部材との接続部材として複数の多段バンプが設けられている。少なくとも一組の隣り合う２つの多段バンプは、互いに上端が離れる方向に傾いている。
【発明の効果】
【０００７】
前記一実施の形態によれば、隣り合う接続部材が短絡することを抑制できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る半導体チップの構成を示す平面図である。
【図２】図１のＡ−Ａ´断面図である。
【図３】接続部材の詳細な形状を示す断面図である。
【図４】半導体チップの回路構成を示す図である。
【図５】リードフレームの構成を示す図である。
【図６】半導体チップをリードフレームに実装する方法を説明する図である。
【図７】半導体チップをリードフレームに実装する方法を説明する図である。
【図８】半導体チップをリードフレームに実装する方法を説明する図である。
【図９】半導体チップをリードフレームに実装した後の接続部材の形状を示す断面図である。
【図１０】第２の実施形態に係る半導体チップの回路図である。
【図１１】リードフレームの構成を示す図である。
【図１２】半導体装置の構成を示す断面図である。
【図１３】図１２に示した半導体装置の平面図である。
【図１４】第３の実施形態に係る半導体装置の構成を示す断面図である。
【図１５】半導体チップの電極及び接続部材のレイアウトを示す平面図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る半導体チップＳＣの構成を示す平面図である。図２は図１のＡ−Ａ´断面図である。本実施形態に係る半導体チップＳＣは、基板ＳＵＢ上に多層配線層ＭＩＮＣを形成し、さらに多層配線層ＭＩＮＣ上に複数の接続部材ＣＯＮを設けたものである。
【００１１】
詳細には、基板ＳＵＢには複数の半導体素子、例えばトランジスタが形成されている。そしてこの半導体素子は、多層配線層ＭＩＮＣに設けられた配線を介して電極ＰＡＤに接続している。電極ＰＡＤは多層配線層ＭＩＮＣの最上層の配線層に複数設けられており、互いに離間している。
【００１２】
接続部材ＣＯＮは、複数の電極ＰＡＤのそれぞれの上に設けられている。接続部材ＣＯＮは、複数のバンプＢＭＰを重ねた多段バンプである。そして少なくとも一組の隣り合う２つの接続部材ＣＯＮは、互いに上端が離れる方向に傾いている。
【００１３】
本図に示す例では、半導体チップＳＣの平面形状は矩形である。そして電極ＰＡＤは、半導体チップＳＣの４つの角のそれぞれに形成されている。そして接続部材ＣＯＮは、半導体チップＳＣの互いに平行な２辺に沿う方向に傾いている。本図に示す例では、図中Ｙ方向で隣り合う電極ＰＡＤの間隔よりも、図中Ｘ方向で隣り合う電極ＰＡＤの間隔のほうが狭い。そして、図中Ｘ方向で隣り合う２つの電極ＰＡＤ、すなわち最近接の２つの電極ＰＡＤ上に位置する２つの接続部材ＣＯＮは、互いに離れる方向に傾いている。
【００１４】
接続部材ＣＯＮは、複数のバンプＢＭＰを、互いの中心をずらしながら重ねることによって傾いている。詳細には、複数のバンプＢＭＰの中心は、いずれも同一の直線（図１に示す例ではＸ方向に伸びる直線）上に位置している。そして、上記した直線を含んでいて基板ＳＵＢに垂直な断面で見た場合、あるバンプＢＭＰの中心と、そのバンプＢＭＰの一つ上のバンプＢＭＰの中心は、そのバンプＢＭＰの幅の１０％以上２５％以下ずれているのが好ましい。このようにすると、バンプＢＭＰをずらしながら重ねても、半導体チップＳＣを実装部材に実装するときに接続部材ＣＯＮが壊れることを抑制できる。
【００１５】
なお、本図に示す例では接続部材ＣＯＮは３つのバンプＢＭＰを重ねたものである。ただし、バンプＢＭＰの数はこれに限定されない。接続部材ＣＯＮは２つのバンプＢＭＰを重ねたものであっても良いし、４つ以上のバンプＢＭＰを重ねたものであっても良い。
【００１６】
図３は、接続部材ＣＯＮの詳細な形状を示す断面図である。バンプＢＭＰは、金属ワイヤ、例えば金ワイヤ又ははんだワイヤの先端を溶融させてボール形状にしたうえで、このボール形状の部分を電極ＰＡＤに押し付け、その後金属ワイヤを上方に引き離すことにより形成される。このため、最上層のバンプＢＭＰは上に凸の形状になる。ただし他のバンプＢＭＰは、上のバンプＢＭＰを重ねるときに押しつぶされるため、凸部分はほとんどなくなる。
【００１７】
次に、半導体チップＳＣの製造方法を説明する。まず、基板ＳＵＢに素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００１８】
次いで、素子形成領域に位置する基板ＳＵＢに、必要に応じてソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインとなる不純物領域を形成する。このようにして、基板ＳＵＢ上にＭＯＳトランジスタが形成される。
【００１９】
次いで、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層ＭＩＮＣを形成する。最上層の配線層には、複数の電極ＰＡＤが形成される。
【００２０】
次いで、複数の電極ＰＡＤのそれぞれの上に、複数のバンプＢＭＰを重ねることによって接続部材ＣＯＮを形成する。このとき、相対的に上側に位置するバンプＢＭＰの中心を、相対的に下側に位置するバンプＢＭＰの中心からずらす。これにより、接続部材ＣＯＮは傾いて形成される。
【００２１】
次に、図４〜図８を用いて、半導体チップＳＣを、実装部材の一例としてのリードフレームＬＦに実装する方法を説明する。
【００２２】
まず、図４を用いて本例における半導体チップＳＣの回路構成を説明する。本実施例において半導体チップＳＣはＭＯＳトランジスタを有しており、また、電極ＰＡＤを４つ有している。第１の電極ＰＡＤはＭＯＳトランジスタのゲート電極ＧＥに接続しており、第２の電極ＰＡＤ及び第３の電極ＰＡＤはＭＯＳトランジスタのドレインＤＲＮに接続しており、第４の電極ＰＡＤはＭＯＳトランジスタのソースＳＯＵに接続している。
【００２３】
次に、図５（ａ）の平面図及び図５（ｂ）の側面図を用いて、リードフレームＬＦの構成を説明する。本図に示す例において、リードフレームＬＦは４つのリード端子ＬＣを有している。第１のリード端子ＬＣは、半導体チップＳＣが有するＭＯＳトランジスタのゲート電極ＧＥに接続し、第２のリード端子ＬＣ及び第３のリード端子ＬＣは半導体チップＳＣが有するＭＯＳトランジスタのドレインＤＲＮに接続し、第４のリード端子ＬＣは半導体チップＳＣが有するＭＯＳトランジスタのソースＳＯＵに接続する。
【００２４】
なお、リード端子ＬＣは、いずれもリード端子ＬＣの下面側に向けて折れ曲がっている。
【００２５】
次に、図６〜図８を用いて、半導体チップＳＣをリードフレームＬＦに実装する方法を説明する。まず、図６の断面図に示すように、半導体チップＳＣの接続部材ＣＯＮが形成されている面を、リードフレームＬＦに対向させる。
【００２６】
次いで図７（ａ）の平面図及び図７（ｂ）の側面図に示すように、半導体チップＳＣの接続部材ＣＯＮをリード端子ＬＣのインナーリード部分に押し付け、熱処理する。これにより、４つの接続部材ＣＯＮは互いに異なるリード端子ＬＣの上面に接続される。
【００２７】
このとき、４つの接続部材ＣＯＮは、最近接の他の接続部材ＣＯＮから上端が離れる方向に傾いている。このため、接続部材ＣＯＮをリード端子ＬＣに押し付けるときに、隣り合う接続部材ＣＯＮが互いに短絡することを抑制できる。特に本実施形態では、接続部材ＣＯＮは、最近接の他の接続部材ＣＯＮから離れる方向に傾斜しているため、この効果が特に大きくなる。
【００２８】
また、リードフレームＬＦは、一般に打ち抜き加工によって形成されるため、リード端子ＬＣの間隔ｓには下限値がある。ここで半導体チップＳＣの微細化が進むと、リード端子ＬＣの間隔ｓを、半導体チップＳＣの電極ＰＡＤ間隔程度に狭くすることができなくなる。このような場合であっても本実施形態では、４つの接続部材ＣＯＮは、いずれも上端が半導体チップＳＣの外側に向かう方向に傾斜している。このため、リード端子ＬＣの間隔ｓが半導体チップＳＣの電極ＰＡＤの間隔よりも広い場合でも、半導体チップＳＣをリードフレームＬＦ上に搭載することができる。
【００２９】
その後、図８に示すように、半導体チップＳＣ、複数の接続部材ＣＯＮ、及び複数のリード端子ＬＣのインナーリード部分を、封止樹脂ＭＤＲを用いて封止する。
【００３０】
図９は、半導体チップＳＣをリードフレームＬＦに実装した後の接続部材ＣＯＮの形状を示す断面図である。この段階においても、接続部材ＣＯＮの外形線は、複数のバンプＢＭＰを重ねたことを示している。
【００３１】
以上、本実施形態によれば、少なくとも一組の隣り合う２つの接続部材ＣＯＮは、互いに上端が離れる方向に傾いている。このため、半導体チップＳＣをリードフレームＬＦに実装するときに、隣り合う接続部材ＣＯＮが短絡することを抑制できる。
【００３２】
（第２の実施形態）
本実施形態に係る半導体装置ＳＤは、以下の点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。
【００３３】
まず、半導体チップＳＣは６つの電極ＰＡＤを有している。そして、これに合わせてリードフレームＬＦも６つのリード端子ＬＣを有している。以下、詳細に説明する。
【００３４】
図１０は、半導体チップＳＣの回路図である。本実施形態において半導体チップＳＣは、スイッチング素子であり、上記したように６つの電極ＰＡＤを有している。第１の電極ＰＡＤは容量ＣＡＰ１を介して接地されている。第２の電極ＰＡＤは容量ＣＡＰ３を介して入力信号が入力される。第３の電極ＰＡＤは容量ＣＡＰ２を介して接地されている。また、第４の電極ＰＡＤは第１出力端子ＯＰ１になっており、第５の電極ＰＡＤは第２出力端子ＯＰ２になっている。また、第６の電極ＰＡＤは接地端子になっている。
【００３５】
図１１（ａ）は、本実施形態に係るリードフレームＬＦの側面図であり、図１１（ｂ）はこのリードフレームＬＦの平面図である。上記したように、リードフレームＬＦは６つのリード端子ＬＣを有している。第１のリード端子ＬＣは、半導体チップＳＣの容量ＣＡＰ１に接続し、第２のリード端子ＬＣは半導体チップＳＣの入力端子に接続する。第３のリード端子ＬＣは半導体チップＳＣの容量ＣＡＰ２に接続する。第４のリード端子ＬＣは半導体チップＳＣの第１出力端子ＯＰ１に接続し、第５のリード端子ＬＣは半導体チップＳＣの第２出力端子ＯＰ２に接続する。また、第６のリード端子ＬＣは半導体チップＳＣの接地端子に接続する。
【００３６】
なお、上記した各容量は、半導体チップＳＣの外部にあってもよい。この場合、半導体チップＳＣは、リードフレームＬＦを介して各容量に接続する。
【００３７】
図１２は、本実施形態に係る半導体装置ＳＤの構成を示す断面図である。図１３は、図１２に示した半導体装置ＳＤの平面図である。なお、図１２においては、説明のため封止樹脂ＭＤＲの図示を省略している。
【００３８】
本実施形態に係る半導体装置ＳＤは、リード端子ＬＣの下面に半導体チップＳＣの接続部材ＣＯＮが接続されている点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。
【００３９】
また、電極ＰＡＤ及び接続部材ＣＯＮは、半導体チップＳＣの互いに対向する２辺のそれぞれに３つずつ設けられている。これら３つの電極ＰＡＤのうち２つは半導体チップＳＣの角に位置している。なお、半導体チップＳＣの平面形状が長方形である場合、３つの電極ＰＡＤは半導体チップＳＣの長辺に沿って設けられるのが好ましい。そして同じ辺に沿っている３つの接続部材ＣＯＮは、いずれも同一の方向に傾斜している。また第１の長辺に沿っている接続部材ＣＯＮは第２の長辺から離れる方向に傾斜しており、第２の長辺に沿っている接続部材ＣＯＮは第１の長辺から離れる方向に傾斜している。
【００４０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４１】
（第３の実施形態）
図１４は、第３の実施形態に係る半導体装置ＳＤの構成を示す断面図である。本実施形態に係る半導体装置ＳＤは、半導体チップＳＣを、実装部材の一例である配線基板ＩＰ、例えばインターポーザにフリップチップ実装したものである。
【００４２】
具体的には、半導体チップＳＣの電極ＰＡＤは、接続部材ＣＯＮを介して配線基板ＩＰの電極ＬＮＤに接続している。そして半導体チップＳＣには、複数の電極ＰＡＤ及び複数の接続部材ＣＯＮが半導体チップＳＣの縁に沿って形成されている。そしてこれらの接続部材ＣＯＮは、いずれも上端が半導体チップＳＣの外側に向かう方向に傾斜している。
【００４３】
図１５は、半導体チップＳＣの電極ＰＡＤ及び接続部材ＣＯＮのレイアウトを示す平面図である。上記したように、複数の電極ＰＡＤ及び複数の接続部材ＣＯＮは、半導体チップＳＣの縁に沿って形成されている。また電極ＰＡＤ及び接続部材ＣＯＮは、半導体チップＳＣの中央にも形成されている。そしていずれの接続部材ＣＯＮも、半導体チップＳＣの中心から離れる方向に傾斜している。ただし半導体チップＳＣの中央に位置する接続部材ＣＯＮの傾きは、半導体チップＳＣの縁に位置する接続部材ＣＯＮの傾きよりも小さい。
【００４４】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００４５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４６】
ＢＭＰ バンプ
ＣＡＰ１ 容量
ＣＡＰ２ 容量
ＣＡＰ３ 容量
ＣＯＮ 接続部材
ＤＲＮ ドレイン
ＧＥ ゲート電極
ＩＰ 配線基板
ＬＣ リード端子
ＬＦ リードフレーム
ＬＮＤ 電極
ＭＤＲ 封止樹脂
ＭＩＮＣ 多層配線層
ＯＰ１ 第１出力端子
ＯＰ２ 第２出力端子
ＰＡＤ 電極
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＯＵ ソース
ＳＵＢ 基板
【図１】
2014116416.tif 000003
【図２】
2014116416.tif 000004
【図３】
2014116416.tif 000005
【図４】
2014116416.tif 000006
【図５】
2014116416.tif 000007
【図６】
2014116416.tif 000008
【図７】
2014116416.tif 000009
【図８】
2014116416.tif 000010
【図９】
2014116416.tif 000011
【図１０】
2014116416.tif 000012
【図１１】
2014116416.tif 000013
【図１２】
2014116416.tif 000014
【図１３】
2014116416.tif 000015
【図１４】
2014116416.tif 000016
【図１５】
2014116416.tif 000017