(57)【要約】【課題】半導体装置において、スタンバイモードから低消費電力モードへの復帰時間を短縮する。【解決手段】半導体装置は、第１の内部電源電圧および第１の周波数のクロック信号を内部回路に供給する通常動作モードと、第１の内部電源電圧よりも低い第２の内部電源電圧、および第１の周波数よりも低い第２の周波数のクロック信号を供給する低消費電力モードと、第２の内部電源電圧を供給する一方で、クロック信号の供給を停止するスタンバイモードとを切替える。スタンバイ制御部は、スタンバイモードから通常動作モードへの復帰命令に応答して、降圧回路による第１の内部電源電圧の生成、および発振回路による第１の周波数のクロック信号の生成を開始する一方で、スタンバイモードから低消費電力モードへの復帰命令に応答して、発振回路による第２の周波数のクロック信号の生成を開始する。【選択図】図４
2014071481.tif 000002
【特許請求の範囲】
【請求項１】
複数の動作モード間の切替えが可能な半導体装置であって、
外部電源電圧を降圧して内部電源電圧を生成する降圧回路と、
前記降圧回路から前記内部電源電圧の供給を受けて動作する内部回路と、
前記内部回路に供給するクロック信号を生成するための発振回路と、
前記降圧回路および前記発振回路を制御する制御部とを備え、
前記複数の動作モードは、
第１の内部電源電圧および第１の周波数のクロック信号の供給により前記内部回路を動作させる第１の動作モードと、
前記第１の内部電源電圧よりも低い第２の内部電源電圧、および前記第１の周波数よりも低い第２の周波数のクロック信号の供給により前記内部回路を動作させる第２の動作モードと、
前記内部回路へ前記第２の内部電源電圧を供給する一方で、前記クロック信号の供給を停止するスタンバイモードとを含み、
前記制御部は、
前記スタンバイモード中は前記降圧回路に前記第２の内部電源電圧を生成させ、かつ、
前記スタンバイモードから前記第１の動作モードへの復帰命令に応答して、前記降圧回路による前記第１の内部電源電圧の生成、および、前記発振回路による前記第１の周波数のクロック信号の生成を開始する一方で、
前記スタンバイモードから前記第２の動作モードへの復帰命令に応答して、前記発振回路による前記第２の周波数のクロック信号の生成を開始する、半導体装置。
【請求項２】
前記降圧回路は、
前記スタンバイモードから前記第１の動作モードへの復帰命令に応答して、前記第１の内部電源電圧への昇圧を開始するとともに、前記第１の内部電源電圧の安定を待って前記第１の周波数のクロック信号の生成を開始する、請求項１に記載の半導体装置。
【請求項３】
前記制御部は、
前記スタンバイモードから前記第１の動作モードへの復帰時には、前記第１の周波数のクロック信号の安定を待って前記内部回路への供給を開始する一方で、
前記スタンバイモードから前記第２の動作モードへの復帰時には、前記第２の周波数のクロック信号の安定を待って前記内部回路への供給を開始する、請求項２に記載の半導体装置。
【請求項４】
前記制御部は、
前記スタンバイモードに切替わる前の動作モードが前記第１の動作モードであったときに、前記第１の動作モードへの復帰命令に応答して、前記降圧回路による前記第１の内部電源電圧の生成、および、前記発振回路による前記第１の周波数のクロック信号の生成を開始する一方で、
前記スタンバイモードに切替わる前の動作モードが前記第２の動作モードであったときには、前記第２の動作モードへの復帰命令に応答して、前記発振回路による前記第２の周波数のクロック信号の生成を開始する、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記発振回路は、前記第２の周波数のクロック信号の安定時間が、前記第１の周波数のクロック信号の安定時間よりも短くなるように構成される、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、例えば、複数の動作モード間の切替えが可能なマイクロコンピュータに好適に用いられるものである。
【背景技術】
【０００２】
従来より、マイクロコンピュータにおいては、システムの消費電力低減のため、待機電力を低減する目的でスタンバイモードの搭載が積極的に行なわれている。通常動作モードでは、マイクロコンピュータの各機能ブロックに対して通常の動作に必要な電源電圧およびクロック信号が供給される。これに対して、スタンバイモードでは、通常動作に必要な電源電圧を降圧した電源電圧を供給するとともに、クロック信号の供給を停止することで、低消費電力を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開  ＷＯ２０１２／０２６０２４Ａ１
【特許文献２】特開２００５−０１１１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のマイクロコンピュータにおいて、スタンバイバイモードを有効に活用するためには、スタンバイモード時の消費電力の低減、および通常動作モードへの高速な復帰が要求される。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
一実施の形態によれば、半導体装置は、第１の内部電源電圧および第１の周波数のクロック信号の供給により内部回路を動作させる通常動作モードと、第１の内部電源電圧よりも低い第２の内部電源電圧、および第１の周波数よりも低い第２の周波数のクロック信号の供給により内部回路を動作させる低消費電力モードと、内部回路へ第２の内部電源電圧を供給する一方で、クロック信号の供給を停止するスタンバイモードとを切替える。半導体装置の制御部は、スタンバイモードから通常動作モードへの復帰命令に応答して、降圧回路による第１の内部電源電圧の生成、および、発振回路による第１の周波数のクロック信号の生成を開始する。一方、制御部は、スタンバイモードから低消費電力モードへの復帰命令に応答して、発振回路による第２の周波数のクロック信号の生成を開始する。
【発明の効果】
【０００６】
一実施の形態によれば、スタンバイモードおよび低消費電力モードの間の切替えが可能な半導体装置において、スタンバイモードから低消費電力モードへの復帰を短時間で行なうことができる。
【図面の簡単な説明】
【０００７】
【図１】一実施の形態による半導体装置の代表例であるマイクロコンピュータの構成を示すブロック図である。
【図２】一実施の形態によるマイクロコンピュータの動作モードの一例を示す図である。
【図３】一実施の形態によるマイクロコンピュータにおける動作モードの遷移の例を表わす概念図である。
【図４】一実施の形態によるマイクロコンピュータにおけるスタンバイモードからの復帰処理を説明する図である。
【発明を実施するための形態】
【０００８】
近年では、マイクロコンピュータがバッテリで駆動する携帯用電子機器に適用される場面を想定して、低電圧動作の実現を目的とした低消費電力モードの搭載が検討されている。通常動作モードと低消費電力モードとの間を遷移可能とするとともに、低消費電力モードとスタンバイモードとの間を遷移可能とした構成とすることにより、消費電力を効果的に低減することが可能となる。このような構成においても、スタンバイモードから低消費電力モードへの復帰時において、復帰時間を短くすることが要求される。
【０００９】
たとえば、スタンバイモード時の電源電圧を、通常動作に必要な電源電圧からＳＲＡＭ（Static  Random  Access  Memory）等でのデータ保持が可能な大きさにまで降圧するとともに、クロック信号を生成する発振回路における発振動作を停止させることにより、スタンバイモード時の消費電力を低減することができる。また、近年では、マイクロコンピュータの内部回路に供給する電圧を生成する電源回路やクロック信号を生成するクロック生成回路をスタンバイモード時には停止させるようにして、更なる消費電力の低減を図るモードも検討されている。
【００１０】
しかしながら、スタンバイモードから通常動作モードへの復帰時には、電源回路およびクロック生成回路において、電源電圧およびクロック信号が安定するまでの復帰時間を要してしまう。また、マイクロコンピュータに搭載されるアナログ回路などのモジュールがスタンバイの状態から通常動作に復帰するまでの時間を要するとともに、通常動作に戻すための復帰シーケンス処理に時間を要するという問題がある。その結果、通常動作モードへの高速な復帰が困難となる。
【００１１】
以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載のある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号および参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。
【００１２】
［マイクロコンピュータの概略構成］
図１は、一実施の形態による半導体装置の代表例であるマイクロコンピュータの構成を示すブロック図である。
【００１３】
図１を参照して、マイクロコンピュータ１は、ＶＣＣ端子２と、電源制御回路１０と、降圧回路１２と、ＣＰＵ（Central  Processing  Unit）２６と、フラッシュメモリ２０と、ＳＲＡＭ（Static  Random  Access  Memory）２２と、周辺回路１８と、発振回路１４と、オンチップオシレータ（On-Chip  Oscillator）１６と、レジスタ２４と、スタンバイ制御部３０とを備える。マイクロコンピュータ１は、単一の半導体チップで構成される。
【００１４】
ＶＣＣ端子２は、マイクロコンピュータ１の外部から供給される外部電源電圧ＶＣＣを受ける。電源制御回路１０は、ＶＣＣ端子２に入力された外部電源電圧ＶＣＣを、内部回路の動作に適した電圧に変換する。電源制御回路１０により変換された電圧は、降圧回路１２に供給される。
【００１５】
降圧回路１２は、電源制御回路１０から供給される電圧を降圧して内部電源電圧を生成し、その生成した内部電源電圧を電源ライン４０に出力する。
【００１６】
電源ライン４０には、ＣＰＵ２６、フラッシュメモリ２０、ＳＲＡＭ２２、オンチップオシレータ１６、スタンバイ制御部３０、およびその他の内部回路である周辺回路１８が接続される。これらの内部回路は、電源ライン４０から内部電源電圧の供給を受けて動作する。
【００１７】
ＣＰＵ２６は、予め指定された順序で命令を実行することで、マイクロコンピュータ１に含まれる各部を制御する。レジスタ２４は、ＣＰＵ２６によってロードされる。
【００１８】
フラッシュメモリ２０は、ＣＰＵ２６によるアクセスが可能な不揮発性メモリの典型例であり、ＣＰＵ２６によって書き込まれたデータを不揮発的に格納する。フラッシュメモリ２０は、メモリセルに対する電圧の印加によって、データの書込みおよび消去を行なう。なお、フラッシュメモリに限られず、ＭＲＡＭ（Magnetic  Random  Access  Memory）やＦｅＲＡＭ（Ferroelectric  Random  Access Memory）などの不揮発性メモリを採用してもよい。
【００１９】
フラッシュメモリ２０は、内部電源電圧を昇圧してデータの書込みおよび消去用の高電圧を生成するための高電圧発生回路（図示せず）を含む。後述するように、マイクロコンピュータ１の動作モードに応じて、内部電源電圧および高電圧発生回路で発生された高電圧のいずれかが選択されて、メモリセルに供給される。このように内部電源電圧と昇圧電圧とを切替えてデータの書込みおよび消去を行なわせることによって、異なる電圧の電源を搭載する必要がなくなる。
【００２０】
ＳＲＡＭ２２は、各種のデータを記憶する。周辺回路１８は、たとえば、マイクロコンピュータ１と外部とのインタフェース回路を含む。
【００２１】
発振回路１４は、マイクロコンピュータ１に外付けされた発振子３を用いて所定の周波数のリファレンスクロック信号を発生する。オンチップオシレータ１６は、発振回路１４からリファレンスクロック信号を受けて、内部回路に供給するクロック信号を生成する。
【００２２】
具体的には、オンチップオシレータ１６は、ＣＰＵ２６およびフラッシュメモリ２０、ならびに、内部バスなどのデータ伝送および処理タイミングなどを決定するクロック信号を生成する。後述するように、オンチップオシレータ１６は、マイクロコンピュータ１の動作モードの別に複数の動作周波数を有するクロック信号を発生する。
【００２３】
なお、発振回路１４およびオンチップオシレータ１６においては、クロック信号の動作周波数が高くなるほど発振動作が安定するまでの時間が長くなる。また、発振動作が安定するまでの時間は、オンチップオシレータにおける発振周波数の精度が高ければそれだけ長時間化する。そのため、発振回路１４およびオンチップオシレータ１６が起動してからクロック信号が安定するまでに要する時間は、クロック信号の動作周波数が高くなるほど長くなる。
【００２４】
スタンバイ制御部３０は、システムコントローラにより構成される。スタンバイ制御部３０は、ＣＰＵ２６からモード切替指令を受けてマイクロコンピュータ１の動作モードを切り替える場合に、内部回路全体の動作を制御する。
【００２５】
詳細には、マイクロコンピュータ１は、複数の動作モード間の切替えが可能に構成されており、動作モードに応じて内部回路への内部電源電圧およびクロック信号の供給が制御される。この動作モードには、通常の動作に必要な内部電源電圧が供給され、かつクロック信号が供給されるモードである通常動作モードと、内部電源電圧の供給が停止され、かつ、クロック信号の供給が停止されたモードであるスタンバイモードとが含まれる。
【００２６】
さらに、動作モードには、システムの消費電力低減を目的として、低電圧動作を実現するモードである低消費電力モードが含まれる。動作環境などに応じて好適な内部電源電圧および動作周波数の設定を可能としている。
【００２７】
一例として、動作モードの別に、内部電源電圧およびクロック信号の動作周波数を図２のように設定することができる。図２を参照して、通常動作モードは、高速な処理を行なう観点から、低消費電力モードと比較して、内部電源電圧を高い電圧（たとえば２．１Ｖ）に設定する。また、クロック信号の動作周波数も高い周波数（たとえば３２ＭＨｚ）に設定される。さらに、フラッシュメモリ２０においては、高電圧発生回路を動作（オン）させることによって内部電源電圧を昇圧する。
【００２８】
低消費電力モードは、内部電源電圧およびクロック信号の動作周波数が互いに異なる２つの動作モードに分類される。以下の説明では、通常動作モード、および低消費電力モードの２つの動作モードをそれぞれ区別するために、通常動作モードを「高速モード」とも表記し、低消費電力モードの２つの動作モードをそれぞれ「中速モード」および「低速モード」とも表記する。
【００２９】
中速モードは、主にバッテリで駆動する携帯用電子機器などのアプリケーションに向けて消費電力を低減する観点から、内部電源電圧およびクロック信号の動作周波数がともに高速モードよりも引き下げられている。中速モードでの内部電源電圧（１．８Ｖ）および動作周波数（８ＭＨｚ）は、マイクロコンピュータ１に流すことのできる電流により制約される。また、フラッシュメモリ２０においては、高電圧発生回路を停止（オフ）することにより、メモリセルに内部電源電圧を供給する。
【００３０】
低速モードは、ＣＰＵ２６およびフラッシュメモリ２０の動作が行なわれない間、電子機器の時計動作等をマイクロコンピュータ１に実施させるために必要な動作周波数のクロック信号を発生するモードである。そのため、クロック信号の動作周波数は、高速モードおよび中速モードと比較して十分に低い周波数（たとえば３２ｋＨｚ）に設定される。なお、低速モードでは、降圧回路１２とは別に設けられた分圧回路を用いて外部電源電圧ＶＣＣを分圧することにより内部電源電圧が生成される。また、クロック信号は、オンチップオシレータ１６とは異なるクロック源を用いて生成される。
【００３１】
スタンバイモードは、内部電源電圧が供給される一方で、クロック信号の供給が停止されたモードである。スタンバイモードでは、発振回路１４およびオンチップオシレータ１６における発振動作を停止させることにより、クロック信号の供給を停止する。また、フラッシュメモリ２０における高電圧発生回路を停止（オフ）する。これにより待機電力を低減できる。
【００３２】
ただし、スタンバイモード中、内部回路に対しては、内部電源電圧が供給され続ける。一度電源を遮断してしまうと、スタンバイモードからの復帰時に電源を復帰させるために時間を要するためである。また、電源遮断時にデータが失われてしまうため、復帰後にレジスタ２４やＳＲＡＭ２２へ必要なデータを書き戻すためのシーケンスが必要となるためである。そこで、降圧回路１２は、スタンバイモード中は、高速モード時の内部電源電圧（２．１Ｖ）をデータの保持が可能な大きさまで降圧する。これにより、リーク電力削減が可能となるため、通常動作モードよりも電力消費を少なくすることができる。たとえば、内部電源電圧は、中速モードでの内部電源電圧と等しい電圧（１．８Ｖ）に降圧される。
【００３３】
図３は、一実施の形態によるマイクロコンピュータ１における動作モードの遷移の例を表わす概念図である。
【００３４】
図３を参照して、マイクロコンピュータ１は、動作状態において、高速モードおよび中速モード間の遷移、高速モードおよび低速モード間の遷移、および、中速モードおよび低速モード間の遷移を行なうことができる。
【００３５】
また、動作状態とスタンバイ状態との間においては、高速モードおよびスタンバイモード間の遷移、中速モードおよびスタンバイモード間の遷移、および、低速モードおよびスタンバイモード間の遷移をそれぞれ行なうことができる。
【００３６】
このような動作モードの切替えは、ユーザプログラム要因、外部要因、またはハードウェア要因によって行なわれる。ユーザプログラム要因による切替えでは、ユーザプログラムに含まれるモード設定コマンドによって動作モードが切替えられる。外部要因による切替えでは、インタフェース回路に外部からの割込みが入力されたことによって動作モードが切替えられる。ハードウェア要因による切替えでは、ハードウェア資源の利用状況に基づいて、マイクロコンピュータ１が自律的に動作モードを切替える。
【００３７】
ここで、中速モードおよびスタンバイモードの間の遷移を行なう場合（図３中のＭＳ−ＳＴ間の遷移に相当）を考える。この場合、スタンバイ制御部３０は、中速モードの実行中においてＣＰＵ２６からの切替指令を受けると、高速動作に必要な内部電源電圧を降圧した電圧（１．８Ｖ）を内部回路へ供給する。また、動作が不要なモジュールに対しては、内部電源電圧の供給を停止する。スタンバイ制御部３０はさらに、発振回路１４およびオンチップオシレータ１６の発振動作を停止させることにより、クロック信号の供給を停止する。
【００３８】
このようにして中速モードからスタンバイモードへの移行が完了すると、スタンバイ制御部３０は、ＣＰＵ２６からの中速モードへの復帰指令を待ち受ける状態となる。そして、ＣＰＵ２６から復帰指令が与えられると、スタンバイ制御部３０は、内部回路を制御して中速モードに復帰するための処理を実行する。
【００３９】
スタンバイモードから中速モードへの復帰処理としては、図中の矢印Ｒ１に示すように、最初にスタンバイモードから高速モード（通常動作モード）に復帰し、高速モードへの復帰が完了した後に、高速モードから中速モードに切替えるという処理手順が想定される。このように高速モードを経由する処理手順では、スタンバイモードから高速モードへ復帰するために、降圧回路１２では、内部電源電圧をスタンバイ状態の低電圧から高速モード用の高電圧に昇圧させる必要がある。また、発振回路１４およびオンチップオシレータ１６は、高い動作周波数のクロック信号を生成する必要がある。その結果、内部電源電圧およびクロック信号が安定するまでには時間がかかるため、内部電源電圧およびクロック信号の供給が開始されるまでに長時間を要することとなる。このように高速モードへの復帰処理には長時間を要することから、最終的に中速モードに復帰するための復帰時間が長時間化してしまうという問題が生じる。
【００４０】
なお、スタンバイモードから高速モードへの復帰時間を短縮するためには、スタンバイモードにおける内部電源電圧および動作周波数を上げることによって、高速モードとの間での内部電源電圧および動作周波数の格差を縮めることが有効である。しかしながら、スタンバイ状態での消費電力（待機電力）を増大させてしまうという背反が生じる。
【００４１】
そこで、一実施の形態によるマイクロコンピュータ１では、スタンバイモードから中速モードへの復帰処理として、図中の矢印Ｒ２に示すように、高速モードを経由せずに直接的に中速モードへの復帰を可能とする。これにより、スタンバイモードから中速モードへの復帰時間を短縮する。
【００４２】
［マイクロコンピュータにおけるスタンバイモードからの復帰処理］
以下、一実施の形態によるマイクロコンピュータ１におけるスタンバイモードから高速モード、中速モード、低速モードへの復帰処理について、図４を用いて説明する。なお、図４に示す復帰処理は、図３に示した高速モードおよびスタンバイモード間の遷移、中速モードおよびスタンバイモード間の遷移、および低速モードおよびスタンバイモード間の遷移のそれぞれにおいて、スタンバイモードから元の動作モードに戻るために実行される処理である。図４において、上段にはスタンバイモードから高速モードへの復帰処理が示され、中段にはスタンバイモードから中速モードへの復帰処理が示され、下段にはスタンバイモードから低速モードへの復帰処理が示される。
【００４３】
図４を参照して、時刻ｔ０において、ＣＰＵ２６からスタンバイ制御部３０に対して、元の動作モードに戻るための復帰指令が与えられたものとする。ＣＰＵ２６は、レジスタ２４（図１）に格納された元の動作モードを読込んでスタンバイ制御部３０に転送する。
１．高速モードへの復帰処理
スタンバイモードから高速モードへ復帰する場合、スタンバイ制御部３０は、復帰指令を受けると、内部電源電圧の生成を開始する。具体的には、スタンバイ制御部３０は、降圧回路１２を制御することにより、内部電源電圧（１．８Ｖ）を高速モードでの内部電源電圧（２．１Ｖ）に昇圧させる。
【００４４】
時刻ｔ０から内部電源電圧が徐々に上昇し、高速モードでの電圧（２．１Ｖ）に安定化すると（時刻ｔ１１）、オンチップオシレータ１６は、電源ライン４０を介して内部電源電圧の供給を受けて、クロック信号の生成を開始する。フラッシュメモリ２０では、内部電源電圧の供給を受けて高電圧発生回路が起動される。
【００４５】
発振回路１４およびオンチップオシレータ１６における発振動作が安定することによってクロック信号が安定すると、スタンバイ制御部３０は内部回路に対してクロック信号の供給を開始する（時刻ｔ１２）。内部回路は、クロック信号の供給を受けてハードウェアシーケンス処理を実行する。ハードウェアシーケンス処理には、たとえば、ロジック回路に含まれるレジスタ、フリップフロップおよびラッチ回路の初期化などが含まれる。そして、ハードウェアシーケンス処理が終了し、ＣＰＵ２６がプログラムの実行可能な状態となると、一連の復帰処理が完了する。これにより、マイクロコンピュータ１は高速モードとなる（時刻ｔ１３）。
２．中速モードへの復帰処理
スタンバイモードから中速モードへ復帰する場合、スタンバイ制御部３０は、復帰指令を受けると、オンチップオシレータ１６は、電源ライン４０を介して内部電源電圧の供給を受けて、クロック信号の生成を開始する。一方、フラッシュメモリ２０では、高電圧発生回路がオフ状態に維持される（時刻ｔ２１）。なお、図２に示したように、スタンバイモードと中速モードとは内部電源電圧（１．８Ｖ）が等しいため、降圧回路１２における昇圧動作が不要となる。したがって、オンチップオシレータ１６は内部電源電圧の安定化を待つことなく、クロック信号の生成を開始することができる。
【００４６】
発振回路１４およびオンチップオシレータ１６における発振動作が安定することによってクロック信号が安定すると、スタンバイ制御部３０は内部回路に対してクロック信号の供給を開始する（時刻ｔ２２）。内部回路は、クロック信号の供給を受けてハードウェアシーケンス処理を実行する。ハードウェアシーケンス処理が終了し、ＣＰＵ２６がプログラムの実行可能な状態となると、一連の復帰処理が完了する。これにより、マイクロコンピュータ１は中速モードとなる（時刻ｔ２３）。
【００４７】
このように、スタンバイモードから中速モードへの復帰処理においては、高速モードへの復帰処理と比較して、内部電源電圧の昇圧が不要となるため、クロック信号の生成を開始するタイミングを早めることができる。これに伴ない、クロック信号の供給を開始するタイミングも早くなる。
【００４８】
さらに、中速モードでのクロック信号の動作周波数は、高速モードでのクロック信号の動作周波数よりも低く設定されているため、クロック信号が安定するまでに要する時間が短縮される。また、高電圧発生回路の制御も不要となる。これらの理由により、スタンバイモードから中速モードへの復帰時間は、スタンバイモードから高速モードへの復帰時間と比較して大幅に短縮される。このように、スタンバイイモードから高速モードを経由せずに直接的に中速モードへの復帰を可能としたことより、スタンバイモードから中速モードへの復帰時間を短縮することができる。
３．低速モードへの復帰処理
スタンバイモードが低速モードへ復帰する場合、スタンバイ制御部３０は、復帰指令を受けると、オンチップオシレータ１６とは異なるクロック源を用いてクロック信号の生成を開始する（時刻ｔ３１）。そして、クロック信号が安定すると、クロック信号の供給を開始する（時刻ｔ３２）。内部回路は、クロック信号の供給を受けてハードウェアシーケンス処理を実行する。ハードウェアシーケンス処理が終了し、ＣＰＵ２６がプログラムの実行可能な状態となると、一連の復帰処理が完了する。これにより、マイクロコンピュータ１は低速モードとなる（時刻ｔ３３）。
【００４９】
なお、低速モードでは、クロック信号の動作周波数が高速モードおよび低速モードにおける動作周波数に比べて十分に低いため、ハードウェアシーケンス処理に長時間を要する。その結果、低速モードへの復帰が完了するタイミングは、上述した高速モードまたは低速モードへの復帰が完了するタイミングよりも遅くなる。
【００５０】
以上のように、一実施の形態によるマイクロコンピュータによれば、スタンバイイモードから高速モードを経由せずに直接的に中速モードへの復帰を可能としたことより、スタンバイモードから中速モードへの復帰時間を短縮することができる。
【００５１】
なお、上記の一実施の形態では、中速モードでの内部電源電圧をスタンバイモードでの内部電源電圧と等しい電圧に設定することとしたが、高速モードでの内部電源電圧よりも低い電圧であれば、本発明を適用することが可能である点について確認的に記載する。
【００５２】
また、上記の一実施の形態では、マイクロコンピュータにおけるスタンバイモードからの復帰処理として、スタンバイモードから元の動作モードに戻るための処理について説明したが、本発明の適用はこのような処理に限定されるものではない。具体的には、元の動作モードと復帰先の動作モードとが異なる場合であっても本発明を適用可能である。たとえば、スタンバイモードに移行する前に、高速モードおよび中速モードのいずれに復帰するかを選択する構成としてもよい。
【００５３】
あるいは、スタンバイモードから高速モードに復帰する場合に、上記１．に示した処理手順と、最初にスタンバイモードから中速モードに復帰し、中速モードへの復帰が完了した後に、中速モードから高速モードに切替えるという処理手順とのいずれかを選択することができるようにしてもよい。
【００５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００５５】
１  マイクロコンピュータ、２  ＶＣＣ端子、３  発振子、１０  電源制御回路、１２  降圧回路、１４  発振回路、１６  オンチップオシレータ、１８  周辺回路、２０  フラッシュメモリ、２２  ＳＲＡＭ、２４  レジスタ、２６  ＣＰＵ、３０  スタンバイ制御部、４０  電源ライン。
【図１】
2014071481.tif 000003
【図２】
2014071481.tif 000004
【図３】
2014071481.tif 000005
【図４】
2014071481.tif 000006