(57)【要約】【課題】電子回路部の特性劣化を抑制させ得る構造を有する光電子半導体装置を提供する。【解決手段】光電子半導体装置１は、光半導体薄膜をなす光回路部２１，３１，４１と、電子回路部１０とを備える。光回路部２１，３１，４１は、電気信号を光信号に変換する発光素子２２，３２，４２と、光信号を伝送する光導波路構造２３，３３，４３と、光信号を電気信号に変換する受光素子２４，３４，４４とを含む。半導体基板２の主面に光半導体薄膜が貼り付いている。【選択図】図１
2014215426.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の主面上に集積化された電子回路部及び光回路部とを備えた光電子半導体装置であって、
前記光回路部は、
前記電子回路部の一部から出力された電気信号を光信号に変換する発光素子と、
前記光信号を伝送する光導波路構造と、
前記光導波路構造で伝送された光信号を電気信号に変換して前記電子回路部の他の一部に出力する受光素子と
を含み、
前記半導体基板の当該主面に光半導体薄膜が貼り付いており、
前記光半導体薄膜は、前記光回路部のうち少なくとも前記発光素子を含む
ことを特徴とする光電子半導体装置。
【請求項２】
請求項１に記載の光電子半導体装置であって、前記光半導体薄膜は、前記主面に分子間力で貼り付いていることを特徴とする光電子半導体装置。
【請求項３】
請求項２に記載の光電子半導体装置であって、
前記半導体基板の当該主面上に高分子樹脂膜が形成されており、
前記光半導体薄膜は、前記高分子樹脂膜を介して前記主面に貼り付いている
ことを特徴とする光電子半導体装置。
【請求項４】
請求項３に記載の光電子半導体装置であって、
前記高分子樹脂膜は、ポリイミドを主体とする平坦化膜であり、
前記光半導体薄膜は、ＩＩＩ−Ｖ族化合物半導体材料で構成された積層体である
ことを特徴とする光電子半導体装置。
【請求項５】
請求項４に記載の光電子半導体装置であって、前記ＩＩＩ−Ｖ族化合物半導体材料は、ガリウム及び砒素を含有することを特徴とする光電子半導体装置。
【請求項６】
請求項１から５のうちのいずれか１項に記載の光電子半導体装置であって、前記光半導体薄膜の厚みは、０．１μｍ以上で且つ１０μｍ以下の範囲内にあることを特徴とする光電子半導体装置。
【請求項７】
請求項１から６のうちのいずれか１項に記載の光電子半導体装置であって、前記光半導体薄膜は、前記発光素子とともに前記光導波路構造及び前記受光素子を含むことを特徴とする光電子半導体装置。
【請求項８】
請求項１から６のうちのいずれか１項に記載の光電子半導体装置であって、前記光半導体薄膜は、前記発光素子とともに前記光導波路構造を含むことを特徴とする光電子半導体装置。
【請求項９】
電子回路部が形成された主面を有する半導体基板を用いた光電子半導体装置の製造方法であって、
前記半導体基板とは異なる基材上に光半導体薄膜を形成する工程と、
前記光半導体薄膜を前記基材から剥離する工程と、
前記光半導体薄膜を加工して光回路部を形成する工程と、
前記光半導体薄膜を前記半導体基板の当該主面に押し当てて貼り付ける工程と
を備え、
前記光回路部は、
前記電子回路部の一部から出力された電気信号を光信号に変換する発光素子と、
前記光信号を伝送する光導波路構造と、
前記光導波路構造で伝送された光信号を電気信号に変換して前記電子回路部の他の一部に出力する受光素子と
を含み、
前記光半導体薄膜は、前記光回路部のうち少なくとも前記発光素子を含む
ことを特徴とする光電子半導体装置の製造方法。
【請求項１０】
請求項９に記載の光電子半導体装置の製造方法であって、前記光半導体薄膜は、前記主面に分子間力で貼り付けられることを特徴とする光電子半導体装置の製造方法。
【請求項１１】
請求項１０に記載の光電子半導体装置の製造方法であって、前記光半導体薄膜を前記半導体基板の当該主面に押し当てて貼り付ける当該工程の前に、前記主面上に高分子樹脂膜を形成する工程をさらに備え、
前記光半導体薄膜は、前記高分子樹脂膜を介して前記主面に貼り付けられる
ことを特徴とする光電子半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の半導体基板上に光回路部と電子回路部とが一体的に集積化された光電子半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
高速なクロック速度で動作する素子からなる電子集積回路を有する半導体装置が既に実用化されており、近年、電子集積回路には更なる高速化と大規模化とが要求されている。しかしながら、クロック速度がたとえば数百ＧＨｚ程度になると、電子集積回路内の金属配線によるデータ転送の遅れが無視できなくなるため、高速化及び大規模化が制限される。この金属配線による速度制限の問題を克服するために、光配線を含む光回路部と電子回路部とが同一基板上に一体的に集積化された光電子集積回路（ＯＥＩＣ：ＯｐｔｏＥｌｅｃｔｒｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の研究開発が進められている。光回路部は、電子回路部で発生した電気信号を光信号に変換する発光素子と、光信号を伝送する光配線部と、伝送された光信号を電気信号に変換する受光素子（光電変換素子）とを含む。光電子集積回路は、光信号を用いてデータ伝送を行うため、前述のデータ転送の遅れを抑制することができる。
【０００３】
光電子集積回路に関する先行技術文献としては、たとえば、特開２００５−３２７８０８号公報（特許文献１）及び特開２０１０−１２９９９９号公報（特許文献２）が挙げられる。
【０００４】
特許文献１に開示されている半導体デバイスは、シリコン結晶基板上に形成された発光デバイス、受光デバイス及び光伝送路を有する。これら発光デバイス及び受光デバイスは、シリコン結晶基板上に半導体材料層を成膜した後に、その半導体材料層をフォトリソグラフィ及びエッチングにより加工することで形成される。また、それら発光デバイスと受光デバイスとを互いに接続する光伝送路は、シリコン結晶基板上にシリコン窒化膜を堆積しパターニングすることで形成される。しかしながら、シリコン材料で作製された発光デバイスの発光効率は低く、実用的な光量を得ることが難しかった。
【０００５】
一方、特許文献２は、同一のＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に、第１半導体チップ、第２半導体チップ、光放出器及び光検出器が形成された高速光配線素子を開示している。この高速光配線素子において、光放出器は、第１半導体チップから受信した電気信号を光信号に変換して多重チャネルファイバに出力する。また、光検出器は、多重チャネルファイバから受信した光信号を電気信号に変換し、第２半導体チップは、当該変換された電気信号を受信する。光放出器は、ＳＯＩ基板上に中間層とＧａＡｓなどのＩＩＩ−Ｖ族化合物半導体層とを積層することで作製され、中間層の格子定数は、下地であるＳＯＩ基板の格子定数よりも大きく、且つ、ＩＩＩ−Ｖ族化合物半導体層の格子定数よりも小さい。これにより、中間層は、ＳＯＩ基板とＩＩＩ−Ｖ族化合物半導体層との間の格子不整合による変形を最小化して格子欠陥の発生を抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３２７８０８号公報（段落００１９〜００２４及び図１〜図３など）
【特許文献２】特開２０１０−１２９９９９号公報（段落００５１〜００５６など）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２に開示されている光放出器は、ＩＩＩ−Ｖ族化合物半導体材料を用いて作製され、高光量のレーザ光を出力することができる。しかしながら、ＩＩＩ−Ｖ族化合物半導体層の成膜工程が、電子回路部を構成する第１半導体チップ及び第２半導体チップの特性を劣化させるという問題がある。
【０００８】
具体的には、ＩＩＩ−Ｖ族化合物半導体層は、液相エピタキシー法（ＬＰＥ法）もしくは有機金属化学蒸着法（ＭＯＣＶＤ法）などのエピタキシャル成長法を用いて高温雰囲気下（たとえば、プロセス温度が６００℃〜７００℃）で成膜されるので、ＩＩＩ−Ｖ族化合物半導体層のドーパント原子がＳＯＩ基板に拡散して電子回路部の特性を劣化させることがある。
【０００９】
また、ＭＯＳ構造を含む電子回路部をシリコン基板上に形成した後に、ＰＭＡ（Ｐｏｓｔ  Ｍｅｔａｌｌｉｚａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）処理を実行してシリコンのダングリングボンド（欠陥部）を水素原子で終端化する水素化処理が行われる場合がある。この場合、その後の高温雰囲気下でのエピタキシャル成長工程が、前工程で終端化された欠陥部から水素原子を追い出すことにより、電子回路部の特性を劣化させることがある。
【００１０】
上記に鑑みて本発明の目的は、電子回路部の特性劣化を抑制させ得る構造を有する光電子半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一態様による光電子半導体装置は、半導体基板と、前記半導体基板の主面上に集積化された電子回路部及び光回路部とを備えた光電子半導体装置であって、前記光回路部は、前記電子回路部の一部から出力された電気信号を光信号に変換する発光素子と、前記光信号を伝送する光導波路構造と、前記光導波路構造で伝送された光信号を電気信号に変換して前記電子回路部の他の一部に出力する受光素子とを含み、前記半導体基板の当該主面に光半導体薄膜が貼り付いており、前記光半導体薄膜は、前記光回路部のうち少なくとも前記発光素子を含むことを特徴とする。
【００１２】
本発明の他の態様による光電子半導体装置の製造方法は、電子回路部が形成された主面を有する半導体基板を用いた光電子半導体装置の製造方法であって、前記半導体基板とは異なる基材上に光半導体薄膜を形成する工程と、前記光半導体薄膜を前記基材から剥離する工程と、前記光半導体薄膜を加工して光回路部を形成する工程と、前記光半導体薄膜を前記半導体基板の当該主面に押し当てて貼り付ける工程とを備え、前記光回路部は、前記電子回路部の一部から出力された電気信号を光信号に変換する発光素子と、前記光信号を伝送する光導波路構造と、前記光導波路構造で伝送された光信号を電気信号に変換して前記電子回路部の他の一部に出力する受光素子とを含み、前記光半導体薄膜は、前記光回路部のうち少なくとも前記発光素子を含むことを特徴とする。
【００１３】
ここで、前記光回路部は、前記光半導体薄膜を前記半導体基板の当該主面に押し当てて貼り付ける工程の前に形成されてもよいし、あるいは、前記光半導体薄膜を前記半導体基板の当該主面に押し当てて貼り付ける工程の後に形成されてもよい。
【発明の効果】
【００１４】
本発明によれば、半導体基板の主面に光半導体薄膜が貼り付いているので、電子回路部の特性劣化を回避することができる。
【図面の簡単な説明】
【００１５】
【図１】（Ａ），（Ｂ）は、本発明に係る実施の形態１の光電子半導体装置の概略構成を示す図である。
【図２】（Ａ）は、実施の形態１の発光素子の構成例を示す概略断面図であり、図２（Ｂ）は、発光素子のｐｎ接合構造の一例を示す概略断面図である。
【図３】（Ａ）〜（Ｄ）は、実施の形態１の光回路部の製造工程を示す概略断面図である。
【図４】化合物半導体基板上に形成された光回路部を概略的に示す図である。
【図５】（Ａ）〜（Ｄ）は、実施の形態１の光電子半導体装置の製造工程を示す概略断面図である。
【図６】（Ａ），（Ｂ）は、本発明に係る実施の形態２の光電子半導体装置の概略構成を示す図である。
【図７】（Ａ）〜（Ｄ）は、実施の形態２の光回路部の製造工程を示す概略断面図である。
【図８】（Ａ）〜（Ｆ）は、実施の形態１の光電子半導体装置の製造工程を示す概略断面図である。
【図９】（Ａ），（Ｂ）は、本発明に係る実施の形態３の光電子半導体装置の概略構成を示す図である。
【図１０】（Ａ）〜（Ｄ）は、実施の形態１の光電子半導体装置の製造工程を示す概略断面図である。
【図１１】（Ａ），（Ｂ）は、実施の形態３の光電子半導体装置の概略構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る種々の実施の形態について図面を参照しつつ説明する。
【００１７】
実施の形態１．
図１（Ａ），（Ｂ）は、本発明に係る実施の形態１の光電子半導体装置１の概略構成を示す図である。図１（Ａ），（Ｂ）に示したＸ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交している。図１（Ａ）は、Ｚ軸正方向から視たときの光電子半導体装置１の平面構造の要部を概略的に示す図であり、図１（Ｂ）は、Ｘ軸正方向から視たときの光電子半導体装置１の側面を概略的に示す図である。
【００１８】
光電子半導体装置１は、図１（Ａ）に示されるように、半導体基板２と、この半導体基板２の主面近傍に集積化された電子回路部１０及び光回路部２１，３１，４１とを備えている。半導体基板２として、たとえば、シリコン基板またはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板を使用することができるが、これらに限定されるものではない。
【００１９】
電子回路部１０は、ウエハ状態の半導体基板２に対して、成膜工程、フォトリソグラフィ工程及びエッチング工程などの半導体製造プロセスを実行することで形成された半導体集積回路群からなる。電子回路部１０は、たとえば、バイポーラトランジスタ、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、容量素子、抵抗素子及び記憶素子などの電子機能デバイスを含む。図１（Ａ）に示されるように、電子回路部１０は、高速演算回路及び記憶素子群などの集積回路部１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆを有している。
【００２０】
一方、光回路部２１，３１，４１は、光半導体材料からなる積層体であり、０．１μｍ〜１０μｍ程度の厚みの薄膜で構成されることが望ましい。光半導体材料としては、ＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ及び／またはＡｌＡｓなどのＩＩＩ−Ｖ族化合物半導体材料が使用される。
【００２１】
光回路部２１，３１，４１は、半導体基板２の主面に平坦化膜２０，３０，４０を介して分子間力で貼り付けられている。平坦化膜２０，３０，４０は、ポリイミドなどの高分子樹脂膜である。
【００２２】
図１（Ａ）に示されるように、光回路部２１は、集積回路部１０ａから出力された電気信号を光信号Ｏａに変換する発光素子２２と、光信号Ｏａを伝送する光導波路構造２３と、伝送された光信号Ｏａを受光し電気信号に変換する受光素子（光電変換素子）２４とを含む。受光素子２４で生成された電気信号は、集積回路部１０ｂに与えられる。光回路部２１は、たとえば、集積回路部１０ａ内の記憶素子から読み出されたデータ信号を集積回路部１０ｂ内の高速演算回路に転送する素子、もしくは、集積回路部１０ａ内の演算回路による演算結果を示すデータ信号を集積回路部１０ｂ内の演算回路に転送する素子として利用され得る。
【００２３】
発光素子２２は、集積回路部１０ａから入力された信号電圧に応じて、変調された光信号ＯａをＹ軸負方向に向けて出力する。発光素子２２は、ＩＩＩ−Ｖ族化合物半導体のｐｎ接合構造を有する発光ダイオード素子または半導体レーザ素子を有する。そのｐｎ接合構造に順方向電圧を印加することで発光素子２２の端面から光を放出させることができる。
【００２４】
図２（Ａ）は、発光素子２２の構成例を示す概略断面図であり、図２（Ｂ）は、発光素子２２のｐｎ接合構造の一例を示す概略断面図である。発光素子２２は、半導体基板２の主面上に平坦化膜２０を介して分子間力で貼り付いている。
【００２５】
図２（Ｂ）に示される発光素子２２のｐｎ接合構造は、ｎ型不純物がドープされたｎ型ＧａＡｓ層などの接合層２２０と、ｎ型不純物がドープされたｎ型ＡｌｔＧａ１−ｔＡｓ層などの導通層２２１と、ｎ型不純物がドープされたｎ型ＧａＡｓ層などのｎ側コンタクト層２２２と、ｎ型不純物がドープされたｎ型ＡｌｘＧａ１−ｘＡｓ層などの下側クラッド層２２３と、ｎ型不純物がドープされたｎ型ＡｌｙＧａ１−ｙＡｓ層などのｎ型活性層２２４と、ｐ型不純物がドープされたｐ型ＡｌｚＧａ１−ｚＡｓ層などの上側クラッド層２２５と、ｐ型不純物がドープされたｐ型ＧａＡｓ層などのｐ側コンタクト層２２６とで構成されている。ここで、アルミニウム（Ａｌ）の組成比ｔ，ｘ，ｙ，ｚは、ｔ＞ｙ，ｘ＞ｙ及びｚ＞ｙの不等式の条件を満たすことが望ましい。この条件を満たす組成比ｔ，ｘ，ｙ，ｚの例としては、ｔ＝０．２５、ｘ＝０．４、ｚ＝０．４、ｙ＝０．２が挙げられる。
【００２６】
図２（Ａ）に示されるように、発光素子２２のｎ側コンタクト層２２２にはｎ側電極２７が接合し、ｐ側コンタクト層２２６にはｐ側電極２６が接合する。また、発光素子２２の側面とｐ側電極２６及びｎ側電極２７とを互いに電気的に絶縁するための絶縁膜２５Ａ，２５Ｂ，２５Ｃが設けられている。ｐ側電極２６及びｎ側電極２７としては、たとえば、白金（Ｐｔ），ゲルマニウム（Ｇｅ），チタン（Ｔｉ）及び／または金（Ａｕ）などの材料からなる単層または多層のオーミック電極を形成すればよい。
【００２７】
光導波路構造２３は、Ｙ軸方向に延在するコア部と、当該コア部に光を閉じ込めるためのクラッド部とを有し、クラッド部は、コア部よりも低い屈折率を有する。光導波路構造２３は、発光素子２２の積層構造と略同じものとすることができるが、これに限定されるものではない。たとえば、コア部をＡｌ０．２Ｇａ０．８Ａｓで構成し、クラッド部をＡｌ０．４Ｇａ０．６Ａｓで構成することができる。
【００２８】
受光素子２４は、ＩＩＩ−Ｖ族化合物半導体材料からなるｐｎ接合構造またはｐｉｎ接合構造を有するフォトダイオードまたはフォトトランジスタである。そのｐｎ接合構造またはｐｉｎ接合構造に逆バイアス電圧を印加することで、そのｐｎ接合構造またはｐｉｎ接合構造に入力された光信号Ｏａを電気信号に変換することができる。受光素子２４の積層構造は、発光素子２２の積層構造と略同じものとすることができるが、これに限定されるものではない。
【００２９】
他の光回路部３１，４１も、上記した光回路部２１と同様の構成を有し、光回路部２１と同じ製造プロセスで形成される。光回路部３１は、集積回路部１０ｃから出力された電気信号を光信号Ｏｂに変換する発光素子３２と、光信号Ｏｂを伝送する光導波路構造３３と、伝送された光信号Ｏｂを受光し電気信号に変換する受光素子３４とを含む。受光素子３４で生成された電気信号は、集積回路部１０ｄに供給される。また、光回路部４１は、集積回路部１０ｅから出力された電気信号を光信号Ｏｃに変換する発光素子４２と、光信号Ｏｃを伝送する光導波路構造４３と、伝送された光信号Ｏｃを受光し電気信号に変換する受光素子４４とを含む。受光素子３４で生成された電気信号は、集積回路部１０ｆに供給される。
【００３０】
次に、上記光電子半導体装置１の製造方法について説明する。
【００３１】
図３（Ａ）〜（Ｄ）は、光回路部２１の製造工程を示す概略断面図である。他の光回路部３１，４１も、光回路部２１と同じ製造工程で同時並行に形成されるため、その詳細な説明を省略する。
【００３２】
図３（Ａ）に示されるように、先ず、ＧａＡｓ単結晶基板などの化合物半導体基板（ウエハ）５０を用意し、この化合物半導体基板５０上に犠牲層５１を成膜する。ここで、光回路部２１が図２（Ｂ）に示される積層構造を有する場合には、犠牲層５１としてＡｌｘＧａ１−ｘＡｓ層を形成すればよい。また、アルミニウム（Ａｌ）の組成比ｘは、ｘ≧０．６を満たすことが望ましい。次いで、犠牲層５１上に、ＩＩＩ−Ｖ族化合物半導体材料からなる積層膜をエピタキシャル成長させ、この積層膜をフォトリソグラフィ工程及びエッチング工程により加工して光回路部２１を形成する。犠牲層５１及び積層膜は、有機金属化学蒸着法（ＭＯＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）もしくは液相エピタキシー法（ＬＰＥ法）により成膜される。図４は、ウエハ状態の化合物半導体基板５０上に形成された光回路部２１，３１，４１を概略的に示す図である。
【００３３】
次に、図３（Ｂ）に示されるように光回路部２１の上面が支持体５３によって支持される。この状態で犠牲層５１をウエットエッチングにより除去する。図３（Ｃ）は、犠牲層５１のエッチングの途中の過程を示す図である。このとき、犠牲層５１以外の光回路部２１の積層膜を実質的にエッチングしないエッチャントが使用される。たとえば、光回路部２１が図２（Ｂ）に示した積層構造を有し、犠牲層５１がＡｌｘＧａ１−ｘＡｓ層（ｘ≧０．６）で構成される場合、フッ化水素溶液をエッチャントとして使用することにより犠牲層５１を選択的に除去することができる。犠牲層５１が除去された後は、図３（Ｄ）に示されるように、化合物半導体基板５０から光回路部２１を剥離（離間）させる。
【００３４】
図３（Ａ）〜（Ｄ）の工程の後は、図５（Ａ）〜（Ｅ）に示す工程を実行する。
【００３５】
図５（Ａ）に示されるように、ウエハプロセスにより形成された電子回路部１０を有するウエハ状態の半導体基板２を用意し、この半導体基板２の主面上に、たとえばポリイミドを主成分とする高分子樹脂からなる平坦化膜２０を形成する。平坦化膜２０は、たとえば、スピンコーティング法により高分子樹脂組成物を半導体基板２の主面に塗布した後、塗布された高分子樹脂組成物を、露光、現像及びキュア（熱処理）によりパターニングすることで形成することができる。
【００３６】
次に、図５（Ｂ）に示されるように、支持体５３に支持された光回路部２１を半導体基板２に対向させて光回路部２１と平坦化膜２０との相対位置を調整する。次に、光回路部２１の積層膜を平坦化膜２０の表面に押し当てて且つ密着させる。これにより、光回路部２１の積層膜と平坦化膜２０との接合面に分子間力が働くため、光回路部２１は、図５（Ｃ）に示されるように、平坦化膜２０を介して半導体基板２の主面に貼り付けられる。その後、支持体５３は、図５（Ｄ）に示されるように光回路部２１から剥離される。
【００３７】
ここで、光回路部２１の積層膜の厚みは、光回路部２１内の発光素子２２及び受光素子２４の構造及び所定の特性を確保するために必要な層厚となるように設定される。光回路部２１を平坦化膜２０の表面に安定的に貼り付けるためには、光回路部２１の積層膜は、ある程度の可撓性を有することが望ましい。光回路部２１の積層膜の厚みが０．１μｍ以上で且つ１０μｍ以下の範囲内であれば、所望の可撓性を確保できるとともに、半導体基板２に多少の反りがあっても光回路部２１の積層膜を平坦化膜２０の表面に隙間無く分子間力で貼り付けることができる。また、光回路部２１の積層膜の厚みが１０μｍ以下であれば、後述する光回路部２１を乗り越える配線形成が容易になるという利点もある。
【００３８】
また、光回路部２１を平坦化膜２０と強固に接合する観点からは、平坦化膜２０の表面粗さは、ＪＩＳ規格（ＪＩＳ  Ｂ  ０６０１）の算術平均粗さ（Ｒａ）で２ｎｍ（ナノメートル）以下とすることが望ましい。一方、ＩＩＩ−Ｖ族化合物半導体材料からなる光回路部２１の表面粗さは、算術平均粗さ（Ｒａ）で数ｎｍ程度であればよい。
【００３９】
光回路部２１が半導体基板２に貼り付けられた後は、光回路部２１を構成する発光素子２２及び受光素子２４上に電極（図示せず）を形成する。次いで、これら電極と電子回路部１０とを電気的に接続するために、図５（Ｅ）に示されるように、たとえばＡｌ系またはＡｕ系材料からなる配線５６，５７を形成する。その後、ウエハをダイシング（個片化）することで図１に示した光電子半導体装置１が作製される。
【００４０】
以上に説明したように実施の形態１の光電子半導体装置１では、光回路部２１，３１，４１は、一方の集積回路部１０ａ，１０ｃ，１０ｄから他方の集積回路部１０ｂ，１０ｄ，１０ｆに光信号Ｏａ，Ｏｂ，Ｏｃを伝送することができるため、電気信号を伝送する場合と比べて伝送遅延を抑制することができる。また、化合物半導体基板５０上に化合物半導体積層膜をエピタキシャル成長させた後に、光回路部２１，３１，４１は半導体基板２の主面に分子間力で貼り付けられるため、エピタキシャル成長時の高いプロセス温度（たとえば、６００℃以上）の影響を受けて電子回路部１０の特性が劣化することを回避することができる。したがって、優れた特性を有し且つ伝送遅延をも抑制し得る光電子半導体装置１を提供することができる。
【００４１】
なお、光回路部２１，３１，４１は、エピタキシャル成長した化合物半導体積層膜をフォトリソグラフィ工程及びエッチング工程でパターニングすることで形成されるが、そのパターニング工程は、比較的低いプロセス温度で実行可能である。このため、そのパターニング工程の全部または一部を、当該化合物半導体積層膜を半導体基板２の主面に分子間力で貼り付けた後に実行してもよい。この場合でも、電子回路部１０の特性劣化を回避することができる。
【００４２】
実施の形態２．
次に、本発明に係る実施の形態２について説明する。図６（Ａ），（Ｂ）は、実施の形態２の光電子半導体装置１Ｂの概略構成を示す図である。図６（Ａ），（Ｂ）に示したＸ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交している。図６（Ａ）は、Ｚ軸正方向から視たときの光電子半導体装置１Ｂの平面構造の要部を概略的に示す図であり、図６（Ｂ）は、Ｘ軸正方向から視たときの光電子半導体装置１Ｂの側面を概略的に示す図である。
【００４３】
光電子半導体装置１Ｂは、図６（Ａ）に示されるように、半導体基板２Ｂと、この半導体基板２Ｂの主面近傍に集積化された電子回路部１０と、光回路部２１Ｂ，３１Ｂ，４１Ｂとを備えている。図６（Ａ），（Ｂ）に示した電子回路部１０の構成は、図１（Ａ），（Ｂ）に示した電子回路部１０の構成と同じである。また、半導体基板２Ｂとしては、上記半導体基板２と同様に、たとえば、シリコン基板またはＳＯＩ基板を使用することができるが、これらに限定されるものではない。
【００４４】
半導体基板２Ｂは、その上層部に受光部６１，６２，６３を有している。これら受光部６１，６２，６３の各々は、たとえば、半導体基板２Ｂ内に形成されたｐ型不純物拡散領域とｎ型不純物拡散領域とのｐｎ接合を有するフォトダイオード素子で構成されればよい。受光部６１は、光回路部２１Ｂから入力された光信号Ｏａを電気信号に変換して集積回路部１０ｂに与えることができる。同様に、他の受光部６２，６３も、光導波路構造３３Ｂ，４３Ｂからそれぞれ入力された光信号Ｏｂ，Ｏｃを電気信号に変換して集積回路部１０ｄ，１０ｆに与えることができる。
【００４５】
一方、光回路部２１Ｂ，３１Ｂ，４１Ｂは、光半導体材料からなる積層体であり、０．１μｍ〜１０μｍ程度の厚みの薄膜で構成されることが望ましい。光半導体材料としては、ＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ及び／またはＡｌＡｓなどのＩＩＩ−Ｖ族化合物半導体材料が使用される。
【００４６】
また、光回路部２１Ｂ，３１Ｂ，４１Ｂは、半導体基板２Ｂの主面に平坦化膜２０，３０，４０を介して分子間力で貼り付けられている。これら平坦化膜２０，３０，４０は、ポリイミドなどの高分子樹脂膜であり、図１（Ａ），（Ｂ）に示した平坦化膜２０，３０，４０と同じ構成材料及び同じ製造プロセスを用いて形成される。
【００４７】
光回路部２１Ｂは、図６（Ａ）に示されるように、集積回路部１０ａから出力された電気信号を光信号Ｏａに変換する発光素子２２と、光信号Ｏａを伝送する光導波路構造２３Ｂとを有する。光導波路構造２３Ｂの端部は、伝送された光信号Ｏａを内面反射させて受光部６１に入射させる反射面２３Ｂｒを有している。反射面２３Ｂｒについては、たとえば、光半導体薄膜の端部を加工して半導体基板２Ｂの主面に対し約４５°傾斜する傾斜面を形成し、この傾斜面に絶縁膜と金属反射膜とを成膜することで反射面２３Ｂｒを形成することができる。なお、反射面２３Ｂｒは、伝送された光信号Ｏａを受光部６１の方向に回折させるグレーティング（回折格子）構造を有していてもよい。図６（Ａ）に示した発光素子２２の構成は、図１（Ａ）に示した発光素子２２の構成と同じである。
【００４８】
他の光回路部３１Ｂ，４１Ｂも、上記した光回路部２１Ｂと同様の構成を有する。光回路部３１Ｂは、集積回路部１０ｃから出力された電気信号を光信号Ｏｂに変換する発光素子３２と、光信号Ｏｂを伝送する光導波路構造３３Ｂとを有する。光導波路構造３３Ｂは、光導波路構造３３Ｂの長手方向端部は、伝送された光信号Ｏｂを内面反射させて受光部６２に入射させる反射面３３Ｂｒを有している。また、光回路部４１Ｃは、集積回路部１０ｅから出力された電気信号を光信号Ｏｃに変換する発光素子４２と、光信号Ｏｃを伝送する光導波路構造４３Ｂとを有する。光導波路構造４３Ｂの長手方向端部は、伝送された光信号Ｏｃを内面反射させて受光部６３に入射させる反射面４３Ｂｒを有している。
【００４９】
次に、上記光電子半導体装置１Ｂの製造方法について説明する。
【００５０】
図７（Ａ）〜（Ｄ）は、光回路部２１Ｂの製造工程を示す概略断面図である。他の光回路部３１Ｂ，４１Ｂも、光回路部２１Ｂと同じ製造工程で同時並行に形成されるため、その詳細な説明を省略する。
【００５１】
図７（Ａ）に示されるように、先ず、ＧａＡｓ単結晶基板などの化合物半導体基板（ウエハ）５０を用意し、図３（Ａ）の工程と同様に、化合物半導体基板５０上に犠牲層５１を成膜する。次いで、犠牲層５１上に、ＩＩＩ−Ｖ族化合物半導体材料からなる積層膜をエピタキシャル成長させ、この積層膜をフォトリソグラフィ工程及びエッチング工程により加工して光半導体薄膜（光回路部）２１Ｂａを形成する。
【００５２】
次に、図７（Ｂ）に示されるように光半導体薄膜２１Ｂａの上面が支持体５３によって支持される。この状態で犠牲層５１をウエットエッチングにより除去する。図７（Ｃ）は、犠牲層５１のエッチングの途中の過程を示す図である。このとき、犠牲層５１以外の光半導体薄膜２１Ｂａの積層膜を実質的にエッチングしないエッチャントが使用される。犠牲層５１が除去された後は、図７（Ｄ）に示されるように、化合物半導体基板５０から光半導体薄膜２１Ｂａを剥離（離間）させる。
【００５３】
図７（Ａ）〜（Ｄ）の工程の後は、図８（Ａ）〜（Ｅ）に示す工程を実行する。
【００５４】
図８（Ａ）に示されるように、ウエハプロセスにより形成された電子回路部１０及び受光部６１〜６３を有するウエハ状態の半導体基板２Ｂを用意する。次に、図８（Ｂ）に示されるように、この半導体基板２Ｂの主面上に、たとえばポリイミドを主成分とする高分子樹脂からなる平坦化膜２０を形成する。平坦化膜２０の形成方法は、上記実施の形態１に係る平坦化膜２０（図５（Ａ））の形成方法と同じである。
【００５５】
次に、支持体５３に支持された光半導体薄膜２１Ｂａと平坦化膜２０との相対位置を調整した後に、図８（Ｃ）に示されるように光半導体薄膜２１Ｂａを平坦化膜２０の表面に押し当てて且つ密着させる。これにより、光半導体薄膜２１Ｂａと平坦化膜２０との接合面に分子間力が働くため、光半導体薄膜２１Ｂａは、図８（Ｃ）に示されるように、平坦化膜２０を介して光半導体薄膜２１Ｂａの主面に貼り付けられる。その後、支持体５３は、図８（Ｄ）に示されるように光半導体薄膜２１Ｂａから剥離される。
【００５６】
光半導体薄膜２１Ｂａの積層膜の厚み及び表面粗さ（Ｒａ）は、上記実施の形態１の光回路部２１と同様の理由で、光回路部２１の積層膜の厚み及び表面粗さ（Ｒａ）と同じものとすればよい。
【００５７】
次に、フォトリソグラフィ工程及びエッチング工程により光半導体薄膜２１Ｂａの端部を加工して反射面２３Ｂｒ（図８（Ｅ））を形成する。この結果、反射面２３Ｂｒを有する光回路部２１Ｂが形成される。その後、光回路部２１Ｂを構成する発光素子２２（図６）上に電極（図示せず）を形成する。次いで、その電極と電子回路部１０とを電気的に接続するために、図８（Ｆ）に示されるように、たとえばＡｌ系またはＡｕ系材料からなる配線５６を形成する。その後、ウエハをダイシング（個片化）することで図６に示した光電子半導体装置１Ｂが作製される。
【００５８】
以上に説明したように実施の形態２の光電子半導体装置１Ｂでも、上記実施の形態１と同様に、光回路部２１Ｂ，３１Ｂ，４１Ｂは、一方の集積回路部１０ａ，１０ｃ，１０ｄから他方の集積回路部１０ｂ，１０ｄ，１０ｆに光信号Ｏａ，Ｏｂ，Ｏｃを伝送することができるため、電気信号を伝送する場合と比べて伝送遅延を抑制することができる。また、化合物半導体基板５０上に化合物半導体積層膜をエピタキシャル成長させた後に、光回路部２１Ｂ，３１Ｂ，４１Ｂは半導体基板２Ｂの主面に分子間力で貼り付けられるため、エピタキシャル成長時の高いプロセス温度（たとえば、６００℃以上）の影響を受けて電子回路部１０の特性が劣化することを回避することができる。したがって、優れた特性を有し且つ伝送遅延をも抑制し得る光電子半導体装置１Ｂを提供することができる。
【００５９】
さらに、本実施の形態では、受光部６１，６２，６３が半導体基板２Ｂ内に形成されているため、実施の形態１の場合と比べると、光回路部２１Ｂ，３１Ｂ，４１Ｂと電子回路部１０との間の配線が少なくなるため、より高速な動作を行う光電子半導体装置１Ｂを提供することができる。
【００６０】
実施の形態３．
次に、本発明に係る実施の形態３について説明する。図９（Ａ）は、実施の形態３の光電子半導体装置１Ｃの概略構成を示す図である。図９（Ａ），（Ｂ）に示したＸ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交している。図９（Ａ）は、Ｚ軸正方向から視たときの光電子半導体装置１Ｃの平面構造の要部を概略的に示す図であり、図９（Ｂ）は、Ｘ軸正方向から視たときの光電子半導体装置１Ｃの側面を概略的に示す図である。
【００６１】
光電子半導体装置１Ｃは、図９（Ａ）に示されるように、半導体基板２Ｃと、この半導体基板２Ｃの主面近傍に集積化された電子回路部１０と、光回路部２１Ｃ，３１Ｃ，４１Ｃとを備えている。図９（Ａ），（Ｂ）に示した電子回路部１０の構成は、図１（Ａ），（Ｂ）に示した電子回路部１０の構成と同じである。また、半導体基板２Ｃとしては、上記半導体基板２と同様に、たとえば、シリコン基板またはＳＯＩ基板を使用することができるが、これらに限定されるものではない。
【００６２】
半導体基板２Ｃは、その上層部に受光部６１，６２，６３及び光導波路構造２３Ｃ，３３Ｃ，４３Ｃを有する。本実施の形態の受光部６１〜６３は、上記実施の形態２の受光部６１〜６３（図６（Ａ），（Ｂ））と同様の構成を有するフォトダイオード素子である。また、光導波路構造２３Ｃ，３３Ｃ，４３Ｃは、半導体基板２の主面近傍に形成された埋め込み導波路（光ガイド）である。光導波路構造２３Ｃ，３３Ｃ，４３Ｃは、光を伝送するコア部と当該コア部よりも低い屈折率を持つクラッド部とを有し、半導体基板２Ｃの構成材料を用いて形成することができる。コア部内の光は、当該コア部とクラッド部との屈折率差によりコア部からほとんど漏れ出さずに伝播することができる。光導波路構造２３Ｃ，３３Ｃ，４３Ｃは、光回路部２１Ｃ，３１Ｃ，４１Ｃで生成された光信号Ｏａ，Ｏｂ，Ｏｃを受光部６１，６２，６３に伝送することができる。
【００６３】
一方、光回路部２１Ｃ，３１Ｃ，４１Ｃは、集積回路部１０ａ，１０ｃ，１０ｅからそれぞれ入力された信号電圧に応じて、変調された光信号Ｏａ，Ｏｂ，ＯｃをＺ軸負方向に向けて出力する面発光素子である。光回路部２１Ｃ，３１Ｃ，４１Ｃは、ＩＩＩ−Ｖ族化合物半導体のｐｎ接合構造を有する発光ダイオード素子または半導体レーザ素子を有している。光導波路構造２３Ｃ，３３Ｃ，４３Ｃの端部は、光回路部２１Ｃ，３１Ｃ，４１Ｃから出力された光をＹ軸負方向（受光部６１，６２，６３の方向）に反射または回折させる構造を有することが好ましい。
【００６４】
これら光回路部２１Ｃ，３１Ｃ，４１Ｃは、光半導体材料からなる積層体であり、０．１μｍ〜１０μｍ程度の厚みの薄膜で構成されることが望ましい。光半導体材料としては、ＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ及び／またはＡｌＡｓなどのＩＩＩ−Ｖ族化合物半導体材料が使用される。
【００６５】
また、光回路部２１Ｃ，３１Ｃ，４１Ｃは、半導体基板２Ｃの主面に平坦化膜２０，３０，４０を介して分子間力で貼り付けられている。これら平坦化膜２０，３０，４０は、ポリイミドなどの高分子樹脂膜であり、図１（Ａ），（Ｂ）に示した平坦化膜２０，３０，４０と同じ構成材料及び同じ製造プロセスを用いて形成される。
【００６６】
図１０（Ａ）〜（Ｄ）は、光回路部２１Ｃの製造工程を示す概略断面図である。他の光回路部３１Ｃ，４１Ｃも、光回路部２１Ｃと同じ製造工程で同時並行に形成されるため、その詳細な説明を省略する。
【００６７】
図１０（Ａ）に示されるように、先ず、ＧａＡｓ単結晶基板などの化合物半導体基板（ウエハ）５０を用意し、図３（Ａ）の工程と同様に、化合物半導体基板５０上に犠牲層５１を成膜する。次いで、犠牲層５１上に、ＩＩＩ−Ｖ族化合物半導体材料からなる積層膜２１Ｋをエピタキシャル成長させる。次に、この積層膜２１Ｋをフォトリソグラフィ工程及びエッチング工程により加工して、図１０（Ｂ）に示されるような面発光素子構造を持つ光半導体薄膜（光回路部）２１Ｃａを形成する。
【００６８】
次に、図１０（Ｃ）に示されるように光半導体薄膜２１Ｃａの上面が支持体５３によって支持される。この状態で犠牲層５１をウエットエッチングにより除去する。このとき、犠牲層５１以外の光半導体薄膜２１Ｃａを実質的にエッチングしないエッチャントが使用される。犠牲層５１が除去された後は、図１０（Ｄ）に示されるように、化合物半導体基板５０から光半導体薄膜２１Ｃａを剥離（離間）させる。
【００６９】
図１０（Ａ）〜（Ｄ）の工程の後は、図１１（Ａ）〜（Ｅ）に示す工程を実行する。
【００７０】
図１１（Ａ）に示されるように、ウエハプロセスにより形成された電子回路部１０と受光部６１〜６３と光導波路構造２３Ｃ，３３Ｃ，４３Ｃとを有するウエハ状態の半導体基板２Ｃを用意する。次に、図１１（Ｂ）に示されるように、この半導体基板２Ｃの主面上に、たとえばポリイミドを主成分とする高分子樹脂からなる平坦化膜２０を形成する。平坦化膜２０の形成方法は、上記実施の形態１に係る平坦化膜２０（図５（Ａ））の形成方法と同じである。
【００７１】
次に、支持体５３に支持された光半導体薄膜２１Ｃａと平坦化膜２０との相対位置を調整した後に、図１１（Ｃ）に示されるように光半導体薄膜２１Ｃａを平坦化膜２０の表面に押し当てて且つ密着させる。これにより、光半導体薄膜２１Ｃａと平坦化膜２０との接合面に分子間力が働くため、光半導体薄膜２１Ｃａは、図１１（Ｃ）に示されるように、平坦化膜２０を介して光半導体薄膜２１Ｃａの主面に貼り付けられる。その後、支持体５３は、図１１（Ｄ）に示されるように光半導体薄膜２１Ｃａから剥離される。
【００７２】
光半導体薄膜２１Ｃａの厚み及び表面粗さ（Ｒａ）は、上記実施の形態１の光回路部２１と同様の理由で、光回路部２１の積層膜の厚み及び表面粗さ（Ｒａ）と同じものとすればよい。
【００７３】
次に、フォトリソグラフィ工程及びエッチング工程により光半導体薄膜２１Ｃａを必要に応じて加工して光回路部２１Ｃを形成する（図１１（Ｅ））。その後、光回路部２１Ｃを構成する光回路部２１Ｃ上に電極（図示せず）を形成する。次いで、その電極と電子回路部１０とを電気的に接続するために、図１１（Ｆ）に示されるように、たとえばＡｌ系またはＡｕ系材料からなる配線５６を形成する。その後、ウエハをダイシング（個片化）することで図９に示した光電子半導体装置１Ｃが作製される。
【００７４】
以上に説明したように実施の形態３の光電子半導体装置１Ｃでも、上記実施の形態１と同様に、光回路部２１Ｃ，３１Ｃ，４１Ｃは、光信号Ｏａ，Ｏｂ，Ｏｃを生成し、光導波路構造２３Ｃ，３３Ｃ，４３Ｃは、これら光信号Ｏａ，Ｏｂ，Ｏｃを集積回路部１０ｂ，１０ｄ，１０ｆに伝送することができるため、電気信号を伝送する場合と比べて伝送遅延を抑制することができる。また、化合物半導体基板５０上に化合物半導体積層膜をエピタキシャル成長させた後に、光回路部２１Ｃ，３１Ｃ，４１Ｃが半導体基板２Ｃの主面に分子間力で貼り付けられるため、エピタキシャル成長時の高いプロセス温度（たとえば、６００℃以上）の影響を受けて電子回路部１０の特性が劣化することを回避することができる。したがって、優れた特性を有し且つ伝送遅延をも抑制し得る光電子半導体装置１Ｃを提供することができる。
【００７５】
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。
【符号の説明】
【００７６】
１，１Ｂ，１Ｃ  光電子半導体装置、  ２，２Ｂ，２Ｃ  半導体基板、  １０  電子回路部、  １０ａ〜１０ｆ  集積回路部、  ２０  平坦化膜、  ２１，２１Ｂ，２１Ｃ，３１，３１Ｂ，３１Ｃ，４１，４１Ｂ，４１Ｃ  光回路部、  ２２，３２，４２  発光素子、  ２３，２３Ｂ，３３，３３Ｂ，４３，４３Ｂ  光導波路構造、  ２３Ｃ，３３Ｃ，４３Ｃ  光導波路構造、  ５０  化合物半導体基板、  ５１  犠牲層、  ５３  支持体、  ５６，５７  配線、  ６１〜６３  受光部。
【図１】
2014215426.tif 000003
【図２】
2014215426.tif 000004
【図３】
2014215426.tif 000005
【図４】
2014215426.tif 000006
【図５】
2014215426.tif 000007
【図６】
2014215426.tif 000008
【図７】
2014215426.tif 000009
【図８】
2014215426.tif 000010
【図９】
2014215426.tif 000011
【図１０】
2014215426.tif 000012
【図１１】
2014215426.tif 000013