(57)【要約】【課題】簡易な回路構成で、電源端子のオープン故障を速やかに検出する。【解決手段】複数の電源回路および該電源回路のそれぞれを外部に導出する電源端子を備えた半導体集積回路において、半導体集積回路は試験用の電圧を印加する電源オープン検出端子、および該オープン検出端子と前記電源端子のそれぞれとを接続する整流素子とを備えた。【選択図】図１
2014163851.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源回路および該電源回路のそれぞれを外部に導出する電源端子を備えた半導体集積回路において、
半導体集積回路は試験用の電圧を印加する電源オープン検出端子、および該オープン検出端子と前記電源端子のそれぞれとを接続する整流素子とを備えたことを特徴とする半導体集積回路。
【請求項２】
複数の電源回路、該電源回路のそれぞれを外部に導出する電源端子、オープン検出端子、および該オープン検出端子と前記電源端子のそれぞれとを接続する整流素子とを備えた集積回路を試験する方法において、
試験対象である電源端子の一つを基準電圧源に接続した状態で、前記オープン検出端子にオープン試験電圧を印加し、このときに流れる給電電流をもとに前記電源端子のオープン故障を検出することを特徴とする集積回路の試験方法。
【請求項３】
複数の電源回路、該電源回路のそれぞれを外部に導出する電源端子、オープン検出端子、および該オープン検出端子と前記電源端子のそれぞれとを接続する整流素子とを備えた集積回路を試験する方法において、
試験対象である電源端子の一つを基準電圧を基準電圧源に接続した状態で、前記オープン検出端子にオープン試験電流を印加し、このときに得られるオープン検出端子と前記基準電圧出力端子間の電圧をもとに前記電源端子のオープン故障を検出することを特徴とする集積回路の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路を評価する評価装置に接続する電源端子のオープン故障（評価装置と電源端子間の接続不良）を簡易に検出することのできるオープン検出回路付き半導体集積回路および該半導体集積回路を用いたオープン検出方法に関する。
【背景技術】
【０００２】
半導体デバイスのテストに際しては、最初に評価装置と半導体集積回路と接続し、その接続状態をチェックする。この接続チェックは電源接続チェックであり、半導体集積回路の電源端子（電源ピン）と評価装置との接続チェックである。
【０００３】
しかし、半導体集積回路は多数の電源ピンを備え、また、基板上でピン間が短絡されている場合もある。このため電源ピンと評価装置間に発生するオープン故障（接続不良）のチェックは容易ではない。
【０００４】
このような問題に関して、特許文献１には、信号入力端子の電位とグランド端子の電位をもとにグランド端子のオープンを検出するオープン検出回路を、半導体チップの電源端子とグランド端子間に付加した、グランド端子のオープン検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２５６０６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来技術によるオープン検出回路は、コンパレータ（比較器）およびＭＯＳトランジスタを多用し、回路規模が大きく構成も複雑である。このため、この回路を用いて、検査対象である半導体集積回路の全ての回路素子についてその動作検証するには、所要時間がかかりすぎる。また、一つの素子または回路であっても不具合があればオープン故障を検出することはできない。
【０００７】
本発明はこれらの問題点に鑑みてなされたもので、簡易な回路構成で、電源端子のオープン故障を速やかに検出することのできるオープン検出回路付き半導体集積回路および該半導体集積回路を用いたオープン検出方法を提供するものである。
【課題を解決するための手段】
【０００８】
本発明は上記課題を解決するため、次のような手段を採用した。
【０００９】
複数の電源回路および該電源回路のそれぞれを外部に導出する電源端子を備えた半導体集積回路において、半導体集積回路は試験用の電圧を印加する電源オープン検出端子、および該オープン検出端子と前記電源端子のそれぞれとを接続する整流素子とを備えた。
【発明の効果】
【００１０】
本発明は、以上の構成を備えるため、簡易な回路構成で、電源端子のオープン故障（評価装置と評価対象である半導体回路の電源端子間の接続不良）を速やかに検出することができる。
【図面の簡単な説明】
【００１１】
【図１】オープン検出端子付き半導体集積回路を説明する図である。
【図２】オープン検出端子付き半導体集積回路における電源端子のオープン検出方法を説明する図である。
【図３】オープン検出端子付き半導体集積回路における電源端子のオープン故障を検出する手順を説明する図である。
【図４】オープン検出端子付き半導体集積回路における電源端子のオープン検出方法の他の例を説明する図である。
【図５】オープン検出端子付き半導体集積回路における電源端子のオープン故障を検出する手順の他の例を説明する図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を添付図面を参照しながら説明する。図１（Ａ）はオープン検出端子付き半導体集積回路を説明する図であり、半導体集積回路は、電源回路２ａ、２ｂ、２ｃ、ピン状の電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３、および前記電源回路２ａ、２ｂ、２ｃと電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３を接続する接続線４ａ、４ｂ、４ｃを備える。
【００１３】
また、半導体集積回路１００は、ピン状のオープン検出端子３、およびオープン検出端子３と前記接続線４ａ、４ｂ、４ｃを接続する整流素子１ａ、１ｂ、１ｃを備える。
【００１４】
電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３と評価装置を構成する基準電圧印加装置２２との接続状態を試験する際には、オープン検出端子３に試験電圧Ｖｔを印加する。なお、基準電圧印加装置２２は、一端を接地した可変電圧源で構成し、電源端子のオープン故障を検出する際には、前記可変電圧源を零Ｖに設定し、半導体集積回路１００の動作の検証に際しては検証に適した電圧に位設定するとよい。
【００１５】
図１（Ｂ）はオープン検出端子付き半導体集積回路１００（変形例）を説明する図であり、半導体集積回路１００は電源回路２ａ、２ｂ、２ｃ、電源端子Ｖｃｃ１，Ｖｃｃ２，電源端子（接地電位）Ｖｇｎｄ、および電源回路２ａ、２ｂ、２ｃと電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｇｎｄを接続する接続線４ａ、４ｂ、４ｃを備える。
【００１６】
また、半導体集積回路１００は、オープン検出端子３、およびオープン検出端子３と前記接続線４ａ、４ｂ、４ｃを接続する整流素子１ａ、１ｂ、１ｃを備える。電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｇｎｄと評価装置を構成する基準電圧印加装置２２との接続状態を試験する際には、オープン検出端子３に試験電圧Ｖｔを印加する。このように、電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３は、同種の電圧が印加される電源端子の外、接地電位等の異種の電位が印加される端子を含むことができる。
【００１７】
なお、オープン検出端子付き半導体集積回路１００は単結晶シリコンのような半導体基板に形成することができる。また、整流素子１ａ、１ｂ、１ｃは、例えばオープン検出端子３から電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３に向けて電流が流れるように接続されている。
【００１８】
ここで、整流素子１ａ、１ｂ、１ｃとしてはオープン検出端子３にアノードが接続されたダイオードを用いたが、整流素子接続されたバイポーラトランジスタあるいはＭＯＳＦＥＴ等で構成することができる。また、電源端子Ｖｃｃの数は限定されるものではない。
【００１９】
図２は、オープン検出端子付き半導体集積回路１００における電源端子のオープン検出方法を説明する図である。
【００２０】
図２（Ａ）に示すように、オープン検出端子付き半導体集積回路１００のオープン検出端子３に電流計２３を接続し、試験電圧印加装置２１の試験電圧を電流計２３を介してオープン検出端子３に印加する。
【００２１】
ここで、図２（Ａ）に示すようにオープン検出端子付き半導体集積回路１００の電源端子Ｖｃｃ１がオープン（電源端子Ｖｃｃ１と基準電圧印加装置２２との間が接続されていない）であるとすると、電源端子Ｖｃｃ１のオープン故障は次のようにして検出できる。
【００２２】
先ず、検査対象となるオープン検出端子付き半導体半導体集積回路１００の電源端子Ｖｃｃ１に基準電圧、例えば接地電圧を与え、他の電源端子Ｖｃｃ２，ｖｃｃ３はフローティング状態にする。次いで、試験電圧印加装置を用いてオープン検出端子３に上記接地電位に対して所定の電位差のある電圧（整流素子の順方向電圧、例えば＋０．８Ｖ以上）を印加する。基準電圧印加装置２２と電源端子Ｖｃｃ１間がオープンであれば、電流計２３で電流が検出されないことから、容易にオープン（電源端子Ｖｃｃ１と基準電圧印加装置２２との間の接続不良）の有無を知ることができる。
【００２３】
図２（Ｂ）に示すようにオープン検出端子付き半導体集積回路１００の電源端子Ｖｃｃ１と基準電圧印加装置２２とが接続していると電流計２３により、整流素子１ａの電圧電流特性に従った電流が検出される。
【００２４】
なお、基準電圧印加装置２２は、電源端子Ｖｃｃ１，Ｖｃｃ２，Ｖｃｃ３で共用することを前提に説明したが、基準電圧印加装置２２を電源端子毎に配置しそれらを切り替えて使用することができる。
【００２５】
図３は、オープン検出端子付き半導体集積回路における電源端子のオープン故障を検出する手順を説明する図である。
【００２６】
まず、図２（Ａ）に示すような試験回路を構成する。すなわち、オープン検出端子付き半導体集積回路１００のオープン検出端子３に電流計２３を接続し、該電流計２３を介して試験電圧印加装置２１を接続する。
【００２７】
次に、測定対象である半導体集積回路の電源端子Ｖｃｃ１に基準電圧、例えば接地電圧を与える。このとき、他の電源端子Ｖｃｃ２，Ｖｃｃ３はフローティング状態にする（ステップ３１，３２）。
【００２８】
次に、上記試験電圧印加装置２１によりでオープン検出端子３に接地電位に対して電位差のある電位、例えば＋０．８Ｖを印加する（ステップ３３）。次に、電流計２３で電流値を測定する（ステップ３４）。
【００２９】
電流計で測定される電流が零であれば、測定対象の電源端子Ｖｃｃ１はオープン故障であり、電流計で測定される電流があれば（電流計７で整流素子１の電流電圧特性に従った電流が検出される場合）オープン故障が存在しないことが分かる（ステップ３６，３７）。次に，残りの電源端子Ｖｃｃ２、Ｖｃｃ３に対しても同様な手順で試験を実行する。
【００３０】
図４は、オープン検出端子付き半導体集積回路１００における電源端子のオープン検出方法の他の例を説明する図である。
【００３１】
図２の例に対して、この図の例は、電流計２３の代わりに電圧計４４を設け、試験電圧印加装置の代わりに試験電流供給装置４１を設けたものである。
【００３２】
図４（Ａ）に示されるようにオープン検出端子付き半導体集積回路１００の電源端子Ｖｃｃ１がオープンしている場合の検出方法は、次の通りである。
【００３３】
先ず、オープン検出端子付き半導体集積回路１００の電源端子Ｖｃｃ１に基準電圧、例えば接地電圧を与え、他の電源端子Ｖｃｃ２，Ｖｃｃ３をフローティング状態にする。
【００３４】
次いで、上記試験電流供給装置４１からオープン検出端子３に向けて整流素子の電流電圧特性が顕著に変化する電流値、例えば＋０．５ｍＡを供給する。このとき、電源端子Ｖｃｃ１がオープンであれば、電圧計４４で所定のレベルを超えた電圧が検出される。
【００３５】
このため、電流供給装置の出力端と基準電圧印加装置出力端間の電位差を監視することにより容易にオープン故障の有無を知ることができる。
【００３６】
ここで、図４（Ｂ）に示すように測定対象の電源端子Ｖｃｃにオープン故障がなければ、電圧計４３により整流素子１の電流電圧特性に従った電圧、例えば＋０．８Ｖが検出される。
【００３７】
試験電流供給装置４１は電源端子Ｖｃｃ１、またはオープン検出端子３がオープンした場合にオープン検出端子３に異常電圧を印加しないように出力電圧を制限する機能を持たせておくのが望ましい。出力電圧の制限値としては整流素子の特性を考慮して、例えば１．５Ｖに設定しオープン検出端子３に１．５Ｖ以上の電圧が印加されないようにするとよい。
【００３８】
図５は、オープン検出端子付き半導体集積回路１００を構成する電源端子におけるオープン故障を検出する手順を説明する図である。
【００３９】
まず、図４（Ａ）に示す回路を構成する。すなわち、オープン検出端子付き半導体集積回路１００のオープン検出端子３に試験電流供給装置４１を接続する。また、電源端子Ｖｃｃ１に基準電圧、例えば接地電圧を印加することのできる基準電圧印加装置を用意する。また試験電流供給装置４１と基準電圧印加装置の出力端子間に電圧計４４を挿入する
次に、電源端子Ｖｃｃ１に基準電圧、例えば接地電圧を与える。このとき、他の電源端子Ｖｃｃ２，Ｖｃｃ３はフローティング状態にする（ステップ５１，５２）
次に、試験電流供給装置４１から試験電流を供給する。この試験電流は、オープン検出端子３に上記接地電位に対して所定の電位差を検出できる電流値（例えば＋０．５ｍＡ）とする（ステップ５３）。次に、次に前記電圧計で前記電位差を測定する（ステップ５４）。
【００４０】
電源端子Ｖｃｃ１がオープンであれば電圧計４４で所定値以上の電圧が検出されることから、オープン故障であることを知ることができる（ステップ５６）。また、測定対象の電源端子Ｖｃｃ１にオープン故障が発生していなければ、電圧計４３で、整流素子１の電流電圧特性に従った電圧が検出される（ステップ５７）。次に，残りの測定対象である電源端子Ｖｃｃ２、Ｖｃｃ３に対しても同様な手順で試験を実行する（ステップ５８）。
【００４１】
なお、半導体集積回路１００の通常の動作試験を行うときは、オープン検出端子３はフローティング、もしくは半導体集積回路１００の最低電圧と同じ電位に固定する。これにより、オープン検出端子３と電源端子Ｖｃｃ間には逆バイアスされた整流素子１が介在することになるので、オープン検出端子３が半導体集積回路１００の動作に支障を来すことはない。
【００４２】
以上説明したように、半導体集積回路に、オープン検出端子、および該オープン検出端子から例えば半導体集積回路の外部端子のそれぞれに向けて導通する整流素子を設け、前記オープン検出端子オープン検出端子に試験電圧を印加し、あるいは試験電流（定電流）を供給するとともに、前記試験電圧に基づく電流あるいは試験電流に基づく電圧を測定する。
【００４３】
このように、本実施形態では、電流あるいは電圧を測定（比較）するという単純な手法により短時間に電源端子のオープン故障の有無を検知することができる。よって、不良検出に要する時間を短縮し、不良半導体集積回路の選別時間を短くすることができる。不良確認操作が容易なことから、正常な半導体集積回路の動作テストの時間を短くすることができる。また、オープン故障の検出不良に伴う２次的な不良判定を抑止することができる。
【００４４】
なお、実施例ではオープン検出端子３を半導体集積回路の外部端子の１つとして説明したが、オープン検出端子３は１つに限定されることはなく、オープン検出操作を迅速に行うために共通に接続させた複数のオープン検出端子３を設けることもできる。
【００４５】
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、半導体集積回路における電源端子のオープン検出を例に説明したが，本願発明の適用分野は半導体集積回路に限定されるものではない。また、前記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００４６】
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００４７】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウエアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウエアで実現してもよい。
【符号の説明】
【００４８】
１    整流素子
２    電源回路
３    オープン検出端子
２１    試験電圧印加装置
２２    基準電圧印加装置
２３    電流計
２４    電流計
４１    試験電流供給装置
４２    基準電圧印加装置
４３    電圧計
４４    電圧計
１００  オープン検出端子付き半導体集積回路
【図１】
2014163851.tif 000003
【図２】
2014163851.tif 000004
【図３】
2014163851.tif 000005
【図４】
2014163851.tif 000006
【図５】
2014163851.tif 000007