(57)【要約】【課題】表示品位を改善することが可能な液晶表示装置を提供する。【解決手段】第１ゲート配線、第２ゲート配線、第１ソース配線、及び、第２ソース配線の上方に位置する第１層間絶縁膜と、第１層間絶縁膜上に延在した第１共通電極と、第１共通電極を覆う第２層間絶縁膜と、第２層間絶縁膜上の第１ゲート配線及び第２ゲート配線と第１ソース配線及び第２ソース配線とで区画された画素で第１共通電極と対向した画素電極と、画素電極を覆う第１垂直配向膜と、を備え、第１共通電極は画素電極と対向する位置から第１ソース配線及び第２ソース配線を跨いで第１方向に延在するとともに第１ゲート配線及び第２ゲート配線を跨いで第２方向に延在した、第１基板と、画素電極と対向し第１共通電極と同電位の第２共通電極と、第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、第１垂直配向膜と第２垂直配向膜との間に介在した液晶層と、を備えた液晶表示装置。【選択図】図４
2014174402.tif 000002
【特許請求の範囲】
【請求項１】
第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線、前記第２ゲート配線、前記第１ソース配線、及び、前記第２ソース配線の上方に位置する第１層間絶縁膜と、前記第１層間絶縁膜上に延在した第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上の前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで区画された画素で前記第１共通電極と対向し前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第１垂直配向膜と、を備え、前記第１共通電極は前記画素電極と対向する位置から前記第１ソース配線及び前記第２ソース配線を跨いで第１方向に延在するとともに前記第１ゲート配線及び前記第２ゲート配線を跨いで第２方向に延在した、第１基板と、
前記画素電極と対向し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、
前記第１垂直配向膜と前記第２垂直配向膜との間に介在した液晶層と、
を備えた液晶表示装置。
【請求項２】
前記第２共通電極は、前記画素電極と対向する位置に形成されたスリットを有する、請求項１に記載の液晶表示装置。
【請求項３】
前記第２層間絶縁膜の膜厚は、前記第１層間絶縁膜の膜厚よりも薄い、請求項１または２に記載の液晶表示装置。
【請求項４】
前記第１共通電極及び前記画素電極は、透明な導電材料によって形成された、請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記第２基板は、さらに、前記第１ソース配線及び前記第２ソース配線の直上に位置する遮光層を備え、前記遮光層の幅が前記第１ソース配線及び前記第２ソース配線の幅と同等である、請求項１乃至４のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子をスイッチングする。
【０００３】
容量は、液晶層に印加される電圧を一定期間保持するものであって、絶縁膜を介して対向する一対の電極や配線によって構成されている。一例として、容量は、画素を横切る補助容量線及び絶縁膜を介して補助容量線と対向する補助容量電極によって構成されている。補助容量線はゲート電極と同一材料である遮光性を有する材料によって形成され、補助容量電極はポリシリコンなどの半導体層によって形成されている。このような容量を構成する電極や配線は、画素を横切る遮光層となるため、表示に寄与する一画素あたりの開口率、透過率、あるいは、輝度の低下を招く。このため、表示に必要な容量を確保しつつ、表示品位の改善が要望されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４２６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ゲート配線、前記第２ゲート配線、前記第１ソース配線、及び、前記第２ソース配線の上方に位置する第１層間絶縁膜と、前記第１層間絶縁膜上に延在した第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上の前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで区画された画素で前記第１共通電極と対向し前記スイッチング素子と電気的に接続された画素電極と、前記画素電極を覆う第１垂直配向膜と、を備え、前記第１共通電極は前記画素電極と対向する位置から前記第１ソース配線及び前記第２ソース配線を跨いで第１方向に延在するとともに前記第１ゲート配線及び前記第２ゲート配線を跨いで第２方向に延在した、第１基板と、前記画素電極と対向し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に介在した液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。
【図２】図２は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。
【図３】図３は、図１に示したスイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【図４】図４は、図２のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【図５】図５は、視角混色の限界角度を説明するための液晶表示パネルＬＰＮの概略断面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。
【００１０】
アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。
【００１１】
ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。図示した例では、画素ＰＸは、図中の破線で示したように、ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とが成すマス目の領域に相当し、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿ったピッチに相当する。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線Ｇ１とゲート配線Ｇ２との第２方向Ｙに沿ったピッチに相当する。
【００１２】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ１は上側端部に位置し当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は下側端部に位置し当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。図示したように、本実施形態においては、補助容量を形成するために画素ＰＸを横切る補助容量線は存在しない。
【００１３】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成され、トップゲート型あるいはボトムゲート型のいずれであっても良いが、詳細な図示を省略する。スイッチング素子ＳＷは、例えば、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されている。
【００１４】
第１共通電極ＣＥ１は、当該画素ＰＸの略全面に配置され、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２を跨いで第２方向Ｙに延在している。つまり、第１共通電極ＣＥ１は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に配置されている。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、給電部と電気的に接続されている。給電部では、第１共通電極ＣＥ１に対して、例えばコモン電位が供給される。
【００１５】
画素電極ＰＥは、当該画素ＰＸのみならず、当該画素ＰＸに隣接する各画素にもそれぞれ配置されている。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、図示を省略した他の画素にも同一形状の画素電極が配置されている。各画素電極ＰＥは、各画素のスイッチング素子ＳＷに電気的に接続されている。図示した画素電極ＰＥの形状は、例えば、画素ＰＸの形状に対応して、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２、ゲート配線Ｇ１やゲート配線Ｇ２と重なる位置まで延在していても良い。
【００１６】
図２は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、ゲート配線Ｇ２、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。
【００１７】
対向基板ＣＴは、第２共通電極ＣＥ２を備えている。第２共通電極ＣＥ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１共通電極ＣＥ１あるいは給電部と電気的に接続されており、第１共通電極ＣＥ１と同電位である。
【００１８】
第２共通電極ＣＥ２は、当該画素ＰＸに配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２を跨いで第２方向Ｙに延在している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に配置されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全面に配置されている。
【００１９】
第２共通電極ＣＥ２には、画素電極ＰＥと対向する位置にスリットＳＬが形成されている。図示した例では、スリットＳＬは、第１方向Ｘに沿って延出した横スリットＳＬＸと、横スリットＳＬＸの略中央で交差し第２方向Ｙに沿って延出した縦スリットＳＬＹと、を有する十字形状である。このようなスリットＳＬは、主として液晶分子の配向を制御する配向制御部材に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第２共通電極ＣＥ２に積層した突起などの他の配向制御部材を設置しても良い。
【００２０】
図３は、図１に示したスイッチング素子ＳＷを含む液晶表示パネルＬＰＮの断面構造を概略的に示す図である。図４は、図２のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００２１】
すなわち、アクティブマトリクスタイプの液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。
【００２２】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１垂直配向膜ＡＬ１などを備えている。
【００２３】
図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタ（ＴＦＴ）である。スイッチング素子ＳＷは、第１絶縁基板１０の上に配置された半導体層ＳＣを備えている。半導体層ＳＣは、ポリシリコン、アモルファスシリコン、酸化物半導体などによって形成可能である。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００２４】
スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線（例えばゲート配線Ｇ１）に電気的に接続され（あるいは、ゲート配線Ｇ１と一体的に形成され）、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
【００２５】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている（あるいは、ソース配線Ｓ１と一体的に形成されている）。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。第３絶縁膜１３には、ドレイン電極ＷＤまで貫通した第１コンタクトホールＣＨ１が形成されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。この第３絶縁膜１３は、ゲート配線Ｇ１及びゲート配線Ｇ２、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷの上方に位置する第１層間絶縁膜に相当する。
【００２６】
第１共通電極ＣＥ１は、第３絶縁膜１３の上に延在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。なお、第１共通電極ＣＥ１は、第１コンタクトホールＣＨ１には延出していない。このような第１共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１共通電極ＣＥ１の上には、第４絶縁膜１４が配置されている。第４絶縁膜１４の第１コンタクトホールＣＨ１を覆っている部分においては、ドレイン電極ＷＤまで貫通した第２コンタクトホールＣＨ２が形成されている。このような第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第４絶縁膜１４は、第１共通電極ＣＥ１を覆う第２層間絶縁膜に相当する。
【００２７】
画素電極ＰＥは、第４絶縁膜１４の上において島状に形成され、第１共通電極ＣＥ１と対向している。画素電極ＰＥは、第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２を介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。画素電極ＰＥは、第１垂直配向膜ＡＬ１によって覆われている。
【００２８】
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２垂直配向膜ＡＬ２などを備えている。
【００２９】
遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、アレイ基板ＡＲに設けられたゲート配線やソース配線、スイッチング素子などの配線部に対向している。
【００３０】
カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１の上にも延在している。カラーフィルタ３２は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓの上方の遮光層３１と重なる位置にある。
【００３１】
オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、例えば透明な樹脂材料によって形成されている。
【００３２】
第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第２共通電極ＣＥ２のスリットＳＬは、画素電極ＰＥと対向する位置に形成されている。スリットＳＬにおいては、オーバーコート層３３が露出している。第２共通電極ＣＥ２は、第２垂直配向膜ＡＬ２によって覆われている。また、第２垂直配向膜ＡＬ２は、スリットＳＬから露出したオーバーコート層３３も覆っている。
【００３３】
第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、垂直配向性を示す材料によって形成されている。
【００３４】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間に形成されたセルギャップに封入されたネガ型の液晶分子を含む液晶組成物によって構成されている。
【００３５】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００３６】
アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。
【００３７】
上記の構成の液晶表示装置において、画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子は、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。このとき、バックライトＢＬからのバックライト光のうち、一部の直線偏光は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過した際にほとんど変化しないため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００３８】
一方、画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界が形成される。このとき、スリットＳＬの周辺の縦電界は、スリットＳＬを避けるように傾斜する。このため、液晶分子は、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子は、縦電界に対して交差するように基板主面に対して斜め方向あるいは水平方向に配向する。一例として、液晶分子は、十字形状のスリットＳＬの位置を境界として、複数の方位に配向し、スリットＳＬによってそれぞれ区画されたドメインを形成する。
【００３９】
このようなＯＮ状態では、液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子の配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００４０】
また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の容量によって保持される。
【００４１】
このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、画素を横切る遮光性の配線材料からなる配線や電極が不要となる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を形成することが可能となる。
【００４２】
また、画素電極ＰＥ及び第１共通電極ＣＥ１は、いずれも透明な導電材料によって形成されているため、画素電極ＰＥ及び第１共通電極ＣＥ１と重なる領域が表示に寄与する。このため、本実施形態によれば、画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの開口率、透過率、あるいは、輝度を向上することが可能となる。発明者が測定したところでは、比較例の透過率を１としたとき、本実施形態によれば１．２５倍の透過率を得ることが確認された。したがって、表示に必要な容量を確保しつつ、表示品位を改善することが可能となる。
【００４３】
また、一画素あたりの高輝度化が可能となることから、バックライトＢＬの光源数を削減するなどのバックライトＢＬの低コスト化が可能となる。
【００４４】
また、本実施形態においては、垂直配向性を示す配向膜材料を適用している。すなわち、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、水平配向性を示す配向膜材料とは異なり、ラビングなどの配向処理が不要である。したがって、配向処理に要した製造コストを削減することが可能となる。また、ラビングした際に発生しうる静電気による各種回路などの静電気破壊を抑制することが可能となるとともに、ラビングによる異物の発生を防止することが可能となる。
【００４５】
また、各画素には、スリットあるいは他の配向制御部材が設けられ、複数のドメインが形成されているため、広視野角化が可能となる。
【００４６】
また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に延在している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線と重なる領域の液晶分子の配向乱れを抑制することが可能となる。
【００４７】
また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態である場合に、視角混色を抑制することが可能となる。この点について、以下に図を参照しながら説明する。
【００４８】
図５は、視角混色の限界角度を説明するための液晶表示パネルＬＰＮの概略断面図である。なお、ここでは、説明に必要な構成のみを図示し、他の構成は簡略化して図示している。
【００４９】
図示した例は、ソース配線Ｓを挟んで画素ＰＸ１及び画素ＰＸ２が隣接した状態を示しており、画素ＰＸ１にはカラーフィルタ３２１が配置され、画素ＰＸ２にはカラーフィルタ３２１とは異なる色のカラーフィルタ３２２が配置された場合に相当する。カラーフィルタ３２１とカラーフィルタ３２２との境界は、ソース配線Ｓの上方に位置している。
【００５０】
画素ＰＸ１がＯＮ状態であり、画素ＰＸ２がＯＦＦ状態である場合、ソース配線Ｓと重なる領域の液晶分子が初期配向方向とは異なる方向に配向してしまうと、液晶表示パネルＬＰＮの法線から視角を斜けると、図中に破線で示したように、ＯＦＦ状態であるはずの画素ＰＸ２を通る透過光が視認されてしまう。このため、画素ＰＸ１を透過した透過光のみならず、画素ＰＸ２を透過した透過光が混ざって観察されてしまい、混色による表示品位の劣化を招く。
【００５１】
本実施形態によれば、第１共通電極ＣＥ１がソース配線Ｓからの漏れ電界をシールドするとともに、第１共通電極ＣＥ１が第２共通電極ＣＥ２と同電位であるため、ソース配線Ｓと重なる領域において、第１共通電極ＣＥ１と第２共通電極ＣＥ２とで等電位面が形成される。これにより、ソース配線Ｓと重なる領域の液晶分子は、初期配向状態に維持され、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの開口率を向上することが可能となる。一例として、ソース配線Ｓの上方に位置する遮光層３１の幅については、ソース配線Ｓの幅と同等であれば良い。
【００５２】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
【００５３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５４】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＳＷ…スイッチング素子  ＰＥ…画素電極
Ｇ１…ゲート配線  Ｇ２…ゲート配線
Ｓ１…ソース配線  Ｓ２…ソース配線
ＣＥ１…第１共通電極  ＣＥ２…第２共通電極  ＳＬ…スリット
ＡＬ１…第１垂直配向膜  ＡＬ２…垂直配向膜
【図１】
2014174402.tif 000003
【図２】
2014174402.tif 000004
【図３】
2014174402.tif 000005
【図４】
2014174402.tif 000006
【図５】
2014174402.tif 000007