(57)【要約】【課題】軽負荷状態において、出力電圧のＤＣ値の上昇を抑制することが可能な電源装置を提供する。【解決手段】電源装置１が重負荷状態である場合、制御信号Ｓ８１は、スイッチ１０６４をオンする論理レベルとされる。これにより、定電流源１０６３が上側電流源１０６ａに組み込まれ、電源端から出力端へ流れる上側電流Ｉ１が増加する。一方、電源装置１が軽負荷状態である場合、制御信号Ｓ８１は、スイッチ１０６４をオフする論理レベルとされる。これにより、定電流源１０６３が上側電流源１０６ａに組み込まれず、電源端から出力端へ流れる上側電流Ｉ１が減少する。同様に下側電流源１０６ｂも、負荷状態に応じて論理レベルが決定される制御信号Ｓ８２によりスイッチ１０６７オン／オフすることにより、出力端から接地端へ流れる下側電流Ｉ２の増減を行う。【選択図】図７
2014003786.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から出力電圧を生成するためにオン／オフされるスイッチング素子と、
前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成するエラーアンプと、
所定周波数の矩形波信号からスロープ信号を生成するスロープ信号生成部と、
前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、
前記比較信号及び前記矩形波信号に基づいて、前記スイッチング素子のオン／オフ制御を行うスイッチング制御部と、を有し、
前記エラーアンプは、所定の制御信号に応じて、そのトランスコンダクタンス値を変更すること
を特徴とする電源装置。
【請求項２】
前記制御信号は、前記電源装置に接続された負荷が閾値より重い場合は、前記トランスコンダクタンス値を上げる制御信号とされ、前記負荷が閾値より軽い場合は、前記トランスコンダクタンス値を下げる制御信号とされること
を特徴とする請求項１に記載の電源装置。
【請求項３】
前記エラーアンプは、その出力段として、電源端から出力端へ向けて流れる上側電流を生成する上側電流源と、前記出力端から接地端へ向けて流れる下側電流を生成する下側電流源と、前記上側電流源と前記出力端との間を導通遮断する上側スイッチと、前記下側電流源と前記出力端との間を導通遮断する下側スイッチと、を含み、
前記上側電流源及び前記下側電流源の少なくとも一方は、前記制御信号に応じて、前記上側電流及び前記下側電流の可変制御を行うこと
を特徴とする請求項２に記載の電源装置。
【請求項４】
前記上側電流源及び前記下側電流源はそれぞれ、互いに並列接続された第１電流源と第２電流源とを含み、さらに、前記制御信号に応じて前記第２電流源を回路に組み込むか否かを決定する第１スイッチを有すること
を特徴とする請求項３に記載の電源装置。
【請求項５】
前記エラーアンプは、前記帰還電圧と前記基準電圧との差分に応じて前記上側スイッチ及び前記下側スイッチをオン／オフさせるｇｍ部を有すること
を特徴とする請求項４に記載の電源装置。
【請求項６】
前記電源装置は、出力安定性を優先する重負荷モードと、内部消費電流の低減を優先する軽負荷モードとのいずれかの動作モードで動作すること
を特徴とする請求項５に記載の電源装置。
【請求項７】
前記制御信号は、前記電源装置が前記重負荷モードで動作している場合は、前記トランスコンダクタンス値を上げる制御信号とされ、前記電源装置が前記軽負荷モードで動作している場合は、前記トランスコンダクタンス値を下げる制御信号とされること
を特徴とする請求項６に記載の電源装置。
【請求項８】
前記電源装置は、起動時に緩やかに立ち上がるソフトスタート電圧を生成するソフトスタート電圧生成部を有し、
前記エラーアンプは、前記基準電圧及び前記ソフトスタート電圧のいずれか低い方と前記帰還電圧との差分に応じた誤差信号を生成すること
を特徴とする請求項４に記載の電源装置。
【請求項９】
請求項１〜８のいずれかに記載の電源装置
を有することを特徴とする車載機器。
【請求項１０】
請求項９に記載の車載機器と、
前記車載機器に電力を供給するバッテリと、
を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、並びに、これを用いた車載機器及び車両に関する。
【背景技術】
【０００２】
昨今、車載分野における低消費電力型の電源装置として、スイッチングレギュレータ（チョッパ型ＤＣ／ＤＣコンバータ）が実用化されている。スイッチングレギュレータは、ＰＷＭ［pulse width modulation］駆動方式で動作するのが一般的である。
【０００３】
ＰＷＭ駆動方式のスイッチングレギュレータでは、出力電圧に応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとを比較し、その差分に応じて誤差電圧ＥＲＲを生成する。また、所定周波数に同期して鋸波形、三角波形、或いは、これに準じた波形のスロープ電圧ＳＬＰを生成する。誤差電圧ＥＲＲとスロープ電圧ＳＬＰとは比較器により比較され、この比較結果に基づいてＰＷＭ信号が生成される。ＰＷＭ信号が入力されたドライバは、ＰＷＭ信号に応じてスイッチング素子をオン／オフさせる動作を行う。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１及び特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８１７４９号公報
【特許文献２】特開２０１１−６１９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のようなＰＷＭ駆動方式のスイッチングレギュレータは、負荷が極端に軽くなっていわゆる間欠発振モードに陥ると、エラーアンプに入力される帰還電圧Ｖｆｂの中点と基準電圧Ｖｒｅｆとにズレが生じる。この結果、このズレの大きさに応じて、出力電圧ＶｏのＤＣ値が上昇するという問題があった。
【０００７】
なお、軽負荷時の効率改善を目的として、軽負荷モード（例えばオン時間固定モード）が具備されている場合にも、帰還電圧Ｖｆｂの中点と基準電圧Ｖｒｅｆとのズレの問題は生じ得る。そのため、上記ズレの問題に起因して、モード切り替え動作に支障が生じるおそれもあった。
【０００８】
本発明は上述した問題に鑑み、軽負荷時における出力帰還制御の不具合を解消することが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る電源装置は、入力電圧から出力電圧を生成するためにオン／オフされるスイッチング素子と、前記出力電圧に応じた帰還電圧と所定の基準電圧との差に応じた誤差信号を生成するエラーアンプと、所定周波数の矩形波信号からスロープ信号を生成するスロープ信号生成部と、前記誤差信号と前記スロープ信号とを比較して比較信号を生成するコンパレータと、前記比較信号及び前記矩形波信号に基づいて、前記スイッチング素子のオン／オフ制御を行うスイッチング制御部と、を有し、前記エラーアンプは、所定の制御信号に応じて、そのトランスコンダクタンス値を変更することを特徴とする構成（第１の構成）とされている。
【００１０】
なお、上記第１の構成から成る電源装置は、前記制御信号が、前記電源装置に接続された負荷が閾値より重い場合は、前記トランスコンダクタンス値を上げる制御信号とされ、前記負荷が閾値より軽い場合は、前記トランスコンダクタンス値を下げる制御信号とされることを特徴とする構成（第２の構成）にするとよい。
【００１１】
また、上記第２の構成から成る電源装置は、前記エラーアンプが、その出力段として、電源端から出力端へ向けて流れる上側電流を生成する上側電流源と、前記出力端から接地端へ向けて流れる下側電流を生成する下側電流源と、前記上側電流源と前記出力端との間を導通遮断する上側スイッチと、前記下側電流源と前記出力端との間を導通遮断する下側スイッチと、を含み、前記上側電流源及び前記下側電流源の少なくとも一方は、前記制御信号に応じて、前記上側電流及び前記下側電流の可変制御を行うことを特徴とする構成（第３の構成）にするとよい。
【００１２】
また、上記第３の構成から成る電源装置は、前記上側電流源及び前記下側電流源はそれぞれ、互いに並列接続された第１電流源と第２電流源とを含み、さらに、前記制御信号に応じて前記第２電流源を回路に組み込むか否かを決定する第１スイッチを有することを特徴とする構成（第４の構成）にするとよい。
【００１３】
また、上記第４の構成から成る電源装置は、前記エラーアンプが、前記帰還電圧と前記基準電圧との差分に応じて前記上側スイッチ及び前記下側スイッチをオン／オフさせるｇｍ部を有することを特徴とする構成（第５の構成）にするとよい。
【００１４】
また、上記第５の構成から成る電源装置は、出力安定性を優先する重負荷モードと、内部消費電流の低減を優先する軽負荷モードとのいずれかの動作モードで動作することを特徴とする構成（第６の構成）にするとよい。
【００１５】
また、上記第６の構成から成る電源装置は、前記制御信号が、前記電源装置が前記重負荷モードで動作している場合は、前記トランスコンダクタンス値を上げる制御信号とされ、前記電源装置が前記軽負荷モードで動作している場合は、前記トランスコンダクタンス値を下げる制御信号とされることを特徴とする構成（第７の構成）にするとよい。
【００１６】
また、上記第４の構成から成る電源装置は、起動時に緩やかに立ち上がるソフトスタート電圧を生成するソフトスタート電圧生成部を有し、前記エラーアンプは、前記基準電圧及び前記ソフトスタート電圧のいずれか低い方と前記帰還電圧との差分に応じた誤差信号を生成することを特徴とする構成（第８の構成）にするとよい。
【００１７】
また、本発明に係る車載機器は、上記第１〜第８いずれかの構成から成る電源装置を有することを特徴とする構成（第９の構成）にするとよい。
【００１８】
また、本発明に係る車両は、上記第９の構成から成る車載機器と、前記車載機器に電力を供給するバッテリとを有することを特徴とする構成（第１０の構成）にするとよい。
【発明の効果】
【００１９】
本発明によれば、軽負荷時における出力帰還制御の不具合を解消することができる。
【図面の簡単な説明】
【００２０】
【図１】電源装置の全体構成を示すブロック図
【図２】ＰＷＭモードの一動作例を示すタイミングチャート
【図３】オン時間固定モードの一動作例を示すタイミングチャート
【図４】負荷に応じてスイッチ電圧の挙動が変化する様子を示す図
【図５】スイッチング波形とエラーアンプ出力信号との関係を負荷に応じて示した模式図
【図６】従来の軽負荷時の一動作例を示すタイミングチャート
【図７】電源装置の構成の一部を示した回路ブロック図
【図８】本発明の軽負荷時の一動作例を示すタイミングチャート
【図９】電源装置を搭載した車両の一構成例を示す外観図
【発明を実施するための形態】
【００２１】
＜全体構成＞
図１は、電源装置の全体構成を示すブロック図である。本構成例の電源装置１は、半導体装置１０と、これに外部接続される種々のディスクリート部品（コイルＬ１、ダイオードＤ１、抵抗Ｒ１及びＲ２、並びに、キャパシタＣ１〜Ｃ６）と、を有する降圧型のスイッチングレギュレータである。
【００２２】
半導体装置１０は、スイッチング制御回路１００と、内部電源電圧生成回路２００と、電源切替回路３００と、を集積化したモノリシック半導体集積回路装置（例えば、車載用の電源ＩＣ）である。また、半導体装置１０は、外部端子Ｔ１〜Ｔ１０を有する。
【００２３】
半導体装置１０の外部において、外部端子Ｔ１は、キャパシタＣ４を介して接地端に接続されている。外部端子Ｔ２は、出力電圧Ｖｏの印加端に接続されている。出力電圧Ｖｏの印加端と接地端との間には、キャパシタＣ２が接続されている。外部端子Ｔ３には、入力電圧Ｖｉの印加端（例えば車載バッテリの正極）に接続されている。入力電圧Ｖｉの印加端と接地端との間には、キャパシタＣ１が接続されている。外部端子Ｔ４は、コイルＬ１の第１端とダイオードＤ１のカソードに接続されている。コイルＬ１の第２端は、出力電圧Ｖｏの印加端に接続されている。ダイオードＤ１のアノードは、接地端に接続されている。なお、ダイオードＤ１は、同期整流トランジスタと置換することも可能である。外部端子Ｔ５は、キャパシタＣ３を介して入力電圧Ｖｉの印加端に接続されている。外部端子Ｔ６は、後述するパワーグッド信号Ｓ８の出力端子である。外部端子Ｔ７は、外部電源電圧Ｖｃｃ（入力電圧Ｖｉから生成される定電圧）の入力端子である。なお、外部電源電圧Ｖｃｃとして入力電圧Ｖｉの直接供給を受ける場合には、外部端子Ｔ７を省略することができる。外部端子Ｔ８は、キャパシタＣ５を介して接地端に接続されている。外部端子Ｔ９は、直列接続された抵抗Ｒ１及びキャパシタＣ６を介して接地端に接続されている。外部端子Ｔ１０は、抵抗Ｒ２を介して接地端に接続されている。
【００２４】
スイッチング制御回路１００は、出力トランジスタ１０１をオン／オフさせて入力電圧Ｖｉから出力電圧Ｖｏを生成する回路ブロックであり、出力トランジスタ１０１と、ドライバ１０２と、ローレベル電圧生成部１０３と、帰還電圧生成部１０４と、ソフトスタート電圧生成部１０５と、エラーアンプ１０６と、オシレータ１０７と、スロープ電圧生成部１０８と、コンパレータ１０９と、ＰＷＭ［pulse width modulation］パルス生成部１１０と、オン時間固定パルス生成部１１１と、ワンショットパルス生成部１１２と、セレクタ制御部１１３と、セレクタ１１４と、コンパレータ１１５及び１１６と、ＯＲゲート１１７と、Ｎチャネル型ＭＯＳ電界効果トランジスタ１１８と、を含む。
【００２５】
出力トランジスタ１０１は、外部端子Ｔ３と外部端子Ｔ４との間に接続されており、入力電圧Ｖｉから出力電圧Ｖｏを生成するためにオン／オフされる。なお、本構成例では、出力トランジスタ１０１としてＰチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタを用いているが、Ｎチャネル型ＭＯＳ電界効果トランジスタを用いてもよいし、或いは、ｐｎｐ型やｎｐｎ型のバイポーラトランジスタに置き換えてもよい。
【００２６】
ドライバ１０２は、セレクタ１１４から出力されるパルス信号Ｓ２に応じて出力トランジスタ１０１のゲート信号Ｇ１を生成し、出力トランジスタ１０１をオン／オフさせる。ドライバ１０２の上側電源端は、外部端子Ｔ３（入力電圧Ｖｉの印加端）に接続されている。ドライバ１０２の下側電源端は、ローレベル電圧生成部１０３の出力端（ローレベル電圧ＶＬの印加端）に接続されている。従って、ゲート信号Ｇ１は、入力電圧Ｖｉとローレベル電圧ＶＬとの間でパルス駆動される。なお、本構成例では、ドライバ１０２としてインバータが用いられている。従って、ゲート信号Ｇ１は、パルス信号Ｓ２がハイレベルであるときにローレベルとなり、パルス信号Ｓ２がローレベルであるときにハイレベルとなる。すなわち、出力トランジスタ１０１は、パルス信号Ｓ２がハイレベルであるときにオンとなり、パルス信号Ｓ２がローレベルであるときにオフとなる。
【００２７】
ローレベル電圧生成部１０３は、ドライバ１０２の下側電源端と外部端子Ｔ５との間に接続されており、入力電圧Ｖｉを所定値だけ低下させたローレベル電圧ＶＬを生成する。ローレベル電圧生成部１０３を設けることにより、入力電圧Ｖｉが変動してもドライバ１０２の上側電源端と下側電源端との間に印加される駆動電圧（＝Ｖｉ−ＶＬ）を適正範囲内に収めることができるので、ドライバ１０２の耐圧を不要に高めずに済む。
【００２８】
帰還電圧生成部１０４は、部端子Ｔ２と接地端との間に直列接続された抵抗Ｒａ及びＲｂを含み、抵抗Ｒａ及びＲｂの接続ノードから出力電圧Ｖｏに応じた帰還電圧Ｖｆｂ（＝出力電圧Ｖｏの分圧電圧）を出力する。
【００２９】
ソフトスタート電圧生成部１０５は、外部端子Ｔ８に接続されたキャパシタＣ５を充電することにより、電源装置１の起動時において緩やかに上昇するソフトスタート電圧Ｖｓｓを生成する。また、ソフトスタート電圧生成部１０５は、ソフトスタート完了信号Ｓ３を生成する機能も備えている。
【００３０】
エラーアンプ１０６は、第１及び第２非反転入力端（＋）に各々印加される所定の基準電圧Ｖｒｅｆ及びソフトスタート電圧Ｖｓｓのいずれか低い方と、反転入力端（−）に印加される帰還電圧Ｖｆｂとの差分に応じた誤差電圧ＥＲＲを生成する。エラーアンプ１０６の出力端は、外部端子Ｔ９を介して位相補償用の抵抗Ｒ１及びＣ６に接続されている。
【００３１】
オシレータ１０７は、所定周波数のクロック信号ＣＬＫを生成する。クロック信号ＣＬＫの周波数は、外部端子Ｔ１０に接続された抵抗Ｒ２を用いて調整することができる。
【００３２】
スロープ電圧生成部１０８は、クロック信号ＣＬＫに同期して鋸波形、三角波形、或いは、これに準じた波形のスロープ電圧ＳＬＰを生成する。
【００３３】
コンパレータ１０９は、反転入力端（−）に印加される誤差電圧ＥＲＲと、非反転入力端（＋）に印加されるスロープ電圧ＳＬＰとを比較して比較信号Ｓ０を生成する。比較信号Ｓ０は、誤差電圧ＥＲＲがスロープ電圧ＳＬＰよりも高いときにローレベルとなり、誤差電圧ＥＲＲがスロープ電圧ＳＬＰよりも低いときにハイレベルとなる２値信号である。
【００３４】
ＰＷＭパルス生成部１１０は、クロック信号ＣＬＫと比較信号Ｓ０に基づいてＰＷＭパルスＳ１ａを生成する。より具体的に述べると、ＰＷＭパルス生成部１１０は、クロック信号ＣＬＫの立上りエッジをトリガとしてＰＷＭパルスＳ１ａをハイレベルにセットする一方、比較信号Ｓ０の立上りエッジをトリガとしてＰＷＭパルスＳ１ａをローレベルにリセットする。
【００３５】
オン時間固定パルス生成部１１１は、比較信号Ｓ０の立下りエッジをトリガとしてオン時間ｔｏｎとオン回数Ｎが一定のオン時間固定パルスＳ１ｂを生成する。オン時間固定パルスＳ１ｂの生成動作は、クロック信号ＣＬＫに同期して行われる。
【００３６】
ワンショットパルス生成部１１２は、ソフトスタート完了信号Ｓ３を監視しており、ソフトスタート電圧Ｖｓｓが所定の閾値電圧Ｖｔｈ４を上回った時点で一度だけオン時間ｔｆｉｘとオン回数Ｍが一定のワンショットパルスＳ１ｃを生成する。ワンショットパルスＳ１ｃの生成動作は、クロック信号ＣＬＫに同期して行われる。なお、図１では、オン時間固定パルス生成部１１１とワンショットパルス生成部１１２が独立ブロックとして描写されているが、ワンショットパルス生成部１１２は、オン時間固定パルス生成部１１１と回路の一部ないしは全部を共用することにより、回路規模を縮小することが可能である。
【００３７】
セレクタ制御部１１３は、負荷の重さ（出力電流Ｉｏの大きさ）に応じてＰＷＭパルスＳ１ａとオン時間固定パルスＳ１ｂの一方を選択するようにセレクタ制御信号Ｓ４を生成する。より具体的に述べると、セレクタ制御部１１３は、比較信号Ｓ０のローレベル期間を計時するカウンタを含んでおり、比較信号Ｓ０が所定のマスク期間Ｔｍａｓｋに亘ってローレベルに維持されたか否かに応じてＰＷＭパルスＳ１ａとオン時間固定パルスＳ１ｂの一方を選択するようにセレクタ制御信号Ｓ４を生成する。すなわち、セレクタ制御部１１３は、比較信号Ｓ０がローレベルに維持されている期間を監視して負荷の重さ（出力電流Ｉｏの大きさ）を判定する構成であると言える。
【００３８】
セレクタ１１４は、ソフトスタート完了信号Ｓ３とセレクタ制御信号Ｓ４に基づいて、ＰＷＭパルスＳ１ａ、オン時間固定パルスＳ１ｂ、及び、ワンショットパルスＳ１ｃのいずれか一つを出力信号Ｓ２として選択する。
【００３９】
コンパレータ１１５は、反転入力端（−）に印加される帰還電圧Ｖｆｂと、非反転入力端（＋）に印加される閾値電圧Ｖｔｈ１（＜Ｖｒｅｆ）とを比較してショート保護信号Ｓ５を生成する。ショート保護信号Ｓ５は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも高いときにローレベル（正常時の論理レベル）となり、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも低いときにハイレベル（異常時（例えば地絡発生時）の論理レベル）となる。
【００４０】
コンパレータ１１６は、非反転入力端（＋）に印加される帰還電圧Ｖｆｂと、反転入力端（−）に印加される閾値電圧Ｖｔｈ２（＞Ｖｒｅｆ）とを比較して過電圧保護信号Ｓ６を生成する。過電圧保護信号Ｓ６は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２よりも低いときにローレベル（正常時の論理レベル）となり、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２よりも高いときにハイレベル（異常時（過電圧発生時）の論理レベル）となる。
【００４１】
ＯＲゲート１１７は、第１入力端に印加されるショート保護信号Ｓ５と第２入力端に印加される過電圧保護信号Ｓ６との論理和演算を行うことにより、異常検出信号Ｓ７を生成する。異常検出信号Ｓ７は、ショート保護信号Ｓ５と過電圧保護信号Ｓ６の両方がローレベル（正常時の論理レベル）であるときにローレベルとなり、ショート保護信号Ｓ５と過電圧保護信号Ｓ６の少なくとも一方がハイレベル（異常時の論理レベル）であるときにハイレベルとなる。
【００４２】
Ｎチャネル型ＭＯＳ電界効果トランジスタ１１８は、外部端子Ｔ６からマイコンなどにパワーグッド信号Ｓ８を出力するためのオープンドレイン出力段を形成する。トランジスタ１１８のドレインは、外部端子Ｔ６に接続されている。なお、外部端子Ｔ６は、不図示の外部抵抗によりプルアップされている。トランジスタ１１８のソースは、接地端に接続されている。トランジスタ１１８のゲートは、ＯＲゲート１１７の出力端に接続されている。トランジスタ１１８は、異常検出信号Ｓ７がローレベルであるときにオフとなり、異常検出信号Ｓ７がハイレベルであるときにオンとなる。従って、パワーグッド信号Ｓ８は異常検出信号Ｓ７がローレベルであるときにハイレベル（正常時の論理レベル）となり、異常検出信号Ｓ７がハイレベルであるときにローレベル（異常時の論理レベル）となる。
【００４３】
内部電源電圧生成回路２００は、外部端子Ｔ７に印加される外部電源電圧Ｖｃｃ（例えば入力電圧Ｖｉ）から内部電源電圧Ｖｒｅｇを生成する回路ブロックであり、Ｎチャネル型ＭＯＳ電界効果トランジスタ２０１と、オペアンプ２０２と、プリレギュレータ部２０３と、基準電圧生成部２０４と、抵抗２０５及び２０６（抵抗値：Ｒ２０５、Ｒ２０６）と、を含む。
【００４４】
トランジスタ２０１のドレインは、外部端子Ｔ７に接続されている。トランジスタ２０１のソースは、外部端子Ｔ７に接続される一方、直列接続された抵抗２０５及び２０６を介して接地端にも接続されている。トランジスタ２０１のゲートは、オペアンプ２０２の出力端に接続されている。オペアンプ２０２の非反転入力端（＋）は、基準電圧生成部２０４の出力端に接続されている。オペアンプ２０２の反転入力端（−）は、抵抗２０５と抵抗２０６との接続ノード（分圧電圧Ｖｒｅｇ’の印加端）に接続されている。プリレギュレータ部２０３は、外部電源電圧Ｖｃｃから基準電圧生成部２０４の駆動電圧を生成する。基準電圧生成部２０４は、プリレギュレータ部２０３から供給される駆動電圧を受けて動作し、一定の基準電圧ＶＲＥＦ（例えば温度特性がフラットなバンドギャップ電圧）を生成する。
【００４５】
上記構成から成る内部電源電圧生成回路２００において、オペアンプ２０２は、非反転入力端（＋）に印加される基準電圧ＶＲＥＦと、反転入力端（−）に印加される分圧電圧Ｖｒｅｇ’とが一致するようにトランジスタ２０１の導通度を制御する。従って、内部電源電圧生成回路２００で生成される内部電源電圧Ｖｒｅｇは、次の（１）式で表される。
【００４６】
【数１】
2014003786.tif 000003
【００４７】
電源切替回路３００は、スイッチング制御回路１００の駆動電圧Ｖｓｕｐとして内部電源電圧Ｖｒｅｇと出力電圧Ｖｏのいずれを供給するかを切り替える回路ブロックであり、スイッチ３０１及び３０２を含む。
【００４８】
スイッチ３０１は、内部電源電圧Ｖｒｅｇの印加端と駆動電圧Ｖｓｕｐの印加端との間を導通／遮断するスイッチ素子である。スイッチ３０１としては、例えば、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いることができる。
【００４９】
スイッチ３０２は、出力電圧Ｖｏの印加端と駆動電圧Ｖｓｕｐの印加端との間を導通／遮断するスイッチ素子である。スイッチ３０２としては、例えば、Ｐチャネル型ＭＯＳ電界効果トランジスタを用いることができる。
【００５０】
上記構成から成る電源装置１では、出力トランジスタ１０１のオン／オフが繰り返されることにより、コイルＬ１における磁気エネルギーの蓄積と放出が繰り返されて、入力電圧Ｖｉを降圧した出力電圧Ｖｏが生成される。なお、外部端子Ｔ４に現れるスイッチ電圧Ｖｓｗは、出力トランジスタ１０１のオン時にハイレベル（ほぼ入力電圧Ｖｉ）となり、出力トランジスタ１０１のオフ時にローレベル（ほぼ接地電圧ＧＮＤ）となるパルス電圧であり、出力電圧Ｖｏはスイッチ電圧Ｖｓｗを平滑した電圧に相当する。
【００５１】
なお、図１では明示されていないが、半導体装置１０には、上記回路ブロックのほか、各種の保護回路（サーマルシャットダウン回路、過電流保護回路、減電圧保護回路など）も集積化されている。
【００５２】
＜ＰＷＭモード（重負荷モード）＞
図２は、ＰＷＭモードの一動作例を示すタイミングチャートであり、上から順番に、クロック信号ＣＬＫ、スロープ電圧ＳＬＰ、誤差電圧ＥＲＲ、比較信号Ｓ０、ＰＷＭパルスＳ１ａ（出力信号Ｓ２）、スイッチ電圧Ｖｓｗ、及び、コイル電流ＩＬが描写されている。
【００５３】
負荷が重い（出力電流Ｉｏが大きい）場合、電源装置１はＰＷＭモードとなる。ＰＷＭモードでは、セレクタ１１４の出力信号Ｓ２としてＰＷＭパルスＳ１ａが選択され、ドライバ１０２はこのパルス信号Ｓ２に応じて出力トランジスタ１０１をオン／オフさせる。出力トランジスタ１０１のオン期間には、スイッチ電圧Ｖｓｗがハイレベル（ほぼ入力電圧Ｖｉ）となってコイル電流ＩＬが増大する。一方、出力トランジスタ１０１のオフ期間には、スイッチ電圧Ｖｓｗがローレベル（ほぼ接地電圧ＧＮＤ）となってコイル電流ＩＬが減少する。
【００５４】
ＰＷＭパルスＳ１ａは、先に述べたように、クロック信号ＣＬＫの立上りエッジをトリガとしてハイレベルとなり、比較信号Ｓ０の立上りエッジをトリガとしてローレベルとなる。クロック信号ＣＬＫは、一定のスイッチング周期ＴＰＷＭでハイレベルとなり、比較信号Ｓ０は、誤差電圧ＥＲＲがスロープ電圧ＳＬＰよりも低くなった時点でハイレベルとなる。従って、出力トランジスタ１０１のオンデューティ（スイッチング周期ＴＰＷＭに占めるＰＷＭパルスＳ１ａのハイレベル期間の割合）は、誤差電圧ＥＲＲが低いほど短くなり、誤差電圧ＥＲＲが高いほど長くなる。
【００５５】
上記のようにＰＷＭパルスＳ１ａに応じて出力トランジスタ１０１のオン／オフ制御を行うＰＷＭモードでは、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆと一致するように出力帰還制御が掛かり、出力電圧Ｖｏが所望の目標値に維持される。
【００５６】
＜オン時間固定モード（軽負荷モード）＞
図３は、オン時間固定モードの一動作例を示すタイミングチャートであり、上から順にクロック信号ＣＬＫ、スロープ電圧ＳＬＰ、誤差電圧ＥＲＲ、比較信号Ｓ０、オン時間固定パルスＳ１ｂ（出力信号Ｓ２）、スイッチ電圧Ｖｓｗ、及び、コイル電流ＩＬが描写されている。
【００５７】
負荷が軽い（出力電流Ｉｏが小さい）場合、電源装置１は、軽負荷時における内部消費電流Ｉｃｃを抑えるために、ＰＷＭモードからオン時間固定モードに切り替わる。オン時間固定モードでは、セレクタ１１４の出力信号Ｓ２としてオン時間固定パルスＳ１ｂが選択され、ドライバ１０２はこのパルス信号Ｓ２に応じて出力トランジスタ１０１をオン／オフさせる。
【００５８】
オン時間固定パルス生成部１１１は、比較信号Ｓ０のパルスエッジ（例えば立下りエッジ）が検出されると、オン時間ｔｏｎとオン回数Ｎが一定のオン時間固定パルスＳ１ｂを生成した後、次に比較信号Ｓ０のパルスエッジが検出されるまで、オン時間固定パルスＳ１ｂの生成を停止する。すなわち、オン時間固定パルス生成部１１１は、コイルＬ１に供給された電荷Ｑが負荷への出力電流Ｉｏとして全て消費される毎に、オン時間固定パルスＳ１ｂを生成する。
【００５９】
このように、オン時間固定モードにおいて、スイッチング制御回路１００は、オン時間固定パルスＳ１ｂを生成して出力トランジスタ１０１をオン／オフさせることによりコイルＬ１に電荷を供給する動作期間Ｔｏｎと、オン時間固定パルスＳ１ｂの生成を停止する静止期間Ｔｏｆｆとを交互に繰り返すことによって、入力電圧Ｖｉから出力電圧Ｖｏを生成する。
【００６０】
なお、動作期間Ｔｏｎにおける内部消費電流Ｉｃｃの電流値をＩｏｎとし、静止期間Ｔｏｆｆにおける内部消費電流Ｉｃｃの電流値をＩｏｆｆ（＜Ｉｏｎ）とした場合、オン時間固定パルスＳ１ｂの周期Ｔ（＝Ｔｏｎ＋Ｔｏｆｆ）における内部消費電流Ｉｃｃの平均値は、次の（２）式で算出することができる。
【００６１】
【数２】
2014003786.tif 000004
【００６２】
上記の（２）式において、Ｉｏｎ、Ｉｏｆｆ、Ｔｏｎが固定である場合、周期Ｔに占める動作期間Ｔｏｎの割合が小さいほど内部消費電流Ｉｃｃは小さくなり、逆に、周期Ｔに占める動作期間Ｔｏｎの割合が大きいほど内部消費電流Ｉｃｃは大きくなる。
【００６３】
このオン時間固定モードでは、トランジスタ１０１が１回オンする毎に電荷Ｑが負荷に供給されるので、トランジスタ１０１がＮ回オンされた場合、負荷に供給される電荷の総量は（Ｎ×Ｑ）となる。
【００６４】
また、コイルＬ１のインダクタンスをＬとし、オン時間固定パルスＳ１ｂのオン時間をｔｏｎとし、オフ時間をｔｏｆｆとした場合、コイル電流ＩＬのピーク値ＩＬｐは、次の（３ａ）式で表すことができる。従って、トランジスタ１０１が１回オンする毎に負荷に供給される電荷Ｑは、次の（３ｂ）式で算出することができる。
【００６５】
【数３】
2014003786.tif 000005
【００６６】
上記の（３ｂ）式から分かるように、電荷Ｑはオン時間ｔｏｎの２乗に比例するので、オン時間ｔｏｎを固定すれば、負荷に供給される電荷Ｑが決定し、周期Ｔが決定する。以上をまとめると、周期Ｔと電荷Ｑとの間には、次の（４）式が成立する。
【００６７】
【数４】
2014003786.tif 000006
【００６８】
上記の（４）式から、オン時間固定パルスＳ１ｂの周期Ｔは、オン時間ｔｏｎ或いはオン回数Ｎを大きく設定するほど長くなる。従って、オン時間ｔｏｎ或いはオン回数Ｎを適切に設定することにより、周期Ｔに占める動作期間Ｔｏｎの割合を小さく抑えて、内部消費電流Ｉｃｃを低減することが可能となる。
【００６９】
＜モード切替動作＞
図４は、負荷に応じてスイッチ電圧Ｖｓｗの挙動が変化する様子を示す図であり、左から右へ向かうほど負荷が小さくなるものとする。
【００７０】
電源装置１がＰＷＭモードで駆動している状態（電源装置１の起動時、または、重負荷状態）において、負荷を軽くしていくとスイッチ電圧Ｖｓｗの挙動は、一般に、まず連続モード（Ａ）から不連続モード（Ｂ）へと切り替わる。ただし、連続モード（Ａ）におけるスイッチング周期Ｔａと、不連続モード（Ｂ）における周期Ｔｂは、いずれも半導体装置１０の内部で決定されるスイッチング周期ＴＰＷＭ（＝クロック信号ＣＬＫの周期）に維持されている。
【００７１】
さらに負荷を軽くしていくと、ＰＷＭパルスＳ１ａのパルス抜けが生じてスイッチング周期ＴＰＷＭを維持することができなくなり、スイッチ電圧Ｖｓｗの挙動は、間欠発振モード（Ｃ）に移行する（Ｔｃ＞ＴＰＷＭ）。このとき、電源装置１の動作モードは、ＰＷＭモードからオン時間固定モード（Ｄ）に切り替わる。
【００７２】
なお、この切り替えを行うための負荷判定動作としては、例えば、出力電流Ｉｏと所定の閾値電流Ｉｔｈとを比較することにより行う。より具体的には、出力電流Ｉｏが閾値電流Ｉｔｈを上回る場合に重負荷モードに切り替え、出力電流Ｉｏが閾値電流Ｉｔｈを下回る場合に軽負荷モードに切り替える。
【００７３】
＜エラーアンプ＞
ところで、上述した構成では、負荷が極端に軽くなり、いわゆる間欠発振モードに陥ると、エラーアンプ１０６に入力される帰還電圧Ｖｆｂの中点と、基準電圧Ｖｒｅｆとにズレが生じる。この結果、このズレの大きさに応じて、誤差電圧ＥＲＲが下限値であるゼロ値に張り付いてしまう場合がある。これにより、ＰＷＭモードでは出力電圧ＶｏのＤＣ値が上昇したり、オン時間固定モードではモードの切り替わりに支障を生じたりするという問題があった。
【００７４】
上記の課題について、より具体的に図５、及び図６を用いつつ説明する。チョッパータイプのスイッチングレギュレータは、負荷が軽くなっていくと、図５に示すように波形が変化する。
【００７５】
図５の上段（ｃａｓｅ１）は、負荷が十分に引かれている場合（出力電流Ｉｏが十分に大きい場合）のスイッチング電圧Ｖｓｗと、点β（後述する図７を参照）に現れる誤差電圧ＥＲＲを示している。負荷が重い場合、クロック周波数ＣＬＫで定められたタイミングでスイッチング動作が行われるため、誤差電圧ＥＲＲはほぼ一定である。
【００７６】
一方、図５の中段（ｃａｓｅ２）は、ｃａｓｅ１の状態から負荷が軽くなった場合の波形を示している。この状態では、スイッチング周期は一定であるが、誤差電圧ＥＲＲに乱れが生じる。
【００７７】
一方、図５の下段（ｃａｓｅ３）は、ｃａｓｅ２の状態からさらに負荷が軽くなった場合の波形を示している。この状態では、スイッチング周期が不定となり、スイッチングパルスに抜けが生じ、誤差電圧ＥＲＲの乱れがさらに大きくなる。
【００７８】
図６は、ｃａｓｅ３の状態における、スイッチング電圧Ｖｓｗと、帰還電圧Ｖｆｂと、誤差電圧ＥＲＲとの関係を示したタイミングチャートである。なお図６のＶｒｅｆは、エラーアンプ１０６の非反転入力端（＋）に印加される基準電圧Ｖｒｅｆを示している。また図６のＶｒｅｆ’は、帰還電圧Ｖｆｂの中点を示している。
【００７９】
点α及び点β（後述する図７を参照）の間にはエラーアンプ１０６があるため、帰還電圧Ｖｆｂと誤差電圧ＥＲＲとは、次の（５）式の関係を持つ。なお、（５）式のＲｏｕｔは、エラーアンプ１０６の出力インピーダンスである。
【００８０】
【数５】
2014003786.tif 000007
【００８１】
上記の（５）式に示したように、誤差電圧ＥＲＲが上昇するためには、（Ｖｆｂ−Ｖｒｅｆ）が負の値となる必要がある。しかしながら負荷が極端に軽い場合、図６に示すように、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回った後、急激に誤差電圧ＥＲＲが増加する。そして短時間で誤差電圧ＥＲＲがスロープ電圧ＳＬＰ（図３参照）と交わり、スイッチ動作が行われ、スイッチ電圧Ｖｓｗが立ち上がる。
【００８２】
スイッチ電圧Ｖｓｗが立ち上がった時点で、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差が小さいため、短時間で帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回る。しかしながら、所定期間が経過しなければスイッチ電圧Ｖｓｗは立ち下がらないため、この期間に帰還電圧Ｖｆｂは、基準電圧Ｖｒｅｆを大きく上回って上昇する。この結果、中点Ｖｒｅｆ’が基準電圧Ｖｒｅｆよりも大きくなり、ズレが生じる。
【００８３】
ＰＷＭモードにおいて、帰還電圧Ｖｆｂと出力電圧Ｖｏとは、次の（６）式の関係があるため、上記のズレは出力電圧Ｖｏにも影響を与える。
【００８４】
【数６】
2014003786.tif 000008
【００８５】
以上で示したように、（５）式と（６）式とから、出力電圧ＶｏのＤＣ値は、中点Ｖｒｅｆ’と基準電圧Ｖｒｅｆとのズレが大きくなる程、上昇することが分かる。
【００８６】
そこで、本構成例の電源装置１は、軽負荷時における出力電圧ＶｏのＤＣ値の上昇を抑制するため、負荷状態に応じてエラーアンプ１０６のトランスコンダクタンス値（以下、「ｇｍ値」という）を変更する構成とする。
【００８７】
より具体的に述べると、本構成例の電源装置１は、図７に示す構成をとるものとする。なお図７は、図１の構成よりエラーアンプ１０６、抵抗Ｒａ、Ｒｂ、Ｒ１、コンデンサＣ６を抽出し、さらに本構成例のエラーアンプ１０６の内部構成をより詳細に示した回路ブロック図である。
【００８８】
図７に示すように、エラーアンプ１０６は、ｇｍ部１０６１と、上側電流源１０６ａを構成する定電流源１０６２、定電流源１０６３、及びスイッチ１０６４と、下側電流源１０６ｂを構成する定電流源１０６５、定電流源１０６６、及びスイッチ１０６７と、上側スイッチ１０６８と、下側スイッチ１０６９と、を有する。
【００８９】
ｇｍ部１０６１の第１入力端は、抵抗Ｒａと抵抗Ｒｂとの接続ノード（点α）に接続されている。ｇｍ部１０６１の第２入力端は、定電圧源に接続され、所定の基準電圧Ｖｒｅｆが印加されている。ｇｍ部１０６１の出力端は、上側スイッチ１０６８及び下側スイッチ１０６９の各制御端に接続されている。
【００９０】
定電流源１０６２の第１端は、電源端に接続されている。定電流源１０６２の第２端は、上側スイッチ１０６８の第１端に接続されている。定電流源１０６３の第１端は、電源端に接続されている。定電流源１０６２の第２端は、スイッチ１０６４の第１端に接続されている。スイッチ１０６４の第２端は、上側スイッチ１０６８の第１端に接続されている。
【００９１】
定電流源１０６５の第１端は、下側スイッチ１０６９の第２端に接続されている。定電流源１０６５の第２端は、接地端に接続されている。スイッチ１０６７の第１端は、下側スイッチ１０６９の第２端に接続されている。スイッチ１０６７の第２端は、定電流源１０６６の第１端に接続されている。定電流源１０６６の第２端は、接地端に接続されている。
【００９２】
上側スイッチ１０６８の第２端、及び下側スイッチ１０６９の第１端は、本構成例のエラーアンプ１０６が生成する誤差電圧ＥＲＲ’の出力端（点β）に接続されている。
【００９３】
次に、上記の構成によるエラーアンプ１０６の動作について説明する。ｇｍ部１０６１は、点αに現れる帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの差分に応じて、出力信号Ｓ７１、Ｓ７２を生成する。出力信号Ｓ７１は、上側スイッチ１０６８へ供給され、そのオン／オフに用いられる。出力信号Ｓ７２は、下側スイッチ１０６９へ供給され、そのオン／オフに用いられる。
【００９４】
上側スイッチ１０６８は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回った場合にオンし、上回った場合にオフする。一方、下側スイッチ１０６９は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回った場合にオフし、上回った場合にオンする。これにより、電源端から出力端へ向けて上側電流Ｉ１が流れる上側電流経路と、出力端から接地端へ向けて下側電流Ｉ２が流れる下側電流経路との、いずれか一方が確立される。
【００９５】
次に、上側電流源１０６ａの動作について説明する。スイッチ１０６４は、制御信号Ｓ８１の入力を受けて、そのオン／オフが切り替えられる。制御信号Ｓ８１は、電源装置１の負荷状態に応じて、その論理レベルが決定される２値信号である。制御信号Ｓ８１は例えば、負荷の重さ、または動作モードの検知を行う不図示の論理回路により生成される。或いは、セレクタ１１４に入出力される各種信号に応じて生成する形態でもよい。或いは、出力電圧Ｖｏの出力経路に設けられた不図示の過電流保護用抵抗に流れる電流を用いて生成する形態でもよい。
【００９６】
電源装置１が重負荷状態である場合、制御信号Ｓ８１は、スイッチ１０６４をオンする論理レベルとされる。これにより、定電流源１０６３が上側電流源１０６ａに組み込まれ、電源端から出力端へ流れる上側電流Ｉ１が増加する（つまりｇｍ値が増加する）。
【００９７】
一方、電源装置１が軽負荷状態である場合、制御信号Ｓ８１は、スイッチ１０６４をオフする論理レベルとされる。これにより、定電流源１０６３が上側電流源１０６ａに組み込まれず、電源端から出力端へ流れる上側電流Ｉ１が減少する（つまりｇｍ値が減少する）。
【００９８】
次に、下側電流源１０６ｂの動作について説明する。スイッチ１０６７は、制御信号Ｓ８２の入力を受けて、そのオン／オフが切り替えられる。制御信号Ｓ８２は、制御信号Ｓ８１と同様、電源装置１の負荷状態に応じて、その論理レベルが決定される２値信号である。
【００９９】
電源装置１が重負荷状態である場合、制御信号Ｓ８２は、スイッチ１０６７をオンする論理レベルとされる。これにより、定電流源１０６６が下側電流源１０６ｂに組み込まれ、出力端から接地端へ流れる下側電流Ｉ２が増加する（つまりｇｍ値が増加する）。
【０１００】
一方、電源装置１が軽負荷状態である場合、制御信号Ｓ８２は、スイッチ１０６７をオフする論理レベルとされる。これにより、定電流源１０６６が下側電流源１０６ｂに組み込まれず、出力端から接地端へ流れる下側電流Ｉ２が減少する（つまりｇｍ値が減少する）。
【０１０１】
以上に説明した本構成例の各電圧波形について、図８を用いつつ説明する。図８は、軽負荷状態における、スイッチング電圧Ｖｓｗと、帰還電圧Ｖｆｂと、誤差電圧ＥＲＲ’との関係を示したタイミングチャートである。なお図８の破線ＥＲＲは、従来の誤差電圧ＥＲＲを、比較のために表したものである。
【０１０２】
本構成例によれば、軽負荷状態において、エラーアンプ１０６の出力段に含まれる定電流源の一部を回路に組み込まないようにすることにより、上側電流Ｉ１及び下側電流Ｉ２を絞っている。
【０１０３】
このため、誤算電圧ＥＲＲ’は、従来の誤差電圧ＥＲＲと比較して、時間あたりの変化量が抑えられる。より具体的には、図８に示すように、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを下回った後、緩やかに誤差電圧ＥＲＲ’が増加し、帰還電圧Ｖｆｂが十分に下がりきった時点で誤差電圧ＥＲＲ’がスロープ電圧ＳＬＰ（図３参照）と交わり、スイッチ動作が行われる。
【０１０４】
また、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを上回った後、緩やかに誤差電圧ＥＲＲ’が減少するため、誤差電圧ＥＲＲが０Ｖに張り付くことがない。この結果、基準電圧Ｖｒｅｆと中点Ｖｒｅｆ’とが一致し、ズレが生じない。
【０１０５】
以上に説明したように本構成例によれば、軽負荷状態において、基準電圧Ｖｒｅｆと中点Ｖｒｅｆ’とのズレに起因してＰＷＭモードで発生し得る出力電圧ＶｏのＤＣ値が上昇する問題を、解消することができる。また、上記のズレの問題に起因してモード切り替え動作に支障が生じる可能性がある問題を、解消することができる。
【０１０６】
なお、上記エラーアンプ１０６の構成については、ＰＷＭモードのみを具備し、オン時間固定モードを具備しない電源装置１にも適用が可能である。また、ＰＷＭモードと、オン時間固定モード以外の軽負荷モードとを具備する電源装置１にも適用が可能である。
【０１０７】
＜車両＞
図９は、電源装置１を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、車載機器Ｘ１１〜Ｘ１７と、これらの車載機器Ｘ１１〜Ｘ１７に電力を供給するバッテリ（図９では不図示）と、を搭載している。
【０１０８】
車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【０１０９】
車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【０１１０】
車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【０１１１】
車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【０１１２】
車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【０１１３】
車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【０１１４】
車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。
【０１１５】
なお、先に説明した電源装置１は、車載機器Ｘ１１〜Ｘ１７のいずれにも組み込むことが可能である。
【０１１６】
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１１７】
本発明は、例えば、車載用システム電源ＩＣに適用することが可能である。ただし、本発明の適用対象はこれに限定されるものではなく、他の用途に供される半導体装置にも広く適用することが可能である。
【符号の説明】
【０１１８】
１    電源装置
１０    半導体装置
１００    スイッチング制御回路
１０１    出力トランジスタ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
１０２    ドライバ（インバータ）
１０３    ローレベル電圧生成部
１０４    帰還電圧生成部
Ｒａ、Ｒｂ    抵抗
１０５    ソフトスタート電圧生成部
１０５ａ    電流源
１０５ｂ    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１０５ｃ    コンパレータ
１０６    エラーアンプ
１０６ａ    上側電流源
１０６ｂ    下側電流源
１０６１    ｇｍ部
１０６２、１０６３    定電流源（第１電流源、第２電流源）
１０６４    スイッチ（第１スイッチ）
１０６５、１０６６    定電流源（第１電流源、第２電流源）
１０６７    スイッチ（第１スイッチ）
１０６８    上側スイッチ
１０６９    下側スイッチ
１０７    オシレータ
１０８    スロープ電圧生成部
１０９    コンパレータ
１１０    ＰＷＭパルス生成部
１１１    オン時間固定パルス生成部
１１２    ワンショットパルス生成部
１１３    セレクタ制御部（カウンタ）
１１４    セレクタ
１１５    コンパレータ
１１６    コンパレータ
１１７    ＯＲゲート
１１８    Ｎチャネル型ＭＯＳ電界効果トランジスタ
１１９    オン時間固定パルス調整部
１２０    オン時間固定パルス無効部（コンパレータ）
１２１    ＮＯＲゲート
１２２    カウンタ調整部
２００    内部電源電圧生成回路
２０１    Ｎチャネル型ＭＯＳ電界効果トランジスタ
２０２    オペアンプ
２０３    プリレギュレータ部
２０４    基準電圧生成部
２０５、２０６    抵抗
３００    電源切替回路
３０１、３０２    スイッチ（Ｐチャネル型ＭＯＳ電界効果トランジスタ）
３０３    インバータ
Ｌ１    コイル
Ｄ１    ダイオード
Ｒ１〜Ｒ４    抵抗
Ｃ１〜Ｃ６    キャパシタ
Ｔ１〜Ｔ１４    外部端子
Ｘ    車両
Ｘ１１〜Ｘ１７    車載機器
【図１】
2014003786.tif 000009
【図２】
2014003786.tif 000010
【図３】
2014003786.tif 000011
【図４】
2014003786.tif 000012
【図５】
2014003786.tif 000013
【図６】
2014003786.tif 000014
【図７】
2014003786.tif 000015
【図８】
2014003786.tif 000016
【図９】
2014003786.tif 000017