(57)【要約】【課題】発光装置の制御回路の耐圧を低下させ、および／または、その回路面積を低減する。【解決手段】スイッチング電源４は、発光素子６のアノードに駆動電圧ＶＯＵＴを供給する。パワートランジスタＱ１はＮＰＮ型バイポーラトランジスタであり、そのコレクタが発光素子６のカソードと接続される。検出抵抗Ｒｓは、パワートランジスタＱ１のエミッタと接地端子の間に設けられる。第１トランジスタＭ１は、パワートランジスタＱ１のベース電流Ｉｂを生成する。フィードバック回路３０は、第１トランジスタＭ１に流れる電流が所定の目標電流ＩｂＲＥＦに近づくように大きさが調節される第２誤差信号ＶＥＲＲ２を生成する。パルス変調器１０は、第２誤差信号ＶＥＲＲ２に応じてデューティ比が調節されるパルス変調信号ＳＰＭを生成する。ドライバ２０は、パルス変調信号ＳＰＭに応じてスイッチングトランジスタＭ１１をスイッチングする。【選択図】図２
2014154328.tif 000002
【特許請求の範囲】
【請求項１】
発光装置の制御回路であって、
前記発光装置は、
発光素子と、
前記発光素子の第１端子に駆動電圧を供給するスイッチング電源と、
そのコレクタが前記発光素子の第２端子と接続されたＮＰＮ型バイポーラトランジスタのパワートランジスタと、
前記パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、
を備え、
前記制御回路は、
前記パワートランジスタのベースと接続され、前記パワートランジスタにベース電流を供給する第１トランジスタと、
前記検出抵抗の電圧降下に応じた第１検出電圧と所定の第１基準電圧の誤差を増幅することにより第１誤差信号を生成し、前記第１トランジスタの制御端子に出力する第１誤差増幅器と、
前記ベース電流が所定の目標電流に近づくように大きさが調節される第２誤差信号を生成するフィードバック回路と、
前記第２誤差信号に応じてデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号に応じて、前記スイッチング電源のスイッチングトランジスタを駆動するドライバと、
を備えることを特徴とする制御回路。
【請求項２】
前記発光装置は、複数のチャンネルを有し、
前記発光素子、前記パワートランジスタ、前記検出抵抗、前記第１トランジスタ、前記第１誤差増幅器のセットは、チャンネルごとに設けられ、
前記フィードバック回路は、複数のチャンネルのうち、前記ベース電流が最も大きいチャンネルをフィードバックチャンネルとし、当該フィードバックチャンネルの前記ベース電流にもとづいて、前記第２誤差信号を生成することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記フィードバック回路は、
チャンネルごとに設けられ、前記ベース電流を、それに応じた第２検出電圧に変換する複数のベース電流検出部と、
前記フィードバックチャンネルの前記第２検出電圧と所定の第２基準電圧の誤差を増幅することにより、前記第２誤差信号を生成する第２誤差増幅器と、
を含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記ベース電流検出部は、前記ベース電流が増大するほど前記第２検出電圧が低下するように構成され、
前記第２誤差増幅器は、複数のチャンネルそれぞれの前記第２検出電圧のうち最も低い電圧と前記第２基準電圧の誤差を増幅することを特徴とする請求項３に記載の制御回路。
【請求項５】
前記ベース電流検出部は、
所定のバイアス電流を生成する定電流源と、
前記ベース電流を所定係数倍した検出電流を生成する電流増幅回路と、
その一端の電位が固定され、前記バイアス電流と前記検出電流を合成した電流の経路上に設けられた変換抵抗と、
を備え、前記変換抵抗の電圧降下を、前記第WA２検出電圧として出力することを特徴とする請求項３に記載の制御回路。
【請求項６】
前記電流増幅回路は、
前記ベース電流に第１係数を乗じた第１電流を生成する第１電流変換部と、
前記第１電流に第２係数を乗じて、前記検出電流を生成する第２電流変換部と、
を含むことを特徴とする請求項５に記載の制御回路。
【請求項７】
前記第１電流変換部は、
その一端の電位が固定され、前記ベース電流の経路上に設けられた第１抵抗と、
前記第１抵抗の電圧降下を、それに比例した前記第１電流に変換する第１電圧／電流変換回路と、
を含むことを特徴とする請求項６に記載の制御回路。
【請求項８】
前記第１電圧／電流変換回路は、
その一端の電位が固定され、前記第１抵抗とペアリングされた第２抵抗と、
前記第２抵抗の他端と接続された第２トランジスタと、
その第１入力端子に、前記第２抵抗の他端の電圧が入力され、その第２入力端子に、前記第２抵抗と前記第２トランジスタの接続点の電位が入力され、その出力端子が前記第２トランジスタの制御端子と接続された第３誤差増幅器と、
を含み、前記第２トランジスタに流れる電流が、前記第１電流であることを特徴とする請求項７に記載の制御回路。
【請求項９】
前記第２電流変換部は、
その一端の電位が固定され、前記第１電流の経路上に設けられた第３抵抗と、
前記第３抵抗の電圧降下を、それに比例した前記検出電流に変換する第２電圧／電流変換回路と、
を含むことを特徴とする請求項６に記載の制御回路。
【請求項１０】
前記第２電圧／電流変換回路は、
その一端の電位が固定され、前記第３抵抗とペアリングされた第４抵抗と、
前記第４抵抗の他端と接続された第３トランジスタと、
その第１入力端子に、前記第３抵抗の他端の電圧が入力され、その第２入力端子に、前記第４抵抗と前記第３トランジスタの接続点の電位が入力され、その出力端子が前記第３トランジスタの制御端子と接続された第４誤差増幅器と、
を含み、前記第３トランジスタに流れる電流が、前記検出電流であることを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記第１電流変換部および前記第２電流変換部は、互いに天地反転した対称な構成を有することを特徴とする請求項６に記載の制御回路。
【請求項１２】
前記第１電流変換部は、前記ベース電流を所定係数倍して折り返し、前記第１電流を生成する第１カレントミラー回路を含むことを特徴とする請求項６に記載の制御回路。
【請求項１３】
前記第２電流変換部は、前記第１電流を所定係数倍して折り返し、前記検出電流を生成する第２カレントミラー回路を含むことを特徴とする請求項６または７に記載の制御回路。
【請求項１４】
前記第１トランジスタ、前記第１誤差増幅器、前記フィードバック回路、前記パルス変調器、前記ドライバは、ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１３のいずれかに記載の制御回路。
【請求項１５】
前記発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであることを特徴とする請求項１から１４のいずれかに記載の制御回路。
【請求項１６】
発光素子と、
前記発光素子の第１端子に駆動電圧を供給するスイッチング電源と、
そのコレクタが発光素子の第２端子と接続されたＮＰＮ型バイポーラトランジスタのパワートランジスタと、
前記パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、
請求項１から１５のいずれかに記載の制御回路と、
を備えることを特徴とする発光装置。
【請求項１７】
液晶パネルと、
前記液晶パネルのバックライトとして設けられた請求項１６に記載の発光装置と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の駆動技術に関する。
【背景技術】
【０００２】
近年、液晶パネルのバックライトや照明機器として、ＬＥＤ（発光ダイオード）をはじめとする発光素子を利用した発光装置が利用される。図１は、本発明者らが検討した比較技術に係る発光装置１ｒの構成例を示す回路図である。なお図１の発光装置１ｒを、従来技術として認定してはならない。発光装置１は、ＬＥＤストリング（発光素子）６と、スイッチング電源４と、パワートランジスタＱ１と、検出抵抗Ｒｓと、制御回路２ｒと、を備える。
【０００３】
発光素子６は、直列に接続された複数のＬＥＤを含む。スイッチング電源４は、入力端子Ｐ１に入力された入力電圧ＶＩＮを昇圧して、出力端子Ｐ２に接続された発光素子６の第１端子（アノード）に駆動電圧ＶＯＵＴを供給する。
【０００４】
パワートランジスタＱ１は、ＮＰＮ型バイポーラトランジスタであり、そのコレクタが、発光素子６の第２端子（カソード）と接続される。検出抵抗Ｒｓは、パワートランジスタＱ１のエミッタと接地端子の間に設けられる。
【０００５】
パワートランジスタＱ１、検出抵抗Ｒｓおよび制御回路２ｒの第１トランジスタＭ１および第１誤差増幅器ＥＡ１は、駆動電流ＩＬＥＤを生成する電流ドライバ８ｒを形成する。制御回路２ｒは、パワートランジスタＱ１のベース電流Ｉｂを調節することにより、パワートランジスタＱ１が生成する駆動電流ＩＬＥＤを、発光素子６の目標輝度に応じたレベルに安定化させる。
【０００６】
検出抵抗Ｒｓには、駆動電流ＩＬＥＤに比例した電圧降下Ｖｓが発生する。第１誤差増幅器ＥＡ１は、電圧降下Ｖｓが、目標輝度を指示する第１基準電圧ＶＲＥＦと一致するように、第１トランジスタＭ１のゲート電圧を調節し、その結果、第１トランジスタＭ１からパワートランジスタＱ１に供給されるベース電流Ｉｂをフィードバック制御する。これにより、駆動電流ＩＬＥＤは、以下の電流量に安定化される。
ＩＬＥＤ＝ＶＲＥＦ１／Ｒｓ
【０００７】
電流ドライバ８ｒが、第１基準電圧ＶＲＥＦ１に比例した駆動電流ＩＬＥＤを生成するためには、パワートランジスタＱ１が活性領域で動作することが望ましい。つまりパワートランジスタＱ１のコレクタ電圧、つまり発光素子６のカソード電圧ＶＬＥＤが、あるしきい値電圧より高く維持されている必要がある。そこで制御回路２ｒは、パワートランジスタＱ１のコレクタ電圧ＶＬＥＤが、所定の第２基準電圧ＶＲＥＦ２と一致するように、駆動電圧ＶＯＵＴをフィードバック制御する。第２基準電圧ＶＲＥＦ２は、パワートランジスタＱ１が活性領域で動作可能な電圧レベルに設定される。
【０００８】
第２誤差増幅器ＥＡ２は、コレクタ電圧ＶＬＥＤと第２基準電圧ＶＲＥＦ２の誤差を増幅し、誤差信号ＶＥＲＲ２を生成する。パルス変調器１０は、誤差信号ＶＥＲＲ２に応じてデューティ比が調節されるパルス変調信号ＳＰＭを生成する。ドライバ２０は、パルス変調信号ＳＰＭに応じて、スイッチング電源４のスイッチングトランジスタＭ１１を駆動する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−２４３８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ここで、スイッチング電源４が生成する駆動電圧ＶＯＵＴと、コレクタ電圧ＶＬＥＤには、発光素子６の順方向電圧ＶＦを用いて、以下の関係が成り立つ。
ＶＬＥＤ＝ＶＯＵＴ−ＶＦ
つまり、発光素子６の順方向電圧ＶＦが小さくなると、コレクタ電圧ＶＬＥＤは高くなる。図１の制御回路２ｒでは、第２誤差増幅器ＥＡ２に、コレクタ電圧ＶＬＥＤが入力されるため、制御回路２ｒのＬＥＤ端子に接続される回路素子の耐圧を高く設計する必要があり、コストが高くなる。
【００１１】
また制御回路２ｒを単一の半導体基板に集積化し、パッケージ化する場合、発光素子６のカソードと接続されるＬＥＤ端子が必要となる。特に複数チャンネルの発光素子６を並列駆動する場合には、発光素子６のチャンネル数だけ、ＬＥＤ端子が必要となるため、回路面積の増大が顕著となる。
【００１２】
なお、この課題は、本発明者らが独自に認識したものであり、当業者の一般的な技術認識ととらえてはならない。
【００１３】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、発光装置の制御回路の耐圧を低下させ、および／または、その回路面積を低減することにある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、発光装置の制御回路に関する。発光装置は、発光素子と、発光素子の第１端子に駆動電圧を供給するスイッチング電源と、そのコレクタが発光素子の第２端子と接続されたＮＰＮ型バイポーラトランジスタのパワートランジスタと、パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、を備える。制御回路は、パワートランジスタのベースと接続され、パワートランジスタにベース電流を供給する第１トランジスタと、検出抵抗の電圧降下に応じた第１検出電圧と所定の第１基準電圧の誤差を増幅することにより第１誤差信号を生成し、第１トランジスタの制御端子に出力する第１誤差増幅器と、ベース電流が所定の目標電流に近づくように大きさが調節される第２誤差信号を生成するフィードバック回路と、第２誤差信号に応じてデューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号に応じて、スイッチング電源のスイッチングトランジスタを駆動するドライバと、を備える。
【００１５】
この態様によると、電流ドライバのパワートランジスタにＮＰＮ型バイポーラトランジスタを用いた発光装置において、コレクタ電圧を検出してフィードバックにより安定化させることに代えて、パワートランジスタのベース電流を目標値に安定させることにより、パワートランジスタのコレクタエミッタ間電圧、すなわちコレクタ電圧を、ベース電流に応じた目標レベルに安定化できる。これにより、制御回路は、パワートランジスタのコレクタ電圧を検出する必要がないため、耐圧を下げることができ、および／または、回路面積を小さくできる。
【００１６】
発光装置は、複数のチャンネルを有してもよい。発光素子、パワートランジスタ、検出抵抗、第１トランジスタ、第１誤差増幅器のセットは、チャンネルごとに設けられてもよい。フィードバック回路は、複数のチャンネルのうち、ベース電流が最も大きいチャンネルをフィードバックチャンネルとし、当該フィードバックチャンネルのベース電流にもとづいて、第２誤差信号を生成してもよい。
これにより、フィードバックチャンネルのパワートランジスタのコレクタ電圧を、フィードバックによって目標レベルに安定化でき、その他のチャンネルのパワートランジスタのコレクタ電圧を、目標レベルより高いレベルに維持することができる。
【００１７】
フィードバック回路は、チャンネルごとに設けられ、ベース電流を、それに応じた第２検出電圧に変換する複数のベース電流検出部と、フィードバックチャンネルの第２検出電圧と所定の第２基準電圧の誤差を増幅することにより、第２誤差信号を生成する第２誤差増幅器と、を含んでもよい。
【００１８】
ベース電流検出部は、ベース電流が増大するほど第２検出電圧が低下するように構成されてもよい。第２誤差増幅器は、複数のチャンネルそれぞれの第２検出電圧のうち最も低い電圧と第２基準電圧の誤差を増幅してもよい。これにより、ベース電流が最も大きなチャンネルを、フィードバックチャンネルとして選択することができる。
【００１９】
ベース電流検出部は、所定のバイアス電流を生成する定電流源と、ベース電流を所定係数倍した検出電流を生成する電流増幅回路と、その一端の電位が固定され、バイアス電流と検出電流を合成した電流の経路上に設けられた変換抵抗と、を備え、変換抵抗の電圧降下を、第２検出電圧として出力してもよい。
この構成によれば、ベース電流が増大するほど第２検出電圧を低下させることができる。また、所定係数に応じてフィードバックゲインを定めることができる。
【００２０】
電流増幅回路は、ベース電流に第１係数を乗じた第１電流を生成する第１電流変換部と、第１電流に第２係数を乗じて、検出電流を生成する第２電流変換部と、を含んでもよい。
【００２１】
第１電流変換部は、その一端の電位が固定され、ベース電流の経路上に設けられた第１抵抗と、第１抵抗の電圧降下を、それに比例した第１電流に変換する第１電圧／電流変換回路と、を含んでもよい。
【００２２】
第１電圧／電流変換回路は、その一端の電位が固定され、第１抵抗とペアリングされた第２抵抗と、第２抵抗の他端と接続された第２トランジスタと、その第１入力端子に、第２抵抗の他端の電圧が入力され、その第２入力端子に、第２抵抗と第２トランジスタの接続点の電位が入力され、その出力端子が第２トランジスタの制御端子と接続された第３誤差増幅器と、を含み、第２トランジスタに流れる電流が、第１電流であってもよい。
【００２３】
第２電流変換部は、その一端の電位が固定され、第１電流の経路上に設けられた第３抵抗と、第３抵抗の電圧降下を、それに比例した検出電流に変換する第２電圧／電流変換回路と、を含んでもよい。
【００２４】
第２電圧／電流変換回路は、その一端の電位が固定され、第３抵抗とペアリングされた第４抵抗と、第４抵抗の他端と接続された第３トランジスタと、その第１入力端子に、第３抵抗の他端の電圧が入力され、その第２入力端子に、第４抵抗と第３トランジスタの接続点の電位が入力され、その出力端子が第３トランジスタの制御端子と接続された第４誤差増幅器と、を含み、第３トランジスタに流れる電流が、検出電流であってもよい。
【００２５】
第１電流変換部および第２電流変換部は、互いに天地反転した対称な構成を有してもよい。
【００２６】
第１電流変換部は、ベース電流を所定係数倍して折り返し、第１電流を生成する第１カレントミラー回路を含んでもよい。
【００２７】
第２電流変換部は、第１電流を所定係数倍して折り返し、検出電流を生成する第２カレントミラー回路を含んでもよい。
【００２８】
第１トランジスタ、第１誤差増幅器、ベース電流検出部、第２誤差増幅器、パルス変調器は、ひとつの半導体基板に一体集積化されてもよい。
【００２９】
発光素子は、直列に接続された複数の発光ダイオードを含むＬＥＤストリングであってもよい。
【００３０】
本発明の別の態様は発光装置に関する。発光装置は、発光素子と、発光素子の第１端子に駆動電圧を供給するスイッチング電源と、そのコレクタが発光素子の第２端子と接続されたＮＰＮ型バイポーラトランジスタのパワートランジスタと、パワートランジスタのエミッタと接地端子の間に設けられた検出抵抗と、上述のいずれかの制御回路と、を備える。
【００３１】
本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルのバックライトとして設けられた上述の発光装置と、を備える。
【００３２】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３３】
本発明のある態様によれば、発光装置の制御回路の耐圧を低下させ、および／または、その回路面積を低減することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明者らが検討した比較技術に係る発光装置の構成例を示す回路図である。
【図２】実施の形態に係る制御回路を備える発光装置を示す回路図である。
【図３】図３（ａ）、（ｂ）は、図２の制御回路の動作を示す図である。
【図４】ベース電流検出部の構成例を示す回路図である。
【図５】図４のベース電流検出部のさらに具体的な構成例を示す回路図である。
【図６】図２の発光装置を備える電子機器の例を示す図である。
【発明を実施するための形態】
【００３５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３７】
図２は、実施の形態に係る制御回路２を備える発光装置１を示す回路図である。発光装置１は、複数のチャンネルＣＨ１〜ＣＨＮで構成され、複数のチャンネルＣＨ１〜ＣＨＮごとに設けられた複数の発光素子６＿１〜６＿Ｎと、スイッチング電源４と、チャンネルごとに設けられた複数のパワートランジスタＱ１＿１〜Ｑ１＿Ｎと、チャンネルごとに設けられた複数の検出抵抗Ｒｓ１〜ＲｓＮと、制御回路２と、を備える。
【００３８】
発光素子６は、直列に接続された複数のＬＥＤを含むＬＥＤストリングである。複数のチャンネルの発光素子６＿１〜６＿Ｎの第１端子（アノード）は共通に接続されている。スイッチング電源４は、昇圧型のＤＣ／ＤＣコンバータであり、入力端子Ｐ１に入力された入力電圧ＶＩＮを昇圧し、その出力端子Ｐ２に接続された複数の発光素子６の第１端子（アノード）に駆動電圧ＶＯＵＴを供給する。
【００３９】
スイッチング電源４は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００４０】
制御回路２のスイッチング端子ＳＷは、スイッチングトランジスタＭ１１のゲートと接続される。制御回路２は、発光素子６の点灯に必要な出力電圧ＶＯＵＴが得られ、かつ発光素子６が目標輝度で発光するように、フィードバックによりデューティ比が調節されるゲートパルス信号Ｇ１を生成し、スイッチングトランジスタＭ１１のスイッチング動作を制御する。
【００４１】
制御回路２は、ひとつの半導体基板上に一体集積化された機能ＩＣである。なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。またスイッチングトランジスタＭ１１は制御回路２に内蔵されてもよい。
【００４２】
複数のパワートランジスタＱ１＿１〜Ｑ１＿ＮはＮＰＮ型のバイポーラトランジスタであり、それぞれのコレクタは、対応する発光素子６＿１〜６＿Ｎの第２端子（カソード）と接続される。
複数の検出抵抗Ｒｓ１〜ＲｓＮはそれぞれ、対応するパワートランジスタＱ１＿１〜Ｑ１＿Ｎのエミッタと接地端子の間に設けられる。
【００４３】
制御回路２は、複数のチャンネルＣＨ１〜ＣＨＮごとに設けられた複数の第１トランジスタＭ１＿１〜Ｍ１＿Ｎ、複数のチャンネルＣＨ１〜ＣＨＮごとに設けられた複数の第１誤差増幅器ＥＡ１＿１〜ＥＡ１＿Ｎ、フィードバック回路３０、パルス変調器１０、ドライバ２０を備える。
【００４４】
各チャンネルＣＨにおいて、第１トランジスタＭ１、第１誤差増幅器ＥＡ１、パワートランジスタＱ１、検出抵抗Ｒｓは、対応する発光素子６に駆動電流ＩＬＥＤを供給する電流ドライバ８を形成する。
【００４５】
第ｉチャンネルＣＨｉ（１≦ｉ≦Ｎ）の第１トランジスタＭ１＿ｉは、対応するパワートランジスタＱ１＿ｉのベースと接続され、対応するパワートランジスタＱ１＿ｉにベース電流Ｉｂｉを供給する。
第ｉチャンネルＣＨｉの第１誤差増幅器ＥＡ１は、対応する検出抵抗Ｒｓｉの電圧降下Ｖｓｉに応じた第１検出電圧Ｖｓｉと所定の第１基準電圧ＶＲＥＦ１の誤差を増幅することにより第１誤差信号ＶＥＲＲ１を生成し、対応する第１トランジスタＭ１の制御端子（ゲート）に出力する。第１トランジスタＭ１はバイポーラトランジスタであってもよい。
【００４６】
この構成により、各チャンネルにおいて、パワートランジスタＱ１に流れる駆動電流ＩＬＥＤが、目標量ＩＬＥＤ＿ＲＥＦ＝ＶＲＥＦ１／Ｒｓに安定化される。
【００４７】
フィードバック回路３０は、第１トランジスタＭ１に流れる電流Ｉｂが所定の目標電流ＩｂＲＥＦに近づくように大きさが調節される第２誤差信号ＶＥＲＲ２を生成する。より具体的には、複数のチャンネルのうち、第１トランジスタＭ１に流れる電流Ｉｂが最も大きいチャンネルをフィードバックチャンネルＣＨｊとし、当該フィードバックチャンネルＣＨｊの第１トランジスタＭ１に流れる電流Ｉｂｊにもとづいて、第２誤差信号ＶＥＲＲ２を生成する。
【００４８】
たとえばフィードバック回路３０は、複数のベース電流検出部３１＿１〜３１＿Ｎと、第２誤差増幅器ＥＡ２を含む。
第ｉチャンネルのベース電流検出部３１＿ｉは、対応する第１トランジスタＭ１＿ｉに流れる電流、すなわち対応するパワートランジスタＱ１＿ｉのベース電流Ｉｂｉを、それに応じた第２検出電圧ＶＤＥＴｉに変換する。
【００４９】
第２誤差増幅器ＥＡ２は、複数のチャンネルの第２検出電圧ＶＤＥＴ１〜ＶＤＥＴＮのうちフィードバックチャンネルの第２検出電圧ＶＤＥＴｊと、所定の第２基準電圧ＶＲＥＦ２の誤差を増幅することにより、第２誤差信号ＶＥＲＲ２を生成する。
【００５０】
ベース電流検出部３１＿ｉは、対応する第１トランジスタＭ１＿ｉに流れる電流Ｉｂｉが増大するほど第２検出電圧ＶＤＥＴ２が低下するように構成される。第２誤差増幅器ＥＡ２は、複数のチャンネルそれぞれの第２検出電圧ＶＤＥＴ１〜ＶＤＥＴＮのうち最も低い電圧と第２基準電圧ＶＲＥＦ２の誤差を増幅する。これにより、複数のチャンネルのうち、第２検出電圧ＶＤＥＴが最も低いチャンネルをフィードバックチャンネルとすることができる。
【００５１】
パルス変調器１０は、第２誤差信号ＶＥＲＲ２に応じてデューティ比が調節されるパルス変調信号ＳＰＭを生成する。パルス変調器１０の構成は特に限定されず、公知の、あるいは将来利用可能な回路を用いればよい。たとえばパルス変調器１０には、電圧モード、ピーク電流モード、平均電流モードをはじめとするさまざまな形式の変調器が利用できる。またパルス変調の方式は、パルス幅変調やパルス周波数変調などが利用できる。
【００５２】
ドライバ２０は、パルス変調信号ＳＰＭに応じて、スイッチング電源４のスイッチングトランジスタＭ１１を駆動する。
【００５３】
以上が制御回路２の構成である。
図３（ａ）、（ｂ）は、図２の制御回路２の動作を示す図である。
【００５４】
図３（ａ）は、ベース電流Ｉｂと第２検出電圧ＶＤＥＴの関係を示す。図中の黒丸は、複数のチャンネル（Ｎ＝４）それぞれの動作点を示す。上述のように、第１トランジスタＭ１に流れる電流Ｉｂが最も大きいチャンネル、言い換えれば、第２検出電圧ＶＤＥＴが最も低いチャンネルＣＨｊが、フィードバックチャンネルとなり、その電圧レベルが第２基準電圧ＶＲＥＦ２と一致するようにフィードバックがかかる。その結果、フィードバックチャンネルにおけるベース電流Ｉｂｊは、第２基準電圧ＶＲＥＦ２に応じた目標レベルＩｂＲＥＦに安定化される。その他のチャンネルでは、ベース電流Ｉｂは、目標レベルＩｂＲＥＦよりも小さくなる。つまり全チャンネルにおいて、ベース電流Ｉｂが、目標レベルＩｂＲＥＦを超えないように制御される。
【００５５】
図３（ｂ）は、パワートランジスタＱ１の電圧電流特性（コレクタエミッタ間電圧ＶＣＥ−コレクタ電流Ｉｃ）を示す。
全てのチャンネルにおいて、コレクタ電流Ｉｃ、つまり駆動電流ＩＬＥＤが等しい目標レベルＩＬＥＤ＿ＲＥＦ（＝ＶＲＥＦ１／Ｒｓ）に安定化されているとき、ベース電流Ｉｂが大きいほど、コレクタエミッタ間電圧ＶＣＥは小さくなる。したがって、コレクタエミッタ間電圧ＶＣＥは、フィードバックチャンネルＣＨｊにおいて最小値ＶＭＩＮとなる。
【００５６】
実施の形態に係る制御回路２によれば、電流ドライバ８のパワートランジスタＱ１にＮＰＮ型バイポーラトランジスタを用いた発光装置１において、コレクタ電圧ＶＬＥＤを検出してフィードバックにより安定化させることに代えて、パワートランジスタＱ１のベース電流Ｉｂを目標値ＩｂＲＥＦに安定させることができる。これにより、パワートランジスタＱ１のコレクタエミッタ間電圧ＶＣＥ、すなわちコレクタ電圧ＶＬＥＤを、ベース電流ＩｂＲＥＦに応じた目標レベルＶＭＩＮに安定化できる。
【００５７】
制御回路２は、パワートランジスタＱ１のコレクタ電圧ＶＬＥＤを直接的に検出する必要がないため、耐圧を下げることができ、および／または、回路面積を小さくできる。
【００５８】
特に制御回路２が、半導体基板に集積化され、パッケージ化される場合、コレクタ電圧ＶＬＥＤを検出するためのＬＥＤ端子が不要となるため、回路面積を大幅に低減することができる。
【００５９】
加えて、制御回路２によれば、フィードバックチャンネル以外のチャンネルでは、コレクタエミッタ間電圧ＶＣＥは、フィードバックチャンネルのコレクタエミッタ間電圧ＶＭＩＮよりも高く維持される。
【００６０】
ここで、各チャンネルのパワートランジスタＱ１のコレクタ電圧ＶＬＥＤは、検出抵抗Ｒｓの電圧降下ＶｓとパワートランジスタＱ１のコレクタエミッタ間電圧ＶＣＥの和であり、検出抵抗Ｒｓの電圧降下Ｖｓは第１基準電圧ＶＲＥＦ１と等しい。
ＶＬＥＤ＝ＶＣＥ＋Ｖｓ＝ＶＣＥ＋ＶＲＥＦ１
【００６１】
したがってこの発光装置１によれば、フィードバックチャンネルにおいて、コレクタ電圧ＶＬＥＤが最低電圧ＶＭＩＮ＋ＶＲＥＦ１なり、その他のチャンネルにおいては、コレクタ電圧ＶＬＥＤを最低電圧ＶＭＩＮ＋ＶＲＥＦ１より高い領域に維持することができる。これにより、全チャンネルにおいて、発光素子６を安定的に発光させることができる。
【００６２】
続いて、制御回路２の具体的な構成例を説明する。
図４は、ベース電流検出部３１の構成例を示す回路図である。図４には、単一のチャンネルＣＨｉのみが示される。ベース電流検出部３１＿ｉは、定電流源３２、電流増幅回路３４、変換抵抗３６を備える。
定電流源３２は、所定のバイアス電流Ｉｃを生成する。電流増幅回路３４は、第１トランジスタＭ１＿ｉからパワートランジスタＱ１＿ｉに供給されるベース電流Ｉｂｉを所定係数倍（×Ｋ）した検出電流ＩＤＥＴｉを生成する。
変換抵抗３６の一端は接地され、その電位が固定される。変換抵抗３６は、バイアス電流Ｉｃと検出電流ＩＤＥＴｉを合成した電流Ｉｄの経路上に設けられる。合成電流Ｉｄは、以下の式（１）で与えられる。
Ｉｄ＝Ｉｃ−ＩＤＥＴｉ    …（１）
【００６３】
変換抵抗３６には、合成電流Ｉｄに比例した電圧降下が発生する。ベース電流検出部３１＿ｉは、変換抵抗３６の電圧降下を、第２検出電圧ＶＤＥＴｉとして出力する。変換抵抗３６の抵抗値をＲｔとするとき、第２検出電圧ＶＤＥＴｉは、以下の式（２）で与えられる。
ＶＤＥＴｉ＝Ｒｔ×Ｉｄ＝Ｒｔ×（Ｉｃ−ＩＤＥＴｉ）
＝Ｒｔ×（Ｉｃ−Ｋ×Ｉｂｉ）      …（２）
【００６４】
このベース電流検出部３１によれば、図３（ａ）に示すように、ベース電流Ｉｂｉがゼロのとき、第２検出電圧ＶＤＥＴｉを最大値ＶＭＡＸ＝Ｒｔ×Ｉｃとし、ベース電流Ｉｂｉが増大するにしたがって低下させることができる。
【００６５】
図５は、図４のベース電流検出部３１のさらに具体的な構成例を示す回路図である。電流増幅回路３４は、第１電流変換部３８、第２電流変換部４０を備える。第１電流変換部３８は、第１トランジスタＭ１＿ｉに流れる電流Ｉｂｉに第１係数Ｋ１を乗じた第１電流Ｉ１を生成する。第２電流変換部４０は、第１電流Ｉ１に第２係数Ｋ２を乗じて、検出電流ＩＤＥＴｉを生成する。
ＩＤＥＴｉ＝Ｋ１×Ｋ２×Ｉｂｉ
【００６６】
第１電流変換部３８は、第１抵抗Ｒ１、第１電圧／電流変換回路４２を含む。第１抵抗Ｒ１の一端の電位は固定され、ベース電流Ｉｂｉの経路上に設けられる。第１電圧／電流変換回路４２は、第１抵抗Ｒ１の電圧降下ＶＲ１を、それに比例した第１電流Ｉ１に変換する。
【００６７】
第１電圧／電流変換回路４２は、第２抵抗Ｒ２、第２トランジスタＭ２、第３誤差増幅器ＥＡ３、を含む。第２抵抗Ｒ２は、その一端の電位が固定され、第１抵抗Ｒ１とペアリングされる。第２トランジスタＭ２は、第２抵抗Ｒ２の他端と接続される。第３誤差増幅器ＥＡ３の第１入力端子には、第２抵抗Ｒ２の他端の電圧が入力され、その第２入力端子には、第２抵抗Ｒ２と第２トランジスタＭ２の接続点の電位が入力され、その出力端子は、第２トランジスタＭ２の制御端子（ゲート）と接続される。第２トランジスタＭ２に流れる電流が、第１電流Ｉ１となる。
【００６８】
この構成によれば、Ｉｂｉ×Ｒ１＝Ｉ１×Ｒ２が成り立つ。したがって、第１係数Ｋ１は、
Ｋ１＝Ｉ１／Ｉｂｉ＝Ｒ１／Ｒ２
となる。
【００６９】
第１電流変換部３８および第２電流変換部４０は、互いに天地反転した対称な構成を有する。第２電流変換部４０は、第３抵抗Ｒ３および第２電圧／電流変換回路４４を含む。第３抵抗Ｒ３は、その一端の電位が固定され、第１電流Ｉ１の経路上に設けられる。第２電圧／電流変換回路４４は、第３抵抗Ｒ３の電圧降下ＶＲ３を、それに比例した検出電流ＩＤＥＴｉに変換する。
【００７０】
第２電圧／電流変換回路４４は、第４抵抗Ｒ４、第３トランジスタＭ３、第４誤差増幅器ＥＡ４を含む。第４抵抗Ｒ４は、第３抵抗Ｒ３とペアリングされ、その一端の電位が固定される。第３トランジスタＭ３は、第４抵抗Ｒ４の他端と接続される。第４誤差増幅器ＥＡ４の第１入力端子には、第３抵抗Ｒ３の他端の電圧が入力され、その第２入力端子には、第４抵抗Ｒ４と第３トランジスタＭ３の接続点の電位が入力され、その出力端子は、第３トランジスタＭ３の制御端子と接続される。第３トランジスタＭ３に流れる電流が、検出電流ＩＤＥＴｉである。
【００７１】
この構成によれば、Ｉ１×Ｒ３＝ＩＤＥＴｉ×Ｒ４が成り立つ。したがって、第２係数Ｋ２は、
Ｋ２＝ＩＤＥＴｉ／Ｉ１＝Ｒ３／Ｒ４
となる。
【００７２】
図５の電流増幅回路３４によれば、ベース電流Ｉｂｉに比例した検出電流ＩＤＥＴｉを生成できる。
【００７３】
続いて、発光装置１の用途を説明する。図６は、図２の発光装置１を備える電子機器５００の例を示す図である。電子機器５００はたとえば液晶ディスプレイ装置、テレビ受像器、カーナビ用ディスプレイ、あるいは液晶パネルを有する携帯電話端末、タブレットＰＣ、オーディオプレイヤなどである。
【００７４】
電子機器５００は、ＬＣＤ（Liquid Crystal Display）パネル５を備える。複数の発光素子６＿１〜６＿Ｎは、ＬＣＤパネル５の背面にバックライトとして設けられる。電子機器５００の筐体内には、図示しないスイッチング電源４、制御回路２、パワートランジスタＱ１、検出抵抗Ｒｓが内蔵される。
【００７５】
この電流増幅回路３４によれば、ベース電流Ｉｂが増大すると、第１抵抗Ｒ１の電圧降下ＶＲ１が増大し、第１トランジスタＭ１のドレインソース間電圧が小さくなり、ベース電流Ｉｂが小さくなる方向にフィードバックがかかる。これにより、回路保護をかけることができる。
【００７６】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００７７】
（変形例１）
フィードバック回路３０の構成は図２のそれには限定されない。当業者であれば、第１トランジスタＭ１に流れる電流Ｉｂと、その目標値ＩｂＲＥＦの誤差に応じた信号ＶＥＲＲ２を生成可能な回路にさまざまな変形例が存在することが理解される。
【００７８】
たとえば、ベース電流検出部３１は、第１トランジスタＭ１とともにカレントミラー回路を形成するトランジスタを含み、このトランジスタに流れる電流を電圧に変換してもよい。
【００７９】
また、図５のベース電流検出部３１において、第１電流変換部３８を、ベース電流Ｉｂｉを所定係数倍して折り返し、第１電流Ｉ１を生成する第１カレントミラー回路を用いて構成してもよい。同様に、第２電流変換部４０を、第１電流Ｉ１を所定係数倍して折り返し、検出電流ＩＤＥＴｉを生成する第２カレントミラー回路を用いて構成してもよい。
【００８０】
（変形例２）
実施の形態では、多チャンネルの構成を説明したが、チャンネル数Ｎ＝１においても本発明は有効である。
【００８１】
（変形例３）
発光素子６は、ＬＥＤストリングには限定されず、現在、あるいは将来利用可能なその他の発光素子であってもよい。
【００８２】
（変形例４）
実施の形態では、発光装置１の用途として液晶パネルのバックライトを説明したが、本発明はそれには限定されない。たとえば発光装置１は、照明機器などにも利用可能である。
【００８３】
（変形例５）
実施の形態ではインダクタＬ１を用いた非絶縁型のスイッチング電源を説明したが、本発明はトランスを用いた絶縁型のスイッチング電源にも適用可能である。
【００８４】
（変形例６）
また、本実施の形態で説明した各信号の、ハイレベル、ローレベルの設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００８５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８６】
２…制御回路、ＥＡ１…第１誤差増幅器、ＥＡ２…第２誤差増幅器、１０…パルス変調器、２０…ドライバ、３０…フィードバック回路、３１…ベース電流検出部、３２…定電流源、３４…電流増幅回路、３６…変換抵抗、３８…第１電流変換部、４０…第２電流変換部、４２…第１電圧／電流変換回路、４４…第２電圧／電流変換回路、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、ＥＡ３…第３誤差増幅器、ＥＡ４…第４誤差増幅器、１…発光装置、４…スイッチング電源、６…発光素子、８…電流ドライバ、５００…電子機器、５…ＬＣＤパネル、Ｑ１…パワートランジスタ、Ｍ１…第１トランジスタ、Ｒｓ…検出抵抗、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１１…スイッチングトランジスタ。
【図１】
2014154328.tif 000003
【図２】
2014154328.tif 000004
【図３】
2014154328.tif 000005
【図４】
2014154328.tif 000006
【図５】
2014154328.tif 000007
【図６】
2014154328.tif 000008