(57)【要約】【課題】ゲート駆動電圧の特性を改善した液晶表示装置を提供する。【解決手段】ｎ個のゲートラインを有する液晶ディスプレイパネル、タイミング信号に基づいてクロック信号を生成するタイミング制御部、第１、第３、第５クロック信号に対応してゲートハイ電圧を２ｋ−１番目ゲートラインに印加する第１ゲート駆動部、第２、第４、第６クロック信号に対応してゲートハイ電圧を２ｋ番目ゲートラインに印加する第２ゲート駆動部、２ｋ+１番目のゲートラインのレベルに対応して２ｋ−１番目のゲートラインの他側にゲートロー電圧を印加するＬ−放電回路、２ｋ+２番目のゲートラインのレベルに対応して第２ｋゲートラインの他側にゲートロー電圧を印加するＲ−放電回路を含み、第１及び第２ゲート駆動部はゲートハイ電圧を出力するゲート出力端とＬ及びＲ−放電回路を制御するキャリー信号出力端を含む複数のＬ及びＲ−ステージを含む。【選択図】図３
2014071451.tif 000002
【特許請求の範囲】
【請求項１】
ｎ（ｎは自然数）個のゲートラインが形成された液晶ディスプレイパネル、
外部システムからタイミング信号が印加されて第１乃至第６クロック信号を生成するタイミング制御部、
第１、第３及び第５クロック信号に対応してゲートハイ電圧を２ｋ−１（ｋは前記ｎより小さい自然数）番目のゲートラインの一側に印加する第１ゲート駆動部、
第２、第４及び第６クロック信号に対応して前記ゲートハイ電圧を２ｋ番目のゲートラインの一側に印加する第２ゲート駆動部、
２ｋ+１番目のゲートラインの電圧レベルに対応して前記２ｋ−１番目のゲートラインの他側にゲートロー電圧を印加するＬ−放電回路、
２ｋ+２番目のゲートラインの電圧レベルに対応して第２ｋゲートラインの他側にゲートロー電圧を印加するＲ−放電回路を含み、
前記第１ゲート駆動部は、ゲートハイ電圧を出力するゲート出力端と前記Ｌ−放電回路を制御するキャリー信号出力端を含む複数個のＬ−ステージを含み、
前記第２ゲート駆動部は、ゲートハイ電圧を出力する出力端と前記Ｒ−放電回路を制御するキャリー信号出力端とを含むＲ−ステージを含む液晶表示装置。
【請求項２】
前記第１乃至第６クロック信号は、
３水平期間３Ｈのハイ区間をそれぞれ有し、前後の信号の間２水平期間２Ｈが重なる
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１ゲート駆動部のＬ−ステージと前記第２ゲート駆動部のＲ−ステージの出力部は、ゲートハイ電圧を出力するゲート出力部と、Ｌ又はＲ−放電回路を制御するキャリー信号を出力するキャリー信号出力部をそれぞれ備える
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１ゲート駆動部は、前記Ｌ−放電回路と連結される少なくとも１つのダミーＬ−ステージをさらに含む
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記Ｌ−放電回路は、
前記２ｋ番目のゲートラインと連結される第１電極、
前記ゲートロー電圧が印加される第２電極、
前記２ｋ+１番目のゲートラインと連結されたＬ−ステージのキャリー信号出力端と連結されるゲート電極をそれぞれ含むトランジスタである
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記ゲート出力部は、第１プルアップトランジスタと第１プルダウントランジスタを備え、
前記キャリー信号出力部は、第２プルアップトランジスタと第２プルダウントランジスタを備え、
前記ゲート出力部とキャリー信号出力部は、並列に連結された
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項７】
前記第２ゲート駆動部は、前記Ｒ−放電回路と連結される少なくとも１つのダミーＲ−ステージをさらに含む
ことを特徴とする請求項３に記載の液晶表示装置。
【請求項８】
前記Ｒ−放電回路は、
前記２ｋ−１番目のゲートラインと連結される第１電極、
前記ゲートロー電圧が印加される第２電極、
前記２ｋ+２番目のゲートラインと連結されるＲ−ステージのキャリー信号出力端と連結されるゲート電極を含む複数のトランジスタである
ことを特徴とする請求項６に記載の液晶表示装置。
【請求項９】
前記第１及び第２ゲート駆動部は、前記液晶パネルの非表示領域に内蔵される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
複数のゲートラインが形成された液晶ディスプレイパネル、
異なる位相を有する少なくとも４つ以上のクロック信号を生成する制御部、
前記制御部からの少なくとも２つ以上のクロック信号に応じてゲートハイ電圧を奇数番目のゲートラインに印加する第１ゲート駆動部、
前記制御部からの少なくとも２つ以上のクロック信号に応じて前記ゲートハイ電圧を前記偶数番目のゲートラインに印加する第２ゲート駆動部、
前記後順位のゲートラインの電圧レベルに対応するキャリー信号に応じて前記奇数番目のゲートラインにゲートロー電圧を印加する１次放電回路、
前記後順位のゲートラインの電圧レベルに対応するキャリー信号に応じて前記偶数番目のゲートラインにゲートロー電圧を印加する２次放電回路を含み、
前記第１ゲート駆動部は、対応する奇数番目のゲートラインに前記ゲートハイ電圧を出力するゲート出力部と前記先順位の奇数及び偶数のゲートラインのうちいずれか１つに連結された放電回路に前記キャリー信号を出力するキャリー出力部を含む複数の１次ステージを含み、
前記第２ゲート駆動部は、対応する偶数番目のゲートラインに前記ゲートハイ電圧を出力するゲート出力部と前記先順位の奇数及び偶数ゲートのうち他の１つに連結された放電回路に前記キャリー信号を出力するキャリー出力部を含む複数の２次ステージを含む、液晶表示装置。
【請求項１１】
前記少なくとも４つ以上のクロック信号は、第１乃至第６クロック信号を含み、それぞれ３水平期間３Ｈのハイ区間を有し、前後信号の間で２水平期間２Ｈが重なる
ことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記第１ゲート駆動部は、第１、第３及び第５クロック信号を制御部から入力し、第２ゲート駆動部は、第２、第４及び第６クロック信号を制御部から入力する
ことを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記第１ゲート駆動部のキャリー出力部は、それぞれ３番目の先順位のゲートラインに接続された前記２次放電回路に供給し、前記第２ゲート駆動部のキャリー出力部はそれぞれ３番目の先順位のゲートラインに接続された前記１次放電回路に供給する
ことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記第１ゲート駆動部は、前記２次放電回路のうち後側の２つにそれぞれ連結された２つの１次ダミーステージをさらに含み、
前記第２ゲート駆動部は、前記１次放電回路のうち最後の１つに接続された１つの２次ダミーステージを追加的に含む
ことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記１次及び２次放電回路は、
前記該当ゲートラインと連結される第１電極、
前記ゲートロー電圧が印加される第２電極、
前記３番目の後順位のゲートラインと対応するキャリー出力部に連結されるゲート電極を含むトランジスタをそれぞれ含む
ことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１６】
前記少なくとも４つ以上のクロック信号は第１乃至第４クロック信号を含み、それぞれ２水平期間２Ｈのハイ区間を有し、前後の信号間で１水平期間１Ｈが重なる
ことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１７】
前記第１ゲート駆動部は、第１、第３及び第５クロック信号を制御部から入力し、第２ゲート駆動部は第２、第４及び第６クロック信号を制御部から入力する
ことを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
前記第１ゲート駆動部のキャリー出力部は、それぞれ２番目の先順位ゲートラインに接続された前記１次放電回路に供給し、前記第２ゲート駆動部のキャリー出力部は、それぞれ２番目の先順位のゲートラインに接続された前記２次放電回路に供給する
ことを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記第１ゲート駆動部は、前記２次放電回路のうち後側の２つにそれぞれ連結された２つの１次ダミーステージをさらに含み、前記第２ゲート駆動部は、前記１次放電回路のうち最後の１つに接続された１つの２次ダミーステージを追加して含む
ことを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記１次及び２次放電回路は、
前記該当ゲートラインと連結される第１電極、
前記ゲートロー電圧が印加される第２電極、
前記２番目の後順位のゲートラインと対応するキャリー出力部に連結されるゲート電極を含むトランジスタをそれぞれ含む
ことを特徴とする請求項１８に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、ゲートラインに供給されるゲート駆動電圧の特性を改善した液晶表示装置に関する。
【背景技術】
【０００２】
最近、電子情報表示装置分野では平板表示装置（Ｆｌａｔ  ＤｉｓｐｌａｙＤｅｖｉｃｅ）が従来の陰極線管表示装置（ＣＲＴ）などを代替しており、このような平板表示装置には、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）及びＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ）などがある。このような平板表示装置のうち、液晶表示装置は、量産化技術、駆動手段の容易性、高画質の具現及び大面積画面の実現という理由から現在、最も多く使われている。
【０００３】
特に、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられるアクティブマトリックス（ａｃｔｉｖｅ  ｍａｔｒｉｘ）方式の液晶表示装置は、動的な映像を表示することに適している。前述した薄膜トランジスタのターンオン／オフ動作を制御するために、通常の液晶表示装置には走査信号を生成及び提供するゲート駆動部が備えられ、画像の階調を表すためのデータ信号を提供するデータ駆動部が備えられる。
【０００４】
図１は、従来の液晶表示装置の基本構成を示すブロック図である。
【０００５】
図示のように、従来の液晶表示装置は、画像を表示する液晶ディスプレイパネル１と駆動部４、５からなる。
【０００６】
液晶ディスプレイパネル１は、硝子を用いた基板上に複数のゲートラインＧＬと複数のデータラインＤＬとがマトリックス状に交差し、交差地点に複数の画素を定義し、画素に印加されるデータ信号に応じて画像を表示する。このような液晶ディスプレイパネル１は、画素が形成され画像を具現する表示領域Ａ／Ａと、表示領域Ａ／Ａを囲む非表示領域Ｎ／Ａと、に区分される。
【０００７】
前記駆動部４、５は、ゲート駆動部４及びデータ駆動部５を含む。ゲート駆動部４は、タイミング制御部（図示せず）から供給されるゲート制御信号ＧＣＳに応じて液晶ディスプレイパネル１上に配列された画素のスイッチング素子のターンオン／オフ（ｔｕｒｎ  ｏｎ／ｏｆｆ）を制御する。このようなゲート駆動部４は、ゲートラインＧＬを介して液晶ディスプレイパネル１にゲート駆動電圧ＶＧを出力してライン毎に順に画素のスイッチング素子をターンオンすることで、一水平周期毎にデータ駆動部５から供給されるデータ信号が画素に供給されるようにする。
【０００８】
データ駆動部５は、タイミング制御部から供給されるデータ制御信号ＤＣＳに応じてデジタル波形の映像データをアナログ波形のデータ信号に変調する。次いで、１つのラインに相当するデータ信号は水平周期毎にデータ駆動部５から全てのデータラインＤＬを介して同時に液晶ディスプレイパネル１に供給され各画素が画像の階調を表示するようになる。
【０００９】
このような構造の液晶表示装置において、ゲート駆動部４は、データ駆動部５に比べて相対的にその構造が単純であるという特徴があり、液晶表示装置の体積と重さ、そして、製造コストの低減のために、ゲート駆動部を別途のＩＣに具現して液晶ディスプレイパネルにボンディング（ｂｏｎｄｉｎｇ）する方式ではなく、液晶ディスプレイパネルの基板製造時に、薄膜トランジスタの形態で共に非表示領域Ｎ／Ａ上に製造するゲート−イン−パネル（Ｇａｔｅ−Ｉｎ−Ｐａｎｅｌ、ＧＩＰ）方式が提案されている。
【００１０】
また、液晶表示装置は、液晶の応答速度の限界により画質が低下するモーションブラー（ｍｏｔｉｏｎ  ｂｌｕｒ）特性がある。これを克服するために、液晶表示装置の駆動周波数を６０Ｈｚではなく１２０Ｈｚ以上にする方式が提案されている。しかし、１２０Ｈｚ以上で液晶表示装置を駆動すると、１つの１水平期間１Ｈがそれだけ短くなるため、各画素のスイッチング素子をターンオンする時間を確保することが難しくなる。
【００１１】
そのため、最近の液晶表示装置には、図１に示すように、ゲート駆動部４を液晶ディスプレイパネル１０の左右にＧＩＰ方式で内蔵し、各前後のゲート駆動電圧の間にオーバーラップ区間をおいてゲートラインに対するプレチャージ（ｐｒｅ−ｃｈａｒｇｅ）を介してスイッチング素子を安定してターンオンさせる構造が適用されている。
【００１２】
しかし、上記のようにゲート駆動電圧の間にオーバーラップ区間を置くか、または駆動周波数が高くなる場合、ゲートラインに印加されるゲート駆動電圧を速かに放電させることに限界がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、液晶表示装置に備えられたゲートラインそれぞれに対して放電回路を配置し、ゲートラインに供給されたゲート駆動電圧を迅速に放電して画質低下を改善した液晶表示装置を提供することにある。
【００１４】
また、本発明の他の目的は、デュアルＧＩＰ方式の液晶表示装置のゲート駆動部に配置されたステージでゲート駆動電圧と前段ゲートラインに配置された放電回路を制御するためのキャリー信号をそれぞれ分離して出力することによって、ゲート駆動電圧の放電遅延を防止した液晶表示装置を提供することにある。
【００１５】
また、本発明のさらに他の目的は、デュアルＧＩＰ方式の液晶表示装置でゲート駆動電圧を２つのゲート駆動部から同時ではなく、交互に出力する構造を介してステージの個数を減らすことで、ゲート駆動部が占める領域を最小化できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記した従来技術の課題を解決するための本発明に係る液晶表示装置は、ｎ（ｎは自然数）個のゲートラインが形成された液晶ディスプレイパネル、外部システムからタイミング信号が印加されて第１乃至第６クロック信号を生成するタイミング制御部、第１、第３及び第５クロック信号に対応してゲートハイ電圧を２ｋ−１（ｋは前記ｎより小さい自然数）番目のゲートラインの一側に印加する第１ゲート駆動部、第２、第４及び第６クロック信号に対応して前記ゲートハイ電圧を２ｋ番目のゲートラインの一側に印加する第２ゲート駆動部、２ｋ+１番目のゲートラインの電圧レベルに対応して前記２ｋ−１番目のゲートラインの他側にゲートロー電圧を印加するＬ−放電回路、２ｋ+２番目のゲートラインの電圧レベルに対応して第２ｋゲートラインの他側にゲートロー電圧を印加するＲ−放電回路を含み、前記第１ゲート駆動部は、ゲートハイ電圧を出力するゲート出力端と前記Ｌ−放電回路を制御するキャリー信号出力端を含む複数個のＬ−ステージを含み、前記第２ゲート駆動部は、ゲートハイ電圧を出力する出力端と前記Ｒ−放電回路を制御するキャリー信号出力端とを含むＲ−ステージを含む。
【００１７】
また、他の発明に係る液晶表示装置は、複数のゲートラインが形成された液晶ディスプレイパネル、異なる位相を有する少なくとも４つ以上のクロック信号を生成する制御部、前記制御部からの少なくとも２つ以上のクロック信号に応じてゲートハイ電圧を奇数番目のゲートラインに印加する第１ゲート駆動部、前記制御部からの少なくとも２つ以上のクロック信号に応じて前記ゲートハイ電圧を前記偶数番目のゲートラインに印加する第２ゲート駆動部、前記後順位のゲートラインの電圧レベルに対応するキャリー信号に応じて前記奇数番目のゲートラインにゲートロー電圧を印加する１次放電回路、前記後順位のゲートラインの電圧レベルに対応するキャリー信号に応じて前記偶数番目のゲートラインにゲートロー電圧を印加する２次放電回路を含み、前記第１ゲート駆動部は、対応する奇数番目のゲートラインに前記ゲートハイ電圧を出力するゲート出力部と前記先順位の奇数及び偶数のゲートラインのうちいずれか１つに連結された放電回路に前記キャリー信号を出力するキャリー出力部を含む複数の１次ステージを含み、前記第２ゲート駆動部は、対応する偶数番目のゲートラインに前記ゲートハイ電圧を出力するゲート出力部と前記先順位の奇数及び偶数ゲートのうち他の１つに連結された放電回路に前記キャリー信号を出力するキャリー出力部を含む複数の２次ステージを含む。
【発明の効果】
【００１８】
本発明による液晶表示装置は、液晶表示装置に備えられたゲートラインそれぞれに対して放電回路を配置し、ゲートラインに供給されたゲート駆動電圧を迅速に放電して画質低下を改善する効果がある。
【００１９】
また、本発明による液晶表示装置は、液晶表示装置のゲート駆動部に配置されたステージでゲート駆動電圧と前段ゲートラインに配置された放電回路を制御するためのキャリー信号をそれぞれ分離して出力することによって、ゲート駆動電圧の放電遅延を防止する効果がある。
【００２０】
また、本発明による液晶表示装置は、デュアルＧＩＰ方式の液晶表示装置でゲート駆動電圧を２つのゲート駆動部から同時ではなく、交互に出力する構造を介してステージの個数を減らすことによってゲート駆動部が占める領域を最小化できる効果がある。
【図面の簡単な説明】
【００２１】
【図１】従来の液晶表示装置の基本構成を示すブロック図である。
【図２】本発明の第１の実施の形態による液晶表示装置を示す図である。
【図３】本発明の第１の実施の形態による液晶ディスプレイパネル上に形成され放電回路を含むゲート駆動部の構造を示す図である。
【図４Ａ】本発明の第１の実施の形態による液晶表示装置のゲート駆動部に配置されたステージの構造を示す図である。
【図４Ｂ】図４Ａのステージ出力部の構成を示す詳細回路図である。
【図５】本発明の第１の実施の形態によってゲート駆動部のｎ番目のステージで出力されるゲート駆動電圧とキャリー信号を比較した図である。
【図６】本発明の第１の実施の形態による液晶表示装置のゲートラインに供給されたゲート駆動電圧の変化を示す図である。
【図７】本発明の第２の実施の形態による液晶表示装置を示す図である。
【図８】本発明の第２の実施の形態による液晶ディスプレイパネル上に形成され放電回路を含むゲート駆動部の構造を示す図である。
【図９】本発明の第２の実施の形態による液晶表示装置のゲートラインに供給されたゲート駆動電圧の変化を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態は図面を参照して詳しく説明される。次に紹介される実施の形態は、当業者に本発明の思想が十分に伝えられるように例として提供されるものである。したがって、本発明は、以下で説明される実施の形態に限定されず他の形態に具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもある。明細書全体にわたって同じ符号は同じ構成要素を示す。
【００２３】
図２は、本発明の第１の実施の形態による液晶表示装置を示す図である。
【００２４】
図示のように、本発明の第１の実施の形態は、１２０Ｈｚ動作時により安定した駆動のために６相のクロック信号ＣＬＫ１〜ＣＬＫ６を用いたものである。
【００２５】
本発明の第１実施の形態による液晶表示装置１００は、液晶ディスプレイパネル１０１、外部システムからタイミング信号を印加されて各種制御信号を生成するタイミング制御部１２２、制御信号に対応して液晶ディスプレイパネル１０１を制御するゲート及びデータ駆動部１４０、１２５を含む。
【００２６】
液晶ディスプレイパネル１０１は、硝子を用いた基板上に複数のゲートラインＧＬと複数のデータラインＤＬがマトリックス状に交差し、交差地点に複数の画素を定義する。各画素には、薄膜トランジスタＴＦＴと液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔが備えられ、全ての画素は１つの表示領域Ａ／Ａをなす。画素が定義されていない領域は非表示領域Ｎ／Ａに区分される。
【００２７】
前記タイミング制御部１２２は、外部システムから転送される映像信号ＲＧＢと、データクロック信号ＤＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ及びデータイネーブル信号ＤＥなどのタイミング信号を印加されてゲート駆動部１４０及びデータ駆動部１２５の制御信号を生成する。
【００２８】
ここで、水平同期信号Ｈｓｙｎｃは、画面の１水平線を表示するためにかかる時間を示す信号で、垂直同期信号Ｖｓｙｎｃは、１フレームの画面を表示するためにかかる時間を示す信号である。また、データイネーブル信号ＤＥは、液晶ディスプレイパネル１０１に定義された画素にデータ電圧を供給する期間を示す信号である。
【００２９】
前記タイミング制御部１２２は、入力されるタイミング信号に同期化してゲート駆動部１４０の制御信号ＧＣＳ及びデータ駆動部１２５の制御信号ＤＣＳを生成する。また、タイミング制御部１２２は、ゲート駆動部１４０の各ステージの駆動タイミングを決定する複数のクロック信号ＣＬＫ１〜ＣＬＫ６を生成する。ここで、第１乃至第６クロック信号ＣＬＫ１〜ＣＬＫ６は、ハイ区間が３水平期間３Ｈの間進められ、互いの間で２水平期間２Ｈが重なる信号である。第１、３、５クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５は第１ゲート駆動部１４０ａに提供され、第２、４、６クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６は第２ゲート駆動部１４０ｂに提供される。
【００３０】
そして、タイミング制御部１２２は、入力された映像データＲＧＢ  ＤＡＴＡをデータ駆動部１２５が処理可能な形態に整列及び変調して出力する。ここで、整列された映像データＲＧＢｖは、画質改善のための色座標補正アルゴリズムが適用された形態である場合がある。
【００３１】
ゲート駆動部１４０は、液晶ディスプレイパネル１０１の両端の、非表示領域Ｎ／Ａに２つが備えられる。各ゲート駆動部１４０ａ、１４０ｂはシフトレジスタを含む複数のステージからなる。このようなゲート駆動部１４０は、液晶ディスプレイパネル１０１の基板製造時に薄膜パターン形態に非表示領域上にゲート−イン−パネル（Ｇａｔｅ−Ｉｎ−Ｐａｎｅｌ、ＧＩＰ）方式で内蔵される。
【００３２】
前記ゲート駆動部１４０に含まれた第１及び第２ゲート駆動部１４０ａ、１４０ｂは、タイミング制御部１２２から入力されるゲート制御信号ＧＣＳに応じて１水平期間毎にゲート駆動電圧の出力動作を交互に行うことでゲート駆動電圧が液晶ディスプレイパネル１０１に形成された複数のゲートラインＧＬ１〜ＧＬｎに水平期間Ｈ毎に順に出力されるようにする。ここで、各ゲートラインに出力されたゲート駆動電圧は、ゲートハイ電圧ＶＧＨを３水平期間３Ｈの間維持し、各ゲートライン上のゲート駆動電圧のゲートハイ電圧区間は隣接した前後のゲートライン上のそれらと２水平期間２Ｈの間重なる。これはゲートラインＧＬ１〜ＧＬｎをプレチャージするためで、データ電圧の印加時により安定した画素充電を進めることができる。
【００３３】
このために、第１ゲート駆動部１４０ａには、それぞれ３水平期間３Ｈに該当するパルス幅を有する第１、第３及び第５クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５が印加され、第２ゲート駆動部１４０ｂには、これと２水平期間２Ｈずつ重ねられ、３水平期間３Ｈに該当するパルス幅を有する第２、第４及び第６クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６が印加される。
【００３４】
一例として、第１ゲート駆動部１４０ａがｋ番目のゲートラインＧＬｋにゲートハイ電圧ＶＧＨを出力すると、１水平期間１Ｈの後、第２ゲート駆動部１４０ｂは、ｋ+１番目のゲートラインＧＬｋ+１にゲートハイ電圧ＶＧＨを出力し、１水平期間１Ｈの後、第１ゲート駆動部１４０ａがｋ+２番目のゲートラインＧＬｋ+２にゲートハイ電圧ＶＧＨを出力する。
【００３５】
次いで、１水平期間１Ｈの後、第２ゲート駆動部１４０ｂがｋ+３番目のゲートラインＧＬｋ+３にゲートハイ電圧ＶＧＨを出力するとともに、ｋ番目のゲートラインＧＬｋにゲートロー電圧ＶＧＬを出力して薄膜トランジスタＴＦＴをターンオフすることで、液晶キャパシタＣｌｃに充電されたデータ電圧が１フレームの間維持されるようにする。ここで、「ｋ」は「ｎ」より小さい自然数である。
【００３６】
特に、本発明は、ゲートラインＧＬｎの電圧がゲートハイ電圧ＶＧＨからロー電圧ＶＧＬに切り替えられる時点で遅延無くゲートロー電圧ＶＧＬが供給されることができるように、それぞれのゲートラインＧ１，・・・Ｇｎに放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊを配置し、ゲート駆動電圧の放電遅延を防止した。
【００３７】
これにより、ｎ番目のゲートラインＧＬｎの電圧がゲートハイ電圧ＶＧＨからロー電圧ＶＧＬに切り替えられる時点でゲートロー電圧ＶＧＬを印加する放電回路ＴＬｊ、ＴＲｊが活性化されてゲートラインＧＬｎを放電させることで放電遅延が最小化される。
【００３８】
前述した放電回路は、各ゲートラインＧＬ１〜ＧＬｎに対応してその終端と連結され、奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１と連結されるＲ放電回路ＴＲ１〜ＴＲｊ（ｊは自然数）は第２ゲート駆動部１４０ｂに隣接して備えられ、偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎと連結されるＬ放電回路ＴＬ１〜ＴＬｊは第１ゲート駆動部１４０ａに隣接して備えられる。
【００３９】
ここで、各放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊは、ｎ番目のゲートラインＧＬｎを基準にｎ+３番目以降のゲートラインＧＬｎ+３にゲート駆動電圧を供給するステージのキャリー信号（Ｃａｒｒｙ  Ｓｉｇｎａｌ）によって活性化される。本発明のゲート駆動部１４０に配置されているステージは、従来の技術と異なり、ゲート駆動電圧と各放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊを 活性化するためのキャリー信号を独立して出力する。
【００４０】
したがって、各放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊが活性化されることによって、これと連結されているそれぞれのゲートラインにゲートロー電圧ＶＧＬが印加される構造である。また、本発明の放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊは、ゲート駆動部１４０を構成する各ステージの間に薄膜トランジスタに形成される。これにより、各ゲート駆動部１４０ａ、１４０ｂが液晶ディスプレイパネル１０１の非表示領域Ｎ／Ａに占める面積が減るようになる。
【００４１】
このようなゲート駆動部１４０のステージ及び放電回路のより詳細な構造を後述する。
データ駆動部１２５は、タイミング制御部１２２から入力されるデータ制御信号ＤＣＳに対応して入力されるデジタル形態の変調映像データＲＧＢｖを基準電圧Ｖｒｅｆに応じて選択的にアナログ形態のデータ電圧ＶＤＡＴＡに変換する。データ電圧ＶＤＡＴＡは、１つの水平ラインずつラッチされ、１つの水平期間１Ｈの間全てのデータラインＤＬ１〜ＤＬｍを介して同時に液晶ディスプレイパネル１０１に入力される。
【００４２】
上述の構造によって、本発明の実施の形態による統合型駆動回路を含む液晶表示装置は、両ゲート駆動部からゲート駆動電圧を同時ではなく、交互に出力してステージの個数を減らし、各ステージの間に別の放電手段を備えて、ゲートラインの放電を補助することによって放電期間の遅延を最小化する。
【００４３】
以下、図面を参照して本発明の第１実施の形態によるゲート駆動部及び放電回路の構造をさらに詳しく説明する。
【００４４】
図３は、本発明の第１の実施の形態による液晶ディスプレイパネル上に形成されたゲート駆動部及び放電回路の構造を示す図である。
【００４５】
図示のように、本発明のゲート駆動部は、液晶ディスプレイパネルの一端に形成される第１ゲート駆動部１４０ａ及び他端に形成される第２ゲート駆動部１４０ｂを含む。一方、放電回路のそれぞれはシングル放電トランジスタに具現される場合がある。そのため、ゲート駆動部２４０は、第１ゲート駆動部１４０ａの各ステージの間に形成される複数のＬ−放電トランジスタＴＬ１〜ＴＬｊ及び第２ゲート駆動部１４０ｂの各ステージの間に形成される複数のＲ−放電トランジスタＴＲ１〜ＴＲｊを含む。
【００４６】
各ステージには、６相方式で第１乃至第６クロック信号ＣＬＫ１〜ＣＬＫ６、ゲートハイ電圧ＶＧＨ、他のステージから供給されるキャリー信号ＣＳ及びゲートロー電圧ＶＧＬが印加され、図示していないが、電源電圧ＶＤＤ及び接地電圧ＧＮＤが印加され得る。特に、第１乃至第６クロック信号ＣＬＫ１〜ＣＬＫ６は、ハイ区間が３水平期間３Ｈの間進められ、そのハイ区間が互いに２水平期間２Ｈずつ重なる信号である。また、ゲートハイ電圧ＶＧＨは、表示領域Ａ／Ａの薄膜トランジスタをターンオンする電圧であり、前記キャリー信号ＣＳは、ステージから直接出力されて放電回路を制御する信号である。また、ゲートロー電圧ＶＧＬは、表示領域Ａ／Ａの薄膜トランジスタをターンオフする電圧である。
【００４７】
本発明のゲート駆動部１４０を構成するそれぞれのステージは、従来の技術と異なり、ゲート駆動電圧（ゲートハイ電圧）を出力するゲート出力端Ｇａｔｅと隣接するゲートラインに連結されている放電回路を制御するキャリー信号を出力するキャリー信号出力端を含む。本発明の駆動部に使用されるステージの構造は、図４Ａ及び図４Ｂで詳しく説明する。
【００４８】
第１ゲート駆動部１４０ａは、第１、第３及び第５クロック信号ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ゲートハイ電圧ＶＧＨ、キャリー信号ＣＳ及びゲートロー電圧ＶＧＬを印加され、ゲートスタートパルスＧＳＰに対応する第１スタート電圧Ｖｓｔ１に応じて２水平同期期間毎に順に複数の奇数ゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１にゲート駆動電圧を出力する。ゲート駆動電圧は、薄膜トランジスタをターンオンするゲートハイ電圧ＶＧＨパルスを有する。このゲートハイ電圧パルスは、３水平同期期間３Ｈの幅を有する。各ゲートラインに出力されたゲートハイ電圧パルスは、該当ゲートラインと隣接した前後のゲートラインに供給されたゲートハイ電圧パルスと２水平同期期間２Ｈずつ重なる。
【００４９】
このような第１ゲート駆動部１４０ａは、前記第１スタート電圧Ｖｓｔ１端に対してが互いに直列連結された第１乃至第ｊ（ｊは自然数）Ｌ−ステージＳＴＬ１〜ＳＴＬｊと、２つのダミーＬ−ステージＤＴＬ１、 ＤＴＬ２からなる。
【００５０】
第２ゲート駆動部１４０ｂは、第２、第４及び第６クロック信号ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ゲートハイ電圧ＶＧＨ、キャリー信号ＣＳ及びゲートロー電圧ＶＧＬを印加され、ゲートスタートパルスＧＳＰに対応する第２スタート電圧Ｖｓｔ２に応じて２水平同期期間毎に順に複数の偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎにゲート駆動電圧を出力する。偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎに供給されたゲート駆動電圧は奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１上のそれらと同じゲートハイ電圧パルスを有する。
【００５１】
このような第２ゲート駆動部１４０ｂは、第２スタート電圧Ｖｓｔ２に対して互いに直列連結された第１乃至第ｊ（ｊは自然数）Ｒ−ステージＳＴＲ１〜ＳＴＲｊと、ダミーＲ−ステージＤＴＲからなる。
【００５２】
また、前記ゲート駆動部１４０は，ダミーＬステージＤＴＬ１、ＤＴＬ２を含むＬ−ステージＳＴＬ１〜ＳＴＬｊの間には配置されたＬ−放電トランジスタＴＬ１〜ＴＬｊが備えられる。
【００５３】
ここで、前述したダミーＬ、Ｒ−ステージＤＴＬ、ＤＴＲは，その後のＬ、Ｒ−ステージＳＴＬｊ、ＳＴＲｋが存在しないため、最終の放電トランジスタ（放電回路）を駆動するために備えられるものである。
【００５４】
Ｌ−放電トランジスタＴＬ１〜ＴＬｊの第１電極は，Ｒ−ステージＳＴＲ１〜ＳＴＲｋの出力端及びダミーＲ−ステージＤＴＲの出力端と連結される偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎと連結される。ゲート電極は，第１電極が接続されたＲステージより後順のＬステージまたはダミーＬステージのうち１つのキャリー信号出力端と連結される。そして、Ｌ−放電トランジスタＴＬ１〜ＴＬｊの第２電極には，ゲートロー電圧ＶＧＬ供給ラインが連結される。
【００５５】
すなわち、第１Ｌ−放電トランジスタＴＬ１の第１電極は，第２ゲートラインＧＬ２と連結され、ゲート電極は，第５ゲートラインＧＬ４と連結された第３ステージＳＴＬ３のキャリー信号出力端ＣＳと連結され、第２電極には，ゲートロー電圧ＶＧＬが印加される構造である。
【００５６】
また、前記ゲート駆動部１４０は，ダミーＲステージＤＴＲを含むＲ−ステージＳＴＲ１〜ＳＴＲｊの間には配置されたＲ−放電トランジスタＴＲ１〜ＴＲｊを備える。
【００５７】
Ｒ−放電トランジスタＴＲ１〜ＴＲｊの第１電極は、Ｌ−ステージＳＴＬ１〜ＳＴＬｊの出力端と連結される奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１と連結される。ゲート電極は、第１電極が接続されたＬステージより後順のＲステージまたはダミーＲステージのキャリー信号出力端と連結される。そして、Ｒ−放電トランジスタＴＲ１〜ＴＲｊの第２電極には、ゲートロー電圧ＶＧＬ供給ラインが連結される。
【００５８】
すなわち、第１Ｒ−放電トランジスタＴＲ１の第１電極は、第１ゲートラインＧＬ１と連結され、ゲート電極は、第３ゲートラインにゲートハイ電圧を供給する第２Ｒステージのキャリー信号出力端と連結され、第２電極には、ゲートロー電圧ＶＧＬが印加される構造である。
【００５９】
以下、前述した構造の６相方式ゲート駆動部及び放電回路の駆動方法を説明すると次のとおりである。
【００６０】
第１及び第２スタート電圧Ｖｓｔ１、Ｖｓｔ２がそれぞれ第１及び第２ゲート駆動部１４０ａ、１４０ｂに印加されると、先ず第１ゲート駆動部１４０ａの第１Ｌ−ステージＳＴＬ１が第１クロック信号ＣＬＫ１に対応して３水平期間３Ｈの間ゲートハイ電圧ＶＧＨを第１ゲートラインＧＬ１に出力する。
【００６１】
次いで、第２ゲート駆動部１４０ｂの第１Ｒ−ステージＳＴＲ１が第２クロック信号ＣＬＫ２に対応して３水平期間３Ｈの間ゲート出力端を介してゲートハイ電圧ＶＧＨを第２ゲートラインＧＬ２に出力する。
【００６２】
ここで、第１クロック信号ＣＬＫ１と第２クロック信号ＣＬＫ２は、２水平期間２Ｈの間互いに重なるが、第２クロック信号ＣＬＫ２は、第１クロック信号ＣＬＫ１とはシングル水平同期期間の遅延位相を有する。したがって、第１ゲートラインＧＬ１に印加されるゲートハイ電圧ＶＧＨの後半部と第２ゲートラインＧＬ２に印加されるゲートハイ電圧ＶＧＨの前半部は２水平期間２Ｈが重なるようになる。
【００６３】
次いで、第２Ｌ−ステージＳＴＬ２が第３クロック信号ＣＬＫ３に対応してゲートハイ電圧ＶＧＨを第３ゲートラインＧＬ３に出力し、その後、第２Ｒ−ステージＳＴＲ２が第４クロック信号ＣＬＫ４に対応して３水平期間３Ｈの間ゲートハイ電圧ＶＧＨを第４ゲートラインＧＬ４に出力する。
【００６４】
以上で説明しているゲートハイ電圧パルスは、本発明のステージのゲート出力端を介して出力されるゲート駆動電圧である。本発明では、ステージにゲート出力端とキャリー信号出力端を分離配置し、ゲート出力端からゲートハイ電圧パルスを出力し、キャリー信号出力端からキャリー信号ＣＳを出力する。ｋ番目のゲートラインＧＬｋと連結されたステージのキャリー信号ＣＳは、同じ駆動部内のｋ−３番目のゲートラインＣＬｋ−３に連結された放電回路を制御する。
【００６５】
この時、第１Ｌ−ステージＳＴＬ１は、第１クロック信号ＣＬＫ１に対応して第１ゲートラインＧＬ１にゲートロー電圧ＶＧＬを出力し、同時に第１ゲートラインＧＬ１の終端と連結された第１Ｒ−放電トランジスタＴＲ１のゲート端に第２ＲステージＳＴＲ２から出力するキャリー信号ＣＳが印加される。したがって、第１Ｒ−放電トランジスタＴＲ１が第２ＲステージＳＴＲ２のキャリー信号ＣＳによってターンオンされる。また、第１ゲートラインＧＬ１が第１放電トランジスタＴＲ１の第１及び第２電極を経由してゲートロー電圧ＶＧＬラインと連結され、したがって、第１ゲートラインＧＬ１上の電圧がゲートハイ電圧ＶＧＨからゲートロー電圧ＶＧＬに迅速に遷移される。
【００６６】
すなわち、第１ゲートラインＧＬ１の両側から同時にゲートロー電圧ＶＧＬが印加されてライン抵抗による信号遅延が最小化され、第１ゲートラインＧＬ１は、放電トランジスタ（放電回路）によって速かに放電されるようになる。
【００６７】
また、ゲートハイ電圧ＶＧＨが「ハイ」状態から「ロー」状態に遷移される時の遅延を最小化するために、本発明では、ステージのキャリー信号ＣＳ出力端から直接出力されるキャリー信号ＣＳを放電トランジスタのゲート電極に供給した。
【００６８】
従来の技術では、一般にステージのゲートハイ電圧ＶＧＨを制御信号に使用していたが、ゲートハイ電圧ＶＧＨはゲートラインと連結されているため、多くの負荷を受けている。したがって、放電回路の放電トランジスタをターンオンするために供給されるゲートハイ電圧ＶＧＨもゲートラインと連結された状態ではより大きい遅延値を持つため、負荷と連結されていないキャリー信号ＣＳによって放電回路を制御する場合、迅速な放電が行われることができる。
【００６９】
図４Ａ及び図４Ｂは、本発明の第１の実施の形態による液晶表示装置のゲート駆動部に配置されたステージの構造とステージ出力部の回路構造を示す図で、図５は、本発明の第１の実施の形態によってゲート駆動部のｎ番目のステージで出力されるゲート駆動電圧とキャリー信号を比較した図である。
【００７０】
図示のように、本発明のゲート駆動部にそれぞれ形成されているステージは、クロックＣＬＫ信号、ゲートハイ電圧ＶＧＨ及びゲートロー電圧ＶＧＬなどを入力信号として供給される入力部１７１、入力部１７１の信号を用いて出力部１７３を制御するための制御信号を発生する制御部１７２、及びクロック信号及び制御信号を用いてゲートハイ電圧ＶＧＨ及びキャリー信号を出力する出力部１７３を含む。
【００７１】
本発明のステージの出力部１７３は、ゲート出力部１７３ａとキャリー信号出力部１７３ｂとを含み、ゲート出力部１７３ａは、第１プルアップトランジスタＴｒｐｕ１と第１プルダウントランジスタＴｒｐｕｄ１を有することができ、キャリー信号出力部１７３ｂは、第２プルアップトランジスタＴｒｐｕ２と第２プルダウントランジスタＴｒｐｕｄ２を有し得る。
【００７２】
前記ゲート出力部１７３は、クロック信号ＣＬＫ及び制御部１７２からの制御信号を用いてゲート出力端からゲートハイ電圧（ＶＧＨ：ゲート駆動電圧、Ｇａｔｅ  ｓｉｇｎａｌ）を出力し、ステージと連結されているゲートラインにゲートハイ電圧（駆動電圧）ＶＧＨを出力する。すなわち、前記ゲートハイ電圧ＶＧＨは、ステージ内のＱ及び／Ｑノード上の制御信号に応じて選択的に発生され該当ステージと連結されたゲートラインにゲートハイ電圧が供給される。
【００７３】
また、前記キャリー信号出力部１７３ｂは、クロック信号ＣＬＫ及び制御部１７２からの制御信号に応じてキャリー信号出力端からキャリー信号ＣＳを出力し、現在、Ｎ番目のゲートラインのステージでＮ−３番目のゲートラインに連結されている放電回路（放電トランジスタ）を活性化する。
【００７４】
同じくキャリー信号もＱ及び／Ｑノードの制御信号に応じて制御され得る。したがって、キャリー信号は、ゲートハイ電圧ＶＧＨと同じ形態の波形を有することができる。キャリー信号は、キャリー信号出力部１７３ｂから出力されるが、いずれのゲートラインとも連結されておらず、他のゲートラインに連結されている放電回路を制御するため初期遅延なく放電回路を動作させることができる。
【００７５】
これによって、それぞれのゲートラインに供給されたゲートハイ電圧がロー電圧に遅延無く速かに放電されることができる。
【００７６】
図５に示すように、ｋｔｈステージのゲート出力端から出力される信号を見てみると、「ロー」から「ハイ」に遷移される区間に遅延が発生するが、「ハイ」から「ロー」に遷移される場合には遅延が従来の技術（点線−−）に比べ改善されたことがわかる。
【００７７】
これは、Ｎｔｈステージと対応するＮ番目のゲートラインに連結された放電回路にＮ+３番目のゲートラインに連結されているステージのキャリー信号ＣＳによって放電回路が動作されるため、Ｎ番目のゲートラインに供給されたゲートハイ電圧ＶＧＨが迅速に放電されるからである。
【００７８】
すなわち、ステージ内でキャリー信号とゲートハイ電圧ＶＧＨを分離しない場合は、放電回路を、活性化する制御信号をゲートハイ電圧ＶＧＨに使用する。この場合、Ｎｔｈ  ゲート信号を見ると、ゲートハイ電圧ＶＧＨは初期遅延値を有して「ハイ」状態になるため、放電回路のターンオン／ターンオフも初期遅延値だけ遅延動作するようになって点線のようにゲートハイ電圧ＶＧＨが速かに放電されない。
【００７９】
本発明では、ゲートラインに連結されている放電回路を制御するために、ステージにゲートラインが連結されていないキャリー信号出力端を形成し、このキャリー信号出力端を介してステージで生成されたキャリー信号ＣＳを即座に放電回路に供給してそれぞれのゲートラインＧ１，・・・Ｇｎに供給されたゲートハイ電圧ＶＧＨを迅速に放電させるようにした。
【００８０】
図６は、本発明の第１の実施の形態による液晶表示装置のゲートラインに供給されたゲート駆動電圧の変化を示す図である。
【００８１】
図６及び図３に示すように、本発明の第１実施の形態による放電回路を備えた液晶表示装置において、各ゲートラインＧＬ１〜ＧＬｎは、３水平期間３Ｈの間ゲートハイ電圧ＶＧＨレベルに充電された後、またゲートロー電圧ＶＧＬレベルに放電される。この時、隣接したゲートラインＧＬ１〜ＧＬｎの間には２水平期間２Ｈずつ重なり、同じゲート駆動部と連結されるラインの間には１水平期間１Ｈずつ重なる。ここで、データ電圧ｄは、ゲートラインＧＬｎ−１〜ＧＬｎの間の重なる期間のうち、１水平期間１Ｈの間に各画素に印加される。特に、図示のようにゲートラインの放電時には、両側端にゲートロー電圧ＶＧＬが印加されて急激な傾斜をなし、ゲートロー電圧ＶＧＬレベルに遷移される（図６のｃ）。
【００８２】
本発明では、図３に示すように、第１ゲートラインＧＬ１に連結されている第１Ｒ−放電トランジスタＴＲ１が第４ゲートラインＧＬ４に連結された第２ＲステージＳＴＲ２のキャリー信号ＣＳによってターンオンされるため、第１ゲートラインＧＬ１のゲートハイ電圧ＶＧＨが「ロー」状態に遷移される時、遅延なく即座に放電される。点線（−−）は第４ゲートラインＧＬに供給されるゲートハイ電圧ＶＨＧで第１Ｒ−放電トランジスタＴＲ１がターンオンされた場合、ゲートハイ電圧ＶＨＧが「ハイ」から「ロー」に遷移される時、遅延が生じる問題点を示したものである。
【００８３】
図示のように、第１ゲート駆動部１４０ａと第２ゲート駆動部１４０ｂに配置されている放電回路（Ｌ−放電トランジスタとＲ−放電トランジスタ）を制御するキャリー信号ＣＳの前段がゲートハイ電圧ＶＨＧの前段と異なって非常に理想的に「ロー」状態から「ハイ」状態に遷移されることがわかる。
【００８４】
したがって、それぞれのゲートラインＧＬ１，・・・ＧＬｎに連結されている放電トランジスタは、各ステージで供給されるキャリー信号により速かにターンオン／ターンオフされ、ゲートハイ電圧ＶＧＨを遅延無く放電させる。
【００８５】
図７は、本発明の第２の実施の形態による液晶表示装置及びその駆動部を示す図である。
【００８６】
本発明の第２の実施の形態は、１２０Ｈｚ動作時により安定した駆動のために４相のクロック信号ＣＬＫ１〜ＣＬＫ４を用いたものである。したがって、第１の実施の形態で説明したゲート駆動部に配置されているそれぞれのステージの構造は第２の実施の形態に同様に適用される。以下、第１の実施の形態と区別される部分を中心に説明する。
【００８７】
図示のように、本発明の液晶表示装置は、画像を表示する液晶ディスプレイパネル２０１、外部システムからタイミング信号を印加されて各種制御信号を生成するタイミング制御部２２０、制御信号に対応して液晶ディスプレイパネル２０１を制御するゲート及びデータ駆動部２４０、２５０を含む。
【００８８】
その他、タイミング制御部２２０は、ゲート駆動部２４０の各ステージの駆動タイミングを決定する複数のクロック信号ＣＬＫ１〜ＣＬＫ４を生成し、ゲート駆動部２４０に提供する。ここで、第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４は、ハイ区間が２水平期間２Ｈの間進められ、互いに１水平期間１Ｈが重なる信号である。
【００８９】
ゲート駆動部２４０は、液晶ディスプレイパネル２０１の両端、非表示領域Ｎ／Ａに２つが備えられる。各ゲート駆動部２４０ａ、２４０ｂは、シフトレジスタを含む複数のステージからなる。
【００９０】
このような第１及び第２ゲート駆動部２４０ａ、２４０ｂは、タイミング制御部２２０から入力されるゲート制御信号ＧＣＳに応じて水平期間毎にゲート駆動電圧の出力動作を交互に行うことによってゲート駆動電圧が液晶ディスプレイパネル２０１に形成された複数のゲートラインＧＬ１〜ＧＬｎに水平期間１Ｈ毎に順に出力されるようにする。ここで、各ゲートラインに出力されたゲート駆動電圧は、ゲートハイ電圧ＶＧＨを２水平期間２Ｈの間維持し、各ゲートライン上のゲート駆動電圧のゲートハイ電圧区間は隣接した前後のゲートライン上のそれらと１水平期間１Ｈの間重なる。これは、ゲートラインＧＬ１〜ＧＬｎをプレチャージするためで、データ電圧の印加時により安定した画素充電を進めることができる。
【００９１】
このために、第１ゲート駆動部２４０ａには、それぞれ２水平期間２Ｈに該当するパルス幅を有する第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３が印加され、第２ゲート駆動部２４０ｂには、第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３と１水平期間１Ｈが重なり、２水平期間２Ｈに該当するパルス幅を有する第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４が印加される。
【００９２】
一例として、第１ゲート駆動部２４０ａがｎ番目のゲートラインＧＬｎにゲートハイ電圧ＶＧＨを出力すると、１水平期間１Ｈの後、第２ゲート駆動部２４０ｂはｎ+１番目のゲートラインＧＬｎ+１にゲートハイ電圧ＶＧＨを出力する。
【００９３】
次いで、１水平期間１Ｈの後、再度第１ゲート駆動部２４０ａがｎ+２番目のゲートラインＧＬｎ+２にゲートハイ電圧ＶＧＨを出力すると、これと同時に、第１ゲート駆動部２４０ａはｎ番目のゲートラインＧＬｎにゲートロー電圧ＶＧＬを出力して薄膜トランジスタＴＦＴをターンオフすることで、液晶キャパシタＣｌｃに充電されたデータ電圧が１フレームの間維持されるようにする。第２ゲート駆動部２４０ｂの場合も第１ゲート駆動部２４０ａと同様に動作するが、ゲートラインが互いに交互に連結されている。これについての具体的な説明は第１の実施の形態を参照する。
【００９４】
特に、本発明は、ゲートラインＧＬｎの電圧がゲートハイ電圧ＶＧＨからロー電圧ＶＧＬに切り替えられる時点で放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊをさらに備えてゲートラインＧＬｎの放電遅延を最小化することを特徴とする。前述した放電回路は、各ゲートラインＧＬ１〜ＧＬｎに対応してその終端と連結され、奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１と連結されるＲ放電回路ＴＲ１〜ＴＲｊ（ｊは自然数）は、第２ゲート駆動部２４０ｂに隣接して備えられ、偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎと連結されるＬ放電回路ＴＬ１〜ＴＬｊは、第１ゲート駆動部２４０ａに隣接して備えられる。
【００９５】
本発明では、ゲート駆動部２４０の各ステージも、図４Ａ及び図４Ｂのように、ゲート出力端とキャリー信号ＣＳ出力端を形成し、放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊを初期遅延のないキャリー信号ＣＳによって制御させた。
【００９６】
図８は、本発明の第２の実施の形態による液晶ディスプレイパネル上に形成されたゲート駆動部及び放電回路の構造を示す図である。
【００９７】
図示のように、本発明のゲート駆動部は、液晶ディスプレイパネルの一端に形成される第１ゲート駆動部２４０ａ及び他端に形成される第２ゲート駆動部２４０ｂを含む。一方、放電回路のそれぞれは、シングル放電トランジスタに具現されることができる。したがって、ゲートドライバ２４０は、第１ゲート駆動部２４０ａの各ステージの間に形成される複数のＬ−放電トランジスタＴＬ１〜ＴＬｊ及び第２ゲート駆動部２４０ｂの各ステージの間に形成される複数のＲ−放電トランジスタＴＲ１〜ＴＲｊを含む。
【００９８】
各ステージには、４相方式で第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４、ゲートハイ電圧ＶＧＨ、他のステージから供給されるキャリー信号ＣＳ及びゲートロー電圧ＶＧＬが印加され、図示していないが、電源電圧ＶＤＤ及び接地電圧ＧＮＤが印加され得る。特に、第１乃至第４クロック信号ＣＬＫ１〜ＣＬＫ４は、ハイ区間が２水平期間２Ｈの間進められ、そのハイ区間が互いに１水平期間１Ｈずつ重なる信号である。
【００９９】
本発明のゲート駆動部２４０を構成するそれぞれのステージは、従来の技術と異なりゲート駆動電圧（ゲートハイ電圧）及び隣接したゲートラインに連結されている放電回路を制御するキャリー信号をを出力する出力部を含む。各ステージの出力部はゲート駆動電圧を出力するゲート出力端及びキャリー信号を出力するキャリー出力端を含む（図４Ａ及び図４Ｂ参照）。
【０１００】
第１ゲート駆動部２４０ａは、第１及び第３クロック信号ＣＬＫ１、ＣＬＫ３、ゲートハイ電圧ＶＧＨ、キャリー信号ＣＳ及びゲートロー電圧ＶＧＬを印加され、ゲートスタートパルスＧＳＰに対応する第１スタート電圧Ｖｓｔ１に応じて複数の奇数ゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１にゲート駆動電圧を出力する。ゲート駆動電圧は、薄膜トランジスタをターンオンするゲートハイ電圧パルスを有する。このゲートハイ電圧パルスは２水平同期期間４Ｈの幅を有する。各ゲートラインに出力されたゲートハイ電圧パルスは、該当ゲートラインと隣接した前後のゲートラインに供給されたゲートハイ電圧パルスと互いに１水平同期期間１Ｈずつ重なる。
【０１０１】
このような第１ゲート駆動部２４０ａは、前記第１スタート電圧Ｖｓｔ１に対して互いに直列連結された第１乃至第ｊ（ｊは自然数）Ｌ−ステージＳＴＬ１〜ＳＴＬｊと、１つのダミーＬ−ステージＤＴＬからなる。
【０１０２】
第２ゲート駆動部２４０ｂは、第２及び第４クロック信号ＣＬＫ２、ＣＬＫ４、ゲートハイ電圧ＶＧＨ、キャリー信号ＣＳ及びゲートロー電圧ＶＧＬを印加され、ゲートスタートパルスＧＳＰに対応する第２スタート電圧Ｖｓｔ２に応じて２水平期間毎に順に複数の偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎにゲート駆動電圧を出力する。偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎに供給されたゲート駆動電圧は、奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１上のそれらと同じゲートハイ電圧パルスを有する。
【０１０３】
このような第２ゲート駆動部２４０ｂは、第２スタート電圧Ｖｓｔ２に対してが互いに直列連結された第１乃至第ｊ（ｊは自然数）Ｒ−ステージＳＴＲ１〜ＳＴＲｊと、１つのダミーＲ−ステージＤＴＲからなる。
【０１０４】
また、前記ゲート駆動部２４０は、ダミーＬステージＤＴＬを含むＬ−ステージＳＴＬ１〜ＳＴＬｊの間には配置されたＬ−放電トランジスタＴＬ１〜ＴＬｊを備える。
【０１０５】
Ｌ−放電トランジスタＴＬ１〜ＴＬｊの第１電極は、Ｒ−ステージＳＴＲ１〜ＳＴＲｊの出力端及びダミーＲ−ステージＤＴＲの出力端と連結される偶数番目のゲートラインＧＬ２ｎ，ＧＬ４，・・・，ＧＬｎと連結される。ゲート電極は、第１電極が接続されたＲステージより後順のＲステージまたはダミーＲステージのキャリー信号出力端と連結される。そして、Ｌ−放電トランジスタＴＬ１〜ＴＬｊの第２電極には、ゲートロー電圧ＶＧＬ供給ラインが連結される。
【０１０６】
すなわち、第１Ｌ−放電トランジスタＴＬ１の第１電極は、第２ゲートラインＧＬ２と連結され、ゲート電極は、第４ゲートラインＧＬ４と連結された第２ＲステージＳＴＬ２のキャリー信号出力端ＣＳと連結され、第２電極には、ゲートロー電圧ＶＧＬが印加される構造である。
【０１０７】
また、前記ゲート駆動部２４０は、ダミーＲステージＤＴＲを含むＲ−ステージＳＴＲ１〜ＳＴＲｊの間には配置されたＲ−放電トランジスタＴＲ１〜ＴＲｊを備える。
【０１０８】
Ｒ−放電トランジスタＴＲ１〜ＴＲｊの第１電極は、Ｌ−ステージＳＴＬ１〜ＳＴＬｋの出力端と連結される奇数番目のゲートラインＧＬ１，ＧＬ３，・・・，ＧＬｎ−１と連結される。ゲート電極は、第１電極が接続されたＬステージより後順のＬステージまたはダミーＬステージのキャリー信号出力端と連結される。そして、Ｒ−放電トランジスタＴＲ１〜ＴＲｊの第２電極には、ゲートロー電圧ＶＧＬ供給ラインが連結される。
【０１０９】
すなわち、第１Ｒ−放電トランジスタＴＲ１の第１電極は、第１ゲートラインＧＬ１と連結され、ゲート電極は、第３ゲートラインにゲートハイ電圧を供給する第２Ｌステージのキャリー信号出力端と連結され、第２電極には、ゲートロー電圧ＶＧＬが印加される構造である。
【０１１０】
本発明の第２の実施の形態は第１の実施の形態の動作と同じ動作を行うが、４相クロック信号ＣＬＫ１〜ＣＬＫ４によって第１ゲートラインＧＬ１に連結されている第１Ｒ−放電トランジスタＴＲ１のターンオン信号を反対側の第２Ｌ−ステージＳＴＬ２のキャリー信号ＣＳに使用する。
【０１１１】
また、第２ゲートラインＧＬ２に連結されている第１Ｌ−放電トランジスタＴＬ１のターンオン信号は、反対側の第２Ｒ−ステージＳＴＲ２のキャリー信号ＣＳを使用する。
【０１１２】
すなわち、それぞれのゲートラインＧＬ１，・・・ＧＬｎに連結されている放電回路ＴＬ１〜ＴＬｊ、ＴＲ１〜ＴＲｊをゲートラインに供給されるゲートハイ電圧ＶＧＨを使用せず、それぞれのステージから独立して出力されるキャリー信号ＣＳを使用してゲートハイ電圧ＶＧＨの遅延を防止した。
【０１１３】
図９は、本発明の第２の実施の形態による液晶表示装置のゲートラインに供給されたゲート駆動電圧の変化を示す図である。
【０１１４】
図８及び図９に示すように、本発明の第２の実施の形態による放電回路を備えた液晶表示装置において、各ゲートラインＧＬ１〜ＧＬｎは、２水平期間２Ｈの間ゲートハイ電圧ＶＧＨレベルに充電された後、再度ゲートロー電圧ＶＧＬレベルに放電される。この時、隣接したゲートラインＧＬ１〜ＧＬｎの間には１水平期間１Ｈずつ重なり、同じゲート駆動部と連結されるライン上のゲートハイ電圧ＶＧＨは時間的に互いに重ならなくなる。ここで、データ電圧ｄは、ゲートラインＧＬｎ−１〜ＧＬｎの間の重なる期間のうち、１水平期間１Ｈの間に各画素に印加される。
【０１１５】
特に、図示のように、ゲートラインの放電時には、両側端にゲートロー電圧ＶＧＬが印加されて急激な傾斜をなし、ゲートロー電圧ＶＧＬレベルに遷移されるようになる（図９のＦ）。
【０１１６】
本発明では、図８に示すように、第１ゲートラインＧＬ１に連結されている第１Ｒ−放電トランジスタＴＲ１が第３ゲートラインＧＬ３に連結された第２ＬステージＳＴＬ２のキャリー信号ＣＳによってターンオンされるため、第１ゲートラインＧＬ１のゲートハイ電圧ＶＨＧが「ロー」状態に遷移される時、遅延なく即座に放電される。点線（図９のＹ、−−）は第３ゲートラインＧＬに供給されるゲートハイ電圧ＶＨＧに第１Ｒ−放電トランジスタＴＲ１がターンオンした場合、ゲートハイ電圧ＶＨＧが「ハイ」から「ロー」に遷移される時、遅延が生じる問題点を示したものである。
【０１１７】
図示のように、第１ゲート駆動部２４０ａと第２ゲート駆動部２４０ｂに配置されている放電回路（Ｌ−放電トランジスタとＲ−放電トランジスタ）を制御するキャリー信号ＣＳの前段がゲートハイ電圧ＶＨＧの前段と異なり非常に理想的に「ロー」状態から「ハイ」状態に遷移されることがわかる。
【０１１８】
したがって、それぞれのゲートラインＧＬ１，・・・ＧＬｎに連結されている放電トランジスタは、各ステージで供給されるキャリー信号によって速かにターンオン／ターンオフされ、ゲートハイ電圧ＶＧＨを放電させる。
【符号の説明】
【０１１９】
１０１：液晶ディスプレイパネル
１２０：タイミング制御部
１２５：データ駆動部
１４０：ゲート駆動部
Ａ／Ａ：表示領域
Ｎ／Ａ：非表示領域
ＴＬ１〜ＴＬｊ：Ｌ−放電回路（放電トランジスタ）
ＴＲ１〜ＴＲｊ：Ｒ−放電回路（放電トランジスタ）
ＴＦＴ：薄膜トランジスタ
Ｃｌｃ：液晶キャパシタ
Ｃｓｔ：ストレージキャパシタ
【図１】
2014071451.tif 000003
【図２】
2014071451.tif 000004
【図３】
2014071451.tif 000005
【図４Ａ】
2014071451.tif 000006
【図４Ｂ】
2014071451.tif 000007
【図５】
2014071451.tif 000008
【図６】
2014071451.tif 000009
【図７】
2014071451.tif 000010
【図８】
2014071451.tif 000011
【図９】
2014071451.tif 000012