(57)【要約】【課題】ＳＯＩ構造を有する半導体基板において、埋込酸化膜の膜厚を厚くする。【解決手段】支持基板ＳＳ１を準備する工程と、シリコンにより構成され、かつ第１シリコン酸化膜が設けられた第１ドナー基板に水素イオンを注入する工程と、支持基板ＳＳ１の一面に前記第１ドナー基板を貼り付ける工程と、第１ドナー基板に対し熱処理を施す工程と、第１ドナー基板の一部を剥離する工程と、を備える。また、支持基板ＳＳ１を準備する上記工程において、シリコンにより構成され、かつ第２シリコン酸化膜が設けられた第２ドナー基板に水素イオンを注入する工程と、支持基板ＳＳ１の一面に前記第２ドナー基板を貼り付ける工程と、第２ドナー基板に対し熱処理を施す工程と、第２ドナー基板の一部を剥離する工程と、を有する酸化膜形成工程が、一回または複数回行われる。【選択図】図１
2014236086.tif 000002
【特許請求の範囲】
【請求項１】
支持基板を準備する工程と、
シリコンにより構成され、かつ第１シリコン酸化膜が設けられた第１ドナー基板に、前記第１シリコン酸化膜を介して水素イオンを注入する工程と、
前記支持基板の一面に、前記第１シリコン酸化膜が前記支持基板に接合する向きに前記第１ドナー基板を貼り付ける工程と、
前記第１ドナー基板に対し熱処理を施す工程と、
前記第１ドナー基板の一部を剥離する工程と、
を備え、
前記支持基板を準備する前記工程において、
シリコンにより構成され、かつ第２シリコン酸化膜が設けられた第２ドナー基板に、前記第２シリコン酸化膜を介して水素イオンを注入する工程と、
前記支持基板の前記一面に、前記第２シリコン酸化膜が前記支持基板に接合する向きに前記第２ドナー基板を貼り付ける工程と、
前記第２ドナー基板に対し熱処理を施す工程と、
前記第２ドナー基板の一部を剥離する工程と、
を有する酸化膜形成工程が、一回または複数回行われる半導体基板の製造方法。
【請求項２】
請求項１に記載の半導体基板の製造方法において、
前記酸化膜形成工程は、前記第２ドナー基板の一部を剥離する前記工程の後において、前記支持基板上に残存する前記第２ドナー基板を酸化または除去する工程をさらに有する半導体基板の製造方法。
【請求項３】
請求項２に記載の半導体基板の製造方法において、
前記支持基板上に残存する前記第２ドナー基板を酸化または除去する前記工程は、前記支持基板上に残存する前記第２ドナー基板を急速熱酸化処理によって酸化することにより行われる半導体基板の製造方法。
【請求項４】
請求項２に記載の半導体基板の製造方法において、
前記第２ドナー基板の一部を剥離する前記工程後に前記支持基板上に残存する前記第２ドナー基板の膜厚は、前記第１ドナー基板の一部を剥離する前記工程後に前記支持基板上に残存する前記第１ドナー基板の膜厚よりも薄い半導体基板の製造方法。
【請求項５】
請求項１に記載の半導体基板の製造方法において、
前記支持基板を準備する工程は、前記酸化膜形成工程を行う前において、前記支持基板の前記一面上にトラップ準位を有するトラップ層を形成する工程をさらに備える半導体基板の製造方法。
【請求項６】
請求項５に記載の半導体基板の製造方法において、
前記トラップ層は、多結晶シリコンにより構成される半導体基板の製造方法。
【請求項７】
請求項１に記載の半導体基板の製造方法において、
前記支持基板を準備する前記工程において、前記酸化膜形成工程は複数回行われ、
一の前記酸化膜形成工程における前記第２シリコン酸化膜の膜厚と、他の前記酸化膜形成工程における前記第２シリコン酸化膜の膜厚は、互いに異なる半導体基板の製造方法。
【請求項８】
シリコンにより構成される支持基板と、
前記支持基板上に設けられ、トラップ準位を有するトラップ層と、
前記トラップ層上に設けられ、酸化シリコンにより構成される埋込酸化層と、
前記埋込酸化層上に設けられたシリコン層と、
を備え、
前記埋込酸化層の膜厚は３μｍ以上である半導体基板。
【請求項９】
請求項８に記載の半導体基板において、
前記トラップ層は、多結晶シリコンにより構成されている半導体基板。
【請求項１０】
半導体基板と、
前記半導体基板上に設けられた半導体素子と、
を備え、
前記半導体基板は、
シリコンにより構成される支持基板と、
前記支持基板上に設けられ、トラップ準位を有するトラップ層と、
前記トラップ層上に設けられ、酸化シリコンにより構成される埋込酸化層と、
前記埋込酸化層上に設けられたシリコン層と、
を有しており、
前記埋込酸化層の膜厚は３μｍ以上である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板およびその製造方法、ならびに半導体装置に関し、たとえば埋込酸化膜を有する半導体基板およびその製造方法、ならびに半導体装置に適用可能な技術である。
【背景技術】
【０００２】
近年、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造を有する基板、およびそれを用いた半導体装置について様々な検討がなされている。このような技術としては、たとえば特許文献１に記載のものがある。特許文献１に記載の技術は、ＳＯＩウェハを作製した後、ＳＯＩ層の外周端が埋め込み酸化膜の外周端よりも外側に位置した構造となるように埋め込み酸化膜の外周部を除去する処理を行うというものである。
【０００３】
また、ＳＯＩ構造に関する文献としては、非特許文献１および２も挙げられる。非特許文献１には、スマートカット（登録商標）プロセスを利用して多層ＳＯＩ構造を実現する方法について記載されている。非特許文献２には、高抵抗基板を支持基板として用いたＳＯＩ構造が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１３４２４２号公報
【非特許文献】
【０００５】
【非特許文献１】Identification of RF harmonic distortion on Si  substrates and its reduction using a trap-rich layer, Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008. IEEE Topical Meeting on  Page(s): 151 - 154
【非特許文献２】Multiple SOI layers by multiple Smart-Cut transfers, SOI Conference, 2000 IEEE International,  Page(s):134 - 135
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＳＯＩ構造を有する半導体基板は、たとえばイオン注入剥離法を用いて次のように製造することができる。まず、シリコン酸化膜を有するドナー基板に対し、当該シリコン酸化膜を介して水素イオンを注入する。次いで、支持基板の一面に、シリコン酸化膜が支持基板に接合する向きにドナー基板を貼り付ける。そして、ドナー基板を熱処理してドナー基板の一部を剥離する。これにより、ＳＯＩ構造を有する半導体基板が得られる。
【０００７】
一方で、ＳＯＩ構造を有する半導体基板については、その用途に応じて埋込酸化層の膜厚を厚くすることが求められる。しかしながら、イオン注入剥離法においては、シリコン酸化膜を介してドナー基板に水素イオンを注入することから、イオン注入装置の能力により当該シリコン酸化膜の膜厚が制限される場合があった。この場合、埋込酸化膜を厚くすることは困難となる。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、支持基板を準備する工程において、第２シリコン酸化膜を有する第２ドナー基板を用いたイオン注入剥離法による酸化膜形成工程を一回または複数回行う。そして、第１シリコン酸化膜を有する第１ドナー基板を用いたイオン注入剥離法により、上記支持基板上にＳＯＩ層を形成する。
【発明の効果】
【０００９】
前記一実施の形態によれば、ＳＯＩ構造を有する半導体基板において、埋込酸化膜の膜厚を厚くすることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体基板を示す断面図である。
【図２】第１の実施形態に係る半導体装置を示す断面図である。
【図３】図１に示す半導体基板の製造方法を示すフロー図である。
【図４】図１に示す半導体基板の製造方法を示すフロー図である。
【図５】図１に示す半導体基板の製造方法を示す断面図である。
【図６】図１に示す半導体基板の製造方法を示す断面図である。
【図７】図１に示す半導体基板の製造方法を示す断面図である。
【図８】図１に示す半導体基板の製造方法を示す断面図である。
【図９】図１に示す半導体基板の製造方法を示す断面図である。
【図１０】図１に示す半導体基板の製造方法を示す断面図である。
【図１１】第２の実施形態に係る半導体基板を示す断面図である。
【図１２】図１１に示す半導体基板の製造方法を示す断面図である。
【図１３】図１１に示す半導体基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る半導体基板ＳＢ１を示す断面図である。図２は、第１の実施形態に係る半導体装置ＳＥ１を示す断面図である。図３および図４は、図１に示す半導体基板ＳＢ１の製造方法を示すフロー図である。また、図５〜１０は、図１に示す半導体基板ＳＢ１の製造方法を示す断面図である。
【００１３】
本実施形態に係る半導体基板ＳＢ１の製造方法は、次のように行われる。
まず、支持基板ＳＳ１を準備する。次いで、シリコンにより構成され、かつ第１シリコン酸化膜ＦＯ１が設けられた第１ドナー基板ＦＤ１に、第１シリコン酸化膜ＦＯ１を介して水素イオンを注入する。次いで、支持基板ＳＳ１の一面に、第１シリコン酸化膜ＦＯ１が支持基板ＳＳ１に接合する向きに第１ドナー基板ＦＤ１を貼り付ける。次いで、第１ドナー基板ＦＤ１に対し熱処理を施す。次いで、第１ドナー基板ＦＤ１の一部を剥離する。
【００１４】
支持基板ＳＳ１を準備する上記工程においては、酸化膜形成工程が、一回または複数回行われる。酸化膜形成工程は、たとえば次のように行われる。
まず、シリコンにより構成され、かつ第２シリコン酸化膜ＳＯ１が設けられた第２ドナー基板ＳＤ１に、第２シリコン酸化膜ＳＯ１を介して水素イオンを注入する。次いで、支持基板ＳＳ１の上記一面に、第２シリコン酸化膜ＳＯ１が支持基板ＳＳ１に接合する向きに第２ドナー基板ＳＤ１を貼り付ける。次いで、第２ドナー基板ＳＤ１に対し熱処理を施す。次いで、第２ドナー基板ＳＤ１の一部を剥離する。
【００１５】
本実施形態によれば、支持基板ＳＳ１を準備する工程において、第２シリコン酸化膜ＳＯ１を有する第２ドナー基板ＳＤ１を用いたイオン注入剥離法による酸化膜形成工程を一回または複数回行う。そして、第１シリコン酸化膜ＦＯ１を有する第１ドナー基板ＦＤ１を用いたイオン注入剥離法により、支持基板ＳＳ１上にＳＯＩ層であるシリコン層ＳＩ１を形成する。このように、上記酸化膜形成工程を含む場合、埋込酸化層ＢＯ１は、第１シリコン酸化膜ＦＯ１および第２シリコン酸化膜ＳＯ１により構成されることとなる。したがって、ＳＯＩ構造を有する半導体基板ＳＢ１において、埋込酸化層ＢＯ１の膜厚を厚くすることが可能となる。
【００１６】
以下、本実施形態に係る半導体基板ＳＢ１の構成、半導体装置ＳＥ１の構成、および半導体基板ＳＢ１の製造方法について詳細に説明する。
【００１７】
まず、半導体基板ＳＢ１の構成について説明する。
半導体基板ＳＢ１は、ＳＯＩ構造を有するＳＯＩ基板である。図１においては、ウェハである半導体基板ＳＢ１が例示される。本実施形態において、半導体基板ＳＢ１の用途はとくに限定されないが、たとえば高周波デバイスの形成に用いることができる。
本実施形態に係る半導体基板ＳＢ１は、シリコンにより構成される支持基板ＳＳ１と、支持基板ＳＳ１上に設けられ、酸化シリコンにより構成される埋込酸化層ＢＯ１と、埋込酸化層ＢＯ１上に設けられたシリコン層ＳＩ１と、を備える。シリコン層ＳＩ１は、ＳＯＩ構造中においてＳＯＩ層として機能する。
【００１８】
支持基板ＳＳ１は、たとえば単結晶シリコン基板である。
本実施形態において、支持基板ＳＳ１としては、たとえば高抵抗シリコン基板を用いることができる。これにより、受動素子のＱ値を向上させる等、高周波デバイスにおける高周波特性の向上が可能となる。なお、本実施形態における支持基板ＳＳ１の構成は、これに限定されず、たとえば低い抵抗値を有する低抵抗シリコン基板であってもよい。
【００１９】
埋込酸化層ＢＯ１は、たとえばシリコン酸化膜である。
本実施形態において、埋込酸化層ＢＯ１の膜厚は、３μｍ以上である。これにより、埋込酸化層ＢＯ１における寄生容量を低減することができ、とくに高周波デバイスにおける高周波特性の向上を図ることが可能となる。なお、埋込酸化層ＢＯ１の膜厚の上限値は、とくに限定されないが、たとえば１０μｍである。
【００２０】
本実施形態に係る半導体基板ＳＢ１は、トラップ層ＴＬ１をさらに備えている。トラップ層ＴＬ１は、支持基板ＳＳ１と埋込酸化層ＢＯ１の間に設けられ、トラップ準位を有する。このように、支持基板ＳＳ１と埋込酸化層ＢＯ１の間にトラップ層ＴＬ１を設けることにより、高周波デバイスにおける高周波特性の向上を図ることが可能となる。なお、トラップ準位は、トラップ層ＴＬ１中に生じた点欠陥等の結晶欠陥に起因するものである。
本実施形態に係る半導体基板ＳＢ１の製造方法によれば、一回または複数回の酸化膜形成工程を行うことにより、トラップ層ＴＬ１を長時間の熱履歴にさらすことなく、トラップ層ＴＬ１上に厚膜の埋込酸化層ＢＯ１を形成することができる。したがって、トラップ層ＴＬ１を有するＳＯＩ基板である半導体基板ＳＢ１であっても、３μｍ以上という厚膜の埋込酸化層ＢＯ１を実現することができる。
【００２１】
トラップ層ＴＬ１は、たとえば多結晶シリコンにより構成される。これにより、トラップ準位を有するトラップ層ＴＬ１を容易に形成することが可能となる。
【００２２】
シリコン層ＳＩ１は、たとえば単結晶シリコン層である。
支持基板ＳＳ１が高抵抗シリコン基板である場合、シリコン層ＳＩ１としては、たとえば支持基板ＳＳ１よりも低い抵抗値を有する低抵抗シリコン基板を用いることができる。
【００２３】
次に、半導体装置ＳＥ１の構成について説明する。
半導体装置ＳＥ１は、半導体基板ＳＢ１と、半導体基板ＳＢ１上に設けられた半導体素子ＭＴ１と、を備えている。本実施形態に係る半導体装置ＳＥ１は、たとえば図１に示すウェハである半導体基板ＳＢ１上に、半導体素子ＭＴ１等の素子および多層配線層を形成した後、これを個片化することにより得られる。
本実施形態に係る半導体装置ＳＥ１は、たとえば高周波回路を含んでいる。この場合、半導体素子ＭＴ１は、たとえば高周波回路の一部を構成する。また、高周波回路としては、たとえば１００ＭＨｚ以上の高周波信号が入力されるものを用いることができる。
【００２４】
図２に示す例において、半導体素子ＭＴ１は、シリコン層ＳＩ１に設けられている。半導体素子ＭＴ１は、たとえばシリコン層ＳＩ１上に設けられたゲート絶縁膜ＧＩ１およびゲート電極ＧＥ１と、ゲート電極ＧＥ１を挟むようにシリコン層ＳＩ１に設けられたソース・ドレイン領域ＤＲ１と、を備える。また、ゲート電極ＧＥ１の側壁には、サイドウォールＳＷ１が設けられている。
シリコン層ＳＩ１には、たとえば半導体素子ＭＴ１を他の素子から分離する素子分離膜ＥＬ１が設けられている。素子分離膜ＥＬ１は、たとえばシリコン層ＳＩ１を貫通して埋込酸化層ＢＯ１へ至るように形成される。
【００２５】
図２に示す例において、半導体基板ＳＢ１上には、半導体素子ＭＴ１を覆うように層間絶縁膜ＩＩ１が形成されている。層間絶縁膜ＩＩ１中には、ソース・ドレイン領域ＤＲ１へ接続されるコンタクトプラグＣＰ１が埋め込まれている。また、層間絶縁膜ＩＩ１上には、たとえば複数の配線層からなる多層配線構造が形成される。各配線層は、たとえば層間絶縁膜ＩＩ２と、層間絶縁膜ＩＩ２中に形成された配線ＩＣ１と、により構成される。
なお、半導体素子ＭＴ１および多層配線構造の構成は、図２に例示するものに限定されず、半導体装置ＳＥ１の用途等に応じて適宜選択することが可能である。
【００２６】
次に、半導体基板ＳＢ１の製造方法について説明する。ここでは、図３および図４に示すフローに沿った、半導体基板ＳＢ１の製造方法の一例を示す。
【００２７】
まず、支持基板ＳＳ１を準備する（Ｓ０１）。
本実施形態においては、たとえば次のように支持基板ＳＳ１を準備する工程（Ｓ０１）が行われる。まず、図５（ａ）および図５（ｂ）に示すように、支持基板ＳＳ１の一面上にトラップ準位を有するトラップ層ＴＬ１を形成する。トラップ層ＴＬ１は、たとえば多結晶シリコンにより構成される。また、当該工程において形成されるトラップ層ＴＬ１の膜厚は、とくに限定されないが、たとえば１０００ｎｍ程度とすることができる。次いで、酸化膜形成工程を一回または複数回行う。これにより、支持基板ＳＳ１の一面上に第２シリコン酸化膜ＳＯ１を形成する。本実施形態においては、たとえばシリコン層ＳＩ１の一面上にトラップ層ＴＬ１を介して第２シリコン酸化膜ＳＯ１が形成される。
【００２８】
上記酸化膜形成工程は、たとえば以下のように行われる。
まず、図６（ａ）に示すように、一面に第２シリコン酸化膜ＳＯ１を有し、かつシリコンにより構成される第２ドナー基板ＳＤ１を準備する（Ｓ１１）。この工程における第２シリコン酸化膜ＳＯ１の膜厚は、求められる埋込酸化層ＢＯ１の厚さに応じて適宜選択できる。本実施形態において、第２シリコン酸化膜ＳＯ１の膜厚は、たとえば２０００ｎｍ程度とすることができる。
【００２９】
次いで、図６（ｂ）に示すように、第２ドナー基板ＳＤ１に、第２シリコン酸化膜ＳＯ１を介して水素イオンを注入する（Ｓ１２）。
本実施形態においては、第２ドナー基板ＳＤ１の一部を剥離する後述の工程（Ｓ１５）の後に支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１の膜厚が２０ｎｍ以下となるように、水素イオン注入工程（Ｓ１２）におけるイオンの投影飛程（Ｒｐ）を調整する。これにより、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化または除去する後述の工程（Ｓ１６）において、第２ドナー基板ＳＤ１の酸化または除去を容易に行うことができる。また、水素イオンのドーズ量は、特に限定されないが、たとえば１Ｅ１７ａｔｏｍｓ／ｃｍ２とすることができる。なお、図６（ｂ）における破線は、第２ドナー基板ＳＤ１のうちの水素イオンが注入されたイオン注入層を模式的に示すものである。図７（ａ）において同様である。
【００３０】
次いで、図７（ａ）に示すように、支持基板ＳＳ１の一面に、第２シリコン酸化膜ＳＯ１が支持基板ＳＳ１に接合する向きに第２ドナー基板ＳＤ１を貼り付ける（Ｓ１３）。本実施形態においては、たとえば支持基板ＳＳ１上に設けられたトラップ層ＴＬ１を介して、支持基板ＳＳ１に第２ドナー基板ＳＤ１を貼り付ける。この場合、トラップ層ＴＬ１と第２シリコン酸化膜ＳＯ１が互いに接触することとなる。
【００３１】
次いで、第２ドナー基板ＳＤ１に対し熱処理を施す（Ｓ１４）。これにより、水素イオン注入により第２ドナー基板ＳＤ１内に生じた気泡が成長し、水素イオン注入層において第２ドナー基板ＳＤ１が劈開する。この熱処理は、たとえば４００℃以上６００℃以下の温度条件下において行われる。
【００３２】
次いで、第２ドナー基板ＳＤ１の一部を剥離する（Ｓ１５）。この工程では、第２ドナー基板ＳＤ１に生じた劈開面に沿って、第２ドナー基板ＳＤ１の一部を剥離する。これにより、図７（ｂ）に示す構造が得られることとなる。なお、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１の膜厚は、たとえば第２ドナー基板ＳＤ１の一部を剥離する工程（Ｓ１５）の後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等を用いた研磨処理を行うことにより調整することもできる。
このように、第２ドナー基板ＳＤ１を準備する工程（Ｓ１１）から第２ドナー基板ＳＤ１の一部を剥離する工程（Ｓ１５）までは、イオン注入剥離法を用いて行われる。
【００３３】
本実施形態において、第２ドナー基板ＳＤ１の一部を剥離する上記工程（Ｓ１５）後に支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１の膜厚は、たとえば第１ドナー基板ＦＤ１の一部を剥離する後述の工程（Ｓ０６）後に支持基板ＳＳ１上に残存する第１ドナー基板ＦＤ１の膜厚よりも薄い。これにより、後述する第２ドナー基板ＳＤ１を酸化または除去する工程（Ｓ１６）を短時間により行うことができ、当該工程（Ｓ１６）によるトラップ層ＴＬ１に対する影響を抑えることができる。
なお、第２ドナー基板ＳＤ１の一部を剥離する工程（Ｓ１５）後に支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１の膜厚は、第２ドナー基板ＳＤ１に水素イオンを注入する工程（Ｓ１２）における注入条件を調整することにより制御することが可能である。
【００３４】
次いで、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化または除去する（Ｓ１６）。この工程により、支持基板ＳＳ１は、たとえば支持基板ＳＳ１の一面上にシリコンにより構成される第２ドナー基板ＳＤ１が実質的に残存しない構成を有することとなる。このとき、支持基板ＳＳ１の一面上には、トラップ層ＴＬ１および第２シリコン酸化膜ＳＯ１のみが残存することとなる。
図７（ｃ）に示す例では、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化している。このとき、第２ドナー基板ＳＤ１は、たとえば急速熱酸化処理（ＲＴＯ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ））により酸化される。これにより、トラップ層ＴＬ１に起因する高周波特性の向上という効果が長時間の熱処理により損なわれてしまうことを抑制することができる。急速熱酸化処理の処理条件は、残存する第２ドナー基板ＳＤ１の膜厚に応じて適宜調整でき、たとえば１０５０℃以上１２００℃以下、１０秒以上１２０秒以下とすることができる。
また、本実施形態では、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を除去することにより、当該工程（Ｓ１６）を行ってもよい。支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１は、たとえばＣＭＰ等を用いた研磨処理により除去することが可能である。
本実施形態においては、たとえばこのようにして酸化膜形成工程が行われる。
【００３５】
図１０は、酸化膜形成工程を複数回行う場合において、二回目以降の酸化膜形成工程を説明する断面図である。図１０では、支持基板ＳＳ１上に設けられている第２シリコン酸化膜ＳＯ１を第２シリコン酸化膜ＳＯ１１とし、第２ドナー基板ＳＤ１に設けられた第２シリコン酸化膜ＳＯ１を第２シリコン酸化膜ＳＯ１２としている。
【００３６】
二回目以降の酸化膜形成工程は、たとえば次のように行うことができる。
まず、第２シリコン酸化膜ＳＯ１２が設けられた第２ドナー基板ＳＤ１を準備する（Ｓ１１）。次いで、第２ドナー基板ＳＤ１に対し、第２シリコン酸化膜ＳＯ１２を介して水素イオンを注入する（Ｓ１２）。図１０（ａ）、図１０（ｂ）における破線は、第２ドナー基板ＳＤ１のうちの水素イオンが注入されたイオン注入層を模式的に示すものである。
次いで、図１０（ａ）および図１０（ｂ）に示すように、第２シリコン酸化膜ＳＯ１１が設けられた支持基板ＳＳ１の一面に、第２シリコン酸化膜ＳＯ１２が支持基板ＳＳ１に接合する向きに第２ドナー基板ＳＤ１を貼り付ける（Ｓ１３）。このとき、第２シリコン酸化膜ＳＯ１１と第２シリコン酸化膜ＳＯ１２が互いに接触することとなる。
【００３７】
次いで、第２ドナー基板ＳＤ１に対し熱処理を施す（Ｓ１４）。次いで、第２ドナー基板ＳＤ１の一部を剥離する（Ｓ１５）。これらの工程（Ｓ１４、Ｓ１５）は、たとえば上述した一回目の酸化膜形成工程と同様に行うことができる。これにより、図１０（ｃ）に示す構造が得られることとなる。
このように、二回目以降の酸化膜形成工程においても、第２ドナー基板ＳＤ１を準備する工程（Ｓ１１）から第２ドナー基板ＳＤ１の一部を剥離する工程（Ｓ１５）までは、イオン注入剥離法を用いて行われる。
【００３８】
次いで、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化または除去する（Ｓ１６）。この工程により、支持基板ＳＳ１は、たとえば支持基板ＳＳ１の一面上にシリコンにより構成される第２ドナー基板ＳＤ１が実質的に残存しない構成を有することとなる。このとき、支持基板ＳＳ１の一面上には、トラップ層ＴＬ１、第２シリコン酸化膜ＳＯ１１、および第２シリコン酸化膜ＳＯ１２のみが残存する。この工程（Ｓ１６）は、たとえば上述した一回目の酸化膜形成工程と同様に行うことができる。図１０（ｄ）では、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化する場合が例示されている。
【００３９】
本実施形態においては、このようにして、二回目以降の酸化膜形成工程を行うことができる。なお、本実施形態における酸化膜形成工程の回数はとくに限定されず、求められる埋込酸化層ＢＯ１の膜厚に応じて適宜選択することが可能である。
また、酸化膜形成工程を複数回行う場合、一の酸化膜形成工程における第２シリコン酸化膜ＳＯ１の膜厚と、他の酸化膜形成工程における第２シリコン酸化膜ＳＯ１の膜厚は、互いに異なっていてもよい。このように、互いに異なる第２シリコン酸化膜ＳＯ１を組み合わせることにより、埋込酸化層ＢＯ１の膜厚を調整することが容易となる。
【００４０】
次に、図８（ａ）に示すように、一面に第１シリコン酸化膜ＦＯ１を有し、かつシリコンにより構成される第１ドナー基板ＦＤ１を準備する（Ｓ０２）。この工程（Ｓ０２）における第１シリコン酸化膜ＦＯ１の膜厚は、求められる埋込酸化層ＢＯ１の厚さに応じて適宜選択できる。本実施形態において、第１シリコン酸化膜ＦＯ１の膜厚は、たとえば２０００ｎｍ程度とすることができる。
【００４１】
次に、図８（ｂ）に示すように、第１ドナー基板ＦＤ１に、第１シリコン酸化膜ＦＯ１を介して水素イオンを注入する（Ｓ０３）。本実施形態においては、求められるシリコン層ＳＩ１の厚さに応じて、水素イオン注入工程（Ｓ０３）におけるイオンの投影飛程（Ｒｐ）を調整することができる。なお、図８（ｂ）における破線は、第１ドナー基板ＦＤ１のうちの水素イオンが注入されたイオン注入層を模式的に示すものである。図９（ａ）において同様である。
本実施形態においては、支持基板ＳＳ１を準備する上記工程（Ｓ０１）の前、または当該工程（Ｓ０１）と同時に、第１ドナー基板ＦＤ１を準備する工程（Ｓ０２）および第１ドナー基板ＦＤ１に水素イオンを注入する工程（Ｓ０３）を行ってもよい。
【００４２】
次に、図９（ａ）に示すように、支持基板ＳＳ１の一面に、第１シリコン酸化膜ＦＯ１が支持基板ＳＳ１に接合する向きに第１ドナー基板ＦＤ１を貼り付ける（Ｓ０４）。本実施形態においては、たとえば支持基板ＳＳ１上に設けられたトラップ層ＴＬ１および第２シリコン酸化膜ＳＯ１を介して、支持基板ＳＳ１に第２ドナー基板ＳＤ１を貼り付ける。この場合、第２シリコン酸化膜ＳＯ１と第１シリコン酸化膜ＦＯ１が互いに接触することとなる。本実施形態においては、第２シリコン酸化膜ＳＯ１と第１シリコン酸化膜ＦＯ１により、埋込酸化層ＢＯ１が構成される。
【００４３】
次に、第１ドナー基板ＦＤ１に対し熱処理を施す（Ｓ０５）。これにより、水素イオン注入により第１ドナー基板ＦＤ１内に生じた気泡が成長し、水素イオン注入層において第１ドナー基板ＦＤ１が劈開する。この熱処理は、たとえば４００℃以上６００℃以下の温度条件下において行われる。
【００４４】
次に、第１ドナー基板ＦＤ１の一部を剥離する（Ｓ０６）。この工程においては、第１ドナー基板ＦＤ１に生じた劈開面に沿って、第１ドナー基板ＦＤ１の一部を剥離する。これにより、図９（ｂ）に示す構造が得られることとなる。このように、第１ドナー基板ＦＤ１を準備する工程（Ｓ０２）から第２ドナー基板ＳＤ１の一部を剥離する工程（Ｓ０６）までは、イオン注入剥離法を用いて行われる。これにより支持基板ＳＳ１上に残存した第１ドナー基板ＦＤ１は、ＳＯＩ層として機能するシリコン層ＳＩ１を構成する。
本実施形態においては、たとえばこのようにして半導体基板ＳＢ１が製造される。
【００４５】
次に、本実施形態の効果を説明する。本実施形態によれば、支持基板ＳＳ１を準備する工程において、第２シリコン酸化膜ＳＯ１を有する第２ドナー基板ＳＤ１を用いたイオン注入剥離法による酸化膜形成工程を一回または複数回行う。そして、第１シリコン酸化膜ＦＯ１を有する第１ドナー基板ＦＤ１を用いたイオン注入剥離法により、支持基板ＳＳ１上にＳＯＩ層であるシリコン層ＳＩ１を形成する。このように、上記酸化膜形成工程を含む場合、埋込酸化層ＢＯ１は、第１シリコン酸化膜ＦＯ１および第２シリコン酸化膜ＳＯ１により構成されることとなる。したがって、ＳＯＩ構造を有する半導体基板ＳＢ１において、埋込酸化層ＢＯ１の膜厚を厚くすることが可能となる。
【００４６】
また、少量多品種であるＳＯＩ基板の需要にあわせて、酸化膜形成工程の回数や、各酸化膜形成工程において用いられる第２ドナー基板ＳＤ１の第２シリコン酸化膜ＳＯ１の膜厚等を調整することにより、埋込酸化層ＢＯ１の膜厚を柔軟に変更することができる。このため、ＳＯＩ基板毎に製造プロセス開発を行う必要がなく、生産性の向上を図ることも可能となる。
【００４７】
（第２の実施形態）
図１１は、第２の実施形態に係る半導体基板ＳＢ２を示す断面図であり、第１の実施形態に係る半導体基板ＳＢ１に対応している。図１２および図１３は、図１１に示す半導体基板ＳＢ２の製造方法を示す断面図である。
本実施形態に係る半導体基板ＳＢ２は、トラップ層ＴＬ１を備えていない点を除いて第１の実施形態に係る半導体基板ＳＢ１と同様の構成を有する。以下、半導体基板ＳＢ２の構成、およびその製造方法につき、詳細に説明する。
【００４８】
まず、半導体基板ＳＢ２の構成について説明する。
半導体基板ＳＢ２は、ＳＯＩ構造を有するＳＯＩ基板である。図１１においては、ウェハである半導体基板ＳＢ２が例示される。本実施形態において、半導体基板ＳＢ２の用途はとくに限定されないが、たとえば高周波デバイスの形成に用いることができる。
本実施形態に係る半導体基板ＳＢ２は、シリコンにより構成される支持基板ＳＳ１と、支持基板ＳＳ１上に設けられ、酸化シリコンにより構成される埋込酸化層ＢＯ１と、埋込酸化層ＢＯ１上に設けられたシリコン層ＳＩ１と、を備える。一方で、半導体基板ＳＢ２は、第１の実施形態において示したトラップ層ＴＬ１を備えていない。
【００４９】
本実施形態において、支持基板ＳＳ１、埋込酸化層ＢＯ１、シリコン層ＳＩ１は、第１の実施形態において例示したものと同様の構成とすることができる。
【００５０】
本実施形態においても、たとえば図１１に示すウェハである半導体基板ＳＢ２上に、半導体素子ＭＴ１等の素子および多層配線層を形成した後、これを個片化することにより半導体装置が得られる。半導体素子ＭＴ１、多層配線構造は、第１の実施形態において例示したものと同様の構成とすることができる。
【００５１】
次に、半導体基板ＳＢ２の製造方法について説明する。
まず、支持基板ＳＳ１を準備する。
支持基板ＳＳ１を準備する当該工程においては、酸化膜形成工程が一回または複数回行われる。これにより、支持基板ＳＳ１の一面上に第２シリコン酸化膜ＳＯ１を形成する。一方で、半導体基板ＳＢ２の製造方法においては、第１の実施形態において示されたトラップ層ＴＬ１を形成する工程を含まない。このため、酸化膜形成工程において形成される第２シリコン酸化膜ＳＯ１は、支持基板ＳＳ１に接触することとなる。
【００５２】
上記酸化膜形成工程は、たとえば次のように行われる。
まず、一面に第２シリコン酸化膜ＳＯ１を有し、かつシリコンにより構成される第２ドナー基板ＳＤ１を準備する。次いで、第２ドナー基板ＳＤ１に、第２シリコン酸化膜ＳＯ１を介して水素イオンを注入する。これらの工程は、たとえば第１の実施形態における工程（Ｓ１１、Ｓ１２）と同様に行うことができる。なお、図１２（ａ）における破線は、第２ドナー基板ＳＤ１のうちの水素イオンが注入されたイオン注入層を模式的に示す。
【００５３】
次いで、図１２（ａ）に示すように、支持基板ＳＳ１の一面に、第２シリコン酸化膜ＳＯ１が支持基板ＳＳ１に接合する向きに第２ドナー基板ＳＤ１を貼り付ける。本実施形態においては、第２シリコン酸化膜ＳＯ１が、支持基板ＳＳ１接触することとなる。
【００５４】
次いで、第２ドナー基板ＳＤ１に対し熱処理を施す。次いで、第２ドナー基板ＳＤ１の一部を剥離する。これらの工程は、たとえば第１の実施形態における工程（Ｓ１４、Ｓ１５）と同様に行うことができる。これにより、図１２（ｂ）に示す構造が得られる。
【００５５】
次いで、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化または除去する。この工程は、たとえば第１の実施形態における工程（Ｓ１６）と同様に行うことができる。図１２（ｃ）に示す例においては、支持基板ＳＳ１上に残存する第２ドナー基板ＳＤ１を酸化している。ここでは、たとえば急速熱酸化処理を用いて第２ドナー基板ＳＤ１の酸化が行われる。
本実施形態においては、たとえばこのようにして酸化膜形成工程が行われる。
【００５６】
次に、一面に第１シリコン酸化膜ＦＯ１を有し、かつシリコンにより構成される第１ドナー基板ＦＤ１を準備する。次に、第２ドナー基板ＳＤ１に、第２シリコン酸化膜ＳＯ１を介して水素イオンを注入する。これらの工程は、たとえば第１の実施形態における工程（Ｓ０２、Ｓ０３）と同様に行うことができる。なお、図１３（ａ）における破線は、第１ドナー基板ＦＤ１のうちの水素イオンが注入されたイオン注入層を模式的に示す。
【００５７】
次に、図１３（ａ）に示すように、支持基板ＳＳ１の一面に、第１シリコン酸化膜ＦＯ１が支持基板ＳＳ１に接合する向きに第１ドナー基板ＦＤ１を貼り付ける。本実施形態においては、たとえば支持基板ＳＳ１上に設けられた第２シリコン酸化膜ＳＯ１を介して、支持基板ＳＳ１に第２ドナー基板ＳＤ１を貼り付ける。このとき、第２シリコン酸化膜ＳＯ１と第１シリコン酸化膜ＦＯ１により、埋込酸化層ＢＯ１が構成される。
【００５８】
次に、第１ドナー基板ＦＤ１に対し熱処理を施す。次に、第１ドナー基板ＦＤ１の一部を剥離する。これらの工程は、たとえば第１の実施形態における工程（Ｓ０５、Ｓ０６）と同様に行うことができる。支持基板ＳＳ１上に残存した第１ドナー基板ＦＤ１は、ＳＯＩ層として機能するシリコン層ＳＩ１を構成する。
本実施形態においては、たとえばこのようにして半導体基板ＳＢ２が製造される。
【００５９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００６０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００６１】
ＳＢ１、ＳＢ２  半導体基板
ＳＥ１  半導体装置
ＳＩ１  シリコン層
ＴＬ１  トラップ層
ＢＯ１  埋込酸化層
ＳＳ１  支持基板
ＦＤ１  第１ドナー基板
ＦＯ１  第１シリコン酸化膜
ＳＤ１  第２ドナー基板
ＳＯ１、ＳＯ１１、ＳＯ１２  第２シリコン酸化膜
ＭＴ１  半導体素子
ＧＥ１  ゲート電極
ＧＩ１  ゲート酸化膜
ＤＲ１  ソース・ドレイン領域
ＥＬ１  素子分離膜
ＳＷ１  サイドウォール
ＩＩ１、ＩＩ２  層間絶縁膜
ＩＣ１  配線
ＣＰ１  コンタクトプラグ
【図１】
2014236086.tif 000003
【図２】
2014236086.tif 000004
【図３】
2014236086.tif 000005
【図４】
2014236086.tif 000006
【図５】
2014236086.tif 000007
【図６】
2014236086.tif 000008
【図７】
2014236086.tif 000009
【図８】
2014236086.tif 000010
【図９】
2014236086.tif 000011
【図１０】
2014236086.tif 000012
【図１１】
2014236086.tif 000013
【図１２】
2014236086.tif 000014
【図１３】
2014236086.tif 000015