(57)【要約】      （修正有）【課題】反りおよび歪みを最小限にするチップパッケージ製作の方法を提供する。【解決手段】チップパッケージ６６は、少なくとも１つのダイパッド７２をその上に位置決めしたアクティブ面７４を備える第１のダイ６８と、第１のダイ６８のアクティブ面７４に結合される第１の表面および第１の表面と反対側の第２の表面を有する第１の接着剤層９０と、上面を有する第１の誘電体層８０とを含む。第１の誘電体層８０の上面の第１の部分は、第１の接着剤層９０の第２の表面に結合される。第１の部分と異なる、第１の誘電体層８０の上面の第２の部分には、実質的に接着剤がない。【選択図】図８
2014003292.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのダイパッドをその上に位置決めしたアクティブ面を含む第１のダイと、
前記第１のダイの前記アクティブ面に結合される第１の表面および前記第１の表面の反対側の第２の表面を有する第１の接着剤層と、
上面を有する第１の誘電体層であって、前記第１の誘電体層の前記上面の第１の部分が、前記第１の接着剤層の前記第２の表面に結合される、第１の誘電体層とを含むチップパッケージにおいて、
前記第１の部分と異なる、前記第１の誘電体層の前記上面の第２の部分には、実質的に接着剤がない、チップパッケージ。
【請求項２】
前記第１の誘電体層の前記上面の前記第２の部分は、前記誘電体層の前記上面の前記第１の部分を実質的に取り囲む、請求項１記載のチップパッケージ。
【請求項３】
前記第１の接着剤層の前記第１の表面は、前記第１のダイの前記アクティブ面の表面積にほぼ等しい表面積を有する、請求項１記載のチップパッケージ。
【請求項４】
少なくとも１つのダイパッドをその上に位置決めしたアクティブ面を含む第２のダイと、
前記第２のダイの前記アクティブ面に結合される第１の表面および前記第１の表面の反対側の第２の表面を有する第２の接着剤層とをさらに含み、
前記第２の接着剤層の前記第２の表面は、前記第１の誘電体層の前記上面の第３の部分に結合される、請求項１記載のチップパッケージ。
【請求項５】
前記第１および第２のダイは、ギャップがそれらの間に形成されるように位置決めされ、
前記ギャップと位置合わせされる前記第１の誘電体層の前記上面の部分には、実質的に接着剤がない、請求項４記載のチップパッケージ。
【請求項６】
前記第１の接着剤層は、非導電性である、請求項１記載のチップパッケージ。
【請求項７】
前記第１の誘電体層の前記上面に結合される第１のメタライズ層をさらに含む、請求項１記載のチップパッケージ。
【請求項８】
前記第１の誘電体層を貫通して形成され、前記第１のメタライズ層および前記少なくとも１つのダイパッドのうちの少なくとも１つと接触する第１の複数の金属化接続部をさらに含む、請求項７記載のチップパッケージ。
【請求項９】
前記上面と反対側の、前記誘電体層の底面に結合される再配置層をさらに含み、前記再配置層は、
第２の誘電体層と、
前記第２の誘電体層に結合される第２のメタライズ層と、
前記第２の誘電体層を貫通して形成され、前記第１および第２のメタライズ層と電気接触する第２の複数の金属化接続部とを含む、請求項１記載のチップパッケージ。
【請求項１０】
少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、
接着剤層を前記第１の半導体ダイの前記アクティブ面に付加するステップと、
それに付加された前記接着剤層を有する前記第１の半導体ダイを誘電体基板の上面に前記接着剤層を介して接着するステップとを含む、統合チップパッケージを形成する方法。
【請求項１１】
前記接着剤層を前記第１の半導体ダイの前記アクティブ面に付加するステップは、前記接着剤層の第１の表面が半導体ウエハーのアクティブ面と接触するように前記接着剤層を前記半導体ウエハーに付加するステップを含み、
前記第１の半導体ダイを前記半導体ウエハーから単体化するステップをさらに含む、請求項１０記載の方法。
【請求項１２】
前記第１の半導体ダイを単体化する前に、前記第１の表面と反対側の、前記接着剤層の第２の表面に剥離シートを結合するステップをさらに含む、請求項１１記載の方法。
【請求項１３】
前記第１の半導体ダイを単体化する前に前記接着剤層をＢステージ硬化させるステップをさらに含む、請求項１１記載の方法。
【請求項１４】
少なくとも１つのダイパッドをその上に位置決めしたアクティブ面を含む第２の半導体ダイを提供するステップと、
接着剤層を前記第２の半導体ダイの前記アクティブ面に付加するステップと、
それに付加された前記接着剤層を有する前記第２の半導体ダイを前記誘電体基板の前記上面に接着するステップとをさらに含む、請求項１０記載の方法。
【請求項１５】
前記第１および第２の半導体ダイの前記接着剤層間の前記誘電体基板の前記上面にギャップが形成されるように、前記第１の半導体ダイおよび前記第２の半導体ダイを前記誘電体基板の前記上面に位置決めするステップをさらに含む、請求項１４記載の方法。
【請求項１６】
第１のメタライズ層を前記誘電体基板の前記上面に形成するステップと、
前記誘電体基板を貫通する第１の複数の金属化接続部を形成するステップであって、前記第１の複数の金属化接続部が、前記第１のメタライズ層および前記少なくとも１つの接触パッドのうちの少なくとも１つと接触する、ステップとをさらに含む、請求項１０記載の方法。
【請求項１７】
誘電体基板と、
第１のダイアセンブリであって、
接触パッドをその上に位置決めしたアクティブ面を有する半導体ダイと、
前記半導体ダイの前記アクティブ面に結合される第１の表面を有する非導電性接着剤層とを含み、
前記接着剤層の前記第１の表面の表面積が、前記半導体ダイの前記アクティブ面の表面積に実質的に等しく、
前記第１の表面と反対側の、前記接着剤層の第２の表面が、前記誘電体基板の表面に結合される、第１のダイアセンブリとを含む統合チップパッケージにおいて、
前記第１のダイアセンブリに隣接する前記柔軟な基板の前記表面の小部分には、実質的に接着剤がない、統合チップパッケージ。
【請求項１８】
接触パッドをその上に位置決めしたアクティブ面を有する半導体ダイと、
前記半導体ダイの前記アクティブ面に結合される接着剤層であって、前記接着剤層の表面積が、前記半導体ダイの前記アクティブ面の表面積に実質的に等しい、接着剤層とを含む第２のダイアセンブリをさらに含み、
前記第２のダイアセンブリは、前記柔軟な基板の前記表面に結合される、請求項１７記載の統合チップパッケージ。
【請求項１９】
前記第１および第２のダイアセンブリ間の前記柔軟な基板の前記表面に形成されるギャップには、実質的に接着剤がない、請求項１８記載の統合チップパッケージ。
【請求項２０】
前記第２のダイアセンブリは、前記第１のダイアセンブリの前記接着剤層が前記第２のダイアセンブリの前記接着剤層と接触しないように前記柔軟な基板の前記表面に位置決めされる、請求項１８記載の統合チップパッケージ。
【請求項２１】
それの上面に位置決めされたダイ位置を有する誘電体基板を提供するステップと、
少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、
前記第１の半導体ダイの前記アクティブ面および前記誘電体基板の前記ダイ位置のうちの１つに接着剤層を付加するステップであって、前記接着剤層が、前記第１の半導体ダイの前記アクティブ面の表面積にほぼ等しい表面積を有する、ステップと、
前記第１の半導体ダイを前記誘電体基板の前記上面に前記接着剤層を介して接着するステップとを含む、統合チップパッケージを形成する方法。
【請求項２２】
前記第１の半導体ダイを前記誘電体基板に接着する前に前記接着剤層を前記第１の半導体ダイの前記アクティブ面に付加するステップをさらに含む、請求項２１記載の方法。
【請求項２３】
前記第１の半導体ダイを前記誘電体基板に接着する前に前記接着剤層を前記誘電体基板の前記上面の前記ダイ位置に付加するステップをさらに含む、請求項２１記載の方法。
【請求項２４】
少なくとも１つの部分的に硬化した接着剤パッドを前記誘電体基板の前記上面に位置決めするステップをさらに含む、請求項２３記載の方法。
【請求項２５】
前記接着剤層を前記誘電体基板の前記上面の前記ダイ位置に付加するためにマスキング操作を実行するステップをさらに含む、請求項２３記載の方法。
【請求項２６】
金属スクリーンの開口部が前記誘電体基板の前記上面の前記ダイ位置と位置合わせされるように、前記金属スクリーンを前記誘電体基板の前記上面と位置合わせするステップと、
前記金属スクリーンを通じて接着剤を分注して前記接着剤層を形成するステップとをさらに含む、請求項２３記載の方法。
【請求項２７】
前記接着剤層を前記誘電体基板の前記上面にインクジェット印刷するステップをさらに含む、請求項２３記載の方法。
【請求項２８】
前記ダイ位置を取り囲む前記誘電体基板の上面のエリアには実質的に接着剤層がないように前記接着剤層を付加するステップをさらに含む、請求項２１記載の方法。
【請求項２９】
複数のダイ位置をその表面に位置決めした誘電体基板を提供するステップと、
隣接ダイ位置間の前記誘電体基板の前記表面にギャップが形成されるように、パターン化接着剤層を前記誘電体基板の前記複数のダイ位置に付加するステップであって、前記ギャップには実質的に接着剤がない、ステップと、
複数の半導体ダイを前記誘電体基板に前記接着剤層を介して接着するステップとを含む、統合チップパッケージを形成する方法。
【請求項３０】
前記接着剤層を前記誘電体基板の前記複数のダイ位置にインクジェット印刷するステップと、
前記それぞれのダイ位置に対応する複数の穴をその中に形成したスクリーンを通じて前記接着剤層を前記誘電体基板の前記複数のダイ位置にパターン化するステップとのうちの１つをさらに含む、請求項２９記載の方法。
【請求項３１】
複数の部分的に硬化した接着剤部分を形成するステップであって、各接着剤部分が、それぞれの半導体ダイのアクティブ面の表面積に実質的に等しい表面積を有する、ステップと、
前記複数の部分的に硬化した接着剤部分を前記誘電体基板の前記複数のダイ位置に位置決めして前記パターン化接着剤層を形成するステップとをさらに含む、請求項２９記載の方法。
【請求項３２】
前記複数の半導体ダイをそれに接着する前に前記接着剤層を部分的に硬化させるステップをさらに含む、請求項２９記載の方法。
【請求項３３】
前記複数のダイをそれに接着した後に前記接着剤層を完全に硬化させるステップをさらに含む、請求項２９記載の方法。
【請求項３４】
前記複数のダイ位置を取り囲む前記誘電体基板の前記表面の小部分には実質的に接着剤がないように前記接着剤層をパターン化するステップをさらに含む、請求項２９記載の方法。
【請求項３５】
第１のメタライズ層を前記誘電体基板の前記表面に形成するステップと、
前記誘電体基板を貫通する第１の複数の金属化接続部を形成するステップであって、前記第１の複数の金属化接続部が、前記第１のメタライズ層および前記複数の半導体ダイの１つのダイの少なくとも１つの接触パッドのうちの少なくとも１つと接触する、ステップとをさらに含む、請求項２９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に集積回路パッケージに関し、より詳しくは集積回路パッケージ内での接着剤配置に関する。
【背景技術】
【０００２】
集積回路が、ますますより小さくなり、より優れた動作性能をもたらすにつれて、集積回路（ＩＣ）パッケージングのためのパッケージング技術はそれに対応して、リード付きパッケージングから積層に基づくボールグリッドアレイ（ＢＧＡ）パッケージングに、最終的にはチップスケールパッケージング（ＣＳＰ）に発展してきた。ＩＣチップパッケージング技術の進歩は、より優れた性能、より大幅な小型化、およびより高い信頼性を達成する必要性が増え続けることによって推進される。新しいパッケージング技術はさらに、大規模製造のためにバッチ生産の可能性を大きくしなければならず、それによって規模の経済を可能にする。
【０００３】
標準ＣＳＰ製造プロセスは典型的には、製造プロセス中に基板を安定させるフレームに誘電体基板またはフレックス層を取り付けることから始める。接着剤が、液体形態で誘電体基板の表面に分注され、フレームが、急速に回されて液体接着剤を誘電体の全表面にわたって均一な厚さに広げる。次に、１つまたは複数のダイが、アクティブ側を下にして接着剤中に位置決めされ、接着剤が、硬化される。複数の再配置層が次いで、誘電体基板上に堆積され、パターン化されて薄膜金属再配線および相互接続システムを形成し、８つ以上の再配置層が、一般的である。再配置層は典型的には、例えばベンゾシクロブテン（ＢＣＢ）またはポリイミド材料から形成され、スピンオンまたは積層付加プロセスを用いて付加される。積層再配置層とダイ（複数可）との間の電気的接続は、ダイ（複数可）へのおよびダイ（複数可）からの入力／出力（Ｉ／Ｏ）システムを形成する。
【０００４】
ＩＣパッケージング要件の進歩は、既存の埋め込みチップビルドアッププロセスに課題をもたらす。ＩＣパッケージが、より薄くなるにつれて、接着剤層は、誘電体層の上面および底面での不均一な応力分布の結果としてＩＣパッケージをたわませるまたはさもなければひずませることもある。さらに、より小さく、より複雑なマルチチップＩＣパッケージを製造するためには、ダイは、誘電体上で互いにより接近して高い精度で位置決めされなければならない。しかしながら、ダイを誘電体に結合する接着剤層は、密集したダイの精密アラインメントを困難にする可能性がある。例えば、２つ以上のダイが、誘電体上で互いに近接近して位置決めされるとき、ダイは、接着剤硬化プロセス中に所望の位置から「滑るように出る」または外へ移動する傾向を有する。単に所望の位置から外へ移動することに加えて、密集したダイは、接着剤が硬化している間に互いに引き付けられることもあり、その現象が、最終チップパッケージ中でダイが互いに接触するまたはくっつくという望ましくない結果を引き起こすこともある。
【０００５】
それに応じて、接着剤層が引き起こす可能性がある反りおよび歪みを最小限にし、ＩＣパッケージ中でのより接近したダイ間隔および精密ダイアラインメントを可能にするチップパッケージ製作の方法の必要性がある。アセンブリプロセスに容易に組み込まれ、処理時間を最小限にし、低コストアセンブリを提供する製作方法の必要性もさらにある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８００８１２５号明細書
【発明の概要】
【０００７】
本発明の一態様によると、チップパッケージは、少なくとも１つのダイパッドをその上に位置決めしたアクティブ面を含む第１のダイと、第１のダイのアクティブ面に結合される第１の表面および第１の表面の反対側の第２の表面を有する第１の接着剤層と、上面を有する第１の誘電体層とを含み、第１の誘電体層の上面の第１の部分は、第１の接着剤層の第２の表面に結合される。第１の部分と異なる、第１の誘電体層の上面の第２の部分には、実質的に接着剤がない。
【０００８】
本発明の別の態様によると、統合チップパッケージを形成する方法は、少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、接着剤層を第１の半導体ダイのアクティブ面に付加するステップと、それに付加された接着剤層を有する第１の半導体ダイを誘電体基板の上面に接着剤層を介して接着するステップとを含む。
【０００９】
本発明の別の態様によると、統合チップパッケージは、誘電体基板と第１のダイアセンブリとを含む。第１のダイアセンブリは、接触パッドをその上に位置決めしたアクティブ面を有する半導体ダイと、半導体ダイのアクティブ面に結合される第１の表面を有する非導電性接着剤層とを含む。接着剤層の第１の表面の表面積は、半導体ダイのアクティブ面の表面積に実質的に等しい。第１の表面の反対側の、接着剤層の第２の表面は、誘電体基板の表面に結合される。第１のダイアセンブリに隣接する柔軟な基板の表面の小部分には、実質的に接着剤がない。
【００１０】
本発明の別の態様によると、統合チップパッケージを形成する方法は、それの上面に位置決めされたダイ位置を有する誘電体基板を提供するステップと、少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、第１の半導体ダイのアクティブ面および誘電体基板のダイ位置のうちの１つに接着剤層を付加するステップとを含む。接着剤層は、第１の半導体ダイのアクティブ面の表面積にほぼ等しい表面積を有する。本方法はさらに、第１の半導体ダイを誘電体基板の上面に接着剤層を介して接着するステップを含む。
【００１１】
本発明の別の態様によると、統合チップパッケージを形成する方法は、その表面に位置決めされた複数のダイ位置を有する誘電体基板を提供するステップと、隣接ダイ位置間の誘電体基板の表面にギャップが形成されるように、パターン化接着剤層を誘電体基板の複数のダイ位置に付加するステップとを含み、ギャップには実質的に接着剤がない。本方法はまた、複数の半導体ダイを誘電体基板に接着剤層を介して接着するステップも含む。
【００１２】
様々な他の特徴および利点は、次の詳細な説明および図面から明らかにされることになる。
【００１３】
図面は、本発明を実施するための現在熟考される実施形態を例示する。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図２】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図３】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図４】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図５】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図６】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図７】本発明の実施形態による統合チップパッケージを作るステップを示す概略図である。
【図８】本発明の実施形態による統合マルチチップパッケージの断面図である。
【図９】図８の統合マルチチップパッケージの底面図である。
【図１０】本発明の実施形態による統合チップパッケージを作るステップを例示する流れ図である。
【図１１】本発明の実施形態によるウエハーアセンブリの底面図である。
【図１２】図１１のウエハーアセンブリの断面図である。
【図１３】図１１のウエハーアセンブリから切断されたダイアセンブリの断面図である。
【図１４】本発明の別の実施形態による統合チップパッケージを作るステップを例示する流れ図である。
【図１５】本発明の実施形態によるウエハーアセンブリの底面図である。
【図１６】図１５のウエハーアセンブリの断面図である。
【図１７】図１５のウエハーアセンブリから切断されたダイアセンブリの断面図である。
【図１８】本発明のなお別の実施形態による統合チップパッケージを作るステップを例示する流れ図である。
【図１９】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２０】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２１】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２２】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２３】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２４】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２５】図１９〜２４で説明される実施形態による接着剤の層を分注するために使用される金属スクリーンの一部分の上面図である。
【図２６】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２７】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２８】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図２９】本発明の別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図３０】本発明の実施形態による接着剤層で被覆された剥離シートの上面図である。
【図３１】接着剤層をダイサイズにスクライブした後の図３０の接着剤被覆剥離シートの上面図である。
【図３２】本発明のなお別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図３３】本発明のなお別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図３４】本発明のなお別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【図３５】本発明のなお別の実施形態による統合チップパッケージのためのビルドアッププロセスのステップを示す概略図である。
【発明を実施するための形態】
【００１５】
図１〜７を参照すると、本発明の実施形態によるチップパッケージ１０を製造するための技術（すなわち、チップビルドアップ）でのステップが、説明され、チップパッケージ１０の側断面図および上面図が、ビルドアッププロセスの様々な段階で示される。図１を参照すると、Ｋａｐｔｏｎ（登録商標）、Ｕｌｔｅｍ（登録商標）、ポリテトラフルオロエチレン（ＰＴＦＥ）、または別の高分子／ポリイミド膜などの、最初の柔軟な高分子積層の層または誘電体基板１２が、提供される。図１で示すように、誘電体層１２は、上面１４および底面１６を含む。ビルドアッププロセスによると、金属層１８が、誘電体層１２の上面１４に堆積される。様々な実施形態によると、金属層１８は、銅、チタン、クロム、および同様のものなどの導電性材料で形成されてもよい。金属層１８は、スパッタリングおよびめっき技術を使用して誘電体層１２上に形成されてもよくまたは電気めっきなどの任意の他の適切な方法で追加されてもよい。
【００１６】
図２を参照すると、金属層１８は、メタライズ経路２０を形成するために、例えば一般的な印刷回路板リソグラフィープロセスを使用してパターン化される。次に、ダイアセンブリ２２が、メタライズ経路２０のない誘電体層１２の上面１４の部分２４と位置合わせされる。図示するように、ダイアセンブリ２２は、接着剤層３０が付着されたアクティブ面２８を有するダイ２６を含む。ダイ２６のアクティブ面２８は、任意の数のダイパッドまたは接触パッド３２を含む。ダイ２６は、例えばメモリダイ型、処理ダイ型、論理ダイ型、および特定用途向け集積回路（ＡＳＩＣ）ダイ型などの、様々なダイ型のいずれかであってもよい。接着剤層３０は、第１の表面３４および第２の表面３６を有し、例えばエポキシなどの、いったん完全に硬化するとドリル加工できる非導電性接着材料を使用して形成される。一実施形態では、接着剤層３０は、ダイ２６に付加された後に部分的に硬化される。接着剤層３０は、図１０〜１８に関して詳細に説明されるように、多数の異なる技術を使用してダイ２６のアクティブ面２８に形成されてもよい。
【００１７】
次に図３および４を参照すると、チップパッケージ１０のビルドアップ技術の次のステップでは、ダイアセンブリ２２は、接着剤層３０の第１の表面３６と誘電体層１２の上面１４との間の接着を通じて誘電体層１２に付着される。一実施形態では、ピックアンドプレース機または真空チャックの加熱された先端またはコレットが、アセンブリ２２を誘電体層１２上に位置決めする前にダイアセンブリ２２を持ち上げて加熱するために使用される。加熱されたダイアセンブリ２２が、誘電体層１２の部分２４に置かれると、真空チャックおよび／または誘電体層１２からの熱は、接着剤層３０を粘着性のある状態にし、接着剤層３０は、誘電体層１２に接合する。ダイアセンブリ２２と誘電体層１２との間のどんなボイドまたは空隙も、減圧積層法を使用して除去できる。代替実施形態では、接着剤層３０は、ダイ２６に付加された後も粘着性のある状態のままである。それ故に、ピックアンドプレース機は、熱を加える必要なくダイアセンブリ２２を誘電体層１２に接合するために使用されてもよい。
【００１８】
ダイアセンブリ２２を誘電体層１２に固定することは、接着剤層３０を完全に硬化させることを含む。図４で示すように、接着剤層３０は、誘電体層１２の上面１４の部分３８に付着され、部分３８に隣接する上面１４の部分４０、４２には、実質的に接着剤がない。
【００１９】
次に図５を参照すると、誘電体層１２は、複数のビア４４を形成するためにパターン化され、そのビアは、誘電体層１２の厚さ４６かまたは誘電体層１２および接着剤層３０の複合厚さ４８を貫通してドリル加工される。例となる実施形態によると、ビア４４は、メタライズ経路２０および接触パッド３２を露出させるように、メタライズ経路２０および接触パッド３２に対応する位置に形成される。別法として、ビア４４はまた、プラズマエッチング、フォトデフィニション、または機械的ドリル加工プロセスを含む他の方法を通じて形成されてもよいと認識される。
【００２０】
図６で示すように、チップパッケージ１０のビルドアップ技術の次のステップは、例えばスパッタリングまたは電気めっきプロセスを通じて第２の金属層５０を誘電体層１２の底面１６に付加することを含む。第２のメタライズ層５０はその後、金属相互接続部５２を形成するためにパターン化されるまたはエッチングされる。本発明の一実施形態によると、金属層／材料は、誘電体層１２の底面１６からビア４４を通って下へ延びる金属相互接続部５２が形成されるようにパターン化され、エッチングされる。金属相互接続部５２はこのようにして、メタライズ経路２０および接触パッド３２との電気的接続を形成する。誘電体層１２、ビア４４、および金属相互接続部５２は一緒に、最初の再配置層５４を形成する。
【００２１】
図７でさらに示すように、製造技術のオプションの次のステップでは、１つまたは複数の追加の再配置層５６が、一連の積層およびパターン化ステップを通じて最初の再配置層５４上に形成される。従来の接着剤層５８が、最初の再配置層５４と、それに付加される追加の誘電体層６０との間に付加される。複数のビア６２が、追加の誘電体層６０に形成され、金属相互接続部６４が、追加の各再配置層５６を電気的に接続するために、ビア６２および追加の誘電体層６０を通って下へ延びるように形成され／パターン化される。１つの追加の再配置層５６だけが、図７で示されるが、より多くの再配置層が、所望の構成に基づいて同様に付加されることもあり得ると認識される。
【００２２】
チップパッケージ１０は、１つのダイ２６を含むように例示されるが、当業者は、図１〜７に関して説明される製造技術が、それぞれのアクティブ面７４、７６に接触パッド７２をそれぞれ有する多重ダイ６８、７０を含む図８で示すマルチチップパッケージ６６などの、２つ以上のダイを備えるチップパッケージを製造するときに使用するのに同様に適用できると容易に認識することになる。マルチチップパッケージ６６は、ビア８２および金属相互接続部８４を備える誘電体層８０を含む、再配置層５４（図６）に似た再配置層７８を含む。チップパッケージ１０（図６）と同様に、形成されるメタライズ経路８６は、誘電体層８０の上面８８にある。
【００２３】
図示するように、各ダイ６８、７０は、接着剤層３０（図２）に似たそれぞれの接着剤層９０、９２によって誘電体層１２（図１）に似た誘電体層８０に貼り付けられる。各接着剤層９０、９２は、誘電体層８０の上面８８の固体層としてよりもむしろそれぞれのダイ６８、７０に直接付加されるので、接着剤９０、９２は、実質的にダイ６８、７０の表面エリアに限定される。それ故に、図９で示すように、接着剤のないエリア９４が、誘電体層８０の上面８８に存在し、ダイ６８、７０を実質的に取り囲む。
【００２４】
それぞれの接着剤層９０、９２間に結果として生じるギャップ９６は、接着剤層が誘電体層の全表面にわたって形成されるパッケージでよりもより正確にかつより互いに接近してダイ６８、７０を位置決めすることを可能にする。すなわち、誘電体層８０の上面８８のエリア９４には接着剤がないので、ダイが硬化プロセス中にその上で適所から滑るように出るまたは貼り付いて一緒になる可能性がある接着剤の連続した表面は、ダイ６８、７０間またはその周りに存在しない。
【００２５】
本発明の実施形態によると、多重ダイ６８、７０は、同一のタスクを実行するように構成されてもよい。例えば、ダイ６８、７０は、メモリ機能またはプロセッサ機能を実行するように構成された１つのダイ型であってもよい。しかしながら、本発明の別の実施形態によると、ダイ６８、７０は、すべてが同一のタスクを実行するまたは同じダイ型であるように構成されるとは限らない。例えば、第１のダイ型は、第１のプロセッサ型のタスクを実行するように構成されてもよく、第２のダイ型は、第２のプロセッサ型のタスクを実行するように構成されてもよく、第３のダイ型は、例としてメモリ型のタスクを実行するように構成されてもよい。他のダイ型もまた、本明細書で熟考される。
【００２６】
次に図１０〜１３を同時に参照すると、本発明の実施形態による接着剤層をダイに付加するための技術９８が、説明される。技術９８は、例として接着剤層３０をダイ２６に（図２）または接着剤９０、９２をそれぞれのダイ６８、７０に（図８）付加するために使用されてもよい。技術９８は、接着剤層１０２をシリコンウエハー１０６の上面１０４に付加することによってステップ１００から始まる。ウエハー１０６は一般に、単結晶シリコンインゴットまたは多結晶シリコンインゴットから薄く切られ、多数の接触パッドがその上に位置決めされるように準備される。図示するように、ウエハー１０６は、スクライブ線１１０によって複数のダイ１０８に分割される。接着剤層１０２は、それの上面１０４を覆うようにウエハー１０６上に分注される。様々な実施形態によると、接着剤層１０２は、膜転写またはスピンオンもしくは噴霧被覆プロセスによって液体形態でウエハー１０６に付加される。
【００２７】
ステップ１１２において、ウエハー１０６が接着剤層１０２で被覆された後、接着剤層１０２は、Ｂステージに移行して接着剤層１０２を部分的に硬化させる。接着剤層１０２の材料組成は、接着剤層１０２がステップ１１２での部分的硬化の後に粘着性のない状態となるように選択される。
【００２８】
ステップ１１４において、ウエハー１０６は、スクライブ線１１０に沿って個別ダイアセンブリ１１６に切断されるまたは単体化される。各ダイアセンブリ１１６は、接着剤層１０２の一部分がそれに接合された個別ダイ１０８を含む。ステップ１１８において、ダイ１０８は、図３および４に関して述べたような真空チャックを使用して、例えば図１の誘電体層１２などの誘電体層に接着される。真空チャックおよび／または誘電体層１２からの熱は、ダイ１０８の部分的に硬化した接着剤層６０を粘着性のある状態にし、それによってダイ１０８が誘電体層上の適所にくっつくことを可能にする。
【００２９】
ステップ１００、１１２、１１４、１１８で説明したプロセスは、追加のダイを誘電体層上に要望通りに位置決めするために繰り返されてもよい。ステップ１２０において、追加の熱が、接着剤層１０２に加えられて接着剤を完全に硬化させる。別法として、真空チャックは、ダイ１０８が誘電体層上に位置決めされた後、接着剤層１０２が接着剤を完全に硬化させる温度までダイ１０８を加熱するように構成されてもよい。
【００３０】
図１４〜１７は、接着剤層をダイに付加するための代替技術１２２を説明する。図１４〜１７を参照すると、技術１２２は、ウエハー１０６（図１２）と同様の方法でスクライブ線１３４を通じて複数のダイ１３２に分割されるシリコンウエハー１３０の上面またはアクティブ面１２８に接着剤層１２６を付加することによってステップ１２４から始まる。接着剤層１２６は、技術９８のステップ１００に関して上で述べたのと同様の方法でウエハー１３０の上面１２８に付加される。ステップ１３６において、接着剤層１２６は、部分的に硬化される。接着剤層１２６中の触媒比は、接着剤層１０２が部分的硬化の後も粘着性のある状態のままであるように選択される。
【００３１】
ステップ１３８において、剥離シート１４０が、低温積層、ロール積層、または他の同様の技術を使用して接着剤層１２６の粘着性表面１４２に付加される。ステップ１４４において、ウエハー１３０は、裏面１４６から個別ダイ１３２に切断される。赤外線カメラが、スクライブ線１３４の位置を見つけ、ソーをウエハー１３０に位置合わせするために使用されてもよい。ソーは、剥離シート１４０が無傷のままであるようにウエハー１３０を単体化し、個別ダイアセンブリ１４８は、ダイ１３２が単体化された後も剥離シート１４０上にとどまる。図示するように、各ダイアセンブリ１４８は、接着剤層１２６がそれに接着されたダイ１３２を含む。
【００３２】
ステップ１５０において、真空コレクトは、図１の誘電体層１２などの誘電体層上に置くために個別ダイアセンブリ１４８を持ち上げる。各ダイアセンブリ１４８が、剥離シート１４０から取り外されると、接着剤層１２６の一部分は、剥離層１４０から対応するダイ１３２のアクティブ面１２８に移動する。真空チャックは次いで、それぞれのダイアセンブリ１４８を接着剤層の側を下にして誘電体層上に置く。すべての所望のダイが、ステップ１２４、１３６、１３８、１４４、および１５０で説明したプロセスを使用して誘電体層上に位置決めされた後、接着剤層１２６は、ステップ１５２で完全に硬化される。
【００３３】
次に図１８を参照すると、ダイを誘電体層に貼り付ける前に接着剤層をダイに付加するための代替技術１５４が、説明される。ステップ１５６において、剥離シートが、処理システム上に位置決めされ、接着剤の層で被覆される。接着剤層は、ステップ１５８でＢステージに部分的に硬化され、部分的硬化の後も粘着性のある状態のままである。
【００３４】
ステップ１６０において、ピックアンドプレースシステムは、単体化ダイをダイの裏面で持ち上げ、ダイのアクティブ面を下にして粘着性接着剤中に触れさせ、それによってアクティブ面を接着剤で被覆する。接着剤被覆ダイは、ステップ１６２で接着剤側を下にして誘電体層上に位置決めされる。すべての所望のダイが、ステップ１５６〜１６２で説明したプロセスを使用して誘電体層上に位置決めされた後、接着剤は、ステップ１６４で完全に硬化される。
【００３５】
代替実施形態では、ピックアンドプレースシステムは、単体化ダイを持ち上げ、上で述べたような接着剤被覆剥離シートよりもむしろ、液体またはペースト接着剤のポット中にダイのアクティブ面を触れさせるために使用される。ピックアンドプレースシステムは次いで、熱をダイに加えながらまたは加えることなく接着剤被覆ダイを誘電体層に移動させる。移動プロセス中にダイを加熱することで、誘電体層上に置いた後にダイを適所から「滑るように出させる」または外へ移動させることもある接着剤中の余分な溶媒が、追い出される。
【００３６】
次に図１９〜２４を参照すると、本発明の実施形態による、チップパッケージ１０（図６）などのチップパッケージを製造するための代替技術でのステップが、説明され、側断面図が、ビルドアッププロセスの様々な段階で示される。図１９を参照すると、誘電体層１２（図１）に似た誘電体層１６６が、提供される。図１９で示すように、誘電体層１６６は、上面１６８および底面１７０を含む。ビルドアッププロセスのオプションのステップによると、金属層１８（図１）に似たプレパターン化金属層１７２が、誘電体層１６６の上面１６８に堆積されてもよい。
【００３７】
図２０を参照すると、その中に形成された開口部１７６を有する金属スクリーン１７４が、誘電体層１６６の上面１６８の上に位置合わせされる。図２５は、図２０の横断面図に対応する金属スクリーン１７４の一部分の上面図を例示する。図示するように、金属スクリーン１７４での開口部１７６は、以下でより詳細に述べるように、対応するダイの表面積に対応する大きさにされる。
【００３８】
図２０に戻って参照すると、金属スクリーン１７４は、開口部１７６が、誘電体層１６６の上面１６８の対応するダイポケット位置１７８の上に位置決めされるように、誘電体層１６６と位置合わせされる。ビルドアップ技術の次のステップでは、接着剤１８０が、金属スクリーン１７４のエッジ１８２に沿って分注される。スキージー１８４は、接着剤１８０に隣接した所定の位置にもたらされる。スキージー１８４は、金属スクリーン１７４を横断して引かれ、図２１で示すように、それぞれのダイポケット１７８に接着剤の層１８６を残す。
【００３９】
次に図２２を参照すると、チップパッケージ１０のビルドアップ技術の次のステップでは、金属スクリーン１７４は、誘電体層１６６から分離され、取り除かれる。図２２で示すように、接着剤のないギャップ１８８が、結果として生じる接着剤層１８６の隣接部分間に形成される。金属スクリーン１７４が取り除かれた後、接着剤層１８６は、粘着性のある状態にＢステージ硬化される。
【００４０】
次に、ダイ１９０、１９２が、ピックアンドプレース機または真空チャックを使用して、図２３で示すように、ダイ位置１７８および接着剤層１８６のそれぞれの部分と位置合わせされる。図示するように、各ダイ１９０、１９２は、任意の数のダイパッド１９６を備えるアクティブ面１９４を有する。図２のダイ２６と同様に、ダイ１９０、１９２は、例えばメモリダイ型、処理ダイ型、論理ダイ型、および特定用途向け集積回路（ＡＳＩＣ）ダイ型などの、様々なダイ型のいずれかであってもよい。図２４を参照すると、ダイ１９０、１９２が、接着剤１８６の上に位置決めされた後、接着剤１８６は、完全に硬化される。当業者は容易に認識することになるように、ビルドアップ技術の後続ステップでは、ビアおよびメタライズ経路が、チップパッケージ１０などのチップパッケージを形成するために図６に関して述べたのと同様の方法で誘電体層１６６上に形成されてもよい。
【００４１】
次に図２６〜２９を参照すると、本発明の別の実施形態による、チップパッケージ１０（図６）などのチップパッケージを製造するための代替技術でのステップが、説明され、チップパッケージ１０の側断面図が、ビルドアッププロセスの様々な段階で示される。図２６を参照すると、上面２００および底面２０２を有する、誘電体層１２（図１）に似た誘電体層１９８が、提供される。適宜、金属層２０４が、誘電体層１９８の上面１６８に堆積されるまたはプレパターン化されてもよい。
【００４２】
ビルドアップ技術の次のステップでは、接着剤２０８で満たされたインクジェットプリンターヘッド２０６が、図２７で示すように、誘電体層１９８のエッジ２１０に位置決めされる。インクジェットプリンターヘッド２０６が、誘電体層１９８を横断して進むと、接着剤２０８が、それぞれのダイ位置２１２に誘電体層１９８の上面２００を横断するパターンで分注される。図２８で示すように、接着剤２０８は、隣接ダイ位置２１２間の誘電体層１９８の上面２００にギャップ２１４が形成されるように分注される。ギャップ２１４には、実質的に接着剤がない。
【００４３】
接着剤２０８は次いで、粘着性のある状態にＢステージ硬化される。次に、任意の数の接触パッド２２０を有するダイ２１６、２１８が、接着剤２０８と位置合わせされる。各ダイ２１６、２１８のそれぞれのアクティブ面２２２は、図２９で示すように、ピックアンドプレース機または真空チャックを使用して接着剤２０８中に置かれる。接着剤２０８はその後、完全に硬化される。当業者は容易に認識することになるように、ビルドアップ技術の後続ステップでは、ビアおよびメタライズ経路が、チップパッケージ１０などのチップパッケージを形成するために図６に関して述べたのと同様の方法で誘電体層１９８上に形成されてもよい。
【００４４】
次に図３０〜３５を参照すると、本発明のなお別の実施形態による、チップパッケージを製造するための代替技術でのステップが、説明される。最初に図３０を参照すると、剥離シート２２４が、接着剤層２２６で被覆される。接着剤層２２６は次いで、Ｂステージまで焼かれて接着剤層２２６を部分的に硬化させる。接着剤層２２６は、様々な実施形態によると、粘着性のある状態または粘着性のない状態まで焼かれてもよい。製造プロセスの次のステップでは、接着剤層２２６は、個別ダイ２３２、２３４（図３４）のアクティブ面２３０の表面積に実質的に合う大きさの個別接着剤部分２２８にスクライブされるまたは切断される（例えば、レーザーを用いて）。
【００４５】
次に図３２および３３を参照すると、接着剤部分２２８は、それぞれのダイ位置２４０、２４２でポリイミドフレックス層または誘電体層２３８の上面２３６に位置決めされて、隣接接着剤部分２２８間の誘電体層２３８上にギャップ２４４を残す。一実施形態では、誘電体層２３８の上面２３６は、その上に形成されたプレパターン化金属相互接続層２４６を有する。製造プロセスの次のステップでは、ダイ２３２、２３４が、図３４で示すように、例えば真空チャックまたはピックアンドプレース機を使用して、それぞれのダイ位置２４０、２４２と位置合わせされる。接着剤層２２６が粘着性のある状態に硬化された実施形態では、ダイ２３２、２３４のそれぞれのアクティブ面２３０は、それぞれの接着剤部分２２８中に置かれる。接着剤層２２６が粘着性のない状態に硬化された実施形態では、ダイ２３２、２３４および／または誘電体層２３８は、ダイ２３２、２３４を置く前に加熱される。ダイ２３２、２３４および／または誘電体層２３８からの熱は、図３５で示すように、接着剤部分２２８を粘着性のある状態にし、ダイ２３２、２３４を接着剤部分２２８に接合させる。接着剤部分２２８は次いで、完全に硬化される。当業者は容易に認識することになるように、ビルドアップ技術の後続ステップでは、ビアおよびメタライズ経路が、チップパッケージ１０などのチップパッケージを形成するために図６に関して述べたのと同様の方法で誘電体層２３８上に形成されてもよい。
【００４６】
それに応じて、本発明の実施形態は、ダイを誘電体層上に位置決めする前に、接着剤層がダイのアクティブ面およびダイ位置に対応する誘電体層の選択部分のうちの１つに直接付加されるチップ製作の方法を提供することによって、全誘電体層を接着剤で被覆する従来技術での前述の欠点を克服する。それ故に、結果として生じる集積回路デバイスの誘電体基板の表面は、接着剤を上に備える少なくとも１つの部分および実質的に接着剤のない少なくとも１つの部分を有する。接着剤をダイに直接付加することで、処理ステップが簡略化され、後続の処理ステップが低減され、ダイを互いにより接近して置くことが可能になり、誘電体層の表面での接着剤の量が大幅に低減され、それによって不平衡応力が最小化され、材料費が低減される。
【００４７】
従って、本発明の一実施形態によると、チップパッケージは、アクティブ面をその上に位置決めした少なくとも１つのダイパッドを含む第１のダイと、第１のダイのアクティブ面に結合される第１の表面および第１の表面の反対側の第２の表面を有する第１の接着剤層と、上面を有する第１の誘電体層とを含み、第１の誘電体層の上面の第１の部分は、第１の接着剤層の第２の表面に結合される。第１の部分と異なる、第１の誘電体層の上面の第２の部分には、実質的に接着剤がない。
【００４８】
本発明の別の実施形態によると、統合チップパッケージを形成する方法は、少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、接着剤層を第１の半導体ダイのアクティブ面に付加するステップと、それに付加された接着剤層を有する第１の半導体ダイを誘電体基板の上面に接着剤層を介して接着するステップとを含む。
【００４９】
本発明のなお別の実施形態によると、統合チップパッケージは、誘電体基板と第１のダイアセンブリとを含む。第１のダイアセンブリは、接触パッドをその上に位置決めしたアクティブ面を有する半導体ダイと、半導体ダイのアクティブ面に結合される第１の表面を有する非導電性接着剤層とを含む。接着剤層の第１の表面の表面積は、半導体ダイのアクティブ面の表面積に実質的に等しい。第１の表面の反対側の、接着剤層の第２の表面は、誘電体基板の表面に結合される。第１のダイアセンブリに隣接する柔軟な基板の表面の小部分には、実質的に接着剤がない。
【００５０】
本発明のなお別の実施形態によると、統合チップパッケージを形成する方法は、ダイ位置をその上面に位置決めした誘電体基板を提供するステップと、少なくとも１つの接触パッドをその上に位置決めしたアクティブ面を含む第１の半導体ダイを提供するステップと、第１の半導体ダイのアクティブ面および誘電体基板のダイ位置のうちの１つに接着剤層を付加するステップとを含む。接着剤層は、第１の半導体ダイのアクティブ面の表面積にほぼ等しい表面積を有する。本方法はさらに、第１の半導体ダイを誘電体基板の上面に接着剤層を介して接着するステップを含む。
【００５１】
本発明のなお別の実施形態によると、統合チップパッケージを形成する方法は、複数のダイ位置をその表面に位置決めした誘電体基板を提供するステップと、隣接するダイ位置間の誘電体基板の表面にギャップが形成されるように、パターン化接着剤層を誘電体基板の複数のダイ位置に付加するステップとを含み、ギャップには実質的に接着剤がない。本方法はまた、複数の半導体ダイを誘電体基板に接着剤層を介して接着するステップも含む。
【００５２】
この書面による明細は、例を使用してベストモードを含む本発明を開示し、またどんな当業者も、任意のデバイスまたはシステムを作りかつ使用し、任意の組み込まれた方法を実行することを含み、本発明を実施することを可能にもする。本発明の特許可能な範囲は、クレームによって規定され、当業者に思いつく他の例を含んでもよい。そのような他の例は、もしそれらがクレームの文字通りの言葉と異ならない構造要素を有するならば、またはもしそれらがクレームの文字通りの言葉と実質的に異ならない等価な構造要素を有するならば、クレームの範囲内であることが意図される。
【符号の説明】
【００５３】
１０  チップパッケージ
１２  高分子積層の層または誘電体基板、誘電体層
１４  誘電体層の上面
１６  誘電体層の底面
１８  金属層
２０  メタライズ経路
２２  ダイアセンブリ
２４  メタライズ経路のない誘電体層の上面の部分
２６  ダイ
２８  アクティブ面
３０  接着剤層
３２  ダイパッド、接触パッド
３４  接着剤層の第１の表面
３６  接着剤層の第２の表面
３８  接着剤層が付着される部分
４０  接着剤のない部分
４２  接着剤のない部分
４４  ビア
４６  誘電体層の厚さ
４８  誘電体層および接着剤層の複合厚さ
５０  第２の金属層
５２  金属相互接続部
５４  最初の再配置層
５６  追加の再配置層
５８  従来の接着剤層
６０  追加の誘電体層
６２  ビア
６４  金属相互接続部
６６  マルチチップパッケージ
６８  ダイ
７０  ダイ
７２  接触パッド
７４  アクティブ面
７６  アクティブ面
７８  再配置層
８０  誘電体層
８２  ビア
８４  金属相互接続部
８６  メタライズ経路
８８  誘電体層の上面
９０  接着剤層
９２  接着剤層
９４  接着剤のないエリア
９６  接着剤層間のギャップ
９８  接着剤層をダイに付加するための技術
１００  接着剤層をウエハーの上面に付加するステップ
１０２  接着剤層
１０４  ウエハーの上面
１０６  シリコンウエハー、ウエハー
１０８  ダイ
１１０  スクライブ線
１１２  接着剤層を部分的に硬化させるステップ
１１４  ウエハーを個別ダイアセンブリに切断するまたは単体化するステップ
１１６  ダイアセンブリ
１１８  ダイを誘電体層に接着するステップ
１２０  熱を接着剤層に加えて接着剤を完全に硬化させるステップ
１２２  接着剤層をダイに付加するための代替技術
１２４  接着剤層をウエハーの上面またはアクティブ面に付加するステップ
１２６  接着剤層
１２８  アクティブ面
１３０  シリコンウエハー、ウエハー
１３２  ダイ
１３４  スクライブ線
１３６  接着剤層を部分的に硬化させるステップ
１３８  剥離シートを接着剤層の粘着性表面に付加するステップ
１４０  剥離シート
１４２  接着剤層の粘着性表面
１４４  ウエハーを裏面から個別ダイに切断するステップ
１４６  ウエハーの裏面
１４８  ダイアセンブリ
１５０  誘電体層上に置くために個別ダイアセンブリを持ち上げるステップ
１５２  接着剤層を完全に硬化させるステップ
１５４  ダイを誘電体層に貼り付ける前に接着剤層をダイに付加するための代替技術
１５６  剥離シートを処理システム上に位置決めし、接着剤の層で被覆するステップ
１５８  接着剤層を部分的に硬化させるステップ
１６０  単体化ダイをダイの裏面で持ち上げ、ダイのアクティブ面を下にして粘着性接着剤中に触れさせるステップ
１６２  接着剤被覆ダイを接着剤の側を下にして誘電体層上に位置決めするステップ
１６４  接着剤を完全に硬化させるステップ
１６６  誘電体層
１６８  誘電体層の上面
１７０  誘電体層の底面
１７２  プレパターン化金属層
１７４  金属スクリーン
１７６  金属スクリーンの開口部
１７８  ダイポケット位置
１８０  接着剤
１８２  金属スクリーンのエッジ
１８４  スキージー
１８６  接着剤の層、接着剤層
１８８  接着剤のないギャップ
１９０  ダイ
１９２  ダイ
１９４  アクティブ面
１９６  ダイパッド
１９８  誘電体層
２００  誘電体層の上面
２０２  誘電体層の底面
２０４  金属層
２０６  インクジェットプリンターヘッド
２０８  接着剤
２１０  誘電体層のエッジ
２１２  ダイ位置
２１４  ギャップ
２１６  ダイ
２１８  ダイ
２２０  接触パッド
２２２  アクティブ面
２２４  剥離シート
２２６  接着剤層
２２８  接着剤部分
２３０  アクティブ面
２３２  ダイ
２３４  ダイ
２３６  誘電体層の上面
２３８  ポリイミドフレックス層または誘電体層
２４０  ダイ位置
２４２  ダイ位置
２４４  ギャップ
２４６  プレパターン化金属相互接続層
【図１】
2014003292.tif 000003
【図２】
2014003292.tif 000004
【図３】
2014003292.tif 000005
【図４】
2014003292.tif 000006
【図５】
2014003292.tif 000007
【図６】
2014003292.tif 000008
【図７】
2014003292.tif 000009
【図８】
2014003292.tif 000010
【図９】
2014003292.tif 000011
【図１０】
2014003292.tif 000012
【図１１】
2014003292.tif 000013
【図１２】
2014003292.tif 000014
【図１３】
2014003292.tif 000015
【図１４】
2014003292.tif 000016
【図１５】
2014003292.tif 000017
【図１６】
2014003292.tif 000018
【図１７】
2014003292.tif 000019
【図１８】
2014003292.tif 000020
【図１９】
2014003292.tif 000021
【図２０】
2014003292.tif 000022
【図２１】
2014003292.tif 000023
【図２２】
2014003292.tif 000024
【図２３】
2014003292.tif 000025
【図２４】
2014003292.tif 000026
【図２５】
2014003292.tif 000027
【図２６】
2014003292.tif 000028
【図２７】
2014003292.tif 000029
【図２８】
2014003292.tif 000030
【図２９】
2014003292.tif 000031
【図３０】
2014003292.tif 000032
【図３１】
2014003292.tif 000033
【図３２】
2014003292.tif 000034
【図３３】
2014003292.tif 000035
【図３４】
2014003292.tif 000036
【図３５】
2014003292.tif 000037
【外国語明細書】
2014003292000001.pdf