(57)【要約】【課題】ガラスに対して配線が密着力を有し、またボイドの無い貫通電極を備え、信頼性が高く、電気特性に優れたガラス製インターポーザとその製造方法を提供することにある。【解決手段】ガラス１の内部に第一層目の配線形成部３と第一層目のランド形成部４を形成させる工程と、ガラス１の表面のみに金属層６を形成させる工程と、裏面のランド形成部４から表面のランド形成部４となる部分のガラス１のみにブラインドホール７を形成させる工程と、ブラインドホール７を金属層６を用いて電解めっきで埋め込み貫通電極８を形成する工程と、ガラス１の裏面に金属層１４を形成させる工程と、ガラス１の表裏面の金属層６及び１４をガラス１が露出するまで研磨する工程とを有する。【選択図】図２
2014236102.tif 000002
【特許請求の範囲】
【請求項１】
基材がガラスでその内部に貫通電極を有する多層構造の貫通電極付き配線基板において、前記基材の表裏面の第一層目の配線層と前記貫通電極が、ガラスの内部に形成されていることを特徴とする貫通電極付き配線基板。
【請求項２】
前記配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする請求項１に記載の貫通電極付き配線基板。
【請求項３】
ガラスの内部に第一層目の配線と貫通電極を受けるランドとなる部分を形成する工程と、
前記ガラスの表面のみに金属層を形成する工程と、
裏面の前記貫通電極を受けるランドから表面の該ランドとなる部分の前記ガラスのみに貫通穴を形成する工程と、
前記貫通穴を導電性物質で埋め込む工程と、
前記裏面に金属層を形成する工程と、
前記ガラスの表裏面の前記金属層をガラス面が露出するまで研磨する工程と、
具備することを特徴とする貫通電極付き配線基板の製造方法。
【請求項４】
前記配線基板の貫通穴を導電性物質で埋め込む工程は、電解めっき法にて前記貫通穴の内部のみを選択的にビルドアップ法により埋め込むことを特徴とする請求項３に記載の貫通電極付き配線基板の製造方法。
【請求項５】
前記配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする、請求項３又は４に記載の貫通電極付き配線基板の製造方法。
【請求項６】
請求項１に記載の貫通電極付き配線基板を用いて、その板面最上層部に半導体素子を搭載したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば貫通電極を備えたガラスの配線基板、詳しくは、ガラスに密着力を有する配線が形成でき、貫通電極にボイドの無い信頼性が高く電気特性にも優れたインターポーザとして使用可能な貫通電極付き配線基板、その製造方法及び半導体装置に関する。
【背景技術】
【０００２】
ウェハプロセスで製造される各種のメモリー、ＣＭＯＳ（相補型金属酸化膜半導体）、ＣＰＵ（中央演算処理装置）等の半導体素子は、電気的接続用の端子を有する。その接続用端子のピッチと、半導体素子と電気的な接続がなされるべきプリント基板側の接続部のピッチとは、通常、そのスケールが数倍から数十倍程度異なる。そのため、半導体素子とプリント基板を電気的に接続する場合、インターポーザと称されるピッチ変換のための仲介用基板（半導体素子実装用基板）が使用される。このインターポーザの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺でプリント基板との接続がとられる。
【０００３】
半導体素子をプリント板に実装するためのインターポーザとしては、これまで有機基板や有機ビルドアップ基板が用いられてきた。ところが、昨今のスマートフォンに代表されるような急速な電子機器の高性能化により、半導体素子を縦に積層したり、メモリーやロジックといった異なる半導体素子を同一基板上に並べて実装する３次元実装技術や２．５次元実装技術の開発が必要不可欠となりつつある。これらの開発により、電子機器類のさらなる高速化・大容量化・低消費電力化などの実現が可能と考えられているが、半導体素子の高密度化に伴いインターポーザにもより微細な配線を作りこむことが求められている。
【０００４】
ところが、従来の有機材料を用いた基板では、樹脂の吸湿や温度による伸縮が大きくスケールを合わせた微細配線の形成が難しいという問題を有していた。
【０００５】
そこで、近年基材にシリコンやガラスを用いるインターポーザの開発に大きな注目が集まっている。有機基板を用いた際に問題となっていた吸湿や伸縮の影響をほとんど受けないため、微細配線の形成に有利である。また、高い加工性を有するため、内部に微細な貫通穴をあけてその穴を導電性物質で充填して作るＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる貫通電極が形成できる。この貫通電極は、配線長を短縮し基板の表裏面の配線同士を最短距離で接続可能とするため、信号伝送速度の高速化など優れた電気特性を実現させる。さらには、内部に配線を形成する構造のため電子デバイスの小型化や高密度化にも有効な実装方法であることや、貫通電極の採用により多ピン並列接続が可能となり、ＬＳＩ自体を高速化させる必要がなくなるため低消費電力化が実現できるなど、多数の利点を有する。
【０００６】
両者を比較すると、シリコンインターポーザは、ガラスインターポーザよりも微細化が可能であり、また配線やＴＳＶ形成プロセスが確立されている一方で、丸いシリコンウエハでしか扱えないためウエハ周辺部が使用できないことや大型サイズで一括して生産できないためコストが高くなるという大きな欠点を有する。その点、ガラスインターポーザでは、大型パネルでの大量処理が可能であり、またロール・ツー・ロール方式での生産方法も考えられるため大幅なコストダウンが可能となる。また、放電やレーザーなどで貫通させるＴＧＶとは異なり、ＴＳＶはガスエッチングにより穴を掘っていくため、加工時間が長くなることやウエハを薄く削る工程を含むことなどもコストを上げる要因となっている。
【０００７】
さらに、電気特性の面ではガラスインターポーザは基板自体がシリコンインターポーザと違って絶縁体のため、高速回路においても寄生素子発生の懸念がなく、より電気特性に優れる。そもそも基板にガラスを用いると絶縁膜を形成させる工程自体が必要ないため、絶縁信頼が高く工程の短縮も可能となる。
【０００８】
以上のように、低コストにインターポーザを作ることができるガラスであるが、大きな欠点は、微細な配線を形成させるプロセスが確立していないこと、またガラスに対して配線材料の主流となりつつある銅が密着しないため、基板上に配線を形成させるには表面への特殊な処理を必要とすることにある。さらに、ＴＧＶの形成は、スルーホールビアフィリングの工程を必要とするため、ボイドが発生し信頼性に大きな問題を抱えている。
【０００９】
例えばガラスインターポーザを用いて高密度実装を可能にする方法は、引用文献１等において提案されている。しかしながら、引用文献１の技術にあっては、従来の有機樹脂と比べて微細な銅配線を形成したガラスインターポーザを使用しているものの、配線の形成方法に関する詳細な記述が無いために、信頼性に欠ける。
【００１０】
また、無電解めっきを用いて無粗化でガラス上に金属膜を形成させる方法は、特許文献２等に提案されているが、配線に使用できるようめっき膜を厚くしていくと密着力が十分でないため簡単に剥離する虞を有する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００３−２４９６０６号公報
【特許文献２】特開平１０−２０９５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、上記課題を解決するためになされたものであり、ガラス基板の内部に第一層目の配線層を埋め込むことで密着力を大幅に向上させ、さらにＴＧＶの形成は電解めっきを用いて貫通電極部のみを選択的にビルドアップ法で埋め込むことでボイドの発生を防ぐことができるため、信頼性の高いガラスインターポーザとして使用可能な配線基板、その製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
請求項１に係る発明は、基材がガラスでその内部に貫通電極を有する多層構造の貫通電極付き配線基板において、前記基材の表裏面の第一層目の配線層と前記貫通電極が、ガラスの内部に形成される貫通電極付き配線基板を特徴とする。
【００１４】
請求項２に係る発明は、請求項１の貫通電極付き配線基板において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする。
【００１５】
請求項３に係る発明は、ガラスの内部に第一層目の配線と貫通電極を受けるランドとなる部分を形成する工程と、前記ガラスの表面のみに金属層を形成する工程と、裏面の前記貫通電極を受けるランドから表面の該ランドとなる部分の前記ガラスのみに貫通穴を形成する工程と、前記貫通穴を導電性物質で埋め込む工程と、前記裏面に金属層を形成する工程と、前記ガラスの表裏面の前記金属層をガラス面が露出するまで研磨する工程とを備えた貫通電極付き配線基板の製造方法を特徴とする。
【００１６】
請求項４に係る発明は、請求項３の貫通電極付き配線基板の製造方法において、配線基板の貫通穴を導電性物質で埋め込む工程を、電解めっき法にて貫通穴の内部のみを選択的にビルドアップ法により埋め込むことを特徴とする。
【００１７】
請求項５に係る発明は、請求項３又は４の貫通電極付き配線基板の製造方法において、貫通電極部分の主材料がＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかであることを特徴とする。
【００１８】
請求項６に係る発明は、請求項１記載の貫通電極付き配線基板を用いて、その板面最上層部に半導体素子を搭載して半導体装置を構成したことを特徴とする。
【発明の効果】
【００１９】
本発明の貫通電極付き配線基板によれば、基材がガラスを用いた配線基板であっても配線の密着力が高く、また貫通電極部にボイドのない信頼性の高い配線基板を簡便に作製することができる。
【００２０】
即ち、本発明の貫通電極付き配線基板によれば、配線及びランドの部分を表裏面共にガラス内に加工してから金属層で埋め込むことで、第一層目の配線層が内部に組み込まれる形となり密着力を大幅に向上させることができ、且つ、配線の表面以外の全ての面がガラスと密着していることで、前処理無しでも高い密着性を有し、ハンドリング時の信頼性が向上される
また、本発明の製造方法によれば、ＴＧＶの形成方法にブラインドビアフィリングを用いており、さらにシード層をビア内に形成させることなく電解めっきが可能な構造である。片面に形成させた金属層によりビアの底部のみにシード層が存在するため、電解めっきを行うとビア底からビルドアップでめっきを析出させることができ、開口部にめっきの析出が集中することなくフィリングが可能となり、ボイドの無いＴＧＶを簡便に形成でき、高い信頼性と優れた電気特性を実現することができる。
【００２１】
そして、貫通電極の主材料として、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属を含む化合物のいずれかを用いることで、単体又は合金としてめっきにより容易に析出させることが可能であり、優れた電気特性を確保することができる。
【００２２】
また、本発明の貫通電極付き配線基板は、半導体素子の搭載やプリント配線板への実装が可能となるため、半導体装置として使用すると、配線層が貫通電極で接続されているため、高速伝送特性など優れた電気特性を有する。また、内部に配線を形成させる構造により電子機器の小型化にも寄与することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施の形態に係る貫通電極付き配線基板の要部を断面して示した概念図である。
【図２】本発明の一実施の形態に係る貫通電極付き配線基板の製造方法の手順を説明するために要部を断面して示した概念図である。
【図３】本発明の一実施の形態に係る貫通電極付き配線基板の製造方法の手順を説明するために要部を断面して示した概念図である。
【図４】二層目の配線層を形成する手順を説明するために要部を断面して示した概念図である。
【図５】図１の貫通電極付きガラス配線基板を使用した本発明の一実施の形態に係る半導体装置を説明するために要部を断面して示した概念図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態に係る貫通電極付き配線基板、その製造方法及び半導体装置について、図面を参照して詳細に説明する。
【００２５】
図１は、本発明の一実施の形態に係る貫通電極付き配線基板を示すもので、基材であるガラス１の表裏面に第一層目の配線１０及びランド１１が内部に埋め込まれて形成される。そして、表裏面に埋設した第一層目のランド１１は、貫通電極８で接続されている。
【００２６】
次に、貫通電極付き配線基板の製造方法について図２及び図３を参照して詳細に説明する。
【００２７】
先ず、ガラス１にレジスト２をパターニングする（図２（ａ）（ｂ））。形成する手段としては、フォトリソグラフィーにより形成させることができる。レジスト２をガラス全面に塗布後、所定のマスクを用いて露光し、現像により余分なレジストを除去することでパターニングが可能となる。レジスト２は、エッチングの選択比がとれるようにできるだけ厚く形成させることが望ましい。また、レジスト２の代わりにＡｌやＮｉなどの金属膜をパターニングさせる方法でも可能である。ガラスの種類に関しては、特に限定はしない。例えば、石英ガラスやほうけい酸ガラス、無アルカリガラスなどを用いることができる。
【００２８】
次に、レジスト２をパターニング後、図２（ｃ）に示すようにガラス１の内部に配線１０となる第一層目の配線形成部３とランド１１となる第一層目のランド形成部４をそれぞれ形成する。形成する手段としては、ドライエッチングやウェットエッチングが考えられるが、ドライエッチングを用いることが望ましい。これは、ウェットエッチングは等方性のため縦方向だけでなく横方向にもエッチングが進むが、ドライエッチングは異方性のため縦方向のみの選択的なエッチングが可能であり、微細パターン形成に適しているからである。ドライエッチングに使用するガスの限定はしないが、例えばＨＦやＣＦ４やＳＦ６などフッ素系のガスを用いることができる。
【００２９】
配線形成部３及びランド形成部４を加工後、図２（ｄ）に示すようにパターニングしたレジスト２を除去する。除去する方法は、限定しないが、レジストが有機物の場合は、強アルカリの剥離剤やアッシング、金属の場合はＮｉであれば硫酸／過酸化水素水の混合液や塩化第二鉄水溶液、Ａｌであればリン酸／硝酸／酢酸の混合液などにより除去が可能である。
【００３０】
配線形成部３及びランド形成部４を含む面に図２（ｅ）（ｆ）の手順で金属層６を形成する。形成する手段としては、無電解めっきによりシード層を形成し、電解めっきにより金属層６を成長させることが可能である。このとき裏面にレジスト５を形成しておくことで（図２（ｅ）参照）、片面のみに選択的にめっきが可能となる。また、スパッタや蒸着などの物理的な方法でシード層を形成し、電解めっきで金属層６を成長させる方法も可能である。この場合、片面のみにシード層を形成することができるため、レジスト５を形成させる工程が省略できる。片面に形成させた金属層６はガラス１に対して密着力が弱いが、ガラス１表面には微細加工が施されているため、アンカー効果と同様の働きにより簡単に金属層６が剥離することはない。
【００３１】
ブラインドホール７を形成させるため、裏面に形成させたレジスト５を除去する（図３（ａ）（ｂ））。ブラインドホール７の形成手段としては、レーザーを用いることができる。ガラスを加工するレーザーは波長の長いものが望ましく、また波長の長いレーザーは銅の吸収率が低いため、炭酸ガスレーザーなどを用いれば選択的にガラスを貫通させることができる。
【００３２】
形成されたブラインドホール７を電解めっき法により，導電性物質を充填し、貫通電極８を形成する（図３（ｃ））。このとき金属層６を電極として電解めっきを行うことで、ブラインドホールの底部からビルドアップでめっきを析出させることができる。めっきはビア底から順に析出するため、ボイドの発生を防ぐことが可能となる。貫通電極材料としては、コストや電気特性の両面に優れる銅であることが望ましい。
【００３３】
貫通電極８を形成後、今度は、図３（ｄ）に示すように裏面部分に金属層９を形成させる。形成させる手段としては、金属層６と同様に無電解めっきやスパッタによりシード層を形成させた後、電解めっきで金属層９を成長させることが可能である。無電解めっきやスパッタのみで金属層を厚くさせることも可能であるが、短時間で金属層を厚くすることができる電解めっきを用いることが望ましい。
【００３４】
ガラス１の両面に形成させた金属層６及び金属層９をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、化学機械研磨）などにより、図３（ｅ）に示すようにガラス面が露出するまで研磨することで、表裏面の第一層目の配線１０及びランド１１がガラス１内部に埋め込まれ、ボイドの無い貫通電極を有するガラスの配線基板を作製することができる。
【００３５】
次に、第二層目の配線層の製造方法について、図４を参照して説明する。
【００３６】
配線基板に絶縁層１２を形成する（図４（ａ））。この絶縁層１２は，ＳｉＯ２膜やＳｉ３Ｎ４、ポリイミドなどを用いることができるが、材料はこれらに限定されない。形成する手段としては、ＣＶＤ法やスピンコート法、ゾルゲル法などにより形成させることが可能である。
【００３７】
次に、配線基板との接続のため、図４（ｂ）に示すようにレーザーなどにより絶縁層１２に貫通穴１３をあける。このときアライメントをあわせ、第一層目のランド１１のみを露出させるようにする。この貫通穴１３を導電性物質で埋め込み、図２（ｃ）に示すように第二層目の配線層となる金属層１４を形成させる。金属層１４は、めっきや導電性ペーストなどで形成させることができ、特に材料は限定しないが、コストや電気特性の面から銅であることが望ましい。
【００３８】
その後、金属層１４をエッチングにより回路形成を行い、図４（ｄ）に示すように配線層１６及びランド１７を形成させる。この層上に、図４（ｅ）に示すように再度絶縁層１８を形成させることで、第一層目と貫通電極１５で電気的に接続された第二層目の配線層を作製することができる。
【００３９】
第二層目以降の配線は、第二層目の配線層の形成工程を繰り返すことで、何層でも自在に配線層の数をアレンジすることが可能である。なお、図４では、表面の配線のみについての製造方法を示したが、裏面の配線層についても同様の方法で作製する。
【００４０】
本発明による貫通電極付き配線基板は、半導体装置、例えば図５に示すようにインターポーザとして用いられる。即ち、半田ボール１９を用いてロジックチップ２０と積層させたメモリチップ２１を表面に搭載し、裏面も同様に半田ボール１９を用いてプリント配線板２１に実装することで２．５次元実装構造のガラスインターポーザとして使用することが可能となる。ロジックチップ２０とメモリチップ２１が同一平面上の近距離で信号のやりとりができ、また貫通電極により最短距離でプリント配線板２２に信号を送ることもできるため優れた電気特性を有する。基材がガラスのため伸縮がなく、従来の有機樹脂基板よりもはるかに高密度な配線層を有するインターポーザと機能させることが可能となる。
【実施例】
【００４１】
以下、本発明の実施の形態に基づく実施例を作製して、検討する。
【００４２】
先ず、貫通電極付きガラス配線基板作製の実施例について説明する。即ち、厚さ３００μｍの無アルカリガラスを用意し、厚膜が形成できる光硬化性のＳＵ−８レジスト（エポキシ樹脂ベースのネガ型）をスピンコート法により２５μｍ形成させる。所定のマスクを用いて露光後、現像液にＰＧＭＥＡ（ポリプロピレングリコールメチルエーテルアセテート）を用いてパターニングする。裏面も同様の方法により、パターニングする。
【００４３】
次に、ＳＦ６ガスによるドライエッチングにより、ガラスの表面に配線及びランドとなる部分を形成させる。仕様は配線部分を幅５μｍ、ランド部分を１００μｍ角とし、深さ方向は共に２０μｍ加工する。裏面も同様の方法により加工しておく。アッシングによりレジストパターンを除去してから、表面のみに銅スパッタによりシード層を形成させ、電解銅めっきにより加工部分を銅で充填する。最終的にガラスの表面の銅厚が５μｍになるまで銅を成長させる。
【００４４】
そして、ガラスの裏面からアライメントをあわせながら、ランド部分へ炭酸ガスレーザーを照射し、径が７５μｍのブラインドホールを形成させる。続いて、表面の銅膜を電極に接続し電解銅めっきにより、ブラインドホールをフィリングして貫通電極を形成させる。
【００４５】
表面に銅膜を形成させた方法と同様に、裏面にもスパッタで銅のシード層を形成し、電解銅めっきにより加工部分を充填する。最後に表裏面に形成させた銅をＣＭＰによりガラス面が露出するまで研磨することで、密着力の高い配線層を有し、ボイドのない貫通電極を有するガラスインターポーザとして使用可能な配線基板を作製することができる。
【００４６】
次に、第二層目以降の配線層作製について説明する。
【００４７】
絶縁層として、ポリイミド樹脂を２０μｍコーティングし、炭酸ガスレーザーにて７５μｍの穴をあける。その後、貫通穴及びポリイミド上に無電解銅めっきでシード層を形成し、さらに電解銅めっきにより１０μｍの厚さの導体層形成を行い、この導体層をフォトリソグラフィーにより回路形成を行う。
【００４８】
再度ポリイミド樹脂をコーティングし回路に絶縁層を形成させることで、第二層目の配線層を形成させることができる。配線をさらに多層化させる場合は、上述した方法を繰り返すことで形成可能であり、また裏面も同様の方法で形成させることができる。
【００４９】
上記構成により、ガラス基板上に配線が密着し、且つボイドがない貫通電極を有する配線基板を製造することが確認できた。
【００５０】
なお、本発明は、上記実施の形態に限ることなく、その他、実施段階ではその要旨を逸脱しない範囲で種々の変形を実施し得ることが可能である。更に、上記実施形態には、種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合せにより、種々の発明が抽出され得る。
【００５１】
例えば実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【産業上の利用可能性】
【００５２】
上記構成によれば、３次元実装や２．５次元実装における電子機器の高機能化、高速化に対応可能なインターポーザの製造方法として利用できる。
【符号の説明】
【００５３】
１  …  ガラス
２  …  レジスト
３  …  第一層目の配線形成部
４  …  第一層目のランド形成部
５  …  レジスト
６  …  金属層
７  …  ブラインドホール
８  …  貫通電極
９  …  金属層
１０  …  第一層目の配線
１１  …  第一層目のランド
１２  …  絶縁層
１３  …  貫通穴
１４  …  金属層
１５  …  貫通電極
１６  …  配線層
１７  …  ランド
１８  …  絶縁層
１９  …  半田ボール
２０  …  ロジックチップ
２１  …  メモリチップ
２２  …  プリント配線板
【図１】
2014236102.tif 000003
【図２】
2014236102.tif 000004
【図３】
2014236102.tif 000005
【図４】
2014236102.tif 000006
【図５】
2014236102.tif 000007