(57)【要約】【課題】複雑な構造を採用することなく、安価に、リセット機能の誤動作を防止することができる電源遮断装置および画像処理装置を提供する。【解決手段】接点スイッチ３０１は、電源１９１に接続される電源線３１１、３１２に介在され、オン状態とオフ状態とを切り替える。電源遮断手段３０２は、特定の回路３３１の監視対象の信号出力端子３３２の電位に応じて、接点スイッチ３０１を電磁力によりオン状態からオフ状態へ切り替える。電位維持回路３０３は、信号出力端子３３２に接続され、オン状態にある接点スイッチ３０１を通じて電源１９１から供給される電力に基づいて回路３３１に電力供給が開始された後、少なくとも回路３３１が信号出力端子３３２に出力する電位が安定するまでの期間、信号出力端子３３２の電位を電源遮断手段３０２が切り替え動作を行うことのない電位に維持する。【選択図】図３
2014215867.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される電源線に介在され、オン状態とオフ状態とを切り替える接点スイッチと、
特定の回路の監視対象の信号出力端子の電位に応じて、前記接点スイッチを電磁力によりオン状態からオフ状態へ切り替える電源遮断手段と、
前記信号出力端子に接続され、前記オン状態にある接点スイッチを通じて前記電源から供給される電力に基づいて前記回路に電力供給が開始された後、少なくとも前記回路が前記信号出力端子に出力する電位が安定するまでの期間、前記信号出力端子の電位を前記電源遮断手段が切り替え動作を行うことのない電位に維持する電位維持回路と、
を備える電源遮断装置。
【請求項２】
前記オン状態にある接点スイッチを通じて前記電源から供給される電力に基づいて、前記特定の回路の電源線および前記電位維持回路の電源線に同時に直流電位の印加が開始され、
前記電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、あるいは、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから前記特定の回路が動作可能な電位以上の所定電位に到達するまでの間、前記信号出力端子に前記電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットＩＣを含む、請求項１記載の電源遮断装置。
【請求項３】
前記電源遮断手段は、前記特定の回路の信号出力端子が基準電位よりも高電位であるときに切り替え動作を行い、前記電位維持回路が前記基準電位以下に前記信号出力端子の電位を維持する、請求項１または２記載の電源遮断装置。
【請求項４】
請求項１から３のいずれか１項に記載の電源遮断装置を備える画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁リセット機能を有する電源スイッチを備える電源遮断装置および画像処理装置に関する。
【背景技術】
【０００２】
近年、オフィス等において、複数の機能を備える複合機（ＭＦＰ：Multi Function Peripheral）が使用されている。複合機は、ＬＡＮ（Local Area Network）等のネットワークを通じてパーソナルコンピュータ等の情報処理端末と接続された状況で使用されることが多い。そして、情報処理端末から入力された画像データを用紙上に印刷するプリンタ装置として機能したり、情報処理端末から入力された画像データをファクシミリ送信するファクシミリ装置として機能したり、情報処理端末において使用される画像データを取得する画像読取装置として機能したり、文書画像データを検索可能に蓄積する文書管理装置として機能したりする。
【０００３】
このようなネットワークにより接続される複合機は、情報処理端末と離れた場所に設置されていることが多く、例えば、何らかの異常が発生した場合に、情報処理端末の操作者が複合機の電源スイッチを直ちにオフ状態にすることが困難な場合も多い。そのため、この種の複合機には、電磁リセット機能を有する電源スイッチを備えるものがある（例えば、特許文献１、２等参照）。電磁リセット機能とは、電磁力により、スイッチをオン状態からオフ状態へ切り替える機能であり、このような電源スイッチは、例えば、接点スイッチと、当該接点スイッチを駆動する電磁石とによって構成することができる。この複合機では、例えば、異常を検知した場合や、ネットワークを通じて操作者から指示が入力された場合に、電磁石に通電することで、操作者が複合機の設置場所にいない状況下であっても、複合機の電源スイッチをオフ状態に切り替えることができる。
【０００４】
例えば、特許文献１は、電磁リセット機能付き電源スイッチを備える印刷装置に関する技術として、印刷装置のＣＰＵ（Central Processing Unit）が出力する電源オフ信号に応じて、電磁リセット機能付き電源スイッチがオン状態からオフ状態に切り替わらない場合、高電圧で作動する定着ユニット等の駆動を停止する構成を開示している。また、ホストコンピュータからの電源オフ指令がない場合でも、特定の時間帯に印刷装置の待機状態が予め指定された時間継続したときに印刷装置のＣＰＵが電源オフ信号を出力し、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える構成を開示している。
【０００５】
また、特許文献２は、電磁リセット機能付き電源スイッチを備えるカラー画像形成装置において、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える際にモノクロ印刷モードとカラー印刷モードの内、使用頻度の高い印刷モードに変更する構成を開示している。これにより、電源スイッチをオン状態にしたときに、使用頻度の高い印刷モードで直ちに駆動でき、時間効率のよい印刷処理の実施を可能にしている。また、特許文献２は、電磁リセット機能付き電源スイッチをオン状態からオフ状態に切り替える際に大電流負荷に対する電源の供給を禁止することにより、電源スイッチの劣化を抑制する構成も開示している。
【０００６】
一方、電磁リセット機能を有する電源スイッチは、上述のように、ＣＰＵが出力する電源オフ信号（例えば、ハイレベル信号やローレベル信号）に応じて電磁回路が駆動され、オン状態からオフ状態に切り替わる。このようなＣＰＵの信号出力に関し、駆動対象の異常動作等を防止する技術も種々提案されている（特許文献３、４等参照）。
【０００７】
例えば、特許文献３は、ＣＰＵの制御出力線と、電源電圧降下時にＣＰＵのリセット端子にリセット信号を入力するシステムリセットＩＣの出力線とを、ショットキバリアダイオードにより接続する構成を開示している。この構成では、電源電圧降下時に、ＬＥＤ（Laser Emitted Diode）等の負荷が駆動される信号レベルにＣＰＵの制御出力線の電位が固定された場合でも、負荷の破壊を防止することができる。
【０００８】
また、特許文献４は、ＣＰＵがスタンバイモードに移行した際に、ＣＰＵと接続された外部記憶素子がアクティブ状態になる状態でＣＰＵのチップセレクト端子の信号レベルが固定された場合でも、反転させた信号レベルを外部記憶素子のチップイネーブル端子に入力する構成を開示している。この構成により、ＣＰＵがスタンバイモードにある場合の外部記憶素子の消費電力を低減している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１２８１７７号公報
【特許文献２】特開平９−２５８６１４号公報
【特許文献３】特開平９−０６５５６８号公報
【特許文献４】特開２００１−２２２４７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のように、電磁リセット機能を有する電源スイッチは、ＣＰＵが出力する信号レベルに応じてオン状態からオフ状態に切り替わる。例えば、電源スイッチのリセット機能を駆動する信号を出力するＣＰＵの出力端子にハイレベル信号（高電位状態）またはローレベル信号（低電位状態）が出力される構成において、電源オフ信号としてハイレベル信号が割り当てられている場合は、ＣＰＵの出力端子にハイレベル信号が出力されたときに電源スイッチのリセット機能が動作してオン状態からオフ状態に切り替わる。
【００１１】
しかしながら、電源スイッチのリセット機能を駆動する信号を出力するＣＰＵの出力端子に複合機の動作状態に応じた所望の信号レベルの信号が出力されるのは、ＣＰＵが正常に動作している場合に限られる。ＣＰＵはデジタル回路であるため、例えば、電源投入時等、ＣＰＵに印加される電源電圧がＣＰＵの動作下限電圧に到達していない状況下では正常に動作せず、出力端子に出力される信号レベルが制御できない状態（不定状態）になり得る。当該状態では、ＣＰＵの出力端子にローレベル信号が出力される可能性もあれば、ハイレベル信号が出力される可能性もある。このような不定状態は、電源投入時に、例えば、ＣＰＵのコア電源よりも先に、Ｉ／Ｏ電源が動作下限電圧に到達した場合に発生する。ここで、コア電源とは、ＣＰＵにおいて入力された命令のデコードや実行を行うコア部分（レジスタや内蔵メモリ）に供給される電源である。また、Ｉ／Ｏ電源とは、ＣＰＵのコア部分以外のインターフェイス回路部分に供給される電源である。
【００１２】
上述の構成では、当該状況下において、ハイレベル信号が出力された場合、電源スイッチがオフ状態に切り替わる。すなわち、当該電源スイッチをオン状態にして複合機を起動したにも関わらず、当該電源スイッチのリセット機能が動作してオフ状態に切り替わるという誤動作が生じてしまう。
【００１３】
このようなリセット機能の誤動作は、例えば、電源供給をシーケンス制御することで避けることができる。すなわち、まず、コア電源を供給し、コア部の動作下限電圧に到達した後、Ｉ／Ｏ電源を供給する。この構成では、ＣＰＵのコア部が正常に動作を開始するまでＩ／Ｏ電源が供給されないため、コア部が正常に動作しない状況下（不定状態）で、出力端子に信号が出力されることがない。
【００１４】
しかしながら、このようなシーケンス制御を実現するためには、シーケンス制御用のレギュレータやＤＣ−ＤＣコンバータを設置する必要があり、これらの部品を設置するスペースが必要になる上、コスト高になってしまう。
【００１５】
一方、特許文献３、４が開示するように、ＣＰＵのリセット端子にリセット信号を入力する対応も考えられる。この場合、リセット信号が入力された際に、ＣＰＵが、電源スイッチのリセット機能を駆動する信号の出力端子にローレベル信号を出力する構成を採用することになる。しかしながら、上述の不定状態は、コア部が正常に動作していない状況下において発生するのであり、コア部が正常に動作していない状況下においてリセット端子にリセット信号を入力しても、上記出力端子にローレベル信号が出力される保証はない。
【００１６】
本発明は、このような従来技術の課題を鑑みてなされたものであって、複雑な構造を採用することなく、安価に、リセット機能の誤動作を防止することができる、電磁リセット機能を有する電源スイッチを備える電源遮断装置および画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述の目的を達成するために、本発明は以下の技術的手段を採用している。すなわち、本発明に係る電源遮断装置は、接点スイッチ、電源遮断手段および電位維持回路を備える。接点スイッチは、電源に接続される電源線に介在され、オン状態とオフ状態とを切り替える。電源遮断手段は、特定の回路の監視対象の信号出力端子の電位に応じて、接点スイッチを電磁力によりオン状態からオフ状態へ切り替える。特定の回路には、例えば、接点スイッチをオン状態からオフ状態に切り替える指示である電源オフ信号を出力する制御回路が含まれる。電位維持回路は、信号出力端子に接続され、オン状態にある接点スイッチを通じて上記電源から供給される電力に基づいて上記特定の回路に電力供給が開始された後、少なくとも上記特定の回路が信号出力端子に出力する電位が安定するまでの期間、上記信号出力端子の電位を電源遮断手段が切り替え動作を行うことのない電位に維持する。例えば、電源遮断手段は、上記信号出力端子が基準電位よりも高電位であるときに切り替え動作を行う構成では、電位維持回路は、信号出力端子の電位を当該基準電位以下に維持する。
【００１８】
この構成では、監視対象の信号出力端子の電位が、電位維持回路により、オン状態にある接点スイッチを通じて電源から供給される電力に基づいて電力供給が開始された後、少なくとも信号出力端子に出力される電位が安定するまでの期間、特定の電位に維持される。そのため、例えば、電源投入後、接点スイッチをオン状態からオフ状態に切り替える指示である電源オフ信号を出力する制御回路の出力が不定となる期間内に、信号出力端子に電源オフ信号が現れることがない。したがって、電源投入時の電源遮断装置の誤動作の発生を確実に防止することができる。
【００１９】
以上の電源遮断装置において、オン状態にある接点スイッチを通じて上記電源から供給される電力に基づいて、上記特定の回路の電源線および電位維持回路の電源線に同時に直流電位の印加が開始される場合、電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、上記信号出力端子に電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットＩＣ（Integrated Circuit）を含む構成を採用することができる。あるいは、電位維持回路は、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから上記特定の回路が動作可能な電位以上の所定電位に到達するまでの間、上記信号出力端子に電源遮断手段が切り替え動作を行うことのない電位を出力し、その後に開放状態になるリセットＩＣを含む構成を採用することができる。
【００２０】
これにより、極めて簡単な構成、かつ省スペースで上述の効果を得ることができる。
【００２１】
一方、他の観点では、本発明は上述の電源遮断装置を備える画像処理装置を提供することもできる。
【発明の効果】
【００２２】
本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態における複合機の全体構成を示す概略構成図
【図２】本発明の一実施形態における複合機のハードウェア構成を示す図
【図３】本発明の一実施形態における複合機が備える電源遮断装置を示す機能ブロック図
【図４】本発明の一実施形態における電源遮断装置を実現する構成の一例を示す構成図
【図５】本発明の一実施形態における電源遮断動作を説明する図
【図６】本発明の一実施形態における電源遮断動作の一例を示す図
【発明を実施するための形態】
【００２４】
以下、本発明の一実施形態について、図面を参照しながらより詳細に説明する。以下では、デジタル複合機の電源遮断装置として本発明を具体化する。
【００２５】
図１は本実施形態におけるデジタル複合機の全体構成の一例を示す概略構成図である。図１に示すように、複合機１００は、画像読取部１２０および画像形成部１４０を含む本体１０１と、本体１０１の上方に取り付けられたプラテンカバー１０２とを備える。本体１０１の上面には原稿台１０３が設けられており、原稿台１０３はプラテンカバー１０２によって開閉されるようになっている。また、プラテンカバー１０２は、原稿搬送装置１１０を備えている。なお、複合機１００の前面には、ユーザが複合機１００に複写開始やその他の指示を与えたり、複合機１００の状態や設定を確認したりすることができる操作パネル１７１が設けられている。
【００２６】
原稿台１０３の下方には、画像読取部１２０が設けられている。画像読取部１２０は、走査光学系１２１により原稿の画像を読み取りその画像のデジタルデータ（画像データ）を生成する。原稿は、原稿台１０３や原稿搬送装置１１０に載置することができる。走査光学系１２１は、第１キャリッジ１２２や第２キャリッジ１２３、集光レンズ１２４を備える。第１キャリッジ１２２には線状の光源１３１およびミラー１３２が設けられ、第２キャリッジ１２３にはミラー１３３および１３４が設けられている。光源１３１は原稿を照明する。ミラー１３２、１３３、１３４は、原稿からの反射光を集光レンズ１２４に導き、集光レンズ１２４はその光像をラインイメージセンサ１２５の受光面に結像する。この走査光学系１２１において、第１キャリッジ１２２および第２キャリッジ１２３は、副走査方向１３５に往復動可能に設けられている。第１キャリッジ１２２および第２キャリッジ１２３を副走査方向１３５に移動することによって、原稿台１０３に載置された原稿の画像をイメージセンサ１２５で読み取ることができる。原稿搬送装置１１０にセットされた原稿の画像を読み取る場合、画像読取部１２０は、第１キャリッジ１２２および第２キャリッジ１２３を画像読取位置に合わせて一時的に固定し、画像読取位置を通過する原稿の画像をイメージセンサ１２５で読み取る。イメージセンサ１２５は、受光面に入射した光像から、例えば、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の各色に対応する原稿の画像データを生成する。生成された画像データは、画像形成部１４０において用紙に印刷することができる。また、ネットワークアダプタ１６１によりネットワーク１６２を通じて他の機器（図示せず）へ送信することもできる。
【００２７】
画像形成部１４０は、画像読取部１２０で得た画像データや、ネットワーク１６２に接続された他の機器から受信した画像データを用紙に印刷する。画像形成部１４０は、感光体ドラム１４１を備える。感光体ドラム１４１は一定速度で一方向に回転する。感光体ドラム１４１の周囲には、回転方向の上流側から順に、帯電器１４２、露光器１４３、現像器１４４、中間転写ベルト１４５が配置されている。帯電器１４２は、感光体ドラム１４１表面を一様に帯電させる。露光器１４３は、一様に帯電した感光体ドラム１４１の表面に、画像データに応じて光を照射し、感光体ドラム１４１上に静電潜像を形成する。現像器１４４は、その静電潜像にトナーを付着させ、感光体ドラム１４１上にトナー像を形成する。中間転写ベルト１４５は、感光体ドラム１４１上のトナー像を用紙に転写する。画像データがカラー画像である場合、中間転写ベルト１４５は、各色のトナー像を同一の用紙に転写する。なお、ＲＧＢ形式のカラー画像は、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）形式の画像データに変換され、各色の画像データが露光器１４３に入力される。
【００２８】
画像形成部１４０は、手差しトレイ１５１、給紙カセット１５２、１５３、１５４等から、中間転写ベルト１４５と転写ローラ１４６との間の転写部に用紙を給送する。手差しトレイ１５１や各給紙カセット１５２、１５３、１５４には、様々なサイズの用紙を載置または収容することができる。画像形成部１４０は、ユーザの指定した用紙や、自動検知した原稿のサイズに応じた用紙を選択し、選択した用紙を給送ローラ１５５により手差しトレイ１５１やカセット１５２、１５３、１５４から給紙する。給紙された用紙は搬送ローラ１５６やレジストローラ１５７で転写部に搬送される。トナー像が転写された用紙は、搬送ベルト１４７により定着器１４８に搬送される。定着器１４８は、ヒータを内蔵した定着ローラ１５８および加圧ローラ１５９を有しており、熱と押圧力によってトナー像を用紙に定着する。画像形成部１４０は、定着器１４８を通過した用紙を排紙トレイ１４９へ排紙する。
【００２９】
複合機１００の各部を駆動するための電力は、商用交流電源１９１から供給される。商用交流電源１９１から供給される交流電力は電源回路１８２において整流され、整流後の直流電力が複合機１００の各部に供給される。複合機１００は、電源回路１８２と商用交流電源１９１との間に介在された電源遮断装置１８１を備える。以下で詳述するように、電源遮断装置１８１は電磁リセット機能を有する電源スイッチを備え、当該電源スイッチを必要に応じてオン状態からオフ状態へ切り替えることにより、商用交流電源１９１から電源回路１８２への交流電力の供給を遮断する。
【００３０】
図２は、複合機における制御系のハードウェア構成図である。本実施形態の複合機１００は、ＣＰＵ（Central Processing Unit）２０１、ＲＡＭ（Random Access Memory）２０２、ＲＯＭ（Read Only Memory）２０３、ＨＤＤ（Hard Disk Drive）２０４および原稿搬送装置１１０、画像読取部１２０、画像形成部１４０における各駆動部に対応するドライバ２０５が内部バス２０６を介して接続されている。ＲＯＭ２０３やＨＤＤ２０４等はプログラムを格納しており、ＣＰＵ２０１はその制御プログラムの指令にしたがって複合機１００を制御する。例えば、ＣＰＵ２０１はＲＡＭ２０２を作業領域として利用し、ドライバ２０５とデータや命令を授受することにより上記各駆動部の動作を制御する。また、ＨＤＤ２０４は、画像読取部１２０により得られた画像データや、他の機器からネットワークアダプタ１６１を通じて受信した画像データの蓄積にも用いられる。
【００３１】
内部バス２０６には、操作パネル１７１や各種のセンサ２０７も接続されている。操作パネル１７１は、ユーザの操作を受け付け、その操作に基づく信号をＣＰＵ２０１に供給する。また、操作パネル１７１は、ＣＰＵ２０１からの制御信号にしたがって自身が備えるディスプレイに操作画面を表示する。センサ２０７は、プラテンカバー１０２の開閉検知センサや原稿台１０３上の原稿検知センサ、定着器１４８の温度センサ、搬送される用紙または原稿の検知センサなど各種のセンサを含む。
【００３２】
図３は、本実施形態の複合機が備える電源遮断装置の機能ブロック図である。図３に示すように、本実施形態の複合機１００の電源遮断装置１８１は、接点スイッチ３０１、電源遮断手段３０２および電位維持回路３０３を備える。
【００３３】
接点スイッチ３０１は、商用交流電源１９１と電源回路１８２とを接続する電源線３１１、３１２に介在され、オン状態とオフ状態とを切り替える。なお、電源回路１８２は、商用交流電源１９１から供給される交流電力の電源ノイズを除去して整流し、複合機１００の各部へ供給する直流電力に変換する。本実施形態では、電源回路１８２は、少なくとも３．３Ｖおよび５Ｖの直流源を発生する回路を備えている。なお、図３では、電源回路１８２が電源遮断手段３０２、電位維持回路３０３および遮断制御回路３３１のそれぞれに電源線３１３、３１４、３１５を通じて直流電力を供給している状態を示している。
【００３４】
特に限定されないが、接点スイッチ３０１は、商用交流電源１９１と電源回路１８２とを接続する一対の電源線３１１、３１２の一方に挿入され、当該一方の電源線のオン状態（導通状態）とオフ状態（遮断状態）とを切り替える１回路１接点スイッチや、電源線３１１、３１２の双方に挿入され、それぞれの電源線のオン状態（導通状態）とオフ状態（遮断状態）とを切り替える２回路１接点スイッチにより構成することができる。図４に示すように、本実施形態では、接点スイッチ３０１は２回路１接点スイッチで構成されている。
【００３５】
電源遮断手段３０２は、特定の回路の監視対象の信号出力端子の電位（信号レベル）に応じて、接点スイッチ３０１を電磁力によりオン状態からオフ状態へ切り替える。図３の例では、電源遮断手段３０２は、電源オフ信号を生成する遮断制御回路３３１の、電源オフ信号を出力する信号出力端子３３２の信号レベルを監視する。ここでは、電源遮断手段３０２は、信号出力端子３３２の信号レベルが基準電位より高いハイレベル（高電位状態）であれば接点スイッチ３０１をオン状態からオフ状態へ切り替える。
【００３６】
接点スイッチ３０１をオン状態からオフ状態に切り替える機構は特に限定されないが、本実施形態では、電源遮断手段３０２はソレノイドを備える。当該ソレノイドを、監視対象の信号出力端子の信号レベルに応じて駆動することにより、接点スイッチ３０１の接点間を電気的に接続する導電体を移動させ、接点スイッチ３０１をオン状態からオフ状態に切り替える。
【００３７】
なお、遮断制御回路３３１は、複合機１００の状態に応じて、電源オフ信号を生成する回路であり、例えば、電源遮断を実行するか否かを判定するＣＰＵを含む。なお、当該ＣＰＵは、上述のＣＰＵ２０１であってもよく、電源遮断装置１８１に別途設けられたＣＰＵであってもよい。
【００３８】
電位維持回路３０３は、信号出力端子３３２に接続される。そして、オン状態にある接点スイッチ３０１を通じて商用交流電源１９１から供給される電力に基づいて遮断制御回路３３１に電力供給が開始された後（すなわち、電源回路１８２から電力供給が開始された後）、少なくとも遮断制御回路３３１が信号出力端子３３２に出力する信号レベルが安定するまでの期間、信号出力端子３３２の信号レベルを電源遮断手段３０２が切り替え動作を行うことのない信号レベルに維持する。上述のように、本実施形態では、電源遮断手段３０２は、信号出力端子３３２の信号レベルがハイレベルであれば接点スイッチ３０１の切り替え動作を実施する。したがって、電位維持回路３０３は、上記期間中、信号出力端子３３２の信号レベルを基準電位以下のローレベル（低電位状態）に維持する。
【００３９】
図４は、上述の電源遮断手段３０２および電位維持回路３０３の具体例を示す図である。図４に示すように、電源遮断手段３０２は、トランジスタにより構成されたスイッチＱ１、スイッチＱ２およびダイオードＤ１を備える。
【００４０】
スイッチＱ１は、コレクタを接地したＮＰＮトランジスタのベース・コレクタ間が抵抗Ｒ３を介して接続された構成を有している。また、信号入力端子であるベースには、抵抗Ｒ２が接続されている。同様に、スイッチＱ２は、ＰＮＰトランジスタのベース・エミッタ間が抵抗Ｒ５を介して接続された構成を有している。信号入力端子であるベースには、抵抗Ｒ４が接続されている。また、エミッタには、電源線３１３を介して上述の電源回路１８２における５Ｖの直流電源が接続されている。コレクタには、アノードが接地されたダイオードＤ１のカソードが接続されている。当該ダイオードＤ１の両端（アノード・カソード間）に印加される電圧が５Ｖになると、上述のソレノイドからなる電磁駆動手段４０１が駆動され、接点スイッチ３０１がオン状態からオフ状態へ切り替わる。
【００４１】
スイッチＱ２の抵抗Ｒ４の他端は、スイッチＱ１を構成するＮＰＮトランジスタのエミッタに接続されている。また、スイッチＱ１の抵抗Ｒ２の他端は抵抗Ｒ１を介して、遮断制御回路３３１の信号出力端子３３２に接続されている。
【００４２】
上述のように、遮断制御回路３３１はＣＰＵを含み、その構成要素として、コア部３３３およびＩ／Ｏ部３３４を備える。コア部３３３は、ＣＰＵにおいて入力された命令のデコードや実行を行うコア部分（レジスタや内蔵メモリ等）であり、Ｉ／Ｏ部３３４は、ＣＰＵのコア部分以外のインターフェイス回路部分である。コア部３３３およびＩ／Ｏ部３３４には、電源線３１５を介して上述の電源回路１８２における３．３Ｖの直流電源が接続されている。
【００４３】
以上の構成を有する電源遮断手段３０２では、信号出力端子３３２の電位（信号レベル）が抵抗Ｒ１を介してスイッチＱ１に入力される。例えば、信号出力端子３３２の信号レベルが、基準電位（例えば、０．９Ｖ）より高電位のハイレベルである場合、スイッチＱ１はオン状態になり、ＰＮＰトランジスタのエミッタ・コレクタ間が導通状態になる。また、このとき、スイッチＱ２もオン状態となり、ＮＰＮトランジスタのエミッタ・コレクタ間が導通状態になる。その結果、ダイオードＤ１のカソードに電源線３１３を通じて供給された５Ｖの直流電位が印加される。この場合、ダイオードＤ１には、逆方向に電圧が印加されるため、ダイオードＤ１のカソード・アノード間に５Ｖの電位差が発生する。当該電位差によりソレノイド４０１が駆動される。
【００４４】
一方、信号出力端子３３２の信号レベルが、基準電位以下の低電位のローレベルである場合、スイッチＱ１はオフ状態になり、ＰＮＰトランジスタのエミッタ・コレクタ間が遮断状態になる。また、このとき、スイッチＱ２もオフ状態となり、ＮＰＮトランジスタのエミッタ・コレクタ間も遮断状態になる。その結果、ダイオードＤ１のカソード・アノード間に５Ｖの電位差が発生することはなく、ソレノイドが駆動４０１されることもない。したがって、接点スイッチ３０１がオン状態からオフ状態に切り替わることもない。
【００４５】
さて、本実施形態では、上述の抵抗Ｒ１と抵抗Ｒ２との間に、電位維持回路３０３が接続されている。図４に示すように、本実施形態では、電位維持回路３０３は、ＣＰＵのリセット端子に入力するリセット信号を生成する素子として広く使用されている、リセットＩＣを使用している。一般に、リセットＩＣは、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定電位に到達するまでの間にあるときは、出力端子に固定電位（例えば、接地電位）を出力し、所定電位（動作上限電位）以上では、出力端子が開放状態になる。また、外付けのコンデンサにより動作開始タイミングおよび動作終了タイミングの遅延時間を調整可能なリセットＩＣでは、上述の動作と当該遅延時間を組み合わせることにより、自身の電源線に印加された直流電位が、自身が動作可能な電位に到達したときから所定時間の間、出力端子の電位を所定の電位以下に維持することができる。特に限定されないが、本実施形態では、外付けのコンデンサにより遅延時間を調整可能なリセットＩＣを使用している。
【００４６】
図４に示すように、リセットＩＣ３０３１は、電源端子３０３２、出力端子３０３３、遅延時間調整用のコンデンサ接続端子３０３４を備える。電源端子３０３２には、電源線３１４を通じて電源回路１８２の５Ｖの直流電源が接続されている。出力端子３０３３は、上述のように抵抗Ｒ１と抵抗Ｒ２との間に接続されている。コンデンサ接続端子３０３４はコンデンサＣ１を介して接地されている。このリセットＩＣ３０３１は、動作時に出力端子３０３３に接地電位を出力し、上記動作上限電位以上では出力端子３０３３が開放状態になる。
【００４７】
例えば、接点スイッチ３０１がオフ状態からオン状態に切り替えられ、電源回路１８２に商用交流電源１９１が投入された場合、電源回路１８２は、電源投入の瞬間に３．３Ｖや５Ｖといった既定の電位を出力することはできない。すなわち、電源回路１８２が出力する直流電位は、例えば、０Ｖから数十ｍｓｅｃの時間をかけて徐々に上昇して既定の電位に到達する。
【００４８】
このような直流電位が電源端子３０３２に印加されたリセットＩＣ３０３１は、電源端子３０３２の電位が、動作下限電圧（例えば、０．７Ｖ）に到達したときに動作を開始する。リセットＩＣ３０３１の回路構成にも依存するが、本実施形態では、リセットＩＣ３０３１は、動作下限電圧以下では、出力端子３０３３に電源端子３０３２と同等の電位を出力し、動作下限電圧を超えると、出力端子３０３３に接地電位を出力する。そして、電源端子３０３２の電位がさらに上昇し、動作上限電圧として規定される所定電圧を超えると、リセットＩＣ３０３１は、出力端子３０３３を開放状態にする。
【００４９】
次いで、以上の構成を有する電源遮断装置１８１の動作について説明する。図５は、電源遮断装置１８１の電源遮断動作の一例を示す図である。図５において、横軸は時間に対応し、縦軸は信号レベル（電位）に対応する。図５では、電源回路１８２が出力する５Ｖの直流電源の電位（電源線３１３、３１４の電位）、３．３Ｖの直流電源の電位（電源線３１５の電位）、電位維持回路３０３が存在していない場合の遮断制御回路３３１の信号出力端子３３２の電位、リセットＩＣ３０３１の出力端子３０３３の電位、および電位維持回路３０３を接続している場合の遮断制御回路３３１の信号出力端子３３２の電位を併記している。なお、ここでは、リセットＩＣ３０３１の動作下限電圧は０．７Ｖであり、遮断制御回路３３１のコア部３３３の動作下限電圧は２．８５Ｖであるとする。
【００５０】
図５に示すように、接点スイッチ３０１をオフ状態からオン状態に切り替え、電源回路１８２に商用交流電源１９１が接続されると、電源回路１８２が出力する５Ｖ直流電源電位および３．３Ｖ直流電源電位は、０Ｖから徐々に上昇し、最終的には、５Ｖ直流電源電位は５Ｖに到達して定常状態となり、３．３Ｖ直流電源電位は３．３Ｖに到達して定常状態となる。
【００５１】
図４に示すように、本実施形態では、遮断制御回路３３１のコア部３３３およびＩ／Ｏ部３３４には、接点スイッチ３０１をオフ状態からオン状態に切り替えた際に、３．３Ｖ直流電源の電位が同時に印加される。この構成では、３．３Ｖ直流電源による電力供給が開始されてから３．３Ｖ直流電源電位が動作下限電圧の２．８５Ｖに到達するまでは、コア部３３３は正常に動作しない。そのため、電位維持回路無し時の信号出力端子３３２の電位として図５に示すように、接点スイッチ３０１をオフ状態からオン状態に切り替えてから３．３Ｖ直流電源電位が２．８５Ｖに到達するまでは、遮断制御回路３３１の信号出力端子３３２の出力は不定状態にある（信号出力端子電位不定期間Ｐ１）。なお、３．３Ｖ直流電源電位が動作下限電圧の２．８５Ｖを超えると、コア部３３３は正常に動作する。そのため、接点スイッチ３０１をオン状態からオフ状態へ切り替える電源オフ信号を出力する事情（例えば、故障等）がなければ、信号出力端子３３２の電位は、電源遮断手段３０２がオフ状態への切り替えを実施することのないローレベル（ここでは、０Ｖ）になる。
【００５２】
一方、電源端子３０３２に５Ｖ直流電源が接続されているリセットＩＣ３０３１では、接点スイッチ３０１をオフ状態からオン状態に切り替えた際に、５Ｖ直流電源の電位が印加される。なお、当該５Ｖ直流電源電位の印加は、遮断制御回路３３１への３．３Ｖ直流電源電位印加と同時に発生する。この構成では、図５に示すように、５Ｖ直流電源による電力供給が開始されてから５Ｖ直流電源電位が動作下限電圧の０．７Ｖに到達するまでは、リセットＩＣ３０３１は、出力端子３０３３に電源端子３０３２と同等の電位を出力する。そして、５Ｖ直流電源電位が動作下限電圧を超えると、リセットＩＣ３０３１が動作し、リセットＩＣ３０３１の出力端子３０３３の電位は、電源遮断手段３０２がオフ状態への切り替えを実施することのない０Ｖになる。その後、５Ｖ直流電源電位がリセットＩＣ３０３１の動作上限電圧を超えると、リセットＩＣ３０３１の出力端子３０３３は開放状態になる。なお、本実施形態では、動作上限電圧が２．８５Ｖを超えるリセットＩＣ３０３１を使用する、あるいは動作上限電圧が２．８５Ｖ以下であっても、コンデンサＣ１による遅延時間調整により、信号出力端子電位不定期間Ｐ１の終点から期間Ｐ２だけ長い時間まで、リセットＩＣ３０３１の出力端子３０３３の電位が０Ｖに維持されるように設定されている（信号出力端子電位維持期間Ｐ０）。
【００５３】
以上の結果、図４に示す本実施形態の構成では、信号出力端子３３２の電位は、電位維持回路接続時の信号出力端子電位として図５に示すように、接点スイッチ３０１をオフ状態からオン状態に切り替えてから５Ｖ直流電源電位が０．７Ｖに到達するまでは、リセットＩＣ３０３１の電源端子３０３２と同等の電位（すなわち、０．７Ｖ以下）となる。また、５Ｖ直流電源電位が０．７Ｖを超えると、信号出力端子電位維持期間Ｐ０が終了するまで信号出力端子３３２の電位は０Ｖに維持される。この信号出力端子電位維持期間Ｐ０が終了すると、リセットＩＣ３０３１の出力端子３０３３が開放状態になるが、この時点では、上述のように、３．３Ｖ直流電源電位が２．８５Ｖを超えており、信号出力端子３３２の電位は遮断制御回路３３１自体の出力により０Ｖに維持される。
【００５４】
したがって、本実施形態の構成によれば、電源オフ信号を出力する遮断制御回路３３１のコア部３３３およびＩ／Ｏ部３３４に同時に電源供給がなされる構成において、接点スイッチ３０１をオフ状態からオン状態に切り替える電源投入時に、動作下限電圧を下回る電源電位が供給され、信号出力端子３３２の信号レベルが不定状態になる状況下であっても電源遮断装置１８１が誤作動により接点スイッチ３０１をオフ状態に切り替えることを防止することができる。
【００５５】
図６は、電源回路１８２の３．３Ｖ直流電源の電位および遮断制御回路３３１の信号出力端子３３２の電位の実測値を示す図である。図６において、横軸は時間に対応し、縦軸は電位に対応する。なお、この例では、説明のため、信号出力端子電位維持期間Ｐ０が終了した後に遮断制御回路３３１に電源オフ信号を出力させている。図６から、図５において説明したように、接点スイッチ３０１をオフ状態からオン状態に切り替えてから、遮断制御回路３３１の動作下限電圧を超えるまでの期間（信号出力端子電位維持期間Ｐ０）、信号出力端子３３２の電位が、電源遮断手段３０２がソレノイド４０１を駆動することのない電位（０．９Ｖ以下）に維持されていることが理解できる。
【００５６】
以上のように、複合機１００では、電源オフ信号を出力する信号出力端子３３２の電位が、接点スイッチ３０１をオフ状態からオン状態に切り替えることにより電源回路１８２から電力供給が開始された後、少なくとも遮断制御回路３３１が信号出力端子３３２に出力する電位が安定するまでの期間、電位維持回路３０３により特定の電位に維持される。そのため、電源投入後、遮断制御回路３３１の出力が不定となる期間内に、信号出力端子３３２に電源オフ信号が現れることがない。したがって、電源投入時の電源遮断装置１８１の誤動作の発生を確実に防止することができる。また、複合機１００では、電源遮断装置１８１は、リセットＩＣ３０３１により構成されているため、極めて簡単な構成、かつ省スペースで誤動作防止効果を得ることができる。
【００５７】
なお、上記実施形態では、電源遮断手段３０２が、信号出力端子３３２が基準電位よりも高電位であるときに切り替え動作を行う構成としたが、電源遮断手段３０２は、信号出力端子３３２が基準電位よりも低電位であるときに切り替え動作を行う構成としてもよい。この場合、電位維持回路３０３には、動作時に基準電位以上の電位を出力するリセットＩＣを使用することができる。
【００５８】
以上説明したように、本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができる。
【００５９】
なお、上述した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記複合機１００では特に好ましい形態として電位維持回路３０３がリセットＩＣ３１０１を含む構成を説明したが、リセットＩＣと同等の機能を有する回路を使用することで、少なくとも、電源投入時のリセット機能の誤動作を防止する効果を得ることは可能である。
【００６０】
また、上述の実施形態では、デジタル複合機の電源遮断装置として本発明を具体化したが、デジタル複合機に限らず、プリンタ、複写機等、任意の画像処理装置、さらには、電磁リセット機能を有する電源スイッチを備える任意の電源遮断装置に本発明を適用することも可能である。
【産業上の利用可能性】
【００６１】
本発明によれば、複雑な構成を採用することなく、電源投入時のリセット機能の誤動作を防止することができ、電源遮断装置および画像処理装置として有用である。
【符号の説明】
【００６２】
１００  複合機（画像処理装置）
１８１  電源遮断装置
１８２  電源回路
１９１  商用交流電源（電源）
３０１  接点スイッチ
３０２  電源遮断手段
３０３  電位維持回路
３０３１  リセットＩＣ
３１１〜３１５  電源線
３３１  遮断制御回路
３３２  信号出力端子
４０１  電磁駆動手段（ソレノイド）
【図１】
2014215867.tif 000003
【図２】
2014215867.tif 000004
【図３】
2014215867.tif 000005
【図４】
2014215867.tif 000006
【図５】
2014215867.tif 000007
【図６】
2014215867.tif 000008