(57)【要約】【課題】省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することを目的とする。【解決手段】あらかじめ、個別半導体チップ２と板状の内部リード１とを導電性接合材１８を用いて接合させておき、内部リード１と接合した個別半導体チップ２を導電性接合材の再溶融開始温度より低い温度で基板に実装することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。【選択図】図２
2014078646.tif 000002
【特許請求の範囲】
【請求項１】
表面に形成されるドレイン端子を備えて前記表面に対する裏面に形成されるソース端子およびゲート端子を備える１または複数の個別半導体チップと、
表面に前記個別半導体チップに対応するソース電極，ゲート電極および複数の外部端子を備える基板と、
導電性接合剤を硬化させるにより前記ドレイン端子と電気的に接続されて一端が１つの前記外部端子と電気的に接続する板状の内部リードと、
前記基板の表面に実装される１または複数の機能素子と
を有し、前記内部リードは前記個別半導体チップが前記基板に実装される前に前記個別半導体チップの前記ドレイン端子に接合され、前記個別半導体チップは前記基板上に前記ソース端子と前記ソース電極，前記ゲート端子と前記ゲート電極がそれぞれフリップチップボンディングされて実装されることを特徴とするパワーモジュール。
【請求項２】
前記導電性接合剤が銀を含むことを特徴とする請求項１記載のパワーモジュール。
【請求項３】
前記導電性接合剤は、硬化した後に、再溶融開始温度が前記プリップチップボンディングに用いる導電性材料の溶融温度より高くなることを特徴とする請求項１または請求項２のいずれかに記載のパワーモジュール。
【請求項４】
前記内部リードが銅製であることを特徴とする請求項１〜請求項３のいずれかに記載のパワーモジュール。
【請求項５】
前記基板の前記外部端子上の前記内部リードの一端が接続される領域に設けられる第１の窪みと、
前記個別半導体チップの前記ドレイン端子が接続される前記内部リードの面側に前記内部リードの一端を曲げる曲げ部と
をさらに有し、前記内部リードの一端が前記第１の窪みに位置決めされた状態で前記個別半導体チップを前記基板に実装することを特徴とする請求項１〜請求項４のいずれかに記載のパワーモジュール。
【請求項６】
前記基板の前記個別半導体チップが実装される領域に形成される第２の窪みと、
前記第２の窪み内で個別半導体チップの裏面と前記基板との間に充填される樹脂と
をさらに有することを特徴とする請求項１〜請求項５のいずれかに記載のパワーモジュール。
【請求項７】
導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、
前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、
機能素子を前記基板に実装する工程と
を有することを特徴とするパワーモジュールの製造方法。
【請求項８】
導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、
前記内部リードの一端を基板の外部端子に形成された窪みに位置決めした状態で前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、
機能素子を前記基板に実装する工程と
を有することを特徴とするパワーモジュールの製造方法。
【請求項９】
前記個別半導体チップを前記基板に実装する際に、硬化した前記導電性接合剤の再溶融開始温度より溶融温度の低い温度の導電性材料で前記個別半導体チップを前記基板に実装することを特徴とする請求項７または請求項８のいずれかに記載のパワーモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に使用されるパワーモジュールとその製造方法等に関するものである。
【背景技術】
【０００２】
電源回路は、パワーＭＯＳＦＥＴと、パワーＭＯＳＦＥＴのドライバーと、動作を制御するコントローラと、電位を安定化させる各種の能動素子とから構成される。一般的には、これらを単体の半導体装置として製造し、これらを装置基板に実装して電源回路を構成する。しかし、電源回路の小型化のため、１つの基板にこれらの回路の内、パワーＭＯＳＦＥＴと、パワーＭＯＳＦＥＴのドライバーと、動作を制御するコントローラとを混載してモジュール化したパワーモジュールが用いられている場合があった。
【０００３】
以下、従来のパワーモジュールについて図１２を用いて説明する。
図１２は従来のパワーモジュールの構成を示す斜視図であり、一部を透視的に表している。
【０００４】
図１２において、３０はリードフレーム等の基板である。基板３０上に、高電圧側のパワーＭＯＳＦＥＴ３１，低電圧側のパワーＭＯＳＦＥＴ３２およびドライバーとコントローラの機能を備える制御用ＩＣ３３が搭載されている。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２は、それぞれドレイン端子（図示せず）と基板３０の表面電極（図示せず）とが電気的に接続されるように基板３０上に搭載される。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２のゲート端子（図示せず）はワイヤー３４により制御用ＩＣ３３と電気的に接続される。高電圧側のパワーＭＯＳＦＥＴ３１および低電圧側のパワーＭＯＳＦＥＴ３２のソース端子（図示せず）はそれぞれ、複数のワイヤー３５により基板３０の外部端子３６，３７と電気的に接続される。また、制御用ＩＣ３３はワイヤー３８により基板３０の複数の外部端子３９と電気的に接続される。そして、基板３０上を封止樹脂４０により封止して、パワーモジュールを構成していた。これにより、電源回路の省スペース化を実現していた（例えば、特許文献１参照）。
【０００５】
また、単体のパワーＭＯＳＦＥＴ装置において、接続抵抗を下げるために、ソース端子と外部電極との接続を金属プレートにより行う場合があった。以下、図１３を用いて従来の単体のパワーＭＯＳＦＥＴ装置の構成を説明する。
【０００６】
図１３は従来の単体のパワーＭＯＳＦＥＴ装置の構成を示す斜視図であり、一部を透視的に表している。
図１３において、４１はリードフレーム等の基板であり、基板４１上にパワーＭＯＳＦＥＴ４２が搭載されている。パワーＭＯＳＦＥＴ４２はドレイン端子（図示せず）と基板４１の表面電極（図示せず）とが電気的に接続されるように基板４１上に搭載される。パワーＭＯＳＦＥＴ４２のゲート端子（図示せず）はワイヤー４３により外部端子４４と電気的に接続される。パワーＭＯＳＦＥＴ４２のソース端子（図示せず）はＣｕ製の金属プレートからなる内部リード４５により基板４１の外部端子４６と電気的に接続される。そして、基板４１上を封止樹脂４７で封止してパワーＭＯＳＦＥＴ装置を製造していた。このように、ソース端子（図示せず）と外部端子４６との接続を金属プレートからなる内部リード４５により行うことにより、複数のワイヤーで接続する場合に比べて低抵抗化を実現していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００３−５２８４４９号公報
【特許文献２】特開２００１−２９１８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、従来のパワーモジュールにおいても、さらなる省スペース化と、ソース端子あるいはドレイン端子と基板や外部端子との接続の低抵抗化が求められている。
しかしながら、複数のＩＣが混載されるパワーモジュールにおいて、各ＩＣを基板に実装した後、内部リードをパワーＭＯＳＦＥＴに接続する必要があるため、周囲のＩＣと干渉し、省スペース化を図りながら内部リードを接続することが困難となっていた。また、各ＩＣを基板に実装した後に内部リードを接続すると、内部リードの接続の際の熱処理により、基板と各ＩＣとの接合部分が、オープンとなったりずれたりするという問題点を有していた。
【０００９】
上記課題を解決するために、本発明は、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明のパワーモジュールは、表面に形成されるドレイン端子を備えて前記表面に対する裏面に形成されるソース端子およびゲート端子を備える１または複数の個別半導体チップと、表面に前記個別半導体チップに対応するソース電極，ゲート電極および複数の外部端子を備える基板と、導電性接合剤を硬化させるにより前記ドレイン端子と電気的に接続されて一端が１つの前記外部端子と電気的に接続する板状の内部リードと、前記基板の表面に実装される１または複数の機能素子とを有し、前記内部リードは前記個別半導体チップが前記基板に実装される前に前記個別半導体チップの前記ドレイン端子に接合され、前記個別半導体チップは前記基板上に前記ソース端子と前記ソース電極，前記ゲート端子と前記ゲート電極がそれぞれフリップチップボンディングされて実装されることを特徴とする。
【００１１】
また、前記導電性接合剤が銀を含んでも良い。
また、前記導電性接合剤は、硬化した後に、再溶融開始温度が前記プリップチップボンディングに用いる導電性材料の溶融温度より高くなることが好ましい。
【００１２】
また、前記内部リードが銅製であることが好ましい。
また、前記基板の前記外部端子上の前記内部リードの一端が接続される領域に設けられる第１の窪みと、前記個別半導体チップの前記ドレイン端子が接続される前記内部リードの面側に前記内部リードの一端を曲げる曲げ部とをさらに有し、前記内部リードの一端が前記第１の窪みに位置決めされた状態で前記個別半導体チップを前記基板に実装しても良い。
【００１３】
また、前記基板の前記個別半導体チップが実装される領域に形成される第２の窪みと、前記第２の窪み内で個別半導体チップの裏面と前記基板との間に充填される樹脂とをさらに有しても良い。
【００１４】
さらに、本発明のパワーモジュールの製造方法は、導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、機能素子を前記基板に実装する工程とを有することを特徴とする。
【００１５】
または、導電性接合剤により個別半導体チップと内部リードとを電気的に接合する工程と、前記内部リードの一端を基板の外部端子に形成された窪みに位置決めした状態で前記内部リードが接合された前記個別半導体チップを基板に実装する工程と、機能素子を前記基板に実装する工程とを有することを特徴とする。
【００１６】
また、前記個別半導体チップを前記基板に実装する際に、硬化した前記導電性接合剤の再溶融開始温度より溶融温度の低い温度の導電性材料で前記個別半導体チップを前記基板に実装することが好ましい。
【発明の効果】
【００１７】
以上のように、あらかじめ、個別半導体チップと内部リードとを導電性接合材を用いて接合させておき、内部リードと接合した個別半導体チップを基板に実装することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１におけるパワーモジュールの構成を例示する斜視図
【図２】実施の形態１におけるパワーモジュールの構成を例示する断面図
【図３】実施の形態２におけるパワーモジュールの構成を例示する断面図
【図４】本発明のパワーモジュールの製造方法を説明する工程断面図
【図５】本発明のパワーモジュールの製造方法を説明する工程断面図
【図６】本発明のパワーモジュールの製造方法を説明する工程断面図
【図７】本発明のパワーモジュールの製造方法を説明する工程断面図
【図８】本発明のパワーモジュールの製造方法を説明する工程断面図
【図９】本発明のパワーモジュールの製造方法を説明する工程断面図
【図１０】本発明のパワーモジュールの製造方法を説明する工程断面図
【図１１】本発明のパワーモジュールの製造方法を説明する工程断面図
【図１２】従来のパワーモジュールの構成を示す斜視図
【図１３】従来の単体のパワーＭＯＳＦＥＴ装置の構成を示す斜視図
【発明を実施するための形態】
【００１９】
本発明のパワーモジュールは、パワーＭＯＳＦＥＴ等である縦型の個別半導体チップと機能素子とを基板上に混載して形成される。そして、個別半導体チップの表面に設けられるドレイン端子とパワーモジュールの外部端子との電気的接続を導電性を有する板状の内部リードを介して行い、ドレイン端子と内部リードとを銀ペースト等の導電性接合材を硬化させることにより接続する。また、パワーモジュールの製造の際には、あらかじめ、個別半導体チップと内部リードを接合しておき、その後、他の機能素子と同時、あるいは相前後して内部リードが接合された個別半導体チップを基板に実装する。実装の際には、基板に形成されたソース電極と個別半導体チップのソース端子，基板に形成されたゲート電極と個別半導体チップのゲート端子をそれぞれフリップチップボンディングするように、導電性接合剤の再溶融開始温度より低い接合温度でボンディング材料である導電性材料を用いて基板に個別半導体チップを実装する。
【００２０】
このように、あらかじめ、個別半導体チップと内部リードを接合しておくことにより、接続抵抗を低減させながら周囲に実装される個別半導体チップや機能素子の影響を受けず、容易に内部リードを介してドレイン端子と外部端子との電気的接続を行うことができる。さらに、導電性接合剤の再溶融開始温度より低い温度で内部リードが接合された個別半導体チップを基板に実装するため、個別半導体チップと内部リードとの接合信頼性を確保することができる。また、ゲート端子をフリップチップ実装することにより、ワイヤーボンディングする場合に比べて容易にボンディングを行うことができる。
【００２１】
なお、基板としては、内部リードとの接続領域や機能素子等からのワイヤーボンディング領域を備える外部端子，ソース端子およびゲート端子等を備える樹脂基板やセラミック基板、あるいは、これらの端子が電気的に独立したリードフレームを用いることができる。また、基板には、放熱板付き基板，空洞パッケージ用基板，金属基板，フレキシブル基板も含む。また、個別半導体チップは高電圧側および低電圧側の２つの個別半導体チップを搭載することができるが、いずれか一方の個別半導体チップあるいは３つ以上の個別半導体チップを同様に実装することもできる。また、機能素子は、ドライバーやコントローラあるいはこれらの機能を備える集積回路チップや抵抗，容量，コイル等の受動素子，能動素子を組み合わせて実装することができる。また、内装樹脂として、例えば、内部リードフレームと外部リードフレームや基板との応力緩和のためのアンダーフィル材、個別半導体チップ動作時における放熱性向上のための熱伝導性非絶縁グリース等が用いられる。
【００２２】
以下、図面を用いて実施の形態について説明する。なお、基板としてリードフレームを用い、高電圧側および低電圧側の２つの個別半導体チップと集積回路チップとを混載する場合を例に説明する。
（実施の形態１）
まず、図１，図２を用いて実施の形態１におけるパワーモジュールの構成について説明する。
【００２３】
図１は実施の形態１におけるパワーモジュールの構成を例示する斜視図、図２は実施の形態１におけるパワーモジュールの構成を例示する断面図であり、図１のＸ−Ｘ’断面図である。
【００２４】
図１，図２に示すように、外部リードフレーム４は、インナーリード部１３と連続的に形成されてそれぞれ電気的に分離する複数の外部端子１２、インナーリード部２３と連続的に形成されてそれぞれ電気的に分離する複数の外部端子２２、および２つの個別半導体チップ２それぞれの搭載領域となる２つのダイパッド１４，集積回路チップ８の搭載領域となるダイパッド１５とから構成される。ダイパッド１４には、個別半導体チップ２のソース端子（図示せず）と接続するソース電極１６、およびゲート端子（図示せず）と接続するゲート電極１７が独立して形成される。個別半導体チップ２の表面にはドレイン端子（図示せず）が形成され、表面に対する裏面にはソース端子（図示せず）およびゲート端子（図示せず）が形成される。個別半導体チップ２は裏面側で外部リードフレーム４のダイパッド１４と接続され、この接続は、ソース端子（図示せず）とソース電極１６、およびゲート端子（図示せず）とゲート電極１７とを電気的に接続することによりなされる。個別半導体チップ２のドレイン端子（図示せず）には導電性を有する板状の内部リード１が電気的に接続され、内部リード１の一端が１つの外部端子１２のインナーリード部１３と電気的に接続されることにより、ドレイン端子（図示せず）と外部端子１２が導通される。集積回路チップ８はダイパッド１５に実装され、集積回路チップ８の電極９がワイヤー１０を介してゲート電極１７や外部端子２２と導通される。また、個別半導体チップ２と外部リードフレーム４との間を内装樹脂７で封止しても良い。さらに、外部リードフレーム４上を外部端子１２、外部端子２２を露出させながら封止樹脂１１で樹脂封止してもよい。
【００２５】
ここで、内部リード１は、外部リードフレーム４に個別半導体チップ２が実装されるに先立って、あらかじめ個別半導体チップ２のドレイン端子（図示せず）と接合される。接合に際して、ドレイン端子（図示せず）と内部リード１との間に銀ペースト等の導電性接合剤１８を設け、加熱して導電性接合剤１８を硬化させることによりドレイン端子（図示せず）と内部リード１とを接合する。銀ペーストの硬化温度は、例えば、約１７５〜２００℃であり、硬化後の銀ペーストの再溶融温度は約４００℃である。ここでは銀ペースト以外にも、導電性接着剤，導電性接合材，導電性ペースト等の導電性接合材料を用いることができる。
【００２６】
また、２つの個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装は、同時にまたは任意の順番に行うことができ、端子と電極間、あるいは集積回路チップ８裏面とダイパッド１５との間を、半田等の導電性材料１９を設け、導電性材料１９を溶融凝固させることにより接合する。この場合、溶融温度が導電性接合剤１８の再溶融開始温度より低い導電性材料１９を用いて個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装を行う。例えば、高温半田を用いても、その溶融温度は２７０〜３２０℃であり、導電性接合剤１８の再溶融開始温度より低いので、内部リード１と個別半導体チップ２との接合信頼性を確保することができる。なお、図では、ソース電極１６，ゲート電極１７上に導電性材料１９を設けて接合しているが、ソース電極１６を複数の導電性材料からなる突起電極の集合とし、ゲート電極１７も導電性材料からなる突起電極として、加熱によりソース端子（図示せず）とソース電極１６、およびゲート端子（図示せず）とゲート電極１７とを溶融接合する構成としても良い。
【００２７】
このように、あらかじめ、個別半導体チップ２に内部リード１を接合してから、個別半導体チップ２を外部リードフレーム４に実装することにより、外部リードフレーム４に実装された他の個別半導体チップ２や集積回路チップ８に影響されず、省スペース化されたパワーモジュールであっても、ドレイン端子の接続を板状の内部リード１により行うことができ、容易に低抵抗化を図ることができる。さらに、導電性接合剤１８の再溶融開始温度より溶融温度が低い導電性材料１９を用いて個別半導体チップ２，集積回路チップ８の外部リードフレーム４への実装を行うことにより、実装時に導電性接合剤１８が再溶融せず、個別半導体チップ２と内部リード１との接合信頼性を確保することができる。また、ゲート端子をフリップチップ接続するため、外部リードフレーム４上でワイヤーボンディングする必要がなくなり、より省スペース化や接続信頼性の向上を実現することができる。
【００２８】
前述したように、外部リードフレーム４に代えて樹脂やセラミック等の基板を用いることもできる。この場合は、内部配線と電極により、必要な電気的な接続と分離を行う。また、個別半導体チップ２の個数や集積回路チップ８の機能，個数は任意である。また、内部リード１にはできるだけ抵抗値の低い材質を用いることが好ましく、アルミニウムや銅等が好適である。例えば、銅製の内部リード１として、無酸素銅、若しくは鉄（Ｆｅ）、燐（Ｐ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の内の少なくとも１種類の不純物を含む銅剤により形成されるものを用いることができ、低抵抗化のためにより好ましい。また、その形状は、できるだけ幅の広い板状とし、搭載状態でのドレイン端子と外部端子１２のインナーリード部１３との高さを調整するために１または複数個所で曲げることもできる。
（実施の形態２）
次に、図３を用いて実施の形態２におけるパワーモジュールの構成について説明する。
【００２９】
図３は実施の形態２におけるパワーモジュールの構成を例示する断面図であり、図１のＸ−Ｘ’に相当する位置での断面図である。
実施の形態２のパワーモジュールは、実施の形態１のパワーモジュールにおいて、外部リードフレームのインナーリード部に窪みを設け、内部リードの一端をこの窪みに位置決め固定することを特徴とする。
【００３０】
図３に示すように、実施の形態２におけるパワーモジュールは、外部リードフレーム３の外部端子１２と連続するインナーリード部１３表面に窪み５が形成される。そして、内部リード２０の端部を折り曲げ部で個別半導体チップ２が接合される方向、つまり、内部リード２０のドレイン端子が接続される内部リード２０の面側に折り曲げる。実施の形態１と同様に内部リード２０が接合された個別半導体チップ２を外部リードフレーム３に実装する際には、内部リード２０の一端をこの窪み５に位置決めした状態で、個別半導体チップ２を外部リードフレーム３に実装することが特徴である。なお、内部リード２０の折り曲げは一端が個別半導体チップ２が接合される方向に突出すれば良く、折り曲げ回数は任意である。また、窪み５に挿入される一端の形状は任意であり、任意の方向にさらに折り曲げて内部リード２０の先端部を面形状にしても良い。この場合、先端部の形状に応じて窪み５の形状を決定する。これ以外の構成は実施の形態１と同様である。
【００３１】
このように、外部リードフレーム３に窪み５を形成し、個別半導体チップ２を外部リードフレーム３に実装する際に、個別半導体チップ２に接合された内部リード２０の一端を窪み５に固定することにより、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができ、さらに、実装の位置精度が向上すると共に、実装信頼性を向上させることができる。
【００３２】
また、外部リードフレーム３のダイパッド１４表面に窪み６を設け、窪み６内部に個別半導体チップ２を実装しても良い。この構成によると、個別半導体チップ２の下部を内部樹脂７で封止した場合、内部樹脂７の流出を窪み６の内壁で防止することができ、実装信頼性をさらに向上させることができる。
（実施の形態３）
次に、図４〜図１１を用いて、実施の形態３として、実施の形態１および実施の形態２のパワーモジュールの製造方法について説明する。
【００３３】
図４〜図１１は本発明のパワーモジュールの製造方法を説明する工程断面図であり、図１のＸ−Ｘ’に相当する位置での断面図である。また、図では実施の形態２のパワーモジュールを例に示すが、特に示さない限り、実施の形態１のパワーモジュールも同様である。
【００３４】
まず、図４に示すように、個別半導体チップ２と、個別半導体チップ２のドレイン端子（図示せず）に応じた幅の板状の内部リード２０を形成する。図では内部リード２０を曲げ加工しているが、実施の形態１のパワーモジュールに用いる場合は曲げ加工をしなくても良い。
【００３５】
次に、図５に示すように、個別半導体チップ２のドレイン端子（図示せず）を接合面として、導電性接合剤１８を用いて個別半導体チップ２と内部リード２０とを接合する。
次に、図６に示すように、外部リードフレーム３のダイパッド１４に個別半導体チップ２を実装すると共に、内部リード２０の一端を外部端子１２のインナーリード部１３と電気的に接続する。この時、図のように窪み５を設けている場合には、窪み５に内部リード２０の一端を挿入し、位置決めした状態で実装を行う。また、インナーリード部１３と内部リード２０の一端との接合は、導電性接合剤や導電性材料を用いて行うことができる。個別半導体チップ２の実装は、導電性材料１９で溶融接合することによりソース端子，ゲート端子と外部リードフレーム３とを接合することにより行う。この時、導電性材料１９は、溶融温度が導電性接合剤１８の再溶融開始温度より低いものを用いる。
【００３６】
このように、ドレイン端子（図示せず）とインナーリード部１３との接続を板状の内部リード２０を用いて行うことにより低抵抗化を図ることができる。また、溶融温度が導電性接合剤１８の再溶融開始温度より低い導電性材料１９を用いて個別半導体チップ２の実装を行うことにより、接合信頼性を向上させることができる。
【００３７】
次に、図７，図８に示すように、個別半導体チップ２と外部リードフレーム３との間を内装樹脂７により封止しても良い。この時、図に示すように窪み６が形成されていると、内装樹脂７の流出を防止できるため好ましい。
【００３８】
次に、図９，図１０に示すように、ダイパッド１５上に集積回路チップ８を実装し、対応する外部端子２２のインナーリード部２３やダイパッド１４のゲート電極領域（図示せず）と電極９とをワイヤー１０を介して電気的に接続する。
【００３９】
なお、個別半導体チップ２の実装後に集積回路チップ８を実装する場合について説明したが、この順番が逆になっても良いし、熱接合を同時に行っても良い。
最後に、図１１に示すように、外部リードフレーム３上を、外部端子１２、外部端子２２を露出するように封止樹脂１１を用いて樹脂封止する。
【００４０】
以上のように製造したパワーモジュールによると、省スペース化されたパワーモジュールであっても、低抵抗化を図ると共に接続信頼性を確保することができる。
なお、上記各実施の形態において、内部リードを外部リードフレームに比べてより薄くすることにより、パワーモジュールの重心が下方に向き、プリント基板への実装が容易となる。
【００４１】
また、内部リードを外部リードフレームに比べてより硬度を低くすることにより、組立や実装で熱を加える際に、硬度の低い方が熱応力が緩和されて信頼性が向上される。
また、内部リードを外部リードフレームに比べてより軟化温度を低くすることにより、組立や実装で熱を加える際に、軟化温度の低い方が熱応力が緩和されて信頼性が向上される。
【００４２】
また、外部リードフレームに実装する前に、内部リードが接合された個別半導体チップを電気的特性や外観の検査を行うことができ、良品チップのみをダイボンディングすることもできる。そのため、早期に不良を発見できると共に、半田付け等の接合工程の異常を早期に推定できるため、品質管理上好適である。
【産業上の利用可能性】
【００４３】
本発明は、省スペース化されても、低抵抗化を図ると共に接続信頼性を確保することができ、電源回路に使用されるパワーモジュールとその製造方法等に有用である。
【符号の説明】
【００４４】
１    内部リード
２    個別半導体チップ
３    外部リードフレーム
４    外部リードフレーム
５    窪み
６    窪み
７    内装樹脂
８    集積回路チップ
９    電極
１０    ワイヤー
１１    封止樹脂
１２    外部端子
１３    インナーリード部
１４    ダイパッド
１５    ダイパッド
１６    ソース電極
１７    ゲート電極
１８    導電性接合剤
１９    導電性材料
２０    内部リード
２２    外部端子
２３    インナーリード部
３０    基板
３１    パワーＭＯＳＦＥＴ
３２    パワーＭＯＳＦＥＴ
３３    制御用ＩＣ
３４    ワイヤー
３５    ワイヤー
３６    外部端子
３７    外部端子
３８    ワイヤー
３９    外部端子
４０    封止樹脂
４１    基板
４２    パワーＭＯＳＦＥＴ
４３    ワイヤー
４４    外部端子
４５    内部リード
４６    外部端子
４７    封止樹脂
【図１】
2014078646.tif 000003
【図２】
2014078646.tif 000004
【図３】
2014078646.tif 000005
【図４】
2014078646.tif 000006
【図５】
2014078646.tif 000007
【図６】
2014078646.tif 000008
【図７】
2014078646.tif 000009
【図８】
2014078646.tif 000010
【図９】
2014078646.tif 000011
【図１０】
2014078646.tif 000012
【図１１】
2014078646.tif 000013
【図１２】
2014078646.tif 000014
【図１３】
2014078646.tif 000015