(57)【要約】【課題】半導体レーザの結晶表面の凹凸と光出力の低下を防ぐ。【解決手段】ｐ型ＩｎＰ基板１上に、活性層２をｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４が挟んだリッジ５が設けられ、リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。電流ブロック層６では、ｐ型ＩｎＰ基板１側から順にｐ型ＩｎＰ層８、ｎ型ＩｎＰ層又はホールトラップ型半絶縁性半導体層９、ｐ型ＩｎＰ層１０、アンドープＩｎＰ層１１、及び高ドープｐ型ＩｎＰ層１２が積層されている。ｎ型ＩｎＰコンタクト層７は、高ドープｐ型ＩｎＰ層１２に接する部分において高ドープｐ型ＩｎＰ層１２のドーパントが拡散されたｐ型反転領域１３を有する。アンドープＩｎＰ層１１は、アンドープＩｎＰ又は半絶縁性ＩｎＰからなり、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制する。【選択図】図１
2014003089.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型の半導体基板と、
前記半導体基板上に設けられ、活性層と前記活性層を挟むクラッド層とを有するリッジと、
前記リッジの両側面を埋め込む電流ブロック層と、
前記リッジ及び前記電流ブロック層上に設けられたｎ型コンタクト層とを備え、
前記電流ブロック層は、前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有し、
前記ｎ型コンタクト層は、前記第３のｐ型層に接する部分において前記第３のｐ型層のドーパントが拡散されたｐ型反転領域を有し、
前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする半導体レーザ。
【請求項２】
前記半絶縁性の半導体のドーパントは、前記第３のｐ型層のドーパントと相互拡散しないことを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記ｎ型コンタクト層は、
第１のコンタクト層と、
前記第１のコンタクト層上に設けられ、前記第１のコンタクト層よりも高い不純物濃度を持つ第２のコンタクト層とを有し、
前記第１のコンタクト層が前記第３のｐ型層と接する部分に前記ｐ型反転領域が設けられていることを特徴とする請求項１又は２に記載の半導体レーザ。
【請求項４】
ｐ型の半導体基板上に、活性層と前記活性層を挟むクラッド層とを有するリッジを形成する工程と、
前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有する電流ブロック層により前記リッジの両側面を埋め込む工程と、
前記リッジ及び前記電流ブロック層上にｎ型コンタクト層を形成する工程と、
アニールを行って前記第３のｐ型層のドーパントを拡散させて前記ｎ型コンタクト層が前記第３のｐ型層に接する部分にｐ型反転領域を形成する工程とを備え、
前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記アニールにおいて前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする半導体レーザの製造方法。
【請求項５】
前記半絶縁性の半導体のドーパントは、前記第３のｐ型層のドーパントと相互拡散しないことを特徴とする請求項４に記載の半導体レーザの製造方法。
【請求項６】
前記ｎ型コンタクト層として、第１のコンタクト層と、前記第１のコンタクト層上に前記第１のコンタクト層よりも高い不純物濃度を持つ第２のコンタクト層とを形成し、
前記第１のコンタクト層が前記第３のｐ型層と接する部分に前記ｐ型反転領域を形成することを特徴とする請求項４又は５に記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジの両側面を電流ブロック層で埋め込んだ埋め込み型の半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
リッジの両側面を電流ブロック層で埋め込んだ埋め込み型の半導体レーザが広く用いられている（例えば、特許文献１参照）。図５は、従来の半導体レーザを示す断面図である。ｐ型ＩｎＰ基板１上に、活性層２とそれを挟むｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４とを有するリッジ５が設けられている。リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。電流ブロック層６は、ｐ型ＩｎＰ基板１側から順に積層されたｐ型ＩｎＰ層８、ｎ型ＩｎＰ層９、及びｐ型ＩｎＰ層１０を有する。
【０００３】
距離Ｌは電流ブロック層６のｎ型ＩｎＰ層９とｎ型ＩｎＰコンタクト層７との最短距離である。距離Ｌはｐ型ＩｎＰ層１０の層厚で決定され、ウエハプロセスが完了した後もほとんど変化しない。距離Ｌが短い場合、ｎ型ＩｎＰコンタクト層７の電子は、ｐ型ＩｎＰ層１０へオーバーフローし、ｎ型ＩｎＰ層９に流入する。この電子は活性層２へ注入されないため、リーク電流となって光出力が低下する。半導体レーザに大電流を流して動作させて高温になった場合には電子のオーバーフローが増大するため、更に問題が顕著になる。
【０００４】
図６は、従来の半導体レーザの電流―光出力特性を示す図である。周囲温度を９５℃に保ち、距離Ｌが１００ｎｍ、２５０ｎｍ、３００ｎｍの場合についてシミュレーションした。この結果より、距離Ｌが３００ｎｍ以上でなければ光出力が低下することが分かる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−９７２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図７，８は、従来の半導体レーザの製造工程を示す断面図である。図７ではドライエッチングによりリッジ５が形成される。エッチングで用いたマスク１４が電流ブロック層６の選択成長にも用いられる。距離Ｌを大きく取るためにｐ型ＩｎＰ層１０を厚くすると、マスク１４脇のｐ型ＩｎＰ層１０が大きく凸となる。このため、マスク１４を除去してｎ型ＩｎＰコンタクト層７を成長すると、ｎ型ＩｎＰコンタクト層７の表面が凸凹になり、後のプロセスにおいて転写工程などに不具合が生じる。
【０００７】
図８ではウェットエッチングによりリッジ５が形成される。この場合、マスク１４がリッジ５より大きく突き出す。突き出したマスク１４の直下は材料ガスの流入が悪いため、電流ブロック層６の成長レートが低下する。よって、ｐ型ＩｎＰ層１０を厚く成長させることができない。一般的に距離Ｌの膜厚は１００ｎｍから２００ｎｍ程度となり、３００ｎｍ以上にすることは困難である。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は結晶表面の凹凸と光出力の低下を防ぐことができる半導体レーザ及びその製造方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体レーザは、ｐ型の半導体基板と、前記半導体基板上に設けられ、活性層と前記活性層を挟むクラッド層とを有するリッジと、前記リッジの両側面を埋め込む電流ブロック層と、前記リッジ及び前記電流ブロック層上に設けられたｎ型コンタクト層とを備え、前記電流ブロック層は、前記半導体基板側から順に積層された第１のｐ型層、ｎ型層又はホールトラップ型半絶縁性半導体層、第２のｐ型層、拡散抑制層、及び第３のｐ型層を有し、前記ｎ型コンタクト層は、前記第３のｐ型層に接する部分において前記第３のｐ型層のドーパントが拡散されたｐ型反転領域を有し、前記拡散抑制層は、アンドープ又は半絶縁性の半導体からなり、前記第３のｐ型層のドーパントが前記活性層に拡散されるのを抑制することを特徴とする。
【発明の効果】
【００１０】
本発明により、結晶表面の凹凸と光出力の低下を防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体レーザを示す断面図である。
【図２】本発明の実施の形態１に係る半導体レーザの製造工程を示す断面図である。
【図３】本発明の実施の形態２に係る半導体レーザを示す断面図である。
【図４】本発明の実施の形態３に係る半導体レーザを示す断面図である。
【図５】従来の半導体レーザを示す断面図である。
【図６】従来の半導体レーザの電流―光出力特性を示す図である。
【図７】従来の半導体レーザの製造工程を示す断面図である。
【図８】従来の半導体レーザの製造工程を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体レーザ及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体レーザを示す断面図である。ｐ型ＩｎＰ基板１上に、活性層２とそれを挟むｐ型ＩｎＰクラッド層３とｎ型ＩｎＰクラッド層４とを有するリッジ５が設けられている。リッジ５の両側面を電流ブロック層６が埋め込んでいる。リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７が設けられている。
【００１４】
電流ブロック層６は、ｐ型ＩｎＰ基板１側から順に積層された、ｐ型ＩｎＰ層８、ｎ型ＩｎＰ層９、ｐ型ＩｎＰ層１０、アンドープＩｎＰ層１１、及び高ドープｐ型ＩｎＰ層１２を有する。これらの層とｎ型ＩｎＰコンタクト層７によりｐ−ｎ−ｐ−ｎサイリスタ構造が構成されている。
【００１５】
ｎ型ＩｎＰコンタクト層７は、高ドープｐ型ＩｎＰ層１２に接する部分において高ドープｐ型ＩｎＰ層１２のドーパントが拡散されたｐ型反転領域１３を有する。アンドープＩｎＰ層１１は、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制する。
【００１６】
続いて本実施の形態に係る半導体レーザの製造方法を説明する。図２は、本発明の実施の形態１に係る半導体レーザの製造工程を示す断面図である。まず、ｐ型ＩｎＰ基板１上に、ｐ型ＩｎＰクラッド層３、活性層２、及びｎ型ＩｎＰクラッド層４を順にＭＯＣＶＤ（有機金属気相化学成長）によりエピタキシャル成長させた後に、マスク１４を用いてドライエッチングしてリッジ５を形成する。なお、エッチング方法はウェットエッチングでもよい。
【００１７】
次に、リッジ５の側面及びｐ型ＩｎＰ基板１をｐ型ＩｎＰ層８で覆い、その上にｎ型ＩｎＰ層９、ｐ型ＩｎＰ層１０、アンドープＩｎＰ層１１、及び高ドープｐ型ＩｎＰ層１２を積層する。これらの層からなる電流ブロック層６によりリッジ５の両側面を埋め込む。
【００１８】
ここで、高ドープｐ型ＩｎＰ層１２はｐ型ＩｎＰ層１０よりも高い不純物濃度を持つ。高ドープｐ型ＩｎＰ層１２のドーパントとしてＺｎなどの拡散係数の大きなドーパントを用いる。なお、電流ブロック層６の成長直後では必ずしも高ドープｐ型ＩｎＰ層１２のドーパントの活性化率が１００％に近い値である必要はなく、不活性なドーパントが存在してもよい。
【００１９】
次に、リッジ５及び電流ブロック層６上にｎ型ＩｎＰコンタクト層７を形成する。ｎ型ＩｎＰコンタクト層７の成長後に連続してＭＯＣＶＤ装置内でアニールを行って高ドープｐ型ＩｎＰ層１２のドーパントを拡散させてｎ型ＩｎＰコンタクト層７が高ドープｐ型ＩｎＰ層１２に接する部分にｐ型反転領域１３を形成する。なお、アニールを行うのはＭＯＣＶＤ装置内に限らずアニール炉でもよく、それに準じる高温を得られれば手段は問わない。
【００２０】
続いて本実施の形態の効果を説明する。高ドープｐ型ＩｎＰ層１２のドーパントをｎ型ＩｎＰコンタクト層７に拡散させてｐ型反転領域１３を形成することにより、距離Ｌを大きくすることができる。距離Ｌを３００ｎｍ以上確保すれば、サイリスタ構造の電流ブロック層６とｎ型ＩｎＰコンタクト層７との間のリーク電流を抑制して、図６に示すように光出力の低下を防ぐことができる。そして、距離Ｌを大きく取るためにｐ型ＩｎＰ層１０を厚くする必要が無いため、結晶表面の凹凸を防ぐことができる。
【００２１】
また、高ドープｐ型ＩｎＰ層１２のドーパントは等方的に拡散するため、活性層２側へも拡散する。もし活性層２付近にドーパントが拡散されるとホール濃度が大きくなり、価電子帯間吸収などによる光吸収を引き起こし、レーザ特性が悪化する。そこで、高ドープｐ型ＩｎＰ層１２の直下にアンドープＩｎＰ層１１を設けている。これにより、拡散されるドーパントはアンドープＩｎＰ層１１をｐ型とするために消費され（ドーパントの濃度勾配を補償する）、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制することができる。よって、レーザ特性の悪化を防ぐことができる。
【００２２】
なお、アンドープＩｎＰ層１１は真性半導体であることが望ましいが、不純物濃度１×１０１６ｃｍ−３程度のｎ型半導体でも、層厚を最適化することで真性半導体と同等の効果を得ることができる。しかし、アンドープＩｎＰ層１１が不純物濃度１×１０１６ｃｍ−３程度のｐ型半導体の場合、ｎ型の場合に比べ高ドープｐ型ＩｎＰ層１２との濃度勾配が小さいため、拡散抑制の効果が小さくなる。よって、アンドープＩｎＰ層１１は真性半導体か、又は不純物濃度が極めて小さいｎ型半導体であることが望ましい。
【００２３】
また、高ドープｐ型ＩｎＰ層１２のドーパントの拡散の程度については、高ドープｐ型ＩｎＰ層１２のドーピング量やアニール条件で変わるため、実験的に最適な条件を見出す必要がある。アンドープＩｎＰ層１１の層厚は、高ドープｐ型ＩｎＰ層１２のドーピング量やアニール条件に応じて実験的に最適な値を見出す必要がある。
【００２４】
実施の形態２
図３は、本発明の実施の形態２に係る半導体レーザを示す断面図である。本実施の形態は、実施の形態１のアンドープＩｎＰ層１１の代わりに、半絶縁性の半導体であるＲｕドープＩｎＰ層１５が設けられている。その他の構成は実施の形態１と同様である。
【００２５】
このＲｕドープＩｎＰ層１５のドーパントであるＲｕは、高ドープｐ型ＩｎＰ層１２のドーパントであるＺｎと相互拡散しない。従って、高ドープｐ型ＩｎＰ層１２のドーパントが活性層２に拡散されるのを抑制することができる。よって、レーザ特性の悪化を防ぐことができる。なお、ＲｕドープＩｎＰ層１５に限らず、高ドープｐ型ＩｎＰ層１２のドーパントと相互拡散しないドーパントを持つ材料であれば、どのような材料であってもよい。
【００２６】
実施の形態３
図４は、本発明の実施の形態３に係る半導体レーザを示す断面図である。ｎ型ＩｎＰコンタクト層７は、ｎ型ＩｎＰコンタクト層１６と、その上に設けられｎ型ＩｎＰコンタクト層１７とを有する。ｎ型ＩｎＰコンタクト層１７は、ｎ型ＩｎＰコンタクト層１６よりも高い不純物濃度を持つ。ｎ型ＩｎＰコンタクト層１６が高ドープｐ型ＩｎＰ層１２と接する部分にｐ型反転領域１３が設けられている。その他の構成は実施の形態１と同様である。
【００２７】
ｎ型ＩｎＰコンタクト層７の一層目のｎ型ＩｎＰコンタクト層１６を低不純物濃度とすることで、高ドープｐ型ＩｎＰ層１２からのドーパントの拡散を大きくし、距離Ｌを大きくすることができる。
【００２８】
なお、ｎ型ＩｎＰコンタクト層１６の層厚や不純物濃度は、距離Ｌを３００ｎｍ以上確保できるように調整する。また、リッジ５のｎ型ＩｎＰクラッド層４の直上に低不純物濃度のｎ型ＩｎＰコンタクト層１６が挿入されるが、この箇所の電流を担うキャリアが電子であることから、抵抗値の上昇はほとんどない。
【００２９】
実施の形態４．
実施の形態４では、図１、２、３、４の半導体レーザのｎ型ＩｎＰ層９をＲｕドープＩｎＰで置き換える。ＲｕドープＩｎＰはホールトラップ密度が高く、電子トラップ密度が小さい材料であるため、ＲｕドープＩｎＰ層への電子電流の流入は、リーク電流となりレーザの特性を悪化させる。これに対して、本実施の形態では厚膜化されたｐ型ブロック層（高ドープｐ型ＩｎＰ層１２とｐ型反転領域１３）で電子のオーバーフローが抑制されるため、ＲｕドープＩｎＰ層９への電子リークを抑制することができ、レーザ特性の悪化を防ぐことができる。なお、ＲｕドープＩｎＰ層９に限らず、電子トラップ密度がホールトラップ密度よりも小さい材料や、電子トラップ準位をもたない半絶縁性半導体材料（本願ではホールトラップ型半絶縁性半導体と呼ぶ）を用いれば同様の効果を得ることができる。
【００３０】
また、実施の形態１〜４ではｐ型基板を用いるが、仮にｎ型基板を用いた場合にはリッジ５の側面を覆う電流ブロック層６のｐ型ＩｎＰ層を高ドープとしなければならない。この場合、活性層２に接する層が高ドープの層になるため、活性層２へのドーパント拡散が起こり、レーザ特性を悪化させる。従って、ｎ型基板を本発明のレーザに適用するのは適切でない。また、実施の形態１〜３は単体の半導体レーザに限らず、埋め込み型外部変調器付き半導体レーザなど埋め込み構造を有するものに適用することができる。
【符号の説明】
【００３１】
１  ｐ型ＩｎＰ基板（半導体基板）
２  活性層
３  ｐ型ＩｎＰクラッド層（クラッド層）
４  ｎ型ＩｎＰクラッド層（クラッド層）
５  リッジ
６  電流ブロック層
７  ｎ型ＩｎＰコンタクト層（ｎ型コンタクト層）
８  ｐ型ＩｎＰ層（第１のｐ型層）
９  ｎ型ＩｎＰ層（ｎ型層）
１０  ｐ型ＩｎＰ層（第２のｐ型層）
１１  アンドープＩｎＰ層（拡散抑制層）
１２  高ドープｐ型ＩｎＰ層（第３のｐ型層）
１３  ｐ型反転領域
１５  ＲｕドープＩｎＰ層（拡散抑制層）
１６  ｎ型ＩｎＰコンタクト層（第１のコンタクト層）
１７  ｎ型ＩｎＰコンタクト層（第２のコンタクト層）
【図１】
2014003089.tif 000003
【図２】
2014003089.tif 000004
【図３】
2014003089.tif 000005
【図４】
2014003089.tif 000006
【図５】
2014003089.tif 000007
【図６】
2014003089.tif 000008
【図７】
2014003089.tif 000009
【図８】
2014003089.tif 000010