(57)【要約】【課題】画素が占める面積を減らし高解像度及び高精細の表示パネル製造に有利な発光ダイオード表示装置を提供する。【解決手段】データラインと第１ノードの間の第１スキャンスイッチング素子、第１駆動電源ラインと第１ノードの間の第１電源伝達スイッチング素子、第２ノードと第３ノードの間の第１検出スイッチング素子、第１駆動電源ラインと第３ノードの間の第１駆動スイッチング素子、第３ノードと第１発光ダイオードの間の第１発光制御スイッチング素子、データラインと第２ノードの間の第２スキャンスイッチング素子、第１駆動電源ラインと第２ノードの間の第２電源伝達スイッチング素子、第１ノードと第４ノードの間の第２検出スイッチング素子、第１駆動電源ラインと第４ノードの間の第２駆動スイッチング素子、第４ノードと第２発光ダイオードの間の第２発光制御スイッチング素子、第１ノードと第２ノードの間の共通キャパシタを含む。【選択図】図２
2014123128.tif 000002
【特許請求の範囲】
【請求項１】
第１スキャン信号によって制御され、データラインと第１ノードとの間に接続された第１スキャンスイッチング素子と、
第１電源伝達制御信号によって制御され、第１駆動電圧を伝送する第１駆動電源ラインと前記第１ノードとの間に接続された第１電源伝達スイッチング素子と、
第１しきい電圧検出信号によって制御され、第２ノードと第３ノードとの間に接続された第１検出スイッチング素子と、
前記第２ノードに印加された信号によって制御され、前記第１駆動電源ラインと前記第３ノードとの間に接続された第１駆動スイッチング素子と、
第１発光制御信号によって制御され、前記第３ノードと第１発光ダイオードとの間に接続された第１発光制御スイッチング素子と、
第２スキャン信号によって制御され、データラインと前記第２ノードとの間に接続された第２スキャンスイッチング素子と、
第２電源伝達制御信号によって制御され、前記第１駆動電源ラインと前記第２ノードとの間に接続された第２電源伝達スイッチング素子と、
第２しきい電圧検出信号によって制御され、前記第１ノードと第４ノードとの間に接続された第２検出スイッチング素子と、
前記第２ノードに印加された信号によって制御され、前記第１駆動電源ラインと前記第４ノードとの間に接続された第２駆動スイッチング素子と、
第２発光制御信号によって制御され、前記第４ノードと第２発光ダイオードとの間に接続された第２発光制御スイッチング素子と、
前記第１ノードと第２ノードとの間に接続された共通キャパシタと、
を含むことを特徴とする、発光ダイオード表示装置。
【請求項２】
前記第１スキャンスイッチング素子、第１電源伝達スイッチング素子、第１検出スイッチング素子、第１駆動スイッチング素子、及び第１発光ダイオードが第１画素に含まれ、
前記第２スキャンスイッチング素子、第２電源伝達スイッチング素子、第２検出スイッチング素子、第２駆動スイッチング素子、及び第２発光ダイオードが第２画素に含まれ、
前記第１画素と第２画素とが前記共通キャパシタを共有することを特徴とする、請求項１に記載の発光ダイオード表示装置。
【請求項３】
前記第１画素及び第２画素が交互に前記共通キャパシタを利用することを特徴とする、請求項２に記載の発光ダイオード表示装置。
【請求項４】
前記第１画素は、１フレームの前半部に第１発光ダイオードを点灯させ、第２画素は、前記１フレームの後半部に第２発光ダイオードを点灯させ、
第１及び第２発光ダイオードのいずれか一方が点灯される時、いずれか他方の発光ダイオードは消灯した状態であることを特徴とする、請求項２に記載の発光ダイオード表示装置。
【請求項５】
前記第１及び第２画素は、リセット期間、プログラミング期間及び発光期間の順に駆動され、
前記前半部のリセット期間の間に、前記第１スキャン信号が非アクティブ状態に維持され、前記第１電源伝達制御信号がアクティブ状態に維持され、前記第１しきい電圧検出信号が非アクティブ状態に維持され、前記第１発光制御信号が非アクティブ状態に維持され、前記第２スキャン信号がアクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、第２発光制御信号が非アクティブ状態に維持され、そして前記データラインに基準電圧が印加され、
前記前半部のプログラミング期間の間に、前記第１スキャン信号がアクティブ状態に維持され、前記第１電源伝達制御信号が非アクティブ状態に維持され、前記第１しきい電圧検出信号がアクティブ状態に維持され、前記第１発光制御信号が非アクティブ状態に維持され、前記第２スキャン信号が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、第２発光制御信号が非アクティブ状態に維持され、そして前記データラインに前記第１画素に該当する第１データ電圧が印加され、
前記前半部の発光期間の間に、前記第１スキャン信号が非アクティブ状態に維持され、前記第１電源伝達制御信号がアクティブ状態に維持され、前記第１しきい電圧検出信号が非アクティブ状態に維持され、前記第１発光制御信号がアクティブ状態に維持され、前記第２スキャン信号が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、そして第２発光制御信号が非アクティブ状態に維持されることを特徴とする、請求項４に記載の発光ダイオード表示装置。
【請求項６】
前記後半部のリセット期間の間に、前記第２スキャン信号が非アクティブ状態に維持され、前記第２電源伝達制御信号がアクティブ状態に維持され、前記第２しきい電圧検出信号が非アクティブ状態に維持され、前記第２発光制御信号が非アクティブ状態に維持され、前記第１スキャン信号がアクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、第１発光制御信号が非アクティブ状態に維持され、そして前記データラインに基準電圧が印加され、
前記後半部のプログラミング期間の間に、前記第２スキャン信号がアクティブ状態に維持され、前記第２電源伝達制御信号が非アクティブ状態に維持され、前記第２しきい電圧検出信号がアクティブ状態に維持され、前記第２発光制御信号が非アクティブ状態に維持され、前記第１スキャン信号が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、第１発光制御信号が非アクティブ状態に維持され、そして前記データラインに前記第２画素に該当する第２データ電圧が印加され、
前記後半部の発光期間の間に、前記第２スキャン信号が非アクティブ状態に維持され、前記第２電源伝達制御信号がアクティブ状態に維持され、前記第２しきい電圧検出信号が非アクティブ状態に維持され、前記第２発光制御信号がアクティブ状態に維持され、前記第１スキャン信号が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、そして第１発光制御信号が非アクティブ状態に維持されることを特徴とする、請求項５に記載の発光ダイオード表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード表示装置に係り、特に、２個の画素が一つの共通キャパシタを共有するようにすることによって、画素が占める面積を減らし、高解像度及び高精細の表示パネルの製造に有利な発光ダイオード表示装置に関する。
【背景技術】
【０００２】
発光ダイオード表示装置の画素は、定電流素子である駆動スイッチング素子を含む。これら駆動スイッチング素子の電流駆動能力はそれらのしきい電圧に大きく影響を受ける。そのため、画素別駆動スイッチング素子間の電流駆動能力のばらつきを補正することが、表示装置の画質改善において重要な要素となる。しかしながら、そのためには一つの画素に多数のスイッチング素子及びキャパシタが設けられなければならず、画素の大きさが増加してしまうため、高解像度のパネルを製作するのに多くの制約が伴う。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は上記問題点を解決するためになされたもので、隣接した２個の画素が一つのキャパシタ（ストレージキャパシタ）を共有できるようにそれら画素の回路構造を変更することによって画素の大きさを相対的に減らすことができる発光ダイオード表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するための本発明に係る発光ダイオード表示装置は、第１スキャン信号によって制御され、データラインと第１ノードとの間に接続された第１スキャンスイッチング素子と、第１電源伝達制御信号によって制御され、第１駆動電圧を伝送する第１駆動電源ラインと前記第１ノードとの間に接続された第１電源伝達スイッチング素子と、第１しきい電圧検出信号によって制御され、第２ノードと第３ノードとの間に接続された第１検出スイッチング素子と、前記第２ノードに印加された信号によって制御され、前記第１駆動電源ラインと前記第３ノードとの間に接続された第１駆動スイッチング素子と、第１発光制御信号によって制御され、前記第３ノードと第１発光ダイオードとの間に接続された第１発光制御スイッチング素子と、第２スキャン信号によって制御され、データラインと前記第２ノードとの間に接続された第２スキャンスイッチング素子と、第２電源伝達制御信号によって制御され、前記第１駆動電源ラインと前記第２ノードとの間に接続された第２電源伝達スイッチング素子と、第２しきい電圧検出信号によって制御され、前記第１ノードと第４ノードとの間に接続された第２検出スイッチング素子と、前記第２ノードに印加された信号によって制御され、前記第１駆動電源ラインと前記第４ノードとの間に接続された第２駆動スイッチング素子と、第２発光制御信号によって制御され、前記第４ノードと第２発光ダイオードとの間に接続された第２発光制御スイッチング素子と、前記第１ノードと第２ノードとの間に接続された共通キャパシタと、を含むことを特徴とする、発光ダイオード表示装置。
【０００５】
前記第１スキャンスイッチング素子、第１電源伝達スイッチング素子、第１検出スイッチング素子、第１駆動スイッチング素子、及び第１発光ダイオードが第１画素に含まれ、前記第２スキャンスイッチング素子、第２電源伝達スイッチング素子、第２検出スイッチング素子、第２駆動スイッチング素子、及び第２発光ダイオードが第２画素に含まれ、前記第１画素と第２画素とが前記共通キャパシタを共有することを特徴とする。
【０００６】
前記第１画素及び第２画素が交互に前記共通キャパシタを利用することを特徴とする。
【０００７】
前記第１画素は、１フレームの前半部に第１発光ダイオードを点灯させ、第２画素は、前記１フレームの後半部に第２発光ダイオードを点灯させ、第１及び第２発光ダイオードのいずれか一方が点灯される時、いずれか他方の発光ダイオードは消灯した状態であることを特徴とする。
【０００８】
前記第１及び第２画素は、リセット期間、プログラミング期間及び発光期間の順に駆動され、前記前半部のリセット期間の間に、前記第１スキャン信号が非アクティブ状態に維持され、前記第１電源伝達制御信号がアクティブ状態に維持され、前記第１しきい電圧検出信号が非アクティブ状態に維持され、前記第１発光制御信号が非アクティブ状態に維持され、前記第２スキャン信号がアクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、第２発光制御信号が非アクティブ状態に維持され、そして前記データラインに基準電圧が印加され、前記前半部のプログラミング期間の間に、前記第１スキャン信号がアクティブ状態に維持され、前記第１電源伝達制御信号が非アクティブ状態に維持され、前記第１しきい電圧検出信号がアクティブ状態に維持され、前記第１発光制御信号が非アクティブ状態に維持され、前記第２スキャン信号が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、第２発光制御信号が非アクティブ状態に維持され、そして前記データラインに前記第１画素に該当する第１データ電圧が印加され、前記前半部の発光期間の間に、前記第１スキャン信号が非アクティブ状態に維持され、前記第１電源伝達制御信号がアクティブ状態に維持され、前記第１しきい電圧検出信号が非アクティブ状態に維持され、前記第１発光制御信号がアクティブ状態に維持され、前記第２スキャン信号が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号が非アクティブ状態に維持され、そして第２発光制御信号が非アクティブ状態に維持されることを特徴とする。
【０００９】
前記後半部のリセット期間の間に、前記第２スキャン信号が非アクティブ状態に維持され、前記第２電源伝達制御信号がアクティブ状態に維持され、前記第２しきい電圧検出信号が非アクティブ状態に維持され、前記第２発光制御信号が非アクティブ状態に維持され、前記第１スキャン信号がアクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、第１発光制御信号が非アクティブ状態に維持され、そして前記データラインに基準電圧が印加され、前記後半部のプログラミング期間の間に、前記第２スキャン信号がアクティブ状態に維持され、前記第２電源伝達制御信号が非アクティブ状態に維持され、前記第２しきい電圧検出信号がアクティブ状態に維持され、前記第２発光制御信号が非アクティブ状態に維持され、前記第１スキャン信号が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、第１発光制御信号が非アクティブ状態に維持され、そして前記データラインに前記第２画素に該当する第２データ電圧が印加され、前記後半部の発光期間の間に、前記第２スキャン信号が非アクティブ状態に維持され、前記第２電源伝達制御信号がアクティブ状態に維持され、前記第２しきい電圧検出信号が非アクティブ状態に維持され、前記第２発光制御信号がアクティブ状態に維持され、前記第１スキャン信号が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号が非アクティブ状態に維持され、そして第１発光制御信号が非アクティブ状態に維持されることを特徴とする。
【発明の効果】
【００１０】
本発明では２個の画素当たり一つの共通キャパシタのみを必要とするため、画素の大きさを小さくできる。したがって、本発明の画素構造を利用する場合、高解像度及び高精細のパネルを製作に有利である。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例に係る発光ダイオード表示装置を示す図である。
【図２】本発明の実施例に係る画素の回路構成を示す図である。
【図３Ａ】前半部期間の間に第１画素及び第２画素に印加される制御信号の波形を示す図である。
【図３Ｂ】後半部期間の間に第１画素及び第２画素に印加される制御信号の波形を示す図である。
【図４Ａ】図２における各期間別画素の回路状態を示す図である。
【図４Ｂ】図２における各期間別画素の回路状態を示す図である。
【図４Ｃ】図２における各期間別画素の回路状態を示す図である。
【図５Ａ】同一のデータラインに連結され、互いに異なる奇数番目の水平ラインに位置している２個の画素に供給される制御信号のタイミングを説明するための図である。
【図５Ｂ】同一のデータラインに連結され、互いに異なる奇数番目の水平ラインに位置している２個の画素に供給される制御信号のタイミングを説明するための図である。
【図６】本発明の実施例に係る画素の他の回路構成を示す図である。
【図７】前半部期間及び後半部期間において発光ダイオードに流れる電流及び共通キャパシタの両端にかかった電圧を示す図である。
【図８】駆動スイッチング素子のしきい電圧変化量による駆動電流の変化量を示す図である。
【図９】本発明の効果を説明するための図である。
【発明を実施するための形態】
【００１２】
図１は、本発明の実施例に係る発光ダイオード表示装置を示す図である。
【００１３】
本発明の実施例に係る発光ダイオード表示装置は、図１に示すように、表示部ＤＳＰ、システムＳＹＳ、ゲートドライバーＧＤ、データドライバーＤＤ、及びタイミングコントローラＴＣを含む。
【００１４】
表示部ＤＳＰは、多数の画素ＰＸＬ、ｉ本（iは、１より大きい自然数）のスキャンラインＳＬ１〜ＳＬｉ、及びｊ本（jは、１より大きい自然数）のデータラインＤＬ１〜ＤＬｊを含む。
【００１５】
これらの画素ＰＸＬは、マトリクス状に表示部ＤＳＰに配列されている。これらの画素ＰＸＬは、赤色を表示する赤色画素ＰＸＬ、緑色を表示する緑色画素ＰＸＬ、及び青色を表示する青色画素ＰＸＬに区別される。ここで、水平方向に隣接した赤色画素、緑色画素及び青色画素は、一つの単位映像を表示するための単位画素となる。
【００１６】
一方、図１に示されていないが、この表示部ＤＳＰには、第１駆動電源ライン、第２駆動電源ライン、ｉ本の伝達スイッチ制御ライン、ｉ本の検出スイッチ制御ライン、ｉ本の発光スイッチ制御ラインがさらに形成される。
【００１７】
すなわち、この表示部には、第１駆動電源ライン、第２駆動電源ライン、第１乃至第iスキャンライン、第１乃至第i伝達スイッチ制御ライン、第１乃至第i検出スイッチ制御ライン、及び第１乃至第i発光スイッチ制御ラインが形成される。
【００１８】
第１駆動電源ラインには第１駆動電圧が印加され、第２駆動電源ラインには第２駆動電圧が印加され、第１乃至第iスキャンラインにはそれぞれ第１乃至第iスキャン信号が印加され、第１乃至第i伝達スイッチ制御ラインにはそれぞれ第１乃至第i電源伝達制御信号が印加され、第１乃至第i検出スイッチ制御ラインにはそれぞれ第１乃至第iしきい電圧検出信号が印加され、そして第１乃至第i発光スイッチ制御ラインにはそれぞれ第１乃至第i発光制御信号が印加される。
【００１９】
第ｋ水平ライン（ｋは、１乃至iのいずれか一つ）に沿って配列された画素（以下、ｋ番目の水平ライン画素）は、第１駆動電源ライン、第２駆動電源ライン、第ｋ伝達スイッチ制御ライン、第ｋ検出スイッチ制御ライン、第ｋ駆動スイッチ制御ライン、第ｋ発光スイッチ制御ラインに共通に接続される。
【００２０】
同一のデータラインに接続された画素のうち、第ｋ水平ラインの画素とこれに対応する第ｋ＋１水平ラインの画素は、共通キャパシタＣＣに共通に接続される。例えば、第１データラインＤＬ１に接続され、第１水平ラインＨＬ１に位置した赤色画素Ｒと、この第１データラインＤＬ１に接続され、第２水平ラインＨＬ２に位置した赤色画素Ｒとは、共通キャパシタＣＣに共通に接続される。
【００２１】
１フレームの前半部（すなわち、前半の１／２フレーム）期間の間には、共通キャパシタＣＣを基準にしてその上に位置した奇数番目の水平ラインＨＬ１，ＨＬ３，ＨＬ５，…の画素がその共通キャパシタＣＣを使用する。一方、その１フレームの後半部（すなわち、後半の１／２フレーム）期間の間には、その共通キャパシタＣＣを基準にしてその下に位置した偶数番目の水平ラインＨＬ２，ＨＬ４，ＨＬ６，…の画素がその共通キャパシタＣＣを使用する。
【００２２】
前半部期間の間に、奇数番目の水平ラインの画素が水平ライン単位に順次に駆動される。その後、後半部期間の間には、偶数番目の水平ラインの画素が水平ライン単位に順次に駆動される。例えば、前半部期間の間に、第１水平ラインＨＬ１の画素、第３水平ラインＨＬ３の画素、第５水平ラインＨＬ５の画素、…、第i−１水平ラインの画素が水平ライン単位に順次に駆動される。その後、後半部期間の間には、第２水平ラインＨＬ２の画素、第４水平ラインＨＬ４の画素、第６水平ラインＨＬ６の画素、…、第i水平ラインＨＬiの画素が水平ライン単位に順次に駆動される。
【００２３】
同一の水平ラインの画素に供給されるスキャン信号、電源伝達制御信号、しきい電圧検出信号及び発光制御信号は、前半部期間及び後半部期間別にその信号の状態が変わる。すなわち、前半部期間に第ｋ水平ラインの画素に供給される第ｋスキャン信号、第ｋ電源伝達制御信号、第ｋしきい電圧検出信号及び第ｋ発光制御信号は、後半部期間に第ｋ水平ラインの画素に供給される第ｋスキャン信号、第ｋ電源伝達制御信号、第ｋしきい電圧検出信号及び第ｋ発光制御信号と異なる状態となる。
【００２４】
また、同一期間に奇数番目の水平ラインの画素に供給されるスキャン信号、電源伝達制御信号、しきい電圧検出信号及び発光制御信号は、偶数番目の水平ラインの画素に供給されるスキャン信号、電源伝達制御信号、しきい電圧検出信号及び発光制御信号と異なる状態を有する。すなわち、前半部期間に第２ｋ−１水平ラインの画素に印加される第２ｋ−１スキャン信号、第２ｋ−１電源伝達制御信号、第２ｋ−１しきい電圧検出信号及び第２ｋ−１発光制御信号は、同前半部期間に第２ｋ水平ラインの画素に印加される第２ｋスキャン信号、第２ｋ電源伝達制御信号、第２ｋしきい電圧検出信号及び第２ｋ発光制御信号と異なる形態を有する。
【００２５】
一方、前半部期間の間に奇数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号は、同一名称の信号同士は実質的に同一の形態をしており、単に時間的に出力タイミングが遅れているだけである。例えば、前半部期間の間に、第１水平ラインＨＬ１に供給される第１スキャン信号と第３水平ラインＨＬ１に供給される第３スキャン信号とは実質的に同一の形態をしており、単に第３スキャン信号が第１スキャン信号に比べて一定時間遅れて出力されるだけである。第１スキャン信号を基準とする時、与えられた番号が大きいスキャン信号であるほど、この第１スキャン信号からより遅れて出力される。すなわち、第５スキャン信号は、第３スキャン信号に比べてより遅れて出力される。
【００２６】
同様に、後半部期間の間に奇数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号は、同一名称の信号同士が実質的に同一の形態をしており、単に時間的に出力タイミングが異なるだけである。
【００２７】
同一の方式で、前半部期間の間に偶数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号は、同一名称の信号同士が実質的に同一の形態をしており、単に時間的に出力タイミングが異なるだけである。
【００２８】
同様に、後半部期間の間に偶数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号は、同一名称の信号同士が実質的に同一の形態をしており、単に時間的に出力タイミングが異なるだけである。
【００２９】
システムＳＹＳは、グラフィックコントローラのＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）送信器を用いて、垂直同期信号、水平同期信号、クロック信号及び映像データをインターフェース回路を介して出力する。このシステムＳＹＳから出力された垂直／水平同期信号及びクロック信号は、タイミングコントローラＴＣに供給される。また、このシステムＳＹＳから順次に出力された映像データもタイミングコントローラＴＣに供給される。
【００３０】
タイミングコントローラＴＣは、自身に入力される水平同期信号、垂直同期信号、及びクロック信号を用いてデータ制御信号及びゲート制御信号を発生させてデータドライバーＤＤ及びゲートドライバーＧＤに供給する。
【００３１】
データドライバーＤＤは、タイミングコントローラＴＣからのデータ制御信号に応じて映像データをサンプリングした後、各水平期間（Ｈｏｒｉｚｏｎｔａｌ  Ｔｉｍｅ：１Ｈ、２Ｈ、…）ごとに、１水平ライン分に該当するサンプリング映像データをラッチし、ラッチされた映像データをデータラインＤＬ１〜ＤＬｊに供給する。すなわち、データドライバーＤＤは、タイミングコントローラＴＣからの映像データを、電源供給部（図示せず）から入力されるガンマ電圧を用いてアナログデータ信号に変換し、データラインＤＬ１〜ＤＬｊに供給する。また、このデータドライバーは、基準電圧を出力してデータラインに供給する。この基準電圧は０［Ｖ］であってよい。一方、データ信号は、データ電圧に第１駆動電圧が加えられた電圧である。
【００３２】
ゲートドライバーＧＤは、タイミングコントローラＴＣからのゲート制御信号に応じて、前述の第１乃至第iスキャン信号、第１乃至第ｉ電源伝達制御信号、第１乃至第iしきい電圧検出信号、そして第１乃至第ｉ発光制御信号を生成して画素に出力する。この第１乃至第iスキャン信号、第１乃至第i電源伝達制御信号、第１乃至第iしきい電圧検出信号、そして第１乃至第i発光制御信号は、アクティブ状態（ローレベル電圧）の時に−１０［Ｖ］を有し、非アクティブ状態（ハイレベル電圧）の時に１４［Ｖ］の電圧を有するとよい。
【００３３】
一方、第１駆動電圧及び第２駆動電圧は、電源供給部から生成されるとよい。このとき、第１駆動電圧は約１０［Ｖ］〜１２［Ｖ］の定電圧であり、第２駆動電圧は０［Ｖ］の定電圧であってよい。
【００３４】
図２は、本発明の実施例に係る画素の回路構成を示す図であり、図１において一つの共通キャパシタＣＣを共有する２個の任意の画素に関する回路構成に相当する。
【００３５】
図２に示すように、第１画素ＰＸＬ１は、第１スキャンスイッチング素子Ｔｒ＿Ｓ１、第１電源伝達スイッチング素子Ｔｒ＿Ｐ１、第１検出スイッチング素子Ｔｒ＿Ｔ１、第１駆動スイッチング素子Ｔｒ＿Ｄ１、第１発光制御スイッチング素子Ｔｒ＿Ｅ１及び第１発光ダイオードＯＬＥＤ１を含み、そして第２画素ＰＸＬ２は、第２スキャンスイッチング素子Ｔｒ＿Ｓ２、第２電源伝達スイッチング素子Ｔｒ＿Ｐ２、第２検出スイッチング素子Ｔｒ＿Ｔ２、第２駆動スイッチング素子Ｔｒ＿Ｄ２、第２発光制御スイッチング素子Ｔｒ＿Ｅ２及び第２発光ダイオードＯＬＥＤ２を含む。このとき、第１画素ＰＸＬ１と第２画素ＰＸＬ２とは共通キャパシタＣＣに共通に接続される。
【００３６】
第１スキャンスイッチング素子Ｔｒ＿Ｓ１は、第１スキャンラインＳＬ１からの第１スキャン信号ＳＣ１によって制御され、データラインＤＬと第１ノードｎ１との間に接続される。この第１スキャンスイッチング素子Ｔｒ＿Ｓ１は、第１スキャン信号ＳＣ１によってターンオン又はターンオフされ、ターンオン時に、データラインＤＬに印加された信号を第１ノードｎ１に供給する。この時、このデータラインＤＬには基準電圧又はデータ信号が印加されるとよい。
【００３７】
第１電源伝達スイッチング素子Ｔｒ＿Ｐ１は、第１伝達スイッチ制御ライン１０２からの第１電源伝達制御信号ＰＴ１によって制御され、第１駆動電圧ＶＤＤを伝送する第１駆動電源ライン３３３と第１ノードｎ１との間に接続される。この第１電源伝達スイッチング素子Ｔｒ＿Ｐ１は、第１電源伝達制御信号ＰＴ１によってターンオン又はターンオフされ、ターンオン時に、第１駆動電圧ＶＤＤを第１ノードｎ１に供給する。
【００３８】
第１検出スイッチング素子Ｔｒ＿Ｔ１は、第１検出スイッチ制御ライン１０３からの第１しきい電圧検出信号ＴＤ１によって制御され、第２ノードｎ２と第３ノードｎ３との間に接続される。この第１検出スイッチング素子Ｔｒ＿Ｔ１は、第１しきい電圧検出信号ＴＤ１によってターンオン又はターンオフされ、ターンオン時に、第２ノードｎ２と第３ノードｎ３とを接続させることによって、第１駆動スイッチング素子Ｔｒ＿Ｄ１のゲート電極とドレーン電極とが互いに接続されるようにする。すなわち、この第１検出スイッチング素子Ｔｒ＿Ｔ１は、第１駆動スイッチング素子Ｔｒ＿Ｄ１のしきい電圧検出のために、この第１駆動スイッチング素子Ｔｒ＿Ｄ１が回路的にダイオード形態を有するようにする。
【００３９】
第１駆動スイッチング素子Ｔｒ＿Ｄ１は、第２ノードｎ２に印加された信号によって制御され、第１駆動電源ライン３３３と第３ノードｎ３との間に接続される。第１駆動スイッチング素子Ｔｒ＿Ｄ１は、第２ノードｎ２に印加された信号の大きさに基づいて、第１駆動電源ライン３３３から第２駆動電源ライン４４４に流れる駆動電流の量（密度）を調節する。
【００４０】
第１発光制御スイッチング素子Ｔｒ＿Ｅ１は、第１発光スイッチ制御ライン１０４からの第１発光制御信号ＥＭ１によって制御され、第３ノードｎ３と第１発光ダイオードＯＬＥＤ１との間に接続される。この第１発光制御スイッチング素子Ｔｒ＿Ｅ１は、第１発光制御信号ＥＭ１によってターンオン又はターンオフされ、ターンオン時に、第３ノードｎ３と第１発光ダイオードＯＬＥＤ１のアノード電極とを電気的に連結する。すなわち、この第１発光制御スイッチング素子Ｔｒ＿Ｅ１は、前述の第１駆動スイッチング素子Ｔｒ＿Ｄ１で制御された駆動電流を第１発光ダイオードＯＬＥＤ１に伝達する。
【００４１】
第１発光ダイオードＯＬＥＤ１のアノード電極は、第１発光制御スイッチング素子Ｔｒ＿Ｅ１に接続され、そのカソード電極は、第２駆動電圧ＶＳＳを伝送する第２駆動電源ライン４４４に接続される。
【００４２】
第２スキャンスイッチング素子Ｔｒ＿Ｓ２は、第２スキャンラインＳＬ２からの第２スキャン信号ＳＣ２によって制御され、データラインＤＬと第２ノードｎ２との間に接続される。この第２スキャンスイッチング素子Ｔｒ＿Ｓ２は、第２スキャン信号ＳＣ２によってターンオン又はターンオフされ、ターンオン時に、データラインＤＬに印加された信号を第２ノードｎ２に供給する。この時、このデータラインＤＬには基準電圧又はデータ信号が印加されるとよい。
【００４３】
第２電源伝達スイッチング素子Ｔｒ＿Ｐ２は、第２伝達スイッチ制御ライン２０２からの第２電源伝達制御信号ＰＴ２によって制御され、第１駆動電圧 ＶＤＤを伝送する第１駆動電源ライン３３３と第２ノードｎ２との間に接続される。この第２電源伝達スイッチング素子Ｔｒ＿Ｐ２は、第２電源伝達制御信号ＰＴ２によってターンオン又はターンオフされ、ターンオン時に、第１駆動電圧ＶＤＤを第２ノードｎ２に供給する。
【００４４】
第２検出スイッチング素子Ｔｒ＿Ｔ２は、第２検出スイッチ制御ライン２０３からの第２しきい電圧検出信号ＴＤ２によって制御され、第１ノードｎ１と第４ノードｎ４との間に接続される。この第２検出スイッチング素子Ｔｒ＿Ｔ２は、第２しきい電圧検出信号ＴＤ２によってターンオン又はターンオフされ、ターンオン時に、第１ノードｎ１と第４ノードｎ４とを接続させることによって、第２駆動スイッチング素子Ｔｒ＿Ｄ２のゲート電極とドレーン電極とが互いに接続されるようにする。すなわち、この第２検出スイッチング素子Ｔｒ＿Ｔ２は、第２駆動スイッチング素子Ｔｒ＿Ｄ２のしきい電圧検出のために、この第２駆動スイッチング素子Ｔｒ＿Ｄ２が回路的にダイオード形態を有するようにする。
【００４５】
第２駆動スイッチング素子Ｔｒ＿Ｄ２は、第１ノードｎ１に印加された信号によって制御され、第１駆動電源ライン３３３と第４ノードｎ４との間に接続される。第２駆動スイッチング素子Ｔｒ＿Ｄ２は、第１ノードｎ１に印加された信号の大きさに基づいて、第１駆動電源ライン３３３から第２駆動電源ライン４４４に流れる駆動電流の量（密度）を調節する。
【００４６】
第２発光制御スイッチング素子Ｔｒ＿Ｅ２は、第１発光スイッチ制御ライン２０４からの第２発光制御信号ＥＭ２によって制御され、第４ノードｎ４と第２発光ダイオードＯＬＥＤ２との間に接続される。この第２発光制御スイッチング素子Ｔｒ＿Ｅ２は、第２発光制御信号ＥＭ２によってターンオン又はターンオフされ、ターンオン時に、第４ノードｎ４と第２発光ダイオードＯＬＥＤ２のアノード電極とを電気的に連結する。すなわち、この第２発光制御スイッチング素子Ｔｒ＿Ｅ２は、前述の第２駆動スイッチング素子Ｔｒ＿Ｄ２で制御された駆動電流を第２発光ダイオードＯＬＥＤ２に伝達する。
【００４７】
第２発光ダイオードＯＬＥＤ２のアノード電極は、第２発光制御スイッチング素子Ｔｒ＿Ｅ２に接続され、そのカソード電極は、第２駆動電源ライン４４４に接続される。
【００４８】
共通キャパシタＣＣは、第２ノードｎ２と第１ノードｎ１との間に接続される。
【００４９】
図３Ａ、及び図４Ａ乃至図４Ｃを参照して、前半部期間における、図２に示した画素の動作を具体的に説明すると、下記の通りである。
【００５０】
図３Ａは、前半部期間の間に第１画素ＰＸＬ１及び第２画素ＰＸＬ２に印加される制御信号の波形を示す図であり、図４Ａ乃至図４Ｃは、図２での各期間別画素の回路状態を示す図である。
【００５１】
本発明に係る発光ダイオード表示装置に設けられた画素は、順次に発生するリセット期間Ｔ＿ｒｓ、プログラミング期間Ｔ＿ｐｒ及び発光期間Ｔ＿ｅｍに従って動作する。そのため、スキャン信号、電源伝達制御信号、しきい電圧検出信号、そして発光制御信号は、順次に発生するリセット期間Ｔ＿ｒｓ、プログラミング期間Ｔ＿ｐｒ及び発光期間Ｔ＿ｅｍに基づいてアクティブ状態又は非アクティブ状態に変化する。ここで、ある信号のアクティブ状態とは、その信号が供給されるスイッチング素子をターンオンさせられる状態を意味し、ある信号の非アクティブ状態とは、その信号が供給されるスイッチング素子をターンオフさせられる状態を意味する。本発明において、前述した第１スキャンスイッチング素子Ｔｒ＿Ｓ１、第１電源伝達スイッチング素子Ｔｒ＿Ｐ１、第１検出スイッチング素子Ｔｒ＿Ｔ１、第１駆動スイッチング素子Ｔｒ＿Ｄ１、第１発光制御スイッチング素子Ｔｒ＿Ｅ１、第２スキャンスイッチング素子Ｔｒ＿Ｓ２、第２電源伝達スイッチング素子Ｔｒ＿Ｐ２、第２検出スイッチング素子Ｔｒ＿Ｔ２、第２駆動スイッチング素子Ｔｒ＿Ｄ２及び第２発光制御スイッチング素子Ｔｒ＿Ｅ２は、Ｎタイプ又はＰタイプのトランジスタが使用されてよい。もし、前述のスイッチング素子がいずれもＮタイプだとすれば、そのアクティブ状態はハイ電圧の状態を意味し、非アクティブ状態はロー電圧の状態を意味する。一方、前述のスイッチング素子がいずれもＰタイプだとすれば、そのアクティブ状態はロー電圧の状態を意味し、非アクティブ状態はハイ電圧の状態を意味する。ここでは、それらスイッチング素子がいずれもＰタイプのトランジスタである場合を取り上げて説明する。
【００５２】
１）前半部リセット期間Ｔ＿ｒｓ
【００５３】
まず、図３Ａ及び図４Ａを参照して、前半部期間中のリセット期間Ｔ＿ｒｓにおける第１及び第２画素ＰＸＬ１，ＰＸＬ２の動作について説明する。
【００５４】
リセット期間Ｔ＿ｒｓの間には、図３Ａに示すように、第１スキャン信号ＳＣ１が非アクティブ状態に維持され、第１電源伝達制御信号ＰＴ１がアクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１が非アクティブ状態に維持され、第１発光制御信号ＥＭ１が非アクティブ状態に維持される。また、このリセット期間Ｔ＿ｒｓの間に、第２スキャン信号ＳＣ２がアクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２が非アクティブ状態に維持され、第２発光制御信号ＥＭ２が非アクティブ状態に維持される。一方、このリセット期間Ｔ＿ｒｓの間に、データラインＤＬに基準電圧Ｖｒｅｆが印加される。
【００５５】
このような信号によって、図４Ａに示すように、第２スキャンスイッチング素子Ｔｒ＿Ｓ２及び第１電源伝達スイッチング素子Ｔｒ＿Ｐ１がターンオンされ、残りのスイッチング素子はいずれもターンオフされる。なお、図４Ａ乃至図４Ｃで、ターンオンされたスイッチング素子は点線の円で強調し、ターンオフされたスイッチング素子は点線で表示した。
【００５６】
これにより、データラインＤＬからの基準電圧Ｖｒｅｆが、ターンオンされた第２スキャンスイッチング素子Ｔｒ＿Ｓ２を介して第２ノードｎ２に印加される。また、第１駆動電源ライン３３３からの第１駆動電圧ＶＤＤが、ターンオンされた第１電源伝達スイッチング素子Ｔｒ＿Ｐ１を介して第１ノードｎ１に印加される。これにより、共通キャパシタＣＣの両端にそれぞれ基準電圧Ｖｒｅｆと第１駆動電圧ＶＤＤが印加され、この共通キャパシタＣＣが初期化される。この時、この共通キャパシタＣＣは、第１駆動電圧ＶＤＤと基準電圧Ｖｒｅｆとの差電圧（ＶＤＤ−Ｖｒｅｆ）に相応する電圧を保存する。このリセット期間Ｔ＿ｒｓの前にこの共通キャパシタＣＣには第２画素ＰＸＬ２に対応するデータ電圧としきい電圧との和に相応する電圧が保存されていたが、このリセット期間Ｔ＿ｒｓでは前述のような方式でこの電圧を初期化させる。
【００５７】
２）前半部プログラミング期間Ｔ＿ｐｒ
【００５８】
次に、図３Ａ及び図４Ｂを参照して、前半部期間中のプログラミング期間Ｔ＿ｐｒにおける第１及び第２画素ＰＸＬ１，ＰＸＬ２の動作を説明する。
【００５９】
プログラミング期間Ｔ＿ｐｒの間には、図３Ａに示すように、第１スキャン信号ＳＣ１がアクティブ状態に維持され、第１電源伝達制御信号ＰＴ１が非アクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１がアクティブ状態に維持され、第１発光制御信号ＥＭ１が非アクティブ状態に維持される。また、このプログラミング期間Ｔ＿ｐｒの間に、第２スキャン信号ＳＣ２が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２が非アクティブ状態に維持され、第２発光制御信号ＥＭ２が非アクティブ状態に維持される。一方、このプログラミング期間Ｔ＿ｐｒの間に、データラインＤＬに、第１画素ＰＸＬ１に該当する第１データ信号Ｖｄ＿Ｐ１が印加される。この第１データ信号Ｖｄ＿Ｐ１は、第１データ電圧Ｖｄａｔａ１に第１駆動電圧ＶＤＤが加えられた電圧である。
【００６０】
このような信号により、図４Ｂに示すように、第１スキャンスイッチング素子Ｔｒ＿Ｓ１及び第１検出スイッチング素子Ｔｒ＿Ｔ１がターンオンされ、残りのスイッチング素子はいずれもターンオフされる。ただし、第１駆動スイッチング素子Ｔｒ＿Ｄ１は、しばらくの間ターンオンされた状態を維持してからターンオフされる。
【００６１】
すなわち、この第１駆動スイッチング素子Ｔｒ＿Ｄ１は、そのゲート電極とソース電極間の電圧（以下、「ゲート−ソース電圧」という）が自身のしきい電圧Ｖｔｈに到達する直前までターンオン状態を維持する。換言すれば、ターンオンされた第１スキャンスイッチング素子Ｔｒ＿Ｓ１を介して第１ノードｎ１に第１データ信号Ｖｄ＿Ｐ１が印加されてこの第１ノードｎ１の電圧が上昇すると、この電圧上昇分だけ、共通キャパシタＣＣにより第２ノードｎ２の電圧も上昇することとなる。すなわち、第２ノードｎ２の電圧は、基準電圧Ｖｒｅｆと第１データ電圧Ｖｄａｔａ１との和に相応する電圧に上昇する。これにより第１駆動スイッチング素子Ｔｒ＿Ｄ１がターンオンされ、このターンオンされた第１駆動スイッチング素子Ｔｒ＿Ｄ１及び第１検出スイッチング素子Ｔｒ＿Ｔ１を介して第１駆動電圧ＶＤＤが第２ノードｎ２に印加されることとなる。すると、この第２ノードｎ２の電圧が上昇し始め、この第２ノードｎ２の電圧が第１駆動電圧ＶＤＤとしきい電圧（第１駆動スイッチング素子Ｔｒ＿Ｄ１のしきい電圧）との差に相応する電圧になるところでこの第１駆動スイッチング素子Ｔｒ＿Ｄ１がターンオフされる。この時点に、共通キャパシタＣＣにはデータ信号Ｖｄ＿Ｐ１としきい電圧（第１駆動スイッチング素子Ｔｒ＿Ｄ１のしきい電圧Ｖｔｈ）との和に相応する電圧が保存される。
【００６２】
このように、このプログラミング期間Ｔ＿ｐｒには、第１駆動スイッチング素子Ｔｒ＿Ｄ１のしきい電圧Ｖｔｈが検出されて共通キャパシタＣＣに保存される。
【００６３】
３）前半部発光期間Ｔ＿ｅｍ
【００６４】
次に、図３Ａ及び図４Ｃを参照して、前半部期間中の発光期間Ｔ＿ｅｍにおける第１及び第２画素ＰＸＬ１，ＰＸＬ２の動作を説明する。
【００６５】
発光期間Ｔ＿ｅｍの間には、図３Ａに示すように、第１スキャン信号ＳＣ１が非アクティブ状態に維持され、第１電源伝達制御信号ＰＴ１がアクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１が非アクティブ状態に維持され、第１発光制御信号ＥＭ１がアクティブ状態に維持される。また、この発光期間Ｔ＿ｅｍの間に、第２スキャン信号ＳＣ２が非アクティブ状態に維持され、第２電源伝達制御信号が非アクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２が非アクティブ状態に維持され、そして第２発光制御信号ＥＭ２が非アクティブ状態に維持される。一方、この発光期間Ｔ＿ｅｍの間に、データラインＤＬには、次の水平ラインの第１画素ＰＸＬ１に必要な基準電圧及びデータ信号が印加されるとよい。
【００６６】
このような信号により、図４Ｃに示すように、第１電源伝達スイッチング素子Ｔｒ＿Ｐ１、第１発光制御スイッチング素子Ｔｒ＿Ｅ１及び第１駆動スイッチング素子Ｔｒ＿Ｄ１がターンオンされ、残りのスイッチング素子はいずれもターンオフされる。
【００６７】
ターンオンされた第１駆動スイッチング素子Ｔｒ＿Ｄ１は、共通キャパシタＣＣに保存された電圧（Ｖｄ＿Ｐ１＋|Ｖｔｈ|）に対応する大きさの駆動電流を発生させ、それを、ターンオンされた第１発光制御スイッチング素子Ｔｒ＿Ｅ１を介して第１発光ダイオードＯＬＥＤ１に提供する。すると、この第１発光ダイオードＯＬＥＤ１が当該駆動電流の大きさに対応する光を出射する。
【００６８】
このように、前半部期間には、共通キャパシタＣＣに保存された以前の情報（第２画素ＰＸＬ２のデータ電圧及びしきい電圧）が削除され、第１画素ＰＸＬ１の第１データ電圧Ｖｄａｔａ１及びしきい電圧Ｖｔｈが新しく保存される。
【００６９】
一方、次のフレームの後半部期間には、第１画素ＰＸＬ１の第１データ電圧Ｖｄａｔａ１及びしきい電圧Ｖｔｈが削除され、第２画素ＰＸＬ２のデータ電圧及びしきい電圧が再び保存される。そのために、後半部期間において第１画素ＰＸＬ１に印加される制御信号と第２画素ＰＸＬ２に印加される制御信号は、前半部期間とは逆の形態を有する。
【００７０】
図３Ｂは、後半部期間の間に第１画素ＰＸＬ１及び第２画素ＰＸＬ２に印加される制御信号の波形を示す図である。
【００７１】
後半部のリセット期間Ｔ＿ｒｓ間には、図３Ｂに示すように、第２スキャン信号ＳＣ２が非アクティブ状態に維持され、第２電源伝達制御信号ＰＴ２がアクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２が非アクティブ状態に維持され、第２発光制御信号ＥＭ２が非アクティブ状態に維持され、第１スキャン信号ＳＣ１がアクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１が非アクティブ状態に維持され、第１発光制御信号ＥＭ１が非アクティブ状態に維持され、そしてデータラインＤＬに基準電圧Ｖｒｅｆが印加される。
【００７２】
この後半部のプログラミング期間Ｔ＿ｐｒの間には、図３Ｂに示すように、第２スキャン信号ＳＣ２がアクティブ状態に維持され、第２電源伝達制御信号ＰＴ２が非アクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２がアクティブ状態に維持され、第２発光制御信号ＥＭ２が非アクティブ状態に維持され、第１スキャン信号ＳＣ１が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１が非アクティブ状態に維持され、第１発光制御信号ＥＭ１が非アクティブ状態に維持され、そしてデータラインＤＬに、第２画素ＰＸＬ２に該当する第２データ信号Ｖｄ＿Ｐ２が印加される。
【００７３】
この後半部の発光期間Ｔ＿ｅｍの間には、第２スキャン信号ＳＣ２が非アクティブ状態に維持され、第２電源伝達制御信号ＰＴ２がアクティブ状態に維持され、第２しきい電圧検出信号ＴＤ２が非アクティブ状態に維持され、第２発光制御信号ＥＭ２がアクティブ状態に維持され、第１スキャン信号ＳＣ１が非アクティブ状態に維持され、第１電源伝達制御信号が非アクティブ状態に維持され、第１しきい電圧検出信号ＴＤ１が非アクティブ状態に維持され、そして第１発光制御信号ＥＭ１が非アクティブ状態に維持される。
【００７４】
このように、後半部期間には、第１画素ＰＸＬ１に印加される第１スキャン信号ＳＣ１、第１電源伝達制御信号ＰＴ１、第１しきい電圧検出信号ＴＤ１及び第１発光制御信号ＥＭ１が、上述した図３Ａでの第２スキャン信号ＳＣ２、第２電源伝達制御信号ＰＴ２、第２しきい電圧検出信号ＴＤ２及び第２発光制御信号ＥＭ２と同様の状態に変更されたことがわかる。一方、第２画素ＰＸＬ２に印加される第２スキャン信号ＳＣ２、第２電源伝達制御信号ＰＴ２、第２しきい電圧検出信号ＴＤ２及び第２発光制御信号ＥＭ２が、上述した図３Ａでの第１スキャン信号ＳＣ１、第１電源伝達制御信号ＰＴ１、第１しきい電圧検出信号ＴＤ１及び第１発光制御信号ＥＭ１と同様の状態に変更されたことがわかる。
【００７５】
図５Ａ及び図５Ｂは、同一のデータラインＤＬに連結され、且つ互いに異なる奇数番目の水平ラインに位置した２個の画素に供給される制御信号のタイミングを説明するための図である。
【００７６】
前述したように、前半部期間の間に、奇数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号は、同一名称の信号同士が実質的に同一の形態を有し、単に時間的に出力タイミングのみが異なる。例えば、図５Ａに示すように、前半部期間の間に、第１水平ラインＨＬ１に供給される第１スキャン信号ＳＣ１と第３水平ラインＨＬ３の第３画素に供給される第３スキャン信号ＳＣ３は実質的に同じ形態を有し、単に第３スキャン信号ＳＣ３が第１スキャン信号ＳＣ１に比べて一定時間遅れて出力されるだけである。その他第３電源伝達制御信号ＰＴ３、第３しきい電圧検出信号ＴＤ３及び第３発光制御信号ＥＭ３も同様、第１電源伝達制御信号ＰＴ１、第１しきい電圧検出信号ＴＤ１及び第１発光制御信号ＥＭ１と同じ形態を有し、単にその出力タイミングが遅れているだけである。
【００７７】
同様に、後半部期間の間に、奇数番目の水平ラインに供給されるi／２個のスキャン信号、i／２個の電源伝達制御信号、i／２個のしきい電圧検出信号及びi／２個の発光制御信号も、同一名称の信号同士が実質的に同一の形態を有し、単に時間的に出力タイミングのみが異なる。例えば、図５Ｂに示すように、前半部期間の間に、第１水平ラインＨＬ１に供給される第１スキャン信号ＳＣ１と第３水平ラインＨＬ３の第３画素に供給される第３スキャン信号ＳＣ３とは実質的に同じ形態を有し、単に第３スキャン信号ＳＣ３が第１スキャン信号ＳＣ１に比べて一定時間遅れて出力されるだけである。その他第３電源伝達制御信号ＰＴ３、第３しきい電圧検出信号ＴＤ３及び第３発光制御信号ＥＭ３も同様、第１電源伝達制御信号ＰＴ１、第１しきい電圧検出信号ＴＤ１及び第１発光制御信号ＥＭ１と同じ形態を有し、単にその出力タイミングが遅れているだけである。
【００７８】
図示してはいないが、同一のデータラインＤＬに接続され、且つ互いに異なる偶数番目の水平ラインに位置した画素に供給される制御信号も同様、図５Ａ及び図５Ｂに示したように、出力タイミングのみ異なるだけで、実質的に同一の信号である。
【００７９】
図６は、本発明の実施例に係る画素の他の回路構成を示す図である。
【００８０】
図６に示す第１スキャンスイッチング素子Ｔｒ＿Ｓ１、第１電源伝達スイッチング素子Ｔｒ＿Ｐ１、第１検出スイッチング素子Ｔｒ＿Ｔ１、第１駆動スイッチング素子Ｔｒ＿Ｄ１、第１発光制御スイッチング素子Ｔｒ＿Ｅ１、第１発光ダイオードＯＬＥＤ１、第２スキャンスイッチング素子Ｔｒ＿Ｓ２、第２電源伝達スイッチング素子Ｔｒ＿Ｐ２、第２検出スイッチング素子Ｔｒ＿Ｔ２、第２駆動スイッチング素子Ｔｒ＿Ｄ２、第２発光制御スイッチング素子Ｔｒ＿Ｅ２、第２発光ダイオードＯＬＥＤ２及び共通キャパシタＣＣは、前述した第１実施例におけるそれらと同一である。ただし、図６では、前述の第１実施例において第１スキャンスイッチング素子Ｔｒ＿Ｓ１と第２スキャンスイッチング素子Ｔｒ＿Ｓ２の位置が互いに置き換えられている。すなわち、第２スキャンスイッチング素子Ｔｒ＿Ｓ２が第１スキャンスイッチング素子Ｔｒ＿Ｓ１よりも上側に位置している。このように第１及び第２スキャンスイッチング素子Ｔｒ＿Ｓ１，Ｔｒ＿Ｓ２の位置を変更することによって、各素子間を連結するラインの交差数をより削減することができる。
【００８１】
このように、本発明では２個の画素当たり一つの共通キャパシタのみが必要であり、画素の大きさを小さくできる。したがって、本発明による画素構造を利用すると、高解像度及び高精細のパネルの作製に有利となる。
【００８２】
図７は、前半部期間及び後半部期間において発光ダイオードに流れる電流及び共通キャパシタの両端にかかった電圧を示す図である。
【００８３】
図７の（ａ）は、前半部（１ｓｔ  Ｈａｌｆ）期間に第１及び第２発光ダイオードＯＬＥＤ１，ＯＬＥＤ２に流れる電流を示すもので、第１発光ダイオードＯＬＥＤ１には特定駆動電流が流れているのに対し、第２発光ダイオードＯＬＥＤ２には駆動電流が供給されていないことがわかる。
【００８４】
図７の（ｂ）は、後半部期間（２ｎｄ  Ｈａｌｆ）に第１及び第２発光ダイオードＯＬＥＤ１，ＯＬＥＤ２に流れる電流を示すもので、第２発光ダイオードＯＬＥＤ２には特定駆動電流が流れているのに対し、第１発光ダイオードＯＬＥＤ１には駆動電流が供給されていないことがわかる。
【００８５】
図７の（ｃ）には、共通キャパシタＣＣの両端電圧、及び第２ノードｎ２電圧と第１ノードｎ１電圧間の差電圧を示すもので、前半部期間には第２ノードｎ２の電圧が第１ノードｎ１の電圧よりも小さいため、この前半部期間における共通キャパシタＣＣの両端電圧は負極性となるのに対し、後半部期間には第２ノードｎ２の電圧が第１ノードｎ１の電圧よりも大きいため、この後半部期間における共通キャパシタＣＣの両端電圧は正極性となる。
【００８６】
図８は、駆動スイッチング素子のしきい電圧変化量による駆動電流の変化量を示す図である。
【００８７】
第１グラフＧ１は、データ電圧Ｖｄａｔａを０．５［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００８８】
第２グラフＧ２は、データ信号を１［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００８９】
第３グラフＧ３は、データ信号を１．５［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００９０】
第４グラフＧ４は、データ信号を２［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００９１】
第５グラフＧ５は、データ信号を２．５［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００９２】
第６グラフＧ６は、データ信号を３［Ｖ］に固定した状態で駆動スイッチング素子のしきい電圧を変化させた時、発光ダイオードを流れる駆動電流の値を示すもので、しきい電圧対比駆動電流Ｉ＿ｏｌｅｄの値がほとんど変化することなく一定であることがわかる。
【００９３】
図９は、本発明の効果を説明するための図である。
【００９４】
図９の（ａ）は、従来の１個の画素構造を示す図であり、図９の（ｂ）は、本発明の１個の画素構造を示す図であり、図９の（ｃ）は、本発明の４個の画素構造を示す図である。
【００９５】
図９の（ａ）に示すように、従来の画素は、Ａ領域Ａだけの面積を占めるが、図９の（ｂ）に示すように、本発明の画素は、Ａ領域Ａよりも多少小さいＢ領域Ｂだけの面積を占める。
【００９６】
図９の（ｃ）に示すように、第１画素ＰＸＬ１と第２画素ＰＸＬ２とが一つの共通キャパシタＣＣを共有している。
【００９７】
以上説明した本発明は、上述した実施例及び添付の図面に限定されるものではなく、本発明の属する技術の分野における通常の知識を有する者にとって本発明の技術的思想から逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは明らかである。
【符号の説明】
【００９８】
Ｔｒ＿Ｓｉ    第ｉスキャンスイッチング素子
Ｔｒ＿Ｐｉ    第ｉ電源伝達スイッチング素子
Ｔｒ＿Ｔｉ    第ｉ検出スイッチング素子
Ｔｒ＿Ｅｉ    第ｉ発光制御スイッチング素子
ＯＬＥＤｉ    第ｉ発光ダイオード
ＣＣ          共通キャパシタ
ｎｉ          第ｉノード
ＳＣｉ        第ｉスキャン信号
ＰＴｉ        第ｉ電源伝達制御信号
ＴＤｉ        第ｉしきい電圧検出信号
ＥＭｉ        第ｉ発光制御信号
ＰＸＬｉ      第ｉ画素
ＶＤＤ        第１駆動電圧
ＶＳＳ        第２駆動電圧
ＳＬｉ        第ｉスキャンライン
ｉ０２        第ｉ伝達スイッチ制御ライン
ｉ０３        第ｉ検出スイッチ制御ライン
ｉ０４        第ｉ発光スイッチ制御ライン
ＤＬ          データライン
【図１】
2014123128.tif 000003
【図２】
2014123128.tif 000004
【図３Ａ】
2014123128.tif 000005
【図３Ｂ】
2014123128.tif 000006
【図４Ａ】
2014123128.tif 000007
【図４Ｂ】
2014123128.tif 000008
【図４Ｃ】
2014123128.tif 000009
【図５Ａ】
2014123128.tif 000010
【図５Ｂ】
2014123128.tif 000011
【図６】
2014123128.tif 000012
【図７】
2014123128.tif 000013
【図８】
2014123128.tif 000014
【図９】
2014123128.tif 000015