(57)【要約】【課題】製造中あるいは製造後に生じた応力によるクラックで機械的あるいは電気的な損傷を受け難い電気光学装置、該電気光学装置の製造方法、該電気光学装置を備えた電子機器を提供すること。【解決手段】液晶装置１００は、Ｘ方向に隣り合う、第１ダミー画素ＤＰ１と第２ダミー画素ＤＰ２とを有し、第１ダミー画素ＤＰ１の第１トランジスターＴｒ１と第２ダミー画素ＤＰ２の第２トランジスターＴｒ２との間における走査線３の第１の部分３ａの幅Ｌ１は、第２トランジスターＴｒ２と画素Ｐの第３トランジスターＴｒ３との間における走査線３の第２の部分３ｂの幅Ｌ２よりも大きい。【選択図】図９
2014215330.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向と前記第１の方向に交差する第２の方向とに複数の画素が配置された表示領域と、前記表示領域を囲んで配置された複数のダミー画素を含むダミー画素領域と、前記ダミー画素領域の周辺に設けられ、前記複数の画素を駆動制御する周辺回路が設けられた周辺回路領域と、を備えた電気光学装置であって、
前記周辺回路領域に最も近い第１ダミー画素に設けられた第１トランジスターと、
前記第１の方向において前記第１ダミー画素に対して前記周辺回路領域と反対側に隣り合う第２ダミー画素に設けられた第２トランジスターと、
前記第１の方向において前記第２トランジスターに隣り合って配置された第３トランジスターと、
前記第１の方向に延び、前記第１トランジスター、前記第２トランジスター、前記第３トランジスターのそれぞれに電気的に接続されたゲート配線と、を備え、
前記第１トランジスターと前記第２トランジスターとの間における前記ゲート配線の第１の部分の前記第２の方向の幅は、前記第２トランジスターと前記第３トランジスターの間における前記ゲート配線の第２の部分の前記第２の方向の幅よりも大きいことを特徴とする電気光学装置。
【請求項２】
前記ゲート配線と同層に設けられ、前記第１ダミー画素を遮光する第１ダミー画素遮光膜と、前記第２ダミー画素を遮光する第２ダミー画素遮光膜と、を備え、
前記ゲート配線と前記第１ダミー画素遮光膜及び前記第２ダミー画素遮光膜との間に幅が１μｍ未満の隙間が形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１トランジスターのゲートと前記ゲート配線とを電気的に接続させる第１ゲートコンタクト部と前記隙間との距離は、前記第２トランジスターのゲートと前記ゲート配線とを電気的に接続させる第２ゲートコンタクト部と前記隙間との距離よりも大きいことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記ゲート配線は、金属シリサイドを用いて形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１トランジスター、前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極が導電性ポリシリコン膜を用いて形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
【請求項６】
第１の方向と前記第１の方向に交差する第２の方向とに複数の画素が配置された表示領域と、前記表示領域を囲んで配置された複数のダミー画素を含むダミー画素領域と、前記ダミー画素領域の周辺に設けられ、前記複数の画素を駆動制御する周辺回路が設けられた周辺回路領域と、を備えた電気光学装置の製造方法であって、
前記第１の方向において隣り合う、第１トランジスター、第２トランジスター及び第３トランジスターに電気的に接続されるゲート配線を形成するゲート配線形成工程と、
前記ゲート配線を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上において、前記ゲート配線と重なる位置に、前記第１トランジスターの第１半導体層、前記第２トランジスターの第２半導体層をそれぞれ形成する半導体層形成工程と、を備え、
前記第１トランジスターは、前記周辺回路領域に最も近い第１ダミー画素に形成され、
前記第２トランジスターは、前記第１ダミー画素に対して前記周辺回路領域と反対側に隣り合う第２ダミー画素に形成され、
前記ゲート配線形成工程は、前記第１トランジスターと前記第２トランジスターとの間における前記ゲート配線の第１の部分の前記第２の方向の幅が、前記第２トランジスターと前記第３トランジスターの間における前記ゲート配線の第２の部分の前記第２の方向の幅よりも大きくなるように前記ゲート配線を形成することを特徴とする電気光学装置の製造方法。
【請求項７】
前記ゲート配線形成工程は、前記第１ダミー画素に対応する第１ダミー画素遮光膜と、前記第２ダミー画素に対応する第２ダミー画素遮光膜とを、前記ゲート配線に対して１μｍ未満の隙間を置いてそれぞれ島状に形成することを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記第１半導体層及び前記第２半導体層を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を貫通して、前記ゲート配線に至る第１ゲートコンタクト部及び第２ゲートコンタクト部を形成するゲートコンタクト部形成工程と、
前記第１ゲートコンタクト部に接し、前記ゲート絶縁膜を介して前記第１半導体層のチャネル領域に対向する第１ゲート電極を形成すると共に、前記第２ゲートコンタクト部に接し、前記ゲート絶縁膜を介して前記第２半導体層のチャネル領域に対向する第２ゲート電極を形成するゲート電極形成工程と、を備え、
前記ゲートコンタクト部形成工程は、前記第１ゲートコンタクト部と前記隙間との距離が、前記第２ゲートコンタクト部と前記隙間との距離よりも大きくなるように、前記第１ゲートコンタクト部と前記第２ゲートコンタクト部とを形成することを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項９】
前記ゲート配線形成工程は、金属シリサイドを用いて前記ゲート配線を形成することを特徴とする請求項６乃至８のいずれか一項に記載の電気光学装置の製造方法。
【請求項１０】
前記ゲート電極形成工程は、導電性ポリシリコン膜を用いて前記第１ゲート電極及び前記第２ゲート電極を形成することを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１１】
請求項１乃至５のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１２】
請求項６乃至１０のいずれか一項に記載の電気光学装置の製造方法を用いて形成された電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。
【背景技術】
【０００２】
電気光学装置として、基板上に、複数の画素が配列された画像表示領域と、画像表示領域の周辺に複数のダミー画素が配列されたダミー領域と、ダミー領域に複数のダミー画素に跨って設けられたダミー画素遮光膜とを備え、ダミー画素遮光膜に、ダミー画素ごとにスリットが設けられている電気光学装置が開示されている（特許文献１）。
【０００３】
上記特許文献１の電気光学装置によれば、ダミー画素の開口領域に対応してダミー画素遮光膜を設けることにより、ダミー領域に斜め方向から入射した斜め光や戻り光が遮光されるため、画像表示領域の表示に対する該斜め光や該戻り光の影響が及ばない。
また、ダミー画素遮光膜にダミー画素ごとにスリットが設けられているので、基板や層間絶縁膜、半導体層などに対して熱膨張率が異なる遮光膜材料を用いてダミー画素遮光膜を形成しても、電気光学装置の製造中や製造後にダミー画素遮光膜付近に発生する応力を緩和でき、クラックが発生することを防止できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４７９８１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電気光学装置として、複数の画素を駆動するための周辺回路がダミー領域より外側の領域に設けられることがある。このような周辺回路を有する電気光学装置に上記特許文献１に記載のダミー画素遮光膜を適用した場合、ダミー領域と、周辺回路が設けられた領域とでは、基板上におけるスイッチング素子やスイッチング素子に接続される配線などの配置密度が異なる。したがって、電気光学装置の製造中や製造後の応力が上記配置密度が異なる部分に集中して、上記配置密度が異なる部分を起点として、ダミー画素遮光膜自体やダミー画素遮光膜を覆う層間絶縁膜にクラックが生じ易い。
特に、ダミー画素遮光膜の一部を配線として用いた場合には、上記クラックによって当該配線が断線するおそれがある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例］本適用例に係わる電気光学装置は、第１の方向と前記第１の方向に交差する第２の方向とに複数の画素が配置された表示領域と、前記表示領域を囲んで配置された複数のダミー画素を含むダミー画素領域と、前記ダミー画素領域の周辺に設けられ、前記複数の画素を駆動制御する周辺回路が設けられた周辺回路領域と、を備えた電気光学装置であって、前記周辺回路領域に最も近い第１ダミー画素に設けられた第１トランジスターと、前記第１の方向において前記第１ダミー画素に対して前記周辺回路領域と反対側に隣り合う第２ダミー画素に設けられた第２トランジスターと、前記第１の方向において前記第２トランジスターに隣り合って配置された第３トランジスターと、前記第１の方向に延び、前記第１トランジスター、前記第２トランジスター、前記第３トランジスターのそれぞれに電気的に接続されたゲート配線と、を備え、前記第１トランジスターと前記第２トランジスターとの間における前記ゲート配線の第１の部分の前記第２の方向の幅は、前記第２トランジスターと前記第３トランジスターの間における前記ゲート配線の第２の部分の前記第２の方向の幅よりも大きいことを特徴とする。
【０００８】
本適用例に係わる電気光学装置によれば、周辺回路領域に最も近い第１ダミー画素の第１トランジスターに接続されるゲート配線の第１の部分の幅が、第１の方向において第１ダミー画素に隣り合う第２ダミー画素の第２トランジスターに接続されるゲート配線の第２の部分の幅よりも大きくなっているので、周辺回路領域とダミー画素領域とにおけるスイッチング素子やスイッチング素子に接続される配線などの配置密度が異なり、周辺回路領域とダミー画素領域との境界部分に応力が集中してクラックが発生したとしても、ゲート配線が該クラックによって断線されることを低減できる。
【０００９】
また、上記適用例に係わる電気光学装置において、前記ゲート配線と同層に設けられ、前記第１ダミー画素を遮光する第１ダミー画素遮光膜と、前記第２ダミー画素を遮光する第２ダミー画素遮光膜と、を備え、前記ゲート配線と前記第１ダミー画素遮光膜及び前記第２ダミー画素遮光膜との間に幅が１μｍ未満の隙間が形成されていることが好ましい。
この構成によれば、ゲート配線と第１ダミー画素遮光膜及び第２ダミー画素遮光膜との間に隙間を設けることでゲート配線に加わる応力が緩和される。また、該隙間の幅が１μｍ未満なので、隙間によって第１ダミー画素及び第２ダミー画素の遮光性が低下することが抑制される。
【００１０】
上記適用例に係わる電気光学装置において、前記第１トランジスターのゲートと前記ゲート配線とを電気的に接続させる第１ゲートコンタクト部と前記隙間との距離は、前記第２トランジスターのゲートと前記ゲート配線とを電気的に接続させる第２ゲートコンタクト部と前記隙間との距離よりも大きいことが好ましい。
ゲートコンタクト部はゲート配線を覆うゲート絶縁膜を貫通して設けられる。
本適用例によれば、第２ゲートコンタクト部に比べて、第１ゲートコンタクト部の方がゲート配線と第１ダミー画素遮光膜との隙間から遠ざけて設けられるので、ゲート配線の第１の部分に応力が集中してクラックが生じても、該クラックが第１ゲートコンタクト部に影響を与えることを低減できる。
【００１１】
また、上記適用例に係わる電気光学装置において、前記ゲート配線は、金属シリサイドを用いて形成されていることが好ましい。
この構成によれば、金属シリサイドを用いてゲート配線が形成されることにより、第１トランジスター、第２トランジスター、第３トランジスターの各半導体層に入射する光をゲート配線で遮光性を有することができる。また、金属シリサイドは入射した光を反射し難いことから、ゲート配線によって反射した光が半導体層に入射することを低減できる。つまり、第１〜第３トランジスターに光が入射することにより動作が不安定となることを低減することができる。
【００１２】
また、上記適用例に係わる電気光学装置において、前記第１トランジスター、前記第２トランジスター及び前記第３トランジスターのそれぞれのゲート電極が導電性ポリシリコン膜を用いて形成されていることが好ましい。
この構成によれば、例えばアルミニウムなどの金属に比べて低熱膨張率の導電性ポリシリコン膜を用いてゲート電極が形成されることから、熱応力によってゲート電極やその周辺部にクラックが発生し難い。
【００１３】
［適用例］本適用例に係わる電気光学装置の製造方法は、第１の方向と前記第１の方向に交差する第２の方向とに複数の画素が配置された表示領域と、前記表示領域を囲んで配置された複数のダミー画素を含むダミー画素領域と、前記ダミー画素領域の周辺に設けられ、前記複数の画素を駆動制御する周辺回路が設けられた周辺回路領域と、を備えた電気光学装置の製造方法であって、前記第１の方向において隣り合う、第１トランジスター、第２トランジスター及び第３トランジスターに電気的に接続されるゲート配線を形成するゲート配線形成工程と、前記ゲート配線を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜上において、前記ゲート配線と重なる位置に、前記第１トランジスターの第１半導体層、前記第２トランジスターの第２半導体層をそれぞれ形成する半導体層形成工程と、を備え、前記第１トランジスターは、前記周辺回路領域に最も近い第１ダミー画素に形成され、前記第２トランジスターは、前記第１ダミー画素に対して前記周辺回路領域と反対側に隣り合う第２ダミー画素に形成され、前記ゲート配線形成工程は、前記第１トランジスターと前記第２トランジスターとの間における前記ゲート配線の第１の部分の前記第２の方向の幅が、前記第２トランジスターと前記第３トランジスターの間における前記ゲート配線の第２の部分の前記第２の方向の幅よりも大きくなるように前記ゲート配線を形成することを特徴とする。
【００１４】
本適用例に係わる電気光学装置の製造方法によれば、ゲート配線形成工程では、周辺回路領域に最も近い第１ダミー画素の第１トランジスターに接続されるゲート配線の第１の部分の幅が、第１の方向において第１ダミー画素に隣り合う第２ダミー画素の第２トランジスターに接続されるゲート配線の第２の部分の幅よりも大きくなるようにゲート配線が形成されるので、周辺回路領域とダミー画素領域とにおけるスイッチング素子やスイッチング素子に接続される配線などの配置密度が異なり、周辺回路領域とダミー画素領域との境界部分に応力が集中してクラックが発生したとしても、ゲート配線が該クラックによって断線されることを低減できる。ゆえに、電気光学装置を歩留まりよく製造することができる。
【００１５】
また、上記適用例に係わる電気光学装置の製造方法において、前記ゲート配線形成工程は、前記第１ダミー画素に対応する第１ダミー画素遮光膜と、前記第２ダミー画素に対応する第２ダミー画素遮光膜とを、前記ゲート配線に対して１μｍ未満の隙間を置いてそれぞれ島状に形成することが好ましい。
この方法によれば、ゲート配線形成工程において、ゲート配線に対して隙間を置いて第１ダミー画素遮光膜と第２ダミー画素遮光膜とをそれぞれ島状に形成することにより、ゲート配線や第１ダミー画素遮光膜及び第２ダミー画素遮光膜に加わる応力を緩和することができる。また、該隙間の幅が１μｍ未満なので、該隙間を設けても第１ダミー画素及び第２ダミー画素の遮光性が低下し難い。つまり、ダミー画素における遮光性を確保しつつ、ゲート配線とダミー遮光膜とに加わる応力を緩和することができる。
【００１６】
また、上記適用例に係わる電気光学装置の製造方法において、前記第１半導体層及び前記第２半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を貫通して、前記ゲート配線に至る第１ゲートコンタクト部及び第２ゲートコンタクト部を形成するゲートコンタクト部形成工程と、前記第１ゲートコンタクト部に接し、前記ゲート絶縁膜を介して前記第１半導体層のチャネル領域に対向する第１ゲート電極を形成すると共に、前記第２ゲートコンタクト部に接し、前記ゲート絶縁膜を介して前記第２半導体層のチャネル領域に対向する第２ゲート電極を形成するゲート電極形成工程と、を備え、前記ゲートコンタクト部形成工程は、前記第１ゲートコンタクト部と前記隙間との距離が、前記第２ゲートコンタクト部と前記隙間との距離よりも大きくなるように、前記第１ゲートコンタクト部と前記第２ゲートコンタクト部とを形成することが好ましい。
この方法によれば、ゲートコンタクト部形成工程では、第２ゲートコンタクト部に比べて、第１ゲートコンタクト部の方がゲート配線とダミー画素遮光膜との隙間から遠ざけて形成されるので、ゲート配線の第１の部分に応力が集中してクラックが生じても、該クラックが第１ゲートコンタクト部に影響を与えることを低減できる。
【００１７】
また、上記適用例に係わる電気光学装置の製造方法において、前記ゲート配線形成工程は、金属シリサイドを用いて前記ゲート配線を形成することが好ましい。
この方法によれば、金属シリサイドを用いてゲート配線を形成することにより、第１トランジスター、第２トランジスター、第３トランジスターの各半導体層に入射する光をゲート配線で遮光性することができる。また、金属シリサイドは入射した光を反射し難いことから、ゲート配線によって反射した光が半導体層に入射することを低減できる。つまり、第１〜第３トランジスターに光が入射することにより動作が不安定となることを低減できる。言い換えれば、入射光に対して安定した動作が得られる第１〜第３トランジスターを備えた電気光学装置を歩留まりよく製造することができる。
【００１８】
また、上記適用例に係わる電気光学装置の製造方法において、前記ゲート電極形成工程は、導電性ポリシリコン膜を用いて前記第１ゲート電極及び前記第２ゲート電極を形成することが好ましい。
この方法によれば、例えばアルミニウムなどの金属に比べて低熱膨張率の導電性ポリシリコン膜を用いてゲート電極を形成するので、熱応力によってゲート電極やその周辺部にクラックが発生し難い。つまり、歩留まりよく電気光学装置を製造できる。
【００１９】
［適用例］本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
【００２０】
［適用例］本適用例に係わる電子機器は、上記適用例に記載の電気光学装置の製造方法を用いて形成された電気光学装置を備えたことを特徴とする。
これらの適用例によれば、応力が周辺回路領域とダミー画素領域との間に集中したとしてもゲート配線が切断され難く、安定した動作が得られると共に、歩留まりよく製造することができる電気光学装置を備えているので、高いコストパフォーマンスを有する電子機器を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図。
【図２】液晶装置の電気的な構成を示す回路図。
【図３】画素回路の電気的な構成を示す等価回路図。
【図４】（ａ）は画素及びダミー画素の配置を示す概略平面図、（ｂ）は画素の配置を示す拡大平面図。
【図５】画素における回路構成の配置を示す概略平面図。
【図６】画素における回路構成の配置を示す概略平面図。
【図７】図５及び図６のＡ−Ａ’線に沿った画素の構造を示す概略断面図。
【図８】ダミー画素の構成を示す概略平面図。
【図９】ダミー画素の構成を示す拡大平面図。
【図１０】投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２２】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２３】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２４】
（第１実施形態）
本実施形態では、電気光学装置として、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。
【００２５】
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置の概要について図１〜図３を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線で切った液晶装置の構造を示す概略断面図、図２は液晶装置の電気的な構成を示す回路図、図３は画素回路の電気的な構成を示す等価回路図である。
【００２６】
図１（ａ）及び（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透明な例えば石英基板やガラス基板が用いられている。
【００２７】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材４０を介して間隔をおいて接着され、その間隔に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２８】
シール材４０の内側に複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、図１では図示省略したが、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含んでいる。また、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００２９】
素子基板１０には、複数の外部接続用端子１０４が設けられている。複数の外部接続用端子１０４が配列した第１辺部に沿ったシール材４０と該第１辺部との間にデータ線駆動回路１０１が設けられている。データ線駆動回路１０１と画素領域Ｅとの間であって、シール材４０が配置された部分よりも内側にサンプリング回路７０が設けられている。また、該第１辺部に対向する第２辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、該第１辺部と直交し互いに対向する第３及び第４辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２辺部に沿ったシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
【００３０】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該第１辺部に沿って配列した複数の外部接続用端子１０４に接続されている。以降、該第１辺部に沿った方向をＸ方向とし、該第１辺部と直交し互いに対向する第３及び第４辺部に沿った方向をＹ方向として説明する。Ｘ方向が本発明の「第１の方向」に相当し、Ｙ方向が本発明の「第２の方向」に相当するものである。
【００３１】
データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０は、画素Ｐの画素回路を駆動制御する周辺回路である。画素回路、周辺回路については後述する。
【００３２】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（Thin  Film  Transistor、以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における基板としての素子基板１０は、少なくとも基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
【００３３】
対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。対向基板２０は、少なくとも基材２０ｓと、基材２０ｓ上に形成された見切り部２１、共通電極２３、配向膜２４を含むものである。
【００３４】
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３、サンプリング回路７０と重なる位置に設けられている。これにより対向基板２０側からこれらの周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００３５】
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００３６】
共通電極２３は、例えばＩＴＯ（Indium  Tin  Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
【００３７】
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００３８】
このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００３９】
次に、図２及び図３を参照して、液晶装置１００の電気的な構成について説明する。図２に示すように、液晶装置１００は、素子基板１０上の画素領域Ｅを囲む周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプリング回路７０などの周辺回路（なお、図２では検査回路１０３の図示を省略した）と、複数の外部接続用端子１０４と、を有している。さらに、外部接続用端子１０４に接続された、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）や駆動用の信号（ＤＸ、ＣＬＸなど）を供給するためのデータ線駆動回路用配線１１４、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）や駆動用の信号（ＤＹ、ＣＬＹなど）を供給するための走査線駆動回路用配線１２１、画像信号（ＶＩＤ１〜ＶＩＤ６）をサンプリング回路７０を介してデータ線６に供給するための複数の画像信号線１１１などを含む複数の引き回し配線を有している。
【００４０】
データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ線駆動回路用配線１１４を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）、及びＸ開始パルス信号ＤＸが供給される。データ線駆動回路１０１は、Ｘ開始パルス信号ＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎを順次生成して複数の選択信号供給線１１３にそれぞれ出力する。
【００４１】
走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査線駆動回路用配線１２１を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ）、Ｙ開始パルス信号ＤＹが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，・・・，Ｇｍを順次生成して複数の走査線３にそれぞれ出力する。
【００４２】
サンプリング回路７０は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６がそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１１３に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには６本の画像信号線１１１のうちいずれかが接続配線１１２を経由して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６が接続されている。サンプリング回路７０は、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６に選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。
【００４３】
図２に示すように、液晶装置１００には、前述したように、素子基板１０の中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。
【００４４】
図３に示すように、複数の画素Ｐには、それぞれ、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６が当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，・・・，Ｇｍが供給される走査線３が当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３と並行して配置された容量線４に接続されている。
【００４５】
容量線４は、図２に示すようにＸ方向において画素領域Ｅの外側まで引き出され、容量線４の両端が走査線駆動回路１０２と画素領域Ｅとの間においてＹ方向に延在する一対の接続配線１３１に電気的に接続されている。一対の接続配線１３１のそれぞれは、対向基板２０の角部に設けられた４つの上下導通部１０６のうちＸ方向において対峙する上下導通部１０６同士を電気的に接続する一対の接続配線１３２に電気的に接続されている。
一対の接続配線１３２同士は、上下導通部１０６と電気的に接続された対向基板２０の共通電極２３を介して電気的に接続される。さらに一対の接続配線１３２のうちの外部接続用端子１０４側に位置する接続配線１３２は、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に接続されている。つまり、容量線４には、共通電位（ＬＣＣＯＭ）が印加される。共通電位（ＬＣＣＯＭ）は、画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されて電位が変動する画素電極１５に対して、一定の電位であることから固定電位とも言う。
【００４６】
サンプリング回路７０の６個を１つの単位（系列）としたＳ−ＴＦＴ７１に供給される選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６に対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図２に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）のそれぞれに対応して、６本のデータ線６の組に対してグループ（系列）ごとに供給されるよう構成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６の組に対して供給されるように構成してもよい。
【００４７】
走査線３には走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，・・・，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，・・・，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６から供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。
さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。
【００４８】
画素電極１５を介して液晶層５０（図１（ｂ）参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層５０を透過する光が変調され、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために共通電位（ＬＣＣＯＭ）に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の駆動方式は、相展開駆動方式に限定されるものではない。
【００４９】
また、周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０以外に、データ線６に所定電圧レベルのプリチャージ信号を上記画像信号（ＶＩＤ１〜ＶＩＤ６）に先行して供給するプリチャージ回路を含むものとしてもよい。
【００５０】
次に、液晶装置１００における画素Ｐについて、図４〜図７を参照して説明する。図４（ａ）は画素及びダミー画素の配置を示す概略平面図、図４（ｂ）は画素の配置を示す拡大平面図、図５及び図６は画素における回路構成の配置を示す概略平面図、図７は図５及び図６のＡ−Ａ’線に沿った画素の構造を示す概略断面図である。
【００５１】
図４（ａ）に示すように、本実施形態の液晶装置１００の画素領域Ｅは、表示に寄与する画素Ｐが配置された表示領域Ｅ１と、表示領域Ｅ１を取り囲んで配置された複数のダミー画素ＤＰを有するダミー画素領域Ｅ２とを含んでいる。額縁状にシール材４０が配置された領域とダミー画素領域Ｅ２との間に、前述した周辺回路（データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３、サンプリング回路７０を含む）が設けられ、周辺回路が設けられた領域が周辺回路領域Ｅ３となっている。
【００５２】
本実施形態では、ダミー画素領域Ｅ２に、Ｘ方向において表示領域Ｅ１を挟んで２個ずつ、Ｙ方向において表示領域Ｅ１を挟んで２個ずつのダミー画素ＤＰが配置されている。なお、ダミー画素領域Ｅ２におけるダミー画素ＤＰの配置数はこれに限定されるものではなく、Ｘ方向、Ｙ方向のそれぞれにおいて、表示領域Ｅ１を挟んで少なくとも２個ずつのダミー画素ＤＰが配置されていればよい。また、３個ずつ以上でもよく、Ｘ方向とＹ方向とにおけるダミー画素ＤＰの配置数が異なっていてもよい。
【００５３】
図４（ｂ）に示すように、表示に寄与する画素Ｐは、変調された表示光が取り出される開口領域を有している。開口領域は平面視で略正方形であり、Ｘ方向とＹ方向とに延在する遮光性の非開口領域によって囲まれている。画素Ｐの画素電極１５は、開口領域に配置されると共に、画素電極１５の外縁が非開口領域と重なるように配置される。
Ｘ方向に延在する非開口領域には、前述した走査線３や容量線４が配置されている。Ｙ方向に延在する非開口領域には、前述したデータ線６が配置されている。また、非開口領域における交差部には、前述したＴＦＴ３０や保持容量１６が配置されている。非開口領域の交差部の大きさは、ＴＦＴ３０や保持容量１６が配置される関係で、Ｘ方向及びＹ方向に延在する部分の幅よりも大きくなっている。これにより、該交差部の平面形状は四隅が開口領域側に張り出した四角形となっている。
以降、図５及び図６を参照して、画素Ｐにおける回路構成の具体的な配置について説明する。なお、図５は走査線３、ＴＦＴ３０、保持容量１６の配置を示し、図６は保持容量１６よりも上層に設けられたデータ線６、容量線４、画素電極１５の配置を示すものである。
【００５４】
図５に示すように、走査線３は、Ｘ方向において複数の画素Ｐに跨って延在する本線部３ｂと、前述した非開口領域の交差部に相当する位置で本線部３ｂからＹ方向に突出する突出部３ｃとを有している。突出部３ｃは本線部３ｂからＹ方向において上下に突出しており、突出部３ｃのＹ方向における長さは、画素Ｐの開口領域のＹ方向の長さとほぼ同じである。
【００５５】
ＴＦＴ３０の半導体層３０ａは、突出部３ｃと重なるようにＹ方向に延在して配置されている。半導体層３０ａの一方の端部（図５ではＹ方向における下側）には、ソース電極３１として機能すると共に、後述するデータ線６と電気的な接続を図るためのコンタクト部が設けられている。半導体層３０ａの他方の端部（図５ではＹ方向における上側）には、ドレイン電極３２として機能すると共に、後述するデータ線６や保持容量１６と電気的な接続を図るためのコンタクト部が設けられている。したがって、ソース電極３１をコンタクト部３１と呼ぶこともあり、またドレイン電極３２をコンタクト部３２と呼ぶこともある。
【００５６】
上記交差部には、ゲート電極３０ｇが配置されている。ゲート電極３０ｇはＸ方向延在する部分と、Ｘ方向に延在する部分からＹ方向に折り曲げられた部分を有する。ゲート電極３０ｇのＸ方向に延在する部分は、半導体層３０ａのチャネル領域（図５において半導体層３０ａのハッチングされた部分）と重なって配置されている。また、ゲート電極３０ｇのＹ方向に沿って折り曲げられた部分（Ｙ方向に延在する部分）が半導体層３０ａを挟んで両側に設けられている。また、ゲート電極３０ｇのＹ方向に沿って折り曲げられた部分に走査線３との電気的な接続を図るための一対のゲートコンタクト部３３，３４が設けられている。
【００５７】
また、上記交差部には、保持容量１６の一対の電極が配置されている。一対の電極のうち素子基板１０（基材１０ｓ）上において下層に位置する方を下容量電極１６ａと呼ぶ。下容量電極１６ａに対して上層に位置する方を上容量電極１６ｂと呼ぶ。下容量電極１６ａと上容量電極１６ｂとは対向配置されているので、ここでは、代表して下容量電極１６ａについて説明する。下容量電極１６ａは、走査線３と重なるように配置されている。具体的には、下容量電極１６ａは、走査線３の本線部３ｂに沿ってＸ方向に突出する突出部１６ａ１，１６ａ２と、走査線３の突出部３ｃに沿ってＹ方向に突出する突出部１６ａ３，１６ａ４とを有している。Ｘ方向における突出部１６ａ１の長さは、突出部１６ａ２よりも短く、Ｙ方向における突出部１６ａ３の長さは突出部１６ａ４よりも長い。上容量電極１６ｂもまた、Ｘ方向とＹ方向とに突出する突出部を有している。つまり、保持容量１６の一対の電極は、平面形状が略十文字状である。
【００５８】
下容量電極１６ａの突出部１６ａ３はＴＦＴ３０のドレイン電極３２と重なる位置までＹ方向に突出し、ドレイン電極３２に接続されている。
【００５９】
Ｘ方向において、隣り合う画素ＰのＴＦＴ３０の間には、上容量電極１６ｂと容量線４との電気的な接続を図るためのコンタクト部８０１、下容量電極１６ａと後述する画素電極１５との電気的な接続を図るための中継電極３５と、中継電極３５に接するコンタクト部８８１，８８２が設けられている。
【００６０】
図６に示すように、データ線６は、Ｙ方向において複数の画素Ｐに跨って配置されている。データ線６もまた、非開口領域の交差部に対応した部分のＸ方向及びＹ方向の幅が大きくなっている。そして、Ｘ方向においては平面視で走査線３（図５参照）と重なり、Ｙ方向においてはデータ線６と重なるように格子状の容量配線４００が設けられている。容量配線４００は前述した容量線４として機能するものである。
【００６１】
Ｘ方向において隣り合う容量配線４００の交差部の間に、データ線６と同層においてそれぞれ島状に形成された２つの中継電極６ａ１，６ａ２が設けられている。中継電極６ａ１と重なる位置に２つのコンタクト部８０１，８０３が設けられている。中継電極６ａ２と重なる位置にコンタクト部８８２が設けられている。
【００６２】
さらに、上記交差部の間において、Ｘ方向に延在する容量配線４００の一部が切り欠かれた切り欠き部４０１が形成され、切り欠かれた部分に容量配線４００と同層において島状に中継電極４０２が形成されている。中継電極４０２と重なる位置に２つのコンタクト部８９，８０４が設けられている。コンタクト部８９は中継電極４０２と画素電極１５との電気的な接続を図るものであり、コンタクト部８０４は中継電極６ａ２と中継電極４０２との電気的な接続を図るものである。
【００６３】
次に、画素Ｐの構造について、図７を参照して説明する。
図７に示すように、素子基板１０の基材１０ｓ上には、順に、走査線３を含む第１層、ＴＦＴ３０などを含む第２層、保持容量１６を含む第３層、データ線６などを含む第４層、容量配線４００などを含む第５層、画素電極１５及び配向膜１８などを含む第６層（最上層）が形成されている。また、第１層と第２層との間には下地絶縁膜１１が形成され、第２層と第３層との間には第１層間絶縁膜４１が形成され、第３層と第４層との間には第２層間絶縁膜４２が形成され、第４層と第５層との間には第３層間絶縁膜４３が形成され、第５層と第６層との間には第４層間絶縁膜４４が形成され、前述の各要素間が短絡することを防止している。また、これらの下地絶縁膜１１、第１層間絶縁膜４１〜第４層間絶縁膜４４には、例えば、ＴＦＴ３０の半導体層３０ａの第１ソース・ドレイン領域３０ｓとデータ線６とを電気的に接続するコンタクト部３１などもまた形成されている。以下、これらの各要素について、順に説明を行う。なお、前述のうち第１層から第３層までが下層部分として図５に図示され、第４層から第６層までが上層部分として図６に図示されている。
【００６４】
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどからなる走査線３が形成されている。特に、走査線３は、基材１０ｓ側から入射する戻り光を遮光すると共に、対向基板２０側から入射する入射光を反射させないという観点から、金属シリサイドを用いて形成することが好ましく、本実施形態では走査線３はＷＳｉ（タングステンシリサイド）を用いて形成されている。走査線３の膜厚はおよそ２００ｎｍである。
【００６５】
金属シリサイドは、入射光を遮光して反射し難い性質を有する一方で、熱などが加わったときの膜応力が大きい性質を有している。それゆえに、部分的に応力が集中するとクラックが発生して損傷が起こり易い。本実施形態では、このような金属シリサイドの性質を考慮して、走査線３のパターン設計がなされている。走査線３の詳細については後述する。
【００６６】
次に、走査線３を覆う下地絶縁膜１１が形成される。下地絶縁膜１１は、例えば酸化シリコンを用いて形成される。下地絶縁膜１１の膜厚はおよそ４５０ｎｍである。
続いて、第２層には、下地絶縁膜１１上に半導体層３０ａが形成される。半導体層３０ａは例えばポリシリコンからなり、不純物イオンが選択的に注入されて、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを含むＬＤＤ（Lightly  Doped  Drain）構造が構築されている。半導体層３０ａの膜厚はおよそ４０ｎｍである。
【００６７】
次に、半導体層３０ａを覆うゲート絶縁膜１２が形成される。ゲート絶縁膜１２は例えば酸化シリコンを用いて形成される。ゲート絶縁膜１２の膜厚はおよそ５５ｎｍである。
次に、下地絶縁膜１１に、溝状のコンタクトホールが形成される。このコンタクトホールを埋めるように導電膜を成膜してパターニングすることにより、ゲート電極３０ｇと一対のゲートコンタクト部３３，３４とが形成されている。なお、図７では、一対のゲートコンタクト部３３，３４のうち、ゲートコンタクト部３４を図示し、ゲートコンタクト部３３の図示を省略している。これにより、ＴＦＴ３０の半導体層３０ａの一部は、図５に示されているように、平面的にみて側方からゲートコンタクト部３３，３４によって覆われており、少なくとも一対のゲートコンタクト部３３，３４側から入射する光が遮光される。また、ゲートコンタクト部３３，３４は、その下端が走査線３と接するように形成されている。したがって、ある行（Ｘ方向）に存在するゲート電極３０ｇ及び走査線３は、当該行に着目する限り、常に同電位となる。
【００６８】
下地絶縁膜１１上には、ゲート電極３０ｇと同じ導電膜を用いて中継電極３５が形成されている。この中継電極３５は、平面的に見て、図５に示すように、各画素電極１５のＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極３５とゲート電極３０ｇとは同じ導電膜を用いて形成されている。ゲート電極３０ｇに用いられる導電膜としては、例えば導電性ポリシリコン膜が挙げられる。ゲート電極３０ｇ及び中継電極３５の膜厚はおよそ１００ｎｍである。
そして、ゲート電極３０ｇ、中継電極３５、ゲートコンタクト部３４を覆う第１層間絶縁膜４１が形成される。第１層間絶縁膜４１は例えば酸化シリコンを用いて形成され、膜厚はおよそ３００ｎｍである。
【００６９】
第３層には、第１層間絶縁膜４１上に保持容量１６が形成されている。保持容量１６は、下容量電極１６ａと上容量電極１６ｂと、これらの電極間に挟まれた誘電体膜７５とを含んで形成されている。保持容量１６は、図５の平面図を見るとわかるように、非開口領域に形成されているため、液晶装置１００の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【００７０】
第１層間絶縁膜４１には、半導体層３０ａの第２ソース・ドレイン領域３０ｄに至るコンタクトホールと、中継電極３５に至るコンタクトホールとが開孔され、これらのコンタクトホールを被覆するように例えば導電性ポリシリコン膜を成膜してパターニングすることにより下容量電極１６ａが形成されている。下容量電極１６ａの膜厚はおよそ１００ｎｍである。これにより下容量電極１６ａと第２ソース・ドレイン領域３０ｄとを電気的に接続させるコンタクト部３２（ドレイン電極３２）と、下容量電極１６ａと中継電極３５とを電気的に接続するためのコンタクト部８８１が形成される。
【００７１】
次に、下容量電極１６ａを覆う誘電体膜７５が形成される。誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。酸化シリコン膜７５ａは、下容量電極１６ａと第１層間絶縁膜４１とを覆うように形成されている。窒化シリコン膜７５ｂは下容量電極１６ａが形成された領域を覆うようにパターニングされている。酸化シリコン膜７５ａの膜厚はおよそ５ｎｍ、窒化シリコン膜７５ｂの膜厚はおよそ１５ｎｍである。なお、誘電体膜７５は、このような二層構造に限定されず、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜というような三層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００７２】
次に、誘電体膜７５を覆う例えば導電性ポリシリコン膜を成膜してパターニングすることにより、誘電体膜７５を挟んで下容量電極１６ａに対向する上容量電極１６ｂが形成される。上容量電極１６ｂの膜厚はおよそ１００ｎｍである。そして、上容量電極１６ｂを覆う第２層間絶縁膜４２が形成される。第２層間絶縁膜４２は例えば酸化シリコンを用いて形成され、膜厚はおよそ４００ｎｍである。
【００７３】
第２層間絶縁膜４２には、上容量電極１６ｂに至るコンタクトホールが開孔される。また、第１層間絶縁膜４１と第２層間絶縁膜４２とを貫通し、半導体層３０ａの第１ソース・ドレイン領域３０ｓに至るコンタクトホールと、中継電極３５に至るコンタクトホールとが形成される。これらのコンタクトホールを被覆するように導電膜が成膜されパターニングされて、データ線６、中継電極６ａ１、中継電極６ａ２が形成される。これにより、データ線６は半導体層３０ａの第１ソース・ドレイン領域３０ｓに電気的に接続され、中継電極６ａ１は上容量電極１６ｂに電気的に接続され、中継電極６ａ２は中継電極３５とコンタクト部８８１とを介して電気的に下容量電極１６ａに接続される。
【００７４】
第４層におけるデータ線６は、下層より順に、窒化チタンからなる層、アルミニウムからなる層、窒化チタンからなる層の三層構造を有する膜として形成されている。上層の窒化チタンからなる層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。
中継電極６ａ１及び中継電極６ａ２は、データ線６と同一膜として形成されていることから、下層より順に、窒化チタン層、アルミニウム層、窒化チタン層の三層構造を有する。下層の窒化チタン層の膜厚はおよそ５０ｎｍ、アルミニウム層の膜厚はおよそ３５０ｎｍ、上層の窒化チタン層の膜厚は１５０ｎｍである。そして、データ線６、中継電極６ａ１，６ａ２を覆う第３層間絶縁膜４３が形成される。第３層間絶縁膜４３は例えば酸化シリコンを用いて形成される。第３層間絶縁膜４３の膜厚はおよそ６００ｎｍである。第３層間絶縁膜４３は、成膜後の表面が下層の配線構造により凹凸を生ずるので、例えばＣＭＰ（Chemical  Mechanical  Polishing）処理などの平坦化処理が施される。
【００７５】
第３層間絶縁膜４３には、中継電極６ａ１と中継電極６ａ２とに至るコンタクトホールが開孔される。そして、該コンタクトホ−ルを被覆するように導電膜が成膜されパターニングされて、コンタクト部８０３を介して中継電極６ａ１に電気的に接続される容量配線４００と、コンタクト部８０４を介して中継電極６ａ２に電気的に接続される中継電極４０２とが形成される。
【００７６】
第５層における容量配線４００は、下層のアルニウム層と上層の窒化チタン層とからなる二層構造となっている。アルミニウム層の膜厚は３５０ｎｍ、窒化チタン層の膜厚はおよそ１５０ｎｍである。中継電極４０２も同様な二層構造である。そして、容量配線４００と中継電極４０２とを覆う第４層間絶縁膜４４が形成される。第４層間絶縁膜４４は、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜など、あるいはこれらの絶縁膜の積層構造を採用することができる。本実施形態では、第４層間絶縁膜４４は下層のＮＳＧ膜と、上層のＢＳＧ膜の二層構造となっている。ＮＳＧ膜の膜厚はおよそ６００ｎｍ、ＢＳＧ膜の膜厚はおよそ１７０ｎｍである。
【００７７】
第４層間絶縁膜４４には、中継電極４０２に至るコンタクトホールが開孔される。該コンタクトホールを被覆するように、透明導電膜が成膜されパターニングされて、コンタクト部８９を介して電気的に中継電極４０２に接続される画素電極１５が形成される。
第６層の画素電極１５は、例えばＩＴＯ膜を用いて形成され、膜厚はおよそ１５０ｎｍである。これにより、画素電極１５は、コンタクト部８９、中継電極４０２、コンタクト部８０４、中継電極６ａ２、中継電極３５、コンタクト部８８１、下容量電極１６ａ、コンタクト部３２を介して半導体層３０ａの第２ソース・ドレイン領域３０ｄに電気的に接続される。
【００７８】
画素電極１５を覆う配向膜１８が形成される。これにより素子基板１０が完成する。そして、素子基板１０に対して対向基板２０が所定の隙間を置いて対向配置されて接着される。該隙間に液晶が注入されて液晶層５０が構成される。対向基板２０（基材２０ｓ）の液晶層５０に面する側には、見切り部２１、共通電極２３、配向膜２４が順に形成されている。配向膜１８，２４は液晶装置１００の光学設計に基づいて有機配向膜や無機配向膜が用いられる。
【００７９】
本実施形態の液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）の光変調手段（ライトバルブ）として用いられるものであり、対向基板２０側から照明光が入射する。入射光は画像信号に基づいて画素Ｐごとに変調され、表示光として素子基板１０側から射出される。射出された表示光は、投射型表示装置の構成部材で反射して戻り光となって素子基板１０側から入射することがある。戻り光は走査線３によって遮光される。
【００８０】
次に、本実施形態のダミー画素ＤＰの構成について、図８及び図９を参照して説明する。図８はダミー画素の構成を示す概略平面図、図９はダミー画素の構成を示す拡大平面図である。なお、図８及び図９は、図４（ａ）の表示領域Ｅ１に対してＸ方向の左側のダミー画素領域Ｅ２と周辺回路領域Ｅ３とを示すものである。
【００８１】
図８に示すように、表示領域Ｅ１と周辺回路領域Ｅ３との間のダミー画素領域Ｅ２には、Ｘ方向に隣り合う２つのダミー画素ＤＰ（第１ダミー画素ＤＰ１及び第２ダミー画素ＤＰ２）が配置されている。第１ダミー画素ＤＰ１が周辺回路領域Ｅ３側に配置されている。
Ｘ方向において第２ダミー画素ＤＰ２に隣り合う画素Ｐの開口領域には、前述したように透明導電膜からなる画素電極１５が配置されている。第１ダミー画素ＤＰ１及び第２ダミー画素ＤＰ２の開口領域にも画素電極１５と同じく透明導電膜からなるダミー画素電極１５ｄが配置されている。画素電極１５は画素Ｐの左下の非開口領域の交差部に設けられたＴＦＴ３０によって駆動制御されている。同様に、ダミー画素電極１５ｄがダミー画素ＤＰ（第１ダミー画素ＤＰ１、第２ダミー画素ＤＰ２）の左下の非開口領域の交差部に設けられたＴＦＴ３０によって駆動制御されている。
【００８２】
本実施形態では、第１ダミー画素ＤＰ１のダミー画素電極１５ｄを駆動制御するＴＦＴ３０を第１トランジスターＴｒ１と呼び、第２ダミー画素ＤＰ２のダミー画素電極１５ｄを駆動制御するＴＦＴ３０を第２トランジスターＴｒ２と呼び、第２ダミー画素ＤＰ２に対してＸ方向に隣り合う画素Ｐの画素電極１５を駆動制御するＴＦＴ３０を第３トランジスターＴｒ３と呼ぶこととする。
なお、表示領域Ｅ１と周辺回路領域Ｅ３との間のダミー画素領域Ｅ２において、Ｘ方向に３つ以上のダミー画素ＤＰが配置されていてもよく、その場合には、第３トランジスターＴｒ３もダミー画素電極１５ｄを駆動制御するものとなる。
【００８３】
画素Ｐの画素電極１５には前述したようにデータ線６を経由して画像情報に基づいた画像信号（ＶＩＤ１〜ＶＩＤ６）が与えられる。これに対して、ダミー画素電極１５ｄには一定の電位が与えられる。該一定の電位は、例えば、液晶装置１００がノーマリーブラックモードである場合、黒表示となる電位である。これによって、表示領域Ｅ１を囲む複数のダミー画素ＤＰを電子見切り部として機能させることができる。
【００８４】
加えて、ダミー画素ＤＰにおける遮光性をさらに向上させるために、第１ダミー画素ＤＰ１の開口領域には第１ダミー画素遮光膜１７ａが配置されている。同様に、第２ダミー画素ＤＰ２の開口領域には第２ダミー画素遮光膜１７ｂが配置されている。ダミー画素電極１５ｄの大きさは、第１ダミー画素ＤＰ１と第２ダミー画素ＤＰ２とで同じであるが、開口領域の大きさは第１ダミー画素ＤＰ１の方が第２ダミー画素ＤＰ２よりも小さい。第２ダミー画素ＤＰ２の開口領域の大きさは、画素Ｐの開口領域の大きさと同じである。
より具体的には、第１ダミー画素ＤＰ１の開口領域のＹ方向における長さは、第２ダミー画素ＤＰ２の開口領域のＹ方向の長さよりも小さい。第１ダミー画素ＤＰ１の開口領域のＸ方向における長さは、第２ダミー画素ＤＰ２の開口領域のＸ方向の長さと同じである。言い換えれば、第１ダミー画素ＤＰ１の第１ダミー画素遮光膜１７ａのＹ方向における長さは、第２ダミー画素ＤＰ２の第２ダミー画素遮光膜１７ｂのＹ方向における長さよりも小さい。また、第１ダミー画素ＤＰ１の第１ダミー画素遮光膜１７ａのＸ方向における長さは、第２ダミー画素ＤＰ２の第２ダミー画素遮光膜１７ｂのＸ方向における長さと同じである。つまり、非開口領域と第１ダミー画素遮光膜１７ａ及び第２ダミー画素遮光膜１７ｂとの間には、一定の長さの幅Ｓｄの隙間（スリット）ＳＬが設けられている。幅Ｓｄの長さは、１μｍ未満である。
【００８５】
走査線３は、本発明の「ゲート配線」に相当するものであり、周辺回路領域Ｅ３から、Ｙ方向に隣り合う第１ダミー画素ＤＰ１の間、及びＹ方向に隣り合う第２ダミー画素ＤＰ２の間を通ってＸ方向に延在し、表示領域Ｅ１に亘って設けられている。走査線３と第１ダミー画素遮光膜１７ａ及び第２ダミー画素遮光膜１７ｂは、素子基板１０の基材１０ｓ上において同層に設けられている。以降、図９を参照して、具体的な走査線３と、ＴＦＴ３０との配置関係について説明する。
【００８６】
図９に示すように、Ｘ方向において隣り合う第１トランジスターＴｒ１と第２トランジスターＴｒ２の間の走査線３の第１の部分３ａの幅Ｌ１は、Ｘ方向において隣り合う第２トランジスターＴｒ２と第３トランジスターＴｒ３の間の走査線３の第２の部分３ｂの幅Ｌ２よりも大きい。走査線３の第２の部分３ｂは表示領域Ｅ１における走査線３の本線部３ｂに相当するので、同じ符号を付している。
【００８７】
画素Ｐの開口領域におけるＸ方向とＹ方向の長さを例えば１０μｍとし、Ｙ方向に隣り合う画素Ｐの間の非開口領域の長さを１．５μｍとすると、走査線３の第１の部分３ａの幅Ｌ１は例えば７．２μｍ、走査線３の第２の部分３ｂの幅Ｌ２は例えば１．２μｍである。第１の部分３ａの幅Ｌ１は第２の部分３ｂの幅Ｌ２の２倍以上であることが好ましい。なお、図９では、走査線３やＴＦＴ３０の構成を分かり易くするため、実際の構成の寸法に対して尺度を異ならせて図示している。
【００８８】
第１ダミー画素ＤＰ１の第１トランジスターＴｒ１におけるゲートコンタクト部３４の端部と隙間ＳＬとの間のＹ方向における距離Ｌ３は、第２ダミー画素ＤＰ２の第２トランジスターＴｒ２におけるゲートコンタクト部３４の端部と隙間ＳＬとの間のＹ方向の距離Ｌ４よりも大きくなっている。なお、第１トランジスターＴｒ１のゲートコンタクト部３４が本発明の第１ゲートコンタクト部に相当し、第２トランジスターＴｒ２のゲートコンタクト部３４が本発明の第２ゲートコンタクト部に相当するものである。
【００８９】
前述したように、画素Ｐの開口領域におけるＸ方向とＹ方向の長さを例えば１０μｍとし、Ｙ方向に隣り合う画素Ｐの間の非開口領域の長さを１．５μｍとすると、上記距離Ｌ３は例えば２．４μｍ、上記距離Ｌ４は例えば０．２５μｍである。上記距離Ｌ３は上記距離Ｌ４の２倍以上であることが好ましい。
【００９０】
＜液晶装置１００の製造方法＞
本実施形態の液晶装置１００の製造方法は、以下の通りである。
走査線形成工程は、第１トランジスターＴｒ１と第２トランジスターＴｒ２との間における走査線３の第１の部分３ａの幅Ｌ１が、第２トランジスターＴｒ２と第３トランジスターＴｒ３との間における走査線３の第２の部分３ｂの幅Ｌ２よりも大きくなるように走査線３を、金属シリサイド（例えばＷＳｉ）を用いて形成する。
また、走査線形成工程は、第１ダミー画素ＤＰ１に対応する第１ダミー画素遮光膜１７ａと、第２ダミー画素ＤＰ２に対応する第２ダミー画素遮光膜１７ｂとを、走査線３に対してそれぞれ１μｍ未満の隙間ＳＬを置いて島状に形成する。
ゲートコンタクト部形成工程は、第１トランジスターＴｒ１のゲートコンタクト部３４と隙間ＳＬとの距離Ｌ３が、第２トランジスターＴｒ２のゲートコンタクト部３４と隙間ＳＬとの距離Ｌ４よりも大きくなるように、ゲートコンタクト部３４を形成する。
ゲート電極形成工程は、導電性ポリシリコン膜を用いてゲートコンタクト部３４に接続されるゲート電極３０ｇを形成する。
【００９１】
上記第１実施形態によれば、以下の効果が得られる。
（１）ダミー画素領域Ｅ２と周辺回路領域Ｅ３とにおいて、スイッチング素子としてのトランジスターやトランジスターに繋がる配線の配置密度に起因して、液晶装置１００の製造中あるいは製造後にダミー画素領域Ｅ２と周辺回路領域Ｅ３との境界部分に応力が集中してクラックが生じたとしても、走査線３の第１の部分３ａの幅Ｌ１が第２の部分３ｂの幅Ｌ２よりも大きいので、該クラックによって走査線３が断線することを低減することができる。したがって、液晶装置１００を歩留まりよく製造できる。
（２）第１ダミー画素遮光膜１７ａ及び第２ダミー画素遮光膜１７ｂは、走査線３と同層において、走査線３との間に隙間ＳＬを置いて形成される。したがって、ダミー画素領域Ｅ２と周辺回路領域Ｅ３との境界部分において走査線３に加わる応力を分散させることができる。また、隙間ＳＬの幅Ｓｄが１μｍ未満であることから、第１ダミー画素ＤＰ１及び第２ダミー画素ＤＰ２における遮光性を確保できる。
（３）第１トランジスターＴｒ１のゲートコンタクト部３４と隙間ＳＬとの距離Ｌ３が、第２トランジスターＴｒ２のゲートコンタクト部３４と隙間ＳＬとの距離Ｌ４よりも大きいので、ダミー画素領域Ｅ２と周辺回路領域Ｅ３との境界部分に応力が集中してクラックが生じたとしても、該クラックによって第１トランジスターＴｒ１側のゲートコンタクト部３４が損傷することを低減できる。
（４）走査線３や第１ダミー画素遮光膜１７ａ及び第２ダミー画素遮光膜１７ｂが金属シリサイドを用いて形成されているので、戻り光に対する遮光性を確保できる。また、斜め方向からダミー画素領域Ｅ２に入射した入射光が走査線３や第１ダミー画素遮光膜１７ａ及び第２ダミー画素遮光膜１７ｂで反射することを低減できる。つまり、戻り光や斜め光により表示領域Ｅ１における表示品質が低下することを抑制できる。
（５）半導体層３０ａの上層に形成されると共に、走査線３と電気的に接続されるゲート電極３０ｇが低熱膨張率の導電性ポリシリコン膜を用いて形成されるので、液晶装置１００の製造中あるいは製造後における応力の発生を抑制できる。すなわち、応力の集中によるクラックの発生を低減できる。
【００９２】
（第２実施形態）
＜電子機器＞
次に、電子機器としての投射型表示装置について、図１０を参照して説明する。図１０は投射型表示装置の構成を示す概略図である。
【００９３】
図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９４】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００９５】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００９６】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００９７】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００９８】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００９９】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、液晶装置１００を用いているので、製造中あるいは製造後の応力で素子基板１０側にクラックが発生したとしても、走査線３が断線し難い構造となっているので、高い信頼性品質を有する投射型表示装置１０００を提供することができる。
【０１００】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１０１】
（変形例１）上記第１実施形態における走査線３の第１の部分３ａの幅Ｌ１を第２の部分３ｂの幅Ｌ２よりも大きくするパターン設計の思想は、図２に示したＸ方向における左側の走査線駆動回路１０２に接続される走査線３に適用されることに限定されない。図２のＸ方向における右側の走査線駆動回路１０２に接続される走査線３に適用してもよい。すなわち、応力が集中し易いダミー画素領域Ｅ２と周辺回路領域Ｅ３の境界部分におけるトランジスターの配置を考慮して、当該トランジスターに接続される走査線３の幅を広げることが好ましい。
【０１０２】
（変形例２）上記第１実施形態における素子基板１０の配線構造は、第１層から第６層を有することに限定されない。例えば、保持容量１６の一対の電極の一方を容量線４として機能するように構成すれば、容量配線４００を省くことができる。
【０１０３】
（変形例３）上記第１実施形態におけるＴＦＴ３０の配置はこれに限定されない。例えば、非開口領域の交差部に対して半導体層３０ａをＸ方向に延在するように配置したとしても、本発明の走査線３のパターン設計を適用することができる。
【０１０４】
（変形例４）上記第１実施形態における走査線３のパターン設計を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、液晶装置に限らず、アクティブ駆動型の有機エレクトロルミネッセンス装置や電気泳動装置にも適用することができる。
【０１０５】
（変形例５）電気光学装置としての液晶装置１００が適用される電子機器は、上記第２実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部に適用することができる。
【符号の説明】
【０１０６】
３…ゲート配線としての走査線、３ａ…走査線の第１の部分、３ｂ…走査線の第２の部分（本線部）、１７ａ…第１ダミー画素遮光膜、１７ｂ…第２ダミー画素遮光膜、３０ｇ…ゲート電極、３３，３４…ゲートコンタクト部、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、ＤＰ…ダミー画素、ＤＰ１…第１ダミー画素、ＤＰ２…第２ダミー画素、Ｅ…画素領域、Ｅ１…表示領域、Ｅ２…ダミー画素領域、Ｅ３…周辺回路領域、Ｔｒ１…第１トランジスター、Ｔｒ２…第２トランジスター、Ｔｒ３…第３トランジスター。
【図１】
2014215330.tif 000003
【図２】
2014215330.tif 000004
【図３】
2014215330.tif 000005
【図４】
2014215330.tif 000006
【図５】
2014215330.tif 000007
【図６】
2014215330.tif 000008
【図７】
2014215330.tif 000009
【図８】
2014215330.tif 000010
【図９】
2014215330.tif 000011
【図１０】
2014215330.tif 000012