(57)【要約】【課題】銅配線層を有する装置の品質低下を抑制して、歩留まりを向上させる。【解決手段】絶縁膜の第１の領域内に第１のライン・アンド・スペースパターンを形成し、絶縁膜の第２の領域内に第２のライン・アンド・スペースパターンを形成する工程と、電解めっき法により第１および第２の溝内を埋設すると共に絶縁膜の最上面を覆うように絶縁膜上に銅膜を形成する工程と、ＣＭＰ処理により絶縁膜の最上面上の銅膜を除去することにより第１の溝内に埋め込まれた銅膜を有する第１の配線層と第２の溝内に埋め込まれた銅膜を有するダミーパターンとを形成する工程とを有する、配線層の製造方法。【選択図】図６
2014078588.tif 000002
【特許請求の範囲】
【請求項１】
第１の領域および前記第１の領域に隣接する第２の領域を有する絶縁膜を形成する工程と、
前記第１の領域内に複数の第１の溝からなるライン部と第１の溝の間の絶縁膜からなるスペース部から構成される第１のライン・アンド・スペースパターンを形成し、前記第２の領域内に複数の第２の溝からなるライン部と第２の溝の間の絶縁膜からなるスペース部から構成される第２のライン・アンド・スペースパターンを形成する工程と、
電解めっき法により、前記第１および第２の溝内を埋設すると共に前記絶縁膜の最上面を覆うように前記絶縁膜上に、銅膜を形成する工程と、
ＣＭＰ処理により、前記絶縁膜の最上面上の銅膜を除去することにより、前記第１の溝内に埋め込まれた銅膜を有する第１の配線層と、前記第２の溝内に埋め込まれた銅膜を有するダミーパターンと、を形成する工程と、
を有する、配線層の製造方法。
【請求項２】
前記第２の溝の幅は、前記第１の溝の幅と同じか、または前記第１の溝の幅よりも大きい、請求項１に記載の配線層の製造方法。
【請求項３】
前記第２の溝の幅は、前記第１の溝の幅の１．０〜１．４倍である、請求項１または２に記載の配線層の製造方法。
【請求項４】
前記絶縁膜を形成する工程では、
前記第１および第２の領域、ならびに前記第２の領域に隣接する第３の領域を有する前記絶縁膜を形成し、
前記第１および第２のライン・アンド・スペースパターンを形成する工程では、
前記第１および第２のライン・アンド・スペースパターンと共に、前記第３の領域内に、前記第１の溝よりも大きな幅を有する複数の第３の溝からなるライン部と前記第３の溝の間の絶縁膜からなるスペース部から構成される第３のライン・アンド・スペースパターンを形成し、
前記銅膜を形成する工程では、
更に前記第３の溝内を埋設するように銅膜を形成し、
前記第１の配線層およびダミーパターンを形成する工程では、
前記第１の配線層およびダミーパターンと共に、前記第３の溝内に埋め込まれた銅膜を有する第２の配線層を形成する、請求項１〜３の何れか１項に記載の配線層の製造方法。
【請求項５】
前記第２の溝の幅は、前記第３の溝の幅と同じか又は第３の溝の幅よりも小さい、請求項４に記載の配線層の製造方法。
【請求項６】
第１の信号又は第１の電圧を伝送する第１の配線層と、
前記第１の配線層と平行に配置された所定幅の複数のダミーパターンと、
を有し、
前記複数のダミーパターンは、それぞれ隣り合うダミーパターンとの距離が一定となるように配置されていることを特徴とする半導体装置。
【請求項７】
前記複数のダミーパターンは、それぞれフローティング状態であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の配線層と平行に配置され、第２の信号又は第２の電圧を伝送する第２の配線層をさらに備え、
前記複数のダミーパターンは、前記第１の配線層と前記第２の配線層とによって挟まれた領域に設けられていることを特徴とする請求項６または７に記載の半導体装置。
【請求項９】
前記第１の配線層は前記第２の配線層よりも配線幅が小さく、
前記ダミーパターンの所定幅は、前記第１の配線層の配線幅と同じか又は第１の配線層の配線幅よりも大きく、且つ前記第２の配線層の配線幅と同じか又は第２の配線層の配線幅よりも小さいことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第１の配線層は最小の配線幅の配線層であり、
前記第２の配線層は２番目に小さい配線幅の配線層であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記複数のダミーパターンのそれぞれは、前記第１および第２の配線層が延在する方向に対して、複数に分割されていることを特徴とする請求項８〜１０の何れか1項に記載の半導体装置。
【請求項１２】
前記第１の配線層と前記複数のダミーパターンのうち前記第１の配線層に最も近いダミーパターンとの間には他の配線層が配置されていないことを特徴とする請求項６〜１１の何れか1項に記載の半導体装置。
【請求項１３】
前記複数のダミーパターンの所定幅は、前記半導体装置に形成された最小の配線幅を有する配線層と同じ幅か又はそれよりも大きく、且つ２番目に小さい配線幅の配線層と同じ幅か又はそれよりも小さいことを特徴とする請求項６〜１２の何れか1項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線層の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置等の配線工程では、配線抵抗の低減やＲＣ遅延改善のため、配線材料として銅（Ｃｕ）が使用されている。銅はその材料の特性上、エッチングが困難なことから、銅配線の形成には、電解めっき法により銅膜を成膜するダマシン（ｄａｍａｓｃｅｎｅ）プロセスが利用されている。半導体装置等の微細化の進展に伴い、この電解めっき法を用いたダマシンプロセスにより、配線密度の高い銅配線を形成すると、銅配線内にシームやボイドが発生することとなっていた。
そこで、シームやボイドの発生を抑制する方法として、非特許文献１（Ｍ．Ｇｅｏｒｇｉａｄｏｕ，ｅｔ  ａｌ．，“Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  Ｓｈａｐｅｄ  Ｅｖｏｌｕｔ
ｉｏｎ  ｄｕｒｉｎｇ  Ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ  ｏｆ  Ｃｏｐｐｅｒ  ｉｎ  ｔｈｅ  Ｐｒｅｓｅｎｃｅ  ｏｆ  Ａｄｄｉｔｉｖｅ”，Ｊ．Ｅｌｅｃｔｒｏｃｈｅ
ｍ．Ｓｏｃ．，Ｖｏｌ．１４８，ｐｐ．Ｃ５４−Ｃ５８，２００１）および非特許文献２（Ｓ．Ｓｏｕｋａｎｅ，ｅｔ  ａｌ．，“Ｆｅａｔｕｒｅ  Ｓｕｐｅｒｆｉｌｌｉｎｇ  
ｉｎ  Ｃｏｐｐｅｒ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ”，Ｊ．
Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４９，ｐｐ．Ｃ７４−Ｃ８１，２００２）に開示されているように、ボトムアップフィル技術が用いられている。ボトムアップフィル技術とは、配線溝の側壁及び底面から均一に銅膜が成長する従来法とは異なり、配線溝の底面から優先的に銅を成長させる技術である。このため、ボトムアップフィル技術を使用すると、配線密度の高い銅配線を形成した場合であっても、銅配線内へのボイドやシームの発生を抑制して良好な埋設性を実現することができる。
一方で、ボトムアップフィル技術を利用すると、配線密度の高い領域で銅が優先的に堆積してオーバーフィル量（配線溝よりも上に堆積した銅の量）が多くなっていた。この結果、配線密度の高い領域上のオーバーフィル量と、配線密度の低い領域や太い幅の配線の領域上のオーバーフィル量との差が大きくなり、これらの領域間にオーバーフィル量の差による大きな段差が生じる、という問題があった。図１はこの状態を表す図であり、絶縁膜１内に設けられた配線密度の高い密配線部１０ａ上には、銅膜１１のオーバーフィル１２ａが生じており、配線密度の低い疎配線部１０ｂおよび配線幅が太い太配線部１０ｃ上にそれぞれ、堆積した銅膜１１のオーバーフィル１２ｂおよび１２ｃとの間に段差１３が生じていた。
図１のように堆積された銅膜１１は、ＣＭＰ処理により絶縁膜１の最上面１ａ上の銅膜１１を除去することで平坦化し、銅配線層を形成する。ここで、ＣＭＰプロセスは、配線層の品質劣化となる、配線が密に並んだ場所の絶縁膜が薄くなってしまう、いわゆる浸食（Ｅｒｏｓｉｏｎ）の量および配線層（特に、他の配線層に比べて幅広の配線層）の中央部分が薄くなる、いわゆるへこみ（Ｄｉｓｈｉｎｇ）の量を抑制しながら実施する必要がある。しかしながら、最も高いオーバーフィル１２ａを基準として、これを除去するようにＣＭＰ処理を行うと、図２Ａに示すように、疎配線部１０ｂおよび太配線部１０ｃでは過研磨が進んでしまう。この結果、疎配線部１０ｂでのＥｒｏｓｉｏｎ量および太配線部１０ｃでのＤｉｓｈｉｎｇ量が増大して、装置の品質劣化の原因となっていた。
また、疎配線部１０ｂ上のオーバーフィル１２ｂを基準として、これを除去するようにＣＭＰ処理を行うと、図２Ｂに示すように、密配線部１０ａ上では十分な研磨が行われずオーバーフィル１２ａが残り、太配線部１０ｃでは過研磨が起こり、そのＤｉｓｈｉｎｇ量が増大して、装置の品質劣化の原因となっていた。なお、Ｄｉｓｈｉｎｇ量は、一般的に配線密度に依存せず、配線幅に依存するため、図２Ａおよび２Ｂの何れの条件においても、ほぼ同程度となる。
【０００３】
従って、Ｅｒｏｓｉｏｎ量およびＤｉｓｈｉｎｇ量の抑制には、ボトムアップフィル技術を利用した銅堆積時のオーバーフィル量をコントロールすることが、非常に重要であった。
【０００４】
そこで、銅堆積時のオーバーフィル量のコントロールを目的とした、メタルフィル技術が提案されている。特許文献１（特開２００５−３１０８０７号公報）には、銅配線層の近傍に配置するダミーパターンの密度を所定範囲内とすることによって、オーバーフィル量を制御する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３１０８０７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｍ．Ｇｅｏｒｇｉａｄｏｕ，ｅｔ  ａｌ．，“Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  Ｓｈａｐｅｄ  Ｅｖｏｌｕｔｉｏｎ  ｄｕｒｉｎｇ  Ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ  ｏｆ  Ｃｏｐｐｅｒ  ｉｎ  ｔｈｅ  Ｐｒｅｓｅｎｃｅ  ｏｆ  Ａｄｄｉｔｉｖｅ”，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４８，ｐｐ．Ｃ５４−Ｃ５８，２００１
【非特許文献２】Ｓ．Ｓｏｕｋａｎｅ，ｅｔ  ａｌ．，“Ｆｅａｔｕｒｅ  Ｓｕｐｅｒｆｉｌｌｉｎｇ  ｉｎ  Ｃｏｐｐｅｒ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ”，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４９，ｐｐ．Ｃ７４−Ｃ８１，２００２
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示のメタルフィル技術を適用し、ダミーパターンの密度を所定範囲内とした場合であっても、オーバーフィル量を十分に制御することができず、実際には、ダミーパターンの寸法によってオーバーフィル量が変化することとなっていた。
【０００８】
図３は、平面視における、ライン部（銅膜を埋め込む溝の部分）の占有面積が単位面積当たり５０％の密度となるように、ライン部とライン部の間の絶縁膜の領域であるスペース部とからなるライン・アンド・スペースパターンを形成した場合のオーバーフィル量を示す図である。図３の横軸はライン部（Ｌ）およびスペース部（Ｓ）の幅を表し、縦軸はオーバーフィル量を表す。何れのデータにおいても、ライン部（Ｌ）およびスペース部（Ｓ）の幅を同じとしている。図３に示すように、ライン部（Ｌ）およびスペース部（Ｓ）の幅を大きくするにつれて、オーバーフィル量が減少することが分かる。そして、ライン部およびスペース部の幅を１３０ｎｍとした場合と、５００ｎｍとした場合を比較すると、ライン部が同じ５０％の密度であっても、オーバーフィル量について１００ｎｍ以上の差があることが分かる。従って、上記図３の結果からも、ダミーパターンの密度を所定範囲内に制御するのみでは、オーバーフィル量を十分に制御できないことが分かる。
【０００９】
以上のように、従来のメタルフィル技術では、ボトムアップフィル技術を利用した銅堆積時のオーバーフィル量を十分に制御できなかった。このため、ＣＭＰ処理によって余分な銅膜を除去する際に、Ｅｒｏｓｉｏｎ量およびＤｉｓｈｉｎｇ量を抑制して、不要な銅膜だけを除去することが困難であった。この結果、銅配線層を有する装置の装置特性が低下して、歩留まりが低下することとなっていた。
【課題を解決するための手段】
【００１０】
一実施形態は、
第１の領域および前記第１の領域に隣接する第２の領域を有する絶縁膜を形成する工程と、
前記第１の領域内に複数の第１の溝からなるライン部と第１の溝の間の絶縁膜からなるスペース部から構成される第１のライン・アンド・スペースパターンを形成し、前記第２の領域内に複数の第２の溝からなるライン部と第２の溝の間の絶縁膜からなるスペース部から構成される第２のライン・アンド・スペースパターンを形成する工程と、
電解めっき法により、前記第１および第２の溝内を埋設すると共に前記絶縁膜の最上面を覆うように前記絶縁膜上に、銅膜を形成する工程と、
ＣＭＰ処理により、前記絶縁膜の最上面上の銅膜を除去することにより、前記第１の溝内に埋め込まれた銅膜を有する第１の配線層と、前記第２の溝内に埋め込まれた銅膜を有するダミーパターンと、を形成する工程と、
を有する、配線層の製造方法に関する。
【００１１】
他の実施形態は、
第１の信号又は第１の電圧を伝送する第１の配線層と、
前記第１の配線層と平行に配置された所定幅の複数のダミーパターンと、
を有し、
前記複数のダミーパターンは、それぞれ隣り合うダミーパターンとの距離が一定となるように配置されていることを特徴とする半導体装置に関する。
【発明の効果】
【００１２】
銅配線層を有する装置の品質低下を抑制して、歩留まりを向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】従来のボトムアップフィル技術を利用して、銅を堆積した状態を表す断面図である。
【図２】ＣＭＰ処理により、図１で堆積した銅の一部を除去した状態を表す断面図である。
【図３】ライン・アンド・スペースパターンの寸法とオーバーフィル量の関係を表すグラフである。
【図４】第１実施例の工程を表すフローチャートである。
【図５】第１実施例の工程を表す断面図である。
【図６】第１実施例および従来技術における、銅膜のオーバーフィル量およびＣＭＰ処理後の銅膜の膜厚分布を表すグラフである。
【発明を実施するための形態】
【００１４】
本発明の配線層の製造方法の一例では、絶縁膜の第１の領域内に第１のライン・アンド・スペースパターンを形成し、絶縁膜の第２の領域内に第２のライン・アンド・スペースパターンを形成する。ここで、第１のライン・アンド・スペースパターンは、一定の方向に延在する複数の第１の溝からなるライン部と、第１の溝の間の絶縁膜の部分からなるスペース部から構成される。同様に、第２のライン・アンド・スペースパターンは、一定の方向に延在する複数の第２の溝からなるライン部と、第２の溝の間の絶縁膜の部分からなるスペース部から構成される。すなわち、第１および第２のライン・アンド・スペースパターンはそれぞれ、複数の第１および第２の溝が、間にスペース部を介することによって一定の間隔で配置されたものである。好ましくは、加工が容易で微細化にも対応可能であるため、第１の溝と第２の溝は平行に配置されているのが良い。なお、ライン部（配線部分）の幅と、スペース部（絶縁部分）の幅とは、個別に設定可能であるものとする。
【００１５】
次に、ボトムアップフィル技術を利用した電解めっき法により、第１および第２の溝内を埋設すると共に絶縁膜の最上面を覆うように絶縁膜上に、銅膜を形成する。この際、第１のライン・アンド・スペースパターンの近傍には、第２のライン・アンド・スペースパターンが存在する。このため、電解めっき液の成分（促進剤、抑制剤など）が第１および第２の溝内に入り込むことで銅が成長する。従って、第２の溝内に電解めっき液の成分が入り込む分だけ、第１の溝内に入り込む電解めっき液の成分が少なくなる。この結果、第１のライン・アンド・スペースパターンだけを形成する場合と比べて、第１および第２のライン・アンド・スペースパターンを形成した方が、第１の溝上のオーバーフィル量を低減することができる。この結果、第１と第２の溝上のオーバーフィル量の差による段差も減らすことが可能となる。
【００１６】
この後、ＣＭＰ処理により、絶縁膜の最上面上の銅膜を除去することにより、第１の溝内に埋め込まれた銅膜を有する第１の配線層と、第２の溝内に埋め込まれた銅膜を有する複数のダミーパターンと、を形成する。この際、第１と第２の溝上のオーバーフィル量の差による段差が減ったため、ＣＭＰ処理時のＥｒｏｓｉｏｎ量およびＤｉｓｈｉｎｇ量も減って、不要な銅膜だけを効果的に除去することができる。この結果、銅配線層を有する装置の品質低下を抑制して、歩留まりを向上させることができる。
【００１７】
この第１の配線層は、信号又は電圧を伝送するように機能する。また、好ましくは、加工が容易で微細化にも対応可能であるため、各々のダミーパターンは、第１の配線層と平行に配置され、所定幅を有するのが良い。同様の理由から、複数のダミーパターンは、隣り合うダミーパターン間の距離が一定となるように配置されていることが好ましい。典型的には、ダミーパターンは、フローティング状態となっている。
【００１８】
第２の溝の幅は、第１の溝と同じ幅を有するか、または第１の溝の幅よりも大きいことが好ましい。一般的に、電解めっき液の成分である促進剤（銅膜の形成を促進する成分）は比較的、低分子量であるのに対して、抑制剤（銅膜の形成を抑制する成分）は比較的、大きな分子量を有する。従って、促進剤は細い幅の溝に入り込みやすいのに対して、抑制剤は入り込みにくくなっている。ここで、第１と第２の溝の幅および単位面積当たりの占有密度が同じ場合、両方の溝には、促進剤および抑制剤が同程度、入り込み、両方の溝内には同程度の速度で銅膜が形成されるため、第１と第２の溝のオーバーフィル量の差による段差を減らすことができる。また、第２の溝の幅が第１の溝の幅よりも大きい場合、第２の溝内には、第１の溝内と比べて優先的に抑制剤が入り込むこととなる。この結果、図３を参照して前述したように、幅の大きな第２の溝内での銅膜の形成が抑制され、第２の溝上のオーバーフィル量は、第１の溝上のオーバーフィル量よりも少なくなる。しかし、このような場合であっても、第２の溝を設けない場合と比べて、第２の溝を設けた方がその上のオーバーフィル量が多くなるため、第１と第２の溝上のオーバーフィル量の差による段差を減らすことが可能となる。また、ＣＭＰ処理後に、ＥｒｏｓｉｏｎおよびＤｉｓｈｉｎｇが発生することを抑制できる。なお、第１および第２の溝の幅とは、第１および第２の溝が延在する方向と垂直で絶縁膜の最上面と平行な方向の幅を表す。後述する第Ｎの溝（Ｎは、３以上の自然数）の幅についても同様である。
【００１９】
また、第２の溝の幅は、第１の溝の幅の１．０〜１．４倍であることがより好ましい。第２の溝の幅が第１の溝の幅の１．０倍以上であることが好ましい理由は、上記と同様である。また、第２の溝の幅が第１の溝の幅の１．４倍以下であることが好ましい理由は、以下の通りである。すなわち、図３を参照して前述したように、溝の幅が大きくなるほど、その溝の上のオーバーフィル量は小さくなる。ここで、第１の溝の幅が１３０ｎｍのとき、第１と第２の溝上のオーバーフィル量の差（段差）が４０ｎｍ以下であれば、実用上、ＣＭＰ処理後のＥｒｏｓｉｏｎ量およびＤｉｓｈｉｎｇ量も許容できるものとなる。図３より、溝の幅が１３０ｎｍの時、この時のオーバーフィル量である１８０ｎｍとの差が４０ｎｍとなるオーバーフィル量は１４０ｎｍとなる。図３より、オーバーフィル量が１４０ｎｍとなるライン部／スペース部の幅は、約１８０ｎｍとなる。従って、第１の溝の幅が１３０ｎｍの場合を基準にすると、好ましい第２の溝の幅の上限は約１８０ｎｍとなり、倍率で表すと（第２の溝の幅）／（第１の溝の幅）＝１８０ｎｍ／１３０ｎｍ＝１．４となる。従って、第２の溝の幅が、第１の溝の幅の１〜１．４倍のとき、Ｅｒｏｓｉｏｎ量およびＤｉｓｈｉｎｇ量を抑制して、実用上、有用な配線層を形成することができる。
【００２０】
なお、第２の領域に隣接するように１以上の第Ｎの領域（Ｎは３以上の自然数）を設け、各々の第Ｎの領域内には、複数の第Ｎの溝（Ｎは３以上の自然数）からなるライン部と、ライン部の間の絶縁膜の部分からなる、１以上の第Ｎのライン・アンド・スペースパターン（Ｎは３以上の自然数）を設けても良い。この場合、第Ｎのライン・アンド・スペースパターンは、第１および第２のライン・アンド・スペースパターンを形成する際（例えば、リソグラフィー工程およびドライエッチング工程）に、同時に形成することができる。好ましくは、加工が容易で微細化にも対応可能であるため、第Ｎの溝は、第１の溝と平行に配置されているのが良い。
【００２１】
また、銅膜を形成する工程では、第１および第２の溝内への銅膜の埋設と同時に、第Ｎの溝内へ銅膜を埋設する。更に、第１の配線層およびダミーパターンを形成する工程では、ＣＭＰ処理により同時に、第Ｎの溝内へ埋設された銅膜を有する第（Ｎ−１）の配線層（Ｎは３以上の自然数）を形成する。この第（Ｎ−１）の配線層は、信号又は電圧を伝送するように機能する。第１の配線層の配線幅（第１の溝の幅）は、第（Ｎ−１）の配線層の配線幅（第Ｎの溝の幅）よりも小さいことが好ましい。
【００２２】
また、絶縁膜内に複数の第２の領域を設け、各々の第２の領域にそれぞれ、第２のライン・アンド・スペースパターンおよびダミーパターンを設けても良い。この場合、各々の第２の領域に、第１の領域および上記第Ｎの領域中の少なくとも一つの領域が隣接するように各領域を配置すれば良い。例えば、第１の領域と第３の領域の間に第２の領域を配置したり、第１の領域、第２の領域、第３の領域、第２の領域、第４の領域・・・・といったように、第１の領域（または第Ｎの領域）と、第２の領域とを交互に配置しても良い。
【００２３】
なお、例えば、第１と第３のライン・アンド・スペースパターンを設ける場合、第２の溝の幅は、第１の溝の幅と同じか又は第１の溝の幅よりも大きく、第３の溝の幅と同じか又は第３の溝の幅よりも小さいことが好ましい。すなわち、第１の配線層は最小の配線幅の配線層であり、第２の配線層は２番目に小さい配線幅の配線層であるとき、ダミーパターンの幅は、第１の配線層の配線幅と同じかまたは第１の配線層の配線幅よりも大きく、且つ第２の配線層の配線幅と同じかまたは第２の配線層の配線幅よりも小さいことが好ましい。
【００２４】
以下に、本発明を適用した実施例である配線層の製造方法について図面を参照して説明する。この実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、この具体例に何ら限定されるものではない。また、同一部材には同一符号を付し、説明を省略又は簡略化する。また、同一部材には適宜符号を省略する。なお、以下の説明で用いる図面は模式的なものであり、各図における長さ、幅、及び厚みの比率等は実際のものと同じとは限らず、各図における長さ、幅、及び厚みの比率等は互いに一致していない場合がある。以下の実施例では、具体的に示した材料や寸法等の条件は例示に過ぎない。
【００２５】
（第１実施例）
本実施例は、信号又は所定の電圧を伝送する配線パターンが形成される第１の領域（密配線部）１０ａ、信号又は所定の電圧を伝送しないダミーパターンが形成される第２の領域（メタルフィル部）１０ｄ、信号又は所定の電圧を伝送する配線パターンが形成される第３の領域（疎配線部）１０ｂ、信号又は所定の電圧を伝送しないダミーパターンが形成される第２の領域（メタルフィル部）１０ｄ、信号又は所定の電圧を伝送する配線パターンが形成される第４の領域（太配線部）１０ｃを設ける例に関するものである。なお、第２領域に形成されたパターンは、いわゆるダミーパターンであり、信号配線、電源配線として寄与しないパターンであり、通常はフローティング状態とされている。
【００２６】
図４は本実施例の工程を表すフローチャート、図５は本実施例の各製造工程を表す断面図、図６は本実施例および従来技術における銅膜のオーバーフィル量およびＣＭＰ処理後の銅膜の膜厚分布を表すグラフである。以下では、図４〜６を参照して、本実施例を説明する。
【００２７】
まず、第１ステップとして、配線層の設計データである、第１、第３および第４のライン・アンド・スペースパターンの寸法、並びにこれらのライン・アンド・スペースパターンの中でライン部の最小幅を決定する（図４のＳ１）。具体的には、第１のライン・アンド・スペースパターンは、複数のライン部（第１の溝）および第１の溝の間の絶縁膜の部分であるスペース部からなり、密配線部に位置する。第３のライン・アンド・スペースパターンは、複数のライン部（第３の溝）および第３の溝の間の絶縁膜の部分であるスペース部からなり、疎配線部に位置する。同様に、第４のライン・アンド・スペースパターンは、複数のライン部（第４の溝）および第４の溝の間の絶縁膜の部分であるスペース部からなり、太配線部に位置する。このため、各ライン・アンド・スペースパターンのライン部およびスペース部の長さおよび幅を決定する。本実施例では、第１のライン・アンド・スペースパターンのライン部／スペース部の幅を１３０ｎｍ／１３０ｎｍ、第３のライン・アンド・スペースパターンのライン部／スペース部の幅を１３０ｎｍ／２００ｎｍ、第４のライン・アンド・スペースパターンのライン部／スペース部の幅を１０００ｎｍ／１０００ｎｍとした。従って、ライン部の最小幅は１３０ｎｍとなる。なお、ライン部の最小幅の寸法値が不明な場合は、ソフトウェア（ＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）ツール等）により、設計データから最小幅の寸法値を抽出することが可能である。
【００２８】
次に、第２ステップでは、得られたライン部の最小幅を元にして、複数のライン部（第２の溝）および第２の溝の間の絶縁膜の部分であるスペース部からなり、メタルフィル部に位置する第２のライン・アンド・スペースパターンの寸法を決定する（図４のＳ２）。具体的には、第２のライン・アンド・スペースパターンのライン部の幅が、第１ステップで決定したライン部の最小幅である１３０ｎｍの１．０〜１．４倍の範囲となるように、第２のライン・アンド・スペースパターンの寸法を決定する。本実施例では、第２のライン・アンド・スペースパターンのライン部／スペース部の幅１８０ｎｍ／１８０ｎｍとした。なお、第２のライン・アンド・スペースパターンのライン部の幅を、半導体装置のなかで、ライン部が最小の配線の配線幅と同じか又はそれよりも大きく、且つライン部が２番目に小さい配線の配線幅と同じか又はそれよりも小さい幅としても良い。
【００２９】
次に、第３ステップでは、リソグラフィー技術およびドライエッチング技術を利用して、絶縁膜１の、第１の領域（密配線部）１０ａ、第２の領域（メタルフィル部）１０ｄ、第３の領域（疎配線部）１０ｂ、第２の領域（メタルフィル部）１０ｄおよび第４の領域（太配線部）１０ｃ内にそれぞれ、第１、第２、第３、第２および第４のライン・アンド・スペースパターン１６ａ、１６ｄ、１６ｂ、１６ｄおよび１６ｃを形成する（図４のＳ３、図５Ａ）。第１のライン・アンド・スペースパターン１６ａはライン部（第１の溝）１５ａと、スペース部１８ａから構成され、第２のライン・アンド・スペースパターン１６ｄはライン部（第２の溝）１５ｄと、スペース部１８ｄから構成される。同様に、第３のライン・アンド・スペースパターン１６ｂはライン部（第３の溝）１５ｂと、スペース部１８ｂから構成され、第４のライン・アンド・スペースパターン１６ｃはライン部（第４の溝）１５ｃと、スペース部１８ｃから構成される。
【００３０】
次に、第４ステップでは、電解めっき法により、第１〜第４の溝１５ａ、１５ｄ、１５ｂおよび１５ｃ内を埋設すると共に、絶縁膜の最上面１ａを覆うように絶縁膜１上に、銅膜１１を形成する（図４のＳ４、図５Ｂ）。図６Ｂの（ａ）は、銅膜１１の形成後のオーバーフィル量を表す図である。
【００３１】
次に、第５ステップでは、ＣＭＰ処理により、絶縁膜の最上面１ａ上の銅膜１１を除去する（Ｓ５および図６Ａ）。これにより、第１の領域（密配線部）１０ａ、第３の領域（疎配線部）１０ｂおよび第４の領域（太配線部）１０ｃに位置する第１、第３および第４の溝１５ａ、１５ｂ、１５ｃ内にそれぞれ埋め込まれた銅膜からなる第１、第２および第３の配線層１７ａ、１７ｂ、１７ｃと、第２の領域（メタルフィル部）１０ｄに位置する第２の溝１５ｄ内に埋め込まれた銅膜からなる複数のダミーパターン１７ｄを形成する。図６Ａは、この状態を表す平面図である。また、図６Ｂの（ｂ）は、ＣＭＰ処理後の銅膜の厚さを表す図である。図６Ａに示すように、図面の左側から右側に向かって、第１の配線層１７ａ、複数のダミーパターン１７ｄ、第２の配線層１７ｂ、複数のダミーパターン１７ｄ、および第３の配線層１７ｃが順に配置されている。第１の配線層１７ａと複数のダミーパターン１７ｄのうち、第１の配線層１７ａに最も近いダミーパターン１７ｄとの間には他の配線層が配置されていない。
【００３２】
（比較例）
比較例として、第１実施例のダミーパターの代わりに、０．６×０．６μｍの大きさを有し、平面視で、単位面積当たりの密度が２５％の複数のダミーパターン１７ｅを形成した。図６ＣはＣＭＰ処理後の状態を表す平面図、図６Ｄの（ａ）は銅膜形成後のオーバーフィル量を表す図、図６Ｄの（ｂ）はＣＭＰ処理後の銅膜の厚さを表す図である。
【００３３】
（結果）
図６Ｂの（ａ）に示すように、第１実施例の密配線部１０ａ上のオーバーフィル量が抑制され、疎配線部１０ｂと太配線部１０ｃの間のメタルフィル部１０ｄ上のオーバーフィル量が底上げされていることが分かる。この結果、図６Ｂの（ｂ）に示すように、ＣＭＰ処理後のＥｒｏｓｉｏｎ量が抑制されていることが分かる。
【００３４】
これに対して、図６Ｄの（ａ）に示すように、比較例の密配線部１０ａ上のオーバーフィル量が多くなっていることが分かる。この結果、図６Ｄの（ｂ）に示すように、ＣＭＰ処理後のＥｒｏｓｉｏｎ量も十分に抑制できていないことが分かる。
【００３５】
なお、上記第１実施例では、ダミーパターンとして、第２のライン・アンド・スペースパターンに埋め込んだ銅膜からなるメタルフィルを元に説明した。しかし、第２の溝の幅及び第２の溝間のスペース部の幅が同様の関係になるように設定することによって、第２のライン・アンド・スペースパターンのライン部を、平面視で縦方向（第１の配線層が延在する方向）に複数に分割して、粒々のブロック状に形成したものもダミーパターンとして適用可能である。
【符号の説明】
【００３６】
１  絶縁膜
１ａ  最上面
１０ａ  密配線部
１０ｂ  疎配線部
１０ｃ  太配線部
１１  銅膜
１２ａ、１２ｂ、１２ｃ  オーバーフィル
１３  段差
１５ａ  第１の溝（ライン部）
１５ｂ  第３の溝（ライン部）
１５ｃ  第４の溝（ライン部）
１５ｄ  第２の溝（ライン部）
１６ａ  第１ライン・アンド・スペースパターン
１６ｂ  第３のライン・アンド・スペースパターン
１６ｃ  第４のライン・アンド・スペースパターン
１６ｄ  第２のライン・アンド・スペースパターン
１７ａ  第１の配線層
１７ｂ  第２の配線層
１７ｃ  第３の配線層
１７ｄ、１７ｅ  ダミーパターン
１８ａ、１８ｂ、１８ｃ、１８ｄ  スペース部
【図１】
2014078588.tif 000003
【図２】
2014078588.tif 000004
【図３】
2014078588.tif 000005
【図４】
2014078588.tif 000006
【図５】
2014078588.tif 000007
【図６】
2014078588.tif 000008