(57)【要約】【課題】ＰＣＩ  Ｅｘｐｒｅｓｓにて通信を行うデバイスにおいて、初期化処理に時間のかかる遅いデバイスに制限されずに各デバイスの初期化処理を実行でき、短時間で装置の起動できる記録装置を提供することである。【解決手段】ＰＣＩ  Ｅｘｐｒｅｓｓにて通信を行うデバイスにおいて、リセット解除ではなく先行して処理開始用信号を用いて初期化処理をリンク確立処理に時間のかかるデバイス対して処理を開始するように制御をする。これにより、ＰＣＩ  Ｅｘｐｒｅｓｓ通信を行うデバイスの初期化処理をリンクトレーニングシーケンス行う時間を確保できるように処理を終了させ、所定時間内にリンクアップを行うことが可能になる。【選択図】  図５
2014071485.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩ  Ｅｘｐｒｅｓｓに従ってデータ通信を行うように構成した第１のデバイスと第２のデバイスとを備えた記録装置であって、
前記記録装置への起動の指示に応じて、前記第１のデバイスと前記第２のデバイスとに電力を供給を開始し、供給電圧が安定したことを示す出力安定信号を出力する電源制御部と、
前記電源制御部から前記出力安定信号を受信し、該受信に応じて前記第２のデバイスと比較して初期化処理に時間を要する前記第１のデバイスに対して、前記第２のデバイスのリンク確立処理の開始に先行して初期化処理を開始するよう指示する制御手段とを有することを特徴とする記録装置。
【請求項２】
前記第１のデバイスと前記第２のデバイスとに動作のための基準クロックを供給するクロックとをさらに有し、
前記制御手段は、前記出力安定信号の受信に応じて、前記クロックを制御して前記第１のデバイスと前記第２のデバイスとを前記基準クロックを供給するよう制御することを特徴とする請求項１に記載の記録装置。
【請求項３】
前記第１のデバイスは前記初期化処理の終了後、リンク確立処理を開始し、前記第２のデバイスは前記出力安定信号の受信に応じてリセット解除後にリンク確立処理を開始することを特徴とする請求項１又は２に記載の記録装置。
【請求項４】
前記リセット解除から前記リンク確立処理の終了までの最長の時間が、予め定められていることを特徴とする請求項３に記載の記録装置。
【請求項５】
前記記録装置は、
ホスト装置から受信した画像データに基づいて記録媒体に画像を記録するプリンタエンジンと、
前記ホスト装置からの前記画像データを受信して画像処理を実行して前記プリンタエンジンに記録データを供給するとともに、前記プリンタエンジンの記録制御を行うプリンタコントローラとを含み、
前記コントローラは、
前記第１のデバイスは、前記画像データの受信と前記画像処理の一部と前記プリンタエンジンの記録制御とを行い、
前記第２のデバイスは、前記画像処理の残りの一部を実行することを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。
【請求項６】
前記ホスト装置から受信する画像データはＰＤＬデータであり、
前記第２のデバイスは、前記ＰＤＬデータの処理を実行することを特徴とする請求項５に記載の記録装置。
【請求項７】
前記第１のデバイスと前記第２のデバイスとの間では、ＰＣＩ  Ｅｘｐｒｅｓｓに従って、前記ＰＤＬデータと、前記ＰＤＬデータの処理により得られたレンダリング後のデータの転送がなされることを特徴とする請求項６に記載の記録装置。
【請求項８】
前記プリンタエンジンはインクジェット記録方式に従って記録を行うことを特徴とする請求項５乃至７のいずれか１項に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録装置に関し、特に、ＰＣＩ  Ｅｘｐｒｅｓｓ（商標登録）に従って通信を行いリンクを確立するデバイスを備えた、例えば、インクジェット記録ヘッドを用いて記録を行う記録装置に関する。
【背景技術】
【０００２】
近年、広帯域幅シリアル通信規格であるＰＣＩ  Ｅｘｐｒｅｓｓ（登録商標）は、ネットワークや通信など幅広く利用されている。ＰＣＩ  Ｅｘｐｒｅｓｓ Generation 1規格ではデータ転送速度が２．５Ｇｂｐｓ、Generation 2規格では５．０Ｇｂｐｓ、Generation 3規格では８．０Ｇｂｐｓに処理能力が向上している。
【０００３】
ＰＣＩ  Ｅｘｐｒｅｓｓの構造は、トランザクション層、データリンク層、物理層から成る。この内、物理層では、リンク上の２つのデバイスのリンクを初期化し、データ転送と省電力機能の低レベル動作を管理する。データリンク層は、信頼性の高いデータ転送サービスと、フロー制御と電力のリンク管理とをわずかなオーバヘッドで行える通信機構をトランザクション層に提供する。トランザクション層は、ロード／ストア・データ転送機構の実装に使用されるデータパケットを生成および消費し、さらにリンク上の２つのコンポーネント間におけるこれらのパケットのフロー制御の管理を行っている。
【０００４】
ＰＣＩ  Ｅｘｐｒｅｓｓの規格では、デバイスへの電源投入後、リセットが解除されてから１００ミリ秒以内にデバイス自体の初期化処理を終了して、リンクトレーニングシーケンスに入る。そして、リンク確立処理を終えリンクアップしてコンフィグレーションリクエストを受け入れ可能な状態にとならなければならないことが定められている。
【０００５】
しかしながら、通信を行うデバイス毎の初期化処理の時間に差があるような構成では、一方のデバイスの初期化処理が終了せず、ＰＣＩ  Ｅｘｐｒｅｓｓ規格で定める時間内にリンクトレーニングシーケンスに必要な時間を確保することができないことがある。このため、通信デバイス間がリンクアップすることができない問題があった。
【０００６】
このような問題を解決するために、図６に示すように、リンクアップを行う２つのＰＣＩｅ通信デバイス１１、１２の間に中継部（例えば、ＰＣＩｅスイッチ）１３と電源供給部１５からの電源供給を制御する電源供給制御部１４を設ける構成が知られている。この構成では、初期化処理に時間のかかるＰＣＩｅ通信デバイスへ１２の電源供給に対して、ＰＣＩｅ通信デバイス１２の起動処理が完了した通知を受けてから中継部１３への電源供給が行われるように電源供給を遅らせる制御を電源供給制御部１４で実行する。このように電源供給を遅延させることで、中継部１３により行われるリセット解除を合わせて遅延させることが可能となり、リンクトレーニングシーケンスに入る時点までに初期化処理を終了させリンクアップを行うよう制御する（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−０２２４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら上記従来例では、中継部への電源供給タイミングの制御によりリセット解除を遅延させリンクアップ行うよう制御するので、初期化処理時間の長いデバイスに合わせて処理を実行するため、システム全体の起動時間が長くなってしまう問題がある。また、ＰＣＩ  Ｅｘｐｒｅｓｓで通信を行うデバイス間に中継部を必要とするため、装置の部品コストと基板面積が増えてしまうという問題もある。
【０００９】
本発明は上記従来例に鑑みてなされたもので、ＰＣＩ  Ｅｘｐｒｅｓｓを採用するデバイスの初期化を高速に、かつ、小型化した構成をもちいて安価で行うことが可能な記録装置を提供すること目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の記録装置は次のような構成からなる。
【００１１】
即ち、ＰＣＩ  Ｅｘｐｒｅｓｓに従ってデータ通信を行うように構成した第１のデバイスと第２のデバイスとを備えた記録装置であって、前記記録装置への起動の指示に応じて、前記第１のデバイスと前記第２のデバイスとに電力を供給を開始し、供給電圧が安定したことを示す出力安定信号を出力する電源制御部と、前記電源制御部から前記出力安定信号を受信し、該受信に応じて前記第２のデバイスと比較して初期化処理に時間を要する前記第１のデバイスに対して、前記第２のデバイスのリンク確立処理の開始に先行して初期化処理を開始するよう指示する制御手段とを有することを特徴とする。
【発明の効果】
【００１２】
従って本発明によれば、初期化処理に時間を要するデバイスに対して、他のデバイスのリンク確立処理の開始に先行して初期化処理を開始するよう指示するので、より高速に装置を起動することが可能になるという効果がある。また、従来のように、ＰＣＩ  Ｅｘｐｒｅｓｓを採用するデバイスの間に中間的な装置を必要としないので、より装置を小型化するとともに、装置コストを削減することができるという効果もある。
【図面の簡単な説明】
【００１３】
【図１】本発明の代表的な実施例であるＡ０やＢ０サイズの記録媒体を用いる記録装置の外観斜視図である。
【図２】図１に示す記録装置の概略構成を示すブロック図である。
【図３】プリンタコントローラの詳細な構成を示すブロック図である。
【図４】本発明の実施例に従うＰＣＩ  Ｅｘｐｒｅｓｓを用いたリンクアップまでのタイミングチャートである。
【図５】本発明の実施例に従うＰＣＩ  Ｅｘｐｒｅｓｓの制御方法を適用しない場合における比較例としてのタイミングチャートである。
【図６】従来のＰＣＩ  Ｅｘｐｒｅｓｓに従う通信デバイスの電力制御方法を説明するブロック図である。
【発明を実施するための形態】
【００１４】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００１５】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１７】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００１８】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１９】
＜記録装置の全体概要（図１〜図２）＞
図１は本発明の代表的な実施例であるＡ０やＢ０サイズなどの大きなサイズの記録媒体を用いるインクジェット記録装置の外観斜視図である。
【００２０】
図１に示すインクジェット記録装置（以下、記録装置）１００は、１０インチ〜４４インチサイズのロール紙に記録が可能である。記録装置１００は、本体部を乗せるスタンド１０１、排紙された記録紙を積載するスタッカ１０２を備える。また、記録装置１００には、種々の記録情報や設定結果などを表示するための表示パネル１０３と、記録モードや記録紙などの設定をするための操作パネル１０４がその上面に配設されている。また、開閉可能なアッパーカバー１０６も備えられている。
【００２１】
さらに、記録装置１００の両脇には、ブラック、シアン、マゼンタ、イエロなどのインクタンクを収容して記録ヘッドにインクを供給するためのインクタンク収容部１０５が配置されている。
【００２２】
図２は図１に示す記録装置の制御構成を示すブロック図である。
【００２３】
図２に示されるように、記録装置１００は外部通信インタフェース１４０を介してホスト装置１５０と接続され、ホスト装置１５０から送信される画像データを受信して、記録用紙のような記録媒体に画像を形成する。記録装置１００は、プリンタコントローラ１１０、プリンタエンジン１２０、電源制御部１３０等によって構成される。プリンタコントローラの構成や機能については後で詳述するが、プリンタコントローラがホスト装置からの画像データの受信と画像処理を行い、プリンタエンジンの記録制御を行って、プリンタエンジンにより画像を記録する。
【００２４】
電源制御部１３０はプリンタコントローラ１１０やプリンタエンジン１２０などの各ブロックへの電力供給制御を行い、供給電源の出力が安定した時に出力安定信号（Power-good）をプリンタコントローラの有する機能ブロックへ通知する。
【００２５】
＜プリンタコントローラの構成（図３）＞
図３はプリンタコントローラ１１０の詳細な構成を示すブロック図である。
【００２６】
プリンタコントローラ１１０は、パーソナルコンピュータ等のホスト装置から印刷指示と印刷用の画像データとを受信し、受信した画像データをプリンタエンジン（図外）で印刷可能な二値画像データに変換し、プリンタエンジン１２０へと出力する。プリンタコントローラ１１０は、図３に示すように、主制御ユニット２０２と記録装置の機能拡張が可能な機能拡張ユニット３０１とを含む。
【００２７】
主制御ユニット２０２は、ＡＳＩＣ２０３と操作部２１６と表示部２１７とＲＴＣ２１９とＥＥＰＲＯＭ２２０とＲＡＭ２２１とＲＯＭ２２２とを含む。
【００２８】
ＡＳＩＣ２０３は、ＣＰＵ２０４と画像処理部２０５と操作部制御回路部２０６と表示部制御回路部２０７とネットワークインタフェース２０８と内部信号通信部２０９とＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８とを含む。また、ＡＳＩＣ２０３はさらに、シリアル通信制御回路部２１０とＥＥＰＲＯＭコントローラ２１１とＲＡＭコントローラ２１２とＲＯＭコントローラ２１３とプリンタエンジンインタフェース２１４とを含む。
【００２９】
これらの各ブロックは、それぞれバスラインを介して、システムバスブリッジ２１５に接続されている。また、これらのブロックは、システム半導体装置として、つまり、１つのパッケージに封止されたＡＳＩＣ２０３として実装されている。
【００３０】
ＣＰＵ２０４は、プリンタコントローラ１１０の全体の制御を司り、ＲＡＭ２２１又はＲＯＭ２２２に格納されている制御手順を、順次読み出し、実行する。これによってＣＰＵ２０４は、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８への制御・指示を行い初期化処理やリンク確立の制御などを行う。また、ＣＰＵ２０４は、操作部制御回路部２０６と表示部制御回路部２０７とを介して操作部２１６と表示部２１７との制御を実行する。さらに、ＣＰＵ２０４は、受信した画像データを画像形成のための記録データに変換するための画像処理部２０５の制御や、生成された記録データをプリンタエンジン１２０へ転送するためのプリンタエンジンインタフェース２１４の制御等を実行する。
【００３１】
画像処理部２０５は、ホスト装置１５０から受信した画像データを、プリンタエンジン１２０で印刷可能な二値画像データに変換する。操作部制御回路部２０６は、操作部２１６を構成するスイッチが出力する電気信号の状態を、ＣＰＵ２０４によるリード命令に応じて、レジスタ情報として通知する。操作部制御回路部２０６は、スイッチが出力する電気信号の状態に変化が生じると、割り込み信号を生成し、ＣＰＵ２０４に送信する。表示部制御回路部２０７は、表示部２１７を構成するＬＣＤとＬＥＤランプとに電気信号を出力する。
【００３２】
ネットワークインタフェース２０８は、１０００ＢＡＳＥ−Ｔ等のネットワーク通信方式に準拠した送受信機能を提供するブロックである。また、ネットワークインタフェース２０８は、接続したネットワーク通信速度を示すＬＥＤなどの表示部（不図示）を備えても良い。ネットワークインタフェース２０８は、ネットワークを介して接続されたパーソナルコンピュータやワークステーション等のホスト装置１５０との間でデータの送受信を行い、また、ネットワークに接続されているＳＭＴＰサーバに、メッセージを送信する。
【００３３】
シリアル通信制御回路部２１０は、シリアル通信インタフェースを介して、ＡＳＩＣ２０３に接続されているＲＴＣ２１９を制御する。一方、ＣＰＵ２０４は、シリアル通信制御回路部２１０のレジスタの値を読み出し、書き込みを実行することによって、接続されているＲＴＣ２１９の情報を読み出すことができ、また、ＲＴＣ２１９へ情報を書き込む。なお、シリアル通信インタフェースの通信方式として、２線式インタフェースのＩ２Ｃ（登録商標）、３線式インタフェースのＳＰＩ（登録商標）、Ｍｉｃｒｏｗｉｒｅ（登録商標）のうち、いずれの方式を採用するようにしてもよい。
【００３４】
ＥＥＰＲＯＭコントローラ２１１は、シリアル通信インタフェースを介して、ＡＳＩＣ２０３に接続されているＥＥＰＲＯＭ２２０を制御する。ＥＥＰＲＯＭコントローラ２１１は、ＣＰＵ２０４からの読み出し要求に応じて、必要な制御信号を生成し、ＥＥＰＲＯＭ２２０に予め格納されているデータを読み出し、システムバスブリッジ２１５を介して、読み出した内容をＣＰＵ２０４に送り返す。また、ＥＥＰＲＯＭコントローラ２１１は、ＣＰＵ２０４からの書き込み要求に応じて、必要な制御信号を生成してシリアル通信インタフェースを介してＥＥＰＲＯＭ２２０の内容を書き換える。なお、シリアル通信インタフェースの通信方式は、ＲＴＣ２１９を接続するシリアル通信インタフェースと同様に、Ｉ２Ｃ（登録商標）、ＳＰＩ（登録商標）、Ｍｉｃｒｏｗｉｒｅ（登録商標）のうち、いずれの方式を採用するようにしてもよい。
【００３５】
なお、ＲＴＣ２１９とＥＥＰＲＯＭ２２０とは、互いに異なる制御ブロック、即ち、シリアル通信制御回路部２１０、ＥＥＰＲＯＭコントローラ２１１によって制御される。しかし、１つの制御ブロックに、ＲＴＣデバイスとＥＥＰＲＯＭデバイスとを接続し、デバイスアドレス情報に応じて、アクセスするデバイスを特定するようにしてもよい。
【００３６】
ＲＡＭコントローラ２１２は、ＲＡＭバスを介して、ＡＳＩＣ２０３に接続されているＲＡＭ２２１を制御する。ＲＡＭコントローラ２１２は、ＣＰＵ２０４とＤＭＡＣとを有する各ブロックとＲＡＭ２２１との間で、書き込み又は読み出されるデータを中継する。ＲＡＭコントローラ２１２は、ＣＰＵ２０４と各ブロックとからの読み出し要求や書き込み要求に応じて、必要な制御信号を生成し、ＲＡＭ２２１への書き込み、ＲＡＭ２２１からの読み出しを実行する。
【００３７】
ＲＯＭコントローラ２１３は、ＲＯＭバスを介して、ＡＳＩＣ２０３に接続されているＲＯＭ２２２を制御する。ＲＯＭコントローラ２１３は、ＣＰＵ２０４による読み出し要求に応じて、必要な制御信号を生成し、ＲＯＭ２２２に予め格納されている制御手順やデータを読み出し、システムバスブリッジ２１５を介して、上記読み出した内容をＣＰＵ２０４に転送する。また、ＲＯＭ２２２がフラッシュメモリ等の電気的書換可能なデバイスで構成されている場合、ＲＯＭコントローラ２１３は、必要な制御信号を発生し、ＲＯＭ２２２の内容を書き換える。
【００３８】
内部信号通信部２０９は、電源制御部１３０、機能拡張ユニット３０１が有するＡＳＩＣ３０２やクロック制御部３１１、リセット制御部３１３等とのデータを送受信する制御を行う。
【００３９】
ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８は、ＣＰＵ２０４にて制御され、初期化処理やリンク確立処理を行い、機能拡張ユニット３０１が有するＡＳＩＣ３０２のＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５と接続してデータ通信を行う。また、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８はＣＰＵ２０４にて制御実行される初期化処理において内部のレジスタ設定処理の実行等ソフト処理が含まれるためソフト処理負荷や電気的時定数の条件変化によって処理時間が変動する。このため、ＰＣＩ  Ｅｘｐｒｅｓｓにてリンクアップして通信を行うために行う対向デバイスとリンクトレーニングシーケンスに必要な時間を規格により定められている１００ミリ秒以内に確保出来ないことがある。一方、リンクトレーニングシーケンスでは通信を行う各デバイスにおいてリンク確立処理が同時に行われている時間が数１０ミリ秒以上確保されることが求められている。なお、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８を第１のデバイス、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５を第２のデバイスという。
【００４０】
プリンタエンジンインタフェース２１４は、プリンタコントローラ１１０とプリンタエンジン１２０との間で、データを送受信するブロックである。プリンタエンジンインタフェース２１４は、ＤＭＡＣを有する。そして、プリンタエンジンインタフェース２１４は、画像処理部２０５で生成され、ＲＡＭ２２１に格納されている二値画像データを、ＲＡＭコントローラ２１２を介して、順次読み出し、プリンタエンジン１２０に転送する。
【００４１】
なお、画像処理部２０５とネットワークインタフェース２０８とＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８は、プリンタエンジンインタフェース２１４と同様に、ＤＭＡＣを有し、メモリアクセス要求を発行する。システムバスブリッジ２１５は、ＡＳＩＣ２０３を構成する各ブロック間を接続し、また、複数のブロックから同時にアクセス要求が発行された場合に、バス権を調停する。ＣＰＵ２０４とＤＭＡＣを有する各ブロックとが、ＲＡＭコントローラ２１２を介して、ＲＡＭ２２１へのアクセス要求をほぼ同時に発行する場合には、システムバスブリッジ２１５は、予め指定された優先権に従って、調停を実行する。
【００４２】
操作部２１６は、記録装置１００の動作を設定するボタンに連動するスイッチで構成され、これらスイッチの状態を、電気信号として出力する。また、操作部２１６は、操作ボタンを操作することによるスイッチ状態の変化を、電気信号の変化として出力する。操作部２１６には、動作モードを切り替えるオンラインボタンやメニュー画面の表示を指示するメニューボタン、メニュー画面から項目を選択するための上下左右方向の十字ボタン、選択項目を確定するＯＫボタンを有する。また、操作部２１６は、印刷の停止を指示するストップボタンと、記録用紙の給紙方法を選択する給紙選択ボタンとを有する。
【００４３】
表示部２１７は、ＬＣＤとＬＥＤランプ等によって構成されている。そのＬＣＤは、記録装置１００の動作状態を表示し、また、操作部２１６のメニューボタン等の操作によって、メニュー画面を表示する。ＬＥＤランプは、記録装置１００の動作状態の表示や警告表示を行う。
【００４４】
ＲＴＣ（リアルタイムコントローラ）２１９は、シリアル通信インタフェースを備えているＲＴＣデバイスと、基準クロックを生成するための水晶振動子等で構成されている。ＲＴＣ２１９は、年月日、曜日、秒単位の時刻を計時し、シリアル通信インタフェースを介して、時刻情報を通知する。
【００４５】
ＥＥＰＲＯＭ２２０は、シリアル通信インタフェースを備えたＥＥＰＲＯＭ等で構成され、記録装置１００の制御に必要なパラメータを格納する。ＲＡＭ２２１は、同期ＤＲＡＭ等で構成され、ＣＰＵ２０４が実行する制御手順の格納、画像処理部２０５において生成された画像形成のための記録データの一時的な記憶、ＣＰＵ２０４の作業領域等を提供する。
【００４６】
また、ＲＡＭ２２１は、ネットワークインタフェース２０８が、ホスト装置１５０から受信した画像データの一時的なバッファリングや、機能拡張ユニットとの間で受け渡しされるデータを一時保存するため等に用いられる。
【００４７】
ＲＯＭ２２２は、フラッシュメモリ等で構成され、ＣＰＵ２０４が実行する制御手順を格納する。フラッシュメモリは、電気的書換可能な不揮発性デバイスであり、決められたシーケンスに従うことによって、制御手順を書き換えることができる。
【００４８】
この他、各回路ブロックは、動作モード等を設定するレジスタを備え、ＣＰＵ２０４は、レジスタアクセスバス（不図示）を介して、各回路ブロックの動作モード等を設定することができる。
【００４９】
機能拡張ユニット３０１は主制御ユニット２０２と内部信号通信部やＰＣＩ  Ｅｘｐｒｅｓｓ通信部を介して接続される。機能拡張ユニット３０１は、ＡＳＩＣ３０２とＲＡＭ３０９とＲＯＭ３１０とクロック制御部３１１とクロック３１２とを含む。
【００５０】
ＡＳＩＣ３０２は、ＣＰＵ３０３と内部信号通信部３０４とＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５とＲＡＭコントローラ３０６とＲＯＭコントローラ３０８とを含む。これらの各ブロックは、それぞれバスラインを介して、システムバスブリッジ３０７に接続されている。また、これらのブロックは、システム半導体装置として、つまり、１つのパッケージに封止されたＡＳＩＣ３０２として実装されている。
【００５１】
また、ＡＳＩＣ３０２の各ブロックはＡＳＩＣ２０３における各ブロックと同様の機能を有しており、各機能の詳細については記載を省略する。
【００５２】
クロック制御部３１１は電源制御部１３０から供給電源が安定したことを示す出力安定信号（Power-good）４０１の通知を受信する。そして、クロック３１２に対してＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５への基準クロックの出力制御信号（REFCLK-EN）４０４を通知する。また、ＡＳＩＣ２０３の内部信号通信部２０９に対して処理開始用信号（Delayed power-good）４０５を通知する。
【００５３】
クロック３１２は、基準クロックを生成するための水晶振動子等で構成され、ＡＳＩＣ３０２に対して基準クロックを供給する。また、クロック制御部３１１からの出力制御信号(REFCLK-EN)に応じてＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８、３０５に基準クロック（PCIe REFCLK）４０３を出力する。
【００５４】
リセット制御部３１３は電源制御部１３０より供給電圧の出力安定信号（Power-good）４０１の通知に応じてリセット信号（PLTRST-N）４０２の出力を制御し、内部信号通信部２０９、３０４へリセット信号を出力する。これにより、主制御ユニット及び機能拡張ユニットのリセットが解除される。
【００５５】
この実施例では、機能拡張ユニット３０１はホスト装置１５０より受信したＰＤＬで記述された画像データ（以下、ＰＤＬデータ）を主制御ユニット２０２から受信する。そして、中間データであるディスプレイリストの生成、及びレンダリングを行い、レンダリング後のデータを主制御ユニット２０２へ送出する。
【００５６】
まず、ネットワークインタフェース２０８を介してホスト装置１５０からＰＤＬデータを受信すると、ＣＰＵ２０４は受信したＰＤＬデータを、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８を介して機能拡張ユニット３０１のＲＡＭ３０９に格納する。ＣＰＵ３０３はＲＯＭ３１０に格納されたプログラムを実行して、ＲＡＭ３０９に格納されたＰＤＬデータから中間データであるディスプレイリストの生成とレンダリングとを実行する。そして、ＣＰＵ３０３はレンダリング後のデータを、再びＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５を介して主制御ユニット２０２のＲＡＭ２２１に送出して格納する。
【００５７】
そのため、ＲＯＭ３１０は機能拡張ユニット３０１の制御制御プログラムとＰＤＬデータを処理するための変換プログラムを格納している。ＲＡＭ３０９はデータの読み書きが可能であり、ＲＯＭ３１０内のプログラムを展開し、機能拡張ユニットの制御プログラムの実行とＰＤＬデータ処理のための作業領域として使用される。また、ＲＡＭ３０９はホスト装置１５０との間で送受信される各種制御データを一時的に格納するためのバッファメモリとしても使用される。
【００５８】
このように、ＰＤＬデータの処理という観点からすると、主制御ユニット２０２と機能拡張ユニット３０１とはその処理負荷を分散し、主制御ユニット２０２で画像処理の一部を担当し、機能拡張ユニット３０１で残りの画像処理を担当するようにしている。
【００５９】
プリンタエンジン１２０は、プリンタコントローラ１１０から送出された二値画像データに基づいて、記録媒体上に画像を印刷する印刷機構である。
【００６０】
次に、図面を参照しながら、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部の初期化処理、リンク確立処理のタイミングについて説明する。
【００６１】
１．比較例の説明（図４）
まず、本発明の実施例に対する比較例を参照して、本発明の実施例に従うＰＣＩ  Ｅｘｐｒｅｓｓの制御方法を適用しない場合に、通信デバイス間のリンクアップにどれ程の時間を要するのかを説明する。
【００６２】
図４は本発明の実施例に従うＰＣＩ  Ｅｘｐｒｅｓｓの制御方法を適用しなかった場合の通信デバイス間のリンクアップまでのタイミングチャートである。
【００６３】
図４によれば、記録装置１００の電源が投入され電源制御部１３０より電力供給が開始され、しばらくすると供給電圧の出力が安定する。供給電圧の出力が安定すると、時刻ｔ＝Ｔ３において、電源制御部１３０は出力安定信号（Power-good）４０１をクロック制御部３１１、リセット制御部３１３及び各内部信号通信部２０９、３０４に通知する。時刻ｔ＝Ｔ４では、出力安定信号（Power-good）４０１を受信したクロック制御部３１１は、クロック３１２に対して基準クロックの出力制御信号（REFCLK-EN）４０４を通知して基準クロックの出力制御を行う。
【００６４】
これに応じ、クロック３１２は、時刻ｔ＝Ｔ５において、クロック制御部３１１からの出力制御信号（REFCLK-EN）４０４を受けて基準クロック（PCIe REFCLK）４０３を出力する。
【００６５】
リセット制御部３１３は、時刻ｔ＝Ｔ１において、電源制御部１３０より供給電圧の出力安定信号（Power-good）４０１の通知を受信してリセット信号（PLTRST-N）４０２の出力を制御して、内部信号通信部２０９，３０４へ通知する。主制御ユニット及び機能拡張ユニットのリセットが解除される。そして、リセット解除後に、時刻ｔ＝Ｔ１１において、ＣＰＵ２０４、３０３はＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８、３０５の初期化及びリンク確立処理を開始する。
【００６６】
そして、時刻ｔ＝Ｔ１２では、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の初期化処理が終了してリンク確立処理を開始する。一方、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８と３０５の間でリンクトレーニングシーケンスを行うには一定の時間（時刻ｔ＝Ｔ１３までの時間）が必要である。しかしながら、図４から分かるように、時刻ｔ＝Ｔ１３は、規定時間（Ｔ１〜Ｔ２）を過ぎた時刻であり、規定時間の最長時刻である時刻ｔ＝Ｔ２までにリンクトレーニングに必要な時間を確保することができない。ＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５は規定時間が経過すると、即ち、時刻ｔ＝Ｔ２に達すると、リンク確立処理を終了してしまい、リンクアップは不成立となる。
【００６７】
このように、本発明のＰＣＩ  Ｅｘｐｒｅｓｓの制御方法を適用しなかった場合には、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８と３０５の間でリンクアップトレーニングシーケンスに必要な時間を上述の規定時間内（Ｔ１〜Ｔ２：１００ｍｓ）に確保できない。この結果、ＰＣＩ  Ｅｘｐｒｅｓｓ通信デバイス間でリンクアップができずにデータ転送を行うことができない。
【００６８】
２．本発明の実施例の説明（図５）
図５はＰＣＩ  Ｅｘｐｒｅｓｓリンクアップまでのタイミングチャートである。
【００６９】
まず、記録装置１００の電源が投入され電源制御部１３０より電源供給が開始される。そして、供給電圧の出力が安定すると、時刻ｔ＝Ｔ３において、電源制御部１３０は出力安定信号（Power-good）４０１の通知をクロック制御部３１１、リセット制御部３１３及び各内部信号通信部２０９、３０４に行う。出力安定信号（Power-good）４０１を受信したクロック制御部３１１は、時刻ｔ＝Ｔ４において、クロック３１２に対して基準クロックの出力制御信号（REFCLK-EN）４０４を通知して基準クロックの出力制御を行う。同時に（ｔ＝Ｔ４）、クロック制御部３１１は処理開始用信号（Delayed power-good）４０５を内部信号通信部２０９に通知する。
【００７０】
クロック３１２は、時刻ｔ＝Ｔ５において、クロック制御部３１１からの出力制御信号（REFCLK-EN）を４０４受けて基準クロック（PCIe REFCLK）４０３を出力する。
【００７１】
次に、内部信号通信部２０９は処理開始用信号（Delayed power-good）４０５の受信をＣＰＵ２０４に通知する。内部信号通信部２０９より通知を受けたＣＰＵ２０４は、基準クロックの出力安定時間（数ｍｓ）経過後に、時刻ｔ＝Ｔ６において、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の初期化及びリンク確立処理を開始する。
【００７２】
即ち、リセット制御部３１３は電源制御部１３０より供給電圧の出力安定信号（Power-good）４０１の通知を受けてリセット信号（PLTRST-N）４０２の制御を行う。また、時刻ｔ＝Ｔ１では、リセット信号（PLTRST-N）４０２を内部信号通信部２０９、３０４へ通知して、主制御ユニット及び機能拡張ユニットのリセットが解除される。
【００７３】
そして、リセット解除後に、時刻ｔ＝Ｔ７において、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５はソフト制御の介在なしにハードウェア動作にて初期化及びリンク確立処理を開始する。さらに、時刻ｔ＝Ｔ８では、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の初期化が終了してリンク確立処理を開始する。
【００７４】
このようにして、時刻ｔ＝Ｔ９では、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８と３０５との間でリンクトレーニングシーケンスが行われてリンク確立処理が終了し、リンクアップする。即ち、時刻ｔ＝Ｔ８では、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の初期化及びリンク確立処理が終了後、時刻ｔ＝Ｔ９において、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部３０５の初期化及びリンク確立処理が終了してリンクアップする。
【００７５】
このように、初期化とリンク確立処理に時間の要するＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の処理をREFCLK-EN信号の通知により開始することでリセット解除からの規定時間内にリンクトレーニングシーケンスに必要な時間を確保することができる。なお、この規定時間とは、図４に示されているように、Ｔ１〜Ｔ２の間の１００ミリ秒である。よって、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部間はリンクアップしてデータ転送を行うことが可能である。
【００７６】
従って以上説明した実施例によれば、ＰＣＩ  Ｅｘｐｒｅｓｓ通信を行うシステムではリセット解除ではなく先行して処理開始用信号４０５を用いて初期化処理及びリンク確立処理に時間のかかるデバイス対して処理を開始するように制御することができる。この制御を行うことにより、規定時間内（Ｔ１〜Ｔ２の間の１００ミリ秒）にリンクトレーニングシーケンスに必要な時間を確保することができる。これにより、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部のリンクアップを保証するとともに記録装置の起動時間の遅延を抑制することができる。
【００７７】
以上説明した実施例では、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部が中間的な装置を必要とせずに信号ラインの追加だけで通信制御が可能であるので、装置全体の部品コストを削減するとともに、ＡＳＩＣ基板面積を削減して装置の小型化を図ることができる。
【００７８】
なお、以上説明した実施例では、主制御ユニット側のＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８のみを基準クロックが安定したタイミングにて初期化処理を開始するように制御を行ったが、機能拡張ユニット側を同様に制御することも可能である。また、双方のＰＣＩ  Ｅｘｐｒｅｓｓ通信部も同様に制御しても良い。
【００７９】
また、以上説明した実施例では、ＣＰＵ２０４が、ＰＣＩ  Ｅｘｐｒｅｓｓ通信部２１８の初期化処理を、基準クロックが安定する時間をＲＴＣ２１９からの情報により計測して待ち合わせて開始するように制御した。しかしながら、本発明はこれにより制限されるものではなく、通知される処理開始用信号４０５自体を所定の時間、遅延させて通知するように構成しても良い。その際、所定時間、その信号を遅延させるための構成は、抵抗とキャパシタでの遅延回路の時定数を適切に設定することで容易に実現できるので、回路規模と回路のコストアップの抑制に資するものとなる。
【００８０】
さらに、以上説明した実施例では、クロック制御部３１１、クロック３１２、リセット制御部３１３について機能拡張ユニット側に搭載されるとしたが、これに限らず、主制御ユニット側に搭載される構成にしても良い。また、電源制御部１３０についてもプリンタコントローラ１１０内にある構成としても良い。
【００８１】
また、以上説明した実施例では、電源投入後におけるＰＣＩ  Ｅｘｐｒｅｓｓの制御について言及したが、これに限らず、例えば、記録装置の休止状態から復帰時やハイバネーションからの復帰時にも前述の実施例と同様な制御を行うようにしても良い。
【００８２】
なお前述の実施例では、Ａ０やＢ０サイズの大判サイズの記録媒体に記録を行うインクジェット記録方式を用いた記録装置を例に説明をしたが、本発明は、前述の実施例に限定されるものではなく種々の応用が可能である。例えば、Ａ４やＢ５などの小さなサイズの記録媒体を使用するオフィスやパーソナルユースのインクジェット記録装置や、レーザビームプリンタなどにも本発明を適用することが可能である。さらに、記録装置のみならず、スキャナやファクシミリ機能を組み込んだ多機能プリンタ装置など、ＰＣＩ  Ｅｘｐｒｅｓｓを用いて通信を行う他の電子機器に応用可能であることは明らかである。
【００８３】
また、本発明は前記実施例に限定されるものではなく、その実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施例には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出される。例えば、実施例に開示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された発明として抽出される。
【図１】
2014071485.tif 000003
【図２】
2014071485.tif 000004
【図３】
2014071485.tif 000005
【図４】
2014071485.tif 000006
【図５】
2014071485.tif 000007
【図６】
2014071485.tif 000008