(57)【要約】【課題】シリアル通信の実行中にＰＬＬ回路のような逓倍手段のロック状態が解除された場合に、シリアル通信を中断することなく画像の乱れを抑制することのできる画像処理装置及びデータ転送方法を提供すること。【解決手段】シリアル通信により受信する第１クロックがＰＬＬ回路５８２により周波数逓倍されて第２クロックが出力され、その第２クロックに従って画像データ及び同期信号がシリアルデータからパラレルデータに変換されると共に、その変換後の画像データ及び同期信号に基づいて画像処理回路５８４で予め設定された処理が実行される構成において、シリアル通信の実行中にＰＬＬ回路５８２のロック状態が解除された場合には、ＰＬＬ回路５８２がロック状態に移行するまでの間、画像処理回路５８４に入力される同期信号がマスク処理部５８５により予め定められた値に固定される。【選択図】図２
2014236299.tif 000002
【特許請求の範囲】
【請求項１】
シリアル通信により第１クロック、画像データ、及び同期信号を受信する受信手段と、
前記第１クロックを周波数逓倍して第２クロックを出力する第１逓倍手段と、
前記第１逓倍手段から出力される前記第２クロックに従って前記画像データ及び前記同期信号をシリアルデータからパラレルデータに変換する第１変換手段と、
前記第１変換手段から入力される変換後の前記画像データ及び前記同期信号に基づいて予め設定された処理を実行する処理手段と、
前記シリアル通信の実行中に前記第１逓倍手段のロック状態が解除された場合に、前記第１逓倍手段がロック状態に移行するまでの間、前記処理手段に入力される前記同期信号を予め定められた値に固定する信号固定手段と、
を備える画像処理装置。
【請求項２】
前記同期信号が、前記画像データにおけるラインの切り替えタイミングを示す第１同期信号、及び前記画像データにおけるページの切り替えタイミングを示す第２同期信号を含む請求項１に記載の画像処理装置。
【請求項３】
前記第１変換手段から前記処理手段に入力される前記画像データ及び前記同期信号の出力を予め設定された遅延時間だけ遅延させる遅延手段を更に備える請求項１又は２に記載の画像処理装置。
【請求項４】
前記第１クロックを生成するクロック生成手段と、
前記クロック生成手段により生成された前記第１クロックを周波数逓倍して第３クロックを出力する第２逓倍手段と、
前記第２逓倍手段から出力される前記第３クロックに従って前記画像データ及び同期信号をパラレルデータからシリアルデータに変換する第２変換手段と、
前記クロック生成手段から出力される前記第１クロックと前記第２変換手段から出力される前記画像データ及び前記同期信号とをシリアル通信により送信する送信手段と、
を備える請求項１〜３のいずれかに記載の画像処理装置。
【請求項５】
原稿から画像データを読み取る画像読取部を更に備え、
前記処理手段が、前記画像データに対して予め設定された画像処理を実行する請求項１〜４のいずれかに記載の画像処理装置。
【請求項６】
前記第１逓倍回路及び前記第２逓倍回路の少なくとも一方がＰＬＬ回路である請求項１〜５のいずれかに記載の画像処理装置。
【請求項７】
シリアル通信により第１クロック、画像データ、及び同期信号を受信する受信手段と、前記第１クロックを周波数逓倍して第２クロックを出力する第１逓倍手段と、記第１逓倍手段から出力される前記第２クロックに従って前記画像データ及び前記同期信号をシリアルデータからパラレルデータに変換する第１変換手段と、前記第１変換手段から入力される変換後の前記画像データ及び前記同期信号に基づいて予め設定された処理を実行する処理手段と、を備える画像処理装置におけるデータ転送方法であって、
前記シリアル通信の実行中に前記第１逓倍手段がロック状態であるか否かを判断する判断ステップと、
前記第１逓倍手段のロック状態が解除されたと判断された場合に、前記第１逓倍手段がロック状態に移行するまでの間、前記処理手段に入力される前記同期信号を予め定められた値に固定する信号固定ステップと、
を含むデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信により画像データを転送する画像処理装置及びデータ転送方法に関する。
【背景技術】
【０００２】
スキャナー、ファクシミリー装置、コピー機、及び複合機のような画像処理装置では、装置内部における画像データの転送がシリアル通信によって行われる場合がある。例えば、画像データを読み取る画像読取部から、画像データに対して画像処理を施す画像処理部への画像データの転送がシリアル通信によって行われる。このとき、シリアル通信では、転送クロック、画像データ、及び同期信号が画像読取部から画像処理部に転送される。なお、同期信号は、例えば画像データにおけるラインの切り替えタイミングを示す水平同期信号、及び画像データにおけるページの切り替えタイミングを示す垂直同期信号である。
【０００３】
また、この種の画像処理装置では、画像読取部及び画像処理部に、基準クロックを周波数逓倍して転送クロックを生成するＰＬＬ（Phase Locked Loop）回路が設けられる場合がある。具体的に、画像読取部では、ＰＬＬ回路による周波数逓倍後の転送クロックに従って画像データ及び同期信号がパラレルデータからシリアルデータに変換される。一方、画像処理部では、ＰＬＬ回路による周波数逓倍後の転送クロックに従って画像データ及び同期信号がシリアルデータからパラレルデータに変換される。これにより、画像読取部及び画像処理部の間で転送される基準クロックの周波数が低減可能である。
【０００４】
ところで、シリアル通信の実行中に、通信経路におけるノイズの影響などにより画像処理部側のＰＬＬ回路のロック状態が解除されると、ＰＬＬ回路から出力される転送クロックが不定状態となる。この場合、その転送クロックに従ってシリアルデータからパラレルデータに変換される画像データ及び同期信号に乱れが生じ、画像処理部の処理結果として得られる画像に乱れが生じるおそれがある。一方、ＰＬＬ回路のロック状態が解除されたときに、転送を中止させて読取位置を予め定められたライン分だけ戻し、画像読取を再開する技術が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１９８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、例えば画像読取部における画像データの読取動作を中断及び再開させることができず、シリアル通信による画像データの転送を中断及び再開させることができない構成も考えられる。
【０００７】
本発明の目的は、シリアル通信の実行中にＰＬＬ回路のような逓倍手段のロック状態が解除された場合に、シリアル通信を中断することなく画像の乱れを抑制することのできる画像処理装置及びデータ転送方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る画像処理装置は、受信手段、第１逓倍手段、第１変換手段、処理手段、及び信号固定手段を備える。前記受信手段は、シリアル通信により第１クロック、画像データ、及び同期信号を受信する。前記第１逓倍手段は、前記第１クロックを周波数逓倍して第２クロックを出力する。前記第１変換手段は、前記第１逓倍手段から出力される前記第２クロックに従って前記画像データ及び前記同期信号をシリアルデータからパラレルデータに変換する。前記処理手段は、前記第１変換手段から入力される変換後の前記画像データ及び前記同期信号に基づいて予め設定された処理を実行する。前記信号固定手段は、前記シリアル通信の実行中に前記第１逓倍手段のロック状態が解除された場合に、前記第１逓倍手段がロック状態に移行するまでの間、前記処理手段に入力される前記同期信号を予め定められた値に固定する。
【０００９】
本発明に係るデータ転送方法は、受信手段、第１逓倍手段、第１変換手段、及び処理手段を備える画像処理装置におけるデータ転送方法であって、判断ステップ及び信号固定ステップを含む。前記受信手段は、シリアル通信により第１クロック、画像データ、及び同期信号を受信する。前記第１逓倍手段は、前記第１クロックを周波数逓倍して第２クロックを出力する。前記第１変換手段は、前記第１逓倍手段から出力される前記第２クロックに従って前記画像データ及び前記同期信号をシリアルデータからパラレルデータに変換する。前記処理手段は、前記第１変換手段から入力される変換後の前記画像データ及び前記同期信号に基づいて予め設定された処理を実行する。前記判断ステップは、前記シリアル通信の実行中に前記第１逓倍手段がロック状態であるか否かを判断する。前記信号固定ステップは、前記第１逓倍手段のロック状態が解除されたと判断された場合に、前記第１逓倍手段がロック状態に移行するまでの間、前記処理手段に入力される前記同期信号を予め定められた値に固定する。
【発明の効果】
【００１０】
本発明によれば、シリアル通信の実行中にＰＬＬ回路のような逓倍手段のロック状態が解除された場合に、シリアル通信を中断することなく画像の乱れを抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係る複合機の構成を示す模式図。
【図２】本発明の実施の形態に係る複合機のハードウェア構成を示すブロック図。
【図３】本発明の実施の形態に係る複合機で実行されるデータ転送処理の一例を示すタイミングチャート。
【図４】本発明の実施の形態に係る複合機で実行されるデータ転送処理の他の例を示すタイミングチャート。
【発明を実施するための形態】
【００１２】
以下添付図面を参照しながら、本発明の実施の形態について説明し、本発明の理解に供する。なお、以下の実施の形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。
【００１３】
［複合機１０の概略構成］
まず、図１を参照しつつ、本発明の実施の形態に係る複合機１０の概略構成について説明する。なお、前記複合機１０は、本発明に係る画像処理装置の一例である。本発明は、プリンター、ファクシミリー装置、コピー機、パーソナルコンピューター、タブレット端末、スマートフォン及び携帯電話のように画像データの転送を伴う画像処理装置にも適用可能である。
【００１４】
前記複合機１０は、ＡＤＦ１、画像読取部２、画像形成部３、給紙部４、制御部５、及び操作表示部６を備える画像形成装置である。前記操作表示部６は、前記制御部５からの制御指示に応じて各種の情報を表示する液晶ディスプレーのような表示部、及びユーザーの操作に応じて前記制御部５に各種の情報を入力するタッチパネルなどの入力部を備える。
【００１５】
前記ＡＤＦ１は、原稿セット部１１、複数の搬送ローラー１２、原稿押さえ１３、及び排紙部１４を備える自動原稿搬送装置である。そして、前記ＡＤＦ１では、前記搬送ローラー１２各々が不図示のモーターで駆動されることにより、前記原稿セット部１１に載置された原稿が前記画像読取部２による画像データの読取位置を通過して前記排紙部１４まで搬送される。これにより、前記画像読取部２は、前記ＡＤＦ１により搬送される原稿から画像データを読み取ることが可能である。
【００１６】
前記画像読取部２は、原稿台２１、読取ユニット２２、ミラー２３、２４、光学レンズ２５、及びＣＣＤ（Charge Coupled Device）２６を備える。前記画像読取部２は、前記原稿台２１又は前記ＡＤＦ１にセットされた原稿から画像データを読み取る。前記原稿台２１は、前記画像読取部２の上面に設けられた原稿の載置部である。前記読取ユニット２２は、ＬＥＤ光源２２１及びミラー２２２を備え、不図示のモーターによって副走査方向（図１における左右方向）へ移動可能である。前記ＬＥＤ光源２２１は、主走査方向（図１における奥行方向）に沿って配列された多数の白色ＬＥＤを備える。前記ミラー２２２は、前記ＬＥＤ光源２２１から照射されて前記原稿台２１上の読取位置にある原稿の表面で反射した後の光を前記ミラー２３に向けて反射させる。そして、前記ミラー２２２で反射した光は、前記ミラー２３、２４によって前記光学レンズ２５に導かれる。前記光学レンズ２５は、入射した光を集光して前記ＣＣＤ２６に入射させる。前記ＣＣＤ２６は、前記光学レンズ２５から入射される光の受光量に応じた電気信号を前記原稿の画像データとして前記制御部５に入力する光電変換素子などを有する。
【００１７】
前記画像形成部３は、前記画像読取部２で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から入力された画像データに基づいて画像形成処理（印刷処理）を実行する電子写真方式の画像形成部である。具体的に、前記画像形成部３は、感光体ドラム３１、帯電装置３２、露光装置（ＬＳＵ）３３、現像装置３４、転写ローラー３５、クリーニング装置３６、定着ローラー３７、加圧ローラー３８、及び排紙トレイ３９を備える。そして、前記画像形成部３では、前記給紙部４に着脱可能な給紙カセット４から供給される用紙に以下の手順で画像が形成され、画像形成後の用紙が前記排紙トレイ３９に排出される。
【００１８】
まず、前記帯電装置３２によって前記感光体ドラム３１が所定の電位に一様に帯電される。次に、前記露光装置３３により前記感光体ドラム３１の表面に画像データに基づく光が照射される。これにより、前記感光体ドラム３１の表面に画像データに対応する静電潜像が形成される。そして、前記感光体ドラム３１上の静電潜像は前記現像装置３４によってトナー像として現像（可視像化）される。なお、前記現像装置３４には、前記画像形成部３に着脱可能なトナーコンテナ３４Ａからトナー（現像剤）が補給される。続いて、前記感光体ドラム３１に形成されたトナー像は前記転写ローラー３５によって用紙に転写される。その後、用紙に転写されたトナー像は、その用紙が前記定着ローラー３７及び前記加圧ローラー３８の間を通過する際に前記定着ローラー３７で加熱されて溶融定着する。なお、前記感光体ドラム３１の表面に残存したトナーは前記クリーニング装置３６で除去される。
【００１９】
続いて、図２を参照しつつ、前記制御部５の概略構成について説明する。前記制御部５は、ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３、ＳＤＲＡＭ５４、通信Ｉ／Ｆ５５、ＨＤＤ５６、スキャン処理部５７、及び画像処理部５８を備える。
【００２０】
前記ＣＰＵ５１は、各種の演算処理を実行するプロセッサーである。前記ＲＯＭ５２は、前記ＣＰＵ５１に各種の処理を実行させるための制御プログラムなどの情報が予め記憶される不揮発性の記憶部である。そして、前記ＣＰＵ５１は、前記ＲＯＭ５２に予め記憶された各種の制御プログラムに従って各種の処理を実行することにより前記複合機１０を統括的に制御する。前記ＲＡＭ５３は、揮発性の記憶部であって、前記ＣＰＵ５１が実行する各種の処理の一時記憶メモリー（作業領域）として使用される。
【００２１】
前記ＳＤＲＡＭ５４は、前記画像読取部２で読み取られる画像データを記憶するＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）のような揮発性の記憶部である。なお、前記ＳＤＲＡＭ５４に対するデータの読み書きは不図示のＤＭＡＣ（ダイレクトメモリーアクセスコントローラー）等によって制御される。前記通信Ｉ／Ｆ５５は、前記複合機１０をインターネット又はＬＡＮ等の通信網に接続すると共に、前記通信網を通じてデータ通信を実行する通信インターフェースである。前記ＨＤＤ５６は、前記画像読取部２で読み取られた画像データ又は外部のパーソナルコンピューター等の情報処理装置から受信された画像データが記憶されるハードディスクである。
【００２２】
前記スキャン処理部５７は、クロック生成部５７１、ＡＦＥ回路５７２、及び送信回路５７３を備えるＡＳＩＣである。また、前記画像処理部５８は、受信回路５８１、画像処理回路５８４、及びマスク処理部５８５を備えるＡＳＩＣである。前記スキャン処理部５７の前記送信回路５７３及び前記画像処理部５８の前記受信回路５８１は通信ケーブル５０で接続されている。そして、前記スキャン処理部５７及び前記画像処理部５８では、前記ＣＣＤ２６で読み取られる画像データを前記通信ケーブル５０を介してシリアル通信によって転送するデータ転送処理が実行される。なお、前記シリアル通信の転送方式としては、例えばＬＶＤＳ（小振幅作動信号）技術を利用してデータを転送するＦＰＤＬｉｎｋ方式が考えられる。
【００２３】
前記クロック生成部５７１は、水晶発振器などを含み、予め設定された周波数の第１クロックを基準クロックとして生成するクロック生成手段の一例である。前記クロック生成部５７１で生成された前記第１クロックは、前記ＣＣＤ２６、前記ＡＦＥ回路５７２、及び前記送信回路５７３などに入力される。
【００２４】
なお、前記スキャン処理部５７では、前記第１クロックに基づいて、画像データのラインの切り替えタイミングを示す水平同期信号及び画像データのページの切り替えタイミングを示す垂直同期信号を含む同期信号が生成され、前記ＣＣＤ２６に入力される。これにより、前記ＣＣＤ２６では、前記第１クロック、前記水平同期信号、及び前記垂直同期信号に従って原稿から画像データが読み取られる。また、前記水平同期信号及び前記垂直同期信号を含む同期信号は、前記ＣＣＤ２６で読み取られる画像データと共に前記Ｐ／Ｓ変換部５７５に入力され、前記画像処理部５８に転送される。なお、前記スキャン処理部５７から前記画像処理部５８に転送される前記同期信号には、例えば１ラインにおける有効範囲を示すＭＲＥ信号などが含まれる場合もある。
【００２５】
前記ＡＦＥ回路５７２は、前記ＣＣＤ２６から入力される画像データに対してノイズ除去処理、アナログデジタル変換処理、増幅処理、ＣＭＹＫ変換処理、及び補正処理などの各種の処理を実行するアナログフロントエンド回路である。なお、前記補正処理は、例えばシェーディング補正処理及びガンマ補正処理などである。前記ＡＦＥ回路５７２による処理後の画像データは前記送信回路５７３に入力される。
【００２６】
前記送信回路５７３は、ＰＬＬ（Phase Locked Loop）回路５７４及びＰ／Ｓ変換部５７５を備える送信手段の一例である。前記送信回路５７３は、シリアル通信により前記画像処理部５８に前記第１クロック、前記画像データ、及び前記同期信号を前記受信回路５８１に送信する。
【００２７】
前記ＰＬＬ回路５７４は、前記クロック生成部５７１により生成された前記第１クロックを周波数逓倍した第３クロックを転送クロックとして出力する位相同期回路であり、第２逓倍手段の一例である。そして、前記ＰＬＬ回路５７４で生成された前記第３クロックは、前記Ｐ／Ｓ変換部５７５に出力される。なお、前記第３クロックの周波数は、前記第１クロックの整数倍である。具体的に、本実施の形態において、前記ＰＬＬ回路５７４は、前記第１クロックの周波数を７倍にした前記第３クロックを出力する。もちろん、前記ＰＬＬ回路５７４における逓倍倍率は７倍に限らず、前記画像処理部５８に設けられた後述のＰＬＬ回路５８２の逓倍倍率と同じ任意の整数であればよい。
【００２８】
例えば、前記ＰＬＬ回路５７４は、分周回路、位相比較回路、及び電圧制御発振器などを備える。前記分周回路は、前記ＰＬＬ回路５７４の出力結果として前記電圧制御発振器から出力される前記第３クロックを予め設定された分周比で分周する。前記分周比は、前記ＰＬＬ回路５７４による逓倍倍率と同じ値である。即ち、前記ＰＬＬ回路５７４の逓倍倍率が７倍である場合、前記分周回路の分周比は７であって、前記分周回路から出力される前記第３クロックの周波数は、前記電圧制御発振器から出力される前記第３クロックの１／７となる。前記位相比較回路は、前記分周回路及び前記電圧制御発振器各々から出力される前記第３クロックの位相差に応じた電圧を出力する。そして、前記電圧制御発振器は、前記位相比較回路から出力される電圧に応じた周波数の前記第３クロックを出力する。このように構成された前記ＰＬＬ回路５７４において、前記電圧制御発振器から周波数が前記第１クロックの７倍の前記第３クロックが出力されており、前記第１クロック及び前記第３クロックが同期している状態が前記ＰＬＬ回路５７４のロック状態と称される。
【００２９】
前記Ｐ／Ｓ変換部５７５は、前記画像処理部５８に送信する前記画像データ及び前記同期信号を、前記ＰＬＬ回路５７４から出力される前記第３クロックに従ってパラレルデータからシリアルデータに変換するパラレルシリアル変換回路である。なお、前記Ｐ／Ｓ変換部５７５が第２変換手段の一例である。具体的に、前記Ｐ／Ｓ変換部５７５では、前記第３クロックに従って前記画像データを１ビットずつシフトさせるシフトレジスタを用いて前記パラレルデータを前記シリアルデータに変換する。これにより、周波数が前記第３クロックの１／７である前記第１クロックにおける一つのクロックの間には７ビットのデータが含まれることになる。
【００３０】
一方、前記受信回路５８１は、ＰＬＬ回路５８２及びＳ／Ｐ変換部５８３を備える受信手段の一例である。前記画像処理部５８の前記受信回路５８１は、シリアル通信により前記スキャン処理部５７から送信される前記第１クロック、前記画像データ、及び前記同期信号を受信する。
【００３１】
前記ＰＬＬ回路５８２は、前記ＰＬＬ回路５７４と同様に構成されており、前記送信回路５７３から入力される前記第１クロックを周波数逓倍した第２クロックを転送クロックとして出力する位相同期回路であり、第１逓倍手段の一例である。そして、前記ＰＬＬ回路５８２で生成された前記第２クロックは、前記Ｓ／Ｐ変換部５８３に出力される。具体的に、本実施の形態において、前記ＰＬＬ回路５８２は、前記ＰＬＬ回路５７４と同様に、前記第１クロックの周波数を７倍にした前記第２クロックを出力する。もちろん、前記ＰＬＬ回路５８２における逓倍倍率は７倍に限らず、前記ＰＬＬ回路５７４の逓倍倍率と同じであれば任意の整数であればよい。
【００３２】
ここで、前記ＰＬＬ回路５８２は、前記ＰＬＬ回路５８２がロック状態であるか否かを検出するロック検出機能を有する。そして、前記ＰＬＬ回路５８２は、前記ＰＬＬ回路５８２がロック状態であるか否かを示すロック信号を前記マスク処理部５８５に入力する。例えば、前記ロック信号は、「Ｌ」がロック状態、「Ｈ」がアンロック状態を示す。なお、前記ＰＬＬ回路５８２では、前記位相比較回路において判断される位相差に応じて前記ＰＬＬ回路５８２がロック状態であるか否かが判断される。また、前記ＰＬＬ回路５８２がロック状態であるか否かの判断手法はこれに限らず、予め設定された所定期間に所定数の前記第２クロックが出力されることを条件に前記ＰＬＬ回路５８２がロック状態である旨が検出されることも考えられる。
【００３３】
前記Ｓ／Ｐ変換部５８３は、前記スキャン処理部５７から受信する前記画像データ及び前記同期信号を、前記ＰＬＬ回路５８３から出力される前記第２クロックに従ってシリアルデータからパラレルデータに変換するシリアルパラレル変換回路である。なお、前記Ｓ／Ｐ変換部５８３が第１変換手段の一例である。具体的に、前記Ｓ／Ｐ変換部５８３では、前記第２クロックに従って前記画像データを１ビットずつシフトさせるシフトレジスタを用いて前記シリアルデータを前記パラレルデータに変換する。これにより、前記第１クロックにおける一つのクロックの間に含まれた７ビットのデータがパラレルデータとして復元される。従って、前記制御部５では、前記スキャン処理部５７から前記画像処理部５８に転送される転送クロックとして、前記第３クロックよりも周波数の低い前記第１クロックを用いることができる。そして、前記Ｓ／Ｐ変換部５８３で前記パラレルデータに変換された前記画像データ及び前記同期信号は、前記画像処理回路５８４に出力される。
【００３４】
前記画像処理回路５８４は、前記画像データ及び前記同期信号に基づいて、前記画像データに対して回転処理、ハーフトーン処理、及びサイズカット処理などの予め設定された各種の画像処理を実行する処理手段の一例である。そして、前記複合機１０において、スキャン処理が実行される場合には、前記画像処理部５８４による画像処理後の画像データは、前記ＨＤＤ５６等の記憶部に出力されて記憶される。また、前記複合機１０において、コピー処理が実行される場合には、前記画像処理部５８による画像処理後の画像データは、前記画像形成部３に出力され、前記画像形成部３では前記画像データ及び前記同期信号に基づいて画像形成処理が実行される。さらに、前記複合機１０において、ＦＡＸ送信処理が実行される場合には、前記画像処理部５８による画像処理後の画像データは、前記通信Ｉ／Ｆ５５に出力されてインターネット又は電話回線などの通信網を介して外部装置に送信される。
【００３５】
前記マスク処理部５８５は、前記スキャン処理部５７及び前記画像処理部５８の間におけるシリアル通信の実行中に、前記ＰＬＬ回路５８２から入力される前記ロック信号に基づいて前記ＰＬＬ回路５８２がロック状態であるか否かを判断する判断ステップを実行する。そして、前記マスク処理部５８５は、前記シリアル通信の実行中に前記ＰＬＬ回路５８２のロック状態が解除されたと判断すると、前記Ｓ／Ｐ変換部５８３から前記画像処理回路５８４に入力される前記同期信号を予め設定された値に固定するマスク処理を実行する。
【００３６】
例えば、前記マスク処理部５８５は、前記画像処理回路５８４において前記同期信号の入力時に対応する処理（改行又は改ページ）が実行されないように前記同期信号の値を固定する。具体的に、前記マスク処理部５８５は、前記水平同期信号及び前記垂直同期信号が「Ｌ」でイネーブル状態を示すローアクティブ信号である場合には、前記水平同期信号及び前記垂直同期信号を「Ｈ」に固定する。
【００３７】
その後、前記マスク処理部５８５は、前記ロック信号に基づいて前記ＰＬＬ回路５８２がロック状態に復帰したと判断すると、前記Ｓ／Ｐ変換部５８３から前記画像処理回路５８４に入力される前記同期信号の固定を解除する。これにより、前記画像処理回路５８４では、前記画像データ及び前記同期信号に基づく画像処理が実行される。
【００３８】
即ち、前記マスク処理部５８５は、前記シリアル通信の実行中に前記ＰＬＬ回路５８２のロック状態が解除された場合に、前記ＰＬＬ回路５８２がロック状態に移行するまでの間、前記画像処理回路５８４に入力される前記同期信号の値を固定する。これにより、前記複合機１０では、前記ＰＬＬ回路５８２のロック状態の解除時に前記シリアル通信が中断されることなく、前記画像処理部５８の画像処理後の前記画像データ及び前記同期信号に基づく各種の処理結果として得られる画像の乱れが抑制される。
【００３９】
［データ転送処理］
以下、図３を参照しつつ、前記複合機１０において前記制御部５で実行されるデータ転送処理（データ転送方法）の一例について説明する。なお、前記複合機１０では、前記ＰＬＬ回路５７５及び前記ＰＬＬ回路５８２が共にロック状態となった後、前記ＣＣＤ２６により読み取られた画像データを転送するデータ転送処理が前記スキャン処理部５７及び前記画像処理部５８の間で実行される。
【００４０】
ここに、図３に示す「ＣＬＫ」は、前記ＰＬＬ回路５８２に入力される前記第１クロックであり、図３に示す「ＬＣＫ」は、前記ロック信号である。また図３に示す「ＨＳＹＮＣ１」及び「ＶＳＹＮＣ１」は、前記Ｓ／Ｐ変換部５８３に入力される前記水平同期信号及び前記垂直同期信号である。さらに、図３に示す「ＨＳＹＮＣ２」及び「ＶＳＹＮＣ２」は、前記画像処理回路５８４に入力される前記水平同期信号及び前記垂直同期信号である。なお、ここでは、前記垂直同期信号ＶＳＹＮＣ１及び前記垂直同期信号ＶＳＹＮＣ２が、「Ｈ」又は「Ｌ」の連続信号である場合を例に挙げて説明するが、前記水平同期信号ＨＳＹＮＣ１及び前記水平同期信号ＨＳＹＮＣ２と同様のパルス信号であってもよい。
【００４１】
図３に示すように、前記シリアル通信の実行中に、例えば前記通信経路５０上で前記第１クロックＣＬＫにノイズが混入すると、前記ＰＬＬ回路５８２のロック状態が解除されて前記ロック信号ＬＣＫが「Ｈ」になる場合がある（時点ｔ１）。この場合、前記マスク処理部５８５は、前記Ｓ／Ｐ変換部５８３から前記画像処理回路５８４に入力される前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２を予め設定された値に固定する。ここでは、前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２が共に「Ｈ」に固定される。
【００４２】
これにより、前記画像処理回路５８４では、仮に前記水平同期信号ＨＳＹＮＣ１に乱れ（図３の斜線領域）が生じても、前記水平同期信号ＨＳＹＮＣ２が「Ｌ」にならないため、前記画像データの画像処理時における不要な改行が阻止される。また、前記画像処理回路５８４では、仮に前記垂直同期信号ＶＳＹＮＣ１に乱れ（図３の斜線領域）が生じても、前記垂直同期信号ＶＳＹＮＣ２が「Ｌ」にならないため、前記画像データの画像処理時における不要な改ページが阻止される。
【００４３】
その後、前記マスク処理部５８５は、前記ＰＬＬ回路５８２が再度安定してロック状態に移行して前記ロック信号ＬＣＫが「Ｌ」になると（時点ｔ２）、前記画像処理回路５８４に入力される前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２の固定を解除する。即ち、前記マスク処理部５８５は、前記シリアル通信の実行中に前記ロック信号ＬＣＫが「Ｈ」になってから前記ロック信号ＬＣＫが「Ｌ」になるまでの期間Ｔ１の間、前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２の値を固定する。ここに、前記マスク処理部５８５が信号固定手段の一例であり、前記マスク処理部５８５によって実行されるステップが信号固定ステップの一例である。なお、前記信号固定ステップは、前記ＲＯＭ５２に記憶された制御プログラムに従って前記ＣＰＵ５１のようなプロセッサーにより実行されることも考えられる。この場合、前記プロセッサーが前記信号固定手段の一例である。
【００４４】
従って、前記複合機１０によれば、シリアル通信の実行中に前記ＰＬＬ回路５８２のロック状態が解除された場合に、そのシリアル通信を中断することなく前記画像処理部５８から出力される画像データにおける画像の乱れを抑制することができる。具体的に、前記複合機１０では、前記マスク処理部５８５により前記水平同期信号及び前記垂直同期信号が共に固定されるため、前記画像データにおける改行及び改ページが防止され、前記画像データにおける画像の乱れは１ライン以内に限定される。
【００４５】
なお、本実施の形態では、前記スキャン処理部５７及び前記画像処理部５８の間で画像データが転送される場合を例に挙げて説明したが、これに限らない。例えば、前記複合機１０において、前記画像処理部５８から前記画像形成部３に画像データが転送される場合についても同様の構成が適用可能であり、この場合には、前記画像処理部５８に前記送信回路５７３が設けられ、前記画像形成部３に前記受信回路５８１及び前記マスク処理部５８５が設けられる。また、前記画像形成部３では、前記受信回路５８１の前記Ｓ／Ｐ変換部５８３から入力される変換後の前記画像データ及び前記同期信号に基づいて画像を形成するための画像形成処理を実行するエンジン制御部などが処理手段の一例である。これにより、前記画像形成部３では、前記ＰＬＬ回路５８２のロック状態の解除時には、前記マスク処理部５８５によって前記同期信号が固定され、前記画像データ及び前記同期信号に基づいて形成される画像の乱れが抑制される。
【００４６】
［他の実施形態］
ところで、前記同期信号にノイズが混入してから前記ＰＬＬ回路５８２のロック状態の解除が検出されるまでの間にはタイムラグが生じる可能性がある。そこで、前記画像処理部５８が、前記Ｓ／Ｐ変換部５８３から前記画像処理回路５８４に入力される前記画像データ及び前記同期信号を予め設定された遅延時間だけ遅延させる遅延回路５８６（遅延手段の一例）を備えることが他の実施形態として考えられる。この場合、前記マスク処理部５８５は、前記ＰＬＬ回路５８２がロック状態であるか否かに応じて、前記遅延回路５８６から前記画像処理回路５８４に入力される前記同期信号の固定及び解除を切り替える。
【００４７】
ここに、図４は、前記遅延回路５８６を備える前記画像処理部５８で実行されるデータ転送処理の例を示す図である。図４に示すように、前記遅延回路５８６が設けられている場合には、前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２が前記水平同期信号ＨＳＹＮＣ１及び前記垂直同期信号ＶＳＹＮＣ１に対して予め設定された遅延時間Ｔ２だけ遅延する。ここに、前記遅延時間Ｔ２は、前記第１クロックＣＬＫにノイズが混入した前記時点ｔ１から前記ＰＬＬ回路５８２でロック状態の解除が検出される時点ｔ１１までのタイムラグとして既知の時間Ｔ３と同一又は前記時間Ｔ３より長い時間である。
【００４８】
この場合、前記マスク処理部５８５は、前記ロック信号ＬＣＫが「Ｈ」になった前記時点ｔ１１から前記ロック信号が「Ｌ」になる時点ｔ１２までの期間Ｔ４の間、前記水平同期信号ＨＳＹＮＣ２及び前記垂直同期信号ＶＳＹＮＣ２を「Ｈ」に固定する。なお、前記時点ｔ１２は、前記時点ｔ２よりも前記遅延時間Ｔ２だけ遅れた時点である。
【００４９】
このように構成された前記複合機１０によれば、前記同期信号にノイズが混入してから前記ＰＬＬ回路５８２でロック状態の解除が検出されるまでの前記時間Ｔ３の間に前記水平同期信号ＨＳＹＮＣ１及び前記垂直同期信号ＶＳＹＮＣ１に乱れが生じた場合でも画像の乱れが抑制される。
【符号の説明】
【００５０】
１  ：ＡＤＦ
２  ：画像読取部
３  ：画像形成部
４  ：給紙部
５  ：制御部
５１：ＣＰＵ
５２：ＲＯＭ
５３：ＲＡＭ
５４：ＳＤＲＡＭ
５５：通信Ｉ／Ｆ
５６：ＨＤＤ
５７：スキャン処理部
５７１：クロック生成部
５７２：ＡＦＥ回路
５７３：送信回路
５７４：ＰＬＬ回路
５７５：Ｐ／Ｓ変換部
５８：画像処理部
５８１：受信回路
５８２：ＰＬＬ回路
５８３：Ｓ／Ｐ変換部
５８４：画像処理回路
５８５：マスク処理部
５８６：遅延回路
６  ：操作表示部
１０：複合機
【図１】
2014236299.tif 000003
【図２】
2014236299.tif 000004
【図３】
2014236299.tif 000005
【図４】
2014236299.tif 000006