(57)【要約】【課題】導電性ペーストを塗布して熱処理することにより形成される外部電極を備えた、特性の良好な電子部品を効率よく製造することが可能な電子部品の製造方法を提供する。【解決手段】電子部品素子の表面に形成された外部電極を備えた電子部品を製造するに際し、導電性粉末と、少なくとも樹脂成分と溶剤とを含む材料と配合してペースト状にした導電性ペーストであって、含まれる気泡を減圧雰囲気下にて除去する脱泡処理を行った脱泡処理済みの導電性ペーストを塗布して、熱処理することにより、外部電極の少なくとも一部を構成する電極膜を形成する。  導電性ペーストとして、アスペクト比が３以上の導電性粉末と、アスペクト比が３未満の導電性粉末とを含み、かつ、導電性粉末全体の平均アスペクト比が２以上である導電性ペーストを用いる。【選択図】なし【特許請求の範囲】
【請求項１】
電子部品素子の表面に形成された外部電極を備えた電子部品の製造方法であって、
導電性粉末と、少なくとも樹脂成分と溶剤とを含む材料と配合してペースト状にした導電性ペーストであって、含まれる気泡を減圧雰囲気下にて除去する脱泡処理を行った脱泡処理済みの導電性ペーストを塗布して、熱処理することにより、前記外部電極の少なくとも一部を構成する電極膜を形成する工程を備えていること
を特徴とする電子部品の製造方法。
【請求項２】
前記導電性ペーストとして、アスペクト比が３以上の導電性粉末と、アスペクト比が３未満の導電性粉末とを含み、かつ、前記導電性粉末全体の平均アスペクト比が２以上である導電性ペーストを用いることを特徴とする請求項１記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関し、詳しくは、導電性ペーストを塗布して、熱処理する工程を備えた電子部品の製造方法に関する。
【背景技術】
【０００２】
代表的な電子部品の一つに、例えば、図３に示すような構造を有するチップ型積層セラミックコンデンサがある。
【０００３】
この積層セラミックコンデンサは、図３に示すように、誘電体層であるセラミック層１０３を介して複数の内部電極１０２ａ，１０２ｂが積層された積層セラミックコンデンサ素子（電子部品素子）１０１の両端面１０４ａ，１０４ｂに、内部電極１０２ａ，１０２ｂと導通するように外部電極１０５ａ，１０５ｂが配設された構造を有している。
【０００４】
そして、上述のような外部電極を電子部品素子に形成するにあたっては、例えば、電子部品素子に外部電極形成用の導電性ペースト（外部電極材）を塗布する塗布工程と、導電性ペーストが塗布された電子部品素子を、減圧雰囲気中におき、導電性ペーストの脱気処理を行う減圧脱気工程と、脱気処理された導電性ペーストを乾燥する乾燥工程とを備えた外部電極の形成方法が提案されている（特許文献１参照）。
【０００５】
また、電子部品の外部電極や内部電極を形成するための導電性ペーストとして、金属粉末とガラスフリットとを有機ビヒクル中に分散させた導電性ペーストであって、有機ビヒクルに対して不相溶の消泡剤を０．５〜５．０重量％添加したことを特徴とする導電性ペーストが提案されている（特許文献２参照）。
【０００６】
ところで、導電性ペーストを塗布する工法により外部電極の形成を行う場合、塗布後の導電性ペーストを速やかに乾燥させて形状を固定化するために、塗布工程の次に乾燥処理工程が設けられている。
【０００７】
これに対し、特許文献１の外部電極の形成方法のように、導電性ペースト（外部電極材）を塗布した後に減圧脱気処理工程を設けるようにした場合、導電性ペーストが流動性を維持したまま、減圧脱気処理工程に供されることになるため、塗布後の導電性ペーストが流動し、塗布形状が変化（悪化）するという問題点がある。
【０００８】
また、塗布工程と乾燥工程の間に減圧脱気処理工程を設けることで、製造ラインの連続性が損なわれ、生産効率の低下を招くという問題点がある。
【０００９】
また、導電性ペーストを塗布する工法で外部電極を形成する場合、一般に、導電性粉末の形状に起因して、外部電極に含まれることになる気泡によってピンホールが発生するという問題点がある。なお、ピンホールが発生すると、外部電極へのニッケルめっきやスズめっきなどの工程において、ピンホールにメッキ液が浸入し、電子部品の電気特性が劣化したり、その後のはんだ付け工程ではんだ爆ぜが生じたりするというような問題点がある。
【００１０】
この気泡による問題点は、塗布された導電性ペースト内部に含まれる気泡が、例えば、フレーク状の導電性粉末に妨げられて、導電性ペーストの表面に浮上できないことなどに起因して発生する。これに対し、引用文献２の導電性ペーストの場合、有機ビヒクルに対して不相溶の消泡剤を０．５〜５．０重量％添加するようにしているが、消泡剤による破泡効果は、気泡がペースト表面に浮上した際に、破裂しやすくすることにより発現される。
【００１１】
したがって、導電性粉末として、例えばフレーク状の導電性粉末を用いた導電性ペーストにおいて問題となるような、導電性ペーストの内部に包含されている気泡に対しては、消泡剤による脱泡効果はあまり期待できないのが実情である。
【００１２】
なお、消泡剤の脱泡効果などを考慮せずに一般的に考えた場合、扁平な導電性粉末（フレーク状の導電性粉末）を用いた導電性ペースト中に混入した気泡は抜けにくく、導電性粉末の扁平の度合いがさらに大きくなるとその傾向はより顕著になる。そのため、扁平な導電性粉末を用いた導電性ペーストを外部電極の形成に使用した場合、導電性ペーストを塗布することにより形成された塗膜（外部電極パターン）中に残留する気泡が、ピンホール不良やはんだ爆ぜ不良の原因となる。導電性ペーストを塗布して形成した塗膜に気泡が残留しやすい（気泡が抜けにくい）のは、扁平な導電性粉末により、塗膜表面への気泡の浮上が阻害されるためである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００２−０５７０６２号公報
【特許文献２】特開平５−０１２９１４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上記課題を解決するものであり、導電性ペーストを塗布して熱処理することにより形成される外部電極を備えた特性の良好な電子部品を効率よく製造することが可能な電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の電子部品の製造方法は、
電子部品素子の表面に形成された外部電極を備えた電子部品の製造方法であって、
導電性粉末と、少なくとも樹脂成分と溶剤とを含む材料と配合してペースト状にした導電性ペーストであって、含まれる気泡を減圧雰囲気下にて除去する脱泡処理を行った脱泡処理済みの導電性ペーストを塗布して、熱処理することにより、前記外部電極の少なくとも一部を構成する電極膜を形成する工程を備えていること
を特徴としている。
【００１６】
本発明の電子部品の製造方法においては、前記導電性ペーストとして、アスペクト比が３以上の導電性粉末と、アスペクト比が３未満の導電性粉末とを含み、かつ、前記導電性粉末全体の平均アスペクト比が２以上である導電性ペーストを用いることが好ましい。
【００１７】
上述のように、アスペクト比が３以上の導電性粉末を含む導電性ペーストの場合、含まれる気泡は、アスペクト比が３より小さい導電性粉末が用いられている導電性ペーストの場合に比べて除去されにくくなるが、本発明では、導電性ペーストを電子部品素子に塗布する前の段階で、減圧雰囲気下にて気泡を除去する脱泡処理を行うようにしているので、上述のようなアスペクト比が３以上の導電性粉末を含む導電性ペーストの場合にも、含まれる気泡を確実に除去することが可能になる。その結果、気泡に起因するピンホールの発生や、それに付随するはんだ爆ぜなどを確実に防止して、導電安定性に優れ、めっき付き性にも優れた外部電極を備えた電子部品を製造することが可能になる。
【００１８】
また、アスペクト比が３以上の導電性粉末と、アスペクト比が３未満の導電性粉末とを含み、導電性粉末全体の平均アスペクト比が２以上となるという要件を具備し、かつ気泡が除去された導電性ペーストを用いて形成した外部電極は、残留応力が小さく、しかも、電子部品のはんだ耐熱試験においてはんだ浸漬を行った後にも、外部電極が形成された電子部品素子（例えばセラミック電子部品を構成するセラミック素体など）からの剥がれが発生しにくいという特徴を有している。
【発明の効果】
【００１９】
本発明の電子部品の製造方法は、電子部品素子の表面に外部電極を備えた電子部品を製造するにあたって、減圧雰囲気下にて気泡を除去した脱泡処理済みの導電性ペーストを電子部品素子に塗布し、熱処理することにより、外部電極の少なくとも一部を構成する電極膜を形成するようにしているので、導電性ペーストに含まれる気泡に起因するピンホールの発生や、それに付随するはんだ爆ぜなどを引き起こさず、導電安定性に優れ、めっき付き性も良好な電極膜を確実に形成することができる。
したがって、本発明によれば、特性が良好な外部電極を備えた電子部品を効率よく製造することが可能になる。
【００２０】
なお、本発明の電子部品の製造方法においては、導電性ペーストに含まれる気泡を除去するための脱泡処理の方法として、減圧雰囲気下にて気泡を除去する減圧（真空）脱泡の方法を用いることが望ましい。
【００２１】
気泡を除去する方法には、例えば、遠心撹拌脱泡機やサイクロンを用いた遠心脱泡などの方法もあるが、これらの方法では、扁平な導電性粉末が用いられている場合に、導電性ペースト中に混入した気泡が抜けにくく、上述のような本発明の効果を得ることが困難であるため、好ましくない。
【図面の簡単な説明】
【００２２】
【図１】本発明の電子部品の製造方法により製造した電子部品（積層セラミックコンデンサ）の構成を示す断面図である。
【図２】図１の電子部品の製造方法を説明する図である。
【図３】代表的な電子部品の一つであるチップ型積層セラミックコンデンサを示す図である。
【発明を実施するための形態】
【００２３】
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【００２４】
［実施形態］
なお、この実施形態では、表１の試料番号１〜３に示す組成の導電性ペーストを脱泡処理（この実施形態では減圧（真空）脱泡処理）した脱泡処理済みの導電性ペーストと、試料番号３と同じ組成の試料番号４の導電性ペーストであって脱泡処理していない導電性ペーストを用い、外部電極を形成する工程を経て、電子部品（積層セラミックコンデンサ）を作製するとともに、作製した電子部品の外部電極の特性を調べ、その評価を行った。以下に説明する。
【００２５】
＜導電性ペースト用の原料の準備＞
表１の試料番号１〜４に示すような条件の導電性ペーストを作製するため、原料として以下の条件の導電性粉末（金属粉末）、樹脂、硬化剤、硬化促進剤、および溶剤を用意した。
【００２６】
（１）導電性粉末（金属粉末）
この実施形態では、導電性粉末（金属粉末）として、
ａ）導電性粉末（フレーク状銀粉末）Ａ
平均粒径Ｄ50＝５．３μｍ
アスペクト比＝３．０
ｂ）導電性粉末（球状銀粉末）Ｂ
平均粒径Ｄ50＝１．０μｍ
アスペクト比＝１．０
の２種類の銀粉末を用意した。
【００２７】
（２）樹脂
樹脂として、エポキシ樹脂を用意した。なお、この実施形態では、エポキシ樹脂として、ビスフェノールＡ型エポキシ樹脂、エポキシ当量１９００ｇ／ｅｑのものを用意した。
【００２８】
（３）硬化剤
硬化剤としては、ノボラック型フェノール樹脂、水酸基当量１０５ｇ／ｅｑを用意した。
【００２９】
（４）硬化促進剤
硬化促進剤としては、イミダゾール化合物を用意した。
【００３０】
（５）溶剤
溶剤としては、ジエチレングリコールモノブチルエーテルを用意した。
【００３１】
＜導電性ペーストの作製＞
上述の各原料を、表１に示すような組成となるように調合し、プラネタリーミキサーで混合した後、金属３本ロールミルで分散した。
さらに、溶剤を適量添加して粘度を調整することにより、導電性ペーストを得た。なお、表１の溶剤の割合は、粘度を調整するために添加した溶剤を含む割合である。
【００３２】
そして、表１の試料番号１〜３の各導電性ペーストについては、外部電極の形成に用いる前に、真空オーブンを用いて、減圧雰囲気下(１００Ｐａ以下)で１０分間の脱泡処理（減圧（真空）脱泡処理）を行った。
一方、試料番号４においては、試料番号３の導電性ペーストと同じ組成を有する導電性ペーストを、脱泡処理を行わずに使用した。
【００３３】
【表１】
2014003048.tif 000002
【００３４】
＜評価用の電子部品の作製＞
この実施形態では、表１に示す導電性ペーストを用いて、以下に説明する方法で、図１に示すような構造を有する電子部品（チップ型の積層セラミックコンデンサ）を作製した。
【００３５】
なお、この電子部品（積層セラミックコンデンサ）は、図１に示すように、誘電体層であるセラミック層３を介して複数の内部電極２ａ，２ｂが積層された積層セラミックコンデンサ素子（電子部品素子）１の両端面４ａ，４ｂに、内部電極２ａ，２ｂと導通するように外部電極５ａ，５ｂが配設された構造を有するものである。
【００３６】
なお、外部電極５ａ，５ｂは、厚膜電極である銅電極層（第１の電極層）５１ａ，５１ｂと、その上に表１の各導電性ペーストを用いて形成した銀電極層（第２の電極層）５２ａ，５２ｂと、さらにその上にニッケルめっき膜５３ａ，５３ｂおよびスズめっき膜５４ａ，５４ｂの順で形成されためっき膜とを備えている。
【００３７】
この評価用の電子部品を作製するにあたっては、まず、図２に示すように、電子部品素子１の両端面４ａ，４ｂに、銅粉末を導電成分とする焼付けタイプの導電性ペーストを塗布して焼き付けることにより形成された厚膜電極からなる銅電極層（第１の電極層）５１ａ，５１ｂを備えた構造体１ａを作製した。
【００３８】
そして、銅電極層５１ａ，５１ｂを覆うとともに、先端部が銅電極層５１ａ，５１ｂの外周部（周縁部）を超えて、電子部品素子１の表面と接するような態様で、表１の導電性ペーストを塗布し、熱処理して樹脂を硬化させることにより、銀を導電成分とする電極層（第２の電極層）５２ａ，５２ｂ（図１）となる塗膜層（図示せず）を形成した。
なお、導電性ペーストの塗布は、電子部品素子１の端部を導電性ペーストに浸漬して塗布する、いわゆる浸漬塗布工法により行った。
【００３９】
それから、熱風循環オーブンを用いて、塗膜層（導電性ペースト）の乾燥および硬化を行った。
なお、塗膜層（導電性ペースト）を乾燥させるための乾燥処理は１５０℃／１時間の条件で行い、乾燥後の塗膜層（導電性ペースト）を硬化させるための硬化処理は２００℃／１時間の条件で行った。
【００４０】
次に、湿式電解バレルめっき法によるニッケルめっきおよびスズめっきを行い、図１に示すように、第２の電極層５２ａ，５２ｂの表面に、ニッケルめっき膜５３ａ，５３ｂおよびスズめっき膜５４ａ，５４ｂを形成した。これにより、図１に示すような構造を有する積層セラミックコンデンサ（電子部品）を得た。
以下、表１の各試料番号の導電性ペーストを用いて作製した積層セラミックコンデンサを、各試料番号の積層セラミックコンデンサ（例えば、表１の試料番号１の積層セラミックコンデンサ）という。
【００４１】
なお、表１の試料番号１〜３の積層セラミックコンデンサを製造するにあたっては、上述のように、事前に真空オーブンを用いて、減圧雰囲気下(１００Ｐａ以下)で１０分間の脱泡処理を実施した導電性ペーストを使用して、銀を導電成分とする電極層（第２の電極層）５２ａ，５２ｂを形成した。
【００４２】
また、試料番号４の積層セラミックコンデンサを製造するにあたっては、上述のように、試料番号３の導電性ペーストと同じ組成を有する導電性ペーストを、脱泡処理を行わずに使用して、銀を導電成分とする電極層（第２の電極層）５２ａ，５２ｂを形成した。
【００４３】
＜特性の評価＞
上述のようにして作製した、表１の試料番号１〜４の積層セラミックコンデンサ（電子部品）について、特性を評価するため、以下に説明する方法で、ピンホール発生率を調べるとともに、はんだ耐熱性試験を行って、第２の電極層の端部の、電子部品素子（セラミック素体）の表面からの剥離の有無を調べた。
【００４４】
（１）ピンホール発生率
試料番号１〜４の各積層セラミックコンデンサ（電子部品）をそれぞれ１００個用意し、これを試料として、実体顕微鏡を用いて１００倍の倍率で外部電極を観察し、ピンホールおよび破泡痕の有無、その大きさを調べた。
【００４５】
そして、１００個の試料のうち、１つにでも直径が３００μｍ以上のピンホールあるいはピンホールの破泡痕が認められた場合をＮＧ(不合格)とし、それ以外のもの、すなわち、１００個の試料のすべてについてピンホールあるいは破泡痕が認められない場合、および、ピンホールあるいは破泡痕が認められても、それらの大きさが直径３００μｍ未満である場合をＧ（合格）として、ピンポール発生率を評価した。ピンホール発生率の評価結果を表１に併せて示す。
【００４６】
（２）はんだ耐熱性試験
試料番号１〜４の各積層セラミックコンデンサ（電子部品）をそれぞれ３０個用意した。そして、これを試料として、２７０℃に加温したはんだ浴（Ｓｎ−Ａｇ−Ｃｕはんだ浴）に１０秒間浸漬した。
それから、浸漬後の試料を、冷間埋め込み樹脂を用いて樹脂固めし、さらに研磨して断面出しを行った後、研磨された断面を実体顕微鏡により倍率１００倍で観察した。
【００４７】
そして、試験に供した３０個の試料のうち１つにでも、第２の電極層の端部の、電子部品素子（セラミック素体）の表面からの剥離が認められた場合を、はんだ耐熱性がＮＧ(不合格)であるとし、すべての試料について剥離が認められない場合を、はんだ耐熱性がＧ(合格)であるとした。はんだ耐熱性の評価結果を表１に併せて示す。
【００４８】
（３）評価結果について
表１に示すように、アスペクト比が３以上の導電性粉末を含み、かつ、全導電性粉末の平均アスペクト比が２以上である導電性粉末を含む導電性ペーストを、事前に脱泡処理した後、電子部品素子（セラミック素体）に塗布し、乾燥、熱処理することにより第２の電極層を形成した試料番号１〜３の試料は、完成品である積層セラミックコンデンサ（電子部品）の外部電極に、ピンホールの発生はないことが確認された。
【００４９】
また、試料番号１〜３の試料（積層セラミックコンデンサ）の外部電極は、アスペクト比が３以上の導電性粉末を含み、かつ、導電性粉末全体の平均アスペクト比が２以上である導電性ペーストを、事前に脱泡処理して使用することにより形成されており、表１に示すように、はんだ耐熱試験において、第２の電極層の端部の、電子部品素子（セラミック素体）の表面からの剥離は認められず、高いはんだ耐熱性を備えていることが確認された。
【００５０】
一方、試料番号３と同じ導電性ペーストを、塗布前の脱泡処理を行わずに、電子部品素子（セラミック素体）に塗布し、第２の電極層を形成した試料番号４の試料では、はんだ耐熱試験において、第２の電極層の端部の、電子部品素子（セラミック素体）の表面からの剥離は認められず、はんだ耐熱性は良好であるものの、完成品である積層セラミックコンデンサの外部電極にピンホールが発生することが確認された。
【００５１】
なお、表１には示していないが、アスペクト比が３以上の導電性粉末を含むが、その割合が少なく、導電性粉末全体の平均アスペクト比が２に満たないような導電性ペーストを使用して、上記実施形態に準じる方法で形成した外部電極を形成した電子部品（積層セラミックコンデンサ）の場合、気泡が除去されやすく、ピンホールの発生は認められないものの、はんだ耐熱性が低下する傾向があり、あまり好ましくないことが確認されている。
【００５２】
また、表１には示していないが、導電性粉末全体の平均アスペクト比が２以上であるが、アスペクト比が３以上の扁平度の高い導電性粉末を含まない導電性ペーストを使用して、上記実施形態に準じる方法で形成した外部電極を形成した電子部品（積層セラミックコンデンサ）の場合も、気泡が除去されやすく、ピンホールの発生は認められないものの、はんだ耐熱性が低下する傾向があり、あまり好ましくないことが確認されている。
【００５３】
なお、上記実施形態では、焼き付け型の導電性ペーストを用いて形成した厚膜銅電極からなる第１の電極層上に、表１の導電性ペーストを塗布し、硬化させることにより銀を導電成分とする第２の電極層を形成するようにした場合を例にとって説明したが、これらの導電性ペーストは、電子部品素子の表面に直接外部電極を形成する場合にも使用することが可能である。
【００５４】
また、上記実施形態では、熱硬化性樹脂と導電性粉末を配合した熱硬化型の導電性ペーストを例にとって説明したが、本願発明は、有機ビヒクルと導電性粉末を配合してなる焼付け型の導電性ペーストにも適用することが可能である。
【００５５】
また、上記実施形態では、チップ型の積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明の電子部品の製造方法は、積層セラミックコンデンサに限らず、例えば、チップ型のＬＣ複合部品や積層バリスタなどの、電子部品素子の表面に形成された外部電極を備えた種々の電子部品を製造する場合に適用することが可能である。
【００５６】
本発明はさらにその他の点においても上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【００５７】
１                  電子部品素子（積層セラミックコンデンサ素子）
１ａ                構造体
２ａ，２ｂ          内部電極
３                  セラミック層
４ａ，４ｂ          積層セラミックコンデンサ素子の端面
５ａ，５ｂ          外部電極
５１ａ，５１ｂ      銅電極層（第１の電極層）
５２ａ，５２ｂ      銀を導電成分とする電極層（第２の電極層）
５３ａ，５３ｂ      ニッケルめっき膜
５４ａ，５４ｂ      スズめっき膜
【図１】
2014003048.tif 000003
【図２】
2014003048.tif 000004
【図３】
2014003048.tif 000005