(57)【要約】【課題】特性インピーダンスを所望の値に設定する。【解決手段】マイクロストリップ線路は、誘電体１０の表面に形成された信号線路Ｌ３と、誘電体１０の裏面に形成された裏面グランドＬ１と、信号線路Ｌ３と裏面グランドＬ１との間の誘電体１０中に形成された内層グランドＬ２とを備える。内層グランドＬ２には、信号線路Ｌ３に沿ってギャップ１１が設けられている。信号伝搬方向に沿った信号線路Ｌ３の中心線ａ0の水平位置とギャップ１１の中心線の水平位置とが一致する。【選択図】  図１
2014171154.tif 000002
【特許請求の範囲】
【請求項１】
誘電体の表面に形成された信号線路と、
前記誘電体の裏面に形成された裏面グランドと、
前記信号線路と前記裏面グランドとの間の誘電体中に形成された内層グランドとを備え、
前記内層グランドに前記信号線路に沿ってギャップが設けられていることを特徴とするマイクロストリップ線路。
【請求項２】
請求項１記載のマイクロストリップ線路において、
信号伝搬方向に沿った前記信号線路の中心線の水平位置と前記ギャップの中心線の水平位置とが一致することを特徴とするマイクロストリップ線路。
【請求項３】
請求項１または２記載のマイクロストリップ線路において、
信号伝搬方向と垂直な方向における前記ギャップの幅ａは、０＜ａ＜∞の範囲であることを特徴とするマイクロストリップ線路。
【請求項４】
請求項１乃至３のいずれか１項に記載のマイクロストリップ線路において、
信号伝搬方向と垂直な方向における前記ギャップの幅ａは、前記信号線路の幅Ｗが一定に設定されているときに、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に維持できるように設定されることを特徴とするマイクロストリップ線路。
【請求項５】
請求項１乃至３のいずれか１項に記載のマイクロストリップ線路において、
信号伝搬方向と垂直な方向における前記ギャップの幅ａは、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に維持できるように、前記信号線路の幅Ｗに応じて設定されることを特徴とするマイクロストリップ線路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば化合物半導体高速ＩＣに好適な高周波伝送線路であるマイクロストリップ線路に関するものである。
【背景技術】
【０００２】
マイクロストリップ線路は、基板の表面と裏面に導体パターンを形成した簡潔な構造によって伝送路を構成することができることから、高周波伝送線路として広く使われている。マイクロストリップ線路は、図８に示すように、裏面に導体Ｌ１が形成された板状の誘電体１０の表面に線状の導体Ｌ３を形成した構造を持ち、電磁波を伝達する伝送線路である。上面の導体Ｌ３が伝送線路で、下面の導体Ｌ１はＧＮＤになっている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】B.C.Wadell，“Transmission Line Design Handbook”，Artech House Publishers.，P93，1991
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マイクロストリップ線路の場合、特性インピーダンスＺ0を決定するものとして、線路幅Ｗと誘電体１０の厚さＸと誘電体１０の誘電率εｒが挙げられるが、誘電体１０の厚さＸや誘電率εｒは簡単には変えることが出来ない。そこで通常、ＩＣ設計では、線路幅Ｗを変化させ、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に設定している。
【０００５】
しかしながら、ＩＣチップの小型化および低コスト化や線路の損失の低減が求められるアプリケーションに対しては、線路幅Ｗにも制約が生じる。具体的には、ＩＣチップの小型化のためには、線路幅Ｗを小さくする必要があり、線路の伝送損失の低減のためには、線路幅Ｗを大きくする必要がある。従って、チップサイズと線路の伝送損失とに要求値がある場合には、許容される線路幅Ｗの範囲が制限される。この結果、線路の特性インピーダンスＺ0を所望の値に設定することが困難であった。
【０００６】
本発明は、上記課題を解決するためになされたもので、特性インピーダンスを所望の値に設定することができるマイクロストリップ線路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のマイクロストリップ線路は、誘電体の表面に形成された信号線路と、前記誘電体の裏面に形成された裏面グランドと、前記信号線路と前記裏面グランドとの間の誘電体中に形成された内層グランドとを備え、前記内層グランドに前記信号線路に沿ってギャップが設けられていることを特徴とするものである。
また、本発明のマイクロストリップ線路の１構成例は、信号伝搬方向に沿った前記信号線路の中心線の水平位置と前記ギャップの中心線の水平位置とが一致することを特徴とするものである。
また、本発明のマイクロストリップ線路の１構成例において、信号伝搬方向と垂直な方向における前記ギャップの幅ａは、０＜ａ＜∞の範囲である。
また、本発明のマイクロストリップ線路の１構成例において、信号伝搬方向と垂直な方向における前記ギャップの幅ａは、前記信号線路の幅Ｗが一定に設定されているときに、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に維持できるように設定される。
また、本発明のマイクロストリップ線路の１構成例において、信号伝搬方向と垂直な方向における前記ギャップの幅ａは、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に維持できるように、前記信号線路の幅Ｗに応じて設定される。
【発明の効果】
【０００８】
本発明によれば、信号線路と裏面グランドとの間の誘電体中に内層グランドを設け、内層グランドに信号線路に沿ってギャップを設けることにより、ギャップの幅を適宜調節すれば、線路幅を一定に保持したまま（すなわち、トレードオフの関係にある信号線路のサイズとマイクロストリップ線路の伝送損失とを一定に保持したまま）、マイクロストリップ線路の特性インピーダンスを所望の値に設定することができる。また、ギャップの幅を調節することにより、マイクロストリップ線路の特性インピーダンスを一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅を設定することができる。つまり、チップサイズと伝送損失はトレードオフの関係にあるので、ＩＣチップの小型化が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を小さく設定することができ（伝送損失は大きくなる）、マイクロストリップ線路の伝送損失の低減が求められるアプリケーションにおいては、特性インピーダンスを一定に保持できる範囲において、線路幅を大きく設定することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係るマイクロストリップ線路の構造を示す平面図および断面図である。
【図２】線路幅およびギャップの幅とマイクロストリップ線路の特性インピーダンスとの関係を示す図である。
【図３】ギャップの幅とマイクロストリップ線路の特性インピーダンスとの関係を示す図である。
【図４】線路幅およびギャップの幅とマイクロストリップ線路の伝送損失との関係を示す図である。
【図５】ギャップの幅とマイクロストリップ線路の伝送損失との関係を示す図である。
【図６】ギャップの幅とマイクロストリップ線路の特性インピーダンスおよび伝送損失との関係を示す図である。
【図７】ギャップの幅とマイクロストリップ線路の特性インピーダンスおよび伝送損失との関係を示す図である。
【図８】従来のマイクロストリップ線路の構造を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）は本実施の形態に係るマイクロストリップ線路の構造を示す平面図、図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。本実施の形態のマイクロストリップ線路は、板状の誘電体１０の表面に選択的に形成された帯状の導体からなる信号線路Ｌ３と、誘電体１０の裏面全体に形成された板状の導体からなる裏面グランドＬ１と、信号線路Ｌ３および裏面グランドＬ１と平行になるように誘電体１０中に形成された板状の導体からなる内層グランドＬ２とを備え、内層グランドＬ２が形成されている誘電体１０の層に、内層グランドＬ２が無く誘電体１０で満たされた領域であるギャップ１１が、信号線路Ｌ３に沿って形成されていることを特徴としている。
【００１１】
裏面グランドＬ１と内層グランドＬ２とは、誘電体１０中に形成された導体からなるグランドビア（不図示）によって接続されている。本実施の形態では、信号線路Ｌ３の厚みを２．０μｍ、内層グランドＬ２の厚みを１．４μｍ、裏面グランドＬ１の厚みを０．３μｍとした。
ギャップ１１は、信号伝搬方向（図１（Ａ）上下方向）に沿った信号線路Ｌ３の中心線ａ0の水平位置（図１（Ｂ）の左右方向の位置）とギャップ１１の中心線の水平位置とが一致するように配置される。
【００１２】
信号伝搬方向と垂直な方向におけるギャップ１１の幅ａの値を調節することにより、信号線路Ｌ３の線路幅Ｗを一定に保持したまま、マイクロストリップ線路の特性インピーダンスＺ0を変化させることが可能となる。また、ギャップ１１の幅ａの値を調節すれば、マイクロストリップ線路の特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗを任意に設定することが可能となる。
【００１３】
また、信号線路Ｌ３と内層グランドＬ２間の距離をＸ、内層グランドＬ２と裏面グランドＬ１間の距離をＹとすると、ギャップ１１の幅ａの値の変化がマイクロストリップ線路の特性インピーダンスＺ0の変化に及ぼす影響は、Ｘ＞Ｙの場合よりもＸ＜Ｙの関係にある方が大きい。この関係は、従来のプロセスにおける層構成（上層にいくほど誘電体の厚さが大きくなる）とは逆の構成となる。
【００１４】
マイクロストリップ線路の特性インピーダンスＺ0は式（１）で表される（文献「谷本  英之，“オンチップ伝送線路のモデリングと最適化  Modeling and Optimization of On-CHIP Transmission Line”，東京大学大学院修士論文，Ｐ５，Ｐ１６−１９，２００６年２月３日」参照）。
【００１５】
【数１】
2014171154.tif 000003
【００１６】
ここで、Ｒはマイクロストリップ線路の単位長あたりの直列抵抗（Ω）、Ｌはマイクロストリップ線路の単位長あたりの直列インダクタンス（Ｈ）、Ｇはマイクロストリップ線路の単位長あたりの並列コンダクタンス（Ｓ）、Ｃはマイクロストリップ線路の単位長あたりの並列静電容量（Ｆ）である。
【００１７】
ギャップ１１の幅ａ＝０の場合、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、マイクロストリップ線路の特性インピーダンスＺ0は小さくなる。この時の特性インピーダンスＺ0の値をＺ1とする。
ギャップ１１の幅ａ＝∞の場合、並列静電容量Ｃや並列コンダクタンスＧの値が小さくなり、マイクロストリップ線路の特性インピーダンスＺ0は大きくなる。この時の特性インピーダンスＺ0の値をＺ2とする。
【００１８】
ギャップ１１の幅ａが０〜∞の間では、ａの値を調節することにより、マイクロストリップ線路の特性インピーダンスＺ0をＺ1〜Ｚ2の間で任意に決定することができる。
また、線路幅Ｗを大きくすると、並列静電容量Ｃや並列コンダクタンスＧの値が大きくなり、マイクロストリップ線路の特性インピーダンスＺ0は小さくなる。この特性インピーダンスＺ0の減少分を、ギャップ１１の幅ａの値の調節によって補償することで、特性インピーダンスＺ0を一定に保持したまま、線路幅Ｗの値をある範囲内で任意に設定することができる。
【００１９】
なお、式（１）によると、マイクロストリップ線路の特性インピーダンスＺ0は周波数の関数である。すなわち、低周波数（ＧＨｚ以下）では特性インピーダンスＺ0は高くなり、高周波数になるにつれて特性インピーダンスＺ0は低くなる。ただし、数十ＧＨｚ以上になると、特性インピーダンスＺ0は周波数に殆ど依存しない値となる。本実施の形態では、高周波数（ＧＨｚオーダー）の信号を伝送するマイクロストリップ線路を想定しているので、マイクロストリップ線路の特性インピーダンスＺ0は周波数によって殆ど変動しない。以下の例で示す特性インピーダンスＺ0および伝送損失ＴＬの値は周波数６０ＧＨｚでの値である。
【００２０】
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕ（金）を使用し、誘電体１０としてＢＣＢ基板（誘電率εｒ＝２．８）を用いた、線路長３００μｍ（図１（Ａ）の上下方向の長さ）のマイクロストリップ線路の特性インピーダンスＺ0の変化を図２に示す。ここでは、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。
【００２１】
図２の２０がギャップ１１の幅ａ＝０μｍの場合の特性インピーダンスＺ0の変化を示し、２１がギャップ１１の幅ａ＝∞の場合の特性インピーダンスＺ0の変化を示している。ギャップ１１の幅ａ＝∞の場合は、裏面グランドＬ１が有って内層グランドＬ２が無い従来のマイクロストリップ線路となり、ギャップ１１の幅ａ＝０μｍの場合は、Ｌ２が裏面グランドとして機能する従来のマイクロストリップ線路となる。本実施の形態のマイクロストリップ線路の構成は、ギャップ１１の幅ａの値が０＜ａ＜∞の場合であり、図２の２０と２１の間のエリアが本実施の形態のマイクロストリップ線路の特性インピーダンスＺ0となる。
【００２２】
図３は線路幅Ｗを６μｍに固定した場合のギャップ１１の幅ａとマイクロストリップ線路の特性インピーダンスＺ0との関係を示す図である。図２、図３より、ギャップ１１の幅ａの値を変化させることで、図２の２０の値（ａ＝０の時のＺ0＝Ｚ1）から２１の値（ａ＝∞の時のＺ0＝Ｚ2）までの範囲で、線路幅Ｗを変えることなく、特性インピーダンスＺ0を任意に設定可能なことが分かる。また、ギャップ１１の幅ａの値を変化させることで、特性インピーダンスＺ0を変化させずに、線路幅Ｗを任意に設定可能なことが分かる。例えば特性インピーダンスＺ0を５０Ωに固定した場合、ギャップ１１の幅ａの値を０〜∞まで変化させることにより、線路幅Ｗを３．４μｍ〜７．５μｍの範囲で変化させることができる。
【００２３】
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕを使用し、誘電体１０としてＢＣＢ基板（誘電率εｒ＝２．８）を用いた、線路長３００μｍのマイクロストリップ線路の伝送損失ＴＬの変化を図４に示す。図２、図３の場合と同様に、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。
【００２４】
図４の４０がギャップ１１の幅ａ＝０μｍの場合の伝送損失ＴＬの変化を示し、４１がギャップ１１の幅ａ＝∞の場合の伝送損失ＴＬの変化を示している。ギャップ１１の幅ａ＝∞の場合は、裏面グランドＬ１が有って内層グランドＬ２が無い従来のマイクロストリップ線路となり、ギャップ１１の幅ａ＝０μｍの場合は、Ｌ２が裏面グランドとして機能する従来のマイクロストリップ線路となる。本実施の形態のマイクロストリップ線路の構成は、ギャップ１１の幅ａの値が０＜ａ＜∞の場合であり、図４の４０と４１の間のエリアが本実施の形態のマイクロストリップ線路の伝送損失ＴＬとなる。
【００２５】
図５は線路幅Ｗを６μｍに固定した場合のギャップ１１の幅ａとマイクロストリップ線路の伝送損失ＴＬとの関係を示す図である。図４、図５より、ギャップ１１の幅ａの値を変化させることにより、マイクロストリップ線路の伝送損失ＴＬの値も変化することが分かる。
【００２６】
裏面グランドＬ１と内層グランドＬ２と信号線路Ｌ３の材料としてＡｕを使用し、誘電体１０としてＢＣＢ基板（誘電率εｒ＝２．８）を用いた、線路長３００μｍのマイクロストリップ線路の特性インピーダンスＺ0および伝送損失ＴＬとギャップ１１の幅ａとの関係を図６、図７に示す。図２、図３の場合と同様に、内層グランドＬ２と裏面グランドＬ１間の距離Ｙ＝２．８μｍ、信号線路Ｌ３と内層グランドＬ２間の距離Ｘ＝１．０μｍとした。図６は線路幅Ｗを６μｍに固定した場合の特性を示し、図７は線路幅Ｗを４μｍに固定した場合の特性を示している。
【００２７】
図６、図７の６０がマイクロストリップ線路の特性インピーダンスＺ0の変化を示し、６１がマイクロストリップ線路の伝送損失ＴＬの変化を示している。図６、図７より、線路幅Ｗの小さいマイクロストリップ線路（Ｗ＝４μｍあるいはＷ＝６μｍ）では、内層グランドＬ２を設けない場合（ａ＝∞の場合）、特性インピーダンスＺ0が大きくなることが分かる。ａ＝∞で、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝６５Ωであり、ａ＝∞で、線路幅Ｗ＝４μｍの場合、特性インピーダンスＺ0＝７９Ωである。
【００２８】
また、Ｌ２が裏面グランドになる場合（ａ＝０μｍの場合）、特性インピーダンスＺ0が小さくなることが分かる。ａ＝０μｍで、線路幅Ｗ＝６μｍの場合、特性インピーダンスＺ0＝３３Ωであり、ａ＝０μｍで、線路幅Ｗ＝４μｍの場合、特性インピーダンスＺ0＝４３Ωである。このように、信号線路Ｌ３と裏面グランドＬ１の間に内層グランドＬ２を設け、ギャップ１１の幅ａを０＜ａ＜∞の範囲で変化させることにより、マイクロストリップ線路の特性インピーダンスＺ0を下げることができ、かつマイクロストリップ線路の伝送損失ＴＬをＬ２が裏面グランドの場合（ａ＝０μｍ）よりも小さくすることができる。
【００２９】
例えば、光通信用受信モジュールに使用されるトランスインピーダンスアンプ（ＴＩＡ）の入出力インピーダンスは５０Ωであるため、インピーダンス不整合による反射の影響を低減するためには、マイクロストリップ線路の特性インピーダンスＺ0も５０Ωであることが望ましい。
【００３０】
線路幅Ｗ＝６μｍの場合、ギャップ１１の幅ａ＝６μｍに設定すると、特性インピーダンスＺ0＝５０Ω、伝送損失ＴＬ＝−０．３４ｄＢとなり、特性インピーダンスＺ0を５０Ωに設定することができる。また、伝送損失ＴＬに関しても、ＴＬ＝−０．３４ｄＢという値は、内層グランドＬ２を設けない場合のＴＬ＝−０．２７ｄＢよりも大きいが、Ｌ２が裏面グランドになる場合のＴＬ＝−０．３９ｄＢよりも小さい値である。
【００３１】
線路幅Ｗ＝４μｍの場合も同様に、ギャップ１１の幅ａ＝２μｍに設定すると、特性インピーダンスＺ0＝５０Ω、伝送損失ＴＬ＝−０．４６ｄＢとなり、特性インピーダンスＺ0を５０Ωに設定することができる。また、伝送損失ＴＬに関しても、ＴＬ＝−０．４６ｄＢという値は、内層グランドＬ２を設けない場合のＴＬ＝−０．３３ｄＢよりも大きいが、Ｌ２が裏面グランドになる場合のＴＬ＝−０．４８ｄＢよりも小さい値である。
【００３２】
以上のように、本実施の形態では、信号線路Ｌ３と裏面グランドＬ１との間に内層グランドＬ２を設け、この内層グランドＬ２にギャップ１１を設けて、ギャップ１１の幅ａの値を適宜調節することにより、線路幅Ｗを一定に保持したまま（すなわち、トレードオフの関係にある信号線路Ｌ３のサイズとマイクロストリップ線路の伝送損失とを一定に保持したまま）、マイクロストリップ線路の特性インピーダンスＺ0を所望の値に設定することができる。また、ギャップ１１の幅ａの値を調節することにより、マイクロストリップ線路の特性インピーダンスＺ0を一定に保持したまま、チップサイズと伝送損失の要求条件から最適な線路幅Ｗを設定することができる。
【産業上の利用可能性】
【００３３】
本発明は、ＩＣ等に用いる高周波伝送線路に適用することができる。
【符号の説明】
【００３４】
Ｌ１…裏面グランド、Ｌ２…内層グランド、Ｌ３…信号線路、１０…誘電体、１１…ギャップ。
【図１】
2014171154.tif 000004
【図２】
2014171154.tif 000005
【図３】
2014171154.tif 000006
【図４】
2014171154.tif 000007
【図５】
2014171154.tif 000008
【図６】
2014171154.tif 000009
【図７】
2014171154.tif 000010
【図８】
2014171154.tif 000011