(57)【要約】【課題】薄膜化した熱電素子であっても十分な温度差を得ることのできる熱電素子、熱電デバイス及び熱電素子の製造方法を提案する。【解決手段】隙間を設けて同一面上に配置される一対の平板形状の下部電極と、下部電極よりも上方に配置され、かつ、下部電極に対向して配置される平板形状の上部電極との間を一対の熱電半導体素子により接続して構成される熱電素子において、熱電半導体素子は、薄膜であり、上部電極の表面積は、下部電極の表面積よりも大きいことを特徴とする。【選択図】図１
2014154801.tif 000002
【特許請求の範囲】
【請求項１】
隙間を設けて同一面上に配置される一対の平板形状の下部電極と、前記下部電極よりも上方に配置され、かつ、前記下部電極に対向して配置される平板形状の上部電極との間を一対の熱電半導体素子により接続して構成される熱電素子において、
前記熱電半導体素子は、薄膜であり、
前記上部電極の表面積は、前記下部電極の表面積よりも大きい
ことを特徴とする熱電素子。
【請求項２】
前記熱電半導体素子は、
当該熱電半導体素子と熱コンダクタンス及び熱抵抗が同一であって薄膜でない他の熱電半導体素子と比較して、高さが予め定められた定数倍だけ小さい形状を有するとともに、前記上部電極との接続面積が予め定められた定数倍だけ小さい形状を有する薄膜である
ことを特徴とする請求項１に記載の熱電素子。
【請求項３】
前記上部電極の表面積の上限は、
前記２つの下部電極の何れか一方又は両方を共有するようにして同一面上に２つ以上の前記熱電素子を等間隔に配置した場合において隣接して配置された前記熱電素子の上部電極同士が互いに接触しない範囲の上限である
ことを特徴とする請求項１又は２に記載の熱電素子。
【請求項４】
前記上部電極の表面積は、
前記下部電極の表面積の１．５倍以上、かつ、２倍以下である
ことを特徴とする請求項１〜３の何れか一項に記載の熱電素子。
【請求項５】
前記熱電半導体素子は、
ビスマステルルを主材料として構成される
ことを特徴とする請求項１〜４の何れか一項に記載の熱電素子。
【請求項６】
隙間を設けて同一面上に配置される一対の平板形状の下部電極と、前記下部電極よりも上方に配置され、かつ、前記下部電極に対向して配置される平板形状の上部電極との間を一対の熱電半導体素子により接続して構成される複数の熱電素子を電気的に直列に接続した熱電デバイスにおいて、
前記熱電半導体素子は、薄膜であり、
前記上部電極の表面積は、前記下部電極の表面積よりも大きい
ことを特徴とする熱電デバイス。
【請求項７】
熱電素子の製造方法において、
絶縁部材上に下部電極の材料を蒸着及び電析させる第１の工程と、
前記下部電極を作製する第２の工程と、
電析部パターンを作製する第３の工程と、
前記電析部パターンに対してＮ型熱電半導体素子及びＰ型熱電半導体素子を電析させる第４の工程と、
前記Ｎ型熱電半導体素子及び前記Ｐ型熱電半導体素子上に上部電極の材料を蒸着させて上部電極用パターンを作製する第５の工程と、
前記上部電極用パターンに対して上部電極を作製する第６の工程とを備え、
前記第３の工程において、
前記電析部パターンは、前記Ｎ型熱電半導体素子及び前記Ｐ型熱電半導体素子が、当該Ｎ型熱電半導体素子及び当該Ｐ型熱電半導体素子と熱コンダクタンス及び熱抵抗が同一であって薄膜でない他のＮ型熱電半導体素子及び他のＰ型熱電半導体素子と比較して、高さが予め定められた定数倍だけ小さい形状を有するとともに、前記上部電極との接続面積が予め定められた定数倍だけ小さい形状を有するように作製され、
前記第５の工程において、
前記上部電極用パターンは、前記上部電極の表面積が前記下部電極の表面積よりも大きくなるように作製される
ことを特徴とする熱電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電素子、熱電デバイス及び熱電素子の製造方法に関する。
【背景技術】
【０００２】
従来、熱電素子の開発が進められている。熱電素子とは、温度差を与えると起電力が生じるゼーベック効果又は電力を与えると熱が移動するペルティエ効果を利用して、熱と電力とを変換する素子をいう。
【０００３】
この熱電素子を用いることにより、例えばごみ焼却炉などから発生する大量の廃熱を電力に変換して回収することができる。廃熱から回収した新たなエネルギーは、ＣＯ２を排出することもなくクリーンエネルギーとして期待される。またこの熱電素子を用いることにより、例えば冷蔵庫やＣＰＵなどを冷却する冷却装置として利用することができる。可動部がないため騒音を発生せず静音設計を実現することができる。
【０００４】
図７は、従来のπ型熱電素子２の断面構成を示す。
π型熱電素子２は、全体として「π」の文字に似た断面形状を有していることからπ型と呼ばれる。π型熱電素子２は、下部電極２１、Ｎ型熱電半導体素子２２、Ｐ型熱電半導体素子２３及び上部電極２４から構成される。下部電極２１及び上部電極２４は、例えばＡｕ、Ａｇ又はＣｕなどの金属から構成される。またＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３は、ＢｉＴｅ（ビスマステルル）を主成分とした材料から構成される。
【０００５】
またこのπ型熱電素子２におけるＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３の高さＬは、おおよそ１ｍｍ〜２ｍｍ程度であり、幅Ｗは、おおよそ２ｍｍ程度である。また上部電極２４とＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３との接続面積である素子投影面積Ｓは、おおよそ５ｍｍ２程度である。
【０００６】
このπ型熱電素子２は、一般に上部電極２４及び下部電極２１の表面積が同一であり、Ｎ型熱電半導体素子２２とＰ型熱電半導体素子２３との間の隙間をできるだけ小さくしてＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３の高さＬをできるだけ大きくするように設計される。素子の起電力Ｖは、下記式１により求められる。
【０００７】
【数１】
2014154801.tif 000003
【０００８】
上記式１によれば、温度差が大きいほど起電力Ｖは大きくなるといえる。
また吸熱Ｑｉｎと放熱Ｑｏｕｔと温度差との関係は、ジュール熱を無視すれば下記式２により求められる。
【０００９】
【数２】
2014154801.tif 000004
【００１０】
上記式２によれば、一般には吸熱Ｑｉｎと放熱Ｑｏｕｔの差が大きいほど温度差が得られ、起電力Ｖも大きくなるといえる。
【００１１】
近年では、このπ型熱電素子２の薄膜化を実現するための開発が進められている。π型熱電素子２の薄膜化に関する技術は、例えば特許文献１に開示されている。
【００１２】
特許文献１には、Ｎ型及びＰ型の熱電半導体素子の材料として例えばＮａＣＯ２Ｏ４、ＣａＣｏ４Ｏ９又はＣａＭｎＯ３などの酸化物材料を用いて、これを薄膜化したπ型熱電素子が開示されている。このπ型熱電素子によれば、大気環境下での性能劣化を防止して、素子内の温度差を大きくすることができるとしている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−２７０４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、この特許文献１のπ型熱電素子であっても、図７において上述したように所望の起電力Ｖを得ようとすると、吸熱側上部電極と放熱側下部電極との間に一定以上の温度差が必要となる。そしてこの温度差が小さいと、得られる起電力Ｖが小さくなる。従って薄膜化同時に上下の温度差を大きくしようとしても、素子の高さＬを薄膜化することにより温度差は小さくなるため、得られる起電力は小さくなる。
【００１５】
結果として薄膜化すると所望の起電力を得ることは難しい。また所望の起電力を得るために、複数のπ型熱電素子を直列に接続して熱電デバイスを作製すればよいが、π型熱電素子の接続数が大幅に増加してしまうため、熱電デバイス全体のサイズが大型化してしまうという問題が生じる。
【００１６】
本発明は、以上の点を考慮してなされたもので、薄膜化した熱電素子であっても十分な温度差を得ることのできる熱電素子、熱電デバイス及び熱電素子の製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１７】
かかる課題を解決するために、本発明における熱電素子は、隙間を設けて同一面上に配置される一対の平板形状の下部電極と、下部電極よりも上方に配置され、かつ、下部電極に対向して配置される平板形状の上部電極との間を一対の熱電半導体素子により接続して構成される熱電素子において、熱電半導体素子は、薄膜であり、上部電極の表面積は、下部電極の表面積よりも大きいことを特徴とする。
【００１８】
また本発明における熱電デバイスは、隙間を設けて同一面上に配置される一対の平板形状の下部電極と、下部電極よりも上方に配置され、かつ、下部電極に対向して配置される平板形状の上部電極との間を一対の熱電半導体素子により接続して構成される複数の熱電素子を電気的に直列に接続した熱電デバイスにおいて、熱電半導体素子は、薄膜であり、上部電極の表面積は、下部電極の表面積よりも大きいことを特徴とする。
【００１９】
また本発明における熱電素子の製造方法は、熱電素子の製造方法において、絶縁部材上に下部電極の材料を蒸着及び電析させる第１の工程と、下部電極を作製する第２の工程と、電析部パターンを作製する第３の工程と、電析部パターンに対してＮ型熱電半導体素子及びＰ型熱電半導体素子を電析させる第４の工程と、Ｎ型熱電半導体素子及びＰ型熱電半導体素子上に上部電極の材料を蒸着させて上部電極用パターンを作製する第５の工程と、上部電極用パターンに対して上部電極を作製する第６の工程とを備え、第３の工程において、電析部パターンは、Ｎ型熱電半導体素子及びＰ型熱電半導体素子が、このＮ型熱電半導体素子及びＰ型熱電半導体素子と熱コンダクタンス及び熱抵抗が同一であって薄膜でない他のＮ型熱電半導体素子及び他のＰ型熱電半導体素子と比較して、高さが予め定められた定数倍だけ小さい形状を有するとともに、上部電極との接続面積が予め定められた定数倍だけ小さい形状を有するように作製され、第５の工程において、上部電極用パターンは、上部電極の表面積が下部電極の表面積よりも大きくなるように作製されることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、薄膜化した熱電素子であっても十分な温度差を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】アンブレラ型熱電素子の断面構成を示す図である。
【図２】アンブレラ型熱電素子の外観構成を示す図である。
【図３】アンブレラ型熱電素子の外観構成を示す図である。
【図４】アンブレラ型熱電素子の製造方法を示す図である。
【図５】評価試験システムの概略構成を示す図である。
【図６】評価試験の解析結果を示す図である。
【図７】従来のπ型熱電素子の断面構成を示す図である。
【発明を実施するための形態】
【００２２】
以下図面について、本発明の一実施の形態を詳述する。
【００２３】
図１は、本実施の形態におけるアンブレラ型熱電素子１の断面構成を示す。
アンブレラ型熱電素子１は、全体として上部電極１４が傘のように大きく開いてＮ型熱電半導体素子１２及びＰ型熱電半導体素子１３を上部から覆うような断面形状を有する。ここではこの熱電素子をπ型と比較してアンブレラ型と呼ぶこととする。
【００２４】
アンブレラ型熱電素子１は、下部電極１１、Ｎ型熱電半導体素子１２、Ｐ型熱電半導体素子１３及び上部電極１４から構成される。下部電極１１及び上部電極１４は、例えばＡｕ、Ａｇ又はＣｕなどの金属から構成される。またＮ型熱電半導体素子１２及びＰ型熱電半導体素子１３は、ＢｉＴｅ（ビスマステルル）を主成分とした材料から構成される。
【００２５】
またこのアンブレラ型熱電素子１におけるＮ型熱電半導体素子１２及びＰ型熱電半導体素子１３の高さＬ／Ａは、従来のπ型熱電素子２におけるＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３の高さＬ（図７参照）と比較して、１／Ａ倍の高さであり、おおよそ１０〜１５μｍである。また素子投影面積Ｓ／Ａは、従来のπ型熱電素子２と比較して、形状は同じで面積を１／Ａ倍程度にする。なおＡは定数である。
【００２６】
このアンブレラ型熱電素子１は、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３のサイズ（素子投影面積及び高さ）が従来のπ型熱電素子２のものと比較して１／Ａ倍となるように設計され、またＮ型熱電半導体素子１２とＰ型熱電半導体素子１３との間の隙間も従来のπ型熱電素子２と比較して大きく設計される。
【００２７】
ここで、一般にはＮ型及びＰ型熱電半導体素子を小型化して熱電素子全体を薄膜化しようとすると、小型化及び薄膜化した分だけ、上部電極と下部電極との間で一定値以上の温度差を得ることが難しくなる。所望の温度差が得られるか否かについては、Ｎ型及びＰ型熱電半導体素子の熱コンダクタンス及び熱抵抗を考慮する必要がある。
【００２８】
熱コンダクタンスとは、物質の厚さと断面積を考慮した量である。逆に熱伝導率は単位断面積、単位長さ当たりの熱コンダクタンスである。具体的には熱伝導率を試験対象の材料の厚さで割った値をいう。本来、熱伝導率の値は物質固有の定数であり、試験対象の材料の厚さには依存しないものである。しかし、たとえば気泡を多く含んだ材料などの熱移動現象を説明する場合、放射や対流を含む様々な因子の複合結果として熱エネルギーが伝導する。従って複雑な材料系における熱移動現象を説明する場合には、測定される熱伝導率がしばしば試験対象の材料の厚さに依存することになるから、熱コンダクタンスを熱伝導性の評価指標として用いる。なお熱抵抗は、熱コンダクタンスの逆数の値となる。
【００２９】
本実施の形態におけるアンブレラ型熱電素子１のＮ型熱電半導体素子１２及びＰ型熱電半導体素子１３の熱コンダクタンスをＫ（Ｎ、Ｐ）とし、熱抵抗をＲ（Ｎ、Ｐ）とすると（Ｎ及びＰはＮ型及びＰ型を示す）、Ｋ（Ｎ、Ｐ）及びＲ（Ｎ、Ｐ）は、下記式３及び式４により表される。
【００３０】
【数３】
2014154801.tif 000005
【００３１】
上記式３及び式４によれば、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３のサイズ（素子投影面積及び高さ）を従来のπ型熱電素子２のものと比較して１／Ａ倍にしても、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３の熱コンダクタンスＫ（Ｎ、Ｐ）並びに熱抵抗Ｒ（Ｎ、Ｐ）は、理論上、従来のπ型熱電素子２と同等の熱コンダクタンス及び熱抵抗を得ることができる。従って上部電極をＡ倍の面積にして、同じ熱流が細い熱電材料に流れ込むことにより、熱流密度がＡ倍に増幅された機能を有するアンブレラ型熱電素子１は、従来のπ型熱電素子２よりも大幅に薄膜化した構造を有しながらも、温度差を十分に確保することができる。よって開放端起電力Ｖも十分に得ることができる。
【００３２】
また本実施の形態においては、上部電極１４と下部電極１１との間の温度差を更に大きくするために、上部電極１４のサイズができる限り大きく設計される。できる限り大きく設計される上部電極１４のサイズの上限は、複数のアンブレラ型熱電素子１を直列に接続して配置した場合の熱電デバイスにおいて、上部電極１４が互いに接触しない値とする。上部電極１４が上限近傍まで大きく設計されることにより、上部電極１４が保持することのできる熱量を増加させることができる。よって上部電極１４と下部電極１１との間の温度差を大きくすることができる。本実施の形態においては、上部電極１４のサイズを従来のπ型熱電素子２の上部電極２４（下部電極１１）と比較して、１．６５倍の２６５μｍ×１０５μｍとした。
【００３３】
図２及び図３は、アンブレラ型熱電素子１の外観構成を示す。
アンブレラ型熱電素子１は、図１においても上述したように、１ｍｍ以上の厚みがないと温度差がつかない従来のπ型熱電素子２と比較して、上部電極１４が傘のように大きく開いている点で特徴的な構造を有する。これにより、熱量は同じでも細い熱電材料に注入することで熱流密度を増大させる。すなわち、この上部電極１４の面積が大きいことと熱電材料の面積が小さいことにより、上部電極１４は熱流のレンズとしての機能を有し、熱流密度をＡ倍にした熱をＮ型熱電半導体素子１２及びＰ型熱電半導体素子１３に投入することができる。
【００３４】
その結果、高さ方向（Ｌ／Ａ方向）に発生する温度差はＡ倍となる一方で高さは１／Ａ倍であるから、互いに相殺して、薄膜化された構造であっても従来のπ型熱電素子２における温度差と同等の温度差を実現することができる。
【００３５】
また接触抵抗を無視すれば、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３の熱抵抗は、π型熱電素子２のＮ型熱電半導体素子２２及びＰ型熱電半導体素子２３の熱抵抗と同様であるため、材料の総量はπ型熱電素子２よりも１／Ａ２分だけ削減することができる。
【００３６】
また本実施の形態におけるアンブレラ型熱電素子１は、従来は材料の性能指数のみで熱電素子の性能向上を実現しようとしていたのに対し、熱電材料の性能不足を構造によって補うことができる。よって材料の変更による性能向上の限界を超えて、熱電素子の性能を向上させることができる。
【００３７】
図４は、本実施の形態におけるアンブレラ型熱電素子１の製造工程を示す。
本実施の形態におけるアンブレラ型熱電素子１は、ＭＥＭＳ（Micro-Electro-Mechanical Systems）と呼ばれる微小電気機械の作製技術に用いられるプロセスを応用して作製される。
【００３８】
第１の工程では、ガラス基板１００上にＣｒ１０１を蒸着させた後、Ｃｒ１０１上にＡｕ１０３を電析させる。また蒸着させたＡｕ１０２上にレジスト１０４を作製する。なおこのＡｕ１０２及び１０３が上部電極１４となる。
【００３９】
第２の工程では、アルゴンイオンビームなどのイオンビームを対象試料に対して鋭角に照射するイオンミリング法を用いて、不要な部分を除去する。ここで不要な部分を除去することにより、下部電極１１同士が短絡することを防止する。
【００４０】
第３の工程では、フォトマスク上から紫外線を露光することによりパターンを形成するフォトリソグラフィ法を用いて、電析部パターンを形成する。
【００４１】
第４の工程では、電析部パターンにおいてＮ型熱電半導体素子１２を電析させた後にＰ型熱電半導体素子１３を電析させる。
【００４２】
第５の工程では、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３上にＣｒ１０１を蒸着させた後、Ｃｒ１０１上にＡｕ１０３を電析させる。更にＡｕ１０３上にレジスト１０４を作製して、上部電極用パターンを形成する。
【００４３】
第６の工程では、Ａｕ１０３上にＮｉ１０５を電析させて上部電極１４を作製し、不要なＡｕ１０３層やレジスト１０４などを除去する。以上により、本実施の形態におけるアンブレラ型熱電素子１を作製する。
【００４４】
図５は、評価試験システムの概略構成を示す。
この評価システムＶＳは、アンブレラ型熱電素子１の熱電特性（起電力及び出力）を解析するためのシステムである。評価試験は、暗幕空間ＢＲ内において複数のアンブレラ型熱電素子１を電気的に直列に接続して構成される熱電デバイス１０をサンプル固定台Ｔに設置し、この熱電デバイス１０に対して、光源電圧を５ＶとしたハロゲンランプＨＬを照射して熱を加えることにより行った。
【００４５】
また比較対象として、上部電極１４のサイズを従来のπ型熱電素子２の上部電極２４（下部電極１１）と同様にした比較対象熱電素子１Ａを複数直列に接続して構成される熱電デバイス１０Ａを用意した。そしてこの比較対象熱電素子１Ａ（熱電デバイス１０Ａ）についても同様にサンプル固定台Ｔに設置して光源電圧を５ＶとしたハロゲンランプＨＬを照射して熱を加えることにより評価試験を行った。
【００４６】
評価試験の結果については、温度測定装置、抵抗測定装置及び電圧測定装置などの測定装置Ｄにより測定されたデータをコンピュータＣにより取得して解析した。
【００４７】
図６は、評価試験の解析結果を示す。
このグラフにおいて横軸は電流［ｍＡ］を示しており、縦軸のうちの左縦軸は起電力［ｍＶ］、右縦軸は出力値［μＷ］を示している。電流と起電力との関係は、流れる電流の量に反比例して値が小さくなる曲線（ＶＩ曲線）により示される。また電流と出力値との関係は、山形状の曲線（ＰＩ曲線）により示される。
【００４８】
この評価試験の解析結果によれば、本実施の形態におけるアンブレラ型熱電素子１（上部電極大）において、起電力は５．２３ｍＶが得られ、最大出力は０．２７μＷが得られたことが示されている。また比較対象熱電素子１Ａ（上部電極小）において、起電力は２．１８ｍＶが得られ、最大出力は０．０６μＷが得られたことが示されている。この評価試験の解析結果から、上部電極１４を従来のπ型熱電素子２のもの（下部電極１１）と比較して１．６５倍に大きくした場合、最大出力は本実施の形態の場合には０．２７μＷであり、比較対象の場合には０．０６μＷであることから、おおよそ５倍の最大出力値を得ることができたと言える。
【００４９】
以上のように、本実施の形態によるアンブレラ型熱電素子１によれば、Ｎ型熱電半導体素子１２及びＰ型熱電半導体素子１３のサイズ（高さ及び素子投影面積）を従来のπ型熱電素子２或いは下部電極１１と比較して１／Ａ倍にして小型化することで、熱電素子全体を薄膜化することができる。更に薄膜化すると温度差が生じないという弊害については、上部電極１４の表面積を上限近傍まで大きくして上部電極１４が保持可能な熱量を増加させることにより解消することができる。よって薄膜化を実現しつつも十分な温度差を得ることができる。
【符号の説明】
【００５０】
１      アンブレラ型熱電素子
１０    熱電デバイス
１１    下部電極
１２    Ｎ型熱電半導体素子
１３    Ｐ型熱電半導体素子
１４    上部電極
２      π型熱電素子
【図１】
2014154801.tif 000006
【図４】
2014154801.tif 000007
【図５】
2014154801.tif 000008
【図６】
2014154801.tif 000009
【図７】
2014154801.tif 000010
【図２】
2014154801.tif 000011
【図３】
2014154801.tif 000012