(57)【要約】【課題】所定のリセット信号を出力するパワーオンリセット回路を提供する。【解決手段】互いに直列接続され、電源ノードと第１ノードとの間に接続され、第１スイッチ装置の制御端子が電源ノードに接続される第１インピーダンス装置および第１スイッチ装置、第１ノードと基準接地との間に接続された第１コンデンサ、第１ノードと接続ノードとの間に接続され、第２スイッチ装置の制御端子が電源ノードに接続された第２スイッチ装置、接続ノードと基準接地との間に接続され、第３スイッチ装置の制御端子が電源ノードに接続された第３スイッチ装置、第２ノードと基準接地との間に接続され、第４スイッチ装置の制御端子が接続ノードに接続された第４スイッチ装置、電源ノードと第２ノードとの間に接続された第２インピーダンス装置、第２ノードと基準接地との間に接続された第２コンデンサ、および第２ノードと回路装置のリセット入力端子との間に接続された制御回路を含むパワーオンリセット回路。【選択図】図２Ａ
2014116925.tif 000002
【特許請求の範囲】
【請求項１】
パワーオンリセット回路であって、
互いに直列接続され、電源ノードと第１ノードとの間に接続され、第１スイッチ装置の制御端子が前記電源ノードに接続される第１インピーダンス装置および第１スイッチ装置、
前記第１ノードと基準接地との間に接続された第１コンデンサ、
前記第１ノードと接続ノードとの間に接続され、第２スイッチ装置の制御端子が前記電源ノードに接続された第２スイッチ装置、
前記接続ノードと前記基準接地との間に接続され、第３スイッチ装置の制御端子が前記電源ノードに接続された第３スイッチ装置、
第２ノードと前記基準接地との間に接続され、第４スイッチ装置の制御端子が前記接続ノードに接続された第４スイッチ装置、
前記電源ノードと前記第２ノードとの間に接続された第２インピーダンス装置、
前記第２ノードと前記基準接地との間に接続された第２コンデンサ、および
前記第２ノードと回路装置のリセット入力端子との間に接続された制御回路を含み、
前記電源ノードが電力を供給された時、前記第１スイッチ装置および前記第３スイッチ装置は、オンにされ、前記第２スイッチ装置および前記第４スイッチ装置は、オフにされ、且つ前記第２コンデンサが前記第２インピーダンス装置を通して前記電源ノードの電力が充電されるようにし、前記電源ノードの前記電力は、所定の電圧値に前記第２コンデンサを充電し、前記制御回路は、リセット信号を出力し、
前記電力が前記電源ノードから除去された時、前記第１スイッチ装置および前記第３スイッチ装置は、オフにされ、前記第２スイッチ装置および前記第４スイッチ装置は、オンにされ、且つ前記第２コンデンサは、前記第４スイッチ装置を通して前記基準接地に近い電圧レベルに放電されるパワーオンリセット回路。
【請求項２】
前記電源ノードが電力を供給された時、前記電力は、前記第１コンデンサを充電し、且つ
前記電力が前記電源ノードから除去された時、前記第１コンデンサの電圧は、前記第２スイッチ装置を通して前記第４スイッチ装置の前記制御端子に供給されるため、前記第４スイッチ装置をオンにする請求項１に記載のパワーオンリセット回路。
【請求項３】
前記第１スイッチ装置、前記第３スイッチ装置、および前記第４スイッチ装置は、ＮＭＯＳトランジスタであり、前記第２スイッチ装置は、ＰＭＯＳトランジスタである請求項１に記載のパワーオンリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーオンリセット回路に関し、特に、所定のリセット信号を出力するパワーオンリセット回路に関するものである。
【背景技術】
【０００２】
電源が初めて起動される時、電源から生成された電圧は、即時に所定の電圧値に達することができない。所定の電圧値に達しない電圧がデジタル回路に用いられた場合、デジタル回路の初期状態がわからなくなる可能性がある。一般的にパワーオンリセット回路は、超大規模集積（ＶＬＳＩ）回路に統合され、リセット信号を生成する。よって、電源が初めて起動される時、ＶＬＳＩ回路の内部回路は、リセット信号に応じて既知の初期状態を得ることができる。
【０００３】
図１は、回路装置に用いられるパワーオンリセット回路を表している図である。図１では、回路装置１５０が電力を供給された時、パワーオンリセット回路１００に接続された電源ノードＶＤＤは、接地電圧から所定の電圧値に増加するため、電源ノードＶＤＤは、ＰＭＯＳトランジスタで構成されたレジスタＰ１によってコンデンサＣＰを充電する。制御回路１３０は、コンデンサＣＰの電圧に応じてリセット信号を回路装置１５０に生成する。電力が電源ノードＶＤＤから取り除かれた時、コンデンサＣＰは、その電力をレジスタＰ１によって電源ノードＶＤＤに放電する（この時、電源ノードＶＤＤの電圧は、設置電圧に近づく）。しかしながら、レジスタＰ１は、ＰＭＯＳトランジスタで構成されるため、コンデンサＣＰの電圧は、短時間でＰ−Ｎ接合のしきい値電圧にしか降下されない。すなわち、コンデンサＣＰは、完全に放電されることができない。コンデンサＣＰの電圧は、基準接地ＧＮＤと等しい電圧値に降下されることができない。よって、次回、回路装置１５０が電力を供給された時、コンデンサＣＰに前から存在する電圧は、制御回路１３０を駆動し、誤った制御信号を発生し、パワーオンリセット回路１００を更に正常に機能しないようにする。
【０００４】
よって、新しいパワーオンリセット回路が必要とされる。放電動作中、パワーオンリセット回路のコンデンサの動作は、接地電圧に等しい電圧値に降下されることができる。よって、次回、パワーオンリセット回路は、電力が供給され、パワーオンリセット回路の制御回路は、正確な制御信号を生成する、またはパワーオンリセット回路を正常に動作させることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
所定のリセット信号を出力するパワーオンリセット回路を提供する。
【課題を解決するための手段】
【０００６】
本発明は、パワーオンリセット回路を示しており、互いに接続され、電源ノードと第１ノードとの間に接続された第１インピーダンス装置および第１スイッチ装置を含む。第１スイッチ装置の制御端子は、電源ノードに接続される。パワーオンリセット回路は、第１ノードと基準接地との間に接続された第１コンデンサ、および第１ノードと接続ノードとの間に接続された第２スイッチ装置を更に含む。第２スイッチ装置の制御端子は、電源ノードに接続される。パワーオンリセット回路は、接続ノードと基準接地との間に接続された第３スイッチ装置を更に含む。第３スイッチ装置の制御端子は、電源ノードに接続される。パワーオンリセット回路は、第２ノードと基準接地との間に接続された第４スイッチ装置を更に含む。第４スイッチ装置の制御端子は、接続ノードに接続される。パワーオンリセット回路は、電源ノードと第２ノードとの間に接続された第２インピーダンス装置、および第２ノードと基準接地との間に接続された第２コンデンサを更に含む。パワーオンリセット回路は、第２ノードと回路装置のリセット入力端子との間に接続された制御回路を更に含む。電源ノードが電力を供給された時、第１スイッチ装置および第３スイッチ装置は、オンにされ、第２スイッチ装置および第４スイッチ装置は、オフにされる。この状況では、電源ノードに供給された電力は、第２インピーダンス装置を通して第２コンデンサを充電する。第２コンデンサの電圧が所定の電圧値に上がった時、制御回路は、所定の電圧値に応じてリセット信号を出力する。電力が電源ノードから除去された時、第１スイッチ装置および第３スイッチ装置は、オフにされ、第２スイッチ装置および第４スイッチ装置は、オンにされる。この状況では、第２コンデンサは、第４スイッチ装置を通して基準接地に近い電圧レベルに放電される。
【０００７】
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。
【図面の簡単な説明】
【０００８】
本発明は、添付の図面と併せて後に続く詳細な説明と実施例を解釈することによって、より完全に理解されることができる。
【図１】回路装置に用いられるパワーオンリセット回路を示す図である。
【図２Ａ】本発明の実施形態に基づいた回路装置に用いられるパワーオンリセット回路を示す図である。
【図２Ｂ】図２Ａの電力が供給された電源ノードを示す図である。
【図２Ｃ】図２Ｂの電源ノードから電力が除去されるのを示す図である。
【図３】本発明の実施形態に基づく回路装置に用いられるパワーオンリセット回路を示す図である。
【発明を実施するための形態】
【０００９】
以下の説明は、本発明を実施するベストモードが開示されている。この説明は、本発明の一般原理を例示する目的のためのもので本発明を限定するものではない。本発明の範囲は、添付の請求の範囲を参考にして決定される。
【００１０】
図２Ａは、本発明の実施形態に基づいた回路装置に用いられるパワーオンリセット回路を示す図である。パワーオンリセット回路２００は、第１インピーダンス装置Ｒ１、第２インピーダンス装置Ｒ２、第１スイッチ装置ＳＷ１、第２スイッチ装置ＳＷ２、第３スイッチ装置ＳＷ３、第４スイッチ装置ＳＷ４、第１コンデンサＣ１、第２コンデンサＣ２、および制御回路２３０を含む。
【００１１】
第１インピーダンス装置Ｒ１および第１スイッチ装置ＳＷ１は、互いに直列接続され、電源ノードＮＰと第１ノードＮ１との間に接続され、第１スイッチ装置ＳＷ１の制御端子Ｔ１は、電源ノードＮＰに接続される。第１コンデンサＣ１は、第１ノードＮ１と基準接地ＧＮＤとの間に接続される。第２スイッチ装置ＳＷ２は、第１ノードＮ１と接続ノードＮＣとの間に接続され、第２スイッチ装置ＳＷ２の制御端子Ｔ２は、電源ノードＮＰに接続される。第３スイッチ装置ＳＷ３は、接続ノードＮＣと基準接地ＧＮＤとの間に接続され、第３スイッチ装置ＳＷ３の制御端子Ｔ２は、電源ノードＮＰに接続される。第４スイッチ装置ＳＷ４は、第２ノードＮ２と基準接地ＧＮＤとの間に接続され、第４スイッチ装置ＳＷ４の制御端子Ｔ４は、接続ノードＮＣに接続される。第２インピーダンス装置Ｒ２は、電源ノードＮＰと第２ノードＮ２との間に接続される。第２コンデンサＣ２は、第２ノードＮ２と基準接地ＧＮＤとの間に接続される。制御回路２３０は、第２ノードＮ２と回路装置２５０のリセット入力端子ＩＮ１との間に接続される。
【００１２】
図２Ｂは、図２Ａの電力が供給された電源ノードを示す図である。電源ノードＮＰが電力を供給された時（電圧ＶＤＤが電源ノードＮＰに用いられる）、第１スイッチ装置ＳＷ１は、オンにされる。電源ノードＮＰの電力（電圧ＶＤＤ）は、第１インピーダンス装置Ｒ１を通して第１コンデンサＣ１を充電する。同時に、電源ノードＮＰの電力は、第２スイッチ装置ＳＷ２を操作してオフにし、第３スイッチ装置ＳＷ３を操作してオンにする。第３スイッチ装置ＳＷ３がオンにされるため、接続ノードＮＣの電圧は、基準接地ＧＮＤに近づく。よって、第４スイッチ装置ＳＷ４は、オフにされる。電源ノードＮＰの電力は、第２インピーダンス装置Ｒ２を通して第２コンデンサＣ２を充電する。電源ノードＮＰの電力が第２コンデンサＣ１を所定の電圧値まで充電した時、制御回路２３０は、所定の電圧値に応じてリセット信号を回路装置２５０のリセット入力端子ＩＮ１に出力する。
【００１３】
図２Ｃは、図２Ｂの電源ノードから電力が除去されるのを示す図である。電力が電源ノードＮＰから除去された時（例えば、電源ノードＮＰが基準接地ＧＮＤに接続される）、第１スイッチ装置ＳＷ１および第３スイッチ装置ＳＷ３は、オフにされ、第２スイッチ装置ＳＷ２は、オンにされる。第１コンデンサＣ１の電圧は、第２スイッチ装置ＳＷ２を通して第４スイッチ装置ＳＷ４の制御端子Ｔ４に伝送されるため、第４スイッチ装置ＳＷ４をオンにする。第２コンデンサＣ２は、第４スイッチ装置ＳＷ４を通して基準接地ＧＮＤに近い電圧レベルに放電される。
【００１４】
電力が電源ノードＮＰから除去された時、パワーオンリセット回路２００を動作させるのに要する電圧は、第１コンデンサＣ１から供給される。よって、パワーオンリセット回路２００に流れ込む電流を生成する余分な電力がないため、静止電流の値はゼロである。
【００１５】
図３は、本発明の実施形態に基づく回路装置に用いられるパワーオンリセット回路３００を示す図である。図３の回路構造は、図２と同じであり、違いは、図３が更に詳細に回路の実装を示している。図３に示されるように、図２に示される第１スイッチ装置ＳＷ１、第３スイッチ装置ＳＷ３、および第４スイッチ装置ＳＷ４は、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、およびＭＮ３でそれぞれ構成され、第２スイッチ装置ＳＷ２は、ＰＭＯＳトランジスタＭＰ２で構成される。次いで、図３に表されるように、図２に示される第１インピーダンス装置Ｒ１および第２インピーダンス装置Ｒ２は、ＰＭＯＳトランジスタＭＰ１およびＭＰ３でそれぞれ構成され、ＰＭＯＳトランジスタＭＰ１およびＭＰ３のゲート電極およびドレイン電極は、互いに接続される。注意するのは、この実施形態では、第１インピーダンス装置Ｒ１および第２インピーダンス装置Ｒ２は、ＰＭＯＳトランジスタＭＰ１およびＭＰ３でそれぞれ構成される。しかしながら、この回路トポロジーは、説明のためだけに用いられ、これに限定されるものではない。第２スイッチ装置ＳＷ２および第３スイッチ装置ＳＷ３は、ＰＭＯＳトランジスタＭＰ２およびＮＭＯＳトランジスタＭＮ２でそれぞれ構成されるため、電源ノードＮＰが電力を供給された時、第２スイッチ装置ＳＷ２はオフにされ、第３スイッチ装置ＳＷ３は、オンにされる。逆に、電源ノードＮＰが電力を供給されない時、第２スイッチ装置ＳＷ２はオンにされ、第３スイッチ装置ＳＷ３は、オフにされる。図３の回路の動作は、図２Ａ〜２Ｃの回路に関連した前述の図で説明されているため、ここでは更に詳述しない。
【００１６】
第２コンデンサＣ２は、基準接地ＧＮＤと等しい電圧レベルに放電され、次回、パワーオンリセット回路３００の電源ノードＮＰが電力を供給された時、パワーオンリセット回路３００は、正常に動作され、リセット信号を出力することができる。
【００１７】
この発明は、実施例の方法及び望ましい実施の形態によって記述されているが、本発明は、これらを限定するものではないことは理解される。逆に、種々の変更及び同様の配置をカバーするものである（当業者には明白なように）。よって、添付の請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
【符号の説明】
【００１８】
１００、２００、３００  パワーオンリセット回路
１３０、２３０  制御回路
１５０、２５０  回路装置
ＶＤＤ  電源ノード
Ｐ１  レジスタ
ＣＰ  コンデンサ
ＧＮＤ  基準接地
Ｒ１  第１インピーダンス装置
Ｒ２  第２インピーダンス装置
ＳＷ１〜ＳＷ４  第１〜第４スイッチ装置
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
ＮＰ  電源ノード
Ｎ１  第１ノード
Ｎ２  第２ノード
ＮＣ  接続ノード
ＩＮ１  リセット入力端子
Ｔ１〜Ｔ４  第１〜第４制御端子
ＭＰ１〜ＭＰ３  ＰＭＯＳトランジスタ
ＭＮ１〜ＭＮ３  ＮＭＯＳトランジスタ
【図１】
2014116925.tif 000003
【図２Ａ】
2014116925.tif 000004
【図２Ｂ】
2014116925.tif 000005
【図２Ｃ】
2014116925.tif 000006
【図３】
2014116925.tif 000007