(57)【要約】【課題】入力信号に対する出力信号の応答歪みを低減すること。【解決手段】歪み調整回路１１は、ダイオードＤ、容量Ｃ及び抵抗Ｒを有する。ダイオードＤは、カソードが差動増幅器１０の反転出力端子ＯＵＴ１と接続され、アノードが差動増幅器１０の非反転出力端子ＯＵＴ２と接続される。容量Ｃは、反転出力端子ＯＵＴ１と非反転出力端子ＯＵＴ２との間で、ダイオードＤと直列に接続される。抵抗Ｒは、ダイオードＤのアノードとカソードとの間に接続される。【選択図】図２
2014003354.tif 000002
【特許請求の範囲】
【請求項１】
負側端子が参照電圧に対する入力信号の差分を反転増幅した信号が出力される差動増幅器の第１の出力端子と接続され、正側端子が前記参照電圧に対する前記入力信号の差分を増幅した信号が出力される前記差動増幅器の第２の出力端子と接続され、順方向に電流を流す整流回路と、
前記第１の出力端子と前記第２の出力端子との間で、前記整流回路と直列に接続される容量と、
前記整流回路の前記正側端子と前記負側端子との間に接続される抵抗と、を備える、
歪み調整回路。
【請求項２】
前記整流回路は、
アノードが前記第２の出力端子と接続され、カソードが前記第１の出力端子と接続されるダイオードである、
請求項１に記載の歪み調整回路。
【請求項３】
前記整流回路は、
前記第２の出力端子と前記第１の出力端子との間に挿入され、制御端子に前記入力信号と同期した制御信号が入力することにより、前記入力信号がハイのときに電流を流すトランジスタである、
請求項１に記載の歪み調整回路。
【請求項４】
前記入力信号は、入力される電気信号を光信号に変換し、前記光信号を電気信号に変換するフォトカプラにより生成される、
請求項１に記載の歪み調整回路。
【請求項５】
前記入力信号の電圧波形は、立ち下がりにおいて勾配を有し、
前記入力信号は、前記光信号の強度が大きいほど立ち下がりの終期が遅い、
請求項４に記載の歪み調整回路。
【請求項６】
参照電圧に対する入力信号の差分を反転増幅した信号を第１の出力端子から出力し、前記参照電圧に対する前記入力信号の差分を増幅した信号を第２の出力端子から出力する差動増幅器と、
前記第１の出力端子の電圧が前記第２の出力端子の電圧よりも低い場合にハイを出力信号として出力し、前記第１の出力端子の電圧が前記第２の出力端子の電圧よりも高い場合にローを前記出力信号として出力する出力部と、
前記第１の出力端子と前記第２の出力端子との間に接続される歪み調整回路と、を備え、
前記歪み調整回路は、
負側端子が前記第１の出力端子と接続され、正側端子が前記第２の出力端子と接続され、順方向に電流を流す整流回路と、
前記第１の出力端子と前記第２の出力端子との間で、前記整流回路と直列に接続される容量と、
前記整流回路の前記正側端子と前記負側端子との間に接続される抵抗と、を備える、
比較器。
【請求項７】
前記整流回路は、
アノードが前記第２の出力端子と接続され、カソードが前記第１の出力端子と接続されるダイオードである、
請求項６に記載の比較器。
【請求項８】
前記整流回路は、
前記第２の出力端子と前記第１の出力端子との間に挿入され、制御端子に前記入力信号と同期した制御信号が入力することにより、前記入力信号がハイのときに電流を流すトランジスタである、
請求項６に記載の比較器。
【請求項９】
前記出力部は、
前記第１の出力端子の電圧が前記第２の出力端子の電圧よりも低い場合にローを出力し、前記第１の出力端子の電圧が前記第２の出力端子の電圧よりも高い場合にハイを出力するドライバと、
前記ドライバからの信号の反転信号を前記出力信号として出力するインバータと、を備える、
請求項６に記載の比較器。
【請求項１０】
前記入力信号は、入力される電気信号を光信号に変換し、前記光信号を電気信号に変換するフォトカプラにより生成される、
請求項６に記載の比較器。
【請求項１１】
前記入力信号の電圧波形は、立ち下がりにおいて勾配を有し、
前記入力信号は、前記光信号の強度が大きいほど立ち下がりの終期が遅い、
請求項１０に記載の比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は歪み調整回路及び比較器に関し、例えば入力信号の歪み調整に用いられる歪み調整回路及び比較器に関する。
【背景技術】
【０００２】
電源電圧が異なるシステム間で信号のやりとりを行う場合には、システム間の絶縁を確保するため、フォトカプラが広く用いられる。フォトカプラは、フォトカプラからの出力信号に基づいてスイッチング動作を行う回路とともに用いられる。
【０００３】
フォトカプラのスイッチング回路では、遅延による応答遅延歪みを低減する必要が有る。応答遅延歪みとは、入力信号の立ち上がりに対する遅延時間と立ち下がりに対する遅延時間とが異なることにより、入力信号に対するスイッチング回路の出力信号に生じる歪みのことである。例えば、入力信号の立ち下がりに対する遅延時間が立ち下がりに対する遅延時間よりも大きいと、スイッチング回路の出力信号のパルス幅は、入力信号のパルス幅よりも大きくなってしまう。これにより、スイッチング回路の出力信号に歪み（パルス幅変動）が生じる。
【０００４】
このような、スイッチング回路として用いることが可能な回路が提案されている（特許文献１）。特許文献１にかかる受信装置は、光信号を受信し、光信号に応じた電流信号を生成する受光素子を有している。そして、受光素子からの電流信号は、変換部により電圧信号に変換される。閾値電圧生成部は、電圧信号と、基準電圧生成部により生成された基準電圧とに基づいて、閾値電圧を生成する。閾値電圧は、電圧信号の振幅範囲の中央付近を中心とする、電圧信号よりも振幅が小さな信号である。なお、閾値電圧は、電圧信号に対して所定時間遅延している。そして、比較器が、閾値電圧と電圧信号とを比較する。この手法では、電圧信号の変動に応じて閾値電圧を追従させることができるので、比較器の出力信号の電圧信号に対する応答遅延を短縮することができる。
【０００５】
また、コンパレータの出力時間誤差を小さくするため、入力信号に遅延を与えてから半波整流した信号を減衰させ、入力信号から減衰した信号を減算した信号をリファレンス電圧と比較する手法が提案されている（特許文献２）。その他、ヒステリシス特性を有するコンパレータとヒステリシス特性を有しないコンパレータとを組み合わせ、出力信号のヒステリシスばらつきを低減する手法が提案されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１０９９４４号公報
【特許文献２】特開平２−３５８１４号公報
【特許文献３】特開２０１０−１２４０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、発明者は、上述の手法には以下に示す問題点があることを見出した。特許文献１にかかる受信装置は、入力信号に対する追従性の高い信号を出力することができる。よって、応答遅延歪みの発生を防止することはできる。しかしながら、特許文献１にかかる受信装置は、閾値電圧生成部を設けなくてはならない。そのため、特許文献１にかかる受信装置は、回路規模が大きくなり、製造コストの増大を招いてしまう。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による歪み調整回路は、整流回路、容量及び抵抗を有する。整流回路は、差動増幅器の第１の出力端子と接続され、正側端子が差動増幅器の第２の出力端子と接続され、順方向に電流を流す。容量は、第１の出力端子と第２の出力端子との間で、整流回路と直列に接続される。抵抗は、整流回路の正側端子と負側端子との間に接続される。
【発明の効果】
【００１０】
一実施の形態によれば、入力信号に対する出力信号の応答歪みを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】フォトカプラと比較器との接続関係の例を示すブロック図である。
【図２】実施の形態１にかかる比較器１００の構成を示す回路図である。
【図３】差動増幅器１０の構成を示す回路図である。
【図４】実施の形態１にかかる比較器１００の基本的な動作を示す動作表である。
【図５】実施の形態１にかかる比較器１００の動作を示すタイミングチャートである。
【図６】比較例１にかかる比較器３００の構成を示す回路図である。
【図７】比較例１にかかる比較器３００の動作を示すタイミングチャートである。
【図８】実施の形態２にかかる比較器２００の構成を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１３】
実施の形態１
まず、実施の形態１にかかる比較器１００について説明する。図１は、フォトカプラと比較器との接続関係の例を示すブロック図である。図１に示すように、フォトカプラ１０１は、外部からの信号ＳＩＧに基づき、発光部が光信号ＯＰＴを放射する。フォトカプラ１０１の受光部は、受光した光信号ＯＰＴを電気信号に変換する。フォトカプラ１０１の受光側の端子の一方は、比較器１００の一方の入力端子、及び、負荷抵抗ＲＬを介して電源電圧ＶＤＣを出力する電源（以下、電源ＶＤＣとも称する）と接続される。これにより、変換された電気信号は、入力信号ＩＮとして比較器１００に入力される。また、フォトカプラ１０１の受光側の端子の他方は、例えばグランドと接続される。比較器１００の他方の入力端子は、参照電圧ＲＥＦを出力する電源（以下、電源ＲＥＦとも称する）と接続される。比較器１００は、入力信号ＩＮと参照電圧ＲＥＦとを比較し、比較結果を出力信号ＯＵＴとして出力する。
【００１４】
図２は、実施の形態１にかかる比較器１００の構成を示す回路図である。比較器１００は、差動増幅器１０、歪み調整回路１１、ドライバ１２及びインバータ１３を有する。差動増幅器１０は、電源ＶＤＣとグランドとの間に接続されることにより、電源供給を受ける。差動増幅器１０は、入力信号ＩＮと参照電圧ＲＥＦとの間の差分を差動増幅する。具体的には、参照電圧ＲＥＦに対する入力信号ＩＮの電圧差（ＩＮ−ＲＥＦ）を反転増幅した信号が、反転出力端子ＯＵＴ１から出力される。参照電圧ＲＥＦに対する入力信号ＩＮの電圧差（ＩＮ−ＲＥＦ）を増幅した信号が、非反転出力端子ＯＵＴ２から出力される。
【００１５】
歪み調整回路１１は、ダイオードＤ、抵抗Ｒ及び容量Ｃを有する。ダイオードＤのカソードは反転出力端子ＯＵＴ１（第１の出力端子とも称する）と接続される。ダイオードＤのアノードは、容量Ｃを介して、非反転出力端子ＯＵＴ２（第２の出力端子とも称する）と接続される。また、ダイオードＤのアノードとカソードとの間には、抵抗Ｒが接続される。
【００１６】
ドライバ１２及びインバータ１３は、比較器１００の出力部１４を構成する。ドライバ１２は、入力端子Ｔｉｎ１が差動増幅器１０の反転出力端子ＯＵＴ１と接続される。入力端子Ｔｉｎ２が差動増幅器１０の非反転出力端子ＯＵＴ２と接続される。ドライバ１２は、電源ＶＤＣとグランドとの間に接続されることにより、電源供給を受ける。ドライバ１２は、入力端子Ｔｉｎ１及びＴｉｎ２に入力する信号に基づき、出力端子Ｔｏｕｔからインバータ１３にドライバ出力信号ＤＯＵＴを出力する。
【００１７】
インバータ１３は、ＰｃｈトランジスタＰ１０及びＮｃｈトランジスタＮ１０を有する。ＰｃｈトランジスタＰ１０のソースは電源ＶＤＣと接続される。ＰｃｈトランジスタＰ１０のドレインは、ＮｃｈトランジスタＮ１０のドレイン及び出力信号ＯＵＴが出力される端子（以降、出力端子ＯＵＴとも称する）と接続される。ＮｃｈトランジスタＮ１０のドレインは接地される。インバータ１３の入力であるＰｃｈトランジスタＰ１０及びＮｃｈトランジスタＮ１０のゲートは、ドライバ１２の出力端子Ｔｏｕｔと接続される。
【００１８】
ここで、差動増幅器１０の構成について説明する。図３は、差動増幅器１０の構成を示す回路図である。差動増幅器１０は、ＰｃｈトランジスタＰ１〜Ｐ４及びＮｃｈトランジスタＮ１〜Ｎ３を有する。ＰｃｈトランジスタＰ１〜Ｐ４のソースは、電源ＶＤＣと接続される。ＰｃｈトランジスタＰ１のドレインは、ＰｃｈトランジスタＰ１のゲート、ＰｃｈトランジスタＰ３のゲート、ＰｃｈトランジスタＰ２のドレイン、ＮｃｈトランジスタＮ１のドレイン、反転出力端子ＯＵＴ１と接続される。ＰｃｈトランジスタＰ３のドレインは、ＰｃｈトランジスタＰ２のゲート、ＰｃｈトランジスタＰ４のゲート、ＰｃｈトランジスタＰ４のドレイン、ＮｃｈトランジスタＮ２のドレイン、非反転出力端子ＯＵＴ２と接続される。これにより、ＮｃｈトランジスタＮ１のドレインとＮｃｈトランジスタＮ２のドレインとには、同じ値の電流が流れる。
【００１９】
ＮｃｈトランジスタＮ１及びＮ２のソースは、ＮｃｈトランジスタＮ３のドレインと接続される。ＮｃｈトランジスタＮ３のソースは、接地される。ＮｃｈトランジスタＮ１のゲートには、入力信号ＩＮが印加される。ＮｃｈトランジスタＮ２のゲートには、参照電圧ＲＥＦが印加される。ＮｃｈトランジスタＮ３のゲートには、制御信号ＣＯＮ１が印加される。制御信号ＣＯＮ１がハイの場合に、ＮｃｈトランジスタＮ３がオンとなり、差動増幅器１０が活性化する。制御信号ＣＯＮ１については、図１及び２では表示を省略している。
【００２０】
なお、図３に示す差動増幅器１０は例示に過ぎず、差動増幅器１０は、適宜別の回路構成とすることが可能であることはいうまでもない。
【００２１】
続いて、比較器１００の動作について説明する。図４は、実施の形態１にかかる比較器１００の基本的な動作を示す動作表である。ＩＮ＞ＲＥＦのときには、ドライバ１２の入力端子Ｔｉｎ１に入力する信号はロー、入力端子Ｔｉｎ２に入力する信号はハイとなる。この場合、ドライバ出力信号ＤＯＵＴはローとなる。ドライバ出力信号ＤＯＵＴはインバータ１３で反転されるので、出力信号ＯＵＴはハイとなる。
【００２２】
一方、ＩＮ≦ＲＥＦのときには、ドライバ１２の入力端子Ｔｉｎ１に入力する信号はハイ、入力端子Ｔｉｎ２に入力する信号はローとなる。この場合、ドライバ出力信号ＤＯＵＴはハイとなる。ドライバ出力信号ＤＯＵＴはインバータ１３で反転されるので、出力信号ＯＵＴはローとなる。
【００２３】
つまり、比較器１００は、ＩＮ＞ＲＥＦであれば出力信号ＯＵＴはハイとなり、ＩＮ≦ＲＥＦであれば出力信号ＯＵＴはローとなる。これにより、フォトカプラ１０１からの入力信号ＩＮを検出することが可能となる。
【００２４】
続いて、入力信号ＩＮに応じて比較器１００の出力信号ＯＵＴが遷移する過程について、詳細に説明する。図５は、実施の形態１にかかる比較器１００の動作を示すタイミングチャートである。フォトカプラ１０１の受光部には、光信号ＯＰＴが入射する。この際、フォトカプラ１０１から出力される入力信号ＩＮは、光信号ＯＰＴの強度によって、異なる波形を呈する。但し、入力信号ＩＮは、いずれの場合も、立ち上がり及び立ち下りにおいて、勾配を有する波形を呈する。
【００２５】
光信号ＯＰＴの強度が小さい場合（図５に実線で表示）には、光信号ＯＰＴの立ち上がり（図５のタイミングｔ０）に応じて、入力信号ＩＮが立ち上がり始める。その後、入力信号ＩＮは参照電圧ＲＥＦよりも大きくなる（図５のタイミングｔ１ａ）。よって、差動増幅器１０の反転出力端子ＯＵＴ１の電圧はハイからローに、非反転出力端子ＯＵＴ２の電圧はローからハイに遷移を開始する。
【００２６】
このとき、容量Ｃ及びダイオードＤを経て、非反転出力端子ＯＵＴ２から反転出力端子ＯＵＴ１に電流が流れる。すなわち、ダイオードＤには順方向電流が流れる。これにより、容量Ｃは充電される。そのため、ドライバ１２の入力端子Ｔｉｎ１及びＴｉｎ２の電圧の遷移は緩やかになる。そして、入力端子Ｔｉｎ１及びＴｉｎ２のレベルが逆転すると、出力信号ＯＵＴはローからハイに遷移する（図５のタイミングｔ１ｂ）。
【００２７】
そして、光信号ＯＰＴの立ち下がり（図５のタイミングｔ２）に応じて、入力信号ＩＮが立ち下がり始める。その後、入力信号ＩＮは参照電圧ＲＥＦよりも小さくなる。このとき、容量Ｃに充電された電荷は放電される。但し、この際の放電電流は抵抗Ｒによって制限されるため、放電電流が差動増幅器１０の反転出力端子ＯＵＴ１及び非反転出力端子ＯＵＴ２の電圧の遷移に与える影響は小さい。そのため、入力端子Ｔｉｎ１及びＴｉｎ２は迅速に遷移し、出力信号ＯＵＴはハイからローに遷移する（図５のタイミングｔ３）。
【００２８】
これに対し、光信号ＯＰＴの強度が大きい場合（図５に破線で表示）について説明する。光信号ＯＰＴの強度が大きい場合の動作は、タイミングｔ２までは光信号ＯＰＴの強度が小さい場合と同様であるので説明を省略する。光信号ＯＰＴの立ち下がり（図５のタイミングｔ２）に応じて、入力信号ＩＮが立ち下がり始める。
【００２９】
ところが、光信号ＯＰＴの強度が大きい場合には、光信号ＯＰＴの強度が小さい場合と比べて、入力信号ＩＮの立ち下がりの終期が遅くなる。そのため、入力信号ＩＮが参照電圧ＲＥＦまで降下するまでに、より長い時間を要する。よって、入力信号ＩＮは、タイミングｔ３よりも遅いタイミングｔ４で、参照電圧ＲＥＦまで降下する。そして、光信号ＯＰＴの強度が小さい場合と同様に、入力端子Ｔｉｎ１及びＴｉｎ２は迅速に遷移し、出力信号ＯＵＴはハイからローに遷移する（図５のタイミングｔ４）。
【００３０】
すなわち、本構成によれば、光信号の強弱にかかわらず出力信号ＯＵＴの立ち上がりに一定の遅延を与えることで、出力信号の信号幅を実際の光信号に近づけることができる。しかも、本構成では、差動増幅器に容量、抵抗及びダイオードを追加するのみで容易に上記の効果を実現することが可能である。
【００３１】
なお、ダイオードＤは整流回路の一例であり、整流回路は他の素子及び回路により構成されても構わない。すなわち、負側端子が反転出力端子ＯＵＴ１と接続され、正側端子が非反転出力端子ＯＵＴ２と接続され、順方向に電流を流す構成であれば、任意の整流回路を用いることが可能である。また、図２に示す容量Ｃの接続位置はあくまで例示である。すなわち、容量Ｃは、反転出力端子ＯＵＴ１と非反転出力端子ＯＵＴ２との間で、整流回路と直列接続されていればよい。図２に示す抵抗Ｒの接続位置はあくまで例示である。すなわち、抵抗Ｒは、整流回路の負側端子と正側端子との間に接続されていればよい。
【００３２】
以下では、比較器１００の効果を理解するため、歪み調整回路１１を有しない比較器の動作を比較例１として説明する。
比較例１
図６は、比較例１にかかる比較器３００の構成を示す回路図である。比較器３００は、実施の形態１にかかる比較器１００から歪み調整回路１１を削除した構成を有する。比較器３００のその他の構成は、比較器１００の構成と同様であるので、説明を省略する。
【００３３】
続いて、入力信号ＩＮに応じて比較器３００の出力信号ＯＵＴが遷移する過程について、詳細に説明する。図７は、比較例１にかかる比較器３００の動作を示すタイミングチャートである。光信号ＯＰＴの立ち下り（タイミングｔ２〜ｔ４）時の動作については、比較器１００と同様であるので、説明を省略する。
【００３４】
光信号ＯＰＴの立ち上がり時の動作は、光信号ＯＰＴの強弱にかかわらず同様であるので、一括して説明する。光信号ＯＰＴの立ち上がり（図７のタイミングｔ０）に応じて、入力信号ＩＮが立ち上がり始める。その後、入力信号ＩＮは参照電圧ＲＥＦよりも大きくなる（図７のタイミングｔ１）。よって、差動増幅器１０の反転出力端子ＯＵＴ１の電圧はハイからローに、非反転出力端子ＯＵＴ２の電圧はローからハイに遷移を開始する。
【００３５】
このとき、比較器３００には、歪み調整回路１１が存在しないので、ドライバ１２の入力端子Ｔｉｎ１及び入力端子Ｔｉｎ２の電圧は、迅速に遷移する（図７のタイミングｔ１）。よって、出力信号ＯＵＴは、タイミングｔ１でローからハイに遷移する。
【００３６】
つまり、比較器３００では、出力信号ＯＵＴは、比較器１００でのタイミングｔ１ｂ（図５）よりも早いタイミングｔ１（図７）で立ち上がる。
【００３７】
ここで、比較例１にかかる比較器３００の出力信号ＯＵＴについて検討する。比較器３００では、光信号ＯＰＴの強度が小さい場合に出力信号ＯＵＴがハイとなる期間の長さＷ３１は、以下の式（１）で表される。
Ｗ３１＝ｔ３−ｔ１    ・・・（１）
【００３８】
一方、光信号ＯＰＴの強度が大きい場合に出力信号ＯＵＴがハイとなる期間の長さＷ３２は、以下の式（２）で表される。
Ｗ３２＝ｔ４−ｔ１    ・・・（２）
ここで、ｔ４−ｔ３＝Δｔとすると、式（２）は、以下の式（３）で表される。
Ｗ３２＝Δｔ＋ｔ３−ｔ１＝Ｗ３１＋Δｔ    ・・・（３）
【００３９】
つまり、比較器３００では、光信号ＯＰＴの強度が小さい場合は、出力信号ＯＵＴの立ち下がりの遅延が小さく、出力信号ＯＵＴの歪みは小さい。一方、光信号ＯＰＴの強度が大きい場合には、光信号ＯＰＴの強度が小さい場合と比べて、出力信号ＯＵＴのパルス幅がΔｔだけ大きくなる。その結果、Δｔだけ出力信号ＯＵＴに歪みが生じてしまう。
【００４０】
続いて、実施の形態１にかかる比較器１００の出力信号ＯＵＴについて検討する。比較器１００では、光信号ＯＰＴの強度が小さい場合に出力信号ＯＵＴがハイとなる期間の長さＷ１１は、以下の式（４）で表される。
Ｗ１１＝ｔ３−ｔ１ａ    ・・・（４）
【００４１】
一方、光信号ＯＰＴの強度が大きい場合に出力信号ＯＵＴがハイとなる期間の長さＷ１２は、以下の式（５）で表される。
Ｗ１２＝ｔ４−ｔ１ａ    ・・・（５）
【００４２】
ここで、ｔ４−ｔ３＝Δｔとすると、式（５）は、以下の式（６）で表される。
Ｗ１２＝Δｔ＋ｔ３−ｔ１ａ＝Ｗ１１＋Δｔ    ・・・（６）
【００４３】
タイミングｔ１ａは、タイミングｔ１よりも遅いので、ｔ１ａ−ｔ１＝Δｄとすると、以下の式（７）が得られる。
Ｗ１２＝Ｗ３２−Δｄ    ・・・（７）
【００４４】
よって、比較器１００は、歪み調整回路１１により、出力信号ＯＵＴの立ち上がりに遅延を付加することにより、光信号ＯＰＴの強度が大きい場合の歪み量を抑制することが可能である。なお、光信号ＯＰＴの強度が大きい場合とは、入力信号ＩＮの振幅が大きい場合を指す。よって、本構成によれば、入力信号ＩＮの振幅とともに大きくなる出力信号ＯＵＴの歪みを抑制することができる比較器及び歪み調整回路を提供することができる。
【００４５】
また、例えば、特許文献１にかかる受信装置では、入力されるＯＮ／ＯＦＦ信号が、断続状態や強弱の繰り返しが有る場合には、比較器に入力される基準信号電圧閾値に変動が生じる現象が発生し得る。この場合、基準信号電圧閾値に変動の影響で、出力信号の応答遅延量に不定期変動が生じたり、あるいは応答遅延量の変動が繰り返し現れる懸念もある。しかしながら、本実施の形態によれば、出力信号の応答遅延量の不定期変動や繰り返し変動が発生することを防止することも可能である。
【００４６】
実施の形態２
次に、実施の形態２にかかる比較器２００について説明する。図８は、実施の形態２にかかる比較器２００の構成を示す回路図である。比較器２００は、差動増幅器１０、歪み調整回路２１、ドライバ１２及びインバータ１３を有する。差動増幅器１０、ドライバ１２及びインバータ１３は、比較器１００と同様であるので説明を省略する。
【００４７】
歪み調整回路２１は、歪み調整回路１１のダイオードＤをＮｃｈトランジスタＮ２１に置換した構成を有する。ＮｃｈトランジスタＮ２１のソースは、反転出力端子ＯＵＴ１と接続される。ＮｃｈトランジスタＮ２１のドレインは、容量Ｃを介して、非反転出力端子ＯＵＴ２と接続される。また、ＮｃｈトランジスタＮ２１のドレインとソースとの間には、抵抗Ｒが接続される。ＮｃｈトランジスタＮ２１のゲートには、制御信号ＣＯＮ２が印加される。
【００４８】
比較器２００では、制御信号ＣＯＮ２により、入力信号ＩＮがハイとなる場合に同期してＮｃｈトランジスタＮ２１が導通する。これにより、ＮｃｈトランジスタＮ２１は、比較器１００のダイオードＤと同様の動作を行う。
【００４９】
従って、本構成によれば、実施の形態１にかかる比較器１００と同様の動作が可能な比較器及び歪み調整回路を提供することができる。
【００５０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、出力部１４の構成は例示に過ぎない。従って、同様の動作が可能な他の構成を有する回路構成とすることも可能である。
【００５１】
図１に示すフォトカプラと比較器との接続関係は例示に過ぎず、この例には限られない。
【００５２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００５３】
１０  差動増幅器
１１、２１  歪み調整回路
１２  ドライバ
１３  インバータ
１４  出力部
１００、２００、３００  比較器
１０１  フォトカプラ
Ｃ  容量
ＣＯＮ１、ＣＯＮ２  制御信号
Ｄ  ダイオード
ＤＯＵＴ  ドライバ出力信号
ＩＮ  入力信号
Ｎ１〜Ｎ３、Ｎ１０、Ｎ２１  Ｎｃｈトランジスタ
ＯＰＴ  光信号
ＯＵＴ  出力信号
ＯＵＴ１  反転出力端子
ＯＵＴ２  非反転出力端子
Ｐ１〜Ｐ４、Ｐ１０  Ｐｃｈトランジスタ
Ｒ  抵抗
ＲＥＦ  参照電圧
ＲＬ  負荷抵抗
ＳＩＧ  信号
ｔ０〜ｔ４、ｔ１ａ、ｔ１ｂ  タイミング
Ｔｉｎ１、Ｔｉｎ２  入力端子
Ｔｏｕｔ  出力端子
ＶＤＣ  電源電圧
【図１】
2014003354.tif 000003
【図２】
2014003354.tif 000004
【図３】
2014003354.tif 000005
【図４】
2014003354.tif 000006
【図５】
2014003354.tif 000007
【図６】
2014003354.tif 000008
【図７】
2014003354.tif 000009
【図８】
2014003354.tif 000010