(57)【要約】【課題】ＥＳＤやＥＭＩによって電気機器の内外に生じる悪影響を回避することができる、フレキシブルプリント回路基板を有する電子機器を得る。【解決手段】絶縁性を有するベースフィルム３２の表面上にシールド層３４を選択的に形成し、ベースフィルム３２の裏面上に配線層３１を形成し、配線層３１上に選択的にコネクタ接続用端子３５及び実装端子３６を設ける。上記構造のＦＰＣ３０ＡによってＴＦＴアレイ基板と制御基板とを接続した状態でセット筐体内に収容して液晶表示装置を構成する。この際、シールド層３４がセット筐体の内面に対向する態様で設けられ、シールド層３４はＴＦＴアレイ基板に形成される液晶駆動回路と絶縁関係を保ち、かつ、グランド用実配線領域を介してセット筐体の一部に電気的に接続される。【選択図】図９
2014123640.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象部を駆動する駆動回路が搭載された第１の基板と、
前記駆動回路用の制御信号を付与する制御回路が搭載された第２の基板と、
前記第１の基板に接続される第１の接続部、前記第２の基板に接続される第２の接続部、及び内部配線を有し、該内部配線を介して前記制御回路からの前記制御信号により前記駆動回路を制御できるように前記第１及び第２の基板間を接続するフレキシブルプリント回路基板と、
前記第１及び第２の基板並びに前記フレキシブルプリント回路基板を内部に収容する非導電性の筐体部とを備え、
前記第２の基板は、
前記制御回路とは独立して形成される第１のグランド用配線部をさらに有し、
前記フレキシブルプリント回路基板は、
一方主面側に前記内部配線とは電気的に独立した導電性を有するシールド層が形成され、他方主面側に前記内部配線が設けられる配線層が形成され、
前記シールド層が前記筐体部の内面に対向する態様で設けられ、前記シールド層は前記駆動回路と絶縁関係を保ち、かつ、前記第１のグランド用配線部を介して前記筐体部の一部に電気的に接続されること特徴とする、
電子機器。
【請求項２】
請求項１記載の電子機器であって、
前記フレキシブルプリント回路基板は、
絶縁性を有するベース層と
前記ベース層の一方主面上に形成される前記シールド層と、
前記ベース層の他方主面上に形成され前記内部配線を有する前記配線層とを含み、
前記シールド層は複数の第１のシールド配線と複数の第２のシールド配線とが互いに交差してなるメッシュ状配線パターンを有することを特徴とする、
電子機器。
【請求項３】
請求項２記載の電子機器であって、
前記内部配線は、前記メッシュ状配線パターンとの平面視重複領域に、配線方向に沿って直線状に形成される複数の内部配線を有し、前記複数の内部配線は前記シールド層における前記メッシュ状配線パターンにおけるメッシュの交点上のみ、あるいは前記メッシュ状配線パターンにおける隣接するメッシュの交点間における前記第１のシールド配線または前記第２のシールド配線の中心点上にのみ平面視交差するように設けられることを特徴とする、
電子機器。
【請求項４】
請求項１〜請求項３のうち、いずれか１項に記載の電子機器であって、
前記制御回路はグランド設定用の第２のグランド用配線部を有し、
前記第２の基板は、前記筐体部の一部に固定可能な第２のグランド用固定部を有し、
前記第２のグランド用配線部に第１のパッド部を設け、前記第２のグランド用固定部に第２のパッド部を設けることにより、前記第１，第２のパッド部間にＥＳＤ吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子を介挿できるようにしたことを特徴とする、
電子機器。
【請求項５】
請求項１〜請求項４のうち、いずれか１項に記載の電子機器であって、
前記制御回路はグランド設定用の第２のグランド用配線部を有し、
前記第１のグランド用配線部に第３のパッド部を設け、前記第２のグランド用配線部は第４のパッド部を設けることにより、前記第３，第４のパッド部間にＥＳＤ吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子を介挿できるようにしたことを特徴とする、
電子機器。
【請求項６】
請求項１〜請求項５のうち、いずれか１項に記載の電子機器であって、
前記駆動対象部は液晶部であり、
前記駆動回路は前記液晶部を駆動して表示動作を実行する液晶駆動回路である、
電子機器。
【請求項７】
請求項１〜請求項５のうち、いずれか１項に記載の電子機器であって、
前記駆動対象部はセンサ部であり、
前記駆動回路は前記センサ部の状態を検出するセンス機能を実現するセンス駆動回路である、
電子機器。
【請求項８】
絶縁性を有するベース層と
前記ベース層の一方主面上に形成される前記シールド層と、
前記ベース層の他方主面上に形成され前記内部配線を有する前記配線層とを含み、
前記シールド層は複数の第１のシールド配線と複数の第２のシールド配線とが互いに交差してなるメッシュ状配線パターンを有することを特徴とする、
フレキシブルプリント回路基板。
【請求項９】
請求項８記載のフレキシブルプリント回路基板であって、
前記内部配線は、前記メッシュ状配線パターンとの平面視重複領域に、配線方向に沿って直線状に形成される複数の内部配線を有し、前記複数の内部配線は前記メッシュ状配線パターンの前記メッシュ状配線パターンにおけるメッシュの交点上のみ、あるいは前記メッシュ状配線パターンにおける隣接するメッシュの交点間における前記第１のシールド配線または前記第２のシールド配線の中心点上にのみ平面視交差するように設けられることを特徴とする、
フレキシブルプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、筐体内にフレキシブルプリント回路基板を有して構成される液晶表示装置等の電子機器及びフレキシブルプリント回路基板に関する。
【背景技術】
【０００２】
液晶表示装置、ノート型のポータブルコンピュータ等の電子機器は、小型を図るべく内部にフレキシブルプリント回路基板（ＦＰＣ；Flexible Printed Circuits）を有している場合がある。このような電子機器として例えば特許文献１におけるポータブルコンピュータのキーボードを搭載するベースユニットが開示されている。
【０００３】
当該ベースユニットは、箱状の筐体を有しており、この筐体の内部に各種の回路部品が実装されたリジッドな回路基板と、フレキシブルディスク駆動装置やハードディスク駆動装置のような複数の機能部品とが一括して収容されている。そして、これら回路基板と機能部品とは、ＦＰＣを介して電気的に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１５４０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記べースユニットのような電子機器の構成において、例えば、筐体が非導電性樹脂の場合は、外部にＥＳＤ(Electro-Static Discharge; 静電気放電)が生じると、筐体の内壁に誘起された電荷がチャージアップされていく。この電荷は在る一定量を超えたときにＦＰＣとの間の空間を絶縁破壊し、ＦＰＣ上の配線などに電流として流れ込む。このとき、ＦＰＣに電気的に接続されているＴＦＴパネルや各種センサあるいは制御基板上のＩＣなどに、異常電圧がかかったり、異常電流が流れたりして、破壊する場合があった。
【０００６】
また筐体外部からのＦＰＣ上の信号配線への電磁的な影響や、ＦＰＣの配線から放射されるＥＭＩ(Electro-Magnetic Interference；電磁妨害)がそのまま外界に放出され、外部機器などに悪影響を与える問題点があった。
【０００７】
この発明は上記問題点を解決するためになされたもので、ＥＳＤやＥＭＩによって電気機器の内外に生じる悪影響を回避することができる、フレキシブルプリント回路基板を有する電子機器及びフレキシブルプリント回路基板を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る請求項１記載の電子機器は、駆動対象部を駆動する駆動回路が搭載された第１の基板と、前記駆動回路用の制御信号を付与する制御回路が搭載された第２の基板と、前記第１の基板に接続される第１の接続部、前記第２の基板に接続される第２の接続部、及び内部配線を有し、該内部配線を介して前記制御回路からの前記制御信号により前記駆動回路を制御できるように前記第１及び第２の基板間を接続するフレキシブルプリント回路基板と、前記第１及び第２の基板並びに前記フレキシブルプリント回路基板を内部に収容する非導電性の筐体部とを備え、前記第２の基板は、前記制御回路とは独立して形成される第１のグランド用配線部をさらに有し、前記フレキシブルプリント回路基板は、一方主面側に前記内部配線とは電気的に独立した導電性を有するシールド層が形成され、他方主面側に前記内部配線が設けられる配線層が形成され、前記シールド層が前記筐体部の内面に対向する態様で設けられ、前記シールド層は前記駆動回路と絶縁関係を保ち、かつ、前記第１のグランド用配線部を介して前記筐体部の一部に電気的に接続されること特徴とする。
【発明の効果】
【０００９】
請求項１記載の本願発明である電子機器におけるフレキシブルプリント回路基板は、シールド層が筐体部の内面に対向する態様で設けられ、シールド層は駆動回路と絶縁関係を保ち、かつ、第１のグランド用配線部を介して筐体部の一部に電気的に接続されること特徴としている。
【００１０】
請求項１記載の本願発明は、上記特徴を有しているため、予め筐体部をグランド（接地）設定しておくことにより、ＥＳＤにより筐体部の内面に誘起された電荷を、シールド層、第１のグランド用配線部を介して筐体部の外に確実に逃がす放電作用を発揮できる。このため、第１の基板の駆動回路あるいは第２の基板の制御回路を構成する素子等をＥＳＤによる破壊から確実に防止することができる。
【００１１】
加えて、上記放電作用により、筐体部の外部からフレキシブルプリント回路基板に与える電磁的な影響、フレキシブルプリント回路基板が筐体部の外部に与える電磁的な影響も大幅に軽減できるため、ＥＭＩによる悪影響も併せて防止することができる。
【００１２】
さらに、シールド層は駆動回路と絶縁関係を保つため、上記放電作用の発揮時における第１の基板の駆動回路への悪影響を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】一般的な液晶表示装置の概略構成を示す説明図である。
【図２】図１の液晶表示装置の主要構成部を分離して示す説明図である。
【図３】セット筐体内に組み込まれた液晶表示装置の断面図である。
【図４】被導電性樹脂を用いてセット筐体を構成した場合の問題点を示す断面図である。
【図５】被導電性樹脂を用いてセット筐体を構成した場合の問題点を示す説明図である。
【図６】被導電性樹脂を用いてセット筐体を構成した場合の問題点を示す説明図である。
【図７】従来のＥＭＩ対策を講じた第１の対策例を示す断面図である。
【図８】従来のＥＭＩ対策を講じた第２の対策例を示す平面図である。
【図９】この発明の実施の形態１である液晶表示装置に用いるＦＰＣ３０Ａの構造を示す断面図である。
【図１０】実施の形態１の液晶表示装置に用いるＦＰＣの平面構造を模式的に示す平面図である。
【図１１】図１０で示したＦＰＣによるＴＦＴアレイ基板と制御基板との電気的な接続例を示す説明図である。
【図１２】両面ＦＰＣによる構成例を示す断面図である。
【図１３】図１２で示したＦＰＣの平面構造を模式的に示す平面図である。
【図１４】シールド層に形成されるメッシュ状配線パターンと複数の配線との重複関係を模式的に示す平面図である。
【図１５】メッシュ状配線パターンによる寄生容量を示すグラフである。
【図１６】本実施の形態の液晶表示装置によるＥＭＩ強度の低減効果を示すグラフである。
【図１７】直接放電を印加したときの各素子の破壊結果を表形式で示す説明図である。
【図１８】タッチパネルを有する液晶表示装置の主要構成部を分離して示す説明図である。
【図１９】セット筐体内に組み込まれたタッチパネルを有する液晶表示装置の断面図である。
【発明を実施するための形態】
【００１４】
＜発明の原理＞
図１はＬＣＤを駆動する液晶表示装置の概略構成を示す説明図である。同図に示すように、液晶表示装置は、ＣＦ（カラーフィルタ）と対向電極を備えた対向電極基板２１と、液晶を駆動するための画素部を有し該画素部へ信号を供給するためにマトリクス状の配線及びドライバＩＣ２３ｄを有する駆動回路を搭載したＴＦＴアレイ基板２３（第１の基板）と、それらの基板２１，２３間に偏光素子である液晶部が挟まれて構成されるＴＦＴパネル２を有している。
【００１５】
このように、ＴＦＴパネル２を有する液晶表示装置は、対向電極基板２１に形成される対向電極、ＴＦＴアレイ基板２３に形成されるＴＦＴアレイ及びドライバＩＣ２３ｄとを含んで構成される液晶駆動回路によって駆動対象部である液晶部２２（図３，図４参照）を駆動して表示動作を実現する構成を呈している。
【００１６】
さらに、液晶表示装置は、駆動対象部である液晶部２２を駆動するドライバＩＣ２３ｄへ制御信号や映像信号を変換するためのＡＳＩＣ部５１を有し、ＡＳＩＣ部５１を含む制御回路（各種電源回路）が搭載された制御基板５（第２の基板）を有している。さらに、液晶表示装置は。ＴＦＴパネル２のＴＦＴアレイ基板２３と制御基板５とを物理的に接続し、ＴＦＴアレイ基板２３（の液晶駆動回路），制御基板５（の制御回路）間で信号の授受を可能にしたフレキシブルプリント回路基板（ＦＰＣ）３を主要構成としている。
【００１７】
図２は液晶表示装置の主要構成部を分離して示す説明図である。同図に示すように、図１で示した表示システム部分であるＴＦＴパネル２及び制御基板５は、ＬＥＤドライバ基板７を含めて、フロントフレーム１及びリアフレーム６により構成されるセット筐体内に組み込まれ、完成品の液晶表示装置となる。なお、ＬＥＤドライバ基板７はバックライトモジュール４のバックライトを駆動する基板である。
【００１８】
図３はフロントフレーム１，リアフレーム６によるセット筐体内に組み込まれた液晶表示装置の断面図である。同図に示すように、ＴＦＴパネル２はＴＦＴアレイ基板２３、液晶部２２及び対向電極基板２１の積層構造で形成される。なお、シール部２８は液晶部２２の外周部に形成されるスペーサとして機能する。
【００１９】
バックライトモジュール４内のバックライト部４１の表面上（図３の上面）にＴＦＴパネル２のＴＦＴアレイ基板２３が形成され、ＴＦＴアレイ基板２３の表面（一方主面）の一部が露出し、この露出面にドライバＩＣ２３ｄが形成される。一方、バックライト部４１の裏面上に表面（一方主面）が図中下方に向けられた制御基板５が形成される。すなわち、ＴＦＴアレイ基板２３の裏面（他方主面）と制御基板５の裏面（他方主面）とが互いに対向する位置関係でセット筐体内に収容される。
【００２０】
そして、ＦＰＣ３の両端部分にもうけた第１及び第２の接続部（図示せず）のうち第１の接続部をＴＦＴアレイ基板２３のドライバＩＣ２３ｄ等の液晶駆動回路に電気的に接続し、第２の接続部を制御基板５の表面上に形成されたコネクタ１５（電気的接続部）に接続することにより、ＴＦＴアレイ基板２３に形成された上記液晶駆動回路（ドライバＩＣ２３ｄを含む）と制御基板５に形成されるＡＳＩＣ部５１等の制御回路とを電気的に接続する。したがって、ＦＰＣ３の内部配線を介して上記制御回路から付与される制御信号により上記液晶駆動回路を制御可能にすべく、ＴＦＴアレイ基板２３，制御基板５間が接続される。
【００２１】
そして、フロントフレーム１及びリアフレーム６からなるセット筐体により、上述したＴＦＴパネル２、制御基板５及びＦＰＣ３を内部に収容する。図３で示す例では、フロントフレーム１により表示システム部分の上面の一部、側面部及び下面の一部を覆い、リアフレーム６により表示システム部分の下面の一部を覆っている。また、対向電極基板２１の大部分は露出している。
【００２２】
図３に示すように、フロントフレーム１の内面（内壁部，図３で示す右側の側部の内面）とＦＰＣ３の表面（一方主面，図３で示す右側の面）とが間隙をもって対向している。セット筐体に用いられるフロントフレーム１、リアフレーム６等は、従来は金属製が多かったが、最近は軽量化や衣装性からプラスティック等の非導電性樹脂などで作られるようになった。
【００２３】
図４〜図６は被導電性樹脂を用いてセット筐体を構成した場合の問題点を示す説明図である。
【００２４】
図４に示すように、非導電性樹脂はその性質上、表面（内面）に電荷をチャージアップするため、チャージアップ電荷ｅ１がある一定量を超えると絶縁破壊を起こして周辺にある金属部などにＥＳＤを起こすことがある。また、セット筐体が非導電性であるため電磁波に対しても遮蔽効果がなくＥＭＩが生じ易いという問題点を有している（図５参照）。このようなＥＳＤ及びＥＭＩにより、ＴＦＴアレイ基板２３（液晶駆動回路）において、アレイ部分が破壊されたり、表示不良を起こしたり、誤信号を出力したりする不具合が生じ、制御基板５（制御回路）にはＩＣ破壊、フリーズ、誤検知等の不具合が生じる。
【００２５】
このように、非導電性樹脂のセット筐体の場合、例えば、図４に示すように、外部からのＥＳＤにより誘起されたチャージアップ電荷ｅ１が、セット筺体内部のＦＰＣ３の内部配線を介して進入し、ＴＦＴパネル２（ＴＦＴアレイ基板２３）あるいは制御基板５に設けられるＩＣ等を破壊するという問題点があった。
【００２６】
また、外部からのＦＰＣ３の内部配線への電磁的な影響、即ちノイズが進入して、ＴＦＴパネル２による表示が乱れたり、場合によってはシステムがフリーズしたりするといった不具合が発生する（イミュニティ）という問題点があった。
【００２７】
また、図６に示すように、ＦＰＣ３の配線から放射されるＥＭＩがそのまま外界に放出され、液晶表示装置の外部の外部機器などに悪影響を与えるという問題点があった。
【００２８】
図７は従来のＥＭＩ対策を講じた第１の対策例を示す断面図である。同図に示すように、ＦＰＣ６０（図１，図３〜図６で示したＦＰＣ３に相当）上に金属薄膜６２を接着層６１を介して接着形成し、金属薄膜６２上にベースフィルム６３及び補強フィルム６４を積層している。金属薄膜６２はアルミニウム（Ａｌ）等が考えられるが、他に電磁波吸収材料を用いても良い。
【００２９】
このように、第１の対策例は、図７で示す金属薄膜６２のように、ＦＰＣ６０上に電磁波吸収材料あるいはＡｌ等の導電性のシールド層（テープ）でＦＰＣ６０上を覆うことによりＥＭＩ対策を行っていた。ただし、単純にＦＰＣ６０上に金属薄膜６２が存在するだけではＥＭＩによって誘導された渦電流を完全に吸収できず一部を透過してしまうという問題が残る。一般的には数十ＭＨｚ以下の低周波領域ではあまり効果が無い。
【００３０】
また、図７で示した金属薄膜６２によるシールドは電気的に孤立しているためＥＳＤを受けた場合、そのエネルギーをＧＮＤや回路上のＥＳＤ吸収素子などに放電することができないため、金属薄膜６２下にあるＦＰＣ６０内の配線層にＥＳＤが進入することになる。したがって、ＦＰＣ６０の配線層を介してＴＦＴアレイ基板２３や制御基板５に形成される回路（液晶駆動回路や制御回路）などにＥＳＤが進入し、誤作動や最悪の場合は回路内の各種素子を破壊し、致命的な不具合となってしまう。このように、従来の第１の対策例は様々な問題を残している。
【００３１】
図８は、従来のＥＭＩ対策を講じた第２の対策例を示す平面図である。なお、図８は図３をＴＦＴアレイ基板２３の裏面側（制御基板５の表面側）から視た平面図に相当する。ただし、説明の都合上、リアフレーム６の図示を省略し、リアフレーム６を透過した状態を示している。
【００３２】
同図に示すように、ＦＰＣ６０上の大部分を覆ってシールドテープ６６を設け、シールドテープ６６をＡｌ等による導通テープ６７によりバックライト部４１の表面に貼り付けている。バックライト部４１は通常、その表面が金属フレームで形成されているため、バックライト部４１の表面を介してセット筐体１６（筐体部）を構成するリアフレーム６と電気的接続を図ることができる。
【００３３】
通常、セット筐体１６は安全のため外部アース（ＧＮＤ）につながれているため、ＦＰＣ６０上のシールドテープ６６に落ちたＥＳＤは、導通テープ６７、バックライト部４１及びリアフレーム６（セット筐体１６）を介してアースに放電される。また、シールド導電層となるシールドテープ６６が比較的低インピーダンスでアースにつながれるため、シールドに誘導された電流などがアースに逃がされることで、外部へのＥＭＩ放射が軽減される。
【００３４】
しかしながら、このＡｌ等による導通テープ６７などは導電性樹脂等の接着材により対象物に接着されるが、この接着剤は長期にわたって低抵抗に導通を保つことが困難であった。すなわち、長期間経つと経年劣化により接着剤が劣化してはがれてくるので、導通抵抗が上がりシールドテープ６６を導通テープ６７を介してセット筐体１６のＧＮＤに至る放電経路を低抵抗で接続することが不可能となる。また、振動衝撃などの物理的な力によってはがれるなどの不具合が生じることもある。これらの結果として、シールド層であるシールドテープ６６を介してＧＮＤに接続されないことになるため、結局的に対策を講じていない場合と同様に、ＥＭＩを悪化させたり、ＥＳＤによって素子を破壊したりすることになる。
【００３５】
また、シールドテープ６６や導通テープ６７の材料費や、それを当該部にきっちり貼るための行程が必要となりコストアップの要因となっているという問題があった。
【００３６】
そこで、本願発明は上記問題を解決するためになされたもので以下に具体的な実施の形態を示す。
【００３７】
＜実施の形態１＞
図９にこの発明の実施の形態１である液晶表示装置に用いるＦＰＣ３０Ａの構造を示す断面図である。同図に示すように、絶縁性を有するベースフィルム３２の表面上にシールド層３４を選択的に形成し、ベースフィルム３２の裏面上に配線層３１を形成する。そして、配線層３１上に選択的にコネクタ接続用端子３５（第２の接続部）及び実装端子３６（第１の接続部）を設け、これら端子３５及び３６が形成されていない配線層３１上に絶縁性を有するカバーレイフィルム３３が設けられる。なお、シールド層３４上には何も形成されず、シールド層３４の表面は開放された露出状態となっている。
【００３８】
このような構造のＦＰＣ３０Ａは、裏面（他方主面）側に形成される配線層３１がセット筐体１６に対して内側となり、表面（一方主面）側に形成されるシールド層３４がセット筐体１６に対し外側になるように使用する。すなわち、図３の構造において、ＦＰＣ３としてＦＰＣ３０Ａを用いる場合、表面側に形成されるシールド層３４がセット筐体１６（フロントフレーム１）の内面に対向するように配置して使用する。
【００３９】
そして、前述したように、シールド層３４の直上の一部あるいは全領域にはカバーレイフィルムを設けない露出構造とする。なお、図９ではシールド層３４上の全領域にカバーレイフィルムを設けない構造を示している。
【００４０】
図１０はＦＰＣ３０Ａの平面構造を模式的に示す平面図である。図１０は図９を裏面側（配線層３１側）から視た平面図であり、説明の都合上、シールド層３４を透過的に図示している。
【００４１】
同図に示すように、配線層３１にはＦＰＣ３０Ａの長手方向（図中左右方向）に沿って直線状に形成され、ＴＦＴアレイ基板２３，制御基板５間で授受する信号伝達用（電源配線を含む）の複数の配線Ｌ３１（内部配線）が設けられる。
【００４２】
一方、シールド層３４には図面上、左上がりに延びる複数のシールド配線Ｌ３４ａと右上がりに延びる複数のシールド配線Ｌ３４ｂとが互いに交差するメッシュ状配線パターンを形成する。
【００４３】
制御基板５側へ電気的に接続するためにシールド層３４のメッシュ状配線パターンに電気的に接続される実装部となるシールド用ＰＡＤ部Ｌ３４Ｐはスルーホール（ＴＨ）などを介して、配線Ｌ３１が形成される裏面（制御基板５とコンタクトをとる面）側に導かれる。
【００４４】
すなわち、図１０に示すように、配線層３１において、コネクタ接続用端子３５側の端部にシールド層３４のメッシュ状配線パターンと電気的に接続したシールド用ＰＡＤ部Ｌ３４Ｐが、配線Ｌ３１とは絶縁状態を保つ間隔で設けられ、さらに、配線Ｌ３１，シールド用ＰＡＤ部Ｌ３４Ｐ間に電気的に完全に独立したダミーＰＡＤ部Ｌ３４Ｄが形成される。
【００４５】
配線Ｌ３１の先端部であるＰＡＤ部分Ｌ３１Ｐ（図９のコネクタ接続用端子３５に相当）、ダミーＰＡＤ部Ｌ３４Ｄ、及びシールド用ＰＡＤ部Ｌ３４Ｐをコネクタ１５の対応部分と嵌合させることにより、ＦＰＣ３０Ａをコネクタ１５に取り付けることができる。そして、このコネクタ１５を介してＦＰＣ３０Ａの配線Ｌ３１は制御基板５内の制御回路と電気的に接続される。
【００４６】
配線Ｌ３１の先端ＰＡＤ部分Ｌ３１Ｐに加え、ダミーＰＡＤ部Ｌ３４Ｄ、及びシールド用ＰＡＤ部Ｌ３４Ｐがコネクタ１５の対応部分と嵌合されるため、コネクタ１５とＦＰＣ３０Ａとの嵌合力を大きくすることができる。ただし、配線Ｌ３１（Ｌ３１Ｐ），シールド用ＰＡＤ部Ｌ３４Ｐ間で沿面放電して絶縁破壊を起こさないように一定距離を保つべく、間に形成されるダミーＰＡＤ部Ｌ３４Ｄは複数本設けられることが望ましい。その結果、複数本のダミーＰＡＤ部Ｌ３４Ｄを形成するスペース分、配線Ｌ３１（Ｌ３１Ｐ），シールド用ＰＡＤ部Ｌ３４Ｐ間に一定の距離を保つことができる。また、これらＰＡＤ部は絶縁距離をなるべく大きくとれるように、面積や形状をなるべく小さくするのが望ましい。
【００４７】
もちろん、コネクタ１５とＦＰＣ３０Ａとの嵌合力による実装強度が十分であり、目標とするＥＳＤ耐圧に対して沿面放電距離が十分取れる距離が元々ある場合、ダミーＰＡＤ部Ｌ３４Ｄを設ける必要は無い。
【００４８】
図１１はこの発明の実施の形態１で用いるＦＰＣ３０ＡによるＴＦＴアレイ基板２３と制御基板５との電気的な接続例を示す説明図である。図１１では図示していないが、ＴＦＴアレイ基板２３の液晶駆動回路はＦＰＣ３０Ａの実装端子３６（図９参照）を介して配線Ｌ３１と電気的に接続される。
【００４９】
同図に示すように、ＦＰＣ３０Ａ上のシールド層３４はＴＦＴアレイ基板２３には電気的に接続されず、加えて、ＥＳＤがＴＦＴアレイ基板２３側に落ちないようにすることも重要である。
【００５０】
このため、目標とするＥＳＤ耐圧にて、ＴＦＴアレイ基板２３，ＦＰＣ３０Ａ間に沿面放電が生じないように、シールド層３４とＴＦＴアレイ基板２３との間に絶縁距離ΔＬ１を設ける。以下、この点を詳述する。
【００５１】
ＴＦＴパネル２を破壊しないようにシールド層３４のメッシュ状配線パターンは、ＴＦＴアレイ基板２３にＦＰＣ３０Ａを実装する実装端子３６から、絶縁距離ΔＬ１が必要となる。これは実装端子３６を介してＴＦＴパネル２（ＴＦＴアレイ基板２３）の内部配線にＥＳＤが落ちないようにするためである。すなわち、意図的にシールド層３４によるメッシュ状配線パターンをＴＦＴパネル２（ＴＦＴアレイ基板２３）側と電気的には接続させず、放電が飛ばないようにすべく、図９において、配線層３１の実装端子３６側の端部とシールド層３４との間に上述した絶縁距離ΔＬ１程度の距離ΔＬ３０を設けることが望ましい。
【００５２】
また、制御基板５上ではシグナルグラウンド（SignalGnd、ＳＧ）とフレームグラウンド（FrameGnd、FＧ）とを互いに独立して取れるように、ＦＧ用のフレームグランド用領域５３及びフレームグランド用パターン部５３Ｐは、ＳＧ用のシグナルグランド用領域５２及びシグナルグランド用パターン部５２Ｐとが互いに独立して形成される。
【００５３】
シールド層３４によるメッシュ状配線パターンはＥＳＤ対策のためにＳＧではなくセット筺体のＦＧ用アースに接続する必要がある。
【００５４】
制御回路が形成されるシグナルグランド用領域５２はコネクタ１５を介して複数の配線Ｌ３１より得られる信号の授受が可能であり、内部のＳＧ用のグランド用実配線領域５２Ｇ（第１のグランド用配線部）がシグナルグランド用パターン部５２Ｐに電気的に接続される。
【００５５】
この際、図１１に示すように、シグナルグランド用領域５２にパッド部Ｐ５２１（第１のパッド部）を設け、シグナルグランド用パターン部５２Ｐにパッド部Ｐ５２（第２のパッド部）を設け、パッド部Ｐ５２，Ｐ５２１間にＥＳＤ吸収素子等の素子が介挿可能な素子接続可能領域５６を設けても良い。
【００５６】
この場合、素子接続可能領域５６を利用して、ＥＳＤ吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子をパッド部Ｐ５２，Ｐ５２１間に介挿できる。すなわち、シグナルグランド用領域５２のグランド用実配線領域５２Ｇ，シグナルグランド用パターン部５２Ｐ間をＥＳＤ吸収素子、抵抗、及びキャパシタのうち少なくとも一つの素子を介して電気的に接続することができる。
【００５７】
シグナルグランド用パターン部５２Ｐには基板固定用ネジ穴５４が設けられており、基板固定用ネジ穴５４内にネジを装着することによって、セット筐体１６の対応箇所においてシグナルグランド用パターン部５２Ｐを安定性良く固定することができる。
【００５８】
一方、ＦＰＣ３０Ａのシールド層３４はコネクタ１５を介してフレームグランド用領域５３のグランド用実配線領域５３Ｇ（第２のグランド用配線部）を経由してフレームグランド用パターン部５３Ｐに電気的に接続される。フレームグランド用パターン部５３Ｐには基板固定用ネジ穴５５が設けられており、基板固定用ネジ穴５５内にネジを装着することによって、セット筐体１６の対応箇所においてフレームグランド用パターン部５３Ｐを安定性良く固定することができる。その結果、ＥＳＤ対策として最終的にシールド層３４からセット筐体１６に導くＦＧ用放電経路が設けられる。
【００５９】
グランド用実配線領域５３Ｇ及びフレームグランド用パターン部５３ＰはＥＳＤ対策のためになるべく低インピーダンスでセット筐体１６につながれることが重要である。したがって、図１１に示すように、コネクタ１５のＦＧ用ＰＡＤ（シールド用ＰＡＤ部Ｌ３４Ｐ）、フレームグランド用領域５３内のグランド用実配線領域５３Ｇ及びおよびフレームグランド用パターン部５３Ｐとは制御基板５の同一平面上に設けることが望ましい。
【００６０】
また、制御基板５上ではシグナルグランド用領域５２及びシグナルグランド用パターン部５２Ｐとフレームグランド用領域５３及びフレームグランド用パターン部５３Ｐとを全層完全に分離する必要がある。図１１に示すように、これらの領域が同一層（制御基板５の表面上）に形成される場合は、目標とするＥＳＤ耐圧で絶縁破壊を生じないように、シグナルグランド用領域５２及びフレームグランド用領域５３は絶縁距離ΔＬ２を隔てて設けられる。
【００６１】
なお、シグナルグランド用領域５２にパッド部Ｐ５２２（第３のパッド部）を設け、フレームグランド用領域５３のグランド用実配線領域５３Ｇにパッド部Ｐ５３（第４のパッド部）を設け、これらパッド部Ｐ５２２，Ｐ５３間にＥＳＤ吸収素子等の素子が介挿可能な素子接続可能領域５７を設けても良い。
【００６２】
この場合、素子接続可能領域５７を利用して、ＥＳＤ吸収素子、抵抗及びキャパシタのうち少なくとも一つの素子をパッド部Ｐ５２３，Ｐ５３間に介挿できる。すなわち、フレームグランド用領域５３のグランド用実配線領域５３Ｇ，シグナルグランド用領域５２のグランド用実配線領域５２Ｇ間をＥＳＤ吸収素子、抵抗、及びキャパシタのうち少なくとも一つの素子を介して電気的に接続することができる。
【００６３】
このように、ＥＳＤ吸収素子等を介挿可能な素子接続可能領域５７をパッド部Ｐ５２２，Ｐ５３間に設けることにより、上述したＦＧ用放電経路以外に、グランド用実配線領域５３Ｇ、ＥＳＤ吸収素子等及びグランド用実配線領域５２Ｇを介してフレームグランド用パターン部５３Ｐに導く他の放電経路を例えば、ＥＳＤ用に活用することができる。
【００６４】
また、制御基板５が多層構造の場合でも、シールド層３４のメッシュ状配線パターンにはＥＳＤによる急峻な電流などが流れ込んでくるので、メッシュ状配線パターンの形成層以外の層においても、平面視重複領域に配線を設けないことが望ましい。
【００６５】
このようなＦＰＣ３０Ａを、前述したようにシールド層３４がセット筐体１６の内面に対向するように配置して、実施の形態１の液晶表示装置を構成する。
【００６６】
実施の形態１の液晶表示装置は、ＦＰＣ３０Ａにより、ＥＳＤがＴＦＴアレイ基板２３や制御基板５落ちないで意図的にＦＰＣ３０Ａ上に露出（開口）されているシールド層３４のメッシュ状配線パターンに落ち、そのままコネクタ１５をおよび制御基板５のフレームグランド用領域５３のグランド用実配線領域５３Ｇ及びフレームグランド用パターン部５３Ｐを介してセット筐体１６（ＧＮＤに接続される）に逃げるＦＧ用放電作用が働く。
【００６７】
したがって、ＴＦＴアレイ基板２３の液晶駆動回路を構成するデバイスや制御基板５の制御回路を構成するＩＣなどがＥＳＤによって破壊されることを確実に防ぐことができる。また、シールド層３４が基準電位を持つことにより、信号配線である配線Ｌ３１からのＥＭＩ放射を遮蔽するとともに、外来からのノイズが信号配線である配線Ｌ３１に混入するのを防ぐ。
【００６８】
一方、液晶表示装置には、前述したように、ＳＧ（シグナル用のＧＮＤ）があり、感電防止のためにそれらはＦＧと一般的に電位を共通にする場合がある。ただし、単純に低インピーダンスでつながると、筺体に何らかの電気的な問題が発生した場合（上記ＥＳＤが落ちた時の電流も含む）、シグナル系に悪影響を及ぼす可能性がある。
【００６９】
そこで、前述したように、シグナルグランド用パターン部５２Ｐのパッド部Ｐ５２とシグナルグランド用領域５２のパッド部Ｐ５２１との間の素子接続可能領域５６に、ＥＳＤ吸収素子、抵抗，キャパシタのうち少なくとも一つの素子を介挿することが望ましく、上記シグナル系への悪影響を低減させることができる。
【００７０】
このように、実施の形態１のＦＰＣ３０Ａを用いて液晶表示装置を構成することにより、特別なＦＰＣの利用やテープなどを後付けすることがなく、安価なコストでＥＳＤ及びＥＭＩ対策を図った液晶表示装置を得ることができる。
【００７１】
（両面ＦＰＣの適用）
なお、図９ではベースフィルム３２に対して一方の面（裏面）にのみ配線層３１が設けられた片面ＦＰＣで説明したが、両方の面に配線層が設けられた両面ＦＰＣにも適用可能である。
【００７２】
上記で述べたようにＥＳＤやＥＭＩに影響を与える部位は、図４に示すように、液晶表示装置においてセット筺体（フロントフレーム１等）に一番近い側面などの内面部分である。一方、片面ＦＰＣであるＦＰＣ３０ＡはＴＦＴアレイ基板２３と制御基板５との間の信号を結線する役目があり、１対１のストレート配線が可能な場合は片面ＦＰＣが、配線の入れ替えやコネクタの上下接点などを考慮しなければいけない場合、両面ＦＰＣが用いられる。
【００７３】
図１２は両面ＦＰＣによる構成例を示す断面図である。同図に示すように、ＦＰＣ３０Ｂにおいて、ベースフィルム３２の表面上に選択的に、上層配線層３１１ａ、シールド層３４及び上層配線層３１１ｂを形成する。上層配線層３１１ａ，３１１ｂ上には上層カバーレイフィルム３３１ａ，３３１ｂが形成される。
【００７４】
そして、ベースフィルム３２の裏面上に下層配線層３１２を形成する。そして、下層配線層３１２上に選択的にコネクタ接続用端子３５及び実装端子３６を設け、これら端子３５及び３６が形成されていない下層配線層３１２上に下層カバーレイフィルム３３２が設けられる。
【００７５】
図１３はＦＰＣ３０Ｂの平面構造を模式的に示す平面図である。なお、図１３は図１２の表面側（シールド層３４形成面側）から視た平面図を示している。なお、下層配線層３１２における配線は図１０で示した配線Ｌ３１とほぼ同様であるため図示省略している。
【００７６】
同図に示すように、上層配線層３１１ａ，３１１ｂにおいて複数の上層配線Ｌ３１ＵはＦＰＣ３０Ｂの長手方向に沿って直線状に形成され、シールド層３４が形成される部分においては、上層配線Ｌ３１Ｕを下層配線層３１２側（破線で示す）に導き、下層配線層３１２内で配線する。すなわち、複数の上層配線Ｌ３１Ｕはシールド層３４が形成される部分においては下層配線層３１２に一部迂回させて配線される。なお、他の構成は図１０で示した構成と同様であるため、同一符号を付し説明を省略する。
【００７７】
このように、両面ＦＰＣであるＦＰＣ３０Ｂは、シールド用の限定した領域であるシールド層３４をベースフィルム３２上に選択的に設け、平面視してシールド層３４を上層配線Ｌ３１Ｕが通過する場合は反対の面の下層配線層３１２に一度かわすように配線する。
【００７８】
このような構造のＦＰＣ３０Ｂを用い、ＥＳＤが一番生じやすい側面に対応する領域に注目して、シールド層３４がセット筐体の内面に対向するようにＦＰＣ３０Ｂを配置することにより、ＦＰＣ３０Ａと同様の効果を発揮することができる。
【００７９】
また、シールド用領域であるシールド層３４はＥＳＤ対策も兼ねるので、同面にある上層配線Ｌ３１Ｕ等とは隣接間で放電破壊を起こさないように一定の距離を設けて配置される。またＥＳＤが上層配線Ｌ３１Ｕに落ちないように意図的にシールド層３４に誘導する必要があるため、通常は絶縁のために設けられるカバーレイをシールド層３４上には設けず、シールド層３４の金属部を露出させることが特徴である。
【００８０】
また、前述したように、図９及び図１０で示した片面ＦＰＣのＦＰＣ３０Ａの場合は、単純に表面側にシールド層３４を形成し、裏面側に配線層３１を形成することにより実現することができる。したがって、ＦＰＣ３０Ｂのように配線（上層配線Ｌ３１Ｕ）の入れ替えなど必要ないため、シールド層３４の形成領域を限定する必要はなく、簡単にかつ有効に対策できる。また上記のように、シールド層３４上にカバーレイを設けないのも同様である。
【００８１】
なお、シールド層３４の表面はむき出しの露出状態となるため、絶縁物となる錆が発生すると問題となる。このため、長期的な錆び防止の観点からシールド層３４によるシールド領域は金メッキなど耐久性のある表面処理を行うことが望ましい。特に金メッキ処理はＦＰＣの実装端子３６やコネクタ接続用端子３５の処理に使われるため、同じ工程で処理できることから簡単に適用でき、コストアップを抑えられる。
【００８２】
（効果等）
実施の形態１の液晶表示装置におけるＦＰＣ３０（３０Ａ，３０Ｂ）は、表面（一方主面）がセット筐体１６の内面（内壁）に対向する態様で設けられ、その表面側に内部配線である配線Ｌ３１（Ｌ３１Ｕ）とは電気的に独立した導電性を有するシールド層３４が形成され、裏面（他方主面）側に配線Ｌ３１が設けられる配線層３２（３１２）が形成される。そして、ＦＰＣ３０のシールド層３４はＴＦＴアレイ基板２３に形成される液晶駆動回路と絶縁関係を保ち、かつ、フレームグランド用領域５３のグランド用実配線領域５３Ｇを介してセット筐体１６の一部に接続され、ＦＧ放電作用を実現可能に構成されること特徴としている。
【００８３】
実施の形態１の液晶表示装置は、上記特徴を有することにより、ＥＳＤによりセット筐体１６の内面に誘起された電荷を、シールド層３４、グランド用実配線領域５３Ｇ及びフレームグランド用パターン部５３Ｐを介して、ＧＮＤ設定が施されたセット筐体１６の外に確実に逃がす上記ＦＧ放電作用を発揮できるため、ＴＦＴアレイ基板２３の液晶駆動回路あるいは制御基板５の制御回路を構成する素子等のＥＳＤによる破壊を確実に防止することができる。
【００８４】
加えて、上記ＦＧ放電作用により、シールド層３４は一定の基準電位であるＧＮＤに設定されることにより、セット筐体１６の外部からＦＰＣ３０に与える電磁的な影響、ＦＰＣ３０がセット筐体１６外部に与える電磁的な影響も大幅に軽減できるため、ＥＭＩによる悪影響も確実に防止することができる。このように、実施の形態１の液晶表示装置は耐久性の向上を図ることができる。
【００８５】
さらに、シールド層３４は、ＴＦＴパネル２側の上記液晶駆動回路と絶縁距離ΔＬ１の絶縁関係を保つため、上記液晶駆動回路への沿面放電等による悪影響を回避することができる。
【００８６】
（メッシュ状配線パターン）
実施の形態１の液晶表示装置で用いられるＦＰＣ３０（３０Ａ，３０Ｂ）のシールド層３４は前述したようにメッシュ状配線パターンで構成される。このメッシュ状配線パターンに替えて、シールド層３４の全領域を導電性領域としたＧＮＤベタで構成しても良く、上述した効果を発揮することができる。
【００８７】
しかしながら、単純なベタ構成ではベースフィルム３２を介して対向する配線部（配線Ｌ３１）との間に大きな寄生容量を発生してしまい、当該信号を鈍らせたりして信号品位を悪化させてしまう。またベタ構成の場合は物理的に強度があるので、シールド層３４における屈曲性が悪化してしまい、セットに組み込むときにシールド層３４を曲げづらくなり組立性が悪化する。そこで、上述したように、シールド層３４をメッシュ状配線パターンにより構成することで寄生容量を減らすとともに折り曲げ性を改善させるため望ましい。
【００８８】
すなわち、実施の形態１の液晶表示装置におけるＦＰＣ３０のシールド層３４は、複数の第１シールド配線Ｌ３４ａと複数の第２シールド配線Ｌ３４ｂとが互いに交差してなるメッシュ状配線パターンを有することにより、寄生容量の軽減化及び折り曲げ性の向上を図ることができる。
【００８９】
＜実施の形態２＞
実施の形態２はＦＰＣ３０（３０Ａ，３０Ｂ）のシールド層３４のメッシュ状配線パターンの改良を図った改良ＦＰＣを用いた液晶表示装置である。
【００９０】
メッシュ状配線パターンは、単純には、互いに逆方向に４５度の斜め方向に設けられる第１シールド配線Ｌ３４ａ，第２シールド配線Ｌ３４ｂを交差させたパターンとして得られる。しかしながら、上記のように単純にメッシュ状配線パターンを得るだけでは以下の問題が生じる場合がある。
【００９１】
図１４はメッシュ状配線パターンと複数の配線Ｌ３１との重複関係を模式的に示す平面図である。同図(a) に示すように、複数の配線Ｌ３１と第１シールド配線Ｌ３４ａ，第２シールド配線Ｌ３４ｂによるメッシュ状配線パターンとを透視的に見ると、メッシュを形成する交点Ｘ３上を平面視交差する配線Ｌ３１と交点Ｘ３，Ｘ３間のシールド配線Ｌ３４ａ（Ｌ３４ｂ）部分を平面視交差する配線Ｌ３１とが混在して存在する。このため、シールド配線Ｌ３４を平面視交差する配線Ｌ３１の箇所が異なることにより、配線Ｌ３１とシールド層３４のシールド配線Ｌ３４との間に形成される寄生容量（の値）が異なってしまう。この寄生容量は単純には大きいと波形を鈍らせてしまうので、制御基板５に設けられる制御回路を構成するＡＳＩＣ部５１などの駆動能力に影響を与える。
【００９２】
また、一方で映像信号や各種制御信号はそれぞれのタイミングに制限があり、大画面、高速応答化を要求されるほどこれらタイミングが厳しくなってくる。しかしながら、これら映像信号を出力するＡＳＩＣ部５１などは通常は個別にタイミング調整をできないため、配線間のインピーダンスのバラツキは表示限界性能上問題となってくる。
【００９３】
ＥＭＩ的には波形は逆に鈍った方がいい場合もあるので、ある程度、寄生容量が増減することは問題にならなくなってきているが、タイミング調整は逆に大きな問題となってきているため、上記寄生容量のバラツキを低減させることが重要となる。
【００９４】
図１５はメッシュ状配線パターンによる寄生容量を示すグラフである。メッシュ条件Ｊ１は前述したように、図１４(a) で示すメッシュ状配線パターンと配線Ｌ３１との関係（配線重複関係）が生じる条件である。すなわち、特にメッシュ状配線パターンと配線Ｌ３１との関係を考慮しない条件である。
【００９５】
メッシュ条件Ｊ２は、図１４(b) で示すように、複数の配線Ｌ３１が必ず第１シールド配線Ｌ３４ａ，第２シールド配線Ｌ３４ｂによるメッシュの交点Ｘ３を平面視交差する配線重複関係が生じる条件である。
【００９６】
メッシュ条件Ｊ３は、図１４(c) で示すように、複数の配線Ｌ３１が必ず第１シールド配線Ｌ３４ａあるいは第２シールド配線Ｌ３４ｂのメッシュの交点Ｘ３，Ｘ３間の中心点Ｃ３を平面視交差する配線重複関係が生じる条件である。
【００９７】
図１５に示すように、メッシュ条件Ｊ１では、何も配慮せずにメッシュを配置しているため、メッシュ状配線部と配線Ｌ３１によるストレート配線といったそれぞれ周期的なパターン同士だと、各配線パターンの寄生容量値が周期的に比較的変動していることが分かる。
【００９８】
一方で、メッシュ条件Ｊ２及びＪ３の場合、寄生容量の絶対値はそれぞれ若干増量するが、容量バラツキはなにも調整しないときに比べて大幅に減少することがわかる。すなわち、メッシュ条件Ｊ１の７．４％程度のバラツキを、メッシュ条件Ｊ２及びＪ３は０.７％以下程度にまで軽減することができる。
【００９９】
メッシュ条件Ｊ２あるいは条件Ｊ３のどちらの条件を選ぶかは、総容量値が小さい条件Ｊ２の方が基本的には良いが、ＦＰＣ３０（３０Ａ，３０Ｂ）の作り易さでどちらかを選べば良い。
【０１００】
このように、実施の形態２の液晶表示装置におけるＦＰＣ３０のメッシュ状配線パターンは上述したメッシュ条件Ｊ２あるいはメッシュ条件Ｊ３を満足することにより、シールド層３４のメッシュ状配線パターンがベースフィルム３２（ベース層）を介した配線層３１に形成される配線Ｌ３１との間に生じる寄生容量のバラツキを軽減することにより、ＴＦＴアレイ基板２３の液晶駆動回路〜制御基板５の制御回路における信号の授受のタイミングに与える影響を最小限に抑えることができる。
【０１０１】
図１６は上述した実施の形態（実施の形態１，実施の形態２）の液晶表示装置によるＥＭＩ強度の低減効果を示すグラフである。同図(a) に示す特にシールド領域を設けない従来構成の場合、ピークノイズが発生する周波数が周期的に存在することが分かる。図１６では示さないが、従来のようにシールド層だけあり、ＦＧにつながっていない場合も、このような低周波領域では同様な結果となっている。
【０１０２】
これに対し、本発明の実施の形態によるシールド層をＦＧにつなげた時の結果を同様に図１６(b) に示す。これよりピークノイズが発生せず、大幅にＥＭＩ強度が低減できていることがわかる。このようにＥＭＩ強度が１５ｄＢを下回るベースノイズまでにＥＭＩ強度を低減できるということは、Ｓ／Ｎを全周波数帯域で確保できるので、信号波形が安定化する。このため、従来よりも信号波形を鈍らせても問題なく通信できることになるので、更なる低ＥＭＩ化や駆動能力を低下して低消費電力化することも可能になる。
【０１０３】
特にこれら低周波領域は従来では問題とならなかったが、シグナルが小さい医療用のセンサに対してはノイズ源となりＳ／Ｎを劣化させ、また航空機の無線周波数帯域に影響を与えるなど、特殊な環境下でこれらのデバイスを使用する場合に問題となってきているため、これらの分野で特に有効となる。
【０１０４】
図１７はセット筐体１６に直接放電を印加したときの各素子の破壊結果を表形式で示す説明図である。同図に示すように、従来のようにＥＳＤがＴＦＴパネル２や制御基板５に進入すると、印加電圧が１５ｋＶ以上になると、これらデバイスを破壊する（ＮＧ）ため、メンテナンスによって取り換えるかしない。
【０１０５】
これに対して、本発明の実施の形態（実施の形態１，実施の形態２）の液晶表示装置ででは直接のＥＳＤ電流はＦＰＣ３０によってＦＧに流れるので、素子が破壊されることはない。したがって、万一、液晶表示装置のシステムとしてフリーズしたりしても、電源を入れ直して再起動を行うことで正常動作をまた続けられることになる。これは特にメンテナンスができないような、強固な筺体に組み込まれた場合や常時稼働の液晶表示装置に利用する場合に大きなメリットをもたらす。
【０１０６】
（その他）
なお、上述した実施の形態では、ＴＦＴパネル２を有する液晶表示装置を例に挙げた。すなわち、駆動対象部である液晶部２２に対し、対向電極基板２１に形成される対向電極、ＴＦＴアレイ基板２３に形成されるＴＦＴアレイ及びドライバＩＣ２３ｄ等からなる液晶駆動回路によって駆動する構成の液晶表示装置を示した。
【０１０７】
本発明は、ＴＦＴパネル２に替えてタッチパネルを有する液晶表示装置にも適用することができる。この場合、入力位置検出用のセンサ部及び該センサ部の状態を検出するセンス機能を駆動するセンス駆動回路が設けられたガラス基板等によるタッチパネル（センサガラス）がＴＦＴパネル２に対応して設けられ、上記センス駆動回路と制御基板５相当の基板に形成されるセンス駆動回路用の制御回路とがＦＰＣを介して電気的に接続されることになる。この際、タッチパネルが液晶表示機能を兼ねる構成でも良い。
【０１０８】
図１８はタッチパネルを有する液晶表示装置の主要構成部を分離して示す説明図である。図１９はセット筐体内に組み込まれたタッチパネルを有する液晶表示装置の断面図である。
【０１０９】
これらの図に示すように、センサシステム部分であるタッチパネル１０２、ＬＣＤモジュール１０４及びＴＰ（タッチパネル）制御基板１０５は、表面保護用フィルム１０１及びシールドメタル１０６を含めて、フロントフレーム及びリアフレーム等により構成されるセット筐体１１６内に組み込まれ、完成品の液晶表示装置となる。このようなタッチパネル１０２を有する液晶表示装置においても、タッチパネル１０２，ＴＰ制御基板１０５との接続用にＦＰＣ１０３が用いられる。
【０１１０】
タッチパネル１０２は駆動対象部である入力位置検出用のセンサ部（図示せず）及び上記センサ部の状態を検出するセンス機能を実現するセンス駆動回路（図示せず）を有している。一方、ＴＰ制御基板１０５は、上記センス駆動回路用の制御回路（図示せず）を有している。
【０１１１】
図１９に示すように、ＬＣＤモジュール１０４の表面上にタッチパネル１０２が設けられる。ＬＣＤモジュール１０４上へのタッチパネル１０２の固定は、例えば、ＬＣＤモジュール１０４の表面の周辺フレーム部分上に両面テープを貼り付けて、対応するタッチパネル１０２の裏面の周辺部分に貼り合わせる等により行う。また、液体や固体状の封止樹脂を用いてタッチパネル１０２とＬＣＤモジュール１０４とを固定しても良い。
【０１１２】
また、ＬＣＤモジュール１０４の裏面上にＴＰ制御基板１０５が設けられ、ＴＰ制御基板１０５の表面（一方主面）上には内部の上記制御回路に電気的に接続されるコネクタ１１５が選択的に設けられる。すなわち、タッチパネル１０２の裏面（他方主面）とＴＰ制御基板１０５の裏面（他方主面）とが互いに対向する位置関係でセット筐体１１６に収容される。そして、コネクタ１１５を含むＴＰ制御基板１０５の上方を覆ってシールドメタル１０６がＴＰ制御基板１０５に固定される。シールドメタル１０６のＴＰ制御基板１０５への固定には固定用ネジ１０７が用いられる。
【０１１３】
タッチパネル１０２の表面（一方主面）上に表面保護用フィルム１０１が形成される。表面保護用フィルム１０１は通常、全面貼り合わせ用の粘着材が裏面に塗布されているため、表面保護用フィルム１０１の裏面をタッチパネル１０２の表面上に貼り付けることができる。表面保護用フィルム１０１として、表面保護フィルム、飛散防止フィルム、防汚フィルム、光学偏向フィルム等の機能性フィルムが用途に応じて用いられる。また、上述した機能性フィルムでなく、カバーガラスやカバー樹脂を表面保護用フィルム１０１の代わりに用いても良い。なお、カバーガラスを用いる場合は、タッチパネル１０２のＬＣＤモジュール１０４上への固定と同様に、タッチパネル１０２の表面の周辺領域に貼り付ける両面テープあるいは液体や固体状の封止樹脂を用いる等によって、タッチパネル１０２上にカバーガラス等を取り付けることができる。
【０１１４】
そして、ＦＰＣ１０３の両端部分にもうけた第１及び第２の接続部（図示せず）のうち第１の接続部をタッチパネル１０２の上記センス駆動回路に電気的に接続し、第２の接続部をＴＰ制御基板１０５の表面上に形成されたコネクタ１１５（電気的接続部）に接続することにより、タッチパネル１０２に形成された上記センス駆動回路とＴＰ制御基板１０５に形成される上記制御回路とを電気的に接続する。したがって、ＦＰＣ１０３の内部配線を介して上記制御回路から付与される制御信号により上記センス駆動回路を制御可能にすべく、タッチパネル１０２，ＴＰ制御基板１０５間が接続される。
【０１１５】
そして、セット筐体１１６により、上述したタッチパネル１０２、ＴＰ制御基板１０５及びＦＰＣ１０３を内部に収容する。図１９で示す例では、セット筐体１１６によりセンサシステム部分の上面の一部、側面部及び下面を覆っている。また、表面保護用フィルム１０１の大部分は露出している。
【０１１６】
図１９に示すように、セット筐体１１６の内面（内壁部，図１９で示す右側の側部の内面）とＦＰＣ１０３の表面（一方主面，図１９で示す右側の面）とが間隙をもって対向している。
【０１１７】
なお、セット筐体１１６内には図１８で示した構成部以外に他の基板や機構も存在するが、説明の都合上、図示を省略している。
【０１１８】
図１９で示す構造では、ＬＣＤモジュール１０４の左方端部をセット筐体１１６の側面内部に接触させている。理想的にはセット筐体１１６が金属で構成されており、上記接触によりセット筐体１１６のグランド部と、ＬＣＤモジュール１０４に形成されるフレームグランドとのグランド間電気的接続を実現することができる。勿論、他の固定方法で上記グランド間電気的接続を実現してもよい。
【０１１９】
一方、セット筐体１１６が非導電性樹脂の場合、内部のセンサシステム部分はセット筐体１１６から電気的に浮いた状態となり、タッチパネルを有する液晶表示装置は、図１〜図８で示したＴＦＴパネル２を有する従来の液晶表示装置と同様に、ＥＭＩ及びＥＳＤ対策がなされていない電子機器となる。
【０１２０】
したがって、図１８及び図１９で示したようなタッチパネルを有する液晶表示装置においても、実施の形態１及び実施の形態２で述べたＦＰＣ３０（３０Ａ，３０Ｂ）を用いて同様な効果を発揮することができる。
【０１２１】
すなわち、図１８及び図１９で示したＦＰＣ１０３として、ＦＰＣ３０を設け、表面側に形成されるシールド層３４がセット筐体１１６の内面（図１９のセット筐体１１６の側面内部）に対向するように配置して使用する。そして、ＦＰＣ３０のシールド層３４はタッチパネル１０２に形成される上記センス駆動回路と絶縁関係を保ち、かつ、ＴＰ制御基板１０５の上記制御回路に設けたグランド用実配線領域を介してセット筐体１１６の一部に接続され、ＦＧ放電作用を実現可能に構成することにより、タッチパネル１０２を有する液晶表示装置においても、ＴＦＴパネル２を有する液晶表示装置と同様な効果を発揮することができる。
【０１２２】
また、タッチパネルに替えてスキャナーや光学センサ等でも良く、すなわち、センサ部等の駆動対象部の状態を検出可能な駆動回路を有する第１の基板（タッチパネル，ガラス基板相当）と、上記駆動回路用の制御信号を付与する制御回路が搭載された第２の基板とが本実施の形態のＦＰＣ３０を介して接続され、セット筐体内に収容される電子機器であれば、この発明を適用することができ、同様な効果を奏する。
【０１２３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【０１２４】
１  フロントフレーム、２  ＴＦＴパネル、３，３０Ａ，３０Ｂ，１０３  ＦＰＣ、４  バックライトモジュール、５，１０５  制御基板、２３  ＴＦＴアレイ基板、３１  配線層、３２  ベースフィルム、３３  カバーレイフィルム、３４  シールド層、３５  コネクタ接続用端子、３６  実装端子、５２  シグナルグランド用領域、５２Ｐ  シグナルグランド用パターン部、５３  フレームグランド用領域、５３Ｐ  フレームグランド用パターン部、１０２  タッチパネル、３１１ａ、３１１ｂ  上層配線層、３１２  下層配線層、３３１ａ，３３１ｂ  上層カバーレイフィルム、３３２  下層カバーレイフィルム、Ｌ３１  配線、Ｌ３４Ｄ  ダミーＰＡＤ部、Ｌ３４Ｐ  シールド用ＰＡＤ部。
【図１】
2014123640.tif 000003
【図２】
2014123640.tif 000004
【図３】
2014123640.tif 000005
【図４】
2014123640.tif 000006
【図５】
2014123640.tif 000007
【図６】
2014123640.tif 000008
【図７】
2014123640.tif 000009
【図８】
2014123640.tif 000010
【図９】
2014123640.tif 000011
【図１０】
2014123640.tif 000012
【図１１】
2014123640.tif 000013
【図１２】
2014123640.tif 000014
【図１３】
2014123640.tif 000015
【図１４】
2014123640.tif 000016
【図１５】
2014123640.tif 000017
【図１６】
2014123640.tif 000018
【図１７】
2014123640.tif 000019
【図１８】
2014123640.tif 000020
【図１９】
2014123640.tif 000021