(57)【要約】【課題】  バスの消費電力を低減可能なデータ送信装置、データ受信装置、データ送受信装置、データ送信方法、データ受信方法、及びデータ送受信方法を提供する。【解決手段】  判定部は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、下位出力ビット生成部は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットを生成する。【選択図】  図１
2014116750.tif 000002
【特許請求の範囲】
【請求項１】
バスに接続されるデータ送信装置であって、
順次出力可能な複数のデジタルデータを出力する送信レジスタと、
バスに出力されている第１デジタルデータの下位ビットと次にバスに出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力する判定部と、
判定信号に応じて、第２デジタルデータの下位ビットから、バスに出力する下位ビットを下位出力ビットとして生成する下位出力ビット生成部と、
第２デジタルデータの上位ビットと下位出力ビットとを第２デジタルデータとしてバスに出力する出力レジスタと
を備え、
判定部は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、
下位出力ビット生成部は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットを生成することを特徴とするデータ送信装置。
【請求項２】
判定部は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路により、判定信号を生成することを特徴とする請求項１に記載のデータ送信装置。
【請求項３】
判定部は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのそれぞれを分割し、分割したそれぞれのハミング距離を用いた多数決判定の結果に基づく下位ビット全体の多数決判定により、判定信号を生成することを特徴とする請求項２に記載のデータ送信装置。
【請求項４】
第２デジタルデータの符号ビットを用いて、上位ビットから上位出力ビットを生成する上位出力ビット生成部をさらに備え、
上位出力ビット生成部は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビットを除く上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成し、
出力レジスタは、バスに出力する上位ビットに代えて、上位出力ビットを上位出力ビット生成部から取得するとともに、符号ビットを取得して、符号ビット及び上位出力ビットをバスに出力することを特徴とする請求項１乃至３のいずれか一項に記載のデータ送信装置。
【請求項５】
第２デジタルデータの符号ビットを用いて、符号ビットを除く上位ビットをグレイコード符号化するグレイコード符号化部をさらに備え、
出力レジスタは、バスに出力する上位ビットに代えて、グレイコード符号化部からグレイコード符号化された第２デジタルデータの符号ビットを除く上位ビットを上位出力ビットとして取得するとともに、符号ビットを取得して、符号ビット及び上位出力ビットをバスに出力することを特徴とする請求項１乃至３のいずれか一項に記載のデータ送信装置。
【請求項６】
バスに接続され、請求項１乃至３のいずれか一項に係るデータ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、
バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、
バスに出力された第２デジタルデータの上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして格納する受信レジスタと
を備え、
下位ビット生成部は、判定信号が反転信号であるときに、下位出力ビットを反転させて下位ビットを生成することを特徴とするデータ受信装置。
【請求項７】
バスに接続され、請求項４に係るデータ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、
バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、
バスに出力された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部と、
バスから取得された符号ビットと上位ビット生成部で生成された符号ビットを除く上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタとを備え、
上位ビット生成部は、符号ビットが上位ビットを反転させた負又は正の整数のいずれか一方を示すときに、上位出力ビットを反転させ、他方を示すときに上位出力ビットをそのままで符号ビットを除く上位ビットをを生成することを特徴とするデータ受信装置。
【請求項８】
バスに接続され、請求項５に係るデータ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、
バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、
バスに出力されたグレイコード符号化された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部と、
バスから取得された符号ビットと上位ビット生成部で生成された符号ビットを除く上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタとを備え、
上位ビット生成部は、符号ビットを用いて、上位出力ビットをグレイコード復号化して、符号ビットを除く上位ビットを生成することを特徴とするデータ受信装置。
【請求項９】
請求項１乃至３のいずれか一項に記載されたデータ送信装置と、請求項６に記載されたデータ受信装置とを備えることを特徴とするデータ送受信装置。
【請求項１０】
請求項４に記載されたデータ送信装置と、請求項７に記載されたデータ受信装置とを備えることを特徴とするデータ送受信装置。
【請求項１１】
請求項５に記載されたデータ送信装置と、請求項８に記載されたデータ受信装置とを備えることを特徴とするデータ送受信装置。
【請求項１２】
バスに接続されるデータ送信装置がデジタルデータを送信するデータ送信方法であって、
順次出力可能な複数のデジタルデータを格納するステップと、
バスに出力されている第１デジタルデータの下位ビットと次にバスに出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力するステップと、
判定信号に応じて、第２デジタルデータの下位ビットから、バスに出力する下位ビットを下位出力ビットとして生成するステップと、
第２デジタルデータの上位ビットと下位出力ビットとをバスに出力すべく格納するステップとを備え、
判定信号として出力するステップは、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、
下位出力ビットとして生成するステップは、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成することを特徴とするデータ送信方法。
【請求項１３】
バスに接続されるデータ受信装置が請求項１２に係るデータ送信方法で送信されたデジタルデータを受信するデータ受信方法であって、
バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成するステップと、
バスに出力された第２デジタルデータの上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして格納するステップと
を備えることを特徴とするデータ受信方法。
【請求項１４】
請求項１２に記載されたデータ送信方法と、請求項１３に記載されたデータ受信方法とを備えることを特徴とするデータ送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ送信装置、データ受信装置、データ送受信装置、データ送信方法、データ受信方法、及びデータ送受信方法に関し、低消費電力でデータを転送するデータ送信装置、データ受信装置、データ送受信装置、データ送信方法、データ受信方法、及びデータ送受信方法に関する。
【背景技術】
【０００２】
データ転送ラインでの動的な消費電力（Ｐ）は、一般に、Ｐ＝ｆＣＶ2によって表される。ここで、ｆは充放電の回数、Ｃは負荷容量の大きさ、Ｖは負荷容量に印加される電圧である。データ処理をする集積回路では、内部構造を簡単にするため、データ転送ラインとしてバス構造を採用することが多い。しかしながら、バスの長さは長く、またバスには多くの資源が接続されるため、バスの負荷容量は大きいことが多い。このことは消費電力の消費を招く。
【０００３】
昨今のＣＭＯＳ論理回路では、動作周波数の増加とともに、消費電力が増加している。そして、プロセスの微細化に伴い、論理回路で消費される電力よりも配線で消費される電力の割合が大きくなっている。
【０００４】
そこで、バスの状態遷移が少なくなるように、排他的論理和回路及び多数決回路でハミング距離を計り、バスの状態遷移が少なくなるように送信レジスタのデータをビット反転するデータ転送装置が知られている（例えば、特許文献１参照）。
【０００５】
特許文献１のように、バスの状態遷移を少なくすることは、バスの消費電力を低減化する上で有用である。バスの消費電力をさらに低減することができれば、非常に有用である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−６６５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、斯かる事情に鑑み、バスの消費電力を低減可能なデータ送信装置、データ受信装置、データ送受信装置、データ送信方法、データ受信方法、及びデータ送受信方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係るデータ送信装置は、バスに接続されるデータ送信装置であって、順次出力可能な複数のデジタルデータを出力する送信レジスタと、バスに出力されている第１デジタルデータの下位ビットと次にバスに出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力する判定部と、判定信号に応じて、第２デジタルデータの下位ビットから、バスに出力する下位ビットを下位出力ビットとして生成する下位出力ビット生成部と、第２デジタルデータの上位ビットと下位出力ビットとをバスに出力する出力レジスタとを備え、判定部は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、下位出力ビット生成部は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成することを特徴とする。
【０００９】
本発明に係るデータ送信方法は、バスに接続されるデータ送信装置がデジタルデータを送信するデータ送信方法であって、順次出力可能な複数のデジタルデータを出力するステップと、バスに出力されている第１デジタルデータの下位ビットと次にバスに出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力するステップと、判定信号に応じて、第２デジタルデータの下位ビットから、バスに出力する下位ビットを下位出力ビットとして生成するステップと、第２デジタルデータの上位ビットと下位出力ビットとをバスに出力するステップとを備え、判定信号として出力するステップは、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、下位出力ビットとして生成するステップは、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成することを特徴とする。
【００１０】
かかる構成によれば、判定部は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとを比較して、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成する。下位出力ビット生成部は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成する。一方、判定部は、ハミング距離が下位ビットのビット数の過半でないときには、判定信号として反転信号を生成しない。下位出力ビット生成部は、第２デジタルデータの下位ビットを反転せず、下位ビットをそのまま下位出力ビットとして生成する。これにより、第１デジタルデータの下位ビットの状態に応じて、バスの状態遷移を最適化することができる。したがって、バスで消費される消費電力を低減することができる。
【００１１】
また、本発明に係るデータ送信装置において、判定部は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路により、判定信号を生成してもよい。
【００１２】
かかる構成によれば、判定部が第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路により判定信号を生成するので、下位ビットの加工に係る判断を、バスの状態遷移に応じて適切に生成することができる。したがって、バスの状態遷移をさらに最適化することができ、バスで消費される消費電力をさらに低減することができる。
【００１３】
また、本発明に係るデータ送信装置において、判定部は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのそれぞれを分割し、分割したそれぞれのハミング距離を用いた多数決判定の結果に基づく下位ビット全体の多数決判定により、判定信号を生成してもよい。
【００１４】
かかる構成によれば、判定部が分割した下位ビットの多数決判定に基づいて、下位ビット全体の多数決判定をする。これにより、下位ビット全体を同時に多数決判定するときに比べ、多数決回路を小規模化することができる。
【００１５】
本発明に係るデータ受信装置は、バスに接続され、上記データ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、バスに出力された第２デジタルデータの上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタとを備えることを特徴とする。
【００１６】
本発明に係るデータ受信方法は、バスに接続されるデータ受信装置が上記データ送信方法で送信されたデジタルデータを受信するデータ受信方法であって、バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成するステップと、バスに出力された第２デジタルデータの上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力するステップとを備えることを特徴とする。
【００１７】
本発明に係るデータ送受信装置は、上記データ送信装置と、上記データ受信装置とを備えることを特徴とする。
【００１８】
本発明に係るデータ送受信方法は、上記データ送信方法と、上記データ受信方法とを備えることを特徴とする。
【００１９】
かかる構成によれば、下位ビット生成部が、バスに出力されている第２デジタルデータの下位出力データと判定信号とから、第２デジタルデータの下位ビットを生成する。これにより、データ送信装置において、判定信号を利用して第２デジタルデータの下位ビットが加工されていたとしても、適切な第２デジタルデータを生成（復号化）することができる。
【００２０】
また、本発明に係るデータ送信装置は、第２デジタルデータの符号ビットを用いて、上位ビットから上位出力ビットを生成する上位出力ビット生成部をさらに備え、上位出力ビット生成部は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビットを除く上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成し、出力レジスタは、バスに出力する上位ビットに代えて、上位出力ビットを上位出力ビット生成部から取得するとともに、符号ビットを取得して、符号ビット及び上位出力ビットをバスに出力してもよい。
【００２１】
かかる構成によれば、上位出力ビット生成部は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビットを除く上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成する。これにより、上位ビットが負の整数を示すときであっても、上位ビットは、正の整数を示す値でバスに出力可能になる。逆に、上位ビットが正の整数を示すときであっても、上位ビットは、負の整数を示す値でバスに出力可能になる。したがって、バスの状態遷移をさらに最適化することができ、バスで消費される消費電力をさらに低減することができる。
【００２２】
このデータ送信装置に係るデータ受信装置は、バスに接続され、上記データ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、バスに出力された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部と、バスから取得された符号ビットと上位ビット生成部で生成された符号ビットを除く上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタとを備え、下位ビット生成部は、判定信号が反転信号であるときに、下位出力ビットを反転させて下位ビットを生成することを特徴とする。
【００２３】
このデータ送信装置及びデータ受信装置に係るデータ送受信装置は、上記データ送信装置と、上記データ受信装置とを備えることを特徴とする。
【００２４】
かかる構成によれば、上位ビット生成部が、符号ビットを用いて第２デジタルデータの上位ビットを生成する。また、下位ビット生成部が、判定信号を用いて第２デジタルデータの下位ビットを生成する。したがって、第２デジタルデータが符号ビット及び判定信号を用いて加工されていたとしても、適切に第２デジタルデータを生成（復号化）することができる。
【００２５】
一方、本発明に係るデータ送信装置は、第２デジタルデータの符号ビットを用いて、符号ビットを除く上位ビットをグレイコード符号化するグレイコード符号化部をさらに備え、出力レジスタは、バスに出力する上位ビットに代えて、グレイコード符号化部からグレイコード符号化された第２デジタルデータの符号ビットを除く上位ビットを上位出力ビットとして取得するとともに、符号ビットを取得して、符号ビット及び上位出力ビットをバスに出力してもよい。
【００２６】
かかる構成によれば、グレイコード符号化部が第２デジタルデータの上位ビットをグレイコード符号化することで、バスの状態遷移をさらに最適化することができ、バスで消費される消費電力をさらに低減することができる。
【００２７】
また、このデータ送信装置に係るデータ受信装置は、バスに接続され、上記データ送信装置から送信されたデジタルデータを受信するデータ受信装置であって、バスに出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部と、バスに出力されたグレイコード符号化された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部と、バスから取得された符号ビットと上位ビット生成部で生成された符号ビットを除く上位ビットと下位ビット生成部で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタとを備え、上位ビット生成部は、符号ビットが上位ビットを反転させた負又は正の整数のいずれか一方を示すときに、上位出力ビットを反転させ、他方を示すときに上位出力ビットをそのままで符号ビットを除く上位ビットをを生成することを特徴とする。
【００２８】
このデータ送信装置及びデータ受信装置に係るデータ送受信装置は、上記データ送信装置と、上記データ受信装置とを備えることを特徴とする。
【００２９】
かかる構成によれば、上位ビット生成部が、グレイコード符号化された第２デジタルデータの上位出力ビットから、実際の第２デジタルデータの符号ビットを除く上位ビットを生成する。また、下位ビット生成部が、判定信号を用いて第２デジタルデータの下位ビットを生成する。したがって、第２デジタルデータがグレイコード及び判定信号を用いて加工されていたとしても、適切に第２デジタルデータを生成（復号化）することができる。
【発明の効果】
【００３０】
以上の如く、本発明に係るデータ送信装置、データ受信装置、データ送受信装置、データ送信方法、データ受信方法、及びデータ送受信方法によれば、バスの消費電力を低減できるというすぐれた効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態に係るデータ送受信装置のブロック図を示す。
【図２】同実施形態に係る第１デジタルデータと第２デジタルデータとのハミング距離と第２デジタルデータを反転した際の第１デジタルデータからの遷移数との表を示す。
【図３】同実施形態に係るデータ送信装置が第２デジタルデータをバスに出力するフローを示す。
【図４】同実施形態に係るデータ受信装置がバスから第２デジタルデータ取得するフローを示す。
【図５】本発明の第２実施形態に係るデータ送受信装置のブロック図を示す。
【図６】同実施形態に係るデジタルデータの２の補数体系とバス上での数表現との表を示す。
【図７】同実施形態に係るデータ送信装置が第２デジタルデータをバスに出力するフローを示す。
【図８】同実施形態に係るデータ受信装置がバスから第２デジタルデータ取得するフローを示す。
【図９】本発明の第３実施形態に係るデータ送受信装置のブロック図を示す。
【図１０】同実施形態に係るデジタルデータの２の補数体系とバス上での数表現とのの表を示す。
【図１１】同実施形態に係る論理回路を示し、図７（ａ）は、グレイコード符号化回路の回路図を示し、図７（ｂ）は、グレイコード復号化回路の回路図を示す。
【図１２】同実施形態に係るデータ送信装置が第２デジタルデータをバスに出力するフローを示す。
【図１３】同実施形態に係るデータ受信装置がバスから第２デジタルデータ取得するフローを示す。
【図１４】本発明の第４実施形態に係る多数決回路の回路図を示す。
【図１５】同実施形態に係る多数決回路の論理回路の回路図を示し、図９（ａ）は、全加算器の倫理回路の回路図を示し、図９（ｂ）は、半加算器の論理回路の回路図を示す。
【図１６】同実施形態に係る多数決回路の回路図の他の例を示す。
【図１７】同実施形態に係る３ビット多数決回路の論理回路の回路図を示す。
【図１８】本発明の第１実施形態乃至第３実施形態に係るデータ送受信装置での下位ビット数と平均遷移率とのグラフを示し、図１８（ａ）は、１６ビットのデジタルデータに係る下位ビット数と平均遷移率とのグラフを示し、図１８（ｂ）は、２４ビットのデジタルデータに係る下位ビット数と平均遷移率とのグラフを示し、図１８（ｃ）は、３２ビットのデジタルデータに係る下位ビット数と平均遷移率とのグラフを示す。
【図１９】本発明の第２実施形態に係るデータ送受信装置での１６ビットデジタルデータの下位ビット数と平均遷移率とのグラフを示し、図１９（ａ）は、静かな音楽の１６ビットデジタルデータに係る下位ビット数と平均遷移率とのグラフを示し、図１９（ｂ）は、賑やかな音楽の１６ビットデジタルデータに係る下位ビット数と平均遷移率とのグラフを示す。
【図２０】第４実施形態に係る２つの多数決回路の判定率の表を示す。
【図２１】第４実施形態に係る２つの多数決回路を第１実施形態乃至第３実施形態のそれぞれのデータ送受信装置に適用した際の符号化方式性能の表を示す。
【発明を実施するための形態】
【００３２】
以下、本発明に係る第１実施形態について、図１〜図４を参照して説明する。
【００３３】
本実施形態に係るデータ送受信装置１は、デジタルデータを順次出力するデータ送信装置１０と、データ送信装置１０から順次出力されたデジタルデータを取得するデータ受信装置２０と、データ送信装置１０及びデータ受信装置２０が接続されるバス３０とを備える。なお、本実施形態において、データ送信装置１０から先にバス３０に出力されるデジタルデータを第１デジタルデータとし、次にデータ送信装置１０からバス３０に出力されるデータを第２デジタルデータとする。
【００３４】
データ送信装置１０は、バス３０に接続されるデータ送信装置１０であって、順次出力可能な複数のデジタルデータを出力する送信レジスタ１０１と、バス３０に出力されている第１デジタルデータの下位ビットと次にバス３０に出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力する判定部１１０と、判定信号に応じて、第２デジタルデータの下位ビットから、バス３０に出力する下位ビットを下位出力ビットとして生成する下位出力ビット生成部１０５と、第２デジタルデータの上位ビットと下位出力ビットとをバス３０に出力する出力レジスタ１０２とを備える。
【００３５】
送信レジスタ１０１は、メモリやシフトレジスタ等のデータ出力可能な記憶装置として構成され、バス３０に出力する複数のデジタルデータを出力可能に構成されている。送信レジスタ１０１は、出力レジスタ１０２、判定部１１０、及び下位出力ビット生成部１０５に接続される。本実施形態において、送信レジスタ１０１は、１６ビットのデジタルデータを順次出力する。
【００３６】
判定部１１０は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号（制御ビット）として反転信号を生成する。そのため、判定部１１０は、バス３０に出力されている第１デジタルデータの下位ビットと送信レジスタ１０１から出力される第２デジタルデータの下位ビットとを取得して、ビット毎に排他的論理和を出力する判定部ＸＯＲゲート１０３と、出力された排他的論理和から、第１デジタルデータの下位ビット及び第２でデジタルデータの下位ビットとのハミング距離を算出して、第２デジタルデータの下位ビットを反転するか否かを示す判定信号を出力する多数決回路１０４とを有する。判定部１１０は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路１０４により、判定信号を生成する。
【００３７】
判定部ＸＯＲゲート１０３は、入力側をバス３０及び送信レジスタ１０１に接続される。判定部ＸＯＲゲート１０３は、出力側を多数決回路１０４に接続される。本実施形態において、判定部ＸＯＲゲート１０３は、第１デジタルデータの下位ビットとして、下位９ビットを取得する。また、判定部ＸＯＲゲート１０３は、第２デジタルデータの下位ビットとして、下位９ビットを取得する。すなわち、図１において、ｍは７であり、ｎは１６である。
【００３８】
多数決回路１０４は、下位出力ビット生成部１０５に接続される。多数決回路１０４は、判定部ＸＯＲゲート１０３から出力された排他的論理和を取得して、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を算出する。多数決回路１０４は、算出したハミング距離と下位ビットのビット数（本実施形態においては９）とを比較する。多数決回路１０４は、比較の結果、ハミング距離が下位ビットのビット数の半分よりも大きいときに下位ビットを反転する反転信号を判定信号として出力する。一方、多数決回路１０４は、ハミング距離が下位ビットのビット数の半分よりも小さいときに下位ビットを反転しない信号を判定信号として出力する。具体的に、多数決回路１０４は、判定信号として、１ビットの制御ビットを出力する。より具体的には、多数決回路１０４は、判定信号として反転信号を出力する場合には、１を出力し、反転しない信号を出力するときは、０を出力する。多数決回路１０４は、出力した判定信号をバス３０に送る。なお、多数決回路１０４は、ハミング距離及びビット数が同一であるときには、判定信号として、反転信号を出力してもよく、逆に、反転しない信号を出力してもよい。
【００３９】
具体的に、図２に示すように、第１デジタルデータ（時刻ｔのデータ）として、バス３０に、上位ビット０００００００、下位ビット０００００１１１１という１６ビットデータがバス３０に出力されていたとする。そして、第２デジタルデータ（時刻ｔ＋１のデータ）として、上位ビット０００００００、下位ビット００００１００００という１６ビットデータが送信レジスタ１０１から出力されるとする。このとき、２つのデジタルデータの下位ビットのハミング距離は５となる。これは、下位ビットのビット数の過半である。そこで、第２デジタルデータの下位ビットを反転すると、上位ビット０００００００、下位ビット１１１１０１１１１となり、第１デジタルデータから下位ビットを反転した第２デジタルデータへの遷移数は４となる。これにより、バス３０に出力されている第１デジタルデータに対して、第２デジタルデータを出力するときのバス３０の状態遷移を減じることができ、バス３０における消費電力を低減することが可能となる。
【００４０】
本実施形態において、多数決回路１０４は、第１デジタルデータの下位９ビットと、第２デジタルデータの下位９ビットとを取得する。多数決回路１０４は、判定信号として１ビットの信号を出力する。具体的に、多数決回路１０４は、判定信号として反転信号を出力するときには、１を出力し、判定信号として反転しない信号を出力するときには、０を出力する。
【００４１】
下位出力ビット生成部１０５は、ＸＯＲゲートであり、入力側を送信レジスタ１０１及び下位出力ビット生成部１０５に接続され、出力側を出力レジスタ１０２に接続される。下位出力ビット生成部１０５は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成する。一方、下位出力ビット生成部１０５は、反転しない信号に応じて、第２デジタルデータの下位ビットをそのまま、下位出力ビットとして生成する。下位出力ビット生成部１０５は、生成した下位出力ビットを出力レジスタ１０２に送る。
【００４２】
出力レジスタ１０２は、メモリやシフトレジスタ等のデータ出力可能な記憶装置として構成され、送信レジスタ１０１及び下位出力ビット生成部１０５に接続される。出力レジスタ１０２は、第１のデジタルデータを保持して、バス３０に出力する第１デジタルデータとして出力する。また、出力レジスタ１０２は、第１デジタルデータに代わり、第１デジタルデータの次に出力すべき第２デジタルデータを保持して、バス３０に第２デジタルデータを出力する。出力レジスタ１０２は、送信レジスタ１０１から第２デジタルデータの上位ビット（本実施形態においては７ビット）を取得する。出力レジスタ１０２は、第２デジタルデータの下位出力ビットを下位出力ビット生成部１０５から取得する。出力レジスタ１０２は、取得した第２デジタルデータの上位ビットと下位出力ビットとをバス３０に出力する第２デジタルデータとして出力する。
【００４３】
データ受信装置２０は、バス３０に接続され、データ送信装置１０から送信されたデジタルデータを受信するデータ受信装置２０であって、バス３０に出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部２０２と、バス３０に出力された第２デジタルデータの上位ビットと下位ビット生成部２０２で生成された下位ビットとを合わせて第２デジタルデータとして格納する受信レジスタ２０１とを備える。
【００４４】
下位ビット生成部２０２は、ＸＯＲゲートであり、入力側をいずれもバス３０に接続される。また、下位ビット生成部２０２は、出力側を受信レジスタ２０１に接続される。下位ビット生成部２０２は、バス３０から、第２デジタルデータの下位ビットと判定信号とを取得する。判定信号が反転信号である場合、下位ビット生成部２０２は、バス３０から取得した第２デジタルデータの下位ビットを反転して出力する。一方、範囲信号が反転しない信号である場合、下位ビット生成部２０２は、バス３０から出力した第２デジタルデータの下位ビットをそのまま出力する。これにより、下位ビット生成部２０２は、送信レジスタ１０１から出力された第２デジタルデータの下位ビットを復元する。
【００４５】
出力レジスタ１０２は、メモリやシフトレジスタ等の出力可能な記憶装置であり、バス３０及び下位ビット生成部２０２に接続される。出力レジスタ１０２は、バス３０から第２デジタルデータの上位ビットを取得する。また、出力レジスタ１０２は、バス３０から第２デジタルデータの下位ビットを取得する。出力レジスタ１０２は、取得した第２デジタルデータの上位ビットと下位ビットとを第２デジタルデータとしてバス３０に出力する。
【００４６】
バス３０は、出力レジスタ１０２、判定部ＸＯＲゲート１０３、下位ビット生成部２０２、及び受信レジスタ２０１が接続されるｎビットの第１バス３１と、多数決回路１０４及び下位ビット生成部２０２が接続される１ビットの第２バス３２とを備える。
【００４７】
第１バス３１は、出力レジスタ１０２から出力された第１デジタルデータ及び第２デジタルデータを伝送可能に構成される。第１バス３１は、第１デジタルデータ及び第２デジタルデータを判定部ＸＯＲゲート１０３、受信レジスタ２０１、及び下位ビット生成部２０２に伝送する。
【００４８】
第２バス３２は、多数決回路１０４から出力された判定信号（制御ビット（本実施形態においては１ビット））を伝送可能に構成される。第２バス３２は、判定信号を下位ビット生成部２０２に伝送する。
【００４９】
本実施形態に係る構成については以上の通りであり、次に、本実施形態に係るフローチャートについて説明する。
【００５０】
まず、データ送信装置１０がバス３０にデジタルデータを出力する際の流れを図３のフローチャートを用いて説明する。
【００５１】
判定部ＸＯＲゲート１０３は、バス３０に出力されている第１デジタルデータの下位ビットを取得する（ステップＳ１０１）。また、判定部ＸＯＲゲート１０３は、送信レジスタ１０１から、第２デジタルデータの下位ビットを取得する（ステップＳ１０２）。判定部ＸＯＲゲート１０３は、第１デジタルデータの下位ビット及び第２デジタルデータの下位ビットの各ビットの排他的論理和を多数決回路１０４に出力する（ステップＳ１０３）。
【００５２】
多数決回路１０４は、判定部ＸＯＲゲート１０３から出力された排他的論理和から、下位ビット同士のハミング距離を算出する（ステップＳ１０４）。そして、多数決回路１０４は、ハミング距離と下位ビットのビット数（すなわち、排他的論理和のビット数）の過半であるか否かを判断する。
【００５３】
多数決回路１０４は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を出力する（ステップＳ１０５）。多数決回路１０４は、反転信号を第２バス３２及び下位出力ビット生成部１０５に送信する。下位出力ビット生成部１０５は、反転信号を取得するとともに、送信レジスタ１０１から第２デジタルデータの下位ビットを取得して、第２デジタルデータの下位ビットを反転する（ステップＳ１０６）。下位出力ビット生成部１０５は、反転した第２デジタルデータの下位ビットを下位出力ビットとして、出力レジスタ１０２に出力する。
【００５４】
一方、多数決回路１０４は、ハミング距離が下位ビットのビット数の過半に満たないときに、判定信号として反転しない信号を出力する（ステップＳ１０７）。多数決回路１０４は、反転しない信号を第２バス３２及び下位出力ビット生成部１０５に送信する。下位出力ビット生成部１０５は、反転しない信号を取得するとともに、送信レジスタ１０１から第２デジタルデータの下位ビットを取得して、第２デジタルデータの下位ビットをそのまま下位出力ビットとして出力する（ステップＳ１０８）。下位出力ビット生成部１０５は、第２デジタルデータの下位ビットを下位出力ビットとして、出力レジスタ１０２に出力する。
【００５５】
出力レジスタ１０２は、送信レジスタ１０１から第２デジタルデータの上位ビットを取得するとともに、下位出力ビット生成部１０５から下位出力ビットを取得する（ステップＳ１０９）。出力レジスタ１０２は、取得した上位ビットと下位出力ビットとを第２デジタルデータとして、第１バス３１に出力する。
【００５６】
次に、データ受信装置２０がバス３０からデジタルデータを取得する流れを図４を用いて説明する。
【００５７】
下位ビット生成部２０２は、第１バス３１から第２デジタルデータの下位出力ビットを取得する（ステップＳ２０１）。また、下位ビット生成部２０２は、第２バス３２から第２デジタルデータの判定信号を取得する（ステップＳ２０２）。下位ビット生成部２０２は、判定信号の内容に応じて、下位出力ビットから、第２デジタルデータの下位ビットを生成する（ステップＳ２０３）。
【００５８】
具体的に、下位ビット生成部２０２は、判定信号が反転信号である場合、第２デジタルデータの下位出力ビットの各ビットを反転して下位ビットとして出力する。一方、下位ビット生成部２０２は、判定信号が反転しない信号である場合、第２デジタルデータの下位出力ビットの各ビットを反転せずに、そのまま下位ビットとして出力する。下位ビット生成部２０２は、生成した下位ビットを受信レジスタ２０１に送る。
【００５９】
受信レジスタ２０１は、第１バス３１から、第２デジタルデータの上位ビットを取得する（ステップＳ２０４）。また、受信レジスタ２０１は、下位ビット生成部２０２から、第２デジタルデータの下位ビットを取得する（ステップＳ２０５）。受信レジスタ２０１は、取得した第２デジタルデータの上位ビット及び下位ビットを合わせて、第２デジタルデータとして出力する。
【００６０】
以上より、本実施形態に係るデータ送信装置１０は、バス３０に接続されるデータ送信装置１０であって、順次出力可能な複数のデジタルデータを送信する送信レジスタ１０１と、バス３０に出力されている第１デジタルデータの下位ビットと次にバス３０に出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力する判定部１１０と、判定信号に応じて、第２デジタルデータの下位ビットから、バス３０に出力する下位ビットを下位出力ビットとして生成する下位出力ビット生成部１０５と、第２デジタルデータの上位ビットと下位出力ビットとをバス３０に出力する出力レジスタ１０２とを備え、判定部１１０は、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、下位出力ビット生成部１０５は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成する。
【００６１】
本発明に係るデータ送信方法は、バス３０に接続されるデータ送信装置１０がデジタルデータを送信するデータ送信方法であって、順次出力可能な複数のデジタルデータを送信するステップと、バス３０に出力されている第１デジタルデータの下位ビットと次にバス３０に出力される第２デジタルデータの下位ビットとのハミング距離に応じて、第２デジタルデータの下位ビットを加工するか否かを判断した結果を判定信号として出力するステップと、判定信号に応じて、第２デジタルデータの下位ビットから、バス３０に出力する下位ビットを下位出力ビットとして生成するステップと、第２デジタルデータの上位ビットと下位出力ビットとをバス３０に出力するステップとを備え、判定信号として出力するステップは、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成し、下位出力ビットとして生成するステップは、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成する。
【００６２】
かかる構成によれば、判定部１１０は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとを比較して、ハミング距離が下位ビットのビット数の過半であるときに、判定信号として反転信号を生成する。下位出力ビット生成部１０５は、反転信号に応じて、第２デジタルデータの下位ビットを反転して、下位出力ビットとして生成する。一方、判定部１１０は、ハミング距離が下位ビットのビット数の過半でないときには、判定信号として反転信号を生成しない。下位出力ビット生成部１０５は、第２デジタルデータの下位ビットを反転せず、下位ビットをそのまま下位出力ビットとして生成する。これにより、第１デジタルデータの下位ビットの状態に応じて、バス３０の状態遷移を最適化することができる。したがって、バス３０で消費される消費電力を低減することができる。
【００６３】
また、本実施形態に係るデータ送信装置１０において、判定部１１０は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路１０４により、判定信号を生成する。
【００６４】
かかる構成によれば、判定部１１０が第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのハミング距離を用いた多数決回路１０４により判定信号を生成するので、下位ビットの加工に係る判断を、バス３０の状態遷移に応じて適切に生成することができる。したがって、バス３０の状態遷移をさらに最適化することができ、バス３０で消費される消費電力をさらに低減することができる。
【００６５】
本実施形態に係るデータ受信装置２０は、バス３０に接続され、上記データ送信装置１０から送信されたデジタルデータを受信するデータ受信装置２０であって、バス３０に出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部２０２と、バス３０に出力された第２デジタルデータの上位ビットと下位ビット生成部２０２で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタ２０１とを備える。
【００６６】
本実施形態に係るデータ受信方法は、バス３０に接続されるデータ受信装置２０が上記データ送信方法で送信されたデジタルデータを受信するデータ受信方法であって、バス３０に出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成するステップと、バス３０に出力された第２デジタルデータの上位ビットと下位ビット生成部２０２で生成された下位ビットとを合わせて第２デジタルデータとして出力するステップとを備える。
【００６７】
本実施形態に係るデータ送受信装置１は、上記データ送信装置１０と、上記データ受信装置２０とを備える。
【００６８】
本実施形態に係るデータ送受信方法は、上記データ送信方法と、上記データ受信方法とを備える。
【００６９】
かかる構成によれば、下位ビット生成部２０２が、バス３０に出力されている第２デジタルデータの下位出力データと判定信号とから、第２デジタルデータの下位ビットを生成する。これにより、データ送信装置１０において、判定信号を利用して第２デジタルデータの下位ビットが加工されていたとしても、適切な第２デジタルデータを生成（復号化）することができる。
【００７０】
次に、本発明に係る第２実施形態について、図５〜図８を参照して説明する。なお、図５〜図８において、図１〜図４の符号と同一の符号を付した部分は、第１実施形態と同一の構成又は要素を表す。
【００７１】
本実施形態に係るデータ送信装置１０は、第１実施形態に係るデータ送信装置１０に対して、第２デジタルデータの符号ビットを用いて、上位ビットから符号ビットを除く上位出力ビットを生成する上位出力ビット生成部１０６をさらに備える点で相違する。また、出力レジスタ１０２が、送信レジスタ１０１から直接上位ビットを取得するのに代えて、送信レジスタ１０１から符号ビットを取得するとともに、上位出力ビット生成部１０６で生成された上位出力ビットを取得する点で相違する。その他の構成は、第１実施形態に係るデータ送信装置１０と同様であるので、本実施形態では説明をしない。
【００７２】
上位出力ビット生成部１０６は、ＸＯＲゲートであり、入力側の双方を送信レジスタ１０１に接続され、出力側を出力レジスタ１０２に接続される。上位出力ビット生成部１０６は、送信レジスタ１０１から取得した上位ビットのうち、符号ビットを一方の入力とし、上位ビットのうち符号ビットを除く上位ビットを他方の入力とする。上位出力ビット生成部１０６は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビットを除く上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成する。本実施形態において、上位出力ビット生成部１０６は、符号ビットが負の整数を示すときに、符号ビットを除く上位ビットを反転させて上位出力ビットを生成する。上位出力ビット生成部１０６は、生成した上位出力ビットを出力レジスタ１０２に出力する。
【００７３】
図６に示すように、本実施形態において、符号ビットは、第２デジタルデータにおける最上位のビットである。そして、上位出力ビット生成部１０６は、符号ビットが負の整数を示す場合（すなわち、図６において、−１及び−２のとき）、符号ビットを除く上位ビットは、反転されて上位出力ビットとされる。本実施形態において、符号ビットを除く上位ビットは６ビットであり、図５のｍ−１は、６である。
【００７４】
出力レジスタ１０２は、送信レジスタ１０１から符号ビットを取得するとともに、上位出力ビットを上位出力ビット生成部１０６から取得する。また、出力レジスタ１０２は、下位出力ビット生成部１０５から、下位出力ビットを取得する。出力レジスタ１０２は、取得した符号ビット、上位出力ビット、第１バス３１に出力する。
【００７５】
本実施形態に係るデータ受信装置２０は、第１実施形態に係るデータ受信装置２０に対して、バス３０に出力された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部２０３を備える点で、第１実施形態と異なる。また、受信レジスタ２０１が、符号ビットと、上位ビット生成部２０３から取得した符号ビットを除く上位ビットと、下位ビット生成部２０２から取得した下位ビットとを合わせて第２デジタルデータとして出力する点で第１実施形態と異なる。その余の点は、第１実施形態と同様であるので、本実施形態では説明しない。
【００７６】
上位ビット生成部２０３は、ＸＯＲゲートであり、入力側の双方を第１バス３１に接続される。上位ビット生成部２０３は、出力側を受信レジスタ２０１に接続される。上位ビット生成部２０３は、第１バス３１に出力されている第２デジタルデータの符号ビットを取得する。また、上位ビット生成部２０３は、第１バス３１に出力されている第２デジタルデータの上位出力ビットを取得する。上位ビット生成部２０３は、符号ビットが負の整数を示す値（本実施形態においては、１）であるときに、上位出力ビットの各ビットを反転して、符号ビットを除く上位ビットを出力する。一方、上位ビット生成部２０３は、符号ビットが正の整数を示す値（本実施形態においては、０）であるときに、上位出力ビットの各ビットをそのままで符号ビットを除く上位ビットとして出力する。
【００７７】
受信レジスタ２０１は、第１バス３１から符号ビットを取得する。受信レジスタ２０１は、上位ビット生成部２０３から、符号ビットを除く上位ビットを取得する。また、受信レジスタ２０１は、下位ビット生成部２０２から出力される下位ビットを取得する。受信レジスタ２０１は、符号ビット、符号ビットを除く上位ビット、及び下位ビットを合わせて出力する。
【００７８】
本実施形態に係る構成については以上の通りであり、次に、本実施形態に係るフローチャートについて説明する。なお、データ送信装置１０における下位ビットから下位出力ビットの出力のフローと、データ受信装置２０における下位出力ビットから下位ビットの出力のフローとは、第１実施形態と同様であるので、本実施形態において説明しない。
【００７９】
まず、データ送信装置１０からバス３０にデジタルデータを出力する際の流れを図７のフローチャートを用いて説明する。
【００８０】
上位出力ビット生成部１０６は、送信レジスタ１０１から、第２デジタルデータの符号ビットを取得する（ステップＳ１１１）。上位出力ビット生成部１０６は、送信レジスタ１０１から、符号ビットを除く第２デジタルデータの上位ビットを取得する（ステップＳ１１２）。
【００８１】
上出力ビット生成部は、符号ビットと符号ビットを除く上位ビットとの排他的論理和を上位出力ビットとして出力する（ステップＳ１１３）。すなわち、上位ビット生成部２０３は、符号ビットが負の整数を示す値であるときに、符号ビットを除く上位ビットの各ビットを反転して、上位出力ビットとして出力する。一方、上位ビット生成部２０３は、符号ビットが正の整数を示す値であるときに、符号ビットを除く上位ビットの各ビットをそのまま上位出力ビットとして出力する。
【００８２】
出力レジスタ１０２は、送信レジスタ１０１から符号ビットを取得する（ステップＳ１１４）。出力レジスタ１０２は、上位出力ビット生成部１０６から上位出力ビットを取得する。また、出力レジスタ１０２は、下位出力ビット生成部１０５から下位出力ビットを取得する。そして、出力レジスタ１０２は、桁データ、上位出力ビット、及び下位出力ビットを合わせて第２デジタルデータとして第１バス３１に出力する。
【００８３】
次に、データ受信装置２０が、バス３０からデジタルデータを出力する際の流れを図８のフローチャートを用いて説明する。
【００８４】
下位ビット生成部２０２は、第１バス３１から、第２デジタルデータの符号ビットを取得する（ステップＳ２１１）。下位ビット生成部２０２は、第１バス３１から、第２デジタルデータの上位出力ビットを取得する（ステップＳ２１２）。
【００８５】
下位ビット生成部２０２は、符号ビット及び上位出力ビットとの排他的論理和を符号ビットを除く上位ビットとして出力する（ステップＳ２１３）。具体的に、下位ビット生成部２０２は、符号ビットが負の整数を示す値であるときに、上位出力ビットの各ビットを反転して、符号ビットを除く上位ビットを出力する。一方、上位ビット生成部２０３は、符号ビットが正の整数を示す値であるときに、上位出力ビットの各ビットをそのまま符号ビットを除く上位ビットとして出力する。
【００８６】
受信レジスタ２０１は、第１バス３１から符号ビットを取得する。受信レジスタ２０１は、上位ビット生成部２０３から、符号ビットを除く上位ビットを取得する。受信レジスタ２０１は、下位ビット生成部２０２から下位ビットを取得する。受信レジスタ２０１は、符号ビット、符号ビットを除く上位ビット、及び下位ビットを合わせて、第２デジタルデータとして出力する。
【００８７】
以上より、本実施形態に係るデータ送信装置１０は、第２デジタルデータの符号ビットを用いて、上位ビットから上位出力ビットを生成する上位出力ビット生成部１０６をさらに備え、上位出力ビット生成部１０６は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビットを除く上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成し、出力レジスタ１０２は、上位出力ビットを上位出力ビット生成部１０６から取得して出力する。
【００８８】
かかる構成によれば、上位出力ビット生成部１０６は、符号ビットが負又は正の整数のいずれか一方を示すときに、符号ビット以外の上位ビットを反転させ、他方を示すときに符号ビットを除く上位ビットをそのままで上位出力ビットを生成する。これにより、上位ビットが負の整数を示すときであっても、上位ビットは、正の整数を示す値でバス３０に出力可能になる。逆に、上位ビットが正の整数を示すときであっても、上位ビットは、負の整数を示す値でバス３０に出力可能になる。したがって、バス３０の状態遷移をさらに最適化することができ、バス３０で消費される消費電力をさらに低減することができる。
【００８９】
本実施形態に係るデータ受信装置２０は、バス３０に接続され、上記データ送信装置１０から送信されたデジタルデータを受信するデータ受信装置２０であって、バス３０に出力された第２デジタルデータの下位出力ビットと判定信号とから、第２デジタルデータの符号ビットを除く下位ビットを生成する下位ビット生成部２０２と、バス３０に出力された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの上位ビットを生成する上位ビット生成部２０３と、上位ビット生成部２０３で生成された上位ビットと下位ビット生成部２０２で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタ２０１とを備える。
【００９０】
本実施形態に係るデータ送受信装置１は、上記データ送信装置１０と、上記データ受信装置２０とを備える。
【００９１】
かかる構成によれば、上位ビット生成部２０３が、符号ビットを用いて第２デジタルデータの符号ビットを除く上位ビットを生成する。また、下位ビット生成部２０２が、判定信号を用いて第２デジタルデータの下位ビットを生成する。したがって、第２デジタルデータが符号ビット及び判定信号を用いて加工されていたとしても、適切に第２デジタルデータを生成（復号化）することができる。
【００９２】
次に、本発明に係る第３実施形態について、図９〜図１３を参照して説明する。なお、図９〜図１３において、図１〜図４の符号と同一の符号を付した部分は、第１実施形態と同一の構成又は要素を表す。
【００９３】
本実施形態に係るデータ送信装置１０は、図９に示すように、第１実施形態に係るデータ送信装置１０に対して、第２デジタルデータの符号ビットを用いて、符号ビットを除く上位ビットをグレイコード符号化するグレイコード符号化部１０７を備える点で、第１実施形態と相違する。また、出力レジスタ１０２が、送信レジスタ１０１から直接上位ビットを取得するのに代えて、符号ビットを取得するとともに、グレイコード符号化部１０７で生成された上位出力ビットを取得する点で相違する。その他の構成は、第１実施形態に係るデータ送信装置１０と同様であるので、本実施形態では説明をしない。
【００９４】
グレイコード符号化部１０７は、送信レジスタ１０１から第２デジタルデータの符号ビットを取得するとともに、符号ビットを除く上位ビットを取得する。グレイコード符号化部１０７は、符号ビットを利用して、符号ビットを除く上位ビットをグレイコード符号化して、上位出力ビットとして出力する。
【００９５】
具体的に、図１０に示すように、上位ビットにおいて隣接するビット間の排他的論理和をとることでグレイコード符号化する。これにより、グレイコード符号化部１０７は、符号ビットが変化する場合においても状態遷移を発生せずに第１デジタルデータから第２デジタルデータを出力することができる。
【００９６】
図１１（ａ）に示すように、グレイコード符号化部１０７の論理回路は、６つのＸＯＲゲート１１１，１１２，１１３，１１４，１１５，１１６を有する。最上位のＸＯＲゲート１１１には、符号ビットと、符号ビットを除く上位ビットの最上位ビットが入力される。それ以下のＸＯＲゲート１１２，１１３，１１４，１１５，１１６には、符号ビットを除く上位ビットの並びに合わせて、直前にＸＯＲゲート１１１，１１２，１１３，１１４，１１５に入力されたビットと該ビットに隣接する下位１ビットが入力される。６つのＸＯＲゲート１１１，１１２，１１３，１１４，１１５，１１６は、その出力を上位出力ビットとして出力する。
【００９７】
出力レジスタ１０２は、送信レジスタ１０１から第２デジタルデータの符号ビットを取得する。出力レジスタ１０２は、グレイコード符号化部１０７から上位出力ビットを取得する。出力レジスタ１０２は、下位出力ビット生成部１０５から、下位出力ビットを取得する。出力レジスタ１０２は、符号ビット、上位出力ビット、及び下位出力ビットを合わせて、第２デジタルデータとして第１バス３１に出力する。
【００９８】
本実施形態に係るデータ受信装置２０は、第１実施形態に係るデータ受信装置２０に対してバス３０に出力されたグレイコード符号化された第２デジタルデータの上位出力ビットと符号ビットとから、第２デジタルデータの符号ビットを除く上位ビットを生成する上位ビット生成部２０４を備える点で第１実施形態と異なる。また、受信レジスタ２０１が、符号ビットと、上位ビット生成部２０４から取得した符号ビットを除く上位ビットと、下位ビット生成部２０２から取得した下位ビットとを合わせて第２デジタルデータとして出力する点で第１実施形態と異なる。その余の点は、第１実施形態と同様であるので、本実施形態では説明しない。
【００９９】
上位ビット生成部２０４は、２つの入力側を第１バス３１に接続される。上位ビット生成部２０４は、出力側を受信レジスタ２０１に接続される。上位ビット生成部２０４は、第１バス３１に出力されている第２デジタルデータの上位出力ビットから、符号ビットを取得する。また、上位ビット生成部２０４は、第１バス３１に出力されている第２デジタルデータの上位出力ビットから符号ビットを除く上位ビットを取得する。上位ビット生成部２０４は、符号ビットを用いてグレイコード符号化された上位出力ビットを復号化する。そして、上位ビット生成部２０４は、復号化した結果を符号ビットを除く上位ビットとして出力する。
【０１００】
図１１（ｂ）に示すように、グレイコード符号化部１０７の論理回路は、６つのＸＯＲゲート２１１，２１２，２１３，２１４，２１５，２１６を有する。最上位のＸＯＲゲート２１１には、符号ビットと、上位出力ビットの最上位ビットとが入力される。それ以下のＸＯＲゲート２１２，２１３，２１４，２１５，２１６には、隣接する上位のＸＯＲゲート２１１，２１２，２１３，２１４，２１５の出力と、上位出力ビットの並びに合わせて、直前にＸＯＲゲート２１１，２１２，２１３，２１４，２１５に入力されたビットに隣接する下位１ビットが入力される。６つのＸＯＲゲート２１１，２１２，２１３，２１４，２１５，２１６は、その出力を符号ビットを除く上位ビットとして出力する。
【０１０１】
受信レジスタ２０１は、第１バス３１から符号ビットを取得する。受信レジスタ２０１は、上位ビット生成部２０４から、符号ビットを除く上位ビットを取得する。また、受信レジスタ２０１は、下位ビット生成部２０２から出力される下位ビットを取得する。受信レジスタ２０１は、符号ビット、符号ビットを除く上位ビット、及び下位ビットを合わせて出力する。
【０１０２】
本実施形態に係る構成については以上の通りであり、次に、本実施形態に係るフローチャートについて説明する。なお、データ送信装置１０における下位ビットから下位出力ビットの出力のフローと、データ受信装置２０における下位出力ビットから下位ビットの出力のフローとは、第１実施形態と同様であるので、本実施形態において説明しない。
【０１０３】
まず、データ送信装置１０からバス３０にデジタルデータを出力する際の流れを図１２のフローチャートを用いて説明する。
【０１０４】
グレイコード符号化部１０７は、送信レジスタ１０１から、第２デジタルデータの符号ビットを取得する（ステップＳ１２１）。グレイコード符号化部１０７は、送信レジスタ１０１から、符号ビットを除く第２デジタルデータの上位ビットを取得する（ステップＳ１２２）。
【０１０５】
グレイコード符号化部１０７は、符号ビットを用いて、符号ビットを除く上位ビットをグレイコード符号化する（ステップＳ１２３）。そして、グレイコード符号化部１０７は、符号ビットを除くグレイコード符号化された上位ビットを上位出力ビットとして出力する。すなわち、グレイコード符号化部１０７は、任意の１ビットに隣接する上位１ビットが１であるときに、任意の１ビットを反転させる。グレイコード符号化部１０７は、符号ビットを除く上位ビットの全てのビットに対して処理を完了すると、結果を上位出力ビットとして出力する。
【０１０６】
出力レジスタ１０２は、送信レジスタ１０１から符号ビットを取得する（ステップＳ１２４）。出力レジスタ１０２は、上位出力ビット生成部１０６から上位出力ビットを取得する。また、出力レジスタ１０２は、下位出力ビット生成部１０５から下位出力ビットを取得する。そして、出力レジスタ１０２は、桁データ、上位出力ビット、及び下位出力ビットを合わせて第２デジタルデータとして第１バス３１に出力する。
【０１０７】
次に、データ受信装置２０が、バス３０からデジタルデータを出力する際の流れを図１３のフローチャートを用いて説明する。
【０１０８】
下位ビット生成部２０２は、第１バス３１から、第２デジタルデータの符号ビットを取得する（ステップＳ２２１）。下位ビット生成部２０２は、第１バス３１から、第２デジタルデータの上位出力ビットを取得する（ステップＳ２２２）。
【０１０９】
上位ビット生成部２０４は、符号ビットを用いて上位出力ビットを復号化した結果を、符号ビットを除く上位ビットとして出力する（ステップＳ２２３）。具体的に、上位ビット生成部２０４は、符号ビットを用いて、上位出力ビットの最上位のビットを復号化する。そして、上位ビット生成部２０４は、任意の１ビットに隣接する上位１ビットの値が１であるときに、任意の１ビットを反転させる。上位ビット生成部２０４は、全てのビットに処理を適用した結果を、符号ビットを除く上位ビットとして出力する。
【０１１０】
受信レジスタ２０１は、第１バス３１から符号ビットを取得する（ステップＳ２２４）。受信レジスタ２０１は、上位ビット生成部２０４から、符号ビットを除く上位ビットを取得する。受信レジスタ２０１は、下位ビット生成部２０２から下位ビットを取得する。受信レジスタ２０１は、符号ビット、符号ビットを除く上位ビット、及び下位ビットを合わせて、第２デジタルデータとして出力する。
【０１１１】
以上により、本実施形態に係るデータ送信装置１０は、第２デジタルデータの符号ビットを用いて、上位ビットをグレイコード符号化するグレイコード符号化部１０７をさらに備え、出力レジスタ１０２は、グレイコード符号化部１０７からグレイコード符号化された第２デジタルデータの上位ビットを取得して、バス３０に出力する第２デジタルデータの上位ビットとする。
【０１１２】
かかる構成によれば、グレイコード符号化部１０７が第２デジタルデータの上位ビットをグレイコード符号化することで、バス３０の状態遷移をさらに最適化することができ、バス３０で消費される消費電力をさらに低減することができる。
【０１１３】
また、本実施形態に係るデータ受信装置２０は、バス３０に接続され、上記データ送信装置１０から送信されたデジタルデータを受信するデータ受信装置２０であって、バス３０に出力された第２デジタルデータの上位出力ビットと判定信号とから、第２デジタルデータの下位ビットを生成する下位ビット生成部２０２と、バス３０に出力されたグレイコード符号化された第２デジタルデータの上位ビットと符号ビットとから、第２デジタルデータの上位ビットを生成する上位ビット生成部２０４と、上位ビット生成部２０４で生成された上位ビットと下位ビット生成部２０２で生成された下位ビットとを合わせて第２デジタルデータとして出力する受信レジスタ２０１とを備えることを特徴とする。
【０１１４】
本実施形態に係るデータ送受信装置１は、上記データ送信装置１０と、上記データ受信装置２０とを備えることを特徴とする。
【０１１５】
かかる構成によれば、上位ビット生成部２０４が、グレイコード符号化された第２デジタルデータの上位ビットから、実際の第２デジタルデータの上位ビットを生成する。また、下位ビット生成部２０２が、判定信号を用いて第２デジタルデータの下位ビットを生成する。したがって、第２デジタルデータがグレイコード及び判定信号を用いて加工されていたとしても、適切に第２デジタルデータを生成（復号化）することができる。
【０１１６】
次に、本発明に係る第４実施形態について、図１４〜図１９を参照して説明する。なお、図１４〜図１９において、図１〜図１３の符号と同一の符号を付した部分は、第１乃至第３実施形態と同一の構成又は要素を表す。
【０１１７】
本実施形態に係るデータ送信装置１０は、第１乃至第３実施形態に係るデータ送信装置１０に対して、判定部１１０は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのそれぞれを分割し、分割したそれぞれのハミング距離を用いた多数決判定の結果に基づく下位ビット全体の多数決判定により、判定信号を生成する。その他の構成は、第１乃至第３実施形態に係るデータ送信装置１０と同様であるので、本実施形態では説明をしない。
【０１１８】
下位ビットを分割しない判定部１１０は、一例として、図１４に示すように、５つの全加算器１２１，１２２，１２３，１２４，１２５と、２つの半加算器１２６，１２７と、２つのＡＮＤゲート１２８，１２９と、１つのＯＲゲート１３０で示される論理回路で多数決回路１０４を有する構成となる。図１５（ａ）及び図１５（ｂ）に、全加算器１２１，１２２，１２３，１２４，１２５の回路構成と、半加算器１２６，１２７の回路構成をそれぞれ示す。この多数決回路１０４のゲート数は、７５となる。
【０１１９】
一方で、下位ビットを分割して多数決判定をそれぞれについて実施する判定部１１０は、一例として、図１６に示すように、３ビット多数決回路１３１，１３２，１３３，１３４を４つ用いた多数決回路１０４を有する構成となる。図１７に、３ビット多数決回路１３１，１３２，１３３，１３４の回路構成を示す。この多数決回路１０４のゲート数は、１６となる。
【０１２０】
したがって、データ送信装置１０の多数決回路１０４を小型化することができる。ひいては、データ送信装置１０自体を小型化することができる。
【０１２１】
以上より、本実施形態に係るデータ送信装置１０において、判定部１１０は、第１デジタルデータの下位ビットと第２デジタルデータの下位ビットとのそれぞれを分割し、分割したそれぞれのハミング距離を用いた多数決判定の結果に基づく下位ビット全体の多数決判定により、判定信号を生成する。
【０１２２】
かかる構成によれば、判定部１１０が分割した下位ビットの多数決判定に基づいて、下位ビット全体の多数決判定をする。これにより、下位ビット全体を同時に多数決判定するときに比べ、多数決回路１０４を小規模化することができる。
【０１２３】
次に、第１実施形態乃至第４実施形態による実施例を示す。
【０１２４】
（第１実施例）
図１８（ａ）〜図１８（ｃ）は、第１実施例乃至第３実施例のそれぞれで、第２デジタルデータの下位ビット数を変化させた際における、複数のデジタルデータによるバス３０の遷移数の比率を示す。横軸は、下位ビットのビット数を示し、縦軸は、遷移数の比率を示す。遷移数の比率は、１のときに、送信レジスタ１０１から出力された第２デジタルデータをそのまま出力した場合と同等の遷移数であることを示す。なお、図１８（ａ）〜図１８（ｃ）中、Ｖｏｉｄは第１実施形態による遷移数の比率を示し、Ｍｓｂは、第２実施形態による遷移数の比率を示し、Ｇｒａｙは、第３実施形態による遷移数の比率を示す。
【０１２５】
図１８（ａ）〜図１８（ｃ）に示すように、第１実施形態乃至第３実施形態のいずれの場合においても、遷移数の比率の低減が認められた。したがって、バス３０の遷移数を低減することができており、バス３０の消費電力の低減をすることが可能であることがわかった。
【０１２６】
図１９（ａ）及び図１９（ｂ）のそれぞれは、第２実施形態における、静かな音楽と賑やかな音楽とで遷移数の比率を示したものである。縦軸及び横軸は、図１８（ａ）〜図１８（ｃ）と同様であり、デジタルデータとして１６ビットを用いた。図１９（ａ）及び図１９（ｂ）に示すように、遷移数の比較的少ない静かな音楽において、遷移数の比較的多い賑やかな音楽においても、バス３０の遷移数を低減することができており、バス３０の消費電力の低減をすることが可能であることがわかった。
【０１２７】
（第２実施例）
図２０は、図１４で示す９ビット多数決回路１０４による多数決判定に対して、図１６で示す３ビット多数決回路１３１，１３２，１３３，１３４を用いた多数決判定による誤判定の割合を示す。また、図２１は、１４で示す多数決回路１０４の回路規模に対する、図１６で示す多数決回路１０４の回路規模による評価を示す。これらから、図１６で示す多数決回路１０４においても、バス３０の状態遷移を低減できることで消費電力の低減を実現できるとともに、回路規模を考慮した符号化方式性能は、約４．５倍になることがわかった。
【０１２８】
なお、本発明に係るデータ送信装置１０、データ受信装置２０、データ送受信装置１、データ送信方法、データ受信方法、及びデータ送受信方法は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。また、上記した複数の実施形態の構成や方法等を任意に採用して組み合わせてもよく（１つの実施形態に係る構成や方法等を他の実施形態に係る構成や方法等に適用してもよく）、さらに、下記する各種の変更例に係る構成や方法等を任意に選択して、上記した実施形態に係る構成や方法等に採用してもよいことは勿論である。
【０１２９】
例えば、本実施形態に係るデジタルデータは、帯域制限されたデジタルデータであれば、より効果を得られる。具体的に、帯域制限されたデジタルデータであれば、上位ビットの変化率は低くなるので、より消費電力の低減効果を得られる。また、帯域制限されたデジタルデータは、負の整数及び正の整数とを行き交うことが多くなることがあり得る。奏した場合には、さらに消費電力の低減効果をえることができる。
【０１３０】
また、本実施形態に係るデジタルデータとしては、音楽、画像、及び動画など、連続性のある複数のデジタルデータであれば、より効果を得ることができる。
【０１３１】
また、本実施形態に係るデータ送信装置１０、データ受信装置２０、及びデータ送受信装置１は、内部バス３０を用いた小型回路のみならず、外部バスを用いた大型システム（いわゆるチップ間の接続）にも適用することができる。外部バスを利用した大型回路であっても、遷移数が低減されることで、消費電力を低減する効果が期待できる。
【０１３２】
また、第２実施形態及び第３実施形態において、上位出力ビット生成部１０６及びグレイコード符号化回路の前にＮＯＴゲートを置いて、符号ビットを反転して入力してもよい。このようにすることでも、負の整数を示す第２デジタルデータと正の整数を示す第２デジタルデータとの遷移数を低減することができる。したがって、バス３０の消費電力を低減することができる。
【０１３３】
また本実施形態に係るデータ送信装置、データ受信装置、及びデータ送受信装置は、送信されるデジタルデータの状況に応じて、下位ビットと上位ビットとのビット数のそれぞれを変化させてもよく、下位ビットを分割した上で、判定部で判定するビット数を決定してもよい。
【０１３４】
また、第２実施形態において、符号ビットを最上位のビットとして説明したが、符号ビットは、最上位のビットであることには限定されない。
【符号の説明】
【０１３５】
１…データ送受信装置、１０…データ送信装置、２０…データ受信装置、３０…バス、３１…第１バス、３２…第２バス、１０１…送信レジスタ、１０２…出力レジスタ、１０３…判定部ＸＯＲゲート、１０４…多数決回路、１０５…下位出力ビット生成部、１０６…上位出力ビット生成部、１０７…グレイコード符号化部、１１０…判定部、１１１，１１２，１１３，１１４，１１５，１１６，２１１，２１２，２１３，２１４，２１５，２１６…ＸＯＲゲート、１２１，１２２，１２３，１２４，１２５…全加算器、１２６，１２７…半加算器、１２８，１２９…ＡＮＤゲート、１３０…ＯＲゲート、１３１，１３２，１３３，１３４…３ビット多数決回路、２０１…受信レジスタ、２０２…下位ビット生成部、２０３，２０４…上位ビット生成部
【図１】
2014116750.tif 000003
【図２】
2014116750.tif 000004
【図３】
2014116750.tif 000005
【図４】
2014116750.tif 000006
【図５】
2014116750.tif 000007
【図６】
2014116750.tif 000008
【図７】
2014116750.tif 000009
【図８】
2014116750.tif 000010
【図９】
2014116750.tif 000011
【図１０】
2014116750.tif 000012
【図１１】
2014116750.tif 000013
【図１２】
2014116750.tif 000014
【図１３】
2014116750.tif 000015
【図１４】
2014116750.tif 000016
【図１５】
2014116750.tif 000017
【図１６】
2014116750.tif 000018
【図１７】
2014116750.tif 000019
【図２０】
2014116750.tif 000020
【図２１】
2014116750.tif 000021
【図１８】
2014116750.tif 000022
【図１９】
2014116750.tif 000023