(57)【要約】【課題】従来に比してより速い応答速度での出力電流の制限を可能とする。【解決手段】定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で、出力電流制御用トランジスタ５の閾値電圧以上の電圧変化を示すと、容量結合された出力端子電圧監視用容量素子１８によって、出力電流制御用トランジスタ５のゲート電圧ＶREF4が上昇し、その結果、出力電流制御用トランジスタ５が動作状態となり、そのため、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられ、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が停止又は制限されるようになっている。【選択図】図２
2014215733.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電圧の制御により定電流出力をドレインを介して負荷へ供給可能に設けられた定電流駆動トランジスタを有してなる定電流回路における前記出力電流の保護を行う定電流保護回路であって、
前記定電流駆動トランジスタのドレイン電圧の変動を容量結合を介して検出し、その検出結果に応じて、前記定電流駆動トランジスタのゲート電圧の引き下げ、又は、前記定電流駆動トランジスタのゲート電圧の上昇を制限可能に構成されてなることを特徴とする定電流保護回路。
【請求項２】
出力端子電圧監視トランジスタを設け、前記出力端子電圧監視トランジスタの寄生容量を、前記定電流駆動トランジスタのドレイン電圧の変動を検出するための容量結合に用いてなることを特徴とする請求項１記載の定電流保護回路。
【請求項３】
前記定電流回路が、出力電流に応じた帰還信号に応じて前記定電流駆動トランジスタの動作を制御する定電流駆動エラーアンプを有してなり、前記定電流駆動トランジスタのドレイン電圧の変動が検出された際、前記定電流駆動トランジスタのゲート電圧の引き下げと共に、前記定電流駆動エラーアンプの動作を停止せしめるよう構成されてなることを特徴とする請求項１、又は、請求項２記載の定電流保護回路。
【請求項４】
前記定電流駆動トランジスタのドレイン電圧の変動が容量結合を介して検出されるノードにクランプ回路を接続してなることを特徴とする請求項１、請求項２、又は請求項３記載の定電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流保護回路に係り、特に、応答速度の向上等を図ったものに関する。
【背景技術】
【０００２】
定電流回路と、その出力電流保護回路として、従来から良く知られている回路構成としては、例えば、図７に示されたようなものがある。
以下、同図を参照しつつ、この従来回路について説明する。
まず、定電流回路２０Ａは、定電圧源２２Ａ、定電流駆動用エラーアンプ２１Ａ、定電流駆動トランジスタＱｄ、電流設定抵抗器Ｒ１とを主たる構成要素として構成されてなるものである。
かかる定電流回路２０Ａは、定電圧源２２Ａによって設定された基準電圧ＶREF1と、出力電流に応じたフィードバック電圧ＶREF2とが同一となるように定電流駆動トランジスタＱｄが制御されるようになっている。
【０００３】
この定電流回路２０Ａの出力電流は、フィードバック電圧ＶREF2を電流設定抵抗器Ｒ１で除した値として設定されるもので、その出力電流は、例えば、複数直列接続されたＬＥＤ１１Ａから構成された負荷回路１０Ａに供給されるものとなっている。
【０００４】
この定電流回路２０Ａには、次述するような過電流保護回路３０Ａが付加されている。
過電流回路３０Ａは、電流センストランジスタＱｓ、電流センス抵抗器Ｒ２、コンパレータ３１Ａを主たる構成要素として構成されてなるものである。
かかる過電流回路３０Ａにおいて、電流センストランジスタＱｓは、定電流回路２０Ａの定電流駆動トランジスタＱｄとカレントミラーを構成しており、定電流駆動トランジスタＱｄの電流がカレントミラーされて電流センストランジスタＱｓを介して電流センス抵抗器Ｒ２には、トランジスタのサイズ比（Ｑｄのサイズ：Ｑｓのサイズ）倍の電流が流されるようになっている。
【０００５】
電流センス抵抗器Ｒ２に生ずる電圧降下分の電圧ＶREF5は、コンパレータ３１Ａの非反転入力端子に入力され、この電圧ＶREF5が、反転入力端子に接続された定電圧源３２Ａにより設定された基準電圧ＶREF3を超えると（図１３（Ｂ）参照）、コンパレータ３１Ａにより定電流駆動用エラーアンプ２１Ａの動作が制限される。その結果、同様に定電流駆動トランジスタＱｄの動作も制限され、図１３（Ａ）に示されたように、出力電流ＩLEDが所定の設定値に制限されるものとなっている。
なお、この種の保護回路としては、例えば、特許文献１等に開示されたもの等がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１９３４１４号公報（第４−８頁、図１−図６）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の従来回路にあっては、出力電流が閾値以上の電流値となってから、コンパレータ３１Ａが動作を開始し、出力電流が制限されるようになっている。このように出力電流を制限するには、コンパレータ３１Ａを介することに起因する遅延時間の発生のみならず、定電流回路２０Ａ内部における位相補償容量などの要因により、過電流が検出されてから、定電流回路２０Ａの電流制限動作における遅延時間の発生などもある。
【０００８】
そのため、遅延時間中は過電流保護回路３０Ａによる電流制限が行われないため、出力電流は増加してゆくこととなる。
このような場合に、出力端子電圧Ｖｏｕｔが何らかの原因により急峻に変動すると、図１４のタイミングチャートに示されたように、負荷に設定値以上の出力電流（図１４（Ｂ）参照）が流れてしまうという問題を招くこととなる。
【０００９】
上述のように出力端子電圧Ｖｏｕｔが急峻に変動する要因としては、例えば、電源をバッテリ電源からＡＣアダプタへ切り換えるようにして、電源電圧が切り換わった場合や、ノイズの重畳により急峻に電圧変動を生ずる場合等がある。
また、図８に示されたような従来回路においても、次述するように出力電圧の変動と、出力電流の過電流の問題が生ずる。
図８に示された回路は、負荷のＬＥＤ灯数が切り替え可能に構成されたもので、かかる点を除けば、他の構成は、図７に示された従来回路と同様のものである。
【００１０】
この従来回路において、例えば、白色ＬＥＤが用いられているとすると、その順方向電圧ＶＦは３〜４Ｖ程度であり、何らかの原因によりＬＥＤの電源電圧が低下し、ＬＥＤに印加される電圧がＶＦを下回ってしまうと、出力端子電圧Ｖｏｕｔは０Ｖとなり、電流を流すことができなくなってしまう。
そこで、この従来回路においては、ＬＥＤの全灯消灯を回避するため、電源電圧の低下を検知する入力電圧監視回路１２が設けられ、これによって、ＬＥＤ灯数を切り替えて出力端子電圧Ｖｏｕｔを確保できるようにしている。
しかし、切り替えたＬＥＤ灯数のＶＦ分だけ出力端子電圧Ｖｏｕｔが変動してしまうため、図７の従来回路同様、過電流の問題が生ずる。
【００１１】
本発明は、上記実状に鑑みてなされたもので、速い応答速度での出力電流の制限を可能とする定電流保護回路を提供するものである。
【課題を解決するための手段】
【００１２】
上記本発明の目的を達成するため、本発明に係る定電流保護回路は、
ゲート電圧の制御により定電流出力をドレインを介して負荷へ供給可能に設けられた定電流駆動トランジスタを有してなる定電流回路における前記出力電流の保護を行う定電流保護回路であって、
前記定電流駆動トランジスタのドレイン電圧の変動を容量結合を介して検出し、その検出結果に応じて、前記定電流駆動トランジスタのゲート電圧の引き下げ、又は、前記定電流駆動トランジスタのゲート電圧の上昇を制限可能に構成されてなるものである。
【発明の効果】
【００１３】
本発明によれば、出力電圧の急峻な上昇が検出された時点で、出力電流の制限が行われるように構成したので、従来に比して、より速い応答速度で出力電流の停止、又は、制限が可能となり、より確実、的確な回路保護ができるという効果を奏するものである。
また、従来と異なり、定電流回路に電源電圧が印加されていない状態にあって、出力端子電圧が急峻に上昇した場合であっても、定電流保護回路が動作し回路保護を図ることができる。
また、容量結合にトランジスタの寄生容量を用いる構成とすることで、キャパシタを用いることなく回路構成でき、レイアウト面積の削減を図ることができる。
さらに、定電流回路が出力電流に応じた帰還信号に応じて回路動作が制御される構成にあっては、定電流駆動トランジスタのドレイン電圧の変動が検知された場合に、帰還信号に応じた定電流回路の回路動作を停止するようにすることで、出力電流停止状態からの復帰時における出力電流のオーバーシュート発生を防止し、安定した回路動作が確保可能となる。
またさらに、定電流駆動トランジスタのドレイン電圧の変動が容量結合を介して検出されるノードにクランプ回路を接続する構成とすることにより、ノードの電圧が一定電圧以下にクランプされるため、回路素子の低耐圧化が容易となるという効果を奏するものである。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における定電流保護回路の基本回路構成例を示す回路図である。
【図２】本発明の実施の形態における定電流保護回路のより具体的な第１の回路構成例を示す回路図である。
【図３】本発明の実施の形態における定電流保護回路のより具体的な第２の回路構成例を示す回路図である。
【図４】本発明の実施の形態における定電流保護回路のより具体的な第３の回路構成例を示す回路図である。
【図５】本発明の実施の形態における定電流保護回路のより具体的な第４の回路構成例を示す回路図である。
【図６】本発明の実施の形態における定電流保護回路のより具体的な第５の回路構成例を示す回路図である。
【図７】従来の定電流回路の保護回路の回路例を示す回路図である。
【図８】従来の定電流回路の保護回路の他の回路例を示す回路図である。
【図９】図２及び図４に示された第１及び第３の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図９（Ａ）は出力端子電圧の変化を示すタイミングチャート、図９（Ｂ）は負荷電流の変化を示すタイミングチャート、図９（Ｃ）は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。
【図１０】図３に示された第２の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図１０（Ａ）は出力端子電圧の変化を示すタイミングチャート、図１０（Ｂ）は負荷電流の変化を示すタイミングチャート、図１０（Ｃ）は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。
【図１１】図５に示された第４の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図１１（Ａ）は出力端子電圧の変化を示すタイミングチャート、図１１（Ｂ）は負荷電流の変化を示すタイミングチャート、図１１（Ｃ）は定電流駆動トランジスタのドレイン電圧の変動を容量結合により検出するノードにおける電圧の変化を示すタイミングチャートである。
【図１２】図６に示された第５の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図１２（Ａ）は出力端子電圧の変化を示すタイミングチャート、図１２（Ｂ）は負荷電流の変化を示すタイミングチャート、図１２（Ｃ）は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。
【図１３】図７に示された従来回路の主要部の信号の変化例を示すタイミングチャートであり、図１３（Ａ）は負荷電流の変化を示すタイミングチャート、図１３（Ｂ）は過電流回路を構成する電流センストランジスタのソース電圧の変化を示すタイミングチャートである。
【図１４】図８に示された従来回路の主要部の信号の変化例を示すタイミングチャートであり、図１４（Ａ）は出力端子電圧の変化を示すタイミングチャート、図１４（Ｂ）は負荷電流の変化を示すタイミングチャート、図１４（Ｃ）は過電流回路を構成する電流センストランジスタのソース電圧の変化を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図１乃至図６、及び、図９乃至図１２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における定電流保護回路の基本回路構成例について、図１を参照しつつ説明する。
図１には、本発明の実施の形態における定電流保護回路４０の基本回路構成例が、保護される定電流回路２０と、その過電流保護回路３０と共に示されている。
【００１６】
まず、定電流回路２０は、負荷回路１０に一定電流を供給可能に構成されたもので、定電流駆動用エラーアンプ２１と、定電流駆動トランジスタ（図１においては「Ｑｄ」と表記）１と、電流設定抵抗器（図１においては「Ｒ１」と表記）１５と、定電圧源２２とを有して構成されてなり、その基本的構成は、従来回路と同様のものである。
以下、具体的な回路構成について説明すれば、まず、演算増幅器等を用いてなる定電流駆動用エラーアンプ２１の非反転入力端子には、定電圧源２２の正極側が接続され、定電圧源２２の負極側はグランドに接続されたものとなっている。
【００１７】
また、定電流駆動用エラーアンプ２１の出力端子は、定電流駆動トランジスタ１のゲートに接続されている。本発明の実施の形態において、定電流駆動トランジスタ１にはＮチャンネルＭＯＳ  ＦＥＴが用いられており、そのドレインに負荷回路１０が接続される一方、ソースは、電流設定抵抗器１５を介してグランドに接続されると共に、定電流駆動用エラーアンプ２１の反転入力端子に接続されている。
【００１８】
負荷回路１０は、複数のＬＥＤ１１が直列接続されてなるもので、直列接続された複数のＬＥＤ１１の内、一方の端部のアノードは図示されない電源に、他方の端部となるカソードが定電流駆動トランジスタ１ドレインに、それぞれ接続されたものとなっている。
【００１９】
過電流保護回路３０は、定電流回路２０の出力電流が所定の電流を超えないよう電流制限を行うもので、電流センストランジスタ（図１においては「Ｑｓ」と表記）２と、電流センス抵抗器（図１においては「Ｒ２」と表記）１６と、コンパレータ３１と、過電流保護用定電圧源３２とを有して構成されてなり、その基本的構成は、従来回路と同様のものである。
以下、具体的な回路構成について説明すれば、まず、電流センストランジスタ２には、ＮチャンネルＭＯＳ  ＦＥＴが用いられており、そのドレインは、定電流回路２０を構成する定電流駆動トランジスタ１のドレインに接続され、ゲートは同じく定電流駆動トランジスタ１のゲートに接続されている。
【００２０】
また、電流センストランジスタ２のソースは、電流センス抵抗器１６を介して定電流駆動トランジスタ１のソースに接続されると共に、コンパレータ３１の非反転入力端子に接続されている。
コンパレータ３１は、その反転入力端子に過電流保護用定電圧源３２の正極側が接続され、この過電流保護用定電圧源３２の負極側はグランドに接続されている。
さらに、コンパレータ３１の出力端子は定電流駆動用エラーアンプ２１の制御用の端子に接続され、コンパレータ３１の出力に応じて、定電流駆動用エラーアンプ２１の動作が制御可能とされている。
【００２１】
上述の定電流回路２０及び過電流保護回路３０の動作は、基本的に従来回路と同様であるので、以下、概略的に説明する。
まず、定電流回路２０においては、定電圧源２２によって設定された基準電圧ＶREF1と、出力電流に応じたフィードバック電圧ＶREF2とが同一となるように定電流駆動トランジスタ１が定電流駆動用エラーアンプ２１により制御されるようになっている。
定電流回路２０の出力電流は、フィードバック電圧ＶREF2を電流設定抵抗器１５で除した値として設定されるもので、その出力電流は、負荷回路１０に供給されるものとなっている。
【００２２】
一方、過電流保護回路３０においては、電流センストランジスタ２の電圧が、過電流保護用定電圧源３２により設定された基準電圧ＶREF3を超えると、コンパレータ３１により定電流駆動用エラーアンプ２１の動作が制限される。その結果、同様に定電流駆動トランジスタＱｄの動作も制限され、出力電流ＩLEDが所定の設定値に制限されるものとなっている。
【００２３】
次に、定電流保護回路４０は、過電流保護回路３０よりも速い応答速度で定電流回路２０の出力電流の制限を行うもので、電圧変動監視回路（図１においては「Ｖ−ＭＯＮ」と表記）４１と出力電流制御回路（図１においては「Ｉ−ＣＯＮ」と表記）４２とを具備して構成されたものとなっている。
かかる構成において、定電流回路２０の出力端子電圧Ｖｏｕｔが急峻に上昇すると、電圧監視回路４１によって出力端子電圧Ｖｏｕｔの上昇が検出され、その検出信号が出力電流制御回路４２に入力され、その結果、出力電流制御回路４２により出力電流が制限されるようになっている。
【００２４】
図２には、より具体的な第１の具体回路構成例が示されており、以下、同図を参照しつつ、この第１の具体回路構成例について説明する。
なお、図１に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第１の具体回路構成例は、電圧変動監視回路４１と出力電流制御回路４２の具体的な回路構成例を示したもので、定電流回路２０、過電流保護回路３０、及び、負荷回路１０は、図１に示された構成例と同一である。
【００２５】
具体的には、出力端子電圧監視用容量素子（図２においては「Ｃ１」と表記）１８と出力端子電圧監視用抵抗器（図２においては「Ｒ３」と表記）１７により電圧変動監視回路４１が構成され、出力電流制御用トランジスタ（図２においては「Ｑ１」と表記）５により出力電流制御回路４２が構成されたものとなっている。
出力端子電圧監視用容量素子１８は、その一端が定電流駆動トランジスタ１及び電流センストランジスタ２のドレインに接続される一方、他端は出力端子電圧監視用抵抗器１７を介してグランドに接続されたものとなっている。
【００２６】
そして、出力端子電圧監視用容量素子１８と出力端子電圧監視用抵抗器１７の相互の接続点は、出力電流制御用トランジスタ５のゲートに接続されている。
なお、この回路構成例において、出力電流制御用トランジスタ５には、ＮチャンネルＭＯＳ  ＦＥＴが用いられている。
さらに、出力電流制御用トランジスタ５のドレインは、電流センストランジスタ２のゲートと共に、定電流駆動トランジスタ１のゲートに接続されている一方、ソースはグランドに接続されたものとなっている。
なお、出力端子電圧監視用容量素子１８の容量値は、例えば、４ｐＦ、出力端子電圧監視用抵抗器１７の抵抗値は、１００ｋΩ程度である。
【００２７】
次に、かかる構成における動作について説明する。
例えば、定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で、出力電流制御用トランジスタ５の閾値電圧以上の電圧変化を示したとすると、容量結合された出力端子電圧監視用容量素子１８によって、出力電流制御用トランジスタ５のゲート電圧ＶREF4が上昇し、その結果、出力電流制御用トランジスタ５が動作状態となる。
出力電流制御用トランジスタ５が動作状態となると、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が停止されることとなる。
【００２８】
この回路構成例にあっては、図９のタイミングチャートに示されたように、出力端子電圧Ｖｏｕｔが上昇した時点（図９（Ａ）参照）で回路が動作し（図９（Ｂ）及び図９（Ｃ）参照）、従来回路に比してより早急の保護動作がなされることとなる。
また、例えば、図７に示されたような構成の従来回路にあっては、定電流回路２０Ａに電源電圧が印加されていない状態で出力端子電圧Ｖｏｕｔが急峻に上昇した場合、過電流保護回路３０Ａは動作せず、定電流駆動トランジスタＱｄのドレイン・ゲート間容量を介してゲート電圧が上昇し、負荷回路１０Ａに意図しない電流が流れてしまうことがある。
【００２９】
それに対して、本発明の実施の形態における回路にあっては、定電流回路２０に電源電圧が印加されていない場合であっても、出力電流制御用トランジスタ５の動作によって定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられるため、確実に出力電流の停止が確保されるものとなっている。
【００３０】
次に、第２の具体回路構成例について、図３を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第２の具体回路構成例は、図２に示された構成における出力端子電圧監視用容量素子１８に代えて、出力端子電圧監視用トランジスタ（図３においては「Ｑ２」と表記）６を用いた構成としたものである。
【００３１】
すなわち、ＮチャンネルＭＯＳ  ＦＥＴを用いた出力端子電圧監視用トランジスタ６は、そのゲートとソースが相互に接続されて、その接続点は出力端子電圧監視用抵抗器１７を介してグランドに接続される一方、ドレインは、定電流駆動トランジスタ１及び電流センストランジスタ２のドレインに接続されたものとなっている。そして、出力端子電圧監視用トランジスタ６の寄生容量を介して、定電流駆動トランジスタ１のドレインが出力電流制御用トランジスタ５のゲートと接続されるようになっており、図２における出力端子電圧監視用容量素子１８と同様の機能を果たすものとなっている。
【００３２】
また、ＮチャンネルＭＯＳ  ＦＥＴを用いた電圧調整用トランジスタ７がダイオード接続されて用いられている。
すなわち、電圧調整用トランジスタ７は、ゲートとドレインが相互に接続されると共に、その接続点は、電流センストランジスタ２のゲートに接続される一方、ソースは、出力電流制御用トランジスタ５のドレインに接続されたものとなっている。
【００３３】
次に、かかる構成における動作について説明する。
例えば、定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で、出力電流制御用トランジスタ５の閾値電圧以上の電圧変化を示したとすると、出力端子電圧監視用トランジスタ６の寄生容量によって、出力電流制御用トランジスタ５のゲート電圧ＶREF4が上昇し、その結果、出力電流制御用トランジスタ５が動作状態となる。
出力電流制御用トランジスタ５が動作状態となると、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が制限されることとなる。
【００３４】
この第２の具体回路構成例は、トランジスタの寄生容量を用いることで、容量素子を用いる必要がなくなり、その分、レイアウト面積を削減することが可能となる。また、出力端子電圧Ｖｏｕｔが高電圧となる場合、容量素子を用いる構成であると、容量素子の耐圧確保のため、物理的に大きくする必要があるが、寄生容量を用いることで、そのような容量素子が不要となる分、レイアウト面積を削減することが可能となる。
【００３５】
また、ダイオード接続状態とされた電圧調整用トランジスタ７が用いられているので、電圧調整用トランジスタ７の閾値電圧Ｖｔだけ、定電流駆動トランジスタ１のゲート電圧VGATEに印加されることとなる。そのため、図２に示された第１の具体回路構成例と異なり、図１０に示されたように、出力端子電圧Ｖｏｕｔの急峻な上昇が生じた際に、出力電流の停止ではなく、出力電流が一定の大きさに制限されることとなる（図１０（Ａ）及び図１０（Ｂ）参照）。
【００３６】
次に、第３の具体回路構成例について、図４を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第３の具体回路構成例は、定電流回路２０の具体回路構成が次述するように異なると共に、過電流保護回路３０（図２参照）を用いることなく、定電流保護回路４０のみを用いるように構成されたものである。
【００３７】
定電流回路２０は、定電流駆動トランジスタ１を有してなる点は、これまでの具体回路構成例と同一であるが、出力フィードバックを用いない構成とされた点が異なるものである。
すなわち、定電流回路２０においては、ＮチャンネルＭＯＳ  ＦＥＴを用いたカレントミラー用トランジスタ（図４においては「Ｑ４」と表記）８が設けられており、そのゲートとドレインとが相互に接続されると共に、その接続点は定電流駆動トランジスタ１のゲートと接続されたものとなっている。
【００３８】
そして、カレントミラー用トランジスタ８のドレインには、図示されない電源に接続された定電流源２３からの電流が供給されるようになっている一方、ソースはグランドに接続されたものとなっている。
カレントミラー用トランジスタ８と定電流駆動トランジスタ１とはカレントミラーを構成するものとなっている。
なお、定電流保護回路４０は、先に図２に示された回路構成と同一であるので、ここでの詳細な説明は省略することとする。
【００３９】
次に、かかる構成における動作について説明する。
この回路構成例における定電流回路２０において、出力端子電圧Ｖｏｕｔが急峻に上昇した場合、定電流駆動トランジスタ１のドレイン・ゲート間の寄生容量Ｃ２（図４参照）を介して、ゲート電圧が上昇して、出力電流の増加を招くが、定電流保護回路４０により、次述するように回路保護が図られるようになっている。
【００４０】
すなわち、定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で、定電流駆動トランジスタ１の閾値電圧以上の電圧変化を示したとすると（図９（Ａ）参照）、容量結合された出力端子電圧監視用容量素子１８によって、出力電流制御用トランジスタ５のゲート電圧ＶREF4が上昇し（図９（Ｃ）参照）、その結果、出力電流制御用トランジスタ５が動作状態となる。
出力電流制御用トランジスタ５が動作状態となると、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が停止されることとなる（図９（Ｂ））。
【００４１】
次に、第４の具体回路構成例について、図５を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第４の具体回路構成例は、先に、図２に示された第１の具体回路構成例において、定電流保護回路４０に、電流制限ホールド回路（図５においては「Ｉ−ＨＯＬ」と表記）４３を設けたものである。
【００４２】
すなわち、電流制限ホールド回路４３は、その入力段が出力端子電圧監視用容量素子１８と出力端子電圧監視用抵抗器１７の相互の接続点に接続される一方、出力段は、出力電流制御用トランジスタ５のゲートに接続されると共に、定電流駆動エラーアンプ２１の動作を制御する信号を入力するための端子に接続されたものとなっている。
【００４３】
次に、かかる構成における動作について説明する。
例えば、定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で電圧変化した場合、容量結合された出力端子電圧監視用容量素子１８によって電圧ＶREF4が上昇する。
電圧ＶREF4の上昇が生ずると、電流制限ホールド回路４３が論理値Ｈｉｇｈに相当するレベルの信号を出力し、その結果、出力電流制御用トランジスタ５が動作状態となると共に、定電流駆動エラーアンプ２１が停止状態となる。
一方、出力電流制御用トランジスタ５の動作状態となることで、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が停止されることとなる。
【００４４】
例えば、先に図２に示されたように帰還信号によって、定電流回路２０の動作を制御する構成の場合、定電流駆動トランジスタ１のゲート電圧のみを引き下げて出力電流を停止させると、定電流駆動エラーアンプ２１は、定電流駆動トランジスタ１のゲートを定常状態よりも高い電圧に引き上げるように動作する。そのため、保護動作からの復帰時に、定電流回路２０の制御が安定するまでにゲート電圧を引き上げすぎてオーバーシュートを出力させてしまう可能性がある。
【００４５】
この第４の具体回路構成例においては、定電流駆動エラーアンプ２１と定電流駆動トランジスタ１とを停止させ、定電流回路２０の帰還信号のループを一度リセットさせることで、出力電流停止状態から復帰時に、出力電流のオーバーシュートが生ずることが防止されるようになっている。
また、電流制限ホールド回路４３により、図１１（Ｂ）に示されたように、一定時間以上の出力停止時間を確保できるため、定電流駆動エラーアンプ２１が確実に停止されるものとなっている。
これは、出力端子電圧Ｖｏｕｔが急峻に変化し、例えば、１００ｎｓ以下の間、定電流保護回路４０が動作した場合、定電流駆動エラーアンプ２１から完全に電荷をひききる前に保護動作が解除される可能性があるため、このような事態を確実に回避するために有効である。
【００４６】
電流制限ホールド回路４３を用いることなく出力停止時間を設ける方法としては、例えば、出力端子電圧監視用容量素子１８と出力端子電圧監視用抵抗器１７の時定数を大きくすることが考えられるが、この方法では、特に、出力端子電圧監視用容量素子１８が高耐圧の場合、素子サイズやレイアウト面積が大きくなることが懸念される。
これに対して、この第４の具体回路構成例にあっては、電流制限ホールド回路４３を用いることで、小面積で回路で出力停止時間を生成でき、かつ、電流制限ホールド回路４３により、定電流回路２０のリセット時間を調整することが可能となる。
【００４７】
次に、第５の具体回路構成例について、図６を参照しつつ説明する。
なお、図１、図２に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第５の具体回路構成例は、先に、図２に示された第１の具体回路構成例において、定電流保護回路４０に、クランプ回路（図６においては「ＣＬＡＭ」と表記）４４を設けたものである。
すなわち、クランプ回路４４は、出力端子電圧監視用容量素子１８と出力端子電圧監視用抵抗器１７の相互の接続点（ノード）に接続されたものとなっている。すなわち、クランプ回路４４は、定電流駆動トランジスタ１のドレイン電圧の変動が容量結合を介して検出されるノードに接続されたものとなっている。
【００４８】
次に、かかる構成における動作について説明する。
例えば、定電流回路２０において、出力端子電圧Ｖｏｕｔが数１０μｓ以下の立ち上がり速度で、出力電流制御用トランジスタ５の閾値電圧以上の電圧変化を示したとすると、容量結合された出力端子電圧監視用容量素子１８によって、出力電流制御用トランジスタ５のゲート電圧ＶREF4が上昇し、その結果、出力電流制御用トランジスタ５が動作状態となる。
出力電流制御用トランジスタ５が動作状態となると、定電流駆動トランジスタ１のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ１による負荷回路１０への出力電流の供給が停止されることとなる。
【００４９】
この第５の具体回路構成例の場合、クランプ回路４４により、出力電流制御用トランジスタ５のゲート電圧ＶREF4は、一定電圧以下にクランプされる（図１２（Ｃ）参照）。
そのため、定電流保護回路４０において、例えば、出力電流制御用トランジスタなどに、低耐圧の素子を用いることが可能となり、素子サイズの小さなものを用いて回路構成することが可能となる。
【産業上の利用可能性】
【００５０】
より速い応答速度での出力電流の制限が所望される定電流源回路に適用できる。
【符号の説明】
【００５１】
１…定電流駆動トランジスタ
２…電流センストランジスタ
５…出力制御用トランジスタ
６…出力端子電圧監視用トランジスタ
７…電圧調整用トランジスタ
８…カレントミラー用トランジスタ
１８…出力端子電圧監視用容量素子
２０…定電流回路
４０…定電流保護回路
【図１】
2014215733.tif 000003
【図２】
2014215733.tif 000004
【図３】
2014215733.tif 000005
【図４】
2014215733.tif 000006
【図５】
2014215733.tif 000007
【図６】
2014215733.tif 000008
【図７】
2014215733.tif 000009
【図８】
2014215733.tif 000010
【図９】
2014215733.tif 000011
【図１０】
2014215733.tif 000012
【図１１】
2014215733.tif 000013
【図１２】
2014215733.tif 000014
【図１３】
2014215733.tif 000015
【図１４】
2014215733.tif 000016