(57)【要約】      （修正有）【課題】データ処理装置において、バス帯域の削減とアクセス効率化により、パフォーマンスを向上させる。【解決手段】データ処理装置は複数の記憶領域を有するメモリ１１３からデータを読み出す処理と、処理済みデータを記憶領域に書き込む処理を行う。第１の画像処理部１０４は、データ転送制御部１０６によりメモリ１１３からデータを読み出して処理し、処理済みデータをデータ転送制御部１０６に出力する。第２の画像処理部１０５は、データ転送制御部１０６により複数の記憶領域に書き込まれた処理済みデータを取得してフィルタ処理を行う。メモリ１１３は、フィルタ処理に必要なオーバーラップデータとオーバーラップデータ以外の非オーバーラップデータをそれぞれ異なる記憶領域に記憶する。データ転送制御部１０６はアドレス制御部１０９により、オーバーラップデータの記憶領域と非オーバーラップデータの記憶領域を切り替えてアクセス制御を行う。【選択図】図１
2014174689.tif 000002
【特許請求の範囲】
【請求項１】
データを格納する記憶装置と、
前記記憶装置の記憶領域のアクセス先を切り替えるアドレス制御手段を有し、前記記憶装置に対してデータの読み出しおよび書き込みを制御するデータ転送制御手段と、
前記記憶装置のデータを一括または分割して処理する第１の処理手段と、
前記第１の処理手段の処理結果である第１処理済みデータを処理する第２の処理手段を備え、
前記記憶装置は、
前記第１の処理手段に入力するデータを格納する第１の記憶領域と、
前記第２の処理手段が前記第１処理済みデータを少なくとも２回参照するオーバーラップ領域、および前記第２の処理手段が前記第１処理済みデータを１度のみ参照する非オーバーラップ領域を含む第２の記憶領域を有しており、
前記データ転送制御手段は、前記アドレス制御手段により前記第１の記憶領域または前記第２の記憶領域へアクセスし、特定のアドレスに到達した場合にアドレスをジャンプさせて前記記憶領域のアクセス先を切り替えることにより、前記第１処理済みデータを分割して前記オーバーラップ領域および前記非オーバーラップ領域に書き込む処理を制御することを特徴とするデータ処理装置。
【請求項２】
前記第２の処理手段は、前記データ転送制御手段により前記オーバーラップ領域および前記非オーバーラップ領域から読み出した前記第１処理済みデータを処理することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記データ転送制御手段は、前記第１処理済みデータの書き込みおよび読み出しが、前記第２の記憶領域の中で同一の記憶領域で行われる場合、書き込みと読み出しの転送量を比較することによりデータを監視し、書き込みが読み出しに追いつかず、または読み出しが書き込みに追いつかない制御を行うことを特徴とする請求項１または２に記載のデータ処理装置。
【請求項４】
前記データ転送制御手段は、前記第１処理済みデータの書き込みおよび読み出しが、前記第２の記憶領域の中で同一の記憶領域で行われる場合、書き込みと読み出しをライン単位で監視し、書き込みが読み出しに追いつかず、または読み出しが書き込みに追いつかない制御を行うことを特徴とする請求項１または２に記載のデータ処理装置。
【請求項５】
前記データ転送制御手段は、前記アドレス制御手段により、前記第２の記憶領域の先頭アドレスおよび記憶領域サイズを変更することを特徴とする請求項１から４のいずれか１項に記載のデータ処理装置。
【請求項６】
前記データ転送制御手段は、前記アドレス制御手段により、前記オーバーラップ領域と前記非オーバーラップ領域を異なるバンクに配置することを特徴とする請求項１から５のいずれか１項に記載のデータ処理装置。
【請求項７】
前記データ転送制御手段は、前記第１処理済みデータの書き込みおよび読み出しを制御する場合、前記アドレス制御手段により、前記第１処理済みデータの書き込みを行う前記オーバーラップ領域と前記非オーバーラップ領域を同じバンクに配置し、前記第１処理済みデータの読み出しを行う前記オーバーラップ領域と前記非オーバーラップ領域を同じバンクに配置し、前記第１処理済みデータを書き込む記憶領域と読み出す記憶領域に対しては異なるバンクに配置することを特徴とする請求項１から５のいずれか１項に記載のデータ処理装置。
【請求項８】
データを格納する記憶装置の記憶領域のアクセス先を切り替えるアドレス制御により、前記記憶装置に対してデータの読み出しおよび書き込みを制御するデータ転送制御ステップと、
前記記憶装置のデータを一括または分割して処理する第１の処理ステップと、
前記第１の処理ステップの処理結果である第１処理済みデータを処理する第２の処理ステップを備え、
前記データ転送制御ステップは、
前記第１の処理ステップにて入力するデータを格納する前記記憶装置の第１の記憶領域と、前記第２の処理ステップにて前記第１処理済みデータを少なくとも２回参照するオーバーラップ領域、および前記第２の処理ステップにて前記第１処理済みデータを１度のみ参照する非オーバーラップ領域を含む第２の記憶領域へアクセスするステップと、特定のアドレスに到達した場合にアドレスをジャンプさせて前記記憶領域のアクセス先を切り替えることにより、前記第１処理済みデータを分割して前記オーバーラップ領域および前記非オーバーラップ領域に書き込む処理を制御するステップを有することを特徴とするデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の単位でデータを読み込んでフィルタ処理等を施して出力するデータ転送制御技術に関するものである。
【背景技術】
【０００２】
撮像装置（デジタルカメラ等）では、処理される画像データを記憶するために、大容量かつ低コストのDynamic Random Access Memory（ＤＲＡＭ）が用いられる。ＤＲＡＭでは、同一バンクの異なるロウアドレス（異なるページ）へアクセスする場合、プリチャージコマンド（ページクローズ）、及びアクティブコマンド（ページオープン）を発行する必要がある。該コマンドの実行中には、同一バンクへのアクセスを行えない。このため、同一バンクの異なるページに対してのアクセスが多くなると、プリチャージコマンドやアクティブコマンドも多く発行する必要があり、ＤＲＡＭへのデータ転送が完了するまでの時間が長くなる。そこで、ＤＲＡＭのアクセス制御としてバンクインタリーブ制御が行われる。バンクインタリーブ制御によれば、一つのバンクに対してアクティブコマンドを発行後、データ転送が完了するまでの間に、他のバンクに対してアクティブコマンドを発行することで、ＤＲＡＭへのデータ転送に要する時間を短縮可能となる。
【０００３】
また、撮像装置では、画素補間、ホワイトバランス、シャープネス、ノイズ低減、縮小／拡大等の処理が行われる。例えば、ノイズ低減処理の場合、画像データを複数の周波数帯域に分割して生成した複数種類の画像データがＤＲＡＭへ格納される（第１の画像処理）。その後、各画像データに適切なフィルタ処理を施し、周波数帯域毎に処理された画像データを再び周波数合成（第２の画像処理）する技術が知られている。フィルタ処理では、例えばｎ×ｎ画素からなるウィンドウの中心に位置する画素に対して、周辺位置での（ｎ×ｎ）−１個の画素値を用いて処理する。画像処理にてラインメモリ（ＳＲＡＭ等）を用いる場合、多画素化が進むと回路規模が増大する。そこで、画像データを分割して処理する方法が特許文献１ないし３に提案されている。
【０００４】
特許文献１には、回路規模を増大させることなく画像処理の高機能化を実現する技術が開示されている。具体的には、入力画像の水平方向画素数幅がラインバッファより大きい場合には、入力画像を垂直に等分割し、分割領域のサイズがラインバッファの水平方向画素数幅より小さくなるようにする。そして、入力データ転送手段を制御し、等分割した分割領域ごとに入力画像の画素データをラインバッファへ順次データを転送する。画素処理手段は、ラインバッファに一時記憶された入力画像の画素データを順次画素処理し、出力画素データを出力する。さらに、画像結合手段は出力データ転送手段を制御し、分割領域ごとに順次出力される出力画素データを結合して出力画像を生成する。
【０００５】
また、分割処理でのフィルタ処理にて、分割画像の上下左右端の画素に対してフィルタ処理に必要な画素（以下、オーバーラップ画素という）を余分に付加して処理が行われる。特許文献２には、少ない容量のバンドバッファを用いてフィルタ処理を行う際に必要なオーバーラップ画素データを読み出し、かつパイプライン処理を乱すことなく画像処理する技術が開示されている。具体的には、バンドバッファは第１ないし第３バンドを有する。パイプライン処理では第１バンドに入力画像データを書き込むとともに、残りの第２バンド及び第３バンドから格納済み画像データを読み出して画像処理部に供給する。画像処理部は、第３バンドに格納されている分割画像データと第２バンドに格納されているオーバーラップ画素データを、書き込みに影響されずに読み出すことができる。
特許文献３には分割処理時のメモリ容量を低減し、遅延時間を短くする技術が開示されている。一定データ量の書き込みの完了と、一定データ量の読み出しの完了とを書き込み側と読み出し側とで通知し合ってハンドシェイクを行い、読み出しが書き込みを、または書き込みが読み出しを追い越さないように制御が行われる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１８６９１７号公報
【特許文献２】特開２００５−２５０５３４号公報
【特許文献３】特開２００８−１７２４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示の技術では、フィルタ処理が必要なパイプライン制御を行う場合、それぞれのバッファに第２の画像処理で必要なオーバーラップ画素データを含めて書き込む必要がある。つまり、第１の画像処理では、第２の画像処理で必要なオーバーラップ画素データをそれぞれのバッファに書き込んで２重に処理する可能性がある。
また、特許文献２に開示の技術では、３つのバンドバッファ（記憶領域）構成であるため、分割画像に対して、分割画像の上端と下端（または左端と右端）に対するオーバーラップ画素が必要な場合に正しくフィルタ処理ができない可能性がある。さらに、オーバーラップ画素以外の画素のデータをバンドバッファに保持していることから、使用しない画像データを保持する期間が発生し、バンドバッファを有効に活用できない可能性がある。
【０００８】
また、特許文献３に開示の技術では、読み出しが書き込みを、または書き込みが読み出しを追い越さないように制御するだけでは、オーバーラップ画素データがＤＲＡＭ上の書き込み側、あるいは読み出し側のバンクに含まれて配置されることになる。このような手法では、バンクインタリーブ制御によるメモリアクセス効率の向上を見込めない可能性がある。
従って、いずれの技術についても、種々の対策が望まれていた。
【０００９】
本発明はデータ処理装置において、バス帯域の削減とアクセス効率化により、パフォーマンスを向上させることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る装置は、データを格納する記憶装置と、前記記憶装置の記憶領域のアクセス先を切り替えるアドレス制御手段を有し、前記記憶装置に対してデータの読み出しおよび書き込みを制御するデータ転送制御手段と、前記記憶装置のデータを一括または分割して処理する第１の処理手段と、前記第１の処理手段の処理結果である第１処理済みデータを処理する第２の処理手段を備える。前記記憶装置は、前記第１の処理手段に入力するデータを格納する第１の記憶領域と、前記第２の処理手段が前記第１処理済みデータを少なくとも２回参照するオーバーラップ領域、および前記第２の処理手段が前記第１処理済みデータを１度のみ参照する非オーバーラップ領域を含む第２の記憶領域を有しており、前記データ転送制御手段は、前記アドレス制御手段により前記第１の記憶領域または前記第２の記憶領域へアクセスし、特定のアドレスに到達した場合にアドレスをジャンプさせて前記記憶領域のアクセス先を切り替えることにより、前記第１処理済みデータを分割して前記オーバーラップ領域および前記非オーバーラップ領域に書き込む処理を制御する。
【発明の効果】
【００１１】
本発明によれば、バス帯域の削減とアクセス効率化により、パフォーマンスを向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】図２ないし図６と併せて本発明の第１実施形態を説明するために、撮像装置の要部の構成例を示すブロック図である。
【図２】アドレス制御部の構成例を示すブロック図である。
【図３】分割画像データの構成例を説明する図である。
【図４】分割画像データのパイプライン処理を説明する図である。
【図５】ＷＲＤＭＡＣのアドレス制御例を説明するフローチャートである。
【図６】ＲＤＤＭＡＣのアドレス制御例を説明するフローチャートである。
【図７】本発明の第１実施形態の変形例における、分割画像データのパイプライン処理を説明する図である。
【図８】図９および図１０とともに本発明の第２実施形態を説明するために、撮像装置の要部の構成例を示すブロック図である。
【図９】ＤＭＡＣの追いつき監視部の構成例を示すブロック図である。
【図１０】分割画像データのパイプライン処理を説明する図である。
【図１１】本発明の第２実施形態の変形例における、分割画像データのパイプライン処理を説明する図である。
【図１２】本発明の第３実施形態における、分割画像データの処理例を説明する図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の各実施形態を説明する。なお、データ処理装置を撮像装置に適用した例として、デジタルカメラを説明するが、本発明はデジタルビデオカメラ、カメラ付き携帯電話、車載カメラ等の撮像装置や各種画像処理装置に適用可能である。
【００１４】
［第１実施形態］
図１は第１実施形態に係るデジタルカメラの構成例を示すブロック図である。
撮像素子１００は、撮像光学系を介して受光した被写体像を光電変換して撮像信号を出力するＣＣＤセンサやＣＭＯＳセンサ等である。Ａ／Ｄ変換器１０１は、撮像素子１００のアナログ出力信号をデジタル信号に変換する。
画像処理部１０２は、撮像処理部１０３、第１の画像処理部１０４、第２の画像処理部１０５で構成される。画像処理部１０２は、不図示の画像バッファメモリを有しており、第１および第２の画像処理部が行う処理以外の画像処理も行う。例えば、画像データの圧縮処理や伸長処理を行う圧縮伸長部、モニタ等の表示制御を行う表示制御部、記録媒体にデータを記録する記録処理部等が設けられている。撮像処理部１０３は、Ａ／Ｄ変換器１０１が変換した画像データを取得して画素補正、黒レベル補正、シェーディング補正等を行う。
【００１５】
第１の画像処理部１０４は、撮像処理部１０３が処理した画像データ、或いは不図示の画像バッファメモリやメモリ１１３に格納された画像データに対して所定の画像処理（第１の処理）を行う。具体的には、傷補正や倍率色収差補正、画像データのフォーマット変換処理や、ノイズ低減処理の前処理として画像データを複数の周波数帯域にて分割して生成する処理等がある。ノイズ低減処理の前処理では、複数の周波数帯域に分割しないで単一の周波数の画像データを生成すること（リサイズ処理）も可能である。第１の画像処理部１０４は処理結果を、メモリ１１３や第２の画像処理部１０５、または不図示の画像データ処理部に対して出力する。
【００１６】
第２の画像処理部１０５は、第１の画像処理部１０４が処理した画像データ、または不図示の画像バッファメモリやメモリ１１３に格納された画像データに対して所定の画像処理（第２の処理）を行う。具体的には、画像データのフォーマット変換処理や、ノイズ低減処理の後処理として複数の周波数帯域にて分割した画像データに対して適切なフィルタ処理を施した後で周波数帯域毎に処理された画像データを再び合成する処理がある。この他、現像処理や歪み補正等の処理が挙げられる。ノイズ低減処理の後処理では、複数の周波数帯域にて分割した画像データ以外の画像データに対しても、適切なフィルタ処理を施してノイズ低減処理を行うことが可能である。第２の画像処理部１０５は処理結果を、メモリ１１３または不図示の画像データ処理部に対して出力する。
【００１７】
データ転送制御部１０６は、データ転送を行う複数のＤｉｒｅｃｔ  Ｍｅｍｏｒｙ  ＡｃｃｅｓｓコントローラであるＷＲＤＭＡＣ１０７とＲＤＤＭＡＣ１０８を備える。「ＷＲ」は書き込み処理を示し、「ＲＤ」は読み出し処理を示す。図１では、撮像処理部１０３の出力するデータに対してＷＲＤＭＡＣ（１）を示す。第１の画像処理部１０４に対してＷＲＤＭＡＣ（２）およびＲＤＤＭＡＣ（２）が設けられ、第２の画像処理部１０５に対してＷＲＤＭＡＣ（３）およびＲＤＤＭＡＣ（３）が設けられている。画像データは、各ＷＲＤＭＡＣ１０７によってバス１１１に出力され、メモリ制御部１１２を介してメモリ１１３に一時記憶される。メモリ１１３に一時記憶された画像データは、各ＲＤＤＭＡＣ１０８によって読み出される。その際、画像データはメモリ制御部１１２を介してメモリ１１３からバス１１１に出力される。
バス１１０はシステムバスであり、バス１１１は画像データバスである。
【００１８】
メモリ制御部１１２は、ＣＰＵ（中央演算処理装置）を有するシステム制御部１１６またはデータ転送制御部１０６の指示に従って、メモリ１１３にデータを書き込む処理や、メモリ１１３からデータを読み出す処理を制御する。なお、Ａ／Ｄ変換器１０１からの出力データがメモリ１１３に直接書き込まれる場合もある。メモリ１１３は、所定枚数の静止画像や所定時間に亘る動画像、音声等の各データを記憶し、またシステム制御部１１６の動作用の定数、プログラム等を格納する記憶装置である。不揮発性メモリ制御部１１４は、システム制御部１１６からの指示に従って不揮発性メモリ１１５にデータを書き込む処理や、不揮発性メモリ１１５からデータを読み出す処理を制御する。不揮発性メモリ１１５は電気的に消去および記録が可能なメモリであり、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等が用いられる。不揮発性メモリ１１５は、システム制御部１１６の動作用の定数、プログラム等を記憶する。
【００１９】
デジタルカメラの動作制御を司るシステム制御部１１６は、各機能ブロックに対して様々な指示を行って各種の制御処理を実行する。システム制御部１１６は、バス１１０を介して接続された画像処理部１０２、データ転送制御部１０６、メモリ制御部１１２、不揮発性メモリ制御部１１４を制御する。システム制御部１１６は操作部１１７による操作指示に従って撮像素子１００等を制御する。システム制御部１１６のＣＰＵは不揮発性メモリ１１５に記録されたプログラムを実行することで、本実施形態の各処理を実現する。操作部１１７は、ユーザが操作するスイッチやボタン等を含み、電源のＯＮ／ＯＦＦ操作、シャッタのＯＮ／ＯＦＦ操作等に使用する。
【００２０】
図２は、ＷＲＤＭＡＣ１０７、ＲＤＤＭＡＣ１０８に設けたアドレス制御部１０９の構成例を示すブロック図である。ＷＲＤＭＡＣ１０７、ＲＤＤＭＡＣ１０８は、一定量のデータを転送した後、データ格納アドレス値を特定のアドレスにジャンプさせるオフセット機能を有している。これは、いわゆるアドレスジャンプ機能であり、この機能を使用することで複数の記憶領域へのアクセスを行える。システム制御部１１６は、ＷＲＤＭＡＣ１０７、ＲＤＤＭＡＣ１０８に対して、スタートアドレス、オフセットデータ転送長、アドレスオフセット値、バースト長を設定する。これにより、メモリ内の記憶領域の先頭アドレスと記憶領域サイズが指定される。この時、アクセス対象とする記憶領域が複数、例えば３つの領域の場合、オフセットデータ転送長、アドレスオフセット値については３セット分が設定される。つまり、アクセス対象とする記憶領域数分のセット値が用意されて設定処理が行われることで、複数の記憶領域へのアクセスが可能となる。
【００２１】
アドレスセレクタ２００は、データアクセスの開始時において、システム制御部１１６により設定されたスタートアドレスをアドレス値として選択する。アドレスセレクタ２００は、データが転送される毎に、アドレスカウンタ２０３が出力する値を現在のアドレス値として選択して出力する。転送長カウンタ２０１は、転送データ長をカウントし、システム制御部１１６に設定されたオフセットデータ転送長のデータが転送される毎に、オフセット値算出器２０２へオフセットタイミング信号を出力する。オフセット値算出器２０２は、転送長カウンタ２０１からオフセットタイミング信号を受信すると、システム制御部１１６によって設定されたアドレスオフセット値を出力し、それ以外のタイミングではシステム制御部１１６によって設定されたバースト長を出力する。アドレスカウンタ２０３は、オフセット値算出器２０２から出力された値を現在のアドレス値に加算することにより、次のデータを格納するアドレス値を生成して出力する。
【００２２】
図３は、画像処理部１０２にて１画面の画像データ３００を分割して処理する場合の説明図であり、メモリ１１３内の複数の記憶領域に保持する分割画像データ例を示す。画像データ３０１〜３０５は、画像データ３００を短冊状に分割した分割画像データであり、第２の画像処理部１０５が分割処理する際のデータの各範囲を示す。また、画像データ３００を短冊状に分割した分割画像データ３０６〜３１４は、第１の画像処理部１０４がデータを取得して処理した結果（以下、第１処理済みデータという）を示しており、メモリ１１３内の複数の記憶領域に格納される。なお、メモリ１１３は、第１の画像処理部１０４に入力するデータを格納する第１の記憶領域と、第１処理済みデータを格納する第２の記憶領域を有する。
分割画像データ３０６、３０７は、分割画像データ３０１を第２の画像処理部１０５が処理する際の画像データ（処理対象データ）である。分割画像データ３０７は、分割画像データ３０１の右端で第２の画像処理部１０５がフィルタ処理を行う時に必要な画像データであって、かつ分割画像データ３０２の左端で第２の画像処理部１０５がフィルタ処理を行う時に必要な画像データである。つまり、分割画像データ３０７は、分割画像データ３０１、３０２について第２の画像処理部１０５がフィルタ処理を行う時に使用するオーバーラップ画素のデータ（オーバーラップデータ）を含んでいる。
【００２３】
分割画像データ３０８ないし３１４についても上記と同様であり、各画像データの関係を下表１に示す。
【表１】
2014174689.tif 000003
【００２４】
第１処理済みデータ３０６〜３１４のうち、偶数の符号で示すデータ（非オーバーラップデータ）は第１データ群を構成し、メモリ１１３内の記憶領域（以下、非オーバーラップ領域という）に記憶される。非オーバーラップ領域は、第２の画像処理部１０５が第１処理済みデータを１度のみ参照する領域である。また奇数の符号で示すオーバーラップデータは第２データ群を構成し、メモリ１１３内の記憶領域（以下、オーバーラップ領域という）に記憶される。オーバーラップ領域は、第２の画像処理部１０５が第１処理済みデータを少なくとも２回参照する領域である。なお、メモリ１１３内での非オーバーラップ領域およびオーバーラップ領域は固定された領域ではなく動的に変更される。
図３では、画像データ３００を第１の画像処理部１０４が分割処理する例を示しているが、分割せずに一括処理し、あるいは第２の画像処理部１０５の分割処理数よりも分割数を減らして処理した上でメモリ１１３に格納してもよい。さらに、図３に示すように画像データ３００を縦長に分割する方法に限らず、横長に分割する方法やブロック分割を行う方法を採用してもよい。横長の分割時には分割画像の上端と下端での画像データがオーバーラップデータとなる。また、ブロック分割の場合、各ブロック画像の上下左右端での画像データがオーバーラップデータとなる。横長の分割やブロック分割等を行う場合、例えばオーバーラップデータと、非オーバーラップデータをそれぞれ別の記憶領域に保存することが可能である。
【００２５】
図４は、第１の画像処理部１０４と第２の画像処理部１０５が画像データ３００を分割してパイプライン処理する際のデータ配置と、期間４０５〜４１０を例示する。記憶領域４００〜４０４は、分割画像データ３０６〜３１４をメモリ１１３にそれぞれ保存する領域を示している。分割画像データ３０６〜３１４については各記憶領域内での配置を表す。さらに、画像データ３０６〜３１４をメモリ１１３にそれぞれ保持する期間（保持期間）を示す。
期間４０５では、第１処理済みデータ３０６をＷＲＤＭＡＣ１０７によりメモリ１１３の記憶領域４０１に書き込む処理と、第１処理済みデータ３０７をＷＲＤＭＡＣ１０７によりメモリ１１３の記憶領域４０２に書き込む処理が実行される。次に、期間４０６では、第１処理済みデータ３０８を、ＷＲＤＭＡＣ１０７によりメモリ１１３の記憶領域４０３に書き込む処理と、第１処理済みデータ３０９をＷＲＤＭＡＣ１０７によりメモリ１１３の記憶領域４０４に書き込む処理が実行される。期間４０６では、第２の画像処理部１０５がＲＤＤＭＡＣ１０８によりメモリ１１３の記憶領域４０１と４０２から分割画像データ３０６と３０７をそれぞれ読み出して処理を行う。
【００２６】
各期間において複数の記憶領域に対するデータの書き込み状況と読み出し状況をまとめると、表２の通りである。「Ｗ」は書き込み処理を表し、「Ｒ」は読み出し処理を表し、括弧内には、処理対象となる分割画像データに付した符号を示す。
【表２】
2014174689.tif 000004
【００２７】
なお、記憶領域４００〜４０４は、メモリ１１３における互いに異なるバンクに割り当てられる。アドレス制御部１０９のアドレスジャンプ機能を用いて第１の画像処理部１０４と第２の画像処理部１０５によるパイプライン処理中にバンクインタリーブ制御が可能である。これより、メモリ１１３へのアクセスを効率良く行える。
次に図５のフローチャートを参照して、図４の期間４０５におけるデータ書き込み処理について説明する。第１の画像処理部１０４が期間４０５で処理した分割画像データ３０６、３０７は、ＷＲＤＭＡＣ１０７（図１：ＷＲＤＭＡＣ（２）参照）によりメモリ１１３の記憶領域４０１、４０２にそれぞれ書き込まれる。
【００２８】
Ｓ５００でシステム制御部１１６は、ＷＲＤＭＡＣ１０７に対してスタートアドレス、オフセットデータ転送長（２セット）、アドレスオフセット値（２セット）、バースト長を設定し、データ転送を開始させる。Ｓ５０１でデータ転送制御部１０６は、分割画像データ３０６（第１処理済みデータ）を、バースト長毎にメモリ１１３の記憶領域４０１に書き込む指示をメモリ制御部１１２に送る。これによりメモリ１１３に分割画像データ３０６を書き込む処理が実行される。
【００２９】
Ｓ５０２は、オフセットデータ転送長に基づいて分割画像データ３０６の１ライン分の書き込みが終了したか否かについての判定処理である。本実施形態では、１ライン分の画像データの転送後に書き込みが終了した時点で、開始アドレス値にデータ転送量を加算した値に相当する特定のアドレスに到達したことが判定される。この判定の結果、１ライン分のデータの書き込みが終了していない場合、Ｓ５０１に戻って書き込み処理を続行する。また、１ライン分のデータの書き込みが終了した判定された場合、Ｓ５０３に処理を進める。Ｓ５０３では、アドレス制御部１０９のアドレスジャンプ機能を使用して、メモリ１１３へのアクセス先を記憶領域４０２に変更する処理が行われる。次のＳ５０４でデータ転送制御部１０６は、分割画像データ３０７（第１処理済みデータ）を、バースト長毎にメモリ１１３の記憶領域４０２に書き込む指示をメモリ制御部１１２に送る。これによりメモリ１１３に分割画像データ３０７を書き込む処理が実行される。Ｓ５０５は、オフセットデータ転送長に基づいて分割画像データ３０７の１ライン分の書き込みが終了したか否かについての判定処理である。判定の結果、１ライン分のデータ書き込みが終了していないと判定された場合、Ｓ５０４に戻る。また、１ライン分のデータ書き込みが終了して特定のアドレスに到達したと判定された場合、Ｓ５０６に処理を進める。
【００３０】
Ｓ５０６では、全ラインのデータ転送が終了したか否かについて判定される。判定の結果、全ラインのデータ転送が未終了であると判定された場合、Ｓ５０７に処理を進める。また、全ラインのデータ転送が終了したと判定された場合、処理を終了する。その結果、分割画像データ３０６と３０７がメモリ１１３の記憶領域４０１と４０２にそれぞれ書き込まれた状態となる（図４参照）。
Ｓ５０７では、アドレス制御部１０９のアドレスジャンプ機能を使用して、メモリ１１３へのアクセス先を記憶領域４０１に変更する処理が行われ、再びＳ５０１に戻って処理を続行する。なお、説明は省略するが、期間４０６〜４０８においても図５のフローチャートと同様に各データの書き込み処理が行われる。期間４０９では、オフセットデータ転送長、アドレスオフセット値が１セット分設定されて、通常のＷＲＤＭＡＣ転送により分割画像データ３１４が記憶領域４０１に書き込まれる。
【００３１】
次に、図６のフローチャートを参照して、図４の期間４０７におけるデータの読み出し処理について説明する。第２の画像処理部１０５は、期間４０７にてＲＤＤＭＡＣ１０８（図１のＲＤＤＭＡＣ（３）参照）により、メモリ１１３の記憶領域４０２、４０３、４０４から分割画像データ３０７、３０８、３０９をそれぞれ読み出す処理を実行する。
Ｓ６００でシステム制御部１１６は、ＲＤＤＭＡＣ１０８に対してスタートアドレス、オフセットデータ転送長（３セット）、アドレスオフセット値（３セット）、バースト長を設定し、データ転送を開始させる。Ｓ６０１では、第２の画像処理部１０５が分割画像データ３０７を処理するために、データ転送制御部１０６はバースト長毎にメモリ１１３の記憶領域４０２からデータを読み出す指示を、メモリ制御部１１２に送る。これにより、分割画像データ３０７の読み出し処理が実行される。Ｓ６０２は、オフセットデータ転送長に基づき、分割画像データ３０７の１ライン分の読み出しが終了したか否かについての判定処理である。判定の結果、１ライン分のデータの読み出しが終了していない場合、Ｓ６０１に戻って処理を続行する。また、１ライン分のデータの読み出しが終了したと判定された場合、Ｓ６０３に処理を進める。
【００３２】
Ｓ６０３でデータ転送制御部１０６は、アドレス制御部１０９のアドレスジャンプ機能を使用して、メモリ１１３へのアクセス先を記憶領域４０３に変更する処理を実行する。次のＳ６０４では、第２の画像処理部１０５が分割画像データ３０８を処理するために、データ転送制御部１０６はバースト長毎にメモリ１１３の記憶領域４０３からデータを読み出す指示をメモリ制御部１１２に送る。これにより、分割画像データ３０８の読み出し処理が実行される。
Ｓ６０５は、オフセットデータ転送長に基づき、分割画像データ３０８の１ライン分の読み出しが終了したか否かについての判定処理である。判定の結果、１ライン分のデータの読み出しが未終了である場合、Ｓ６０４に戻って処理を続行する。また、１ライン分のデータの読み出しが終了したと判定された場合、Ｓ６０６に処理を進める。Ｓ６０６では、アドレス制御部１０９のアドレスジャンプ機能を使用して、メモリ１１３へのアクセス先を記憶領域４０４に変更する処理が実行される。Ｓ６０７では、第２の画像処理部１０５が分割画像データ３０９を処理するために、データ転送制御部１０６はバースト長毎にメモリ１１３の記憶領域４０４からデータを読み出す指示をメモリ制御部１１２に送る。これにより、分割画像データ３０９を読み出す処理が実行される。
【００３３】
Ｓ６０８は、オフセットデータ転送長に基づき、分割画像データ３０９の１ライン分の読み出しが終了したか否かについての判定処理である。判定の結果、１ライン分のデータの読み出しが未終了である場合、Ｓ６０７に戻って処理を続行する。また、１ライン分のデータの読み出しが終了した判定された場合、Ｓ６０９に処理へ進める。Ｓ６０９では、全ラインに対する読み出し処理が終了したか否かが判定され、未終了と判定された場合、Ｓ６１０に進む。Ｓ６１０では、アドレス制御部１０９のアドレスジャンプ機能を使用して、メモリ１１３へのアクセス先を記憶領域４０２に変更する処理が行われ、再びＳ６０１に戻って処理を続ける。
Ｓ６０９にて、全ラインの処理が終了したと判定されると、一連の処理を終了する。こうして、分割画像データ３０７、３０８、３０９がメモリ１１３の記憶領域４０２、４０３、４０４からそれぞれ読み出される。なお、説明は省略するが、期間４０８、４０９においても図６のフローチャートと同様に各データの読み出し処理が実行される。ただし、期間４０６、４１０に関しては、オフセットデータ転送長、オフセット値が２セット設定され、図６のフローチャートにてＳ６０６からＳ６０８のステップは不要となる。
【００３４】
以上説明したように、第１実施形態では、第２の画像処理部１０５が分割処理する画像データをベースにして、フィルタ処理に必要となるオーバーラップデータの記憶領域（オーバーラップ領域）と、非オーバーラップ領域が使用される。アドレス制御部１０９のアドレスジャンプ機能を使用することで、第１の画像処理部１０４は、第２の画像処理部１０５に必要なオーバーラップデータを２重に処理する必要がなくなる。第１の画像処理部１０４がオーバーラップデータを２重に読み書きする必要がなくなるため、バス帯域の低減とパフォーマンスの向上を実現できる。さらに、各分割画像データを異なるバンクの記憶領域に配置することで、バンクインタリーブ（メモリインタリーブ）制御によってメモリアクセス効率を高めることができる。
図４に示す例では、メモリ１１３の記憶領域４００〜４０４がそれぞれ異なるバンクメモリであるとして説明したが、分割画像データを別々に保持するには、５バンクが必要となる。そこで、バンク数を低減するための変形例を以下に説明する。
【００３５】
［第１実施形態の変形例］
図７は、第１の画像処理部１０４が処理する期間をベースにして、バンクを切り替えて使用するデータ配置例を示す。各期間での分割画像データの配置については、図４の場合と同様であるため、以下では相違点を説明する。
図７に示す期間４０５では、記憶領域４０１と４０２がバンク０に配置される。期間４０６では、記憶領域４０１と４０２がバンク０に配置され、記憶領域４０３と４０４がバンク１に配置される。期間４０７では、記憶領域４００、４０１、４０２がバンク０に配置され、記憶領域４０３と４０４がバンク１に配置される。期間４０８では、記憶領域４００と４０１がバンク０に配置され、記憶領域４０２、４０３、４０４がバンク１に配置される。期間４０９では、記憶領域４００と４０１がバンク０に配置され、記憶領域４０２と４０３がバンク１に配置される。期間４１０では、記憶領域４０１がバンク０に配置され、記憶領域４０２がバンク１に配置される。各記憶領域の配置については、ＷＲＤＭＡＣ１０７の設定、及びアドレス制御部１０９のアドレスジャンプ機能を用いて行われる。
【００３６】
このような配置にすると、第１の画像処理部１０４の処理結果の書き込み処理と、第２の画像処理部１０５による読み出し処理とで、複数のオーバーラップデータが同一バンクに配置されてしまう。しかし、オーバーラップデータに係る画素数が非オーバーラップに係る画素数に比べて十分に少ない場合には、バンクインタリーブ制御による効果が得られる。よって、バンク数を節約しつつ、メモリアクセス効率を高めることができる。
【００３７】
［第２実施形態］
次に、本発明の第２実施形態について説明する。なお、前述した第１実施形態と異なる部分を主に説明し、第１実施形態の場合と同様の構成部については、既に使用した符号を用いることにより、それらの詳細な説明を省略する。このような説明の省略の仕方は、後述する他の実施形態でも同様である。
【００３８】
図８は第２実施形態に係るデジタルカメラの構成例を示すブロック図である。第１実施形態に係る構成との相違点は、データ転送制御部１０６のＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１である。ＷＲＤＭＡＣ８００は、ＷＲＤＭＡＣ１０７に追いつき監視部８０２を付加した構成を有し、ＲＤＤＭＡＣ８０１との信号線を介して、データ転送量またはライン数の情報を互いに送受し合う。また、ＲＤＤＭＡＣ８０１は、ＲＤＤＭＡＣ１０８に追いつき監視部８０２を付加した構成を有し、ＷＲＤＭＡＣ８００との信号線を介してデータ転送量またはライン数の情報を互いに送受し合う。
【００３９】
第２実施形態では、書き込み処理が読み出し処理に追いつかないように制御することで、第２の画像処理部１０５に必要なオーバーラップ領域の分割画像データを、パイプライン処理によって上書きされずに制御できる。なお、本実施形態では、データ転送制御部１０６がＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１をそれぞれ１つ実装している例を説明する。その他のＤＭＡＣに関しても、ＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１を実装してもよい。この場合、アドレスまたはライン数の情報を送受し合うために信号線でＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１とを直接に接続するのではなく、中継器を設けて複数のＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１の接続先を自由に選べるように構成してもよい。
【００４０】
図９は、追いつき監視部８０２の構成を説明するブロック図である。追いつき監視部８０２は、入力信号として自ＤＭＡＣ（追いつき監視部８０２を有するＤＭＡＣ）のデータ転送量またはライン番号と、別のＤＭＡＣのデータ転送量またはライン番号を受信する。それらの入力信号を比較部９００が比較し、自ＤＭＡＣの制御を一時停止する信号を出力する。具体的には、比較部９００は、入力された別のＤＭＡＣのデータ転送量またはライン番号から自ＤＭＡＣのデータ転送量またはライン番号を減算し、減算結果を閾値と比較する。比較結果に従って自ＤＭＡＣの処理を一時停止するための制御信号が出力される。閾値や該閾値に基づく判定条件についてはシステム制御部１１６で設定してもよいし、ＤＭＡＣ自身が保持してもよい。なお、本例では比較部９００が減算結果と閾値との大小関係を判定して、一時停止制御信号を出力するが、これに限らず、別の手段を用いて一時停止条件を判断してもよい。
図１０は、第１の画像処理部１０４と第２の画像処理部１０５が画像データ３００を分割してパイプライン処理する際のデータ配置と、期間１００４〜１００９を例示する。記憶領域１０００〜１００３は、分割画像データ３０６〜３１４をメモリ１１３にそれぞれ保存する領域を示している。さらには、画像データ３０６〜３１４をメモリ１１３上にそれぞれ保持する保持期間を示す。
【００４１】
期間１００４では、第１処理済みデータ３０６をＷＲＤＭＡＣ８００により記憶領域１０００に書き込む処理と、第１処理済みデータ３０７をＷＲＤＭＡＣ８００により記憶領域１００１に書き込む処理が実行される。
次の期間１００５では、第１処理済みデータ３０８をＷＲＤＭＡＣ８００により記憶領域１００２に書き込む処理と、第１処理済みデータ３０９をＷＲＤＭＡＣ１０７により記憶領域１００３に書き込む処理が実行される。さらに、第２の画像処理部１０５がＲＤＤＭＡＣ８０１により記憶領域１０００と１００１から分割画像データ３０６と３０７をそれぞれ読み出して処理を行う。
【００４２】
次の期間１００６では、第１処理済みデータ３１０をＷＲＤＭＡＣ８００により記憶領域１０００に書き込む処理と、第１処理済みデータ３１１をＷＲＤＭＡＣ８００により記憶領域１００１に書き込む処理が実行される。この時、記憶領域１００１へのデータの書き込み状況については、追いつき監視部８０２によって監視される。つまり、第２の画像処理部１０５が記憶領域１００１の分割画像データ３０７を読み込む状況を監視して、書き込みが読み出しに追いつかないように、一定のデータ転送量あるいはライン毎に書き込み制御が行われる。この場合、追いつき監視部８０２の比較部９００は、第２の画像処理部１０５内のＲＤＤＭＡＣ８０１の転送量またはライン番号から自ＤＭＡＣの転送量またはライン番号を減算し、減算結果が閾値未満の場合に、書き込みを一時停止するための制御信号を出力する。さらに第２の画像処理部１０５はＲＤＤＭＡＣ８０１により記憶領域１００２と１００３から分割画像データ３０８と３０９をそれぞれ読み出して処理を行う。
【００４３】
次の期間１００７では、第１処理済みデータ３１２をＷＲＤＭＡＣ８００により記憶領域１００２に書き込む処理と、第１処理済みデータ３１３をＷＲＤＭＡＣ８００により記憶領域１００３に書き込む処理が実行される。この時、記憶領域１００３へのデータの書き込み状況については、追いつき監視部８０２によって監視される。第２の画像処理部１０５が記憶領域１００３から分割画像データ３０９を読み込む状況が監視され、書き込みが読み出しに追いつかないように一定のデータ転送量あるいはライン毎に書き込み制御が行われる。さらに、第２の画像処理部１０５はＲＤＤＭＡＣ８０１により記憶領域１０００と１００１から分割画像データ３１０と３１１をそれぞれ読み出して処理を行う。
次の期間１００８では、第１処理済みデータ３１４をＷＲＤＭＡＣ８００により記憶領域１０００に書き込む処理が実行される。さらに、第２の画像処理部１０５はＲＤＤＭＡＣ８０１により記憶領域１００１、１００２、１００３から分割画像データ３１１、３１２、３１３をそれぞれ読み出して処理を行う。期間１００９では、第２の画像処理部１０５がメモリ１１３の記憶領域１００３と１０００から分割画像データ３１３と３１４をそれぞれ読み出して処理を行う。
【００４４】
記憶領域１０００〜１００３は、アドレス制御部１０９のアドレスジャンプ機能を用いて全て異なるバンクに配置される。よって、第１の画像処理部１０４と第２の画像処理部１０５のパイプライン処理中での、メモリ１１３へのアクセスに対してバンクインタリーブ制御が可能となる。また、オーバーラップデータの一部、具体的には、期間１００６での分割画像データ３１１と３０７及び期間１００７での分割画像データ３１３と３０９については同一バンクに保存される。そこで、読み出しと書き込みの各アドレスがほぼ同じロウアドレスとなるように、ＲＤＤＭＡＣ８０１の追いつき監視部８０２を用いてアクセス制御することでプリチャージコマンドおよびアクティブコマンドを減らしてアクセス効率を高めることができる。
【００４５】
以上説明したように、第２実施形態によれば、アドレス制御部１０９のアドレスジャンプ機能および追いつき監視部８０２を使用する。また、同時期にメモリ１１３にデータを保存する記憶領域数を低減できる（図１０の例では４つ）。第１の画像処理部１０４が２重にオーバーラップデータを読み書きする必要がなくなるため、バス帯域および記憶領域の使用量を削減し、パフォーマンスを向上させることができる。さらには、各分割画像データを異なるバンクに配置することで、バンクインタリーブ制御によって、メモリへのアクセス効率を高めることができる。
【００４６】
［第２実施形態の変形例］
次に、第２実施形態の変形例を説明する。前記の例では分割画像データの記憶領域をそれぞれ異なるバンクに配置したため、４バンクが使用される。以下では、バンク数を低減するために、図１１のように複数の記憶領域毎にバンクを切り替えて配置する例を説明する。
図１１に示す記憶領域１０００と１００１はバンク０に配置され、記憶領域１００２と１００３はバンク１に配置される。各記憶領域の配置については、ＷＲＤＭＡＣ１０７、８００の設定及びアドレス制御部１０９のアドレスジャンプ機能を用いて行うものとする。
このような配置とすると、第１の画像処理部１０４による書き込み処理と、第２の画像処理部１０５による読み出し処理との間で、分割画像データのうちのオーバーラップデータが同一バンクに配置されることになる。しかし、オーバーラップデータに係る画素数が非オーバーラップデータに係る画素数に比べて十分に少ない場合には、バンクインタリーブ制御による効果が得られる。よって、バンク数を節約しつつ、メモリアクセス効率を高めることができる。
【００４７】
［第３実施形態］
次に、本発明の第３実施形態について説明する。第２実施形態との相違点は、メモリ１１３における分割画像データの配置の仕方及びＷＲＤＭＡＣ８００とＲＤＤＭＡＣ８０１の制御方法である。以下では相違点を中心に説明する。
図１２は、第１の画像処理部１０４と第２の画像処理部１０５が画像データ３００を分割して処理する際のデータ配置と、期間１２０２〜１２０６を示す。記憶領域１２００、１２０１は分割画像データ３０６〜３１４をメモリ１１３にそれぞれ保存する領域を示す。さらに、画像データ３０６〜３１４をメモリ１１３上にそれぞれ保持する保持期間を示す。ここでは、非オーバーラップデータを記憶領域１２００に保持し、オーバーラップデータを記憶領域１２０１に保持するものとする。
【００４８】
期間１２０２では、第１処理済みデータ３０６をＷＲＤＭＡＣ８００により記憶領域１２００に書き込む処理と、第１処理済みデータ３０７をＷＲＤＭＡＣ８００により記憶領域１２０１に書き込む処理が実行される。第２の画像処理部１０５はメモリ１１３の記憶領域１２００と１２０１から分割画像データ３０６と３０７をそれぞれ読み出して処理を行う。この時、ＲＤＤＭＡＣ８０１は、追いつき監視部８０２によってデータの書き込み状況を監視する。第１の画像処理部１０４が記憶領域にデータを書き込む際の転送量またはライン番号と、第２の画像処理部１０５がデータの読み出す際の転送量またはライン番号が比較部９００によって比較される。例えば、比較部９００は、第１の画像処理部１０４内のＷＲＤＭＡＣ８００の転送量またはライン番号から、第２の画像処理部１０５内のＲＤＤＭＡＣ８０１の転送量またはライン番号を減算する。追いつき監視部８０２は、減算結果が閾値以上となる転送量またはライン数分のデータを第１の画像処理部１０４が書き込んでいることを監視し、第２の画像処理部１０５は分割画像データ３０６と３０７をそれぞれ読み出す。減算結果が閾値未満の場合には、読み出しが書き込みに追いつかないように読み出し処理が一時停止される。
【００４９】
次の期間１２０３では、第１処理済みデータ３０８をＷＲＤＭＡＣ８００により記憶領域１２００に書き込む処理が実行される。この時、記憶領域１２００の書き込み開始タイミングについては、ＲＤＤＭＡＣ８０１からのライン数に基づいて、分割画像データ３０７のライン単位での処理終了を判断して決定される。次に、第１処理済みデータ３０９をＷＲＤＭＡＣ８００により記憶領域１２０１に書き込む処理が実行される。分割画像データ３０９と３０７は同じ記憶領域１２０１に保持されるが、分割画像データ３０８を書き込むときに、分割画像データ３０７がライン単位で読み出し終わっていることを前提としている。このため、分割画像データ３０９はそのまま書き込み処理が行われる。第２の画像処理部１０５は記憶領域１２００と１２０１から分割画像データ３０７、３０８、３０９をそれぞれ読み出して処理を行う。この時、ＲＤＤＭＡＣ８０１は、追いつき監視部８０２によってデータの書き込み状況を監視する。第１の画像処理部１０４が記憶領域１２００、１２０１に対して、比較部９００での減算結果が閾値以上となる転送量あるいはライン数分のデータを書き込んでいることを監視しつつ、分割画像データ３０８と３０９を読み出す処理が行われる。
【００５０】
期間１２０４、１２０５では、期間１２０３の場合と同様の処理が実行されるので、詳細な説明を省略し、相違点だけを簡単に説明する。期間１２０４では、第１処理済みデータ３１０が記憶領域１２００に保存され、第１処理済みデータ３１１が記憶領域１２０１に保存される。第２の画像処理部１０５は記憶領域１２００と１２０１から分割画像データ３０９、３１０、３１１をそれぞれ読み出して処理を行う。次の期間１２０５では、第１処理済みデータ３１２が記憶領域１２００に保存され、第１処理済みデータ３１３が記憶領域１２０１に保存される。第２の画像処理部１０５は記憶領域１２００と１２０１から分割画像データ３１１、３１２、３１３をそれぞれ読み出して処理を行う。
【００５１】
期間１２０６では、第１処理済みデータ３１４がＷＲＤＭＡＣ８００により記憶領域１２００に保存される。この時、記憶領域１２００の書き込み開始タイミングは、ＲＤＤＭＡＣ８０１からのライン数に基づいて、分割画像データ３１３のライン単位での処理終了を判断して決定される。さらに、第２の画像処理部１０５が記憶領域１２０１と１２００から分割画像データ３１３と３１４をそれぞれ読み出して処理を行う。この時、前記と同様に読み出しが書き込みに追いつかないように制御が行われる。
なお、記憶領域１２００および１２０１については、アドレス制御部１０９のアドレスジャンプ機能を用いて同一バンクに配置される。読み出しと書き込みがほぼ同じロウアドレスとなるようにＲＤＤＭＡＣ８０１の追いつき監視部８０２を用いて制御することで、プリチャージおよびアクティブコマンドを減らしてアクセス効率を高めることができる。
【００５２】
以上説明したように、第３実施形態によれば、第２実施形態の効果に加えて、同時期にメモリ１１３上でデータを保持する記憶領域数を第２実施形態の場合よりも減らすことができる。さらには、第１および第２実施形態に比べて、第１の画像処理の開始時点から第２の画像処理の終了時点までの期間を短くすることができる。よって、処理した画像データをモニタ等の画面上に表示する際（ライブビュー表示等）、表示遅延時間を短縮できる。
以上、本発明を各実施形態に基づいて説明したが、本発明は前記実施形態に限定される訳ではなく、その要旨を逸脱しない範囲において種々の変更や変形が可能である。
【符号の説明】
【００５３】
１０４  第１の画像処理部
１０５  第２の画像処理部
１０６  データ転送制御部
１０９  アドレス制御部
１１３  メモリ
１１６  システム制御部
８０２  追いつき監視部
【図１】
2014174689.tif 000005
【図２】
2014174689.tif 000006
【図３】
2014174689.tif 000007
【図４】
2014174689.tif 000008
【図５】
2014174689.tif 000009
【図６】
2014174689.tif 000010
【図７】
2014174689.tif 000011
【図８】
2014174689.tif 000012
【図９】
2014174689.tif 000013
【図１０】
2014174689.tif 000014
【図１１】
2014174689.tif 000015
【図１２】
2014174689.tif 000016