(57)【要約】【課題】高温安定性に優れたコンデンサ素子およびその製造方法を提供する。【解決手段】基板１０と、基板１０上に配置されたバッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６とを備える多層構造体、さらに誘電体層１６上に配置された上部電極１８と、下部電極１４に接続された第１端子電極と、上部電極１８に接続された第２端子電極とを備えるコンデンサ素子およびその製造方法。【選択図】図１
2014154632.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたバッファ層と、
前記バッファ層上に配置された下部電極と、
前記下部電極上に配置され、窒化物からなる誘電体層と
を備えることを特徴とする多層構造体。
【請求項２】
前記誘電体層は、アモルファスを備えることを特徴とする請求項１に記載の多層構造体。
【請求項３】
前記バッファ層は、アモルファス導体を備えることを特徴とする請求項１または２に記載の多層構造体。
【請求項４】
前記バッファ層は、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａを備えることを特徴とする請求項１〜３のいずれか１項に記載の多層構造体。
【請求項５】
前記誘電体層は、窒素を含み、ホウ素、炭素、アルミニウム、珪素の内、少なくとも１種を含むことを特徴とする請求項１〜４のいずれか１項に記載の多層構造体。
【請求項６】
前記誘電体層は、ＢＮ、ＢＣＮ、ＣＮ、ＢＡｌＮ、ＢＳｉＮ、ＡｌＮ、若しくはＳｉＮのいずれかを備えることを特徴とする請求項１〜４のいずれか１項に記載の多層構造体。
【請求項７】
前記基板は、金属箔を備えることを特徴とする請求項１〜６のいずれか１項に記載の多層構造体。
【請求項８】
前記基板は、半導体基板を備えることを特徴とする請求項１〜６のいずれか１項に記載の多層構造体。
【請求項９】
前記半導体基板上に配置された絶縁層を備え、
前記バッファ層は、前記絶縁層上に配置されることを特徴とする請求項８に記載の多層構造体。
【請求項１０】
前記バッファ層は、３ｄ遷移金属と高融点金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項１１】
前記バッファ層は、ＣｕＴａからなることを特徴とする請求項１０に記載の多層構造体。
【請求項１２】
前記バッファ層は、３ｄ遷移金属と貴金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項１３】
前記バッファ層は、ＮｉＡｇ、ＴｉＡｇ、ＮｉＰｔ、もしくはＮｉＩｒのいずれかからなることを特徴とする請求項１２に記載の多層構造体。
【請求項１４】
前記バッファ層は、貴金属と高融点金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項１５】
前記バッファ層は、ＩｒＴａ若しくはＰｔＴａからなることを特徴とする請求項１４に記載の多層構造体。
【請求項１６】
前記バッファ層は、高融点金属と半金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項１７】
前記バッファ層は、ＴａＳｉ、ＴａＡｌ、ＷＳｉ、ＭｏＳｉ若しくはＮｂＢのいずれかからなることを特徴とする請求項１６に記載の多層構造体。
【請求項１８】
前記バッファ層は、３ｄ遷移金属と半金属と非金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項１９】
前記バッファ層は、ＴｉＡｌＮ、ＴｉＡｌＢ、ＴｉＳｉＢ、ＮｉＡｌＮ、ＮｉＡｌＢ、若しくはＮｉＳｉＢのいずれかからなることを特徴とする請求項１８に記載の多層構造体。
【請求項２０】
前記バッファ層は、高融点金属と半金属と非金属の組み合わせからなることを特徴とする請求項３に記載の多層構造体。
【請求項２１】
前記バッファ層は、ＴａＳｉＮ若しくはＴａＡｌＮからなることを特徴とする請求項２０に記載の多層構造体。
【請求項２２】
前記金属箔は、Ｔｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ａｌ、Ｎｂ、Ｔａ、Ａｇ、Ｚｒ、Ａｕ、Ｐｔ、Ｗ、Ｉｒ、Ｖ、ＳＵＳ、４２アロイ、洋白、若しくは真鍮のいずれか単体若しくは積層構造からなることを特徴とする請求項７に記載の多層構造体。
【請求項２３】
前記下部電極は、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ｗ、Ａｇのいずれかからなる単金属、ＣｕＴａ若しくはＴｉＷからなる合金、Ｔａ2Ｎ若しくはＴｉＮからなる窒化物、ＷＳｉ2若しくはＴｉＳｉからなるケイ化物、若しくはＴａＢからなるホウ化物のいずれか単体若しくは積層構造からなることを特徴とする請求項１〜２２のいずれか１項に記載の多層構造体。
【請求項２４】
前記誘電体層上に配置された上部電極を更に備えることを特徴とする請求項１〜２３のいずれか１項に記載の多層構造体。
【請求項２５】
前記上部電極は、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ｗ、Ａｇのいずれかからなる単金属、ＣｕＴａ若しくはＴｉＷからなる合金、Ｔａ2Ｎ若しくはＴｉＮからなる窒化物、ＷＳｉ2若しくはＴｉＳｉからなるケイ化物、若しくはＴａＢからなるホウ化物のいずれか単体若しくは積層構造からなることを特徴とする請求項２４に記載の多層構造体。
【請求項２６】
請求項１〜２５のいずれか１項に記載の多層構造体を複数層備え、積層化したことを特徴とする多層構造体。
【請求項２７】
請求項２４または２５に記載の多層構造体と、
前記下部電極に接続された第１端子電極と、
前記上部電極に接続された第２端子電極と
を備えることを特徴とするコンデンサ素子。
【請求項２８】
前記コンデンサ素子を複数備え、互いにセパレータを介在して積層化し直列接続したことを特徴とする請求項２７に記載のコンデンサ素子。
【請求項２９】
前記コンデンサ素子を複数備え、互いに並列接続したことを特徴とする請求項２７に記載のコンデンサ素子。
【請求項３０】
前記直列接続したコンデンサ素子を更に並列接続したことを特徴とする請求項２８に記載のコンデンサ素子。
【請求項３１】
請求項２７に記載のコンデンサ素子からなる第１コンデンサ素子および第２コンデンサ素子と、
前記第１コンデンサ素子および前記第２コンデンサ素子を巻き取るための心棒と
を備え、前記第１コンデンサ素子と前記第２コンデンサ素子の上部電極同士を張り合わせるとともに前記心棒に巻き取り形成したことを特徴とするコンデンサ素子。
【請求項３２】
基板を前処理する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に下部電極を形成する工程と、
前記下部電極上に窒化物からなる誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と
を有することを特徴とするコンデンサ素子の製造方法。
【請求項３３】
前記基板は、金属箔を有することを特徴とする請求項３２に記載のコンデンサ素子の製造方法。
【請求項３４】
前記基板は、半導体基板を有することを特徴とする請求項３２に記載のコンデンサ素子の製造方法。
【請求項３５】
前記半導体基板上に絶縁層を形成する工程を更に備え、
前記バッファ層は、前記絶縁層上に形成されることを特徴とする請求項３４に記載のコンデンサ素子の製造方法。
【請求項３６】
前記バッファ層を形成する工程、前記下部電極を形成する工程、前記誘電体層を形成する工程、前記上部電極を形成する工程は、いずれもスパッタリング工程によって実施されることを特徴とする請求項３２〜３５のいずれか１項に記載のコンデンサ素子の製造方法。
【請求項３７】
前記スパッタリング工程は、いずれも同一のチャンバ内において実施されることを特徴とする請求項３６に記載のコンデンサ素子の製造方法。
【請求項３８】
前記スパッタリング工程は、ロールツーロールに実施されることを特徴とする請求項３６または３７に記載のコンデンサ素子の製造方法。
【請求項３９】
複数の前記コンデンサ素子を互いにセパレータを介在して積層化するアセンブリ工程を更に有することを特徴とする請求項３３〜３８のいずれか１項に記載のコンデンサ素子の製造方法。
【請求項４０】
請求項１に記載の多層構造体を備えることを特徴とする切削工具。
【請求項４１】
前記誘電体層は、アモルファスを備えることを特徴とする請求項４０に記載の切削工具。
【請求項４２】
前記バッファ層は、アモルファス導体を備えることを特徴とする請求項４０または４１に記載の切削工具。
【請求項４３】
前記バッファ層は、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａを備えることを特徴とする請求項４０〜４２のいずれか１項に記載の切削工具。
【請求項４４】
前記誘電体層は、窒素を含み、ホウ素、炭素、アルミニウム、珪素の内、少なくとも１種を含むことを特徴とする請求項４０〜４３のいずれか１項に記載の切削工具。
【請求項４５】
前記誘電体層は、ＢＮ、ＢＣＮ、ＣＮ、ＢＡｌＮ、ＢＳｉＮ、ＡｌＮ、若しくはＳｉＮのいずれかを備えることを特徴とする請求項４０〜４３のいずれか１項に記載の切削工具。
【請求項４６】
請求項２７〜３１のいずれか１項に記載のコンデンサ素子を搭載したことを特徴とするインバータ装置。
【請求項４７】
複数個並列に配置されたパワーモジュール半導体装置と、
前記パワーモジュール半導体装置上に配置され、前記パワーモジュール半導体装置を制御する制御基板と、
前記パワーモジュール半導体装置上に配置され、前記パワーモジュール半導体装置および前記制御基板に電源を供給する電源基板と
を備え、
前記コンデンサ素子は、前記複数個並列に配置されたパワーモジュール半導体装置上に配置されることを特徴とする請求項４６に記載のインバータ装置。
【請求項４８】
部材供給用ローラと、
部材巻き取り用ローラと、
複数のテンションローラと、
前記部材供給用ローラと前記部材巻き取り用ローラとの間に前記テンションローラを介して転送される部材と、
前記部材上の成膜エリアにおいて、成膜材料供給ターゲットからターゲット材料をスパッタリングにより供給する真空チャンバと
を備え、前記成膜エリアにおける複数層の成膜のスパッタリング工程を前記真空チャンバ内においてロールツーロールに実施可能であることを特徴とするコンデンサ製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層構造体、コンデンサ素子およびその製造方法に関し、特に高温安定性に優れた多層構造体、コンデンサ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来のコンデンサ素子としては、積層セラミックコンデンサ、電解コンデンサ、フィルムコンデンサなどが知られている。
【０００３】
また、シリコン（Ｓｉ）基板上にＡｌ／ＳｉＯX／ＢＮ／ＳｉＯX／Ａｌからなる積層構造を有するコンデンサ素子が開示されている（例えば、特許文献１および特許文献２参照。）。
【０００４】
また、ＡｌＮを誘電体層として用いたコンデンサ素子も開示されている（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６,５７０,７５３号明細書
【特許文献２】米国特許第６,９３９,７７５号明細書
【特許文献３】特開平６−２６７７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
積層セラミックコンデンサは、チタン酸バリウム（ＢａＴｉＯ3）などの強誘電体を用いており、高温動作時に強誘電体材料が相転移してしまう。このため、キャパシタンスの値が高温動作時に低下する。一方、常誘電体材料を適用した積層セラミックコンデンサは、高温には強いが、容量値が小さい。更に、酸化物を部材に用いるため、酸素欠陥が生じ、信頼性が低下し易い。
【０００７】
電解コンデンサは、高温に弱い部材を使用しており、電解液の乾燥化（ドライアップ）の問題点を有する。
【０００８】
フィルムコンデンサは、有機物を部材として使用するため、熱に弱い。
【０００９】
本発明の目的は、高温安定性に優れた多層構造体、コンデンサ素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、基板と、前記基板上に配置されたバッファ層と、前記バッファ層上に配置された下部電極と、前記下部電極上に配置され、窒化物からなる誘電体層とを備える多層構造体が提供される。
【００１１】
本発明の他の態様によれば、前記多層構造体において、前記誘電体層上に配置された上部電極を更に備え、前記下部電極に接続された第１端子電極と、前記上部電極に接続された第２端子電極とを備えるコンデンサ素子が提供される。
【００１２】
本発明の他の態様によれば、基板を前処理する工程と、前記基板上にバッファ層を形成する工程と、前記バッファ層上に下部電極を形成する工程と、前記下部電極上に窒化物からなる誘電体層を形成する工程と、前記誘電体層上に上部電極を形成する工程とを有するコンデンサ素子の製造方法が提供される。
【００１３】
本発明の他の態様によれば、上記の多層構造体を備える切削工具が提供される。
【００１４】
本発明の他の態様によれば、上記のコンデンサ素子を搭載したインバータ装置が提供される。
【００１５】
本発明の他の態様によれば、部材供給用ローラと、部材巻き取り用ローラと、複数のテンションローラと、前記部材供給用ローラと前記部材巻き取り用ローラとの間に前記テンションローラを介して転送される部材と、前記部材上の成膜エリアにおいて、成膜材料供給ターゲットからターゲット材料をスパッタリングにより供給する真空チャンバとを備え、前記成膜エリアにおける複数層の成膜のスパッタリング工程を前記真空チャンバ内においてロールツーロールに実施可能であるコンデンサ製造装置が提供される。
【発明の効果】
【００１６】
本発明によれば、高温安定性に優れた多層構造体、コンデンサ素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係る多層構造体およびコンデンサ素子の模式的断面構造図。
【図２】実施の形態の変形例に係る多層構造体およびコンデンサ素子の模式的断面構造図。
【図３】実施の形態およびその変形例に係るコンデンサ素子の模式的鳥瞰構造図。
【図４】実施の形態の変形例に係る多層構造体およびコンデンサ素子において、誘電体層の透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）写真例。
【図５】実施の形態の変形例に係る多層構造体およびコンデンサ素子において、バッファ層のＴＥＭ写真例。
【図６】実施の形態の変形例に係る多層構造体およびコンデンサ素子の構造において、バッファ層を形成しないで作成したサンプルにおける誘電体層表面の原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）写真例。
【図７】実施の形態の変形例に係る多層構造体およびコンデンサ素子の構造において、バッファ層を形成して作成したサンプルにおける誘電体層表面のＡＦＭ写真例。
【図８】実施の形態の変形例に係る多層構造体およびコンデンサ素子の構造において、上部電極を正電極（プラス）、下部電極を負電極（マイナス）とする電流密度（Ａ／ｍｍ2）と電界（Ｖ／μｍ）との関係を示す図（Ａ：バッファ層なし、Ｂ１：バッファ層がＩｒＴａの例、Ｂ２：バッファ層がＴｉＡｌＮの例）。
【図９】実施の形態に係る多層構造体およびコンデンサ素子の構造において、金属基板としてＡｌ箔を適用した場合のＡｌ箔の走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）表面写真例。
【図１０】実施の形態に係るコンデンサ素子の回路構成例であって、（ａ）単体素子の例、（ｂ）並列接続構成例、（ｃ）直並列接続構成例。
【図１１】実施の形態に係るコンデンサ素子において、金属箔上に形成した要素コンデンサの試作写真例（電極サイズ：６５ｍｍ×２０ｍｍ）。
【図１２】実施の形態に係るコンデンサ素子において、金属箔上に形成したコンデンサ素子の容量Ｃの周波数特性例。
【図１３】実施の形態に係るコンデンサ素子において、金属箔上に形成したコンデンサ素子の容量Ｃと誘電損失Ｄfの温度特性例。
【図１４】実施の形態に係るコンデンサ素子において、金属箔上に形成した要素コンデンサの模式的表面パターン構成図。
【図１５】実施の形態に係るコンデンサ素子を積層方式によりデバイス化した外観写真例。
【図１６】図１５に示すコンデンサ素子のパッケージ内部における模式的鳥瞰構造図。
【図１７】（ａ）実施の形態に係るコンデンサ素子において、２枚の要素コンデンサをセパレータを介して積層する様子を説明する模式図、（ｂ）実施の形態に係るコンデンサ素子において、複数の要素コンデンサをセパレータを介してｎ層積層化した模式断面構造図。
【図１８】実施の形態に係るコンデンサ素子の製造方法であって、（ａ）基板の前処理工程図、（ｂ）基板上にバッファ層を形成する工程図、（ｃ）バッファ層上に下部電極を形成する工程図、（ｄ）下部電極上に誘電体層を形成する工程図。
【図１９】実施の形態に係るコンデンサ素子の製造方法であって、（ａ）誘電体層上に上部電極を形成する工程図、（ｂ）上部電極上にＮｉ層およびＮｉ層上にＡｇ層を順次形成する工程図（ｃ）基板の裏面上にＮｉ層およびＮｉ層上にＡｇ層を順次形成する工程図。
【図２０】（ａ）実施の形態に係るコンデンサ素子の外観表面写真例、（ｂ）コンデンサ素子の模式的表面パターン構成図。
【図２１】実施の形態に係るコンデンサ素子において、容量変化率ΔＣ（％）の温度特性例。
【図２２】実施の形態に係るコンデンサ素子（ロール方式によるデバイス化例）において、（ａ）第１要素コンデンサの表面パターン構成図、（ｂ）第２要素コンデンサの裏面パターン構成図、（ｃ）第１要素コンデンサおよび第２要素コンデンサを重ねて心棒に巻き取る前の表面パターン構成図。
【図２３】実施の形態に係るコンデンサ素子（ロール方式によるデバイス化例）において、（ａ）第１要素コンデンサおよび第２要素コンデンサを重ねて心棒に巻き取った後の表面パターン構成図、（ｂ）巻取り状態の外観写真例、（ｃ）外部電極端子と接続してケースに収納した状態の外観写真例。
【図２４】実施の形態に係るコンデンサ素子の製造方法に適当可能な製造装置であって、スパッタリング工程に同一のチャンバを適用してロールツーロール方式により大量生産可能な装置構成の模式的構成図。
【図２５】実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、パワーモジュール半導体装置を６個配置して構成した３相交流インバータ装置の模式的回路構成図。
【図２６】図２５に示す３相交流インバータ装置に適用可能なパワーモジュール半導体装置であって、ワンインワンモジュールの模式的回路表現図。
【図２７】ワンインワンモジュールの詳細回路表現図。
【図２８】図２５に示す３相交流インバータ装置に適用可能なパワーモジュール半導体装置であって、ストレート配線構造のパワーモジュール半導体装置の鳥瞰図。
【図２９】ストレート配線構造のパワーモジュール半導体装置の模式的平面構成図。
【図３０】実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、パワーモジュール半導体装置を６個配置して３相交流インバータを構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図において、制御基板および電源基板を上部に配置した例を示す図。
【図３１】図３０のＩ−Ｉ線に沿う模式的断面構造図。
【図３２】パワーモジュール半導体装置を６個配置して構成した３相交流インバータ上に、実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、かつ制御基板および電源基板を配置した模式的鳥瞰図。
【図３３】実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、パワーモジュール半導体装置を６個配置して構成した３相交流インバータの模式的回路構成において、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。
【図３４】実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、パワーモジュール半導体装置を６個配置して構成した３相交流インバータ装置の３相モータドライブを説明する模式的回路ブロック構成図。
【図３５】実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを搭載し、パワーモジュール半導体装置を６個配置して構成した３相交流インバータ装置のＵ相部の回路構成図。
【図３６】（ａ）図３５の回路において、実施の形態に係るコンデンサ素子Ｃuを外した状態におけるスイッチング電圧波形例、（ｂ）実施の形態に係るコンデンサ素子Ｃuを適用した状態におけるスイッチング電圧波形例。
【図３７】実施の形態に係る多層構造体を適用した切削工具であって、（ａ）タップネジの模式的鳥瞰図、（ｂ）図３７（ａ）に適用可能な多層構造体の模式的断面構造図。
【発明を実施するための形態】
【００１８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１９】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００２０】
（多層構造体）
実施の形態に係る多層構造体は、図１に示すように、基板１０と、基板１０上に配置されたバッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６とを備える。
【００２１】
ここで、バッファ層１２は、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａを備えていても良い。
【００２２】
また、誘電体層１６は、窒素を含み、ホウ素、炭素、アルミニウム、珪素の内、少なくとも１種を含んでいても良い。
【００２３】
また、誘電体層１６は、ＢＮ、ＢＣＮ、ＣＮ、ＢＡｌＮ、ＢＳｉＮ、ＡｌＮ、若しくはＳｉＮなどのいずれかを備えていても良い。
【００２４】
また、誘電体層１６は、アモルファス層を備えていても良い。
【００２５】
同様に、バッファ層１２も、アモルファス導体を備えていても良い。バッファ層１２をアモルファス導体とすることにより、下部電極１４と金属基板１０とが導通可能になされ、積層化構造を容易に形成することができる。
【００２６】
ここで、バッファ層１２に適用可能な材料として、アモルファスでかつ導電性を有する材料の組み合わせは、以下の通りである。
【００２７】
３ｄ遷移金属＋高融点金属の組み合わせでは、ＣｕＴａを適用可能である。
【００２８】
３ｄ遷移金属＋貴金属の組み合わせでは、ＮｉＡｇ、ＴｉＡｇ、ＮｉＰｔ、ＮｉＩｒを適用可能である。
【００２９】
貴金属＋高融点金属の組み合わせでは、ＩｒＴａ、ＰｔＴａを適用可能である。
【００３０】
高融点金属＋半金属の組み合わせでは、ＴａＳｉ、ＴａＡｌ、ＷＳｉ、ＭｏＳｉ、ＮｂＢを適用可能である。
【００３１】
３ｄ遷移金属＋半金属＋非金属の組み合わせでは、ＴｉＡｌＮ、ＴｉＡｌＢ、ＴｉＳｉＢ、ＮｉＡｌＮ、ＮｉＡｌＢ、ＮｉＳｉＢを適用可能である。
【００３２】
高融点金属＋半金属＋非金属の組み合わせでは、ＴａＳｉＮ、ＴａＡｌＮを適用可能である。
【００３３】
また、基板１０は、例えば、金属箔を備えていても良い。金属箔としては、例えば、融点が６００℃以上で、箔として入手が容易で、長期安定性が良好で、高導電率を有し、好ましくは非磁性体であることが望ましい。また、環境や人体への影響が少ないものが望ましい。
【００３４】
金属箔としては、Ｔｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ａｌ、Ｎｂ、Ｔａ、Ａｇ、Ｚｒ、Ａｕ、Ｐｔ、Ｗ、Ｉｒ、Ｖ、ＳＵＳ、４２アロイ、洋白、真鍮のいずれか単体若しくは積層構造から形成可能である。ここで、４２アロイは、例えば、Ｆｅ：約５７％、Ｎｉ：約４２％の組成を有する。また、洋白は、例えば、Ｃｕ：約５０％〜約７０％、Ｎｉ：約５％〜約３０％、Ｚｎ：約１０％〜約３０％の組成を有する。また、真鍮は、例えば、Ｃｕ＋ＺｎでＺｎが約２０％以上の組成を有する。
【００３５】
また、下部電極１４は、スパッタリングで形成可能で、高融点で、導電性が高く、高温安定性に優れた材料であることが望ましい。
【００３６】
下部電極１４の材料としては、単金属であれば、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ｗ、Ａｇを適用可能である。合金であれば、ＣｕＴａ、ＴｉＷを適用可能である。窒化物であれば、Ｔａ2Ｎ、ＴｉＮを適用可能である。ケイ化物であれば、ＷＳｉ2、ＴｉＳｉを適用可能である。ホウ化物であれば、ＴａＢを適用可能である。
【００３７】
また、誘電体層１６上に配置された上部電極１８を更に備えていても良い。上部電極１８も下部電極１４と同様に、スパッタリングで形成可能で、高融点で、導電性が高く、高温安定性に優れた材料であることが望ましい。
【００３８】
上部電極１８の材料としても下部電極１４と同様に、単金属であれば、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ｗ、Ａｇを適用可能である。合金であれば、ＣｕＴａ、ＴｉＷを適用可能である。窒化物であれば、Ｔａ2Ｎ、ＴｉＮを適用可能である。ケイ化物であれば、ＷＳｉ2、ＴｉＳｉを適用可能である。ホウ化物であれば、ＴａＢを適用可能である。
【００３９】
実施の形態の変形例に係る多層構造体は、図２に示すように、半導体基板３と、半導体基板３上に配置された絶縁層５と、絶縁層５上に配置されたバッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６と、誘電体層１６上に配置された上部電極１８とを備える。
【００４０】
ここで、半導体基板３は、例えばシリコン基板、絶縁層５は、シリコン酸化層を適用可能である。また、実施の形態の変形例に係る多層構造体においては、絶縁層５／半導体基板３の積層構造を一体構造の基板１０ａと見なしても良い。
【００４１】
実施の形態およびその変形例に係る多層構造体においては、上記の多層構造体を複数積層化形成されていても良い。
【００４２】
（コンデンサ素子）
実施の形態に係るコンデンサ素子２０は、図１に示すように、基板１０と、基板１０上に配置されたバッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６と、誘電体層１６上に配置された上部電極１８とを備える。ここで、下部電極１４と上部電極１８は、実施の形態に係るコンデンサ素子の主電極を構成する。すなわち、図１に示すように、上部電極１８には、正電極（プラス）端子Ｐ、下部電極１４には、負電極（マイナス）端子Ｎが接続される。
【００４３】
実施の形態の変形例に係るコンデンサ素子２０ａは、図２に示すように、半導体基板３と、半導体基板３上に配置された絶縁層５と、絶縁層５上に配置されたバッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６と、誘電体層１６上に配置された上部電極１８とを備える。ここで、下部電極１４と上部電極１８は、実施の形態の変形例に係るコンデンサ素子の主電極を構成する。すなわち、図２に示すように、上部電極１８には、正電極端子Ｐ、下部電極１４には、負電極端子Ｎが接続される。
【００４４】
ここで、半導体基板３は、例えばシリコン基板、絶縁層５は、シリコン酸化層を適用可能である。
【００４５】
実施の形態およびその変形例に係るコンデンサ素子２０（２０ａ）の模式的鳥瞰構造は、図３に示すように、正電極端子Ｐに接続された上部電極１８と、負電極端子Ｎに接続された下部電極１４が、厚さｄの誘電体層１６を介して平行平板構造に配置されるものと見なすことができる。ここで、上部電極１８と下部電極１４の対向する面積はＳである。
【００４６】
実施の形態の変形例に係る多層構造体およびコンデンサ素子において、誘電体層１６のＴＥＭ写真例は、図４に示すように表され、バッファ層１２のＴＥＭ写真例は図５に示すように表される。
【００４７】
ここで、実施の形態に係る多層構造体およびコンデンサ素子において、バッファ層１２は、基板１０の表面の性質を改善し、その後の膜成長に良い影響を与える役割を有する。上部電極１８／誘電体層１６／下部電極１４のＭＩＭ構造において、誘電体層１６の膜の品質を向上させ、ＭＩＭの密着性も向上可能である。
【００４８】
同様に、実施の形態の変形例に係る多層構造体およびコンデンサ素子において、バッファ層１２は、半導体基板３の表面の絶縁層５の性質を改善し、その後の膜成長に良い影響を与える。すなわち、上部電極１８／誘電体層１６／下部電極１４のＭＩＭ構造において、誘電体層１６の膜の品質を向上させ、ＭＩＭの密着性も向上可能である。
【００４９】
バッファ層１２は、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａなどで形成可能であり、厚さは例えば、約５００Å程度、またアモルファス層であることおよび低抵抗であることが望ましい。
【００５０】
実施の形態の変形例に係る多層構造体およびコンデンサ素子の構造において、バッファ層１２を形成しないで作成したサンプルにおける誘電体層１６表面の原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）写真例は、図６に示すように表され、バッファ層１２を形成して作成したサンプルにおける誘電体層１６表面のＡＦＭ写真例は、図７に示すように表される。図６に示す例では誘電体層１６を構成するＢＮ膜に凝集や、疎な部分が観察され、誘電体層１６の膜質が悪い。一方、図７に示す例では誘電体層１６を構成するＢＮ膜に凝集は観察されず、ＢＮ膜の均一性も図６に比較して、向上している。
【００５１】
実施の形態の変形例に係る多層構造体およびコンデンサ素子の構造において、上部電極を正電極（プラス）、下部電極を負電極（マイナス）とする電流密度（Ａ／ｍｍ2）と電界（Ｖ／μｍ）との関係は、図８に示すように表される。ここで、曲線Ａは、バッファ層なしの場合の特性例、曲線Ｂ１はバッファ層１２としてＩｒＴａを使用した場合の特性例、曲線Ｂ２はバッファ層１２としてＴｉＡｌＮを使用した場合の特性例を示す。
【００５２】
図８に示すように、バッファ層１２としてＩｒＴａを使用した場合およびバッファ層１２としてＴｉＡｌＮを使用した場合には、ＭＩＭ構造の順方向・逆方向ともにリーク特性に大きな差異は認められず、しかもリーク電流密度も１×１０-10（Ａ／ｍｍ2）以下に抑制されている。一方、バッファ層なしの場合のリーク特性は、ＭＩＭ構造の順方向・逆方向ともにバッファ層１２としてＩｒＴａを使用した場合およびバッファ層１２としてＴｉＡｌＮを使用した場合に比較して、約２桁以上増大しており、誘電体層１６の膜質が悪いことがわかる。
【００５３】
実施の形態に係る多層構造体およびコンデンサ素子の構造において、基板１０としてＡｌ箔を適用した場合のＡｌ箔の走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）表面写真例は、図９に示すように表される。
【００５４】
実施の形態に係る多層構造体およびコンデンサ素子においては、バッファ層１２を金属箔からなる基板１０上に配置することによって、凹凸や孔などを有する金属箔を基板として使用しても、上部電極１８／誘電体層１６／下部電極１４のＭＩＭ構造の特性が優れていることが確認されている。
【００５５】
実施の形態に係る多層構造体およびコンデンサ素子は、基板１０として金属箔を適用した場合、コンデンサを作製する際に、ロール化や多層化などの手法が適用可能となる。また、有効面積を拡大することができ、直列／並列接続を実現可能である。結果として、並列接続による容量値の増大、直列接続による耐圧向上を実現可能である。
【００５６】
実施の形態に係るコンデンサ素子の回路構成例であって、キャパシタＣ0を有する単体素子の例は図１０（ａ）に示すように表され、キャパシタＣ1、Ｃ2、…、Ｃnを有する並列接続構成例は図１０（ｂ）に示すように表され、キャパシタＣ11、Ｃ12、…、Ｃ1n、Ｃ21、Ｃ22、…、Ｃ2n、Ｃ31、Ｃ32、…、Ｃ3nを有する直並列接続構成例は図１０（ｃ）に示すように表される。
【００５７】
また、実施の形態に係るコンデンサ素子２０において、金属箔からなる基板１０上に形成した試作写真例は、図１１に示すように表される。ここで、上部電極１８の電極サイズは、約６５ｍｍ×約２０ｍｍである。
【００５８】
また、金属箔上に形成した実施の形態に係るコンデンサ素子の容量Ｃの周波数特性例は、図１２に示すように表される。実施の形態においては、バッファ層１２の形成により大面積で容量値０．１μＦを超えるコンデンサ素子が実現されている。図１２に示す特性例では、周波数ｆ＝３００ｋＨｚ程度まで容量値Ｃ（ｎＦ）は、０．１μＦでほぼ一定である。
【００５９】
金属箔上に形成した実施の形態に係るコンデンサ素子の容量Ｃと誘電損失Ｄfの温度特性例は、図１３に示すように表される。また、測定に用いたコンデンサ素子２０の模式的表面パターン構成は、図１４に示すように表される。金属基板１０上に作製された複数の要素コンデンサ２０1、２０2、２０3、２０4の上部電極１８のサイズは、約１０ｍｍ角である。
【００６０】
実施の形態に係るコンデンサ素子は、図１３に示すように、常温から約２２５℃程度まで、容量値Ｃの変化量は小さく、しかも誘電損失Ｄfも安定的である。
【００６１】
図１３中における領域Ｅは、１５０℃まで容量偏差プラス／マイナス１０％の範囲を示している。実施の形態に係るコンデンサ素子は、図１３に示すように、２２５℃程度まで容量偏差プラス／マイナス１０％の範囲内に含まれている。
【００６２】
図１３中における破線Ｆは、誘電損失Ｄfの規格として１０％のレベルを示している。実施の形態に係るコンデンサ素子は、図１３に示すように、誘電損失Ｄfの値は、常温から２２５℃までの範囲内で、約３％以下である。
【００６３】
（積層方式によるデバイス化例）
実施の形態に係るコンデンサ素子２０を積層方式によりデバイス化した外観写真例は、図１５に示すように表され、図１５に示すコンデンサ素子２０のパッケージ内部における模式的鳥瞰構造は、図１６に示すように表される。電極端子部分を除くパッケージサイズは、例えば、長さは約３９ｍｍ、幅は約３３ｍｍ、厚さは約３ｍｍ程度である。
【００６４】
また、実施の形態に係るコンデンサ素子において、２枚の要素コンデンサ２０1、２０2をセパレータ２６を介して積層する様子は、図１７（ａ）に示すように表される。
【００６５】
また、実施の形態に係るコンデンサ素子において、複数の要素コンデンサ２０1、２０2、…、２０nをセパレータ２６1、２６2、…、２６nを介してｎ層積層化した模式断面構造は、図１７（ｂ）に示すように表される。図１７（ｂ）では、金属基板１０1、１０2、…、１０nと下部電極１４1、１４2、…、１４nとの間には、バッファ層１２1、１２2、…、１２nが配置されているが、図面上は図示を省略している。
【００６６】
図１６において、コンデンサ本体は、図１７（ａ）および図１７（ｂ）に示すように、セパレータを介して積層化されて形成される。樹脂層２２は、耐熱性の樹脂で形成されている。実施の形態に係るコンデンサ素子２０の実装構造は、ケース構造若しくはモールド構造のいずれも採用可能である。
【００６７】
実施の形態に係るコンデンサ素子２０においては、図１７（ａ）および図１７（ｂ）に示すように、複数の要素コンデンサ２０1、２０2、…、２０nを備え、互いにセパレータ２６1、２６2、…、２６nを介在して積層化し直列接続しても良い。
【００６８】
また、実施の形態に係るコンデンサ素子２０においては、複数の要素コンデンサを備え、互いに並列接続しても良い。
【００６９】
また、実施の形態に係るコンデンサ素子２０においては、直列接続した要素コンデンサを更に並列接続しても良い。
【００７０】
（製造方法）
実施の形態に係るコンデンサ素子の製造方法であって、基板１０の前処理工程は、図１８（ａ）に示すように表され、基板１０上にバッファ層１２を形成する工程は、図１８（ｂ）に示すように表され、バッファ層１２上に下部電極１４を形成する工程は、図１８（ｃ）に示すように表され、下部電極１４上に誘電体層１６を形成する工程は、図１８（ｄ）に示すように表される。
【００７１】
更に、実施の形態に係るコンデンサ素子の製造方法であって、誘電体層１６上に上部電極１８をパターン形成する工程は、図１９（ａ）に示すように表され、上部電極１８上にＮｉ層２８およびＮｉ層２８上にＡｇ層３０を順次形成する工程は、図１９（ｂ）に示すように表され、基板１０の裏面上にＮｉ層３２およびＮｉ層３２上にＡｇ層３４を順次形成する工程は、図１９（ｃ）に示すように表される。
【００７２】
実施の形態に係るコンデンサ素子の製造方法は、基板１０を前処理する工程と、基板１０上にバッファ層１２を形成する工程と、バッファ層１２上に下部電極１４を形成する工程と、下部電極１４上に窒化物からなる誘電体層１６を形成する工程と、誘電体層１６上に上部電極１８を形成する工程とを有する。
【００７３】
基板１０は、金属箔で形成されていても良い。
【００７４】
また、基板は、半導体基板３（図２参照）で形成されていても良い。
【００７５】
また、半導体基板３上に絶縁層５を形成する工程を更に備え、バッファ層１２は、絶縁層５上に形成されていても良い。
【００７６】
また、バッファ層１２を形成する工程、下部電極１４を形成する工程、誘電体層１６を形成する工程、上部電極１８を形成する工程は、いずれもスパッタリング工程によって実施されていても良い。
【００７７】
スパッタリング工程は、いずれも同一のチャンバ内において実施されていても良い。
【００７８】
また、スパッタリング工程は、ロールツーロールに実施されていても良い。
【００７９】
上記のコンデンサ素子の製造方法を用いて形成された複数のコンデンサ素子を互いにセパレータを介在して積層化するアセンブリ工程を更に有していても良い。
【００８０】
以下、実施の形態に係るコンデンサ素子の製造方法を工程順に説明する。
【００８１】
（ａ）まず、図１８（ａ）に示すように、金属箔からなる基板１０を前処理工程として洗浄する。この洗浄工程では、有機洗浄と酸洗浄を実施する。金属箔としては、Ｔｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ａｌ、Ｎｂ、Ｔａ、Ａｇ、Ｚｒ、Ａｕ、Ｐｔ、Ｗ、Ｉｒ、Ｖ、ＳＵＳ、４２アロイ、洋白、真鍮のいずれか単体若しくは積層構造から形成可能である。
【００８２】
（ｂ）次に、図１８（ｂ）に示すように、スパッタリング工程により、基板１０上にバッファ層１２を形成する。バッファ層１２は、例えば、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａを適用可能である。また、バッファ層１２は、アモルファス導体を有していても良い。
【００８３】
（ｃ）次に、図１８（ｃ）に示すように、スパッタリング工程により、バッファ層１２上に下部電極１４を形成する。ここで、スパッタリングの代わりに真空蒸着技術を適用しても良い。ここで、下部電極１４の材料としては、単金属であれば、Ｃｒ、Ｍｏ、Ａｌ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ｗ、Ａｇを適用可能である。合金であれば、ＣｕＴａ、ＴｉＷを適用可能である。窒化物であれば、Ｔａ2Ｎ、ＴｉＮを適用可能である。ケイ化物であれば、ＷＳｉ2、ＴｉＳｉを適用可能である。ホウ化物であれば、ＴａＢを適用可能である。
【００８４】
（ｄ）次に、図１８（ｄ）に示すように、スパッタリング工程により、下部電極１４上に誘電体層１６を形成する。誘電体層１６は、ＢＮ、ＢＣＮ、ＣＮ、ＢＡｌＮ、ＢＳｉＮ、ＡｌＮ、若しくはＳｉＮなどのいずれかを備えていても良い。また、誘電体層１６は、アモルファス層を備えていても良い。
【００８５】
（ｅ）次に、図１９（ａ）に示すように、スパッタリング工程により、誘電体層１６上に上部電極１８を形成する。ここで、スパッタリング工程においては、シャドーマスクを使用する。また、スパッタリングの代わりに真空蒸着技術を適用しても良い。上部電極１８は、下部電極１４と同様の材料を用いて形成可能である。
【００８６】
（ｆ）次に、図１９（ｂ）に示すように、上部電極１８上に、めっき技術を用いて、コンタクトメタルとなるＮｉ層２８／Ａｇ層３０を順次形成する。なお、めっき技術の代わりにスパッタリング技術、真空蒸着技術などを適用しても良い。
【００８７】
（ｇ）次に、プローブ検査等で、中間検査を実施する。
【００８８】
（ｈ）次に、図１９（ｃ）に示すように、基板１０の裏面上に、めっき技術を用いてＮｉ層３２／Ａｇ層３４を順次形成する。なお、めっき技術の代わりにスパッタリング技術、真空蒸着技術などを適用しても良い。以上の工程を経て要素コンデンサが完成する。
【００８９】
（ｉ）次に、複数の要素コンデンサを多層接続する。すなわち、実施の形態に係るコンデンサ素子の製造方法において、上記の工程を経て形成された複数の要素コンデンサを互いにセパレータ２６を介在して積層化するアセンブリ工程を有していても良い。
【００９０】
（ｊ）次に、多層接続された複数の要素コンデンサに対して、外部電極端子Ｐ・Ｎを接続する。
【００９１】
（ｋ）次に、ケース収納・樹脂封止を実施する。
【００９２】
以上の工程を経て、実施の形態に係るコンデンサ素子が完成する。
【００９３】
尚、半導体基板３を用いる場合の製造工程も同様であるがスタートは、半導体基板３上に絶縁層５を形成した基板１０ａを用い、図１８（ａ）と同様に、基板１０ａを前処理工程として洗浄する。この洗浄工程では、有機洗浄と酸洗浄を実施する。その後の工程は、上記と同様である。
【００９４】
実施の形態に係るコンデンサ素子において、要素コンデンサの外観表面写真例は、図２０（ａ）に示すように表され、図２０（ａ）に対応する模式的表面パターン構成は、図２０（ｂ）に示すように表される。
【００９５】
実施の形態に係るコンデンサ素子において、要素コンデンサは、例えば、開口部２４を２個備えている。また、図２０（ｂ）に示すように、上部電極１８は、複数の部分に分割されていても良い。
【００９６】
試作された特性例としては、約０．３μＦの要素コンデンサ２０1を３個直列接続し、かつ１０個並列接続することによって、１μＦ程度のものが得られている。耐圧は、例えば、約６００Ｖ程度のものが設計可能である。
【００９７】
また、実施の形態に係るコンデンサ素子の製造方法において、バッファ層１２を形成する工程、下部電極１４を形成する工程、誘電体層１６を形成する工程、上部電極１８を形成する工程は、いずれもスパッタリング工程によって実施可能であるが、上記の複数のスパッタリング工程は、いずれも同一のチャンバ内において実施されていても良い。この場合、複数回のスパッタリング工程は、ロールツーロールに実施されていても良い。
【００９８】
実施の形態に係るコンデンサ素子においては、必要最小回数のスパッタリング工程による各層の堆積工程後、アセンブルしてデバイスに仕上げることができる。
【００９９】
上記の製造工程を経て製造された積層化方式の実施の形態に係るコンデンサ素子において、容量変化率ΔＣ（％）の温度特性例は、図２１に示すように表される。ここで、容量変化率ΔＣ（％）は、温度Ｔにおける容量をＣ（Ｔ）、室温における容量をＣ（ＲＴ）とすると、次式で表される。すなわち、
容量変化率ΔＣ（％）＝（Ｃ（Ｔ）−Ｃ（ＲＴ））／Ｃ（ＲＴ）              （１）
実施の形態に係るコンデンサ素子においては、室温に対する容量変化率ΔＣ（％）は室温から２００℃以上の広い範囲にわたり、プラスマイナス１０％以下の範囲内にある。比較例として、セラミックコンデンサの例では、室温に対する容量変化率ΔＣ（％）の値は、２００℃では、マイナス５０％程度である。
【０１００】
（ロール方式によるデバイス化例）
実施の形態に係るコンデンサ素子のロール方式によるデバイス化例に適用される第１要素コンデンサ２０1の表面パターン構成は、図２２（ａ）に示すように表され、第２要素コンデンサ２０2の裏面パターン構成は、図２２（ｂ）に示すように表され、第１要素コンデンサ２０1および第２要素コンデンサ２０2を重ねて心棒３６に巻き取る前の表面パターン構成は、図２２（ｃ）に示すように表される。
【０１０１】
実施の形態に係るコンデンサ素子（ロール方式によるデバイス化例）において、第１要素コンデンサ２０1および第２要素コンデンサ２０2を重ねて心棒３６に巻き取った後の表面パターン構成は、図２３（ａ）に示すように表され、巻取り状態の外観写真例は、図２３（ｂ）に示すように表され、外部電極端子Ｐ・Ｎと接続してケースに収納した状態の外観写真例は、図２３（ｃ）に示すように表される。
【０１０２】
すなわち、実施の形態に係るコンデンサ素子は、第１要素コンデンサ２０1および第２要素コンデンサ２０2と、第１要素コンデンサ２０1および第２要素コンデンサ２０2を巻き取るための心棒３６とを備え、第１要素コンデンサ２０1と第２要素コンデンサ２０2の上部電極１８同士を張り合わせるとともに心棒３６に巻き取ることにより、ロール方式によりデバイス化が可能である。
【０１０３】
実施の形態に係るコンデンサの製造方法に適用可能な製造装置であって、スパッタリング工程に同一のチャンバを適用してロールツーロール方式により大量生産可能なコンデンサ製造装置の構成は、図２４に示すように表される。
【０１０４】
実施の形態に係るコンデンサの製造に適用可能なロールツーロール方式によるコンデンサ製造装置は、図２４に示すように、部材供給用ローラ７８と、部材巻き取り用ローラ８０と、複数のテンションローラ７６と、部材供給用ローラ７８と部材巻き取り用ローラ８０との間にテンションローラ７６を介して転送される部材７２と、部材７２上の成膜エリア７４において、成膜材料供給ターゲット７２からターゲット材料をスパッタリングにより供給する真空チャンバ７０とを備える。ここで、成膜エリア７４における複数層の成膜のスパッタリング工程を真空チャンバ７０内においてロールツーロールに実施可能である。
【０１０５】
図２４に示すロールツーロール方式によるコンデンサ製造装置によれば、バッファ層１２、下部電極１４、誘電体層１６、上部電極１８の形成などをロールツーロール方式で効率よく形成することができるため、実施の形態に係るコンデンサを量産化可能である。
【０１０６】
（適用例）
パワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４の模式的回路構成は、図２５に示すように表される。図２５に示すように、実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwは、Ｕ相、Ｖ相、Ｗ相の各ハーフブリッジインバータのパワーラインＰＯＷＬ・接地ラインＧＮＤＬ間にそれぞれ接続される。
【０１０７】
図２５に示す３相交流インバータ装置４に適用可能なパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図２６に示すように表される。また、ワンインワンモジュールの詳細回路表現は、図２７に示すように表される。
【０１０８】
ワンインワンモジュールの構成は、図２６に示すように、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。
【０１０９】
図２７には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。また、図２７に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図２７において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。
【０１１０】
ワンインワンモジュールの模式的鳥瞰構成は、図２８に示すように表される。ストレート配線構造のパワーモジュール半導体装置２においては、信号系端子ＳＳ・Ｇ・ＣＳは、図２８に示すように、樹脂層７から垂直方向に突き出したように配置される。
【０１１１】
また、ストレート配線構造のパワーモジュール半導体装置２の模式的平面構成は、図２９に示すように表される。
【０１１２】
（縦積み構造）
ストレート配線構造のパワーモジュール半導体装置２を６個配置して３相交流インバータ装置４を構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成において、制御基板６および電源基板８を上部に配置した例は、図３０に示すように表され、図３０のＩ−Ｉ線に沿う模式的断面構造は、図３１に示すように表される。図３０においては、煩雑さを避けるため、コンデンサ素子Ｃu、Ｃv、Ｃwは図示を省略しているが、実際には、図３１に示すように、パワーモジュール半導体装置２上に配置されている。
【０１１３】
ストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４は、図３０および図３１に示すように、複数個並列に配置されたパワーモジュール半導体装置２上に配置され、パワーモジュール半導体装置２を制御する制御基板６と、複数個並列に配置されたパワーモジュール半導体装置２上に配置され、パワーモジュール半導体装置２および制御基板６に電源を供給する電源基板８と、複数個並列に配置されたパワーモジュール半導体装置２の２個ずつで構成されるハーフブリッジインバータ（Ｑ１・Ｑ４）・（Ｑ２・Ｑ５）・（Ｑ３・Ｑ６）上に配置されるコンデンサ素子Ｃu、Ｃv、Ｃwとを備える。ここで、コンデンサ素子Ｃu、Ｃv、Ｃwは、実施の形態に係るコンデンサ素子が適用される。信号系端子ＣＳ・Ｇ・ＳＳが延伸する垂直方向の長さは、制御基板６および電源基板８と接続可能な長さである。図３１に示す例では、コンデンサ素子Ｃu、Ｃv、Ｃwは、パワーモジュール半導体装置２と制御基板６との間に配置され、信号系端子ＣＳ・Ｇ・ＳＳは、コンデンサ素子Ｃu、Ｃv、Ｃwの開口部２４を貫通している。
【０１１４】
更に、ストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４上にコンデンサ素子Ｃu、Ｃv、Ｃw、制御基板６および電源基板８を配置した模式的鳥瞰構成は、図３２に示すように表される。図３２においては、６個のパワーモジュール半導体装置２の信号系端子（ＣＳ１・Ｇ１・ＳＳ１）・（ＣＳ２・Ｇ２・ＳＳ２）・（ＣＳ３・Ｇ３・ＳＳ３）・（ＣＳ４・Ｇ４・ＳＳ４）・（ＣＳ５・Ｇ５・ＳＳ５）・（ＣＳ６・Ｇ６・ＳＳ６）は、それぞれコンデンサ素子Ｃu、Ｃv、Ｃw、制御基板６および電源基板８に対して垂直方向に接続されて、３相交流インバータ装置４を構成している。尚、図３２においては、簡単化するために、制御基板６・電源基板８の詳細パターンは図示を省略している。また、図３２においては、構造の詳細を明確にするために、パワーモジュール半導体装置２とスナバコンデンサとして機能するコンデンサ素子Ｃu、Ｃv、Ｃw・制御基板６・電源基板８の縦方向の距離が相対的に長くなるように図示しているが、実際上は、距離を詰めて配置される。
【０１１５】
ストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置においては、コンデンサ素子Ｃu、Ｃv、Ｃw、制御基板、電源基板などを縦積み構造に配置することが容易になり、システムのスリム化を図ることができる。
【０１１６】
パワーモジュール半導体装置２を６個配置して構成した３相交流インバータにおいて、各ハーフブリッジインバータのパワーラインと接地ライン間に実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwを接続し、電源端子ＰＬと接地端子ＮＬ間に負荷ＺLを接続した回路構成は、図３３に示すように表される。３相交流インバータを電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ系デバイスのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
【０１１７】
（半導体装置を適用した応用例）
次に、図３４を参照して、パワーモジュール半導体装置２を用いて構成した３相交流インバータについて説明する。
【０１１８】
図３４に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。Ｕ相、Ｖ相、Ｗ相のインバータには、それぞれ実施の形態に係るコンデンサ素子Ｃu、Ｃv、Ｃwが接続される。
【０１１９】
ここで、ゲートドライブ部５０は、図３４では、ＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、同様に、ＳｉＣ  ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ  ＭＯＳＦＥＴＱ３・Ｑ６にも接続されている（図示は省略）。
【０１２０】
パワーモジュール部５２は、蓄電池（Ｅ）４６に接続されたコンバータ４８のプラス端子Ｐおよびマイナス端子Ｎ間に、インバータ構成のＳｉＣ  ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ  ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
【０１２１】
パワーモジュール半導体装置２では、図３４のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
【０１２２】
実施の形態に係るコンデンサ素子Ｃuを備えるＵ相のインバータの回路構成は、図３５に示すように表される。また、図３５の回路において、実施の形態に係るコンデンサ素子Ｃuを外した状態におけるスイッチング電圧波形例は、図３６（ａ）に示すように表され、実施の形態に係るコンデンサ素子Ｃuを適用した状態におけるスイッチング電圧波形例は、図３６（ｂ）に示すように表される。
【０１２３】
実施の形態に係るコンデンサ素子Ｃuを外した状態におけるスイッチング電圧波形例では、図３６（ａ）に示すように、スイッチング波形の振幅変動が大きい。
【０１２４】
これに対して、実施の形態に係るコンデンサ素子Ｃuを適用した状態におけるスイッチング電圧波形例では、図３６（ｂ）に示すように、スイッチング波形の振幅変動が小さく抑制可能である。
【０１２５】
実施の形態に係るコンデンサ素子は高温安定動作に優れ、スイッチングノイズを抑制可能であるため、インバータの回路の高速スイッチング動作を容易にすることができる。特にＳｉＣインバータにおける高温動作環境においても動作が可能である。
【０１２６】
実施の形態に係るコンデンサ素子は大電流動作においても等価直列抵抗（ＥＳＲ:Equivalent Series Resistance）による発熱に伴う性能低下を抑制することができる。
【０１２７】
実施の形態に係るコンデンサ素子は、高温・発熱環境に強い。このため、高速・大電流スイッチングモジュールの動作時、ノイズ対策用のコンデンサ素子として適用すると、コンデンサ素子をデバイス直近に配置することが可能である。
【０１２８】
実施の形態に係るコンデンサ素子は、デバイス直近に配置可能であるため、寄生インダクタンスが低減化可能であり、コンデンサ素子のサイズも小型軽量化可能である。また、冷却機構を設ける必要が無い。したがって、高速・大電流スイッチングモジュールの有する高速スイッチング性能を発揮させることが可能となる。
【０１２９】
（切削工具）
実施の形態に係る多層構造体を適用した切削工具であって、タップネジの模式的鳥瞰構成は、図３７（ａ）に示すうように表され、図３７（ａ）に適用可能な多層構造体の模式的断面構造は、図３７（ｂ）に示すように表される。
【０１３０】
すなわち、図３７（ａ）および図３７（ｂ）に示すように、実施の形態に係る多層構造体を適用した切削工具であって、タップネジの構造は、基材１００と、基材１００上に配置され、バッファ層１２と、バッファ層１２上に配置された下部電極１４と、下部電極１４上に配置され、窒化物からなる誘電体層１６とを備える。
【０１３１】
ここで、誘電体層１６は、アモルファスを備えていても良い。また、バッファ層１２は、アモルファス導体を備えていても良い。
【０１３２】
バッファ層１２は、ＴｉＡｌＮ、ＩｒＴａ若しくはＣｕＴａを備えていても良い。
【０１３３】
また、誘電体層１６は、窒素を含み、ホウ素、炭素、アルミニウム、珪素の内、少なくとも１種を含んでいても良い。
【０１３４】
また、誘電体層１６は、ＢＮ、ＢＣＮ、ＣＮ、ＢＡｌＮ、ＢＳｉＮ、ＡｌＮ、若しくはＳｉＮのいずれかを備えていても良い。すなわち、実施の形態に係る多層構造体においては、上部電極１８がない場合には、誘電体層１６をＢＮやＡｌＮで形成すると超硬材として有用であり、切削工具向け表面コーティングにも使用可能である。
【０１３５】
実施の形態に係るコンデンサ素子においては、要素コンデンサの直列・並列化が容易になり、デバイスサイズを小型化・薄型化可能である。
【０１３６】
窒化物は、物性面で、ワイドギャップ性、共有結合性、耐酸化性などを有するため、誘電体層を窒化物で形成する実施の形態に係るコンデンサ素子においては、例えば、２００℃以上の高温まで安定使用可能である。
【０１３７】
また、実施の形態に係るコンデンサ素子においては、放熱性も高いため、スイッチング時のノイズを熱に変換して、放出する用途に適する。
【０１３８】
以上説明したように、本発明によれば、高温安定性に優れた多層構造体、コンデンサ素子およびその製造方法を提供することができる。
【０１３９】
（その他の実施の形態）
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１４０】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【０１４１】
本発明の多層構造体およびコンデンサ素子は、特に高温（１５０℃以上）で動作可能であり、モバイル機器向けパワーコンデンサおよびパワーコンデンサを内蔵したＤＣ−ＤＣコンバータ、電気自動車（ＥＶ）モータ駆動用インバータなどの電子機器に適用可能である。更に、オンラインエネルギーマネージメント、ロードメジャーメントおよびマネージメント、エネルギーストレージマネージメント、ＥＶ（Electric Vehicle）マネージメント、ソーラーマネージメント、ウインドマネージメントなどの電子機器に適用可能である。
【符号の説明】
【０１４２】
２…パワーモジュール半導体装置
３…半導体基板
４…インバータ装置
５…絶縁層
６…制御基板
７、２２…樹脂層
８…電源基板
１０、１０ａ、１０1、１０2、…、１０n…基板
１２…バッファ層
１４、１４1、１４2、…、１４n…下部電極
１６、１６1、１６2、…、１６n…誘電体層
１８、１８1、１８2、…、１８n…上部電極
２０、２０ａ、Ｃu、Ｃv、Ｃw…コンデンサ素子
２０1、２０2、…、２０n、Ｃ0、Ｃ1、Ｃ2、…、Ｃn、Ｃ11、Ｃ12、…、Ｃ1n、Ｃ21、Ｃ22、…、Ｃ2n、Ｃ31、Ｃ32、…、Ｃ3…要素コンデンサ（キャパシタ）
２４…開口部
２６、２６1、２６2、…、２６n…セパレータ
２８、３２…Ｎｉ層
３０、３４…Ａｇ層
３６…心棒
４６…蓄電池（Ｅ）
４８…コンバータ
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
６０…切削工具（タップネジ）
７０…真空チャンバ
７２…成膜材料供給ターゲット
７４…成膜エリア
７６…テンションローラ
７８…部材供給用ローラ
８０…部材巻き取り用ローラ
１００…基材
Ｐ…正電極（プラス）端子
Ｎ…負電極（マイナス）端子
Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＳｉＣ  ＭＯＳＦＥＴ、半導体チップ）
Ｄ１〜Ｄ６、ＤＩ…ダイオード
ＤＴ…ドレイン端子
ＳＴ…ソース端子
ＰＯＷＬ、ＧＮＤＬ、ＵＬ、ＶＬ、ＷＬ…接続配線（バスバー）電極
Ｕ、Ｖ、Ｗ…出力端子
Ｇ、Ｇ１〜Ｇ６…ゲート信号端子
ＳＳ、ＳＳ１〜ＳＳ６…ソースセンス端子
ＣＳ、ＣＳ１〜ＣＳ６…電流センス端子
Ａ…アノード電極
Ｋ…カソード電極
【図１】
2014154632.tif 000003
【図２】
2014154632.tif 000004
【図３】
2014154632.tif 000005
【図４】
2014154632.tif 000006
【図５】
2014154632.tif 000007
【図６】
2014154632.tif 000008
【図７】
2014154632.tif 000009
【図８】
2014154632.tif 000010
【図９】
2014154632.tif 000011
【図１０】
2014154632.tif 000012
【図１１】
2014154632.tif 000013
【図１２】
2014154632.tif 000014
【図１３】
2014154632.tif 000015
【図１４】
2014154632.tif 000016
【図１５】
2014154632.tif 000017
【図１６】
2014154632.tif 000018
【図１７】
2014154632.tif 000019
【図１８】
2014154632.tif 000020
【図１９】
2014154632.tif 000021
【図２０】
2014154632.tif 000022
【図２１】
2014154632.tif 000023
【図２２】
2014154632.tif 000024
【図２３】
2014154632.tif 000025
【図２４】
2014154632.tif 000026
【図２５】
2014154632.tif 000027
【図２６】
2014154632.tif 000028
【図２７】
2014154632.tif 000029
【図２８】
2014154632.tif 000030
【図２９】
2014154632.tif 000031
【図３０】
2014154632.tif 000032
【図３１】
2014154632.tif 000033
【図３２】
2014154632.tif 000034
【図３３】
2014154632.tif 000035
【図３４】
2014154632.tif 000036
【図３５】
2014154632.tif 000037
【図３６】
2014154632.tif 000038
【図３７】
2014154632.tif 000039