(57)【要約】【課題】出力端子の数を増加させることなく、発生した異常状態の種類に関する情報を外部に出力することのできる保護回路及び半導体モジュールを提供する。【解決手段】本発明の一実施形態に係る保護回路は、半導体スイッチング素子に対応して設けられ、半導体スイッチング素子が異常状態である場合に半導体スイッチング素子のスイッチングを制限する保護動作を行うとともに、半導体スイッチング素子が異常状態であるか否か及び異常状態の種類を示す状態信号を出力する。状態信号は、異常状態でないことを第１の電圧値Ｖ１で示し、異常状態であることを第１の電圧値Ｖ１と異なる第２の電圧値Ｖ２で示すとともに、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより異常状態の種類を示す。ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値を表す。【選択図】図２
2014123899.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子に対応して設けられ、前記半導体スイッチング素子が異常状態である場合に前記半導体スイッチング素子のスイッチングを制限する保護動作を行うとともに、前記半導体スイッチング素子が異常状態であるか否か及び前記異常状態の種類を示す状態信号を出力し、
前記状態信号は、前記異常状態でないことを第１の電圧値で示し、前記異常状態であることを前記第１の電圧値と異なる第２の電圧値で示すとともに、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより前記異常状態の種類を示し、
前記ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値を表す信号である、
保護回路。
【請求項２】
前記ビット信号に用いられる前記２種類の電圧信号は、いずれも、前記所定の時間長の一部の時間において前記第２の電圧値をとり、前記所定の時間長のうち前記一部の時間を除く時間において前記第１の電圧値及び前記第２の電圧値のいずれとも異なる第３の電圧値をとるとともに、前記第２の電圧値をとる時間の長さと、前記第３の電圧値をとる時間の長さとの比率が互いに異なる、
請求項１記載の保護回路。
【請求項３】
前記ビット信号に用いられる前記２種類の電圧信号は、互いに電圧値が異なる、
請求項１記載の保護回路。
【請求項４】
前記第１の電圧値は正であり、前記第２の電圧値はゼロであり、
前記２種類の電圧信号は、前記第２の電圧値と、前記第１の電圧値及び前記第２の電圧値のいずれとも異なる負の電圧値と、を用いる、
請求項１〜３の何れか一項記載の保護回路。
【請求項５】
前記ビット信号が有する前記所定の時間長と等しい時間長を有し、前記ビット信号に用いられる前記２種類の電圧信号のいずれとも異なる波形を有する同期信号を、前記複数並ばせたビット信号の前及び後に付加する、
請求項１〜４の何れか一項記載の保護回路。
【請求項６】
複数の半導体スイッチング素子と、
前記複数の半導体スイッチング素子にそれぞれ対応して設けられ、対応の半導体スイッチング素子が異常状態である場合に前記対応の半導体スイッチング素子のスイッチングを制限する保護動作を行うとともに、前記対応の半導体スイッチング素子が異常状態であるか否か及び前記異常状態の種類を示す状態信号を出力する複数の保護回路と、
を備え、
前記複数の保護回路それぞれから出力される前記状態信号は、前記異常状態でないことを第１の電圧値で示し、前記異常状態であることを前記第１の電圧値と異なる第２の電圧値で示すとともに、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより前記半導体スイッチング素子の異常状態の種類を示し、
前記ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値を表す信号である、
半導体モジュール。
【請求項７】
前記ビット信号に用いられる前記２種類の電圧信号は、いずれも、前記所定の時間長の一部の時間において前記第２の電圧値をとり、前記所定の時間長のうち前記一部の時間を除く時間において前記第１の電圧値及び前記第２の電圧値のいずれとも異なる第３の電圧値をとるとともに、前記第２の電圧値をとる時間の長さと、前記第３の電圧値をとる時間の長さとの比率が互いに異なる、
請求項６記載の半導体モジュール。
【請求項８】
前記ビット信号に用いられる前記２種類の電圧信号は、互いに電圧値が異なる、
請求項６記載の半導体モジュール。
【請求項９】
前記第１の電圧値は正であり、前記第２の電圧値はゼロであり、
前記２種類の電圧信号は、前記第２の電圧値と、前記第１の電圧値及び前記第２の電圧値のいずれとも異なる負の電圧値と、を用いる、
請求項６〜８の何れか一項記載の半導体モジュール。
【請求項１０】
前記ビット信号が有する前記所定の時間長と等しい時間長を有し、前記ビット信号に用いられる前記２種類の電圧信号のいずれとも異なる波形を有する同期信号を、前記複数並ばせたビット信号の前及び後に付加する、
請求項６〜９の何れか一項記載の半導体モジュール。
【請求項１１】
前記複数の保護回路から出力される前記状態信号における前記ビット信号を統合した統合状態信号を出力する回路を更に備え、
前記統合状態信号は、前記複数の保護回路からの前記ビット信号を、前記異常状態の種類ごとに論理演算することにより得られる、
請求項６〜１０の何れか一項記載の半導体モジュール。
【請求項１２】
前記複数の保護回路から出力される前記状態信号における前記ビット信号を統合した統合状態信号を出力する回路を更に備え、
前記統合状態信号は、前記複数の保護回路からの前記ビット信号を、前記複数の半導体スイッチング素子ごとに順次に並べることにより得られる、
請求項６〜１０の何れか一項記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路及び半導体モジュールに関する。
【背景技術】
【０００２】
半導体モジュールの例として、インテリジェントパワーモジュール（IPM:  Intelligent  Power  Module）が知られている（例えば、非特許文献１参照）。ＩＰＭは、ＭＯＳＦＥＴやＩＧＢＴといった半導体スイッチング素子を複数備え、ＩＰＭ内には、複数の半導体スイッチング素子それぞれに対して制御回路が設けられている。ＩＰＭが有する複数の制御回路は、対応する半導体スイッチング素子のスイッチングを制御すると共に、その半導体スイッチング素子が異常状態の際に、その半導体スイッチング素子のスイッチングを停止させる保護動作を行う。また、これらの制御回路は、対応する半導体スイッチング素子が異常状態の際に、異常状態を示すエラー信号を外部回路に出力する。
【０００３】
半導体スイッチング素子の異常状態としては、例えば半導体スイッチング素子の電流が所定値以上に大きくなる短絡状態、半導体スイッチング素子の温度が所定値以上に高くなる過熱状態、及び半導体スイッチング素子に対応する制御回路の電源電圧が所定値以下に低くなる制御電源電圧低下状態などの複数の種類の異常状態がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】三菱電機、「IPM L1/S1-シリーズ  活用の手引き」、２００８年９月作成［平成２４年５月３０日検索］、インターネット<URL:http://www.mitsubishielectric.co.jp/semiconductors/files/manuals/ipm_l1_s1_note_j.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記の非特許文献１記載の技術では、どの種類の異常状態が生じた場合でも、エラー信号は、１つの出力端子からの出力電圧をＬｏｗレベルとすることにより外部回路へ出力される。そのため、このエラー信号が入力される外部回路は、発生した異常状態の種類を判別することができない。しかしながら、発生した異常状態の種類によって、外部回路により行われるべき制御動作は異なる。このため、外部回路が、発生した異常状態の種類を判別することができることが好ましい。
【０００６】
異常状態の種類ごとに、当該異常状態が発生しているのか否かを出力する出力端子を設けることも考えられる。しかしながら、この場合には、異常状態の種類の数に等しい数の出力端子が必要となる。したがって、出力端子の数が増加し、半導体モジュールの取り扱いが煩雑となる。
【０００７】
そこで、本発明は、出力端子の数を増加させることなく、発生した異常状態の種類に関する情報を外部に出力することのできる保護回路及び半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面に係る保護回路は、半導体スイッチング素子に対応して設けられ、半導体スイッチング素子が異常状態である場合に半導体スイッチング素子のスイッチングを制限する保護動作を行うとともに、半導体スイッチング素子が異常状態であるか否か及び異常状態の種類を示す状態信号を出力する。この状態信号は、異常状態でないことを第１の電圧値で示し、異常状態であることを第１の電圧値と異なる第２の電圧値で示すとともに、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより異常状態の種類を示す。ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値を表す信号である。
【０００９】
この構成によれば、状態信号において、ビット信号を複数並ばせることにより半導体スイッチング素子の異常状態の種類が示される。このため、状態信号を一つの出力端子から出力することにより、異常状態が発生したか否かだけでなく、異常状態の種類に関する情報も出力することができる。したがって、出力端子の数を増加させることなく、発生した異常状態の種類の情報を外部に出力することができる。なお、この構成によれば、状態信号における複数のビット信号を複数種類の異常状態にそれぞれ対応させることにより、各ビット信号は、２種類の論理値で、対応の異常状態であるか否かを示すことができる。
【００１０】
ビット信号に用いられる２種類の電圧信号は、いずれも、所定の時間長の一部の時間において第２の電圧値をとり、所定の時間長のうち一部の時間を除く時間において第１の電圧値及び第２の電圧値のいずれとも異なる第３の電圧値をとるとともに、第２の電圧値をとる時間の長さと、第３の電圧値をとる時間の長さとの比率が互いに異なっていてもよい。
【００１１】
この場合、２種類の電圧信号において、第２の電圧値をとる時間と第３の電圧値をとる時間との比率の違いにより、異なる論理値に対応するビット信号を出力することができる。
【００１２】
ビット信号に用いられる２種類の電圧信号は、互いに電圧値が異なっていてもよい。この場合、電圧値の違いにより、異なる論理値に対応するビット信号を出力することができる。
【００１３】
第１の電圧値は正であり、第２の電圧値はゼロであり、２種類の電圧信号は、第２の電圧値と、第１の電圧値及び第２の電圧値のいずれとも異なる負の電圧値と、を用いる、ようにしてもよい。
【００１４】
このようにすると、異常状態の種類を判別する必要がない場合には、ゼロである第２の電圧値と、負の電圧値と、をＬｏｗレベルとみなすことにより、状態信号として異常状態であるか否かのみを出力する一般的なＩＰＭと同様に、本発明の一側面に係る制御回路を備えた半導体モジュールを使用することが可能となる。また、通常動作時には状態信号は正の値である第１の電圧値をとるためＨｉレベルとなり、異常状態時には状態信号はゼロである第２の電圧値又は負の電圧値をとるためＬｏｗレベルとなる。このため、例えばオープンドレイン方式（オープンコレクタ方式）等のインターフェースを用いて、通常動作時の消費電力を抑えることができる。
【００１５】
ビット信号が有する所定の時間長と等しい時間長を有し、ビット信号に用いられる２種類の電圧信号のいずれとも異なる波形を有する同期信号を、複数並ばせたビット信号の前及び後に付加してもよい。
【００１６】
この場合、異常な状態の種類を表す信号の前及び後に同期信号が付加されているため、状態信号を受信する回路において、異常な状態の種類を表す信号の前に付加された同期信号に基づいて、ビット信号が有する特定の時間長を検出し、検出された時間長に基づいて状態信号から半導体スイッチング素子の異常な状態の種類を復号することができる。また、異常な状態の種類を表す信号の後に付加された同期信号により、状態信号が終了したことを検出することができる。
【００１７】
本発明の一側面に係る半導体モジュールは、複数の半導体スイッチング素子と、複数の半導体スイッチング素子にそれぞれ対応して設けられ、対応の半導体スイッチング素子が異常状態である場合に対応の半導体スイッチング素子のスイッチングを制限する保護動作を行うとともに、半導体スイッチング素子が異常状態であるか否か及び異常状態の種類を示す状態信号を出力する複数の保護回路と、を備える。複数の保護回路それぞれから出力される状態信号は、異常状態でないことを第１の電圧値で示し、異常状態であることを第１の電圧値と異なる第２の電圧値で示すとともに、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより半導体スイッチング素子の異常状態の種類を示す。ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値を表す信号である。
【００１８】
この構成によれば、状態信号において、ビット信号を複数並ばせることにより半導体スイッチング素子の異常状態の種類が示される。このため、状態信号を一つの出力端子から出力することにより、異常状態が発生したか否かだけでなく、異常状態の種類に関する情報も出力することができる。したがって、出力端子の数を増加させることなく、発生した異常状態の種類の情報を外部に出力することができる。
【００１９】
ビット信号に用いられる２種類の電圧信号は、いずれも、所定の時間長の一部の時間において第２の電圧値をとり、所定の時間長のうち一部の時間を除く時間において第１の電圧値及び第２の電圧値のいずれとも異なる第３の電圧値をとるとともに、第２の電圧値をとる時間の長さと、第３の電圧値をとる時間の長さとの比率が互いに異なっていてもよい。
【００２０】
この場合、２種類の電圧信号において、第２の電圧値をとる時間と第３の電圧値をとる時間との比率の違いにより、異なる論理値に対応する信号を出力することができる。
【００２１】
ビット信号に用いられる２種類の電圧信号は、互いに電圧値が異なっていてもよい。この場合、電圧値の違いにより、異なる論理値に対応するビット信号を出力することができる。
【００２２】
第１の電圧値は正であり、第２の電圧値はゼロであり、２種類の電圧信号は、第２の電圧値と、第１の電圧値及び第２の電圧値のいずれとも異なる負の電圧値と、を用いる、ようにしてもよい。
【００２３】
このようにすると、異常状態の種類を判別する必要がない場合には、ゼロである第２の電圧値と、負の電圧値と、をＬｏｗレベルとみなすことにより、状態信号として異常状態であるか否かのみを出力する一般的なＩＰＭと同様に、本発明の一側面に係る半導体モジュールを使用することが可能となる。また、通常動作時には状態信号は正の値である第１の電圧値をとるためＨｉレベルとなり、異常状態時には状態信号はゼロである第２の電圧値又は負の電圧値をとるためＬｏｗレベルとなる。このため、通常動作時の消費電力を抑えることができる。
【００２４】
ビット信号が有する所定の時間長と等しい時間長を有し、ビット信号に用いられる２種類の電圧信号のいずれとも異なる波形を有する同期信号を、複数並ばせたビット信号の前及び後に付加してもよい。
【００２５】
この場合、異常な状態の種類を表す信号の前及び後に同期信号が付加されているため、状態信号を受信する回路において、異常な状態の種類を表す信号の前に付加された同期信号に基づいて、ビット信号が有する特定の時間長を検出し、検出された時間長に基づいて状態信号から半導体スイッチング素子の異常な状態の種類を復号することができる。また、異常な状態の種類を表す信号の後に付加された同期信号により、状態信号が終了したことを検出することができる。
【００２６】
複数の保護回路から出力される状態信号におけるビット信号を統合した統合状態信号を出力する回路を更に備え、統合状態信号は、複数の保護回路からのビット信号を、異常状態の種類ごとに論理演算することにより得られてもよい。この場合、複数の半導体スイッチング素子について、論理演算により１つの統合状態信号が決定されるため、複数の半導体スイッチング素子についての状態信号をまとめて１つの信号として出力することができる。
【００２７】
複数の保護回路から出力される状態信号におけるビット信号を統合した統合状態信号を出力する回路を更に備え、統合状態信号は、複数の保護回路からのビット信号を、複数の半導体スイッチング素子ごとに順次に並べることにより得られてもよい。この場合、複数の半導体スイッチング素子についての状態信号をまとめて１つの統合状態信号として出力することができる。
【発明の効果】
【００２８】
本発明によれば、出力端子の数を増加させることなく、発生した異常状態の種類に関する情報を外部に出力することのできる保護回路及び半導体モジュールを提供することができる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係る保護回路を示す回路図である。
【図２】第１実施形態に係る保護回路における状態信号の波形を示す模式図である。
【図３】第１実施形態に係る保護回路における状態信号の別の波形を示す模式図である。
【図４】第２実施形態に係る半導体モジュールを示す回路図である。
【図５】第２実施形態に係る半導体モジュールにおける状態信号の波形を示す模式図である。
【図６】第２実施形態に係る半導体モジュールにおける状態信号の別の波形を示す模式図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００３１】
（第１実施形態）
図１は、本発明の第１実施形態に係る保護回路を示す回路図である。図１には、駆動・保護回路４（保護回路）を含むパワーエレクトロニクス回路の一部が例示されている。
【００３２】
まず、駆動・保護回路４を説明する前に、例示のパワーエレクトロニクス回路について説明する。例えば、パワーエレクトロニクス回路としてはインバータが挙げられる。インバータは、半導体スイッチング素子２が２つ直列に接続された直列回路を２つ又は３つ並列に備える。図１では、この直列回路を構成する２つの半導体スイッチング素子２のうちの１つを含む下アーム回路１を例示している。
【００３３】
半導体スイッチング素子２としては、ＭＯＳＦＥＴやＩＧＢＴ等の電圧駆動型のトランジスタが例示される。以下では半導体スイッチング素子２がＭＯＳＦＥＴであるものとして、説明を進める。半導体スイッチング素子２のドレイン端子とソース端子との間には、半導体スイッチング素子２に並列に、逆流防止用のダイオード３が接続されていてもよい。
【００３４】
半導体スイッチング素子２は、図１に示すように、半導体スイッチング素子２に対応して設けられた駆動・保護回路４によって電圧駆動される。駆動・保護回路４は、駆動信号入力端子ＵＮから入力される駆動信号に応じて、半導体スイッチング素子２のゲート端子に電圧を印加し、半導体スイッチング素子２のドレイン・ソース間電流をオン・オフ制御する。
【００３５】
また、駆動・保護回路４は、半導体スイッチング素子２が異常状態であるか否かを検知し、半導体スイッチング素子２が異常状態である場合には、半導体スイッチング素子２のスイッチングを制限する保護動作を行う。半導体スイッチング素子２の異常状態には、例えば、半導体スイッチング素子２のドレイン・ソース間電流が過度に大きくなる短絡状態、半導体スイッチング素子２の温度が過度に上昇する過熱状態、半導体スイッチング素子２を制御するための駆動・保護回路４に供給される電源である制御電源の電圧が過度に低下する制御電源電圧低下状態がある。このような各種の異常状態を検知するため、半導体スイッチング素子２には、不図示の温度センサ、電流センサ、及び電圧センサが設けられている。
【００３６】
半導体スイッチング素子２の保護動作には、例えば、スイッチングを停止させ、半導体スイッチング素子２をオフとする停止動作や、半導体スイッチング素子２のゲート端子に印加される駆動信号のデューティ比を小さくして、半導体スイッチング素子２が導通している時間を短くするデューティ制限動作がある。
【００３７】
さらに、駆動・保護回路４は、半導体スイッチング素子２が異常状態であるか否かを示す状態信号を出力する。この状態信号は、さらに、半導体スイッチング素子２の異常状態の種類（例えば、短絡状態、過熱状態、制御電源電圧低下状態）、換言すると保護動作の種類（例えば、短絡保護、過熱保護、制御電源電圧低下保護）をも示す。この状態信号は、端子ＦＩＯからパワーエレクトロニクス回路の外部に出力される。状態信号の構成については、後述する。
【００３８】
次に、図２及び図３を参照して、状態信号の構成について説明する。図２に、状態信号の第１の例を示す。状態信号は、半導体スイッチング素子２が異常状態でないことを第１の電圧値Ｖ１で示す。第１の電圧値Ｖ１は、例えば、Ｈｉレベルであり、正の電圧値である。状態信号は、半導体スイッチング素子２が異常状態であることを、第１の電圧値Ｖ１と異なる第２の電圧値Ｖ２で示す。第２の電圧値Ｖ２は、例えばＬｏｗレベルであり、電圧値ゼロである。
【００３９】
また、状態信号は、所定の時間長を有するビット信号を時間軸上において複数並ばせることにより、異常状態の種類を示す。換言すれば、状態信号は、異常状態の種類ごとに対応した複数のビット信号であって、所定の時間長を有する複数のビット信号を含み、複数のビット信号は、時間軸上に並んでいる。複数の異常状態の種類がある場合に、どの異常状態となっているか否かを示すビット信号を時間軸上でどの順番に配置するかは、任意に決定することができる。例えば、最初に短絡状態の発生の有無を示すビット信号を配置し、次に、過熱状態の発生の有無を示すビット信号を配置し、最後に制御電源電圧低下状態の発生の有無を示すビット信号を配置してもよい。
【００４０】
ビット信号は、時間軸上において連続して並んでいてもよいし、時間軸上において間隔をおいて並んでいてもよい。各ビット信号は、互いに異なる電圧波形を有する２種類の電圧信号を用いて、２種類の異なる論理値、すなわち異常状態であるか否かを表す信号である。このように、各ビット信号は、対応の１種類の異常状態について、当該異常状態となっているか否かを示すこととなる。
【００４１】
状態信号の第１の例において、ビット信号に用いられる２種類の電圧信号は、いずれも、所定の時間長の一部の時間において、第２の電圧値Ｖ２をとる。また、２種類の電圧信号は、上記の所定の時間長のうち、上記の一部の時間を除く時間において、第１の電圧値Ｖ１及び第２の電圧値Ｖ２のいずれとも異なる第３の電圧値Ｖ３をとる。そして、２種類の電圧信号は、第２の電圧値Ｖ２をとる時間の長さと、第３の電圧値Ｖ３をとる時間の長さが互いに異なっている。第３の電圧値Ｖ３は、例えば負の値である。
【００４２】
より具体的には、状態信号の第１の例において、ビット信号は、２種類の異なる論理値である「０」と「１」とを表す。論理値「０」を表す信号と論理値「１」を表す信号は、どちらも同じ長さの時間を１周期とする。論理値「０」を表す信号は、１周期のうち、最初の１０％の時間において負の電圧値である第３の電圧値Ｖ３をとり、残りの９０％の時間においてゼロである第２の電圧値Ｖ２をとる。論理値「１」を表す信号は、１周期のうち、最初の３０％の時間において第３の電圧値Ｖ３をとり、残りの７０％の時間において第２の電圧値Ｖ２をとる。このように、２種類の異なる論理値を表す２種類のビット信号は、第３の電圧値Ｖ３をとる時間と、第２の電圧値Ｖ２をとる時間のデューティ比のみが異なっている。
【００４３】
さらに、状態信号の第１の例において、ビット信号の前及び後には、同期信号が付加されている。この同期信号は、ビット信号が有する時間長と等しい時間長を有し、ビット信号に用いられる２種類の電圧信号のいずれとも異なる波形を有する。状態信号の第１の例では、同期信号は、１周期のうち、最初の５０％の時間において第３の電圧値Ｖ３をとり、残りの５０％の時間において第２の電圧値Ｖ２をとる。状態信号の第１の例においては、ビット信号の前には２個の同期信号が付加され、ビット信号の後には１個の同期信号が付加されている。これにより、状態信号を受信する側の回路は、２個の同期信号を受信することにより、ビット信号の駆動・保護回路４からの送信が開始されることを検知して、状態信号の受信動作に入ることができる。また、状態信号を受信する側の回路は、ビット信号を受信した後に１個の同期信号を受信することにより、駆動・保護回路４から送信されたビット信号が終了したことを検知して、状態信号の受信動作を終了することができる。
【００４４】
図２に示した状態信号の波形を例にとり、この状態信号がどのように異常状態の発生の有無及び異常状態の種類を示しているかを説明する。時刻ｔ１以前において、状態信号は第１の電圧値Ｖ１をとり、半導体スイッチング素子２が異常状態となっていないことを示す。時刻ｔ１からｔ２までにおいて、状態信号は第２の電圧値Ｖ２をとり、半導体スイッチング素子２が異常状態となったことを示す。時刻ｔ２からｔ３まで、及び時刻ｔ３からｔ４までにおいて、状態信号はそれぞれ同期信号となり、ビット信号の送信が開始されることを示す。時刻ｔ４からｔ５までにおいて、状態信号は、論理値「０」を示す信号となり、半導体スイッチング素子２が短絡状態となっていないことを示す。時刻ｔ５からｔ６までにおいて、状態信号は、論理値「１」を示す信号となり、半導体スイッチング素子２が過熱状態となっていることを示す。時刻ｔ６からｔ７までにおいて、状態信号は、論理値「０」を示す信号となり、半導体スイッチング素子２が制御電源電圧低下状態となっていないことを示す。時刻ｔ７からｔ８までにおいて、状態信号は、同期信号となり、ビット信号の送信が終了したことを示す。時刻ｔ８からｔ９までにおいて、状態信号は第２の電圧値Ｖ２をとり、引き続き半導体スイッチング素子２が異常状態であり続けていることを示す。時刻ｔ９以後において、状態信号は第１の電圧値Ｖ１をとり、半導体スイッチング素子２が異常状態でなくなったことを示す。
【００４５】
図３に、状態信号の第２の例を示す。状態信号の第２の例は、状態信号の第１の例とは、ビット信号の波形が異なる。状態信号の第２の例では、ビット信号に用いられる２種類の電圧信号は、互いに電圧値が異なっている。より具体的には、状態信号の第２の例において、論理値「０」を表す信号と論理値「１」を表す信号は、どちらも同じ長さの時間を１周期とする。論理値「０」を表す信号は、１周期のうち最初の５０％の時間において、負の電圧値である第３の電圧値Ｖ３をとり、残りの５０％の時間において、ゼロである第２の電圧値Ｖ２をとる。論理値「１」を表す信号は、１周期のうち最初の５０％の時間において、負の電圧値である第４の電圧値Ｖ４をとり、残りの５０％の時間において、第２の電圧値Ｖ２をとる。第４の電圧値Ｖ４は、第３の電圧値Ｖ３より低い。
【００４６】
状態信号の第２の例においても、ビット信号の前及び後には、同期信号が付加されている。状態信号の第２の例における同期信号は、状態信号の第１の例における同期信号とは異なる電圧波形を有している。同期信号は、１周期のうち最初の５０％の時間において、負の電圧である第５の電圧値Ｖ５をとり、残りの５０％の時間において、ゼロである電圧値Ｖ２をとる。第５の電圧値Ｖ５は、第４の電圧値Ｖ４より低い。
【００４７】
図３に示した波形を有する状態信号がどのように異常状態の発生の有無および異常状態の種類を示しているかは、図２に示した状態信号の第１の例の場合と同様である。
【００４８】
以上説明したように、本実施形態の駆動・保護回路４によれば、状態信号において、半導体スイッチング素子２が異常状態でないことが第１の電圧値Ｖ１で示され、半導体スイッチング素子２が異常状態であることが第１の電圧値Ｖ１と異なる第２の電圧値Ｖ２で示される。また、ビット信号を複数並ばせることにより半導体スイッチング素子２の異常状態の種類が示される。このため、状態信号を一つの出力端子から出力することにより、異常状態が発生したか否かだけでなく、異常状態の種類に関する情報も出力することができる。したがって、出力端子の数を増加させることなく、発生した異常状態の種類の情報を外部に出力することができる。
【００４９】
状態信号の第１の例では、ビット信号に用いられる２種類の電圧信号は、いずれも、所定の時間長の一部の時間において第２の電圧値Ｖ２をとり、所定の時間長のうち一部の時間を除く時間において第１の電圧値Ｖ１及び第２の電圧値Ｖ２のいずれとも異なる第３の電圧値Ｖ３をとるとともに、第２の電圧値Ｖ２をとる時間の長さと、第３の電圧値Ｖ３をとる時間の長さとの比率が互いに異なっている。このため、２種類の電圧信号において、第２の電圧値Ｖ２をとる時間と第３の電圧値Ｖ３をとる時間との比率の違いにより、異なる論理値に対応する信号を出力することができる。
【００５０】
状態信号の第２の例では、ビット信号に用いられる２種類の電圧信号は、互いに電圧値が異なっている。このため、電圧値の違いにより、異なる論理値に対応するビット信号を出力することができる。
【００５１】
また、駆動・保護回路４によれば、第１の電圧値Ｖ１は正であり、第２の電圧値Ｖ２はゼロであり、２種類の電圧信号は、第２の電圧値Ｖ２と、第１の電圧値Ｖ１及び第２の電圧値Ｖ２のいずれとも異なる負の電圧値Ｖ３〜Ｖ５と、を用いる。このため、異常状態の種類を判別する必要がない場合には、ゼロである第２の電圧値Ｖ２と、負の電圧値Ｖ３〜Ｖ５と、をＬｏｗレベルとみなすことにより、状態信号として異常状態であるか否かのみを出力する一般的なＩＰＭと同様に、本発明の一側面に係る半導体モジュールを使用することが可能となる。また、通常動作時には状態信号は正の値である第１の電圧値Ｖ１をとるためＨｉレベルとなり、異常状態時には状態信号はゼロである第２の電圧値Ｖ２又は負の電圧値Ｖ３〜Ｖ５をとるためＬｏｗレベルとなる。このため、通常動作時の消費電力を抑えることができる。
【００５２】
また、駆動・保護回路４によれば、ビット信号が有する所定の時間長と等しい時間長を有し、ビット信号に用いられる２種類の電圧信号のいずれとも異なる波形を有する同期信号を、複数並ばせたビット信号の前及び後に付加している。このため、異常な状態の種類を表す信号の前及び後に同期信号が付加されているため、状態信号を受信する回路において、異常な状態の種類を表す信号の前に付加された同期信号に基づいて、ビット信号が有する特定の時間長を検出し、検出された時間長に基づいて状態信号から半導体スイッチング素子の異常な状態の種類を復号することができる。また、異常な状態の種類を表す信号の後に付加された同期信号により、状態信号が終了したことを検出することができる。
【００５３】
（第２実施形態）
図４は、本発明の第２実施形態に係る半導体モジュールを示す回路図である。図４に示した半導体モジュール１１は、パワー半導体モジュールとしての三相フルブリッジ型のインバータである。半導体モジュール１１は、高電圧側入力端子Ｐと低電圧側入力端子Ｎとの間に入力される直流電力を変換して第１〜第３の出力端子Ｕ，Ｖ，Ｗの間に三相交流電力を生成する。半導体モジュール１１は、いわゆるインテリジェントパワーモジュール（IPM：  Intelligent  Power  Module）である。
【００５４】
半導体モジュール１１は、第１〜第６の半導体スイッチング素子２１〜２６と、第１〜第６の半導体スイッチング素子２１〜２６にそれぞれ対応して設けられる第１〜第６の駆動・保護回路４１〜４６と、駆動・保護回路４１〜４６を相互に接続する信号線路２０（連絡路）とを備える。半導体スイッチング素子２１〜２６は、例えばＭＯＳＦＥＴ又はＩＧＢＴである。
【００５５】
第１及び第２の半導体スイッチング素子２１，２２は、高電圧側入力端子Ｐと低電圧側入力端子Ｎとの間に順に直列に接続されており、これらの中間ノードが第１の出力端子Ｕに接続されている。
【００５６】
第３及び第４の半導体スイッチング素子２３，２４は、高電圧側入力端子Ｐと低電圧側入力端子Ｎとの間に順に直列に接続されており、これらの中間ノードが第２の出力端子Ｖに接続されている。
【００５７】
第５及び第６の半導体スイッチング素子２５，２６は、高電圧側入力端子Ｐと低電圧側入力端子Ｎとの間に順に直列に接続されており、これらの中間ノードが第３の出力端子Ｗに接続されている。
【００５８】
上記接続関係では、第１〜第６の半導体スイッチング素子２１〜２６は、高電圧側入力端子Ｐ側の半導体スイッチング素子群、すなわち、第１、第３及び第５の半導体スイッチング素子２１，２３，２５と、低電圧側入力端子Ｎ側の半導体スイッチング素子群、すなわち、第２、第４及び第６の半導体スイッチング素子２２，２４，２６と、に分けられる。
【００５９】
第１〜第６の半導体スイッチング素子２１〜２６のドレイン端子とソース端子との間には、第１〜第６の半導体スイッチング素子２１〜２６に並列に、還流用のダイオード３が接続されていてもよい。第１〜第６の駆動・保護回路４１〜４６は、第１実施形態における駆動・保護回路４と同様の構成及び機能を有する。
【００６０】
第１〜第６の半導体スイッチング素子２１〜２６は、図４に示すように、第１〜第６の半導体スイッチング素子２１〜２６に対応してそれぞれ設けられた第１〜第６の駆動・保護回路４１〜４６によって電圧駆動される。第１〜第６の駆動・保護回路４１〜４６は、それぞれ、駆動信号入力端子ＵＰ，ＵＮ，ＶＰ，ＶＮ，ＷＰ，ＷＮから入力される駆動信号に応じて、第１〜第６の半導体スイッチング素子２１〜２６のゲート端子に電圧を印加し、第１〜第６の半導体スイッチング素子２１〜２６のドレイン・ソース間電流をオン・オフ制御する。
【００６１】
第１〜第６の駆動・保護回路４１〜４６は、信号線路２０によって相互に接続されている。図４に示すように、第１〜第６の駆動・保護回路４１〜４６は、信号線路２０を介して並列に接続されている。すなわち、信号線路２０は、第１〜第６の駆動・保護回路４１〜４６を、いわゆるバス型接続している。さらに、信号線路２０は、半導体モジュール１１の外部への入出力端子ＦＩＯにも接続されている。信号線路２０は、駆動・保護回路４１，４２を接続する第１の接続線路２１と、駆動・保護回路４３，４４を接続する第２の接続線路２２と、駆動・保護回路４５，４６を接続する第３の接続線路２３と、第１の接続線路２１、第２の接続線路２２及び第３の接続線路２３を接続する第４の接続線路２４と、を備える。
【００６２】
第１の接続線路２１、第２の接続線路２２及び第３の接続線路２３の上には、それぞれレベルシフト回路３０が設けられている。レベルシフト回路３０は、高電圧側入力端子Ｐ側に設けられた駆動・保護回路４１，４３，４５のグランドレベルと、低電圧側入力端子Ｎ側に設けられた駆動・保護回路４２，４４，４６のグランドレベルとの相違に対応して、信号線路２０上で伝送される状態信号の電圧レベルの調整を行う。
【００６３】
半導体モジュール１１は、さらにエンコード回路５を備える。エンコード回路５は、駆動・保護回路４１〜４６により出力された状態信号におけるビット信号を統合し、統合した結果得られる統合状態信号を、半導体モジュール１１の外部や、半導体モジュール１１の内部の他の駆動・保護回路４１〜４６に出力する。統合状態信号は、駆動・保護回路４１〜４６からのビット信号を、駆動・保護回路４１〜４６ごとに、すなわち半導体スイッチング素子２１〜２６ごとに順次に並べることにより得られる。また、統合状態信号には、各状態信号がどの半導体スイッチング素子の異常状態であるのかを示す信号が付加されている。駆動・保護回路４１〜４６とエンコード回路５との間には、駆動・保護回路４１〜４６からエンコード回路５へ状態信号を送信するための信号線路２５１〜２５６が、それぞれ設けられている。駆動・保護回路４１〜４６からエンコード回路５へ送信される状態信号は、例えば第１実施形態で説明した状態信号である。
【００６４】
エンコード回路５と信号線路２０との間には、エンコード回路５により統合、エンコードされた統合状態信号をエンコード回路５から信号線路２０へ送信するための信号線路２６が設けられている。エンコード回路５により統合、エンコードされた統合状態信号は、信号線路２６及び信号線路２０を介して、第１〜第６の駆動・保護回路４１〜４６に伝達されるとともに、入出力端子ＦＩＯを介して半導体モジュール１１の外部に出力される。
【００６５】
次に、図５及び図６を参照して、統合状態信号の構成について説明する。図５に、統合状態信号の第１の例を示す。統合状態信号の第１の例では、第１実施形態で説明した状態信号の第１の例において、同期信号と、異常状態の種類を示すビット信号との間に、第１〜第６の半導体スイッチング素子２１〜２６の番号を示すアーム番号を表すビット信号が挿入されて、第１〜第６の半導体スイッチング素子２１〜２６の１つにおける状態信号が構成されている。そして、第１〜第６の半導体スイッチング素子２１〜２６のそれぞれについて、第１〜第６の半導体スイッチング素子２１〜２６のそれぞれにおける状態信号が、時間軸上において順に並べられている。アーム番号は、例えば３ビットの２値信号により表される。この場合のアーム番号の付与のしかたの一例として、第１の半導体スイッチング素子２１に対応するアーム番号を「００１」、第２の半導体スイッチング素子２２に対応するアーム番号を「０１０」とすることができる。統合状態信号の第１の例において、論理値「０」及び「１」を示すビット信号の電圧波形は、状態信号の第１の例の場合と同様である。
【００６６】
図５に示した統合状態信号の波形を例にとり、この統合状態信号がどのように異常状態の発生の有無及び異常状態の種類を示しているかを説明する。時刻ｔ２１以前において、統合状態信号は第１の電圧値Ｖ１をとり、第１〜第６の半導体スイッチング素子２１〜２６がいずれも異常状態となっていないことを示す。時刻ｔ２１からｔ２２までにおいて、統合状態信号は第２の電圧値Ｖ２をとり、第１〜第６の半導体スイッチング素子２１〜２６の少なくとも１つが異常状態となったことを示す。この後、時刻ｔ２２からｔ３１までが第１の半導体スイッチング素子２１の異常状態の種類を示す状態信号であり、時刻ｔ３２からｔ４１までが第２の半導体スイッチング素子２２の異常状態の種類を示す状態信号である。さらに、時刻ｔ４１より後において、第３〜第６の半導体スイッチング素子２３〜２６の異常状態の種類を示す状態信号が続くようにしてもよい。状態信号の第３の例においては、第１〜第６の半導体スイッチング素子２１〜２６のうち、異常状態となっているもののみについての状態情報が並んでいてもよいし、全ての第１〜第６の半導体スイッチング素子２１〜２６についての状態情報が並んでいてもよい。
【００６７】
時刻ｔ２２からｔ３１までの、第１の半導体スイッチング素子２１の異常状態の種類を示す統合状態信号について、より詳細に説明する。時刻ｔ２２からｔ２３まで、及び時刻ｔ２３からｔ２４までにおいて、統合状態信号はそれぞれ同期信号となり、ビット信号の送信が開始されることを示す。時刻ｔ２４からｔ２５まで、ｔ２５からｔ２６まで、及びｔ２６からｔ２７までにおいて、統合状態信号は、第１のスイッチング素子２１を表すアーム番号「００１」として、それぞれ「０」、「０」、「１」を示すビット信号となる。時刻ｔ２７からｔ２８まで、時刻ｔ２８からｔ２９まで、及び時刻ｔ２９からｔ３０までにおいて、統合状態信号は、それぞれ論理値「０」、「１」、「０」を示す信号となる。この時刻ｔ２７からｔ３０までの統合状態信号は、図２に示した状態信号の第１の例の時刻ｔ４からｔ７までと同様の内容を示す。すなわち、時刻ｔ２７からｔ３０までの統合状態信号は、短絡状態が発生していないこと、過熱状態が発生していること、及び制御電源電圧低下状態が発生していないことを示す。
【００６８】
時刻ｔ３２からｔ４１までの、第２の半導体スイッチング素子２１の異常状態の種類を示す統合状態信号は、時刻ｔ２２からｔ３１までの、第１の半導体スイッチング素子２１の異常状態の種類を示す状態信号と同様の形式を有する。ただし、時刻ｔ３４からｔ３７までの間の、アーム番号を示す部分が、第２のスイッチング素子２２を示すアーム番号「００２」として、それぞれ「０」、「１」、「０」となる点が異なっている。
【００６９】
図６に、統合状態信号の第２の例を示す。統合状態信号の第２の例は、統合状態信号の第１の例と比較すると、半導体スイッチング素子のそれぞれにおける状態信号の間の同期信号が省略されている点で異なっている。すなわち、統合状態信号の第２の例では、統合状態信号の第１の例における、時刻ｔ３０からｔ３１まで、及びｔ３２からｔ３４までの同期信号が省略されている。そして、統合状態信号の第２の例では、時刻ｔ４２からｔ４３までの間、最後の半導体スイッチング素子における状態信号の後に、１つの同期信号が付加されている。
【００７０】
以上説明したように、本実施形態の半導体モジュール１１によれば、状態信号において、第１〜第６の半導体スイッチング素子２１〜２６が異常状態でないことが第１の電圧値Ｖ１で示され、第１〜第６の半導体スイッチング素子２１〜２６が異常状態であることが第１の電圧値Ｖ１と異なる第２の電圧値Ｖ２で示される。また、ビット信号を複数並ばせることにより半導体スイッチング素子２の異常状態の種類が示される。このため、状態信号を一つの出力端子から出力することにより、異常状態が発生したか否かだけでなく、異常状態の種類に関する情報も出力することができる。したがって、出力端子の数を増加させることなく、発生した異常状態の種類の情報を外部に出力することができる。その他、本実施形態の半導体モジュール１１は、第１実施形態の駆動・保護回路４と同様の作用効果を奏する。
【００７１】
また、半導体モジュール１１では、第１〜第６の半導体スイッチング素子２１〜２６のそれぞれにおける状態信号を、第１〜第６の半導体スイッチング素子２１〜２６のそれぞれについて順に出力する（統合状態信号）。このため、第１〜第６の半導体スイッチング素子２１〜２６についての状態信号をまとめて１つの信号として、１本の信号線路２０により出力することができる。
【００７２】
なお、本発明は、上記した実施形態に限定されることなく、種々の変形が可能である。例えば、第２実施形態では、駆動・保護回路４１〜４６からのビット信号を、半導体スイッチング素子２１〜２６ごとに順次に並べた統合状態信号を例示したが、統合状態信号は、駆動・保護回路４１〜４６からのビット信号を、短絡状態、過熱状態、制御電源電圧低下状態などの異常状態の種類ごとに論理演算することにより得られてもよい。例えば、駆動・保護回路４１〜４６から信号線路２５１〜２５６を介してエンコード回路５に送信される状態信号を、図２に示した状態信号の第１の例と同様の形式とし、各ビット信号についてそれぞれ論理積をとることにより、エンコード回路５から出力される状態信号におけるビット信号を決定してもよい。この場合、複数の半導体スイッチング素子について、論理演算により１つの統合状態信号が決定されるため、複数の半導体スイッチング素子についての状態信号をまとめて、時間軸上での１つの信号として出力することができる。
【００７３】
また、第２実施形態では、エンコード回路５によって、駆動・保護回路４１〜４６により出力された状態信号におけるビット信号を統合し、統合した結果得られる統合状態信号を１つの端子から外部へ出力する形態を例示したが、エンコード回路５を備えず、駆動・保護回路４１〜４６により出力された状態信号それぞれを６つの端子を介して外部へ出力する形態であっても、本発明の特徴による効果が得られる。
【００７４】
また、状態信号において、同期信号については、必要に応じてその数が増減されてもよく、同期信号が状態信号に付加されていなくてもよい。
【符号の説明】
【００７５】
２，２１〜２６…半導体スイッチング素子、４，４１〜４６…駆動・保護回路（保護回路）、１１…半導体モジュール、２０…信号線路（連絡路）、Ｖ１…第１の電圧値、Ｖ２…第２の電圧値、Ｖ３…第３の電圧値。
【図１】
2014123899.tif 000003
【図２】
2014123899.tif 000004
【図３】
2014123899.tif 000005
【図４】
2014123899.tif 000006
【図５】
2014123899.tif 000007
【図６】
2014123899.tif 000008