(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明の一実施形態は、対向する第１主面及び第２主面と対向する第１端面及び第２端面とを有し、誘電体層を含むセラミック本体と、上記誘電体層を介して対向するように配置される内部電極と、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極は、上記セラミック本体における第１端面及び第２端面を表面全体を覆い、第１主面及び第２主面上にニッケル（Ｎｉ）で一部形成された第１外部電極と、上記第１外部電極の外側に銅（Ｃｕ）で形成された第２外部電極と、を含む積層セラミック電子部品を提供する。【選択図】図２
2014078674.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向において対向する一対の第１面、及び前記第１の方向と直交する方向において対向する少なくとも一対の第２面を有し、誘電体層を含むセラミック本体と、
前記誘電体層を介して対向するように配置される内部電極と、
前記内部電極と電気的に連結された外部電極と
を含み、
前記外部電極は、
前記セラミック本体における前記一対の第１面の各々の表面全体を覆うとともに、前記少なくとも一対の第２面の各々の一部に形成され、ニッケル（Ｎｉ）を含む第１外部電極と、
前記第１外部電極の外側に銅（Ｃｕ）で形成された第２外部電極と、を含む、積層セラミック電子部品。
【請求項２】
前記第１外部電極の厚さは０．５ｕｍ〜５ｕｍである、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記内部電極及び前記第１外部電極は同一の組成を有する、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１外部電極は、全体重量に対して６０重量％以下のニッケル（Ｎｉ）を含む、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記第２外部電極は、全体重量に対して６０重量％以下の銅（Ｃｕ）を含む、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記誘電体層の積層数は１００〜１０００である、請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記誘電体層はチタン酸バリウム（ＢａＴｉＯ３）である、請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
セラミックグリーンシートを用意する段階と、
ニッケル（Ｎｉ）粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたグリーンシートを積層焼結して内部に誘電体層を介して対向するように配置される内部電極を含むセラミック本体を形成する段階と、
前記内部電極が露出した部分を含んで前記セラミック本体における第１の方向において対向する一対の第１面の表面全体を覆うとともに、前記第１の方向と直交する方向において対向する少なくとも一対の第２面の各々の一部に形成され、ニッケル（Ｎｉ）を含む第１外部電極を形成する段階と、
銅（Ｃｕ）を含む第２外部電極用導電性ペーストを用意し、前記第１外部電極の外側に塗布して第２外部電極を形成する段階と
を含む、積層セラミック電子部品の製造方法。
【請求項９】
前記第１外部電極の厚さは０．５ｕｍ〜５ｕｍである、請求項８に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記内部電極及び第１外部電極は同一の組成を有する、請求項８または９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記第１外部電極は、全体重量に対して６０重量％以下のニッケル（Ｎｉ）を含む、請求項８から１０の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記第２外部電極は、全体重量に対して６０重量％以下の銅（Ｃｕ）を含む、請求項８から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記誘電体層の積層数は１００〜１０００である、請求項８から１２の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記誘電体層はチタン酸バリウム（ＢａＴｉＯ３）である、請求項８から１３の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品に関する。
【背景技術】
【０００２】
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
【０００３】
これにより、誘電体及び内部電極の薄膜化、多層化が多様な方法で試されており、最近は、誘電体層の厚さは薄くなって積層数が増加した積層セラミック電子部品が製造されている。
【０００４】
これと共に、外部電極にも薄い厚さが求められる傾向にあるが、薄くなった外部電極を通じてめっき液がチップ内部に浸透するという問題が発生する可能性があることから、小型化には技術的困難さを伴う。
【０００５】
特に、外部電極の形状が不均一だと、厚さが薄い部分にめっき液が浸透するおそれがさらに高くなって信頼性の確保に問題が生じる。
【０００６】
従って、高容量製品において、製品サイズを小さくする場合、製品信頼性を確保することが重要な因子となる。
【０００７】
一般に、上記めっき液の浸透を防止するために、既に外部電極が形成され、電極焼成が完了した製品に、同様に外部電極を薄く形成して端部分をめっきさせる方法が用いられたが、外部電極の厚さが相対的に増加するという問題があった。
【０００８】
従って、めっき液の浸透を防止すると共に、製品の信頼性を確保するために、ニッケル（Ｎｉ）で外部電極を薄く形成する必要がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】日本公開特許  第２０１０−２６７６８７号
【特許文献２】日本公開特許  第１９９５−０５７９５９号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品に関する。
【課題を解決するための手段】
【００１１】
本発明の一実施形態は、対向する第１主面及び第２主面と対向する第１端面及び第２端面とを有し、誘電体層を含むセラミック本体と、上記誘電体層を介して対向するように配置される内部電極と、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極は、上記セラミック本体における第１端面及び第２端面の表面全体を覆い、第１主面及び第２主面上にニッケル（Ｎｉ）で一部形成された第１外部電極と、上記第１外部電極の外側に銅（Ｃｕ）で形成された第２外部電極と、を含む積層セラミック電子部品を提供する。
【００１２】
上記第１外部電極の厚さは、０．５ｕｍ〜５ｕｍであることができる。
【００１３】
上記内部電極及び第１外部電極は、同一の組成を有することができる。
【００１４】
上記第１外部電極は、全体重量に対して６０重量％以下のニッケル（Ｎｉ）を含むことができる。
【００１５】
上記第２外部電極は、全体重量に対して６０重量％以下の銅（Ｃｕ）を含むことができる。
【００１６】
上記誘電体層の積層数は、１００〜１０００であることができる。
【００１７】
上記セラミックは、チタン酸バリウム（ＢａＴｉＯ３）であることができる。
【００１８】
本発明の他の実施形態は、対向する第１主面及び第２主面と対向する第１端面及び第２端面とを有し、誘電体層を含むセラミックグリーンシートを用意する段階と、ニッケル（Ｎｉ）粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたグリーンシートを積層焼結して内部に上記誘電体層を介して対向するように配置される内部電極を含むセラミック本体を形成する段階と、上記内部電極が露出した部分を含んで上記セラミック本体における第１端面及び第２端面の表面全体を覆い、第１主面及び第２主面上にニッケル（Ｎｉ）で一部形成された第１外部電極を形成する段階と、上記第１外部電極の外側に銅（Ｃｕ）を含む第２外部電極用導電性ペーストを用意し、塗布して第２外部電極を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。
【００１９】
上記第１外部電極の厚さは、０．５ｕｍ〜５ｕｍであることができる。
【００２０】
上記内部電極及び第１外部電極は、同一の組成を有することができる。
【００２１】
上記第１外部電極は、全体重量に対して６０重量％以下のニッケル（Ｎｉ）を含むことができる。
【００２２】
上記第２外部電極は、全体重量に対して６０重量％以下の銅（Ｃｕ）を含むことができる。
【００２３】
上記誘電体層の積層数は、１００〜１０００であることができる。
【００２４】
上記セラミックは、チタン酸バリウム（ＢａＴｉＯ３）であることができる。
【発明の効果】
【００２５】
本発明によると、めっき液が内部電極に浸透することを抑制することで、外部電極が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品を具現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３ａ】本発明の一実施形態による外部電極の等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）特性を示すグラフである。
【図３ｂ】本発明の一実施形態による外部電極の等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）特性を示すグラフである。
【図４】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００２７】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２８】
本発明は、積層セラミック電子部品に関するもので、本発明の一実施形態による積層セラミック電子部品には、積層セラミックキャパシタ、インダクタ、圧電体素子、バリスタ、チップ抵抗及びサーミスタ等があり、以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００２９】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。
【００３０】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００３１】
図２は、図１のＡ−Ａ'線に沿った断面図である。
【００３２】
図１及び図２を参照すると、本発明の一実施形態による積層セラミック電子部品は、対向する第１主面４１及び第２主面４２と対向する第１端面４３及び第２端面４４とを有し、誘電体層１を含むセラミック本体１０と、上記誘電体層１を介して対向するように配置される内部電極２１、２２と、上記内部電極２１、２２と電気的に連結された外部電極３１、３２と、を含み、上記外部電極３１、３２は、上記セラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上にニッケル（Ｎｉ）で一部形成された第１外部電極３１ａ、３２ａと、第１外部電極３１ａ、３２ａの外側に銅（Ｃｕ）で形成された第２外部電極３１ｂ、３２ｂと、を含むことができる。第１主面４１及び第２主面４２は、少なくとも一対の第２面の一例であってよく、第１端面４３及び第２端面４４は、一対の第１面の一例であってよい。
【００３３】
上記内部電極２１、２２は、その一端が上記セラミック本体における長さ方向の端面に交互に露出することができる。長さ方向は、第１の方向の一例であってよい。
【００３４】
上記第１外部電極３１ａ、３２ａは、全体重量に対して６０重量％以下のニッケル（Ｎｉ）を含むことができる。
【００３５】
また、上記第２外部電極３１ｂ、３２ｂは、全体重量に対して６０重量％以下の銅（Ｃｕ）を含むことができる。
【００３６】
以下では、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されない。
【００３７】
上記セラミック本体１０は、六面体状を有することができるが、これに制限されない。また、セラミック本体１０は、図２に示されているように、対向する第１主面４１及び第２主面４２と、対向する第１端面４３及び第２端面４４と、を有する。チップ状のセラミック本体１０を用意する段階は、特に制限されず、一般的なセラミック積層体の製造方法によって用意されることができる。
【００３８】
また、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。
【００３９】
本発明の一実施形態によると、上記誘電体層１を形成する原料は十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってもよい。
【００４０】
上記誘電体層１を形成する材料としては、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものを用いる。
【００４１】
上記内部電極２１、２２を形成する材料は、特に制限されない。例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質を含む導電性ペーストを用いて形成することができる。しかし、本発明では、第１外部電極３１ａ、３２ａと同一の組成を有するニッケル（Ｎｉ）を導電性物質として用いる。
【００４２】
本発明の一実施形態による積層セラミックキャパシタは、上記内部電極２１、２２と電気的に連結された外部電極３１、３２を含むことができる。
【００４３】
上記外部電極３１、３２は、静電容量を形成するために上記内部電極２１、２２と電気的に連結されることができる。
【００４４】
本発明の一実施形態によると、上記外部電極３１、３２は、上記セラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上にニッケル（Ｎｉ）で一部形成された第１外部電極３１ａ、３２ａと、第１外部電極３１ａ、３２ａの外側に銅（Ｃｕ）で形成された第２外部電極３１ｂ、３２ｂと、を含むことができる。
【００４５】
上記内部電極２１、２２と同一の組成を有するニッケル（Ｎｉ）で形成された第１外部電極３１ａ、３２ａは、めっき液の浸透を防止することで、劣化を防止して耐湿特性を向上させる高容量の積層セラミック電子部品を具現することができる。
【００４６】
また、一般に、超小型及び超高容量の積層セラミックキャパシタを具現するために、外部電極の厚さも減少する傾向にある。上記第１外部電極３１ａ、３２ａの厚さは、外部から物理的、化学的衝撃が加えられるとき、内部電極２１、２２を保護するために、少なくとも０．５ｕｍ以上にする必要がある。また、厚くなりすぎるのを防止するためには５ｕｍ以下にすることが好ましい。
【００４７】
図３ａ及び図３ｂは、本発明の一実施形態による外部電極の等価直列抵抗（ＥＳＲ）特性を示すグラフである。
【００４８】
図３ａは、１０ボルト（ｖｏｌｔ）の電圧で１５時間、外部電極３１、３２を銅（Ｃｕ）のみで形成した場合の等価直列抵抗（ＥＳＲ）特性を示すグラフであり、図３ｂは、同様の条件で第１外部電極３１ａ、３２ａをニッケル（Ｎｉ）で形成し、第２外部電極３１ｂ、３２ｂを銅（Ｃｕ）で形成した場合の等価直列抵抗（ＥＳＲ）特性を示すグラフである。
【００４９】
図３ａ及び図３ｂを比較すると、図３ａは、時間の経過に伴い、絶縁抵抗（ｉｎｓｕｌａｔｉｏｎ  ｒｅｓｉｓｔａｎｃｅ）値が減少するが、図３ｂは、時間が経過しても絶縁抵抗値が殆ど維持されるため、ＥＳＲ特性が改善されることが分かる。
【００５０】
図３ｂは、内部電極２１、２２が露出した表面に内部電極２１、２２と同一の組成を有するニッケル（Ｎｉ）で第１外部電極３１ａ、３２ａを形成してめっきすると、外部電極３１、３２の弱い部分にめっき液が浸透するのを防止し、劣化を防止して耐湿特性を向上させることを意味する。また、第１外部電極３１ａ、３２ａをセラミック本体１０と同時焼結すると、内部電極２１、２２と外部電極３１、３２との連結性が向上し、銅（Ｃｕ）のみで外部電極３１、３２を形成するより接触性が向上するため、等価直列抵抗の特性も改善される。
【００５１】
図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【００５２】
図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、対向する第１主面４１及び第２主面４２と対向する第１端面４３及び第２端面４４とを有し、誘電体層１を含むセラミックグリーンシートを用意する段階と、ニッケル（Ｎｉ）粉末及びセラミック粉末を含む内部電極用導電性ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記内部電極パターンが形成されたグリーンシートを積層焼結して内部に上記誘電体層１を介して対向するように配置される内部電極２１、２２を含むセラミック本体１０を形成する段階と、上記内部電極２１、２２が露出した部分を含んで上記セラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上にニッケル（Ｎｉ）で一部形成された第１外部電極３１ａ、３２ａを形成する段階と、上記第１外部電極の外側に銅（Ｃｕ）を含む第２外部電極用導電性ペーストを用意し、塗布して第２外部電極３１ｂ、３２ｂを形成する段階と、を含むことができる。
【００５３】
以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されない。
【００５４】
また、上述した本発明の一実施形態による積層セラミック電子部品の特徴と重複する部分は省略する。
【００５５】
本実施形態による積層セラミックキャパシタは、以下のような段階で用意されることができる。
【００５６】
まず、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これにより、誘電体層１を形成することができる。
【００５７】
上記複数個のセラミックグリーンシートの厚さは、焼成後における誘電体層の平均厚さが１．０μｍになるように設定される。
【００５８】
次に、金属粒子の平均サイズが０．０５〜０．２μｍの内部電極用導電性ペーストを用意する。上記金属粒子の平均サイズは、内部電極２１、２２の厚さによって多様に適用されることができる。
【００５９】
上記金属は、特に制限されないが、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ以上の物質であることができる。但し、本発明では、第１外部電極３１ａ、３２ａと同様にニッケル（Ｎｉ）を用いる。
【００６０】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極２１、２２を形成した後、上記グリーンシートを積層して積層体を用意する。
【００６１】
ここで、本発明では、グリーンチップの状態において、上記内部電極２１、２２が露出した部分を含んで上記セラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上の一部分に内部電極２１、２２と同一の組成を有するニッケル（Ｎｉ）を含む第１外部電極３１ａ、３２ａを形成する。
【００６２】
その後、圧着及び切断して１００５規格サイズ（Ｓｉｚｅ）のチップ（長さ×幅×厚さが１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）を製作し、上記チップをＨ２０．１％以下の還元雰囲気下において温度１０５０〜１２００℃で焼成することで、セラミック本体１０を用意することができる。
【００６３】
即ち、この場合、本発明では、セラミック本体１０の焼結が完了した製品に外部電極３１、３２を形成するのではなく、セラミック本体１０の焼結前段階であるグリーンチップの状態において、内部電極２１、２２と同一の組成によって内部電極２１、２２が露出した部分を含んでセラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上の一部分に内部電極２１、２２と同一の組成を有するニッケル（Ｎｉ）を含む第１外部電極３１ａ、３２ａを薄く形成した後、セラミック本体１０と共に焼結を行う。
【００６４】
続いて、銅（Ｃｕ）金属を含む第２外部電極用導電性ペーストを用意し、上記内部電極と電気的に連結されるように上記第２外部電極用導電性ペーストを上記第１外部電極３１ａ、３２ａの外側に塗布して第２外部電極３１ｂ、３２ｂを形成する。
【００６５】
上記第２外部電極３１ｂ、３２ｂは、上記セラミック本体１０の両端部を上記第２外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）することで用意されることができるが、これに制限されず、多様な方法で製作されることは言うまでもない。
【００６６】
また、上記第２外部電極３１ｂ、３２ｂは、全体重量に対して６０重量％以下の銅（Ｃｕ）金属を含むことができる。
【００６７】
次いで、ＰＣＢ基板に実装するために、上記第１外部電極３１ａ、３２ａの外部に銅（Ｃｕ）を含む第２外部電極３１ｂ、３２ｂを形成して外部電極３１、３２の弱い部分を通じて浸透するめっき液が内部電極２１、２２に浸透しないように防止する。
【００６８】
本発明の他の実施形態による積層セラミック電子部品の製造方法によって製造された積層セラミック電子部品は、めっき液が内部電極２１、２２に浸透することを抑制することで、外部電極３１、３２が薄層化されても、信頼性に優れる効果を有する。
【００６９】
即ち、上記の通り、上記第１外部電極３１ａ、３２ａをセラミック本体１０の焼結前段階であるグリーンチップの状態において、内部電極２１、２２と同一の組成によって内部電極２１、２２が露出した部分を含んでセラミック本体１０における第１端面４３及び第２端面４４の表面全体を覆い、第１主面４１及び第２主面４２上の一部分に薄く形成した後、セラミック本体１０と共に焼結してから、上記第１外部電極３１ａ、３２ａの外側に第１外部電極３１ａ、３２ａの弱い部分を通じて浸透するめっき液が内部電極に浸透しないように第２外部電極３１ｂ、３２ｂを形成することで、外部電極３１、３２が薄層化されても、信頼性に優れた高容量の積層セラミック電子部品を具現することができる。
【００７０】
一方、従来は、高容量機種を開発するとき、容量を確保するための内部電極２１、２２の積層数をできるだけ多くするために、セラミック本体１０の上下部カバー及びマージン部の厚さを減少させる設計が一般的に適用されてきた。しかし、このような設計は、高容量を具現する側面においては効果的であるが、外部電極３１、３２を形成するとき、厚さが薄くなる外角部分まで内部電極２１、２２が形成されていることから、外部から物理的、化学的衝撃が加えられると、相対的に容易に露出するという問題点があった。
【００７１】
また、セラミック本体１０における上下部カバー及びマージン部に形成される外部電極３１、３２の端部分の塗布厚さが減少する場合、外部電極３１、３２の焼結過程で発生する焼結収縮によって端部分が薄く形成されたり、切れる現象が発生するという問題点もあった。
【００７２】
これにより、高容量機種に用いられる外部電極３１、３２の場合、外部電極３１、３２を焼成するとき、熱衝撃を減少させるために低温で焼結できる資材を使用するようになる。特に、低温で劣化するガラス（ｇｌａｓｓ）の場合、めっきするとき、相対的に耐酸性に弱い特性を有するようになる。しかし、上記特徴は、めっきするとき、めっき液の浸透が容易で、めっき液浸透の主な経路になると共に、耐湿信頼性に影響を与える製品の品質低下の主な原因になり得る。
【００７３】
そのため、上記めっき液の浸透を防止するために、既に外部電極３１、３２が形成され、電極焼成が完了した製品に、同様に外部電極を薄く形成して端部分を補完させる方法が用いられているが、外部電極の厚さが相対的に増加するという問題点がある。
【００７４】
従って、本発明では、外部電極３１、３２の厚さが薄層化されても、第１外部電極３１ａ、３２ａの厚さに外部から物理的、化学的衝撃が加えられるとき、内部電極２１、２２を保護するために、少なくとも０．５ｕｍ以上にする必要がある。また、厚くなりすぎるのを防止するためには５ｕｍ以下にすることが好ましい。
【００７５】
本発明の他の実施形態によるセラミック電子部品の製造方法において、上述した本発明の一実施形態によるセラミック電子部品の製造方法の説明と重複した部分は省略する。
【００７６】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００７７】
１  誘電体層
１０  セラミック本体
２１、２２  内部電極
３１、３２  外部電極
３１ａ、３２ａ  第１外部電極
３１ｂ、３２ｂ  第２外部電極
４１  第１主面
４２  第２主面
４３  第１端面
４４  第２端面
【図１】
2014078674.tif 000003
【図２】
2014078674.tif 000004
【図３ａ】
2014078674.tif 000005
【図３ｂ】
2014078674.tif 000006
【図４】
2014078674.tif 000007