(57)【要約】【課題】温度等の外部環境に悪影響を受けることなく確実にＬＯ信号によるリーク電流を抑制できるようにする。【解決手段】第１及び第２のミキサ５，６はＩＦ信号とＬＯ信号とからＲＦ信号を生成する。検波部１１はＲＦ信号の伝送路２５からＬＯ信号の２逓倍信号である２ＬＯ信号を検波する。補正部１２は検波部１１により検波された２ＬＯ信号の検波電圧Ｖdetと基準電圧Ｖrefとの比較結果に基づいて検波電圧Ｖdetが所定値を超えないように第１及び第２のミキサ５，６にオフセット電圧を印加する。【選択図】図１
2014003485.tif 000002
【特許請求の範囲】
【請求項１】
ＩＦ信号とＬＯ信号とからＲＦ信号を生成するミキシング手段と、
前記ＲＦ信号の伝送路から前記ＬＯ信号の２逓倍信号である２ＬＯ信号を検波する検波手段と、
前記検波手段により検波された前記２ＬＯ信号の検波電圧と基準電圧との比較結果に基づいて前記２ＬＯ信号の検波電圧が所定値を超えないように前記ミキシング手段にオフセット電圧を印加する補正手段とを備える
ハーモニックミキサ。
【請求項２】
前記ミキシング手段は前記アンチパラレルダイオードペアである
請求項１に記載のハーモニックミキサ。
【請求項３】
前記検波手段は、
前記伝送路を通る信号を検出するカプラと、
前記カプラにより検出された信号のうち前記２ＬＯ信号の周波数帯域のみを通過させるバンドパスフィルタと、
前記バンドパスフィルタを通過した前記２ＬＯ信号の前記検波電圧を検出する検波回路とを備える
請求項１又は２に記載のハーモニックミキサ。
【請求項４】
補正手段は、
前記ミキシング手段にオフセット電圧を印加するデジタルアナログ変換回路と、
前記検波電圧と前記基準電圧との比較結果に基づいて前記デジタルアナログ変換回路にデジタル信号を出力する制御回路とを備える
請求項１〜３のいずれか１項に記載のハーモニックミキサ。
【請求項５】
前記制御回路は、
前記検波電圧が前記基準電圧より大きい場合に、前記デジタル信号の値を漸次的に増加させ、当該増加前後の前記各検波電圧を比較することにより、前記検波電圧が最小となるときの前記デジタル信号を補正値として決定する
請求項４に記載のハーモニックミキサ。
【請求項６】
ＩＦ信号とＬＯ信号とのミキシングによりＲＦ信号を生成するハーモニックミキサのリーク電流抑制方法であって、
前記ＲＦ信号の伝送路から前記ＬＯ信号の２逓倍信号である２ＬＯ信号を検波するステップと、
検波された前記２ＬＯ信号の検波電圧と基準電圧との比較結果に基づいて前記２ＬＯ信号の検波電圧が所定値を超えないように前記ミキシングを行う手段にオフセット電圧を印加するステップとを備える
ハーモニックミキサのリーク電流抑制方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハーモニックミキサにおいてＬＯ(Local Oscillator：局部発振)信号によるリーク電流を抑制するための技術に関する。
【背景技術】
【０００２】
マイクロ波及びミリ波の通信装置にはＬＯ信号を低く抑えることができるハーモニックミキサが用いられることがある。このようなハーモニックミキサにおいて多くの場合、ＩＦ(Intermediate Frequency：中間周波数)とＬＯ信号の２倍の周波数（２ＬＯ周波数）のコンビネーションによりＲＦ(Radio Frequency：高周波)信号が生成される。
【０００３】
特許文献１は、ＬＯ信号に大きなレベル雑音が存在していても、その雑音の中間周波信号への影響を低減できるようにすることを目的として、アンチパラレルダイオードの局部発振信号が印加される側の信号から偶数次の変換モードによる信号成分を検出し、検出した信号成分を減少させる方向の制御信号をアンチパラレルダイオードに印加する構成を開示している。
【０００４】
特許文献２は、アプリアス抑圧回路において簡単な回路構成でローカルリーク等のアプリアスを抑圧できるようにすることを目的として、主信号系にフィードバックループを設け、フィードバックループはフィルタから反射したアプリアス信号に基づいて直交ミキサで発生するアプリアス信号を抑圧するように当該直交ミキサに対してバイアス制御を行う構成を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１５４０４８号公報
【特許文献２】特開２００７−２５１５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ハーモニックミキサにはアンチパラレルダイオードペア（ＡＰＤＰ）が用いられることがある。ＡＰＤＰが有する特性は奇関数で表わされるため、偶関数の成分である２ＬＯ周波数は抑制される。しかし、ダイオードの製造ばらつき等によりペアの対称性が悪くなると、２ＬＯ周波数の信号が抑制されず、当該信号によるリーク電流が発生する。
【０００７】
このような問題に対処するものとして、例えば図４に示すようなハーモニックミキサ１０１が考えられる。当該ハーモニックミキサ１０１はＩＦ端子１０２、ハイブリッドカプラ１０３、ＬＯ端子１０４、第１のミキサ１０５、第２のミキサ１０６、ＲＦ端子１０７、第１のＤＣ電源１１１、及び第２のＤＣ電源１１２を有する。第１及び第２のミキサ１０５，１０６によりＡＰＤＰが構成される。第１及び第２のＤＣ電源１１１，１１２がＩＦ端子１０２の出力（第１及び第２のミキサ１０５，１０６の入力）に対してそれぞれ適したＤＣ電圧を印加する。これにより、ダイオードペアの非対称性を補正し、ＬＯ信号によるリーク電流を抑制する。
【０００８】
しかし、上記ハーモニックミキサ１０１のような構成においては、温度、ＬＯ周波数等の外部環境の影響によりリーク電流を十分に抑制することができないという問題がある。
【０００９】
そこで、本発明は、温度等の外部環境に悪影響を受けることなく確実にＬＯ信号によるリーク電流を抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、ＩＦ信号とＬＯ信号とからＲＦ信号を生成するミキシング部と、ＲＦ信号の伝送路からＬＯ信号の２逓倍信号である２ＬＯ信号を検波する検波部と、検波部により検波された２ＬＯ信号の検波電圧と基準電圧との比較結果に基づいて２ＬＯ信号の検波電圧が所定値を超えないようにミキシング部にオフセット電圧を印加する補正部とを備えるものである。
【００１１】
本発明の第２の態様は、ＩＦ信号とＬＯ信号とのミキシングによりＲＦ信号を生成するハーモニックミキサのリーク電流抑制方法であって、ＲＦ信号の伝送路からＬＯ信号の２逓倍信号である２ＬＯ信号を検波するステップと、検波された２ＬＯ信号の検波電圧と基準電圧との比較結果に基づいて２ＬＯ信号の検波電圧が所定値を超えないようにミキシングを行う手段にオフセット電圧を印加するステップとを備えるものである。
【発明の効果】
【００１２】
本発明によれば、温度等の外部環境に悪影響を受けることなく確実にＬＯ信号によるリーク電流を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係るハーモニックミキサの構成を示す図である。
【図２】実施の形態１に係るハーモニックミキサの動作を示すフローチャートである。
【図３】本発明の実施の形態２に係るハーモニックミキサの構成を示す図である。
【図４】一般的なハーモニックミキサの構成を例示する図である。
【発明を実施するための形態】
【００１４】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は本実施の形態に係るハーモニックミキサ１の構成を示している。ハーモニックミキサ１はＩＦ端子２、ハイブリッドカプラ３、ＬＯ端子４、第１のミキサ５、第２のミキサ６、ＲＦ端子７、検波部１１、及び補正部１２を有する。
【００１５】
ハーモニックミキサ１はＩＦ端子２から入力するＩＦ信号とＬＯ端子４から入力するＬＯ信号とをミキシングすることによりＲＦ信号を生成する。ＩＦ信号の周波数をＦif、ＬＯ信号の周波数をＦloとするときＲＦ信号の周波数はＦif＋２Ｆloとなる。
【００１６】
ハイブリッドカプラ３はＩＦ信号を周波数Ｆifとこれに９０°の位相差を付けた周波数Ｆif'とに分配する。Ｆifの信号及びＦif'の信号はそれぞれ第１のミキサ５及び第２のミキサ６に入力する。また、ＬＯ端子４から入力したＬＯ信号は２つに分配されてそれぞれ第１のミキサ５及び第２のミキサ６に入力する。
【００１７】
第１のミキサ５及び第２のミキサ６はＡＤＰＤを構成する。第１のミキサ５及び第２のミキサ６は上記各周波数の信号のコンビネーションにより周波数Ｆif＋２ＦloのＲＦ信号を生成する。
【００１８】
検波部１１はＲＦ信号の伝送路２５（第１のミキサ５及び第２のミキサ６の両出力の接続点とＲＦ端子７とを接続する線）からＬＯ信号の２逓倍信号である２ＬＯ信号を検波する。検波部１１はカプラ２１、ＢＰＦ（バンドパスフィルタ）２２、及びＤＥＴ（検波回路）２３を有する。
【００１９】
カプラ２１は伝送路２５からＲＦ信号を２ＬＯ信号と共に検出する。ＢＰＦ２１は２ＬＯ信号の周波数（２Ｆlo）帯域のみを通過させる特性を有する。ＤＥＴ２３はＢＰＦ２１を通過した２ＬＯ信号の強度に応じた検波電圧Ｖdetを検出する。
【００２０】
補正部１２は上記検波部１１（ＤＥＴ２３）により検出された検波電圧Ｖdetと基準電圧Ｖrefとの比較結果に基づいて、当該検波電圧Ｖdetが所定値を超えないようにＩＦ信号の出力側にＤＣオフセットを印加する。尚、当該所定値は基準電圧Ｖrefであってもよい。基準電圧ＶrefはＬＯ信号に起因するリーク電流をどの程度の厳格さで抑制するかに応じて設定すればよい。補正部１２は第１のＤＡＣ（デジタルアナログ変換回路）３１、第２のＤＡＣ３２、及び制御回路３３を有する。
【００２１】
第１のＤＡＣ３１の出力は周波数Ｆifの信号が入力する第１のミキサ５の入力部に接続している。第２のＤＡＣ３２の出力は周波数Ｆif'の信号が入力する第２のミキサ６の入力部に接続している。制御回路３３はＤＥＴ２３から供給される検波電圧Ｖdetと基準電圧Ｖrefとの比較結果に基づいて第１のＤＡＣ３１及び第２のＤＡＣ３２に出力するデジタル信号を調整する。第１のＤＡＣ３１及び第２のＤＡＣ３２は制御回路３３から供給されるデジタル信号に応じて、出力するアナログ信号の電圧値を変化させる。これにより、ＡＰＤＰ（第１及び第２のミキサ５，６）のダイオードペアの非対称性を吸収するためのＤＣオフセットを制御することができる。
【００２２】
図２は上記ハーモニックミキサ１の動作を示している。ここではＤＥＴ２３の検波電圧Ｖdetが小さいときに２ＬＯ信号に起因するリーク電流も小さいものとする。また、当該フローチャート中のｎは第１のＤＡＣ３１に入力されるデジタル値、ｍは第２のＤＡＣ３２に入力されるデジタル値を示す。
【００２３】
先ず、ｎに０をセットする（Ｓ１０１）。次いで、このとき（ｎ＝０）の検波電圧Ｖdetが基準電圧Ｖrefより大きいか否かを判定する（Ｓ１０２）。そして、ＶdetがＶrefより大きい場合にリーク電流を抑制するための工程を実行する。
【００２４】
ステップＳ１０２においてＶdetがＶrefより大きい場合（ＹＥＳ）には、現在のｎに１を加算する（Ｓ１０３）。次いで、本段（ｎ＝１）の検波電圧Ｖdet,n+1が前段（ｎ＝０）の検波電圧Ｖdet,nより小さいか否かを判定する（Ｓ１０４）。ステップＳ１０４においてＶdet,n+1＜Ｖdet,nである場合（ＹＥＳ）とは、ｎを増加させたことによりリーク電流を小さくすることができた状態である。
【００２５】
ステップＳ１０４において「ＹＥＳ」である場合には、再びステップ１０２において、このときの検波電圧Ｖdetが基準電圧Ｖrefより大きいか否かを判定する（Ｓ１０２）。ステップ１０２において「ＮＯ」である場合には、このときのｎの値を補正値として決定する（Ｓ１１０）。一方、ステップＳ１０２において「ＹＥＳ」である場合には、更にｎに１を加算し（Ｓ１０３）、ステップ１０４において本段（ｎ＝２）のＶdet,n+1が前段（ｎ＝１）のＶdet,nより小さいか否かを判定する。このように、本段のＶdet,n+1が前段のＶdet,nより小さい限りにおいてｎが暫時加算されていく。そして、当該ｎの加算ループの中でＶdetがＶrefを下回るようになれば、その時のｎが補正値（第１のＤＡＣ３１に入力するデジタル値）となる。
【００２６】
ステップＳ１０４において「ＮＯ」である場合、即ち本段のＶdetが前段のＶdetより小さくない場合には、ｎはＶdetを最小にできる値を超え、ｎの増加のみによってはＶdetをＶref以下に抑制することができないと判断できる。そこで、ｎから１を減算し（Ｓ１０５）、現段階でＶdetを最小にすることができるｎに戻す。
【００２７】
次いで、ｍに０をセットした後（Ｓ１０６）、ｍに１を加算する（Ｓ１０７）。次いで、本段（ｍ＝１）のＶdet,m+1が前段（ｍ＝０）のＶdet,mより小さいか否かを判定する（Ｓ１０８）。ステップＳ１０８において「ＹＥＳ」である場合、更にｍに１を加算し（Ｓ１０７）、再度本段（ｍ＝２）のＶdet,m+1が前段（ｍ＝０）のＶdet,mより小さいか否かを判定する（Ｓ１０８）。当該ｍの加算ループは上述ｎの場合と同様に、本段のＶdet,m+1が前段のＶdet,mを下回らなくなるまで続けられる。
【００２８】
ステップＳ１０８において「ＮＯ」の場合には、ｍはＶdetを最小にできる値を超えたと判断できるため、ｍから１を減算し（Ｓ１０９）、Ｖdetを最小にすることができるｍに戻す。その後、ステップＳ１０２に戻り、このときのＶdetがＶrefより大きくない場合（ＮＯ）には、このときのｎ，ｍを補正値、即ち上記第１及び第２のＤＡＣ３１，３２に入力するデジタル信号として決定する（Ｓ１１０）。
【００２９】
上記構成によれば、２ＬＯ信号の検波電圧と基準電圧との比較結果に基づいて２ＬＯ信号によるリーク電流を抑制するためのオフセット補正処理が行われる。これにより、温度、ＬＯ周波数等の外部環境による悪影響を受けることなくＬＯ信号によるリーク電流を確実に抑制することが可能となる。
【００３０】
実施の形態２
以下、本発明の実施の形態２について図を参照して説明するが、上記実施の形態１と同一又は同様の箇所については同一の符号を付してその説明を省略する。
【００３１】
図３は本実施の形態に係るハーモニックミキサ５１の構成を示している。ハーモニックミキサ５１はＩＦ端子２、ＬＯ端子４、第１のミキサ５、ＲＦ端子７、検波部１１、及び補正部１２を有する。
【００３２】
上記実施の形態１に係るハーモニックミキサ１はいわゆるイメージキャンセル型の構成となっている。しかし、本発明は原理的にミキサが１つの場合であっても適用可能なものである。
【００３３】
本実施の形態に係るハーモニックミキサ５１は上記実施の形態１に係るハーモニックミキサ１におけるハイブリッドカプラ３、第２のミキサ６、及び第２のＤＡＣ３２を有さない。また、本実施の形態に係る制御回路３３は、上述した図２のフローチャートにおいて第２のＤＡＣ６に出力するデジタル信号ｍに係るステップＳ１０６〜Ｓ１０９を実行しない。
【００３４】
このように、ミキサが１つの場合であっても、温度、ＬＯ周波数等の外部環境による悪影響を受けることなくＬＯ信号によるリーク電流を確実に抑制することが可能となる。
【００３５】
尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更可能なものである。
【符号の説明】
【００３６】
１，５１  ハーモニックミキサ
２  ＩＦ端子
３  ハイブリッドカプラ
４  ＬＯ端子
５  第１のミキサ
６  第２のミキサ
７  ＲＦ端子
１１  検波部
１２  補正部
２１  カプラ
２２  ＢＰＦ（バンドパスフィルタ）
２３  ＤＥＴ（検波回路）
３１  第１のＤＡＣ（デジタルアナログ変換器）
３２  第２のＤＡＣ
３３  制御回路
【図１】
2014003485.tif 000003
【図２】
2014003485.tif 000004
【図３】
2014003485.tif 000005
【図４】
2014003485.tif 000006