(57)【要約】【課題】マザー積層体のカット時に積層体に歪みが発生することを抑制できる電子部品の製造方法を提供することである。【解決手段】長方形状の複数の絶縁体層が積層されて構成され、かつ、複数の絶縁体層の第１の辺が連なって構成されている実装面を有する積層体１２、積層体１２内に設けられている回路素子、及び、該回路素子に電気的に接続され、かつ、長辺に引き出されている外部導体を備えている電子部品の製造方法。カット工程では、ｘ軸方向に延在し、かつ、集合導体１１４が並んでいるカットラインＣＬ３でマザー積層体１１２をカットする前に、ｚ軸方向に延在するカットラインＣＬ２でマザー積層体１１２をカットする。【選択図】図９
2014154716.tif 000002
【特許請求の範囲】
【請求項１】
長方形状の複数の絶縁体層が積層されて構成され、かつ、該複数の絶縁体層の第１の辺が連なって構成されている実装面を有する積層体、該積層体内に設けられている回路素子、及び、該回路素子に電気的に接続され、かつ、前記第１の辺に引き出されている外部導体を備えている電子部品の製造方法であって、
積層方向から平面視したときに、第１の方向と該第１の方向に直交する第２の方向からなる行列状に複数の前記積層体が配列されたマザー積層体を得る積層体作製工程と、
前記マザー積層体を複数の前記積層体にカットするカット工程と、
を備えており、
前記積層体作製工程では、前記積層体の前記第１の方向を交互に反転させながら複数の前記積層体を該第１の方向に並べて配置することにより、該第１の方向に隣り合う該積層体の前記外部導体が繋がった前記マザー積層体を得ており、
前記カット工程では、前記第２の方向に延在し、かつ、前記外部導体が並んでいる第１のカットラインで前記マザー積層体をカットする前に、前記第１の方向に延在する第２のカットラインで該マザー積層体をカットすること、
を特徴とする電子部品の製造方法。
【請求項２】
前記外部導体は、前記第１の辺及び該第１の辺に隣接する第２の辺に引き出されている第１の外部導体、及び、該第１の辺及び該第１の辺に隣接する第３の辺に引き出されている第２の外部導体を含んでおり、
前記積層体作製工程では、前記第２の方向に隣り合う前記積層体の前記第１の外部導体と前記第２の外部導体とが繋がった前記マザー積層体を得ており、
前記カット工程では、前記第２の方向に延在し、かつ、前記第１の外部導体及び前記第２の外部導体が配置されていない第３のカットラインで前記マザー積層体をカットし、前記第２のカットラインで該マザー積層体をカットし、前記第１のカットラインで該マザー積層体をカットすること、
を特徴とする請求項１に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関し、より特定的には、絶縁体層が積層された電子部品の製造方法に関する。
【背景技術】
【０００２】
従来の電子部品の製造方法に関する発明としては、例えば、特許文献１に記載のコモンモードノイズフィルタが知られている。図１１は、特許文献１に記載のコモンモードノイズフィルタ５００のマザー積層体５１２を透視した図である。
【０００３】
コモンモードノイズフィルタ５００は、積層体５０２及び外部電極５０４ａ，５０４ｂを備えている。外部電極５０４ａ，５０４ｂはそれぞれ、積層体５０２の２つの面に跨っている。以上のようなコモンモードノイズフィルタ５００は、積層体５１２がマトリクス状に配列されたマザー積層体５１２をカットすることによって作製される。カットの際には、例えば、左右方向に延在するカットラインＣＬ１１によりマザー積層体５１２をカットした後に、上下方向に延在するカットラインＣＬ１２によりマザー積層体５１２をカットする。
【０００４】
ところで、マザー積層体５１２をカットラインＣＬ１１によりカットすると、マザー積層体５１２が左右方向に延在する集合体５１２ａに分割される。この際、以下の理由により、積層体５０２に歪みが発生するおそれがある。カットラインＣＬ１１上には、外部電極５０４ａ，５０４ｂが設けられている。よって、カットラインＣＬ１１によりマザー積層体５１２をカットする際には、絶縁体層をカットするとともに、外部電極５０４ａ，５０４ｂもカットする。外部電極５０４ａ，５０４ｂは、積層体５１２を構成しているセラミックよりも高い延性を有する導体により作製されている。そのため、外部電極５０４ａ，５０４ｂは、積層体１２に比べてカットされにくい。
よって、外部電極５０４ａ，５０４ｂのカットの際には、外部電極５０４ａ，５０４ｂに大きな力が加わり、外部電極５０４ａ，５０４ｂに加わった力がマザー積層体５１２に伝わる。このとき、分割される集合体５１２ａが左右方向に延在しているので、大きな力が集合体５１２ａに加わると、集合体５１２ａにねじれなどの歪みが発生しやすい。その結果、積層体５１２に歪みが発生する。このような歪みは、積層体５１２内においてクラックの発生の原因となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６５９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、マザー積層体のカット時に積層体に歪みが発生することを抑制できる電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る電子部品の製造方法は、長方形状の複数の絶縁体層が積層されて構成され、かつ、該複数の絶縁体層の第１の辺が連なって構成されている実装面を有する積層体、該積層体内に設けられている回路素子、及び、該回路素子に電気的に接続され、かつ、前記第１の辺に引き出されている外部導体を備えている電子部品の製造方法であって、積層方向から平面視したときに、第１の方向と該第１の方向に直交する第２の方向からなる行列状に複数の前記積層体が配列されたマザー積層体を得る積層体作製工程と、前記マザー積層体を複数の前記積層体にカットするカット工程と、を備えており、前記積層体作製工程では、前記積層体の前記第１の方向を交互に反転させながら複数の前記積層体を該第１の方向に並べて配置することにより、該第１の方向に隣り合う該積層体の前記外部導体が繋がった前記マザー積層体を得ており、前記カット工程では、前記第２の方向に延在し、かつ、前記外部導体が並んでいる第１のカットラインで前記マザー積層体をカットする前に、前記第１の方向に延在する第２のカットラインで該マザー積層体をカットすること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、マザー積層体のカット時に積層体に歪みが発生することを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る電子部品の外観斜視図である。
【図２】図１の電子部品の分解斜視図である。
【図３】電子部品の製造時の平面図である。
【図４】電子部品の製造時の平面図である。
【図５】電子部品の製造時の平面図である。
【図６】電子部品の製造時の平面図である。
【図７】電子部品の製造時の平面図である。
【図８】電子部品の製造時の平面図である。
【図９】電子部品の製造時の平面図である。
【図１０】電子部品の製造時の平面図である。
【図１１】特許文献１に記載のコモンモードノイズフィルタのマザー積層体を透視した図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の実施形態に係る電子部品の製造方法について説明する。
【００１１】
（電子部品の構成）
以下に、一実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の分解斜視図である。以下では、電子部品１０の積層方向をｙ軸方向と定義する。また、ｙ軸方向から平面視したときに、電子部品１０の長辺が延在している方向をｘ軸方向と定義し、電子部品１０の短辺が延在している方向をｚ軸方向と定義する。
【００１２】
電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４ａ，１４ｂ、引き出し導体４０ａ，４０ｂ及びコイルＬ（回路素子）を備えている。
【００１３】
積層体１２は、図２に示すように、複数の絶縁体層１６ａ〜１６ｐがｙ軸方向の負方向側から正方向側へとこの順に並ぶように積層されて構成されており、直方体状をなしている。よって、積層体１２は、上面Ｓ１、底面Ｓ２、端面Ｓ３，Ｓ４及び側面Ｓ５，Ｓ６を有している。上面Ｓ１は、積層体１２のｚ軸方向の正方向側の面である。底面Ｓ２は、積層体１２のｚ軸方向の負方向側の面であり、電子部品１０の回路基板への実装の際に該回路基板と対向する実装面である。上面Ｓ１及び底面Ｓ２はそれぞれ、絶縁体層１６ａ〜１６ｐのｚ軸方向の正方向側の長辺及び負方向側の長辺が連なることにより構成されている。端面Ｓ３，Ｓ４はそれぞれ、積層体１２のｘ軸方向の負方向側及び正方向側の面である。端面Ｓ３，Ｓ４はそれぞれ、絶縁体層１６ａ〜１６ｐのｘ軸方向の負方向側の短辺及び正方向側の短辺が連なることにより構成されている。また、端面Ｓ３，Ｓ４は、底面Ｓ２に隣接している。側面Ｓ５，Ｓ６はそれぞれ、積層体１２のｙ軸方向の正方向側及び負方向側に位置する面である。
【００１４】
絶縁体層１６ａ〜１６ｐは、図２に示すように、長方形状をなしており、例えば、硼珪酸ガラスを主成分とする絶縁材料により形成されている。以下では、絶縁体層１６ａ〜１６ｐのｙ軸方向の正方向側の面を表面と称し、絶縁体層１６ａ〜１６ｐのｙ軸方向の負方向側の面を裏面と称す。
【００１５】
コイルＬは、積層体１２内に設けられている回路素子であり、コイル導体１８ａ〜１８ｊ及びビアホール導体ｖ１〜ｖ１０を含んでいる。コイルＬは、コイル導体１８ａ〜１８ｊがビアホール導体ｖ１〜ｖ１０により接続されることにより構成されている。また、コイルＬは、ｙ軸方向に延在する巻回軸を有しており、ｙ軸方向の正方向側から平面視したときに、時計回りに旋回しながら、ｙ軸方向の負方向側から正方向側へと進行する螺旋状をなしている。
【００１６】
コイル導体１８ａ〜１８ｊは、絶縁体層１６ｄ〜１６ｍの表面上に設けられている。コイル導体１８ａ〜１８ｊは、ｙ軸方向から平面視したときに互いに重なりあって環状の軌道を形成している。また、コイル導体１８ａ〜１８ｊは、軌道の一部が切り欠かれた構造をなしており、時計回り方向に旋回する線状導体である。以下では、ｙ軸方向の正方向側から平面視したときにおけるコイル導体１８ａ〜１８ｊの時計回り方向の下流側の端部を単に下流端と呼び、ｙ軸方向の正方向側から平面視したときにおけるコイル導体１８ａ〜１８ｊの時計回り方向の上流側の端部を単に上流端と呼ぶ。以上のように構成されたコイル導体１８ａ〜１８ｊは、例えば、Ａｇを主成分とする導電性材料により作製されている。
【００１７】
ビアホール導体ｖ１〜ｖ４はそれぞれ、絶縁体層１６ｅ〜１６ｈをｙ軸方向に貫通している。ビアホール導体ｖ５，ｖ６は、絶縁体層１６ｉをｙ軸方向に貫通している。ビアホール導体ｖ７〜ｖ１０はそれぞれ、絶縁体層１６ｊ〜１６ｍをｙ軸方向に貫通している。
【００１８】
ビアホール導体ｖ１は、コイル導体１８ａの下流端とコイル導体１８ｂの上流端とを接続している。ビアホール導体ｖ２は、コイル導体１８ｂの下流端とコイル導体１８ｃの上流端とを接続している。ビアホール導体ｖ３は、コイル導体１８ｃの下流端とコイル導体１８ｄの上流端とを接続している。ビアホール導体ｖ４は、コイル導体１８ｄの下流端とコイル導体１８ｅの上流端とを接続している。
【００１９】
ビアホール導体ｖ５は、コイル導体１８ｅとコイル導体１８ｆの上流端とを接続している。ビアホール導体ｖ６は、コイル導体１８ｅの下流端とコイル導体１８ｆとを接続している。
【００２０】
ビアホール導体ｖ７は、コイル導体１８ｆの下流端とコイル導体１８ｇの上流端とを接続している。ビアホール導体ｖ８は、コイル導体１８ｇの下流端とコイル導体１８ｈの上流端とを接続している。ビアホール導体ｖ９は、コイル導体１８ｈの下流端とコイル導体１８ｉの上流端とを接続している。ビアホール導体ｖ１０は、コイル導体１８ｉの下流端とコイル導体１８ｊの上流端とを接続している。
【００２１】
ビアホール導体ｖ１〜ｖ１０は、例えば、Ａｇを主成分とする導電性材料により作製されている。
【００２２】
外部電極１４ａは、図１に示すように、底面Ｓ２及び端面Ｓ３に跨って積層体１２から露出した状態で、積層体１２に埋設されている。これにより、外部電極１４ａは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。そして、外部電極１４ａは、図２に示すように、外部導体２５ａ〜２５ｊが積層されて構成されている。
【００２３】
外部導体２５ａ〜２５ｊはそれぞれ、図２に示すように、絶縁体層１６ｄ〜１６ｍをｙ軸方向に貫通している。外部導体２５ａ〜２５ｊは、Ｌ字型をなしており、ｙ軸方向から平面視したときに、絶縁体層１６ｄ〜１６ｍのｘ軸方向の負方向側の短辺及びｚ軸方向の負方向側の長辺が交差する角に設けられている。これにより、外部導体２５ａ〜２５ｊは、ｚ軸方向の負方向側の長辺及び該長辺に隣接するｘ軸方向の負方向側の短辺に引き出されている。外部導体２５ａ〜２５ｊは、積層されることによって、電気的に接続されている。
【００２４】
外部電極１４ｂは、図１に示すように、底面Ｓ２及び端面Ｓ４に跨って積層体１２から露出した状態で、積層体１２に埋設されている。これにより、外部電極１４ｂは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。そして、外部電極１４ｂは、図２に示すように、外部導体３５ａ〜３５ｊが積層されて構成されている。
【００２５】
外部導体３５ａ〜３５ｊはそれぞれ、図２に示すように、絶縁体層１６ｄ〜１６ｍをｙ軸方向に貫通している。外部導体３５ａ〜３５ｊは、Ｌ字型をなしており、ｙ軸方向から平面視したときに、絶縁体層１６ｄ〜１６ｍのｘ軸方向の正方向側の短辺及びｚ軸方向の負方向側の長辺が交差する角に設けられている。これにより、外部導体３５ａ〜３５ｊは、ｚ軸方向の負方向側の長辺及び該長辺に隣接するｘ軸方向の正方向側の短辺に引き出されている。外部導体３５ａ〜３５ｊは、積層されることによって、電気的に接続されている。
【００２６】
引き出し導体４０ａは、絶縁体層１６ｄの表面上に設けられており、コイル導体１８ａの上流端と外部導体２５ａとを接続している。これにより、外部電極１４ａは、コイルＬに電気的に接続されている。
【００２７】
引き出し導体４０ｂは、絶縁体層１６ｍの表面上に設けられており、コイル導体１８ｊの下流端と外部導体３５ｊとを接続している。これにより、外部電極１４ｂは、コイルＬに電気的に接続されている。
【００２８】
（電子部品の製造方法）
以下に、本実施形態に係る電子部品１０の製造方法について図面を参照しながら説明する。図３ないし図９は、電子部品１０の製造時の平面図である。
【００２９】
まず、図３に示すように、硼珪酸ガラスを主成分とする絶縁ペーストをスクリーン印刷により塗布することを繰り返して、絶縁ペースト層１１６ａ〜１１６ｄを形成する。該絶縁ペースト層１１６ａ〜１１６ｄは、コイルＬよりも外側に位置する外層用絶縁体層である絶縁体層１６ａ〜１６ｄとなるべきペースト層である。
【００３０】
次に、図４に示すように、フォトリソグラフィ工程により、複数のコイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａを形成する。具体的には、Ａｇを金属主成分とする感光性導電ペーストをスクリーン印刷により塗布して、導電ペースト層を絶縁ペースト層１１６ｄ上に形成する。更に、導電ペースト層にフォトマスクを介して紫外線等を照射し、アルカリ溶液等で現像する。これにより、コイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａは、絶縁ペースト層１１６ｄ上に形成される。
【００３１】
なお、複数のコイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａを、ｙ軸方向から平面視したときに、ｚ軸方向とｘ軸方向とからなる行列に配列して形成する。ただし、複数のコイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａのｚ軸方向を交互に反転させながらｚ軸方向に並ぶように配列する。本実施形態では、ｚ軸方向に隣り合うコイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａは、点対称の関係にある。また、ｘ軸方向に隣り合うコイル導体１８ａ、外部導体２５ａ，３５ａ及び引き出し導体４０ａは、同じ方向に配列されている。このように配列されることにより、２つの外部導体２５ａと２つの外部導体３５ａとが繋がって、十字型の集合導体１１４ａを形成している。
【００３２】
次に、図５に示すように、フォトリソグラフィ工程により、開口ｈ１及びビアホールＨ１が設けられた絶縁ペースト層１１６ｅを形成する。具体的には、感光性絶縁ペーストをスクリーン印刷により塗布して、絶縁ペースト層を絶縁ペースト層１１６ｄ上に形成する。更に、絶縁ペースト層にフォトマスクを介して紫外線等を照射し、アルカリ溶液等で現像する。絶縁ペースト層１１６ｅは、絶縁体層１６ｅとなるべきペースト層である。開口ｈ１は、集合導体１１４ｂと一致する十字型の孔である。
【００３３】
なお、開口ｈ１及びビアホールＨ１を、ｙ軸方向から平面視したときに、ｚ軸方向とｘ軸方向とからなる行列に配列して形成する。ただし、開口ｈ１及びビアホールＨ１のｚ軸方向を交互に反転させながらｚ軸方向に並ぶように配列する。
【００３４】
次に、図６に示すように、フォトリソグラフィ工程により、コイル導体１８ｂ、外部導体２５ｂ，３５ｂ及びビアホール導体ｖ１を形成する。具体的には、Ａｇを金属主成分とする感光性導電ペーストをスクリーン印刷により塗布して、導電ペースト層を絶縁ペースト層１１６ｅ上、開口ｈ１及びビアホールＨ１内に形成する。更に、導電ペースト層にフォトマスクを介して紫外線等を照射し、アルカリ溶液等で現像する。これにより、外部導体２５ｂ，３５ｂは、開口ｈ１内に形成され、ビアホール導体ｖ１は、ビアホールＨ１内に形成され、コイル導体１８ｂは、絶縁ペースト層１１６ｅ上に形成される。
【００３５】
なお、コイル導体１８ｂ、外部導体２５ｂ，３５ｂ及びビアホール導体ｖ１を、ｙ軸方向から平面視したときに、ｚ軸方向とｘ軸方向とからなる行列に配列して形成する。ただし、コイル導体１８ｂ、外部導体２５ｂ，３５ｂ及びビアホール導体ｖ１のｚ軸方向を交互に反転させながらｚ軸方向に並ぶように配列する。
【００３６】
この後、図５及び図６に示す工程と同じ工程を繰り返すことにより、絶縁ペースト層１１６ｆ〜１１６ｍ、コイル導体１８ｃ〜１８ｊ、外部導体２５ｃ〜２５ｊ，３５ｃ〜３５ｊ及びビアホール導体ｖ２〜ｖ１０を形成する。これにより、図７に示すように、絶縁ペースト層１１６ｍにコイル導体１８ｊ、外部導体２５ｊ，３５ｊ及び引き出し導体４０ｂが形成される。
【００３７】
次に、図８に示すように、絶縁ペーストをスクリーン印刷により塗布することを繰り返して、絶縁ペースト層１１６ｎ〜１１６ｐを形成する。該絶縁ペースト層１１６ｎ〜１１６ｐは、コイルＬよりも外側に位置する外層用絶縁体層である絶縁体層１６ｎ〜１６ｐとなるべきペースト層である。以上の工程を経て、ｚ軸方向とｘ軸方向とからなる行列に積層体１２が配列されたマザー積層体１１２を得る。
【００３８】
なお、マザー積層体１１２では、図９に示すように、積層体１２のｚ軸方向を交互に反転させながら複数の積層体１２をｚ軸方向に並べて配置している。これにより、ｚ軸方向に隣り合う外部導体２５ａ〜２５ｊと外部導体３５ａ〜３５ｊとがそれぞれ繋がっている。更に、ｘ軸方向に隣り合う外部導体２５ａ〜２５ｊと外部導体３５ａ〜３５ｊとがそれぞれ繋がっている。このように、２つの外部導体２５ａ〜２５ｊと２つの外部導体３５ａ〜３５ｊが繋がることにより十字型の集合導体１１４ａ〜１１４ｊが形成されている。図９では、図面が煩雑になることを防止するために、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊ（集合導体１１４ａ〜１１４ｊ）のみを透視して図示した。
【００３９】
次に、ダイシング等によりマザー積層体１１２を複数の未焼成の積層体１２にカットする。マザー積層体１１２のカット工程では、カットにより形成されるカット面において外部電極１４ａ，１４ｂを積層体１２から露出させる。カット工程では、電鋳ブレードをダイシングブレードとして用いる。回転数は、３００００ｒｐｍであり、カット速度は、１００ｍｍ／ｓ以上である。以下に、カット工程について図９を参照しながらより詳細に説明する。
【００４０】
最初に、カットラインＣＬ１（第３のカットライン）でマザー積層体１１２をカットする。カットラインＣＬ１は、ｘ軸方向に延在し、かつ、集合導体１１４ａ〜１１４ｊ（すなわち、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊ）が配置されていないカットラインである。これにより、マザー積層体１１２は、ｘ軸方向に延在する複数の集合体１１２ａに分割される。
【００４１】
次に、カットラインＣＬ２（第２のカットライン）でマザー積層体１１２をカットする。カットラインＣＬ２は、ｚ軸方向に延在するカットラインである。カットラインＣＬ２上には、集合導体１１４ａ〜１１４ｊ（すなわち、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊ）が配置されている。これにより、集合導体１１４ａ〜１１４ｊが２つに分割される。また、集合体１１２ａは、複数の集合体１１２ｂに分割される。集合体１１２ｂは、ｚ軸方向に隣り合う２つの積層体１２からなる。なお、図９では、代表的な集合体１１２ｂのみに参照符号を付した。
【００４２】
次に、カットラインＣＬ３（第１のカットライン）でマザー積層体１１２をカットする。カットラインＣＬ３は、ｘ軸方向に延在し、かつ、集合導体１１４ａ〜１１４ｊ（すなわち、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊ）が配置されているカットラインである。カットラインＣＬ１とカットラインＣＬ３とは、ｚ軸方向に交互に並んでいる。これにより、集合導体１１４ａ〜１１４ｊが外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊに分割される。また、各集合体１１２ｂは、２個の積層体１２に分割される。以上のように、カットラインＣＬ１〜ＣＬ３でマザー積層体１１２がカットされることにより、未焼成の複数の積層体１２が得られる。なお、未焼成の積層体１２のサイズは、０．４ｍｍ〜０．５ｍｍ×０．２ｍｍ〜０．３ｍｍ×０．２ｍｍ〜０．３ｍｍである。
【００４３】
次に、未焼成の積層体１２を所定条件で焼成し、積層体１２を得る。更に、積層体１２に対してバレル研磨加工を施す。
【００４４】
最後に、外部電極１４ａ，１４ｂが積層体１２から露出している部分に、２μｍ〜７μｍの厚さを有するＮｉめっき及び２μｍ〜７μｍの厚さを有するＳｎめっきを施す。以上の工程を経て、電子部品１０が完成する。
【００４５】
（効果）
以上のように構成された電子部品１０の製造方法によれば、マザー積層体１１２のカット時に積層体１２に歪みが発生することを抑制できる。より詳細には、カットラインＣＬ１、カットラインＣＬ２、カットラインＣＬ３の順にマザー積層体１１２をカットしている。カットラインＣＬ１上には、集合導体１１４ａ〜１１４ｊが配置されていない。そのため、カットラインＣＬ１でマザー積層体１１２をカットする際には、集合導体１１４ａ〜１１４ｊがカットされないので、積層体１２に歪みが発生しにくい。
【００４６】
更に、カットラインＣＬ２でマザー積層体１１２をカットする際には、マザー積層体１１２は、カットラインＣＬ１によりカットされて、集合体１１２ａに分割されている。そのため、集合導体１１４ａ〜１１４ｊをカットしているときに集合体１１２ａに加わっている力は、該集合体１１２ａに隣り合う集合体１１２ａには伝わらない。これにより、マザー積層体１１２に大きな変形が生じることが抑制される。すなわち、積層体１２に歪みが発生することが抑制される。
【００４７】
更に、カットラインＣＬ３でマザー積層体１１２をカットする際には、マザー積層体１１２は、カットラインＣＬ２によりカットされて、集合体１１２ｂに分割されている。そのため、集合導体１１４ａ〜１１４ｊをカットしているときに集合体１１２ｂに加わっている力は、該集合体１１２ｂに隣り合う集合体１１２ｂに伝わらない。これにより、マザー積層体１１２に大きな変形が生じることが抑制される。すなわち、積層体１２に歪みが発生することが抑制される。
【００４８】
（変形例）
以下に、変形例に係る電子部品の製造方法について図面を参照しながら説明する。図１０は、電子部品１０ａの製造時の平面図である。なお、図１０では、図９と同様に、図面が煩雑になることを防止するために、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊのみを透視して図示した。
【００４９】
変形例に係る電子部品１０ａは、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊの形状において電子部品１０と相違する。そこで、以下では、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊについて説明し、その他の構成については説明を省略する。
【００５０】
図１０に示すように、外部導体２５ａ〜２５ｊ，３５ａ〜３５ｊは、底面Ｓ２を構成する長辺にのみ引き出されており、該長辺に隣接する短辺には引き出されていない。このような電子部品１０ａの製造方法では、カット手順を電子部品１０の製造方法と異ならせることができる。
【００５１】
より詳細には、電子部品１０ａの製造方法では、カットラインＣＬ２、カットラインＣＬ１、カットラインＣＬ３の順にマザー積層体１１２をカットしてもよいし、カットラインＣＬ２、カットラインＣＬ３、カットラインＣＬ１の順にマザー積層体をカットしてもよいし、カットラインＣＬ１、カットラインＣＬ２、カットラインＣＬ３の順にマザー積層体をカットしてもよい。すなわち、カットラインＣＬ３でマザー積層体１１２をカットする前に、カットラインＣＬ２でマザー積層体１１２をカットすればよい。外部導体２５ａ〜２５ｊ，３５ａ，３５ｊをカットする際に、ｘ軸方向に隣り合う積層体１２同士が分割されていればよい。これにより、積層体１２の変形が抑制される。
【００５２】
（その他の実施形態）
本発明にかかる電子部品の製造方法は、電子部品１０，１０ａの製造方法に限らずその要旨の範囲内において変更可能である。
【００５３】
なお、電子部品１０，１０ａでは、印刷工法によってマザー積層体１１２を得ているが、コイル導体が形成されたセラミックグリーンシートを積層する逐次圧着工法によってマザー積層体１１２を得てもよい。
【００５４】
なお、電子部品１０，１０ａに設けられている回路素子は、コイルＬであったが、コンデンサであってもよいし、コイル及びコンデンサ以外の回路素子であってもよいし、これらの回路素子が組み合わされたものであってもよい。
【産業上の利用可能性】
【００５５】
以上のように、本発明は、電子部品の製造方法に有用であり、特に、マザー積層体のカット時に積層体に歪みが発生することを抑制できる点において優れている。
【符号の説明】
【００５６】
ＣＬ１〜ＣＬ３  カットライン
Ｌ  コイル
Ｓ２  底面
１０，１０ａ  電子部品
１２  積層体
１４ａ，１４ｂ  外部電極
１６ａ〜１６ｐ  絶縁体層
１８ａ〜１８ｊ  コイル導体
２５ａ〜２５ｊ，３５ａ〜３５ｊ  外部導体
１１２  マザー積層体
１１４ａ〜１１４ｊ  集合導体
１１６ａ〜１１６ｐ  絶縁ペースト層
【図１】
2014154716.tif 000003
【図２】
2014154716.tif 000004
【図３】
2014154716.tif 000005
【図４】
2014154716.tif 000006
【図５】
2014154716.tif 000007
【図６】
2014154716.tif 000008
【図７】
2014154716.tif 000009
【図８】
2014154716.tif 000010
【図９】
2014154716.tif 000011
【図１０】
2014154716.tif 000012
【図１１】
2014154716.tif 000013
【手続補正書】
【提出日】平成26年1月28日(2014.1.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
長方形状の複数の絶縁体層が積層されて構成され、かつ、該複数の絶縁体層の第１の辺が連なって構成されている実装面を有する積層体、該積層体内に設けられている回路素子、及び、該回路素子に電気的に接続され、かつ、前記第１の辺に引き出されている外部導体を備えている電子部品の製造方法であって、
積層方向から平面視したときに、第１の方向と該第１の方向に直交する第２の方向からなる行列状に複数の前記積層体が配列されたマザー積層体を得る積層体作製工程と、
前記マザー積層体を複数の前記積層体にカットするカット工程と、
を備えており、
前記積層体作製工程では、前記第１の方向に隣り合う２個の前記積層体の前記外部導体が繋がり、かつ、積層方向から平面視したときに、該２個の積層体に設けられた各回路素子が互いに点対称の関係にある前記マザー積層体を得ており、
前記カット工程では、前記第２の方向に延在し、かつ、前記外部導体が並んでいる第１のカットラインで前記マザー積層体をカットする前に、前記第１の方向に延在する第２のカットラインで該マザー積層体をカットすること、
を特徴とする電子部品の製造方法。
【請求項２】
前記外部導体は、前記第１の辺及び該第１の辺に隣接する第２の辺に引き出されている第１の外部導体、及び、該第１の辺及び該第１の辺に隣接する第３の辺に引き出されている第２の外部導体を含んでおり、
前記積層体作製工程では、前記第２の方向に隣り合う前記積層体の前記第１の外部導体と前記第２の外部導体とが繋がった前記マザー積層体を得ており、
前記カット工程では、前記第２の方向に延在し、かつ、前記第１の外部導体及び前記第２の外部導体が配置されていない第３のカットラインで前記マザー積層体をカットし、前記第２のカットラインで該マザー積層体をカットし、前記第１のカットラインで該マザー積層体をカットすること、
を特徴とする請求項１に記載の電子部品の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一形態に係る電子部品の製造方法は、長方形状の複数の絶縁体層が積層されて構成され、かつ、該複数の絶縁体層の第１の辺が連なって構成されている実装面を有する積層体、該積層体内に設けられている回路素子、及び、該回路素子に電気的に接続され、かつ、前記第１の辺に引き出されている外部導体を備えている電子部品の製造方法であって、積層方向から平面視したときに、第１の方向と該第１の方向に直交する第２の方向からなる行列状に複数の前記積層体が配列されたマザー積層体を得る積層体作製工程と、前記マザー積層体を複数の前記積層体にカットするカット工程と、を備えており、前記積層体作製工程では、前記第１の方向に隣り合う２個の前記積層体の前記外部導体が繋がり、かつ、積層方向から平面視したときに、該２個の積層体に設けられた各回路素子が互いに点対称の関係にある前記マザー積層体を得ており、前記カット工程では、前記第２の方向に延在し、かつ、前記外部導体が並んでいる第１のカットラインで前記マザー積層体をカットする前に、前記第１の方向に延在する第２のカットラインで該マザー積層体をカットすること、を特徴とする。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2014154716.tif 000014