(57)【要約】【課題】分割電極構造を有する光変調器の消費電力を低減すること。【解決手段】光変調部１１は、光導波路１１１、１１２の上に位相変調領域ＰＭ１＿０〜ＰＭ１＿７、ＰＭ２＿０〜ＰＭ２＿７が形成され、ｎ値の光信号ＯＵＴを出力する。デコーダ１２は、入力デジタル信号ＤＩＮをデコードした信号Ｄ１〜Ｄ７を出力する。駆動回路１４は、位相変調領域ＰＭ１＿０〜ＰＭ１＿７、ＰＭ２＿０〜ＰＭ２＿７と接続され、内部回路の切り替えで帯域、消費電流を切替えることができるドライバＤＲ１１〜ＤＲ１７を有する。ドライバＤＲ１１〜ＤＲ１７から対応する位相変調領域に、入力デジタル信号ＤＩＮに応じた駆動信号が出力される。判定回路１３は、要求伝送レート情報ＩＮＦを受けて、ドライバＤＲ１１〜ＤＲ１７に設定する帯域を判定する。切替制御回路１５は、判定結果で示された帯域に基づき、ドライバＤＲ１１〜ＤＲ１７の内部回路の切り替えを行う。【選択図】図８
2014163971.tif 000002
【特許請求の範囲】
【請求項１】
光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した光信号を出力する光変調部と、
入力デジタル信号をデコードした信号を出力するデコーダと、
前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、
外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、
前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備える、
光変調器。
【請求項２】
前記ドライバは、
供給されるバイアス電圧に応じて、流れる電流が調整可能であり、
前記内部回路を切り替えることにより出力抵抗が切り替わり、
前記駆動回路は、前記バイアス電圧を出力するバイアス回路を備え、
前記バイアス回路は、前記駆動信号が一定振幅となるように前記複数のドライバに前記バイアス電圧を出力する、
請求項１に記載の光変調器。
【請求項３】
前記ドライバは、
第１の電源と第２の電源との間に接続され、制御端子に差動入力信号の一方が入力され、一端から前記駆動信号である差動信号の一方を出力する第１のトランジスタと、
前記第１の電源と前記第２の電源との間に接続され、制御端子に前記差動入力信号の他方が入力され、一端から前記駆動信号である前記差動信号の他方を出力する第２のトランジスタと、
一端が前記第２の電源と接続され、他端が前記第１のトランジスタ及び前記第２のトランジスタと接続され、制御端子に前記バイアス電圧が印加される第３のトランジスタと、
前記第１のトランジスタと直列に接続される複数の第１の抵抗と、
前記複数の第１の抵抗のそれぞれと直列に接続される複数の第１のスイッチと、
前記第２のトランジスタと直列に接続される複数の第２の抵抗と、
前記複数の第２の抵抗のそれぞれと直列に接続される複数の第２のスイッチと、を備え、
前記切替制御回路は、
前記複数の第１のスイッチのそれぞれを開閉することにより、前記第１のトランジスタと接続される前記第１の抵抗の数を制御し、
前記複数の第２のスイッチのそれぞれを開閉することにより、前記第２のトランジスタと接続される前記第２の抵抗の数を制御する、
請求項２に記載の光変調器。
【請求項４】
前記切替制御回路は、
前記要求伝送レートが減少するのにともない、前記第１のトランジスタと接続される前記第１の抵抗の数を減少させ、前記第２のトランジスタと接続される前記第２の抵抗の数を減少させる、
請求項３に記載の光変調器。
【請求項５】
前記バイアス回路は、
振幅値信号と参照電圧とを比較し、比較結果を前記バイアス電圧として出力する演算増幅器と、
２つの入力端子がそれぞれ前記第１の電源及び前記第２の電源と接続され、一方の出力端子から前記バイアス電圧に応じた前記参照電圧を出力し、他方の出力端子の電圧が固定される差動増幅器と、を備える、
請求項３又は４に記載の光変調器。
【請求項６】
前記差動増幅器は、
前記第１の電源と前記第２の電源との間に接続され、制御端子が前記第１の電源と接続され、一端から前記参照電圧を出力する第４のトランジスタと、
前記第１の電源と前記第２の電源との間に接続され、制御端子が前記第２の電源と接続され、一端の電圧が固定された第５のトランジスタと、
一端が前記第２の電源と接続され、他端が前記第４のトランジスタ及び前記第５のトランジスタと接続され、制御端子に前記バイアス電圧が印加される第６のトランジスタと、
前記第４のトランジスタと直列に接続される複数の第３の抵抗と、
前記複数の第３の抵抗のそれぞれと直列に接続される複数の第３のスイッチと、
前記第５のトランジスタと直列に接続される複数の第４の抵抗と、
前記複数の第４の抵抗のそれぞれと直列に接続される複数の第４のスイッチと、を備え、
前記切替制御回路は、
前記複数の第３のスイッチのそれぞれを開閉することにより、前記第４のトランジスタと接続される前記第３の抵抗の数を制御し、
前記複数の第４のスイッチのそれぞれを開閉することにより、前記第５のトランジスタと接続される前記第４の抵抗の数を制御する、
請求項５に記載の光変調器。
【請求項７】
前記切替制御回路は、
前記要求伝送レートが減少するのにともない、前記第４のトランジスタと接続される前記第３の抵抗の数を減少させ、前記第５のトランジスタと接続される前記第４の抵抗の数を減少させる、
請求項６に記載の光変調器。
【請求項８】
前記ドライバは、
入力信号である前記入力デジタル信号をデコードした前記信号を反転させた前記駆動信号を出力する複数のインバータと、
前記複数のインバータと直列に接続され、開閉することで前記インバータへの電源を供給し、又は供給を遮断する複数の第５のスイッチと、を備え、
前記切替制御回路は、
前記複数の第５のスイッチのそれぞれを開閉することにより、電源供給を受ける前記インバータの数を制御する、
請求項１に記載の光変調器。
【請求項９】
前記インバータは、
一端が第１の電源と接続される第１導電型のトランジスタと、
一端が第２の電源と接続される第２導電型のトランジスタと、を備え、
前記第１導電型のトランジスタ及び前記第２導電型のトランジスタの制御端子には前記入力信号が入力され、
前記第１導電型のトランジスタ及び前記第２導電型のトランジスタの他端から、前記駆動信号が出力される、
請求項８に記載の光変調器。
【請求項１０】
前記切替制御回路は、
前記要求伝送レートが減少するのにともない、電源供給を受ける前記インバータの数を減少させる、
請求項８又は９に記載の光変調器。
【請求項１１】
前記光変調部は、２つに分波された前記入力光がそれぞれ２本の前記光導波路を伝搬し、前記２つに分波された前記入力光の両方又は一方を位相変調した後に合波して、前記光信号を生成する、
請求項１乃至１０のいずれか一項に記載の光変調器。
【請求項１２】
前記光変調部は、
前記入力光を第１の入力光と第２の入力光に分波する第１の光合分波器と、
前記第１の入力光が伝搬する第１の光導波路と、
前記第２の入力光が伝搬する第２の光導波路と、
前記第１の光導波路から出力される光と前記第２の光導波路から出力される光とを合波して、前記光信号を出力する第２の光合分波器と、
前記第１の光導波路上に形成された複数の第１の位相変調領域と、
前記第２の光導波路上に形成された複数の第２の位相変調領域と、を備える、
請求項１１に記載の光変調器。
【請求項１３】
光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した光信号を出力する光変調部と、
前記入力光を出力する光源と、
入力デジタル信号をデコードした信号を出力するデコーダと、
前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、
外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、
前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備える、
光送信器。
【請求項１４】
光信号を出力する光送信器と、
前記光信号を受信する光受信器と、を備え、
光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した前記光信号を出力する光変調部と、
前記入力光を出力する光源と、
入力デジタル信号をデコードした信号を出力するデコーダと、
前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、
外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、
前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備える、
光送受信システム。
【請求項１５】
外部から入力される要求伝送レートを示す情報を受けて、光変調部の光導波路上に形成された複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバに設定する帯域を判定し、
前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行い、
前記複数のドライバから、入力デジタル信号をデコードした信号に基づいて、対応する位相変調領域に駆動信号を出力し、
前記複数の位相変調領域により入力光をｎ（ｎは、２以上の整数）値変調した光信号を光変調部から出力する、
光変調器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調器、光送信器、光送受信システム及び光変調器の制御方法に関する。
【背景技術】
【０００２】
インターネットや映像配信等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴い、幹線系やメトロ系ではより長距離大容量かつ高信頼な高密度波長多重光ファイバ通信システムの導入が進んでいる。また、加入者系においても、光ファイバアクセスサービスの普及が急速に進んでいる。こうした光ファイバを使用した通信システムでは、光伝送路である光ファイバの敷設コスト低減や、光ファイバ１本当たりの伝送帯域利用効率を高めることが重要である。このため、複数の異なる波長の光信号を多重化して伝送する、波長多重技術が広く用いられている。
【０００３】
波長多重光ファイバ通信システム向け光送信器には、高速光変調が可能で、その光信号波長依存性が小さく、さらに長距離信号伝送時の受信光波形劣化を招く不要な光位相変調成分（変調方式が光強度変調方式の場合）または光強度変調成分（変調方式が光位相変調方式の場合）が極力抑えられた光変調器が要求される。こうした用途には、光導波路型マッハツェンダ（以下ＭＺ：Ｍａｃｈ−Ｚｅｈｎｄｅｒ）干渉計と同様の光導波路型の光位相変調器を組み込んだ、ＭＺ光強度変調器が実用的である。
【０００４】
また、１波長チャンネル当りの伝送容量拡大にあたっては、課題となるスペクトル利用効率および光ファイバの波長分散や偏波モード分散に対する耐性の観点から、通常の２値光強度変調方式に比べて光変調スペクトル帯域幅がより狭い、多値光変調信号方式が有利である。この多値光変調信号方式は、特に今後の需要増加が見込まれる４０Ｇｂ／ｓを越える幹線系光ファイバ通信システムでは主流になると考えられる。現在、こうした用途向けに、上述のＭＺ光強度変調器２個と光合分波器を組み合わせたモノリシック集積多値ＩＱ光変調器が開発されている。
【０００５】
こうした光変調器を用いて、特に変調電気信号の周波数が１ＧＨｚを超えるような高周波領域で高速光変調を行う場合には、光変調器の光位相変調器領域に設けられた電極の長さに対して、変調電気信号の伝搬波長は無視できない程度にまで短くなる。このため、光位相変調器に電場を印加する手段である電極構造の電位分布は、光信号伝搬軸方向で均一と見なすことはできない。よって、光変調特性を正しく見積もるためには、この電極自体を分布定数線路として、かつ、光位相変調器領域を伝搬する変調電気信号を進行波として取り扱う必要がある。この場合、被変調光信号と変調電気信号との実効的な相互作用長をできるだけ稼ぐために、被変調光信号の位相速度ｖｏと変調電気信号の位相速度ｖｍとを可能な限り近づける（位相速度整合させる）工夫を施した、いわゆる進行波型電極構造が必要となる。
【０００６】
このような進行波型電極構造と多値光変調信号方式とを実現するための分割電極構造を有する光変調器モジュールがすでに提案されている（特許文献１〜４）。また、分割電極のそれぞれにおける被変調光信号の位相変化を多値制御することができる光変調器モジュールが提案されている。この光変調器モジュールは、デジタル信号を入力することにより、進行波構造動作に要する位相速度整合及びインピーダンス整合を維持しつつ任意の多値光変調信号を発生させることが可能な、小型、広帯域及び低駆動電圧の光変調器モジュールである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−１３１１２号公報
【特許文献２】特開平５−２８９０３３号公報
【特許文献３】特開平５−２５７１０２号公報
【特許文献４】国際公開第２０１１／０４３０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが発明者は、上述の光変調器モジュールでは、以下に示す問題点があることを見出した。上述の分割電極構造においては、位相変調領域は、ｐ−ｉ−ｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）構造のダイオードを構成している。ドライバ出力がこのｐ−ｉ−ｎ構造ダイオードに接続され、それを駆動する場合、ｐ−ｉ−ｎ構造ダイオードは容量性負荷として振る舞う。この際、ダイオードの接合容量とドライバ回路の負荷抵抗とが、容量性負荷に支配的な影響を及ぼす。
【０００９】
そのため、要求伝送レートに対して所望の応答速度を得るためには、ドライバの負荷抵抗の抵抗値を下げるか、あるいは、位相変調領域（すなわち、上述のｐ−ｉ−ｎ構造ダイオード）の構造を変更して接合容量の容量値を下げることが考え得る。しかし、ドライバの負荷抵抗の抵抗値を下げると消費電流の増加を招き、接合容量の容量値を下げると位相変調領域での位相変化量の低下を招く。よって、所望の位相変化量を維持するには、ドライバでの消費電流を増加させることで対応せざるを得ない。つまり、ドライバの消費電流は、要求される最大の伝送レートに合わせて決定される。
【００１０】
一般に、光変調器モジュールを運用する場合、常に最大の伝送レートで変調動作を行うわけではなく、要求される最大の伝送レートよりも低い伝送レートで変調動作を行う場合がある。ところが、上述のように、伝送レートにかかわりなく、ドライバでは要求される最大の伝送レートに合わせた消費電流が消費され続ける。したがって、上述の光変調器モジュールでは、低い伝送レートでの変調動作では過大な消費電流が流れるので、電力消費が不必要に大きくなることが問題である。
【００１１】
本発明は上記の事情に鑑みて成されたものであり、本発明の目的は、分割電極構造を有する光変調器の消費電力を低減することである。
【課題を解決するための手段】
【００１２】
本発明の一態様である光変調器は、光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した光信号を出力する光変調部と、入力デジタル信号をデコードした信号を出力するデコーダと、前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備えるものである。
【００１３】
本発明の一態様である光送信器は、光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した光信号を出力する光変調部と、前記入力光を出力する光源と、入力デジタル信号をデコードした信号を出力するデコーダと、前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備えるものである。
【００１４】
本発明の一態様である光送受信システムは、光信号を出力する光送信器と、前記光信号を受信する光受信器と、を備え、光導波路の上に複数の位相変調領域が形成され、入力光をｎ（ｎは、２以上の整数）値変調した前記光信号を出力する光変調部と、前記入力光を出力する光源と、入力デジタル信号をデコードした信号を出力するデコーダと、前記複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバを有し、前記複数のドライバのそれぞれから対応する位相変調領域に、前記入力デジタル信号をデコードした前記信号に応じた駆動信号を出力する駆動回路と、外部から入力される要求伝送レートを示す情報を受けて、前記複数のドライバに設定する帯域を判定する判定回路と、前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行う切替制御回路と、を備えるものである。
【００１５】
本発明の一態様である光変調器の制御方法は、外部から入力される要求伝送レートを示す情報を受けて、光変調部の光導波路上に形成された複数の位相変調領域のそれぞれと接続され、内部回路の切り替えにより帯域とともに消費電流を切替えることができる複数のドライバに設定する帯域を判定し、前記判定の結果示された前記帯域に基づき、前記複数のドライバの前記内部回路の切り替えを行い、前記複数のドライバから、入力デジタル信号をデコードした信号に基づいて、対応する位相変調領域に駆動信号を出力し、前記複数の位相変調領域により入力光をｎ（ｎは、２以上の整数）値変調した光信号を光変調部から出力するものである。
【発明の効果】
【００１６】
本発明によれば、分割電極構造を有する光変調器の消費電力を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】一般的な分割電極構造の多値の光送信器６０００の構成を模式的に示すブロック図である。
【図２】光変調器６００の構成を模式的に示す平面図である。
【図３Ａ】光合分波器６１３の構成を模式的に示す図である。
【図３Ｂ】光合分波器６１４の構成を模式的に示す図である。
【図４】光変調器６００の動作を示す動作表である。
【図５】光変調器６００での光の伝搬態様を模式的に示す図である。
【図６Ａ】位相変調領域ＰＭ６１＿１〜ＰＭ６１＿４及び位相変調領域ＰＭ６２＿１〜ＰＭ６２＿４により位相変調を受けなかった場合の光Ｌ１及びＬ２を示すコンスタレーション図である。
【図６Ｂ】光変調器６００において入力デジタル信号の２進コードが「００００」である場合の光Ｌ１及びＬ２を示すコンスタレーション図である。
【図６Ｃ】光変調器６００における光Ｌ１及びＬ２を示すコンスタレーション図である。
【図７】実施の形態１にかかる光送信器１０００の構成を模式的に示すブロック図である。
【図８】実施の形態１にかかる光変調器１００の構成を模式的に示す平面図である。
【図９】ドライバＤＲ１１の構成を示す回路図である。
【図１０】バイアス回路１６の構成を示す回路図である。
【図１１】リファレンスアンプ９０２の構成を示す回路図である。
【図１２】ｐ−ｉ−ｎ構造ダイオードが容量性負荷として振る舞う場合の等価回路図である。
【図１３】要求伝送レートと光変調器１００の帯域特性を示すグラフである。
【図１４】光変調器１００のドライバＤＲ１１〜ＤＲ１７の負荷抵抗切替の決定方法を示すフローチャートである。
【図１５】要求伝送レートが高い場合（例えば図１３のｆ１）のドライバＤＲ１１〜ＤＲ１７を示す図回路である。
【図１６】要求伝送レートが高い場合（例えば図１３のｆ１）に使用するバイアス回路１６のリファレンスアンプ９０２を示す回路図である。
【図１７】要求伝送レートが低い場合（例えば図１３のｆ２）のドライバＤＲ１１〜ＤＲ１７を示す回路図である。
【図１８】要求伝送レートが低い場合（例えば図１３のｆ２）に使用するバイアス回路１６のリファレンスアンプ９０２を示す回路図である。
【図１９】実施の形態２にかかる光変調器２００の構成を模式的に示す平面図である。
【図２０】光変調器２００のドライバＤＲ１１〜ＤＲ１７の負荷抵抗切替の決定方法を示すフローチャートである。
【図２１】実施の形態３にかかる光変調器３００の構成を模式的に示す平面図である。
【図２２】ドライバＤＲ８１の構成を示す回路図である。
【図２３】光変調器３００のドライバＤＲ８１〜８７、ＤＲ９１〜９７のＣＭＯＳインバータの接続数の決定方法を示すフローチャートである。
【図２４】要求伝送レートが高い場合（例えば図１３のｆ１）のドライバＤＲ８１〜８７、ＤＲ９１〜９７を示す回路図である。
【図２５】要求伝送レートが低い場合（例えば図１３のｆ２）のドライバＤＲ８１〜８７、ＤＲ９１〜９７を示す回路図である。
【図２６】実施の形態４にかかる光変調器４００の構成を模式的に示す平面図である。
【図２７】光変調器４００のドライバＤＲ８１〜８７、ＤＲ９１〜９７のＣＭＯＳインバータの接続数の決定方法を示すフローチャートである。
【図２８】実施の形態５にかかる光送受信システム５００の構成を模式的に示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１９】
以下の実施の形態にかかる光送信器の構成及び動作を理解するための前提として、一般的な分割電極構造の多値の光送信器６０００について説明する。光送信器６０００は、多値変調光送信器であるが、ここでは説明の簡略化のため、光送信器６０００を３ビットの光送信器として説明する。図１は、一般的な分割電極構造の多値の光送信器６０００の構成を模式的に示すブロック図である。光送信器６０００は、光源６００１及び光変調器６００を有する。
【００２０】
光源６００１は、典型的にはレーザダイオードが用いられ、例えばＣＷ（Continuous Wave）光６００２を光変調器６００に出力する。光変調器６００は、３ビットの光変調器である。光変調器６００は、３ビットのデジタル信号である入力デジタル信号ＤＩＮに応じて、入力されたＣＷ光６００２を変調して３ビットの光信号６００３を出力する。
【００２１】
続いて、光変調器６００について説明する。図２は、光変調器６００の構成を模式的に示す平面図である。光変調器６００は、光変調部６１、デコーダ６２及び駆動回路６３を有する。
【００２２】
光変調部６１は、入力光ＩＮを変調した光信号ＯＵＴを出力する。なお、入力光ＩＮは、図１のＣＷ光６００２に対応する。光信号ＯＵＴは、図１の光信号６００３に対応する。光変調部６１は、光導波路６１１及び６１２、光合分波器６１３及び６１４、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７、ＰＭ６２＿１〜ＰＭ６２＿７を有する。光導波路６１１及び６１２は並列に配置される。
【００２３】
光導波路６１１及び６１２の光入力（入力光ＩＮ）側には、光合分波器６１３が挿入される。光合分波器６１３の入力側では、入力ポートＰ１に入力光ＩＮが入力され、入力ポートＰ２は無入力とする。光合分波器６１３の出力側では、光導波路６１１は出力ポートＰ３と接続され、光導波路６１２は出力ポートＰ４と接続される。
【００２４】
図３Ａは、光合分波器６１３の構成を模式的に示す図である。光合分波器６１３では、入力ポートＰ１に入射した光は、出力ポートＰ３及びＰ４に伝搬する。ただし、入力ポートＰ１から出力ポートＰ４に伝搬する光は、入力ポートＰ１から出力ポートＰ３に伝搬する光に比べて、位相が９０°遅延する。また、入力ポートＰ２に入射した光は、出力ポートＰ３及びＰ４に伝搬する。ただし、入力ポートＰ２から出力ポートＰ３に伝搬する光は、入力ポートＰ２から出力ポートＰ４に伝搬する光に比べて、位相が９０°遅延する。
【００２５】
光導波路６１１及び６１２の光信号出力（光信号ＯＵＴ）側には、光合分波器６１４が挿入される。光合分波器６１４の入力側では、光導波路６１１は入力ポートＰ５と接続され、光導波路６１２は入力ポートＰ６と接続される。光合分波器６１４の出力側では、出力ポートＰ７から光信号ＯＵＴが出力される。
【００２６】
図３Ｂは、光合分波器６１４の構成を模式的に示す図である。光合分波器６１４は、光合分波器６１３と同様の構成を有する。入力ポートＰ５及びＰ６は、それぞれ光合分波器６１３の入力ポートＰ１及びＰ２に対応する。出力ポートＰ７及びＰ８は、それぞれ光合分波器６１３の出力ポートＰ３及びＰ４に対応する。入力ポートＰ５に入射した光は、出力ポートＰ７及びＰ８に伝搬する。ただし、入力ポートＰ５から出力ポートＰ８に伝搬する光は、入力ポートＰ５から出力ポートＰ７に伝搬する光に比べて、位相が９０°遅延する。また、入力ポートＰ６に入射した光は、出力ポートＰ７及びＰ８に伝搬する。ただし、入力ポートＰ６から出力ポートＰ７に伝搬する光は、入力ポートＰ６から出力ポートＰ８に伝搬する光に比べて、位相が９０°遅延する。
【００２７】
光合分波器６１３と光合分波器６１４との間の光導波路６１１には、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７が配置される。光合分波器６１３と光合分波器６１４との間の光導波路６１２には、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７が配置される。
【００２８】
ここで、位相変調領域とは、光導波路上に形成された電極を有する領域である。そして、電極に電気信号、例えば電圧信号が印加されることにより、電極の下の光導波路の実効屈折率が変化する。その結果、位相変調領域の光導波路の実質的な光路長を変化させることができる。これにより、位相変調領域は、光導波路を伝搬する光信号の位相を変化させることができる。そして、２本の光導波路６１１及び６１２の間を伝搬する光信号間に位相差を与えることで、光信号を変調することができる。すなわち、光変調部６１は、２本のアームと電極分割構造を有する、多値のマッハツェンダ光変調器を構成する。
【００２９】
デコーダ６２は、３ビットの入力デジタル信号ＤＩＮをデコードし、例えば多ビットの信号Ｄ１〜Ｄ７を駆動回路６３に出力する。
【００３０】
駆動回路６３は、２値のドライバＤＲ６１〜ＤＲ６７を有する。ドライバＤＲ６１〜ＤＲ６７のそれぞれには、信号Ｄ１〜Ｄ７が供給される。ドライバＤＲ６１〜ＤＲ６７は、信号Ｄ１〜Ｄ７に応じて一対の差動出力信号を出力する。このとき、ドライバＤＲ６１〜ＤＲ６７から出力される差動出力信号の正相出力信号のそれぞれは、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７に出力される。ドライバＤＲ６１〜ＤＲ６７から出力される差動出力信号の逆相出力信号のそれぞれは、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７に出力される。
【００３１】
ここで、ドライバＤＲ６１〜ＤＲ６７が出力する差動出力信号について説明する。ドライバＤＲ６１〜ＤＲ６７は、上述のように、２値出力（０、１）のドライバである。つまり、ドライバＤＲ６１〜ＤＲ６７は、信号Ｄ１〜Ｄ７の値に応じて、正相出力信号として「０」又は「１」を出力する。
【００３２】
一方、ドライバＤＲ６１〜ＤＲ６７は、正相出力信号を反転させた信号を、逆相出力信号として出力する。つまり、ドライバＤＲ６１〜ＤＲ６７は、信号Ｄ１〜Ｄ７の値に応じて、逆相出力信号として、「１」又は「０」を出力する。
【００３３】
図４は、光変調器６００の動作を示す動作表である。ドライバＤＲ６１は、入力デジタル信号ＤＩＮが「０００」の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６１は、入力デジタル信号ＤＩＮが「００１」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３４】
ドライバＤＲ６２は、入力デジタル信号ＤＩＮが「００１」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６２は、入力デジタル信号ＤＩＮが「０１０」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３５】
ドライバＤＲ６３は、入力デジタル信号ＤＩＮが「０１０」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６３は、入力デジタル信号ＤＩＮが「０１１」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３６】
ドライバＤＲ６４は、入力デジタル信号ＤＩＮが「０１１」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６４は、入力デジタル信号ＤＩＮが「１００」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３７】
ドライバＤＲ６５は、入力デジタル信号ＤＩＮが「１００」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６５は、入力デジタル信号ＤＩＮが「１０１」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３８】
ドライバＤＲ６６は、入力デジタル信号ＤＩＮが「１０１」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６６は、入力デジタル信号ＤＩＮが「１１０」以上である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００３９】
ドライバＤＲ６７は、入力デジタル信号ＤＩＮが「１１０」以下の場合には、正相出力信号として「０」、逆相出力信号として「１」を出力する。ドライバＤＲ６７は、入力デジタル信号ＤＩＮが「１１１」である場合には、正相出力信号として「１」、逆相出力信号として「０」を出力する。
【００４０】
ここで、光変調器６００の位相変調動作について説明する。図５は、光変調器６００での光の伝搬態様を模式的に示す図である。この例では、図５に示すように、光合分波器６１３の入力ポートＰ１に入力光ＩＮが入力する。そのため、出力ポートＰ３から出力される光に比べて、出力ポートＰ４から出力される光は、位相が９０°遅れる。その後、出力ポートＰ３から出力された光は、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７を通過し、光合分波器６１４の入力ポートＰ５に到達する。入力ポートＰ５に到達した光は、そのまま出力ポートＰ７に到達する。一方、出力ポートＰ４から出力された光は、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７を通過し、光合分波器６１４の入力ポートＰ６に到達する。入力ポートＰ６に到達した光は、さらに位相が９０°遅延して、出力ポートＰ７に到達する。
【００４１】
つまり、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７及び位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７により位相変調を受けなかった場合でも、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２は、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に比べて、位相が１８０°遅延することとなる。
【００４２】
図６Ａは、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７及び位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７により位相変調を受けなかった場合の光Ｌ１及びＬ２を示すコンスタレーション図である。上述したように、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２は、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に比べて、位相が１８０°遅延する。
【００４３】
これに対し、光変調器６００では、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７には正相出力信号が入力し、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７には逆相出力信号が入力する。これにより、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２の位相遅れを補償する。
【００４４】
図６Ｂは、光変調器６００において入力デジタル信号ＤＩＮの２進コードが「０００」である場合の光Ｌ１及びＬ２を示すコンスタレーション図である。例えば、入力デジタル信号ＤＩＮの２進コードが「１１１」であれば、位相変調領域ＰＭ６１＿１〜ＰＭ６１＿７には正相出力信号である「１」が入力される。一方、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７には逆相出力信号である「０」が入力される。これにより、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７を通過する光は、更に位相が１８０°遅れる。
【００４５】
すなわち、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２には、元々の１８０°位相遅れに加えて、位相変調領域ＰＭ６２＿１〜ＰＭ６２＿７による位相遅れである１８０°が加算される。これにより、入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２には、３６０°の位相遅れが生じるため、入力ポートＰ５から出力ポートＰ７に到達する光Ｌ１に対する位相遅れが実質的に解消される。
【００４６】
図６Ｃは、光変調器６００における光Ｌ１及びＬ２を示すコンスタレーション図である。図６Ｃに示すように、差動出力信号を用いることで、入力デジタル信号ＤＩＮの変化に応じて、入力ポートＰ１から出力ポートＰ４及び入力ポートＰ６から出力ポートＰ７に到達する光Ｌ２の位相遅れを補償しつつ、Ｌ１／Ｌ２の各々がＲｅ軸に対して対照的に光の位相が変化することとなり、光送信器における光Ｄ／Ａ変換が可能となる。これにより、図４の動作表に示すように、入力デジタル信号ＤＩＮの値に応じて、光Ｌ１の位相変調量を０〜７Δθ、光Ｌ２の位相変調量を０〜−７Δθの８段階に変化させることができる。
【００４７】
なお、図６Ｂ及び図６Ｃでは、入力デジタル信号ＤＩＮの２進コードが「０００」又は「１１１」のときに、光Ｌ１及びＬ２の位置が一致していないが、これは、図面を見やするために過ぎない。つまり、入力デジタル信号ＤＩＮの２進コードが「０００」又は「１１１」のときに、光Ｌ１及びＬ２の位置が一致していてもよい。また、ここでは、位相変調領域で変調される位相変化量は、入力デジタル信号に応じて０〜１８０度変化する場合について説明したが、これに限ったことではない。
【００４８】
実施の形態１
まず、本発明の実施の形態１にかかる光送信器１０００について説明する。光送信器１０００は、Ｎビットの多値変調動作を行う光送信器である。光送信器１０００は、多値変調光送信器であるが、ここでは説明の簡略化のため、光送信器１０００を３ビットの光送信器として説明する。図７は、実施の形態１にかかる光送信器１０００の構成を模式的に示すブロック図である。光送信器１０００は、光源１００１及び光変調器１００を有する。
【００４９】
光源１００１は、典型的にはレーザダイオードが用いられ、例えばＣＷ（Continuous Wave）光１００２を光変調器１００に出力する。光変調器１００は、Ｎビットの光変調器である。なお、上述のように、本実施の形態では光変調器１００を３ビットの光変調器として説明する。光変調器１００は、３ビットのデジタル信号である入力デジタル信号ＤＩＮに応じて、入力されたＣＷ光１００２を変調して２３ビット階調の光信号１００３を出力する。
【００５０】
続いて、光変調器１００について説明する。光変調器１００は、上述の光変調器６００と同様に、分割電極構造を有する。図８は、実施の形態１にかかる光変調器１００の構成を模式的に示す平面図である。光変調器１００は、光変調部１１、デコーダ１２、判定回路１３、駆動回路１４及び切替制御回路１５を有する。
【００５１】
光変調部１１は、光導波路１１１及び１１２、光合分波器１１３及び１１４、位相変調領域ＰＭ１＿１〜ＰＭ１＿７、ＰＭ２＿１〜ＰＭ２＿７を有する。光導波路１１１及び１１２は、それぞれ第１及び第２の光導波路に対応する。光合分波器１１３及び１１４は、それぞれ第１及び第２の光合分波器に対応する。位相変調領域ＰＭ１＿１〜ＰＭ１＿７は、第１の位相変調領域に対応する。位相変調領域ＰＭ２＿１〜ＰＭ２＿７は、第２の位相変調領域に対応する。光変調部１１は、２本の光導波路（光導波路１１１及び１１２）上に分割電極（位相変調領域ＰＭ１＿１〜ＰＭ１＿７、ＰＭ２＿１〜ＰＭ２＿７）が配置された、いわゆるマッハツェンダ光共振器構造を有している。
【００５２】
光導波路１１１及び１１２は、並列に配置される。光導波路１１１及び１１２の光信号入力（入力光ＩＮ）側には、光合分波器１１３が挿入される。光合分波器１１３は、上述の光合分波器６１３と同様の構成を有する。光合分波器１１３の入力側では、入力ポートＰ１に入力光ＩＮが入力され、入力ポートＰ２は無入力とする。光合分波器１１３の出力側では、光導波路１１１は出力ポートＰ３と接続され、光導波路１１２は出力ポートＰ４と接続される。なお、入力光ＩＮは、図７のＣＷ光１００２に対応する。
【００５３】
光導波路１１１及び１１２の光信号出力（光信号ＯＵＴ）側には、光合分波器１１４が挿入される。光合分波器１１４は、上述の光合分波器６１４と同様の構成を有する。光合分波器１１４の入力側では、光導波路１１１は入力ポートＰ５と接続され、光導波路１１２は入力ポートＰ６と接続される。光合分波器１１４の出力側では、出力ポートＰ７から光信号ＯＵＴが出力される。なお、光信号ＯＵＴは、図７の光信号１００３に対応する。
【００５４】
光合分波器１１３と光合分波器１１４との間の光導波路１１１には、位相変調領域ＰＭ１＿１〜ＰＭ１＿７が配置される。光合分波器１１３と光合分波器１１４との間の光導波路１１２には、位相変調領域ＰＭ２＿１〜ＰＭ２＿７が配置される。
【００５５】
ここで、位相変調領域とは、光導波路上に形成された１つの電極（分割電極）を有する領域である。そして、電極に電気信号、例えば電圧信号が印加されることにより、電極の下の光導波路の実効屈折率が変化する。その結果、位相変調領域の光導波路の実質的な光路長を変化させることができる。これにより、位相変調領域は、光導波路を伝搬する光信号の位相を変化させることができる。そして、２本の光導波路１１１及び１１２の間を伝搬する光信号間に位相差を与えることで、光信号を変調することができる。すなわち、光変調部１１は、２本のアームと電極分割構造を有する、マッハツェンダ光変調器を構成する。
【００５６】
デコーダ１２は、３ビットのデジタル信号である入力デジタル信号ＤＩＮを、温度計コードへ変換する。デコーダ１２は、温度計コードを、信号Ｄ１〜Ｄ７として出力する。なお、信号Ｄ１〜Ｄ７は差動信号として出力される。
【００５７】
駆動回路１４は、ドライバＤＲ１１〜ＤＲ１７及びバイアス回路１６を有する。ドライバＤＲ１１〜ＤＲ１７は、それぞれの負荷抵抗値が切替可能に構成されている。ドライバＤＲ１１〜ＤＲ１７は、それぞれデコーダ１２から信号Ｄ１〜Ｄ７が入力される。ドライバＤＲ１１〜ＤＲ１７は、それぞれ信号Ｄ１〜Ｄ７及びバイアス電圧ＶＢＩＡＳに応じた差動信号を出力する。
【００５８】
具体的には、ドライバＤＲ１１は、位相変調領域ＰＭ１＿１に正相駆動信号を出力し、位相変調領域ＰＭ２＿１に逆相駆動信号を出力する。ドライバＤＲ１２は、位相変調領域ＰＭ１＿２に正相駆動信号を出力し、位相変調領域ＰＭ２＿２に逆相駆動信号を出力する。ドライバＤＲ１３は、位相変調領域ＰＭ１＿３に正相駆動信号を出力し、位相変調領域ＰＭ２＿３に逆相駆動信号を出力する。ドライバＤＲ１４は、位相変調領域ＰＭ１＿４に正相駆動信号を出力し、位相変調領域ＰＭ２＿４に逆相駆動信号を出力する。ドライバＤＲ１５は、位相変調領域ＰＭ１＿５に正相駆動信号を出力し、位相変調領域ＰＭ２＿５に逆相駆動信号を出力する。ドライバＤＲ１６は、位相変調領域ＰＭ１＿６に正相駆動信号を出力し、位相変調領域ＰＭ２＿６に逆相駆動信号を出力する。ドライバＤＲ１７は、位相変調領域ＰＭ１＿７に正相駆動信号を出力し、位相変調領域ＰＭ２＿７に逆相駆動信号を出力する。なお、ドライバＤＲ１１〜ＤＲ１７の内部構成については後述する。
【００５９】
バイアス回路１６は、外部から入力される振幅値信号ＶＳＷに応じたバイアス電圧ＶＢＩＡＳをドライバＤＲ１１〜ＤＲ１７へ出力する。振幅値信号ＶＳＷは、ドライバＤＲ１１〜ＤＲ１７の所望の振幅値を決定する直流電圧である。なお、バイアス回路１６の内部構成については後述する。
【００６０】
判定回路１３は、外部から入力される要求伝送レート情報ＩＮＦから、ドライバＤＲ１１〜ＤＲ１７に設定する帯域を判定する。そして、判定した帯域に対応する負荷抵抗値を判定する。判定回路１３は、ドライバＤＲ１１〜ＤＲ１７のそれぞれに設定する負荷抵抗値を指定する制御信号ＳＩＧ１を、切替制御回路１５に出力する。
【００６１】
切替制御回路１５は、制御信号ＳＩＧ１により指定された負荷抵抗値をドライバＤＲ１１〜ＤＲ１７に設定するため、ドライバＤＲ１１〜ＤＲ１７の内部回路の切替を指示する制御信号ＳＩＧ２を、駆動回路１４に出力する。
【００６２】
続いて、ドライバＤＲ１１〜ＤＲ１７の構成について詳細に説明する。本実施の形態では、ドライバＤＲ１１〜ＤＲ１７はそれぞれ同様の構成を差動増幅回路である。よって、ここでは代表として、ドライバＤＲ１１の構成について説明する。図９は、ドライバＤＲ１１の構成を示す回路図である。ドライバＤＲ１１は、負荷抵抗Ｒｎ１〜Ｒｎ４及びＲｐ１〜Ｒｐ４、スイッチＳＷｎ１〜ＳＷｎ４及びＳＷｐ１〜ＳＷｐ４、差動対トランジスタＮｃｈ１及びＮｃｈ２、電流源トランジスタＮｃｈ３を有する。
【００６３】
差動対トランジスタＮｃｈ１及びＮｃｈ２のそれぞれのソースには、定電流を生成する電流源トランジスタＮｃｈ３のドレインが共通に接続されている。電流源トランジスタＮｃｈ３のソースは電源ＶＳＳと接続されている。電流源トランジスタＮｃｈ３のゲートには、バイアス電圧ＶＢＩＡＳが印加される。なお、以下では、トランジスタのゲートを制御端子とも称する。
【００６４】
差動対トランジスタＮｃｈ１のドレインは、スイッチＳＷｎ１〜ＳＷｎ４の一端と接続される。スイッチＳＷｎ１〜ＳＷｎ４の他端は、それぞれ負荷抵抗Ｒｎ１〜Ｒｎ４を介して、電源ＶＤＤと接続される。つまり、差動対トランジスタＮｃｈ１のドレインと電源ＶＤＤとの間には、直列接続されたスイッチと負荷抵抗の対が４個並列接続されるものとして理解できる。差動対トランジスタＮｃｈ１のゲートには、ドライブ入力信号ＩＮｐが印加される。ドライブ入力信号ＩＮｐは、差動信号である信号Ｄ１の一方の信号に対応する。差動対トランジスタＮｃｈ１のドレインからは、差動ドライブ信号ＯＵＴｎが出力される。差動ドライブ信号ＯＵＴｎは、例えば位相変調領域ＰＭ２＿１に出力される。
【００６５】
差動対トランジスタＮｃｈ２のドレインは、スイッチＳＷｐ１〜ＳＷｐ４の一端と接続される。スイッチＳＷｐ１〜ＳＷｐ４の他端は、それぞれ負荷抵抗Ｒｐ１〜Ｒｐ４を介して、電源ＶＤＤと接続される。つまり、差動対トランジスタＮｃｈ２のドレインと電源ＶＤＤとの間には、直列接続されたスイッチと負荷抵抗の対が４個並列接続されるものとして理解できる。差動対トランジスタＮｃｈ２のゲートには、ドライブ入力信号ＩＮｎが印加される。ドライブ入力信号ＩＮｎは、差動信号である信号Ｄ１の他方の信号に対応する。差動対トランジスタＮｃｈ２のドレインからは、差動ドライブ信号ＯＵＴｐが出力される。差動ドライブ信号ＯＵＴｎは、例えば位相変調領域ＰＭ２＿１に出力される。
【００６６】
差動対トランジスタＮｃｈ１及びＮＣｈ２に接続されるスイッチと負荷抵抗の対が４個の場合について説明したが、これが例示に過ぎない。つまり、差動対トランジスタＮｃｈ１及びＮＣｈ２に接続されるスイッチと負荷抵抗の対は、４個に限らず２個以上の任意の個数とすることが可能である。
【００６７】
続いて、バイアス回路１６の構成について詳細に説明する。図１０は、バイアス回路１６の構成を示す回路図である。バイアス回路１６は、オペアンプ９０１及びリファレンスアンプ９０２を備える。オペアンプ（演算増幅器）９０１の反転入力端子には、振幅値信号ＶＳＷが印加される。例えば、振幅が０Ｖ〜−５００ｍＶの振幅、５００ｍＶｐｐの振幅値の場合、−５００ｍＶがオペアンプ９０１の反転入力端子に印加される。オペアンプ９０１の非反転入力端子は、リファレンスアンプ９０２の出力端子と接続される。オペアンプ９０１の出力端子からは、バイアス電圧ＶＢＩＡＳが出力される。なお、オペアンプ９０１は一般的なオペアンプを用いることが可能である。
【００６８】
リファレンスアンプ９０２は、電源ＶＤＤと電源ＶＳＳとの間に接続されることにより、電源供給される。リファレンスアンプ９０２には、制御信号として、バイアス電圧ＶＢＩＡＳが供給される。リファレンスアンプ９０２は、バイアス電圧ＶＢＩＡＳに応じて、オペアンプ９０１に出力するリファレンス電圧ＲＥＦの値を変化させる。
【００６９】
以上より、オペアンプ９０１の非反転入力端子には、リファレンスアンプ９０２の出力端子がフィードバック接続される、帰還回路が構成されることが理解できる。よって、オペアンプ９０１は、反転入力端子へ印加される振幅値信号ＶＳＷと非反転入力端子へ印加されるリファレンス電圧ＲＥＦとの間の電圧差を解消するように、オペアンプ９０１の出力信号の電圧を変化させる。そして、オペアンプ９０１の出力信号は、リファレンスアンプ９０２を介して、オペアンプ９０１の非反転入力端子へフィードバックされる。つまり、オペアンプ９０１は、リファレンス電圧ＲＥＦとバイアス電圧ＶＢＩＡＳとの差分がなくなるように、バイアス電圧ＶＢＩＡＳを調整する。
【００７０】
続いて、リファレンスアンプ９０２の構成について詳細について説明する。図１１は、リファレンスアンプ９０２の構成を示す回路図である。バイアス回路１６は、ドライバＤＲ１１〜ＤＲ１７と概略同様の構成を有する差動増幅回路である。リファレンスアンプ９０２は、負荷抵抗Ｒｎ１１〜Ｒｎ１４及びＲｐ１１〜Ｒｐ１４、スイッチＳＷｎ１１〜ＳＷｎ１４及びＳＷｐ１１〜ＳＷｐ１４、差動対トランジスタＮｃｈ１１〜Ｎｃｈ１２及び電流源トランジスタＮｃｈ１３を有する。
【００７１】
負荷抵抗Ｒｎ１１〜Ｒｎ１４は、それぞれドライバＤＲ１１〜ＤＲ１７の負荷抵抗Ｒｎ１〜Ｒｎ４に対応する。負荷抵抗Ｒｐ１１〜Ｒｐ１４は、それぞれドライバＤＲ１１〜ＤＲ１７の負荷抵抗Ｒｐ１〜Ｒｐ４に対応する。スイッチＳＷｎ１１〜ＳＷｎ１４は、それぞれドライバＤＲ１１〜ＤＲ１７のスイッチＳＷｎ１〜ＳＷｎ４に対応する。スイッチＳＷｐ１１〜ＳＷｐ１４は、それぞれドライバＤＲ１１〜ＤＲ１７のスイッチＳＷｐ１〜ＳＷｐ４に対応する。差動対トランジスタＮｃｈ１１及びＮｃｈ１２は、それぞれドライバＤＲ１１〜ＤＲ１７の差動対トランジスタＮｃｈ１及びＮｃｈ２に対応する。電流源トランジスタＮｃｈ１３は、ドライバＤＲ１１〜ＤＲ１７の電流源トランジスタＮｃｈ３に対応する。
【００７２】
差動対トランジスタＮｃｈ１１のゲートは、電源ＶＤＤと接続される。差動対トランジスタＮｃｈ１１のドレインからは、リファレンス電圧ＲＥＦが出力される。差動対トランジスタＮｃｈ１２のゲートは、電源ＶＳＳと接続される。差動対トランジスタＮｃｈ１２のドレインは、接地される。
【００７３】
以上より、リファレンスアンプ９０２は、ドライバＤＲ１１〜ＤＲ１７の差動対トランジスタのゲート端子に印加される電圧を固定し、差動対トランジスタの一方のみから信号が出力されるように変形したものとして理解できる。
【００７４】
上記構成より、リファレンスアンプ９０２に流れる電流は、バイアス電圧ＶＢＩＡＳにより設定される。差動対トランジスタＮｃｈ１１のゲート端子は電源ＶＤＤに、差動対トランジスタＮｃｈ１２のゲート端子は電源ＶＳＳにそれぞれ短絡されているので、基本的に、負荷抵抗Ｒｐ１１〜Ｒｐ１４及び差動対トランジスタＮｃｈ１２に電流は流れない。よって、リファレンスアンプ９０２に流れる電流値と負荷抵抗Ｒｎ１１〜Ｒｎ１４の合成抵抗値との積で示される電圧降下分を電源ＶＤＤが出力する電圧から減算した電圧が、リファレンス電圧ＲＥＦとして出力される。この際、負荷抵抗値は、スイッチＳＷｎ１１〜ＳＷｎ１４のうちで閉状態のものの数、すなわち、差動対トランジスタＮｃｈ１１に接続される負荷抵抗の数で決定される。
【００７５】
なお、上述のリファレンスアンプ９０２の構成は例示に過ぎない。すなわち、リファレンスアンプは、ドライバＤＲ１１〜ＤＲ１７と同様のバイアス電圧を印加したときに、リファレンスアンプの負荷抵抗値と電流とで決まる電圧降下を、ドライバＤＲ１１〜ＤＲ１７の電圧降下と同様にできる構成であればよい。これにより、ドライバＤＲ１１〜ＤＲ１７から出力される駆動信号の電圧を一定に保ったまま、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値のみを変化させることができる。
【００７６】
例えば、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値が５０Ω、ある値のバイアス電圧ＶＢＩＡＳを印加した際にドライバＤＲ１１〜ＤＲ１７へ流れる電流が１００ｍＡであるものと仮定する。この場合、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値に起因する電圧降下は、５０［Ω］×１００［ｍＡ］＝５００［ｍＶ］となる。つまり、この場合と同じ値のバイアス電圧を印加しても、負荷抵抗にて同じく５００［ｍＶ］の電圧降下が生じるように、リファレンスアンプを構成すればよい。
【００７７】
この際、電流源を構成するトランジスタ（図９の電流源トランジスタＮｃｈ３、図１１の電流源トランジスタＮｃｈ１３に相当）のＷ（ゲート幅）／Ｌ（ゲート長）値は同じ値とし、フィンガー数のみで上述の関係を構築できることが好ましい。例えば、ドライバの負荷抵抗値が５０Ω、ドライバの電流源トランジスタのフィンガー数１００本、リファレンスアンプ回路の負荷抵抗値が２００Ωである場合を仮定する。ドライバとリファレンスアンプ回路との間の負荷抵抗値の比は、（１：４）である。よって、ドライバとリファレンスアンプ回路との間の電流の比が、その逆の関係となるように、（４：１）となるようにすればよい。これにより、ドライバ及びリファレンスアンプ回路ともに、同程度の電圧降下が実現できる。つまり、この場合であれば、リファレンスアンプ回路の電流源トランジスタのフィンガー数を２５本とすればよい。
【００７８】
ここで、光変調器１００と負荷抵抗値との関係について説明する。光変調器１００の位相変調領域は、ｐ−ｉ−ｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）構造のダイオードを構成している。このｐ−ｉ−ｎ構造ダイオードに高周波の駆動信号を印加する場合、ｐ−ｉ−ｎ構造ダイオードは容量性負荷として振る舞う。図１２は、ｐ−ｉ−ｎ構造ダイオードが容量性負荷として振る舞う場合の等価回路図である。配線抵抗等を考慮すると、ドライバとｐ−ｉ−ｎ構造ダイオード１とは、ＲＣ直列回路を構成する。このＲＣ直列回路の帯域特性は、ＲＣ時定数ｆ１は、抵抗値Ｒ及び容量値Ｃを用い、以下の式（１）で表される。
ｆ１＝１／（２πＲＣ）      ・・・（１）
【００７９】
上述の式（１）においては、容量値Ｃはダイオードの接合容量、抵抗値ＲはドライバＤＲ１１〜ＤＲ１７の負荷抵抗が支配的な影響を有する。上述のように、本実施の形態にかかる光変調器１００は、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値を切り替えることが可能である。つまり、光変調器１００は、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値を切り替えることで、式（１）で示したＲＣ時定数ｆ１を変化させることができる。
【００８０】
図１３は、要求伝送レートと光変調器１００の帯域特性を示すグラフである。要求伝送レートがｆ１である場合には、光変調器１００の帯域特性上限付近であるので、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値を最小化し、帯域特性を最大化することができる。具体的には、ドライバＤＲ１１〜ＤＲ１７のスイッチＳＷｎ１〜ＳＷｎ４及びＳＷｐ１〜ＳＷｐ４をすべて閉じることで、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値を最小化することができる。
【００８１】
一方、要求伝送レートが低い場合には、ドライバＤＲ１１〜ＤＲ１７の帯域特性に余裕が生じる。つまり、光変調器１００では、要求レートが低く、帯域特性に余裕がある場合（例えば、図１３のｆ２）、ドライバＤＲ１１〜ＤＲ１７のスイッチＳＷｎ１〜ＳＷｎ４及びＳＷｐ１〜ＳＷｐ４のうち、所定の個数を開放することで段階的にドライバＤＲ１１〜ＤＲ１７の負荷抵抗値を大きしても、要求伝送レートに対応できる。
【００８２】
つまり、光変調器１００は、伝送レートに応じて、ドライバでの負荷抵抗の並列接続数を変化させる。同一の電圧振幅を各伝送レートにおいて出力する場合、負荷抵抗値が高いほど、消費電流を少なくすることができる。よって、本構成では、伝送レートが小さくなるほど負荷抵抗値を大きくし、消費電流を低減することが可能である。
【００８３】
以下、光変調器１００におけるドライバＤＲ１１〜ＤＲ１７の負荷抵抗値の切替方法について具体的に説明する。図１４は、光変調器１００のドライバＤＲ１１〜ＤＲ１７の負荷抵抗値の切替方法を示すフローチャートである。
【００８４】
ステップＳ１０１
まず、判定回路１３に、外部から要求伝送レート情報ＩＮＦが入力される。要求伝送レート情報ＩＮＦは、光受信器や光送受信システムから出力されてもよいし、ユーザから設定情報として与えられてもよい。
【００８５】
ステップＳ１０２
判定回路１３は、要求伝送レート情報ＩＮＦに応じて、ドライバＤＲ１１〜ＤＲ１７に設定する帯域を判定する。判定回路１３は、判定した帯域に対応する負荷抵抗値を判定する。そして、判定回路１３は、ドライバＤＲ１１〜ＤＲ１７に設定すべき負荷抵抗値を示す制御信号ＳＩＧ１を、切替制御回路１５に出力する。
【００８６】
ステップＳ１０３
切替制御回路１５は、制御信号ＳＩＧ１で指定された負荷抵抗値に応じて、ドライバＤＲ１１〜ＤＲ１７のスイッチの開閉を制御する制御信号ＳＩＧ２を、駆動回路１４に出力する。図示しないが、駆動回路１４内では、ドライバＤＲ１１〜ＤＲ１７のそれぞれに、制御信号ＳＩＧ２が入力される。これにより、ドライバＤＲ１１〜ＤＲ１７のスイッチは適宜開閉され、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値が切り替えられる。
【００８７】
続いて、負荷抵抗切替を行う場合のドライバＤＲ１１〜ＤＲ１７及びリファレンスアンプ９０２の内部回路の接続について説明する。ドライバＤＲ１１〜ＤＲ１７は同様の構成を有するので、以下では代表として、ドライバＤＲ１１の構成を図示する。
【００８８】
まず、要求伝送レートが高い場合（例えば図１３のｆ１）について説明する。図１５は、要求伝送レートが高い場合（例えば図１３のｆ１）のドライバＤＲ１１を示す回路図である。この場合、ドライバＤＲ１１のスイッチＳＷｎ１〜ＳＷｎ４及びＳＷｐ１〜ＳＷｐ４が閉じられ、負荷抵抗Ｒｎ１〜Ｒｎ４及びＲｐ１〜Ｒｐ４が短絡状態となる。これは、ドライバＤＲ１２〜ＤＲ１７でも同様である。これにより、負荷抵抗の全てが並列接続されるので、ドライバＤＲ１１〜ＤＲ１７の負荷抵抗値は最小となる。
【００８９】
図１６は、要求伝送レートが高い場合（例えば図１３のｆ１）のバイアス回路１６のリファレンスアンプ９０２を示す回路図である。この場合、リファレンスアンプ９０２のスイッチＳＷｎ１１〜ＳＷｎ１４及びＳＷｐ１１〜ＳＷｐ１４が閉じられ、負荷抵抗Ｒｎ１１〜Ｒｎ１４及びＲｐ１１〜Ｒｐ１４が短絡状態となる。これにより、負荷抵抗の全てが並列接続されるので、リファレンスアンプ９０２の負荷抵抗値は最小となる。
【００９０】
続いて、要求伝送レートが低い場合（例えば図１３のｆ２）について説明する。図１７は、要求伝送レートが低い場合（例えば図１３のｆ２）のドライバＤＲ１１を示す回路図である。上述のように、要求伝送レートが低い場合は、ドライバの負荷抵抗値の上限に余裕が生じる。この場合、ドライバＤＲ１１の負荷抵抗の並列接続数を低減することで、ドライバの負荷抵抗値を変化させる。例えば、図１７に示すように、スイッチＳＷｎ１、ＳＷｎ２、ＳＷｐ１及びＳＷｐ２が開放され、スイッチＳＷｎ３、ＳＷｎ４、ＳＷｐ３及びＳＷｐ４を短絡させる。この場合、負荷抵抗の並列接続数は２個となり、図１５の場合の１／２となる。これにより、図１７におけるドライバＤＲ１１全体としての負荷抵抗値は、図１５におけるドライバＤＲ１１全体としての負荷抵抗値の２倍となる。
【００９１】
図１８は、要求伝送レートが低い場合（例えば図１３のｆ２）のバイアス回路１６のリファレンスアンプ９０２を示す回路図である。例えば、図１８に示すように、スイッチＳＷｎ１１、ＳＷｎ１２、ＳＷｐ１１及びＳＷｐ１２が開放され、スイッチＳＷｎ１３、ＳＷｎ１４、ＳＷｐ１３及びＳＷｐ１４を短絡させる。この場合、負荷抵抗の並列接続数は２個となり、図１６の場合の１／２となる。これにより、図１８におけるリファレンスアンプ９０２全体としての負荷抵抗値は、図１６におけるリファレンスアンプ９０２全体としての負荷抵抗値の２倍となる。
【００９２】
本構成によれば、要求される伝送レートに対応可能な範囲で、ドライバの負荷抵抗値を最も高い値に選択、駆動することで、２値もしくは多値の光信号を送信することができる。各伝送レートにおいて、同じドライバ出力電圧にするのであれば、負荷抵抗値を高くするよう切替えた場合、当該ドライバで消費する電流を下げることが可能である。つまり、伝送レートが下がれば、それに応じて、消費電流を下げることができる。一般にドライバは比較的大きな回路規模を有し、その消費電力は大きい。そのため、適宜ドライバの負荷抵抗、電流を切替えることで、容易に消費電力を低減することができる。
【００９３】
実施の形態２
次に、本発明の実施の形態２にかかる光変調器２００について説明する。光変調器２００は、実施の形態１にかかる光変調器１００の具体例である。図１９は、実施の形態２にかかる光変調器２００の構成を模式的に示す平面図である。光変調器２００では、判定回路１３が、ルックアップテーブル（ＬＵＴ：Look Up Table）１３１を有している。
【００９４】
ＬＵＴ１３１は、要求伝送レート情報ＩＮＦとドライバＤＲ１１〜ＤＲ１７の負荷抵抗値の切替との対応付けがされた情報が格納されている。ＬＵＴ１３１は、例えば判定回路１３に設けられた記憶装置に格納される。ＬＵＴ１３１は、予め判定回路１３に格納されてもよいし、光受信器や光送受信システムから入力されてもよいし、ユーザから設定情報として与えられてもよい。
【００９５】
図２０は、光変調器２００のドライバＤＲ１１〜ＤＲ１７の負荷抵抗値の切替動作を示すフローチャートである。
ステップＳ２０１
ステップＳ２０１は、図１４のステップＳ１０１と同様であるので、説明を省略する。
【００９６】
ステップＳ２０２
判定回路１３は、要求伝送レート情報ＩＮＦとＬＵＴ１３１とを照合し、ドライバＤＲ１１〜ＤＲ１７に設定する帯域を判定する。判定回路１３は、判定した帯域に対応する負荷抵抗値を判定する。そして、判定回路１３は、ドライバＤＲ１１〜ＤＲ１７に設定すべき負荷抵抗値を示す制御信号ＳＩＧ１を、切替制御回路１５に出力する。
【００９７】
ステップＳ２０３
ステップＳ２０３は、それぞれ図１４のステップＳ１０３と同様であるので、説明を省略する。
【００９８】
本構成によれば、実施の形態１と同様に、要求される伝送レートに対応可能な範囲で、最低限の数のドライバのみを駆動させつつ、光受信器に適正な多値度を有する光信号を送信することができる。これにより、使用していないドライバへの電源供給を遮断し、ドライバで消費される電力を削減することができる。
【００９９】
実施の形態３
次に、実施の形態３にかかる光変調器３００について説明する。光変調器３００は、実施の形態１にかかる光変調器１００の変形例である。図２１は、実施の形態３にかかる光変調器３００の構成を模式的に示す平面図である。光変調器３００は、光変調器１００の駆動回路１４を駆動回路３４に置換した構成を有する。
【０１００】
駆動回路３４は、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７を有する。ドライバＤＲ８１〜ＤＲ８７は、それぞれデコーダ１２から信号Ｄ１〜Ｄ７が入力される。ドライバＤＲ８１〜ＤＲ８７は、信号Ｄ１〜Ｄ７に応じた信号を出力する。ドライバＤＲ９１〜ＤＲ９７は、それぞれデコーダ１２から信号Ｄ１〜Ｄ７が入力される。ドライバＤＲ９１〜ＤＲ９７は、信号Ｄ１〜Ｄ７に応じた信号を出力する。
【０１０１】
具体的には、ドライバＤＲ８１は、位相変調領域ＰＭ１＿１に擬似正相駆動信号を出力し、ドライバＤ９１は、位相変調領域ＰＭ２＿１に擬似逆相駆動信号を出力する。ドライバＤＲ８２は、位相変調領域ＰＭ１＿２に擬似正相駆動信号を出力し、ドライバＤ９２は、位相変調領域ＰＭ２＿２に擬似逆相駆動信号を出力する。ドライバＤＲ８３は、位相変調領域ＰＭ１＿３に擬似正相駆動信号を出力し、ドライバＤ９３は、位相変調領域ＰＭ２＿３に擬似逆相駆動信号を出力する。ドライバＤＲ８４は、位相変調領域ＰＭ１＿４に擬似正相駆動信号を出力し、ドライバＤ９４は、位相変調領域ＰＭ２＿４に擬似逆相駆動信号を出力する。ドライバＤＲ８５は、位相変調領域ＰＭ１＿５に擬似正相駆動信号を出力し、ドライバＤ９５は、位相変調領域ＰＭ２＿５に擬似逆相駆動信号を出力する。ドライバＤＲ８６は、位相変調領域ＰＭ１＿６に擬似正相駆動信号を出力し、ドライバＤ９６は、位相変調領域ＰＭ２＿６に擬似逆相駆動信号を出力する。ドライバＤＲ８７は、位相変調領域ＰＭ１＿７に擬似正相駆動信号を出力し、ドライバＤ９７は、位相変調領域ＰＭ２＿７に擬似逆相駆動信号を出力する。
【０１０２】
判定回路１３は、外部から入力される要求伝送レート情報ＩＮＦから、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７の後述するＣＯＭＳインバータの接続数の切替を判定する。判定回路１３は、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７の内部のＣＭＯＳインバータの接続数を指定する制御信号ＳＩＧ１を切替制御回路１５に出力する。ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７内部のＣＭＯＳインバータについては後述する。
【０１０３】
切替制御回路１５は、制御信号ＳＩＧ２により、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７のＣＭＯＳインバータの接続を制御する。
【０１０４】
続いて、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７について説明する。ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７はそれぞれ同様の構成を有するので、ここでは代表として、ドライバＤＲ８１について説明する。図２２は、ドライバＤＲ８１の構成を示す回路図である。ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７は、ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６、ＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６、スイッチＳＷ１１〜ＳＷ１６及びＳＷ２１〜ＳＷ２６、ドライブ信号入力端子ＩＮＰＵＴ、ドライブ信号出力端子ＯＵＴＰＵＴを備えている。ドライブ信号入力端子ＩＮＰＵＴには、差動信号である信号Ｄ１の一方の信号が入力される。
【０１０５】
ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６は、それぞれＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６とＣＭＯＳインバータを構成する。ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６のゲート端子は、それぞれＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６のゲート端子と接続される。さらに、ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６及びＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６のゲート端子は、ドライブ信号入力端子ＩＮＰＵＴと接続される。ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６のドレインは、それぞれＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６のドレインと接続される。さらに、ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６及びＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６のドレインは、ドライブ信号出力端子ＯＵＴＰＵＴとへ接続される。
【０１０６】
ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６のソース端子は、それぞれスイッチＳＷ１１〜ＳＷ１６を介して、電源ＶＤＤと接続される。ＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６のソース端子は、それぞれスイッチＳＷ２１〜ＳＷ２６を介して、電源ＶＳＳと接続される。
【０１０７】
つまり、電源ＶＤＤと電源ＶＳＳとの間に、複数のＣＭＯＳインバータが並列に配置されている。そして、スイッチＳＷ１２〜ＳＷ１６及びＳＷ２１〜ＳＷ２６の開閉を制御することで、複数の電源ＶＤＤと電源ＶＳＳとの間に並列接続されるＣＭＯＳインバータの数を変更することができる。なお、図２２では、６個のＣＭＯＳインバータが存在するものとして説明したが、ＣＭＯＳインバータは６個以外の任意の複数個とすることができることは勿論である。
【０１０８】
実施の形態１でも説明したが、光送受信システムでは、要求される伝送レートが変動することがある。これに対応するため、光変調器３００は、伝送レートの変動に応じて、並列接続されるＣＭＯＳインバータの数を変更する。以下、光変調器３００のＣＭＯＳインバータの並列接続数の変更方法について説明する。
【０１０９】
上記のＣＭＯＳインバータで構成される駆動回路の帯域特性は、ＣＭＯＳインバータ回路における飽和電流ＩＤＳＳおよびＶＤＤによる小信号トランスコンダクタンスの近似値Ｃを用いて、以下の式（２）で表される。
ｆ１＝ＩＤＳＳ／（２πＶＤＤ・Ｃ）      ・・・（２）
【０１１０】
式（２）より、飽和電流に比例して、帯域特性が向上することが理解できる。飽和電流を増加させるには、ＣＭＯＳインバータの並列接続数（Multiplier数）を増やすことで実現可能である。ＣＭＯＳインバータの並列接続数を増やすことは、Ｗ（ゲート幅）を増加させていることと等価だからである。
【０１１１】
ドライバＤＲ８１〜ＤＲ８６及びＤＲ９１〜ＤＲ９６において、帯域特性を最大化するには、ＳＷ１１〜ＳＷ１６及びＳＷ２１〜ＳＷ２６が短絡され、設けられたＣＭＯＳインバータがすべて並列接続されればよい。一方で、帯域特性を低減させるには、ＳＷ１１〜ＳＷ１６及びＳＷ２１〜ＳＷ２６の一部を開放し、並列接続されるＣＭＯＳインバータの個数を減少させればよい。これにより、図１３に示すのと同様の帯域特性が実現できる。
【０１１２】
図２３は、光変調器３００のドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７のＣＭＯＳインバータの接続数の決定方法を示すフローチャートである。
【０１１３】
ステップＳ３０１
まず、判定回路１３に、外部から要求伝送レート情報ＩＮＦが入力される。要求伝送レート情報ＩＮＦは、光受信器や光送受信システムから出力されてもよいし、ユーザから設定情報として与えられてもよい。
【０１１４】
ステップＳ３０２
判定回路１３は、要求伝送レート情報ＩＮＦに応じて、ドライバＤＲ８１〜８７、ＤＲ９１〜９７に設定する帯域を判定する。判定回路１３は、判定した帯域に対応するＣＭＯＳインバータの接続数を判定する。そして、判定回路１３は、ドライバＤＲ８１〜８７、ＤＲ９１〜９７でのＣＭＯＳインバータの接続数を示す制御信号ＳＩＧ１を、切替制御回路１５に出力する。
【０１１５】
ステップＳ３０３
切替制御回路１５は、制御信号ＳＩＧ１で指定されたＣＭＯＳインバータに接続されるスイッチをオンにし、それ以外のＣＭＯＳインバータに接続されるスイッチをオフにする。
【０１１６】
続いて、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７におけるＣＭＯＳインバータ接続数の切り替えについて説明する。図２４は、要求伝送レートが高い場合（例えば図１３のｆ１）のドライバＤＲ８１〜８７、ＤＲ９１〜９７を示す回路図である。ドライバＤＲ８１〜８７、ＤＲ９１〜９７は、スイッチＳＷ１１ＳＷ〜ＳＷ１６、ＳＷ２１〜ＳＷ２６のすべてが短絡され、ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３６、ＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３６で構成されるすべてのＣＭＯＳインバータが並列接続されドライバとして作用する。
【０１１７】
続いて、ドライバＤＲ８１〜８７、ＤＲ９１〜９７におけるＣＭＯＳインバータの接続数の選択について説明する。図２５は、要求伝送レートが低い場合（例えば図１３のｆ２）のドライバＤＲ８１〜８７、ＤＲ９１〜９７を示す回路図である。ドライバＤＲ８１〜８７、ＤＲ９１〜９７は、スイッチＳＷ１１ＳＷ〜ＳＷ１６、ＳＷ２１〜ＳＷ２６のうち、ＳＷ１１〜ＳＷ１３およびＳＷ２１〜ＳＷ２３のみが短絡され、それ以外はすべて開放される。これにより、ＰｃｈトランジスタＰｃｈ３１〜Ｐｃｈ３３、ＮｃｈトランジスタＮｃｈ３１〜Ｎｃｈ３３で構成されるＣＭＯＳインバータのみ接続され、ドライバとして作用し、それに以外のＰｃｈトランジスタＰｃｈ３４〜Ｐｃｈ３６、ＮｃｈトランジスタＮｃｈ３４〜Ｎｃｈ３６で構成されるＣＭＯＳインバータは接続されず開放状態となり、ドライバとして作用しない。
【０１１８】
つまり、光変調器３００は、伝送レートに応じて、ドライバＤＲ８１〜ＤＲ８７及びＤＲ９１〜ＤＲ９７において接続されるＣＯＭＳインバータの数を変化させる。つまり、ＣＭＯＳインバータの接続数を減らすほど、少ない電流で出力振幅を生成することが可能である。よって、伝送レートが小さくなるほど、ＣＭＯＳインバータの接続数を減少させることができ、消費電力を低減できる。
【０１１９】
本構成によれば、要求される伝送レートに対応可能な範囲で、最低限の数のＣＭＯＳインバータのみを接続し、駆動させることで、２値もしくは多値の光信号を送信することができる。これにより使用していないＣＭＯＳインバータへの電源供給を遮断し、ドライバで消費される電力を削減することができる。一般にドライバは比較的大きな回路規模を有し、その消費電力は大きい。そのため、適宜ドライバを構成するＣＭＯＳインバータへの電源供給を停止することで、容易に消費電力を低減することができる。
【０１２０】
実施の形態４
次に、本発明の実施の形態４にかかる光変調器４００について説明する。光変調器４００は、実施の形態１にかかる光変調器３００の具体例である。図２６は、実施の形態４にかかる光変調器４００の構成を模式的に示す平面図である。光変調器４００は、判定回路１３が、ルックアップテーブル（ＬＵＴ：Look Up Table）１３１を有している。
【０１２１】
ＬＵＴ１３１は、要求伝送レート情報ＩＮＦとドライバＤＲ８１〜８７、ＤＲ９１〜９７のＣＭＯＳインバータ接続数との対応付けがされた情報が格納されている。ＬＵＴ１３１は、例えば判定回路１３に設けられた記憶装置に格納される。ＬＵＴ１３１は、予め判定回路１３に格納されてもよいし、光受信器や光送受信システムから入力されてもよいし、ユーザから設定情報として与えられてもよい。
【０１２２】
図２７は、光変調器４００のドライバＤＲ８１〜８７、ＤＲ９１〜９７のＣＭＯＳインバータの接続数の決定方法を示すフローチャートである。
ステップＳ４０１
ステップＳ４０１は、図２３のステップＳ３０１と同様であるので、説明を省略する。
【０１２３】
ステップＳ４０２
判定回路１３は、要求伝送レート情報ＩＮＦとＬＵＴ１３１とを照合し、ドライバＤＲ８１〜８７、ＤＲ９１〜９７に設定する帯域を判定する。判定回路１３は、判定した帯域に対応するＣＭＯＳインバータの接続数を判定する。そして、判定回路１３は、ドライバＤＲ８１〜８７、ＤＲ９１〜９７でのＣＭＯＳインバータの接続数を示す制御信号ＳＩＧ１を、切替制御回路１５に出力する。
【０１２４】
ステップＳ４０３
ステップＳ４０３は、それぞれ図２３のステップＳ３０３と同様であるので、説明を省略する。
【０１２５】
本構成によれば、要求される伝送レートに対応可能な範囲で、最低限の数のＣＭＯＳインバータのみ接続し、駆動させることで、２値もしくは多値の光信号を送信することができる。これにより使用していないＣＭＯＳインバータへの電源供給を遮断し、ドライバで消費される電力を削減することができる。一般にドライバは比較的大きな回路規模を有し、その消費電力は大きい。そのため、適宜ドライバを構成するＣＭＯＳインバータへの電源供給を停止することで、容易に消費電力を低減することができる。
【０１２６】
実施の形態５
次に、本発明の実施の形態２にかかる光送受信システム５００について説明する。光送受信システム５００は、上述の実施の形態にかかる光変調器を有する光送信器のいずれかを用いた光送受信システムである。ここでは、光送受信システム５００が光送信器１０００を有する例について説明する。図２８は、実施の形態５にかかる光送受信システム５００の構成を模式的に示すブロック図である。
【０１２７】
光送受信システム５００は、光送信器１０００、光受信器５０１、光伝送路５０２、光増幅器５０３を有する。
【０１２８】
光送信器１０００は、光信号として、例えば四位相偏移変調（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：以下、ＱＰＳＫと表記する）された、ＱＰＳＫ光信号を出力する。なお、光送信器１０００は、光信号として、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）信号やＰＡＭ信号などを出力することもできる。
【０１２９】
光送信器１０００と光受信器５０１との間は、光伝送路５０２により光学的に接続され、ＱＰＳＫ光信号が伝搬する。光伝送路５０２には、光増幅器５０３が挿入され、光伝送路５０２を伝搬するＱＰＳＫ光信号を増幅する。光受信器５０１は、ＱＰＳＫ光信号を電気信号に復調する。
【０１３０】
光送受信システム５００は、以上の構成により、光送信器１０００を用いた光信号の伝送が可能である。
【０１３１】
その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本発明は実施の形態１及び２に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態において、ドライバの負荷切替は、導入時の初期設定として行ってもよいし、光送受信システムの運用中の調整として所定のタイミング、頻度で行ってもよい。
【０１３２】
実施の形態１及び２において、切替、使用する負荷抵抗を適宜ローテーションすることも可能である。複数設けられている負荷抵抗の使用頻度を平均化することで、駆動回路全体としてみた場合の寿命を延伸することが可能である。
【０１３３】
実施の形態１及び２で説明した、伝送レートに応じて負荷抵抗を切替えることで消費電力を削減する手法は、単一のマッハツェンダ光変調器のみならず、Ｉ（In-phase）／Ｑ（Quadrature）変調器に適用することも可能である。
【０１３４】
実施の形態１及び２では、伝送レートが低い場合に４つ並列に構成される負荷抵抗の内２つの負荷抵抗を使用し、２つの負荷抵抗を使用しない例について説明したが、これは例示に過ぎない。すなわち、伝送レートが低い場合に、要求される伝送レートを満たす限り、ドライバＤＲ１１〜ＤＲ１７で使用する負荷抵抗の数はいくつでもよい。
【０１３５】
本発明は実施の形態３及び４に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述の実施の形態において、ＣＭＯＳインバータの接続数の設定は、導入時の初期設定として行ってもよいし、光送受信システムの運用中の調整として所定のタイミング、頻度で行ってもよい。
【０１３６】
実施の形態３及び４において、接続されるＣＭＯＳインバータを適宜ローテーションすることも可能である。複数設けられているＣＭＯＳインバータの使用頻度を平均化することで、駆動回路全体としてみた場合の寿命を延伸することが可能である。
【０１３７】
実施の形態３及び４で説明した、伝送レートに応じてＣＭＯＳインバータの接続数を切替えることで消費電力を削減する手法は、単一のマッハツェンダ光変調器のみならず、Ｉ（In-phase）／Ｑ（Quadrature）変調器に適用することも可能である。
【０１３８】
実施の形態３及び４では、伝送レートが低い場合に複数個並列に構成されるＣＭＯＳインバータの内３つのＣＭＯＳインバータを接続し、その他のＣＭＯＳインバータを開放し、使用しない例について説明したが、これは例示に過ぎない。すなわち、伝送レートが低い場合に、要求される伝送レートを満たす限り、ドライバＤＲ１１〜ＤＲ１７で使用するＣＭＯＳインバータの接続数は限定されない。
【符号の説明】
【０１３９】
１１、６１  光変調部
１２、６２  デコーダ
１３  判定回路
１４、３４、６３  駆動回路
１５  切替制御回路
１６  バイアス回路
１００、２００、３００、４００、６００  光変調器
１１１、１１２、６１１、６１２  光導波路
１１３、１１４、６１３、６１４  光合分波器
５００  光送受信システム
５０１  光受信器
５０２  光伝送路
５０３  光増幅器
９０１  オペアンプ
９０２  リファレンスアンプ
１０００、６０００  光送信器
１００１、６００１  光源
１００２、６００２  光
１００３、６００３  光信号
ＤＲ１１〜ＤＲ１７、ＤＲ６１〜ＤＲ６７、ＤＲ８１〜８７、ＤＲ９１〜９７  ドライバ
ＩＮ  入力光
ＩＮＦ  要求伝送レート情報
ＩＮｎ  ドライブ入力信号
ＩＮｐ  ドライブ入力信号
ＩＮＰＵＴ  ドライブ信号入力端子
Ｎｃｈ１、Ｎｃｈ２、Ｎｃｈ１１、Ｎｃｈ１２  差動対トランジスタ
Ｎｃｈ３、Ｎｃｈ１３  電流源トランジスタ
Ｎｃｈ３１〜Ｎｃｈ３６  Ｎｃｈトランジスタ
ＯＵＴ  光信号
ＯＵＴｎ  差動ドライブ信号
ＯＵＴｐ  差動ドライブ信号
Ｐ１、Ｐ２、Ｐ５、Ｐ６  入力ポート
Ｐ３、Ｐ４、Ｐ７、Ｐ８  出力ポート
Ｐｃｈ３１〜Ｐｃｈ３６  Ｐｃｈトランジスタ
ＰＭ１＿１〜ＰＭ１＿７、ＰＭ２＿１〜ＰＭ２＿７、ＰＭ６１＿１〜ＰＭ６１＿７、ＰＭ６２＿１〜ＰＭ６２＿７  位相変調領域
ＲＥＦ  リファレンス電圧
Ｒｎ１〜Ｒｎ４、Ｒｎ１１〜Ｒｎ１４、Ｒｐ１１〜Ｒｐ１４  負荷抵抗
ＳＩＧ１、ＳＩＧ２  制御信号
ＳＷ１１〜ＳＷ１６、ＳＷ２１〜ＳＷ２６、ＳＷｎ１〜ＳＷｎ４、ＳＷｐ１〜ＳＷｐ４、ＳＷｎ１１〜ＳＷｎ１４、ＳＷｐ１１〜ＳＷｐ１４  スイッチ
ＶＢＩＡＳ  バイアス電圧
ＶＤＤ、ＶＳＳ  電源
ＶＳＷ  振幅値信号
【図１】
2014163971.tif 000003
【図２】
2014163971.tif 000004
【図３Ａ】
2014163971.tif 000005
【図３Ｂ】
2014163971.tif 000006
【図４】
2014163971.tif 000007
【図５】
2014163971.tif 000008
【図６Ａ】
2014163971.tif 000009
【図６Ｂ】
2014163971.tif 000010
【図６Ｃ】
2014163971.tif 000011
【図７】
2014163971.tif 000012
【図８】
2014163971.tif 000013
【図９】
2014163971.tif 000014
【図１０】
2014163971.tif 000015
【図１１】
2014163971.tif 000016
【図１２】
2014163971.tif 000017
【図１３】
2014163971.tif 000018
【図１４】
2014163971.tif 000019
【図１５】
2014163971.tif 000020
【図１６】
2014163971.tif 000021
【図１７】
2014163971.tif 000022
【図１８】
2014163971.tif 000023
【図１９】
2014163971.tif 000024
【図２０】
2014163971.tif 000025
【図２１】
2014163971.tif 000026
【図２２】
2014163971.tif 000027
【図２３】
2014163971.tif 000028
【図２４】
2014163971.tif 000029
【図２５】
2014163971.tif 000030
【図２６】
2014163971.tif 000031
【図２７】
2014163971.tif 000032
【図２８】
2014163971.tif 000033