(57)【要約】【課題】モジュール内の微小領域における短時間の発電能力の変動に対して出力の調整が可能であり、発電特性と信頼性に優れた薄膜太陽電池モジュールを得ること。【解決手段】表面透明電極層１２と半導体層１３と裏面電極層１４とをこの順で備え、前記裏面電極層１４における前記半導体層１３と反対側の面と、前記半導体層における発電時に前記裏面電極層１４と異なる電位を有する対向電極層７と、の間に誘電体層６が挟持されて前記裏面電極層１４と前記誘電体層６と前記対向電極層７とにより構成されるキャパシタ１５を有する薄膜太陽電池セルを用いる。【選択図】図２
2014154598.tif 000002
【特許請求の範囲】
【請求項１】
表面透明電極層と半導体層と裏面電極層とをこの順で備え、
前記裏面電極層における前記半導体層と反対側の面と、前記半導体層における発電時に前記裏面電極層と異なる電位を有する対向電極層と、の間に誘電体層が挟持されて前記裏面電極層と前記誘電体層と前記対向電極層とにより構成されるキャパシタを有する薄膜太陽電池セルを用いること、
を特徴とする薄膜太陽電池モジュール。
【請求項２】
前記薄膜太陽電池セルまたは前記薄膜太陽電池モジュールが、電気的に直列接続されること、
を特徴とする請求項１に記載の薄膜太陽電池モジュール。
【請求項３】
前記キャパシタでは、前記直列接続における陰極側を上流側とした場合における上流側からｎ番目の前記薄膜太陽電池セルの前記裏面電極層と対向する前記対向電極層が、前記直列接続における上流側からｎ番目の前記薄膜太陽電池セルの前記表面透明電極層と電気的に接続していること、
を特徴とする請求項２に記載の薄膜太陽電池モジュール。
【請求項４】
前記キャパシタでは、前記直列接続における上流側からｎ番目の前記薄膜太陽電池セルの前記裏面電極層と対向する前記対向電極層が、前記直列接続における上流側からｎ＋１番目の前記薄膜太陽電池セルの前記裏面電極層と電気的に接続していること、
を特徴とする請求項２に記載の薄膜太陽電池モジュール。
【請求項５】
前記キャパシタでは、前記直列接続における上流側からｎ番目の前記薄膜太陽電池セルの前記裏面電極層と対向する前記対向電極層が、前記直列接続における上流側からｎ＋２番目の前記薄膜太陽電池セルの前記裏面電極層と電気的に接続していること、
を特徴とする請求項２に記載の薄膜太陽電池モジュール。
【請求項６】
前記裏面電極層における前記誘電体層と接する面の面積が、前記裏面電極層における前記半導体層と接する面の面積よりも広いこと、
を特徴とする請求項１〜５のいずれか１つに記載の薄膜太陽電池モジュール。
【請求項７】
前記裏面電極層および前記裏面電極層と電気的に接続された１または複数の電極層を一方の電極層とし、
前記対向電極層および前記対向電極層と電気的に接続された１または複数の電極層を他方の電極層とし、
前記裏面電極層の前記半導体層と反対側において前記一方の電極層と前記他方の電極層との間に前記誘電体層が挿入された構造を有すること、
を特徴とする請求項１〜６のいずれか１つに記載の薄膜太陽電池モジュール。
【請求項８】
前記薄膜太陽電池セルがｎ行ｋ列のマトリックス形状に分離され、
行方向におけるｎ個の前記薄膜太陽電池セルが電気的に直列接続されたセル群が、列方向においてｋ列に配列されて電気的に並列接続され、
前記キャパシタでは、前記誘電体層および前記対向電極層が、前記薄膜太陽電池セルのマトリックス形状に対応したｎ行に分離されるとともに前記セル群の列方向の配列位置に対応してｋ−１以下の行に分離されて配置されていること、
を特徴とする請求項１〜７のいずれか１つに記載の薄膜太陽電池モジュール。
【請求項９】
前記裏面電極層における前記誘電体層と接する面の面積が、前記裏面電極層における前記半導体層と接する面の面積の５００倍以上であり、
前記誘電体層の比誘電率が２以上であること、
を特徴とする請求項８に記載の薄膜太陽電池モジュール。
【請求項１０】
前記裏面電極層と前記対向電極層との間に複数層のキャパシタが電気的に直列に接続された構造を有すること、
を特徴とする請求項１〜９のいずれか１つに記載の薄膜太陽電池モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜太陽電池モジュールに関する。
【背景技術】
【０００２】
一般的に複数の薄膜太陽電池を電気的に直列接続して作製される集積型薄膜太陽電池モジュール（以下、モジュールと呼ぶ場合がある）は、細長い短冊状の薄膜太陽電池セル（以下、セルと呼ぶ場合がある）を該セルの短軸方向に直列接続した構造を有している。この様な集積型薄膜太陽電池を搭載した薄膜太陽電池モジュールにおいては、使用中に受光面の一部に木の葉や鳥のような飛来物による影が生じた場合には、影が生じた部分のセルの発電電力が低下し、モジュール全体の起電力が大きく低下する。セルの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴ってモジュールの発電量が低下する。これは、各セルが電気的に直列接続されているため、影が生じたセルの電流によりモジュールの発電電流が制約されるからである。
【０００３】
例えば、１００個のセルが電気的に直列に接続されたモジュールにおいて１個のセルの半分の領域だけが影に覆われた場合は、影の領域はモジュールの受光面全体の０．５％に過ぎない。しかし、影に覆われたセルの発電電流は、影が無い場合の電流を例えば１Ａとすると、影が生じた場合には０．５Ａとなる。このため、セルが直列接続されて構成されているモジュール全体の発電電流も０．５Ａとなり、正常動作時の半分の値となる。したがって、１個のセルの半分の領域、すなわちモジュールの受光面全体の０．５％の領域に影が生じただけで、発電電力が１／２まで低下してしまう。
【０００４】
また、モジュールを設置する際には複数のモジュールを設置し、これらを接続して発電させることが一般的となっている。その際にも、モジュールを電気的に直列に接続することが行われ、前述の場合と同様に１枚のモジュールの出力低下が全体の出力影響を与えることになる。さらに、スマートコミュニティと呼ばれる次世代送配電網を基盤とした都市などで、独立発電系統の自家発電設備として太陽電池を用いる場合においては、僅かな時間であっても電力が供給不足に陥ることは許されないことから、微少時間における電力変動の影響は無視できない。
【０００５】
以上のように、太陽光発電システムにおいては、モジュール内の微小領域における短時間の発電能力の変動であっても十分な対策を講じる必要があるといえる。
【０００６】
このような問題を解決するために、たとえば特許文献１においては、太陽電池パネル（モジュール）にコンデンサを設置することにより太陽電池パネル発電量の短期的な低下を抑制する方法を開示している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４４８４２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記先行技術においては、太陽電池パネル全体の出力変動をコンデンサで対応することになり、前述のように微小領域の出力低下が太陽電池パネル全体の出力を変動させることを考慮すると、一部のセルで生じた短期的な出力低下に対して対応が困難になる、という問題があった。
【０００９】
本発明は、上記に鑑みてなされたものであって、モジュール内の微小領域における短時間の発電能力の変動に対して出力の調整が可能であり、発電特性と信頼性に優れた薄膜太陽電池モジュールを得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明にかかる薄膜太陽電池モジュールは、表面透明電極層と半導体層と裏面電極層とをこの順で備え、前記裏面電極層における前記半導体層と反対側の面と、前記半導体層における発電時に前記裏面電極層と異なる電位を有する対向電極層と、の間に誘電体層が挟持されて前記裏面電極層と前記誘電体層と前記対向電極層とにより構成されるキャパシタを有する薄膜太陽電池セルを用いること、を特徴とする。
【発明の効果】
【００１１】
本発明によれば、モジュール内の微小領域における短時間の発電能力の変動に対して出力の調整が可能であり、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる、という効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の実施の形態１にかかるキャパシタを内蔵した薄膜太陽電池モジュールの構造を示す平面図である。
【図２】図２は、本発明の実施の形態１にかかるモジュールの構造を模式的に示す断面図であり、図１におけるＡ−Ａ断面図である。
【図３−１】図３−１は、本発明の実施の形態１にかかるモジュールの製造方法を模式的に示す工程図である。
【図３−２】図３−２は、本発明の実施の形態１にかかるモジュールの製造方法を模式的に示す工程図である。
【図３−３】図３−３は、本発明の実施の形態１にかかるモジュールの製造方法を模式的に示す工程図である。
【図４】図４は、本発明の実施の形態１にかかるモジュールにおける影発生時の電流の流れを模式的に示す断面図である。
【図５】図５は、本発明の実施の形態１にかかるモジュールが電気的に直列接続された場合の等価回路図である。
【図６】図６は、実施の形態２にかかる多接合型薄膜太陽電池モジュールの構造を模式的に示す平面図である。
【図７】図７は、本発明の実施の形態２にかかる多接合型薄膜太陽電池モジュールの構造を模式的に示す要部断面図であり、図６におけるＢ−Ｂ断面図である。
【図８】図８は、図７における領域Ｃの拡大図であり、セル３の直列接続方向における左からｍ番目およびｍ＋１番目のセルを示す要部断面図である。
【図９−１】図９−１は、本発明の実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。
【図９−２】図９−２は、本発明の実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。
【図９−３】図９−３は、本発明の実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。
【図９−４】図９−４は、本発明の実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。
【図９−５】図９−５は、本発明の実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。
【図１０】図１０は、本発明の実施の形態２にかかるモジュールにおける影発生時の電流の流れを模式的に示す断面図である。
【図１１】図１１は、本発明の実施の形態２にかかるモジュールの等価回路図である。
【図１２】図１２は、本発明の実施の形態３にかかる第１のモジュールの構造を模式的に示す要部断面図である。
【図１３】図１３は、本発明の実施の形態３にかかる第２のモジュールの構造を模式的に示す要部断面図である。
【図１４−１】図１４−１は、本発明の実施の形態３にかかる第２のモジュールの製造方法を模式的に示す工程断面図である。
【図１４−２】図１４−２は、本発明の実施の形態３にかかる第２のモジュールの製造方法を模式的に示す工程断面図である。
【図１４−３】図１４−３は、本発明の実施の形態３にかかる第２のモジュールの製造方法を模式的に示す工程断面図である。
【図１４−４】図１４−４は、本発明の実施の形態３にかかる第２のモジュールの製造方法を模式的に示す工程断面図である。
【図１５】図１５は、本発明の実施の形態４にかかるモジュールの構造を模式的に示す要部断面図である。
【図１６−１】図１６−１は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−２】図１６−２は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−３】図１６−３は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−４】図１６−４は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−５】図１６−５は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−６】図１６−６は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１６−７】図１６−７は、本発明の実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図１７−１】図１７−１は、本発明の実施の形態５にかかるモジュールの製造方法を模式的に示す工程図である。
【図１７−２】図１７−２は、本発明の実施の形態５にかかるモジュールの製造方法を模式的に示す工程図である。
【図１７−３】図１７−３は、本発明の実施の形態５にかかるモジュールの製造方法を模式的に示す工程図である。
【図１８】図１８は、本発明の実施の形態５にかかるモジュールの等価回路図である。
【図１９】図１９は、マトリックス形状にセルが分離された多接合型薄膜太陽電池モジュールの構造を模式的に示す平面図である。
【図２０−１】図２０−１は、本発明の実施の形態６にかかるモジュールの製造方法を模式的に示す工程図である。
【図２０−２】図２０−２は、本発明の実施の形態６にかかるモジュールの製造方法を模式的に示す工程図である。
【図２１】図２１は、本発明の実施の形態６にかかるモジュールの等価回路図である。
【図２２】図２２は、本発明の実施の形態７にかかるモジュールの構造を模式的に示す要部断面図であり、図８に対応する図である。
【図２３−１】図２３−１は、本発明の実施の形態７にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図２３−２】図２３−２は、本発明の実施の形態７にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図２３−３】図２３−３は、本発明の実施の形態７にかかるモジュールの製造方法を模式的に示す工程断面図である。
【図２４】図２４は、本発明の実施の形態７にかかるモジュールの等価回路図である。
【発明を実施するための形態】
【００１３】
以下に、本発明にかかる薄膜太陽電池モジュールの実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１にかかるキャパシタ１５を内蔵した薄膜太陽電池モジュール（以下、モジュールと呼ぶ場合がある）１の構造を示す平面図である。本明細書における平面図では、各層の成膜面側（基板２と反対側）から見た平面図を示す。実施の形態１にかかるモジュール１は、ガラスもしくは透明なフィルム等の透光性を有する長方形状の透光性絶縁基板（以下、基板と呼ぶ場合がある）２上に該基板２と略同様の長方形状の１つの薄膜太陽電池セル（以下、セルと呼ぶ場合がある）３が形成された薄膜太陽電池モジュールである。便宜上、図１の上下方向を基板２およびセル３の長辺方向、左右方向を短辺方向とする。
【００１５】
また、モジュール１におけるセル３の短辺方向における一端（図１中の左端）側には、モジュール１で発生した電力を取り出すための取り出し電極５として左側取り出し電極５Ｌ（陰極取り出し電極）が、他端（図１中の右端）側には右側取り出し電極５Ｒ（陽極取り出し電極）が形成されている。そして、この取り出し電極５（左側取り出し電極５Ｌ、右側取り出し電極５Ｒ）により、モジュール１で発生した電力が外部に取り出される構造になっている。
【００１６】
更に、モジュール１の絶縁性を保つために、基板２におけるセル３の形成面の外周縁部には外周縁部膜除去領域４が設けられている。このように、モジュール１の基本的な外観構造は、従来型の薄膜太陽電池モジュールと同様の構造となっている。以下では、セル３の短辺方向における一端（図１中の左端）側をセル左側、セル３の短辺方向における他端（図１中の右端）側をセル右側と呼ぶ場合がある。
【００１７】
なお本明細書においては、便宜上、モジュール１の左側取り出し電極５Ｌがマイナス極、右側取り出し電極５Ｒがプラス極になるように図示することとする。
【００１８】
図２は、実施の形態１にかかるモジュール１の構造を模式的に示す断面図であり、図１におけるＡ−Ａ断面図である。モジュール１の内部では、図２の左側から右側に向かって電流が流れる。
【００１９】
モジュール１におけるセル３は、図２に示されるように多数の薄膜が積層された層状の断面構造を有する。すなわち、セル３は、基板２上に第１電極である表面透明電極層１２、半導体層１３、および第２電極である裏面電極層１４が順次積層された積層構造を有する。表面透明電極層１２と半導体層１３と裏面電極層１４とをまとめて発電ユニット１１と呼ぶことにする。セル３においては、表面透明電極層１２がカソード（陽極）となり、裏面電極層１４がアノード（陰極）となる。モジュール１においては、基板２側からセル３に光が入射される。
【００２０】
表面透明電極層１２は、例えば、ＳｎＯ２系膜やＺｎＯ系膜などの透光性を有する透明導電膜からなる。半導体層１３は、例えば基板２側からｐ型半導体層（例えばｐ型不純物がドープされたシリコン層）１３ａ、ｉ型半導体層（例えば真性シリコン層）１３ｂ、ｎ型半導体層（例えばｎ型不純物がドープされたシリコン層）１３ｃが積層されてｐｉｎ接合を有する半導体積層膜、例えば基板２側からｐ型半導体層（例えばｐ型不純物がドープされたＣｄＴｅ層）、ｎ型半導体層（例えばｎ型不純物がドープされたＣｄＴｅ層）が積層されてｐｎ接合を有する半導体積層膜、またはこれらの半導体積層膜が複数重なった積層構造を有する半導体積層膜などが用いられる。裏面電極層１４は、例えば基板２側からＳｎＯ２系膜やＺｎＯ系膜などの透光性を有する透明導電膜と、例えばＡｇやＡｌなどの高反射金属膜とが積層されて構成される。
【００２１】
また、裏面電極層１４における半導体層１３と反対側の面上には、誘電体層６と対向電極層７とがこの順で形成されている。誘電体層６は、誘電体により構成され、電荷の保持性能を高めるために、例えばＴａＯ５、ＢＳＴＯなど誘電率の高い材料により構成されることが好ましい。誘電体層６は、裏面電極層１４における半導体層１３と反対側の面上から、裏面電極層１４および半導体層１３におけるセル右側の側面に当接して設けられている。
【００２２】
対向電極層７は、低抵抗な金属層であれば問題ないが、裏面電極層１４と同様の金属を用いる方が接触抵抗の低減などの点で効果的である。また、対向電極層７は、誘電体層６との反応などを考慮して積層構造を形成してもよい。対向電極層７は、誘電体層６における裏面電極層１４と反対側の面上から、誘電体層６におけるセル右側の側面に当接して設けられている。
【００２３】
そして、左側取り出し電極５Ｌは、裏面電極層１４のセル左側の端部において誘電体層６が形成されずに露出した領域に接続されている。右側取り出し電極５Ｒは、対向電極層７上のセル右側の端部に接続されている。この薄膜太陽電池内の半導体層１３に基板２側より光が入射すると、電力が発生する。発生した電流は、図２中に矢印で示した経路で、左側取り出し電極５Ｌ→裏面電極層１４→半導体層１３→表面透明電極層１２→右側取り出し電極５Ｒの順で流れる。
【００２４】
基板２の面方向において裏面電極層１４の大部分と対向する対向電極層７は、基板２の短辺方向（図２中の左右方向）における右端の外周縁部において表面透明電極層１２と電気的に接続されている。この場合は、半導体層１３における発電時に、対向する位置にある裏面電極層１４と対向電極層７との間には電位差が発生するため、これらの間に挟持された誘電体層６と合わせてキャパシタ１５を構成することになる。すなわち、セル３においては、発電ユニット１１とキャパシタ１５とが裏面電極層１４を共有して接続されている構造となっている。
【００２５】
このキャパシタ１５では、セル３の発電に伴って対向電極層７と裏面電極層１４とに挟まれた誘電体層６に対して電位差が生じ、この電位差によってキャパシタ１５内に電荷が蓄積されていく。そして、対応するセル３の短期的な起電流の低下時に、キャパシタ１５から電荷を補填することが可能となる。
【００２６】
つぎに、上述した実施の形態１にかかるモジュール１の製造方法について説明する。以下で示すプロセス技術は、基本的に一般的な薄膜太陽電池モジュールの製造方法と同じである。したがって、各プロセスの詳細な説明は行わず概略の説明を行う。図３−１〜図３−３は、実施の形態１にかかるモジュール１の製造方法を模式的に示す工程図である。なお、以下の図３−１〜図３−３において、（ａ）は図２に対応する断面図、（ｂ）は図１に対応する要部平面図である。
【００２７】
まず、基板２上の全面に、表面透明電極層１２と、ｐ型半導体層１３ａ、ｉ型半導体層１３ｂ、ｎ型半導体層１３ｃからなる半導体層１３と、裏面電極層１４とをこの順で積層形成する。基板２には、透光性および絶縁性を有する基板として例えばガラスや透明なフィルムなどが用いられる。
【００２８】
この表面透明電極層１２としては、例えばＳｎＯ２系やＺｎＯ２系などの透光性を有する透明導電膜が用いられている。また、この表面透明電極層１２は、入射した光を散乱させること、発電層となる半導体層１３に光を閉じ込めることにより発電効率を改善するために、表面に凹凸形状を有する（図示せず）。この表面透明電極層１２は、一般的にはＣＶＤ法で形成する場合と、スパッタリング法で成膜された膜をウエットエッチングして形成する場合がある。
【００２９】
半導体層１３のｐ型半導体層１３ａ、ｉ型半導体層１３ｂ、ｎ型半導体層１３ｃは、たとえばプラズマＣＶＤ法などによりシリコン薄膜層が形成される。前述の半導体層１３のうち、ｉ型半導体層１３ｂが発電を行う層である。これらの３層をあわせて積層半導体層と呼ぶ場合がある。複数の半導体層１３を積層化させる（一般にタンデム構造と呼ばれる）ことでより大きな発電をすることも可能であるが、その場合においても同様に積層半導体層と呼ぶ場合がある。
【００３０】
裏面電極層１４は、たとえばスパッタリング法などにより形成される。半導体層１３を表面透明電極層１２と裏面電極層１４とで挟むことによって、発電した電流を効率良く外部に取り出すことができる。裏面電極層１４は、半導体層１３を通過した光を再度半導体層１３に供給するという目的から、光の反射率が高い方が好ましく、Ａｌ，Ａｇなどがよく使われる。裏面電極層１４と半導体層１３との界面を安定させる目的で、半導体層１３側に例えばＺｎＯ系の透明導電層などを用いて積層化させることも多い。
【００３１】
本実施の形態では、裏面電極層１４は、例えば基板２側からＳｎＯ２系膜やＺｎＯ系膜などの透光性を有する透明導電膜と、例えばＡｇやＡｌなどの高反射金属膜とが積層されて構成される。裏面電極層１４に用いる透明導電膜はＣＶＤ法やスパッタリング法により、高反射金属膜はスパッタリング法により形成される。
【００３２】
そして、裏面電極層１４の形成後、基板２の短辺方向（図３−１中の左右方向）における右端の外周縁部の裏面電極層１４および半導体層１３（図３−１中の点線で囲まれた部分）が、基板２の右端の長辺と平行な方向に細長の矩形形状に除去されてスクライブ溝１０１が形成される。図３−１は、裏面電極層１４の形成後、スクライブ溝１０１が形成された状態を示している。スクライブ溝１０１は、紫外線レーザーなどを用いてレーザースクライブ法により形成される。これにより、基板２の短辺方向における右端の外周縁部に、右端の長辺と平行な方向に延在する矩形形状に表面透明電極層１２が露出する。なお、本明細書におけるスクライブ溝は、紫外線レーザーなどを用いてレーザースクライブにより形成される。また、本実施の形態では素子領域の分離等にはレーザースクライブを用いる方法について述べるが、パターニングやエッチング、印刷などの方法によるパターン形成を用いることも可能である。
【００３３】
つぎに、基板２上の全面に誘電体層６が形成され、基板２の短辺方向における左側および右側の外周縁部の裏面電極層１４（図３−２中の点線で囲まれた部分）が基板２の長辺と平行な方向に細長形状に除去されて、素子分離領域を形成するスクライブ溝１０２が形成される。図３−２は、誘電体層６の形成後、スクライブ溝１０２が形成された状態を示している。誘電体層６は、たとえばイオンプレーティング法などを用いて、裏面電極層１４上の全面および表面透明電極層１２上に形成される。誘電体層６は、誘電率および耐圧が共に高い方が好ましく、たとえばＴｉＯ２、Ｔａ２Ｏ５などが低温での成膜が容易な高誘電率材料として挙げられる。これにより、誘電体層６が裏面電極層１４上から、裏面電極層１４および半導体層１３における基板右側の側面に当接した状態にパターニングされる。
【００３４】
つぎに、基板２上の全面に対向電極層７が形成され、基板２の短辺方向における左側および右側の外周縁部の対向電極層７（図３−３中の点線で囲まれた部分）が基板２の長辺と平行な方向に細長形状に除去されて、素子分離領域を形成するスクライブ溝１０３が形成される。これにより、対向電極層７が誘電体層６上から、誘電体層６における基板右側の側面に当接した状態にパターニングされる。そして、対向電極層７は、基板２の短辺方向における右端の外周縁部において表面透明電極層１２と電気的に接続される。この場合、対向電極層７と誘電体層６との界面反応を抑制するために、酸化物透明導電膜を挿入する積層構造も有効である。
【００３５】
そして、基板２の短辺方向における左端の外周縁部の裏面電極層１４上に左側取り出し電極５Ｌが接続され、基板２の短辺方向における右端の外周縁部の対向電極層７上に右側取り出し電極５Ｒが接続される。これにより、図３−３に示す構造が得られ、図１および図２に示される実施の形態１にかかるモジュール構造が得られる。
【００３６】
つぎに、このようにキャパシタを内蔵した実施の形態１にかかるモジュール１の受光面の一部に影等による動作不良が発生した場合の電流の流れについて説明する。図４は、実施の形態１にかかるモジュール１における影発生時の電流の流れを模式的に示す断面図である。なお、図４では、セル３の受光面に影がかかり、セル３が動作不良セルとなった場合の電流の経路を図に矢印で示している。また、図４では、キャパシタ１５を流れる電流の経路を点線の矢印で示し、左側取り出し電極５Ｌ、半導体層１３、裏面電極層１４、表面透明電極層１２、右側取り出し電極５Ｒを流れる通常の電流の経路を実線の矢印で示している。また、図中においてセル３の受光面に影がかかり動作不良となり発電しない半導体層１３の領域を黒色の塗りつぶし部で示している。
【００３７】
図４に示されるように、セル３の受光面内に影（図中の黒色の★印部）がかかった場合、この部分では半導体層１３に対して光が当たらないため、発電しない半導体層１３の領域（図中の黒色の塗りつぶし部）が発生する。この結果、セル３においては、影がある場合の発電電流量（Ｉ２）は、影が無い場合の発電電流量（Ｉ１）と比較して電流量が落ちることになる。一般的に太陽電池モジュールを設置する際には、複数の太陽電池モジュールを電気的に直列に電気接続することにより大きな電力を発生させることが多く、この場合の等価回路図は図５のようになる。図５は、実施の形態１にかかるモジュール１が電気的に直列接続された場合の等価回路図である。
【００３８】
一般的に太陽電池の等価回路は、光が当たった際に電流を発生する発電ユニットを電流源２１として示し、光が当たっていない場合の半導体層のダイオード特性を与えるダイオード２２と電流源２１との並列接続構造２３で示される。また、本実施の形態にかかるモジュール１においてはキャパシタ１５が付加されていることから、並列接続構造２３にキャパシタ２４が付加されて図５に示すような等価回路図となる。
【００３９】
この内の１枚のモジュール、たとえば図５におけるモジュール番号Ｍのモジュール１で半導体層１３からの発電電流量がＩ１→Ｉ２に低下すると、キャパシタ２４が付加されていない場合には、直列接続内のモジュール全ての電流がＩ２に低下してしまうことになる。このため、電流が低下したパネルにおいて電流低下分（Ｉ１−Ｉ２）の電流を補填することが必要となる。
【００４０】
そこで、実施の形態１にかかるモジュール１では、図４に示したように、キャパシタ１５に蓄積された電荷が電流源となって、図４中の点線矢印で示した経路で電流が流れ、発電電流の不足分を補填することができる。この結果、電気的に直列接続されたモジュール群全体での電流低下に伴う発電量の低下を抑制できる。
【００４１】
なお、実施の形態１では、対向電極層７は発電ユニット１１の表面透明電極層１２と電位が等しい構造となっている。この構造の他にも、対向電極層７を表面透明電極層１２と接続することなく、後付けで配線を行い、フレームなどの裏面電極層１４と異なる電位差を持たせることも可能である。ただし、この場合においては、新たな配線部品が発生することになるのに対し、実施の形態１の構造では部品点数の削減が可能となる利点がある。
【００４２】
上述したように、実施の形態１にかかるモジュール１では、セル３の裏面に直結されたキャパシタ１５に電荷が充電される構造を得ることができ、該モジュール１における短期的な起電流の低下時に、キャパシタ１５から電荷を補填することが可能となる。これにより、モジュール１の受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴うモジュール１の発電量の低下を抑制することができ、出力低下を抑止することが可能となる。したがって、実施の形態１にかかるモジュール１では、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【００４３】
また、実施の形態１にかかる複数のモジュール１が電気的に直列接続されたモジュール群では、モジュール１の受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、単一モジュールの出力低下に伴うモジュール群全体の出力低下を抑止することが可能となる。
【００４４】
また、実施の形態１にかかるモジュール１では、セル３の裏面電極層１４と対向する対向電極層７が、セル３の表面透明電極層１２と電気的に接続しているため、取り出し配線などが不要になる。
【００４５】
実施の形態２．
実施の形態１においては、１つのセル３によりモジュールを構成する場合について説明した。しかしながら、実際には図６に示すようにガラスもしくは透明なフィルムからなる基板２上に短冊状の複数のセル３が複数形成されて、これらの複数のセル３が短冊状の短辺方向（直列接続方向）に電気的に直列接続されたセル群を有する多接合型薄膜太陽電池モジュールとして使用されることが多い。図６は、実施の形態２にかかる多接合型薄膜太陽電池モジュール（以下、単にモジュールと呼ぶ場合がある）の構造を模式的に示す平面図である。実施の形態２では、このように複数のセル３が電気的に直列接続されてモジュールを構成する場合について説明する。
【００４６】
なお、本明細書においては、便宜上、多接合型薄膜太陽電池モジュールの左側取り出し電極５Ｌがマイナス極、右側取り出し電極５Ｒがプラス極になるように図示することとする。そして、直列接続方向においては、マイナス極（左側取り出し電極５Ｌ）側を上流側、プラス極（右側取り出し電極５Ｒ）側を下流側とする。したがって、直列接続方向における左からｍ番目（以下、ｍ番目と呼ぶ場合がある）のセル３は、セル３の直列接続方向における上流側からｍ番目のセル３である。また、左側取り出し電極５Ｌに隣接する薄膜太陽電池セル３を１番目の薄膜太陽電池セルとし、右側取り出し電極５Ｒ側に進むにつれてセル３の番号が増加するように示す。なお、キャパシタについても同様の規則に従って呼称し、たとえばｍ番目のセル３の直上に形成されたキャパシタ構造については、セルと同様にｍ番目のキャパシタと呼ぶ。
【００４７】
図７は、実施の形態２にかかる多接合型薄膜太陽電池モジュールの構造を模式的に示す要部断面図であり、図６におけるＢ−Ｂ断面図である。図８は、図７における領域Ｃの拡大図であり、セル３の直列接続方向における左からｍ番目およびｍ＋１番目のセル３を示す要部断面図である。なお、実施の形態２においては、上述した実施の形態１にかかるモジュール１の構成部材と同じ部材については同じ符号を付すことで、詳細な説明は省略する。
【００４８】
実施の形態２にかかるモジュールにおけるセル３は、図７および図８に示されるように多数の薄膜が積層された層状の断面構造を有する。すなわち、セル３は、基板２上に第１電極である表面透明電極層１２、半導体層１３、および第２電極である裏面電極層１４が順次積層された積層構造を有する。
【００４９】
また、裏面電極層１４における半導体層１３と反対側の面上には、誘電体層６と対向電極層７とがこの順で形成されている。誘電体層６は、裏面電極層１４における半導体層１３と反対側の面上に当接して設けられるとともに、裏面電極層１４と半導体層１３とを厚み方向において貫通して表面透明電極層１２に達するように設けられたセルのＰ３スクライブ溝２０３に埋設されている。対向電極層７は、誘電体層６における裏面電極層１４と反対側の面上から、誘電体層６におけるセル右側の側面に当接して設けられている。
【００５０】
図８に示されるように、１個のセル３は、表面透明電極層１２を厚み方向に貫通して基板２に達するように設けられたセルのＰ１スクライブ溝２０１と、半導体層１３と裏面電極層１４とを厚み方向において貫通して表面透明電極層１２に達するように設けられたセルのＰ３スクライブ溝２０３によって、隣接するセル３と電気的に分離されている。また、半導体層１３を厚み方向に貫通して表面透明電極層１２に達するように設けられて半導体層１３の素子分離領域となるセルのＰ２スクライブ溝２０２中に形成（埋設）されて隣接するセル３の表面透明電極層１２に接続した裏面電極層１４によって、隣接するセル３同士が電気的に直列接続されている。
【００５１】
また、基板２の面方向において左からｍ番目のセル３の裏面電極層１４と大部分で対向する対向電極層７は、誘電体層６を厚み方向に貫通して左からｍ＋１番目のセル３の裏面電極層１４に達するように形成されたスクライブ溝２０４を介して、左からｍ＋１番目のセル３の裏面電極層１４と電気的に接続されている。この場合は、左からｍ番目のセル３の裏面電極層１４と、これに対向する位置にある対向電極層７との間には電位差が発生するため、これらの間に挟まれた誘電体層６と合わせてキャパシタ構造を構成することになる。すなわち、実施の形態２にかかるモジュールにおいては、発電ユニット１１とキャパシタ１５とが裏面電極層１４を共有して接続されている構造となっている。
【００５２】
なお、図７および図８においては、図示の関係上、縦（膜厚方向）と横（基板面方向）との比率が実際のものと大きく異なっている。一般的にはスクライブ溝の幅が数十μｍから数百μｍであるのに対して、表面透明電極層１２の膜厚は数μｍ程度であり、実際の構造は縦方向に１／１００程度圧縮した形状であるといえる。
【００５３】
このモジュール内のセル３の半導体層１３に基板２側より光が入射すると電力が発生する。発生した電流は、モジュールの内部では図８中に矢印で示した経路で、半導体層１３→表面透明電極層１２→裏面電極層１４→半導体層１３の順で、隣接するセル３へ順に流れていく。この際、左からｍ番目のセル３の裏面電極層１４＿ｍにおける電位をＶ＿ｍ、左からｍ＋１番目のセル３の裏面電極層１４＿ｍ＋１における電位をＶ＿ｍ＋１とした場合には、両者に電位差が生じる。ｍ＋１番目のセル３の裏面電極層１４＿ｍ＋１における電位Ｖ＿ｍ＋１は、ｍ番目のセル３の表面透明電極層１２の電位に等しいことから、この電位差である（Ｖ＿ｍ＋１）−（Ｖ＿ｍ）は、一般に太陽電池セルで開放電圧（Ｖｏｃ）と呼ばれるものであり、半導体層１３の構成によって異なる。
【００５４】
半導体層１３としてアモルファスシリコン半導体を用いる場合には、開放電圧（Ｖｏｃ）は０．７Ｖ〜１．０Ｖ程度である。半導体層１３としてアモルファスシリコン半導体層と微結晶シリコン半導体層とを積層させた２層タンデム型のセルでは、開放電圧（Ｖｏｃ）は１．３Ｖ〜１．５Ｖ程度である。また、３層タンデム構造のセルでは、開放電圧（Ｖｏｃ）は１．９Ｖ〜２．１Ｖ程度となる。すなわち、基板２の面方向において、左からｍ番目のセル３の領域においては、裏面電極層１４はＶ＿ｍの電位となっているが、表面透明電極層１２と対向電極層７との電位はＶ＿ｍ＋１の電位となっている。このため、誘電体層６に対して、（Ｖ＿ｍ＋１）−（Ｖ＿ｍ）の電位差が生じており、この電位差によって表面透明電極１２と誘電体層６と対向電極層７とで構成されるキャパシタ構造内に電荷が蓄積されていく。
【００５５】
なお、図６における右端部のセル３、すなわち右側取り出し電極５Ｒと接続されるセル３においては、対向電極層７は右端部のセル３の表面透明電極層１２上へのコンタクトと接続されるか、ｎ番目のセル３の表面透明電極層１２とのコンタクトを形成された裏面電極パット上へのコンタクトを形成すればよい。
【００５６】
つぎに、上述した実施の形態２にかかるモジュールの製造方法について説明する。以下で示すプロセス技術は、基本的に一般的な薄膜太陽電池モジュールの製造方法と同じである。したがって、詳細な説明は行わず概略の説明を行う。図９−１〜図９−５は、実施の形態２にかかるモジュールの製造方法を模式的に示す工程図である。なお、以下の図９−１〜図９−５において、（ａ）は実施の形態２にかかるモジュールの構成を示す断面図（図２に対応する断面図）であり、（ｂ）は実施の形態２にかかるモジュールの構造を成膜面側（基板２と反対側）から見た要部平面図である。
【００５７】
まず、基板２上の全面に表面透明電極層１２が形成され、セル３の形成領域を分離するＰ１スクライブ溝２０１が表面透明電極層１２に形成される。Ｐ１スクライブ溝２０１は、基板２の長辺方向と平行な方向において表面透明電極層１２の全幅において形成される。図９−１は、基板２上に表面透明電極層１２が形成された後、Ｐ１スクライブ溝２０１が表面透明電極層１２に形成された状態を示している。
【００５８】
この表面透明電極層１２としては、例えばＳｎＯ２系やＺｎＯ２系などの透光性を有する透明導電膜が用いられている。また、この表面透明電極層１２は、入射した光を散乱させるため、発電層となる半導体層１３に光を閉じ込めることにより発電効率を改善するために、表面に凹凸形状を有する（図示せず）。このような表面透明電極層１２は、一般的にはＣＶＤ法で形成する場合と、スパッタリング法で成膜された膜をウエットエッチングして形成する場合がある。
【００５９】
また、Ｐ１スクライブ溝２０１は、表面透明電極層１２における各セル３の形成領域間の絶縁を図るために設けられ、表面透明電極層１２にレーザースクライブにより基板２の長辺方向と平行に形成される。レーザースクライブには、例えば赤外線レーザーや紫外線レーザーが用いられる。レーザー光の照射は、基板２側（表面透明電極層１２が形成されている面と反対側の基板２の表面）、表面透明電極層１２が形成されている側のいずれの側から行っても構わない。なお、また、本実施の形態では素子領域の分離にはレーザースクライブを用いる方法について述べるが、パターニングやエッチング、印刷などの方法によるパターン形成を用いることも可能である。
【００６０】
つぎに、表面透明電極層１２上の全面にｐ型半導体層１３ａ、ｉ型半導体層１３ｂ、ｎ型半導体層１３ｃよりなる半導体層１３が形成され、半導体層１３の素子分離領域となるＰ２スクライブ溝２０２が半導体層１３に形成される。図９−２は、表面透明電極層１２上に半導体層１３が形成された後、Ｐ２スクライブ溝２０２が半導体層１３に形成された状態を示している。
【００６１】
半導体層１３のｐ型半導体層１３ａ、ｉ型半導体層１３ｂ、ｎ型半導体層１３ｃは、たとえばプラズマＣＶＤ法などによりシリコン薄膜層が形成される。この半導体層１３は、Ｐ１スクライブ溝２０１内を埋めて形成される。前述の半導体層１３のうち、ｉ型半導体層１３ｂが発電を行う層である。複数の半導体層１３を積層化させる（一般にタンデム構造と呼ばれる）ことでより大きな発電をすることも可能である。
【００６２】
また、Ｐ２スクライブ溝２０２は、セル３における表面透明電極層１２と裏面電極層１４間のコンタクト部形成のために設けられ、レーザースクライブにより基板２の長辺方向と平行な方向において半導体層１３の全幅に形成される。Ｐ２スクライブ溝２０２は、該Ｐ２スクライブ溝２０２を形成する領域のみにグリーンレーザー光を基板２越しに半導体層１３に照射し、半導体層１３を除去することにより基板２の長辺方向と平行に形成される。
【００６３】
つぎに、半導体層１３上の全面に裏面電極層１４が形成され、隣接するセル３間を分離するＰ３スクライブ溝２０３が形成される。図９−３は、半導体層１３上に裏面電極層１４が形成された後、Ｐ３スクライブ溝２０３が裏面電極層１４および半導体層１３に形成された状態を示している。
【００６４】
裏面電極層１４は、たとえばスパッタリング法などにより形成される。半導体層１３を表面透明電極層１２と裏面電極層１４とで挟むことによって、発電した電流を効率良く外部に取り出すことができる。裏面電極層１４は、半導体層１３を通過した光を再度半導体層１３に供給するという目的から、光の反射率が高い方が好ましく、Ａｌ，Ａｇなどがよく使われる。裏面電極層１４と半導体層１３との界面を安定させる目的で、半導体層１３側に例えばＺｎＯ系の透明導電層などを用いて積層化させることも多い。
【００６５】
本実施の形態では、裏面電極層１４は、例えば基板２側からＳｎＯ２系膜やＺｎＯ系膜などの透光性を有する透明導電膜と、例えばＡｇやＡｌなどの高反射金属膜とが積層されて構成される。裏面電極層１４に用いる透明導電膜は、ＣＶＤ法やスパッタリング法により、高反射金属膜はスパッタリング法により形成される。この裏面電極層１４は、Ｐ２スクライブ溝２０２内を埋めて形成されるので、Ｐ２スクライブ溝２０２内の裏面電極層１４部分により半導体層１３上の裏面電極層１４と、該半導体層１３の下層の表面透明電極層１２とが接続される。
【００６６】
Ｐ３スクライブ溝２０３は、レーザースクライブにより基板２の長辺方向と平行な方向において裏面反射電極層１４の全幅に形成される。Ｐ３スクライブ溝２０３は、Ｐ３スクライブ溝２０３を形成する領域のみにグリーンレーザー光を基板２越しに半導体層１３に照射し、半導体層１３と裏面電極層１４を除去することにより、基板２の長辺方向と平行に形成される。
【００６７】
つぎに、裏面電極層１４上の略全面に誘電体層６が形成され、素子分離領域を形成するスクライブ溝２０４が形成される。図９−４は、裏面電極層１４上に誘電体層６が形成された後、スクライブ溝２０４が形成された状態を示している。誘電体層６は、たとえばイオンプレーティング法などを用いて、Ｐ３スクライブ溝２０３を埋めて裏面電極層１４上に形成される。誘電体層６は、誘電率および耐圧が共に高い方が好ましく、たとえばＴｉＯ２、Ｔａ２Ｏ５などが低温での成膜が容易な高誘電率材料として挙げられる。スクライブ溝２０４は、基板２の長辺方向と平行な方向に、誘電体層６の全幅に形成される。
【００６８】
つぎに、誘電体層６上の全面に対向電極層７が形成され、キャパシタ領域を分離するスクライブ溝２０５が形成される。図９−５は、誘電体層６上に対向電極層７が形成された後、スクライブ溝２０５が形成された状態を示している。この対向電極層７は、スクライブ溝２０４内にも埋設されるので、スクライブ溝２０４内の対向電極層７部分により誘電体層６上の対向電極層７と、隣接するセル３の裏面電極層１４とが電気的に接続される。
【００６９】
この場合、対向電極層７と誘電体層６との界面反応を抑制するために、酸化物透明導電膜を挿入する積層構造も有効である。スクライブ溝２０５は、基板２の長辺方向と平行な方向において対向電極層７の全幅に形成される。これにより、図９−５に示すような構造が得られ、キャパシタが接続されたセル３が電気的に直列接続された構造が得られる。
【００７０】
そして、基板２の短辺方向における左端の裏面電極層１４上に左側取り出し電極５Ｌが接続され、基板２の短辺方向における右端の裏面電極層１４上に右側取り出し電極５Ｒが接続される。これにより、図６および図７に示される実施の形態２にかかるモジュール構造が得られる。
【００７１】
つぎに、このようにキャパシタを内蔵した実施の形態２にかかるモジュールの受光面の一部に影等による動作不良が発生した場合の電流の流れについて説明する。図１０は、実施の形態２にかかるモジュールにおける影発生時の電流の流れを模式的に示す断面図である。なお、図１０では、左からｍ＋１番目のセル２１２の受光面に影がかかり、電流起電力が低下した動作不良セルとなった場合の電流の経路を図に矢印で示している。また、図１０では、キャパシタ１５を流れる電流の経路を点線の矢印で示し、発電ユニット１１の裏面電極層１４、半導体層１３、表面透明電極層１２を流れる通常の電流の経路を実線の矢印で示している。また、図中においてセル３の受光面に影がかかり動作不良となり発電しない半導体層１３の領域を黒色の塗りつぶし部で示している。
【００７２】
図１１は、実施の形態２にかかるモジュールの等価回路図である。実施の形態２にかかるモジュールの内部では、全体的には左側のセル３から右側のセル３に向かって電流が流れる。この時に左からｍ＋１番目のセル２１２が動作不良セルとなった場合には、左からｍ番目のセル２１１までは、正常な電流経路（図１０中の実線矢印で示される経路）で電流が流れる。しかし、動作不良セルとなった左からｍ＋１番目のセル２１２では、流せる電流が減少するため、左からｍ番目のセル２１１までのセルが流している電流に対して不足してしまう。
【００７３】
そこで、実施の形態２にかかるモジュールでは、図１０に示したように、キャパシタ１５に蓄積された電荷が電流源となって、図１０中の点線矢印で示した経路で電流が流れ、電流の不足分を補填することができる。すなわち、実施の形態２にかかるモジュールでは、不足した電流を補充するためにキャパシタ１５内に蓄積された電荷を利用して、図１０中の図中の点線矢印で示したようにｍ＋１番目のセル２１２に連結されたキャパシタ１５から対向電極層７を通って左からｍ＋２番目のセル２１３の裏面電極層１４へ通じる経路に沿って電流を流すことができる。その結果、電気的に直列接続されたセル群（モジュール）全体での電流低下に伴う発電量の低下を抑制できる。
【００７４】
このように、実施の形態２にかかるモジュールでは、実施の形態１の場合のように対向電極層７が表面透明電極層１２ではなく、裏面電極層１４に接続される方法を用いることによって、複数のセル３が電気的に直列接続されるモジュール構造においても容易にキャパシタ１５を形成することが可能となる。これにより、実施の形態１の場合と同様に、キャパシタ１５に蓄積された電荷を有効に活用して、モジュールにおける短期的な起電流の低下時にキャパシタから電荷をセル３に補填することが可能となる。
【００７５】
上述したように、実施の形態２にかかるモジュールでは、セル３の裏面に直結されたキャパシタ１５に電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタ１５から電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセル３の出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態２にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【００７６】
実施の形態３．
実施の形態２において示したように、太陽電池モジュールにおいては一般的にセルの総数ｎは２より大きな値をとることが多い。そこで、実施の形態３では、複数（ｎ＞２）のセルを電気的に直列接続した構造の太陽電池モジュールに対して有効な方法について説明する。
【００７７】
実施の形態３では、実施の形態２において示した構造を有するモジュールでのキャパシタによる電流補填におけるキャパシタ容量について検討した結果について説明する。キャパシタの容量Ｃは、下記の式（１）で示される。
【００７８】
Ｃ＝ε０×εｒ×Ｓ／ｄ    ・・・（１）
（Ｃはキャパシタの容量、ε０は真空の誘電率、εrは誘電体の比誘電率、Ｓはキャパシタと電極との接触面積[ｍ２]、ｄは誘電体膜厚[ｍ]）
【００７９】
式（１）に示されるように、キャパシタの容量Ｃは、誘電体の比誘電率εrと、キャパシタと電極との接触面積とに比例し、誘電体膜厚ｄに反比例する。セルの受光面における飛来物の影などに起因した電流低下により不足する電流を不足電流Ｉｓ［Ａ］とし、前述のキャパシタ間の電位差（誘電体層６に対する電位差）（Ｖ＿ｍ＋１）−（Ｖ＿ｍ）を用いると、キャパシタの放電可能時間（ｔ）は、下記の式（２）で示される。
【００８０】
ｔ＝｛Ｃ×（Ｖ＿ｍ＋１−Ｖ＿ｍ）｝／Ｉｓ    ・・・（２）
【００８１】
この式から、キャパシタからセルへの電流補填をｔ秒間保持するために必要なキャパシタ容量Ｃを求めると、Ｃ＝Ｉｓ×ｔ／（Ｖ＿ｍ＋１−Ｖ＿ｍ）となる。
【００８２】
たとえば３層タンデム構造のセルが電気的に直列接続された構造において、（Ｖ＿ｍ＋１）−（Ｖ＿ｍ）＝２．０Ｖ、電流密度８ｍＡ／ｃｍ２とし、セルのサイズ（Ｓｃ）を１０ｃｍ×１ｍとする。この場合においては、電流は約８Ａ流れることになり、影の発生によって、あるセルにおける電流が１／１０だけ不足する場合を想定すると、上記の式（２）において、Ｉｓ＝０．８Ａ、（Ｖ＿ｍ＋１）−（Ｖ＿ｍ）＝２Ｖとなるため、ｔ＝２．５×Ｃ（秒）となる。
【００８３】
一般に瞬時電圧低下と呼ばれる場合の時間は０．０５秒〜０．２秒であることから、瞬時電圧低下を回避させるのに必要なキャパシタ容量Ｃとしては、少なくとも０．０２［Ｆ］必要であり、０．１［Ｆ］以上あれば秒単位での対応が可能となる。式（１）においてキャパシタの表面積を上記のセルサイズＳｃと同様と考え、真空の誘電率ε０（８．８５４×１０−１２［Ｆ／ｍ］）を１０×１０−１２［Ｆ／ｍ］と近似して用いると、キャパシタの容量Ｃは約（εｒ／ｄ）×１０−１２［Ｆ］となる。誘電体層６の膜厚を５０ｎｍとして考えた場合、εｒは１０００程度必要となる。高誘電材料においても誘電率としては数百程度であることを考慮すると、キャパシタの表面積を数倍程度に拡大させることができれば十分に効果が得られることがわかる。
【００８４】
つぎに、キャパシタ容量Ｃを大きくする方法について説明する。キャパシタ容量Ｃは、上記の式（１）に示されるように、誘電体の比誘電率εｒと、キャパシタと電極との接触面積Ｓに比例し、誘電体膜厚ｄに反比例する。このため、キャパシタ容量Ｃを大きくする方法としては、（１）誘電体材料の比誘電率εｒを向上させる、（２）誘電体膜厚ｄを薄くする、（３）キャパシタと電極との接触面積Ｓを広くする、という３つの方法が考えられる。
【００８５】
この中で、（１）および（２）に関しては、材料的な問題が大きい。具体的には、（１）の誘電体の誘電率εｒを向上させる方法については、高誘電体材料を得るためには高温でのアニールなどが必要であり、ガラス基板を用いる場合にはプロセス的な制約を受ける場合がある。また、（２）の誘電体膜厚ｄを薄くする方法については、耐圧との関係を考慮する必要がある。誘電体層６が絶縁破壊を起こした場合には、セル間でのリークが発生することになるため、耐圧を考慮した膜厚の設定が必要となる。このため、キャパシタ容量Ｃの向上に対して、前記の（１）および（２）に関しては材料開発が進むことにより、性能向上が見込める部分であり、製造段階において、プロセス・コストを考慮して材料の選定を行うこととなる。一方、（３）キャパシタと電極との接触面積Ｓを広くする方法については、複数の方法が考えられ、以下ではこれらについて具体的に説明する。
【００８６】
なお、以下で説明するセルの形成方法においては、裏面電極層１４が形成された前記図９−３の構造を得るまでは前記の実施の形態１の場合と基本的に同一であるので、これ以降の異なる工程のみを記述する。
【００８７】
（第１の方法）
キャパシタと電極との接触面積Ｓを広くする第１の方法は、裏面電極層１４の誘電体層６側の表面を荒らす、すなわち粗面化する方法である。図１２は、実施の形態３にかかる第１のモジュールの構造を模式的に示す要部断面図である。実施の形態３にかかる第１のモジュールは、図８に示した実施の形態２にかかるモジュールにおいて裏面電極層１４における誘電体層６との界面に凹凸３０１が形成された構造を有する。
【００８８】
このような実施の形態３にかかる第１のモジュールによれば、図８に示したように誘電体層６との界面が平坦な裏面電極層１４を有する場合と比較して、裏面電極層１４の誘電体層６との界面の表面積において、数十％の増大が実現できる。なお、このような構成の場合は、誘電体層６の膜厚は、裏面電極層１４の表面の凹凸３０１の高さを考慮し、この凹凸３０１の高さに対して十分に厚い膜厚を用いる必要がある。
【００８９】
このような実施の形態３にかかる第１のモジュールは、実施の形態２にかかるモジュールの製造工程において、裏面電極層１４の形成後、サンドブラストなどを用いて裏面電極層１４の表面に凹凸を形成した後にＰ３スクライブ溝２０３を形成することにより得られる。
【００９０】
（第２の方法）
キャパシタと電極との接触面積Ｓを広くする第２の方法は、キャパシタ構造を積層化させる方法である。図１３は、実施の形態３にかかる第２のモジュールの構造を模式的に示す要部断面図である。実施の形態３にかかるモジュールは、実施の形態２にかかるモジュールと同様に多接合型薄膜太陽電池モジュールであり、裏面側（基板２と反対側）から見た構成は図６とほぼ同様である。図１３においては、電気的に直列接続された複数のセル３のうち、左からｍ−２番目〜左からｍ＋１番目のセルおよびキャパシタについて示しており、ｍ＞２である。なお、ｍ番目のセル３の直上に形成されたキャパシタ構造については、セルと同様にｍ番目のキャパシタと呼ぶ。
【００９１】
図１３に示すように、左からｍ番目のセル３の裏面電極層１４は、ｍ−１番目のキャパシタの対向電極層７ａおよびｍ−２番目のキャパシタの対向電極層７ｂと電気的に接続されている。これにより、ｍ−１番目のキャパシタの対向電極層７ａおよびｍ−２番目のキャパシタの対向電極層７ｂは、ｍ−１番目のセルの表面透明電極層１２と同じ電位となる。また、左からｍ−１番目のセル３の裏面電極層１４は、ｍ−２番目のキャパシタの対向電極層７ａと電気的に接続されている。これにより、ｍ−１番目のセルの裏面電極層１４とｍ−２番目のキャパシタの対向電極層７ａとが同じ電位となる。
【００９２】
すなわち、ｍ−２番目のセル３の直上では、対向電極層７ｂと対向電極層７ａとの間（図１３中におけるキャパシタ領域Ｘ）に第１層目キャパシタが形成され、ｍ−１番目のセル３の直上では、対向電極層７ａと裏面電極層１４の間（図１３中におけるキャパシタ領域Ｙと示す領域）に第２層目キャパシタが形成されている。そして、キャパシタ領域Ｘとキャパシタ領域Ｙとのキャパシタがスクライブ溝２０４ａを介して接続されている。これにより、左からｍ−１番目のセル３における短期的な起電流の低下時に、ｍ番目のセル３の裏面電極層１４に電荷を補填する１つのキャパシタ構造が構成されている。
【００９３】
したがって、実施の形態３にかかる第２のモジュールにおいては、各セル３の直上に誘電体層６と対向電極層７ｂとが２層ずつ交互に積層されることにより各セル３の直上に第１層目キャパシタと第２層目キャパシタとが構成される。そして、セル３の第２層目キャパシタは、該セル３とセル番号の大きい側において隣接するセル３の第１層目キャパシタと電気的に接続することにより、１つのキャパシタ構造が構成されている。
【００９４】
このような実施の形態３にかかる第２のモジュールでは、領域Ｙのみにキャパシタ１５が形成されている場合と比べて、概ね２倍のキャパシタ面積が得られている。したがって、実施の形態３にかかる第２のモジュールでは、１つのキャパシタに充電される電荷も概ね２倍となるため、保持時間、すなわちキャパシタの放電可能時間の長時間化が可能となる。なお、ここではキャパシタと電極との接触面積Ｓを２倍の表面積にする方法を説明したが、セル３の直列数以下であれば、誘電体層６と対向電極層７とを積層させていく方法を用いれば更に表面積を広げることが可能である。
【００９５】
つぎに、実施の形態３にかかる第２のモジュールの製造方法について説明する。図１４−１〜図１４−４は、実施の形態３にかかる第２のモジュールの製造方法を模式的に示す工程断面図である。このような実施の形態３にかかる第２のモジュールの製造においては、実施の形態２にかかるモジュールの製造工程の誘電体層６を形成した後にスクライブ溝２０４を形成する工程（図９−４に示す工程）までは実施の形態２にかかるモジュールの製造工程と同じ工程が実施される。なお、ここでは、誘電体層６の代わりに誘電体層６ａが、スクライブ溝２０４の代わりにスクライブ溝２０４ａが形成される。図１４−１は、誘電体層６ａが形成された後にスクライブ溝２０４ａが形成された状態を示している。
【００９６】
つぎに、誘電体層６ａ上に対向電極層７ａが形成される。図１４−２は、対向電極層７ａが形成された後にスクライブ溝２０５ａが形成された状態を示している。この対向電極層７ａは、スクライブ溝２０４ａ内にも埋設されるので、スクライブ溝２０４ａ内の対向電極層７ａ部分により誘電体層６ａ上の対向電極層７ａと、隣接するセル３の裏面電極層１４とが電気的に接続される。そして、対向電極層７ａを厚み方向に貫通して誘電体層６ａに達し、誘電体層同士の接続部となるスクライブ溝２０５ａが形成される。
【００９７】
スクライブ溝２０５ａは、誘電体層同士の接続部を形成するために設けられ、対向電極層７ａにおける基板２の長辺方向に平行な方向の全幅に形成される。また、スクライブ溝２０５ａは、スクライブ溝２０４ａに隣接するセル番号の大きなセル側の位置に形成される。
【００９８】
つぎに、対向電極層７ａ上に誘電体層６ｂが形成され、誘電体層６ｂを分離するスクライブ溝２０４ｂが形成される。図１４−３は、誘電体層６ｂが形成された後にスクライブ溝２０４ｂが形成された状態を示している。この誘電体層６ｂは、スクライブ溝２０５ａ内にも埋設されるので、スクライブ溝２０５ａ内の誘電体層６ｂ部分により、対向電極層７ａ上の誘電体層６ｂが、セル３の直列接続方向における下流側（セル番号の大きい側に）に隣接するセル３の裏面電極層１４上の誘電体層６ａと、が接続される。スクライブ溝２０４ｂは、誘電体層同士の接続部を形成するために設けられ、対向電極層７ａにおける基板２の長辺方向に平行な方向の全幅に形成される。
【００９９】
つぎに、誘電体層６ｂ上に対向電極層７ｂが形成され、キャパシタ領域を分離するスクライブ溝２０５ｂが形成される。図１４−４は、誘電体層６ｂ上に対向電極層７ｂが形成された後、スクライブ溝２０５ｂが形成された状態を示す。この対向電極層７ｂは、スクライブ溝２０４ｂ内にも埋設されるので、スクライブ溝２０４ｂ内の対向電極層７ｂ部分により誘電体層６ｂ上の対向電極層７ｂと、直列接続方向における下流側（セル番号の大きい側に）に隣接するセル３の対向電極層７ｂとが電気的に接続される。スクライブ溝２０５ｂは、基板２の長辺方向と平行な方向において対向電極層７ｂの全幅に形成される。
【０１００】
これにより、図１３に示すように、キャパシタが接続されたセル３が電気的に直列接続されたモジュール構造が得られ、図１３に示される実施の形態３にかかる第２のモジュールが得られる。
【０１０１】
上述した方法を用いることによって、キャパシタと電極との接触面積Ｓを増加させることができ、電流低下時に対応できる時間、すなわちキャパシタの放電可能時間を延ばすことができる。また、上記の２つの方法を併用することにより、さらにキャパシタの容量を増大させることも可能である。
【０１０２】
上述したように、実施の形態３にかかるモジュールでは、セル３の裏面に直結されたキャパシタ１５に電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタ１５から電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセル３の出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態３にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【０１０３】
そして、実施の形態３にかかるモジュールでは、キャパシタと電極との接触面積Ｓを増加させることにより、セル３の電流低下時にキャパシタ１５から電荷を補填できる時間、すなわちキャパシタの放電可能時間を延ばすことができる。
【０１０４】
実施の形態４．
実施の形態４では誘電体層の折り返し構造を用いて５層のキャパシタが重なり合った構造とすることにより、キャパシタの面積を概ね５倍に増加させる例について説明する。図１５は、実施の形態４にかかるモジュールの構造を模式的に示す要部断面図である。実施の形態４にかかるモジュールは、実施の形態２にかかるモジュールと同様に多接合型薄膜太陽電池モジュールであり、裏面側（基板２と反対側）から見た構成は図６とほぼ同様である。
【０１０５】
実施の形態４にかかるモジュールにおいては、各セル３の裏面電極層１４上に該裏面電極層１４側から誘電体層６ａ、対向電極層７ａ、誘電体層６ｂａ、電極層４１１ａ、誘電体層６ｂｂ、対向電極層７ｂ、誘電体層６ｃａ、電極層４１１ｂ、誘電体層６ｃｂ、対向電極層７ｃがこの順で積層されてキャパシタ１５が構成されている。誘電体層６ａと誘電体層６ｂａ、誘電体層６ｂａと誘電体層６ｂｂ、誘電体層６ｂｂと誘電体層６ｃａ、誘電体層６ｃａと誘電体層６ｃｂとは、それぞれ基板２の短辺方向における一方の端部において接続されている。
【０１０６】
また、電極層４１１ｂは、対応するセル３の裏面電極層１４に電気的に接続するとともに、電極層４１１ａにも電気的に接続している。対向電極層７ｃは、直列接続方向において下流側に隣接するセル３の裏面電極層１４に電気的に接続するとともに、対向電極層７ｂおよび対向電極層７ａにも電気的に接続している。これにより、実施の形態４にかかるモジュールでは、各セル３上に設けられたキャパシタは、３つのキャパシタが直列接続された構造を有する。
【０１０７】
このような構成を有することにより、実施の形態４にかかるモジュールは誘電体層の折り返し構造を用いて５層のキャパシタが重なり合った構造とされ、キャパシタと電極との接触面積Ｓを増加させることができる。これにより、セル３の電流低下時にキャパシタ１５から電荷を補填できる時間、すなわちキャパシタの放電可能時間を延ばすことができる。
【０１０８】
つぎに、実施の形態４にかかるモジュールの製造方法について説明する。図１６−１〜図１６−７は、実施の形態４にかかるモジュールの製造方法を模式的に示す工程断面図である。このような実施の形態４にかかるモジュールの製造においては、まず実施の形態２にかかるモジュールの製造工程の誘電体層６を形成する工程（図９−４に示す工程の途中）までは実施の形態２にかかるモジュールの製造工程と同じ工程が実施される。なお、ここでは、誘電体層６の代わりに誘電体層６ａが形成される。
【０１０９】
つぎに、誘電体層６ａ上に対向電極層７ａが形成される。そして、対向電極層７ａを厚み方向に貫通して誘電体層６ａに達し、対向電極層７ａを基板２の短辺方向（図１６−１における左右方向）において分離するスクライブ溝４０１ａが対向電極層７ａに形成される。図１６−１は、対向電極層７ａが形成された後にスクライブ溝４０１ａが形成された状態を示している。スクライブ溝４０１ａは、誘電体層同士の接続部を形成するために設けられ、対向電極層７ａにおける基板２の長辺方向に平行な方向の全幅に形成される。
【０１１０】
つぎに、対向電極層７ａ上に誘電体層６ｂａと電極層４１１ａとがこの順で形成され、電極層４１１ａを基板２の短辺方向において分離するスクライブ溝４０２ａが形成される。図１６−２は、電極層４１１ａが形成された後にスクライブ溝４０２ａが形成された状態を示している。この誘電体層６ｂａは、スクライブ溝４０１ａ内にも埋設されるので、スクライブ溝４０１ａ内の誘電体層６ｂａ部分により、対向電極層７ａ上の誘電体層６ｂａと該対向電極層７ａの直下の誘電体層６ａとが接続される。スクライブ溝４０２ａは、誘電体層同士の接続部を形成するために設けられ、電極層４１１ａにおける基板２の長辺方向に平行な方向の全幅に形成される。
【０１１１】
つぎに、電極層４１１ａ上に誘電体層６ｂｂと対向電極層７ｂとがこの順で形成され、対向電極層７ｂを基板２の短辺方向において分離するスクライブ溝４０１ｂが形成される。図１６−３は、電極層４１１ａ上に誘電体層６ｂｂと対向電極層７ｂとが形成された後、スクライブ溝４０１ｂが形成された状態を示している。この誘電体層６ｂｂは、スクライブ溝４０２ａ内にも埋設されるので、スクライブ溝４０２ａ内の誘電体層６ｂｂ部分により電極層４１１ａ上の誘電体層６ｂｂと、該電極層４１１ａの直下の誘電体層６ｂａとが接続される。スクライブ溝２０５ｂは、基板２の長辺方向と平行な方向において対向電極層７ｂの全幅に形成される。
【０１１２】
つぎに、対向電極層７ｂ上に誘電体層６ｃａが形成され、誘電体層６ｃａから裏面電極層１４までの各層を基板２の短辺方向において分離するスクライブ溝４０３が形成される。図１６−４は、誘電体層６ｃａが形成された後にスクライブ溝４０３が形成された状態を示している。この誘電体層６ｃａは、スクライブ溝４０１ｂ内にも埋設されるので、スクライブ溝４０１ｂ内の誘電体層６ｃａ部分により、対向電極層７ｂ上の誘電体層６ｃａと該対向電極層７ｂの直下の誘電体層６ｂｂとが接続される。スクライブ溝４０３は、電極層と裏面電極層１４との接続部を形成するために設けられ、誘電体層６ｃａから裏面電極層１４までの各層を厚み方向に貫通して基板２の長辺方向に平行な方向の全幅に形成される。
【０１１３】
ここで、スクライブ溝４０３は、基板２の短辺方向において少なくとも溝の片側がスクライブ溝４０１ａおよびスクライブ溝４０１ｂが形成された領域に重なり、一部が電極層４１１ａに重なるようにする。これは、つぎに形成される電極層４１１ｂと、対向電極層７ａおよび対向電極層７ｂとを電気的に分離するための配置である。
【０１１４】
つぎに、誘電体層６ｃａ上に電極層４１１ｂが形成され、電極層４１１ｂを基板２の短辺方向において分離するスクライブ溝４０２ｂが形成される。図１６−５は、電極層４１１ｂが形成された後にスクライブ溝４０２ｂが形成された状態を示している。この電極層４１１ｂは、スクライブ溝４０３内にも埋設されるので、スクライブ溝４０３ａ内の電極層４１１ｂ部分により、誘電体層６ｃａ上の電極層４１１ｂと裏面電極層１４とが電気的に接続される。また、電極層４１１ａも、スクライブ溝４０３の側面部分を介して電極層４１１ｂおよび裏面電極層１４と電気的に接続される。スクライブ溝４０２ｂは、誘電体層同士の接続部を形成するために設けられ、電極層４１１ｂにおける基板２の長辺方向に平行な方向の全幅に形成される。
【０１１５】
つぎに、電極層４１１ｂ上に誘電体層６ｃｂが形成され、誘電体層６ｃｂから裏面電極層１４までの各層を基板２の短辺方向において分離するスクライブ溝４０４が形成される。図１６−６は、誘電体層６ｃｂが形成された後にスクライブ溝４０４が形成された状態を示している。この誘電体層６ｃｂは、スクライブ溝４０２ｂ内にも埋設されるので、スクライブ溝４０２ｂ内の誘電体層６ｃｂ部分により、電極層４１１ｂ上の誘電体層６ｃｂと該電極層４１１ｂの直下の誘電体層６ｃａとが接続される。スクライブ溝４０３は、対向電極層と裏面電極層１４との接続部を形成するために設けられ、誘電体層６ｃｂから裏面電極層１４までの各層を厚み方向に貫通して基板２の長辺方向に平行な方向の全幅に形成される。
【０１１６】
つぎに、誘電体層６ｃｂ上に対向電極層７ｃがこの順で形成され、対向電極層７ｃから裏面電極層１４までの各層を基板２の短辺方向において分離するスクライブ溝４０５が形成される。図１６−７は、誘電体層６ｃｂ上に対向電極層７ｃが形成された後、スクライブ溝４０５が形成された状態を示している。ここで、スクライブ溝４０５は、基板２の短辺方向において少なくとも一部が対向電極層７ｂおよび対向電極層７ａに重なるように、スクライブ溝４０４とスクライブ溝４０３との間の領域に形成される。
【０１１７】
この対向電極層７ｃは、スクライブ溝４０４内にも埋設されるので、スクライブ溝４０４内の対向電極層７ｃ部分により誘電体層６ｃｂ上の対向電極層７ｃと裏面電極層１４とが電気的に接続される。また、対向電極層７ｂおよび対向電極層７ａも、スクライブ溝４０５の側面部分を介して対向電極層７ｃおよび裏面電極層１４と電気的に接続される。スクライブ溝４０５は、対向電極層７ｃから裏面電極層１４までの各層を厚み方向に貫通して基板２の長辺方向と平行な方向において全幅に形成される。
【０１１８】
これにより、セルの上部において５層のキャパシタが折り重なって接続された構造が得られ、図１５に示される実施の形態４にかかるモジュールが得られる。
【０１１９】
なお、上述した図１６−１〜図１６−３に示した工程においては、誘電体層と電極層とを連続して形成しており、一部の電極層（対向電極層７ａ、対向電極層７ｂ、対向電極層７ｃ）はスクライブ溝の側面においてスクライブ溝に埋設された電極層と電気的な接続を取っていることから、接触抵抗が大きくなったり、接触不良を生じる可能性がある。この対策として、誘電体層の形成後、電極層の形成前にスクライブ溝を作製し、下層の電極層とのコンタクト溝を形成することも可能である。
【０１２０】
上述したように、実施の形態４にかかるモジュールでは、上述した実施の形態と同様にセルの裏面に直結されたキャパシタ１５に電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタ１５から電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセル３の出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態４にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【０１２１】
また、実施の形態４にかかるモジュールでは、誘電体層の折り返し構造を用いて５層のキャパシタが重なり合った構造とすることによりキャパシタと電極との接触面積Ｓを増加させることができる。これにより、セル３の電流低下時にキャパシタ１５から電荷を補填できる時間、すなわちキャパシタの放電可能時間を延ばすことができる。
【０１２２】
そして、実施の形態４にかかるモジュールでは、実施の形態３における第２の方法（図１３参照）の場合にはキャパシタと電極との接触面積Ｓを増加させることができなかった基板２の短辺方向における端部のセルに対しても、キャパシタと電極との接触面積Ｓを増加させたキャパシタを付加することが可能となる。これにより、基板２の短辺方向における端部のセルに対しても、キャパシタの放電可能時間を延ばすことができる。
【０１２３】
実施の形態５．
実施の形態５では、キャパシタに対して生じる電位差を大きくする方法について説明する。図１７−１〜図１７−３は、実施の形態５にかかるモジュールの製造方法を模式的に示す工程図である。図１７−１〜図１７−３において、（ａ）は、実施の形態５にかかるモジュールのセルの長辺方向の中心付近におけるＤ−Ｄ断面を示し、（ｂ）は、実施の形態５にかかるモジュールの構造を成膜面側（基板２と反対側）から見た要部平面図であり、（ｃ）は、実施の形態５にかかるモジュールのセルの長辺方向の端部付近におけるＥ−Ｅ断面を示す。
【０１２４】
まず、実施の形態２において説明した方法により、裏面電極層１４の成膜およびスクライブ溝２０３の形成によって、図９−３に示した構成を得る。図１７−１は、図９−３の構成の一部を拡大して示している。
【０１２５】
つぎに、裏面電極層１４上に誘電体層６が形成され、膜厚方向において貫通して裏面電極層１４まで達して誘電体層６を分離するスクライブ溝２０４が形成される。図１７−２は、裏面電極層１４上に誘電体層６が形成された後、スクライブ溝２０４が形成された状態を示している。この誘電体層６は、スクライブ溝２０３内にも埋設されるので、スクライブ溝２０３内の誘電体層６部分により裏面電極層１４上の誘電体層６と、該誘電体層６の下層に配置された表面透明電極層１２とが電気的に接続される。
【０１２６】
ここで、スクライブ溝２０４の形成においては、モジュールにおける左から奇数番目のセル領域上では、セルの長辺方向における一端側、たとえば図１７−２（ｂ）においては上側に、スクライブ溝２０４が形成されていない未切断領域５０１が設けられる。また、モジュールにおける左から偶数番目のセル領域上では、セルの長辺方向における他端側、たとえば図１７−２（ｂ）においては下側に、スクライブ溝２０４が形成されていない未切断領域５０１が設けられる。なお、未切断領域５０１の形成パターンは、上記のパターンと逆としてもかまわない。
【０１２７】
つぎに、誘電体層６上に対向電極層７が形成され、対向電極層７を分離するスクライブ溝２０５が形成される。図１７−３は、誘電体層６上に対向電極層７が形成された後、スクライブ溝２０５が形成された状態を示している。この対向電極層７は、スクライブ溝２０４内にも埋設されるので、スクライブ溝２０４内の対向電極層７部分により誘電体層６上の対向電極層７と、該誘電体層６の下層に配置された裏面電極層１４とが電気的に接続される。そして、このスクライブ溝２０４内の対向電極層７部分により誘電体層６上の対向電極層７と、該対向電極層７の下層に配置された裏面電極層１４とが電気的に接続される。
【０１２８】
ここで、スクライブ溝２０５は、左からｍ番目のセルの裏面電極層１４に対向する対向電極層７が、左からｍ＋２番目のセルの裏面電極層１４と接続されるように基板面方向においてパターニングされる。すなわち、左からｍ番目のセル領域上の対向電極層７は、左からｍ＋１番目のセル領域上の対向電極層７と電気的に分離されるように、且つ左からｍ＋２番目のセルの裏面電極層１４と接続されるように、未切断領域５０１を含む基板２の長辺方向における外周縁部の領域を接続領域として、左からｍ＋２番目のセル領域上のスクライブ溝２０４上の対向電極層７と接続される。この場合のモジュールにおけるセルの直列接続数は、３以上である。
【０１２９】
この場合のモジュールの等価回路図は、図１８のようになる。図１８は、実施の形態５にかかるモジュールの等価回路図である。図１８の等価回路図からわかるように、左からｍ番目のセルの裏面電極層１４に対向する対向電極層７は、左からｍ＋２番目のセルの裏面電極層１４と接続されている。これにより、実施の形態２にかかるモジュールと比較した場合、キャパシタ２４にかかる電界は２層の半導体層１３で形成される電位差を反映する、すなわち、キャパシタに対して生じる電位差が２倍になることから、キャパシタ２４に充電される電荷も２倍になり、キャパシタ２４の容量を２倍にすることができる。
【０１３０】
上述したように、実施の形態５にかかるモジュールでは、上述した実施の形態と同様にセルの裏面に直結されたキャパシタに電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタから電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセルの出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態５にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【０１３１】
そして、実施の形態５にかかるモジュールでは、左からｍ番目のセル領域上の対向電極層を左からｍ＋２番目のセル領域上の裏面電極層と接続することにより、キャパシタの容量を２倍にすることができる。したがって、実施の形態５によれば、キャパシタに対して生じる電位差を大きくすることにより、キャパシタに充填される電荷を増大させることができる。
【０１３２】
実施の形態６．
モジュールの幅（ここでは短辺方向）全体にセルを形成してモジュールの幅方向にセルの直列接続を実施している場合には、セル中に流れる電流が大きくなり、また微小な断線やショートがモジュール全体の出力に大きな影響を及ぼす。このため、上述したように複数のセルを電気的に直列接続する構成だけではなく、図１９に示すようにセルの最表面から基板２に達するスクライブ溝６０１を用いて、マトリックス形状にセルを分離する方法が取られる。図１９は、マトリックス形状にセルが分離された多接合型薄膜太陽電池モジュール（以下、単にモジュールと呼ぶ場合がある）の構造を模式的に示す平面図である。
【０１３３】
ここでは、ｋ列Ｓ行のマトリックス形状に分割されたセルを個別セル６０２と呼ぶ。図１９に示すようにセルがマトリックス形状に分離されている場合は、図６に示したモジュールにおいて１つのセルに流れていた電流がｋ分割される、すなわち、個別セル６０２に流れる電流は、図６に示したモジュールにおいて１つのセルに流れていた電流の１／ｋになり、大電流を流すことによる課題（例えばエレクトロマイグレーションなど）が軽減される効果が得られる。
【０１３４】
また、図１９に示すモジュールでは、複数のセルがセルの行方向に電気的に直列接続されたセル群が、セルの列方向に複数列だけ電気的に並列接続される。このため、そのうちの１列のセル群に不具合が生じた場合においても、モジュール全体の出力が落ちることを防ぐこともできる。また、このような場合においても、上述した実施の形態２〜５の構造を適用できる。すなわち、上述した実施の形態２〜５の構造を作製した後、スクライブ溝６０１を最表面の対向電極層から基板２まで到達するように形成ことにより、複数のセルが電気的に直列接続されたセル群が複数列だけ電気的に並列接続された構造が得られ、各実施の形態における効果が得られる。さらに、このようなセル接続構造に対して、個別セル６０２のサイズに対してキャパシタの容量を大きくすることができる。
【０１３５】
以下では、図１９に示すようなマトリックス形状のセル接続構造において、個別セル６０２のサイズに対してキャパシタの容量を大きくする方法について説明する。図２０−１および図２０−２は、実施の形態６にかかるモジュールの製造方法を模式的に示す工程図である。図２０−１および図２０−２において、（ａ）は図９−１〜図９−５の（ａ）に対応する要部断面図、（ｂ）は図９−１〜図９−５の（ｂ）に対応する要部平面図である。また、図２０−１および図２０−２において、（ｂ）は（ａ）におけるＦ−Ｆ断面図である。
【０１３６】
まず、実施の形態２において説明した方法により、裏面電極層１４の成膜およびスクライブ溝２０３の形成によって、図９−３に示した構成を得る。そして、セル３を個別セル６０２に分割するスクライブ溝６０１が形成される。図２０−１は、スクライブ溝６０１が形成された状態を示している。その後は前述の実施の形態２と同様に誘電体層６および対向電極層７を形成する。図２０−２は、スクライブ溝６０１が形成された後に、誘電体層６および対向電極層７が形成された状態を示す。
【０１３７】
これにより、セル部分、すなわち発電を行う半導体層１３の部分がマトリックス形状の個別セル６０２に分割されて列方向に電気的に直列接続されているのに対して、キャパシタ１５の部分は、行方向においては各個別セル６０２に対応して分割されているが、セルの列方向（セル群の並列方向）においては分割されていない状態（同一行番号の領域は分割されていない状態）を得ることができる。
【０１３８】
この場合の等価回路図は、図２１のようになる。図２１は、実施の形態６にかかるモジュールの等価回路図である。図２１の等価回路図からわかるように、実施の形態６にかかるモジュールでは、個別セル６０２のうち、ほぼ同電位となる個別セル６０２同士が対向電極層７を共有する構成となる。すなわち、同じ行番号を有して列方向に並ぶ異なる個別セル６０２同士が対向電極層７を共有する構成となる。したがって、個別セル６０２の立場から見れば、各個別セル６０２には、列数倍（この場合ではｋ倍）の容量のキャパシタが接続されているということになる。したがって、小さな電流が流れている個別セル６０２に対して大きな容量のキャパシタを接続することができ、受光面における影などの発生の際における電流の補填時間を長くすることができる。
【０１３９】
なお、本実施の形態では、キャパシタ１５の部分が列方向は全く分離されていない状態について述べたが、列方向に複数の個別セル６０２が対向電極層７を共有する形になれば、キャパシタ容量増加の効果は得られる。本実施の形態で述べた、全ての列のキャパシタ１５（対向電極層７）を接続する方法は、キャパシタ容量を増加させる点では最も望ましい形態である。また、列番号１と列番号ｋの領域に対して実施の形態５の構造を適用し、列番号２から列番号ｋ−１までの領域ではキャパシタが列方向に分離されない構造を適用することにより、列番号１と列番号ｋの領域においてキャパシタにかかる電界を２倍にすることも可能である。
【０１４０】
また、実施の形態３における第１の方法および第２の方法で説明した構造と、実施の形態４において説明した構造および本実施の形態において行数を３０行とした構造を併用することで、キャパシタ面積は実質３００〜５００倍に拡大させることが可能である。実施の形態２中で述べた例において、誘電体層６の比誘電率として１０００程度が必要であることが示唆されたことから、誘電体層６の比誘電率として１０００程度以上であれば誘電体層６の比誘電率としては２程度であっても構造によっては、十分瞬時電圧低下に対応できる可能性があることがわかる。すなわち、裏面電極層１４における誘電体層６と接する面の面積が、裏面電極層７における半導体層１３と接する面の面積の５００倍以上であり、誘電体層６の比誘電率が２以上であることにより、セル３の瞬時電圧低下の抑制が可能なキャパシタ要領を得ることができる。
【０１４１】
なお、セルの直列接続行数が増加することによって発電できないスクライブ溝６０１の領域が増加することを考慮すると、セルの直列接続行数は１０から２０が適当と考えられる。また、実施の形態３における第２の方法においても工程数の増加抑制を考慮すると、誘電体層６の比誘電率は１０程度ある方が好ましい。
【０１４２】
上述したように、実施の形態６にかかるモジュールでは、上述した実施の形態と同様にセルの裏面に直結されたキャパシタに電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタから電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセルの出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態６にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【０１４３】
そして、実施の形態６にかかるモジュールでは、セル部分がｎ行ｋ列のマトリックス形状の個別セル６０２に分割され、行方向において個別セル６０２が直列接続方向に配列されて電気的に直列接続されたセル群が、列方向においてｋ列に配列されて電気的に並列接続される。一方、キャパシタ部分は、誘電体層６および対向電極層７が個別セル６０２のマトリックス形状に対応したｎ行に分離されるとともにセル群の列方向の配列位置に対応してｋ−１以下の行に分離されて配置される。これにより、マトリックス形状の個別セル６０２のうち、ほぼ同電位となる個別セル６０２同士が対向電極層７を共有する構成となり、同じ行番号を有して列方向に並ぶ異なる個別セル６０２同士が対向電極層７を共有する構成となる。
【０１４４】
したがって、実施の形態６にかかるモジュールでは、小さな電流が流れている個別セル６０２に対して大きな容量のキャパシタを接続することができ、受光面における影などの発生の際における電流の補填時間を長くすることができる。
【０１４５】
実施の形態７．
実施の形態２における図８に示した構造において、誘電体層６の絶縁破壊が発生する可能性もあるため、その対策を検討しておく必要がある。作製時の異物などに起因したピンホールなどが絶縁破壊の原因となることもあるため、膜厚などで耐圧に対してマージンをとるとともに、キャパシタを直列に接続するなどして、一部で破壊が生じた場合においても対応できる構造が必要となる。
【０１４６】
図２２は、実施の形態７にかかるモジュールの構造を模式的に示す要部断面図であり、図８に対応する図である。実施の形態７にかかるモジュールは、実施の形態２にかかるモジュールと同様に多接合型薄膜太陽電池モジュールであり、裏面側（基板２と反対側）から見た構成は図６とほぼ同様である。
【０１４７】
実施の形態７にかかるモジュールにおいては、裏面電極層１４上に該裏面電極層１４側から誘電体層６ａ、対向電極層７ａ、誘電体層６ｂ、対向電極層７ｂ、誘電体層６ｃ、対向電極層７ｃがこの順で積層されている。そして、対向電極層７ｃが直列接続方向において下流側に隣接するセル３の裏面電極層１４に電気的に接続されている。これにより、実施の形態７にかかるモジュールでは、各セル３上に設けられたキャパシタは、３つのキャパシタが直列接続された構造を有する。
【０１４８】
つぎに、実施の形態７にかかるモジュールの製造方法について説明する。図２３−１〜図２３−３は、実施の形態７にかかるモジュールの製造方法を模式的に示す工程断面図である。このような実施の形態７にかかるモジュールの製造においては、まず実施の形態２にかかるモジュールの製造工程の誘電体層６を形成する工程（図９−４に示す工程の途中）までは実施の形態２にかかるモジュールの製造工程と同じ工程が実施される。なお、ここでは、誘電体層６の代わりに誘電体層６ａが形成される。
【０１４９】
つぎに、誘電体層６ａ上の全面に対向電極層７ａ、誘電体層６ｂ、対向電極層７ｂがこの順で積層形成され、膜厚方向において対向電極層７ｂの表面から誘電体層６ａに達するスクライブ溝７０１が形成される。図２３−１は、誘電体層６ａ上に対向電極層７ａ、誘電体層６ｂ、対向電極層７ｂが形成された後、スクライブ溝７０１が形成された状態を示している。スクライブ溝７０１は、基板２の長辺方向と平行な方向において各層の全幅に形成される。
【０１５０】
つぎに、対向電極層７ｂ上の全面に誘電体層６ｃが形成され、裏面電極層１４へのコンタクト形成用のスクライブ溝７０２が形成される。図２３−２は、誘電体層６ａ上に誘電体層６ｃが形成された後、スクライブ溝７０２が形成された状態を示している。スクライブ溝７０２は、誘電体層６ｃから誘電体層６ａまでの各層を厚み方向に貫通して裏面電極層１４に達するように、基板２の長辺方向と平行な方向において各層の全幅に形成される。
【０１５１】
つぎに、誘電体層６ｃ上の全面に対向電極層７ｃが形成され、対向電極層７ｃから誘電体層６ａまでを基板２の短辺方向においてキャパシタ毎に分離するスクライブ溝７０３が形成される。図２３−３は、誘電体層６ｃ上に対向電極層７ｃが形成された後、スクライブ溝７０３が形成された状態を示している。スクライブ溝７０３は、基板２の長辺方向と平行な方向において各層の全幅に形成される。この対向電極層７ｃは、スクライブ溝７０２内にも埋設されるので、スクライブ溝７０２内の対向電極層７ｃ部分により誘電体層６ｃ上の対向電極層７ｃと裏面電極層１４とが電気的に接続される。
【０１５２】
この場合の等価回路図は、図２４のようになる。図２４は、実施の形態７にかかるモジュールの等価回路図である。図２４の等価回路図からわかるように、実施の形態７にかかるモジュールでは、３つのキャパシタが直列接続されたキャパシタ直列接続構造７０４が得られる。これにより、キャパシタの一部で破壊が生じた場合でもキャパシタ全体が絶縁破壊されることを抑制することができ、絶縁破壊によるセル間のリーク電流の発生を抑制することが可能となる。
【０１５３】
なお、ここでは３つのキャパシタの直列接続の構成について示しているが、キャパシタの直列接続数に関しては３に限られるものではない。
【０１５４】
上述したように、実施の形態７にかかるモジュールでは、上述した実施の形態と同様にセルの裏面に直結されたキャパシタに電荷が充電される構造を得ることができ、該モジュールにおける短期的な起電流の低下時に、キャパシタから電荷を補填することが可能となる。これにより、モジュールの受光面における飛来物の影などが原因となり、短時間の周期で発生する電流低下に伴う発電量の低下を抑制することができ、電気的に直列接続されたセル群（モジュール）のうちの一部のセルの出力低下に伴うセル群（モジュール）全体の出力低下を抑止することが可能となる。したがって、実施の形態７にかかるモジュールでは、発電特性と信頼性に優れた薄膜太陽電池モジュールが得られる。
【０１５５】
そして、実施の形態７にかかるモジュールでは、各セル３上に設けられたキャパシタは、３つのキャパシタが直列接続された構造を有する。これにより、キャパシタの一部で破壊が生じた場合でもキャパシタ全体が絶縁破壊されることを抑制することができ、絶縁破壊によるセル間のリーク電流の発生（ショート）を抑制でき、キャパシタの挿入効果を維持することが可能となる。
【０１５６】
なお、上述した実施の形態のうち任意の構造を組み合わせて用いることができることができ、モジュール内のセル接続方式に無関係に受光面における小さな範囲での電流低下の補正が可能である。
【産業上の利用可能性】
【０１５７】
以上のように、本発明にかかる薄膜太陽電池モジュールは、太陽電池セルの受光面における飛来物の影などが原因となり、短時間の周期で発生する太陽電池セルの電流低下に伴うモジュール全体の出力低下の抑止に有用である。
【符号の説明】
【０１５８】
１  薄膜太陽電池モジュール（モジュール）、２  透光性絶縁基板（基板）、３  薄膜太陽電池セル（セル）、４  外周縁部膜除去領域、５  取り出し電極、５Ｌ  左側取り出し電極、５Ｒ  右側取り出し電極、６，６ａ，６ｂ，６ｂａ，６ｂｂ，６ｃａ，６ｃｂ  誘電体層、７，７ａ，７ｂ，７ｃ  対向電極層、１１  発電ユニット、１２  表面透明電極層、１３  半導体層、１３ａ  ｐ型半導体層、１３ｂ  ｉ型半導体層、１３ｃ  ｎ型半導体層、１４  裏面電極層、１５  キャパシタ、２１  電流源、２２  ダイオード、２３  並列接続構造、２４  キャパシタ、１０１，１０２，１０３  スクライブ溝、２０１  Ｐ１スクライブ溝、２０２  Ｐ２スクライブ溝、２０３  Ｐ３スクライブ溝、２０４，２０４ａ，２０４ｂ，２０５，２０５ａ，２０５ｂ  スクライブ溝、２１１  左からｍ番目のセル、２１２  左からｍ＋１番目のセル、２１３  左からｍ＋２番目のセル、３０１  凹凸、４０１ａ，４０１ｂ，４０２ａ，４０２ｂ，４０３，４０３ａ，４０４，４０５  スクライブ溝、４１１ａ，４１１ｂ  電極層、５０１  未切断領域、６０１  スクライブ溝、６０２  個別セル、７０１，７０２，７０３  スクライブ溝、７０４  キャパシタ直列接続構造、Ｘ  キャパシタ領域、Ｙ  キャパシタ領域。
【図１】
2014154598.tif 000003
【図２】
2014154598.tif 000004
【図３−１】
2014154598.tif 000005
【図３−２】
2014154598.tif 000006
【図３−３】
2014154598.tif 000007
【図４】
2014154598.tif 000008
【図５】
2014154598.tif 000009
【図６】
2014154598.tif 000010
【図７】
2014154598.tif 000011
【図８】
2014154598.tif 000012
【図９−１】
2014154598.tif 000013
【図９−２】
2014154598.tif 000014
【図９−３】
2014154598.tif 000015
【図９−４】
2014154598.tif 000016
【図９−５】
2014154598.tif 000017
【図１０】
2014154598.tif 000018
【図１１】
2014154598.tif 000019
【図１２】
2014154598.tif 000020
【図１３】
2014154598.tif 000021
【図１４−１】
2014154598.tif 000022
【図１４−２】
2014154598.tif 000023
【図１４−３】
2014154598.tif 000024
【図１４−４】
2014154598.tif 000025
【図１５】
2014154598.tif 000026
【図１６−１】
2014154598.tif 000027
【図１６−２】
2014154598.tif 000028
【図１６−３】
2014154598.tif 000029
【図１６−４】
2014154598.tif 000030
【図１６−５】
2014154598.tif 000031
【図１６−６】
2014154598.tif 000032
【図１６−７】
2014154598.tif 000033
【図１７−１】
2014154598.tif 000034
【図１７−２】
2014154598.tif 000035
【図１７−３】
2014154598.tif 000036
【図１８】
2014154598.tif 000037
【図１９】
2014154598.tif 000038
【図２０−１】
2014154598.tif 000039
【図２０−２】
2014154598.tif 000040
【図２１】
2014154598.tif 000041
【図２２】
2014154598.tif 000042
【図２３−１】
2014154598.tif 000043
【図２３−２】
2014154598.tif 000044
【図２３−３】
2014154598.tif 000045
【図２４】
2014154598.tif 000046