(57)【要約】【課題】広い範囲の入力電源レベルに備えながら、出力電圧および電流レベルに関するシステムの目的を満たす電圧生成機構を有する構成可能多段チャージポンプが必要とされる。【解決手段】構成可能多段チャージポンプであって、直列に接続される複数のポンプセルと、少なくとも１つのバイパススイッチと、制御ロジックとを備えており、入力電源レベルを検知するとともに、それに応じてポンプセル段の数および当該構成可能多段チャージポンプの容量を構成する、構成可能多段チャージポンプを提供する。【選択図】図２
2014023430.tif 000002
【特許請求の範囲】
【請求項１】
構成可能多段チャージポンプであって、
直列に接続される複数のポンプセルであって、入力電圧を受け取る第１のポンプセルと、少なくとも１つの残りのポンプセルとを含んでおり、前記少なくとも１つの残りのポンプセルのうちの最後のポンプセルは出力電圧を生成する、前記複数のポンプセルと、
少なくとも１つのバイパススイッチであって、各々が前記少なくとも１つの残りのポンプセルのうちの対応するポンプセルのポンプセル入力に前記入力電圧を選択的に提供するように結合される、前記少なくとも１つのバイパススイッチと、
前記複数のポンプセルと前記少なくとも１つのバイパススイッチとに接続される制御ロジックであって、前記入力電圧の複数の電圧範囲のうちの１つを決定し、前記複数の電圧範囲の第１の電圧範囲のために前記複数のポンプセルの各々をイネーブルするとともに、前記複数の電圧範囲の少なくとも１つの他の電圧範囲について少なくとも１つのポンプセルをディセーブルおよびバイパスするように構成される、前記制御ロジックとを備える、構成可能多段チャージポンプ。
【請求項２】
前記制御ロジックは前記第１のポンプセルをディセーブルして、前記複数の電圧範囲の第２の電圧範囲のための第２のポンプセルのポンプセル入力に前記入力電圧を提供するように、第１のバイパススイッチを制御する、請求項１に記載の構成可能多段チャージポンプ。
【請求項３】
前記制御ロジックは第２のポンプセルをディセーブルし、前記複数の電圧範囲の第３の電圧範囲のための第３のポンプセルのポンプセル入力に前記入力電圧を提供するように、第２のバイパススイッチを制御する、請求項２に記載の構成可能多段チャージポンプ。
【請求項４】
前記制御ロジックは第３のポンプセルをディセーブルし、前記複数の電圧範囲の第４の電圧範囲のための第４のポンプセルのポンプセル入力に前記入力電圧を提供するように、第３のバイパススイッチを制御する、請求項３に記載の構成可能多段チャージポンプ。
【請求項５】
前記制御ロジックは、連続して結合されるポンプセルのセットの各ポンプセルをディセーブルして、前記複数の電圧範囲の前記少なくとも１つの他の電圧範囲のための前記連続して結合されるポンプセルのセットに続くポンプセルのポンプセル入力に前記入力電圧を提供するように、前記少なくとも１つのバイパススイッチを制御する、請求項１に記載の構成可能多段チャージポンプ。
【請求項６】
前記制御ロジックは、各々が、対応するポンプセルを選択的にディセーブルするとともに、前記入力電圧を前記直列に接続される複数のポンプセルの列における次のポンプセルに提供するように対応するバイパススイッチを制御する複数のバイパス信号を提供する、請求項１に記載の構成可能多段チャージポンプ。
【請求項７】
前記複数のポンプセルの各々はポンプセル入力からポンプセル出力まで電圧を増大させるためのスイッチトキャパシタを備える、請求項１に記載の構成可能多段チャージポンプ。
【請求項８】
前記制御ロジックは、前記出力電圧を示す信号を基準信号と比較するとともに、前記比較の結果を示すクロックイネーブル信号を前記複数のポンプセルの各々のクロック入力に提供する比較器をさらに備える、請求項１に記載の構成可能多段チャージポンプ。
【請求項９】
多段チャージポンプを動作させる方法であって、
入力電圧を検出する工程と、
前記入力電圧のレベルに基づいて複数の電圧範囲のうちの１つを選択する工程と、
前記選択された電圧範囲に対応して、カスケード構成における複数のポンプセルのうちの２つ以上をイネーブルする工程とを含む、方法。
【請求項１０】
前記複数のポンプセルのうちの２つ以上をイネーブルする工程は、前記複数の電圧範囲のうちの最大の電圧範囲のために、前記複数のポンプセルのうち１つを除くすべてのポンプセルをディセーブルする工程を含む、請求項９に記載の方法。
【請求項１１】
前記複数の電圧範囲のうちの最小の電圧範囲のために、前記複数のポンプセルのすべてをイネーブルする工程をさらに含む、請求項９に記載の方法。
【請求項１２】
前記選択された電圧範囲に基づいて前記複数のポンプセルのうちの少なくとも１つをディセーブルするとともにバイパスする工程をさらに含む、請求項９に記載の方法。
【請求項１３】
前記複数のポンプセルのうちの少なくとも１つをディセーブルするとともに、前記入力電圧を、列における前記複数のポンプセルのうちの次のポンプセルに提供する工程をさらに含む、請求項９に記載の方法。
【請求項１４】
前記複数のポンプセルのうちの少なくとも２つからなる連続したセットをディセーブルする工程と、
前記入力電圧を、列における前記複数のポンプセルのうちの次のポンプセルに提供する工程とをさらに含む、請求項９に記載の方法。
【請求項１５】
クロック信号をディセーブルすることによって、前記複数のポンプセルのうちの少なくとも１つをディセーブルする工程をさらに含む、請求項９に記載の方法。
【請求項１６】
前記複数のポンプセルのうちの対応するポンプセルをディセーブルおよびバイパスするようにバイパス信号をアサートする工程をさらに含む、請求項９に記載の方法。
【請求項１７】
ポンプセルをディセーブルするとともに、次のポンプセルの入力に前記入力電圧を提供するようにスイッチを制御するためにバイパス信号をアサートする工程をさらに含む、請求項９に記載の方法。
【請求項１８】
前記複数のポンプセルのうちの２つ以上をイネーブルする工程は、前記複数のポンプセルの残りのポンプセルをディセーブルする工程を含む、請求項９に記載の方法。
【請求項１９】
出力電圧を示す信号を基準信号と比較するとともに、前記比較を示すクロックイネーブル信号を提供する工程と、
前記クロックイネーブル信号が、前記出力電圧が所定の電圧レベルに達したことを示すときに前記複数のポンプセルのすべてをディセーブルする工程とをさらに含む、請求項９に記載の方法。
【請求項２０】
処理システムであって、
メモリアレイと、
少なくとも１つの出力電圧レベルを前記メモリアレイに提供するように構成される構成可能多段チャージポンプシステムとを備え、該多段チャージポンプシステムの選択される段は、入力電源電圧の電圧レベルに応じてバイパスされる、処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的には電源検出機構を含む構成可能多段チャージポンプに関する。
【背景技術】
【０００２】
不揮発メモリ（ＮＶＭ）ビットセルは、他の用途の中でも、書き換え（ｃｙｃｌｉｎｇ）およびデータ保持目標を達成するために、構成可能かつ適応性のある中電圧および高電圧生成技術に利用されることが多い。これらの目標は一般的に、プログラム可能パルス持続時間および回復とともに、制御されるランプ速度、ならびに、プログラム可能出力電圧および電流レベルを含む。構成可能電圧パルスに関する目的に加えて、特にバッテリ給電システムの分野において、多種多様な入力電源レベルに適合する必要もあり得る。
【０００３】
なお、段数が可変なチャージポンプについて、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６，９２７，４４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
可変負荷範囲を有する広い入力電源電圧について、固定数の段および／または固定容量を有するチャージポンプを実装することは実用的でないと考えられる。そのようなチャージポンプは、チャージポンプが操作される入力電源範囲の限界値に応じて、負荷駆動が不十分になるか、またはリップルが高く（大きく）なるという結果をもたらすであろう。それにもかかわらず、広い入力電源範囲は、たとえば、バッテリ給電システムを含む多くの構成において一般的であることが指摘されている。したがって、そのような広い範囲の入力電源レベルに備えながら、出力電圧および電流レベルに関するシステムの目的を満たす電圧生成機構がますます必要とされる。
【課題を解決するための手段】
【０００６】
前述の問題を克服するために、構成可能多段チャージポンプであって、入力電源レベルを検知するとともに、それに応じてポンプセル段の数および当該構成可能多段チャージポンプの容量を構成する、構成可能多段チャージポンプを提供することが望ましい。
【０００７】
電源検出能力を有する構成可能多段チャージポンプが本明細書において開示され、そのような機構は、広い入力電源範囲が存在する中で著しい出力負荷振幅を示す用途において特に望ましい。したがって、１つの実施形態は、不揮発性メモリ（ＮＶＭ）回路を利用する処理システム内に配置されており、プログラムされるビットセルの数に応じて回路の負荷が決まり、入力電源は、広い電圧範囲を有するバッテリであってもよい。したがって、実施形態は明瞭にする目的でそのような用途において開示されるが、構成可能多段チャージポンプの用途はＮＶＭ回路を利用する処理システムには限定されない。
【図面の簡単な説明】
【０００８】
【図１】１つの実施形態に応じた不揮発性半導体メモリデバイスを組み込む処理システムのブロック図。
【図２】図１の中電圧ポンプとして使用され得る、１つの実施形態による構成可能多段チャージポンプのブロック図。
【図３】図２のチャージポンプのポンプセルのいずれか１つまたは複数として使用され得る例示的なチャージポンプセルのブロック図。
【図４】図２のチャージポンプのポンプセルのいずれか１つまたは複数として使用され得る代替的なチャージポンプセルのブロック図。
【発明を実施するための形態】
【０００９】
本発明のこれらのおよび他の目的、特徴、および利点は、以下の記載、および添付の図面に関連してよりよく理解されるようになる。
例示的および実例的な実施形態が下記に説明される。明瞭にするために、実際の実施態様のすべての特徴が本明細書に記載されるとは限らず、任意のそのような実際の実施形態の開発において、実施態様毎に変化する、システム関連および事業関連の制約の順守などの、多数の実施態様特有の決定が、具体的な目標を達成するために行われる。さらに、このような開発努力は複雑かつ時間がかかるものであり得るが、それにもかかわらず、本開示の利益を有する当業者にとっては通常の作業であろう。さまざまな改変が明らかであり、本明細書において定義される一般原則は他の実施形態に適用されてもよい。
【００１０】
ここで、実施形態を添付の図面を参照して説明する。さまざまな構造、システム、およびデバイスは例示のみを目的として図面において概略的に示される。それにもかかわらず、添付の図面は説明例を記載および説明するために含められる。本明細書において使用される語句は、関連技術におけるそれらの語句の理解と一致する意味を有するように理解および解釈されるべきである。用語または成句の特別な定義、すなわち、従来のおよび慣用的な意味とは異なる定義が、本明細書におけるその用語または成句の一貫した使用によって暗示されることは意図されない。用語または成句が特別な意味を有するという範囲においては、そのような特別な定義は、その用語または成句に特別な定義を直接かつ明白に提供する定義方法において、本明細書に明確に記載されることになる。
【００１１】
図１は、１つの実施形態に応じた不揮発性半導体メモリデバイスを組み込む処理システム１００のブロック図である。処理システム１００は、システムオンチップ（ＳＯＣ）１０２と、ＮＶＭメモリユニット１０４と、ＮＶＭハードブロック１０６とを含む。ＳＯＣ１０２は、システムオンチップまたは他の適切なデータプロセッサであることができる。ＳＯＣ１０２は、１つまたは複数の処理コア、キャッシュメモリユニット、メモリ管理ユニット、ランダムアクセスメモリ、信号処理構成要素、および／または他の適切な構成要素を含んでもよい。処理システム１００内で利用され得るＳＯＣ１０２の一例は、テキサス州オースティン所在のフリースケールセミコンダクター（Ｆｒｅｅｓｃａｌｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）から市販されるキネティス（Ｋｉｎｅｔｉｓ）マイクロコントローラである。
【００１２】
ハードブロック１０６はメモリアレイ１１０を含んでもよい。加えて、ハードブロック１０６は、そのうちの１つがメモリアレイ１１０内に例示的に図示される、メモリアレイ１１０内のビットセルをプログラムおよび消去するように１つまたは複数の電圧レベルを提供するアナログ生成ユニットまたは構成可能多段チャージポンプシステム１０８を含んでもよい。メモリアレイ１１０は、限定されないがフラッシュメモリなどの、任意の適切なタイプの不揮発性メモリであってもよい。いくつかの実施形態において、メモリアレイ１１０は、限定されないが、テキサス州オースティン所在のＦｒｅｅｓｃａｌｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒから市販される薄膜記憶装置（ＴＦＳ）メモリアレイなどの、ナノ結晶記憶素子を有するスプリットゲートビットセルを含む。
【００１３】
ＮＶＭメモリユニット１０４は、ＳＯＣ１０２からの情報をハードブロック１０６によって使用されるように変換すること、およびその逆にハードブロック１０６からの情報をＳＯＣ１０２によって使用されるように変換することによって、ＳＯＣ１０２とハードブロック１０６との間のインターフェースとして動作する。ＮＶＭメモリユニット１０４は、ハードブロック１０６を制御するためのさまざまな目的のためにＳＯＣ１０２によって使用されてもよい。これらの目的は、プログラムコードの記憶、データテーブル、および／またはバイト書き込み／消去システムデータのための記憶を含む。図示されるように、ＮＶＭメモリユニット１０４は、ハードブロック１０６内のメモリアレイ１１０のための構成情報およびプログラミングデータを提供する。
【００１４】
ハードブロック１０６内のアナログ生成ユニット１０８は、較正およびトリムデータレジスタ１１２、中電圧ポンプ１１４、および高電圧ポンプ１１６を含んでもよい。較正およびトリムデータレジスタ１１２は、ＮＶＭメモリユニット１０４によって供給されるチャージポンプ構成情報を記憶してもよい。中電圧ポンプ１１４は、入力ソース電圧ＶＤＤを受け取って、中電圧出力ＭＶＯＵＴを高電圧ポンプ１１６の入力およびメモリアレイ１１０のビットセルのソースに提供する。高電圧ポンプ１１６は、ＭＶＯＵＴを受け取って、高電圧出力ＨＶＯＵＴをメモリアレイ１１０のビットセルの制御ゲート（ＣＧ）に提供する。ビットセルは、電源電圧レベルＶＤＤおよび／またはＶＳＳを受け取る選択ゲート（ＳＧ）を有してもよい。処理システム１００の構成および動作のさらなる詳細については、本開示の範囲を超えており、また本明細書に開示されている電源検出機構を使用する構成可能多段チャージポンプの十分で完全な理解には必要ないので提供しない。
【００１５】
電源電圧ＶＤＤは、バッテリまたは他の電圧源から提供されてもよく、比較的広い電圧範囲を示す。１つの実施形態では、たとえば、ＶＤＤは１．７ボルト（Ｖ）〜３．６Ｖに及ぶが、他の構成では、他の電圧レベルおよび電圧範囲が企図される。中電圧ポンプ１１４の中電圧出力ＭＶＯＵＴはメモリアレイ１１０および高電圧ポンプ１１６に適した電圧レベルを有する。１つの実施形態では、ＭＶＯＵＴは５Ｖ〜６Ｖの電圧範囲内にあり、たとえば、約５．５Ｖであるが、他の構成では他の電圧レベルおよび電圧範囲が企図される。高電圧ポンプ１１６はＭＶＯＵＴを受け取り、電圧ＨＶＯＵＴをメモリアレイ１１０に適したより高い電圧レベル、たとえば、約１５Ｖに昇圧させ、他の構成では他の電圧レベルおよび電圧範囲が企図される。
【００１６】
メモリアレイ１１０は比較的広い可変の負荷範囲を示す。１つの実施形態では、たとえば、中電圧ポンプ１１４は単独で数マイクロアンペア（μＡ）〜６００μＡ、またはそれ以上の負荷電流を供給することが必要な場合がある。固定数の段および／または固定容量を有する従来のチャージポンプ構成は、提供する負荷駆動が不十分であるか、または出力電圧のリップルが高いかのいずれかであった。ＭＶＯＵＴ電圧のより高いリップルによって、プログラムビットの意図されない望ましくない破壊が引き起こされ、容量に満たないチャージポンプがプログラムの並列性を損なっていた。１つの実施形態では、たとえば、最大７２ビット以上をプログラムすることが望ましい場合があり、各ビットセルは、容認可能な許容差範囲においてほぼ同じ電圧および電流レベルを受け取る。特定の入力電圧レベルおよび／または負荷レベルに最適化された従来のチャージポンプ構成は、入力および／または負荷が最適化された入力および負荷条件を大きく外れて変化すると望ましくない特性を示していた。
【００１７】
図２は、１つの実施形態による構成可能多段チャージポンプ２００のブロック図であって、構成可能多段チャージポンプ２００は、図１の中電圧ポンプ１１４として使用されてもよい。本明細書においてさらに説明されるように、構成可能多段チャージポンプ２００は、直列に（たとえば、カスケード）結合されるいくつかのポンプセル段を含み、ＭＶＯＵＴの電圧レベルに基づいてポンプセル段の数およびそれに応じた容量を自動的に構成またはイネーブルする。構成可能多段チャージポンプ２００は、広い入力電圧範囲で比較的広い可変の負荷範囲において動作するにもかかわらず、リップルが低い出力および要求される負荷電流を提供することが可能である。
【００１８】
構成可能多段チャージポンプ２００は、電源検出器２０６および電圧比較器２１０をさらに含む制御ロジック２０４を含む。電源検出器２０６は、入力電源電圧ＶＤＤを受け取って、ＶＤＤの電圧レベルに基づいて４つのバイパス信号ＢＹ１〜ＢＹ４の状態を制御する。ＢＹ１は、第１のポンプセル（「ポンプセル１」）２０８の反転バイパス入力ＢＹＰに提供され、第１のバイパススイッチＳ１の制御入力にも提供される。ＢＹ２は、第２のポンプセル（「ポンプセル２」）２０８の反転バイパス入力ＢＹＰに提供され、第２のバイパススイッチＳ２の制御入力にも提供される。ＢＹ３は、第３のポンプセル（「ポンプセル３」）２０８の反転バイパス入力ＢＹＰに提供され、第３のバイパススイッチＳ３の制御入力にも提供される。ＢＹ４は、第４のポンプセル（「ポンプセル４」）２０８の反転バイパス入力ＢＹＰに提供される。
【００１９】
ＶＤＤは、ポンプセル１（２０８）の入力ＩＮ、ならびにバイパススイッチＳ１、Ｓ２およびＳ３の各々の第１の切り替え端子にも提供される。ポンプセル１（２０８）の出力ＯＵＴはポンプセル２（２０８）の入力ＩＮおよびバイパススイッチＳ１の第２の切り替え端子に結合される。ポンプセル２（２０８）の出力ＯＵＴはポンプセル３（２０８）の入力ＩＮおよびバイパススイッチＳ２の第２の切り替え端子に結合される。ポンプセル３（２０８）の出力ＯＵＴはポンプセル４（２０８）の入力ＩＮおよびバイパススイッチＳ３の第２の切り替え端子に結合される。ポンプセル４（２０８）の出力ＯＵＴは中電圧出力信号ＭＶＯＵＴを提供する。
【００２０】
バイパススイッチＳ１〜Ｓ３の各々は、制御入力がバイパス信号ＢＹ１〜ＢＹ３のうちの対応する１つを受信する通常開放型単極単投（ＳＰＳＴ）スイッチとして図示される。各ＳＰＳＴスイッチは、金属酸化膜半導体（ＭＯＳ）トランジスタまたは電界効果トランジスタ（ＦＥＴ）などのトランジスタデバイスを使用して実装されてもよい。対応するバイパス信号ＢＹ１〜ＢＹ３がローであるとき、対応するバイパススイッチＳ１〜Ｓ３は開き、対応するバイパス信号ＢＹ１〜ＢＹ３がハイであるとき、対応するバイパススイッチＳ１〜Ｓ３は閉じる。ポンプセル２０８の各々の反転バイパス入力ＢＹＰはローにディアサートされるとポンプセルの動作をイネーブルし、ハイにアサートされるとポンプセルの動作をディセーブルする。
【００２１】
ポンプセル４（２０８）の出力ＭＶＯＵＴは第１の抵抗Ｒ１の第１の端子に提供される。Ｒ１の第２の端子は比較器２１０の負（「−」）入力および第２の抵抗Ｒ２の第１の端子に結合される。Ｒ２の第２の端子はグランド（ＧＮＤ）に結合される。ＧＮＤは任意の適切な共通または基準電圧レベルを表す。電圧基準信号ＲＥＦが比較器２１０の正入力（「＋」）に提供される。比較器２１０はクロックイネーブル信号ＣＬＫ＿ＥＮを出力し、当該信号はポンプセル２０８の各々のクロックイネーブル入力ＣＥＮに提供される。
【００２２】
ポンプクロック信号ＣＬＫが、４つのポンプセル２０８の各々のクロック入力ＣＬＫに提供される。ポンプクロック信号ＣＬＫは、チップ上で生成されてもよいし、または外部ソースから供給されてもよい。１つの実施形態では、ポンプクロック信号ＣＬＫは、約５０％のデューティサイクルを有する５０メガヘルツ（ＭＨｚ）のクロック信号である。
【００２３】
構成可能多段チャージポンプの動作を明瞭に開示するために、４つの段を備える一実施形態が以下に記載される。特定の入力電圧レベル、電源範囲、および出力電圧が記載されているが、このようなレベルは例示に過ぎず、実施形態の関連原理を教示するために記載されていることに留意されたい。
【００２４】
動作上、電源検出器２０６は、入力電源電圧ＶＤＤの電圧レベルを決定して、１つまたは複数の範囲から入力電源電圧ＶＤＤが該当する範囲を決定する。図示される実施形態において、構成可能多段チャージポンプ２００は、ポンプセル１（２０８）、ポンプセル２（２０８）、ポンプセル３（２０８）、およびポンプセル４（２０８）に対応する４つの段を備える。したがって、電源検出器２０６は、４つの範囲のうちの１つを入力電源電圧ＶＤＤのための範囲に決定し、次いで、特定の持続時間および負荷容量を有する電圧パルスを生成するときにイネーブルされることになるポンプセル２０８の数を決定する。ＶＤＤの範囲が１．７Ｖ〜３．６Ｖで変化し、約５．５Ｖの出力電圧ＭＶＯＵＴを提供するように構成される、特定の４段実施形態では、電源検出器２０６によって求められる４つの入力電圧範囲は、４段構成可能多段チャージポンプの入力電圧範囲として、下表１に例示される。
【００２５】
【表１】
2014023430.tif 000003
【００２６】
構成可能多段チャージポンプ２００が使用されない期間には、制御ロジック２０４は４つのバイパス信号ＢＹ１〜ＢＹ４をアサートしてもよく、それによって、４つのポンプセル２０８のすべてがディセーブルされる。図面において論理ロー状態がディアサート状態として示されるが、これは実施形態の関連態様を教示するために図示されるに過ぎず、相補的な論理レベルを利用するために必要とされる改変はごくわずかであることに留意されたい。
【００２７】
構成可能多段チャージポンプ２００がアクティブである期間には、電源検出器２０６は、ＶＤＤの電圧レベルに応じて４つのバイパス信号ＢＹ１〜ＢＹ４を選択的にアサートする。４つのポンプセル２０８のすべてが使用される入力電圧ＶＤＤ（すなわち、１．７〜２．２ボルトの入力電圧レベル）について、電源検出器２０６はＢＹ１〜ＢＹ４をローにディアサートし、したがって、４つのポンプセル２０８のすべてがイネーブルされ、バイパススイッチＳ１〜Ｓ３が開かれる。したがって、ＶＤＤは４つのポンプセル２０８のすべてを通じて昇圧され、結果として出力ＭＶＯＵＴにおける出力電圧レベルが昇圧する。
【００２８】
３つのポンプセル２０８のみが使用される入力電圧ＶＤＤ（すなわち、２．２〜２．７ボルトの入力電圧レベル）について、電源検出器２０６はＢＹ１をアサートし、ＢＹ２〜ＢＹ４をディアサートする。ＢＹ１をアサートすることによってポンプセル１（２０８）がディセーブルされてバイパススイッチＳ１が閉じられ、したがって、ＶＤＤがポンプセル２（２０８）の入力ＩＮにルーティング（切替）される。したがって、ＶＤＤはポンプセル２〜ポンプセル４（２０８）を通じて昇圧され、結果として示される入力電圧範囲について出力ＭＶＯＵＴにおいて出力電圧レベルが昇圧される。
【００２９】
２つのポンプセル２０８のみが使用される入力電圧ＶＤＤ（すなわち、２．７〜３．２ボルトの入力電圧レベル）について、電源検出器２０６はＢＹ１およびＢＹ２をアサートし、ＢＹ３およびＢＹ４をディアサートする。ＢＹ１〜ＢＹ２をアサートすることによってポンプセル１（２０８）およびポンプセル２（２０８）がディセーブルされてバイパススイッチＳ１およびＳ２の両方が閉じられ、したがって、ＶＤＤがポンプセル２（２０８）の入力ＩＮおよびポンプセル３（２０８）の入力ＩＮにルーティングされるが、ポンプセル２（２０８）がディセーブルされているため、したがってＶＤＤはポンプセル３〜ポンプセル４（２０８）を通じて昇圧され、結果として示される入力電圧範囲について出力ＭＶＯＵＴにおいて出力電圧レベルが昇圧される。
【００３０】
１つのポンプセル２０８のみが使用される入力電圧ＶＤＤ（すなわち、３．２〜３．６ボルトの入力電圧レベル）について、電源検出器２０６はＢＹ１〜ＢＹ３をアサートし、ＢＹ４をディアサートする。ＢＹ１〜ＢＹ３をアサートすることによってポンプセル１〜ポンプセル３（２０８）がディセーブルされてＳ１〜Ｓ３が閉じられ、したがって、ＶＤＤがポンプセル２〜ポンプセル４（２０８）の入力ＩＮにルーティングされるが、ポンプセル２〜ポンプセル３（２０８）がディセーブルされているため、したがってＶＤＤはポンプセル４（２０８）のみを通じて昇圧され、結果として示される入力電圧範囲について出力ＭＶＯＵＴにおいて出力電圧レベルが昇圧される。
【００３１】
出力電圧信号ＭＶＯＵＴは実際の出力電圧レベルを示す、比較器２１０に対するフィードバックセンス信号ＶＦＢを提供するように抵抗Ｒ１およびＲ２によって分圧されて、基準信号ＲＥＦが、所望の電圧レベルの代表値として選択される。ＶＦＢがＲＥＦを上回って上昇する（ＭＶＯＵＴが目標電圧レベル（たとえば、５．５ボルト）を超えたことを意味する）とき、信号ＣＬＫ＿ＥＮがローでディアサートされる。ＣＬＫ＿ＥＮがディアサートされることに応答して、ポンプセル２０８はディセーブルされる。ＭＶＯＵＴのレベルが目標電圧レベルを下回るレベルまで下降すると、ＣＬＫ＿ＥＮがアサートされ、したがって、バイパス信号ＢＹ１〜ＢＹ４がポンプセル２０８のうちの選択されるポンプセルをイネーブルすることが可能になる。１つの実施形態では、動作中の構成可能多段チャージポンプ２００の望ましくない発振を回避するように、比較器２１０によって十分なヒステリシスが提供される。
【００３２】
構成可能多段チャージポンプ２００の４段実施形態が図２を参照して説明されるが、この構成は、実施形態の特徴を明瞭に教示するために開示されていることに留意されたい。しかしながら、実施形態は４段のみには限定されず、代替的な実施形態は、入力電源動作範囲および目標出力電圧レベルに相応の、３段以上の任意の数の段を含んでもよい。これらの代替的な実施形態は、２つ以上の段の制御に対応するバイパス信号を有する電源検出器２０６を企図する。
【００３３】
４段以外のチャージポンプを備える実施形態に加えて、個々の段において並列に配置される異なる数のポンプセル２０８も企図される。これらの段の各々にさまざまな数のポンプセル２０８を配置することによって、図１の構成レジスタ１１２のうちの１つまたは複数によって規定され得るレジスタなどの、所与の用途のためのＭＶＯＵＴにおける所望の電圧パルスの構成をもたらすように、さまざまなレベルの昇圧電圧および駆動電流が達成されることができる。
【００３４】
図３は、構成可能多段チャージポンプ２００のポンプセル２０８のうちの１つまたは複数として使用され得る例示的なチャージポンプセル（または、「ポンプセル」）３００のブロック図である。ポンプセル３００は、キャパシタ３０２の第１の電極に結合される共通端子を有する単極双投（ＳＰＤＴ）スイッチとして構成されるスイッチ３０４を含む。スイッチ３０４の第１の切り替え端子は入力電圧ＩＮに結合され、第２の切り替え端子は出力電圧ＯＵＴに結合される。キャパシタ３０２の第２の電極は、同じくＳＰＤＴスイッチとして構成される他のスイッチ３０６の共通端子に接続される。スイッチ３０６の第１の切り替え端子はＧＮＤに結合され、第２の切り替え端子は入力電圧ＩＮに結合される。スイッチ３０４および３０６は各々、ＡＮＤゲートＵ１の出力によって提供されるクロック信号ＣＬＫ１を受信する制御端子を有する。ＣＬＫ入力はＡＮＤゲートＵ１の第１の入力として提供され、当該ゲートは第２の入力においてＢＹＰの反転入力を受信し、第３の入力においてクロックイネーブル入力ＣＥＮを受信する。ＢＹＰおよびＣＥＮは、すでに説明された制御ロジック２０４から対応するバイパス信号（ＢＹ１〜ＢＹ４）およびクロックイネーブル信号ＣＬＫ＿ＥＮを受信するポンプセル２０８の各々のＢＹＰおよびＣＥＮ入力を表す。
【００３５】
動作中、ＢＹＰがローであり、ＣＥＮがハイであるとき、信号ＣＬＫ１はクロック信号ＣＬＫと同期して駆動される。ＣＬＫ１がスイッチ３０４を入力電圧ＩＮに切り替えており、スイッチ３０６をＧＮＤに切り替えていると考える。ＣＬＫ１のこのフェーズでは、キャパシタ３０２は入力電圧ＩＮまで充電する。ＣＬＫ１の次のフェーズでは、スイッチ３０４、３０６の状態は逆になっており、これによって、スイッチ３０４がキャパシタ３０２の一方の端部を出力電圧ＯＵＴに結合し、スイッチ３０６がキャパシタ３０２の他方の端部を入力電圧ＩＮに結合する。したがって、キャパシタ３０２において以前に充電された電圧（ＩＮ）が出力電圧端子ＯＵＴに結合され、入力電圧ＩＮの値だけ昇圧される。結果として、切り替えキャパシタポンプセルが作成され、合計で（損失がないと仮定して）ＩＮの電圧の２倍の出力電圧値が出力端子ＯＵＴにおいて提供される。
【００３６】
さまざまなパラメータおよび条件（たとえば、スイッチング損失、負荷レベル、キャパシタのサイズなど）に起因して損失が課せられ得ることが認められ、これらの損失が段および個々の段におけるポンプセルの数の選択において規定されるべきであることに留意されたい。別の実施形態では、スイッチ３０６の第２の端子はＩＮの電圧値とは異なる電圧に接続されてもよく、結果としての出力電圧ＯＵＴは入力電圧ＩＮとその異なる電圧との和に等しくなる。
【００３７】
ポンプセル３００について上記に説明される機能は、ＢＹＰがローでありＣＥＮがハイであるときに行われる。そうでない場合、ポンプセル３００の動作はディセーブルされる。したがって、図２の構成可能多段チャージポンプ２００のバイパス信号ＢＹ１〜ＢＹ４およびクロックイネーブル信号ＣＬＫ＿ＥＮは、ポンプセル２０８を選択的にイネーブルおよびディセーブルするように、すなわち、多種多様な入力電圧ＶＤＤの存在において出力電圧ＭＶＯＵＴの生成を可能にするように利用される。
【００３８】
図４は、図２の構成可能多段チャージポンプ２００のチャージポンプ２０８のうちいずれか１つまたは複数として使用され得る代替的なチャージポンプセル（または「ポンプセル」）４００のブロック図である。ポンプセル４００は、ＳＰＳＴスイッチとして構成されるスイッチ４０４を含んでおり、当該スイッチ４０４は、入力電圧を受け取るための第１の端子と、キャパシタ４０２の第１の電極および第２のＳＰＳＴスイッチ４０６の第１の端子に結合される第２の端子とを有する。キャパシタ４０２の第２の電極は、ＡＮＤゲートＵ１の出力において提供されるＣＬＫ１に結合される。スイッチ４０６の第２の端子は出力電圧ＯＵＴを提供する。ここでも、ＣＬＫはＡＮＤゲートＵ１の第１の入力として提供される。ＢＹＰがＵ１の第２の反転入力に提供され、ＣＥＮがＵ１の第３の入力に提供される。ＡＮＤゲートＵ１の出力はＣＬＫ１を提供する。ＣＬＫ１はさらにインバータＵ２に提供され、当該インバータは相補的クロック信号
【００３９】
【数１】
2014023430.tif 000004
【００４０】
（以下、「／ＣＬＫ１」と記載する）を提供する。
／ＣＬＫ１はスイッチ４０４の制御入力に提供され、ＣＬＫ１はスイッチ４０６の制御入力に提供される。ＣＬＫ１および／ＣＬＫ１は両方ともＧＮＤと電源電圧ＶＤＤとの間でスイッチングし、１つの実施形態において、ＣＬＫ１および／ＣＬＫ１は、ＶＤＤであってもよい。
【００４１】
動作中、ＢＹＰがローであり、ＣＥＮがハイであるとき、信号ＣＬＫ１はクロック信号ＣＬＫと同期して駆動され、信号／ＣＬＫ１は信号ＣＬＫ１に対して相補的に駆動される。まず／ＣＬＫ１がハイであり、これによって、スイッチ４０４が閉じられており、ＣＬＫ１がローであり、これによって、スイッチ４０６が開かれていると考える。このフェーズでは、キャパシタ４０２はＩＮの電圧まで充電する。ＣＬＫ１の次のフェーズでは、クロック信号ＣＬＫ１、／ＣＬＫ１およびスイッチ４０４、４０６の状態は逆になる。したがって、スイッチ４０４が開かれ、スイッチ４０６が閉じられる。さらに、キャパシタ４０２の下側の電極におけるＣＬＫ１はハイであり、これによって、ＯＵＴの電圧はＩＮ＋ＶＤＤになる。結果として、切り替えキャパシタポンプセルが作成され、合計で（損失がないと仮定して）ＶＤＤ＋ＩＮの出力電圧値が出力端子ＯＵＴにおいて提供される。ここでも、さまざまなパラメータおよび条件（たとえば、スイッチング損失、負荷レベル、キャパシタサイズなど）に起因して損失が課せられ得ることが認められ、これらの損失が段および個々の段におけるポンプセルの数の選択において規定されるべきであることに留意されたい。
【００４２】
ポンプセル４００について上記に説明される機能は、ＢＹＰがローでありＣＥＮがハイであるときに行われる。そうでない場合、ポンプセル４００の動作はディセーブルされる。したがって、図３のポンプセル４００のバイパス信号ＢＹ１〜ＢＹ４およびクロックイネーブル信号ＣＬＫ＿ＥＮは、ポンプセル２０８を選択的にイネーブルおよびディセーブルするように、すなわち、多種多様な入力電圧ＶＤＤの存在において出力電圧ＭＶＯＵＴの生成を可能にするように利用される。
【００４３】
１つの実施形態に応じた構成可能多段チャージポンプは、複数のポンプセルと、少なくとも１つのバイパススイッチと、制御ロジックとを含む。入力電圧を受け取る第１のポンプセルと、出力電圧を生成する最後のポンプセルを含む少なくとも１つの残りのポンプセルとを含むポンプセルは、直列に結合される。各バイパススイッチは、残りのポンプセルのうちの対応するポンプセルのポンプセル入力に入力電圧を選択的に提供するように結合される。制御ロジックは、入力電圧の複数の電圧範囲のうちの１つを決定し、第１の電圧範囲のための各ポンプセルをイネーブルするとともに、少なくとも１つの他の電圧範囲のための少なくとも１つのポンプセルをディセーブルおよびバイパスするように構成される。
【００４４】
１つの実施形態に応じた多段チャージポンプを動作させる方法は、入力電圧を検出することと、入力電圧のレベルに基づいて電圧範囲を選択することと、選択された電圧範囲に対応して、カスケード構成に結合される多数のポンプセルをイネーブルすることとを含む。方法は、選択された電圧範囲に基づいて少なくとも１つのポンプセルをディセーブルするとともにバイパスすることをさらに含んでもよい。方法は、少なくとも１つのポンプセルをディセーブルするとともに入力電圧を次のポンプセルに提供することを含んでもよい。方法は、クロック信号をディセーブルすることによって少なくとも１つのポンプセルをディセーブルすることを含んでもよい。方法は、ポンプセルをディセーブルするとともに、次のポンプセルの入力に入力電圧を提供するようにスイッチを制御するためにバイパス信号をアサートすることを含んでもよい。方法は、多数のポンプセルをイネーブルするとともに残りのポンプセルをディセーブルすることを含んでもよい。方法は、出力電圧を示す信号を基準信号と比較するとともに、それを示すクロックイネーブル信号を提供することと、クロックイネーブル信号が、出力電圧が所定の電圧レベルに達したことを示すときに各ポンプセルをディセーブルすることとを含んでもよい。
【００４５】
上記で開示された特定の実施形態は例示に過ぎず、開示された概念および特定の実施形態を、本発明の同じ目的を実行するために他の構造を設計または改変するための基礎として容易に使用することができること、ならびに、本明細書において添付の特許請求項に記載されているような本発明の範囲から逸脱することなく、さまざまな変更、置換および改変を行うことができることを当業者は理解するであろう。
【図１】
2014023430.tif 000005
【図２】
2014023430.tif 000006
【図３】
2014023430.tif 000007
【図４】
2014023430.tif 000008