(57)【要約】【課題】フラクショナルＮ周波数シンセサイザの位相ノイズを低減させること。【解決手段】ＤＯＷＮ側のみ利得をもつように切り替えられる位相周波数比較器と、電流量を切り替えられるチャージポンプを用いて、位相ＬＯＣＫ近傍の位相周波数比較器の位相差Δφに対するチャージポンプの出力電流Ｉｃｐの積分値の“線形性”を向上させて、その“非線形性”に起因する位相ノイズを低減させる。【選択図】図２
2014078873.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数を分周した参照信号と分周器からの出力信号との２つの信号とが入力され、該２つの信号の周波数又は位相の比較結果に応じて所定の制御信号をチャージポンプに対して出力する位相周波数比較器を有する周波数シンセサイザであって、
前記位相周波数比較器は、
該位相周波数比較器の位相変位量に対する前記チャージポンプの出力電流の積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、前記位相変位量を補正するための制御信号を生成する制御信号生成手段を具えたことを特徴とする周波数シンセサイザ。
【請求項２】
前記制御信号生成手段によって生成される前記制御信号は、前記位相変位量を補正するために、前記チャージポンプの出力電流の出力タイミングを決定することを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
前記制御信号生成手段によって生成される前記制御信号は、前記位相変位量を補正するために、所定の補正利得に従って生成されることを特徴とする請求項１又は２記載の周波数シンセサイザ。
【請求項４】
前記制御信号生成手段は、
前記参照信号と前記分周器からの出力信号との２つの信号のうちのいずれか一方の信号を用いて作成された第１の補正利得に従って、前記位相変化量を補正するための第１の制御信号を生成する手段と、
前記参照信号と前記分周器からの出力信号との２つの信号の両方の信号を用いて作成された第２の補正利得に従って、前記位相変化量を補正するための第２の制御信号を生成する手段と
を含むことを特徴とする請求項３記載の周波数シンセサイザ。
【請求項５】
前記チャージポンプは、
前記制御信号生成手段によって生成された前記第１の制御信号に基づいて制御される第１の電流を生成する第１の電流生成手段と、
前記制御信号生成手段によって生成された前記第２の制御信号に基づいて制御される第２の電流を生成する第２の電流生成手段と
を具えたことを特徴とする請求項４記載の周波数シンセサイザ。
【請求項６】
前記制御信号生成手段は、
前記分周器の出力信号をＵＰ側制御信号として出力し、
立ち上がりは前記分周器の出力信号の立ち上がりに同期し、立下りは参照信号によって制御されるＤＯＷＮ側制御信号を生成することを特徴とする請求項１ないし５のいずれかに記載の周波数シンセサイザ。
【請求項７】
前記チャージポンプは、
前記ＵＰ側制御信号および前記ＤＯＷＮ側制御信号のいずれか一方に制御され、一定電流を生成する固定電流源と、
前記ＵＰ側制御信号および前記ＤＯＷＮ側制御信号の他方に制御され、任意の電流を生成する可変電流源と
を具えたことを特徴とする請求項６記載の周波数シンセサイザ。
【請求項８】
前記固定電流源は、前記ＵＰ側制御信号に制御されるＵＰ側の電流源であり、
前記可変電流源は、前記ＤＯＷＮ側制御信号に制御されるＤＯＷＮ側の電流源であることを特徴とする請求項７記載の周波数シンセサイザ。
【請求項９】
前記固定電流源は、前記ＤＯＷＮ側制御信号に制御されるＤＯＷＮ側の電流源であり、
前記可変電流源は、前記ＵＰ側制御信号に制御されるＵＰ側の電流源であることを特徴とする請求項７記載の周波数シンセサイザ。
【請求項１０】
前記位相周波数比較器は、Ｐｈａｓｅモード時にＤＯＷＮ側のみ利得をもつように、各制御信号を出力することを特徴とする請求項６ないし９のいずれかに記載の周波数シンセサイザ。
【請求項１１】
前記ＵＰ側制御信号と前記ＤＯＷＮ側制御信号との立ち上がりタイミング差が常に一定であることを特徴とする請求項６ないし１０のいずれかに記載の周波数シンセサイザ。
【請求項１２】
前記チャージポンプは、前記位相周波数比較器の各制御信号の立下りタイミングの差によって出力電流を決定することを特徴とする請求項６ないし１１のいずれかに記載の周波数シンセサイザ。
【請求項１３】
前記位相周波数比較器は、
前記参照信号および前記分周器の出力信号がそれぞれ入力される第１および第２のフリップフロップと、
前記第１および第２のフリップフロップの各出力信号の論理積（ＮＡＮＤ）を遅延させる第１の遅延素子と
を具え、
前記ＤＯＷＮ側制御信号は、前記第２のフリップフロップの出力信号と前記第１の遅延素子により遅延した信号とに基づき生成されることを特徴とする請求項６ないし１２のいずれかに記載の周波数シンセサイザ。
【請求項１４】
前記位相周波数比較器は、
前記第１の遅延素子により遅延した信号をさらに遅延させる第２の遅延素子をさらに具え、
前記第１および第２のフリップフロップは、前記第２の遅延素子により遅延した信号に基づいてリセットされることを特徴とする請求項１３記載の周波数シンセサイザ。
【請求項１５】
前記チャージポンプは、電流源が単一の電流パスで構成されたことを特徴とする請求項６ないし１４のいずれかに記載の周波数シンセサイザ。
【請求項１６】
前記位相周波数比較器および前記チャージポンプは、Ｐｈａｓｅモードの等価回路として構成されたことを特徴とする請求項６ないし１５のいずれかに記載の周波数シンセサイザ。
【請求項１７】
前記位相周波数比較器を含む当該周波数シンセサイザは、フラクショナルＮ周波数シンセサイザとして構成されたことを特徴とする請求項１ないし１６のいずれかに記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザに関し、特にフラクショナルＮ周波数シンセサイザに関する。
【背景技術】
【０００２】
従来の周波数シンセサイザとしては、基準信号の周波数Ｆｒｅｆを分周比Ｒで分周し、分周したＦｒｅｆ／Ｒステップで周波数を設定するインテジャーＮ周波数シンセサイザがある。また、インテジャーＮ周波数シンセサイザよりもさらに細かい、つまり分周比Ｒを小数として周波数設定を実現するフラクショナルＮ周波数シンセサイザが提案されている。
【０００３】
一般に、周波数シンセサイザのＶＣＯ出力信号のスペクトラムにおいて、所望の周波数からの側波帯成分がスプリアスや位相ノイズとして見えてきてしまうため、元来、このノイズやスプリアスを低減する技術が多数考案されている。そのなかでもフラクショナルＮ周波数シンセサイザの位相ノイズにおいては、回路の単体素子がもつ熱雑音やフリッカ雑音といった、いわゆる“インテジャー成分の位相ノイズ”に加え、位相周波数比較器の位相差Δφに対するチャージポンプの出力電流Ｉｃｐの積分値の“非線形性”に起因する位相ノイズが加算されてしまう。
【０００４】
そこで、この線形性に起因するフラクショナルＮ周波数シンセサイザ特有の位相雑音を低減する手法も種々考案されている（特許文献１、特許文献２参照）。
【０００５】
【特許文献１】特開２００５−２６０８６６号公報
【特許文献２】特開２００７−３１８２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１７は、従来の周波数シンセサイザにおける、位相周波数比較器（ＰＤＦ：Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ）１００と、チャージポンプ２００（ＣＰ：Ｃｈａｒｇｅ  Ｐｕｍｐ）との一般的な構成例を示す。
【０００７】
位相周波数比較器１００は、２つのフリップフロップ回路（ＦＦ）１０１，１０２と、ＮＡＮＤ回路１０３とより構成される。チャージポンプ２００は、ＵＰ側電流源２０１と、ＤＷ側電流源２０２と、スイッチ２０３，２０４とより構成される。
【０００８】
図１７において、位相周波数比較器１００により制御されるチャージポンプ２００は、一般的にＵＰ側電流源２０１とＤＷ側電流源２０２とが単一の電流パスで構成されているため、ＵＰ電流（Ｉｕｐ）若しくはＤＯＷＮ電流（Ｉｄｏｗｎ）が、ＯＮからＯＦＦ、若しくはＯＦＦからＯＮするタイミングで他方の電流に影響を及ぼしてしまう。
【０００９】
図１８は、位相差Δφに対するチャージポンプ２００の出力電流Ｉｃｐの積分特性における、ゼロクロス点近傍での非線形性を示す。
【００１０】
図１８において、φＶＣＯは電圧制御発振器の位相を示し、φＲＥＦは基準信号の基準周波数の位相を示す。なお、φＶＣＯ＜φＲＥＦの場合、出力電流Ｉｃｐは、ＵＰ電流に比例（∝Ｉｕｐ）する。φＶＣＯ＞φＲＥＦの場合、出力電流Ｉｃｐは、ＤＯＷＮ電流に比例（∝Ｉｄｏｗｎ）する。
【００１１】
位相周波数比較器１００の位相差Δφ（ここでは、基準信号が進んでいる方向を正とする）に対するチャージポンプ２００の出力電流Ｉｃｐの積分値は、位相ＬＯＣＫポイントの正負の境界を跨ぐゼロクロス点近傍において、より顕著に非線形特性が現われている。
【００１２】
図１９は、ＡＣ電流ミスマッチによる非線形性を示す。
【００１３】
回路を集積化する際に考慮すべき配線インダクタやワイヤーボンディングのインダクタにより出力電流をリンギングさせてしまうことや、レイアウトによる寄生容量によりＵＰ電流・ＤＯＷＮ電流に相関をもたせることは、チャージポンプの出力電流Ｉｃｐの非線形性の要因を強める形になる。
【００１４】
それに加え、ＵＰ側とＤＷ側の出力電流パルスの波高値（ＡＣ電流）にも誤差があると、位相差Δφの正負でチャージポンプの利得が異なることになるため、このことも非線形性の要因となってしまう。その結果、ゼロクロス近傍の位相ＬＯＣＫポイントを起点としたアキュムレータの微小な位相変位量に対する電流利得が線形ではなくなるため、位相ノイズが大きくなってしまう。
【００１５】
これに対して、特許文献１及び特許文献２は、チャージポンプの出力部に、位相周波数比較器を制御するためのスイッチング電流源とは別に、ＯＦＦＳＥＴ用のＭＯＳ電流源を並列に付加した構成にしたことによって、位相ＬＯＣＫポイントをゼロクロス点からずらすという対策を施したものである。この方法では、位相ＬＯＣＫポイントを線形領域にずらすことができるのでゼロクロス近傍の“非線形性”に起因する位相雑音を低減させることができるが、回路規模の増加や消費電流の増大を招き、さらにその付加したＯＦＦＳＥＴ用のＭＯＳ電流源が、フリッカ雑音や熱雑音でインテジャー（積分）成分の位相ノイズを増加させてしまう要因となる。
【００１６】
そこで、本発明の目的は、インテジャー成分の位相ノイズを増加させることなく、チャージポンプを線形範囲で動作させることによって、周波数シンセサイザの“非線形性”の起因となる位相雑音を低減することにある。
【課題を解決するための手段】
【００１７】
本発明は、基準周波数を分周した参照信号と分周器からの出力信号との２つの信号とが入力され、該２つの信号の周波数又は位相の比較結果に応じて所定の制御信号をチャージポンプに対して出力する位相周波数比較器を有する周波数シンセサイザであって、前記位相周波数比較器は、該位相周波数比較器の位相変位量に対する前記チャージポンプの出力電流の積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、前記位相変位量を補正するための制御信号を生成する制御信号生成手段を具えたことを特徴とする。
【００１８】
前記制御信号生成手段によって生成される前記制御信号は、前記位相変位量を補正するために、前記チャージポンプの出力電流の出力タイミングを決定することを特徴とする。
【００１９】
前記制御信号生成手段によって生成される前記制御信号は、前記位相変位量を補正するために、所定の補正利得に従って生成されることを特徴とする。
【００２０】
前記制御信号生成手段は、前記参照信号と前記分周器からの出力信号との２つの信号のうちのいずれか一方の信号を用いて作成された第１の補正利得に従って、前記位相変化量を補正するための第１の制御信号を生成する手段と、前記参照信号と前記分周器からの出力信号との２つの信号の両方の信号を用いて作成された第２の補正利得に従って、前記位相変化量を補正するための第２の制御信号を生成する手段とを含むことを特徴とする。
【００２１】
前記チャージポンプは、前記制御信号生成手段によって生成された前記第１の制御信号に基づいて制御される第１の電流を生成する第１の電流生成手段と、前記制御信号生成手段によって生成された前記第２の制御信号に基づいて制御される第２の電流を生成する第２の電流生成手段とを具えたことを特徴とする。
【００２２】
前記制御信号生成手段は、前記分周器の出力信号をＵＰ側制御信号として出力し、立ち上がりは前記分周器の出力信号の立ち上がりに同期し、立下りは参照信号によって制御されるＤＯＷＮ側制御信号を生成することを特徴とする。
【００２３】
前記チャージポンプは、前記ＵＰ側制御信号および前記ＤＯＷＮ側制御信号のいずれか一方に制御され、一定電流を生成する固定電流源と、前記ＵＰ側制御信号および前記ＤＯＷＮ側制御信号の他方に制御され、任意の電流を生成する可変電流源とを具えたことを特徴とする。
【００２４】
前記固定電流源は、前記ＵＰ側制御信号に制御されるＵＰ側の電流源であり、前記可変電流源は、前記ＤＯＷＮ側制御信号に制御されるＤＯＷＮ側の電流源であることを特徴とする。
【００２５】
前記固定電流源は、前記ＤＯＷＮ側制御信号に制御されるＤＯＷＮ側の電流源であり、前記可変電流源は、前記ＵＰ側制御信号に制御されるＵＰ側の電流源であることを特徴とする。
【００２６】
前記位相周波数比較器は、Ｐｈａｓｅモード時にＤＯＷＮ側のみ利得をもつように、各制御信号を出力することを特徴とする。
【００２７】
前記ＵＰ側制御信号と前記ＤＯＷＮ側制御信号との立ち上がりタイミング差が常に一定であることを特徴とする。
【００２８】
前記チャージポンプは、前記位相周波数比較器の各制御信号の立下りタイミングの差によって出力電流を決定することを特徴とする。
【００２９】
前記位相周波数比較器は、前記参照信号および前記分周器の出力信号がそれぞれ入力される第１および第２のフリップフロップと、前記第１および第２のフリップフロップの各出力信号の論理積（ＮＡＮＤ）を遅延させる第１の遅延素子とを具え、前記ＤＯＷＮ側制御信号は、前記第２のフリップフロップの出力信号と前記第１の遅延素子により遅延した信号とに基づき生成されることを特徴とする。
【００３０】
前記位相周波数比較器は、前記第１の遅延素子により遅延した信号をさらに遅延させる第２の遅延素子をさらに具え、前記第１および第２のフリップフロップは、前記第２の遅延素子により遅延した信号に基づいてリセットされることを特徴とする。
【００３１】
前記チャージポンプは、電流源が単一の電流パスで構成されたことを特徴とする。
【００３２】
前記位相周波数比較器および前記チャージポンプは、Ｐｈａｓｅモードの等価回路として構成されたことを特徴とする。
【００３３】
前記位相周波数比較器を含む当該周波数シンセサイザは、フラクショナルＮ周波数シンセサイザとして構成されたことを特徴とする。
【発明の効果】
【００３４】
本発明によれば、位相周波数比較器に制御信号生成手段を設け、Ｐｈａｓｅモード時に位相周波数比較器をＤＯＷＮ側のみ利得をもつように構成したので、“非線形性”を解消して、位相周波数比較器の位相差Δφに対するチャージポンプの出力電流Ｉｃｐの積分値の“線形性”を向上させることができ、“非線形性”に起因する位相ノイズを低減させることができ、これにより、フラクショナルＮ周波数シンセサイザの位相ノイズの低減を実現することができる。
【００３５】
本発明によれば、Ｐｈａｓｅモード時にＤＯＷＮ側のみ利得をもつ位相周波数比較器と、電流量を切り替えられるチャージポンプとを組み合わせることにより、位相周波数比較器の位相差に対するチャージポンプの出力電流Ｉｃｐの積分値の“線形性”を向上させて、その“非線形性”に起因する位相ノイズを低減させることができ、これにより、フラクショナルＮ周波数シンセサイザの位相ノイズの低減を実現することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態である、周波数シンセサイザとしてのフラクショナルＮ周波数シンセサイザの全体的なシステム構成例を示すブロック図である。
【図２】本発明に係る位相周波数比較器の構成を示す回路図である。
【図３】ＬＯＣＫ近傍のＰｈａｓｅモードの等価回路を示す回路図である。
【図４】本発明に係る位相周波数比較器によってＡＣ電流ミスマッチによる非線形性が解消される例を示す説明図である。
【図５】ＬＯＣＫ（Δφ＝−φＬＯＣＫ）のときにおいて、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図６】Δφ＝−φＬＯＣＫ＋φ１のときにおいて、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図７】Δφ＝−φＬＯＣＫ−φ２のときにおいて、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図８】本発明の第２の実施の形態である、位相周波数比較器の構成例を示す回路図である。
【図９】本発明の第３の実施の形態である、Ｐｈａｓｅモード時における位相周波数比較器と、チャージポンプとを組み合わせて構成された回路図である。
【図１０】ＵＰ電流（Ｉｕｐ）がＤＯＷＮ電流（Ｉｄｏｗｎ）より大きいとき、ＵＰ電流（Ｉｕｐ）の可変電流値により位相ＬＯＣＫポイントの位置をシフト調整できる例を示す説明図である。
【図１１】ＵＰ電流（Ｉｕｐ）とＤＯＷＮ電流（Ｉｄｏｗｎ）とが等しいとき、位相ＬＯＣＫポイントの位置をシフト調整できる例を示す説明図である。
【図１２】ＵＰ電流（Ｉｕｐ）がＤＯＷＮ電流（Ｉｄｏｗｎ）より小さいとき、ＵＰ電流（Ｉｕｐ）の可変電流値により位相ＬＯＣＫポイントの位置をシフト調整できる例を示す説明図である。
【図１３】ＵＰ電流（Ｉｕｐ）＞ＤＯＷＮ電流（Ｉｄｏｗｎ）で、ＬＯＣＫ状態（Δφ＝−φＬＯＣＫ）のとき、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図１４】ＵＰ電流（Ｉｕｐ）＞ＤＯＷＮ電流（Ｉｄｏｗｎ）で、Ｆｄｉｖ（可変）が位相遅れ状態（Δφ＝−φＬＯＣＫ＋φ１’）のとき、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図１５】ＵＰ電流（Ｉｕｐ）＞ＤＯＷＮ電流（Ｉｄｏｗｎ）で、Ｆｄｉｖ（可変）が位相進み状態（Δφ＝−φＬＯＣＫ−φ２’）のとき、位相周波数比較器によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す説明図である。
【図１６】本発明の第４の実施の形態である、Ｐｈａｓｅモード時における位相周波数比較器と、チャージポンプとを組み合わせて構成された回路図である。
【図１７】位相周波数比較器とチャージポンプとを備えた従来の周波数シンセサイザの一般的な構成を示す回路図である。
【図１８】従来の周波数シンセサイザで位相差Δφに対するチャージポンプの出力電流Ｉｃｐの積分特性における、ゼロクロス点近傍での非線形性を示す説明図である。
【図１９】従来の周波数シンセサイザでＡＣ電流ミスマッチによる非線形性を示す説明図である。
【発明を実施するための形態】
【００３７】
［第１の例］
本発明の第１の実施の形態を、図１〜図７に基づいて説明する。
【００３８】
＜周波数シンセサイザの全体構成＞
図１は、本発明に係る周波数シンセサイザとしてのフラクショナルＮ周波数シンセサイザの全体的なシステム構成例を示す。
【００３９】
フラクショナルＮ周波数シンセサイザ１は、水晶発振器（ＸＯ：Ｃｒｙｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）２と、Ｒ分周器３と、位相周波数比較器（ＰＦＤ）４と、チャージポンプ（ＣＰ）５と、ＬＰＦ（Ｌｏｏｐ  Ｆｉｌｔｅｒ）６と、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）７と、Ｎ分周器８と、演算器（ａｃｃｕｍｕｌａｔｏｒ）９とを備えて構成される。この場合、電圧制御発振器７の出力が電圧Ｖｏｕｔとして出力されるようになっている。
【００４０】
＜周波数シンセサイザの動作＞
Ｒ分周器３は、水晶発振器（ＸＯ）２で生成した基準入力信号（ＸＯ信号）の発振周波数を基準周波数とする。このＲ分周器３は、基準入力周波数Ｆｒｅｆを１／Ｒに落すための分周器である。
【００４１】
Ｎ分周器８は、電圧制御発振器（ＶＣＯ）７の出力信号Ｖｏｕｔの周波数Ｆｖｃｏを１／Ｎに落すための分周器である。
【００４２】
位相周波数比較器４は、基準入力信号の基準周波数をＲ分周した入力参照信号と、電圧制御発振器７の出力信号Ｖｏｕｔの周波数をＮ分周したＮ分周器の出力信号との２つの信号の周波数および位相を比較し、その比較結果としての差分に応じて制御信号（ＵＰ側制御信号４０、ＤＯＷＮ側制御信号４１）をチャージポンプ５に出力する。
【００４３】
チャージポンプ５は、位相周波数比較器４からの制御信号に基づき、電流を出力、または、電流を引き込むことにより、出力電流Ｉｃｐを制御する。
【００４４】
ＬＰＦ６は、チャージポンプ５から出力される出力電流Ｉｃｐを直流電圧（ＶＣＯ制御電圧）に変換する。
【００４５】
電圧制御発振器７は、ＬＰＦ６で変換されたＶＣＯ制御電圧に比例した周波数の信号を生成し、これを出力信号Ｖｏｕｔとして出力端子に供給するとともに、Ｎ分周器８へ出力する。
【００４６】
ここで、電圧制御発振器７の利得が正である場合には、Ｒ分周器３からの入力参照信号に対し、その比較対象であるＮ分周器８の出力信号の位相が進んでいるときには、位相周波数比較器４は、チャージポンプ５にＤＯＷＮ信号（ＤＯＷＮ側制御信号４１）を出力する。チャージポンプ５は、ＤＯＷＮ信号（ＤＯＷＮ側制御信号４１）に応じて、ＬＰＦ６から電流を引き込み、ＶＣＯ制御電圧を引き下げ、電圧制御発振器７の出力信号Ｖｏｕｔの周波数または位相を遅らせるように補正する。
【００４７】
逆に、Ｎ分周器８の出力信号に対して入力参照信号の位相が進んでいるときには、チャージポンプ５にＵＰ信号を出力する。チャージポンプ５は、ＵＰ信号に応じて出力電流Ｉｃｐを出力しＶＣＯ制御電圧を引き上げて、電圧制御発振器７の出力信号Ｖｏｕｔの周波数または位相を進めるように補正する。また、電圧制御発振器７の利得が負の場合には、上記と逆の動作となる。
【００４８】
アキュムレータ９は、Ｎ分周器８に信号を出力し、分周比をＮもしくは（Ｎ＋１）に変化させる。その結果、電圧制御発振器４の発振周波数ＦｖｃｏはＮと（Ｎ＋１）の平均値で分周されたことと等価となり、自然数Ｎで分周されるインテジャーＮ周波数シンセサイザよりも細かい周波数ステップで周波数を設定することが可能となる。これは例えばΔΣで構成される。
【００４９】
＜位相周波数比較器の構成＞
次に、本発明に係る位相周波数比較器４の構成について説明する。
【００５０】
上記図１に示すフラクショナルＮ周波数シンセサイザ１において、本発明では新たに、位相周波数比較器４とチャージポンプ５を構成し、その２つの装置を組み合わせることによってチャージポンプ５を位相ＬＯＣＫ近傍で線形動作させ、良好な位相雑音特性を得るものである。
【００５１】
本例では、本発明に係る図２に示す位相周波数比較器４の構成について説明する。なお、チャージポンプ５の構成については、後述する第３の例および第４の例において説明する。
【００５２】
図２は、位相周波数比較器４の構成を示す。
【００５３】
位相周波数比較器４は、２つのフリップフロップ回路（ＦＦ）１０,１１と、ＮＯＴ回路１２と、本発明に係る制御信号生成手段２０とから構成される。
【００５４】
（制御信号生成手段／補正利得）
ここで、制御信号生成手段２０および補正利得について説明する。
【００５５】
制御信号生成手段２０は、２つのＡＮＤ回路２１，２２と、ＮＯＴ回路１２に接続されたＮＡＮＤ回路２３と、ＯＲ回路２４とから構成され、補正利得として表される。
【００５６】
この場合、ＯＲ回路２４からは、制御信号としてのＵＰ側制御信号４０が出力される。ＡＮＤ回路２２からは、制御信号としてのＤＯＷＮ側制御信号４１が出力される。また、フリップフロップ回路（ＦＦ）１０には参照信号として参照クロック３０が入力され、フリップフロップ回路（ＦＦ）１１には分周信号としての分周ＶＣＯクロック３１が入力される。ＡＮＤ回路２１の一方の入力には、周波数モード・イネーブル信号３２が入力される。
【００５７】
制御信号生成手段２０は、位相周波数比較器４の位相差Δφに対するチャージポンプ５の出力電流Ｉｃｐの積分値として表される位相ロックポイントをゼロクロス点からシフトさせるように、位相差を補正するための制御信号（ＵＰ側制御信号４０、ＤＯＷＮ側制御信号４１）を生成する。
【００５８】
制御信号生成手段２０によって生成される制御信号（ＵＰ側制御信号４０、ＤＯＷＮ側制御信号４１）は、位相差Δφを補正するために、チャージポンプ５の出力電流Ｉｃｐの出力タイミングを決定する。
【００５９】
制御信号生成手段２０によって生成される制御信号（ＵＰ側制御信号４０、ＤＯＷＮ側制御信号４１）は、位相差Δφを補正するために、所定の補正利得に従って生成される。
【００６０】
制御信号生成手段２０は、参照信号と分周器からの出力信号との２つの信号のうちのいずれか一方の信号を用いて作成された第１の補正利得に従って、位相差Δφを補正するための第１の制御信号を生成する。
【００６１】
制御信号生成手段２０は、参照信号と分周器からの出力信号との２つの信号の両方を用いて作成された第２の補正利得に従って、位相差Δφを補正するための第２の制御信号を生成する。
【００６２】
具体的には、制御信号生成手段２０は、第１の補正利得を有するとき、Ｎ分周器８の出力信号としての分周信号（分周ＶＣＯクロック３１）を、ＯＲ回路２４を介してＵＰ側制御信号４０として出力する。また、制御信号生成手段２０は、第２の補正利得を有するとき、立ち上がりはＮ分周器８の出力信号（分周ＶＣＯクロック３１）の立ち上がりに同期し、かつ、立下りは参照信号（参照クロック３０）によって制御されるＤＯＷＮ側制御信号４１を生成する。
【００６３】
＜位相周波数比較器の動作＞
次に、本発明に係る位相周波数比較器４の動作について説明する。
【００６４】
位相周波数比較器４は、比較する周波数が離れているときと等しいときとで異なる２つの動作をする。ここでは、前者を周波数（Ｆｒｅｑｕｅｎｃｙ）モード、後者をフェーズ（Ｐｈａｓｅ）モードとする。
【００６５】
図３は、ＬＯＣＫ近傍のＰｈａｓｅモードの等価回路を示す。
【００６６】
ＵＰ側制御信号４０は、Ｎ−ＤＩＶＩＤＥＲの出力信号そのものとなる。ＤＯＷＮ側制御信号４１は、Ｎ−ＤＩＶＩＤＥＲの出力信号の立ち上がりに同期して立ち上がり、立下りは参照信号の立ち上がりによって制御される。つまり、この構成では、ＵＰ側制御信号４０とＤＯＷＮ側制御信号４１との立ち上がりタイミング差が常に一定のため、位相周波数比較器４の制御信号の立下りタイミングの差によって、チャージポンプ５は出力電流を決定する。
【００６７】
（電流ミスマッチによる非線形性）
図４は、制御信号生成手段２０によって、ＡＣ電流ミスマッチによる非線形性が解消される例を示す。
【００６８】
図３の位相周波数比較器４において、参照信号（参照クロック３０）の周波数と位相は一定であるため、Ｎ−ＤＩＶＩＤＥＲの立ち上がりタイミングを変化させてＤＯＷＮ側制御信号４１の制御信号幅を調整する。そのため、常にＮ−ＤＩＶＩＤＥＲのパルスをそのまま出力するだけのＵＰ側制御信号４０は位相を補正する利得を有していない。これにより、補正をかけるチャージポンプ電流ＩｃｐはＩｄｏｗｎのみとなるため、位相ＬＯＣＫポイントφＬが比較信号の位相が進んでいる方向のφＬ＝−φＬＯＣＫにシフトして、チャージポンプ５のＵＰ側電流源及びＤＯＷＮ側電流源のＡＣ電流ミスマッチ（図１９のΔφの正負の傾きのミスマッチ）による非線形性の問題を解消することができる。
【００６９】
（チャージポンプ電流Ｉｃｐの出力タイミングの制御）
図５〜図７は、制御信号生成手段２０を有する位相周波数比較器４によって制御されるチャージポンプ電流Ｉｃｐのタイミングを示す。
【００７０】
図５のＬＯＣＫ（Δφ＝−φＬＯＣＫ）のとき、図６のΔφ＝−φＬＯＣＫ＋φ１のとき、図７のΔφ＝−φＬＯＣＫ−φ２のときのいずれも、チャージポンプ電流ＩｃｐのＵＰ電流（Ｉｕｐ）とＤＯＷＮ電流（Ｉｄｏｗｎ）との立ち上がりタイミングは変わっていないことがわかる。
【００７１】
図５のＬＯＣＫ（Δφ＝−φＬＯＣＫ）のとき、図６のΔφ＝−φＬＯＣＫ＋φ１のとき、図７のΔφ＝−φＬＯＣＫ−φ２のときのいずれも、利得を有していないＵＰ電流（Ｉｕｐ）の電流パルス幅は常に一定である。
【００７２】
図５は、ＬＯＣＫ状態（Δφ＝−φＬＯＣＫ）を示す。このＬＯＣＫ状態においては、ＵＰ電流（Ｉｕｐ）とＤＯＷＮ電流（Ｉｄｏｗｎ）の積分値は等しい。図中、Ｆｄｉｖ（可変）のパルスは、出力信号（分周ＶＣＯクロック３１）を示す。Ｆｒｅｆ（固定）のパルスは、参照信号（参照クロック３０）を示す。
【００７３】
図６は、Ｆｄｉｖ（可変）が位相遅れ状態（Δφ＝−φＬＯＣＫ＋φ１）を示す。この位相遅れ状態においては、ＬＯＣＫ状態と比較すると、ＤＯＷＮ電流（Ｉｄｏｗｎ）のパルス幅を狭くして、ＤＯＷＮ電流（Ｉｄｏｗｎ）の積分値を減らし、Ｆｄｉｖの位相を進めるように補正する。すなわち、ＤＯＷＮ電流（Ｉｄｏｗｎ）の積分値を減らして、比較信号の位相をφ１分だけ進めるようにΔφを負の方向へ補正をかける。
【００７４】
図７は、Ｆｄｉｖ（可変）が位相進み状態（Δφ＝−φＬＯＣＫ−φ２）を示す。この位相進み状態においては、ＬＯＣＫ状態と比較すると、ＤＯＷＮ電流（Ｉｄｏｗｎ）のパルス幅を広くして、ＤＯＷＮ電流（Ｉｄｏｗｎ）の積分値を増加させ、Ｆｄｉｖの位相を遅らせるように補正する。すなわち、ＤＯＷＮ電流（Ｉｄｏｗｎ）の積分値を増加させ、比較信号の位相をφ２分だけ遅らせるようにΔφを正の方向に補正を掛ける。
【００７５】
以上のようにして、ＤＯＷＮ電流（Ｉｄｏｗｎ）のみ変化させて、電圧制御発振器（ＶＣＯ）７の位相を補正することができる。
【００７６】
本例では、図２に示すように、位相周波数比較器４に制御信号生成手段２０を設け、Ｐｈａｓｅモード時は位相周波数比較器４をＤＯＷＮ側制御信号４１のＤＯＷＮ側のみ利得をもつように構成したので、従来問題となっていた図１９に示すようなＩｕｐとＩｄｏｗｎの電流ミスマッチによる“非線形性”を解消して、位相周波数比較器４の位相差Δφに対するチャージポンプの出力電流Ｉｃｐの積分値の“線形性”を向上させることができ、“非線形性”に起因する位相ノイズを低減させることができる。これにより、フラクショナルＮ周波数シンセサイザの位相ノイズの低減を実現することができる。
【００７７】
［第２の例］
本発明の第２の実施の形態を、図８に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００７８】
本例は、第１の例の変形例であり、位相周波数比較器４において、制御信号生成手段２０の構成を変えた場合の例である。
【００７９】
図８は、制御信号生成手段２０を有する位相周波数比較器４の構成例を示す。ここでは、ＮＡＮＤ回路２３を介したフリップフロップ回路（ＦＦ）１０,１１のリセットへのパスとして、２つの遅延回路（τ１、τ２）２５，２６を設けた。
【００８０】
ここで、遅延回路（τ１、τ２）２５，２６を設けた理由について説明する。
【００８１】
前述した図５〜図７に示す不感帯防止パルス幅（電流パルス幅）に関しては、フリップフロップ回路（ＦＦ）１０,１１の素子ノイズを位相周波数比較器４の出力信号の立下がりに付加しないように、ＤＯＷＮ側制御信号４１のＤＷ出力信号部分にＡＮＤ回路２２を設けている。ノイズを小さくするために、この不感帯防止幅を小さくしすぎると、フリップフロップ回路（ＦＦ）１０,１１のリセットが反応せず、逆に、不感帯防止幅を広くし過ぎると、インテジャー成分の位相ノイズが大きくなってしまう、若しくはΔφ＞０時の位相補正利得が小さいというトレードオフ問題が生じてしまう。
【００８２】
そこで、本例では、２つの遅延回路（τ１、τ２）２５，２６を設けることによって、そのトレードオフ問題を解消したものである。
【００８３】
具体的には、ＮＡＮＤ回路２３の後段でＡＮＤ回路２２の手前において、ＤＯＷＮ電流（Ｉｄｏｗｎ）のＤＯＷＮ電流パルスが立ち上がるだけの小さい遅延（最小の不感帯防止幅：τ１）を作り、ＡＮＤ回路２２へ信号を出力した後は、フリップフロップ回路（ＦＦ）１０,１１にリセットを掛けるだけに十分な遅延回路（τ２）２６を設けて、最小の不感帯防止幅とフリップフロップ回路（ＦＦ）１０,１１の十分なリセット時間を両立させる。
【００８４】
［第３の例］
本発明の第３の実施の形態を、図９〜図１５に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【００８５】
本例は、位相周波数比較器４と、チャージポンプ６０とを組み合わせて構成した場合の例である。
【００８６】
本例では、チャージポンプ６０において、ＵＰ側のＵＰ電流（Ｉｕｐ）を可変できるように構成した。
【００８７】
図９は、前述した第２の例の位相周波数比較器４の後段に、チャージポンプ６０をさらに設けた構成を示す。
【００８８】
チャージポンプ６０は、電源７０に接続されたＵＰ側のスイッチ６１と、ＵＰ側制御信号４０に制御されるＵＰ側の電流源としての可変電流源６２と、アース７１に接続されたＤＯＷＮ側のスイッチ６３と、ＤＯＷＮ側制御信号４１に制御されるＤＯＷＮ側の電流源としての固定電流源６４とから構成される。可変電流源６２と固定電流源６４との接続点６５から、チャージポンプ６０の出力電流Ｉｃｐが出力される。
【００８９】
以下、チャージポンプ６０の動作について説明する。
【００９０】
図１０〜図１２は、ＵＰ電流（Ｉｕｐ）の可変電流値により、位相ＬＯＣＫポイントの位置をシフト調整できる例を示す。
【００９１】
前述した図１７に示した従来の構成と異なり、位相周波数比較器４はＰｈａｓｅモード時にＤＯＷＮ側のみ利得をもつように制御信号（ＵＰ側制御信号４０、ＤＯＷＮ側制御信号４１）を出力するため、チャージポンプ６０はＤＯＷＮ側のＤＯＷＮ電流（Ｉｄｏｗｎ）を一定電流にしてチャージポンプ利得を固定にしたまま、ＵＰ側のＵＰ電流（Ｉｕｐ）を可変できるようにして、位相ＬＯＣＫポイントを調整できる。
【００９２】
図１３〜図１５は、図１０に示すＵＰ電流（Ｉｕｐ）＞ＤＯＷＮ電流（Ｉｄｏｗｎ）のとき、位相周波数比較器４によって制御されるチャージポンプ電流Ｉｃｐの出力タイミングを示す。
【００９３】
図１３は、ＬＯＣＫ状態（Δφ＝−φＬＯＣＫ）のときを示す。
【００９４】
図１０に示すＵＰ電流（Ｉｕｐ）＞ＤＯＷＮ電流（Ｉｄｏｗｎ）のときは、チャージポンプ６０の出力電流Ｉｃｐは、図１３に示すように、ＩｕｐとＩｄｏｗｎの立ち上がりタイミングは等しく、ＬＯＣＫ時にＤＯＷＮ側の電流パルスの後ろが飛び出る形となっている。
【００９５】
図１４は、Ｆｄｉｖ（可変）が位相遅れ状態（Δφ＝−φＬＯＣＫ＋φ１’）のときを示す。
【００９６】
図１５は、Ｆｄｉｖ（可変）が位相進み状態（Δφ＝−φＬＯＣＫ−φ２’）のときを示す。
【００９７】
図１４のΔφ＝−φＬＯＣＫ＋φ１’の時、図１５のΔφ＝−φＬＯＣＫ―φ２’の時でも、ＩｕｐよりもＩｄｏｗｎの電流パルスの方が飛び出ており、ＵＰとＤＯＷＮの境界（ゼロクロス点）を跨ぐことがない。これにより、ＬＯＣＫ近傍からフラクショナル動作をしても、線形範囲内の動作となることがわかる。
【００９８】
同様に、図１２に示すＵＰ電流（Ｉｕｐ）＜ＤＯＷＮ電流（Ｉｄｏｗｎ）のときには、ＬＯＣＫ時にＵＰ側の電流パルスの後ろが飛び出る（ＤＯＷＮ側が引っ込む）形となり、この例でも線形動作が可能となる。
【００９９】
したがって、片側が飛び出ている時間（ＬＯＣＫ時の位相）をアキュムレータ９で変化させる位相以上にしておけば、ボンディング等を考慮したリンギングの電流波形を考慮しても、セトリングしている電流範囲を変位し、且つＵＰとＤＯＷＮの境界を跨ぐことがないので、図１０、図１２に示すように完全に線形の領域でフラクショナル動作を行うことができる。
【０１００】
以上のように、本発明は、従来の構成（特許文献１，特許文献２）のように、チャージポンプ６０の出力部分にオフセットのＤＣ電流源などの、ノイズ源になりうる余分な回路を付加することなく、線形領域でフラクショナル動作させることを可能にするものである。
【０１０１】
その結果、“インテジャー成分の位相ノイズ”を増加することなく、前述したフラクショナルＮ周波数シンセサイザの“非線形性”に起因する位相ノイズを低減させることができる。
【０１０２】
以上より、位相周波数比較器４のみの構成では解決できないような、微小な位相差のときに顕著にみられる電流リンギングの影響（ＬＯＣＫ近傍とゼロクロス点の非線形性）も抑えることができる。
【０１０３】
すなわち、本例では、例えばチャージポンプ６０のＵＰ側の可変電流源６２の電流値を、ＤＯＷＮ側の固定電流源６４の電流値よりも大きく設計することにより、位相ＬＯＣＫポイントを非線形領域から負の方向の線形領域にシフトさせることができる（ここでは、基準信号の位相が進んでいる方向を正とする）。
【０１０４】
つまり、位相ＬＯＣＫ時のチャージポンプ６０の出力電流Ｉｃｐは、ＤＯＷＮ側の電流パルス幅が飛び出ていることになるので、この位相ＬＯＣＫ部分からアキュムレータ９の分だけ位相を変位させても、ＤＯＷＮ電流（Ｉｄｏｗｎ）の後ろの部分しか電流量は変位しないので、上記の線形性が保たれ、“非線形性”に起因する位相ノイズの低減が実現できる。
【０１０５】
また、位相周波数比較器４は、２つの遅延（遅延回路（τ１、τ２）２５，２６）を持たせることにより、フリップフロップ回路（ＦＦ）１０,１１のリセット幅を広くすることと、不感帯防止幅（パルス幅）を狭くすることを両立している。
【０１０６】
以上に述べたように、本例では、Ｐｈａｓｅモード時にＤＯＷＮ側のみ利得をもつ位相周波数比較器４と、電流量を切り替えられるチャージポンプ６０とを組み合わせることにより、従来問題となっていた位相周波数比較器４の位相差Δφに対するチャージポンプ６０の出力電流Ｉｃｐの積分値の“線形性”を向上させて、その“非線形性”に起因する位相ノイズを低減させることができる。その結果、フラクショナルＮ周波数シンセサイザの位相ノイズの低減を実現することができる。
【０１０７】
［第４の例］
本発明の第４の実施の形態を、図１６に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。
【０１０８】
本例は、第３の例の変形例であり、チャージポンプ６０の構成を変えた場合の例である。
【０１０９】
本例では、チャージポンプ６０において、ＤＯＷＮ側のＤＯＷＮ電流（Ｉｄｏｗｎ）を可変できるように構成した。
【０１１０】
図１６は、前述した第２の例の位相周波数比較器４の後段に、チャージポンプ６０をさらに設けた構成を示す。
【０１１１】
チャージポンプ７０は、電源７０に接続されたＵＰ側のスイッチ６１と、ＵＰ側制御信号４０に制御されるＵＰ側の電流源としての固定電流源８０と、アース７１に接続されたＤＯＷＮ側のスイッチ６３と、ＤＯＷＮ側制御信号４１に制御されるＤＯＷＮ側の電流源としての可変電流源８１とから構成される。固定電流源８０と可変電流源８１との接続点６５から、チャージポンプ６０の出力電流Ｉｃｐが出力される。
【０１１２】
基本的な回路動作は、前述した第３の例の回路動作と同じである。本例では、チャージポンプ６０は、利得をもつＤＯＷＮ側のＤＯＷＮ電流（Ｉｄｏｗｎ）を可変電流にして位相ＬＯＣＫポイントを調整できる構成となっており、ＵＰ側のＵＰ電流（Ｉｕｐ）を固定としている。
【０１１３】
このような構成において、ＤＯＷＮ電流（Ｉｄｏｗｎ）が可変なため、チャージポンプ６０の利得は変化するが、チャージポンプ６０の出力部分にオフセットのＤＣ電流源などのノイズ源になりうる余分な回路を付加して“インテジャー成分の位相ノイズ”を増加することなく、フラクショナルＮ周波数シンセサイザの“非線形性”に起因する位相ノイズを低減させることができる。
【符号の説明】
【０１１４】
１  周波数シンセサイザ（フラクショナルＮ周波数シンセサイザ）
２  水晶発振器（ＸＯ）
３  Ｒ分周器
４  位相周波数比較器（ＰＦＤ）
５  チャージポンプ（ＣＰ）
６  ＬＰＦ
７  電圧制御発振器（ＶＣＯ）
８  Ｎ分周器
９  演算器
１０，１１  フリップフロップ回路（ＦＦ）
１２  ＮＯＴ回路
２０  制御信号生成手段
２１，２２  ＡＮＤ回路
２３  ＮＡＮＤ回路
２４  ＯＲ回路
２５，２６  遅延回路（τ１、τ２）
３０  参照信号（参照クロック)
３１  分周信号（分周ＶＣＯクロック）
３２  周波数モード・イネーブル信号
４０  制御信号（ＵＰ側制御信号）
４１  制御信号（ＤＯＷＮ側制御信号）
６０  チャージポンプ
６１  ＵＰ側のスイッチ
６２  ＵＰ側の電流源（可変電流源）
６３  ＤＯＷＮ側のスイッチ
６４  ＤＯＷＮ側の電流源（固定電流源）
６５  接続点
７０  電源
７１  アース
８０  ＵＰ側の電流源（固定電流源）
８１  ＤＯＷＮ側の電流源（可変電流源）
１００  位相周波数比較器
１０１，１０２  フリップフロップ回路（ＦＦ）
１０３  ＮＡＮＤ回路
２００  チャージポンプ２００
２０１  ＵＰ側電流源
２０２  ＤＷ側電流源
２０３，２０４  スイッチ
【図１】
2014078873.tif 000003
【図２】
2014078873.tif 000004
【図３】
2014078873.tif 000005
【図４】
2014078873.tif 000006
【図５】
2014078873.tif 000007
【図６】
2014078873.tif 000008
【図７】
2014078873.tif 000009
【図８】
2014078873.tif 000010
【図９】
2014078873.tif 000011
【図１０】
2014078873.tif 000012
【図１１】
2014078873.tif 000013
【図１２】
2014078873.tif 000014
【図１３】
2014078873.tif 000015
【図１４】
2014078873.tif 000016
【図１５】
2014078873.tif 000017
【図１６】
2014078873.tif 000018
【図１７】
2014078873.tif 000019
【図１８】
2014078873.tif 000020
【図１９】
2014078873.tif 000021