(57)【要約】【課題】電子部品が実装基板にフリップチップ接合によって搭載される際の、実装基板の電子部品搭載位置に対する電子部品の位置ずれを防止する。【解決手段】電子部品はスタッドバンプからなる部品端子３を備えている。実装基板はスタッドバンプからなる基板端子９を備えている。部品端子３は凹部３ａをもつスタッドバンプである。基板端子９は尖端９ａをもつスタッドバンプである。基板端子９の尖端９ａが部品端子３の凹部３ａに嵌め込まれた状態で、部品端子３と基板端子９とが接合される。【選択図】図１
2014154603.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装基板にフリップチップ接合によって搭載される電子部品の実装方法において、
前記電子部品はスタッドバンプからなる部品端子を備え、
前記実装基板はスタッドバンプからなる基板端子を備え、
前記部品端子及び前記基板端子のうち、一方は尖端をもつスタッドバンプであり、他方は凹部をもつスタッドバンプであり、
前記尖端が前記凹部に嵌め込まれた状態で、前記部品端子と前記基板端子とが接合されることを特徴とする電子部品の実装方法。
【請求項２】
前記凹部は、シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールがスタッドバンプに加圧されて成形されたものである請求項１に記載の電子部品の実装方法。
【請求項３】
電子部品が実装基板にフリップチップ接合によって搭載された電子部品実装体の製造方法において、
請求項１又は２に記載された電子部品の実装方法によって前記電子部品を前記実装基板に搭載することを特徴とする電子部品実装体の製造方法。
【請求項４】
請求項２に記載された電子部品の実装方法で用いられる前記凹部をもつスタッドバンプの前記凹部を形成するためのスタッドバンプの製造方法であって、
シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールを予め用意されたスタッドバンプに加圧して前記凹部を形成するスタッドバンプの製造方法。
【請求項５】
前記凹部をもつスタッドバンプは前記電子部品に搭載されており、
前記電子部品が電子部品用の半導体ウェハに形成され、ウェハ状態で複数の前記部品電極にそれぞれスタッドバンプが搭載された状態で、それらのスタッドバンプの配置に対応した複数の前記成形凸部の配置をもつ成形ツール用の半導体ウェハからなる前記成形ツールを用いて複数のスタッドバンプに対して前記凹部を一括で形成する、請求項４に記載のスタッドバンプの製造方法。
【請求項６】
請求項４に記載されたスタッドバンプの製造方法で用いられる前記成形ツールであって、
シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツール。
【請求項７】
電子部品用の半導体ウェハに形成された複数の前記部品電極にウェハ状態でそれぞれ搭載されるスタッドバンプの配置に対応した複数の前記成形凸部の配置をもつ成形ツール用の半導体ウェハからなる請求項６に記載の成形ツール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装方法、電子部品実装体の製造方法、スタッドバンプの製造方法並びに成形ツールに関するものである。
【背景技術】
【０００２】
半導体実装分野において、電子部品が実装基板に搭載される際、電子部品の部品端子と実装基板の基板端子との電気的接続は、一般的に、ワイヤーボンディング方式やフリップチップ方式で行なわれる。電子部品は、例えばＩＣ（Integrated Circuit）チップである。また、実装基板としては、例えば、ＱＦＰ（Quad Flat Package）やＣＳＰ（Chip Size Package）などに代表される半導体パッケージのリード端子や、ＣＯＢ（Chip on Board）などに代表されるプリント基板などがある。
【０００３】
フリップチップ方式において、部品端子と基板端子は、電気的接合に適した材料と形状をそれぞれ有している。フリップチップ方式によって電子部品が実装基板に搭載される際、部品端子と基板端子の位置合せが行なわれた後、圧力や振動、熱などが印加される。これにより、部品端子と基板端子が電気的に接合される（例えば特許文献１を参照。）。
【０００４】
図１０は、部品端子を説明するための概略的な平面図及び側面図である。
フリップチップ方式で用いられる部品端子１０１として例えばスタッドバンプがある。部品端子１０１は電子部品の部品電極１０３の上に配置されている。部品電極１０３は、例えば半導体チップのパッドである。スタッドバンプからなる部品端子１０１は、その形成方法に起因して、先端が尖った形状をしている。
【０００５】
図１１は、部品端子と基板端子が接合される従来の工程を説明するための概略的な側面図である。
部品端子１０１は尖端を基板端子１０５側へ向けて配置される。基板端子１０５は、スタッドバンプであり、尖端を備えている。基板端子１０５は基板電極１０７の上に配置されている。基板電極１０７は、例えば半導体パッケージのリード端子やプリント基板の接続ランドなどである。
【０００６】
部品端子１０１と基板端子１０５は互いに中心を位置合せして配置される。図１１においては、部品端子１０１の中心と部品電極１０３の中心を合わせて描画しているが、実際には数μｍ（マイクロメートル）程度のボンディング位置ずれ、尖端部分の立ち上がり方向のずれ、尖端部分の長さの違いなどの仕上がりバラツキがあり、それらは不可避である。基板端子１０５の中心と基板電極１０７の中心についても同様の位置ずれが存在する。また、部品端子１０１と基板端子１０５の位置合せ精度に起因して、部品端子１０１の中心と基板端子１０５の中心について位置ずれが生じることもある。
【０００７】
部品端子１０１と基板端子１０５との位置合せがされた後、部品端子１０１と基板端子１０５は相対的に接近される。例えば、部品端子１０１の尖端と基板端子１０５の尖端が接触される。
【０００８】
接合動作が進むにつれて、部品端子１０１と基板端子１０５は相対的にさらに接近される。部品端子１０１の尖端が基板端子１０５の側面に接触し、また、基板端子１０５の尖端が部品端子１０１の側面に接触し、部品端子１０１の位置と基板端子１０５の位置について位置ずれが生じる。接合動作がさらに進むにつれて位置ずれ量は増大する。
【０００９】
接合動作の完了時には、部品端子１０１の中心と基板端子１０５の中心の位置ずれ量は、位置合せ時の数倍〜数十倍になる。
基板端子１０５に対する部品端子１０１の位置ずれは、実装基板の電子部品搭載位置に対する電子部品の位置ずれを招く。
【００１０】
このような位置ずれを低減するために、フリップチップ実装前に、部品端子１０１の尖った先端部分を押し潰して平坦にする「レベリング」が行なわれて、位置ずれの要因を減少させて実装性を向上させているケースが多い。
【００１１】
図１２は、スタッドバンプの先端部分の平坦化工程を説明するための概略的な側面図である。
先端が平坦な治具１０９でスタッドバンプからなる部品端子１０１の先端が叩かれる。これにより、部品端子１０１の先端部分が平坦化される。
【００１２】
基板端子１０５に対しても尖端のレベリングが行なわれることもある。
しかし、先端部分が平坦な部品端子１０１や基板端子１０５が用いられても、上記位置ずれが発生する虞がある。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、電子部品が実装基板にフリップチップ接合によって搭載される際の、実装基板の電子部品搭載位置に対する電子部品の位置ずれを防止することを目的とする。
【課題を解決するための手段】
【００１４】
本発明にかかる電子部品の実装方法は、電子部品が実装基板にフリップチップ接合によって搭載される電子部品の実装方法であって、上記電子部品はスタッドバンプからなる部品端子を備え、上記実装基板はスタッドバンプからなる基板端子を備え、上記部品端子及び上記基板端子のうち、一方は尖端をもつスタッドバンプであり、他方は凹部をもつスタッドバンプであり、上記尖端が上記凹部に嵌め込まれた状態で、上記部品端子と上記基板端子とが接合されることを特徴とする。
【発明の効果】
【００１５】
本発明の電子部品の実装方法は、電子部品が実装基板にフリップチップ接合によって搭載される際の、実装基板の電子部品搭載位置に対する電子部品の位置ずれを防止できる。
【図面の簡単な説明】
【００１６】
【図１】電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。
【図２】部品端子の一例を説明するための概略的な平面図及び側面図である。
【図３】電子部品と実装基板との配置を説明するための電子部品実装体の概略的な平面図及び断面図である。
【図４】電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。
【図５】成形ツールの一実施例を説明するための概略的な平面図及び側面図である。
【図６】スタッドバンプに凹部を形成するためのスタッドバンプの製造方法の一実施例を説明するための概略的な側面図である。
【図７】電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。
【図８】電子部品と実装基板との配置を説明するための電子部品実装体の概略的な平面図及び断面図である。
【図９】電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。
【図１０】部品端子を説明するための概略的な平面図及び側面図である。
【図１１】部品端子と基板端子が接合される従来の工程を説明するための概略的な側面図である。
【図１２】スタッドバンプの先端部分の平坦化工程を説明するための概略的な側面図である。
【発明を実施するための形態】
【００１７】
図１は、電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。図２は、部品端子の一例を説明するための概略的な平面図及び側面図である。図３は、電子部品と実装基板との配置を説明するための電子部品実装体の概略的な平面図及び断面図である。図３において、断面図は平面図のＡ−Ａ’位置に対応している。図４は、電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。図１及び図４では、電子部品の部品端子及び部品電極と、実装基板の基板端子と基板電極だけが図示されている。
【００１８】
電子部品の実装方法及び電子部品実装体の製造方法の一実施例を説明する。これらの実施例として、例えば、部品端子として凹部をもつスタッドバンプが配置されているＩＣチップを、基板端子として尖端をもつスタッドバンプが配置されている実装基板にフリップチップ実装する方法について説明する。
【００１９】
図３に示されるように、例えばＩＣチップである電子部品１は複数の部品端子３を備えている。部品端子３は、パッドを構成する部品電極５の上に配置されている。
【００２０】
図１及び図２に示されるように、部品端子３は、例えば、凹部３ａをもつＡｕスタッドバンプである。凹部３ａは、例えばシリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールがスタッドバンプに加圧されて成形されたものであり、四角錐形状に形成されている。凹部３ａの最大内径（四角錐形状の底面の対角線寸法）は例えば数十μｍである。
【００２１】
本明細書において、四角錐形状とは、四角錐形状の他、四角錐台形状（四角錐の上部を切り取った形状）や、四角錐形状及び四角錐台形状の角部が丸みを帯びた形状を含む。
【００２２】
図３に示されるように、例えばプリント基板である実装基板７は、部品端子３に対応する複数の基板端子９を備えている。基板端子９は、ランドを構成する基板電極１１の上に配置されている。
図１に示されるように、基板端子９は、例えば、尖端９ａをもつＡｕスタッドバンプである。
【００２３】
フリップチップ接合によって実装動作が行なわれる際、実装基板７上に電子部品１が位置合せして配置される。図１及び図４に示されるように、部品端子３と基板端子９とが対向配置される。部品端子３と基板端子９は相対的に接近される。基板端子９の尖端９ａは、対向する部品端子３の凹部３ａの内壁に倣うので、位置補正効果が働く（図４を参照。）。
【００２４】
さらに位置合せ後は、基板端子９に対する部品端子３の位置、すなわち実装基板７に対する電子部品１の位置が尖端９ａと凹部３ａの嵌め合わせによって保持される。尖端９ａが凹部３ａにはめ込まれた状態で、荷重や振動などの合金化（同種金属の場合は結合）に必要なエネルギーが印加され、部品端子３と基板端子９とが接合される。これにより、実装完了後の部品端子３、基板端子９間の位置ずれ、すなわち電子部品１、実装基板７間の位置ずれが起こりにくくなる。
【００２５】
また、上述のように、接合前には、通常、電子部品１と実装基板７との位置合せが行なわれる。この位置合せにおいて、位置合せ精度に影響する多くの不可避な要因が含まれている。例えば、設備の機械的な分解能や画像認識精度、部品端子及び基板端子の搭載位置精度、部品電極及び基板電極の形成位置精度、電子部品１及び実装基板７の熱収縮を含めた寸法精度などである。
【００２６】
この実施例では、数μｍ程度の基板端子９の尖端９ａが、部品端子３の数十μｍ程度の凹部３ａに嵌め込まれるので、それらの精度バラツキ要因を吸収し、位置ずれの発生を防止することができる。すなわち、位置ずれの発生が、接合時の設備の機械的なバラツキや、接合パラメータ、材料等に依存しにくくなるので、接合条件の策定が容易になり、生産時の接合条件のバラツキを抑えて安定したフリップチップ接合が維持されやすくなる。
【００２７】
さらに、部品端子３の四角錐形状の凹部３ａ内に基板端子９の尖端９ａが嵌め込まれて保持されるので、実装位置合せ時のずれ要因はＸ軸及びＹ軸の両方向ともに吸収できる。例えば、部品端子３と基板端子９との接合に必要な加圧や振動などのエネルギー印加時に、特定方向へ大きく位置ずれを誘発するような力が加わる場合であっても、その力の方向に関係なく実装完了後の位置ずれを防止することができる。
【００２８】
次に、スタッドバンプに凹部を形成するためのスタッドバンプの製造方法及び成形ツールの例について説明する。
図５は、成形ツールの一実施例を説明するための概略的な平面図及び側面図である。図６はスタッドバンプに凹部を形成するためのスタッドバンプの製造方法の一実施例を説明するための概略的な側面図である。
【００２９】
図５に示されるように、成形ツール１３は、複数の成形凸部１５を備えた成形ツール用の半導体ウェハ１７で形成されている。成形凸部１５は、シリコンの結晶異方性エッチングによって形成された四角錐形状を備えている。また、成形凸部１５は、電子部品用の半導体ウェハに形成された部品電極にウェハ状態で搭載されるスタッドバンプの配置に対応して配置されている。
【００３０】
成形凸部１５の形成位置は、スタッドバンプの配置の設計位置に対応している。成形ツール１３は半導体装置製造プロセスによって形成されるので、成形凸部１５は高精度な位置精度で配置される。
【００３１】
スタッドバンプに凹部が形成される際、図６に示されるように、成形ツール１３は、電子部品用の半導体ウェハ１９の上に配置される。半導体ウェハ１９には複数の電子部品１が形成されている。各電子部品１において部品電極５上にスタッドバンプ２１が搭載されている。
【００３２】
成形ツール用の半導体ウェハ１７と電子部品用の半導体ウェハ１９が位置合せされることによって、成形ツール１３の成形凸部１５と半導体ウェハ１９のスタッドバンプ２１とが位置合せされる。半導体ウェハ１７と半導体ウェハ１９とが相対的に接近される。成形凸部１５がスタッドバンプ２１に接触する。
【００３３】
半導体ウェハ１７と半導体ウェハ１９とが相対的にさらに接近される。成形凸部１５がスタッドバンプ２１に加圧されて、スタッドバンプ２１が成形され、凹部３ａをもつスタッドバンプからなる部品端子３が形成される。
【００３４】
このように、シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部１５を備えた成形ツール１３によって、ウェハ状態で凹部３ａをもつスタッドバンプからなる部品端子３が一括で成形される。これにより、各種ツールを用いて機械的に１個ずつ又は複数個ずつ凹部３ａが成形される場合に比べて、成形コスト及び工程作業時間（タクト）が低減される。
【００３５】
さらに、スタッドバンプ２１の搭載位置が設計位置に対してずれている場合であっても、部品端子３において凹部３ａの形成位置は設計位置になる。したがって、電子部品１が実装基板７に実装される際に、スタッドバンプ２１の搭載位置の位置ずれに起因する電子部品１の搭載位置ずれをなくすことができる。
【００３６】
次に、電子部品の実装方法及び電子部品実装体の製造方法の他の実施例を説明する。これらの実施例として、例えば、部品端子として尖端をもつスタッドバンプが配置されているＩＣチップを、基板端子として凹部をもつスタッドバンプが配置されている実装基板にフリップチップ実装する方法について説明する。
【００３７】
図７は、電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。図８は、電子部品と実装基板との配置を説明するための電子部品実装体の概略的な平面図及び断面図である。図８において、断面図は平面図のＢ−Ｂ’位置に対応している。図９は、電子部品の部品端子と実装基板の基板端子との配置を説明するための概略的な側面図である。図７及び図９では、電子部品の部品端子及び部品電極と、実装基板の基板端子と基板電極だけが図示されている。図７から図９において、図１から図４と同じ部分には同じ符号が付されている。
【００３８】
図８に示されるように、例えばＩＣチップである電子部品１は複数の部品端子２３を備えている。図７及び図９に示されるように、部品端子２３は、例えば、尖端２３ａをもつＡｕスタッドバンプである。
【００３９】
図８に示されるように、例えばプリント基板である実装基板７は、部品端子２３に対応する複数の基板端子２５を備えている。図７及び図９に示されるように、基板端子２５は、例えば、凹部２５ａをもつＡｕスタッドバンプである。
【００４０】
凹部２５ａは、例えばシリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールがスタッドバンプに加圧されて成形されたものであり、四角錐形状に形成されている。凹部２５ａの最大内径は例えば数十μｍである。
【００４１】
フリップチップ接合によって実装動作が行なわれる際、実装基板７上に電子部品１が位置合せして配置される。図７及び図８に示されるように、部品端子２３と基板端子２５とが対向配置される。部品端子２３と基板端子２５は相対的に接近される。部品端子２３の尖端２３ａは、対向する基板端子２５の凹部２５ａの内壁に倣うので、位置補正効果が働く（図９を参照。）。
【００４２】
さらに位置合せ後は、基板端子２５に対する部品端子２３の位置、すなわち実装基板７に対する電子部品１の位置が凹部２５ａと尖端２３ａの嵌め合わせによって保持される。凹部２５ａが尖端２３ａにはめ込まれた状態で、部品端子２３と基板端子２５とが接合される。これにより、実装完了後の部品端子２３、基板端子２５間の位置ずれ、すなわち電子部品１、実装基板７間の位置ずれが起こりにくくなる。
【００４３】
この実施例では、数μｍ程度の部品端子２３の尖端２３ａが、基板端子２５の数十μｍ程度の凹部２５ａに嵌め込まれるので、図１から図４を参照して説明した上記実施例と同様に、位置精度バラツキ要因が吸収され、位置ずれの発生が防止される。
【００４４】
以上、本発明の実施例を説明したが、上記実施例での数値、材料、配置、個数等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【００４５】
フリップチップ接合前には、通常、部品端子と基板端子との位置合せが行なわれるが、位置合せ精度に影響する多くの要因がある。例えば、位置合せ精度に影響する要因は、設備の機械的な分解能や画像認識精度、部品端子位置精度、基板端子形成精度、電子部品及び実装基板の熱収縮を含めた寸法精度などである。
【００４６】
本発明では、部品端子及び基板端子のうち、一方は尖端をもつスタッドバンプであり、他方は凹部をもつスタッドバンプであり、上記尖端が上記凹部に嵌め込まれた状態で、部品端子と基板端子とが接合される。したがって、本発明は、上記の位置精度バラツキ要因を吸収して、実装基板の電子部品搭載位置に対する電子部品の位置ずれの発生を防止することができる。
【００４７】
すなわち、本発明は、電子部品の位置ずれの発生が、接合時の設備の機械的なバラツキや、接合パラメータ、材料などに依存しにくくなる。したがって、本発明は、接合条件の策定を容易にし、生産時の接合条件のバラツキを抑えて安定した接合を維持しやすくなる。
【００４８】
また、部品端子の数（ピン数）や電子部品のサイズなどの制約に起因してフリップチップ実装をできなかった製品に対しても対応が可能となる。例えば、３００ピンを超えるような多ピンの電子部品で、電子部品サイズの１辺が１０ｍｍを超えるような大きな電子部品をフリップチップ接合する場合、強い振動や高い圧力を加える必要がある。強い振動や高い圧力は接合位置ずれの大きな要因になる。電子部品搭載位置の位置ずれは、微小であっても、致命的な隣接端子との短絡を招くことがある。電子部品搭載位置の位置ずれを抑止する本発明は、従来では対応できなかった多ピンの電子部品や、サイズが大きい電子部品のフリップチップ実装をも可能にする。
【００４９】
上記実施例において、スタッドバンプに形成された凹部３ａ，２５ａは四角錐台形状であってもよい。その四角錐台形状は、例えば、シリコンの結晶異方性エッチングによって形成された四角錐台形状の成形凸部を備えた成形ツールがスタッドバンプに加圧されて成形される。
【００５０】
また、本発明の電子部品の実装方法において、スタッドバンプに形成された凹部の一例は、シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールがスタッドバンプに加圧されて成形されたものである。ただし、スタッドバンプに形成された凹部はこれに限定されない。当該凹部は他の成形ツールを用いて形成されたものであってもよい。また、当該凹部の形状は、四角錐形状及び四角錐台形状とは異なる形状、例えば円錐形状、円錐台形状、半球形状、直方体形状などであってもよい。
【００５１】
本発明の電子部品実装体の製造方法は、電子部品が実装基板にフリップチップ接合によって搭載された電子部品実装体の製造方法であって、本発明の電子部品の実装方法によって上記電子部品を上記実装基板に搭載することを特徴とする。
【００５２】
本発明の電子部品実装体の製造方法は、本発明の電子部品の実装方法によって電子部品を実装基板に搭載するので、実装基板の電子部品搭載位置に対する電子部品の位置ずれが無い又は低減された電子部品実装体を提供できる。
【００５３】
本発明のスタッドバンプの製造方法は、本発明の電子部品の実装方法で用いられる上記凹部をもつスタッドバンプの上記凹部を形成するためのスタッドバンプの製造方法である。さらに、本発明のスタッドバンプの製造方法は、シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールを予め用意されたスタッドバンプに加圧して上記凹部を形成する。
【００５４】
本発明のスタッドバンプの製造方法の一例は、上記凹部をもつスタッドバンプは上記電子部品に搭載されており、上記電子部品が電子部品用の半導体ウェハに形成され、ウェハ状態で複数の上記部品電極にそれぞれスタッドバンプが搭載された状態で行なわれる。この例において、本発明のスタッドバンプの製造方法は、スタッドバンプの配置に対応した複数の上記成形凸部の配置をもつ成形ツール用の半導体ウェハからなる上記成形ツールを用いて複数のスタッドバンプに対して上記凹部を一括で形成する。
ただし、本発明のスタッドバンプの製造方法はこれに限定されない。
【００５５】
本発明の成形ツールは、本発明のスタッドバンプの製造方法で用いられる上記成形ツールであって、シリコンの結晶異方性エッチングによって形成された四角錐形状の成形凸部を備えた成形ツールである。
【００５６】
本発明の成形ツールの一例は、電子部品用の半導体ウェハに形成された複数の上記部品電極にウェハ状態でそれぞれ搭載されるスタッドバンプの配置に対応した複数の上記成形凸部の配置をもつ成形ツール用の半導体ウェハからなる。ただし、本発明の成形ツールはこれに限定されない。
【００５７】
電子部品のサイズが大きく、ピン数が多くなると、スタッドバンプのレベリング実施にも問題が生じる。複数のスタッドバンプを一括でレベリングする場合、レベリング仕上がり精度が下がる。ひとつのスタッドバンプずつレベリングする場合、ピン数に応じてタクトが延びる。
【００５８】
本発明のスタッドバンプの製造方法において、ウェハ状態の電子部品に搭載された複数のスタッドバンプに対して一括で上記凹部を成形するようにすれば、それらの問題が解決される。本発明の成形ツールは、一括で上記凹部を成形するための成形ツールを提供できる。
【００５９】
また、スタッドバンプ同士のフリップチップ方式の採用が困難な大面積及び多ピンの電子部品に対しても、本発明による位置ずれ防止効果によって、採用範囲を広げることが可能になる。
【符号の説明】
【００６０】
１  電子部品
３  部品端子
３ａ  凹部
５  部品電極
７  実装基板
９  基板端子
９ａ  尖端
１１  基板電極
１３  成形ツール
１５  成形凸部
１７  成形ツール用の半導体ウェハ
１９  電子部品用の半導体ウェハ
２３  部品端子
２３ａ  尖端
２５  基板端子
２５ａ  凹部
【先行技術文献】
【特許文献】
【００６１】
【特許文献１】特開２００６−１２８４８４号公報
【図１】
2014154603.tif 000003
【図２】
2014154603.tif 000004
【図３】
2014154603.tif 000005
【図４】
2014154603.tif 000006
【図５】
2014154603.tif 000007
【図６】
2014154603.tif 000008
【図７】
2014154603.tif 000009
【図８】
2014154603.tif 000010
【図９】
2014154603.tif 000011
【図１０】
2014154603.tif 000012
【図１１】
2014154603.tif 000013
【図１２】
2014154603.tif 000014