(57)【要約】      （修正有）【課題】大容量化を実現しつつ、容易に製造可能な半導体装置および半導体装置の製造方法を提供する。【解決手段】板状の電極部材であるプレート電極５と、プレート電極５上に設けられた一体化絶縁シートとしてのエポキシシート３と、エポキシシート３上に設けられた、制御基板としての両面プリント基板１とを備え、プレート電極５と両面プリント基板１とが、エポキシシート３によって一体に形成されている基板一体型電極１０を備える。【選択図】図５
2014154613.tif 000002
【特許請求の範囲】
【請求項１】
板状の電極部材と、
前記電極部材上に設けられた一体化絶縁シートと、
前記一体化絶縁シート上に設けられた、制御基板とを備え、
前記電極部材と前記制御基板とが、前記一体化絶縁シートによって一体に形成されている基板一体型電極を備えることを特徴とする、
半導体装置。
【請求項２】
前記制御基板が、その両面に回路パターンを有し、
前記回路パターンを覆って前記制御基板上面に設けられた上面レジスト層をさらに備えることを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記上面レジスト層が設けられた位置に対応する前記電極部材下面に設けられた下面レジスト層をさらに備えることを特徴とする、
請求項２に記載の半導体装置。
【請求項４】
前記一体化絶縁シートが、その表面または内部において、板または網目状の金属シールド層を有することを特徴とする、
請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記基板一体型電極と電気的に接続された、半導体素子をさらに備えることを特徴とする、
請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記基板一体型電極が前記半導体素子と接合され、当該接合される部分の周辺において開口部が形成されていることを特徴とする、
請求項５に記載の半導体装置。
【請求項７】
前記基板一体型電極が前記半導体素子と接合され、当該接合される接合部において前記半導体素子側に凸形状が形成されていることを特徴とする、
請求項５または６に記載の半導体装置。
【請求項８】
前記基板一体型電極が、前記半導体素子の陰極側と電気的に接続されていることを特徴とする、
請求項５〜７のいずれかに記載の半導体装置。
【請求項９】
（ａ）板状の電極部材上に一体化絶縁シートを設ける工程と、
（ｂ）前記一体化絶縁シート上に制御基板を設け、前記電極部材と前記制御基板とを、前記一体化絶縁シートを介して一体に形成する工程と、
（ｃ）前記工程（ｂ）において一体に形成された基板一体型電極を、半導体素子と電気的に接続させる工程とを備えることを特徴とする、
半導体装置の製造方法。
【請求項１０】
（ｄ）前記工程（ｃ）の前に、前記基板一体型電極の前記半導体素子と接合される周辺において、開口部を形成する工程をさらに備えることを特徴とする、
請求項９に記載の半導体装置の製造方法。
【請求項１１】
（ｅ）前記工程（ｃ）の前に、前記基板一体型電極の前記半導体素子と接合される接合部において、前記半導体素子側に凸形状を形成する工程をさらに備えることを特徴とする、
請求項９または１０に記載の半導体装置の製造方法。
【請求項１２】
（ｆ）前記工程（ｃ）の前に、前記制御基板両面に回路パターンを設ける工程と、
（ｇ）前記制御基板上面に、前記回路パターンを覆う上面レジスト層を設ける工程とをさらに備えることを特徴とする、
請求項９〜１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
（ｈ）前記工程（ｇ）で設けられた前記上面レジスト層の位置に対応する前記電極部材下面に、下面レジスト層を設ける工程をさらに備えることを特徴とする、
請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
電力用の半導体装置であるパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置のパッケージは、製造コストおよび生産性等の観点からトランスファーモールド成形による樹脂封止で形成されることが多い。電力用半導体装置に、その主流の基材であるＳｉ（シリコン）およびＳｉＣ（シリコンカーバイド）が適用される場合でも、トランスファーモールド成形による樹脂封止が行われることが多い。
【０００３】
例えば特許文献１には、樹脂封止された半導体装置が開示されている。なお特許文献１の場合では、装置の小型化および配線の利便性を考慮し、封止樹脂の表面に直立した電極を露出させた構造が開示されている。
【０００４】
また特許文献２では、トランスファーモールド成形される半導体装置において電力損失を低減させるために、エミッタ電極とリード端子とをボンディングワイヤを介して接続する代わりに、電極間を直接接続するダイレクトリードボンディング方式が用いられている。また、チップ上に配置されるプレート電極上に直立するように接合された電極ポストが、外部に露出して設けられている。
【０００５】
電力用半導体装置については、ＳｉＣに代表される高温で動作可能な材料を基材とした素子の適用に向けて開発が進んでおり、高温動作が可能で、かつ、大容量化ができる構造が求められている。
【０００６】
上記の半導体装置において、装置サイズを大きくすることなくさらなる大容量化を実現しようとする場合、例えば特許文献３に開示されるように、制御基板の下方に半導体素子の電極を配置する等によって、装置内のスペースを有効に利用する必要がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５０１２７７２号公報
【特許文献２】特開２０１２−７４５４３号公報
【特許文献３】特開２００６−３０３００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし特許文献３に開示されるような構造では、制御基板と半導体素子との間にリードフレームを介した接続を備える等により、製造工程が複雑になりやすいという問題があった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、大容量化を実現しつつ、容易に製造可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様に関する半導体装置は、板状の電極部材と、前記電極部材上に設けられた一体化絶縁シートと、前記一体化絶縁シート上に設けられた、制御基板とを備え、前記電極部材と前記制御基板とが、前記一体化絶縁シートによって一体に形成されている基板一体型電極を備えることを特徴とする。
【００１１】
本発明の一態様に関する半導体装置の製造方法は、（ａ）板状の電極部材上に一体化絶縁シートを設ける工程と、（ｂ）前記一体化絶縁シート上に制御基板を設け、前記電極部材と前記制御基板とを、前記一体化絶縁シートを介して一体に形成する工程と、（ｃ）前記工程（ｂ）において一体に形成された基板一体型電極を、半導体素子と電気的に接続させる工程とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明の上記態様によれば、一体化絶縁シートを介して、電極部材と制御基板とが一体に形成された基板一体型電極を備えることにより、大容量化を実現しつつ、容易に製造可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。
【図２】本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。
【図３】本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。
【図４】本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。
【図５】本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。
【図６】本発明の実施形態に関する半導体装置の上面図である。
【図７】本発明の実施形態に関する半導体装置の断面図である。
【図８】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図９】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１０】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１１】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１２】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１３】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１４】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１５】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１６】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１７】本発明の実施形態に関する半導体装置の製造工程を示す図である。
【図１８】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図１９】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２０】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２１】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２２】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２３】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２４】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２５】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２６】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２７】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２８】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図２９】本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。
【図３０】本発明の実施形態に関する変形例である半導体装置の上面図である。
【図３１】本発明の実施形態に関する変形例である半導体装置の断面図である。
【図３２】本発明の前提技術に関する半導体装置の上面図である。
【図３３】本発明の前提技術に関する半導体装置の断面図である。
【発明を実施するための形態】
【００１４】
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
【００１５】
なお、本明細書において、上面または下面等との用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
【００１６】
＜実施形態＞
＜基板一体型電極の製造方法＞
図１〜５は、本発明の本実施形態に関する半導体装置における基板一体型電極１０の製造工程を示す図である。
【００１７】
まず図１に示されるように、両面プリント基板１の両面に、制御回路パターン２が作製される。制御回路パターン２は、例えば銅材料からなる。
【００１８】
次に図２に示されるように、両面プリント基板１の下面側にエポキシ樹脂からなるエポキシシート３が設けられ、さらにエポキシシート３の下面側にプレート電極５が設けられる。
【００１９】
エポキシシート３は、例えば、プリント基板に用いられるガラスクロスにエポキシ樹脂を含浸させたエポキシプリプレグであり、エポキシシート３の表面または内部に設けられた、銅板または網目状の銅材料からなるシールド４によって補強されている。なお、シールド４は必須の構成ではないが、当該構成が備えられることで、ＳｉＣデバイス等の高周波スイッチング時に懸念されるノイズを低減させることができる。
【００２０】
プレート電極５は、銅材料からなり主電流を流す電極である。
【００２１】
さらに、両面プリント基板１の上面側に、レジスト、ポリアミド、ポリアミドイミドまたはポリイミドからなるソルダーレジスト６をパターニングする。ソルダーレジスト６は制御回路パターン２を覆うように設けられるが、制御回路パターン２のワイヤボンド部Ｗ、および、後の工程で打ち抜き加工される部分については設けられないようにする。ソルダーレジスト６で制御回路パターン２がコートされることで、後の工程で設けられるモールド樹脂１７が剥離することが抑制される。これは、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制するものである。当該剥離が生じると、装置の特性の低下が生じてしまう。
【００２２】
一方でプレート電極５の下面側にも、両面プリント基板１の上面側に設けられた位置に対応してソルダーレジスト６が設けられる。プレート電極５の下面側にもソルダーレジスト６が設けられることで、より上記の剥離抑制効果が高まる。プレート電極５の下面側に設けられるソルダーレジスト６は、後の工程で打ち抜き加工される部分については設けられないようにする。
【００２３】
次に図３に示されるように、後の工程で打ち抜き加工およびエンボス加工される部分のエポキシシート３を、フライスまたはレーザー加工によって取り除く。
【００２４】
次に図４に示されるように、はんだフィレットを確認する部分を打ち抜き加工によって取り除く。そして、開口部２３を形成する。
【００２５】
次に図５に示されるように、後述する電力用半導体装置１２との接合部２６をエンボス加工する。当該エンボス加工によって、電力用半導体装置１２との接合部２６のプレート電極５は、下面側へ凹んだ形状（電力用半導体装置１２側へ凸形状）となる。エンボス加工については、例えば特許文献２に開示されている。露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。
【００２６】
上記のような製造工程を経ることにより、電力用半導体装置１２のＭＯＳＦＥＴまたはＩＧＢＴのゲート駆動を行う従来の制御基板と、主電流を流すプレート電極とをエポキシシートを介して一体化した、基板一体型電極１０を実現することができる。
【００２７】
＜半導体装置の構成＞
図６は、本発明の本実施形態に関する半導体装置１００の上面図である。また図７は、本発明の本実施形態に関する半導体装置１００の断面図である。
【００２８】
図７に示されるように、銅またはＡｌＳｉＣ等の熱伝導率の高い金属で作成されたベース板１６の上に絶縁層１５が形成され、さらに絶縁層１５上にヒートスプレッダ１４が配置されている。
【００２９】
ヒートスプレッダ１４上には、はんだ等の接合材２４を介して複数の電力用半導体装置１２がダイボンドされている。また、複数の電力用半導体装置１２上に跨がって、基板一体型電極１０（図１〜５参照）が配置されている。基板一体型電極１０は、ヒートスプレッダ１４上にも延在している。電力用半導体装置１２と基板一体型電極１０とは接合部２６等において、はんだまたは銀等の接合材２４を介して電気的に接続されている。電力用半導体装置１２の上面側、すなわち陰極側に基板一体型電極１０が配置されることにより、より薄い厚みの絶縁層１５で装置の耐圧を高めることができ、材料費を低減させることができる。主電圧よりも十分に小さい制御電圧、例えば、ゲート電極±１５Ｖ程度の電位差に対応する厚みの絶縁層１５を備えれば十分に要求性能を満たし、薄厚化によるコストの削減も可能となる。
【００３０】
ここで、基板一体型電極１０の、電力用半導体装置１２との接合部２６の周辺部には開口部２３が設けられており、電力用半導体装置１２と基板一体型電極１０との間の電気的接続が適切になされているか否か等を目視確認することが容易となっている。よって、半導体装置１００の品質確保が容易となる。ただし、開口部２３は必須の構成ではなく、後述する図３０および図３１に示されるような、開口部２３が設けられていない半導体装置１０１も想定できる。
【００３１】
基板一体型電極１０と電力用半導体装置１２（ＭＯＳＦＥＴまたはＩＧＢＴ）とは、アルミワイヤ１３等の導体により電気的に接続されている。具体的には、基板一体型電極１０と電力用半導体装置１２のゲートパッドまたはエミッタ（ソース）パッドとが電気的に接続されている。これによって、基板一体型電極１０および制御端子２１を介し、外部から電力用半導体装置１２を制御することができる。なお制御端子２１は、基板一体型電極１０上面側において電気的に接続されている。
【００３２】
また図６に示されるように、電極ブロック１８が、ヒートスプレッダ１４上に接合材を介して配置される。また電極ブロック１８は、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上にも、接合材を介して配置される。
【００３３】
さらに、電極ブロック１８が露出するようにモールド樹脂１７で装置全体が覆われ、モールド樹脂１７上面に露出した電極ブロック１８に陽極端子１９および陰極端子２０がそれぞれＵＳ（Ｕｌｔｒａ  Ｓｏｎｉｃ）接合される。このようにして、駆動装置のバスバと接続される半導体装置が形成される。
【００３４】
＜半導体装置の製造方法１＞
図８〜図１７は、本発明の本実施形態に関する半導体装置１００の製造工程を示す図である。
【００３５】
まず図８および図９に示されるように、ヒートスプレッダ１４上に、接合材２４を介して電力用半導体装置１２が複数配置される。
【００３６】
次に図１０および図１１に示されるように、電力用半導体装置１２上に跨がって、電力用半導体装置１２と接合材２４を介して電気的に接続された基板一体型電極１０が配置される。当該接続は、接合部２６等においてなされる。基板一体型電極１０は、ヒートスプレッダ１４上にも延在している。
【００３７】
また、電極ブロック１８が、ヒートスプレッダ１４上に接合材を介して配置される。さらに電極ブロック１８は、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上にも、接合材を介して配置される。
【００３８】
また、制御端子２１が、基板一体型電極１０上面側において電気的に接続される。
【００３９】
次に図１２および図１３に示されるように、ヒートスプレッダ１４の下面側に絶縁層１５が形成され、さらに絶縁層１５の下面側に、ベース板１６が設けられる。
【００４０】
また、アルミワイヤ１３が、基板一体型電極１０と電力用半導体装置１２とを電気的に接続して配置される。具体的には、アルミワイヤ１３は、基板一体型電極１０と電力用半導体装置１２のゲートパッドまたはエミッタ（ソース）パッドとを電気的に接続する。
【００４１】
次に図１４および図１５に示されるように、電極ブロック１８が露出するようにモールド樹脂１７が装置全体を覆って設けられる。
【００４２】
次に図１６および図１７に示されるように、モールド樹脂１７上面に露出した電極ブロック１８には、陽極端子１９および陰極端子２０がそれぞれＵＳ（Ｕｌｔｒａ  Ｓｏｎｉｃ）接合される。このようにして、駆動装置のバスバと接続される半導体装置が形成される。
【００４３】
＜半導体装置の製造方法２＞
図１８〜図２９は、本発明の本実施形態に関する半導体装置１００の製造工程の他の態様を示す図である。以下の説明では、上記の半導体装置の製造方法１と異なる工程について説明し、半導体装置の製造方法１と同様である工程については、その説明を省略する。
【００４４】
図１８および図１９に示されるように、ヒートスプレッダ１４上に、接合材２４を介して電力用半導体装置１２が複数配置された後、図２０および図２１に示されるように、電力用半導体装置１２上に跨がって、電力用半導体装置１２と接合材２４を介して電気的に接続されたプレート電極５が配置される。当該接続は、接合部２６等においてなされる。プレート電極５は、ヒートスプレッダ１４上にも延在している。
【００４５】
次に図２２および図２３に示されるように、プレート電極５上にエポキシシート３を介して両面プリント基板１等が配置されることによって基板一体型電極１０が形成される。また、電極ブロック１８が、ヒートスプレッダ１４上、および、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上に、接合材を介して配置される。
【００４６】
また、制御端子２１が、基板一体型電極１０上面側において電気的に接続される。
【００４７】
以下の工程（図２４〜図２９）は、半導体装置の製造方法１と同様である。
【００４８】
上記のように、プレート電極５上に両面プリント基板１等を配置する場合、配置方法としては、例えば、両面プリント基板１をはんだ等によって接合して配置する方法と、両面プリント基板１を両面粘着テープ等によって接着して配置する方法とが考えられる。
【００４９】
しかし、両面プリント基板１をはんだ等によって接合して配置する場合には、ヒートスプレッダ１４と電力用半導体装置１２との接合にもはんだ等を用いることが考えられるため、２回のはんだリフローが必要となり加工費が増加してしまう。また、電力用半導体装置１２上面にはんだ接合を実施する場合、その接合面からはみ出したはんだがボール状となり、電力用半導体装置１２の表面に付着する場合がある。
【００５０】
一方、両面プリント基板１を両面粘着テープ等によって接着して配置する場合には、両面プリント基板１と電力用半導体装置１２との電気的接続のために、ＵＳ接合によるワイヤボンディングが実施される必要がある。しかし、両面プリント基板１へのワイヤボンディングに必要な強度が、両面プリント基板１とプレート電極５との間に得られないために、ワイヤボンディングの信頼性が確保できない場合がある。また、テープの保管および貼り付け作業が容易でなく、加工費が増加してしまう場合がある。
【００５１】
＜前提技術＞
図３２は、本発明の前提技術に関する半導体装置１０２の上面図である。また図３３は、本発明の前提技術に関する半導体装置１０１の断面図である。
【００５２】
図３２および図３３に示されるように、基板２２をヒートスプレッダ１４上に配置した場合、電力用半導体装置１２（ＭＯＳまたはＩＧＢＴ）が４チップしか搭載できていないが、本発明では、６チップの搭載が可能となっており、高密度実装を実現されている。
【００５３】
本実施形態においては、図３２および図３３における基板２２とプレート電極２５とを一体化することで、図８〜図１９に示されるようにプロセス簡略化が図ることができるとともに、本発明の基板上と電力用半導体装置１２のワイヤボンディングを容易にする基板一体型電極１０を実現している。
【００５４】
＜変形例＞
図３０は、本発明の本実施形態に関する変形例である半導体装置１０１の上面図である。また図３１は、本発明の本実施形態に関する変形例である半導体装置１０１の断面図である。
【００５５】
図３０および図３１に示された半導体装置１０１では、ここで、基板一体型電極１０Ａの、電力用半導体装置１２との接合部分の周辺部に開口部２３が設けられていない。他の構成については、半導体装置１００と同様であるので、詳細な説明を省略する。
【００５６】
＜効果＞
本発明に関する実施形態によれば、半導体装置が、板状の電極部材であるプレート電極５と、プレート電極５上に設けられた一体化絶縁シートとしてのエポキシシート３と、エポキシシート３上に設けられた、制御基板としての両面プリント基板１とを備え、プレート電極５と両面プリント基板１とが、エポキシシート３によって一体に形成されている基板一体型電極１０を備える。
【００５７】
このような構成によれば、エポキシシート３を介して、プレート電極５と両面プリント基板１とが一体に形成された基板一体型電極１０を備えることにより、素子搭載領域を拡張し大容量化を実現しつつ、容易に製造可能となる。製造工程を簡略化できることで、製造コストを抑えることもできる。
【００５８】
また、本発明に関する実施形態によれば、両面プリント基板１が、その両面に制御回路パターン２を有する。また、半導体装置が、制御回路パターン２を覆って両面プリント基板１上面に設けられた上面レジスト層としてのソルダーレジスト６を備える。
【００５９】
このような構成によれば、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制することができる。
【００６０】
また、本発明に関する実施形態によれば、エポキシシート３が、その表面または内部において、板または網目状の金属シールド層としてのシールド４を有する。
【００６１】
このような構成によれば、ＳｉＣデバイス等において高周波スイッチングを行う際に懸念される、ノイズの発生を抑制することができる。
【００６２】
また、本発明に関する実施形態によれば、基板一体型電極１０が半導体素子としての電力用半導体装置１２と接合され、当該接合される部分の周辺において開口部２３が形成されている。
【００６３】
このような構成によれば、電力用半導体装置１２と基板一体型電極１０とが接合されている部分の周囲を開口部２３とすることで、目視検査による当該接合部分の導通状態等を容易に確認することが可能となり、半導体装置の信頼性を高めることができる。
【００６４】
また、本発明に関する実施形態によれば、基板一体型電極１０が電力用半導体装置１２と接合され、当該接合される接合部２６において電力用半導体装置１２側に凸形状が形成されている。
【００６５】
このような構成によれば、露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。また、エンボス加工によって当該形状を形成することで、電力用半導体装置１２とプレート電極５間の電界の影響を緩和するためのクリアランスを容易に確保することができ、曲げ加工によって凸形状を形成する場合よりも、装置の高密度化が可能となる。
【００６６】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ａ）板状の電極部材であるプレート電極５上に一体化絶縁シートとしてのエポキシシート３を設ける工程と、（ｂ）エポキシシート３上に制御基板としての両面プリント基板１を設け、プレート電極５と両面プリント基板１とを、エポキシシート３を介して一体に形成する工程と、（ｃ）工程（ｂ）において一体に形成された基板一体型電極１０を、半導体素子としての電力用半導体装置１２と電気的に接続させる工程とを備える。
【００６７】
このような構成によれば、一体に形成された状態の基板一体型電極１０を電力用半導体装置１２に接続されるため、当該接続作業が容易となり、半導体装置の製造工程を簡略化できる。
【００６８】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｄ）工程（ｃ）の前に、基板一体型電極１０の電力用半導体装置１２と接合される周辺において、開口部２３を形成する工程を備える。
【００６９】
このような構成によれば、電力用半導体装置１２と基板一体型電極１０との間の電気的接続が適切になされているか否か等を目視確認することが容易となる。よって、半導体装置１００の品質確保が容易となる。
【００７０】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｅ）工程（ｃ）の前に、基板一体型電極１０の電力用半導体装置１２と接合される接合部２６において、電力用半導体装置１２側に凸形状を形成する工程を備える。
【００７１】
このような構成によれば、露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。
【００７２】
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｆ）工程（ｃ）の前に、両面プリント基板１両面に制御回路パターン２を設ける工程と、（ｇ）両面プリント基板１上面に、制御回路パターン２を覆う上面レジスト層としてのソルダーレジスト６を設ける工程とを備える。
【００７３】
このような構成によれば、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制することができる。
【００７４】
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【００７５】
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
【符号の説明】
【００７６】
１  両面プリント基板、２  制御回路パターン、３  エポキシシート、４  シールド、５，２５  プレート電極、６  ソルダーレジスト、１０，１０Ａ  基板一体型電極、１２  電力用半導体装置、１３  アルミワイヤ、１４  ヒートスプレッダ、１５  絶縁層、１６  ベース板、１７  モールド樹脂、１８  電極ブロック、１９  陽極端子、２０  陰極端子、２１  制御端子、２２  基板、２３  開口部、２４  接合材、２６  接合部、１００，１０１，１０２  半導体装置。
【図１】
2014154613.tif 000003
【図２】
2014154613.tif 000004
【図３】
2014154613.tif 000005
【図４】
2014154613.tif 000006
【図５】
2014154613.tif 000007
【図６】
2014154613.tif 000008
【図７】
2014154613.tif 000009
【図８】
2014154613.tif 000010
【図９】
2014154613.tif 000011
【図１０】
2014154613.tif 000012
【図１１】
2014154613.tif 000013
【図１２】
2014154613.tif 000014
【図１３】
2014154613.tif 000015
【図１４】
2014154613.tif 000016
【図１５】
2014154613.tif 000017
【図１６】
2014154613.tif 000018
【図１７】
2014154613.tif 000019
【図１８】
2014154613.tif 000020
【図１９】
2014154613.tif 000021
【図２０】
2014154613.tif 000022
【図２１】
2014154613.tif 000023
【図２２】
2014154613.tif 000024
【図２３】
2014154613.tif 000025
【図２４】
2014154613.tif 000026
【図２５】
2014154613.tif 000027
【図２６】
2014154613.tif 000028
【図２７】
2014154613.tif 000029
【図２８】
2014154613.tif 000030
【図２９】
2014154613.tif 000031
【図３０】
2014154613.tif 000032
【図３１】
2014154613.tif 000033
【図３２】
2014154613.tif 000034
【図３３】
2014154613.tif 000035