(57)【要約】【課題】電子部品に対する電磁波の影響を低減すること。【解決手段】電子装置１０の配線基板１１には、電源回路部３１の半導体装置３１ａ及びチップ部品３１ｂ、制御回路部３２の半導体装置３２ａ及びチップ部品３２ｂ、高周波回路部３３の半導体装置３３ａ及びチップ部品３３ｂが実装されている。配線基板１１の表面、半導体装置３１ａ〜３３ａの表面、チップ部品３１ｂ〜３３ｂの表面は磁性膜１３ａにより覆われている。磁性膜１３ａは、２つの磁性薄膜４１ａ，４２ａを含む。磁性薄膜４１ａ（Ｎｉ−Ｚｎフェライト膜）の組成は、制御回路部３２，高周波回路部３３に応じて設定されている。磁性薄膜４２ａ（Ｍｎ−Ｚｎフェライト膜）の組成は、電源回路部３１，高周波回路部３３に応じて設定されている。【選択図】図２
2014195059.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が実装された配線基板と、
前記配線基板及び前記電子部品を覆う複数の磁性薄膜と、
を有し、
前記複数の磁性薄膜は、前記電子部品に応じて互いに異なる組成であること、
を特徴とする電子装置。
【請求項２】
前記複数の磁性薄膜は、前記配線基板及び前記電子部品を覆う絶縁膜上に形成されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記複数の磁性薄膜同士は、絶縁膜を介して積層されていることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記複数の磁性薄膜は、前記配線基板及び前記電子部品を被覆する第１の磁性薄膜と、前記第１の磁性薄膜を被覆する第２の磁性薄膜とを含み、
前記第１の磁性薄膜の抵抗率は、前記第２の磁性薄膜の抵抗率よりも大きいこと、
を特徴とする請求項１に記載の電子装置。
【請求項５】
前記複数の磁性薄膜の組成は、前記複数の磁性薄膜の複素透磁率の虚数成分の周波数特性を前記電子部品に応じた値とするように設定されること、
を特徴とする請求項１〜４のうちの何れか一項に記載の電子装置。
【請求項６】
前記複数の磁性薄膜の組成は、前記複数の磁性薄膜の複素透磁率の実数成分の共鳴周波数を前記電子部品に応じた値とするように設定され、前記複数の磁性薄膜の複素透磁率の虚数成分の周波数帯域は前記共鳴周波数に対応すること、
を特徴とする請求項１〜５のうちの何れか一項に記載の電子装置。
【請求項７】
前記複数の磁性薄膜の組成は、前記電子部品を含む複数の回路部それぞれの動作に基づく周波数に応じて設定されること、
を特徴とする請求項１〜６のうちの何れか一項に記載の電子装置。
【請求項８】
接続部材を介して互いに積層され、前記接続部材を介して電気的に接続され、それぞれに電子部品が実装された複数の配線基板と、
前記複数の配線基板及び前記配線基板に実装された電子部品を覆う複数の磁性薄膜と、
を有し、
前記複数の磁性薄膜は、前記電子部品に応じて互いに異なる組成であること、
を特徴とする電子装置。
【請求項９】
配線基板と、
前記配線基板に実装され、第１の周波数帯の電磁波を発生する第１の電子部品と、
前記配線基板に実装され、第２の周波数帯の電磁波を発生する第２の電子部品と、
前記配線基板と前記第１及び前記第２の電子部品を覆う第１の磁性薄膜と、
前記第１の磁性薄膜を覆う第２の磁性薄膜と、
を有し、
前記第１の磁性薄膜は、前記第１の周波数帯に応じた組成を有し、
前記第２の磁性薄膜は、前記第２の周波数帯に応じた組成を有すること、
を特徴とする電子装置。
【請求項１０】
前記配線基板に実装され、電磁波を受信又は送信するための第３の電子部品を有し、
前記第１の磁性薄膜及び前記第２の磁性薄膜のうちの少なくとも一方の磁性薄膜は前記第３の電子部品を覆わないよう形成されること、
を特徴とする請求項９に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
電子装置に関するものである。
【背景技術】
【０００２】
従来、配線基板に複数の電子部品を搭載した電子装置は知られている。電子部品は、動作に応じた電磁波を放射する。また、電子部品は、外部から混入する電磁波の影響を受ける。このような電磁波の放射・混入を防ぐ方法は、例えば、フェライト膜等を形成すること、金属製のシールドケースを配線基板に固定すること、等である（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開２００５／０８１６０９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、配線基板には、複数種類の電子回路のための電子部品が搭載されることがある。このため、各種の電子回路における電磁波の影響を抑制することが求められる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、電子部品が実装された配線基板と、前記配線基板及び前記電子部品を覆う複数の磁性薄膜と、を有し、前記複数の磁性薄膜は、前記電子部品に応じて互いに異なる組成である。
【発明の効果】
【０００６】
本発明の一観点によれば、配線基板に実装された電子部品に対する電磁波の影響を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）（ｂ）は電子装置の概略斜視図。
【図２】電子装置の概略断面図。
【図３】磁性薄膜の特性図。
【図４】電子装置の概略断面図。
【図５】電子装置の概略断面図。
【図６】電子装置の概略断面図。
【図７】電子装置の概略断面図。
【発明を実施するための形態】
【０００８】
以下、各実施形態を添付図面を参照して説明する。
なお、添付図面は、部分的に拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
【０００９】
（第一実施形態）
図１（ａ）に示すように、電子装置１０の配線基板１１の一主面１１ａには、複数の電子部品１２ａ〜１２ｆが実装されている。電子部品１２ａ〜１２ｅは、配線基板１１のパッド（図示略）に接続されている。電子部品１２ａ〜１２ｃは例えば半導体集積回路（ＬＳＩ）である。電子部品１２ｄ．１２ｅは抵抗，コンデンサ，コイル等である。電子部品１２ｆは例えば無線通信等に用いられるアンテナである。この電子部品１２ｆは、例えば配線基板１１の一主面１１ａ上の配線パターンである。
【００１０】
図１（ｂ）に示すように、配線基板１１の一主面１１ａの一部及び電子部品１２ａ〜１２ｅは、磁性膜１３により覆われている。磁性膜１３は、配線基板１１に搭載された電子部品１２ａ〜１２ｅを含む電子回路に応じた周波数の電磁波を遮断又は減衰する機能を有している。従って、磁性膜１３は、電子部品１２ａ〜１２ｅの動作により発生する電磁波の、外部への放射量を低減する。また、磁性膜１３は、外部から電子部品１２ａ〜１２ｅに影響する電磁波の量、つまり電子回路に混入する電磁波の量を、磁性膜１３を用いない場合と比べて低減する。
【００１１】
なお、磁性膜１３は電磁波を遮蔽又は減衰する。従って、無線通信等に用いられるアンテナである電子部品１２ｆは磁性膜１３により覆われていない。
次に、電子装置の一例を説明する。なお、以下の説明において、図１に示す部材の一部について同じ符号を用いて説明する。
【００１２】
図２に示すように、電子装置１０の配線基板１１は、基板本体２１を有している。基板本体２１の材料は、例えば、ガラスエポキシ樹脂等の絶縁性樹脂、セラミックス、シリコン、プリプレグである。なお、基板本体２１を多層配線基板としてもよい。
【００１３】
基板本体２１の第１の主面（図２において上面）に実装用パッド２２が形成されている。実装用パッド２２は、複数（図２において３つ）の金属層２２ａ〜２２ｃを含み、基板本体２１の第１の主面上にこの順番に形成されている。金属層２２ａの材料は例えば銅である。金属層２２ｂの材料は例えばニッケル（Ｎｉ）である。金属層２２ｃの材料は例えば金（Ａｕ）である。金属層２２ａは、基板本体２１の第１の主面上に形成された配線パターンの部分であって、この配線パターン及び基板本体２１の第１の主面を覆うソルダーレジスト２３に形成された開口から露出する部分である。金属層２２ｂ，２２ｃは、例えば金属層２２ａの上面に形成されためっきである。なお、図２において、実装用パッド２２以外の配線パターンの部分（ソルダーレジスト２３により覆われた部分）は省略されている。ソルダーレジスト２３は、例えばエポキシやポリエステル等の樹脂である。なお、実装用パッド２２に含まれる金属層の層数は適宜変更される。また、金属層２２ｂ，２２ｃの材料として、パラジウム（Ｐｄ）、銀（Ａｇ）、Ｐｄ合金、Ａｕ合金、Ｎｉ合金、Ａｇ合金、等を用いることができる。
【００１４】
基板本体２１の第２の主面（図２において下面）に配線パターン２４が形成されている。配線パターン２４は、第１の主面に形成され配線パターンに図示しないビアを介して電気的に接続されている。ビアは、スルーホールビア又はスタックビアである。この配線パターン２４及び基板本体２１の第２の主面はソルダーレジスト２５により覆われている。配線パターン２４は例えば銅である。ソルダーレジスト２５は、例えばエポキシやポリエステル等の樹脂である。
【００１５】
電子装置１０は、電源回路部３１、制御回路部３２、高周波回路部３３を有している。電源回路部３１は、配線基板１１に実装された半導体装置３１ａとチップ部品３１ｂを含む。なお、図２では、電源回路部３１に含まれる１つの半導体装置３１ａと１つのチップ部品３１ｂを示している。半導体装置３１ａのパッケージ形状は例えばＱＦＰ等であり、半導体装置３１ａのリードが実装用パッド２２に図示しないはんだにより接続されている。チップ部品３１ｂは、例えば抵抗、コンデンサ、コイル、ダイオード等であり、図示しないはんだにより実装用パッド２２に接続されている。
【００１６】
同様に、制御回路部３２は、配線基板１１に実装された半導体装置３２ａとチップ部品３２ｂを含む。また、高周波回路部３３は、配線基板１１に実装された半導体装置３３ａとチップ部品３３ｂを含む。なお、図２では、制御回路部３２、高周波回路部３３に含まれる１つの半導体装置３２ａ，３３ａと１つのチップ部品３２ｂ，３３ｂを示している。
【００１７】
なお、図２に示す各半導体装置３１ａ〜３３ａのパッケージ形状を例えばＤＩＰ，ＳＯＰ，ＢＧＡ等としてもよい。また、抵抗やコンデンサ等の受動素子を、リードを有する部品としてもよい。
【００１８】
電源回路部３１は例えばＤＣ−ＤＣコンバータを含み、制御回路部３２，高周波回路部３３に供給する電源電圧を生成する。制御回路部３２は、例えばＣＰＵと、各回路部３１〜３３を動作させるためのクロック信号を生成する信号生成回路を含み、電源回路部３１、高周波回路部３３を制御する。高周波回路部３３は、例えば無線通信のための受信回路、送信回路を含む。
【００１９】
配線基板１１の上面には磁性膜１３ａが形成されている。各半導体装置３１ａ〜３３ａ、及びチップ部品３１ｂ〜３３ｂは磁性膜１３ａにより覆われている。磁性膜１３ａは、複数層（図２において２層）の磁性薄膜４１ａ，４２ａを含む。磁性薄膜４１ａは配線基板１１の上面，半導体装置３１ａ〜３３ａ及びチップ部品３１ｂ〜３３ｂの表面を覆い、磁性薄膜４２ａは磁性薄膜４１ａの表面を覆うように形成されている。
【００２０】
なお、図２では、各磁性薄膜４１ａ，４２ａを判りやすくするために厚く描いているが、磁性薄膜４１ａ，４２ａの厚さは、例えば１〜３μｍである。従って、配線基板１１の表面に沿った方向において、電源回路部３１の半導体装置３１ａ及びチップ部品３１ｂと、制御回路部３２の半導体装置３２ａ及びチップ部品３２ｂの間には、磁性薄膜４１ａ及び磁性薄膜４２ａが存在することになる。同様に、配線基板１１の表面に沿った方向において、制御回路部３２の半導体装置３２ａ及びチップ部品３２ｂと、高周波回路部３３の半導体装置３３ａ及びチップ部品３３ｂの間には、磁性薄膜４１ａ及び磁性薄膜４２ａが存在することになる。
【００２１】
配線基板１１の下面を覆う磁性膜１３ｂは、磁性薄膜４１ｂ，４２ｂを含み、これらの磁性薄膜４１ｂ，４２ｂは配線基板１１の下面にこの順序で形成されている。磁性薄膜４１ｂ，４２ｂの厚さは、１〜３μｍである。
【００２２】
磁性薄膜４１ａ，４１ｂは、例えばニッケル（Ｎｉ）と亜鉛（Ｚｎ）を含むフェライトの薄膜である。以下の説明において、Ｎｉ−Ｚｎフェライト膜という場合がある。磁性薄膜４２ａ，４２ｂは例えばマンガン（Ｍｎ）と亜鉛（Ｚｎ）を含むフェライトの薄膜である。以下の説明において、Ｍｎ−Ｚｎフェライト膜という場合がある。
【００２３】
本実施形態において、磁性薄膜４１ａ，４２ａ，４１ｂ，４２ｂに含まれる金属の種類や比率は、回路部３１〜３３に応じて設定されている。磁性薄膜４１ａ，４１ｂ（Ｎｉ−Ｚｎフェライト膜）の組成は、制御回路部３２，高周波回路部３３に応じて設定されている。磁性薄膜４２ａ，４２ｂ（Ｍｎ−Ｚｎフェライト膜）の組成は、電源回路部３１，高周波回路部３３に応じて設定されている。
【００２４】
磁性薄膜４１ａ，４１ｂ，４２ａ，４２ｂは、例えばスピンスプレー法により形成される。従って、磁性薄膜４１ａは、半導体装置３１ａ〜３３ａと配線基板１１の間の隙間を埋めるように形成されている。
【００２５】
なお、磁性薄膜４１ａを形成した後、プラズマ処理を実施し、この工程の後、磁性薄膜４２ａを形成するとよい。プラズマ処理は、磁性薄膜４１ａの表面に、ＯＨ基を生成する。スピンスプレー法において用いられる反応溶液に含まれる金属イオンは、磁性薄膜４２ａ表面のＯＨ基と結合する。これにより、磁性薄膜４１ａと磁性薄膜４２ａの間の高い密着性が得られる。同様に、磁性薄膜４１ｂを形成した後、プラズマ処理を実施し、この工程の後、磁性薄膜４２ｂを形成するとよい。これにより、磁性薄膜４１ｂと磁性薄膜４２ｂにおいて、高い密着性が得られる。なお、磁性薄膜４１ａ，４１ｂを形成する工程の前にプラズマ処理をおこなってもよい。この場合、プラズマ処理により、配線基板１１の露出面、半導体装置３１ａ〜３３ａの表面及びチップ部品３１ｂ〜３３ｂの表面にＯＨ基が生成され、磁性薄膜４１ａ，４１ｂの密着性を向上させることが可能である。
【００２６】
交流の電流で励磁した磁性材（フェライト）の複素透磁率μは、
μ＝μ’−ｊμ”
で表される。虚数成分μ”は、電磁波の吸収に必要な磁気損失項である。磁性材は、共鳴周波数に応じた周波数帯域の電磁波を磁気損失特性により熱エネルギーに変換する。フェライトの共鳴周波数は、フェライトの組成に対応する。従って、フェライトの組成を適宜変更することにより、共鳴周波数を所望の値に設定することができる。そして、その組成のフェライトを用いることにより、共鳴周波数に応じた周波数帯域において、フェライトを透過する電磁波の強度を低減することが可能となる。
【００２７】
フェライトの基本組成は、Ｍ・Ｆｅ３Ｏ４であり、Ｍは２価の金属イオンである。このようなフェライトは、スピネルフェライトと呼ばれる。２価の金属は、例えば鉄（Ｆｅ），マンガン（Ｍｎ），亜鉛（Ｚｎ），ニッケル（Ｎｉ），マグネシウム（Ｍｇ），コバルト（Ｃｏ），銅（Ｃｕ）である。フェライトは、Ｍとして含まれる１種類以上の金属イオンの種類や比率に応じた特性を持つ。
【００２８】
例えば、亜鉛（Ｚｎ）を含むフェライト（Ｚｎフェライト）は反強磁性体であり、強磁性を示さない。しかし、亜鉛は、他の金属を含むフェライトに添加されて多元フェライトを構成し、磁性を強める（飽和磁束密度を大きくする）ように働く。また、亜鉛（Ｚｎ）は、添加によりフェライトを軟磁性化する。
【００２９】
フェライトの複素透磁率や共鳴周波数は、亜鉛（Ｚｎ）やコバルト（Ｃｏ）の添加含有量に応じて変化する。例えば、亜鉛の含有量を大きくすることは、複素透磁率を高くし、複素透磁率の共鳴周波数を低くする。一方、亜鉛の含有量を小さくすることは、複素透磁率を低くし、複素透磁率の共鳴周波数を高くする。また、コバルトの含有量を大きくすることは、複素透磁率を高くし、複素透磁率の共鳴周波数を高くする。
【００３０】
図３は、Ｎｉ−Ｚｎフェライト膜とＭｎ−Ｚｎフェライト膜の複素透磁率−周波数特性の一例を示す。図３において、実線Ｌ１１はＭｎ−Ｚｎフェライト膜の複素透磁率の実数成分μ’、実線Ｌ１２はＭｎ−Ｚｎフェライト膜の複素透磁率の虚数成分μ”を示す。また、実線Ｌ２１はＮｉ−Ｚｎフェライト膜の複素透磁率の実数成分μ’、実線Ｌ２２はＮｉ−Ｚｎフェライト膜の複素透磁率の虚数成分μ”を示す。
【００３１】
例えば、Ｎｉ−Ｚｎフェライト膜の共鳴周波数は数ＧＨｚである。また、Ｎｉ−Ｚｎフェライト膜の抵抗率は１×１０６（Ω・ｍ）程度であり、電気的な絶縁体として扱うことが可能である。例えば、Ｍｎ−Ｚｎフェライト膜の共鳴周波数は数ＭＨｚであり、抵抗率は０．１〜１０（Ω・ｍ）程度である。
【００３２】
次に、上記の電子装置１０における作用を説明する。
本実施形態において、制御回路部３２は、上記したように、ＣＰＵ等のロジック回路を含む。これらの回路は、動作クロック信号に応じた周波数で回路に含むトランジスタをスイッチングする。このため、動作に応じて高周波ノイズを放射する。磁性薄膜４１ａ，４１ｂの組成は、この制御回路部３２から放射されるノイズの周波数に応じて設定されている。従って、磁性薄膜４１ａ，４１ｂは、制御回路部３２から外部へ放射される高周波ノイズの量を低減する。また、磁性薄膜４１ａ，４１ｂは、外部から制御回路部３２の信号に混入する高周波の電磁波の量を低減する。
【００３３】
電源回路部３１は、上記したように、電源電圧を生成するための回路（例えばＤＣ−ＤＣコンバータ）の動作に応じて、低周波ノイズを放射する。磁性薄膜４２ａ，４２ｂの組成は、この電源回路部３１から放射されるノイズの周波数に応じて設定されている。従って、磁性薄膜４２ａ，４２ｂは、電源回路部３１から外部へ放射される低周波ノイズの量を低減する。また、磁性薄膜４２ａ，４２ｂは、外部から電源回路部３１の信号に混入する低周波の電磁波の量を低減する。
【００３４】
そして、電子装置１０は高周波回路部３３を有し、配線基板１１には高周波回路部３３に含まれる半導体装置３３ａ及びチップ部品３３ｂが実装されている。これらの半導体装置３３ａ及びチップ部品３３ｂは、磁性薄膜４１ａ，４１ｂと磁性薄膜４２ａ，４２ｂにより覆われている。
【００３５】
磁性薄膜４１ａ〜４２ｂは、それぞれの組成に応じた周波数帯の電磁波の透過を抑制する。従って、各磁性薄膜４１ａ〜４２ｂは、それぞれに応じた周波数帯の電磁波（ノイズ）の高周波回路部３３への混入を抑制する。
【００３６】
そして、磁性薄膜４１ａ．４１ｂの組成は、制御回路部３２に応じて設定されている。磁性薄膜４１ａ，４１ｂの複素透磁率μに含まれる虚数成分μ”の周波数帯は、制御回路部３２にて発生する高周波ノイズに対応する。従って、磁性薄膜４１ａ，４１ｂは、制御回路部３２から外部へ放射され高周波回路部３３に混入する高周波ノイズを抑制する。
【００３７】
同様に、磁性薄膜４２ａ，４２ｂの組成は、電源回路部３１に応じて設定されている。磁性薄膜４２ａ，４２ｂの複素透磁率μに含まれる虚数成分μ”の周波数帯は、電源回路部３１にて発生する低周波ノイズに対応する。従って、磁性薄膜４２ａ，４２ｂは、電源回路部３１から外部へ放射され高周波回路部３３に混入する低周波ノイズを抑制する。
【００３８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）電子装置１０の配線基板１１には、電源回路部３１の半導体装置３１ａ及びチップ部品３１ｂ、制御回路部３２の半導体装置３２ａ及びチップ部品３２ｂが実装されている。配線基板１１の表面、半導体装置３１ａ，３２ａの表面、チップ部品３１ｂ，３２ｂの表面は磁性膜１３ａにより覆われている。磁性膜１３ａは、２つの磁性薄膜４１ａ，４１ｂを含む。磁性薄膜４１ａ（Ｎｉ−Ｚｎフェライト膜）の組成は、制御回路部３２，高周波回路部３３に応じて設定されている。磁性薄膜４２ａ（Ｍｎ−Ｚｎフェライト膜）の組成は、電源回路部３１，高周波回路部３３に応じて設定されている。磁性薄膜４１ａは、制御回路部３２に応じた周波数の電磁波を低減する。磁性薄膜４２ａは、電源回路部３１に応じた周波数の電磁波を低減する。そして、磁性薄膜４１ａ，４２ａは、それぞれの組成に応じた周波数帯の電磁波の透過を抑制する。従って、各磁性薄膜４１ａ，４２ａを含む磁性膜１３ａは、電源回路部３１と制御回路部３２により生じ周波数帯域が異なる電磁波の放射を抑制することができる。
【００３９】
（１−２）配線基板１１には、高周波回路部３３の半導体装置３３ａ及びチップ部品３３ｂが実装されている。半導体装置３３ａの表面、チップ部品３３ｂの表面は、磁性薄膜４１ａ，４２ａを含む磁性膜１３ａにより覆われている。従って、各磁性薄膜４１ａ，４２ａは、それぞれに応じた電磁波（ノイズ）の高周波回路部３３に対する影響を抑制することができる。
【００４０】
（１−３）配線基板１１と電子部品（半導体装置３１ａ〜３３ａ及びチップ部品３１ｂ〜３３ｂ）は磁性薄膜４１ａ，４２ａを含む磁性膜１３ａにより覆われている。磁性薄膜４１ａ，４２ａの厚さは１〜３ミクロンである。従って、金属製のシールドケースやシート状の磁性体を用いる場合と比べ、電子装置１０の大型化を抑制することができる。
【００４１】
（変形例）
上記形態は、以下のように変更されてもよい。
・図４に示すように、電子装置５０の磁性膜５１ａは、磁性薄膜４１ａ，４２ａと絶縁膜５２ａを含む。磁性薄膜４１ａ、絶縁膜５２ａ、磁性薄膜４２ａは、配線基板１１の第１の主面（各回路部３１〜３３の電子部品を実装した面）及び電子部品（半導体装置３１ａ〜３３ａ及びチップ部品３１ｂ〜３３ｂ）の表面からこの順番で形成されている。
【００４２】
同様に、配線基板１１の第２の主面（図４において下面であって非実装面）の磁性膜５１ｂは、磁性薄膜４１ｂ，４２ｂと絶縁膜５２ｂを含む。
絶縁膜５２ａ，５２ｂは、例えば密着性のよいエポキシ系樹脂などの絶縁性樹脂である。なお、絶縁膜５２ａ，５２ｂとしてポリイミド系樹脂などの樹脂を用いることができる。また、絶縁膜５２ａ，５２ｂの材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁性樹脂（例えば、ＮＣＦ（Non Conductive Film））やペースト状の絶縁性樹脂（例えば、ＮＣＰ（Non Conductive Paste））を用いることができる。なお、絶縁膜５２ａ，５２ｂの材料を互いに異なるものとしてもよい。
【００４３】
絶縁膜５２ａは、密着性のよい樹脂である。従って、磁性薄膜４１ａ，４２ａの剥離を抑制することができる。同様に、絶縁膜５２ｂは、密着性のよい樹脂である。従って、磁性薄膜４１ｂ，４２ｂの剥離を抑制することができる。
【００４４】
・図５に示すように、電子装置６０の磁性膜６１ａは、磁性薄膜４１ａ，４２ａと絶縁膜５２ａ，６２ａを含む。絶縁膜６２ａ、磁性薄膜４２ａ、絶縁膜５２ａ、磁性薄膜４１ａは、配線基板１１の第１の主面（各回路部３１〜３３の電子部品を実装した面）及び各電子部品（半導体装置３１ａ〜３３ａ及びチップ部品３１ｂ〜３３ｂ）の表面からこの順番で形成されている。
【００４５】
同様に、配線基板１１の第２の主面（図４において下面であって非実装面）の磁性膜６１ｂは、磁性薄膜４１ｂ，４２ｂと絶縁膜５２ｂ，６２ｂを含む。
絶縁膜６２ａ，６２ｂは、例えば、密着性のよいエポキシ系樹脂などの絶縁性樹脂である。なお、絶縁膜６２ａ，６２ｂとしてポリイミド系樹脂などの樹脂を用いることができる。また、絶縁膜６２ａ，６２ｂの材料としては、例えば粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁性樹脂（例えば、ＮＣＦ）やペースト状の絶縁性樹脂（例えば、ＮＣＰ）を用いることができる。なお、絶縁膜６２ａ，６２ｂの材料を互いに異なるものとしてもよい。
【００４６】
また、絶縁膜６２ａ，６２ｂとして、パラキシリレン系ポリマーを用いることができる。このような絶縁膜６２ａ，６２ｂは、たとえば化学蒸着法（ＣＶＤ）により形成される。パラキシリレン系ポリマーは、高い電気絶縁性と機械的耐久性を有し、電子部品（半導体装置３１等）を実装した配線基板１１を保護することができる。また、パラキシリレン系ポリマーは、薄く、均一な膜厚で、配線基板１１を被覆するため、配線基板１１と磁性薄膜４１ｂ，４２ｂとの間の距離を短く、均一に保つことが可能で、ノイズ抑制効果が向上する。また、配線基板１１や電子部品と絶縁膜６２ａとの間に隙間が生じないため、リフロー炉を用いた二次実装時において電子部品と絶縁膜６２ａの間の空気等の膨張や絶縁膜６２ａの破裂などの破損を防止することができる。
【００４７】
磁性薄膜４２ａは、例えばＭｎ−Ｚｎフェライト膜である。Ｍｎ−Ｚｎフェライト膜の抵抗率は、Ｎｉ−Ｚｎフェライト（膜磁性薄膜４１ａ）の抵抗率より低い。高い抵抗率のＮｉ−Ｚｎフェライト膜は、絶縁体と同様に扱うことができる。このため、図１に示すように、半導体装置３１ａ〜３３ａやチップ部品３１ｂ〜３３ｂを直接被覆することができる。しかし、低い抵抗率のＭｎ−Ｚｎフェライト膜により半導体装置３１ａ〜３３ａ等を直接被覆すると、絶縁不良を招くおそれがある。このため、図５に示すように、半導体装置３１ａ〜３３ａ，チップ部品３１ｂ〜３３ｂを絶縁膜６２ａにより覆い、その絶縁膜６２ａの表面を覆うように磁性薄膜４２ａ（Ｍｎ−Ｚｎフェライト膜）を形成する。このように、配線基板１１の表面及び電子部品（半導体装置３１ａ〜３３ａ，チップ部品３１ｂ〜３３ｂ）を絶縁膜６２ａにより覆うことにより、磁性薄膜４１ａ，４２ａの特性等による制限を無くし、磁性薄膜４１ａ，４２ａを形成する工程の順序の自由度を高くすることができる。
【００４８】
なお、図５において、基板本体２１の下面に形成された配線パターン２４はソルダーレジスト２５により覆われている。従って、配線基板１１の下面側において、絶縁膜６２ｂを省略することが可能である。なお、図５に示す磁性膜６１ａにおいて、磁性薄膜４２ａと磁性薄膜４１ａの間の絶縁膜５２ａを省略してもよい。同様に、磁性膜６１ｂにおいて、磁性薄膜４２ｂと磁性薄膜４１ｂの間の絶縁膜５２ｂを省略してもよい。
【００４９】
（第二実施形態）
図６に示すように、電子装置１０は、複数（図６において３つ）の半導体パッケージ１００，２００，３００を有している。半導体パッケージ１００は、はんだボール７１を介して半導体パッケージ２００に接続され、半導体パッケージ２００は、はんだボール７２を介して半導体パッケージ３００に接続されている。はんだボール７１，７２は接続部材の一例である。はんだボール７１，７２は、例えば金属コアはんだボールであり、この金属は例えば銅である。なお、はんだボール７１，７２を、樹脂コアを含むもの、又はコアを含まないものとしてもよい。
【００５０】
半導体パッケージ１００の配線基板１１０は、基板本体１２１を有している。基板本体１２１の材料は、例えば、ガラスエポキシ樹脂等の絶縁性樹脂、セラミックス、シリコン、プリプレグである。なお、基板本体１２１を多層配線基板としてもよい。
【００５１】
基板本体１２１の第１の主面（図６において上面）に実装用パッド１２２と接続用パッド１２３が形成されている。実装用パッド１２２と接続用パッド１２３は、図２に示す第一実施形態の実装用パッド２２と同様に形成されている。実装用パッド１２２と接続用パッド１２３は、ソルダーレジスト１２４の開口から露出する配線パターンの部分と、その部分の上面に形成された複数の金属層を含む。
【００５２】
基板本体１２１の第２の主面（図２において下面）に配線パターン１２５と実装用パッド１２６が形成されている。実装用パッド１２６は、実装用パッド１２２と同様に形成されている。つまり、実装用パッド１２６はソルダーレジスト１２７の開口から露出する配線パターン１２５の部分と、その部分に形成された複数の金属層を含む。なお、図６では、実装用パッド１２６と配線パターン１２５を互いに離間して示している。配線パターン１２５は、図示しないビアを介して基板本体１２１の上面側の配線パターンと電気的に接続されている。ビアは、スルーホールビア又はスタックビアである。
【００５３】
配線基板１１０の第１の主面（上面）には半導体装置１３１と二次電池１３２が実装されている。半導体装置１３１は、電源回路部に含まれる電子部品であり、電源回路部に含まれる電子部品を代表している。半導体装置１３１のパッケージ形状は例えばＱＦＰであり、半導体装置１３１のリードが実装用パッド１２２に接続されている。二次電池１３２は、ワイヤ１３３により実装用パッド１２２に接続されている。電源回路部は、二次電池１３２に対する充電を制御する。また、電源回路部は、例えばＤＣ−ＤＣコンバータを含み、二次電池に蓄積された電力に基づいて、後述する制御回路部，高周波回路部，センサ回路部に供給する電源電圧を生成する。
【００５４】
実装用パッド１２６には接続用コネクタ１４１が実装されている。接続用コネクタ１４１は、この電子装置１０と他の電子機器との間の信号の授受や、二次電池１３２を充電するための電力供給、等に用いられる。
【００５５】
半導体パッケージ１００は、磁性膜１５０を有している。磁性膜１５０は、はんだボール７１の接続に要する領域と接続用コネクタ１４１を除き、配線基板１１０の表面、半導体装置１３１の表面、及び二次電池１３２の表面を覆うように形成されている。磁性膜１５０は、磁性薄膜１５１，１５２を含む。磁性薄膜１５１は例えばＮｉ−Ｚｎフェライト膜であり、磁性薄膜１５２は例えばＭｎ−Ｚｎフェライト膜である。磁性薄膜１５１，１５２は、例えば上記実施形態と同様にスピンスプレー法により形成される。
【００５６】
半導体パッケージ２００の配線基板２１０は、半導体パッケージ１００の配線基板１１０と同様に、基板本体２２１を有し、この基板本体２２１の第１の主面（図６において上面）には実装用パッド２２２と接続用パッド２２３が形成されている。実装用パッド２２２及び接続用パッド２２３は配線基板１１０の実装用パッド１２２及び接続用パッド１２３と銅湯に形成されている。つまり、実装用パッド２２２及び接続用パッド２２３は、ソルダーレジスト２２４の開口から露出する配線パターンの部分と、その部分に形成された複数の金属層を含む。基板本体２２１の第２の主面（図６において下面）には配線パターン２２５と接続用パッド２２６が形成されている。配線パターン２２５は、配線基板１１０の配線パターン１２５と同様に形成されている。接続用パッド２２６は接続用パッド２２３と同様に形成されている。接続用パッド２２６は、ソルダーレジスト２２７の開口から路縮する配線パターンの部分と、その部分に形成された金属層を含む。
【００５７】
配線基板１１０の第１の主面（上面）には半導体装置２３１，２３２が実装されている。半導体装置２３１，２３２はそれぞれリードを有し、これらのリードは実装用パッド２２２に図示しないはんだにより接続されている。半導体装置２３１は例えば制御回路部に含まれる電子部品であり、制御回路部に含まれる電子部品を代表している。半導体装置２３２は例えば高周波回路に含まれる電子部品であり、高周波回路部に含まれる電子部品を代表している。制御回路部は、例えばＣＰＵと、各回路部を動作させるためのクロック信号を生成する信号生成回路を含み、電源回路部、高周波回路部、センサ回路部を制御する。高周波回路部は、例えば無線通信のための受信回路、送信回路を含む。
【００５８】
半導体パッケージ２００は、磁性膜２５０を有している。磁性膜２５０は、はんだボール７１，７２の接続に要する領域を除き、配線基板２１０の表面、半導体装置２３１，２３２の表面を覆うように形成されている。磁性膜２５０は、磁性薄膜２５１，２５２を含む。磁性薄膜２５１は例えばＮｉ−Ｚｎフェライト膜であり、磁性薄膜２５２は例えばＭｎ−Ｚｎフェライト膜である。
【００５９】
半導体パッケージ３００の配線基板３１０は、配線基板１１０，２１０と同様に、基板本体３２１を有し、この基板本体３２１の第１の主面（図６において上面）には実装用パッド３２２と電子部品３３１が形成されている。電子部品３３１は例えば無線通信などに用いられるアンテナである。実装用パッド３２２は、配線基板２１０の実装用パッド２２２と同様に形成されている。実装用パッド３２２は、ソルダーレジスト３２４の開口から露出する図示しない配線パターンの部分と、その部分に形成された複数の金属層を含む。電子部品３３１は配線パターンにより形成され、図示しないビア，配線パターン、はんだボール７２等を介して半導体パッケージ２００の高周波回路部に含まれる半導体装置２３２と接続されている。
【００６０】
基板本体３２１の第２の主面（図６において下面）には配線パターン３２５と接続用パッド３２６が形成されている。配線パターン３２５は配線基板２１０の配線パターン２２５と同様に形成されている。接続用パッド３２６は、配線基板２１０の接続用パッド２２６と同様に形成されている。つまり、接続用パッド３２６は、ソルダーレジスト３２７の開口から路縮する配線パターンの部分と、その部分に形成された金属層を含む。
【００６１】
半導体パッケージ３００は、磁性膜３５０を有している。磁性膜３５０は、はんだボール７２の接続に要する領域と、ソルダーレジスト３２４にあって電子部品３３１を覆う部分を除き、配線基板１１０の表面、半導体装置３３２の表面を覆うように形成されている。磁性膜３５０は、磁性薄膜３５１，３５２を含む。磁性薄膜３５１は例えばＮｉ−Ｚｎフェライト膜であり、磁性薄膜３５２は例えばＭｎ−Ｚｎフェライト膜である。
【００６２】
次に、この電子装置７０における作用を説明する。
電子装置７０に含まれる半導体パッケージ１００〜３００は、配線基板１１０，２１０，３１０の表面、半導体装置１３１，２３１，２３２，３３２を覆う磁性膜１５０，２５０，３５０を有している。磁性膜１５０，２５０，３５０は、制御回路部、高周波回路部、電源回路部に応じて、複素透磁率の虚数成分μ”の周波数帯域が設定された磁性薄膜１５１，１５２，２５１，２５２，３５１，３５２を含む。従って、制御回路部（半導体装置１３１）と高周波回路部（半導体装置１３１）において発生する高周波ノイズの外部への放射量が低減する。また、電源回路部（半導体装置１３１）において発生する低周波ノイズの外部への放射量が低減する。また、外部から各回路部へ進入する電磁ノイズが低減する。
【００６３】
各磁性薄膜１５１，１５２，２５１，２５２，３５１，３５２の厚さは例えば１〜３μｍであり、配線基板１１０〜３１０の表面、電子部品（半導体装置１３１〜３３２、二次電池１３２）の表面に密着している。このため、例えば金属製のシールドケースやシート状の磁性部材（フェライトシート）を用いる場合と比べ、電子装置１０の小型化を図ることができる。例えば、金属製のシールドケースやシート状の磁性部材を用いた場合、半導体パッケージ１００〜３００の間隔を広くしなければならない。すると、各半導体パッケージ１００〜３００を接続するためのはんだボール７１，７２のサイズやピッチを大きくしなければならない。また、シールドケースを配線基板に固定することにより、その部分には電子部品等を実装することができない。これらは、はんだボールの配置ピッチを広くする等により電子装置の大型化を招く。
【００６４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）半導体パッケージ１００〜３００は、配線基板１１０，２１０，３１０の表面、半導体装置１３１，２３１，２３２，３３２を覆う磁性膜１５０，２５０，３５０を有している。磁性膜１５０，２５０，３５０は、制御回路部、高周波回路部、電源回路部に応じて、複素透磁率の虚数成分μ”の周波数帯域が設定された磁性薄膜１５１，１５２，２５１，２５２，３５１，３５２を含む。従って、制御回路部（半導体装置１３１）と高周波回路部（半導体装置１３１）において発生する高周波ノイズの外部への放射を抑制することができる。また、電源回路部（半導体装置１３１）において発生する低周波ノイズの外部への放射を抑制することができる。また、外部から各回路部へ進入する電磁ノイズを抑制することができる。
【００６５】
（変形例）
上記形態は、以下のように変更されてもよい。
・図７に示すように、電子装置８０は半導体パッケージ１００ａ，２００ａ，３００ａを有している。半導体パッケージ１００ａの磁性膜１５０ａは、磁性薄膜１５１，１５２と絶縁膜１５３とを含む。絶縁膜１５３、磁性薄膜１５２，１５１は、配線基板１１０の表面からこの順番で形成されている。同様に、半導体パッケージ２００ａの磁性膜２５０ａは、磁性薄膜２５１，２５２と絶縁膜２５３とを含み、半導体パッケージ３００ａの磁性膜３５０ａは、磁性薄膜３５１，３５２と絶縁膜３５３とを含む。このように、配線基板１１０〜３１０等を絶縁膜１５０ａ〜３５０ａにより覆うことにより、磁性薄膜１５１，１５２〜３５１，３５２の特性による制限を無くし、工程の自由度を高くすることができる。
【００６６】
なお、図７において、磁性薄膜１５２と磁性薄膜１５１の間に密着性のよい絶縁膜を形成してもよい。同様に、磁性薄膜２５２と磁性薄膜２５１の間、磁性薄膜３５２と磁性薄膜３５１の間に密着性のよい絶縁膜を形成してもよい。
【００６７】
尚、上記各実施形態は、以下の態様で実施してもよい。
・各形態において、磁性膜に含まれる磁性薄膜の数を３つ以上適宜変更してもよい。
・各形態において、第１の主面側（例えば、図２において上面側）の磁性膜に含まれる膜の数と、第２の主面側（例えば図２において下面側）の磁性膜に含まれる膜の数を互いに異なるようにしてもよい。例えば、図２において、上面側の磁性膜を、３つ以上の磁性薄膜を含むもの、２つの磁性膜と１つの絶縁膜を含むもの、２つの磁性膜と２つの絶縁膜を含むものの何れかとしてもよい。
【００６８】
・各形態において、第１の主面側の磁性薄膜の積層順序と、第２の主面側の磁性薄膜の積層順序を異なるようにしてもよい。例えば、図５に示す磁性膜６１ａにおいて、配線基板１１や電子部品の表面から、絶縁膜６２ａ，磁性薄膜４１ａ，絶縁膜５２ａ，磁性薄膜４２ａとしてもよい。
【００６９】
・図２に示す電子装置１０において、配線基板１１の端面を磁性膜により覆うようにしてもよい。同様に、図４に示す電子装置５０、図５に示す電子装置６０において、配線基板１１の端面を磁性膜により覆うようにしてもよい。
【００７０】
・図６に示す電子装置７０において、半導体パッケージ１００と半導体パッケージ２００の間に樹脂を充填してもよい。この充填される樹脂は、はんだボール７１による半導体パッケージ１００と半導体パッケージ２００の接続部分を保護する。また、充填される樹脂は、半導体パッケージ１００と半導体パッケージ２００の間の接続強度を向上させる。同様に、半導体パッケージ２００と半導体パッケージ３００の間に樹脂を充填してもよい。
【００７１】
・図１（ｂ）では、無線通信等に用いられるアンテナである電子部品１２ｆを磁性膜１３にて覆わないようにした。磁性膜１３は、例えば図２に示す磁性膜１３ａのように、特性が違いに異なる２つの磁性薄膜４１ａ，４２ａを含む。従って、図１（ｂ）に示す電子部品１２ｆにより受信又は送信しない周波数に応じた磁性薄膜により電子部品１２ｆを覆うようにしてもよい。例えば、数ＧＨｚの電磁波により無線通信を行うために用いられるアンテナの場合、このアンテナを覆うように低周波に応じた磁性薄膜４２ａを形成する。この場合、磁性薄膜４２ａにより電磁波が遮断または減衰されて影響が少なくなり、ノイズの影響を低減することができる。
【符号の説明】
【００７２】
１０，５０，６０  電子装置
１１  配線基板
３１  電源回路部
３２  制御回路部
３３  高周波回路部
３１ａ〜３３ａ  半導体装置
３１ｂ〜３３ｂ  チップ部品
４１ａ，４１ｂ  磁性薄膜
４２ａ，４２ｂ  磁性薄膜
５２ａ，６２ａ  絶縁膜
７０，８０  電子装置
７１，７２  はんだボール
１００，２００，３００  半導体パッケージ
１１０，２１０，３１０  配線基板
１３１，２３１，２３２，２３２  半導体装置
μ  複素透磁率 
【図１】
2014195059.tif 000003
【図２】
2014195059.tif 000004
【図３】
2014195059.tif 000005
【図４】
2014195059.tif 000006
【図５】
2014195059.tif 000007
【図６】
2014195059.tif 000008
【図７】
2014195059.tif 000009