(57)【要約】【課題】受信データと同期している基準クロックを供給することなく、周波数同期動作を高速かつ低消費電力で行う。【解決手段】クロック注入回路１０６を有するリング発振器で構成された注入同期発振器１００と、入力された基準信号から定められた基準周波数を検出する周波数検出部１０３と、周波数検出部１０３で検出した基準周波数と注入同期発振器１００の発振周波数とを比較して前記基準周波数で前記注入同期発振器を発振させる発振バイアス条件を生成するとともに前記発振バイアス条件を保持する周波数制御部１０４と、を備える。周波数トレーニングモードにおいて注入同期発振器１００を基準周波数で発信させ、その発振バイアス条件を周波数制御部１０４に格納しておき、クロックデータリカバリーモードではこの周波数制御部１０４の格納した発振バイアス条件で注入同期発振器１００を駆動する。【選択図】図１
2014154973.tif 000002
【特許請求の範囲】
【請求項１】
クロック注入回路を有するリング発振器で構成された注入同期発振器と、
入力された基準信号から定められた基準周波数を検出する基準周波数検出手段と、
前記基準周波数検出手段で検出した基準周波数と前記注入同期発振器の発振周波数とを比較して前記基準周波数を前記注入同期発振器に発生させる発振バイアス条件を生成する発振条件生成手段と、
前記発振バイアス条件を保持する発振条件保持手段と、
を備えることを特徴とするクロックデータリカバリー装置。
【請求項２】
前記発振条件生成手段は、
前記注入同期発振器の発振周波数を検出する回路を備え、
受信した前記基準信号の周波数と前記注入同期発振器の発振周波数との差が予め定めた範囲となるように前記発振バイアス条件を生成することを特徴とする請求項１に記載のクロックデータリカバリー装置。
【請求項３】
クロック注入回路を有するリング発振器で構成された注入同期発振器と、
入力された基準信号から定められた基準周波数を検出する基準周波数検出器、前記注入同期発振器と同一の構成を備えた基準信号生成用発振器、及び位相同期回路を備え、前記基準周波数と同一の周波数で前記基準信号生成用発振器を発振させる周波数同期信号発生手段と、
前記基準周波数で発振した前記基準信号生成用発振器の発振バイアス条件を保持する発振条件保持手段と、
を備えることを特徴とするクロックデータリカバリー装置。
【請求項４】
前記周波数同期信号発生手段は、受信信号の周波数を逓倍する周波数逓倍回路を構成することを特徴とする請求項３に記載のクロックデータリカバリー装置。
【請求項５】
前記発振バイアス条件は、バイアス電圧またはバイアス電流であることを特徴とする請求項１または３に記載のクロックデータリカバリー装置。
【請求項６】
前記発振条件保持手段は、アナログデジタル変換器、及びデータ保持メモリーを備えることを特徴とする請求項３に記載のクロックデータリカバリー装置。
【請求項７】
請求項１から５のいずれか一項に記載のクロックデータリカバリー装置を備えることを特徴とするシリアルデータ受信装置。
【請求項８】
請求項６に記載のシリアルデータ受信装置と、シリアルデータ発信装置とを備えることを特徴とするシリアルデータ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック注入回路を有するリング発振器で構成された注入同期発振器を備えるクロックデータリカバリー装置、シリアルデータ受信措置、及びシリアルデータ通信装置に関する。
【背景技術】
【０００２】
大容量、高速データ伝送の要求を満たすために多くの高速インタフェース規格が実用化されている。それらの規格の多くでは、シリアル伝送方式が採用されている。シリアル伝送方式では、予め定められた周波数を基にデータが伝送され、伝送されるデータにはその周波数のクロック信号が重畳される。シリアルデータ受信装置では、受信したデータからこのクロック信号を抽出し、抽出されたクロック信号に基づいて受信データを復元する。これらの復元動作を行う装置は、クロックデータリカバリー（Clock Data Recovery）装置と称される。
クロックデータリカバリー装置では、一般にＰＬＬ（Phase Locked Loop）回路が用いられ、ＰＬＬ回路中のＶＣＯ（Voltage Controlled Oscillator）の発振クロックが受信データの位相に同期するように制御され、再生クロックとして抽出される。そしてこの再生クロックを基準として受信データをラッチすることにより正確に受信データが復元される。
データ通信の高速化が進む中で、消費電力の削減が求められている。しかし、通常のデータの送受信を行う場合には、データレートと消費電力との間には、一般的に最適とされる効率があり、その効率を著しく向上させるような回路の実現には限界がある（非特許文献１参照）。
【０００３】
その一方で、従来のＰＬＬ回路を用いたクロックデータリカバリー装置ではクロック信号とデータ信号を同期させるために、常にデータを受信し続けている。このため、必要以上のデータを送受信する場合があり、この不要なデータの送受信を削減することは、消費電力削減の効果的な手段となる。このように不要なデータの送受信を削減するためには、送受信回路の低消費電力な待機モードと通常モードの高速な切り替え動作を行うことがある。
この切り替え動作を行うためにはクロックデータリカバリー装置において、受信データと再生クロックの高速な同期引き込みが必要となる。しかし、ＰＬＬ回路では、受信データの同期を、負帰還により実現しているために、クロック信号が受信データ信号に同期するまでに要する時間（引き込み時間）が長くなり、高速な同期引き込み動作は困難である。
このような課題を解決するものとして、注入同期型クロックデータリカバリー装置が提案されている。注入同期型クロックデータリカバリー装置では、受信データと再生クロックの同期に負帰還の制御を用いないことで高速な位相引き込みが可能になり、高速起動が必要なバースト通信などへの展開が期待されている。
【０００４】
特許文献１には、クロック信号や受信データのエッジ位置変動が生じても的確にエッジ検出を行い、かつ転送レートの高速化及び低消費電力化を実現するため、注入回路と遅延回路とで構成するリング発振器を備えた同期発振器が開示されている。この同期発振器の注入回路は、注入信号とクロック信号の積の信号成分を加算させる機能を備えている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の注入同期型クロックデータリカバリー装置では受信データと再生クロックの位相同期動作の高速化を実現するために、位相同期動作を行う前に受信データと再生クロックの周波数同期動作を完了している必要がある。そのために、注入同期型クロックデータリカバリー装置では周波数同期動作専用のクロック発振器（ダミー発振器）を備えて、そのダミー発振器に受信データと同期した基準クロックを供給することで周波数同期動作を実現する。このために、送信回路と受信回路には同一の基準クロックを供給するか、周波数偏差の小さい基準クロックを各々に供給する必要がある。しかし、送信回路と受信回路が別の基板に実装されるような通信装置では、基準クロックの供給が使用上の制約となり、またコストアップの要因となるという問題があった。
また、特許文献１に記載の技術は、周波数同期のためにダミー発振器を備えるものであり、受信データに同期した基準クロックを供給する必要があり、同様の問題がある。
本発明は、上記に鑑みてなされたもので、その目的は、受信データと同期している基準クロックを供給することなく、周波数同期動作を高速かつ低消費電力で行うことができるクロックデータリカバリー装置、シリアルデータ受信措置及びシリアルデータ通信装置を安価に提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決する本発明のクロックデータリカバリー装置は、クロック注入回路を有するリング発振器で構成された注入同期発振器と、受信信号から基準となる周波数を検出する周波数検出手段と、前記周波数検出手段で検出した周波数と同一の周波数を前記注入同期発振器に発生させる発振条件を生成する発振条件生成手段と、前記発振条件を保持する発振条件保持手段と、前記発振条件に基づいて前記注入同期発振器を動作させる発振周波数制御手段と、を備えることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、注入同期発振器は、発振条件保持手段で保持している基準周波数を発振条件で発振して周波数同期を行うので、受信データと同期している基準クロックを供給する必要がなく、安価な構成で周波数同期動作を高速かつ低消費電力で行うことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係るクロックデータリカバリー装置を示す図である。
【図２】図１に示したクロックデータリカバリー装置における周波数トレーニングの手順を示す図である。
【図３】図１に示したクロックデータリカバリー装置を備えたシリアルデータ通信装置を示す図である。
【図４】本発明の第２実施形態に係るクロックデータリカバリー装置を示す図である。
【図５】図４に示したクロックデータリカバリー装置を備えたシリアルデータ通信装置を示す図である。
【発明を実施するための形態】
【０００９】
本発明を実施するための形態に係るクロックデータリカバリー装置、シリアルデータ受信装置、及びシリアルデータ通信装置について説明する。
【００１０】
＜第１実施形態＞
以下、本発明の第１実施形態に係る本発明のクロックデータリカバリー装置につい説明する。図１は本発明の第１実施形態に係るクロックデータリカバリー装置を示す図である。第１実施形態に係るクロックデータリカバリー装置１０は、注入同期発振器１００を備え、通常の受信モードであるクロックデータリカバリーモードと、注入同期発振器１００の周波数同期を行う周波数トレーニングモードとで動作する。クロックデータリカバリーモードで受信動作を行う前に、所定のタイミングにおいて周波数トレーニングモードで動作させて、注入同期発振器１００の発振クロックの周波数同期を行う。
クロックデータリカバリー装置１０は、前述した注入同期発振器１００と、注入信号生成部１０１と、制御信号生成部１０２と、周波数検出部１０３と、発振周波数制御部１０４と、サンプリング回路１０７とを備える。ここで、周波数トレーニングモードにおいて、周波数検出部１０３は入力された基準信号から定められた基準周波数を検出する基準周波数検出手段として動作する。また、同モードにおいて、制御信号生成部１０２及び発振周波数制御部１０４は、注入同期発振器１００に発生させる周波数についての発振バイアス条件を生成する発振条件生成手段として動作する。更に、発振周波数制御部１０４は発振バイアス条件を保持する発振条件保持手段として動作する。
【００１１】
注入同期発振器１００は、複数の遅延回路１０５と、少なくとも１個のクロック注入回路１０６とを備えて構成され、遅延回路１０５とクロック注入回路１０６を従属接続してリング発振器を構成する。注入同期発振器１００の発振周波数は、発振周波数制御信号ＶＣＯＣＮＴで制御される。
注入同期発振器１００では、自走（フリーラン）周波数で発振したとき、自走周波数に近い周波数の注入信号ＩＮＪをクロック注入回路１０６から注入すると、注入同期現象によって注入同期発振器１００の発振信号（クロック）が注入信号ＩＮＪに同期する。このため、注入信号ＩＮＪを、受信データから生成し、注入同期発振器１００に注入することで、発振器のクロックを受信信号に同期することができる。クロックデータリカバリー装置は、この原理を用いて受信データから同期クロックとデータを再生する。
【００１２】
注入信号生成部１０１は、受信データＲＸＤＴからデータエッジを検出して、注入同期発振器１００のクロック注入回路１０６に入力する注入信号ＩＮＪを生成する。注入信号生成部１０１で発生する注入信号ＩＮＪは受信データＲＸＤＴのエッジに同期したデータである。
周波数検出部１０３は、注入同期発振器１００の発振クロック信号ＶＣＯと受信データＲＸＤＴの周波数を検出して、その周波数差信号ＤＦを発振周波数制御部１０４に出力する。周波数検出動作は一般的にはカウンターでカウントして周波数を検出することができる。入力周波数が高い場合は、カウンターが動作する周波数まで分周してからカウントすることで周波数を検出する。
【００１３】
発振周波数制御部１０４は、周波数検出部１０３で検出された周波数差信号ＤＦが予め設定されている閾値の範囲内になるように発振周波数制御信号ＣＮＴを出力する。上側閾値、及び下側閾値は予め設定しておく。
制御信号生成部１０２は、発振周波数制御部１０４から出力された発振周波数制御信号ＣＮＴが入力されると、注入同期発振器１００の周波数制御信号である発振バイアス条件、即ちバイアス電圧またはバイアス電流を出力する。
制御信号生成部１０２は電圧、または電流ＤＡＣ（デジタルアナログ変換器）で構成できる。発振バイアス条件である出力信号をバイアス電圧とするかバイアス電流とするかは注入同期発振器１００の遅延回路１０５の回路構成によって決まる。
【００１４】
次に第１の実施形態のクロックデータリカバリー装置の全体動作について説明する。第１の実施形態のクロックデータリカバリー装置１０では、受信データからクロックとデータを再生する通常受信モード（クロックデータリカバリーモード）の前に、周波数同期を行う周波数トレーニングモードを実行する。
まず、クロックデータリカバリー装置１０の周波数トレーニングモードでの動作について説明する。周波数トレーニングモードは、注入同期発振器１００の発振クロックの周波数同期を行う。即ち、注入同期発振器１００が受信データとしてトレーニングクロックを受信し、このトレーニングクロックに埋め込まれた基準となるクロック（エンベディッドクロック）へ注入同期発振器１００の発振周波数を同期させる。トレーニングクロックは、送信回路の仕様で取り決められたパルスデータである。
【００１５】
注入同期発振器１００は発振周波数制御部１０４で予め設定された初期値によって制御信号生成部１０２から初期バイアスが供給され、初期周波数のクロックを発生させる。そのクロックと受信信号として入力されたトレーニングクロックとは周波数検出部１０３に入力されてそれぞれ周波数が検出される。そしてそれぞれの周波数差信号ＤＦが発振周波数制御部１０４に送られる。発振周波数制御部１０４は、周波数検出部１０３からの周波数差信号ＤＦがシステムに予め定められた閾値の範囲（上限値、下限値）に入るように発振周波数制御信号ＣＮＴをインクリメントまたはデクリメントする。
周波数差信号ＤＦがシステムに予め定められた閾値の範囲内となると、発振周波数制御部１０４ではそのときの発振周波数制御信号ＣＮＴを保持して周波数トレーニングが終了する。
【００１６】
次に、クロックデータリカバリー装置１０のクロックデータリカバリーモードでの動作について説明する。クロックデータリカバリーモードでは、クロックデータリカバリー装置１０は、注入同期発振器１００の発振クロックの位相同期を行い、クロック及びデータを復元する。即ち、注入同期発振器１００は、自身の発振クロックの位相が、受信データＲＸＤＴのエンベディッドクロックの位相に同期するよう動作する。
クロックデータリカバリーモードが開始する前に、発振周波数制御部１０４は、前述した周波数トレーニングモードによって得られた発振周波数制御信号ＣＮＴを設定する。そして、制御信号生成部１０２は発振周波数制御信号ＣＮＴに基づいて受信データに周波数同期した発振周波数制御信号ＶＣＯＣＮＴを注入同期発振器１００に注入する。これにより、注入同期発振器１００は、受信データに周波数同期したクロックを生成することができる。
【００１７】
クロックデータリカバリーモードが開始すると、通常のデータパターンが受信データＲＸＤＴとして入力される。受信データＲＸＤＴは注入信号生成部１０１に入力されて、注入信号ＩＮＪが生成される。注入信号ＩＮＪが注入同期発振器１００に入力されることで、受信データと注入同期発振器１００の発振クロックの位相同期が行われ、受信データＲＸＤＴに位相同期したＣＤＲＣＫが生成される。受信データＲＸＤＴを再生クロックＣＤＲＣＫでリタイミングすることで再生クロックＣＤＲＤＴが得られる。
なお、周波数トレーニングモードはクロックデータリカバリーモードに入る前に少なくとも１回行う必要がある。周波数トレーニングモードは、温度や電源電圧の変動による発振周波数の変動に対応するために、所定の時間間隔、定められたイベントを行う直前に行うことで正確な周波数同期を実現できる。
【００１８】
このクロックデータリカバリー装置１０は、シリアルデータ受信装置に配置される装置である。データを送信するシリアルデータ送信装置は、シリアルデータ受信装置に対してトレーニングクロックを与えるトレーニングモードから、通常のデータパターンを送信するクロックデータリカバリーモードに遷移する必要がある。この遷移は、シリアルデータ受信装置の周波数同期が完了した後に行う必要がある。
上記遷移を実現する構成として、例えば、シリアルデータ送信装置とシリアルデータ受信装置との間に接続線を配置して、この接続線を介してシリアルデータ受信装置から周波数同期が完了した旨の通知を行うように構成することができる。この通知をトリガーとして、シリアルデータ送信装置はクロックデータリカバリーモードに遷移すればよい。
また、例えば、シリアルデータ送信装置がシリアルデータ受信装置に対して一定のトレーニングタイムを与えるようにしてもよい。即ち、シリアルデータ送信装置はトレーニングクロックを出力した後、シリアルデータ受信装置が周波数同期を完了可能な所定の時間待機して、クロックデータリカバリーモードに遷移すればよい。
【００１９】
このクロックデータリカバリー装置を備えたシリアルデータ受信装置によれば、クロックデータリカバリーモードで、受信データに同期した基準クロックを用いることなく、注入同期発振器１００のクロックを受信データに同期させることができる。このため受信データと同期している基準クロックを供給する必要がなく、安価な構成で周波数同期動作を高速かつ低消費電力で行うことができる。
【００２０】
以下、周波数トレーニングモードについて更に詳細に説明する。図２は図１に示したクロックデータリカバリー装置における周波数トレーニングの手順を示す図である。まず、発振周波数制御部１０４の発振周波数制御信号ＣＮＴに初期値を設定する（ステップＳ１）。制御信号生成部１０２から発振周波数制御信号ＶＣＯＣＮＴが出力される。次いで、注入同期発振器１００の発振クロック信号ＶＣＯ、及び受信データＲＸＤＴが周波数検出部１０３に入力される。更に、周波数検出部１０３は、それぞれの周波数（Ｆ（ＶＣＯ）及びＦ（ＲＸＤＴ））を検出し、周波数差信号ＤＦ（ＤＦ＝Ｆ（ＲＸＤＴ）−Ｆ（ＶＣＯ））を出力する（ステップＳ２）。
周波数検出部１０３は、周波数差信号ＤＦが予め定めた範囲（範囲の下限ＴＨＬ、範囲の上限ＶＴＵ）に入っている場合（ステップＳ３のＹｅｓ）、発振周波数制御信号ＣＮＴを記憶し周波数トレーニングは終了する（ステップＳ４）。
【００２１】
周波数差信号ＤＦが予め定めた範囲に入っておらず（ステップＳ３のＮｏ）、且つ、周波数差信号が正の場合（ステップＳ５のＹｅｓ）は、注入同期発振器１００の発振信号の周波数が受信データの周波数よりも低いので、発振周波数制御信号ＣＮＴをインクリメントしてステップＳ２に戻る（ステップＳ６）。
周波数差信号ＤＦが予め定めた範囲に入っていない場合で（ステップＳ３のＮｏ）、周波数差信号が負の場合（ステップＳ５のＮｏ）は、注入同期発振器１００の発振信号の周波数が受信データの周波数よりも高いので、発振周波数制御信号ＣＮＴをデクリメントしステップ２に戻る。（ステップＳ７）
【００２２】
次に第１実施例に係るクロックデータリカバリー装置を備えたシリアルデータ受信装置とシリアルデータ送信装置とからなるシリアルデータ通信装置について説明する。図３は図１に示したクロックデータリカバリー装置を備えたシリアルデータ通信装置を示す図である。シリアルデータ通信装置４０は、シリアルデータ送信装置２０と、シリアルデータ受信装置３０とを備える。シリアルデータ送信装置２０とシリアルデータ受信装置３０とはデータ線４１と、シリアルデータ受信装置３０のトレーニング状態をシリアルデータ送信装置２０に伝送するステータス線４２とで接続されている。
シリアルデータ送信装置２０は、一般的なシリアルデータ送信回路として、シリアライズ回路（ＳＥＲ）２１と、駆動回路（ＤＲＶ）２２とを備える。そして、１０ｂｉｔのパラレルデータをシリアルデータ（ＳＤＡＴＡ）としてデータ線４１からシリアルデータ受信装置３０に伝送する。
シリアルデータ受信装置３０は第１実施形態に係るクロックデータリカバリー装置１０を備えている。データ線４１からのシリアルデータ（ＳＤＡＴＡ）は、シリアルデータ受信装置３０で受信され、クロック（ＣＤＲＣＫ）とデータ（ＣＤＲＤＴ）が再生される。シリアルデータ通信装置４０が前述した周波数トレーニングモードであるか、クロックデータリカバリーモードであるかのステータス（ＴＭＯＤＥ）は、ステータス線４２でやり取りされる。
【００２３】
＜第２実施形態＞
次に本発明の第２実施形態に係るクロックデータリカバリー装置について説明する。図４は本発明の第２実施形態に係るクロックデータリカバリー装置を示す図である。実施形態２に係るクロックデータリカバリー装置５０は、注入同期発振器１００と、周波数同期信号生成部１１０を備える。周波数同期信号生成部１１０は、注入同期発振器１００と同一の構成を備える基準信号生成用発振器である電圧制御発振器１０９を備える。そして、クロックデータリカバリー装置５０は、周波数トレーニングモードにおいて、受信した基準周波数の入力データに電圧制御発振器１０９を同期させ、この同期バイアス条件を発振条件保持手段であるメモリー１１６に保持する。そして、クロックデータリカバリーモードにおいて、メモリー１１６が保持した同期バイアス条件に基づいて注入同期発振器１００を動作させる。
クロックデータリカバリー装置５０は、注入同期発振器１００と、注入信号生成部１０１と、サンプリング回路１０７と、周波数同期信号発生手段である周波数同期信号生成部１１０と、メモリー１１６とを備える。
【００２４】
注入同期発振器１００は、複数の遅延回路１０５と、少なくとも１個のクロック注入回路１０６とを備えて構成され、遅延回路１０５とクロック注入回路１０６を従属接続してリング発振器を構成する。注入同期発振器１００の発振周波数は、発振周波数制御電圧ＶＣＮＴで制御される。
注入同期発振器１００では、自走（フリーラン）周波数で発振したとき、自走周波数に近い周波数の注入信号ＩＮＪをクロック注入回路１０６から注入すると、注入同期現象によって注入同期発振器１００の発振信号（クロック）が注入信号ＩＮＪに同期する。このため、注入信号ＩＮＪを、受信データから生成し、注入同期発振器１００に注入することで、発振器のクロックを受信信号に同期することができる。クロックデータリカバリー装置は、この原理を用いて受信データから同期クロックとデータを再生する。
【００２５】
注入信号生成部１０１は、受信データＲＸＤＴからデータエッジを検出して、注入同期発振器１００のクロック注入回路１０６に入力する注入信号ＩＮＪを生成する。注入信号生成部１０１で発生する注入信号ＩＮＪは受信データＲＸＤＴのエッジに同期したデータである。以上の注入同期発振器１００、注入信号生成部１０１の構成は、第１実施形態に係るクロックデータリカバリー装置１０の注入同期発振器１００、注入信号生成部１０１と同じである。
周波数同期信号生成部１１０は、電圧制御発振器１０９と、基準周波数検出器である周波数検出部１１２と、チャージポンプ・ループフィルタ部１１３と、分周器１１１とを備える。電圧制御発振器１０９は注入同期発振器１００と同じ回路構成を備え、周波数トレーニングモードにおいて注入同期発振器１００の発振を再現する回路として使用される。ここで、周波数検出部１１２、チャージポンプ・ループフィルタ部１１３とは、位相同期回路として動作する。
【００２６】
分周器１１１は、受信データＲＸＤＴを分周比Ｎで分周する。これにより、周波数同期信号生成部１１０では、電圧制御発振器１０９が受信データＲＸＤＴのＮ倍の周波数でロックされる。この動作は一般的なＰＬＬの周波数逓倍動作と同じ動作をなす。
ここで、周波数同期信号生成部１１０の電圧制御発振器１０９は注入同期発振器１００と同じ回路としている。このため、周波数同期信号生成部１１０で得られた周波数制御電圧ＶＣＮＴＤをそのまま注入同期発振器１００に供給すれば、注入同期発振器１００でも同一の発振周波数が得られることとなる。第２実施形態に係るクロックデータリカバリー装置５０は、これを基本的な動作原理とする。
【００２７】
しかし、クロックデータリカバリー装置５０では、周波数トレーニングモードにおいて得た、周波数検出量ＰＬＬの周波数制御電圧ＶＣＮＴＤを注入同期発振器１００の周波数制御電圧ＶＣＮＴに直接接続せずに、一端、メモリー１１６に格納する。そして、クロックデータリカバリーモードにおいて、このメモリー１１６から周波数制御電圧ＶＣＮＴを取得して注入同期発振器１００に入力する。
メモリー１１６には、ＡＤ変換器１１４と、ＤＡ変換器１１５とが接続され、周波数制御電圧ＶＣＮＴＤをＡＤ変換器１１４でデジタルデータに変換し、この発振周波数制御信号ＣＮＴをメモリー１１６に格納する。そして、メモリー１１６に格納した発振周波数制御信号ＣＮＴをＤＡ変換器１１５でアナログデータに変換して周波数制御電圧ＶＣＮＴとして注入同期発振器１００に入力する。ここで、直接チャージポンプ・ループフィルタ部１１３からの周波数制御電圧ＶＣＮＴＤを注入同期発振器１００に入力しないのは、クロックデータリカバリーモードにおいて、周波数制御電圧ＶＣＮＴを保持しておく必要があるためである。
【００２８】
次に第２実施形態に係るクロックデータリカバリー装置５０の全体動作について説明する。クロックデータリカバリー装置５０では、受信データからクロックとデータを再生するクロックデータリカバリーモードの前に、周波数同期を行う周波数トレーニングモードを実行する。
まず、クロックデータリカバリー装置５０の周波数トレーニングモードでの動作について説明する。周波数トレーニングモードでは、周波数同期信号生成部１１０において電圧制御発振器１０９の発振クロックの周波数同期を行う。即ち電圧制御発振器１０９の発振周波数が受信データに埋め込まれた基準となるクロック（エンベディッドクロック）と同期させる。このため、受信データとして周波数トレーニング用のパルスデータ（トレーニングクロック）を入力する。こトレーニングクロックは、送信回路の仕様で取り決められたパルスデータである。
【００２９】
周波数同期信号生成部１１０は、上記にように分周器１１１を備える周波数逓倍回路を構成しており、分周器１１１の分周比をＮとすると、受信データＲＸＤＴのＮ倍の周波数で発振するバイアス電圧ＶＣＮＤＴを生成する。この周波数同期信号生成部１１０の動作は、一般的な周波数逓倍回路（例えば、ＰＬＬ：Phase Locked Loop）と同様である。即ち、動作が開始されてから整定時間が経過すると電圧制御発振器１０９の周波数制御電圧ＶＣＮＴＤがロックして整定する。整定時以上の時間が経過してからの周波数制御電圧ＶＣＮＴＤをＡＤ変換器１１４でデジタルデータに変換してメモリー１１６に保持して周波数トレーニングを終了する。
【００３０】
次に、クロックデータリカバリー装置５０のクロックデータリカバリーモードでの動作について説明する。クロックデータリカバリーモードでは、注入同期発振器１００の発振クロックの位相同期を行い、入力データからクロック及びデータを復元する。注入同期発振器１００の発振クロックの位相を、受信データＲＸＤＴのエンベディッドクロックの位相と同期させる。
クロックデータリカバリーモードの開始前、注入同期発振器１００に、メモリー１１６に保持されている発振周波数制御信号ＣＮＴをＤＡ変換器１１５でアナログ変換した周波数制御電圧ＶＣＮＴを入力する。これにより、注入同期発振器１００は受信データＲＸＤＴに周波数同期した再生クロックＣＤＲＣＫを発生させる。
【００３１】
その後、クロックデータリカバリー装置５０がクロックデータリカバリーモードで動作を開始すると、通常のデータパターンが受信データＲＸＤＴに入力される。受信データＲＸＤＴは注入信号生成部１０１に入力されて、注入信号ＩＮＪが生成される。その注入信号ＩＮＪが注入同期発振器１００に入力されると、受信データと注入同期発振器１００の発振クロックの位相同期が行われ、受信データＲＸＤＴに位相同期した再生クロックＣＤＲＣＫが生成される。受信データＲＸＤＴを再生クロックＣＤＲＣＫでリタイミングすることで再生クロックＣＤＲＤＴが得られる。
なお、クロックデータリカバリー装置５０の周波数トレーニングモードでの動作は、クロックデータリカバリーモードに入る前に少なくとも１回行う必要がある。周波数トレーニングモードは、温度や電源電圧の変動による発振周波数の変動に対応するために、所定の時間間隔、定められたイベントを行う直前に行うことで正確な周波数同期を実現できる。
【００３２】
このクロックデータリカバリー装置１０は、シリアルデータ受信装置に配置される装置である。データを送信するシリアルデータ送信装置は、シリアルデータ受信装置に対してトレーニングクロックを与えるトレーニングモードから、通常のデータパターンを送信するクロックデータリカバリーモードに遷移する必要がある。この遷移は、シリアルデータ受信装置の周波数同期が完了した後に行う必要がある。
上記遷移を実現する構成として、例えば、シリアルデータ送信装置とシリアルデータ受信装置との間に接続線を配置して、この接続線を介してシリアルデータ受信装置から周波数同期が完了した旨の通知を行うように構成することができる。この通知をトリガーとして、シリアルデータ送信装置はクロックデータリカバリーモードに遷移すればよい。
また、例えば、シリアルデータ送信装置がシリアルデータ受信装置に対して一定のトレーニングタイムを与えるようにしてもよい。即ち、シリアルデータ送信装置はトレーニングクロックを出力した後、シリアルデータ受信装置が周波数同期を完了可能な所定の時間待機して、クロックデータリカバリーモードに遷移すればよい。
【００３３】
このクロックデータリカバリー装置５０を備えたシリアルデータ受信措置は、クロックデータリカバリーモードにおいて、受信データに同期した基準クロックを用いることなく、注入同期発振器１００のクロックを受信データに同期させることができる。このため受信データと同期している基準クロックを供給する必要がなく、安価な構成で周波数同期動作を高速かつ低消費電力で行うことができる。
【００３４】
次に第２実施例に係るクロックデータリカバリー装置を備えたシリアルデータ受信装置とシリアルデータ送信装置とからなるシリアルデータ通信装置について説明する。図５は図４に示したクロックデータリカバリー装置を備えたシリアルデータ通信装置を示す図である。シリアルデータ通信装置７０は、シリアルデータ送信装置２０と、シリアルデータ受信装置６０とを備える。シリアルデータ送信装置２０とシリアルデータ受信装置６０とはデータ線７１と、シリアルデータ受信装置６０のトレーニング状態をシリアルデータ送信装置２０に伝送するステータス線７２とで接続されている。
シリアルデータ送信装置２０は一般的なシリアルデータ送信回路として、シリアライズ回路（ＳＥＲ）２１と、駆動回路（ＤＲＶ）２２とを備える。そして、１０ｂｉｔのパラレルデータをシリアルデータ（ＳＤＡＴＡ）としてデータ線７１からシリアルデータ受信装置３０に伝送する。
【００３５】
このシリアルデータ通信装置７０では、周波数トレーニングモードとクロックデータリカバリーモードのステータスＴＭＯＤＥをステータス線７２で伝送する。そのために、シリアルデータ受信装置３０は周波数トレーニングモードが完了していることを判断するためのロック検出部１１７を備えている。ロック検出部１１７は周波数同期信号生成部１１０の電圧制御発振器の制御電圧が整定しているかを検出するものである。ロック検出部１１７が検出した電圧制御発振器１０９の制御電圧が制定していれば、周波数同期信号生成部１１０のＰＬＬがロックしていることが判明する。これにより、周波数トレーニングモードが完了したと判定でき、シリアルデータ受信装置６０は、ロック検出部１１７からステータスＴＭＯＤＥを出力する。
【符号の説明】
【００３６】
１０…クロックデータリカバリー装置、２０…シリアルデータ送信装置、３０…シリアルデータ受信装置、４０…シリアルデータ通信装置、５０…クロックデータリカバリー装置、６０…シリアルデータ受信装置、７０…シリアルデータ通信装置、１００…注入同期発振器、１０１…注入信号生成部、１０２…制御信号生成部、１０３…周波数検出部（基準周波数検出手段）、１０４…発振周波数制御部、１０５…遅延回路、１０６…クロック注入回路、１０７…サンプリング回路、１０９…電圧制御発振器、１１０…周波数同期信号生成部、１１１…分周器、１１２…周波数比較器、１１３…チャージポンプ・ループフィルタ、１１４…ＡＤ変換器、１１５…ＤＡ変換器、１１６…メモリー、１１７…ロック検出部
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開２０１１−８２９５４公報
【非特許文献】
【００３８】
【非特許文献１】Fukuda et al “A 12.3mW 12.5-Gb/s Complete Transceiver in 65-nm CMOS Process ”IEEE Journal of Solid-State Circuits vol.45 No.12 pp.2838-2849
【図１】
2014154973.tif 000003
【図２】
2014154973.tif 000004
【図３】
2014154973.tif 000005
【図４】
2014154973.tif 000006
【図５】
2014154973.tif 000007