(57)【要約】【課題】簡易な構成によりイコライザ量の自動調整を可能とすることを目的とする。【解決手段】シリアル通信を行う送信装置及び受信装置を有する送受信システムであって、前記送信装置は、所定のパターンを有する信号を送信する送信部を有し、前記受信装置は、受信した前記信号を、イコライザ量の設定値に応じてイコライズ処理する受信部と、前記受信部によってイコライズ処理されたデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング部と、前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御部と、を有する送受信システムを提供する。【選択図】図１
2014171098.tif 000002
【特許請求の範囲】
【請求項１】
シリアル通信を行う送信装置及び受信装置を有する送受信システムであって、
前記送信装置は、所定のパターンを有する信号を送信する送信部を有し、
前記受信装置は、
受信した前記信号を、イコライザ量の設定値に応じてイコライズ処理する受信部と、
前記受信部によってイコライズ処理されたデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング部と、
前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御部と、
を有する、送受信システム。
【請求項２】
前記所定のパターンは、所定数連続する０の後に、１が一つ付加されるデータのパターンであるか、又は、所定数連続する１の後に、０が一つ付加されるデータのパターンであり、
前記制御部は、前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに含まれる、一つ付加された前記データに対応するデータのビット長が、所定の長さ以上である場合に、前記イコライザ量の設定値が適切であると判断する、
請求項１に記載の送受信システム。
【請求項３】
前記制御部は、前記受信部によってイコライズ処理されたデータと、該データから分離された再生クロックの周波数が一致する場合に、ロック信号を前記送信装置に送信し、
前記送信装置は、前記ロック信号の受信に応じて、前記所定のパターンを有する信号を送信する、
請求項１又は２に記載の送受信システム。
【請求項４】
前記制御部は、前記イコライザ量の設定値が適切であると判断した場合に、設定完了信号を前記送信装置に送信し、
前記送信装置は、前記設定完了信号の受信に応じて、データの送信を開始する、
請求項２に記載の送受信システム。
【請求項５】
前記送信装置は、前記送信部の送信する信号を強調する強調部をさらに有する、
請求項１乃至４の何れか一項に記載の送受信システム。
【請求項６】
シリアル通信を行う送信装置及び受信装置を有する送受信システムで実行される送受信方法であって、
前記送信装置が、所定のパターンを有する信号を送信する送信段階と、
前記受信装置が、受信した前記信号を、イコライザ量の設定値に応じてイコライズ処理する受信段階と、
前記受信段階においてイコライズ処理したデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング段階と、
前記サンプリング段階においてサンプリングしたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御段階と、
を有する、送受信方法。
【請求項７】
送信装置とシリアル通信を行う受信装置であって、
前記送信装置から受信した所定のパターンを有する信号を、イコライザ量の設定値に応じてイコライズ処理する受信部と、
前記受信部によってイコライズ処理されたデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング部と、
前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御部と、
を有する、受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信システム、送受信方法及び受信装置に関する。
【背景技術】
【０００２】
クロックをデータに埋め込んだエンベデッドクロック方式の、高速シリアル通信を行う送受信システムが知られている。このような高速シリアル通信では、データレートは、数百Mbps〜数Gpbs程度となる。送受信システムは、送信回路と受信回路とを有し、各回路は、半導体集積回路で構成される。また、送信回路と受信回路を接続する伝送路は、ＰＣＢ（Poly Chlorinated Biphenyl）上のパターンか、あるいは、コネクタを介したケーブルにより構成される。
【０００３】
このような送受信システムにおいて、伝送路の距離が長くなったり、データレートが高速化したりすると、伝送路の周波数特性により、シリアル信号が減衰することが知られている。このシリアル信号の減衰を、送信回路で予め補償する方法として、高周波の信号を強調するエンファシスが知られている。また、そのような減衰を受信回路で補償する方法として、受信回路において、伝送路の逆特性をかけることで、高周波の信号を補償するイコライザが知られている。
【０００４】
信号の減衰は、伝送路の特性やデータレートによって変動するため、送受信システムの種類によって、減衰特性が異なる。そのため、受信回路を有するデバイスは、イコライザ量を、システムに応じて調整できることが好ましい。例えば、特許文献１では、受信回路において信号のアイパターンを検出し、システムに最適なイコライザ量を設定する方法が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のイコライザ量自動設定方法は、アイパターンを検出するため、信号の振幅方向の値を検出する必要があり、また、信号の1UI(Unit Interval)に対して数倍のオーバーサンプリングを行うため、非常に高速なADCを必要としていた。また、ある一定期間のデータパターンに対して、その検出データを保持するため、大きな量のメモリが必要になるという問題があった
本発明は、このような問題に鑑みてなされたものであり、簡易な構成によりイコライザ量の自動調整を可能とすることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し目的を達成するため、本発明の一実施形態における送受信システムは、
シリアル通信を行う送信装置及び受信装置を有する送受信システムであって、
前記送信装置は、所定のパターンを有する信号を送信する送信部を有し、
前記受信装置は、
受信した前記信号を、イコライザ量の設定値に応じてイコライズ処理する受信部と、
前記受信部によってイコライズ処理されたデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング部と、
前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御部と、
を有する。
【０００７】
また、本発明の一実施形態における送受信方法は、
シリアル通信を行う送信装置及び受信装置を有する送受信システムで実行される送受信方法であって、
前記送信装置が、所定のパターンを有する信号を送信する送信段階と、
前記受信装置が、受信した前記信号を、イコライザ量の設定値に応じてイコライズ処理する受信段階と、
前記受信段階においてイコライズ処理したデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング段階と、
前記サンプリング段階においてサンプリングしたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御段階と、
を有する。
【０００８】
また、本発明の一実施形態における受信装置は、
送信装置とシリアル通信を行う受信装置であって、
前記送信装置から受信した所定のパターンを有する信号を、イコライザ量の設定値に応じてイコライズ処理する受信部と、
前記受信部によってイコライズ処理されたデータを、該データのデータレートより高いデータレートでサンプリングするサンプリング部と、
前記サンプリング部によってサンプリングされたデータのうち、前記所定のパターンに対応するデータの変化に基づいて、前記イコライザ量の設定値を制御する制御部と、
を有する。
【発明の効果】
【０００９】
本発明の一実施形態における送受信システムにより、簡易な構成によりイコライザ量の自動調整が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態における送受信システムの機能ブロックを表す図。
【図２】本発明の一実施形態における送受信システムの処理を表すフローチャート。
【図３】本発明の一実施形態における受信部の構成例を表す図。
【図４】本発明の一実施形態における受信部の可変抵抗の構成例を表す図。
【図５】本発明の一実施形態における分離部の構成例を表す図。
【図６】本発明の一実施形態における分離部のＶＣＯの構成例を表す図。
【図７】本発明の一実施形態における分離部のＯＶＳ部の構成例を表す図。
【図８】受信部と分離部により処理される信号を説明する図。
【図９】受信部と分離部により処理される信号を説明する図（信号が劣化した場合）。
【図１０】受信部と分離部により処理される信号を説明する図（適切に補償した場合）。
【図１１】本発明の一実施形態における制御部の処理を表すフローチャート。
【図１２】本発明の一実施形態における送受信システムの機能ブロックを表す図（第二の実施形態）。
【図１３】本発明の一実施形態における送受信システムの処理を表すフローチャート（第二の実施形態）。
【図１４】本発明の一実施形態における送受信システムの機能ブロックを表す図（第三の実施形態）。
【図１５】本発明の一実施形態における送受信システムの処理を表すフローチャート（第三の実施形態）。
【図１６】本発明の一実施形態における送受信システムの機能ブロックを表す図（第四の実施形態）。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
１．  第一の実施形態
２．  第二の実施形態
３．  第三の実施形態
４．  第四の実施形態
【００１３】
≪  １．  第一の実施形態  ≫
図１は、本発明の一実施形態における送受信システム１の機能ブロック図である。送受信システム１は、シリアル通信を行う送信装置１０及び受信装置２０を有する。送信装置１０は、例えば、送信側のデバイスに含まれる送信回路によって実現され、受信装置２０は、例えば、受信側のデバイスに含まれる受信回路によって実現される。送信装置１０と受信装置２０は、伝送路によって接続されている。
【００１４】
送信装置１０は、送信部１０１を有する。送信部１０１は、差動信号を送信可能なトランシーバによって実現され、伝送路を介して、高速シリアル信号を受信装置２０に送信する。
【００１５】
受信装置２０は、受信部２０１と、分離部２０２と、制御部２０３とを有する。受信部２０１は、差動信号を受信可能なレシーバによって実現され、送信装置１０から受信した差動信号を受信する。また、受信部２０１は、後述する、制御部２０３から入力された、イコライザ量の設定値を表す、イコライザ量設定信号を受信する。受信部２０１は、差動信号を、イコライザ量設定信号に従って補償（イコライズ処理）し、２値化データを、後述する、分離部２０２に出力する。受信部２０１の詳細については、後に、図３、図４を用いて説明する。
【００１６】
分離部２０２は、ＣＤＲ（Clock Data Recovery）回路によって実現され、受信部２０１から受け取った２値化データから、再生クロックを分離する。また、分離部２０２は、受け取った２値化データを、データレートのn倍のサンプリングクロックで、オーバーサンプリングする。このように、オーバーサンプリングにより取得したデータを、ＯＶＳ（Over Sampling）データと呼ぶ。そして、分離部２０２は、nビットのＯＶＳデータと、再生クロックを、後述する、制御部２０３に出力する。分離部２０２の詳細については、後に、図５−図７を用いて説明する。
【００１７】
制御部２０３は、ＣＰＵによって実現され、分離部２０２から受け取ったＯＶＳデータと再生クロックにより、データを復元し、その復元データを出力する。また、制御部２０３は、イコライザ量設定信号を、受信部２０１に渡す（詳しくは後述する）。
【００１８】
図２は、本発明の一実施形態における送受信システム１による、イコライザ量調整の処理手順を示すフローチャートである。図２は、送信装置１０と受信装置２０のそれぞれの処理手順を示している。以下、手順に沿って説明する。
【００１９】
まず、送信装置１０は、「0101」が連続するデータを送信する（ステップＳ１０１）。このデータは、受信装置２０の分離部２０２が、周波数をロックするために用いるデータ信号である。
【００２０】
次に、送信装置１０は、固定時間の経過後に（ステップＳ１０２）、固定パターンのデータ送信を開始する（ステップＳ１０３）。固定時間は、受信装置２０の分離部２０２の特性から推測される、周波数ロック時間に基づいて設定される。つまり、送信装置１０は、受信装置２０が周波数をロックしたと判断できる時間に、固定パターンのデータ送信を開始する。
【００２１】
固定パターンのデータ送信とは、例えば、
「0011111010_1010101010_1100000101_0101010101」
のような、４０ビットのデータを、繰り返し送信することを意味する。固定パターンは、５つの連続するデータ「1」(又は「0」)（以下、５Ｔと表現する）の後に、データ「0」(又は「1」)を１つ付加した（以下、１Ｔと表現する）データ（５Ｔ１Ｔと表現する）を含むことが望ましい。なお、連続するデータの数は、５でなくてもよく、予め定められた所定数であってもよい。
【００２２】
５Ｔのようなパターンのデータは、周波数として低い（遅い）信号であり、１Ｔのようなパターンのデータは、周波数として高い（速い）信号である。従って、これらのデータが伝送路を通過すると、伝送路の周波数特性により、一般的には、１Ｔのパターンのデータの方が、５Ｔのパターンのデータより減衰する。このような特性を利用し、本発明の一実施形態における送信装置１０が送信する固定パターンのデータは、伝送路による影響が顕著に観測され、イコライザの効果を測定しやすい、５Ｔ１Ｔのパターンを含むように構成される。
【００２３】
送信装置１０は、固定パターンのデータを送信開始してから、ある固定時間が経過したら（ステップＳ１０４）、通常のデータ送信を開始する（ステップＳ１０５）。固定時間は、受信装置２０で予め見積もられた、イコライザ量調整にかかる時間に応じて設定される。
【００２４】
一方、受信装置２０は、「0101」が連続するデータを受信すると、分離部２０２の動作を開始させる（ステップＳ２０１）。分離部２０２は、受信したデータを用いて、周波数と位相がロックしたクロック（再生クロック）を生成する（ステップＳ２０２）。再生クロックの周波数と位相がロックするまでの過渡状態の時間は、分離部２０２のループ帯域などの特性により決定される。
【００２５】
分離部２０２の周波数ロック時間に基づいて設定された固定時間の経過後に、受信装置２０は、送信装置１０から送信された固定パターンのデータを受信する（ステップＳ２０３）。受信装置２０は、固定パターンを受信した後に、イコライザ量設定の期間に入る。
【００２６】
イコライザ量を設定するためのイコライザ量設定信号は、例えば４ビットのデータである。まず、イコライザ量設定信号「0000」を設定する。この時、イコライザ量（高周波側(１Ｔ信号)と低周波側(５Ｔ信号)のゲインの差）は、最小となる。イコライザ量設定信号をインクリメントするごとに、イコライザ量は大きくなるものとする。イコライザ量設定信号を設定した後に、固定データ検出を行う（ステップＳ２０５）。
【００２７】
ここで、固定データについて説明する。分離部２０２は、２値化データを、データレートのn倍のサンプリングクロックでオーバーサンプリングして、ＯＶＳデータを生成する。ここで、ｎ＝４であるものとすると、例えば「0101」という２値化データが入力された場合、生成されるＯＶＳデータは、順に、「0000」、「1111」、「0000」、「1111」となる（以後、「0000_1111_0000_1111」と表現する）。
【００２８】
ここで、先述の５Ｔ１Ｔというパターン(例えば「111110」)に対応して生成されるＯＶＳデータは、「1111_1111_1111_1111_1111_0000」となるのが理想である。しかしながら、伝送路の周波数特性により減衰した信号は、例えば、
「1111_1111_1111_1111_1111_1100」又は「1111_1111_1111_1111_1111_1110」となる。より減衰した場合には、１Ｔのパターンに対応するデータが、消滅することもある。
【００２９】
このような場合には、通信エラーを回避するため、イコライザにより補償する必要がある。適切なイコライザ量が設定されると、ＯＶＳデータは、
「1111_1111_1111_1111_1111_0000」又は「1111_1111_1111_1111_1111_1000」となる。周波数上、最も差が大きくなる５Ｔ１Ｔ(仮に５Ｔを最長としているが、５Ｔでなくてもよい。)というパターンにおいて、１Ｔのパルス幅減衰が最も大きいと考えられる。よって、受信装置２０の制御部２０３は、１Ｔのパターンのパルス幅（ビット長）を検出し、イコライザ量が適切かどうかを判断する。
【００３０】
固定データの説明に戻ると、固定データは、上記の５Ｔのパターンに対応するＯＶＳデータのことを指す。すなわち、上記の例では、２０個の連続する「1」のデータ
「1111_1111_1111_1111_1111」である。制御部２０３は、例えば、先述の40ビットデータ「0011111010_1010101010_1100000101_0101010101」
の例では、固定データ「1111_1111_1111_1111_1111」を検出すると、次のデータは「0」であることがわかっているため、そのデータ「0」のパルス幅を測定することになる。
【００３１】
ここで、ＯＶＳデータの連続する「1」は、必ずしも２０個ではなく、１９個、２１個又は２２個であることもある。そのため、制御部２０３は、これらの場合も想定して、固定データを検出するよう設定される必要がある。また、制御部２０３は、データ「0」のパルスが消えてしまう場合にも対応できるように構成される必要がある。
【００３２】
このように、５Ｔのパターンのデータの後の、１Ｔのパルス幅を測定し、そのパルス幅が適切な値であると判定すると（ステップＳ２０６のＹｅｓ）、イコライザ量を決定し、設定完了となる（ステップＳ２０７）。例えば、上記の例では、ＯＶＳデータとしてパルス幅が、所定のビット数以上（例えば、３ビット又は４ビット）であれば、適切であると判定する。ここで、ＯＶＳデータとしてのパルス幅が、所定のビット数より小さい（例えば、０、１又は２ビット）であった場合には（ステップＳ２０６のＮｏ）、イコライザ量設定信号をインクリメントして、再度、イコライザ量設定を行う（ステップＳ２０４−Ｓ２０６）。
【００３３】
なお、イコライザ量設定信号を最大（例えば、「1111」）にしても、パルス幅が適切（上の例では、３又は４）にならない場合には、イコライザ量設定信号を最大値に設定し、処理を終了してもよい。
【００３４】
図３は、本発明の一実施形態における受信装置２０の受信部２０１の回路構成の例を示す図である。受信部２０１は、イコライザ２１１と、２値化部２１２を有する。
【００３５】
イコライザ２１１は、差動信号（入力Ｐ、入力Ｍ）が入力されると、イコライザ量設定信号に従ってイコライザ量を設定し、補償された差動信号を、２値化部２１２に出力する。
【００３６】
２値化部２１２は、入力された差動信号を、２値化データとして出力する。
【００３７】
なお、差動信号（入力Ｐ、入力Ｍ）の間には、終端抵抗が配置される。この終端抵抗は、一般的に、送信装置１０を構成する回路の出力抵抗や、伝送路の特性インピーダンスと同じ値に設定される。
【００３８】
また、イコライザ量設定信号は、可変抵抗２１３に入力され、抵抗値を調整する。この可変抵抗の抵抗値が変わることにより、イコライザ量が変動する。高周波信号の場合には、並列に接続された抵抗に電流が流れることにより、ゲインが大きくなる反面、低周波信号の場合には、可変抵抗２１３によりゲインが制限される。
【００３９】
このように、イコライザ２１１により、高周波の信号は強調され、低周波の信号は減衰される。これにより、伝送路の周波数特性による高周波信号の減衰が補償される。また、２値化部２１２は、予め定められた閾値により、信号のハイ・ローを判定し、方形波に近い信号を、２値化データとして出力する。
【００４０】
図４は、図３に示される可変抵抗２１３の構成例を示す図である。可変抵抗２１３は、抵抗Ｒと並列に接続された抵抗Ｒ０、Ｒ１、Ｒ２、Ｒ３と、各抵抗にスイッチとして機能するPchトランジスタ(PchTr)とを含む。PchTrは、ゲート電圧が０である場合に、オン状態となり導通する。よって、イコライザ量設定信号が「0000」である場合に、すべてのスイッチがオンし、可変抵抗２１３の抵抗値は最小となる。可変抵抗２１３の抵抗値が小さい場合には、図３のイコライザ２１１のイコライザ量は、最小となる。
【００４１】
一方で、イコライザ量設定信号が「1111」である場合には、スイッチは全てオフ状態となり、可変抵抗２１３の抵抗値は最大（Ｒ）となる。可変抵抗２１３の抵抗値が大きい場合には、図３のイコライザ２１１のイコライザ量は、最大となる。
【００４２】
図５は、本発明の一実施形態における受信装置２０の分離部２０２の回路構成の例を示す図である。分離部２０２は、位相比較器（ＰＤ）２２１と、チャージポンプ（ＣＰ）２２２と、フィルタ２２３と、ＶＣＯ（Voltage Controlled Oscillator）２２４と、ＯＶＳ部（OVerSampling）部２２５とを有する。ＰＤ２２１、ＣＰ２２２、フィルタ２２３、ＶＣＯ２２４のループによって、一般的な位相同期回路（ＰＬＬ；Phase Locked Loop）が構成されている。
【００４３】
ここで、ＶＣＯ２２４は、ｎ相のサンプリングクロックを出力し、ＶＣＯ２２４の発振周波数の位相をn等分する。例えば、ＶＣＯ２２４の発振周波数を２ＧＨｚとし、ｎ＝４とした場合には、各サンプリングクロックの位相差は、
（１／２ＧＨｚ）÷４相=１２５［ps］
となる。この４位相のサンプリングクロックは、ＯＶＳ部２２５に全て入力されるが、そのうちの一つがＰＤ２２１にも入力される（但し、ＰＤ２２１の構成によっては、２つが入力され得る）。ここで、ＰＤ２２１、ＣＰ２２２、フィルタ２２３は、一般的なＰＬＬで用いられる回路を利用可能であるため、ここでの説明は省略する。
【００４４】
図６は、図５に示されるＶＣＯ２２４の構成例を示す図である。ＶＣＯ２２４は、４段の差動バッファをリング型に接続した、リング型発振器である。差動バッファは、vcontが入力される。遅延時間は、vcontの値に応じて決定される。従って、ＶＣＯ２２４は、vcontにより発振周波数が決定される、電圧制御発振器となっている。ＶＣＯ２２４は、4段リングの8つのノードのうち、お互いに90度ずつ位相のずれた4つのノードを、サンプリングクロックとして出力する。
【００４５】
図７は、図５に示されるＯＶＳ部２２５の構成例を示す図である。ＯＶＳ部２２５は、２値化データと、４相のサンプリングクロックを入力として受信し、再生クロックと、４ビットのＯＶＳデータを出力する。ＯＶＳ部２２５は、最初に４位相（図７のｃｋ０、ｃｋ１、ｃｋ２、ｃｋ３）により２値化データをサンプリングし、その後、ｃｋ０と同期する形で、ＯＶＳデータを出力する。
【００４６】
図８を用いて、これまで説明してきた受信部２０１と分離部２０２の動作を説明する。図８に示される差動入力信号は、受信部２０１に入力される信号であり、「010」というパターンの、伝送路による減衰のない理想的な信号である。受信部２０１は、この信号を２値化し、図８の２値化データを生成する。分離部２０２は、この2値化データをオーバーサンプリングし、ＯＶＳデータ「0000_1111_0000」を出力する。
【００４７】
しかしながら、実際には、伝送路の周波数特性により信号が劣化してしまう。このような場合の信号の波形について、図９を用いて説明する。
【００４８】
図９に示される差動出力信号は、送信装置１０から出力された直後の、理想的な信号であり、「01111101010」というパターンのデータである。この信号は、伝送路を通ることによって、劣化する。
【００４９】
図９に示される差動入力信号は、受信部２０１によるイコライザ処理がなされた後の波形を示しているが、イコライザ量が小さく、不足している場合の波形を示している。差動入力信号における、データが「１」の部分（５Ｔのパターンの部分）は、周波数が低いため、振幅が大きくなっている。これに対し、１Ｔのパターンの部分は、周波数が高いため、減衰が大きく、振幅が小さくなっている。
【００５０】
ここで、５Ｔのパターンのデータの直後の１Ｔのパターンのデータに着目すると、１Ｔのデータは、直前の５Ｔのデータの振幅が大きいため、波形が２値化の閾値を超える時間が遅れ、結果として、１Ｔのデータのパルス幅が小さくなっている。図９において、１Ｔのパターンに対応するＯＶＳデータは、データ「0」が４個出力される（パルス幅４）ことが理想であるが、図９では、データ「0」が１個出力されている。
【００５１】
受信装置２０の制御部２０３は、ＯＶＳデータから復元データを生成するが、特に、図９で示したような状態が生ずると、復元データを正確に生成することが困難となる（通信エラーが起こる）。そこで、本発明の一実施形態における受信装置２０は、適切なイコライザ量を設定して適用することで、パルス幅を理想に近づけ、通信エラーを抑制することができる。
【００５２】
図９において「データ1連続区間」として示す部分が、図２のステップＳ２０５における固定データ検出の固定データに相当する部分である。制御部２０３は、この固定データを検出し、次のデータのパルス幅を測定することで、イコライザ量が適切かどうかを判断する。
【００５３】
図１０は、適切なイコライザ量が設定された場合の信号の波形を説明する図である。差動出力信号は、図９と同じデータである。差動入力信号は、受信部２０１によるイコライザ処理がなされた後の波形を示している。適切にイコライザが適用されたことにより、図９と比較して、１Ｔのパターンに対応する波形の振幅が大きくなっており、５Ｔのパターンの直後の１Ｔのパターンのパルス幅が適切な値となっている（パルス幅３）。制御部２０３は、このような状態をもたらすイコライザ量を決定し、処理を終了する。
【００５４】
図１１は、本発明の一実施形態における受信装置２０の制御部２０３の処理手順を表すフローチャートである。制御部２０３は、例えば、デジタル論理回路で設計される。
【００５５】
まず、制御部２０３は、イコライザ量調整処理がスタートすると（ステップＳ３０１）、イコライザ量を設定する（ステップＳ３０２）。イコライザ量を設定するイコライザ量設定信号は、例えば、４ビットのデータである。制御部２０３は、最初に、イコライザ量設定信号「0000」を設定する。この時、イコライザ量（高周波側(１Ｔ信号)と低周波側(５Ｔ信号)のゲインの差）は最小となる。後に、イコライザ量設定信号をインクリメントすると、イコライザ量は大きくなる。
【００５６】
制御部２０３は、イコライザ量設定信号を設定後、固定データ検出を行う（ステップＳ３０３）。固定データは、上述したように、例えば、受信データパターンが、５Ｔ１Ｔのようなパターンである場合には、５Ｔのパターンに対応するＯＶＳデータである。例えば、ｎ＝４の場合には、固定データは、「1111_1111_1111_1111_1111」である。ただし、必ずしも２０個の「1」が続くとは限らず、１９個、２１個、２２個等の場合も想定されるため、これらの固定データにも対応できるよう構成される必要がある。
【００５７】
制御部２０３は、固定データを検出すると、後続のデータのデータ幅の測定を行う（ステップＳ３０４）。後続のデータとは、５Ｔのパターンの後の、１Ｔのパターンのデータである。受け取ったＯＶＳデータのうち、連続する「1」のデータ後の、「0」の数が、１Ｔのパターンのデータのパルス幅となる。
【００５８】
１Ｔのパターンのデータのパルス幅が所定数以上（例えば、ｎ＝４のとき、３又は４））、適切なイコライザ量が設定されると判断できるため（ステップＳ３０５のＹｅｓ）、制御部２０３は、その時のイコライザ量を、適切なイコライザ量として決定する（ステップＳ３０６）。
【００５９】
一方、制御部２０３は、パルス幅が、１又は２の場合には、イコライザ量が不十分であると判断し（ステップＳ３０５のＮｏ）、イコライザ量設定信号を１インクリメントして、ステップＳ３０２−Ｓ３０５の処理を繰り返す。
【００６０】
さらに、１Ｔのパターンのデータのパルス幅が０となる可能性もある。そこで、制御部２０３は、連続する「1」が２４個以上となる場合には、１Ｔのパターンのデータが消滅したものと判断し、イコライザ量設定信号を１インクリメントして、ステップＳ３０２−Ｓ３０５の処理を行っても良い。
【００６１】
また、図１１には示されていないが、制御部２０３は、入力されるＯＶＳデータのうち、適切なビットを復元データとして生成する。
【００６２】
以上のように、本発明の一実施形態における受信装置２０を用いることで、高速なＡＤＣや、検出データを保持するメモリが不要となる、簡易な構成で、イコライザ量を自動調整することができる。
【００６３】
≪  ２．  第二の実施形態  ≫
図１２は、第二の実施形態における送受信システム１Ａの機能ブロック図である。図１に示した送受信システム１と異なり、送信装置１０Ａに送信制御部１０２が追加されている。また、受信装置２０Ａの制御部２０３Ａに２値化データが入力され、制御部２０３Ａから周波数ロック信号が出力されている。
【００６４】
図１３は、第二の実施形態における送受信システム１Ａの、送信装置１０Ａ及び受信装置２０Ａによる、イコライザ量調整の処理手順を示すフローチャートである。図１３のフローチャートは、第一の実施形態における処理のフローを示した図２と対応している。
【００６５】
図１３に示すフローでは、図２におけるステップＳ１０２の「固定時間経過」のステップが削除されている。受信装置２０Ａの制御部２０３Ａは、２値化データと再生クロックの周波数を観測し、周波数がロックしたと判断したら、周波数ロック信号を、送信装置１０Ａの送信制御部１０２へ送信する（ステップＳ５０２）。
【００６６】
送信装置１０Ａの送信制御部１０２は、周波数ロック信号を受信した後に、固定パターン送信を開始する（ステップＳ４０２）。これによって、ステップＳ４０１の「0101データ送信」を固定時間継続しなくとも、周波数がロックしたことを検知して固定パターン送信へ切り替えられるため、処理時間が短縮される。
【００６７】
受信装置２０Ａの制御部２０３Ａは、２値化データと再生クロックの周波数が一致したことを検出する。これは、それぞれのクロックを、ある一定期間、カウンタでそれぞれ計測し、そのカウント値の差を観測することで実現される。また、図１２には図示しないが、受信装置２０Ａは、２値化データと再生クロックの周波数の関係が、倍又は半分とならならないよう、２分周器等を有していてもよい。
【００６８】
≪  ３．  第三の実施形態  ≫
図１４は、第三の実施形態における送受信システム１Ｂの機能ブロック図である。図１２に示した送受信システム１Ａと異なり、受信装置２０Ｂの制御部２０３Ｂから、送信装置１０Ｂの送信制御部２０Ｂに対して、イコライザ量設定完了信号が出力される。受信装置２０Ｂの制御部２０３Ｂは、イコライザ量が決定すると、イコライザ量設定完了信号を、送信制御部１０２Ｂに出力する。
【００６９】
図１５は、第三の実施形態における送受信システム１Ｂの、送信装置１０Ｂ及び受信装置２０Ｂによる、イコライザ量調整の処理手順を示すフローチャートである。図１３のフローチャートは、第二の実施形態における処理のフローを示した図１３と対応している。
【００７０】
図１５に示すフローでは、図１３におけるステップＳ４０３の「固定時間経過」のステップが削除されている。受信装置２０Ｂの制御部２０３Ｂは、ステップＳ７０４−Ｓ７０６を通じて、イコライザ量が決定すると（ステップＳ７０７）、イコライザ量設定完了信号を、送信装置１０Ｂの送信制御部１０２Ｂに送信する。
【００７１】
送信装置１０Ｂの送信制御部１０２Ｂは、イコライザ量設定完了信号を受信すると、通常データ送信を開始する（ステップＳ６０３）。これにより、送信装置１０Ｂは、固定パターンの送信中、固定時間の経過を待つことなく、通常データ送信へ切り替えられるため、処理時間を短縮することができる。
【００７２】
≪  ４．  第四の実施形態  ≫
図１６は、第四の実施形態における送受信システム１Ｃの機能ブロック図である。図１に示した送受信システム１と異なり、送信装置１０Ｃは、送信部１０１の送信する信号を強調する、強調部１０３をさらに有する。強調部１０３は、エンファシス用トランシーバによって実現され、送信部１０１の出力する差動出力信号を強調する。このような構成とすることにより、受信装置２０Ｃのイコライザだけではなく、送信装置１０Ｃのエンファシス処理により、伝送路による信号減衰を補償することが可能となる。
【００７３】
以上、説明した実施形態に含まれる送信装置及び受信装置は、任意に組み合わせて、送受信システムを構成することができる。
【符号の説明】
【００７４】
１、１Ａ、１Ｂ、１Ｃ  送受信システム
１０、１０Ａ、１０Ｂ、１０Ｃ  送信装置
２０、２０Ａ、２０Ｂ、２０Ｃ  受信装置
１０１  送信部
１０２、１０２Ｂ  送信制御部
１０３  強調部
２０１  受信部
２１１  イコライザ
２１２  ２値化部
２１３  可変抵抗
２０２  分離部
２２１  位相比較器
２２２  チャージポンプ
２２３  フィルタ
２２４  ＶＣＯ
２２５  ＯＶＳ部
２０３、２０３Ａ、２０３Ｂ  制御部
【先行技術文献】
【特許文献】
【００７５】
【特許文献１】特開２０１０−２４５６１６号公報
【図１】
2014171098.tif 000003
【図２】
2014171098.tif 000004
【図３】
2014171098.tif 000005
【図４】
2014171098.tif 000006
【図５】
2014171098.tif 000007
【図６】
2014171098.tif 000008
【図７】
2014171098.tif 000009
【図８】
2014171098.tif 000010
【図９】
2014171098.tif 000011
【図１０】
2014171098.tif 000012
【図１１】
2014171098.tif 000013
【図１２】
2014171098.tif 000014
【図１３】
2014171098.tif 000015
【図１４】
2014171098.tif 000016
【図１５】
2014171098.tif 000017
【図１６】
2014171098.tif 000018