(57)【要約】【課題】画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにする。【解決手段】受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、半導体チップと電気的に接続され、第１の半導体チップの受光領域側の面上に配置される第２の半導体と、第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、フレア防止板が前記第２の半導体に接触している。【選択図】図１
2014116358.tif 000002
【特許請求の範囲】
【請求項１】
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、
前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、
前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第２の半導体に接触している
半導体装置。
【請求項２】
前記フレア防止板の前記受光領域側の端部が、前記第２の半導体チップの受光領域側の端部から２００μｍ以上突出して配置される
請求項１に記載の半導体装置。
【請求項３】
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられている
請求項１に記載の半導体装置。
【請求項４】
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられている
請求項１に記載の半導体装置。
【請求項５】
前記フレア防止板の前記第２の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されている
請求項１に記載の半導体装置。
【請求項６】
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、
前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、
前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第２の半導体に接触している半導体装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体装置および電子機器に関し、特に、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにする半導体装置および電子機器に関する。
【背景技術】
【０００２】
従来より、イメージセンサチップを有する半導体パッケージにおいては、イメージセンサの受光領域に余分な光が漏れ込むことによる迷光への対策が施されている。
【０００３】
特に、イメージセンサチップとパッケージ基板とを接続するボンディングワイヤには、光を反射しやすい金属が用いられることが多く、迷光への対策が求められる。このため、従来より、ボンディングワイヤで反射した光が、イメージセンサチップの受光領域に漏れ込むことを防止するためにフレア防止板が設けられている。
【０００４】
また、近年、電子機器の小型化、高性能化に伴って、イメージセンサチップを有する半導体パッケージに求められる性能も向上している。例えば、従来のものより高速の演算処理が可能な半導体パッケージが求められている。
【０００５】
一方で、近年、半導体チップのプロセスの微細化が進んでおり、単位面積当たりに集積されるトランジスタの数を増やすことが可能な新世代のプロセスで製造された半導体チップ（新世代半導体チップと称することにする）が普及している。
【０００６】
このような、新世代半導体チップを用いることにより、従来の半導体チップよりも演算処理を高速化させることができ、かつ、消費電力を抑制することも可能となる。このため、従来、イメージセンサチップに組み込まれていた周辺回路部を、新世代半導体チップによって構成した半導体パッケージが製造されている。
【０００７】
しかしながら、高速演算処理を実行する新世代半導体チップは、発熱量が大きくなるため、放熱対策を施す必要がある。
【０００８】
例えば、半導体チップとパッケージ基板の双方とを熱的に連結する熱伝導部材を設けて、半導体チップからの発熱を、パッケージ基板へ逃がすようにする技術も提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−１２４３０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、周辺回路部を、新世代半導体チップによって構成した半導体パッケージでは、当該周辺回路部を構成する新世代半導体チップで反射した光が、イメージセンサチップの受光領域に漏れ込むことがあった。
【００１１】
従来の技術では、このような、周辺回路部を構成する新世代半導体チップに係る迷光の対策が十分とは言えず、迷光によるゴーストが発生してしまうことがあった。
【００１２】
本技術はこのような状況に鑑みて開示するものであり、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができるようにするものである。
【課題を解決するための手段】
【００１３】
本技術の第１の側面は、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、前記フレア防止板が前記第２の半導体に接触している半導体装置である。
【００１４】
前記フレア防止板の前記受光領域側の端部が、前記第２の半導体チップの受光領域側の端部から２００μｍ以上突出して配置されるようにすることができる。
【００１５】
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられているようにすることができる。
【００１６】
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられているようにすることができる。
【００１７】
前記フレア防止板の前記第２の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されているようにすることができる。
【００１８】
本技術の第２の側面は、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、前記フレア防止板が前記第２の半導体に接触している半導体装置を備える電子機器である。
【００１９】
本技術の第１および第２の側面においては、受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体上に、光を遮光するフレア防止板が配置され、前記フレア防止板が前記第２の半導体に接触している。
【発明の効果】
【００２０】
本技術によれば、小型で高性能な撮像素子を構成する半導体装置であって、画像のノイズが少なく、高速での演算処理が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本技術の一実施の形態に係る半導体装置の構成例を示す断面図である。
【図２】本技術を適用した半導体装置の構造について製造過程を参照しながら説明する図である。
【図３】本技術を適用した半導体装置の構造について製造過程を参照しながら説明する図である。
【図４】本技術を適用した半導体装置の構造について製造過程を参照しながら説明する図である。
【図５】図４の左側の部分の構成を拡大して表示した図である。
【図６】図４の左側の部分の別の構成を拡大して表示した図である。
【図７】図４の左側の部分のさらに別の構成を拡大して表示した図である。
【図８】本技術を適用した半導体装置の機能的な概略構成を示すブロック図である。
【図９】本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、ここで開示する技術の実施の形態について説明する。
【００２３】
図１は、本技術の一実施の形態に係る半導体装置の構成例を示す断面図である。同図に示される半導体装置１０は、例えば、固体撮像素子として用いられる半導体パッケージとして構成される。
【００２４】
図１に示されるように、半導体装置１０において、パッケージ基板１３の上にイメージセンサチップ１１が配置されている。イメージセンサチップ１１には、受光した光に基づく光電変換を行うための受光領域が設けられている。なお、イメージセンサチップ１１の図中上側に受光領域が設けられており、図中上側がイメージセンサチップ１１の受光面とされる。
【００２５】
また、半導体装置１０において、イメージセンサチップ１１の上にロジックチップ１２−１およびロジックチップ１２−２が配置されている。ロジックチップ１２−１およびロジックチップ１２−２は、例えば、垂直駆動回路、水平駆動回路、制御回路、信号処理回路などとされる周辺回路を構成する半導体チップとされる。
【００２６】
なお、ロジックチップ１２−１およびロジックチップ１２−２のそれぞれは、例えば、はんだやメッキなどを用いたバンプ処理によって、イメージセンサチップ１１と電気的に接続される。
【００２７】
ロジックチップ１２−１およびロジックチップ１２−２は、ボデンィングワイヤ１４−１およびボンディングワイヤ１４−２によってパッケージ基板１３と、電気的に接続されている。
【００２８】
また、ロジックチップ１２−１およびロジックチップ１２−２の上に、フレア防止板１５−１およびフレア防止板１５−２が設けられている。
【００２９】
フレア防止板１５−１およびフレア防止板１５−２は、例えば、ロジックチップ１２−１およびロジックチップ１２−２で反射した光がイメージセンサチップ１１の受光領域に漏れ込むことを防止する。
【００３０】
詳細は後述するが、フレア防止板１５−１およびフレア防止板１５−２は、図中下側の面に放熱樹脂または熱伝導体の膜が形成されており、ロジックチップ１２−１およびロジックチップ１２−２、並びにパッケージ基板１３のそれぞれと接するように配置される。
【００３１】
ロジックチップ１２−１およびロジックチップ１２−２によって発生した熱は、上述した放熱樹脂または熱伝導体の膜を介してパッケージ基板１３に伝えられ、パッケージ基板１３から放熱されるようになされている。
【００３２】
さらに、フレア防止板１５−１およびフレア防止板１５−２の上には、ガラス板２１が配置されている。ガラス板２１の図中上下両面には、ＡＲ（Anti Reflection）コート層２３が形成されている。
【００３３】
また、ガラス板２１の図中左右両端は、シール樹脂２２−１およびシール樹脂２２−２によりパッケージ基板１３に固定されている。
【００３４】
近年、電子機器の小型化、高性能化に伴って、イメージセンサチップを有する半導体パッケージに求められる性能も向上している。例えば、従来のものより高速の演算処理が可能な半導体パッケージが求められている。
【００３５】
一方で、近年、半導体チップのプロセスの微細化が進んでおり、単位面積当たりに集積されるトランジスタの数を増やすことが可能な新世代のプロセスで製造された半導体チップ（新世代半導体チップと称することにする）が普及している。
【００３６】
このような、新世代半導体チップを用いることにより、従来の半導体チップよりも演算処理を高速化させることができる。このため、本技術を適用した半導体装置１０において、周辺回路を構成するロジックチップ１２−１およびロジックチップ１２−２は、新世代半導体チップによって構成されている。
【００３７】
一方、本技術を適用した半導体装置１０において、イメージセンサチップ１１は、従来の製造プロセスで製造された半導体チップ（現世代半導体チップと称することにする）によって構成されている。
【００３８】
このように、従来、イメージセンサチップに組み込まれていた周辺回路部を、イメージセンサチップから切り離して新世代半導体チップによって構成することで、高価な新世代半導体チップに要するコストを抑えながら、従来の半導体チップよりも演算処理を高速化させることができる。また、新世代半導体チップによって演算処理が行われるため、駆動電圧の低電圧化を図ることが可能となり、消費電力も抑制することができる。
【００３９】
しかしながら、高速演算処理を実行する新世代半導体チップは、発熱量が大きくなるため、放熱対策を施す必要がある。
【００４０】
このため、本技術では、フレア防止板１５−１およびフレア防止板１５−２を介してロジックチップ１２−１およびロジックチップ１２−２の熱が、パッケージ基板１３に伝えられるようになされている。このようにすることで、高速演算処理の実行を可能としつつ、発熱対策を充分に施すことが可能となる。
【００４１】
また、周辺回路部を、イメージセンサチップから切り離して新世代半導体チップによって構成する場合、回路の面積を削減するため、図１に示されるように、イメージセンサチップ１１上にロジックチップ１２−１およびロジックチップ１２−２が配置される。つまり、イメージセンサチップ１１上にロジックチップ１２−１およびロジックチップ１２−２は、立体的に配置されて電気的に接続される。
【００４２】
このような構成を採用する場合、イメージセンサチップ１１には、周辺回路が設けられなくなるので、周辺回路も含んだイメージセンサチップと比較すると、チップの長さが短くなる。図１の例の場合、イメージセンサチップ１１の図中左右方向の長さが短くなり、イメージセンサチップ１１の図中左右方向の両端部から受光領域までの距離が短くなる。そうすると、ロジックチップ１２−１およびロジックチップ１２−２から受光領域までの距離が短くなるので、ロジックチップ１２−１およびロジックチップ１２−２で反射した光による迷光への対策を充分に施す必要がある。
【００４３】
このため、本技術では、ロジックチップ１２−１およびロジックチップ１２−２の上に、フレア防止板１５−１およびフレア防止板１５−２が設けられている。このようにすることで、ロジックチップ１２−１およびロジックチップ１２−２で反射した光がイメージセンサチップ１１の受光領域に漏れ込むことを防止することができる。
【００４４】
図２乃至図４を参照して本技術を適用した半導体装置１０の構造について製造過程を参照しながら説明する。
【００４５】
最初に、図２に示されるように、イメージセンサチップ１１上にロジックチップ１２−１およびロジックチップ１２−２が取り付けられる。
【００４６】
上述したように、イメージセンサチップ１１には、受光した光に基づく光電変換を行うための受光領域が設けられている。なお、イメージセンサチップ１１の図中上側の中央付近に受光領域が設けられており、図中上側がイメージセンサチップ１１の受光面とされる。
【００４７】
このため、ロジックチップ１２−１およびロジックチップ１２−２は、受光領域を避けて、例えば、イメージセンサチップ１１の図中左右の端部にそれぞれ配置される。なお、上述したように、ロジックチップ１２−１およびロジックチップ１２−２のそれぞれは、例えば、はんだやメッキなどを用いたバンプ処理によって、イメージセンサチップ１１と電気的に接続される。
【００４８】
ロジックチップ１２−１およびロジックチップ１２−２が取り付けられたイメージセンサチップ１１は、図３に示されるように、パッケージ基板１３上に配置される。そして、ロジックチップ１２−１およびロジックチップ１２−２が、ボデンィングワイヤ１４−１およびボンディングワイヤ１４−２によってパッケージ基板１３と、電気的に接続される。
【００４９】
さらに、図４に示されるように、ロジックチップ１２−１およびロジックチップ１２−２の上に、フレア防止板１５−１およびフレア防止板１５−２が配置される。
【００５０】
フレア防止板１５−１およびフレア防止板１５−２は、図中下側の面に放熱樹脂または熱伝導体の膜が形成されており、ロジックチップ１２−１およびロジックチップ１２−２、並びにパッケージ基板１３のそれぞれと接するように配置される。
【００５１】
図５は、図４の左側の部分の構成を拡大して表示した図である。同図に示されるように、フレア防止板１５−１の図中下側のロジックチップ１２−１と接する側の面に、放熱樹脂または熱伝導体の膜３１−１が形成されている。なお、図５には示されていないが、フレア防止板１５−２のロジックチップ１２−２と接する側の面にも同様に、放熱樹脂または熱伝導体の膜３１−２が形成される。
【００５２】
そして、フレア防止板１５−１の図中左側の端部において、フレア防止板１５−１の下の膜３１−１がパッケージ基板１３の一部と接している。このようにすることで、ロジックチップ１２−１によって発生した熱は、膜３１−１を介してパッケージ基板１３に伝えられ、パッケージ基板１３から放熱される。
【００５３】
また、ロジックチップ１２−１とイメージセンサチップ１１との接触面には、アンダーフィル材（封止樹脂）３２−１が挿入されている。
【００５４】
フレア防止板１５−１は、ロジックチップ１２−１における光の反射を防止するものなので、例えば、ロジックチップ１２−１の受光領域側（図中右側）の端部から２００μｍほど、受光領域側に突出するように配置される。なお、図５の例では、ロジックチップ１２−１の受光領域側の端部は、アンダーフィル材３２−１の図中右側端部とされている。なお、図５には示されていないが、フレア防止板１５−２も同様に、ロジックチップ１２−２の受光領域側の端部から２００μｍほど、受光領域側に突出するように配置される。
【００５５】
このようにすることで、図中上側から入射する光がロジックチップ１２−１に照射されることを防止することができ、確実にロジックチップ１２−１における光の反射を防止することが可能となる。
【００５６】
あるいはまた、フレア防止板１５−１およびフレア防止板１５−２は、図６に示されるように配置されてもよい。
【００５７】
図６の例では、フレア防止板１５−１の受光領域側（図中右側）の端部１５−１ａが図中下側に斜めに折れ曲がっている。図６におけるその他の部分の構成は、図５を参照して上述した場合と同様である。
【００５８】
なお、この場合、フレア防止板１５−２も同様に、受光領域側の端部が図中下側に斜めに折れ曲げられる。
【００５９】
このようにすることで、図中上側から入射する光がロジックチップ１２−１に照射されることをより確実に防止することができ、確実にロジックチップ１２−１における光の反射を防止することが可能となる。
【００６０】
あるいはまた、フレア防止板１５−１およびフレア防止板１５−２は、図７に示されるように配置されてもよい。
【００６１】
図７の例では、フレア防止板１５−１の受光領域側（図中右側）の端部１５−１ａが図中下側に直角に折れ曲がっている。すなわち、図７の場合、フレア防止板１５−１の受光領域側の端部１５−１ａの膜３１−１がロジックチップ１２−１の一面であって、イメージセンサチップ１１の受光面と垂直となる面に接している。図７におけるその他の部分の構成は、図５を参照して上述した場合と同様である。
【００６２】
なお、この場合、フレア防止板１５−２も同様に、受光領域側の端部が図中下側に直角に折れ曲げられる。
【００６３】
このようにすることで、図中上側から入射する光がロジックチップ１２−１に照射されることをさらに確実に防止することができ、確実にロジックチップ１２−１における光の反射を防止することが可能となる。
【００６４】
また、このようにすることで、フレア防止板１５−１の受光領域側の端部の位置を、ロジックチップ１２−１の位置を基準として正確に設定することが可能となる。
【００６５】
上述したように、本技術を適用した半導体装置１０の場合、周辺回路も含んだイメージセンサチップと比較すると、チップの長さが短くなる。つまり、ロジックチップ１２−１およびロジックチップ１２−２から受光領域までの距離が短くなるので、フレア防止板１５−１の受光領域側の端部が受光領域側に突出しすぎると、受光領域への光の入射の妨げとなるおそれがある。一方で、フレア防止板１５−１の受光領域側の端部が受光領域側に突出していないと、図中上側から入射する光がロジックチップ１２−１に照射されて反射されるおそれがある。
【００６６】
図７に示されるように、フレア防止板１５−１の受光領域側の端部が図中下側に直角に折れ曲がるようにすることで、ロジックチップ１２−１が突出しすぎたり、突出しなかったりするように誤って配置されることを防止することができる。
【００６７】
図８は、本技術を適用した半導体装置１０の機能的な概略構成を示すブロック図である。ここでは、半導体装置１０が、例えば、ＣＭＯＳイメージセンサ１０１として構成されるものとする。
【００６８】
図８のＣＭＯＳイメージセンサ１０１は、半導体基板１１１に複数の光電変換部を含む画素１０２が規則的に２次元アレイ状に配列された画素領域（いわゆる画素アレイ）１０３と、周辺回路部とを有して構成される。
【００６９】
ここで、画素領域１０３は、イメージセンサチップ１１の受光領域として構成されることになる。
【００７０】
周辺回路部は、垂直駆動回路１０４と、カラム信号処理回路１０５と、水平駆動回路１０６と、出力回路１０７と、制御回路１０８などを有して構成される。
【００７１】
これらの回路から成る周辺回路部が、ロジックチップ１２−１またはロジックチップ１２−２として構成されることになる。
【００７２】
制御回路１０８は、入力クロックと、動作モードなどを指令するデータを受け取り、またＣＭＯＳイメージセンサ１０１の内部情報などのデータを出力する。すなわち、制御回路１０８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６等に入力する。
【００７３】
垂直駆動回路１０４は、例えば、シフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路１０４は、画素領域１０３の各画素１０２を行単位で順次垂直方向に選択走査し、垂直信号線１０９を通して各画素１０２の光電変換部において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路１０５に供給する。
【００７４】
カラム信号処理回路１０５は、例えば、画素１０２の列ごとに配置されており、１行分の画素１０２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。カラム信号処理回路１０５の出力段には水平選択スイッチ（図示せず）が水平信号線１１０との間に接続されて設けられる。
【００７５】
水平駆動回路１０６は、例えば、シフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１０５の各々を順番に選択し、カラム信号処理回路１０５の各々から画素信号を水平信号線１１０に出力させる。
【００７６】
出力回路１０７は、カラム信号処理回路１０５の各々から水平信号線１１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１１２は、外部と信号のやりとりをする。
【００７７】
図９は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
【００７８】
図９のカメラ装置６００は、レンズ群などからなる光学部６０１、固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるＤＳＰ回路６０３を備える。また、カメラ装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【００７９】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、上述した実施の形態に係るＣＭＯＳイメージセンサ１０１を用いることができる。
【００８０】
表示部６０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００８１】
操作部６０７は、ユーザによる操作の下に、カメラ装置６００が有する様々な機能について操作指令を発する。電源部６０８は、ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００８２】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【００８３】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００８４】
なお、本技術は以下のような構成も取ることができる。
【００８５】
（１）
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、
前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、
前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第２の半導体に接触している
半導体装置。
（２）
前記フレア防止板の前記受光領域側の端部が、前記第２の半導体チップの受光領域側の端部から２００μｍ以上突出して配置される
（１）に記載の半導体装置。
（３）
前記フレア防止板の前記受光領域側の端部が、斜め下側に折り曲げられている
（１）に記載の半導体装置。
（４）
前記フレア防止板の前記受光領域側の端部が、下側に直角に折り曲げられている
（１）に記載の半導体装置。
（５）
前記フレア防止板の前記第２の半導体チップと接触する側の面に、放熱樹脂または放熱用導電体の膜が形成されている
（１）乃至（４）のいずれかに記載の半導体装置。
（６）
受光領域において受光した光に対応して光電変換を行う光電変換部が形成された第１の半導体チップと、
前記半導体チップと電気的に接続され、前記第１の半導体チップの受光領域側の面上に配置される第２の半導体と、
前記第２の半導体チップ上に配置され、光を遮光するフレア防止板とを備え、
前記フレア防止板が前記第２の半導体に接触している半導体装置
を備える電子機器。
【符号の説明】
【００８６】
１０  半導体装置，  １１  イメージセンサチップ，  １２−１，１２−２  ロジックチップ，  １３  パッケージ基板，  １４−１，１４−２  ボンディングワイヤ，  １５−１，１５−２  フレア防止板
【図１】
2014116358.tif 000003
【図２】
2014116358.tif 000004
【図３】
2014116358.tif 000005
【図４】
2014116358.tif 000006
【図５】
2014116358.tif 000007
【図６】
2014116358.tif 000008
【図７】
2014116358.tif 000009
【図８】
2014116358.tif 000010
【図９】
2014116358.tif 000011