(57)【要約】【課題】実装された、アドレスを直接指定するシリアルアクセス方式のメモリ容量が不明であっても、アクセスすることが可能なメモリ検査装置を得ること。【解決手段】本発明の検査装置１０は、アドレスを直接指定するシリアルアクセス方式のメモリ３０と、メモリ容量判定部２６と、を備えた製品２０に適用可能に構成され、メモリの良否を判定するメモリ良否判定部１４を備え、メモリ容量判定部２６は、メモリ３０の想定最小容量のアクセスコマンド長から書き込みを開始し、アクセスコマンド長を順次長くして異常を検知するまで、または書き込みができるまでデータの書き込みを行ってメモリ３０のメモリ容量を判定するとともにメモリ良否判定部１４にメモリ容量値若しくはメモリの異常を送信し、メモリ良否判定部１４は、送信されたメモリ容量値またはメモリが異常である旨に基づいてメモリの良否判定を行う。【選択図】図１
2014078296.tif 000002
【特許請求の範囲】
【請求項１】
アドレスを直接指定するシリアルアクセス方式のメモリと、該メモリのメモリ容量判定部と、を備えた製品に適用可能に構成されるメモリ検査装置であって、
前記メモリの良否を判定するメモリ良否判定部を備え、
前記製品の前記メモリ容量判定部は、前記メモリに想定される最小のメモリ容量に対応するアクセスコマンド長のデータから書き込みを開始し、前記データのアクセスコマンド長を順次長くして前記メモリの異常を検知するまで、または前記メモリへの書き込みができるまで前記データの書き込みを行って前記メモリのメモリ容量を判定するとともに前記メモリ良否判定部に前記メモリ容量値若しくは前記メモリが異常である旨を送信し、
前記メモリ良否判定部は、前記送信された前記メモリ容量値または前記メモリが異常である旨に基づいて前記メモリの良否判定を行うことを特徴とするメモリ検査装置。
【請求項２】
前記製品が空調機であることを特徴とする請求項１に記載のメモリ検査装置。
【請求項３】
アドレスを直接指定するシリアルアクセス方式のメモリの想定最小容量から想定最大容量までのメモリ容量と、アクセスコマンド長と、アドレス長のビット数ｋ（ｋは自然数）の対応関係を参照してメモリ容量判定工程と、メモリ良否判定工程と、を含むメモリ検査方法であって、
前記メモリ容量判定工程は、
前記メモリの想定最小容量から判定を開始する開始工程と、
前記メモリの第２ｋ−１−１番目のアドレスである第１のアドレスに第１の識別データを書き込み、該第１の識別データが前記第１のアドレスに書き込まれたことを確認する第１の工程と、
前記第１の工程における前記確認によりエラーが出る場合には、前記第１の工程を行ったメモリの２倍のメモリ容量が前記想定最大容量より大きいか否かを判定する第２の工程と、
前記第２の工程における前記判定により、
前記２倍のメモリ容量が前記想定最大容量より大きい場合には異常であると判定し、
または、前記２倍のメモリ容量が前記想定最大容量以下の場合には前記アクセスコマンド長を長くして前記第１の工程に戻り、前記第１の工程における前記確認によりエラーが出なくなるかまたは異常であると判定されるまで、前記第１及び第２の工程を繰り返す第３の工程と、
前記第１の工程における前記確認によりエラーが出ない場合には、第２ｋ−１番目のアドレスである第２のアドレスに第２の識別データを書き込み、該第２の識別データが書き込まれたことを確認する第４の工程と、
前記第１のアドレスと前記第２のアドレスが、等しい場合にはメモリ容量値を２ｋ−１と判定し、異なる場合にはメモリ容量値を２ｋと判定する第５の工程と、
前記第３の工程において異常であると判定した後、または前記第５の工程においてメモリ容量値を判定した後に判定を終了する終了工程と、を含み、
前記メモリ良否判定工程は、前記判定したメモリ容量値または異常である旨に基づいて前記メモリの良否を判定する工程を含むことを特徴とするメモリ検査方法。
【請求項４】
前記第２の識別データの数値は、前記第１の識別データの２倍の数値であることを特徴とする請求項３に記載のメモリ検査方法。
【請求項５】
請求項３または請求項４に記載のメモリ検査方法をコンピュータに実行させることを特徴とするメモリ検査プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ検査装置、メモリ検査方法及びメモリ検査プログラムに関する。
【背景技術】
【０００２】
空調機などには、制御用のマイクロコンピュータ（マイコン）と、動作プログラム等が記憶された不揮発性のメモリが搭載されている。しかし、製品の生産過程において、想定した容量とは異なる容量のメモリが実装されてしまうことがある。実装されたメモリの容量が想定した容量と異なる場合には、動作プログラムを記憶させることができない等の問題が生じる。そのため、実装されたメモリを検査し、容量を判定する必要がある。メモリの容量を判定する手段としては、様々なものが知られている。
【０００３】
特許文献１には、メモリサイズが未知のメモリ１のＤＩポートに、書き込みコマンドに続き４バイトのゼロ（００ｈ）を与えて書き込み処理（ステップｆ１）を行い、次に、読み出しコマンドに続き４バイトのゼロ（００ｈ）を与えて判定データの読み出し処理（ステップｆ２）を行い、そして、読み出し処理で読み出された判定データにおける００ｈの出力パターンからメモリのアクセスモードを判定する技術が開示されている。しかしながら、特許文献１に開示された技術では、ページ概念があることを前提としており、不揮発性メモリに与える書き込みコマンドと該コマンドに続く、それぞれ１バイトの００ｈ、００ｈ、００ｈ、００ｈの定型ビット列を、アドレスとデータのバイト境界がずれて認識されることを利用して、書き込みデータと読み出しデータの一致不一致からメモリのアクセスモードを自動判定している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２６５２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、シリアルアクセス方式のメモリにおいて、アドレスを直接指定して書き込みまたは読み出しする場合（ページ概念を有していない場合）には、メモリ容量によってアクセスコマンド長が異なるため、データのアクセスコマンド長とメモリのアクセスコマンド長が異なると、受信したコマンドを認識することができず、書き込みまたは読み出しができないという問題点があった。従って、アクセスするメモリの容量に応じてアクセスコマンド長を決定し、アドレスを直接指定して書き込みまたは読み出しするシリアルアクセス方式のメモリでは、アクセスコマンド長が不明なメモリに対しては、データを読み書きできないなどの問題点があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、実装されたメモリの容量が不明であり、メモリのアクセスコマンド長が不明であっても、異常を検知し、またはアクセスすることが可能なメモリ検査装置を得ることを目的の一つとする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明のメモリ検査装置は、アドレスを直接指定するシリアルアクセス方式のメモリと、該メモリのメモリ容量判定部と、を備えた製品に適用可能に構成されるメモリ検査装置であって、前記メモリの良否を判定するメモリ良否判定部を備え、前記製品の前記メモリ容量判定部は、前記メモリに想定される最小のメモリ容量に対応するアクセスコマンド長のデータから書き込みを開始し、前記データのアクセスコマンド長を順次長くして前記メモリの異常を検知するまで、または前記メモリへの書き込みができるまで前記データの書き込みを行って前記メモリのメモリ容量を判定するとともに前記メモリ良否判定部に前記メモリ容量値若しくは前記メモリが異常である旨を送信し、前記メモリ良否判定部は、前記送信された前記メモリ容量値または前記メモリが異常である旨に基づいて前記メモリの良否判定を行うことを特徴とする。
【発明の効果】
【０００８】
本発明のメモリ検査装置によれば、アドレスを直接指定するシリアルアクセス方式のメモリにおいて、実装されたメモリの容量が不明であっても、異常を検知し、またはアクセスすることができるという効果を奏する。さらには、メモリの容量を容易に判定することができるという効果を奏する。また、本発明を利用することにより、メモリが製品に誤実装されることを防止することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明のメモリ検査装置及び該メモリ検査装置に検査される製品の構成を示すブロック図の一例を示す図である。
【図２】図２は、本発明のメモリの検査において用いるアクセスコマンドフォーマットの一例を示す図である。
【図３】図３は、本発明のメモリ検査方法の一例を説明するフローチャートを示す図である。
【図４】図４は、メモリ識別番号と、識別アドレスと、アクセスコマンド長と、アドレス長と、識別データと、メモリ容量の関係の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明にかかるメモリ検査装置及びメモリ検査方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態．
まず、本発明のメモリ検査装置について説明する。図１は、本発明のメモリ検査装置及び該メモリ検査装置によって検査される製品の構成を示すブロック図の一例である。図１には、検査装置１０、及び検査装置１０により検査される製品２０が示されている。図１において、検査装置１０は、通信部１２及びメモリ良否判定部１４を備え、製品２０は、マイコン２２及びメモリ３０を備える。マイコン２２は、通信部２４、メモリ容量判定部２６及びメモリアクセス部２８を備える。
【００１２】
検査装置１０に備えられた通信部１２は、マイコン２２に備えられた通信部２４と有線または無線により信号の送受信を行う。
【００１３】
検査装置１０に備えられたメモリ良否判定部１４は、通信部１２と信号の送受信を行い、製品２０に備えられたメモリ３０が正常であるか異常であるかを判定する。また、メモリ良否判定部１４は、メモリ３０が製品２０に適したメモリ容量値であるか否かについても、判定を行う。
【００１４】
製品２０は、マイコン２２とメモリ３０が搭載された製品である。製品２０としては、空調機を例示することができる。製品２０が空調機である場合には、マイコン２２は、空調機を制御するマイコンである。
【００１５】
マイコン２２は、製品２０を制御する機能などを有し、通信部２４、メモリ容量判定部２６及びメモリアクセス部２８を備える。ここで、メモリアクセス部２８は、通信部２４とメモリ３０のインターフェースとして機能し、必要に応じて送受信する信号の加工などを行う。
【００１６】
通信部２４は、検査装置１０に備えられた通信部１２と有線または無線により通信を行う。
【００１７】
メモリ容量判定部２６は、メモリ３０を検査するに際して、メモリアクセス部２８を介してメモリ３０と信号の送受信を行う。メモリ容量判定部２６は記憶領域を有しており、該記憶領域には、メモリ３０を検査するに際して用いられるプログラムなどが組み込まれているとよい。なお、メモリ容量判定部２６には、後に説明するテーブル２６ａが含まれている。
【００１８】
メモリアクセス部２８は、メモリ容量判定部２６とメモリ３０のインターフェースとして機能し、送受信する信号の加工などを必要に応じて行う。
【００１９】
メモリ３０は、製品２０に実装されたシリアルアクセス方式のメモリであって、アドレスを直接指定して書き込みまたは読み出しを行う。メモリ３０は、検査装置１０によって検査され、さらにはそのメモリ容量が判定される。
【００２０】
ただし、本発明のメモリ検査装置の構成は図１に示すものに限定されず、メモリ容量判定部が検査装置１０に備えられていてもよい。
【００２１】
次に、本発明のメモリ検査方法について説明する。
【００２２】
図２（ａ）には、本発明におけるアクセスコマンドフォーマットの一例を示す。図２（ａ）の上段は、６４バイトのメモリにおけるアクセスコマンドフォーマットの一例を示し、図２（ａ）の下段は、１２８バイトのメモリにおけるアクセスコマンドフォーマットの一例を示す。
【００２３】
図２（ｂ）にも、本発明におけるアクセスコマンドフォーマットの一例を示す。図２（ｂ）の上段は、２５６バイトのメモリにおけるアクセスコマンドフォーマットの一例を示し、図２（ｂ）の下段は、５１２バイトのメモリにおけるアクセスコマンドフォーマットの一例を示す。
【００２４】
図２（ａ）及び（ｂ）において、Ａと数字の組み合わせはアドレスビットを表し、Ｄと数字の組み合わせはデータビットを表す。すなわち、Ａ０はアドレスの最下位ビットを表し、Ｄ０はデータの最下位ビットを表す。図２（ａ）及び（ｂ）の上段において、アドレスの最上位ビットに示されるＡｘは、ダミービットである。なお、図２（ａ）では、アクセスコマンド長は１８ビットであり、図２（ｂ）では、アクセスコマンド長は２０ビットである。
【００２５】
図２（ａ）及び（ｂ）において、第１〜３ビット目のビット列は「データ書き込みコマンド」を表し、データの書き込みを実行させるためのコマンドである。ここでは、例えばデータ書き込みコマンドを“１１０”とする。図２（ａ）において、第４〜１０ビット目のビット列は「アドレス」を表す。図２（ｂ）において、第４〜１２ビット目のビット列は「アドレス」を表す。すなわち、該ビット列は、アクセスコマンドがアクセスするアドレスを表す。図２（ａ）において、第１１〜１８ビット目のビット列は「書き込みデータ」を表す。図２（ｂ）において、第１３〜２０ビット目のビット列は「書き込みデータ」を表す。すなわち、該ビット列は、アクセスコマンドが書き込むデータを表す。
【００２６】
なお、ここで「データ書き込みコマンド」の長さは「コマンド長」と呼ばれ、図２（ａ）及び（ｂ）に示す例では、コマンド長は３ビットである。このように、本明細書中において、「アクセスコマンド長」と「コマンド長」は区別して用いられており、「コマンド長」はコマンドのビット列の長さを表し、「アクセスコマンド長」は、コマンドのビット列と、アドレスのビット列と、データのビット列を合計した長さである。
【００２７】
図２（ａ）に示す６４（２６）バイトのメモリではアドレス長６ビットですべての領域にアクセス可能であり、１２８（２７）バイトのメモリではアドレス長７ビットですべての領域にアクセス可能である。なお、図２（ａ）に示す６４バイトのメモリでは、アドレス長が７ビットのアクセスコマンドであっても、最上位ビットを０にすることでアクセス可能である。
【００２８】
図２（ｂ）に示す２５６（２８）バイトのメモリではアドレス長８ビットですべての領域にアクセス可能であり、５１２（２９）バイトのメモリではアドレス長９ビットですべての領域にアクセス可能である。なお、図２（ｂ）に示す２５６バイトのメモリでは、アドレス長が９ビットのアクセスコマンドであっても最上位ビットを０にすることでアクセス可能である。
【００２９】
なお、図２（ａ）及び（ｂ）には、コマンド長が３ビットである場合を例示しているが、これに限定されるものではない。
【００３０】
アドレスを直接指定するシリアルアクセス方式のメモリにおいて、書き込むデータのアクセスコマンド長がメモリのアクセスコマンド長と異なる場合には、デバイスの誤書き込み防止機能が働いて、書き込みができずエラーとなる。すなわち、アクセスコマンド長が２０ビットのデータを、アクセスコマンド長が１８ビットのメモリに書き込むことはできない。このようにデータのアクセスコマンド長とメモリのアクセスコマンド長が異なる場合には書き込みができないことを利用して、アクセスコマンド長が短いデータから順に書き込んでいくことにより、メモリの容量判定を行うことができる。
【００３１】
図３は、本発明のメモリ検査方法の一例を説明するフローチャートを示す図である。ここで、実装されたメモリの想定最大容量をＭと表記する。実装されたメモリの容量に対するアクセスコマンド長などについては、図４に示されているテーブルが、メモリ容量判定部２６に含まれているものとする（図１のテーブル２６ａを参照）。
【００３２】
なお、以下の説明において、“０ｘ”は後に続く数値が１６進数であることを表すものとする。
【００３３】
まず、実装されたメモリの容量が２５６バイトである場合を例示して説明する。はじめに、動作を開始し、検査装置１０によって、メモリ識別番号Ａ＝０とする（ステップＳ３０）。
【００３４】
次に、検査装置１０からメモリ識別番号Ａ＝０の通知を受けたメモリ容量判定部２６が、メモリ識別番号Ａ＝０におけるアドレス１に識別データ１を書き込む（ステップＳ３１）。ここでは、アドレス１は、６４＊２Ａ−１とする。メモリ識別番号Ａ＝０では、アドレス１は［０ｘ０３Ｆ］である。また、識別データ１は［０ｘ５５］である。
【００３５】
そして、識別データ１をアドレス１に正しく書けたか否か、メモリ識別番号Ａ＝０におけるアドレス１のデータを読み出して、メモリ容量判定部２６がベリファイする（ステップＳ３２）。ここで、図４を参照すると、メモリ識別番号Ａ＝０ではアクセスコマンド長は１８ビットであるが、実装されたメモリは２５６バイトであるためアクセスコマンド長は２０ビットである。このように、書き込むデータのアクセスコマンド長と実装されたメモリのアクセスコマンド長が一致していない場合には、アドレス１［０ｘ０３Ｆ］に識別データ１［０ｘ５５］が書き込まれずに書き込みエラーまたはベリファイエラーが生じる。書き込みエラーまたはベリファイエラーが生じた場合には、検査装置１０にエラーを送信し、検査装置１０によって、Ａ＝Ａ＋１を実行する（ステップＳ３８）。
【００３６】
そして、Ｓ３８の後に、現在のメモリ識別番号Ａが、想定最大容量Ｍにおけるメモリ識別番号ＡＭを超えているか否か（Ａ＞ＡＭ）を検査装置１０によって判定する（ステップＳ３９）。
【００３７】
Ｓ３９において、Ａ＞ＡＭである場合には、検査装置１０は、メモリ異常であると判定する（ステップＳ４０）。すなわち、実装されたメモリの容量が、想定最小容量（メモリ識別番号Ａ＝０におけるメモリ容量）よりも小さいか、想定最大容量Ｍよりも大きいか、または、メモリが実装されていないと判断できる。
【００３８】
Ｓ３９において、Ａ＞ＡＭでない場合には、メモリ容量判定部２６が、このメモリ識別番号Ａにおけるアドレス１に識別データ１を書き込み（ステップＳ３１）、再びベリファイする（ステップＳ３２）。エラーが生じた場合には、検査装置１０が、さらにメモリ識別番号Ａに１を加算し（ステップＳ３８）、Ａ＞ＡＭであるか否かを判定する（ステップＳ３９）。この判定により、メモリ異常を検知するか（ステップＳ４０）、または、このメモリ識別番号Ａにおけるアドレス１に、再度識別データ１を書き込むステップ（ステップＳ３１）へと移行する。
【００３９】
その後、Ｓ３９においてＡ＞ＡＭであると判定されるか、または、Ｓ３２において書き込みエラーまたはベリファイエラーが生じなくなるまで、上記のプロセスを繰り返す。
【００４０】
上記のようにメモリ識別番号Ａに１を加算すると、図４のテーブルに示されるように、アクセスコマンド長が増加する。図４は、メモリ識別番号Ａと、このメモリ識別番号Ａに対応する識別アドレスと、アクセスコマンド長と、アドレス長と、識別データと、メモリ容量の関係を例示する図である。
【００４１】
なお、図４では、想定最小容量を６４バイトとし、想定最大容量Ｍを２０４８バイトとしている。
【００４２】
書き込むデータのアクセスコマンド長と実装されたメモリのアクセスコマンド長が一致すると、一致したときのメモリ識別番号Ａにおけるアドレス１に識別データ１が書き込まれる。その後、ベリファイすると、メモリ素子自体に不良がある場合などを除けば、識別データ１が正しく書けていると判定され、次のステップへと進む（ステップＳ３２）。
【００４３】
ここでは、Ｓ３８においてメモリ識別番号Ａ＝１となり、想定最大容量Ｍにおけるメモリ識別番号ＡＭ＝５を超えていないため、Ｓ３９からＳ３１に戻る。
【００４４】
その後、メモリ識別番号Ａ＝１におけるアドレス１に識別データ１を書き込む（ステップＳ３１）。メモリ識別番号Ａ＝１ではアクセスコマンド長は１８ビットであるが、実装されたメモリは２５６バイトであるためアクセスコマンド長は２０ビットであり、書き込むデータのアクセスコマンド長と実装されたメモリのアクセスコマンド長が一致していない。そのため、書き込みエラーまたはベリファイエラーとなる（ステップＳ３２）。そして、再度、Ａ＝Ａ＋１を実行し、メモリ識別番号Ａ＝２となる（ステップＳ３８）。メモリ識別番号Ａ＝２は、想定最大容量Ｍにおけるメモリ識別番号ＡＭ＝５を超えておらず（ステップＳ３９）、Ｓ３１に戻る。
【００４５】
その後、メモリ識別番号Ａ＝２におけるアドレス１［０ｘ０ＦＦ］に識別データ１［０ｘ５５］を書き込む（ステップＳ３１）。メモリ識別番号Ａ＝２ではアクセスコマンド長は２０ビットであり、実装されたメモリは２５６バイトであるためアクセスコマンド長は２０ビットである。そのため、書き込むデータのアクセスコマンド長と実装されたメモリのアクセスコマンド長が一致し、ベリファイしてもエラーは生じず、識別データ１は正しく書かれたものと認識される。
【００４６】
次に、アドレス２に識別データ２を書き込む（ステップＳ３３）。ここで、アドレス２は、例えば６４＊２Ａ＋１−１とする。ここでは、アドレス２［０ｘ１ＦＦ］に識別データ２［０ｘＡＡ］を書き込む。しかし、実装されたメモリは２５６バイトであるため、アドレス２［０ｘ１ＦＦ］が存在せず、アドレスの最上位ビットが認識されない。そのため、実際にはアドレス１［０ｘ０ＦＦ］に識別データ２［０ｘＡＡ］が上書きされてしまうことになる。
【００４７】
なお、識別データ２［０ｘＡＡ］を二進数で表すと、（１０１０１０１０）２であり、識別データ１の数値［０ｘ５５］を二進数で表すと、（０１０１０１０１）２であり、識別データ２と識別データ１では、ビットが反転している。
【００４８】
ここで、アドレス２［０ｘ１ＦＦ］に対して書き込んだ識別データ２［０ｘＡＡ］をベリファイする。ここで、実装されたメモリが２５６バイトである場合には、アドレス２［０ｘ１ＦＦ］が存在せず、アドレスの最上位ビットが認識されないため、データの読み出しに際してもアドレス１［０ｘ０ＦＦ］に書き込まれた識別データ２［０ｘＡＡ］を読み出すことになる。従って、Ｓ３３において「アドレス２に識別データ２」を書き込んだ場合であっても、実際には「アドレス１に識別データ２」を書き込んだ場合であっても、正しく書かれたと認識される（ステップＳ３４）。
【００４９】
ただし、Ｓ３４において、メモリ素子自体に不良がある場合などには、正しく書かれたものと認識されない。その場合にはエラーが生じてＳ３８に移行し、Ａ＝Ａ＋１を実行（ステップＳ３９）し、上記した動作を繰り返すことになる。
【００５０】
次に、アドレス１とアドレス２を比較する（ステップＳ３５）。実装されたメモリが２５６バイトである場合には、アドレス２［０ｘ１ＦＦ］が存在せず、アドレスの最上位ビットはダミーであるため、アドレス２［０ｘ１ＦＦ］はアドレス１［０ｘ０ＦＦ］と認識される。換言すると、アドレス１とアドレス２は同じアドレスとして認識される。そのため、Ｓ３６へと移行し、メモリ容量は、６４＊２Ａ＝２５６バイトであると判定される。なお、ここでメモリ容量の判定に用いる数値「６４」は、想定最小容量のバイト数であればよく、想定最小容量に応じて適宜設定すればよい。
【００５１】
以上説明したように、メモリが正常であるかまたは異常であるかを判定し、正常である場合にはメモリ容量値を判定して、終了する。
【００５２】
次に、実装されたメモリが５１２バイトである場合を例示して説明する。なお、メモリ識別番号Ａ＝２において、書き込むデータのアクセスコマンド長と実装されたメモリのアクセスコマンド長が一致して、識別データ１が正しく書かれたものと認識されるステップまでは、２５６バイトの場合と同様であるため、ここでの説明は省略する。
【００５３】
メモリ識別番号Ａ＝２におけるアドレス１［０ｘ０ＦＦ］に識別データ１［０ｘ５５］を書き込み（ステップＳ３１）、アドレス１［０ｘ０ＦＦ］に識別データ１［０ｘ５５］が正しく書けていると判定された後（ステップＳ３２）に、アドレス２に識別データ２を書き込む（ステップＳ３３）。ここで、アドレス２は、例えば６４＊２Ａ＋１−１であるため、アドレス２［０ｘ１ＦＦ］に識別データ２［０ｘＡＡ］を書き込む。
【００５４】
ここで、アドレス２［０ｘ１ＦＦ］に対して書き込んだ識別データ２［０ｘＡＡ］をベリファイする（ステップＳ３４）。ここで、メモリ素子自体に不良がある場合などを除けば、識別データ２［０ｘＡＡ］は、アドレス２［０ｘ１ＦＦ］に対して、正しく書かれたと認識される（ステップＳ３４）。メモリ素子自体に不良がある場合などには、２５６バイトの場合と同様にＳ３８に移行してＡ＝Ａ＋１を実行し、上記した動作を繰り返すことになる。
【００５５】
次に、アドレス１とアドレス２を比較する（ステップＳ３５）。ここでは、２５６バイトの場合と異なり、アドレス２［０ｘ１ＦＦ］が存在する。そのため、アドレス１とアドレス２は異なるアドレスであると認識されてＳ３７へと移行し、メモリ容量は、６４＊２Ａ＋１＝５１２バイトであると判定（正常であるかまたは異常であるか、正常である場合にはメモリ容量値を含む。）されて終了する。なお、ここでメモリ容量の判定に用いる数値「６４」は、想定最小容量のバイト数であればよく、想定最小容量に応じて適宜設定すればよい。
【００５６】
なお、上記の説明において、アドレス長のビット数をｋとすると、判定されるメモリの容量値は、アドレス１とアドレス２が等しいと認識される場合には、２ｋ−１であり、アドレス１とアドレス２が異なると認識される場合には、２ｋである。すなわち、上記した、２５６バイト及び５１２バイトの説明は、ｋ＝９の場合の説明に相当する。
【００５７】
以上説明した本実施の形態のメモリ検査方法をまとめると、本実施の形態のメモリ検査方法は、アドレスを直接指定するシリアルアクセス方式のメモリの想定最小容量から想定最大容量までのメモリ容量と、アクセスコマンド長と、アドレス長のビット数ｋ（ｋは自然数）の対応関係を参照してメモリ容量判定工程と、メモリ良否判定工程と、を含むメモリ検査方法であって、前記メモリ容量判定工程は、前記メモリの想定最小容量から判定を開始する開始工程と、前記メモリの第２ｋ−１−１番目のアドレスである第１のアドレスに第１の識別データを書き込み、該第１の識別データが前記第１のアドレスに書き込まれたことを確認する第１の工程と、前記第１の工程における前記確認によりエラーが出る場合には、前記第１の工程を行ったメモリの２倍のメモリ容量が前記想定最大容量より大きいか否かを判定する第２の工程と、前記第２の工程における前記判定により、前記２倍のメモリ容量が前記想定最大容量より大きい場合には異常であると判定し、または、前記２倍のメモリ容量が前記想定最大容量以下の場合には前記アクセスコマンド長を長くして前記第１の工程に戻り、前記第１の工程における前記確認によりエラーが出なくなるかまたは異常であると判定されるまで、前記第１及び第２の工程を繰り返す第３の工程と、前記第１の工程における前記確認によりエラーが出ない場合には、第２ｋ−１番目のアドレスである第２のアドレスに第２の識別データを書き込み、該第２の識別データが書き込まれたことを確認する第４の工程と、前記第１のアドレスと前記第２のアドレスが、等しい場合にはメモリ容量値を２ｋ−１と判定し、異なる場合にはメモリ容量値を２ｋと判定する第５の工程と、前記第３の工程において異常であると判定した後、または前記第５の工程においてメモリ容量値を判定した後に判定を終了する終了工程と、を含み、前記メモリ良否判定工程は、前記判定したメモリ容量値または異常である旨に基づいて前記メモリの良否を判定する工程を含むことを特徴とする。
【００５８】
なお、本実施の形態ではアクセスコマンド長を長くするに際して２ビットずつ長くし、識別データとして識別データ１及び識別データ２を用いる形態について説明したが、本発明はこれに限定されるものではない。
【００５９】
なお、本実施の形態にて説明したメモリ検査方法は、メモリ容量判定部２６にプログラムとして記憶させて実行させることができる。
【００６０】
本実施の形態にて説明したように、本発明によれば、アドレスを直接指定するシリアルアクセス方式のメモリにおいて、実装されたメモリの容量が不明であっても、異常を検知し、またはアクセスすることができるという効果を奏する。さらには、メモリの容量を容易に判定することができるという効果を奏する。また、本発明を利用することにより、メモリが製品に誤実装されることを防止することができる。
【産業上の利用可能性】
【００６１】
以上のように、本発明にかかるメモリ検査装置、メモリ検査方法及びメモリ検査プログラムは、製品に実装されたメモリの検査に有用である。
【符号の説明】
【００６２】
１０  検査装置、１２，２４  通信部、１４  メモリ良否判定部、２０  製品、２２  マイコン、２６  メモリ容量判定部、２６ａ  テーブル、２８  メモリアクセス部、３０  メモリ、Ｓ３０〜Ｓ４０  ステップ。
【図１】
2014078296.tif 000003
【図２】
2014078296.tif 000004
【図３】
2014078296.tif 000005
【図４】
2014078296.tif 000006