(57)【要約】【課題】半導体基板の裏面に形成されるアライメントマークの認識率を向上する。【解決手段】半導体装置は、半導体基板と、半導体基板の回路形成面の反対面に形成された複数の金属端子と、半導体基板の回路形成面の反対面に形成され、金属端子の側面の少なくとも一部を被覆する樹脂と、を備え、金属端子の上面は、樹脂から露出する。【選択図】図１
2014003204.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の回路形成面の反対面に形成された複数の金属端子と、
前記半導体基板の回路形成面の反対面に形成され、前記金属端子の側面の少なくとも一部を被覆する樹脂と、を備え、
前記金属端子の上面は、前記樹脂から露出することを特徴とする、
半導体装置。
【請求項２】
前記樹脂は、前記金属端子と濡れ性が悪いことを特徴とする、
請求項１に記載の半導体装置。
【請求項３】
前記樹脂は、導電性を有し、
複数の前記金属端子は、前記樹脂により電気的に接続され、
前記金属端子は、前記半導体基板の回路が有するグランド配線に電気的に接続されていることを特徴とする、
請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基板の回路形成面の反対面には、前記金属端子及び前記樹脂を有するアライメントマークを用いて搭載された半導体チップが形成されていることを特徴とする、請求項１から３の何れか一項に記載の半導体装置。
【請求項５】
半導体基板の回路形成面の反対面に複数の金属端子を形成する工程と、
前記金属端子の側面の少なくとも一部を被覆するように、前記半導体基板の回路形成面の反対面に樹脂を形成する工程と、
前記樹脂を硬化させる工程と、を備え、
前記金属端子の上面は、前記樹脂から露出することを特徴とする、
半導体装置の製造方法。
【請求項６】
前記樹脂は、前記金属端子と濡れ性が悪いことを特徴とする、
請求項５に記載の半導体装置の製造方法。
【請求項７】
前記樹脂は、導電性を有し、
複数の前記金属端子は、前記樹脂により電気的に接続され、
前記金属端子は、前記半導体基板の回路が有するグランド配線に電気的に接続されていることを特徴とする、
請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記金属端子及び前記樹脂を有するアライメントマークを用いて、前記半導体基板の回路形成面の反対面に半導体チップを搭載する工程、を備えることを特徴とする、
請求項５から７の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータや通信機器の発展に伴い、CPU（Central Processing Unit）やASIC（Application Specific Integrated Circuit）等の半導体装置（半導体チップ、LSIチップ）の集積回路を微細化、大型化する技術開発が進んでいる。半導体装置単体の開発とは別のアプローチとして、複数の半導体装置を三次元に積層して集積回路の大規模化と同等の機能を実現する積層パッケージ構造の開発が広く行われている。
【０００３】
積層された複数の半導体装置の間の電気的な接続は、シリコン貫通ビア（Through Silicon Via；TSV）を介して行われる。シリコン貫通ビアを有する半導体装置の製造方法は、集積回路及びシリコン貫通ビアを形成する工程順序によって、「Via First」、「Via Middle」、「Via Last」と呼ばれる複数の手法が提案されている。また、半導体装置の製造
過程において、半導体装置が有する半導体基板の裏面に再配線層を形成するか否かの選択が行われる。半導体基板の裏面に再配線層を形成しない場合、半導体基板の裏面にシリコン貫通ビアの一部を露出させて、露出したシリコン貫通ビアを複数の半導体装置の間の接続用端子として用いている。
【０００４】
半導体装置の積層パッケージの製造方法では、積層される複数の半導体装置の位置合わせが行われる。半導体装置の回路形成面に配線層を形成する場合、半導体装置の回路形成面にアライメントマーク（位置合わせ用の認識マーク）が、配線層によって形成される。また、チップの裏面に形成されたシリコン貫通ビアをアライメントマークとする技術がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１７０７１号公報
【特許文献２】特開２０１０−１４７２３０号公報
【特許文献３】特開平１０−３０３３６４号公報
【特許文献４】特開２００２−１１８０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体基板の裏面に再配線層を形成しない場合、半導体基板の裏面に対して、再配線層によるアライメントマークの形成ができない。半導体基板の裏面に形成されたシリコン貫通ビアをアライメントマークとする場合、アライメントマークの認識率が悪く、半導体装置の位置合わせの精度が低下する。本件は、半導体基板の裏面に形成されるアライメントマークの認識率を向上することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一観点による半導体装置は、半導体基板と、前記半導体基板の回路形成面の反対面に形成された複数の金属端子と、前記半導体基板の回路形成面の反対面に形成され、前記金属端子の側面の少なくとも一部を被覆する樹脂と、を備え、前記金属端子の上面は、前記樹脂から露出する。
【発明の効果】
【０００８】
本開示によれば、半導体基板の裏面に形成されるアライメントマークの認識率を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施例１に係る半導体チップの断面図である。
【図２】図２は、実施例１に係る半導体チップ（半導体ウェハ）の裏面の部分拡大図である。
【図３】図３は、実施例１に係る半導体チップ（半導体ウェハ）の裏面の部分拡大図である。
【図４】図４は、実施例１に係る半導体チップ（半導体ウェハ）の裏面の部分拡大図である。
【図５】図５は、実施例１に係る半導体チップ（半導体ウェハ）の裏面の部分拡大図である。
【図６】図６は、実施例１に係る半導体装置の製造方法の説明図である。
【図７】図７は、実施例１に係る半導体装置の製造方法の説明図である。
【図８】図８は、実施例１に係る半導体装置の製造方法の説明図である。
【図９】図９は、半導体装置の積層方法の第１の例の説明図である。
【図１０】図１０は、半導体装置の積層方法の第１の例の説明図である。
【図１１】図１１は、半導体装置の積層方法の第１の例の説明図である。
【図１２】図１２は、半導体装置の積層方法の第１の例の説明図である。
【図１３】図１３は、半導体装置の積層方法の第１の例の説明図である。
【図１４】図１４は、半導体装置の積層方法の第２の例の説明図である。
【図１５】図１５は、半導体装置の積層方法の第２の例の説明図である。
【図１６】図１６は、半導体装置の積層方法の第２の例の説明図である。
【図１７】図１７は、半導体装置の積層方法の第２の例の説明図である。
【図１８】図１８は、実施例２に係る半導体チップの断面図である。
【図１９】図１９は、実施例２に係る半導体装置の製造方法の説明図である。
【図２０】図２０は、実施例２に係る半導体装置の製造方法の説明図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本実施形態に係る半導体装置及び半導体装置の製造方法について説明する。以下の実施例の構成は例示であり、本実施形態に係る半導体装置及び半導体装置の製造方法は実施例の構成に限定されない。
【実施例１】
【００１１】
本実施形態に係る半導体装置及び半導体装置の製造方法の第１の実施例（実施例１）について説明する。
【００１２】
図１に示すように、半導体チップ（ＬＳＩチップ）１は、半導体ウェハ（半導体基板）２、配線層３、接続端子４、金属端子５Ａ、５Ｂ及び樹脂６を備える。図１は、実施例１に係る半導体チップ１の断面図である。半導体チップ１は、半導体装置の一例である。半導体ウェハ２は、例えば、シリコンウェハである。
【００１３】
半導体チップ１の一方面には集積回路が形成されている。半導体チップ１の集積回路は、トランジスタ形成工程（front end of the line; FEOL）によって半導体ウェハ２の一
方面に形成されたトランジスタ等の素子と、配線形成工程（back end of the line; BEOL）によって形成された配線層３とを有する。配線層３は、図示しない金属配線、絶縁層及びプラグを有する。金属配線は、グランド（ＧＮＤ）配線、電源配線及び信号配線を含む。以下では、半導体チップ１の集積回路が形成されている面（回路形成面）を、半導体チップ１の表面とも称する。また、半導体ウェハ２の集積回路が形成されている面（回路形
成面）を、半導体ウェハ２の表面とも称する。
【００１４】
半導体チップ１の回路形成面の反対面（以下、半導体チップ１の裏面とも称する）には、金属端子５Ａ及び樹脂６によってアライメントマーク（認識マーク）が形成されている。すなわち、半導体チップ１の裏面に形成されたアライメントマークは、金属端子５Ａ及び樹脂６を有する。金属端子５Ａは、アライメントマーク（認識マーク）用金属端子であり、金属端子５Ｂは、接続用金属端子である。金属端子５Ａ及び５Ｂは、半導体ウェハ２の内部に形成され、半導体ウェハ２を貫通している。金属端子５Ａ及び５Ｂの端部の一方は、半導体ウェハ２の裏面から突出している。半導体ウェハ２の裏面は、半導体ウェハ２の回路形成面の反対面である。金属端子５Ａ及び５Ｂの端部の他方は、配線層３に接触している。
【００１５】
金属端子５Ａは、配線層３の金属配線及びプラグと電気的に接続されていてもよい。金属端子５Ａが、配線層３のグランド配線と電気的に接続されている場合、アライメントマークの一部がグランドと同電位になり、半導体チップ１の動作時におけるノイズを低減することができる。金属端子５Ａは、配線層３の金属配線及びプラグと電気的に非接続であってもよい。複数の金属端子５Ａの一部が、配線層３の金属配線及びプラグと電気的に接続され、複数の金属端子５Ａの一部が、配線層３の金属配線及びプラグと電気的に非接続であってもよい。金属端子５Ｂは、配線層３の金属配線及びプラグと電気的に接続されているとともに、接続端子４と電気的に接続されている。金属端子５Ａ及び５Ｂは、例えば、銅（Ｃｕ）、タングステン（Ｗ）等である。接続端子４は、例えば、錫銀（ＳｎＡｇ）はんだ、金（Ａｕ）、銅（Ｃｕ）等である。
【００１６】
樹脂６は、例えば、熱硬化性ポリイミド樹脂、熱硬化性エポキシ樹脂、感光性ポリイミド樹脂、感光性エポキシ樹脂、導電性樹脂である。導電性樹脂は、導電性を有する樹脂であり、熱硬化性導電性ペースト又は感光性導電性ペーストであってもよい。感光性導電性ペーストは、感光性の銀ペーストであってもよい。樹脂６が、導電性樹脂である場合、複数の金属端子５Ａが樹脂６により電気的に接続される。そして、金属端子５Ａが、配線層３のグランド配線と電気的に接続されている場合、アライメントマークの全体がグランドと同電位になり、半導体チップ１の動作時におけるノイズを更に低減することができる。また、樹脂６として、金属端子５Ａに対する濡れ性が悪い樹脂を用いてもよい。
【００１７】
図２から図５は、実施例１に係る半導体チップ１（半導体ウェハ２）の裏面の部分拡大図である。図２から図５に示す例では、金属端子５Ａ及び樹脂６によって形成されたアライメントマークが十字形状になっている。
【００１８】
図２に示す例では、複数の金属端子５Ａが、所定間隔離して十字型に配置されている。金属端子５Ａの側面の一部を被覆するように樹脂６が形成されている。金属端子５Ａの上面は、樹脂６から露出している。金属端子５Ａの側面の一部は、樹脂６から露出している。隣接する金属端子５Ａと金属端子５Ａとは、樹脂６を介して繋がっている。
【００１９】
図３に示す例では、複数の金属端子５Ａが、所定間隔離して十字型に配置されている。金属端子５Ａの側面を被覆するように樹脂６が形成されている。樹脂６は、金属端子５Ａの側面を一周するようにして形成されている。金属端子５Ａの上面は、樹脂６から露出している。隣接する金属端子５Ａと金属端子５Ａとは、樹脂６を介して繋がっている。
【００２０】
図４に示す例では、複数の金属端子５Ａが、所定間隔離して十字型に配置されている。金属端子５Ａの側面の一部を被覆するように樹脂６が形成されている。金属端子５Ａの上面は、樹脂６から露出している。複数の金属端子５Ａの側面の一部は、樹脂６から露出している。複数の金属端子５Ａによって囲われた領域内に樹脂６が形成されている。複数の
金属端子５Ａによって囲われた領域に樹脂６を滴下することにより、複数の金属端子５Ａによって囲われた領域内に樹脂６を形成することができる。複数の金属端子５Ａは、樹脂６を介して繋がっている。樹脂６の表面積と、複数の金属端子５Ａによって囲われた領域の面積とは同等である。すなわち、複数の金属端子５Ａによって囲われた領域から樹脂６がはみ出していない。
【００２１】
複数の金属端子５Ａによって囲われた領域に滴下される樹脂６の量を制御することにより、複数の金属端子５Ａによって囲われた領域内に樹脂６が形成される。また、複数の金属端子５Ａが樹脂６の濡れ広がりを抑制することにより、複数の金属端子５Ａによって囲われた領域内に樹脂６が形成される。複数の金属端子５Ａによって囲われた領域内に樹脂６を形成することにより、図４に示すように、エッジのきれいなアライメントマークの形成が可能となる。
【００２２】
図５に示す例では、複数の金属端子５Ａが、所定間隔離して十字型に配置されている。複数の金属端子５Ａの側面を被覆するように樹脂６が形成されている。樹脂６は、金属端子５Ａの側面を一周するようにして形成されている。複数の金属端子５Ａの上面は、樹脂６から露出している。複数の金属端子５Ａによって囲われた領域内に樹脂６が形成されているとともに、複数の金属端子５Ａによって囲われた領域の周囲に樹脂６が形成されている。複数の金属端子５Ａによって囲われた領域に樹脂６を滴下することにより、複数の金属端子５Ａによって囲われた領域に樹脂６を形成することができる。図５に示す例では、図４に示す例よりも樹脂６の滴下量を多くすることで、複数の金属端子５Ａによって囲われた領域の周囲に樹脂６を形成することができる。複数の金属端子５Ａは、樹脂６を介して繋がっている。樹脂６の面積は、複数の金属端子５Ａによって囲われた領域の面積よりも大きい。すなわち、複数の金属端子５Ａによって囲われた領域から樹脂６がはみ出している。
【００２３】
図２から図５では、金属端子５Ａ及び樹脂６によって形成されたアライメントマークを十字形状とする例を示した。図２〜図５に示す例に限らず、本実施形態では、金属端子５Ａ及び樹脂６によって形成されたアライメントマークをＬ字形状等の他の形状としてもよい。
【００２４】
図６から図８を参照して、実施例１に係る半導体装置の製造方法について説明する。まず、図６の（Ａ）に示すように、半導体ウェハ２を用意する。半導体ウェハ２の表面には、トランジスタ形成工程によってトランジスタ等の素子が形成されている。半導体ウェハ２は、個片化する前の段階であり、図６から図８は、半導体ウェハ２の一部を示している。
【００２５】
次いで、半導体ウェハ２の表面にレジスト液を塗布し、フォトリソグラフィにより半導体ウェハ２の表面にレジストパターン（図示せず）を形成する。次に、レジストパターンをマスクとして、半導体ウェハ２の表面から半導体ウェハ２の裏面に向けて、ボッシュプロセスを用いたドライエッチングを行うことにより、図６の（Ｂ）に示すように、半導体ウェハ２に複数のビア１０Ａ、１０Ｂを形成する。半導体ウェハ２に複数のビア１０Ａ、１０Ｂを形成した後、レジストパターンをアッシング（灰化）処理により除去する。
【００２６】
ボッシュプロセスを用いたドライエッチングでは、例えば、半導体ウェハ２をエッチングするＳＦ6ガスと、ビア１０Ａ、１０Ｂの側面に側壁絶縁層（図示せず）を形成するＯ2ガスとが用いられる。側壁絶縁層は、例えば、ＳｉＯ2層である。なお、実施例１では、
ボッシュプロセスを用いたドライエッチングにより複数のビア１０Ａ、１０Ｂを形成する例を示した。本実施形態は、ボッシュプロセスに限定されるものではなく、反応性イオンエッチング（ＲＩＥ）により、半導体ウェハ２に複数のビア１０Ａ、１０Ｂを形成しても
よい。
【００２７】
ビア１０Ｂは、半導体ウェハ２の上に積層される他の半導体チップの接続端子の位置に対応して形成され、ビア１０Ａは、半導体ウェハ２の上に積層される他の半導体チップの接続端子の位置とは無関係な位置に形成される。なお、ビア１０Ａの形成位置は、後のダイシング工程によって個片化された半導体チップ１の端部に近いことが望ましい。
【００２８】
次に、フォトリソグラフィにより半導体ウェハ２の表面にレジストパターン（図示せず）を形成した後、図６の（Ｃ）に示すように、メッキ法を用いてビア１０Ａ及び１０Ｂの内部に金属を充填することにより、半導体ウェハ２の内部に複数の金属端子５Ａ及び５Ｂを形成する。例えば、ビア１０Ａ及び１０Ｂの内部に形成された側壁絶縁層を被覆するように、スパッタ法によりチタン（Ｔｉ）及び銅（Ｃｕ）を堆積し、電解メッキ法により銅（Ｃｕ）をメッキすることにより、ビア１０Ａ及び１０Ｂの内部に金属を充填する。ここでは、銅（Ｃｕ）を用いる例を示したが、銅（Ｃｕ）に替えてタングステン（Ｗ）を用いてもよい。半導体ウェハ２の内部に金属端子５Ａ及び５Ｂを形成した後、アッシング（灰化）処理によりレジストパターンを除去する。
【００２９】
次いで、ＣＭＰ（Chemical Mechanical Polishing）法により半導体ウェハ２の表面を
平坦化した後、図７の（Ａ）に示すように、半導体ウェハ２の表面に配線層３を形成し、配線層３の上に接続端子４を形成する。
【００３０】
次に、半導体ウェハ２の裏面からのバックグラインド処理で、半導体ウェハ２の裏面を研磨することにより、金属端子５Ａ及び５Ｂが半導体ウェハ２の裏面から露出するまで、半導体ウェハ２を薄くする。半導体ウェハ２の裏面から露出する金属端子５Ａ及び５Ｂは、シリコン貫通ビア（Through Silicon Via；TSV）とも呼ばれる。
【００３１】
半導体ウェハ２の裏面から露出した複数の金属端子５Ａは、アライメントマーク用金属端子として用いられる。アライメントマーク用金属端子として用いられる金属端子５Ａは、アライメントマークの一部となる。半導体ウェハ２の裏面から露出した複数の金属端子５Ｂは、接続用金属端子として用いられる。接続用金属端子として用いられる金属端子５Ｂは、複数の半導体チップ１を積層する際、複数の半導体チップ１同士を電気的に接続する端子となる。また、接続用金属端子として用いられる金属端子５Ｂは、半導体チップ１と他の半導体チップとを積層する際、半導体チップ１と他の半導体チップとを電気的に接続する端子となる。
【００３２】
次いで、半導体ウェハ２の裏面に対してウェットエッチング又はドライエッチングを行い、半導体ウェハ２のみを選択的に削ることにより、図７の（Ｂ）に示すように、金属端子５Ａ及び５Ｂを半導体ウェハ２の裏面から突出させる。例えば、フッ酸（ＨＦ）を用いてウェットエッチングを行ってもよい。半導体ウェハ２の裏面から突出している金属端子５Ａ及び５Ｂの上面及び側面には、側壁絶縁層が形成されている。フッ酸（ＨＦ）を用いてウェットエッチングを行うことにより、半導体ウェハ２の裏面から突出している金属端子５Ａ及び５Ｂの上面及び側面に形成されている側壁絶縁層を除去してもよい。なお、半導体ウェハ２の裏面に対してウェットエッチング又はドライエッチングを行うことにより、金属端子５Ａ及び５Ｂの上面に形成されている側壁絶縁層が除去されている場合、金属端子５Ａ及び５Ｂの側面に形成されている側壁絶縁層の除去工程を省略してもよい。
【００３３】
次に、半導体ウェハ２の裏面を上方に向けた状態にして、インクジェット制御機構を用いて、半導体ウェハ２の裏面におけるアライメントマークが形成される位置の上方にインクジェットヘッド２０を配置する。
【００３４】
次いで、図８に示すように、インクジェットヘッド２０のノズル２１から樹脂６を滴下（塗布）することにより、半導体ウェハ２の裏面のアライメントマーク形成位置に樹脂６を形成する。インクジェットヘッド２０のノズル２１から滴下される樹脂６の量を制御することにより、半導体ウェハ２の裏面のアライメントマーク形成位置に所定量の樹脂６を形成する。インクジェットヘッド２０のノズル２１から滴下される樹脂６の量を制御することにより、半導体ウェハ２の裏面から突出している金属端子５Ａの上面を樹脂６が覆わないようにすることができる。また、インクジェットヘッド２０のノズル２１から滴下される樹脂６の量を制御することにより、半導体ウェハ２の裏面から突出している金属端子５Ａの側面の一部のみを樹脂６が被覆するようにすることも可能である。
【００３５】
樹脂６が、金属端子５Ａに対する濡れ性が悪い場合、半導体ウェハ２の裏面から突出している金属端子５Ａの上面が、樹脂６によって覆われることを抑制することができる。すなわち、金属端子５Ａに対する濡れ性が悪い樹脂６を用いることにより、半導体ウェハ２の裏面から突出している金属端子５Ａの上面が樹脂６から露出し易くなる。
【００３６】
金属端子５Ａは、フォトリソグラフィ及びドライエッチングにより形成されたビア１０Ａ内に埋め込まれている。そのため、金属端子５Ａの形成位置は、インクジェット制御機構による樹脂６の滴下位置よりも高精度である。例えば、金属端子５Ａの形成位置精度は±０．１μｍ程度であり、インクジェット制御機構による樹脂６の滴下位置精度は±５μｍ程度である。半導体ウェハ２の裏面のアライメントマークが形成される位置には金属端子５Ａが設けられているため、半導体ウェハ２の裏面に樹脂６を滴下すると、金属端子５Ａが設けられている位置に樹脂６が集まる。インクジェット制御機構による樹脂６の滴下位置精度が低い場合であっても、半導体ウェハ２の裏面のアライメントマークが形成される位置に樹脂６を形成することが可能となる。すなわち、半導体ウェハ２の裏面のアライメントマークが形成される位置に対して、樹脂６の滴下位置が多少ずれた場合であっても、半導体ウェハ２の裏面のアライメントマークが形成される位置に樹脂６を形成することが可能となる。
【００３７】
インクジェット制御機構による樹脂６の滴下位置の位置合わせを、マニュアル操作によって行ってもよいし、オート操作によって行ってもよい。また、ウェハステージ上のアライメントマーク（認識マーク）や半導体ウェハ２の外形の特異点（ノッチ）を利用して、インクジェット制御機構による樹脂６の滴下位置の位置合わせを行ってもよい。
【００３８】
次に、加熱処理又はＵＶ（紫外線）処理を行うことにより樹脂６を硬化する。樹脂６が、例えば、熱硬化性ポリイミド樹脂、熱硬化性エポキシ樹脂及び熱硬化性導電性ペーストである場合、加熱処理を行うことにより、樹脂６が硬化する。加熱処理は、例えば、半導体ウェハ２を加熱炉に搬送し、加熱炉内で行ってもよい。樹脂６が、例えば、感光性ポリイミド樹脂、感光性エポキシ樹脂及び感光性導電性ペーストである場合、ＵＶ（紫外線）処理を行うことにより、樹脂６が硬化する。
【００３９】
〈半導体装置の積層方法〉
図９〜図１２を参照して、半導体装置の積層方法の第１の例について説明する。半導体ウェハ２の裏面には、金属端子５Ａ及び樹脂６を用いたアライメントマークが形成されている。半導体ウェハ２の裏面に形成されたアライメントマークを利用し、個片化された２層目の半導体チップ（ＬＳＩチップ）８１を半導体ウェハ２の裏面に搭載する。半導体チップ８１は、半導体装置の一例である。この場合、複数の半導体チップ８１を半導体ウェハ２の裏面に搭載する。例えば、図９に示すように、半導体チップ８１の回路形成面（以下、半導体チップ８１の表面とも称する）を半導体ウェハ２の裏面に向けた状態で、フリップチップボンダー（図示せず）の吸着ヘッド３０が半導体チップ８１を吸着する。半導体チップ８１は、半導体ウェハ８２、配線層８３及び接続端子８４を有する。半導体チッ
プ８１の回路形成面（以下、半導体チップ８１の表面とも称する）には、配線層８３及び接続端子８４が形成されている。
【００４０】
そして、半導体ウェハ２の裏面に形成されたアライメントマークが認識された後、位置合わせが行われ、半導体チップ８１が半導体ウェハ２の裏面に搭載される。半導体ウェハ２の裏面に形成されたアライメントマークの認識は、フリップチップボンダーに搭載された認識装置（図示せず）によって行われる。金属端子５Ｂは、半導体チップ８１の接続端子８４に接触し、金属端子５Ａは、半導体チップ８１の回路形成面の反対面（以下、半導体チップ８１の裏面とも称する）に接触していない。
【００４１】
アライメントマークの認識方法の一例について説明する。フリップチップボンダーに搭載された認識装置は、半導体ウェハ２の裏面に照射光を照射し、アライメントマークからの反射光を受光することにより、アライメントマークを撮像し、アライメントマークの画像を作成する。フリップチップボンダーに搭載された認識装置は、アライメントマークの画像からアライメントマークの位置を認識する。したがって、半導体ウェハ２の裏面に形成されたアライメントマークを利用して、半導体ウェハ２の裏面に半導体チップ８１を搭載する際の位置合わせを行うことができる。
【００４２】
半導体ウェハ２の裏面の反射率の値は、樹脂６の反射率の値よりも金属端子５Ａの反射率の値に近い。すなわち、半導体ウェハ２の裏面の反射率の値と樹脂６の反射率の値との差は、半導体ウェハ２の裏面の反射率の値と金属端子５Ａの反射率の値との差よりも大きい。そのため、金属端子５Ａ及び樹脂６を用いたアライメントマークの画像は、金属端子５Ａのみを用いたアライメントマークの画像よりもコントラストが高い。したがって、フリップチップボンダーに搭載された認識装置は、金属端子５Ａ及び樹脂６を用いて形成されたアライメントマークを撮像することにより、コントラストの高いアライメントマークの画像を作成することができる。
【００４３】
実施例１によれば、半導体ウェハ２の裏面に金属端子５Ａ及び樹脂６を形成することにより、半導体ウェハ２の裏面にアライメントマークを形成する。したがって、実施例１によれば、半導体ウェハ２の裏面に再配線層を形成することなく、半導体ウェハ２の裏面にアライメントマークを形成することができる。
【００４４】
半導体ウェハ２の裏面から突出している金属端子５Ａの上面が樹脂６によって覆われていると、樹脂６の厚みの分だけ金属端子５Ａと金属端子５Ｂとの間で段差が発生する。金属端子５Ａと金属端子５Ｂとの間で段差が発生した状態で、半導体チップ８１を半導体ウェハ２の裏面に搭載すると、半導体ウェハ２の金属端子５Ｂと半導体チップ８１の接続端子８４とが非接触となる場合がある。そこで、半導体ウェハ２の裏面から突出している金属端子５Ａの上面を樹脂６から露出させることにより、金属端子５Ａと金属端子５Ｂとの間で段差が発生することを抑制している。
【００４５】
半導体チップ８１の裏面に、金属端子５Ａ及び樹脂６を用いたアライメントマークを形成してもよい。半導体チップ８１の裏面に、金属端子５Ａ及び樹脂６を用いたアライメントマークを形成する場合、アライメントマークを利用して３層目以降の半導体チップを搭載することができる。
【００４６】
次いで、半導体ウェハ２及び半導体チップ８１を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体ウェハ２の金属端子５Ａと半導体チップ８１の接続端子８４とが接合される。
【００４７】
次に、図１０に示すように、半導体ウェハ２と半導体チップ８１との間（接合面）にア
ンダーフィル材４０を充填する。アンダーフィル材４０の充填は、例えば、ディスペンサから、半導体ウェハ２と半導体チップ８１との間にアンダーフィル材４０を供給することにより行われる。
【００４８】
次いで、半導体ウェハ２及び半導体チップ８１を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体ウェハ２と半導体チップ８１との間のアンダーフィル材４０が硬化する。アンダーフィル材４０によって、半導体ウェハ２の裏面に半導体チップ８１が固定される。
【００４９】
次に、ダイシングブレード５０を用いて、半導体ウェハ２をダイシングすることにより、図１１に示すように、積層構造を有する半導体チップが個片化される。以下、積層構造を有する半導体チップを、積層半導体チップとも称する。
【００５０】
次いで、フリップチップボンダーを用いて、図１２に示すように、１層目の半導体チップ１の表面をパッケージ基板６０の電極形成面に向けて、積層半導体チップをパッケージ基板６０上に搭載する。パッケージ基板６０の電極形成面の反対面には外部端子６１が形成されている。パッケージ基板６０の電極形成面に形成されたアライメントマークを利用して、積層半導体チップをパッケージ基板６０上に搭載する際の位置合わせが行われる。パッケージ基板６０の電極形成面に形成されたアライメントマークの認識は、フリップチップボンダーに搭載された認識装置によって行われる。
【００５１】
次に、積層半導体チップ及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、１層目の半導体チップ１の接続端子とパッケージ基板６０の電極（図示せず）とが接合される。
【００５２】
次いで、図１３に示すように、積層半導体チップとパッケージ基板６０との間（接合面）にアンダーフィル材７０を充填する。アンダーフィル材７０の充填は、例えば、ディスペンサから、積層半導体チップとパッケージ基板６０との間にアンダーフィル材７０を供給することにより行われる。
【００５３】
次に、積層半導体チップ及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、積層半導体チップとパッケージ基板６０との間のアンダーフィル材７０が硬化する。アンダーフィル材７０によって、パッケージ基板６０に積層半導体チップが固定される。パッケージ基板６０に積層半導体チップが固定されることにより、積層半導体チップを有する半導体パッケージが製造される。
【００５４】
図１４から図１７を参照して、半導体装置の積層方法の第２の例について説明する。ダイシングブレード５０を用いて、半導体ウェハ２をダイシングすることにより、図１４に示すように、１層目の半導体チップ１が個片化される。
【００５５】
次に、半導体チップ１の表面をパッケージ基板６０の電極形成面に向けて、半導体チップ１をパッケージ基板６０上に搭載する。パッケージ基板６０の電極形成面の反対面には外部端子６１が形成されている。例えば、図１５に示すように、半導体チップ１の表面をパッケージ基板６０の電極形成面に向けた状態で、フリップチップボンダーの吸着ヘッド３０が半導体チップ１を吸着する。
【００５６】
そして、パッケージ基板６０の電極形成面に形成されたアライメントマークが認識された後、位置合わせが行われ、半導体チップ１がパッケージ基板６０の電極形成面に搭載される。パッケージ基板６０の電極形成面に形成されたアライメントマークの認識は、フリップチップボンダーに搭載された認識装置によって行われる。
【００５７】
次いで、半導体チップ１及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体チップ１の接続端子４とパッケージ基板６０の電極（図示せず）とが接合される。
【００５８】
次に、半導体チップ１とパッケージ基板６０との間（接合面）にアンダーフィル材７０を充填する。アンダーフィル材７０の充填は、例えば、ディスペンサから、半導体チップ１とパッケージ基板６０との間にアンダーフィル材７０を供給することにより行われる。
【００５９】
次いで、半導体チップ１及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体チップ１とパッケージ基板６０との間のアンダーフィル材７０が硬化する。アンダーフィル材７０によって、パッケージ基板６０に半導体チップ１が固定される。
【００６０】
次に、半導体チップ１の裏面に形成されたアライメントマークを利用し、個片化された２層目の半導体チップ８１を半導体チップ１の裏面に搭載する。例えば、図１６に示すように、フリップチップボンダーの吸着ヘッド３０が半導体チップ８１を吸着する。
【００６１】
そして、半導体チップ１の裏面に形成されたアライメントマークが認識された後、位置合わせが行われ、半導体チップ８１が半導体チップ１の裏面に搭載される。半導体チップ１の裏面に形成されたアライメントマークの認識は、フリップチップボンダーに搭載された認識装置によって行われる。金属端子５Ｂは、半導体チップ８１の接続端子４に接触し、金属端子５Ａは、半導体チップ８１の裏面に接触していない。
【００６２】
アライメントマークの認識方法の一例について説明する。フリップチップボンダーに搭載された認識装置は、半導体チップ１の裏面に照射光を照射し、アライメントマークからの反射光を受光することにより、アライメントマークを撮像し、アライメントマークの画像を作成する。フリップチップボンダーに搭載された認識装置は、アライメントマークの画像からアライメントマークの位置を認識する。したがって、半導体チップ１の裏面に形成されたアライメントマークを利用して、半導体チップ１の裏面に半導体チップ８１を搭載する際の位置合わせを行うことができる。
【００６３】
半導体チップ１の裏面の反射率の値は、樹脂６の反射率の値よりも金属端子５Ａの反射率の値に近い。すなわち、半導体チップ１の裏面の反射率の値と樹脂６の反射率の値との差は、半導体チップ１の裏面の反射率の値と金属端子５Ａの反射率の値との差よりも大きい。そのため、金属端子５Ａ及び樹脂６を用いたアライメントマークの画像は、金属端子５Ａのみを用いたアライメントマークの画像よりもコントラストが高い。したがって、フリップチップボンダーに搭載された認識装置は、金属端子５Ａ及び樹脂６を用いて形成されたアライメントマークを撮像することにより、コントラストの高いアライメントマークの画像を作成することができる。コントラストの高いアライメントマークの画像の作成により、半導体チップ１の裏面に形成されたアライメントマークの認識率が向上する。
【００６４】
実施例１によれば、半導体チップ１の裏面に金属端子５Ａ及び樹脂６を形成することにより、半導体チップ１の裏面にアライメントマークを形成する。したがって、実施例１によれば、半導体チップ１の裏面に再配線層を形成することなく、半導体チップ１の裏面にアライメントマークを形成することができる。
【００６５】
半導体チップ１の裏面から突出している金属端子５Ａの上面が樹脂６によって覆われていると、樹脂６の厚みの分だけ金属端子５Ａと金属端子５Ｂとの間で段差が発生する。金属端子５Ａと金属端子５Ｂとの間で段差が発生した状態で、半導体チップ８１を半導体チ
ップ１の裏面に搭載すると、半導体チップ１の金属端子５Ｂと半導体チップ８１の接続端子８４とが非接触となる場合がある。そこで、半導体チップ１の裏面から突出している金属端子５Ａの上面を樹脂６から露出させることにより、金属端子５Ａと金属端子５Ｂとの間で段差が発生することを抑制している。
【００６６】
なお、半導体チップ８１の裏面に、金属端子５Ａ及び樹脂６を用いたアライメントマークを形成してもよい。半導体チップ８１の裏面に、金属端子５Ａ及び樹脂６を用いたアライメントマークを形成する場合、アライメントマークを利用して３層目以降の半導体チップを搭載することができる。
【００６７】
次いで、半導体チップ１、半導体チップ８１及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体チップ１の金属端子５Ｂと半導体チップ８１の接続端子８４とが接合される。
【００６８】
次に、半導体チップ１と半導体チップ８１との間（接合面）にアンダーフィル材４０を充填する。アンダーフィル材４０の充填は、例えば、ディスペンサから、半導体チップ１と半導体チップ８１との間にアンダーフィル材４０を供給することにより行われる。
【００６９】
次いで、半導体チップ１、半導体チップ８１及びパッケージ基板６０を加熱炉に搬送し、加熱処理を行う。加熱処理を行うことにより、半導体チップ１と半導体チップ８１との間のアンダーフィル材４０が硬化する。アンダーフィル材４０によって、半導体チップ１に半導体チップ８１が固定される。半導体チップ１に半導体チップ８１が固定されることにより、図１７に示すように、積層半導体チップを有する半導体パッケージが製造される。
【００７０】
〈半導体チップ１、半導体ウェハ２、金属端子５Ａ及び５Ｂの寸法〉
半導体チップ１、半導体ウェハ２、金属端子５Ａ及び５Ｂの寸法について説明する。ただし、以下に示す半導体チップ１、半導体ウェハ２、金属端子５Ａ及び５Ｂの寸法値については例示であり、本実施形態は、これらの値に限定されず、他の値であってもよい。
・半導体ウェハ２の直径：３００ｎｍ
・金属端子５Ａ及び５Ｂを半導体ウェハ２の裏面から突出させた後の半導体ウェハ２の厚さ：５０μｍ以上２００μｍ以下
・個片化処理後の半導体チップ１の外形サイズ：１０ｍｍ2以上２５ｍｍ2以下
・金属端子５Ａ及び５Ｂの直径：Φ５μｍ以上Φ２０μｍ以下
・金属端子５Ａ及び５Ｂのピッチ：３０μｍ以上１００μｍ以下
・金属端子５Ａ及び５Ｂの突出長さ（半導体ウェハ２の裏面から突出している部分の長さ）：１０μｍ以上３０μｍ以下
【実施例２】
【００７１】
本実施形態に係る半導体装置及び半導体装置の製造方法の第２の実施例（実施例２）について説明する。なお、実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。
【００７２】
図１８に示すように、半導体チップ（ＬＳＩチップ）９１は、半導体ウェハ（半導体基板）９２、配線層９３、接続端子９４、金属端子９５Ａ、９５Ｂ及び樹脂９６を備える。図１８は、実施例２に係る半導体チップ９１の断面図である。半導体チップ９１は、半導体装置の一例である。半導体ウェハ９２は、例えば、シリコンウェハである。
【００７３】
半導体チップ９１の一方面には集積回路が形成されている。半導体チップ９１の集積回路は、トランジスタ形成工程（front end of the line; FEOL）によって半導体ウェハ９
２の一方面に形成されたトランジスタ等の素子と、配線形成工程（back end of the line; BEOL）によって形成された配線層９３とを有する。配線層９３は、図示しない金属配線、絶縁層及びプラグを有する。金属配線は、グランド（ＧＮＤ）配線、電源配線及び信号配線を含む。以下では、半導体チップ９１の集積回路が形成されている面（回路形成面）を、半導体チップ９１の表面とも称する。また、半導体ウェハ９２の集積回路が形成されている面（回路形成面）を、半導体ウェハ９２の表面とも称する。
【００７４】
半導体チップ９１の回路形成面の反対面（以下、半導体チップ９１の裏面とも称する）には、金属端子９５Ａ及び樹脂６によってアライメントマーク（認識マーク）が形成されている。すなわち、半導体チップ９１の裏面に形成されたアライメントマークは、金属端子９５Ａ及び樹脂９６を有する。金属端子９５Ａは、アライメントマーク（認識マーク）用金属端子であり、金属端子９５Ｂは、接続用金属端子である。金属端子９５Ａ及び９５Ｂは、半導体ウェハ９２の裏面上に形成されている。半導体ウェハ９２の裏面は、半導体ウェハ９２の回路形成面の反対面である。
【００７５】
金属端子９５Ａは、配線層９３の金属配線及びプラグと電気的に接続されていてもよい。金属端子９５Ａが、配線層９３のグランド配線と電気的に接続されている場合、アライメントマークの一部がグランドと同電位になり、半導体チップ９１の動作時におけるノイズを低減することができる。金属端子９５Ａは、配線層９３の金属配線及びプラグと電気的に非接続であってもよい。複数の金属端子９５Ａの一部が、配線層３の金属配線及びプラグと電気的に接続され、複数の金属端子９５Ａの一部が、配線層３の金属配線及びプラグと電気的に非接続であってもよい。金属端子９５Ｂは、配線層９３の金属配線及びプラグと電気的に接続されている。金属端子９５Ａ及び９５Ｂは、例えば、銅（Ｃｕ）、タングステン（Ｗ）、金（Ａｕ）等である。接続端子９４は、例えば、錫銀（ＳｎＡｇ）はんだ、金（Ａｕ）、銅（Ｃｕ）等である。
【００７６】
樹脂９６は、例えば、熱硬化性ポリイミド樹脂、熱硬化性エポキシ樹脂、感光性ポリイミド樹脂、感光性エポキシ樹脂、導電性樹脂である。導電性樹脂は、熱硬化性導電性ペースト又は感光性導電性ペーストであってもよい。感光性導電性ペーストは、感光性の銀ペーストであってもよい。樹脂９６が、導電性樹脂である場合、複数の金属端子９５Ａが樹脂９６により電気的に接続される。そして、金属端子９５Ａが、配線層９３のグランド配線と電気的に接続されている場合、アライメントマークの全体がグランドと同電位になり、半導体チップ９１の動作時におけるノイズを更に低減することができる。
【００７７】
図１９から図２０を参照して、実施例２に係る半導体装置の製造方法について説明する。まず、図１９の（Ａ）に示すように、半導体ウェハ９２を用意する。次に、図１９の（Ｂ）に示すように、半導体ウェハ９２の表面に配線層９３を形成し、配線層９３の上に接続端子９４を形成する。次に、半導体ウェハ９２の裏面からのバックグラインド処理で、半導体ウェハ９２の裏面を研磨することにより、半導体ウェハ９２が所定の厚さになるまで半導体ウェハ９２を薄くする。
【００７８】
次いで、フォトリソグラフィにより半導体ウェハ９２の裏面にレジストパターン（図示せず）を形成した後、図１９の（Ｃ）に示すように、メッキ法を用いて半導体ウェハ９２の裏面に複数の金属端子９５Ａ及び９５Ｂを形成する。半導体ウェハ９２の裏面に形成された複数の金属端子９５Ａ及び９５Ｂは、半導体ウェハ９２から突出している。複数の金属端子９５Ａ及び９５Ｂは、半導体ウェハ９２の裏面のレジストパターンが形成されていない部分に形成される。例えば、スパッタ法によりチタン（Ｔｉ）及び銅（Ｃｕ）を堆積し、電解メッキ法により銅（Ｃｕ）をメッキすることにより、半導体ウェハ９２の裏面に金属端子９５Ａ及び９５Ｂを形成する。ここでは、銅（Ｃｕ）を用いる例を示したが、銅（Ｃｕ）に替えてタングステン（Ｗ）又は金（Ａｕ）を用いてもよい。半導体ウェハ９２
の裏面に金属端子９５Ａ及び９５Ｂを形成した後、灰化処理によりレジストパターンを除去する。
【００７９】
なお、異方性エッチングにより、半導体ウェハ９２の裏面に複数の溝を形成し、半導体ウェハ９２の裏面に形成された複数の溝に複数の金属端子９５Ａ及び９５Ｂを形成してもよい。すなわち、半導体ウェハ９２の裏面に形成された溝に金属端子９５Ａ及び９５Ｂの一部を埋め込むようにしてもよい。
【００８０】
半導体ウェハ９２の裏面に形成された複数の金属端子９５Ａは、アライメントマーク用金属端子として用いられる。アライメントマーク用金属端子として用いられる金属端子９５Ａは、アライメントマークの一部となる。半導体ウェハ９２の裏面に形成された複数の金属端子９５Ｂは、接続用金属端子として用いられる。接続用金属端子として用いられる金属端子９５Ｂは、複数の半導体チップ９１を積層する際、複数の半導体チップ９１同士を電気的に接続する端子となる。また、接続用金属端子として用いられる金属端子５Ｂは、半導体チップ９１と他の半導体チップとを積層する際、半導体チップ９１と他の半導体チップとを電気的に接続する端子となる。
【００８１】
次に、半導体ウェハ９２の裏面を上方に向けた状態にして、インクジェット制御機構を用いて、半導体ウェハ９２の裏面におけるアライメントマークが形成される位置の上方にインクジェットヘッド２０を配置する。
【００８２】
次いで、図２０に示すように、インクジェットヘッド２０のノズル２１から樹脂９６を滴下（塗布）することにより、半導体ウェハ９２の裏面のアライメントマーク形成位置に樹脂９６を形成する。インクジェットヘッド２０のノズル２１から滴下される樹脂９６の量を制御することにより、半導体ウェハ９２の裏面のアライメントマーク形成位置に所定量の樹脂９６を形成する。インクジェットヘッド２０のノズル２１から滴下される樹脂９６の量を制御することにより、半導体ウェハ９２の裏面に形成された金属端子９５Ａの上面を樹脂９６が覆わないようにすることができる。また、インクジェットヘッド２０のノズル２１から滴下される樹脂６の量を制御することにより、半導体ウェハ９２の裏面に形成された金属端子９５Ａの側面の一部のみを樹脂９６が被覆するようにすることも可能である。
【００８３】
樹脂９６が、金属端子９５Ａに対する濡れ性が悪い場合、半導体ウェハ９２の裏面に形成されている金属端子９５Ａの上面が、樹脂９６によって覆われることを抑制することができる。すなわち、金属端子９５Ａに対する濡れ性が悪い樹脂９６を用いることにより、半導体ウェハ９２に形成されている金属端子９５Ａの上面が樹脂９６から露出し易くなる。
【００８４】
金属端子９５Ａは、フォトリソグラフィ及びメッキ法を用いて形成されている。そのため、金属端子９５Ａの形成位置は、インクジェット制御機構による樹脂９６の滴下位置よりも高精度である。例えば、金属端子９５Ａの形成位置精度は±０．１μｍ程度であり、インクジェット制御機構による樹脂９６の滴下位置精度は±５μｍ程度である。半導体ウェハ９２の裏面のアライメントマークが形成される位置には金属端子９５Ａが設けられているため、半導体ウェハ９２の裏面に樹脂９６を滴下すると、金属端子９５Ａが設けられている位置に樹脂９６が集まる。インクジェット制御機構による樹脂９６の滴下位置精度が低い場合であっても、半導体ウェハ９２の裏面のアライメントマークが形成される位置に樹脂９６を形成することが可能となる。すなわち、半導体ウェハ９２の裏面のアライメントマークが形成される位置に対して、樹脂９６の滴下位置が多少ずれた場合であっても、半導体ウェハ９２の裏面のアライメントマークが形成される位置に樹脂９６を形成することが可能となる。
【００８５】
金属端子９５Ａ及び樹脂９６によって形成されたアライメントマークの形状を、実施例１と同様に、十字形状としてもよいし、Ｌ字形状等の他の形状としてもよい。例えば、金属端子９５Ａ及び樹脂９６によって形成されたアライメントマークの形状を、図２から図５に示したアライメントマークの形状と同様の形状にしてもよい。半導体装置の積層方法については、実施例１と同様であるため、その説明を省略する。
【００８６】
半導体チップ９１（半導体ウェハ９２）の裏面の反射率の値は、樹脂９６の反射率の値よりも金属端子９５Ａの反射率の値に近い。すなわち、半導体チップ９１（半導体ウェハ９２）の裏面の反射率の値と樹脂９６の反射率の値との差は、半導体チップ９１（半導体ウェハ９２）の裏面の反射率の値と金属端子９５Ａの反射率の値との差よりも大きい。そのため、金属端子９５Ａ及び樹脂９６を用いたアライメントマークの画像は、金属端子９５Ａのみを用いたアライメントマークの画像よりもコントラストが高い。したがって、フリップチップボンダーに搭載された認識装置は、金属端子９５Ａ及び樹脂９６を用いて形成されたアライメントマークを撮像することにより、コントラストの高いアライメントマークの画像を作成することができる。コントラストの高いアライメントマークの画像の作成により、半導体チップ９１（半導体ウェハ９２）の裏面に形成されたアライメントマークの認識率が向上する。
【００８７】
実施例２によれば、半導体チップ９１（半導体ウェハ９２）の裏面に金属端子９５Ａ及び樹脂９６を形成することにより、半導体チップ９１（半導体ウェハ９２）の裏面にアライメントマークを形成する。したがって、実施例２によれば、半導体チップ９１（半導体ウェハ９２）の裏面に再配線層を形成することなく、半導体チップ９１（半導体ウェハ９２）の裏面にアライメントマークを形成することができる。
【００８８】
半導体チップ９１（半導体ウェハ９２）の裏面に形成された金属端子９５Ａの上面が樹脂９６によって覆われていると、樹脂９６の厚みの分だけ金属端子９５Ａと金属端子９５Ｂとの間で段差が発生する。金属端子９５Ａと金属端子９５Ｂとの間で段差が発生した状態で、半導体チップ８１を半導体チップ９１（半導体ウェハ９２）の裏面に搭載すると、半導体チップ９１の金属端子９５Ｂと半導体チップ８１の接続端子８４とが非接触となる場合がある。そこで、半導体チップ９１（半導体ウェハ９２）の裏面に形成された金属端子９５Ａの上面を樹脂９６から露出させることにより、金属端子９５Ａと金属端子９５Ｂとの間で段差が発生することを抑制している。
【００８９】
〈半導体チップ９１、半導体ウェハ９２、金属端子９５Ａ及び９５Ｂの寸法〉
半導体チップ９１、半導体ウェハ９２、金属端子９５Ａ及び９５Ｂの寸法について説明する。ただし、以下に示す半導体チップ９１、半導体ウェハ９２、金属端子９５Ａ及び９５Ｂの寸法値については例示であり、本実施形態は、これらの値に限定されず、他の値であってもよい。
・半導体ウェハ９２の直径：３００ｎｍ
・バックグラインド処理後の半導体ウェハ９２の厚さ：５０μｍ以上２００μｍ以下
・個片化処理後の半導体チップ９１の外形サイズ：１０ｍｍ2以上２５ｍｍ2以下
・金属端子９５Ａ及び９５Ｂの直径：Φ５μｍ以上Φ２０μｍ以下
・金属端子９５Ａ及び９５Ｂのピッチ：３０μｍ以上１００μｍ以下
・金属端子９５Ａ及び９５Ｂの高さ：１０μｍ以上３０μｍ以下
【００９０】
以上の実施例１及び２を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
半導体基板と、
前記半導体基板の回路形成面の反対面に形成された複数の金属端子と、
前記半導体基板の回路形成面の反対面に形成され、前記金属端子の側面の少なくとも一部を被覆する樹脂と、を備え、
前記金属端子の上面は、前記樹脂から露出することを特徴とする、
半導体装置。
（付記２）
前記樹脂は、前記金属端子と濡れ性が悪いことを特徴とする、
付記１に記載の半導体装置。
（付記３）
前記樹脂は、導電性を有し、
複数の前記金属端子は、前記樹脂により電気的に接続され、
前記金属端子は、前記半導体基板の回路が有するグランド配線に電気的に接続されていることを特徴とする、
付記１又は２に記載の半導体装置。
（付記４）
前記半導体基板の回路形成面の反対面には、前記金属端子及び前記樹脂を有するアライメントマークを用いて搭載された半導体チップが形成されていることを特徴とする、付記１から３の何れか一項に記載の半導体装置。
（付記５）
前記樹脂は、複数の前記金属端子で囲われた領域に形成されていることを特徴とする、
付記１から４の何れか一項に記載の半導体装置。
（付記６）
前記金属端子は、前記半導体基板を貫通することを特徴とする、
付記１から５の何れか一項に記載の半導体装置。
（付記７）
半導体基板の回路形成面の反対面に複数の金属端子を形成する工程と、
前記金属端子の側面の少なくとも一部を被覆するように、前記半導体基板の回路形成面の反対面に樹脂を形成する工程と、
前記樹脂を硬化させる工程と、を備え、
前記金属端子の上面は、前記樹脂から露出することを特徴とする、
半導体装置の製造方法。
（付記８）
前記樹脂は、前記金属端子と濡れ性が悪いことを特徴とする、
付記７に記載の半導体装置の製造方法。
（付記９）
前記樹脂は、導電性を有し、
複数の前記金属端子は、前記樹脂により電気的に接続され、
前記金属端子は、前記半導体基板の回路が有するグランド配線に電気的に接続されていることを特徴とする、
付記７又は８に記載の半導体装置の製造方法。
（付記１０）
前記金属端子及び前記樹脂を有するアライメントマークを用いて、前記半導体基板の回路形成面の反対面に半導体チップを搭載する工程、を備えることを特徴とする、
付記７から９の何れか１項に記載の半導体装置の製造方法。
（付記１１）
複数の前記金属端子で囲われた領域に前記樹脂を形成することを特徴とする、
付記７から１０の何れか一項に記載の半導体装置の製造方法。
（付記１２）
前記金属端子は、前記半導体基板を貫通することを特徴とする、
付記７から１１の何れか一項に記載の半導体装置の製造方法。
【符号の説明】
【００９１】
１、８１、９１    半導体チップ（ＬＳＩチップ）
２、８２、９２    半導体ウェハ（半導体基板）
３、８３、９３    配線層
４、８４、９４    接続端子
５Ａ、５Ｂ、９５Ａ、９５Ｂ    金属端子
６、９６    樹脂
１０Ａ、１０Ｂ    ビア
２０  インクジェットヘッド
２１  ノズル
３０  吸着ヘッド
４０  アンダーフィル材
５０  ダイシングブレード
６０  パッケージ基板
６１  外部端子
７０  アンダーフィル材
【図１】
2014003204.tif 000003
【図２】
2014003204.tif 000004
【図３】
2014003204.tif 000005
【図４】
2014003204.tif 000006
【図５】
2014003204.tif 000007
【図６】
2014003204.tif 000008
【図７】
2014003204.tif 000009
【図８】
2014003204.tif 000010
【図９】
2014003204.tif 000011
【図１０】
2014003204.tif 000012
【図１１】
2014003204.tif 000013
【図１２】
2014003204.tif 000014
【図１３】
2014003204.tif 000015
【図１４】
2014003204.tif 000016
【図１５】
2014003204.tif 000017
【図１６】
2014003204.tif 000018
【図１７】
2014003204.tif 000019
【図１８】
2014003204.tif 000020
【図１９】
2014003204.tif 000021
【図２０】
2014003204.tif 000022