(57)【要約】      （修正有）【課題】比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化を実現する高耐圧の化合物半導体装置を得る。【解決手段】化合物半導体装置は、表面に段差部１１Ａが形成された化合物半導体領域と、段差部１１Ａの非極性面である上面の上方に形成されたゲート電極７と、段差部１１Ａの極性面である側面に沿ってゲート電極７と垂直方向に離間して形成されたドレイン電極６とを有して構成される。【選択図】図２
2014003146.tif 000002
【特許請求の範囲】
【請求項１】
表面に段差部が形成された化合物半導体領域と、
前記段差部の非極性面である上面の上方に形成された第１の電極と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間して形成された第２の電極と
を含むことを特徴とする化合物半導体装置。
【請求項２】
前記段差部の上面に沿って前記第１の電極と水平方向に離間して形成された第３の電極を更に含むことを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記第３の電極は、前記段差部の前記上面に形成された溝を埋め込むように形成されており、前記溝内において極性面と一部で接することを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記段差部の前記第３の電極の下方に、第１のｎ型不純物領域が形成されていることを特徴とする請求項２に記載の化合物半導体装置。
【請求項５】
前記段差部の前記第１の電極と前記第３の電極との間に、前記第１のｎ型不純物領域よりも低濃度の第２のｎ型不純物領域が形成されていることを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
化合物半導体領域の表面に段差部を形成する工程と、
前記段差部の非極性面である上面の上方に第１の電極を形成する工程と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間する第２の電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記段差部の上面に沿って前記第１の電極と水平方向に離間する第３の電極を形成する工程を更に含むことを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記第３の電極は、前記段差部の前記上面に形成された溝を埋め込むように形成され、前記溝内において極性面と一部で接することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記段差部の前記第３の電極の下方に、第１のｎ型不純物領域が形成されることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項１０】
前記段差部の前記第１の電極と前記第３の電極との間に、前記第１のｎ型不純物領域よりも低濃度の第２のｎ型不純物領域が形成されることを特徴とする請求項９に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、高効率のスイッチ素子、電気自動車用等のパワーデバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７０７４６号公報
【特許文献２】特開２００８−４７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
窒化物半導体デバイスでは、２ＤＥＧの発生量を局所的に制御する技術が要求されている。例えばＨＥＭＴの場合には、いわゆるフェイルセーフの観点から、ゲート電圧のオフ時には電流が流れない、ノーマリ・オフ動作が望まれる。
【０００６】
従来のＨＥＭＴ、例えばＡｌＧａＮ／ＧａＮ・ＨＥＭＴには、電子走行層のＧａＮ及び電子供給層のＡｌＧａＮとして、表面（上面）がｃ面(0001)のものを用いた構成と、表面（上面）がｍ面(0-100)又はａ面(11-20)のものを用いた構成とがある。
【０００７】
前者のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、極性面であるｃ面上に、ゲート電極と、ソース電極及びドレイン電極とが形成される。ＡｌＧａＮには、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みが生じ、ピエゾ分極及びＡｌＧａＮの自発分極が発生する。トランジスタのチャネルが極性面に形成されるため、ピエゾ分極及び自発分極により高濃度の２次元電子ガス（２ＤＥＧ）が得られる。ところがこの場合、チャネルに存在する高濃度の２ＤＥＧにより、ゲート電圧のオフ時にもゲート電流が流れてしまい、ゲート電流を遮断するには、ゲート電極に負の電圧を印加する必要がある。これは、いわゆるノーマリ・オン動作であり、所期のノーマリ・オフ動作の実現が困難であるという問題がある。
【０００８】
後者のＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、非極性面であるｍ面上又はａ面上に、ゲート電極と、ソース電極及びドレイン電極とが形成される。チャネルが非極性面に形成されるため、ピエゾ分極及び自発分極が生じない。ゲート電圧のオフ時にはチャネルに２ＤＥＧが存在せず、ゲート電流は流れないため、ノーマリ・オフ動作となる。ところがこの場合、チャネルに２ＤＥＧが存在しないため、オン抵抗が大きくなるという問題がある。
【０００９】
更に、前者及び後者のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに共通する問題がある。パワーデバイスに要求される高耐圧を実現するには、ゲート電極とドレイン電極との間の距離Ｌgdを長く確保する必要がある。ところが、距離Ｌgdを長くすれば、素子の占める面積が大きくなるので、多数の素子を集積することができない。近時では、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等のパワーデバイスにも微細化及び高集積化の要請が高まっているところ、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルに極性面或いは非極性面を利用したデバイスの双方について、その実現が困難である。
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化を実現する。これにより、信頼性の高い高耐圧の化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
化合物半導体装置の一態様は、表面に段差部が形成された化合物半導体領域と、前記段差部の非極性面である上面の上方に形成された第１の電極と、前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間して形成された第２の電極とを含む。
【００１２】
化合物半導体装置の製造方法の一態様は、化合物半導体領域の表面に段差部を形成する工程と、前記段差部の非極性面である上面の上方に第１の電極を形成する工程と、前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間する第２の電極を形成する工程とを含む。
【発明の効果】
【００１３】
上記の諸態様によれば、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化が可能な信頼性の高い高耐圧の化合物半導体装置が実現する。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】ＧａＮ結晶の面方位を示す模式図である。
【図４】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図である。
【図５】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、シミュレーションによりオン抵抗を計算した結果を示す特性図である。
【図６】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図７】図６に引き続き、第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図８】第１の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図である。
【図９】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１０】図９に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１２】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図である。
【図１３】第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１４】図１３に引き続き、第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１５】図１４に引き続き、第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図１６】第２の実施形態の変形例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図である。
【図１７】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１８】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１５】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１６】
（第１の実施形態）
本実施形態では、化合物半導体装置として、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン（Ａｒ）等の注入により素子分離構造が形成される。
【００１７】
先ず、図１（ａ）に示すように、成長用基板として例えばｍ面ＳｉＣ基板（以下、ＳｉＣ基板とする）１上に、化合物半導体層であるバッファ層２及び電子走行層３を順次形成する。成長用基板としては、ＳｉＣ基板の代わりに、サファイア基板、ＧａＡｓ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１８】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板基板１上に、ＡｌＮを５ｎｍ程度の厚みに、ｉ−ＧａＮ（真性型ＧａＮ）又はｎ−ＧａＮ（ｎ型ＧａＮ）を１μｍから数十μｍ程度の厚みに成長する。本実施形態では、このｉ−ＧａＮ又はｎ−ＧａＮは、ＳｉＣ基板基板１上でその表面（ＳｉＣ基板基板１の上面と平行な上面）が非極性面であるｍ面となるように形成される。ｍ面の代わりにａ面となるようにしても良い。以上により、Ｓｉ基板１上にバッファ層２及び上面がｍ面とされた電子走行層３が形成される。バッファ層２としては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。また、基板にＧａＮ基板を用い、バッファ層２を形成することなくＧａＮ基板上に電子走行層３を形成するようにしても良い。
【００１９】
ＡｌＮ、ＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００２０】
ＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０17／ｃｍ3程度とする。
【００２１】
続いて、図１（ｂ）に示すように、電子走行層３の表面に段差部である凸部位１１Ａを形成する。
詳細には、電子走行層３のドレイン電極の形成予定部位をドライエッチングし、深さ１μｍ〜数十μｍ（耐圧によって決まる値であり、例えば耐圧が数百Ｖで数μｍ、耐圧が数千Ｖで数十μｍ）程度の溝１１を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等を用いる。電子走行層３の表面に溝１１を形成することにより、当該表面には段差部である凸部位１１Ａが形成される。
【００２２】
ＧａＮ結晶の面方位を図３に示す。
ＧａＮ結晶では、ａ１面(1000)、ａ２面(0100)、ａ３面(0010)とすると、上面が極性面であるｃ面(0001)となる。このとき、非極性面であるｍ面(1-100)及びａ面(11-20)がｃ面(0001)と直交する。
図３の定義に従えば、電子走行層３の表面において、凸部位１１Ａの上面がｍ面３（ｍ１）、溝１１の底面がｍ面３（ｍ２）となり、溝１１の側面（凸部位１１Ａの側面）がｃ面３（ｃ１）となる。
【００２３】
続いて、図１（ｃ）に示すように、電子走行層３上に電子供給層４を形成する。
詳細には、ＭＯＶＰＥ法等により、電子走行層３上にｉ−ＡｌＧａＮ（真性型ＧａＮ）又はｎ−ＡｌＧａＮ（ｎ型ＡｌＧａＮ）を４０ｎｍ程度の厚みに成長する。本実施形態では、このｉ−ＡｌＧａＮ又はｎ−ＡｌＧａＮは、電子走行層３上でその上面（Ｓｉ基板１の上面と平行な上面）がｍ面となるように形成される。なお、電子走行層３をその上面がａ面となるように形成した場合には、同様に電子供給層４の上面もａ面となる。
バッファ層２、電子走行層３、及び電子供給層４を備えて、化合物半導体領域が形成される。
【００２４】
ＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。ＡｌＧａＮの組成（ＡｌxＧａ1-xＮ：０＜ｘ＜１）に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。アンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００２５】
ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０13／ｃｍ3程度とする。
【００２６】
続いて、図２（ａ）に示すように、電子供給層４の一部をドライエッチングした後、凸部位１１Ａの一部をドライエッチングする。
詳細には、電子供給層４をドライエッチングし、溝１１の底面と、凸部位１１Ａのソース電極の形成予定部位を露出させる。このドライエッチングには、エッチングガスとして例えばＣｌ2等を用いる（或いは、Ｃｌ2及びＳＦ6を同時に用いる）。次に、凸部位１１Ａの露出したソース電極の形成予定部位をドライエッチングし、深さ１μｍ程度の溝１２を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等を用いる。
図３の定義に従えば、電子走行層３では、溝１２の底面がｍ面３（ｍ３）、溝１２の側面（凸部位１１Ａの側面）がｃ面３（ｃ２）となる。電子供給層４では、上面がｍ面４（ｍ）、一方の側面がｃ面４（ｃ１）、他方の側面がｃ面４（ｃ２）となる。
【００２７】
続いて、図２（ｂ）に示すように、ソース電極５、ドレイン電極６、及びゲート電極７を形成する。
詳細には、先ず、溝１２にソース電極５を、溝１１にドレイン電極６を形成する。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、溝１２，１１を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、溝１２，１１を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子走行層３及び電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、溝１２，１１を電極材料の一部で埋め込むソース電極５及びドレイン電極６が形成される。
【００２８】
ソース電極５は、その底面で電子走行層３のｍ面３（ｍ３）と、その側面で電子走行層３のｃ面３（ｃ２）及び電子供給層４のｃ面４（ｃ２）とオーミックコンタクトする。ドレイン電極６は、その底面で電子走行層３のｍ面３（ｍ２）と、その側面で電子供給層４のｃ面４（ｃ１）とオーミックコンタクトする。
【００２９】
次に、電子供給層４のｍ面４（ｍ）上にゲート電極７を形成する。
ゲート電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、電子供給層４のｍ面４（ｍ）のゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３０】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層４のｍ面４（ｍ）上にゲート電極７がショットキー接触して形成される。
【００３１】
続いて、図２（ｃ）に示すように、絶縁膜８を形成する。
詳細には、ＣＶＤ法等により、全面に絶縁物、例えばシリコン酸化物を堆積する。このシリコン酸化物をリソグラフィー及びドライエッチングにより加工する。以上により、ソース電極５上、ドレイン電極６上、及びゲート電極７上を夫々露出する開口を有する絶縁膜８が形成される。
【００３２】
しかる後、ソース電極５、ドレイン電極６、ゲート電極７と接続される各配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３３】
図４は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図であり、（ａ）が断面図、（ｂ）が平面図である。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ゲート電極７とソース電極５との間では横型構造、ゲート電極７とドレイン電極６との間では縦型構造とされている。ゲート電極７とソース電極５とは、凸部位１１Ａの上面に沿って横方向（水平方向）に離間し、ゲート電極７とドレイン電極６とは、凸部位１１Ａの側面に沿って縦方向（垂直方向）に離間する。
【００３４】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極５とドレイン電極６との間における、電子走行層３の電子供給層４との界面に沿ってチャネルが形成される。ゲート電極７は、電子供給層４のｍ面４（ｍ）上に形成されている。チャネルのうち、ゲート電極７の下方を含むゲート電極７とソース電極５との間の部分は、凸部位１１Ａの非極性面であるｍ面に沿って形成されるため、この部分にはゲート電圧のオフ時に２ＤＥＧは発生しない。これに対して、チャネルのうち、ゲート電極７とドレイン電極６との間の部分は、凸部位１１Ａの極性面であるｃ面に沿って形成されるため、この部分にはゲート電圧のオフ時でも高濃度の２ＤＥＧが発生する。従って、確実なノーマリ・オフ動作が実現する。
【００３５】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極７とドレイン電極６との間の部分が凸部位１１Ａのｃ面に沿って形成される。従って、ゲート電極とドレイン電極との間の部分がｍ面に沿って形成される場合に比べて、オン抵抗が格段に低減する。
【００３６】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極５は、凸部位１１Ａの溝１２に埋め込み形成されており、電子走行層３のｃ面３（ｃ２）と接触する。電子走行層３では、ｃ面３（ｃ２）における電子供給層４との界面にも２ＤＥＧが発生している。ソース電極５は、この２ＤＥＧと接触することにより、確実なオーミックコンタクトが得られる。
【００３７】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極７とドレイン電極６との間の部分が、縦型構造の部分、即ち凸部位１１Ａの側面に沿って形成される。高耐圧を確保すべく、ゲート電極７とドレイン電極６との間の垂直方向の距離Ｌgdを長くしても、ゲート電極７とドレイン電極６との間の水平方向の距離は高々電子供給層４の膜厚相当であって、無視し得る程度である。従って、素子を平面視した場合、素子の占める面積が実質的に極めて小さくなり、多数の素子を集積することが可能となる。
【００３８】
素子の具体的な集積密度について検討する。チャネルのうち、ゲート電極７とソース電極５との間の部分の長さを１μｍとすると、平面視した場合のチャネルの長さは１μｍ程度と同視できる。ゲート電極７とドレイン電極６との間の垂直方向の距離Ｌgdを１０μｍとすると、耐圧は１０００Ｖ程度となる。従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、耐圧を１０００Ｖ程度とするには、チャネルの長さは１１μｍ（ゲート電極とソース電極との間の長さ１μｍ＋ゲート電極とドレイン電極との間の長さ１０μｍ）となる。そうすると、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、素子の占有面積を１／１１程度に低減させ、素子の集積密度を１１倍程度に増加させることができる。同様に、耐圧が数万Ｖ程度であれば、本実施形態では、従来に比べて、素子の占有面積を数百分の１程度に低減させ、素子の集積密度を数百倍程度に増加させることができる。
【００３９】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、シミュレーションによりオン抵抗を計算した。この計算では、１次元のポアソン方程式を使用した。m面における電子及び正孔の有効質量は未だ報告されていないことから、ｍ面とｃ面とでＧａＮにおける電子及び正孔の有効質量が同一とになるように設定し、計算を行った。
【００４０】
計算結果を図５に示す。（ａ）は、電子走行層を真性ＧａＮ、電子供給層をｎ型Ａｌ0.3Ｇａ0.7Ｎ（ｎ型不純物濃度：１×１０13／ｃｍ3）で厚み４０ｎｍとし、ゲート電圧を１．５Ｖ〜２．５Ｖに設定した場合のシート抵抗のゲート電圧との関係を示す特性図である。（ｂ）は、電子走行層をｎ型ＧａＮ（ｎ型不純物濃度：１×１０17／ｃｍ3）、電子供給層を真性Ａｌ0.3Ｇａ0.7Ｎで厚み４０ｎｍとした場合のシート抵抗のゲート電圧との関係を示す特性図である。
【００４１】
図５に示すように、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、同一のチャネル長である従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、オン抵抗が大幅に低減することが判る。具体的には、本実施形態では、従来よりもオン抵抗が１５％〜３０％程度低減される。
【００４２】
以上説明したように、本実施形態によれば、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極７とドレイン電極６との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４３】
（変形例）
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、化合物半導体領域の構成が異なる点で第１の実施形態と相違する。
図６及び図７は、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン（Ａｒ）等の注入により素子分離構造が形成される。
【００４４】
先ず、図６（ａ）に示すように、成長用基板として、上面（一主面）がｍ面とされたＧａＮ基板１０を用いる。上面がａ面とされたＧａＮ基板を用いても良い。ＧａＮ基板１０としては、後の工程で凸部位を形成するため、数十μｍ程度以上の厚みのものが使用される。
【００４５】
続いて、図６（ｂ）に示すように、ＧａＮ基板１０の表面に段差部である凸部位１０Ａを形成する。
詳細には、ＧａＮ基板１０のドレイン電極の形成予定部位をドライエッチングし、深さ１０μｍ程度の溝１３を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等を用いる。ＧａＮ基板１０の表面に溝１３を形成することにより、当該表面には段差部である凸部位１０Ａが形成される。本例では、ＧａＮ基板１０の凸部位１０Ａが電子走行層の機能を有する。
図３の定義に従えば、ＧａＮ基板１０の表面において、凸部位１０Ａの上面がｍ面１０（ｍ１）、溝１３の底面がｍ面１０（ｍ２）となり、溝１３の側面（凸部位１０Ａの側面）がｃ面１０（ｃ１）となる。
【００４６】
続いて、図６（ｃ）に示すように、ＧａＮ基板１０上に電子供給層４を形成する。
詳細には、ＭＯＶＰＥ法等により、ＧａＮ基板１０上にｉ−ＡｌＧａＮ（真性型ＧａＮ）又はｎ−ＡｌＧａＮ（ｎ型ＡｌＧａＮ）を４０ｎｍ程度の厚みに成長する。本実施形態では、このｉ−ＡｌＧａＮ又はｎ−ＡｌＧａＮは、ＧａＮ基板１０上でその上面（凸部位１０Ａの上面と平行な上面）がｍ面となるように形成される。なお、ＧａＮ基板１０をその上面がａ面となるように形成した場合には、同様に電子供給層４の上面もａ面となる。
本例では、ＧａＮ基板１０及び電子供給層４を備えて、化合物半導体領域が形成される。
【００４７】
ＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。ＡｌＧａＮの組成（ＡｌxＧａ1-xＮ：０＜ｘ＜１）に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。アンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００４８】
ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０13／ｃｍ3程度とする。
【００４９】
続いて、図７（ａ）に示すように、電子供給層４の一部をドライエッチングした後、凸部位１０Ａの一部をドライエッチングする。
詳細には、電子供給層４をドライエッチングし、溝１３の底面と、凸部位１０Ａのソース電極の形成予定部位を露出させる。このドライエッチングには、エッチングガスとして例えばＣｌ2等を用いる（或いは、Ｃｌ2及びＳＦ6を同時に用いる）。次に、凸部位１０Ａの露出したソース電極の形成予定部位をドライエッチングし、深さ１μｍ程度の溝１４を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等等を用いる。
図３の定義に従えば、ＧａＮ基板１０では、溝１４の底面がｍ面１０（ｍ３）、溝１４の側面（凸部位１０Ａの側面）がｃ面１０（ｃ２）となる。電子供給層４では、上面がｍ面４（ｍ）、一方の側面がｃ面４（ｃ１）、他方の側面がｃ面４（ｃ２）となる。
【００５０】
続いて、図７（ｂ）に示すように、ソース電極５、ドレイン電極６、及びゲート電極７を形成する。
詳細には、先ず、溝１４にソース電極５を、溝１３にドレイン電極６を形成する。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、溝１４，１３を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、溝１４，１３を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＧａＮ基板１０を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／ＡｌをＧａＮ基板１０及び電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、溝１４，１３を電極材料の一部で埋め込むソース電極５及びドレイン電極６が形成される。
【００５１】
ソース電極５は、その底面でＧａＮ基板１０のｍ面１０（ｍ３）と、その側面でＧａＮ基板１０のｃ面１０（ｃ２）及び電子供給層４のｃ面４（ｃ２）とオーミックコンタクトする。ドレイン電極６は、その底面でＧａＮ基板１０のｍ面１０（ｍ２）と、その側面で電子供給層４のｃ面４（ｃ１）とオーミックコンタクトする。
【００５２】
次に、電子供給層４のｍ面４（ｍ）上にゲート電極７を形成する。
ゲート電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、電子供給層４のｍ面４（ｍ）のゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００５３】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層４のｍ面４（ｍ）上にゲート電極７がショットキー接触して形成される。
【００５４】
続いて、図７（ｃ）に示すように、絶縁膜８を形成する。
詳細には、ＣＶＤ法等により、全面に絶縁物、例えばシリコン酸化物を堆積する。このシリコン酸化物をリソグラフィー及びドライエッチングにより加工する。以上により、ソース電極５上、ドレイン電極６上、及びゲート電極７上を夫々露出する開口を有する絶縁膜８が形成される。
【００５５】
しかる後、ソース電極５、ドレイン電極６、ゲート電極７と接続される各配線の形成等の諸工程を経て、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００５６】
図８は、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図であり、（ａ）が断面図、（ｂ）が平面図である。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ゲート電極７とソース電極５との間では横型構造、ゲート電極７とドレイン電極６との間では縦型構造とされている。ゲート電極７とソース電極５とは、凸部位１０Ａの上面に沿って横方向（水平方向）に離間し、ゲート電極７とドレイン電極６とは、段差部１０Ａの側面に沿って縦方向（垂直方向）に離間する。
【００５７】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極５とドレイン電極６との間における、凸部位１０Ａの電子供給層４との界面に沿ってチャネルが形成される。ゲート電極７は、電子供給層４のｍ面４（ｍ）上に形成されている。チャネルのうち、ゲート電極７の下方を含むゲート電極７とソース電極５との間の部分は、段差部の１０Ａの非極性面であるｍ面に沿って形成されるため、この部分にはゲート電圧のオフ時に２ＤＥＧは発生しない。これに対して、チャネルのうち、ゲート電極７とドレイン電極６との間の部分は、凸部位１０Ａの極性面であるｃ面に沿って形成されるため、この部分にはゲート電圧のオフ時でも高濃度の２ＤＥＧが発生する。従って、確実なノーマリ・オフ動作が実現する。
【００５８】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極７とドレイン電極６との間の部分が段差部の１０Ａのｃ面に沿って形成される。従って、ゲート電極とドレイン電極との間の部分がｍ面に沿って形成される場合に比べて、オン抵抗が格段に低減する。
【００５９】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極５は、凸部位１０Ａの溝１４に埋め込み形成されており、ＧａＮ基板１０のｃ面１０（ｃ２）と接触する。凸部位１０Ａでは、ｃ面１０（ｃ２）における電子供給層４との界面にも２ＤＥＧが発生している。ソース電極５は、この２ＤＥＧと接触することにより、確実なオーミックコンタクトが得られる。
【００６０】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極７とドレイン電極６との間の部分が、縦型構造の部分、即ち段差部の１０Ａの側面に沿って形成される。高耐圧を確保すべく、ゲート電極７とドレイン電極６との間の垂直方向の距離Ｌgdを長くしても、ゲート電極７とドレイン電極６との間の水平方向の距離は高々電子供給層４の膜厚相当であって、無視し得る程度である。従って、素子を平面視した場合、素子の占める面積が実質的に極めて小さくなり、多数の素子を集積することが可能となる。
【００６１】
素子の具体的な集積密度について検討する。チャネルのうち、ゲート電極７とソース電極５との間の部分の長さを１μｍとすると、平面視した場合のチャネルの長さは１μｍ程度と同視できる。ゲート電極７とドレイン電極６との間の垂直方向の距離Ｌgdを１０μｍとすると、耐圧は１０００Ｖ程度となる。従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、耐圧を１０００Ｖ程度とするには、チャネルの長さは１１μｍ（ゲート電極とソース電極との間の長さ１μｍ＋ゲート電極とドレイン電極との間の長さ１０μｍ）となる。そうすると、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、素子の占有面積を１／１１程度に低減させ、素子の集積密度を１１倍程度に増加させることができる。同様に、耐圧が数万Ｖ程度であれば、本実施形態では、従来に比べて、素子の占有面積を数百分の１程度に低減させ、素子の集積密度を数百倍程度に増加させることができる。
【００６２】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第１の実施形態と同様に、同一のチャネル長である従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、オン抵抗が１５％〜３０％程度低減される。
【００６３】
以上説明したように、本例によれば、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極７とドレイン電極６との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
また、本例では、バッファ層を形成することなく、更には電子走行層を形成せずにＧａＮ基板の一部を電子走行層として機能させる構成を採る。これにより、有効な工程減が実現する。
【００６４】
（第２の実施形態）
以下、第２の実施形について説明する。本実施形態では、第１の実施形態と同様に、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、電子走行層の段差部が異なる点で第１の実施形態と相違する。
図９〜図１１は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン（Ａｒ）等の注入により素子分離構造が形成される。
【００６５】
先ず、第１の実施形態の図１（ａ）と同様に、図９（ａ）に示すように、成長用基板として例えばｍ面ＳｉＣ基板（以下、ＳｉＣ基板とする）１上に、化合物半導体層であるバッファ層２及び電子走行層３を順次形成する。成長用基板としては、ｍ面ＳｉＣ基板の代わりに、サファイア基板、ＧａＡｓ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００６６】
ＳｉＣ基板１上に、例えばＭＯＶＰＥ法により、ＡｌＮを５ｎｍ程度の厚みに、ｉ−ＧａＮ（真性型ＧａＮ）又はｎ−ＧａＮ（ｎ型ＧａＮ）を1μｍ〜数十μｍ程度の厚みに成長する。本実施形態では、このｉ−ＧａＮ又はｎ−ＧａＮは、ＳｉＣ基板１上でその表面（ＳｉＣ基板１の上面と平行な上面）が非極性面であるｍ面となるように形成される。ｍ面の代わりにａ面となるようにしても良い。以上により、ＳｉＣ基板１上にバッファ層２及び上面がｍ面とされた電子走行層３が形成される。バッファ層２としては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。また、基板にＧａＮ基板を用い、バッファ層２を形成することなくＧａＮ基板上に電子走行層３を形成するようにしても良い。
【００６７】
ＡｌＮ、ＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００６８】
ＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０17／ｃｍ3程度とする。
【００６９】
続いて、図９（ｂ）に示すように、電子走行層３の表面に段差部である凹部位２１を形成する。
詳細には、電子走行層３のドレイン電極の形成予定部位以外の箇所をドライエッチングし、深さ１μｍ〜数十μｍ（耐圧によって決まる値であり、例えば耐圧が数百Ｖで数μｍ、耐圧が数千Ｖで数十μｍ）程度の溝を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等を用いる。電子走行層３の表面に形成された溝が段差部である凹部位２１となる。
図３の定義に従えば、電子走行層３の表面において、凹部位２１の底面がｍ面３（ｍ１）、電子走行層３の上面がｍ面３（ｍ２）となり、凹部位２１の側面がｃ面３（ｃ）となる。
【００７０】
続いて、図９（ｃ）に示すように、凹部位２１の底面にｎ+領域２２及びｎ-領域２３を形成する。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工して、凹部位２１の底面におけるソース電極の形成予定部位を露出する開口を有するレジストマスクを形成する。このレジストマスクを用いて、ｎ型不純物、例えばＳｉを凹部位２１の底面にドーピングする。Ｓｉのドーピング濃度は、例えば１×１０18／ｃｍ3程度以上、例えば１×１０20／ｃｍ3程度とする。これにより、凹部位２１の底面におけるソース電極の形成予定部位にｎ+領域２２が形成される。レジストマスクは灰化処理等により除去する。
【００７１】
全面にレジストを塗布し、リソグラフィーによりレジストを加工して、凹部位２１の底面におけるゲート電極の形成予定部位とソース電極の形成予定部位との間に相当する所定部位を露出する開口を有するレジストマスクを形成する。このレジストマスクを用いて、ｎ型不純物、例えばＳｉを凹部位２１の底面にドーピングする。Ｓｉのドーピング濃度は、ｎ+領域２２によりも低濃度に、例えば１×１０17／ｃｍ3程度以下、例えば１×１０16／ｃｍ3／ｃｍ3程度とする。これにより、凹部位２１の底面におけるゲート電極の形成予定部位とソース電極の形成予定部位との間に相当する所定部位にｎ-領域２３が形成される。レジストマスクは灰化処理等により除去する。
【００７２】
続いて、図１０（ａ）に示すように、電子走行層３上に電子供給層４を形成する。
詳細には、ＭＯＶＰＥ法等により、電子走行層３上にｉ−ＡｌＧａＮ（真性型ＧａＮ）又はｎ−ＡｌＧａＮ（ｎ型ＡｌＧａＮ）を４０ｎｍ程度の厚みに成長する。本実施形態では、このｉ−ＡｌＧａＮ又はｎ−ＡｌＧａＮは、電子走行層３上でその上面（Ｓｉ基板１の上面と平行な上面）がｍ面となるように形成される。なお、電子走行層３をその上面がａ面となるように形成した場合には、同様に電子供給層４の上面もａ面となる。
バッファ層２、電子走行層３、及び電子供給層４を備えて、化合物半導体領域が形成される。
【００７３】
ＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。ＡｌＧａＮの組成（ＡｌxＧａ1-xＮ：０＜ｘ＜１）に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。アンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００７４】
ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０13／ｃｍ3程度とする。
【００７５】
続いて、図１０（ｂ）に示すように、電子供給層４の一部をドライエッチングする。
詳細には、電子供給層４をドライエッチングし、ｎ+領域２２の表面と、電子走行層３の上面におけるソース電極の形成予定部位を露出させる。このドライエッチングには、エッチングガスとして例えばＣｌ2等を用いる（或いは、Ｃｌ2及びＳＦ6を同時に用いる）。
図３の定義に従えば、電子供給層４では、一方の上面がｍ面４（ｍ１）、他方の上面がｍ面４（ｍ２）、側面がｃ面４（ｃ）となる。
【００７６】
続いて、図１１（ａ）に示すように、ソース電極２４、ドレイン電極２５、及びゲート電極２６を形成する。
詳細には、先ず、ｎ+領域２２上にソース電極２４を、電子走行層３の上面及び電子供給層４の他方の上面からなる領域にドレイン電極２５を形成する。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、ｎ+領域２２の表面及び上記の領域を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、ｎ+領域２２の表面及び上記の領域を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子走行層３及び電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ｎ+領域２２の表面及び上記の領域ソース電極２４及びドレイン電極２５が形成される。
【００７７】
ソース電極２４は、その底面でｎ+領域２２（ｍ面３（ｍ１））と、その側面で電子供給層４のｃ面４（ｃ２）とオーミックコンタクトする。本実施形態では、ソース電極２４はｎ+領域２２と接触するため、良好なオーミックコンタクトが得られる。ドレイン電極２５は、その底面で電子走行層３のｍ面３（ｍ２）及び電子供給層４のｍ面４（ｍ２）とオーミックコンタクトする。
【００７８】
次に、電子供給層４のｍ面４（ｍ１）上にゲート電極２６を形成する。
ゲート電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、電子供給層４のｍ面４（ｍ１）のゲート電極の形成予定部位を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００７９】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電子供給層４のｍ面４（ｍ１）上にゲート電極２６がショットキー接触して形成される。
【００８０】
本実施形態では、電子供給層４のゲート電極２６とソース電極２４との間の所定部位に、ｎ-領域２３が形成されている。このｎ-領域２３の存在により、更に耐圧が向上する。
【００８１】
続いて、図１１（ｂ）に示すように、絶縁膜２７を形成する。
詳細には、ＣＶＤ法等により、全面に絶縁物、例えばシリコン酸化物を堆積する。このシリコン酸化物をリソグラフィー及びドライエッチングにより加工する。以上により、ソース電極２４上、ドレイン電極２５上、及びゲート電極２６上を夫々露出する開口を有する絶縁膜２７が形成される。
【００８２】
しかる後、ソース電極２４、ドレイン電極２５、ゲート電極２６と接続される各配線の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８３】
図１２は、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図であり、（ａ）が断面図、（ｂ）が平面図である。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ゲート電極２６とソース電極２４との間では横型構造、ゲート電極２６とドレイン電極２５との間では縦型構造とされている。ゲート電極２６とソース電極２４とは、凹部位２１の底面に沿って横方向（水平方向）に離間し、ゲート電極２６とドレイン電極２５とは、凹部位２１の側面に沿って縦方向（垂直方向）に離間する。
【００８４】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極２４とドレイン電極２５との間における、電子走行層３の電子供給層４との界面に沿ってチャネルが形成される。ゲート電極２６は、電子供給層４のｍ面４（ｍ１）上に形成されている。チャネルのうち、ゲート電極２６の下方を含むゲート電極２６とソース電極２４との間の部分は、凹部位２１の非極性面であるｍ面に沿って形成されるため、この部分にはゲート電圧のオフ時に２ＤＥＧは発生しない。これに対して、チャネルのうち、ゲート電極２６とドレイン電極２５との間の部分は、凹部位２１の極性面であるｃ面に沿って形成されるため、この部分にはゲート電圧のオフ時でも高濃度の２ＤＥＧが発生する。従って、確実なノーマリ・オフ動作が実現する。
【００８５】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極２６とドレイン電極２５との間の部分が凹部位２１のｃ面に沿って形成される。従って、ゲート電極とドレイン電極との間の部分がｍ面に沿って形成される場合に比べて、オン抵抗が格段に低減する。
【００８６】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極２４は、電子走行層３のｎ+領域２２上にこれと接触して形成される。この構成により、ソース電極２４は電子走行層３との間で確実なオーミックコンタクトが得られる。
【００８７】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極２６とドレイン電極２５との間の部分が、縦型構造の部分、即ち凹部位２１の側面に沿って形成される。高耐圧を確保すべく、ゲート電極２６とドレイン電極２５との間の垂直方向の距離Ｌgdを長くしても、ゲート電極２６とドレイン電極２５との間の水平方向の距離は高々絶縁膜２７の膜厚相当であって、無視し得る程度である。従って、素子を平面視した場合、素子の占める面積が実質的に極めて小さくなり、多数の素子を集積することが可能となる。
【００８８】
素子の具体的な集積密度について検討する。チャネルのうち、ゲート電極２６とソース電極２５との間の部分の長さを１．５μｍ（１μｍ＋０．５μｍ）とすると、平面視した場合のチャネルの長さは１．５μｍ程度と同視できる。ゲート電極２６とドレイン電極２５との間の垂直方向の距離Ｌgdを１０μｍとすると、耐圧は１０００Ｖ程度となる。従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、耐圧を１０００Ｖ程度とするには、チャネルの長さは１１μｍ（ゲート電極とソース電極との間の長さ１μｍ＋ゲート電極とドレイン電極との間の長さ１０μｍ）となる。そうすると、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、素子の占有面積を１／８程度に低減させ、素子の集積密度を８倍程度に増加させることができる。同様に、耐圧が数万Ｖ程度であれば、本実施形態では、従来に比べて、素子の占有面積を数百分の１程度に低減させ、素子の集積密度を数百倍程度に増加させることができる。
【００８９】
本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第１の実施形態と同様に、同一のチャネル長である従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、オン抵抗が１５％〜３０％程度低減される。
【００９０】
以上説明したように、本実施形態によれば、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極２６とドレイン電極２５との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９１】
（変形例）
以下、第２の実施形態の変形例について説明する。本例では、第２の実施形態と同様に、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、ゲート絶縁膜を備えたＭＩＳ型とする点で第２の実施形態と相違する。
図１３〜図１５は、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。なお、図示は省略するが、素子分離領域にはアルゴン（Ａｒ）等の注入により素子分離構造が形成される。
【００９２】
先ず、第２の実施形態の図９（ａ）と同様に、図１３（ａ）に示すように、成長用基板として例えばｍ面ＳｉＣ基板（以下、ＳｉＣ基板とする）１上に、化合物半導体層であるバッファ層２及び電子走行層３を順次形成する。成長用基板としては、ｍ面ＳｉＣ基板の代わりに、サファイア基板、ＧａＡｓ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００９３】
ＳｉＣ基板１上に、例えばＭＯＶＰＥ法により、ＡｌＮを５ｎｍ程度の厚みに、ｉ−ＧａＮ（真性型ＧａＮ）又はｎ−ＧａＮ（ｎ型ＧａＮ）を１μｍ程度の厚みに成長する。本実施形態では、このｉ−ＧａＮ又はｎ−ＧａＮは、ＳｉＣ基板１上でその表面（ＳｉＣ基板１の上面と平行な上面）が非極性面であるｍ面となるように形成される。ｍ面の代わりにａ面となるようにしても良い。以上により、ＳｉＣ基板１上にバッファ層２及び上面がｍ面とされた電子走行層３が形成される。バッファ層２としては、ＡｌＮの代わりにＡｌＧａＮを用いたり、低温成長でＧａＮを成長するようにしても良い。また、基板にＧａＮ基板を用い、バッファ層２を形成することなくＧａＮ基板上に電子走行層３を形成するようにしても良い。
【００９４】
ＡｌＮ、ＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。共通原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００９５】
ＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０17／ｃｍ3程度とする。
【００９６】
続いて、第２の実施形態の図９（ｂ）と同様に、図１３（ｂ）に示すように、電子走行層３の表面に段差部である凹部位２１を形成する。
詳細には、電子走行層３のドレイン電極の形成予定部位以外の箇所をドライエッチングし、深さ１μｍ〜数十μｍ（耐圧によって決まる値であり、例えば耐圧が数百Ｖで数μｍ、耐圧が数千Ｖで数十μｍ）程度の溝を形成する。このドライエッチングには、エッチングガスとして例えばＢＣｌ3、Ｃｌ2等を用いる。電子走行層３の表面に形成された溝が段差部である凹部位２１となる。
図３の定義に従えば、電子走行層３の表面において、凹部位２１の底面がｍ面３（ｍ１）、電子走行層３の上面がｍ面３（ｍ２）となり、凹部位２１の側面がｃ面３（ｃ）となる。
【００９７】
続いて、図１３（ｃ）に示すように、凹部位２１の底面にｎ+領域３１及びｎ-領域３２を形成する。
詳細には、全面にレジストを塗布し、リソグラフィーによりレジストを加工して、凹部位２１の底面におけるソース電極の形成予定部位を露出する開口を有するレジストマスクを形成する。このレジストマスクを用いて、ｎ型不純物、例えばＳｉを凹部位２１の底面にドーピングする。Ｓｉのドーピング濃度は、例えば１×１０18／ｃｍ3程度以上、例えば１×１０20／ｃｍ3程度とする。これにより、凹部位２１の底面におけるソース電極の形成予定部位にｎ+領域３１が形成される。レジストマスクは灰化処理等により除去する。
【００９８】
全面にレジストを塗布し、リソグラフィーによりレジストを加工して、凹部位２１の底面におけるゲート電極の形成予定部位を露出する開口を有するレジストマスクを形成する。このレジストマスクを用いて、ｎ型不純物、例えばＳｉを凹部位２１の底面にドーピングする。Ｓｉのドーピング濃度は、ｎ+領域３１によりも低濃度に、例えば１×１０17／ｃｍ3程度以下、例えば１×１０16／ｃｍ3程度とする。これにより、凹部位２１の底面におけるゲート電極の形成予定部位にｎ-領域３２が形成される。レジストマスクは灰化処理等により除去する。
【００９９】
続いて、図１４（ａ）に示すように、電子走行層３上に電子供給層４を形成する。
詳細には、ＭＯＶＰＥ法等により、電子走行層３上にｉ−ＡｌＧａＮ（真性型ＧａＮ）又はｎ−ＡｌＧａＮ（ｎ型ＡｌＧａＮ）を４０ｎｍ程度の厚みに成長する。本実施形態では、このｉ−ＡｌＧａＮ又はｎ−ＡｌＧａＮは、電子走行層３上でその上面（Ｓｉ基板１の上面と平行な上面）がｍ面となるように形成される。なお、電子走行層３をその上面がａ面となるように形成した場合には、同様に電子供給層４の上面もａ面となる。
バッファ層２、電子走行層３、及び電子供給層４を備えて、化合物半導体領域が形成される。
【０１００】
ＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。ＡｌＧａＮの組成（ＡｌxＧａ1-xＮ：０＜ｘ＜１）に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を適宜設定する。アンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【０１０１】
ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、例えば１×１０13／ｃｍ3程度とする。
【０１０２】
続いて、図１４（ｂ）に示すように、電子供給層４をドライエッチングする。
詳細には、電子供給層４をドライエッチングし、電子供給層４を凹部位２１の側面のみに残す。このドライエッチングには、エッチングガスとして例えばＣｌ2等を用いる（或いは、Ｃｌ2及びＳＦ6を同時に用いる）。図３の定義に従えば、電子供給層４では、上面がｍ面４（ｍ）、側面がｃ面４（ｃ）となる。
【０１０３】
続いて、図１４（ｃ）に示すように、ゲート絶縁膜３３を形成する。
詳細には、先ず、全面に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは４０ｎｍ程度に堆積する。
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【０１０４】
次に、堆積したＡｌ2Ｏ3をリソグラフィー及びドライエッチングにより加工し、ゲート電極の形成予定部位であるｎ-領域３２上のみにＡｌ2Ｏ3を残す。以上により、ｎ-領域３２上に、ゲート絶縁膜３３が形成される。
【０１０５】
続いて、図１５（ａ）に示すように、ソース電極３４、ドレイン電極３５、及びゲート電極３６を形成する。
詳細には、先ず、ｎ+領域３１上にソース電極３４を、電子走行層３の上面及び電子供給層４の上面からなる領域にドレイン電極３５を形成する。
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、ｎ+領域３１の表面及び上記の領域を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、ｎ+領域３１の表面及び上記の領域を露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子走行層３及び電子供給層４とオーミックコンタクトさせる。Ｔａ／Ａｌのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、ｎ+領域３１の表面及び上記の領域ソース電極３４及びドレイン電極３５が形成される。
【０１０６】
ソース電極３４は、その底面でｎ+領域２１（ｍ面３（ｍ１））とオーミックコンタクトする。本実施形態では、ソース電極３４はｎ+領域３１と接触するため、良好なオーミックコンタクトが得られる。ドレイン電極３５は、その底面で電子走行層３のｍ面３（ｍ２）及び電子供給層４のｍ面４（ｍ）とオーミックコンタクトする。
【０１０７】
次に、ゲート絶縁膜３３上にゲート電極３６を形成する。
ゲート電極を形成するためのレジストマスクを形成する。レジストを全面に塗布し、リソグラフィーにより、ゲート電極の形成予定部位であるゲート絶縁膜３３の表面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【０１０８】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、ｎ-領域３２上にゲート絶縁膜３３を介してゲート電極３６が形成される。
【０１０９】
本例では、ゲート電極３６がゲート絶縁膜３３を介してｎ-領域３２上に形成される。ゲート電極３６にゲート電圧が印加されないときには、ｎ-領域３２の抵抗が高いため、トランジスタはオフとする。一方、ゲート電圧を印加すると、ｎ-領域３２のエネルギーバンドが曲がり、ｎ-領域３２がｎ+領域となる。これにより、トランジスタがオンとなる。
【０１１０】
続いて、図１５（ｂ）に示すように、絶縁膜３７を形成する。
詳細には、ＣＶＤ法等により、全面に絶縁物、例えばシリコン酸化物を堆積する。このシリコン酸化物をリソグラフィー及びドライエッチングにより加工する。以上により、ソース電極３４上、ドレイン電極３５上、及びゲート電極３６上を夫々露出する開口を有する絶縁膜３７が形成される。
【０１１１】
しかる後、ソース電極３４、ドレイン電極３５、ゲート電極３６と接続される各配線の形成等の諸工程を経て、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１１２】
図１６は、本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを示す模式図であり、（ａ）が断面図、（ｂ）が平面図である。
このＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ゲート電極３６とソース電極３４との間では横型構造、ゲート電極３６とドレイン電極３５との間では縦型構造とされている。ゲート電極３６とソース電極３４とは、凹部位２１の底面に沿って横方向（水平方向）に離間し、ゲート電極３６とドレイン電極３５とは、凹部位２１の側面に沿って縦方向（垂直方向）に離間する。
【０１１３】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極３４とドレイン電極３５との間にチャネルが形成される。ゲート電極２６は、電子供給層４のｎ-領域３２上に形成されている。チャネルのうち、ゲート電極２６とドレイン電極２５との間の部分、即ち電子走行層３の電子供給層４との界面に沿った部分は、凹部位２１の極性面であるｃ面に沿って形成されている。そのため、この部分にはゲート電圧のオフ時でも高濃度の２ＤＥＧが発生する。これに対して、チャネルのうち、ゲート電極２６の下方では、ｎ-領域３２の存在により、ゲート電圧の非印加時にはトランジスタはオフとする。従って、確実なノーマリ・オフ動作が実現する。
【０１１４】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極３６とドレイン電極３５との間の部分が凹部位２１のｃ面に沿って形成される。従って、ゲート電極とドレイン電極との間の部分がｍ面に沿って形成される場合に比べて、オン抵抗が格段に低減する。
【０１１５】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ソース電極３４は、電子走行層３のｎ+領域３１上にこれと接触して形成される。この構成により、ソース電極３４は電子走行層３との間で確実なオーミックコンタクトが得られる。
【０１１６】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、チャネルのうち、ゲート電極３６とドレイン電極３５との間の部分が、縦型構造の部分、即ち凹部位２１の側面に沿って形成される。高耐圧を確保すべく、ゲート電極３６とドレイン電極３５との間の垂直方向の距離Ｌgdを長くしても、ゲート電極３６とドレイン電極３５との間の水平方向の距離は高々絶縁膜３７の膜厚相当であって、無視し得る程度である。従って、素子を平面視した場合、素子の占める面積が実質的に極めて小さくなり、多数の素子を集積することが可能となる。
【０１１７】
本例によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、第２の実施形態と同様に、同一のチャネル長である従来の横型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴに比べて、オン抵抗が１５％〜３０％程度低減される。
【０１１８】
以上説明したように、本例によれば、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極３６とドレイン電極３５との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１１９】
以上、第１の実施形態及びその変形例、並びに第２の実施形態及びその変形例に説明したが、これらの態様に限定されるものではない。例えば、第１の実施形態及びその変形例において、第２の実施形態の変形例のようにゲート絶縁膜を形成し、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとすることができる。また、第２の実施形態及びその変形例において、第１の実施形態の変形例のように上面がｍ面又はａ面とされたＧａＮ基板を適用し、バッファ層及び電子走行層を形成しないＡｌＧａＮ／ＧａＮ・ＨＥＭＴとすることができる。
【０１２０】
（第３の実施形態）
本実施形態では、第１の実施形態及びその変形例、並びに第２の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１７は、第３の実施形態による電源装置の概略構成を示す結線図である。
【０１２１】
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
【０１２２】
本実施形態では、一次側回路４１のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、第１の実施形態及びその変形例、並びに第２の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路４２のスイッチング素子４７ａ，４７ｂ，４７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【０１２３】
本実施形態では、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化が可能となる高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【０１２４】
（第４の実施形態）
本実施形態では、第１の実施形態及びその変形例、並びに第２の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１８は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【０１２５】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態及びその変形例、並びに第２の実施形態及びその変形例から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１８では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
【０１２６】
本実施形態では、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化が可能となる高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【０１２７】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【０１２８】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１の実施形態、第２の実施形態及びその変形例では、電子走行層がｉ−ＧａＮ又はｎ−ＧａＮ電子供給層がｉ−ＩｎＡｌＮ又はｎ−ＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【０１２９】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１３０】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１の実施形態、第２の実施形態及びその変形例では、電子走行層がｉ−ＧａＮ又はｎ−ＧａＮ電子供給層がｉ−ＩｎＡｌＧａＮ又はｎ−ＩｎＡｌＧａＮで形成される。
【０１３１】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、比較的簡素な構成でノーマリ・オフ動作を実現して、オン抵抗を低減し、ゲート電極とドレイン電極との間の水平距離を可及的に短縮して十分な高集積化が可能となる。これにより、信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１３２】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【０１３３】
（付記１）表面に段差部が形成された化合物半導体領域と、
前記段差部の非極性面である上面の上方に形成された第１の電極と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間して形成された第２の電極と
を含むことを特徴とする化合物半導体装置。
【０１３４】
（付記２）前記段差部の上面に沿って前記第１の電極と水平方向に離間して形成された第３の電極を更に含むことを特徴とする付記１に記載の化合物半導体装置。
【０１３５】
（付記３）前記第３の電極は、前記段差部の前記上面に形成された溝を埋め込むように形成されており、前記溝内において極性面と一部で接することを特徴とする付記２に記載の化合物半導体装置。
【０１３６】
（付記４）前記段差部の前記第３の電極の下方に、第１のｎ型不純物領域が形成されていることを特徴とする付記２に記載の化合物半導体装置。
【０１３７】
（付記５）前記段差部の前記第１の電極と前記第３の電極との間に、前記第１のｎ型不純物領域よりも低濃度の第２のｎ型不純物領域が形成されていることを特徴とする付記４に記載の化合物半導体装置。
【０１３８】
（付記６）前記段差部は凸状部位であることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１３９】
（付記７）前記段差部は凹状部位であることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０１４０】
（付記８）化合物半導体領域の表面に段差部を形成する工程と、
前記段差部の非極性面である上面の上方に第１の電極を形成する工程と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間する第２の電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【０１４１】
（付記９）前記段差部の上面に沿って前記第１の電極と水平方向に離間する第３の電極を形成する工程を更に含むことを特徴とする付記８に記載の化合物半導体装置の製造方法。
【０１４２】
（付記１０）前記第３の電極は、前記段差部の前記上面に形成された溝を埋め込むように形成され、前記溝内において極性面と一部で接することを特徴とする付記９に記載の化合物半導体装置の製造方法。
【０１４３】
（付記１１）前記段差部の前記第３の電極の下方に、第１のｎ型不純物領域が形成されることを特徴とする付記９に記載の化合物半導体装置の製造方法。
【０１４４】
（付記１２）前記段差部の前記第１の電極と前記第３の電極との間に、前記第１のｎ型不純物領域よりも低濃度の第２のｎ型不純物領域が形成されることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０１４５】
（付記１３）前記段差部は凸状部位であることを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４６】
（付記１４）前記段差部は凹状部位であることを特徴とする付記８〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
【０１４７】
（付記１５）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
表面に段差部が形成された化合物半導体領域と、
前記段差部の非極性面である上面の上方に形成された第１の電極と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間して形成された第２の電極と
を含むことを特徴とする電源回路。
【０１４８】
（付記１６）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
表面に段差部が形成された化合物半導体領域と、
前記段差部の非極性面である上面の上方に形成された第１の電極と、
前記段差部の極性面である側面に沿って前記第１の電極と垂直方向に離間して形成された第２の電極と
を含むことを特徴とする高周波増幅器。
【符号の説明】
【０１４９】
１  ＳｉＣ基板
２  バッファ層
３  電子走行層
３（ｍ１），３（ｍ２），３（ｍ３），４（ｍ），１０（ｍ１），１０（ｍ２），１０（ｍ３）  ｍ面
３（ｃ），３（ｃ１），３（ｃ２），４（ｃ），４（ｃ１），４（ｃ２），１０（ｃ１），１０（ｃ２）  ｃ面
４  電子供給層
５，２４，３４  ソース電極
６，２５，３５  ドレイン電極
７，２６，３６  ゲート電極
８，２７，３７  絶縁膜
１０  ＧａＮ基板
１０Ａ，１１Ａ  凸部位
１１，１２，１３，１４  溝
２１，３１  凹部位
２２，３２  ｎ+領域
２３  ｎ-領域
３３  ゲート絶縁膜
４１  一次側回路
４２  二次側回路
４３  トランス
４４  交流電源
４５  ブリッジ整流回路
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４７ａ，４７ｂ，４７ｃ  スイッチング素子
５１  ディジタル・プレディストーション回路
５２ａ，５２ｂ  ミキサー
５３  パワーアンプ
【図１】
2014003146.tif 000003
【図２】
2014003146.tif 000004
【図３】
2014003146.tif 000005
【図４】
2014003146.tif 000006
【図５】
2014003146.tif 000007
【図６】
2014003146.tif 000008
【図７】
2014003146.tif 000009
【図８】
2014003146.tif 000010
【図９】
2014003146.tif 000011
【図１０】
2014003146.tif 000012
【図１１】
2014003146.tif 000013
【図１２】
2014003146.tif 000014
【図１３】
2014003146.tif 000015
【図１４】
2014003146.tif 000016
【図１５】
2014003146.tif 000017
【図１６】
2014003146.tif 000018
【図１７】
2014003146.tif 000019
【図１８】
2014003146.tif 000020