(57)【要約】【課題】熱電素子の出力電圧の極性を適切に制御する。【解決手段】第５トランジスタＭ５〜第８トランジスタＭ８はそれぞれ、ＮチャンネルＦＥＴであり、第１トランジスタＭ１〜第４トランジスタＭ４と並列に設けられる。比較回路１０２は、その電源端子に、後段の昇圧回路の出力電圧ＶＤＤを受ける。比較回路１０２は、（i）第１入力ラインＬ１の電位Ｖ１が第２入力ラインＬ２の電位Ｖ２より高いときに、第５トランジスタＭ５、第８トランジスタＭ８のゲートにローレベル電圧を、第６トランジスタＭ６および第７トランジスタＭ７のゲートにハイレベル電圧を出力し、（ii）第２入力ラインＬ２の電位Ｖ２の方が高いときに、第５トランジスタＭ５および第８トランジスタＭ８のゲートにハイレベル電圧を、第６トランジスタＭ６および第７トランジスタＭ７のゲートにローレベル電圧を出力する。【選択図】図２
2014023319.tif 000002
【特許請求の範囲】
【請求項１】
熱電素子から第１極性または第２極性の一方をとり得る電圧を受け、その極性を制御する極性制御回路であって、
前記熱電素子の第１電極と接続される第１入力ラインと、
前記熱電素子の第２電極と接続される第２入力ラインと、
昇圧回路の入力端子と接続される出力ラインと、
前記昇圧回路の出力電圧が供給される電源ラインと、
電位の固定された固定電圧ラインと、
前記第１入力ラインと前記固定電圧ラインの間に設けられ、そのゲートが前記第２入力ラインと接続されたＮチャンネルＦＥＴ（Field Effect Transistor）の第１トランジスタと、
前記第２入力ラインと前記固定電圧ラインの間に設けられ、そのゲートが前記第１入力ラインと接続されたＮチャンネルＦＥＴの第２トランジスタと、
前記第１入力ラインと前記出力ラインの間に設けられ、そのゲートが前記第２入力ラインと接続されたＰチャンネルＦＥＴの第３トランジスタと、
前記第２入力ラインと前記出力ラインの間に設けられ、そのゲートが前記第１入力ラインと接続されたＰチャンネルＦＥＴの第４トランジスタと、
前記第１入力ラインと前記固定電圧ラインの間に前記第１トランジスタと並列に設けられたＮチャンネルＦＥＴの第５トランジスタと、
前記第２入力ラインと前記固定電圧ラインの間に前記第２トランジスタと並列に設けられたＮチャンネルＦＥＴの第６トランジスタと、
前記第１入力ラインと前記出力ラインの間に前記第３トランジスタと並列に設けられたＮチャンネルＦＥＴの第７トランジスタと、
前記第２入力ラインと前記出力ラインの間に前記第４トランジスタと並列に設けられたＮチャンネルＦＥＴの第８トランジスタと、
その電源端子が前記電源ラインと接続され、前記第１入力ラインの電位と前記第２入力ラインの電位を比較し、（i）前記第１入力ラインの電位の方が高いときに、前記第５トランジスタおよび前記第８トランジスタのゲートにローレベル電圧を、前記第６トランジスタおよび前記第７トランジスタのゲートにハイレベル電圧を出力し、（ii）前記第２入力ラインの電位の方が高いときに、前記第５トランジスタおよび前記第８トランジスタのゲートにハイレベル電圧を、前記第６トランジスタおよび前記第７トランジスタのゲートにローレベル電圧を出力する比較回路と、
を備えることを特徴とする極性制御回路。
【請求項２】
前記ハイレベル電圧は、前記電源ラインの電圧と実質的に等しく、前記ローレベル電圧は、前記固定電圧ラインの電圧と実質的に等しいことを特徴とする請求項１に記載の極性制御回路。
【請求項３】
前記第６トランジスタおよび前記第７トランジスタのゲートと前記固定電圧ラインの間に設けられた第１抵抗と、
前記第５トランジスタおよび前記第８トランジスタのゲートと前記固定電圧ラインの間に設けられた第２抵抗と、
をさらに備えることを特徴とする請求項１または２に記載の極性制御回路。
【請求項４】
熱電素子から第１極性または第２極性の一方をとり得る電圧を受け、その極性を制御する極性制御回路であって、
前記熱電素子の第１電極と接続される第１入力ラインと、
前記熱電素子の第２電極と接続される第２入力ラインと、
昇圧回路の入力端子と接続される出力ラインと、
前記昇圧回路の出力電圧が供給される電源ラインと、
電位の固定された固定電圧ラインと、
前記第１入力ラインと前記固定電圧ラインの間に設けられ、そのゲートが前記第２入力ラインと接続されたＮチャンネルＦＥＴ（Field Effect Transistor）の第１トランジスタと、
前記第２入力ラインと前記固定電圧ラインの間に設けられ、そのゲートが前記第１入力ラインと接続されたＮチャンネルＦＥＴの第２トランジスタと、
前記第１入力ラインと前記出力ラインの間に設けられ、そのゲートが前記第２入力ラインと接続されたＰチャンネルＦＥＴの第３トランジスタと、
前記第２入力ラインと前記出力ラインの間に設けられ、そのゲートが前記第１入力ラインと接続されたＰチャンネルＦＥＴの第４トランジスタと、
前記第１入力ラインと前記固定電圧ラインの間に前記第１トランジスタと並列に設けられたＮチャンネルＦＥＴの第５トランジスタと、
前記第２入力ラインと前記固定電圧ラインの間に前記第２トランジスタと並列に設けられたＮチャンネルＦＥＴの第６トランジスタと、
前記第１入力ラインと前記出力ラインの間に前記第３トランジスタと並列に設けられたＮチャンネルＦＥＴの第７トランジスタと、
前記第２入力ラインと前記出力ラインの間に前記第４トランジスタと並列に設けられたＮチャンネルＦＥＴの第８トランジスタと、
その電源端子が前記電源ラインと接続され、その非反転入力端子が前記第１入力ラインと接続され、その反転入力端子が前記第２入力ラインと接続され、その反転出力端子が前記第５トランジスタおよび前記第８トランジスタのゲートと接続され、その非反転出力端子が前記第６トランジスタおよび前記第７トランジスタのゲートと接続されたコンパレータと、
を備えることを特徴とする極性制御回路。
【請求項５】
前記コンパレータの非反転出力端子と前記固定電圧ラインの間に設けられた第１抵抗と、
前記コンパレータの反転出力端子と前記固定電圧ラインの間に設けられた第２抵抗と、
をさらに備えることを特徴とする請求項４に記載の極性制御回路。
【請求項６】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から５のいずれかに記載の極性制御回路。
【請求項７】
熱電素子と、
前記熱電素子からの電圧を受ける請求項１から６のいずれかに記載の極性制御回路と、
前記極性制御回路の出力電圧を昇圧する昇圧回路と、
を備えることを特徴とする熱発電回路。
【請求項８】
請求項７に記載の熱発電回路を備えることを特徴とする電子機器。
【請求項９】
請求項７に記載の熱発電回路を備えることを特徴とする無線センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電素子を用いた熱発電回路に関する。
【背景技術】
【０００２】
高所、遠隔地、人体内をはじめとするさまざまな箇所の状態をモニタするために無線センサが利用される。たとえば温度測定用の無線センサは、温度を測定する温度センサと、温度センサにより測定された温度データを、外部に送信するための無線ユニットと、を含む。無線ユニットを動作させるためには電源が必要とされるところ、電源に電池を利用すると電池の交換などのメンテナンスが必要となることから、無線センサでは、電力源としてエネルギーハーベスト素子が利用される場合がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−３０６４１号公報
【特許文献２】国際公開第０８／００１６４４号パンフレット
【特許文献３】実開昭５３−１１４０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
エネルギーハーベスト素子のひとつである熱電素子は、熱エネルギーを電気エネルギーに変換することにより発電する。一般的な熱電素子は、２つの電極を備え、環境温度に応じて、２つの電極間に電位差を発生させる。ここで、熱電素子が、２つの電極間に発生させる電圧の極性は、２つの電極それぞれの温度の高低関係に応じて定まる。
【０００５】
熱電素子が発生する電圧は、数ｍＶ〜数百ｍＶと低いため、直接的に負荷を駆動することはできない。したがって、熱電素子の出力電圧を昇圧回路によって昇圧し、負荷に供給する必要がある。ところが、昇圧回路は、２つの極性の入力電圧を昇圧可能に構成することはできない。具体的には、昇圧回路を、第１極性の入力電圧を昇圧可能に構成すると、第２極性の入力電圧が入力されたときに、昇圧不能となる。
【０００６】
この問題を解決するためには、本発明者らは、以下の２つの比較技術を検討した。
第１の比較技術は、第１極性の電圧を昇圧可能な昇圧回路と、第２極性の電圧を昇圧可能な昇圧回路と、を並列に設け、熱電素子の発生する電圧の極性に応じて、昇圧回路を切りかえる。第１の比較技術では、昇圧回路が２つ必要となり、部品点数が多くなるため、回路面積、コストの観点から好ましくない。
【０００７】
第２の比較技術は、熱電素子と昇圧回路の間に極性反転回路を挿入するものである。極性反転回路は、ように、入力電圧の極性にかかわらず、常に同じ極性の電圧を出力する（特許文献１〜３）。
【０００８】
ここで、特許文献１〜３に記載される極性反転回路は、その入力電圧がある程度大きいことを前提として構成される。したがって、その熱電素子の出力電圧の極性制御に使用した場合、熱電素子の出力電圧のレベルが小さい場合に、動作しないという問題がある。
【０００９】
本発明は係る状況に課題に鑑みてなされたものあり、そのある態様の例示的な目的のひとつは、熱電素子の出力電圧の極性を適切に制御可能な極性制御回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、熱電素子から第１極性または第２極性の一方をとり得る電圧を受け、その極性を制御する極性制御回路に関する。極性制御回路は、熱電素子の第１電極と接続される第１入力ラインと、熱電素子の第２電極と接続される第２入力ラインと、昇圧回路の入力端子と接続される出力ラインと、昇圧回路の出力電圧が供給される電源ラインと、電位の固定された固定電圧ラインと、第１入力ラインと固定電圧ラインの間に設けられ、そのゲートが第２入力ラインと接続されたＮチャンネルＦＥＴ（Field Effect Transistor）の第１トランジスタと、第２入力ラインと固定電圧ラインの間に設けられ、そのゲートが第１入力ラインと接続されたＮチャンネルＦＥＴの第２トランジスタと、第１入力ラインと出力ラインの間に設けられ、そのゲートが第２入力ラインと接続されたＰチャンネルＦＥＴの第３トランジスタと、第２入力ラインと出力ラインの間に設けられ、そのゲートが第１入力ラインと接続されたＰチャンネルＦＥＴの第４トランジスタと、第１入力ラインと固定電圧ラインの間に第１トランジスタと並列に設けられたＮチャンネルＦＥＴの第５トランジスタと、第２入力ラインと固定電圧ラインの間に第２トランジスタと並列に設けられたＮチャンネルＦＥＴの第６トランジスタと、第１入力ラインと出力ラインの間に第３トランジスタと並列に設けられたＮチャンネルＦＥＴの第７トランジスタと、第２入力ラインと出力ラインの間に第４トランジスタと並列に設けられたＮチャンネルＦＥＴの第８トランジスタと、その電源端子が電源ラインと接続され、第１入力ラインの電位と第２入力ラインの電位を比較し、（i）第１入力ラインの電位の方が高いときに、第５トランジスタおよび第８トランジスタのゲートにローレベル電圧を、第６トランジスタおよび第７トランジスタのゲートにハイレベル電圧を出力し、（ii）第２入力ラインの電位の方が高いときに、第５トランジスタおよび第８トランジスタのゲートにハイレベル電圧を、第６トランジスタおよび第７トランジスタのゲートにローレベル電圧を出力する比較回路と、を備える。
【００１１】
この態様によると、熱電素子の出力電圧（起電力）が小さい場合においても、比較回路によって第５〜第８トランジスタのオン、オフ状態を適切に制御でき、起電力の極性にかかわらず、同じ極性の電圧を出力できる。
【００１２】
本発明の別の態様は、熱発電回路に関する。熱発電回路は、熱電素子と、熱電素子からの電圧を受ける上述の極性制御回路と、極性制御回路の出力電圧を昇圧する昇圧回路と、を備える。
【００１３】
本発明の別の態様は、電子機器に関する。電子機器は、上述の熱発電回路を備える。
本発明の別の態様は、無線センサに関する。無線センサは、上述の熱発電回路を備える。
【００１４】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明のある態様によれば、熱電素子の出力電圧の極性を適切に制御できる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態に係る熱発電回路の構成を示すブロック図である。
【図２】実施の形態に係る極性制御回路の構成を示す回路図である。
【図３】図３（ａ）は、従来の極性反転回路を用いた熱発電回路の温度−電圧特性を示す図である。
【図４】図４（ａ）、（ｂ）は、熱発電回路を備える無線センサのブロック図および利用形態を示す図である。
【図５】熱発電回路を備える電子機器のブロック図である。
【発明を実施するための形態】
【００１７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１８】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１９】
図１は、実施の形態に係る熱発電回路２の構成を示すブロック図である。熱発電回路２は負荷４と接続され、負荷４に電源電圧ＶＤＤを供給する。
【００２０】
熱発電回路２は、熱電素子２００、極性制御回路１００、昇圧回路２１０を備える。
【００２１】
熱電素子２００は、ゼーベック効果によって、熱エネルギーを電気エネルギーに変換する。熱電素子２００の第１電極２０２と第２電極２０４の間には、環境温度に応じた起電力ＶＴＨＲＭが発生する。ここで起電力ＶＴＨＲＭの極性は、熱電素子２００の２つの電極の温度の高低関係に応じて定まるものであり、状況に応じて、第１極性（正）または第２極性（負）となる。本実施の形態では、説明の簡潔化と理解の容易化のために、第１電極２０２の電位の方が高い状態を第１極性、第２電極２０４の電位の方が高い状態を第２極性と称することとする。
【００２２】
極性制御回路１００は、熱電素子２００から電圧ＶＴＨＲＭを受け、その極性を制御する。具体的には、電圧ＶＴＨＲＭが第１極性の場合、そのままの極性で出力し、電圧ＶＴＨＲＭが第２極性の場合、その極性を反転して出力する。
【００２３】
極性制御回路１００は、第１端子Ｐ１、第２端子Ｐ２、出力端子Ｐ３、電源端子Ｐ４を有し、ひとつの半導体基板に一体集積化される。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。なお、極性制御回路１００は、その後段の昇圧回路２１０のコントローラと一体集積化されてもよい。
【００２４】
第１端子Ｐ１は、第１電極２０２と接続され、第２端子Ｐ２は第２電極２０４と接続される。極性制御回路１００は、極性を制御した後の電圧ＶＴＨＲＭ’を、出力端子Ｐ３から出力する。
【００２５】
昇圧回路２１０は、極性制御回路１００の出力電圧ＶＴＨＲＭ’を昇圧することにより電源電圧ＶＤＤを生成し、負荷４に供給する。電源電圧ＶＤＤは、極性制御回路１００の電源端子Ｐ４にも供給される。昇圧回路２１０の出力端子には、電気二重層コンデンサ、あるいは２次電池などの蓄電手段２２０が接続されてもよい。この場合、昇圧回路２１０は、昇圧型の充電回路で構成すればよい。
【００２６】
以上が熱発電回路２の全体の構成である。続いて極性制御回路１００の具体的な構成を説明する。
【００２７】
図２は、実施の形態に係る極性制御回路１００の構成を示す回路図である。極性制御回路１００は、第１端子Ｐ１、第２端子Ｐ２、出力端子Ｐ３、電源端子Ｐ４、第１入力ラインＬ１、第２入力ラインＬ２、出力ラインＬ３、電源ラインＬ４、第１トランジスタＭ１〜第８トランジスタＭ８、比較回路１０２、第１抵抗Ｒ１、第２抵抗Ｒ２を備える。
【００２８】
第１入力ラインＬ１は、第１端子Ｐ１を介して熱電素子２００の第１電極２０２と接続される。第２入力ラインＬ２は、第２端子Ｐ２を介して熱電素子２００の第２電極２０４と接続される。出力ラインＬ３は、出力端子Ｐ３を介して昇圧回路２１０の入力端子と接続される。電源ラインＬ４には、電源端子Ｐ４を介して昇圧回路２１０の出力電圧ＶＤＤが供給される。固定電圧ラインＬ５は接地されており、その電位が固定される。
【００２９】
第１トランジスタＭ１、第２トランジスタＭ２および第５トランジスタＭ５〜第８トランジスタＭ８はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第３トランジスタＭ３、第４トランジスタＭ４はＰチャンネルＭＯＳＦＥＴである。
【００３０】
第１トランジスタＭ１は、第１入力ラインＬ１と固定電圧ラインＬ５の間に設けられる。具体的には、第１トランジスタＭ１のドレインは第１入力ラインＬ１と接続され、そのソースは固定電圧ラインＬ５と接続され、そのゲートは第２入力ラインＬ２と接続される。
第２トランジスタＭ２は、第２入力ラインＬ２と固定電圧ラインＬ５の間に設けられる。具体的には、第２トランジスタＭ２のドレインは第２入力ラインＬ２と接続され、そのソースは固定電圧ラインＬ５と接続され、そのゲートは第１入力ラインＬ１と接続される。
【００３１】
第３トランジスタＭ３は、第１入力ラインＬ１と出力ラインＬ３の間に設けられる。具体的には、第３トランジスタＭ３のソースは第１入力ラインＬ１と接続され、そのドレインは出力ラインＬ３と接続され、そのゲートは第２入力ラインＬ２と接続される。
第４トランジスタＭ４は、第２入力ラインＬ２と出力ラインＬ３の間に設けられる。具体的には、第４トランジスタＭ４のソースは第２入力ラインＬ２と接続され、そのドレインは出力ラインＬ３と接続され、そのゲートは第１入力ラインＬ１と接続される。
【００３２】
第５トランジスタＭ５は、第１入力ラインＬ１と固定電圧ラインＬ５の間に第１トランジスタＭ１と並列に設けられ、第６トランジスタＭ６は、第２入力ラインＬ２と固定電圧ラインＬ５の間に第２トランジスタＭ２と並列に設けられる。同様に、第７トランジスタＭ７は、第１入力ラインＬ１と出力ラインＬ３の間に第３トランジスタＭ３と並列に設けられ、第８トランジスタＭ８は、第２入力ラインＬ２と出力ラインＬ３の間に第４トランジスタＭ４と並列に設けられる。
【００３３】
比較回路１０２は、その上側電源端子が電源ラインＬ４と接続され、昇圧回路２１０の出力電圧ＶＤＤを電源として動作する。比較回路１０２の下側電源端子は、固定電圧ラインＬ５と接続される。比較回路１０２は、その非反転入力端子（＋）が第１入力ラインＬ１と接続され、その反転入力端子（−）が第２入力ラインＬ２と接続され、その反転出力端子（−）が第５トランジスタＭ５および第８トランジスタＭ８のゲートと接続され、その非反転出力端子（＋）が第６トランジスタＭ６および第７トランジスタＭ７のゲートと接続される。
【００３４】
比較回路１０２は、その非反転入力端子（＋）の電圧Ｖｐが、その反転入力端子（−）の電圧Ｖｎより高いときに、その非反転出力端子（＋）からハイレベル電圧ＶＨを、その反転出力端子（−）からローレベル電圧ＶＬを出力する。反対に、その非反転入力端子（＋）の電圧Ｖｐが、その反転入力端子（−）の電圧Ｖｎより低いときに、その非反転出力端子（＋）からローレベル電圧ＶＬを、その反転出力端子（−）からハイレベル電圧ＶＨを出力する。比較回路１０２には、昇圧回路２１０により昇圧された電源電圧ＶＤＤが供給されているため、ハイレベル電圧ＶＨは、電源電圧ＶＤＤと実質的に等しくなる。このハイレベル電圧ＶＨは、ＮチャンネルＭＯＳＦＥＴのゲートソース間しきい値電圧よりも大きいことが望ましい。比較回路１０２の下側電源端子は固定電圧ラインＬ５と接続されているため、ローレベル電圧ＶＬは接地電圧となる。
【００３５】
なお、ハイレベル電圧ＶＨは、必ずしも電源電圧ＶＤＤと実質的に等しい必要はなく、電源電圧ＶＤＤを低電位側にレベルシフトし、あるいは電源電圧ＶＤＤを分圧した電圧であってもよい。同様にローレベル電圧ＶＬは、必ずしも接地電圧と実質的に等しい必要はない。
【００３６】
比較回路１０２は、完全差動型のコンパレータであってもよい。あるいは、一般的な差動入力段と、第５トランジスタＭ５、第８トランジスタＭ８のゲートに電圧を出力する第１の出力段と、第６トランジスタＭ６、第７トランジスタＭ７のゲートに電圧を出力する第２の出力段と、を組み合わせて構成してもよく、その構成は特に限定されない。
【００３７】
第１抵抗Ｒ１は、比較回路１０２の非反転出力端子（＋）と固定電圧ラインＬ５の間に設けられ、第２抵抗Ｒ２は比較回路１０２の反転出力端子（−）と固定電圧ラインＬ５の間に設けられる。第１抵抗Ｒ１、第２抵抗Ｒ２を設けることにより、比較回路１０２の非動作時において、第５トランジスタＭ５〜第８トランジスタＭ８のゲートが、接地電位にプルダウンされ、それらのトランジスタをオフ状態に固定し、それらが不適切にオンするのを防止できる。
【００３８】
以上が極性制御回路１００の構成である。続いてその動作を説明する。
【００３９】
極性制御回路１００の利点を明確とするため、特許文献１〜３に記載の従来の極性制御回路（極性反転回路）の動作を説明する。特許文献１〜３に記載の回路は、図２の極性制御回路１００から、第５トランジスタＭ５〜第８トランジスタＭ８ならびに比較回路１０２、第１抵抗Ｒ１、第２抵抗Ｒ２を省略した構成である。
【００４０】
従来の極性反転回路は、その入力電圧ＶＴＨＲＭが小さいときに、より具体的には、第１トランジスタＭ１〜第４トランジスタＭ４のゲートソース間しきい値電圧より小さいときに、第１トランジスタＭ１〜第４トランジスタＭ４のオン、オフ状態を適切に制御することができない。
【００４１】
図３（ａ）は、従来の極性反転回路を用いた熱発電回路の温度−電圧特性を示す図である。熱電素子２００の起電力ＶＴＨＲＭは、２つの電極の温度差ΔＴに応じて、正、負の両極性をとり得る。起電力ＶＴＨＲＭの絶対値が、ＭＯＳＦＥＴのゲートソース間しきい値電圧Ｖｔｈより大きい領域（i）では、第１トランジスタＭ１〜第４トランジスタＭ４の状態が適切に制御され、ＶＴＨＲＭ’＝｜ＶＴＨＲＭ｜となる。ところが、熱電素子２００の起電力の絶対値が小さい領域（ii）では、第１トランジスタＭ１〜第４トランジスタＭ４のオン、オフ状態を正しく制御できず、極性制御回路１００の出力電圧ＶＴＨＲＭ’が得られない。
【００４２】
続いて実施の形態に係る極性制御回路１００の動作を、いくつかの場合に分けて説明する。
【００４３】
１．  昇圧回路２１０の出力電圧ＶＤＤが低い状態
このとき比較回路１０２は動作不能であるから、極性制御回路１００の入出力特性は、図３（ａ）に示す従来の極性反転回路と同様となる。
１．１  起電力ＶＴＨＲＭの絶対値が大きい領域（ii）
第１入力ラインＬ１、第２入力ラインＬ２それぞれの電位をＶ１、Ｖ２と書く。このとき、式（１）が成り立つ。
Ｖ１＝Ｖ２＋ＶＴＨＲＭ
【００４４】
はじめに起電力ＶＴＨＲＭが第１極性（ＶＴＨＲＭ＞０）のときを考える。第１入力ラインＬ１の電位Ｖ１がＭＯＳＦＥＴのゲートソース間しきい値電圧Ｖｔｈを超えると、第２トランジスタＭ２がオンする。第２トランジスタＭ２がオンすると、第２入力ラインＬ２の電位Ｖ２、すなわち熱電素子２００の第２電極２０４の電位が接地電位に近づいていき、第１入力ラインＬ１の電位Ｖ１は、起電力ＶＴＨＲＭに近づいていく。
【００４５】
第３トランジスタＭ３のゲートソース間電圧はＶ１−Ｖ２であり、したがって第３トランジスタＭ３もオンする。その結果、出力ラインＬ３には、第１入力ラインＬ１の電位Ｖ１が現れ、これは起電力ＶＴＨＲＭと等しくなる。
【００４６】
反対に起電力ＶＴＨＲＭが第２極性（ＶＴＨＲＭ＜０）のときを考える。このとき、第２入力ラインＬ２の電位Ｖ２がＭＯＳＦＥＴのゲートソース間しきい値電圧Ｖｔｈを超えると、第１トランジスタＭ１がオンする。第１トランジスタＭ１がオンすると、第１入力ラインＬ１の電位Ｖ１、すなわち熱電素子２００の第１電極２０２の電位が接地電位に近づいていき、第２入力ラインＬ２の電位Ｖ２は、起電力ＶＴＨＲＭを反転した電圧レベル−ＶＴＨＲＭに近づいていく。
【００４７】
第４トランジスタＭ４のゲートソース間電圧はＶ２−Ｖ１であり、したがって第４トランジスタＭ４もオンする。その結果、出力ラインＬ３には、第２入力ラインＬ２の電位Ｖ２が現れ、これは起電力−ＶＴＨＲＭと等しくなる。
【００４８】
１．２  起電力ＶＴＨＲＭの絶対値が小さい領域（i）
電源電圧ＶＤＤが低く、比較回路１０２が動作不能な状況では、第１トランジスタＭ１〜第８トランジスタＭ８のオン、オフを適切に制御できず、したがって極性制御回路１００の出力電圧ＶＴＨＲＭ’は接地電位あるいはフローティング状態となる。
【００４９】
２．  昇圧回路２１０の出力電圧ＶＤＤが高い状態
ひとたび大きな起電力ＶＴＨＲＭが発生すると、比較回路１０２が動作不能であったとしても、上記１．１で説明したように、第１トランジスタＭ１〜第４トランジスタＭ４のオン、オフが適切に制御され、その結果、起電力ＶＴＨＲＭに応じた電圧ＶＴＨＲＭ’が昇圧回路２１０に入力される。そうすると、昇圧回路２１０の昇圧動作によって電源電圧ＶＤＤが上昇し、比較回路１０２が動作可能となる。以下、比較回路１０２が動作可能な状態における極性制御回路１００の動作を説明する。
【００５０】
図３（ｂ）は、実施の形態に係る極性制御回路１００を用いた熱発電回路２の温度−電圧特性を示す図である。図３（ｂ）は、比較回路１０２が動作可能な状態における特性である。
【００５１】
２．１  起電力ＶＴＨＲＭの絶対値が大きい領域（iii）
この場合の動作は、１．１で説明した領域（i）の動作と同様であり、第１トランジスタＭ１〜第４トランジスタＭ４のオン、オフ状態が適切に制御される。また、比較回路１０２によって、第５トランジスタＭ５のオン、オフ状態が、それと並列な第１トランジスタＭ１と同じ状態に制御される。同様に、第６トランジスタＭ６〜第８トランジスタＭ８についても、それぞれのオン、オフ状態が、それと並列な第２トランジスタＭ２〜第４トランジスタＭ４と同じ状態に制御される。
【００５２】
２．２  起電力ＶＴＨＲＭの絶対値が小さい領域（iv）
はじめに起電力ＶＴＨＲＭが第１極性（ＶＴＨＲＭ＞０）のときを考える。このとき、Ｖ１＞Ｖ２であるため、比較回路１０２の非反転出力がハイレベル電圧ＶＨ、反転出力がローレベル電圧ＶＬとなる。上述のように、ハイレベル電圧ＶＨは、電源電圧ＶＤＤに応じたレベルであり、ＶＨ＞Ｖｔｈが成り立つとき、第６トランジスタＭ６がオンする。これにより、第２入力ラインＬ２の電位Ｖ２、すなわち熱電素子２００の第２電極２０４の電位が接地電位に近づいていき、第１入力ラインＬ１の電位Ｖ１は、起電力ＶＴＨＲＭに近づいていく。
【００５３】
このとき、第７トランジスタＭ７のゲートにもハイレベル電圧ＶＨが印加される。ＶＨ＞ＶＴＨＲＭ＋Ｖｔｈが成り立つとき、第７トランジスタＭ７がオンし、出力ラインＬ３には、第１入力ラインＬ１の電位Ｖ１が現れ、これは起電力ＶＴＨＲＭと等しくなる。
【００５４】
反対に起電力ＶＴＨＲＭが第２極性（ＶＴＨＲＭ＜０）のときを考える。このとき、Ｖ２＞Ｖ１であるため、比較回路１０２の非反転出力がローレベル電圧ＶＬ、反転出力がハイレベル電圧ＶＨとなる。ＶＨ＞Ｖｔｈが成り立つとき、第５トランジスタＭ５がオンし、第１入力ラインＬ１の電位Ｖ１、すなわち熱電素子２００の第１電極２０２の電位が接地電位に近づいていき、第２入力ラインＬ２の電位Ｖ２は、起電力ＶＴＨＲＭを反転した電圧レベル−ＶＴＨＲＭに近づいていく。
【００５５】
このとき、第８トランジスタＭ８のゲートにもハイレベル電圧ＶＨが印加される。ＶＨ＞−ＶＴＨＲＭ＋Ｖｔｈが成り立つとき、第８トランジスタＭ８がオンし、出力ラインＬ３には、第２入力ラインＬ２の電位Ｖ２が現れ、これは起電力ＶＴＨＲＭの反転レベル−ＶＴＨＲＭと等しくなる。
【００５６】
以上が極性制御回路１００の動作である。
このように、実施の形態に係る極性制御回路１００によれば、昇圧回路２１０の出力電圧ＶＤＤがある程度高い状態においては、熱電素子２００の起電力ＶＴＨＲＭの絶対値が小さな状況においても、起電力ＶＴＨＲＭの極性を適切に制御し、後段の昇圧回路２１０に出力することができる。
【００５７】
加えて、図３（ｂ）の領域（iii）において以下の利点を有する。
一般に、ＮチャンネルＭＯＳＦＥＴのオン抵抗は、ＰチャンネルＭＯＳＦＥＴのオン抵抗よりも小さい。したがって、起電力ＶＴＨＲＭが第１極性のときに、第３トランジスタＭ３に加えて、それと並列な第７トランジスタＭ７がオンすることにより、極性制御回路１００の出力インピーダンスを下げることができる。
【００５８】
同様に、起電力ＶＴＨＲＭが第２極性のときにも、第４トランジスタＭ４に加えて、それと並列な第８トランジスタＭ８がオンすることにより、極性制御回路１００の出力インピーダンスを下げることができる。
【００５９】
続いて熱発電回路２の用途を説明する。
図４（ａ）、（ｂ）は、熱発電回路２を備える無線センサのブロック図および利用形態を示す図である。
【００６０】
無線センサ６００は、熱発電回路２、センサ素子６０２、マイクロコントローラ６０４、無線ユニット６０６、蓄電手段６０８を備える。
【００６１】
無線センサ６００は、それが設置される箇所の周囲の状態、たとえば温度、消費電力、圧力、振動、変位、加速度などをモニタし、遠隔して配置される管理デバイスに、モニタ結果を送信する。無線センサ６００は、図４（ｂ）に示すようなビル管理システム（ＢＥＭＳ：Building and Energy Management System）に利用できる。この場合、複数の無線センサ６００が、ビル６５０の部屋ごと、もしくはフロアごとに配置される。
図４（ａ）の無線センサ６００は、工場エネルギー管理システム（Factory Energy Management System）、地殻変動の検知システム、地震予測システム、道路や橋梁のセンサ、人体内、あるいは動物体内のヘルスモニタなどにも利用可能である。
【００６２】
センサ素子６０２は、無線センサ６００のセンシングの対象となる特性、すなわち温度、消費電力、圧力、振動、変位、加速度などを測定する。マイクロコントローラ６０４は、センサ素子６０２の測定値を受け、必要に応じた信号処理を行い、無線ユニット６０６に送信する。無線ユニット６０６は、測定値に応じたＲＦ信号を送信する。蓄電手段６０８は、リチウムイオン電池や電気二重層コンデンサ、充電回路を含み、熱発電回路２が発生した電力を蓄える。
【００６３】
かかる無線センサ６００において、熱発電回路２は、センサ素子６０２、マイクロコントローラ６０４、無線ユニット６０６に対して電力を供給する。
【００６４】
図５は、熱発電回路２を備える電子機器のブロック図である。電子機器７００は、たとえば携帯電話端末、腕時計、ポータブルオーディオプレイヤなどである。電子機器７００は、プロセッサ７０２、ディスプレイ７０４、蓄電手段７０６を備える。蓄電手段７０６は、リチウムイオン電池や電気二重層コンデンサ、充電回路を含み、熱発電回路２が発生した電力を蓄える。熱発電回路２および／または蓄電手段７０６は、プロセッサ７０２やディスプレイ７０４に電力を供給する。
【００６５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００６６】
２…熱発電回路、４…負荷、２００…熱電素子、２０２…第１電極、２０４…第２電極、１００…極性制御回路、Ｐ１…第１端子、Ｐ２…第２端子、Ｐ３…出力端子、Ｐ４…電源端子、Ｌ１…第１入力ライン、Ｌ２…第２入力ライン、Ｌ３…出力ライン、Ｌ４…電源ライン、Ｌ５…固定電圧ライン、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、Ｍ４…第４トランジスタ、Ｍ５…第５トランジスタ、Ｍ６…第６トランジスタ、Ｍ７…第７トランジスタ、Ｍ８…第８トランジスタ、１０２…比較回路、Ｒ１…第１抵抗、Ｒ２…第２抵抗、２１０…昇圧回路、６００…無線センサ、６０２…センサ、６０４…マイクロコントローラ、６０６…無線ユニット、６０８…蓄電手段、７００…電子機器、７０２…プロセッサ、７０４…ディスプレイ、７０６…蓄電手段。
【図１】
2014023319.tif 000003
【図２】
2014023319.tif 000004
【図３】
2014023319.tif 000005
【図４】
2014023319.tif 000006
【図５】
2014023319.tif 000007