(57)【要約】【課題】帯域劣化を抑制できる発光素子駆動回路を提供する。【解決手段】ＶＣＳＥＬに電流を供給するトランジスタのドレイン側の電圧と参照電圧を比較増幅回路に入力し、比較増幅回路の出力をトランジスタのゲートに入力する。トランジスタのドレイン電圧が参照電圧に一致するように負帰還制御をかけ、参照電圧を調整することにより、ドレイン電流を制御することができる。ドレイン電流は、ＶＣＳＥＬに供給される負荷電流であるので、ＶＣＳＥＬに流れる電流を調整することができるようになる。そのため、大電流を必要とする場合にも、トランジスタの飽和領域で使っていないので、トランジスタのサイズを大きくする必要が無く、寄生容量を抑えて、帯域劣化を抑制できる。【選択図】図３
2014078628.tif 000002
【特許請求の範囲】
【請求項１】
第一の出力端に接続される発光素子を駆動する、差動回路を備える発光素子駆動回路であって、
該差動回路の第二の出力端に設けられる、駆動する該発光素子と同等の電圧−電流特性をもつ疑似負荷と、 
第一の出力端と第二の出力端との間に接続される抵抗と、 
電圧源に接続され、該発光素子及び該擬似負荷にそれぞれ電流を流す２つのトランジスタと、
非反転入力端子が参照電圧に接続され、反転入力端子が抵抗を介して差動回路の少なくとも第一の出力端に接続され、出力端子が該２つのトランジスタのゲートに接続される比較増幅回路部と、 
を備えることを特徴とする発光素子駆動回路。
【請求項２】
前記２つのトランジスタのドレインと、第一及び第二の出力端の間にインダクタが挿入されることを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
前記第一の出力端と第二の出力端との間に接続される抵抗が可変抵抗であり、
前記比較増幅回路部の入力の一方に接続される参照電圧源の値によって、該可変抵抗の値を調整する可変抵抗制御部を更に備えることを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項４】
前記比較増幅回路部は、前記差動回路の第一の出力端に接続される第１の比較増幅回路と、第二の出力端に接続される第２の比較増幅回路を備え、
該第１の比較増幅回路と該第２の比較増幅回路は、それぞれ異なる参照電圧が入力されることを特徴とする請求項１〜３に記載の発光素子駆動回路。
【請求項５】
前記発光素子に流れる電流を検出するための第２の抵抗と、
該第２の抵抗の両端の電圧に所定定数を乗算した値を供給する演算部とを更に備え、
前記比較増幅回路部は、反転入力端子が差動回路の少なくとも第一の出力端に接続される代わりに、該演算部に接続されることを特徴とする請求項４に記載の発光素子駆動回路。
【請求項６】
前記参照電圧は可変であることを特徴とする請求項１〜５に記載の発光素子駆動回路。
【請求項７】
前記インダクタと、第一及び第二の出力端との間に抵抗が設けられていることを特徴とする請求項２に記載の発光素子駆動回路。
【請求項８】
前記発光素子は、Vertical Cavity Surface Emitting LASER（ＶＣＳＥＬ）であることを特徴とする請求項１〜７に記載の発光素子駆動回路。
【請求項９】
前記比較増幅回路は、オペアンプであることを特徴とする請求項１〜８に記載の発光素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
以下の実施形態は、発光素子駆動回路に関する。
【背景技術】
【０００２】
近年、スーパーコンピュータやサーバー等の伝送速度の向上、大容量化に伴い、バックプレーン間などの近距離通信に光を用いる、光インタコネクト技術の開発が急務となっている。光インタコネクト用光変調器の発光素子として、例えば、小型かつ低消費電力で、直接変調が可能な面発光レーザダイオード（ＶＣＳＥＬ：Vertical Cavity Surface Emitting LASER）が採用されている。
【０００３】
図１は、ＶＣＳＥＬを高速直接変調する回路の従来例を示す図である。
通常、アナログ回路においては、雑音対策のため差動増幅回路による信号伝送が行われる。そのため、図１において、発光素子駆動回路は、端子ｉｎ、ｉｎｘに差動駆動信号が印加されるようになっており、差動出力は、ｏｕｔ、ｏｕｔｘに現れる。端子ｏｕｔには、ＶＣＳＥＬ１２が接続され、端子ｏｕｔｘには、ＶＣＳＥＬと同程度のインピーダンス特性を持つダミー負荷１１が接続される。また、ＶＣＳＥＬ及びダミー負荷にバイアス電流を流すための電流源１０−１及び１０−２がそれぞれ端子ｏｕｔ，ｏｕｔｘに接続される。
【０００４】
ここで、高速変調を実現するために発光素子駆動回路に求められる条件は、一つ目は、信号の反射を抑制するためのインピーダンスマッチングが可能であること、また、二つ目は、ＶＣＳＥＬを駆動するための大電流のバイアス電流を生成できることである。
【０００５】
図１に示した従来例は、この二つの条件をクリアした構成であるが、二つ目の条件である大電流の生成を実現するためには、電流源１０を構成するトランジスタのサイズを大きくする必要があるため、トランジスタの寄生容量によって帯域が劣化してしまうという問題がある。
【０００６】
図２は、従来の電流源を説明する図である。
図２（ａ）に従来構造の電流源を示す。いわゆるカレントミラーの構成であり、図２（ｂ）の点線で示したように、トランジスタＴｒ１の飽和領域（ドレイン電圧に対してドレインに流れる電流が理想的には変化しない領域、実際は図２（ｂ）のようにある傾きを持つ）を使う。これにより、電源電圧によらず安定した電流供給を行うことができる。
【０００７】
図２（ａ）にあるように、電流Ｉ１の値は、トランジスタＴｒ０とＴｒ１のサイズ比にＩ０を乗算した値となる。また、トランジスタＴｒ１のドレイン電圧Ｖｄｓ１は、図２（ｂ）のトランジスタの特性で示される、電流値が飽和する電圧Ｖｄｓ＿ｓａｔより大きく、かつ、ＶＣＳＥＬ１２を駆動するために必要な電圧Vｏｕｔと電源電圧ＶＤＤとの差より小さい必要がある。
【０００８】
ところが、ＶＣＳＥＬ１２を駆動するのに十分な電流Ｉ１ｒを得ようとすると、飽和電流を大きくするため、トランジスタＴｒ１のトランジスタサイズを大きくしなければならなくなるので、寄生容量の影響で帯域が劣化してしまう。
【０００９】
従来技術には、光変調器のドライバとして使用される、出力段の増幅器を正常に動作させ、変調器に対応した出力レベルのドライブ信号を供給できる増幅回路がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−５６９１８号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以下の実施形態では、帯域劣化を抑制できる発光素子駆動回路を提供する。
【課題を解決するための手段】
【００１２】
以下の実施形態の一側面における発光素子駆動回路は、出力端に接続される発光素子を駆動する、差動回路を備える発光素子駆動回路であって、該差動回路の逆相側の出力端に設けられる、駆動する該発光素子と同程度の電圧−電流特性をもつ疑似負荷と、 正相側の出力端と逆相側の出力端との間に接続される抵抗と、 該発光素子及び該擬似負荷にそれぞれ電流を流す２つのトランジスタと、該２つのトランジスタのゲートに接続され、入力の一方が参照電圧に接続され、入力の他方が差動回路の少なくとも正相側の出力端に接続される比較増幅回路とを備える。
【発明の効果】
【００１３】
以下の実施形態によれば、帯域劣化を抑制できる発光素子駆動回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】ＶＣＳＥＬを高速直接変調する回路の従来例を示す図である。
【図２】従来の電流源を説明する図である。
【図３】第１の実施形態を説明する図（その１）である。
【図４】第１の実施形態を説明する図（その２）である。
【図５】第１の実施形態を説明する図（その３）である。
【図６】第２の実施形態を説明する図（その１）である。
【図７】第２の実施形態を説明する図（その２）である。
【図８】第３の実施形態を説明する図（その１）である。
【図９】第３の実施形態を説明する図（その２）である。
【図１０】第４の実施形態を説明する図（その１）である。
【図１１】第４の実施形態を説明する図（その２）である。
【図１２】第５の実施形態を説明する図（その１）である。
【図１３】第５の実施形態を説明する図（その２）である。
【図１４】第６の実施形態を説明する図である。
【図１５】第７の実施形態を説明する図である。
【図１６】第８の実施形態を説明する図である。
【発明を実施するための形態】
【００１５】
図３〜図５は、第１の実施形態を説明する図である。
図３（ａ）において、電流Ｉ１を供給する電流源は、トランジスタと比較増幅回路で構成され、Ｖｏｕｔの電圧をＶｒｅｆの値に収束させるよう帰還をかけている。なお、図３（ａ）においては、ダミー負荷側の構成は省略している。Ｖｏｕｔの値が決まれば、ＶＣＳＥＬのＩＶ特性より流れる電流Ｉｌｏａｄが決まるので、Ｖｒｅｆを決めるために、接続されるＶＣＳＥＬのＩＶ特性が既知であるとする。
【００１６】
本実施形態の発光素子駆動回路では、トランジスタＴｒ２の線形領域を使っている。トランジスタＴｒ２のゲート電圧を制御することで、トランジスタのＩＶ特性の線形領域の傾きを制御するので、従来のカレントミラーで使用していたトランジスタＴｒ１よりも小さいサイズのトランジスタであっても、同じドレイン電圧で従来技術より大きな電流値が得られるようになる。図３（ｂ）において、点線が従来のカレントミラー型電流源の特性を示し、直線が本実施形態の一例を示している。ここで、トランジスタＴｒ２は、従来のカレントミラー型電流源のトランジスタＴｒ１に比べて、１／２のサイズを用いている。同じドレイン電圧Ｖｄｓ２で、従来技術よりも大きい電流Ｉ１を回路に供給することが可能である。
【００１７】
図４は、第１の実施形態の発光素子駆動回路の回路図である。
差動入力信号Ｖｉｎ、Ｖｉｎｘは、トランジスタ２２−２、２２−１のベースに印加される。トランジスタ２２−１、２２−２のエミッタ電流Ｉ２は、無信号時は双方で同じ値であり、電流源２３は２×Ｉ２を供給する。比較増幅回路２０には、非反転増幅回路を用い、非反転入力端子に電流源２４からの電流を抵抗Ｒ１で電圧に変換した参照電圧Ｖｒｅｆと、反転入力端子にＶｏｕｔが入力される。比較増幅回路２０の出力Ｖｇは、トランジスタ２１−１、２１−２のゲートに接続される。ここでは、出力電圧ＶｏｕｔとＶｏｕｔｘは、同じ電圧となる。
【００１８】
ＶＣＳＥＬ２６は図５のようなＩＶ特性を有し、既知であるとする。この特性より、所望のＶＣＳＥＬ２６の駆動電流を得るのに必要な電圧を求め、その値を電圧Ｖｒｅｆの値として設定する。比較増幅回路２０、トランジスタ２１−２若しくはトランジスタ２１−１、抵抗２５を含む負帰還回路は、比較増幅回路への参照電圧Ｖｒｅｆを適切に設定することにより、所望のＶＣＳＥＬ電流を得られる出力電圧Ｖｏｕｔになるよう、トランジスタ２１−２のゲート電位Ｖｇを調整する。また、ダミー負荷２７には、Ｖｏｕｔｘに応じた電流Ｉｌｏａｄｘが流れる。
【００１９】
図６及び図７は、第２の実施形態を説明する図である。
なお、図６において、図４と同様な構成要素には同様な参照符号を付し、それらの説明を省略する。
図６の第２の実施形態では、インダクタ（コイル）３０−１、３０−２を、トランジスタ２１−１、２１−２のドレイン側に設けている。
【００２０】
図７に、出力インピーダンスの周波数特性の模式図を示す。
従来技術であれば、図７（ａ）に示すように、流れる電流を変化させてもトランジスタの飽和領域で使っているため、Ｔｒ０及びＴｒ１で構成される電流源の抵抗Ｒｐ（ＩＶ特性の飽和領域での傾き）が理想的には無限大であり、出力インピーダンスは抵抗Ｒｂで決まり変化しない。ここで、出力インピーダンスは、５０Ωが適切であるとしている。
【００２１】
しかし、第１の実施形態に対応する図７（ｂ）をみると、出力インピーダンスが任意の値になるよう抵抗Ｒｂを設計したとしても、電流値を変化させるとトランジスタ２１−１、２１−２の抵抗Ｒｐも変化してしまう（トランジスタの線形領域を使っているため）。そのため、そもそも発光素子駆動回路に求められる条件の一つであるインピーダンスマッチングが実現できなくなる可能性がある。
【００２２】
そこで、図６のようにインダクタ（コイル）３０−１、３０−２をトランジスタ２１−１、２１−２のドレインと出力端の間に挿入する。その結果、図７（ｃ）に示したように、高周波（実際に使いたい帯域）では、インダクタのインピーダンスが大きくなり、トランジスタの抵抗Ｒｐをマスクする。そのため、出力インピーダンスはＲｂで決めることができ、電流を変化させてもインピーダンスマッチングを保つことができる。
【００２３】
図８及び図９は、第３の実施形態を説明する図である。
図８において、図６と同様の構成要素には同様の参照符号を付し、それらの説明を省略する。
【００２４】
図８では、トランジスタ２１−１、２１−２のドレイン電流Ｉ１、Ｉ１ｘを変化させる、すなわち、参照電圧Ｖｒｅｆを変化させた場合、抵抗Ｒｂを調整するように制御する。すなわち、抵抗Ｒｂを可変とし、参照電圧Ｖｒｅｆを検出して、抵抗Ｒｂの抵抗値を制御するＲｂ制御部３５を設ける。Ｒｂ制御部３５は、トランジスタ２１−１、２１−２を流れる電流の値を変化させた場合、抵抗Ｒｂの値を変化させて、出力インピーダンスを調整する。
【００２５】
図９は、図８のＲｂ制御部と抵抗Ｒｂの部分の詳細説明図である。
図９（ａ）にあるように、可変抵抗Ｒｂとしては、複数の抵抗r1〜r4を設けておき、トランジスタ３６−１〜３６−４で、選択して使用するようにする。Ｒｂ制御部３５は、たとえば、図９（ｂ）にあるような、制御テーブルを有する。制御テーブルは、参照電圧Ｖｒｅｆの値に応じて、予め決められたＲｂ制御信号を登録するものである。Ｒｂ制御信号は、図９（ａ）の抵抗ｒ１〜ｒ４を選択するための信号である。Ｒｂ制御部３５は、参照電圧Ｖｒｅｆが検出されると、制御テーブルを参照し、Ｒｂ制御信号を取得する。そして、Ｒｂ制御信号をトランジスタ３６−１、３６−２、３６−３、３６−４に与えることにより、抵抗ｒ１〜ｒ４を選択する。
【００２６】
図１０及び図１１は、第４の実施形態を説明する図である。
図１０において、図６と同様な構成要素には同様な参照符号を付し、それらの説明を省略する。
【００２７】
ここまでは、正相側（ＶＣＳＥＬ２６側）と逆相側（ダミー負荷２７側）ともに同じ制御を行う構成であったが、正相と逆相を図１０のように別々に制御してもよい。すなわち、電流源２４ｘ、抵抗Ｒ１ｘ、比較増幅回路２０ｘ、抵抗２５ｘを設け、参照電圧Ｖｒｅｆｘを用いて、負帰還によりトランジスタ２１−１へのゲート電圧Ｖｇｘを制御するようにする。この構成において、逆相の参照電圧Ｖｒｅｆｘは、回路が動作する最少の値Vｏｕｔｘ＿ｍｉｎとする。この値は電流源２３を駆動するのに最低限必要な電圧Ｖ１と差動対の入力トランジスタ２２−１が動作する最少の値Ｖ２の和程度となる。そうすることで、ダミー負荷に流れる電流Ｉｌｏａｄｘを抑制することができ、消費電力の削減につながる。
【００２８】
図１２及び図１３は、第5の実施形態を説明する図である。
図１２において、図１０と同様の構成要素には同様の参照符号を付し、それらの説明を省略する。
【００２９】
第１〜第４の実施形態では、接続される負荷（ＶＣＳＥＬ）のＩＶ特性が既知であることを前提として、出力電圧を制御する方法を挙げてきたが、第５の実施形態のように電流値そのものを制御してもよい。ここでは、モニタ抵抗Ｒｓが負荷（ＶＣＳＥＬ２６）に対して直列に挿入され、モニタ抵抗Ｒｓの両端電圧をモニタすることで電流値を求めている。
【００３０】
モニタ抵抗Ｒｓの両端の電圧は、入力抵抗４１−１、４１−２を介して、演算部４０に入力される。演算部４０では、モニタ抵抗Ｒｓの両端電圧Vｏｕｔ1に、所定の定数Ａを乗算し、比較増幅回路２０に入力する。
【００３１】
図１３は、演算部４０の構成例である。演算部４０は、利得Ａのアンプであり、Vｏｕｔ1を入力して、Ａ×Vｏｕｔ1を出力する。
【００３２】
ところで、参照電圧Ｖｒｅｆは、抵抗Ｒ１と電流源２４の電流Ｉｒｅｆを用いて以下のように表せる。
Ｖｒｅｆ＝Ｒ１×Ｉｒｅｆ
【００３３】
一方、Ｖｏｕｔ１は、モニタ抵抗ＲｓとＶＣＳＥＬに流れる電流Ｉｌｏａｄとを用いて以下のように表せる。
Ａ×Ｖｏｕｔ１＝Ａ×Ｒｓ×Ｉｌｏａｄ
【００３４】
負帰還によって、Ａ×Ｖｏｕｔ１＝Ｖｒｅｆとなるように収束するので、これらの式から、
Ｉｒｅｆ＝Ａ×Ｉｌｏａｄ×Ｒｓ／Ｒ１
となる。したがって、所望のＩｌｏａｄがある場合、この式を満たすように、Ｒ１あるいはＩｒｅｆを設定すればよい。
【００３５】
図１４は、第６の実施形態を説明する図である。
図１４において、図４と同様な構成要素には同様な参照符号を付し、それらの説明を省略する。
【００３６】
第１〜第５の実施形態では、Ｖｒｅｆを回路の組み立て時に設定すると、それ以降は制御ができないものとなっていた。すなわち、ＶＣＳＥＬ２６に流れる電流Ｉｌｏａｄは、回路組み立て時に決定されてしまい、それ以降は調整ができないものであった。
【００３７】
一方、第6の実施形態では、抵抗Ｒ１を可変抵抗Ｒ１ａとするか、電流源２４を可変電流源２４ａとすることにより、Ｖｒｅｆを回路組み立て後にも可変とする。参照電圧Ｖｒｅｆを可変すると、ＶＣＳＥＬ２６に流れる電流Ｉｌｏａｄを可変することができる。たとえば、ＶＣＳＥＬ２６の経年変化などにより、電流Ｉｌｏａｄの値を調整したい場合には、参照電圧Ｖｒｅｆを可変することにより、調整が可能となる。
【００３８】
図１５は、第７の実施形態を説明する図である。
図１５において、図６と同様の構成要素には同様の参照符号を付し、それらの説明を省略する。
【００３９】
図１５においては、出力インピーダンス調整用の抵抗４５−１、４５−２が設けられている。高周波成分の出力インピーダンスは、インダクタ３０−１、３０−２、抵抗Ｒｂで調整可能であるが、抵抗４５−１、４５−２を設けることにより、直流成分の出力インピーダンスも調整が可能となる。
【００４０】
以上の実施形態により、出力端に接続されるトランジスタの寄生容量を削減し、帯域劣化を軽減することが可能となる。
図１６は、第８の実施形態を説明する図である。
【００４１】
図１６において、図６と同様の構成要素には同様の参照符号を付し、それらの説明を省略する。
図１６においては、ＶＣＳＥＬをカソード駆動する場合の回路構成を示している。
【符号の説明】
【００４２】
１０      カレントミラー回路
１１、２７      ダミー負荷
１２、２６      ＶＣＳＥＬ
２０、２０ｘ      比較増幅回路
２１−１、２１−２、２２−１、２２−２、３６−１〜３６−４      トランジスタ
２３、２４、２４ｘ、２４ａ      電流源
２５、２５ｘ、４１−１、４１−２、４５−１、４５−２      抵抗
３０−１、３０−２      インダクタ（コイル）
３５      Ｒｂ制御部
４０      演算部
【図１】
2014078628.tif 000003
【図２】
2014078628.tif 000004
【図３】
2014078628.tif 000005
【図４】
2014078628.tif 000006
【図５】
2014078628.tif 000007
【図６】
2014078628.tif 000008
【図７】
2014078628.tif 000009
【図８】
2014078628.tif 000010
【図９】
2014078628.tif 000011
【図１０】
2014078628.tif 000012
【図１１】
2014078628.tif 000013
【図１２】
2014078628.tif 000014
【図１３】
2014078628.tif 000015
【図１４】
2014078628.tif 000016
【図１５】
2014078628.tif 000017
【図１６】
2014078628.tif 000018