(57)【要約】【課題】厚膜で狭間隔の配線パターンを精度よく形成する。【解決手段】絶縁基板上に形成された金属層を厚さ方向に貫通する間隙により互いに隔てられた配線を備える配線パターンを形成する工程を有し、配線パターンを形成する工程では、金属層の表面から所定深さまでをウェットエッチングにより加工して第１開口部を形成する工程と、第１開口部の底部から金属層を貫通する深さまでをレーザにより加工して第２開口部を形成する工程と、を行うことで、金属層の表面における開口幅が金属層の厚さよりも小さい第１開口部と第２開口部とからなる間隙を形成する。【選択図】図１
2014154846.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成された金属層を厚さ方向に貫通する間隙により互いに隔てられた配線を備える配線パターンを形成する工程を有し、
前記配線パターンを形成する工程では、
前記金属層の表面から所定深さまでをウェットエッチングにより加工して第１開口部を形成する工程と、
前記第１開口部の底部から前記金属層を貫通する深さまでをレーザにより加工して第２開口部を形成する工程と、を行うことで、前記金属層の表面における開口幅が前記金属層の厚さよりも小さい前記第１開口部と前記第２開口部とからなる前記間隙を形成する
ことを特徴とする半導体パッケージ用基板の製造方法。
【請求項２】
前記配線パターンを形成する工程では、
前記配線パターンの表面における開口幅に対する前記金属層の厚さの比率が１を超えて１０以下となるよう前記間隙を形成する
ことを特徴とする請求項１に記載の半導体パッケージ用基板の製造方法。
【請求項３】
前記配線パターンを形成する工程では、
エッチング阻害剤を添加したエッチング液により前記ウェットエッチングを行う
ことを特徴とする請求項１又は２に記載の半導体パッケージ用基板の製造方法。
【請求項４】
前記配線パターンを形成する工程では、
前記ウェットエッチングにより加工される前記所定深さが、前記金属層の表面における開口幅と等しくなるよう前記第１開口部を形成する
ことを特徴とする請求項１〜３のいずれかに記載の半導体パッケージ用基板の製造方法。
【請求項５】
前記金属層の厚さは３０μｍ以上１５０μｍ以下である
ことを特徴とする請求項１〜４のいずれかに記載の半導体パッケージ用基板の製造方法。
【請求項６】
請求項１〜５のいずれかに記載の方法で製造された半導体パッケージ用基板の前記配線パターンに、半導体素子が備える電極を前記間隙により互いに隔てられた前記配線にそれぞれ対応させて接続し、前記半導体素子を前記半導体パッケージ用基板に搭載する工程と、
前記半導体素子を封止樹脂で前記半導体パッケージ用基板上に封止する工程と、
前記半導体素子が封止された前記半導体パッケージ用基板を個片化する工程と、を有する
ことを特徴とする半導体パッケージの製造方法。
【請求項７】
絶縁基板と、
前記絶縁基板上に形成され、厚さ方向に貫通する間隙により互いに隔てられた配線を有する配線パターンと、を備え、
前記間隙は、
前記配線パターンの表面から所定深さにまで至る第１開口部と、
前記第１開口部の底部から前記配線パターンを貫通する深さにまで至る第２開口部と、からなり、
前記配線パターンの表面における前記間隙の開口幅は、前記配線パターンの厚さよりも小さい
ことを特徴とする半導体パッケージ用基板。
【請求項８】
前記配線パターンの表面における前記間隙の開口幅に対する前記配線パターンの厚さの比率が１を超えて１０以下である
ことを特徴とする請求項７に記載の半導体パッケージ用基板。
【請求項９】
前記配線パターンの厚さは３０μｍ以上１５０μｍ以下である
ことを特徴とする請求項７又は８に記載の半導体パッケージ用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ用基板の製造方法、半導体パッケージの製造方法、及び半導体パッケージ用基板に関する。
【背景技術】
【０００２】
近年、半導体素子の小型化が進むとともに、実装面積を小さくできるフリップチップ方式での半導体素子の実装が、プリント配線基板等の半導体パッケージ用基板に対して行われるようになってきた（例えば、特許文献１〜３）。
【０００３】
フリップチップ実装が行われる半導体パッケージ用基板は、例えば絶縁基板と、所定間隔で互いに隔てられた配線を有する配線パターンと、を備える。配線パターンには、例えば半導体素子が備える複数の電極がそれぞれ接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００６３６号公報
【特許文献２】特開２０１１−０１８７６６号公報
【特許文献３】特開２０１１−１３５０３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体素子の小型化が進む中、半導体素子が備える電極間の間隔も狭小化している。これに合わせて、半導体パッケージ用基板が備える配線パターンの配線間の間隔も狭めなければならない。
【０００６】
一方で、半導体素子における大電流化も進んでいる。これに応じて、半導体パッケージ用基板の配線パターンの厚膜化が求められてきている。
【０００７】
このため、厚膜の配線パターンを狭間隔で設けなければならず、配線パターンを精度よく形成することが困難となっている。配線パターンの加工精度が不充分であると、例えば配線間を貫通させることができずに配線パターンの短絡が起きてしまったり、配線間の間隔が広がって半導体素子が搭載できなくなってしまったりという不具合が起きてしまう。
【０００８】
本発明の目的は、厚膜で狭間隔の配線パターンを精度よく形成することが可能な半導体パッケージ用基板の製造方法、それを用いた半導体パッケージの製造方法および半導体パッケージ用基板を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第１の態様によれば、
絶縁基板上に形成された金属層を厚さ方向に貫通する間隙により互いに隔てられた配線を備える配線パターンを形成する工程を有し、
前記配線パターンを形成する工程では、
前記金属層の表面から所定深さまでをウェットエッチングにより加工して第１開口部を形成する工程と、
前記第１開口部の底部から前記金属層を貫通する深さまでをレーザにより加工して第２開口部を形成する工程と、を行うことで、前記金属層の表面における開口幅が前記金属層の厚さよりも小さい前記第１開口部と前記第２開口部とからなる前記間隙を形成する
半導体パッケージ用基板の製造方法が提供される。
【００１０】
本発明の第２の態様によれば、
前記配線パターンを形成する工程では、
前記配線パターンの表面における開口幅に対する前記金属層の厚さの比率が１を超えて１０以下となるよう前記間隙を形成する
第１の態様に記載の半導体パッケージ用基板の製造方法が提供される。
【００１１】
本発明の第３の態様によれば、
前記配線パターンを形成する工程では、
エッチング阻害剤を添加したエッチング液により前記ウェットエッチングを行う
第１又は第２の態様に記載の半導体パッケージ用基板の製造方法が提供される。
【００１２】
本発明の第４の態様によれば、
前記配線パターンを形成する工程では、
前記ウェットエッチングにより加工される前記所定深さが、前記金属層の表面における開口幅と等しくなるよう前記第１開口部を形成する
第１〜第３の態様のいずれかに記載の半導体パッケージ用基板の製造方法が提供される。
【００１３】
本発明の第５の態様によれば、
前記金属層の厚さは３０μｍ以上１５０μｍ以下である
第１〜第４の態様のいずれかに記載の半導体パッケージ用基板の製造方法が提供される。
【００１４】
本発明の第６の態様によれば、
第１〜第５の態様のいずれかに記載の方法で製造された半導体パッケージ用基板の前記配線パターンに、半導体素子が備える電極を前記間隙により互いに隔てられた前記配線にそれぞれ対応させて接続し、前記半導体素子を前記半導体パッケージ用基板に搭載する工程と、
前記半導体素子を封止樹脂で前記半導体パッケージ用基板上に封止する工程と、
前記半導体素子が封止された前記半導体パッケージ用基板を個片化する工程と、を有する
半導体パッケージの製造方法が提供される。
【００１５】
本発明の第７の態様によれば、
絶縁基板と、
前記絶縁基板上に形成され、厚さ方向に貫通する間隙により互いに隔てられた配線を有する配線パターンと、を備え、
前記間隙は、
前記配線パターンの表面から所定深さにまで至る第１開口部と、
前記第１開口部の底部から前記配線パターンを貫通する深さにまで至る第２開口部と、からなり、
前記配線パターンの表面における前記間隙の開口幅は、前記配線パターンの厚さよりも小さい
半導体パッケージ用基板が提供される。
【００１６】
本発明の第８の態様によれば、
前記配線パターンの表面における前記間隙の開口幅に対する前記配線パターンの厚さの比率が１を超えて１０以下である
第７の態様に記載の半導体パッケージ用基板が提供される。
【００１７】
本発明の第９の態様によれば、
前記配線パターンの厚さは３０μｍ以上１５０μｍ以下である
第７又は第８の態様に記載の半導体パッケージ用基板が提供される。
【発明の効果】
【００１８】
本発明によれば、厚膜で狭間隔の配線パターンを精度よく形成することが可能な半導体パッケージ用基板の製造方法、それを用いた半導体パッケージの製造方法および半導体パッケージ用基板が提供される。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る半導体パッケージ用基板の製造方法を１つのユニットパターンの断面図で示す工程図である。
【図２】本発明の一実施形態に係る半導体パッケージの断面図である。
【図３】従来技術に係る半導体パッケージ用基板の断面図である。
【発明を実施するための形態】
【００２０】
＜本発明の一実施形態＞
本発明の一実施形態に係る半導体パッケージ用基板は、例えば長尺状に構成され、図１（ｅ）に示される配線１１ｍ，１１ｍ等を有する配線パターン１１ｐを１つのユニットとするユニットパターンを、絶縁基板２０上に複数、例えば絶縁基板２０の長手方向に連なるように備えている。
【００２１】
（１）半導体パッケージ用基板の製造方法
まずは、本実施形態に係る半導体パッケージ用基板１の製造方法について、図１を用いて説明する。図１は、本発明の一実施形態に係る半導体パッケージ用基板１の製造方法を１つのユニットパターンの断面図で示す工程図である。長尺状の半導体パッケージ用基板１には、例えばロール・ツー・ロール方式による製造工程が適用される。
【００２２】
（絶縁基板準備工程）
まずは、図１（ａ）に示されているように、樹脂フィルム２１と、樹脂フィルム２１上に接着剤を塗布した接着層２２と、を備える絶縁基板２０を準備する。
【００２３】
樹脂フィルム２１としては、例えばポリイミド、ポリアミドイミド、ポリエチレンナフタレート、エポキシ、アラミド等の樹脂からなり、例えば厚さが５０μｍ程度の可撓性を有するフィルムを用いることができる。接着層２２としては、例えばエポキシ系の熱硬化型接着剤シート等を樹脂フィルム２１にラミネートして用いることができる。
【００２４】
また、絶縁基板２０上には、接着層２２を介して、例えば厚さが３０μｍ以上１５０μｍ以下である金属層としての銅箔１１を形成する。或いは、予め絶縁基板２０上に銅箔１１が形成された銅張積層板を用いてもよい。銅箔１１は、接着層２２により樹脂フィルム２１にラミネート（貼り合わせ）をすることで、絶縁基板２０上に形成される。ラミネートには、常圧または減圧環境下のロールラミネータ等を使用することができる。
【００２５】
［配線パターン形成工程］
続いて、図１（ｂ）〜（ｄ）に示されているように、絶縁基板２０上に形成された銅箔１１を厚さ方向に貫通する間隙１１ｔにより、互いに隔てられた配線１１ｍ，１１ｍ等を備える配線パターン１１ｐを形成する。
【００２６】
このとき、後述するように、配線パターン１１ｐの互いに隔てられた配線１１ｍの端部近傍には、その上面に半導体素子が備える電極がそれぞれ接続される。したがって、配線１１ｍ間の間隙１１ｔの開口幅ｄは、半導体素子が備える電極間の間隔以下でなければならない。配線パターン１１ｐの厚さを基準にすると、配線パターン１１ｐの表面における間隙１１ｔの開口幅ｄは、例えば配線パターン１１ｐの厚さよりも小さいことが望ましい。
【００２７】
そこで、以下に説明するように、ウェットエッチング加工により第１開口部１１ａを形成し、その後、レーザ加工により第２開口部１１ｂを形成して、第１開口部１１ａと第２開口部１１ｂとにより上記のような間隙１１ｔを構成する。
【００２８】
なお、配線パターン１１ｐの表面における間隙１１ｔの開口幅ｄは第１開口部１１ａの開口幅に略等しく、以降、開口幅ｄを「間隙１１ｔの開口幅ｄ」或いは「第１開口部１１ａの開口幅ｄ」などと記載する。これらの文言は、略同義に用いられる。
【００２９】
（ウェットエッチング加工工程）
まずは、銅箔１１の表面から所定深さまでをウェットエッチングにより加工して第１開口部１１ａを形成する。
【００３０】
すなわち、図１（ｂ）に示されているように、例えばフォトレジストを銅箔１１上に塗布し、露光、現像してレジストパターン３０ｐを形成する。このレジストパターン３０ｐをマスクとし、例えばスプレイ方式等を用いて銅箔１１のウェットエッチングを行う。なお、フォトレジストの代わりにドライフィルム等を銅箔１１上に貼り付けて用いてもよい。
【００３１】
ここで、上述のように、配線パターン１１ｐの表面における間隙１１ｔ、つまり、第１開口部１１ａの開口幅ｄを、例えば配線パターン１１ｐの厚さよりも小さくすることが望ましい。
【００３２】
しかしながら、従来技術によるウェットエッチングを使用して、このような間隙を形成することは困難である。従来のウェットエッチングでは、等方的にエッチングが進行し、最終的に得られる間隙の開口幅が、配線パターンの厚さと略等しい厚さまでしか安定した形状（例えば略矩形状）の配線を形成することができない。また、例えば、配線の上部の幅（トップ幅）が細り、配線の形状が裾広がりとなってしまう。これにより、トップ幅が細すぎて、半導体素子の電極との接続不良が起こる場合がある。また、配線底部のエッチングが不充分となり、配線間が短絡してしまうおそれがある。このような状態の半導体パッケージ用基板を図３に示す。
【００３３】
図３（ａ）に示される半導体パッケージ用基板は、間隙２１１ｔの開口幅が所定幅よりも広がった配線２１１ｍを絶縁基板１２０上に備える。配線２１１ｍ間の間隙２１１ｔの開口幅は、半導体素子５０が備える電極５０ｅ間の間隔より大きい。よって、このような配線２１１ｍに、バンプ５０ｂを介して半導体素子５０の電極５０ｅを接続することは困難である。
【００３４】
レジストパターンの間隔を所定幅より狭めることで、間隙の開口幅が広がった状態で所定幅となるよう調整することも考えられる。しかしながら、レジストパターンの間隔が更に狭まることで、図３（ｂ）に示されているように、裾広がりとなった配線３１１ｍにより間隙３１１ｔを貫通させることが困難となり、配線３１１ｍ同士が底部で導通して短絡が起き易くなってしまう。また、そもそも、このような狭間隔のレジストパターンを形成すること自体が困難である。
【００３５】
そこで、本実施形態においては、例えばエッチング阻害剤を添加したエッチング液を用いてウェットエッチングを行う。図１（ｃ）に、その様子が示されている。
【００３６】
本実施形態で用いるエッチング液としては、例えば塩化第二鉄（ＦｅＣｌ３）系溶液や塩化第二銅（ＣｕＣｌ２）系溶液等が挙げられる。また、エッチング阻害剤（Ｉｎｈｉｂｉｔｅｒ）としては、例えばアミン類、エーテル類、グリコール類、アゾール類等の化合物を用いることができる。
【００３７】
このようなエッチング阻害剤を添加したエッチング液が銅箔１１の露出面に触れると、エッチング液により銅（Ｃｕ）が溶解されると共に、エッチング阻害剤により銅箔１１の露出面に難溶性化合物が形成される。エッチング液はスプレイ等により銅箔１１に向けて垂直に噴射されるので、銅箔１１の深さ方向に対しては噴射圧が加わり、難溶性化合物にほとんど阻害されることなく深さ方向へとエッチングが進行していく。一方、スプレイによる噴射圧がほとんど加わらない側壁には難溶性化合物による保護膜１１ｗが形成され、水平方向のエッチングはほとんど進行しない。
【００３８】
これにより、側壁を略垂直な状態に保ったまま、所定深さまで銅箔１１をウェットエッチングして、第１開口部１１ａを形成することができる。このとき、所定深さは、例えば第１開口部１１ａの開口幅ｄと等しい深さである。換言すれば、例えば第１開口部１１ａの開口幅ｄと等しい所定深さまでであれば、略垂直な側壁を保ち、また、少なくとも銅箔１１の表面における第１開口部１１ａの開口幅ｄを所定幅に保ったまま、エッチングすることができる。つまり、例えば所定深さまでエッチングされた、アスペクト比が１の第１開口部１１ａを得ることができる。ここで、アスペクト比は、第１開口部１１ａの開口幅ｄに対するエッチング深さ、つまり、所定深さの比率である。これを式で示せば、アスペクト比＝所定深さ／第１開口部１１ａの開口幅ｄ、となる。
【００３９】
但し、略垂直な側壁を保ち、また、少なくとも銅箔１１の表面における第１開口部１１ａの開口幅ｄを保ったまま、エッチングすることができる所定深さは、エッチング阻害剤を添加したエッチング液の配合や、含まれる化合物や、液温、絶縁基板２０に対するスプレイの角度、強度等によって変動し得る。したがって、所定深さが第１開口部１１ａの開口幅ｄと等しい場合や、或いは、第１開口部１１ａのアスペクト比が１の場合には、このような変動によるバラツキの範囲も含む。
【００４０】
また、開口幅ｄの値が小さくなるほど、第１開口部１１ａにおいて垂直な側壁や開口幅ｄを維持することが困難となる。上記のような開口幅ｄと所定深さとの関係は、開口幅ｄが、半導体素子の電極間の間隔に合わせ、比較的狭小となった場合の例である。本実施形態においては、開口幅ｄは、例えば配線パターン１１ｐの厚さ未満、好ましくは、上記レジストパターン３０ｐの露光限界幅以上配線パターン１１ｐの厚さ未満である。露光限界幅以上とは、例えば４μｍ以上であり、配線パターン１１ｐの厚さ未満とは、例えば１５０μｍ未満の値である。
【００４１】
このような所定深さを超えて、更にエッチングを継続しようとした場合、第１開口部１１ａのエッチング底面におけるスプレイの噴射圧が弱まり、エッチング底面にも次第に難溶性化合物が堆積され、深さ方向へのエッチングの進行が極度に遅くなるか、完全に停止してしまうことがある。
【００４２】
本実施形態においては、例えば３０μｍ以上１５０μｍ以下の厚さを有する銅箔１１に対し、最終的に得られる間隙１１ｔの開口幅ｄが、好ましくは４μｍ以上１５０μｍ未満となることを想定している。よって、図１（ｃ）に示されているように、例えば間隙１１ｔ以外の領域で銅箔１１が完全に除去できたとしても、間隙１１ｔ内においては、ウェットエッチングにより到達できる上述の所定深さが、配線パターン１１ｐの厚さに届かず、配線パターン１１ｐを貫通することができない場合がある。つまり、ウェットエッチング加工により形成される第１開口部１１ａのみから間隙１１ｔを構成しようとしても、配線パターン１１ｐを貫通することができない場合がある。この結果、間隙１１ｔのエッチング底面には銅箔１１の残膜が生じ、配線１１ｍ同士が完全に分離されないままとなってしまう。これにより、配線１１ｍ間に短絡が生じてしまう。
【００４３】
そこで本実施形態では、ウェットエッチング後の銅箔１１にレーザＬを照射する。
【００４４】
（レーザ加工工程）
レーザ加工工程では、第１開口部１１ａの底部から銅箔１１を貫通する深さまでをレーザにより加工して、第２開口部１１ｂを形成する。
【００４５】
すなわち、図１（ｄ）に示されているように、銅箔１１の形成された絶縁基板２０の一方の面側から、銅箔１１に形成された所定深さの第１開口部１１ａのエッチング底面に向けて、レーザＬを垂直に照射する。
【００４６】
レーザＬとしては、例えば第２高調波（ＳＨＧ：Second Harmonic Generation）技術によりＹＡＧ（イットリウム（Ｙ）・アルミニウム（Ａｌ）・ガーネット（Ｇ））レーザを基本波である１０６４ｎｍの半分の波長である５３２ｎｍとし、銅に対する吸収率を高めた、所謂グリーンレーザ等を用いることができる。グリーンレーザとしては、ＹＡＧレーザの他、ＹＶＯ４（イットリウム（Ｙ）・バナジウム（Ｖ）・オキサイド（Ｏ））レーザや、ＹＡＧ／ＹＶＯ４との複合結晶やＹＡＧ又はＹＶＯ４とＮｄ（ネオジウム）との複合結晶等のレーザを用いることができる。
【００４７】
このとき、第１開口部１１ａ内に照準を合わせやすいよう、小径レーザを用いることが好ましい。また、所望の加工深さ及び加工形状が得られるよう、レーザＬの出力、発振モード（連続波／パルス波等）、パルス幅等を適宜調整して銅箔１１を貫通させ、第２開口部１１ｂを形成する。なお、パルス波を用いる際には、パルス幅が微細加工性に優れる１０ｐｓ（ピコ秒）以下の短パルスレーザとすることが好ましい。
【００４８】
但し、第２開口部１１ｂにおける加工深さや加工形状については、例えば銅箔１１が残渣なく完全に貫通し、垂直な側壁を維持している必要はない。つまり、配線１１ｍ間に短絡が生じない程度に銅箔１１の残膜が除去されればよい。また、第２開口部１１ｂにおける開口幅、つまり、第１開口部１１ａの底部に開いた開口の幅は、第１開口部１１ａの開口幅ｄと同一である必要はない。配線１１ｍ間に短絡が生じない程度に、配線１１ｍ間を隔てるに充分な開口幅を有していればよい。
【００４９】
以上により、ウェットエッチング加工により形成され、配線パターン１１ｐの表面から所定深さにまで至る第１開口部１１ａと、レーザ加工により形成され、第１開口部１１ａの底部から配線パターン１１ｐを貫通する深さにまで至る第２開口部１１ｂと、からなる間隙１１ｔが形成される。
【００５０】
また、以上により、間隙１１ｔによって隔てられた配線１１ｍを備える配線パターン１１ｐが形成される。形成された配線パターン１１ｐの表面における間隙１１ｔの開口幅ｄに対する配線パターン１１ｐの厚さの比率（アスペクト比）は、１を超えて１０以下となっている。
【００５１】
配線パターン１１ｐの形成後、レジストパターン３０ｐを剥離する。このとき、配線パターン１１ｐの側壁に形成された保護膜１１ｗを除去してもよい。
【００５２】
（めっき工程）
次に、配線パターン１１ｐの露出面に、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）等の少なくともいずれかの金属を含むめっきを行う（図示せず）。また、これらの金属のうち幾つかを積層させてもよい。
【００５３】
以上により、本実施形態に係る長尺状の半導体パッケージ用基板１が製造される。
【００５４】
すなわち、半導体パッケージ用基板１は、絶縁基板２０と、絶縁基板２０上に形成され、厚さ方向に貫通する間隙１１ｔにより互いに隔てられた配線１１ｍを有する配線パターン１１ｐと、を備える。
【００５５】
また、配線パターン１１ｐの表面における間隙１１ｔの開口幅ｄは、例えば配線パターン１１ｐの厚さよりも小さい。具体的には、配線パターン１１ｐの表面における間隙１１ｔの開口幅ｄに対する配線パターン１１ｐの厚さの比率が、例えば１を超えて１０以下である。また、配線パターン１１ｐの厚さは、例えば３０μｍ以上１５０μｍ以下である。
【００５６】
（２）半導体パッケージの製造方法
次に、本発明の一実施形態に係る半導体パッケージ２の製造方法について、図２を参照しながら説明する。図２は、本発明の一実施形態に係る半導体パッケージ２の断面図である。
【００５７】
まずは、図２に示されているように、半導体素子（半導体チップ）５０を、所定のマウンタを用いたフリップチップ方式で、半導体パッケージ用基板１が備える配線パターン１１ｐ上に搭載する。
【００５８】
すなわち、例えばアルミニウム（Ａｌ）等からなる電極５０ｅを片面に備える半導体素子５０を準備する。電極５０ｅ上には、例えば金（Ａｕ）めっきやハンダにより構成されるバンプ５０ｂが設けられている。半導体素子５０は、例えば発光ダイオード（ＬＥＤ：Light Emitting Diode）やレーザダイオード（ＬＤ：Laser Diode）等の発光素子や、パワーデバイス等の電力用半導体素子や高周波用半導体素子、その他の半導体素子等である。
【００５９】
この半導体素子５０の電極面を下に向け、電極５０ｅと、半導体パッケージ用基板１の配線パターン１１ｐとを対向させる。続いて、配線パターン１１ｐに、半導体素子５０が備える電極５０ｅを間隙１１ｔにより互いに隔てられた配線１１ｍにそれぞれ対応させ、バンプ５０ｂを介して接続する。これにより、半導体素子５０が半導体パッケージ用基板１に搭載される。
【００６０】
次に、必要に応じて、大気圧下でのプラズマクリーニングや、半導体素子５０のアンダーフィリングを行う。
【００６１】
その後、例えば所定のモールド装置等により、半導体素子５０を封止樹脂６０により封止する。封止樹脂６０としては、例えばシリコーン樹脂等を用いることができる。
【００６２】
次に、例えば長尺状の半導体パッケージ用基板１を、配線パターン１１ｐを１つのユニットとするユニットパターンごとに個片化（分割）する。このとき、回転砥石（ダイサ）によるダイシング等の方式を用いることができる。または、ビグ刃等で押し切りしてもよい。
【００６３】
以上により、本実施形態に係る半導体パッケージ２が製造される。
【００６４】
すなわち、半導体パッケージ２は、図２に示されているように、ユニットパターン１つ分の半導体パッケージ用基板１と、電極５０ｅを片面に備え、係る電極５０ｅが、半導体パッケージ用基板１が備える配線パターン１１ｐにそれぞれ接続された半導体素子５０と、半導体素子５０を封止する封止樹脂６０と、を備える。
【００６５】
（３）本実施形態の効果
本実施形態によれば、以下に示す１つ又は複数の効果を奏する。
【００６６】
（ａ）本実施形態によれば、配線パターン１１ｐを形成するときは、銅箔１１の表面から所定深さまでをウェットエッチングにより加工して第１開口部１１ａを形成し、第１開口部１１ａの底部から銅箔１１を貫通する深さまでをレーザにより加工して第２開口部１１ｂを形成する。これにより、上述のような高アスペクト比の間隙１１ｔを形成することができる。
【００６７】
エッチング阻害剤を用いないウェットエッチングでは、間隙を所定幅に保ったまま加工を行うことが難しく、高アスペクト比の間隙を形成することは困難である。また、エッチング阻害剤を用いても、間隙のアスペクト比は１程度が限界である。
【００６８】
本実施形態では、上記構成により、例えば厚膜の配線パターン１１ｐに形成される、１を超えて１０以下の高アスペクト比の間隙１１ｔにおいて、銅箔１１の表面における間隙１１ｔの開口幅ｄを所定幅に維持することができる。また、少なくとも配線パターン１１ｐが備える配線１１ｍ間に短絡が生じない程度に両者を分離することができる。よって、電極５０ｅ間の間隔が狭小であり、微細な半導体素子５０等であっても精度よく搭載することができる。
【００６９】
なお、間隙１１ｔの開口幅ｄは、例えば、半導体パッケージ用基板１が個片化された製品領域内における配線パターン１１ｐの間隔のうち、最も狭い幅を基準としている。
【００７０】
（ｂ）また、本実施形態によれば、ウェットエッチングとレーザとを併用することで、配線パターン形成工程の時間を短縮することができる。
【００７１】
すなわち、レーザによる加工では、加工精度の高い形状が得られ易いが、加工速度がウェットエッチングの速度より極端に劣る。このため、当初はウェットエッチングにより所定深さの第１開口部１１ａを形成し、それ以降、レーザ加工に切りかえることで、例えばウェットエッチングを用いず全体をレーザにより加工した場合より、配線パターン形成工程の時間を短縮することができる。
【００７２】
本実施形態では、ウェットエッチングとレーザとの切り替えを行う所定深さを、例えばウェットエッチングでエッチングし得る最大深さ程度としたので、配線パターン形成工程の時間が一層短縮される。
【００７３】
（ｃ）また、本実施形態によれば、ウェットエッチングとレーザとを併用することで、配線パターン１１ｐの表面荒れを抑制し、半導体素子５０と配線パターン１１ｐとの短絡を抑制することができる。
【００７４】
すなわち、当初はウェットエッチングを用いることで、当初よりレーザを用いた場合に間隙の銅箔表面における開口縁に生じ得るギザギザの突起、所謂、バリを抑制し、比較的平滑な開口縁を得ることができる。よって、例えば間隙１１ｔに跨るように搭載される半導体素子５０と、バリとが接触し、電気的に導通してしまうのを抑制することができる。
【００７５】
（ｄ）また、本実施形態によれば、ウェットエッチングによる加工工程では、エッチング阻害剤を用いて銅箔１１のエッチングを行う。これにより、少なくとも配線パターン１１ｐの表面における間隙１１ｔを所定幅に維持することができ、配線パターン１１ｐや半導体パッケージ用基板１の設計が容易となる。
【００７６】
（ｅ）また、本実施形態によれば、配線パターン１１ｐの厚さは、３０μｍ以上、好ましくは３０μｍ以上１５０μｍ以下である。これにより、大電流用途の半導体素子５０にも対応することができる。また、大電流化により動作中の半導体素子５０の発熱量が高まっても、厚膜の配線パターン１１ｐが放熱板の役割を果たし、半導体パッケージ１の放熱性を向上させることができる。
【００７７】
＜本発明の他の実施形態＞
以上、本発明の実施形態について具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００７８】
例えば、上述の実施形態によらず、半導体パッケージ用基板には、リジッド基板やセラミック基板等の可撓性を有さない絶縁基板を用いてもよい。
【００７９】
また例えば、上述の実施形態によらず、銅箔等の金属層は、絶縁基板の両面に形成されていてもよい。
【００８０】
また例えば、上述の実施形態によらず、半導体パッケージ用基板の製造工程の手順等は適宜変更可能である。例えば、銅箔のウェットエッチング時に使用するレジストパターンは、レーザ加工工程の前に除去してもよい。
【００８１】
また例えば、上述の実施形態によらず、半導体パッケージの製造工程の手順についても適宜変更可能である。例えば、半導体パッケージを予め個片化した後に半導体素子を搭載するなど、半導体素子の搭載、封止、個片化の順は、適宜入替可能である。
【００８２】
また例えば、上述の実施形態によらず、半導体パッケージに個片化される１つのユニットパターンには、配線パターンが複数含まれていてもよい。すなわち、半導体パッケージは、複数の半導体素子が搭載可能に構成されていてもよい。
【００８３】
また例えば、上述の実施形態によらず、狭小な間隙を備える配線パターンには、フリップチップ方式の半導体素子以外の電子部品が搭載されてもよい。フリップチップ方式の半導体素子に関わらず、各種電子部品の微細化が進んでおり、半導体パッケージ用基板の配線パターンについても狭小化や狭ピッチ化が求められている。本発明は、このような様々な用途に応じた狭小パターンの形成に適用することができる。
【符号の説明】
【００８４】
１    半導体パッケージ用基板
２    半導体パッケージ
１１    銅箔
１１ａ  第１開口部
１１ｂ  第２開口部
１１ｍ  配線
１１ｐ  配線パターン
１１ｔ  間隙
２０    絶縁基板
２１    樹脂フィルム
２２    接着層
５０    半導体素子
５０ｂ  バンプ
５０ｅ  電極
６０    封止樹脂
【図１】
2014154846.tif 000003
【図２】
2014154846.tif 000004
【図３】
2014154846.tif 000005