(57)【要約】【課題】真空吸着時に半導体ウェーハにクラックが発生することを防止可能なステージ、および該ステージを用いた半導体ウェーハの検査方法を提供する。【解決手段】一実施形態によるステージは、半導体ウェーハ３０を吸引により固定状態に保持可能なステージ１であって、ステージ本体２と、このステージ本体２の表面２ａから突出するように形成され、半導体ウェーハ３０を表面２ａから離間して支持する突状支持部３と、この突状支持部３の外側にステージ本体２の表面２ａから突出するように形成され、半導体ウェーハ３０をステージ本体２の表面２ａから離間して支持する突状支持部４とを備え、突状支持部３と、突状支持部４と、突状支持部３および突状支持部４に挟まれた位置におけるステージ本体２の表面２ａとによって逃げ空間ＥＳ１が画成されている。【選択図】図２
2014154819.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハを吸引により固定状態に保持可能なステージであって、
ステージ本体と、
前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを表面から離間して支持する第１の突状支持部と、
前記第１の突状支持部の外側に前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを前記ステージ本体の表面から離間して支持する第２の突状支持部と、を備え、
前記第１の突状支持部と、前記第２の突状支持部と、前記第１の突状支持部および前記第２の突状支持部に挟まれた位置における前記ステージ本体の表面とによって第１の逃げ空間が画成されていることを特徴とするステージ。
【請求項２】
前記第１の突状支持部は、前記ステージ本体の表面に枠状に形成され、前記第１の突状支持部と、その内側における前記ステージ本体の表面とによって第２の逃げ空間が画成されていることを特徴とする請求項１に記載のステージ。
【請求項３】
前記第１の突状支持部は、平面視して円周状または多角形状に形成されていることを特徴とする請求項２に記載のステージ。
【請求項４】
前記第１の突状支持部は、平面視して格子状に形成されていることを特徴とする請求項２に記載のステージ。
【請求項５】
前記ステージは、金属からなり、前記半導体ウェーハに作製された半導体素子の電気的特性を検査するためのプローバステージであることを特徴とする請求項１〜４のいずれかに記載のステージ。
【請求項６】
ステージ本体と、前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを表面から離間して支持する第１の突状支持部と、前記第１の突状支持部の外側に前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを前記ステージ本体の表面から離間して支持する第２の突状支持部とを備え、前記第１の突状支持部と、前記第２の突状支持部と、前記第１の突状支持部および前記第２の突状支持部に挟まれた位置における前記ステージ本体の表面とによって逃げ空間が画成されたステージを用いた、半導体ウェーハの検査方法であって、
前記ステージの載置面に半導体ウェーハを載置する工程と、
前記吸引溝の吸引孔を介して真空引きを行い、前記半導体ウェーハを前記ステージに固定する工程と、
前記半導体ウェーハの上面に検査用プローブを接触させる工程と、
前記半導体ウェーハの厚さ方向の電気的な特性値を測定し、前記特性値が正常範囲にあるか否かを判定する工程と、
を備えることを特徴とする半導体ウェーハの検査方法。
【請求項７】
前記半導体ウェーハと当接する前記第２の突状支持部の上面には、内部に吸引孔を有する環状の吸引溝が設けられ、
前記ステージの前記ステージ本体には貫通孔が設けられ、前記半導体ウェーハを突き上げるノックアウトピンが前記貫通孔に挿入されており、
前記特性値の判定を行った後、前記吸引孔を介した真空引きを終了すると同時に前記ノックアウトピンを駆動して、前記半導体ウェーハを前記ステージから取り外す工程をさらに備えることを特徴とする請求項６に記載の半導体ウェーハの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステージ、より詳しくは、半導体ウェーハを吸引により固定状態に保持可能なステージ、および該ステージを用いた半導体ウェーハの検査方法に関する。
【背景技術】
【０００２】
半導体ウェーハを保持して、該半導体ウェーハに作製された半導体素子の電気的特性を検査するためのステージ（プローバステージ）が知られている。図６に示すように、従来のステージ１００は、半導体ウェーハ３０を保持するための載置面１０１を有し、同心円状に複数の吸引溝１０２，１０３，１０４が載置面１０１に形成されている。これらの吸引溝に設けられた吸引孔を介して真空引きを行うことにより、半導体ウェーハ３０はステージ１００に固定される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１３４２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、真空引きを行う際、半導体ウェーハ３０と載置面１０１との間に異物４０が挟まる場合がある。異物４０は、例えば半導体ウェーハ３０の裏面に付着した電着ガラスやクリームはんだ等である。このような場合、従来のステージ１００では、異物４０の近傍の半導体ウェーハ３０に応力が集中的に加わる。その結果、図６に示すように、半導体ウェーハ３０にクラック（中割れクラック）が発生するおそれがあった。
【０００５】
なお、特許文献１に記載のステージでは、ステージを複数の輪状に分割し、各々を上下に駆動して、半導体ウェーハの反りの形状に適合させている。しかし、この場合、ステージの構成が複雑になるとともに、輪状のステージの制御が複雑になるという問題がある。
【０００６】
そこで、本発明は、複雑な制御を要しない簡易な構成を採りつつ、真空吸着時に半導体ウェーハにクラックが発生することを防止可能なステージ、および該ステージを用いた半導体ウェーハの検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係るステージは、
半導体ウェーハを吸引により固定状態に保持可能なステージであって、
ステージ本体と、
前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを表面から離間して支持する第１の突状支持部と、
前記第１の突状支持部の外側に前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを前記ステージ本体の表面から離間して支持する第２の突状支持部と、を備え、
前記第１の突状支持部と、前記第２の突状支持部と、前記第１の突状支持部および前記第２の突状支持部に挟まれた位置における前記ステージ本体の表面とによって第１の逃げ空間が画成されていることを特徴とする。
【０００８】
また、前記ステージにおいて、
前記第１の突状支持部は、前記ステージ本体の表面に枠状に形成され、前記第１の突状支持部と、その内側における前記ステージ本体の表面とによって第２の逃げ空間が画成されていてもよい。
【０００９】
また、前記ステージにおいて、
前記第１の突状支持部は、平面視して円周状または多角形状に形成されていてもよい。
【００１０】
また、前記ステージにおいて、
前記第１の突状支持部３は、平面視して格子状に形成されていてもよい。
【００１１】
また、前記ステージにおいて、
前記ステージは、金属からなり、前記半導体ウェーハに作製された半導体素子の電気的特性を検査するためのプローバステージであってもよい。
【００１２】
本発明の一態様に係る半導体ウェーハの検査方法であって、
ステージ本体と、前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを表面から離間して支持する第１の突状支持部と、前記第１の突状支持部の外側に前記ステージ本体の表面から突出するように形成され、前記半導体ウェーハを前記ステージ本体の表面から離間して支持する第２の突状支持部とを備え、前記第１の突状支持部と、前記第２の突状支持部と、前記第１の突状支持部および前記第２の突状支持部に挟まれた位置における前記ステージ本体の表面とによって逃げ空間が画成されたステージを用いた、半導体ウェーハの検査方法であって、
前記ステージの載置面に半導体ウェーハを載置する工程と、
前記吸引溝の吸引孔を介して真空引きを行い、前記半導体ウェーハを前記ステージに固定する工程と、
前記半導体ウェーハの上面に検査用プローブを接触させる工程と、
前記半導体ウェーハの厚さ方向の電気的な特性値を測定し、前記特性値が正常範囲にあるか否かを判定する工程と、
を備えることを特徴とする。
【００１３】
また、前記半導体ウェーハの検査方法において、
前記半導体ウェーハと当接する前記第２の突状支持部の上面には、内部に吸引孔を有する環状の吸引溝が設けられ、
前記ステージの前記ステージ本体には貫通孔が設けられ、前記半導体ウェーハを突き上げるノックアウトピンが前記貫通孔に挿入されており、
前記特性値の判定を行った後、前記吸引孔を介した真空引きを終了すると同時に前記ノックアウトピンを駆動して、前記半導体ウェーハを前記ステージから取り外す工程をさらに備えてもよい。
【発明の効果】
【００１４】
本発明の一態様に係るステージでは、ステージと半導体ウェーハとの間の異物を逃がすための逃げ空間が設けられているため、半導体ウェーハにはんだ等の異物が付着していたとしても、当該異物は逃げ空間におさまり、半導体ウェーハに過剰な応力が発生することがない。よって、本発明によれば、真空吸着時に半導体ウェーハにクラックが発生することを防止することができる。  
さらに、逃げ空間を設けることで真空状態が解放されやすくなるため、半導体ウェーハをステージから取り外す際の真空解放時間が短縮される。よって、本発明によれば、半導体ウェーハの検査時間を短縮することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るステージの平面図である。
【図２】図１のＡ−Ａ’線に沿う、本発明の一実施形態に係るステージの断面図である。
【図３】本発明の一実施形態に係る半導体ウェーハの検査方法のフローチャートである。
【図４】本発明の一実施形態に係る半導体ウェーハの検査方法を説明するための説明図である。
【図５】本発明の一実施形態の変形例に係るステージの断面図である。
【図６】従来のステージ及びその上に固定された半導体ウェーハの断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付し、同一符号の構成要素の詳しい説明は繰り返さない。
【００１７】
（プローバステージ）
本発明の一実施形態に係るステージについて、図１および図２を参照して説明する。図１は本発明の一実施形態に係るステージ１の平面図であり、図２は図１のＡ−Ａ’線に沿う、ステージ１の断面図である。
【００１８】
本実施形態に係るステージ１は、半導体ウェーハに作製された半導体素子を検査するためのプローバステージである。ステージ１は、後述の吸引溝５により、半導体ウェーハを固定状態に保持可能である。ステージ１は、例えば、チタン等の金属からなり、表面に硬質金めっきを施してなるものである。
【００１９】
ステージ１は、図１および図２に示すように、ステージ本体２と、平面視して円周状の突状支持部３と、枠状の突状支持部４とを備え、半導体ウェーハと当接する突状支持部４の上面に吸引溝５が設けられている。
【００２０】
突状支持部３は、図２に示すように、ステージ本体２の表面２ａから突出するように形成されている。この突状支持部３は、半導体ウェーハを表面２ａから離間して支持するものである。
【００２１】
突状支持部４は、図２に示すように、突状支持部３の外側にステージ本体２の表面２ａから突出するように形成されている。この突状支持部４は、半導体ウェーハをステージ本体２の表面２ａから離間して支持するものである。
【００２２】
突状支持部３は主に半導体ウェーハの中央部分を支持し、突状支持部４は主に半導体ウェーハの周縁部分を支持する。
【００２３】
また、突状支持部３の上面と、突状支持部４の上面は面一であり、いずれも半導体ウェーハの載置面１ａとなる。なお、突状支持部３および突状支持部４の高さは、半導体ウェーハの厚み（例えば７０μｍ〜１００μｍ）よりも大きいことが好ましく、例えば１〜３ｍｍである。
【００２４】
吸引溝５は、環状の溝として突状支持部４の上面に設けられており、図１に示すように、内部に吸引孔６を有する。吸引溝５は後述の逃げ空間ＥＳ１の近傍に設けられている。なお、吸引溝５を環状に形成するため、突状支持部４は、図１に示すように、切れ目の無い枠状に形成されていることが好ましい。
【００２５】
また、図１に示すように、ステージ本体２には、半導体ウェーハを突き上げるためのノックアウトピンを挿入する貫通孔７が設けられている。より詳しくは、貫通孔７は、突状支持部３と突状支持部４との間におけるステージ本体２を厚さ方向に貫通するように設けられている。本実施形態では、図１に示すように、３つの貫通孔７が設けられているが、貫通孔７の数はこれに限るものではない。
【００２６】
上記のステージ１においては、図２に示すように、突状支持部３と、突状支持部４と、突状支持部３および突状支持部４に挟まれた位置におけるステージ本体２の表面２ａとによって、逃げ空間ＥＳ１が画成されている。
【００２７】
このように逃げ空間ＥＳ１が設けられることで、半導体ウェーハとステージとの接触面積が減少し、クラックの発生を防止することができる。
【００２８】
さらに、本実施形態では、突状支持部３がステージ本体２の表面２ａに枠状に形成されているため、突状支持部３と、その内側におけるステージ本体２の表面２ａとによって、逃げ空間ＥＳ２が画成されている。逃げ空間ＥＳ１に加えて逃げ空間ＥＳ２が設けられることで、クラックの発生をさらに防止することができる。
【００２９】
なお、突状支持部３は、枠状であれば、円周形状に限らず、例えば、平面視して多角形状（三角形、四角形など）に形成されてもよい。その他、突状支持部３は、円盤状に形成されていてもよい。この場合は、前述の逃げ空間ＥＳ２は画成されない。
【００３０】
（半導体ウェーハの検査方法）
次に、図３および図４を参照しつつ、上記のステージ１を用いた半導体ウェーハの検査方法について説明する。図３は、本発明の一実施形態に係る半導体ウェーハの検査方法のフローチャートである。図４は、半導体ウェーハの検査方法を説明するための説明図である。
【００３１】
本検査方法では、半導体素子の電気的特性を測定可能なテスター１１を用いる。図４に示すように、テスター１１とステージ１の裏面は電気的に接続されている。また、テスターに電気的に接続された検査用プローブ１２は、プローブ駆動機構（図示せず）により駆動されて、半導体ウェーハ３０に作製された所定の半導体素子の電極位置まで移動可能に構成されている。
【００３２】
まず、図４に示すように、ステージ１の載置面１ａに半導体ウェーハ３０を載置する（ステップＳ１）。
【００３３】
次に、吸引溝５の吸引孔６を介して真空引きを行い、半導体ウェーハ３０をステージ１に固定する（ステップＳ２）。この際、図４に示すように、突状支持部３，４は、半導体ウェーハ３０をステージ本体２の表面２ａから離間して支持する。また、半導体ウェーハ３０とステージ１との間に異物４０があったとしても、図４に示すように、逃げ空間ＥＳ１，ＥＳ２内におさまる。
【００３４】
次に、図４に示すように、検査用プローブ１２を移動させ、半導体ウェーハ３０の上面に検査用プローブ１２を接触させる。
【００３５】
次に、テスター１１より、半導体ウェーハ３０の厚さ方向の電気的な特性値を測定し、その特性値が正常範囲にあるか否かを判定する（ステップＳ４）。具体的には、図４に示すように、テスター１１から検査用プローブ１２に検査信号を供給し、半導体ウェーハ３０に作製された半導体素子の厚さ方向の電気的な特性を測定する。電気的特性としては、例えば、抵抗、電圧、電流等が挙げられる。そして、測定値を不揮発性メモリ等に記憶された値と比較して、正常範囲にあるか否かを判定する。本工程の測定は半導体ウェーハ３０に作製された半導体素子の全てについて行う。
【００３６】
次に、吸引溝５の吸引孔６を介した真空引きを終了すると同時に、貫通孔７に挿入されたノックアウトピン１３を駆動して、半導体ウェーハ３０をステージ１から取り外す（ステップＳ５）。即ち、真空引き終了と同時に３本のノックアウトピン１３を上側に駆動して、半導体ウェーハ３０を押し上げてステージ１の載置面１ａから離脱させる。
【００３７】
上記の半導体ウェーハの検査方法のステップＳ２において、従来は、前述のように、半導体ウェーハ３０の裏面などに付着している電着ガラスやクリームはんだ等の異物４０が半導体ウェーハ３０とステージ１との間に挟まり、その異物の近傍の半導体ウェーハ３０に応力が集中的に加わる結果、半導体ウェーハ３０にクラック（中割れクラック）が発生していた。
【００３８】
一方、本実施形態に係るステージ１では、異物４０を逃がすための逃げ空間ＥＳ１，ＥＳ２を設けており、異物４０が逃げ空間ＥＳ１，ＥＳ２におさまることで、半導体ウェーハ３０に応力が過剰な発生し、クラックが発生することを防止することができる。換言すれば、半導体ウェーハ３０とステージ１との接触面積を減らすことで、半導体ウェーハ３０とステージ１の載置面１ａとの間に異物４０が挟まる可能性を低減している。
【００３９】
さらに、逃げ空間ＥＳ１を設けることで、吸引溝５による真空状態が解放されやすくなる。このため、半導体ウェーハ３０をステージ１から取り外す際の真空解放時間が短縮される。具体的には、従来では、真空引きを終了した後、所定の時間（例えば０．５〜１秒）待ってからノックアウトピン１３を駆動していたところ、本実施形態では、真空引き終了後直ちにノックアウトピン１３を駆動して半導体ウェーハ３０をステージ１から取り外すことが可能になる。よって、本実施形態によれば、ステップＳ５の所要時間が短くなり、半導体ウェーハの検査時間を短縮することができる。
【００４０】
（ステージの変形例）
次に、上記実施形態の変形例に係るステージ１０について、図５を参照しつつ説明する。上記実施形態に係るステージ１と本変形例に係るステージ１０との相違点は、突状支持部３の形状、および吸引溝の数である。
【００４１】
図５に示すように、本変形例に係るステージ１０の突状支持部３は、平面視して格子状に形成されている。このような形状であっても、突状支持部３の内側に逃げ空間を設けつつ半導体ウェーハ３０を支持することが可能である。
【００４２】
また、本変形例に係るステージ１０では、吸引溝５に加え、吸引溝５の外側に吸引溝８が設けられている。この吸引溝８は、環状の溝として突状支持部４の上面に設けられており、図５に示すように、内部に吸引孔９を有する。このように、複数の吸引溝を設けることで、サイズの異なる半導体ウェーハに対応することが容易となる。
【００４３】
以上、本発明の実施形態および変形例に係るステージについて説明したが、本実施形態に係るステージは、半導体ウェーハ上面の所定の部分（半導体素子の電極部など）にスクリーン印刷等によりはんだを印刷するための印刷ステージに適用することも可能である。この場合、印刷ステージは金属以外の材料から構成されてもよい。
【００４４】
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。
【符号の説明】
【００４５】
１，１０  ステージ
１ａ  （ステージの）載置面
２  ステージ本体
２ａ  （ステージ本体の）表面
３，４  突状支持壁
５，８  吸引溝
６，９  吸引孔
７  （ノックアウトピン用の）貫通孔
１１  テスター
１２  検査用プローブ
１３  ノックアウトピン
３０  半導体ウェーハ
４０  異物
１００  ステージ
１０１  載置面
１０２，１０３，１０４  吸引溝
ＥＳ１，ＥＳ２  逃げ空間
【図１】
2014154819.tif 000003
【図２】
2014154819.tif 000004
【図３】
2014154819.tif 000005
【図４】
2014154819.tif 000006
【図５】
2014154819.tif 000007
【図６】
2014154819.tif 000008