(57)【要約】【課題】圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールの組立性を向上する。【解決手段】第１保持部材７の嵌合孔７ａにコンタクト電極４ａ及びスイッチング素子２を嵌設し、第１保持部材７の嵌合孔７ｂにコンタクト電極４ｂ及び還流用ダイオード３を嵌設して、ドレイン電極端子４上に第１保持部材７を設ける。第２保持部材８の下面に形成された第１保持部材嵌合溝に第１保持部材７を嵌合し、ドレイン電極端子４上に第２保持部材８を設ける。第２保持部材８に形成された貫通孔８ｄにゲート接点１０を挿通し、ゲート電極端子６の孔６ａを第２保持部材８の周縁部８ｃに嵌合する。コンタクト電極５ａ，５ｂを第２保持部材８の嵌合溝８ａに嵌設し、ソース電極端子５と一体に構成された電極保持部材９の嵌合溝９ｄを第２保持部材８の嵌合部８ｅに嵌合する。【選択図】図２
2014003047.tif 000002
【特許請求の範囲】
【請求項１】
第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、
前記第１電極層と電気的に接続される第１電極端子と、
前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、
前記第２電極層と電気的に接続される第２電極端子と、
前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、
を有し、
前記半導体素子と、これを挟持する前記第１電極端子及び前記第２電極端子が圧接により接続される半導体モジュールであって、
前記第１電極端子上に設けられ、前記第１電極端子と接触する面に前記半導体素子と前記第１コンタクト電極が嵌合する第１嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１嵌合溝と連通して形成された半導体保持部材と、
前記半導体保持部材の前記第２嵌合溝が形成された面に設けられ、当該半導体保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子を保持する電極保持部が形成された電極保持部材と、
を有し、
前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、
当該突起部に係合する係合部を前記半導体保持部材の側面に設け、
前記半導体保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設け、前記第２電極端子を保持した電極保持部材の嵌合部を前記半導体保持部材の嵌合部に嵌合する
ことを特徴とする半導体モジュール。
【請求項２】
前記第２電極端子の前記半導体素子が接続される面と反対側の面に係止溝を形成し、
前記電極保持部は、前記第２電極端子が嵌合する電極嵌合溝であり、前記電極嵌合溝の側面に係止突起を設け、この係止突起を前記電極嵌合溝に嵌合した第２電極端子の係止溝に係止する
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記半導体保持部材は、前記第２嵌合溝の周縁から立設する周縁部と、前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記半導体保持部材を貫通して形成される貫通孔とを有し、
当該周縁部に嵌装される制御電極端子と、
前記貫通孔に設けられ、前記制御電極端子と前記半導体素子の制御電極層とを接続する接続部材と、
を有する
ことを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記第１コンタクト電極を前記第１電極端子と一体に形成する
ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体モジュール。
【請求項５】
前記第２コンタクト電極を前記第２電極端子と一体に形成する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体モジュール。
【請求項６】
前記電極保持部材を前記半導体保持部材に設けたときに、前記半導体保持部材の嵌合部の端面と前記電極保持部材の嵌合部の端面の間に空間を形成する
ことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体モジュール。
【請求項７】
前記半導体保持部材は、
前記半導体素子及び前記第１コンタクト電極が嵌合する嵌合孔が形成された第１保持部材と、
前記第１保持部材が嵌合する第１保持部材嵌合溝と、当該第１保持部材嵌合溝が形成された面と反対側の面に前記第２嵌合溝が前記第１保持部材嵌合溝と連通して形成された第２保持部材と、から構成される
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項８】
第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、
前記第１電極層と電気的に接続される第１電極端子と、
前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、
前記第２電極層と電気的に接続される第２電極端子と、
前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、
前記第１電極端子上に設けられ、前記第１電極端子と接触する面に前記第１コンタクト電極と前記半導体素子が嵌合する第１嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１嵌合溝と連通して形成された半導体保持部材と、
前記半導体保持部材の前記第２嵌合溝が形成された面に設けられ、当該半導体保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子を保持する電極保持部が形成された電極保持部材と、
前記半導体保持部材の第２嵌合溝の周縁から立設する周縁部に嵌装される制御電極端子と、
前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記半導体保持部材を貫通して形成される貫通孔に設けられ、前記制御電極端子と前記制御電極層とを接続する接続部材と、
を有し、
前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、
当該突起部に係合する係合部を前記半導体保持部材の側面に設け、
前記半導体保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設けた、半導体モジュールの製造方法であって、
前記第１電極端子に前記第１コンタクト電極を介して前記半導体素子を設け、
前記第１コンタクト電極及び前記半導体素子を前記第１嵌合溝に嵌合し、前記第１電極端子の突起部に前記係合部を係合して、前記第１電極端子に前記半導体保持部材を設け、
前記半導体保持部の貫通孔に前記接続部材を貫設し、前記半導体保持部材の周縁部に前記制御電極端子を嵌装し、
前記電極保持部材の電極保持部に前記第２電極端子を保持し、
前記半導体保持部材の第２嵌合溝に前記第２コンタクト電極を嵌合し、前記第２電極端子を保持した電極保持部材の嵌合部を前記半導体保持部材の嵌合部に嵌合する
ことを特徴とする半導体モジュールの製造方法。
【請求項９】
第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、
前記第１電極層と電気的に接続される第１電極端子と、
前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、
前記第２電極層と電気的に接続される第２電極端子と、
前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、
前記第１電極端子に設けられ、前記半導体素子と前記第１コンタクト電極が嵌合する嵌合孔が形成された第１保持部材と、
前記第１電極端子に設けられ、当該第１電極端子との接触面に前記第１保持部材が嵌合する第１保持部材嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１保持部材嵌合溝と連通して形成された第２保持部材と、
前記第２保持部材の前記第２嵌合溝が形成された面に設けられ、当該第２保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子が保持される電極保持部が形成された電極保持部材と、
前記第２保持部材の第２嵌合溝の周縁から立設する周縁部に嵌装される制御電極端子と、
前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記第２保持部材を貫通して形成される貫通孔に設けられ、前記制御電極端子と前記制御電極層とを接続する接続部材と、
を有し、
前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、
当該突起部に係合する係合部を前記第２保持部材の側面に設け、
前記第２保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設けた、半導体モジュールの製造方法であって、
前記第１電極端子に、第１保持部材を設け、
前記第１保持部材の嵌合孔に前記第１コンタクト電極及び前記半導体素子を嵌合し、
前記第２保持部材の第１保持部材嵌合溝に前記第１保持部材を嵌合し、前記第２保持部材の係合部を前記第１電極端子の突起部に係合させて、前記第１電極端子に前記第２保持部材を設け、
前記第２保持部材の貫通孔に前記接続部材を貫設し、前記第２保持部材の周縁部に前記制御電極端子を嵌装し、
前記電極保持部材の電極保持部に前記第２電極端子を保持し、
前記第２保持部材の第２嵌合溝に前記第２コンタクト電極を嵌合し、前記第２電極端子を保持した電極保持部材の嵌合部を前記第２保持部材の嵌合部に嵌合する
ことを特徴とする半導体モジュールの製造方法。
【請求項１０】
請求項１から請求項７のいずれか１項に記載の半導体モジュールを有する
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュール、この半導体モジュールの製造方法及びこの半導体モジュールを有する電力変換装置に関する。
【背景技術】
【０００２】
近年、産業用・車両用システム、変電設備やインバータなどの電力変換装置の分野に用いられる絶縁形パワー半導体モジュールに対して、高耐圧、大容量のＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）の適用が行われている。このＩＧＢＴモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれＪＥＣ−２４０７−２００７、ＩＥＣ６０７４７−１５にて規格が制定されている。
【０００３】
一般的な絶縁形パワー半導体モジュールにおいて、スイッチング素子であるＩＧＢＴやダイオードなどの半導体素子は、半導体素子の下面に設けられた電極層を介してＤＢＣ（Direct Bond Copper）基板の銅回路箔上にはんだ付けされる（例えば、非特許文献１）。ＤＢＣ基板は、セラミックスなどの絶縁板に銅回路箔を直接接合したものである。
【０００４】
半導体素子の上面に設けられる電極層には、超音波ボンディングなどの方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、ＤＢＣ基板上の銅回路箔に結線される。そして、ＤＢＣ基板の銅回路箔から外部へ接続するための銅端子（リードフレームやブスバー）は、銅回路箔とはんだ付けや超音波ボンディングにより接続される。さらに、この周りは（スーパー）エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。
【０００５】
また、はんだを用いない半導体モジュール構造として平型圧接構造パッケージが提案されている（例えば、非特許文献１、２)。平型圧接構造パッケージは、圧接により半導体素子の電極層とコンタクト端子との電気的接続や、半導体素子の電極層と基板との電気的接続を行う。一般的な平型圧接構造パッケージでは、半導体素子（例えば、ＩＧＢＴ、ダイオード）の端部に半導体素子及びコンタクト端子の位置決めをするガイドが設けられる。そして、半導体素子の上面電極層がコンタクト端子に接触した状態で半導体素子がＭｏなどの基板上に設けられる。つまり、コンタクト端子と基板とが半導体素子を挟圧した状態で半導体モジュール内に設けられる。
【０００６】
平型圧接構造パッケージは、平型構造であることから半導体素子を両面から冷却することができる。このため、一般的に平型圧接構造パッケージの両端をヒートシンクで圧接することで、平型圧接構造パッケージの両面を冷却するとともに、そのヒートシンクを導電部材として用いる。さらに、平型圧接構造パッケージは、圧接により半導体素子と電極端子などを接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。
【０００７】
しかし、平型圧接構造パッケージでは、平型圧接構造パッケージ上下のヒートシンクを電気的に絶縁したり、また、板バネで平型圧接構造パッケージを圧接するときに、この設計の圧接力が平型圧接構造パッケージの電極ポストに均等にかかるようにしたりする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子の破壊の原因となるおそれがある。また、平型圧接構造の半導体モジュールは、回路を構成するのに、このヒートシンクや圧接のための板バネが小型化の妨げとなるなど、使いこなすのには熟練が要求される。また、平型圧接構造パッケージの場合、ヒートシンクと平型圧接構造パッケージの圧接は、主にユーザが実施する。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
【０００８】
一方、はんだを用いた絶縁形パワー半導体モジュールには、２つの課題がある。１つめは、ＲｏＨＳ（Restriction of Hazardous Substances）に対応するため、はんだの鉛フリー化を進めることであり、２つめは、温度サイクル、パワーサイクルなどの半導体モジュールの信頼性を向上することである。
【０００９】
また、パワー半導体モジュールに要求される電力密度は、年々増加する傾向にあり、さらなる小型化、耐高温性が求められている。その結果、現状の構成部材や構造では、小型化、耐高温性を向上させることが困難となってきている。
【００１０】
そこで、平型圧接構造パッケージを半導体モジュールに適用することが再度検討されている（例えば、特許文献１，２）。平型圧接構造パッケージを放熱性が良くかつ内部部材の酸化を防止するために気密封止できる構造とすることで、平型圧接構造パッケージの動作信頼性を向上させることができる。また、特許文献１，２の平型圧接構造パッケージでは、組立て時に容易に位置合わせができる構造とすることで、平型圧接構造パッケージの組立性を向上している。
【００１１】
従来型の圧接型パワーモジュールでは、複数の半導体素子をベースとなる電極（ドレイン電極）に配置し、その上にソース電極、ゲート電極、絶縁基板、ケースの蓋（若しくは、冷却器）などを載せ、最後に上から弾性部品とボルトでまとめて圧接する構造となっている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１１−２４３９２９号公報
【特許文献２】特開２００１−３６００２号公報
【非特許文献】
【００１３】
【非特許文献１】電気学会高性能高機能パワーデバイス・パワーＩＣ調査専門委員会、「パワーデバイス・パワーＩＣハンドブック」、コロナ社、１９９６年７月、ｐ２８９、ｐ３３６
【非特許文献２】森睦宏，関康和、「大容量ＩＧＢＴの最近の進歩」、電気学会誌、社団法人電気学会、１９９８年５月、Ｖｏｌ．１１８（５）、ｐｐ．２７４−２７７
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、従来型の圧接型パワーモジュールでは、その構造上、最後の圧接工程までは、各部材の位置合わせはできているが、圧接方向（上下方向）はベースに載せられていること以外は、フリーな状態となっている。上述したように、パワーモジュールの一つの課題として小型化があり、小型化を行うと当然部品も小型なものとなり、部品単位では重量も相当軽くなる。従来型の圧接型パワーモジュールを組み立てるとき、小型軽量化された部品が、圧接前の各工程におけるハンドリングなどで位置ずれしたり、脱落したりするおそれがあった。
【００１５】
上記事情に鑑み、本発明は、半導体モジュールの組立性の向上に貢献する技術の提供を目的としている。
【課題を解決するための手段】
【００１６】
上記目的を達成する本発明の半導体モジュールの一態様は、第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、前記第１電極層と電気的に接続される第１電極端子と、前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、前記第２電極層と電気的に接続される第２電極端子と、前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、を有し、前記半導体素子と、これを挟持する前記第１電極端子及び前記第２電極端子が圧接により接続される半導体モジュールであって、前記第１電極端子上に設けられ、前記第１電極端子と接触する面に前記半導体素子と前記第１コンタクト電極が嵌合する第１嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１嵌合溝と連通して形成された半導体保持部材と、前記半導体保持部材の前記第２嵌合溝が形成された面に設けられ、当該半導体保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子を保持する電極保持部が形成された電極保持部材と、を有し、前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、当該突起部に係合する係合部を前記半導体保持部材の側面に設け、前記半導体保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設け、前記第２電極端子を保持した電極保持部材の嵌合部を前記半導体保持部材の嵌合部に嵌合することを特徴としている。
【００１７】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記第２電極端子の前記半導体素子が接続される面と反対側の面に係止溝を形成し、前記電極保持部は、前記第２電極端子が嵌合する電極嵌合溝であり、前記電極嵌合溝の側面に係止突起を設け、この係止突起を前記電極嵌合溝に嵌合した第２電極端子の係止溝に係止することを特徴としている。
【００１８】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記半導体保持部材は、前記第２嵌合溝の周縁から立設する周縁部と、前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記半導体保持部材を貫通して形成される貫通孔とを有し、当該周縁部に嵌装される制御電極端子と、前記貫通孔に設けられ、前記制御電極端子と前記半導体素子の制御電極層とを接続する接続部材と、を有することを特徴としている。
【００１９】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記第１コンタクト電極を前記第１電極端子と一体に形成することを特徴としている。
【００２０】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記第２コンタクト電極を前記第２電極端子と一体に形成することを特徴としている。
【００２１】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記電極保持部材を前記半導体保持部材に設けたときに、前記半導体保持部材の嵌合部の端面と前記電極保持部材の嵌合部の端面の間に空間を形成することを特徴としている。
【００２２】
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記半導体保持部材は、前記半導体素子及び前記第１コンタクト電極が嵌合する嵌合孔が形成された第１保持部材と、前記第１保持部材が嵌合する第１保持部材嵌合溝と、当該第１保持部材嵌合溝が形成された面と反対側の面に前記第２嵌合溝が前記第１保持部材嵌合溝と連通して形成された第２保持部材と、から構成されることを特徴としている。
【００２３】
また、上記目的を達成する本発明の半導体モジュールの製造方法の一態様は、第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、前記第１電極層と電気的に接続される第１電極端子と、前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、前記第２電極層と電気的に接続される第２電極端子と、前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、前記第１電極端子上に設けられ、前記第１電極端子と接触する面に前記第１コンタクト電極と前記半導体素子が嵌合する第１嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１嵌合溝と連通して形成された半導体保持部材と、前記半導体保持部材の前記第２嵌合溝が形成された面に設けられ、当該半導体保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子を保持する電極保持部が形成された電極保持部材と、前記半導体保持部材の第２嵌合溝の周縁から立設する周縁部に嵌装される制御電極端子と、前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記半導体保持部材を貫通して形成される貫通孔に設けられ、前記制御電極端子と前記制御電極層とを接続する接続部材と、を有し、前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、当該突起部に係合する係合部を前記半導体保持部材の側面に設け、前記半導体保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設けた、半導体モジュールの製造方法であって、前記第１電極端子に前記第１コンタクト電極を介して前記半導体素子を設け、前記第１コンタクト電極及び前記半導体素子を前記第１嵌合溝に嵌合し、前記第１電極端子の突起部に前記係合部を係合して、前記第１電極端子に前記半導体保持部材を設け、前記半導体保持部の貫通孔に前記接続部材を貫設し、前記半導体保持部材の周縁部に前記制御電極端子を嵌装し、前記電極保持部材の電極保持部に前記第２電極端子を保持し、前記半導体保持部材の第２嵌合溝に前記第２コンタクト電極を嵌合し、前記第２電極端子を保持した電極保持部材の嵌合部を前記半導体保持部材の嵌合部に嵌合することを特徴としている。
【００２４】
また、上記目的を達成する本発明の半導体モジュールの製造方法の他の態様は、第１主面に第１電極層を有し、前記第１主面とは反対側の第２主面に第２電極層を有する半導体素子と、前記第１電極層と電気的に接続される第１電極端子と、前記第１電極層と前記第１電極端子を電気的に接続する第１コンタクト電極と、前記第２電極層と電気的に接続される第２電極端子と、前記第２電極層と前記第２電極端子を電気的に接続する第２コンタクト電極と、前記第１電極端子に設けられ、前記半導体素子と前記第１コンタクト電極が嵌合する嵌合孔が形成された第１保持部材と、前記第１電極端子に設けられ、当該第１電極端子との接触面に前記第１保持部材が嵌合する第１保持部材嵌合溝が形成され、当該面とは反対側の面に前記第２コンタクト電極が嵌合する第２嵌合溝が前記第１保持部材嵌合溝と連通して形成された第２保持部材と、前記第２保持部材の前記第２嵌合溝が形成された面に設けられ、当該第２保持部材と接する面に前記第２コンタクト電極が挿通する挿通孔が形成され、当該面とは反対側の面に前記第２電極端子が保持される電極保持部が形成された電極保持部材と、前記第２保持部材の第２嵌合溝の周縁から立設する周縁部に嵌装される制御電極端子と、前記半導体素子の第２主面に形成された制御電極層からこの制御電極層面の法線方向に前記第２保持部材を貫通して形成される貫通孔に設けられ、前記制御電極端子と前記制御電極層とを接続する接続部材と、を有し、前記第１電極端子の前記半導体素子が設けられる面に突起部を形成し、当該突起部に係合する係合部を前記第２保持部材の側面に設け、前記第２保持部材と前記電極保持部材の接触面にお互いに嵌合する嵌合部をそれぞれ設けた、半導体モジュールの製造方法であって、前記第１電極端子に、第１保持部材を設け、前記第１保持部材の嵌合孔に前記第１コンタクト電極及び前記半導体素子を嵌合し、前記第２保持部材の第１保持部材嵌合溝に前記第１保持部材を嵌合し、前記第２保持部材の係合部を前記第１電極端子の突起部に係合させて、前記第１電極端子に前記第２保持部材を設け、前記第２保持部材の貫通孔に前記接続部材を貫設し、前記第２保持部材の周縁部に前記制御電極端子を嵌装し、前記電極保持部材の電極保持部に前記第２電極端子を保持し、前記第２保持部材の第２嵌合溝に前記第２コンタクト電極を嵌合し、前記第２電極端子を保持した電極保持部材の嵌合部を前記第２保持部材の嵌合部に嵌合することを特徴としている。
【００２５】
また、上記目的を達成する本発明の電力変換装置は、上記の半導体モジュールのいずれかを有することを特徴としている。
【発明の効果】
【００２６】
以上の発明によれば、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールの組立性の向上に貢献することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態１に係る半導体モジュールの斜視図である。
【図２】本発明の実施形態１に係る半導体モジュールの分解斜視図である。
【図３】本発明の実施形態１に係る半導体モジュールに設けられるドレイン電極端子の斜視図である。
【図４】本発明の実施形態１に係る半導体モジュールに設けられるソース電極端子（及びコンタクト電極）を示す図であって、（ａ）平面図、（ｂ）右側面図、（ｃ）底面図、（ｄ）正面図である。
【図５】本発明の実施形態１に係る半導体モジュールに設けられる電極保持部材を示す図であって、（ａ）平面図、（ｂ）正面図、（ｃ）底面図、（ｄ）右側面図である。
【図６】本発明の実施形態に係る半導体モジュールに設けられる電極保持部材とソース電極端子とを組み合わせた図であって、（ａ）平面図、（ｂ）右側面図、（ｃ）正面図、（ｄ）背面図である。
【図７】本発明の実施形態２に係る半導体モジュールの斜視図である。
【発明を実施するための形態】
【００２８】
本発明の半導体モジュール、半導体モジュールの製造方法及び本発明の半導体モジュールを有する電力変換装置について、図を参照して詳細に説明する。なお、以下の説明において、図１〜図７は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
【００２９】
［実施形態１］
図１は、本発明の実施形態１に係る半導体モジュール１の斜視図である。また、図２は、本発明の実施形態１に係る半導体モジュール１の分解斜視図である。
【００３０】
図２に示すように、実施形態１に係る半導体モジュール１は、スイッチング素子２、還流用ダイオード３、ドレイン電極端子４、ソース電極端子５、ゲート電極端子６、第１保持部材７、第２保持部材８及び電極保持部材９を備える。なお、実施形態の説明では、還流用ダイオード３に対して、スイッチング素子２を二つ並列に設けた半導体モジュール１を例示して説明するが、還流用ダイオード３に対して並列に設けられるスイッチング素子２の数は実施形態に限定されるものではなく、適宜必要な数を設ければよい。
【００３１】
スイッチング素子２は、例えば、ＩＧＢＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子である。スイッチング素子２の下面には、ドレイン電極端子４と電気的に接続されるドレイン電極層（第１電極層）が蒸着（例えば、アルミニウム蒸着）などの方法で膜状に形成されている。また、スイッチング素子２の上面には、ソース電極端子５と電気的に接続されるソース電極層（第２電極層）及びゲート電極端子６と電気的に接続されるゲート電極層（制御電極層）が同様の蒸着方法で膜状に形成されている。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。
【００３２】
還流用ダイオード３は、スイッチング素子２と並列に設けられ、スイッチング素子２の負荷電流を転流する。還流用ダイオード３の下面には、ドレイン電極端子４と電気的に接続されるドレイン電極層が膜状に形成され、還流用ダイオード３の上面には、ソース電極端子５と電気的に接続されるソース電極層が形成される。
【００３３】
ドレイン電極端子４は、コンタクト電極４ａ，４ａを介してスイッチング素子２，２と電気的に接続され、コンタクト電極４ｂを介して還流用ダイオード３と電気的に接続される。コンタクト電極４ａ，４ｂは、例えばＭｏ（モリブデン）、ＣｕＷ（銅タングステン）、ＡｌＳiＣ（アルミニウム・シリコンカーバイド）などの低熱膨張材料部材であり、半導体モジュール１を構成する各部材の熱膨張係数の違いから発生する応力を緩和する（コンタクト電極５ａ，５ｂも同様である）。実施形態の説明では、各コンタクト電極４ａ，４ｂは、ドレイン電極端子４と一体に設ける形態を説明するが、ドレイン電極端子４とコンタクト電極４ａ，４ｂを別々に設ける形態であってもよい。なお、ドレイン電極端子４の電極面には、後に詳細に説明する第２保持部材８の係合部８ｆが係合する突起部４ｃ，４ｃが設けられる。
【００３４】
第１保持部材７は、ドレイン電極端子４上に設けられ、スイッチング素子２及び還流用ダイオード３を保持する。第１保持部材７には、コンタクト電極４ａ，４ａ及びスイッチング素子２，２が嵌合する嵌合孔７ａ，７ａと、コンタクト電極４ｂ及び還流用ダイオード３が嵌合する嵌合孔７ｂが、第１保持部材７を貫通して形成される。なお、第１保持部材７の厚さ（嵌合孔４ａ，４ｂの深さ）は、コンタクト電極４ａ（及びコンタクト電極４ｂ）の高さよりも厚く、コンタクト電極４ａの高さとスイッチング素子２の厚さを足した厚さ（及びコンタクト電極４ｂの高さと還流用ダイオード３の厚さを足した厚さ）よりも薄い。
【００３５】
第１保持部材７を構成する材料としては、絶縁性の材料であれば特に限定されるものではないが、半導体モジュール１を高温で使用する場合には、耐熱性のある絶縁材料、例えば、ポリベンゾイミダゾール（ＰＢＩ）、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）などが用いられる（第２保持部材８及び電極保持部材９を構成する材料も同様である）。
【００３６】
第２保持部材８は、ドレイン電極端子４上に設けられ、第１保持部材７を保持する。第２保持部材８の下面には、第１保持部材７が嵌合する図示省略の第１保持部材嵌合溝が形成される。そして、第２保持部材８の上面には、コンタクト電極５ａ，５ｂ（後に詳細に説明する）が嵌合する嵌合溝８ａが、第１保持部材嵌合溝と連通して形成される。この嵌合溝８ａ内には、コンタクト電極５ａ，５ｂ間に嵌装される絶縁部８ｂが形成される。また、この嵌合溝８ａ周縁には、第２保持部材の上面から立設した周縁部８ｃが形成される。そして、第２保持部材８のゲート電極端子６が設けられる面には、ゲート電極端子６とスイッチング素子２のゲート電極層とを電気的に接続するゲート接点１０が挿通される貫通孔８ｄが第２保持部材８を貫通して形成される。さらに、第２保持部材８の上面であって、ソース電極端子５の長手方向と平行な両側端部には、電極保持部材９に形成された嵌合溝９ｄ，９ｄに嵌合する嵌合部８ｅ，８ｅが形成される。
【００３７】
なお、第２保持部材８の対向する一対の側面には、ドレイン電極端子４の突起部４ｃに係合する係合部８ｆ，８ｆがそれぞれ形成される。図３に示すように、第２保持部材８をドレイン電極端子４上に設けたとき、第２保持部材８は突起部４ｃ，４ｃ間に設けられる。その結果、突起部４ｃ，４ｃにより、第２保持部材８のドレイン電極端子４の長手方向の動きが制限される。また、各突起部４ｃは、第２保持部材８の側面に設けられた係合部８ｆ，８ｆ間に設けられる。その結果、係合部８ｆと突起部４ｃとの係合により、第２保持部材のドレイン電極端子４の短手方向の動きが制限される。このようにして、ドレイン電極端子４に設けられた第２保持部材８は、ドレイン電極端子４の電極面と平行方向の動きが制限される。
【００３８】
ゲート電極端子６は、図２に示すように、第２保持部材８の周縁部８ｃに嵌合する孔６ａが形成された板状の電極端子である。ゲート電極端子６とスイッチング素子２のゲート電極層との接続は、第２保持部材８の貫通孔８ｄに設けられるゲート接点１０を介して行われる。ゲート接点１０は、弾性体からなる導電部材である。
【００３９】
ソース電極端子５は、コンタクト電極５ａを介してスイッチング素子２のソース電極層と電気的に接続され、コンタクト電極５ｂを介して還流用ダイオード３のソース電極層と電気的に接続される。図４に示すように、ソース電極端子５の下面に、コンタクト電極５ａ，５ｂが設けられる。このコンタクト電極５ａ，５ｂは、ソース電極端子５と一体に設けられる。なお、実施形態の説明では、各コンタクト電極５ａ，５ｂは、ソース電極端子５と一体に設ける形態を説明するが、ソース電極端子５とコンタクト電極５ａ，５ｂを別々に設ける形態であってもよい。また、ソース電極端子５の上面には、後に説明する電極保持部材９の係止突起９ｃが係止する係止溝５ｃ，５ｃが形成される。
【００４０】
電極保持部材９は、ソース電極端子５を保持し、第２保持部材８上に設けられる。図５に示すように、電極保持部材９の上面には、ソース電極端子５が嵌合する嵌合溝９ｂが形成される。この嵌合溝９ｂの深さは、ソース電極端子５の厚さと略等しい。電極保持部材９には、コンタクト電極５ａ及びコンタクト電極５ｂが挿通する挿通孔９ａが形成される。また、嵌合溝９ｂの中央部には、嵌合溝９ｂの壁面からソース電極端子５方向に突出した係止突起９ｃが形成される。ソース電極端子５を嵌合溝９ｂに嵌設したとき、この係止突起９ｃが、ソース電極端子５の上面に形成された係止溝５ｃに係止する。そして、電極保持部材９の下面であって、ソース電極端子５の長手方向と平行な側端部には第２保持部材８の嵌合部８ｅ，８ｅに嵌合する嵌合溝９ｄ，９ｄが形成される。
【００４１】
［半導体モジュールの製造方法］
図２を参照して、本発明の実施形態１に係る半導体モジュール１の製造方法について説明する。
【００４２】
まず、コンタクト電極４ａ、コンタクト電極４ｂに第１保持部材７の嵌合孔７ａ，７ｂをそれぞれ嵌合し、ドレイン電極端子４上に第１保持部材７を設ける。そして、スイッチング素子２を第１保持部材７の嵌合孔７ａに嵌設し、還流用ダイオード３を第１保持部材７の嵌合孔７ｂに嵌設する。
【００４３】
次に、第２保持部材８の第１保持部材嵌合溝（図示せず）に第１保持部材７を嵌合し、第２保持部材８の係合部８ｆを、ドレイン電極端子４の突起部４ｃに係合させて、ドレイン電極端子４上に第２保持部材８を設ける。さらに、ゲート接点１０を第２保持部材８の貫通孔８ｄに挿通し、ゲート電極端子６の孔６ａを第２保持部材８の周縁部８ｃに嵌合する。
【００４４】
そして、ソース電極端子５を電極保持部材９の嵌合溝９ｂに嵌合する。このとき、電極保持部材９を可撓変形させて、電極保持部材９の係止突起９ｃ，９ｃをソース電極端子５の係止溝５ｃ，５ｃに係止させる。つまり、図６に示すように、電極保持部材９の嵌合溝９ｂにソース電極端子５を嵌設し、ソース電極端子５の係止溝５ｃ，５ｃに電極保持部材９の係止突起９ｃ，９ｃを係止させ、電極保持部材９とソース電極端子５を一体に構成する。その後、コンタクト電極５ａ，５ｂを第２保持部材８の嵌合溝８ａに嵌設し、電極保持部材９の嵌合溝９ｄ，９ｄに第２保持部材８の嵌合部８ｅ，８ｅを嵌合する。なお、ソース電極端子５とコンタクト電極５ａ，５ｂを個別に設けた場合、コンタクト電極５ａ，５ｂは、電極保持部材９を第２保持部材８に設けるまでに、第２保持部材８の嵌合溝８ａに嵌合すればよい。
【００４５】
以上のように、本発明の実施形態に係る半導体モジュール１及び半導体モジュール１の製造方法によれば、半導体モジュール１を構成する各部材を嵌合させることで、容易に半導体モジュール１を製造することができる。
【００４６】
より具体的に説明すると、第１保持部材７に、スイッチング素子２や還流用ダイオード３を嵌合し、この第１保持部材７を第２保持部材８の第１保持部材嵌合溝に嵌合させることで、第１保持部材７が固定される。その結果、第１保持部材７によって、スイッチング素子２や還流用ダイオード３のドレイン電極端子４面の水平方向の移動が制限される。また、第１保持部材７にスイッチング素子２や還流用ダイオード３を嵌設した状態で、第１保持部材７を第２保持部材８の第１保持部材嵌合溝に嵌合させることで、スイッチング素子２及び還流用ダイオード３のドレイン電極端子４の電極面と垂直方向の移動が制限される。その結果、半導体モジュール１を小型軽量化したときでも、小型軽量化された部品（スイッチング素子２など）が、各工程におけるハンドリングなどで位置ずれすることや脱落することが防止される。この第２保持部材８に貫通孔８ｄや嵌合溝８ａを形成することで、ゲート電極端子６やソース電極端子５がスイッチング素子２（または、還流用ダイオード３）の上部からアクセスできる。なお、第１保持部材７と第２保持部材８を一体に形成した半導体保持部材を用いる場合は、半導体保持部材が上記の第１保持部材７と第２保持部材８の機能を有する。
【００４７】
また、第２保持部材８の周縁部８ｃにゲート電極端子６の孔６ａを嵌合して第２保持部材８上にゲート電極端子６を設け、第２保持部材８の嵌合溝８ａにコンタクト電極５ａ，５ｂを嵌設することで、スイッチング素子２や還流用ダイオード３に接続される電極端子（ソース電極端子５またはゲート電極端子６）の位置決めが容易となる。さらに、予めソース電極端子５と電極保持部材９とを一体としておくことで、ソース電極端子５の位置決めが容易になるだけでなく、電極保持部材９が、ゲート電極端子６を固定し、ソース電極端子５とゲート電極端子６との絶縁性を確保することができる。
【００４８】
そして、コンタクト電極４ａと第１保持部材７の嵌合孔７ａの設計（コンタクト電極４ｂと第１保持部材７の嵌合孔７ｂの設計）、第１保持部材７の形状と第１保持部材嵌合溝との設計、第２保持部材８の係止部８ｆと突起部４ｃとの設計、第２保持部材８の嵌合部８ｅと電極保持部材９の嵌合部９ｄの設計、及びコンタクト電極５ａ，５ｂの形状と第２保持部材８の嵌合溝８ａとの設計を嵌め合い公差で設計することで、各電極端子（ドレイン電極端子４、ソース電極端子５、ゲート電極端子６）とスイッチング素子２や還流用ダイオード３が一体となった１ブロックを簡単には分解しない構造とすることができる。その結果、２ｉｎ１モジュールや６ｉｎ１モジュールの半導体モジュールを製造するときに、１ｉｎ１ブロックを１単位として必要数をケースに設け、絶縁板を介して上下から冷却器で圧接することで、必要な数の半導体チップを有する圧接型モジュールを容易に製造することができる。
【００４９】
このように、予め１ｉｎ１構造を１ブロックとして半導体モジュール１を組み立てることにより、半導体素子（スイッチング素子２及び還流用ダイオード３）や電極端子（ドレイン電極端子４及びソース電極端子５）が簡易的に拘束された１ブロックを作成することができる。そして、この１ｉｎ１ブロックを用いて、２ｉｎ１モジュールや６ｉｎ１モジュールを容易に組み立てることができるので、複数のスイッチング素子を有する半導体モジュールの組立性が向上する。
【００５０】
［実施形態２］
本発明の実施形態２に係る半導体モジュール１１及び半導体モジュール１１の製造方法について、図７を参照して説明する。本発明の実施形態２に係る半導体モジュール１１は、電極保持部材９を第２保持部材８に設けたときに、第２保持部材８の嵌合部８ｅの端面と電極保持部材９の嵌合溝９ｅの溝面との間に空間ができること以外は、本発明の実施形態１に係る半導体モジュール１と同じである。よって、重複を避けるために、実施形態１に係る半導体モジュール１と同じものについては同じ符号を付し、その詳細な説明を省略する。また、実施形態２に係る半導体モジュール１１の製造方法は、実施形態１に係る半導体モジュール１の製造方法と同じであるので、詳細な説明を省略する。
【００５１】
図７に本発明の実施形態２に係る半導体モジュール１１の斜視図を示す。図７に示すように、実施形態２に係る半導体モジュール１１は、第２保持部材８上に、ソース電極端子５を保持した電極保持部材９を設けたときに、第２保持部材８の嵌合部８ｅの端面と電極保持部材９の嵌合溝９ｅの溝面との間に空間が形成されるように、電極保持部材９の嵌合溝９ｅの深さが深く（若しくは、第２保持部材の嵌合部８ｅの高さが低く）形成される。つまり、コンタクト電極５ａ，５ｂを第２保持部材８の嵌合溝８ａに嵌合し、ソース電極端子５と電極保持部材９を一体に形成して、この電極保持部材９の嵌合溝９ｅ，９ｅを第２保持部材８の嵌合部８ｅ，８ｅに嵌合させたときに、嵌合部８ｅの上端部と嵌合溝９ｅの溝面との間には、空間（クリアランス）が形成される。
【００５２】
このように、電極保持部材９を第２保持部材８上に設けたときに、嵌合部８ｅと嵌合溝９ｅとの間に空間が形成されることで、圧接や熱膨張により、半導体モジュール１１を構成する部材の厚さが設計時の値から変化したときでも、嵌合部８ｅと嵌合溝９ｅとの嵌合部が、ソース電極端子５（またはドレイン電極端子４）とスイッチング素子２（及び還流用ダイオード３）との圧接を妨げることがない。よって、実施形態２に係る半導体モジュール１１は、実施形態１に係る半導体モジュール１の有する効果に加えて、熱膨張による半導体モジュール１１構成部材の厚さの変化などによって生じる圧接力の変化に対応することができる。その結果、半導体モジュールを高温で用いた場合においても、スイッチング素子２（及び還流用ダイオード３）に所定の圧接力を作用させることができる。
【００５３】
以上のように、本発明の半導体モジュールは、半導体モジュールを構成する各部材を嵌め合い公差で設計することで、半導体モジュールの組立性を向上させることができる。また、ヒートサイクルやパワーサイクルを繰り返しても、半導体素子と電極端子との圧接に必要な圧接力を作用させることができる。よって、この半導体モジュールを産業用・車両用システム、変電設備やインバータなどの電力変換装置に適用することで、電力変換装置の組立性及び動作信頼性を向上させることができる。
【００５４】
なお、本発明の半導体モジュール及び半導体モジュールの製造方法について、具体例を示して詳細に説明したが、本発明の半導体モジュールは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能であり、そのように変更された形態も本発明に係る半導体モジュールである。そして、この設計変更された半導体モジュールを有する電力変換装置も本発明に係る電力変換装置である。
【００５５】
例えば、本発明は、圧接により半導体素子の電極層と外部（若しくは、内部の別の回路）に接続するための電極端子とを電気的に接続する半導体モジュールに適用可能であるので、半導体素子（半導体チップ）の種類や数は、実施形態に限定されるものではない。よって、適宜周知の半導体素子（半導体チップ）を用い、所定の回路を構成するために必要な数の半導素子を用いて半導体モジュールを構成しても、同様の効果を得ることができる。つまり、スイッチング素子の数は1つ以上であればよく、また、スイッチング素子と還流用ダイオードとが一体に形成された半導体チップを第１保持部材の嵌合孔に嵌合させる形態であってもよい。
【００５６】
また、実施形態の説明では、ドレイン電極端子とコンタクト電極とが一体に形成されているが、ドレイン電極端子とコンタクト電極とを必ずしも一体形成しなくても、ドレイン電極端子の突起部と第２保持部材の係合部との係合によって、本発明の効果を得ることができる。しかしながら、ドレイン電極端子とコンタクト電極とを一体に形成することで、第１保持部材（及び第２保持部材）のドレイン電極端子の電極面と平行方向の移動の制限をより確実にすることができる。このように、ドレイン電極端子とコンタクト電極とを一体に形成することで、第１保持部材（及び第２保持部材）の移動を制限することができるのであれば、第２保持部材に設けられる係合部（ドレイン電極端子の突起部）を省略しても、半導体素子や電極端子が簡易的に拘束された１ブロックを作成することもできる。
【００５７】
また、ドレイン電極端子とコンタクト電極（またはソース電極端子とコンタクト電極）を一体形成するときに、ドレイン電極端子をコンタクト電極と同じ材質（またはソース電極端子をコンタクト電極と同じ材質）で形成してもよい。
【００５８】
また、第１保持部材と第２保持部材を一体に形成した半導体保持部材を用いて、スイッチング素子や還流用ダイオードを保持することで、スイッチング素子や還流用ダイオードの位置ずれや脱落を防止することができる。
【００５９】
また、第２保持部材の嵌合部と第３保持部の嵌合溝は、嵌め合い交差で嵌合するものであれば実施形態に限定されるものではなく、例えば、第２保持部材に嵌合溝を形成し、電極保持部材に嵌合部を形成してもよい。
【符号の説明】
【００６０】
１，１１…半導体モジュール
２…スイッチング素子（半導体素子）
３…還流用ダイオード（半導体素子）
４…ドレイン電極端子（第１電極端子）
４ａ，４ｂ…コンタクト電極（第１コンタクト電極）、４ｃ…突起部
５…ソース電極端子（第２電極端子）
５ａ，５ｂ…コンタクト電極（第２コンタクト電極）、５ｃ…係止溝
６…ゲート電極端子（制御電極端子）
６ａ…孔
７…第１保持部材
７ａ，７ｂ…嵌合孔
８…第２保持部材
８ａ…嵌合溝（第２嵌合溝）、８ｂ…絶縁部、８ｃ…周縁部、８ｄ…貫通孔、８ｅ…嵌合部、８ｆ…係合部
９…電極保持部材
９ａ…挿通孔、９ｂ…嵌合溝（電極保持部）、９ｃ…係止突起、９ｄ，９ｅ…嵌合溝（嵌合部）
１０…ゲート接点（接続部材）
【図１】
2014003047.tif 000003
【図２】
2014003047.tif 000004
【図３】
2014003047.tif 000005
【図４】
2014003047.tif 000006
【図５】
2014003047.tif 000007
【図６】
2014003047.tif 000008
【図７】
2014003047.tif 000009