(57)【要約】      （修正有）【課題】背面照射型イメージセンサ及びその製造方法を提供する。【解決手段】第１の基板１００Ｃ内に形成された受光素子１０６と、受光素子を含む第１の基板上に形成された層間絶縁層１０８Ａと、受光素子から離間しながら層間絶縁層及び第１の基板を通って形成されたビアホールと、ビアホールの内側壁上に形成されたスペーサと、ビアホールを充填するためのアライメントキー１１２と、相互接続層１１３［Ｍ１］の最下層の背面がアライメントキーに接続されている多層構造で層間絶縁層上に形成された相互接続層１１３［Ｍ１］、１１６［Ｍ２］、１１９［Ｍ３］、１２２［Ｍ４］と、相互接続層を覆う不活性化層１２４と、第１の基板の背面上に局所的に形成されてアライメントキーの背面に接続されたパッド１２５と、受光素子に対応する第１の基板の背面上に形成されたカラーフィルタ１２８及びマイクロレンズ１３０と、を含む。【選択図】図１
2014116615.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板の第１の面に受光素子を形成するステップと、
前記第１の基板の前記第１の面及び前記受光素子の上に層間絶縁層を形成するステップと、
前記層間絶縁層及び前記第１の基板を通るビアホールを形成するために、前記層間絶縁層及び前記第１の基板をエッチングするステップと、
前記ビアホールの内側壁上にスペーサを形成するステップと、
前記スペーサ形成ステップの後に前記ビアホールの内面に沿って障壁層を形成するステップと、
前記障壁層上にアライメントキーを形成するために、前記ビアホールに導電性材料を充填するステップと、
前記層間絶縁層及び前記アライメントキー上に相互接続層を形成するステップと、
前記相互接続層を通じて前記第１の基板の前記第１の面に第２の基板を接合するステップと、
前記第１の基板の前記第１の面とは反対側の前記第１の基板の第２の面上に前記アライメントキーを露出させるステップと、
前記アライメントキーに結合された前記第１の基板の前記第２の面上にパッドを形成するステップと
を含む、イメージセンサの製造方法。
【請求項２】
前記第１の基板の前記第２の面上に色フィルタ及びマイクロレンズの両方を形成するステップをさらに含み、前記色フィルタ及びマイクロレンズは光を受光素子に向けて配向するように構成されている、請求項１に記載の方法。
【請求項３】
前記ビアホールの前記内面に沿って接着剤層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項４】
前記障壁層を形成するステップが、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＡｌＳｉＴｉＮ、ＮｉＴｉ、ＴｉＢＮ、ＺｒＢＮ、ＴｉＡｌＮ、ＴｉＢ2、Ｔｉ／ＴｉＮ、及びＴａ／ＴａＮからなる群より選択される障壁層を形成するステップを含む、請求項１に記載の方法。
【請求項５】
前記第１の基板の前記第２の面上に反光散乱層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項６】
前記アライメントキーを露出させるステップが、
前記第１の基板の前記第２の面を背面研磨するステップと、
前記アライメントキーを露出させるために前記第１の基板の前記第２の面上の埋め込み酸化物層をエッチングするステップと、
を含む、請求項１に記載の方法。
【請求項７】
前記第１の基板の前記第２の面上の埋め込み酸化物層の領域を除去するステップをさらに含み、前記領域は前記受光素子に対応する、請求項１に記載の方法。
【請求項８】
前記第２の基板を前記第１の基板の前記第１の面に接合するステップに先立って、前記相互接続層の上に不活性化層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項９】
前記第１の基板の前記第１の面にドレイン領域を形成するステップと、
前記層間絶縁層を通って前記ドレイン領域へのコンタクトホールを形成するために前記層間絶縁層をエッチングするステップと、
前記コンタクトホールの内面に沿って障壁層を形成するステップと、
コンタクトプラグを形成するために前記コンタクトホールに導電性材料を充填するステップと
をさらに含む、請求項１に記載の方法。
【請求項１０】
第１の基板の第１の面に受光素子を形成するステップと、
前記第１の基板の前記第１の面及び前記受光素子の上に層間絶縁層を形成するステップと、
前記層間絶縁層及び前記第１の基板を通る複数のビアホールを形成するために、前記層間絶縁層及び前記第１の基板をエッチングするステップと、
前記複数のビアホールの各々の内側壁上にスペーサを形成するステップと、
前記スペーサ形成ステップの後に前記複数のビアホールの各々の内面に沿って障壁層を形成するステップと、
前記複数のビアホールの各々の前記障壁層上にアライメントキーを形成するために、前記複数のビアホールの各々に導電性材料を充填するステップと、
前記層間絶縁層及び前記複数のアライメントキー上に相互接続層を形成するステップと、
前記相互接続層を通じて前記第１の基板の前記第１の面に第２の基板を接合するステップと、
前記第１の基板の前記第１の面とは反対側の前記第１の基板の第２の面上に前記複数のアライメントキーを露出させるステップと、
前記複数のアライメントキーに結合された前記第１の基板の前記第２の面上にパッドを形成するステップと
を含む、イメージセンサの製造方法。
【請求項１１】
前記第１の基板の前記第２の面上に色フィルタ及びマイクロレンズの両方を形成するステップをさらに含み、前記色フィルタ及びマイクロレンズは光を受光素子に向けて配向するように構成されている、請求項１０に記載の方法。
【請求項１２】
前記ビアホールの前記内面に沿って接着剤層を形成するステップをさらに含む、請求項１０に記載の方法。
【請求項１３】
前記障壁層を形成するステップが、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＡｌＳｉＴｉＮ、ＮｉＴｉ、ＴｉＢＮ、ＺｒＢＮ、ＴｉＡｌＮ、ＴｉＢ2、Ｔｉ／ＴｉＮ、及びＴａ／ＴａＮからなる群より選択される障壁層を形成するステップを含む、請求項１０に記載の方法。
【請求項１４】
前記第１の基板の前記第２の面上に反光散乱層を形成するステップをさらに含む、請求項１０に記載の方法。
【請求項１５】
前記アライメントキーを露出させるステップが、
前記第１の基板の前記第２の面を背面研磨するステップと、
前記アライメントキーを露出させるために前記第１の基板の前記第２の面上の埋め込み酸化物層をエッチングするステップと、
を含む、請求項１０に記載の方法。
【請求項１６】
前記第１の基板の前記第２の面上の埋め込み酸化物層の領域を除去するステップをさらに含み、前記領域は前記受光素子に対応する、請求項１０に記載の方法。
【請求項１７】
前記第２の基板を前記第１の基板の前記第１の面に接合するステップに先立って、前記相互接続層の上に不活性化層を形成するステップをさらに含む、請求項１０に記載の方法。
【請求項１８】
前記第１の基板の前記第１の面に複数のドレイン領域を形成するステップと、
前記層間絶縁層を通って前記複数のドレイン領域のうちの１つ以上のドレイン領域への複数のコンタクトホールを形成するために前記層間絶縁層と前記第１の基板をエッチングするステップと、
前記複数のコンタクトホールの各々の内面に沿って障壁層を形成するステップと、
前記複数のコンタクトホールの各々にコンタクトプラグを形成するために前記複数のコンタクトホールの各々に導電性材料を充填するステップと
をさらに含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、具体的には、イメージセンサ及びその製造方法に関し、より具体定期には背面照射型イメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
一般的な相補型金属酸化物半導体（ＣＭＯＳ）イメージセンサにおいて、受光素子部、デジタル制御ブロック、及びアナログ−デジタル変換器などの周辺回路は、チップ内の限られた面積に配置されている。従って、チップ面積当たりの画素配列の面積比は、約４０％に制限される。さらに、高品質画像の実現のため、画素サイズが縮小されている。従って、１つの受光素子によって受けられる光量が減少し、ノイズの増加に起因する画像損失などの様々な問題が生じる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、本発明は、先行技術において生じる上述の問題を解決するためになされ、本発明は、ウェハの背面から光が照射される背面照射型イメージセンサ、及びその製造方法を提供する。
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、第１の基板内に形成された受光素子と、受光素子を含む第１の基板上に形成された層間絶縁層と、受光素子から離間しながらも、層間絶縁層及び第１の基板を通って形成されたビアホールと、ビアホールの内側壁上に形成されたスペーサと、ビアホールを充填するためのアライメントキーと、相互接続層の最下層の背面がアライメントキーに接続されている多層構造で層間絶縁層上に形成された相互接続層と、相互接続層を覆う不活性化層と、第１の基板の背面上に局所的に形成されてアライメントキーの背面に接続されているパッドと、受光素子に対応する第１の基板の背面上に形成されたカラーフィルタ及びマイクロレンズと、を含む、背面照射型イメージセンサが提供される。
【０００５】
本発明の別の態様によれば、第１の基板内に受光素子を形成するステップと、受光素子を含む第１の基板上に層間絶縁層を形成するステップと、層間絶縁層及び第１の基板を部分的にエッチングすることによってビアホールを形成するステップと、ビアホールの内側壁上にスペーサを形成するステップと、ビアホールを充填するためのアライメントキーを形成するステップと、アライメントキーを含む第１の基板上に多層構造を有する相互接続層を形成するステップと、相互接続層を覆うための不活性化層を形成するステップと、第２の基板を不活性化層に接合するステップと、アライメントキーの背面を第１の基板の背面に露出させるステップと、パッドがアライメントキーの背面に接続されるように第１の基板の背面上にパッドを局所的に形成するステップと、受光素子に対応して第１の基板の背面上にカラーフィルタ及びマイクロレンズを形成するステップと、を含む、背面照射型イメージセンサの製造方法が提供される。
【０００６】
上述の本発明によれば、以下の効果が得られる。
【０００７】
第１に、背面照射型イメージセンサは、受光素子に進入する光の損失が最小限に抑えられ、それによって従来のＣＭＯＳイメージセンサ（前面照射型イメージセンサ）と比較して、受光効率を改善するように、ウェハ（基板）の背面から受光することができる。
【０００８】
第２に、本発明の背面研磨処理を使用する背面照射型イメージセンサの製造方法によれば、基板の背面に対する背面研磨処理の前に、ビアホール形状を有するアライメントキーが基板内に形成され、背面研磨処理が容易に制御されるように、背面研磨処理の間、アライメントキーを使用して、基板の背面研磨目標が制御される。
【０００９】
第３に、アライメントキーの前面は、基板の前面上に形成された相互接続層に接続され、アライメントキーの背面は、基板の背面に露出されて、パッドに接続される。すると、パッドが基板の前面ではなく、基板の背面上に配置されるように、アライメントキーは、パッドを相互接続層に接続するコンタクトプラグとして使用される。その結果、封止処理において様々な設計が可能となる。
【００１０】
第４に、本発明によれば、ビアホールの内側壁上にスペーサが形成され、それによって、パッドを相互接続層に接続する導電性のアライメントキーから第１の基板に漏れ電流が流れるのを防止する。
【００１１】
第５に、本発明によれば、その後の第１の基板の背面をエッチングする処理の間、処理マージンが確保され、アライメントキーがエッチング処理中にエッチング液によって損傷を受けるのを防止できるように、第１の基板に対して高いエッチング選択性を有するスペーサが、ビアホールの内側壁上に形成される。
【００１２】
最後に、本発明によれば、光がフォトダイオード上で効率的に集められ、それによって受光効率を改善するように、基板の背面に入射する光の散乱を防止するために、ウェハ（基板）の背面から受光する、背面照射型イメージセンサに、反光散乱層（ａｎｔｉ−ｌｉｇｈｔ  ｓｃａｔｔｅｒｉｎｇ  ｌａｙｅｒ）が形成される。
【００１３】
本発明の上記及びその他の目的、特徴、及び利点は、以下の添付図面とともに示される、後述の詳細な説明より、さらに明らかとなる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による、背面照射型イメージセンサを示す断面図である。
【図２】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図３】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図４】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図５】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図６】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図７】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図８】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図９】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図１０】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図１１】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【図１２】本発明の一実施形態による、背面照射型イメージセンサを製造するための手順を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の例示的な実施形態が、添付図面を参照して記載される。図中、説明を容易にするために、層及び領域の厚み及び間隔が、誇張される可能性がある。第１の層が第２の層または基板の「上」または「上方」にあると称されるとき、これは第１の層が第２の層または基板上に直接形成されることを意味することができ、または第１の層と基板との間に第三層が介在できることを意味することができる。さらに、図面を通じて、同じ参照番号は同じ層を示す。また、参照番号の英字は、エッチング処理または研磨処理による、同じ層の部分的な変更を示す。さらに、第１の導電型及び第２の導電型とは、例えばｐ型及びｎ型などの、異なる導電型を示す。
【００１６】
図１は、本発明の一実施形態による、背面照射型イメージセンサを示す断面図である。便宜上、図１は、ＣＭＯＳイメージセンサの一単位画素におけるフォトダイオード及び駆動トランジスタのゲート電極のみを示す。
【００１７】
図１を参照すると、本発明の実施形態による背面照射型イメージセンサは、デバイスウェハとハンドルウェハ２００が互いに接着された構造を有している。デバイスウェハはフォトダイオードなどの受光素子を含み、ハンドルウェハはデジタルブロック及びアナログーデジタル変換器などの周辺回路を含む。以下の記述において、デバイスウェハ及びハンドルウェハは、それぞれ第１の基板及び第２の基板として参照される。
【００１８】
詳細には、本発明の実施形態による背面照射型イメージセンサは、基板１００Ｃ上に形成された受光素子１０６（例えば、フォトダイオード）、受光素子１０６を含む第１の基板１００Ｃ上に形成された層間絶縁層１０８Ａ、受光素子１０６から離間しながら層間絶縁層１０８Ａ及び第１の基板１００Ｃを通って形成されたビアホール（１１０、図３参照）、ビアホール１１０の内側壁上に形成されたスペーサ１４０、ビアホール１１０を充填するためのアライメントキー１１２、相互接続層１１３の背面がアライメントキーに接続されている、多層構造で層間絶縁層１０８Ａ上に形成された相互接続層１１３、１１６、１１９、及び１２２と、相互接続層１１３、１１６、１１９、及び１２２を覆う不活性化層１２４と、第１の基板１００Ｃの背面上に局所的に形成されてアライメントキー１１２の背面に接続されたパッド１２５と、受光素子１０６に対応する第１の基板１００Ｃの背面上に形成されたカラーフィルタ１２８及びマイクロレンズ１３０と、を含む。
【００１９】
第１の基板１００Ｃ及び第２の基板２００は、バルク基板、エピタキシャル基板、及びシリコン  オン  インシュレータ（ＳＯＩ）基板のうちの１つを含むことができる。デバイス特性を考慮すると、第１の基板１００Ｃは、半導体層、埋め込み酸化物層、及び半導体層が積層されたＳＯＩ基板を含むことができ、第２の基板２００は、比較的安価なバルク基板を含むことができる。
【００２０】
スペーサ１４０は、アライメントキー１１２から第１の基板１００Ｃへ流れる漏れ電流を遮断する。さらに、スペーサ１４０は、第１の基板１００Ｃの背面研磨処理の後に第１の基板１００Ｃに対して行われる背面エッチング処理の間、エッチングマージンを確保し、エッチング処理で使用されるエッチング液によってアライメントキー１１２が損傷するのを防止する。スペーサ１４０は、酸化物層と比較して、第１の基板１００Ｃ（すなわち、シリコン基板）に対して高いエッチング選択性を有する窒化物層を含むことができる。
【００２１】
複数のアライメントキー１１２が設けられている。アライメントキー１１２は、１つのパッド１２５に接続される。アライメントキー１１２の前面は、パッド１２５から印加された信号（電圧）を相互接続層１１３、１１６、１１９、及び１２２に送るために、相互接続層１１３、１１６、１１９、及び１２２のうち、相互接続層１１３に接続されている、アライメントキー１１２は、例えば金属または合金などの導電性材料を使用して、形成されることができる。また、アライメントキー１１２は、円形、楕円形、または多角形（三角形、長方形、五角形など）に形成されることができる。アライメントキー１１２の数及びサイズ（幅）には、制限はない。
【００２２】
さらに、本発明の実施形態による背面照射型イメージセンサは、アライメントキー１１２の外壁を囲むようにビアホール１１０の内面上に形成された障壁層１４１を、さらに含むことができる。障壁層１４１は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＡｌＳｉＴｉＮ、ＮｉＴｉ、ＴｉＢＮ、ＺｒＢＮ、ＴｉＡｌＮ、ＴｉＢ2、Ｔｉ／ＴｉＮ、及びＴａ／ＴａＮからなる群より選択される１つを含むことができる。
【００２３】
また、本発明の実施形態による背面照射型イメージセンサは、障壁層１４１とスペーサ１４０との間のビアホール１１０の内面上に形成された接着剤層（図示せず）を、さらに含むことができる。接着剤層は、障壁層１４１とスペーサ１４０との間の接着力を強化し、スペーサ１４０が窒化物層を含むときには酸化物層を含むことができる。
【００２４】
さらに、本発明の実施形態による背面照射型イメージセンサは、パッド１２５を含む第１の基板１００Ｃの背面上に形成された反光散乱層（ａｎｔｉ−ｌｉｇｈｔ  ｓｃａｔｔｅｒｉｎｇ  ｌａｙｅｒ）１２６Ａをさらに含むことができる。反光散乱層１２６Ａは、異なる屈折率を有する材料を使用する多層構造として、用意されてもよい。例えば、反光散乱層１２６Ａは、酸化物／窒化物層または窒化物／酸化物層などの酸化物層と窒化物層との積層、または酸化物／ＳｉＣ層またはＳｉＣ／酸化物層などの酸化物層と炭素含有層（ＳｉＣ）との積層を含むことができる。そのような場合、酸化物層は、ホウリンケイ酸ガラス（ＢＰＳＧ）、リンケイ酸ガラス（ＰＳＧ）、ホウケイ酸ガラス（ＢＳＧ）、非ドープケイ酸ガラス（ＵＳＧ）、テトラエチルオルソシリケート（ＴＥＯＳ）、及び高密度プラズマ（ＨＤＰ）からなる群より選択される１つを含むことができる。窒化物層は、ｘ及びｙを自然数とする、窒化ケイ素（ＳｉxＮy）層、またはｘ及びｙを自然数とする、酸窒化ケイ素（ＳｉxＯyＮz）層を含むことができる。さらに、窒化物層は、窒化ケイ素層において比較的安定した状態で結合されているＳｉ3Ｎ4よりも多いＮ−Ｈ結合を有する、Ｎ−Ｈに富む窒化物層を含むことができる。また、窒化物層またはＳｉＣは、薄い厚みで形成される。酸化物層は、およそ１，０００Åからおよそ１０，０００Åの厚みを有することができ、窒化物層またはＳｉＣは、およそ１００Åからおよそ５，０００Åの厚みを有することができる。
【００２５】
さらに、本発明の実施形態による背面照射型イメージセンサは、フォトダイオード１０６で集められた光信号を送信及び処理（増幅）するための複数のトランジスタを、さらに含む。例えば、トランジスタの内、駆動トランジスタは、第１の基板１００Ｃと層間絶縁層１０８Ａとの間に形成されたゲート電極１０４、及びゲート電極１０４の両側に露出された第１の基板１００Ｃ上に形成されたソース及びドレイン領域１０７を含む。
【００２６】
本発明の実施形態による背面照射型イメージセンサの製造方法は、以下に記載される。
【００２７】
図２から１２は、本発明の実施形態による背面照射型イメージセンサを製造するための手順を示す断面図である。以下の記述において、一例としてＳＯＩ基板が説明される。
【００２８】
図２を参照すると、第１の基板１００、例えば、ＳＯＩが、用意される。ＳＯＩ基板は、第１の半導体層１００−１、埋め込み酸化物層１００−２、及び、第２の半導体層１００−３を含む。第２の半導体層１００−３は、第１の導電型または第２の導電型にドープされることができる。例えば、第２の半導体層１００−３は、第１の導電型がドープされている。また、埋め込み酸化物層１００−２は、およそ５００Åからおよそ１０，０００Åの厚みを有することができ、第２の半導体層１００−３は、およそ１μｍからおよそ１０μｍの厚みを有することができる。
【００２９】
絶縁層１０１は、第１の基板１００内に局所的に形成されている。絶縁層１０１は、シャロートレンチアイソレーション（ＳＴＩ）処理、またはシリコンの局所酸化（ＬＯＣＯＳ）処理を通じて形成することができる。しかし、絶縁層１０１は、図２ａに示されるような高集積に適したＳＴＩ処理を通じて形成されることが好ましい。ＳＴＩ処理が適用される場合、絶縁層１０１は、たとえ高アスペクト比であってもより優れたギャップフィル特性を有する高密度プラズマ（ＨＤＰ）層、またはＨＤＰ層と誘電体上スピン（ＳＯＤ：ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ）層との積層として用意することができる。
【００３０】
ゲート絶縁層１０２及びゲート導電層１０３は、第１の基板１００上に形成され、駆動トランジスタのゲート電極１０４を形成するためにエッチングされる。図示されていないが、ＣＭＯＳイメージセンサの単位画素を構成する、送信トランジスタ、リセットトランジスタ、及び選択トランジスタのゲート電極もまた、形成することができる。
【００３１】
スペーサ１０５を、ゲート電極１０４の両側壁上に形成することができる。スペーサ１０５は、酸化物層、窒化物層、またはそれらの積層を含むことができる。
【００３２】
スペーサ１０５を形成する前に、第２の導電型がドープされた軽ドープドレイン（ＬＤＤ）領域（図示せず）も、ゲート電極１０４の両側の横のそばの第１の基板１００内に形成することができる。
【００３３】
フォトダイオード１０６（受光素子）を形成するために、第１の基板１００に対してイオン注入処理が行われる。フォトダイオード１０６には、第２の導電型が低濃度でドープされる。
【００３４】
第２の導電型が高濃度でドープされたソース及びドレイン領域１０７は、スペーサ１０５の両側の横のそばの第１の基板１００内に形成される。ソース及びドレイン領域１０７は、ＬＤＤ領域及びフォトダイオード１０６よりも高いドーピング濃度を有している。
【００３５】
フォトダイオード１０６の表面ノイズを防止するために、第１の導電型がドープされたドーピング領域（図示せず）が、フォトダイオード１０６の上面を覆うように、さらに形成されることができる。
【００３６】
ゲート電極１０４、スペーサ１０５、フォトダイオード１０６、及びソース及びドレイン領域１０７が連続的に形成されることを説明してきたが、形成順序は、製造プロセスに応じて適切に変更することができる。
【００３７】
層間絶縁層１０８は、ゲート電極１０４、スペーサ１０５、フォトダイオード１０６、及びソース及びドレイン領域１０７を含む第１の基板１００を覆うために形成される。層間絶縁層１０８は、酸化物層、例えばシリコン含有層（ＳｉＯ2）を含むことができる。より具体的には、層間絶縁層１０８は、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＵＳＧ、ＴＥＯＳ、及びＨＤＰからなる群より選択される１つ、またはこれらの積層を含むことができる。また、層間絶縁層１０８は、スピンコーティング処理によって堆積されるＳＯＤ層などの層を含むことができる。
【００３８】
図３を参照すると、ソース及びドレイン領域１０７を露出させるコンタクトホール１０９を形成するために層間絶縁層１０８を局所的にエッチングするための、エッチング処理が行われる。エッチング処理は、ドライエッチング処理またはウェットエッチング処理を通じて行うことができる。層間絶縁層１０８が垂直にエッチングされた表面を備えて形成され得るので、ドライエッチング処理が好ましい。
【００３９】
層間絶縁層１０８及び第１の基板１００は、局所的にエッチングされる。以下、エッチングされた層間絶縁層１０８及びエッチングされた第１の基板１００は、それぞれ層間絶縁層１０８Ａ及び第１の基板１００Ａと称される。このようにして、層間絶縁層１０８Ａから第１の半導体層１００−１Ａまで延在するビアホール１１０が形成される。多数のビアホール１１０がマトリックス構成で設けられることができる。
【００４０】
より具体的には、ビアホール１１０は、およそ８８°からおよそ９０°の鉛直角、及び層間絶縁層１０８Ａの上面からおよそ２０，０００Å以下、好ましくはおよそ４，０００Åからおよそ２０，０００Åの深さを有する。より好ましくは、ビアホール１１０は、半導体層１００−３Ａの上面からおよそ１，０００Åからおよそ１０，０００Åの深さを有する。また、ビアホール１１０は、およそ２．０μｍ以下、好ましくはおよそ１．０μｍからおよそ２．０μｍの限界寸法（ＣＤ：ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ）を有する。また、ビアホール１１０は、およそ１．６μｍ以下、好ましくはおよそ１．０μｍからおよそ１．６μｍの底幅を有する。多数のビアホール１１０が設けられているとき、その角度、深さ、及び幅のばらつきが４％以下であることが好ましい。さらに、ビアホール１１０の数及び形状には制限がない。特に、ビアホール１１０は、様々な形状、例えば円形または多角形（三角形、長方形、五角形、八角形など）に形成することができる。
【００４１】
一方、コンタクトホール１０９とビアホール１１０との形成順序にも制限はない。コンタクトホール１０９は、ビアホール１１０を形成した後に形成することができる。また、コンタクトホール１０９及びビアホール１１０は、同じプラズマエッチング装置を使用して、その場で（ｉｎ−ｓｉｔｕ）形成することができる。
【００４２】
例えば、ビアホール１１０は、２つのステップによるドライエッチング処理を使用して形成される。
【００４３】
第１のステップは、層間絶縁層１０８Ａをエッチングすることである。エッチング処理は、フォトレジストパターン（図示せず）に対する層間絶縁層１０８Ａのエッチング選択性が５：１から２：１、好ましくは２．４：１となる条件下で、行われる。また、エッチング速度は、およそ７，０００Å／分からおよそ８，０００Å／分の範囲、好ましくはおよそ７，２００Å／分である。例えば、エッチング処理は、およそ１００ミリトル（ｍＴｏｒｒ）からおよそ２００ミリトルの範囲の圧力、及びおよそ１００Ｗからおよそ２，０００Ｗの範囲の電力源（ｓｏｕｒｃｅ  ｐｏｗｅｒ）の条件下で行われる。フッ化炭素化合物、例えばＣＨＦ3またはＣＦ4が、ソースガスとして使用され、エッチング速度及び異方性を増加するために、アルゴン（Ａｒ）を加えてもよい。ＣＨＦ3の流量は、およそ５ｓｃｃｍからおよそ２００ｓｃｃｍの範囲であり、ＣＦ4の流量は、およそ２０ｓｃｃｍからおよそ２００ｓｃｃｍの範囲であり、Ａｒの流量は、およそ１００ｓｃｃｍからおよそ２，０００ｓｃｃｍの範囲である。
【００４４】
第２のステップは、第１の基板１００Ａをエッチングすることである。第２のステップにおいて、エッチング速度は、およそ１，０００Å／分からおよそ３，０００Å／分の範囲、好ましくはおよそ２，０００Å／分である。エッチング処理は、およそ１５ミリトルからおよそ３０ミリトルの範囲の圧力、およそ４００Ｗからおよそ６００Ｗの範囲の電力源（ＲＦ電力）、及びおよそ８０Ｗからおよそ１２０Ｗの範囲のイオンの直進性（ｓｔｒａｉｇｈｔｎｅｓｓ）改善用バイアス電力の条件下で行われることが可能である。ＳＦ6及びＯ2が、ソースガスとして使用される。ＳＦ6の流量はおよそ５ｓｃｃｍからおよそ２００ｓｃｃｍの範囲であり、Ｏ2の流量はおよそ１ｓｃｃｍからおよそ１００ｓｃｃｍの範囲である。
【００４５】
第２のステップにおいて、埋め込み酸化物層１００−２の一部をエッチングするために、または埋め込み酸化物層１００−２Ａ及び第１の半導体層１００−１の一部をエッチングするために、エッチング処理を行うことができる。前者の場合、埋め込み酸化物層１００−２は、およそ１００Åからおよそ４，０００Åだけ過剰エッチングされてることができる。以下、エッチングされた埋め込み酸化物層１００−２及びエッチングされた第１の半導体層１００−１は、それぞれ埋め込み酸化物層１００−２Ａ及び第１の半導体層１００−１Ａと称される。
【００４６】
図４を参照すると、スペーサ１４０は、ビアホール（１１０、図３参照）の内側壁上に形成されている。スペーサ１４０は、ビアホール１１０の内面に沿って層間絶縁層１０８Ａ上に窒化物層を堆積させること、及びエッチバック処理を行うことによって、ビアホール１１０の内側壁上にのみ選択的に形成される。この時、好ましくは、スペーサ１４０は、コンタクトホール（１０９、図３参照）内には形成されない。この目的のため、ビアホール１１０は、コンタクトホール１０９を形成する前に形成され、その後スペーサ１４０が形成される。あるいは、コンタクトホール１０９を形成した後に、コンタクトホール１０９を覆うためにフォトレジストパターンが形成され、その後スペーサ１４０が形成される。
【００４７】
障壁層１４１は、コンタクトホール１０９及びビアホール１１０の内面上に形成されてもよい。障壁層は、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、ＡｌＳｉＴｉＮ、ＮｉＴｉ、ＴｉＢＮ、ＺｒＢＮ、ＴｉＡｌＮ、ＴｉＢ2、及びそれらの積層からなる群より選択される１つを含むことができる。例えば、障壁層は、Ｔｉ／ＴｉＮ及びＴａ／ＴａＮのうちの１つを含むことができる。コンタクトホール１０９及びビアホール１１０の幅の減少を最小限に抑えるために、障壁層１４１は、良好なステップカバレッジを有する原子層堆積（ＡＬＤ）プロセスを使用して、およそ１００Å以下、好ましくはおよそ５０Åから１００Åの厚みで形成される。また、障壁層１４１は、有機金属化学的気相成長（ＭＯＣＶＤ）プロセスまたは物理的気相成長（ＰＶＤ）プロセスを使用して、形成されることができる。
【００４８】
一方、障壁層１４１を形成する前に、接着剤層（図示せず）が、ビアホール１１０の内面に沿ってスペーサ１４０上に形成されることができる。接着剤層は、酸化物層を含む。
【００４９】
コンタクトプラグ１１１及びアライメントキー１１２を形成するために、導電性材料がコンタクトホール１０９及びビアホール１１０に充填される。導電性材料は、銅（Ｃｕ）、白金（Ｐｔ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、及びそれらの合金からなる群より選択される１つを含むことができる。しかし、導電性材料はこれらに限定されるものではなく、導電性を有するいずれの金属または金属合金を含むことができる。例えば、導電性材料としてタングステン（Ｗ）が使用されるとき、化学気相成長（ＣＶＤ）プロセスまたはＡＬＤプロセスが使用される。導電性材料としてアルミニウム（Ａｌ）が使用されるときは、ＣＶＤプロセスが使用される。導電性材料として銅（Ｃｕ）が使用されるときは、電気メッキ処理またはＣＶＤプロセスが使用される。
【００５０】
一方、上述のように、コンタクトプラグ１１１及びアライメントキー１１２は、同時に形成することができる。また、アライメントキー１１２はコンタクトプラグ１１１を形成した後に形成することもでき、その逆であることもできる。コンタクトプラグ１１１及びアライメントキー１１２が同時に形成されないときは、これらは互いに異なる材料で形成されることができる。例えば、コンタクトプラグ１１１は不純物ドープポリシリコンで形成され、アライメントキー１１２は上述の導電性材料で形成される。
【００５１】
コンタクトプラグ１１１及びアライメントキー１１２を形成する方法は、以下に記載される。コンタクトホール１０９を充填するために、不純物ドープポリシリコンまたは上述の導電性材料が堆積され、コンタクトホール１０９を充填するためのコンタクトプラグ１１１を形成するために、エッチバック処理または化学機械研磨（ＣＭＰ）処理が行われる。ビアホール１１０を充填するために導電性材料が堆積され、ビアホール１１０を充填するためのアライメントキー１１２を形成するために、エッチバック処理またはＣＭＰ処理が行われる。
【００５２】
図５を参照すると、複数の相互接続層１１３、１１６、１１９、及び１２２、複数のコンタクトプラグ１１５、１１８、及び１２１、ならびに複数の層間絶縁層１１４、１１７、１２０、及び１２３が形成されている。例えば、複数の相互接続層１１３、１１６、１１９、及び１２２のうち、相互接続層１１３の一部が電気的に分離されてコンタクトプラグ１１１に接続され、相互接続層１１３の別の部分はアライメントキー１１２に接続されている。
【００５３】
相互接続層１１３、１１６、１１９、及び１２２は、堆積処理及びエッチング処理を使用して形成される。相互接続層１１３、１１６、１１９、及び、１２２は、例えば金属または少なくとも２つの金属を含有する合金などの、導電性材料で形成される。好ましくは、相互接続層１１３、１１６、１１９、及び、１２２はアルミニウム（Ａｌ）で形成される。コンタクトプラグ１１５、１１８、及び、１２１は、ダマシンプロセスを通じて、層間絶縁層１１４、１１７、１２０、及び１２３内に形成される。垂直に積層された相互接続層１１３、１１６、１１９、及び１２２を電気的に接続するために、コンタクトプラグ１１５、１１８、及び１２１は、例えば不純物ドープポリシリコン、金属、または少なくとも２つの金属を含有する合金などの、導電性材料で形成される。好ましくは、コンタクトプラグ１１５、１１８、及び１２１は、タングステン（ｗ）で形成される。層間絶縁層１１４、１１７、１２０、及び１２３は、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＵＳＧ、ＴＥＯＳ、及びＨＤＰからなる群より選択される１つ、またはこれらのうち少なくとも２つの層を備える積層を含むことができる。また、層間絶縁層１１４、１１７、１２０、及び１２３は、ＣＭＰ処理を使用して平坦化することができる。
【００５４】
相互接続層１１３、１１６、１１９、及び１２２、ならびにコンタクトプラグ１１５、１１８、及び１２１の層数及び構造には制限がない。相互接続層及びコンタクトプラグの数及び構造は、装置の設計に応じて、多様に変更することができる。
【００５５】
不活性化層１２４は、層間絶縁層１２３上に形成される。不活性化層１２４は、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＵＳＧ、ＴＥＯＳ、及びＨＤＰからなる群より選択される１つを含むことができる。好ましくは、不活性化層１２４は、ＴＥＯＳまたはＨＤＰを使用して、およそ１，０００Åからおよそ４０，０００Åの厚みに形成される。さらに、不活性化層１２４は、窒化物層または酸化物層と窒化物層との積層を含むことができる。
【００５６】
不活性化層１２４は、平坦化処理を受ける。平坦化処理は、ＣＭＰ処理を使用して行われてもよい。
【００５７】
不活性化層１２４をち密にするために、熱処理プロセスが行われてもよい。熱処理プロセスは、炉を使用するアニール処理を使用して行うことができる。
【００５８】
図６を参照すると、図２から５の処理を通じて製造された第１の基板１００Ａは、第２の基板２００に接合される。接合処理は、酸化物／酸化物接合、酸化物／シリコン接合、酸化物／金属接合、酸化物／接着剤／酸化物接合、または、酸化物／接着剤／シリコン接合を使用して行われる。
【００５９】
例えば、酸化物／酸化物（第２の基板２００上に形成される）接合及び酸化物／シリコン（シリコン基板）接合は、Ｏ2またはＮ2を使用するプラズマ処理及び水処理の後に２つの基板を接合するものである。水処理後に２つの基板を接合する方法の他に、２つの基板は、アミンを使用する化学処理の後に相互に接合することも可能である。酸化物／金属（第２の基板２００上に形成される）接合において、金属層は、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、などの金属で形成することができる。酸化物／接着剤／酸化物接合及び酸化物／接着剤／シリコン接合において、接着部材はベンゾシクロブテン（ＢＣＢ）を使用することができる。
【００６０】
図７を参照すると、第１の基板（図２ｅの１００Ａ）の背面を研磨するための背面研磨処理が行われる。アライメントキー１１２が埋め込み酸化物層１００−２Ａを通って形成される場合、アライメントキー１１２は、埋め込み酸化物層１００−２Ａまで背面研磨処理を行うことによって露出される。この処理の間、埋め込み酸化物層１００−２Ａは、所定の厚さだけ除去することができる。一方、アライメントキー１１２が埋め込み酸化物層１００−２Ａを通って形成されない場合、すなわち、アライメントキー１１２が所定の深さだけ埋め込み酸化物層１００−２Ａ内に延在している場合、埋め込み酸化物層１００−２Ａは、アライメントキー１１２を露出するために、全体として、または部分的に、除去されることができる。あるいは、埋め込み酸化物層１００−２Ａはまた、べつのエッチング処理によってエッチングすることができる。
【００６１】
エッチング処理は、背面研磨処理の後に埋め込み酸化物層１００−２Ａ上に残っている半導体層１００−１Ａを除去するために行われる。エッチング処理は、ドライエッチング処理またはウェットエッチング処理を使用して行うことができる。好ましくは、エッチング処理は、ウェットエッチング処理を使用して行われる。ウェットエッチング処理が使用されると、スペーサ１４０がエッチング障壁層として使用される。この目的のため、ウェットエッチング処理は、スペーサ１４０と半導体層１００−１Ａとの間のエッチング選択性が高という条件下で行われる。
【００６２】
図８を参照すると、アライメントキー１１２の背面に電気的に接続された複数のパッド１２５が、埋め込み酸化物層１００−２Ａの背面に形成されている。パッド１２５は、例えば、金属または少なくとも２つの金属を含有する合金などの、導電性材料で形成することができる。好ましくは、パッド１２５は、アルミニウム（Ａｌ）で形成される。また、それぞれのパッド１２５は、マトリクス構成で配置されたアライメントキー１１２に接続されるように形成することができる。
【００６３】
図９を参照すると、フォトダイオード１０６に重複する埋め込み酸化物層１００−２Ａの一部は、エッチング及び除去されている。つまり、フォトダイオード１０６に重複する領域に、埋め込み酸化物層１００−２Ａが存在しないように、埋め込み酸化物層１００−２Ａが局所的に除去されている。以下、エッチングされた埋め込み酸化物層１００−２Ａは、埋め込み酸化物層１００−２Ｂと称される。従って、重複領域に対応する半導体層１００−３Ａの一部は露出される。
【００６４】
図１０を参照すると、パッド１２５、半導体層１００−３Ａ、及び埋め込み酸化物層１００−２Ｂ上に、反光散乱層１２６が形成される。反光散乱層１２６は、異なる屈折率を有する材料が積層された多層構造を有することができる。例えば、反光散乱層１２６は、酸化物／窒化物層または窒化物／酸化物層などの酸化物層と窒化物層との積層、あるいは酸化物／ＳｉＣ層またはＳｉＣ／酸化物層などの酸化物層と炭素含有層（ＳｉＣ）との積層を含むことができる。
【００６５】
酸化物層は、ＴＥＯＳ、ＵＳＧ、ＨＤＰ、ＢＳＧ、ＰＳＧ、及びＢＰＳＧからなる群より選択される１つを含むことができる。窒化物層は、ｘ及びｙを自然数とする、窒化ケイ素（ＳｉxＮy）層、またはｘ及びｙを自然数とする、酸窒化ケイ素（ＳｉxＯyＮz）層を含むことができる。さらに、窒化物層は、窒化ケイ素層において比較的安定した状態で結合されているＳｉ3Ｎ4よりも多いＮ−Ｈ結合を有する、Ｎ−Ｈに富む窒化物層を含むことができる。Ｎ−Ｈに富む窒化物層を形成する際に、アンモニアガス（ＮＨ3）に対するシランガス（ＳｉＨ4）の流量比（ＳｉＨ4：ＮＨ3）は、およそ１：１からおよそ１：２０の範囲、好ましくはおよそ１：１０である。
【００６６】
また、窒化物層またはＳｉＣは、薄く形成される。酸化物層は、およそ１，０００Åからおよそ１０，０００Åの厚みを有することができ、窒化物層またはＳｉＣは、およそ１００Åからおよそ５，０００Åの厚みを有することができる。
【００６７】
一方、多層構造を有する反光散乱層１２６の堆積処理は、安定性を増加して製造プロセスの処理時間を削減するために、同じチャンバにおいてその場（ｉｎ−ｓｉｔｕ）で行うことができる。その場の処理ができない場合には、堆積処理は、異なるチャンバにおいて、外の場所（ｅｘ−ｓｉｔｕ）で行うことができる。
【００６８】
図１１を参照すると、不活性化層１２７は、反光散乱層１２６上に形成することができる。不活性化層１２７は、例えば酸化物などの、絶縁物質を含むことができる。
【００６９】
不活性化層１２７は、パッド１２５上の反光散乱層１２６の一部を露出するために、局所的にエッチングすることができる。
【００７０】
カラーフィルタ１２８及びマイクロレンズ１３０は、フォトダイオード１０６に重複している不活性化層１２７上に、順次形成される。平坦化層１２９が、不活性化層１２７とカラーフィルタ１２８との間、及びカラーフィルタ１２８とマイクロレンズ１３０との間のオーバーコート層（ＯＣＬ）として形成されてもよい。平坦化層１２９は、有機材料で形成することができる。
【００７１】
低温酸化物（ＬＴＯ）層１３１を、マイクロレンズ１３０、反光散乱層１２６、及び不活性化層１２７上に形成することができる。
【００７２】
図１２を参照すると、ＬＴＯ層１３１Ａ及び反光散乱層１２６Ａは、パッド１２５がワイヤボンディングのために完全にまたは部分的に露出されるように、局所的にエッチングされる。
【００７３】
第１の基板１００Ｃ及び第２の基板２００は、パッケージング処理によってパッケージ化される。パッケージング処理は、ワイヤボンディング処理及び切断処理を含む。ワイヤボンディング処理は、ワイヤを通じてパッド１２５を外部チップにボンディングすることによって、実現される。
【００７４】
本発明の実施形態において、ＣＭＯＳイメージセンサが一例として説明されてきた。しかし、本発明は、背面照射方法及び三次元集積デバイスを使用したイメージセンサに対して適用可能である。説明目的のため、本発明の例示的実施形態が説明されてきたが、当業者には、添付請求項に開示された本発明の範囲及び精神を逸脱することなく、様々な変更、追加、及び置換が可能であることを理解されたい。
【図１】
2014116615.tif 000003
【図２】
2014116615.tif 000004
【図３】
2014116615.tif 000005
【図４】
2014116615.tif 000006
【図５】
2014116615.tif 000007
【図６】
2014116615.tif 000008
【図７】
2014116615.tif 000009
【図８】
2014116615.tif 000010
【図９】
2014116615.tif 000011
【図１０】
2014116615.tif 000012
【図１１】
2014116615.tif 000013
【図１２】
2014116615.tif 000014