(57)【要約】【課題】  マイクロエレクトロニクスパッケージング構造を形成する方法、及びそれにより形成される関連構造体を提供する。【解決手段】  当該方法及び構造体は、デバイスの裏面上に形成された、アンテナ基板を有する個別アンテナと、アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアと、を有するパッケージ構造を形成することを含み得る。上記デバイス内に縦方向に配置されたデバイス基板貫通ビアが、アンテナ基板貫通ビアと結合され、パッケージ基板が上記デバイスのアクティブ面と結合される。【選択図】  図２
2014123945.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ構造を形成する方法であって、
アンテナ基板を有する個別アンテナをデバイスの裏面上に形成することと、
前記アンテナ基板中に、前記アンテナ基板を貫通して縦方向に配置されるアンテナ基板貫通ビアを形成することと、
前記アンテナ基板貫通ビアを、前記デバイス内に縦方向に配置された基板貫通ビアと結合することと、
を有する方法。
【請求項２】
前記アンテナ基板貫通ビアと垂直に結合され且つ前記個別アンテナの頂部に配置された放射素子を形成すること、を更に有する請求項１に記載の方法。
【請求項３】
前記アンテナ基板は、導電材料と誘電材料との交互層を有する、請求項１に記載の方法。
【請求項４】
前記放射素子は、導電材料と誘電材料との交互層を有する、請求項２に記載の方法。
【請求項５】
前記アンテナ基板は、ガラス、アンドープのシリコン、及び液晶ポリマーのうちの少なくとも１つを有する、請求項１に記載の方法。
【請求項６】
前記アンテナ基板貫通ビアは、導電構造及び金属間接合のうちの一方によって前記基板貫通ビアに結合される、請求項１に記載の方法。
【請求項７】
前記アンテナ基板は、少なくとも約３０ＧＨｚの周波数を有する、請求項１に記載の方法。
【請求項８】
前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝搬することが可能である、請求項１に記載の方法。
【請求項９】
前記個別アンテナの底部にグランド用アンテナコンタクトを形成すること、を更に有する請求項１に記載の方法。
【請求項１０】
前記グランド用アンテナコンタクトは、前記デバイス内に縦方向に配置された接地される基板貫通ビアに結合される、請求項９に記載の方法。
【請求項１１】
前記デバイスは、ミリ波無線器を有するシステム・オン・チップを有する、請求項１に記載の方法。
【請求項１２】
前記デバイスのアクティブ面は、直接金属間接合及びはんだバンプのうちの一方によってパッケージ基板と結合される、請求項１に記載の方法。
【請求項１３】
前記パッケージ基板は多層パッケージ基板を有する、請求項１２に記載の方法。
【請求項１４】
前記パッケージ基板はＢＢＵＬパッケージ基板を有し、前記デバイスは前記ＢＢＵＬパッケージ基板に部分的に埋め込まれる、請求項１２に記載の方法。
【請求項１５】
前記個別アンテナは、前記デバイスが動作することが可能な周波数レンジの波長より小さい物理的寸法を有する、請求項１に記載の方法。
【請求項１６】
前記接地される基板貫通ビアは前記基板貫通ビアに隣接される、請求項１０に記載の方法。
【請求項１７】
前記デバイス上に複数個の個別アンテナを形成すること、を更に有する請求項１に記載の方法。
【請求項１８】
前記個別アンテナに隣接して前記デバイス上に第２のデバイスが積層される、請求項１に記載の方法。
【請求項１９】
前記デバイス及び前記第２のデバイスを取り囲むように放射線シールドを形成すること、を更に有する請求項１８に記載の方法。
【請求項２０】
前記第２のデバイスはメモリデバイスを有する、請求項１８に記載の方法。
【請求項２１】
第１のデバイスの裏面上に配置された、アンテナ基板を有する個別アンテナと、
前記アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアと、
前記第１のデバイス内に縦方向に配置され且つ前記アンテナ基板貫通ビアと結合された基板貫通ビアと、
前記第１のデバイスのアクティブ面と結合されたパッケージ基板と、
を有するパッケージ構造体。
【請求項２２】
前記アンテナ基板貫通ビアと垂直に結合され且つ前記個別アンテナの頂部に配置された放射素子、を更に有する請求項２１に記載のパッケージ構造体。
【請求項２３】
前記アンテナ基板は、ガラス、アンドープのシリコン、及び液晶ポリマーのうちの少なくとも１つを有する、請求項２１に記載のパッケージ構造体。
【請求項２４】
前記アンテナ基板は、導電材料と誘電材料との交互層を有する、請求項２１に記載のパッケージ構造体。
【請求項２５】
前記放射素子は、導電材料と誘電材料との交互層を有する、請求項２２に記載のパッケージ構造体。
【請求項２６】
前記アンテナ基板貫通ビアは、導電構造及び金属間接合のうちの一方によって前記基板貫通ビアに結合されている、請求項２１に記載のパッケージ構造体。
【請求項２７】
前記アンテナ基板は、少なくとも約３０ＧＨｚの周波数を有する、請求項２１に記載のパッケージ構造体。
【請求項２８】
前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝送することが可能である、請求項２６に記載のパッケージ構造体。
【請求項２９】
前記個別アンテナの底部に配置されたグランド用アンテナコンタクト、を更に有する請求項２１に記載のパッケージ構造体。
【請求項３０】
前記グランド用アンテナコンタクトは、前記第１のデバイス内に縦方向に配置された接地される基板貫通ビアに結合されている、請求項２９に記載のパッケージ構造体。
【請求項３１】
前記第１のデバイスは、ミリ波無線器を有するシステム・オン・チップを有する、請求項２１に記載のパッケージ構造体。
【請求項３２】
前記第１のデバイスのアクティブ面は、直接金属間接合及びはんだバンプのうちの一方によって前記パッケージ基板と結合されている、請求項２１に記載のパッケージ構造体。
【請求項３３】
前記パッケージ基板は多層パッケージ基板を有する、請求項２１に記載のパッケージ構造体。
【請求項３４】
前記パッケージ基板はＢＢＵＬパッケージ基板を有し、前記第１のデバイスは前記ＢＢＵＬパッケージ基板に部分的に埋め込まれている、請求項２１に記載のパッケージ構造体。
【請求項３５】
前記個別アンテナは、前記第１のデバイスが動作することが可能な周波数レンジの波長より小さい物理的寸法を有する、請求項２１に記載のパッケージ構造体。
【請求項３６】
前記接地される基板貫通ビアは前記基板貫通ビアに隣接している、請求項３０に記載のパッケージ構造体。
【請求項３７】
前記第１のデバイス上に配置された複数個の個別アンテナを有する請求項２１に記載のパッケージ構造体。
【請求項３８】
前記第１のデバイス上に第２のデバイスが積層されている、請求項２１に記載のパッケージ構造体。
【請求項３９】
前記第１のデバイス及び前記第２のデバイスを取り囲む放射線シールド、を更に有する請求項３８に記載のパッケージ構造体。
【請求項４０】
前記第２のデバイスはメモリデバイスを有する、請求項３８に記載のパッケージ構造体。
【請求項４１】
ダイの裏面上に配置された個別アンテナであり、当該個別アンテナはアンテナ基板を有し、前記ダイは無線器を有する、個別アンテナと、
前記個別アンテナの頂部に水平方向に配置された放射素子と、
前記アンテナ基板を貫通して縦方向に配置され且つ前記放射素子と結合されたアンテナ基板貫通ビアと、
前記ダイ内に縦方向に配置され且つ前記アンテナ基板貫通ビアと結合された基板貫通ビアと、
前記ダイのアクティブ面と結合されたパッケージ基板と、
を有するパッケージ構造体。
【請求項４２】
当該パッケージ構造体に通信可能に結合されたバスと、
前記バスに通信可能に結合されたｅＤＲＡＭと
を更に有する請求項４１に記載のパッケージ構造体。
【請求項４３】
前記ダイはシステム・オン・チップを有する、請求項４１に記載のパッケージ構造体。
【請求項４４】
前記無線器はミリ波無線器を有する、請求項４１に記載のパッケージ構造体。
【請求項４５】
前記アンテナ基板は、少なくとも約３０ＧＨｚの周波数を有する、請求項４１に記載のパッケージ構造体。
【請求項４６】
前記基板貫通ビアに結合された前記アンテナ基板貫通ビアは、ミリ波信号を伝送することが可能である、請求項４１に記載のパッケージ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、パッケージ構造及びそれを形成する方法に関する。
【背景技術】
【０００２】
３０ＧＨｚ以上で動作するミリ波無線器のプラットフォーム上への集積は、デバイス間又はチップ間でのデータの無線伝送を可能にする。デバイス／チップ間でのデータの首尾良い伝送は、インタフェースとしての機能を果たす１つ以上のパッケージレベル集積アンテナを必要とする。例えば超短距離チップ・ツー・チップ通信や、無線デバッグポートを用いたシステム・オン・チップ（ＳｏＣ）／中央演算処理ユニット（ＣＰＵ）デバイスのポストシリコン検証などの用途は、パッケージ基板／アンテナアレイ設計において、伝統／従来技術に伴うルーティング損失及びパッケージの面積財産の損失に悩まされ得る。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
一態様において、個別（ディスクリート）アンテナを含むパッケージ構造及びそれを形成する方法が提供される。
【課題を解決するための手段】
【０００４】
一態様において、パッケージ構造を形成する方法は、アンテナ基板を有する個別アンテナをデバイスの裏面上に形成することと、前記アンテナ基板中に、前記アンテナ基板を貫通して縦方向に配置されるアンテナ基板貫通ビアを形成することと、前記アンテナ基板貫通ビアを、前記デバイス内に縦方向に配置された基板貫通ビアと結合することとを有する。
【図面の簡単な説明】
【０００５】
本明細書は、特定の実施形態に注目し且つ区別して要求する請求項で締めくくられるが、以下の図を含む添付図面とともに以下の発明の説明を読むことで、これらの実施形態の利点を更に容易に解明することができる。
【図１ａ】様々な実施形態に従った構造を表す図の１つである。
【図１ｂ】様々な実施形態に従った構造を表す図の１つである。
【図１ｃ】様々な実施形態に従った構造を表す図の１つである。
【図１ｄ】様々な実施形態に従った構造を表す図の１つである。
【図２】実施形態に従ったフローチャートを示す図である。
【図３】実施形態に従った構造体を示す図である。
【図４】実施形態に従ったシステムを示す図である。
【発明を実施するための形態】
【０００６】
以下の詳細な説明においては、上記方法及び構造体が実施され得る特定の実施形態を例として示す添付図面を参照する。それらの実施形態は、当業者がそれら実施形態を実施することができるように十分に詳細に説明される。理解されるように、様々な実施形態は、相異なるものであったとしても、必ずしも相互に排他的なものではない。例えば、１つの実施形態に関連してここに記載される特定の機能、構造又は特徴は、それら実施形態の精神及び範囲を逸脱することなく、その他の実施形態内で用いられ得る。また、理解されるように、開示の各実施形態内の個々の要素の位置又は構成は、それら実施形態の精神及び範囲を逸脱することなく変更され得る。故に、以下の詳細な説明は限定的な意味で解されるべきものではなく、実施形態の範囲は、適切に解釈される添付の請求項、並びに請求項の権利範囲に均等な範囲全体、によってのみ定められるものである。図面において、複数の図を通して、同一あるいは同様の機能は似通った参照符号によって参照することとする。
【０００７】
例えばマイクロエレクトロニクスデバイスの頂面に配置された個別（ディスクリート）アンテナを含むパッケージ構造を形成するなど、マイクロエレクトロニクスパッケージ構造を形成・利用する方法を説明する。それらの方法及び構造は、デバイスの裏面に配置された個別アンテナを有するパッケージ構造を形成することを含んでいてもよく、個別アンテナは、アンテナ基板と、該アンテナ基板を貫通して縦方向に配置されたアンテナ基板貫通ビアとを有し得る。デバイス内に縦方向に配置された基板貫通ビアが、アンテナ基板貫通ビアと結合され、該デバイスのアクティブ側にパッケージ基板が結合され得る。ここに開示される様々な実施形態のパッケージ構造は、より短距離での伝送用途にディスクリートの個々のアンテナを使用することを可能にする。
【０００８】
図１ａ−１ｄは、デバイス上に配置された少なくとも１つの個別アンテナを含んだパッケージ構造の実施形態を例示している。一実施形態において、パッケージ構造１００は少なくとも１つの個別アンテナ１０２を有する（図１ａ）。個別アンテナ１０２はアンテナ基板１０４を有しており、一部の実施形態において、アンテナ基板１０４はガラス材料を有し得る。他の実施形態において、アンテナ基板１０４は、具体的な用途に応じて、液晶ポリマー、有機材料、低温焼成セラミックス、アルミナ、アンドープのシリコン、及び何らかの高性能ミリ波基板、のうちの少なくとも１つを有し得る。一実施形態において、アンテナ基板１０４は約３０ＧＨｚ以上の周波数を有する。一実施形態において、導電材料と誘電材料との交互層を有し得る。一実施形態において、個別アンテナ１０２は、一部の場合に当該個別アンテナ１０２の寸法を縮小するように作用し得るｈｉｇｈ−ｋ誘電材料を有し得る。一実施形態において、個別アンテナ１０２は、放射素子１０６とアンテナ基板貫通ビア１０８とを有し得る。一実施形態において、放射素子１０６は、互いに容量結合して個別アンテナ１０２の周波数帯域幅を増強し得る複数階層の金属を有し得る（例えば、放射素子は、誘電材料によって分離された複数の金属層を有し得る）。
【０００９】
一実施形態において、放射素子１０６は、アンテナ基板１０４の頂部に水平に配置されて、アンテナ基板貫通ビア１０８に垂直に結合され得る。一実施形態において、個別アンテナ１０２は、約２ｍｍ未満の幅、約２ｍｍ未満の長さ、及び約０．４ｍｍ未満の高さとし得る寸法を有し得る。個別アンテナ１０２の寸法は、具体的な用途に応じて異なったものとなり得る。一実施形態において、アンテナ基板１０４の物理的寸法は、デバイス／アプリケーションが動作することが可能な周波数レンジの波長より遥かに小さくなり得る。一実施形態において、アンテナ基板貫通ビア１０８は放射素子１０６に物理的に結合されずに、放射素子１０６と基板貫通ビア１１６との間でミリ波信号が電磁結合されてもよい。
【００１０】
アンテナ基板貫通ビア１０８は、アンテナ基板１０４内に縦方向に配置され得る。アンテナコンタクト１１０が、アンテナ基板貫通ビア１０８と結合されて、アンテナ基板１０４の底部に配置され得る。アンテナ導通構造１１２がアンテナコンタクト１１０と結合され得る。再配線層（ＲＤＬ）１１４を有し得るデバイスコンタクト１１４が、アンテナ導通構造１１２と結合され得る。デバイスコンタクト１１４は、デバイス１１８の裏面に配置され得る。デバイス１１８は、一実施形態において、例えばミリ波無線器などの無線器１１９を有するシステム・オン・チップ（ＳｏＣ）デバイスを有することができ、他の実施形態において、具体的な用途に適した如何なるタイプのデバイスを有していてもよい。
【００１１】
基板貫通ビア（ＴＳＶ）１１６を有し得るデバイス基板貫通ビアが、デバイスコンタクト１１４と結合され、且つデバイス基板１１８／デバイス内に縦方向に配置され得る。一実施形態において、基板貫通ビア１１６は、例えば、酸化シリコンなどの絶縁体材料１２１で表面を覆われ（ライニングされ）得る（図１ｄ；これはＴＳＶ１１６を有するデバイス１１８の一部を描いている）。絶縁体１２１でライニングされた基板貫通ビア１１６は、一部の場合においてシリコン基板材料１３５を有し得るデバイス材料を貫通して配置されることができ、デバイス１１８は実施形態において１ｄＢ未満の損失を示し得る。デバイス材料１３５は、例えば酸化物材料などの絶縁材料１３７によって、デバイス１１８のデバイスコンタクト１１４及びアクティブ層／側１２０から絶縁され得る。
【００１２】
戻って図１ａを参照するに、基板貫通ビア１１６は、（アンテナコンタクト１１０、導通構造１１２及びデバイスコンタクト１１４を間に結合して）アンテナ基板貫通ビア１０８と電気的且つ物理的に結合されることができ、基板貫通ビア１１６と結合されたアンテナ基板貫通ビア１０８は、個別アンテナ１０２からデバイス１１８に信号を導通し得る。他の一実施形態において、アンテナ基板貫通ビア１０８は、導通構造及び金属間接合のうちの一方によって基板貫通ビア１１６に結合され得る。一実施形態において、個別アンテナ１０２は、例えばガラスなどの高性能ミリ波アンテナ基板１０４を有し得る。アンテナ基板１０４内／上の放射素子１０６から放射／伝播されることが可能なミリ波信号は、アンテナ基板貫通ビア１０８と基板貫通ビア１１６との間の結合によって、個別アンテナ１０２とデバイス１１８との間で伝送／伝播され得る。
【００１３】
グランド用アンテナコンタクト１１１が、アンテナ基板１０４の底部上に、アンテナコンタクト１１０に隣接して配設され得る。グランド用アンテナ導通構造１１３がグランド用アンテナコンタクト１１１と結合され得る。グランド用デバイスコンタクト１１５がグランド用アンテナ導通構造１１３と結合され得る。グランド用デバイスコンタクト１１５は、デバイス１１８の裏面に配置され得る。グランド用基板貫通ビア１１７を有し得るグランド用デバイス基板貫通ビア１１７が、グランド用デバイスコンタクト１１５と結合され、デバイス１１８内で縦方向に配置され得る。グランド用デバイス基板貫通ビア１１７は、信号用の基板貫通ビア１１６に隣接することができ、個別アンテナ１０２の基準となるグランドを提供し得る。
【００１４】
一実施形態において、デバイス１１８上に、個別アンテナ１０２に隣接して、第２の個別アンテナ１０２’が配設され得る。第２の個別アンテナ１０２’は、アンテナ基板１０４と同様の材料を有し得るアンテナ基板１０４’を有する。第２の個別アンテナ１０２’は、アンテナ基板貫通ビア１０８’に結合された放射素子１０６’と、アンテナ基板貫通ビア１０８’と結合されたアンテナコンタクト１１０’と、アンテナコンタクト１１０’と結合されたアンテナ導通構造１１２’とを有し得る。
【００１５】
デバイスコンタクト１１４’が、アンテナ導通構造１１２’と結合され得る。デバイスコンタクト１１４’は、デバイス１１８の裏面に配置され得る。デバイス基板貫通ビア１１６’が、デバイスコンタクト１１４と結合され、且つデバイス１１８内に縦方向に配置され得る。デバイス基板貫通ビア１１６’はアンテナ基板貫通ビア１０８’と電気的且つ物理的に結合され得る。
【００１６】
グランド用アンテナコンタクト１１１’が、アンテナ基板１０４’の底部上に、アンテナコンタクト１１０’に隣接して配設され得る。グランド用アンテナ導通構造１１３’がグランド用アンテナコンタクト１１１’と結合され得る。グランド用デバイスコンタクト１１５’がグランド用アンテナ導通構造１１３’と結合され得る。グランド用デバイスコンタクト１１５’は、デバイス１１８の裏面に配置され得る。グランド用基板貫通ビア１１７’を有し得るグランド用デバイス基板貫通ビア１１７’が、グランド用デバイスコンタクト１１５’と結合され、デバイス１１８内で縦方向に配置され得る。グランド用デバイス基板貫通ビア１１７’は、信号用の基板貫通ビア１１６’に隣接することができ、第２の個別アンテナ１０２’の基準となるグランドを提供し得る。
【００１７】
個別アンテナ１０２、１０２’は、デバイス１１８の裏面側に取り付けられ／結合され得る。一実施形態において、放射素子１０６、１０６’によってデバイス１１８と個別アンテナ１０２、１０２’との間に誘起され得るミリ波信号は、信号用の基板貫通ビア１１６、１１６’とアンテナ基板貫通ビア１０８、１０８’との間の直列接続によって搬送され得る。また、信号ビア（基板貫通ビア１１６、１１６’とアンテナ基板貫通ビア１０８、１０８’との間の直列接続を有し得る）の各々は、具体的な用途に応じて、１つ又は複数のグランド用基板貫通ビア１１７、１１７’によって取り囲まれ得る。グランド用基板貫通ビア１１７、１１７’は、個別アンテナ１０２、１０２’からのミリ波信号の戻り経路（リターンパス）としての機能を果たす。
【００１８】
個別アンテナ１０２、１０２’は、パッケージ基板内に実装されたアンテナと比較して大いに改善された電気特性を示す。さらに、縦方向のアンテナ基板貫通ビアと結合されるＴＳＶの縦方向実装は、例えば伝統的なＣＰＵ信号のルーティングに必要なパッケージ空間を解放し、ひいては、パッケージ構造１００全体の小型性を向上させる。
【００１９】
一実施形態において、デバイス１１８のアクティブ側／層１２０は、はんだボール／相互接続（インターコネクト）１２２によって基板１２６と結合され得る。他の一実施形態において、デバイス１１８のアクティブ側１２０は直接金属間結合によって基板１２６と結合され得る。一実施形態において、パッケージ構造１００は３Ｄパッケージ構造１００を有し得る。一実施形態において、パッケージ構造１００は、コアレス・バンプレス・ビルドアップレイヤ（ＢＢＵＬ）パッケージ構造１００の一部を有し得る。他の一実施形態において、パッケージ構造１００のこの部分は、例えばデバイス１０２、１０２’、１０２”などのマイクロエレクトロニクスデバイスと、当該パッケージ構造１００が結合され得る次階層のコンポーネント（例えば、回路基板）との間での電気通信を提供することが可能な如何なる好適タイプのパッケージ構造１００を有してもよい。他の一実施形態において、ここに記載のパッケージ構造１００は、ダイと、下層のＩＣパッケージに結合された上層の集積回路（ＩＣ）パッケージとの間での電気通信を提供することが可能な如何なる好適タイプのパッケージ構造１００を有してもよい。
【００２０】
ここに記載の実施形態の基板１２６は、コア層（誘電体コア又は金属コアの何れか）の周りにビルドアップされた誘電材料と金属との交互層を含む多層基板１２６を有し得る。他の一実施形態において、基板１２６は、コアレスの多層基板１２６を有し得る。その他の種類の基板及び基板材料（例えば、セラミックス、サファイア、ガラスなど）も、開示の実施形態とともに使用され得る。
【００２１】
一実施形態において、デバイスパッケージ構造１００は、多層パッケージ基板１２６上にフリップチップアセンブルされ得るミリ波無線器１１９を含んだデバイス１１８を有する。他の一実施形態において、複数の個別チップアンテナ１０２がデバイス１１８上に形成／結合されてもよく、デバイス１１８と結合される個別アンテナの数は具体的な設計要求に依存し得る。ここに記載の実施形態の個別アンテナ１０２は、パッケージ基板１２６上の、より少ない領域を占めるとともに、信号損失の有意な減少を示す。さらに、これらの実施形態は、あまり厳しくない信号アイソレーション対策を必要とするのみであり、それによりパッケージフットプリントの縮小をもたらす。
【００２２】
図１ｂは、例えばＢＢＵＬ基板１２７などのコアレス基板１２７内に、デバイス１１８（図１ａに示したデバイス１１８及びパッケージ１００の関連コンポーネントと同様）が部分的に埋め込まれ得る一実施形態を示している。相互接続１２２が基板１２７内に配置されて、コアレス相互接続構造１２４と結合され得る。一実施形態において、パッケージ構造１３１は、少なくとも２つの個別アンテナ１０２、１０２’を有し得る。部分的埋め込み基板１２７にデバイス１１８及び個別アンテナ１０２、１０２’を形成／結合する利点は、パッケージ構造１３１全体のＺ高さの低減である。他の一実施形態において、デバイス１１８及び個別アンテナ１０２、１０２’は基板１２７内に完全に埋め込まれてもよい。
【００２３】
図１ｃは、互いに積み上げられた２つのデバイス１１８、１１８’（図１ａに示したデバイス１１８及びパッケージ１００の関連コンポーネントと同様）をパッケージ構造１３２が有する一実施形態を示している。第１のデバイス／ダイ１１８は、如何なる好適パッケージ基板１２６を有してもよいパッケージ基板１２６と結合（あるいは、上に配置）され、第２のデバイス／ダイ１１８’は、第１のデバイス１１８上に配置／積層され得る。第１のデバイス１１８は第２のデバイス１１８’と、グランドビア１１７’及び信号ビア１１６’並びにグランド相互接続構造１２３及び信号相互接続構造１２５によって結合され得る。一実施形態において、個別アンテナ１０２（図１ａの個別アンテナと同様）は、１ｍｍの幅且つ１ｍｍの長さほどの寸法を有することができ、第２のデバイス１１８’に隣接してデバイス１１８上に積層され得る。一般に、このような実施形態の個別アンテナの寸法は、僅かに、具体的な用途／設計の周波数レンジ内の最小波長の一部を有する。
【００２４】
一実施形態において、パッケージ構造１３２は、少なくとも１つの３Ｄ積層されたミリ波チップアンテナを含むシステム・オン・チップを有し得る。一部の実施形態において、第１のデバイス１１８の裏面に複数の個別アンテナが配置／結合されてもよい。一実施形態において、必要に応じての無線周波数干渉（ＲＦＩ）シールド１３０が、積層されたデバイス１１８、１１８’の周りに配設され、それらを取り囲み得る。一部の実施形態において、ＲＦＩシールドは個別アンテナをその他のパッケージ構造部品から更にアイソレートするために使用され得る。
【００２５】
ここに記載の実施形態は、パッケージ構造との個別アンテナの３Ｄ集積の実現を含み、そこでは、１つ又は複数の個別ミリ波チップアンテナが主たるシステム・オン・チップ／ＣＰＵダイ／デバイスの頂部に取り付けられ、当該デバイスは集積ミリ波無線器を有する。アンテナは、例えばガラスなどの高性能ミリ波基板上に実装されることができ、基板貫通ビアを用いたデバイスと個別アンテナとの間でミリ波信号が結合され得る。ここに記載の実施形態は、例えば超短距離チップ・ツー・チップ通信や、無線デバッグポートを用いたＳｏＣ／ＣＰＵチップのポストシリコン検証などの用途への３Ｄ個別アンテナ集積を支援する。例えば、ロジックアナライザへの無線信号伝達、モバイル装置間やＤＶＤ装置と表示装置との間など、装置間での無線複数アンテナ伝送などの用途が、ここで可能にされる。
【００２６】
他の一実施形態において、パッケージ構造を形成する方法を図２に示す。ステップ２０２にて、デバイスの裏面側に、アンテナ基板を有する少なくとも１つの個別アンテナが形成される。ステップ２０４にて、アンテナ基板貫通ビアが、アンテナ基板を貫通して形成され、アンテナ基板内に縦方向に配置される。ステップ２０６にて、アンテナ基板貫通ビアが、上記デバイス内に縦方向に配置された基板貫通ビアと結合され、ステップ２０８にて、上記デバイスがパッケージ基板と結合される。
【００２７】
次に図３に移るに、コンピュータシステム３００の一実施形態が例示されている。システム３００は、メインボード３１０又はその他の回路基板上に配置された多数のコンポーネントを含む。メインボード３１０は、第１の面３１２と、反対側の第２の面３１４とを有し、第１及び第２の面３１２、３１４の何れか一方又は双方に様々なコンポーネントが配置され得る。図示された実施形態において、コンピュータシステム３００は、メインボードの第１の面３１２上に配置されたパッケージ構造３４０（例えば、図１ａのパッケージ構造１００と同様とし得る）を含んでおり、パッケージ構造３４０は、ここに記載のパッケージ構造の実施形態の何れかを有し得る。
【００２８】
システム３００は、例えば手持ち式あるいは移動式のコンピューティング装置（例えば、携帯電話、スマートフォン、モバイルインターネット装置、音楽プレーヤ、タブレットコンピュータ、ラップトップコンピュータ、ネットトップコンピュータなど）などの如何なる種類のコンピューティングシステムを有していてもよい。しかしながら、開示の実施形態は手持ち式及びその他の移動式のコンピューティング装置に限定されず、これらの実施形態は、例えばデスクトップコンピュータ及びサーバなどの、その他の種類のコンピューティングシステムにも適用され得る。
【００２９】
メインボード３１０は、当該ボード上の開示の様々なコンポーネントのうちの１つ以上との間での電気通信を提供することが可能な如何なる好適種類の回路基板又はその他の基板を有していてもよい。一実施形態において、例えば、メインボード３１０は、誘電材料の層によって互いに分離され且つ導電ビアによって相互接続された複数の金属層を有する印刷回路基板（ＰＣＢ）を有する。それら金属層のうちの何れか１つ以上は、ボード３１０と結合されたコンポーネント間で電気信号を（恐らくは他の金属層とともに）ルーティングする所望の回路パターンにて形成され得る。しかしながら、理解されるように、開示の実施形態は上述のＰＣＢに限定されるものではなく、また、メインボード３１０はその他の好適基板を有していてもよい。
【００３０】
パッケージ構造３４０に加えて、１つ以上の更なるコンポーネントがメインボード３１０の何れか一方又は双方の面３１２、３１４に配置され得る。例として、図示のように、コンポーネント３０１ａがメインボード３１０の第１の面３１２上に配置され、コンポーネント３０１ｂがメインボード３１０の反対側の面３１４上に配置され得る。メインボード３１０上に配置され得る更なるコンポーネントは、他のＩＣデバイス（例えば、プロセッシングデバイス、メモリデバイス、信号処理デバイス、無線通信デバイス、グラフィックコントローラ及び／又はドライバ、オーディオプロセッサ及び／又はコントローラ、等々）、電力供給コンポーネント（例えば、電圧レギュレータ及び／又はその他の電力管理装置、電池などの電源、及び／又は、キャパシタなどの受動デバイス）、１つ以上のユーザインタフェースデバイス（例えば、音声入力装置、音声出力装置、キーパッド、又はタッチスクリーンディスプレイなどのその他のデータ入力装置、及び／又はグラフィックディスプレイ、等々）、並びにこれら及び／又はその他の装置の組み合わせを含む。
【００３１】
一実施形態において、コンピューティングシステム３００は放射線シールドを含む。更なる一実施形態において、コンピューティングシステム３００は冷却ソリューションを含む。他の一実施形態において、コンピューティングシステム３００はアンテナを含む。より更なる一実施形態において、アセンブリ３００は筐体又はケースの内部に配置され得る。メインボード３１０が筐体内に配置される場合、コンピュータシステム３００のコンポーネントの一部（例えば、ディスプレイ若しくはキーパッドなどのユーザインタフェース装置、及び／又は電池などの電源）は、メインボード３１０（及び／又は該ボード上に配置されたコンポーネント）と電気的に結合され得るが、筐体と機械的に結合されてもよい。
【００３２】
図４は、一実施形態に従ったコンピュータ４００の模式図である。図示のようなコンピュータシステム４００（電子システム４００とも呼ぶ）は、開示した複数の実施形態及び本開示にて説明したその均等物のうちの何れかを含んだパッケージ構造を具現化／包含することができる。コンピュータシステム４００は、例えばネットブックコンピュータなどのモバイル（移動式）装置とし得る。コンピュータシステム４００はデスクトップコンピュータとし得る。コンピュータシステム４００は手持ち式読み取り装置とし得る。コンピュータシステム４００は自動車に一体化され得る。コンピュータシステム４００はテレビジョンに一体化され得る。
【００３３】
一実施形態において、電子システム４００は、電子システム４００の様々なコンポーネントを電気的に結合するシステムバス４２０を含んだコンピュータシステムである。システムバス４２０は、様々な実施形態に従って、単一のバス、又は複数のバスの組合せである。電子システム４００は、集積回路４１０に電力を供給する電圧源４３０を含んでいる。一部の実施形態において、電圧源４３０はシステムバス４２０を介して集積回路４１０に電流を供給する。
【００３４】
集積回路４１０は、システムバス４２０に電気的に通信可能に結合されるとともに、ここに含まれる様々な実施形態のパッケージ／デバイスを含む一実施形態に従った回路又は複数回路の組合せを含む。一実施形態において、集積回路４１０は、ここに記載の実施形態に従った何れかのタイプのパッケージング構造を含み得るプロセッサ４１２を含む。ここでは、プロセッサ４１２は、以下に限られないが例えばマイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又はその他のプロセッサなどの如何なるタイプの回路をも意味する。一実施形態において、プロセッサ４１２は、ここに開示されたパッケージ構造の実施形態のうちの何れかを含む。一実施形態において、プロセッサのメモリキャッシュ内にＳＲＡＭの実施形態が見出される。
【００３５】
集積回路４１０に含められ得るその他の種類の回路は、例えば、携帯電話、スマートフォン、ポケットベル、ポータブルコンピュータ、送受信兼用無線機及び同様の電子システムなどの無線装置で使用される通信回路４１４のような、カスタム回路又は特定用途向け集積回路（ＡＳＩＣ）である。一実施形態において、集積回路４１０は、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）などのオンダイ（on-die）メモリ４１６を含む。一実施形態において、集積回路４１０は、例えば混載ダイナミックランダムアクセスメモリ（ｅＤＲＡＭ）などの組込オンダイメモリ４１６を含む。
【００３６】
一実施形態において、集積回路４１０は後続の集積回路４１１で補完される。一実施形態において、デュアル集積回路４１１は、例えばｅＤＲＡＭなどの組込オンダイメモリ４１７を含む。デュアル集積回路４１１は、ＲＦＩＣデュアルプロセッサ４１３、デュアル通信回路４１５、及びＳＲＡＭなどのデュアルオンダイメモリ４１７を含む。デュアル通信回路４１５はＲＦ処理用に構成され得る。
【００３７】
少なくとも１つの受動デバイス４８０が後続の集積回路４１１に結合されている。一実施形態において、電子システム４００はまた外部メモリ４４０を含む。外部メモリ４４０は、具体的な用途に適した１つ以上の記憶素子を含むことができ、例えば、ＲＡＭの形態のメインメモリ４４２、１つ以上のハードドライブ４４４、及び／又は、例えばディスケット、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、フラッシュメモリデバイス及び技術的に知られたその他の取り外し可能媒体などのリムーバブル媒体４４６を取り扱う１つ以上のドライブを含み得る。外部メモリ４４０はまた、内蔵メモリ４４８であってもよい。一実施形態において、電子システム４００はまた、表示装置４５０及び音声出力４６０を含んでいる。一実施形態において、電子システム４００は、例えば、キーボード、マウス、タッチパッド、キーパッド、トラックボール、ゲームコントローラ、マイク、音声認識装置、又は情報を電子システム４００に入力するその他の入力装置、とし得るコントローラなどの入力装置４７０を含んでいる。一実施形態において、入力装置４７０はカメラを含む。一実施形態において、入力装置４７０はデジタル録音装置を含む。一実施形態において、入力装置４７０はカメラとデジタル録音装置とを含む。
【００３８】
以上の説明では、実施形態に係る方法で使用され得る特定の工程及び材料を詳述しているが、当業者に認識されるように、数多くの変更及び代用が為され得る。そのような変更、改変、代用及び付加は、添付の請求項によって定められる本実施形態の精神及び範囲に入ると見なされるべきものである。また、ここに提示される図は、典型的なマイクロエレクトロニクスデバイス及び関連パッケージ構造のうちの、本実施形態の実施に関係する部分のみを示している。従って、本実施形態はここに記載された構造に限定されるものではない。
【図１ａ】
2014123945.tif 000003
【図１ｂ】
2014123945.tif 000004
【図１ｃ】
2014123945.tif 000005
【図１ｄ】
2014123945.tif 000006
【図２】
2014123945.tif 000007
【図３】
2014123945.tif 000008
【図４】
2014123945.tif 000009