(57)【要約】【課題】  光電変換部およびフローティング拡散部の不純物濃度のばらつきを低減しつつ、光電変換部およびフローティング拡散部の間にイオン注入により不純物領域を形成可能な撮像素子の製造方法を提供する。【解決手段】  光電変換部およびフローティング拡散部と、記光電変換部の電荷を前記フローティング拡散部へ転送するゲート電極と、前記光電変換部と前記フローティング拡散部とのパンチスルーを抑制するためのパンチスルーストッパとを備える撮像素子の製造方法であって、前記不純物領域の上に前記ゲート電極を形成する工程と、前記不純物領域中に前記ゲート電極の直下に前記パンチスルーストッパを形成する工程と、を備え、前記パンチスルーストッパは、前記ゲート電極が形成された状態において、前記ゲート電極越しに前記不純物領域中にイオン注入することで形成される。【選択図】  図１
2014236146.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１不純物領域中に形成された第２導電型の第２不純物領域および第２導電型の第３不純物領域と、前記第２不純物領域の電荷を前記第３不純物領域へ転送するゲート電極と、前記第２不純物領域と前記第３不純物領域との間に形成された第１導電型の第４不純物領域とを備える撮像素子の製造方法であって、
前記第１不純物領域の上に前記ゲート電極を形成する工程と、
前記第１不純物領域へ前記ゲート電極越しにイオン注入することにより、前記第１不純物領域中であり前記ゲート電極の直下に位置する第１の領域中に前記第４不純物領域を形成する工程と、を備え、
前記イオン注入により、前記第４不純物領域を、前記第２不純物領域が形成される領域および前記第３不純物領域のどちらか一方よりも深くない位置に形成することを特徴とする撮像素子の製造方法。
【請求項２】
前記イオン注入は、前記第４不純物領域を構成する不純物の深さ方向における濃度分布のピークが、前記第１不純物領域中に位置するように行うことを特徴とする請求項１に記載の撮像素子の製造方法。
【請求項３】
前記第４不純物領域を形成する工程における前記イオン注入により、前記第１不純物領域中であって前記ゲート電極の直下から外れた領域である第２の領域中に第５の不純物領域を形成し、
前記第５の不純物領域は、前記第４の不純物領域が位置する深さよりも深い位置であり、前記第４の不純物領域から前記ゲート電極の膜厚に相当する距離よりも離れた位置に形成される
ことを特徴とする請求項２に記載の撮像素子の製造方法。
【請求項４】
前記第１不純物領域中に前記第３不純物領域を形成する工程をさらに備え、
前記ゲート電極をマスクとして前記第１不純物領域へイオン注入することにより、前記第３不純物領域を、前記第５不純物領域の上方に、前記ゲート電極の一端と近接して形成することを特徴とする請求項３に記載の撮像素子の製造方法。
【請求項５】
前記ゲート電極を形成する工程の後に、前記第１不純物領域の上にマスク層を形成する工程を備え、
前記マスク層は、前記ゲート電極の少なくとも一部および前記第３不純物領域が形成されるべき領域に開口を有し、前記ゲート電極および前記マスク層によって前記第３不純物領域が形成されるべき領域が画定され、
前記第４不純物領域を形成する工程における前記イオン注入および前記第３不純物領域を形成する工程における前記イオン注入は、前記ゲート電極および前記マスク層を用いて行う、
ことを特徴とする請求項４に記載の撮像素子の製造方法。
【請求項６】
前記第４不純物領域を形成する工程は前記第３不純物領域を形成する工程の後に行われることを特徴とする請求項５に記載の撮像素子の製造方法。
【請求項７】
前記ゲート電極はポリシリコンであり、
前記第４不純物領域を形成する工程における前記イオン注入の際のイオン注入エネルギーは１００ｋｅＶ以上４００ｋｅＶ以下であり、前記ポリシリコンの膜厚は０．１μｍ以上０．６μｍ以下であることを特徴とする請求項２乃至６のいずれか１項に記載の撮像素子の製造方法。
【請求項８】
前記第１不純物領域および前記第４不純物領域は第１導電型を有し、前記第２不純物領域および前記第３不純物領域は第２導電型を有し、
前記第４不純物領域の前記第１導電型の不純物濃度は、前記第１不純物領域の前記第１導電型の不純物濃度より高いことを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子の製造方法。
【請求項９】
不純物領域中に形成された光電変換部およびフローティング拡散部と、前記光電変換部の電荷を前記フローティング拡散部へ転送するゲート電極と、前記光電変換部と前記フローティング拡散部とのパンチスルーを抑制するためのパンチスルーストッパとを備える撮像素子の製造方法であって、
前記不純物領域の上に前記ゲート電極を形成する工程と、
前記不純物領域中に前記ゲート電極の直下に前記パンチスルーストッパを形成する工程と、を備え、
前記パンチスルーストッパは、前記ゲート電極が形成された状態において、前記ゲート電極越しに前記不純物領域中にイオン注入することで形成されることを特徴とする撮像素子の製造方法。
【請求項１０】
前記パンチスルーストッパを形成する工程において、
前記パンチスルーストッパを構成する不純物の深さ方向における濃度分布のピークが、前記不純物領域中に位置するようにイオン注入を行うことを特徴とする請求項９に記載の撮像素子の製造方法。
【請求項１１】
前記パンチスルーストッパを形成する工程における前記イオン注入により、前記不純物領域中であり前記ゲート電極の直下から外れた領域にシールド層を形成し、
前記シールド層は、前記パンチスルーストッパよりも深い位置であり、前記パンチスルーストッパから前記ゲート電極の膜厚に相当する距離よりも離れた位置に形成されることを特徴とする請求項１０に記載の撮像素子の製造方法。
【請求項１２】
前記不純物領域中の一部に前記フローティング拡散部を形成する工程をさらに備え、
前記フローティング拡散部は、前記シールド層が形成される領域の上方に、前記ゲート電極をマスクとして前記ゲート電極の一端と近接して形成されることを特徴とする請求項１１に記載の撮像素子の製造方法。
【請求項１３】
前記ゲート電極を形成する工程の後に、前記不純物領域の上にマスク層を形成する工程をさらに備え、
前記マスク層は、前記ゲート電極の少なくとも一部および前記フローティング拡散部が形成されるべき領域に開口を有し、前記ゲート電極および前記マスク層によって前記フローティング拡散部が形成されるべき領域が画定され、
前記パンチスルーストッパを形成する工程におけるイオン注入および前記フローティング拡散部を形成する工程における前記イオン注入は、前記ゲート電極および前記マスク層をマスクとして用いて行うことを特徴とする請求項１２に記載の撮像素子の製造方法。
【請求項１４】
前記ゲート電極はポリシリコンであり、
前記パンチスルーストッパを形成する工程における前記イオン注入の際のイオン注入エネルギーは１００ｋｅＶ以上４００ｋｅＶ以下であり、前記ポリシリコンの膜厚は０．１μｍ以上０．６μｍ以下であることを特徴とする請求項９乃至１３のいずれか１項に記載の撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像素子の製造方法に関する。
【背景技術】
【０００２】
撮像素子としてＭＯＳ型撮像素子が広く用いられている。一般にＭＯＳ型撮像素子は光信号を光電変換する光電変換部と、光電変換部の信号電荷を検出するフローティング拡散（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）部、及び光電変換部からフローティング拡散部へ電荷を転送するゲート電極を備える。
【０００３】
このようなＭＯＳ型撮像素子について、ゲート電極にオフ電圧が供給されている状態において、光電変換部からフローティング拡散部へのリーク電流を防止する技術が知られている。このリーク電流を抑制するために、光電変換部およびフローティング拡散部と異なる導電型の不純物領域、いわゆるパンチスルーストッパを形成する技術が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−５３２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の一実施形態（図４、図６および図７）に開示されている方法に依れば、Ｎ型半導体領域の所定の深さにＰ型半導体領域６０が形成され、Ｎ型半導体領域の表面近傍にソース・ドレイン領域６１および電荷蓄積領域６２が形成される。その後、Ｐ型半導体領域６０中の不純物を拡散させることでソース・ドレイン領域６１および電荷蓄積領域６２の間にパンチスルーストッパであるＰ型半導体領域６３を形成している。しかし、この方法ではソース・ドレイン領域６１および電荷蓄積領域６２の間に形成されるＰ型半導体領域６３の不純物濃度の制御という観点で改善の余地がある。
【０００６】
また、特許文献１の他の実施形態（図８、図９乃至図１１）に開示されている方法に依れば、まずＮ型半導体領域の表面近傍にＰ型半導体領域６３を形成し、Ｐ型半導体領域６３の所定の領域にソース・ドレイン領域６１および電荷蓄積領域６２を形成している。しかし、この方法ではソース・ドレイン領域６１および電荷蓄積領域６２を形成する際に、既に形成されたＰ型半導体領域６３の一部の領域の導電型を反転させて形成す必要がある。このためソース・ドレイン領域６１および電荷蓄積領域６２に対して行われるイオン注入の回数が増加し、各画素、もしくは各イオン注入工程の各々においてイオン注入される不純物濃度のばらつきが積算される。その結果、最終的に製造される撮像素子ごと、もしくは各撮像素子における画素ごとの不純物濃度にばらつきが生じやすいという課題を有する。
【０００７】
これらの課題は特に転送トランジスタにおいて顕著となるものである。なぜならば転送トランジスタは他のトランジスタと異なり、取り扱う電荷の数そのものを高精度に制御する必要があり、上述の不純物濃度の撮像画像に対する影響が他のトランジスタに比べて高いためである。
【０００８】
上述ではパンチスルーストッパを例に説明したが、転送トランジスタのゲート電極下の半導体領域には、様々な目的で高濃度の不純物領域が設けられることがあり、いずれの目的であっても上述の課題は生じ得る。
【０００９】
本発明は、光電変換部およびフローティング拡散部の不純物濃度のばらつきを低減しつつ、光電変換部およびフローティング拡散部の間にイオン注入により不純物領域を形成可能な撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明はゲート電極下部の領域に所定の不純物濃度の領域をイオン注入により形成する際に、ゲート電極越しにイオン注入を行うことにより該領域を形成することをその要旨とする。
【００１１】
上述した課題を解決するために、本発明の第１の側面は、第１導電型の第１不純物領域中に形成された第２導電型の第２不純物領域および第２導電型の第３不純物領域と、前記第２不純物領域の電荷を前記第３不純物領域へ転送するゲート電極と、前記第２不純物領域と前記第３不純物領域との間に形成された第１導電型の第４不純物領域とを備える撮像素子の製造方法であって、前記第１不純物領域の上に前記ゲート電極を形成する工程と、前記第１不純物領域へ前記ゲート電極越しにイオン注入することにより、前記第１不純物領域中であり前記ゲート電極の直下に位置する第１の領域中に前記第４不純物領域を形成する工程と、を備え、前記イオン注入により、前記第４不純物領域を、前記第２不純物領域が形成される領域および前記第３不純物領域のどちらか一方よりも深くない位置に形成することを特徴とする。
【００１２】
本発明の第２の側面は、不純物領域中に形成された光電変換部およびフローティング拡散部と、前記光電変換部の電荷を前記フローティング拡散部へ転送するゲート電極と、前記光電変換部と前記フローティング拡散部とのパンチスルーを抑制するためのパンチスルーストッパとを備える撮像素子の製造方法であって、前記不純物領域の上に前記ゲート電極を形成する工程と、前記不純物領域中に前記ゲート電極の直下に前記パンチスルーストッパを形成する工程と、を備え、前記パンチスルーストッパは、前記ゲート電極が形成された状態において、前記ゲート電極越しに前記不純物領域中にイオン注入することで形成されることを特徴とする。
【発明の効果】
【００１３】
本発明に係る製造方法によれば、光電変換部およびフローティング拡散部の不純物濃度のばらつきを低減しつつ、光電変換部およびフローティング拡散部の間にイオン注入により不純物領域を形成可能である。
【図面の簡単な説明】
【００１４】
【図１】（ａ）第１の実施形態に係る撮像素子の断面図である。（ｂ）第１の実施形態に係る撮像素子の上面図である。
【図２】第１の実施形態に係る撮像素子の製造方法を説明するための図である。
【図３】第２の実施形態に係る撮像素子を説明するための図である。
【図４】第３の実施形態に係る撮像素子を説明するための図である。
【図５】第４の実施形態に係る撮像素子の製造方法を説明するための図である。
【図６】第５の実施形態に係る撮像素子を説明するための図である。
【図７】第６の実施形態に係る撮像素子を説明するための図である。
【図８】第６の実施形態に係る撮像素子の製造方法を説明するための図である。
【図９】第７の実施形態に係る撮像素子を説明するための図である。
【図１０】第８の実施形態に係る撮像素子を説明するための図である。
【図１１】第８の実施形態に係る撮像素子の製造方法を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る製造方法の実施形態について図面を参照して説明する。なお、本明細書で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用する。以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。以下の実施形態では信号電荷として電子を用いる場合を例に説明する。信号電荷としてホールを用いる場合には各半導体領域、不純物領域の導電型を全て反転させればよい。
【００１６】
（第１の実施形態）
本発明の第１の実施形態について説明する。図１（ａ）は本発明を用いて製造される撮像素子の一例を説明するものであり、該素子の断面を示す図である。
【００１７】
同図において、シリコンなどの半導体で形成されている半導体基板１０１は、例えばＮ型半導体基板を用いることができる。半導体基板１０１には、Ｐ型のウエル１０２、および隣接画素との素子分離領域１０３が形成される。素子分離領域１０３は、例えば画素領域の周辺部に格子状に設けられる。素子分離領域１０３は例えばＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）やＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等の絶縁体分離、又はＰＮ接合を用いた拡散分離、もしくは絶縁体分離及び拡散分離の両方を用い得る。半導体基板１０１表面には、たとえばシリコン酸化膜またはシリコン窒化膜、もしくはこれらの積層膜からなるゲート絶縁膜１０４が形成される。半導体基板１０１中に形成されたＮ型の不純物領域１０７は、光電変換部の一部として機能する。Ｎ型の不純物領域１０７は、例えばヒ素をイオン注入することにより形成することが可能である。本実施形態では光電変換部としてフォトダイオードを用いる場合を例に説明する。この場合のフォトダイオードはＮ型の不純物領域１０７とＰ型のウエル１０２を含んで構成される。Ｎ型の不純物領域１０７の表面には、Ｐ型の不純物領域からなる表面シールド層１０８が形成されている。表面シールド層１０８によりシリコンと絶縁膜界面に生じる暗電流発生を抑制することができる。フローティング拡散部（以下ＦＤともいう）１０６はＮ型の不純物領域により形成され、例えばヒ素のイオン注入により形成することが可能である。
【００１８】
ゲート絶縁膜１０４上にはゲート電極１０５が形成される。Ｎ型の不純物領域１０７およびＦＤ１０６は、ゲート電極１０５の外周においてゲート電極１０５に近接してＰウエル１０２中に形成される。ゲート電極１０５にオン電圧が印加されることにより、光電変換部で発生した電荷はＦＤ１０６に転送される。パンチスルーストッパ（Ｐｕｎｃｈ−Ｔｈｏｒｏｕｇｈ  Ｓｔｏｐｐｅｒ、以下ＰＴＳともいう）１１０はＰ型の不純物領域により構成され、例えばホウ素のイオン注入により形成することができる。ＰＴＳ１１０を形成することで、Ｎ型の不純物領域１０７とＦＤ１０６との間において、信号電荷に対するポテンシャル障壁が形成される。このようなポテンシャル障壁を形成することで、ゲート電極１０５にオフ電圧が印加されているにも関わらずＮ型の不純物領域１０７からＦＤ１０６へ信号電荷が流れてしまう、いわゆるパンチスルー現象を抑制することができる。シールド層１１１はＰ型の不純物領域により構成され、例えばホウ素の注入により形成することができる。該シールド層１１１は、ＦＤ１０６の下方で発生した、信号電荷以外の電荷がＦＤ１０６へ流入することを抑制する。
【００１９】
図１（ｂ）は、第１実施形態の製造方法によって製造される撮像素子の部分的な平面図であり、図１（ｂ）には、簡略化のために、３つの画素の活性領域５００、Ｎ型の不純物領域１０７、ＦＤ１０６およびゲート電極１０５が示されている。ＦＤ１０６およびＮ型の不純物領域１０７は、半導体基板１０１の活性領域５００に形成される。活性領域５００内であって、Ｎ型の不純物領域１０７、ゲート電極１０５、ＦＤ１０６以外の領域には、素子分離領域１０３の一部が形成されている。Ｎ型の不純物領域１０７はゲート電極１０５の一端に近接して形成され、ＦＤ１０６はゲート電極１０５の他端に近接して形成されている。また各活性領域５００間には絶縁体で形成されるフィールド領域が形成される。
【００２０】
図１（ａ）は、図１（ｂ）のＡ−Ａ’線の断面図に相当する。図１（ａ）ではフィールド領域は不図示である。
【００２１】
次に本実施形態に係る撮像素子の製造方法について図２（ａ）乃至（ｅ）を用いて説明する。
【００２２】
まず、Ｎ型の半導体基板１０１に公知の手段でＰ型不純物、例えばホウ素をイオン注入することでＰウエル１０２を形成する。そしてＰウエル１０２と、隣接する他の画素との境界部分に素子分離領域１０３を形成する（図２（ａ））。
【００２３】
次に、半導体基板１０１の表面にゲート絶縁膜１０４を形成する。その後、例えばポリシリコンを主成分とする導電膜をゲート絶縁膜１０４上に形成し、パターニングすることでゲート電極１０５を形成する（図２（ｂ））。
【００２４】
続いて、例えばフォトリソグラフィーにより、Ｎ型の不純物領域１０７が形成される領域を画定するマスク２０１を形成する。マスク２０１は例えばフォトレジスト、もしくは無機絶縁材料を用いて形成される。マスク２０１はゲート電極１０５の少なくとも一部およびＮ型の不純物領域１０７が形成されるべき領域に開口を有する。マスク２０１およびゲート電極１０５をマスクとして、例えばヒ素をＰウエル１０２中にイオン注入することで、ゲート電極１０５の一端に近接したＮ型の不純物領域１０７を形成する。その後、例えばホウ素をイオン注入することで、Ｎ型の不純物領域１０７よりも浅い位置に表面シールド層１０８を形成する（図２（ｃ））。
【００２５】
次に、フォトリソグラフィー工程により、ＦＤ１０６が形成されるべき領域を画定するマスク２０２を形成する。マスク２０２はゲート電極１０５の少なくとも一部およびＦＤ１０６が形成されるべき領域に開口を有する。マスク２０２およびゲート電極１０５をマスクとして、例えばヒ素をＰウエル１０２中にイオン注入することでゲート電極１０５の他端に近接してＦＤ１０６が形成される（図２（ｄ））。
【００２６】
その後、マスク２０２を用いてＰ型不純物、例えばホウ素をＰウエル１０２中にイオン注入することでＰＴＳ１１０およびシールド層１１１を形成する。このときＰＴＳ１１０は、Ｐウエル１０２中にゲート電極１０５越しにイオン注入することで形成される（図２（ｅ））。
【００２７】
本発明においてゲート電極越しにイオン注入を行うとは、注入するイオンがゲート電極１０５を貫通し、かつＰウエル１０２中においてＰＴＳとしての機能を奏する深さにＰＴＳ１１０が形成されるようにイオン注入を行うことを意味する。即ち、ＰＴＳ１１０を形成するためのイオン注入工程において、ＰＴＳ１１０を構成する不純物の深さ方向における濃度分布のピークが、ゲート電極１０５下部の不純物領域中に位置するように、イオン注入の加速エネルギーが設定される。ＰＴＳとしての機能を効果的に発揮するために、ＰＴＳ１１０は半導体基板１０１の面内方向においてＮ型の不純物領域１０７とＦＤ１０６との間に設けられることが好ましい。また、ＰＴＳ１１０およびＦＤ１０６は、ＰＴＳ１１０の深さ方向における幅が、ＦＤ１０６の深さ方向における幅の少なくとも一部と重なるように形成されることが好ましい。さらに、ＰＴＳ１１０の少なくとも一部は、半導体基板１０１上に形成される膜の深さ方向において、Ｎ型の不純物領域１０７およびＦＤ１０６のいずれか一方よりも深くない位置に形成される。なお、ＰＴＳ１１０が、Ｎ型の不純物領域１０７またはＦＤ１０６の少なくともいずれか一方よりも深くない位置に形成されていれば、残る一方よりも深い位置に形成されていてもよい。
【００２８】
なお、ＦＤ１０６およびＮ型の不純物領域１０７の深さは、ＦＤ１０６およびＮ型の不純物領域１０７の深さ方向におけるＮ型不純物の濃度分布のピーク位置により定義される。ＰＴＳ１１０については、深さ方向におけるＰ型不純物の濃度分布のピーク位置により定義される。ＦＤ１０６およびＮ型の不純物領域１０７について、不純物の濃度分布に明確なピークが無い場合は以下のように考える。即ち、深さ方向における各領域とＰウエル１０２との境界、もしくは各領域と半導体基板１０１の表面（ゲート絶縁膜１０４）との境界のうち、最も浅い点から最も深い点までの中間の位置を各々の領域の深さと考える。ＦＤ１０６またはＮ型の不純物領域１０７と、Ｐウエル１０２との境界は、各点におけるＮ型不純物とＰ型不純物の各々の不純物濃度が等しくなった点を結ぶことで定義される。
【００２９】
ＦＤ１０６およびＮ型の不純物領域１０７を形成する際のイオン注入エネルギーは、ＰＴＳ１１０が形成される領域にイオン注入される不純物を低減するために、ゲート電極１０５を貫通しないエネルギーに設定されることが好ましい。ただし、ＰＴＳ１１０が基板表面から離れた位置に形成される場合はこの限りではない。ＰＴＳ１１０が形成される領域よりも不純物濃度の深さ方向のピークが浅い位置となる程度のエネルギーでイオン注入を行い、その結果イオン注入される不純物がゲート電極１０５を貫通してもよい。
【００３０】
本実施形態に係る製造方法では、マスク２０１がゲート電極１０５およびＦＤ１０６が形成されるべき領域に開口を有するようにパターニングを行う。このためＰＴＳ１１０を形成する際に、ゲート電極１０５直下の領域である第１の領域にＰＴＳ１１０が形成され、ゲート電極１０５の直下から外れた領域である第２の領域にも不純物が注入される。その結果、ゲート電極１０５が形成された領域とゲート電極１０５が形成されていない領域では、半導体基板１０１の表層からそれぞれ異なる深さに不純物領域が形成される。すなわち、シールド層１１１はＰＴＳ１１０に比べてより深い位置に形成される。
【００３１】
これらＰＴＳ１１０とシールド層１１１とが形成される深さは、イオン注入の加速エネルギーとゲート電極の厚さにより調整することが可能である。
【００３２】
このＰＴＳ１１０を形成する時のイオン注入エネルギーとゲート電極厚さの関係に着目し、さらに詳しく説明する。ＰＴＳ１１０を構成するホウ素をシリコンへイオン注入する場合において、そのイオン注入エネルギーと投影飛程の関係を表１に記す。
【００３３】
【表１】
2014236146.tif 000003
【００３４】
ゲート電極１０５越しに形成されるＰＴＳ１１０の投影飛程は、おおよそ表１に記すシリコンへ注入する際の投影飛程から、ゲート電極１０５の厚さを除いた距離となる。それ以外の領域では、シリコンへ注入する際の投影飛程となる。すなわち、ゲート電極１０５の外周に形成されるシールド層１１１は、ゲート電極１０５下部に形成されるＰＴＳ１１０に対して、深さ方向において大凡ゲート電極１０５の膜厚分離れた位置に形成される。そのため、イオン注入エネルギーとゲート電極１０５の厚さの組み合わせにより、ゲート電極下部に形成されるＰＴＳ１１０と、それ以外の領域で形成されるシールド層１１１の投影飛程を設計することができる。イオン注入エネルギーとゲート電極の厚さの組み合わせの好適な例を表２に示す。表２はイオン注入エネルギーを１００ｋｅＶ〜４００ｋｅＶの範囲で変化させたときの、ゲート電極１０５の厚さと投影飛程の関係を表したものである。表２に示されるように、イオン注入エネルギーとゲート電極厚さを設計することで、所望の深さ位置にＰＴＳ１１０およびシールド層１１１を形成し、ＰＴＳ１１０およびシールド層１１１の深さ方向の位置関係を規定することができる。
【００３５】
ゲート電極１０５の膜厚は、製造プロセスにおけるゲート電極１０５の特性の再現性の観点から０．１μｍ以上あることが好ましい。一方でゲート電極１０５における光の吸収量を抑制するために、ゲート電極１０５の膜厚は０．６μｍ以下であることが好ましい。従って、ゲート電極１０５の膜厚として０．１μｍ以上０．６μｍ以下に設定されることが好ましい。また、イオン注入エネルギーについては、ゲート電極１０５の膜厚に合わせて、１００ｋｅＶ以上４００ｋｅＶ以下に設定されることが好ましい。
【００３６】
【表２】
2014236146.tif 000004
【００３７】
このとき、シールド層１１１が形成される領域と、ＦＤ１０６が形成される領域とが深さ方向において重ならないようにゲート電極１０５の厚さおよびイオン注入エネルギーを調整する。従来ではＰＴＳ１１０を形成するための不純物を画素領域全面にイオン注入し、その後に所定の領域のＦＤ１０６に対応する領域の導電型を反転させてＦＤを形成していた。これに対して本実施形態では、ＰＴＳ１１０を形成する際にＦＤ１０６がシールド層１１１の上方に位置するように、シールド層１１１を形成することが可能である。このためＦＤ１０６が形成される領域におけるＦＤ１０６と反対導電型の不純物のイオン注入工程の回数を低減することができる。よって、ＦＤ１０６の下方にシールド層１１１を形成する場合であっても、イオン注入工程の数が増加することによる撮像素子ごと、もしくは各撮像素子における画素ごとのＦＤ１０６の不純物濃度のばらつきを抑制することができる。
【００３８】
また、ＰＴＳ１１０とシールド層１１１は同一のイオン注入工程により形成される。このためＰＴＳ１１０とシールド層１１１との深さ方向における位置関係は、ゲート電極１０５の膜厚との関係により規定される。またＰＴＳ１１０とシールド層１１１の基板面内方向の位置関係についてもゲート電極１０５によって規定される。このため、本実施形態によれば、ＰＴＳ１１０とシールド層１１１の相対的な位置関係のばらつきに起因する画素間の特性差を抑制することができる。
【００３９】
本実施形態では、ゲート電極１０５越しに半導体基板１０１にイオン注入することでＰＴＳ１１０を形成している。従って、ゲート電極１０５下部に形成されるＰＴＳ１１０の基板面内方向の端部は、ゲート電極１０５の基板面内方向の端部によって規定される。一方でＦＤ１０６も同様にゲート電極１０５をマスクに用いて形成されるため、ＦＤ１０６の基板面内方向の端部は、ゲート電極１０５の基板面内方向の端部によって規定される。このためＰＴＳ１１０を構成する不純物とＦＤ１０６を構成する不純物とが互いに混ざり合うことを抑制しつつ、ＰＴＳ１１０をＦＤ１０６に近接した位置にまで広げて形成することができる。この結果、画素サイズの縮小によりＮ型の不純物領域１０７とＦＤ１０６との距離が小さくなった場合においても、ＰＴＳ１１０がその機能を発揮し得る広さに形成することが可能であり、パンチスルーが生じる可能性を低減することができる。また、本実施形態のようにＮ型の不純物領域１０７を基板表面では無く、基板中に埋め込んで形成する場合、ＦＤ１０６とＮ型の不純物領域１０７との深さは異なる場合がある。このような場合においても、本実施形態ではＰＴＳ１１０を形成する際に、Ｎ型の不純物領域１０７を覆うようにマスク２０２を設けている。このため、Ｎ型の不純物領域１０７にＰ型不純物が注入されることはなく、ＦＤ１０６下部のシールド層１１１を所望の位置に設計することができる。なお、Ｎ型の不純物領域１０７と同じ領域にＰ型不純物領域がイオン注入されてしまうと、Ｎ型の不純物領域１０７における集電量が低下するため、Ｎ型の不純物領域１０７へのＰ型不純物のイオン注入は低減されることが好ましい。
【００４０】
なお、ＰＴＳ１１０とＦＤ１０６とは、上述した実施形態において示したように基板面内方向において接するように形成しても良いし、他の方法により離間して形成しても良い。これらの基板面内方向における相対的な位置関係は、ＦＤ１０６を形成する位置により調整可能である。基板面内方向においてＦＤ１０６をＰＴＳ１１０から離間して形成する場合には、該ＦＤ１０６の領域に対応したマスク層を用いることで形成可能である。また、ＰＴＳ１１０を形成する際にＦＤ１０６の下部にもシールド層１１１を形成したが、ゲート電極１０５の外周をレジストマスクにより覆うことでシールド層１１１を形成しないようにしても良い。
【００４１】
本実施形態ではゲート電極１０５を形成後にＮ型の不純物領域１０７およびＦＤ１０６を形成し、その後にＰＴＳ１１０を形成する形態を説明した。しかしながら、ゲート電極１０５を形成後にＰＴＳ１１０を形成し、その後にＮ型の不純物領域１０７およびＦＤ１０６を形成してもよい。ただし、ＰＴＳ１１０を形成するＰ型不純物としてホウ素などの、Ｎ型不純物に対して拡散しやすい元素を用いる場合は、Ｎ型の不純物領域１０７およびＦＤ１０６を形成して加熱処理を行った後に、ＰＴＳ１１０を形成することが好ましい。Ｐ型不純物が熱により拡散し、他の領域にＰ型不純物が混入することを抑制するためである。
【００４２】
なお、実際の撮像素子においてはゲート電極１０５とＰウエル１０２との間に形成されるゲート絶縁膜は、その厚さが一般に１０ｎｍ以下の厚さであるため、本実施形態ではゲート電極１０５の膜厚の決定に際してゲート絶縁膜１０４の厚さは考慮していない。ゲート絶縁膜１０４の厚さが無視できない程度である場合には、ゲート電極１０５の厚さに加え、ゲート絶縁膜１０４の厚さも考慮してイオン注入エネルギーが決定される。
【００４３】
本実施形態ではＮ型半導体基板上にＰ型の半導体領域を形成し、該半導体領域中にＰ型のＰＴＳ１１０を形成している。ＰＴＳ１１０におけるＰ型の不純物の濃度は、ＰＴＳ１１０が形成されるＰウエル１０２中のＰ型の不純物の濃度よりも高ければよい、より好ましくは、少なくとも１０倍以上、より好ましくは１００倍以上高いとよい。
【００４４】
本発明において、ゲート電極１０５の下部に不純物領域を形成するにあたり、画素に含まれる他のＭＯＳトランジスタや周辺領域に含まれるＭＯＳトランジスタには不純物領域が形成されないことが好ましい。
【００４５】
（第２の実施形態）
以下で本発明に係る第２の実施形態について図３（ａ）乃至（ｃ）を用いて説明する。図１，２と同様の機能を有する部分には同様の符号を付し詳細な説明は省略する。以下の実施形態でも同様である。
【００４６】
まず、第１の実施形態の図２（ａ）および（ｂ）に示される工程を行う。その後、マスク２１０を形成してイオン注入を行うことで、ＦＤ１０６を形成する（図３（ａ））。
【００４７】
次に、マスク２１１を形成し、Ｎ型不純物のイオン注入を行うことでＮ型の不純物領域１０７を形成し、Ｐ型不純物のイオン注入を行うことで表面シールド層１０８を形成する（図３（ｂ））。
【００４８】
その後、Ｐ型不純物のイオン注入を行うことでＰＴＳ１２０およびシールド層１２１を形成する（図３（ｃ））。
【００４９】
このときマスク２１１の開口部はＮ型の不純物領域１０７が形成されるべき領域およびゲート電極１０５の少なくとも一部を含むように形成される。このようなマスク２１１を用いて図３（ｃ）に示す工程を行うことで、ゲート電極１０５下部であり、かつ、Ｎ型の不純物領域１０７と基板面内方向で隣接する位置にＰＴＳ１２０を形成することができる。また、ＰＴＳ１２０とＮ型の不純物領域１０７は、深さ方向におけるＰＴＳ１２０の幅が、Ｎ型の不純物領域１０７の深さ方向における幅と少なくとも一部が重なるように形成されることが好ましい。このような構成によれば、Ｎ型の不純物領域１０７からＦＤ１０６へのパンチスルーが効率的に抑制される。本実施形態においても第１の実施形態と同様に、ＰＴＳ１２０の横方向端部は、ゲート電極１０５の端部で規定される。このため、Ｎ型の不純物領域１０７が形成される領域に対してＰＴＳ１２０を構成する不純物イオンの混入を抑制することができる。
【００５０】
本実施形態ではＮ型の不純物領域１０７の下方にもシールド層１２１が形成される。シールド層１２１により、隣接する画素からの電荷がＮ型の不純物領域１０７に流入することを抑制できる。
【００５１】
また、本実施形態によれば、ＰＴＳ１２０がＦＤ１０６から所定の距離だけ離れて形成されるため、ＰＴＳ１２０を特に高濃度の不純物領域から構成する際に有効である。これは、拡散によるＰ型不純物のＦＤ１０６への混入することを抑制でき、光電変換部からＦＤ１０６へのリーク電流を抑制できるためである。
【００５２】
（第３の実施形態）
以下で本発明に係る第３の実施形態について図４（ａ）および（ｂ）を用いて説明する。
【００５３】
まず、上述した第２の実施形態の図３（ｂ）に示される工程までを行う（図４（ａ））。
【００５４】
その後、Ｐウエル１０２の全面にＰ型不純物のイオン注入を行うことでＰＴＳ１３０、シールド層１３１、シールド層１３２を形成する（図４（ｂ））。
【００５５】
本実施形態によれば、ゲート電極１０５の下部にＰＴＳ１３０を形成するにあたって、Ｎ型の不純物領域１０７が形成される領域およびＦＤ１０６が形成される領域の双方の下方に第１のシールド層１３１および第２のシールド層１３２が形成される。
【００５６】
これにより、隣接する画素からのＮ型の不純物領域１０７への電荷の混入を抑制し、かつＦＤ１０６下部で発生した電荷がＦＤ１０６へ流入することを抑制することができる。
【００５７】
（第４の実施形態）
以下で本発明に係る第４の実施形態について図５を用いて説明する。本実施形態ではＦＤ１０６およびＰＴＳ１４０、シールド層１４１を、ゲート電極１０５のサイドスペーサ１０９を形成した後に形成している。図５（ａ）乃至（ｄ）を用いて本実施形態における撮像素子の製造工程について説明する。
【００５８】
まず、第１の実施形態の図２（ｂ）に示される工程までを行い、その後、フォトリソグラフィーによりゲート電極１０５の少なくとも一部およびＮ型の不純物領域１０７が形成されるべき領域に開口を有するマスク２２０を形成する。マスク２２０およびゲート電極１０５をマスクとしてＮ型不純物をイオン注入することで、ゲート電極１０５の一端に近接してＮ型の不純物領域１０７を形成する。次にマスク２２０およびゲート電極１０５をマスクとしてＰ型不純物をイオン注入することで、Ｎ型の不純物領域１０７より浅い位置に表面シールド層１０８を形成する（図５（ａ））。
【００５９】
続いて、フォトリソグラフィーにより、ゲート電極１０５の少なくとも一部、およびＦＤ１０６が形成される領域の少なくとも一部に開口を有するマスク２２１を形成する。マスク２２１およびゲート電極１０５をマスクとしてＰ型不純物をイオン注入することで、ゲート電極１０５の下部にＰＴＳ１４０が形成され、ＦＤ１０６が形成される領域の下部にシールド層１４１が形成される（図５（ｂ））。
【００６０】
その後、マスク２２１を除去し、ゲート電極１０５の側壁にサイドスペーサ１０９を形成する。サイドスペーサ１０９はシリコン酸化物やシリコン窒化物などにより形成される（図５（ｃ））。
【００６１】
次に、ゲート電極１０５の少なくとも一部、およびＦＤ１０６が形成されるに開口を有するマスク２２２を形成する。マスク２２２およびゲート電極１０５をマスクとしてＮ型不純物をイオン注入することで、ゲート電極１０５の他端に近接してＦＤ１０６を形成する（図５（ｄ））。
【００６２】
本実施形態に係る製造方法によれば、まずゲート電極１０５下部にＰＴＳ１４０を形成した後にサイドスペーサ１０９を形成し、ＦＤ１０６を形成する。従ってＦＤ１０６の形成の際に、基板面内方向においてＰＴＳ１４０に対してサイドスペーサ１０９の幅だけ離間してイオン注入することができる。このためＰＴＳ１４０からＦＤ１０６への不純物の混入もしくはＦＤ１０６からＰＴＳ１４０への不純物の混入をより一層抑制することができる。
【００６３】
（第５の実施形態）
上述した実施形態においては、ＦＤ１０６またはＮ型の不純物領域１０７、もしくはその双方の下部にＰ型の不純物領域から構成されるシールド層を形成した。本実施形態ではシールド層を形成せずに、ゲート電極１０５の下部にのみＰ型の不純物領域を形成する。
【００６４】
まず、第１の実施形態の図２（ｄ）の工程までを行い、Ｐウエル１０２中にＦＤ１０６およびＮ型の不純物領域１０７を形成する。続いて、図６に示されるように、ＦＤ１０６およびＮ型の不純物領域１０７を覆うマスク２３０を形成し、マスク２３０をマスクとしてＰ型不純物のイオン注入を行う。このときゲート電極１０５は通過するが、ＦＤ１０６およびＮ型の不純物領域１０７を覆うマスクは通過しないようにイオン注入エネルギーおよびマスク２３０の膜厚を設定することで、ゲート電極１０５の下部にのみＰＴＳ１５０を形成することができる。
【００６５】
本実施形態に係る製造方法によれば、ＦＤ１０６およびＮ型の不純物領域１０７の間であり、且つ基板面内方向においてＦＤ１０６およびＮ型の不純物領域１０７から離間した位置にＰＴＳ１５０を形成することが可能である。このため、高濃度の不純物領域から構成されるＰＴＳ１２０を形成する際に、Ｐ型不純物がＦＤ１０６およびＮ型の不純物領域１０７へ拡散により混入することを抑制できる。
【００６６】
（第６の実施形態）
以下で本発明に係る第６の実施形態について図７を用いて説明する。図７は本実施形態に係る製造方法を用いて製造された撮像素子の断面を示す図である。１６０はＮ型の不純物領域１０７からＦＤ１０６へ転送される信号電荷の転送路を表す。
【００６７】
上述した第１乃至第５の実施形態では、ゲート電極１０５越しに半導体領域中にＰ型不純物をイオン注入することで、ＰＴＳを形成していた。本実施形態では、ゲート電極１０５越しに、半導体領域中にＮ型不純物をイオン注入することで、Ｎ型の不純物領域１０７からＦＤ１０６へ転送される信号電荷の転送路１６０を形成することを目的とする。
【００６８】
本実施形態に係る製造方法について図８（ａ）および（ｂ）を用いて説明する。
【００６９】
まず、第２の実施形態の図３（ｂ）に示される工程までを行う（図８（ａ））。
【００７０】
その後、Ｎ型の不純物領域１０７およびＦＤ１０６を覆うマスク２４０を形成し、マスク２４０をマスクとして、Ｎ型不純物をゲート電極１０５越しにイオン注入することで、半導体領域中に転送路１６０が形成される（図８（ｂ））。
【００７１】
本実施形態によれば、転送路１６０が形成される領域に対して所望の不純物量をイオン注入することで、転送路１６０を形成することが可能である。また、転送路１６０の形成において、マスク２４０によりＦＤ１０６およびＮ型の不純物領域１０７への不純物の注入は行われない。このためＦＤ１０６が形成される領域における不純物のイオン注入工程の回数を低減することができ、工程数の増加に起因する画素ごと、もしくは工程ごとのＦＤ１０６の不純物濃度のばらつきを抑制することができる。
【００７２】
なお、転送路１６０を形成するために注入される不純物の導電型は、所望の特性に応じて適宜選択可能である。
【００７３】
また、本実施形態ではＦＤ１０６およびＮ型の不純物領域１０７をマスク２４０で覆った状態で転送路１６０の形成を行った。しかしながら、転送路１６０を形成した場合する際の不純物の導電型や注入量による他の領域への影響が無視できる範囲であれば、必ずしもマスク２４０は必要ではない。
【００７４】
（第７の実施形態）
第７の実施形態について、図９（ａ）および（ｂ）を用いて説明する。第６の実施形態ではゲート電極越しにイオン注入することで転送路を形成したが、本実施形態ではこれに加えてＰ型不純物のイオン注入工程を備え、転送路１７１の下部にＰＴＳ１７０を形成する。
【００７５】
まず、第６の実施形態の図８（ｂ）に示される工程までを行う。その後、ＦＤ１０６およびＮ型の不純物領域１０７を覆うマスク２５０を形成し、マスク２５０をマスクとしてＰ型不純物をイオン注入することで、ゲート電極１０５の下部にＰＴＳ１７０を形成する（図９（ａ））。
【００７６】
次に、マスク２５０をマスクとしてＮ型不純物をイオン注入することで、ゲート電極１０５の下部であり、ＰＴＳ１７０の上方に転送路１７１を形成する（図９（ｂ））。
【００７７】
このとき、ＰＴＳ１７０に加えて、第１乃至第４の実施形態に示したようにＦＤ１０６またはＮ型の不純物領域１０７もしくはその両方の下方にシールド層を形成してもよい。
【００７８】
ＰＴＳ１７０は転送路１７１を形成した後に形成してもよいが、転送路１７１の形成に先だって形成されることが好ましい。ＰＴＳ１７０を形成後に転送路１７１を形成することで、転送路１７１へのダメージを低減し、信号電荷の転送効率の低下を抑制することができる。
【００７９】
（第８の実施形態）
これまでの実施形態において、Ｎ型半導体基板にＰ型ウエルを設け、その中にＦＤやＮ型の不純物領域を形成する実施形態について説明した。これに対して本実施形態では、Ｎ型半導体基板にＮウエルを設け、その中にＦＤやＮ型の不呪物領域を形成している。
【００８０】
図１０は本実施形態によって製造される撮像素子を表す図である。Ｎ型半導体基板１０１にはＰ型のウエル３０１、Ｎ型のウエル３０２および素子分離領域１０３が形成されている。基板上にはゲート絶縁膜１０４およびゲート電極１０５が形成されている。さらにＮウエル３０２中には、フォトダイオードの一部を構成するＮ型の不純物領域１０７、Ｐ型の不純物領域で構成される表面シールド層１０８および、Ｎ型の不純物領域で構成されるＦＤ１０６が形成されている。そしてゲート電極１０５およびＦＤ１０６の下部のＮウエル３０２中に、Ｐ型の不純物領域１８０および１８１が形成されている。Ｐ型の不純物領域１８１は、ゲート電極１０５にオフ電圧が供給されている状態において、Ｎ型の不純物領域１０７に蓄積された信号電荷が、Ｎウエル３０２を通じてＦＤ１０６へ流れてしまうことを防ぐために形成される。またＰ型の不純物領域１８１は、ＦＤ１０６の下方で発生した電荷が、ＦＤ１０６へ流入するのを防ぐために形成される。
【００８１】
図１０に係る撮像素子の製造方法を、図１１（ａ）〜（ｄ）を用いて説明する。
【００８２】
まず、Ｎ型の半導体基板１０１にＮ型不純物をイオン注入することでＮウエル３０２を形成する。そして画素領域の全面にＰ型不純物をイオン注入することでＰウエル３０１を形成した後に、隣接する他の画素との境界部分に素子分離領域１０３を形成する（図１１（ａ））。
【００８３】
次に、半導体基板１０１上にゲート絶縁膜１０４およびゲート電極を形成し、Ｎ型の不純物領域１０７が形成される領域を画定するマスク２６０を形成する。マスク２６０はゲート電極１０５の少なくとも一部およびＮ型の不純物領域１０７が形成されるべき領域に開口を有する。マスク２６０およびゲート電極１０５をマスクとして、Ｎ型不純物をＮウエル３０２中にイオン注入することで、ゲート電極１０５の一端に近接したＮ型の不純物領域１０７を形成する。その後、Ｐ型不純物をイオン注入することで、Ｎ型の不純物領域１０７よりも浅い位置に表面シールド層１０８を形成する（図１１（ｂ））。
【００８４】
次に、ＦＤ１０６が形成されるべき領域を画定するマスク２６１を形成する。マスク２６１はゲート電極１０５の少なくとも一部およびＦＤ１０６が形成されるべき領域に開口を有する。マスク２６１およびゲート電極１０５をマスクとして、Ｎ型不純物をＮウエル３０２中にイオン注入することで、ゲート電極１０５の他端に近接してＦＤ１０６が形成される（図１１（ｃ））。
【００８５】
その後、マスク２６１を用いてＰ型不純物をＮウエル３０２中にイオン注入することでＰ型の不純物領域１８０および１８１を形成する。このときＰ型の不純物領域１８０は、ゲート電極１０５越しにＮウエル３０２にイオン注入することで形成される（図１１（ｄ））。
【００８６】
なお、Ｐ型の不純物領域１８１はＮ型の不純物領域１０７の下部、あるいはＦＤ１０６およびＮ型の不純物領域１０７の両方の下部に形成してもよい。
【００８７】
本実施形態によれば、Ｎウエル３０２中に、イオン注入によってＰ型の不純物領域１８０を形成することができる。このため、所望の不純物濃度に対するＰ型の不純物領域１８０中の不純物濃度のばらつきを低減することができ、撮像素子ごと、もしくは各撮像素子における画素ごとの素子特性のばらつきを抑制することが可能となる。
【符号の説明】
【００８８】
１０１  半導体基板
１０２  Ｐウエル
１０５  ゲート電極
１０６  フローティング拡散部
１０７  Ｎ型の不純物領域
１１０、１２０、１３０、１４０、１５０、１７０、１８０  パンチスルーストッパ
【図１】
2014236146.tif 000005
【図２】
2014236146.tif 000006
【図３】
2014236146.tif 000007
【図４】
2014236146.tif 000008
【図５】
2014236146.tif 000009
【図６】
2014236146.tif 000010
【図７】
2014236146.tif 000011
【図８】
2014236146.tif 000012
【図９】
2014236146.tif 000013
【図１０】
2014236146.tif 000014
【図１１】
2014236146.tif 000015