(57)【要約】      （修正有）【課題】演算増幅器及び減衰回路のオフセット電圧ＶＯＳと、熱電圧ＶＴ１を相殺し、ノイズを低減する。【解決手段】演算増幅器Ａには、第１入力端子（＋）、第２入力端子（−）、出力電圧ＶＯＵＴを供給する出力端子がある。演算増幅器Ａの出力端子とグラウンドの間には、直列の第１及び第２抵抗器Ｒ１及びＲ２がある。スイッチ３０２〜３０６は、正フェーズと負フェーズの間で増幅回路を切り換える。スイッチ３０２〜３０６を切り換えると、入力電圧ＶＩＮが反転し、これが抵抗器Ｒ1に印加される一方で、ＶＯＳ及びＶＴ１は反転しない。両フェーズそれぞれの出力電圧を測定回路で測定し、これら第１及び第２測定値の差を平均することで、出力電圧を定める。【選択図】図３
2014236513.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子（＋）と、第２入力端子（−）と、出力電圧ＶOUTを供給する出力端子とを有し、上記第１及び第２入力端子間にオフセット電圧ＶOSを有する演算増幅器（オペアンプ）と、
上記演算増幅器の上記出力端子に電気的に結合された第１端子と、第２端子を有する第１抵抗器Ｒ1と、
上記第１抵抗器の上記第２端子とグラウンド間に電気的に結合された第２抵抗器Ｒ2と、
上記演算増幅器の上記第１入力端子（＋）が第１入力信号源（Ｈｉ）に電気的に結合される第１状態と、上記演算増幅器の上記第２入力端子（−）が上記第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第１スイッチと、
上記演算増幅器の上記出力端子が上記演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記演算増幅器の上記出力端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第２状態とを有する第２スイッチと、
上記第２入力信号源（Ｌｏ）が上記第１抵抗器の上記第２端子に電気的に結合される第１状態と、上記第１入力信号源（Ｈｉ）が上記第１抵抗器の上記第２端子に電気的に結合される第２状態とを有する第３スイッチと、
上記出力電圧ＶOUTを測定する測定回路と
を具え、
上記第１及び第２入力信号源間に入力電圧ＶINが存在し、上記第１抵抗器の上記第２端子に熱電圧（ＶT）が存在する測定装置。
【請求項２】
上記第１、第２及び第３スイッチのそれぞれが上記第１状態にある場合に得られる第１フェーズの上記出力電圧の第１測定値と、上記第１、第２及び第３スイッチのそれぞれが上記第２状態にある場合に得られる第２フェーズの上記出力電圧の第２測定値とを用いて、上記出力電圧を定めることを特徴とする請求項１記載の測定装置。
【請求項３】
第１入力端子（＋）と、第２入力端子（−）と、出力端子とを有し、上記第１及び第２入力端子間に第１オフセット電圧ＶOS-Aが存在する第１演算増幅器（オペアンプ）と、
上記第１演算増幅器の上記出力端子に電気的に結合される第１端子と、第２端子とを有する第１抵抗器Ｒ1と、
グランドに電気的に結合される第１入力端子（＋）と、第２入力端子（−）と、出力端子とを有し、上記第１及び第２入力端子間に第２オフセット電圧ＶOS-Bが存在する第２演算増幅器と、
上記第１抵抗器の上記第２端子と上記第２演算増幅器の上記出力端子との間に電気的に結合される第２抵抗器Ｒ2と、
上記第１演算増幅器の上記第１入力端子（＋）が第１入力信号源（Ｈｉ）に電気的に結合される第１状態と、上記第１演算増幅器の上記第２入力端子（−）が第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第１スイッチと、
上記第１演算増幅器の上記出力端子が上記第１演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記第１演算増幅器の上記出力端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第２状態とを有する第２スイッチと、
上記第１抵抗器の上記第２端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第１状態と、上記第１抵抗器の上記第２端子が上記第２演算増幅器の上記第２入力端子（−）に電気的に結合される第２状態とを有する第３スイッチと、
上記第１演算増幅器の上記出力端子が上記第２演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記第２演算増幅器の上記第２入力端子（−）が上記第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第４スイッチと、
上記第１及び第２演算増幅器の上記出力端子間の出力電圧ＶOUTを測定する測定回路と
を具え、
上記第１及び第２入力信号源間に入力電圧ＶINが存在し、上記第１抵抗器の上記第２端子に熱電圧（ＶT）が存在する測定装置。
【請求項４】
上記第１、第２、第３及び第４スイッチのそれぞれが上記第１状態にある場合に得られる第１フェーズの上記出力電圧の第１測定値と、上記第１、第２、第３及び第４スイッチのそれぞれが上記第２状態にある場合に得られる第２フェーズの上記出力電圧の第２測定値とを用いて、上記出力電圧を定めることを特徴とする請求項３記載の測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高感度の測定装置に関し、特に、装置内部の各回路のエラーを低減した測定装置に関する。
【背景技術】
【０００２】
ナノボルト・メータは、その名が表すように、ｎＶ（ナノ・ボルト）レベルの極小さな電圧を測定するための高感度な測定装置である。このため、装置内の回路の極小さなエラー（誤差）も、測定に大きな影響を与える。ナノボルト・メータにおいて、装置内回路の増幅器オフセット・ドリフトを減少させるための技術として、現在、２つの技術が知られている。第１の技術は、図１に示すゼロ測定方法と一般に呼ばれるもので、入力信号の測定と、回路コモン（グラウンド）の測定という２フェーズ（Two Phase、２相）の測定を含んでいる。２つの測定値間の差は、増幅器Ａと減衰回路（アッテネータ）のオフセットを除去するのに利用され、そして、例えば、アナログ・デジタル・コンバータ（ＡＤＣ）のような測定回路のオフセットを除去するのに利用される。
【０００３】
図１では、演算増幅器Ａの出力端子は、ＡＤＣのような測定回路（図示せず）に接続され、その出力電圧ＶOUTが測定される。ここで、図中の丸いオブジェクトで示されたＶMosは測定回路（例えば、ＡＤＣ）のオフセット電圧を等価的に表したもの、ＶINは第１入力信号源（Ｈｉ）と第２入力信号源（Ｌｏ）との間の入力電圧、ＶOSは増幅器Ａの第１及び第２入力端子間のオフセット電圧、ＶT1は回路の熱電圧を等価的に表したものである。測定装置の演算増幅器を含む利得段（増幅）回路は、例えば、半導体集積回路として形成されるので、熱電圧が存在する。
【０００４】
スイッチ１０２が第１状態、例えば、Ｈｉ（図示している状態）側にあるときは、得られる電圧ＶOUT_1は、次の式で与えられる。
【０００５】
【数１】
2014236513.tif 000003
【０００６】
スイッチ１０２が第２状態、例えば、Ｌｏ（図示せず）側にあるときは、得られる電圧ＶOUT_2は、次の式で与えられる。
【０００７】
【数２】
2014236513.tif 000004
【０００８】
こうして、出力電圧ＶOUTの測定電圧ＶMeasは、次の式に従って、数式１から数式２を引き算することで、決定できる。
【０００９】
【数３】
2014236513.tif 000005
【００１０】
第２の技術は、図２に示すチョッピング方法と一般に呼ばれるもので、２フェーズの測定を含むが、この技術では、増幅器Ａの差動入力信号と増幅器の出力信号とが反転され、これによって、２つの測定値が生成され、これらが平均化されて増幅器のオフセットが除去される。
【００１１】
図１と同様に、図２の演算増幅器Ｂの出力端子は、ＡＤＣのような測定回路（図示せず）に接続され、その出力電圧ＶOUTが測定される。スイッチ２０２が第１状態（図示した状態）にあると、得られる電圧ＶOUT_1は、次の式で与えられる。
【００１２】
【数４】
2014236513.tif 000006
【００１３】
スイッチ２０２が切り替えられる（図示せず）と、得られる電圧ＶOUT_2は、次の式で与えられる。
【００１４】
【数５】
2014236513.tif 000007
【００１５】
こうして、出力電圧ＶOUTの測定電圧ＶMeasは、次の式に従って数式４と数式５を足して平均を取る（２で割る）ことで、決定できる。
【００１６】
【数６】
2014236513.tif 000008
【００１７】
この第２の手法では、２つの測定の両方で入力信号を測定し平均化するので、測定ノイズが図１に示す利得段のものと比較すると半分になる。しかし、減衰回路オフセットが除去されないので、減衰回路オフセットを安定させるための手立てが必要となる。また、ＡＤＣのような測定回路のオフセットとノイズが除去されないので、別の測定方法で除去しなければならない。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特表２０１１−５０３６１３号明細書
【特許文献２】特開２０１０−２１０３８５号明細書
【非特許文献】
【００１９】
【非特許文献１】「2182A/J型ナノボルトメータ」のウェブサイト、ケースレー社、［オンライン］、［２０１４年５月３０日検索］、インターネット<https://www.keithley.jp/products/dcac/sensitive/lowvoltage/?mn=2182AJ>
【発明の概要】
【発明が解決しようとする課題】
【００２０】
現在の測定装置で行われている測定よりも、更に安定した測定を行えるようにしたいという要求があり、具体的には、入力信号を２フェーズで測定する一方で、増幅器オフセットと減衰回路オフセットの両方を除去する測定手法が必要である。
【課題を解決するための手段】
【００２１】
本発明による実施形態は、大まかに言えば、入力信号を２フェーズの両方で測定する一方で、増幅器オフセット、減衰回路オフセット及び測定回路のオフセットを除去するように設計された回路を有する。
【００２２】
本発明による測定装置は、正利得と負利得の２フェーズ（相）があるように設計される。入力増幅器のオフセットと、利得設定減衰回路のオフセットと、増幅器の出力信号を検出する測定回路のオフセットは、２フェーズの差が計算されると、相殺される。
【００２３】
２フェーズ利得段は、差動利得段と利得設定減衰回路から構成される。一方のフェーズでは、Ｈｉ入力信号が差動利得段の正入力端子に接続され、差動利得段は減衰回路の第１端子をドライブするバッファとして構成され、Ｌｏ入力信号は、減衰回路上のタップに接続され、減衰回路の残りの端子は回路コモン（グラウンド）に接続される。他方のフェーズでは、Ｈｉ入力信号が差動利得段の負入力端子に接続され、Ｌｏ入力信号は差動利得段の出力端子に接続されるが、この出力端子は更に減衰回路の第１端子に接続され、差動利得段の正入力端子は減衰回路上のタップに接続され、減衰回路の残りの端子は回路コモン（グラウンド）に接続される。
【図面の簡単な説明】
【００２４】
【図１】図１は、測定装置における増幅器オフセット・ドリフトを低減する従来技術における利得段を示す回路ブロック図である。
【図２】図２は、測定装置における増幅器オフセット・ドリフトを低減する第２の従来技術における利得段を示す回路ブロック図である。
【図３】図３は、本発明による実施形態に従った測定装置における増幅回路の第１構成例を示す回路ブロック図である。
【図４】図４は、本発明による実施形態に従った測定装置における増幅回路の第２構成例を示す回路ブロック図である。
【図５】図５は、図４に示した増幅回路の正フェーズを示す回路ブロック図である。
【図６】図６は、図４に示した増幅回路の負フェーズを示す回路ブロック図である。
【図７】図７は、本発明による実施形態に従った測定装置における増幅回路の第３構成例を示す回路ブロック図である。
【図８】図８は、本発明による実施形態に従った測定装置における増幅回路の第４構成例を示す回路ブロック図である。
【発明を実施するための形態】
【００２５】
本発明による実施形態は、大まかに言えば、入力信号を２フェーズの両方で測定することでノイズを低減すると同時に、増幅器、利得設定減衰回路及び測定回路のオフセットを除去するように設計された測定装置である。こうした実施形態によれば、現在用いられている従来回路による測定に比較して、より安定した測定を行える。
【００２６】
図３は、本発明による実施形態に従った測定装置における増幅回路の第１構成例を示す回路ブロック図３００である。この例では、単一の増幅器Ａと、２つの抵抗器Ｒ1及びＲ2とを含み、２フェーズを用いて測定が行われる。図１と同様に、演算増幅器Ａの出力端子は、ＡＤＣのような測定回路（図示せず）に接続され、その出力電圧ＶOUTが測定される。測定回路が演算機能を有し、複数の測定値用いて演算可能としても良い。測定回路のオフセット電圧が、ＶMosとして図中に示されている。測定装置は、装置全体を制御する周知の制御手段（ＣＰＵなど、図示せず）も含む。測定回路に代わって、制御手段が測定回路からの測定値を受けて演算可能としても良い。
【００２７】
２フェーズの１つ目は正フェーズであり、この場合、スイッチ３０２〜３０６は、図示した状態にある。２つ目は負フェーズ（図示せず）であり、この場合には、スイッチ３０２〜３０６は、図示した状態からそれぞれの他方へと切り換えた位置にある。
【００２８】
スイッチ３０２〜３０６を切り換えると、入力電圧ＶINが反転し、これが抵抗器Ｒ1に印加される一方で、ＶOS及びＶT1は反転しない。２フェーズにおける出力電圧ＶOUTの測定値の差分を平均すると、ＶOS、ＶT1及びＶMosが原因のエラー（誤差）を相殺した結果が得られる。これによって、信号対ノイズ比（ＳＮ比）に関し、増幅器ノイズ及び測定回路ノイズを半分にしたものが効果的に得られる。
【００２９】
正フェーズにおいては、次の式に従って、出力電圧ＶOUT+と測定回路のオフセット電圧ＶMosを含む第１の測定電圧が測定回路において得られる。
【００３０】
【数７】
2014236513.tif 000009
【００３１】
負フェーズにおいては、次の式に従って、出力電圧ＶOUT-と測定回路のオフセット電圧ＶMosを含む第２の測定電圧が測定回路において得られる。
【００３２】
【数８】
2014236513.tif 000010
【００３３】
こうして、出力電圧ＶOUTは、次の式に従って数式７と数式８を引き算して平均することで演算により決定できる。数式９が示すように、数式７と数式８の差を取ることで、ＶOS、ＶT1及びＶMosが相殺され、出力電圧ＶOUTをより正確に表す値が得られることが理解できよう。また、２つの測定の両方で得られた入力電圧ＶINが平均化されることで、ノイズも低減される。
【００３４】
【数９】
2014236513.tif 000011
【００３５】
図４は、本発明による実施形態に従った測定装置における増幅回路の第２構成例を示す回路ブロック図４００である。図４に示す例は、図３に示したものと類似するが、増幅器Ｂを加えた点が異なり、これによって、電圧ＶOUTにオフセット・エラーを何ら加えることなく増幅器Ａのコモン・モードをなくすことができる。別の見方によれば、差動の出力電圧ＶOUTが得られる。よって、差動出力電圧ＶOUTを測定するために、差動に対応した測定回路（図示せず）が設けられる。また、３つのスイッチ３０２〜３０６の代わりに、４つのスイッチ４０２〜４０８が設けられている。
【００３６】
回路が正フェーズの場合には、図５に示すようにスイッチ４０２〜４０８が設定され、次の式に従って第１の測定電圧ＶMeas-Pが測定回路において得られる。
【００３７】
【数１０】
2014236513.tif 000012
【００３８】
回路が負フェーズの場合には、図６に示すようにスイッチ４０２〜４０８が切り換えられ、次の式に従って第２の測定電圧ＶMeas-Nが測定回路において得られる。
【００３９】
【数１１】
2014236513.tif 000013
【００４０】
従って、次の式に従って、数式１０から数式１１を引き算して平均することで、出力電圧ＶOUTを演算により決定できる。数式１２が示すように、数式１０と数式１２の差を取ることで、ＶOS-A、ＶOS-C、ＶT1及びＶMosが相殺され、出力電圧ＶOUTをより正確に表す値が得られることが理解できよう。また、２つの測定の両方で得られた入力電圧ＶINが平均化されることで、ノイズも低減される。
【００４１】
【数１２】
2014236513.tif 000014
【００４２】
この構成では、Ｌｏ入力信号は、正フェーズでは、減衰回路を介して供給される。従って、入力信号にあるコモン・モードは、電源コモンから筐体（アース・グラウンド）への寄生容量ＣPを充電することになる。この電流は、この第１フェーズ中に抵抗器Ｒ1を通して流れる。
【００４３】
オプション（必要に応じて設けても良い）のバッファ（ここでは増幅器Ｃ）は、コモン（グラウンド）への経路を低インピーダンスにするために追加しても良い。しかし、これによると、増幅器Ｃのオフセット電圧及びノイズ電圧が入力信号に加えられてしまう。この増幅器Ｃのオフセット電圧は、２フェーズの差を取ることによって相殺される。増幅器Ｃのノイズ電圧は、増幅器Ａのノイズ電圧と共に、実効値（ＲＭＳ）である。従って、この増幅器のノイズ品質は、回路全体の性能に対して重大な影響がある。このとき、入力信号のバイアス電流を低く維持するために、増幅器Ａは、通常、Ｊ−ＦＥＴ入力段を有している。これによって、そのノイズ電圧性能が、単位帯域幅（１Ｈｚ）あたりの電圧密度で、２ｎＶ／（Ｈｚ）1/2程度に制限されるように機能する。ここで、ｎＶは、ナノ・ボルト、また、（Ｈｚ）1/2は、Ｈｚのルート（平方根）を示す。
【００４４】
この例では、増幅器Ｃの入力端子が減衰回路に接続されるが、この減衰回路は、抵抗器ノイズを低く維持するために、抵抗器Ｒ1について、例えば、１００オーム未満の低インピーダンスを有している。従って、この低インピーダンスによって、増幅器Ｃをバイポーラ入力段とすることができる。演算増幅器には、ノイズ電圧の仕様が１ｎＶ／（Ｈｚ）1/2以下のものを用いても良い。ある実施形態では、増幅器Ａに２ｎＶ／（Ｈｚ）1/2の入力ノイズがある場合において、増幅器Ｃが１ｎＶ／（Ｈｚ）1/2であり、約２４％のノイズが回路に追加される。
【００４５】
図７は、本発明による実施形態に従った測定装置における増幅回路の第３構成例を示す回路ブロック図７００である。図７に示す例は、図４〜６に示した例と類似するが、オプションのバッファ（増幅器Ｃ）を回路に加える代わりに、ファラデー・ケージ（Faraday cage：本願では、ガードとも呼ぶ）７０２が回路の周囲に追加される。ガード７０２は、Ｌｏ入力に接続される。また、ガード７０２は、ガード７０２に結合された回路グラウンド（グラウンド１）と、筐体（アース・グラウンド）に結合されたガード７０２という形で、寄生容量ＣPをＣP1とＣP2に分割する。この構成では、複数の入力信号間のコモン・モードは、寄生容量ＣP2のみを充電し、結果として、充電電流が抵抗器Ｒ1を流れない。
【００４６】
図８は、本発明による実施形態に従った測定装置における増幅回路の第４構成例を示す回路ブロック図８００である。この例では、タップのノードを変更することによって、複数の利得を設定できる。これに代えて、又は、これに加えて、抵抗器列Ｒ1〜Ｒnを増幅器Ａ及びＢの間に供給し、任意の利得係数に応じて、抵抗器列Ｒ1〜Ｒnの端部において、図中の複数のスイッチを用いて、実質的に抵抗器を追加したり、抵抗器列Ｒ1〜Ｒnから抵抗器を減らしたりしても良い。なお、図８中の丸と×からなるオブジェクトは、スイッチを示す。
【００４７】
ここで、本発明のより具体的な概念の例を、以下でいくつか挙げてみることとする。
【００４８】
本発明の概念１は、測定装置であって、
第１入力端子（＋）と、第２入力端子（−）と、出力電圧ＶOUTを供給する出力端子とを有し、上記第１及び第２入力端子間にオフセット電圧ＶOSを有する演算増幅器（オペアンプ）と、
上記演算増幅器の上記出力端子に電気的に結合された第１端子と、第２端子を有する第１抵抗器Ｒ1と、
上記第１抵抗器の上記第２端子とグラウンド間に電気的に結合された第２抵抗器Ｒ2と、
上記演算増幅器の上記第１入力端子（＋）が第１入力信号源（Ｈｉ）に電気的に結合される第１状態と、上記演算増幅器の上記第２入力端子（−）が上記第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第１スイッチと、
上記演算増幅器の上記出力端子が上記演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記演算増幅器の上記出力端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第２状態とを有する第２スイッチと、
上記第２入力信号源（Ｌｏ）が上記第１抵抗器の上記第２端子に電気的に結合される第１状態と、上記第１入力信号源（Ｈｉ）が上記第１抵抗器の上記第２端子に電気的に結合される第２状態とを有する第３スイッチと、
上記出力電圧ＶOUTを測定する測定回路と
を具えており、
このとき、上記第１及び第２入力信号源間に入力電圧ＶINが存在し、上記第１抵抗器の上記第２端子に熱電圧（ＶT）が存在している。
【００４９】
本発明の概念２は、上記概念１の測定装置であって、上記測定装置は、上記第１、第２及び第３スイッチのそれぞれが上記第１状態にある場合に、正フェーズである。
【００５０】
本発明の概念３は、上記概念２の測定装置であって、上記測定装置が上記正フェーズの場合、上記出力電圧ＶOUTがＶOUT+であり、上記出力電圧ＶOUT+と上記測定回路のオフセット電圧ＶMosの合計が上記数式７に従って定められる。
【００５１】
本発明の概念４は、上記概念３の測定装置であって、上記測定装置は、上記第１、第２及び第３スイッチのそれぞれが上記第２状態にある場合に、負フェーズである。
【００５２】
本発明の概念５は、上記概念４の測定装置であって、上記測定装置が上記負フェーズの場合、上記出力電圧ＶOUTがＶOUT-であり、更に、上記出力電圧ＶOUT-と上記測定回路のオフセット電圧ＶMosの合計が上記数式８に従って定められる。
【００５３】
本発明の概念６は、上記概念５の測定装置であって、上記出力電圧ＶOUTが、上記数式９に従って定められる。
【００５４】
本発明の概念７は、測定装置であって、
第１入力端子（＋）と、第２入力端子（−）と、出力端子とを有し、上記第１及び第２入力端子間に第１オフセット電圧ＶOS-Aが存在する第１演算増幅器（オペアンプ）と、
上記第１演算増幅器の上記出力端子に電気的に結合される第１端子と、第２端子とを有する第１抵抗器Ｒ1と、
グランドに電気的に結合される第１入力端子（＋）と、第２入力端子（−）と、出力端子とを有し、上記第１及び第２入力端子間に第２オフセット電圧ＶOS-Bが存在する第２演算増幅器と、
上記第１抵抗器の上記第２端子と上記第２演算増幅器の上記出力端子との間に電気的に結合される第２抵抗器Ｒ2と、
上記第１演算増幅器の上記第１入力端子（＋）が第１入力信号源（Ｈｉ）に電気的に結合される第１状態と、上記第１演算増幅器の上記第２入力端子（−）が第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第１スイッチと、
上記第１演算増幅器の上記出力端子が上記第１演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記第１演算増幅器の上記出力端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第２状態とを有する第２スイッチと、
上記第１抵抗器の上記第２端子が上記第２入力信号源（Ｌｏ）に電気的に結合される第１状態と、上記第１抵抗器の上記第２端子が上記第２演算増幅器の上記第２入力端子（−）に電気的に結合される第２状態とを有する第３スイッチと、
上記第１演算増幅器の上記出力端子が上記第２演算増幅器の上記第２入力端子（−）に電気的に結合される第１状態と、上記第２演算増幅器の上記第２入力端子（−）が上記第１入力信号源（Ｈｉ）に電気的に結合される第２状態とを有する第４スイッチと、
上記第１及び第２演算増幅器の上記出力端子間の出力電圧ＶOUTを測定する測定回路と
を具えており、
このとき、上記第１及び第２入力信号源間に入力電圧ＶINが存在し、上記第１抵抗器の上記第２端子に熱電圧（ＶT）が存在する。
【００５５】
本発明の概念８は、上記概念７の測定装置であって、上記測定装置は、上記第１、第２、第３及び第４スイッチのそれぞれが上記第２状態にある場合に、正フェーズである。
【００５６】
本発明の概念９は、上記概念８の測定装置であって、上記測定装置が上記正フェーズの場合、上記出力電圧ＶOUTがＶOUT-Pであり、更に、上記出力電圧ＶOUT-Pと測定回路のオフセット電圧ＶMosの合計が上記数式１０に従って定められる。
【００５７】
本発明の概念１０は、上記概念９の測定装置であって、上記測定装置は、上記第１、第２、第３及び第４スイッチのそれぞれが上記第１状態にある場合に、負フェーズである。
【００５８】
本発明の概念１１は、上記概念１０の測定装置であって、上記測定装置が上記負フェーズの場合、上記出力電圧ＶOUTがＶOUT-Nであり、更に、上記出力電圧ＶOUT-Nと測定回路のオフセット電圧ＶMosの合計が、上記数式１１に従って定められる。
【００５９】
本発明の概念１２は、上記概念１１の測定装置であって、上記出力電圧ＶOUTが、上記数式１２に従って定められる。
【００６０】
本発明の概念１３は、上記概念７の測定装置であって、上記第２演算増幅器の上記第１入力端子と筐体（アース・グラウンド）との間にキャパシタンスを更に有することを特徴としている。なお、筐体とは、少なくとも増幅回路を収納している筐体である。また、増幅回路が測定装置の一部分であれば、測定装置の筐体である。
【００６１】
本発明の概念１４は、上記概念７の測定装置であって、上記測定装置の周囲に更にガードを具えている。
【００６２】
本発明の概念１５は、上記概念１４の測定装置であって、上記ガードがファラデー・ケージであることを特徴としている。
【００６３】
本発明の概念１６は、上記概念１４の測定装置であって、上記第２演算増幅器の上記第１入力端子と上記ガードとの間に、第１キャパシタンスを有し、上記ガードと筐体（アース・グラウンド）との間に、更に第２キャパシタンスを有することを特徴としている。
【００６４】
本発明の概念１７は、上記概念７の測定装置であって、上記第１及び第２抵抗器の間に電気的に配置される少なくとも１つの追加の抵抗器を更に具えている。
【００６５】
本発明の概念１８は、上記概念１７の測定装置であって、上記測定装置の周囲に、ガードを更に具えている。
【００６６】
図示した実施形態を参照しながら本発明の原理を説明してきたが、こうした原理から離れることなく、図示した実施形態の構成や詳細を変更したり、望まし形態に組み合わせても良いことが理解できよう。先の説明では、特定の実施形態に絞って説明しているが、別の構成も考えられる。特に、「本発明の実施形態によると」といった表現を本願では用いているが、こうした言い回しは、一般に実施形態として可能であること述べているに過ぎず、特定の実施形態の構成に限定することを意味するものではない。本願で用いているように、こうした用語は、別の実施形態に組み合わせ可能な同じ又は異なる実施形態を言及していると考えても良い。
【００６７】
本願の開示内容は例を示したものに過ぎず、本願で開示した原理から離れることなく、細かい点を追加、変更又は省略することによって、種々の変更が可能なことは明らかであろう。よって、本願発明は、本願で開示した実施形態に限定されるものではない。
【符号の説明】
【００６８】
３００  増幅回路の第１構成例
３０２  第１スイッチ
３０４  第２スイッチ
３０６  第３スイッチ
４００  増幅回路の第２構成例
４０２  第１スイッチ
４０４  第２スイッチ
４０６  第３スイッチ
４０８  第４スイッチ
７００  増幅回路の第３構成例
８００  増幅回路の第４構成例
Ｒ1  第１抵抗器
Ｒ2  第２抵抗器
ＶT  回路の熱電圧
ＶIN  入力電圧
ＶOS  演算増幅器の第１及び第２入力端子間のオフセット電圧
ＶOUT  利得段の出力電圧
ＶMos  測定回路のオフセット電圧
【図１】
2014236513.tif 000015
【図２】
2014236513.tif 000016
【図３】
2014236513.tif 000017
【図４】
2014236513.tif 000018
【図５】
2014236513.tif 000019
【図６】
2014236513.tif 000020
【図７】
2014236513.tif 000021
【図８】
2014236513.tif 000022