(57)【要約】【課題】安価でありながらミリ波帯での使用を可能にする半導体パッケージ容器を提供する。【解決手段】液晶ポリマーで構成される有底筒状の誘電筐体の底面部に、半導体チップ１０の信号端子との直接接合が可能な内部SIGパッド２０１，２０２と、内部GNDパッド３０１，３０２とを設ける。また、誘電筐体の底面部の背面に、内部SIGパッド２０１，２０２と一体作成された外部SIGパッド２０３，２０４、内部GNDパッド３０１と一体作成された外部GND３０３（及び内部GNDパッド３０２と一体作成された外部GNDパッド）を外部端子として設ける。内部GNDパッド３０１，３０２は、内部SIGパッド２０１，２０２と共にコプレーナ導波路を形成するとともに、空隙４０３による半導体チップ部分のインダクタンスを打ち消すための容量性リアクタンスをコプレーナ導波路に付加するものである。【選択図】図５
2014236053.tif 000002
【特許請求の範囲】
【請求項１】
セラミックを除く誘電体で構成される有底筒状の誘電筐体を有し、
前記誘電筐体の底面部に、半導体チップの信号端子との直接接合が可能な第１信号導体と、この第１信号導体と共にコプレーナ導波路を形成する第１接地導体とが設けられ、
前記誘電筐体の底面部の背面のうち、前記第１信号導体に対応する部位に第２信号導体が設けられ、さらに、前記第１接地導体に対応する部位に第２接地導体が設けられており、
前記第１信号導体と前記第２信号導体、及び、前記第１接地導体と前記第２接地導体が前記誘電筐体の底面部を貫通する孔を介して導通する、
半導体パッケージ容器。
【請求項２】
前記第１信号導体と前記第２信号導体、及び、前記第１接地導体と前記第２接地導体が、それぞれ、前記孔を介して一体に作成されている、
請求項１記載の半導体パッケージ容器。
【請求項３】
前記第１接地導体は、前記第１信号導体と対向する近接端部が、その対向する近接していない部分よりも短い形状に成形されている、
請求項１又は２記載の半導体パッケージ容器。
【請求項４】
前記第１信号導体が前記コプレーナ導波路の導波方向に複数設けられている、
請求項１、２又は３記載の半導体パッケージ容器。
【請求項５】
前記半導体チップが複数の信号端子を備えており、
前記複数の第１信号導体が、前記半導体チップの各信号端子の位置との距離が最短となる部位にそれぞれ設けられている、
請求項４記載の半導体パッケージ容器。
【請求項６】
前記誘電筐体が、ポリイミドまたは液晶ポリマーで構成されている、
請求項１ないし５のいずれかの項記載の半導体パッケージ容器。
【請求項７】
それぞれセラミックを除く誘電体で構成される有底筒状の誘電筐体と誘電蓋体とを有し、
前記誘電筐体の底面部に、半導体チップの信号端子に接合された第１信号導体と、この第１信号導体と共にコプレーナ導波路を形成する第１接地導体とが設けられ、
前記誘電筐体の底面部の背面のうち、前記第１信号導体に対応する部位に第２信号導体が設けられ、さらに、前記第１接地導体に対応する部位に第２接地導体が設けられており、
前記第１信号導体と前記第２信号導体、及び、前記第１接地導体と前記第２接地導体が、それぞれ、前記誘電筐体の底面部を貫通する孔を介して導通し、
前記半導体チップの周辺空間が前記誘電蓋体で封止される、
半導体装置。
【請求項８】
前記第１信号導体と前記半導体チップの信号端子とがハンダ又はフリップチップを介して接合されている、
請求項７記載の半導体装置。
【請求項９】
前記誘電筐体及び前記誘電蓋体が、ポリイミドまたは液晶ポリマーで構成されている、
請求項７又は８記載の半導体装置。
【請求項１０】
請求項７ないし９のいずれかの項記載の半導体装置を複数設けて成る電子機器であって、
各半導体装置が有する前記第２信号導体間、及び、前記第２接地導体間が、それぞれ面接合により導通する、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯やミリ波帯において使用される半導体装置、半導体チップ実装用の半導体パッケージ容器、及び、電子機器に関する。
【背景技術】
【０００２】
ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の半導体回路又はダイオード等の半導体素子（以下、これらを総称して「半導体チップ」という。）を実装した半導体装置のうち、高周波帯で使用されるものは、実装用基板に、アルミナなどのセラミックや、エポキシなどの樹脂が母材として用いられていた。半導体チップは、導電接着剤で実装用基板に固定された上で、配線用のＡｕ（金）ワイヤーと共に、樹脂で封止される。封止用の樹脂には、エポキシ系の熱硬化性樹脂が用いられていた。
【０００３】
しかし、実装用基板にセラミックを用いると、高周波帯のものでは微細加工が困難である上に、セラミック自体が高価なので、半導体装置の製造コストを低減させることができない。また、エポキシ系の熱硬化性樹脂は、それをマイクロ波やミリ波帯などの高い周波数を扱う電子機器において使用すると、その比誘電率及び誘電損失が問題となる。
【０００４】
例えば、エポキシは、１［ＭＨｚ］帯では、比誘電率が約３．８、誘電損失が０．０１６であり、１［ＧＨｚ］では、比誘電率が約３．８、誘電損失が０．０８０となる。従って、それを封止用の樹脂として使用すると、マイクロ波やミリ波帯では半導体装置の特性インピーダンスが変化し、所望の電気的特性が得られなくなる。
【０００５】
半導体チップの電気的特性に影響を与えないようにパッケージ化する観点からは、半導体チップが実装されるときの周辺環境を、比誘電率が１で、誘電損失が０の真空にするとともに、実装時にリアクタンスの変化が生じないことが理想的である。しかし、現実には、そのような周辺環境を実現するのは困難である。そのため、なるべく理想的な周辺環境に近づけるためには、半導体チップの周辺に封止用の樹脂を充填しない中空構造で、かつ、周波数に依存しない構造の半導体装置が望ましい。
【０００６】
特許文献１，２には、樹脂で封止しつつ中空構造にした半導体装置が開示されている。これらの半導体装置では、パッケージ容器を中空構造にしたことにより、高周波帯における比誘電率及び誘電損失の問題は緩和される。しかし、特許文献１，２に開示された半導体装置では、半導体チップと外部回路との接続がリード経由となる。このような構造では、高周波帯になるほど、リードによるインダクタンスが大きくなる。そのため、１０［ＧＨｚ］以上の高い周波数帯では、伝送線路のインピーダンスが大きくなり、これにより電気的特性、例えば反射特性が劣化するという課題が残る。
【０００７】
また、特許文献３には、リードの長さを短くした樹脂基板を利用した中空構造の半導体装置が開示されている。しかし、特許文献３に開示された半導体装置は、リードがパッケージ容器において樹脂内部を経由する構造となっている。そのため、３０［GHz］以上のミリ波での利用には向かないという課題が残る。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特公昭６３−１５２１５６号公報
【特許文献２】特開平１−２１５０４９号公報
【特許文献３】特開２００２−３３４９４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１，２，３に開示された半導体装置における課題として、上述した課題のほかに、半導体チップを実装する際の接合部材の厚みに起因する電気的特性、特に、伝送線路の特性インピーダンスの変動による信号の伝送特性の低下が挙げられる。半導体チップを基板に実装する際には、例えばフリップチップの場合、半導体チップを導電性接着剤などの接合部材で所定部位に接合させる。そうすると、半導体チップは、その接合部材の厚み分だけ、基板から高い位置に配置され、半導体チップと底基板との間に空隙ができる。
実装した部分に空隙があると、半導体チップの表面は、空気層で覆われることになるため、周辺の材料における影響を受けず、無損失の伝送線路を形成することになるが、半導体チップ上の導体は、周波数が高くなるとインダクタンスとして振舞うことになる。したがって、伝送線路としての特性インピーダンスが大きくなり、ある周波数以上になると良好な伝送特性が得られなくなる。
一方で、寄生容量低減のため、半導体チップ周辺の空隙は必要なものであり、空隙を保ったままインピーダンス変動を抑える必要がある。
【００１０】
本発明は、製造コストの低減が可能で、かつ、実装させる半導体チップをミリ波帯のような高周波帯域においても使用できる構造を持つ半導体パッケージ容器を提供することを主たる課題とする。
本発明の他の課題は、高周波帯における信号の伝送特性に優れた半導体装置及びこのような半導体装置を用いた電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明が提供する半導体パッケージ容器は、セラミックを除く誘電体で構成される有底筒状の誘電筐体を有し、前記誘電筐体の底面部に、半導体チップの信号端子との直接接合が可能な第１信号導体と、この第１信号導体と共にコプレーナ導波路を形成する第１接地導体とが設けられている。第１接地導体は、第１信号導体に隣設して１つ、あるいは、第１信号導体を挟んで一対設けられる。また、前記誘電筐体の底面部の背面のうち、前記第１信号導体に対応する部位に第２信号導体が設けられ、さらに、前記第１接地導体に対応する部位に第２接地導体が設けられている。そして、前記第１信号導体と前記第２信号導体、前記第１接地導体と前記第２接地導体が、それぞれ、前記誘電筐体の底面部を貫通する孔を介して導通するものである。
孔は、スルーホール、あるいは、その内側が導体で覆われたヴィアホールである。誘電筐体は、例えばポリイミドまたは液晶ポリマーで構成される。
【００１２】
また、本発明が提供する半導体装置は、上記の半導体パッケージ容器に半導体チップを実装し、かつ、半導体チップの周辺空間が誘電蓋体で封止されるものである。半導体チップは、一つの半導体パッケージ容器に複数チップ実装することができる。
本発明が提供する電子機器は、上記の半導体装置を複数設け、各半導体装置が有する前記第２信号導体間、及び、前記第２接地導体間が、それぞれ面接合により導通するものである。
【発明の効果】
【００１３】
本発明の半導体パッケージ容器は、有底筒状の誘電筐体を有するので、その開口部を蓋することで、半導体チップ周辺を容易に中空構造にすることができる。また、半導体パッケージ容器の底面部に設けた信号導体に半導体チップの信号端子を面接合するだけで配線が可能になるので、半導体チップの実装が容易になる。また、底面部のコプレーナ導波路により、広帯域にわたって良好な電気的特性、例えば伝送特性が得られる。また、半導体パッケージ容器内で使用される導体（電極等）が、ヴィアホール等の孔を介して底面部の背面側に存在するため、これを外部回路への接続用の端子として使用することができる。
これにより、基板等への実装が容易で広帯域にわたって良好な電気的特性を維持する半導体装置を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係る半導体パッケージ容器の内部構造例を示す上面図。
【図２】本実施形態に係る半導体パッケージ容器の背面図。
【図３】本実施形態に係る半導体パッケージ容器におけるヴィアホールの配置説明図。
【図４】図３において半導体チップを実装し、誘電筐体の開口部を誘電蓋体で蓋した状態のＡ−Ａ断面図。
【図５】図３において半導体チップを実装し、誘電筐体の開口部を誘電蓋体で蓋した状態のＢ−Ｂ断面図。
【図６】内部GNDパッドの有無における使用周波数と反射特性を示すグラフ。
【図７】内部GNDパッドの形状の変形例。
【図８】内部GNDパッドの形状の変形例。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態例を説明する。
図１は、本実施形態による半導体パッケージ容器の内部構造例を示す上面図である。図２は、この半導体パッケージ容器の背面図である。図３は、この半導体パッケージ容器に形成されるヴィアホールの配置説明図である。
【００１６】
この半導体パッケージ容器は、高周波帯で使用する半導体チップを、図１に破線で示す位置に実装するものである。半導体チップは、本実施形態では２つの信号端子を有する単向性素子である場合について説明する。
【００１７】
本実施形態の半導体パッケージ容器は、アルミナなどのセラミックを除く誘電体、例えば液晶ポリマーを用いて作成することができる。液晶ポリマーは、１０［ＧＨｚ］帯では比誘電率が約３、誘電損失が０．００２である。従って、１０［ＧＨｚ］以上の周波数帯域においても比較的低損失となる。また、セラミックに比べて微細加工が容易である。そのため、高周波帯で所要の電気特性を得る上で、セラミックよりも格段に安価に加工することができる。
【００１８】
半導体パッケージ容器は、以下のようにして製造することができる。
まず、図１に示すように、液晶ポリマーを主材料とする底基板１１を用意する。そのサイズは、長辺サイズが１．６［ｍｍ］，短辺サイズが１．２［ｍｍ］である。厚みは０．０２５［ｍｍ］である。この底基板１１の表面の外周部分に、高耐熱接着剤１２により、積層基板１３を接合する。積層基板１３もまた、液晶ポリマーを主材料として構成される。このようにして、底基板１１と積層基板１３とで誘電筐体を構成する。誘電筐体は、底基板１１の表面のうち積層基板１３が接合される外周以外の部分が底面部となる有底筒状をなす。「有底筒状」とは、底面部と側壁部とを有し、底面部に対向する部分が開口している矩形筒、円筒又はこれらに類似する形状である。この有底筒状の誘電筐体の内壁は、必ずしも矩形である必要はないが、図示のように矩形のものとする場合、その長辺サイズは１．３［ｍｍ］、短辺サイズは０．９［ｍｍ］である。
【００１９】
上記のように有底筒状の誘電筐体を製造した後、あるいは積層基板１３を接合する前の底基板１１の段階で、誘電筐体の底面部（底基板１１の場合は、底面部に相当する面部）に、コプレーナ導波路（Coplanar Waveguide）を設ける。コプレーナ導波路は、信号導体の両側又は片側に接地導体を配した構造の導波路であり、信号導体から接地導体に向かう方向の電界と、信号導体の周囲を囲む方向の磁界によって電磁波を伝送させるものである。
【００２０】
本実施形態では、コプレーナ導波路の導波方向に、実装対象となる半導体チップ１０の信号端子１０１，１０２と面接合する２つの内部SIGパッド(第１信号導体)２０１，２０２を並べて設ける。内部SIGパッド２０１，２０２は、図示のように矩形状のものとする場合、その長辺サイズは０．３［ｍｍ］である。その短辺サイズは設置数に依存するが、２つの場合は長辺サイズよりも多少小さいものとなる。
【００２１】
また、内部SIGパッド２０１，２０２を挟んで対称に、凸状の一対の内部GNDパッド(第１接地導体)３０１，３０２の突起部を、それぞれ２つの内部SIGパッド２０１，２０２に対向させる。このとき、内部SIGパッド２０１，２０２は内部GNDパッド３０１，３０２に最も近い部分の端部においてそれぞれ所定の間隙を確保して対向させる。この間隙は０．０２［ｍｍ］である。内部GNDパッド(第１接地導体)３０１，３０２の突起部（凸部）を除く矩形部の長辺サイズは０．７６［ｍｍ］、短辺サイズは０．３［ｍｍ］、突起部の突起サイズは０．１４［ｍｍ］である。内部GNDパッド(第１接地導体)３０１，３０２の
うち、内部SIGパッド２０１，２０２と対向する近接端部（図１のＬ２で表される端部）は、その対向する近接していない部分（図１のＬ１で表される端部）よりも短い形状に成形されている。その理由については後述する。
この内部SIGパッド２０１，２０２と一対の内部GNDパッド３０１，３０２により、コプレーナ導波路が形成される。
なお、内部SIGパッド２０１，２０２と内部GNDパッド(第１接地導体)３０１，３０２は、それぞれ同じ厚みのパッド状導体である。
【００２２】
内部GNDパッド３０１，３０２の形状及びサイズは、実装する半導体チップ１０の形状及びサイズに応じて変えることができる。これは、内部GNDパッド３０１，３０２を設ける目的が、半導体チップ１０を実装する際に生じるインダクタンスを打ち消すことにあるためである。具体的には、外部GNDパッド３０１，３０２と内部SIGパッド２０１，２０２との間隙に応じて、コプレーナ導波路に、容量性リアクタンスを付加するためである。付加する容量性リアクタンスの大きさは、半導体チップ１０の実装時の状態に応じて変わる。これについては後述する。
【００２３】
また、図２に示されるように、誘電筐体の底面部の背面、すなわち、底基板１１の裏面のうち、内部SIGパッド２０１に対応する部位に、外部SIGパッド(第２信号導体)２０３を設け、内部SIGパッド２０２に対応する部位に、外部SIGパッド（同）２０４を設ける。さらに、内部GNDパッド３０１に対応する部位に、外部GNDパッド(第２接地導体)３０３を設け、内部GNDパッド３０２に対応する部位に外部GNDパッド（同）３０４を設ける。「対応する部位」は、必ずしも底基板１１を挟んで対称となる部位である必要はなく、底基板１１を挟んで一部が重なる部位であって良い。
内部SIGパッド２０１，２０２、内部GNDパッド３０１，３０２、外部SIGパッド２０３，２０４、外部GNDパッド３０３，３０４は、それぞれ銅（Cu）を主材料とする膜体である。
【００２４】
そして、内部SIGパッド２０１と外部SIGパッド２０３、内部SIGパッド２０２と外部SIGパッド２０４、内部GNDパッド３０１と外部GNDパッド３０３、内部GNDパッド３０２と外部GNDパッド３０４を、図３に例示される複数のヴィアホール２０５，２０６，３０５，３０６を介して導通させる。各ヴィアホール２０５，２０６，３０５，３０６は、底基板１１を貫通する孔の内側が導電体で形成されるもので、公知のVIA電極として機能する。
【００２５】
なお、予め底基板１１にスルーホールだけを穿設しておき、内部SIGパッド２０１，２０２を作成する際に、このスルーホールを通じて回り込む導体により外部SIGパッド２０３，２０４をも一体的に作成するようにしても良い。内部GNDパッド３０１，３０２についても同様であり、予め底基板１１にスルーホールだけを穿設しておき、内部GNDパッド３０１，３０２を作成する際に、スルーホールを通じて回り込む導体により、外部GNDパッド３０３，３０４をも一体的に作成するようにしても良い。このようにすれば、パッド間を導通させるときのインピーダンス不整合に伴う半導体チップ１０の電気的特性の劣化を回避することができる。
【００２６】
このようにして、誘電筐体の底面部とその背面側に、共に導体部分が露出するコプレーナ導波路を有する半導体パッケージ容器を製造することができる。外部SIGパッド２０３，２０４及び外部GNDパッド３０３，３０４は、この半導体パッケージ容器の外部端子として使用することができる。
【００２７】
この半導体パッケージ容器に半導体チップ１０を実装するときは、その半導体チップ１０の信号端子１０１と内部SIGパッド２０１、半導体チップ１０の信号端子１０２と内部SIGパッド２０２を、それぞれハンダにより面接合させる。これにより、両者を最短距離で接合させることができる。その後、積層基板１３の上端部と誘電蓋体１５とを高耐熱接着剤１４で接合する。これにより、上記の空隙を含む半導体チップ１０の周辺空間が誘電蓋体１５で封止される。
なお、ハンダによる接合に代えて、フリップチップ実装の接合方法を用いることもできる。フリップチップ実装の接合方法とは、アレイ状に並んだバンプと呼ばれる突起状の端子によって、一方の端子と他方の端子とを電気的に接合する接合方法である。
【００２８】
図４は、図３において半導体チップ１０を実装し、誘電筐体の開口部を誘電蓋体１５で蓋した状態のＡ−Ａ断面図、図５はそのＢ−Ｂ断面図である。つまり、図４及び図５は、半導体パッケージ容器に半導体チップ１０を実装した半導体装置の側部断面構造例を示している。
図４では、内部SIGパッド２０１と外部SIGパッド２０３、内部GNDパッド３０１と外部GNDパッド３０３、内部GNDパッド３０２と外部GNDパッド３０４が、それぞれ一体的に作成された例が示されている。また、図４及び図５では、底基板１１の表面外周に、高耐熱接着剤１２により、矩形枠状の積層基板１３が接合され、この積層基板１３以外の部分が底面部となる有底筒状の誘電筐体になっていることが示されている。また、内部SIGパッド２０１，２０２上に半導体チップ１０がハンダ層４０１，４０２を通じて面接合されること、及び、積層基板１３の上端面に高耐熱接着剤１４で誘電蓋体１５が接合されることが示されている。底基板１１の背面から誘電蓋体１５の上面までの高さは、０．５［ｍｍ］となる。
【００２９】
図５を参照すると、半導体チップ１０の底基板１１に対向する面のうち、２つの内部SIGパッド２０１，２０２に対向しない面と、それに対向する底基板１１の表面との間の空間が空隙４０３となる。半導体チップ１０は、底基板１１の表面から内部SIGパッド２０１，２０２の厚み及びハンダ層４０１，４０２の分だけ高い位置に配置されることになる。その結果、半導体チップ１０のうち底基板１１と対向する部分を伝送線路と見立てた場合、半導体チップ１０を実装した部分において特性インピーダンスが大きくなる。このため、従前のパッケージ容器のように、使用できる周波数領域が低域の周波数に限られてしまう。これは、ミリ波帯のような高い周波数では、ハンダ層４０１，４０２の厚みや内部SIGパッド２０１，２０２の厚みに応じて大きくなる空隙４０３の部分により、半導体チップ１０に存在する伝送線路に直列に追加されるインダクタンスとして作用するためである。一方で、半導体チップ１０の寄生容量低減のため、空隙は必要なものであり、空隙を保ったまま特性インピーダンスの増加を抑える必要がある。
【００３０】
本実施形態では、このインダクタンスを打ち消すために内部GNDパッド３０１，３０２を設ける。つまり、インダクタンスに対して並列に容量性リアクタンスが接続されるようにする。そのため、特性インピーダンスの増加が抑えられるので、半導体チップ１０の実装に起因して、使用できる周波数領域が低くなる現象を防止することができる。
【００３１】
また、内部GNDパッド３０１，３０２のうち、突起部の先端の一部が内部SIGパッド２０１，２０２と対向する。例えば、内部GNDパッド３０１でいえば、内部SIGパッド２０１と対向する近接端部（図１のＬ２）が、対向する近接していない部分（図１のＬ１）よりも短い形状に成形されている。これは、対向する部分の容量と、パッドのエッジ間の端部効果による容量の度合いにより、広帯域化へのコントロールを行うためである。これにより、実装する半導体チップ１０の形状及びサイズに応じて、フレキシブルに対応することができる。
【００３２】
本発明者らは、本実施形態の半導体パッケージ容器について、その底面部に内部GNDパッド３０１，３０２を設けた場合と設けない場合の相違について、シミュレーションを行った。その結果のグラフを図６に示す。図６の縦軸は反射特性［ｄＢ］、横軸は周波数［ＧＨｚ］である。反射特性［ｄＢ］は、小さいほど（負の数値が大きいほど）信号成分の反射が小さいことを示している。図６において、グラフ下部の反射特性７２は、内部GNDパッド３０１，３０２を設けた場合の例である。グラフ上部の反射特性７１は、内部GNDパッド３０１，３０２を設けない場合の例である。
【００３３】
図６を参照すると、内部GNDパッド３０１，３０２を設けた場合は、−１５［ｄＢ］以下の反射特性となる周波数領域が１０５［ＧＨｚ］程度まで拡がっている。これに対し、内部GNDパッド３０１，３０２が無い場合、実用的なレベルの反射特性が得られる周波数は４０［ＧＨｚ］程度までである。このように、内部GNDパッド３０１，３０２により付加される容量性リアクタンスの効果は、使用可能周波数の広帯域化を図る上で絶大であることがわかる。
【００３４】
このように、本実施形態では、液晶ポリマー製の有底筒状の誘電筐体を構成するとともに、積層基板１３の上端面を高耐熱接着剤１４で誘電蓋体１５を接合するので、封止用樹脂を用いない中空構造の半導体パッケージ容器を実現することができる。
【００３５】
また、液晶ポリマーを主材料としたので、１０［ＧＨｚ］以上の周波数帯域においても低損失の半導体パッケージ容器を製造することができる。さらに、セラミックに比べて微細加工が容易なので、格段に安価な半導体パッケージ容器を製造することができる。
【００３６】
また、半導体チップ１０との配線にリード線を用いないことから、高周波帯でのインダクタンスの影響を考慮する必要がなくなる。また、内部GNDパッド３０１，３０２により容量性リアクタンスが付加されるため、内部SIGパッド２０１，２０２及びハンダ層４０１，４０２の厚み、空隙４０３の大きさの影響を緩和し、１００［ＧＨｚ］を超えるまで優れた反射特性を維持する半導体パッケージ容器を実現することができる。
【００３７】
また、外部SIGパッド２０３,２０４、外部GNDパッド３０３，３０４を外部端子として使用することができる。そのため、実装する半導体チップ１０への信号等の供給または取り出しを、すべて半導体パッケージ容器の裏面で行うことができ、電子機器への実装が容易となる。
【００３８】
これにより、信号の伝送特性に優れ、かつ電子機器への組み込みが容易な半導体装置を安価に製造することができる。この半導体装置は、半導体チップ１０の信号端子と内部SIGパッド２０１，２０２とをハンダ又はフリップチップ実装のように直接接合しているので、半導体チップ１０を接着剤を用いずに実装することができ、製造工程を簡略化することができる。
【００３９】
なお、本実施形態では、半導体チップ１０として、信号端子が２つの単向性素子を用いた場合の例を説明したが、１つの信号端子、あるいは３つ以上の信号端子を有する半導体チップを実装することもできる。また、１つの半導体パッケージ容器内に、複数の半導体チップを実装可能なマルチチップモジュール型の半導体パッケージ容器にすることもできる。これらの場合、内部SIGパッドは、個々の信号端子と最短となる部位に、それぞれ複数設ければ良い。３つ以上の内部SIGパッドを設ける場合は、コプレーナ導波路の導波方向に一列に並べることになる。
【００４０】
また、本実施形態では、一対の内部GNDパッド３０１，３０２によりコプレーナ導波路を形成する場合の例を説明したが、内部GNDパッドを一つとし、外部GNDパッドだけ２つにしても良い。あるいは、外部GNDパッドも一つだけとしても良い。
【００４１】
また、本実施形態では、半導体パッケージ容器の誘電筐体及び誘電蓋体１５を液晶ポリマーで製造した場合の例を示したが、液晶ポリマーに代えてポリイミドを用いて誘電筐体及び誘電蓋体１５を製造しても良い。ポリイミドは、１４．５［ＧＨｚ］帯では比誘電率が約３．２、誘電損失が０．００５であり、微細加工も容易なので、液晶ポリマーを用いた場合と同様の効果を奏することができる。
【００４２】
また、本実施形態では、内部GNDパッド３０１，３０２をそれぞれ凸状にした例について説明したが、上述したとおり、内部GNDパッド３０１，３０２は、内部SIGパッド２０１，２０２と対向する近接端部がその対向する近接していない部分よりもやや短い形状でも良いので、図７のように台形になっても良い。
また、半導体チップ上の導体幅が狭い場合には、図８に示すように凸状部分の先端が、内部SIGパッド２０１、２０２の対向領域内にあっても良い。
【産業上の利用可能性】
【００４３】
本発明は、無線端末装置、基地局装置、無線計測装置、レーダー装置に利用される半導体装置又は半導体パッケージ容器として利用することができる。安価で信頼性の高い無線端末装置、基地局装置、無線計測装置、及びレーダー装置を製造する上で、本発明の特徴点は、絶大な威力を発揮するものである。
【符号の説明】
【００４４】
１０・・・半導体チップ、１１・・・底基板、１２，１４・・・高耐熱接着剤、１３・・・積層基板、１５・・・誘電蓋体、２０１，２０２・・・内部SIGパッド、２０３，２０４・・・外部SIGパッド、３０１，３０２・・・内部GNDパッド、３０３，３０４・・・外部GNDパッド、４０３・・・空隙。
【図１】
2014236053.tif 000003
【図２】
2014236053.tif 000004
【図３】
2014236053.tif 000005
【図４】
2014236053.tif 000006
【図５】
2014236053.tif 000007
【図６】
2014236053.tif 000008
【図７】
2014236053.tif 000009
【図８】
2014236053.tif 000010