(57)【要約】【課題】  改良した照明用のＬＥＤ駆動回路及び方法を提供する。【解決手段】  フライバックタイプのスイッチ動作される電流調整器がＡＣ信号から派生される整流されたＤＣ信号を受け取るべく結合されている一次変圧器巻線を包含している。パワートランジスタのドレインが該一次巻線へ結合されており、該パワートランジスタのソースは比較回路の入力及び一次変圧器巻線検知抵抗へ結合されている。該パワートランジスタの制御端子は該比較回路の出力へ結合されている。コンデンサが該微分回路の別の入力へ第１コンデンサ端子における印加のために可変基準信号を格納する。該可変基準信号は該比較回路により該検知抵抗によって発生される巻線電流信号と比較される。注入回路が該整流されたＤＣ信号から派生されたＡＣ信号を該コンデンサの第２端子へ印加して該格納されている可変基準信号を変調させる。調整器がＬＥＤを駆動するために結合されている。【選択図】  図１
2014116307.tif 000002
【特許請求の範囲】
【請求項１】
ＡＣ信号から派生された整流されたＤＣ信号を受け取る第１端子を具備しており且つ第２端子を具備している一次巻線を包含している変圧器、
第１入力と、第２入力と、出力とを具備している比較回路、
該一次巻線の第２端子へ結合されている第１導通端子を具備しており、該微分回路の第１入力へ結合されている第２導通端子を具備しており、更に該比較回路の出力へ結合されている制御端子を具備しているパワートランジスタ、
該比較回路の第２入力へ結合されている第１端子を具備しており且つ第２端子を具備しているコンデンサ、
該整流されたＤＣ信号から派生されたＡＣ信号を該コンデンサの第２端子へ印加する注入回路、
を有している回路。
【請求項２】
該比較回路の出力と該パワートランジスタの制御端子との間に結合されているＰＷＭ論理回路、
を更に有している請求項１記載の回路。
【請求項３】
該比較回路の第２端子へ結合されている電流供給回路、
該比較回路の第２入力へ結合されている電流吸い込み回路、
を更に有している請求項１記載の回路。
【請求項４】
該電流吸い込み回路を選択的に動作させる制御回路、
を更に有している請求項３記載の回路。
【請求項５】
該変圧器が二次巻線を更に有しており、且つ本回路が、
該二次巻線によって負荷へ送られる電流を検知する検知回路を、
更に有している請求項４記載の回路。
【請求項６】
該検知回路が該変圧器上の補助巻線を有している請求項５記載の回路。
【請求項７】
該制御回路が該電流吸い込み回路を動作させることによって該負荷への該二次巻線による電流送給の検知回路の検知に応答する請求項５記載の回路。
【請求項８】
該制御回路が該電流吸い込み回路を不動作とさせることによって該負荷への該二次巻線による電流送給を検知するための検知回路の不検知に応答する請求項７記載の回路。
【請求項９】
該パワートランジスタの第２導通端子と該比較回路の第１入力との間に結合されているフィードバック抵抗を更に有している請求項１記載の回路。
【請求項１０】
該比較回路が比較器を有している請求項１記載の回路。
【請求項１１】
ＡＣ信号から派生された整流されたＤＣ信号を受け取る第１巻線、
該第１巻線と直列に結合されており且つ該第１巻線において検知した電流を表す第１信号を発生する電流検知抵抗、
該第１信号を可変基準値を提供する第２信号と比較する比較回路、
該可変基準値を格納し、該比較回路へ結合されている第１端子を具備すると共に第２端子を具備しているコンデンサ、及び
該整流されたＤＣ信号から派生されたＡＣ信号を該可変基準値を格納しているコンデンサの第２端子へ印加する注入回路、
を有している回路。
【請求項１２】
該第１巻線及び電流検知抵抗と直列に結合されているスイッチング回路を更に有しており、該スイッチング回路の活性化が該比較回路から出力される信号に応答して制御される請求項１１記載の回路。
【請求項１３】
該コンデンサの第１端子に結合されている電流供給回路、
該コンデンサの第１端子に結合されている電流吸い込み回路、
を更に有している請求項１１記載の回路。
【請求項１４】
該電流吸い込み回路を選択的に動作させる制御回路を更に有している請求項１３記載の回路。
【請求項１５】
該第１巻線に磁気的に結合されている第２巻線を更に有しており、且つ本回路が該第２巻線によって負荷へ送給される電流を検知する検知回路を更に有している請求項１４記載の回路。
【請求項１６】
該検知回路が該第１巻線に磁気的に結合されている第３巻線を有している請求項１５記載の回路。
【請求項１７】
該制御回路が該電流吸い込み回路を動作させることにより該第２巻線によって該負荷へ送られる電流の検知回路の検知に応答する請求項１５記載の回路。
【請求項１８】
ＡＣ信号から派生された整流されたＤＣ信号を受け取るべく結合されている第１巻線における電流を検知し、
可変基準信号をコンデンサ上に格納し、
該第１巻線における検知した電流を該可変基準信号と比較し、
該比較に応答して該第１巻線における電流の流れを制御し、
該格納されている可変基準信号を変調させるために該整流されたＤＣ信号から派生したＡＣ信号を注入する、
ことを包含している方法。
【請求項１９】
該制御することが、該比較に応答して該第１巻線と直列に結合されているトランジスタを選択的に動作させることを包含している請求項１８記載の方法。
【請求項２０】
該コンデンサ内に電流を供給し、
該コンデンサから選択的に電流を吸い出す、
ことを更に包含している請求項１８記載の方法。
【請求項２１】
第２巻線によって負荷へ送給される電流を検知することを更に包含しており、該第２巻線が該第１巻線に磁気的に結合している請求項２０記載の方法。
【請求項２２】
選択的に吸い出すことが、該負荷へ送給される電流を検知することに応答して選択的に吸い出すことを包含している請求項２１記載の方法。
【請求項２３】
検知することが、該第１及び第２巻線に磁気的に結合されている第３巻線によって検知することを包含している請求項２０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明適用例における発光ダイオード（ＬＥＤ）を駆動するために使用されるようなオフライン定電流ドライバ回路に関するものである。
【背景技術】
【０００２】
ＬＥＤ照明は白熱、ハロゲン、蛍光、及びガス／アークランプと比較して多くの潜在的な利点を提供するものである。何故ならば、少なくとも、この様な照明は一層長い寿命を有しており、水銀を有しておらず、且つ効率の早い革新的な改善を有しているからである。当業者等は白熱ランプの使用を禁止するか又は制限する世界中を介しての動きを注目している。ＬＥＤ照明は有効な置換物であるとして見られている。しかしながら、特に低電力バルブにおいてのＬＥＤ照明の使用に対する主要な問題点は、各バルブ内に包含されねばならないドライバ回路の寸法及びコストである。
【０００３】
オフラインＬＥＤドライバに対して最も一般的に使用されるトポロジーはフライバックトポロジーである。一次側においては、電力変換のために制御器及びディスクリートなパワー装置が必要である。正確且つ一定のＬＥＤ電流を持つために、ドライバ回路は、典型的に、二次側ＬＥＤ電流フィードバックを使用する。検知信号を二次側から分離バリアを超えて一次側制御器へ転送するために光学的結合器も必要である。低ワットバルブの場合には、この二次側及びフィードバックコンポーネントが問題となる場合がある。何故ならば、必要な回路コンポーネントを包含するためにバルブ内に使用可能な空間が殆ど無いからである。
【０００４】
この問題に対する解決方法は一次側制御を使用することである。当業者が理解するように、一次側制御トポロジーは一次側を介してのＬＥＤ電流を調整する。一次側制御を実現するための一つの簡単な方法は、フライバックにおいて一定のパワー制御を与えることである。一定パワー制御に対するこの解決方法の一つの欠点は、ＬＥＤ順方向電圧が変化する場合にはＬＥＤ電流が一定でない場合があるということである。別のアプローチは、アナログ回路又はデジタル回路を介してのデューティサイクル及び一次側ピーク電流を検知することにより二次側出力電流フィードバックを推測することである。例えば、ＬＥＤ電流は、一次電流のピーク値をサンプリングし且つ二次側ダイオード導通期間を検知することによって計算することが可能である。この解決方法では２つの主要な懸念事項がある。第１に、一次側電流のピーク値を測定するためには高速サンプル・ホールド回路が必要である。第２に、電流測定において誤差を導入する実際のスイッチングに対するサンプル・ホールド間に時間遅れがある。一次側制御に対する更に別のアプローチにおいて、一次側電流基準が出力電流を制御するために直接的に使用される。有益的なことであるが、このことは、サンプル・ホールド回路に対する必要性を取り除き、且つ回路の全体的な寸法及びコストの減少が、高電圧アバランシェ耐久型パワーＭＯＳＦＥＴを制御器回路と統合することによって達成される。しかしながら、この解決方法はＤＣ電圧入力に対してのみ使用可能であるに過ぎない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
外部コンポーネントの数を最小とし且つコンパクトで費用効果的な解決を与えるために高度に集積化されたドライバ回路によって実現される費用効果的な力率補正（power factor correction）機能に対する必要性が当該技術において存在している。
【課題を解決するための手段】
【０００６】
１実施例においては、回路が、ＡＣ信号から派生され整流されたＤＣ信号を受け取る形態とされている第１端子を具備しており且つ第２端子を具備している一次巻線を含む変圧器、第１入力と、第２入力と、出力とを具備している微分回路、該一次巻線の第２端子へ結合されている第１導通端子を具備しており且つ該微分回路の第１入力へ結合されている第２導通端子を具備しており更に該微分回路の出力へ結合されている制御端子を具備しているパワートランジスタ、該微分回路の第２入力へ結合されている第１端子を具備しており且つ第２端子を具備しているコンデンサ、及び該整流されたＤＣ信号から派生されるＡＣ信号を該コンデンサの第２端子へ印加する形態とされている注入回路、を有している。
【０００７】
１実施例において、回路が、ＡＣ信号から派生され整流されたＤＣ信号を受け取るべく結合されている第１巻線、該第１巻線と直列に結合されており且つ該第１巻線において検知される電流を表す第１信号を発生する形態とされている電流検知抵抗、該第１信号を可変基準値を提供する第２信号と比較する形態とされている比較回路、該可変基準値を格納する形態とされており該比較回路へ結合されている第１端子を具備すると共に第２端子を具備しているコンデンサ、及び該整流したＤＣ信号から派生されるＡＣ信号を該可変基準値を格納している該コンデンサの第２端子へ印加する形態とされている注入回路、を有している。
【０００８】
１実施例において、方法が、ＡＣ信号から派生され整流されたＤＣ信号を受け取るべく結合されている第１巻線内における電流を検知し、可変基準信号をコンデンサ上に格納し、該第１巻線において検知された電流を該可変基準信号と比較し、該比較に応答して該第１巻線における電流の流れを制御し、且つ該格納されている可変基準信号を変調させるため該整流されたＤＣ信号から派生されたＡＣ信号を注入する、ことを包含している。
【図面の簡単な説明】
【０００９】
【図１】一次制御回路を具備するＬＥＤライトを例示した概略図。
【図２】（Ａ）及び（Ｂ）は一次制御回路の電源に対する夫々の回路図。
【図３】図１の一次制御回路のスイッチング期間に対するタイミングを示した概略図。
【図４】入力電流波形を例示したグラフ図。
【図５】一次制御回路と力率補正を具備するＬＥＤライトを例示した概略図。
【図６】図５のＬＥＤライトに対する動作波形を例示した概略図。
【図７】図５のＬＥＤライトに対する動作波形を例示した概略図。
【図８】図５のＬＥＤライトに対する動作波形を例示した概略図。
【図９Ａ】ＡＣ幹線電圧レベルの範囲にわたる動作波形を例示した概略図。
【図９Ｂ】ＡＣ幹線電圧レベルの範囲にわたる動作波形を例示した概略図。
【図９Ｃ】ＡＣ幹線電圧レベルの範囲にわたる動作波形を例示した概略図。
【図１０】力率・線間電圧のグラフ。
【図１１】全高調波歪・線間電圧のグラフ。
【図１２】ドライバ回路の代替的形態を例示した概略図。
【図１３】ドライバ回路の代替的形態を例示した概略図。
【発明を実施するための形態】
【００１０】
図１を参照すると、それは、入力パワー端子１２，１４と、一次制御回路とを具備するＬＥＤライト１０を例示している。点線はライトパッケージの範囲を表しており、該パッケージは所望の照明適用例又は取り付け冶具に対して適切な形態及び任意の形状を有することが可能であることが理解され、且つ更に該パッケージはライトバルブ即ち電球の形態を取ることが可能であることが理解される。ＬＥＤライト１０はパワー端子１２，１４を包含しており、それらはＡＣ幹線等の供給源へ接続する形態とされている（その１例は、バルブ型パッケージの形式においては、ソケット接続に適した端子を有している）。一次制御回路用の内部電源１１は、端子１２，１４へ結合されており、且つＡＣ幹線への接続をサポートしており且つフューズと、ブリッジ回路と、フィルター回路（コンデンサとインダクタとを使用）とを包含している図２（Ａ）及び（Ｂ）に示したタイプの回路を使用して、正供給端子１２’及び負供給端子１４’に整流されたＤＣ供給入力Ｖｉｎ（ＡＣ幹線におけるＡＣ信号から派生）を発生する形態とされている。
【００１１】
ライト１０の一次制御回路は、電源１１へ接続されている照明回路１３を有している。照明回路１３は以下の主要コンポーネントを有しており、即ち、ドライバ回路２０、変圧器２２、ダイオード２４、第１コンデンサ２６、複数個のＬＥＤ２８、第１抵抗３０、第２コンデンサ３２、第２抵抗３４、及び第３抵抗３６である。理解されるように、その他のコンポーネントも存在する場合があるが、図示されていない。
【００１２】
ドライバ回路２０は当業者に既知の従来の一次制御形態のものである。回路２０は、ドレイン端子４０と、ソース端子４２と、消磁検知端子４４と、電流基準端子４６と、を包含している。ドライバ回路２０は、更に、電源及び接地端子を包含しているが、それらは明示的に図示されてはいない。該ドライバ回路は、更に、その他の特徴の設置に関連して外部回路の接続をサポートする付加的な端子を包含することが可能である。本書において与えられるドライバ回路２０の例示及びその動作説明は、記載される実施例及び特徴の理解に必要な回路の基本動作に関する情報を与えるものである。
【００１３】
ドライバ回路２０は、好適には、１個又はそれ以上の集積回路装置として実現される。この様な実現例の１例はＳＴマイクロエレクトロニクスによって提供されているＨＶＬＥＤｘｘｘファミリーの集積回路チップである。同様の構成及び動作のその他のドライバ回路も当該技術において既知である。
【００１４】
ドライバ回路２０はＮチャンネルパワーＭＯＳＦＥＴ５０を包含しており、そのドレインはドレイン端子４０へ接続されており且つそのソースはソース端子４２へ接続されている。ＭＯＳＦＥＴ５０のゲートは、電流比較回路として構成されている比較器５２のような比較回路の出力へ結合されている。比較器５２の正入力端子はＭＯＳＦＥＴ５０のソースへ接続されている（その接続は、多分、フィードバック抵抗を包含しているが、明示的には例示されておらず、図１２を参照のこと）。比較器５２の負入力端子（ノードＦＢにおける）は可変基準電圧Ｖｃを受け取るべく接続されている（この基準電圧は、定電流調整期間中にパワーＭＯＳＦＥＴのピークドレイン電流に対する基準として使用される定電流調整ループ基準電圧としても言及される）。第１抵抗３０がＭＯＳＦＥＴ５０のソースと負供給端子１４’における基準供給ノードとの間に接続されている。この回路形態におけるＭＯＳＦＥＴ５０、比較器５２、及び第１抵抗３０の結合がレギュレータ回路を形成しており、その動作は当業者に周知である。第１抵抗３０は変圧器２２を介して流れる電流（及び、特に、一次巻線２２ｐを介して流れる電流）を検知するための電流検知抵抗として機能する。
【００１５】
好適な実現例においては、パワーＭＯＳＦＥＴ５０用の集積回路及びドライバ回路２０の残りの回路用の集積回路が共通の集積回路パッケージ内に設けられる（例えば、積層するか又は隣接して装着した複数の集積回路ダイ）。理解されるように、当該技術において既知のその他のパッケージング形態を使用することが可能であり、その場合に、パワーＭＯＳＦＥＴ用のパッケージとドライバ回路２０の残りの回路用の別のパッケージとを設けることが含まれる（このことは、パワーＭＯＳＦＥＴをオフチップコンポーネントとして設ける）。別の実現例においては、ドライバ回路の残りの回路は、集積型解決法として実現することが必要なものではなく、むしろ、種々の回路コンポーネントを使用して組み立てた回路として与えられる。
【００１６】
電流源６０は、回路２０の正供給ノードと比較器５２の負入力端子との間に結合されている。比較器５２の負入力端子は、更に、電流基準端子４６へ接続されており、且つ第２コンデンサ３２は電流基準端子４６と負供給端子１４’における基準供給ノードとの間に接続されている。比較器５２の負入力端子における基準電圧Ｖｃは第２コンデンサ３２にわたり格納される。電流源６０は該第２コンデンサにわたり電圧Ｖｃを充電するために電流を供給すべく機能する。
【００１７】
ドライバ回路２０は、更に、ＮチャンネルスイッチングＭＯＳＦＥＴ６４を包含しており、そのドレインは抵抗６６を介して比較器５２の負入力端子へ結合されている。この形態において、抵抗６６の第１端子はＭＯＳＦＥＴ６４のドレインへ接続されており、且つ抵抗６６の第２端子は比較器５２の負入力端子へ接続されている。ＭＯＳＦＥＴ６４のソースは回路２０の負供給ノードへ接続されている。
【００１８】
ＭＯＳＦＥＴ６４のゲートはフリップフロップ６８の出力へ結合されている。フリップフロップ６８の「セット」入力は消磁検知端子４４へ接続されている。フリップフロップ６８の「リセット」入力は消磁論理回路７０の出力へ接続されている。消磁論理回路７０の入力は消磁検知端子４４へ接続されている。
【００１９】
フリップフロップ６８からの論理高出力に応答して、ＭＯＳＦＥＴ６４はターンオンされ且つ電流が比較器５２の負入力端子から排出される。このことは、第２コンデンサ３２にわたって格納されており且つ比較器５２の負入力端子に印加されている可変基準電圧Ｖｃを減少させる。逆に、フリップフロップ６８からの論理低出力に応答して、ＭＯＳＦＥＴ６４はターンオフされ且つ電流源６０が比較器５２の負入力端子へ電流を供給する。このことは、第２コンデンサ３２にわたり格納されており且つ比較器５２の負入力端子に印加されている可変基準電圧Ｖｃを増加させる。
【００２０】
変圧器２２は一次巻線２２ｐを包含しており、その第１端子は正供給端子１２’における基準供給ノードへ接続されており且つその第２端子はドライバ回路２０のドレイン端子４０へ接続されている。変圧器２２は、更に、二次巻線２２ｓを包含しており、その第１端子はダイオード２４のアノードへ接続されている。複数個のＬＥＤ２８が互いに直列に接続されており、最初のＬＥＤのアノードはダイオード２４のカソードへ結合されており、且つ最後のＬＥＤのカソードは二次巻線２２ｓの第２端子へ結合されている。コンデンサ２６は該複数個のＬＥＤ２８と並列に結合されており、コンデンサ２６の第１端子は最初のＬＥＤのアノードへ結合されており且つ該コンデンサの第２端子は最後のＬＥＤのカソードへ結合されている。該変圧器は、更に、補助巻線２２ａを具備しており、その第１端子は負供給端子１４’にある基準供給ノードへ結合されており且つその第２端子は第２抵抗３４を介して消磁検知端子４４へ結合されている。この形態において、第２抵抗３４の第１端子は補助巻線２２ａの第２端子へ接続されており且つ該抵抗の第２端子は消磁検知端子４４へ接続されている。第３抵抗３６は消磁検知端子４４と負供給端子１４’における基準供給ノードとの間に接続されている。巻線２２ｐ，２２ｓ，２２ａは共通のコアを共用しており、従って、磁気的に互いに結合されている。
【００２１】
補助巻線２２ａはダイオード２４の導通角度を検知すべく動作可能な検知回路として機能する。補助巻線２２ａによって発生される検知信号は消磁検知端子４４へ印加され且つスイッチングＭＯＳＦＥＴ６４の動作を制御するために印加される制御信号を発生するためにフリップフロップ６８及び消磁論理回路７０によって使用される。ＭＯＳＦＥＴ６４と直列な抵抗６６は、ＭＯＳＦＥＴ６４がターンオンされる場合に比較器５２の負入力端子から吸い込まれる電流Ｖｃ／Ｒを制御し、Ｖｃはコンデンサ３２（容量Ｃｒｅｆを有している）にわたり発生される電圧である。
【００２２】
パワーＭＯＳＦＥＴ５０がターンオフされると、変圧器２２の二次側のダイオード２４が電流を導通する。消磁検知端子４４における信号ＺＣＤは高である。フリップフロップ６８が、ＭＯＳＦＥＴ６４のゲートへ印加するための論理高出力信号を発生することによって「セット」入力におけるこの高信号に応答する。それに応答して、ＭＯＳＦＥＴ６４がターンオンして、電流Ｖｃ／Ｒの吸い込み及びコンデンサ３２の放電を可能とさせる。次いで、消磁論理回路７０はフリップフロップ６８をリセットさせ、該期間の残りの間、ＭＯＳＦＥＴ６４はターンオフされる。吸い込み電流が除去され且つコンデンサ３２は電流源６０によって電流ＩＲＥＦで充電される。定常状態において、コンデンサ３２上の基準電圧は一定を保持する（十分に大きな容量が使用可能である場合）。
【００２３】
二次側における平均出力電流Ｉｏｕｔは以下の如くに表すことが可能である。
【００２４】
【数１】
2014116307.tif 000003
【００２５】
Ｉｓは二次電流のピークであり、Ｔｏｎｓｅｃは二次導通時間であり、Ｔはスイッチングサイクルの周期である。フライバック変圧器の巻数比がｎである場合には、次式が成立する。
【００２６】
【数２】
2014116307.tif 000004
【００２７】
Ｉｐは一次電流のピークである。定常状態において、Ｃｒｅｆの電荷バランスに従って、次式が成立する、
【００２８】
【数３】
2014116307.tif 000005
【００２９】
ＶｃはＣｒｅｆの電圧である。式３から、次式が得られる。
【００３０】
【数４】
2014116307.tif 000006
【００３１】
Ｖｃが電流比較器に対する基準として使用される場合には、ピーク一次電流は次式の如くに表すことが可能である。
【００３２】
【数５】
2014116307.tif 000007
【００３３】
式１，２，５から、次式が派生される。
【００３４】
【数６】
2014116307.tif 000008
【００３５】
図３は図１に示した回路のスイッチング期間に対するタイミングを示している。
【００３６】
式６は、平均出力電流は最早入力又は出力電圧に依存するものではないし、変圧器のインダクタンス値に依存するものではない、ことを示している。出力電流を画定する外部パラメータは、変圧器２２の巻数比ｎ及び電流検知抵抗３０の抵抗であり、それらは両方共良好に制御することが可能である。ドライバ回路２０の内部パラメータＲ＊Ｉｒｅｆは設計プロセスによって保証することが可能である。
【００３７】
ドライバ回路２０は、継続的にデューティサイクルを検知することによってパワーＭＯＳＦＥＴ５０をシャットオフさせるピーク電流を計算することによってＤＣ入力フライバック供給源における出力電流を調整すべく機能する。所望のデューティサイクルと検知されたデューティサイクルとの間の誤差は、電流基準端子４６上の電流として表れる（その場合に、コンデンサ３２は該誤差を時間にわたりゼロへ積分すべく機能する）。電流基準端子４６上の電圧を２で割り算した値がパワーＭＯＳＦＥＴ５０がターンオフする電流を直接的に設定するので、該出力電流が調整される。
【００３８】
変化する負荷電圧又は入力電圧に迅速に応答するためにＤＣ入力フライバック電源における電流基準端子４６上に非常に小さなコンデンサが必要であるに過ぎない。しかしながら、ＬＥＤドライバ適用例においては、容量Ｃｒｅｆは一層大きなものである場合があり、そのことはＬＥＤ電流の調整を一層遅いものとさせる。何故ならば、誤差の平均化は入力電圧の数サイクルにわたりなされる場合があるからである。例えば、４．７μＦの程度の容量が一般的に使用される。
【００３９】
該回路は、たとえ入力電圧波形が大きく歪んでいる場合であっても、平均ＬＥＤ電流を一定に維持すべく機能する。この様な歪みは、例えば、力率補正回路の使用において一般的であるように、Ｖｉｎが整流した正弦波である場合に、発生する場合がある。入力電流波形は、例えば、図４に示してある。ピークＭＯＳＦＥＴシャットオフ電流は、ＡＣ半サイクルの間に同じレベルにとどまるが、該変換器のデューティサイクルは変化する。注意すべきことであるが、ＭＯＳＦＥＴのオン時間は一層低い入力電圧において増加する。何故ならば、該変換器の入力電圧が一層低い場合には、同じ電流に到達するために一層長い時間がかかるからである。その結果得られる入力電流波形は高調波に溢れており（ＴＨＤが１３０％の範囲内）、商業的な使用には許容不可能なものとしている。
【００４０】
ライト１０の回路において実施される主要な調整はＤＣ入力に対するものである。従って、ＬＥＤ電流基準は電流基準端子４６上のＤＣである。このことはラインゼロ交差においてＡＣ電流波形内に著しい歪みを発生させる場合がある。この問題を解決するために、供給源端子４２へ結合したＤＣオフセット回路を使用して電流検知信号経路内にＤＣオフセットを導入させることが可能である。しかしながら、このオフセットはＬＥＤ電流を設定する計算に悪影響を与える。更に、ライン電圧が電流検知ピン内に注入されて電流波形を成形するので、入力電圧変動がＬＥＤ電流内に著しい変動を発生させる。この問題に対処するために、ライン電圧フィードフォワード補償回路を供給源端子４２へ結合させることが可能である。ＤＣオフセット回路及びライン電圧フィードフォワード補償回路は極めて複雑なものとなる場合があり且つ各々はライト１０に対してかなりの数のオフチップ回路コンポーネント（抵抗、コンデンサ等）を付加することとなる。このことは不所望であり、特に、低ワット照明パッケージと関連する制限された空間での実現例に関してそうである。
【００４１】
次に図５を参照すると、それは一次制御回路及び力率補正を具備するＬＥＤライト１０’を例示している。図５のライト１０’は図１のＬＥＤライト１０と実質的に同一である。類似した参照番号は同様の又は類似した部品を参照している。図１に示した同様の又は類似した部品の説明は引用によりここに導入する。この様な部品の更なる説明は割愛する。その代わりに、以下の説明は構成的及び機能的な差異に焦点を当てている。
【００４２】
図５のライト１０’の一次制御回路は、電流基準端子４６へ結合されているオフチップ電流注入回路を使用している点において、図１０において使用されているものと異なっている。コンデンサ３２が電流基準端子４６と中間ノード８０との間に接続されている。付加的なコンデンサ８２が中間ノード８０と負供給端子１４’との間に接続されている。電圧分割器回路８４が正供給端子１２’と負供給端子１４’との間に結合されており、その中間ノード８０は該分割器のタップノードを形成している。従って、第１分割器抵抗８６が正供給端子１２’と中間ノード８０と間に接続されており、且つ第２分割器抵抗８８が中間ノード８０と負供給端子１４’との間に接続されている。付加的なコンデンサ８２は、スイッチングノイズが電流基準端子４６に表れることを阻止するためのフィルタとして機能する。ダイオード９０をコンデンサ３２と並列に接続することが可能であり（調光可能ライト適用例の場合に特に有効である）、その場合に、ダイオード９０のアノードを電流基準端子４６と接続し且つダイオード９０のカソードを中間ノード８０と接続することが可能である。ダイオード９０は調光動作をサポートする電圧クランプとして機能する。何故ならば、ダイオード９０が無い場合には、コンデンサ３２は、低導通角度（例えば、２０％未満）において高電流歪みを発生させる高電圧へ充電される場合があるからである。
【００４３】
別の実施例においては、電圧分割器８４は整流信号出力ノード１５（図２Ａ参照）と負供給端子１４’との間に結合されており、中間ノード８０が該分割器のタップノードを形成している。重要なことは、ＡＣ主幹信号から派生された整流されたＤＣ信号を受け取る接続がなされているということである。
【００４４】
正供給端子１２’が入力Ｖｉｎにおいて整流されたＤＣ供給源を受け取る形態とされているので、電圧分割器８４は電流注入モードで機能して小ＡＣ信号を中間ノード８０へ供給する。ノード８０における整流された信号はＤＣ成分を含有している。数サイクルにわたり、容量Ｃｒｅｆ（コンデンサ３２）は分割器Ｒ１−Ｒ２からＤＣ成分を除去する方向に充電し、正しい制御波形のみを電流基準端子４６上に残存させる。電流基準端子４６における平均電圧（ＤＣ成分）はＤＣ入力の場合と同じである。従って、数サイクルにわたって、Ｃｒｅｆは注入されたＤＣ成分を除去し、注入されたＡＣ成分のみを残存させる。ノード８０に注入される小ＡＣ信号は可変基準電圧Ｖｃの付加的な変動を発生させる（即ち、可変基準電圧Ｖｃは比較器５２のＦＢ入力ノードにおける小ＡＣ信号によって変調される）。この信号注入の目的は、パワーＭＯＳＦＥＴ５０がターンオフするピーク電流を成形することである。中間ノード８０においてコンデンサ３２の底部内に注入される入力Ｖｉｎにおける整流されたＤＣ供給の一部がＭＯＳＦＥＴ５０のピーク電流エンベロープ（envelope）をして注入され整流されたライン電圧の形状のような形状を取らせる。或る注入された電圧レベルに対して且つその電圧レベル周りの狭い範囲内において、パワーＭＯＳＦＥＴ５０に対するピーク電流はＡＣ主幹信号のゼロ交差において丁度ゼロに到達し、且つフィルタしたライン電流はライン電圧に類似し、従って力率補正を生じさせる。
【００４５】
式４を入力及び出力電圧で書き直すことにより、Ｖｃの平均電圧は次式の如くになる。
【００４６】
【数７】
2014116307.tif 000009
【００４７】
尚、ＶｉｎＡＶＥは整流した入力電圧の平均値である。
【００４８】
更に、電圧分割器に関しては、次式の如くである。
【００４９】
【数８】
2014116307.tif 000010
【００５０】
ここで、Ｒ１及びＲ２は第１分割器抵抗８６及び第２分割器抵抗８８の夫々の抵抗である。
【００５１】
式８が式７と等しいように公称入力においてＲ１及びＲ２を選択すると（即ち、Ｖｉ＊Ｒ１／（Ｒ１＋Ｒ２）の平均値を電流基準端子４６の設定点と等しいように設定）、整流されたＡＣ信号がＣｒｅｆ（コンデンサ３２）に表れる。何故ならば、内部電流源から発生されるＤＣ成分はライン電圧から注入されたものと正確に等しいからである。この条件において（公称ラインと呼称される）、ライン波形は電流基準端子４６に表れ且つライト１０’用の入力電流は、図６に示されている如くに、ＡＣ主幹の正弦波と実質的に一致する。公称ライン条件における電流波形は、ＰＦＣフライバック変換器動作に内在する入力電流歪みに起因して最も低い高調波コンテントを有している。入力電流波形における変化は公称ライン条件に対して選択したライン電圧において有効であり、且つ図６は、更に、この公称ライン条件の上及び下における動作を例示している。
【００５２】
公称ライン条件と関連する或るライン電圧において、パワーＭＯＳＦＥＴ５０のピーク電流はライン電圧を追跡する。このことは図７及び８に例示されている。この電圧より上及び下において、パワーＭＯＳＦＥＴ５０に対する電流波形は僅かに歪まされるが、ドライバ回路２０の調整機能が小さなＤＣオフセットを導入することによって平均出力電流を調整する。従って、入力電流歪みはライン電圧のオフセット範囲内における小さなものである。
【００５３】
この様に、電流調整及び力率補正の両方が達成される。
【００５４】
図９Ａ乃至９ＣはＡＣ主幹電圧レベルの範囲にわたる動作波形を例示している。特に、図９Ａは９０ＶのＡＣ主幹電圧における動作を例示しており、図９Ｂは１１０Ｖ（即ち、公称ライン条件）のＡＣ主幹電圧における動作を例示しており、且つ図９Ｃは１３０ＶのＡＣ主幹電圧における動作を例示している。ライン電流は入力電圧を追跡しており且つ正弦波に対して形状が良く匹敵していることが分かり、特に図９Ｂ（図６も参照）に示した公称ライン条件を考慮した場合にそうである。
【００５５】
次に図１０を参照すると、それはライト１０’に対しての力率−ライン電圧のグラフを示している。９０Ｖ乃至１３０Ｖのライン電圧範囲にわたり力率が１００％近いものであることが分かる。
【００５６】
次に図１１を参照すると、それはライト１０’に対する全高調波歪−ライン電圧のグラフを示している。全高調波歪はほぼ公称ライン電圧（この場合には約１１０Ｖ）において最小であることが分かる。全高調波歪を２０％未満に維持することが望ましく、従って、図１１は９０Ｖ乃至１３０Ｖの全ライン電圧範囲にわたり許容可能な動作を示している。
【００５７】
次に図１２を参照すると、それはドライバ回路２０’の代替的な形態を例示している。この場合も、同様の参照番号は同様又は類似の部品を参照しており、それらの部品については更なる説明を割愛する。図１２の回路は、パワーＭＯＳＦＥＴ５０のゲートを駆動するためにＰＷＭ論理回路１００を使用している点において、図５のものとは異なっている。この様なＰＷＭ制御回路は当該技術において当業者に周知である（且つ図１及び５の回路において使用することが可能である）。ＰＷＭ論理回路１００の入力は電流比較器回路として構成されている比較器５２の出力へ結合されている。比較器５２の正入力端子はフィードバック抵抗１０２（図１及び５の回路においても使用することが可能）を介してＭＯＳＦＥＴ５０のソースへ結合されている。比較器５２の負入力端子は、図５に例示される如く力率補正を具備するフィードバック回路を使用して発生される基準電圧を受け取るべく接続されている。比較器５２の正入力端子は、更に、可変電流源１０４によって供給されるフィードフォワード電流を受け取るべく構成されている。フィードフォワード論理回路１０６は消磁検知端子４４へ接続されている入力を有している。フィードフォワード論理回路１０６の出力は可変電流源１０４からの電流出力の選択を制御する。
【００５８】
式６から、理想的な場合においては、出力電流は入力電圧のようなその他のパラメータによって影響されるものではないことが分かる。実際には、該回路における現実性が出力電流調整の正確度に影響を与える。電流比較器からの伝播遅延は計算された値よりも一層大きな実際の出力電流を発生する。又、これは入力電圧依存性である。入力電圧が一層高ければ高いほど、誤差は一層大きい。図１２の回路は、出力電圧を入力電圧とは独立的なものとさせるべく構成された入力電圧フィードフォワード補正を与える。
【００５９】
伝播遅延用の時間がＴｄである場合には、電流オーバーシュートは次式となる。
【００６０】
【数９】
2014116307.tif 000011
【００６１】
尚、Ｌｐは一次インダクタンスである。
【００６２】
ＭＯＳＦＥＴ５０の「オン」時間の期間中、補助巻線２２ａは入力電圧を検知する。フィードフォワード論理回路１０６は、消磁検知端子４４を介して検知された入力電圧を受け取り且つ伝播遅延によって発生される電流オーバーシュートを補償するために比較器５２の正入力端子へ印加するためのフィードフォワード電流を可変電流源１０４をして発生させる。フィードフォワード電流は次式に示されるように入力電圧に比例している。
【００６３】
【数１０】
2014116307.tif 000012
【００６４】
尚、ＮＰ−ＡＵＸは補助巻線２２ａの巻線比である。
【００６５】
遅延によって発生されたオフセット電流を補償するために、次式の如くである。
【００６６】
【数１１】
2014116307.tif 000013
【００６７】
尚、Ｒｆｆは内部補償抵抗である。式１１から、抵抗Ｒｚｃｄ（抵抗３４）は以下の如くに選択することが可能である。
【００６８】
【数１２】
2014116307.tif 000014
【００６９】
当業者によって理解されるように、変圧器２２は完全なものではない。式６において、変圧器に対する巻線比ｎが考慮される。しかしながら、実際の実効巻線比ｎｅｆｆは、既知の非理想的結合効果のために、値ｎよりも低い。漏洩インダクタンスはパワー転送を遅延させ且つプロセスにおいてエキストラな損失を誘起する。
【００７０】
一次インダクタンスＬｐは２つの部分、即ち磁化インダクタンスＬｍと漏洩インダクタンスＬｌｋ、とを有している。結合係数がｋである場合には、次式が成立する。
【００７１】
【数１３】
2014116307.tif 000015
【００７２】
及び
【００７３】
【数１４】
2014116307.tif 000016
【００７４】
パワーＭＯＳＦＥＴ５０９がターンオンされると、一次インダクタ２２ｐはＩｐへ充電される。パワーＭＯＳＦＥＴ５０がターンオフされると、一次／二次エネルギ転送は即座には行われない。漏洩インダクタンスとクランプ電圧によって決定される遅延時間（Δｔ）が存在する。即ち、
【００７５】
【数１５】
2014116307.tif 000017
【００７６】
及び
【００７７】
【数１６】
2014116307.tif 000018
【００７８】
尚、Ｖｓは一次側のクランプ電圧である。実効巻線比ｎｅｆｆは、従って次式となる。
【００７９】
【数１７】
2014116307.tif 000019
【００８０】
二次電流がゼロに到達した後に、補助巻線２２ａはすぐさまその電流を検知する。検知を行うことが可能であるように電圧がゼロへリングダウンするのに共振周期の約四分の一かかる。消磁時間がｔｄｅｍｇである場合、出力電流は以下の通りである。
【００８１】
【数１８】
2014116307.tif 000020
【００８２】
この寄生効果は、Ｔｏｎｓｅｃの変動のために出力電流−出力電圧の依存性を誘起させる。非理想的回路の寄生効果の全てを考慮すると、理論値からの出力電流の減少は最大で１５％に達する場合がある。しかしながら、このことはかなり一貫性があり且つ所望の出力電流を得るためにオフチップ抵抗値を調節することが可能である。
【００８３】
次に図１３を参照すると、それはドライバ回路２０”の代替的形態を例示している。この実施例において、ドライバ回路はＳＴマイクロエレクトロニクスによって供給されているＨＶＬＥｄ８１５ファミリーのオフラインＬＥＤドライバ回路を有している。従って、整流したＤＣ（それ自身はＡＣ電源信号から派生されている）から派生されたＡＣ信号をドライバ回路の基準比較端子（即ち、電流基準端子４６）へ注入させるために、多数のドライバ回路２０形態の内のいずれかに図５に示されている注入回路形態を適用可能であることが理解される。その端子における電圧は、例えば、定電流調整ループ基準電圧に関連している。その電圧は定電流調整期間中にパワーＭＯＳＦＥＴのピークドレイン電流に対する基準として使用される。定電流調整ループ基準電圧を変調させるためにＡＣ信号を注入することは上述した如くに改善された性能を与える。
【００８４】
例示した負荷は照明適用例におけるＬＥＤを有しているが、本書に記載した回路及び方法はその他の負荷にも等しく適用可能であることが理解される。ＬＥＤ負荷に対する基準は好適な実現例の単なる例示である。
【００８５】
前述した説明は、例示的且つ非制限的な例によって、本発明の例示的実施例の完全且つ情報を与える説明を与えている。しかしながら、添付の図面及び特許請求の範囲と関連して読まれた場合には、前述した説明に鑑みて種々の修正例及び適応例が当業者に自明なものとなる場合がある。しかしながら、本発明の教示の全てのこの様な且つ同様の修正例は特許請求の範囲において定義される如く本発明の範囲内に該当するものである。
【００８６】
以上、本発明の具体的な実施の態様について詳細に説明したが、本発明はこれらの具体的実施例に制限されるべきものではなく、本発明の技術的範囲を逸脱すること無しに種々の変形が可能であることは勿論である。
【符号の説明】
【００８７】
１０：ＬＥＤライト
１３：照明回路
２０：ドライバ回路
２２：変圧器
２４：ダイオード
２６：第１コンデンサ
２８：ＬＥＤ
３０：第１抵抗
３２：第２コンデンサ
３４：第２抵抗
３６：第３抵抗
【図１】
2014116307.tif 000021
【図２】
2014116307.tif 000022
【図３】
2014116307.tif 000023
【図４】
2014116307.tif 000024
【図５】
2014116307.tif 000025
【図６】
2014116307.tif 000026
【図７】
2014116307.tif 000027
【図８】
2014116307.tif 000028
【図９Ａ】
2014116307.tif 000029
【図９Ｂ】
2014116307.tif 000030
【図９Ｃ】
2014116307.tif 000031
【図１０】
2014116307.tif 000032
【図１１】
2014116307.tif 000033
【図１２】
2014116307.tif 000034
【図１３】
2014116307.tif 000035