(57)【要約】【課題】クラックが発生することを抑制できる直方体状のサーミスタを提供することである。【解決手段】サーミスタ基体１２は、互いに対向している２つの端面Ｓ１，Ｓ２を有しており、直方体状をなしている。外部電極１４ａ，１４ｂは、端面Ｓ１，Ｓ２のそれぞれに設けられている。外部電極１４ａ，１４ｂはそれぞれ、Ｃｒ層、Ｎｉ／Ｃｕ層、Ａｇ層及びＳｎ層を含んでいる。Ｃｒ層は、サーミスタ基体１２にオーミック接触している。Ｎｉ／Ｃｕ層は、Ｃｒ層上に設けられている。Ａｇ層は、Ｎｉ／Ｃｕ層上に設けられており、０．７μｍ以上２μｍ以下の平均厚みを有する。サーミスタ基体１２、外部電極１４ａ，１４ｂには、面取り加工が施されている。【選択図】図１
2014003053.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向している２つの端面を有している直方体状のサーミスタ基体と、
前記２つの端面のそれぞれに設けられている第１の外部電極及び第２の外部電極と、
を備えており、
前記第１の外部電極及び前記第２の外部電極はそれぞれ、
前記サーミスタ基体にオーミック接触している第１の層と、
Ａｇを含有し、かつ、前記第１の層よりも上層に設けられている第２の層であって、０．７μｍ以上２μｍ以下の平均厚みを有する第２の層と、
を含んでおり、
前記サーミスタ基体、前記第１の外部電極及び前記第２の外部電極には、面取り加工が施されていること、
を特徴とするサーミスタ。
【請求項２】
前記サーミスタ基体の角は、４５μｍ以上７６．６μｍ以下の曲率半径を有していること、
を特徴とする請求項１に記載のサーミスタ。
【請求項３】
前記第１の外部電極及び前記第２の外部電極はそれぞれ、
Ｓｎを含有し、かつ、前記第２の層上に設けられている第３の層であって、１．４μｍ以上１４．５μｍ以下の平均厚みを有する第３の層と、
を更に含んでいること、
を特徴とする請求項１又は請求項２のいずれかに記載のサーミスタ。
【請求項４】
前記第３の層は、前記第１及び前記第２の層の全体を覆っており、該第３の層の外縁は前記サーミスタ基体の角に達していること、
を特徴とする請求項３に記載のサーミスタ。
【請求項５】
前記第１の層は、Ｃｒを含有していること、
を特徴とする請求項１ないし請求項４のいずれかに記載のサーミスタ。
【請求項６】
前記第１の外部電極及び前記第２の外部電極はそれぞれ、
Ｎｉ及びＣｕを含有しており、かつ、前記第１の層上に設けられている第４の層を、
更に含んでおり、
前記第２の層は、前記第４の層上に設けられていること、
を特徴とする請求項１ないし請求項５のいずれかに記載のサーミスタ。
【請求項７】
前記サーミスタ基体の前記端面の幅及び高さは、０．９ｍｍ以上１．５ｍｍ以下であり、
前記サーミスタ基体の前記端面間の長さは、２．３０ｍｍ以上２．７０ｍｍ以下であること、
を特徴とする請求項１ないし請求項６のいずれかに記載のサーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーミスタに関し、より特定的には、直方体状のサーミスタに関する。
【背景技術】
【０００２】
従来のサーミスタとしては、例えば、特許文献１に記載のモータ起動用部品に用いられているサーミスタが知られている。該サーミスタは、サーミスタ基体及び２つの外部電極により構成されている。サーミスタ基体は、円柱状をなしている。外部電極は、サーミスタの両端面に設けられている。特許文献１に記載のモータ起動用回路は、サーミスタの体積等を所定の条件とすることにより、低消費電力化を図っている。
【０００３】
ところで、円柱状のサーミスタに対して、直方体状のサーミスタが知られている。直方体状のサーミスタは、以下に説明するように、多数個を同時に製造できる点において優れている。より詳細には、板状のマザー素体の両主面にスパッタやめっき等によって外部電極を形成する。そして、ダイサー等によってマザー素体をカットすることによって、複数のサーミスタを得る。最後に、サーミスタ基体の欠け等を防止するために、サーミスタにはバレル研磨加工によって面取り加工が施される。
【０００４】
しかしながら、長方形状のサーミスタでは、以下に説明するように、高い電圧が印加された際に、サーミスタ基体に破損が発生するおそれがある。図１０は、直方体状のサーミスタ５００の断面構造図である。
【０００５】
サーミスタ５００は、図１０に示すように、サーミスタ基体５０２及び外部電極５０４ａ，５０４ｂを備えている。サーミスタ基体５０２は、直方体状をなしている。外部電極５０４ａ，５０４ｂはそれぞれ、図１０の左右方向の両端に位置するサーミスタ基体５０２の２つの端面に設けられている。また、サーミスタ５００には、バレル研磨による面取り加工が施されているため、サーミスタ基体５０２の角は丸くなっている。また、外部電極５０４ａ，５０４ｂは、バレル研磨加工により削られており、サーミスタ基体５０２の角には形成されていない。以下では、外部電極５０４ｂの下側の端部を端部Ａと呼び、サーミスタ基体５０２の右下の角を角Ｂと呼ぶ。
【０００６】
ここで、外部電極５０４ｂの端部Ａは、サーミスタ基体５０２の角Ｂよりも上側に位置している。そのため、外部電極５０４ｂの端部Ａには、上方、側方及び下方から電流が流れ込んでくる。外部電極５０４ｂの端部Ａは、バレル研磨加工により削られているので非常に薄くなっており、高い抵抗値を有している。したがって、外部電極５０４ｂの端部Ａに電流が集中すると、外部電極５０４ｂの端部Ａが発熱する。
【０００７】
一方、サーミスタ基体５０２の角Ｂには、外部電極５０４ｂが設けられていないので、殆ど電流が流れない。したがって、サーミスタ基体５０２の角Ｂの温度は殆ど上昇しない。よって、端部Ａにおけるサーミスタ基体５０２の温度と角Ｂにおけるサーミスタ基体５０２の温度との差が大きくなってしまう。その結果、端部Ａと角Ｂとの間においてサーミスタ基体５０２にクラックが発生するおそれがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−６０９９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、クラックが発生することを抑制できる直方体状のサーミスタを提供することである。
【課題を解決するための手段】
【００１０】
本発明の一形態に係るサーミスタは、互いに対向している２つの端面を有している直方体状のサーミスタ基体と、前記２つの端面のそれぞれに設けられている第１の外部電極及び第２の外部電極と、を備えており、前記第１の外部電極及び前記第２の外部電極はそれぞれ、前記サーミスタ基体にオーミック接触している第１の層と、Ａｇを含有し、かつ、前記第１の層よりも上層に設けられている第２の層であって、０．７μｍ以上２μｍ以下の平均厚みを有する第２の層と、を含んでおり、前記サーミスタ基体、前記第１の外部電極及び前記第２の外部電極には、面取り加工が施されていること、を特徴とする。
【発明の効果】
【００１１】
本発明によれば、クラックが発生することを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るサーミスタを平面視した図である。
【図２】図１のＣの断面構造図である。
【図３】図１のサーミスタの製造工程を示した図である。
【図４】図１のサーミスタの製造工程を示した図である。
【図５】第２の実験結果を示したグラフである。
【図６】表２をグラフ化した図である。
【図７】変形例に係るサーミスタを上方から平面視した図である。
【図８】（ａ）は図７の円Ｄで囲んだ部分の断面の拡大図であり、（ｂ）は図７のサーミスタにおける熱伝導経路を示す図である。
【図９】Ｓｎめっき処理によるＳｎ膜厚の変化を示す図である。
【図１０】直方体状のサーミスタの断面構造図である。
【発明を実施するための形態】
【００１３】
以下に、本発明の一形態に係るサーミスタについて図面を参照しながら説明する。
【００１４】
（サーミスタの構成）
まず、サーミスタの構成について説明する。図１は、サーミスタ１０を平面視した図である。図１において、サーミスタ１０の長手方向をｘ軸方向と定義し、サーミスタ１０の幅方向をｙ軸方向と定義し、サーミスタ１０の高さ方向をｚ軸方向と定義する。
【００１５】
サーミスタ１０は、例えば、冷蔵庫のコンプレッサに使用されるモータの起動用回路に用いられ、図１に示すように、サーミスタ基体１２及び外部電極１４ａ，１４ｂを備えている。サーミスタ基体１２は、正の抵抗温度特性を有する半導体材料（例えば、チタン酸バリウム系半導体セラミック）により作製されており、図１に示すように、長さＬが２．５ｍｍ、幅Ｗが１．２ｍｍ、高さＴが１．２ｍｍである直方体状をなしている。ただし、長さＬは、２．３０ｍｍ以上２．７０ｍｍ以下であればよい。また、幅Ｗ及び高さＴは、０．９ｍｍ以上１．５ｍｍ以下であればよい。以下では、サーミスタ基体１２のｘ軸方向の正方向側の面を端面Ｓ１と呼び、サーミスタ基体１２のｘ軸方向の負方向側の面を端面Ｓ２と呼ぶ。端面Ｓ１と端面Ｓ２とは互いに対向している。長さＬとは、端面Ｓ１，Ｓ２間の距離を意味する。
【００１６】
外部電極１４ａ，１４ｂはそれぞれ、端面Ｓ１，Ｓ２に設けられており、端面Ｓ１，Ｓ２からはみ出していない。また、サーミスタ基体１２及び外部電極１４ａ，１４ｂは、バレル研磨加工による面取り加工が施されている。そのため、図１に示すように、サーミスタ基体１２の角は丸くなっている。サーミスタ基体１２の角には、４５μｍ以上７６．６μｍ以下の曲率半径を有するように面取り加工が施されている。更に、外部電極１４ａ，１４ｂの外縁は、バレル研磨加工により削られて、サーミスタ基体１２の角から離れた位置にある。
【００１７】
ここで、外部電極１４ａ，１４ｂは、複数の層が重なることにより構成されている。以下に、外部電極１４ａを例にとって説明する。図２は、図１のＣの断面構造図である。
【００１８】
外部電極１４ａは、図２に示すように、Ｃｒ層１６ａ、Ｎｉ／Ｃｕ（モネル）層１８ａ、Ａｇ層２０ａ及びＳｎ層２２ａを含んでいる。Ｃｒ層１６ａは、サーミスタ基体１２に対してオーミック接触している。Ｃｒ層１６ａは、外部電極１４ａの端面Ｓ１にスパッタリング等の工法によって形成される。Ｃｒ層１６ａの平均厚みは、０．１４μｍである。ただし、Ｃｒ層１６ａの平均厚みは、０．０５μｍ以上０．４０μｍ以下であればよい。なお、平均厚みとは、外部電極１４ａの面取りが施された外縁部分を除く領域の平均の厚みを意味する。該領域の一例としては、外部電極１４ａの中央部分における高さが０．６ｍｍであり、幅が０．６ｍｍである矩形状の領域である。
【００１９】
Ｎｉ／Ｃｕ層１８ａは、Ｃｒ層１６ａ上に設けられている。Ｎｉ／Ｃｕ層１８ａは、Ｃｒ層１６ａ上にスパッタリング等の工法によって形成される。Ｎｉ／Ｃｕ層１８ａの平均厚みは、０．８５μｍである。ただし、Ｎｉ／Ｃｕ層１８ａの平均厚みは、０．３５μｍ以上１．０μｍ以下であればよい。
【００２０】
Ａｇ層２０ａは、Ｃｒ層１６ａよりも上層に設けられており、具体的には、Ｎｉ／Ｃｕ層１８ａ上に設けられている。Ａｇ層２０ａは、Ｎｉ／Ｃｕ層１８ａ上にスパッタリング等の工法によって形成される。Ａｇ層２０ａの平均厚みは、０．７０μｍである。ただし、Ａｇ層２０ａの平均厚みは、０．７０μｍ以上２．０μｍ以下であればよい。
【００２１】
Ｓｎ層２２ａは、Ａｇ層２０ａ上に設けられている。Ｓｎ層２２ａは、Ａｇ層２０ａ上にめっき等の工法によって形成される。Ｓｎ層２２ａの平均厚みは、３．５μｍである。ただし、Ｓｎ層２２ａの平均厚みは、１．４μｍ以上１４．５μｍ以下であればよい。
【００２２】
（サーミスタの製造方法）
次に、サーミスタ１０の製造方法について図面を参照しながら説明する。図３及び図４は、サーミスタ１０の製造工程を示した図である。
【００２３】
まず、図３（ａ）に示すように、チタン酸バリウム系半導体セラミックからなるマザーサーミスタ基体１１２を作製する。具体的には、チタン酸バリウム系半導体の粉末を成形して成形体を得た後、成形体に焼成及びラップ研磨を施して、マザーサーミスタ基体１１２を得る。
【００２４】
次に、図３（ｂ）に示すように、マザーサーミスタ基体１１２のｚ軸方向の両側の主面に対してスパッタリングによりＣｒ層１１６ａ，１１６ｂ、Ｎｉ／Ｃｕ層１１８ａ，１１８ｂ及びＡｇ層１２０ａ，１２０ｂをこの順に形成する。
【００２５】
次に、図３（ｃ）に示すように、マザーサーミスタ基体１１２をダイサー等により点線に沿ってカットすることによって、複数のサーミスタ基体１２を得る。
【００２６】
次に、図４（ａ）に示すように、サーミスタ基体１２に対して、バレル研磨加工によって面取り加工を施す。これにより、サーミスタ基体１２の角が丸くなると共に、Ｃｒ層１６ａ，１６ｂ、Ｎｉ／Ｃｕ層１８ａ，１８ｂ及びＡｇ層２０ａ，２０ｂの外縁が削られる。
【００２７】
次に、図４（ｂ）に示すように、Ａｇ層２０ａ上にめっきによりＳｎ層２２ａを形成する。以上の工程を経て、サーミスタ１０が完成する。
【００２８】
（効果）
以上のように構成されたサーミスタ１０によれば、以下に説明するように、サーミスタ基体１２にクラックが発生することを抑制できる。図７に示すサーミスタ５００に高い電圧が印加されると、端部Ａと角Ｂとの間においてサーミスタ基体５０２にクラックが発生するおそれがある。具体的には、外部電極５０４ｂの端部Ａは、サーミスタ基体５０２の角Ｂよりも上側に位置している。そのため、外部電極５０４ｂの端部には、上方、側方及び下方から電流が流れ込んでくる。外部電極５０４ｂの端部Ａは、バレル研磨加工により削られているので非常に薄くなっている。したがって、外部電極５０４ｂの端部Ａに電流が集中すると、外部電極５０４ｂの端部Ａが発熱する。
【００２９】
一方、サーミスタ基体５０２の角Ｂには、外部電極５０４ｂが設けられていないので、殆ど電流が流れない。したがって、サーミスタ基体５０２の角Ｂの温度は殆ど上昇しない。端部Ａにおけるサーミスタ基体５０２の温度と角Ｂにおけるサーミスタ基体５０２の温度との差が大きくなってしまう。その結果、端部Ａと角Ｂとの間においてサーミスタ基体５０２にクラックが発生するおそれがある。
【００３０】
そこで、サーミスタ１０では、Ａｇ層２０ａ及びＳｎ層２２ａが通常よりも厚めに形成されている。具体的には、Ａｇ層２０は、０．７μｍ以上２μｍ以下の平均厚みを有している。これにより、外部電極１４ａ，１４ｂの面抵抗が通常よりも低くなる。その結果、外部電極１４ａ，１４ｂにおいて発生する熱量が減少し、外部電極１４ａ，１４ｂの温度の上昇も抑制される。よって、サーミスタ基体１２における外部電極１４ａ，１４ｂの外縁近傍の温度とサーミスタ基体１２の角の温度との差が大きくなることが抑制される。その結果、サーミスタ基体１２にクラックが発生することが抑制される。
【００３１】
また、Ｓｎ層２２が、１．４μｍ以上１４．５μｍ以下の平均厚みを有していることによっても、外部電極１４ａ，１４ｂの面抵抗が通常よりも低くなる。その結果、サーミスタ基体１２にクラックが発生することが抑制される。
【００３２】
また、Ａｇ層２０及びＳｎ層２２が通常よりも厚めに形成されているので、外部電極１４ａ，１４ｂの熱容量が通常よりも大きくなる。その結果、外部電極１４ａ，１４ｂの温度の上昇が抑制される。よって、サーミスタ基体１２にクラックが発生することが抑制される。
【００３３】
（実験）
本願発明者は、サーミスタ１０が奏する効果をより明確にするために、以下に説明する実験を行った。
【００３４】
まず、第１の実験として、Ａｇ層２０の平均厚みが０．７０μｍ以上であることが好ましいことを確認するための実験を行った。具体的には、外部電極が以下に示す構成を有する第１〜第４のサンプルをそれぞれ２０個作製し、第１〜第４のサンプルに電圧を印加した。第１のサンプルは、比較例に相当し、第２〜第４のサンプルは、実施例に相当する。第１のサンプルと第２〜第４のサンプルとの相違点は、Ａｇ層の厚みである。第１〜第４のサンプルには、サーミスタ基体の角が７６．６μｍの曲率半径を有するように面取り加工が施されており、Ｓｎ層は設けられていない。そして、電圧を大きくしていき、クラックが発生しなかった第１〜第４のサンプルの数を調べた。電圧の印加方法については、ＪＩＳ規格「ＪＩＳ  Ｚ  ８６０１」に準拠している。
【００３５】
第１のサンプル
Ｃｒ層：０．１４μｍ
Ｎｉ／Ｃｕ層：０．５５μｍ
Ａｇ層：０．３５μｍ
第２のサンプル
Ｃｒ層：０．１４μｍ
Ｎｉ／Ｃｕ層：０．６０μｍ
Ａｇ層：０．７０μｍ
第３のサンプル
Ｃｒ層：０．１４μｍ
Ｎｉ／Ｃｕ層：０．６０μｍ
Ａｇ層：１．００μｍ
第４のサンプル
Ｃｒ層：０．１４μｍ
Ｎｉ／Ｃｕ層：０．６０μｍ
Ａｇ層：１．９０μｍ
【００３６】
表１は、第１の実験の実験結果を示した表である。
【００３７】
【表１】
2014003053.tif 000003
【００３８】
ここで、サーミスタ１０は、例えば、冷蔵庫のコンプレッサのモータ起動用回路に用いられる。そのため、電源が供給する交流電圧は、２００Ｖ〜２２０Ｖである。２００Ｖ〜２２０Ｖの交流電圧が印加される場合には、交流電圧にばらつきが発生することから、３５０Ｖの交流電圧が印加されてもクラックが発生しないようにサーミスタ１０が設計される必要がある。そこで、表１を参照すると、Ａｇ層の平均厚みが０．３５μｍであるとき（すなわち、第１のサンプル）では、３５０Ｖの交流電圧が印加されるとクラックが発生するサンプルが多いことが分かる。一方、Ａｇ層の平均厚みが０．７０μｍ以上であるとき（すなわち、第２〜第４のサンプル）では、３５０Ｖ以下の交流電圧が印加されてもクラックが発生するサンプルが殆ど存在しないことが分かる。よって、Ａｇ層の平均厚みが０．７０μｍ以上であれば、サーミスタ基体１２にクラックが発生することが抑制されることが分かる。
【００３９】
なお、製造コストの観点から、Ａｇ層の平均厚みは、２μｍ以下であることが好ましいことが分かっている。
【００４０】
次に、第２の実験として、サーミスタ基体１２の角の曲率半径が７６．６μｍ以下であることが好ましいことを確認するための実験を行った。具体的には、サーミスタ基体の角の曲率半径を４５μｍ〜７６.６μｍの範囲で変化させた複数種類のサンプルを作製し、各サンプルに電圧を印加した。そして、電圧を大きくしていき、各サンプルにクラックが発生しなかった上限の電圧を調べた。
【００４１】
図５は、第２の実験結果を示したグラフである。縦軸は電圧を示し、横軸はサーミスタ基体の角の曲率半径を示す。また、「平均」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の平均値を意味し、「最低」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の最低値を意味している。
【００４２】
図５によれば、サーミスタ基体の角の曲率半径が大きくなるに従って、クラックが発生する電圧が低下していることが分かる。そして、サーミスタ基体の角の曲率半径が７６．６μｍのときに、約３５０Ｖの交流電圧が印加されてもクラックが発生するサンプルが存在しないことが分かる。
【００４３】
なお、本願発明者は、図５に示すように、サーミスタ基体１２の角の曲率半径が４５μｍであるサンプルを作製し、サーミスタ基体１２にクラック等の問題が発生しないことを確認した。よって、サーミスタ基体１２の角の曲率半径は、４５μｍ以上であることが好ましいことが分かる。
【００４４】
次に、第３の実験として、Ｓｎ層２２の平均厚みが１．４μｍ以上であることが好ましいことを確認するための実験を行った。具体的には、外部電極が以下に示す構成を有する第５のサンプルないし第１３のサンプルをそれぞれ２０個作製し、第５のサンプルないし第１３のサンプルに電圧を印加した。第５のサンプルは、比較例に相当し、第６のサンプルないし第１３のサンプルは、実施例に相当する。第５のサンプルは、第２のサンプルと同じ仕様である。第５ないし第１３のサンプルとの相違点は、Ｓｎ層の厚みである。そして、電圧を大きくしていき、第５のサンプルないし第１３のサンプルにクラックが発生しなかった第５ないし第１３のサンプルの数を調べた。電圧の印加方法については、ＪＩＳ規格「ＪＩＳ  Ｚ  ８６０１」に準拠している。
【００４５】
第５のサンプルのＳｎ層の平均厚み：０μｍ
第６のサンプルのＳｎ層の平均厚み：０．８μｍ
第７のサンプルのＳｎ層の平均厚み：１．４μｍ
第８のサンプルのＳｎ層の平均厚み：３．０μｍ
第９のサンプルのＳｎ層の平均厚み：４．８μｍ
第１０のサンプルのＳｎ層の平均厚み：６．７μｍ
第１１のサンプルのＳｎ層の平均厚み：８．９μｍ
第１２のサンプルのＳｎ層の平均厚み：１１．５μｍ
第１３のサンプルのＳｎ層の平均厚み：１４．５μｍ
【００４６】
表２は、第３の実験結果を示した表である。図６は、表２をグラフ化した図である。縦軸は電圧を示し、横軸は膜厚を示す。また、「平均」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の平均値を意味し、「最低」とは、各サンプルにおいて、クラックが発生しなかった上限の電圧の最低値を意味している。
【００４７】
【表２】
2014003053.tif 000004
【００４８】
ここで、３５０Ｖの交流電圧が印加されてもクラックが発生しないようにサーミスタ１０が設計される必要がある。そこで、表２及び図６を参照すると、Ｓｎ層の平均厚みが１．４μｍ以上であれば、３５０Ｖの交流電圧が印加されてもクラックが発生するサンプルが存在しないことが分かる。
【００４９】
なお、製造コストの観点から、Ｓｎ層の平均厚みは、１４．５μｍ以下であることが好ましいことが分かっている。
【００５０】
（サーミスタの変形例）
次に、サーミスタの変形例について説明する。図７は、変形例に係るサーミスタ４０を上方から平面視した図である。図７において、サーミスタ４０は、上記サーミスタ１０と比較すると、外部電極１４ａ，１４ｂの代わりに外部電極４４ａ，４４ｂを備える点で相違する。これ以外に相違点は無いので、図７において、図１の構成に相当するものには同一の参照符号を付け、それぞれの説明を省略する。
【００５１】
外部電極４４ａ，４４ｂは、以下の相違点を除き、外部電極１４ａ，１４ｂと同様である。それゆえ、以下には、外部電極１４ａ，１４ｂとの相違点のみを説明し、共通部分については説明を省略する。
【００５２】
外部電極４４ａ，４４ｂはそれぞれ、複数の層が重なることにより構成されている。外部電極４４ａ，４４ｂは同様の構造を有するため、以下、図８及び図９を参照して、外部電極４４ａについて代表的に説明する。
【００５３】
図８（ａ）には、図７のサーミスタ４０の角Ｂ（円Ｄで囲んだ部分）の断面が拡大して示されている。図８（ａ）中、外部電極４４ａは、下地電極４６ａと、Ｓｎ層４８ａとを含む。
【００５４】
下地電極４６ａは、Ｃｒ層、Ｎｉ／Ｃｕ（モネル）層及びＡｇ層からなる。これら３層については、図２を参照して上記実施形態にて詳説されているので、ここではその説明を省略する。
【００５５】
Ｓｎ層４８ａは、下地電極４６ａを構成するＡｇ層上に、めっき等の工法によって形成される。Ｓｎ層４８ａの平均厚みは、図示した例では６．７μｍであるが、Ｓｎ層４８ａの平均厚みは、上記実施形態に記載の３．５μｍ以上で、１４．５μｍ以下であればよい。このように、Ｓｎ層４８ａの平均厚みを相対的に大きくすれば、Ｓｎ層４８ａは下地電極４６ａを完全に覆い、さらには、Ｓｎ層４８ａの外縁は角Ｂに到達するようになる。
【００５６】
（変形例のサーミスタの製造方法）
サーミスタ４０の製造方法は、上記のものと比較すると、Ｓｎめっき処理が長時間行われ、それによって平均厚みの大きなＳｎ層４８ａを形成している点で相違する。それ以外に相違点は無いので、共通の工程についてはそれぞれの説明を省略する。Ｓｎめっき処理を長時間にすると、図９に示すように、Ｓｎの膜厚が徐々に大きくなり、下地電極４６ａを覆うようにＳｎが析出する。めっき処理をさらに続けると、Ｓｎの外縁がサーミスタ基体１２の角Ｂに到達する。こうして、Ｓｎ層４８ａは形成される。
【００５７】
（変形例の効果）
以上のように構成されたサーミスタ４０によれば、サーミスタ基体１２へのクラック発生をさらに抑制できる。その理由を以下に述べる。図８（ｂ）において、下地電極４６ａで発生した熱は、下地電極４６ａの上方（Ｓｎ層４８ａ）に伝わり、さらに、Ｓｎ層４８ａの外縁に伝わる（点線矢印Ｅを参照）。このように、下地電極４６ａの熱はＳｎ層４８ａに逃げるため、下地電極４６ａの温度上昇が抑制される。
【００５８】
また、Ｓｎ層４８ａの外縁に伝わった熱により、サーミスタ基体１２の角Ｂの温度が上昇する。その結果、下地電極４６ａの端部Ａとサーミスタ基体１２の角Ｂの温度差が小さくなり、フラッシュ耐圧が向上する。これにより、サーミスタ基体１２にクラックが発生することを抑制することが可能となる。
【産業上の利用可能性】
【００５９】
以上のように、本発明は、サーミスタに有用であり、特に、クラックが発生することを抑制できる点において優れている。
【符号の説明】
【００６０】
Ｓ１，Ｓ２  端面
１０，４０  サーミスタ
１２  サーミスタ基体
１４ａ，１４ｂ  外部電極
１６ａ  Ｃｒ層
１８ａ  Ｎｉ／Ｃｕ層
２０ａ  Ａｇ層
２２ａ，４８ａ  Ｓｎ層
１１２  マザーサーミスタ基体
１１６ａ  Ｃｒ層
１１８ａ  Ｎｉ／Ｃｕ層
１２０ａ  Ａｇ層
４６ａ  下地電極
【図１】
2014003053.tif 000005
【図２】
2014003053.tif 000006
【図３】
2014003053.tif 000007
【図４】
2014003053.tif 000008
【図５】
2014003053.tif 000009
【図６】
2014003053.tif 000010
【図７】
2014003053.tif 000011
【図８】
2014003053.tif 000012
【図１０】
2014003053.tif 000013
【図９】
2014003053.tif 000014