(57)【要約】【課題】本発明の目的は、回路が小型化された多出力のコンパレータを提供することにある。【解決手段】第１の入力信号と第２の入力信号とを入力し、これらの差分を増幅した増幅信号を出力する増幅回路と、増幅信号に応じてバイアスされる第１の電流源と、この第１の電流源に直列接続された第１の基準電流源とを有し、第１の電流源と第１の基準電流源との接続点より第１の出力信号を出力する第１の出力回路と、増幅信号に応じてバイアスされる第２の電流源と、この第２の電流源に直列接続された第２の基準電流源とを有し、第２の電流源と第２の基準電流源との接続点より第２の出力信号を出力する第２の出力回路と、を備え、第２の出力回路は、第１の出力回路の判定ポイントにオフセットを加えた判定ポイントを有することを特徴とする。【選択図】図４
2014236297.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号と第２の入力信号とを入力し、これらの差分を増幅した増幅信号を出力する増幅回路と、
前記増幅信号に応じてバイアスされる第１の電流源と、この第１の電流源に直列接続された第１の基準電流源とを有し、前記第１の電流源と前記第１の基準電流源との接続点より第１の出力信号を出力する第１の出力回路と、
前記増幅信号に応じてバイアスされる第２の電流源と、この第２の電流源に直列接続された第２の基準電流源とを有し、前記第２の電流源と前記第２の基準電流源との接続点より第２の出力信号を出力する第２の出力回路と、
を備え、
前記第２の出力回路は、
前記第１の出力回路の判定ポイントにオフセットを加えた判定ポイントを有することを特徴とするコンパレータ。
【請求項２】
前記第１及び第２の出力回路は、
前記第１の入力信号が前記第２の入力信号よりも大きな所定の値よりも小さいときに、それぞれに流れる電流の値が互いに異なることを特徴とする請求項１に記載のコンパレータ。
【請求項３】
前記増幅回路と前記第１の電流源、及び前記増幅回路と前記第２の電流源は、それぞれカレントミラー回路を構成することを特徴とする請求項２に記載のコンパレータ。
【請求項４】
前記増幅回路と前記第１の電流源とのミラー比、及び、前記増幅回路と前記第２の電流源とのミラー比は、
それぞれ異なることを特徴とする請求項３に記載のコンパレータ。
【請求項５】
前記第１の入力信号が前記所定の値よりも小さいときに、前記第１の基準電流源が生成する電流の値と、前記第２の基準電流源が生成する電流の値が互いに異なることを特徴とする請求項１乃至４のいずれか１項に記載のコンパレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号に対して複数の出力を有するコンパレータに関する。
【背景技術】
【０００２】
特許文献１には、複数の出力を有するコンパレータが開示されている。
【０００３】
図１を参照して、特許文献１に示された主要な部分を概略的に説明する。図１において、コンパレータ１００は、入力信号１１１がリファレンス１の電圧より高い値になると出力信号１  １５１がＬｏｗレベルからＨｉｇｈレベルとなり、入力信号１１１がリファレンス２の電圧より高い値になると出力信号２  １６１がＬｏｗレベルからＨｉｇｈレベルとなる回路である。
【０００４】
コンパレータ１００は、１つの出力を獲得するまで大きく３つの役割の回路を有する。
【０００５】
１つ目は、コンパレータが比較するアナログ入力信号１１１とリファレンス１、２を作成する入力回路１１０、１２０であり、リファレンス１、２を抵抗分圧で作るための抵抗Ｒ１、Ｒ２、Ｒ３により構成されている。
【０００６】
２つ目は、増幅回路１３０、１４０である。増幅回路１３０は、電流源を構成するＭ１とカレントミラーとなっているＭ３と、リファレンス１が入力されるＭ５と、入力信号１１１がベースで入力されるＭ６と、抵抗Ｒ４、Ｒ５とから構成されている。カレントミラーにより、Ｍ３には、Ｍ１で制御された定電流が流れるので、Ｍ５とＭ６に流れる電流は、リファレンス１と入力信号１１１の大小関係に応じて変化する。Ｍ５とＭ６は、ＰＮＰバイポーラトランジスタであるため、入力信号１１１がリファレンス１より高い電位の場合、Ｍ３からの電流がＭ５に流れ、Ｍ６に電流は流れなくなるので、ＶＯ１の電位は、ＶＳＳと同等になる。逆に入力信号１１１がリファレンス１より低い電位の場合、Ｍ３からの電流がＭ６に流れ、Ｒ４とＲ５で分圧された電位がノードＶＯ１に立つ。増幅回路１４０も同様である。
【０００７】
３つ目は、出力回路１５０、１６０である。出力回路１５０は、ＮＰＮバイポーラトランジスタのベースが増幅回路１３０からの信号ＶＯ１を受け、コレクタ電位がコンパレータ１００の出力となる。Ｍ７がＯＮしている場合、出力は、Ｌｏｗレベルとなり、ＯＦＦしている場合は、Ｈｉｇｈ＿Ｚとなる。出力回路１６０も同様である。
【０００８】
このように、特許文献１では、増幅回路と出力回路を複数使用することにより、複数の出力を有するコンパレータを達成している。つまり、従来のコンパレータの概念は、図２に示すようになる。図２において、コンパレータ２００は、入力信号２１１、リファレンス１、２  ２１２、２１３を作成する入力部２１０と、増幅回路１、２  ２２１、２２２を含む増幅部２２０と、出力回路１、２  ２３１、２３２を含む出力部２３０とを備える。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５９−１５１５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述の従来技術では、入力信号に対して複数の判定を行う場合に、その数に応じたリファレンス信号と増幅回路が必要となり回路が大型化するという問題点があった。
【００１１】
本発明は、このような問題点に鑑みてなされたものであり、本発明の目的は、回路が小型化された多出力のコンパレータを提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のコンパレータは、第１の入力信号と第２の入力信号とを入力し、これらの差分を増幅した増幅信号を出力する増幅回路と、上記増幅信号に応じてバイアスされる第１の電流源と、この第１の電流源に直列接続された第１の基準電流源とを有し、上記第１の電流源と上記第１の基準電流源との接続点より第１の出力信号を出力する第１の出力回路と、上記増幅信号に応じてバイアスされる第２の電流源と、この第２の電流源に直列接続された第２の基準電流源とを有し、上記第２の電流源と上記第２の基準電流源上記との接続点より第２の出力信号を出力する第２の出力回路と、を備え、上記第２の出力回路は、上記第１の出力回路の判定ポイントにオフセットを加えた判定ポイントを有することを特徴とする。
【００１３】
また、上記第１及び第２の出力回路は、上記第１の入力信号が上記第２の入力信号よりも大きな所定の値よりも小さいときに、それぞれに流れる電流の値が互いに異なるものとしてもよい。
【００１４】
また、上記増幅回路と上記第１の電流源、及び上記増幅回路と上記第２の電流源は、それぞれカレントミラー回路を構成するものとしてもよい。
【００１５】
また、上記増幅回路と上記第１の電流源とのミラー比、及び、上記増幅回路と上記第２の電流源とのミラー比は、それぞれ異なるものとしてもよい。
【００１６】
また、上記第１の入力信号が上記所定の値よりも小さいときに、上記第１の基準電流源が生成する電流の値と、上記第２の基準電流源が生成する電流の値が互いに異なるものとしてもよい。
【発明の効果】
【００１７】
本発明によれば、各出力回路の差電流を異なる電流値にすることにより、入力信号に対して複数の判定を行う場合、単一のリファレンス信号と単一の増幅回路で構成できるため、回路を小型化することができる。
【図面の簡単な説明】
【００１８】
【図１】特許文献１に記載された従来技術のコンパレータの構成を示す図である。
【図２】図１に示す従来技術のコンパレータの概念を示す図である。
【図３】本発明のコンパレータの概念を示す図である。
【図４】本発明の第１の実施形態のコンパレータの構成を示す図である。
【図５】本発明の第１の実施形態のコンパレータの動作を説明するための図である。
【図６】本発明の第２の実施形態のコンパレータの構成を示す図である。
【図７】本発明の第２の実施形態のコンパレータの動作を説明するための図である。
【発明を実施するための形態】
【００１９】
本発明の実施形態を図面を参照して説明する。
【００２０】
図３は、本発明のコンパレータの概念を示す図である。  
図３において、本発明のコンパレータ３００は、入力信号３１１、リファレンス１  ３１２、を作成する入力部３１０と、増幅回路３２１を含む増幅部３２０と、出力回路１、２  ３３１、３３２を含む出力部３３０とを備える。
【００２１】
本発明のコンパレータ３００は、図１に示す従来技術によるコンパレータ１００の入力回路と増幅回路を減らし、増幅回路の出力ＶＯから出力回路を複数含む構成を備えている。
【００２２】
入力信号３１１とリファレンス信号３１２とを入力し、これらの差分を増幅した増幅信号Ｖｏを出力する増幅回路３２１、増幅信号Ｖｏに応じてバイアスされる電流源と、この電流源に直列接続された基準電流源とを有し、電流源と基準電流源との接続点より出力信号を出力する出力回路１、２  ３３１、３３２を備えている。そして、入力信号３１１がリファレンス信号３１２よりも大きく、所定の値よりも小さい場合に、出力回路１  ３３１に流れる電流の値と、出力回路２  ３３２に流れる電流の値が互いに異なるようにしている。
【００２３】
出力回路１、２  ３３１、３３２の電流を互いに異ならせるには、例えば、出力回路１、２  ３３１、３３２のそれぞれにおける電流源の電流の値を異ならせればよい。もしくは、出力回路１、２  ３３１、３３２のそれぞれにおける基準電流を異ならせればよい。
【００２４】
このような構成により、入力信号３１１に対して複数の判定を行う場合、単一のリファレンス信号３１２と単一の増幅回路３２１で構成できるため、回路を小型化できる。
【００２５】
以下、本発明の具体的な実施形態について説明する。
【００２６】
まず、本発明の第１の実施形態について、説明する。
【００２７】
図４は、本発明の第１の実施形態のコンパレータの構成を示す図である。
【００２８】
図４において、コンパレータ４００は、上述のように、入力回路４１０、４２０、増幅回路４３０、出力回路４４０から構成されている。
【００２９】
入力回路４１０、４２０は、外部からの入力信号４１１が入力される入力端子と、定電流が流れるＭ１からカレントミラーで接続されたＭ３と、Ｍ３から流れる電流によりリファレンス電圧（ノード名：リファレンス１）を作成するＲとから構成されている。
【００３０】
増幅回路４３０は、一般的な一段増幅回路で、差動対Ｍ４、Ｍ５、カレントミラーＭ６、Ｍ７、Ｍ８、Ｍ９、電流源Ｍ２から構成される。
【００３１】
ちなみに本実施形態では説明を分かりやすくするために、カレントミラーＭ６、Ｍ７、Ｍ８、Ｍ９のミラー比は、全て１：１の関係となっている。しかしながら、これに限定されるものではない。
【００３２】
出力回路４４０は、増幅回路４３０からの電流出力がそれぞれのゲートから入力され、インバータとしてドレイン側が接続された、Ｍ１０、Ｍ１１を備え、このＭ１０、Ｍ１１は、そのドレイン側が別のインバータのゲートに接続され、このインバータの出力が出力１  ４４１となる。このＭ１０、Ｍ１１は、Ｍ９、Ｍ７と同じミラー比となっている。
【００３３】
同様に、出力回路４４０は、増幅回路４３０からの電流出力がそれぞれのゲートから入力され、インバータとしてドレイン側が接続された、Ｍ１１、Ｍ１２を備え、このＭ１２、Ｍ１３は、そのドレイン側が別のインバータのゲートに接続され、このインバータの出力が出力２  ４４２となる。
【００３４】
この出力回路４４０のトランジスタＭ１０、Ｍ１３（Ｍ１１、Ｍ１２）のミラー比を変更することにより、コンパレータ４００は、出力１、２  ４４１、４４２が、入力信号４１１に対して別々の閾値を有するようになる。
【００３５】
なお、本実施形態では、トランジスタとして、ＭＯＳトランジスタを使用しているが、バイポーラトランジスタを使用するものとしてもよい。また、本実施形態では、ＨｉｇｈとＬｏｗに相当する２値の電圧に固定するために、出力回路４４０に、各インバータを接続したが、ＨｉｇｈとＬｏｗを判別するだけでよければ、接続しなくてもよい。
【００３６】
次に、本実施形態の動作について説明する。
【００３７】
図５は、本発明の第１の実施形態のコンパレータの動作を説明するための図である。
【００３８】
なお、図５は、第１の実施形態のコンパレータにおいて、Ｍ１０とＭ１３のうち、Ｍ１０のミラー比の方が、Ｍ１３のものより大きい場合の図である。
【００３９】
入力信号のレベルが（１）の場合（リファレンス＞入力信号）の動作について説明する。
【００４０】
入力信号４１１とリファレンスとの関係から、Ｍ４、Ｍ５に流れる電流の関係は、Ｍ４＞Ｍ５となる。この場合、ダイオード接続されたＭ６とＭ７の電流の大小関係もＭ６＞Ｍ７となるので、Ｖｇｓの大小関係もＭ６＞Ｍ７となる。使用されているすべてのＮＭＯＳとＰＭＯＳの能力が同じとすると、Ｍ６、Ｍ８、Ｍ９、Ｍ１１のＶｇｓは、すべて同じ値となる。Ｍ７、Ｍ１０も同様のことが言える。上述の状態だと、Ｍ１０とＭ１１のＶｇｓの大小関係もＭ１１＞Ｍ１０となる。Ｖｇｓの大小関係より、Ｍ１１は、Ｍ１０より多くの電流を流せる状態だが、Ｍ１１が流せる電流は、Ｍ１０により制限されているため、Ｍ１０、Ｍ１１のドレイン側の電位を上昇させ、Ｍ１１のＶＤＳが小さくなるように電位が決まる。この電位は、ＶＤＤ／２より高くなる。出力回路４４０のインバータの閾値はＶＤＤ／２なので出力１  ４４１は、Ｌｏｗレベルになる。
【００４１】
出力２  ４４２も同様に、Ｍ１２とＭ１３のＶｇｓは、Ｍ１２の方が大きく、さらにＭ１０とＭ１３は、ミラー比がＭ１０の方が大きいので、Ｍ１２とＭ１３のドレイン側の電位は、Ｍ１１、Ｍ１０のドレイン電位より高い電位となる。出力２  ４４２のインバータも閾値は、ＶＤＤ／２なので出力１  ４４１と同様にＬｏｗレベルとなる。
【００４２】
入力信号のレベルが（２）の場合（リファレンス≦入力信号）の動作について説明する。  
【００４３】
入力信号４１１とリファレンスとの関係から、Ｍ４、Ｍ５に流れる電流の関係は、Ｍ４≦Ｍ５となる。この場合、ダイオード接続されたＭ６とＭ７の電流の大小関係もＭ６≦Ｍ７となるので、Ｖｇｓの大小関係もＭ６≦Ｍ７となる。Ｍ１０とＭ１１のＶｇｓの大小関係もＭ１１≦Ｍ１０となる。Ｖｇｓの大小関係より、Ｍ１０は、Ｍ１１より多くの電流を流せる状態だが、Ｍ１０が流せる電流は、Ｍ１１により制限されているため、Ｍ１０、Ｍ１１のドレイン側の電位を下降させ、Ｍ１０のＶＤＳが小さくなるように電位が決まる。この電位は、ＶＤＤ／２より低くなる。出力回路４４０のインバータの閾値はＶＤＤ／２なので出力１  ４４１は、Ｈｉｇｈレベルになる。
【００４４】
出力２  ４４２も同様に、Ｍ１２とＭ１３のＶｇｓは、Ｍ１３の方が大きい。しかし、Ｍ１０とＭ１３は、ミラー比がＭ１０の方が大きいので、Ｍ１２とＭ１３のドレイン側の電位はＭ１１、Ｍ１０のドレイン電位より高い電位となる。この電位は、ＶＤＤ／２より大きいので、出力２  ４４２のインバータの閾値を超えることがなく、Ｌｏｗレベルとなる。
【００４５】
入力信号のレベルが（３）の場合（リファレンス＜入力信号：リファレンス１と入力信号の差がＸ以上）の動作について示す。  
入力信号４１１とリファレンスとの関係から、Ｍ４、Ｍ５に流れる電流の関係は、Ｍ４≦Ｍ５となる。この場合、ダイオード接続されたＭ６とＭ７の電流の大小関係もＭ６≦Ｍ７となるので、Ｖｇｓの大小関係もＭ６≦Ｍ７となる。Ｍ１０とＭ１１のＶｇｓの大小関係もＭ１１≦Ｍ１０となる。Ｖｇｓの大小関係より、Ｍ１０は、Ｍ１１より多くの電流を流せる状態だが、Ｍ１０が流せる電流は、Ｍ１１により制限されているため、Ｍ１０、Ｍ１１のドレイン側の電位を下降させ、Ｍ１０のＶＤＳが小さくなるように電位が決まる。この電位は、ＶＤＤ／２より低くなる。出力回路４４０のインバータの閾値はＶＤＤ／２なので出力１  ４４１は、Ｈｉｇｈレベルになる。
【００４６】
出力２  ４４２も同様に、Ｍ１２とＭ１３のＶｇｓは、Ｍ１３の方が大きい、Ｍ１０とＭ１３は、ミラー比がＭ１０の方が大きいが、Ｍ１２とＭ１３のドレイン側の電位はＭ１１、Ｍ１０のドレイン電位より低い電位となる。この電位は、ＶＤＤ／２より大きいので出力２  ４４２もＨｉｇｈレベルとなる。リファレンス１と入力信号４１１の差（図５のＸ）は、図４のトランジスタＭ１１、Ｍ１３の比で変化させることができる。
【００４７】
以上説明したように、本発明によれば、各出力回路の差電流を異なる電流値にすることにより、入力信号に対して複数の判定を行う場合に、単一のリファレンス信号と単一の増幅回路で構成できるため、回路を小型化することができる。
【００４８】
また、本発明のコンパレータは、特に高耐圧プロセスで製造したときに、従来技術に比較して、極めて小さくすることができる。一般的に、高耐圧プロセスで製造されるトランジスタ等の素子は、低耐圧プロセスで製造される素子と比較して、大きい（耐圧やプロセスの差異によっては、例えば１００倍程度）レイアウトサイズとなる。このため、ＤＣ−ＤＣコンバータ等の電源回路において、インダクタ電流の電流値が、２つの閾値の間にあるか、小さい方の閾値より小さいか、及び、大きい方の閾値より大きいかを判定するコンパレータとして本発明を採用すると極めて小さなＤＣ−ＤＣコンバータを実現できる。
【００４９】
例えば、電流モード制御型のＤＣ−ＤＣコンバータでは、インダクタ電流の電流値が、その平均値より大きいか小さいか、及び、所望とするピーク値に到達したかをコンパレータで判定している。ＤＣ−ＤＣコンバータは、高耐圧プロセスで製造することがあるため、増幅回路を２つ設けた従来技術で、このコンパレータを実現すると極めて大きくなる。しかし、増幅回路が１つの本発明で実現すれば、極めて小さなコンパレータが実現でき、ひいてはＤＣ−ＤＣコンバータ全体の面積を小さくすることができる。
【００５０】
次に、本発明の第２の実施形態について、説明する。  
【００５１】
図６は、本発明の第２の実施形態のコンパレータの構成を示す図である。
【００５２】
図６において、コンパレータ６００は、図３で示した通り、入力回路６１０、６２０、増幅回路６３０、出力回路６４０から構成されている。入力回路６１０、６２０は、外部からの入力信号６１１が入力される入力端子と、抵抗Ｒ１、Ｒ２を分割して生成されるリファレンス電圧を有するノード（ノード名：リファレンス２）から構成されている。増幅回路６３０は、差動対Ｔ４、Ｔ５、定電流源をＴ１のトランジスタで受けて、Ｔ１のベースとＴ３のベースを接続した電流源、Ｔ５のコレクタから直列に接続されたＲ３、Ｒ４から構成される。出力回路６４０は、増幅回路６３０の抵抗Ｒ３、Ｒ４の抵抗分割の電圧、ノード１がそれぞれ、Ｔ６、Ｔ７のベースに接続される構成となり、Ｔ６のコレクタ側が出力１  ６４１、Ｔ７のコレクタ側が出力２  ６４２となっている。なお、Ｔ１〜Ｔ７は、バイポーラトランジスタではなく、ＭＯＳトランジスタでもよい。
【００５３】
本実施形態では、Ｔ４とＴ５は、同じサイズ比とする。Ｔ６とＴ７では、Ｔ７のサイズ比の方がＴ６より大きいとする。また、電流源として機能する抵抗Ｒ５とＲ６は、同じ抵抗値とする。なお、出力回路６４０において、抵抗Ｒ５、Ｒ６を下側にし、トランジスタＴ６、Ｔ７を上側にしてもよい。この場合、増幅回路において、抵抗Ｒ３、Ｒ４を上側にし、Ｔ３を下側にすればよい。また、抵抗Ｒ５、Ｒ６の抵抗値を異ならせて、Ｔ６、Ｔ７のサイズを同じにしてもよい。
【００５４】
次に、本実施形態の動作について説明する。
【００５５】
図７は、本発明の第２の実施形態のコンパレータの動作を説明するための図である。
【００５６】
入力信号６１１とリファレンス２の電圧の大小関係でＴ５に流れる電流量が決まる。この電流が大きい程ノード１の電圧は、高くなる。入力信号６１１をリファレンス２より低い電位から徐々に電位を上昇させた時の動作を示す。
【００５７】
入力信号のレベルが（１）の場合（リファレンス＞入力信号）の動作について説明する。  
【００５８】
入力信号とリファレンスの関係から、Ｔ４、Ｔ５に流れる電流の関係は、Ｔ４＜Ｔ５となる。この場合、ノード１の電圧は、Ｔ６とＴ７に十分なベース電流を供給することができる電圧となる。これにより、Ｔ６は深くオンして、Ｔ６のコレクタと接続された抵抗Ｒ５に電流が流れ、出力１  ６４１は、Ｌｏｗレベルになる。
【００５９】
出力２  ６４２についても、同様にＴ７は、深くオンして、Ｔ７のコレクタと接続された抵抗Ｒ６に電流が流れ、出力２  ６４２は、Ｌｏｗレベルになる。
【００６０】
入力信号のレベルが（２）の場合（リファレンス≦入力信号）の動作について説明する。  
【００６１】
入力信号とリファレンスの関係から、Ｔ４、Ｔ５に流れる電流の関係は、Ｔ４≦Ｔ５となる。この場合、Ｔ６とＴ７に供給するベース電流は、入力信号が（１）の場合より少なくなる。Ｔ６は、Ｔ７よりサイズが小さいため、Ｔ６のコレクタと接続された抵抗Ｒ５に流れる電流が減少し、出力１  ６４１は、Ｈｉｇｈレベルになる。Ｔ７は、Ｔ６よりサイズ比が大きいため、Ｒ６の電流は、比較的大きな電流が供給され、出力２  ６４２は、Ｌｏｗレベルにできる。
【００６２】
入力信号のレベルが（３）の場合（リファレンス＜＜入力信号）の動作について説明する。  
【００６３】
入力信号とリファレンスの関係から、Ｔ４、Ｔ５に流れる電流の関係は、Ｔ４＞Ｔ５となる。この場合、ノード１の電圧は、ＶＳＳレベルに近づきＴ６とＴ７にオンするだけの十分なベース電流を供給できない。これにより、Ｔ６とＴ７にベース電流は、流れないので、出力１  ６４１は、抵抗Ｒ５によりプルアップされＨｉｇｈレベルとなる。
【００６４】
同様に出力２  ６４２は、抵抗Ｒ６によりプルアップされＨｉｇｈレベルとなる。
【００６５】
以上説明したように、本発明によれば、各出力回路のベース電圧を異なる電位のノード１、２からそれぞれ抽出することにより、入力信号６１１に対して複数の判定を行う時、単一のリファレンス信号と単一の増幅回路で構成できるため、回路を小型化することができる。
【符号の説明】
【００６６】
３００、４００、６００  コンパレータ
３１０  入力部
３１１、４１１、６１１  入力信号
３１２  リファレンス１
３２０  増幅部
３２１  増幅回路
３３０  出力部
３３１  出力回路１
３３２  出力回路２
４１０、４２０、６１０、６２０  入力回路
４３０、６３０  増幅回路
４４０、６４０  出力回路
４４１、６４１  出力１
４４２、６４２  出力２
【図１】
2014236297.tif 000003
【図２】
2014236297.tif 000004
【図３】
2014236297.tif 000005
【図４】
2014236297.tif 000006
【図５】
2014236297.tif 000007
【図６】
2014236297.tif 000008
【図７】
2014236297.tif 000009