(57)【要約】【課題】ＤＣ−ＤＣ変換器の軽負荷駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモードのオン／オフデューティ比を可変させて駆動効率を向上させるようにしたＤＣ−ＤＣ変換器制御回路、映像表示装置及びその駆動方法を提供する。【解決手段】ＤＣ−ＤＣ変換器の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧を生成及び出力する検出部と、前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較してデューティ信号を生成する比較部と、前記デューティ信号のデューティ比に対応するオン／オフ制御信号を生成して前記ＤＣ−ＤＣ変換器に供給することにより、前記ＤＣ−ＤＣ変換器のオン／オフを制御する変換器制御部とを備えたことを特徴とする。【選択図】図１
2014073069.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣ変換器の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧を生成及び出力する検出部と、
前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較してデューティ信号を生成する比較部と、
前記デューティ信号のデューティ比に対応するオン／オフ制御信号を生成して前記ＤＣ−ＤＣ変換器に供給することにより、前記ＤＣ−ＤＣ変換器のオン／オフを制御する変換器制御部と、
を備えた、ＤＣ−ＤＣ変換器制御回路。
【請求項２】
前記検出部は、
前記ＤＣ−ＤＣ変換器の出力端に直列に接続された検出抵抗と、
前記検出抵抗の両端の電圧差を検出及び増幅させて前記の差動電圧を生成する差動増幅器と、
を備えたことを特徴とする、請求項１に記載のＤＣ−ＤＣ変換器制御回路。
【請求項３】
前記比較部は、
前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較し、その比較結果によるデューティ信号を出力する比較器と、
前記比較器からのデューティ信号に応じてターンオンまたはターンオフされるスイッチングトランジスタと、
を備えたことを特徴とする、請求項２に記載のＤＣ−ＤＣ変換器制御回路。
【請求項４】
前記変換器制御部は、
高電位電圧源と前記スイッチングトランジスタとの間にフォトダイオード（ｐｈｏｔｏ  ｄｉｏｄｅ）が形成され、前記フォトダイオードと対応するようにＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）が形成されてなる少なくとも一つのフォトカプラ（ｐｈｏｔｏｃｏｕｐｌｅｒ）を備えた
ことを特徴とする、請求項３に記載のＤＣ−ＤＣ変換器制御回路。
【請求項５】
複数の画素領域を備えて、映像を表示する映像表示パネルと、
前記映像表示パネルを駆動するゲート及びデータドライバと、
外部から入力される映像データを整列して前記データドライバに供給すると共に、ディミング制御信号とゲート及びデータ制御信号を生成して前記ゲート及びデータドライバを制御するタイミングコントローラと、
前記のディミング制御信号に応じてバックライトの点灯及び消灯期間を制御し、請求項１ないし４のいずれか１項に記載のＤＣ−ＤＣ変換器制御回路を備えて、自体に備えられたＤＣ−ＤＣ変換器のオン／オフ状態を制御するバックライトユニットと、
を備えた、映像表示装置。
【請求項６】
検出部を用いてＤＣ−ＤＣ変換器の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧を生成及び出力するステップと、
比較部を用いて、前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較してデューティ信号を生成するステップと、
変換器制御部を用いて、前記デューティ信号のデューティ比に対応するオン／オフ制御信号を生成し、前記ＤＣ−ＤＣ変換器に供給することにより、前記ＤＣ−ＤＣ変換器のオン／オフを制御するステップと、
を含む、ＤＣ−ＤＣ変換器制御回路の駆動方法。
【請求項７】
前記差動電圧を生成及び出力するステップは、
差動増幅器を用いて、前記ＤＣ−ＤＣ変換器の出力端に直列に接続された検出抵抗の両端の電圧差を検出及び増幅させて、前記の差動電圧を生成するステップを含む
ことを特徴とする、請求項６に記載のＤＣ−ＤＣ変換器制御回路の駆動方法。
【請求項８】
前記デューティ信号を生成するステップは、
比較器を用いて、前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較し、その比較結果によるデューティ信号を出力するステップと、
前記デューティ信号に応じてスイッチングトランジスタをターンオンまたはターンオフさせるステップと、
を含むことを特徴とする、請求項７に記載のＤＣ−ＤＣ変換器制御回路の駆動方法。
【請求項９】
前記ＤＣ−ＤＣ変換器のオン／オフ制御ステップは、
高電位電圧源と前記スイッチングトランジスタとの間にフォトダイオード（ｐｈｏｔｏ  ｄｉｏｄｅ）が形成され、前記フォトダイオードと対応するようにＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）が形成されてなる少なくとも一つのフォトカプラ（ｐｈｏｔｏ  ｃｏｕｐｌｅｒ）を用いて、前記のオン／オフ制御信号を前記ＤＣ−ＤＣ変換器に供給するステップを含む
ことを特徴とする、請求項８に記載のＤＣ−ＤＣ変換器制御回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣ変換器の軽負荷（ｌｉｇｈｔ−ｌｏａｄ）駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモード（Ｂｕｒｓｔ  Ｍｏｄｅ）のオン／オフデューティ比（Ｄｕｔｙ  Ｒａｔｉｏ）を可変させて駆動効率を向上させることができるようにしたＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、ＤＣ−ＤＣ変換器は、一定した電圧の入力が印加されたとき、特定電圧が一定に出力されるようにする装置である。このようなＤＣ−ＤＣ変換器は、出力端の負荷条件に応じてその駆動効率が変わるという特性がある。
【０００３】
ＤＣ−ＤＣ変換器は、高い出力の高負荷（Ｈｅａｖｙ−ｌｏａｄ）駆動状態ではその駆動効率が高くなる一方、軽負荷（ｌｉｇｈｔ−ｌｏａｄ）駆動状態では効率が急激に減少するという特性がある。このような特性は、スイッチのスイッチング過程での電圧損失が生じるため発生し、特に、軽負荷駆動状態では、スイッチング電圧損失による影響を大きく受けるため、より一層駆動効率が低減する。
【０００４】
従来は、このような問題を解決するために、エラー増幅器（Ｅｒｒｏｒ  Ａｍｐｌｉｆｉｅｒ）を用いてＤＣ−ＤＣ変換器の出力端負荷量を検出し、検出された負荷量が基準以下の軽負荷状態に変わると、ＤＣ−ＤＣ変換器をオフ（ｏｆｆ）させるバーストモード（Ｂｕｒｓｔ  Ｍｏｄｅ）を用いた。
【０００５】
しかし、エラー増幅器を用いた従来方式の負荷量検出方式は、ＤＣ−ＤＣ変換器の出力端負荷量に応じてオン／オフの基準が異なるように変わり、その変化の度合いが大きいため、ＤＣ−ＤＣ変換器のオン／オフのタイミングを容易に調節できなかった。
【０００６】
また、ＤＣ−ＤＣ変換器をバーストモードでオン／オフさせる場合には、出力端の負荷量の変化の度合い及び出力周波数帯に応じてその効率が変わるが、従来技術によるＤＣ−ＤＣ変換器のバーストモード駆動方式では、出力端の負荷の度合いや周波数帯に合わせてオン／オフデューティ比（Ｄｕｔｙ  Ｒａｔｉｏ）を制御できないため、その利用効率が低かった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記のような問題点を解決するためのもので、ＤＣ−ＤＣ変換器の軽負荷（ｌｉｇｈｔ−ｌｏａｄ）駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモードのオン／オフデューティ比を可変させて駆動効率を向上させることができるようにしたＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法を提供することにその目的がある。
【課題を解決するための手段】
【０００８】
上記のような目的を達成するための本発明に係るＤＣ−ＤＣ変換器制御回路は、ＤＣ−ＤＣ変換器の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧を生成及び出力する検出部と、前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較してデューティ信号を生成する比較部と、前記デューティ信号のデューティ比に対応するオン／オフ制御信号を生成して前記ＤＣ−ＤＣ変換器に供給することにより、前記ＤＣ−ＤＣ変換器のオン／オフを制御する変換器制御部とを備えたことを特徴とする。
【０００９】
また、上記のような目的を達成するための本発明に係るＤＣ−ＤＣ変換器制御回路を備えた映像表示装置は、複数の画素領域を備えて、映像を表示する映像表示パネルと、前記映像表示パネルを駆動するゲート及びデータドライバと、外部から入力される映像データを整列して前記データドライバに供給すると共に、ディミング制御信号とゲート及びデータ制御信号を生成して前記ゲート及びデータドライバを制御するタイミングコントローラと、前記のディミング制御信号に応じてバックライトの点灯及び消灯期間を制御し、上記ＤＣ−ＤＣ変換器制御回路を備えて、自体に備えられたＤＣ−ＤＣ変換器のオン／オフ状態を制御するバックライトユニットとを備えたことを特徴とする。
【００１０】
また、上記のような目的を達成するための本発明に係るＤＣ−ＤＣ変換器制御回路の駆動方法は、検出部を用いてＤＣ−ＤＣ変換器の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧を生成及び出力するステップと、比較部を用いて、前記検出部からの差動電圧を三角波状またはのこぎり波状の基準電圧と比較してデューティ信号を生成するステップと、変換器制御部を用いて、前記デューティ信号のデューティ比に対応するオン／オフ制御信号を生成し、前記ＤＣ−ＤＣ変換器に供給することにより、前記ＤＣ−ＤＣ変換器のオン／オフを制御するステップとを含むことを特徴とする。
【発明の効果】
【００１１】
本発明に係るＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法は、ＤＣ−ＤＣ変換器の軽負荷駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモードのオン／オフデューティ比を可変させて駆動効率を向上させることができる。
【００１２】
特に、出力端負荷量との比較基準となるのこぎり波の周波数を可変して、容易にＤＣ−ＤＣ変換器のオン／オフデューティ比を可変させることができ、その周波数を最適化することにより、バーストモード駆動時に生じうる騷音の問題を解決することができる。
【００１３】
また、負荷の度合いを検出するＤＣ−ＤＣ変換器の出力端と、オン／オフ制御信号生成回路とがフォトカプラ（ｐｈｏｔｏｃｏｕｐｌｅｒ）を通じて電気的に絶縁されるようにすることで、電気的ストレスから回路を安全に保護することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例に係るＤＣ−ＤＣ変換器制御回路を示す構成図である。
【図２Ａ】図１に示されたＤＣ−ＤＣ変換器制御回路の入出力信号を示す波形図である。
【図２Ｂ】図１に示されたＤＣ−ＤＣ変換器制御回路の入出力信号を示す波形図である。
【図２Ｃ】図１に示されたＤＣ−ＤＣ変換器制御回路の入出力信号を示す波形図である。
【図３】図１及び図２Ａ乃至図２ＣによるＤＣ−ＤＣ変換器制御回路を備えた液晶表示装置を示す構成図である。
【図４】図３のバックライト制御部を具体的に示す構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例に係るＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法を、添付の図面を参照してより詳細に説明すると、次の通りである。
【００１６】
図１は、本発明の実施例に係るＤＣ−ＤＣ変換器制御回路を示す構成図である。
【００１７】
図１に示されたＤＣ−ＤＣ変換器制御回路は、ＤＣ−ＤＣ変換器２の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧Ｖｄｉｆを生成及び出力する検出部１１と、検出部１１からの差動電圧Ｖｄｉｆを三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅと比較してデューティ信号（Ｄｕｔｙ）を生成する比較部１３と、デューティ信号（Ｄｕｔｙ）のデューティ比に対応するオン／オフ（ｏｎ／ｏｆｆ）制御信号ＣＣＳを生成してＤＣ−ＤＣ変換器２に供給することにより、ＤＣ−ＤＣ変換器２のオン／オフを制御する変換器制御部１０とを備える。
【００１８】
検出部１１は、ＤＣ−ＤＣ変換器２の出力端電流量及び電圧を検出する。そのために、検出部１１は、ＤＣ−ＤＣ変換器２の出力端に直列に接続された検出抵抗Ｒｓと、検出抵抗Ｒｓの両端の電圧差を検出及び増幅させて差動電圧Ｖｄｉｆを生成する差動増幅器４とを備える。
【００１９】
検出抵抗Ｒｓは、ＤＣ−ＤＣ変換器２の出力端電流量及び電圧レベルの変化を検出するためのもので、ＤＣ−ＤＣ変換器２の出力端に直列に接続される。検出抵抗Ｒｓの抵抗値が、出力端の電流量及び電圧に比べて大きすぎると、発熱及び効率低減の問題が生じうるため、検出抵抗Ｒｓの抵抗値は、ＤＣ−ＤＣ変換器２の駆動に影響を及ぼさない小さい値に設定することが好ましい。
【００２０】
差動増幅器４は、リアルタイムで検出抵抗Ｒｓの両端の電圧の入力を受け、両端の電圧差を増幅させて差動電圧Ｖｄｉｆを生成及び出力する。
【００２１】
比較部１３は、検出部１１からの差動電圧Ｖｄｉｆを生成し、外部から入力された基準電圧Ｐｗａｖｅと比較し、その比較結果によるデューティ信号（Ｄｕｔｙ）を出力する。そのために、比較部１３は、検出部１１からの差動電圧Ｖｄｉｆを三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅと比較し、その比較結果によるデューティ信号（Ｄｕｔｙ）を出力する比較器８と、比較器８からのデューティ信号（Ｄｕｔｙ）に応じてターンオンまたはターンオフされるスイッチングトランジスタＴｒ１とを備える。
【００２２】
比較部１３は、三角波発生器６を備えて、三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅを生成し、比較器８を用いて基準電圧Ｐｗａｖｅと差動電圧Ｖｄｉｆとを比較する。そして、比較部自体に三角波発生器６が備えられていない場合には、比較器８が、外部の三角波発生器から三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅの供給を受け、差動電圧Ｖｄｉｆと比較するようにする。よって、比較器８は、検出部１１からの差動電圧Ｖｄｉｆと外部からの基準電圧Ｐｗａｖｅとの比較結果に応じてデューティ信号（Ｄｕｔｙ）を出力するようになる。
【００２３】
スイッチングトランジスタＴｒ１のゲート端子は比較器８のデューティ信号（Ｄｕｔｙ）出力端に接続され、ドレイン端子は変換器制御部１０の高電位電圧出力ノードに接続され、ソース端子は低電位電圧端子に接続される。このようなスイッチングトランジスタＴｒ１は、ゲート端子に入力される比較器８のデューティ信号（Ｄｕｔｙ）に応じてターンオンまたはターンオフされて、変換器制御部１０の高電位電圧出力を制御する。スイッチングトランジスタＴｒ１としては、ＮＭＯＳまたはＰＭＯＳトランジスタが用いられることができ、ＰＭＯＳを用いる場合には、ソース端子を変換器制御部１０の高電位電圧出力ノードに接続させ、ドレイン端子は低電位電圧端子に接続させて利用する。
【００２４】
比較器８のデューティ信号（Ｄｕｔｙ）が直接的に変換器制御部１０に供給されずに、スイッチングトランジスタＴｒ１をスイッチングさせるのに利用されるようにした構成、言い換えると、スイッチングトランジスタＴｒ１のスイッチング動作により変換器制御部１０が駆動されるようにした構成によって分離駆動される比較部１３と変換器制御部１０の駆動信頼性が確保され得る。
【００２５】
ＤＣ−ＤＣ変換器２のオン／オフを制御する変換器制御部１０は、少なくとも一つのフォトカプラ（ｐｈｏｔｏｃｏｕｐｌｅｒ）を備える。このようなフォトカプラは、比較部１３に形成されたスイッチングトランジスタＴｒ１のスイッチング動作によって駆動されて、デューティ信号（Ｄｕｔｙ）のデューティ比に対応するオン／オフ制御信号ＣＣＳを生成及び出力するようになる。言い換えると、フォトカプラのフォトダイオード（ｐｈｏｔｏ  ｄｉｏｄｅ）は比較部１３のスイッチングトランジスタＴｒ１のオン／オフ動作により制御され、フォトダイオードの動作によってフォトカプラのＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）がオン／オフされて、高電位及び低電位電圧レベルでスイングするオン／オフ制御信号ＣＣＳが出力される。
【００２６】
ＤＣ−ＤＣ変換器は、変換器制御部１０からのオン／オフ制御信号ＣＣＳに応答してオン／オフ制御される。一方、検出部１１の出力端と比較器８の出力端及び変換器制御部１０の入出力端には、少なくとも一つの抵抗素子Ｒ１〜Ｒ５が形成されて、全体的な回路を安定化させることもある。
【００２７】
図２Ａ乃至図２Ｂは、図１に示されたＤＣ−ＤＣ変換器制御回路の入出力信号を示す波形図である。
【００２８】
図２Ａは、ＤＣ−ＤＣ変換器２が高負荷（Ｈｅａｖｙ−ｌｏａｄ）状態で駆動する場合における入出力信号を示したもので、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆが、のこぎり波状の基準電圧Ｐｗａｖｅのレベルよりも高く、ＤＣ−ＤＣ変換器２がバーストモードで駆動せずに、正常モードで駆動する状態である。
【００２９】
具体的には、ＤＣ−ＤＣ変換器２の出力端に形成された検出抵抗Ｒｓの両端の電圧差を増幅させて生成された検出部１１の差動電圧Ｖｄｉｆを、比較部１３を通じてのこぎり波状の基準電圧Ｐｗａｖｅと比較して、基準電圧Ｐｗａｖｅのレベルよりも差動電圧Ｖｄｉｆがさらに高いと判断されると、比較部１３では、第１論理（ハイ論理）状態に維持されるデューティ信号（Ｄｕｔｙ）を出力するようになる。すなわち、比較器８でのデューティ信号（Ｄｕｔｙ）が、ハイ論理状態である第１論理状態に維持されると、スイッチングトランジスタＴｒ１もターンオン状態を維持するようになる。よって、フォトカプラ１０のフォトダイオードもオン状態を維持し、ＢＪＴがターンオン状態を維持してオン状態が維持されるようにするオン／オフ制御信号ＣＣＳが出力される。
【００３０】
このように、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆが、基準電圧Ｐｗａｖｅのレベルよりも高く維持される状態は、高負荷駆動状態と判断されて、ＤＣ−ＤＣ変換器２が正常モードで駆動されるようにする。ＤＣ−ＤＣ変換器２は、高負荷状態で駆動する場合にその駆動効率及び正確性が高まるので、バーストモードに転換する必要がない。
【００３１】
図２Ｂは、ＤＣ−ＤＣ変換器２が軽負荷（ｌｉｇｈｔ−ｌｏａｄ）状態で駆動され、軽負荷状態でのその出力負荷が高負荷に近い状態で駆動される場合の入出力信号を示す。このように、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆのレベルが、のこぎり波状の基準電圧Ｐｗａｖｅのレベルよりも高く維持される比率が高いと、ＤＣ−ＤＣ変換器２が、高いデューティのバーストモードで駆動するようになる。
【００３２】
具体的に、検出部１１で生成された差動電圧Ｖｄｉｆのレベルが、のこぎり波状の基準電圧Ｐｗａｖｅのレベルよりも高く維持される比率が高いと、比較部１３では、第１論理（ハイ論理）状態に維持される比率が高いデューティ信号（Ｄｕｔｙ）を出力するようになる。すなわち、比較器８でのデューティ信号（Ｄｕｔｙ）がハイ論理状態に維持される比率が高いと、スイッチングトランジスタＴｒ１もターンオン状態をさらに長く維持する高いデューティでスイングすることになる（高いデューティ比率でバーストモード維持）。よって、フォトカプラ１０のフォトダイオードもターンオン状態をさらに長く維持する高いデューティでオン／オフされ、ＢＪＴもターンオン状態をさらに長く維持する高いデューティでオン／オフされて、ターンオン状態をさらに長く維持する高いデューティでスイングされるオン／オフ制御信号ＣＣＳが出力される。
【００３３】
このように、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆが、基準電圧Ｐｗａｖｅのレベルよりも高く維持される比率が高いと、軽負荷状態ではあるが、軽負荷状態の中でも高い方に属する軽負荷状態と判断されて、ＤＣ−ＤＣ変換器２がオン状態をさらに長く維持する高いデューティのバーストモードで駆動されるようにする。ＤＣ−ＤＣ変換器２は、軽負荷状態で駆動する場合にその駆動効率が低下するが、軽負荷状態の中でも階段状に駆動効率が低下するので、負荷状態に応じて階段状に変化するように駆動効率を調節する必要がある。
【００３４】
図２Ｃは、ＤＣ−ＤＣ変換器２が軽負荷（ｌｉｇｈｔ−ｌｏａｄ）状態で駆動され、軽負荷状態の中でも出力負荷が最も低い負荷に近い状態で駆動される場合の入出力信号を示す。このように、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆのレベルが、のこぎり波状の基準電圧Ｐｗａｖｅのレベルよりも低く維持される比率が高いと、ＤＣ−ＤＣ変換器２が、低いデューティのバーストモードで駆動するようになる。
【００３５】
具体的に、検出部１１で生成された差動電圧Ｖｄｉｆのレベルが、のこぎり波状の基準電圧Ｐｗａｖｅのレベルよりも低く維持される比率が高いと、比較部１３では、第１論理（ハイ論理）状態に維持される比率が低いデューティ信号（Ｄｕｔｙ）を出力するようになる。すなわち、比較器８でのデューティ信号（Ｄｕｔｙ）がロー論理状態に維持される比率が高いと、スイッチングトランジスタＴｒ１もターンオフ状態をさらに長く維持する低いデューティでスイングするようになる（低いデューティ比でバーストモード維持）。よって、フォトカプラ１０のフォトダイオードもターンオフ状態をさらに長く維持する低いデューティでオン／オフされ、ＢＪＴもターンオフ状態をさらに長く維持する低いデューティでオン／オフされて、ターンオフ状態をさらに長く維持する低いデューティでスイングされるオン／オフ制御信号ＣＣＳが出力される。
【００３６】
このように、ＤＣ−ＤＣ変換器２の出力端において検出した差動信号Ｖｄｉｆが、基準電圧Ｐｗａｖｅのレベルよりも低く維持される比率が高いと、軽負荷状態の中でも最も低い方に属する軽負荷状態と判断されて、ＤＣ−ＤＣ変換器２がオフ状態をさらに長く維持する低いデューティのバーストモードで駆動されるようにする。ＤＣ−ＤＣ変換器２は、最も低い軽負荷状態で駆動されると、その駆動効率が著しく低下するため、軽負荷の程度が低いほど、その駆動効率を高める必要がある。
【００３７】
バーストモードでＤＣ−ＤＣ変換器２を駆動すると、バースト周波数に応じてその駆動効率やリップル電圧（ｒｉｐｐｌｅ  ｖｏｌｔａｇｅ）が可変することができる。特に、周波数が小さいほど、その効率の幅は大きくなるが、出力端電圧のリップルは激しくなる。反面、周波数が大きくなると、出力電圧は安定するが、効率の上昇幅は相対的に小さくなる。よって、ＤＣ−ＤＣ変換器２の駆動効率及び周波数を考慮して、最も効率的な基準周波数（三角波発生器を通じた三角波またはのこぎり波の基準周波数）を設定しなければならない。
【００３８】
また、ＤＣ−ＤＣ変換器２のバースト駆動デューティが高いと、ＤＣ−ＤＣ変換器２のオン時間が長くなり、それだけスイッチング損失が増加するため、効率の上昇幅が小さくなる。反面、ＤＣ−ＤＣ変換器２のバースト駆動デューティが低いと、ＤＣ−ＤＣ変換器２のオン時間が短くなり、スイッチング損失が減少するので、効率の上昇幅は大きくなる。
【００３９】
よって、バーストモードでは、リップル電圧の許容範囲内で、オン／オフデューティ、又は、三角波発生器を通じた三角波またはのこぎり波のデューティを設定する必要がある。すなわち、相対的に負荷が大きいときは、オフ時間の間にリップルが大きくなることがあるため、バーストモードのデューティを高めてリップル電圧を最小化しなければならない。反面、相対的に負荷が小さいときは、リップルが小さく発生するので、バーストモードのデューティを減少させて効率の上昇幅を向上させることができる。
【００４０】
上述のような多様な技術的特徴を有する本発明の実施例に係るＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法は、軽負荷状態のバーストモード駆動時、軽負荷状態の中でも相対的に高い負荷ではデューティ比を相対的に高め、相対的に低い負荷では、低いビューティ比を相対的に低くすることにより、軽負荷状態での負荷が低くなるほど、デューティ比をさらに低くして、バーストモードにおいて最適の効率向上を達成することができる。特に、ＤＣ−ＤＣ変換器の軽負荷駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモードのオン／オフデューティ比を可変させて駆動効率を向上させることができる。
【００４１】
これと共に、出力端負荷量との比較の基準となるのこぎり波の周波数を可変して、容易にＤＣ−ＤＣ変換器のオン／オフデューティ比を可変させることができ、その周波数を最適化することにより、バーストモード駆動時に生じうる騷音の問題を解決できる。また、負荷の度合いを検出するＤＣ−ＤＣ変換器の出力端と、オン／オフ制御信号生成回路とがフォトカプラ（ｐｈｏｔｏ  ｃｏｕｐｌｅｒ）を通じて電気的に絶縁されるようにすることで、電気的ストレスから回路を安全に保護することができる。
【００４２】
図３は、図１及び図２Ａ乃至図２ＣによるＤＣ−ＤＣ変換器制御回路を備えた液晶表示装置を示す構成図である。
【００４３】
図１にそれぞれ示されたＤＣ−ＤＣ変換器制御回路は、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、有機発光ダイオード表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）及びプラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの多様な映像表示装置に適用されることができる。しかし、以下では、説明の便宜上、本発明のＤＣ−ＤＣ変換器制御回路が液晶表示装置に適用された一例を説明する。
【００４４】
図３に示された液晶表示装置は、複数の画素領域を備えた液晶パネル１２と、液晶パネル１２のデータラインＤＬ１〜ＤＬｍを駆動するデータドライバ１４と、液晶パネル１２のゲートラインＧＬ１〜ＧＬｎを駆動するゲートドライバ１６と、外部から入力される映像データ（ＲＧＢ）を整列してデータドライバ１４に供給すると共に、ディミング制御信号Ｄｉｍとゲート及びデータ制御信号ＧＣＳ，ＤＣＳを生成してゲート及びデータドライバ１６，１４を制御するタイミングコントローラ１８と、上記のディミング制御信号Ｄｉｍに応じて前記バックライト２４の点灯及び消灯期間を制御し、上記の図１に示されたＤＣ−ＤＣ変換器制御回路を備えて、ＤＣ−ＤＣ変換器のオン／オフ状態を自体制御するバックライトユニット２２とを備える。
【００４５】
液晶パネル１２は、複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍにより定義される各画素領域に形成された薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、及びＴＦＴと接続された液晶キャパシタＣｌｃを備える。液晶キャパシタＣｌｃは、ＴＦＴと接続された画素電極と、画素電極と液晶を介して対面する共通電極とで構成される。ＴＦＴは、それぞれのゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答して、それぞれのデータラインＤＬ１〜ＤＬｍからの映像信号を画素電極に供給する。液晶キャパシタＣｌｃは、画素電極に供給された映像信号と、共通電極に供給された共通電圧との差電圧を充電し、その差電圧に応じて液晶分子の配列を可変させて光透過率を調節することにより、階調を具現する。そして、液晶キャパシタＣｌｃには、ストレージキャパシタＣｓｔが並列に接続されて、液晶キャパシタＣｌｃに充電された電圧が次のデータ信号が供給されるまで維持されるようにする。
【００４６】
データドライバ１４は、タイミングコントローラ１８からのデータ制御信号（ＤＣＳ）、例えば、ソーススタートパルス（ＳＳＰ、Ｓｏｕｒｃｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ソースシフトクロック（ＳＳＣ、Ｓｏｕｒｃｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ）、ソース出力イネイブル（ＳＯＥ、Ｓｏｕｒｃｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）信号などを用いて、タイミングコントローラ１８から補償変換されたデータ（Ｄａｔａ）をアナログ電圧、すなわち、映像信号に変換する。このとき、データドライバ１４は、整列されて入力された映像データ（Ｄａｔａ）の階調値によって、所定レベルを有する正極性または負極性のガンマ電圧を選択し、選択されたガンマ電圧を映像信号として各データラインＤＬ１〜ＤＬｍに供給する。
【００４７】
ゲートドライバ１６は、タイミングコントローラ１８からのゲート制御信号ＧＣＳ、例えば、ゲートスタートパルス（ＧＳＰ、Ｇａｔｅ  Ｓｔａｒｔ  Ｐｕｌｓｅ）、ゲートシフトクロック（ＧＳＣ、Ｇａｔｅ  ｓｈｉｆｔ  ｃｌｏｃｋ）、ゲート出力イネイブル（ＧＯＥ、Ｇａｔｅ  Ｏｕｔｐｕｔ  Ｅｎａｂｌｅ）信号に応答して順次スキャンパルスを発生し、これをゲートラインＧＬ１〜ＧＬｎに順次供給する。
【００４８】
タイミングコントローラ１８は、外部から入力される映像データ（ＲＧＢ）を液晶パネル１２の駆動に適合するように整列し、整列された映像データ（Ｄａｔａ）を少なくとも一つの水平ライン単位でデータドライバ１４に供給する。また、タイミングコントローラ１８は、外部から入力される同期信号、すなわち、ドットクロックＤＣＬＫ、データイネイブル信号ＤＥ、水平及び垂直同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃのうち少なくとも一つを用いてゲート及びデータ制御信号ＧＣＳ、ＤＣＳを生成し、これをゲート及びデータドライバ１６，１４にそれぞれ供給することによってゲート及びデータドライバ１６，１４を制御する。なお、タイミングコントローラ１８は、整列された映像データ（Ｄａｔａ）の明るさや輝度情報などによって、前記の同期信号のうち少なくとも一つを用いてディミング制御信号Ｄｉｍを生成し、これをバックライトユニット１２に供給することによってバックライトユニット２２を制御する。
【００４９】
バックライトユニット２２は、光を発生する複数のＬＥＤアレイと複数のＬＥＤアレイから入射される光の効率を向上させる光学部とを備えたバックライト２４と、タイミングコントローラ１８からのディミング制御信号Ｄｉｍに応じて制御電流Ｉｏｎ及び制御電圧Ｖｌｅｄを発生して、バックライト２４の点灯及び消灯期間を制御するバックライト制御部２６とを備える。
【００５０】
バックライト２４は、直列または並列に連結された複数のＬＥＤアレイを備え、各ＬＥＤアレイに供給される駆動電源Ｖｌｅｄによって同時に又は順次に各ＬＥＤをオン／オフさせて光を発生する。
【００５１】
バックライト制御部２６は、外部またはタイミングコントローラからのディミング制御信号Ｄｉｍに応じて毎フレーム期間単位でバックライト２４、すなわち、各ＬＥＤアレイの点灯及び消灯期間を設定することにより、各ＬＥＤアレイの発光量を制御する。具体的に、バックライト制御部２６は、少なくとも一つの制御ＩＣを用いて、外部またはタイミングコントローラ１８から入力されるディミング制御信号Ｄｉｍのデューティ比に対応するようにパルス幅変調（ＰＷＭ、Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号を生成する。そして、少なくとも一つの制御ＩＣにそれぞれ対応するように備えられたＤＣ−ＤＣ変換器を用いて、ＰＷＭ信号に応じてバックライト２４のＬＥＤ制御電流を調節する。ここで、ＰＷＭ信号とは、ディミング制御信号Ｄｉｍのデューティ比情報に応じて各ＬＥＤアレイのオン／オフ周期、例えば、ハイ／ロー周期が可変された信号である。したがって、バックライト制御部２６に構成される少なくとも一つの制御ＩＣとＤＣ−ＤＣ変換器は、ＰＷＭ信号に応じてバックライト２４のＬＥＤ制御電流の出力時点を調節することにより、各ＬＥＤアレイがバーストモードで駆動されるようにする。
【００５２】
図４は、図３のバックライト制御部を具体的に示す構成図である。
【００５３】
図４のバックライト制御部２６は、ディミング制御信号Ｄｉｍに対応するＰＷＭ信号を生成及び出力する少なくとも一つの制御ＩＣ（図示せず）と、制御ＩＣから入力されたＰＷＭ信号に応じてバックライト２４のＬＥＤ制御電流及び電圧を出力するＤＣ−ＤＣ変換器２と、ＤＣ−ＤＣ変換器２の出力端電流量及び電圧を検出し、これを三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅと比較してデューティ信号（Ｄｕｔｙ）を生成することにより、前記ＤＣ−ＤＣ変換器２のオン／オフを制御するＤＣ−ＤＣ変換器制御回路とを備える。
【００５４】
具体的に、図４のＤＣ−ＤＣ変換器制御回路は、ＤＣ−ＤＣ変換器２の出力端電流量及び電圧を検出し、検出された電圧の大きさによる差動電圧Ｖｄｉｆを生成及び出力する検出部１１と、前記検出部１１からの差動電圧Ｖｄｉｆを三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅと比較してデューティ信号（Ｄｕｔｙ）を生成する比較部１３と、前記デューティ信号（Ｄｕｔｙ）のデューティ比に対応するオン／オフ（ｏｎ／ｏｆｆ）制御信号ＣＣＳを生成して前記ＤＣ−ＤＣ変換器２に供給することにより、前記ＤＣ−ＤＣ変換器２のオン／オフを制御する変換器制御部１０とを備える。
【００５５】
図４のＤＣ−ＤＣ変換器制御回路は、図１及び図２Ａ乃至図２Ｃを参照して説明したいずれかのＤＣ−ＤＣ変換器制御回路であってもよい。したがって、ＤＣ−ＤＣ変換器制御回路の構造及びその駆動方法に関する説明を、図１及び図２Ａ乃至図２Ｃを参照した上記の説明で代替する。
【００５６】
図４のＤＣ−ＤＣ変換器制御回路の検出部１１は、ＤＣ−ＤＣ変換器２の出力端に直列に接続された検出抵抗Ｒｓと、検出抵抗Ｒｓの両端の電圧差を検出及び増幅させて差動電圧Ｖｄｉｆを生成する差動増幅器４とを備える。
【００５７】
比較部１３は、検出部１１からの差動電圧Ｖｄｉｆを三角波状またはのこぎり波状の基準電圧Ｐｗａｖｅと比較し、その比較結果によるデューティ信号（Ｄｕｔｙ）を出力する比較器８と、比較器８からのデューティ信号（Ｄｕｔｙ）に応じてターンオンまたはターンオフされるスイッチングトランジスタＴｒ１とを備える。
【００５８】
ＤＣ−ＤＣ変換器２のオン／オフを制御する変換器制御部１０は、少なくとも一つのフォトカプラ（ｐｈｏｔｏｃｏｕｐｌｅｒ）を備える。このようなフォトカプラは、比較部１３に形成されたスイッチングトランジスタＴｒ１のスイッチング動作によって駆動されて、デューティ信号（Ｄｕｔｙ）のデューティ比に対応するオン／オフ制御信号ＣＣＳを生成及び出力する。
【００５９】
よって、ＤＣ−ＤＣ変換器は、変換器制御部１０からのオン／オフ制御信号ＣＣＳに応答してオン／オフ制御される。
【００６０】
上述のような多様な技術的特徴を有する本発明の実施例に係るＤＣ−ＤＣ変換器制御回路と、それを用いた映像表示装置及びその駆動方法は、軽負荷状態のバーストモード駆動時、軽負荷状態の中でも相対的に高い負荷ではデューティ比を相対的に高め、相対的に低い負荷では、低いビューティ比を相対的に低くすることにより、軽負荷状態での負荷が低くなるほど、デューティ比をさらに低くして、バーストモードにおいて最適の効率向上を達成することがきる。特に、ＤＣ−ＤＣ変換器の軽負荷駆動時に、回路安全性を確保しながらも、その負荷量に応じてバーストモードのオン／オフデューティ比を可変させて駆動効率を向上させることができる。
【００６１】
これと共に、出力端負荷量との比較基準となるのこぎり波の周波数を可変して、容易にＤＣ−ＤＣ変換器のオン／オフデューティ比を可変させることができ、その周波数を最適化することにより、バーストモード駆動時に生じうる騷音の問題を解決できる。また、負荷の度合いを検出するＤＣ−ＤＣ変換器の出力端とオン／オフ制御信号生成回路とが、フォトカプラ（ｐｈｏｔｏｃｏｕｐｌｅｒ）を通じて電気的に絶縁されるようにすることで、電気的ストレスから回路を安全に保護することができる。
【００６２】
以上説明した内容を通じて、当業者であれば、本発明の技術思想を逸脱しない範囲で様々な変形及び修正が可能であるということが理解できる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められなければならない。
【図１】
2014073069.tif 000003
【図２Ａ】
2014073069.tif 000004
【図２Ｂ】
2014073069.tif 000005
【図２Ｃ】
2014073069.tif 000006
【図３】
2014073069.tif 000007
【図４】
2014073069.tif 000008