(57)【要約】【課題】デバイス不良の発生を低減することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体からなる基板１０を準備する工程と、基板１０の主表面１０Ａ，１０Ｂ上に接触する金属膜６１，７１を形成する工程と、金属膜６１，７１を覆うように保護膜２０，２１を形成する工程と、保護膜２０，２１を介して金属膜６１，７１に光を照射することによりソース電極およびドレイン電極を形成する工程とを備えている。ソース電極およびドレイン電極を形成する工程では、金属膜６１，７１を構成する材料よりも保護膜２０，２１を構成する材料による吸収率が小さい波長の光が照射される。【選択図】図８
2014078659.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる基板を準備する工程と、
前記基板の少なくとも一方の主表面上に接触する金属膜を形成する工程と、
前記金属膜の少なくとも一部を覆うように保護膜を形成する工程と、
前記保護膜を介して前記金属膜に光を照射することにより電極を形成する工程とを備え、
前記電極を形成する工程では、前記金属膜を構成する材料よりも前記保護膜を構成する材料による吸収率が小さい波長の光が照射される、半導体装置の製造方法。
【請求項２】
前記基板を準備する工程では、炭化珪素からなる前記基板が準備される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記保護膜を形成する工程では、酸化珪素、窒化珪素および酸化アルミニウムからなる群より選択される一の材料からなる前記保護膜が形成される、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記金属膜を形成する工程では、前記基板において、前記電極とは異なる電極が形成される側の主表面上に接触する前記金属膜が形成される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記保護膜をバッファードフッ酸またはフッ酸により除去する工程をさらに備える、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、より特定的には、デバイス不良の発生を低減することが可能な半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の製造においては、半導体基板上にソース電極やドレイン電極などのオーミック電極が形成される。このようなオーミック電極は、たとえば半導体基板上に接触するように金属膜を形成し、当該金属膜をレーザの照射などによって加熱することにより形成される（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９６９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のようにしてオーミック電極を形成する場合、レーザを金属膜に照射する際に金属膜を構成する金属が飛散する場合がある。これにより、形成されるオーミック電極において形状不良などが発生し、さらに飛散した金属が他の配線や電極の短絡の原因となり、これらに起因して半導体装置のデバイス不良が発生し易くなるという問題がある。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、デバイス不良の発生を低減することが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、半導体からなる基板を準備する工程と、基板の少なくとも一方の主表面上に接触する金属膜を形成する工程と、金属膜の少なくとも一部を覆うように保護膜を形成する工程と、保護膜を介して金属膜に光を照射することにより電極を形成する工程とを備えている。電極を形成する工程では、金属膜を構成する材料よりも保護膜を構成する材料による吸収率が小さい波長の光が照射される。
【０００７】
本発明の半導体装置の製造方法では、保護膜を介して金属膜に光を照射することにより電極が形成されるため、金属膜に光を照射する際に当該金属膜を構成する金属が飛散することを抑制することができる。これにより、形成される電極の形状不良の発生が抑制され、結果としてこれに起因したデバイス不良の発生を低減することができる。このように、本発明の半導体装置の製造方法によれば、デバイス不良の発生を低減することが可能な半導体装置の製造方法を提供することができる。
【０００８】
上記半導体装置の製造方法において、基板を準備する工程では、炭化珪素からなる基板が準備されてもよい。このように、上記半導体装置の製造方法は、炭化珪素からなる基板を用いた半導体装置の製造において好適に採用することができる。
【０００９】
上記半導体装置の製造方法において、保護膜を形成する工程では、酸化珪素、窒化珪素および酸化アルミニウムからなる群より選択される一の材料からなる保護膜が形成されてもよい。このように、保護膜の構成材料としては、比較的成膜が容易な材料を好適に採用することができる。
【００１０】
上記半導体装置の製造方法において、金属膜を形成する工程では、基板において、上記電極とは異なる電極が形成される側の主表面上に接触する金属膜が形成されてもよい。上述のように、上記半導体装置の製造方法では、金属膜を覆うように保護膜を形成することにより当該金属膜に光を照射する際に金属が飛散することを抑制することができる。そのため、当該金属膜から形成される上記電極とは異なる電極が形成される側の主表面上に当該金属膜が形成された場合においても、電極間の短絡などのデバイス不良の発生を抑制することができる。
【００１１】
上記半導体装置の製造方法は、保護膜をバッファードフッ酸またはフッ酸により除去する工程をさらに備えていてもよい。これにより、保護膜を容易に除去することができる。
【発明の効果】
【００１２】
以上の説明から明らかなように、本発明の半導体装置の製造方法によれば、デバイス不良を低減することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１の半導体装置の製造方法を概略的に示すフローチャートである。
【図２】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図３】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図４】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図５】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図６】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図７】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図８】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図９】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図１０】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図１１】実施の形態１の半導体装置の製造方法を説明するための概略図である。
【図１２】実施の形態２の半導体装置の製造方法を概略的に示すフローチャートである。
【図１３】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【図１４】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【図１５】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【図１６】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【図１７】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【図１８】実施の形態２の半導体装置の製造方法を説明するための概略図である。
【発明を実施するための形態】
【００１４】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１５】
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１の半導体装置の製造方法について説明する。図１を参照して、本実施の形態の半導体装置の製造方法では、まず、工程（Ｓ１０）として、ベース基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、たとえば４Ｈ−ＳｉＣからなるインゴットをスライスすることにより、炭化珪素からなるベース基板１１が準備される。
【００１６】
次に、工程（Ｓ２０）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ２０）では、ベース基板１１の主表面１１Ａ上にエピタキシャル成長層１２が形成される。このようにして、主表面１０Ａを有し、炭化珪素からなる基板１０が準備される。また、基板１０は、炭化珪素からなるものに限られず、たとえば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）またはシリコン（Ｓｉ）などの炭化珪素以外の半導体からなる基板１０が準備されてもよい。
【００１７】
次に、工程（Ｓ３０）として、イオン注入工程が実施される。この工程（Ｓ３０）では、図３を参照して、まず、たとえばアルミニウム（Ａｌ）イオンが基板１０の主表面１０Ａを含む領域に注入されてボディ領域１４が形成される。次に、たとえばリン（Ｐ）イオンが上記アルミニウムイオンの注入深さよりも浅い注入深さで主表面１０Ａを含む領域に注入され、ボディ領域１４内にソース領域１６が形成される。次に、たとえばアルミニウムイオンが上記リンイオンの注入深さと同程度の注入深さで主表面１０Ａを含む領域に注入され、ボディ領域１４内においてソース領域１６に隣接するコンタクト領域１５が形成される。エピタキシャル成長層１２のうち、ボディ領域１４、ソース領域１６およびコンタクト領域１５のいずれも形成されない領域は、ドリフト領域１３となる。
【００１８】
次に、工程（Ｓ４０）として、活性化アニール工程が実施される。この工程（Ｓ４０）では、基板１０を加熱することにより、上記工程（Ｓ３０）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
【００１９】
次に、工程（Ｓ５０）として、酸化膜形成工程が実施される。この工程（Ｓ５０）では、図４を参照して、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、主表面１０Ａを覆うように二酸化珪素（ＳｉＯ２）からなるゲート酸化膜３０が形成される。
【００２０】
次に、工程（Ｓ６０）として、ゲート電極形成工程が実施される。この工程（Ｓ６０）では、図５を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法およびフォトリソグラフィ法により、ゲート酸化膜３０上にポリシリコンからなるゲート電極４０が形成される。
【００２１】
次に、工程（Ｓ７０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図６を参照して、たとえば常圧（ＡＰ：Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ）−ＣＶＤ法により、たとえばＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）などからなる層間絶縁膜５０が、ゲート酸化膜３０とともにゲート電極４０を取り囲むようにゲート酸化膜３０上に形成される。
【００２２】
次に、工程（Ｓ８０）として、金属膜形成工程が実施される。この工程（Ｓ８０）では、図７を参照して、まず、ゲート酸化膜３０および層間絶縁膜５０を部分的に除去することにより、ソース領域１６およびコンタクト領域１５が露出した領域が形成される。そして、当該領域において、たとえばニッケル（Ｎｉ）からなる金属膜６１が形成される。一方、基板１０において主表面１０Ａとは反対側の主表面１０Ｂ上に、たとえばニッケルからなる金属膜７１が形成される。このようにして、基板１０の主表面１０Ａ，１０Ｂ上に接触する金属膜６１，７１がそれぞれ形成される。
【００２３】
この工程（Ｓ８０）では、後述するレーザーアニール工程（Ｓ１００）において基板１０に対してオーミック接触するソース電極およびドレイン電極を形成する観点から、以下の金属から構成される金属膜６１，７１が形成されることが好ましい。すなわち、ソース領域１６およびベース基板１１の導電型がｎ型である場合には、たとえばニッケルからなる金属膜６１，７１が形成されることが好ましい。また、ソース領域１６およびベース基板１１の導電型がｐ型である場合には、たとえばチタンアルミニウム（ＴｉＡｌ）からなる金属膜６１，７１が形成されることが好ましい。
【００２４】
次に、工程（Ｓ９０）として、保護膜形成工程が実施される。この工程（Ｓ９０）では、図８を参照して、たとえばＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料ガスとして用いたＣＶＤ法により、金属膜６１，７１の少なくとも一部を覆うように保護膜２０，２１が形成される。より具体的には、図８に示すように金属膜６１および層間絶縁膜５０を覆う保護膜２０と、金属膜７１を覆う保護膜２１とがそれぞれ形成される。
【００２５】
この工程（Ｓ９０）では、たとえば二酸化珪素、窒化珪素（ＳｉＮ）および酸化アルミニウム（Ａｌ２Ｏ３）からなる群より選択される一の材料からなる保護膜２０，２１が形成される。このように、保護膜２０，２１の構成材料としては、成膜が容易な材料を好適に採用することができる。また、保護膜２０，２１は、上述のようにＣＶＤ法により形成されてもよいし、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）塗布法、スパッタリング法または真空蒸着法などにより形成されてもよい。
【００２６】
次に、工程（Ｓ１００）として、レーザーアニール工程が実施される。この工程（Ｓ１００）では、図８中矢印に示すように、保護膜２０，２１を介して金属膜６１，７１のそれぞれにレーザ（光）が照射される。このとき、金属膜６１，７１を構成する材料よりも保護膜２０，２１を構成する材料による吸収率が小さい波長のレーザが照射される。たとえば、保護膜２０，２１が二酸化珪素から構成される場合には、波長が１４０ｎｍ以上１０６４ｎｍ以下のレーザが照射されてもよい。また、保護膜２０，２１が窒化珪素から構成される場合には、波長が２８０ｎｍ以上１０６４ｎｍ以下のレーザが照射されてもよい。また、保護膜２０，２１が酸化アルミニウムから構成される場合には、波長が２３０ｎｍ以上１０６４ｎｍ以下のレーザが照射されてもよい。また、波長が上記範囲にあるレーザとしては、たとえばＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザを用いることができる。そして、照射されたレーザは、保護膜２０，２１を透過して金属膜６１，７１に到達し、金属膜６１，７１に吸収される。これにより、金属膜６１，７１のそれぞれが加熱される。このように金属膜６１，７１が加熱されることにより、金属膜６１，７１のそれぞれの少なくとも一部がシリサイド化し、基板１０に対してオーミック接触するソース電極６０およびドレイン電極７０が形成される（図９参照）。
【００２７】
次に、工程（Ｓ１１０）として、マスク形成工程が実施される。この工程（Ｓ１１０）では、図９を参照して、フォトリソグラフィ法などにより層間絶縁膜５０を覆う保護膜２０上にマスク５１が形成される。マスク５１には、ソース電極６０を覆う保護膜２０を露出させるような開口部が形成されている。マスク５１は、後述する保護膜除去工程（Ｓ１２０）において保護膜２０を構成する材料とはエッチングレートが異なる材料から構成されていればよい。より具体的には、マスク５１は、工程（Ｓ１２０）において保護膜２０をウェットエッチングにより除去する際にエッチングされない材料から構成されていればよく、たとえばレジストまたはポリイミドなどから構成されていてもよい。
【００２８】
次に、工程（Ｓ１２０）として、保護膜除去工程が実施される。この工程（Ｓ１２０）では、図９および図１０を参照して、たとえばバッファードフッ酸（ＢＨＦ)またはフッ酸（ＨＦ）などにより基板１０が処理される。これにより、マスク５１により覆われた層間絶縁膜５０および保護膜２０が残存し、かつソース電極６０を覆う保護膜２０およびドレイン電極７０を覆う保護膜２１が選択的に除去される。そして、保護膜２０，２１の除去が完了した後、マスク５１が除去される。このように、バッファードフッ酸やフッ酸を用いることにより、保護膜２０，２１を容易に除去することができる。また、保護膜２０，２１は、ウェットエッチングにより除去されてもよいが、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）などのドライエッチングにより除去されてもよい。
【００２９】
次に、工程（Ｓ１３０）として、配線形成工程が実施される。この工程（Ｓ１３０）では、図１１を参照して、たとえば蒸着法によりアルミニウムなどの導電体からなるソース配線９０が、ソース電極６０上に接触するように形成される。また、ソース配線９０と同様に、アルミニウムなどの導電体からなるドレイン配線９１がドレイン電極７０上に接触するように形成される。このようにして、工程（Ｓ１０）〜（Ｓ１３０）が実施されることにより半導体装置であるＭＯＳＦＥＴ１が製造され、本実施の形態の半導体装置の製造方法が完了する。
【００３０】
以上のように、本実施の形態の半導体装置の製造方法では、保護膜２０，２１を介して金属膜６１，７１にレーザを照射して金属膜６１，７１を加熱し、これらを合金化させることにより基板１０にオーミック接触するソース電極６０およびドレイン電極７０が形成される。このように金属膜６１，７１が保護膜２０，２１に覆われた状態でレーザを照射することにより、レーザの照射によって金属膜６１，７１を構成する金属が飛散することを抑制することができる。これにより、金属膜６１，７１より形成されるソース電極６０およびドレイン電極７０の形状不良の発生が抑制され、これに起因したデバイス不良の発生を低減することができる。このように、本実施の形態の半導体装置の製造方法は、デバイス不良の発生を低減することが可能な半導体装置の製造方法となっている。
【００３１】
また、上述のように、本実施の形態の半導体装置の製造方法において、金属膜形成工程（Ｓ８０）では、基板１０において、ソース電極６０およびドレイン電極７０とは異なる電極であるゲート電極４０が形成される側の主表面１０Ａに接触する金属膜６１が形成されてもよい。本実施の形態の半導体装置の製造方法では、金属膜６１を覆うように保護膜２０を形成することにより、金属膜６１にレーザを照射する際に金属が飛散することを抑制することができる。そのため、ゲート電極４０が形成される側の主表面１０Ａに接触する金属膜６１が形成される場合でも、飛散した金属によりゲート電極４０や配線などが短絡することを抑制することができる。その結果、電極や配線などの短絡に起因したデバイス不良の発生を低減することができる。
【００３２】
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、基本的には上記実施の形態１の半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を奏する。しかし、本実施の形態の半導体装置の製造方法は、その工程の順序などにおいて上記実施の形態１の半導体装置の製造方法とは異なっている。
【００３３】
図１２を参照して、本実施の形態の半導体装置の製造方法では、まず、上記実施の形態１と同様にして工程（Ｓ１０）〜（Ｓ６０）が実施される。これにより、エピタキシャル成長層１２において不純物領域が形成され、かつ主表面１０Ａ上にゲート酸化膜３０およびゲート電極４０が形成された基板１０が得られる（図２〜図５参照）。
【００３４】
次に、工程（Ｓ１７０）として、拡散防止膜形成工程が実施される。この工程（Ｓ１７０）では、図１３を参照して、たとえばＴＥＯＳを原料として用いたＣＶＤ法により拡散防止膜２２が形成される。拡散防止膜２２は、基板１０の主表面１０Ａ側においてゲート酸化膜３０およびゲート電極４０を覆うように形成される。
【００３５】
次に、工程（Ｓ１８０）として、金属膜形成工程が実施される。この工程（Ｓ１８０）では、図１４を参照して、ゲート酸化膜３０および拡散防止膜２２を部分的に除去することにより、ソース領域１６およびコンタクト領域１５が露出した領域が形成される。そして、たとえばニッケルからなる金属膜６１が当該領域に形成される。一方、基板１０において主表面１０Ａとは反対側の主表面１０Ｂ上に、たとえばニッケルからなる金属膜７１が形成される。このようにして、基板１０の主表面１０Ａ，１０Ｂ上に接触する金属膜６１，７１がそれぞれ形成される。
【００３６】
次に、工程（Ｓ１９０）として、保護膜形成工程が実施される。この工程（Ｓ１９０）では、図１５を参照して、たとえばＰＳＧからなる保護膜としての層間絶縁膜５０が金属膜６１および拡散防止膜２２を覆うように形成される。一方、主表面１０Ｂ上に形成された金属膜７１を覆うように二酸化珪素などからなる保護膜２１が形成される。層間絶縁膜５０は、保護膜２１と同様に、後の工程（Ｓ２００）において金属膜６１を構成する金属の飛散を防止するように機能する。
【００３７】
次に、工程（Ｓ２００）として、レーザーアニール工程が実施される。この工程（Ｓ２００）では、図１６を参照して、層間絶縁膜５０を介して金属膜６１にレーザが照射され、かつ保護膜２１を介して金属膜７１にレーザが照射される。このとき、金属膜６１，７１を構成する材料よりも層間絶縁膜５０および保護膜２１を構成する材料による吸収率が小さい波長の光が照射される。すなわち、本実施の形態では層間絶縁膜５０および保護膜２１はＰＳＧおよび二酸化珪素からなるため、たとえば波長が１４０ｎｍ以上１０６４ｎｍ以下のＹＡＧレーザが照射される。そして、照射されたレーザは、層間絶縁膜５０を透過して金属膜６１に到達し、かつ保護膜２１を透過して金属膜７１に到達して金属膜６１，７１のそれぞれに吸収される。このようにして金属膜６１，７１のそれぞれにレーザが吸収されることにより金属膜６１，７１が加熱され、金属膜６１，７１のそれぞれの少なくとも一部がシリサイド化する。その結果、基板１０に対してオーミック接触するソース電極６０およびドレイン電極７０が形成される（図１７参照）。このように本実施の形態の半導体装置の製造方法では、上記実施の形態１の半導体装置の製造方法とは異なり、金属膜６１が保護膜としての層間絶縁膜５０により覆われた状態でレーザが照射される。
【００３８】
次に、工程（Ｓ２１０）として、エッチング工程が実施される。この工程（Ｓ２１０）では、図１７を参照して、まず、たとえばＲＩＥなどのドライエッチングなどにより層間絶縁膜５０が部分的に除去され、ソース電極６０が露出する。一方、保護膜２１も同様に除去され、ドレイン電極７０が露出する。
【００３９】
次に、工程（Ｓ２２０）として、配線形成工程が実施される。この工程（Ｓ２２０）では、図１８を参照して、アルミニウムなどの導電体からなるソース配線９０が、ソース電極６０上に接触するように形成される。また、ソース配線９０と同様に、アルミニウムなどの導電体からなるドレイン配線９１が、ドレイン電極７０上に接触するように形成される。このようにして、工程（Ｓ１０）〜（Ｓ６０）および工程（Ｓ１７０）〜（Ｓ２２０）が実施されることにより半導体装置であるＭＯＳＦＥＴ２が製造され、本実施の形態の半導体装置の製造方法が完了する。
【００４０】
以上のように、本実施の形態の半導体装置の製造方法では、保護膜として機能する層間絶縁膜５０、および保護膜２１を介して金属膜６１，７１にレーザを照射することによりソース電極６０およびドレイン電極７０が形成される。そのため、レーザの照射によって金属膜６１，７１を構成する金属の飛散が抑制され、その結果ソース電極６０およびドレイン電極７０の形状不良によるデバイス不良の発生を低減することができる。また、本実施の形態の半導体装置の製造方法では、上記実施の形態１の半導体装置の製造方法とは異なり、拡散防止膜２２を覆うようにＰＳＧからなる層間絶縁膜５０が形成される。そのため、本実施の形態の半導体装置の製造方法により製造されるＭＯＳＦＥＴ２においては、拡散防止膜２２により層間絶縁膜５０に含まれるリン成分が基板１０内に拡散することを抑制することができる。よって、拡散防止膜２２は層間絶縁膜５０のリン成分がより拡散しにくい材料から構成されていることが好ましく、たとえばＴＥＯＳ膜などをその構成材料として採用することができる。
【００４１】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４２】
本発明の半導体装置の製造方法は、デバイス不良の発生を低減することが要求される半導体装置の製造方法において、特に有利に適用され得る。
【符号の説明】
【００４３】
１，２  ＭＯＳＦＥＴ、１０  基板、１０Ａ，１０Ｂ，１１Ａ  主表面、１１  ベース基板、１２  エピタキシャル成長層、１３  ドリフト領域、１４  ボディ領域、１５  コンタクト領域、１６  ソース領域、２０，２１  保護膜、２２  拡散防止膜、３０  ゲート酸化膜、４０  ゲート電極、５０  層間絶縁膜、５１  マスク、６０  ソース電極、６１，７１  金属膜、７０  ドレイン電極、９０  ソース配線、９１  ドレイン配線。
【図１】
2014078659.tif 000003
【図２】
2014078659.tif 000004
【図３】
2014078659.tif 000005
【図４】
2014078659.tif 000006
【図５】
2014078659.tif 000007
【図６】
2014078659.tif 000008
【図７】
2014078659.tif 000009
【図８】
2014078659.tif 000010
【図９】
2014078659.tif 000011
【図１０】
2014078659.tif 000012
【図１１】
2014078659.tif 000013
【図１２】
2014078659.tif 000014
【図１３】
2014078659.tif 000015
【図１４】
2014078659.tif 000016
【図１５】
2014078659.tif 000017
【図１６】
2014078659.tif 000018
【図１７】
2014078659.tif 000019
【図１８】
2014078659.tif 000020