(57)【要約】【課題】本発明は、Ｎｉを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能な半導体装置およびその製造方法に関する。【解決手段】本発明による半導体装置１は、半導体基板２と、半導体基板２上に、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に積層して形成した裏面電極４とを備え、第１金属電極４１は、ＴｉまたはＴｉ合金であり、第２金属電極４２は、ＮｉまたはＮｉ合金であり、第３金属電極４３は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であることを特徴とする。【選択図】図１
2014236043.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して形成した金属電極と、
を備え、
前記第１金属電極は、ＴｉまたはＴｉ合金であり、
前記第２金属電極は、ＮｉまたはＮｉ合金であり、
前記第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であることを特徴とする、半導体装置。
【請求項２】
前記第２金属電極と前記第３金属電極との間にＡｇからなる金属膜をさらに備えることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記半導体基板と前記第１金属電極との間に第４金属電極をさらに備え、
前記第１金属電極は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうちの少なくとも１以上を含み、
前記第４金属電極は、Ａｌ、またはＡｌと、ＳｉおよびＣｕのうちのいずれか１以上との合金であることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板と前記第１金属電極との間に第４金属電極をさらに備え、
前記第１金属電極は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうちの少なくとも１以上を含み、
前記第４金属電極は、ＮｉまたはＮｉ−Ｓｉであるであることを特徴とする、請求項１または２に記載の半導体装置。
【請求項５】
前記金属電極は、前記半導体基板の表面および裏面上に設けられることを特徴とする、請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して金属電極を形成する工程と、
を備え、
前記工程（ｂ）において、
前記第１金属電極は、ＴｉまたはＴｉ合金であり、
前記第２金属電極は、ＮｉまたはＮｉ合金であり、
前記第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であることを特徴とする、半導体装置の製造方法。
【請求項７】
前記工程（ｂ）において、
前記第２金属電極と前記第３金属電極との間にＡｇからなる金属膜をさらに形成することを特徴とする、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｂ）において、
前記半導体基板と前記第１金属電極との間に第４金属電極をさらに形成し、
前記第１金属電極は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうちの少なくとも１以上を含み、
前記第４金属電極は、Ａｌ、またはＡｌと、ＳｉおよびＣｕのうちのいずれか１以上との合金であることを特徴とする、請求項６または７に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｂ）において、
前記半導体基板と前記第１金属電極との間に第４金属電極をさらに形成し、
前記第１金属電極は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうちの少なくとも１以上を含み、
前記第４金属電極は、ＮｉまたはＮｉ−Ｓｉであるであることを特徴とする、請求項６または７に記載の半導体装置の製造方法。
【請求項１０】
前記工程（ｂ）において、
前記金属電極は、前記半導体基板の表面および裏面上に形成されることを特徴とする、請求項６ないし９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
（ｃ）前記金属電極と回路基板とを、はんだを介して接合する工程をさらに備えることを特徴とする、請求項６ないし１０のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の金属膜を積層して形成した金属電極を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電力変換等に用いられる多くの半導体装置では、当該半導体装置の縦方向に電流を流すため、半導体基板の表面及び裏面上に金属電極が形成されている。このような半導体装置を回路基板に実装する方法としては、はんだ付けが簡便な方法として用いられている。はんだ付けによる半導体装置の実装は、例えば、半導体装置の裏面電極とはんだとで合金層を形成することによって、半導体装置と回路基板とを接合させる必要がある。
【０００３】
半導体装置の裏面電極には、はんだの主成分であるＳｎと安定的な合金を形成するＮｉ電極が用いられている。しかし、Ｎｉは空気中で容易に酸化し、酸化したＮｉは、はんだとの接合性が非常に悪い。従って、従来、Ｎｉ電極の表面の酸化（以下、表面酸化ともいう）を抑制する種々の方法が提案されている。
【０００４】
例えば、半導体基板上にＴｉ電極、Ｎｉ電極、Ａｕ電極を順に積層して形成し、Ｔｉ電極によって半導体基板と電気的に良好に接続され、Ａｕ電極によってＮｉ電極が直接空気に触れて酸化しないように構成された半導体装置が開示されている（例えば、特許文献１，２参照）。
【０００５】
また、Ｎｉ電極の表面上にＰｄ／Ａｕ積層電極を形成することによって、Ｎｉ電極の酸化を防止する方法が開示されている（例えば、特許文献３参照）。
【０００６】
また、半導体基板上にＡｕＳｉ電極、Ｔｉ電極、Ｎｉ電極、Ａｇ電極を順に積層して形成することによって、Ｎｉ電極の酸化を防止する方法が開示されている（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−７７２６２号公報
【特許文献２】特開２０１１−２３３６４３号公報
【特許文献３】特開２００７−６３０４２号公報
【特許文献４】特開昭６１−２２０３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１，２では、Ｎｉ電極の表面上にＡｕ電極を形成しており、Ｎｉ電極の酸化を防止する機能を有している。しかし、Ａｕは、近年の需要の高まりから価格が非常に高い（高コスト）という問題がある。
【０００９】
また、特許文献３では、Ｎｉ電極の表面上にＰｄ／Ａｕ電極を形成しており、Ａｕ電極のみを形成する場合と同様、Ｎｉ電極の酸化を防止する機能を有している。しかし、Ａｕ電極のみを用いる場合と比較するとＡｕの使用量を少なくすることができるが、Ａｕを消費することに変わりはなく、高コストが問題となる。また、Ｐｄは、Ａｕよりも安価であるものの価格が高い。
【００１０】
また、特許文献４では、Ｎｉ電極の表面上にＡｇ電極を形成しており、Ａｇ電極の形成後すぐにはんだ付けを行えばＮｉ電極の表面酸化に対して必要最低限の効果が得られる（Ｎｉ電極の酸化をある程度抑制することができる）。しかし、積層した各電極の最表面がＡｇ電極である場合において、硫黄濃度が高い環境等に放置する（曝される）時間が長いと、Ａｇが硫化しやすいことからＡｇ電極の表面が硫化Ａｇとなり、はんだとの濡れ性を悪化させてしまう。また、Ａｇは、酸素に対するバリア性能が乏しいため、Ａｇ電極形成後に酸素が存在する雰囲気で熱処理を行うと、Ａｇ電極を透過した酸素によってＮｉ電極の表面が酸化してしまうことが分かっている。その結果、はんだの濡れ性が悪化するという問題がある。
【００１１】
本発明は、これらの問題を解決するためになされたものであり、Ｎｉを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能な半導体装置およびその製造方法に関する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明による半導体装置は、半導体基板と、半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して形成した金属電極とを備え、第１金属電極は、ＴｉまたはＴｉ合金であり、第２金属電極は、ＮｉまたはＮｉ合金であり、第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であることを特徴とする。
【００１３】
また、本発明による半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して金属電極を形成する工程とを備え、工程（ｂ）において、第１金属電極は、ＴｉまたはＴｉ合金であり、第２金属電極は、ＮｉまたはＮｉ合金であり、第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であることを特徴とする。
【発明の効果】
【００１４】
本発明によると、半導体装置は、半導体基板と、半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して形成した金属電極とを備え、第１金属電極は、ＴｉまたはＴｉ合金であり、第２金属電極は、ＮｉまたはＮｉ合金であり、第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であるため、Ｎｉを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。
【００１５】
また、半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、第１金属電極、第２金属電極、および第３金属電極を順に積層して金属電極を形成する工程とを備え、工程（ｂ）において、第１金属電極は、ＴｉまたはＴｉ合金であり、第２金属電極は、ＮｉまたはＮｉ合金であり、第３金属電極は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上との合金であるため、Ｎｉを含む電極の酸化を防止してはんだとの濡れ性を悪化させず、かつ半導体基板と電極との間で電気的に良好な接触を得ることを低コストで実現することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１による半導体装置の断面の一例を示す図である。
【図２】本発明の実施の形態１による半導体装置の裏面電極部分の断面の一例を示す図である。
【図３】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図４】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図５】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図６】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図７】本発明の実施の形態１による半導体装置の製造工程の一例を示す図である。
【図８】本発明の実施の形態１によるはんだ濡れ性試験の結果の一例を示す図である。
【図９】本発明の実施の形態２による半導体装置の裏面電極部分の断面の一例を示す図である。
【図１０】本発明の実施の形態３による半導体装置の断面の一例を示す図である。
【図１１】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図１２】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図１３】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【図１４】本発明の実施の形態３による半導体装置の製造工程の一例を示す図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１８】
＜実施の形態１＞
まず、本発明の実施の形態１による半導体装置の構成について説明する。
【００１９】
図１は、本実施の形態１による半導体装置１の断面の一例を示す図である。また、図２は、半導体装置１の裏面電極４部分を拡大した断面を示す図である。なお、本実施の形態１では、半導体装置１がダイオードである場合を一例として示している。また、以下では、半導体基板２の表面とは表面電極３が形成されている側の面のことをいい、半導体基板２の裏面とは裏面電極４が形成されている側の面のことをいう。
【００２０】
図１，２に示すように、半導体装置１は、半導体基板２と、表面電極３と、裏面電極４と、絶縁膜５とを備えている。また、裏面電極４は、半導体基板２の裏面上に、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に積層して形成している。
【００２１】
半導体基板２としては、Ｓｉ基板やＳｉＣ基板を用いる。半導体基板２における裏面電極４を形成する主面（裏面）側の層は、半導体装置１がダイオードやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の場合はｎ型半導体層であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の場合はｐ型半導体層である。
【００２２】
次に、裏面電極４を構成する第１金属電極４１、第２金属電極４２、および第３金属電極４３について詳細に説明する。
【００２３】
第１金属電極４１は、ＴｉまたはＴｉ合金であり、半導体基板２と裏面電極４との間でオーミック接触を得るために設けられている。また、第１金属電極４１は、第２金属電極４２とはんだ９（図７参照）とが第２金属電極４２の全域で合金を形成した場合において、はんだ９が半導体基板２と接触することを防ぐバリア層としての機能も有している。すなわち、半導体基板２とはんだ９との間で合金層を形成しないようにしているため、半導体基板２とはんだ９とが接触して半導体基板２とはんだ９との間における密着力が低下し、半導体基板２が剥がれてしまうことを防止することができる。
【００２４】
ここで、第１金属電極４１の厚さは、２０ｎｍ以上１０００ｎｍ以下であることが好ましい。第１金属電極４１の厚さが２０ｎｍよりも薄い場合は、バリア層としての機能を発揮しない可能性がある。また、第１金属電極４１の厚さが１０００ｎｍよりも厚い場合は、半導体装置１における縦方向の抵抗が増加して電気特性が低下する。
【００２５】
第２金属電極４２は、Ｎｉであり、はんだ９に含まれるＳｎと合金を形成することを目的として設けられている。すなわち、第２金属電極４２は、はんだ９と合金を形成することによって裏面電極４と回路基板８（図７参照）とを電気的に接続するとともに、半導体装置１で発生した熱を回路基板８へ逃がす経路を形成している。
【００２６】
ここで、第２金属電極４２の厚さは、２００ｎｍ以上７０００ｎｍ以下であることが好ましい。第２金属電極４２の厚さが２００ｎｍよりも薄い場合は、はんだ付け時に第２金属電極４２が全て合金化してしまい、はんだ付け時に不良が発生してはんだ付けを再度行う必要が生じたときには既に第２金属電極４２が存在せず、はんだ９との接合ができなくなってしまう（はんだ９と合金を形成することができない）。また、第２金属電極４２の厚さが７０００ｎｍよりも厚い場合は、半導体基板２と第２金属電極４２におけるＮｉの膨張係数との差によって半導体装置１の反りが大きくなり、半導体装置１の搬送やはんだ付け作業に支障をきたす可能性がある。
【００２７】
第３金属電極４３は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上の元素との合金である。第３金属電極４３は、第２金属電極４２の表面酸化を防止し、裏面電極４におけるはんだ９との濡れ性を向上させるために設けられている。また、Ａｇに対してＰｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上を添加すると、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上が第３金属電極４３の表面で濃化し、酸素を透過させない機能を発揮する。
【００２８】
ここで、第３金属電極４３の厚さは、２０ｎｍ以上５００ｎｍ以下であることが好ましい。第３金属電極４３の厚さが２０ｎｍよりも薄い場合は、第２金属電極４２の表面酸化を防止する機能を十分に発揮することができない。また、第３金属電極４３の厚さが５００ｎｍよりも厚い場合は、低コストで半導体装置１を作製することが難しくなる。
【００２９】
また、第３金属電極４３におけるＰｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉから選択された１以上の元素の含有量は、０．１ｗｔ％から２０ｗｔ％であることが好ましい。当該含有量であれば、第２金属電極４２の表面酸化の防止および低コスト化の両方を実現するための条件を満たす。
【００３０】
次に、半導体装置１の製造方法について、図３〜図７を用いて説明する。以下では、特に、裏面電極４の製造方法、および半導体装置１と回路基板８との接合方法について説明する。
【００３１】
なお、半導体基板２中に形成されるダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはＩＧＢＴは、公知の方法によって形成することができる。また、表面電極３についても同様に、公知の方法によって形成することができる。
【００３２】
図３において、半導体基板２中にｎ型半導体、ｐ型半導体、絶縁膜、ポリシリコン等によって、ダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはＩＧＢＴ等の半導体素子を形成する。
【００３３】
次いで、半導体素子を形成した半導体基板２の表面上に表面電極３を形成する。表面電極３は、Ａｌ、またはＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等であり、スパッタ法や真空蒸着法等によって形成する。
【００３４】
図４において、半導体基板２が所望の厚さとなるまで、半導体基板２の裏面を研削する。研削方法としては、砥石によって物理的に削る方法、酸によって化学的に削る方法、あるいはこれら２つの方法を組み合わせる方法がある。
【００３５】
図５において、半導体基板２の裏面上に、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に連続して積層し、裏面電極４を形成する。ここで、連続して積層するとは、半導体基板２を成膜装置（裏面電極４を形成する装置）から一度も取り出さずに、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に形成することをいう。
【００３６】
なお、裏面電極４を形成する前には、半導体基板２の表面に形成されている自然酸化膜や異物等を除去するために、フッ酸処理やアンモニア過水・塩酸過水・硫酸過水処理、あるいはスパッタエッチング処理を施す。
【００３７】
裏面電極４は、スパッタ法や真空蒸着法によって形成する。このとき、上記の積層構造（第１金属電極４１、第２金属電極４２、および第３金属電極４３からなる積層構造）を形成するために、各金属電極に対応したスパッタターゲットや蒸着源を一つの真空装置（上記の成膜装置と同じ）内に予め配置しておく。このようにすることによって、各金属電極を形成するときに大気曝露することなく、上記の積層構造を形成することができる。仮に、各金属電極を形成するごとに大気曝露を行うと、各金属電極の表面に自然酸化膜が形成され、各金属電極間における密着力の低下、電気特性の悪化、およびはんだ付け時における接合不良が生じる。
【００３８】
第１金属電極４１は、当該第１金属電極４１の形成中に温度が上昇することによって、半導体基板２とシリサイド層を形成する可能性があるが、ここでは特に問題とならない。
【００３９】
第２金属電極４２は、本実施の形態１ではＮｉを用いているが、例えばＮｉ−Ｖ合金を用いてもよい。Ｎｉ−Ｖ合金は非磁性体であるため、スパッタターゲットの厚膜化が容易となる。また、磁性体専用のスパッタ装置の磁気回路機構が不要になる等のメリットがある。
【００４０】
第３金属電極４３は、Ａｇを主とする合金層であり、第３金属電極４３として予め定められた不純物比率で構成されたスパッタターゲットを使用することによって形成する。なお、第３金属電極４３を構成する不純物金属のスパッタターゲットや蒸着源を用意し、予め定められた不純物比率となるように成膜レートを調整した後に、同時に多元スパッタあるいは多元蒸着を行うことによって第３金属電極４３を形成するようにしてもよい。
【００４１】
裏面電極４の形成中または形成後、真空または不活性ガス中で熱処理を行ってもよい。当該熱処理を行うことによって、各金属電極間における密着力を向上させ、はんだ付け時に接合不良の原因となる金属電極中に微量に含まれる水分等を放出させることができる。
【００４２】
なお、第２金属電極４２と第３金属電極４３との間に、Ａｇ層（Ａｇからなる金属膜）を形成するようにしてもよい。この場合、第３金属電極４３の厚さを薄くすることができ、裏面電極４の低コスト化に寄与する。
【００４３】
図６において、半導体装置１の電気特性検査を行う。電気特性検査は、検査用回路（図示せず）に接続されたステージ６上に半導体装置１を載置し、表面電極３に検査用回路に接続されたプローブ７を接触させることによって実施する。また、電気特性検査は、半導体装置１が実際に使用される状況を考慮して、ステージ６の温度を室温から２００℃程度まで変化させた条件下で実施する。この場合、電気特性検査は大気中で実施されることが多い。
【００４４】
電気特性検査の後、半導体装置１の外観検査を行う。外観検査は、作業者による目視、あるいは外観検査装置による画像処理によって行われる。
【００４５】
図７において、半導体装置１と回路基板８とを、はんだ９を用いて接合する。
【００４６】
例えば、回路基板８上にペーストはんだ（ペースト状のはんだ９）を塗布し、塗布したペーストはんだ上に半導体装置１を載置した後、加熱・冷却することによって接合するようにしてもよい。また、予め加熱した回路基板８上にはんだ９を配置して溶融させた後、溶融した状態のはんだ９上に半導体装置１を載置して冷却することによって接合するようにしてもよい。また、予め加熱した回路基板８上に溶融したはんだ９を塗布した後、半導体装置１を載置して接合するようにしてもよい。
【００４７】
なお、はんだ９は、Ｓｎを主成分とし、Ａｇ、Ｃｕ、Ｂｉ、Ｓｂ、Ｐ等が含まれている。
【００４８】
第３金属電極４３をＡｇとした場合（例えば、特許文献４参照）、電気特性検査時に大気中において高温熱処理が行われると、第２金属電極４２であるＮｉの表面が酸化され、その後のはんだ付け時に接合不良を発生させることがあった。また、裏面電極４の外観検査時にグレインが成長することによって電極表面が白濁したような状態となり、外観検査で不良判定される問題があった。
【００４９】
一方、本実施の形態１では、第３金属電極４３を、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上の元素との合金とすることによって、第３金属電極４３の表面にてＰｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上が濃化するため、酸素の透過が抑制され、成膜後（第３金属電極４３の形成後）の耐熱性能が向上する。
【００５０】
図８は、上記の図３〜図７の構造工程を経て作製された半導体装置１に対してはんだ濡れ性試験を行い、当該はんだ濡れ性試験の結果の一例を示す図である。
【００５１】
図８に示すはんだ濡れ性試験は、半導体装置１の裏面電極４におけるはんだ９に対する接合性能を、はんだボールを用いて評価したものである。評価サンプルとして、裏面電極４を形成した直後に、大気中において１８０℃で３０分間加熱した半導体装置１および裏面電極４を用いた。また、裏面電極４を上面とした評価サンプル上にはんだボールを配置し、蟻酸雰囲気中において２００℃まで加熱して表面を還元した後、２８０℃まで加熱してはんだボールを溶融させ、冷却後のはんだボールが濡れ広がった面積を算出した。
【００５２】
図８において、「○印」は、本実施の形態１による第３金属電極４３、すなわち、第３金属電極４３をＡｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上の元素との合金とした場合における結果を示している。また、「×印」は、本実施の形態１による第３金属電極４３をＡｇ（従来例）とした場合における結果を示している。
【００５３】
図８に示すように、従来例よりも本実施の形態１による第３金属電極４３の方が、高温熱処理を行った場合であってもはんだの濡れ広がり面積が大きいことが分かる。すなわち、本実施の形態１による第３金属電極４３の方が従来例よりも、はんだの濡れ性が優れていることを確認した。
【００５４】
以上のことから、本実施の形態１によれば、電気特性検査時に大気中においてステージ６が２００℃程度の高温となった状態であっても、第２金属電極４２であるＮｉの表面を酸化させることがない。従って、その後の回路基板８とのはんだ付け時において、接合不良が生じる確率が格段に低下する（はんだとの濡れ性が悪化しない）。また、裏面電極４を外観検査した場合において、裏面電極４の変色（白濁）を抑制することができるため、外観検査時に不良判定されずに、半導体装置１をはんだ接合工程に移行することができる。また、第１金属電極４１が半導体基板２に対してオーミック接触（電気的に良好な接触）を形成することによって、半導体装置１の縦方向に流れる電流にロス（損失）を生じさせない半導体装置１が得られる。また、裏面電極４にはＡｕが含まれていないため、半導体装置１を低コストで実現することができる。
【００５５】
なお、図７の前に、図１に示すような絶縁膜５を形成しておいてもよい。
【００５６】
＜実施の形態２＞
図９は、本発明の実施の形態２による半導体装置１の裏面電極４部分の断面の一例を示す図である。
【００５７】
本実施の形態２による半導体装置１は、半導体基板２と第１金属電極４１との間に第４金属電極４４を備えることを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。なお、図９は、実施の形態１の図３，４を経た後に裏面電極４を形成した状態を示している。以下では、実施の形態１との差異に主眼を置いて説明する。
【００５８】
図９に示すように、半導体基板２の裏面上に、第４金属電極４４、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に積層し、裏面電極４を形成する。
【００５９】
第１金属電極４１は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうち少なくとも１以上を含んでいる。また、第１金属電極４１は、第２金属電極４２とはんだ９（図７参照）とが第２金属電極４２の全域で合金を形成した場合において、はんだ９が第４金属電極４４と接触することを防ぐバリア層の機能も有している。
【００６０】
第４金属電極４４は、半導体基板２の裏面側の層がｐ型半導体層である場合、Ａｌ、またはＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ（Ａｌと、ＳｉおよびＣｕのうちのいずれか１以上との合金）等である。また、第４金属電極４４は、半導体基板２の裏面側の層がｎ型半導体層である場合、ＮｉまたはＮｉ−Ｓｉである。このような構成とすることによって、半導体基板２との間で良好なオーミック性能を得ることができる（第４金属電極４４が半導体基板２に対してオーミック接触（電気的に良好な接触）を形成することができる）。
【００６１】
ここで、第４金属電極４４の厚さは、１０ｎｍ以上１０００ｎｍ以下であることが好ましい。第４金属電極４４の厚さが１０ｎｍよりも薄い場合は、半導体基板２との間で良好なオーミック性能を十分に発揮することができない。また、第４金属電極４４の厚さが１０００ｎｍよりも厚い場合は、半導体装置１における縦方向の抵抗が増加して電気特性が低下する可能性がある。
【００６２】
第２金属電極４２および第３金属電極４３は、実施の形態１と同様の方法および材料（組成）で形成する。
【００６３】
なお、裏面電極４を形成する場合において、実施の形態１では、半導体装置１を成膜装置から取り出すことなく形成することが好ましい。
【００６４】
一方、本実施の形態２では、第４金属電極４４の形成後に半導体装置１を一旦成膜装置から取り出し、熱処理後に再び成膜装置に入れてから、第１金属電極４１、第２金属電極４２、第３金属電極４３を連続して形成するようにしてもよい。このように、第４金属電極４４の形成後に熱処理を行うことによって、半導体基板２と第４金属電極４４との間におけるオーミック性能が安定し、延いては半導体装置１の電気特性が安定する。
【００６５】
以上のことから、本実施の形態２によれば、半導体基板２の裏面側の層がｐ型半導体層またはｎ型半導体装置のいずれであっても、半導体基板２と裏面電極４との間で良好なオーミック接触を形成することができるため、半導体装置１の電気特性を向上させることができる。
【００６６】
＜実施の形態３＞
まず、本発明の実施の形態３による半導体装置の構成について説明する。
【００６７】
図１０は、本実施の形態３による半導体装置１の断面の一例を示す図である。
【００６８】
本実施の形態３による半導体装置１では、裏面電極４だけでなく表面電極３も積層して形成されることを特徴としている。すなわち、積層して形成された表面電極３および裏面電極４を、半導体基板２の表面および裏面上に設けることを特徴としている。
【００６９】
図１０に示すように、半導体装置１は、半導体基板２と、表面電極３と、裏面電極４と、絶縁膜５とを備えている。
【００７０】
表面電極３は、半導体基板２の表面上に、第８金属電極３４、第５金属電極３１、第６金属電極３２、および第７金属電極３３を順に積層して形成している。
【００７１】
裏面電極４は、半導体基板２の裏面上に、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に積層して形成している。
【００７２】
第１金属電極４１および第５金属電極３１は、Ｔｉ、Ｖ、Ｃｒ、Ｍｏのうちの少なくとも１以上を含んでいる。
【００７３】
第２金属電極４２および第６金属電極３２は、Ｎｉである。
【００７４】
第３金属電極４３および第７金属電極３３は、Ａｇと、Ｐｄ、Ｎｉ、Ｃｕ、Ｍｇ、Ｚｎ、Ｎｄ、Ｓｎ、およびＢｉのうちの少なくとも１以上の元素との合金である。
【００７５】
第８金属電極３４は、Ａｌ、またはＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等である。
【００７６】
なお、表面電極３を形成する積層構造と、裏面電極４を形成する積層構造とは、同一の厚さおよび組成である必要はなく、表面電極３および裏面電極４の各々におけるはんだ付けの条件や回路基板８に合った最適な構造であればよい。
【００７７】
次に、半導体装置１の製造方法について、図１１〜図１４を用いて説明する。以下では、特に、表面電極３の積層構造の製造方法について説明する。
【００７８】
なお、半導体基板２中に形成されるダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはＩＧＢＴは、公知の方法によって形成することができる。また、裏面電極４は、実施の形態１と同様の方法によって形成することができる。
【００７９】
表面電極３は、裏面電極４と異なり、金属電極パターンを形成する必要がある。これは、半導体基板２の表面上に表面電極３以外の構造を形成する必要があるためである。
【００８０】
図１１において、半導体基板２中にｎ型半導体、ｐ型半導体、絶縁膜、ポリシリコン等によって、ダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、あるいはＩＧＢＴ等の半導体素子を形成する。
【００８１】
次いで、半導体素子を形成した半導体基板２の表面上に第８金属電極３４を形成する。第８金属電極３４は、スパッタ法や真空蒸着法等によって形成する。
【００８２】
図１２において、半導体基板２が所望の厚さとなるまで、半導体基板２の裏面を研削する。
【００８３】
次いで、半導体基板２の裏面上に、第１金属電極４１、第２金属電極４２、および第３金属電極４３を順に連続して積層し、裏面電極４を形成する。
【００８４】
図１３において、半導体基板２の表面上にレジスト１０を塗布し、露光および現像によって、所望の金属電極パターンとなるように、レジスト１０の抜きパターンを形成する。ここで、レジスト１０の抜きパターンとは、後の処理でレジスト１０を溶解して除去したときに所望の金属パターンが得られるように形成された、レジスト１０のパターンのことをいう。
【００８５】
レジスト抜きパターンの形成後、第５金属電極３１、第６金属電極３２、および第７金属電極３３を積層して形成する。
【００８６】
図１４において、有機溶剤を使用してレジスト１０を溶解させ、レジスト１０上に形成された第５金属電極３１、第６金属電極３２、および第７金属電極３３を剥離し、所望の金属電極パターンを形成する。
【００８７】
以上のことから、本実施の形態３によれば、半導体装置１の表面側および裏面側のいずれにおいても、回路基板８とはんだ付けによって接合することが可能となる。従って、半導体装置１の電気特性を向上させ、信頼性を向上させることができる。
【００８８】
なお、本実施の形態３では、裏面電極４を実施の形態１と同様であるものとして説明したが、実施の形態２による裏面電極４を採用してもよい。この場合、当該裏面電極４は、実施の形態２と同様の方法によって形成することができる。
【００８９】
また、図１４の後、図１０に示すような絶縁膜５を形成してもよい。
【００９０】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００９１】
１  半導体装置、２  半導体基板、３  表面電極、４  裏面電極、５  絶縁膜、６  ステージ、７  プローブ、８  回路基板、９  はんだ、１０  レジスト、３１  第５金属電極、３２  第６金属電極、３３  第７金属電極、３４  第８金属電極、４１  第１金属電極、４２  第２金属電極、４３  第３金属電極、４４  第４金属電極。
【図１】
2014236043.tif 000003
【図２】
2014236043.tif 000004
【図３】
2014236043.tif 000005
【図４】
2014236043.tif 000006
【図５】
2014236043.tif 000007
【図６】
2014236043.tif 000008
【図７】
2014236043.tif 000009
【図８】
2014236043.tif 000010
【図９】
2014236043.tif 000011
【図１０】
2014236043.tif 000012
【図１１】
2014236043.tif 000013
【図１２】
2014236043.tif 000014
【図１３】
2014236043.tif 000015
【図１４】
2014236043.tif 000016