(57)【要約】【課題】デジタル・エッジ平均化を用いて波形表示を改善する。【解決手段】方法は、多数の信号エッジを有する入力信号を受け、入力信号の初期スキャンを実行して信号エッジに対応するピークを識別し、各ピークが均一な同期（ＵＳ）エッジか又は疑似同期（ＱＳ）エッジかを決定することを含むことができる。この方法は、また、最終波形を発生し、この最終波形を表示装置に表示することも含むことができる。【選択図】図１
2014071118.tif 000002
【特許請求の範囲】
【請求項１】
多数の信号エッジを有する入力信号を受け、
上記入力信号の初期スキャンを実行して、上記入力信号内の上記多数の信号エッジに対応する複数のピークの各々を識別し、
上記複数の信号ピークの各々が均一な同期（ＵＳ）エッジか又は疑似同期（ＱＳ）エッジかを決定し、
上記決定に基づいた最終波形を発生し、
上記最終波形を表示装置に表示する波形表示方法。
【請求項２】
上記決定は、上記複数の信号ピークの最初の１つを、上記初期スキャンでの対応する数の取込みと比較することを含む請求項１の波形表示方法。
【請求項３】
上記決定は、上記対応する数の取込みに等しい上記複数の信号ピークの最初の１つに応答して、上記複数の信号ピークの最初の１つをＵＳエッジとすることを更に含む請求項２の波形表示方法。
【請求項４】
上記決定は、上記対応する数の取込みに等しくない上記複数の信号ピークの最初の１つに応答して、上記複数の信号ピークの最初の１つをＱＳエッジとすることを更に含む請求項２の波形表示方法。
【請求項５】
多数の信号エッジを有する入力信号を受け、
上記入力信号に初期のデジタル・エッジ平均化（ＤＥＡ）スキャンを実行し、
上記入力信号にＤＥＡ操作を反復し、
少なくとも１つの調停処理を上記入力信号に適用し、
上記反復及び適用に基づいて最終波形を発生し、
上記最終波形を表示装置に表示する波形表示方法。
【請求項６】
上記反復は、上記入力信号内で疑似同期（ＱＳ）エッジのリストを決定することを含む請求項５の波形表示方法。
【請求項７】
上記少なくとも１つの調停処理は、上記最終波形内にいくらかのギャップが存在するかを決定することを含む請求項５の波形表示方法。
【請求項８】
上記少なくとも１つの調停処理は、最初に識別されたギャップに対して、ロジック値が上記最初のギャップを満たしているかを決定することを更に含む請求項７の波形表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル取込み装置に波形を表示する方法に関する。
【背景技術】
【０００２】
テクトロニクスＴＬＡ７０００型ロジック・アナライザの如きデジタル取込み装置により、電子技術者は、彼らの設計によるデジタル・システムが発生する信号を測定できる。研究室では、デジタル取込み装置を用いて、デジタル・システムのマイクロプロセッサ、メモリ、バス及び他の要素における信号のタイミング及び強さの正確さを観察している。取込み装置は、留まることなく進歩する電子産業での開発において主要な役割を果たす。
【０００３】
デジタル取込み装置は、典型的には、迅速に上昇する又は降下するステップとして、検知した信号を表示する。「オフ」から「オン」への立ち上がりと「オン」から「オフ」への下降は、被試験システム内のクロックの周期に通常は同期しており、ある状態から他の状態への遷移が垂直エッジとして視覚的に表現される。被試験システムのクロックをデジタル取込み装置のクロックと区別することは、有用である。
【０００４】
被試験信号を高分解能とするために、デジタル取込み装置のサンプル・クロックは、パルスでなければならず、それ故、被試験システムのクロックの周波数よりも高い周波数で被試験信号をサンプルしなければならない。これにより、取込み装置を用いて、意味のある測定を技術者にもたらす。デジタル取込み装置用のクロックの２個の連続したパルスの間の間隔をサンプリング・ビンと呼び、パルス自体はサンプリング・ビン境界である。理想的な状況において、立ち上がり又は立ち下がりのエッジは、単一のサンプル・ビン内で一致して到達するので、単一のサンプル・クロック・エッジと一貫性をもって関連する。
【０００５】
特定の設計について試験するとき、技術者は、繰り返しパターンに生じる信号を時々測定する。それ自体が立ち上がり又は立ち下がりのエッジであるトリガによってデータの取り込みを開始するように、取込み装置をプログラムできる。繰り返し入力を供給することにより、予測可能で信頼性をもって入力が一貫した出力を発生しているかを技術者が観察できる。理想的な環境において、装置が期待通りに動作していると、安定した一連のステップとして出力が表示される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−８５７１０号公報
【特許文献２】特開２００５−３３８０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、環境は、常には理想的でない。１組のデジタル信号でデジタル・エッジ平均化（Digital Edge Averaging：ＤＥＡ）を行うことは、ジッタ関連のチャッタを除去できると共に、同時に、基本取込みシステムの能力以上にエッジのタイミング精度を高める。しかし、ＤＥＡだけでは、全てのデジタル信号の全てのエッジがトリガ・イベントに均一に同期すること（Uniformly Synchronous：ＵＳ）が必要である。すなわち、繰り返し取込み毎にそのエッジがＤＥＡアパーチャに生じるならば、任意の単一の遷移のＤＥＡ表現を単に計算できる。
【０００８】
よって、デジタル取込み装置に波形を表示すための改良された方法の必要性がある。
【課題を解決するための手段】
【０００９】
本発明の実施例は、複雑なデジタル信号エッジ関係を確実に取り込んで、基本サンプル・レートと独立したデジタル表示を生成するデジタル・エッジ平均化（ＤＥＡ）技術の提供をあまねく含んでいる。かかる実施例は、概して、エッジ配置のタイミング精度が基本サンプリング・システムのタイミング精度よりも高く、ジッタの影響により不鮮明になるだろう信号を回復し、また、トリガ・イベントとの複雑な関係で不鮮明になるだろうエッジを回復する。
【００１０】
より限定的には、本発明の概念１の方法では；多数の信号エッジを有する入力信号を受け；この入力信号の初期スキャンを実行して、この入力信号内の多数の信号エッジに対応する複数のピークの各々を識別し；これら複数の信号ピークの各々が均一な同期（ＵＳ）エッジか又は疑似同期（Quasi-Synchronous：ＱＳ）エッジかを決定し;この決定に基づいた最終波形を発生し；この最終波形を表示装置に表示する。
【００１１】
本発明の概念２は、概念１の方法であり、上記決定は、複数の信号ピークの最初の１つを、初期スキャンでの対応する数の取込みと比較することを含む。
【００１２】
本発明の概念３は、概念２の方法であり、上記決定は、上記対応する数の取込みに等しい複数の信号ピークの最初の１つに応答して、複数の信号ピークの最初の１つをＵＳエッジとすることを更に含む。
【００１３】
本発明の概念４は、概念２の方法であり、上記決定は、上記対応する数の取込みに等しくない複数の信号ピークの最初の１つに応答して、複数の信号ピークの最初の１つをＱＳエッジとすることを更に含む。
【００１４】
本発明の概念５は、概念１の方法であり、初期スキャンからの複数の累積和を蓄積することを更に含む。
【００１５】
本発明の概念６は、概念５の方法であり、上記複数の信号ピーク用の複数の累積和の各々をスキャンすることを更に含む。
【００１６】
本発明の概念７は、概念１の方法であり、入力信号における複数の信号の谷を識別することを更に含む。
【００１７】
本発明の概念８は、概念７の方法であり、入力信号内の上記複数の信号の谷の各々をゼロに設定することを更に含む。
【００１８】
本発明の概念９は、概念１の方法であり、上記最終波形を蓄積することを更に含む。
【００１９】
本発明の概念１０の方法では；多数の信号エッジを有する入力信号を受け；この入力信号に初期デジタル・エッジ平均化（ＤＥＡ）スキャンを実行し；入力信号にＤＥＡ操作を反復し；少なくとも１つの調停処理を入力信号に適用し；これら反復及び適用に基づいて最終波形を発生し；この最終波形を表示装置に表示する。
【００２０】
本発明の概念１１は、概念１０の方法であり、初期ＤＥＡスキャンからのブックエンド・サンプルを識別し蓄積することを更に含む。
【００２１】
本発明の概念１２は、概念１０の方法であり、上記初期ＤＥＡスキャンを解析することを更に含む。
【００２２】
本発明の概念１３は、概念１０の方法であり、上記少なくとも１つの調停処理は、多数のダングリング（明確でない状態の）ロジック状態を識別し結合することを含む。
【００２３】
本発明の概念１４は、概念１０の方法であり、上記少なくとも１つの調停処理は、孤立したダングリング・ロジック状態を外挿して上記最終波形を完成させることを含む。
【００２４】
本発明の概念１５は、概念１０の方法であり、上記反復は、入力信号内で疑似同期（ＱＳ）エッジのリストを決定することを含む。
【００２５】
本発明の概念１６は、概念１５の方法であり、上記反復は、ＱＳエッジのリストを調べて、各エッジ・カウントが、全域を平均するのに必要な取込み回数未満であるかを確認するチェックを行うことを更に含む。
【００２６】
本発明の概念１７は、概念１６の方法であり、全域を平均するのに必要な取込み回数以上に全てのＱＳエッジ・カウントがなるまで、上記反復が持続する。
【００２７】
本発明の概念１８は、概念１０の方法であり、上記少なくとも１つの調停処理は、上記最終波形内にいくらかのギャップが存在するかを決定することを含む。
【００２８】
本発明の概念１９は、概念１８の方法であり、上記少なくとも１つの調停処理は、最初に識別されたギャップに対して、ロジック値が上記最初のギャップを満たしているかを決定することを更に含む。
【００２９】
本発明の概念２０は、概念１９の方法であり、上記少なくとも１つの調停処理は、上記最初のギャップを通してダングリング・ロジック高値のマッチした対の識別に応答して、上記最初のギャップ内にロジック高値を書き込むことを更に含む。
【００３０】
本発明の概念２１は、概念１９の方法であり、上記少なくとも１つの調停処理は、上記最初のギャップを通してダングリング・ロジック低値のマッチした対の識別に応答して、上記最初のギャップ内にロジック低値を書き込むことを更に含む。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明によるある実施例に応じた第１デジタル・エッジ・マッピング（Digital Edge Mapping：ＤＥＭ）の例を示す。
【図２】図２は、本発明によるある実施例に応じて、均一な同期（ＵＳ）エッジの場所を決定するのに用いることができるデジタル・エッジ平均化（ＤＥＡ）処理の例を示す。
【図３】図３は、本発明によるある実施例に応じた第２ＤＥＭ処理の例を示す。
【図４】図４は、本発明によるある実施例に応じた図３のＤＥＭ処理のアプリケーションに対応する波形の例を示す。
【発明を実施するための形態】
【００３２】
現在のシステムでは、繰り返し取込み毎にそのエッジがＤＥＡアパーチャ内に生じると、任意の単一遷移のデジタル・エッジ平均化（ＤＥＡ）表現を単に計算できる。従来の解説によれば、被試験信号を同期させる多くの機会があるが、均一な同期（ＵＳ）ではない。これは、後述する疑似同期（ＱＳ）エッジ形式の概念を必要とする。
【００３３】
ここで用いる如く、一般的には、ＱＳエッジは、ＤＥＡアパーチャ内で発生するが繰り返し取込み毎には発生しないエッジをいう。データ・バス、クロック数が変化できる幅のストローブ、トリガ・イベントからの可変クロック数で生じるエッジは、トリガ・イベントに従来的に同期するエッジの全ての例であるが（即ち、これらは、同じシステム・クロックに全て基づくことができる）、ＤＥＡ状況では単なるＱＳである。
【００３４】
デジタル・エッジ・マッピング（ＤＥＭ）は、繰り返し且つ目標となるＤＥＡ動作を一般的には用いて、ＱＳエッジを解析し、全てのＵＳ及びＱＳエッジを表示するタイミング図を発生するが、エッジ配置のタイミング精度は、基本サンプリング・システムのタイミング精度を超えている。基礎をなすＤＥＡ動作も、ジッタの影響で不明瞭になる信号を回復する。
【００３５】
図１は、開示した技術のある実施例によるデジタル・エッジ・マッピング（ＤＥＭ）処理１００の例を示す。例示の処理１００は、１０２に示す如く、エッジに対する初期「スキャン」としての単一のＤＥＡにより開始する。１０４に示す如く、どのエッジが精緻化を必要とするかを決定する際に用いるために、ここではＲＳ−Ｒ及びＲＳ−Ｆとして示す初期スキャンからの累積和（running sum：ＲＳ）を維持する。
【００３６】
１０６に示す如く、各ＲＳをピークに対してスキャンできる。１０８に示す如く、ＲＳ分布における谷が一般的にゼロである間、ピークは、ＤＥＡ動作に用いる取込みの数に等しいかもしれないし等しくないかもしれない。
【００３７】
ＲＳ分布における各ピークは、一般的にエッジを表す。ＤＥＡ動作において実行された取込みの数に等しいピークは、一般的にＵＳエッジを示し、ＤＥＡ動作において実行された取込みの数未満のピークは、一般的にＱＳエッジを示す。よって、１１０に示す如く、各ピークを取込みの数と比較し、１１０で実行した比較の結果に基づいて１１２での決定を行う。
【００３８】
ＤＥＡ動作で実行した取込みの数にピークが等しいという１１２での決定に応答して、１１４に示すように、ピークをＵＳエッジに指定できる。ピークがＤＥＡ動作で実行された取込みに数に等しくない、例えば、それよりも小さいか大きいとの１１２での決定に応答して、１１６で示すように、ピークをＱＳエッジに指定できる。
【００３９】
ＵＳエッジは、初期ＤＥＡ動作から完全に精緻化できる。図２は、開示した技術のある実施例に応じてＵＳエッジ場所を決定するのに用いることができるデジタル・エッジ平均化（ＤＥＡ）処理２００の例を示す。この例において、ＤＥＡ表示は、３つの平均化波形２４０ａ〜ｃを表し、これらは、対応する従来的にサンプルされた取込みにわたって重なっており、例えば、立ち下がり／立ち上がりエッジ２２０ａ〜ｃ及び２３０ａ〜ｃを有する。サンプリング・ビン２０５ａ及び２０５ｂにて分かるように、従来波形のジッタが点線で示されている。
【００４０】
ここで適用したＤＥＡ動作は、例えば、蓄積及び表示に関連した目的では、一般的に、過サンプルとみなせる波形結果となる。かかる波形は、一般的に、基本サンプル・レートが用いた取込み回数倍に等しいレートでサンプルされたとみなせる。
【００４１】
図３は、開示した技術のある実施例による第２ＤＥＭ処理３００の例を示し、図４は、かかるＤＥＭ処理のアプリケーションに対応する波形の例を示す。この例において、ＵＳエッジの場所を最終波形に書き込むことができ、各側で１つのダングリング・ロジック状態となる。例えば、一つが入口用で、他が出口用である。これらは、立ち上がりに対して０／１を割り当て、立ち上がりに対して１／０を割り当て、図４が示す例にて、ＷＦＭ_Ａと付した波形により表す。
【００４２】
ＤＥＭ処理３００は、３０２が示すように、１、０又はｘの如き初期ＤＥＡからの初期及び最終「ブックエンド」サンプルを蓄積することを含むことができる。これらサンプルは、ダングリング・ロジック状態とみなせる。初期スキャンからの最初の全てのサンプルが１である状態で、開始のブックエンドを１として蓄積できる。また、０であるサンプルを０として蓄積でき、混合したサンプルをｘとして蓄積できる。かかる割り当ては、ダングリング・ロジック状態の最終調停を容易にする。例えば、図４が示す例にてＷＦＭ_Ａと付した波形に示すように、次に、かかるダングリング・ロジック状態を最終波形に書き込むことができる。
【００４３】
この例において、ＤＥＭ処理３００は、３０４に示すように、初期ＤＥＡスキャンを解析することにより静的値の分布を生成する。これは、最終波形に直接的に書き込まれる。かかる静的値の例は、図４にＷＦＭ_Ａと付す波形が示す。各ＤＥＡサンプルの場所にとって、初期スキャンでの全ての取込みが１を含んでいれば、最終波形内の対応する過サンプルの場所の全てを１に設定できる。これとは逆に、初期スキャン内の全ての取込みが０を含んでいれば、最終波形内の対応する過サンプルの場所の全てを０に設定できる。
【００４４】
サンプルの場所が初期ＤＥＡ取込みセット内で変化する状態では、対応する過サンプルの場所には何も書き込まれない。かかる動作の結果は、図４に示す例において、ＷＦＭ_Ａと付した波形に存在する。後述する如く、調停処理期間中に、過サンプルの場所を外挿することができる。
【００４５】
ダングリング・ロジック状態の最終調停まで、最終波形ＷＦＭ_Ａ’は、一般的に、エッジ、静的値及びブックエンド値がばらついた状態だろう。ＵＳエッジは、各エッジ、例えば、入力及び出力での１つのみのダングリング・ロジック状態を一般的には示し、立ち上がり／立ち下がり識別及びダングリング・ロジック状態は、一般的に、ＱＳエッジに対して保護されるだろう。
【００４６】
全てのエッジが精緻化されると、３０６に示す如く、ダングリング・ロジック状態を接続し、例えば、同じロジック・レベルの出力を入力に接続し、また、例えば、孤立したダングリング・ロジック状態を外挿して波形を完成することにより、ソフトウェア・アプリケーションがこれら波形イベントの全てを調停できる。
【００４７】
ＤＥＭ処理３００は、３０８が示すように、ＤＥＡ動作を反復できる。各反復に対して、ＤＥＭ処理は、ＱＳエッジのリストを調べることと、各エッジ・カウントが全域を平均するのに必要な取込み回数未満であるかの確認のチェックを行うことを含むことができる。次に、ＤＥＭ処理は、全てのＱＳエッジ・カウントが全域を平均するのに必要な取込みの回数以上となるまで、ＤＥＡ反復を繰り返すことができる。これは、各ＱＳエッジの完全な精緻化を有利に可能とする。
【００４８】
ＱＳエッジの場所を次に計算し、最終波形ＷＦＭ_Ａ’にて表現できる。この最終波形は、上述の如く、ＵＳエッジと類似の方法にて、ダングリング・ロジック値を有する。かかるＱＳエッジの場所は、図４が示す例にてＷＦＭ_Ｂと付された波形の太線の部分として示される。
【００４９】
ある実施例において、基本サンプル・レート未満のＱＳパルスは、考慮又は評価する必要がない。サリバン・コードを含むことは、かかるパルスの立ち上がり及び立ち下がりの両方のエッジがＤＥＡの意味で完全に決定的となり、よって、ＤＥＭの意味で回復可能であることを効果的に確実とする。
【００５０】
ある実施例において、エッジは、初期ＤＥＡスキャン内のフィット・フォー・ユース（Fit For Use：ＦＦＵ）フラグにより取込みを取り消すことができる。かかるエッジは、ＱＳとみなすことができ、他のＱＳエッジと同じ方法にて精緻化できる。これらエッジは、ＦＦＵフラグによりＱＳカテゴリーに入る典型的なＵＳエッジであり、不的確な均一の同期（Disqualified Uniformly Synchronous：ＤＵＳ）エッジと呼ばれる。
【００５１】
ＤＥＭ動作を実行する際、３１０が示すように、ＤＵＳエッジにフラグを付け、異なるように扱える。なぜならば、ＦＦＵの放棄された取込みに属さないタイミング・データは、一般に回復することができず、ＤＥＭ表現は、通常、正しくなく、例えば、２つのＤＵＳエッジが実際よりも互いに更に分離したスキューとなるためである。
【００５２】
ＤＥＭ処理３００は、一般的に、３１２が示すように、ダングリング・ロジック状態の調停を含んでいる。この処理は、典型的に、各チャネルにて左から右に進む。過サンプル毎に進むと、調停処理は、一般的に、場所の任意の順序が指定されずに残っているかについての評価を含む。見つかった各ギャップを次に評価して、何のロジック値で埋めるかを決定することができる。これらギャップは、一般的に、アパーチャ及び休止時間の間の単一の境界を表すか、又は多数のアパーチャ／休止時間を包囲する。
【００５３】
識別されたギャップの幅がアパーチャ時間未満である状態において、短い調停が通常行われる。ギャップの全域にわたってダングリング・ロジック高値のマッチした対があると、そのギャップに対する過サンプルの場所にロジック高値を書き込むことができる。ギャップの全域にわたってダングリング・ロジック低値のマッチした対があると、そのギャップに対する過サンプルの場所にロジック低値を書き込むことができる。典型的には、短いギャップには、孤立したダングリング・ロジック・レベルがない。かかるギャップの充填は、図４が示す例において、ＷＦＭ_Ｃと付された波形の太線部分として表される。
【００５４】
ギャップの幅がアパーチャ時間以上の状態において、長い調停が通常は行われる。これら状態において、ギャップ内の休止期間中に生じる両方のロジック状態があると知られている。したがって、両方のロジック状態をギャップ全域にわたって描画できる。ギャップの端の一方又は両方のみが１つのダングリング・ロジック状態を有していれば、対応するエッジの全ての方向にて、反対のロジック状態を描画できる。かかるギャップの充填は、図４が示す例において、ＷＦＭ_Ｄと付した波形の太線部分として示される。
【００５５】
結果としての波形ＷＦＭ_Ａ’は、３１４が示すように、ユーザに視覚的に示すことができ、例えば、スクリーン上に表示される。
【００５６】
ロジック高及びロジック低の値は、一般的に、最終波形において相互に排他的ではないことが当業者には認識できよう。実際に、最終波形、例えば、図４のＷＦＭ_Ａ’には、ロジック・レベルが高又は低であるチャネルにて点として表すことができる能力がある。これは、最終波形に対して、スコープでの取込みよりもより一層タイミング図に類似させることを有利に可能とする。
【００５７】
ここで説明したＤＥＭ技術は、例えば、図４が示す例における最終波形ＷＦＭ_Ａ’での最後のいくつかの遷移が示すように、ＱＳエッジに対して立ち上がり／立ち下がり時間差を更に認識できる。立ち上がり／立ち下がりエッジは、一般的に、全体的なＤＥＡ／ＤＥＭ処理を通して分離しているので、対応する立ち上がり／立ち下がり差を維持でき、ユーザが観察し測定できる。
【００５８】
開示した技術のある実施では、特定のＤＥＭ処理がどのくらい長くかかるかを示すスクリーン上の指示を含んでいる。例えば、ソフトウェア・アプリケーションは、全てのエッジを完全に精緻化するために、どのくらい多くのＤＥＡ反復を行う必要があるかを、初期スキャンから統計的に見積もることができる。また、このアプリケーションは、どのくらい長く全体のＤＥＭ処理がかかるかを予測することに関する見積りを準備するのに、単一のＤＥＡ動作が典型的にどの程度かかるかを決定する。
【００５９】
図示した実施例を参照して本発明の原理を説明し図示したが、かかる原理を逸脱することなく配置及び細部において図示の実施例を変更でき、また、任意所望の方法で組み合わせることができる点が認識できよう。また、上述の説明は、特定実施例に焦点を絞ったが、他の構成も考慮できる。
【００６０】
特に、「本発明の実施例による」又は類似の表現をここで用いたが、これら語句は、実施例の可能性を一般的に参考にすることを意味しており、本発明を特定実施例の構成に限定する意図ではない。ここで用いた如く、これら用語は、他の実施例と組合せ可能な同じ又は他の実施例を参照するものである。
【００６１】
したがって、ここで説明した実施例への広範囲の種々の変更の観点から、この詳細説明及び付随の資料は、説明のためのみであり、本発明の範囲を限定するものではない。よって、発明として請求するものは、以下の特許請求の範囲及びそれに均等なものの範囲及び精神内で生じる全てのかかる変更を対象とする。
【符号の説明】
【００６２】
１００  デジタル・エッジ・マッピング（ＤＥＭ）処理の例
２００  デジタル・エッジ平均化（ＤＥＡ）処理の例
３００  第２デジタル・エッジ・マッピング（ＤＥＭ）処理の例
【図１】
2014071118.tif 000003
【図２】
2014071118.tif 000004
【図３】
2014071118.tif 000005
【図４】
2014071118.tif 000006
【外国語明細書】
2014071118.tif 000007
2014071118.tif 000008
2014071118.tif 000009
2014071118.tif 000010
2014071118.tif 000011
2014071118.tif 000012
2014071118.tif 000013
2014071118.tif 000014
2014071118.tif 000015
2014071118.tif 000016
2014071118.tif 000017
2014071118.tif 000018
2014071118.tif 000019
2014071118.tif 000020
2014071118.tif 000021
2014071118.tif 000022
2014071118.tif 000023
2014071118.tif 000024
2014071118.tif 000025
2014071118.tif 000026