(57)【要約】【課題】直流電圧源の負極端子側に設けられた逆電圧印加回路の電源だけでなく、直流電圧源の正極端子側に設けられた逆電圧印加回路の電源も共通化し得ること。【解決手段】実施形態の電力変換装置の第１及び第２の主回路スイッチング素子は、直流電圧源の正極端子と負極端子との間に、正極端子側から負極端子側に向かって直列接続する。第１及び第２の還流ダイオードは、第１及び第２の主回路スイッチング素子にそれぞれ逆並列に接続または内蔵される。第１及び第２の逆電圧印加回路は、第１及び第２の主回路スイッチング素子とそれぞれ直列接続し、直流電圧源より小さな逆電圧を第１及び第２の還流ダイオードにそれぞれ印加する。補助電源は、第１及び第２の逆電圧印加回路にそれぞれ直列接続し、直流電圧源より小さな電圧を第１及び第２の逆電圧印加回路にそれぞれ出力する。【選択図】図１
2014236552.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源と、
前記直流電圧源の正極端子と負極端子との間に、前記正極端子側から前記負極端子側に向かって直列接続する第１及び第２の主回路スイッチング素子と、
前記第１の主回路スイッチング素子に逆並列に接続または内蔵される第１の還流ダイオードと、
前記第２の主回路スイッチング素子に逆並列に接続または内蔵される第２の還流ダイオードと、
前記第１の主回路スイッチング素子と直列接続し、前記直流電圧源より小さな逆電圧を前記第１の還流ダイオードに印加する第１の逆電圧印加回路と、
前記第２の主回路スイッチング素子と直列接続し、前記直流電圧源より小さな逆電圧を前記第２の還流ダイオードに印加する第２の逆電圧印加回路と、
前記第１及び第２の逆電圧印加回路にそれぞれ直列接続し、前記直流電圧源より小さな電圧を前記第１及び第２の逆電圧印加回路にそれぞれ出力する補助電源と
を具備し、
前記第１の逆電圧印加回路は、
前記第１の還流ダイオードより逆回復時間が短く高速な第１の補助ダイオードと、
前記第１の還流ダイオードの逆回復時にオンし、前記第１の主回路スイッチング素子より耐圧が低く、ｎチャネルのＭＯＳＦＥＴまたは多数キャリアが電子である第１の逆電圧印加スイッチング素子と
を備え、
前記第２の逆電圧印加回路は、
前記第２の還流ダイオードより逆回復時間が短く高速な第２の補助ダイオードと、
前記第２の還流ダイオードの逆回復時にオンし、前記第２の主回路スイッチング素子より耐圧が低く、ｐチャネルのＭＯＳＦＥＴまたは多数キャリアが正孔である第２の逆電圧印加スイッチング素子と
を備えたことを特徴とする電力変換装置。
【請求項２】
前記各補助電源は、
前記直流電圧源の電圧より低い電圧を出力する低電圧直流電圧電源と、
前記低電圧直流電圧電源と直列接続し、前記第１及び第２の還流ダイオードの逆回復時に前記低電圧直流電源に流れる主回路電流を抑制する電流抑制抵抗と、
前記低電圧直流電圧電源及び前記電流抑制抵抗と接続し、高周波領域においても内部インピーダンスが低い高周波用コンデンサと
を具備したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１及び第２の補助ダイオードは、
ワイドギャップ半導体を含むことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記第１及び第２の主回路スイッチング素子は、
ワイドギャップ半導体を含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
前記ワイドギャップ半導体は、
シリコンカーバイド、ガリウムナイトライドまたはダイアモンドから構成されることを特徴とする請求項３または請求項４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置には、例えば図４に示すように、複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）４ｕ乃至４ｚと、各ＭＯＳＦＥＴ４ｕ乃至４ｚに逆並列に接続する又は内蔵された複数の還流ダイオード５ｕ乃至５ｚとを備えた構成のものがある。このような電力変換装置では、各ＭＯＳＦＥＴ４ｕ乃至４ｚがターンオフすると、負荷６に蓄積された電流エネルギーが各還流ダイオード５ｕ乃至５ｚを通じて還流する。
【０００３】
このため、例えば還流ダイオード５ｘに順方向電流が流れている場合、ＭＯＳＦＥＴ４ｕがターンオンすると、還流ダイオード５ｘの両端にＰＮ間電圧（直流リンク電圧）が逆バイアスとして印加され、残留電荷による逆方向電流が還流ダイオード５ｘに流れ、還流ダイオード５ｘは遮断される。即ち、ＰＮ間電圧と逆方向電流とによって還流ダイオードに大きな損失が生じ、電力変換装置の効率が悪化するという不都合が生じる。
【０００４】
このため、例えば図５に示すように、電力変換装置内に逆電圧印加回路７ｕ乃至７ｚを設けて、還流ダイオード５ｕ乃至５ｚの逆回復が逆電圧印加回路７ｕ乃至７ｚに接続する補助電源１２ｕ乃至１２ｚ内の低電圧直流電圧電源８ｕ乃至８ｚによって生じるようにすることで、還流ダイオード５ｕ乃至５ｚにおいて生じる損失を低減するようにした電力変換装置がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３２７５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述したような電力変換装置では、直流電圧源１の負極端子側に設けられた逆電圧印加回路７ｘ乃至７ｚの電源を共通化することはできるものの、直流電圧源１の正極端子側に設けられた逆電圧印加回路７ｕ乃至７ｗの電源は、各ＭＯＳＦＥＴ４ｕ乃至４ｚのオン・オフ状況により電位がそれぞれ異なるため、共通化することができないという不都合がある。
【０００７】
本発明が解決しようとする課題は、直流電圧源の負極端子側に設けられた逆電圧印加回路の電源だけでなく、直流電圧源の正極端子側に設けられた逆電圧印加回路の電源も共通化し得る電力変換装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態の電力変換装置は、直流電圧源と、第１及び第２の主回路スイッチング素子と、第１の還流ダイオードと、第２の還流ダイオードと、第１の逆電圧印加回路と、第２の逆電圧印加回路と、補助電源とを備えている。
【０００９】
前記第１及び第２の主回路スイッチング素子は、前記直流電圧源の正極端子と負極端子との間に、前記正極端子側から前記負極端子側に向かって直列接続する。
【００１０】
前記第１の還流ダイオードは、前記第１の主回路スイッチング素子に逆並列に接続または内蔵される。
【００１１】
前記第２の還流ダイオードは、前記第２の主回路スイッチング素子に逆並列に接続または内蔵される。
【００１２】
前記第１の逆電圧印加回路は、前記第１の主回路スイッチング素子と直列接続し、前記直流電圧源より小さな逆電圧を前記第１の還流ダイオードに印加する。
【００１３】
前記第２の逆電圧印加回路は、前記第２の主回路スイッチング素子と直列接続し、前記直流電圧源より小さな逆電圧を前記第２の還流ダイオードに印加する。
【００１４】
前記補助電源は、前記第１及び第２の逆電圧印加回路にそれぞれ直列接続し、前記直流電圧源より小さな電圧を前記第１及び第２の逆電圧印加回路にそれぞれ出力する。
【００１５】
また、前記第１の逆電圧印加回路は、第１の補助ダイオードと第１の逆電圧印加スイッチング素子とを備えている。
【００１６】
前記第１の補助ダイオードは、前記第１の還流ダイオードより逆回復時間が短く高速なものである。
【００１７】
前記第１の逆電圧印加スイッチング素子は、前記第１の還流ダイオードの逆回復時にオンし、前記第１の主回路スイッチング素子より耐圧が低く、ｎチャネルのＭＯＳＦＥＴまたは多数キャリアが電子である。
【００１８】
更に、前記第２の逆電圧印加回路は、第２の補助ダイオードと第２の逆電圧印加スイッチング素子とを備えている。
【００１９】
前記第２の補助ダイオードは、前記第２の還流ダイオードより逆回復時間が短く高速なものである。
【００２０】
前記第２の逆電圧印加スイッチング素子は、前記第２の還流ダイオードの逆回復時にオンし、前記第２の主回路スイッチング素子より耐圧が低く、ｐチャネルのＭＯＳＦＥＴまたは多数キャリアが正孔である。
【図面の簡単な説明】
【００２１】
【図１】一実施形態に係る電力変換装置の構成例を示す回路図である。
【図２】同実施形態に係る電力変換装置の別の構成例を示す回路図である。
【図３】同実施形態に係る電力変換装置のさらに別の構成例を示す回路図である。
【図４】従来の電力変換装置の構成例を示す回路図である。
【図５】従来の電力変換装置の別の構成例を示す回路図である。
【発明を実施するための形態】
【００２２】
図１は一実施形態に係る電力変換装置の構成例を示す回路図であり、図２は同実施形態に係る電力変換装置の別の構成例を示す回路図である。以下に、電力変換装置を構成する各部について詳細に説明する。
【００２３】
直流電圧源１は、例えば、三相交流電源を整流し、平滑コンデンサ２にて平滑することで得られるものである。ここでは、直流電圧源１の正極端子を正側直流母線１ａとし、直流電圧源１の負極端子を負側直流母線１ｂとする。正側直流母線１ａと負側直流母線１ｂとの間には、インバータ主回路３が接続され、このインバータ主回路３には、各相において直列接続する主回路スイッチング素子４ｕ，４ｘと、４ｖ，４ｙと、４ｗ，４ｚとが含まれる。以下の説明中では、主回路スイッチング素子４ｕ乃至４ｗを正側主回路スイッチング素子（第１の主回路スイッチング素子）と称し、主回路スイッチング素子４ｘ乃至４ｚを負側主回路スイッチング素子（第２の主回路スイッチング素子）と称するものとする。なお、本実施形態の正側主回路スイッチング素子４ｕ乃至４ｗと負側主回路スイッチング素子４ｘ乃至４ｚとにはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が適用されるものとするが、これに限定されず、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Insulated Gate Bipolar Transistor）やその他のスイッチング素子が、正側主回路スイッチング素子４ｕ乃至４ｗや負側主回路スイッチング素子４ｘ乃至４ｚとして適用されるとしても良い。なお、正側主回路スイッチング素子４ｕ乃至４ｗと負側主回路スイッチング素子４ｘ乃至４ｚにＩＧＢＴを適用したときの電力変換装置の構成例を図２に示す。
【００２４】
正側主回路スイッチング素子４ｕ乃至４ｗと負側主回路スイッチング素子４ｘ乃至４ｚとの各コレクタ及び各エミッタの間には、それぞれ還流ダイオード５ｕ乃至５ｗ（第１の還流ダイオード），５ｘ乃至５ｚ（第２の還流ダイオード）が逆並列に接続または内蔵される。また、正側主回路スイッチング素子４ｕ乃至４ｗと負側主回路スイッチング素子４ｘ乃至４ｚとの間には、インバータ主回路３の出力側の負荷６（例えば、モータなど）に接続される負荷素子１１ｕ乃至１１ｗが設けられる。更に、正側主回路スイッチング素子４ｕ乃至４ｗ及び負側主回路スイッチング素子４ｘ乃至４ｚの各ドレイン端子と各ソース端子との間（即ち、還流ダイオードのカソード端子とアノード端子との間）には、逆電圧印加回路７ｕ乃至７ｗ（第１の逆電圧印加回路），７ｘ乃至７ｚ（第２の逆電圧印加回路）がそれぞれ接続される。
【００２５】
ここで、逆電圧印加回路７ｕ乃至７ｗ，７ｘ乃至７ｚは、還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚより逆回復時間が短く高速な補助ダイオード１６ｕ乃至１６ｗ，１６ｘ乃至１６ｚと、主回路スイッチング素子４ｕ乃至４ｗ，４ｘ乃至４ｚより耐圧が低い逆電圧印加スイッチング素子１７ｕ乃至１７ｗ，１７ｘ乃至１７ｚと、ゲートドライブ回路１８ｕ乃至１８ｗ，１８ｘ乃至１８ｚとを備えており、直流電圧源１より電圧値が低い補助電源１２ｐ，１２ｎと直列接続するように構成される。
【００２６】
下側（直流電圧源１の負極端子側）の逆電圧印加回路７ｘ乃至７ｚの逆電圧印加スイッチング素子１７ｘ乃至１７ｚ（例えば、ｐチャネルのＭＯＳＦＥＴなど）は、正側電源ライン８ｃを介在して低電圧直流電圧電源８ｎと接続する。これら逆電圧印加スイッチング素子１７ｘ乃至１７ｚには、主回路スイッチング素子４ｘ乃至４ｚより耐圧が低いものが適用されるが、これに限定されず、例えば、多数キャリアが正孔である逆電圧印加スイッチング素子として、ｐｎｐトランジスタなどが適用されても良い。これら逆電圧印加スイッチング素子１７ｘ乃至１７ｚは、還流ダイオード５ｘ乃至５ｚの逆回復時にオンする。なお、補助ダイオード１６ｘ乃至１６ｚの各アノード端子は、逆電圧印加スイッチング素子１７ｘ乃至１７ｚの各ドレイン端子に接続し、補助ダイオード１６ｘ乃至１６ｚの各カソード端子は、主回路スイッチング素子４ｘ乃至４ｚの各ドレイン端子に接続する。
【００２７】
一方、上側（直流電圧源１の正極端子側）の逆電圧印加回路７ｕ乃至７ｗは、前述した下側の逆電圧印加回路と対称的な構成となっており、逆電圧印加スイッチング素子１７ｕ乃至１７ｗ（例えば、ｎチャネルのＭＯＳＦＥＴなど）は、負側電源ライン８ｂを介在して低電圧直流電圧電源８ｐと接続する。これら逆電圧印加スイッチング素子１７ｕ乃至１７ｗには、主回路スイッチング素子４ｕ乃至４ｗより耐圧が低いものが適用されるが、これに限定されず、例えば、多数キャリアが電子である逆電圧印加スイッチング素子として、ｎｐｎトランジスタなどが適用されても良い。これら逆電圧印加スイッチング素子１７ｕ乃至１７ｗは、還流ダイオード５ｕ乃至５ｗの逆回復時にオンする。なお、補助ダイオード１６ｕ乃至１６ｗの各アノード端子は、逆電圧印加スイッチング素子１７ｕ乃至１７ｗの各ドレイン端子に接続し、補助ダイオード１６ｕ乃至１６ｗの各カソード端子は、主回路スイッチング素子４ｕの各ドレイン端子に接続する。
【００２８】
ゲートドライブ回路１８ｕ乃至１８ｗ，１８ｘ乃至１８ｚの電源ラインは、低電圧直流電圧電源８ｐ，８ｎに接続される。これらゲートドライブ回路１８ｕ乃至１８ｗ，１８ｘ乃至１８ｚは、インバータ主回路３のＡ，Ｂ，Ｃ点の電位に基づいてドライブ信号を出力する電位判定回路（図示せず）からドライブ信号Ｇｒｕ乃至Ｇｒｗ，Ｇｒｘ乃至Ｇｒｚが出力されると駆動し、逆電圧印加スイッチング素子１７ｕ乃至１７ｗ，１７ｘ乃至１７ｚをオンにする。これにより、直流電圧源１より小さな逆電圧が、低電圧直流電圧電源８ｐ，８ｎから逆電圧印加スイッチング素子１７ｕ乃至１７ｗ，１７ｘ乃至１７ｚを通じて、還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚに印加される。
【００２９】
前述の逆電圧印加回路７ｕ乃至７ｗ，７ｘ乃至７ｚに直列接続する補助電源１２ｐ，１２ｎは、直流電圧源１の電圧のおよそ１／４より低い電圧値の低電圧直流電圧電源８ｐ，８ｎと、電流抑制抵抗１０ｕ，１０ｘと、高周波域でも内部インピーダンスが低い高周波用コンデンサ１５ｕ，１５ｘとを直列接続することによって構成される。
【００３０】
電流抑制抵抗１０ｕ，１０ｘには、プリント配線基板の銅箔パターンの配線抵抗や、銅線または銅板などの配線抵抗が適用される。なお、図１に示す電流抑制抵抗１０ｖ，１０ｗ，１０ｙ，１０ｚにおいても、電流抑制抵抗１０ｕ，１０ｘと同様な配線抵抗が適用される。また、高周波用コンデンサ１５ｕ，１５ｘには、平滑用の電解コンデンサではなく、セラミックコンデンサやフィルムコンデンサなどの高周波用コンデンサが適用される。なお、図１に示す高周波用コンデンサ１５ｖ，１５ｗ，１５ｙ，１５ｚにおいても、高周波用コンデンサ１５ｕ，１５ｘと同様な高周波用コンデンサが適用される。
【００３１】
このように構成された本実施形態において、インバータ主回路３のＡ点の電圧が検出され、還流ダイオード５ｕの逆回復を実行する状態であることが判定されると、ドライブ信号Ｇｒｕがゲートドライブ回路１８ｕに出力され、逆電圧印加スイッチング素子１７ｕがオンする。これにより、直流電圧源１より小さな逆電圧が、低電圧直流電圧電源８ｐから逆電圧印加スイッチング素子１７ｕを通じて還流ダイオード５ｕに印加され、還流ダイオード５ｕに電源ライン８ａを介して逆電流が供給される。このため、還流ダイオード５ｕに流れる主回路電流は減少する、つまり、逆回復が逆電圧印加回路７ｕに直列接続する補助電源１２ｐ内の低電圧直流電圧電源８ｐによって実行される。
【００３２】
前述した状態により還流ダイオード５ｕに流れる主回路電流が減少すると、負荷６から還流ダイオード５ｕを経由して直流電圧源１のＰ側に流れていた主回路電流は、逆電圧印加回路７ｕに流れ込む。この逆電圧印加回路７ｕに流れ込む主回路電流は、低電圧直流電圧電源８ｐの電源ライン８ｂ上の補助ダイオード１６ｕと逆電圧印加スイッチング素子１７ｕとを経由して、補助電源１２ｐに流れ込んだ後に、直流電圧源１のＰ側に流れ込む。
【００３３】
このとき、主回路スイッチング素子４ｘがオンすると、前述した逆電圧印加回路７ｕに流れ込んでいた主回路電流は、主回路スイッチング素子４ｘに流れ込む。主回路スイッチング素子４ｘに主回路電流が流れると、補助ダイオード１６ｕに逆電圧が印加され、補助ダイオード１６ｕが逆回復する。補助ダイオード１６ｕが逆回復した後に、主回路スイッチング素子４ｘをオフすると、逆電圧印加回路７ｕに流れ込んでいた主回路電流は主回路スイッチング素子４ｘに流れなくなる。なお、補助ダイオード１６ｕは、前述したように、還流ダイオード５ｕより逆回復時間が短く高速であるため、補助ダイオード１６ｕの逆回復損失は小さい。
【００３４】
ここでは、主回路スイッチング素子４ｕ，４ｘが直列接続した相について説明したが、その他の各相についても、前述した動作と同様に動作するため、ここでは詳細な説明は省略する。
【００３５】
また、このように構成された本実施形態において、低電圧直流電圧電源８ｐ，８ｎには、電流抑制抵抗１０ｕ乃至１０ｗ，１０ｘ乃至１０ｚによる電流抑制作用と、高周波用コンデンサ１５ｕ乃至１５ｗ，１５ｘ乃至１５ｚによる高周波インピーダンスの低減作用とにより、還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚの逆回復に伴うインパルス状の電流が流れなくなるため、低電圧直流電圧電源８ｐ，８ｎの電圧変動は、還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚの逆回復時においても非常に少なくなる。なお、前述した低電圧直流電圧電源８ｐ，８ｎにインパルス状の電流が流れない間に、還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚの逆回復は完了するため、主回路電流が還流ダイオード５ｕ乃至５ｗ，５ｘ乃至５ｚに流れなくなる。
【００３６】
以上説明した第１の実施形態によれば、上側の逆電圧印加回路７ｕ乃至７ｗの逆電圧印加スイッチング素子１７ｕ乃至１７ｗを低電圧直流電圧電源８ｐの負側の電源ラインに挿入し、かつ多数キャリア極性を下側の逆電圧印加スイッチング素子１７ｘ乃至１７ｚとは逆にする構成により、直流電圧源１の負極端子側に設けられた逆電圧印加回路７ｘ乃至７ｚの電源だけでなく、直流電圧源１の正極端子側に設けられた逆電圧印加回路７ｕ乃至７ｗの電源も共通化し得る電力変換装置を提供することができる。これにより、逆電圧印加回路駆動電源の部品点数を削減させることができ、更には部品点数の削減に伴い、小型で低損失な電力変換装置を提供することができるという副次的な効果を得ることもできる。
【００３７】
また、本実施形態によれば、低電圧直流電圧電源８ｐ，８ｎへの負担を軽減することができるため、低電圧直流電圧電源８ｐ，８ｎが電流容量の低い電源を適用することができ、更には、低電圧直流電圧電源８ｐ，８ｎの内部発熱を低減させることができる。このため、低電圧直流電圧電源８ｐ，８ｎを小型化することができ、ひいては、小型で低損失な電力変換装置を提供することができる。
【００３８】
なお、本実施形態では、補助ダイオード１６ｕ乃至１６ｚには、還流ダイオード５ｕ乃至５ｚより逆回復時間が短く高速なものが適用されるとしたが、これに限定されず、例えば、ワイドギャップ半導体から構成されるものが適用されるとしても良い。この場合、ワイドギャップ半導体は、シリコンカーバイド（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）またはダイアモンドによって構成されると良い。
【００３９】
このようにワイドギャップ半導体を利用して形成される補助ダイオードは、例えばシリコン半導体を利用して形成される補助ダイオードに比べて、絶縁破壊電界強度を１桁程度大きくすることができ、高耐圧な補助ダイオードとすることができる。これにより、シリコン半導体を利用して形成される補助ダイオードはバイポーラダイオードとしてしか利用できないのに対し、ワイドギャップ半導体を利用して形成される補助ダイオードはユニポーラダイオードとして利用することができる。
【００４０】
ユニポーラダイオードは少数キャリアの蓄積がなく、逆回復電荷が形成されない接合容量に電荷が蓄積するため、接合容量の充放電電流が流れるのみであり、補助ダイオードの損失をバイポーラダイオードに比べてより低減させることができる。また、逆回復電流が逆電圧印加回路や主回路スイッチング素子に流れ込むことがなくなり、逆回復電流による損失を低減させることができる。これにより、小型で低損失な電力変換装置を提供することができる。
【００４１】
また、本実施形態では、主回路スイッチング素子４ｕ乃至４ｚには、ＭＯＳＦＥＴが適用されるものとしたが、これに限定されず、例えば、ワイドギャップ半導体から構成されるものが適用されるとしても良い。この場合、ワイドギャップ半導体は、シリコンカーバイド（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）またはダイアモンドによって構成されると良い。
【００４２】
このようにワイドギャップ半導体を利用して形成される主回路スイッチング素子は、例えばシリコン半導体を利用して形成される主回路スイッチング素子に比べて、絶縁破壊電界強度を１桁程度大きくすることができ、絶縁破壊耐圧を保持するためのドリフト層をおよそ１／１０程度まで薄くすることができる。このため、主回路スイッチング素子の導通損失を低減させることができる。
【００４３】
また、ワイドギャップ半導体を利用して形成される主回路スイッチング素子は、例えばシリコン半導体を利用して形成される主回路スイッチング素子に比べて、飽和電子ドリフト速度をおよそ２倍程度大きくすることができ、およそ１０倍程度の高周波化を実現させることができる。このため、主回路スイッチング素子のターンオンならびにターンオフ損失を低減させることができ、ひいては、小型で低損失な電力変換装置を提供することができる。
【００４４】
なお、本実施形態に係る電力変換装置は、例えば図３に示すような構成としても良い。図３に示す電力変換装置は、図１に示す電力変換装置の各逆電圧印加回路７ｕ乃至７ｚにゲート駆動電源９ｕ乃至９ｚを加えたものである。この場合においても、前述した図１に示す電力変換装置と同様に動作し、同様な効果を得ることができる。
【００４５】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４６】
１…直流電圧源、１ａ…正側直流母線、１ｂ…負側直流母線、２…平滑コンデンサ、３…インバータ主回路、４ｕ，４ｖ，４ｗ，４ｘ，４ｙ，４ｚ…主回路スイッチング素子、５ｕ，５ｖ，５ｗ，５ｘ，５ｙ，５ｚ…還流ダイオード、６…負荷、７ｕ，７ｖ，７ｗ，７ｘ，７ｙ，７ｚ…逆電圧印加回路、８ｐ，８ｎ，８ｕ，８ｖ，８ｗ，８ｘ，８ｙ，８ｚ…低電圧直流電圧電源、９ｕ，９ｖ，９ｗ，９ｘ，９ｙ，９ｚ…ゲート駆動電源、１０ｕ，１０ｖ，１０ｗ，１０ｘ，１０ｙ，１０ｚ…電流抑制抵抗、１１ｕ，１１ｖ，１１ｗ…負荷素子、１２ｐ，１２ｎ，１２ｕ，１２ｖ，１２ｗ，１２ｘ，１２ｙ，１２ｚ…補助電源、１５ｕ，１５ｖ，１５ｗ，１５ｘ，１５ｙ，１５ｚ…高周波用コンデンサ、１６ｕ，１６ｖ，１６ｗ，１６ｘ，１６ｙ，１６ｚ…補助ダイオード、１７ｕ，１７ｖ，１７ｗ，１７ｘ，１７ｙ，１７ｚ…逆電圧印加スイッチング素子、１８ｕ，１８ｖ，１８ｗ，１８ｘ，１８ｙ，１８ｚ…ゲートドライブ回路。
【図１】
2014236552.tif 000003
【図２】
2014236552.tif 000004
【図３】
2014236552.tif 000005
【図４】
2014236552.tif 000006
【図５】
2014236552.tif 000007