(57)【要約】      （修正有）【課題】縦導体及び横導体を内蔵する積層基板において、位置ずれによる導体不連続等の不具合を回避しえ、しかも、空洞や隙間等を生じることなく、連続する導電体を形成し得る積層基板及び電子デバイスを提供する。【解決手段】基板１１〜１３のそれぞれは、厚み方向に向かう縦孔３１〜３３の内部に充填された縦導体２１〜２３を含んでいる。隣接する第１基板１１及び第２基１２板は、互いに対向する対向面の間に、縦導体２１、２２に接続する横導体４１を含んでいる。横導体４１は対向面の間に形成されたスペース５１の内部に充填されている。第１基板１１の第１縦孔３１、及び、第２基板１２の第２縦孔３２の少なくとも一方は、その一端が、スペース５１の内縁との間に間隔ΔＸ１、ΔＹ１１、ΔＹ１２を残して、スペース５１の面内に開口する。スペース５１は、対向面の間に設けられ、対向面に接合された介在層６１、６２によって画定されている。【選択図】図１
2014003272.tif 000002
【特許請求の範囲】
【請求項１】
互いに積層された複数の半導体基板を含む積層基板であって、
前記半導体基板のそれぞれは、その厚み方向に向かう縦孔内に、電気絶縁して充填された縦導体を含んでおり、
少なくとも一対の隣接する第１基板及び第２基板は、互いに対向する対向面の間に、前記縦導体に接続する横導体を含んでおり、
前記横導体は、前記対向面の間に形成されたスペース内に電気絶縁して充填されており、
前記第１基板の第１縦孔、及び、前記第２基板の第２縦孔の少なくとも一方は、その一端が、前記スペースの内縁との間に間隔を残して、スペースの面内に開口しており、
前記スペースは、前記対向面の間に設けられ、前記対向面に接合された介在層によって画定されている。
【請求項２】
請求項１に記載された積層基板であって、前記介在層は、ガラス層を含む。
【請求項３】
請求項１又は２に記載された積層基板であって、インターポーザである。
【請求項４】
積層基板を有する電子デバイスであって、前記積層基板は、請求項１乃至３の何れかに記載されたものを含む。
【請求項５】
請求項４に記載された電子デバイスであって、三次元システム・パッケージ（３D-SiP)である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層基板及び電子デバイスに関する。
【背景技術】
【０００２】
近年、基板に多数の貫通電極を設けておき、この基板を積層するTSV（Through-Silicon-Via)技術が提案されている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、信号処理が著しく高速化される。
【０００３】
TSV技術は、三次元電子デバイスを構成する半導体チップの内部配線として用いられ、また、複数の半導体チップを積層し相互接続する際に、半導体チップ間に配置されて配線変換（再配線）を行うインターポーザ（インターフェース）や、半導体チップをマザーボードに接続する際に、半導体チップとマザーボードとの間に配置されて配線変換を行うインターポーザとして用いられる。
【０００４】
ところで、半導体チップそれ自体の機能、及び、インターポーザの上記機能を発揮させるためには、貫通配線だけではなく、別々の場所に形成された貫通配線を電気的に接続できる横配線を有することが必要である。特許文献１は、そのような技術を開示している。この先行技術は、貫通配線を備えた配線基板を複数用い、配線基板を重ね合わせてなる複合基板であって、重ね合わせた面において、各々の配線基板に設けた微細孔の端部同士が連通するように、一方もしくは両方の配線基板をなす基材の重ね合わせ面に溝を配置し、この溝に導電性物質を充填する複合基板を開示している。この場合、溝の深さは２０μｍ程度で、微細孔の孔径は５０μｍ程度である旨記載されている。溝幅については言及がないが、微細孔の端部同士を連通させることからすると、微細孔の孔径５０μｍと同程度を予定していると思われる。
【０００５】
この特許文献１に記載されているように、溝及び微細孔は、極めて微小である。配線基板の重ね合わせに当たっては、このような微細な溝と、微細孔とを正確に位置合わせしなければならず、その位置合わせが難しい。位置ずれによっては、微細孔及び溝の内部に導電性物質が連続して充填されず、溝内の横配線と、微細孔内の貫通配線との連続性が損なわれてしまうことがある。
【０００６】
しかも、仮に正確に位置合わせができたとしても、貫通配線を形成する微細孔の孔径が微小で、溝の幅も微小であるため、導電性物質を、空洞や、隙間等を生じることなく、微細孔及び溝に連続して充填し、連続する導電体を形成することも、極めて困難である。また、微小パターンの溝を、所定のパターン、深さとなるように穿孔することも難しい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−８１０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、縦導体及び横導体を内蔵する積層基板において、基板重ね合わせ時の位置ずれによる問題を回避し得る積層基板及び電子デバイスを提供することである。
【０００９】
本発明のもう一つの課題は、縦導体及び横導体を内蔵する積層基板において、空洞や隙間等を生じることなく、連続する導電体を形成し得る積層基板及び電子デバイスを提供することである。
【００１０】
本発明の更にもう一つの課題は、横導体を充填するスペースを、所定の深さ及びパターンで容易に画定しえるのみならず、基板間絶縁、及び、基板間接合をも同時に達成し得る積層基板及び電子デバイスを提供することである。
【課題を解決するための手段】
【００１１】
上述した課題の少なくとも一つを解決するため、本発明に係る積層基板は、互いに積層された複数の半導体基板を含む。前記半導体基板のそれぞれは、その厚み方向に向かう縦孔内に、電気絶縁して充填された縦導体を含んでいる。少なくとも一対の隣接する第１基板及び第２基板は、互いに対向する対向面の間に、前記縦導体に接続する横導体を含んでおり、前記横導体は、前記対向面の間に形成されたスペース内に電気絶縁して充填されている。第１基板の第１縦孔、及び、第２基板の第２縦孔の少なくとも一方は、その一端が、スペースの内縁との間に間隔を残して、スペースの面内に開口しており、前記スペースは、前記対向面の間に設けられ、前記対向面に接合された介在層によって画定されている。
【００１２】
なお、本明細書において用いられる「第１」、「第２」及び「第３」という表現は、複数存在する同種のものを、単に区別するためのものであって、用いられている数字によって、数を限定するものではない。
【００１３】
上述したように、本発明に係る積層基板は、積層される複数の基板のそれぞれが、基板の厚み方向に向かう縦孔内に充填された縦導体を含んでおり、少なくとも一対の隣接する第１基板及び第２基板は、互いに対向する対向面の間に、縦導体に接続する横導体を含んでいるから、縦導体を、横導体によって電気的に接続した再配線構造を実現し、半導体チップの電極バンプ、または、マザーボードの電極バンプの位置に追従し得る自由度の高い積層基板を得ることができる。
【００１４】
横導体は、隣接する第１基板及び第２基板の対向面の間に形成されたスペース内に充填されており、第１基板の第１縦孔、及び、第２基板の第２縦孔の少なくとも一方は、その一端が、スペースの内縁との間に間隔を残して、スペースの面内に開口する。この構造によれば、第１基板、及び、第２基板の重ね合わせ時に、位置ずれを生じた場合でも、その位置ずれが、第１縦孔（及び/又は第２縦孔）と、スペースの内縁との間に生じる間隔内にあれば、第１縦孔に充填された第１縦導体（及び/又は第２縦孔に充填された第２縦導体）の一端を、スペース内に充填された横導体に確実に連続させることができる。よって、第１基板及び第２基板の積層位置ずれによる導体不連続等の不具合を回避し得る。
【００１５】
また、第１縦孔、及び、第２縦孔の少なくとも一方は、その一端が、スペースの面内に開口するから、第１縦孔（及び/又は第２縦孔）及びスペースを連続して巡る通路が形成される。このため、第１縦孔（及び/又は第２縦孔）及びスペースに、流動性導電材を充填して、連続する第１縦導体、横導体及び第２縦導体を形成することができる。
【００１６】
更に、スペースは、その内縁と、第１縦孔、及び、第２縦孔の一端との間に間隔を残すほどの面積を有しているから、第１縦孔、スペース及び第２縦孔に、流動性導電材料を流し込む場合、面積の拡大されたスペースによって、流動性導電材をスムーズに流動させ、空洞や隙間のない連続する高品質、高信頼度の導電路を形成することができる。
【００１７】
スペースは、好ましくは、第１縦孔、及び、第２縦孔の配置方向で見た全長にわたって、第１縦孔、及び、第２縦孔の横断面径よりも広い幅を有する。この構成によれば、第１縦孔、及び、第２縦孔の配置方向で見た全長にわたって、スペース内で、流動性導電材を円滑に流動させ、第１縦孔、スペース、及び、第２縦孔の間に、連続する導電路を、確実に形成することができる。
【００１８】
前記スペースは、前記重なり面の間に設けられた介在層によって画定する。この構造は、上述した構成と組み合わせてもよいし、組合せずに単独で適用してもよい。前記介在層は、それ自体が接合力を有する接合層であってもよいし、それ自体は接合力を持たず、他の接合材によって第１基板及び第２基板の重なり面に接合されるものであってもよい。介在層は、有機材料、無機材料又は両者を含有する複合材料の何れでもよい。更に、介在層は、電気絶縁材料であってもよいし、そうでなくともよい。
【００１９】
そのうち、介在層を、接着性、電気絶縁性を有する材料、例えばガラス質材料によって構成した場合には、本来のスペース形成層としての機能のみならず、基板間における電気絶縁層及び接合層として機能させることができる。即ち、横導体を充填するスペースを、所定の深さ及びパターンで容易に形成しえるのみならず、基板間絶縁、及び、基板間接合をも同時に達成し得る。
【００２０】
前記スペースは、前記第１基板及び第２基板の少なくとも一方の重なり面に設けられたもの、即ち、凹状又は溝状のものであってもよい。
【００２１】
前記第１基板の第１縦孔、及び、前記第２基板の第２縦孔は、同一のスペースに対して、一つずつ備えられていてもよい。
【００２２】
これとは異なって、第１縦孔、及び、第２縦孔の少なくとも一方は、複数であり、複数の縦孔のそれぞれは、一端が、同一の前記スペースの面内に共通に開口していてもよい。この場合には、複数の縦孔のそれぞれが、流動性導電材料の充填流路となるので、スペース及び他の縦孔に対し、流動性導電材料を円滑に充填し、空洞、隙間のない高品質の導電路を形成することができる。
【００２３】
本発明に係る積層基板は、代表的には、インターポーザとして用いられる。もっとも、半導体チップの内部配線への適用を排除するものではない。
【００２４】
上述した積層基板は、三次元電子デバイスの構成要素として用いられる。そのような三次元電子デバイスの具体例は、三次元システム・パッケージ（３D-SiP)である。
【発明の効果】
【００２５】
上述したように、本発明によれば次のような効果を得ることができる。
（ａ）縦導体及び横導体を内蔵する積層基板において、基板重ね合わせ時の位置ずれによる導体不連続等の不具合を回避し得る積層基板及び電子デバイスを提供することができる。
（ｂ）縦導体及び横導体を内蔵する積層基板において、空洞や隙間等を生じることなく、連続する導電体を形成し得る積層基板及び電子デバイスを提供することができる。
（ｃ）横導体を充填するスペースを、所定の深さ及びパターンで容易に形成しえるのみならず、基板間絶縁、及び、基板間接合をも同時に達成し得る積層基板及び電子デバイスを提供することができる。
【００２６】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る積層基板の一部を示す断面図である。
【図２】図１に示した積層基板について、基板相互間の縦孔の位置関係を示す平面展開図ある。
【図３】図１に示した本発明に係る積層基板の製造工程を示す図である。
【図４】図３に示した後の工程を示す図である。
【図５】本発明に係る積層基板の他の実施の形態について、その一部を示す断面図である。
【図６】図５に示した積層基板について、基板相互間の縦孔の位置関係を示す平面展開図ある。
【図７】本発明に係る積層基板の他の実施の形態について、その一部を示す断面図である。
【図８】図７に示した積層基板について、基板相互間の縦孔の位置関係を示す平面展開図ある。
【図９】本発明に係る積層基板の更に別の実施形態を示す平面図である。
【図１０】本発明に係る積層基板の更に別の実施形態を示す平面図である。
【図１１】本発明に係る積層基板の更に別の実施形態を示す平面図である。
【図１２】本発明に係る積層基板の更に別の実施の形態について、その一部を示す断面図である。
【図１３】本発明に係る積層基板の更に別の実施の形態について、その一部を示す断面図である。
【図１４】本発明に係る積層基板の更に別の実施の形態について、その一部を示す断面図である。
【図１５】本発明に係る積層基板の更に別の実施の形態について、その一部を示す断面図である。
【図１６】本発明に係る積層基板を用いた電子デバイスを示す図である。
【図１７】本発明に係る積層基板を用いた電子デバイスの他の例を示す図である。
【発明を実施するための最良の形態】
【００２８】
図１及び図２を参照すると、本発明に係る積層基板は、複数（３枚）の第１基板１１〜第３基板１３を、順次に積層して構成される。第１基板１１〜第３基板１３は、半導体材料、絶縁性無機材料、絶縁性有機材料、誘電体材料、磁性材料又はそれらの複合体の形態をとることができる。図１及び図２に示した実施の形態では、第１基板１１〜第３基板１３の全てが、Ｓｉ基板、ＳｉＣ基板又はＳＯＩ基板等の半導体基板によって構成されている。基板自体の厚みは、例えば、数十μｍである。
【００２９】
第１基板１１〜第３基板１３のそれぞれは、その厚み方向に向かう第１縦孔３１〜第３縦孔３３の内部に充填された第１縦導体２１〜第３縦導体２３を含んでいる。第１縦孔３１〜第３縦孔３３及び第１縦導体２１〜第３縦導体２３は、例えば、孔径が１０μｍ〜６０μｍである。
【００３０】
第１縦導体２１〜第３縦導体２３は、第１縦孔３１〜第３縦孔３３の内壁面に設けられた電気絶縁層７によって、Ｓｉ基板等の半導体基板でなる第１基板１１〜第３基板１３から電気絶縁されている。電気絶縁層７は、第１縦孔３１〜第３縦孔３３の内壁面を改質した酸化膜もしくは窒化膜であってもよいし、第１縦孔３１〜第３縦孔３３の内部に充填された無機もしくは有機又はそれらの複合材料でなる絶縁層であってもよい。
【００３１】
第１基板１１〜第３基板１３のうち、少なくとも一対の隣接する第１基板１１及び第２基板１２は、互いに対向する対向面の間に、第１縦導体２１及び第２縦導体２２に接続する第１横導体４１を含んでいる。第１横導体４１は、対向面の間に形成された第１スペース５１内に充填されている。第１スペース５１は、第１縦孔３１、及び、第２縦孔３２の配置方向Ｘで見た全長にわたって、第１縦孔３１、及び、第２縦孔３２の横断面径Ｄ１よりも広い第１幅Ｗ１を有する。幅方向は、配置方向Ｘと直交するＹ方向である。
【００３２】
図１及び図２に図示した実施例では、第２基板１２及び第３基板１３も、互いに対向する対向面の間に、第２縦導体２２及び第３縦導体２３に接続する第２横導体４２を含んでいる。第２横導体４２は、対向面の間に形成された第２スペース５２内に充填されている。第２スペース５２は、第２縦孔３２、及び、第３縦孔３３の配置方向Ｘで見た全長にわたって、第２縦孔３２、及び、第３縦孔３３の横断面径Ｄ２よりも広い第２幅Ｗ２を有する。
【００３３】
第１横導体４１及び第２横導体４２は、第１スペース５１及び第２スペース５２の内壁面、第１基板１１の対向面、第２基板１２の対向面及び第３基板１３の対向面に設けられた電気絶縁層７によって、Ｓｉ基板等の半導体基板でなる第１基板１１〜第３基板１３から電気絶縁されている。電気絶縁層７は、第１縦孔３１〜第３縦孔３３から連続して形成されている。電気絶縁層７の形成に関して適用される技術については、既に述べたとおりである。
【００３４】
図示の第１スペース５１は、第１基板１１及び第２基板１２の重なり面の間に設けられた第１介在層６１によって画定されている。第２スペース５２は、第２基板１２及び第３基板１３の重なり面の間に設けられた第２介在層６２によって画定されている。第１介在層６１及び第２介在層６２は、それ自体が接合力を有する接合層であってもよいし、それ自体は接合力を持たず、他の接合材によって第１基板１１、第２基板１２及び第３基板１３の重なり面に接合されるものであってもよい。第１介在層６１及び第２介在層６２は、有機材料、SiO2等を主成分とする無機材料又は両者を含有する複合材料の何れでもよい。更に、第１介在層６１及び第２介在層６２は、電気絶縁材料であってもよいし、そうでなくともよい。
【００３５】
第１介在層６１及び第２介在層６２の好ましい例は、ガラス質材料である。ガラス質材料でなる第１介在層６１及び第２介在層６２であれば、本来のスペース形成層としての機能のみならず、第１基板１１〜第３基板１３の相互間における電気絶縁層及び接合層として機能させることができる。
【００３６】
第１縦孔３１、及び、第２縦孔３２は、その一端が、互いに間隔を隔て、第１スペース５１の内縁との間に間隔ΔＸ１、ΔＹ１１、ΔＹ１２を残して、第１スペース５１の面内に開口する。図では、第１縦孔３１及び第２縦孔２２及び第３縦孔２３を、Ｘ方向に互いに異ならせた例を示してあるが、Ｙ方向に異ならせてもよい。
【００３７】
また、第２縦孔３２及び第３縦孔３３は、その一端が、互いに間隔を隔て、第２スペース５２の内縁との間に間隔ΔＸ２、ΔＹ２１、ΔＹ２２を残して、第２スペース５２の面内に開口する。なお、第１スペース５１及び第２スペース５２の内縁は、この実施の形態では、電気絶縁層７の表面をいう。
【００３８】
したがって、第１縦孔３１の内部に充填された第１縦導体２１、第１スペース５１に充填された第１横導体４１、第２縦孔３２の内部に充填された第２縦導体２２、第２スペース５２に充填された第２横導体４２及び第３縦孔３３の内部に充填された第３縦導体２３により、連続する導電路が形成されることになる。
【００３９】
上述したように、本発明に係る積層基板は、積層される複数の基板１１〜１３のそれぞれが、その厚み方向に向かう第１縦孔３１〜第３縦孔３３内に充填された第１縦導体２１〜第３縦導体２３を含んでおり、少なくとも一対の隣接する第１基板１１及び第２基板１２は、互いに対向する対向面の間に、第１縦導体２１及び第２縦導体２２に接続する第１横導体４１を含んでいるから、別々の場所に形成された第１縦導体２１及び第２縦導体２２を、第１横導体４１によって電気的に接続した再配線構造を実現し、半導体チップの電極バンプ、または、マザーボードの電極バンプの位置に追従し得る自由度の高い積層基板を得ることができる。
【００４０】
実施例において、互いに隣接する第３基板１３及び第２基板１２も、互いに対向する対向面の間に、第３縦導体２３及び第２縦導体２２に接続する第２横導体４２を含んでいるから、別々の場所に形成された第３縦導体２３及び第２縦導体２２を、第２横導体４２によって電気的に接続した再配線構造を実現し、半導体チップの電極バンプ、または、マザーボードの電極バンプの位置に追従し得る自由度の高い積層基板を得ることができる。
【００４１】
第１横導体４１は、隣接する第１基板１１及び第２基板１２の対向面の間に形成された第１スペース５１内に充填されており、第１基板１１の第１縦孔３１、及び、第２基板１２の第２縦孔３２は、その一端が、互いに間隔を隔て、第１スペース５１の内縁との間に間隔ΔＸ１、ΔＹ１１、ΔＹ１２を残して、第１スペース５１の面内に開口する。この構造によれば、第１基板１１、及び、第２基板１２の重ね合わせ時に、位置ずれを生じた場合でも、その位置ずれが、第１縦孔３１または第２縦孔３２と、第１スペース５１の内縁との間に生じる間隔ΔＸ１、ΔＹ１１、ΔＹ１２内にあれば、第１縦孔３１に充填された第１縦導体２１または第２縦孔３２に充填された第２縦導体２２の一端を、第１スペース５１内に充填された第１横導体４１に確実に連続させることができる。よって、第１基板１１及び第２基板１２の積層位置ずれによる導体不連続現象を回避し得る。
【００４２】
また、第１縦孔３１、及び、第２縦孔３２は、その一端が、第１スペース５１の面内に開口するから、第１縦孔３１、第２縦孔３２及び第１スペース５１を連続して巡る通路が形成される。このため、第１縦孔３１、第２縦孔３２及び第１スペース５１に、流動性導電材を充填して、連続する第１縦導体２１、第１横導体４１及び第２縦導体２２を形成することができる。
【００４３】
更に、第１スペース５１は、その内縁と、第１縦孔３１、及び、第２縦孔３２の一端との間に間隔を残すほどの面積を有しているから、第１縦孔３１、第１スペース５１及び第２縦孔３２に、流動性導電材料を流し込む場合、面積の拡大された第１スペース５１によって、流動性導電材をスムーズに流動させ、空洞や隙間のない連続する高品質、高信頼度の導電路を形成することができる。
【００４４】
実施例において、第１スペース５１は、第１縦孔３１、及び、第２縦孔３２の配置方向Ｘで見た全長にわたって、第１縦孔３１、及び、第２縦孔３２の横断面径Ｄ１よりも広い幅を有するから、第１縦孔３１、及び、第２縦孔３２の配置方向Ｘで見た全長にわたって、第１スペース５１内で、流動性導電材を円滑に流動させ、第１縦孔３１、第１スペース５１、及び、第２縦孔３２の間に、連続する導電路を、確実に形成することができる。
【００４５】
実施例において、第２横導体４２は、隣接する第３基板１３及び第２基板１２の対向面の間に形成された第２スペース５２内に充填されており、第３基板１３の第３縦孔３３、及び、第２基板１２の第２縦孔３２は、その一端が、互いに間隔を隔て、第２スペース５２の内縁との間に間隔ΔＸ２、ΔＹ２１、ΔＹ２２を残して、第２スペース５２の面内に開口する。この構造によれば、第３基板１３、及び、第２基板１２の重ね合わせ時に、位置ずれを生じた場合でも、その位置ずれが、第３縦孔３３または第２縦孔３２と、第２スペース５２の内縁との間に生じる間隔ΔＸ２、ΔＹ２１、ΔＹ２２内にあれば、第３縦孔３３に充填された第３縦導体２３または第２縦孔３２に充填された第２縦導体２２の一端を、第２スペース５２内に充填された第２横導体４２に確実に連続させることができる。よって、第３基板１３及び第２基板１２の積層位置ずれによる導体不連続現象を回避し得る。
【００４６】
また、第３縦孔３３、及び、第２縦孔３２は、その一端が、第２スペース５２の面内に開口するから、第３縦孔３３、第２縦孔３２及び第２スペース５２を連続して巡る通路が形成される。このため、第３縦孔３３、第２縦孔３２及び第２スペース５２に、流動性導電材を充填して、連続する第３縦導体２３、第２横導体４２及び第２縦導体２２を形成することができる。
【００４７】
更に、第２スペース５２は、その内縁と、第３縦孔３３、及び、第２縦孔３２の一端との間に、間隔ΔＸ２、ΔＹ２１、ΔＹ２２を残すほどの面積を有しているから、第３縦孔３３、第２スペース５２及び第２縦孔３２に、流動性導電材料を流し込む場合、面積の拡大された第２スペース５２によって、流動性導電材をスムーズに流動させ、空洞や隙間のない連続する高品質、高信頼度の導電路を形成することができる。
【００４８】
実施例において、第２スペース５２は、第３縦孔３３、及び、第２縦孔３２の配置方向Ｘで見た全長にわたって、第３縦孔３３、及び、第２縦孔３２の横断面径Ｄ１よりも広い幅Ｗ２を有するから、第３縦孔３３、及び、第２縦孔３２の配置方向Ｘで見た全長にわたって、第２スペース５２内で、流動性導電材を円滑に流動させ、第３縦孔３３、第２スペース５２、及び、第２縦孔３２の間に、連続する導電路を、確実に形成することができる。
【００４９】
第１スペース５１及び第２スペース５２は、第１基板１１〜第３基板１２の少なくとも一方の重なり面に設けられたもの、即ち、凹状又は溝状のものであってもよい。また、第１縦孔３１〜第３縦孔３３は、同一のスペースに対して、一つずつ備えられていてもよい。
【００５０】
これとは異なって、第１縦孔３１〜第３縦孔３３の少なくとも一方は、複数であり、複数の縦孔のそれぞれは、一端が、同一の第１スペース５１又は第２スペース５２の面内に共通に開口していてもよい。この場合には、複数の縦孔のそれぞれが、流動性導電材料の充填流路となるので、第１スペース５１及び第２スペース５２及び他の縦孔に対し、流動性導電材料を円滑に充填し、空洞、隙間のない高品質の導電路を形成することができる。
【００５１】
導電路の形成に当たっては、図３及び図４に図示する充填法を適用することができる。まず、図３に図示するように、第１基板１１、第２基板１２及び第３基板１３を、第１介在層６１及び第２介在層６２を介して積層すると共に、接合して積層基板を構成し、積層基板を、支持体１０の上に配置する。積層基板の内部には、第１介在層６１によってパターンの画定された第１スペース５１、第１スペース５１の両側に連通する第１縦孔３１及び第２縦孔３２、第２介在層６２によってパターンの画定された第２スペース５２、及び、第２縦孔３２とともに第２スペース５２に開口する第３縦孔３３による連続する微細空間が形成されている。その作用効果については、図２等を参照して既に述べたとおりである。
【００５２】
第１介在層６１及び第２介在層６２による第１スペース５１及び第２スペース５２のパターン化は、第１基板１１〜第３基板１３の一面に、第１介在層６１及び第２介在層６２を構成する層を形成した後、フォトグラフィ工程やエッチング工程等を実行することによって得ることができる。
【００５３】
次に、図４に示すように、第１縦孔３１〜第３縦孔３３、第１スペース４１及び第２スペース４２で構成される微細空間に流動性導電材料を充填する。流動性導電材料を、微細空間内に充填する場合、真空チャンバ内の減圧雰囲気で処理することが好ましい。減圧処理の後、真空チャンバの内圧を増圧する差圧充填方式を採用してもよい。この差圧充填によれば、流動性導電材料を、微細空間の内部に確実に充填することができる。
【００５４】
流動性導電材料としては、溶融金属を用いることができるほか、金属微粉末を液状分散媒に分散させた分散系を用いることもできる。金属微粉末としては、低融点金属成分と高融点金属成分とを含むものを用いることができる。低融点金属微粉末５２の代表例は、Sn合金微粉末である。Ｓｎ合金微粉末は、ｎｍサイズ（１μｍ以下とする）に属するナノ微粒子又はナノコンポジット構造を有する微粒子で構成されていることが好ましい。Ｓｎ合金微粉末をベースとし、他の金属微粉末、例えばＢｉ、Ｇａ又はＩｎの微粉末の少なくとも一種を含んでいてもよい。高融点金属微粉末は、具体的には、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｔｉ、Ｚｎ、Ａｌ、Ｆｅ、Ｓｉ又はＮｉの群から選択された少なくても１種を含む材料によって構成することができる。これらの高融点金属微粉末は、ｎｍサイズ（１μｍ以下）に属するナノ微粒子又はナノコンポジット構造を有する微粒子で構成されていることが好ましい。低融点金属微粉末及び高融点金属微粉末は、粒径が不揃いであっても、統一されていてもよい。また、球状、鱗片状、扁平状等、任意の形状をとることができる。
【００５５】
分散系を用いる場合の液状分散媒としては、水性分散媒又は揮発性有機分散媒を用いることができる。特に、常温で揮発するような揮発性有機分散媒が好ましい。そのような液状分散媒としては、種々のものが知られているので、それらを選択使用すればよい。
【００５６】
次に、微細空間内に充填された流動性導電材料を、押圧手段Ｐを用いて加圧Ｆ１しながら、硬化させる。加圧Ｆ１しながら硬化させるので、微細空間と流動性導電材料との間に生じることのある隙間、空隙の発生を、加圧Ｆ１によって回避し、隙間や空隙のない高品質の導電路を形成することができる。
【００５７】
流動性導電材料として、溶融金属を用いた場合には、溶融金属を加圧Ｆ１しながら冷却し、硬化させる。これにより、金属の粒成長、結晶成長が抑制される。この結果、柱状結晶の成長が抑制され、等軸晶化され、応力が低下し、微細空間内の導電路にマイクロクラックが発生する等の不具合を回避することができる。
【００５８】
また、分散系を用いた場合は、微細空間内に充填した後、加熱して低融点金属成分を熱溶解させ、その後、加圧Ｆ１しながら冷却して硬化させる。この方法によれば、低温状態にある分散系流動性導電材料を、その流動性を利用して、ガス圧、プレス圧、射出圧、又は転圧から選択された少なくとも１種の加圧力を与える手段によって、微細空間の内部に容易に充填することができる。
【００５９】
また、半導体回路等を形成した積層基板である場合、半導体回路に対する熱的な悪影響を最小限に抑えることができる。更に、溶融のための熱エネルギーを必要としないから、消費エネルギーを低減し得る。
【００６０】
次に、本発明に係る積層基板の他の実施形態を、図５〜図１５を参照して説明する。図５〜図１５において、図１〜図４に現れた構成部分に対応する部分については、同一又は類似の参照符号を付し、重複説明を省略することがある。まず、図５及び図６では、第１スペース５１を、第１基板１１の第２基板１２と重なり合う重なり面に、プール状の凹部として形成し、第２スペース５２を、第２基板１２の第３基板１３と重なり合う重なり面に、プール状の凹部として形成してある。第１基板１１、第２基板１２及び第３基板１３は、半導体基板である。この場合も、先に述べた作用効果を奏する。介在層６１，６２は、第１基板１１及び第２基板１２と一体化されている。
【００６１】
第１縦孔３１、及び、第２縦孔３２の少なくとも一方、例えば、第１縦孔３１は、図７及び図８に例示するように、複数（２本以上）であってもよい。この場合、複数本の第１縦孔３１１、３１２のそれぞれは、一端が、同一の第１スペース５１の面内に共通に開口させることができる。
【００６２】
図７及び図８の実施の形態では、第２基板１２に設けられた第２縦孔３２１、３２２も複数（２本）であり、第２縦孔３２１、３２２のそれぞれは、一端が、同一の第２スペース５２の面内に共通に開口させてある。更に、第３基板１３に設けられた第３縦孔３３１、３３２、３３３も複数（３本）であり、第３縦孔３３１、３３２、３３３のそれぞれは、一端が、同一の第２スペース５２の面内に共通に開口させてある。第１基板１１〜第３基板１３は、その全てが、Ｓｉ基板、ＳｉＣ基板又はＳＯＩ基板等の半導体基板によって構成されている。
【００６３】
当然のことであるが、複数備えられる第１縦孔３１１、３１２の内部には、第１縦導体２１１、２１２が充填され、第２縦孔３２１、３２２の内部には第２縦導体２２１、２２２が充填され、第３縦孔３３１、３３２、３３３の内部には第３縦導体２３１、２３２、２３３が充填される。第１縦導体２１１、２１２、第２縦孔３２１、３２２、第１横導体４１及び第２横導体４２は、電気絶縁層７によって、第１基板１１〜第３基板１３から電気絶縁されている。
【００６４】
図７及び図８に示す実施の形態の場合には、複数の縦孔（３１１、３１２）、（３２１、３２２）、（３３１、３３２、３３３）のそれぞれが、第１スペース５１及び第２スペース５２に対する流動性導電材料の共通充填流路となるので、流動性導電材料を円滑に充填し、空洞、隙間のない高品質の導電路を形成することができる。
【００６５】
さらに、図９に図示するように、一列の第１縦孔３１１〜３１６を設けてもよいし、図１０に示すように、２列の第１縦孔（３１１〜３１３）、（３１４〜３１６）を設けてもよいし、図１１に図示するように、３列の第１縦孔（３１１〜３１３）、（３１４〜３１７）、（３１８〜３２０）を設けてもよいし、更には、より多数に設けてもよい。第２縦孔３２及び第３縦孔３３も同様である。
【００６６】
次に、図１２の実施の形態では、第２基板１２と、第３基板１３の重ね合わせ面に設けた第２スペース５２に、第３基板１３に設けられた第３縦孔３３２を開口させてある。第３縦孔３３２内に充填された第３縦導体２３２を、第２スペース５２に充填された第２横導体４２に連続させてある。第２横導体４２は、第２基板１２及び第３基板１３の重なり部分から、基板側面の外部に導出してもよいし、基板の内部に留めておいてもよい。第３縦導体２３２及び第２横導体４２は、電気絶縁層７２によって、第２基板１２及び第３基板１３から電気絶縁されている。
【００６７】
もう一つの第３縦孔３３１は、第３基板１３、第２基板１２及び第１基板１１を貫通して設けられ、この第３縦孔３３１の内部に、もう一つの第３縦導体２３１が、電気絶縁層７１によって電気絶縁された状態で充填されている。
【００６８】
更に、図１３の実施の形態は、第１基板１１及び第２基板１２を無機絶縁基板又は有機絶縁基板によって構成し、第３基板１３をＳｉ基板等の半導体基板によって構成した例を示している。したがって、第３縦導体２３１、２３２及び第２横導体４２は、第３基板１３と隣接する領域部分に限って、電気絶縁層７によって電気絶縁される。
【００６９】
本発明に係る積層基板は、代表的には、インターポーザとして用いられる。これまで例示した何れの積層基板も、インターポーザとして用いることができる。図１４は、インターポーザとして用い得る積層基板の具体的な一例を示している。
【００７０】
図１４において、隣接する第１基板１１及び第２基板１２は、互いに対向する対向面の間に、第１縦導体２１１、２１２及び第２縦導体２２１、２２２に接続する２つの第１横導体４１１、４１２を含んでいる。２つの第１横導体４１１、４１２は、第１基板１１及び第２基板１２の対向面の間に、第１介在層６１によって分離して形成された２つの第１スペース５１１、５１２内にそれぞれ充填されている。第１基板１１には、２つの第１縦孔３１１、３１２及び第１縦導体２１１、２１２が備えられており、第２基板１２にも２つの第２縦孔３２１、３２２及び第２縦導体２２１、２２２が備えられている。
【００７１】
第１スペース５１１には、第１縦孔３１１及び第２縦孔３２１が開口し、第１スペース５１２には第１縦孔３１２及び第２縦孔３２２が開口している。したがって、第１スペース５１１に充填された第１横導体４１１に対しては、第１縦孔３１１に充填された第１縦導体２１１及び第２縦孔３２１に充填された第２縦導体２２１が連続し、第１スペース５１２に充填された第１横導体４１２に対しては、第１縦孔３１２に充填された第１縦導体２１２、及び、第２縦孔３２２に充填された第２縦導体２２２が連続することになる。
【００７２】
第１基板１１〜第２基板１２は、Ｓｉ基板等の半導体基板によって構成されており、第１縦導体２１１、２１２、第２縦導体２２１、２２２及び第１横導体４１１、４１２は、電気絶縁層７１、７２によって、第１基板１１〜第２基板１２から、電気絶縁されている。
【００７３】
第１縦導体２１１の他端は、第１基板１１を貫通して、外部に導かれ、第１基板１１に設けられた電極８１１に接続される。電極８１１には、バンプ８１２が接合されている。この実施の形態の場合、第２縦導体２２１、第１横導体４１１及び第１縦導体２１１の電気回路と、第２縦導体２２２、第１横導体４１２及び第１縦導体２１２の電気回路とを、電極８１１及びバンプ８１２で共通化する配線変換が行われる。電極８１１の周りの第１基板１１の表面は、絶縁膜８２によって覆われている。
【００７４】
図１５は、第２基板１２の内部に半導体回路９を設けた例を示している。第１基板１１において、２つの第１縦孔３１１、３１２及び第１縦導体２１１、２１２が設けられており、第２基板１２において、２つの縦孔３２１、３２２及び第２縦導体２２１、２２２が設けられ、第３基板１３において、２つの第３縦孔３３１、３３２及び第３縦導体２３１、２３２が設けられている。第１基板１１と第２基板１２の重なり合う面には、２つの第１スペース５１１、５１２が設けられており、第２基板１２と第３基板１３との間には、一つの第２スペース５２が設けられている。
【００７５】
そして、第１縦導体２１１、第１横導体４１１、第２縦導体２２１、第２横導体４２１及び第３縦導体２３１により、第１導電路が構成され、第１縦導体２１２、第１横導体４１２、第２縦導体２２２及び第３縦導体２３２により、第２導電路が形成されている。半導体回路９は、第１導電路又は第２導電路の何れかに電気的に接続される。第１基板１１〜第３基板１３は、Ｓｉ基板等の半導体基板でなり、第１導電路及び第２導電路の必要な箇所に電気絶縁層７１、７２が施されている。
【００７６】
図１５の実施の形態においては、第１縦導体２１１と第１縦導体２１２との間の間隔は、第３縦導体２３１と第３縦導体２３２との間の間隔よりも狭くなっており、これにより、配線変換が行われる。
【００７７】
上述した積層基板は、三次元電子デバイスの構成要素として用いられる。そのような三次元電子デバイスの具体例は、三次元システム・パッケージ（３Ｄ-ＳｉＰ)である。図１６及び図１７は、その適用例を示している。
【００７８】
まず、図１６は、本発明に係る積層基板でなるインターポーザ９１０を用いて、複数の半導体チップ９２１〜９２４を積層した積層体９２０を、マザーボード９００上に実装した三次元電子デバイスを示している。インターポーザ９１０は、通常、ボール・グリッド９５０等によって、マザーボード９００上に実装される。半導体チップ９２１〜９２４は本発明において開示した縦配線構造（ＴＳＶ構造）を採ることができる。
【００７９】
図１７は、機能の異なる２種の半導体チップの積層体９３０、９４０を、本発明に係る積層基板でなるインターポーザ９１２を介して、配線変換を行いながら接続するとともに、上述のようにして得られた積層体を、本発明に係る積層基板でなるインターポーザ９１１を用いて、マザーボード９００の上に実装した三次元電子デバイスを示している。半導体チップ９３１、９３２、９４１、９４２は、本発明において開示した縦配線構造（ＴＳＶ構造）を採ることができる。
【００８０】
半導体チップの積層体９３０、９４０は、代表的には、メモリ・チップとロジックチップの組合せである。そのほかの三次元システム・パッケージ（３D-SiP)にも、本発明は適用可能である。具体的には、システムLSI、メモリLSI、イメージセンサ又はMEMS等である。アナログやデジタルの回路、DRAMのようなメモリ回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。更に、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ  ＦＥＴ、ＣＭＯＳ  ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００８１】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【符号の説明】
【００８２】
１１              第１基板
１２              第２基板
１３              第３基板
２１              第１縦導体
２２              第２縦導体
２３              第３縦導体
３１              第１縦孔
３２              第２縦孔
３３              第３縦孔
４１              第１横導体
４２              第２横導体
５１              第１スペース
５２              第２スペース
【図１】
2014003272.tif 000003
【図２】
2014003272.tif 000004
【図３】
2014003272.tif 000005
【図４】
2014003272.tif 000006
【図５】
2014003272.tif 000007
【図６】
2014003272.tif 000008
【図７】
2014003272.tif 000009
【図８】
2014003272.tif 000010
【図９】
2014003272.tif 000011
【図１０】
2014003272.tif 000012
【図１１】
2014003272.tif 000013
【図１２】
2014003272.tif 000014
【図１３】
2014003272.tif 000015
【図１４】
2014003272.tif 000016
【図１５】
2014003272.tif 000017
【図１６】
2014003272.tif 000018
【図１７】
2014003272.tif 000019
【手続補正書】
【提出日】平成25年6月3日(2013.6.3)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに積層された複数の半導体基板を含む積層基板であって、
前記半導体基板のそれぞれは、その厚み方向に向かう縦孔内に、電気絶縁して充填された縦導体を含んでおり、
少なくとも一対の隣接する第１基板及び第２基板は、互いに対向する対向面の間に、前記縦導体に接続する横導体を含んでおり、
前記横導体は、前記対向面の間に形成されたスペース内に電気絶縁して充填されており、
前記第１基板の第１縦孔、及び、前記第２基板の第２縦孔の少なくとも一方は、その一端が、前記スペースの内縁との間に間隔を残して、スペースの面内に開口しており、
前記スペースは、前記対向面の間に設けられ、前記対向面に接合された介在層によって画定されており、
前記介在層は、電気絶縁材料でなり、前記第１基板及び前記第２基板の前記対向面に接合される接合層である、
積層基板。