(57)【要約】【課題】静電気によって周辺回路の素子や配線などが破壊され難い電気光学装置及び電子機器を提供すること。【解決手段】本発明に係る電気光学装置は、基板としての基材１０ｓと、基材１０ｓ上において層間絶縁膜を介して積層された複数の配線層を用いて形成された、画素回路と、画素回路を駆動制御する周辺回路と、を備え、少なくとも周辺回路が形成された領域における複数の配線層には、周辺回路に含まれる素子としてのトランジスター１２１，１２２に電気的に繋がる第１配線としての配線１２４，１２５，１２６と、配線１２４，１２５，１２６に対して第１層間絶縁膜１１ａ及び第２層間絶縁膜１１ｃを介して対向する第２配線としての配線３ｃとが形成されている。【選択図】図６
2014174189.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された画素回路と、
前記基板上に配置され、前記画素回路を駆動制御する周辺回路と、を備え、
前記周辺回路が形成された領域において、前記周辺回路に含まれる素子に電気的に繋がる第１配線と、前記第１配線に第１層間絶縁膜を介して対向する第２配線とが配置されることを特徴とする電気光学装置。
【請求項２】
前記第２配線は、前記基板上に設けられた複数の配線層のうち最も前記基板に近い配線層に形成され、遮光性を有していることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１配線は、前記周辺回路に含まれる前記素子としてのトランジスターに電気的に接続されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記第１配線に第２層間絶縁膜を介して対向する第３配線をさらに有し、前記第１配線と前記第３配線とが電気的に接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び該電気光学装置を備えた電子機器に関する。詳しくは、電気光学装置の配線構造に関する。
【背景技術】
【０００２】
電気光学装置として、投射型表示装置（プロジェクター）の光変調手段（ライトバルブ）に用いられるアクティブ駆動型の液晶装置が知られている（特許文献１）。このアクティブ駆動型の液晶装置は、複数の画素が配置された画素領域と、画素ごとに設けられた画素電極をスイッチング制御するスイッチング素子としての画素選択用トランジスターとを有する液晶パネル用基板を含んで構成されている。
上記液晶パネル用基板には、画素選択用トランジスターを駆動制御する回路が画素領域を囲む周辺領域に形成されており周辺回路と呼ばれている。周辺回路は、ゲート線駆動回路、データ線駆動回路、画像信号サンプリング回路、プリチャージ及びテスト回路を含んで構成されている。液晶パネル用基板は、これらの回路が形成された、層間絶縁膜とメタル層とが交互に積層された積層膜構造を有している。液晶パネル用基板は該積層膜構造に起因して層間絶縁膜の表面に凹凸が生ずる。
【０００３】
上記液晶装置は、液晶パネル用基板とガラス基板との間に液晶層を挟持しており、所望の電気光学特性を得るために、液晶層の厚みを一定とする必要がある。そこで、液晶パネル用基板の上記凹凸を緩和して平坦化する研磨処理（ＣＭＰ処理）が行われている。ところが、液晶パネル用基板において、画素領域と、周辺回路を含む非画素領域とでは凹凸の発生状況が異なっており、研磨処理を施しても、凹凸を均一に緩和することが難しかった。それゆえに、特許文献１の液晶パネル用基板では、非画素領域において形成された端子パッドの近傍に、研磨処理が施される層間絶縁膜よりも下層に導電層からなる単層または複層のダミーパターンを設けた。これにより、研磨処理における研磨レートを均一化して、層間絶縁膜の表面を平坦化できるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−７２８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１の液晶パネル用基板では、非画素領域の周辺回路における配線やダミーパターンは、基板上における複数の配線層に形成されている。非画素領域の複数の配線層における層間絶縁膜を挟んだ配線やダミーパターンの配置は、場所によって異なっている。つまり、層間絶縁膜を挟んだ配線やダミーパターンによって構成される寄生容量は、場所によって電気容量が異なる。したがって、液晶パネル用基板の例えばドライエッチングなどの製造工程において発生した電荷が上記寄生容量に蓄積されると、場所によって電気容量が異なる上記寄生容量間に電荷の偏りが生ずる。上記寄生容量間に電荷の偏りがあると電荷の移動が生じて、電荷が集中した上記寄生容量を構成する配線やダミーパターン、あるいは該配線に接続されたトランジスターの静電破壊が生じ易いという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板上に配置された画素回路と、前記基板上に配置され、前記画素回路を駆動制御する周辺回路と、を備え、前記周辺回路が形成された領域において、前記周辺回路に含まれる素子に電気的に繋がる第１配線と、前記第１配線に第１層間絶縁膜を介して対向する第２配線とが配置されることを特徴とする。
【０００８】
本適用例によれば、第１層間絶縁膜を挟んだ第１配線と第２配線との間に寄生容量が形成される。周辺回路の素子に電気的に繋がる第１配線の形成過程で、第１配線が帯電したとしても、上記寄生容量に蓄電されるので、第１配線において部分的に電荷が集中することを低減することができる。つまり、製造過程における静電気の影響を受け難く、周辺回路の素子や素子に繋がる第１配線が静電気によって破壊され難い電気光学装置を提供することができる。
【０００９】
［適用例２］上記適用例に係わる電気光学装置において、前記第２配線は、前記基板上に設けられた複数の配線層のうち最も前記基板に近い配線層に形成され、遮光性を有していることが好ましい。
この構成によれば、基板側から周辺回路の素子に入射する光を第２配線によって遮光することができ、静電気による素子の破壊を低減することに加えて、入射光による素子の誤動作の発生を低減できる。
【００１０】
［適用例３］上記適用例に係わる電気光学装置において、前記第１配線は、前記周辺回路に含まれる前記素子としてのトランジスターに電気的に接続されていることを特徴とする。
この構成によれば、周辺回路のトランジスターやトランジスターに繋がる第１配線が静電気によって破壊され難い電気光学装置を提供することができる。
【００１１】
［適用例４］上記適用例に係わる電気光学装置は、前記第１配線に第２層間絶縁膜を介して対向する第３配線をさらに有し、前記第１配線と前記第３配線とが電気的に接続されているとしてもよい。
この構成によれば、第１配線の電気的な容量を増やすことができるので、より静電気によって破壊され難い電気光学装置を提供することができる。
【００１２】
［適用例５］本適用例に係わる電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、電気光学装置は周辺回路の素子や配線が静電破壊され難いので、所望の電気光学特性を有すると共に、優れたコストパフォーマンスを有する電子機器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における画素回路の配線構造の一例を示す概略断面図。
【図４】データ線駆動回路における論理回路図。
【図５】データ線駆動回路の一例を示す回路図。
【図６】データ線駆動回路における要部配線構造を示す概略断面図。
【図７】比較例のデータ線駆動回路における要部配線構造を示す概略断面図。
【図８】（ａ）〜（ｅ）は比較例のデータ線駆動回路における要部配線構造の製造方法を示す概略断面図。
【図９】第２実施形態の周辺回路における配線構造を示す模式断面図。
【図１０】投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００１４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００１６】
（第１実施形態）
本実施形態では、薄膜トランジスター（Thin  Film  Transistor；ＴＦＴ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００１７】
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１及び図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）に示す液晶装置のＨ−Ｈ’線に沿う概略断面図である。図２は液晶装置の電気的な構成を示す等価回路図である。
【００１８】
図１（ａ）及び（ｂ）に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、それぞれ透明な例えば石英基板やガラス基板が用いられている。
【００１９】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外縁に沿って配置されたシール材４０を介して間隔を置いて貼り合わされ、その間隔に正または負の誘電異方性を有する液晶が封入されて液晶層５０が構成されている。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の上記間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２０】
シール材４０の内側には、マトリックス状に配列した複数の画素Ｐを含む画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間に画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００２１】
素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。該端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と画素領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３及び第４の辺部に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間に、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。
【００２２】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配列した複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と画素領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。
【００２３】
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５及びスイッチング素子である薄膜トランジスター（以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。素子基板１０は、本発明における基板としての基材１０ｓと、基材１０ｓ上に形成された画素電極１５、ＴＦＴ３０、信号配線、配向膜１８を含むものである。
【００２４】
素子基板１０に対向配置される対向基板２０は、基材２０ｓと、基材２０ｓ上に形成された見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とを含むものである。
【００２５】
見切り部２１は、図１（ａ）に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光を遮蔽して、これらの回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。
【００２６】
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００２７】
共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
【００２８】
画素電極１５を覆う配向膜１８及び共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００２９】
このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００３０】
次に図２を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも画素領域Ｅにおいて互いに絶縁されて直交する信号配線としての複数の走査線３ａ及び複数のデータ線６ａと、データ線６ａに沿って平行に配置された容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００３１】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、蓄積容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３２】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
【００３３】
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを画素Ｐに供給する。
【００３４】
データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３５】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
【００３６】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に蓄積容量１６が接続されている。蓄積容量１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に設けられている。
【００３７】
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。
【００３８】
本実施形態における画素回路を駆動制御する周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３を含んでいる。また、周辺回路は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を上記画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００３９】
素子基板１０は、基材１０ｓ上において層間絶縁膜を介して積層された複数の配線層を有している。上記画素回路や上記周辺回路は、複数の配線層を用いて形成されている。次に、素子基板１０の上記画素回路や上記周辺回路における配線構造について説明する。
【００４０】
図３は液晶装置における画素回路の配線構造の一例を示す概略断面図である。
図３に示すように、素子基板１０の基材１０ｓ上には、まず下地絶縁膜１０ａが形成される。そして、下地絶縁膜１０ａ上に走査線３ａが形成される。走査線３ａは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属単体、またはこれらの金属単体のうちの少なくとも１つを含む合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００４１】
走査線３ａを覆うように例えば酸化シリコンなどからなる第１層間絶縁膜１１ａが形成され、第１層間絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えばポリシリコンからなり、不純物イオンが注入されて、ソース領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
【００４２】
半導体層３０ａを覆うようにゲート絶縁膜１１ｂが形成される。さらにゲート絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。
【００４３】
ゲート電極３０ｇとゲート絶縁膜１１ｂとを覆う第２層間絶縁膜１１ｃが形成され、半導体層３０ａのソース領域３０ｓ及びドレイン領域３０ｄと重なる位置にゲート絶縁膜１１ｂ、第２層間絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第２層間絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してソース領域３０ｓに繋がるソース電極３１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介してドレイン領域３０ｄに繋がるドレイン電極３２（中継電極６ｂ）が形成される。
【００４４】
次に、データ線６ａ及び中継電極６ｂと第２層間絶縁膜１１ｃを覆って第３層間絶縁膜１２が形成される。第３層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理（Chamical  Mechanical  Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。
【００４５】
第３層間絶縁膜１２を覆うように導電膜が形成され、これを後にコンタクトホールＣＮＴ３が形成される部分を除去してパターニングすることにより、蓄積容量１６の一方の電極である第１容量電極１６ａが形成される。
【００４６】
第１容量電極１６ａを覆って誘電体層１３ｂが成膜される。誘電体層１３ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。
【００４７】
平面的に中継電極６ｂと重なる位置に第３層間絶縁膜１２と誘電体層１３ｂとを貫通するコンタクトホールＣＮＴ３が形成される。このコンタクトホールＣＮＴ３を埋めるとともに誘電体層１３ｂを覆う導電膜が形成され、これをパターニングすることにより、第１容量電極１６ａに対向配置され、コンタクトホールＣＮＴ３を介して中継電極６ｂに繋がる第２容量電極１６ｂ（蓄積容量１６の他方の電極）が形成される。つまり、蓄積容量１６は、第１容量電極１６ａと、第２容量電極１６ｂと、これらの容量電極の間に形成された誘電体層１３ｂを含んで構成されている。
【００４８】
次に、第２容量電極１６ｂと誘電体層１３ｂとを覆う第４層間絶縁膜１４が形成される。第４層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、第３層間絶縁膜１２と同様に平坦化処理を施してもよい。
【００４９】
第４層間絶縁膜１４を貫通するコンタクトホールＣＮＴ４が第２容量電極１６ｂと重なる位置に形成され、このコンタクトホールＣＮＴ４を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールＣＮＴ４を介して第２容量電極１６ｂと繋がる画素電極１５が形成される。
【００５０】
第２容量電極１６ｂは、コンタクトホールＣＮＴ３及び中継電極６ｂを介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、コンタクトホールＣＮＴ４を介して画素電極１５と電気的に接続している。第１容量電極１６ａは、データ線６ａの延在方向（Ｙ方向）において複数の画素Ｐに跨るように形成され、等価回路（図２参照）における容量線３ｂとしても機能している。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を第１容量電極１６ａと第２容量電極１６ｂとの間において保持することができる。
【００５１】
このように、素子基板１０は、基材１０ｓ上において、走査線３ａが形成された配線層、素子としてのＴＦＴ３０が形成された配線層、データ線６ａや中継電極６ｂが形成された配線層、素子としての蓄積容量１６が形成された配線層、画素電極１５が形成された配線層を有している。
【００５２】
次に、周辺回路の配線構造について、図４〜図６を参照して説明する。図４はデータ線駆動回路における論理回路図、図５はデータ線駆動回路の一例を示す回路図、図６はデータ線駆動回路における要部配線構造を示す概略断面図である。以下、周辺回路の配線構造について、データ線駆動回路１０１を例に挙げて説明する。
【００５３】
周辺回路の１つであるデータ線駆動回路１０１は、例えば、図４に示すように、データ線６ａのそれぞれに設けられたバッファ１０１ｂと、シフトレジスタ１０１ｓとを含んで構成されている。各データ線６ａとシフトレジスタ１０１ｓとはバッファ１０１ｂを経由して電気的に接続されている。シフトレジスタ１０１ｓは、前述した画像信号Ｄ１〜Ｄｎをクロック信号ＣＬＸ及び転送開始パルスＤＸに基づいて対応するデータ線６ａに送出するための回路である。また、シフトレジスタ１０１ｓは、転送方向制御信号ＤＩＲＸに基づいて、Ｘ方向に配列する複数のデータ線６ａに対して、画像信号Ｄ１〜Ｄｎの書き込み方向を変えることができる構成となっている。
2014174189.tif 000003
【００５４】
具体的には、図５に示すように、シフトレジスタ１０１ｓは、各データ線６ａへの画像信号Ｄ１〜Ｄｎの書き込み方向に対応してカスケード接続された複数のインバーター回路を有している。バッファ１０１ｂは、データ線６ａに供給される画像信号Ｄ１〜Ｄｎにおける電流や電圧の変動を防ぐために、データ線６ａに対して直列及び並列に接続されたトランジスターを有している。上記インバーター回路もまた画像信号Ｄ１〜Ｄｎの伝達方向にトランジスターが直列及び並列に接続された構成となっている。バッファ１０１ｂと、シフトレジスタ１０１ｓとには、それぞれ、基準電位ＶＳＳと駆動電位ＶＤＤが供給される配線が接続されている。これらのバッファ１０１ｂ、シフトレジスタ１０１ｓは、素子基板１０の基材１０ｓ上において、遮光性を有する配線３ｃの上層に形成されている。配線３ｃは、データ線駆動回路１０１と平面的に重なるように基材１０ｓに配置されている。
【００５５】
なお、配線３ｃは、データ線駆動回路１０１が形成された領域において、シフトレジスタ１０１ｓを含むＹ方向にＬ２までの領域に亘って形成されることに限定されない。例えば、基準電位ＶＳＳが供給される配線が設けられたＬ１までの領域と、Ｌ１からＬ２まで領域とに分けて形成されていてもよい。
【００５６】
図６のデータ線駆動回路おける要部配線構造を示す概略断面図は、図５に示したシフトレジスタ１０１ｓにおける基準電位ＶＳＳが与えられる配線を挟んで隣り合う２つのトランジスター１２１，１２２を含む配線構造を示すものである。
【００５７】
図６に示すように、配線３ｃは基材１０ｓの下地絶縁膜１０ａ上に形成される。つまり、配線３ｃは走査線３ａ（図３参照）と同じ配線層に形成されている。配線３ｃを覆って第１層間絶縁膜１１ａが形成され、第１層間絶縁膜１１ａ上にトランジスター１２１の半導体層１２１ａやトランジスター１２２の半導体層１２２ａがそれぞれ島状に形成される。半導体層１２１ａは例えばポリシリコンからなり、不純物イオンが選択的に注入されて、第１ソース・ドレイン領域１２１ｓ、チャネル領域１２１ｃ、第２ソース・ドレイン領域１２１ｄがそれぞれ形成される。半導体層１２２ａも同様に、例えばポリシリコンからなり、不純物イオンが選択的に注入されて、第１ソース・ドレイン領域１２２ｓ、チャネル領域１２２ｃ、第２ソース・ドレイン領域１２２ｄがそれぞれ形成される。つまり、半導体層１２１ａ，１２２ａは、画素回路におけるＴＦＴ３０の半導体層３０ａ（図３参照）と同じ配線層に形成されている。
【００５８】
これらの半導体層１２１ａ，１２２ａを覆うゲート絶縁膜１１ｂが形成される。ゲート絶縁膜１１ｂ上において、半導体層１２１ａのチャネル領域１２１ｃと対向する部分にゲート電極１２１ｇが形成される。同じく、ゲート絶縁膜１１ｂ上において、半導体層１２２ａのチャネル領域１２２ｃと対向する部分にゲート電極１２２ｇが形成される。
【００５９】
次に、ゲート電極１２１ｇ，１２２ｇとゲート絶縁膜１１ｂとを覆う第２層間絶縁膜１１ｃが形成される。ゲート絶縁膜１１ｂ及び第２層間絶縁膜１１ｃを貫通して、半導体層１２１ａの第１ソール・ドレイン領域１２１ｓ、第２ソース・ドレイン領域１２１ｄに達する２つのコンタクトホールＣＮＴ５，ＣＮＴ６が形成される。同じく、ゲート絶縁膜１１ｂ及び第２層間絶縁膜１１ｃを貫通して、半導体層１２２ａの第１ソール・ドレイン領域１２２ｓ、第２ソース・ドレイン領域１２２ｄに達する２つのコンタクトホールＣＮＴ７，ＣＮＴ８が形成される。
これらのコンタクトホールＣＮＴ５，ＣＮＴ６，ＣＮＴ７，ＣＮＴ８の内部を被覆すると共に第２層間絶縁膜１１ｃの表面を覆う導電膜が成膜される。そして、この導電膜をパターニングすることにより、トランジスター１２１の第２ソース・ドレイン領域１２１ｄに繋がる配線１２４、トランジスター１２１の第１ソース・ドレイン領域１２１ｓとトランジスター１２２の第２ソース・ドレイン領域１２２ｄとを繋ぐ配線１２５、トランジスター１２２の第１ソース・ドレイン領域１２２ｓに繋がる配線１２６が形成される。つまり、配線１２４，１２５，１２６は画素回路におけるデータ線６ａ（図３参照）と同じ配線層に形成されている。
【００６０】
本実施形態において、配線１２４，１２５，１２６は本発明の第１配線に相当するものである。配線３ｃは本発明の第２配線に相当するものである。つまり、トランジスター１２１，１２２に繋がる配線１２４，１２５，１２６に対して第１層間絶縁膜１１ａ及び第２層間絶縁膜１１ｃを介して対向する位置に配線３ｃが形成されている。
【００６１】
次に、比較例の周辺回路の配線構造とその製造方法について、図７及び図８を参照して説明する。図７は比較例のデータ線駆動回路における要部配線構造を示す概略断面図、図８（ａ）〜（ｅ）は比較例のデータ線駆動回路における要部配線構造の製造方法を示す概略断面図である。比較例のデータ線駆動回路における要部配線構造は、先に説明した配線３ｃの形成状態を変えたものであり、他の構成は同じである。したがって、比較例において上記実施形態と同じ構成には同じ符号を付して詳細な説明は省略する。
【００６２】
図７に示すように、比較例では、トランジスター１２１の半導体層１２１ａと基材１０ｓとの間に配線３ｄが形成されている。配線３ｄは、基材１０ｓの下地絶縁膜１０ａ上においてＹ方向でトランジスター１２１とトランジスター１２２の間のＬ１まで形成されている。また、配線３ｄは走査線３ａと同じ配線層に形成されている。配線３ｄはトランジスター１２２の半導体層１２２ａと基材１０ｓとの間には形成されていない。したがって、トランジスター１２２に繋がる配線１２５，１２６に対して、第１層間絶縁膜１１ａ及び第２層間絶縁膜１１ｃを介して対向する位置に配線３ｄが形成されていない部分がある。
【００６３】
このような比較例の配線構造を形成する工程は、図８（ａ）に示すように、基材１０ｓの下地絶縁膜１０ａ上においてＹ方向でＬ１まで配線３ｄを形成する。
次に、図８（ｂ）に示すように、配線３ｄ及び下地絶縁膜１０ａを覆う第１層間絶縁膜１１ａを形成する。第１層間絶縁膜１１ａ上に半導体層１２１ａ，１２２ａをそれぞれ島状に形成する。半導体層１２１ａは配線３ｄと重なる位置に形成する。半導体層１２２ａは配線３ｄと重ならない位置に形成する。半導体層１２１ａ，１２２ａを覆うゲート絶縁膜１１ｂを形成する。ゲート絶縁膜１１ｂ上において、各半導体層１２１ａ，１２２ａのチャネル領域と対応する部分にゲート電極１２１ｇ，１２２ｇを形成する。
【００６４】
次に、図８（ｃ）に示すように、ゲート電極１２１ｇ，１２２ｇ及びゲート絶縁膜１１ｂを覆う第２層間絶縁膜１１ｃを形成する。第２層間絶縁膜１１ｃにコンタクトホールＣＮＴ５，ＣＮＴ６，ＣＮＴ７，ＣＮＴ８を形成する。コンタクトホールＣＮＴ５，ＣＮＴ６，ＣＮＴ７，ＣＮＴ８の内部を被覆すると共に、第２層間絶縁膜１１ｃの表面を覆う導電膜１２３を成膜する。
【００６５】
次に、図８（ｄ）に示すように、導電膜１２３を覆って感光性レジストを塗布し、該感光性レジストを露光・現像することによりレジストパターン１３０を形成する。レジストパターン１３０は後にエッチング形成される配線１２４，１２５，１２６を覆うようにパターニングされる。レジストパターン１３０を介して導電膜１２３を例えばドライエッチングする。導電膜１２３と配線３ｄとの間には寄生容量Ｃｓが形成されている。ドライエッチング工程では、導電膜１２３の寄生容量Ｃｓを構成する部分（トランジスター１２１に繋がる部分）と、寄生容量Ｃｓを構成しない部分（トランジスター１２２に繋がる部分）とでドライエッチングによる電荷の蓄積状態に偏りが生ずる。
【００６６】
図８（ｅ）に示すように、ドライエッチングが進んで導電膜１２３がパターニングされると、電荷の蓄積状態に偏りが生じたことに起因して、トランジスター１２１に繋がる例えば配線１２４からコンタクトホールＣＮＴ５を通じて半導体層１２１ａに集中して電荷が流れることから、トランジスター１２１の静電破壊が生ずるおそれがある。あるいは、配線１２４や配線１２５の一部、コンタクトホールＣＮＴ５，ＣＮＴ６が静電破壊されるおそれがある。
【００６７】
これに対して、本実施形態における周辺回路（データ線駆動回路１０１）の配線構造は、データ線駆動回路１０１を構成するトランジスターに繋がる配線に対して第１層間絶縁膜１１ａ及び第２層間絶縁膜１１ｃを介して対向する位置に配線３ｃが形成されている。したがって、前述したドライエッチング工程でトランジスターに繋がる導電膜１２３の電荷の蓄積状態に偏りが生じ難いので、トランジスターに繋がる特定の配線やコンタクトホールに集中的に電荷が流れ難い。つまり、トランジスターやトランジスターに繋がる配線、コンタクトホールの静電破壊が生じ難い。
【００６８】
このような静電破壊が生じ難い配線構造は、周辺回路においてデータ線駆動回路１０１だけでなく、走査線駆動回路１０２や検査回路１０３にも適用することができる。
【００６９】
本実施形態によれば、周辺回路の配線構造において、周辺回路を構成する素子としてのトランジスターに繋がる配線が形成された配線層に対して、層間絶縁膜を介して積層された他の配線層の上記配線と対向する位置に配線３ｃが形成されている。したがって、上記配線のパターニング時に電荷の偏りに起因する、配線やコンタクトホール、あるいはこれらの配線やコンタクトホールに繋がるトランジスターの静電破壊が生じ難い電気光学装置としての液晶装置１００を提供することができる。
【００７０】
また、素子基板１０の基材１０ｓ上においてトランジスターよりも下層の配線層に形成された配線３ｃは、遮光性を有しているので、基材１０ｓ側から周辺回路に入射する光を遮光することができる。したがって、入射光により周辺回路のトランジスターが誤動作することを防ぐことができる。
【００７１】
（第２実施形態）
次に、第２実施形態の周辺回路における配線構造について、図９を参照して説明する。
図９は第２実施形態の周辺回路における配線構造を示す模式断面図である。
第２実施形態は、第１実施形態における周辺回路の配線構造の一部を異ならせたものである。したがって、第１実施形態と同じ構成には同じ符号を付して詳細の説明は省略する。
【００７２】
図９に示すように、本実施形態における周辺回路が設けられた領域には、基材１０ｓの下地絶縁膜１０ａ上に第１層間絶縁膜１１ａ、第２層間絶縁膜１１ｃ、第３層間絶縁膜１２を介して積層された複数の配線層１３１，１３２，１３３，１３４を有する。つまり、本実施形態の周辺回路は複数の配線層１３１，１３２，１３３，１３４を用いて形成された配線構造を有する。
最も上層に位置する配線層１３４には、複数の配線パターン１３４ａ，１３４ｂ，１３４ｃ，１３４ｄが形成されている。配線層１３４の下層には第３層間絶縁膜１２を介して配線層１３３が設けられ、周辺回路の素子であるトランジスター（図示省略）に繋がる第１配線としての配線１３３ａが形成されている。さらに、配線層１３３の下層には第２層間絶縁膜１１ｃを介して配線層１３２が設けられ、上層の配線層１３４における複数の配線パターン１３４ａ，１３４ｂ，１３４ｃ，１３４ｄに対向する位置にやはり複数の配線パターンが設けられている。配線層１３２の下層には第１層間絶縁膜１１ａ（ゲート絶縁膜１１ｂを含む）を介して配線層１３１が設けられ、上層の配線層１３４における複数の配線パターン１３４ａ，１３４ｂ，１３４ｃ，１３４ｄに対向する位置にやはり複数の配線パターンが設けられている。
【００７３】
基材１０ｓ側から順に説明すると、配線層１３１は画素回路における走査線３ａが形成された配線層と同じ配線層である。配線層１３２は画素回路におけるゲート電極３０ｇが形成された配線層と同じ配線層である。配線層１３３は画素回路におけるデータ線６ａが形成された配線層と同じ配線層である。配線層１３４は画素回路における蓄積容量１６が形成された配線層と同じ配線層である。
【００７４】
本実施形態における周辺回路の配線構造は、上層の複数の配線パターン１３４ａ，１３４ｂ，１３４ｃ，１３４ｄに対して、下層における配線層１３３，１３２，１３１の配線パターンは揃っている。つまり、層間絶縁膜を介して対向する配線パターン間の寄生容量の電気的な容量値が揃っている。したがって、いずれの配線パターンを形成する工程で静電気が発生したとしても、寄生容量間に電荷が偏って蓄積されないので、静電気による配線や配線に繋がる素子の静電破壊を低減できる。
【００７５】
なお、層間絶縁膜を介して対向する配線パターン間の寄生容量の電気的な容量値が揃っていれば、同一配線層に形成された複数の配線パターン同士が電気的に繋がっていてもよい。
【００７６】
また、図９に示すように、周辺回路のトランジスターに繋がる配線１３３ａに対して第３層間絶縁膜１２を挟んで対向する複数の配線パターン１３４ａ，１３４ｂ，１３４ｃ，１３４ｄのうち、例えば、配線パターン１３４ａと配線パターン１３４ｃとを第３層間絶縁膜１２に形成されたコンタクトホールを介して配線１３３ａと電気的に接続してもよい。これによって、トランジスターに繋がる配線１３３ａの電気的な容量を増やすことができるので、仮に静電気が配線１３３ａに侵入してきたとしても静電破壊され難くなる。言い換えれば、周辺回路のトランジスターに繋がる配線１３３ａに対して、他の配線層１３４の配線パターンのいずれかを電気的に接続することで、配線１３３ａの電気的な容量を調整することができる。なお、周辺回路のトランジスターに繋がる配線１３３ａに接続される配線パターンは、上層に形成された配線パターンに限定されず、配線１３３ａよりも下層に形成された配線パターンであってもよい。
本実施形態において、配線１３３ａに電気的に接続された配線パターン１３４ａ，１３４ｃは、本発明における第３配線に相当するものである。また、第３層間絶縁膜１２が本発明における第２層間絶縁膜に相当するものである。
【００７７】
本実施形態の周辺回路の配線構造によれば、第１実施形態の周辺回路の配線構造に比べて、静電気に対してより強い配線構造とすることができる。
【００７８】
（第３実施形態）
＜電子機器＞
次に、第３実施形態である電子機器としての投射型表示装置について、図１０を参照して説明する。図１０は投射型表示装置の構成を示す概略図である。
【００７９】
図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００８０】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【００８１】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【００８２】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【００８３】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【００８４】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【００８５】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、液晶装置１００を用いているので、静電気によって周辺回路が破壊されることなく液晶装置１００が製造され、所望の電気光学特性を有すると共に優れたコストパフォーマンスを有する投射型表示装置１０００を提供することができる。
【００８６】
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【００８７】
（変形例１）本発明における周辺回路に含まれる素子は、トランジスターに限定されない。例えば、蓄積容量であっても本発明の配線構造を取り入れることによって蓄積容量の静電破壊を低減できる。
【００８８】
（変形例２）上記第１実施形態または上記第２実施形態の周辺回路における配線構造を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、反射型の液晶装置にも適用可能である。また、液晶装置に限らず、画素Ｐごとに発光素子を備えた有機エレクトロルミネッセンス装置にも適用することができる。
【００８９】
（変形例３）電気光学装置としての液晶装置１００が適用される電子機器は、上記第３実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部に適用することができる。
【符号の説明】
【００９０】
３ｃ…第２配線としての配線、１０ｓ…基板としての基材、１１ａ…第１層間絶縁膜、１１ｃ…第２層間絶縁膜、１２…第３層間絶縁膜，１００…電気光学装置としての液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１２１，１２２…素子としてのトランジスター、１２４，１２５，１２６…トランジスターに繋がる配線、１３１，１３２，１３３，１３４…配線層、１３３ａ…第１配線としての配線、１３４ａ，１３４ｃ…第３配線としての配線パターン、１０００…電子機器としての投射型表示装置、Ｐ…画素。
【図１】
2014174189.tif 000004
【図２】
2014174189.tif 000005
【図３】
2014174189.tif 000006
【図４】
2014174189.tif 000007
【図５】
2014174189.tif 000008
【図６】
2014174189.tif 000009
【図７】
2014174189.tif 000010
【図８】
2014174189.tif 000011
【図９】
2014174189.tif 000012
【図１０】
2014174189.tif 000013