(57)【要約】【課題】配線間隔が狭い場合でも、最大配線間隔条件を満たす配線レイアウトが可能なレイアウト方法を提供する。【解決手段】半導体装置のレイアウト方法は、第１方向に関して予め設定されたルーティングピッチ条件を満たすように複数の配線パタンを含む配線レイアウトを生成し、配線レイアウトからルーティングピッチ条件に違反する第１不適合箇所を検出し、第１不適合箇所にルーティングピッチ条件を満たすようにズレ補正パタンを設けて修正された配線レイアウトを生成し、修正された配線レイアウトから、第１方向に隣接する２つの配線パタン間の距離が第１最大許容値より大きくかつ前記第１方向に直交する第２方向に隣接する２つの配線パタン間の距離が第２最大許容値よりも大きい矩形の第２不適合箇所を検出し、第２不適合箇所に、第２方向に隣接する２つの配線パタン間の距離が第２最大許容値以下となるように、ルーティングピッチ条件を満たす延長配線パタンを設ける。【選択図】図１
2014236041.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に関して予め設定されたルーティングピッチ条件を満たすように複数の配線パタンを含む配線レイアウトを生成し、
前記配線レイアウトから前記ルーティングピッチ条件に違反する第１不適合箇所を検出し、
前記第１不適合箇所に前記ルーティングピッチ条件を満たすようにズレ補正パタンを設けて修正された配線レイアウトを生成し、
前記修正された配線レイアウトから、前記第１方向に隣接する２つの配線パタン間の距離が第１最大許容値より大きくかつ前記第１方向に直交する第２方向に隣接する２つの配線パタン間の距離が第２最大許容値よりも大きい矩形の第２不適合箇所を検出し、
前記第２不適合箇所に、前記第２方向に隣接する前記２つの配線パタン間の距離が前記第２最大許容値以下となるように、前記ルーティングピッチ条件を満たす延長配線パタンを設ける、
ことを特徴とするコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項２】
前記延長配線パタンは、前記第２方向に隣接する前記２つの配線パタンの少なくとも一方に接続されることを特徴とする請求項１に記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項３】
前記延長配線パタンは、前記第２方向に隣接する前記２つの配線パタンの各々に接続されることを特徴とする請求項２に記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項４】
前記延長配線パタンは、
前記第２方向に隣接する前記２つの配線パタンの前記第１方向に沿ったエッジ長が互いに等しい場合は、前記第２つの配線パタンの両方に各々接続され、
前記第２方向に隣接する前記２つの配線パタンの前記第１方向に沿ったエッジ長が互いに異なる場合は、前記第２方向に隣接する配線パタンの一方に接続される、
ことを特徴とする請求項２に記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項５】
前記延長配線パタンは、前記第２方向に隣接する前記２つの配線パタンの前記第１方向に沿ったエッジ長さが互いに異なる場合、前記エッジ長さの短い方に接続されることを特徴とする請求項４に記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項６】
前記延長配線パタンの長さが予め設定されたしきい値以下であり、かつ前記延長配線パタンを設けることによってその周囲に凹部領域が形成される場合に、前記凹部領域を埋める形状補正パタンを設けることを特徴とする請求項１乃至５のいずれか一つに記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項７】
前記ズレ補正パターンは、前記第１方向のエッジが、前記第１方向に沈設する配線パタンを前記第２方向に延長した場合の遠方側のエッジに一致するように設けられていることを特徴とする請求項１乃至６のいずれか一つに記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項８】
前記配線レイアウトを生成した後、前記第１不適合箇所を検出する以前に、前記第１方向に隣接する配線パタン間の距離が前記第１最大許容値より大きい第３の不適合箇所を検出し、
前記第３の不適合箇所が予め設定された最低面積基準を満たす場合に、前記複数の配線パタンから独立したダミーフィルメタルパタンを設けることを特徴とする請求項１乃至７のいずれか一つに記載のコンピュータ支援設計システムによる半導体装置のレイアウト方法。
【請求項９】
第１配線層に第１配線及び第２配線を含み、
前記第１配線及び前記第２配線の各々は、ビアに接続される少なくとも一つのコンタクト領域を備え、
前記第１の配線の端部から最も近くのコンタクト領域までの距離と、前記第２の配線の端部から最も近くのコンタクト領域までの距離とが、互いに異なることを特徴とする半導体装置。
【請求項１０】
前記第１配線及び前記第２配線は、第１方向に関して予め設定されたルーティングピッチ条件を満たすように前記第１方向に直交する第２方向に沿って設けられていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１配線層において、前記第１配線が前記第２方向に隣接する他の配線との距離と、前記第２の配線が前記第２方向に隣接する他の配線との距離とは、互いに等しいことを特徴とする請求項９又は１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にそのレイアウト方法に関する。
【背景技術】
【０００２】
半導体装置のレイアウト方法として、多層配線を採用し、配線層毎に所定ピッチのラインアンドスペースを基礎とする配線レイアウトを行う方法が知られている（例えば、特許文献１参照）。
【０００３】
また、配線間隔が広い場合に生じる種々の問題点を解決する方法として、配線間にフィルメタルと呼ばれるダミーを配置する技術が知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０９４６０号公報
【特許文献２】特開２００３−３７１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体装置の微細化にともない、内部配線の幅も縮小している。ここで、幅の狭い配線は、単独で形成されると倒壊しやすくなるという問題がある。そのため、複数の配線を所定値以下の間隔で平行に配置するラインアンドスペースパタンを基礎とする配線レイアウトが利用されている。
【０００６】
しかしながら、実際の回路では、各配線の長さはその用途に応じて決まるため、一定ではない。つまり、互いに隣接する配線は、必ずしも全長にわたって隣接しているわけではない。そのため、配線間隔を所定位置以下にできない領域（以下、空き領域という）が必ず発生する。そこで、関連する技術では、空き領域に、配線から電気的に独立したフィルメタルと呼ばれるダミーを配置するようにしている。
【０００７】
しかしながら、フィルメタルは、それが占有する面積の最小値（最小面積基準）が決められている。つまり、その占有面積が最小面積基準よりも小さくなる空き領域には、フィルメタルを配置することはできない。これは、配線幅及びその配線間隔が狭くなればなるほど、フィルメタルを配置できない空き領域が増加する可能性が高いことを意味する。配線幅が狭くなるほど倒壊の危険性は高まるが、それを手作業で修正することは現実には不可能であり、フィルメタルを配置できない空き領域の存在は今後ますます大きな問題となると予想される。
【課題を解決するための手段】
【０００８】
本発明の一実施の形態に係るコンピュータ支援設計システムによる半導体装置のレイアウト方法は、第１方向に関して予め設定されたルーティングピッチ条件を満たすように複数の配線パタンを含む配線レイアウトを生成し、前記配線レイアウトから前記ルーティングピッチ条件に違反する第１不適合箇所を検出し、前記第１不適合箇所に前記ルーティングピッチ条件を満たすようにズレ補正パタンを設けて修正された配線レイアウトを生成し、前記修正された配線レイアウトから、前記第１方向に隣接する２つの配線パタン間の距離が第１最大許容値より大きくかつ前記第１方向に直交する第２方向に隣接する２つの配線パタン間の距離が第２最大許容値よりも大きい矩形の第２不適合箇所を検出し、前記第２不適合箇所に、前記第２方向に隣接する前記２つの配線パタン間の距離が前記第２最大許容値以下となるように、前記ルーティングピッチ条件を満たす延長配線パタンを設ける、ことを特徴とする。
【０００９】
また、本発明の他の実施の形態に係る半導体装置は、第１配線層に第１配線及び第２配線を含み、前記第１配線及び前記第２配線の各々は、ビアに接続される少なくとも一つのコンタクト領域を備え、前記第１の配線の端部から最も近くのコンタクト領域までの距離と、前記第２の配線の端部から最も近くのコンタクト領域までの距離とが、互いに異なることを特徴とする半導体装置。
【発明の効果】
【００１０】
配線レイアウトの第１不適合箇所として、第１方向に関して設定されたルーティングピッチ条件に違反した箇所を検出し、それを修正するズレ補正パタンを設けた後、修正された配線レイアウトの第２不適合箇所として、第１方向及びそれに直交する第２方向に関して第１及び第２最大許容値をそれぞれ超える領域を検出し、その領域にルーティングピッチ条件を満たす延長補正パタンを設けるようにしたことで、ダミーフィルメタルでは埋められない空き領域を、最大配線間隔条件を満たす状態に補正することができる。
【図面の簡単な説明】
【００１１】
【図１】配線マトリックステーブルの一例を示す図である。
【図２Ａ】図１の点Ｐ１における配線幅及び配線間隔を持つラインアンドスペースパターンの一例を示す図である。
【図２Ｂ】図１の点Ｐ２における配線幅及び配線間隔を持つラインアンドスペースパターンの一例を示す図である。
【図２Ｃ】図１の点Ｐ３における配線幅及び配線間隔を持つラインアンドスペースパターンの一例を示す図である。
【図３】ダミーフィルメタルを配置することができない領域を持つ配線レイアウトの一例を示す図である。
【図４】ダミーフィルメタルを配置することができない領域を持つ配線レイアウトの他の例を示す図である。
【図５】ダミーフィルメタルを配置することができない領域を持つ配線レイアウトの更に別の例を示す図である。
【図６】本発明の第１の実施の形態に係るレイアウト方法を説明するためのフローチャートである。
【図７】図６における孤立配線補正ダミー配線工程（ＳＴ１０５）を説明するための図であって、空き領域を有する配線レイアウトの一例を示す図である。
【図８】図７の配線レイアウトに補正パターンを挿入配置した状態の一例を示す図である。
【図９】図７の配線レイアウトに補正パターンを挿入配置した状態の他の例を示す図である。
【図１０】エッジ長を説明するための図である。
【図１１】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、補完パタンを示す図ある。
【図１２】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、基本間隔違反箇所を示す図である。
【図１３】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、ズレ補正パターンを示す図である。
【図１４】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、基本配線幅よりも長いエッジを示す図である。
【図１５】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、延長補正パタンの一部を示す図である。
【図１６】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、延長補正パタンの残り部分を示す図である。
【図１７】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、延長補正パターンにより形成される凹部領域を示す図である。
【図１８】図７の配線レイアウトから図９の配線レイアウトを生成する工程を説明するための図であって、形状補正パターンを示す図である。
【図１９】延長補正パタンが挿入配置された配線レイアウトの一例を示す図である。
【図２０】延長補正パタンが挿入配置された配線レイアウトの他の例を示す図である。
【図２１】延長補正パタンが挿入配置された配線レイアウトの他の例を示す図である。
【図２２】延長補正パタンが挿入配置された配線レイアウトのさらに別の例を示す図である。
【図２３】ズレ補正パタンが挿入配置された配線レイアウトの一例を示す図である。
【図２４】ズレ補正パタンと延長補正パタンとが挿入配置された配線レイアウトの一例を示す図である。
【図２５】延長補正パタンと形状補正パタンとが挿入配置された配線レイアウトの一例を示す図である。
【図２６】延長補正パタンと形状補正パタンとが挿入配置された配線レイアウトの他の例を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態について説明する前に、まず、本発明の理解を容易にするため、配線幅Ｗと配線間隔Ｓとの関係について説明する。ここでは、複数の配線が所定のピッチで平行に配置されたラインアンドスペースパタンであるとする。なお、このような、ラインアンドスペースを基礎とする配線は、多層化されて所望の回路を構成する、例えば半導体装置のランダムロジックエリアにおいて用いられる。ランダムロジックエリアは、例えば、ＤＲＡＭ（Dynamic Random Access Memory）装置であれば、周辺回路に相当する。
【００１３】
図１は、配線幅Ｗと許容される配線間隔Ｓとの関係を示す配線マトリックステーブル（配線基準）の一例である。
【００１４】
図１に示すように、配線幅Ｗが小さくなるほど（Ｗ１ｃ＞Ｗ１ｂ＞Ｗ１ａ＞Ｗ１＞Ｗ２＞Ｗ３）、最小配線間隔ｍｉｎＳを小さくすることができる（ｍｉｎＳ１ｃ＞ｍｉｎＳ１ｂ＞ｍｉｎＳ１ａ＞ｍｉｎＳ１＞ｍｉｎＳ２＞ｍｉｎＳ３）。これにより配線の占有面積を縮小し、半導体装置の微細化に貢献できる。
【００１５】
一方で、配線幅Ｗが小さくなるほど、最大配線間隔ｍａｘＳも小さくする必要がある（ｍａｘＳ１（制限なし）＞ｍａｘＳ２＞ｍａｘＳ３）。これは、配線幅Ｗが小さくなると、その配線がリソグラフィーの際に孤立困難または不能となるが、周囲に他の配線が存在していれば、その倒壊が防止又は抑制されるからである。つまり、配線幅Ｗが小さい配線ほど、より近くに他の配線を配置する必要がある。
【００１６】
図２Ａは、図１の点Ｐ１における配線幅Ｗ１及び配線間隔ｍｉｎＳ１を採用して設計した配線ピッチＴ１＝Ｗ１＋ｍｉｎＳ１のラインアンドスペースパタンを基礎とする配線レイアウトの一例の一部分を示す図である。尚、以下の説明では配線ピッチが規定される方向（図の上下方向）を第１方向と呼び、配線が延在する方向（第１方向に垂直な方向、図の左右方向）を第２方向と呼ぶ。
【００１７】
図２Ａにおいて第１方向中央に位置する配線２１０ａは、ビア２２０ａを介して図示しない他の配線層に電気的に接続される。そのため、配線２１０ａは、第１方向両隣に位置する配線２１１ａ、２１２ａよりも、第２方向に関して短い。その結果、配線２１１ａと配線２１２ａとの間には、配線間隔Ｓ１の空き領域２３０ａが存在する。上述したように、配線幅ＷがＷ１以上の場合、最大配線間隔ｍａｘＳに制限は無い。即ち、配線間隔Ｓ１がどのような値であっても、配線２１１ａ，２１２ａはいずれも孤立可能であり、配線間隔が広いことによる倒壊の問題が生じることはない。
【００１８】
図２Ｂは、図１の点Ｐ２における配線幅Ｗ２及び配線間隔ｍｉｎＳ２を採用して設計した配線ピッチＴ２＝Ｗ２＋ｍｉｎＳ２のラインアンドスペースパタンを基礎とする配線レイアウトの一例の一部分を示す図である。
【００１９】
図２Ｂにおいて第１方向中央に位置する配線２１０ｂは、ビア２２０ｂを介して図示しない他の配線層に電気的に接続される。そのため、配線２１０ｂは、第１方向両隣に位置する配線２１１ｂ、２１２ｂよりも第２方向に関して短い。その結果、配線２１１ｂと配線２１２ｂとの間には、配線間隔Ｓ２の空き領域２３０ｂが存在する。ここで、図１の点Ｐ２は、Ｓ２≦ｍａｘ２Ｓ、が成立するように定められた点である。したがって、配線２１０ｂの両側に位置する配線２１１ｂ、２１２ｂ間の距離Ｓ２最大配線間隔ｍａｘ２Ｓ以下であり、これらの配線２１１ｂ、２１２ｂに配線間隔が広いことによる倒壊の問題を回避できる。また、図示しない領域において最大配線間隔ｍａｘＳ２を超える配線間隔の空き領域が存在するような場合であっても、配線ピッチＴ２が比較的大きな値であるため、フィルメタル法を用いてその空き領域にダミーフィルメタルを配置できる可能性が高い。よって、この場合においても配線間隔が広いことによる配線の倒壊の問題はほとんど生じない。
【００２０】
図２Ｃは、図１の点Ｐ３における配線幅Ｗ３及び配線間隔ｍｉｎＳ３を採用して設計した配線ビッチＴ３＝Ｗ３＋ｍｉｎＳ３のラインアンドスペースパタンを基礎とする配線レイアウトの一例を示す図である。
【００２１】
図２Ｃにおいて上下方向中央に位置する配線２１０ｃは、ビア２２０ｃを介して図示しない他の配線層に電気的に接続される。そのため、配線２１０ｃは、第１方向両隣に位置する配線２１１ｃ、２１２ｃよりも第２方向に関して短い。その結果、配線２１１ｃと配線２１２ｃとの間には、配線間隔Ｓ３の空き領域２３０ｃが存在する。この場合、Ｓ３＞ｍａｘ３Ｓ、であるため、配線２１０ｃの両側に位置する配線２１１ｃ、２１２ｃは、その一部に隣接する配線までの距離が最大配線間隔ｍａｚ３Ｓを越える部分を含むことになる。したがって、これら配線２１１ｃ、２１２ｃは、倒壊する恐れがある。空き領域２３０ｃにフィルメタル法によるダミーフィルメタルを配置することにより倒壊の問題を解決できる可能性はなくはない。しかしながら、空き領域にフィルメタル法によりダミーフィルメタルを配置するには、最小面積基準を満たさなければならない。図２Ｃの場合、配線ピッチＴ３が小さいので、空き領域が第２方向に相当長くなければならない。それゆえ、フィルメタル法の最小面積基準を満たせずにダミーフィルメタルを配置できない場合が多々生じ得る。
【００２２】
例えば、図３に示す配線レイアウトでは、多くの空き領域にダミーフィルメタル３１０を配置することができる。しかし、空き領域３２０については、最小面積基準を満たさないため、ダミーフィルメタルは配置されていない。
【００２３】
ここで、ダミーフィルメタルを配置するために必要とされる配線の最小面積基準がｍｉｎＡｒｅａであるとする。また、空き領域３２０における配線間隔が最大配線間隔ｍａｘＳを超えるＳ４（＝Ｗ＋２・ｍｉｎＳ）であるとする。この場合、空き領域３２０の長さＬ１がＬ１≧ｍｉｎＡｒｅａ／Ｗ＋（ｍｉｎＳ・２）でなければ、そこにフィルメタル法によるダミーフィルメタルを配置することはできない。
【００２４】
なお、図３の例では、空き領域３２１等においても隣接する配線間隔はＳ４に等しく最大配線間隔ｍａｘＳよりも大きい。しかしながら、空き領域３２１等では、第２方向に沿って隣接する配線３３１とダミーフィルメタル３１１（あるいは他の配線）との距離Ｌ２が、所定の値（例えば、最大配線間隔ｍａｘＳ）以下である。このため、空き領域３２１等では、第２方向に関してパタン（配線とダミーフィルメタル、あるいは配線同士）が連続しているとみなすことができる。そのため、空き領域３２１等の周囲において配線の倒壊の問題は生じない。
【００２５】
また、ダミーフィルメタルを配置できない例として、図４に示すような配線レイアウトもある。
【００２６】
図４の配線レイアウトでは、第２方向に延在する主配線４１０のうちのいくつかの端部に、ダブルビア４２０を形成するための副配線４３０が接続されている。
【００２７】
副配線４３０同士の間隔Ｓ５は、ダブルビア４２０が接続される図示しない他の配線層の配線ピッチＴ４によって決まる。このため、配線間隔Ｓ５は、この配線層における配線幅Ｗに対応する最大配線間隔ｍａｘＳよりも大きい。また、空き領域４４０のように、副配線４３０と主配線４１０との間の配線間隔Ｓ６が最大配線間隔ｍａｘＳを超えることもある。しかしながら、これら副配線間に形成される空き領域４４１や、副配線４３０と主配線４１０との間に形成される空き領域４４０の面積がダミーフィルメタルを配置するための最小面積基準よりも小さいと、それらの空き領域４４０，４４１には、ダミーフィルメタルを配置することができない。よって、これらの副配線４３０及びその周辺の周辺配線４１０は、倒壊の恐れがある。
【００２８】
さらに、ダミーフィルメタルを配置できない別の例として、図５に示すような配線レイアウトもある。
【００２９】
通常、配線レイアウト設計は、自動配線ツール（コンピュータ支援設計システム）を用いて行われる。その場合、配線は、予め設定されたルーティングピッチＴ５により定まるルーティンググリッド５１０上を通過するように配置される。しかしながら、図５に示す配線５２１や５２２のように、周囲の状況によっては、ルーティンググリッド５１０からズレたり外れたりして配置される配線が生じることがある。このような配線の周囲に形成される空き領域の中には、Ａ：フィルメタル法によるダミーフィルメタルを配置するために必要とされる幅（配線間隔）が不足するもの（空き領域５３１，５３２）や、Ｂ：フィルメタルの最小面積基準を満たさないもの（空き領域５３３，５３４）が存在する。
【００３０】
本発明は、上述したようなメタルフィル法によるダミーフィルメタルを配置することができない空き領域（３２０，４４０−４４１，５３１−５３４）に、配線パタンのズレを補正するズレ補正パタン及び／又は配線パタンを延長する延長補正パタンを追加することにより、上記問題の少なくとも一つを解決しようとするものである。
【００３１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３２】
図６は、本発明の第１の実施の形態に係るコンピュータ支援設計システムによる半導体装置のレイアウト方法の全体の流れを示すフローチャートである。本実施の形態に係るレイアウト方法は、孤立配線補正ダミー発生ステップ（ＳＴ１０５）を含むことを特徴とする。他のステップについては関連するレイアウト方法と同様である。
【００３３】
図６を参照すると、まず、ステップＳＴ１０１において、フロアプランの作成が行われる。
【００３４】
次に、ステップＳＴ１０２において、フロアプランに従い、素子の自動配置と素子間を接続する自動配線が行われ、配線レイアウトが作成される。
【００３５】
次に、ステップＳＴ１０３において、配線に誤りが無いか等の検証が行われる。検証の結果、エラーが検出された場合（Ｙｅｓ）には、再度ステップＳＴ１０２に戻り、素子の自動配置及び自動配線をやり直す。一方、検証の結果、エラーが検出されなかった場合（Ｎｏ）には、ステップＳＴ１０４に進む。
【００３６】
ステップＳＴ１０４では、得られた配線レイアウトに対して、ダミーメタルフィル法によるダミーフィルメタルの挿入配置が行われる。
【００３７】
続いて、ステップＳＴ１０５において、孤立配線補正ダミーパタンを発生させる。つまり、ダミーフィルメタルを配置できない空き領域に補正パタンを挿入配置する。
【００３８】
ステップＳＴ１０５では、まず、配線がルーティンググリッドからズレている箇所を検出し、それを補正するズレ補正パタンを発生させる（ステップＳＴ２０１）。
【００３９】
それから、ダミーフィルメタルを配置できない最小面積基準違反箇所を検出し、周囲の配線を延長する延長補正パタンを発生させる（ステップＳＴ２０２）。
【００４０】
さらに、必要であれば、複雑なパタン形状部分を検出し、形状補正パタンを発生させる（ステップＳＴ２０３）。
【００４１】
この後、ステップＳＴ１０６において、空き領域の有無を検証し、空き領域が残っている場合（Ｙｅｓ）には、ステップＳＴ１０４に戻り、空き領域が残っていない場合（Ｎｏ）には、処理を終了する。
【００４２】
その後、得られた配線レイアウトを用いる配線形成工程を含む半導体装置の製造工程を実施し、半導体装置を得る。半導体装置の製造方法は、関連する方法となんら変わるところは無い。得られた半導体装置に含まれる多層配線の各配線層では、その配線が、ズレ補正パタン、延長補正パタン及び形状補正パタンに対応する部分において、関連する半導体装置と異なっている。
【００４３】
具体的には、ズレ補正パタン及び／又は延長補正パタンに対応する部分の配線のエッジから最寄のビア（又はビアが接続されるコンタクト領域）までの距離が、それらの補正パタンが無い場合における配線のエッジから最寄ビア（又はビアが接続されるコンタクト領域）までの距離よりも長くなっている。また、延長補正パタンに対応する配線の部分は、主配線の配線幅及び配線間隔が維持されている。
【００４４】
次に、図７乃至図９を参照して、ステップＳＴ１０５について更に詳細に説明する。
【００４５】
図７は、ステップＳＴ１０４を終えた後の配線レイアウトの一例を示す図である。この例では、ダミーメタルフィル法によるダミーフィルメタルを配置できなかった複数の空き領域７１０〜７１６が存在している。図８は、ステップＳＴ１０５を終えた後の配線パタンの一例を示す図である。図８に示される配線レイアウトでは、図７の配線パタンに対していくつの補正パタンが追加されている。図９は、ステップＳＴ１０５において図８の場合とは異なる処理を行った例を示す図である。
【００４６】
図７を参照すると、ルーティンググリッド７２０が点線で示されている。ルーティンググリッド７２０は、第１方向（図の上下方向））に関して第１の間隔（配線ピッチＴ）で配置されている。第１の間隔は、配線ピッチＴを規定する。また、ルーティンググリッド７２０は、第１方向に直交する第２方向（図の左右方向）に関して第２の間隔で繰り返し配置されている。第２の間隔は、第１の間隔に比べ著しく狭い。
【００４７】
図７の配線レイアウトには、ルーディンググリッド７２０に沿って図の左右方向に延びるように形成された複数の主配線７３０と、複数の主配線７３０に一部重なるように配置される副配線が含まれる。副配線には、第１配線７３０同士の間を電気的に接続する接続用配線７４１とダブルビアを実現するビア用配線７４２〜７４４とが含まれる。副配線の多く（７４１〜７４３）は、第２方向に沿って形成されるが、第１方向に沿って形成されるもの（７４４）もある。また、図７の配線レイアウトには、複数のダミーフィルメタル７５０が含まれている。各配線の端部から所定の距離だけ離れた位置には、上層配線層に含まれる配線に接続される上層ビア７６０もしくは下層配線層に含まれる配線に接続される下層ビア７７０が設けらている。
【００４８】
図７の配線レイアウトに空き領域７１０〜７１６が残る原因として、Ａ：パタンがルーティンググリッドからズレている場合（配線間隔の不足）、Ｂ：フィルメタル法による最小面積条件を満たすことができない場合、及びこれらＡ及びＢの両方の場合、がある。これらの原因に対応するため、図６を参照して説明したように、まず、ルーティンググリッド７２０からズレたパタンを補正するズレ補正パタンを発生させ（ステップＳＴ２０１）、その後、最小面積基準を満たさない箇所の配線を延長する延長補正パタン（ステップＳＴ２０２）を発生させる。
【００４９】
図８を参照すると、ルーティンググリッド７２０からズレている副配線７４２〜７４４に対して、夫々、ルーティンググリッド７２０を跨ぎ、かつ主配線７３０のエッジの延長線に一致するエッジを持つズレ補正パタン８１１〜８１４が接続配置されている。ズレ補正パタン８１１〜８１３は、夫々対応する副配線７４２〜７４４から図の上方へ延びている。ズレ補正パタン８１４は、対応する副配線７４４から図の下方へ延びている。
【００５０】
ズレ補正パタン８１１〜８１４を挿入配置した後に残る空き領域７１０〜７１３には、その領域の両側から中央に向かって延びる延長補正パタン８２１〜８２６が設けられている。換言すると、延長補正パタン８２１〜８２６の各々は、空き領域７１０〜７１３の両側に位置する２つの配線間に接続されている。これらの延長補正パタン８２１〜８２６は、ルーティングピッチ条件を満たすように、ルーティンググリッド７２０上に挿入配置されている。換言すると、延長補正パタン８２１〜８２６は、主配線７３０と同じ配線幅Ｗと配線間隔ｍｉｎＳを維持するように配置されている。また、延長補正パタン８２１〜８２６の各々は、中央部で二分されている。これは、延長補正パタン８２１〜８２６の両側に位置する２つの配線間を電気的に分離した状態に保つためである。
【００５１】
なお、上層ビア７６０及び下層ビア７７０が接続されるコンタクト領域は、通常、対応する配線の端部から所定の距離の位置に設けられる。しかし、ズレ補正パタン８１１，８１２や延長補正パタン８２１〜８２４が設けられた箇所では、配線の端部から最寄のコンタクト領域（ビア）までの距離は、所定の距離よりも長くなる。
【００５２】
以上のようにして、本実施の形態によれば、幅の狭い配線を用いて、倒壊の恐れの無い配線レイアウトを実現することが可能である。
【００５３】
さて、上述したように、図８の配線レイアウトは、配線の倒壊の恐れを回避することができる。しかしながら、空き領域７１２，７１３のように、補正パタンを設けることによって、配線パタンに比較的小さな凹凸が形成される場合がある。このような小さな凹凸は作製工程上望ましいものではない。
【００５４】
そこで、図９に示す配線レイアウトでは、このような小さな凹凸の形成をできるだけ回避するようにしている。具体的には、延長補正パタンを設ける際に、その延長パタンを接続しようとする２つの配線のエッジ長を比較し、短い方に延長補正パタンを接続するようにしている。なお、エッジ長は、図１０に矢印で示すように、配線の第２方向の端部における第１方向に沿った直線部分の長さである。
【００５５】
図９を再び参照すると、空き領域７１０では、２つの配線のエッジ長はともに配線幅Ｗに等しい。したがって、図８の場合と同様に、２つの配線にそれぞれ延長補正パタン８２１を接続する。また、空き領域７１３では、２つの配線のエッジ長は、ともに配線幅Ｗに比べて十分に長く、互いに等しいと見なせる。したがって、図８の場合と同様に、２つの配線にそれぞれ延長補正パタン８２５，８２６を接続する。これに対して、空き領域７１１，７１２では、接続しようとする２つの配線のエッジ長の一方が配線幅Ｗに等しく、他方が配線幅Ｗより著しく長い。この場合、エッジ長の短い方の配線に、延長補正パタン８２７、８２８，８２９を接続する。これにより、空き領域７１２における配線パタンの形状を単純化することができる。即ち、延長補正パタンを設けたことにより小さな凹凸が形成されるのを回避する。
【００５６】
空き領域７１３に関しては、上記方法では、その配線パタンの形状を単純化できない。そこで、形状補正パタン９１０をさらに追加し、パタン形状の凹所（凹部領域）を埋める。これにより、空き領域７１３における配線パタンの形状を単純化することができる。
【００５７】
次に、図１１乃至図１７を参照して、図７の配線レイアウトから図９の配線レイアウトを得る具体的な手順（ステップＳＴ２０１〜２０３）について説明する。なお、以下の処理は、データ処理であり実際の配線等を扱うものではない。また、以下の処理は、主配線と副配線とは区別されるが、ビアやフィルメタルは主配線と同様に扱われる。
【００５８】
まず、図１１示すように、図７の配線レイアウトに補完パタン１１１０を追加する。
【００５９】
補完パタン１１１０の作成は、例えば以下のように行う。
【００６０】
まず、図７の配線レイアウトに用いられたルーティンググリッドと同じルーディンググリッドに従うラインアンドスペースの基準パタンを作成する。また、図７の配線レイアウトの反転（Ｎｏｔ）パタンを作成する。得られた基準パタンと反転パタンとの論理積（ＡＮＤ）を求めると、補完パタンが得られる。得られた補完パタンと図７の配線レイアウトとの論理和（ＯＲ）を求めれば、図１１に示す配線レイアウトが得られる。
【００６１】
次に、図１２に示すように、図１１の配線レイアウトにおいて、第１方向に関して基本間隔違反箇所（第１不適合箇所、矩形領域）１１２１〜１１２４を検出する。換言すると、ルーティングピッチ条件に違反する箇所、即ち配線間隔がルーティングピッチＴからズレている箇所を検出する。これは、図の上下方向に関して、第２配線のエッジと補完パタンのエッジとが不一致の箇所を検出することに等しい。
【００６２】
次に、図１３に示すように、検出した基本間隔違反箇所１１２１〜１１２４の違反を解消するように、ズレ補正パタン８１１〜８１４を配置し、そのエッジを関連する補完パタン１１１０の遠方側のエッジに一致させるよう拡大する。換言すると、ズレ補正パタン８１１〜８１４は、その第１方向のエッジの一方が対応する配線に接続され、他方のエッジが、第１方向に隣接する主配線を第２方向に延長した場合の遠方側のエッジに一致するように配置される。
【００６３】
以上により、ズレ補正パタン８１１〜８１４に関するパタンデータを得る。
【００６４】
次に、得られたズレ補正パタンを図７の配線レイアウトに挿入配置する。ズレ補正パタンは、夫々接続された副配線と一体として扱われる。そして、得られた配線レイアウトを、前述したのと同様の手法を用いて補完パタンで補完する。こうして得られた配線レイアウトは、図１４のようになる。
【００６５】
次に、補完パタン１４１０に接する配線エッジのうち、そのエッジ長が基本配線幅Ｗよりも長い配線エッジ１４２１〜１４２８を検出する。そして、検出した配線エッジ１４２１〜１４２８を持つ配線（ズレ補正パターン部分を含む）を基本配線間隔分（例えば、ｍｉｎＳに等しい）だけ左右方向に拡大する。これにより、図１５に示すような配線レイアウトが得られる。
【００６６】
次に、図１５の配線レイアウトにおいて、一端が拡大された配線に接するとともに他端が第１配線に接する補完パタン１４１０−１〜１４１０−３を抽出する。そして、抽出した補完パタン１４１０−１〜１４１０−３を表すデータを、第１延長補正パタンを表すデータとして保持する。
【００６７】
次に、再び図１４の配線レイアウトを用意し、図１６に示すように、補完パタン１４１０−１〜１４１０−３に関係する補完パタン１４１０を配線として扱うことにする。そして、残りの補完パタン１４１０の各々について、第２方向中心を検出し、基本配線幅に等しい幅の領域１６１０を画定する。画定された領域１６１０を除く補完パタン部分１６２０を抽出し、抽出した部分を表すパタンデータを第２延長補正パタンの表すデータとして保持する。
【００６８】
上述のようにして得られた第１延長補正パタン及び第２延長補正パタンと図７の配線レイアウトとの論理和（ＯＲ）を求めると、図１７に示すような配線レイアウトパタンが得られる。
【００６９】
こうして、第１方向に関して配線間距離が配線間隔ｍｉｎＳ（第１許容値）よりも長く、第２方向に関して配線間距離が基本配線幅（第２許容値）よりも長い、矩形領域を検出し、そこに第２方向の配線間距離を基本配線幅以下にし、かつルーディングピッチ条件を満たす第１及び第２延長配線パタンを設けることができる。
【００７０】
次に、図１７に示す配線レイアウトの中から、しきい値以下のエッジ長を持つエッジ１７１０を検出する。しきい値以下のエッジ長を持つエッジは、凹部領域を形成している可能性があるエッジである。なお、しきい値長以下の長さのエッジは、第２延長配線パタンによって形成される。
【００７１】
それから、検出したエッジ１７１０とそれに連続する配線のエッジとで形成される矩形領域を抽出する。抽出した矩形領域が３つのエッジで囲まれていない場合、即ち、その領域を挟んで検出したエッジ１７１０に対向する他のエッジが存在しない場合には、その領域を除外する。そして、図１８に示すように、抽出した矩形領域に対応する形状補正パタン９１０を表すパタンデータを生成する。
【００７２】
以上のようにして得られた全ての補正パタンデータを図７に示す配線レイアウトデータの論理積（ＯＲ）を求めることにより、図９の配線レイアウトが完成する。
【００７３】
図１９乃至図２６は、補正パタンの配置例を示す図である。図１９乃至図２２は、副配線の配置ズレが無く、延長補正パタンのみが挿入配置された例を示す。図２３は、ズレ補正パタンのみが挿入配置された例を示す。図２４は、ズレ補正パタンと延長補正パタンの両方が挿入配置された例を示す。図２５及び図２６は、延長補正パタンと形状補正パタンとを挿入配置した例を示す。
【００７４】
以上、本発明について好ましい実施の形態に即して説明したが、本発明は上記実施の形態に限定されることなく、種々の変形、変更が可能である。
【符号の説明】
【００７５】
２１０ａ〜２１２ａ，２１０ｂ〜２１２ｂ，２１０ｃ〜２１２ｃ    配線
２２０ａ，２２０ｂ，２２０ｃ    ビア
２３０ａ，２３０ｂ，２３０ｃ    空き領域
３１０，３１１    ダミーフィルメタル
３２０，３２１    空き領域
３３１    配線
４１０    主配線
４２０    ダブルビア
４３０    副配線
４４０，４４１    空き領域
５１０    ルーティンググリッド
５２１，５２２    配線
５３１，５３２，５３３，５３４    空き領域
７１０〜７１６    空き領域
７２０    ルーティンググリッド
７３０    主配線
７４１    接続用配線
７４２〜７４４    ビア用配線
７５０    ダミーフィルメタル
７６０    上層ビア
７７０    下層ビア
８１１〜８１４    ズレ補正パタン
８２１〜８２９    延長補正パタン
９１０    形状補正パタン
１１１０    補完パタン
１１２１〜１１２４    基本間隔違反箇所
１４１０，１４１０−１〜１４１０−３    補完パタン
１４２１〜１４２８    配線エッジ
１６１０    領域
１６２０    補完パタンの一部分
１７１０    エッジ
【図１】
2014236041.tif 000003
【図２Ａ】
2014236041.tif 000004
【図２Ｂ】
2014236041.tif 000005
【図２Ｃ】
2014236041.tif 000006
【図３】
2014236041.tif 000007
【図４】
2014236041.tif 000008
【図５】
2014236041.tif 000009
【図６】
2014236041.tif 000010
【図７】
2014236041.tif 000011
【図８】
2014236041.tif 000012
【図９】
2014236041.tif 000013
【図１０】
2014236041.tif 000014
【図１１】
2014236041.tif 000015
【図１２】
2014236041.tif 000016
【図１３】
2014236041.tif 000017
【図１４】
2014236041.tif 000018
【図１５】
2014236041.tif 000019
【図１６】
2014236041.tif 000020
【図１７】
2014236041.tif 000021
【図１８】
2014236041.tif 000022
【図１９】
2014236041.tif 000023
【図２０】
2014236041.tif 000024
【図２１】
2014236041.tif 000025
【図２２】
2014236041.tif 000026
【図２３】
2014236041.tif 000027
【図２４】
2014236041.tif 000028
【図２５】
2014236041.tif 000029
【図２６】
2014236041.tif 000030