(57)【要約】      （修正有）【課題】凹部内にはんだ層の切断屑が溜まってしまうことを抑制し、所望の形状のはんだフィレットを形成できる半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体装置ＳＤ１のリードＬ１には、その先端面下部から裏面に亘って凹部ＣＰ１が形成されていて、少なくともリードＬ１の裏面に形成されたはんだ層ＳＤＬ２と凹部ＣＰ１内に形成されたはんだ層ＳＤＬ１とを有し、リードＬ１の裏面におけるはんだ層ＳＤＬ２の厚さよりも、凹部ＣＰ１内におけるはんだ層ＳＤＬ１の厚さの方が厚くなる構造となっている。【選択図】図１
2014236168.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極を有する半導体チップと、
前記半導体チップの一方の面が片面に接続されているチップ接続部と、
前記半導体チップの複数の電極にそれぞれ電気的に接続されている複数のリードと、
前記半導体チップと前記複数のリードとを封止している封止樹脂と、
を有し、
前記複数のリードの各々の裏面は、前記封止樹脂の裏面から露出し、
前記複数のリードの各々の先端面は、前記封止樹脂の側面から露出し、
前記複数のリードの各々には、その先端面下部から裏面に亘って凹部が形成され、
少なくとも前記凹部内と前記リードの裏面とに形成されたはんだ層を有し、
前記リードの裏面における前記はんだ層の厚さよりも、前記凹部内における前記はんだ層の厚さの方が厚い半導体装置。
【請求項２】
前記凹部における前記はんだ層の下面は、その全面に亘って、前記リードの裏面と面一であるか又はそれよりも下に位置する請求項１に記載の半導体装置。
【請求項３】
前記凹部の上下寸法は、前記リードの先端において最も大きく、
前記凹部において最も上下寸法が大きい部分における前記はんだ層の下面が、前記リードの裏面よりも下に位置している請求項１に記載の半導体装置。
【請求項４】
前記凹部内の前記はんだ層が、前記リードの延在方向に対して直交する断面において、下に凸形状である請求項１に記載の半導体装置。
【請求項５】
前記リードの裏面の前記はんだ層が、前記リードの延在方向に対して直交する断面において、下に凸形状である請求項１に記載の半導体装置。
【請求項６】
前記チップ接続部の裏面は、前記封止樹脂の裏面から露出し、
前記チップ接続部の裏面にも前記はんだ層が形成され、
前記チップ接続部の裏面における前記はんだ層の厚さよりも、前記凹部における前記はんだ層の厚さの方が厚い請求項１に記載の半導体装置。
【請求項７】
前記リードの裏面における前記はんだ層の最大厚さが、前記チップ接続部の裏面における前記はんだ層の最大厚さよりも厚い請求項６に記載の半導体装置。
【請求項８】
前記リードにおける前記凹部の形成領域以外の部分と、前記チップ接続部と、の少なくとも何れか一方が、薄肉部を有し、
前記薄肉部の肉厚よりも、前記リードにおける前記凹部の形成領域の肉厚が厚い請求項１に記載の半導体装置。
【請求項９】
前記凹部は、前記リードの幅方向における２つの側面から離間した位置に形成されている請求項１に記載の半導体装置。
【請求項１０】
前記凹部内の前記はんだ層の先端面を含む前記リードの先端面と、前記封止樹脂の側面と、が互いに面一である請求項１に記載の半導体装置。
【請求項１１】
前記凹部内の前記はんだ層の先端面を含む前記リードの先端面は切断端面である請求項１０に記載の半導体装置。
【請求項１２】
前記リードの裏面における前記はんだ層の厚さは、当該半導体装置の平面視における外周側ほど厚い請求項１に記載の半導体装置。
【請求項１３】
チップ接続部と、裏面に凹部が形成されている複数のリードと、を有するリードフレームを準備する工程と、
複数の電極を有する半導体チップの一方の面を前記チップ接続部の片面に接続する工程と、
前記半導体チップの複数の電極と前記複数のリードとをそれぞれ電気的に接続する工程と、
前記複数のリードの裏面が封止樹脂の裏面から露出するように、前記複数のリードと前記半導体チップとを封止樹脂により封止する工程と、
少なくとも前記リードの裏面と前記凹部内とにはんだ層を形成する工程と、
前記はんだ層をリフローさせる工程と、
切断により半導体装置を個片化する工程と、
を有し、
前記半導体装置を個片化する工程では、前記凹部の位置で前記複数のリードと前記凹部内の前記はんだ層とを切断することにより、前記複数のリードの各々の切断端面である先端面を前記封止樹脂の側面から露出させるとともに、前記複数のリードの各々の凹部内のはんだ層を封止樹脂の側面から露出させる半導体装置の製造方法。
【請求項１４】
前記封止する工程は、前記リードフレームの裏面をシートにより覆った状態で行う請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記はんだ層をリフローさせた後で、前記個片化する工程を行う請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記はんだ層を形成する工程は、印刷により行う請求項１３に記載の半導体装置の製造方法。
【請求項１７】
前記印刷はマスクを介して行う請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記マスクにおける前記チップ接続部と対応する領域には複数の開口が形成され、
前記はんだ層を形成する工程では、前記チップ接続部に対し、前記複数の開口を介して、複数の島状のはんだ層を形成する請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記はんだ層は、液相線温度が２７０℃以下の金属からなる請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、リードフレームを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏ  Ｌｅａｄ  Ｐａｃｋａｇｅ）型などの半導体装置においては、リードと実装基板との接合部に所望の形状のはんだフィレットが形成されているか否かを判定することによって、実装基板への実装信頼性の確認を行う場合がある。
【０００３】
特許文献１、２には、リードの先端の切断面において実装面側となる部分に凹部を形成し、且つ、その凹部にめっきによりはんだ層を形成することによって、リードの先端面におけるはんだの濡れ性を改善し、所望のはんだフィレットを形成できるようにする技術が記載されている。
【０００４】
特許文献１の技術では、樹脂封止工程の後で、凹部にはんだ層を形成し、その後、ブレードダイシングなどの方法によりリードの先端を切断する。
【０００５】
特許文献２の技術では、樹脂封止工程の前に、凹部にはんだ層を形成し、樹脂封止後にブレードダイシングなどの方法によりリードの先端を切断する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９１２４０号公報
【特許文献２】特開２０１１−７７２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者等は、特許文献１、２の技術における以下の技術的課題を見出した。
【０００８】
特許文献１、２の技術では、凹部の内面にはんだ層が形成された状態でブレードダイシングによりリードの先端を切断すると、はんだ層の切断屑が凹部内に溜まってしまい、短絡などの不具合の原因となるとともに、所望の形状のはんだフィレットが形成されにくくなる。
【０００９】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、半導体装置のリードには、その先端面下部から裏面に亘って凹部が形成され、少なくともリードの裏面と凹部内とに形成されたはんだ層を有する。リードの裏面におけるはんだ層の厚さよりも、凹部内におけるはんだ層の厚さの方が厚い。
【発明の効果】
【００１１】
前記一実施の形態によれば、凹部内にはんだ層の切断屑が溜まってしまうことを抑制できるとともに、所望の形状のはんだフィレットが形成されやすくすることができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る半導体装置の模式的な断面図である。
【図２】実施形態に係る半導体装置の製造方法に用いられるリードフレームの模式図である。
【図３】実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図４】実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図５】実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図６】実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図７】実施形態に係る半導体装置の製造方法を説明するための模式的な断面図である。
【図８】実施形態に係る半導体装置の製造方法を説明するための模式的な裏面図である。
【図９】マスクの平面形状を示す模式的な裏面図である。
【図１０】実施形態に係る半導体装置を実装基板上に実装した状態でのはんだフィレットの形状を示す模式的な断面図である。
【図１１】実施形態に係る半導体装置の製造方法に用いられるリードフレームを示す図である。
【図１２】図１１に示すリードフレームを用いて半導体装置を製造する際にダイシングされる領域を示す断面図である。
【図１３】リードフレームの変形例を示す模式的な断面図である。
【図１４】はんだ層の形状のバリエーションを説明するための図である。
【図１５】はんだ層の形状のバリエーションを説明するための図である。
【図１６】はんだ層の形状のバリエーションを説明するための図である。
【図１７】リードの先端面の形状のバリエーションを説明するための図である。
【図１８】はんだ層の厚みの分布の例を示す模式的な断面図である。
【図１９】リードにおける凹部の形成領域の肉厚と、それ以外の薄肉部の肉厚との関係の例を示す断面図である。
【図２０】マスクの変形例を説明するための模式的な平面図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。
【００１４】
図１は実施形態に係る半導体装置ＳＤ１の模式的な断面図である。なお、図１は、例えば、半導体装置ＳＤ１の互いに対向する２つの側面（半導体装置ＳＤ１の４つの側面ＳＳ１のうち図１の手前側及び奥の２つの側面ＳＳ１）と平行な断面であり、且つ、これら２つの側面の中間位置に最も近いリードＬ１の幅方向における中心を通る断面であるものとする。また、図２（ｂ）、図３乃至図７、図１１（ｃ）、図１２、図１３、図１４（ａ）、図１５（ａ）、図１８、図１９の各々についても、図１と同等の位置の断面であるものとする。
【００１５】
本実施形態に係る半導体装置ＳＤ１は、半導体チップＳＣ１と、チップ接続部ＣＦＰ１と、複数のリードＬ１と、封止樹脂ＥＲ１と、を有する。半導体チップＳＣ１は、複数の電極Ｅ１を有する。チップ接続部ＣＦＰ１の片面（図１の上面）には、半導体チップＳＣ１の一方の面（図１の下面）が接続されている。複数のリードＬ１は、半導体チップＳＣ１の複数の電極Ｅ１にそれぞれ電気的に接続されている。封止樹脂ＥＲ１は、半導体チップＳＣ１と複数のリードＬ１とを封止している。複数のリードＬ１の各々の裏面（図１における下側の面）は、封止樹脂ＥＲ１の裏面から露出している。複数のリードＬ１の各々の先端面は、封止樹脂ＥＲ１の側面ＳＳ１から露出している。複数のリードＬ１の各々には、その先端面下部から裏面に亘って凹部ＣＰ１が形成されている。半導体装置ＳＤ１は、更に、少なくとも凹部ＣＰ１内とリードＬ１の裏面とに形成されたはんだ層（はんだ層ＳＤＬ１、ＳＤＬ２）を有する。リードＬ１の裏面におけるはんだ層ＳＤＬ２の厚さよりも、凹部ＣＰ１内におけるはんだ層ＳＤＬ１の厚さの方が厚い。以下、詳細に説明する。
【００１６】
半導体装置ＳＤ１は、例えば、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔｐａｃｋ  Ｎｏ  Ｌｅａｄ）と称される片面封止型の半導体装置である。
【００１７】
半導体チップＳＣ１は、例えば銀ペーストなどの接着層ＢＬ１を介してチップ接続部ＣＦＰ１上に接続されている。電極Ｅ１は、半導体チップＳＣ１におけるチップ接続部ＣＦＰ１とは反対側の面に形成されている。電極Ｅ１とリードＬ１とは、ワイヤＷ１を介してワイヤボンディングされることによって相互に電気的に接続されている。封止樹脂ＥＲ１は、チップ接続部ＣＦＰ１、半導体チップＳＣ１、複数のリードＬ１及びワイヤＷ１を封止している。
【００１８】
はんだ層ＳＤＬ２は、リードＬ１の裏面（凹部ＣＰ１の形成領域は除く）に形成されたはんだ層である。
【００１９】
例えば、凹部ＣＰ１におけるはんだ層ＳＤＬ１の下面は、その全面に亘って、リードＬ１の裏面と面一であるか又はそれよりも下に位置している。すなわち、例えば、はんだ層ＳＤＬ１は、凹部ＣＰ１内に完全に充填されている。
【００２０】
例えば、凹部ＣＰ１の上下寸法は、リードＬ１の先端において最も大きい。そして、凹部ＣＰ１において最も上下寸法が大きい部分（つまりリードＬ１の先端）におけるはんだ層ＳＤＬ１の下面が、リードＬ１の裏面よりも下に位置している。
【００２１】
チップ接続部ＣＦＰ１の裏面（図１の下面）は、封止樹脂ＥＲ１の裏面から露出している。チップ接続部ＣＦＰ１の裏面にもはんだ層（はんだ層ＳＤＬ３）が形成されている。チップ接続部ＣＦＰ１の裏面におけるはんだ層ＳＤＬ３の厚さよりも、凹部ＣＰ１におけるはんだ層ＳＤＬ１の厚さの方が厚い。
【００２２】
凹部ＣＰ１内のはんだ層ＳＤＬ１の先端面を含むリードＬ１の先端面と、封止樹脂ＥＲ１の側面ＳＳ１と、が互いに面一となっている。更に、凹部ＣＰ１内のはんだ層ＳＤＬ１の先端面を含むリードＬ１の先端面は切断端面である。
【００２３】
リードＬ１の表側の面（凹部ＣＰ１が形成されているのとは反対側の面）には、凹部ＣＰ２が形成されていることが好ましい一例である。これにより、リードＬ１と封止樹脂ＥＲ１との界面の剥離を抑制することができる。凹部ＣＰ２は、凹部ＣＰ１よりもリードＬ１の基端側（チップ接続部ＣＦＰ１側）に形成されている。
【００２４】
はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３は、液相線温度が２７０℃以下の金属からなることが好ましい。これにより、封止樹脂ＥＲ１の形成後にはんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３をリフローさせても、封止樹脂ＥＲ１に与える熱ストレスを抑制することができる。
はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３としては、例えば、以下に列挙するものが挙げられる。
（１）ＳｎとＡｇとＣｕとからなるもの。例えば、Ｓｎ３．０Ａｇ０．５Ｃｕ、Ｓｎ３．９Ａｇ０．６Ｃｕ、Ｓｎ３．８Ａｇ０．７Ｃｕ、Ｓｎ０．３Ａｇ０．７Ｃｕ、Ｓｎ１．０Ａｇ０．７Ｃｕなど。
（２）ＳｎとＢｉとからなるもの。例えば、Ｓｎ５８Ｂｉ（固相線温度／液相線温度：１３９℃／１４１℃）など。
（３）ＳｎとＢｉとＡｇとからなるもの。例えば、Ｓｎ５７Ｂｉ１Ａｇ（固相線温度／液相線温度：１３９℃／２０４℃）など。
（４）ＳｎとＡｇとＣｕとＮｉとからなるもの。例えば、Ｓｎ１．２Ａｇ０．５Ｃｕ０．０５Ｎｉなど。
（５）Ｓｎからなるもの。または、Ｓｎを主成分とする合金からなるもの。
上記（２）、（３）のはんだ材料は、溶融温度が低い低融点はんだであるため、パッケージ組み立て時の熱ストレスを低く抑えることができる。また実装基板への実装時のリフロー温度を高く設定できないような用途に有効である。
また、上記のＳｎ０．３Ａｇ０．７Ｃｕ、Ｓｎ１．０Ａｇ０．７Ｃｕ、Ｓｎ１．２Ａｇ０．５Ｃｕ０．０５Ｎｉなどは、低Ａｇ系はんだと呼ばれ、Ａｇの含有比率が低いため低コスト化が可能である他、更に耐落下衝撃性に優れていることより携帯機器等に好適に採用される。
【００２５】
図２は実施形態に係る半導体装置の製造方法に用いられるリードフレームＬＦ１の模式図である。このうち図２（ａ）は裏面図である。図２（ａ）においては、凹部ＣＰ１及びハーフエッチによる薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３の配置を分かりやすくするため、凹部ＣＰ１及び薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３にハッチングを施している。図２（ｂ）は図２（ａ）のＡ−Ａ線に沿った断面図である。
【００２６】
リードフレームＬＦ１は、チップ接続部ＣＦＰ１と、チップ接続部ＣＦＰ１の周囲に配置された枠部ＦＰ１と、吊りリードＳＰ１と、リードＬ１と、を有する。
【００２７】
チップ接続部ＣＦＰ１は、タブなどと称される部位であり、例えば矩形状に形成されている。吊りリードＳＰ１は、チップ接続部ＣＦＰ１の４隅にそれぞれ対応して配置されている。吊りリードＳＰ１の一端は、チップ接続部ＣＦＰ１に接続され、他端は枠部ＦＰ１に接続されている。
【００２８】
チップ接続部ＣＦＰ１の４辺の各々に対応して、複数ずつのリードＬ１が配置されている。
【００２９】
枠部ＦＰ１は、チップ接続部ＣＦＰ１の４辺の各々に沿って延在するタイバーＴＢ１を含んで構成されている。各タイバーＴＢ１は、チップ接続部ＣＦＰ１の一辺に沿って並ぶ複数のリードＬ１を相互に繋げている。
【００３０】
タイバーＴＢ１を間に挟んで一直線上に配置された２つのリードＬ１が、タイバーＴＢ１により相互に接続されている。
【００３１】
リードフレームＬＦ１の裏面には、上記の凹部ＣＰ１が形成されている。凹部ＣＰ１は、リードＬ１からタイバーＴＢ１に跨る位置に形成されている。本実施形態の場合、互いに一直線上に配置され且つタイバーＴＢ１により相互に接続されている２つのリードＬ１の各々に対応して、１つずつの凹部ＣＰ１が形成されている。
【００３２】
更に、チップ接続部ＣＦＰ１の周縁部と、リードＬ１の基端部（チップ接続部ＣＦＰ１側の端部）と、吊りリードＳＰ１と、枠部ＦＰ１（タイバーＴＢ１を除く）には、それぞれ薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３、ＨＥＰ４が形成されている。
【００３３】
凹部ＣＰ１、薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３、ＨＥＰ４は、所定のマスク（図示略）を介して、リードフレームＬＦ１の裏面側からハーフエッチを行うことによって形成されている。
【００３４】
リードフレームＬＦ１の表側の面には、上記の凹部ＣＰ２が形成されている。凹部ＣＰ２は、所定のマスク（図示略）を介して、リードフレームＬＦ１の表側からハーフエッチを行うことによって形成されている。
【００３５】
図２（ａ）に示すように、凹部ＣＰ１は、リードＬ１の幅方向における２つの側面ＳＳ２、ＳＳ３から離間した位置に形成されている。
【００３６】
１枚のリードフレームＬＦ１から、複数の半導体装置ＳＤ１を作製することができるようになっている。リードフレームＬＦ１は、当該リードフレームＬＦ１から作製される各半導体装置ＳＤ１と対応して、それぞれチップ接続部ＣＦＰ１と、吊りリードＳＰ１と、リードＬ１とを有している。
【００３７】
次に、本実施形態に係る半導体装置の製造方法を説明する。図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）、図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）及び図７は、この製造方法の一連の工程を示す断面図である。
【００３８】
この製造方法は、以下の１）〜７）の工程を有する。
１）チップ接続部ＣＦＰ１と、裏面に凹部ＣＰ１が形成されている複数のリードＬ１と、を有するリードフレームＬＦ１を準備する工程
２）複数の電極Ｅ１を有する半導体チップＳＣ１の一方の面をチップ接続部ＣＦＰ１の片面に接続する工程
３）半導体チップＳＣ１の複数の電極Ｅ１と複数のリードＬ１とをそれぞれ電気的に接続する工程
４）複数のリードＬ１の裏面が封止樹脂ＥＲ１の裏面から露出するように、複数のリードＬ１と半導体チップＳＣ１とを封止樹脂ＥＲ１により封止する工程
５）少なくとも凹部ＣＰ１内とリードＬ１の裏面とにはんだ層ＳＤＬ１、ＳＤＬ２を形成する工程
６）はんだ層ＳＤＬ１、ＳＤＬ２をリフローさせる工程
７）切断により半導体装置ＳＤ１を個片化する工程
このうち、半導体装置ＳＤ１を個片化する工程では、凹部ＣＰ１の位置で複数のリードＬ１と凹部ＣＰ１内のはんだ層ＳＤＬ１とを切断する。これにより、複数のリードＬ１の各々の切断端面である先端面を封止樹脂ＥＲ１の側面ＳＳ１から露出させるとともに、複数のリードＬ１の各々の凹部ＣＰ１内のはんだ層ＳＤＬ１を封止樹脂ＥＲ１の側面ＳＳ１から露出させる。
【００３９】
先ず、たとえば以下の手順により半導体チップＳＣ１を作製する。
先ず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次に、半導体基板において素子形成領域に位置する部分に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００４０】
次に、半導体基板において素子形成領域に位置する部分に、ソース及びドレインのエクステンション領域を形成する。次にゲート電極の側壁にサイドウォールを形成する。次に、半導体基板において素子形成領域に位置する部分に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
【００４１】
次に、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。最上層の配線層には、電極パッド（つまり上記電極Ｅ１）が形成される。次に、多層配線層上に、保護絶縁膜（パッシベーション膜）を形成する。保護絶縁膜には、電極パッド上に位置する開口が形成される。
【００４２】
その後、ウェハを個片化することにより、半導体チップＳＣ１が得られる。
【００４３】
一方、上述のようなリードフレームＬＦ１を準備する。
【００４４】
図３（ａ）に示すように、リードフレームＬＦ１の裏面にサポートテープ（シート）ＳＰＴ１を貼り付ける。そして、リードフレームＬＦ１のチップ接続部ＣＦＰ１の片面に対して、例えばＡｇペーストなどの接着層ＢＬ１を介して半導体チップＳＣ１の一方の面を接着固定する。
【００４５】
次に、図３（ｂ）に示すように、半導体チップＳＣ１の電極Ｅ１とリードＬ１とをワイヤＷ１を介して相互に電気的に接続する（ワイヤボンディングを行う）。
【００４６】
次に、図４（ａ）に示すように、絶縁性樹脂からなる封止樹脂ＥＲ１によって、リードフレームＬＦ１、半導体チップＳＣ１及びワイヤＷ１を封止する。ここで、複数の半導体装置ＳＤ１と対応する領域を一括して封止する。
【００４７】
このとき、リードフレームＬＦ１の裏面がサポートテープＳＰＴ１により覆われている。すなわち、リードフレームＬＦ１の裏面をサポートテープＳＰＴ１により覆った状態で封止樹脂ＥＲ１による封止を行う。しかも、上記のように、凹部ＣＰ１は、リードＬ１の幅方向における２つの側面ＳＳ２、ＳＳ３から離間した位置に形成されている。このため、凹部ＣＰ１内に樹脂が入り込んでしまうことを抑制することができる。
【００４８】
次に、図４（ｂ）に示すように、リードフレームＬＦ１からサポートテープＳＰＴ１を除去する。
【００４９】
図８は、この段階でのリードフレームＬＦ１及び封止樹脂ＥＲ１の裏面側を示す裏面図である。図８においては、凹部ＣＰ１の形成領域を分かりやすくするため、凹部ＣＰ１にハッチングを施している。
【００５０】
ここで、封止の際に薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３とサポートテープＳＰＴ１との間には隙間が存在するため、薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３の裏面側には樹脂が入り込む。このため、図８の段階では、薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３の裏面側は封止樹脂ＥＲ１により覆われている。
【００５１】
次に、図５（ａ）に示すように、リードフレームＬＦ１の裏面側に、ステンシルなどと称されるマスクＭＳＫ１を配置する。
【００５２】
図９はマスクＭＳＫ１の平面形状を示す図（裏面図）である。
図５（ａ）及び図９に示すように、マスクＭＳＫ１には、はんだ層の形成領域と対応する複数の開口ＯＰ１及び複数の開口ＯＰ２が形成されている。図９においては、マスクＭＳＫ１の実体部（開口ＯＰ１、ＯＰ２以外の部分）にハッチングを施している。
【００５３】
ここで、マトリクス状に互いに近接して配置された複数の開口ＯＰ１は、１つのチップ接続部ＣＦＰ１と対応している。また、各開口ＯＰ２は、タイバーＴＢ１を間に挟んで一直線上に接続された２つのリードＬ１と対応している。
【００５４】
次に、図５（ｂ）に示すように、マスクＭＳＫ１を介してはんだペーストＳＤＰ１をリードフレームＬＦ１の裏面に印刷する。より具体的には、チップ接続部ＣＦＰ１の裏面と、リードＬ１の裏面とにはんだペーストＳＤＰ１を印刷する。はんだペーストＳＤＰ１の組成は、例えば、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の組成として上述したもの（上記（１）〜（５）に列挙したもの）である。
【００５５】
このように、はんだ層を形成する工程は、印刷により行う。また、この印刷はマスクＭＳＫ１を介して行う。
【００５６】
また、マスクＭＳＫ１におけるチップ接続部ＣＦＰ１の裏面と対応する領域には複数の開口ＯＰ１が形成されている。そして、はんだ層を形成する工程では、チップ接続部ＣＦＰ１の裏面に対し、複数の開口ＯＰ１を介して、複数の島状のはんだ層（はんだペーストＳＤＰ１）を形成する。これにより、チップ接続部ＣＦＰ１の裏面の中央部においてはんだ層がスキージにより掻き取られてはんだ層の層厚が不足してしまうことを抑制できる。
【００５７】
次に、図６（ａ）に示すように、マスクＭＳＫ１をリードフレームＬＦ１の裏面側から除去する。
【００５８】
次に、図６（ｂ）に示すように、はんだペーストＳＤＰ１をその液相線温度以上に加熱することによって、はんだペーストＳＤＰ１を構成する材料を溶融させる（はんだ層のリフローを行う）。これにより、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を形成する。
【００５９】
ここで、チップ接続部ＣＦＰ１の裏面に形成された複数の島状のはんだペーストＳＤＰ１がリフローによって周りに濡れ広がることによりはんだ層ＳＤＬ３が形成されるので、はんだ層ＳＤＬ３の層厚は、はんだ層ＳＤＬ２の層厚よりも薄くなる。
【００６０】
次に、図７に示すように、隣り合う半導体装置ＳＤ１どうしの境界部をブレードダイシングなどの方法により切断することによって、各半導体装置ＳＤ１を個片化する。こうして、半導体装置ＳＤ１が得られる。
【００６１】
ここでの切断は、タイバーＴＢ１に沿って行う。タイバーＴＢ１は切断により削られて除去されるため、製品の半導体装置ＳＤ１にはタイバーＴＢ１は残留しない。また、この切断により、タイバーＴＢ１を間に挟んで一直線上に接続された２つのリードＬ１は相互に分割される。ここで、本実施形態の場合、互いに一直線上に配置され且つタイバーＴＢ１により相互に接続されている２つのリードＬ１と対応する２つの凹部ＣＰ１間に跨る領域をダイシングする。
【００６２】
図１０は本実施形態に係る半導体装置ＳＤ１を実装基板ＭＢ１上に実装した状態でのはんだフィレットＳＤＦ１の形状を示す模式的な断面図である。
【００６３】
はんだフィレットＳＤＦ１は、実装時に、はんだ層ＳＤＬ１と、実装基板ＭＢ１側に予め形成されているはんだと、がリフローすることによって形成される。或いは、はんだフィレットＳＤＦ１は、実装時に、はんだ層ＳＤＬ１がリフローすることによって形成される。本実施形態では、リードＬ１の先端面におけるはんだの濡れ性が良好となるため、図１０に示すように、所望の形状のはんだフィレットＳＤＦ１を容易に形成することができる。
【００６４】
図１１は実施形態に係る半導体装置の製造方法に用いられるリードフレームＬＦ１のより正確な形状を示す図であり、このうち図１１（ａ）は裏面図、図１１（ｂ）は平面図、図１１（ｃ）は図１１（ｂ）のＡ−Ａ線に沿った断面図である。図１１（ａ）においては、図２（ａ）と同様に、凹部ＣＰ１及び薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３にハッチングを施している。また、図１１（ｂ）においては、凹部ＣＰ２にハッチングを施している。
【００６５】
図１２は、図１１に示すリードフレームＬＦ１を用いて半導体装置ＳＤ１を製造する際にダイシングされる領域Ｒ１を示す断面図である。
【００６６】
図１２に示すように、凹部ＣＰ１と凹部ＣＰ２とは、平面視において互いに重ならない位置に形成されていることが好ましい一例である。ただし、図２（ｂ）に示すように、凹部ＣＰ１と凹部ＣＰ２との一部分ずつが平面視において互いに重なっていても良い。ただし、凹部ＣＰ２は、ブレードダイシングなどによる切断ラインにかからない位置に配置されていることが好ましい。
【００６７】
以上のような実施形態によれば、リードに形成された凹部ＣＰ１内と、リードＬ１の裏面と、に形成されたはんだ層ＳＤＬ１、ＳＤＬ２を有し、リードＬ１の裏面におけるはんだ層ＳＤＬ２の厚さよりも、凹部ＣＰ１内におけるはんだ層ＳＤＬ１の厚さの方が厚い。よって、リードＬ１の先端面におけるはんだの濡れ性が良好となるため、所望の形状のはんだフィレットＳＤＦ１を容易に形成できるようにすることができる。また、凹部ＣＰ１内にはんだ層ＳＤＬ１が厚く形成されているため、半導体装置ＳＤ１の製造過程において、リードＬ１の先端位置をブレードダイシングなどによって切断する際に、凹部ＣＰ１内に切断屑が溜まってしまうことを抑制することができる。よって、凹部ＣＰ１内の洗浄工程が不要である。
【００６８】
ここで、特許文献１の技術についてより詳しく説明する。特許文献１の技術では、樹脂封止工程の際に凹部内に封止樹脂が充填されることを避けるためにリードの側面から離間した位置に凹部を形成するか、又は、樹脂封止工程にて凹部内に充填された封止樹脂をはんだ層の形成前に除去する。
【００６９】
特許文献１の技術において、凹部の内面にめっきによりはんだ層が形成された状態でブレードダイシングによりリードの先端を切断する場合、はんだ層の切断屑が凹部内に溜まってしまい、短絡などの不具合の原因となるとともに、所望の形状のはんだフィレットが形成されにくくなる。このため、はんだ層の切断屑を除去するために専用の洗浄工程などが必要となるが、はんだ層の形成後に強い洗浄を行うことによりはんだ層の品質が低下する懸念がある。
【００７０】
これに対し、本実施形態では、上述のように、凹部ＣＰ１内に切断屑が溜まってしまうことを抑制できるとともに、所望のはんだフィレットを容易に形成することができる。
【００７１】
また、特許文献２の技術では、樹脂封止の形成前にはんだ層を形成するため、はんだ層の材料として、液相線温度が封止樹脂の融点未満のものを用いる必要があり、はんだ層の材料に制約がある。
【００７２】
これに対し、本実施形態では、封止樹脂ＥＲ１の形成後にはんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を形成するため、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の材料として、液相線温度が封止樹脂ＥＲ１の融点以上のものも用いることができ、はんだ層の材料の制約を緩和できる。
【００７３】
また、本実施形態では、凹部ＣＰ１におけるはんだ層ＳＤＬ１の下面が、その全面に亘って、リードＬ１の裏面と面一であるか又はそれよりも下に位置することにより、リードＬ１の先端面におけるはんだの濡れ性を一層良好にできるとともに、凹部ＣＰ１内に切断屑が溜まってしまうことを一層抑制することができる。
【００７４】
或いは、凹部ＣＰ１の上下寸法が、リードＬ１の先端において最も大きく、凹部ＣＰ１において最も上下寸法が大きい部分（つまりリードＬ１の先端）におけるはんだ層ＳＤＬ１の下面が、リードＬ１の裏面よりも下に位置している。このことによっても、リードＬ１の先端面におけるはんだの濡れ性を一層良好にできるとともに、凹部ＣＰ１内に切断屑が溜まってしまうことを一層抑制することができる。
【００７５】
ここで、特許文献２の技術についてより詳しく説明する。特許文献２の技術では、凹部に封止樹脂が充填されるため、樹脂封止工程の後で、凹部内の封止樹脂を除去することによって凹部内のはんだ層を露出させる工程を行う必要がある。
【００７６】
これに対し、本実施形態では、凹部ＣＰ１は、リードＬ１の幅方向における２つの側面から離間した位置に形成されているので、封止樹脂ＥＲ１を形成する際に、凹部ＣＰ１内に樹脂が入り込んでしまうことを抑制できる。
【００７７】
特に、リードフレームＬＦ１の裏面にサポートテープＳＰＴ１を貼り付けた状態で、封止樹脂ＥＲ１を形成することにより、凹部ＣＰ１内に樹脂が入り込んでしまうことをより確実に抑制できる。また、リードフレームＬＦ１の裏面をサポートテープＳＰＴ１で覆うことにより、樹脂バリの発生を抑制できる。
【００７８】
また、凹部ＣＰ１内のはんだ層ＳＤＬ１の先端面を含むリードＬ１の先端面と、封止樹脂ＥＲ１の側面ＳＳ１と、が互いに面一である。よって、半導体装置ＳＤ１を収容するトレー内におけるはんだ屑の発生や、半導体装置ＳＤ１の搬送中におけるはんだ屑の発生を抑制できる。更に、外力によるリードＬ１の変形を抑制することができる。
【００７９】
また、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３（はんだペーストＳＤＰ１）の形成後にリフローを行うので、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の下面を容易に下に凸形状とすることができる（図１４〜図１６参照）。特に、リードＬ１の平坦な裏面に形成されるＳＤＬ２、ＳＤＬ３については、より確実に下に凸形状とすることができる。よって、リードＬ１、チップ接続部ＣＦＰ１を確実に実装基板の端子に接続することができる。
【００８０】
また、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を形成する工程を印刷により行うことによって、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を構成する金属材料の組成を問わずに、容易にはんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を形成することができる。例えば、３種類以上の金属材料により構成された（つまり３元系以上の）はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３であっても、容易に形成することができる。更に、下に凸の突起形状のはんだ層ＳＤＬ１、ＳＤＬ２（突起電極）を容易に形成でき、実装時のスタンドオフを確保することができる。
【００８１】
また、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の印刷は、マスクＭＳＫ１を介して行うので、開口ＯＰ１、ＯＰ２の開口寸法及びマスクＭＳＫ１の厚みを適宜設定することによって、リードフレームＬＦ１の裏面に付着するはんだの量を領域毎に容易に調節することができる。
【００８２】
また、マスクＭＳＫ１におけるチップ接続部ＣＦＰ１と対応する領域には複数の開口ＯＰ１が形成され、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を形成する工程では、チップ接続部ＣＦＰ１に対し、複数の開口ＯＰ１を介して、複数の島状のはんだ層を形成する。よって、各開口ＯＰ１どうしの間隔と、複数の開口ＯＰ１が形成される領域の範囲を適宜に設定することにより、チップ接続部ＣＦＰ１に形成されるはんだ層ＳＤＬ３の厚み及び形成範囲を調節することができる。
【００８３】
次に、リードフレームＬＦ１の変形例を説明する。
図１３はリードフレームＬＦ１の変形例を示す模式的な断面図である。上記においては、互いに一直線上に配置され且つタイバーＴＢ１により相互に接続されている２つのリードＬ１の各々に対応して、１つずつの凹部ＣＰ１がそれぞれ形成されている。これに対して、図１３に示す変形例では、互いに一直線上に配置され且つタイバーＴＢ１により相互に接続されている２つのリードＬ１間に、１つの凹部ＣＰ１が跨って形成されている。図１３に示すように、ブレードダイシングなどによる切断時には、凹部ＣＰ１が２つに分断されるように、凹部ＣＰ１の中央部にて切断を行う（図１３の領域Ｒ１にて切断する）。図１３の変形例によっても、実施形態と同様の効果が得られる。
【００８４】
次に、はんだ層ＳＤＬ１及びＳＤＬ２の形状のバリエーションを説明する。
図１４及び図１５は、はんだ層ＳＤＬ１、ＳＤＬ２の形状のバリエーションを説明するための図である。このうち図１４（ａ）及び図１５（ａ）は、半導体装置ＳＤ１をリードＬ１の延在方向に沿ってリードＬ１の中心にて切断した断面図（図２（ｂ）と同じ位置での断面図）である。図１４（ｂ）、図１４（ｃ）、図１５（ｂ）及び図１５（ｃ）の各々は、リードＬ１の延在方向に対して直交する断面図である。このうち図１４（ｂ）及び図１５（ｂ）は図１４（ａ）及び図１５（ａ）の切断位置Ｃ１での断面図、図１４（ｃ）及び図１５（ｃ）は図１４（ａ）及び図１５（ａ）の切断位置Ｃ２での断面図である。図１４及び図１５は、凹部ＣＰ１が図１３に示すような形状の場合を例示している。また、上記においては、リードＬ１の表側の面に凹部ＣＰ２が形成されている例を説明したが、図１４及び図１５は、凹部ＣＰ２が形成されていない例を示している。また、図１４及び図１５の例では、図２の例とは異なり、リードＬ１の中心にも薄肉部ＨＥＰ２が形成されている。
【００８５】
先ず、図１４の例を説明する。この場合、図１４（ａ）及び図１４（ｃ）に示すように、凹部ＣＰ１内のはんだ層ＳＤＬ１は、リードＬ１の延在方向に対して直交する断面において、下に凸形状とはなっていない。ただし、その断面において、はんだ層ＳＤＬ１の厚みは、リードＬ１の幅方向における中央部ほど厚くなっている。これにより、凹部ＣＰ１内に切断屑が入り込んでしまうことを抑制することができる。
【００８６】
一方、図１４（ａ）及び図１４（ｂ）に示すように、リードＬ１の裏面のはんだ層ＳＤＬ２は、リードＬ１の延在方向に対して直交する断面において、下に凸形状となっている。また、その断面において、はんだ層ＳＤＬ２の厚みは、リードＬ１の幅方向における中央部ほど厚くなっている。これらにより、実装基板側の端子に形成されたはんだの量にバラツキがあったとしても、オープン不良の発生を抑制することができる。
【００８７】
次に、図１５の例を説明する。この場合も、図１５（ａ）及び図１５（ｂ）に示すように、リードＬ１の裏面のはんだ層ＳＤＬ２が、リードＬ１の延在方向に対して直交する断面において、下に凸形状となっている。また、その断面において、はんだ層ＳＤＬ２の厚みは、リードＬ１の幅方向における中央部ほど厚くなっている。これらにより、オープン不良の発生を抑制することができる。
【００８８】
また、図１５（ａ）及び図１５（ｃ）に示すように、凹部ＣＰ１内のはんだ層ＳＤＬ１も、リードＬ１の延在方向に対して直交する断面において、下に凸形状となっている。これにより、凹部ＣＰ１内に切断屑が入り込んでしまうことを一層良好に抑制することができる。更に、その断面において、はんだ層ＳＤＬ１の厚みは、リードＬ１の幅方向における中央部ほど厚くなっている。これらにより、実装基板への実装時におけるオープン不良の発生を一層良好に抑制することができる。
【００８９】
図１６は、はんだ層ＳＤＬ１、ＳＤＬ２の形状の他のバリエーションを説明するための図である。図１６（ａ）、（ｂ）、（ｃ）及び（ｄ）の各々は、リードＬ１の延在方向に対して直交する断面図である。このうち図１６（ａ）及び（ｃ）は、図１４（ａ）の切断位置Ｃ１に相当する位置での断面図であり、図１６（ｂ）及び（ｄ）は、図１４（ａ）の切断位置Ｃ２に相当する位置での断面図である。
【００９０】
図１６（ａ）、（ｂ）、（ｃ）及び（ｄ）は、リードＬ１の底面（裏面）が封止樹脂ＥＲ１の底面（裏面）よりも上に位置する例を示している。このうち図１６（ａ）及び（ｂ）の例では、リードＬ１の延在方向に対して直交する断面におけるはんだ層ＳＤＬ１、ＳＤＬ２の底面の端部ＥＰ２、ＥＰ１が、封止樹脂ＥＲ１の底面（裏面）よりも上に位置している。また、図１６（ｃ）及び（ｄ）の例では、リードＬ１の延在方向に対して直交する断面におけるはんだ層ＳＤＬ１、ＳＤＬ２の底面の端部ＥＰ２、ＥＰ１が、封止樹脂ＥＲ１の底面（裏面）と同じ高さに位置している。
【００９１】
次に、リードＬ１の先端面の形状の例について説明する。図１７はリードＬ１の先端面（切断端面）のバリエーションを説明するための図であり、図１７（ａ）、（ｂ）、（ｃ）及び（ｄ）の各々は、各例におけるリードＬ１の先端面を示す。このうち図１７（ａ）は図１４の例と対応し、図１７（ｂ）は図１５の例と対応し、図１７（ｃ）は図１６（ｂ）の例と対応し、図１７（ｄ）は図１６（ｄ）の例と対応している。
【００９２】
図１７（ａ）、（ｂ）、（ｃ）及び（ｄ）に示すように、はんだ層ＳＤＬ１の厚みは、リードＬ１の幅方向における中央部ほど厚いことが好ましい。また、図１７（ｂ）、（ｃ）及び（ｄ）に示すように、はんだ層ＳＤＬ１は、下に凸となっていることが好ましい。
【００９３】
図１８ははんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の厚みの分布の例を示す模式的な断面図である。図１８においては、凹部ＣＰ１の図示を省略している。図１８に示すように、リードＬ１の裏面におけるはんだ層ＳＤＬ２の最大厚さＴ１が、チップ接続部ＣＦＰ１の裏面におけるはんだ層ＳＤＬ３の最大厚さＴ２よりも厚いことが好ましい一例である。このような構成とすることにより、リードＬ１が実装基板の端子の上方に浮いてしまうことを抑制でき、リードＬ１を確実に実装基板の端子に接続することができる。
【００９４】
また、図１８に示すように、リードＬ１の裏面におけるはんだ層ＳＤＬ２の厚さは、半導体装置ＳＤ１の平面視における外周側ほど厚いことが好ましい一例である。このようにすることによっても、リードＬ１が実装基板の端子の上方に浮いてしまうことを抑制でき、リードＬ１を確実に実装基板の端子に接続することができる。
【００９５】
より具体的には、はんだ層ＳＤＬ３の厚みについて、その第１領域の厚みＴ２−１と比べると、第１領域よりも外周側に位置する第２領域の厚みＴ２−２の方が薄い。また、はんだ層ＳＤＬ２の厚みについて、その第１領域の厚みＴ１−１と比べると、第１領域よりも外周側に位置する第２領域の厚みＴ１−２の方が厚い。また、はんだ層ＳＤＬ１の厚みについて、その第１領域の厚みＴ３−１と比べると、第１領域よりも外周側に位置する第２領域の厚みＴ３−２の方が厚い。これらにより、リードＬ１を確実に実装基板の端子に接続することができる。
特に、はんだ層ＳＤＬ３の第１領域の厚みＴ２−１よりも第２領域の厚みＴ２−２の方が薄く、はんだ層ＳＤＬ２の第１領域の厚みＴ１−１よりも第２領域の厚みＴ１−２の方が厚いことにより、実装時のスタンドオフを確保できブリッジの発生を抑制することができる。
【００９６】
更に、はんだ層ＳＤＬ２の形成領域におけるリードＬ１の上面からはんだ層ＳＤＬ２の下面までの距離よりも、凹部ＣＰ１の形成領域におけるリードＬ１の上面からはんだ層ＳＤＬ１の下面までの距離の方が大きい。
【００９７】
図１９はリードＬ１における凹部ＣＰ１の形成領域の肉厚Ｔ３と、それ以外の薄肉部の肉厚（例えば、薄肉部ＨＥＰ１の肉厚Ｔ４）との関係の例を示す断面図である。例えば、図１９に示すように、薄肉部ＨＥＰ１の肉厚Ｔ４よりも、リードＬ１における凹部ＣＰ１の形成領域の肉厚Ｔ３が厚い。なお、上述のように、リードＬ１がその基端部に薄肉部ＨＥＰ２を有し、吊りリードＳＰ１が薄肉部ＨＥＰ３を有しており、これら薄肉部ＨＥＰ２、ＨＥＰ３の肉厚よりも、肉厚Ｔ３が厚いことが好ましい。このように、リードＬ１における凹部ＣＰ１の形成領域以外の部分と、チップ接続部ＣＦＰ１と、の少なくとも何れか一方が、薄肉部を有し、薄肉部の肉厚よりも、肉厚Ｔ３が厚い。
【００９８】
換言すれば、凹部ＣＰ１を形成するためのハーフエッチングの深さは、薄肉部ＨＥＰ１、ＨＥＰ２、ＨＥＰ３を形成するためのハーフエッチングの深さよりも浅い。凹部ＣＰ１を浅くすることによって、凹部ＣＰ１内へのはんだ層ＳＤＬ１の充填性が向上する。
ここで、凹部ＣＰ１を形成するためのエッチングとして等方性エッチングを採用する場合、凹部ＣＰ１を深くするとその幅も広くなる。凹部ＣＰ１の幅が広がりすぎて凹部ＣＰ１がリードＬ１の側面ＳＳ２、ＳＳ３に到達してしまうと、封止樹脂ＥＲ１の形成工程にて凹部ＣＰ１内に樹脂が入り込んでしまうため、それを避けるためには、リードＬ１の幅を太くする必要が生じてしまう。これに対し、凹部ＣＰ１を浅くできれば、リードＬ１の幅も小さくて済むため、半導体装置ＳＤ１の小型化又はリードＬ１の数の増加（多ピン化）が可能となる。
【００９９】
また、凹部ＣＰ１と凹部ＣＰ２との距離Ｄ１は、リードフレームＬＦ１の厚みＴ５よりも小さいことが好ましい一例である。このようにすることによって、リードＬ１における凹部ＣＰ１と凹部ＣＰ２との間の部分にて、実装時における応力緩和作用が得られて、実装信頼性が高まる。
【０１００】
図２０はマスクＭＳＫ１の変形例を説明するための模式的な平面図である。
【０１０１】
マスクＭＳＫ１の開口ＯＰ２が図９に示すようにリードＬ１の延在方向に直線状に延在する場合、開口ＯＰ２の延在方向に対して直交するタイバーＴＢ１（図８参照）上にはんだペーストＳＤＰ１が安定的に形成されにくく、タイバーＴＢ１にはんだペーストＳＤＰ１が形成されたりされなかったりする。
【０１０２】
そこで、図２０に示すように、開口ＯＰ２の中央部に、タイバーＴＢ１の延在方向に膨出する膨出部ＥＶＰ１を形成することによって、タイバーＴＢ１上に安定的にはんだペーストＳＤＰ１を形成できるようにすることが可能となる。
【０１０３】
上記においては、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を印刷により形成する例を説明したが、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３は電解めっきにより形成しても良い。この場合、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３の材料は、Ｓｎ、ＳｎＢｉ、ＳｎＡｇなどが挙げられる。はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を電解めっきにより形成した後、リフローすることによって、はんだ層ＳＤＬ１、ＳＤＬ２、ＳＤＬ３を下に凸形状とすることができる。
【０１０４】
その他、実施の形態に記載された内容の一部を以下に記載する。
（１）半導体装置は、
複数の電極を有する半導体チップと、
前記半導体チップの一方の面が片面に接続されているチップ接続部と、
前記半導体チップの複数の電極にそれぞれ電気的に接続されている複数のリードと、
前記半導体チップと前記複数のリードとを封止している封止樹脂と、
を有し、
前記複数のリードの各々の裏面は、前記封止樹脂の裏面から露出し、
少なくとも前記リードの裏面に形成されたはんだ層を有し、
前記リードの裏面の前記はんだ層が、前記リードの延在方向に対して直交する断面において、下に凸形状である。
（２）半導体装置の製造方法は、
チップ接続部と、複数のリードと、を有するリードフレームを準備する工程と、
複数の電極を有する半導体チップの一方の面を前記チップ接続部の片面に接続する工程と、
前記半導体チップの複数の電極と前記複数のリードとをそれぞれ電気的に接続する工程と、
前記複数のリードの裏面が封止樹脂の裏面から露出するように、前記複数のリードと前記半導体チップとを封止樹脂により封止する工程と、
少なくとも前記リードの裏面にはんだ層を形成する工程と、
前記はんだ層をリフローさせる工程と、
切断により半導体装置を個片化する工程と、
を有する。
【０１０５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１０６】
ＢＬ１ 接着層
Ｃ１ 切断位置
Ｃ２ 切断位置
ＣＦＰ１ チップ接続部
ＣＰ１ 凹部
ＣＰ２ 凹部
Ｄ１ 距離
Ｅ１ 電極
ＥＰ１ 端部
ＥＰ２ 端部
ＥＲ１ 封止樹脂
ＥＶＰ１ 膨出部
ＦＰ１ 枠部
ＨＥＰ１ 薄肉部
ＨＥＰ２ 薄肉部
ＨＥＰ３ 薄肉部
Ｌ１ リード
ＬＦ１ リードフレーム
ＭＢ１ 実装基板
ＭＳＫ１ マスク
ＯＰ１ 開口
ＯＰ２ 開口
Ｒ１ 領域
ＳＣ１ 半導体チップ
ＳＤ１ 半導体装置
ＳＤＦ１ フィレット
ＳＤＬ１ はんだ層
ＳＤＬ２ はんだ層
ＳＤＬ３ はんだ層
ＳＤＰ１ はんだペースト
ＳＰ１ 吊りリード
ＳＰＴ１ サポートテープ
ＳＳ１ 側面
ＳＳ２ 側面
Ｔ１ 最大厚さ
Ｔ２ 最大厚さ
Ｔ３ 肉厚
Ｔ４ 肉厚
ＴＢ１ タイバー
Ｗ１ ワイヤ
【図１】
2014236168.tif 000003
【図２】
2014236168.tif 000004
【図３】
2014236168.tif 000005
【図４】
2014236168.tif 000006
【図５】
2014236168.tif 000007
【図６】
2014236168.tif 000008
【図７】
2014236168.tif 000009
【図８】
2014236168.tif 000010
【図９】
2014236168.tif 000011
【図１０】
2014236168.tif 000012
【図１１】
2014236168.tif 000013
【図１２】
2014236168.tif 000014
【図１３】
2014236168.tif 000015
【図１４】
2014236168.tif 000016
【図１５】
2014236168.tif 000017
【図１６】
2014236168.tif 000018
【図１７】
2014236168.tif 000019
【図１８】
2014236168.tif 000020
【図１９】
2014236168.tif 000021
【図２０】
2014236168.tif 000022