(57)【要約】【課題】光電変換層の膜剥がれが生じない構成の高感度のフォトダイオードを有する光電変換装置、及び当該光電変換装置の製造コストを増加させることなく製造することができる光電変換装置の製造方法、並びに当該光電変換装置を備えたＸ線画像検出装置を提供する。【解決手段】光電変換装置を、下部電極と上部電極との間に光電変換層を備え、かつ前記光電変換層は前記下部電極より内側に小さく形成され、少なくとも前記光電変換層のパターン側壁面を覆うように形成された保護膜を有し、前記保護膜の上層に形成されるバイアス配線と前記上部電極とを接続するコンタクトホール部分を除き、前記保護膜が前記下部電極と同一のパターン形状となるように形成されたフォトダイオード素子を備える構成とする。【選択図】図２
2014078651.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と上部電極との間に光電変換層を備え、かつ前記光電変換層は前記下部電極より内側に小さく形成され、少なくとも前記光電変換層のパターン側壁面を覆うように形成された保護膜を有し、前記保護膜の上層に形成されるバイアス配線と前記上部電極とを接続するコンタクトホール部分を除き、前記保護膜が前記下部電極と同一のパターン形状となるように形成されたフォトダイオード素子を備えることを特徴とする光電変換装置。
【請求項２】
下部電極と上部電極との間に光電変換層を備え、前記光電変換層は下層よりｎ＋−シリコン層、イントリンシック−シリコン層、ｐ＋−シリコン層の順で形成され、前記上部電極、前記ｐ＋−シリコン層、及び前記ｐ＋−シリコン層と接する側の前記イントリンシック−シリコン層の一部は同一のパターン形状となるように形成され、前記イントリンシック−シリコン層は階段状に形成され、少なくとも前記ｐ＋−シリコン層及び前記イントリンシック−シリコン層の一部のパターン側壁面を覆うように形成された保護膜を有し、前記保護膜の上層に形成されるバイアス配線と前記上部電極とを接続するコンタクトホール部分を除き、前記保護膜が前記下部電極、前記ｎ＋−シリコン層、及び前記ｎ＋−シリコン層と接する側の前記イントリンシック−シリコン層の一部と同一のパターン形状となるように形成されたフォトダイオード素子を備えることを特徴とする光電変換装置。
【請求項３】
前記下部電極のパターンが前記上部電極のパターンからはみ出る長さより、前記イントリンシック−シリコン層の膜厚が薄いことを特徴とする請求項２記載の光電変換装置。
【請求項４】
複数の走査配線と複数の信号配線とが直交して配置され、前記走査配線に接続されたゲート電極と、前記信号配線に接続されたドレイン電極と、前記ドレイン電極に対峙して設けられるソース電極と、に接続された薄膜トランジスタが前記走査配線と前記信号配線との交点部分に対応して設置され、前記ソース電極と前記下部電極とが電気的に接続されるように前記フォトダイオード素子が前記薄膜トランジスタ上に配置され、かつ前記薄膜トランジスタと前記フォトダイオード素子とがマトリクス状に配置されていることを特徴とする請求項１乃至３のいずれか一に記載の光電変換装置。
【請求項５】
前記フォトダイオード素子及び前記薄膜トランジスタの上層に透明層間絶縁膜を備え、前記透明層間絶縁膜の上層にシンチレータを備え、前記シンチレータで放射線を可視光に変換することによって放射線撮像を行う機能を有することを特徴とする請求項１乃至４のいずれか一に記載の光電変換装置。
【請求項６】
前記透明層間絶縁膜は、少なくとも前記走査配線、前記信号配線、及び前記バイアス配線を引き出す各端子上には形成されていないことを特徴とする請求項５記載の光電変換装置。
【請求項７】
下部電極と上部電極との間に光電変換層を備えるフォトダイオード素子を含む光電変換装置の製造方法において、
前記下部電極となる金属膜を成膜する第１工程と、
前記金属膜上に前記光電変換膜と前記上部電極とをこの順に成膜し、前記上部電極と前記光電変換膜とをパターン加工する第２工程と、
全面に保護膜を成膜する第３工程と、
少なくとも前記光電変換膜のパターン側壁面の前記保護膜を残して、前記保護膜と前記下部電極となる金属膜とをパターン加工する第４工程と、を有することを特徴とする光電変換装置の製造方法。
【請求項８】
下部電極と上部電極との間に、ｎ＋−シリコン層、イントリンシック−シリコン層、及びｐ＋−シリコン層からなる光電変換層を備えるフォトダイオード素子を含む光電変換装置の製造方法において、
前記下部電極となる金属膜を成膜する第１工程と、
前記金属膜上に前記ｎ＋−シリコン層と前記イントリンシック−シリコン層と前記ｐ＋−シリコン層と前記上部電極とをこの順に成膜し、前記イントリンシック−シリコン層の途中までパターン加工する第２工程と、
全面に保護膜を成膜する第３工程と、
少なくとも前記ｐ＋−シリコン層及び前記イントリンシック−シリコン層のパターン側壁面の前記保護膜を残して、前記保護膜と残りの前記イントリンシック−シリコン層と前記ｎ＋−シリコン層と前記下部電極となる金属膜とをパターン加工する第４工程と、を有することを特徴とする光電変換装置の製造方法。
【請求項９】
前記下部電極のパターンが前記上部電極のパターンからはみ出る長さより、前記イントリンシック−シリコン層の膜厚が薄くなるように、前記イントリンシック−シリコン層を形成することを特徴とする請求項８記載の光電変換装置の製造方法。
【請求項１０】
前記第４工程では、少なくとも前記下部電極は、前記保護膜と同一のパターン形状となるように形成することを特徴とする請求項７乃至９のいずれか一に記載の光電変換装置の製造方法。
【請求項１１】
複数の走査配線と複数の信号配線とを直交して配置し、前記走査配線と前記信号配線との交点部分に対応して、ゲート電極が前記走査配線に接続され、ドレイン電極が前記信号配線に接続され、ソース電極が前記ドレイン電極に対峙して設けられた薄膜トランジスタをマトリクス状に設置した後、前記ソース電極と前記下部電極とが電気的に接続されるように前記フォトダイオード素子を各々の前記薄膜トランジスタ上に形成することを特徴とする請求項７乃至１０のいずれか一に記載の光電変換装置の製造方法。
【請求項１２】
請求項１乃至６のいずれか一に記載の光電変換装置を用いたＸ線画像検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその製造方法並びにＸ線画像検出装置に関し、特に、薄膜トランジスタ（Thin Film Transistor；以降、ＴＦＴ）と接続されたフォトダイオード（Photodiode；以降、ＰＤ）をマトリクス状に配置したＰＤアレイ基板及びその製造方法並びにＰＤアレイ基板を備えるＸ線画像検出装置に関する。
【背景技術】
【０００２】
光電変換装置は、イメージセンサーやＸ線画像検出器等に適用されている。特に、前記ＰＤアレイ基板のようなフラットパネルを使用したＸ線画像検出器は、平面Ｘ線検出器（Flat Panel Detector；以降、ＦＰＤ）と呼ばれている。近年、画像信号のデジタル化に伴い、撮影装置では従来のアナログフィルムから静止画用ＦＰＤへ、透視装置ではI.I.（Image Intensifier）から動画用ＦＰＤへの置き換えが進んでおり、ＦＰＤは医用画像診断装置のキーデバイスである。
【０００３】
ＦＰＤには、Ｘ線から電荷への変換方式の違いにより、直接変換型と間接変換型とがある。直接変換型は、セレン（Ｓｅ）などの変換層を設けて、Ｘ線を電荷に直接変換する方式である。間接変換型は、ヨウ化セシウム（ＣｓＩ）などのシンチレータを前記ＰＤアレイ基板上に設けて、Ｘ線を前記シンチレータで可視光に変換した後、ＰＤで光電変換する方式である。間接変換方式は、直接変換方式よりもＳ／Ｎ比が高く、より低いＸ線量で撮像できるため、患者の被ばく量を低減できる方式として技術開発されている。特に、透視装置では、さらなる低被ばく化の実現のため、ＰＤの高感度化が必要とされている。
【０００４】
高感度のＰＤ素子に要求される特性として、微弱な光子量でも有効に変換できる“高い量子変換効率”、変換後の微弱な電子量を保持できる“低い暗電流”、残像を抑制し高速応答を可能とする“小さいダイオード容量”がある。これらの特性は、すべて光電変換層を厚膜化する方向で実現できる。しかしながら、光電変換層の厚膜化は製造過程において、成膜時または以降工程での膜剥がれが問題となっていた。
【０００５】
これらの主要因は、成膜時の高温状態から常温状態に戻ることによって生じた各構成膜の収縮差分による膜応力である。容易に想到可能であるが、成膜温度の低温化により膜収縮量のベースを低減でき、基板全体に発生するような膜剥がれは改善できる。しかしながら、下地パターンの境界等で局所的に膜収縮差があった場合に、膜応力が集中して発生するような局所的な膜剥がれは解決できない。さらに光電変換層の膜特性制御パラメータとして重要な成膜温度を制約することになるため、膜特性の制御性を拡大するためにも膜剥がれが生じない構成を実現する必要がある。
【０００６】
このような膜剥がれに対して、従来より提案がなされている。特許文献１および特許文献２では、アモルファスシリコンの光電変換層とその下地の窒化シリコンとの密着性が悪いことに起因した光電変換層の膜剥がれに対して、少なくとも光電変換層の孤立パターンが形成される下地には、窒化シリコン膜がない構成が示されている。
【０００７】
しかしながら、特に厚膜の光電変換層形成時には、光電変換層成膜および加工時に大きな膜収縮が生じる。そのため、下地に窒化シリコン膜がある部分と無い部分の密着性の差分、および各下地膜の線膨張係数の差分によって、異なる下地パターンの境界部分に光電変換層の膜収縮による応力集中が生じ、局所的な膜剥がれが発生していた。このように、従来技術では、膜剥がれを完全に解決できずに、歩留りの低下や、さらには装置を汚染して他の基板にも不具合を及ぼしていた。
【０００８】
そこで、特許文献１および特許文献３では、光電変換層成膜および加工時の下地全面を下部電極層とする構成が示されている。これにより、光電変換層の下地で応力集中が生じる部分がなくなるため、局所的な膜剥がれを抑制することができる。
【０００９】
ところが、従来技術では、光電変換層加工時の下地全面を下部電極層にしたために、光電変換層のパターンを形成した後に下部電極のパターン形成をしている。さらに補足して説明すると、光電変換層の側壁面が露出した状態で、フォトリソグラフィーやエッチングの加工工程を実施していることになる。これは光電変換層の側壁面をレジスト材や下部電極の金属材料またはこれらを含有する不純物で汚染する事を意味し、フォトダイオードの両電極間にリーク経路を作っていまい暗電流が増加するという課題を発生させることになった。さらにその後、光電変換層のパターンに対して保護膜を形成するため、そのリーク原因を閉じ込めてしまう状態を作っていた。
【００１０】
そこで、特許文献３では、前記保護膜を成膜する前に、汚染した光電変換層の側壁面に対してＨ２プラズマ等のクリーニング処理を実施する方法が示されている。具体的には、上部電極がＩＴＯ（Indium Tin Oxide）等の酸化導電膜の場合は前記クリーニング処理により還元されてしまうため、上部電極を通常の遮光性金属にしたり、ＩＴＯ上部電極上にパッシベーション膜を形成したりするマスク構造を設けるという内容である。
【００１１】
しかしながら、従来技術では、フォトダイオードの開口特性が低下したり、形成工程が複雑になったりするうえに、あくまでもクリーニングによる汚染状態の改善であり、完全に汚染物を除去できない場合が十分に考えられる。特許文献２には、光電変換層を形成する前に下部電極をパターン形成する方法が示されており、確かにリーク経路を作らないという効果は得られるが、前記の通り、膜剥がれの課題は解決できない。したがって、“膜剥がれ”と“リーク対策”という従来技術では矛盾のある課題に対して、特許文献３は効果的な技術であるが、完全な解決策となっていない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−１４７２０３号公報
【特許文献２】特開２００４−０６３６６０号公報
【特許文献３】特開２０１０−０６７７６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように、高感度のフォトダイオード実現するためにはＳ／Ｎ比の向上が必須であり、暗電流を十分に低減する必要がある。また、膜剥がれがなく製造できることは言うまでもなく、大前提である。前項で説明したとおり、“膜剥がれが生じない構成”と“リーク経路を作らない構成”とを、従来技術でそれぞれ実現する事は可能であるが、同時に実現するには矛盾が生じることを本願発明者は確認した。
【００１４】
ゆえに、これらの構成を同時に実現する事が課題となるが、上記課題の実現によって、製造コストが増加したり、開口率またはフィルファクタが低下したりするような副作用が生じることは望ましくない。
【００１５】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、光電変換層の膜剥がれが生じない構成の高感度のフォトダイオードを有する光電変換装置、及び当該光電変換装置の製造コストを増加させることなく製造することができる光電変換装置の製造方法、並びに当該光電変換装置を備えたＸ線画像検出装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明にかかる光電変換装置は、下部電極と上部電極との間に光電変換層を備え、かつ前記光電変換層は前記下部電極より内側に小さく形成され、少なくとも前記光電変換層のパターン側壁面を覆うように形成された保護膜を有し、前記保護膜の上層に形成されるバイアス配線と前記上部電極とを接続するコンタクトホール部分を除き、前記保護膜が前記下部電極と同一のパターン形状となるように形成されたフォトダイオード素子を備えることを特徴とする。
【００１７】
さらに、本発明にかかる光電変換装置は、下部電極と上部電極との間に光電変換層を備え、前記光電変換層は下層よりｎ＋−シリコン層、イントリンシック−シリコン層、ｐ＋−シリコン層の順で形成され、前記上部電極、前記ｐ＋−シリコン層、及び前記ｐ＋−シリコン層と接する側の前記イントリンシック−シリコン層の一部は同一のパターン形状となるように形成され、前記イントリンシック−シリコン層は階段状に形成され、少なくとも前記ｐ＋−シリコン層及び前記イントリンシック−シリコン層の一部のパターン側壁面を覆うように形成された保護膜を有し、前記保護膜の上層に形成されるバイアス配線と前記上部電極とを接続するコンタクトホール部分を除き、前記保護膜が前記下部電極、前記ｎ＋−シリコン層、及び前記ｎ＋−シリコン層と接する側の前記イントリンシック−シリコン層の一部と同一のパターン形状となるように形成されたフォトダイオード素子を備えることを特徴とする。
【００１８】
さらに、前記下部電極のパターンが前記上部電極のパターンからはみ出る長さより、前記イントリンシック−シリコン層の膜厚が薄いことを特徴とする。
【００１９】
また、本発明にかかる光電変換装置の製造方法は、下部電極と上部電極との間に光電変換層を備えるフォトダイオード素子を含む光電変換装置の製造方法において、前記下部電極となる金属膜を成膜する第１工程と、前記金属膜上に前記光電変換膜と前記上部電極とをこの順に成膜し、前記上部電極と前記光電変換膜とをパターン加工する第２工程と、全面に保護膜を成膜する第３工程と、少なくとも前記光電変換膜のパターン側壁面の前記保護膜を残して、前記保護膜と前記下部電極となる金属膜とをパターン加工する第４工程と、を有することを特徴とする。
【００２０】
さらに、本発明にかかる光電変換装置の製造方法は、下部電極と上部電極との間に、ｎ＋−シリコン層、イントリンシック−シリコン層、及びｐ＋−シリコン層からなる光電変換層を備えるフォトダイオード素子を含む光電変換装置の製造方法において、前記下部電極となる金属膜を成膜する第１工程と、前記金属膜上に前記ｎ＋−シリコン層と前記イントリンシック−シリコン層と前記ｐ＋−シリコン層と前記上部電極とをこの順に成膜し、前記イントリンシック−シリコン層の途中までパターン加工する第２工程と、全面に保護膜を成膜する第３工程と、少なくとも前記ｐ＋−シリコン層及び前記イントリンシック−シリコン層のパターン側壁面の前記保護膜を残して、前記保護膜と残りの前記イントリンシック−シリコン層と前記ｎ＋−シリコン層と前記下部電極となる金属膜とをパターン加工する第４工程と、を有することを特徴とする。
【００２１】
さらに、前記下部電極のパターンが前記上部電極のパターンからはみ出る長さより、前記イントリンシック−シリコン層の膜厚が薄くなるように、前記イントリンシック−シリコン層を形成することを特徴とする。
【００２２】
さらに、前記第４工程では、少なくとも前記下部電極は、前記保護膜と同一のパターン形状となるように形成することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、光電変換層の膜剥がれが生じない構成の高感度のフォトダイオードを有する光電変換装置、及び当該光電変換装置を製造コストを増加させることなく製造することができる光電変換装置の製造方法、並びに当該光電変換装置を備えたＸ線画像検出装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の構成を示す平面図である。
【図２】図１のＡ−Ａ断面図、及び他の構造を示す断面図である。
【図３（ａ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｂ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｃ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｄ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｅ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｆ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｇ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｈ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｉ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図３（ｊ）】本発明の実施例１に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図４】本発明の実施例１に係る、放射線撮像を行う機能を有する光電変換装置の構成を示す断面図である。
【図５】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の構成を示す断面図である。
【図６（ａ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｂ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｃ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｄ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｅ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｆ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｇ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｈ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｉ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図６（ｊ）】本発明の実施例２に係る光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図７】本発明の実施形態に係る光電変換装置の効果概略を示すグラフである。
【図８】従来の光電変換装置に備えられるアレイ基板の構成を示す断面図である。
【図９（ａ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｂ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｃ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｄ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｅ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｆ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｇ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｈ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図９（ｉ）】従来の光電変換装置に備えられるアレイ基板の製造工程を示した断面図である。
【図１０】従来の光電変換装置に備えられるアレイ基板の製造工程で発生した光電変換層の膜剥がれ事例
【図１１】本発明の実施例２に係る光電変換装置に備えられる光電変換層の構成を示す断面図である。
【図１２】本発明のＸ線画像検出装置の斜視図である。
【発明を実施するための形態】
【００２５】
背景技術で示したように、従来の構成では、“光電変換層の膜剥がれが生じない構成”と“電流リーク経路を作らない構成”とを同時に実現するには矛盾が生じ、実現困難であった。また、それらを同時に実現すると、製造コストが増加したり、開口率またはフィルファクタが低下したりするという問題があった。
【００２６】
そこで、本発明の一実施の形態では、少なくとも光電変換層を成膜してパターン形成するまでの間、下部電極層が下地全面に残るような構成とする。これにより、半導体からなる光電変換層と金属からなる下地電極膜との密着性や膨張／収縮による応力の差分が局所的に発生する箇所がなくなり、光電変換層の膜剥がれの抑制に大きな効果が得られた。
【００２７】
さらに、前記の通り、下部電極層が全面にある下地の上に光電変換層のパターンが形成された状態で保護膜を成膜する。言い換えると、光電変換層の側壁面が露出した直後のタイミングで保護膜を成膜する。これにより、露出された光電変換層の側壁面に対して、不要な製造工程を経る必要がなくなり、汚染による電流リーク経路の発生を回避することができた。
【００２８】
さらにその後、前記保護膜と下部電極とを同一パターンにて形成することによって、フォトダイオード素子が完成する。その際、保護膜と下部電極のパターン形成は、同じフォトリソグラフィー工程にて実施されることが重要である。下部電極をパターン形成していくためには、保護膜と下部電極とをそれぞれのフォトリソグラフィー工程にて実施することも可能である。しかしながら、フォトリソグラフィー工程を分ける場合は、それぞれのパターンに対して重ねズレ等の製造マージンを考慮した素子設計をしなければならない。これは、アクティブエリアと光電変換層の面積が小さくなることにつながり、フィルファクタが低下することによって、ダイオードの受光感度低下を意味する。さらに、フォトリソグラフィー工程を分けることで、当然使用するマスク数および製造工程は増加してしまう。したがって、前記保護膜と下部電極とを同一パターンにて形成することによって、ダイオード受光感度等の性能を低下させることなく、かつ製造コストを増加させることなく前記の効果を実現できる。
【００２９】
さらに、本発明の構成により組合せ以外のさらなる効果が得られる。すなわち、フォトダイオードアレイは多くの層および各層間膜で形成されており、それぞれコンタクトホールを介して接続するが、コンタクトホールの深さ（層間膜厚）が大きくなり、製造過程で様々な問題が発生している。例えば、深い層間膜に対するエッチングによるリードタイム増大、エッチング時間増大によるフォトレジスト膜変質による固着、フォトレジストのピンホール部でエッチング貫通に起因する層間ショート等である。しかしながら、本発明の一実施の形態では、前述の構成通り、光電変換層の側壁面を覆う保護膜は下部電極のある部分しか存在せず、コンタクトホールの被エッチング層を１層削減できるため、前記工程不良の低減というさらなる効果が得られる。
【００３０】
特にゲート層の端子部分について具体的に説明すると、従来構成であれば、フォトダイオード保護膜／ＴＦＴパッシベーション膜／ゲート絶縁膜の３層をエッチングする必要があったが、本発明の一実施の形態では、ＴＦＴパッシベーション膜／ゲート絶縁膜の２層のみのエッチングで済むため、非常に効果的である。
【実施例１】
【００３１】
まず、本発明の実施例１のアレイ基板の構造について、図１および図２を用いて説明する。
【００３２】
図１は、本実施例の光電変換装置に備えられるアレイ基板の構成を示す平面図である。アレイ基板には、複数のゲート配線２と信号配線１８とが直交してマトリクス状に配列している。ゲート配線２と信号配線１８が交差する位置に対応して、ゲート配線２と信号配線１８はスイッチ素子である薄膜トランジスタ１０１と接続され、さらに薄膜トランジスタ１０１とフォトダイオード１０２とが接続されて配置されている。また、ゲート配線２と信号配線１８は、それぞれ端子１０４と接続されている。
【００３３】
図２（ａ）は、図１においてＡ−Ａで示された箇所における断面図である。基板１上に、ゲート配線２とゲート絶縁膜３を介して半導体層４を形成し、その上にソース電極５とドレイン電極６をチャネル長だけ離して配置し、さらにパッシベーション膜７で覆うことによって薄膜トランジスタ１０１を形成している。次に、パッシベーション膜７上に、下部電極９と上部電極１３の間に、下からｎ＋水素化アモルファスシリコン膜（ｎ＋−Ｓｉ膜）１０、イントリンシック水素化アモルファスシリコン膜（ｉ−Ｓｉ膜）１１、ｐ＋水素化アモルファスシリコン膜（ｐ＋−Ｓｉ膜）１２で構成される光電変換層１０３が形成されて、さらに保護層として第１保護膜１４が下部電極９と同一パターンで形成されたフォトダイオード１０２が配置されている。さらに、パッシベーション膜７に設けた第１コンタクトホール８を介してソース電極５と下部電極９が接続され、薄膜トランジスタ１０１とフォトダイオード１０２とが接続されている。ここで下部電極９とｎ＋−Ｓｉ膜１０の間に、図２（ｂ）または図２（ｃ）に示すような別の下部電極９ｂを追加して設けてもよく、光電変換層１０３に直接接続される。
【００３４】
その上に、第２保護膜１５とバイアス配線１９および信号配線１８が配置されている。さらに第２保護膜１５に設けた第２コンタクトホール１６と第１保護膜１４に設けた第３コンタクトホール１７ａを介して上部電極１３とバイアス配線１９が接続され、第２保護膜１５に設けた第２コンタクトホール１６とパッシベーション膜７に設けた第３コンタクトホール１７ｂを介してドレイン電極６と信号配線１８が接続されている。さらに、ゲート絶縁膜３とパッシベーション膜７に設けた第３コンタクトホール１７ｃを介して信号配線１８と端子引出し配線２５が接続されている。
【００３５】
さらにその上に、前記薄膜トランジスタ１０１、フォトダイオード１０２、信号配線１８および第３コンタクトホール１７ｃを覆うように第３保護膜２０が形成されている。最後に、端子１０４は、ゲート絶縁膜３とパッシベーション膜７に設けた第４コンタクトホール２１を介して端子引出し配線２５と端子電極２２が接続された構造となっている。
【００３６】
次に、上記構造のアレイ基板の製造方法について、図３を用いて説明する。図３（ａ）〜（ｊ）は、本発明の光電変換装置に備えられるアレイ基板の製造工程を示す断面図である。
【００３７】
はじめに、図３（ａ）に示すとおり、Ｓｉウェハーや大面積で安価なガラス等の、以降の熱プロセスに耐えうる基材からなる基板１を用意する。そして、その基板１上に、Ｃｒ、Ｍｏ、Ａｌおよびそれらの合金等の低抵抗な配線材料として一般に使われる金属の単層または積層膜により、ゲート配線２および端子引出し配線２５を200〜500ｎｍ程度の膜厚で形成する。但し、端子引出し配線２５は、ゲート配線２と同一層に限定しない。次に、シリコン窒化膜やシリコン酸化膜の単層または積層により、ゲート絶縁膜３を200〜500ｎｍ程度の膜厚で成膜した後、水素化アモルファスシリコンとｎ＋水素化アモルファスシリコンの積層膜やＩＧＺＯ（インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）から構成される酸化物半導体）等の半導体層４を100〜400ｎｍ程度の膜厚で成膜し、ゲート電極上にアイランド状パターンを形成する。その後、ゲート配線２と同様の金属膜によってソース電極５およびドレイン電極６を、半導体層４の上でチャネル長だけ離して配置されるように100〜200ｎｍ程度の膜厚で形成する。その上に、シリコン窒化膜やシリコン酸化膜の単層または積層により、パッシベーション膜７を100〜500ｎｍ程度の膜厚で成膜して、スイッチ素子である薄膜トランジスタ１０１を形成する。
【００３８】
次に、図３（ｂ）に示すとおり、パッシベーション膜７に第１コンタクトホール８を形成した後、下部電極９として用いられるＩＴＯ、Ｃｒ、Ｍｏ合金などの金属膜を40〜200ｎｍ程度の膜厚で成膜する。これにより、第１コンタクトホール８を介して下部電極９とソース電極５を接続する。
【００３９】
前述した図２（ｂ）または図２（ｃ）に示すように、下部電極９と以降に成膜されるｎ＋−Ｓｉ膜１０との間に、別の下部電極９ｂを設ける場合は、下部電極９ａに積層する。ここで設ける別の下部電極９ｂは、ｎ＋−Ｓｉ膜１０とのオーミック接続性や密着性が下部電極９ａより優れ、かつ下部電極９ａとの密着性が良好であることが望ましい。さらに、光電変換層１０３をエッチングして露出した場合にともにエッチングされたり、その際の金属不純物で光電変換層のエッチング面を汚染したりして、不具合を及ぼさない構成であれば、なお望ましい。例えば、別の下部電極９ｂはＣｒ、Ｎｉ等の金属膜を10〜100ｎｍ程度の膜厚で形成する。
【００４０】
次に、図３（ｃ）に示すとおり、下地全面を下部電極９膜とした上に、ｎ＋−Ｓｉ膜１０、ｉ−Ｓｉ膜１１、ｐ＋−Ｓｉ膜１２の積層膜であるｐｉｎダイオード等の光電変換層１０３を0.5〜2.5μｍ程度の膜厚で成膜し、上部電極１３として用いられるＩＴＯ等の透明導電膜を20〜100ｎｍ程度の膜厚で成膜する。ここで、光電変換層１０３は基板温度200〜350℃程度でＣＶＤ成膜される。
【００４１】
次に、図３（ｄ）に示すとおり、上部電極１３膜と光電変換層１０３を同一のレジストマスクで、上層より順次エッチングを行い、ほぼ同一のアイランドパターンを形成する。ここで、光電変換層１０３は前述の通り厚膜であるため、エッチング時に大きなサイドエッチング（レジストパターンサイズよりも小さいパターンとなる現象）が生じる。そこで、上部電極１３を選択的にエッチングする際に、最終的な光電変換層１０３のパターンサイズより片側で1〜5μｍ程度あらかじめ小さく形成しておくことで、上部電極１３が光電変換層１０３より大きくなるような傘型構造を回避し、光電変換層１０３のテーパー形状を良好にし、かつ上部電極１３を含めた構成に対する以降工程の成膜被覆性を向上することができる。前記の通り、光電変換層１０３をアイランド化することは、光電変換により生成された電荷が、隣接する光電変換素子に取り込まれるクロストークを物理的に回避している。さらにゲート配線２や信号配線１８との構造上の重なりを避けて、各配線の寄生容量を抑制している。
【００４２】
次に、図３（ｅ）に示すとおり、上部電極１３および光電変換層１０３と下部電極９の膜を覆うように、シリコン窒化膜やシリコン酸化膜の単層または積層により、第１保護膜１４を100〜５00ｎｍ程度の膜厚で成膜する。光電変換層１０３の側壁面が露出した後、すぐに、洗浄等の必要最低限のクリーニング工程を経て、前記第１保護膜１４にて被覆することで、光電変換層１０３の側壁面への汚染を最小限としている。
【００４３】
次に、図３（ｆ）に示すとおり、第１保護膜１４と下部電極９の膜を上部電極１３より大きいパターンのレジストマスクで、上層より順次エッチングを行い、ほぼ同一のパターンを形成することで、フォトダイオード１０２を形成する。第１保護膜１４をエッチングする際は、下地全面に下部電極９の膜が存在するため、この下部電極９の膜がエッチングストッパとなる。レジストマスクした部分以外の第１保護膜１４を選択的にエッチング除去できるため、層間膜の膜厚を不要に増加させることがなく、以降のコンタクトホール形成においてリードタイム低減やエッチングダメージ低減に貢献する。
【００４４】
次に、図３（ｇ）に示すとおり、アクリル樹脂等の透明有機層間膜によって第２保護膜１５を成膜または塗布して、フォトリソグラフィー等により第２コンタクトホール１６を形成する。
【００４５】
次に、図３（ｈ）に示すとおり、第１保護膜１４、パッシベーション膜７、パッシベーション膜７とゲート絶縁膜３の積層膜に、第３コンタクトホール１７ａ、１７ｂ、１７ｃを同時に形成する。その後、ゲート配線２と同様の金属膜によって信号配線１８およびバイアス配線１９を200〜500ｎｍ程度の膜厚で形成する。これにより、第３コンタクトホール１７ａを介してバイアス配線１９と上部電極１３を接続し、第３コンタクトホール１７ｂを介して信号配線１８とドレイン電極６を接続し、第３コンタクトホール１７ｃを介して信号配線１８と端子引出し配線２５を接続する。有機層間膜によって信号配線１８とゲート配線２や光電変換層１０３とを離す構造は、信号配線１８の寄生容量を低減し、ノイズ低減の効果がある。
【００４６】
次に、図３（ｉ）に示すとおり、アクリル樹脂等の透明有機層間膜またはシリコン窒化膜やシリコン酸化膜の単層または積層によって第３保護膜２０を1.0〜2.0μｍ厚で成膜または塗布して、フォトリソグラフィー等により端子１０４を形成する部分を除去するようにパターン形成する。
【００４７】
最後に、図３（ｊ）に示すとおり、パッシベーション膜７とゲート絶縁膜３の積層膜に第４コンタクトホール２１を形成した後、ＩＴＯ等の端子接続性の良好な金属膜によって端子電極２２を20〜150ｎｍ程度の膜厚で形成する。これによって、端子電極２２と端子引出し配線２５を接続し、ゲート配線２、信号配線１８、バイアス配線１９（端子の図中記載無し）を引出した端子１０４を形成する。
【００４８】
さらに、本発明の実施例１を応用した放射線撮像素子の構成について、図４を用いて説明する。図４は、本発明の実施例１に係る、放射線撮像を行う機能を有する光電変換装置の構成を示す断面図である。本発明の実施例１に示す図２（ａ）の構成の上層に、ヨウ化セシウム（ＣｓＩ）等の放射線を可視光に変換する蛍光体２３（シンチレータ）を貼付け又は蒸着等の直接成膜によって形成した後、最表面に蛍光体保護層２４を形成する。
【００４９】
次に、本発明の実施例１のアレイ基板の動作について、図２（ａ）を参照しながら説明する。
【００５０】
フォトダイオード１０２と薄膜トランジスタ１０１は、下部電極９とソース電極５とで接続されている。さらに、薄膜トランジスタ１０１は、ゲート配線２と、ドレイン電極６を介して信号配線１８に接続されている。また、フォトダイオード１０２は、上部電極１３にてバイアス配線１９と接続されている。
【００５１】
はじめに、薄膜トランジスタ１０１をオン状態にして、信号配線１８の電位を下部電極９に書込む。前記の下部電極９と、バイアス配線１９の電位を有する上部電極１３とで光電変換層１０３が逆バイアス状態となるように電圧を印加する。その後、薄膜トランジスタ１０１をオフ状態にして、薄膜トランジスタ１０１およびフォトダイオード１０２はそれぞれの状態を保持する。前記の保持状態とは、例えば、下部電極９の電位が０Ｖで上部電極１３の電位が−５Ｖのような電圧が印加されたフォトダイオード１０２の逆バイアス状態と、ゲート配線２に−１０Ｖのような閾値電圧以下の電圧が印加された薄膜トランジスタ１０１の半導体層４に形成されるチャネル部の高抵抗（オフ）状態である。この状態で、薄膜トランジスタ１０１またはフォトダイオード１０２にリークがあると、このリークによって生じる電荷変動分がノイズとなり、正常な撮像イメージが得にくくなる。
【００５２】
前記状態で保持されているフォトダイオード１０２において、上部電極１３側から光電変換層１０３に光が入射されると、光電変換層１０３に電子−正孔対が発生し、バイアスによって電子は下部電極９側に、正孔は上部電極１３側に移動する。本実施例のように光電変換層１０３にイントリンシック水素化アモルファスシリコン層１１を使用している場合は、前記入射光は可視光とすることで光電変換効率が高くなる。さて、光入射により、下部電極９に電子が蓄積され、下部電極９の電位は低くなる。一方、正孔は上部電極１３側に移動するが、上部電極１３がバイアス配線１９に接続されているため蓄積されることなく、上部電極１３は一定の電位を維持する。つまり、下部電極９の電位だけが、光を入射する前後で変化している。
【００５３】
その後、薄膜トランジスタ１０１をオン状態にして、下部電極９を光を入射する前の電位に戻すために、信号配線１８を介して電荷の受け渡しを行う。その際に、受け渡される電荷量を、信号配線１８に積分回路等を接続することによって計測する。入射される光量に依存して、変換→移動→蓄積される電子の量が異なり、計測される電荷量が異なってくる。マトリクス状に配置されたフォトダイオード素子毎に得られる前記電荷量をマッピングして、撮像イメージを得ることができる。
【００５４】
次に、本発明の実施例１のアレイ基板の効果について、図３、図７、図９、図１０を参照しながら説明する。
【００５５】
光電変換層１０３は、厚膜で成膜し、アイランド上にパターン形成する。高温環境で厚膜に成膜するため、常温常圧に排出される際に膜収縮し、大きく反ったり膜剥がれが生じたりする不具合が生じる。したがって、従来は膜収縮量を低減するために、半導体特性が著しく劣化しないギリギリまで基板温度を下げた成膜条件で製造することで改善した。
【００５６】
しかしながら、従来は、図９（ｃ）のように、厚膜が成膜される下地に、パッシベーション膜７や下部電極９のパターンのような異なる熱膨張係数の膜が形成されている場合、熱収縮量に差が生じて、下部電極９のパターンの境界部に膜応力が集中し、図１０に示すような下部電極パターン２０１に沿って光電変換層の局所的な膜剥がれ２０２が発生していた。
【００５７】
そこで、本発明では、図３（ｃ）のように、光電変換層１０３を成膜および加工する製造工程における下地全面を下部電極９の層としたため、下地膜との密着性や膨張／収縮による応力の差分が局所的に発生する箇所がなくなり、光電変換層１０３の膜剥がれの抑制に大きな効果があった。
【００５８】
上記のように、膜剥がれ対策として、光電変換層１０３の成膜および加工時の下地全面を下部電極９の層とした場合、当然のことながら、光電変換層１０３のパターン形成後に下部電極９をパターン形成することになる。言い換えると、光電変換層１０３の側壁面が露出した後に、下部電極９をパターン形成するためのフォトリソグラフィーやエッチング等の製造工程を実施する必要がある。光電変換層１０３の側壁面が露出した状態で、前記のような製造工程を実施すると、光電変換層１０３の側壁面を少なからず汚染することになる。側壁面の汚染は、フォトダイオード１０２の電流リーク経路を生じさせる原因となり、フォトダイオード１０２を逆バイアスで保持している時のリーク電流つまり暗電流を増加させて、フォトダイオード特性を悪化させることになる。
【００５９】
そこで、本発明では、図３（ｅ）のように、下部電極９が全面にある下地の上に光電変換層１０３のパターンが形成された状態の上に、第１保護膜１４を成膜する。言い換えると、光電変換層１０３の側壁面が露出した直後のタイミングで第１保護膜１４を成膜する。これにより、露出された光電変換層１０３の側壁面に対して、不要な製造工程を経る必要がなくなり、汚染による電流リーク経路の発生を回避することができた。
【００６０】
上記の効果を説明するために、入射される光量に対して光電変換される電荷をダイオード電流として測定した結果の概略を図７に示す。入射される光量が非常に小さい領域で、従来は光量に比例してダイオード電流が減少せずに暗電流の値に飽和する。一方、本発明では光量にほぼ比例してダイオード電流が減少する。この特性改善により、高感度の光電変換装置が実現され、放射線撮像に応用する場合には、より少ない放射線照射での撮像を意味し、被験者に対して低被ばくな医療診断装置の提供につながる。
【００６１】
その後、図３（ｆ）のように、前記第１保護膜１４と下部電極９とを同一のマスクパターンにて形成することによって、フォトダイオード１０２を完成させることを特徴とする。この同一パターンの形成は、同じフォトリソグラフィー工程にて実施されるため、フォトリソグラフィー工程を分ける場合の重ねズレ等の製造マージンを考慮しなくてよい。その結果、フィルファクタ低下によるダイオードの受光感度低下が生じない。さらに、使用するマスク数および製造工程は増加しない。
【００６２】
以上の通り、ＰＤ形成過程および形成後において膜剥がれを発生させることなく、光電変換層の側壁面のリーク経路を起因とする暗電流を抑制する事ができ、ダイオード受光感度等の既存の性能を低下させることなく、かつ製造コストを増加させることもない。
【００６３】
さらに、本発明の構成により組合せ以外のさらなる効果が得られるので、以下に説明する。アレイ基板は多くの層および各層間膜で形成されており、それぞれコンタクトホールを介して接続するが、コンタクトホールの深さ（層間膜厚）が大きくなり、製造過程で様々な問題が発生している。例えば、深い層間膜に対するエッチングによるリードタイム増大、エッチング時間増大によるフォトレジスト膜変質による固着、フォトレジストのピンホール部でエッチング貫通に起因する層間ショート等である。しかしながら、本発明では、前述の構成通り、光電変換層１０３の側壁面を覆う第１保護膜１４は下部電極９のある部分しか存在しないため、コンタクトホールの被エッチング層を１層削減できる。そのため、前記に例示した工程不良の低減というさらなる効果が得られる。
【００６４】
特にゲート層の端子部分について具体的に説明すると、従来構成であれば、図９（ｉ）のように第１保護膜１４／パッシベーション膜７／ゲート絶縁膜３の３層の層間膜をエッチングする必要があったが、本発明では、図３（ｊ）のようにパッシベーション膜７／ゲート絶縁膜３の２層のみの層間膜のエッチングで済む。
【実施例２】
【００６５】
次に、本発明の実施例２のアレイ基板の構造について、図５を用いて説明する。図５は、実施例２における本発明の光電変換装置に備えられるアレイ基板の構成を示す断面図であり、実施例１の図１でＡ−Ａで示された箇所の断面に相当する。
【００６６】
基板１上に、ゲート配線２とゲート絶縁膜３を介して半導体層４を形成し、その上にソース電極５とドレイン電極６をチャネル長だけ離して配置し、さらにパッシベーション膜７で覆うことによって薄膜トランジスタ１０１を形成している。次に、パッシベーション膜７上に、下部電極９と上部電極１３の間に、下からｎ＋−Ｓｉ膜１０、ｉ−Ｓｉ膜１１、ｐ＋−Ｓｉ膜１２で構成される光電変換層１０３が形成されており、かつｉ−Ｓｉ膜１１は階段状に形成され、さらに保護層として第１保護膜１４が下部電極９と同一パターンで形成されたフォトダイオード１０２が配置されている。さらに、パッシベーション膜７に設けた第１コンタクトホール８を介してソース電極５と下部電極９が接続され、薄膜トランジスタ１０１とフォトダイオード１０２が接続されている。
【００６７】
その上に、第２保護膜１５とバイアス配線１９および信号配線１８が配置されている。さらに第２保護膜１５に設けた第２コンタクトホール１６と第１保護膜１４に設けた第３コンタクトホール１７ａを介して上部電極１３とバイアス配線１９が接続され、第２保護膜１５に設けた第２コンタクトホール１６とパッシベーション膜７に設けた第３コンタクトホール１７ｂを介してドレイン電極６と信号配線１８が接続されている。さらに、ゲート絶縁膜３とパッシベーション膜７に設けた第３コンタクトホール１７ｃを介して信号配線１８と端子引出し配線２５が接続されている。
【００６８】
さらにその上に、前記薄膜トランジスタ１０１、フォトダイオード１０２、信号配線１８および第３コンタクトホール１７ｃを覆うように第３保護膜２０が形成されている。最後に、端子１０４は、ゲート絶縁膜３とパッシベーション膜７に設けた第４コンタクトホール２１を介して端子引出し配線２５と端子電極２２が接続された構造となっている。
【００６９】
次に、上記構造のアレイ基板の製造方法について、図６を用いて説明する。図６は、本発明の光電変換装置に備えられるアレイ基板の製造工程を示す断面図である。
【００７０】
図６（ａ）〜（ｃ）は、実施例１と同様である。
【００７１】
次に、図６（ｄ）に示すとおり、上部電極１３の膜とｐ＋−Ｓｉ膜１２を同一のレジストマスクで、上層より順次エッチングを行ってほぼ同一のパターンを形成する。さらに連続してｉ−Ｓｉ膜１１を途中までエッチングする第１エッチング処理をして、上側部分は上部電極１３及びｐ＋−Ｓｉ膜１２とほぼ同一のパターンに形成し、下側部分は全面に残す。このようなハーフエッチングは、エッチング制御および残膜量の面内分布等が課題となるが、本発明では、薄膜トランジスタ１０１のチャネル部を形成する際の半導体層４に対するハーフエッチング技術を用いることができ、ｉ−Ｓｉ膜１１は少なくとも半導体層４より厚く成膜されるため、エッチングを途中で止める制御性の許容量は大きい。さらに、ｉ−Ｓｉ膜１１のハーフエッチングによる残膜は、全面に残っていればよい程度の面内分布でよいため、製造技術の難易度を上げることなく形成することができる。
【００７２】
ここで、もし光電変換層１０３を下部電極９膜が露出するまでエッチングする場合には、下部電極９の材料によっては少なからずエッチングが進み、下部電極９の材料を含んだ汚染物で光電変換層１０３の側壁面を汚染することがある。これに対して本実施例では、ｉ−Ｓｉ膜１２の途中でエッチングを止めるため、下部電極９の膜が露出せず、ｉ−Ｓｉ膜１２のエッチングによる露出面（以降、側壁面）を下部電極９の材料を含む汚染物で汚染することがない。さらに、光電変換層１０３は前述の通り厚膜であるため、エッチング時に大きなサイドエッチング（レジストパターンサイズよりも小さいパターンとなる現象）が生じる。そこで、上部電極１３を選択的にエッチングする際に、最終的な光電変換層１０３のパターンサイズより片側で1〜5μｍ程度あらかじめ小さく形成しておくことで、上部電極１３が光電変換層１０３より大きくなるような傘型構造を回避し、光電変換層１０３のテーパー形状を良好にし、かつ上部電極１３を含めた構成に対する以降工程の成膜被覆性を向上することができる。
【００７３】
次に、図６（ｅ）に示すとおり、上部電極１３およびｐ＋−Ｓｉ膜１２、ｉ−Ｓｉ膜１１の側壁面を覆うように、シリコン窒化膜やシリコン酸化膜の単層または積層により、第１保護膜１４を100〜500ｎｍ程度の膜厚で成膜する。ｉ−Ｓｉ膜１１の側壁面が露出した後すぐに、洗浄等の必要最低限のクリーニング工程を経て、前記第１保護膜１４にて被覆することで、ｉ−Ｓｉ膜１１の側壁面への汚染を最小限としている。
【００７４】
次に、図６（ｆ）に示すとおり、第１保護膜１４および残りのｉ−Ｓｉ膜１１、ｎ＋−Ｓｉ膜１０、下部電極９の膜を、上部電極１３より大きいパターンのレジストマスクで、上層より順次エッチングを行い、ほぼ同一のパターンを形成することで、ｉ−Ｓｉ膜１１が階段状に形成され、かつ少なくとも第１保護膜１４と下部電極９が同一パターンに形成されたフォトダイオード１０２を形成する。ここで、下部電極９のパターンは上部電極１３のパターンサイズより1〜3μｍ程度大きくして、重ねズレ等のパターン形成マージンを取る。第１保護膜１４およびｉ−Ｓｉ膜１１、ｎ＋−Ｓｉ膜１０をエッチングする際は、下地全面に下部電極９の膜が存在するため、この下部電極９の膜がエッチングストッパとなる。レジストマスクした部分以外の第１保護膜１４を選択的にエッチング除去できるため、層間膜の膜厚を不要に増加させることがなく、以降のコンタクトホール形成においてリードタイム低減やエッチングダメージ低減に貢献する。
【００７５】
さらに、図６（ｄ）で前述した通り、下部電極９の膜をエッチングストッパとして露出させた場合、下部電極９の材料を含む汚染物による汚染が少なからず発生するため、ｉ−Ｓｉ膜１１の下側部分の側壁は影響を受ける。しかしながら、ｉ−Ｓｉ膜１１を階段状に形成したため、上部電極１３から下部電極９までのｉ−Ｓｉ膜１１の側壁経路長は、ｉ−Ｓｉ膜１１の階段形状で踏み面に相当する部分（膜厚方向ではなく、平面方向）の長さだけ長くなり、かつｉ−Ｓｉ膜１１の上側部分の側壁面およびｉ−Ｓｉ膜１１の階段形状で踏み面には下部電極９の膜へのエッチング処理により汚染されない側壁面を形成することができる。特にｉ−Ｓｉ膜１１の階段形状の踏み面部分の長さよりｉ−Ｓｉ膜１１の膜厚が薄い場合には、階段形状にしない構造よりも上部電極１３から下部電極９までの側壁経路長が長くなり、その側壁経路を高抵抗とすることができる。
【００７６】
以降の、図６（ｇ）〜図６（ｉ）は実施例１と同様である。
【００７７】
本発明の実施例２は、実施例１と同様の効果を有しており、さらに得られる効果について図６および図１１を参照しながら説明する。
【００７８】
図６（ｄ）に示すとおり、上部電極１３膜とｐ＋−Ｓｉ膜１２を同一のレジストマスクで、上層より順次エッチングを行ってほぼ同一のパターンを形成する。さらに連続してｉ−Ｓｉ膜１１を途中までエッチングする第１エッチング処理をして、上側部分は上部電極１３及びｐ＋−Ｓｉ膜１２とほぼ同一のパターンに形成し、下側部分は全面に残す。ここで、もし光電変換層１０３を下部電極９膜が露出するまでエッチングすると、下部電極９の材料によって少なからずエッチング処理が施され、下部電極９の材料を含んだ汚染物で光電変換層１０３の側壁面を汚染する。これに対して本実施例では、ｉ−Ｓｉ膜１１の途中でエッチングを止めるため、下部電極９膜が露出せず、ｉ−Ｓｉ膜１１の第１エッチング処理による露出面を下部電極９の材料を含む汚染物で汚染することがない。
【００７９】
その後、図６（ｅ）に示すとおり、ｉ−Ｓｉ膜１１の側壁面が露出した後すぐに、洗浄等の必要最低限のクリーニング工程を経て、前記第１保護膜１４にて被覆することで、ｉ−Ｓｉ膜１１の側壁面への汚染を最小限としている。さらに、図６（ｆ）に示すとおり、上部電極１３膜より大きいマスクパターンで第１保護膜１４およびｉ−Ｓｉ膜１１、ｎ＋−Ｓｉ膜１０、下部電極９に対して第２エッチング処理が順次施され、ｉ−Ｓｉ膜１１が階段形状に形成される。
【００８０】
図１１に実施例２におけるｉ−Ｓｉ膜１１の階段形状を示す。前述の第２エッチング処理は、ｉ−Ｓｉ膜１１の下側部分の側壁面３０３が露出した状態でのエッチング処理であるため、下部電極９の材料を含む汚染物によって、ｉ−Ｓｉ膜１１の下側部分の側壁面３０３は少なからず汚染される。しかしながら、ｉ−Ｓｉ膜１１を階段状に形成したため、上部電極１３から下部電極９までのｉ−Ｓｉ膜１１の側壁経路長は、ｉ−Ｓｉ膜１１の階段形状で踏み面に相当する部分３０２だけ長くなり、かつｉ−Ｓｉ膜１１の上側部分の側壁面３０１およびｉ−Ｓｉ膜１１の階段形状で踏み面３０２には下部電極９の膜へのエッチング処理により汚染されない側壁面を形成することができる。特に、ｉ−Ｓｉ膜１１の階段形状の踏み面部分３０２の長さよりｉ−Ｓｉ膜１１の膜厚が薄い場合には、階段形状にしない構造よりも上部電極１３から下部電極９までの側壁経路長が確実に長くなり、その側壁経路を高抵抗とすることができる。
【００８１】
以上により、下部電極９の膜へのエッチング処理に起因するｉ−Ｓｉ膜１１の側壁面への汚染を抑制し、側壁経路の暗電流を低減できる。
【００８２】
図１２には、本発明の光電変換装置を用いたＸ線画像検出装置の斜視図を示した。
【００８３】
なお、上記実施例では、本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない限りにおいて、その構成は適宜変更可能である。
【産業上の利用可能性】
【００８４】
本発明は、薄膜トランジスタと接続されたフォトダイオードをマトリクス状に配置したＰＤアレイ基板及びその製造方法並びにＰＤアレイ基板を備えるＸ線画像検出装置に利用可能である。
【符号の説明】
【００８５】
１  基板
２  ゲート配線
３  ゲート絶縁膜
４  半導体層
５  ソース電極
６  ドレイン電極
７  パッシベーション膜
８  第１コンタクトホール
９、９ａ、９ｂ  下部電極
１０  ｎ＋−Ｓｉ膜
１１  ｉ−Ｓｉ膜
１２  ｐ＋−Ｓｉ膜
１３  上部電極
１４  第１保護膜
１５  第２保護膜
１６  第２コンタクトホール
１７、１７ａ、１７ｂ、１７ｃ  第３コンタクトホール
１８  信号配線
１９  バイアス配線
２０  第３保護膜
２１  第４コンタクトホール
２２  端子電極
２３  蛍光体
２４  蛍光体保護層
２５  端子引出し配線
１０１  薄膜トランジスタ
１０２  フォトダイオード
１０３  光電変換層
１０４  端子
２０１  下部電極層のパターン
２０２  光電変換層の膜剥がれ
３０１  階段形状ｉ−Ｓｉ膜上側部分の側壁面
３０２  階段形状ｉ−Ｓｉ膜の踏み面部分
３０３  階段形状ｉ−Ｓｉ膜下側部分の側壁面
４０１  Ｘ線画像検出装置（フラットパネルディテクター）
４０２  検査対象
４０３  Ｘ線
４０４  Ｘ線発生源
【図１】
2014078651.tif 000003
【図２】
2014078651.tif 000004
【図３（ａ）】
2014078651.tif 000005
【図３（ｂ）】
2014078651.tif 000006
【図３（ｃ）】
2014078651.tif 000007
【図３（ｄ）】
2014078651.tif 000008
【図３（ｅ）】
2014078651.tif 000009
【図３（ｆ）】
2014078651.tif 000010
【図３（ｇ）】
2014078651.tif 000011
【図３（ｈ）】
2014078651.tif 000012
【図３（ｉ）】
2014078651.tif 000013
【図３（ｊ）】
2014078651.tif 000014
【図４】
2014078651.tif 000015
【図５】
2014078651.tif 000016
【図６（ａ）】
2014078651.tif 000017
【図６（ｂ）】
2014078651.tif 000018
【図６（ｃ）】
2014078651.tif 000019
【図６（ｄ）】
2014078651.tif 000020
【図６（ｅ）】
2014078651.tif 000021
【図６（ｆ）】
2014078651.tif 000022
【図６（ｇ）】
2014078651.tif 000023
【図６（ｈ）】
2014078651.tif 000024
【図６（ｉ）】
2014078651.tif 000025
【図６（ｊ）】
2014078651.tif 000026
【図７】
2014078651.tif 000027
【図８】
2014078651.tif 000028
【図９（ａ）】
2014078651.tif 000029
【図９（ｂ）】
2014078651.tif 000030
【図９（ｃ）】
2014078651.tif 000031
【図９（ｄ）】
2014078651.tif 000032
【図９（ｅ）】
2014078651.tif 000033
【図９（ｆ）】
2014078651.tif 000034
【図９（ｇ）】
2014078651.tif 000035
【図９（ｈ）】
2014078651.tif 000036
【図９（ｉ）】
2014078651.tif 000037
【図１０】
2014078651.tif 000038
【図１１】
2014078651.tif 000039
【図１２】
2014078651.tif 000040