(57)【要約】【課題】本発明は、配線上又はＭＩＭキャパシタ上に重ねて形成された上部ＭＩＭキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。【解決手段】基板１３と、該基板の上に部分的に形成された金属膜１４と、該金属膜上の第１部分１６ａと、該基板の上に該第１部分とつながるように形成された第２部分１６ｂとを有する第１誘電体膜１６と、該第１部分の上に形成された下部電極１８と、該下部電極上の第３部分２０ａと、該第１誘電体膜の上に該第３部分とつながるように形成された第４部分２０ｂとを有する第２誘電体膜２０と、該第２誘電体膜の上に部分的に形成された上部電極２４と、該第２誘電体膜の上に、該上部電極の側面と接するように形成された補強膜２２と、を備える。【選択図】図１
2014154585.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に部分的に形成された金属膜と、
前記金属膜上の第１部分と、前記基板の上に前記第１部分とつながるように形成された第２部分とを有する第１誘電体膜と、
前記第１部分の上に形成された下部電極と、
前記下部電極上の第３部分と、前記第１誘電体膜の上に前記第３部分とつながるように形成された第４部分とを有する第２誘電体膜と、
前記第２誘電体膜の上に部分的に形成された上部電極と、
前記第２誘電体膜の上に、前記上部電極の側面と接するように形成された補強膜と、を備えたことを特徴とする半導体装置。
【請求項２】
前記金属膜、前記第１誘電体膜、及び前記下部電極は下部ＭＩＭキャパシタを形成し、
前記下部電極、前記第２誘電体膜、及び前記上部電極は上部ＭＩＭキャパシタを形成していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第４部分と前記第３部分を接続する部分には断面視で段差が形成され、
前記上部電極は前記第３部分の上に形成され、
前記補強膜は前記第３部分と前記第４部分の上に一体的に形成されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第４部分と前記第３部分を接続する部分には断面視で段差が形成され、
前記上部電極は、前記第３部分と前記第４部分の上に一体的に形成されることで前記下部電極を前記第２誘電体膜を介して覆い、
前記補強膜は前記第４部分の上に形成されたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記上部電極は、前記補強膜の上に乗り上げた乗り上げ部を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記下部電極の幅は５μｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第４部分は前記第３部分よりも厚く形成されることで、前記第３部分と第４部分の上面が同じ高さであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項８】
前記補強膜は、ＢＣＢ(benzocyclobutene)、ポリイミド、フッ素樹脂、ＰＡＥ(Poly Arylene Ether)、ＨＳＱ(Hydrogen SilseQuioxane)、又はＭＳＱ(Methyl SilseQuioxane)で形成されたことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
基板の主面の一部に金属膜を形成する工程と、
前記金属膜上の第１部分と、前記基板の上に前記第１部分とつながるように形成された第２部分とを有する第１誘電体膜を形成する工程と、
前記第１部分の上に下部電極を形成する工程と、
塗布法により、前記下部電極上の第３部分と前記第１誘電体膜上の第４部分を有する第２誘電体膜を一体的に形成することで、第３部分と第４部分の上面を平坦にする工程と、
ＣＶＤ法、スパッタ法、又は蒸着法により前記第２誘電体膜の上に、前記下部電極の直上を開口した補強膜を形成する工程と、
前記開口をうめる上部電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１０】
前記補強膜は前記第４部分の上に形成され、
前記上部電極はめっき法、スパッタ法、又は蒸着法で形成されたことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＭＩＭキャパシタを有する半導体装置、及びその半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、最上層配線、容量層、及びＦ／ＣＰＡＤ（フリップチップパッド）により形成されたＭＩＭキャパシタを有する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２５０７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のＭＩＭキャパシタを有する半導体装置を小型化するためには、半導体装置内の配線上又はＭＩＭキャパシタ上に重ねてＭＩＭキャパシタ（上部ＭＩＭキャパシタと称する）を形成することが好ましい。上部ＭＩＭキャパシタの上部電極は、隣接する構造との絶縁確保のために、狭い幅で形成されることが好ましい。
【０００５】
しかしながら、上部ＭＩＭキャパシタの上部電極の幅を狭くすると、上部ＭＩＭキャパシタの上部電極とその下の誘電体との付着強度が不足し、当該上部電極が誘電体膜から浮いたり剥がれたりする問題があった。
【０００６】
上部ＭＩＭキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止するために、当該上部電極の幅を広くすることも考えられる。しかし、上部ＭＩＭキャパシタの誘電体膜は、その下層の配線又はＭＩＭキャパシタの厚みの影響を受けて段差を有していることが多い。従って、上部ＭＩＭキャパシタの上部電極の幅を広くすると、誘電体膜の段差の上に当該上部電極を形成しなければならず、段差上の上部電極が浮いたり剥がれたりする問題があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、配線上又はＭＩＭキャパシタ上に重ねて形成された上部ＭＩＭキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明に係る半導体装置は、基板と、該基板の上に部分的に形成された金属膜と、該金属膜上の第１部分と、該基板の上に該第１部分とつながるように形成された第２部分とを有する第１誘電体膜と、該第１部分の上に形成された下部電極と、該下部電極上の第３部分と、該第１誘電体膜の上に該第３部分とつながるように形成された第４部分とを有する第２誘電体膜と、該第２誘電体膜の上に部分的に形成された上部電極と、該第２誘電体膜の上に、該上部電極の側面と接するように形成された補強膜と、を備えたことを特徴とする。
【０００９】
本願の発明に係る半導体装置の製造方法は、基板の主面の一部に金属膜を形成する工程と、該金属膜上の第１部分と、該基板の上に該第１部分とつながるように形成された第２部分とを有する第１誘電体膜を形成する工程と、該第１部分の上に下部電極を形成する工程と、塗布法により、該下部電極上の第３部分と該第１誘電体膜上の第４部分を有する第２誘電体膜を一体的に形成することで、第３部分と第４部分の上面を平坦にする工程と、ＣＶＤ法、スパッタ法、又は蒸着法により該第２誘電体膜の上に、該下部電極の直上を開口した補強膜を形成する工程と、該開口をうめる上部電極を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、配線上又はＭＩＭキャパシタ上に重ねて形成された上部ＭＩＭキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の一部の断面図である。
【図２】補強膜を全面に形成したことを示す断面図である。
【図３】補強膜に開口を形成したことを示す断面図である。
【図４】給電層を形成したことを示す断面図である。
【図５】レジストを形成したことを示す断面図である。
【図６】上部電極を形成したことを示す断面図である。
【図７】本発明の実施の形態２に係る半導体装置の一部の断面図である。
【図８】本発明の実施の形態３に係る半導体装置の一部の断面図である。
【図９】本発明の実施の形態４に係る半導体装置の一部の断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の一部の断面図である。この半導体装置は半導体基板１０を備えている。半導体基板１０は例えばＳｉ、ＧａＡｓ、ＩｎＰ、ＧａＮ，又はＳｉＣで形成されている。半導体基板１０の上には絶縁膜１２が形成されている。半導体基板１０と絶縁膜１２をまとめて基板１３と称する。
【００１４】
基板１３の上には部分的に金属膜１４が形成されている。基板１３と金属膜１４の上には一体的に第１誘電体膜１６が形成されている。第１誘電体膜１６は、金属膜１４上の第１部分１６ａと、基板１３の上に第１部分１６ａとつながるように形成された第２部分１６ｂとを有している。第１部分１６ａは第２部分１６ｂよりも高い位置にある。
【００１５】
第１部分１６ａの上には下部電極１８が形成されている。下部電極１８の幅は例えば５μｍである。下部電極１８と第１誘電体膜１６の上には第２誘電体膜２０が形成されている。第２誘電体膜２０は、下部電極１８上の第３部分２０ａと、第１誘電体膜１６の上に第３部分２０ａとつながるように形成された第４部分２０ｂとを有している。第３部分２０ａは第４部分２０ｂよりも高い位置にある。第４部分２０ｂと第３部分２０ａを接続する部分には断面視で段差が形成されている。
【００１６】
第３部分２０ａと第４部分２０ｂの上に一体的に補強膜２２が形成されている。補強膜２２は、下部電極１８の直上に幅４μｍ程度の開口を有している。補強膜２２は例えばＢＣＢ(benzocyclobutene)若しくはポリイミド等の有機樹脂、フッ素樹脂、ＰＡＥ(Poly Arylene Ether)、ＨＳＱ(Hydrogen SilseQuioxane)、又はＭＳＱ(Methyl SilseQuioxane)で形成されている。
【００１７】
補強膜２２の開口を埋めるように、第３部分２０ａの上に上部電極２４が形成されている。上部電極２４は、補強膜２２の開口を埋める根元部２４ａと、補強膜２２の上に乗り上げた乗り上げ部２４ｂとを有している。根元部２４ａと乗り上げ部２４ｂは一体的に形成されている。上部電極２４の根元部２４ａの側面と補強膜２２が接している。
【００１８】
金属膜１４、第１誘電体膜１６、及び下部電極１８は下部ＭＩＭ（Metal Insulator Metal）キャパシタを形成し、下部電極１８、第２誘電体膜２０、及び上部電極２４は上部ＭＩＭキャパシタを形成している。なお、本発明の実施の形態１に係る半導体装置は、下部ＭＩＭキャパシタと上部ＭＩＭキャパシタからなる構造（この構造を積層ＭＩＭキャパシタと称する）を多数有するＭＭＩＣ（Microwave Monolithic IC）である。
【００１９】
本発明の実施の形態１に係る半導体装置の製造方法を説明する。まず、金属膜１４、第１誘電体膜１６、下部電極１８、及び第２誘電体膜２０の各層を周知の方法で形成する。具体的には、基板１３の主面の一部に金属膜１４を形成する。次いで、金属膜１４上の第１部分１６ａと、基板１３の上に第１部分１６ａとつながるように形成された第２部分１６ｂとを有する第１誘電体膜１６を形成する。次いで、第１部分１６ａの上に下部電極１８を形成する。次いで、第３部分２０ａと第４部分２０ｂを有する第２誘電体膜２０を形成する。
【００２０】
次いで、第２誘電体膜２０の上に補強膜２２を形成する。図２は、補強膜を全面に形成したことを示す断面図である。補強膜２２Ａは感光性を有する材料で形成する。そのような材料として、例えば、ＢＣＢ若しくはポリイミド等の有機樹脂、フッ素樹脂、ＰＡＥ、ＨＳＱ、又はＭＳＱがある。第２誘電体膜２０の表面には断面視で段差があるが、補強膜２２Ａの表面は断面視で平坦となる。
【００２１】
次いで、補強膜２２Ａに開口を形成する。図３は、補強膜に開口２２ａを形成したことを示す断面図である。補強膜２２Ａに露光処理、現像処理、及びキュア処理を施すことにより開口２２ａを形成する。次いで、補強膜２２の表面、及び開口２２ａにより露出した部分に給電層を形成する。図４は、給電層５０を形成したことを示す断面図である。給電層５０は、補強膜２２の表面、開口２２ａにより露出した補強膜２２の側面、及び開口２２ａにより露出した第３部分２０ａの表面に形成する。
【００２２】
次いで、給電層５０の一部にレジストを形成する。図５は、レジスト５２を形成したことを示す断面図である。レジスト５２は、補強膜２２の表面に形成された給電層５０の上に形成する。次いで、めっき法により上部電極を形成する。図６は、上部電極２４を形成したことを示す断面図である。その後レジスト５２及びレジスト５２直下の給電層５０を除去する。なお、残った給電層５０は上部電極２４の一部となる。
【００２３】
金属膜１４、下部電極１８、及び上部電極２４は例えば、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、若しくはタングステン（Ｗ）を含有する導体、又はこの導体の積層構造で形成する。絶縁膜１２、第１誘電体膜１６、及び第２誘電体膜２０は例えば、窒化シリコン（ＳｉＮ）、窒酸化シリコン（ＳｉＯＮ）、酸化シリコン（ＳｉＯ）、酸化アルミニウム（ＡｌＯ）、窒化アルミニウム（ＡｌＮ）、酸化タンタル（ＴａＯ）、酸化ジルコニウム（ＺｒＯ）、酸化ハフニウム（ＨｆＯ）、チタン酸ストロンチウム（ＳＴＯ）、チタン酸バリウムストロンチウム（ＢＳＴ）又はこれらの積層構造で形成する。
【００２４】
本発明の実施の形態１に係る半導体装置によれば、補強膜２２が上部電極２４の側面と接して上部電極２４の位置を固定しているので、上部電極２４が第２誘電体膜２０から浮いたり剥がれたりすることを防止できる。これにより、上部電極２４を形成した後に例えばスプレー洗浄を実施して上部電極２４に力を及ぼしても、上部電極２４が第２誘電体膜２０から浮いたり剥がれたりすることを防止できる。
【００２５】
補強膜２２の利用により上部電極２４の浮き又は剥がれを防止できるので、上部電極２４は狭い幅（例えば４μｍ）で形成することができる。上部電極２４を狭い幅で形成すると隣接する構造との絶縁を確保しやすくなる。下部電極１８についても５μｍと幅を狭くしたので隣接する構造との絶縁を確保できる。なお、隣接する構造とは、例えば他の積層ＭＩＭキャパシタである。
【００２６】
一般に、複数のＭＩＭキャパシタが形成される領域の面積はＭＭＩＣ全体の面積の２０−３０％程度にも達することが多い。ところが、本発明の実施の形態１に係る半導体装置のように積層ＭＩＭキャパシタを形成することで、ＭＩＭキャパシタを積層させないで形成した場合と比較してＭＩＭキャパシタが形成される領域の面積を半減させることができる。従って、半導体装置の小型化及び製造コストの低減が可能となる。
【００２７】
本発明の実施の形態１に係る半導体装置では、金属膜１４は下部ＭＩＭキャパシタの下部電極として機能するものとしたが、金属膜１４を配線として用いてもよい。この場合、配線（金属膜１４）の上に下部電極１８と上部電極２４を有する上部ＭＩＭキャパシタを形成することになる。
【００２８】
下部電極１８の幅は５μｍ、上部電極２４の幅は４μｍとしたが、特にこれらの幅に限定されない。以下の実施の形態でも同様である。なお、上部電極２４を第３部分２０ａの上に形成するためには、下部電極１８の幅よりも上部電極２４の根元部２４ａの幅を狭くする必要がある。
【００２９】
実施の形態２．
本発明の実施の形態２に係る半導体装置と半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図７は、本発明の実施の形態２に係る半導体装置の一部の断面図である。第２誘電体膜１００の表面は平坦になっている。つまり、第２誘電体膜１００の第４部分１００ｂは第３部分１００ａよりも厚く形成されることで、第３部分１００ａと第４部分１００ｂの上面が同じ高さとなっている。
【００３０】
実施の形態２に係る半導体装置の製造方法を説明する。塗布法により、下部電極１８上の第３部分１００ａと第１誘電体膜１６上の第４部分１００ｂとを有する第２誘電体膜１００を一体的に形成する。これにより、第３部分１００ａと第４部分１００ｂの上面を平坦にする。次いで、ＣＶＤ法、スパッタ法、又は蒸着法により第２誘電体膜１００の上に補強膜１０２を形成する。実施の形態１と同様に、補強膜１０２のうち下部電極１８の直上部分に開口を形成する。次いで、この開口を埋める上部電極２４を形成する。
【００３１】
実施の形態１に係る半導体装置の製造方法では第２誘電体膜２０が段差を有している。従って、補強膜２２の表面を平坦にするためには補強膜２２は塗布法で形成することが好ましい。しかしながら、本発明の実施の形態２に係る半導体装置の製造方法では、第２誘電体膜１００の表面が平坦になるように第２誘電体膜１００を形成するので、補強膜１０２の形成方法は塗布法に限定されずＣＶＤ法、スパッタ法、又は蒸着法を使うことができる。
【００３２】
実施の形態３.
本発明の実施の形態３に係る半導体装置と半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図８は、本発明の実施の形態３に係る半導体装置の一部の断面図である。第４部分２０ｂと第３部分２０ａを接続する部分には断面視で段差が形成されている。上部電極２００は、第３部分２０ａと第４部分２０ｂの上に一体的に形成されることで下部電極１８を第２誘電体膜２０を介して覆っている。なお、上部電極２００は根元部２００ａと乗り上げ部２００ｂを備えている。
【００３３】
補強膜２０２は第４部分２０ｂの上に形成されている。図８から分かるように、補強膜２０２は実施の形態１の場合と比較して幅の広い開口を有しているので、上部電極２００の形成方法はめっき法に限定されず例えばスパッタ法又は蒸着法を用いることができる。
【００３４】
本発明の実施の形態３に係る半導体装置によれば、第２誘電体膜２０の段差の上に上部電極２００を形成するが、補強膜２０２が上部電極２００を補強しているので上部電極２００の浮き又は剥がれを防止できる。このように上部電極２００の幅を広くすることで、上部ＭＩＭキャパシタの容量を高めることができる。
【００３５】
実施の形態４．
本発明の実施の形態４に係る半導体装置と半導体装置の製造方法は、実施の形態３との共通点が多いので実施の形態３との相違点を中心に説明する。図９は、本発明の実施の形態４に係る半導体装置の一部の断面図である。第２誘電体膜３００の第３部分３００ａと第４部分３００ｂは表面が同じ高さであり、第２誘電体膜３００全体として平坦な表面を有している。補強膜３０２は第４部分３００ｂの上に形成されている。上部電極３０４はめっき法、スパッタ法、又は蒸着法で形成されている。
【００３６】
上部電極３０４は幅が広いが、第２誘電体膜３００の表面が平坦になっているので、上部電極３０４は段差上に形成する必要がない。上部電極３０４は、段差上に形成されていないことと、補強膜３０２によって補強されていることによって、浮き又は剥がれが発生しづらい。
【００３７】
なお、本発明の実施の形態１−４の半導体装置は、上部電極が第２誘電体膜の上に部分的に形成され、この上部電極を補強膜で補強するという点において共通している。
【符号の説明】
【００３８】
１０  半導体基板、  １２  絶縁膜、  １３  基板、  １４  金属膜、  １６  第１誘電体膜、  １６ａ  第１部分、  １６ｂ  第２部分、  １８  下部電極、  ２０  第２誘電体膜、  ２０ａ  第３部分、  ２０ｂ  第４部分、  ２２  補強膜、  ２２ａ  開口、  ２４  上部電極、  ２４ａ  根元部、  ２４ｂ  乗り上げ部、  ５０  給電層、  ５２  レジスト、  １００  第２誘電体膜、  １００ａ  第３部分、  １００ｂ  第４部分、  １０２  補強膜、  ２００  上部電極、  ２００ａ  根元部、  ２００ｂ  乗り上げ部、  ２０２  補強膜、  ３００  第２誘電体膜、  ３００ａ  第１部分、  ３００ｂ  第２部分、  ３０２  補強膜、  ３０４  上部電極
【図１】
2014154585.tif 000003
【図２】
2014154585.tif 000004
【図３】
2014154585.tif 000005
【図４】
2014154585.tif 000006
【図５】
2014154585.tif 000007
【図６】
2014154585.tif 000008
【図７】
2014154585.tif 000009
【図８】
2014154585.tif 000010
【図９】
2014154585.tif 000011