(57)【要約】【課題】軽負荷時にスイッチング周波数を十分に下げることが可能な擬似共振スイッチング電源装置の制御回路を提供する。【解決手段】ボトム検出信号に基づいてスイッチング素子をスイッチング動作させる擬似共振スイッチング電源装置である。スイッチング周波数の低下に伴う共振波形の減衰によって前記ボトムが検出できない状態になった場合、あるいは、共振波形のボトムが設定された回数を超えた場合に、前記ボトム検出信号に代わるダミー信号を発生するダミー信号発生回路（３７）を設け、このダミー信号を用いることによるボトムスキップ数の増加によってスイッチング周波数を低下させるように構成されている。【選択図】図３
2014023208.tif 000002
【特許請求の範囲】
【請求項１】
共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路を有し、
軽負荷時には前記ボトム検出回路で検出したボトムの回数をカウントしてスイッチング周期を定める擬似共振スイッチング電源装置の制御回路であって、
前記ボトム検出回路がボトムを検出できない状態になる、カウントすべきボトムの数が所定数である、もしくは前記ボトム検出回路で検出したボトムの回数が所定回数に達すると前記ボトム検出信号に代わるダミー信号をカウントするようにしたことを特徴とする擬似共振スイッチング電源装置の制御回路。
【請求項２】
共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路と、
ボトムスキップ数を設定する第１のカウンタと、
前記ボトムの数をカウントする第２のカウンタと、
前記第１のカウンタのカウント値と第２のカウンタのカウント値が一致するとき一致信号を出力する比較器と、を備え、
前記比較器が一致信号を出力した後における前記ボトム検出信号に基づいてスイッチング素子をスイッチング動作させる擬似共振スイッチング電源装置の制御回路であって、
前記共振波形の減衰によって前記ボトムが検出できない状態になった場合に、前記ボトム検出信号に代わるダミー信号を発生するダミー信号発生回路を設け、前記ボトムが検出できない状態になると前記第２のカウンタが前記ダミー信号をカウントすることを特徴とする擬似共振スイッチング電源装置の制御回路。
【請求項３】
共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路と、
ボトムスキップ数を設定する第１のカウンタと、
前記ボトムの数をカウントする第２のカウンタと、
前記第１のカウンタのカウント値と第２のカウンタのカウント値が一致するとき一致信号を出力する比較器と、を備え、
前記比較器が一致信号を出力した後における前記ボトム検出信号に基づいてスイッチング素子をスイッチング動作させる擬似共振スイッチング電源装置の制御回路であって、
前記ボトム検出信号に代わるダミー信号を発生するダミー信号発生回路を設け、前記第１のカウンタに設定された値が所定値を超える、もしくは共振波形のボトムが予め設定された回数を超えると前記第２のカウンタが前記ダミー信号をカウントすることを特徴とする擬似共振スイッチング電源装置の制御回路。
【請求項４】
前記第１のカウンタはアップダウンカウンタからなり、
スイッチング周期と比較してスイッチング周波数を変化させるための第１の基準時間および該第１の基準電圧より長い第２の基準時間を生成するタイマ回路を更に備え、
前記スイッチング周期が前記第１の基準時間より短いときに前記第１のカウンタをアップカウントさせ、前記スイッチング周期が前記第２の基準時間長いときに前記第１のカウンタをダウンカウントさせることを特徴とする請求項２または３に記載の擬似共振スイッチング電源装置の制御回路。
【請求項５】
前記ダミー信号の周期が前記共振波形の周期よりも長く設定されていることを特徴とする請求項１ないし４のいずれか１項に記載の擬似共振スイッチング電源装置の制御回路。
【請求項６】
前記タイマ回路は、前記第１の基準時間となってから前記第２の基準時間となるまでの時間を、前記第１のカウンタの出力信号または前記ダミー信号が使用されているかどうかを示す信号を用いて可変するように構成したことを特徴とする請求項４に記載の擬似共振スイッチング電源装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、擬似共振スイッチング電源装置、特に負荷状態に応じてボトムスキップ制御を実行する擬似共振スイッチング電源装置の制御回路に関するものである。
【背景技術】
【０００２】
擬似共振スイッチング電源装置では、負荷が軽くなるにつれてスイッチング周波数が増加する。このため、軽負荷時にパワーデバイスのスイッチング損失が増大して変換効率が低下し、特に負荷が定格負荷の５０％以下の場合、変換効率の低下が著しくなる。また、上記スイッチング損失の増大は、パワーデバイスの過剰な発熱をもたらす。
【０００３】
そこで、いわゆるボトムスキップという制御方法を適用して軽負荷時の動作周波数の単調増加を抑える技術が提案されている。
ボトムスキップ制御では、ＭＯＳＦＥＴやＩＧＢＴなどからなるパワーデバイス（以下、スイッチング素子という）のドレイン端子の共振波形が利用される。すなわち、重負荷時には上記共振波形における最初のボトムのタイミングでスイッチング素子をターンオンさせ、軽負荷時には最初のボトムではなくてそれよりも後のボトムのタイミングでスイッチング素子をターンオンさせる（ボトムスキップ）。
このボトムスキップ制御におけるボトムスキップ数は、負荷が軽いほど大きく設定され、これによって、軽負荷時のスイッチング周波数の上昇が抑制される。
【０００４】
このように、ボトムスキップ制御では、軽負荷時におけるスイッチング周波数が低下する。スイッチング周波数の単なる低下は、電源出力電圧の低下をもたらすので、電源出力電圧を安定に維持するためには、その低下分が補われるようにスイッチング素子のオン幅を広げる必要、つまり、オン時比率を維持する必要がある。
しかし、スイッチング素子のオン幅に基づいて負荷の重さを判断してボトムスキップ制御を行う場合において、上記オン幅を広げる処置を行うと、負荷の重さの判断が不適正になるので、次のスイッチングサイクルでボトムスキップ数が元に戻ってしまうおそれがある。ボトムスキップ数が元に戻ると、結果的にスイッチング周波数が乱れて音鳴りが発生することになる。
【０００５】
特許文献１には、上記スイッチング周波数の乱れを防止する技術が開示されている。この技術では、図１２に示す上限と下限の２つのスイッチング周波数ｆｈｉ，ｆｌｏがそれらの周期に相当する時間としてタイマで設定され、その上限と下限で規定される周期の範囲でスイッチングが行われるように、ボトムスキップ数がアップダウンカウンタなどのロジック回路で設定される。
【０００６】
すなわち、負荷が軽くなってスイッチング周波数が上限ｆｈｉを超えると、設定ボトムスキップ数が増加され、逆に負荷が重くなってスイッチング周波数が下限ｆｌｏを下回ると、設定ボトムスキップ数が減少される。共振波形の実際のボトム数は、別のカウンタでカウントされ、そのボトム数が設定ボトムスキップ数と一致した時に、スイッチング素子がターンオンされる。
【０００７】
ボトムスキップ数が１つ増加する設定に切り替わってスイッチング周波数が低下した場合、切り替わった後のスイッチング周波数が下限ｆｌｏより上になるようにスイッチング周波数の範囲が設定される。また、ボトムスキップが１つ減少する設定に切り替わってスイッチング周波数が上昇した場合は、切り替わった後のスイッチング周波数が上限より下になるようにスイッチング周波数の範囲が設定される。
このように、スイッチング周波数の上限と下限をヒステリシス付きで設定すれば、ボトムスキップ切り替え時のスイッチング周波数の乱れをなくして、音鳴りを防止することができる。
【０００８】
一方、特許文献２には、固定周波数のＰＷＭ電源装置において、負荷が減少した場合に、該負荷に対応する制御電圧によってスイッチング周波数を低減させることが記載されている。このＰＷＭ電源装置によれば、軽負荷時にスイッチング損失が低減されるので、効率が改善される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表２００５−５０３７４８号公報
【特許文献２】米国特許第７７９５８５１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
軽負荷時の効率を改善するという観点からすると、負荷が所定の大きさまで軽くなった場合に、スイッチング周波数を２５ｋＨｚ程度の可聴周波数の少し上の周波数まで低減させ、負荷が上記所定の大きさよりも更に軽くなった場合に、バースト動作（スイッチングの無い期間に続く期間において高スイッチング周波数でスイッチングを行なうという周知の手法）に移行するという方式を採用することが望ましい。
【００１１】
ボトムスキップ数をアップダウンカウンタなどのロジック回路で設定するとともに、実際の共振電圧のボトムをカウントし、そのカウント数が上記設定されたボトムスキップ数に一致したときにスイッチング素子をターンオンさせるという前述の擬似共振制御において、上記２５ｋＨｚ程度までの周波数低減特性を実現するためには、共振周期（一般的には１μｓ〜３μｓ程度）を考慮すると、ボトムを最低でも１０回以上カウントする必要がある。
【００１２】
ところが、トランスがエネルギーを放出し終わった後の共振振動は、振動の回数が増加するごとに減衰するため、ボトムの可能検出数が１０よりも少なくなる場合が想定される。このように、必要数のボトムを検出できなくなると、ボトムスキップ制御が破綻するため、十分に周波数を下げることができなくなる。
【００１３】
共振周期が１．２μｓである図１３の例では、１５回程度ボトムが発生する態様で共振電圧Ｖｄｓが減衰している。しかし、この場合、１２回目のボトム位までしか安定に検出することができないので、実質的な共振期間は１．２μｓ×１２＝１４．４μｓとなる。この共振期間１４．４μｓと、スイッチング素子のオン時間１μs（Ｖｄｓ＝０Ｖの期間）と、共振電圧ＶｄｓがＨｉｇｈレベルで固定されているフライバック期間２μｓとの和は１７．４μｓである。このため、この例では、スイッチング周波数が５７．５ｋＨｚ程度までしか下がらないことになる。
【００１４】
スイッチング素子に並列接続する共振用キャパシタ等の値を大きく設定すれば、共振の振幅や周期を大きく設定することが可能である。しかし、それに伴って必要となるスイッチング素子のドレイン容量の増加は、１回あたりのスイッチング損失を大きくさせる方向に働くため、軽負荷時の効率を悪化させてしまう。
【００１５】
そこで、本発明は、軽負荷時にスイッチング周波数を十分に下げることが可能な擬似共振スイッチング電源装置の制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路を有し、軽負荷時には前記ボトム検出回路で検出したボトムの回数をカウントしてスイッチング周期を定める擬似共振スイッチング電源装置の制御回路であって、前記ボトム検出回路がボトムを検出できない状態になる、カウントすべきボトムの数が所定数である、もしくは前記ボトム検出回路で検出したボトムの回数が所定回数に達すると前記ボトム検出信号に代わるダミー信号をカウントすることを特徴としている。
【００１７】
また、本発明は、共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路と、ボトムスキップ数を設定する第１のカウンタと、前記ボトムの数をカウントする第２のカウンタと、前記第１のカウンタのカウント値と第２のカウンタのカウント値が一致するとき一致信号を出力する比較器と、を備え、前記比較器が一致信号を出力した後における前記ボトム検出信号に基づいてスイッチング素子をスイッチング動作させる擬似共振スイッチング電源装置の制御回路であって、前記共振波形の減衰によって前記ボトムが検出できない状態になった場合に、前記ボトム検出信号に代わるダミー信号を発生するダミー信号発生回路を設け、前記ボトムが検出できない状態になると前記第２のカウンタが前記ダミー信号をカウントすることを特徴としている。
【００１８】
更に、本発明は、共振波形のボトムを検出してボトム検出信号を出力するボトム検出回路と、ボトムスキップ数を設定する第１のカウンタと、
前記ボトムの数をカウントする第２のカウンタと、前記第１のカウンタのカウント値と第２のカウンタのカウント値が一致するとき一致信号を出力する比較器と、を備え、前記比較器が一致信号を出力した後における前記ボトム検出信号に基づいてスイッチング素子をスイッチング動作させる擬似共振スイッチング電源装置の制御回路であって、前記ボトム検出信号に代わるダミー信号を発生するダミー信号発生回路を設け、前記第１のカウンタに設定された値が所定値を超える、もしくは共振波形のボトムが予め設定された回数を超えると前記第２のカウンタが前記ダミー信号をカウントすることを特徴としている。
【００１９】
好ましい実施の形態では、上記前記第１のカウンタとしてアップダウンカウンタが使用され、スイッチング周期と比較してスイッチング周波数を変化させるための第１の基準時間および該第１の基準電圧より長い第２の基準時間を生成するタイマ回路が設けられる。
この場合、前記スイッチング周期が前記第１の基準時間より短いときに前記第１のカウンタをアップカントさせ、前記スイッチング周期が前記第２の基準時間長いときに前記第１のカウンタをダウンカウントさせる。
【００２０】
好ましい実施の形態では、前記ダミー信号の周期が前記共振波形の周期よりも長く設定される。また、前記タイマ回路は、前記第１の基準時間となってから前記第２の基準時間となるまでの時間を、前記第１のカウンタの出力信号または前記ダミー信号が使用されているかどうかを示す信号を用いて可変するように構成される。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る擬似共振スイッチング電源装置の全体構成を示す回路図である。
【図２】共振回路が共振動作しているときのスイッチング素子のドレイン・ソース間電圧の変化を示す波形図である。
【図３】ボトム制御回路の構成例を示す回路図である。
【図４】可変定電流源の構成例を示す回路図である。
【図５】負荷に対応した制御電圧によるスイッチング周波数の変化を例示したグラフである。
【図６】ボトム検出回路及びダミー信号発生回路の構成例を示す回路図である。
【図７】ダミー信号発生回路内の発振器の構成例を示す回路図である。
【図８】ボトム制御回路の動作を説明するための波形図である。
【図９】ダミー信号を用いない場合における出力電力とスイッチング周波数の関係を例示したグラフである。
【図１０】ダミー信号を用いた場合における出力電力とスイッチング周波数の関係を例示したグラフである。
【図１１】ボトム制御回路の他の構成例を示す回路図である。
【図１２】スイッチング周波数の上限と下限にヒステリシスを設定した場合のボトムスキップ動作を示すグラフである。
【図１３】共振電圧の減衰特性を例示した波形図である。
【発明を実施するための形態】
【００２２】
図１は、本発明に係る擬似共振スイッチング電源装置の全体構成を示す回路図である。
このスイッチング電源装置において、トランスＴは一次巻線Ｐ１、二次巻線Ｓ１及び補助巻線Ｐ２を有する。一次巻線Ｐ１は、一端が入力端子Ｔｉに接続され、他端がＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)からなるスイッチング素子Ｔｒ１のドレインに接続されている。また、二次巻線Ｓ１は、一端がダイオードＤ１を介して出力端子Ｔｏに接続され、他端が接地点に接続されている。補助巻線Ｐ２は、一端が後述のスイッチング制御回路１の入力端子であるＺＣＤ（Zero Current Detection）端子に接続され、他端が接地点に接続されている。
【００２３】
入力端子Ｔｉと接地点間には平滑用キャパシタＣｉが、また、出力端子Ｔｏと接地点間には平滑用キャパシタＣｏが、さらに、スイッチング素子Ｔｒ１のドレインと接地点間には共振用キャパシタＣｒがそれぞれ接続されている。出力端子Ｔｏと接地点間には分圧抵抗Ｒｏ１、Ｒｏ２からなる分圧回路が接続され、スイッチング素子Ｔｒ１のソースと接地点間には電流検出抵抗Ｒｓが接続されている。
【００２４】
スイッチング制御回路１は、ボトム検出回路３、ボトム制御回路５、オア回路７、ワンショット回路９、リスタート回路１１、フリップフロップ１３、ドライブ回路１５及びコンパレータ１７を備えている。このスイッチング制御回路１は、集積化されている。
ボトム検出回路３は、ＺＣＤ端子に印加される上記補助巻線Ｐ２の出力電圧のボトム（極小状態）を検出するとＨ（Ｈｉｇｈ）レベルのＢｏｔ−ｉｎ信号を発生する。このボトム検出回路３及びボトム制御回路５の具体的な構成及び動作については後述する。
【００２５】
オア回路７からは、ボトム制御回路５からのＨレベルのＢｏｔ−ｏｕｔ信号あるいはリスタート回路１１からのリスタート信号が出力される。Ｂｏｔ−ｏｕｔ信号は、上記Ｂｏｔ−ｉｎ信号あるいは後述のダミー信号に対応する。また、リスタート回路１１は、Ｂｏｔ−ｏｕｔ信号が発生しない起動時などにタイマによってリスタート信号を出力する。
ワンショット回路９は、上記Ｂｏｔ−ｏｕｔ信号あるいはリスタート信号が立ち上がった時点でトリガされて、例えば幅３００ｎｓのパルス信号であるＳｅｔ信号を形成し、このＳｅｔ信号によってセット優先のフリップフロップ１３をセットする。これに伴い、フリップフロップ１３よりＨレベルのＤｒｖ信号が出力されるので、ドライブ回路１５がこのＤｒｖ信号に基づく駆動信号を出力端子ＯＵＴから出力して、スイッチング素子Ｔｒ１をターンオンさせる。
【００２６】
この結果、インダクタであるトランスＴの一次巻線Ｐ１がエネルギーの蓄積を開始する。このとき、スイッチング素子Ｔｒ１に直列接続された抵抗Ｒｓの両端の電圧、つまり、スイッチング素子Ｔｒ１を流れる電流に対応する電圧がＩＳ端子を介してコンパレータ１７の一方の入力端子に入力され、また、抵抗Ｒｏ１、Ｒｏ２によって出力電圧Ｖｏを分圧した電圧が帰還回路１８に入力される。
帰還回路１８は、入力電圧と図示しない基準電圧との差を演算し、その差に対応するフィードバック信号（誤差信号）をＦＢ端子を介してコンパレータ１７の他方の入力端子に出力する。フィードバック信号は、負荷の大きさを表し、負荷が軽いほど低値となる。
【００２７】
コンパレータ１７は、抵抗Ｒｓの両端の電圧がフィードバック信号の電圧値を超えたときにリセット信号を出力して、フリップフロップ１３をリセットする。フリップフロップ１３がリセットされると、Ｄｒｖ信号がＬ(Ｌｏｗ)レベルになるので、スイッチング素子Ｔｒ１がターンオフし、その結果、トランスＴの一次巻線Ｐ１に蓄積されたエネルギーが二次巻線Ｓ１側に放出される。このエネルギーの放出期間においては、スイッチング素子Ｔｒ１に定電圧が印加される。
【００２８】
一次巻線Ｐ１に蓄積されたエネルギーの放出が終了すると、共振用キャパシタＣｒと一次巻線Ｐ１とからなる共振回路が共振動作を開始する。
図２は、共振回路が共振動作しているときのスイッチング素子Ｔｒ１のドレイン・ソース間電圧Ｖｄｓの波形を例示している。ただし、この波形は、ボトムスキップ制御時のものである。
トランスＴの補助巻線Ｐ２は、上記共振回路の共振振動電圧に相似した電圧を発生し、この電圧をＺＣＤ端子を介してボトム検出回路３に入力する。上記補助巻線Ｐ２に発生する電圧は、０Ｖを中心として変化する電圧である。補助巻線Ｐ２に発生する電圧の０Ｖは、図２に示す一次側入力電圧値ＶＩＮに相当する。
【００２９】
図６にボトム検出回路３の一例を示す。このボトム検出回路３は、ＺＣＤ端子から入力される電圧を基準電圧ＶＬ−ｚｃｄ（例えば５０ｍＶ）またはＶＨ−ｚｃｄ（例えば１５０ｍＶ）と比較するコンパレータ６１を備えている。基準電圧ＶＬ−ｚｃｄ、ＶＨ−ｚｃｄは、それぞれトランジスタＴｒ７，Ｔｒ８を介してコンパレータ６１に入力される。トランジスタＴｒ７はコンパレータ６１の出力信号をインバータ５９によって反転した信号によってオンオフされ、トランジスタＴｒ８はコンパレータ６１の出力信号によってオンオフされる。
【００３０】
コンパレータ６１は、ＺＣＤ端子からの入力電圧が基準電圧ＶＬ−ｚｃｄ（０Ｖに近い電圧に設定されている）よりも低くなった時点で該入力電圧がボトムになったことを示すＨレベルのＢｏｔ−ｉｎ信号を出力し、その後、上記入力電圧が基準電圧ＶＨ−ｚｃｄを超えた時点でＬレベルのＢｏｔ−ｉｎ信号を出力する。このようなヒステリシスコンパレータとしての機能を有するボトム検出回路３によれば、ノイズによる誤動作が防止される。
なお、ボトムの発生回数の増加に伴う共振波形の減衰（図１３参照）によって共振振動波形の上側がＶＨ−ｚｃｄ（１５０ｍＶ）以下になると、ボトム検出回路３がボトム検出動作を停止する。
【００３１】
このボトム検出回路３は、上記のようにして入力電圧のボトムを検出し、パルス幅が２００ｎｓ程度のパルス信号であるＨレベルのＢｏｔ−ｉｎ信号をボトム制御回路５に出力する。
このＢｏｔ−ｉｎ信号は、実際には、図２に示す共振波形のボトムよりも９０度位相が進んだタイミングで発生する。そこで、ＺＣＤ端子に入力される電圧を遅延する図示していない遅延回路（例えば、キャパシタと抵抗によって構成される）を該ＺＣＤ端子に接続して、共振波形のボトムのタイミングとＢｏｔ−ｉｎ信号の発生タイミング（スイッチング素子Ｔｒ１のターンオンのタイミング）とを整合させるようにしている。
【００３２】
ボトム制御回路５は、ボトム検出回路３から出力されるＨレベルのＢｏｔ−ｉｎ信号に基づいてＨレベルのＢｏｔ−ｏｕｔ信号を出力する。すなわち、ボトム制御回路５は、重負荷時には１回目のＢｏｔ−ｉｎ信号をＢｏｔ−ｏｕｔ信号として出力し、軽負荷には２回目以降のＢｏｔ−ｉｎ信号をＢｏｔ−ｏｕｔ信号として出力する（ボトムスキップ）。また、後述のダミー信号を発生して、状況に応じてこのダミー信号に基づくＢｏｔ−ｏｕｔ信号も出力する。
ボトム制御回路５からＨレベルのＢｏｔ−ｏｕｔ信号が出力されると、前記したように、スイッチングＴｒ１がターンオンされる。
ボトム制御回路５からＢｏｔ−ｏｕｔ信号が出力されない場合には、リスタート回路がタイマによる設定時間（３０μｓ程度）の経過時点でワンショット回路９に信号を出力して、スイッチングを再開させる。
【００３３】
以下、図３を参照して、ボトム制御回路５をより詳細に説明する。なお、図３に示すＲｅｓｅｔ信号は、起動時に加えられるリセット信号である。
ボトム制御回路５は、スイッチング周波数の上限と下限をＶｃｏｎｔ電圧によって設定するように構成されている。制御信号であるＶｃｏｎｔ電圧は、可変定電流源１９に入力され、タイミングキャパシタＣｔ１を充電するための定電流Ｉｏｓｃ１の値を変化させる。定電流Ｉｏｓｃ１の値はＶｃｏｎｔ電圧が低いほど小さくなる。
本実施形態では、Ｖｃｏｎｔ電圧として、図１のＦＢ端子に入力されるフィードバック信号を用いている。前記したように、このフィードバック信号は負荷の大きさを表し、負荷が軽いほど低電圧になる。
【００３４】
図４に可変定電流源１９の構成例を示す。後段側から説明すると、この可変定電流源１９は、カレントミラーを含む定電流回路５７（トランジスタＴｒ４，Ｔｒ５で構成されている）を備えている。この定電流回路５７における基準電流は、バッファ接続された演算増幅器５５とトランジスタＴｒ６とによって電流検出抵抗Ｒｔの端子電圧Ｖｔを定電圧値に制御することによって決定される。
演算増幅器５５は、二つの＋入力端子を有し、これらの入力端子に入力される電圧の内の低い方の電圧を優先して入力するように構成されている。通常負荷の場合は、第１の＋入力端子に最大スイッチング周波数に相当する電圧Ｖ−ｆｍａｘ（例えば２．５Ｖ）が優先して入力される。このとき、定電流回路５７から出力される定電流はＩｏｓｃ１＝２．５Ｖ／Ｒｔとなる。
【００３５】
もう一つの演算増幅器５３は、非反転増幅接続されている。この演算増幅器５３の＋入力端子にＶｃｏｎｔ電圧が入力されると、その出力電圧Ｖｏｐ１は、Ｖｏｐ１＝（Ｖｃｏｎｔ−Ｖｏｆｆｓｅｔ)×（Ｒｉ＋Ｒｆ）／Ｒｉとなる。ここで、Ｖｏｆｆｓｅｔはオフセット電圧、Ｒｉは入力抵抗、Ｒｆは帰還抵抗である。この演算増幅器５３は負電圧を出力できないので、その出力電圧Ｖｏｐ１の下限値は０Ｖ（ＧＮＤ電圧）となる。
【００３６】
抵抗Ｒ１，Ｒ２は、安定化された基準電圧Ｖｒｅｆ（例えば５Ｖ）と演算増幅器５３の出力電圧Ｖｏｐ１の差を分圧するものであり、その分圧した電圧（正確にいうと、差を分圧した電圧と電圧Ｖｏｐ１を加算した電圧）が演算増幅器５５の第２の＋入力端子に入力される。
このように、分圧電圧を第２の＋入力端子に入力すれば、演算増幅器５３の出力電圧Ｖｏｐ１が最低の０Ｖの場合でも、演算増幅器５５の第２の＋入力端子にＶｒｅｆ×Ｒ２／（Ｒ１＋Ｒ２）の電圧が入力されることになる。
【００３７】
本実施形態においては、スイッチング周波数の低減を開始するポイントのＶｃｏｎｔ電圧の入力に対して、分圧電圧が２．５Ｖとなるように設定されている。従って、より軽い負荷に対応するＶｃｏｎｔ電圧が入力されるのに伴って、最大スイッチング周波数よりも低いスイッチング周波数を規定する定電流Ｉｏｓｃ１が設定される。
定電流Ｉｏｓｃ１は、最低スイッチング周波数（例えば２５ｋＨｚ）に相当する大きさになるまでＶｃｏｎｔ電圧によって変化され、その結果、図５に例示するような（ものに近い）スイッチング周波数の変化特性が実現される。
【００３８】
図３において、ワンショット回路２３は、Ｄｒｖ信号の立ち上がり時点で、つまり、図１に示すスイッチング素子Ｔｒ１がターンオンする時点で、図８に示す２００ｎｓ幅程度のワンショットパルス信号を出力する。このワンショットパルス信号は、タイミングキャパシタＣｔ１に並列接続されたトランジスタＴｒ２をオンさせる。その結果、タイミングキャパシタＣｔ１が放電して、その両端電圧が０Ｖにリセットされる。
その後、タイミングキャパシタＣｔ１は、上記可変定電流源１９から供給される定電流Ｉｏｓｃ１によって充電され、その結果、図８に示すように、充電電流Ｉｏｓｃ１の大きさに対応する増加勾配でタイミングキャパシタＣｔ１の端子電圧が上昇する。
【００３９】
コンパレータ２１は、タイミングキャパシタＣｔ１の端子電圧を基準電圧Ｖｒｅｆ１と比較し、その端子電圧が基準電圧Ｖｒｅｆ１に達するまでの間、つまり、上限のスイッチング周波数に相当する時間（周期）が経過する間Ｈレベルのｖｆｈｉ信号を出力し（Ｈレベルのｖｆｈｉ信号を出力している期間を第１の基準時間とする。）、上限の周波数に相当する時間が経過した時点でLレベルのｖｆｈｉ信号を出力する。
このように、上記可変定電流源１９、タイミングキャパシタＣｔ１、コンパレータ２１及びトランジスタＴｒ２は、上限のスイッチング周波数に相当する時間（第１の基準時間）を計時するタイマ２０を構成する。
【００４０】
もう1つのタイミングキャパシタＣｔ２には、トランジスタＴｒ３が並列接続されている。トランジスタＴｒ３は、コンパレータ２１がＨレベルのＶｆｈｉ信号を出力している間オンして、タイミングキャパシタＣｔ２の端子電圧を０Ｖに固定する。
上限の周波数の周期に相当する時間（第１の基準時間）が経過して、コンパレータ２１からＬレベルのＶｆｈｉ信号が出力されると、トランジスタＴｒ３がオフする。これにより、図８に示すように、可変定電流源２５からの定電流ＩｄｌｙによるタイミングキャパシタＣｔ２の充電が開始される。コンパレータ２７は、充電に伴って上昇するタイミングキャパシタＣｔ２の端子電圧を基準電圧Ｖｒｅｆ２と比較し、該端子電圧が基準電圧Ｖｒｅｆ２に達した時点でＨレベルのＶｆｌｏ信号を出力する。
【００４１】
上記タイミングキャパシタＣｔ２の端子電圧が基準電圧Ｖｒｅｆ２に達するまでの充電期間がスイッチング周期を判断する際のヒステリシス幅（ヒステリシス時間）となる（図８参照）。また、第１の基準時間とこのヒステリシス時間の和を第２の基準時間とする。
このヒステリシス幅は、ボトムスキップ数が切り替わった場合に、次のスイッチングサイクルでそのボトムスキップ数が元に戻らないだけの幅を想定して設定される。
すなわち、想定される共振周期が１μｓ〜１．５μｓである場合には、例えば、ヒステリシス幅が２μｓに設定される。かくすれば、共振周期の１周期分だけスイッチング周期を長くしても、Ｖｆｌｏ信号がＨレベルである期間にそのスイッチング周期が重ならないので、ボトムスキップが元に戻ることを回避することができる。
【００４２】
上記のように、上記可変定電流源２５、タイミングキャパシタＣｔ２、コンパレータ２７及びトランジスタＴｒ３は、ヒステリシス幅を計時するタイマ（ヒステリシス・タイマ）２６を構成する。
この結果、スイッチング周期が第１の基準時間より短いとＶｆｈｉ信号がＨレベルとなり、第２の基準時間より長いとＶｆｌｏ信号がＨレベルとなる。
【００４３】
Ｄフリップフロップ（以下，ＤＦＦと略称する）２９とＤＦＦ３１は、Ｄｒｖ信号の立ち上がりエッジで、つまり、図１に示すスイッチング素子Ｔｒ１がターンオンするタイミングで、前回のスイッチング周期の最後の瞬間の（リセット直前の）Ｖｆｈｉ、Ｖｆｌｏ信号をそれぞれ読み込む。
このとき、Ｖｆｈｉ信号がＨレベルであれば、ＤＦＦ２９から後続のアップダウンカウンタ３３にＨレベルのカウントアップ信号が出力され、またＶｆｌｏ信号がＨレベルであれば、ＤＦＦ３１からアップダウンカウンタ３３にＨレベルのカウントダウン信号が出力される。
【００４４】
アップダウンカウンタ３３は、スイッチング素子Ｔｒ１をターンオンさせるまでのボトムスキップ数を設定値として記憶している。このアップダウンカウンタ３３は、Ｄｒｖ信号をインバータ３５によって反転したＤｒｖｂ信号をクロック入力端子に入力し、このＤｒｖｂ信号が立ち上がったタイミング（Ｄｒｖ信号が立ち下がったタイミング）で、つまり、上スイッチング素子Ｔｒ１がターンオフするタイミングで以下のように動作する。
すなわち、カウントアップ信号がＨレベルであれば１つカウントアップし、カウントダウン信号がＨレベルであれば１つカウントダウンする。また、カウントアップ信号及びカウントダウン信号の双方がＬレベルであれば、それまでの状態を維持する。
【００４５】
ところで、ボトムスキップ数をカウントする制御方式では、図１３を参照して既述したように、スイッチング周波数が低くなった場合の共振波形の減衰のため、通常のボトム検出回路では必要数のボトムを検出することができなくなる。
ダミー信号発生回路３７は、このような事態に対処するために設けたものである。図６に示すように、このダミー信号発生回路３７は、発振器６５、リセットセットフリップフロップ（以下，ＲＳＦＦと略称する）６７及びＤＦＦ７３を備えている。ボトム検出回路３からのＢｏｔ−ｉｎ信号及びＤｒｖ信号が共にＬレベルである場合には、オア回路６３の出力端子に接続された発振器６５のＥｎｂＬ端子がＬレベルとなる。
【００４６】
発振器６５は、図７に例示するような構成を有する。この発振器６５においては、定電流源６５０によって設定された定電流Ｉｄ３（実際にはカレントミラー回路のミラー比によりＩｄ３が増幅された（Ｉｄ３に比例した）電流が流れるが、簡単のために単に定電流Ｉｄ３という。以下同様。）が、トランジスタＴｒ９のドレインを入力部とするカレントミラー回路によりトランジスタＴｒ１０及びトランジスタＴｒ１１に流れる。そして、直列接続されたトランジスタＴｒ１２〜Ｔｒ１５のうち、トランジスタＴｒ１２はトランジスタＴｒ１０に組み合わされたカレントミラーを構成し、トランジスタＴｒ１５はトランジスタＴｒ１１に組み合わされたカレントミラーを構成している。
【００４７】
上記ＥｎｂＬ端子がＨレベルになると、トランジスタＴｒ１６がオンするので、キャパシタＣｔ３が放電されてその端子電圧が０Ｖに固定される。これにより、コンパレータ６５１の出力端子がＬレベルとなるので、トランジスタＴｒ１３がオンされるとともに、インバータ６５２を介してトランジスタＴｒ１８がオンされる。また、トランジスタＴｒ１４とＴｒ１７はオフされる。トランジスタＴｒ１８がオンされると、コンパレータ６５１の一方の入力端子に基準電圧Ｖｒｅｆ３が入力される。
その後、ＥｎｂＬ端子がＬレベルになると、トランジスタＴｒ１２,Ｔｒ１３を介して定電流Ｉｄ３によるキャパシタＣｔ３の充電が開始されるので、このキャパシタＣｔ３の端子電圧が上昇する。
コンパレータ６５１は、キャパシタＣｔ３の端子電圧を他方の入力端子に入力し、その端子電圧が基準電圧Ｖｒｅｆ３まで上昇した時点でコンパレータ６５１の出力端子がＨレベルになる。
【００４８】
コンパレータ６５１の出力端子がＨレベルになると、トランジスタＴｒ１４がオンする。また、トランジスタＴｒ１３はオフする。その結果、トランジスタＴｒ１４，Ｔｒ１５を介して定電流Ｉｄ３によるキャパシタＣｔ３の放電が開始されて、このキャパシタＣｔ３の端子電圧が下降する。また、コンパレータ６５１の出力端子がＨレベルになると、トランジスタＴｒ１７がオンされ、トランジスタＴｒ１８がオフするので、演算増幅器６５１の他方の入力端子に基準電圧Ｖｒｅｆ３よりも低い基準電圧Ｖｒｅｆ４（例えば０．１Ｖ）が入力される。従って、キャパシタＣｔ３の端子電圧が基準電圧Ｖｒｅｆ４まで下降すると、演算増幅器６５１の出力端子がＬレベルになる。
【００４９】
以後、ＥｎｂＬ端子がＬレベルである間は、上記と同様の動作が繰り返される。
図７に、キャパシタＣｔ３の端子電圧の変化波形と、発振器６５の出力端子Ｏｓｃから出力される発振信号（ダミー信号）の波形例を示す。図示のように、発振器６５からは、ＥｎｂＬ端子がＬレベルになった時点から２μｓ経過した後に最初のＨレベル信号が出力され、その後、４μｓの周期でＨレベル信号が出力される。
【００５０】
ボトム検出回路３からのＢｏｔ−ｉｎ信号、またはＤｒｖ信号がＨレベルになると、つまり、上記ＥｎｂＬ端子がＨレベルになると、図７に示すトランジスタＴｒ１６がオンするので、キャパシタＣｔ３が放電されてその端子電圧が０Ｖに固定される。
定電流Ｉｄ３による上記キャパシタＣｔ３の充電及び放電期間（それぞれ２μｓ）は、共振周期より長く設定されている。つまり、上記キャパシタＣｔ３、定電流Ｉｄ３及びコンパレータ６５１は、共振周期より長い所定の持間を計時するタイマを構成している。
キャパシタＣｔ３の充電及び放電動作によって形成されるダミー信号は、上記のように、ＥｎｂＬ端子がＬレベルになると、つまり、Ｄｒｖ信号およびボトム検出信号であるＢｏｔ−ｉｎ信号がＬレベルになると出力される。
【００５１】
発振器６５の出力端子ＯｓｃからＨレベルの信号（ダミー信号）が出力されると、図６に示すＲＳＦＦ６７がセットされてそのＱ出力端子がＨレベルとなる。ＤＦＦ７３は、Ｄｒｖ信号の立ち上がりタイミングで上記Ｈレベルを読み込みこんで、そのＱ出力端子からＨレベルのＤｍｏｄｅ信号を出力する。その後、ＲＳＦＦ６７は、２段接続されたインバータ６９，７１からなる遅延回路を介して入力されるＤｒｖ信号によってリセットされる。
Ｄｍｏｄｅ信号は、発振器６５のＯｓｃ端子からダミー信号が出力されている軽負荷時においてＨレベルとなる。負荷が増加して、ダミー信号発生回路３７が動作しないまま図１に示すスイッチング素子Ｔｒ１がターンオンする状態になると、Ｄｍｏｄｅ信号はＬレベルに戻る。
【００５２】
図３に示すように、ボトム検出回路３から出力されるＨレベルのＢｏｔ−ｉｎ信号もしくはダミー信号発生回路３７から出力されるＨレベルのダミー信号は、オア回路３９を介してカウンタ４１のクロック入力端子ＣＫに入力される。
カウンタ４１は、ｄｒｖ信号が立ち上がるタイミングで、つまり、上記スイッチング素子Ｔｒ１がターンオンするタイミングでリセットされ、その後、オア回路３９から出力される信号をカウントする。
【００５３】
コンパレータ４３は、２つのカウンタ３３，４１の出力端子に接続されている。このコンパレータ４３は、スイッチング素子Ｔｒ１がターンオフするタイミングでリセットされてＭａｓｋ信号（Ｈレベル）を出力する。Ｍａｓｋ信号は、インバータ４５によって反転されてアンド回路４７に入力されるので、オア回路３９から出力される信号ボトムＢｏｔｔｏｍ−ｉｎ信号（Ｈレベル）もしくはダミー信号（Ｈレベル）がアンド回路４７を通るのをマスクする。
【００５４】
一方、コンパレータ４３は、カウンタ３３，４１の出力値を比較し、つまり、カウンタ３３に設定されたボトム数とカウンタ４１で検出されたボトム数とを比較し、両者が一致したら、Ｍａｓｋ信号をＬレベルに反転させる。アンド回路４７は、Ｍａｓｋ信号がＬレベルに維持されている間、Ｂｏｔ−ｉｎ信号（Ｈレベル）及びダミー信号（Ｈレベル）を通過させて、Ｂｏｔ−ｏｕｔ信号として出力する。このＢｏｔ−ｏｕｔ信号は、次のサイクルにおけるターンオントリガ信号となる。
【００５５】
上記カウンタ４１は、実際の共振振動が減衰してＨレベルのＢｏｔ−ｉｎ信号が出力されなくなると、擬似的なボトムを示すＨレベルのダミー信号を使ってボトムのカウントを進めるので、結果的に、スイッチング周波数を十分に下げることができる。以下、ダミー信号によるスイッチング周波数の低下作用について詳しく説明する。
【００５６】
まず、ダミー信号を用いない場合について説明する。この場合、軽負荷時にボトムスキップ動作が実行されると、図２に示したように、ボトムスキップに伴う共振周期増加分（適常１μｓ〜２μｓ）が加算されてスイッチング周波数が下がって行くことになる。しかし、スイッチング周期が長くなってくると、ボトムスキップ数が1つ増加するのに対する周波数低下率が低くなる。
【００５７】
すなわち、図９は、共振周期１．５μｓという条件でボトムスキップ数が０から１５まで増加した場含のスイッチング周波数の変化の例を示す。横軸は出力電力（負荷の大きさを表す）である。ボトムスキップ数が１０以上になると、スイッチング周波数は５０ｋＨｚ（周期は２０μｓ）程度である。スキップ数が１つ増加してもスイッチング周波数は４６．５ｋＨｚ（周期は２１．５μｓ）までしか下がらず、これは、ボトムスキップ数が1つ増加するのに対する周波数低下率が低くなることを示している。図９の例では、ボトムスキップ数が最大の１５である場合でも、３７ｋＨｚ程度までしかスイッチング周波数が下がらないことになる。
【００５８】
これに対し、ダミー信号発生回路３７を備える上記実施形態によれば、このダミー信号の周期が通常の共振周期（１μｓ〜２μｓ）よりも長く設定されていることから、図１０に例示するように、このダミー信号を使用してスイッチング周波数を十分に下げることができる。
図１０は、7回目のボトムまでは１．５μｓ周期の実際の共振周期に基づいてターンオンを遅延させ、その後、上記ダミー信号でターンオンを遅延させた例を示す。この場合、８回目のボトム信号に相当する第１回目のダミー信号は、上記７回目のボトムから２μｓ遅延され、それ以降のボトム信号に相当するダミー信号は、更に４μｓずつ遅延されることになる。この結果、本例の場合、最大であるボトムスキップ数が１５に設定された場合に、２０ｋＨｚ程度までスイッチング周波数を下げることができる。
【００５９】
図１０において、負荷が１３０Ｗ側から減少する場合は、スイッチング周期が、その時のＦＢ端子の電圧（Ｖｃｏｎｔ）に基づいて図３のＦｍａｘタイマ２０で設定された上限スイッチング周波数の周期に相当する第１の基準時間より短いと、アップダウンカウンタ３３がアップカウントされてポトムスキップが増加し、その結果、実線で示すようにスイッチング周波数が低下する。
逆に負荷が増加する場合は、上限スイッチング周波数の周期に図３で示したヒステリシス・タイマ２６で設定される時間を加算した第２の基準時間（下限スイッチング周波数の周期）に基づいて下限スイッチング周波数が設定される。そして、スイッチング周期がこの第２の基準時間より長いと、アップダウンカウンタ３３がダウンカウントしてボトムスキップ数を減少させるので、スイッチング周波数が上昇する（図１０の点線参照）。
【００６０】
このとき、ヒステリシス・タイマ２６は、ボトムスキップ数を設定するアップダウンカウンタ３３の出力端子Ｑ１−Ｑ４から出力される信号Ｄ１−Ｄ４またはダミー信号が使用中かどうかを表すＤｍｏｄｅ端子からの信号Ｄｍを制御信号として可変定電流源２５に入力して、キャパシタＣｔ２を充電する定電流Ｉｄｌｙを変更する。これにより、ボトムスキップの状態に応じたヒステリシス幅が設定されることになる。
【００６１】
ヒステリシス幅は、狭過ぎるとボトムスキップの切り替わり時に不安定となる（ハンチングをおこす）。また、広く設定し過ぎると、負荷が減少する場合のスイッチング周波数と負荷が増加する場合のスイッチング周波数の差が大きくなって、結果的に動作周波数のばらつき幅が大きくなるため、効率のばらつきも大きくなる。
しかし、上記のように、信号Ｄ１−Ｄ４またはＤｍで可変定電流源２５を制御すれば、ヒステリシス幅がボトムスキップの状況に合わせて最適化されるので、上記のような問題を生じない。
【００６２】
ダミー信号が有効の時は、ボトムスキップ数の切り替えによる共振周期の変化が大きいので、動作安定化のために上記ヒステリシス幅を長く設定することが必要となる。そこで、ヒステリシス幅は、
ヒステリシス幅＝キャパシタＣｔ２の容量
×基準電圧Ｖｒｅｆ２／充電電流Ｉｄｌｙ
という関係に基づいて、ディジタル信号である上記信号Ｄ１−Ｄ４またはＤｍをデコードして、キャパシタＣｔ２容量値、基準電圧Ｖｒｅｆ２、または充電電流Ｉｄｌｙを切り替えることによって最適に設定する。
【００６３】
なお、カウンタ４１がダミー信号をカウントし始めると、スイッチング素子Ｔｒ１がターンオンするタイミングは、当然共振波形のボトム発生タイミングからはずれることになるが、共振波形が減衰している場合には、スイッチチング素子Ｔｒ１のドレイン電圧が入力電圧Ｖｉの値ＶＩＮ（図１、図２参照）にほぼ等しい定電圧状態となっているため、スイッチング素子Ｔｒ１のターンオンタイミングが変化してもスイッチング損失はそれほど変化しない。
それよりも、スイッチング周波数を抵減することによる、つまり、スイッチング素子Ｔｒ１のスイッチング回数を低減することによるスイッチング損失の低減効果が大きい。
【００６４】
図１１に本発明の他の実施形態に係る擬似共振スイッチング電源装置を示す。上記実施形態では、軽負荷時に、ボトムの検出ができなくなってからダミー信号を使用するようにしている。これに対して、本実施形態では、予めボトム検出回数をほぼ確実に検出可能な回数（例えば７回）に設定し、その回数を超えるボトム数が設定されると、強制的にダミー信号を使って軽負荷時の周波数を下げるように構成されている。
【００６５】
すなわち、この擬似共振スイッチング電源装置は、図１に示すオア回路３９の代わりにスイッチ素子４９，５１を備えている。負論理で動作するスイッチ素子４９は、アップダウンカウンタ３３のＱ４端子から出力されるデータＤｍがＬレベルになっているとき、つまり、アップダウンカウンタ３３にボトムスキップ数として７以下が設定されているときはオンして、ＨレベルのＢｏｔ−ｉｎ信号をカウンタ４１及びアンド回路４７に出力する。
一方、正論理で動作するスイッチ素子５１は、アップダウンカウンタ３３のＱ４端子から出力されるデータＤｍがＨレベルになっているとき、つまり、アップダウンカウンタ３３に８以上のボトムスキップが設定されているときにオンして、Ｈレベルのダミー信号をカウンタ４１及びアンド回路４７に出力する。
【００６６】
また、アップダウンカウンタ３３のＱ４端子から出力されるデータＤｍの代わりにカウンタ４１の出力端子の信号を（デコードした信号を）スイッチ素子４９，５１の制御端子に入力するようにすれば、予め設定された数までは、ＨレベルのＢｏｔ−ｉｎ信号をカウントさせ、それ以降はダミー信号をカウントさせるようにすることができる。例えば、カウンタ４１の出力端子Ｑ４の信号をスイッチ素子４９，５１の制御端子に入力するよう構成すると、ＨレベルのＢｏｔ−ｉｎ信号を７つまでカウントし、それ以降はダミー信号をカウントするようになる。
【符号の説明】
【００６７】
１  スイッチング制御回路
３  ボトム検出回路
５  ボトム制御回路
７，３９，６３  オア回路
９，２３  ワンショット回路
１１  リスタート回路
１３  フリップフロップ
１５  ドライブ回路
１７，２１，２７，４３，６１，６５１  コンパレータ
１８  帰還回路
１９，２５  可変定電流源
２０，２６  タイマ
２３，３５  ワンショット回路
２９，３１，７３  Ｄフリップフロップ（ＤＦＦ）
３３  アップダウンカウンタ
３７  ダミー信号発生回路
３５，４５，５９，６９，７１，６５２  インバータ
４１  カウンタ
４７  アンド回路
５３，５５  演算増幅器
５７  定電流回路
６５  発振器
６７  リセットセットフリップフロップ（ＲＳＦＦ）
Ｔ  トランス
Ｐ１  一次巻線
Ｓ１  二次巻線
Ｐ２  補助巻線
Ｔｒ１  スイッチング素子
Ｔｒ２〜Ｔｒ１８  トランジスタ
Ｃｉ，Ｃｏ  平滑用キャパシタ
Ｃｒ  共振用キャパシタ
Ｃｔ１、Ｃｔ２  タイミングキャパシタ
Ｃｔ３  キャパシタ
Ｄ１  ダイオード
Ｔｉ  入力端子
Ｔｏ  出力端子
Ｒｓ，Ｒｔ  電流検出抵抗
Ｒｏ１，Ｒｏ２，Ｒ１，Ｒ２  分圧抵抗
Ｒｉ  入力抵抗
Ｒｆ  帰還抵抗
【図１】
2014023208.tif 000003
【図２】
2014023208.tif 000004
【図３】
2014023208.tif 000005
【図４】
2014023208.tif 000006
【図５】
2014023208.tif 000007
【図６】
2014023208.tif 000008
【図７】
2014023208.tif 000009
【図８】
2014023208.tif 000010
【図９】
2014023208.tif 000011
【図１０】
2014023208.tif 000012
【図１１】
2014023208.tif 000013
【図１２】
2014023208.tif 000014
【図１３】
2014023208.tif 000015