(57)【要約】【課題】半導体基板の反りを抑制すること。【解決手段】半導体基板１０の第１面７２から第２面に向けて形成され、前記第２面７０まで達していない穴内に貫通電極１２を形成する工程と、前記半導体基板の前記第２面上に開口２２を有する絶縁膜２０を形成する工程と、前記絶縁膜をマスクに前記半導体基板を除去することにより、前記貫通電極の上面が露出するように前記貫通電極を囲む凹部２４を形成する工程と、前記凹部内に前記貫通電極の上面が露出するように埋め込まれた絶縁体２６を形成する工程と、を含む半導体装置の製造方法。【選択図】図５
2014236131.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１面から第２面に向けて形成され、前記第２面まで達していない穴内に貫通電極を形成する工程と、
前記半導体基板の前記第２面上に開口を有する絶縁膜を形成する工程と、
前記絶縁膜をマスクに前記半導体基板を除去することにより、前記貫通電極の上面が露出するように前記貫通電極を囲む凹部を形成する工程と、
前記凹部内に前記貫通電極の上面が露出するように埋め込まれた絶縁体を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁体を形成する工程は、前記凹部内、前記絶縁膜上および前記貫通電極上に絶縁体層を形成する工程と、
前記絶縁体層を前記絶縁膜および前記貫通電極に対し選択的にエッチングする工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹部を形成する工程は、前記半導体基板を異方性エッチングすることにより前記凹部を形成する工程を含むことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
半導体基板と、半導体基板を貫通する貫通電極と、前記半導体基板の表面上に形成された絶縁膜と、前記半導体基板の前記表面に前記貫通電極を囲むように形成された凹部内に前記貫通電極が露出するように埋め込まれた前記絶縁膜とは異なる絶縁体と、を具備することを特徴とする半導体装置。
【請求項５】
前記凹部は前記絶縁膜に形成された開口により画定されていることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば半導体基板を貫通する貫通電極を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップを積層実装するため、半導体基板を貫通する貫通電極（例えばＴＳＶ：Through Silicon Via）を形成することが知られている。貫通電極と貫通孔の間に絶縁膜を形成することが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８２２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、貫通電極を形成した半導体基板の上面に形成された絶縁膜により、半導体基板が反ってしまうことがある。本半導体装置およびその製造方法は、半導体基板の反りを抑制することを特徴とする。
【課題を解決するための手段】
【０００５】
半導体基板の第１面から第２面に向けて形成され、前記第１面まで達していない穴内に貫通電極を形成する工程と、前記半導体基板の前記第２面上に開口を有する絶縁膜を形成する工程と、前記絶縁膜をマスクに前記半導体基板を除去することにより、前記貫通電極の上面が露出するように前記貫通電極を囲む凹部を形成する工程と、前記凹部内に前記貫通電極の上面が露出するように埋め込まれた絶縁体を形成する工程と、を含むことを特徴とする半導体装置の製造方法を用いる。
【０００６】
半導体基板と、半導体基板を貫通する貫通電極と、前記半導体基板の表面上に形成された絶縁膜と、前記半導体基板の前記表面に前記貫通電極を囲むように形成された凹部内に前記貫通電極が露出するように埋め込まれた前記絶縁膜とは異なる絶縁体と、を具備することを特徴とする半導体装置を用いる。
【発明の効果】
【０００７】
本半導体装置およびその製造方法によれば、半導体基板の反りを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である
【図２】図２は、比較例１における課題を説明する図である。
【図３】図３（ａ）から図３（ｄ）は、比較例２に係る半導体装置の製造方法を示す断面図である。
【図４】図４（ａ）および図４（ｂ）は、比較例２における課題を説明する図である。
【図５】図５（ａ）から図５（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図６】図６は、実施例１に係る半導体装置の製造方法を示す平面図である。
【図７】図７（ａ）および図７（ｂ）は、半導体基板のエッチングを示す断面図である。
【図８】図８（ａ）から図８（ｅ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。
【図９】図９（ａ）から図９（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。
【図１０】図１０（ａ）から図１０（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その３）である。
【図１１】図１１（ａ）および図１１（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その４）である。
【図１２】図１２（ａ）および図１２（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その５）である。
【図１３】図１３（ａ）および図１３（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図（その６）である。
【発明を実施するための形態】
【０００９】
図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）を参照し、半導体基板１０の第１面７２上に電極１４、金属端子１６および半田１８が形成されている。第１面７２から第２面７０にかけて貫通電極１２が形成されている。貫通電極１２は、半導体基板１０を貫通していない。
【００１０】
図１（ｂ）を参照し、半導体基板１０の第２面７０を研削または研磨し、貫通電極１２を露出させる。図１（ｃ）を参照し、半導体基板１０の第２面７０上に貫通電極１２を覆うように絶縁体５０を形成する。図１（ｄ）を参照し、絶縁体５０に開口５２を形成する。開口５２を介し貫通電極１２が露出する。図１（ｅ）を参照し、絶縁体５０上に開口５２を介し貫通電極１２に接続する端子５４を形成する。
【００１１】
図２は、比較例１における課題を説明する図である。図２を参照し、絶縁体５０の内部応力が大きい場合、半導体基板１０が薄くなると、矢印５６のように半導体基板１０の反りが大きくなる。絶縁体５０が樹脂の場合、内部応力が大きく半導体基板１０が反り易い。
【００１２】
図３（ａ）から図３（ｄ）は、比較例２に係る半導体装置の製造方法を示す断面図である。図３（ａ）を参照し、図１（ａ）と同様に、半導体基板１０に貫通電極１２を形成する。図３（ｂ）を参照し、半導体基板１０の第２面７０を比較例１の図１（ｂ）より多く研削または研磨する。図３（ｃ）を参照し、半導体基板１０の第２面７０上に貫通電極１２を覆うように絶縁体５０を形成する。図３（ｄ）を参照し、絶縁体５０をエッチングすることにより、貫通電極１２を露出させる。
【００１３】
図４（ａ）および図４（ｂ）は、比較例２における課題を説明する図である。図４（ａ）を参照し、図３（ｄ）において、絶縁体５０の表面全体を矢印６２のようにドライエッチングする。図４（ｂ）を参照し、エッチング量が大きすぎると、領域６４のように、絶縁体５０の膜厚が薄くなる、または、半導体基板１０が露出してしまう。これにより、絶縁体５０が半導体基板１０の保護膜として機能しなくなってしまう。
【実施例１】
【００１４】
図５（ａ）から図５（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図６は、実施例１に係る半導体装置の製造方法を示す平面図である。図５（ａ）を参照し、図１（ａ）と同じように、例えばシリコン基板等の半導体基板１０の第１面７２上に電極１４、金属端子１６および半田１８を形成する。電極１４は、Ａｌ（アルミニウム）またはＣｕ（銅）等の金属を主に含む。金属端子１６は、Ｃｕ等の金属を主に含む。半田は、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等を主に含む。貫通電極１２が第１面７２から第２面７０に向けて形成されている。貫通電極１２は半導体基板１０を貫通していない。貫通電極１２は、Ｃｕ等の金属を主に含む。第２面７０上に絶縁膜２０を形成する。絶縁膜２０は、酸化シリコンまたは窒化シリコン等の無機絶縁体を主に含む。
【００１５】
図５（ｂ）を参照し、フォトリソグラフィ法およびエッチング法を用い絶縁膜２０に開口２２を形成する。開口２２は、上から視て貫通電極１２より大きく、貫通電極１２を含むように形成する。絶縁膜２０が酸化シリコンを主に含む場合、絶縁膜２０のエッチングには、例えばフッ酸系のウェットエッチングを用いる。絶縁膜２０が窒化シリコンを主に含む場合、絶縁膜２０のエッチングには、例えばドライエッチングを用いる。図５（ｃ）を参照し、絶縁膜２０をマスクに、半導体基板１０をエッチングし、凹部２４を形成する。凹部２４は開口２２により画定されている。半導体基板１０のエッチングは、例えば異方性エッチングを用いる。凹部２４により、貫通電極１２の先端が露出する。
【００１６】
図５（ｄ）を参照し、凹部２４に充填されるように、半導体基板１０の第２面７０上に絶縁体層２５を形成する。絶縁体層２５は、例えばエポキシ樹脂またはポリイミド樹脂等の樹脂を主に含む。貫通電極１２の先端は絶縁体層２５により覆われる。
【００１７】
図５（ｅ）および図６を参照し、図５（ｅ）は図６のＡ−Ａ断面を示す。絶縁体層２５を全面エッチングする。絶縁体層２５が絶縁膜２０に対し選択的にエッチングされるように、エッチャントおよび条件を選択する。例えばＡｒ（アルゴン）またはＡｒとＯ２の混合ガスを用いたドライエッチングを用いる。これにより、半導体基板１０の第２面７０上の絶縁膜２０はほとんどエッチングされず、絶縁体層２５がエッチングされる。絶縁体層２５から絶縁体２６が形成される。よって、半導体基板１０の第２面７０が絶縁膜２０に覆われた状態で貫通電極１２の先端が絶縁体２６から露出する。貫通電極１２の先端が絶縁膜２０より低く、絶縁膜２０および絶縁体２６から形成される窪みの底に貫通電極１２が露出する。このように、半導体基板１０は第１面７２に露出しない。
【００１８】
図７（ａ）および図７（ｂ）は、半導体基板のエッチングを示す断面図である。図７（ａ）を参照し、図５（ｃ）のエッチングの例について説明する。単結晶シリコンには、腐食作用が結晶方向に沿って進む性質がある。このため、エッチング液の選択により、異方性エッチングを行なうことができる。これにより凹部２４を形成できる。また、シリコン基板には（１００）または（１１０）基板があり、基板の方位およびエッチング液を選択することで凹部２４の形状等を制御できる。
【００１９】
図７（ａ）において、半導体基板１０として、（１００）面が主面の単結晶シリコン基板を用いる。エッチング液としてＫＯＨ等のアルカリ系エッチング液を用いる。上方向が＜１００＞方向であり、奥行き方向が＜１１０＞方向である。（１００）面からエッチングすると、（１１１）面がエッチングされにくくなる。このため（１１１）面によりエッチングが停止する。（１１１）面と（１００）面とのなす角度θは、５４．７°である。
【００２０】
図７（ｂ）を参照し、実施例１における寸法の例を説明する。上図は、凹部２４の上面図、下図は断面図である。貫通電極１２の直径Ｌ１が１０μｍ、貫通電極１２のピッチＬ２が５０μｍである。貫通電極１２の側面の半導体基板１０の第２面７０から深さＤ１までが凹部２４に露出する場合、貫通電極１２と凹部２４の間隔Ｌ４は、３．５μｍ程度あれば、十分である。このため、凹部２４の幅Ｌ３は、１７μｍとなる。このように、異方性エッチングにより、凹部２４を形成することにより、凹部２４を精度よく形成することができる。
【００２１】
実施例１によれば、図５（ａ）のように、半導体基板１０の第１面７２から第２面７０に向けて形成され、第２面７０まで達していない穴内に貫通電極を形成する。図５（ｂ）のように、半導体基板１０の第２面７０上に開口２２を有する絶縁膜２０を形成する。図５（ｃ）のように、絶縁膜２０をマスクに半導体基板１０を除去することにより、貫通電極１２の上面が露出するように貫通電極１２を囲む凹部２４を形成する。図５（ｄ）および図５（ｅ）のように、凹部２４内に貫通電極１２の上面が露出するように埋め込まれた絶縁体２６を形成する。以上により、図５（ｅ）および図６のように、半導体基板１０の第２面７０上に絶縁膜２０が形成される。また、半導体基板１０の第２面７０に貫通電極１２を囲むように形成された凹部２４内に貫通電極１２が露出するように埋め込まれた絶縁体２６が形成される。
【００２２】
エッチング選択性を得るために、絶縁膜２０と絶縁体２６とは異なる材料である。例えば、絶縁膜２０の内部応力を絶縁体２６の内部応力より小さくする。これにより、図２のような半導体基板１０の反りを抑制できる。例えば、絶縁膜２０を無機絶縁膜とし、絶縁体２６を樹脂絶縁体とすることにより、絶縁膜２０の内部応力を絶縁体２６より小さくできる。また、絶縁膜２０および絶縁体２６が半導体基板１０の第２面７０を覆っているため、図４（ｂ）のような、第２面７０における半導体基板１０の露出を抑制できる。
【００２３】
絶縁体２６を形成する際には、図５（ｄ）のように、凹部２４内、絶縁膜２０上および貫通電極１２上に絶縁体層２５を形成する。図５（ｅ）のように、絶縁体層２５を絶縁膜２０および貫通電極１２に対し選択的にエッチングする。これにより、絶縁体２６を形成することができる。
【実施例２】
【００２４】
図８（ａ）から図１３（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図８（ａ）を参照し、半導体基板１０の第１面７２に電子回路３２を形成する。半導体基板１０上に絶縁膜３０を形成する。電子回路３２は、半導体基板１０に形成されたトランジスタおよび絶縁膜３０内に形成された配線を含む。絶縁膜３０は例えば酸化シリコン膜であり、多層配線の層間絶縁膜を含む。
【００２５】
図８（ｂ）を参照し、第１面７２から絶縁膜３０および半導体基板１０に穴４８を形成する。穴４８の深さは、例えば５０μｍよりやや浅い。図８（ｃ）を参照し、穴４８内に貫通電極１２を形成する。貫通電極１２は、例えばＣｕを主に含み、めっき法を用い形成する。図８（ｄ）を参照し、絶縁膜３０および貫通電極１２上に絶縁膜３６を形成する。絶縁膜３６および３０内に配線３４を形成する。絶縁膜３６は、例えば酸化シリコン膜または樹脂膜であり、電子回路３２の保護膜である。配線３４は、例えばＡｌまたはＣｕを主に含む金属である。図８（ｅ）を参照し、絶縁膜３６上に、電極１４、金属端子１６および半田１８を形成する。
【００２６】
図９（ａ）を参照し、半導体基板１０の第１面７２側を接着剤３７を介し支持基板３８に貼り付ける。支持基板３８は例えばシリコン基板である。図９（ｂ）を参照し、半導体基板１０の第２面７０を研磨または研削する。半導体基板１０の膜厚を例えば５０μｍとする。貫通電極１２は、半導体基板１０を貫通していない。図９（ｃ）を参照し、半導体基板１０の第２面７０上に絶縁膜２０を形成する。図９（ｄ）を参照し、絶縁膜２０に開口２２を形成する。
【００２７】
図１０（ａ）を参照し、絶縁膜２０をマスクに半導体基板１０に凹部２４を形成する。図１０（ｂ）を参照し、絶縁膜２０上に絶縁体層２５を形成する。図１０（ｃ）を参照し、絶縁体層２５を選択的にエッチングし、貫通電極１２の先端を露出させる。図１０（ｄ）を参照し、接着剤３７を溶解させ、支持基板３８を半導体基板１０から剥離する。以上により半導体チップ８０が完成する。
【００２８】
図１１（ａ）を参照し、配線基板８２を準備する。配線基板８２は、絶縁基板８４の下面に電極８６が形成され、上面に電極９２が形成されている。絶縁基板８４内には配線９０が形成され、電極８６と９２とが配線９０により電気的に接続されている。電極９２上には半田９４が形成されている。絶縁基板８４は例えば樹脂基板である。配線９０、電極８６および９２は、例えばＣｕ等の金属を含む。半導体チップ８０はボンダヘッド４０により支持されている。半導体チップ８０ａの第１面７２が絶縁基板８４の上面に配置される。半導体チップ８０ａは図１０（ｄ）の半導体チップ８０と同じであり説明を省略する。図１１（ｂ）を参照し、位置合わせをし、半導体チップ８０と配線基板８２を接触させる。半田１８と半田９４とが接触する。加熱することにより、半田１８と９４とが接合する。
【００２９】
図１２（ａ）を参照し、ボンダヘッド４０を用い、半導体チップ８０ｂを半導体チップ８０ａ上に接触させる。半導体チップ８０ｂの半田１８が半導体チップ８０ａの貫通電極１２上に接触する。半導体チップ８０ａの第２面７０（上面）には、窪みが形成され、窪みの底に貫通電極１２の先端が露出する。このため、半導体チップ８０ｂの半田１８は、半導体チップ８０ａの貫通電極１２の先端に案内され半導体チップ８０ａと８０ｂとの位置合わせが容易となる。半田１８を加熱することにより、半田１８と貫通電極１２とが接合する。図１２（ｂ）を参照し、ボンダヘッド４０を用い、半導体チップ８０ｃを半導体チップ８０ｂ上に接触させる。半導体チップ８０ｃは、貫通電極１２が形成されていない以外は半導体チップ８０と同じである。半導体チップ８０ｃの半田１８が半導体チップ８０ｂの貫通電極１２上に接触する。半田１８を加熱することにより、半田１８と貫通電極１２とが接合する。半田１８の加熱は、半導体チップ１８ａから１８ｃを積層した後、一度に行なってもよい。
【００３０】
図１３（ａ）を参照し、半田ボール９８を形成する。半田ボール９８は、例えばＳｎ−Ａｇを主に含む。図１３（ｂ）を参照し、電極８６に半田ボール９８を設ける。実施例２においては、３つの半導体チップを積層する例を説明したが、２層または４層以上積層してもよい。半導体チップ８０ａから８０ｃ間および半導体チップ８０ａと配線基板８２との間にアンダーフィルを形成する工程を省略しているが、半導体チップ８０ａから８０ｃ間および半導体チップ８０ａと配線基板８２との間にアンダーフィルを形成してもよい。
【００３１】
実施例２のように、半導体チップ８０を配線基板８２上に実装することができる。また、半導体チップ８０を、積層することもできる。半導体チップ８０を積層し、貫通電極１２を用い半導体チップ間を電気的に接続することにより、チップ間接続距離を短くすることができ、処理速度を向上できる。また、高密度実装が可能となる。さらに、低消費電力が可能となる。
【００３２】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００３３】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）半導体基板の第１面から第２面に向けて形成され、前記第１面まで達していない穴内に貫通電極を形成する工程と、前記半導体基板の前記第２面上に開口を有する絶縁膜を形成する工程と、前記絶縁膜をマスクに前記半導体基板を除去することにより、前記貫通電極の上面が露出するように前記貫通電極を囲む凹部を形成する工程と、前記凹部内に前記貫通電極の上面が露出するように埋め込まれた絶縁体を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２）前記絶縁体を形成する工程は、前記凹部内、前記絶縁膜上および前記貫通電極上に絶縁体層を形成する工程と、前記絶縁体層を前記絶縁膜および前記貫通電極に対し選択的にエッチングする工程を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３）前記凹部を形成する工程は、前記半導体基板を異方性エッチングすることにより前記凹部を形成する工程を含むことを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４）前記絶縁膜の内部応力は前記絶縁体の内部応力より小さいことを特徴とする付記１から３のいずれか一項記載の半導体装置の製造方法。
（付記５）前記絶縁膜は無機絶縁膜であり、前記絶縁体は樹脂絶縁体であることを特徴とする付記１から３のいずれか一項記載の半導体装置の製造方法。
（付記６）前記無機絶縁膜は酸化シリコン膜または窒化シリコン膜であることを特徴とする付記５記載の半導体装置の製造方法。
（付記７）半導体基板と、半導体基板を貫通する貫通電極と、前記半導体基板の表面上に形成された絶縁膜と、前記半導体基板の前記表面に前記貫通電極を囲むように形成された凹部内に前記貫通電極が露出するように埋め込まれた前記絶縁膜とは異なる絶縁体と、を具備することを特徴とする半導体装置。
（付記８）前記凹部は前記絶縁膜に形成された開口により画定されていることを特徴とする付記７記載の半導体装置。
【符号の説明】
【００３４】
１０        半導体基板
１２        貫通電極
１４        電極
１６        金属端子
１８        半田
２０        絶縁膜
２２        開口
２４        凹部
２５        絶縁体層
２６        絶縁体
３０、３６  絶縁膜
３２        電子回路
３４        配線
７０        第２面
７２        第１面
【図１】
2014236131.tif 000003
【図２】
2014236131.tif 000004
【図３】
2014236131.tif 000005
【図４】
2014236131.tif 000006
【図５】
2014236131.tif 000007
【図６】
2014236131.tif 000008
【図７】
2014236131.tif 000009
【図８】
2014236131.tif 000010
【図９】
2014236131.tif 000011
【図１０】
2014236131.tif 000012
【図１１】
2014236131.tif 000013
【図１２】
2014236131.tif 000014
【図１３】
2014236131.tif 000015