(57)【要約】【課題】フェイスアップ実装用のＬＥＤダイをフリップチップ用に転用しても、電流分布の偏りがなく反射効率が高いＬＥＤダイを提供する。【解決手段】絶縁保護膜３２ａにはｐ型半導体層３２ｂとｐ側突起電極３３を接続させるための複数の開口３６がある。この開口３６はｐ側突起電極３３，３４を形成する領域に分散配置される。このときｐ側突起電極３３，３４と絶縁保護膜３２ａの間にはＵＢＭ層３２ａに含まれるＡｌ反射層がある。【選択図】図２
2014003166.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁基板の下面にｎ型半導体層並びにｐ型半導体層、絶縁保護膜、ｎ側及びｐ側の突起電極を有する半導体発光素子において、
前記絶縁保護膜が前記ｐ型半導体層と前記ｐ側突起電極を接続させるための複数の開口を備え、
前記開口は前記ｐ側突起電極が形成される領域に均等に配置され、
前記ｐ側突起電極と前記絶縁保護膜の間に導電性反射層がある
ことを特徴とする半導体発光素子。
【請求項２】
前記ｐ型半導体層の角部と前記ｐ側突起電極の角部が近接し、該ｐ側突起電極の角部に前記開口が配置されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記透明絶縁基板の下面において、中心部に前記ｎ側突起電極が配置され、該ｎ側突起電極を挟むように複数のｐ側突起電極が配置されていることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記絶縁保護膜がＳｉＯ２であることを特徴とする請求項１から３のいずれか一項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上にフリップチップ実装するための突起電極を備えた半導体発光素子に関する。
【背景技術】
【０００２】
ウェハーから切り出された半導体発光素子（以後とくに断らない限りＬＥＤダイと呼ぶ）を回路基板に実装し、樹脂やガラス等の透光性の封止部材で被覆してパッケージ化した半導体発光装置が普及している。このＬＥＤダイは発光効率の向上が継続的な課題となっており、対策のひとつとして平面的な電流分布を改善させることが知られている。
【０００３】
例えば特許文献１の図１（ａ）には電流分布を改善するための電極配置が示されている。特許文献１の図１（ａ）を図６に再掲示しその様子を説明する。図６は従来の発光素子（ＬＥＤダイ）の電極配置を説明する平面模式図である。この発光素子は、同一面側に電極が形成されており、その面内においてｎ型半導体層が台座部１１とそこから延びる延伸部１２ａ，１２ｘ，１２ｙを備えている。その延伸部１２ａ，１２ｘはｐ側のオーミック接続用電極２３ｙ，２３ｂに沿って延伸し、延伸部１２ｙが台座部２１に対して離れるように湾曲している。同様にｐ型半導体層は台座部２１とそこから延びる延伸部２２ａ，２２ｘ，２２ｙを備えている。その延伸部２２ｘ，２２ａはｐ側のオーミック接続用電極２３ａ，２３ｙの辺に沿って延伸し、延伸部２２ｙが台座部１１に対して離れるように湾曲している。
【０００４】
発光効率向上のため補助用の電極を用いることで電流流分布を改善することについて様々な提案があるなかで、特許文献１に示された発光素子は以上のような電極構造をとることにより、湾曲延伸部１２ｙ、２２ｙにより様々な方向への電流拡散を促し、電流集中を緩和している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１９６４６号公報  （図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら図６において延伸部１２ａ，１２ｘ，１２ｙが形成されている領域は、ｎ型半導体層がｐ型半導体層から露出しているため発光しない。また延伸部２２ａ，２２ｘ，２２ｙが金属配線からなるため、延伸部２２ａ，２２ｘ，２２ｙが形成されている領域は発光効率を低下させている。すなわち延伸部１２ａ，１２ｘ，１２ｙ，２２ａ，２２ｘ，２２ｙは、電流分布を改善し発光効率を向上させる一方で損失を発生させている。
【０００７】
図６に示した発光素子（ＬＥＤダイ）は、電極面とは反対側に備えられた透明絶縁基板を回路基板にダイボンディングし台座部１１，２１と回路基板の電極とをワイヤにより接続するものである（フェイスアップ実装と呼ばれる）。この発光素子は、台座部１１，２１と回路基板の電極を向かい合わせ、スタッドバンプや半田ボールなどを介して直接的に電極同士を接続することもできる（フリップチップ実装と呼ばれる）。このフリップチップ実装は、実装面積が小さいうえ、ワイヤの影がないため発光効率が良いという特徴がある。
【０００８】
しかしながら図６の発光素子をフリップチップ実装に転用しても、延伸部１２ａ，１２
ｘ，１２ｙが形成されている領域による損失は変わることがない。またフリップチップ実装したときは、回路基板側に出射する光を回路基板上に形成した反射電極で反射し、回路基板の上方に向かわせることになるが、前述したように延伸部２２ａ，２２ｘ，２２ｙの透過率が高くないことにより発光効率の損失を招く。なお発光素子がフェイスアップ実装用なので、延伸部２２ａ，２２ｘ，２２ｙ自身の反射利率はふつう高くしない。
【０００９】
そこで本発明は、上記課題に鑑みて為されたものであり、電流分布の偏りがなく反射光率が高い半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため本発明の半導体発光素子は、透明絶縁基板の下面にｎ型半導体層並びにｐ型半導体層、絶縁保護膜、ｎ側及びｐ側の突起電極を有する半導体発光素子において、
前記絶縁保護膜が前記ｐ型半導体層と前記ｐ側突起電極を接続させるための複数の開口を備え、
前記開口は前記ｐ側突起電極が形成される領域に均等に配置され、
前記ｐ側突起電極と前記絶縁保護膜の間に導電性反射層がある
ことを特徴とする。
【００１１】
本発明の半導体発光素子は、透明絶縁基板並びにｎ型及びｐ型の半導体層、絶縁保護膜、ｎ側及びｐ側の突起電極を備えている。絶縁保護膜にはｐ型半導体層とｐ側突起電極を接続させるための複数の開口があり、この開口はｐ側突起電極の形成領域に分散配置される。すなわち絶縁保護膜の底面において、ｐ側突起電極が形成される領域の一の辺に沿って複数の開口が配置され、同時にこの領域の他の辺に沿って複数の開口が配置される。またｐ側突起電極と絶縁保護膜の間には導電性反射層がある。
【００１２】
シート抵抗の高いｐ型半導体層とｐ側突起電極とは多数の開口を介して接続し、さらに開口がｐ側突起電極の辺部に存在する。このためｐ型半導体層全体がｐ側突起電極により低抵抗化し、電流の偏りが小さくなる。このときｐ側突起電極と絶縁保護膜の間に導電性反射層を設けておくことにより、ｐ側突起電極方向に出射しようとする光を効率的に透明絶縁基板側に向けることができる。
【００１３】
前記ｐ型半導体層の角部と前記ｐ側突起電極の角部が近接し、該ｐ側突起電極の角部に前記開口が配置されていると良い。
【００１４】
前記透明絶縁基板の下面において、中心部に前記ｎ側突起電極が配置され、該ｎ側突起電極を挟むように複数のｐ側突起電極が配置されていても良い。
【００１５】
前記絶縁保護膜がＳｉＯ２であると良い。
【発明の効果】
【００１６】
以上のように本発明の半導体発光素子は、ｐ側突起電極によりｐ型半導体層全体が低抵抗化されるため電流の偏りが起きにくくなるのに加え、ｐ側突起電極と積層する導電性反射層により高い反射率が得られる。
【図面の簡単な説明】
【００１７】
【図１】本発明のＬＥＤダイの外形図。
【図２】図１に示したＬＥＤダイに含まれる絶縁保護膜の底面図。
【図３】図１に示したＬＥＤダイの断面図。
【図４】図３に示した断面図の部分的な拡大図。
【図５】参照用に示したフェイスアップ実装用ＬＥＤダイの底面図。
【図６】従来のＬＥＤダイの電極配置を説明する平面模式図。
【発明を実施するための形態】
【００１８】
以下、添付図１〜５を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
【００１９】
図１により本発明の第１実施形態におけるＬＥＤダイ３０（半導体発光素子）の外形を説明する。図１はＬＥＤダイ３０の外形図であり、（ａ）が平面図、（ｂ）が正面図、（ｃ）が底面図である。ＬＥＤダイ３０を上部から眺めるとサファイヤ基板３１（透明絶縁基板）のみが見える（ａ）。ＬＥＤダイ３０を正面から眺めるとサファイヤ基板３１の下に半導体層３２が見え、半導体層３２の下にｐ側突起電極３３，３４とｎ側突起電極３５が見える（ｂ）。ＬＥＤダイ３０を底面側から眺めると半導体層３２の占める領域の内側にｐ側突起電極３３，３４とｎ側突起電極３５が見える（ｃ）。ｐ側突起電極３３，３４は矩形であり、これらの間に円形のｎ側突起電極３５が挟まれている。なお図５で後述するようにＬＥＤダイ３０は、フェイスアップ実装用ＬＥＤダイ５０をフリップチップ実装向けに転用したものである。
【００２０】
次に図２よりＬＥＤダイ３０の半導体層３２（図１参照）に含まれる絶縁保護膜３２ａの平面的な構造を説明する。図２は絶縁保護膜３２ａの底面図である。半導体層３２と同一の外形を有する絶縁保護膜３２ａには多数の開口３６と一個の開口３７がある。開口３６はｐ側突起電極３３，３４（破線で示した、図１参照）を形成する領域の内側で均等に配列している。すなわちｐ側突起電極３３を形成する領域の上辺には３個の開口３６が配列し、右辺には７個の開口３６が配列している。ｐ側突起電極３４を形成する領域についても同様である。図の中央にはｎ側突起電極３５（図１参照）を形成する領域の内側に開口３７がある。なおＬＥＤダイ３０の平面的なサイズは約７００μｍ×４５０μｍであり、開口３６の直径が１０〜２０μｍ、ｎ側突起電極３５の直径が８０μｍ、ｐ側の突起電極が１５０μｍ×３００μｍ程度になる。
【００２１】
なお図３において後述するように半導体層３２は絶縁保護膜３２ａ上にｐ型半導体層３２ｂとｎ型半導体層３２ｃが積層したものであるので、図中にｐ型半導体層３２ｂ及びその開口３８を点線で示しておいた。ｐ型半導体層３２ｂは絶縁保護膜３２ａで被覆されており、中央部の開口３８からｎ型半導体層３２ｃ（図３参照）がｐ型半導体層３２ｂから露出している。同様にｐ型半導体層３２ｂの外周にもｎ型半導体層３２ｃがｐ型半導体層３２ｂから露出している。
【００２２】
次に図３によりＬＥＤダイ３０の断面構造を説明する。図３は図１（ａ）のＡＡ線に沿って描いたＬＥＤダイ３０の断面図である。ＬＥＤダイ３０に含まれるサファイヤ基板３１の下には、ｎ型半導体層３２ｃ、ｐ型半導体層３２ｂ、絶縁保護膜３２ａ、並びにｐ側突起電極３３，３４及びｎ側突起電極３５が形成されている。ｐ型半導体層３２ｂは絶縁保護膜３２ａで被覆され、絶縁保護膜３２ａには図の左右のそれぞれ３個ずつ開口３６がある。開口３６を介してｐ側突起電極３３，３４がｐ型半導体層３２ｂと接続している。また前述したようにｐ型半導体層３２ｂの開口部（開口３８）に絶縁保護膜３２ａの開口３７（図２参照）があり、開口３７を介してｎ型半導体層３２ｃとｎ側突起電極３５が接続している。
【００２３】
サファイヤ基板３１は透明絶縁基板であり厚さが８０〜１５０μｍである。ｎ型半導体層３２ｃはＧａＮバッファ層とｎ型ＧａＮ層からなり厚さが５μｍ程度である。ｐ型半導
体層３２ｂはｐ型ＧａＮ層３２ｄ（図４参照）とＩＴＯ層３２ｅ（図４参照）からなり厚さが１μｍ程度である。図示していないが発光層はｐ型半導体層３２ｂとｎ型半導体層３２ｃの境界部にあり、平面形状はｐ型半導体層３２ｂとほぼ等しい。絶縁保護膜３２ａはＳｉＯ２からなり厚さが数１００ｎｍ〜１μｍ程度である。ｐ側突起電極３３，３４並びにｎ側突起電極３５はＡｕ又はＣｕをコアとするバンプであり、電解メッキ法で形成し厚さが１０〜３０μｍ程度である。
【００２４】
さらに図４によりＬＥＤダイ３０の積層構造を詳しく説明する。図４は図３の断面においてＢで囲んだ領域を拡大した断面図である。ｎ型半導体層３２ｃの下部に形成したｐ型半導体層３２ｂはｐ型ＧａＮ層３２ｄとＩＴＯ層３２ｅの二層構成となっている。ＩＴＯ層３２ｅは開口３６（図２参照）においてｐ側突起電極３３に含まれるアンダーバンプメタル層３３ａ（以下ＵＢＭ層と呼ぶ）と接続している。ｐ側突起電極３３は図の上からＵＢＭ層３３ａ、コア層３３ｂ、共晶層３３ｃが積層したものである。
【００２５】
このＵＢＭ層３３ａは半導体層３２側からＡｌ層、ＴｉＷ層、Ａｕ層が積層したものであり、各層の厚さはそれぞれ数１００ｎｍになる。このＡｌ層は反射層として機能し、ＳｉＯ２からなる絶縁保護膜３２ａが積層すると反射率が向上する。コア層３３ｂはＡｕ又はＣｕからなる。共晶層３３ｃはＡｕ−Ｓｎ合金であり、厚さが２μｍ程度である。この共晶層３３ｃは半田よりも融点が高いため、共晶接合したあとに半田リフロー工程を通しても接合部が溶融しないという性質がある。なお原子拡散防止とオーミックなコンタクトのため、ｐ型ＧａＮ層３２ｄとＵＢＭ層３３ａ中のＡｌ層の間にＩＴＯ層３２ｅが設けられている。
【００２６】
次に電流分布を図２に基づいて説明する。電流はｐ側突起電極３３，３４から入力し、開口３６を経てｐ型半導体層３２ｂに達し、図示していない発光層を通りｎ型半導体層３２ｃ（図４参照）を経てｎ側突起電極３５から出力する。ＬＥＤダイ３０は、ｐ型半導体層３２ｂの角部とｐ側突起電極３３，３４の角部が近接し、ｐ側突起電極３３，３４の角部に開口３６が配置されている。このため例えば、ｐ側突起電極３３を形成する領域の左上の角部に開口３６があるため、ｐ型半導体層３２ｂの左上隅の角部とｐ側突起電極３３とは低抵抗で接続する。この結果ｐ型半導体層３２ｂの角部にも多くの電流が流れる。
【００２７】
仮にｐ側突起電極３３を形成する領域の角部に開口３６がなければ、ｐ側突起電極３３からこの領域までの抵抗が大きくなり、この領域における電流が小さなものとなってしまう。このとき底面の中心付近に電流が偏るため発光効率が下がる結果となる。しかしながらＬＥＤダイ３０では前述のようにｐ側突起電極３３を形成する領域の左上隅に開口３６があるので、電流分布の偏りが緩和され、発光効率が上がる。
【００２８】
次に図５によりＬＥＤダイ３０のベースとなったフェイスアップ実装用ＬＥＤダイ５０について説明する。図５は参照用に示したＬＥＤダイ５０の底面図である。なお前述したようにＬＥＤダイ３０はフェイスアップ実装用のＬＥＤダイ５０をフリップチップ実装向けに転用したものである。また図中ＬＥＤダイ５０とＬＥＤダイ３０との間で共通しているものとしてｐ型半導体層３２ｂとｐ型半導体層３２ｂの開口３８を示しておいた。この他、サファイヤ基板３１（図１参照）及びｎ型半導体層３２ｃ（図４参照）も共通している。フェイスアップ実装用のＬＥＤダイ５０は、底面の中央部にワイヤーボンディング用のｎ電極パターン５１を備え、左辺にワイヤーボンディング用のｐ電極パターン５２を備えている。また電流分布を均一化するためｐ電極パターン５２から外周に沿って延びた補助用電極５３を備えている。この補助用電極５３はＡｕ薄膜である。
【００２９】
ＬＥＤダイ３０は、ＬＥＤダイ５０からｎ電極パターン５１及びｐ電極パターン５２、補助用電極５３を取り除き、多数の開口３６を有する絶縁保護膜３２ａでｐ型半導体層３
２ｂを被覆し、Ａｌ反射層を含むＵＢＭ層３３ａを備えたｐ側突起電極３３，３４及びｎ側突起電極３５を形成したものである（図１、図２参照）。すなわちＬＥＤダイ３０は、フェイスアップ実装用のＬＥＤダイ５０に対し、最後の部分の製造工程を変更しフリップチップ向けに転用したものである。すでに絶縁保護膜の着いたＬＥＤダイ５０しか入手できない場合は、ｐ側及びｎ側の電極パターン５２，５１並びに補助電極５３を備えたまま、絶縁保護膜に小径の開口（図２の開口３６に相当するもの）を追加し、その後ｐ側及びｎ側の突起電極を形成しても良い。
【符号の説明】
【００３０】
３０，５０…ＬＥＤダイ（半導体発光素子）、
３１…サファイヤ基板（透明絶縁基板）、
３２…半導体層、
３２ａ…絶縁保護膜、
３２ｂ…ｐ型半導体層、
３２ｃ…ｎ型半導体層、
３２ｄ…ｐ型ＧａＮ層、
３２ｅ…ＩＴＯ層、
３３，３４…ｐ側突起電極、
３３ａ…アンダーバンプメタル層、
３３ｂ…コア層、
３３ｃ…共晶層、
３５…ｎ側突起電極、
３６…開口、
３７…開口、
３８…ｐ型半導体層の開口、
５１…ｎ電極パターン、
５２…ｐ電極パターン、
５３…補助用電極。
【図１】
2014003166.tif 000003
【図２】
2014003166.tif 000004
【図３】
2014003166.tif 000005
【図４】
2014003166.tif 000006
【図５】
2014003166.tif 000007
【図６】
2014003166.tif 000008