(57)【要約】      （修正有）【課題】ゲートリセス形成においてエッチング損傷を招かないＩＩＩ窒化物電界効果トランジスタの製造方法を提供する。【解決手段】ＩＩＩ窒化物電界効果トランジスタ、具体的にＨＥＭＴは、チャネル層２０、チャネル層２０上にバリア層２２、バリア層２２上にエッチストップ層２６、エッチストップ層２６上に誘電体層２８、バリア層２２まで広がるゲートリセス、およびゲートリセス内にゲート接点３２を備える。エッチストップ層２６は、バリア層２２を乾式エッチングに曝さないことによって、リセスゲートの形成に関連する損傷を低減することができる。リセス内のエッチストップ層２６は除去され、残りのエッチストップ層２６は、パッシベーション層として働く。【選択図】図１Ｈ
2014003301.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ窒化物ベースのトランジスタであって、
基板と、
前記基板上にある第１の窒化物ベース層と、
前記第１の窒化物ベース層上にあるエッチストップ層と、
前記エッチストップ層上にある誘電体層と、
前記誘電体層を貫通して広がるゲートリセスと、
前記ゲートリセス内のゲート接点と
を備えることを特徴とするＩＩＩ窒化物ベースのトランジスタ。
【請求項２】
前記ゲートリセスは、前記エッチストップ層を貫通して前記第１の窒化物ベース層まで広がり、前記ゲートリセス内の前記ゲート接点は、前記エッチストップ層を貫通して前記第１の窒化物ベース層に電気的に接触することを特徴とする請求項１に記載のデバイス。
【請求項３】
前記エッチストップ層は、ＡｌＮ、ＧａＮ、ＡｌＧａＮおよび／またはＳｉＯ２を含むことを特徴とする請求項１に記載のデバイス。
【請求項４】
前記エッチストップ層は、スパッタＡｌＮを含むことを特徴とする請求項１に記載のデバイス。
【請求項５】
前記基板は、炭化ケイ素またはサファイアを含むことを特徴とする請求項１に記載のデバイス。
【請求項６】
前記トランジスタは、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＭＩＳＨＦＥＴ、またはＩＧＢＴを備えることを特徴とする請求項１に記載のデバイス。
【請求項７】
前記誘電体層は、ＳｉＮ、ＳｉＯ２および／またはＳｉＯＮを含むことを特徴とする請求項１に記載のデバイス。
【請求項８】
前記ゲート接点は、Ｔゲート構造を備えることを特徴とする請求項１に記載のデバイス。
【請求項９】
ソース／ドレイン接点
をさらに備え、前記ゲート接点は、前記ゲート接点と前記ソース／ドレイン接点との間で前記誘電体層の少なくとも一部分を覆って広がる、フィールドプレート延長部をさらに備えることを特徴とする請求項１に記載のデバイス。
【請求項１０】
前記第１の窒化物ベース層と前記ゲート接点との間に、絶縁層をさらに備えることを特徴とする請求項１に記載のデバイス。
【請求項１１】
前記絶縁層は、ＳｉＮ、ＡｌＮ、ＳｉＯ２および／またはＯＮＯ構造を含むことを特徴とする請求項１０に記載のデバイス。
【請求項１２】
高温逆バイアスストレス試験中に、破局的に故障しないように構成されることを特徴とする請求項１に記載のデバイス。
【請求項１３】
高温逆バイアスストレス試験後に、電力出力が約１ｄＢ未満変化するように構成されることを特徴とする請求項１に記載のデバイス。
【請求項１４】
高温逆バイアスストレス試験後に、電力出力が約０．３ｄＢ未満変化するように構成されることを特徴とする請求項１に記載のデバイス。
【請求項１５】
前記ゲートリセスは、前記エッチストップ層中に部分的にだけ広がり、前記エッチストップ層は、キャップ層を備えることを特徴とする請求項１に記載のデバイス。
【請求項１６】
前記エッチストップ層と前記第１の窒化物ベース層との間に、キャップ層をさらに備えることを特徴とする請求項１に記載のデバイス。
【請求項１７】
前記ゲートリセスは、前記誘電体層および前記エッチストップ層を貫通して、前記キャップ層まで広がることを特徴とする請求項１６に記載のデバイス。
【請求項１８】
前記キャップ層は、ｉｎ−ｓｉｔｕ成長させたＳｉＮを含むことを特徴とする請求項１６に記載のデバイス。
【請求項１９】
ＩＩＩ窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）であって、
基板と、
前記基板上にある窒化物ベースの第１の層であって、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよび／またはＡｌＩｎＧａＮを含む第１の層と、
前記第１の層上にある窒化物ベースの第２の層であって、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＮおよび／またはＡｌＩｎＧａＮを含み、前記第１の層とは異なる第２の層と、
前記第２の層上にある第３の層であって、ＳｉＯ２、ＧａＮ、ＡｌＧａＮおよび／またはスパッタＡｌＮを含み、前記第２の層とは異なる第３の層と、
前記第３の層上にある第４の層であって、ＳｉＮ、ＳｉＯ２および／またはＳｉＯＮを含み、前記第３の層とは異なる第４の層と、
前記第４の層を貫通して広がるゲートリセスと、
前記ゲートリセス内のゲート接点と
を備えることを特徴とするＩＩＩ窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）。
【請求項２０】
前記ゲートリセスは、前記第３の層を貫通して前記第２の層まで広がり、前記ゲートリセス内の前記ゲート接点は、前記第３の層を貫通して前記第２の層に電気的に接触することを特徴とする請求項１９に記載のデバイス。
【請求項２１】
前記ゲートリセスは、前記第３の層中に部分的に広がり、前記ゲートリセス内の前記ゲート接点は、前記第２の層に電気的に接触しないことを特徴とする請求項１９に記載のデバイス。
【請求項２２】
前記窒化物ベースの第２の層と前記第３の層との間に、第５の層をさらに備え、前記第３の層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよび／またはＳｉＮを含み、前記第２および第３の層とは異なることを特徴とする請求項１９に記載のデバイス。
【請求項２３】
前記ゲートリセスは、前記第３および第４の層を貫通して前記第５の層まで広がることを特徴とする請求項２２に記載のデバイス。
【請求項２４】
前記ＳｉＮは、ｉｎ−ｓｉｔｕ成長させたＳｉＮを含むことを特徴とする請求項２３に記載のデバイス。
【請求項２５】
ＩＩＩ窒化物ベースのトランジスタを製造する方法であって、
基板上に第１の窒化物ベース層を形成すること、
前記第１の窒化物ベース層上にエッチストップ層を形成すること、
前記エッチストップ層上に、前記エッチストップ層とは異なる誘電体層を形成すること、
前記誘電体層を前記エッチストップ層まで選択的にエッチングして、前記誘電体層を貫通して前記エッチストップ層まで広がるゲートリセスを形成すること、および
前記ゲートリセス内にゲート接点を形成すること
を含むことを特徴とする方法。
【請求項２６】
前記誘電体層を前記エッチストップ層まで選択的にエッチングした後、前記ゲートリセス内の前記エッチストップ層を、前記第１の窒化物ベース層まで選択的にエッチングすることをさらに含むことを特徴とする請求項２５に記載の方法。
【請求項２７】
前記誘電体層を選択的にエッチングすることは、前記エッチストップ層がそれに対して耐性のあるエッチング剤で、前記誘電体層を乾式エッチングすることを含むことを特徴とする請求項２５に記載の方法。
【請求項２８】
前記誘電体層を乾式エッチングすることは、ＳＦ６、ＳＦ６／Ｏ２、ＣＦ４またはＣＦ４／Ｏ２を含むエッチング種でエッチングすることを含むことを特徴とする請求項２７に記載の方法。
【請求項２９】
前記誘電体層の乾式エッチング後、前記エッチストップ層を選択的にエッチングすることは、前記エッチストップ層の湿式エッチングを含むことを特徴とする請求項２７に記載の方法。
【請求項３０】
前記エッチストップ層を湿式エッチングすることは、水酸化物ベース現像液、加熱した水酸化物ベース溶液、ＢＯＥ、またはＢＨＦでエッチングすることを含むことを特徴とする請求項２９に記載の方法。
【請求項３１】
前記エッチストップ層を湿式エッチングすることは、フォトエンハンスド電気化学湿式エッチングすることを含むことを特徴とする請求項２９に記載の方法。
【請求項３２】
前記第１の窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
前記第１の窒化物ベース層上に、前記エッチストップ層とは異なるキャップ層を形成すること
が実施され、
エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含む
ことを特徴とする請求項２５に記載の方法。
【請求項３３】
前記キャップ層を形成することは、ＳｉＮのｉｎ−ｓｉｔｕ成長によって実施されることを特徴とする請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、詳細には、窒化物ベースの活性層およびリセスゲート構造を組み込んだ高電子移動度トランジスタ（ＨＥＭＴ）などのトランジスタ、ならびにその製造方法に関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）やガリウムヒ素（ＧａＡｓ）などの材料は、より低電力および（Ｓｉの場合には）より低周波数用途向けの半導体デバイスに幅広く応用されてきている。しかし、これらのより知られている半導体材料は、比較的小さなバンドギャップ（例えば、室温で、Ｓｉの場合には１．１２ｅＶ、ＧａＡｓの場合には１．４２ｅＶ）および／または比較的小さな破壊電圧のため、より高電力および／または高周波数用途向けには十分に適切でないことがある。
【０００３】
ＳｉおよびＧａＡｓが示す難点に照らして、高電力、高温および／または高周波数の用途およびデバイスに対する関心は、炭化ケイ素（αＳｉＣの場合には、室温で２．９９６ｅＶ）やＩＩＩ族窒化物（例えば、ＧａＮの場合には、室温で３．３６ｅＶ）などの広バンドギャップ半導体材料に移ってきた。これらの材料は、一般にガリウムヒ素およびシリコンと比べて、より高い電界破壊強度およびより高い電子飽和速度を有する。
【０００４】
高周波数用途向けに開発されたデバイスの一例が、金属−半導体電界効果トランジスタ（ＭＥＳＦＥＴ）である。ＭＥＳＦＥＴは、高抵抗率または半絶縁性の基板上に、導電性のｐまたはｎドープ材料からなるエピタキシアル層をその基板上に配置することによって形成される。次いで、ソース、ゲート、およびドレイン接点が、エピタキシアル層に対して形成され、電位差（電圧）がゲートに印加されると、それにより空乏領域が形成され、空乏領域は、ソースとドレインの間のチャネルをピンチオフし、それによってデバイスがオフになる。
【０００５】
高電力および／または高周波数用途向けの、特に関心が寄せられている別のデバイスが、高電子移動度トランジスタ（ＨＥＭＴ）であり、これは場合によっては、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られる。こうしたデバイスは、異なるバンドギャップエネルギーを有し、またバンドギャップが小さい方の材料がより高い電子親和力を有する２種類の半導体材料のヘテロ接合部で、２次元電子ガス（２ＤＥＧ）が形成されるので、いくつかの状況のもとで動作上の利点をもたらすことができる。２ＤＥＧは、非ドープの（「意図的でなくドープされた」）、バンドギャップが小さい方の材料中の蓄積層であり、例えば１０１３キャリア／ｃｍ２を上回る、非常に高いシート電子濃度を有することができる。さらに、バンドギャップが広い方の半導体中からの電子が２ＤＥＧに移動し、そこではイオン化不純物散乱が低減されているため、高い電子移動度が可能になる。
【０００６】
高キャリア濃度と高キャリア移動度がこのように組み合わさることにより、非常に大きな相互コンダクタンスをＨＥＭＴに与えることができ、また高周波数用途向けのＭＥＳＦＥＴに勝る、大きな性能上の利点をもたらすことができる。
【０００７】
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造される高電子移動度トランジスタは、前述の高破壊電界、それらの材料の広いバンドギャップ、大きな伝導帯オフセット、および／または高飽和電子ドリフト速度を含めた材料特性を併せもつため、大きな高周波電力を発生させることができる。２ＤＥＧ中の電子の大部分は、ＡｌＧａＮ中の分極によるものとされている。
【０００８】
ＧａＮ／ＡｌＧａＮ系によるＨＥＭＴは、これまでに示されている。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ構造および製造方法は、特許文献１および２に記載されている。半絶縁性炭化ケイ素基板、基板上に窒化アルミニウムバッファ層、バッファ層上に絶縁性窒化ガリウム層、窒化ガリウム層上に窒化アルミニウムガリウムバリア層、および窒化アルミニウムガリウム活性構造上にパッシベーション層を有するＨＥＭＴデバイスが、本願の譲受人に譲渡され、参照により本明細書に組み込む、Ｓｈｅｐｐａｒｄ等の特許文献３に記載されている。
【０００９】
一部の窒化物ベースのトランジスタの製造における１つの段階は、リセス内へのゲート接点の形成である。トランジスタの厚いキャップ構造が、高い電流能力および低分散の達成において望ましい場合がある。しかし、高破壊電界、高周波低分散および／または高相互コンダクタンスを、高周波数性能と同時に達成するためには、キャップ層を貫通するゲートリセスが望ましいことがある。一方、リセスゲート構造の形成に使用されるエッチングプロセスは、下にある１層または複数層のバリア層に損傷を与えることがある。バリア層に対する損傷により、デバイスの動作に悪影響を及ぼす高密度の表面準位またはトラップが形成される恐れがある。ＳｉＮパッシベーションによって低損傷リセスをもたらす技法、およびその結果得られるデバイスについて、その開示を本明細書に完全に記載されているのと同様に本明細書に組み込む、２００４年１月１６日出願の「NITRIDE-BASED TRANSISTORS WITH A PROTECTIVE LAYER AND A LOW-DAMAGE RECESS AND METHODS OF FABRICATION THEREOF」と題する特許文献４に開示されている。ゲート接点を形成する前にリセスゲートをアニールすることにより低損傷リセスをもたらす技法、およびその結果得られるデバイスについて、その開示を本明細書に完全に記載されているのと同様に本明細書に組み込む、２００４年７月２３日出願の「METHODS OF FABRICATING NITRIDE-BASED TRANSISTORS WITH A CAP LAYER AND A RECESSED GATE」と題する特許文献５に記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第５，１９２，９８７号明細書
【特許文献２】米国特許第５，２９６，３９５号明細書
【特許文献３】米国特許第６，３１６，７９３号明細書
【特許文献４】米国特許出願第１０／７５８，８７１号明細書
【特許文献５】米国特許出願第１０／８９７，７２６号明細書
【特許文献６】米国特許出願公開第２００２／００６６９０８号明細書
【特許文献７】米国特許仮出願第６０／２９０，１９５号明細書
【特許文献８】米国特許出願公開第２００２／０１６７０２３号明細書
【特許文献９】米国特許出願公開第２００４／００６１１２９号明細書
【特許文献１０】米国特許出願公開第２００３／００２００９２号明細書
【特許文献１１】米国特許第６，６８６，６１６号明細書
【特許文献１２】米国特許第５，２７０，５５４号明細書
【特許文献１３】米国特許出願公開第２００３／０１０２４８２号明細書
【特許文献１４】米国特許仮出願第６０／３３７，６８７号明細書
【特許文献１５】米国再発行特許第３４，８６１号明細書
【特許文献１６】米国特許第４，９４６，５４７号明細書
【特許文献１７】米国特許第５，２００，０２２号明細書
【特許文献１８】米国特許第６，２１８，６８０号明細書
【特許文献１９】米国特許第５，２１０，０５１号明細書
【特許文献２０】米国特許第５，３９３，９９３号明細書
【特許文献２１】米国特許第５，５２３，５８９号明細書
【特許文献２２】米国特許第５，２９２，５０１号明細書
【特許文献２３】米国特許出願第１１／０７８，２６５号明細書
【特許文献２４】米国特許出願第１１／０８０，９０５号明細書
【非特許文献】
【００１１】
【非特許文献１】Shen et al., "High-Power Polarization-Engineered GaN/AlGaN/GaN HEMTs Without Surface Passivation," IEEE Electron Device Letters, Vol. 25, No. 1, pp. 7-9, January 2004
【非特許文献２】Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明のいくつかの実施形態は、ＩＩＩ窒化物ベースのトランジスタ、および下にある層をリセスの形成に関連するエッチングの損傷から保護するためにエッチストップ層を利用する、ＩＩＩ窒化物ベーストランジスタの製造方法を提供する。いくつかの実施形態では、リセスをリセスゲート接点用に使用することができる。
【課題を解決するための手段】
【００１３】
いくつかの実施形態では、ＩＩＩ窒化物ベースのトランジスタは、炭化ケイ素基板、１層または複数層の窒化物ベースの表面層、エッチストップ層、およびリセス内に形成されたゲート接点を備える。いくつかの実施形態は、ゲート接点リセスの製造方法を提供し、その方法は、リセスをエッチストップ層までエッチングすること、および後にリセス内のエッチストップ層の一部分を除去して、ゲート接点向けの表面層の部分を露出させることを含む。ＩＩＩ窒化物ベースのトランジスタは、ＭＥＳＦＥＴ、ＨＥＭＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＩＳＨＦＥＴでも、リセスゲート接点を備える他のどんなトランジスタでもよい。
【００１４】
本発明のいくつかの実施形態では、高電子移動度トランジスタ（ＨＥＭＴ）が、窒化物ベースのチャネル層、チャネル層上に窒化物ベースのバリア層、チャネル層上にエッチストップ層、エッチストップ層上に誘電体層、ならびに誘電体層およびエッチストップ層内に、バリア層まで広がるゲート接点リセスを備える。本発明の他の諸実施形態では、このトランジスタは、窒化物ベースのチャネル層、チャネル層上に窒化物ベースのバリア層、バリア層上にキャップ層、およびキャップ層上に誘電体層を備える。ゲート接点リセスが、誘電体層およびキャップ層を貫通してバリア層まで広がってよい。他の諸実施形態では、ゲート接点リセスが、誘電体層を貫通して、部分的にキャップ層内に広がるが、バリア層までは広がらない。また、他の諸実施形態では、キャップ層、エッチストップ層、および誘電体層がすべて存在する。
【００１５】
本発明のいくつかの実施形態は、基板上に窒化物ベースのチャネル層を形成すること、チャネル層上に窒化物ベースのバリア層を形成すること、チャネル層上にエッチストップ層を形成すること、エッチストップ層上に誘電体層を形成すること、ならびに誘電体層およびエッチストップ層内に、バリア層まで広がるゲートリセスを形成することを含む、ＨＥＭＴの製造方法を提供する。ショットキー接点でよいゲート接点が、ゲートリセス内に形成される。
【００１６】
本発明の別の諸実施形態では、方法は、デバイスのバリア層に対するオーム接点を、ゲートリセスの両側に形成することをさらに含む。いくつかの実施形態では、オーム接点が表面上にまたは部分的にバリア層内に形成されてから、エッチストップ層、誘電体層および／またはゲート接点リセスが形成される。他の諸実施形態では、オーム接点が、エッチストップ層、誘電体層、およびゲート接点リセスの形成後に形成される。次いで、オーム接点リセスが、バリア層の一部分を露出させるように、誘電体層およびエッチストップ層を貫通して設けられる。
【００１７】
また、本発明の別の諸実施形態では、ゲートリセスを形成することが、ゲートリセスに対応する開口をもたらすように誘電体層上にマスク層をパターニングすること、およびパターニングしたマスク層をエッチマスクとして使用して、誘電体層をエッチストップまでエッチングすることを含む。エッチストップ層は、誘電体層のエッチング中にバリア層の表面を分離および保護することによって、ゲートリセス内の損傷を低減させることができる。ゲートリセスを形成することは、ゲートリセス内のエッチストップ層を除去し、それによってゲートリセスをバリア層まで広げることをさらに含む。
【００１８】
本発明のいくつかの実施形態では、誘電体層上およびゲートリセス内に、別の絶縁層が形成される。この絶縁層は、誘電体層と同じ材料でよい。ゲート接点を、ゲートリセス内の絶縁層上に形成することができる。ゲート接点は、誘電体層上にある絶縁層上に広がってもよい。
【００１９】
本発明の別の諸実施形態では、方法は、キャップ層を形成することをさらに含む。キャップ層は、誘電体層の形成前にバリア層上に形成される。次いで、ゲートリセスの形成が、誘電体層をキャップ層までエッチングすること、および次いでゲートリセス内の残りのキャップ層の一部または全部を除去することを含む。本発明のいくつかの実施形態では、キャップ層を形成することは、バリア層上にＧａＮ層を形成することを含む。例えば、ＧａＮ層は、非ドープのＧａＮ層、ＧａＮに傾斜したＡｌＧａＮ層、ＧａＮに傾斜したＡｌＧａＮ層、ならびにドープＧａＮ層および／またはドープＧａＮ層とすることができる。キャップ層を形成することは、バリア層上にＧａＮ層を形成すること、およびＧａＮ層上にＳｉＮ層を形成することを含むこともできる。さらに、ゲートリセスを形成することは、キャップ層を貫通してバリア層内に広がるが、バリア層を貫通しないゲートリセスを形成することを含むこともできる。本発明の特定の諸実施形態では、キャップ層は、ＧａＮベースの半導体材料を含む。また、他の諸実施形態では、キャップ層、エッチストップ層、および誘電体層がすべて、バリア層上に順次形成される。
【００２０】
本発明の別の諸実施形態では、高電子移動度トランジスタの製造方法が、基板上にＧａＮベースの半導体材料からなる第１の層を形成すること、および第１の層上に、ＡｌＧａＮベースの半導体材料からなる第２の層を形成することであって、第２の層が、第１の層と第２の層の間の境界面に近接する領域内に２次元電子ガスを誘起するように構成されることを含む。ＡｌＮ、ＳｉＯ２、ＧａＮまたはＡｌＧａＮでよい第３の層が、第２の層上に形成されて、エッチストップ層として使用される。ＳｉＮなどの誘電体でよい第４の層が、第３の層上に形成される。方法は、第３の層および第４の層内に、第２の層まで広がるゲートリセスを形成すること、および次いでゲートリセス内にゲート接点を形成することをさらに含む。ゲート接点は、ショットキーゲート接点でよい。
【００２１】
本発明の別の諸実施形態では、ゲートリセスを形成することが、ＧａＮベースの半導体材料からなる第４の層上に、ゲートリセスに対応する開口をもたらすようにマスク層をパターニングすること、およびパターニングしたマスク層をエッチマスクとして使用して、第４の層を第３の層までエッチングすることを含む。ゲートリセスを形成することは、ゲートリセス内の第３の層を除去し、それによって、ゲートリセスを第２の層まで広げることをさらに含む。これは、第４の層を、第５の層のエッチングに使用されるエッチマスクと同じパターニング済みマスク層を使用してエッチングすることを含んでもよい。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明のいくつかの実施形態によるトランジスタの製造を示す断面図である。
【図１Ｂ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｃ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｄ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｅ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｆ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｇ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図１Ｈ】本発明のいくつかの実施形態によるトランジスタの製造を示す、別の断面図である。
【図２】本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。
【図３】本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。
【図４】本発明の別の諸実施形態によるトランジスタの製造を示す断面図である。
【発明を実施するための形態】
【００２３】
次に本発明を、本発明の諸実施形態が示された添付の図面を参照して、以下により完全に説明する。ただし、本発明は、本明細書に記載の実施形態に限定されるものと解釈すべきではない。そうではなく、それらの実施形態は、本開示が網羅的で完全なものとなるように、また本発明の範囲を当業者に十分に伝えるように、提供するものである。図面では、層および領域の厚さが、見やすくするために誇張されている。同じ数字は、全体を通じて同じ要素を表す。本明細書では、「および／または」という語は、列挙された関連する諸項目の１つまたは複数のあらゆる組合せを含む。
本明細書で使用される語は、特定の諸実施形態のみを説明するためのものであり、本発明を限定するものではない。本明細書では、単数形「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、文脈上明らかに示す場合を除き、複数形も含むものとする。「備える（ｃｏｍｐｒｉｓｅｓ）」および／または「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は、本明細書中で使用されるとき、述べられたフィーチャ、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他のフィーチャ、整数、ステップ、動作、要素、構成要素および／またはそれらの群の存在または追加を妨げないことがさらに理解されよう。
【００２４】
層、領域、または基板などの要素が、別の要素「上に（ｏｎ）」ある、または別の要素「上に（ｏｎｔｏ）」広がっているといわれる場合、その要素は、他の要素の直接上にあっても、他の要素の直接上に広がってもよく、または介在する要素が存在してもよいことが理解されよう。それとは対照的に、要素が別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または別の要素の「直接上に（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」広がっているといわれる場合、介在する要素は存在しない。要素が別の要素に「接続されている」または「結合されている」といわれる場合、その要素は、他の要素に直接接続されても結合されてもよく、または介在する要素が存在してもよいことも理解されよう。それとは対照的に、要素が別の要素に「直接接続されている」または「直接結合されている」といわれる場合、介在する要素は存在しない。同じ数字は、明細書全体を通じて同じ要素を表す。
【００２５】
様々な要素、構成要素、領域、層および／または部分を説明するために、本明細書において第１、第２などの語が使用されることがあるが、これらの要素、構成要素、領域、層および／または部分は、そうした語によって限定すべきではないことが理解されよう。こうした語は、ある要素、構成要素、領域、層、または部分を、別の領域、層、または部分と区別するために使用されるに他ならない。したがって、以下で論じられる第１の要素、構成要素、領域、層、または部分は、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層、または部分と呼ぶことができる。
【００２６】
さらに、「低い方の」または「底部の」や、「高い方の」または「上部の」などの相対語が、図中に示したある要素の別の要素との関係を記載するために本明細書で使用されることがある。相対語は、図中に示された向きに加えて、デバイスの様々な向きを含むものであることが理解されよう。例えば、図中のデバイスが上下反対にされる場合、他の要素の「低い方の」側にあると記載された要素は、他の要素の「高い方の」側に向けられることになる。したがって、「低い方の」という例示的な語は、図の特定の向きに応じて、「低い方の」および「高い方の」向きをどちらも含むことができる。同様に、図の１つに記載のデバイスが上下反対にされる場合、他の要素の「下に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」あると記載された要素は、他の要素の「上に」向けられることになる。したがって、「下に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」という例示的な語は、上と下のどちらの向きも含むことができる。
【００２７】
本発明の諸実施形態は、本明細書において、本発明の理想化された諸実施形態の概略図である断面図を参照して説明される。したがって、例えば製造技法および／または公差の結果として、図の形状との違いが予想される。したがって、本発明の諸実施形態は、本明細書に示される領域の特定の形状に限定されると解釈すべきではなく、例えば製造から生ずる形状のずれを含むべきである。例えば、矩形として示されるエッチングされた領域は、一般に、テーパ状のフィーチャ、丸いフィーチャ、または曲線状のフィーチャを有する。したがって、図中に示される領域は、実際は概略であり、その形状はデバイスの領域の正確な形状を示すものではなく、本発明の範囲を限定するものではない。
【００２８】
別段の定義がない限り、本明細書で使用される（技術用語および科学用語を含む）すべての語は、本発明にふさわしい当業者に一般に理解されるものと同じ意味を有する。一般に使用される辞書で定義されるような語は、関連技術および本明細書の文脈におけるその意味と一致する意味を有するものと解釈すべきであり、本明細書において明示的にそのように定義されない限り、理想化されたまたは過度に形式的な意味に解釈されないことが、さらに理解されよう。
【００２９】
別のフィーチャに「隣接」して配設される構造またはフィーチャという言及は、隣接するフィーチャとオーバーラップする、またはその下にある部分を有することがあることも、当業者には理解されよう。
【００３０】
本発明のいくつかの実施形態は、半導体デバイス内へのデバイスゲートリセスの形成に関連するエッチング損傷を防止することができるエッチストップ層を利用する。後にゲートリセスから除去することができるエッチストップ層は、リセス形成中に、下にある層を保護する。いくつかの実施形態では、ゲートリセス内にない、残りのエッチストップ層の部分が、保護された下にある層の境界面にパッシベーションをもたらす。
【００３１】
本発明の諸実施形態は、ＨＥＭＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＩＳＨＦＥＴ、またはリセスゲート接点を備える他のトランジスタなどの、ＩＩＩ族窒化物ベースのデバイスで使用するのに特に十分に適切となり得る。本明細書では、「ＩＩＩ族窒化物」という用語は、窒素と、周期表のＩＩＩ族の元素、一般にアルミニウム（Ａｌ）、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ）との間で形成された半導体化合物を指す。この用語は、ＡｌＧａＮやＡｌＩｎＧａＮなどの三元化合物および四元化合物も指す。当業者には十分に理解されるように、ＩＩＩ族元素は窒素と結合して、二元（例えばＧａＮ）化合物、三元（例えばＡｌＧａＮ、ＡｌＩｎＮ）化合物、および四元（例えばＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物はすべて、１モルの窒素が合計１モルのＩＩＩ族元素と組み合わされた実験式を有する。したがって、それらを記述するために、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ≦１）などの式がしばしば使用される。
【００３２】
本発明の諸実施形態を利用することができるＧａＮベースのＨＥＭＴに適した構造が、文献に記載されている（例えば、本願の譲受人に譲渡された特許文献３、および２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」と題する特許文献６、２００１年５月１１日出願の、「GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献７、２００２年１１月１４日公開の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する、Ｓｍｏｒｃｈｋｏｖａ等の特許文献８、２００３年７月１１日出願、２００４年４月１日公開の、「NITRIDE-BASED TRANSISTORS AND METHODS OF FABRICATION THEREOF USING NON-ETCHED CONTACT RECESSES」と題する特許文献９、ならびに２００２年７月２３日出願、２００３年１月３０日公開の、「INSULATING GATE ALGAN/GAN HEMT」と題する特許文献１０を参照する。それらの開示をここに、参照によりその全体を本明細書に組み込む）。
【００３３】
本発明の諸実施形態を利用することができるＧａＮベースのＭＥＳＦＥＴに適した構造が、文献に記載されている（例えば、本願の譲受人に譲渡された、２０００年５月１０日出願の、「SILICON CARBIDE METAL-SEMICONDUCTOR FIELD EFFECT TRANSISTORS」と題する特許文献１１、および本願の譲受人に譲渡された、１９９１年６月１４日出願の、「HIGH POWER HIGH FREQUENCY METAL-SEMICONDUCTOR FIELD-EFFECT TRANSISTOR FORMED IN SILICON CARBIDE」と題する特許文献１２を参照する。それらの開示をここに、参照によりその全体を本明細書に組み込む）。
【００３４】
本発明のいくつかの実施形態による製造方法を、図１Ａ〜１Ｈに示す。図１Ａから分かるように、その上に窒化物ベースのデバイスを形成することのできる基板１０が提供される。本発明の特定の諸実施形態では、基板１０は、半絶縁性炭化ケイ素（ＳｉＣ）基板でよく、炭化ケイ素は、例えば４Ｈポリタイプの炭化ケイ素でよい。炭化ケイ素のポリタイプの他の候補には、３Ｃ、６Ｈ、および１５Ｒポリタイプが含まれる。「半絶縁性」という用語は、絶対的な意味ではなく、説明的なものとして使用される。本発明の特定の諸実施形態では、炭化ケイ素のバルク結晶は、室温で約１×１０５Ω−ｃｍ以上の抵抗率を有する。
【００３５】
基板１０上に、バッファ層、核形成層、および／または遷移層（図示せず）を任意選択で設けることができる。例えば、炭化ケイ素基板とデバイスの残りの部分との間で適当な結晶構造の遷移をもたらすために、ＡｌＮバッファ層を設けることができる。さらに、文献に記載されているように、１層または複数層の歪み平衡遷移層（ｓｔｒａｉｎ ｂａｌａｎｃｉｎｇ  ｔｒａｎｓｉｔｉｏｎ  ｌａｙｅｒ）を設けることもできる（例えば、本願の譲受人に譲渡された、２００２年７月１９日出願、２００３年６月５日公開の、「STRAIN BALANCED NITRIDE HETROJUNCTION TRANSISTORS AND METHODS OF FABRICATING STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTORS」と題する特許文献１３、および２００１年１２月３日出願の、「STRAIN BALANCED NITRIDE HETEROJUNCTION TRANSISTOR」と題する特許文献１４を参照する。それらの開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む）。
【００３６】
適当なＳｉＣ基板は、例えば、本発明の譲受人であるノースカロライナ州ダラムのＣｒｅｅ社により製造されており、製造方法が文献に記載されている（例えば、特許文献１５、特許文献１６、特許文献１７および特許文献１８を参照する。それらの内容を、参照によりその全体を、本明細書に組み込む）。同様に、ＩＩＩ族窒化物のエピタキシアル成長技法も、これまでに文献に記載されている（例えば、特許文献１９、特許文献２０、特許文献２１および特許文献２２を参照する。それらの内容も、参照によりその全体を、本明細書に組み込む）。
【００３７】
基板材料として炭化ケイ素を使用することができるが、本発明の諸実施形態では、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、どんな適切な基板も利用することができる。いくつかの実施形態では、適当なバッファ層を形成することもできる。
【００３８】
図１Ａに戻ると、基板１０上に窒化物ベースのチャネル層２０が設けられる。チャネル層２０は、上述のようにバッファ層、遷移層、および／または核形成層を使用して、基板１０上に堆積させることができる。チャネル層２０は、圧縮歪みを受けていてよい。さらに、チャネル層および／またはバッファ核形成層（ｂｕｆｆｅｒ  ｎｕｃｌｅａｔｉｏｎ  ｌａｙｅｒ）および／または遷移層は、ＭＯＣＶＤによって、あるいはＭＢＥまたはＨＶＰＥなど、当業者に公知の他の技法によって、堆積させることができる。
【００３９】
本発明のいくつかの実施形態では、チャネル層２０とバリア層２２の間の境界面で、チャネル層の伝導帯端のエネルギーの方がバリア層の伝導帯端のエネルギーよりも小さいという条件のもとで、チャネル層２０は、ＡｌｘＧａ１−ｘＮ（ただし０≦ｘ＜１）などのＩＩＩ族窒化物である。本発明のいくつかの実施形態ではｘ＝０であり、チャネル層２０がＧａＮであることを意味する。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなど、他のＩＩＩ族窒化物でもよい。チャネル層２０は、ドープされていなくて（「意図的でなくドープされていて」）よく、約２０Åを超える厚さにまで成長させることができる。チャネル層２０は、超格子、またはＧａＮ、ＡｌＧａＮなどの組合せなどの多層構造でもよい。
【００４０】
チャネル層２０上に窒化物ベースのバリア層２２を設ける。チャネル層２０は、バリア層２２のバンドギャップよりも小さなバンドギャップを有することができ、またチャネル層２０は、バリア層２２よりも大きな電子親和力を有することもできる。バリア層２２は、チャネル層２０上に堆積させることができる。本発明のいくつかの実施形態では、バリア層２２は、厚さが約０．１ｎｍから約４０ｎｍの、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮである。本発明の他の諸実施形態では、バリア層２２は、ＧａＮ、ＡｌＮ、およびＡｌＧａＮを含んでよい複数の層を備える。本発明のいくつかの実施形態による層の例が、文献に記載されている（その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｓｍｏｒｃｈｋｏｖａ等の「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８を参照する。）。本発明の特定の諸実施形態では、バリア層２２は、分極効果によりチャネル層２０とバリア層２２の間の境界面で十分なキャリア濃度を誘起させるのに十分なほど厚く、また十分なほど高いＡｌの組成およびドーピングを有する。また、バリア層２２は、バリア層２２と任意の追加の上にある層との間の境界面に堆積されたイオン化不純物または欠陥によるチャネル内での電子の散乱を、低減するまたは最小限に抑えるのに十分なほど厚くあるべきである。
【００４１】
バリア層２２は、ＩＩＩ族窒化物でよく、チャネル層２０のバンドギャップよりも大きなバンドギャップ、およびチャネル層２０よりも小さな電子親和力を有する。したがって、本発明のいくつかの実施形態では、バリア層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮおよび／またはＡｌＮ、またはそれらの層の組合せである。バリア層２２は、例えば、約０．１ｎｍから約４０ｎｍの厚さでよいが、亀裂または重大な欠陥の形成をその中で引き起こすほど厚くはない。本発明のいくつかの実施形態では、バリア層２２はドープされず、またはｎ型ドーパントで約１０１９ｃｍ−３未満の濃度までドープされる。本発明のいくつかの実施形態では、バリア層２２は、ＡｌｘＧａ１−ｘＮ（ただし０＜ｘ＜１）である。特定の諸実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の諸実施形態では、バリア層２２は、アルミニウム濃度が約５％から約１００％のＡｌＧａＮを含む。本発明の特定の諸実施形態では、アルミニウム濃度は約１０％を超える。
【００４２】
図１Ｂに示すように、バリア層上にマスク層４０を、オーム接点用の開口４６をもたらすようにパターニングする。本発明のいくつかの実施形態では、マスク層は、従来のフォトリソグラフィマスク材料でよい。本発明のいくつかの実施形態では、マスク材料は、ＳｉＮ、ＳｉＯ２などでよい。図１Ｃにさらに示すように、例えば、後続のフォトリソグラフィステップおよび蒸着で、オーム性金属をパターニングしてオーム接点材料のパターンを設け、それがアニールされると、オーム接点３０がもたらされる。
【００４３】
図１Ｄは、エッチストップ層２６および誘電体層２８の形成を示す。エッチストップ層２６は、バリア層２２およびオーム接点３０上に形成することができ、エピタキシアル成長させ、かつ／または堆積によって形成することができる。エッチストップ層２６は、スパッタＡｌＮでよい。他の諸実施形態では、エッチストップ層２６は、ＳｉＯ２のｅｘ−ｓｉｔｕプラズマ化学気相成長（ＰＥＣＶＤ）によって形成されたＳｉＯ２でよい。一般に、エッチストップ層２６は、約５０Å〜３００Åの厚さを有することができる。誘電体層２８は、エッチストップ層２６上に形成することができ、堆積によって形成することができる。誘電体層２８の材料は、ｅｘ−ｓｉｔｕのＰＥＣＶＤによってエッチストップ層２６上に形成したＳｉＮ、ＳｉＯ２、またはＳｉＯＮを含むことができる。誘電体層２８は、エッチストップ層２６とは組成が異なる。一般に、誘電体層２８は、約５００Å〜２０００Åの厚さを有することができる。
【００４４】
図１Ｅ〜１Ｇは、ゲートリセス３６の形成を示す。図１Ｅでは、誘電体層２８上に第２のマスクパターン４２を形成して、誘電体層２８の一部分を露出させるウィンドウを形成するようにパターニングする。本発明のいくつかの実施形態では、第２のマスクパターン４２は、従来のフォトリソグラフィマスク材料でよい。本発明のいくつかの実施形態では、マスク材料は、窒化シリコン、二酸化ケイ素などでよい。図１Ｆに示すように、ゲートリセス３６内の少なくとも一部分を含む誘電体層２８の露出された部分を、下にあるエッチストップ層２６が露出するように除去する。リセス３６は、パターニングされたマスク、および誘電体層２８を貫通して下にあるエッチストップ層２６を露出させるエッチングプロセスを利用して形成することができる。誘電体層２８のエッチング速度が、エッチストップ層２６のエッチング速度よりも大きいような、特定のエッチングプロセスが選択される。本発明のいくつかの実施形態では、エッチングプロセスは、低損傷エッチングでよい。ＳｉＮ、ＳｉＯ２およびＳｉＯＮなど、誘電体層２８の材料向けの低損傷エッチング法の例は、ＳＦ６、ＳＦ６／Ｏ２、ＣＦ４、ＣＦ４／Ｏ２および／または他のフッ化種を使用した誘導結合プラズマ、あるいはプラズマに直流成分のない、または直流成分の少ない、電子サイクロトロン共鳴（ＥＣＲ）および／またはダウンストリームプラズマエッチングなどのエッチング技法を含む。
【００４５】
図１Ｇに示すように、ゲートリセス３６内のエッチストップ層２６の露出された部分を除去して、ゲートリセス３６内でバリア層２２の一部分を露出させる。エッチストップ層２６の部分を除去するために、湿式エッチング技法を使用することができる。層を液体薬品中で溶解させることを含む湿式エッチング技法は、与える損傷をより少なくすることができる。それとは対照的に、乾式エッチング技法は一般に、化学的または物理的な衝撃で層をガス状化合物に変換する。エッチストップ層２６がスパッタＡｌＮである諸実施形態では、ＮＨ４ＯＨなど、水酸化物ベースの現像液を使用することができる。エッチストップ層２６がＳｉＯ２である他の諸実施形態では、湿式エッチングは、ＢＯＥまたはＢＨＦを含んでよい。
【００４６】
誘電体層２８、乾式エッチング種、エッチストップ層２６、および湿式エッチングの適切な組合せを、以下の表１に要約する。
【００４７】
【表１】
2014003301.tif 000003
【００４８】
本発明のいくつかの実施形態では、リセス３６を、バリア層２２内に広がるように形成する。リセス３６は、例えば、しきい値電圧、周波数性能などのデバイスの性能特性を調整するために、バリア層２２内に広がってよい。リセスは、マスク４２および上述のエッチングプロセスを使用して形成することができる。オーム接点３０がソース接点およびドレイン接点をもたらす特定の諸実施形態では、リセス、および後にゲート接点３２が、ドレイン接点よりもソース接点に近くなるように、リセスをソース接点および／またはドレイン接点の間で中心から外して置くことができる。
【００４９】
図１Ｈから分かるように、ゲート接点３２がリセス内に形成され、バリア層２２の露出された部分に接触する。ゲート接点は「Ｔ」ゲートでよく、従来の製造技法を使用して製造することができる。ゲート接点は、ゲート接点３２のドレイン側３３にある誘電体層２８の一部分を覆うフィールドプレート延長部３２ａを含むことができる。ゲート接点の一部分３２ｂは、文献に記載されているように、より高いクラスの動作を潜在的に可能にするために、ソース側３４にある誘電体層２８にオーバーラップしてもよい（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、２００５年３月３日出願の「WIDE BANDGAP TRANSISTORS WITH GATE-SOURCE FIELD PLATES」と題する特許文献２３を参照する。）。適切なゲート材料は、バリア層２２の組成に依存し得るが、いくつかの実施形態では、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮなど、窒化物ベースの半導体材料に対してショットキー接点を形成することができる従来の材料を使用することができる。ゲート接点３２とエッチストップ層２６または誘電体層２８の一方または両方との間に、例えばゲートリセスのエッチングが異方性である結果として、小さな隙間が生じ、その結果、ゲート接点３２とエッチストップ層２６または誘電体層２８の一方または両方との間に、バリア層２２の表面が露出し得ることが可能である。この隙間は、意図的に形成してもよい。
【００５０】
また、図１Ｈから分かるように、オーム接点３０上に形成されたエッチストップ層２６および誘電体層２８の一部分を除去して、オーム接点３０へのアクセスを可能にする。これは、ゲートリセスの形成中またはその後に、いつでも行うことができる。エッチストップ層２６とバリア層２２の間の境界面は、低表面準位密度を有し、バリア層２２からエッチストップ層２６への電子の注入を防止する高い障壁をもたらすことができる。換言すれば、エッチストップ層２６は、良好なパッシベーションをもたらすことができる。
【００５１】
パッシベーション層を、図１Ｈの構造上に形成することもできる。パッシベーション層は、図１Ｈの構造上にブランケット堆積することができる。本発明のいくつかの実施形態では、パッシベーション層は、窒化シリコン、窒化アルミニウム、二酸化ケイ素、ＯＮＯ構造および／または酸窒化物でよい。さらに、パッシベーション層は、組成が一様および／または非一様な、単一の層または複数の層とすることができる。
【００５２】
図２は、本発明の別の諸実施形態によるトランジスタの形成を示す。図２から分かるように、図１Ｈの構造は、ゲートリセス内を含む構造上に形成された絶縁層１３０を有することができる。次いで、絶縁層１３０上にゲート接点３２を形成することができる。絶縁層１３０は、１層または複数層でよく、例えば、ＳｉＮ、ＡｌＮ、ＳｉＯ２および／またはＯＮＯ構造を含んでよい。したがって、本発明のいくつかの実施形態では、文献に記載されているように絶縁ゲートＨＥＭＴを形成することができる（例えば、その開示を本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｐａｒｉｋｈ等の「INSULATING GATE ALGAN/GAN HEMT」と題する特許文献１０を参照する）。
【００５３】
図３は、本発明の別の諸実施形態によるトランジスタの形成を示す。図３から分かるように、構造は、バリア層上に形成された、バリア層２２を乾式エッチングから保護するキャップ層２４を有することができる。次いで、ゲート接点３２の形成が、誘電体層２８をキャップ層２４まで乾式エッチングすること、および次いで、乾式エッチングによって損傷を受けたキャップ層２４の一部分を除去することを含む。ゲート接点３２を、キャップ層２４上に形成することができる。他の諸実施形態では、キャップ層２４の一部分を除去して、バリア層２２を露出させ、ゲート接点３２をバリア層２２の直接上に形成することができる。誘電体層２８の乾式エッチングおよびキャップ層２４の湿式エッチングを、前述の諸実施形態に従って実施することができる。
【００５４】
バリア層２２とは組成が異なるキャップ層２４は、ＩＩＩ族窒化物でよく、いくつかの実施形態では、ＧａＮ、ＡｌＧａＮおよび／またはＩｎＧａＮなどのＧａＮベースの半導体材料でよい。本発明の特定の諸実施形態では、キャップ層はＧａＮである。キャップ層２４とバリア層２２がどちらもＡｌＧａＮである他の諸実施形態では、キャップ層２４の方が低いＡｌモル分率を有する。キャップ層２４がＧａＮ、ＡｌＧａＮまたはＩｎＧａＮである諸実施形態では、湿式エッチングが、加熱した水酸化物ベース溶液による湿式エッチングおよび／またはフォトエンハンスド（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ）電気化学湿式エッチングでよい。さらに、キャップ層２４は、組成および／または厚さが一様および／または非一様な単一の層または複数の層とすることができる。本発明のいくつかの実施形態では、キャップ層２４は、文献に記載の傾斜したＡｌＧａＮ層およびＧａＮ層とすることができる（例えば、その開示を、その全体が記載されているのと同様に、参照により本明細書に組み込む、非特許文献１を参照する。）。例えば、本発明のいくつかの実施形態では、キャップ層２４は、ＳｉＮ層がその上にあるＧａＮ層とすることができる。キャップ層２４は、デバイスの上面をチャネルから物理的に遠ざけ、それにより、デバイスの動作に対する表面の影響を低減することができる。
【００５５】
キャップ層２４は、バリア層２２上にブランケット形成することができ、エピタキシアル成長させ、かつ／または堆積により形成することができる。例えば、キャップ層は、ＧａＮキャップ層上へのＳｉＮのｉｎ−ｓｉｔｕ成長によって、あるいはＧａＮキャップ層の上面上へのＳｉＮまたはＳｉＯ２のｅｘ−ｓｉｔｕ ＰＥＣＶＤによって、形成することができる。一般に、キャップ層２４は、約２ｎｍから約５００ｎｍの厚さを有することができる。例えば、ＳｉＮおよびＧａＮからなるキャップ層２４は、約３００ｎｍの厚さを有することができる。他の諸実施形態では、キャップ層２４は、バリア層上２２にｉｎ−ｓｉｔｕ成長によって形成させたＳｉＮでよい。本発明のいくつかの実施形態によるキャップ層の例が、Ｓｍｏｒｃｈｋｏｖａ等の、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８に記載されている。
【００５６】
図４は、本発明の別の諸実施形態によるトランジスタの形成を示す。図４から分かるように、構造は、バリア層２２上に形成したキャップ層２４、キャップ層２４上に形成したエッチストップ層２６、およびエッチストップ層２６上に形成した誘電体層２８を有することができる。次いで、ゲート接点３２の形成が、誘電体層２８をエッチストップ層２６まで乾式エッチングすること、および次いで、エッチストップ層２６の一部分を除去して、キャップ層２４を露出させることを含むことができる。それによって、エッチストップ層２６は、キャップ層２４を乾式エッチングから保護する。キャップ層２４上にゲート接点３２を形成することができる。誘電体層２８の乾式エッチング、およびエッチストップ層２６の湿式エッチングは、前述の諸実施形態に従って実施することができる。キャップ層２４は、ｉｎ−ｓｉｔｕ成長によって形成させたＳｉＮでよい。
【００５７】
キャップ層２４、エッチストップ層２６および／または誘電体層２８内に、ＳｉＮおよび／またはＳｉＯ２を利用する本発明のいくつかの実施形態では、オーム接点３０が、ＳｉＮおよび／またはＳｉＯ２部分を有する層から、オーム接点金属の形成およびパターニング中のずれ交差を可能にするのに十分大きな距離だけ離隔される。オーム接点金属がＳｉＮ層および／またはＳｉＯ２層に接触する場合、金属が後続の加熱ステップ中にＳｉＮ層および／またはＳｉＯ２層内に拡散する可能性があり、そのためゲート接点と１つまたは複数のオーム接点３０との間に短絡が生ずる恐れがある。
【００５８】
本発明のいくつかの実施形態によるＨＥＭＴデバイスを、文献（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、２００５年３月１５日出願の「GROUP III NITRIDE FIELD EFFECT TRANSISTORS (FETs) CAPABLE OF WITHSTANDING HIGH TEMPERATURE REVERSE BIAS TEST CONDITIONS」と題する特許文献２４を参照する。）に記載されたものに類似する高温逆バイアス（ＨＴＲＢ）試験にかけた。試験用のＨＥＭＴデバイスは、ＡｌＮ核形成バッファ層、続いて最後の１００Åほどがチャネル層である約６μｍのＧａＮ、約０．６ｎｍのＡｌＮおよび約２７ｎｍのＡｌＧａＮからなるバリア層、スパッタＡｌＮからなるエッチストップ層、ならびに約１１０ｎｍのＳｉＮからなる誘電体層を含むものであった。ゲート接点を、前述のようにバリア層に対して形成した。
【００５９】
ＨＴＲＢ試験を、２フィンガの、周辺部が０．５ｍｍのデバイスの、異なる２つのウェハロットに対して実施した。約−３．０から約−４．０ボルトのピンチオフ電圧を有するＨＥＭＴの場合、約２８．０ボルトの直流ドレインバイアス、および５６ボルトもの電圧に対応する最大ドレインスイングが予測された。ゲート電圧は、約２．０から約３．０Ｖの間から、約−８から約−１０ボルトの間までスイングすることができる。したがって、試験は、５６ボルトのドレイン−ソース電圧（ＶＤＳ）、−８ボルトのゲート−ソース電圧（Ｖｇｓ）を使用して、１４０℃の通常動作温度で８時間実施された。結果を以下の表２に列挙する。データは、ウェハＡおよびウェハＢそれぞれの上にある５つ以上のデバイスの中間データを表す。Ｐ１は、Ｐｏｕｔ＠１ｄＢ圧縮点を表し、Ｐ３は、Ｐｏｕｔ＠３ｄＢ圧縮点を表し、ＩｉｎｉｔはＨＴＲＢ試験前のゲート漏れ電流を表し、Ｉｅｎｄは、ＨＴＲＢ試験後のゲート漏れ電流を表す。表２の最後の列は、ＨＴＲＢストレス後の、結果として得られるＰ３出力電力の変化（デルタ）を示す。
【００６０】
【表２】
2014003301.tif 000004
【００６１】
表２の結果は、ＨＴＲＢストレス後の結果として得られる電力変化が、当業者にとって申し分なく小さくあり得るため、本発明の諸実施形態がＨＴＲＢストレス中に破局的に故障し得ないことを示す。具体的には、本発明のいくつかの実施形態によれば、表２の最後の列に示すように、ＨＴＲＢストレス後に約１ｄＢ未満の電力変化を得ることができる。他の諸実施形態では、ＨＴＲＢストレス後に約０．３ｄＢ未満の電力変化を得ることができる。ウェハＢに関して、０．１５０という結果は、ＨＴＲＢストレス後に任意の測定可能な電力損失がないことを示しているようであるが、実際の増加を示しているようではないことが理解されよう。
【００６２】
本発明の諸実施形態を、特定の操作順序に即して説明してきたが、何らかの順序の修正を行っても、他の操作を含んでも、本発明の教示の恩恵を受けることができる。単一のステップの形で設けられたものとして上記で説明した操作を、複数のステップの形で設けることができ、同様に、複数のステップとして説明した操作を組み合わせて、単一のステップにすることもできる。
【００６３】
以上、本発明の諸実施形態を、本明細書において特定のＨＥＭＴ構造に関して説明してきたが、本発明は、そうした構造に限定されるものと解釈すべきではない。例えば、追加の層をＨＥＭＴデバイス内に含めても、本発明の教示の恩恵を受けることができる。そうした追加の層は、文献に記載のＧａＮキャップ層を含むことができる（例えば、非特許文献２、または２００１年７月１２日出願、２００２年６月６日公開の、「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」と題する特許文献６を参照する。それらの開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む）。いくつかの実施形態では、ＭＩＳＨＥＭＴを製造するために、かつ／または表面を不活性化するために、ＳｉＮ、ＯＮＯ構造、または比較的高品質のＡｌＮなどの絶縁層を堆積させることができる。追加の層は、組成が傾斜した１層または複数層の遷移層を含むこともできる。
【００６４】
さらに、文献に記載されているように、バリア層２２が複数の層を備えることもできる（例えば、その開示を、本明細書に完全に記載されているのと同様に、参照により本明細書に組み込む、Ｓｍｏｒｃｈｋｏｖａ等の「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」と題する特許文献８を参照する。）。したがって、本発明の諸実施形態では、バリア層は単一の層に限定されるものと解釈すべきではなく、例えばＧａＮ、ＡｌＧａＮおよび／またはＡｌＮ層の組合せを有するバリア層を含むことができる。例えば、ＧａＮ、ＡｌＮ構造を、合金散乱を低減または回避するために利用することができる。したがって、本発明の諸実施形態は、窒化物ベースのバリア層を含むことができ、そうした窒化物ベースのバリア層は、ＡｌＧａＮベースのバリア層、ＡｌＮベースのバリア層、およびそれらの組合せを含むことができる。
【００６５】
図面および明細書において、本発明の一般的な諸実施形態が開示されてきた。特定の用語が用いられてきたが、それらは一般的および説明的な意味においてのみ使用されたのであり、限定のためではない。
【図１Ａ】
2014003301.tif 000005
【図１Ｂ】
2014003301.tif 000006
【図１Ｃ】
2014003301.tif 000007
【図１Ｄ】
2014003301.tif 000008
【図１Ｅ】
2014003301.tif 000009
【図１Ｆ】
2014003301.tif 000010
【図１Ｇ】
2014003301.tif 000011
【図１Ｈ】
2014003301.tif 000012
【図２】
2014003301.tif 000013
【図３】
2014003301.tif 000014
【図４】
2014003301.tif 000015
【手続補正書】
【提出日】平成25年8月14日(2013.8.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＩＩＩ窒化物ベースのトランジスタを製造する方法であって、
基板上に窒化物ベース層を形成すること、
前記窒化物ベース層上にエッチストップ層を形成すること、
前記エッチストップ層上に、前記エッチストップ層とは異なる誘電体層を形成すること、
前記誘電体層を前記エッチストップ層まで選択的にエッチングして、前記誘電体層を貫通して前記エッチストップ層まで広がるゲートリセスを形成すること、および
前記ゲートリセス内にゲート接点を形成すること
を含むことを特徴とする方法。
【請求項２】
前記誘電体層を前記エッチストップ層まで選択的にエッチングした後、前記ゲートリセス内の前記エッチストップ層を、前記窒化物ベース層まで選択的にエッチングすることをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記誘電体層を選択的にエッチングすることは、前記エッチストップ層がそれに対して耐性のあるエッチング剤で、前記誘電体層を乾式エッチングすることを含むことを特徴とする請求項２に記載の方法。
【請求項４】
前記誘電体層を乾式エッチングすることは、ＳＦ６、ＳＦ６／Ｏ２、ＣＦ４またはＣＦ４／Ｏ２を含むエッチング種でエッチングすることを含むことを特徴とする請求項３に記載の方法。
【請求項５】
前記エッチストップ層を選択的にエッチングすることは、前記エッチストップ層の湿式エッチングを含むことを特徴とする請求項３に記載の方法。
【請求項６】
前記エッチストップ層を湿式エッチングすることは、水酸化物ベース現像液、加熱した水酸化物ベース溶液、ＢＯＥ、またはＢＨＦでエッチングすることを含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記エッチストップ層を湿式エッチングすることは、フォトエンハンスド電気化学湿式エッチングすることを含むことを特徴とする請求項５に記載の方法。
【請求項８】
前記窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
前記窒化物ベース層上に、前記窒化物ベース層とは異なるキャップ層を形成すること
が実施され、
エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含む
ことを特徴とする請求項１に記載の方法。
【請求項９】
前記キャップ層を形成することは、ＳｉＮのｉｎ−ｓｉｔｕ成長によって実施されることを特徴とする請求項８に記載の方法。
【請求項１０】
前記誘電体層を前記エッチストップ層まで選択的にエッチングした後、前記ゲートリセス内の前記エッチストップ層を、前記キャップ層まで選択的にエッチングすることをさらに含むことを特徴とする請求項８に記載の方法。
【請求項１１】
前記ゲートリセス内の前記エッチストップ層を前記窒化物ベース層まで選択的にエッチングした後、前記誘電体層とは異なる絶縁層を、前記ゲートリセス内の前記窒化物ベース層上と、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁上とに形成することをさらに含み、
前記ゲートリセス内にゲート接点を形成することは、前記ゲートリセス内の前記絶縁層上にゲート接点を形成することを含むことを特徴とする請求項２に記載の方法。
【請求項１２】
前記エッチストップ層を形成する前に、前記窒化物ベース層上に離隔された接点を形成することをさらに含み、
前記エッチストップ層を形成することは、前記窒化物ベース層上と前記離隔された接点上とに前記エッチストップ層を形成することを含み、
前記誘電体層を形成することは、前記窒化物ベース層上と前記離隔させた接点上とにある前記エッチストップ層上に誘電体層を形成することを含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記誘電体層を選択的にエッチングすることは、前記離隔された接点の間の前記誘電体層を選択的にエッチングすることを含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ゲート接点を形成することは、前記窒化物ベース層の直接上にあり、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上にあり、前記誘電体層上を前記離隔された接点に向かって延びるゲート接点を形成することを含むことを特徴とする請求項１２の方法。
【請求項１５】
前記ゲート接点は、前記誘電体層上を前記離隔された接点に向かって異なる距離で延びることを特徴とする請求項１４記載の方法。
【請求項１６】
前記絶縁層は、ＳｉＮ、ＡｌＮ、ＳｉＯ２および／またはＯＮＯ構造を含むことを特徴とする請求項１１に記載の方法。
【請求項１７】
前記窒化物ベース層を形成することと前記エッチストップ層を形成することの間に、以下の、
前記窒化物ベース層上に、前記窒化物ベース層とは異なるキャップ層を形成すること
が実施され、
前記エッチストップ層を形成することは、前記キャップ層上に、前記キャップ層とは異なるエッチストップ層を形成することを含み、
前記ゲート接点を形成することは、前記キャップ層の直接上にあり、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁の直接上にあり、前記誘電体層上を前記離隔された接点に向かって延びるゲート接点を形成することを含むことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記ゲート接点は、前記誘電体層上を前記離隔された接点に向かって異なる距離で延びることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記ゲートリセス内の前記エッチストップ層を前記窒化物ベース層まで選択的にエッチングした後、前記誘電体層とは異なる絶縁層を、前記ゲートリセス内の前記窒化物ベース層上と、前記ゲートリセス内の前記エッチストップ層と前記誘電体層のそれぞれの側壁上とに形成することをさらに含み、
前記ゲートリセス内にゲート接点を形成することは、前記ゲートリセス内の前記絶縁層上にゲート接点を形成することを含むことを特徴とする請求項１２に記載の方法。
【請求項２０】
前記ゲート接点は、前記絶縁層上を前記離隔された接点に向かって異なる距離で延びることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記エッチストップ層は、ＡｌＮ、ＧａＮ、ＡｌＧａＮおよび／またはＳｉＯ２を含むことを特徴とする請求項１に記載の方法。
【請求項２２】
前記基板は、炭化ケイ素またはサファイアを含むことを特徴とする請求項１に記載の方法。
【請求項２３】
前記窒化物ベース層は、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮおよび／またはＡｌＩｎＧａＮを含むことを特徴とする請求項１に記載の方法。
【請求項２４】
前記誘電体層は、ＳｉＮおよび／またはＳｉＯＮを含むことを特徴とする請求項１に記載の方法。
【外国語明細書】
2014003301000001.pdf