(57)【要約】【課題】電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できる横型半導体装置を提供する。【解決手段】ＧaＮ層１１とＡlＧaＮ層１２と、ＡlＧaＮ層１２上に間隔をあけて形成されたソース電極１３およびドレイン電極１４と、ＡlＧaＮ層１２上かつソース電極１３とドレイン電極１４との間に形成されたゲート電極１５と、ＡlＧaＮ層１２上かつドレイン電極１３とゲート電極１５との間の領域に、ゲート電極１５に対して予め設定された間隔をあけて形成された電流コラプスを抑制するための第１の絶縁膜１６と、第１の絶縁膜１６のゲート電極１５側の端部とゲート電極１５との間の領域を埋めるように形成された第２の絶縁膜１７と備える。【選択図】図１
2014078537.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層と、
上記窒化物半導体層上に、または、上記窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけて形成されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、
上記窒化物半導体層上、かつ、上記ドレイン電極と上記ゲート電極との間の領域に、上記ゲート電極に対して予め設定された間隔をあけて形成された電流コラプスを抑制するための第１の絶縁膜と、
少なくとも、上記第１の絶縁膜の上記ゲート電極側の端部と上記ゲート電極との間の領域を埋めるように形成された第２の絶縁膜と
備えたことを特徴とする横型半導体装置。
【請求項２】
請求項１に記載の横型半導体装置において、
上記第２の絶縁膜は、上記第１の絶縁膜の少なくとも上記ゲート電極側の端部上に位置する部分を含み、
上記ゲート電極は、上記窒化物半導体層上に形成された基部と、上記基部の上側から上記ドレイン電極側に向かって上記第２の絶縁膜上に延在するように形成されたフィールドプレート部とを有することを特徴とする横型半導体装置。
【請求項３】
請求項２に記載の横型半導体装置において、
上記第１の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端と上記ドレイン電極との間の上記窒化物半導体層上に形成されていることを特徴とする横型半導体装置。
【請求項４】
請求項２に記載の横型半導体装置において、
上記第１の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端から上記ゲート電極の上記基部側に向かって、少なくとも上記第１の絶縁膜と上記第２の絶縁膜の厚さ方向の合計長さ分、上記フィールドプレート部の下側に形成されていることを特徴とする横型半導体装置。
【請求項５】
請求項１から４までのいずれか１つに記載の横型半導体装置において、
上記第１の絶縁膜は、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜であることを特徴とする横型半導体装置。
【請求項６】
請求項５に記載の横型半導体装置において、
上記第２の絶縁膜は、上記第１の絶縁膜よりも窒素の比率が高いシリコン窒化膜であることを特徴とする横型半導体装置。
【請求項７】
請求項１から６までのいずれか１つに記載の横型半導体装置において、
上記窒化物半導体層は、上記基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、
上記第１半導体層と上記第２半導体層とのヘテロ界面に形成された２次元電子ガスを利用するヘテロ接合電界効果トランジスタが形成されており、
上記窒化物半導体層の上側の一部に形成された凹部に上記ゲート電極の少なくとも一部が埋め込まれていることを特徴とする横型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、横型半導体装置に関し、詳しくは、窒化物半導体層上にソース電極とドレイン電極およびゲート電極が形成された横型半導体装置に関する。
【背景技術】
【０００２】
従来、横型半導体装置としては、窒化物半導体層上に離間してソース電極とドレイン電極が形成され、そのソース電極とドレイン電極との間にゲート電極が形成され、窒化物半導体層上に第１の絶縁膜と第２の絶縁膜が積層された電界効果トランジスタがある(例えば、特開２００４−２００２４８号公報(特許文献１)参照)。
【０００３】
この電界効果トランジスタは、ゲート電極がフィールドプレート構造であり、第１の絶縁膜をＳiＮで形成することにより電流コラプスを抑えようとしている。
【０００４】
しかしながら、上記構成の電界効果トランジスタでは、電流コラプス現象を抑えることができても、高電圧下ではリーク電流が生じて耐圧が低下するという問題が依然としてある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２００２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、この発明の課題は、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できる横型半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、この発明の横型半導体装置は、
窒化物半導体層と、
上記窒化物半導体層上に、または、上記窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけて形成されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間に形成されたゲート電極と、
上記窒化物半導体層上、かつ、上記ドレイン電極と上記ゲート電極との間の領域に、上記ゲート電極に対して予め設定された間隔をあけて形成された電流コラプスを抑制するための第１の絶縁膜と、
少なくとも、上記第１の絶縁膜の上記ゲート電極側の端部と上記ゲート電極との間の領域を埋めるように形成された第２の絶縁膜と
備えたことを特徴とする。
【０００８】
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
【０００９】
上記構成によれば、電流コラプスを抑制する第１の絶縁膜が、窒化物半導体層上かつドレイン電極とゲート電極との間の領域に、ゲート電極に対して予め設定された間隔をあけて形成され、少なくとも、窒化物半導体層上の第１の絶縁膜のゲート電極側とゲート電極との間の領域を埋めるように第２の絶縁膜が形成されていることによって、電流コラプスを抑制するための第１の絶縁膜とゲート電極とが離間し、その第１の絶縁膜のゲート電極側の端部とゲート電極との間に第２の絶縁膜が介在するので、第１の絶縁膜により電流コラプス現象を抑えつつ、第１の絶縁膜を介してゲート電極に流れるリーク電流を抑制して耐圧を向上できる。なお、上記ソース電極およびドレイン電極は、窒化物半導体層上に互いに間隔をあけて形成してもよいし、窒化物半導体層内に少なくとも一部が埋め込まれるようにかつ互いに間隔をあけて形成してもよい。
【００１０】
また、一実施形態の横型半導体装置では、
上記第２の絶縁膜は、上記第１の絶縁膜の少なくとも上記ゲート電極側の端部上に位置する部分を含み、
上記ゲート電極は、上記窒化物半導体層上に形成された基部と、上記基部の上側から上記ドレイン電極側に向かって上記第２の絶縁膜上に延在するように形成されたフィールドプレート部とを有する。
【００１１】
上記実施形態によれば、窒化物半導体層上に形成されたゲート電極の基部の上側からドレイン電極側に向かって第２の絶縁膜上に延在するようにフィールドプレート部を形成することによって、高電圧下でのゲート電極近傍の電界集中が緩和され、電流コラプスを抑制できると共に耐圧を向上できる。
【００１２】
また、一実施形態の横型半導体装置では、
上記第１の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端と上記ドレイン電極との間の上記窒化物半導体層上に形成されている。
【００１３】
上記実施形態によれば、ゲート電極のフィールドプレート部のドレイン電極側の先端とドレイン電極との間の窒化物半導体層上に第１の絶縁膜が形成され、ゲート電極のフィールドプレート部と第１の絶縁膜とがオーバーラップしていないことによって、高電圧下でのゲート電極近傍で強い電界により第１の絶縁膜を介してゲート電極に流れるリーク電流経路が形成されにくくなり、耐圧をさらに向上できる。また、電流コラプスを抑制するために第１の絶縁膜の誘電率が第２の絶縁膜の誘電率よりも高いので、ゲート電極のフィールドプレート部と第１の絶縁膜とがオーバーラップしないことによりフィールドプレート部下側の容量を低減でき、高周波特性が向上する。
【００１４】
また、一実施形態の横型半導体装置では、
上記第１の絶縁膜は、上記ゲート電極の上記フィールドプレート部の上記ドレイン電極側の先端から上記ゲート電極の上記基部側に向かって、少なくとも上記第１の絶縁膜と上記第２の絶縁膜の厚さ方向の合計長さ分、上記フィールドプレート部の下側に形成されている。
【００１５】
上記実施形態によれば、ゲート電極のフィールドプレート部の下側に第１の絶縁膜がない場合よりも、フィールドプレート部の下側に第１の絶縁膜を形成することにより、電流コラプス現象を抑制する効果を大きくできる。
【００１６】
また、一実施形態の横型半導体装置では、
上記第１の絶縁膜は、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜である。
【００１７】
ここで、「ストイキオメトリなシリコン窒化膜」とは、ＳiとＮが３：４の組成の膜である。
【００１８】
上記実施形態によれば、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第１の絶縁膜に用いることによって、電流コラプスを抑制することが可能になる。
【００１９】
また、一実施形態の横型半導体装置では、
上記第２の絶縁膜は、上記第１の絶縁膜より窒素の比率が高いシリコン窒化膜である。
【００２０】
上記実施形態によれば、第１の絶縁膜よりも窒素の比率が高いシリコン窒化膜を第２の絶縁膜に用いることによって、絶縁性に優れた第２の絶縁膜によりゲート電極とドレイン電極との間のリーク電流を抑制できる。
【００２１】
また、一実施形態の横型半導体装置では、
上記窒化物半導体層は、上記基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、
上記第１半導体層と上記第２半導体層とのヘテロ界面に形成された２次元電子ガスを利用するヘテロ接合電界効果トランジスタが形成されており、
上記窒化物半導体層の上側の一部に形成された凹部に上記ゲート電極の少なくとも一部が埋め込まれている。
【００２２】
上記実施形態によれば、窒化物半導体層の上側の一部に形成された凹部にゲート電極の少なくとも一部が埋め込まれていることによって、ゲート電極下のヘテロ界面に形成される二次元電子ガス濃度を低下させるか、または、ゲート電極により窒化物半導体層のヘテロ界面が遮断されて２次元電子ガスが存在しないことにより、閾値電圧が高くなるので、ヘテロ接合電界効果トランジスタのノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できるノーマリーオフ動作のヘテロ接合電界効果トランジスタを実現できる。
【発明の効果】
【００２３】
以上より明らかなように、この発明の横型半導体装置によれば、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上できる横型半導体装置を実現することができる。
【図面の簡単な説明】
【００２４】
【図１】図１はこの発明の第１実施形態の横型半導体装置の断面図である。
【図２】図２はこの発明の第２実施形態の横型半導体装置の断面図である。
【図３】図３は比較例の横型半導体装置の断面図である。
【図４】図４はこの発明の第３実施形態の横型半導体装置の断面図である。
【図５】図５はこの発明の第４実施形態の横型半導体装置の断面図である。
【図６】図６は図２,図３に示す横型半導体装置のゲート電圧に対するドレイン−ゲート間リーク電流を示す図である。
【図７】図７は上記第２実施形態の横型半導体装置のゲート電圧に対するゲート電流を示す図である。
【図８】図８は上記比較例の横型半導体装置のゲート電圧に対するゲート電流を示す図である。
【図９】図９はこの発明の第５実施形態の横型半導体装置の断面図である。
【図１０】図１０はこの発明の第６実施形態の横型半導体装置の断面図である。
【発明を実施するための形態】
【００２５】
以下、この発明の横型半導体装置を図示の実施の形態により詳細に説明する。
【００２６】
〔第１実施形態〕
図１はこの発明の第１実施形態の横型半導体装置の断面図を示しており、横型半導体装置の一例としてのノーマリーオンタイプのＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
【００２７】
この第１実施形態の横型半導体装置は、図１に示すように、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層１１と、第２半導体層の一例としてのアンドープＡlＧaＮ層１２を順に形成している。このアンドープＧaＮ層１１とアンドープＡlＧaＮ層１２との界面に２ＤＥＧ(２次元電子ガス)が発生する。このＧaＮ層１１とＡlＧaＮ層１２で窒化物半導体層を構成している。なお、上記基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、適宜、バッファ層を基板と各層間に形成してもよい。
【００２８】
ＡlＧaＮ層１２上に、所定の間隔をあけてソース電極１３とドレイン電極１４を形成している。そのＡlＧaＮ層１２上のソース電極１３とドレイン電極１４との間かつソース電極１３側にゲート電極１５を形成している。そして、ＡlＧaＮ層１２上のゲート電極１５とドレイン電極１４との間のゲート電極１５近傍の領域を除く領域に第１の絶縁膜１６を形成している。ソース電極１３とドレイン電極１４とゲート電極１５および第１の絶縁膜１６を除く領域上に、第２の絶縁膜１７を形成している。なお、図１では、第１の絶縁膜１６上にも第２の絶縁膜１７を形成しているが、第１の絶縁膜１６上に第２の絶縁膜１７は無くともよい。
【００２９】
この第１実施形態では、第１の絶縁膜１６の膜厚は１０〜２０ｎｍであり、第２の絶縁膜１７の膜厚は２００ｎｍである。
【００３０】
上記横型半導体装置の製造方法を以下に説明する。
【００３１】
まず、Ｓi基板(図示せず)上に形成されたＡlＧaＮ／ＧaＮ半導体表面すなわちＡlＧaＮ層１２上にオーミック電極によりソース電極１３,ドレイン電極１４を形成する。
【００３２】
その後、そのソース電極１３とドレイン電極１４との間に、プラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法によりガス流量比Ｎ２／ＮＨ３／ＳiＨ４＝６４５sccm／８５sccm／７０sccmでシリコン窒化膜を第１の絶縁膜１６として形成する。この第１の絶縁膜１６では、ストイキオメトリなシリコン窒化膜よりもシリコンＳiの比率を大きくしており、これにより電流コラプスを抑制する。
【００３３】
次に、レジストを用いたパターニングにより、第１の絶縁膜１６となるシリコン窒化膜のゲート電極１５を形成する部分近傍の領域およびそのゲート電極１５を形成する部分とソース電極１３との間の領域にウェットエッチングで開口部を形成する。
【００３４】
さらに、ソース電極１３,ドレイン電極１４を除く領域上に、プラズマＣＶＤ法によりガス流量比Ｎ２／ＮＨ３／ＳiＨ４＝６９７sccm／９２.５sccm／１０.５sccmでシリコン窒化膜を第２の絶縁膜１７として形成している。この第２の絶縁膜１７では、第１の絶縁膜１６よりも窒素の比率を高くしている。
【００３５】
再度、レジストを用いたパターニングにより、第２の絶縁膜１７のゲート電極１５を形成する部分にウェットエッチングで開口部を形成する。この開口部は、第１の絶縁膜１６に対して所定の間隔をあけて形成する。
【００３６】
その後、第２の絶縁膜１７の開口部により露出したＡlＧaＮ層１２の領域上に、ショットキー電極によりゲート電極１５を形成する。
【００３７】
上記構成の横型半導体装置によれば、電流コラプスを抑制する第１の絶縁膜１６が、ＡlＧaＮ層１２上かつドレイン電極１４とゲート電極１５との間の領域に、ゲート電極１５に対して予め設定された間隔をあけて形成され、ＡlＧaＮ層１２上および第１の絶縁膜１６上を覆うように、かつ、第１の絶縁膜１６のゲート電極１５側の端部とゲート電極１５の下部との間の領域を埋めるように第２の絶縁膜１７が形成されている。これによって、電流コラプスを抑制するための第１の絶縁膜１６とゲート電極１５とが離間し、その第１の絶縁膜１６のゲート電極１５側の端部とゲート電極１５の下部との間に第２の絶縁膜１７が介在するので、第１の絶縁膜１６により電流コラプス現象(低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象)を抑えつつ、第１の絶縁膜１６を介してゲート電極１５に流れるリーク電流を抑制して耐圧を向上できる。
【００３８】
また、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第１の絶縁膜１６に用いることによって、電流コラプスを抑制することが可能になる。
【００３９】
また、第１の絶縁膜１６よりも窒素の比率が高いシリコン窒化膜を第２の絶縁膜１７に用いることによって、絶縁性に優れた第２の絶縁膜１７によりゲート電極１５とドレイン電極１４との間のリーク電流を抑制できる。
【００４０】
〔第２実施形態〕
図２はこの発明の第２実施形態の横型半導体装置の断面図を示している。この第２実施形態の横型半導体装置は、ゲート電極を除いて第１実施形態の横型半導体装置と同一の構成をしている。
【００４１】
この第２実施形態の横型半導体装置は、図２に示すように、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層２１と、第２半導体層の一例としてのアンドープＡlＧaＮ層２２を順に形成している。このアンドープＧaＮ層２１とアンドープＡlＧaＮ層２２との界面に２ＤＥＧ(２次元電子ガス)が発生する。
【００４２】
ＡlＧaＮ層２２上に、所定の間隔をあけてソース電極２３とドレイン電極２４を形成している。そのＡlＧaＮ層２２上のソース電極２３とドレイン電極２４との間かつソース電極２３側にゲート電極２５を形成している。そして、ＡlＧaＮ層２２上のゲート電極２５とドレイン電極２４との間のゲート電極２５近傍の領域を除く領域に第１の絶縁膜２６を形成している。ソース電極２３とドレイン電極２４とゲート電極２５を除く領域上に、第１の絶縁膜２６を覆う第２の絶縁膜２７を形成している。
【００４３】
上記ゲート電極２５は、基部２５aと、その基部２５aの上部に形成されたフィールドプレート部２５bで形成されている。このゲート電極２５の基部２５aから張り出しているフィールドプレート部２５bの長さＬ１(フィールドプレート長)を２μｍとしている。また、第２の絶縁膜２７がＡlＧaＮ層２２と接している部分の幅を０.５μｍとしている。すなわち、ゲート電極２５の基部２５aと第１の絶縁膜２６とは０.５μｍ(=Ｌ２)離間している。
【００４４】
また、比較例として、図３に示すように、第２の絶縁膜２７が横型半導体装置と接している部分の幅が０μｍとなる従来構造の横型半導体装置(図示せず)も同様のプロセスで作製した。図３において、３１はＧaＮ層、３２はＡlＧaＮ層、３３はソース電極、３４はドレイン電極、３５はゲート電極、３５aは基部、３５bはフィールドプレート部、３６は第１の絶縁膜、３７は第２の絶縁膜である。
【００４５】
図２,図３に示す２つの横型半導体装置の電気的測定を行って比較した。この測定条件は、ソース電極２３,３３とドレイン電極２４,３４と基板を０Ｖとし、ゲート電極２５,３５に０Ｖから−５０Ｖまで負電圧を印加した。
【００４６】
図６は図２,図３に示す横型半導体装置のゲート電圧に対するドレイン−ゲート間のリーク電流を示している。図６において、横軸はゲート電圧[Ｖ]を表し、縦軸はドレイン−ゲート間のリーク電流[Ａ]を表す。なお、図６中の縦軸の浮動小数点形式の表現では、指数底１０は記号Ｅで表しかつ掛け算記号×は省略しており、例えば、１.０×１０(−０５乗)は、１.Ｅ−０５で表わされる。
【００４７】
図６に示すように、この第２実施形態の図２に示す横型半導体装置は、図３に示す比較例のリーク電流特性に比べて、ドレイン−ゲート間のリーク電流を大幅に低減することができた。
【００４８】
図３に示す比較例の横型半導体装置では、ゲート電極３５に印加する負電圧の絶対値が大きくなるほど、ドレイン電極３４からの電流が２ＤＥＧ(２次元電子ガス)を通ってゲート電極３５の下側近傍まで流れて、高電圧下でのゲート電極３５近傍で強い電界により第１の絶縁膜３６を介してゲート電極３５に流れるリーク電流経路が形成され、リーク電流が大きくなるものと考えられる。
【００４９】
これに対して、図２に示す第２実施形態の横型半導体装置では、ゲート電極２５に対して間隔をあけて第１の絶縁膜２６が形成され、その第１の絶縁膜２６のゲート電極２５側の端部とゲート電極２５の下部(基部２５a)との間の領域を第２の絶縁膜２７で埋めているため、ゲート電極３５近傍で第１の絶縁膜２６を介してゲート電極２５に流れるようなリーク電流経路が形成されず、ドレイン−ゲート間のリーク電流を大幅に低減することができる。
【００５０】
また、図７は図２に示す第２実施形態の横型半導体装置のゲート電圧に対するゲート電流を示しており、図８は図３に示す比較例の横型半導体装置のゲート電圧に対するゲート電流を示している。図７,図８において、横軸はゲート電圧[Ｖ]を表し、縦軸はゲート電流[Ａ]を表す。なお、図７,図８の縦軸の浮動小数点形式の表現では、指数底１０は記号Ｅで表しかつ掛け算記号×は省略しており、例えば、１.０×１０(−０５乗)は、１.Ｅ−０５で表わされる。
【００５１】
図７に示すように、第２実施形態の横型半導体装置では、第２の絶縁膜２７がゲート電極２５と第１の絶縁膜２６の間に形成されることで、安定した特性を示すなだらかなゲート電圧−ゲート電流曲線が得られた。これに対して、図８に示すように、比較例の横型半導体装置のゲート電圧−ゲート電流の特性曲線が乱れた状態でリーク電流が生じており、安定しているとは言えない。
【００５２】
上記構成の横型半導体装置によれば、電流コラプスを抑制する第１の絶縁膜２６が、ＡlＧaＮ層２２上のドレイン電極２４とゲート電極２５との間の領域を覆うように、ゲート電極２５に対して予め設定された間隔をあけて形成されていることによって、電流コラプスを抑制するための第１の絶縁膜２６とゲート電極２５とが離間していることにより、電流コラプス現象(低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象)を抑えつつ、第１の絶縁膜２６を介してゲート電極２５に流れるリーク電流を抑制して耐圧を向上できる。
【００５３】
また、ＡlＧaＮ層２２上に形成されたゲート電極２５の基部２５aの上側からドレイン電極２４側に向かって第２の絶縁膜２７上に延在するように形成されたフィールドプレート部２５bによって、高電圧下でのゲート電極２５近傍の電界集中が緩和され、電流コラプスを抑制できると共に耐圧を向上できる。
【００５４】
また、ゲート電極２５と第１の絶縁膜２６とが０.５μｍ離間していることによって、製造ばらつき(製造装置の位置決め精度は例えば±０.２μｍ)によりゲート電極２５と第１の絶縁膜２６とが接触または近接する恐れがなくなり、ゲート電極２５と第１の絶縁膜２６とを確実に離間させ、さらに、そのゲート電極２５と第１の絶縁膜２６との間を絶縁性に優れた第２の絶縁膜２７で絶縁することによって、電流コラプス現象を抑えつつ、リーク電流を確実に抑制することができる。
【００５５】
〔第３実施形態〕
図４はこの発明の第３実施形態の横型半導体装置の断面図を示している。この第３実施形態の横型半導体装置は、第１の絶縁膜を除いて第２実施形態の横型半導体装置と同一の構成をしている。図４において、４１はＧaＮ層、４２はＡlＧaＮ層、４３はソース電極、４４はドレイン電極、４５はゲート電極、４５aは基部、４５bはフィールドプレート部、４６は第１の絶縁膜、４７は第２の絶縁膜である。
【００５６】
この第３実施形態の横型半導体装置と第２実施形態の横型半導体装置との相違点は、第１の絶縁膜４６と第２の絶縁膜４７の厚さ方向の合計長さ分、ゲート電極４５のフィールドプレート部４５bの下側のＡlＧaＮ層４２上に第１の絶縁膜４６が形成されている点である。すなわち、ゲート電極４５のフィールドプレート部４５bと第１の絶縁膜４６とが、第１の絶縁膜４６と第２の絶縁膜４７の厚さ方向の合計長さＬ３だけオーバーラップしている。
【００５７】
上記第３実施形態の横型半導体装置は、第２実施形態の横型半導体装置と同様の効果を有する。
【００５８】
上記第３実施形態の横型半導体装置によれば、ゲート電極４５のフィールドプレート部４５bの下側に第１の絶縁膜４６がない場合よりも、フィールドプレート部４５bの下側に第１の絶縁膜４６を形成することにより、電流コラプス現象を抑制する効果を大きくできる。
【００５９】
〔第４実施形態〕
図５はこの発明の第４実施形態の横型半導体装置の断面図を示している。この第４実施形態の横型半導体装置は、第１の絶縁膜を除いて第２実施形態の横型半導体装置と同一の構成をしている。図５において、５１はＧaＮ層、５２はＡlＧaＮ層、５３はソース電極、５４はドレイン電極、５５はゲート電極、５５aは基部、５５bはフィールドプレート部、５６は第１の絶縁膜、５７は第２の絶縁膜である。
【００６０】
この第４実施形態の横型半導体装置と第２実施形態の横型半導体装置との相違点は、ゲート電極５５のフィールドプレート部５５bと第１の絶縁膜５６とがオーバーラップしていない点である。すなわち、第１の絶縁膜５６は、ゲート電極５５のフィールドプレート部５５bのドレイン電極５４側の先端とドレイン電極５４との間のＡlＧaＮ層５２上に形成されている。
【００６１】
上記第４実施形態の横型半導体装置は、第２実施形態の横型半導体装置と同様の効果を有する。
【００６２】
上記構成の横型半導体装置によれば、ゲート電極５５のフィールドプレート部５５bのドレイン電極５４側の先端とドレイン電極５４との間のＡlＧaＮ層５２上に第１の絶縁膜５６を形成して、ゲート電極５５のフィールドプレート部５５bと第１の絶縁膜５６とがオーバーラップしていないことによって、高電圧下でのゲート電極５５近傍で強い電界により第１の絶縁膜５６を介してゲート電極５５に流れるリーク電流経路が形成されにくくなり、耐圧をさらに向上できる。また、電流コラプスを抑制するために第１の絶縁膜５６の誘電率が第２の絶縁膜５７の誘電率よりも高いので、ゲート電極５５のフィールドプレート部５５bと第１の絶縁膜５６とがオーバーラップしないことによりフィールドプレート部５５b下側の容量を低減でき、高周波特性が向上する。
【００６３】
〔第５実施形態〕
図９はこの発明の第５実施形態の横型半導体装置の断面図を示している。この第５実施形態の横型半導体装置は、ノーマリーオフタイプのリセス型の横型半導体装置の一例としてのＧaＮ系ＨＦＥＴである。
【００６４】
この横型半導体装置は、図９に示すように、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層６１と、第２半導体層の一例としてのアンドープＡlＧaＮ層６２を順に形成している。このアンドープＧaＮ層６１とアンドープＡlＧaＮ層６２との界面に２ＤＥＧ(２次元電子ガス)が発生する。このＧaＮ層６１とＡlＧaＮ層６２で窒化物半導体層を構成している。上記第１実施形態と同様に、基板は、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
【００６５】
ＡlＧaＮ層６２上に、所定の間隔をあけてソース電極６３とドレイン電極６４を形成している。ソース電極６３とドレイン電極６４との間のソース電極６３側に、ＡlＧaＮ層６２の上部に凹部６０を設けている。その凹部６０とソース電極６３とドレイン電極６４を除くＡlＧaＮ層６２上に、第１の絶縁膜６６としてシリコン窒化膜を形成している。第１の絶縁膜６６および凹部６０を覆うように、第２の絶縁膜６７としてシリコン窒化膜を形成している。そして、第２の絶縁膜６７で覆われた凹部６０内に埋め込まれた基部６５aと、その基部６５aの上部に形成されたフィールドプレート部６５bでゲート電極６５を形成している。
【００６６】
上記横型半導体装置では、電流コラプスを抑制するための第１の絶縁膜６６とゲート電極６５とが離間し、その第１の絶縁膜６６のゲート電極６５側の端部とゲート電極６５の下部(基部６５a)との間に第２の絶縁膜６７が介在している。
【００６７】
図９に示す横型半導体装置では、ＡlＧaＮ層６２の上側の一部に形成された凹部６０にゲート電極６５の基部６５aが埋め込まれていることによって、ゲート電極６５下のヘテロ界面に形成される二次元電子ガス濃度を低下させて閾値電圧を高くするので、ノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上したノーマリーオフタイプのＨＦＥＴを実現することができる。
【００６８】
上記構成の横型半導体装置によれば、電流コラプスを抑制する第１の絶縁膜６６が、ＡlＧaＮ層６２上のドレイン電極６４とゲート電極との間の領域を覆うように、ゲート電極５に対して予め設定された間隔をあけて形成されていることによって、電流コラプスを抑制するための第１の絶縁膜６６とゲート電極６５とが離間していることにより、電流コラプス現象(低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象)を抑えつつ、第１の絶縁膜６６を介してゲート電極６５に流れるリーク電流を抑制して耐圧を向上できる。
【００６９】
また、ストイキオメトリなシリコン窒化膜よりもシリコンの比率が高いシリコン窒化膜を第１の絶縁膜６６に用いることによって、電流コラプスを抑制することが可能になる。
【００７０】
また、第１の絶縁膜６６よりも窒素の比率が高いシリコン窒化膜を第２の絶縁膜６７に用いることによって、絶縁性に優れた第２の絶縁膜６７によりゲート電極６５とドレイン電極６４との間のリーク電流を抑制することができる。
【００７１】
〔第６実施形態〕
図１０はこの発明の第６実施形態の横型半導体装置の断面図を示している。この第６実施形態の横型半導体装置は、ノーマリーオフタイプのリセス型の横型半導体装置の一例としてのＧaＮ系ＨＦＥＴである。
【００７２】
この横型半導体装置は、図１０に示すように、Ｓi基板(図示せず)上に、第１半導体層の一例としてのアンドープＧaＮ層７１と、第２半導体層の一例としてのアンドープＡlＧaＮ層７２を順に形成している。このアンドープＧaＮ層７１とアンドープＡlＧaＮ層７２との界面に２ＤＥＧ(２次元電子ガス)が発生する。
【００７３】
ＡlＧaＮ層７２上に、所定の間隔をあけてソース電極７３とドレイン電極７４を形成している。ソース電極７３とドレイン電極７４との間のソース電極７３側に、ＡlＧaＮ層７２を貫通してＧaＮ層７１の上側の一部に凹部７０を設けている。その凹部７０とソース電極７３とドレイン電極７４を除くＡlＧaＮ層７２に第１の絶縁膜７６を形成している。第１の絶縁膜７６および凹部７０を覆うように第２の絶縁膜７７を形成している。そして、第２の絶縁膜７７で覆われた凹部７０内に埋め込まれた基部７５aと、その基部７５aの上部に形成されたフィールドプレート部７５bでゲート電極７５を形成している。
【００７４】
上記横型半導体装置では、電流コラプスを抑制するための第１の絶縁膜７６とゲート電極７５とが離間し、その第１の絶縁膜７６のゲート電極７５側の端部とゲート電極７５の下部(基部７５a)との間に第２の絶縁膜６７が介在している。
【００７５】
図１０に示す横型半導体装置では、ＡlＧaＮ層７２を貫通してＧaＮ層７１の上側の一部に形成された凹部７０にゲート電極７５の基部７５aが埋め込まれていることによって、ゲート電極７５によりＧaＮ層７１とＡlＧaＮ層７２とのヘテロ界面が遮断されて２ＤＥＧ(２次元電子ガス)が存在せず、閾値電圧が高くなるので、ノーマリーオフ動作が可能になる。したがって、電流コラプス現象を抑えつつ、リーク電流を抑制して耐圧を向上したノーマリーオフタイプのＨＦＥＴを実現することができる。
【００７６】
上記第６実施形態の横型半導体装置は、第５実施形態の横型半導体装置と同様の効果を有する。
【００７７】
上記第１〜第６実施形態では、第１の絶縁膜にシリコン窒化膜を用いたが、これに限らず、ＴaＯx、ＳiＯ2、ＨfＯx等からなる膜を用いてもよい。
【００７８】
また、上記第１〜第６実施形態では、第２の絶縁膜にシリコン窒化膜を用いたが、これに限らず、ＴaＯx、ＳiＯ2、ＨfＯx、ＳiＯＣ等からなる膜や、ＢＣＢ(ベンゾシクロブテン)などの有機材料を用いてもよい。
【００７９】
また、上記第１〜第６実施形態では、基板上にＧaＮ層１１,２１,３１,４１,５１,６１,７１とＡlＧaＮ層１２,２２,３２,４２,５２,６２,７２とを積層した窒化物半導体層を備えた横型半導体装置について説明したが、窒化物半導体層の構造はこれに限らず、コンタクト層やキャップ層などを含む窒化物半導体層を備えた横型半導体装置にこの発明を適用してもよい。
【００８０】
また、上記第１〜第６実施形態では、ＡlＧaＮ層１２上に所定の間隔をあけてソース電極１３とドレイン電極１４を形成した横型半導体装置について説明したが、窒化物半導体層内に少なくとも一部が形成されると共に、互いに間隔をあけてソース電極,ドレイン電極が形成された横型半導体装置にこの発明を適用してもよい。
すなわち、この発明の横型半導体装置では、窒化物半導体層上に互いに間隔をあけてソース電極,ドレイン電極の全部が形成されている場合と、窒化物半導体層をエッチングすることにより互いに間隔をあけて２つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の全部が形成されている場合と、さらに、窒化物半導体層をエッチングすることにより互いに間隔をあけて２つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の下側の一部が埋め込まれるように、ソース電極,ドレイン電極が形成されている場合がある。なお、ソース電極またはドレイン電極の一方は、窒化物半導体層上に全部が形成され、ソース電極またはドレイン電極の他方は、窒化物半導体層内に少なくとも一部が形成されていてもよい。
【００８１】
この発明の横型半導体装置の窒化物半導体は、ＡlxＩnyＧa1-x-yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
【００８２】
また、この発明の横型半導体装置は、上記第１〜第６実施形態のＨＦＥＴに限らず、他の構成の電界効果トランジスタであってもよい。
【００８３】
この発明の具体的な実施の形態について説明したが、この発明は上記第１〜第６実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【符号の説明】
【００８４】
１１,２１,３１,４１,５１,６１,７１…ＧaＮ層
１２,２２,３２,４２,５２,６２,７２…ＡlＧaＮ層
１３,２３,３３,４３,５３,６３,７３…ソース電極
１４,２４,３４,４４,５４,６４,７４…ドレイン電極
１５,２５,３５,４５,５５,６５,７５…ゲート電極
１６,２６,３６,４６,５６,６６,７６…第１の絶縁膜
１７,２７,３７,４７,５７,６７,７４…第２の絶縁膜
２５a,３５a,４５a,５４a,６４a,７５a…基部
２５b,３５b,４５b,５４b,６４b,７５b…フィールドプレート部
６０,７０…凹部
【図１】
2014078537.tif 000003
【図２】
2014078537.tif 000004
【図３】
2014078537.tif 000005
【図４】
2014078537.tif 000006
【図５】
2014078537.tif 000007
【図６】
2014078537.tif 000008
【図７】
2014078537.tif 000009
【図８】
2014078537.tif 000010
【図９】
2014078537.tif 000011
【図１０】
2014078537.tif 000012