(57)【要約】【課題】平坦な温度特性を有する基準電圧発生装置を提供する。【解決手段】電流源として機能するように接続され、定電流を流すＮ型のディプレション型ＭＯＳトランジスタ１４と、ダイオード接続され、ディプレション型ＭＯＳトランジスタ１４のゲート酸化膜下の構造が同じ埋め込みチャネル層を有し、定電流に基づいて基準電圧を発生させるＮ型のエンハンスメント型ＭＯＳトランジスタ１３を備える。ディプレション型ＭＯＳトランジスタ１４とエンハンスメント型ＭＯＳトランジスタ１３のゲート酸化膜下の構造が等しいので、個々のトランジスタの温度特性が等しくなることで、基準電圧発生装置の出力の温度特性も平坦になる。【選択図】図１
2014071515.tif 000002
【特許請求の範囲】
【請求項１】
第一のＰ型ウェル拡散層に設けられた、Ｎ型ゲート電極を有する、定電流を流すためのＮチャネルディプレション型ＭＯＳトランジスタと、
前記Ｎチャネルディプレション型ＭＯＳトランジスタにダイオード接続された、第二のＰ型ウェル拡散層に設けられた、Ｎ型ゲート電極を有する、前記定電流に基づく基準電圧を発生するＮチャネルエンハンスメント型ＭＯＳトランジスタと、
からなり、
前記Ｎチャネルディプレション型ＭＯＳトランジスタと前記Ｎチャネルエンハンスメント型ＭＯＳトランジスタとは、ともにＮ型埋め込みチャネルを備えることを特徴とする基準電圧発生装置。
【請求項２】
前記第一のＰ型ウェル拡散層と前記第二のＰ型ウェル拡散層とは、前記Ｎチャネルディプレション型ＭＯＳトランジスタのＮ型埋め込みチャネルと前記Ｎチャネルエンハンスメント型ＭＯＳトランジスタのＮ型埋め込みチャネルとが、同時に形成できる不純物濃度をそれぞれ有することを特徴とする請求項１に記載の基準電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路内において、基準電圧を発生する基準電圧発生装置に関する。
【背景技術】
【０００２】
従来の基準電圧発生装置で用いられる回路について図２を用いて説明する。図２は基準電圧発生装置の回路図である。電流源として機能するように接続されたディプレション型ＮＭＯＳトランジスタ（以下Ｄ型ＮＭＯＳトランジスタ）１４は、ダイオード接続されたエンハンスメント型ＮＭＯＳトランジスタ（以下Ｅ型ＮＭＯＳトランジスタ）１３に定電流を流し込む。この定電流により、Ｅ型ＮＭＯＳトランジスタ１３に、それぞれのトランジスタの閾値およびサイズに応じた基準電圧が発生する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公平４−６５５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の高精度化が進み、この電子機器を制御するＩＣの高精度化が求められている。例として、ＩＣの特にボルテージディテクタあるいはボルテージレギュレータに代表されるパワーマネジメントＩＣにおいては、ＩＣが搭載される携帯機器の小型化および汎用性に伴って、周囲温度環境の変化、特にＩＣ内部において、温度が変化しても基準電圧発生装置が基準電圧を高精度に発生できること、すなわち、基準電圧の温度特性がより平坦になることが求められている。本発明は、上記要求を鑑みてなされ、より平坦な温度特性を有する基準電圧発生装置を提供することを課題としている。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するために、基準電圧発生装置において、電流源として機能するために存在するＤ型ＮＭＯＳトランジスタと、その定電流を流し込むようにダイオード接続されたＥ型ＮＭＯＳトランジスタのそれぞれを同じ埋め込みチャネル型にした、Ｎ型のゲート電極を備えたＤ型ＮチャネルＭＯＳトランジスタとＥ型ＮチャネルＭＯＳトランジスタによる基準電圧発生装置とした。
【発明の効果】
【０００６】
本発明は、基準電圧発生装置において、Ｄ型ＮチャネルＭＯＳトランジスタとゲート酸化膜下の構造が同じ埋め込みチャネル型のＥ型ＮチャネルＭＯＳトランジスタを備えることで、互いの温度特性が等しくなり、基準電圧発生装置の温度特性も改善される。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施例の基準電圧発生装置の模式的断面図である。
【図２】従来技術を説明する基準電圧発生装置の等価回路図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について、図面を参照して説明する。
まず始めに、基準電圧発生装置の基本となる構造を図１（ａ）の模式的断面図を参照に説明する。
基準電圧発生装置は、Ｄ型ＮチャネルＭＯＳトランジスタ（以下Ｄ型ＮＭＯＳトランジスタ）１４およびＥ型ＮチャネルＭＯＳトランジスタ（以下Ｅ型ＮＭＯＳトランジスタ）１３を備える。
【０００９】
電流源として機能するように接続されたＤ型ＮＭＯＳトランジスタ１４は、Ｎ型高濃度ドレイン拡散層１２を電源端子として、Ｎ型ゲート電極８とＮ型高濃度ソース拡散層１１は基準電圧発生端子に接続されている。このような接続をすることで、上記のＤ型ＮＭＯＳトランジスタ１４は定電流源として機能する。一方で、上記のＤ型ＮＭＯＳトランジスタ１４とダイオード接続されたＥ型ＮＭＯＳトランジスタ１３は、Ｎ型ゲート電極８とＮ型高濃度ドレイン拡散層１０が基準電圧発生端子に接続されており、Ｎ型高濃度ソース拡散層９は接地端子に接続されている。すなわち、上記Ｄ型ＮＭＯＳトランジスタ１４と上記Ｅ型ＮＭＯＳトランジスタ１３は直列接続されている。したがって、等価回路であらわすと、図２のような回路図になり、従来の基準電圧発生装置と等価である。
【００１０】
以下に本発明の第１の実施例を図１（ａ）の模式的断面図を参照に説明する。
まず、Ｄ型ＮＭＯＳトランジスタ１４は、Ｐ型半導体基板１にＰ型ウェル拡散層３を備え、Ｎ型埋め込みチャネル層５を形成するために不純物添加は、例えば、イオン注入法でイオン種は砒素あるいは燐を添加する。このときのドーズ量は、トランジスタの閾値が所望のディプレション領域で動作するように適宜調整可能である。その後、ゲート酸化膜７を形成した後、Ｎ型ゲート電極８は、例えば、多結晶シリコン薄膜などで形成する。その後、Ｎ型高濃度ソース拡散層１１およびＮ型高濃度ドレイン拡散層１２を形成することで、Ｄ型ＮＭＯＳトランジスタ１４の構造が整う。
【００１１】
一方で、Ｅ型ＮＭＯＳトランジスタ１３も、製造方法は上記のＤ型ＮＭＯＳトランジスタ１４と同じくして、Ｐ型半導体基板１にＰ型ウェル拡散層２を備え、Ｎ型埋め込みチャネル層４を形成する。Ｅ型ＮＭＯＳトランジスタ１３にも上述のＤ型ＮＭＯＳトランジスタ１４と同じく、Ｎ型ゲート電極８、Ｎ型高濃度ソース拡散層９およびＮ型高濃度ドレイン拡散層１０を備える。
【００１２】
上述のＮ型埋め込みチャネル層４の不純物添加は、例えば、イオン注入法でイオン種はＤ型ＮＭＯＳトランジスタと同じく、砒素あるいは燐を添加する。これは、Ｐ型ウェル拡散層２の濃度を適宜選択することにより、トランジスタの閾値がエンハンスメント領域で動作するようにドーズ量を調整することが可能である。本実施例では、Ｐ型ウェル拡散層２の濃度を高くすることで、Ｎ型埋め込みチャネル層４を形成することが可能となる。本実施例は、従来のＥ型ＮＭＯＳトランジスタの製造方法とは、Ｄ型ＮＭＯＳトランジスタとのチャネル層形成のための不純物添加方法が異なるので、異なる特徴を示す。従来のＥ型ＮＭＯＳトランジスタのチャネル層の形成方法であれば、イオン種は、二フッ化ホウ素あるいはホウ素などが良く知られている。しかし、この方法では、本発明で着目した課題に対し、基準電圧発生装置の構成しているＤ型ＮＭＯＳトランジスタとＥ型ＮＭＯＳトランジスタのゲート酸化膜下のチャネル構造が異なるため、上述の個々のトランジスタの温度特性も異なってしまう。一方、本発明の実施例によれば、基準電圧発生装置を構成するＤ型ＮＭＯＳトランジスタとＥ型ＮＭＯＳトランジスタのチャネル層を形成するための不純物が同一で、かつ、同様の埋め込みチャネル層を形成することが可能になるので、基準電圧の温度特性の平坦化がなされる。
【００１３】
さらに、上述までの本発明の実施例に加えて、図１（ｂ）の模式的断面図に示すように、Ｅ型ＮＭＯＳトランジスタ１３のＰ型ウェル拡散層２の濃度を濃くすることも可能である。濃度を適宜選択することで、Ｄ型ＮＭＯＳトランジスタ１４のＮ型埋め込みチャネル層５を形成するのと同時に、Ｅ型ＮＭＯＳトランジスタ１３のＮ型埋め込みチャネル層４の形成が可能となる。
【００１４】
さらに、上述までの本発明の実施例に加えて、図１（ｃ）の模式的断面図に示すように、Ｅ型ＮＭＯＳトランジスタ１３のゲート酸化膜６をＤ型ＮＭＯＳトランジスタ１４と比較して適宜膜厚を厚くすることも可能である。こうすることで、基準電圧発生装置から得られる出力を調整することが可能になる。すなわち、Ｅ型ＮＭＯＳトランジスタ１３のＫ値を調整することで、基準電圧発生装置からの基準電圧を調整することが可能となる。
【００１５】
また、上述までの本発明の実施例に加えて、Ｐ型半導体基板１以外にもＮ型半導体基板でも本発明の特徴を有することが可能である。
以上までの実施例の内容は、適宜組み合わせることも可能である。
【符号の説明】
【００１６】
１  Ｐ型半導体基板
２  Ｅ型ＮＭＯＳトランジスタＰ型ウェル拡散層
３  Ｄ型ＮＭＯＳトランジスタＰ型ウェル拡散層
４  Ｅ型ＮＭＯＳトランジスタＮ型埋め込みチャネル層
５  Ｄ型ＮＭＯＳトランジスタＮ型埋め込みチャネル層
６  Ｅ型ＮＭＯＳトランジスタゲート酸化膜
７  Ｄ型ＮＭＯＳトランジスタゲート酸化膜
８  Ｎ型ゲート電極
９  Ｅ型ＮＭＯＳトランジスタＮ型高濃度ソース拡散層
１０  Ｅ型ＮＭＯＳトランジスタＮ型高濃度ドレイン拡散層
１１  Ｄ型ＮＭＯＳトランジスタＮ型高濃度ソース拡散層
１２  Ｄ型ＮＭＯＳトランジスタＮ型高濃度ドレイン拡散層
１３  Ｅ型ＮＭＯＳトランジスタ
１４  Ｄ型ＮＭＯＳトランジスタ
【図１】
2014071515.tif 000003
【図２】
2014071515.tif 000004