(57)【要約】【課題】  実装基板は、載せられる素子の都合により、奇数層の導電パターンで間に合うにも係わらず、製造方法から偶数層で形成されていた。また敢えて奇数層の導電パターンで形成すると、コア層を中心に上下のバランスが取れず、実装基板が反ってしまった。【解決手段】  ９層の実装基板で説明すれば、３層の下層絶縁層Ｌ１〜Ｌ３の内、最下層の絶縁層Ｌ３は、コア層Ｃを除く他の絶縁層Ｌ１、Ｌ２、Ｕ１〜Ｕ４よりも厚く形成され、  前記下層スルーホールの内、最下層のスルーホールＴＨＬは、他の下層スルーホールまたは上層スルーホールの直径よりも大きく、深い事で解決するものである。これは、余分に形成した絶縁層Ｕ４が原因で発生する反りをこの厚い絶縁層Ｌ３で補償している。またＩＣ５２側は益々端子数が増加するため、電極自体、また載せられる半田ボールＢ２自体も小さいが、実装基板自体のフラタナリティが向上しているため、実装性は向上する。【選択図】図１
2014154694.tif 000002
【特許請求の範囲】
【請求項１】
絶縁材料からなるコア層と、
前記コア層の下層に形成されるｎ＋１（ｎ＝１・・・から成る整数）層の下層導電パターンと、
前記コア層の上層に形成されるｎ＋２層の上層導電パターンと、
前記ｎ＋１層の下層導電パターンの電気的絶縁に採用され、表面に配置するためのｎ層の下層絶縁層と、
前記ｎ＋２層の上層導電パターンの電気的絶縁に採用され、表面に配置するためのｎ＋１層の上層絶縁層と、
前記ｎ＋１層の下層導電パターン間をつなぐ下層スルーホールと、
前記ｎ＋２層の上層導電パターン間をつなぐ上層スルーホールと、
を有した実装基板であり、
前記ｎ層の下層絶縁層の内、最下層の絶縁層は、コア層を除く他の絶縁層よりも厚く形成され、
前記下層スルーホールの内、最下層のスルーホールは、他の下層スルーホールまたは上層スルーホールの直径よりも大きく、深い事を特徴とした実装基板。
【請求項２】
前記コア層を除く絶縁層は、それぞれ実質同じ膜厚である請求項１に記載の実装基板。
【請求項３】
前記ｎ＋１層の下層導電パターンおよび前記ｎ＋２層の上層導電パターンの内、最下層の下層導電パターンを除いて実質同じ膜厚である請求項２に記載の実装基板。
【請求項４】
前記実装基板の上に少なくとも半導体素子が実装され、電気的に接続される請求項１、請求項２または請求項４に記載の基板モジュール。
【請求項５】
コア層を中心に設けられ、少なくとも２層からなる偶数層の導電パターンが設けられた基板を用意し、
前記基板の上層には第１の上層絶縁層および前記第１の上層絶縁層の上に第１の上層導電箔を設け、前記基板の下層には、前記第１の上層絶縁層よりも厚い最下層の絶縁層および最下層の導電箔を設け、
前記第１の上層導電箔をパターニングした第１の上層導電パターンを形成した後に、前記第１の上層導電パターンの上に最上層の上層絶縁層と最上層の上層導電箔を設け、
前記最上層の導電箔および前記最下層の導電箔をパターニングして、最上層の導電パターンおよび最下層の導電パターンを形成する事を特徴とした実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板またはこれを用いた基板モジュール、および実装基板の製造方法に関する。
【背景技術】
【０００２】
最近の電子機器は、スマートフォーンを代表にした携帯機器に於いて、小型化、薄型化および軽量化が益々顕著になってきている。特に、薄型化、軽量化は、血の出るような努力が払われている。一つ一つの部品では、そんなでもないが、セットとして大量の部品が実装されるため、その積み重ねにより、結構な効果を出し続けている。
【０００３】
例えば、プリント基板を代表とする実装基板１０は、図５の様にコア層（Ｃ）を有し、その両側には、同じ層数の絶縁層（Ｌ１、Ｕ１、Ｕ２）および導電層１、２が積層されているのが一般的である。
【０００４】
そして、実装基板１０の上に半導体チップ３、コンデンサなどを実装した基板モジュールだったり、実装基板１０と一緒に半導体チップを封止した半導体パッケージなどとして、実装基板１０は使用されている。
【０００５】
しかし、この場合、２層、４層、６層、８層と偶数層であり、時として、半導体チップの機能、または半導体チップを含む回路の規模から、奇数層の実装基板１０で間に合う場合があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３９０１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
前述した奇数層として、５層基板を図５に示した。コア層（Ｃ）を中心に、上層には、２層の絶縁層（Ｕ１、Ｕ２）、そして３層の導電パターン２が設けられている。また下層は、１層の絶縁層（Ｌ１）と２層の導電パターン１が設けられている。
【０００８】
そのため、上下のアンバランスが発生し、実装基板１０は、反ってしまう。
【０００９】
特に微細パターンのセット用基板にこの実装基板１０が設けられると、この反りが原因で実装不良が発生する。また半導体チップ３自体も、半田ボール自体が小さく、反りがあると半田がうまく溶けなかったりして半田不良が発生する。
【００１０】
本発明は、奇数層の実装基板でも、平坦性が優れた基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、９層の実装基板で説明すれば、
３層の下層絶縁層Ｌ１〜Ｌ３の内、最下層の絶縁層Ｌ３は、コア層Ｃを除く他の絶縁層Ｌ１、Ｌ２、Ｕ１〜Ｕ４よりも厚く形成され、
前記下層スルーホールの内、最下層のスルーホールＴＨＬは、他の下層スルーホールま
たは上層スルーホールの直径よりも大きく、深い事で解決するものである。
【発明の効果】
【００１２】
余分に形成した絶縁層Ｕ４が原因で発生する反りをこの厚い絶縁層Ｌ３で補償している。またＩＣ５２側は益々端子数が増加するため、電極自体、また載せられる半田ボールＢ２自体も小さいが、実装基板自体の平坦性が向上しているため、実装性は向上する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態である奇数層の実装基板を示す図である。
【図２】本発明の実施の形態である実装基板の製造方法を説明する図である。
【図３】本発明の実施の形態である実装基板の製造方法を説明する図である。
【図４】本発明の実施の形態である奇数層の実装基板を示す図である。
【図５】従来の実装基板、または実装基板を用いた回路モジュールの図である。
【図６】本発明の実施の形態である奇数層の実装基板を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施の形態を説明する。
【００１５】
まず、本発明のポイントについて説明する。図１の３タイプは、導電パターンが奇数層に形成されるもので、特に５層以上の実装基板について触れるため、５層、７層、９層を例としてあげたものである。
【００１６】
奇数層は、最上層の導電パターン、５層では、Ｎ３が、７層では、Ｎ４が、そして９層ではＮ５の上層パターンが、１層余分に形成されている。そのため、コア層（Ｃ）を中心にアンバランスが発生し、これを補償するため、最下層の下層絶縁層の厚さを大きくしている。５層では、Ｌ１、７層ではＬ２、９層ではＬ３が最下層の下層絶縁層である。
【００１７】
この様に、最下層の絶縁層が厚く形成されるため、奇数層からなる実装基板の反りが発生しようとしても、この厚みが上下のアンバランスを補償している。
【００１８】
コア層（Ｃ）を中心に、上と下の絶縁層の割合が略同じくなり、均等が取れる。またはこの最下層の下層絶縁層Ｌ２自体が厚いことで、硬化の後、その強度が実装基板の裏面に発生し、反りの発生も抑止されていると考える。
【００１９】
また反りが抑制されるとは言え、若干の反りはどうしても発生する可能性がある。特に、最下層の導電パターン３１は、半田や導電ペーストにてマザーボードと固定されるが、ここの部分に応力が加わりやすい。
【００２０】
しかしながら、最下層の導電パターン３１は、最上層の導電パターン３０よりもラフパターンであり、半田や導電ペーストが載置される電極は、最上層の導電パターンである電極よりも大きく形成される。しかも、最下層の絶縁層Ｌ１は、厚く形成されるため、スルーホールＴＨ３は、他のスルーホールよりもその径が大きく、深さも深い。よってそこに形成されるメッキ膜の接着面積が広くなるため、メッキ膜の接着強度が増し、そこに設けられる半田ボールの接着強度が大となり、その分、信頼性は向上する。またメッキ膜の膜厚も自ずと厚く形成されるため、裏面の強度が増強し、その信頼性は向上できる。
【００２１】
では、図２を参照し、５層の実装基板１０を一例として、製造方法を説明する。
図２（Ａ）に示すように、絶縁材料から成るコア層（Ｃ）の両側に銅の導電パターン１１、１２が形成された２層基板を用意する。絶縁材料としては、エポキシ樹脂を採用したが、通常に実装基板に使われているものであればなんでも良い。またセラミック基板でもよ
い。また樹脂材料の場合は、ガラス繊維が入っても良い。尚、符号１３は、スルーホールであり、このスルーホール１３を介して第１の下層パターン１１と第１の上層パターン１２は電気的に接続されている。このスルーホール１３は、導電材料が埋め込まれており、手法としては、メッキでスルーホールの側壁をメッキ膜で覆うか、または埋め込み、または導電ペーストの埋め込みが考えられる。尚、コア層（Ｃ）は、０．０２±０．００６ｍｍ〜０．０２５±０．００６ｍｍ、好ましくは０．０２５ｍｍ±０．００６ｍｍで、導電パターン１１、１２の厚みは、０．０１５ｍｍ±０．００５ｍｍである。尚、このコア層の厚みは、実装基板の厚みにより、厚くすることも薄くすることも可能である。
【００２２】
続いて、７層以上の実装基板では、下層、上層の絶縁層と、それぞれの絶縁層には、導電パターンが形成される。例えば図１の７層の実装基板では、Ｌ１、Ｕ１が積層され、夫々の表面に導電パターン（Ｍ２、Ｎ２）が形成される。また９層の実装基板では、Ｌ１、Ｌ２、Ｕ１、Ｕ２が積層され、夫々の表面に導電パターン（Ｍ２、Ｍ３、Ｎ２、Ｎ３）が形成される。尚、図２では、５層の実装基板であるため、この積層工程は省略される。
【００２３】
続いて、図２（Ｂ）に示すように、第１の下層絶縁層Ｌ１と第１の上層絶縁層Ｕ１が設けられ、それぞれの表面には、第１の下層パターンのための導電箔１４Ｌおよび第１の上層パターン１２のための導電箔１４Ｕが設けられる。
【００２４】
前述した様に、５層以上の奇数層の実装基板に於いては、第１の下層絶縁層Ｌ１は、コア層（Ｃ）をセンターにして最下層の層であり、５層の絶縁基板では、第１の上層絶縁層Ｕ１（７層以上の実装基板では、今まで積層された絶縁層）よりも厚く形成される。例えば、Ｕ１（およびＵ２）が０．０２５ｍｍ±０．００６ｍｍに対し、第１の下層絶縁層Ｌ１は、０．０３〜０．０４、好ましくは０．０３５ｍｍ±０．００６ｍｍであり、約１．４倍〜１．６倍程度の厚みである。特に、樹脂の熱膨張係数がα＝７ｐｐｍ程度で、銅は、α＝１８ｐｐｍ程度である事がその根拠でもある。
【００２５】
尚、材料、熱膨張係数等が異なる場合、それらが考慮されて厚みが調整される。
【００２６】
また、前述の導電箔の積層工程では、０．０１５ｍｍ±０．００５ｍｍ程度の銅の導電箔１４Ｌ、１４Ｕが採用され、予め前記絶縁層Ｌ１、Ｕ１が積層された、絶縁層付き導電箔を熱圧着により貼り付ける。
【００２７】
この最下層の下層絶縁層Ｌ１は、本発明の特徴とするもので、奇数層、特に図１に示すように、上層に１層付加するため、その反りを防止するために設けたものである。
【００２８】
上層の導電箔１４Ｕに形成された点線で示す第１のホトソルダーをパターニングして、スルーホール（ＴＨ）に対応する部分を開口する。そしてこの開口部を介して導電箔のエッチングを行い、導電箔に開口部１５を形成する。尚、このパターニングの際、最下層の導電箔１４Ｌは、エッチング防止のため、全面に第１のホトソルダーが被覆され、エッチングされずそのまま残っている。
【００２９】
続いて、上下の第１のホトソルダーが取り除かれた後、スルーホール（ＴＨ１）に対応した開口部１５が形成された導電箔１４Ｕは、レーザ加工の際のマスクとして機能する。矢印で示すように、レーザ照射により、スルーホールＴＨ１の部分が掘り出され、開口される。レーザの光は、開口部の中に露出する第１の上層絶縁層Ｕ１に当たり、所謂アブレーション効果により、取り除かれる。この結果、形成されたスルーホール（ＴＨ）の底部には、第１の上層パターン１２が露出している。以上図２（Ｂ）参照
続いて、図２（Ｃ）に示すように、導電箔１４Ｕの全面にメッキ膜１７が被覆される。ここでは銅の無電解メッキ、銅の電解メッキを連続して施し、スルーホールの内部の底部
・側壁を被覆する。または完全に埋め込むと同時に、上層の導電箔１４Ｕ上に銅のメッキ膜を被覆する。尚、最下層の導電箔１４Ｌにもメッキ膜１８が施されても良い。
【００３０】
続いて、この上層の導電箔１４Ｕに点線で示す第２のホトソルダーを被覆し、形成予定の導電パターンの上にこの第２のホトソルダーを残す。第２のホトソルダーが無い部分をエッチングして、図２（Ｄ）に示すように、第２の上層パターン１９を形成する。尚、図の様に、裏面にホトソルダーが形成され、エッチングの防止がされている。
【００３１】
この結果、スルーホール（ＴＨ）を介して第１の上層パターン１９と最下層の導電箔１４Ｌ、１８は、電気的に接続される。
【００３２】
続いて、図３（Ｅ）の工程に入る。尚、ここでは、第２のホトソルダーは取り除かれている。
【００３３】
ここでは、最上層となる第２の絶縁層Ｕ２と導電箔２０Ｕを設ける。
【００３４】
前工程（図２（Ｂ））でも説明したように、それぞれ積層しても良いが、予め第２の絶縁層Ｕ２が設けられた導電箔を貼着している。
【００３５】
そして導電箔２０Ｕ、最下層の導電箔には、点線で示す第３のホトソルダーが被覆され、スルーホール（コンタクト孔とも呼ぶ）（ＴＨ２、ＴＨ３）に相当する部分が開口され、この開口部を介して前記導電箔（１４Ｌ、１８、２０Ｕ）には、開口部２１、２２が形成される。続いて、前記第３のホトソルダーは取り除かれる。
【００３６】
この開口部２１、２２が形成された導電箔は、レーザ照射のメタルマスクとなり、最下層の絶縁層Ｌ１、最上層の絶縁層Ｕ２が取り除かれ、スルーホールＴＨ２、ＴＨ３が形成される。
【００３７】
続いて、図３（Ｆ）に示すように、表面、裏面にメッキ膜２５が施される。図２（Ｃ）と同様に、無電解メッキ膜、電解メッキ膜が形成され、スルーホールＴＨ２、ＴＨ３には、メッキ膜が充填される。
【００３８】
最後に、図３（Ｇ）に示すように、点線で示す第４のホトソルダーが形成され、最上層の導電パターン３０、最下層の下層パターン３１が形成される。ここでもホトソルダーが形成されない部分がエッチングされて形成される。そしてこの第４のホトソルダーは取り除かれる。
【００３９】
以上の工程により、コア層Ｃに対し、最上層の絶縁層Ｕ２、最上層の上層パターン３０が付加されるが、最下層の絶縁層Ｌ１が厚く形成されるため、奇数層からなる実装基板の反りを抑止する事ができる。
【００４０】
前述した話と逆行するが、反りが抑制されるとは言え、若干の反りはどうしても発生する可能性がある。特に、最下層の導電パターン３１は、図４に示すように、半田や導電ペーストにてマザーボードに固定されるが、ここの部分に応力が加わりやすい。
【００４１】
しかしながら、最下層の導電パターン３１は、最上層の導電パターン３０よりもラフパターンであり、半田や導電ペーストが載置される電極は、最上層の導電パターンである電極よりも大きく形成される。しかも、最下層の絶縁層Ｌ１は、厚く形成されるため、スルーホールＴＨ３は、他のスルーホールよりもその径が大きく、深さも深い。よってそこに形成されるメッキ膜の接着面積が広くなるため、信頼性は向上する。また膜厚も自ずと厚
く形成されるため、その信頼性は向上できる。
尚、最下層の下層パターン３１の膜厚は、最上層の導電パターン３０の膜厚と同じでも良い。
【００４２】
図１に戻り、奇数層の構造について簡単に説明する。
【００４３】
図１（Ａ）は、導電パターンが５層であり、コア層Ｃに対して下層に２層の導電パターン（Ｍ１、Ｍ２）、上層に３層の導電パターン（Ｎ１、Ｎ２、Ｎ３）が形成される。またコア層Ｃに対して、下層には、他の絶縁層（Ｕ１、Ｕ２）よりも厚い絶縁層（最下層の絶縁層）Ｌ１が形成され、上層には、実質同じ膜厚の２層の絶縁層Ｕ１、Ｕ２が設けられる。
【００４４】
図１（Ｂ）は、導電パターンが７層であり、コア層Ｃに対して下層に３層の導電パターン（Ｍ１、Ｍ２、Ｍ３）、上層に４層の導電パターン（Ｎ１、Ｎ２、Ｎ３、Ｎ４）が形成される。またコア層Ｃに対して、下層には、他の絶縁層（Ｌ１、Ｕ１〜Ｕ３）よりも厚い絶縁層（最下層の絶縁層）Ｌ２が形成され、一つの絶縁層Ｌ１と上層の３層の絶縁層Ｕ１、Ｕ２、Ｕ３は、同じ膜厚で形成される。
【００４５】
図１（Ｃ）は、導電パターンが９層であり、コア層Ｃに対して下層に４層の導電パターン（Ｍ１、Ｍ２、Ｍ３、Ｍ４）、上層に５層の導電パターン（Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５）が形成される。またコア層Ｃに対して、下層には、他の絶縁層（Ｌ１、Ｌ２、Ｕ１〜Ｕ４）よりも厚い絶縁層（最下層の絶縁層）Ｌ３が形成され、二つの絶縁層Ｌ１、Ｌ２と上層の４層の絶縁層Ｕ１、Ｕ２、Ｕ３、Ｕ４は、同じ膜厚で形成される。
【００４６】
以上からも判るように、図１（Ａ）では、Ｌ１、図１（Ｂ）では、Ｌ２、図１（Ｃ）では、Ｌ３の最下層の絶縁層は、コア層Ｃに積層される実質同じ膜厚の他の絶縁層よりも厚く形成される。よって実装基板の反りをこの厚みで抑止する事が可能である。またこの最下層の絶縁層に形成されるスルーホールＴＨ（Ｌ）は、他のスルーホールよりも深く形成される。よって接触面積が広がり信頼性が向上する。また実装基板の裏面は、半田ボールＢが設けられるパッド（Ｐ）および再配線が設けられる。これらを含む導電パターンは、最上層の導電パターンよりもラフに形成する事ができる。よってパッドのサイズも、最上層に形成されるパッドよりも大きい。よってスルーホールの直径は、他のスルーホールよりも大きく形成する事ができる。尚、図４や図５の様に、最上層の導電パターンには、例えばＩＣが設けられる。特にフリップチップだったり、ワイヤボンドであったりすれば、ボンディングパッドがあり、これらのサイズよりも大きいのである。よって電極が大きく、スルーホールの深さ、直径も大きくできるため、最下層の導電パターンは、信頼性を向上できる。
【００４７】
図４は、奇数層の実装基板を使ったモジュール５０を示している。ここでは９層の実装基板５１に、ＩＣ５２がフリップチップ実装（フェイスダウン実装）されている。上層も、下層も半田ボールＢ１、Ｂ２が設けられているため、実装基板５１の両面には、ソルダーレジスト５３、５４が設けられている。尚、符号６０は、マザーボートである。
【００４８】
今まで説明したように、実装基板５１の最下層の絶縁層（ここではＬ３）が、他の絶縁層Ｌ１〜Ｌ２、Ｕ１〜Ｕ４に比べて厚く形成されている。これは、余分に形成した絶縁層Ｕ４が原因で発生する反りをこの厚い絶縁層で補償している。またＩＣ５２側は益々端子数が増加するため、電極自体、また載せられる半田ボールＢ２自体も小さいが、実装基板５１自体のフラタナリティも向上しているため、実装性は向上する。更には、マザーボード６０との熱膨張係数の不一致は、絶縁層Ｌ３が厚い事、そのスルーホールＴＨＬの深さ、直径が大きいことから補償され、結局、電極（メッキ膜）の密着性が向上し、半田不良
等の問題も回避される。
【００４９】
図６は、全ての実施例に適用できるもので、コア層Ｃに金属層（Ｍ）がサンドイッチまたは挿入されたものである。例えば、図１（Ａ）のコア層（Ｃ）を例として図示したもので、所謂、コアメタルと称する実装基板にも適用できる。尚、コアメタルは、金属であるため、絶縁が考慮されて、スルーホールＴＨ（Ｍ）に対応する部分に、スルーホールＴＨ（Ｍ）よりも大きい開口部（ＯＰ）が形成され、その内側にスルーホールが形成される。またこのメタルは、この開口部がある１枚のものでもよいし、複数に分離されていても良い。
【００５０】
尚、クレームは、５層以上の奇数の導電パターンからなる実装基板を規定するため、ｎを使って表現した。
【００５１】
下層の導電パターンの層数は、ｎ＋１、上層の導電パターンの層数は、ｎ＋２で表し、
下層の絶縁層の層数は、ｎ、上層の絶縁層の層数は、ｎ＋１で示した。
【００５２】
具体的には、ｎ＝１は、５層の導電パターンを示し、
下層の導電パターン：２
上層の導電パターン：３
下層の絶縁層：１
上層の絶縁層：２
ｎ＝２は、７層の導電パターンを示し、
下層の導電パターン：３
上層の導電パターン：４
下層の絶縁層：２
上層の絶縁層：３
ｎ＝３は、９層の導電パターンを示し、
下層の導電パターン：４
上層の導電パターン：５
下層の絶縁層：３
上層の絶縁層：４
と成る。
【符号の説明】
【００５３】
Ｃ：コア層
１０：基板
１１：第１の下層パターン
１２：第１の上層パターン
１３：スルーホール
１４：導電箔
１７、１８：メッキ膜
１９：第２の上層パターン
Ｌ１〜：下層絶縁層
Ｕ１〜：上層絶縁層
ＴＨ：スルーホール
３０：最上層の上層導電パターン
３１：最下層の下層導電パターン
Ｎ１〜Ｎ５：上層の導電パターン
Ｍ１〜Ｍ４：下層の導電パターン
Ｐ：半田ボール用のパッド
Ｂ：半田ボール
【図１】
2014154694.tif 000003
【図２】
2014154694.tif 000004
【図３】
2014154694.tif 000005
【図４】
2014154694.tif 000006
【図５】
2014154694.tif 000007
【図６】
2014154694.tif 000008