(57)【要約】【課題】  ＣＰＵなどの部品改廃に対する耐性、或いは高電圧を扱うことに起因するノイズに対する耐性を持った演算装置とすること。【解決手段】  本発明の演算手段は、上記課題を解決するために、装置の機構動作プログラムを実行する中央処理装置と、該中央処理装置からの信号に基づいて前記装置の各機器を制御するシステム制御部とを備え、前記中央処理装置とシステム制御部との間に、前記中央処理装置からの信号を専用のコマンドに変換する中央処理装置バス演算部と、該中央処理装置バス演算部で変換された専用コマンドを格納する共有メモリと、該共有メモリに格納された専用コマンドを機構動作に変換するシステムバス演算部とから成るバスブリッジが設置されていることを特徴とする。【選択図】図２
2014123499.tif 000002
【特許請求の範囲】
【請求項１】
装置の機構動作プログラムを実行する中央処理装置と、該中央処理装置からの信号に基づいて前記装置の各機器を制御するシステム制御部とを備え、
前記中央処理装置とシステム制御部との間に、前記中央処理装置からの信号を専用のコマンドに変換する中央処理装置バス演算部と、該中央処理装置バス演算部で変換された専用コマンドを格納する共有メモリと、該共有メモリに格納された専用コマンドを機構動作に変換するシステムバス演算部とから成るバスブリッジが設置されていることを特徴とする演算装置。
【請求項２】
請求項１に記載の演算装置において、
割込み要因が発生した処理時には、前記システムバス演算部が割込み要因を専用のコマンドに変換する演算部となり、該システムバス演算部で変換された専用コマンドを前記共有メモリに格納し、前記中央処理装置バス演算部が、前記共有メモリに格納された専用コマンドを前記中央処理装置に応じた割込み印加方式に変換する演算部となることを特徴とする演算装置。
【請求項３】
請求項２に記載の演算装置において、
前記バスブリッジに割込みプログラムが格納されている外部メモリが接続され、該外部メモリに格納されている割込みプログラムは、前記システムバス演算部で割込み要因を専用のコマンドに変換すると同時に、前記共有メモリに格納されることを特徴とする演算装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の演算装置において、
前記中央処理装置バス演算部及び前記システムバス演算部は、それぞれ前記共有メモリに割込みコマンドが書き込まれるのを監視し、前記割込みコマンドが書き込まれた際には、その割込みコマンドの異常の有無をチェックし、異常ありの場合にはエラー報告を行うエラーチェック機能を備えていることを特徴とする演算装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の演算装置において、
前記演算装置はプリント回路基板から成る機構制御ボードであり、前記回路基板には、機構制御用のプログラムを実行する中央処理装置、装置のデバイスを制御するシステムＬＳＩ及び前記デバイスを駆動する電流或いは電圧を発生させるドライバ部が搭載されていることを特徴とする演算装置。
【請求項６】
集束させた荷電粒子線をステージ上に支持されている試料に照射して走査する荷電粒子線照射手段と、該荷電粒子線照射手段により前記荷電粒子線が照射されて走査された前記試料から発生した同種または別種の荷電粒子を検出する荷電粒子検出手段と、該荷電粒子検出手段で検出した信号を処理して前記試料の荷電粒子画像を得る画像生成手段と、装置の機構動作プログラムを実行する中央処理装置及び該中央処理装置からの信号に基づいて前記装置の各機器を制御するシステム制御部から成る演算装置を有する機構制御手段とを備え、
前記機構制御手段の演算装置は、請求項１乃至４のいずれか１項に記載の演算装置であることを特徴とする荷電粒子線応用装置。
【請求項７】
請求項６に記載の荷電粒子線応用装置において、
前記機構制御手段には、Ｉ／Ｏ、センサ、モータ、アクチュエータが接続され、前記試料の移動、前記ステージの制御及び前記荷電粒子線の制御を行っていることを特徴とする荷電粒子線応用装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は演算装置及び荷電粒子線応用装置に係り、例えば、走査型電子顕微鏡を用いて試料の外観について検査や測定を行うものに好適な演算装置及び荷電粒子線応用装置に関する。
【背景技術】
【０００２】
一般に、電子機器に搭載されているプロセッサやメモリなどの半導体デバイスは、シリコンウェハ上に形成された回路パターンを、露光処理、リソグラフィ処理或いはエッチング処理などによる工程を繰り返すことによって製造されている。
【０００３】
このような半導体製造工程においては、これらの各処理が正常に実施されたか否かを判定するために、工程ごとに外観の検査や測定を実施している。また、各工程で発生した異常の種類や場所などの情報を、異常が発生した前の工程や後の工程に通知することにより、処理の補正や不良箇所の除外などを実施し、製造歩留まりの向上を図っている。
【０００４】
半導体製造装置における試料の外観検査や測定においては、走査型電子顕微鏡を応用した検査装置が多く用いられており、試料に荷電粒子線を照射させ、試料から発生した荷電粒子を検出し、これを基に生成した画像を用いて試料の外観検査や測定を行っている。
【０００５】
これらの荷電粒子線応用装置は、半導体生産工場で長期にわたって使用されることが多く、装置メーカとしては、保守やメインテナンスもそれに伴って長期間対応する必要である。しかし、荷電粒子線応用装置の構成部品の内、特に、電子部品の改廃はサイクルが短く、改廃にかかる工数やコストが問題となっている。
【０００６】
特に近年、機構系の制御に用いられている中央処理装置（以下、ＣＰＵ（Central Processing Unit）という）は、半導体メーカの再編や統合などの影響もあり、長期供給が難しい状況となりつつある。従って、今後は、ＣＰＵの部品改廃に耐性のある機構系制御基板の開発が急務となっているが、ＣＰＵはメーカやモデルによって外部バスプロトコルや割込み制御方式などが異なり、ＣＰＵの改廃時に、これらの差異を吸収する機構が求められている。
【０００７】
このようなＣＰＵを用いた機構系の制御システムとしては、特許文献１がある。この特許文献１では、システム制御ＬＳＩ（Large Scale Integration）の下に、ＰＣＩ（Peripheral Component Interconnect）バス或いはＬｏｃａｌバスなどの外部バスや、ＲＳ‐２３２Ｃなどの通信モジュールが接続されており、システム制御ＬＳＩは、ＣＰＵ（又はＭＰＵ：Micro Processing Unit）の外部バスに直接接続されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２２９７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１のような構成の場合、ＣＰＵの改廃時においては、システム制御ＬＳＩのＣＰＵインタフェイスを修正する必要があり、場合によっては、下につながっている外部バスや通信モジュールの論理回路にも影響が出ることがあり、大規模な修正が必要なことがある。
【００１０】
また、荷電粒子線応用装置は、荷電粒子線を生成するために高電圧を発生させる必要がある。このような高電圧は電磁波やノイズを発生させ、制御システムの電気信号のやり取りに悪影響を与えることがある。
【００１１】
即ち、半導体製造ラインなどで用いられる、走査型電子顕微鏡を応用して試料の検査や測定を行う荷電粒子線応用装置においては、装置の生産期間が長いことから保守対応期間も長くなるため、構成部品の製造中止など、部品の改廃を実施するための工数やコストが問題となっている。また、荷電粒子線を生成するために高電圧を使用するため、電磁波によるノイズの発生により、機構制御システムの誤動作を引き起こしてしまう恐れがあった。
【００１２】
本発明は上述の点に鑑みなされたもので、その目的とするところは、ＣＰＵなどの部品改廃に対する耐性が得られることは勿論、高電圧を扱うことに起因するノイズに対する耐性を持った演算装置及び荷電粒子線応用装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の演算装置は、上記目的を達成するために、装置の機構動作プログラムを実行する中央処理装置と、該中央処理装置からの信号に基づいて前記装置の各機器を制御するシステム制御部とを備え、前記中央処理装置とシステム制御部との間に、前記中央処理装置からの信号を専用のコマンドに変換する中央処理装置バス演算部と、該中央処理装置バス演算部で変換された専用コマンドを格納する共有メモリと、該共有メモリに格納された専用コマンドを機構動作に変換するシステムバス演算部とから成るバスブリッジが設置されていることを特徴とする。
【００１４】
また、割込み要因が発生した処理時には、前記システムバス演算部が割込み要因を専用のコマンドに変換する演算部となり、該システムバス演算部で変換された専用コマンドを前記共有メモリに格納し、前記中央処理装置バス演算部が、前記共有メモリに格納された専用コマンドを前記中央処理装置に応じた割込み印加方式に変換する演算部となることを特徴とする。
【００１５】
また、前記バスブリッジに割込みプログラムが格納されている外部メモリが接続され、該外部メモリに格納されている割込みプログラムは、前記システムバス演算部で割込み要因を専用のコマンドに変換すると同時に、前記共有メモリに格納されることを特徴とする。
【００１６】
また、前記中央処理装置バス演算部及び前記システムバス演算部は、それぞれ前記共有メモリに割込みコマンドが書き込まれるのを監視し、前記割込みコマンドが書き込まれた際には、その割込みコマンドの異常の有無をチェックし、異常ありの場合にはエラー報告を行うエラーチェック機能を備えていることを特徴とする。
【００１７】
また、前記演算装置はプリント回路基板から成る機構制御ボードであり、前記回路基板には、機構制御用のプログラムを実行する中央処理装置、装置のデバイスを制御するシステムＬＳＩ及び前記デバイスを駆動する電流或いは電圧を発生させるドライバ部が搭載されていることを特徴とする。
【００１８】
更に、本発明の荷電粒子線応用装置は、上記目的を達成するために、集束させた荷電粒子線をステージ上に支持されている試料に照射して走査する荷電粒子線照射手段と、該荷電粒子線照射手段により前記荷電粒子線が照射されて走査された前記試料から発生した同種または別種の荷電粒子を検出する荷電粒子検出手段と、該荷電粒子検出手段で検出した信号を処理して前記試料の荷電粒子画像を得る画像生成手段と、装置の機構動作プログラムを実行する中央処理装置及び該中央処理装置からの信号に基づいて前記装置の各機器を制御するシステム制御部から成る演算装置を有する機構制御手段とを備え、前記機構制御手段の演算装置は、上記構成の演算装置であることを特徴とする。
【００１９】
また、前記機構制御手段には、Ｉ／Ｏ、センサ、モータ、アクチュエータが接続され、前記試料の移動、前記ステージの制御及び前記荷電粒子線の制御を行っていることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、ＣＰＵなどの部品改廃に対する耐性が得られることは勿論、高電圧を扱うことに起因するノイズに対する耐性を持つことができ、この種装置には非常に有効である。
【図面の簡単な説明】
【００２１】
【図１】本発明の荷電粒子線応用装置の概略構成を示す図である。
【図２】本発明の荷電粒子線応用装置に採用される機構制御システムの実施例１の概略を示す図である。
【図３】従来の荷電粒子線応用装置における機構制御システムの概略を示す図である。
【図４】本発明の荷電粒子線応用装置の機構制御システムの実施例１における専用コマンドを説明する図である。
【図５】本発明の荷電粒子線応用装置の機構制御システムの実施例１におけるリードライトコマンドのやりとりを説明するフロチャートである。
【図６】本発明の荷電粒子線応用装置の機構制御システムの実施例１における割込みコマンドのやりとりを説明するフロチャートである。
【図７】本発明の荷電粒子線応用装置の機構制御システムの実施例１における割込み発生時のＣＰＵ動作を説明するフロチャートである。
【図８】本発明の荷電粒子線応用装置に採用される機構制御システムの実施例２の概略を示す図である。
【図９】本発明の荷電粒子線応用装置の機構制御システムの実施例２における割込み発生時のＣＰＵ動作を説明するフロチャートである。
【発明を実施するための形態】
【００２２】
以下、図示した実施例に基づいて、本発明の演算装置及び荷電粒子線応用装置を説明する。なお、各実施例において、同一構成部品には同符号を使用する。
【実施例１】
【００２３】
本発明の荷電粒子線応用装置の実施例１を図１に示す。
【００２４】
該図に示す如く、本実施例の荷電粒子線応用装置は、集束させた荷電粒子線３をステージ５上に支持されている試料４に、磁石等の偏向手段２で偏向されて照射して走査する荷電粒子線源１と、この荷電粒子線源１により荷電粒子線３が照射されて走査し、試料４から発生した同種または別種の荷電粒子１１を検出する荷電粒子の検出手段である検出器６と、この検出器６で検出した信号を処理して試料４の荷電粒子画像９を得る画像生成部７と、後述する荷電粒子線応用装置の機構動作プログラムを実行する中央処理装置及び該中央処理装置からの信号に基づいて荷電粒子線応用装置の各機器を制御するシステム制御部から成る演算装置を有する機構制御システム２０とから概略構成されている。
【００２５】
そして、荷電粒子線源１から荷電粒子線３をステージ５上の試料４に照射し、磁石等の偏向手段２で荷電粒子線３を偏向させることで試料４上を走査させ、試料４から発生した荷電粒子１１を検出器６で検出し、試料４上の照射位置に従って発生する荷電粒子１１の量を調べ、これを画像生成部７にて、試料４上の座標に従って荷電粒子１１の検出量を量子化装置８で量子化して画素１０の濃淡値を定義し、画素１０の配列として荷電粒子画像９のデータを作成するものである。なお、試料４の移動やステージ５の制御、荷電粒子線３の制御などは、機構制御システム２０で行っている。
【００２６】
荷電粒子画像９の生成に際しては、１回の荷電粒子線３の照射ではコントラストが不足するため、複数回の照射結果を加算して画素１０の濃淡値を決定する場合もある。こうすることで、検出器６の出力をそのまま量子化装置８で量子化するだけでは得られないコントラストの強い荷電粒子画像９を生成することができる。
【００２７】
このように、荷電粒子線応用装置において荷電粒子画像９を取得する際には、荷電粒子線３を生成するために高電圧が必要となり、また、試料４を走査させるために、偏向手段２では電界や磁界を用いて高速に荷電粒子線３を偏向させている。このため、荷電粒子線応用装置内は、さまざまな電磁ノイズが発生しており、このようなノイズは機構制御システム２０の電子回路に誤動作などの悪影響を与えてしまう恐れがある。
【００２８】
そこで、本実施例では、演算装置を有する機構制御システム２０を用いたものである。本実施例の演算装置を有する機構制御システム２０を図２に示す。
【００２９】
該図に示す如く、荷電粒子線応用装置における機構制御システム２０には、Ｉ／Ｏ３２やセンサ３３、モータ３４、アクチュエータ３５などが接続されており、試料４の移動やステージ５の制御、荷電粒子線１１の制御などを行っている。
【００３０】
これらのデバイスを制御するために、機構制御システム２０には、電子回路の搭載された機構制御ボード（演算装置に相当する）２１が含まれている。機構制御ボード２１はプリント回路基板であり、機構制御用のプログラムを実行するＣＰＵ２２やＩ／Ｏ３２などのデバイスを制御するシステムＬＳＩ２３、デバイスを駆動する電流や電圧を発生させるドライバ部３１が搭載されている。
【００３１】
図３は、荷電粒子線応用装置における従来の機構制御システムの概略を示したものである。
【００３２】
該図に示す如く、従来の機構制御システムは、ＣＰＵ２２とシステム制御部３０が、直接、ＣＰＵ外部バス２８で接続されている。このＣＰＵ外部バス２８とは、チップセレクトやアドレスストローブなどの信号線を備えたＳＲＡＭアクセスタイプのバスやＰＣＩなどの通信規格に準じたバスのことである。システム制御部３０は、ＣＰＵ２２からのＣＰＵ外部バス２８を介したリードライトアクセスにより、Ｉ／Ｏ３２やセンサ３３、モータ３４、アクチュエータ３５などの制御をおこなう。
【００３３】
このように、従来の機構制御システム２０Ａの構成では、システム制御部３０は、ＣＰＵ外部バス２８と密接な関係にあり、ＣＰＵ２２の部品改廃に伴い、ＣＰＵ２２が変更となった場合、ＣＰＵ外部バス２８は大幅に変更されてしまうため、システム制御部３０にも大幅な変更が必要となり、改廃にかかわる工数やコストは大きくなってしまう。
【００３４】
これに対して、本実施例は、図２に示すように、ＣＰＵ外部バス２８とシステム制御部３０の間にバスブリッジ２４を設置し、ＣＰＵ外部バス２８側を変更しても、システム制御部３０側に影響を及ぼさないようにしたものである。
【００３５】
即ち、バスブリッジ２４は、ＣＰＵ２２からの信号を専用のコマンドに変換するＣＰＵバス演算部２５と、このＣＰＵバス演算部２５で変換された専用コマンドを格納する共有メモリ２７と、共有メモリ２７に格納された専用コマンドを機構動作に変換するシステムバス演算部２６とから形成され、ＣＰＵ外部バス２８からの信号は、ＣＰＵバス演算部２５にてリードライトアクセスを受け付け、そのアクセスタイプに従った専用コマンドを共有メモリ２７に格納し、システムバス演算部２６は、共有メモリ２７を監視しており、専用コマンドが入力されたらシステムバス２９の動作を開始するようにしたものである。
【００３６】
このような構成にすることにより、ＣＰＵ外部バス２８が、ＳＲＡＭアクセスタイプのバスであっても、ＰＣＩなどといった通信規格に準じたバスであってもシステム制御部の作り直しをする必要はない。また、共有メモリ２７を用いることにより、ＣＰＵ外部バス２８とシステムバス２９は、異なるプロトコル、異なる動作周波数を選択することができる。
【００３７】
また、リードライトアクセス以外にも、割込み信号においてもＣＰＵ固有の実装が多く、ＣＰＵ改廃時に変更の大きくなるところである。図３に示す従来の機構制御システムにおいても、システム制御部３０からＣＰＵ２２へ、直接ＣＰＵ割込み３７が印加されていた。ＣＰＵ２２の割込みとしては、一般的に電気信号線の電圧の高低で割込みを通知するＩＲＱ方式や通信パケットによって割込み発生を通知するＭＳＩ方式などがあり、従来の機構制御システムにおいては、これらの信号や通信パケットの生成をシステム制御部３０で行っていたため、ＣＰＵ変更時には多大な変更が必要であった。
【００３８】
これに対して、本実施例では、図２に示すように、システム制御部３０から割込みを印加する場合は、システム割込み３６をシステムバス演算部２６に印加している。システムバス演算部２６は、割込みコマンドを共有メモリ２７に書き込み、ＣＰＵバス演算部２５は、共有メモリ２７を監視しており、割込みコマンドが書き込まれたら、その内容に従って、ＣＰＵ２２の仕様に従った割込みを印加することで、ＣＰＵ２２の改廃時の変更を最小限に抑える構成とすることができる。
【００３９】
次に、ＣＰＵ２２からのリードライトについて、図５を使って詳細に説明する。
【００４０】
該図に示す如く、ＣＰＵバス演算部２５は、動作開始（５００）後、ＣＰＵ外部バスアクセス待ち状態（５０１）となる。ＣＰＵ外部バス２８からのリードライトアクセスが発生した場合には、ＣＰＵバス演算部２５は、当該のＣＰＵバスアクセスを解析し、図４に示すリードライトコマンド４００を作成する。リードライトコマンド４００は、リードライトを発行した転送元アドレス４０１、リードライトを行うアドレスを示す転送先アドレス４０２、リードライトコマンド４００と終了コマンド４１０の組み合わせを識別するコマンドＩＤ４０３、システムバス側のリードライトアクセス時のバス幅を通知するバス幅４０４、システムバス側のエンディアンを決定するエンディアン４０５、転送サイズ４０６、リード／ライト４０７、ライトデータを格納する転送データ４０８から構成されている。ＣＰＵバス演算部２５は、生成したリードライトコマンド４００を、共有メモリ２７に格納する。
【００４１】
システムバス演算部２６は、動作開始（５１０）後、共有メモリ２７に、図４に示すリードライトコマンド４００が書き込まれていないか監視している（５１１）。リードライトコマンド４００が書き込まれた場合は、システムバス演算部２６はリードライトコマンド４００の内容をチェックする（５１２）。リードライトコマンド４００の内容で、転送先アドレスが存在しない場合やバス幅、転送サイズなどが間違っている場合は、異常ありとみなし、エラー報告５１５を実施する。
【００４２】
このとき、エラーが発生した時に装置を停止させるか否かは、予めシステムバス演算部２６に設定しておき、エラーストップに設定されている場合は、そのまま終了（５１７）し、そうでない場合は、リードライトコマンド待ち（５１１）に戻る。荷電粒子線応用装置では、前述の通り、高電圧によるノイズなどが多く発生しており、共有メモリ２７への書き込み時や読み出し時にコマンドのビット化けなどが発生する恐れがあるため、コマンドのエラーチェックを実施している。
【００４３】
リードライトコマンドチェック（５１２）でコマンドが正常と判断された場合には、システムバス演算部２６はシステムバスアクセスを開始する（５１３）。システムバスアクセスの終了後、システムバス演算部２６は、終了コマンド４１０を共有メモリ２７に格納する（５１４）。
【００４４】
ＣＰＵバス演算部２５は、共有メモリ２７に終了コマンド４１０が書き込まれるのを監視しており（５０３）、終了コマンド４１０が書き込まれると、これを読みだして、終了コマンドのチェックを実施する（５０４）。終了コマンド４１０のチェックでは、リードライトコマンド格納（５０２）で格納したリードライトコマンド４００のコマンドＩＤ４０３と終了コマンド４１０のコマンドＩＤ４１１が一致しているかどうかを確認し、次に、エラー有無４１２のフィールドを確認して、システムバス演算部２６でのリードライトコマンドチェック（５１２）にてエラーが発生しなかったかどうかを確認する。異常がなかった場合には、ＣＰＵバス演算部２５は初期状態に戻り、ＣＰＵ外部バス２８のアクセスの有無を監視する（５０１）。異常があった場合には、エラー報告（５０５）を実施し、エラーストップに設定されていた場合は、ＣＰＵバス演算部２５は動作を終了し（５０７）、そうでない場合は、ＣＰＵ外部バス２８のアクセス待ち状態（５０１）に戻る。ここでのエラー報告（５０５）とは、エラーメッセージの表示や不揮発性メモリへのエラーログ書込みなどを実行する。
【００４５】
次に、図６を用いて割込み動作について説明する。
【００４６】
該図に示す如く、システムバス演算部２６は、動作開始後、システム制御部３０からのシステム割込み３６を監視しており（６０１）、システム割込み３６が発生した場合には、システムバス演算部２６は、システム割込み３６の割込み要因を解析し、図４に示す割込みコマンド４２０を作成する。割込みコマンド４２０は、割込み要因ＩＤ４２１、コマンドＩＤ４２２、優先度４２３を含み、割込み処理プログラムの格納先アドレスを示す割込みベクタ４２４を含んでいる。システムバス演算部２６は、生成した割込みコマンド４２０を共有メモリ２７に格納する。
【００４７】
ＣＰＵバス演算部２５は、動作開始後、共有メモリ２７に割込みコマンド４２０が書き込まれていないか監視している（６１１）。割込みコマンド４２０が書き込まれた場合は、ＣＰＵバス演算部２５は割込みコマンド４２０の内容をチェックする（６１２）。割込みコマンド４２０の内容で、存在しない割込み要因ＩＤ４２１や優先度４２３、割込みベクタ４２４が含まれていた場合は、異常ありとみなし、エラー報告（６１５）を実施する。このとき、エラーが発生した時に装置を停止させるか否かはあらかじめＣＰＵバス演算部２５に設定しておき、エラーストップに設定されている場合は、そのまま終了（６１７）し、そうでない場合は、割込みコマンド待ち（６１１）に戻る。
【００４８】
割込みコマンドチェック（６１２）でコマンドが正常と判断された場合には、ＣＰＵバス演算部２５は、ＣＰＵ割込み３７のアサートもしくはデアサートを実施する（５１３）。システムバス演算部２６でのシステム割込み監視（６０１）では、システム割込み３６の要求開始と要求終了を監視しており、システム割込み３６が印加され始めた時には、ＣＰＵバス演算部２５ではＣＰＵ割込み３７をアサートし、逆に、システム割込み３６の印加が取り下げられた時には、ＣＰＵバス演算部２５では、ＣＰＵ割込み３７をデアサートする。ＣＰＵ割込み３７のアサート／デアサート終了後、ＣＰＵバス演算部２５は、割込み受付コマンド４３０を共有メモリ２７に格納する（６１４）。
【００４９】
システムバス演算部２６は、共有メモリ２７に割込み受付コマンド４３０が書き込まれるのを監視しており（６０３）、割込み受付コマンド４３０が書き込まれると、これを読みだして、割込み受付コマンド４３０のチェックを実施する（６０４）。割込み受付コマンド４００のチェックでは、割込みコマンド格納（６０２）で格納した割込みコマンド４２０のコマンドＩＤ４２２と割込み受付コマンド４３０のコマンドＩＤ４３２が一致しているかどうかを確認し、次に、エラー有無４３３のフィールドを確認して、ＣＰＵバス演算部２５での割込みコマンドチェック（６１２）にてエラーが発生しなかったかどうかを確認する。異常がなかった場合には、システムバス演算部２６は、初期状態に戻り、システム割込み３６の有無を監視する（６０１）。異常があった場合には、エラー報告（６０５）を実施し、エラーストップに設定されていた場合は、システムバス演算部２６は動作を終了し（６０７）、そうでない場合は、システム割込み待ち状態（６０１）に戻る。ここでのエラー報告（６０５）とは、エラーメッセージの表示や不揮発性メモリへのエラーログ書込みなどを実行する。
【００５０】
次に、割込みが発生した場合のＣＰＵプログラムの動作について、図７を用いて説明する。該図に示し如く、ＣＰＵプログラムは動作開始後（７００）、ＣＰＵ割込み３７の待ち状態となり（７０１）、ＣＰＵバス演算部２５からのＣＰＵ割込み３７を監視している。ＣＰＵ割込み３７が印加された場合は、共有メモリ２７から割込みプログラムの格納先アドレスである割込みベクタをリードする（７０２）。ＣＰＵ２２は、ＣＰＵ内蔵レジスタの退避を行い（７０３）、割込みベクタの示す番地へジャンプする（７０４）。ジャンプした先の割込みプログラムを実行する（７０５）。割込みプログラムが終了すると、退避していたＣＰＵレジスタを復旧し（７０６）、ＣＰＵプログラムが終了であれば、終了し（７０８）、そうでなければ割込み待ち状態（７０１）に戻る。
【００５１】
このような本実施例とすることより、荷電粒子線応用装置に特有の課題に対して、改廃時の工数やコストを抑え、また、高電圧にともなる電磁ノイズへの耐性を持った機構制御システムを実現できる。
【００５２】
即ち、本実施例では、荷電粒子線応用装置特有の長期間にわたる製品ライフサイクルに対して、少ない工数とコストで製品構成部品の改廃に対応することができ、ＣＰＵ仕様によらないシステム構成が実現可能であるので、より自由度の高い機構制御システムの設計が可能となる。また、専用コマンドのエラーチェック機能の搭載により、電磁ノイズの多く発生する環境での使用が可能である。また、年々、技術革新によりＣＰＵの性能は向上してゆくが、システムバス側の動作は変更する必要がないので、既存資産の他製品への流用などが容易に実現できる構成となっている。
【実施例２】
【００５３】
図８に、演算装置を有する機構制御システム２０の実施例２を示す。該図に示す本実施例は、実施例１の構成に加え、割込み動作の高速化を実現した例である。
【００５４】
図８に示す本実施例は、図２の実施例１とは異なり、外部メモリ３８が加えられた構成となっている。なお、既に説明した図１に示されたものと同一の符号を付された構成と、同一の機能を有する部分については、説明を省略する。
【００５５】
割込み処理は、通常のプログラム動作から離れて、全く異なるプログラムを実行するものであり、主記憶のキャッシュミスヒットの発生確率が高く、システムの性能を低下させる原因となっている。
【００５６】
これに対して、本実施例においては、外部メモリ３８をシステム制御ＬＳＩ２３に接続しＣＰＵ２２の主記憶として用い、共有メモリ２７をキャッシュメモリとして使用する構成である。割込み発生時においては、図６で示した割込みコマンド格納（６０２）のタイミングで、割込みコマンド４２０の格納と同時に割込みプログラム３９を共有メモリ２７に格納する。
【００５７】
こうすることにより、ＣＰＵ２２が割込み処理を開始するときには、既に割込みプログラムが共有メモリ（キャッシュメモリ）２７に転送されており、割込み処理速度の高速化を図ることができる。
【００５８】
図９を用いて、本実施例の構成でのＣＰＵプログラム動作を説明する。該図に示す如く、ＣＰＵプログラムは動作開始後（９００）、ＣＰＵ割込み３７状態となる（９０１）。ＣＰＵ割込み３７が発生した場合には、ＣＰＵレジスタの退避を行い（９０２）、共有メモリ２７に転送済みの割込みプログラム３９を実行する（９０３）。割込みプログラム３９が終了した後、ＣＰＵ２２は退避しておいたＣＰＵレジスタを復旧させ（９０４）、ＣＰＵプログラムが終了であれば、終了し（９０６）、そうでなければＣＰＵ割込み待ち（９０１）に戻る。
【００５９】
図７に示した実施例１でのＣＰＵプログラムに比べ、割込みベクタリード（７０２）、割込みベクタの示す番地へのジャンプ（７０４）が、実施例２では不要となるため、この点においても、割込み処理速度の高速化を実現できる。
【００６０】
このような本実施例の構成でも、実施例１の効果に加え、機構制御システムにおいて問題となる割込み処理の高速化を実現することができる。
【００６１】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成を置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００６２】
１…荷電粒子線源、２…偏向手段、３…荷電粒子線、４…試料、５…ステージ、６…検出器、７…画像生成部、８…量子化装置、９…荷電粒子画像、１０…画素、１１…荷電粒子、２０、２０Ａ…機構制御システム、２１…機構制御ボード、２２…ＣＰＵ、２３…システム制御ＬＳＩ、２４…バスブリッジ、２５…ＣＰＵバス演算部、２６…システムバス演算部、２７…共有メモリ、２８…ＣＰＵ外部バス、２９…システムバス、３０…システム制御部、３１…ドライバ部、３２…Ｉ／Ｏ、３３…センサ、３４…モータ、３５…アクチュエータ、３６…システム割込み、３７…ＣＰＵ割込み、３８…外部メモリ、３９…割込みプログラム、４００…リードライトコマンド、４０１…リードライトを発行した転送元アドレス、４０２…リードライトを行うアドレスを示す転送先アドレス、４０３、４１１…コマンドＩＤ、４０４…バス幅、４０５…エンディアン、４０６…転送サイズ、４０７…リード／ライト、４０８…転送データ、４１０…終了コマンド、４１２、４３３…エラー有無、４１３…終了コマンドに含まれる情報、４２０…割込みコマンド、４２１…割込み要因ＩＤ、４２２…コマンドＩＤ、４２３…優先度、４２４…割込みベクタ、４３０…割込み受付コマンド。
【図１】
2014123499.tif 000003
【図２】
2014123499.tif 000004
【図３】
2014123499.tif 000005
【図４】
2014123499.tif 000006
【図５】
2014123499.tif 000007
【図６】
2014123499.tif 000008
【図７】
2014123499.tif 000009
【図８】
2014123499.tif 000010
【図９】
2014123499.tif 000011