(57)【要約】【課題】微細化を図ることが可能な電力用半導体装置の製造方法を提供する。【解決手段】電力用半導体装置の製造方法において、セル領域における半導体基板の上面の位置よりも、終端領域における第１の酸化膜および第１の拡散層を含む半導体基板の上面の位置が低くなるように、終端領域における半導体基板の上部、第１の拡散層の上面、および第１の酸化膜の上面を、エッチングする。その後、半導体基板上に第２の酸化膜を形成する。埋め込み電極の上面の位置がセル領域における半導体基板の上面の位置より低くなるように、第２の酸化膜上に、第１の領域上からセル領域側に第１の拡散層上に渡って埋め込み電極を形成する。【選択図】図１
2014078689.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上のセル領域に形成された素子と、
前記半導体基板の上面のうち、前記セル領域の外周に位置する終端領域の上面に形成された複数の第２導電型の第１の拡散層と、
前記半導体基板の前記終端領域において、前記第１の拡散層から離れた第１の領域に形成された第１の酸化膜と、
前記終端領域における前記第１の酸化膜および前記第１の拡散層を含む前記半導体基板の上面に形成された第２の酸化膜と、
前記第２の酸化膜上に、前記第１の領域上から前記セル領域側に第１の拡散層上に渡って形成された埋め込み電極と、
前記第２の酸化膜上および前記埋め込み電極上に形成された第３の酸化膜と、
前記第３の酸化膜上に形成され且つ前記第２および第３の酸化膜中に形成され、前記第１の拡散層が前記セル領域側に位置するように隣接する前記埋め込み電極と前記第１の拡散層とを電気的に接続する接続電極と、を備え、
前記埋め込み電極の上面の位置が前記セル領域における前記半導体基板の上面の位置より低く、
前記素子は、ＩＧＢＴ素子であり、
前記セル領域には、ダイオードのアノード領域が形成されていることを特徴とする電力用半導体装置。
【請求項２】
第１導電型の半導体基板と、
前記半導体基板のセル領域に形成された素子と、
前記半導体基板の上面のうち、前記セル領域の外周に位置する終端領域の上面に形成された複数の第２導電型の第１の拡散層と、
前記半導体基板の前記終端領域において、前記第１の拡散層から離れた第１の領域に形成された第１の酸化膜と、
前記終端領域における前記第１の酸化膜および前記第１の拡散層を含む前記半導体基板の上面に形成された第２の酸化膜と、
前記第２の酸化膜上に、前記第１の領域上から前記セル領域側に第１の拡散層上に渡って形成された埋め込み電極と、
前記第２の酸化膜上および前記埋め込み電極上に形成された第３の酸化膜と、
前記第３の酸化膜上に形成され且つ前記第２および第３の酸化膜中に形成され、前記第１の拡散層が前記セル領域側に位置するように隣接する前記埋め込み電極と前記第１の拡散層とを電気的に接続する接続電極と、を備え、
前記埋め込み電極の上面の位置が前記セル領域における前記半導体基板の上面の位置より低くいことを特徴とする電力用半導体装置。
【請求項３】
前記素子は、ＩＧＢＴ素子であることを特徴とする請求項２に記載の電力用半導体装置。
【請求項４】
前記セル領域には、ダイオードのアノード領域が形成されていることを特徴とする請求項２に記載の電力用半導体装置。
【請求項５】
第１導電型の半導体基板の上面のうち、前記半導体基板のセル領域の外周に位置する終端領域の上面に、複数の第２導電型の第１の拡散層を形成し、
前記半導体基板の前記終端領域の上面のうち、前記第１の拡散層から離れた第１の領域の上面を選択的にエッチングし、
前記第１の領域のエッチングされた前記半導体基板の上面に、第１の酸化膜を選択的に形成し、
前記セル領域における前記半導体基板の上面の位置よりも、前記終端領域における前記第１の酸化膜および前記第１の拡散層を含む前記半導体基板の上面の位置が低くなるように、前記終端領域における前記半導体基板の上部、前記第１の拡散層の上面、および前記第１の酸化膜の上面を、エッチングし、
その後、前記半導体基板上に第２の酸化膜を形成し、
埋め込み電極の上面の位置が前記セル領域における前記半導体基板の上面の位置より低くなるように、前記第２の酸化膜上に、前記第１の領域上から前記セル領域側に第１の拡散層上に渡って前記埋め込み電極を形成すること、を備える
ことを特徴とする電力用半導体装置の製造方法。
【請求項６】
前記埋め込み電極を形成した後、前記第２の酸化膜上および前記埋め込み電極上に、第３の酸化膜を形成する
ことを特徴とする請求項５に記載の電力用半導体装置の製造方法。
【請求項７】
前記第３の酸化膜を形成した後、前記第２の酸化膜を選択的にエッチングして前記埋め込み電極の表面に達する第１の貫通孔を形成するとともに、前記第２の酸化膜および前記第３の酸化膜を選択的にエッチングして前記第１の拡散層の表面に達する第２の貫通孔を形成し、
前記第１の拡散層が前記セル領域側に位置するように隣接する前記埋め込み電極と前記第１の拡散層とが電気的に接続されるように、接続電極を、前記第２の貫通孔と前記第１の貫通孔に挟まれる第２の酸化膜上に形成し且つ前記第１および第１の貫通孔に埋め込む
ことを特徴とする請求項６に記載の電力用半導体装置の製造方法。
【請求項８】
前記埋め込み電極は、ポリシリコン膜であることを特徴とする請求項５に記載の電力用半導体装置の製造方法。
【請求項９】
前記セル領域には、ＩＧＢＴ素子が形成されることを特徴とする請求項５に記載の電力用半導体装置の製造方法。
【請求項１０】
前記半導体基板は、シリコン基板であることを特徴とする請求項５に記載の電力用半導体装置の製造方法。
【請求項１１】
前記セル領域には、ダイオードのアノード領域が形成されることを特徴とする請求項５に記載の電力用半導体装置の製造方法。
【請求項１２】
第１導電型の半導体基板と、
前記半導体基板のセル領域に形成された素子と、
前記半導体基板の上面のうち、前記セル領域の外周に位置する終端領域の上面に形成された複数の第２導電型の第１の拡散層と、
前記半導体基板の前記終端領域において、前記第１の拡散層から離れた第１の領域に形成された第１の酸化膜と、
前記終端領域における前記第１の酸化膜および前記第１の拡散層を含む前記半導体基板の上面に形成された第２の酸化膜と、
前記第２の酸化膜上に、前記第１の領域上から前記セル領域側に第１の拡散層上に渡って形成された埋め込み電極と、
前記第２の酸化膜上および前記埋め込み電極上に形成された第３の酸化膜と、
前記第３の酸化膜上に形成され且つ前記第２および第３の酸化膜中に形成され、前記第１の拡散層が前記セル領域側に位置するように隣接する前記埋め込み電極と前記第１の拡散層とを電気的に接続する接続電極と、を備え、
前記第２の酸化膜の下面の位置が前記セル領域における前記半導体基板の上面の位置と等しいことを特徴とする電力用半導体装置。
【請求項１３】
前記埋め込み電極の上面の位置が前記セル領域における前記半導体基板の上面の位置より高くなっている
ことを特徴とする請求項１２に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
電力用半導体装置、および、電力用半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、電力用半導体装置の終端領域には、深い拡散層を並べて形成し、終端領域横方向への空乏層の伸びを調整して素子耐圧を維持する方法が取られてきた。さらにシリコン基板上に酸化膜を積層し、その上にフィールドプレートとして働く電極等を形成し、静耐圧を維持する構造が取られてきている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２１４９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
微細化を図ることが可能な電力用半導体装置、および、電力用半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００５】
実施形態に従った電力用半導体装置は、第１導電型の半導体基板を備える。電力用半導体装置は、前記半導体基板のセル領域に形成された素子を備える。電力用半導体装置は、前記半導体基板の上面のうち、前記セル領域の外周に位置する終端領域の上面に形成された複数の第２導電型の第１の拡散層を備える。電力用半導体装置は、前記半導体基板の前記終端領域において、前記第１の拡散層から離れた第１の領域に形成された第１の酸化膜を備える。前記電力用半導体装置は、前記終端領域における前記第１の酸化膜および前記第１の拡散層を含む前記半導体基板の上面に形成された第２の酸化膜を備える。電力用半導体装置は、前記第２の酸化膜上に、前記第１の領域上から前記セル領域側に第１の拡散層上に渡って形成された埋め込み電極を備える。電力用半導体装置は、前記第２の酸化膜上および前記埋め込み電極上に形成された第３の酸化膜を備える。電力用半導体装置は、前記第３の酸化膜上に形成され且つ前記第２および第３の酸化膜中に形成され、前記第１の拡散層が前記セル領域側に位置するように隣接する前記埋め込み電極と前記第１の拡散層とを電気的に接続する接続電極を備える。電力用半導体装置は、前記埋め込み電極の上面の位置が前記セル領域における前記半導体基板の上面の位置より低くい。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る電力用半導体装置１００の構成の一例を示す断面図である。
【図２】図２は、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図３】図３は、図２に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図４】図４は、図３に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図５】図５は、図４に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図６】図６は、図５に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図７】図７は、図６に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図８】図８は、図７に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図９】図９は、図８に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１０】図１０は、図９に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１１】図１１は、図１０に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１２】図１２は、図１１に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１３】図１３は、図１２に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１４】図１４は、図１３に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１５】図１５は、図１４に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１６】図１６は、図１５に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１７】図１７は、図１６に示す工程に続く、図１に示す電力用半導体装置の製造方法の工程を示す図である。
【図１８】図１８は、第２の実施形態に係る電力用半導体装置２００の構成の一例を示す断面図である。
【図１９】図１９は、第３の実施形態に係る電力用半導体装置３００の構成の一例を示す断面図である。
【図２０】図２０は、第４の実施形態に係る電力用半導体装置４００の構成の一例を示す断面図である。
【発明を実施するための形態】
【０００７】
深い拡散層を並べて構成している従来の終端領域では、高温長時間の熱工程が必要な拡散層を必要とする。
【０００８】
一方、ＣＭＯＳプロセスやメモリプロセスに代表される微細化プロセスでは、深い拡散層は不要、つまり、高温長時間の拡散工程が必要ない。浅い拡散層で十分である。
【０００９】
電力用半導体装置で微細化を図るために、上記微細化プロセスを適用し、かつ、電力用半導体装置の耐圧を維持支しようとすると、浅い拡散層で耐圧を維持させる必要がある。そのためには、終端領域の面積、長さが極端に増加してしまう懸念がある。
【００１０】
そこで、実施形態では、微細化を図ることが可能な電力用半導体装置、および、電力用半導体装置の製造方法の例について説明する。
【００１１】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１２】
図１は、第１の実施形態に係る電力用半導体装置１００の構成の一例を示す断面図である。
【００１３】
図１に示すように、電力用半導体装置１００は、第１導電型（ｎ型）の半導体基板１と、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）素子が設けられる半導体基板１上のセル領域Ａと、このセル領域Ａの外周に位置する終端領域Ｂと、を備える。
【００１４】
終端領域Ｂは、複数の第２導電型（ｐ型）の第１の拡散層ＤＬ１と、リサーフ（ＲＥＳＵＲＦ：ｒｅｄｕｃｅｄ  ｓｕｒｆａｃｅ  ｆｉｅｌｄ）構造（第２の拡散層）ＤＬ２と、第１の酸化膜７と、第２の酸化膜８と、第３の酸化膜９と、第４の酸化膜１０と、埋め込み電極ＰＥと、接続電極ＭＦと、を有する。
【００１５】
この半導体基板１は、例えば、シリコン基板である。なお、ダイオードが形成される場合、セル領域Ａは、第２導電型の拡散層のみが形成されている。また、ＩＧＢＴとダイオードが混載されていてもよい。この場合、セル領域Ａには、ダイオードのアノード領域が形成される。
【００１６】
ＩＧＢＴ素子は、半導体基板１のセル領域Ａに形成されている。このＩＧＢＴ素子は、半導体基板１に形成されたトレンチＴの内面に設けられたゲート絶縁膜ＧＤと、トレンチＴにゲート絶縁膜ＧＤを介して設けられたゲート電極ＧＥと、半導体基板１に形成された第１導電型（ｎ型）のベース層Ｂａと、半導体基板１に形成された第１導電型（ｐ型）のエミッタ層Ｅと、半導体基板１上に設けられたエミッタ電極ＥＥと、を有する。
【００１７】
なお、半導体基板１の下側（裏面）には、ＩＧＢＴ素子のコレクタ電極（図示せず）が設けられている。
【００１８】
また、複数の第１の拡散層ＤＬ１は、半導体基板１の上面のうち、セル領域Ａの外周に位置する終端領域Ｂの上面に形成されている。
【００１９】
第１の酸化膜７は、半導体基板１の終端領域Ｂにおいて、第１の拡散層ＤＬ１から離れた第１の領域Ｂ１に形成されている。
【００２０】
第２の酸化膜８は、終端領域Ｂにおける第１の酸化膜７および第１の拡散層ＤＬ１を含む半導体基板１の上面に形成されている。
【００２１】
埋め込み電極ＰＥは、第２の酸化膜８上に、第１の領域Ｂ１上からセル領域Ａ側に第１の拡散層ＤＬ１上に渡って形成されている。この埋め込み電極ＰＥは、例えば、ポリシリコン膜である。なお、この埋め込み電極ＰＥには、例えば、接地電位が印加されるようになっている。この埋め込み電極ＰＥにより、後述のように、電位が安定し、電力用半導体装置１００に逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層が伸びやすくなる。
【００２２】
第３の酸化膜９は、第２の酸化膜８上および埋め込み電極ＰＥ上に形成されている。この第３の酸化膜９には、第２の酸化膜８を貫通し埋め込み電極ＰＥの表面ＳＰＥに達する第１の貫通孔Ｍ１が形成されている。
【００２３】
第２、第３の酸化膜８、９には、第２の酸化膜８および第３の酸化膜９を貫通し第１の拡散層ＤＬ１の表面に達する第２の貫通孔Ｍ２が形成されている。
【００２４】
また、第４の酸化膜１０は、第３の絶縁膜９と接続電極ＭＦとの間に設けられている。
【００２５】
接続電極ＭＦは、第１の貫通孔Ｍ１と第２の貫通孔Ｍ２とに挟まれる第３の酸化膜９上に形成され且つ第１および第２の貫通孔Ｍ１、Ｍ２に埋め込まれている。この接続電極ＭＦは、例えば、金属電極である。
【００２６】
そして、この接続電極ＭＦは、第１の拡散層ＤＬ１がセル領域Ａ側に位置するように隣接する埋め込み電極ＰＥと第１の拡散層ＤＬ１とを電気的に接続するようになっている。  すなわち、この接続電極ＭＦにより、第１の拡散層ＤＬ１の電位と埋め込み電極ＰＥの電位とが等しくなる。
【００２７】
電力用半導体装置１００は、セル領域Ａを囲む終端領域Ｂにリサーフ構造（第２の拡散層）ＤＬ２を有する。このリサーフ構造ＤＬ２は、逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層を伸ばし、耐圧を確保する構造である。このリサーフ構造ＤＬ２により、比較的基板比抵抗が低い場合でも空乏層が伸びやすくなる。また、本実施例では、終端領域Ｂの占有面積及び横方向長さが小さい場合でも高耐圧を実現することができるので、電力用半導体装置１００の高集積化を図ることができる。
【００２８】
特に、既述のように、埋め込み電極ＰＥの上面ＳＰＥの位置がセル領域Ａにおける半導体基板１の上面ＳＡの位置より低くなっている。すなわち、終端領域Ｂを構成する埋め込み電極ＰＥをシリコン基板１中に埋め込むことにより、終端領域Ｂにおける段差が低減され、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等の平坦化プロセスを採用することができ、電力用半導体装置１００の微細化を図ることができる。なお、これにより、微細化を狙ったメモリプロセスとの親和性もあがる。
【００２９】
次に、以上のような構成を有する電力用半導体装置１００の製造方法の一例について説明する。ここで、図２ないし図１７は、図１に示す電力用半導体装置の製造方法の工程を示す図である。図２ないし図１７では、特に、電力用半導体装置の終端領域に注目して記載している。
【００３０】
先ず、図２に示すように、例えば、熱酸化法により、第１導電型（ｎ型）の半導体基板（シリコン基板）１上に酸化膜２を形成する。
【００３１】
次に、図３に示すように、第１の拡散層ＤＬ１を形成する領域上に対応する酸化膜２の上部を、選択的にエッチングする。そして、半導体基板１に、酸化膜２を介して、イオン注入法により不純物を注入する。さらに、加熱処理により、不純物を拡散させて、複数の第１の拡散層ＤＬを形成する。
【００３２】
これにより、第１導電型（ｎ型）の半導体基板１の上面のうち、半導体基板１のセル領域Ａの外周に位置する終端領域Ｂの上面に、複数の第２導電型（ｐ型）の第１の拡散層ＤＬ１を形成する。なお、この形成された複数の第１の拡散層ＤＬ１は、セル領域Ａと終端領域Ｂとの境界線に平行に延在している。
【００３３】
次に、図４に示すように、半導体基板１上の絶縁膜２を除去する。
【００３４】
次に、図５に示すように、半導体基板１上に、熱酸化法およびＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化膜３、４を成膜する。そして、セル領域Ａ上および第１の拡散層ＤＬ１が形成された領域上に酸化膜３、４が残るように、リソグラフィー技術を用いて、これらの酸化膜３、４を選択的にエッチングする。そして、例えば、ＣＤＥ（Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇ）法により、残存する酸化膜３、４をマスクとして、半導体基板１の表面を選択的にエッチングする。
【００３５】
すなわち、半導体基板１の終端領域Ｂの上面のうち、第１の拡散層１からセル領域Ａとは反対側に所定距離だけ離れた第１の領域（隣接する第１の拡散層ＤＬ１の間の領域）Ｂ１の半導体基板１の上面を、選択的にエッチングする。
【００３６】
次に、図６に示すように、半導体基板１上から酸化膜３、４を除去する。
【００３７】
次に、図７に示すように、例えば、熱酸化法により、半導体基板１上に酸化膜５を成膜する。その後、セル領域Ａと終端領域Ｂとの境界に位置する第１の拡散層ＤＬ１の終端領域Ｂ側に、酸化膜５を介して、イオン注入法により選択的にｐ型の不純物を注入する。
【００３８】
次に、図８に示すように、例えば、ＣＶＤ法により、酸化膜５上に酸化膜６を成膜する。  
次に、図９に示すように、ＣＭＰ法により、第１の酸化膜（絶縁膜）７（酸化膜５、６）を、半導体基板１の上面の位置まで、平坦化する。
【００３９】
既述の図７から図９の工程により、第１の領域Ｂ１のエッチングされた半導体基板１の上面に、第１の酸化膜７が選択的に形成される。
【００４０】
次に、図１０に示すように、セル領域Ａにおける半導体基板１の上面ＳＡの位置よりも終端領域Ｂにおける第１の酸化膜７および第１の拡散層ＤＬ１を含む半導体基板１の上面ＳＢの位置が低くなるように、終端領域Ｂにおける半導体基板１の上面、第１の拡散層ＤＬ１の上面、および第１の酸化膜７の上面を、エッチングする。
【００４１】
次に、図１１に示すように、半導体基板１上に第２の酸化膜（絶縁膜）８を形成する。
【００４２】
次に、図１２に示すように、埋め込み電極ＰＥの上面ＳＰＥの位置がセル領域Ａにおける半導体基板１の上面ＳＡの位置より低くなるように、第２の酸化膜８上に、第１の領域Ｂ１（第１の酸化膜７）上からセル領域Ａ側に近接する第１の拡散層ＤＬ１上に渡って、埋め込み電極ＰＥを形成する。
【００４３】
これにより、セル領域Ａと終端領域Ｂとの間の段差が低減され、後の工程でＣＭＰ法等の平坦化技術を適用することが可能になる。
【００４４】
その後、セル領域Ａと終端領域Ｂとの境界に位置する第１の拡散層ＤＬ１のセル領域Ａ側に、酸化膜５を介して、イオン注入法により選択的にｐ型の不純物を注入する。
【００４５】
次に、図１３に示すように、例えば、熱拡散法により、不純物を拡散させて、ｐ型の第２の拡散層ＤＬ２、第３の拡散層ＤＬ３、及び第４の拡散層ＤＬ４を形成する。  
次に、図１４に示すように、埋め込み電極ＰＥを形成した後、例えば、ＣＶＤ法により、第２の酸化膜８上および埋め込み電極ＰＥ上に、第３の酸化膜（絶縁膜）９を形成する。さらに、第３の酸化膜９を形成した後、ＣＶＤ法により、第３の酸化膜９上に、第４の酸化膜（絶縁膜）１０を形成する。
【００４６】
次に、図１５に示すように、第４の酸化膜１０を選択的にエッチングする。
【００４７】
次に、図１６に示すように、第２の酸化膜８および第３の酸化膜９を選択的にエッチングして第１の拡散層ＤＬ１の表面に達する第２の貫通孔Ｍ２を形成するとともに、第２の酸化膜８を選択的にエッチングして埋め込み電極ＰＥの表面ＳＰＥに達する第１の貫通孔Ｍ１を形成する。
【００４８】
次に、図１７に示すように、第１の拡散層ＤＬ１がセル領域Ａ側に位置するように隣接する埋め込み電極ＰＥと第１の拡散層ＤＬ１とが、電気的に接続されるように、接続電極ＭＦを、第２の貫通孔Ｍ２と第１の貫通孔Ｍ１とに挟まれる第２の酸化膜８上に形成し且つ第１および第２の貫通孔Ｍ１、Ｍ２に埋め込む。
【００４９】
その後、保護膜としてパシベーション膜（図示せず）が成膜される。
【００５０】
以上の工程により、図１に示す電力用半導体装置１００の終端領域Ｂの構成が完成する。
【００５１】
既述のように、電力用半導体装置１００の終端領域Ｂにおいて、積層した酸化膜やポリシリコン膜に起因する段差が小さくなる。このため、ＬＳＩ等で使用している平坦化技術を適用するができる。
【００５２】
以上のように、本実施形態に係る電力用半導体装置の製造方法によれば、微細化を図ることができる。
【第２の実施形態】
【００５３】
図１８は、第２の実施形態に係る電力用半導体装置２００の構成の一例を示す断面図である。
【００５４】
図１８に示すように、電力用半導体装置２００は、第１導電型（ｎ型）の半導体基板１と、ＩＧＢＴ素子が設けられる半導体基板１上のセル領域Ａと、このセル領域Ａの外周に位置する終端領域Ｂと、を備える。
【００５５】
終端領域Ｂは、複数の第２導電型（ｐ型）の第１の拡散層ＤＬ１と、リサーフ（ＲＥＳＵＲＦ）構造（第２の拡散層）ＤＬ２と、第１の酸化膜７と、第２の酸化膜８と、第３の酸化膜９と、第４の酸化膜１０と、埋め込み電極ＰＥと、接続電極ＭＦと、を有する。
【００５６】
この半導体基板１は、例えば、シリコン基板である。なお、ダイオードが形成される場合、セル領域Ａは、第２導電型の拡散層のみが形成されている。また、ＩＧＢＴとダイオードが混載されていてもよい。この場合、セル領域Ａには、ダイオードのアノード領域が形成される。
【００５７】
ＩＧＢＴ素子は、半導体基板１のセル領域Ａに形成されている。このＩＧＢＴ素子は、半導体基板１に形成されたトレンチＴの内面に設けられたゲート絶縁膜ＧＤと、トレンチＴにゲート絶縁膜ＧＤを介して設けられたゲート電極ＧＥと、半導体基板１に形成された第１導電型（ｎ型）のベース層Ｂａと、半導体基板１に形成された第１導電型（ｐ型）のエミッタ層Ｅと、半導体基板１上に設けられたエミッタ電極ＥＥと、を有する。
【００５８】
なお、半導体基板１の下側（裏面）には、ＩＧＢＴ素子のコレクタ電極（図示せず）が設けられている。
【００５９】
また、複数の第１の拡散層ＤＬ１は、半導体基板１の上面のうち、セル領域Ａの外周に位置する終端領域Ｂの上面に形成されている。
【００６０】
第１の酸化膜７は、半導体基板１の終端領域Ｂにおいて、第１の拡散層ＤＬ１から離れた第１の領域Ｂ１に形成されている。
【００６１】
第２の酸化膜８は、終端領域Ｂにおける第１の酸化膜７および第１の拡散層ＤＬ１を含む半導体基板１の上面に形成されている。
【００６２】
埋め込み電極ＰＥは、第２の酸化膜８上に、第１の領域Ｂ１上からセル領域Ａ側に第１の拡散層ＤＬ１上に渡って形成されている。この埋め込み電極ＰＥは、例えば、ポリシリコン膜である。なお、この埋め込み電極ＰＥには、例えば、接地電位が印加されるようになっている。この埋め込み電極ＰＥにより、後述のように、電位が安定し、電力用半導体装置２００に逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層が伸びやすくなる。
【００６３】
特に、第２の酸化膜８の下面の位置（埋め込み電極ＰＥの下面の位置）がセル領域Ａにおける半導体基板１の上面ＳＡの位置と等しくなっている。そして、埋め込み電極ＰＥの上面ＳＰＥの位置がセル領域Ａにおける半導体基板１の上面ＳＡの位置より高くなっている。
【００６４】
第３の酸化膜９は、第２の酸化膜８上および埋め込み電極ＰＥ上に形成されている。この第３の酸化膜９には、第２の酸化膜８を貫通し埋め込み電極ＰＥの表面ＳＰＥに達する第１の貫通孔Ｍ１が形成されている。
【００６５】
第２、第３の酸化膜８、９には、第２の酸化膜８および第３の酸化膜９を貫通し第１の拡散層ＤＬ１の表面に達する第２の貫通孔Ｍ２が形成されている。
【００６６】
また、第４の酸化膜１０は、第３の絶縁膜９と接続電極ＭＦとの間に設けられている。
【００６７】
接続電極ＭＦは、第１の貫通孔Ｍ１と第２の貫通孔Ｍ２とに挟まれる第３の酸化膜９上に形成され且つ第１および第２の貫通孔Ｍ１、Ｍ２に埋め込まれている。この接続電極ＭＦは、例えば、金属電極である。
【００６８】
そして、この接続電極ＭＦは、第１の拡散層ＤＬ１がセル領域Ａ側に位置するように隣接する埋め込み電極ＰＥと第１の拡散層ＤＬ１とを電気的に接続するようになっている。すなわち、この接続電極ＭＦにより、第１の拡散層ＤＬ１の電位と埋め込み電極ＰＥの電位とが等しくなる。
【００６９】
電力用半導体装置２００は、セル領域Ａを囲む終端領域Ｂにリサーフ構造（第２の拡散層）ＤＬ２を有する。このリサーフ構造ＤＬ２は、逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層を伸ばし、耐圧を確保する構造である。このリサーフ構造ＤＬ２により、比較的基板比抵抗が低い場合でも空乏層が伸びやすくなる。また、本実施例では、終端領域Ｂの占有面積及び横方向長さが小さい場合でも高耐圧を実現することができるので、電力用半導体装置２００の高集積化を図ることができる。
【００７０】
以上のように、本実施形態に係る電力用半導体装置の製造方法によれば、高耐圧化を図ることができる。
【第３の実施形態】
【００７１】
図１９は、第３の実施形態に係る電力用半導体装置３００の構成の一例を示す断面図である。
【００７２】
図１９に示すように、電力用半導体装置３００は、第１導電型（ｎ型）の半導体基板１と、ＩＧＢＴ素子が設けられる半導体基板１上のセル領域Ａと、このセル領域Ａの外周に位置する終端領域Ｂと、を備える。
【００７３】
終端領域Ｂは、複数の第２導電型（ｐ型）の第１の拡散層ＤＬ１と、リサーフ（ＲＥＳＵＲＦ）構造（第２の拡散層）ＤＬ２と、第１の酸化膜７と、第２の酸化膜８と、第３の酸化膜９と、第４の酸化膜１０と、埋め込み電極ＰＥと、接続電極ＭＦと、を有する。
【００７４】
この半導体基板１は、例えば、シリコン基板である。なお、ダイオードが形成される場合、セル領域Ａは、第２導電型の拡散層のみが形成されている。また、ＩＧＢＴとダイオードが混載されていてもよい。この場合、セル領域Ａには、ダイオードのアノード領域が形成される。
【００７５】
ＩＧＢＴ素子は、半導体基板１のセル領域Ａに形成されている。このＩＧＢＴ素子は、半導体基板１に形成されたトレンチＴの内面に設けられたゲート絶縁膜ＧＤと、トレンチＴにゲート絶縁膜ＧＤを介して設けられたゲート電極ＧＥと、半導体基板１に形成された第１導電型（ｎ型）のベース層Ｂａと、半導体基板１に形成された第１導電型（ｐ型）のエミッタ層Ｅと、半導体基板１上に設けられたエミッタ電極ＥＥと、を有する。
【００７６】
なお、半導体基板１の下側（裏面）には、ＩＧＢＴ素子のコレクタ電極（図示せず）が設けられている。
【００７７】
また、複数の第１の拡散層ＤＬ１は、半導体基板１の上面のうち、セル領域Ａの外周に位置する終端領域Ｂの上面に形成されている。
【００７８】
第１の酸化膜７は、半導体基板１の終端領域Ｂにおいて、第１の拡散層ＤＬ１から離れた第１の領域Ｂ１に形成されている。
【００７９】
第２の酸化膜８は、終端領域Ｂにおける第１の酸化膜７および第１の拡散層ＤＬ１を含む半導体基板１の上面に形成されている。
【００８０】
埋め込み電極ＰＥは、第２の酸化膜８上に、第１の領域Ｂ１上からセル領域Ａ側に第１の拡散層ＤＬ１上に渡って形成されている。この埋め込み電極ＰＥは、例えば、ポリシリコン膜である。なお、この埋め込み電極ＰＥには、例えば、接地電位が印加されるようになっている。この埋め込み電極ＰＥにより、後述のように、電位が安定し、電力用半導体装置３００に逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層が伸びやすくなる。
【００８１】
特に、第２の酸化膜８の下面の位置（埋め込み電極ＰＥの下面の位置）がセル領域Ａにおける半導体基板１の上面ＳＡの位置と等しくなっている。そして、埋め込み電極ＰＥの上面ＳＰＥの位置がセル領域Ａにおける半導体基板１の上面ＳＡの位置より高くなっている。
【００８２】
第３の酸化膜９は、第２の酸化膜８上および埋め込み電極ＰＥ上に形成されている。この第３の酸化膜９には、第２の酸化膜８を貫通し埋め込み電極ＰＥの表面ＳＰＥに達する第１の貫通孔Ｍ１が形成されている。
【００８３】
第２、第３の酸化膜８、９には、第２の酸化膜８および第３の酸化膜９を貫通し第１の拡散層ＤＬ１の表面に達する第２の貫通孔Ｍ２が形成されている。
【００８４】
また、第４の酸化膜１０は、第３の絶縁膜９と接続電極ＭＦとの間に設けられている。第１、第２の貫通孔Ｍ１、Ｍ２は、この第４の酸化膜１０をさらに貫通している。そして、この第４の酸化膜１０には、第４の酸化膜１０を貫通し第３の酸化膜９の表面に形成された凹部ＭＦａに達する第３の貫通孔Ｍ３が形成されている。
【００８５】
接続電極ＭＦは、第１の貫通孔Ｍ１と第２の貫通孔Ｍ２と第３の貫通孔Ｍ３とに挟まれる第４の酸化膜１０上に形成され且つ第１、第２および第３の貫通孔Ｍ１、Ｍ２、Ｍ３および凹部ＭＦａに埋め込まれている。この接続電極ＭＦは、例えば、金属電極である。
【００８６】
そして、この接続電極ＭＦは、第１の拡散層ＤＬ１がセル領域Ａ側に位置するように隣接する埋め込み電極ＰＥと第１の拡散層ＤＬ１とを電気的に接続するようになっている。すなわち、この接続電極ＭＦにより、第１の拡散層ＤＬ１の電位と埋め込み電極ＰＥの電位とが等しくなる。
【００８７】
電力用半導体装置３００は、セル領域Ａを囲む終端領域Ｂにリサーフ構造（第２の拡散層）ＤＬ２を有する。このリサーフ構造ＤＬ２は、逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層を伸ばし、耐圧を確保する構造である。このリサーフ構造ＤＬ２により、比較的基板比抵抗が低い場合でも空乏層が伸びやすくなる。また、本実施例では、終端領域Ｂの占有面積及び横方向長さが小さい場合でも高耐圧を実現することができるので、電力用半導体装置３００の高集積化を図ることができる。
【００８８】
以上のように、本実施形態に係る電力用半導体装置の製造方法によれば、高耐圧化を図ることができる。
【第４の実施形態】
【００８９】
図２０は、第４の実施形態に係る電力用半導体装置４００の構成の一例を示す断面図である。
【００９０】
図２０に示すように、電力用半導体装置４００は、第１導電型（ｎ型）の半導体基板１と、ＩＧＢＴ素子が設けられる半導体基板１上のセル領域Ａと、このセル領域Ａの外周に位置する終端領域Ｂと、を備える。
【００９１】
終端領域Ｂは、複数の第２導電型（ｐ型）の第１の拡散層ＤＬ１と、リサーフ（ＲＥＳＵＲＦ）構造（第２の拡散層）ＤＬ２と、第１の酸化膜７と、第２の酸化膜８と、第３の酸化膜９と、第４の酸化膜１０と、埋め込み電極ＰＥと、接続電極ＭＦと、を有する。
【００９２】
この半導体基板１は、例えば、シリコン基板である。なお、ダイオードが形成される場合、セル領域Ａは、第２導電型の拡散層のみが形成されている。また、ＩＧＢＴとダイオードが混載されていてもよい。この場合、セル領域Ａには、ダイオードのアノード領域が形成される。
【００９３】
ＩＧＢＴ素子は、半導体基板１のセル領域Ａに形成されている。このＩＧＢＴ素子は、半導体基板１に形成されたトレンチＴの内面に設けられたゲート絶縁膜ＧＤと、トレンチＴにゲート絶縁膜ＧＤを介して設けられたゲート電極ＧＥと、半導体基板１に形成された第１導電型（ｎ型）のベース層Ｂａと、半導体基板１に形成された第１導電型（ｐ型）のエミッタ層Ｅと、半導体基板１上に設けられたエミッタ電極ＥＥと、を有する。
【００９４】
なお、半導体基板１の下側（裏面）には、ＩＧＢＴ素子のコレクタ電極（図示せず）が設けられている。
【００９５】
また、複数の第１の拡散層ＤＬ１は、半導体基板１の上面のうち、セル領域Ａの外周に位置する終端領域Ｂの上面に形成されている。
【００９６】
第１の酸化膜７は、半導体基板１の終端領域Ｂにおいて、第１の拡散層ＤＬ１から離れた第１の領域Ｂ１に形成されている。
【００９７】
第２の酸化膜８は、終端領域Ｂにおける第１の酸化膜７および第１の拡散層ＤＬ１を含む半導体基板１の上面に形成されている。この第２の酸化膜８には、第２の酸化膜８を貫通し埋め込み電極ＰＥの表面ＳＰＥに達する第１の貫通孔Ｍ１が形成されている。
【００９８】
埋め込み電極ＰＥは、第２の酸化膜８上に、第１の領域Ｂ１上からセル領域Ａ側に第１の拡散層ＤＬ１上に渡って形成されている。この埋め込み電極ＰＥは、例えば、ポリシリコン膜である。なお、この埋め込み電極ＰＥには、例えば、接地電位が印加されるようになっている。この埋め込み電極ＰＥにより、後述のように、電位が安定し、電力用半導体装置４００に逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層が伸びやすくなる。
【００９９】
第３の酸化膜９は、第２の酸化膜８上および埋め込み電極ＰＥ上に形成されている。
【０１００】
第２、第３の酸化膜９には、第２の酸化膜８および第３の酸化膜９を貫通し第１の拡散層ＤＬ１の表面に達する第２の貫通孔Ｍ２が形成されている。
【０１０１】
また、第４の酸化膜１０は、第３の絶縁膜９と接続電極ＭＦとの間に設けられている。第１、第２の貫通孔Ｍ１、Ｍ２は、この第４の酸化膜１０をさらに貫通している。そして、この第４の酸化膜１０には、第４の酸化膜１０を貫通し第３の酸化膜９の表面に形成された凹部ＭＦａに達する第３の貫通孔Ｍ３が形成されている。
【０１０２】
接続電極ＭＦは、第１の貫通孔Ｍ１と第２の貫通孔Ｍ２と第３の貫通孔Ｍ３とに挟まれる第４の酸化膜１０上に形成され且つ第１、第２および第３の貫通孔Ｍ１、Ｍ２、Ｍ３および凹部ＭＦａに埋め込まれている。この接続電極ＭＦは、例えば、金属電極である。
【０１０３】
そして、この接続電極ＭＦは、第１の拡散層ＤＬ１がセル領域Ａ側に位置するように隣接する埋め込み電極ＰＥと第１の拡散層ＤＬ１とを電気的に接続するようになっている。  すなわち、この接続電極ＭＦにより、第１の拡散層ＤＬ１の電位と埋め込み電極ＰＥの電位とが等しくなる。
【０１０４】
電力用半導体装置４００は、セル領域Ａを囲む終端領域Ｂにリサーフ構造（第２の拡散層）ＤＬ２を有する。このリサーフ構造ＤＬ２は、逆バイアスを印加したときにセル領域Ａからその外周囲に向かって横方向に空乏層を伸ばし、耐圧を確保する構造である。このリサーフ構造ＤＬ２により、比較的基板比抵抗が低い場合でも空乏層が伸びやすくなる。また、本実施例では、終端領域Ｂの占有面積及び横方向長さが小さい場合でも高耐圧を実現することができるので、電力用半導体装置４００の高集積化を図ることができる。
【０１０５】
特に、第１の実施形態と同様に、埋め込み電極ＰＥの上面ＳＰＥの位置がセル領域Ａにおける半導体基板１の上面ＳＡの位置より低くなっている。すなわち、終端領域Ｂを構成する埋め込み電極ＰＥをシリコン基板１中に埋め込むことにより、終端領域Ｂにおける段差が低減され、ＣＭＰ法等の平坦化プロセスを採用することができ、電力用半導体装置１００の微細化を図ることができる。なお、これにより、微細化を狙ったメモリプロセスとの親和性もあがる。
【０１０６】
以上のように、本実施形態に係る電力用半導体装置の製造方法によれば、高耐圧化を図ることができる。
【０１０７】
なお、実施形態は例示であり、発明の範囲はそれらに限定されないので、ＩＧＢＴ素子以外のダイオードおよびＭＯＳＦＥＴ等の素子についても本技術が適用できる。
【符号の説明】
【０１０８】
１  半導体基板
７  第１の酸化膜
８  第２の酸化膜
９  第３の酸化膜
１０  第４の酸化膜
１００、２００、３００、４００  電力用半導体装置
ＤＬ１  第１の拡散層
ＰＥ  埋め込み電極
ＭＦ  接続電極
【図１】
2014078689.tif 000003
【図２】
2014078689.tif 000004
【図３】
2014078689.tif 000005
【図４】
2014078689.tif 000006
【図５】
2014078689.tif 000007
【図６】
2014078689.tif 000008
【図７】
2014078689.tif 000009
【図８】
2014078689.tif 000010
【図９】
2014078689.tif 000011
【図１０】
2014078689.tif 000012
【図１１】
2014078689.tif 000013
【図１２】
2014078689.tif 000014
【図１３】
2014078689.tif 000015
【図１４】
2014078689.tif 000016
【図１５】
2014078689.tif 000017
【図１６】
2014078689.tif 000018
【図１７】
2014078689.tif 000019
【図１８】
2014078689.tif 000020
【図１９】
2014078689.tif 000021
【図２０】
2014078689.tif 000022