(57)【要約】【課題】１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響を低減すること。【解決手段】本発明の表示装置は、発光ダイオードのアノードに、ソースドレイン端子の一端子が接続され、発光ダイオードへの電流量を制御する第１のＰ型トランジスタと、第１のＰ型トランジスタのソースドレイン端子の他端子が接続され、階調データ電圧、初期化電圧、アノード電圧が切り替えられて供給される第１の制御線と、第１のＰ型トランジスタの一端子と、第１のＰ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、２種類の電圧が切り替えられて供給される第２の制御線と、前記第１のＰ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備える。【選択図】図３
2014215425.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードのアノードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＰ型トランジスタと、
前記第１のＰ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＰ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＰ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのアノード電圧が切り替えられて供給される第１の制御線と、
前記第１のＰ型トランジスタの前記一端子と、前記第１のＰ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、
２種類の電圧が切り替えられて供給される第２の制御線と、
前記第１のＰ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、
を備えることを特徴とする表示装置。
【請求項２】
発光ダイオードのカソードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＮ型トランジスタと、
前記第１のＮ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＮ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＮ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのカソード電圧が切り替えられて供給される第１の制御線と、
前記第１のＮ型トランジスタの前記一端子と、前記第１のＮ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、
２種類の電圧が切り替えられて供給される第２の制御線と、
前記第１のＮ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、
を備えることを特徴とする表示装置。
【請求項３】
前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを非発光状態とし、
前記初期化処理期間において、
前記第２のトランジスタをオンにさせ、
前記第１の制御線に前記初期化電圧を供給し、
前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも高い前記第２の電圧を供給し、
前記データプログラム期間において、
前記第１の制御線に前記階調電圧を供給し、
前記第１のＰ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、
前記発光ダイオードの発光期間において、
前記第２のトランジスタをオフにさせ、
前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを発光可能な状態とし、
前記第１の制御線に前記アノード電圧を供給すること
を含む制御を行う制御回路と、
をさらに備えることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを非発光状態とし、
前記初期化処理期間において、
前記第２のトランジスタをオンにさせ、
前記第１の制御線に前記初期化電圧を供給し、
前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも低い前記第２の電圧を供給し、
前記データプログラム期間において、
前記第１の制御線に前記階調電圧を供給し、
前記第１のＮ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、
前記発光ダイオードの発光期間において、
前記第２のトランジスタをオフにさせ、
前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを発光可能な状態とし、
前記第１の制御線に前記カソード電圧を供給すること
を含む制御を行う制御回路と、
をさらに備えることを特徴とする請求項２に記載の表示装置。
【請求項５】
前記第１の制御線には、前記初期化電圧と前記階調データ電圧との間の補償電圧がさらに切り替えられて供給され、
前記制御回路は、前記初期化処理期間と前記データプログラム期間との間の補償期間において、前記第２のトランジスタをオンにさせ、前記補償電圧を前記第１の制御線に供給することを特徴とする請求項３または請求項４に記載の表示装置。
【請求項６】
発光ダイオードのアノードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＰ型トランジスタと、
前記第１のＰ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＰ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＰ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのアノード電圧が切り替えられて供給される第１の制御線と、
前記第１のＰ型トランジスタの前記一端子と、前記第１のＰ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、
２種類の電圧が切り替えられて供給される第２の制御線と、
前記第１のＰ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備える表示装置を駆動する方法であって、
前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを非発光状態とし、
前記初期化処理期間において、
前記第２のトランジスタをオンにさせ、
前記第１の制御線に前記初期化電圧を供給し、
前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも高い前記第２の電圧を供給し、
前記データプログラム期間において、
前記第１の制御線に前記階調電圧を供給し、
前記第１のＰ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、
前記発光ダイオードの発光期間において、
前記第２のトランジスタをオフにさせ、
前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを発光可能な状態とし、
前記第１の制御線に前記アノード電圧を供給すること
を特徴とする表示装置の駆動方法。
【請求項７】
発光ダイオードのカソードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＮ型トランジスタと、
前記第１のＮ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＮ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＮ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのカソード電圧が切り替えられて供給される第１の制御線と、
前記第１のＮ型トランジスタの前記一端子と、前記第１のＮ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、
２種類の電圧が切り替えられて供給される第２の制御線と、
前記第１のＮ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備える表示装置を駆動する方法であって、
前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを非発光状態とし、
前記初期化処理期間において、
前記第２のトランジスタをオンにさせ、
前記第１の制御線に前記初期化電圧を供給し、
前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも低い前記第２の電圧を供給し、
前記データプログラム期間において、
前記第１の制御線に前記階調電圧を供給し、
前記第１のＮ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、
前記発光ダイオードの発光期間において、
前記第２のトランジスタをオフにさせ、
前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを発光可能な状態とし、
前記第１の制御線に前記カソード電圧を供給すること
を特徴とする表示装置の駆動方法。
【請求項８】
前記第１の制御線には、前記初期化電圧と前記階調データ電圧との間の補償電圧がさらに切り替えられて供給され、
前記初期化処理期間と前記データプログラム期間との間の補償期間において、前記第２のトランジスタをオンにさせ、前記補償電圧を前記第１の制御線に供給することを特徴とする請求項６または請求項７に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流により発光する発光ダイオードを用いた表示装置を駆動する技術に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Organic Electroluminescence）など、供給される電流に応じた強度で発光する発光ダイオードを用いた表示装置が開発されている。このような表示装置は、発光ダイオードに供給される電流量を、各画素における駆動トランジスタ（薄膜トランジスタ：ＴＦＴ（Thin Film Transistor））により制御して、表示の階調が制御される。そのため、この駆動トランジスタに特性ばらつき（特に、Ｖｔｈ電圧のばらつき）があると、その特性ばらつきが表示に直接現れてしまう。
【０００３】
駆動トランジスタの特性ばらつきの表示への影響を少なくするため、駆動トランジスタのＶｔｈ（しきい値）ばらつきを抑えるための技術、いわゆるＶｔｈ補償技術が開発されている（例えば、特許文献１、２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２２４３４号公報
【特許文献２】特表２００５−５２０１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方で、このＶｔｈ補償技術を用いるためには、画素回路の構成が複雑になり、１画素当たりのトランジスタの数が多くなってしまうことから、高精細化が望めない場合が多かった。そこで、駆動トランジスタの特性ばらつきの表示への影響を少なくしつつ、１画素当たりのトランジスタの数を削減する技術も開発されている
【０００６】
本発明は、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によると、発光ダイオードのアノードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＰ型トランジスタと、前記第１のＰ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＰ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＰ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのアノード電圧が切り替えられて供給される第１の制御線と、前記第１のＰ型トランジスタの前記一端子と、前記第１のＰ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、２種類の電圧が切り替えられて供給される第２の制御線と、前記第１のＰ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備えることを特徴とする表示装置が提供される。
【０００８】
この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減することができる。
【０００９】
本発明の一実施形態によると、発光ダイオードのカソードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＮ型トランジスタと、前記第１のＮ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＮ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＮ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのカソード電圧が切り替えられて供給される第１の制御線と、前記第１のＮ型トランジスタの前記一端子と、前記第１のＮ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、２種類の電圧が切り替えられて供給される第２の制御線と、前記第１のＮ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備えることを特徴とする表示装置が提供される。
【００１０】
この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減することができる。
【００１１】
また、別の好ましい態様において、前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを非発光状態とし、前記初期化処理期間において、前記第２のトランジスタをオンにさせ、前記第１の制御線に前記初期化電圧を供給し、前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも高い前記第２の電圧を供給し、前記データプログラム期間において、前記第１の制御線に前記階調電圧を供給し、前記第１のＰ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、前記発光ダイオードの発光期間において、前記第２のトランジスタをオフにさせ、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを発光可能な状態とし、前記第１の制御線に前記アノード電圧を供給することを含む制御を行う制御回路と、をさらに備えていてもよい。
【００１２】
この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響を低減することができる。
【００１３】
また、別の好ましい態様において、前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを非発光状態とし、前記初期化処理期間において、前記第２のトランジスタをオンにさせ、前記第１の制御線に前記初期化電圧を供給し、前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも低い前記第２の電圧を供給し、前記データプログラム期間において、前記第１の制御線に前記階調電圧を供給し、前記第１のＮ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、前記発光ダイオードの発光期間において、前記第２のトランジスタをオフにさせ、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを発光可能な状態とし、前記第１の制御線に前記カソード電圧を供給することを含む制御を行う制御回路と、をさらに備えてもよい。
【００１４】
この表示装置によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響の低減することができる。
【００１５】
また、別の好ましい態様において、前記第１の制御線には、前記初期化電圧と前記階調データ電圧との間の補償電圧がさらに切り替えられて供給され、前記制御回路は、前記初期化処理期間と前記データプログラム期間との間の補償期間において、前記第２のトランジスタをオンにさせ、前記補償電圧を前記第１の制御線に供給することができる。
【００１６】
この表示装置によれば、トランジスタの特性ばらつきの表示への影響をより低減することができる。
【００１７】
本発明の一実施形態によると、発光ダイオードのアノードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＰ型トランジスタと、前記第１のＰ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＰ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＰ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのアノード電圧が切り替えられて供給される第１の制御線と、前記第１のＰ型トランジスタの前記一端子と、前記第１のＰ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、２種類の電圧が切り替えられて供給される第２の制御線と、前記第１のＰ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備える表示装置を駆動する方法であって、前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを非発光状態とし、前記初期化処理期間において、前記第２のトランジスタをオンにさせ、前記第１の制御線に前記初期化電圧を供給し、前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも高い前記第２の電圧を供給し、前記データプログラム期間において、前記第１の制御線に前記階調電圧を供給し、前記第１のＰ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、前記発光ダイオードの発光期間において、前記第２のトランジスタをオフにさせ、前記発光ダイオードのカソード電圧を制御して前記発光ダイオードを発光可能な状態とし、前記第１の制御線に前記アノード電圧を供給することを特徴とする表示装置の駆動方法が提供される。
【００１８】
この駆動方法によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響をより低減することができる。
【００１９】
本発明の一実施形態によると、発光ダイオードのカソードに、ソースドレイン端子の一端子が接続され、前記発光ダイオードへの電流量を制御する第１のＮ型トランジスタと、前記第１のＮ型トランジスタのソースドレイン端子の他端子が接続され、前記発光ダイオードの発光量を前記第１のＮ型トランジスタのゲート電圧に設定するための階調データ電圧、前記第１のＮ型トランジスタのゲート電圧を初期化するための初期化電圧、前記発光ダイオードを発光させるためのカソード電圧が切り替えられて供給される第１の制御線と、前記第１のＮ型トランジスタの前記一端子と、前記第１のＮ型トランジスタのゲート端子とのオン、オフを切り替える第２のトランジスタと、２種類の電圧が切り替えられて供給される第２の制御線と、前記第１のＮ型トランジスタのゲート端子に一方の電極が接続され、前記第２の制御線に他方の電極が接続された容量素子と、を備える表示装置を駆動する方法であって、前記ゲート電圧の初期化処理期間およびその後のデータプログラム期間を有する前記発光ダイオードの非発光期間において、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを非発光状態とし、前記初期化処理期間において、前記第２のトランジスタをオンにさせ、前記第１の制御線に前記初期化電圧を供給し、前記第２の制御線に第１の電圧を供給した後に前記第１の電圧よりも低い前記第２の電圧を供給し、前記データプログラム期間において、前記第１の制御線に前記階調電圧を供給し、前記第１のＮ型トランジスタのゲート電圧を前記階調電圧に設定するときに前記第２のトランジスタをオンにさせ、前記発光ダイオードの発光期間において、前記第２のトランジスタをオフにさせ、前記発光ダイオードのアノード電圧を制御して前記発光ダイオードを発光可能な状態とし、前記第１の制御線に前記カソード電圧を供給することを特徴とする表示装置の駆動方法が提供される。
【００２０】
この駆動方法によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響を低減することができる。
【００２１】
また、別の好ましい態様において、前記第１の制御線には、前記初期化電圧と前記階調データ電圧との間の補償電圧がさらに切り替えられて供給され、前記初期化処理期間と前記データプログラム期間との間の補償期間において、前記第２のトランジスタをオンにさせ、前記補償電圧を前記第１の制御線に供給してもよい。
【００２２】
この駆動方法によれば、トランジスタの特性ばらつきの表示への影響をより低減することができる。
【発明の効果】
【００２３】
本発明によれば、１画素当たりのトランジスタの数を抑えて高精細化を図りつつ、トランジスタの特性ばらつきの表示への影響を低減することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態に係る電子機器１の構成を示す概略図である。
【図２】本発明の第１実施形態に係る切替回路３０の構成を示す回路図である。
【図３】本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。
【図４】本発明の第１実施形態に係る画素回路１００の駆動方法を示す図である。
【図５】本発明の第１実施形態に係る各信号のタイミングチャートである。
【図６】本発明の第１実施形態に係る画素回路１００の駆動の状態（期間（ａ−１））を示す図である。
【図７】本発明の第１実施形態に係る画素回路１００の駆動の状態（期間（ａ−２））を示す図である。
【図８】本発明の第１実施形態に係る画素回路１００の駆動の状態（期間（ｂ））を示す図である。
【図９】本発明の第１実施形態に係る画素回路１００の駆動の状態（期間（ｃ））を示す図である。
【図１０】本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。
【図１１】本発明の第２実施形態に係る各信号のタイミングチャートである。
【図１２】本発明の第３実施形態に係る画素回路１００の駆動方法を示す図である。
【図１３】本発明の第３実施形態に係る各信号のタイミングチャートである。
【図１４】本発明の第３実施形態に係る切替回路３０Ｂの構成を示す回路図である。
【図１５】本発明の第３実施形態に係る画素回路１００の駆動の状態（期間（ｂ−１））を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態に係る電子機器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではなく、種々の変形を行ない実施することが可能である。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。
【００２６】
＜第１実施形態＞
本発明の第１実施形態に係る電子機器について、図面を参照しながら詳細に説明する。
【００２７】
［全体構成］
図１は、本発明の第１実施形態に係る電子機器１の構成を示す概略図である。電子機器１は、スマートフォン、携帯電話、パーソナルコンピュータ、テレビなど、画像を表示する表示部を有する装置である。電子機器１は、表示装置１０、制御部８０および電源９０を有する。表示装置１０は、マトリクス状に配置された画素毎に画素回路１００を有する。表示装置１０は、各画素回路１００における発光ダイオードを発光させて画像を表示し、上記の表示部を構成する。各画素回路１００は、発光ダイオードＥＬを有する（図３参照）。この例では、発光ダイオードＥＬは、ＯＬＥＤ（Organic Light Emitting Diode）を用いた発光素子であるものとするが、整流性を有する発光素子（発光ダイオード）であれば、ＯＬＥＤに限られない。この発光ダイオードＥＬは寄生容量として容量成分Ｃｅｌを有する。
【００２８】
なお、図１において、画素回路１００は、マトリクス状に配置されているが、この配置でなくてもよい。以下の説明では、画素回路１００は、ｎ行ｍ列のマトリクス状に配置されるものとする。表示装置１０の詳細については後述する。
【００２９】
制御部８０は、ＣＰＵ（Central Processing Unit）、メモリなどを有し、表示装置１０の動作を制御するコントローラである。制御部８０は、データ線駆動回路２０、切替回路３０、走査線駆動回路４０、および容量線駆動回路５０を制御する。また、制御部８０は、電子機器１の表示部に表示させる画像を示す画像データが入力され、入力された画像データに基づいて各画素回路１００における階調を決定し、決定した階調に応じたデータ電圧（階調データ電圧）を画素回路１００に供給することにより各画素回路１００の発光ダイオードＥＬを発光させるように制御する。
【００３０】
電源９０は、表示装置１０および制御部８０など、電子機器１の各部へ電力を供給する。表示装置１０における各画素回路１００の発光ダイオードＥＬのアノードからカソードへの電流は、この電源９０から供給される。このとき、電源９０は、例えば、後述するアノード電圧ＥＬＶＤＤ、カソード電圧ＥＬＶＳＳを印加する。カソード電圧ＥＬＶＳＳは、制御部９０の制御によって電圧が制御される。
【００３１】
［表示装置１０の構成］
表示装置１０は、上述した画素回路１００、データ線駆動回路２０、切替回路３０、走査線駆動回路４０、および容量線駆動回路５０を有する。なお、データ線駆動回路２０、切替回路３０、走査線駆動回路４０、および容量線駆動回路５０は、画素回路１００を駆動するための駆動回路である。
【００３２】
走査線駆動回路４０は、データプログラム期間（図４、図５参照）各行の画像回路１００に対応して設けられた走査線１４０に供給する走査信号ＳＣＡＮによって、データ電圧を書き込む画素回路１００の行を選択する。この例では、１行目からｎ行目まで所定の順番で、順次排他的に選択される。ここで、走査信号ＳＣＡＮ（ｐ）は、ｐ行目（ｐ＝１，２，３，・・・，ｎ）に供給される信号である。選択される行の画素回路１００に対応する走査信号ＳＣＡＮはＬレベルとなり、選択されない行の画素回路１００に対応する対応する走査信号ＳＣＡＮはＨレベルとなる。なお、この例においては、データプログラム期間以外については、各行の走査信号ＳＣＡＮは、Ｈレベル、Ｌレベルが同一になるように制御される。
【００３３】
容量線駆動回路５０は、各列の画素回路１００に対応して設けられた容量制御線１５０に容量制御信号ＶＣＳＴを供給する。容量制御信号ＶＣＳＴは、２種類の電圧（Ｈレベル、Ｌレベル）が切り替えられる信号であり、全画素回路１００に対して共通に供給される。したがって、この例では、容量制御線１５０は、各列の画素回路１００に対応して設けられているが、各行に対応して設けられていてもよい。
【００３４】
データ線駆動回路２０は、各列の画素回路１００に対応して設けられたデータ出力線１２０に階調データ電圧Ｖｄａｔａを供給する。ここで、Ｖｄａｔａ（ｑ）は、ｑ列目（ｑ＝１，２，３，・・・，ｍ）の画素回路１００に書き込むべき階調データ電圧である。階調データ電圧Ｖｄａｔａは、走査信号ＳＣＡＮによって選択されている行の画素回路１００に対応した階調データ電圧になることで、対象の画素回路１００に階調データ電圧を書き込むことができる。
【００３５】
切替回路３０は、階調データ電圧Ｖｄａｔａと複数の電圧が供給され、いずれかに切り替えてデータ制御線１３０に出力する。データ制御線１３０に出力される電圧信号をデータ制御信号ＤＴという。ここで、データ制御信号ＤＴ（ｐ）は、ｐ行目（ｐ＝１，２，３，・・・，ｎ）に供給される信号である。
【００３６】
図２は、本発明の第１実施形態に係る切替回路３０の構成を示す回路図である。図２に示す切替回路３０は、１列目に対応するデータ制御線１３０に接続された部分を示し、他の列に対応するものは省略されている。切替回路３０は、階調データ電圧Ｖｄａｔａ、アノード電圧ＥＬＶＤＤ、初期化電圧Ｖｉｎｉｔが供給され、これらのいずれかをデータ制御線１３０に出力する。切替回路３０は、トランジスタ３０１、３０２、３０３を有し、制御信号Ｓ１、Ｓ２、Ｓ３によってそれぞれ導通、非導通（以下、単にオン、オフという場合がある）が制御されることで、データ制御線１３０に出力する電圧を切り替える。これらのトランジスタは、ｐ型のＴＦＴである。以下、トランジスタといった場合には、特に明示のない限りｐ型のＴＦＴを示すものとする。なお、トランジスタはｎ型であってもよい。ｎ型トランジスタを用いた場合の構成は、第２実施形態で説明する。
【００３７】
［画素回路１００の構成］
図３は、本発明の第１実施形態に係る画素回路１００の構成を示す回路図である。画素回路１００は、２つのトランジスタＭ１、Ｍ２、および１つの容量素子Ｃｓｔを備える。また、画素回路１００には、発光素子として、寄生容量Ｃｅｌを有する発光ダイオードＥＬが備えられている。発光ダイオードＥＬはカソードがカソード電源１１０に接続され、カソード電圧ＥＬＶＳＳが入力される。
【００３８】
トランジスタＭ１のソースドレイン端子の一端子は発光ダイオードＥＬのアノードに接続され、他端子はデータ制御線１３０に接続されている。容量素子Ｃｓｔの一方の電極はトランジスタＭ１のゲート端子に接続され、他方の電極は容量制御線１５０に接続されている。以下の説明では、トランジスタＭ１のゲート端子と容量素子Ｃｓｔとが接続された部分を以下の説明ではノードＧという。トランジスタＭ１と発光ダイオードＥＬとが接続された部分をノードＮという。トランジスタＭ１のゲート端子に印加される電圧（ノードＧの電圧）をゲート電圧Ｖｇという。
【００３９】
トランジスタＭ２のソースドレイン端子の一端子はノードＧに接続され、他端子はノードＮに接続されている。トランジスタＭ２のゲート端子は、走査線１４０に接続されている。トランジスタＭ２がオンしているときには、ノードＮとノードＧとが接続されて、トランジスタＭ１がダイオード接続状態となる。
【００４０】
［動作］
図４は、本発明の第１実施形態に係る画素回路１００の駆動方法を示す図である。１垂直期間は、初期化期間、データプログラム（この例ではＶｔｈ補償が含まれる）期間、および発光期間を含む。初期化期間、およびデータプログラム期間は、発光ダイオードＥＬが発光しない期間であるため、非発光期間ともいう。なお、データプログラム期間は、図４、５の記載においては、（ｂ）データプログラム＋Ｖｔｈ補償と記載しているが、第１実施形態においては、データプログラム期間として省略して記載する。
【００４１】
初期化期間は、各画素回路１００に階調データ電圧を設定する前に、ゲート電圧Ｖｇを初期化する期間である。
【００４２】
データプログラム期間は、階調データ電圧が各画素回路１００のゲート電圧Ｖｇに設定される期間である。斜めの線として示したデータ書き込みタイミングは、走査信号ＳＣＡＮによって１行目からｎ行目まで所定の順番に選択される画素回路１００の行を時系列に示している。このタイミングにおいて各行の画素回路１００において、ノードＧに階調データ電圧が設定される。これにより、画像データに応じた各画素の発光ダイオードＥＬの発光強度が設定される。
【００４３】
発光期間は、各画素回路１００に設定された階調データ電圧に応じた強度で発光ダイオードＥＬを発光させる期間である。
【００４４】
図５は、本発明の第１実施形態に係る各信号のタイミングチャートである。データ制御信号ＤＴは、切替回路３０によりアノード電圧ＥＬＶＤＤ、初期化電圧Ｖｉｎｉｔ、および階調データ電圧Ｖｄａｔａのいずれかに切り替えられて供給される信号である。他の各信号（ＶＣＳＴ、ＥＬＶＳＳ、ＳＣＡＮ）については、ＨレベルとＬレベルとが切り替えらて供給される。なお、各信号のＨレベルの電圧およびＬレベルの電圧は、それぞれ他の信号と同じ電圧であっても異なる電圧であっても、後述する説明の動作が実現できる範囲であればよい。なお、この例では、トランジスタはＰ型であるため、そのトランジスタのゲート端子にＨレベルが入力された場合にはトランジスタのソースドレイン間がオフ（非導通）になり、Ｌレベルが入力された場合にはソースドレイン間がオン（導通）になる。
【００４５】
また、図５に示すタイミングチャートは一例であって、後述する説明の動作が実現できる範囲であれば、各信号の電圧レベルが変化するタイミングは、このタイミングチャートのとおりでなくてもよい。例えば、信号の電圧レベルが変化するタイミングが他の信号の電圧レベルが変化するタイミングと同じに記載されていたとしても、必ずしも同時でなくてもよい。また、ある信号の電圧レベルが変化するタイミングが、他の信号の電圧レベルが変化するタイミングより遅いものとして記載されていたとしても、早いものとして前後関係が逆転してもよい。
【００４６】
続いて、図５下部に記載した各期間（ａ）から（ｃ）の順に、画素回路１００の動作を図６〜図９を用いて説明する。なお、（ａ）の初期化期間においては、その期間のうち前側の部分である初期化期間１（ａ−１）と、その後の期間である初期化期間２（ａ−２）とに分けて説明する。
【００４７】
図６〜図９は、本発明の第１実施形態に係る画素回路１００の駆動の状態を示す図であり、それぞれ、期間（ａ−１）、（ａ−２）、（ｂ）、（ｃ）の状態を示している。まず、初期化期間１（ａ−１）（図６参照）においては、全ての走査線１４０における走査信号ＳＣＡＮがＬレベルとなり、トランジスタＭ２がオンとなる。また、全てのデータ制御線１３０におけるデータ制御信号ＤＴが初期化電圧Ｖｉｎｉｔとなる。一方、カソード電源１１０は、Ｈレベルとなる。このようにして発光ダイオードＥＬのカソード電圧をアノード電圧に近づける、またはカソード電圧がアノード電圧より高い電圧にして逆バイアス状態にすることによって、アノード−カソード間電圧が発光のしきい値よりも低くなるようにして非発光状態にする。
【００４８】
また、容量制御信号ＶＣＳＴがＨレベルからＬレベルに切り替わる。これにより、容量素子Ｃｓｔの容量結合の効果でゲート電圧Ｖｇが下がり、トランジスタＭ１が線形領域でオンになる。これにより、寄生容量Ｃｅｌおよび容量素子Ｃｓｔに蓄積されていた電荷がデータ制御線１３０に移動して放電される。これにより、ゲート電圧Ｖｇは、Ｖｉｎｉｔ−｜Ｖｔｈ｜になり、トランジスタＭ１はオフになる。以下、単にＶｔｈという場合は、トランジスタＭ１のしきい値を示す。
【００４９】
続いて、初期化期間２（ａ−２）（図７参照）においては、容量制御信号ＶＣＳＴがＬレベルからＨレベルに切り替わる。これによりゲート電圧Ｖｇが容量Ｃｓｔの容量結合の効果で上昇する。このとき、寄生容量ＣｅｌのノードＮ側の電圧が下がっているため、容量Ｃｓｔと寄生容量Ｃｅｌとの容量結合により、ゲート電圧Ｖｇは、初期化期間１（ａ−１）において電圧を下降させた量よりも少ない量で上昇することになる。このようにして、ゲート電圧Ｖｇは所定の電圧に初期化される。
【００５０】
所定の電圧は、「階調データ電圧の最も低い電圧−｜Ｖｔｈ｜」よりも低い電圧である。このように初期化して、データ制御信号ＤＴが階調データ電圧Ｖｄａｔａに切り替えられたときに、トランジスタＭ１がオンになるように設定される。
【００５１】
続いて、データプログラム期間（ｂ）（図８参照）においては、データ制御信号ＤＴは、階調データ電圧Ｖｄａｔａに切り替えられ、その階調データ電圧が書き込まれる期間において、対象となる画素回路１００の行における走査信号ＳＣＡＮがＬレベルに切り替えられる。これによって、トランジスタＭ１、Ｍ２はともにオンとなり、ゲート電圧Ｖｇは、Ｖｄａｔａ−｜Ｖｔｈ｜に設定（データプログラム）される。
【００５２】
続いて、発光期間（ｃ）（図９参照）においては、走査信号ＳＣＡＮが全ての画素回路１００においてＨレベルとなり、トランジスタＭ２がオフになる。また、カソード電源１１０はＬレベルに制御されて発光ダイオードＥＬが発光可能な状態となり、データ制御信号ＤＴは、アノード電圧ＥＬＶＤＤに切り替えられる。これによって、発光ダイオードＥＬに電流が供給されて発光する。このときの発光強度は、飽和領域で駆動するトランジスタＭ１を流れる電流量に依存し、これは、トランジスタＭ１のゲート電圧Ｖｇに依存する。このゲート電圧Ｖｇはデータプログラム期間（ｂ）においてＶｔｈに連動するように設定されているため、画素回路１００間でＶｔｈばらつきがあっても、このばらつきがトランジスタＭ１を流れる電流に与える影響を低減することができる。
【００５３】
以上の通り、本発明の第１実施形態に係る表示装置によれば、Ｖｔｈ補償を行っても従来技術と比較して１画素あたりのトランジスタの数を削減することが可能となる。したがって、高精細化、開口率向上などのレイアウト上の自由度が上がる。また、トランジスタの数が減ることで、製造上の観点から歩留まりの向上にもつながる。
【００５４】
また、初期化期間およびデータプログラム期間の非発光期間において、発光ダイオードＥＬが発光しないようにアノード電圧とカソード電圧との関係を設定しているため、黒浮きによる画質劣化を抑制し、高画質化が可能である。
【００５５】
＜第２実施形態＞
第２実施形態では、トランジスタにｎ型を用いた場合について、図１０、図１１を用いて、説明する。ｎ型のトランジスタは、例えば、アモルファスシリコンＴＦＴだけでなく、酸化物半導体ＴＦＴなどによっても形成することができる。
【００５６】
図１０は、本発明の第２実施形態に係る画素回路１００Ａの構成を示す回路図である。図３に示す第１実施形態に係る画素回路１００と比べ、トランジスタがｎ型で形成されていること、そのために、発光ダイオードＥＬのカソードがノードＮに接続され、アノードがアノード電極１１０Ａに接続されていることが異なっている。
【００５７】
図１１は、本発明の第２実施形態に係る各信号のタイミングチャートである。ｎ型トランジスタは、オンになるときにＨレベル、オフになるときにＬレベルという関係であるため、第１実施形態におけるタイミングチャートとは、ＨレベルとＬレベルとの関係、またデータ制御信号ＤＴの電圧関係が異なっている。なお、第２実施形態においては、カソード電圧ＥＬＶＳＳが切替回路に供給されてデータ制御信号ＤＴとして出力される。また、アノード電圧ＥＬＶＤＤがＨレベル、Ｌレベルに切り替えられることで非発光、発光の制御をすることも、第１実施形態とは異なっている。一方、第１実施形態と第２実施形態とは電圧関係が異なるだけであり、画素回路１００の動作については、同様であるため説明を省略する。
【００５８】
第２実施形態のようにｎ型トランジスタを用いた場合であっても、ｐ型トランジスタを用いた第１実施形態と同様の効果を得ることができる。なお、第２実施形態においては、第１実施形態の構成において、ｎ型トランジスタを適用した場合について説明したが、以下に説明する第３実施形態においても、ｎ型トランジスタを適用することができる。
【００５９】
＜第３実施形態＞
第３実施形態においては、第１実施形態における初期化期間とデータプログラム期間との間にＶｔｈ補償期間を有する。すなわち、第１実施形態においてＶｔｈ補償期間とデータプログラム期間とは同じ期間であったが、第３実施形態においては、さらにＶｔｈ補償期間を長くする構成である。
【００６０】
図１２は、本発明の第３実施形態に係る画素回路１００の駆動方法を示す図である。図１２に示すように初期化期間（ａ）の後に、Ｖｔｈ補償期間（ｂ−１）を設け、続いてデータプログラム期間（ｂ−２）が設けられている。データプログラム期間（ｂ−２）については、第１実施形態におけるデータプログラム期間（ｂ）に相当する。初期化期間（ａ）と発光期間（ｃ）とは、第１実施形態と同じである。
【００６１】
図１３は、本発明の第３実施形態に係る各信号のタイミングチャートである。第３実施形態においては、Ｖｔｈ補償期間（ｂ−１）において、データ制御信号ＤＴが補償電圧Ｖｓｕｓに切り替えられる点が、第１実施形態と異なっている。補償電圧Ｖｓｕｓは、階調データ電圧Ｖｄａｔａと初期化電圧Ｖｉｎｉｔとの間の電圧であり、階調データ電圧Ｖｄａｔａの取り得る最も低い電圧（最も初期化電圧Ｖｉｎｉｔ側の電圧）であることが望ましい。
【００６２】
図１４は、本発明の第３実施形態に係る切替回路３０Ｂの構成を示す回路図である。第１実施形態における切替回路３０に加えて、データ制御線１３０に供給される電圧を補償電圧Ｖｓｕｓに切り替えるためのトランジスタ３０４が設けられている。トランジスタ３０４は、制御信号Ｓ４でオン、オフが制御される。
【００６３】
図１５は、本発明の第３実施形態に係る画素回路１００の駆動の状態（期間（ｂ−１））を示す図である。Ｖｔｈ補償期間（ｂ−１）においては、全画素回路１００について、走査信号ＳＣＡＮがＬレベルとなり、トランジスタＭ２がオンになっている。そして、ゲート電圧Ｖｇは、Ｖｓｕｓ−｜Ｖｔｈ｜に設定される。その後、データプログラム期間（ｂ−２）（第１実施形態におけるデータプログラム期間（ｂ））に移行する。
【００６４】
第１実施形態においては、各画素回路１００においてＶｔｈ補償がされる期間は、データプログラム期間（ｂ）のうち、走査信号ＳＣＡＮがＬレベルになっている期間のみである。したがって、トランジスタの特性などの条件によっては、データプログラム期間においてゲート電圧Ｖｇが、Ｖｄａｔａ−｜Ｖｔｈ｜に至らない場合がある。この場合には、十分なばらつきの補正ができていないことになる。
【００６５】
一方、第３実施形態においては、Ｖｔｈ補償期間において、全画素回路１００の初期化処理後のゲート電圧Ｖｇを予め階調データ電圧Ｖｄａｔａに近づけておくことができる。したがって、データプログラム期間（ｂ−２）が短くても、よりＶｄａｔａ−｜Ｖｔｈ｜に近づけることができる。
【符号の説明】
【００６６】
１…電子機器、１０…表示装置、２０…データ線駆動回路、３０…切替回路、４０…走査線駆動回路、５０…容量線駆動回路、８０…制御部、９０…電源、１００…画素回路、１２０…データ出力線、１３０…データ制御線、１４０…走査線、１５０…容量制御線、３０１，３０２，３０３，３０４…トランジスタ
【図１】
2014215425.tif 000003
【図２】
2014215425.tif 000004
【図３】
2014215425.tif 000005
【図４】
2014215425.tif 000006
【図５】
2014215425.tif 000007
【図６】
2014215425.tif 000008
【図７】
2014215425.tif 000009
【図８】
2014215425.tif 000010
【図９】
2014215425.tif 000011
【図１０】
2014215425.tif 000012
【図１１】
2014215425.tif 000013
【図１２】
2014215425.tif 000014
【図１３】
2014215425.tif 000015
【図１４】
2014215425.tif 000016
【図１５】
2014215425.tif 000017