(57)【要約】      （修正有）【課題】テスト端子を設けることなく、テストモード投入が可能な、誤動作が少ないテストモード回路を備えた半導体装置を提供する。【解決手段】データ入力端子１０２とデータ出力端子１０３のデータをクロック１０１に同期して比較し、並行して、データ入力端子１０２からのシリアル信号を一時的に保持するデータレジスタ１０５を備え、データレジスタ１０５からのデータを命令デコーダ１０８が通常命令かテスト命令かの判別を行うことによって、テストモード投入の可否を制御するテスト回路を備える構成とした。【選択図】図１
2014215178.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号が入力されるクロック入力端子と、
命令データが入力される命令データ入力端子と、
データが入出力されるデータ出力端子と、
前記クロック信号に同期して前記データ入力端子から入力された前記命令データを一時的に保持する直列に接続された複数のデータレジスタと、
前記複数のデータレジスタの出力するデータが通常命令かテスト命令かを判別し、前記データがテスト命令の場合にテスト命令信号を出力する命令デコーダと、
前記クロック信号に同期して、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較し、その検出信号を出力する比較器と、
前記比較器の出力する検出信号をセット信号とするラッチ回路と、
前記ラッチ回路の出力する信号によって、前記テスト命令信号を出力するか否かを選択可能な論理回路と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記比較器は、前記クロック信号の立ち上がり時に、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較する、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記クロック信号の立ち下がり時に、前記データ入力端子に入力される命令データと前記データ出力端子のデータを比較する第二の比較器を備え、
前記ラッチ回路は、前記比較器の出力する検出信号と前記第二の比較器の出力する検出信号をセット信号とする、
ことを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト回路を有する半導体装置に関し、より詳しくは半導体装置をテストモードへの投入するためのテスト回路に関する。
【背景技術】
【０００２】
半導体装置の製造において、出荷テストの効率化は品質の維持や製造コストの削減に有効な技術である。テストの効率化の手法として、ユーザーに使用される機能とは別にテスト時のみに使用されるテストモード機能を備えているＩＣもある。テストモードでは内部ノード状態を出力する機能や、メモリＩＣを一括書き換えする機能など、ユーザーが必要とする機能以外の特別な機能を持たせることにより、テストの効率化を図る事ができる。このテストモード機能は、ユーザーによって使用されない状態で実現する手法が必要であり、誤ってテストモード投入されないような投入構成を考案する必要がある。テストモードへの投入方法としてテスト端子を用いてテストモード機能を実現する方法がある（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−６７１８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、テスト端子を追加する方法ではユーザーにとって不要な端子が増えてしまい、近年の小面積化傾向にそぐわない。
本発明は、上記課題に対し、テスト端子を増やすことなく、誤動作の少ないテストモードに投入方法について開示したものである。
【課題を解決するための手段】
【０００５】
本発明のテスト回路を有する半導体装置は、以下のような構成とした。
クロック信号に同期してデータ入力端子から入力された命令データを一時的に保持する，直列に接続された複数のデータレジスタと、複数のデータレジスタの出力するデータが通常命令かテスト命令かを判別し、データがテスト命令の場合にテスト命令信号を出力する命令デコーダと、クロック信号に同期して命令データとデータ出力端子のデータを比較し、その検出信号を出力する比較器と、比較器の出力する検出信号をセット信号とするラッチ回路と、ラッチ回路の出力する信号によってテスト命令信号を出力するか否かを選択可能な論理回路と、を備えた半導体装置。
【発明の効果】
【０００６】
本発明によれば、テスト回路を有する半導体装置は、テスト用の端子を設けることなく、誤動作が少なく、テストモード投入が可能となる。これにより端子数を減らす事ができ、半導体装置と実装上の省面積化が実現される。
【図面の簡単な説明】
【０００７】
【図１】本実施形態のテスト回路を備えた半導体装置の構成図である。
【図２】他の例のテスト回路を備えた半導体装置の構成図である。
【図３】半導体装置の通常時の動作を示す信号波形である。
【図４】本実施の形態のテスト回路によるテストモード投入時の信号波形である。
【図５】本実施の形態の他の例のテスト回路によるテストモード投入時の信号波形である。
【発明を実施するための形態】
【０００８】
図１は、本実施形態のテスト回路を備えた半導体装置の構成図である。
本実施形態の半導体装置の回路構成は、クロック入力端子１０１、データ入力端子１０２、データ出力端子１０３、データレジスタ１０４を複数備えたレジスタ群１０５、比較器１０６、ラッチ１０７、命令デコーダ１０８、出力バッファ１１２を備えている。
【０００９】
レジスタ群１０５は、直列に接続されたデータレジスタ１０４を備え、クロック入力端子１０１に入力されるクロックＳＣＫに同期してデータ入力端子１０２の命令データＳＤＩの値を一時的に保持、出力する。命令デコーダ１０８は、レジスタ群１０５の出力するデータの値から、あらかじめ定められた通常命令、及びテスト命令を判別する。比較器１０６は、クロックＳＣＫの立ち上がりに同期して、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較する。ラッチ１０７は、比較器１０６の出力信号ＭＩＯを入力してテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。データ出力端子１０３は、出力バッファ１１２を備えている。
【００１０】
本実施形態のテスト回路を備えた半導体装置の動作について説明する。
図３は、半導体装置の通常時の動作を示す信号波形である。
クロック入力端子１０１に、クロックＳＣＫが入力される。データ入力端子１０２に、クロックＳＣＫに同期した通常命令の命令データＳＤＩが入力される。命令データＳＤＩは、レジスタ群１０５から出力され、命令デコーダ１０８によって通常命令と判断される。そして、半導体装置は、通常命令に従ってその動作を決定する。
【００１１】
通常時の動作においては、データ入力端子１０２とデータ出力端子１０３は、互いに独立、または抵抗により接続されているため、半導体装置が命令を受信している状態においては、データ入力端子とデータ出力端子の値は一致、または不一致と一致を繰り返す。比較器１０６は、クロックＳＣＫの立ち上がりに同期して、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較し、データが一致した時に、出力信号ＭＩＯを例えばハイレベルにセットする。ラッチ１０７は、出力信号ＭＩＯによってセットされ、テスト命令信号１１１を出力しないように論理回路１１０へテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。
【００１２】
以上説明したように、通常時においては、データ入力端子１０２に入力された通常命令の命令データＳＤＩが命令デコーダ１０８でデコードされ、通常命令信号１０９として出力される。そして、論理回路１１０はテスト命令信号１１１を出力しないので、半導体装置は通常動作を維持する。
【００１３】
図４は、本実施の形態のテスト回路によるテストモード投入時の信号波形である。
半導体装置をテストモードに投入する場合は、クロックＳＣＫに同期したテスト命令の命令データＳＤＩをデータ入力端子１０２に入力し、かつ、クロックＳＣＫの立ち上がり時にテスト命令と不一致となるデータＳＤＯを、データ出力端子１０３に入力する。比較器１０６はデータ入力端子とデータ出力端子のデータを比較しているが、常に不一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。そして、命令デコーダ１０８は、命令データＳＤＩがテスト命令と判別すると論理回路１１０からテスト命令信号１１１を出力し、半導体装置をテストモードに投入することができる。
【００１４】
なお、本実施形態のテスト回路の比較器１０６は、命令データＳＤＩとデータＳＤＯを比較し、データが一致しない時に、出力信号ＭＩＯを例えばハイレベルにセットするように構成しても良い。その他の信号の論理も、機能を満足すれば、特に図３や図４に限定されるものではない。
【００１５】
図２は、他の例のテスト回路を備えた半導体装置の構成図である。
図２のテスト回路は、第二の比較器２０６を追加し、ラッチ１０７をラッチ２０７に変更した。
【００１６】
第二の比較器２０６は、クロックＳＣＫの立ち下がり時に、データ入力端子１０２の命令データＳＤＩとデータ出力端子１０３のデータＳＤＯを比較し、それらのデータが一致しない場合に出力信号ＭＩＯ２をハイレベルにセットする。ラッチ２０７は、比較器１０６の出力信号ＭＩＯ１と第二の比較器２０６の出力信号ＭＩＯ２を入力して、いずれかがハイレベルの場合にテスト命令ディスエーブル信号Ｄ＿ＴＥＳＴを出力する。
【００１７】
図５は、本実施の形態の他の例のテスト回路によるテストモード投入時の信号波形である。
半導体装置をテストモードに投入する場合は、クロックＳＣＫに同期したテスト命令をデータ入力端子１０２に入力し、かつ、クロックＳＣＫの立ち上がり時にテスト命令と不一致となり、クロックＳＣＫの立ち下がり時にテスト命令と一致となる、データＳＤＯをデータ出力端子１０３に入力する。比較器１０６は、データ入力端子とデータ出力端子のデータを比較しているが、常に不一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。比較器２０６は、データ入力端子とデータ出力端子のデータを比較しているが、常に一致の状態が継続しているため、テスト命令ディスエーブル信号Ｄ＿ＴＥＳＴは出力されない。従って、命令デコーダ１０８は、命令データＳＤＩがテスト命令と判別すると論理回路１１０からテスト命令信号１１１を出力し、半導体装置をテストモードに投入することができる。
【００１８】
本実施形態のテスト回路を備えた半導体装置によれば、さらに誤動作を少なくすることが出来る。
【００１９】
以上説明したように、本実施形態のテスト回路を備えた半導体装置によれば、半導体装置をテストモードに投入するために新たに端子を追加する必要がなく、さらにテストモード投入方法は誤動作の可能性が少なく信頼性が高い、半導体装置を提供することが出来る。
【００２０】
なお、本実施形態のテスト回路の比較器１０６と第二の比較器２０６が出力信号ＭＩＯ１と出力信号ＭＩＯ２をセットする条件や、その他の信号の論理は、機能を満足すれば、特に図５に限定されるものではない。
【符号の説明】
【００２１】
１０１  クロック入力端子
１０２  データ入力端子
１０３  データ出力端子
１０４  データレジスタ
１０５  レジスタ群
１０６  比較器
１０７  ラッチ
１０８  命令デコーダ
１０９  通常命令信号
１１０  論理回路
１１１  テスト命令信号
１１２  出力バッファ
２０６  第二の比較器
２０７  ラッチ
【図１】
2014215178.tif 000003
【図２】
2014215178.tif 000004
【図３】
2014215178.tif 000005
【図４】
2014215178.tif 000006
【図５】
2014215178.tif 000007