(57)【要約】【課題】半導体装置のＥＭ特性、ＴＤＤＢ特性、耐圧特性の向上を図ることで、半導体装置の信頼性を向上させる。【解決手段】配線を埋め込むポーラスＬｏｗ−ｋ膜である層間絶縁膜ＩＬ２を構成する下部絶縁層ＰＢ２中の空孔９の平均径を、上部絶縁層ＰＴ２中の空孔１０の平均径よりも小さくすることで、下部絶縁層ＰＢ２の弾性率を高める。また、配線溝ＷＤ２の側壁に露出する層間絶縁膜ＩＬ２の表面に、空孔１０よりも平均径が小さい空孔９を含む緻密な層である側壁絶縁層ＰＳ２を形成する。【選択図】図３
2014003257.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、第１膜および前記第１膜上に形成された第２膜を有する層間絶縁膜と、
前記層間絶縁膜の上面に形成された配線溝に埋め込まれた第１配線と、
前記第１配線の下の前記層間絶縁膜を貫通するビアホール内に形成され、前記第１配線の底面に接続されたビアと、
前記層間絶縁膜の下に形成され、前記ビアの底面に接続された第２配線と、
を有し、
前記第１膜中には複数の第１空孔が形成されており、
前記第２膜中には、前記複数の第１空孔よりも平均径が大きい複数の第２空孔が形成されている、半導体装置。
【請求項２】
前記第１膜は前記第２膜よりも誘電率が高い、請求項１記載の半導体装置。
【請求項３】
前記第１膜は前記第２膜よりも緻密である、請求項１記載の半導体装置。
【請求項４】
前記配線溝の底面は前記第１膜に達する位置に形成されている、請求項１記載の半導体装置。
【請求項５】
前記第１膜と前記第２配線との間には、ＳｉＣＮ膜および前記ＳｉＣＮ膜上に形成したＳｉＣＯ膜を含むバリア絶縁膜が形成されており、
前記ＳｉＣＯ膜は、前記第１膜よりも誘電率が高く、弾性率が低い膜である、請求項１記載の半導体装置。
【請求項６】
前記配線溝内に露出する前記第２膜の表面には、前記第２空孔よりも平均径が小さい複数の第３空孔を含み、前記第２膜よりも緻密な第３膜が形成されている、請求項１記載の半導体装置。
【請求項７】
前記第３膜は前記第２膜よりも誘電率が高い、請求項６記載の半導体装置。
【請求項８】
基板上に形成され、第１膜および前記第１膜上に形成された第２膜を有する第１層間絶縁膜と、
前記第１層間絶縁膜の上面に形成された複数の第１配線溝のそれぞれに埋め込まれた複数の第１配線と、
前記複数の第１配線の下の前記第１層間絶縁膜を貫通するビアホール内に形成され、前記複数の第１配線の底面に接続された複数のビアと、
前記第１層間絶縁膜の下に形成され、前記複数のビアの底面に接続された第２配線と、
を有し、
前記第１膜中には複数の第１空孔が形成されており、
前記第２膜中には、前記複数の第１空孔よりも平均径が大きい複数の第２空孔が形成されており、
前記複数のビア間には全て前記第１膜が形成されており、
前記第２配線の上面は前記第１膜により覆われている、半導体装置。
【請求項９】
前記第２配線は、前記第１層間絶縁膜の下に形成され、第４膜および前記第４膜上に形成された第５膜を有する第２層間絶縁膜の上面に形成された第２配線溝に埋め込まれており、
前記第４膜中には複数の第３空孔が形成されており、
前記第５膜中には、前記複数の第３空孔よりも平均径が大きい複数の第４空孔が形成されている、請求項８記載の半導体装置。
【請求項１０】
（ａ）基板上に、第２層間絶縁膜を形成する工程と、
（ｂ）前記第２層間絶縁膜の上面に第２配線溝を形成し、前記第２配線溝内に第２配線を埋め込んで形成する工程と、
（ｃ）ポロジェンを含む原料ガスを供給し、前記第２層間絶縁膜上に、前記第２配線を覆うように第１層間絶縁膜を形成する工程と、
（ｄ）ＵＶキュアを行うことにより、前記第１層間絶縁膜中からポロジェンを脱離する工程と、
（ｅ）前記（ｄ）工程の後、前記第１層間絶縁膜を貫通するビアホールを形成する工程と、
（ｆ）前記（ｄ）工程の後、前記第１層間絶縁膜の上面に第１配線溝を形成する工程と、
（ｇ）前記ビアホール内にビアを形成し、前記第１配線溝内に第１配線を埋め込んで形成する工程と、
を有し、
前記（ｃ）工程では、前記第１層間絶縁膜の形成工程中にポロジェンの流量を増加させることで、第１膜および前記第１膜よりもポロジェンを多く含む第２膜を有する前記第１層間絶縁膜を形成し、
前記（ｄ）工程では、ポロジェンの脱離により、前記第１膜中に複数の第１空孔を形成し、前記第２膜中に前記第１空孔よりも平均径が大きい複数の第２空孔を形成する、半導体装置の製造方法。
【請求項１１】
前記（ｆ）工程では、プラズマエッチングにより前記第１配線溝を形成することで、前記第１配線溝の側壁に、前記複数の第２空孔よりも平均径が小さい複数の第２空孔を含む第３膜を形成する、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第２配線は前記基板に沿う方向に延在しており、前記第１膜は前記第２配線の上面を覆っている、請求項１０記載の半導体装置の製造方法。
【請求項１３】
前記（ｇ）工程では、複数の前記第１配線および複数の前記ビアを形成し、
前記複数のビア間には全て前記第１膜が形成されている、請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記（ａ）工程は、
（ｃ１）ポロジェンを含む原料ガスを供給し、第２層間絶縁膜を形成する工程と、
（ｄ１）ＵＶキュアを行うことにより、前記第２層間絶縁膜中からポロジェンを脱離する工程と、
を有し、
前記（ｃ１）工程では、前記第２層間絶縁膜の形成工程中にポロジェンの流量を増加させることで、第４膜および前記第４膜よりもポロジェンを多く含む第５膜を有する前記第２層間絶縁膜を形成し、
前記（ｄ１）工程では、ポロジェンの脱離により、前記第４膜中に複数の第４空孔を形成し、前記第５膜中に前記第４空孔よりも平均径が大きい複数の第５空孔を形成する、請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、低い比誘電率膜を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
先端のシステムＬＳＩ（Large Scale Integration：大規模集積回路)においては、素子の微細化が進むにつれて、配線抵抗と配線の寄生容量との積に比例する配線遅延（ＲＣ（Resistance-Capacitance）遅延）の増大が問題となる。この問題への対策として、銅（Ｃｕ）を配線に用いることで配線抵抗を低減するとともに、比誘電率ｋが２．５以上３．１以下の低い比誘電率を有する絶縁膜（Ｌｏｗ−ｋ膜）を層間絶縁膜に用いることで寄生容量を低減する手法が盛んに取り入れられている。近年では、さらに比誘電率が低い材料として、Ｌｏｗ−ｋ膜中に空孔を導入したポーラスＬｏｗ−ｋ膜などが開発されている。
【０００３】
特許文献１（特開２０１０−１８２９４６号公報）には、空孔率が低い低空孔率領域である絶縁膜と、低空孔率領域よりも空孔率が高い高空孔率領域である絶縁膜とを有する膜に複数の配線溝を形成し、各配線溝内に銅配線を形成することが記載されている。ここでは、各配線間の絶縁膜中において、各配線溝の側壁の周辺部に低空孔率領域である絶縁膜が形成されていることが記載されており、当該絶縁膜中の、前記各配線溝の側壁の周辺部以外の領域は、比較的空孔密度が高い領域が形成されている。
【０００４】
特許文献２（特開２０１０−１７１０７２号公報）および特許文献３（特開２０１１−１０９０３６号公報）には、絶縁膜の成膜工程中に、ポロジェンの流量を増加させることで、絶縁膜内の単位体積当たりの空孔占有率を膜厚方向に変化させることが記載されている。特許文献３では、絶縁膜の膜厚方向における中央部で空孔径が特に大きくなることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１８２９４６号公報
【特許文献２】特開２０１０−１７１０７２号公報
【特許文献３】特開２０１１−１０９０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ポーラスＬｏｗ−ｋ膜を、配線、ビアなどを埋め込む層間絶縁膜に用いた場合に、ポーラスＬｏｗ−ｋ膜中の空孔の径を大きくすれば、絶縁膜の誘電率を低くし、配線の寄生容量を低減することができる。しかし、空孔径が大きくなると、プラグ（ビア）を含む配線のＥＭ（Electro Migration）寿命が短くなる問題が生じる虞がある。また、空孔径が大きくなると、ポーラスＬｏｗ−ｋ膜内に並んで配置された配線間の線間ＴＤＤＢ（Time Dependent Dielectric Breakdown：経時絶縁破壊）寿命が短くなる問題が生じる虞がある。
【０００７】
特に、ポーラスＬｏｗ−ｋ膜中の下部の層の空孔の径が大きくなった場合、ポーラスＬｏｗ−ｋ膜の上面に形成された配線溝内の配線と、その下層の配線とを接続するビア（接続部材）であって、ポーラスＬｏｗ−ｋ膜に埋め込まれたビアのＥＭ特性およびＴＤＤＢ特性が顕著に劣化する。このように、ポーラスＬｏｗ−ｋ膜のビアのＥＭ特性およびＴＤＤＢ特性の劣化が生じると、半導体装置の信頼性が低下する。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
一実施の形態である半導体装置は、ポーラスＬｏｗ−ｋ膜である層間絶縁膜を、複数の空孔を含む第１膜と、前記第１膜上に形成され、前記複数の空孔よりも大きい平均径の複数の空孔を含む第２膜とからなる２層構造とし、この層間絶縁膜に配線およびビアを埋め込んで形成するものである。
【００１１】
また、他の実施の形態である半導体装置の製造方法は、ポーラスＬｏｗ−ｋ膜である層間絶縁膜を形成する成膜工程中に原料ガスと共に供給するポロジェンの流量を増加させ、その後前記層間絶縁膜内からポロジェンを脱離させるものである。これにより、前記層間絶縁膜を複数の空孔を含む第１膜と、前記第１膜上に形成され、前記複数の空孔よりも大きい平均径の複数の空孔を含む第２膜とからなる２層構造とし、この層間絶縁膜に配線およびビアを埋め込んで形成する。
【発明の効果】
【００１２】
本願において開示される一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態である半導体装置を示す断面図である。
【図２】図１に示す半導体装置の一部を示す拡大断面図である。
【図３】図２に示す半導体装置の一部を示す拡大断面図である。
【図４】本発明の実施の形態である半導体装置の製造方法を示す断面図である。
【図５】図４に続く半導体装置の製造方法を示す断面図である。
【図６】図５に続く半導体装置の製造方法を示す断面図である。
【図７】図６に続く半導体装置の製造方法を示す断面図である。
【図８】図７に続く半導体装置の製造方法を示す断面図である。
【図９】図８に続く半導体装置の製造方法を示す断面図である。
【図１０】図９に続く半導体装置の製造方法を示す断面図である。
【図１１】図１０に続く半導体装置の製造方法を示す断面図である。
【図１２】図１１に続く半導体装置の製造方法を示す断面図である。
【図１３】図１２を用いて説明した工程を具体的に説明する拡大断面図である。
【図１４】図１２を用いて説明した工程を具体的に説明する拡大断面図である。
【図１５】図１２に続く半導体装置の製造方法を示す断面図である。
【図１６】図１５に続く半導体装置の製造方法を示す断面図である。
【図１７】図１６に続く半導体装置の製造方法を示す断面図である。
【図１８】図１７に続く半導体装置の製造方法を示す断面図である。
【図１９】図１８に続く半導体装置の製造方法を示す断面図である。
【図２０】図１９を用いて説明した製造工程を具体的に説明する拡大断面図である。
【図２１】図１９に続く半導体装置の製造方法を示す断面図である。
【図２２】図２１に続く半導体装置の製造方法を示す断面図である。
【図２３】図２２に続く半導体装置の製造方法を示す断面図である。
【図２４】図２３に続く半導体装置の製造方法を示す断面図である。
【図２５】図２４に続く半導体装置の製造方法を示す断面図である。
【図２６】図２５に続く半導体装置の製造方法を示す断面図である。
【図２７】図２６に続く半導体装置の製造方法を示す断面図である。
【図２８】図２７に続く半導体装置の製造方法を示す断面図である。
【図２９】図２８に続く半導体装置の製造方法を示す断面図である。
【図３０】図２９に続く半導体装置の製造方法を示す断面図である。
【図３１】図３０に続く半導体装置の製造方法を示す断面図である。
【図３２】図３１に続く半導体装置の製造方法を示す断面図である。
【図３３】図３２に続く半導体装置の製造方法を示す断面図である。
【図３４】図３３に続く半導体装置の製造方法を示す断面図である。
【図３５】図３４に続く半導体装置の製造方法を示す断面図である。
【図３６】ポロジェン流量とＥＭ寿命との関係を示すグラフである。
【図３７】ポロジェン流量と配線間耐圧との関係を示すグラフである。
【図３８】ポロジェン流量と線間ＴＤＤＢ寿命との関係を示すグラフである。
【図３９】ポロジェン流量とＥＭ寿命との関係を示すグラフである。
【図４０】ポロジェン流量と配線間耐圧との関係を示すグラフである。
【図４１】ポロジェン流量と線間ＴＤＤＢ寿命との関係を示すグラフである。
【図４２】ポロジェン流量と層間絶縁膜の容量との関係を示すグラフである。
【図４３】層間絶縁膜の分子構造図である。
【図４４】層間絶縁膜の分子構造図である。
【図４５】比較例として示す半導体装置の断面図である。
【図４６】比較例として示す半導体装置の断面図である。
【図４７】比較例として示す半導体装置の断面図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
本実施の形態の半導体装置は、半導体基板上の半導体素子などに電気的に接続された上層配線および接続ビアなどが埋め込まれた層間絶縁膜を、ポーラスＬｏｗ−ｋ膜により形成し、当該層間絶縁膜中に含まれる複数の空孔の径を制御するものである。以下に、本実施の形態による半導体装置の一例を、図１を用いて説明する。図１は半導体基板上に電界効果トランジスタであるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、ＭＩＳＦＥＴ上に形成された複数の配線層とを有する半導体装置の一部を示す断面図である。
【００１６】
図１に示すように、シリコン単結晶からなる半導体基板１Ｓ上に複数のＭＩＳＦＥＴＱｎが形成されている。複数のＭＩＳＦＥＴＱｎは、素子分離領域で分離された活性領域に形成されており、例えば、以下に示す構成をしている。具体的には、素子分離領域で分離された活性領域にはウェルが形成されており、このウェル上にＭＩＳＦＥＴＱｎが形成されている。ＭＩＳＦＥＴＱｎは、半導体基板１Ｓの主面上に、例えば、酸化シリコン膜からなるゲート絶縁膜を有し、このゲート絶縁膜上にポリシリコン膜と、このポリシリコン膜上に設けられたシリサイド膜（ニッケルシリサイド膜など）の積層膜とからなるゲート電極を有している。なお、図１にはシリサイド膜を示していない。
【００１７】
ゲート電極の両側の側壁には、例えば、酸化シリコン膜からなるサイドウォールが形成されており、このサイドウォール下の半導体基板内に、浅い不純物拡散領域が、ゲート電極に整合して形成されている。そして、浅い不純物拡散領域の外側に、深い不純物拡散領域が、サイドウォールに整合して形成されている。一対の浅い不純物拡散領域と一対の深い不純物拡散領域によって、それぞれＭＩＳＦＥＴＱｎのソース領域とドレイン領域が形成されている。以上のようにして半導体基板１Ｓ上にゲート電極およびソース・ドレイン領域を有するＭＩＳＦＥＴＱｎが形成されている。
【００１８】
続いて、図１に示すように、複数のＭＩＳＦＥＴＱｎを形成した半導体基板１Ｓ上にはコンタクト層間絶縁膜ＣＩＬが形成されている。このコンタクト層間絶縁膜ＣＩＬは、例えば、オゾンとＴＥＯＳ（Tetra Ethyl Ortho Silicate）とを原料に使用した熱ＣＶＤ法により形成されるオゾンＴＥＯＳ膜（酸化シリコン膜）と、このオゾンＴＥＯＳ膜上に設けられたＴＥＯＳを原料に使用したプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜（酸化シリコン膜）との積層膜から形成されている。
【００１９】
そして、このコンタクト層間絶縁膜ＣＩＬを貫通してＭＩＳＦＥＴＱｎのソース領域またはドレイン領域などに達する複数のプラグＰＬＧ１が形成されている。プラグＰＬＧ１は、例えば、チタン／窒化チタン膜（以下、チタン／窒化チタン膜はチタンとこのチタン上に設けられた窒化チタンで形成される膜を示す）よりなるバリア導体膜と、このバリア導体膜上に形成されたタングステン膜とをコンタクトホールに埋め込むことにより形成されている。
【００２０】
チタン／窒化チタン膜は、タングステン膜を構成するタングステンがシリコン中へ拡散することを防止するために設けられている膜であり、このタングステン膜が構成される際のＷＦ６（フッ化タングステン）を還元処理するＣＶＤ法において、フッ素アタックがコンタクト層間絶縁膜ＣＩＬや半導体基板１Ｓになされてダメージを与えることを防ぐためのものである。なお、コンタクト層間絶縁膜ＣＩＬは、酸化シリコン膜（ＳｉＯ２膜）、ＳｉＯＦ膜、あるいは、窒化シリコン膜のいずれかの膜により形成されていてもよい。
【００２１】
次に、コンタクト層間絶縁膜ＣＩＬ上には複数の第１層配線Ｌ１が形成されている。具体的に、第１層配線Ｌ１は、プラグＰＬＧ１を形成したコンタクト層間絶縁膜ＣＩＬ上に形成された層間絶縁膜ＩＬ１に埋め込まれるように形成されており、第１層配線Ｌ１は層間絶縁膜ＩＬ１と接して形成されている。
【００２２】
層間絶縁膜ＩＬ１は、例えば半導体基板１Ｓの上層に形成されたパッシベーション膜ＰＡＳよりも比誘電率が低いＬｏｗ−ｋ膜により構成されており、例えば、ＳｉＯＣ膜から構成されている。つまり、層間絶縁膜ＩＬ１を貫通して底部でプラグＰＬＧ１が露出する配線溝に銅を主体とする膜（以下、銅膜と記載する）を埋め込むことにより、第１層配線Ｌ１が形成されている。ここで、第１層配線Ｌ１および第１層配線Ｌ１と同層の層間絶縁膜ＩＬ１を含む層は、本明細書で第１ファイン層と呼ぶこともある。
【００２３】
続いて、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１上には、層間絶縁膜ＩＬ２および層間絶縁膜ＩＬ２と接する複数の第２層配線Ｌ２が形成されている。具体的には、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１上にバリア絶縁膜ＢＩ１が形成され、バリア絶縁膜ＢＩ１上に層間絶縁膜ＩＬ２が形成されている。バリア絶縁膜ＢＩ１は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜からなり、層間絶縁膜ＩＬ２は、例えば、内部に複数の空孔を有するＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ１を構成する前記ＳｉＣＮ膜および前記ＳｉＣＯ膜のそれぞれの膜厚は１０〜２０ｎｍ程度であり、前記ＳｉＣＯ膜の誘電率は例えば４である。
【００２４】
ここで、本実施の形態の半導体装置の特徴として、層間絶縁膜ＩＬ２内に含まれる空孔の大きさ（径）は、層間絶縁膜ＩＬ２内の上部と下部とで異なる。層間絶縁膜ＩＬ２内の空孔の大きさ（径）に関しては、後に図３を用いて詳しく述べる。
【００２５】
バリア絶縁膜ＢＩ１および層間絶縁膜ＩＬ２には、ダマシン配線である複数の第２層配線Ｌ２および複数のプラグ（ビア）ＰＬＧ２が埋め込まれるように形成されている。第２層配線Ｌ２は、プラグＰＬＧ２を介して第１層配線Ｌ１と電気的に接続されている。第２層配線Ｌ２およびプラグＰＬＧ２は、例えば、銅を主体とする金属膜から形成されている。バリア絶縁膜は銅を主体とする金属配線（例えば第１層配線Ｌ１）と層間絶縁膜（例えば層間絶縁膜ＩＬ２）との間に形成され、前記金属配線中の金属イオンが前記層間絶縁膜中に拡散することを防ぐ機能を有する膜である。
【００２６】
そして、第２層配線Ｌ２と同様にして、第２層配線Ｌ２上に第３層配線Ｌ３〜第５層配線Ｌ５が形成されている。第３層配線Ｌ３〜第５層配線Ｌ５のそれぞれは、層間絶縁膜ＩＬ３〜ＩＬ５のそれぞれと接して形成されている。具体的に、層間絶縁膜ＩＬ２上および第２層配線Ｌ２上には層間絶縁膜ＩＬ２および第２層配線Ｌ２と接してバリア絶縁膜ＢＩ２が形成され、バリア絶縁膜ＢＩ２上に層間絶縁膜ＩＬ３が形成されており、第２層配線Ｌ２および層間絶縁膜ＩＬ２のそれぞれの上面はバリア絶縁膜ＢＩ２と接している。
【００２７】
バリア絶縁膜ＢＩ２は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜から形成されている。層間絶縁膜ＩＬ３は、例えば、層間絶縁膜ＩＬ２と同様に空孔を有するＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ２および層間絶縁膜ＩＬ３には、第３層配線Ｌ３およびプラグ（ビア）ＰＬＧ３が埋め込まれるように形成されている。第３層配線Ｌ３は、プラグＰＬＧ３を介して第２層配線Ｌ２と電気的に接続されている。第３層配線Ｌ３およびプラグＰＬＧ３は、例えば、銅膜から形成されている。
【００２８】
ここで、層間絶縁膜ＩＬ２などを構成するＳｉＯＣ膜と、バリア絶縁膜ＢＩ２などを構成するＳｉＣＯ膜とは異なるものである。具体的には、層間絶縁膜ＩＬ２などを構成するＳｉＯＣ膜中には空孔を形成しているが、ＳｉＣＯ膜中には空孔を形成していない。したがって、ＳｉＯＣ膜は誘電率が２．４５〜３．０程度であるのに対し、ＳｉＣＯ膜の誘電率は４程度であり、ＳｉＯＣ膜より高い。また、ＳｉＯＣ膜に比べ、ＳｉＣＯ膜は緻密で硬い膜質を有しており、ヤング率が高いため、弾性率は低い。
【００２９】
また、ＳｉＯＣ膜は、その分子を構成するメチル基（ＣＨ３）にしか炭素（Ｃ）を有していない。これに対しＳｉＣＯ膜は、メチル基（ＣＨ３）以外にもシリコン（Ｓｉ）と炭素（Ｃ）とが結合している割合がＳｉＯＣ膜よりも高く、ＳｉＣの形で炭素（Ｃ）を含んでいるため、ＳｉＯＣ膜よりも炭素（Ｃ）の含有量が多い。ただし、ＳｉＣＯ膜はＳｉＯＣ膜よりもメチル基（ＣＨ３）の含有量は少ない。したがって、本実施の形態における、内部の空孔径が小さく、弾性率が高い下部絶縁層ＰＢ２と、バリア導体膜を構成するＳｉＣＯ膜とは異なるものである。
【００３０】
次に、層間絶縁膜ＩＬ３上および第３層配線Ｌ３上には層間絶縁膜ＩＬ３および第３層配線Ｌ３と接してバリア絶縁膜ＢＩ３が形成され、バリア絶縁膜ＢＩ３上に層間絶縁膜ＩＬ４が形成されている。バリア絶縁膜ＢＩ３は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜から形成されており、層間絶縁膜ＩＬ４は、例えば、空孔を有するＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ３および層間絶縁膜ＩＬ４には、第４層配線Ｌ４およびプラグ（ビア）ＰＬＧ４が埋め込まれるように形成されている。第４層配線Ｌ４は、プラグＰＬＧ４を介して第３層配線Ｌ３と電気的に接続されている。第４層配線Ｌ４およびプラグＰＬＧ４は、例えば、銅膜から形成されている。
【００３１】
さらに、層間絶縁膜ＩＬ４上および第４層配線Ｌ４上には層間絶縁膜ＩＬ４および第４層配線Ｌ４と接してバリア絶縁膜ＢＩ４が形成され、バリア絶縁膜ＢＩ４上に層間絶縁膜ＩＬ５が形成されている。バリア絶縁膜ＢＩ４は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜から形成されており、層間絶縁膜ＩＬ５は、例えば、空孔を有するＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ４および層間絶縁膜ＩＬ５には、第５層配線Ｌ５およびプラグ（ビア）ＰＬＧ５が埋め込まれるように形成されている。
【００３２】
第５層配線Ｌ５は、プラグＰＬＧ５を介して第４層配線Ｌ４と電気的に接続されている。第５層配線Ｌ５およびプラグＰＬＧ５は、例えば、銅膜から形成されている。ここで、第２層配線Ｌ２〜第５層配線Ｌ５およびそれらの同層に形成された層間絶縁膜ＩＬ２〜ＩＬ５をまとめて、本明細書では第２ファイン層と呼ぶこともある。第２ファイン層である層間絶縁膜ＩＬ２〜ＩＬ５内には、それぞれ複数の配線が形成されている。
【００３３】
続いて、層間絶縁膜ＩＬ５上および第５層配線Ｌ５上には層間絶縁膜ＩＬ５および第５層配線Ｌ５と接してバリア絶縁膜ＢＩ５が形成され、バリア絶縁膜ＢＩ５上に層間絶縁膜ＩＬ６が形成されている。バリア絶縁膜ＢＩ５は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜から形成されており、層間絶縁膜ＩＬ６は、例えば、ＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ５、層間絶縁膜ＩＬ６には、第６層配線Ｌ６およびプラグ（ビア）ＰＬＧ６が埋め込まれるように形成されている。第６層配線Ｌ６は、プラグＰＬＧ６を介して第５層配線Ｌ５と電気的に接続されている。この第６層配線Ｌ６およびプラグＰＬＧ６は、例えば、銅膜から形成されている。
【００３４】
次に、層間絶縁膜ＩＬ６上にバリア絶縁膜ＢＩ６が形成され、バリア絶縁膜ＢＩ６上に層間絶縁膜ＩＬ７が形成されている。バリア絶縁膜ＢＩ６は、例えば、ＳｉＣＮ膜と、前記ＳｉＣＮ膜上に設けられたＳｉＣＯ膜との積層膜から形成されており、層間絶縁膜ＩＬ７は、例えばＳｉＯＣ膜から形成されている。バリア絶縁膜ＢＩ６、層間絶縁膜ＩＬ７には、第７層配線Ｌ７およびプラグ（ビア）ＰＬＧ７が埋め込まれるように形成されている。第７層配線Ｌ７は、プラグＰＬＧ７を介して第６層配線Ｌ６と電気的に接続されている。第７層配線Ｌ７およびプラグＰＬＧ７は、例えば、銅膜から形成されている。ここで、第６層配線Ｌ６と第７層配線Ｌ７をまとめて、本明細書ではセミグローバル層と呼ぶこともある。
【００３５】
さらに、層間絶縁膜ＩＬ７上にバリア絶縁膜ＢＩ７ａが形成され、バリア絶縁膜ＢＩ７ａ上に層間絶縁膜ＩＬ８ａが形成されている。そして、層間絶縁膜ＩＬ８ａ上にエッチングストップ絶縁膜ＢＩ７ｂが形成され、このエッチングストップ絶縁膜ＢＩ７ｂ上に層間絶縁膜ＩＬ８ｂが形成されている。バリア絶縁膜ＢＩ７ａは、例えば、ＳｉＣＮ膜およびＳｉＣＯ膜の積層膜から形成されており、エッチングストップ絶縁膜ＢＩ７ｂは、例えば、ＳｉＣＮ膜、ＳｉＣ膜、または、ＳｉＮ膜のうちのいずれか１つから形成されている。
【００３６】
層間絶縁膜ＩＬ８ａおよび層間絶縁膜ＩＬ８ｂは、例えば、酸化シリコン膜（ＳｉＯ２膜）、ＳｉＯＦ膜、ＴＥＯＳ膜から形成されている。バリア絶縁膜ＢＩ７ａおよび層間絶縁膜ＩＬ８ａには、プラグ（ビア）ＰＬＧ８が埋め込まれるように形成されており、エッチングストップ絶縁膜ＢＩ７ｂおよび層間絶縁膜ＩＬ８ｂには、第８層配線Ｌ８が埋め込まれるように形成されている。第８層配線Ｌ８は、プラグＰＬＧ８を介して第７層配線Ｌ７と電気的に接続されている。第８層配線Ｌ８およびプラグＰＬＧ８は、例えば、銅膜から形成されている。ここで、第８層配線Ｌ８を本明細書ではグローバル層と呼ぶこともある。
【００３７】
続いて、層間絶縁膜ＩＬ８ｂ上にバリア絶縁膜ＢＩ８が形成され、バリア絶縁膜ＢＩ８上に層間絶縁膜ＩＬ９が形成されている。バリア絶縁膜ＢＩ８は、例えば、ＳｉＣＮ膜およびＳｉＣＯ膜の積層膜から形成されている。層間絶縁膜ＩＬ９は、例えば、酸化シリコン膜（ＳｉＯ２膜）、ＳｉＯＦ膜、ＴＥＯＳ膜から形成されている。バリア絶縁膜ＢＩ８および層間絶縁膜ＩＬ９には、プラグＰＬＧ９が埋め込まれるように形成されている。そして、層間絶縁膜ＩＬ９上には第９層配線Ｌ９が形成されている。第９層配線Ｌ９は、プラグＰＬＧ９を介して第８層配線Ｌ８と電気的に接続されている。プラグＰＬＧ９と第９層配線Ｌ９は、例えば、アルミニウム膜から形成されている。
【００３８】
第９層配線Ｌ９上には、表面保護膜となるパッシベーション膜ＰＡＳが形成されており、このパッシベーション膜ＰＡＳに形成された開口部から第９層配線Ｌ９の一部が露出している。この第９層配線Ｌ９のうち露出している領域がパッドＰＤとなる。パッシベーション膜ＰＡＳは、半導体装置を不純物の侵入から保護する機能を有し、例えば、酸化シリコン膜とこの酸化シリコン膜上に設けられた窒化シリコン膜から形成されている。
【００３９】
そして、パッシベーション膜ＰＡＳ上にはポリイミド膜ＰＩが形成されている。このポリイミド膜ＰＩもパッドＰＤの形成されている領域を開口している。パッドＰＤは、図１に示す半導体装置を含む半導体チップの電極となる領域であり、前記半導体チップがマウントされるパッケージ内において他の導電部材と金属ワイヤなどを介して電気的に接続される領域である。
【００４０】
バリア絶縁膜ＢＩ１〜ＢＩ６、ＢＩ７ａ、ＢＩ８は、それぞれのバリア絶縁膜の下面に接する銅膜内のＣｕ（銅）がそれぞれのバリア絶縁膜上の層間絶縁膜などに拡散することを防ぐ働きを有するライナー膜であり、それぞれのバリア絶縁膜上の層間絶縁膜にビアホールを形成する際のエッチングストッパ膜としても機能する。
【００４１】
次に、図１に示す複数の第１層配線Ｌ１、複数の第２層配線Ｌ２および複数の第３層配線Ｌ３を含む第１、第２、第３の配線層を拡大した断面図を図２に示す。図２には、第１ファイン層である第１層配線Ｌ１と、この第１層配線Ｌ１上に形成されている第２ファイン層である第２層配線Ｌ２、第３層配線Ｌ３を示している。図２において、第１層配線Ｌ１は、例えば、ＳｉＯＣ膜からなる層間絶縁膜ＩＬ１を貫く配線溝ＷＤ１内に形成されている。
【００４２】
具体的に、第１層配線Ｌ１は、配線溝ＷＤ１の側壁および底面に形成されたタンタル／窒化タンタル膜（以下タンタル／窒化タンタル膜は、窒化タンタルとこの窒化タンタル上に形成されたタンタルで構成された膜を示す）またはチタン／窒化チタン膜などからなるバリア導体膜ＢＭ１と、このバリア導体膜ＢＭ１上に形成され、配線溝を埋め込むように形成された銅膜Ｃｕ１から構成されている。
【００４３】
このように層間絶縁膜ＩＬ１に形成された複数の配線溝ＷＤ１に直接銅膜を形成せずにバリア導体膜ＢＭ１を形成しているのは、銅膜を構成する銅が熱処理などによって半導体基板１Ｓを構成するシリコンまたは層間絶縁膜ＩＬ１などの層間絶縁膜へ拡散することを防止するためである。銅原子のシリコンへの拡散定数は比較的大きいので、層間絶縁膜に拡散した銅原子は容易に半導体基板１Ｓを構成するシリコン中へも拡散する。この場合、半導体基板１ＳにはＭＩＳＦＥＴＱｎなどの半導体素子が形成されており、これらの形成領域に銅原子が拡散すると耐圧不良などに代表される半導体素子の特性劣化を引き起こす。
【００４４】
すなわち、層間絶縁膜へ銅原子は高い拡散定数で拡散するために、線間ＴＤＤＢ特性の劣化を引き起こす。このことから、第１層配線を構成する銅膜から銅原子が拡散しないようにバリア導体膜ＢＭ１が設けられている。つまり、バリア導体膜ＢＭ１は、銅原子の拡散を防止する機能を有する膜である。なお、バリア導体膜の部材としては、チタンまたはタンタルの他に、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）またはそれらの化合物などを用いてもよい。線間ＴＤＤＢ特性とは、酸化膜（本実施の形態の図１に示す層間絶縁膜ＩＬ２〜ＩＬ５に相当）に電圧を継続的に印加したとき、時間が経つにつれて前記酸化膜の破壊の割合が増加する性質のことを言う。以下では、線間ＴＤＤＢ特性のことを、単にＴＤＤＢ特性という場合がある。また、線間ＴＤＤＢによる絶縁破壊が顕著になるまでの時間を、ＴＤＤＢ寿命と呼ぶ。
【００４５】
また、図２に示すように、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１上にバリア絶縁膜ＢＩ１が形成されており、バリア絶縁膜ＢＩ１上に層間絶縁膜ＩＬ２が形成されている。このとき、バリア絶縁膜ＢＩ１は、ＳｉＣＮ膜およびＳｉＣＯ膜の積層膜から構成されており、層間絶縁膜ＩＬ２は、例えば、内部に複数の空孔を有するＳｉＯＣ膜から構成されている。層間絶縁膜ＩＬ２の途中深さまで達する配線溝ＷＤ２内、および、バリア絶縁膜ＢＩ１と層間絶縁膜ＩＬ２とを貫通して第１層配線Ｌ１の上面に達するビアホールＶ１内には、それぞれ第２層配線Ｌ２およびプラグＰＬＧ２が埋め込まれている。
【００４６】
層間絶縁膜ＩＬ２と同様に、バリア絶縁膜ＢＩ２上に層間絶縁膜ＩＬ３が形成されている。このとき、バリア絶縁膜ＢＩ２は、ＳｉＣＮ膜およびＳｉＣＯ膜の積層膜から構成されており、層間絶縁膜ＩＬ３は、例えば、内部に複数の空孔を有するＳｉＯＣ膜から構成されている。層間絶縁膜ＩＬ３の途中深さまで達する配線溝ＷＤ３内、および、バリア絶縁膜ＢＩ２と層間絶縁膜ＩＬ３とを貫通して第２層配線Ｌ２の上面に達するビアホールＶ２内には、それぞれ第３層配線Ｌ３およびプラグＰＬＧ３が埋め込まれている。層間絶縁膜ＩＬ３および第３層配線Ｌ３のそれぞれの上面を覆うように、バリア絶縁膜ＢＩ３が形成されている。
【００４７】
ここで、層間絶縁膜ＩＬ２は、その内部において、バリア絶縁膜ＢＩ１上に形成された下部絶縁層（第１絶縁層）ＰＢ２と、上部絶縁層（第２絶縁層）ＰＴ２と、側壁絶縁層ＰＳ２とを含んでいる。下部絶縁層ＰＢ２は層間絶縁膜ＩＬ２の下面の全面に形成され、バリア絶縁膜ＢＩ１の上面および第１層配線Ｌ１の一部の上面を覆っている。上部絶縁層ＰＴ２は、下部絶縁層ＰＢ２の上面を覆うように、下部絶縁層ＰＢ２上に形成されており、層間絶縁膜ＩＬ２の上面の全面に形成されている。
【００４８】
つまり、層間絶縁膜ＩＬ２は下部絶縁層ＰＢ２と、その上の上部絶縁層ＰＴ２とを含む２層構造を有している。側壁絶縁層ＰＳ２は、下部絶縁層ＰＢ２上であって、上部絶縁層ＰＴ２と第２層配線Ｌ２との間の領域に形成されている。したがって、配線溝ＷＤ２およびビアホールＶ１からなる貫通孔は、側壁絶縁層ＰＳ２、下部絶縁層ＰＢ２、上部絶縁層ＰＴ２およびバリア絶縁膜ＢＩ１を貫くように形成されている。よって、側壁絶縁層ＰＳ２は配線溝ＷＤ２の側壁に露出するように形成されており、配線溝ＷＤ２の底面およびビアホールＶ１の側壁には、下部絶縁層ＰＢ２が露出している。
【００４９】
下部絶縁層ＰＢ２は、ビアホールＶ１と同じ高さの領域に形成されている。言い換えれば、下部絶縁層ＰＢ２は、隣り合う複数のプラグＰＬＧ２同士の間に形成されている。上部絶縁層ＰＴ２は下部絶縁層ＰＢ２上に形成されており、隣り合う第２層配線Ｌ２同士の間に形成されている。つまり、第２層配線Ｌ２の下面より上に上部絶縁層ＰＴ２が形成され、第２層配線Ｌ２の下面より下に下部絶縁層ＰＢ２が形成されている。したがって、下部絶縁層ＰＢ２は層間絶縁膜ＩＬ２の下面に露出し、上部絶縁層ＰＴ２は層間絶縁膜ＩＬ２の上面に露出している。
【００５０】
ただし、下部絶縁層ＰＢ２と上部絶縁層ＰＴ２との界面は、必ずしも第２層配線Ｌ２の下面、すなわち、第２層配線Ｌ２とプラグＰＬＧ２との界面と同じ高さである必要はない。図２に示すように、下部絶縁層ＰＢ２と上部絶縁層ＰＴ２との界面が、第２層配線Ｌ２の下面よりも上に位置していてもよい。このように、配線溝ＷＤ２の底面が下部絶縁層ＰＢ２の上面に達していれば、層間絶縁膜ＩＬ２に接する領域のプラグＰＬＧ２の側壁は全て下部絶縁層ＰＢ２により覆われることになる。これにより、後述するように、プラグＰＬＧ２におけるＥＭ特性、ＴＤＤＢ特性および耐圧特性を向上させる効果が得られ、半導体装置の信頼性を向上することができる。
【００５１】
上記した構造と同様に、層間絶縁膜ＩＬ３は、下部絶縁層ＰＢ３と、その上に形成された上部絶縁層ＰＴ３と、配線溝ＷＤ３の側壁に形成された側壁絶縁層ＰＳ３とを有している。下部絶縁層ＰＢ２、ＰＢ３、上部絶縁層ＰＴ２、ＰＴ３、側壁絶縁層ＰＳ２およびＰＳ３はいずれもその中に空孔を有している。側壁絶縁層ＰＳ２およびＰＳ３は、上部絶縁層ＰＴ２およびＰＴ３の側壁の領域の絶縁膜をプラズマ処理することにより緻密化し、これにより内部の空孔を小さくし、上部絶縁層ＰＴ２およびＰＴ３よりも絶縁層の硬度を高めた層である。
【００５２】
ここで、本願でいう「緻密」とは、比較対象の膜に比べて膜を構成する材料が圧縮されており、密度が高いことをいう。
【００５３】
なお、図２では下部絶縁層ＰＢ２および上部絶縁層ＰＴ２を別々の層として分けて示しているが、下部絶縁層ＰＢ２、上部絶縁層ＰＴ２および側壁絶縁層ＰＳ２は一体となって形成されており、一枚の層間絶縁膜ＩＬ２を構成している。後述するように、下部絶縁層ＰＢ２および上部絶縁層ＰＴ２は連続した工程内で形成されている。したがって、下部絶縁層ＰＢ２、上部絶縁層ＰＴ２および側壁絶縁層ＰＳ２は例えば同一のＳｉＯＣ膜からなる。下部絶縁層ＰＢ２、上部絶縁層ＰＴ２および側壁絶縁層ＰＳ２のそれぞれの違いは、後述するように、それぞれの層内に形成された空孔の大きさ（径）にある。
【００５４】
ここで、側壁絶縁層ＰＳ２の誘電率は例えば３であり、下部絶縁層ＰＢ２の誘電率は例えば２．７であり、上部絶縁層ＰＴ２の誘電率は例えば２．４５である。
【００５５】
図２に示すように、第２層配線Ｌ２およびプラグＰＬＧ２は、第１層配線Ｌ１と同様にバリア導体膜ＢＭ２と銅膜Ｃｕ２の積層膜から形成されている。第２層配線Ｌ２は層間絶縁膜ＩＬ２の上面に形成された複数の配線溝ＷＤ２のそれぞれの内部に埋め込まれた複数のダマシン配線であり、第１層配線Ｌ１と同様に、第２層配線Ｌ２と層間絶縁膜ＩＬ２との間にはバリア導体膜ＢＭ２が形成されている。
【００５６】
また、層間絶縁膜ＩＬ３の途中深さまで達する複数の配線溝ＷＤ３内、および、バリア絶縁膜ＢＩ２と層間絶縁膜ＩＬ３とを貫通して第２層配線Ｌ２の上面に達するビアホールＶ２内には、それぞれ第３層配線Ｌ３およびプラグＰＬＧ３が埋め込まれている。第３層配線Ｌ３およびプラグＰＬＧ３もバリア導体膜ＢＭ３と銅膜Ｃｕ３の積層膜から形成されている。
【００５７】
ここでは、図１に示す複数の第２層配線Ｌ２同士の最小の間隔（配線ピッチ）、複数の第３層配線Ｌ３同士の最小の間隔、複数の第４層配線Ｌ４同士の最小の間隔および複数の第５層配線Ｌ５同士の最小の間隔よりも広い最小の間隔（配線ピッチ）で配線が配置された複数の第６層配線Ｌ６および第７層配線Ｌ７を有する層をセミグローバル層と呼ぶ。また、セミグローバル層より狭い配線ピッチを有する第１層配線Ｌ１〜第５層配線Ｌ５を有する層をファイン層と呼ぶ。特に、複数の第１層配線Ｌ１を有する層を第１ファイン層とし呼び、第２層配線Ｌ２〜第５層配線Ｌ５を有する層を第２ファイン層と呼ぶ。
【００５８】
セミグローバル層に比べ、第２ファイン層内の配線ピッチは狭いため、第２ファイン層内の層間絶縁膜はセミグローバル層内の層間絶縁膜よりも低い比誘電率を有することが重要となる。また、セミグローバル層に比べて第２ファイン層内の配線ピッチが狭いことにより、第２ファイン層内においては、層間絶縁膜の比誘電率のばらつきを抑えたり、プロセスダメージによる層間絶縁膜の比誘電率の上昇を抑制するなどして層間絶縁膜の信頼性の低下を防ぐ必要がある。
【００５９】
図２では、層間絶縁膜ＩＬ２の上面の配線溝ＷＤ２に埋め込まれた第２層配線Ｌ２の一つとして、図２の断面方向に延在し、上面にプラグＰＬＧ３が接していない領域の第２層配線Ｌ２を示している。つまり、第２層配線Ｌ２の上面は、プラグＰＬＧ３が接しておらず、層間絶縁膜ＩＬ３に覆われている領域を有しており、第２層配線Ｌ２の多くは、その上面の大部分が層間絶縁膜ＩＬ３に覆われている。ここでは、層間絶縁膜ＩＬ３内の下部は全て、径が小さい空孔９を含む下部絶縁層ＰＢ３により構成されているため、プラグＰＬＧ３が形成されていない領域、すなわち複数のプラグＰＬＧ３間の領域の直下の第２層配線Ｌ２の上面は、全て下部絶縁層ＰＢ３により覆われている。
【００６０】
ここで、図２の層間絶縁膜ＩＬ２、ＩＬ３、第２層配線Ｌ２、第３層配線Ｌ３、プラグＰＬＧ２およびＰＬＧ３を含む領域を拡大した断面図を図３に示す。図３に示すように、層間絶縁膜ＩＬ２中には、複数の空孔１０と、空孔１０よりも平均径が小さい複数の空孔９とが形成されている。層間絶縁膜ＩＬ２内において、上部絶縁層ＰＴ２中には空孔９は形成されておらず、空孔１０が形成されており、側壁絶縁層ＰＳ２中および下部絶縁層ＰＢ２中には空孔１０は形成されておらず、空孔９が形成されている。
【００６１】
つまり、層間絶縁膜ＩＬ２は、その内部に複数の空孔を有し、それらの空孔のうち、層間絶縁膜ＩＬ２内の下部の空孔は、層間絶縁膜ＩＬ２内の上部の空孔よりも小さい。また、層間絶縁膜ＩＬ２の上部の空孔のうち、層間絶縁膜に開口された配線溝ＷＤ２内に露出する側壁内に形成された空孔は、層間絶縁膜ＩＬ２の上部の他の空孔よりも小さい。なお、ここでは、側壁絶縁層ＰＳ２と下部絶縁層ＰＢ２とに含まれる空孔の平均径は同程度であるものとするが、側壁絶縁層ＰＳ２と下部絶縁層ＰＢ２とに含まれる空孔の平均径のそれぞれは、一方がもう一方より大きくても構わない。
【００６２】
層間絶縁膜ＩＬ３内の構造は層間絶縁膜ＩＬ２内と同様であり、上部絶縁層ＰＴ３中の空孔１０は、側壁絶縁層ＰＳ３中および下部絶縁層ＰＢ３中の空孔９よりも平均径が大きい。
【００６３】
図３に示す空孔９、１０は、後述するプラズマＣＶＤ法などにより、ポロジェンガスを内包する複数の空孔を有する絶縁膜を形成した後、ポロジェンを絶縁膜中から脱離させることにより、ポロジェンが形成されていた箇所に形成する空隙である。
【００６４】
本実施の形態では、空孔９または１０が形成されている層間絶縁膜（例えば層間絶縁膜ＩＬ２、ＩＬ３）をポーラスＬｏｗ−ｋ膜と定義して説明する。ポーラスＬｏｗ−ｋ膜は、例えば第２ファイン層である層間絶縁膜ＩＬ２〜ＩＬ５（図１参照）を構成している。つまり、層間絶縁膜ＩＬ２〜ＩＬ５のそれぞれは、それぞれの中に複数の空孔を含んでいる。ポーラスＬｏｗ−ｋ膜は、その中に空孔を形成することにより、内部に空孔を含まない酸化シリコン膜などの絶縁膜に比べて誘電率を低下させた絶縁膜である。このように、空孔密度（空孔占有率）が高いポーラスＬｏｗ−ｋ膜は、空孔密度の低い層間絶縁膜に比べて誘電率が低く、また、弾性率が低くなる。
【００６５】
このように、第２ファイン層の層間絶縁膜中に空孔を形成し、誘電率を低下させているのは、図１に示す第２ファイン層内の配線が、第６層配線Ｌ６または第７層配線Ｌ７のようなセミグローバル層内の配線ピッチ（配線同士の最小の間隔）よりも狭い配線ピッチで配置されていることに起因している。つまり、配線ピッチが小さい第２ファイン層では、層間絶縁膜が、セミグローバル層内の層間絶縁膜よりも低い比誘電率を有していることが好ましい。ファイン層では、低い比誘電率を有する層間絶縁膜を用いることにより、半導体装置内の配線の抵抗と配線の寄生容量との積に比例する配線遅延の発生を防ぐことができる。また、比誘電率が低い層間絶縁膜を用いることで、例えば第２層配線Ｌ２同士の間の耐圧を高めることができる。
【００６６】
なお、図３において、バリア絶縁膜ＢＩ１〜ＢＩ３のそれぞれの膜厚は例えば４０ｎｍである。また、層間絶縁膜ＩＬ２、ＩＬ３のそれぞれの膜厚は例えば１５０ｎｍである。また、配線溝ＷＤ２およびＷＤ３の深さ、すなわち、第２層配線Ｌ２および第３層配線Ｌ３の膜厚は、例えば１００ｎｍであり、配線の下のプラグＰＬＧ２、ＰＬＧ３のそれぞれの膜厚（長さ）は、例えば９０ｎｍである。したがって、例えば、層間絶縁膜ＩＬ２の膜厚方向において、下部絶縁層ＰＢ２は約５０ｎｍの高さを有し、上部絶縁層ＰＴ２および側壁絶縁層ＰＳ２のそれぞれは、約１００ｎｍの高さを有している。
【００６７】
また、図１に示す層間絶縁膜ＩＬ３、層間絶縁膜ＩＬ４およびＩＬ５は図３に示すポーラスＬｏｗ−ｋ膜である層間絶縁膜ＩＬ２と同様の構造を有している。すなわち、第２ファイン層である層間絶縁膜ＩＬ３、層間絶縁膜ＩＬ４およびＩＬ５中には、それぞれ図３に示す空孔９および空孔１０が形成されている。つまり、層間絶縁膜ＩＬ３〜ＩＬ５は、図３に示す下部絶縁層ＰＢ２、上部絶縁層ＰＴ２、および側壁絶縁層ＰＳ２と同様の構造を有している。
【００６８】
なお、第１ファイン層である層間絶縁膜ＩＬ１およびセミグローバル層である層間絶縁膜ＩＬ６、ＩＬ７のそれぞれの中には、それぞれ空孔１０よりも平均径が小さい空孔が形成されていることが考えられる。ここでは層間絶縁膜ＩＬ１、ＩＬ６およびＩＬ７のそれぞれの中には空孔が形成されていないものとして説明するが、層間絶縁膜ＩＬ１、ＩＬ６およびＩＬ７のそれぞれの中には空孔が形成されていても構わない。
【００６９】
ここで、層間絶縁膜中では、複数の空孔同士が接触し、一つのいびつな形状を有する空孔が多数形成されている可能性がある。そのため、本願で言う空孔の平均径とは、層間絶縁膜中の複数の空孔のそれぞれの体積を球体とみなした場合の前記球体の直径の平均値を指すものとする。ここで、図３に示す空孔１０の平均径は１．０ｎｍ以上であり、空孔９の平均径は１．０ｎｍ未満である。
【００７０】
空孔の平均径の計測方法としては、低速陽電子ビームを用いた陽電子・ポジトロニウム寿命計測システムを用いる方法がある。この計測方法は、層間絶縁膜中の空孔に陽電子ビームを照射してポジトロニウムを形成し、このポジトロニウムが消滅するまでにかかる時間を計測することで空孔の直径を計測するものであり、空孔の直径が長いほどポジトロニウムが消滅するまでの時間は長くなる。上記の計測装置については、例えば特開２００８−２３２７５９号公報に低速陽電子ビームを用いた計測装置が開示されている。
【００７１】
層間絶縁膜をポーラスＬｏｗ−ｋ膜により形成する場合、層間絶縁膜の誘電率を低減するために、層間絶縁膜内の全領域に、空孔１０のように平均径が比較的大きい空孔を分布させ、層間絶縁膜内において空孔が占める割合を大きくすることが考えられる。これに対し、本実施の形態の層間絶縁膜は、図２に示す層間絶縁膜ＩＬ２のように、平均径が比較的小さい空孔９を複数内包する下部絶縁層ＰＢ２と、平均径が比較的大きい空孔１０を複数内包する上部絶縁層ＰＴ２と、平均径が比較的小さい空孔９を複数内包する側壁絶縁層ＰＳ２とを有することを特徴としている。つまり、層間絶縁膜ＩＬ２内の全領域にほぼ同一の大きさの空孔を形成させるのではなく、層間絶縁膜ＩＬ２内において、複数のビアホールＶ１同士の間と、配線溝の側壁とに形成される空孔９の平均径を、その他の領域の空孔１０よりも小さくしている。
【００７２】
ここで、上部絶縁層ＰＴ２は、側壁絶縁層ＰＳ２または下部絶縁層ＰＢ２に比べて、層内の空孔の平均径が大きく、層内において空孔が占める割合（空孔占有率）が大きく、緻密な層である。したがって、上部絶縁層ＰＴ２は、側壁絶縁層ＰＳ２または下部絶縁層ＰＢ２よりも誘電率が低く、また、層の弾性率が低い。つまり、側壁絶縁層ＰＳ２または下部絶縁層ＰＢ２は、上部絶縁層ＰＴ２にくらべて弾性率が大きく、内部の応力が大きい層である。
【００７３】
以下に、本実施の形態の半導体装置の効果を説明する。
【００７４】
配線間に発生する容量を低減するなどの目的で、配線を埋め込む層間絶縁膜内に複数の空孔を形成し、層間絶縁膜の誘電率を低減する場合、層間絶縁膜中の全域に同等の径を有する空孔を複数形成することが考えられる。このとき、層間絶縁膜中に形成する空孔は、その径が大きい程、層間絶縁膜内の空孔占有率が高くなるため、層間絶縁膜の誘電率が低下する。
【００７５】
しかし、上下の配線同士を接続するビアと同じ高さに位置する層間絶縁膜（隣り合うビア同士の間の層間絶縁膜）中に、配線と同じ高さに位置する層間絶縁膜（隣り合う配線同士の間の層間絶縁膜）中の空孔と同等の径を有する比較的大きな空孔を形成すると、ビアを含む金属配線におけるＥＭ特性（ＥＭ寿命）が劣化し、また、金属配線間のＴＤＤＢ特性（寿命）が劣化する問題が生じる。なお、ＥＭ（エレクトロマイグレーション）とは、配線材である金属原子が、電子との衝突の影響により電子の流れ方向に運動量を得て質量輸送を起こすことであり、このＥＭ（エレクトロマイグレーション）により金属配線の中などに空隙（ボイド）が形成され、金属配線の抵抗値の上昇または断線などが起こる。ＥＭは、半導体基板の主面に沿う方向に延在する配線のみならず、プラグ（ビア）においても発生する。
【００７６】
このように、層間絶縁膜内に形成する空孔は、その大きさ（径）を大きくすることで、層間絶縁膜の誘電率を下げ、当該層間絶縁膜に埋め込まれた配線等の間に発生する容量を低減することができる。一方で、隣り合うビア同士の間の層間絶縁膜内の空孔の径を大きくすると、ＥＭ特性またはＴＤＤＢ特性の劣化が顕著に発生し、プラグ（ビア）を含む金属配線の抵抗値が上昇するなどの問題が生じ、半導体装置の信頼性が低下する。つまり、層間絶縁膜内の複数の空孔を、前記層間絶縁膜内において全体的に大きくした場合、特にプラグ（ビア）部においてボイドが発生しやすくなる。
【００７７】
このような問題が生じる理由の一つは、金属配線が埋め込まれる配線溝またはビアが埋め込まれるビアホールの側面に、径が大きい空孔が露出することにより、金属配線およびビアの表面を覆うバリア導体膜と層間絶縁膜との密着性が低下することにある。層間絶縁膜に配線溝およびビアホールを形成する際は、後述するように、層間絶縁膜をドライエッチング法により加工することにより、溝および貫通孔を設けることで形成する。ここで、層間絶縁膜中に複数の空孔が形成されていれば、一部の空孔の表面が配線溝の側壁、底面、およびビアホールの側壁に露出し、凹凸が形成されるため、これらの表面の平坦性が低下する場合がある。
【００７８】
このような側壁にバリア導体膜を形成しようとすると、空孔の径が大きくなる程、バリア導体膜を均一に形成することが困難になる。すなわち、バリア導体膜は、配線溝の側壁、底面、およびビアホールの側壁に露出する空孔の表面には形成されにくいため、露出する空孔の表面に形成されるバリア絶縁膜の膜厚が薄くなり、またはバリア絶縁膜が形成されない虞がある。バリア導体膜が形成されない領域では、金属配線と層間絶縁膜との密着性が低下するため、ＥＭの発生が顕著となる。また、上述したように、バリア導体膜は、金属配線を主に構成する銅の原子の拡散を防止する機能を有する膜であるため、バリア絶縁膜が形成されない領域では、層間絶縁膜へ銅原子が拡散するために、線間ＴＤＤＢ特性が劣化する。
【００７９】
また、隣り合うビア同士の間の層間絶縁膜内の空孔の径を大きくした場合に、ＥＭ特性の劣化が顕著になる他の理由の一つは、下層の層間絶縁膜の上部に埋め込まれた金属配線の上面上を覆う上層の層間絶縁膜中の空孔径が大きくなることで、上層の層間絶縁膜の底面の弾性率が低下することにある。つまり、金属配線上にバリア絶縁膜を介して形成された層間絶縁膜の底面の弾性率が低下すると、前記層間絶縁膜中の応力が低下し、下層の前記金属配線を上部から押さえつける力が低下するため、ＥＭによるボイドが前記金属配線に発生する。
【００８０】
この場合、当該金属配線に電流が流れると、金属配線内のカソード側で引張応力が大きくなり、この引張応力が臨界応力を超えると、金属配線にボイドが発生する。前記臨界応力は、金属配線の周囲に形成された層間膜の弾性率に依存し、この弾性率が高い程、前記臨界応力も大きくなるため、ボイドの発生が少なくなる。
【００８１】
加えて、他の問題として、配線溝などの側壁にバリア導体膜が形成されない箇所があると、そのような場所から層間絶縁膜内に水分が浸入しやすくなる問題がある。配線溝などの側壁に露出する層間絶縁膜の表面の層が緻密でなく、柔らかい状態では、そのような表面からの吸湿が特に顕著となる問題がある。
【００８２】
層間絶縁膜（ポーラスＬｏｗ−ｋ膜）が吸湿すると、ポーラスＬｏｗ−ｋ膜内に含まれる水分によってポーラスＬｏｗ−ｋ膜と隣接する金属配線（ダマシン配線）の表面が酸化し、ダマシン配線内の銅がポーラスＬｏｗ−ｋ膜内に拡散するおそれがある。このことにより、ポーラスＬｏｗ−ｋ膜内に並んで配置された配線間の線間ＴＤＤＢ寿命が短くなる。
【００８３】
また、ポーラスＬｏｗ−ｋ膜内に含まれる水分によってポーラスＬｏｗ−ｋ膜と隣接するダマシン配線の表面が酸化することにより、ダマシン配線と、当該ダマシン配線に接するポーラスＬｏｗ−ｋ膜またはその他の絶縁膜との密着性が低下する虞がある。この場合、ポーラスＬｏｗ−ｋ膜内に形成されたダマシン配線の配線ＥＭ寿命が短くなり、ポーラスＬｏｗ−ｋ膜の信頼性が低下する。また、ポーラスＬｏｗ−ｋ膜が水分を含みやすくなることは、ポーラスＬｏｗ−ｋ膜を介して配置された配線間の耐圧が低下する原因となり、ポーラスＬｏｗ−ｋ膜の電気特性の低下に繋がる。
【００８４】
本実施の形態の半導体装置では、金属配線と層間絶縁膜とを密着させる役割を有するバリア導体膜を、配線溝およびビアホールのそれぞれの内側に露出する側壁を覆うように形成し、その信頼性を高めるため、前記側壁に露出する空孔の平均径を、層間絶縁膜内の上層に形成された空孔よりも小さくしている。具体的には、図３に示すように、配線溝ＷＤ２の側壁に露出する領域の層間絶縁膜の表面に、比較的小さい径の空孔９を含む側壁絶縁層ＰＳ２を形成している。また、配線溝ＷＤ２の底面およびビアホールＶ１の側壁には、比較的小さい径の空孔９を含む下部絶縁層ＰＢ２を形成している。
【００８５】
これにより、配線溝ＷＤ２およびビアホールＶ１の側壁に露出する層間絶縁膜ＩＬ２中の空孔の径を、上部絶縁層ＰＴ２内の空孔１０よりも小さくすることにより、第２層配線Ｌ２およびプラグＰＬＧ２の表面のバリア導体膜ＢＭ２の被膜性を向上させることができる。つまり、バリア導体膜ＢＭ２が配線溝ＷＤ２およびビアホールＶ１の側壁に露出する空孔９の表面に形成される際に、バリア導体膜ＢＭ２の膜厚が薄くなり、またはバリア導体膜ＢＭ２が形成されないなどの問題が生じることを防ぐことができる。
【００８６】
このように、バリア導体膜ＢＭ２の形成不良に起因して、第２層配線Ｌ２およびプラグＰＬＧ２と、層間絶縁膜ＩＬ２との密着性が低下することを防ぎ、ＥＭの発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。また、バリア絶縁膜が形成されない領域が生じることを防ぐことができるため、第２層配線Ｌ２およびプラグＰＬＧ２を構成する銅原子が層間絶縁膜ＩＬ２中に拡散することを防ぎ、線間ＴＤＤＢ特性の劣化を防ぐことができるので、半導体装置の信頼性を向上させることができる。
【００８７】
つまり、層間絶縁膜内の上部では、空孔占有率を高めることで誘電率を低下させることができるが、層間絶縁膜内の下部では、空孔占有率を高め過ぎると、プラグ（ビア）部においてボイドが発生しやすくなる問題がある。このため、本実施の形態では、プラグ（ビア）が形成されている高さの層全体、すなわち層間絶縁膜ＩＬ２内に複数埋め込まれたプラグ（ビア）同士の間の層の全てを下部絶縁層ＰＢ２とし、その内部に比較的小さい空孔９を形成することで、下部絶縁層ＰＢ２の誘電率の上昇を最小限に抑えると共に、ＥＭ特性およびＴＤＤＢ特性の劣化を防いでいる。これらの効果は、層間絶縁膜ＩＬ２上の層間絶縁膜ＩＬ３〜ＩＬ５（図１参照）などでも、同様の構造を形成することにより得ることができる。
【００８８】
なお、配線溝およびビアホールの側壁に露出する空孔の大きさを小さくするだけならば、配線溝およびビアホールの側壁に露出する領域以外の層間絶縁膜内の空孔の径を小さくする必要はないように思える。しかし、層間絶縁膜内の下部の層内の空孔が径が大きい場合、当該層間絶縁膜内の下部の内部応力が低下するため、上述したように、当該層間絶縁膜の下にバリア絶縁膜などを介して形成された金属配線を押さえつけることができず、当該金属配線のＥＭ寿命が低下する問題が生じる。
【００８９】
そこで、本実施の形態では、図３に示すように、ビアホールＶ１の側壁に露出する領域の層間絶縁膜ＩＬ２中のみならず、層間絶縁膜ＩＬ２の下面の全面に沿って、内部の空孔９の径を小さくした下部絶縁層ＰＢ２を形成している。ここでは、層間絶縁膜ＩＬ３およびその上層の層間絶縁膜ＩＬ４、ＩＬ５（図１参照）なども層間絶縁膜ＩＬ２と同様の構造を有している。例えば、図２に示すように、半導体基板（図示しない）の上面に沿って延在する第２層配線Ｌ２の上面は、層間絶縁膜ＩＬ３によって覆われているが、第２層配線Ｌ２の上面に接するプラグＰＬＧ３の近傍以外の領域においても、第２層配線Ｌ２の上面は、比較的小さい空孔９（図３参照）が形成された下部絶縁層ＰＢ３により覆われている。
【００９０】
層間絶縁膜中において、空孔の大きさをビアホールの近傍のみ小さくした場合、ビアホールから離れた領域では、下層の金属配線の上面を覆う層間絶縁膜中の空孔が大きくなるため、当該領域の層間絶縁膜の弾性率が低下し、応力が小さくなることで、前記下層の金属配線のＥＭ特性が劣化してしまう。
【００９１】
これに対し、本実施の形態では、層間絶縁膜ＩＬ３中であって、ビアホールＶ２と同じ高さの全ての層、つまり層間絶縁膜ＩＬ３の下面全面を含む領域に、比較的小さい空孔９を含む下部絶縁層ＰＢ３を形成している。言い換えれば、下部絶縁層ＰＢ３中に空孔１０を形成していない。すなわち、層間絶縁膜ＩＬ３を貫通する複数のプラグ（ビア）ＰＬＧ３同士の間の層は全て、上部絶縁層ＰＴ３よりも内部の空孔径が小さく、弾性率が高い下部絶縁層ＰＢ３となっている。
【００９２】
層間絶縁膜ＩＬ３の一部である下部絶縁層ＰＢ３の弾性率を大きくし、第２層配線Ｌ２上部の層間絶縁膜ＩＬ３の応力を高めている。第２層配線Ｌ２上の下部絶縁層ＰＢ３の弾性率を高めると、第２層配線Ｌ２の臨界応力が高くなるため、第２層配線Ｌ２に電流が流れることにより第２層配線Ｌ２内の引張応力が大きくなっても、この引張応力が前記臨界応力を超えることがないので、ボイドの発生を防ぐことができる。つまり、層間絶縁膜ＩＬ３の下面にバリア絶縁膜ＢＩ２を介して形成された第２層配線Ｌ２を下部絶縁層ＰＢ３の応力により固定し、第２層配線Ｌ２のＥＭ特性の劣化を防ぐことができるため、半導体装置の信頼性を向上させることができる。
【００９３】
また、本実施の形態では、第２層配線Ｌ２上の下部絶縁層ＰＢ３のみならず、第２層配線Ｌ２の下の下部絶縁層ＰＢ２も、上部絶縁層ＰＴ２に比べて弾性率が高くなっているため、第２層配線Ｌ２の臨界応力をさらに高めることができ、第２層配線Ｌ２のＥＭ特性の劣化を防ぐことができる。
【００９４】
また、配線溝などの側壁から層間絶縁膜内に水分が浸入しやすくなる問題に対し、本実施の形態では、配線溝などの側壁に露出する層間絶縁膜の表面の層を緻密化し、硬度を高めることにより、そのような表面からの吸湿を防ぐことを可能としている。つまり、配線溝ＷＤ２の側壁に露出している層間絶縁膜ＩＬ２の側壁には、上部絶縁層ＰＴ２に比べて層が緻密化し、空孔の平均径を小さくした側壁絶縁層ＰＳ２を形成することにより、配線溝ＷＤ２の側壁から層間絶縁膜ＩＬ２内に水分が浸入することを防いでいる。
【００９５】
なお、側壁絶縁層ＰＳ２は、配線溝ＷＤ２を層間絶縁膜ＩＬ２の上面に形成する際に、後述するエッチングプロセスなどのプラズマ処理によって形成される層である。図示はしていないが、配線溝ＷＤ２の底面にも同様に、上部絶縁層ＰＴ２よりも緻密な層が形成されている。また、ビアホールＶ１の側壁にも、エッチングプロセスなどのプラズマ処理により、同様に緻密な層が形成されている。ただし、層間絶縁膜ＩＬ２の側壁の緻密化は、ビアホールＶ１内の側壁よりも、配線溝ＷＤ２内の側壁の方が顕著である。以上のようにして配線溝ＷＤ２およびビアホールＶ１の側壁を緻密化することにより、層間絶縁膜ＩＬ２が吸湿することを防ぎ、ＥＭ特性および線間ＴＤＤＢ特性の劣化を防ぎ、ポーラスＬｏｗ−ｋ膜の電気特性の低下を防ぐことができるため、半導体装置の信頼性を向上させることができる。
【００９６】
以下では、プラズマ処理により側壁絶縁層ＰＳ２が緻密化し、空孔径が小さくなる理由などについて、図４３および図４４を用いて説明する。図４３および図４４は、ポーラスＬｏｗ−ｋ膜（層間絶縁膜）の化学式を示す分子構造図である。
【００９７】
例えば上部絶縁層ＰＴ２（図３参照）を構成するＳｉＯＣ膜は、図４３に示すような分子構造を有している。ＳｉＯＣ膜では、シリコン（Ｓｉ）にメチル基（ＣＨ３）が結合しているが、このＳｉＯＣ膜にプラズマ処理を施すと、シリコン（Ｓｉ）とメチル基（ＣＨ３）との結合が分解され、図４４に示す分子構造のように、シリコン（Ｓｉ）には酸素（Ｏ）またはＯＨ基（ヒドロキシ基）が結合する。したがって、プラズマ処理により、上部絶縁層ＰＴ２の膜表面はＳｉ−ＣＨ３からＳｉ−ＯまたはＳｉ−ＯＨ化が進行する。
【００９８】
つまり、図３に示す上部絶縁層ＰＴ２に比べて、膜が緻密化した側壁絶縁層ＰＳ２はＳｉ−ＣＨ３の結合が減っており、Ｓｉ−ＯまたはＳｉ−ＯＨの結合が増えている。これにより、側壁絶縁層ＰＳ２は、上部絶縁層ＰＴ２に比べて、炭素（Ｃ）の量が減るため、膜の構造が圧縮された緻密になることで、その内部の空孔９の平均径も空孔１０より小さくなるので、誘電率は高くなる。
【００９９】
なお、図４４に示すように、ＯＨ基（ヒドロキシ基）には水（Ｈ２Ｏ）が吸着しやすくなるので、側壁絶縁層ＰＳ２（図３参照）の表面には水分が吸着されることが考えられる。
【０１００】
次に、上述した本実施の形態の半導体装置の製造方法について、図４〜図３５を用いて説明する。図４〜図１２、図１５〜図１９および図２１〜図３５はＭＩＳＦＥＴＱｎを含む本実施の形態の半導体装置の製造方法を示す断面図である。図１３はおよび図１４は、図１２を用いて説明した工程を詳細に説明するための拡大断面図である。図２０は、図１９を用いて説明した工程を詳細に説明するための拡大断面図である。なお、本実施の形態は金属配線に隣接する層間絶縁膜に関する技術であるため、ここではＭＩＳＦＥＴを形成する詳しい工程の説明は省略する。
【０１０１】
まず、通常の半導体製造技術を使用することにより、図４に示すように、半導体基板１Ｓ上に複数のＭＩＳＦＥＴＱｎを形成する。続いて、図５に示すように、複数のＭＩＳＦＥＴＱｎを形成した半導体基板１Ｓ上にコンタクト層間絶縁膜ＣＩＬを形成する。このコンタクト層間絶縁膜ＣＩＬは、複数のＭＩＳＦＥＴＱｎを覆うように形成される。具体的に、コンタクト層間絶縁膜ＣＩＬは、例えば、オゾンとＴＥＯＳとを原料に使用した熱ＣＶＤ法により形成されるオゾンＴＥＯＳ膜と、このオゾンＴＥＯＳ膜上に配置され、ＴＥＯＳを原料に使用したプラズマＣＶＤ法により形成されるプラズマＴＥＯＳ膜との積層膜から形成されている。なお、オゾンＴＥＯＳ膜の下層に、例えば、窒化シリコン膜よりなるエッチングストッパ膜を形成してもよい。
【０１０２】
次に、図６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、コンタクト層間絶縁膜ＣＩＬにコンタクトホールＣＨを形成する。このコンタクトホールＣＨは、コンタクト層間絶縁膜ＣＩＬを貫通して、半導体基板１Ｓに形成されているＭＩＳＦＥＴＱｎのソース領域あるいはドレイン領域に達するように加工される。
【０１０３】
続いて、図７に示すように、コンタクト層間絶縁膜ＣＩＬに形成したコンタクトホールＣＨに金属膜を埋め込むことによりプラグＰＬＧ１を形成する。具体的には、コンタクトホールＣＨを形成したコンタクト層間絶縁膜ＣＩＬ上に、例えば、スパッタリング法を使用してバリア導体膜となるチタン／窒化チタン膜を形成する。そして、チタン／窒化チタン膜上にタングステン膜を形成する。これにより、コンタクトホールＣＨの内壁（側壁および底面）にチタン／窒化チタン膜が形成され、このチタン／窒化チタン膜上でコンタクトホールＣＨを埋め込むようにタングステン膜が形成される。その後、コンタクト層間絶縁膜ＣＩＬ上に形成されている不要なチタン／窒化チタン膜およびタングステン膜を、ＣＭＰ法で除去する。これにより、コンタクトホールＣＨ内にだけ、チタン／窒化チタン膜とタングステン膜を埋め込んだプラグＰＬＧ１を形成することができる。
【０１０４】
次に、図８に示すように、プラグＰＬＧ１を形成したコンタクト層間絶縁膜ＣＩＬ上に層間絶縁膜ＩＬ１を形成する。この層間絶縁膜ＩＬ１は、例えば、図１に示すパッシベーション膜ＰＡＳよりも比誘電率が低いＬｏｗ−ｋ膜であるＳｉＯＣ膜により形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。
【０１０５】
そして、図９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１に配線溝ＷＤ１を形成する。この配線溝ＷＤ１は、ＳｉＯＣ膜からなる層間絶縁膜ＩＬ１を貫通して底面がコンタクト層間絶縁膜ＣＩＬに達するように形成される。これにより、配線溝ＷＤ１の底部でプラグＰＬＧ１の表面が露出することになる。
【０１０６】
その後、図１０に示すように、配線溝ＷＤ１を形成した層間絶縁膜ＩＬ１上にバリア導体膜（銅拡散防止膜）（図示しない）を形成する。このバリア導体膜は、図２に示すバリア導体膜ＢＭ１に相当する。具体的に、バリア導体膜は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成する。
【０１０７】
続いて、配線溝ＷＤ１の内部および層間絶縁膜ＩＬ１上に形成されたバリア導体膜上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により銅膜Ｃｕ１を形成する。この銅膜Ｃｕ１は、配線溝ＷＤ１を埋め込むように形成される。この銅膜Ｃｕ１は、例えば、銅を主体とする膜から形成される。つまり、銅膜Ｃｕ１は主に銅（Ｃｕ）または銅合金（銅（Ｃｕ）からなる。他には、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）を含む場合がある。また、銅膜Ｃｕ１の代わりに、銀または金を主体とする金属配線を形成しても構わない。なお、ここでは銅膜Ｃｕ１を電解メッキ法を用いて形成しているが、ＣＶＤ法を用いて銅膜Ｃｕ１を形成しても構わない。
【０１０８】
次に、図１１に示すように、層間絶縁膜ＩＬ１上に形成された不要なバリア導体膜および銅膜Ｃｕ１をＣＭＰ法で除去する。これにより、配線溝ＷＤ１内にバリア導体膜および銅膜Ｃｕ１を埋め込んだ第１層配線Ｌ１を含む層（第１ファイン層）を形成することができる。
【０１０９】
その後、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１の表面に対してアンモニアプラズマ処理を実施して、第１層配線Ｌ１の表面および層間絶縁膜ＩＬ１の表面を清浄化する。続いて、図１２に示すように、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１上にバリア絶縁膜ＢＩ１を形成する。バリア絶縁膜ＢＩ１は、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜から構成され、例えば、この積層膜はＣＶＤ法により形成することができる。なお、本実施の形態では、第１層配線Ｌ１を形成した層間絶縁膜ＩＬ１の表面に対してアンモニアプラズマ処理による清浄化処理を実施した後に、バリア絶縁膜ＢＩ１を形成しているので、層間絶縁膜ＩＬ１とバリア絶縁膜ＢＩ１の密着性が向上する。
【０１１０】
そして、バリア絶縁膜ＢＩ１上に層間絶縁膜ＩＬ２を形成する。さらに、層間絶縁膜ＩＬ２上にＣＭＰ保護膜ＣＭＰ１を形成する。具体的に、層間絶縁膜ＩＬ２は、後述するポロジェンを用いて形成した複数の空孔を有するポーラスなＳｉＯＣ膜から形成されている。したがって、層間絶縁膜ＩＬ２は、例えば層間絶縁膜ＩＬ１を構成するＬｏｗ−ｋ膜よりも低い比誘電率を有する絶縁膜である。この空孔を有するＳｉＯＣ膜は、例えば、プラズマＣＶＤ法を使用することにより形成することができる。また、ＣＭＰ保護膜ＣＭＰ１は、例えば、ＴＥＯＳ膜、あるいは、酸化シリコン膜から構成される。図には示していないが、ポーラスＬｏｗ−ｋ膜である層間絶縁膜ＩＬ２とＣＭＰ保護膜ＣＭＰ１との間には、ＳｉＯＣ膜が形成されている。
【０１１１】
ここで、図１３および図１４を用いて、上記した層間絶縁膜ＩＬ２の形成方法について詳しく説明する。層間絶縁膜ＩＬ２は、プラズマＣＶＤ装置内においてＳｉＯＣ膜を堆積することにより形成する。このＳｉＯＣ膜は内部に複数の空孔を有するポーラスＬｏｗ−ｋ膜であり、プラズマＣＶＤ法によりポロジェンを含む絶縁膜を形成した後に、当該絶縁膜からポロジェンを脱離させることで形成することができる。
【０１１２】
なお、ポロジェンは図１３に示す層間絶縁膜ＩＬ２内に多数の空孔を形成するための空孔形成剤であり、ポロジェンガスを内包する複数の空孔を有する絶縁膜を形成した後、ポロジェンを当該絶縁膜内から脱離（排出）させるキュア工程を行うことで、ポロジェンが含まれない複数の空孔を形成し、層間絶縁膜ＩＬ２を形成する。
【０１１３】
半導体基板（半導体ウエハ）の直径を２００ｍｍとした場合の成膜条件としては、プラズマ励起のためのＲＦパワーを２００〜６００Ｗ、プラズマＣＶＤ装置内の気圧を６００〜１０００Ｐａ、半導体基板１Ｓの温度を１００〜３００℃とする。この条件下においてプラズマＣＶＤ装置内に、ポロジェンを含む層間絶縁膜ＩＬ２（図１３参照）を形成するための原料ガスであるＯ２（酸素）、Ｈｅ（ヘリウム）、Ｃ５Ｈ１４Ｏ２Ｓｉ（メチルジエトキシシラン）およびポロジェンを供給することで層間絶縁膜ＩＬ２を成膜する。
【０１１４】
ここでは、Ｏ２（酸素）を０〜５０ｓｃｃｍ（standard cc/min）、Ｈｅ（ヘリウム）を０〜５０００ｓｃｃｍ、Ｃ５Ｈ１４Ｏ２Ｓｉ（メチルジエトキシシラン）を０．２ｇ／ｍｉｎ、ポロジェンを０．１０〜０．３０ｇ／ｍｉｎずつそれぞれ供給する。なお、酸素およびヘリウムの流量を示す単位であるｓｃｃｍは、１気圧、０℃の条件下において単位時間当たりに流れる物質の体積を表わすものである。
【０１１５】
なお、上記したポロジェンの供給量は、０．１０〜０．３０ｇ／ｍｉｎの範囲内の何れかの値の流量を一定に保って層間絶縁膜ＩＬ２の全体を形成するということではなく、層間絶縁膜ＩＬ２の成膜時に、段階的に流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに増加させるということを意味する。つまり、層間絶縁膜ＩＬ２の成膜開始時にはポロジェンの流量は０．１０ｇ／ｍｉｎであるが、成膜工程の途中でポロジェンの流量を増加させ、成膜終了時には、ポロジェンの流量を０．３０ｇ／ｍｉｎとする。
【０１１６】
ポロジェンの流量は、成膜中に徐々に増加させることも考えられるが、成膜途中のある時点で比較的急激に増加させてもよい。ただし、層間絶縁膜ＩＬ２の成膜はその底面から上面まで連続的に形成し、途中でポロジェンの流量を変えることなどを目的として成膜工程を中断することはない。つまり、ポロジェンの流量は層間絶縁膜ＩＬ２を成膜しながら変化させる。これにより、層間絶縁膜ＩＬ２の下層と上層の間に酸化膜などが形成されないようにする。
【０１１７】
具体的には、本実施の形態ではプラズマ励起のためのＲＦパワーを３８０Ｗ、プラズマＣＶＤ装置内の気圧を８００Ｐａ、半導体基板１Ｓの温度を２５０℃とする。そして、プラズマＣＶＤ装置内にＯ２（酸素）を１２ｓｃｃｍ（standard cc/min）、Ｈｅ（ヘリウム）を４７０ｓｃｃｍ、Ｃ５Ｈ１４Ｏ２Ｓｉ（メチルジエトキシシラン）を０．２ｇ／ｍｉｎ、ポロジェンを０．１０ｇ／ｍｉｎ〜０．３０ｇ／ｍｉｎずつそれぞれ供給する。
【０１１８】
したがって、成膜時の供給ガスのうち、ポロジェンが占める割合は、成膜開始時の流量が０．１０ｇ／ｍｉｎのときには約２７．９％であり、その後流量を０．３０ｇ／ｍｉｎに増加させた際には約５３．７％となる。
【０１１９】
なお、上述したＣＶＤ装置内に供給するガスのうち、ポロジェンを含む層間絶縁膜ＩＬ２を構成する主な原料となるのはメチルジエトキシシランおよびポロジェンだが、酸素もポロジェンを含んだ層間絶縁膜ＩＬ２を構成する原料ガスである。ヘリウムはプラズマを発生させるために供給するものであるが、ここではプラズマＣＶＤ装置に供給するヘリウムを含む全てのガスを原料ガスと定義する。酸素の流量１２ｓｃｃｍは約０．０１７ｇ／ｍｉｎに換算でき、また、ヘリウムの流量４７０ｓｃｃｍは、約０．０４２ｇ／ｍｉｎに換算できる。
【０１２０】
ポロジェンの材料としては、分子量が８０以上１５０以下のＣＸＨＹ（炭化水素）であって、例えばα−テルピネン（Ｃ１０Ｈ１６）、リモネン（Ｃ１０Ｈ１６）またはシクロオクタなどを用いることができる。したがって、ポロジェンにα−テルピネン（Ｃ１０Ｈ１６）を用いる場合には、成膜工程中にα−テルピネン（Ｃ１０Ｈ１６）を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに増加させて供給する。
【０１２１】
また、ポロジェンを層間絶縁膜ＩＬ２から脱離させるキュア工程としては、ＵＶ（Ultraviolet：紫外線）照射、ＥＢ（Electron Beam：電子ビーム）照射、ランプなどを用いた熱処理またはプラズマなどによるキュア方法がある。なお、ここで言うキュアとは、前述したＵＶ照射またはＥＢ照射などによって、層間絶縁膜中のポロジェンにエネルギーを印加することで、ポロジェンを層間絶縁膜の外に排出する工程のことを指す。また、このキュア工程には、層間絶縁膜ＩＬ２の強度を高める役割もある。
【０１２２】
すなわち、図１３に示すように、上記のプラズマＣＶＤ法による成膜工程によってバリア絶縁膜ＢＩ１上にポロジェンのガスが満たされた空孔を多数含む層間絶縁膜ＩＬ２を形成する。その後、例えば半導体基板１Ｓ（図１２参照）の主面に向かって電子ビーム（ＥＢ）を照射し、ポロジェンを層間絶縁膜ＩＬ２から排出する（キュアする）ことで、図１３に示すように、ポロジェンを有していた複数の空孔は、ポロジェンが含まれない空孔９おおよび１０となり、空孔９および１０を有するポーラスな層間絶縁膜ＩＬ２を形成することができる。
【０１２３】
ここで、層間絶縁膜ＩＬ２の成膜工程では、上述したように、成膜工程の途中でポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに増加させているため、成膜工程のうち、早い段階で形成された、層間絶縁膜ＩＬ２内の下部と、その後形成された層間絶縁膜ＩＬ２内の上部とでは、内部に含まれる複数のポロジェンの個々の量（ポロジェンガスの体積）が異なる。つまり、層間絶縁膜ＩＬ２の下部絶縁層ＰＢ２中には、比較的少ない量のポロジェンを含む空間が複数形成され、層間絶縁膜ＩＬ２の上部絶縁層ＰＴ２中には、比較的大きい量（体積）のポロジェンを含む空間が複数形成される。
【０１２４】
その後、上記したキュア方法によるポロジェンの脱離工程が行われると、下部絶縁層ＰＢ２および上部絶縁層ＰＴ２からポロジェンが脱離し、下部絶縁層ＰＢ２中に比較的平均径が小さい空孔９が複数形成され、上部絶縁層ＰＴ２中に比較的平均径が大きい空孔１０が複数形成される。このように、本実施の形態では、層間絶縁膜ＩＬ２の形成（成膜）工程中にポロジェンの流量を増加させ、層間絶縁膜ＩＬ２内の下部に小さい空孔９を形成し、層間絶縁膜ＩＬ２内の上部に大きい空孔１０を形成することを大きな特徴としている。これにより、層間絶縁膜ＩＬ２の下部絶縁層ＰＢ２は、上部絶縁層ＰＴ２よりも空孔占有率が高くなるため、弾性率が高くなり、内部応力が大きい層となる。
【０１２５】
続いて、図１２を用いて説明した工程により、図１４に示すように、層間絶縁膜ＩＬ２上に、ＳｉＯＣ膜Ｏ１およびＣＭＰ保護膜ＣＭＰ１とを順次形成する。ＳｉＯＣ膜Ｏ１と、ＴＥＯＳ膜などからなるＣＭＰ保護膜ＣＭＰ１とは、例えばＣＶＤ法などを用いて形成する。
【０１２６】
続いて、図１５に示すように、ＣＭＰ保護膜ＣＭＰ１上にフォトレジスト膜ＦＲ１を形成する。そして、このフォトレジスト膜ＦＲ１に対して、露光・現像処理を施すことにより、フォトレジスト膜ＦＲ１をパターニングする。パターニングは、ビアホールを形成する領域を開口するように行なわれる。その後、パターニングしたフォトレジスト膜ＦＲ１をマスクにして、ＣＭＰ保護膜ＣＭＰ１および層間絶縁膜ＩＬ２をエッチングする。これにより、ＣＭＰ保護膜ＣＭＰ１および層間絶縁膜ＩＬ２を貫通して、バリア絶縁膜ＢＩ１を露出するビアホールＶ１を形成することができる。このようにバリア絶縁膜ＢＩ１は、エッチングの際にエッチングストッパとして機能する。
【０１２７】
このとき、ビアホールＶ１を形成するエッチング工程のプラズマ処理により、ビアホールＶ１の側壁は、層間絶縁膜ＩＬ２の上部絶縁層ＰＴ２（図１３参照）よりも緻密になり、硬度が高くなる。
【０１２８】
次に、図１６に示すように、パターニングしたフォトレジスト膜ＦＲ１をプラズマアッシング処理により除去した後、半導体基板１Ｓの主面を洗浄する。その後、ＣＭＰ保護膜ＣＭＰ１上にフォトレジスト膜ＦＲ２を形成し、このフォトレジスト膜ＦＲ２に対して露光・現像処理を施すことにより、フォトレジスト膜ＦＲ２をパターニングする。フォトレジスト膜ＦＲ２のパターニングは、配線溝を形成する領域を開口するように行なわれる。
【０１２９】
その後、図１７に示すように、パターニングしたフォトレジスト膜ＦＲ２をマスクとした異方性エッチングにより、ＣＭＰ保護膜ＣＭＰ１をエッチングする。そして、パターニングしたフォトレジスト膜ＦＲ２をプラズマアッシング処理により除去した後、半導体基板１Ｓの主面を洗浄する。このとき、図１７には示していないが、図１４に示したＳｉＯＣ膜Ｏ１は除去せず、その上面がＣＭＰ保護膜ＣＭＰ１から露出している状態とする。
【０１３０】
続いて、図１８に示すように、エッチバック法により、ビアホールＶ１の底部に露出するバリア絶縁膜ＢＩ１を除去する。これにより、ビアホールＶ１の底部に第１層配線Ｌ１の表面が露出することになる。このときのエッチバック工程により、パターニングされたＣＭＰ保護膜ＣＭＰ１から露出しているＳｉＯＣ膜Ｏ１（図１４参照）および層間絶縁膜ＩＬ２の一部もエッチングされて配線溝ＷＤ２が形成される。このとき、配線溝ＷＤ２を形成するエッチング工程のプラズマ処理により、配線溝ＷＤ２の側壁および底面は、層間絶縁膜ＩＬ２の上部絶縁層ＰＴ２（図１３参照）よりも緻密になり、硬度が高くなる。
【０１３１】
次に、図１９に示すように、配線溝ＷＤ２およびビアホールＶ１を形成した層間絶縁膜ＩＬ２上およびＣＭＰ保護膜ＣＭＰ１上に、バリア導体膜ＢＭ１（図２参照）と同様の構造を有するバリア導体膜ＢＭ２（図示しない）を形成する。
【０１３２】
続いて、配線溝ＷＤ２の内部およびＣＭＰ保護膜ＣＭＰ１上に形成されたバリア導体膜上に、例えば、薄い銅膜からなるシード膜（図示しない）をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により銅膜Ｃｕ２を形成する。この銅膜Ｃｕ２は、配線溝ＷＤ２を埋め込むように形成される。この銅膜Ｃｕ２は、例えば、銅を主体とする膜から形成される。
【０１３３】
このとき、図１８を用いて説明した工程により、図２０に示すように、配線溝ＷＤ２の側壁に露出する層間絶縁膜ＩＬ２の表面には、上部絶縁層ＰＴ２よりも緻密で、硬度が高い側壁絶縁層ＰＳ２が形成されている。側壁絶縁層ＰＳ２は、上部絶縁層ＰＴ２がプラズマ処理により緻密になった層である。側壁絶縁層ＰＳ２中に形成された空孔９は、配線溝ＷＤ２の形成前には空孔１０と同じ平均径を有していたが、配線溝ＷＤ２が形成されると共に緻密な側壁絶縁層ＰＳ２が形成されるため、側壁絶縁層ＰＳ２中の空孔９の平均径は空孔１０の平均径よりも小さくなっている。
【０１３４】
なお、図２０は図１９の工程を行った状態の製造工程中の本実施の形態の半導体装置の断面図を拡大したものである。つまり、図２０は図１９を用いて説明した製造工程を具体的に説明する拡大断面図である。層間絶縁膜ＩＬ１よりも上に形成された構造を示している。ここでは、配線溝ＷＤ２の底面を、上部絶縁層ＰＴ２と下部絶縁層ＰＢ２との境界の近傍であって、当該境界よりも下の領域に形成している。つまり、下部絶縁層ＰＢ２と同じ高さにビアホールＶ１が形成され、上部絶縁層ＰＴ２と同じ高さに配線溝ＷＤ２が形成されている。
【０１３５】
これは、配線溝ＷＤ２の底面が、下部絶縁層ＰＢ２に達していれば、層間絶縁膜ＩＬ２に接する領域のプラグＰＬＧ２の側壁は全て下部絶縁層ＰＢ２により覆われ、プラグＰＬＧ２におけるＥＭ特性、ＴＤＤＢ特性および耐圧特性を向上させる効果が得られ、半導体装置の信頼性を向上することができるためである。ただし、これに限らず、配線溝ＷＤ２の底面の位置は、前記境界と同じ高さでもよい。
【０１３６】
また、図示はしていないが、配線溝ＷＤ２の底面およびビアホールＶ１の側壁にも、側壁絶縁層ＰＳ２と同様に緻密で硬度が高い層が形成されている。このような側壁絶縁層ＰＳ２を含む緻密な層を形成するプラズマ処理とは、配線溝ＷＤ２およびビアホールＶ１を形成するためのプラズマエッチング工程のみならず、フォトレジスト膜ＦＲ２（図１６参照）などのレジスト膜を除去するプラズマアッシング処理、および前記バリア導体膜ＢＭ１、前記シード膜の形成工程におけるプラズマ処理を含む。つまり、これらのプラズマ処理を含む工程において、露出している層間絶縁膜ＩＬ２の表面は緻密化される。
【０１３７】
ここで、比較例として図４５に示す空孔１０のように、比較的平均径が大きい空孔が配線溝ＷＤ２の側壁に露出している場合、前記側壁の平坦性が損なわれ、前記バリア導体膜が前記側壁に形成されにくくなり、銅膜Ｃｕ２と層間絶縁膜ＩＬ２ａとの密着性が低下する虞が生じる。なお、図４５には、比較例として半導体装置の断面図を示している。図４５に示す層間絶縁膜ＩＬ２ａは、図３に示す層間絶縁膜ＩＬ２と同様に下部絶縁層ＰＢ２および上部絶縁層ＰＴ２を有しているが、側壁絶縁層ＰＳ２を有していない。つまり、層間絶縁膜ＩＬ２ａの上面に形成された配線溝ＷＤ２には上部絶縁層ＰＴ２の側壁が露出し、上部絶縁層ＰＴ２内の一部の空孔１０の表面が露出している。このような場所では、配線にボイド（空隙）が生じやすくなり、ＥＭ特性が劣化しやすくなる。
【０１３８】
これに対し、本実施の形態では、図２０に示すように、側壁絶縁層ＰＳ２を形成することで、配線溝ＷＤ２の側壁に露出する空孔の大きさを小さくしている。したがって、配線溝ＷＤ２の側壁の凹凸が小さくなるため、バリア導体膜の被膜性を向上させることができる。つまり、バリア絶縁膜が配線溝ＷＤ２およびビアホールＶ１に露出する空孔の表面に形成される際に、バリア絶縁膜の膜厚が薄くなり、またはバリア絶縁膜が形成されないなどの問題が生じることを防ぐことができる。
【０１３９】
これにより、配線溝ＷＤ２の側壁におけるバリア導体膜の形成不良に起因して、後の工程で形成する第２層配線Ｌ２（図２１参照）およびプラグＰＬＧ２（図２１参照）と、層間絶縁膜ＩＬ２との密着性が低下することを防ぎ、ＥＭの発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。また、バリア絶縁膜が形成されない領域が生じることを防ぐことができるため、第２層配線Ｌ２およびプラグＰＬＧ２を構成する銅原子が層間絶縁膜ＩＬ２中に拡散することを防ぎ、線間ＴＤＤＢ特性の劣化を防ぐことができるので、半導体装置の信頼性を向上させることができる。
【０１４０】
続いて、図２１に示すように、ＣＭＰ保護膜ＣＭＰ１上に形成されている不要なバリア導体膜、ＳｉＯＣ膜Ｏ１（図１４参照）および銅膜Ｃｕ２をＣＭＰ法で除去する。これにより、層間絶縁膜ＩＬ２が露出し、かつ、配線溝ＷＤ２内にバリア導体膜および銅膜Ｃｕ２を埋め込んだ第２層配線Ｌ２と、ビアホールＶ１内にバリア導体膜および銅膜Ｃｕ２を埋め込んだプラグＰＬＧ２とを形成することができる。ＣＭＰ保護膜ＣＭＰ１は、このときのＣＭＰ法による研磨圧力またはスクラッチダメージなどから、製造工程中の半導体装置を保護するために設けられている。
【０１４１】
なお、本実施の形態では、図１５〜図２１を用いて説明したように、第２層配線Ｌ２およびプラグＰＬＧ２を形成する工程では層間絶縁膜ＩＬ２にビアホールＶ１を形成してから配線溝ＷＤ２を形成するビアファーストの製法を用いているが、層間絶縁膜ＩＬ２に配線溝ＷＤ２を形成してからビアホールＶ１を形成するトレンチファーストの製法を用いても構わない。その場合でも、配線溝ＷＤ２の側壁には側壁絶縁層ＰＳ２（図１３参照）が形成される。
【０１４２】
その後、図２２に示すように、第２層配線Ｌ２を形成した層間絶縁膜ＩＬ２の表面に対してアンモニアプラズマ処理を実施して、第２層配線Ｌ２の表面および層間絶縁膜ＩＬ２の表面を洗浄化する。続いて、第２層配線Ｌ２を形成した層間絶縁膜ＩＬ２上にバリア絶縁膜ＢＩ２を形成する。バリア絶縁膜ＢＩ２は、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜から構成され、例えば、この積層膜はＣＶＤ法により形成することができる。このような製造工程を繰り返すことにより、第３層配線Ｌ３〜第５層配線Ｌ５を形成する。これにより、第２ファイン層（第２層配線Ｌ２〜第５層配線Ｌ５）を形成することができる。
【０１４３】
このとき、層間絶縁膜ＩＬ２〜ＩＬ５は、いずれも図３に示すように、空孔９および１０を有するポーラスＬｏｗ−ｋ膜である。つまり、層間絶縁膜ＩＬ３〜ＩＬ５は、図１３を用いて説明した層間絶縁膜ＩＬ２と同様に、成膜工程中にポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに増加させて形成する。このため、層間絶縁膜ＩＬ２〜ＩＬ５は、それぞれの膜内の下部に、比較的平均径が小さい空孔を含む層を有し、それぞれの膜内の上部に、比較的平均径が大きい空孔を有している。これにより、各層間絶縁膜ＩＬ２〜ＩＬ５は、その膜内の上部よりも下部の方が弾性率が高い構造となっている。
【０１４４】
続いて、第２ファイン層上にセミグローバル層を形成する工程について説明する。図２３に示すように、第５層配線Ｌ５を形成した層間絶縁膜ＩＬ５上の表面に対してアンモニアプラズマ処理を実施して、第５層配線Ｌ５の表面および層間絶縁膜ＩＬ５の表面を洗浄化する。続いて、第５層配線Ｌ５を形成した層間絶縁膜ＩＬ５上にバリア絶縁膜ＢＩ５を形成する。バリア絶縁膜ＢＩ５は、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜から構成され、例えば、この積層膜はＣＶＤ法により形成することができる。
【０１４５】
次に、バリア絶縁膜ＢＩ５上に層間絶縁膜ＩＬ６を形成する。この層間絶縁膜ＩＬ６は、例えば、ＳｉＯＣ膜から形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。層間絶縁膜ＩＬ６は、酸化シリコン膜などよりも誘電率が低いＬｏｗ−ｋ膜である。
【０１４６】
そして、図２４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ６に配線溝ＷＤ４およびビアホールＶ３を形成する。このビアホールＶ３は、ＳｉＯＣ膜からなる層間絶縁膜ＩＬ６を貫通して底面が第５層配線Ｌ５に達するように形成される。これにより、ビアホールＶ３の底部で第５層配線Ｌ５の表面が露出することになる。
【０１４７】
その後、図２５に示すように、配線溝ＷＤ４およびビアホールＶ３を形成した層間絶縁膜ＩＬ６上にバリア導体膜（銅拡散防止膜）（図示しない）を形成する。具体的に、バリア導体膜は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成する。
【０１４８】
続いて、配線溝ＷＤ４とビアホールＶ３の内部および層間絶縁膜ＩＬ６上に形成されたバリア導体膜上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により銅膜Ｃｕ３を形成する。この銅膜Ｃｕ３は、配線溝ＷＤ４およびビアホールＶ３を埋め込むように形成される。この銅膜Ｃｕ３は、例えば、銅を主体とする膜から形成される。つまり、銅膜Ｃｕ３は主に銅（Ｃｕ）または銅合金（銅（Ｃｕ）からなる。他には、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）を含む場合がある。
【０１４９】
次に、図２６に示すように、層間絶縁膜ＩＬ６上に形成された不要なバリア導体膜および銅膜Ｃｕ３をＣＭＰ法で除去する。これにより、配線溝ＷＤ４内にバリア導体膜および銅膜Ｃｕ３を埋め込んだ第６層配線Ｌ６と、ビアホールＶ３内にバリア導体膜および銅膜Ｃｕ３を埋め込んだプラグＰＬＧ６とを形成することができる。以上のようにして、第６層配線Ｌ６を形成することができる。このような製造工程を繰り返すことにより、図２７に示すような第７層配線Ｌ７も形成する。これにより、セミグローバル層（第６層配線Ｌ６〜第７層配線Ｌ７）を形成することができる。
【０１５０】
続いて、セミグローバル層上にグローバル層を形成する工程について説明する。図２８に示すように、第７層配線Ｌ７を形成した層間絶縁膜ＩＬ７の表面に対してアンモニアプラズマ処理を実施して、第７層配線Ｌ７の表面および層間絶縁膜ＩＬ７の表面を清浄化する。続いて、第７層配線Ｌ７を形成した層間絶縁膜ＩＬ７上にバリア絶縁膜ＢＩ７ａを形成する。バリア絶縁膜ＢＩ７ａは、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜から構成され、例えば、この積層膜はＣＶＤ法により形成することができる。
【０１５１】
次に、バリア絶縁膜ＢＩ７ａ上に層間絶縁膜ＩＬ８ａを形成する。この層間絶縁膜ＩＬ８ａは、例えば、ＴＥＯＳ膜または酸化シリコン膜などから形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。さらに、層間絶縁膜ＩＬ８ａ上に、エッチングストップ絶縁膜ＢＩ７ｂを形成し、このエッチングストップ絶縁膜ＢＩ７ｂ上に層間絶縁膜ＩＬ８ｂを形成する。このエッチングストップ絶縁膜ＢＩ７ｂは、例えば、ＳｉＣＮ膜から形成され、例えば、この積層膜はＣＶＤ法により形成することができる。また、この層間絶縁膜ＩＬ８ｂは、例えば、ＴＥＯＳ膜または酸化シリコン膜などから形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。
【０１５２】
そして、図２９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ８ｂおよびエッチングストップ絶縁膜ＢＩ７ｂに配線溝ＷＤ５を形成し、かつ、層間絶縁膜ＩＬ８ａおよびバリア絶縁膜ＢＩ７ａにビアホールＶ４を形成する。このビアホールＶ４は、ＴＥＯＳ膜または酸化シリコン膜などからなる層間絶縁膜ＩＬ８ａを貫通して底面が第７層配線Ｌ７に達するように形成される。これにより、ビアホールＶ４の底部で第７層配線Ｌ７の表面が露出することになる。
【０１５３】
その後、図３０に示すように、配線溝ＷＤ５を形成した層間絶縁膜ＩＬ８ｂ上およびビアホールＶ４を形成した層間絶縁膜ＩＬ８ａ上にバリア導体膜（銅拡散防止膜）（図示しない）を形成する。具体的に、バリア導体膜は、タンタル（Ｔａ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、マンガン（Ｍｎ）およびこれらの窒化物や窒化珪化物、または、これらの積層膜から構成され、例えば、スパッタリング法を使用することにより形成する。
【０１５４】
続いて、配線溝ＷＤ５とビアホールＶ４の内部および層間絶縁膜ＩＬ８ｂ上に形成されたバリア導体膜上に、例えば、薄い銅膜からなるシード膜をスパッタリング法により形成する。そして、このシード膜を電極とした電解メッキ法により銅膜Ｃｕ４を形成する。この銅膜Ｃｕ４は、配線溝ＷＤ５およびビアホールＶ４を埋め込むように形成される。この銅膜Ｃｕ４は、例えば、銅を主体とする膜から形成される。つまり、銅膜Ｃｕ４は主に銅（Ｃｕ）または銅合金（銅（Ｃｕ）からなる。他には、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、Ｉｎ（インジウム）、ランタノイド系金属、アクチノイド系金属などの合金）を含む場合がある。
【０１５５】
次に、図３１に示すように、層間絶縁膜ＩＬ８ｂ上に形成された不要なバリア導体膜および銅膜Ｃｕ４をＣＭＰ法で除去する。これにより、配線溝ＷＤ５内にバリア導体膜および銅膜Ｃｕ４を埋め込んだ第８層配線Ｌ８と、ビアホールＶ４内にバリア導体膜および銅膜Ｃｕ４を埋め込んだプラグＰＬＧ８とを形成することができる。以上のようにして、第８層配線Ｌ８を形成することができる。これにより、グローバル層（第８層配線Ｌ８）を形成することができる。
【０１５６】
続いて、図３２に示すように、第８層配線Ｌ８を形成した層間絶縁膜ＩＬ８ｂ上にバリア絶縁膜ＢＩ８を形成し、バリア絶縁膜ＢＩ８上に層間絶縁膜ＩＬ９を形成する。バリア絶縁膜ＢＩ８は、例えば、ＳｉＣＮ膜とＳｉＣＯ膜の積層膜から構成され、例えば、この積層膜はＣＶＤ法により形成することができる。また、層間絶縁膜ＩＬ９は、例えば、ＴＥＯＳ膜または酸化シリコン膜などから形成され、例えば、プラズマＣＶＤ法を使用することにより形成される。そして、この層間絶縁膜ＩＬ９およびバリア絶縁膜ＢＩ８を貫通するビアホールを形成する。
【０１５７】
次に、ビアホールの側壁と底面、および層間絶縁膜ＩＬ９上にチタン／窒化チタン膜、アルミニウム膜、チタン／窒化チタン膜を順次積層した積層膜を形成し、この積層膜をパターニングすることにより、プラグＰＬＧ９と最上層配線である第９層配線Ｌ９とを形成する。
【０１５８】
その後、図３３に示すように、第９層配線Ｌ９を形成した層間絶縁膜ＩＬ９上に表面保護膜となるパッシベーション膜ＰＡＳを形成する。このパッシベーション膜ＰＡＳは、例えば、酸化シリコン膜とこの酸化シリコン膜上に配置された窒化シリコン膜から形成され、例えば、ＣＶＤ法により形成することができる。そして、図３４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パッシベーション膜ＰＡＳに開口部を形成して、第９層配線Ｌ９の一部を露出してパッドＰＤを形成する。
【０１５９】
次に、図３５に示すように、パッドＰＤが露出したパッシベーション膜ＰＡＳ上にポリイミド膜ＰＩを形成する。そして、このポリイミド膜ＰＩをパターニングすることにより、パッドＰＤを露出させる。以上のようにして、半導体基板１Ｓ上に、ＭＩＳＦＥＴおよび多層配線を形成することで、図１に示す本実施の形態の半導体装置が完成する。
【０１６０】
なお、本実施の形態において説明したポーラスＬｏｗ−ｋ膜は、ポロジェン脱離により図３に示す空孔９、１０がポーラスＬｏｗ−ｋ膜内に形成されるものであれば特に制限されるものではない。すなわち、ポーラスＬｏｗ−ｋ膜の材料として、ＳｉＯＣに代えて、例えば空孔９、１０を有するＭＳＱ（Methyl Silsesquioxane）膜またはＨＳＱ（Hydrogen Silsesquioxane）膜を用いてもよい。ポーラスＬｏｗ−ｋ膜の製造方法としては、塗布法によりポロジェンガスを内包する複数の空孔を有する絶縁膜を形成した後、ポロジェンを当該絶縁膜内から脱離（排出）させるキュア工程を行ってポーラスＬｏｗ−ｋ膜を形成してもよい。
【０１６１】
以下に、本実施の形態の半導体装置の製造方法の効果を説明する。
【０１６２】
配線間に発生する容量を低減するなどの目的で、配線を埋め込む層間絶縁膜内に複数の空孔を形成し、層間絶縁膜の誘電率を低減する場合、層間絶縁膜中の全域に同等の径を有する空孔を複数形成することが考えられる。このような構造の層間絶縁膜を有する半導体装置を比較例として図４６に示す。図４６には、図３に示す層間絶縁膜ＩＬ２、ＩＬ３に対応する層間絶縁膜ＩＬ２ｂ、ＩＬ３ｂをそれぞれ示している。また、図４６には、層間絶縁膜ＩＬ２ｂに埋め込まれた第２層配線Ｌ２およびプラグ（ビア）ＰＬＧ２を示し、層間絶縁膜ＩＬ３ｂに埋め込まれた第３層配線Ｌ３およびプラグ（ビア）ＰＬＧ３を示している。
【０１６３】
上述したように、ビアと同じ高さの領域に位置する層間絶縁膜（隣り合うビア同士の間の層間絶縁膜）中に、配線と同じ高さの領域に位置する層間絶縁膜（隣り合う配線同士の間の層間絶縁膜）中の空孔と同等の径を有する比較的大きな空孔を形成すると、ビアを含む金属配線におけるＥＭ特性（寿命）が劣化し、また、金属配線間のＴＤＤＢ特性（寿命）が劣化する問題が生じる。すなわち、層間絶縁膜内において隣り合うビア同士の間に形成された空孔の径を大きくすると、ＥＭ特性またはＴＤＤＢ特性の劣化が顕著に発生し、ビアを含む金属配線の抵抗値が上昇するなどの問題が生じ、半導体装置の信頼性が低下する。
【０１６４】
つまり、図４６に示すように、層間絶縁膜ＩＬ２ｂ内、およびＩＬ３ｂ内のそれぞれの全域に亘って、比較的大きい空孔１０が複数形成されている場合、層間絶縁膜ＩＬ２ｂ内、ＩＬ３ｂ内の上部では空孔占有率を高めることにより絶縁膜の誘電率を低減することができるが、下部では空孔占有率を高めすぎると、プラグ（ビア）にボイドが発生しやすくなる。また、層間絶縁膜ＩＬ３ｂ内に平均径が大きい空孔１０を形成し、空孔占有率を高めると、層間絶縁膜ＩＬ３ｂの直下の第２層配線Ｌ２にボイドが生じやすくなる。
【０１６５】
このような問題が生じる理由の一つは、金属配線が埋め込まれる配線溝またはビアが埋め込まれるビアホールの側面に径が大きい空孔が露出することにより、金属配線およびビアの表面を覆うバリア導体膜と層間絶縁膜との密着性が低下することにある。
【０１６６】
また、上記問題が乗じる他の理由の一つは、下層の層間絶縁膜の上部に埋め込まれた金属配線の上面上を覆う上層の層間絶縁膜中の空孔径が大きくなることで、上層の層間絶縁膜の弾性率が低下することにある。つまり、金属配線上にバリア絶縁膜を介して形成された層間絶縁膜の弾性率が低下すると、前記層間絶縁膜中の応力が低下し、下層の前記金属配線を上部から押さえつける力が低下するため、ＥＭによるボイドが前記金属配線に発生する。
【０１６７】
加えて、他の問題として、配線溝などの側壁にバリア導体膜が形成されない箇所があると、そのような場所から層間絶縁膜内に水分が浸入しやすくなり、ＥＭ特性が劣化し、ＴＤＤＢ特性が劣化し、または配線間の耐圧が低下する虞がある。
【０１６８】
本実施の形態の半導体装置では、図２０を用いて説明したように、配線溝およびビアホールのそれぞれの側壁に露出する空孔の平均径を、層間絶縁膜内の上層に形成された空孔よりも小さくしている。具体的には、図２０に示すように、配線溝ＷＤ２の側壁に露出する領域の層間絶縁膜の表面に、比較的小さい径の空孔９を含む側壁絶縁層ＰＳ２を形成している。また、配線溝ＷＤ２の底面およびビアホールＶ１の側壁には、比較的小さい径の空孔９を含む下部絶縁層ＰＢ２を形成している。
【０１６９】
このように、配線溝ＷＤ２およびビアホールＶ１の側壁に露出する層間絶縁膜ＩＬ２中の空孔の径を、上部絶縁層ＰＴ２内の空孔１０よりも小さくすることにより、配線溝ＷＤ２およびビアホールＶ１の側壁の平坦性を向上させることを可能としている。したがって、第２層配線Ｌ２およびプラグＰＬＧ２の表面のバリア導体膜ＢＭ２の被膜性を向上させることができる。
【０１７０】
これにより、バリア導体膜ＢＭ２の形成不良に起因して、第２層配線Ｌ２およびプラグＰＬＧ２と、層間絶縁膜ＩＬ２との間の密着性が低下することを防ぐことができる。したがって、ＥＭの発生を防ぐことができるため、半導体装置の信頼性を向上させることができる。また、バリア絶縁膜が形成されない領域が生じることを防ぐことができるため、第２層配線Ｌ２およびプラグＰＬＧ２を構成する銅原子が層間絶縁膜ＩＬ２中に拡散することを防ぐことができる。したがって、線間ＴＤＤＢ特性の劣化を防ぐことができるので、半導体装置の信頼性を向上させることができる。これらの効果は、層間絶縁膜ＩＬ２上の層間絶縁膜ＩＬ３〜ＩＬ５（図３５参照）などでも、同様の構造を形成することにより得ることができる。
【０１７１】
なお、配線溝およびビアホールの側壁に露出する空孔の大きさを小さくするだけならば、配線溝およびビアホールの側壁に露出する領域以外の層間絶縁膜内の空孔の径を小さくする必要はないように思える。このように、配線溝およびビアホールの側壁の近傍のみ、層間絶縁膜中の空孔の平均径を小さくした半導体装置を、比較例として図４７に示す。図４７は、比較例として示す半導体装置の断面図であって、図３５に示す層間絶縁膜ＩＬ２、ＩＬ３に相当する層間絶縁膜ＩＬ２ｃ、ＩＬ３ｃを含む半導体装置の断面図を示すものである。図４７に示すように、配線溝ＷＤ２、ＷＤ３、ビアホールＶ１およびＶ２の側壁の近傍の層間絶縁膜ＩＬ２ｃ、ＩＬ３ｃのそれぞれには、空孔径が比較的小さい空孔９を含む絶縁層ＰＳが形成されている。
【０１７２】
図４７に示す比較例の半導体装置では、層間絶縁膜ＩＬ３ｃ内の下部の層内の空孔１０が径が大きく、層間絶縁膜ＩＬ３ｃ内の下部の応力が低下するため、第２層配線Ｌ２を押さえつけることができず、当該金属配線のＥＭ寿命が低下する問題が生じる。第２層配線Ｌ２は層間絶縁膜ＩＬ２ｃ上のバリア絶縁膜ＢＩ２の下面に沿って延在し、層間絶縁膜ＩＬ３ｃの絶縁層ＰＳが形成されていない領域の直下にも形成されている。
【０１７３】
つまり、第２層配線Ｌ２の直上にはバリア絶縁膜ＢＩ２を介して、比較的大きい平均径を有する空孔１０を含む層間絶縁膜ＩＬ３ｃの下面が接している。この場合、空孔１０を含む層間絶縁膜ＩＬ３ｃの下面は絶縁層ＰＳに比べて弾性率が低く、内部応力が低いため、その直下の第２層配線Ｌ２を前記内部応力により押さえつけて固定することが困難である。
【０１７４】
第２層配線Ｌ２の周囲の層間膜の弾性率が低下すると、第２層配線Ｌ２の臨界応力が小さくなる。このため、第２層配線Ｌ２に電流が流れることで、第２層配線Ｌ２内に引張応力が生じると、前記引張応力が容易に前記臨界応力を超えてしまい、第２層配線Ｌ２にボイドが生じる。したがって、図４７に示すように、第２層配線Ｌ２の直上に空孔９を含む絶縁層ＰＳが形成されていない領域がある場合、第２層配線Ｌ２のＥＭ特性およびＴＤＤＢ特性の劣化を防ぐことができない。
【０１７５】
そこで、本実施の形態では、図３に示すように、ビアホールＶ１の側壁に露出する領域の層間絶縁膜ＩＬ２中のみならず、層間絶縁膜ＩＬ２の下面の全面に沿って、内部の空孔９の径を小さくした下部絶縁層ＰＢ２を形成している。層間絶縁膜ＩＬ２、ＩＬ３以外の層についての詳しい図示は省略するが、層間絶縁膜ＩＬ３およびその上層の層間絶縁膜ＩＬ４、ＩＬ５（図１参照）なども層間絶縁膜ＩＬ２と同様の構造を有している。例えば、図２に示すように、半導体基板（図示しない）の上面に沿って延在する第２層配線Ｌ２の上面は、層間絶縁膜ＩＬ３によって覆われているが、第２層配線Ｌ２の上面に接するプラグＰＬＧ３の近傍以外の領域においても、第２層配線Ｌ２の上面は、比較的小さい空孔９（図３参照）が形成された下部絶縁層ＰＢ３により覆われている。つまり、第２層配線Ｌ２の直上は、プラグＰＬＧ３が接続された領域を除いて、空孔９を含む下部絶縁層ＰＢ３により全て覆われている。
【０１７６】
層間絶縁膜ＩＬ３の一部である下部絶縁層ＰＢ３は弾性率が上部絶縁層ＰＴ３よりも大きいため、第２層配線Ｌ２の上面を覆う層間絶縁膜ＩＬ３の底面の応力は、上部絶縁層ＰＴ３よりも高くなっている。第２層配線Ｌ２上の下部絶縁層ＰＢ３の弾性率を高めると、第２層配線Ｌ２の臨界応力が高くなるため、第２層配線Ｌ２に電流が流れることにより第２層配線Ｌ２内の引張応力が大きくなっても、この引張応力が前記臨界応力を超えることを防ぐことができるので、ボイドの発生を抑えることができる。したがって、層間絶縁膜ＩＬ３の下面にバリア絶縁膜ＢＩ２を介して形成された第２層配線Ｌ２を下部絶縁層ＰＢ３の応力により固定し、第２層配線Ｌ２のＥＭ特性の劣化を防ぐことができるため、半導体装置の信頼性を向上させることができる。
【０１７７】
また、配線溝などの側壁から層間絶縁膜内に水分が浸入しやすくなる問題に対し、本実施の形態では、配線溝などの側壁に露出する層間絶縁膜の表面の層を緻密化し、硬度を高めることにより、そのような表面からの吸湿を防ぐことを可能としている。
【０１７８】
上記のように層間絶縁膜の下部絶縁層内の空孔を小さくし、弾性率を高めることは、図１３を用いて説明したように、層間絶縁膜の成膜途中で、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させることで実現することができる。つまり、成膜中にポロジェンの流量を変化させるだけで、上記した効果を得ることができる。したがって、本実施の形態の半導体装置の製造方法を用いれば、マスクの増加、または成膜工程、エッチング工程の増加などを必要とせず、極めて容易に上記効果を得ることができ、半導体装置の製造工程が煩雑になることを防ぐことができる。
【０１７９】
以下では、図３６〜図４２に示すグラフを用いて本実施の形態の半導体装置およびその製造方法による効果を説明する。ただし、以下では本実施の形態と同様の効果を奏する半導体装置として、ポーラスＬｏｗ−ｋ膜を形成する際に、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜を含む半導体装置を用いた実験結果を示す。
【０１８０】
図３６は、横軸をＥＭ寿命とし、縦軸を累積分布とするグラフであり、ポロジェンの流量を０．１０ｇ／ｍｉｎとして形成したポーラスＬｏｗ−ｋ膜（層間絶縁膜）のグラフを白い三角のプロットで示し、ポロジェンの流量を０．３０ｇ／ｍｉｎとして形成したポーラスＬｏｗ−ｋ膜（層間絶縁膜）のグラフを黒丸のプロットで示している。図３６に示す二つのグラフを比べてみると、ポロジェンの流量を少なくして形成した層間絶縁膜と、ポロジェンの流量を多くして形成した層間絶縁膜とでは、ＥＭ寿命に殆ど差がないように見える。
【０１８１】
しかし、ポロジェンの流量を０．１０ｇ／ｍｉｎとした場合では、半導体基板の主面に沿って延在する配線にボイドが多く発生したのに対し、ポロジェンの流量を０．３０ｇ／ｍｉｎとした場合では、上下の配線間を接続するプラグ（ビア）にボイドが多く発生することが、本発明者らの実験により判明した。つまり、ポロジェンの流量を多くし、層間絶縁膜中の空孔占有率を大きくすると、層間絶縁膜内の下部に埋め込まれたプラグにビアが発生しやすくなる。
【０１８２】
次に、図３７は、横軸を配線間耐圧とし、縦軸を累積分布とするグラフであり、ポロジェンの流量を０．１０ｇ／ｍｉｎとして形成した層間絶縁膜のグラフを白い三角のプロットで示し、ポロジェンの流量を０．３０ｇ／ｍｉｎとして形成した層間絶縁膜のグラフを黒丸のプロットで示している。
【０１８３】
また、図３８に示すグラフでは、横軸を線間ＴＤＤＢ寿命とし、縦軸を累積分布とするグラフであり、ポロジェンの流量を０．１０ｇ／ｍｉｎとして形成した層間絶縁膜（層間絶縁膜）のグラフを白い三角のプロットで示し、ポロジェンの流量を０．３０ｇ／ｍｉｎとして形成した層間絶縁膜のグラフを黒丸のプロットで示している。
【０１８４】
図３７に示すように、ポロジェンの流量を多くして形成した層間絶縁膜の方が、ポロジェンの流量を少なくして形成した層間絶縁膜よりも耐圧が低くなっている。また、図３８に示すように、ポロジェンの流量を多くして形成した層間絶縁膜の方が、ポロジェンの流量を少なくして形成した層間絶縁膜よりもＴＤＤＢ寿命寿命が短くなっている。これらの結果は、図３６を用いて説明したように、ポロジェンの流量を多くして形成した層間絶縁膜の方が、プラグ（ビア）部においてボイドが発生しやすくなっていることに起因すると考えられる。
【０１８５】
次に、図３９は横軸をＥＭ寿命とし、縦軸を累積分布とするグラフである。また、図４０は、横軸を配線間耐圧とし、縦軸を累積分布とするグラフである。また、図４１は、横軸を線間ＴＤＤＢ寿命とし、縦軸を累積分布とするグラフである。図３９、図４０および図４１では、層間絶縁膜の成膜工程中に、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜のグラフを白丸のプロットで示し、層間絶縁膜の成膜工程中にポロジェンの流量を０．３０ｇ／ｍｉｎとして一定に保って形成した層間絶縁膜のグラフを黒丸のプロットで示している。つまり、白丸のプロットで示したグラフは、本実施の形態の半導体装置に用いたポーラスＬｏｗ−ｋ膜と同様の効果を奏するポーラスＬｏｗ−ｋ膜を用いた場合のグラフである。
【０１８６】
図３９、図４０および図４１に示すように、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜の方が、ポロジェンの流量を一定の０．３０ｇ／ｍｉｎに保って形成した層間絶縁膜よりもＥＭ寿命および線間ＴＤＤＢ寿命が長くなっており、耐圧が向上している。
【０１８７】
そこで、本実施の形態の半導体装置では、ポーラスＬｏｗ−ｋ膜（層間絶縁膜）の成膜工程中に、ポロジェンの流量を段階的に増加させることにより、ＥＭ寿命、線間ＴＤＤＢおよび耐圧を改善することを可能としている。これは、上述したように、複数のプラグ（ビア）間の層間絶縁膜の空孔密度を低減したことにより得られる効果である。
【０１８８】
なお、ポロジェンの流量を一定の０．３０ｇ／ｍｉｎに保って形成した層間絶縁膜と、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜を比べると、上記流量を変化させて形成した絶縁膜の方が誘電率（容量）が大きくなることが考えられる。しかし実際には、図４２のグラフに示すように、ポロジェンの流量を一定の０．３０ｇ／ｍｉｎに保って形成した層間絶縁膜と、０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜とを比べた場合の誘電率（容量）の増加は０．６％程度であり、実用に問題ない範囲である。したがって、本実施の形態のように、層間絶縁膜内の下部絶縁層内において、空孔の平均径を小さくしたとしても、層間絶縁膜の誘電率の増加は、問題ない範囲に収めることができる。
【０１８９】
なお、図４２は、縦軸を層間絶縁膜の容量（誘電率）として、ポロジェンの流量を一定の０．３０ｇ／ｍｉｎに保って形成した層間絶縁膜のグラフ（図４２の右側）と、ポロジェンの流量を０．１０ｇ／ｍｉｎから０．３０ｇ／ｍｉｎに変化させて形成した層間絶縁膜のグラフ（図４２の左側）とを示すものである。
【０１９０】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１９１】
１Ｓ    半導体基板
９、１０    空孔
ＢＩ１〜ＢＩ６、ＢＩ８    バリア絶縁膜
ＢＩ７ａ    バリア絶縁膜
ＢＩ７ｂ    エッチングストップ絶縁膜
ＢＭ１〜ＢＭ３    バリア導体膜
ＣＨ    コンタクトホール
ＣＩＬ    コンタクト層間絶縁膜
ＣＭＰ１    ＣＭＰ保護膜
Ｃｕ１〜Ｃｕ４    銅膜
ＦＲ１、ＦＲ２    フォトレジスト膜
ＩＬ１〜ＩＬ７、ＩＬ８ａ、ＩＬ８ｂ、ＩＬ９    層間絶縁膜
ＩＬ２ａ〜ＩＬ２ｃ、ＩＬ３ｂ、ＩＬ３ｃ    層間絶縁膜
Ｌ１    第１層配線
Ｌ２    第２層配線
Ｌ３    第３層配線
Ｌ４    第４層配線
Ｌ５    第５層配線
Ｌ６    第６層配線
Ｌ７    第７層配線
Ｌ８    第８層配線
Ｌ９    第９層配線
Ｏ１    ＳｉＯＣ膜
ＰＡＳ    パッシベーション膜
ＰＢ２、ＰＢ３    下部絶縁層
ＰＤ    パッド
ＰＩ    ポリイミド膜
ＰＬＧ１〜ＰＬＧ９    プラグ（ビア）
ＰＳ    絶縁層
ＰＳ２、ＰＳ３    側壁絶縁層
ＰＴ２、ＰＴ３    上部絶縁層
Ｑｎ    ＭＩＳＦＥＴ
Ｖ１〜Ｖ４    ビアホール
ＷＤ１〜ＷＤ５    配線溝
【図１】
2014003257.tif 000003
【図２】
2014003257.tif 000004
【図３】
2014003257.tif 000005
【図４】
2014003257.tif 000006
【図５】
2014003257.tif 000007
【図６】
2014003257.tif 000008
【図７】
2014003257.tif 000009
【図８】
2014003257.tif 000010
【図９】
2014003257.tif 000011
【図１０】
2014003257.tif 000012
【図１１】
2014003257.tif 000013
【図１２】
2014003257.tif 000014
【図１３】
2014003257.tif 000015
【図１４】
2014003257.tif 000016
【図１５】
2014003257.tif 000017
【図１６】
2014003257.tif 000018
【図１７】
2014003257.tif 000019
【図１８】
2014003257.tif 000020
【図１９】
2014003257.tif 000021
【図２０】
2014003257.tif 000022
【図２１】
2014003257.tif 000023
【図２２】
2014003257.tif 000024
【図２３】
2014003257.tif 000025
【図２４】
2014003257.tif 000026
【図２５】
2014003257.tif 000027
【図２６】
2014003257.tif 000028
【図２７】
2014003257.tif 000029
【図２８】
2014003257.tif 000030
【図２９】
2014003257.tif 000031
【図３０】
2014003257.tif 000032
【図３１】
2014003257.tif 000033
【図３２】
2014003257.tif 000034
【図３３】
2014003257.tif 000035
【図３４】
2014003257.tif 000036
【図３５】
2014003257.tif 000037
【図３６】
2014003257.tif 000038
【図３７】
2014003257.tif 000039
【図３８】
2014003257.tif 000040
【図３９】
2014003257.tif 000041
【図４０】
2014003257.tif 000042
【図４１】
2014003257.tif 000043
【図４２】
2014003257.tif 000044
【図４３】
2014003257.tif 000045
【図４４】
2014003257.tif 000046
【図４５】
2014003257.tif 000047
【図４６】
2014003257.tif 000048
【図４７】
2014003257.tif 000049