(57)【要約】【課題】長期的に安定した特性を有する炭化珪素半導体装置を提供する。【解決手段】炭化珪素基板１０上にゲート絶縁膜２１が形成される。ゲート絶縁膜２１上にゲート電極３０が形成される。炭化珪素基板１０上に主電極３１が形成される。ゲート絶縁膜２１を形成した後に、水を含む液体を用いて炭化珪素基板１０が洗浄される。炭化珪素基板１０を洗浄した後に、水素原子を含む雰囲気中で炭化珪素基板１０が熱処理される。【選択図】図１
2014116350.tif 000002
【特許請求の範囲】
【請求項１】
主電極を通る電流経路のスイッチングを行うためのゲート電極を有する炭化珪素半導体装置の製造方法であって、
炭化珪素基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記ゲート電極を形成する工程と、
前記炭化珪素基板上に前記主電極を形成する工程と、
前記ゲート絶縁膜を形成する工程の後に、水を含む液体を用いて前記炭化珪素基板を洗浄する工程と、
前記炭化珪素基板を洗浄する工程の後に、水素原子を含む雰囲気中で前記炭化珪素基板を熱処理する工程とを備える、炭化珪素半導体装置の製造方法。
【請求項２】
前記炭化珪素基板を熱処理する工程の前に、前記主電極上に配線層を形成する工程を備え、
前記炭化珪素基板を熱処理する工程は前記配線層の材料の耐熱温度よりも低い温度で行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記配線層の材料はアルミニウムを含む、請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記炭化珪素基板を熱処理する工程は６００℃未満で行われる、請求項３に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記炭化珪素基板を熱処理する工程の後に、前記配線層上にパッシベーション膜を形成する工程をさらに備える、請求項２〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記パッシベーション膜はシリコン窒化膜を含む、請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記炭化珪素基板を熱処理する工程の後に、前記主電極上に配線層を形成する工程を備え、
前記炭化珪素基板を熱処理する工程は前記配線層の材料の耐熱温度よりも高い温度で行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記炭化珪素基板を熱処理する工程は８００℃未満で行われる、請求項７に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記炭化珪素基板を熱処理する工程は４５０℃以上で行われる、請求項１〜８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記水素原子を含む雰囲気は水素ガスを含む雰囲気である、請求項１〜９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記ゲート絶縁膜を形成する工程は前記炭化珪素基板上に二酸化珪素膜を形成する工程を含む、請求項１〜１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記炭化珪素基板を熱処理する工程はプラズマ雰囲気中で行われる、請求項１〜１１のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、主電極を通る電流経路のスイッチングを行うためのゲート電極を有する炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、炭化珪素基板を用いた半導体装置である炭化珪素半導体装置の開発が進められている。その代表的なもののひとつとして、炭化珪素基板上にゲート絶縁膜およびゲート電極を有するＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）がある。このＭＯＳＦＥＴの特性は、炭化珪素基板とゲート絶縁膜との界面の状態に大きく影響されることが知られている。特開２０００−２５２４６１号公報によれば、ゲート絶縁膜を形成した後、６００〜１６００℃の水素を含んだ雰囲気で熱処理することにより、界面準位密度を低減して良好な界面を形成することができる旨が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５２４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実用的な半導体装置には、特性の長期的な安定性が求められる。本発明者らは、上記公報に記載の技術を適用して作製したｎ型ＭＯＳＦＥＴのしきい値の長期的な安定性について検討した。その結果、ゲート電圧のしきい値の絶対値が低下してしまう場合があり、特にゲート電極の電位が負とされている時間が長いと、このしきい値の変動が顕著なことがあった。
【０００５】
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、長期的に安定した特性を有する炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の炭化珪素半導体装置の製造方法は、主電極を通る電流経路のスイッチングを行うためのゲート電極を有する炭化珪素半導体装置の製造方法であって、次の工程を有する。炭化珪素基板上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。炭化珪素基板上に主電極が形成される。ゲート絶縁膜を形成した後に、水を含む液体を用いて炭化珪素基板が洗浄される。炭化珪素基板を洗浄した後に、水素原子を含む雰囲気中で炭化珪素基板が熱処理される。
【０００７】
本製造方法によれば、炭化珪素半導体装置の製造中に炭化珪素基板が、水を含む液体により洗浄される。このような洗浄は、微細加工工程をともなう通常の半導体装置の製造方法において不可欠なものである。この洗浄後に、水素原子を含む雰囲気中で炭化珪素基板を熱処理することで、ゲート電圧のしきい値の長期的な安定性が向上する。
【０００８】
上記製造方法において、炭化珪素基板を熱処理する前に、主電極上に配線層が形成されてもよい。これにより、配線層の形成にともなう洗浄工程に起因したしきい値の不安定性が抑制される。この場合、炭化珪素基板は、配線層の材料の耐熱温度よりも低い温度で熱処理される。配線層の材料がアルミニウムの場合、炭化珪素基板は６００℃未満で熱処理されることが好ましい。好ましくは、炭化珪素基板を熱処理した後に配線層上にパッシベーション膜が形成される。これにより、熱処理に用いられる雰囲気中の水素原子の浸透がパッシベーション膜に阻害されることがない。よって熱処理の効果が高められる。パッシベーション膜は、シリコン窒化膜を含むものであってもよい。
【０００９】
上記製造方法において、炭化珪素基板を熱処理した後に、主電極上に配線層が形成されてもよい。この場合、熱処理が行われる際には、配線層が未だ形成されていない。よって、炭化珪素基板を配線層の材料の耐熱温度よりも高い温度で熱処理し得る。炭化珪素基板は８００℃未満で熱処理されることが好ましい。なぜならば、熱処理温度の増大による、しきい値の安定化の効果の向上が、８００℃程度で飽和するためである。
【００１０】
炭化珪素基板は４５０℃以上で熱処理されることが好ましい。これにより、しきい値の安定化の効果を高めることができる。
【００１１】
水素原子を含む雰囲気は水素ガスを含む雰囲気であることが好ましい。これにより、水素原子を含む雰囲気を容易に準備することができる。
【００１２】
ゲート絶縁膜が形成される際に、炭化珪素基板上に二酸化珪素膜が形成されてもよい。この場合、炭化珪素基板とゲート絶縁膜との界面は、炭化珪素と二酸化珪素との界面とされる。
【００１３】
炭化珪素基板はプラズマ中で熱処理されることが好ましい。これにより、しきい値の安定化の効果を高めることができる。
【発明の効果】
【００１４】
上記のように本発明によれば、炭化珪素半導体装置の特性を長期的に安定したものとすることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における炭化珪素半導体装置の製造方法のフロー図である。
【図３】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面図である。
【図４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面図である。
【図５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面図である。
【図６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面図である。
【図８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面図である。
【図９】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面図である。
【図１０】比較例における炭化珪素半導体装置のしきい値の経時変化を示すグラフ図である。
【図１１】本発明の実施の形態１における炭化珪素半導体装置のしきい値の経時変化の例を示すグラフ図である。
【図１２】熱処理温度としきい値シフトとの関係の例を示すグラフ図である。
【図１３】本発明の実施の形態２における炭化珪素半導体装置の製造方法のフロー図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１に示すように、ＭＯＳＦＥＴ９０（炭化珪素半導体装置）は、ソース電極３１（主電極）を通る電流経路のスイッチングを行うためのゲート電極３０を有するプレーナ型縦型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ９０は、エピタキシャル基板１０（炭化珪素基板）と、ゲート酸化膜２１（ゲート絶縁膜）と、層間絶縁膜２２と、パッシベーション膜２３と、ゲート電極３０と、ソース電極３１と、ドレイン電極３２と、ソース配線層４１（配線層）とを有する。
【００１７】
エピタキシャル基板１０は、炭化珪素からなり、好ましくは六方晶のポリタイプ４Ｈを有する。エピタキシャル基板１０は、単結晶基板１１と、単結晶基板１１上に配置されたエピタキシャル層とを有する。エピタキシャル層は、炭化珪素から作られており、ｎ-ドリフト層１２と、ｐボディ領域１３と、ｎ領域１４と、ｐコンタクト領域１５とを有する。単結晶基板１１とｎ-ドリフト層１２とｎ領域１４とはｎ型（第１の導電型）を有し、ｐボディ領域１３とｐコンタクト領域１５とはｐ型（第２の導電型）を有する。
【００１８】
ｎ-ドリフト層１２は単結晶基板１１の上面に設けられている。ｎ-ドリフト層１２の不純物濃度は、単結晶基板１１の不純物濃度よりも低い。ｐボディ領域１３はｎ-ドリフト層１２上にウエル状に形成されており、エピタキシャル基板１０の表面上においてチャネル面をなしている。ｎ領域１４は、ｐボディ領域１３によってｎ-ドリフト層１２と隔てられるように、ｐボディ領域１３上にウエル状に形成されている。ｐコンタクト領域１５は、エピタキシャル基板１０の上面の一部をなしており、かつｐボディ領域１３につながっている。ｐコンタクト領域１５の不純物濃度はｐボディ領域１３の不純物濃度よりも高い。
【００１９】
ゲート酸化膜２１はエピタキシャル基板１０上に設けられている。ゲート酸化膜２１は二酸化珪素膜であることが好ましく熱酸化膜であることがより好ましい。ゲート電極３０はゲート酸化膜２１上に設けられている。
【００２０】
層間絶縁膜２２はゲート電極３０を覆っている。層間絶縁膜２２は、たとえば二酸化珪素膜である。ゲート酸化膜２１および層間絶縁膜２２は、ｎ領域１４およびｐコンタクト領域１５の各々を露出する開口部を有する。ソース電極３１は、この開口部においてｎ領域１４およびｐコンタクト領域１５の各々に接触しているオーミック電極である。ソース配線層４１はソース電極３１に接触しており、層間絶縁膜２２の上面上に延在している。ドレイン電極３２は、単結晶基板１１の、ｎ-ドリフト層１２が設けられた面とは反対側の面（図１における裏面）上に設けられたオーミック電極である。
【００２１】
パッシベーション膜２３は、ソース配線層４１を少なくとも部分的に覆う絶縁膜である。パッシベーション膜２３は、たとえば二酸化珪素膜またはシリコン窒化膜を含み、特にシリコン窒化膜を含むことが好ましい。パッシベーション膜２３には、ソース配線層４１およびゲート電極３０の各々とＭＯＳＦＥＴ９０の外部との電気的接続が可能となるよう、開口部（図示せず）が設けられている。
【００２２】
次にこのＭＯＳＦＥＴ９０の製造方法について説明する。この製造方法は、ステップＳ１１〜Ｓ５２（図２）を含む。
【００２３】
図３を参照して、まずエピタキシャル成長によって単結晶基板１１上にｎ-ドリフト層１２が形成される。エピタキシャル成長においては、たとえば、単結晶基板１１の温度が１５５０℃とされ、原料ガスとしてはシランおよびプロパンが、ドーパントガスとしては窒素が、またキャリアガスとしては水素が用いられ、圧力は１０ｋＰａとされる。次にエピタキシャル基板１０上へ不純物イオンが注入される。これにより、ｐボディ領域１３と、ｎ領域１４と、ｐコンタクト領域１５とが形成される。このようにして、不純物領域が設けられたエピタキシャル基板１０が準備される。
【００２４】
次に、注入された不純物を活性化するための活性化熱処理が行なわれる。たとえば、不活性ガス雰囲気中で１７００程度℃で３０分間程度のエピタキシャル基板１０の熱処理が行われる。
【００２５】
図４に示すように、エピタキシャル基板１０上にゲート酸化膜２１が形成される（図２：ステップＳ１１）。この形成は、エピタキシャル基板１０の熱酸化によって行われることが好ましい。熱酸化の時間および温度は、形成するゲート酸化膜２１の膜厚に応じて決定され得る。たとえば、１１００℃以上１４００℃以下の温度で、酸素を含む雰囲気中での熱処理が行われる。
【００２６】
次に、窒素熱処理が行われることが好ましい。具体的には、ゲート酸化膜２１が形成されたエピタキシャル基板１０が、窒素原子を含む雰囲気中で加熱される。たとえば、窒素および一酸化窒素を含む雰囲気中での１２５０℃程度以上１３５０℃程度以下での熱処理が行われる。一酸化窒素の分圧を窒素の分圧と一酸化窒素の分圧との合計の圧力で除した値は３％より大きく１０％よりも小さいことが好ましい。加熱時間はたとえば１時間程度である。これにより、エピタキシャル基板１０とゲート酸化膜２１との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21／ｃｍ3以上となるように窒素濃度が調整される。その結果、エピタキシャル基板１０およびゲート酸化膜２１の界面準位密度が低減される。さらにこれに続いて、不活性ガス雰囲気における熱処理が行われることがより好ましい。たとえば、アルゴンガスの雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。これにより、高いチャネル移動度を再現性よく実現することができる。
【００２７】
図５に示すように、ゲート酸化膜２１上において導電性膜の堆積が行われる。導電性膜は、たとえばドープトポリシリコン膜である。次にフォトリソグラフィおよびエッチングを用いた導電性膜のパターニングが行われる。これによりゲート電極３０が形成される（図２：ステップＳ２１）。
【００２８】
次に、パターニングの際などに生じた異物を除去するために、エピタキシャル基板１０が洗浄される（図２：ステップＳ２２）。この洗浄の際に、水を含む液体が用いられる。水を含む液体は、有機溶剤など水を含まない液を用いた処理の後のすすぎのために用いられてもよい。以下において述べる洗浄についても同様である。
【００２９】
図６を参照して、ゲート酸化膜２１上においてゲート電極３０を覆うように層間絶縁膜２２が形成される。層間絶縁膜２２上に、パターンを有するフォトレジスト層５０が形成される。
【００３０】
図７に示すように、フォトレジスト層５０をエッチングマスクとして用いて層間絶縁膜２２およびゲート酸化膜２１がパターニングされることで、ｎ領域１４およびｐコンタクト領域１５を露出する開口部が形成される。図８に示すように、この開口部においてｎ領域１４およびｐコンタクト領域１５の各々に接触するソース電極３１が形成される（図２：ステップＳ３１）。ソース電極３１の形成は、フォトレジスト層５０（図７）を用いたリフトオフ法によって行われ得る。次にエピタキシャル基板１０の洗浄が行われる（図２：ステップＳ３２）。
【００３１】
図９に示すように、エピタキシャル基板１０の裏面上にドレイン電極３２が形成される。ソース電極３１およびドレイン電極３２をエピタキシャル基板１０にオーミックに接触させるための熱処理が行われる。
【００３２】
再び図１を参照して、ソース電極３１に接するソース配線層４１が成膜およびパターニングによって形成される（図２：ステップＳ４１）。ソース配線層４１は、たとえばアルミニウムを主成分とする材料から形成される。この材料中には添加物が加えられてもよい。添加物の量は、たとえば２〜３％程度である。また添加物の元素は、たとえばＳｉおよびＣｕの少なくともいずれかである。次にエピタキシャル基板１０が洗浄される（図２：ステップＳ４２）。本実施の形態においては、次に水素熱処理が行われる（図２：ステップＳ５０）。水素熱処理の詳細については後述する。
【００３３】
再び図１を参照して、ソース配線層４１上にパッシベーション膜２３が形成される（図２：ステップＳ５１）。パッシベーション膜２３がパターニングされることで開口部（図示せず）が形成される。必要に応じてパッシベーション膜２３の開口部に電極パッド（図示せず）が形成される。エピタキシャル基板１０の洗浄が行われる（図２：ステップＳ５２）。以上によりＭＯＳＦＥＴ９０（図１）が得られる。
【００３４】
次に、上述した水素熱処理について詳述する。本実施の形態においては、ソース配線層４１の形成および洗浄の後、かつパッシベーション膜２３の形成前に、水素熱処理が行われる。水素熱処理は、水素原子を含む雰囲気中でのエピタキシャル基板１０の熱処理である。エピタキシャル基板１０は４５０℃以上で熱処理されることが好ましい。また本実施の形態においてはエピタキシャル基板１０は、ソース配線層４１の材料の耐熱温度よりも低い温度で熱処理される。ソース配線層４１の材料がアルミニウムの場合、エピタキシャル基板１０は６００℃未満で熱処理されることが好ましい。水素熱処理の時間は、たとえば３０分程度である。水素原子を含む雰囲気は水素ガスを含む雰囲気であることが好ましい。たとえば、大気圧の１００％水素ガスによる雰囲気が用いられてもよい。また水素原子を含む雰囲気中でプラズマが発生されてもよい。
【００３５】
図１０は、水素熱処理が行われない比較例において、１５０℃の下でゲート電極３０に−１０Ｖが印加された場合の、ＭＯＳＦＥＴ９０のしきい値の経時変化を示す。この比較例においては、５時間程度の経過によって、しきい値が半分程度にまで減少した。
【００３６】
これに対して本実施の形態によれば、図１１に示すように、１０時間経過後もしきい値は初期の値から大きく変化しなかった。よって水素熱処理がしきい値の安定化に効果的であることがわかった。
【００３７】
水素熱処理の温度としきい値シフトとの関係を調べたところ、図１２に示すように、４５０℃以上とされることで顕著な安定化が見られ、さらに温度を高めると６００℃程度までの範囲において、さらに安定化が進むことがわかった。なお６００℃以上の温度が用いられると、アルミニウムを主成分とするソース配線層４１に対するダメージが生じることがあった。すなわち、熱処理温度がソース配線層およびドレイン配線層の耐熱温度を超えていることがあった。
【００３８】
上述したように、本実施の形態の製造方法によれば、水素熱処理によってゲート電圧のしきい値の長期的な安定性が向上する。この効果は、水を用いた洗浄工程がエピタキシャル基板１０とゲート酸化膜２１との界面に与えた影響が、水素熱処理によって少なくとも部分的に除去されることによると本発明者らは推測している。
【００３９】
またエピタキシャル基板１０を熱処理する前に、ソース電極３１上にソース配線層４１が形成される。これにより、ソース配線層４１の形成にともなう洗浄工程に起因したしきい値の不安定性が抑制される。なお仮にゲート酸化膜２１の形成直後にのみ水素熱処理が行われた場合は、その後に行われた洗浄工程による影響は除去され得ない。
【００４０】
好ましくはパッシベーション膜２３は水素熱処理後に形成される。これにより、熱処理に用いられる雰囲気中の水素原子の浸透がパッシベーション膜２３に阻害されることがない。よって熱処理の効果が高められる。パッシベーション膜２３がシリコン窒化膜を含む場合、この効果は特に大きい。なおパッシベーション膜２３は水素熱処理前に形成されてもよい。
【００４１】
水素熱処理は４５０℃以上で熱処理されることが好ましい。これにより、図１２に示すように、しきい値の安定化の効果を高めることができる。
【００４２】
水素原子を含む雰囲気は水素ガスを含む雰囲気であることが好ましい。これにより、水素原子を含む雰囲気を容易に準備することができる。
【００４３】
（実施の形態２）
図１３に示すように、本実施の形態におけるＭＯＳＦＥＴ９０の製造方法においては、実施の形態１の水素熱処理（図２：ステップＳ５０）と同様の工程が、ソース配線層４１（図１）の形成（図１３：ステップＳ４１）の前に行われる（図１３：ステップＳ４０）。言い換えれば、水素熱処理後にソース配線層が形成される。よって水素熱処理は、ソース配線層４１の材料の耐熱温度よりも高い温度で行われ得る。ただし水素熱処理の温度は８００℃未満が好ましい。なぜならば、熱処理温度の増大による、しきい値の安定化の効果の向上が、８００℃程度で飽和するためである。
【００４４】
本実施の形態の製造方法によれば、熱処理が行われる際には、ソース配線層４１が未だ形成されていない。よって水素熱処理を、ソース配線層４１の材料の耐熱温度よりも高い温度で行い得る。
【００４５】
上記の水素熱処理はプラズマ雰囲気中で行われてもよい。これにより、水素熱処理の作用が高められるので、ＭＯＳＦＥＴ９０のしきい値がより安定化される。プラズマ雰囲気中での水素熱処理は、成膜と同時に行われてもよい。たとえば、層間絶縁膜２２としての酸化膜の成膜（図５〜図６）のために、加熱されたエピタキシャル基板１０上でのＣＶＤ（化学気相成長：Chemical  Vapor  Deposition）が、水素プラズマを有する雰囲気下で行われてもよい。この場合、水素熱処理のみのための工程を設ける必要がないので、ＭＯＳＦＥＴ９０をより効率的に製造することができる。
【００４６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４７】
たとえば、水素熱処理が行われる時期は、ゲート絶縁膜の形成後、かつ、水を用いた洗浄後であればよい。また実施の形態において炭化珪素半導体装置として縦型のものについて説明したが、炭化珪素半導体装置は横型であってもよい。すなわち、炭化珪素基板の一の面上に電流経路が設けられてもよい。また実施の形態においてはＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置はＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）であってもよい。すなわちゲート絶縁膜として酸化膜以外の絶縁膜が用いられてもよい。また炭化珪素半導体装置はＭＩＳＦＥＴに限定されるものではなく、ゲート絶縁膜を有する他の装置であってもよく、たとえばＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）であってもよい。また実施の形態においては炭化珪素半導体装置としてｎチャネル型のものについて説明したが、炭化珪素半導体装置はｐチャネル型またはバイポーラ型であってもよい。
【符号の説明】
【００４８】
１０  エピタキシャル基板（炭化珪素基板）、２１  ゲート酸化膜（ゲート絶縁膜）、２２  層間絶縁膜、２３  パッシベーション膜、３０  ゲート電極、３１  ソース電極（主電極）、３２  ドレイン電極、４１  ソース配線層（配線層）、９０  ＭＯＳＦＥＴ（炭化珪素半導体装置）。
【図１】
2014116350.tif 000003
【図２】
2014116350.tif 000004
【図３】
2014116350.tif 000005
【図４】
2014116350.tif 000006
【図５】
2014116350.tif 000007
【図６】
2014116350.tif 000008
【図７】
2014116350.tif 000009
【図８】
2014116350.tif 000010
【図９】
2014116350.tif 000011
【図１０】
2014116350.tif 000012
【図１１】
2014116350.tif 000013
【図１２】
2014116350.tif 000014
【図１３】
2014116350.tif 000015