(57)【要約】【課題】耐圧性の低下が抑制されつつリーク電流が効果的に抑制された半導体装置を提供すること。【解決手段】基板上に形成されＩＩＩ族窒化物系化合物半導体で構成された電子走行層と、前記電子走行層上に形成され該電子走行層よりもバンドギャップエネルギーが高いＩＩＩ族窒化物系化合物半導体で構成された電子供給層と、前記電子供給層上に形成され該電子供給層よりもバンドギャップエネルギーが低く非ｐ型のＩＩＩ族窒化物系化合物半導体で構成されたフィールドプレート層と、前記電子走行層の前記電子供給層との界面に発生する２次元電子ガス層とオーミック接触するように形成された第１電極と、前記２次元電子ガス層とショットキー接触するように形成された第２電極とを備え、前記第２電極は、前記フィールドプレート層の前記電子供給層との界面に発生する２次元ホールガスと、前記フィールドプレート層の側壁においてオーミック接触する半導体装置。【選択図】図１
2014078565.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、ＩＩＩ族窒化物系化合物半導体で構成された電子走行層と、
前記電子走行層上に形成され、該電子走行層よりもバンドギャップエネルギーが高いＩＩＩ族窒化物系化合物半導体で構成された電子供給層と、
前記電子供給層上に形成され、該電子供給層よりもバンドギャップエネルギーが低く、非ｐ型のＩＩＩ族窒化物系化合物半導体で構成されたフィールドプレート層と、
前記電子走行層の前記電子供給層との界面に発生する２次元電子ガス層とオーミック接触するように形成された第１電極と、
前記２次元電子ガス層とショットキー接触するように形成された第２電極と、
を備え、前記第２電極は、前記フィールドプレート層の前記電子供給層との界面に発生する２次元ホールガスと、前記フィールドプレート層の側壁においてオーミック接触することを特徴とする半導体装置。
【請求項２】
前記フィールドプレート層の前記側壁は、前記電子供給層の表面と垂直な面に対して、前記第２電極とは反対側に傾斜していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電子供給層の表面から該電子供給層内または前記電子走行層内の所定の深さまで形成されたリセス部を有し、前記第２電極は前記リセス部内から前記フィールドプレート層の前記側壁にかけて形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記リセス部の前記電子供給層の表面からの深さが１０ｎｍ以上であり、前記リセス部直下の前記電子走行層の厚さが２０ｎｍ以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記フィールドプレート層は、前記電子供給層側に位置し、該電子供給層側から前記電子供給層とは反対側に向かってバンドギャップエネルギーが連続的または段階的に低くなる領域を有することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
前記領域の厚さが１０ｎｍ以上であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記非ｐ型のフィールドプレート層の上面の少なくとも一部に前記第２電極が形成されたことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
従来から、ＩＩＩ族窒化物系化合物半導体からなる半導体装置（たとえば、ショットキーバリアダイオード）において、ＡｌＧａＮ／ＧａＮヘテロ構造上に、フィールドプレートとして機能するＧａＮ層（ＧａＮ−ＦＰ層）を形成した構造が開示されている。また、ＧａＮ−ＦＰ層とＡｌＧａＮ／ＧａＮヘテロ構造との間にアンドープのＧａＮ層が形成されているものもある（特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２０１１／１６２２４３号公報
【特許文献２】特開２００７−１３４６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記構造では、ＧａＮ層のＡｌＧａＮ層との界面に２次元電子ガスが発生し、ＧａＮ−ＦＰ層（またはアンドープのＧａＮ層）のＡｌＧａＮ層との界面には２次元ホールガスが発生する。
【０００５】
このとき、２次元ホールガスがアノード電極とオーミック接触して同電位であると、逆バイアス時に、２次元ホールガスと２次元電子ガスとの間に電界がかかるため、２次元電子ガスが空乏化しやすくなる。したがって、アノード電極の端部にＧａＮ−ＦＰ層を形成すると、逆バイアス時にアノード電極端部にかかる電界が弱くなるので、リーク電流の抑制が期待される。
【０００６】
しかしながら、２次元ホールガスが発生しているＧａＮ−ＦＰ層の導電型がｐ型である構造や、ＧａＮ−ＦＰ層がｐ型でなくてもその上にｐ型のＧａＮ層を積層した構造では、ＧａＮ−ＦＰ層に発生する２次元ホールガスが増加する。そのため、２次元ホールガスの濃度と、ＡｌＧａＮ層の下部のＧａＮ層に発生する２次元電子ガスとの濃度バランスが失われる。その結果、ＧａＮ−ＦＰ層の端部に電界が集中する。さらには、ｐ型のＧａＮ層にはｐ型ドーパントとして主にＭｇ（マグネシウム）がドーピングされている。その結果、ホールの移動度が小さくなり、電子との移動度の差が大きくなる。これによって、半導体装置のスイッチング時に２次元ホールガスと２次元電子ガスとで濃度変化にずれができ、２次元電子ガスが空乏化しづらくなるので、ＧａＮ−ＦＰ層の端部に電界が集中する。以上の結果、半導体装置の耐圧性が低下したり、リーク電流が効果的に抑制されない等の問題が生じる。
【０００７】
本発明は、上記に鑑みてなされたものであって、耐圧性の低下が抑制されつつリーク電流が効果的に抑制された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明に係る半導体装置は、基板上に形成され、ＩＩＩ族窒化物系化合物半導体で構成された電子走行層と、前記電子走行層上に形成され、該電子走行層よりもバンドギャップエネルギーが高いＩＩＩ族窒化物系化合物半導体で構成された電子供給層と、前記電子供給層上に形成され、該電子供給層よりもバンドギャップエネルギーが低く、非ｐ型のＩＩＩ族窒化物系化合物半導体で構成されたフィールドプレート層と、前記電子走行層の前記電子供給層との界面に発生する２次元電子ガス層とオーミック接触するように形成された第１電極と、前記２次元電子ガス層とショットキー接触するように形成された第２電極と、を備え、前記第２電極は、前記フィールドプレート層の前記電子供給層との界面に発生する２次元ホールガスと、前記フィールドプレート層の側壁においてオーミック接触することを特徴とする。
【０００９】
また、本発明に係る半導体装置は、上記の発明において、前記フィールドプレート層の前記側壁は、前記電子供給層の表面と垂直な面に対して、前記第２電極とは反対側に傾斜していることを特徴とする。
【００１０】
また、本発明に係る半導体装置は、上記の発明において、前記電子供給層の表面から該電子供給層内または前記電子走行層内の所定の深さまで形成されたリセス部を有し、前記第２電極は前記リセス部内から前記フィールドプレート層の前記側壁にかけて形成されていることを特徴とする。
【００１１】
また、本発明に係る半導体装置は、上記の発明において、前記リセス部の前記電子供給層の表面からの深さが１０ｎｍ以上であり、前記リセス部直下の前記電子走行層の厚さが２０ｎｍ以上であることを特徴とする。
【００１２】
また、本発明に係る半導体装置は、上記の発明において、前記フィールドプレート層は、前記電子供給層側に位置し、該電子供給層側から前記電子供給層とは反対側に向かってバンドギャップエネルギーが連続的または段階的に低くなる領域を有することを特徴とする。
【００１３】
また、本発明に係る半導体装置は、上記の発明において、前記領域の厚さが１０ｎｍ以上であることを特徴とする。
【００１４】
また、本発明に係る半導体装置は、上記の発明において、前記非ｐ型のフィールドプレート層の上面の少なくとも一部に前記第２電極が形成されたことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、耐圧性の低下が抑制されつつリーク電流が効果的に抑制された半導体装置を実現できるという効果を有する。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施の形態１に係る半導体装置の模式的な断面図である。
【図２】図２は、図１に示す半導体装置の要部を示す図である。
【図３】図３は、実施の形態２に係る半導体装置の模式的な要部断面図である。
【図４】図４は、実施の形態３に係る半導体装置の模式的な要部断面図である。
【図５】図５は、実施の形態４に係る半導体装置の模式的な要部断面図である。
【図６】図６は、実施の形態５に係る半導体装置の模式的な要部断面図である。
【図７】図７は、実施の形態６に係る半導体装置の模式的な断面図である。
【図８】図８は、アノード電極と２次元ホールガスとがオーミック接触しない半導体装置の模式的な要部断面図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照して本発明に係る半導体装置の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置であるショットキーバリアダイオードの模式的な断面図である。半導体装置１００は、基板１１上にバッファ層１２を介して形成された電子走行層１３と、電子走行層１３上に形成された電子供給層１４と、電子供給層１４上に形成された、フィールドプレート層１５、パッシベーション膜１６、第２電極としてのアノード電極１７、および第１電極としてのカソード電極１８とを備えている。
【００１９】
基板１１は、シリコン、サファイア、ＺｎＯ等の、その主表面上にＩＩＩ族窒化物系化合物半導体を形成できる材料で構成されている。バッファ層１２は、基板１１上にＩＩＩ族窒化物系化合物半導体層を好適に形成するためのものであり、たとえばＡｌＮ層とＧａＮ層とが交互に積層された公知の構造を有するものである。
【００２０】
電子走行層１３は、たとえばアンドープのＧａＮで構成されている。電子供給層１４は電子走行層１３よりもバンドギャップエネルギーが高いＩＩＩ族窒化物系化合物半導体、たとえばＡｌＧａＮで構成されている。ＡｌＧａＮのＡｌ組成比はたとえば０．２５であるが、特には限定されず、たとえば０．０１〜０．９９とできる。また、電子供給層１４の厚さは、たとえば１〜５０ｎｍ、好ましくは２０〜２５ｎｍである。ここで、電子走行層１３の電子供給層１４との界面には、２次元電子ガス層が発生する。
【００２１】
フィールドプレート層１５は、電子供給層１４よりもバンドギャップエネルギーが低く、非ｐ型のＩＩＩ族窒化物系化合物半導体で構成されている。たとえば、フィールドプレート層１５は、アンドープのＧａＮで構成されている。フィールドプレート層１５の厚さは、たとえば３０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍである。ここで、フィールドプレート層１５の電子供給層１４との界面には、２次元ホールガス層が発生する。なお、非ｐ型とは、導電型がｐ型ではないことを意味し、たとえばアンドープまたはｎ型不純物をドープしてｎ型としたものである。
【００２２】
パッシベーション膜１６は、たとえばＳｉＮで構成されており、フィールドプレート層１５、アノード電極１７、およびカソード電極１８が形成されていない電子供給層１４の表面を主に保護している。
【００２３】
カソード電極１８は、電子供給層１４とオーミック接触するようにたとえばＴｉ／Ａｌの積層構造で構成されている。これによって、カソード電極１８は、電子供給層１４を介して、電子走行層１３に発生した２次元電子ガス層とオーミック接触する。
【００２４】
アノード電極１７は、電子供給層１４とショットキー接触するようにたとえばＮｉ／Ａｕの積層構造で構成されている。これによって、アノード電極１７は、電子供給層１４を介して、電子走行層１３に発生した２次元電子ガス層とショットキー接触する。
【００２５】
アノード電極１７とフィールドプレート層１５とは、互いに接触しており、かつカソード電極１８側に向かって延伸している。例えば、アノード電極１７は、図１のようにフィールドプレート層１５の側面及び上面の一部に接触するように形成される。
【００２６】
つぎに、アノード電極１７とフィールドプレート層１５との接触状態について説明する。図２は、図１に示す半導体装置１００の要部であって、アノード電極１７とフィールドプレート層１５とが接触している部分を示す図である。図２に示すように、電子走行層１３の電子供給層１４との界面には、２次元電子ガス層１３ａが発生している。フィールドプレート層１５の電子供給層１４との界面には、２次元ホールガス層１５ａが発生している。
【００２７】
この半導体装置１００では、アノード電極１７は、フィールドプレート層１５に発生する２次元ホールガス層１５ａと、フィールドプレート層１５の側壁１５ｂにおいてオーミック接触するように構成されている。具体的には、フィールドプレート層１５の側壁１５ｂが、電子供給層１４の表面と垂直な面に対して、アノード電極１７とは反対側に角度θ１だけ傾斜していることによって、当該オーミック接触が実現されている。
【００２８】
上述したように、２次元ホールガス層１５ａがアノード電極１７とオーミック接触して同電位であると、逆バイアス時に、２次元ホールガス層１５ａと２次元電子ガス層１３ａとの間に電界がかかるため、２次元電子ガス層１３ａが比較的低電圧で空乏化しやすくなる。したがって、逆バイアス時にアノード電極１７の端部にかかる電界が弱くなるので、リーク電流が効果的に抑制される。
【００２９】
さらには、電子供給層７４の上方に形成されアノード電極１７と接触する層（ここではフィールドプレート層１５）が非ｐ型であるため、２次元ホールガス層１５ａの濃度と２次元電子ガス層１３ａとの濃度バランスが保たれるとともに、スイッチング時の空乏化がしやすくなる。その結果、フィールドプレート層１５のカソード電極１８に近い端部に電界が集中することが防止され、耐圧性の低下が抑制される。また、図１に示すように、非ｐ型のフィールドプレート層１５に加えて、パッシベーション膜１６が一部アノード電極１７と電子供給層７４或いはフィールドプレート層１５との間に形成されることで、多段状の電界緩和構造が形成されることになり、一層耐圧性が改善される。
【００３０】
なお、図８は、アノード電極と２次元ホールガスとがオーミック接触しない半導体装置７００の模式的な要部断面図である。半導体装置７００では、半導体装置１００と同様に、電子走行層７３の電子供給層７４との界面には２次元電子ガス層７３ａが発生しており、フィールドプレート層７５の電子供給層７４との界面には、２次元ホールガス層７５ａが発生している。
【００３１】
しかしながら、フィールドプレート層７５の側壁が、電子供給層７４の表面と垂直であるため、フィールドプレート層７５の側壁と電子供給層７４の表面とが形成するコーナーの部分にアノード電極７７との隙間Ｇ７が発生する。このような隙間は、アノード電極７７をたとえば電子線蒸着法等によって形成する場合に、電極材料がコーナーの部分まで十分に到達しないことによるものと考えられる。２次元ホールガス層７５ａは、フィールドプレート層７５と電子供給層７４との界面から数ｎｍ程度の範囲に存在するので、このような隙間Ｇ７が存在すると、２次元ホールガス層７５ａとアノード電極７７とが接触しない、または接触が不十分となる。このとき、２次元ホールガス層７５ａはフローティングになり、２次元電子ガス層７３ａとの間に電界がかからなくなる。
【００３２】
このような隙間Ｇ７の発生を解消するために、半導体装置１００におけるフィールドプレート層１５の側壁１５ｂの傾斜の角度θ１は、たとえば３０度〜６０度程度であり、好ましくは４５度である。
【００３３】
なお、半導体装置１００を製造する工程は、以下のようにして行うことができる。はじめに、基板１１上に、たとえばＭＯＣＶＤ法等の結晶成長法を用いて、バッファ層１２、電子走行層１３、電子供給層１４、フィールドプレート層１５となるべき半導体層を順次成長させる。その後、選択エッチングすることによって、所望の領域以外の半導体層を除去してフィールドプレート層１５を形成する。なお、フィールドプレート層１５の側壁１５ｂは、フィールドプレート層１５を等方性エッチングすることによって好ましい角度θ１だけ傾斜させることができる。
【００３４】
その後、たとえば電子線蒸着法とリフトオフ法とを用いてカソード電極１８を形成する。つぎに、たとえばＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法とフォトリソグラフィ技術とエッチングとを用いてパッシベーション膜１６を形成する。つぎに、電子線蒸着法とリフトオフ法とを用いてアノード電極１７を形成する。
【００３５】
なお、フィールドプレート層１５は非ｐ型であるため、たとえばｐ型ドーパントであるＭｇをドープする必要がない。したがって、半導体装置１００の製造工程における熱プロセスや、Ｍｇの活性化熱処理等の際に、Ｍｇが電子走行層１３と電子供給層１４との界面に拡散するという事態はそもそも発生せず、これによって２次元電子ガス層１３ａの移動度が低下して順方向特性が悪化するという事態も発生しない。
【００３６】
以上説明したように、本実施の形態１に係る半導体装置１００は、耐圧性の低下が抑制されつつ、リーク電流が効果的に抑制された半導体装置である。
【００３７】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置の模式的な要部断面図である。この半導体装置２００は、図１に示す半導体装置１００において、電子供給層１４、フィールドプレート層１５、アノード電極１７を、それぞれ電子供給層２４、フィールドプレート層２５、アノード電極２７に置き換えた構成を有する。置き換えた各要素の好ましい構成材料等の特性は、たとえば置き換える前の対応する各要素と同様とできる。
【００３８】
電子供給層２４は、電子供給層２４の表面からその内部の所定の深さｄ１まで形成されたリセス部２４ａを有する。リセス部２４ａはたとえばエッチングによって形成される。フィールドプレート層２５の電子供給層２４との界面には、２次元ホールガス層２５ａが発生している。フィールドプレート層２５の側壁２５ｂは、電子供給層２４の表面と略垂直である。アノード電極２７は、リセス部２４ａ内からフィールドプレート層２５の側壁２５ｂにかけて形成されている。
【００３９】
この半導体装置２００では、フィールドプレート層２５の側壁２５ｂが、電子供給層２４の表面と略垂直である。しかし、電子供給層２４にはリセス部２４ａが有り、アノード電極２７は、リセス部２４ａ内からフィールドプレート層２５の側壁２５ｂにかけて形成されている。その結果、たとえリセス部２４ａの側壁２５ｂ側のコーナーに隙間Ｇ１が形成されたとしても、リセス部２４ａの底面から２次元ホールガス層２５ａの高さ位置に到るまでには、アノード電極２７とフィールドプレート層２５との間には隙間が無くなる。したがって、アノード電極２７は側壁２５ｂにおいて２次元ホールガス層２５ａとオーミック接触することができる。
【００４０】
なお、２次元ホールガス層２５ａの高さ位置でアノード電極２７とフィールドプレート層２５との間に隙間が無くなるためには、リセス部２４ａの、電子供給層２４の表面からの深さｄ１が１０ｎｍ以上であることが好ましい。また、リセス部２４ａの直下での電子供給層２４の厚さｔ１が２０ｎｍ以上であれば、電子供給層２４が他の部分と比較して薄いリセス部２４ａの直下においても、２次元電子ガス１３層ａの濃度が十分な状態となるので好ましい。
【００４１】
（実施の形態３）
図４は、本発明の実施の形態３に係る半導体装置の模式的な要部断面図である。この半導体装置３００は、図１に示す半導体装置１００において、電子走行層１３、電子供給層２４、アノード電極２７を、それぞれ電子走行層３３、電子供給層３４、アノード電極３７に置き換えた構成を有する。置き換えた各要素の好ましい構成材料等の特性は、たとえば置き換える前の対応する各要素と同様とできる。
【００４２】
半導体装置３００は、電子供給層３４の表面から、電子供給層３４を貫通して電子走行層３３の内部の所定の深さまで形成されたリセス部３３ｂを有する。電子走行層３３の電子供給層３４との界面には、２次元電子ガス層３３ａが発生している。フィールドプレート層２５の側壁２５ｂは、電子供給層３４の表面と略垂直である。アノード電極３７は、リセス部３３ｂ内からフィールドプレート層２５の側壁２５ｂにかけて形成されている。
【００４３】
この半導体装置３００でも、リセス部３３ｂが有り、アノード電極３７は、リセス部３３ｂ内からフィールドプレート層２５の側壁２５ｂにかけて形成されている。その結果、たとえリセス部３３ｂの側壁２５ｂ側のコーナーに隙間Ｇ２が形成されたとしても、リセス部２４ａの底面から２次元ホールガス層２５ａの高さ位置に到るまでには、アノード電極３７とフィールドプレート層２５との間には隙間が無くなる。したがって、アノード電極３７は側壁２５ｂにおいて２次元ホールガス層２５ａとオーミック接触することができる。
【００４４】
さらに、この半導体装置３００では、アノード電極３７は側壁２５ｂにおいて電子走行層３３の２次元電子ガス層３３ａと直接ショットキー接触することができる。これによって、アノード電極３７と電子走行層３３とのショットキー障壁が低くなるので、順方向電流が流れやすくなる。
【００４５】
なお、電子走行層３３の表面からリセス部３３ｂの底面までの深さｄ２は、２次元ホールガス層２５ａの高さ位置でアノード電極３７とフィールドプレート層２５との間に隙間が無くなる深さであれば特に限定はされない。深さｄ２は電子供給層３４の厚さに応じて適宜設定することが好ましい。また、２次元電子ガス層３３ａは、電子走行層３３と電子供給層３４との界面から数ｎｍ程度の範囲に存在するので、上記のようにアノード電極３７を側壁２５ｂにおいて２次元ホールガス層２５ａとオーミック接触させるためには、深さｄ２が１０ｎｍ以上であることがさらに好ましい。
【００４６】
（実施の形態４）
図５は、本発明の実施の形態４に係る半導体装置の模式的な要部断面図である。この半導体装置４００は、図１に示す半導体装置１００において、フィールドプレート層１５、アノード電極１７を、それぞれフィールドプレート層４５、アノード電極４７に置き換えた構成を有する。置き換えた各要素の好ましい構成材料等の特性は、たとえば置き換える前の対応する各要素と同様とできる。
【００４７】
フィールドプレート層４５は、電子供給層１４側に位置する傾斜組成領域４５ａと、傾斜組成領域４５ａを挟んで電子供給層１４側とは反対側に位置する領域４５ｂを有する。傾斜組成領域４５ａは、電子供給層１４側から電子供給層１４とは反対側に向かってバンドギャップエネルギーが連続的または段階的に低くなるようにその組成が厚さ方向に対して変化している。たとえば、傾斜組成領域４５ａは、電子供給層１４側から電子供給層１４とは反対側に向かってＡｌ組成が連続的または段階的に低くなるように厚さ方向に対して変化している。一方、領域４５ｂの組成は、たとえば隣接する傾斜組成領域４５ａの組成と同様な組成となっている。すなわち、傾斜組成領域４５ａの組成が領域４５ｂと隣接する部分においてＧａＮである場合は、領域４５ｂもＧａＮで構成されていてもよい。また、傾斜組成領域４５ａの組成が領域４５ｂと隣接する部分において所定のＡｌ組成のＡｌＧａＮである場合は、領域４５ｂも同様のＡｌ組成のＡｌＧａＮで構成されていてもよい。
【００４８】
この半導体装置４００では、フィールドプレート層４５の側壁４５ｄが、電子供給層１４の表面と略垂直である。しかし、フィールドプレート層４５が傾斜組成領域４５ａを有するので、フィールドプレート層４５内では２次元ホールガス層４５ｃは傾斜組成領域４５ａの厚さと略同じ程度の厚さまで広がっている。その結果、たとえ電子供給層１４の表面と側壁４５ｄとが形成するコーナーに隙間Ｇ３が形成されたとしても、２次元ホールガス層４５ｃの厚さの範囲内で、アノード電極４７とフィールドプレート層４５との間には隙間が無くなる。したがって、アノード電極４７は側壁４５ｄにおいて２次元ホールガス層４５ｃとオーミック接触することができる。なお、傾斜組成領域４５ａの厚さは１０ｎｍ以上であることが好ましい。
【００４９】
（実施の形態５）
図６は、本発明の実施の形態５に係る半導体装置の模式的な要部断面図である。この半導体装置５００は、図１に示す半導体装置１００において、電子走行層１３、電子供給層１４、フィールドプレート層１５、アノード電極１７を、それぞれ電子走行層５３、電子供給層５４、フィールドプレート層５５、アノード電極５７に置き換えた構成を有する。電子走行層５３の電子供給層５４との界面には、２次元電子ガス層５３ａが発生している。
【００５０】
この半導体装置５００は、上述した実施の形態１、３、および４の構成を組み合わせて構成されている。すなわち、フィールドプレート層５５は、電子供給層５４側に位置する傾斜組成領域５５ａと、傾斜組成領域５５ａを挟んで電子供給層５４側とは反対側に位置する領域５５ｂを有する。これによってフィールドプレート層５５内では２次元ホールガス層５５ｃは傾斜組成領域５５ａの厚さと略同じ程度の厚さまで広がっている。また、電子供給層５４の表面から、電子供給層５４を貫通して電子走行層５３の内部の所定の深さまで形成されたリセス部５３ｂを有する。さらに、フィールドプレート層５５の側壁５５ｄが、電子供給層５４の表面と垂直な面に対して、アノード電極５７とは反対側に角度θ２だけ傾斜している。
【００５１】
この半導体装置５００のように、上述した実施の形態の構成を適宜組み合わせて、アノード電極をフィールドプレート層の側壁において２次元ホールガス層とオーミック接触させつつ、さらに各実施の形態の構成により発揮される各効果を得るようにしてもよい。
【００５２】
（実施の形態６）
図７は、本発明の実施の形態６に係る半導体装置である高移動度トランジスタ（ＨＥＭＴ）型の電界効果トランジスタの模式的な断面図である。この半導体装置６００は、図１に示す半導体装置１００において、パッシベーション膜１６、アノード電極１７、カソード電極１８を削除し、パッシベーション膜６６、第２電極としてのゲート電極６７、第１電極としてのドレイン電極６８、およびソース電極６９を付加した構成を有する。
【００５３】
この半導体装置６００では、図１に示す実施の形態１に係る半導体装置１００と同様に、フィールドプレート層１５の側壁が、電子供給層１４の表面と垂直な面に対して、ゲート電極６７とは反対側に所定の角度だけ傾斜している。これによって、ゲート電極６７が、フィールドプレート層１５に発生する２次元ホールガス層と、フィールドプレート層１５の側壁においてオーミック接触する。
【００５４】
また、この半導体装置６００に対して、上記実施の形態１と同様の構成に限らず、他の実施の形態２〜５あるいはこれらの適宜の組み合わせの構成を適用して、ゲート電極と２次元ホールガス層とのオーミック接触を実現し、さらに各実施の形態の構成により発揮される各効果を得るようにしてもよい。なお、実施の形態３の構成を適用する場合は、リセス部直下には２次元電子ガス層が発生しないので、半導体装置はＭＥＳ(Metal-Semiconductor)型の電界効果トランジスタとなる。
【００５５】
なお、上記実施の形態では、電子供給層がＡｌＧａＮで構成され、電子走行層およびフィールドプレート層がＧａＮで構成されている。しかしながら、これらの層の構成材料は上記のものに限定されない。すなわち、電子供給層は、電子走行層よりもバンドギャップエネルギーが高いＩＩＩ族窒化物系化合物半導体で構成されたものであればよく、フィールドプレート層は、電子供給層よりもバンドギャップエネルギーが低く、非ｐ型のＩＩＩ族窒化物系化合物半導体で構成されたものであれば良い。ここで、ＩＩＩ族窒化物系化合物半導体は、化学式ＡｌｘＩｎｙＧａ１−ｘ−ｙＡｓｕＰｖＮ１−ｕ−ｖ（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）で表されるものである。
【００５６】
また、上記実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００５７】
１１  基板
１２  バッファ層
１３、３３、５３  電子走行層
１３ａ、３３ａ、５３ａ  ２次元電子ガス層
１４、２４、３４、５４  電子供給層
１５、２５、４５、５５  フィールドプレート層
１５ａ、２５ａ、４５ｃ、５５ｃ    ２次元ホールガス層
１５ｂ、２５ｂ、４５ｄ  側壁
１６、６６  パッシベーション膜
１７、２７、３７、４７、５７  アノード電極
１８  カソード電極
２４ａ、３３ｂ、５３ｂ  リセス部
４５ａ、５５ａ  傾斜組成領域
４５ｂ、５５ｂ  領域
６７  ゲート電極
６８  ドレイン電極
６９  ソース電極
１００、２００、３００、４００、５００、６００  半導体装置
Ｇ１、Ｇ２、Ｇ３  隙間
θ１、θ２  角度
【図１】
2014078565.tif 000003
【図２】
2014078565.tif 000004
【図３】
2014078565.tif 000005
【図４】
2014078565.tif 000006
【図５】
2014078565.tif 000007
【図６】
2014078565.tif 000008
【図７】
2014078565.tif 000009
【図８】
2014078565.tif 000010