(57)【要約】【課題】Ｓｉ基板を破損することなく薄層化でき、また、加工面内における厚みのばらつきを従来よりも小さくすることができる半導体電子部品の製造方法を提供する。【解決手段】半導体電子部品の製造方法は、第１のＳｉ基板１の凹部（キャビティ）１２が形成された接合面１１に、第２のＳｉ基板２の接合面２１を接合する接合工程と、第２のＳｉ基板２の接合面２１に対向する、前記第２のＳｉ基板の背面２２を熱酸化して酸化膜２３を形成する熱酸化工程と、酸化膜２３をエッチングにより除去する酸化膜の除去工程と、を備えている。酸化膜２３をエッチングにより除去することで、Ｓｉ基板１，２に機械的ストレスが加わらないので、Ｓｉ基板１，２を破損することなく薄層化できる。また、酸化膜２３の除去にエッチングを用いることで、第２のＳｉ基板２の加工面内における厚みのばらつきが±１％程度になり、従来よりも小さくできる。【選択図】図２
2014236149.tif 000002
【特許請求の範囲】
【請求項１】
第１のＳｉ基板の凹部が形成された接合面に、第２のＳｉ基板の接合面を接合する接合工程と、
前記第２のＳｉ基板の接合面に対向する、前記第２のＳｉ基板の面を熱酸化して酸化膜を形成する熱酸化工程と、
前記酸化膜をエッチングにより除去する除去工程と、
を備えた半導体電子部品の製造方法。
【請求項２】
前記接合工程と前記熱酸化工程との間に、前記第２のＳｉ基板を研削するグラインド工程を備えた、請求項１に記載の半導体電子部品の製造方法。
【請求項３】
前記グラインド工程と前記熱酸化工程との間に、前記グラインド工程において研削した第２のＳｉ基板の研削面を研磨するポリッシング工程を備えた、請求項２に記載の半導体電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体電子部品の製造方法に関し、特にキャビティ付きＳｉ基板の薄膜化技術に関する。
【背景技術】
【０００２】
従来、ＭＥＭＳ（Micro Electro Mechanical Systems）技術の発達により、半導体微細加工技術を応用して圧力センサや加速度センサなど様々な半導体電子部品が開発されている。このような半導体電子部品には、以下に説明する方法によりＳｉ基板の薄層化が行われるものがある。
【０００３】
圧力センサの場合、まず、図６（Ａ）に示すように、Ｓｉ基板（支持基板）に凹部（キャビティ）を形成する。続いて、図６（Ｂ）に示すように、この支持基板の凹部が形成された接合面と、もう一枚のＳｉ基板（素子形成用基板）の接合面と、を接合する。そして、図６（Ｃ），図６（Ｄ）に示すように、素子形成用基板の接合面に対向する面に対してグラインド（研削）やポリッシング（研磨）を行って、素子形成用基板を薄層化してキャビティの上部にメンブレン（ダイヤフラム）を設ける。また、図示は省略するが、支持基板と素子形成用基板との接合を容易に行うために、両基板の接合面に酸化膜または耐エッチング膜を予め形成する場合もある（特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２３６７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、グラインドやポリッシングといった機械加工は、Ｓｉ基板に機械的ストレスが加わる処理なので、これらの機械加工によりＳｉ基板を薄膜化すると、Ｓｉ基板が破損するおそれがある。そのため、薄層化には限度がある。
【０００６】
また、ポリッシングは、グラインド後の基板表面粗さを改善できる処理である。しかし、ポリッシング後のＳｉ基板の加工面内における厚みの面内ばらつきは、±１０％程度と大きい。
【０００７】
そこで、この発明は、Ｓｉ基板を破損することなく薄層化でき、また、Ｓｉ基板の厚みの面内ばらつきを小さくできる半導体電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明の半導体電子部品の製造方法は、上記課題を解決し、その目的を達するために、以下のように構成している。
【０００９】
半導体電子部品の製造方法は、接合工程と、熱酸化工程と、除去工程と、を備えている。接合工程は、第１のＳｉ基板の凹部が形成された接合面に、第２のＳｉ基板の接合面を接合する工程である。熱酸化工程は、Ｓｉ基板を熱酸化して酸化膜を形成する工程である。除去工程は、酸化膜をエッチングにより除去する工程である。
【００１０】
この発明においては、Ｓｉ基板に形成した酸化膜をエッチングにより除去することで、Ｓｉ基板に機械的ストレスが加わらないので、Ｓｉ基板を破損することなく薄層化できる。また、酸化膜の除去にエッチングを用いることで、Ｓｉ基板の加工面内における厚みのばらつきを±１％程度にすることができる。これにより、薄膜化処理後のＳｉ基板の厚みの面内ばらつきを従来よりも小さくすることができ、加工精度の高い半導体電子部品を提供できる。
【００１１】
また、半導体電子部品の製造方法は、接合工程と熱酸化工程との間に第２のＳｉ基板を研削するグラインド工程を備えていてもよい。
【００１２】
この構成においては、第２のＳｉ基板を熱酸化する前に、Ｓｉ基板に破損が生じない程度の厚み分研削することで、熱酸化工程において、Ｓｉ基板を熱酸化する膜厚を薄くすることができる。これにより、半導体電子部品の製造時間を短縮できる。
【００１３】
また、上記の半導体電子部品の製造方法は、さらに、グラインド工程と熱酸化工程との間に、ポリッシング工程を備えていてもよい。ポリッシング工程では、グラインド工程において酸化膜を研削した第２のＳｉ基板の研削面を研磨する。
【００１４】
この構成においては、Ｓｉ基板を酸化する前に、酸化膜を研削した第２のＳｉ基板の研削面を研磨することで、研削面の面内ばらつきを抑えることができる。これにより、熱酸化を行う際に、形成する酸化膜の厚みを一定に揃えることができ、酸化膜を除去後にＳｉ基板の表面における厚みのばらつきをさらに抑えて、Ｓｉ基板の表面を滑らかにすることができる。
【発明の効果】
【００１５】
この発明によれば、Ｓｉ基板を破損することなく薄層化でき、また、加工面内における厚みのばらつきを従来よりも小さくすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係るピエゾ抵抗型デバイスの製造方法を示すフローチャートである。
【図２】図１のフローチャートに示す製造方法により形成される半導体圧力センサの製造過程を模式的に示す図である。
【図３】Ｓｉ基板に熱酸化を行うときの基板の厚みの変化を説明するための模式図である。
【図４】本発明の第２の実施形態に係るピエゾ抵抗型デバイスの製造方法を示すフローチャートである。
【図５】図４のフローチャートに示す製造方法により形成される半導体圧力センサの製造過程を模式的に示す図である。
【図６】半導体電子部品の従来の製造過程を模式的に示す図である。
【発明を実施するための形態】
【００１７】
［第１実施形態］
本発明の第１実施形態に係るＭＥＭＳ（Micro Electro Mechanical Systems）デバイスの製造方法について、図を参照して説明する。以下の説明では、半導体電子部品の製造方法の一例として、半導体圧力センサの製造方法を例に挙げて説明する。
【００１８】
図１は、本発明の第１実施形態に係る半導体圧力センサの製造方法を示すフローチャートである。図２は、図１に示す製造フローにより形成される半導体圧力センサの製造過程を模式的に示す図である。図３は、Ｓｉ基板に熱酸化を行うときの基板の厚みの変化を説明するための模式図である。
【００１９】
図２（Ａ）に示すように、まず、所定の厚みのＳｉ基板（第１のＳｉ基板に相当する。以下、支持基板という。）１及びＳｉ基板（第２のＳｉ基板に相当する。以下、メンブレン用基板という。）２を用意する。支持基板１は、一方の面（接合面）１１が鏡面研磨されている。メンブレン用基板２は、一方の面（接合面）２１が鏡面研磨されている。
【００２０】
次に、支持基板１の接合面１１の中央部に、圧力センサのキャビティとなる凹部１２を形成する（Ｓ１０１：キャビティ形成工程）。凹部１２は、例えばプラズマエッチング等により形成する。図２（Ａ）に示すように、凹部１２は直方体形状であり、そのサイズは例えば縦３００μｍ×横３００μｍ×深さ１０μｍである。
【００２１】
続いて、図２（Ｂ）に示すように、支持基板１の接合面１１とメンブレン用基板２の接合面２１とを、表面活性化法により接合する（Ｓ１０２：基板接合工程）。具体的には、真空中またはＮ２ガス雰囲気中において、両基板の接合面を約１０００℃に加熱して、両基板表面のＳｉ原子を化学結合を形成しやすい活性な状態にして、化学結合させる。なお、支持基板１とメンブレン用基板２の接合方法は、上記の方法に限るものではなく、他の周知の接合方法により接合することが可能である。また、接着剤等を用いて接合することも可能である。
【００２２】
次に、図２（Ｃ）に示すように、メンブレン用基板２の接合面２１に対向する、メンブレン用基板２の面（以下、背面という。）２２に対してグラインド処理を行って、背面２２を研削する（Ｓ１０３：グラインド工程）。このように、グラインド処理を行うことで、メンブレン用基板２を短時間で薄層化することができ、製造時間を短縮できる。
【００２３】
なお、グラインド処理は、Ｓｉ基板が機械的なストレスが加わることで破損のおそれがある状態（厚み）になる前に停止する。グラインド処理を行ったときに、Ｓｉ基板がどの程度の厚みになると破損するかは、予め実験を行って把握しておく。
【００２４】
また、メンブレン用基板２として厚みが薄いもの、例えば厚みが５０μｍ以下のものを使用する場合には、グラインド工程を行わなくても、次に説明する熱酸化工程により短時間で薄層化が可能である。そのため、グラインド工程は省略することが可能である。
【００２５】
続いて、図２（Ｄ）に示すように、メンブレン用基板２の研削面である背面２２を熱酸化して、酸化膜２３を形成する（Ｓ１０４：熱酸化工程）。そして、例えば、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）により、酸化膜２３を除去する（Ｓ１０５：酸化膜除去工程）。ＲＩＥは、Ｓｉ基板に対してイオンが垂直に入射するため、異方性のエッチングになり寸法制御性に優れており、酸化膜のみの除去が可能である。また、ＲＩＥにより酸化膜を除去することで、Ｓｉ基板の加工面内における厚みのばらつきを±１％程度にすることができる。これにより、Ｓｉ基板の厚みの面内ばらつきを薄膜化処理後に従来よりも小さくすることができ、加工精度の高い半導体電子部品を提供できる。
【００２６】
上記ＲＩＥに続いて、ＨＦを用いたウェットエッチングを行ってもよい。ウェットエッチングはＲＩＥに比べて一般にエッチングレートが低いが、加工面内における厚みのばらつきをより小さくできる。また、上記ＲＩＥの代わりにＨＦを用いたウェットエッチングを行ってもよい。
【００２７】
なお、Ｓｉ基板を熱酸化して、酸化膜ＳｉＯ２を形成する場合、形成される酸化膜の厚み：Ｓｉの消費量（厚み）＝１：０．４４の関係があるので、ステップＳ１０４において、メンブレン用基板２を熱酸化するときには、この関係に基づいて酸化膜を形成する。
【００２８】
例えば、図３に示すように、厚み７μｍのＳｉ基板の対向面を熱酸化して、厚み５μｍの酸化膜（ＳｉＯ２）を形成した場合には、元のＳｉ基板に対して厚みが２．８μｍ増し、酸化膜形成後の基板の厚みは９．８μｍ（＝７μｍ＋２．８μｍ）になる。また、元のＳｉ基板の部分が厚み２．２μｍ酸化される。Ｓｉ基板から酸化膜を除去すると、酸化前のＳｉ基板と比較して、Ｓｉ基板は厚み２．２μｍ薄くなる。つまり、Ｓｉ基板を厚み４．８μｍに加工することができる。
【００２９】
この厚み７μｍのＳｉ基板（メンブレン用基板）が、半導体圧力センサのダイヤフラムとして機能する。
【００３０】
続いて、図示は省略するが、酸化膜の除去が完了すると、メンブレン用基板２に電極やピエゾ抵抗素子を設けることで（Ｓ１０６：電極形成工程）、半導体圧力センサの製造が完了する。
【００３１】
半導体圧力センサでは、ダイヤフラムが周囲の圧力に応じて歪み、ピエゾ抵抗素子の抵抗値が圧力に応じて変化する。
【００３２】
［第２実施形態］
図４は、本発明の第２の実施形態に係るＭＥＭＳデバイスの製造方法を示すフローチャートである。図５は、図４のフローチャートに示す製造方法により形成される半導体圧力センサの製造過程を模式的に示す図である。
【００３３】
本発明の第２実施形態は、図４に示すように、グラインド工程と熱酸化工程の間に、ポリッシング工程を行うものであり、他の工程は、第１実施形態と同様である。そのため、相違点について説明する。
【００３４】
図５（Ｃ）に示すように、グラインド処理を行って背面２２を研削したメンブレン用基板２に対して（ステップＳ１０３：グラインド工程）、図５（Ｄ）に示すように、さらにポリッシング処理を行って、メンブレン用基板２の背面２２を研磨する（Ｓ１０７：ポリッシング工程）。このように、ポリッシング処理を行うことで、Ｓｉ基板の加工面内における厚みのばらつきは、±１０％程度に抑えることができる。これにより、熱酸化工程を行う際に、形成する酸化膜の厚みを一定に揃えることができ、酸化膜を除去後にＳｉ基板の表面における厚みのばらつきをさらに抑えて、Ｓｉ基板の表面を滑らかにすることができる。
【００３５】
なお、ポリッシング処理は、Ｓｉ基板が機械的なストレスが加わることで破損のおそれがある状態（厚み）になる前に停止する。ポリッシング処理を行ったときに、Ｓｉ基板がどの程度の厚みになると破損するかは、予め実験を行って把握しておく。
【００３６】
以上のように、Ｓｉ基板の表面に熱酸化により酸化膜を形成し、この酸化膜をエッチングにより除去することで、Ｓｉ基板の加工面内における厚みのばらつきを±１％程度にすることができる。これにより、薄膜化処理後に加工面内における厚みのばらつきを、従来よりも小さくすることができ、精度の高い半導体電子部品を提供できる。
【００３７】
また、グラインド処理やポリッシング処理などの機械加工により、Ｓｉ基板を効率的に薄層化することができる。また、Ｓｉ基板が機械的なストレスが加わると破損するおそれがある状態になる前に、機械加工による薄層化を停止し、化学反応を利用して薄層化を行うことで、Ｓｉ基板にストレスが加わらず、Ｓｉ基板が破損することなく薄層化を実現できる。
【００３８】
なお、以上の説明では、半導体電子部品の製造方法の一例として、半導体圧力センサの製造方法を例に挙げたが、本発明はこれに限るものではなく、製造工程において、キャビティ付きＳｉ基板の薄膜化を行うのであれば、加速度センサなど他の半導体電子部品にももちろん適用できる。
【符号の説明】
【００３９】
１…支持基板
２…メンブレン用基板
１１…接合面
１２…凹部（キャビティ）
２１…接合面
２２…背面
２３…酸化膜
【図１】
2014236149.tif 000003
【図２】
2014236149.tif 000004
【図３】
2014236149.tif 000005
【図４】
2014236149.tif 000006
【図５】
2014236149.tif 000007
【図６】
2014236149.tif 000008