(57)【要約】【課題】マルチプレクサの面積を縮小すると共に、消費電力の低減が可能な半導体装置の駆動方法を提供する。【解決手段】メモリ及びマルチプレクサを有する選択回路を有する半導体装置の動作方法であって、メモリは、第１のトランジスタと第１の容量素子が接続し、第２のトランジスタと第２の容量素子が接続する。マルチプレクサは、第３のトランジスタのソース及びドレインの一方が第１の入力端子と接続し、他方が出力端子と接続し、第４のトランジスタのソース及びドレインの一方が第２の入力端子と接続し、他方が出力端子と接続する。また、第１のトランジスタ、第１の容量素子、並びに第３のトランジスタのゲートが接続されたノードに第１の電位を保持させた後、第１の電位より高い第２の電位をノードに保持させるステップを有する。【選択図】図１
2014003598.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタのソース及びドレインの一方と第１の容量素子が接続し、
第２のトランジスタのソース及びドレインの一方と第２の容量素子が接続するメモリと、
第３のトランジスタのソース及びドレインの一方が第１の入力端子と接続し、ソース及びドレインの他方が出力端子と接続し、
第４のトランジスタのソース及びドレインの一方が第２の入力端子と接続し、ソース及びドレインの他方が前記出力端子と接続するマルチプレクサとを有し、
前記第１のトランジスタのソース及びドレインの一方、前記第１の容量素子の一対の電極の一方、並びに前記第３のトランジスタのゲートが接続された第１のノードと、前記第２のトランジスタのソース及びドレインの一方、前記第２の容量素子の一対の電極の一方、並びに前記第４のトランジスタのゲートが接続された第２のノードとの一方に第１の電位を保持させた後、前記第１の電位より高い第２の電位を前記第１のノード及び前記第２のノードの一方に保持させる第１のステップと、
前記第１の入力端子に第１の信号を入力し、前記第２の入力端子に第２の信号を入力し、前記第１の信号及び前記第２の信号の一方を前記出力端子から出力する第２のステップを有することを特徴とする半導体装置の駆動方法。
【請求項２】
請求項１において、前記第１のトランジスタのソース及びドレインの他方並びに前記第２のトランジスタのソース及びドレインの他方に互いに相補的な信号を入力して、前記第１のノード及び前記第２のノードの一方に前記第１の電位を保持させて、前記第３のトランジスタ及び前記第４のトランジスタの一方をオン状態とした後、
前記第１のトランジスタのソース及びドレインの他方並びに前記第２のトランジスタのソース及びドレインの他方に同電位の信号を入力して、前記第１のノード及び前記第２のノードの一方に前記第２の電位を保持することを特徴とする半導体装置の駆動方法。
【請求項３】
請求項１または請求項２において、前記第１のステップにおいて、第１のノード及び第２のノードの他方に、前記第３のトランジスタ及び前記第４のトランジスタの他方をオフ状態とする第３の電位を保持することを特徴とする半導体装置の駆動方法。
【請求項４】
第１のトランジスタのソース及びドレインの一方と第１の容量素子が接続し、
第２のトランジスタのソース及びドレインの一方と第２の容量素子が接続するメモリと、
第３のトランジスタのソース及びドレインの一方が第１の入力端子と接続し、ソース及びドレインの他方が出力端子と接続し、
第４のトランジスタのソース及びドレインの一方が第２の入力端子と接続し、ソース及びドレインの他方が前記出力端子と接続するマルチプレクサとを有し、
前記第１のトランジスタのソース及びドレインの一方、前記第１の容量素子の一対の電極の一方、並びに前記第３のトランジスタのゲートが接続された第１のノードに、前記第１の入力端子に入力される第１の信号及び前記第２の入力端子に入力される第２の信号の最高電位より高く、かつ前記第１の入力端子に入力される第１の信号及び前記第２の入力端子に入力される第２の信号に関わらず前記第３のトランジスタをオン状態とすることのできる第１の電位を保持させると共に、
前記第２のトランジスタのソース及びドレインの一方、前記第２の容量素子の一対の電極の一方、並びに前記第４のトランジスタのゲートが接続された第２のノードに、前記第１の入力端子に入力される第１の信号及び前記第２の入力端子に入力される第２の信号に関わらず、前記第４のトランジスタをオフ状態とすることのできる第２の電位を保持させる第１のステップと、
前記第１の入力端子に第１の信号を入力し、第２の入力端子に第２の信号を入力し、第１の信号を出力端子から出力する第２のステップを有することを特徴とする半導体装置の駆動方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体にチャネル領域を有するトランジスタであることを特徴とする半導体装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
選択回路を有する半導体装置の駆動方法、及び当該半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
集積回路において、入力信号を選択する選択回路の一例としてマルチプレクサが用いられている。マルチプレクサは、複数の入力信号から一つの出力信号を出力する回路である。ここで、マルチプレクサを有する半導体装置の一例としてリコンフィギャラブル論理回路を説明する。
【０００３】
リコンフィギャラブル論理回路は、複数の論理エレメントで構成される複数の論理ブロックと、複数の論理ブロックを接続する配線と、プログラマブルスイッチと、入出力ブロックとで構成される。
【０００４】
リコンフィギャラブル論理回路は、各論理エレメントの機能を変更することで、または配線間接続によって、自由度の高い論理構成を得ることができる。例えば、論理エレメント内のルックアップテーブルの出力をマルチプレクサで選択して、論理エレメントの論理を変更させることが一般的である。この場合、マルチプレクサは、外部からの信号によって動作が決定される方式以外に、メモリに予め記憶されたデータをもとに動作が決定される方式がある。このようなメモリとマルチプレクサよりなる回路をプログラマブルマルチプレクサという（特許文献１参照）。
【０００５】
ここで、特許文献２で示されるような代表的なマルチプレクサの構造について説明する。図１２（Ａ）は、２入力１出力のマルチプレクサであり、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、トランジスタＴ１１、及びトランジスタＴ１２を有する。トランジスタＴ１１、Ｔ１２は、入力端子と出力端子との間の導通を制御するものであり、トランスファーゲートとも呼ばれる。トランジスタＴ１１のソース及びドレインの一方は入力端子ＩＮ＿Ａと接続し、ソース及びドレインの他方は出力端子ＯＵＴと接続し、ゲートはＳＲＡＭの端子Ｄと接続する。トランジスタＴ１２のソース及びドレインの一方は入力端子ＩＮ＿Ｂと接続し、ソース及びドレインの他方は出力端子ＯＵＴと接続し、ゲートはＳＲＡＭの端子ＤＢと接続する。ＳＲＡＭに保持され、端子Ｄ及び端子ＤＢから出力される選択信号の論理値の組み合わせに応じて、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂに入力される信号の一方が出力端子ＯＵＴから出力される。
【０００６】
しかしながら、トランジスタＴ１１及びＴ１２がｎチャネル型トランジスタの場合、トランジスタＴ１１またはＴ１２から出力端子へ出力される信号の電位は、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂに入力される信号の電位から、トランジスタＴ１１またはＴ１２のしきい値電圧分降下した電位となってしまう。
【０００７】
そのため、端子Ｄあるいは端子ＤＢの電位を、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂに入力される最高の電位より、しきい値電圧以上高くすることが必要である。このことは、ＳＲＡＭの電源電圧を高くすることを意味する。
【０００８】
例えば、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂに入力される最高の電位を＋１Ｖとし、トランジスタＴ１１及びＴ１２のしきい値電圧を共に＋０．５Ｖの場合、端子Ｄあるいは端子ＤＢの電位は＋１．５Ｖ以上であることが必要である。しかしながら、高速動作（この場合はマルチプレクサの抵抗を下げること）が必要な場合、端子Ｄあるいは端子ＤＢの電位を、＋１．６Ｖ以上、好ましくは＋１．７Ｖ以上とする必要がある。そのためには、ＳＲＡＭの高電位ノードの電位を＋１．６Ｖ、好ましくは＋１．７Ｖ以上とすることが求められる。
【０００９】
そこで、図１２（Ｂ）に示すように、トランジスタＴ１１及びＴ１２の代わりにトランスミッションゲートＴＧ１及びトランスミッションゲートＴＧ２を用いることで、入力信号に対する出力信号の電位の変動を抑制する方法が用いられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第７０３０６５０号明細書
【特許文献２】米国特許第６７８１８６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１２（Ｂ）に示すトランスミッションゲートＴＧ１及びトランスミッションゲートＴＧ２を有するマルチプレクサは、２つの異なる導電型のトランジスタで構成される。このため、マルチプレクサの面積が増加してしまう。特に、ｐチャネル型トランジスタの電界効果移動度は、ｎチャネル型トランジスタの電界効果移動度の約３分の１程度であるので、ｎチャネル型トランジスタと同等の電流を流すためには、ｐチャネル型トランジスタのチャネル幅を大きくすることが求められる。この結果、例えば、ｐチャネル型トランジスタはｎチャネル型トランジスタの約３倍の面積が必要とされる。
【００１２】
また、ＳＲＡＭに用いられるインバータは安定した状態であっても、高電位ノードと低電位ノードの間に少なからず電流（待機電流）が流れる。待機電流は回路の微細化とともに著しく増大するため、近年では、待機時の消費電力の増加が問題となっている。そして、待機電流はインバータの電源電圧に対して指数関数的に増大する。
【００１３】
特に、図１２（Ａ）に示すトランスファーゲートを有するマルチプレクサは、上記したようにＳＲＡＭの電源電圧をより高くすることが求められるため、待機電流が著しく大きくなる。
【００１４】
そこで、本発明の一態様は、マルチプレクサの面積を縮小すると共に、消費電力の低減が可能な半導体装置の駆動方法を提供する。
【課題を解決するための手段】
【００１５】
本発明の一態様は、メモリ及びマルチプレクサを有する選択回路を有する半導体装置の動作方法であって、メモリは、第１のトランジスタのソース及びドレインの一方と第１の容量素子が接続し、第２のトランジスタのソース及びドレインの一方と第２の容量素子が接続する。マルチプレクサは、第３のトランジスタのソース及びドレインの一方が第１の入力端子と接続し、ソース及びドレインの他方が出力端子と接続し、第４のトランジスタのソース及びドレインの一方が第２の入力端子と接続し、ソース及びドレインの他方が出力端子と接続する。また、第１のトランジスタのソース及びドレインの一方、第１の容量素子の一対の電極の一方、並びに第３のトランジスタのゲートが接続された第１のノードに、第１の入力端子に入力される第１の信号および第２の入力端子に入力される第２の信号の最高電位より高く、かつ、第１の入力端子に入力される第１の信号および第２の入力端子に入力される第２の信号にかかわらず第３のトランジスタをオン状態とすることのできる電位（第１の電位）を保持させ、第２のトランジスタのソース及びドレインの一方、第２の容量素子の一対の電極の一方、並びに第４のトランジスタのゲートが接続された第２のノードに、第１の入力端子に入力される第１の信号及び第２の入力端子に入力される第２の信号にかかわらず第４のトランジスタをオフ状態とすることのできる電位を保持させる第１のステップと、第１の入力端子に第１の信号を入力し、第２の入力端子に第２の信号を入力し、第１の信号を出力端子から出力する第２のステップを有する。
【００１６】
本発明の一態様は、メモリ及びマルチプレクサを有する選択回路を有する半導体装置の動作方法であって、メモリは、第１のトランジスタのソース及びドレインの一方と第１の容量素子が接続し、第２のトランジスタのソース及びドレインの一方と第２の容量素子が接続する。マルチプレクサは、第３のトランジスタのソース及びドレインの一方が第１の入力端子と接続し、ソース及びドレインの他方が出力端子と接続し、第４のトランジスタのソース及びドレインの一方が第２の入力端子と接続し、ソース及びドレインの他方が出力端子と接続する。また、第１のトランジスタのソース及びドレインの一方、第１の容量素子の一対の電極の一方、並びに第３のトランジスタのゲートが接続された第１のノードと、第２のトランジスタのソース及びドレインの一方、第２の容量素子の一対の電極の一方、並びに第４のトランジスタのゲートが接続された第２のノードとの一方に第１の電位を保持させた後、第１の電位より高い第２の電位を第１のノード及び第２のノードの一方に保持させる第１のステップと、第１の入力端子に第１の信号を入力し、第２の入力端子に第２の信号を入力し、第１の信号及び第２の信号の一方を出力端子から出力する第２のステップを有する。
【００１７】
なお、上記第１のステップにおいて、第１のトランジスタのソース及びドレインの他方並びに第２のトランジスタのソース及びドレインの他方に互いに相補的な信号を入力して、第１のノード及び第２のノードの一方に第１の電位を保持させて、第３のトランジスタ及び第４のトランジスタの一方をオン状態とする。次に、第１のトランジスタのソース及びドレインの他方及び第２のトランジスタのソース及びドレインの他方に同電位の信号を入力して、第１のノード及び第２のノードの一方に第２の電位を保持させてもよい。
【００１８】
なお、第１のステップにおいて、第１のノード及び第２のノードの他方に、第３のトランジスタ及び第４のトランジスタの他方をオフ状態とする第３の電位を保持させてもよい。
【００１９】
第１のノードと接続する第１のトランジスタ、及び第２のノードと接続する第２のトランジスタとして、ワイドギャップ半導体にチャネル領域を有するトランジスタを形成すること、また、第１の容量素子の容量および第２の容量素子の容量を適切に設定あるいは選定することで、第１のノード及び第２のノードの電位を必要とする期間（１０ミリ秒乃至１０年）にわたって保持できる。このため、使用していない状態における半導体装置の電源遮断が可能であり、消費電力を低減することができる。また、半導体装置の起動時において第１のノード及び第２のノードに再度データを書き込む必要がなく、起動時間を短くできると共に、消費電力を低減することができる。
【００２０】
また、第１のトランジスタのソース及びドレインの一方、第１の容量素子の一対の電極の一方、並びに第３のトランジスタのゲートが接続された第１のノード、または第２のトランジスタのソース及びドレインの一方、第２の容量素子の一対の電極の一方、並びに第４のトランジスタのゲートが接続された第２のノードに第１の電位を保持させた後、第１の電位より高い第２の電位を第１のノードまたは第２のノードに保持させることで、トランスミッションゲートと、同等またはそれ以上の特性を得ることができる。このため、ｐチャネル型トランジスタが不要であり、選択回路の面積を縮小することが可能である。
【００２１】
また、第３のトランジスタのゲートあるいは第４のトランジスタのゲートには、第１の入力端子や第２の入力端子の信号の電位に関わらずそれらのトランジスタをオンとすることのできる電位を与える。本発明の一態様においては、ＳＲＡＭ等のインバータを有する回路を用いなくても、トランジスタＴ３、Ｔ４をオン状態またはオフ状態とすることが可能であるため、待機電流が生じず、消費電力が大きく削減できる。
【発明の効果】
【００２２】
本発明の一態様により、選択回路を有する半導体装置の消費電力を低減することが可能であると共に、半導体装置における選択回路の面積を縮小することが可能であり、半導体装置の小型化が可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様に係る選択回路を説明する回路図である。
【図２】本発明の一態様に係る選択回路の動作方法を説明するタイミングチャート図である。
【図３】本発明の一態様に係る選択回路の動作方法を説明する回路図である。
【図４】本発明の一態様に係る選択回路の動作方法を説明する回路図である。
【図５】本発明の一態様に係る半導体装置を説明するブロック図である。
【図６】選択回路の出力波形の例を説明する図である。
【図７】本発明の一態様に係る半導体装置を説明するブロック図である。
【図８】本発明の一態様に係る半導体装置を説明する上面図である。
【図９】本発明の一態様に係る半導体装置を説明する上面図である。
【図１０】本発明の一態様に係る半導体装置を説明する断面図である。
【図１１】本発明の一態様に係る半導体装置を説明する断面図である。
【図１２】従来の選択回路を説明する回路図である。
【発明を実施するための形態】
【００２４】
以下では、実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
なお、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れかわることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れかえて用いることができるものとする。
【００２６】
回路図上は独立している構成要素どうしが電気的に接続しているように図示されている場合であっても、実際には、例えば配線の一部が電極としても機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２７】
図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２８】
「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものである。
【００２９】
（実施の形態１）
本実施の形態では、選択回路を有する半導体装置及びその駆動方法の一形態について、図１乃至図４を用いて説明する。
【００３０】
図１は、メモリＭＥＭ及びマルチプレクサＭＵＸを有する選択回路ＰＭＵＸの回路図である。
【００３１】
図１において、メモリＭＥＭはトランジスタＴ１、容量素子Ｃ１、トランジスタＴ２、及び容量素子Ｃ２を有する。
【００３２】
トランジスタＴ１のソース及びドレインの一方は端子Ｄに接続され、ソース及びドレインの他方は容量素子Ｃ１の第１の電極に接続され、ゲートはワード線ＷＬに接続される。容量素子Ｃ１の第２の電極は端子Ｅに接続される。
【００３３】
トランジスタＴ２のソース及びドレインの一方は端子Ｅに接続され、ソース及びドレインの他方は容量素子Ｃ２の第１の電極に接続され、ゲートはワード線ＷＬに接続される。容量素子Ｃ２の第２の電極は端子Ｄに接続される。
【００３４】
マルチプレクサＭＵＸは、トランジスタＴ３及びトランジスタＴ４を有する。
【００３５】
トランジスタＴ３のソース及びドレインの一方は入力端子ＩＮ＿Ａに接続され、ソース及びドレインの他方は出力端子ＯＵＴに接続され、ゲートはトランジスタＴ１のソース及びドレインの他方、及び容量素子Ｃ１の第１電極に接続される。当該接続領域をノードＮ１とする。
【００３６】
トランジスタＴ４のソース及びドレインの一方は入力端子ＩＮ＿Ｂに接続され、ソース及びドレインの他方は出力端子ＯＵＴに接続され、ゲートはトランジスタＴ２のソース及びドレインの他方、及び容量素子Ｃ２の第１電極に接続される。当該接続領域をノードＮ２とする。
【００３７】
ここでは、容量素子Ｃ１の容量はノードＮ１の容量と等しく、容量素子Ｃ２の容量はノードＮ２の容量と等しいものとする。なお、ノードＮ１の容量には配線間等の寄生容量の他にトランジスタＴ３がオン状態の場合のゲート容量を含む。また、ノードＮ２の容量には配線間等の寄生容量の他にトランジスタＴ４がオン状態の場合のゲート容量を含む。
【００３８】
次に、選択回路の動作方法について、図２乃至図４を用いて説明する。
【００３９】
図２は、端子Ｄ、端子Ｅ、ワード線ＷＬ、ノードＮ１、ノードＮ２、入力端子ＩＮ＿Ａ、入力端子ＩＮ＿Ｂ、及び出力端子ＯＵＴの電位を示すタイミングチャートである。
【００４０】
端子Ｄの低電位をＶＤ＿Ｌ（例えば、０Ｖ）、高電位をＶＤ＿Ｈ（例えば、＋１Ｖ）とする。端子Ｅの低電位をＶＥ＿Ｌ（例えば、０Ｖ）、高電位をＶＥ＿Ｈ（例えば、＋１Ｖ）とする。
【００４１】
ワード線ＷＬの低電位をＶＷＬ＿Ｌ（例えば、０Ｖ）、高電位をＶＷＬ＿Ｈ（例えば、＋２Ｖ）とする。
【００４２】
入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂの低電位をＶＩＮ＿Ｌ（例えば、０Ｖ）、高電位をＶＩＮ＿Ｈ（例えば、＋１Ｖ）とする。好ましくは、ＶＤ＿Ｈ≦ＶＩＮ＿Ｈ、ＶＥ＿Ｈ≦ＶＩＮ＿Ｈ、ＶＤ＿Ｌ≧ＶＩＮ＿Ｌ、ＶＥ＿Ｌ≧ＶＩＮ＿Ｌとし、より好ましくは、ＶＤ＿Ｈ＝ＶＥ＿Ｈ＝ＶＩＮ＿Ｈ、ＶＤ＿Ｌ＝ＶＥ＿Ｌ＝ＶＩＮ＿Ｌする。特に、ＶＤ＿ＨとＶＥ＿ＨをＶＩＮ＿Ｈよりさらに低く、あるいは、ＶＤ＿ＬとＶＥ＿ＬをＶＩＮ＿Ｌよりさらに高くすれば、ワード線ＷＬの電位変動をより小さくすることができるので、半導体装置の消費電力を低減できる。
【００４３】
図３は、図２におけるプログラムモード４０における選択回路ＰＭＵＸの動作方法であり、図４は、図２におけるユーザーモード４３における選択回路ＰＭＵＸの動作方法である。なお、プログラムモード４０は、メモリＭＥＭにデータを書込む第１の期間４１、及びノードＮ１またはノードＮ２の電位を制御し、マルチプレクサＭＵＸの状態を決定する第２の期間４２を有する。また、ユーザーモード４３は、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂに任意のデータを入力して、予め設定されたマルチプレクサＭＵＸの状態に応じて出力する期間である。
【００４４】
なお、トランジスタＴ１乃至トランジスタＴ４のしきい値をそれぞれＶｔｈ＿Ｔ１乃至Ｖｔｈ＿Ｔ４とする。なお、Ｖｔｈ＿Ｔ１及びＶｔｈ＿Ｔ２は同じしきい値電圧（例えば、＋１Ｖ）とする。また、Ｖｔｈ＿Ｔ３及びＶｔｈ＿Ｔ４は同じしきい値電圧であり、且つＶｔｈ＿Ｔ１及びＶｔｈ＿Ｔ２より低い値（例えば、＋０．５Ｖ）とする。
【００４５】
図２及び図３（Ａ）を用いて、プログラムモード４０の第１の期間４１における動作方法について説明する。
【００４６】
プログラムモード４０の第１の期間４１では、入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂ、の電位をそれぞれ低電位、即ちＶＩＮ＿Ｌとする。入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂと出力端子ＯＵＴは、トランジスタＴ３及びトランジスタＴ４で絶縁されているように考えられるが、トランジスタＴ３及びトランジスタＴ４が通常のシリコンを用いたＭＯＳトランジスタの場合、１０ミリ秒より長い時間スケールでは、これらの間は導通しているものとみなせるので、出力端子ＯＵＴの電位もＶＩＮ＿Ｌとなる。
【００４７】
次に、トランジスタＴ３またはトランジスタＴ４の一方をオン状態とするように、端子Ｄ及び端子Ｅの一方を高電位とし、他方を低電位とする。例えば、トランジスタＴ３をオン状態、トランジスタＴ４をオフ状態とするために、端子Ｄの電位を高電位、即ちＶＤ＿Ｈとし、端子Ｅの電位を低電位、即ちＶＥ＿Ｌとする。また、ワード線ＷＬに高電位、即ちＶＷＬ＿Ｈを印加する。
【００４８】
この結果、トランジスタＴ１及びトランジスタＴ２はオン状態となり、ノードＮ１の電位は端子Ｄの高電位、即ちＶＤ＿Ｈとなり、ノードＮ２の電位は端子Ｅの低電位、即ちＶＥ＿Ｌとなる。また、この段階でトランジスタＴ３はオン状態となり、トランジスタＴ４はオフ状態となる。その後、ワード線ＷＬの電位を低電位、即ちＶＷＬ＿Ｌとする。
【００４９】
図２及び図３（Ｂ）を用いて、プログラムモード４０の第２の期間４２における動作方法について説明する。
【００５０】
プログラムモード４０の第２の期間４２では、トランジスタＴ１及びトランジスタＴ２をオフ状態とする。さらに、端子Ｄ及び端子Ｅを高電位、即ちＶＤ＿Ｈ、ＶＥ＿Ｈとする。このとき、ノードＮ１はフローティングであるため、トランジスタＴ１及び容量素子Ｃ１の容量結合により、ノードＮ１の電位は、ＶＤ＿Ｈ＋α（ただし、α＝（ＶＥ＿Ｈ−ＶＥ＿Ｌ）／２）、となる。なお、ノードＮ２の電位はＶＥ＿Ｌのままである。また、この段階でトランジスタＴ３はオン状態となり、トランジスタＴ４はオフ状態となる。
【００５１】
以上の動作方法により、ノードＮ１またはノードＮ２の電位を、各高電位より高くすることができる。即ち、マルチプレクサＭＵＸに含まれるトランジスタＴ３またはＴ４のゲートの電位を、入力端子ＩＮ＿Ａまたは入力端子ＩＮ＿Ｂに入力される電位よりしきい値電圧分高い電位あるいはそれ以上の電位とすることができる。
【００５２】
以上でプログラムモードが終了する。
【００５３】
図２及び図４を用いて、ユーザーモード４３における動作方法について説明する。
【００５４】
ユーザーモード４３では、端子Ｄ及び端子Ｅはそれぞれ高電位、即ちＶＤ＿Ｈ及びＶＥ＿Ｈとし、ワード線ＷＬは低電位、即ちＶＷＬ＿Ｌとし、トランジスタＴ１及びトランジスタＴ２をオフ状態とする。
【００５５】
入力端子ＩＮ＿Ａ及び入力端子ＩＮ＿Ｂの電位は任意とし、例えば、図２に示すようなパルスを与える。このとき、ノードＮ１の電位はＶＤ＿Ｈ＋αであり、ノードＮ２の電位はＶＥ＿Ｌであるため、トランジスタＴ３はオン状態、トランジスタＴ４はオフ状態となる。したがって、入力端子ＩＮ＿Ｂに入力されたパルス（図４においてＶＩＮ＿Ｂで示す）は３出力端子ＯＵＴから出力されず、入力端子ＩＮ＿Ａに入力されたパルス（図４においてＶＩＮ＿Ａで示す）のみが出力端子ＯＵＴから出力される。ここで、ＶＤ＿Ｈ＋α≧ＶＩＮ＿Ｈ＋Ｖｔｈ＿Ｔ３であれば、入力端子ＩＮ＿ＡからトランジスタＴ３のソース及びドレインの一方に入力された信号の電位がトランジスタＴ３のソース及びドレインの他方から出力された信号の電位においてほとんど低下せず、出力端子ＯＵＴから出力される。ＶＤ＿Ｈ＝ＶＥ＿Ｈ＝ＶＩＮ＿Ｈ＝＋１Ｖ、ＶＤ＿Ｌ＝ＶＥ＿Ｌ＝ＶＩＮ＿Ｌ＝０Ｖの場合、α＝＋０．５Ｖであり、Ｖｔｈ＿Ｔ３及びＶｔｈ＿Ｔ４を共に＋０．５Ｖとすると、入力端子ＩＮ＿Ａから入力されたパルスの高電位は、ほぼその電位を保ったまま出力端子ＯＵＴから出力される。
【００５６】
なお、ノードＮ１の電位が高電位ＶＤ＿Ｈの場合には、ノードＮ１の高電位と入力端子ＩＮ＿Ａの高電位が同じであるため、出力端子ＯＵＴには、Ｖｔｈ＿Ｔ３分低い電位、即ちＶＩＮ＿Ｈ−Ｖｔｈ＿Ｔ３が出力されてしまう。例えば、Ｖｔｈ＿Ｔ３及びＶｔｈ＿Ｔ４が共に＋０．５Ｖの場合、入力端子ＩＮ＿Ａから入力されたパルスは、入力端子ＩＮ＿Ａより０．５Ｖ低い電位が出力端子ＯＵＴから出力される。
【００５７】
なお、容量素子Ｃ１の容量がノードＮ１の容量に比べて大きい場合、ノードＮ１の電位の上昇量が増加するため好ましい。また、容量素子Ｃ２の容量がノードＮ２の容量に比べて大きい場合、ノードＮ２の電位の上昇量が増加するため好ましい。なお、ノードＮ１及びノードＮ２で生じる寄生容量が大きいと、プログラムモードの第２の期間４２におけるノードＮ１またはノードＮ２の電圧上昇量が低下するので、マルチプレクサＭＵＸ及びメモリＭＥＭを近接させて、ノードＮ１及びノードＮ２で生じる寄生容量を低減することが好ましい。
【００５８】
メモリＭＥＭに含まれるトランジスタＴ１及びＴ２は、ワイドギャップ半導体にチャネル領域を有するトランジスタとすることが好ましい。ワイドギャップ半導体とは、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である半導体であり、代表的には、窒化ガリウム、窒化アルミニウム、窒化インジウム等の化合物半導体、シリコンカーバイド、酸化物半導体等がある。酸化物半導体の代表例としては、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体、酸化インジウム、インジウム錫酸化物、インジウムガリウム酸化物、インジウム亜鉛酸化物、酸化錫、酸化亜鉛、酸化ガリウムなどを用いることができる。なお、これに限られず、ノードＮ１及びノードＮ２に保持するデータの保持期間が短い場合、シリコン、化合物半導体等にチャネル領域を有するトランジスタを用いることができる。なお、酸化物半導体にチャネル領域を有するトランジスタの詳細については、実施の形態３において説明する。
【００５９】
ワイドギャップ半導体にチャネル領域を有するトランジスタはオフ電流が小さい。さらに、酸化物半導体にチャネル領域を有するトランジスタはオフ電流が極めて小さい。代表的には、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ以下、さらに好ましくは１００ｙＡ（１ｙＡ（ヨクトアンペア）は１×１０−２４Ａ）以下となる。このため、トランジスタＴ１及びトランジスタＴ２にワイドギャップ半導体、さらに好ましくは酸化物半導体にチャネル領域を有するトランジスタを用いることで、ノードＮ１及びノードＮ２の電位は任意の期間（１０ミリ秒乃至１０年）にわたって保持できるため、使用していない状態における電源遮断が可能であり、消費電力を低減することができる。また、起動時においてノードＮ１及びノードＮ２において再度データを書き込む必要がなく、起動時間を短くできると共に、消費電力を低減することができる。
【００６０】
なお、トランジスタＴ１及びトランジスタＴ２には、ワイドギャップ半導体以外の半導体を用いることも可能であり、例えば、バルクシリコンあるいは薄膜のシリコンを用いてもよい。また、ノードＮ１及びノードＮ２の電位が時間と共に変動する場合は、適切な間隔で上記のプログラムモードの動作方法を繰り返せばよい。なお、トランジスタＴ１及びトランジスタＴ２に酸化物半導体にチャネル領域を有するトランジスタを用いることで、プログラムモードを繰り返す間隔を長くすることができ、書換え回数を減らすことが可能であるため、消費電力を低減することができる。
【００６１】
また、本実施の形態に示す選択回路は、図１２（Ｂ）に示すようなトランスミッションゲートを用いた場合と、同等またはそれ以上の特性を得ることができる。このため、ｐチャネル型トランジスタが不要であり、選択回路の面積を縮小することが可能である。また、図１２（Ｂ）に示すマルチプレクサに設けられるｐチャネル型トランジスタに必要であった領域を図１に示すトランジスタＴ３及びトランジスタＴ４に用いることが可能であり、トランジスタのチャネル幅を拡大することで、トランジスタＴ３及びトランジスタＴ４のオン電流を高めることができる。この結果、トランジスタＴ３及びトランジスタＴ４の応答速度が向上し、選択回路の高速動作が可能である。
【００６２】
なお、トランスファーゲートは、ゲートの電位が十分に高ければ、トランスミッションゲートよりもパルスの立ち上がりが急峻であり、パルスの中間電位（高電位でも低電位でもない電位）の滞在時間が十分に短いという特徴を有する。出力端子ＯＵＴは何らかの経路を経て、インバータに入力されるのであるが、パルスの中間電位が入力されると、インバータの高電位ノードと低電位ノードの間に貫通電流が生じる。このため消費電力が増大するのみならず、インバータの劣化や破壊をもたらすこととなる。したがって、中間電位が入力される時間は可能な限り短いことが望ましい。
【００６３】
図６に、トランスミッションゲートまたはトランスファーゲートを有する選択回路の出力パルスの波形の数値計算結果を示す。ここで、トランジスタの特性としてはグラジュアルチャネルモデルを用いた。また、トランスミッションゲートとトランスファーゲートのトランジスタのゲート容量は、負荷の容量に比べると十分に小さいものとして無視している。また、入力パルスは無限に短い時間で電位０Ｖから＋１Ｖに立ち上がるという理想的な状態を想定する。
【００６４】
曲線Ｘは、トランスミッションゲートの出力パルスの波形である。ｎチャネル型トランジスタ（しきい値電圧：＋０．５Ｖ）のゲートの電位を＋１Ｖ、ｐチャネル型トランジスタ（しきい値電圧：−０．５Ｖ）のゲートの電位を０Ｖとした。チャネル幅はｎチャネル型トランジスタ、ｐチャネル型トランジスタとも実効的に等しいものとする。したがって、現実的には、ｐチャネル型トランジスタのチャネル幅はｎチャネル型トランジスタの３倍ある。
【００６５】
図６から明らかなように、曲線Ｘは線形に上昇する。そのため、中間電位の滞在時間が比較的長くなる。中間電位としては＋０．４Ｖから＋０．６Ｖを想定すればよい。トランスミッションゲートでは中間電位の滞在時間は図６にτ１で示される。
【００６６】
曲線Ｙは、トランスファーゲートの出力パルスの波形である。ｎチャネル型トランジスタ（しきい値電圧：＋０．５Ｖ）のゲートの電位を＋１．６Ｖとした。チャネル幅は、上記のトランスミッションゲートのｎチャネル型トランジスタと等しいとする。曲線Ｙはより急峻に立ち上がり、中間電位の滞在時間τ２は、τ１のおおよそ３分の１である。このため、より貫通電流の発生を抑制できる。
【００６７】
曲線Ｚは、曲線Ｙのトランスファーゲートの２倍のチャネル幅を有するトランスファーゲートの出力パルスの波形である。曲線Ｚはさらに急峻に立ち上がり、中間電位の滞在時間は、τ２のおおよそ半分である。このため、より貫通電流の発生を抑制できる。
【００６８】
なお、本実施の形態では、選択回路として２入力１出力の選択回路を示したが、適宜２ｎ（ｎは１以上の整数）入力１出力の選択回路、あるいはその他の入力数と出力数を有する選択回路に適用することができる。
【００６９】
（実施の形態２）
本実施の形態では、実施の形態１に示す選択回路を有する半導体装置について説明する。なお、ここでは、半導体装置は、記憶装置、プロセッサ、中央演算処理装置（ＣＰＵ）、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラ、リコンフィギャラブル論理回路などの、半導体素子を用いた各種半導体集積回路をその範疇に含む。また、本発明の半導体装置は、上記半導体集積回路を用いたＲＦタグ、表示装置などの各種装置も、その範疇に含む。表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等が、その範疇に含まれる。本実施の形態では、半導体装置の一形態としてリコンフィギャラブル論理回路を用いて説明する。
【００７０】
図５（Ａ）は、リコンフィギャラブル論理回路５０の一形態を示すブロック図である。リコンフィギャラブル論理回路５０は、リコンフィギャラブル論理回路５０の周辺に沿って設けられ、外部からの入力信号及び外部への出力信号を制御する入出力ブロック（図示せず）と、様々な機能を実現できる複数の論理ブロック５１と、論理ブロック５１に接続する配線５５と、配線５５の結線状態をスイッチ等によって変更するプログラマブルスイッチ５３とを有する。また、論理ブロック５１には複数の論理エレメント５７が含まれる。また、リコンフィギャラブル論理回路５０は、更に、マルチプライヤ（乗算器）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）ブロック、メモリ等を有していてもよい。マルチプライヤ（乗算器）は、複数のデータの乗算を高速で行う機能を有する。ＰＬＬブロックは、クロック信号を論理エレメント５７内部の回路に供給する機能を有する。
【００７１】
図５（Ｂ）は、論理エレメント５７の一形態を示すブロック図である。論理エレメント５７は、複数の回路構成（コンテキスト）に対応して各々設定されたコンフィギュレーションデータを変更することによって、論理ブロック５１の機能を適宜変更することができる。コンフィグレーションデータは、論理ブロック５１に設けられているメモリに格納されている。
【００７２】
論理エレメント５７は、コンフィギュレーションメモリ及び選択回路を有するルックアップテーブルＬＵＴと、レジスタ６１と、レジスタ６１及びルックアップテーブルＬＵＴの出力の切り替えを行うための選択回路ＰＭＵＸとを有する。ここでは、選択回路ＰＭＵＸとしては、実施の形態１に示すような、メモリＭＥＭ及びマルチプレクサＭＵＸを有する、２入力１出力構造の選択回路を用いることができる。
【００７３】
ルックアップテーブルＬＵＴは、入力信号に対して、コンフィギュレーションデータに応じた演算処理を行い、信号を出力する。
【００７４】
レジスタ６１は、ルックアップテーブルＬＵＴで出力された信号の一部を保持する。クロック信号ＣＬＫの入力により、当該レジスタ６１に保持された信号をクロック信号ＣＬＫに同期させて選択回路ＰＭＵＸに出力する。
【００７５】
選択回路ＰＭＵＸは、ルックアップテーブルＬＵＴから出力された出力信号と、レジスタ６１から出力された出力信号とを選択するための回路である。選択信号の入力に従い、ルックアップテーブルＬＵＴから出力された出力信号またはレジスタ６１から出力された出力信号を論理エレメント５７から、別の論理エレメントへ出力する。
【００７６】
図５（Ｂ）において、実施の形態１に示す選択回路ＰＭＵＸをレジスタ６１及び出力端子ＯＵＴの間に設けることができる。なお、ルックアップテーブルＬＵＴに設けられる選択回路に実施の形態１に示す選択回路を適用することができる。また、ルックアップテーブルＬＵＴとレジスタ６１の間に、実施の形態１に示す選択回路を設けることができる。
【００７７】
次に、論理エレメント５７において、配線５５とルックアップテーブルＬＵＴの間に選択回路ＰＭＵＸ＿１乃至ＰＭＵＸ＿４を設ける構成について、図７を用いて説明する。
【００７８】
図７（Ａ）は、論理エレメント５７において、選択回路ＰＭＵＸ＿１乃至ＰＭＵＸ＿４を介して配線５５及びルックアップテーブルＬＵＴが接続された領域の拡大図である。図７（Ｂ）は、図７（Ａ）における配線５５及び選択回路ＰＭＵＸ＿１の接続部における拡大図である。
【００７９】
選択回路ＰＭＵＸ＿１はメモリＭＥＭ＿１乃至ＭＥＭ＿３を有する。また、メモリＭＥＭ＿１のノードＮ２１にゲートが接続され、ソース及びドレインの一方が配線５５Ａに接続されるトランジスタＴ２１と、メモリＭＥＭ＿１のノードＮ２１にゲートが接続され、ソース及びドレインの一方が配線５５Ｂに接続されるトランジスタＴ２２と、メモリＭＥＭ＿１のノードＮ２２にゲートが接続され、ソース及びドレインの一方が配線５５Ｅに接続されるトランジスタＴ２３と、メモリＭＥＭ＿１のノードＮ２２にゲートが接続され、ソース及びドレインの一方が配線５５Ｆに接続されるトランジスタＴ２４とを有する。
【００８０】
また、メモリＭＥＭ＿２のノードＮ３１にゲートが接続され、ソース及びドレインの一方がトランジスタＴ２１のソース及びドレインの他方に接続されるトランジスタＴ３１と、メモリＭＥＭ＿２のノードＮ３１にゲートが接続され、ソース及びドレインの一方が配線５５Ｃに接続されるトランジスタＴ３２と、メモリＭＥＭ＿２のノードＮ３２にゲートが接続され、ソース及びドレインの一方が配線５５Ｄに接続されるトランジスタＴ３３と、メモリＭＥＭ＿２のノードＮ３２にゲートが接続され、ソース及びドレインの一方がトランジスタＴ２４のソース及びドレインの他方に接続されるトランジスタＴ３４とを有する。
【００８１】
また、メモリＭＥＭ＿３のノードＮ４１にゲートが接続され、ソース及びドレインの一方がトランジスタＴ２２のソース及びドレインの他方に接続されるトランジスタＴ４１と、メモリＭＥＭ＿３のノードＮ４１にゲートが接続され、ソース及びドレインの一方が、トランジスタＴ３２のソース及びドレインの他方に接続されるトランジスタＴ４２と、メモリＭＥＭ＿３のノードＮ４２にゲートが接続され、ソース及びドレインの一方がトランジスタＴ３３のソース及びドレインの他方に接続されるトランジスタＴ４３と、メモリＭＥＭ＿３のノードＮ４２にゲートが接続され、ソース及びドレインの一方がトランジスタＴ２３のソース及びドレインの他方に接続されるトランジスタＴ４４とを有する。
【００８２】
トランジスタＴ３１のソース及びドレインの他方、トランジスタＴ４１のソース及びドレインの他方、トランジスタＴ４２のソース及びドレインの他方、トランジスタＴ４３のソース及びドレインの他方、トランジスタＴ４４のソース及びドレインの他方、及びトランジスタＴ３４のソース及びドレインの他方が、出力端子ＯＵＴと接続する。出力端子ＯＵＴは、ルックアップテーブルＬＵＴの入力端子と接続する。
【００８３】
図７（Ａ）に示すように、実施の形態１に示す選択回路ＰＭＵＸを配線５５及びルックアップテーブルＬＵＴの間に設けることができる。なお、図７（Ｂ）に示す選択回路ＰＭＵＸ＿１は６入力１出力である。
【００８４】
本実施の形態により、選択回路を有する半導体装置の消費電力を低減することが可能であると共に、半導体装置における選択回路の面積を縮小することが可能であり、半導体装置の小型化が可能である。
【００８５】
（実施の形態３）
本実施の形態では、選択回路の構造について、図８乃至図１０を用いて説明する。
【００８６】
図８及び図９は、選択回路のマルチプレクサ及びメモリにおける主要な構造物の位置と形状を示す平面図であり、図１０（Ａ）は、図８及び図９の一点破線Ａ−Ｂにおける断面図であり、図１０（Ｂ）は、図８及び図９の一点破線Ｃ−Ｄにおける断面図である。なお、図１０において、トランジスタ７０４ａ及びトランジスタ７０４ｂはそれぞれ、図１に示すトランジスタＴ３及びトランジスタＴ４に相当し、トランジスタ７５０は、図１に示すトランジスタＴ１に相当する。また、容量素子７５１は、図１に示す容量素子Ｃ１に相当する。
【００８７】
トランジスタ７０４ａ及びトランジスタ７０４ｂは、ｎチャネル型トランジスタ（ＮＭＯＳＦＥＴ）である。トランジスタ７０４ａ及びトランジスタ７０４ｂは、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）７０２によって他の素子と絶縁分離されている。ＳＴＩ７０２を用いることにより、ＬＯＣＯＳによる素子分離法で発生した素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化が要求されない半導体装置においてはＳＴＩ７０２の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。
【００８８】
トランジスタ７０４ａは、半導体基板７０１中に設けられたチャネル領域と、チャネル領域を挟むように設けられた不純物領域７０５（ソース領域及びドレイン領域ともいう）と、チャネル領域上に設けられたゲート絶縁膜７０６ａと、ゲート絶縁膜７０６ａ上にチャネル領域と重畳するように設けられたゲート電極７０７ａとを有する。ゲート電極７０７ａは単層または多層とすることができる。なお、ゲート電極７０７ａを、加工精度を高めるための第１の材料からなる第１の導電膜と、低抵抗化を目的とした第２の材料からなる第２の導電膜との積層構造としてもよい。
【００８９】
トランジスタ７０４ｂは、トランジスタ７０４ａと同様の構造を有し、半導体基板７０１中に設けられたチャネル領域と、チャネル領域を挟むように設けられた不純物領域７０５（ソース領域及びドレイン領域ともいう）と、チャネル領域上に設けられたゲート絶縁膜７０６ｂと、ゲート絶縁膜７０６ｂ上にチャネル領域と重畳するように設けられたゲート電極７０７ｂとを有する。
【００９０】
また、半導体基板７０１中に設けられた不純物領域７０５には、コンタクトプラグ７１４ａ、コンタクトプラグ７１４ｃ、及びコンタクトプラグ７１４ｄが接続されている。ここで、コンタクトプラグ７１４ａ、コンタクトプラグ７１４ｃ、及びコンタクトプラグ７１４ｄは、トランジスタ７０４ａ及びトランジスタ７０４ｂのソース電極やドレイン電極としても機能する。また、コンタクトプラグ７１４ｂは、トランジスタ７０４ａのゲート電極７０７ａと配線７１９ｂを接続する。
【００９１】
また、不純物領域７０５とチャネル領域の間には、不純物領域７０５と異なる不純物領域が設けられている。該不純物領域は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル領域近傍の電界分布を制御する機能を果たす。ゲート電極７０７ａ及びゲート電極７０７ｂの側壁にはサイドウォール絶縁膜７１０を有する。サイドウォール絶縁膜７１０を用いることで、ＬＤＤ領域やエクステンション領域を形成することができる。
【００９２】
トランジスタ７０４ａ及びトランジスタ７０４ｂは、公知のＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの作製方法を用いて形成することができる。
【００９３】
コンタクトプラグ７１４ａ〜７１４ｄは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。
【００９４】
コンタクトプラグ７１４ａ〜７１４ｄは、スパッタリング法、ＣＶＤ法、メッキ法等により導電膜を形成した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法、エッチング法等により平坦化処理を行い、導電膜の表面の不要な部分を除去して形成することができる。
【００９５】
また、トランジスタ７０４ａ及びトランジスタ７０４ｂは、絶縁膜７１１により被覆されている。絶縁膜７１１には保護膜としての機能を持たせることができ、外部からチャネル領域への不純物の侵入を防止することができる。また、絶縁膜７１１をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル領域に単結晶シリコンを用いた場合には加熱処理によって水素化を行うことができる。また、絶縁膜７１１に引張応力または圧縮応力を有する絶縁膜を用いることで、チャネル領域を構成する半導体材料に歪みを与えることができる。ｎチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。絶縁膜７１１はスパッタリング法またはＣＶＤ法により形成することができる。
【００９６】
絶縁膜７１１上には絶縁膜７１２が形成される。絶縁膜７１２は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｉｓｅｓｑｕｉｏｘａｎｅ）を原料とした絶縁体、ＭＳＱ（Ｍｅｔｈｙｌ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）を原料とした絶縁体、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため、比誘電率ｋが低く、代表的には３．０以下の材料を用いることが好ましい。また該絶縁膜にコンタクトプラグ７１４ａ、７１４ｂを埋め込んだ後にＣＭＰ処理を行うため、絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。絶縁膜７１２は、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により形成する。
【００９７】
絶縁膜７１２上には絶縁膜７１５が形成される。また、絶縁膜７１５中に配線７１９ａ〜７１９ｄが埋め込まれている。配線７１９ａは図１に示す入力端子ＩＮ＿Ａと接続すると共に、コンタクトプラグ７１４ａを介して、トランジスタ７０４ａに接続する。配線７１９ｂは図１に示すノードＮ１の一部に相当し、コンタクトプラグ７１４ｂを介して、トランジスタ７０４ａのゲート電極７０７ａと接続する。配線７１９ｃは図１に示す出力端子ＯＵＴと接続すると共に、コンタクトプラグ７１４ｃを介して、トランジスタ７０４ａ及びトランジスタ７０４ｂに接続する。配線７１９ｄは図１に示す入力端子ＩＮ＿Ｂと接続すると共に、コンタクトプラグ７１４ｄを介して、トランジスタ７０４ｂに接続する。
【００９８】
絶縁膜７１５は、スパッタリング法、ＣＶＤ法、スピンコート法を含む塗布法等により形成する。
【００９９】
配線７１９ａ〜７１９ｄは、例えば銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、配線７１９ａ〜７１９ｄを伝播する信号のＲＣ遅延を低減することができる。配線７１９ａ〜７１９ｄに銅を用いる場合には、半導体基板７０１のチャネル領域への銅の拡散を防止するため、絶縁膜７１２及び配線７１９ａ〜７１９ｄの間にバリア膜を形成することが好ましい。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。また、コンタクトプラグ７１４ａ〜７１４ｄ及び配線７１９ａ〜７１９ｄをデュアルダマシン法を用いて、同一の材料を用いて形成してもよい。
【０１００】
図８（Ａ）は、ゲート電極７０７ａ、７０７ｂ、コンタクトプラグ７１４ａ〜７１４ｄ、及び配線７１９ａ〜７１９ｄの上面図である。
【０１０１】
絶縁膜７１５及び配線７１９ａ〜７１９ｄ上にはバリア膜７２４及び絶縁膜７２５が積層される。また、バリア膜７２４及び絶縁膜７２５中にコンタクトプラグ７２３ａ、７２３ｂが埋め込まれている。
【０１０２】
コンタクトプラグ７２３ａは、配線７１９ｂに接続される。コンタクトプラグ７２３ａ、７２３ｂはコンタクトプラグ７１４ａ〜７１４ｄと同様に形成することができる。
【０１０３】
バリア膜７２４は、水素、水、及び酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的には酸化アルミニウム膜で形成する。バリア膜７２４はスパッタリング法またはＣＶＤ法により形成することができる。
【０１０４】
絶縁膜７２５は、加熱により酸素の一部が脱離する酸化絶縁膜を用いて形成することが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜としては、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いることが好ましい。加熱により酸素の一部が脱離する酸化絶縁膜は、加熱処理により酸化物半導体膜に酸素を拡散させることができる。絶縁膜７２５の代表例としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。
【０１０５】
絶縁膜７２５は、５０ｎｍ以上、好ましくは２００ｎｍ以上３０００ｎｍ以下、好ましくは３００ｎｍ以上１０００ｎｍ以下とする。絶縁膜７２５を厚くすることで、絶縁膜７２５の酸素脱離量を増加させることができると共に、絶縁膜７２５及び後に形成される酸化物半導体膜との界面における界面準位を低減することが可能である。
【０１０６】
ここで、「加熱により酸素の一部が脱離する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
【０１０７】
上記構成において、加熱により酸素放出される絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。
【０１０８】
絶縁膜７２５はスパッタリング法またはＣＶＤ法により形成することができる。また、ＣＶＤ法で絶縁膜を形成した後、該絶縁膜に酸素を添加してもよい。
【０１０９】
図１０（Ａ）において、絶縁膜７２５上にトランジスタ７５０及び容量素子７５１が形成される。
【０１１０】
トランジスタ７５０は、絶縁膜７２５上に形成される一対の電極７２６ａ、７２６ｂと、絶縁膜７２５及び一対の電極７２６ａ、７２６ｂ上に形成される酸化物半導体膜７３１ａと、酸化物半導体膜７３１ａ上に形成されるゲート絶縁膜７３２と、ゲート絶縁膜７３２を介して酸化物半導体膜７３１ａと重なるゲート電極７３３ａとを有する。また、ゲート絶縁膜７３２及びゲート電極７３３ａを覆う絶縁膜７２７を有する。なお、図１０（Ｂ）においては、絶縁膜７２５上に、図１に示すトランジスタＴ２のチャネル領域として機能する酸化物半導体膜７３１ｂが形成される。
【０１１１】
図８（Ｂ）は、コンタクトプラグ７２３ａ、７２３ｂ、及び一対の電極７２６ａ、７２６ｂ、７２６ｃ、７２６ｄの上面図である。図９（Ａ）は、酸化物半導体膜７３１ａ、７３１ｂ、ゲート電極７３３ａ、及び第２の電極７３３ｂ、７３３ｃの上面図である。
【０１１２】
なお、一対の電極７２６ａ、７２６ｂと酸化物半導体膜７３１ａは接触するが、一対の電極７２６ａ、７２６ｂと、ゲート電極７３３ａとを、図８（Ｂ）及び図９（Ａ）に示すような形状及び配置とすることにより、電極７２６ｂとゲート電極７３３ａの間の寄生容量を低減できる。
【０１１３】
電極７２６ｂは容量素子７５１の第１の電極であるため、トランジスタ７５０のオフ状態にともなって、電極７２６ｂの電位（すなわち、ゲート電極７０７ａの電位）が低下する。ゲート電極７０７ａの電位の低下は、選択回路の特性にとって好ましくないので、できるだけ少ないほうがよい。電極７２６ａ、７２６ｂ、ゲート電極７３３ａの形状と配置を上記のようにすることで、電極７２６ｂとゲート電極７３３ａの間の寄生容量を小さくでき、ゲート電極７０７ａの電位の低下を抑制できる。
【０１１４】
容量素子７５１は、絶縁膜７２５上に形成される第１の電極として機能する電極７２６ｂ、ゲート絶縁膜７３２、及び第２の電極７３３ｂを有する。
【０１１５】
一対の電極７２６ａ、７２６ｂ、７２６ｃ、７２６ｄは、コンタクトプラグ７１４ａ〜７１４ｄと同様の材料を用いて形成することができる。なお、一対の電極７２６ａ、７２６ｂ、７２６ｃ、７２６ｄとして、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。一対の電極７２６ａ、７２６ｂ、７２６ｃ、７２６ｄは、スパッタリング法、ＣＶＤ法、メッキ法等により形成することができる。
【０１１６】
酸化物半導体膜７３１ａ、７３１ｂは、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーの一または複数を有することが好ましい。
【０１１７】
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
【０１１８】
例えば、酸化物半導体として、一元系金属酸化物である酸化インジウム、酸化スズ、酸化亜鉛、二元系金属酸化物であるＩｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｚｎ系金属酸化物、Ａｌ−Ｚｎ系金属酸化物、Ｚｎ−Ｍｇ系金属酸化物、Ｓｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｍｇ系金属酸化物、Ｉｎ−Ｇａ系金属酸化物、Ｉｎ−Ｗ系金属酸化物、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ系金属酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ系金属酸化物、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系金属酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系金属酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系金属酸化物を用いることができる。
【０１１９】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０１２０】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【０１２１】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物やその組成の近傍の酸化物を用いるとよい。
【０１２２】
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０１２３】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
【０１２４】
また、酸化物半導体膜７３１ａ、７３１ｂに形成することが可能な金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタを高耐圧とすることができると共に、オフ電流を低減することができる。
【０１２５】
さらに、酸化物半導体膜７３１ａ、７３１ｂにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【０１２６】
酸化物半導体膜７３１ａ、７３１ｂに含まれる水素は、金属原子と結合する酸素と反応して水となると共に、酸素が脱離した格子（あるいは酸素が脱離した部分）には欠損が形成されてしまう。また、水素の一部が酸素と結合することで、キャリアである電子が生じてしまう。これらのため、酸化物半導体膜の成膜工程において、水素を含む不純物を極めて減らすことにより、酸化物半導体膜の水素濃度を低減することが可能である。このため、水素をできるだけ除去し、高純度化させた酸化物半導体膜をチャネル領域とすることにより、しきい値電圧のマイナスシフトを低減することができ、またトランジスタのソース及びドレインにおけるリーク電流を、代表的には、オフ電流（単位チャネル幅（１μｍ）あたりの値）を数百ｙＡ〜数百ｚＡにまで低減することが可能であり、トランジスタの電気特性を向上させることができる。
【０１２７】
加熱処理により、酸化物半導体膜７３１ａ、７３１ｂの水素を低減することができる。
【０１２８】
また、酸化物半導体膜７３１ａ、７３１ｂに含まれる酸素欠損を低減することで、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性を高めることができる。また、酸化物半導体膜７３１ａ、７３１ｂは、化学量論比を満たす酸素よりも多くの酸素を含む酸素が添加された酸化物半導体膜を用いることが好ましい。酸化物半導体膜に酸素を添加することで、酸素欠損を低減することが可能であり、酸素を添加する方法としては、イオン注入法、イオンドーピング法、プラズマ処理等がある。また、酸化物半導体膜に接するように加熱により酸素放出される絶縁膜を設けた後、加熱処理することで、加熱により酸素放出される絶縁膜から酸化物半導体膜へ酸素が拡散し、酸素欠損量を低減することができる。
【０１２９】
また、酸化物半導体膜７３１ａ、７３１ｂは、非晶質構造、単結晶構造、または多結晶構造であってもよい。
【０１３０】
また、酸化物半導体膜７３１ａ、７３１ｂとして、結晶部分を有するＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒともいう。）膜を用いてもよい。
【０１３１】
以下では、酸化物半導体膜の構造について説明する。
【０１３２】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１３３】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０１３４】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０１３５】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
【０１３６】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１３７】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１３８】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１３９】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０１４０】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１４１】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１４２】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１４３】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０１４４】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１４５】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０１４６】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１４７】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１４８】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１４９】
また、酸化物半導体膜７３１ａ、７３１ｂは、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜７３１ａ、７３１ｂを、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二元系金属酸化物乃至四元系金属酸化物の一を用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二元系金属酸化物乃至四元系金属酸化物を用いてもよい。
【０１５０】
また、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３としてもよい。
【０１５１】
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
【０１５２】
また、酸化物半導体膜７３１ａ、７３１ｂを４層構造とし、第１の酸化物半導体膜〜第４の酸化物半導体膜の構成元素を同一とし、且つそれぞれの組成を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第４の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。
【０１５３】
Ｇａ及びＺｎよりＩｎの原子数比が小さい酸化物半導体膜、代表的には原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜及び第４の酸化物半導体膜は、Ｇａ、Ｚｎ、及びＩｎの原子数比が同じ酸化物半導体膜、代表的には第２の酸化物半導体膜、及びＧａ及びＺｎよりＩｎの原子数比が大きい酸化物半導体膜、代表的には第３の酸化物半導体膜と比較して、絶縁性が高い。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜及び第４の酸化物半導体膜が非晶質構造であると、さらに絶縁性が高まる。このため、第２の酸化物半導体膜及び第３の酸化物半導体膜がチャネル領域として機能し、第１の酸化物半導体膜及び第４の酸化物半導体膜はゲート絶縁膜として機能する。
【０１５４】
また、第１の酸化物半導体膜〜第４の酸化物半導体膜の構成元素は同一であるため、第１の酸化物半導体膜及び第４の酸化物半導体膜は、第２の酸化物半導体膜及び第３の酸化物半導体膜それぞれとの界面におけるトラップ準位が少ない。このため、酸化物半導体膜７３１ａ、７３１ｂを上記構造とすることで、トランジスタの経時変化や光ＢＴストレス試験によるしきい値電圧の変動量を低減することができる。
【０１５５】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
【０１５６】
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦Ｇａの組成となる酸化物半導体を適用することで、トランジスタの電界効果移動度および信頼性をさらに高めることが可能となる。
【０１５７】
また、酸化物半導体膜７３１ａ、７３１ｂとして、結晶性の異なる酸化物半導体の積層構造を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、酸化物半導体膜７３１ａ、７３１ｂを積層構造とし、一部に非晶質酸化物半導体を適用すると、酸化物半導体膜７３１ａ、７３１ｂの内部応力や外部からの応力を緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
【０１５８】
酸化物半導体膜７３１ａ、７３１ｂの厚さは、１ｎｍ以上１００ｎｍ以下、更に好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは１ｎｍ以上５０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることが好ましい。
【０１５９】
酸化物半導体膜７３１ａ、７３１ｂにおいて、アルカリ金属またはアルカリ土類金属の濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流の上昇の原因となるためである。
【０１６０】
酸化物半導体膜７３１ａ、７３１ｂには、５×１０１８ａｔｏｍｓ／ｃｍ３以下の窒素が含まれてもよい。
【０１６１】
酸化物半導体膜７３１ａ、７３１ｂは、スパッタリング法、塗布法、印刷法、パルスレーザー蒸着法等を用いて形成することができる。
【０１６２】
ゲート絶縁膜７３２は、酸化シリコン、酸化窒化シリコン、Ｇａ−Ｚｎ系金属酸化物、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いればよく、積層または単層で設ける。ゲート絶縁膜７３２は、スパッタリング法またはＣＶＤ法により形成することができる。
【０１６３】
ゲート電極７３３ａ及び第２の電極７３３ｂ、７３３ｃは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極７３３ａは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０１６４】
また、ゲート電極７３３ａ及び第２の電極７３３ｂ、７３３ｃは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。ゲート電極７３３ａ及び第２の電極７３３ｂ、７３３ｃは、一対の電極７２６ａ、７２６ｂと同様の形成方法を適宜用いることができる。
【０１６５】
また、ゲート電極７３３ａとゲート絶縁膜７３２との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けることが好ましい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜７３１ａ、７３１ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
【０１６６】
絶縁膜７２７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム等を用いればよく、積層または単層で設ける。
【０１６７】
絶縁膜７２７上には絶縁膜７２８が形成される。また、絶縁膜７２７及び絶縁膜７２８とゲート絶縁膜７３２を貫通するコンタクトプラグ７３５ａ、７３５ｄ並びに絶縁膜７２７及び絶縁膜７２８を貫通するコンタクトプラグ７３５ｂ、７３５ｃが形成される。絶縁膜７２８、コンタクトプラグ７３５ａ〜７３５ｄ上には絶縁膜７３０が形成され、絶縁膜７３０中には配線７３７ａ、７３７ｂが埋めこまれる。
【０１６８】
図９（Ｂ）は、コンタクトプラグ７３５ａ〜７３５ｄ、及び配線７３７ａ、７３７ｂの上面図である。
【０１６９】
配線７３７ａ、７３７ｂはそれぞれ、図１に示す端子Ｄ及び端子Ｅと接続する。配線７３７ａはコンタクトプラグ７３５ａを介してトランジスタ７５０と接続し、配線７３７ｂはコンタクトプラグ７３５ｂを介して容量素子７５１と接続する。トランジスタ７５０及び容量素子７５１は、電極７２６ｂにより接続される。
【０１７０】
絶縁膜７２８は絶縁膜７１２と同様に形成することができる。また、コンタクトプラグ７３５ａ及びコンタクトプラグ７３５ｂはコンタクトプラグ７１４ａ〜７１４ｄと同様に形成することができる。また、絶縁膜７３０は、絶縁膜７１５と同様に形成することができる。また、配線７３７ａ及び配線７３７ｂは、配線７１９ａ〜７１９ｄと同様に形成することができる。
【０１７１】
配線７３７ａ及び配線７３７ｂ上には、バリア膜７４０が設けられている。バリア膜７４０は、バリア膜７２４と同様に形成することができる。
【０１７２】
なお、トランジスタ７５０として、図１０の構造の代わりに、一対の電極が酸化物半導体膜７３１ａ及びゲート絶縁膜７３２の間に設けられる構造とすることができる。
【０１７３】
また、図１０（Ａ）に示すトランジスタ７５０はトップゲート構造であるが、適宜ボトムゲート構造とすることができる。ボトムゲート構造のトランジスタについて、図１１を用いて説明する。
【０１７４】
図１１は、図１０に示す選択回路において、バリア膜７２４からバリア膜７４０の間における他の形態である。
【０１７５】
バリア膜７２４上には絶縁膜７２５が形成される。また、バリア膜７２４及び絶縁膜７５５中にコンタクトプラグ７２３が形成されている。
【０１７６】
絶縁膜７２５上にトランジスタ７８０及び容量素子７８１が形成される。
【０１７７】
トランジスタ７８０は、絶縁膜７２５上に形成される第１のゲート電極７６１ａと、第１のゲート電極７６１ａ上に形成される第１のゲート絶縁膜７６５と、第１のゲート絶縁膜７６５上に形成される酸化物半導体膜７６７と、酸化物半導体膜７６７に接する一対の電極７６９ａ、７６９ｂと、酸化物半導体膜７６７及び一対の電極７６９ａ、７６９ｂ上に形成される第２のゲート絶縁膜７７１と、第２のゲート絶縁膜７７１を介して酸化物半導体膜７６７と重なる第２のゲート電極７７３ａとを有する。また、第２のゲート絶縁膜７７１及び第２のゲート電極７７３ａを覆う絶縁膜７７５を有する。
【０１７８】
なお、絶縁膜７２５上には絶縁膜７６０が形成される。また、絶縁膜７６０の中に、第１のゲート電極７６１ａ、配線７６１ｂ、及び配線７６１ｃが埋め込まれている。また、配線７６１ｂ、７６１ｃはそれぞれ、一対の電極７６９ａ、７６９ｂと接している。
【０１７９】
容量素子７８１は、絶縁膜７６０及び配線７６１ｃ上に形成される、第１の電極として機能する電極７６９ｂ、第２のゲート絶縁膜７７１、及び第２の電極７７３ｂを有する。
【０１８０】
トランジスタ７８０はコンタクトプラグ７３５ａを介して配線７３７ａと接続する。容量素子７８１はコンタクトプラグ７３５ｂを介して配線７３７ｂと接続する。トランジスタ７８０及び容量素子７８１は、電極７６９ｂにより接続される。
【０１８１】
第１のゲート電極７６１ａ、配線７６１ｂ、及び配線７６１ｃは、図１０に示すゲート電極７３３ａと同様に形成することができる。
【０１８２】
第１のゲート絶縁膜７６５及び酸化物半導体膜７６７は、図１０に示すゲート絶縁膜７３２及び酸化物半導体膜７３１ａ、７３１ｂと同様に形成することができる。
【０１８３】
一対の電極７６９ａ、７６９ｂは、図１０（Ａ）に示す一対の電極７２６ａ、７２６ｂと同様に形成することができる。
【０１８４】
第２のゲート絶縁膜７７１は、図１０に示すゲート絶縁膜７３２と同様に形成することができる。
【０１８５】
第２のゲート電極７７３ａ及び第２の電極７７３ｂは、図１０に示すゲート電極７３３ａと同様に形成することができる。
【０１８６】
絶縁膜７７５は、図１０に示す絶縁膜７２７と同様に形成することができる。
【０１８７】
本実施の形態に示すトランジスタ７８０は、酸化物半導体膜７６７、第１のゲート絶縁膜７６５及び第２のゲート絶縁膜７７１を介して対向する第１のゲート電極７６１ａ及び第２のゲート電極７７３ａを有する。第１のゲート電極７６１ａと第２のゲート電極７７３ａに異なる電位を印加することで、トランジスタ７８０のしきい値電圧を制御し、好ましくは、しきい値電圧のマイナスシフトを抑制することができる。または、第１のゲート電極７６１ａ及び第２のゲート電極７７３ａに同電位を印加することで、トランジスタ７８０のオン電流を増加させることができる。
【０１８８】
なお、トランジスタ７８０として、図１１に示す構造の代わりに、一対の電極が酸化物半導体膜７６７及び第１のゲート絶縁膜７６５の間に設けられる構造とすることができる。
【０１８９】
また、トランジスタ７８０として、第１のゲート電極７６１ａ及び第２のゲート電極７７３ａを有するトランジスタを示したが、第１のゲート電極７６１ａのみを有するトランジスタとしてもよい。
【０１９０】
以上のように、選択回路を有する半導体装置を作製することができる。
【０１９１】
このような半導体装置は、既述の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、図１０においては、トランジスタ７０４ａ及びトランジスタ７０４ｂと、トランジスタ７５０との間に、配線を有する層を１層設けたが、これを２層以上とすることができる。または、配線を用いず、コンタクトプラグのみによって各素子を直接接続することができる。この場合、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）技術を用いることもできる。また、配線は銅等の材料を絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜、配線材料層、及びバリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。
【０１９２】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【図１】
2014003598.tif 000003
【図２】
2014003598.tif 000004
【図３】
2014003598.tif 000005
【図４】
2014003598.tif 000006
【図５】
2014003598.tif 000007
【図６】
2014003598.tif 000008
【図７】
2014003598.tif 000009
【図８】
2014003598.tif 000010
【図９】
2014003598.tif 000011
【図１０】
2014003598.tif 000012
【図１１】
2014003598.tif 000013
【図１２】
2014003598.tif 000014