(57)【要約】【課題】歩留りを改善した半導体ウェハー、および半導体ウェハーの製造方法を提供すること。【解決手段】半導体素子が形成される素子領域３と、素子領域３の周囲を囲う周辺領域４とを備え、素子領域３には半導体素子を覆うように形成された樹脂層１１と、樹脂層１１に形成された再配線層１４と、再配線層１４および樹脂層１１を覆うように形成されたオーバーコート層１５と、を含んで構成された第１積層構造５が設けられ、周辺領域４の最内周には、樹脂層１１を含んで構成された第２積層構造６が設けられている。第２積層構造６にも、第１積層構造５と同様に、樹脂層１１が形成されている。これにより、第２積層構造６の層厚が薄く、第１積層構造５の層厚との段差が生じていた従来技術と異なり、第２積層構造６にも、第１積層構造５と同じ膜厚の樹脂層１１が形成されるため、前記段差を解消することが可能となり、歩留まりを向上することができる。【選択図】図２
2014154867.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成される素子領域と、
前記素子領域の周囲を囲う周辺領域と、を備え、
前記素子領域には、
前記半導体素子を覆うように形成された樹脂層と、
前記樹脂層に形成された再配線層と、
前記再配線層および前記樹脂層を覆うように形成されたオーバーコート層と、
を含んで構成された第１積層構造が設けられ、
前記周辺領域の少なくとも最内周には、
前記樹脂層を含んで構成された第２積層構造が設けられていることを特徴とする半導体ウェハー。
【請求項２】
前記第２積層構造は、
前記樹脂層と、
前記再配線層と、
を含んで構成されていることを特徴とする請求項１に記載の半導体ウェハー。
【請求項３】
前記第２積層構造は、
前記第１積層構造と同一の積層構造であることを特徴とする請求項１に記載の半導体ウェハー。
【請求項４】
半導体素子が形成される素子領域と、前記素子領域の周囲を囲う周辺領域と、を備えた半導体ウェハーの製造方法であって、
前記素子領域に形成される第１積層構造は、
（ａ）ベースウェハー上の前記素子領域と前記周辺領域に絶縁性の樹脂層を形成する工程と、
（ｂ）樹脂層の上に導体層を成膜する工程と、
（ｃ）再配線パターニング用のレジストを塗布し、めっきを堆積させる部分を開口する工程と、
（ｄ）電解めっき法又は無電解めっき法で再配線層を形成する工程と、
（ｅ）前記再配線パターニング用のレジストを剥離する工程と、
（ｆ）前記導体層をエッチングし、再配線を形成する工程と、
（ｇ）オーバーコート層を形成し、外部接続端子を開口する工程と、を含み、
前記周辺領域に形成される第２積層構造は、
前記（ａ）および（ｂ）工程を含むことを特徴とする半導体ウェハーの製造方法。
【請求項５】
前記第２積層構造は、
さらに前記（ｃ）から（ｅ）工程を含むことを特徴とする請求項４に記載の半導体ウェハーの製造方法。
【請求項６】
前記第２積層構造は、
前記第１積層構造と同一の工程であることを特徴とする請求項４に記載の半導体ウェハーの製造方法。
【請求項７】
前記（ｄ）工程において、前記めっき法は電解めっき法であり、前記半導体ウェハーは、前記半導体ウェハー表面の外周縁に沿って密着する環状のパッキンを備え、前記半導体ウェハーの裏面を覆い、且つ前記パッキンで環状に囲われた半導体ウェハーの表面を露出させるホルダーに装着した状態で、前記電解めっき処理が行われ、
前記第２積層構造は、電解めっき浴に浸漬する周辺領域に設けられていることを特徴とする請求項５または６に記載の半導体ウェハーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子が面付けされた半導体ウェハー、および当該半導体ウェハーの製造方法に関する。
【背景技術】
【０００２】
半導体ウェハーの製造方法として、公知のウェハープロセスにてトランジスターなどの半導体素子を形成し、ウェハー状態のままパッケージングまでを行う、ＷＬＣＳＰ（Wafer Level Chip Size Package）と呼ばれる半導体パッケージング技術がある。ＷＬＣＳＰとは、ウェハープロセスにて、樹脂封止までを行い、ウェハーを切断して個片化した半導体素子を、そのままパッケージ部品として使用するものである。封止用樹脂の表面にはプリント配線基板に実装するための外部接続端子が設けられ、内部には再配線が施されている。再配線とは、外部接続端子と半導体素子の取出し電極とを電気的に接続するための配線を形成することである。一般的に、再配線は、導電性に優れる銅を用いて電解めっき法にて形成されている。電解めっき法は、電界がエッジ部へ局所的に集中することで、ウェハー外周部の膜厚が中心部と比較し厚くなるという問題が知られていた。そのため、めっきの局所的集中を避けるための技術が提案されている。例えば、特許文献１では、半導体ウェハー上の本パターン以外の領域にダミーパターンを設けることで、めっきの局所的集中を避けることができ、均一なめっき配線を安定的に形成することができるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−３０６９１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の従来技術では、製品の歩留りが低下してしまうという課題があった。詳しくは、第１積層構造（本パターン）に隣り合う領域に再配線層のみの第２積層構造（ダミーパターン）を形成すると、第１積層構造と第２積層構造との段差が原因で、第１積層構造の形状が段差の無い領域の形状と異なってしまい、外観検査で不良と判定されてしまう恐れがあった。これは、ＷＬＣＳＰは１層あたり数μｍから数１０μｍの多層膜で構成されており、製造工程で塗布されるレジストの膜厚が、段差前後の領域で薄膜化してしまうからである。図１３（ａ）は、従来技術にて樹脂層１１の上に再配線パターニング形成用のレジスト（以降メッキレジストと記載）１３を形成し、電解めっき法又は無電開めっき法で形成した再配線層１４を堆積させた断面図である。第１積層構造５のメッキレジスト１３の厚さが、隣り合う第２積層構造６との段差により、薄膜化（白抜き矢印部）すると、図１３（ｂ）に示すように、めっきの一部がメッキレジスト１３を乗り越えて庇形状４１に堆積し、外観検査にて再配線１６の幅ｗ２が規格値ｗ１を超えたとして不良と判定されてしまう。また、図１４（ａ）は、従来技術にて形成された再配線１６の上に、オーバーコート層１５を塗布し、外部接続端子１７、１８を開口させた断面図である。第１積層構造５のオーバーコート層１５が、隣り合う第２積層構造との段差により傾斜（白抜き矢印部）すると、図１４（ｂ）の拡大図に示すように、外観検査にて、入射光の一部がソルダーレジストの表面で乱反射し、反射光の輝度が低下することで不良と判定されてしまう。つまり、従来技術では、めっき膜厚の均一化を図ったとしても、製品の歩留りが悪く、効率的な製造が困難であるという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］本適用例に係る半導体ウェハーは、半導体素子が形成される素子領域と、
前記素子領域の周囲を囲う周辺領域と、を備え、前記素子領域には、前記半導体素子を覆うように形成された樹脂層と、前記樹脂層に形成された再配線層と、前記再配線層および前記樹脂層を覆うように形成されたオーバーコート層と、を含んで構成された第１積層構造が設けられ、前記周辺領域の少なくとも最内周には、前記樹脂層を含んで構成された第２積層構造が設けられていることを特徴とする。
【０００７】
本適用例によれば、周辺領域における第２積層構造にも、素子領域の第１積層構造と同様に、樹脂層が形成されている。これにより、第２積層構造の層厚が薄く、第１積層構造に対して段差が生じていた従来技術と異なり、第２積層構造にも、第１積層構造と同じ膜厚の樹脂層が形成されるため、前記段差が解消され、歩留まりを向上することができる。詳しくは、段差が解消されたことにより、素子領域の外周部を含む全域において膜厚の均一なメッキレジストを塗布することができるため、段差に起因した再配線層の庇形状４１（図１３）の発生など、従来技術における不良を防止することができる。従って、製品歩留りが良い半導体ウェハーを提供することができる。
【０００８】
［適用例２］上記適用例に記載の半導体ウェハーは、前記第２積層構造が、前記樹脂層と、前記再配線層と、を含んで構成されていることが好ましい。
【０００９】
本適用例によれば、第２積層構造は、第１積層構造と同様に、樹脂層が形成され、樹脂層の上に導体層と再配線層が形成されている。従来技術では、第２積層構造に樹脂層が形成されていないため、第１積層構造と第２積層構造とに段差が生じ、素子領域の最外周に配置されている第１積層構造のオーバーコート層の膜厚は、外周に向かって傾斜している。半導体ウェハーの外観検査は、ウェハーに光を入射し、その反射光を観察して良否判定を行うが、傾斜したオーバーコート層部では、光が乱反射して反射光の輝度が低下し、不良と判定されることがあった。一方、本発明によれば、隣接する第１積層構造と第２積層構造のオーバーコート層下の構造が同一積層構造であるため、素子領域の最外周の第１積層構造でも、素子領域の内部に配置された第１積層構造と同等形状のオーバーコート層を形成することができる。よって、従来技術で発生していた外観検査での不良を低減することができる。従って、さらに製品の歩留りが向上した半導体ウェハーを提供できる。
【００１０】
［適用例３］上記適用例に記載の半導体ウェハーは、前記第２積層構造が、前記第１積層構造と同一の積層構造であることが好ましい。
【００１１】
本適用例によれば、第２積層構造は、第１積層構造と同一形状の積層構造が形成されている。換言すれば、素子領域、周辺領域を含めたウェハー面内において、同じパターンのチップが連続して形成されていることになる。よって、素子領域内の第１積層構造には、同一膜厚で同一形状のオーバーコート層を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーを提供できる。
【００１２】
［適用例４］本適用例に係る半導体ウェハーの製造方法は、半導体素子が形成される素子領域と、前記素子領域の周囲を囲う周辺領域と、を備えた半導体ウェハーの製造方法であって、前記素子領域に形成される第１積層構造は、（ａ）ベースウェハー上の前記素子領域と前記周辺領域に絶縁性の樹脂層を形成する工程と、（ｂ）樹脂層の上に導体層を成膜する工程と、（ｃ）再配線パターニング用のレジストを塗布し、めっきを堆積させる部分を開口する工程と、（ｄ）電解めっき法又は無電解めっき法で再配線層を形成する工程と、（ｅ）前記再配線パターニング用のレジストを剥離する工程と、（ｆ）前記導体層をエッチングし、再配線を形成する工程と、（ｇ）オーバーコート層を形成し、外部接続端子を開口する工程と、を含み、前記周辺領域に形成される第２積層構造は、前記（ａ）および（ｂ）工程を含むことを特徴とする。
【００１３】
本適用例によれば、周辺領域には、第１積層構造を均一に形成するための第２積層構造が、第１積層構造と共に（ａ）および（ｂ）工程で製造される。従来の製造方法では、（ａ）工程が無く、樹脂層が形成されなかったため、（ｃ）工程のメッキレジスト塗布前の第２積層構造は、第１積層構造より構造体の高さが低く、第１積層構造に対して段差が生じていた。この状態で、メッキレジストを塗布すると、素子領域の最外周に配置された第１積層構造のメッキレジストは、高さの低い第２積層構造へ流れ込むため、メッキレジストの膜厚が薄膜化してしまう。メッキレジストが（ｄ）工程で堆積させる再配線層の膜厚より薄膜化すると、めっきがメッキレジストを乗り越えて庇上に堆積し、（ｆ）工程で形成する再配線の線幅が所定の幅より広くなり、不良となることがあった。本適用例の製造方法によれば、（ｃ）工程前に第１積構造と第２積層構造とに段差が生じないため、第１積層構造には膜厚の均一なメッキレジストを塗布することができるため、上記不良を防止することができる。従って、従来の製造方法と比較し、製品の歩留りが向上した半導体ウェハーを効率よく製造することができる。
【００１４】
［適用例５］上記適用例に記載の半導体ウェハーの製造方法は、前記第２積層構造が、さらに、前記（ｃ）から（ｅ）工程を含むことが好ましい。
【００１５】
本適用例によれば、第２積層構造は、（ａ）から（ｅ）工程まで、第１積層構造と共に製造される。従来の製造方法では、（ａ）工程が無く、樹脂層が形成されていないため、（ｇ）工程のオーバーコート層塗布前の第２積層構造は、第１積層構造より構造体の高さが低く、第１積層構造に対して段差が生じていた。この状態で、オーバーコート層を塗布すると、素子領域の最外周に配置された第１積層構造のオーバーコート層は、高さの低い第２積層構造へ流れ込むため、オーバーコート層の膜厚が傾斜してしまう。半導体ウェハー製造後の外観検査では、ウェハーに光を入射し、その反射光を観察して良否判定を行うが、傾斜したオーバーコート層部では、光が乱反射して反射光の輝度が低下し、不良と判定されることがあった。一方、本発明の製造方法によれば、（ｇ）工程前の第１積層構造と第２積層構造とは同一積層構造であり、素子領域の最外周の第１積層構造は、内部に配置された第１積層構造と同等構造のオーバーコート層を形成することができるため、上記不良を低減することができる。従って、さらに製品の歩留りが向上した半導体ウェハーを製造することができる。
【００１６】
［適用例６］上記適用例に記載の半導体ウェハーの製造方法は、前記第２積層構造が、
前記第１積層構造と同一の工程であることが好ましい。
【００１７】
本適用例によれば、第２積層構造は、（ａ）から（ｇ）の全工程で、第１積層構造と共に製造されている。換言すれば、素子領域、周辺領域を含めたウェハー面内において、同じパターンのチップが製造されていることになる。よって、素子領域内の第１積層構造には、同一膜厚で同一形状のオーバーコート層を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーを製造することができる。
【００１８】
［適用例７］上記適用例に記載の半導体ウェハーの製造方法は、前記（ｄ）工程において、前記めっき法は電解めっき法であり、前記半導体ウェハーの表面の外周縁に沿って密着する環状のパッキンを備え、前記半導体ウェハーの裏面を覆い、且つ前記パッキンで環状に囲われた前記半導体ウェハーの表面を露出させるホルダーと、前記ホルダーに装着した状態で、電解めっき処理が行われ、前記第２積層構造は、電解めっき浴に浸漬する周辺領域に設けられていることが好ましい。
【００１９】
本適用例によれば、第２積層構造はめっきが可能な全ての周辺領域に配置されている。電解めっきにて、電界のエッジ部への局所的集中により、ウェハー外周部のめっき堆積量が多くなったとしても、外周部には、第２積層構造が配置されているため、第１積層構造への影響を軽減することが可能である。第１積層構造のめっき厚が平準化されるため、さらに均一な膜厚のオーバーコート層を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーを製造することができる。
【図面の簡単な説明】
【００２０】
【図１】実施形態１に係る半導体ウェハーの平面図。
【図２】図１のＡ−Ａ断面における側断面図。
【図３】半導体ウェハーの製造工程フローチャート。
【図４】半導体ウェハーの工程毎の断面図。
【図５】ホルダーに装着した半導体ウェハーの平面図。
【図６】図５のＢ−Ｂ断面における側断面図。
【図７】電解めっき法の模式図。
【図８】半導体ウェハーの検査装置の概略図。
【図９】実施形態２に係る図１のＡ−Ａ断面における側断面図。
【図１０】半導体ウェハーの工程毎の断面図。
【図１１】実施形態３に係る図１のＡ−Ａ断面における側断面図。
【図１２】半導体ウェハーの工程毎の断面図。
【図１３】従来技術で形成した半導体ウェハーの断面図。
【図１４】従来技術で形成した半導体ウェハーの断面図および平面図。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２２】
（実施形態１）
図１は、半導体ウェハーの平面図である。本実施形態における半導体ウェハーは、半導体素子の形成されたウェハー上に、パッケージ部を形成するＷＬＣＳＰ構造である。まず、半導体ウェハー１の概要について説明する。
【００２３】
＜半導体ウェハーの概要＞
半導体ウェハー１は、前工程として、例えば、単結晶シリコンなどからなるベースウェハー８の素子領域３に、トランジスターやダイオード、抵抗、コンデンサーなどの半導体素子が集積回路として形成されている。素子領域３の外周は、素子が形成されていない、または形成されているが集積回路として機能しておらず、ウェハーのハンドリングなどに用いられる周辺領域４となっている。半導体素子が形成されたベースウェハー８上には、パッシベーション膜として、例えば、窒化シリコン膜（図示せず）などが形成される。窒化シリコン膜は無機系絶縁膜であり、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法で形成できる。パッケージを形成する工程では、素子領域３には、パッケージ部となる第１積層構造５が、周辺領域には、ダミーとなる第２積層構造６が形成される。ここで、周辺領域４に、第２積層構造６を形成することで、素子領域３の歩留まりを向上させることができる。詳しくは以下に説明する。
【００２４】
＜パッケージ部の積層構成＞
図２は、素子領域と周辺領域との境界部における断面図である。図２（ａ）は、メッキレジスト１３が形成された後の断面図である。半導体素子が形成されたベースウェハー８には、半導体素子を封止するために、例えば、有機系絶縁膜であるポリイミド樹脂層１１が素子領域３と周辺領域４に形成される。なお、周辺領域４の樹脂層１１は、少なくとも周辺領域の最内周に形成されていればよい。樹脂層１１上に電解めっきの陰極となる導体層１２が成膜され、その上にメッキレジスト１３を塗布し、再配線１６の必要な部分が開口される。素子領域３（第１積層構造５）における樹脂層１１には、例えば、フォトリソグラフィー法などにより、半導体素子の取り出し電極９を樹脂層１１の上層へ電気的に接続するためのビアホール１９が形成されている。図２（ｂ）は、半導体ウェハー１の形成が終了した断面図である。電解めっき法にて再配線層１４が形成され、メッキレジスト１３を剥離し、再配線層１４をマスクとして導体層１２をエッチングし、再配線１６が形成される。その上にオーバーコート層１５が塗布され、フォトリソグラフィー法により外部接続端子１７、１８が開口される。なお、本図では、周辺領域４のオーバーコート層１５は、剥離されているが、オーバーコート層１５が塗布されていてもよい。
【００２５】
＜半導体ウェハーの製造方法＞
図３は実施形態１に係る半導体ウェハーの製造工程を示すフローチャートである。図４は、各製造工程を素子領域と周辺領域との境界部における断面図で図示したものであり、図３の各ステップに対応する。なお、ここでは半導体素子の形成（前工程）が終了したベースウェハー８上に、第１積層構造５および第２積層構造６を構成する工程を説明する。
【００２６】
まず、図３のステップＳ１では、素子領域３と周辺領域４に樹脂層１１を形成する。この状態が図に示されており、図４（ａ）は、ベースウェハー８の表面に樹脂層１１を形成した後の断面図である。ベースウェハー８の全面に、スピナーなどを用いて、樹脂層１１をコーティングする。好適例としては、有機系絶縁膜である感光性ポリイミド樹脂を使用する。通常、樹脂層１１の厚さは、数１０μｍである。取り出し電極９は、半導体ウェハー１の素子領域に形成された半導体素子を外部と電気的に接続する端子である。取り出し電極９は、各素子に複数個形成されている。ベースウェハー８上に形成されている取り出し電極９は樹脂層１１の上に再配線される。この取り出し電極９の表面を露出させるため、素子領域３（第１積層構造５）の樹脂層１１には、フォトリゾグラフィー法などにより、ビアホール１９が形成され、チップの境界にあたるスクライブにおいても樹脂層１１が除去される。また、ウェハーの導体層とホルダーの電極との導通性を向上させるために、ウェハー外周からパッキンまでの部分も樹脂層１１が除去される。
ステップＳ２では、樹脂層１１の上に導体層１２を形成する。この状態が図に示されており、図４（ｂ）は、樹脂層１１の表面に電解めっきの陰極となる導体層１２を形成した後の断面図である。導体層１２は、スパッタリング法、ＣＶＤ法、無電解めっき法などで成膜できる。好適例としては、銅（Ｃｕ）を使用し、その厚さは数１００ｎｍである。図示は省略しているが、再配線１６の銅（Ｃｕ）と樹脂層１１との密着性の確保と銅（Ｃｕ）の拡散防止のため、密着層が形成される。密着層としては、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタンタングステン（ＴｉＷＮ）、クロム（Ｃｒ）などの金属を使用し、その厚さは数１０から数１００ｎｍである。
ステップＳ３では、導体層１２の上にメッキレジスト１３を形成する。図４（ｃ）は、導体層１２の表面にメッキレジスト１３を形成した後の断面図である。導体層１２の表面に、スピナーなどを用いて、メッキレジスト１３をコーティングする。第１積層構造５を構成する導体層１２の上にめっきを堆積させて再配線を形成する部分と後述する電解めっき時にウェハーとホルダー電極部を接触させるため、ウェハー外周から電極までの部分を、フォトリソグラフィーにより開口する。メッキレジスト１３の厚さは、後述する再配線層の厚さよりも厚く形成する。
ステップＳ４では、導体層１２の表面に再配線層１４を形成する。図４（ｄ）は、後述する電解めっき法により再配線層１４を形成した後の断面図である。開口された導体層１２の上に、電解めっき法により、銅または銅を主成分とした合金を堆積させる。再配線層１４の厚さは、数μｍから１０μｍ程度である。
ステップＳ５では、メッキレジスト１３を剥離する。図４（ｅ）は、メッキレジスト１３を剥離した後の断面図である。レジスト剥離剤などを用いて、メッキレジスト１３を除去する。
ステップＳ６では、再配線１６を形成する。図４（ｆ）は、めっきのされていない導体層１２を除去した後の断面図である。半導体ウェハーを硫酸や過酸化水素水などを主成分とする溶液に浸漬し、再配線層１４をマスクとして、導体層１２をウエットエッチングにより除去することで、再配線１６が形成される。なお、導体層１２は、ドライプロセスを用いて、除去してもよい。
ステップＳ７では、オーバーコート層１５を形成する。図４（ｇ）は、第１積層構造５を構成する素子領域にオーバーコート層１５を形成した後の断面図である。半導体ウェハー１の全面に、スピナーなどを用いてオーバーコート層１５をコーティングする。例えば、オーバーコート層１５には、フェノール樹脂などが使用できる。オーバーコート層１５の厚さは数μｍから数１０μｍである。再配線１６上のオーバーコート層１５の一部をフォトリゾグラフィー法などにより開口し、外部接続端子１７、１８を形成し、かつ、スクライブ上のオーバーコート層が除去される。本実施例では、同時に第２積層構造６上のオーバーコート層１５も除去しているが、オーバーコート層１５が形成されていてもよい。図示は省略しているが、外部接続端子１７、１８の上には、半田ボールが形成され、半導体ウェハー１を、ダイシングソーなどを用いてチップに切断することで半導体デバイスが完成する。
【００２７】
＜電解めっき方法＞
図５はホルダーに装着された半導体ウェハーの平面図である。図６は、図５のＢ−Ｂ断面における側断面図である。ここでは、図３のステップＳ４において、電解めっきにより再配線層１４を堆積させる方法を説明する。ホルダー２０は、半導体ウェハーを収納する空間を有しており、半導体ウェハーより数ｍｍ短い直径を有した円形の開口部を備えている。半導体ウェハーは、ホルダー２０に、開口部から半導体素子の形成されている表面を露出させて装着される。半導体ウェハー表面の外周縁とホルダー２０とは、環状のパッキン２１で密着されており、めっき浴２６がホルダー２０の開口部から半導体ウェハーの外周および裏面への浸入を防止する。パッキン２１の外周には、電極２２が取り付けられており、半導体ウェハー１に形成された導体層１２は電極２２を介して外部の電源２４と接続され、電解めっきの陰極となる。図７は、電解めっき装置の断面図である。めっき槽２５の内部には、めっき浴２６が貯留されており、めっき浴２６の中にはホルダー２０の開口部と陽極２３とが、互いに対向するように設置されている。めっき浴２６は、純水に対して、硫酸銅、硫酸、塩素イオンを含む薬液、と有機・無機の添加剤などを混合したものである。電源２４は、一端が電極２２と、他端が陽極２３と、接続されている。電極２２と陽極２３との間に電流を流すと、導体層１２の上に電解めっきにより銅のめっきを堆積することができる。
【００２８】
＜外観検査＞
製造の完了した半導体ウェハー１は、光学的な外観検査を行う。図８は外観検査装置の模式図である。光源３２の入射光３９ａを全反射ミラー３４に反射させて、入射光３９ａを半導体ウェハー１に垂直に照射する。その後、半導体ウェハー１で反射され、全反射ミラー３４を透過した反射光３９ｂの様子を画像で観測して不具合を発見する。ウェハー上に格子状に並ぶ第１積層構造５が均一に形成されていれば、基準となる画像と同一の画像が観測されて良品と判定され、基準となる画像と明るさが異なる領域があれば、不良と判定される。
【００２９】
以上述べたように、本実施形態に係る半導体ウェハー１によれば、以下の効果を得ることができる。
素子領域３には、半導体素子を覆うように形成された樹脂層１１と、樹脂層１１に形成された再配線層１４と、再配線層１４および樹脂層１１を覆うように形成されたオーバーコート層１５と、を含んで構成された第１積層構造５が設けられ、周辺領域４の最内周には、樹脂層１１を含んで構成された第２積層構造６が設けられている。図１３（ａ）に示す従来の構成と異なり、第２積層構造６には樹脂層１１が形成されているため、メッキレジスト１３塗布前の第１積層構造５と第２積層構造６とに段差は殆んど存在しない。この構成によれば、第１積層構造５には、境界部７の近傍でも薄膜化の生じない膜厚の均一なメッキレジスト１３を塗布することができるため、線幅の均一な再配線１６が形成できる。従って、製品歩留りの向上した半導体ウェハー１を提供することができる。
【００３０】
また、第１積層構造５は、（ａ）ベースウェハー上に絶縁性の樹脂層１１を形成する工程と、（ｂ）樹脂層１１の上に導体層１２を成膜する工程と、（ｃ）メッキレジスト１３を塗布し、めっきを堆積させる部分を開口する工程と、（ｄ）電解めっき法で再配線層１４を形成する工程と、（ｅ）メッキレジスト１３を剥離する工程と、（ｆ）導体層１２をエッチングし、再配線１６を形成する工程と、（ｇ）オーバーコート層１５を塗布し、外部接続端子１７、１８を開口する工程と、を含み、第２積層構造６は、（ａ）および（ｂ)工程を含んで製造されている。第２積層構造６には、樹脂層１１が形成されているため、第１積層構造５には、（ｃ）工程で膜厚の均一なメッキレジスト１３を塗布することができ、（ｄ）から（ｅ）工程で線幅の均一な再配線１６を形成することができる。したがって、製品の歩留りが向上した半導体ウェハー１の製造方法を提供することができる。
【００３１】
（実施形態２）
図９は、実施形態２に係る図１のＡ−Ａ断面における側断面図である。なお、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
【００３２】
＜パッケージ部の積層構成＞
図９は、素子領域と周辺領域との境界部における断面図である。実施形態２では、第２積層構造６は樹脂層１１に加えて再配線層１４まで形成されている点が、実施形態１と異なる。
図９（ａ）は、オーバーコート層１５を塗布した後の断面図である。素子領域３に形成される第１積層構造５には、樹脂層１１にビアホール１９が形成され、再配線１６が形成されている。周辺領域４に形成される第２積層構造６には、樹脂層１１の上に、再配線と同一積層構造の導体層１２と再配線層１４が形成されている。図９（ｂ）は、半導体ウェハー１の形成が終了した断面図である。素子領域３に形成される第１積層構造５には、オーバーコート層１５に、フォトリソグラフィー法により外部接続端子１７、１８が開口される。周辺領域４に形成される第２積層構造６のオーバーコート層１５は、第１積層構造５に開口部を設けるのと同時に除去されている。なお、本図では、周辺領域４のオーバーコート層１５は、除去されているが、オーバーコート層１５が塗布されていてもよい。
【００３３】
＜半導体ウェハーの製造方法＞
図１０は素子領域と周辺領域との境界部における断面図である。図３は実施形態２に係る半導体ウェハーの製造工程を示すフローチャートである。なお、ここでは実施例１の製造方法と異なる図３のステップＳ３および図７（ｃ）からの工程を説明する。
【００３４】
ステップＳ３では、導体層１２の上にメッキレジスト１３を形成する。この状態が図に示されており、図１０（ｃ）は、導体層１２の表面にメッキレジスト１３を形成した後の断面図である。導体層１２の表面に、スピナーなどを用いて、メッキレジスト１３をコーティングする。第１積層構造５を構成する導体層１２の上にめっきを堆積させて再配線を形成する部分、および第２積層構造６を構成する導体層１２上のメッキレジスト１３をフォトリソグラフィーにより除去する。なお、最終的に半導体ウェハー１をダイシングソーでチップ化する際、チップの境界にあたるスクライブにめっきを堆積させないため、境界部７には、メッキレジスト１３が数１０μｍ幅で残される。
ステップＳ４では、導体層１２の表面に再配線層１４を形成する。図１０（ｄ）は、電解めっき法により再配線層１４を形成した後の断面図である。第１積層構造５の再配線となる導体層１２、および第２積層構造６の導体層１２の上に、電解めっき法により、銅または銅を主成分とした合金を堆積させる。
ステップＳ５では、メッキレジスト１３を剥離する。図１０（ｅ）は、メッキレジスト１３を剥離した後の断面図である。レジスト剥離剤などを用いて、メッキレジスト１３を除去する。
ステップＳ６では、再配線１６を形成する。図１０（ｆ）は、めっきのされていない導体層１２を除去した後の断面図である。半導体ウェハー１を硫酸や過酸化水素水などを主成分とする溶液に浸漬し、再配線層１４をマスクとして、導体層１２をウエットエッチングにより除去することで、第１積層構造５には再配線１６が、第２積層構造６には、電気的に切断された導体層１２と再配線層１４が形成される。
ステップＳ７では、オーバーコート層１５を形成する。図１０（ｇ）は、第１積層構造５を構成する素子領域にオーバーコート層１５を形成した後の断面図である。半導体ウェハー１の全面に、スピナーなどを用いてオーバーコート層１５をコーティングする。再配線１６上のオーバーコート層１５の一部をフォトリゾグラフィー法などにより開口し、外部接続端子１７、１８が形成される。本実施例では、同時に第２積層構造６上のオーバーコート層１５も除去しているが、オーバーコート層が形成されていてもよい。
【００３５】
以上述べたように、本実施形態に係る半導体ウェハー１によれば、実施形態１での効果に加えて、以下の効果を得ることができる。
第２積層構造６は、樹脂層１１と、再配線層１４と、を含んで構成されている。図１４（ａ）に示す従来の構成と異なり、第２積層構造６には、樹脂層１１と導体層１２と再配線層１４とが形成されているため、再配線１６の形成された後の第１積層構造５と第２積層構造６とは同一積層構造となる。この構成によれば、素子領域３の再外周に配置された第１積層構造５には、内部に配置された第１積層構造５と同等形状のオーバーコート層１５を形成することができる。図１４（ｂ）は、境界部７の近傍に形成された再配線１６部の拡大図である。仮に、第２積層構造６に樹脂層１１が形成されていない場合には、オーバーコート層１５の表面形状が弧を描くように変形する。外観検査では、垂直方向への反射光３９ｄの輝度が正常な反射光３９ｂと異なるとして不良判定されてしまうことがある。従って、さらに製品の歩留りが向上した半導体ウェハー１を提供することができる。
【００３６】
また、第２積層構造６は、実施形態１に加え、さらに（ｃ）から（ｅ）工程を含んで製造されているため、再配線１６の形成された後の第１積層構造５と第２積層構造６とは同一積層構造となる。この製造方法によれば、素子領域３の再外周に配置された第１積層構造５には、内部に配置された第１積層構造５と同等形状のオーバーコート層１５を形成することができる。従って、さらに製品の歩留りが向上した半導体ウェハー１の製造方法を提供することができる。
【００３７】
（実施形態３）
図１１は、実施形態３に係る図１のＡ−Ａ断面における側断面図である。なお、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
【００３８】
＜パッケージ部の積層構成＞
実施形態３では、第２積層構造６が第１積層構造５と同一の積層構造となっている点が、実施形態２と異なる。
図１１は、素子領域と周辺領域との境界部における断面図である。図１１（ａ）は、オーバーコート層１５を塗布した後の断面図である。素子領域３に形成される第１積層構造５には、樹脂層１１にビアホール１９が形成され、再配線１６が形成されている。周辺領域４に形成される第２積層構造６に、再配線は不要ではあるが、第１積層構造５と同様に、樹脂層１１にビアホール１９を形成し、再配線と同一構成の導体層１２と再配線層１４が形成されている。その上に、オーバーコート層１５が塗布されている。図１１（ｂ）は、半導体ウェハー１の形成が終了した断面図である。素子領域３に形成される第１積層構造５には、オーバーコート層１５に、フォトリソグラフィー法により外部接続端子１７、１８が開口される。周辺領域４に形成される第２積層構造６には、オーバーコート層１５に、第１積層構造５と同様の開口部が設けられている。なお、本図では、周辺領域４に形成された第２積層構造６に開口部を有するオーバーコート層１５が形成されているが、開口部が形成されていなくてもよい。また、オーバーコート層１５が、剥離されていてもよい。
【００３９】
＜半導体ウェハーの製造方法＞
図１２は素子領域と周辺領域との境界部における断面図である。図３は実施形態３に係る半導体ウェハーの製造工程を示すフローチャートである。なお、ここでは実施例２の製造方法と異なる工程について説明する。
【００４０】
図３のステップＳ１では、素子領域３と周辺領域４に樹脂層１１を形成する。この状態が図に示されており、図１２（ａ）は、ベースウェハー８の表面に樹脂層１１を形成した後の断面図である。周辺領域４（第２積層構造６）の樹脂層１１にも、素子領域３（第１積層構造５）と同じダミーのビアホール１９が形成される。
ステップＳ３では、導体層１２の上にメッキレジスト１３を形成する。この状態が図に示されており、図１２（ｃ）は、導体層１２の表面にメッキレジスト１３を形成した後の断面図である。周辺領域４（第２積層構造６）の導体層１２の上にも、素子領域３（第１積層構造５）の再配線１６と同一形状のめっきを堆積させるために、同様の開口部を形成する。
ステップＳ６では、再配線１６を形成する。この状態が図に示されており、図１２（ｆ）は、めっきのされていない導体層１２を除去した後の断面図である。周辺領域４（第２積層構造６）には、素子領域３（第１積層構造５）の再配線１６と同一積層構造で同一形状の導体層１２および再配線層１４が形成される。
【００４１】
なお、実施形態３では、周辺領域４は素子領域３と同様な構造のため、半田ボールを搭載すれば、半田端子のシェアー試験のような破壊を伴う検査を実施してもよい。
【００４２】
以上述べたように、本実施形態に係る半導体ウェハー１によれば、実施形態２での効果に加えて、以下の効果を得ることができる。
第２積層構造６は、第１積層構造５と同一の積層構造である。この構成によれば、オーバーコート層１５塗布前において、周辺領域４にも、素子領域３と同一形状の積層構造が形成されているため、素子領域３に配置された全ての第１積層構造５には、同一形状のオーバーコート層１５を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーを提供することができる。
【００４３】
また、半導体ウェハー１は、第２積層構造６が、第１積層構造５と同一の工程で製造されている。この製造方法によれば、オーバーコート層１５塗布前において、周辺領域４にも、素子領域３と同一形状の積層構造が形成されるため、素子領域３に配置された全ての第１積層構造５には同一形状のオーバーコート層１５を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーの製造方法を提供することができる。
【００４４】
（実施形態４）
図５は、実施形態４に係る平面図である。図６は、図５のＢ−Ｂ断面における側断面図である。本実施形態に係る半導体ウェハーについて、これらの図を参照して説明する。なお、実施形態１と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
【００４５】
実施形態４では、第２積層構造６が電解めっき用の薬液から電極を保護するパッキン２１までの間に形成されており、実施形態２および３より、更に製品の歩留りが向上した半導体ウェハーの製造方法を提供できる。換言すれば、電解めっき液に浸る部分において、できるだけ幅広に第２積層構造６が形成されている。
第２積層構造６は、周辺領域４の最内周からパッキン２１に接しない領域に設けられている。これは、パッキン２１が接する半導体ウェハー１上に樹脂層１１などを含む積層構造が構成されていると、パッキン２１と半導体ウェハーとの密着性が低下し、めっき浴２６が侵入してしまうからである。電解めっきにおいては、周辺領域４に出来るだけ多くの第２積層構造６を形成することで、電界の局所的集中により、ウェハー外周部のめっき膜厚が厚くなる現象を第２積層構造６で吸収し、第１積層構造５のめっき膜厚を平準化することができる。
【００４６】
以上述べたように、本実施形態に係る半導体ウェハー１によれば、実施形態２、３での効果に加えて、以下の効果を得ることができる。
第２積層構造６は、周辺領域４の最内周からパッキン２１に接しない領域に設けられているため、半導体ウェハー１とパッキン２１との密着性を保ったまま、第１積層構造５のめっき膜厚を平準化することができる。よって、第１積層構造５上には、さらに均一な膜厚のオーバーコート層１５を形成することができる。従って、さらに製品の品質が向上した半導体ウェハーの製造方法を提供することができる。
【符号の説明】
【００４７】
１…半導体ウェハー、３…素子領域、４…周辺領域、５…第１積層構造、６…第２積層構造、８…ベースウェハー、１１…樹脂層、１２…導体層、１３…メッキレジスト、１４…再配線層、１５…オーバーコート層、１６再配線、１７…外部接続端子（入力）、１８…外部接続端子（出力）、２０…ホルダー、２１…パッキン、２６…めっき浴。
【図１】
2014154867.tif 000003
【図２】
2014154867.tif 000004
【図３】
2014154867.tif 000005
【図４】
2014154867.tif 000006
【図５】
2014154867.tif 000007
【図６】
2014154867.tif 000008
【図７】
2014154867.tif 000009
【図８】
2014154867.tif 000010
【図９】
2014154867.tif 000011
【図１０】
2014154867.tif 000012
【図１１】
2014154867.tif 000013
【図１２】
2014154867.tif 000014
【図１３】
2014154867.tif 000015
【図１４】
2014154867.tif 000016