(57)【要約】【課題】隣り合う導体柱が、はんだを介して短絡することを抑制する。【解決手段】配線基板ＩＰは、半導体チップＳＣに接続するために、第１面に複数の第１端子ＦＮＧ１を有している。複数の第１端子ＦＮＧ１は、互いに異なる導体柱ＭＥＰに接続している。また、配線基板ＩＰの第１面には第１絶縁層ＳＲ２が形成されている。第１絶縁層ＳＲ２には、複数の第1端子ＦＮＧ１それぞれと重なる複数の第１開口ＯＰ１が形成されている。半導体チップＳＣのうち配線基板ＩＰに対向している面は、第１領域ＣＡＲ１、第２領域ＣＡＲ２、及び第３領域ＣＡＲ３を有している。第１領域ＣＡＲ１は、例えば半導体チップＳＣの中央に位置している。第２領域ＣＡＲ２は、第１領域ＣＡＲ１を囲んでおり、第３領域ＣＡＲ３は、第２領域ＣＡＲ２を囲んでいる。第２領域ＣＡＲ２には、導体柱ＭＥＰが設けられていない。【選択図】図２
2014236197.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
複数の電極を有しており、前記電極が前記配線基板の第１面に面する向きで前記第１面に搭載された半導体チップと、
を備え、
前記配線基板は、前記第１面に、
複数の第１端子と、
それぞれが前記第１端子に接続する複数の第１配線と、
前記第１面に形成された第１絶縁層と、
を有し、
前記第１絶縁層は、平面視で前記複数の第１端子それぞれと重なる複数の第１開口を有しており、かつ前記複数の第１端子それぞれの縁を覆っており、
前記半導体チップは、前記複数の電極それぞれの上に形成された複数の導体柱を備えており、
前記複数の導体柱は、互いに異なる前記第１端子にはんだを介して接続しており、
前記第１開口は前記はんだで充填されており、
前記半導体チップは、前記配線基板に対向している面に、
第１領域と、
前記第１領域を囲んでいて前記導体柱が配置されていない第２領域と、
前記第２領域を囲んでいて前記導体柱が配置されている第３領域と、
を備えている半導体装置。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１配線の延在方向に平行かつ前記配線基板に垂直な断面において、前記第１開口の下端の幅は前記第１端子の幅よりも小さく、かつ前記第１開口の上端の幅は前記第１端子の幅よりも大きい半導体装置。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記第１配線の延在方向に平行かつ前記配線基板に垂直な断面において、前記導体柱の幅は前記第１開口の幅よりも小さい半導体装置。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記第１配線の延在方向に直交かつ前記配線基板に垂直な断面において、前記導体柱の幅は前記第１端子の幅よりも大きい半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記配線基板に垂直な断面で見た場合において、前記第１開口の側面の接線と前記配線基板の前記第１面とが成す角度のうち鋭角側の角度は、６０°以下である半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記断面において、前記側面は、前記第１開口の内側に凸になる方向の変極点を有しており、
前記第１絶縁層の厚さ方向において、前記変極点から前記第１絶縁層の上面までの厚さは、前記第１絶縁層の厚さの２／３以上である半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記複数の第１端子は前記半導体チップの縁に沿って設けられている半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
隣り合う２つの前記第１端子の中心間距離は、６０μｍ以下である半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記配線基板は、前記第１面にアライメントマークを有しており、
前記第１絶縁層は、前記アライメントマーク上に位置する第２開口を有しており、
前記配線基板に垂直な断面で見た場合において、前記第１開口の側面の接線と前記配線基板の前記第１面とが成す角度のうち鋭角側の角度は、前記第２開口の側面の接線と前記配線基板の前記第１面とが成す角度のうち鋭角側の角度よりも小さい半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記半導体チップよりも上に位置し、平面視で少なくとも一部が前記半導体チップに重なる電気部品を有しており、
前記配線基板は、
前記第１面のうち前記半導体チップと重なっていない領域に設けられており、前記電気部品に接続する第２端子と、
を有し、
前記第１絶縁層は、平面視で前記第２端子と重なる第２開口を有しており、
前記配線基板に垂直な断面で見た場合において、前記第２開口の側面の接線と前記配線基板の前記第１面とが成す角度のうち鋭角側の角度は、前記第１開口の側面の接線と前記配線基板の前記第１面とが成す角度のうち鋭角側の角度よりも大きい半導体装置。
【請求項１１】
請求項１に記載の半導体装置において、
少なくとも一つの前記導体柱の上端の一部は、前記第１絶縁層の上面に接している半導体装置。
【請求項１２】
請求項１に記載の半導体装置において、
前記第１絶縁層は非感光性の材料によって形成されている半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記第１絶縁層は感光性の材料によって形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば導体柱を用いて半導体チップと配線基板を接続した半導体装置に適用可能な技術である。
【背景技術】
【０００２】
半導体装置は、半導体チップを配線基板に実装した状態で使用される。半導体チップを半導体装置に実装する方法としては、ワイヤボンディングを用いる方法と、フリップチップ実装が一般的である。これに対して近年は、半導体チップの電極に導体柱を形成し、導体柱の上にはんだ層を形成することにより、半導体チップを配線基板にフェイスダウン実装することが検討されている。
【０００３】
導体柱に関する技術としては、例えば特許文献１に記載の技術がある。特許文献１には、高さが異なる２つの電気接続部に接続するために、高さが異なる２つの導体柱を基板に設けることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−６４９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
配線基板の配線は絶縁層に覆われている。そして、半導体チップに接続するための端子は、この絶縁層に形成された開口内に位置している。導体柱を用いて半導体チップと配線基板の端子を接続する場合、絶縁層の開口は、複数の端子を内側に含むように形成される。
【０００６】
一方、近年は半導体チップの微細化が進み、これに伴って配線基板の端子の配置ピッチも小さくなっている。このような場合において、本発明者は、隣り合う導体柱が、はんだを介して短絡する可能性がでてくる、と考えた。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、配線基板は、半導体チップに接続するために、第１面に複数の第１端子を有している。複数の第１端子は、互いに異なる導体柱に接続している。また、配線基板の第１面には第１絶縁層が形成されている。第１絶縁層には、複数の第１端子それぞれと重なる複数の第１開口が形成されている。
【発明の効果】
【０００８】
前記一実施の形態によれば、隣り合う導体柱が、はんだを介して短絡することを抑制できる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は実施形態に係る半導体装置の平面図であり、（ｂ）は（ａ）のＡ−Ａ´断面図である。
【図２】図１（ｂ）の一部を拡大した構造を模式的に示す図である。
【図３】配線基板の第１面の平面図である。
【図４】第１配線の延在方向に平行かつ配線基板に垂直な断面における第１開口の断面形状の一例を示す図である。
【図５】配線基板に垂直な断面における開口の断面形状を示す図である。
【図６】導体柱の構成を示す断面図である。
【図７】導体柱と第１端子の接続構造を説明するための断面図である。
【図８】配線基板の製造方法を説明するための断面図である。
【図９】配線基板の平面図である。
【図１０】半導体チップを配線基板に実装する方法の一例を説明するための断面図である。
【図１１】変形例１に係る電子装置の構成を示す断面図である。
【図１２】配線基板の第１面の構成を示す平面図である。
【図１３】配線基板に垂直な断面における第２端子の断面図である。
【図１４】配線基板の製造方法の第１例を示す断面図である。
【図１５】配線基板の製造方法の第２例を示す断面図である。
【図１６】変形例２に係る第１開口の形状を説明するための平面図である。
【図１７】変形例２における導体柱と第１端子の接続構造を示す断面図である。
【図１８】半導体チップにおける導体柱の配置を示す図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（実施形態）
図１（ａ）は、実施形態に係る半導体装置ＳＤの平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ´断面図である。図１（ａ）では、説明のため封止樹脂ＭＤＲを省略している。
【００１２】
半導体装置ＳＤは、配線基板ＩＰ及び半導体チップＳＣを備えている。半導体チップＳＣは複数の電極ＥＬ（後述）を有しており、これら複数の電極が配線基板ＩＰの第１面に対向する向きで、配線基板ＩＰの第１面に搭載されている。半導体チップＳＣの電極ＥＬと配線基板ＩＰの端子は、導体柱ＭＥＰを用いて互いに接続されている。また、半導体チップＳＣと配線基板ＩＰの間の空間は、封止材ＲＬによって封止されている。封止材ＲＬは、例えばＮＣＦ（Non Conductive Film）であるが、後述するようにアンダーフィル樹脂であっても良い。
【００１３】
そして配線基板ＩＰの第１面及び半導体チップＳＣは、封止樹脂ＭＤＲによって封止されている。図１（ｂ）に示す例において、平面視において、封止樹脂ＭＤＲの縁は配線基板ＩＰの内側に位置している。ただし、封止樹脂ＭＤＲの縁と配線基板ＩＰの縁は同一面を形成していてもよい。
【００１４】
また、配線基板ＩＰのうち第１面とは逆側の面である第２面には、複数の外部端子ＳＢ、例えばはんだボールが設けられている。外部端子ＳＢは、半導体装置ＳＤを回路基板（例えばマザーボード）に搭載する際に用いられる。
【００１５】
なお、配線基板ＩＰ及び半導体チップＳＣは、いずれも長方形又は正方形である。また、半導体チップＳＣは、配線基板ＩＰよりも小さい。配線基板ＩＰの一辺は、例えば８ｍｍ以上１５ｍｍ以下である。半導体チップＳＣの一辺は、例えば３ｍｍ以上６ｍｍ以下である。また、配線基板ＩＰの厚さは、例えば０．２ｍｍ以上０．４ｍｍ以下である。半導体チップＳＣの厚さは、例えば０．０８ｍｍ以上０．２ｍｍ以下である。
【００１６】
図２は、図１（ｂ）の一部を拡大した構造を模式的に示す図である。本図に示す例において、配線基板ＩＰはビルトアップ基板であり、配線層を４層有している。最も第２面側（図中下側）に位置している配線層は、複数の外部接続端子ＬＮＤ１（例えばランド）を有している。そして配線基板ＩＰの第２面には、第２絶縁層ＳＲ３、例えばソルダーレジスト層が設けられている。第２絶縁層ＳＲ３には、複数の開口ＯＰ２が設けられている。開口ＯＰ２は、複数の外部接続端子ＬＮＤ１それぞれの上に形成されている。そして複数の外部接続端子ＬＮＤ１には、それぞれ、開口ＯＰ２を介して外部端子ＳＢが取り付けられている。
【００１７】
また、配線基板ＩＰのうち最も第１面側（図中上側）に位置している配線層は、絶縁層ＩＬ上に位置しており、複数の第１端子ＦＮＧ１を有している。複数の第１端子ＦＮＧ１は、互いに異なる導体柱ＭＥＰに接続している。また、配線基板ＩＰの第１面には、第１絶縁層ＳＲ２が設けられている。第１絶縁層ＳＲ２は、例えばソルダーレジストなどの感光性の材料によって形成されていても良いし、非感光性の絶縁材料によって形成されていても良い。第１端子ＦＮＧ１は、配線基板ＩＰ内の配線やビアを介して、外部接続端子ＬＮＤ１に接続している。
【００１８】
第１絶縁層ＳＲ２には、複数の第１開口ＯＰ１が形成されている。第１開口ＯＰ１は複数の第１端子ＦＮＧ１それぞれの上に形成されている。そして第１端子ＦＮＧ１は、第１開口ＯＰ１を介して導体柱ＭＥＰに接続している。なお、複数の第１端子ＦＮＧ１は第１配線ＩＮＣ１に接続している。第１配線ＩＮＣ１は、第１端子ＦＮＧ１と同一の配線層に形成されている。
【００１９】
図３は、配線基板ＩＰの第１面の平面図である。なお、本図においては、説明のため第１絶縁層ＳＲ２のうち第１端子ＦＮＧ１の周囲に位置する部分は省略されている。本図に示すように、配線基板ＩＰの第１面には、複数の第１端子ＦＮＧ１が設けられている。複数の第１端子ＦＮＧ１は、平面視において、半導体チップＳＣの４辺（縁）のそれぞれに沿って設けられている。これは、後述するように、半導体チップＳＣの導体柱ＭＥＰが半導体チップＳＣの４辺に沿って設けられているためである。このような半導体チップＳＣとしては、例えばボンディングワイヤ向けに設計されたものが一例として挙げられる。すなわち半導体チップＳＣとしては、ボンディングワイヤ向けに設計された既存の半導体チップＳＣを用いることができる。また、半導体チップＳＣを設計する際に、ワイヤボンディング用の半導体チップで蓄積された知見を用いることができる。
【００２０】
本図に示す例では、第１端子ＦＮＧ１は、各辺について２列設けられている。そして図２に示した第１開口ＯＰ１は、これら複数の第１端子ＦＮＧ１それぞれに対して設けられている。また、第１端子ＦＮＧ１の平面形状は長軸を有する形状（例えば長方形の４つの角を丸めた形状）を有している。いずれの辺においても、第１端子ＦＮＧ１は、半導体チップＳＣの辺に直交する方向（第１方向）に延在しており、かつ、半導体チップＳＣの辺に平行な方向（第２方向）に並んで配置されている。なお、第１端子ＦＮＧ１の表面は粗化されていてもよい。
【００２１】
本図に示す例では、第１端子ＦＮＧ１は、半導体チップＳＣの縁（４辺）に沿って２列に並んで配置されている。第１端子ＦＮＧ１は、半導体チップＳＣの電極に対応して配置されている。このため、半導体チップＳＣの微細化が進むと、隣り合う２つの第１端子ＦＮＧ１の中心間距離も短くなる。この中心間距離は、例えば６０μｍ以下である。ただしこの中心間距離は、４０μｍ以下であっても良い。
【００２２】
なお、図示していないが、図２に示した第１配線ＩＮＣ１のうち第１端子ＦＮＧ１と接続する部分も、第１端子ＦＮＧ１と同一の方向に延在している。
【００２３】
図１８は、半導体チップＳＣのうち配線基板ＩＰに対向している面における導体柱ＭＥＰの配置を説明するための図である。半導体チップＳＣのこの面は、第１領域ＣＡＲ１、第２領域ＣＡＲ２、及び第３領域ＣＡＲ３を有している。第１領域ＣＡＲ１は、例えば半導体チップＳＣの中央に位置している。第２領域ＣＡＲ２は、第１領域ＣＡＲ１を囲んでおり、第３領域ＣＡＲ３は、第２領域ＣＡＲ２を囲んでいる。本図に示す例において、導体柱ＭＥＰは第３領域ＣＡＲ３に設けられている。すなわち導体柱ＭＥＰは、半導体チップＳＣの縁に沿って設けられている。そして第２領域ＣＡＲ２には、導体柱ＭＥＰが設けられていない。また、本図に示す例では、第１領域ＣＡＲ１には導体柱ＭＥＰが設けられていないが、第１領域ＣＡＲ１に導体柱ＭＥＰが設けられる場合もある。この場合において、第１領域ＣＡＲ１の最外周に位置する導体柱ＭＥＰと、第３領域ＣＡＲ３内の導体柱ＭＥＰのうち最も第１領域ＣＡＲ１の近くに位置する導体柱ＭＥＰと、の間隔は、第３領域ＣＡＲ３内における導体柱ＭＥＰの間隔、及び第１領域ＣＡＲ１内における導体柱ＭＥＰの間隔のいずれよりも大きい。
【００２４】
図４（ａ）は、第１配線ＩＮＣ１の延在方向に平行かつ配線基板ＩＰに垂直な断面における第１開口ＯＰ１の断面形状の第１例を示す図である。
【００２５】
本図に示す例において、第１開口ＯＰ１の下端の幅は、第１端子ＦＮＧ１の幅よりも小さい。このため、第１端子ＦＮＧ１の縁は第１絶縁層ＳＲ２によって覆われている。言い換えると、第１開口ＯＰ１の下端の幅は第１端子ＦＮＧ１の幅よりも小さい。
【００２６】
また、第１開口ＯＰ１の側面は下部を除いて、上端に近づくにつれて幅が広がる方向に傾斜している。このため、第１開口ＯＰ１の上端の幅は第１端子ＦＮＧ１の幅よりも大きい。そして第１開口ＯＰ１の側面の接線と配線基板ＩＰの第１面とが成す角度のうち鋭角側の角度θ１は、６０°以下である。このように角度θ１が小さくなると、第１端子ＦＮＧ１の幅が導体柱ＭＥＰに対して狭くなっても、第１開口ＯＰ１の上端の幅は広くなるため、後述するはんだ層ＳＬＤが第１開口ＯＰ１からはみ出ることを抑制できる。この効果は、第１開口ＯＰ１の上端の幅が第１端子ＦＮＧ１の幅よりも大きくなったときに、特に顕著になる。
【００２７】
このような形状は、例えば第１開口ＯＰ１をレーザ照射法によって形成することにより、実現できる。レーザ照射法によって第１開口ＯＰ１を形成した場合、上記した断面において、第１開口ＯＰ１の側面は、第１開口ＯＰ１の内側に凸になる方向の変極点αを有している。第１絶縁層ＳＲ２の厚さ方向において、変極点αから第１絶縁層ＳＲ２の上面までの厚さは、例えば第１絶縁層ＳＲ２の厚さの２／３以上である。
【００２８】
図４（ｂ）は、第１配線ＩＮＣ１の延在方向に平行かつ配線基板ＩＰに垂直な断面における第１開口ＯＰ１の断面形状の第２例を示す図である。本図に示す例は、第１開口ＯＰ１の側面が変極点αを有していない点を除いて、図４（ａ）に示した例と同様である。
【００２９】
図５は、配線基板ＩＰに垂直な断面における開口ＯＰ２の断面形状を示す図である。上記したように、開口ＯＰ２は第２絶縁層ＳＲ３に形成されており、また外部接続端子ＬＮＤ１上に位置している。開口ＯＰ２内は、外部端子ＳＢで充填される。そして、開口ＯＰ２の側面の接線と配線基板ＩＰの第１面とが成す角度のうち鋭角側の角度θ２は、第１開口ＯＰ１における角度θ１よりも大きい。
【００３０】
図６は、導体柱ＭＥＰの構成を示す断面図である。本図に示す例において、半導体チップＳＣは、基板ＳＵＢ上に多層配線層ＭＩＬを有している。基板ＳＵＢは、例えばシリコン基板である。そして、最上層の配線層は、電極ＥＬを有している。多層配線層ＭＩＬの最上層は保護絶縁膜ＰＳＬ、例えば酸化シリコンと窒化シリコンの積層膜である。電極ＥＬの一部は、保護絶縁膜ＰＳＬに形成された開口内に位置しているため、保護絶縁膜ＰＳＬから露出している。また、電極ＥＬの下には、バリアメタル層ＢＲＭ２が形成されている。
【００３１】
保護絶縁膜ＰＳＬ上には、絶縁層ＳＲ１が形成されている。絶縁層ＳＲ１は、例えばソルダーレジスト層である。絶縁層ＳＲ１には、電極ＥＬ上に位置する開口ＯＰが形成されている。そしてこの開口ＯＰ内に位置する電極ＥＬ上、及びその周囲に位置する絶縁層ＳＲ１の上には、バリアメタル層ＢＲＭ１が形成されている。バリアメタル層ＢＲＭ１は、例えばＴｉＮ層、Ｔｉ層、及びＴｉＷ層の少なくとも一つを含んでいる。
【００３２】
バリアメタル層ＢＲＭ１上には、導体柱ＭＥＰが形成されている。導体柱ＭＥＰは、例えば柱状のＣｕである。導体柱ＭＥＰの高さは、例えば１５μｍ以上５０μｍ以下である。そして導体柱ＭＥＰの上には、Ｎｉ層ＮＩＬ及びはんだ層ＳＬＤがこの順に形成されている。Ｎｉ層ＮＩＬの厚さは、導体柱ＭＥＰの高さよりも小さい。なお、Ｎｉ層ＮＩＬと導体柱ＭＥＰの界面、及びＮｉ層ＮＩＬとはんだ層ＳＬＤの界面の少なくとも一方には、合金層が形成されている場合もある。本図においては、Ｎｉ層ＮＩＬとはんだ層ＳＬＤの界面に合金層ＡＬＬが形成されている。ただし、Ｎｉ層ＮＩＬは省かれていても良い。この場合、合金層ＡＬＬも形成されない。
【００３３】
図７は、導体柱ＭＥＰと第１端子ＦＮＧ１の接続構造を説明するための断面図である。本図は、第１配線ＩＮＣ１延在方向に直交かつ配線基板ＩＰに垂直な断面を示している。導体柱ＭＥＰと第１端子ＦＮＧ１は、はんだ層ＳＬＤを用いて接続されている。そして、第１開口ＯＰ１内は、はんだ層ＳＬＤで充填されている。このため、第１開口ＯＰ１が小さくても、導体柱ＭＥＰと第１端子ＦＮＧ１の間で導通不良が発生することを抑制できる。
【００３４】
また、導体柱ＭＥＰの幅は、第１開口ＯＰ１の上端の幅よりも大きい。このようにすると、第１開口ＯＰ１内を充填するために必要なはんだ層ＳＬＤの量を少なくすることができる。
【００３５】
図８は、配線基板ＩＰの製造方法を説明するための断面図である。本図は、説明を簡単にするため、配線基板ＩＰのコア層ＣＲの両面（第１面側及び第２面側）それぞれの配線層を一層ずつ示している。
【００３６】
まず、図８（ａ）に示すように、コア層ＣＲの第１面側に、第１端子ＦＮＧ１を有する配線層を形成し、かつ、コア層ＣＲの第２面側に、外部接続端子ＬＮＤ１を有する配線層を形成する。
【００３７】
次いで図８（ｂ）に示すように、第１端子ＦＮＧ１を有する配線層上に、第１絶縁層ＳＲ２を形成するとともに、外部接続端子ＬＮＤ１を有する配線層上に、第２絶縁層ＳＲ３を形成する。
【００３８】
次いで図８（ｃ）に示すように、第２絶縁層ＳＲ３に開口ＯＰ２を形成する。第２絶縁層ＳＲ３が感光性の材料によって形成されている場合、開口ＯＰ２は、第２絶縁層ＳＲ３を露光及び現像することにより、形成される。
【００３９】
次いで図８（ｄ）に示すように、第１絶縁層ＳＲ２に第１開口ＯＰ１を形成する。第１開口ＯＰ１は、例えばレーザ照射法によって形成されても良いし、ガス・クラスタを用いたスパッタリング法によって形成されても良いし、ドライエッチング法を用いて形成されても良い。この際、開口を形成するときの条件を制御することにより、第１開口ＯＰ１の側面を傾斜させることができる。例えばレーザ照射法の場合、配線基板ＩＰ又はレーザを走査することにより、第１開口ＯＰ１の側面を傾斜させることができる。
【００４０】
そして、図８（ｅ）に示すように、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面をクリーニングした後、これらの上にＮｉ膜及びＡｕ膜をこの順にめっき法で形成する。ここで用いられるめっき法は、例えば無電解めっき法であるが、電解めっき法であってもよい。
【００４１】
その後、必要に応じて、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面の少なくとも一方に、はんだ層を形成する。
【００４２】
なお、図８に示した処理の間、配線基板ＩＰは、図９に示すように複数互いに繋がった状態になっている。
【００４３】
次に、半導体チップＳＣの製造方法を説明する。まず、基板ＳＵＢ（例えばシリコンウェハ）に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００４４】
次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインとなる不純物領域を形成する。このようにして、基板ＳＵＢ上にＭＯＳトランジスタが形成される。
【００４５】
次いで、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層ＭＩＬを形成する。多層配線層ＭＩＬを構成する少なくとも一つの配線層は、酸化シリコン膜よりも誘電率が低い材料で形成された層、又はこれらの材料に複数の空孔を導入した層（以下、低誘電率膜と記載）によって形成されていても良い。最上層の配線層には、電極ＥＬが形成される。このとき、電極ＥＬの下にはバリアメタル層ＢＲＭ２が形成される。次いで、多層配線層ＭＩＬ上に、保護絶縁膜ＰＳＬ及び開口を形成する。
【００４６】
次いで、保護絶縁膜ＰＳＬ及び電極ＥＬ上に、絶縁層ＳＲ１、及び絶縁層ＳＲ１の第１開口ＯＰ１を形成する。絶縁層ＳＲ１は、例えば塗布法により形成される。また絶縁層ＳＲ１がソルダーレジスト膜などの感光性膜である場合、第１開口ＯＰ１は、露光及び現像によって形成される。次いで、絶縁層ＳＲ１上及び電極ＥＬ上に、バリアメタル層ＢＲＭ１を形成する
【００４７】
次いで、バリアメタル層ＢＲＭ１上に、レジストパターンを形成する。このレジストパターンは、導体柱ＭＥＰを形成すべき領域に開口を有している。
【００４８】
次いで、レジストパターンから露出しているバリアメタル層ＢＲＭ１をシードとしてめっきを行う。これにより導体柱ＭＥＰ、Ｎｉ層ＮＩＬ、及びはんだ層ＳＬＤがこの順に形成される。
【００４９】
その後、レジストパターンを除去する。そして、バリアメタル層ＢＲＭ１のうち導体柱ＭＥＰで覆われていない部分を、例えばウェットエッチングを用いて除去する。
【００５０】
その後、はんだ層ＳＬＤを溶融し、その後凝固させる、このようにして、導体柱ＭＥＰが形成される。そして、導体柱ＭＥＰが形成された後、半導体チップＳＣは、ダイシングにより個片化される。
【００５１】
図１０は、半導体チップＳＣを配線基板ＩＰに実装する方法の一例を説明するための断面図である。本図に示す方法は、封止材ＲＬとしてＮＣＦを使う方法である。
【００５２】
まず、図１０（ａ）に示すように、複数の配線基板ＩＰのそれぞれの上に、封止材ＲＬとしてのＮＣＦを配置する。
【００５３】
次いで、図１０（ｂ）に示すように、封止材ＲＬ上に半導体チップＳＣを、導体柱ＭＥＰが配線基板ＩＰに対向する向きに配置する。次いで、半導体チップＳＣの導体柱ＭＥＰを封止材ＲＬ内に押し込む。これにより、配線基板ＩＰの第１端子ＦＮＧ１（本図では図示を省略）と半導体チップＳＣの導体柱ＭＥＰ上のはんだ層ＳＬＤ（本図では図示を省略）は接触する。このとき、上記したように第１開口ＯＰ１の側面は傾斜しているため、第１開口ＯＰ１の側面は導体柱ＭＥＰのはんだ層ＳＬＤと干渉しにくくなる。従って、はんだ層ＳＬＤの先端を第１端子ＦＮＧ１に接触させることができる。また、第１開口ＯＰ１の側面にはんだ層ＳＬＤの先端が接触しても、半導体チップＳＣが押し込まれるにつれて、はんだ層ＳＬＤの先端は第１開口ＯＰ１の側面を滑り、最終的に第１端子ＦＮＧ１に接触する。
【００５４】
この状態で、半導体チップＳＣ及び配線基板ＩＰを加熱し、その後、冷却する。これにより、はんだ層ＳＬＤは第１端子ＦＮＧ１と接合する。
【００５５】
次いで、図１０（ｃ）に示すように、複数の配線基板ＩＰ及び複数の半導体チップＳＣを、封止樹脂ＭＤＲで個別に封止する。また、配線基板ＩＰの第２面に外部端子ＳＢを取り付ける。
【００５６】
次いで、図１０（ｄ）に示すように、配線基板ＩＰをダイシングして、半導体装置ＳＤを個片化する。
【００５７】
なお、封止材ＲＬとしてアンダーフィル樹脂を用いる場合、図１０（ａ）の工程において、ＮＣＦの代わりにアンダーフィル樹脂を塗布しても良いし、半導体チップＳＣを配線基板ＩＰに搭載した後に、毛細管現象を利用して半導体チップＳＣと配線基板ＩＰの間にアンダーフィル樹脂を浸透させても良い。
【００５８】
次に、実施形態の作用及び効果について説明する。実施形態によれば、第１開口ＯＰ１は、第１端子ＦＮＧ１のそれぞれに対して個別に設けられている。すなわち、隣り合う第１端子ＦＮＧ１の間には第１絶縁層ＳＲ２が位置している。従って、隣り合う第１端子ＦＮＧ１の間ではんだ層ＳＬＤが短絡する可能性は低くなる。
【００５９】
また本実施形態では、第１開口ＯＰ１をレーザ照射、ガス・クラスタを用いたスパッタリング法、又はドライエッチング法を用いて形成している。このため、フォトリソグラフィ工程を用いて第１開口ＯＰ１を形成する場合と比較して、隣り合う第１端子ＦＮＧ１の中心間距離が６０μｍ以下になっても、第１端子ＦＮＧ１のそれぞれに対して第１開口ＯＰ１を個別に設けることができる。
【００６０】
また、第１端子ＦＮＧ１の側面は第１絶縁層ＳＲ２によって覆われている。従って、はんだ層ＳＬＤの一部が第１端子ＦＮＧ１の側面に回りこんだり濡れ広がったりすることを抑制できる。この結果、導体柱ＭＥＰと第１端子ＦＮＧ１の間のはんだ層ＳＬＤが不足して導体柱ＭＥＰと第１端子ＦＮＧ１の間の導通が不良になることを抑制できる。
【００６１】
また、第１開口ＯＰ１内は、はんだ層ＳＬＤで充填されている。このため、第１開口ＯＰ１が小さくても、導体柱ＭＥＰと第１端子ＦＮＧ１の間で導通不良が発生することを抑制できる。また、第１開口ＯＰ１がはんだ層ＳＬＤで充填されていない場合と比較して、第１絶縁層ＳＲ２の表面の凹凸が少なくなる（すなわち第１開口ＯＰ１がそのまま残ることがなくなる）ため、半導体チップＳＣと配線基板ＩＰの間の空間において封止材ＲＬが充填されていない部分（ボイド）が発生することを抑制できる。
【００６２】
また、第１開口ＯＰ１の側面の少なくとも上部は、上端に近づくにつれて幅が広がる方向に傾斜している。そして、第１開口ＯＰ１の下端の幅は、第１開口ＯＰ１の上端の幅よりも小さくなっている。従って、導体柱ＭＥＰを介して半導体チップＳＣの多層配線層ＭＩＬに伝わる応力が小さくなる。これにより、多層配線層ＭＩＬにクラック等が発生することを抑制できる。この効果は、多層配線層ＭＩＬの少なくとも一層が低誘電率膜である場合に、特に顕著になる。
【００６３】
（変形例１）
図１１は、変形例１に係る電子装置の構成を示す断面図である。この電子装置は、半導体装置ＳＤの上に半導体装置ＳＤ２（電子部品）を搭載した、所謂ＰＯＰ（Package on Package）構造を有している。
【００６４】
詳細には、封止樹脂ＭＤＲは設けられていない。そして配線基板ＩＰの第１面の縁には、半導体装置ＳＤ２の外部端子ＳＢ２に接続するための第２端子ＬＮＤ２（図１２を用いて後述）が設けられている。
【００６５】
半導体装置ＳＤ２は、配線基板ＩＰ２の上に半導体チップＳＣ２を搭載し、半導体チップＳＣ２と配線基板ＩＰ２とをボンディングワイヤＷＩＲで接続した構成を有している。なお、半導体チップＳＣ２及びボンディングワイヤＷＩＲは、封止樹脂ＭＤＲ２で封止されている。ただし半導体チップＳＣ２は、配線基板ＩＰ２の表面にフリップチップ実装されていても良い。そして半導体装置ＳＤ２の配線基板ＩＰ２の裏面には、外部端子ＳＢ２、例えばはんだボールが設けられている。
【００６６】
図１２は、本変形例に係る配線基板ＩＰの第１面の構成を示す平面図であり、実施形態における図３に対応している。なお、図１２においても、第１絶縁層ＳＲ２のうち第１端子ＦＮＧ１の上に位置する部分は省略している。
【００６７】
上記したように、配線基板ＩＰの第１面には第２端子ＬＮＤ２が設けられている。そして第１絶縁層ＳＲ２のうち第２端子ＬＮＤ２の上に位置する部分には、第２開口ＯＰ３が設けられている。第２端子ＬＮＤ２は、半導体装置ＳＤ２の外部端子ＳＢ２を接続するために設けられている。このため、第２端子ＬＮＤ２の平面レイアウトは、外部端子ＳＢ２の平面レイアウトと同じである。本変形例では、半導体装置ＳＤ２の配線基板ＩＰ２の中心は、平面視で半導体装置ＳＤの封止樹脂ＭＤＲと重なっている。このため、第２端子ＬＮＤ２は、平面視で封止樹脂ＭＤＲを取り囲む位置に設けられている。なお、本図に示す例では第２端子ＬＮＤ２は２列設けられているが、１列であっても良いし、３列以上であっても良い。
【００６８】
また、配線基板ＩＰの第１面には、アライメントマークＡＭが設けられている。アライメントマークＡＭは、第１端子ＦＮＧ１及び第２端子ＬＮＤ２と同一の導体層を用いて形成されており、例えば配線基板ＩＰの少なくとも一つの角に設けられている。アライメントマークＡＭは、例えば第１開口ＯＰ１を形成する際に用いられる。
【００６９】
図１３は、配線基板ＩＰに垂直な断面における第２端子ＬＮＤ２の断面図である。第１絶縁層ＳＲ２は、第２端子ＬＮＤ２と重なる位置に第２開口ＯＰ３を有している。第２端子ＬＮＤ２の縁は、第１絶縁層ＳＲ２によって覆われていても良いし、覆われていなくても良い。そして第２開口ＯＰ３の側面の接線と配線基板ＩＰの第１面とがなす角度のうち鋭角側の角度θ３は、第１開口ＯＰ１の側面の接線と配線基板ＩＰの第１面とがなす角度のうち鋭角側の角度θ１（図４参照）よりも大きい。これは、第２開口ＯＰ３を第１開口ＯＰ１とは別の方法を用いて形成したためである。
【００７０】
なお、第１絶縁層ＳＲ２は、アライメントマークＡＭと重なる位置にも第２開口ＯＰ３を有している。この第２開口ＯＰ３も、第２端子ＬＮＤ２上の開口ＯＰと同様に、フォトリソグラフィ工程によって形成されている。このため、この第２開口ＯＰ３における角度θ３も、第１開口ＯＰ１における角度θ１よりも大きい。
【００７１】
図１４は、本変形例に係る配線基板ＩＰの製造方法の第１例を示す断面図であり、実施形態における図８に対応している。なお本図に示す製造方法において、第１絶縁層ＳＲ２及び第２絶縁層ＳＲ３は感光性の材料（例えばソルダーレジスト）によって形成される。
【００７２】
まず、図１４（ａ）に示すように、コア層ＣＲの第１面側に第１端子ＦＮＧ１、第２端子ＬＮＤ２、及びアライメントマークＡＭ（本図では図示を省略）を有する配線層を形成し、かつコア層ＣＲの第２面側に外部接続端子ＬＮＤ１を有する配線層を形成する。
【００７３】
次いで、図１４（ｂ）に示すように、第１端子ＦＮＧ１、第２端子ＬＮＤ２、及びアライメントマークＡＭを有する配線層上に第１絶縁層ＳＲ２を形成するとともに、外部接続端子ＬＮＤ１を有する配線層上に第２絶縁層ＳＲ３を形成する。
【００７４】
次いで、図１４（ｃ）に示すように、第２絶縁層ＳＲ３に開口ＯＰ２を形成するとともに、第１絶縁層ＳＲ２に第２開口ＯＰ３を形成する。開口ＯＰ２及び第２開口ＯＰ３は、いずれもフォトリソグラフィ法を用いて形成される。
【００７５】
次いで、図１４（ｄ）に示すように、第１絶縁層ＳＲ２に第１開口ＯＰ１を形成する。第１開口ＯＰ１の形成方法は、実施形態と同様である。
【００７６】
次いで、図１４（ｅ）に示すように、実施形態と同様に、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面をクリーニングした後、これらの上にＮｉ膜及びＡｕ膜をこの順にめっき法で形成する。
【００７７】
その後、必要に応じて、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面の少なくとも一方に、はんだ層を形成する。
【００７８】
なお、図１４（ｃ）に示す工程の前に、図１４（ｄ）に示した第１開口ＯＰ１の形成工程が行われても良い。
【００７９】
図１５は、本変形例に係る配線基板ＩＰの製造方法の第２例を示す断面図であり、実施形態における図８に対応している。なお本図に示す製造方法において、第２絶縁層ＳＲ３は感光性の材料（例えばソルダーレジスト）によって形成されているが、第１絶縁層ＳＲ２は非感光性の絶縁材料を用いて形成されている。
【００８０】
図１５（ａ）及び図１５（ｂ）に示す工程は、図１４（ａ）及び図１４（ｂ）に示した工程と同様である。
【００８１】
次いで、図１５（ｃ）に示すように、開口ＯＰ２を、第２絶縁層ＳＲ３を露光及び現像することにより形成する。
【００８２】
次いで、図１５（ｄ）に示すように、第１絶縁層ＳＲ２に第１開口ＯＰ１を形成する。第１開口ＯＰ１は、レーザ照射法を用いて形成される。
【００８３】
次いで、図１５（ｅ）に示すように、第１絶縁層ＳＲ２上にレジストパターンＰＲを形成する。次いで、レジストパターンＰＲをマスクとして第１絶縁層ＳＲ２をエッチングする。これにより、第１絶縁層ＳＲ２には第２開口ＯＰ３が形成される。
【００８４】
その後、図１５（ｆ）に示すように、レジストパターンＰＲを除去する。そして、実施形態と同様に、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面をクリーニングした後、これらの上にＮｉ膜及びＡｕ膜をこの順にめっき法で形成する。
【００８５】
その後、必要に応じて、第１端子ＦＮＧ１の表面及び外部接続端子ＬＮＤ１の表面の少なくとも一方に、はんだ層を形成する。
【００８６】
なお、本変形例における半導体装置の製造方法は、配線基板ＩＰの製造方法を除いて実施形態と同様である。
【００８７】
本変形例によっても、実施形態と同様の効果が得られる。また、第２端子ＬＮＤ２上（及びアライメントマークＡＭ上）の第２開口ＯＰ３を第１端子ＦＮＧ１上の第１開口ＯＰ１とは別工程で形成している。このため、第１開口ＯＰ１を時間やコストがかかる方法で形成しても、第２開口ＯＰ３を短時間で低コストな方法で形成することができる。従って、半導体装置ＳＤの製造コストが増加することを抑制できる。
【００８８】
（変形例２）
本変形例に係る半導体装置ＳＤは、第１開口ＯＰ１の平面形状を除いて、実施形態又は第１の実施形態に係る半導体装置ＳＤと同様の構成である。
【００８９】
図１６は、本変形例に係る第１開口ＯＰ１の形状を説明するための平面図である。本図に示す例において、第１開口ＯＰ１は、第１配線ＩＮＣ１が延在している方向に細長くなっている。そして、第１配線ＩＮＣ１の延在方向に平行かつ配線基板ＩＰに垂直な断面において、導体柱ＭＥＰの幅は第１開口ＯＰ１の幅よりも小さい。このため、図１６に示す例では、第１開口ＯＰ１の一部は、導体柱ＭＥＰによって覆われていない。これにより、導体柱ＭＥＰと第１端子ＦＮＧ１の間のはんだ層ＳＬＤの一部は、第１開口ＯＰ１のうち導体柱ＭＥＰと重なっていない部分に流れることができる。
【００９０】
また、複数の第１開口ＯＰ１は千鳥配置になっている。これに伴って、導体柱ＭＥＰも千鳥配置になっている。
【００９１】
図１７は、本変形例における導体柱ＭＥＰと第１端子ＦＮＧ１の接続構造を示す断面図であり、実施形態における図７に対応している。この断面図は、図１６のＢ−Ｂ´断面に相当している。本図に示す構造は、導体柱ＭＥＰの上端の一部（例えば縁）が第１絶縁層ＳＲ２の上面に接している点を除いて、図７に示す構造と同様である。なお、導体柱ＭＥＰの上端にＮｉ層Ｎｉｌ又は合金層ＡＬＬが形成されている場合、これらの層が第１絶縁層ＳＲ２に接することになる。
【００９２】
本変形例によっても、実施形態又は変形例１と同様の効果が得られる。また、第１開口ＯＰ１は、第１配線ＩＮＣ１が延在している方向に細長くなっている。従って、導体柱ＭＥＰと第１開口ＯＰ１の相対位置が第１配線ＩＮＣ１の延在方向にずれても、導体柱ＭＥＰと第１端子ＦＮＧ１とを接続することができる。
【００９３】
また、導体柱ＭＥＰの上端の一部（例えば縁）が第１絶縁層ＳＲ２の上面に接しているため、配線基板ＩＰと半導体チップＳＣの間隔がばらつくことを抑制できる。その結果、導体柱ＭＥＰと第１端子ＦＮＧ１の間隔が空きすぎて、これらの間の接続が不良になることを抑制できる。
【００９４】
以上、本発明者によってなされた発明を実施形態及び変形例に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９５】
ＡＬＬ 合金層
ＡＭ アライメントマーク
ＢＲＭ１ バリアメタル層
ＢＲＭ２ バリアメタル層
ＣＲ コア層
ＥＬ 電極
ＦＮＧ１ 第１端子
ＩＮＣ１ 第１配線
ＩＰ 配線基板
ＩＰ２ 配線基板
ＬＮＤ１ 外部接続端子
ＬＮＤ２ 第２端子
ＭＤＲ 封止樹脂
ＭＤＲ２ 封止樹脂
ＭＥＰ 導体柱
ＭＩＬ 多層配線層
ＮＩＬ Ｎｉ層
ＯＰ 開口
ＯＰ１ 第１開口
ＯＰ２ 開口
ＯＰ３ 第２開口
ＰＲ レジストパターン
ＰＳＬ 保護絶縁膜
ＲＬ 封止材
ＳＢ 外部端子
ＳＢ２ 外部端子
ＳＣ 半導体チップ
ＳＣ２ 半導体チップ
ＳＤ 半導体装置
ＳＤ２ 半導体装置
ＳＲ１ 絶縁層
ＳＲ２ 第１絶縁層
ＳＲ３ 第２絶縁層
ＳＵＢ 基板
ＷＩＲ ボンディングワイヤ
【図１】
2014236197.tif 000003
【図２】
2014236197.tif 000004
【図３】
2014236197.tif 000005
【図４】
2014236197.tif 000006
【図５】
2014236197.tif 000007
【図６】
2014236197.tif 000008
【図７】
2014236197.tif 000009
【図８】
2014236197.tif 000010
【図９】
2014236197.tif 000011
【図１０】
2014236197.tif 000012
【図１１】
2014236197.tif 000013
【図１２】
2014236197.tif 000014
【図１３】
2014236197.tif 000015
【図１４】
2014236197.tif 000016
【図１５】
2014236197.tif 000017
【図１６】
2014236197.tif 000018
【図１７】
2014236197.tif 000019
【図１８】
2014236197.tif 000020