(57)【要約】【課題】高い電界効果移動度を有するトランジスタなどを提供する。または、電気特性の安定したトランジスタなどを提供する。【解決手段】一部が重なって設けられた、第１の酸化物半導体層と、第２の酸化物半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、第２の酸化物半導体層は、第１の酸化物半導体層とゲート絶縁膜との間に位置し、ゲート絶縁膜は、第２の酸化物半導体層とゲート電極との間に位置し、第１の酸化物半導体層は、第２の酸化物半導体層よりも、酸素欠損量が少ない半導体装置である。【選択図】図１
2014195058.tif 000002
【特許請求の範囲】
【請求項１】
一部が重なって設けられた、
第１の酸化物半導体層と、第２の酸化物半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層と前記ゲート絶縁膜との間に位置し、
前記ゲート絶縁膜は、前記第２の酸化物半導体層と前記ゲート電極との間に位置し、
前記第１の酸化物半導体層は、前記第２の酸化物半導体層よりも、酸素欠損量が少ないことを特徴とする半導体装置。
【請求項２】
一部が重なって設けられた、
第１の酸化物半導体層と、第２の酸化物半導体層と、第３の酸化物半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、
前記第３の酸化物半導体層は、前記第２の酸化物半導体層と前記ゲート絶縁膜との間に位置し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層と前記第３の酸化物半導体層との間に位置し、
前記ゲート絶縁膜は、前記第３の酸化物半導体層と前記ゲート電極との間に位置し、
前記第２の酸化物半導体層は、前記第１の酸化物半導体層および前記第３の酸化物半導体層よりも、酸素欠損量が多いことを特徴とする半導体装置。
【請求項３】
第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、
前記第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成することを特徴とする半導体装置の作製方法。
【請求項４】
第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上に第３の酸化物半導体層を形成し、
前記第３の酸化物半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層および前記第３の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、
前記第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成することを特徴とする半導体装置の作製方法。
【請求項５】
ゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層上に第２の酸化物半導体層を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、
前記第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成することを特徴とする半導体装置の作製方法。
【請求項６】
ゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層上に第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上に第３の酸化物半導体層を形成する半導体装置の作製方法であって、
前記第１の酸化物半導体層および前記第３の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、
前記第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項３乃至請求項６のいずれか一において、
前記第１の酸化物半導体層と前記第２の酸化物半導体層とを、同一のターゲットを用いて形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項３乃至請求項６のいずれか一において、
前記第１の酸化物半導体層と前記第２の酸化物半導体層とを、同様の原子数比であるターゲットを用いて形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体層、半導体装置、表示装置、液晶表示装置、発光装置に関する。または、半導体装置、表示装置、液晶表示装置、発光装置を生産する方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置の駆動方法に関する。特に、本発明は、例えば、トランジスタを有する半導体装置、表示装置、発光装置、またはそれらの駆動方法に関する。または、本発明は、例えば、当該半導体装置、当該表示装置、または当該発光装置を有する電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
【０００４】
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
【０００５】
近年は、酸化物半導体膜が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照。）。
【０００６】
酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタのチャネル形成領域に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
【０００７】
ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
【０００８】
また、酸化物半導体層からなる活性層で井戸型ポテンシャルを構成することにより、高い電界効果移動度を有するトランジスタが得られることが開示されている（特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１６５５２８号公報
【特許文献２】特開２０１２−２５７１８７号公報
【特許文献３】特開２０１２−５９８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
高い電界効果移動度を有するトランジスタなどを提供することを課題の一とする。または、電気特性の安定したトランジスタなどを提供することを課題の一とする。
【００１１】
または、オフ時の電流の小さいトランジスタなどを提供することを課題の一とする。
【００１２】
または、当該トランジスタなどを有する半導体装置などを提供することを課題の一とする。または、新規な半導体装置などを提供することを課題の一とする。
【００１３】
または、生産性の高い半導体装置などを提供することを課題の一とする。または、少ない費用で作製可能な半導体装置などを提供することを課題の一とする。または、歩留まりの高い半導体装置などを提供することを課題の一とする。
【００１４】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１５】
本発明の一態様は、例えば、一部が重なって設けられた、第１の酸化物半導体層と、第２の酸化物半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、第２の酸化物半導体層は、第１の酸化物半導体層とゲート絶縁膜との間に位置し、ゲート絶縁膜は、第２の酸化物半導体層とゲート電極との間に位置し、第１の酸化物半導体層は、第２の酸化物半導体層よりも、酸素欠損量が少ない半導体装置である。
【００１６】
または、本発明の一態様は、例えば、一部が重なって設けられた、第１の酸化物半導体層と、第２の酸化物半導体層と、第３の酸化物半導体層と、ゲート絶縁膜と、ゲート電極と、を有し、第３の酸化物半導体層は、第２の酸化物半導体層とゲート絶縁膜との間に位置し、第２の酸化物半導体層は、第１の酸化物半導体層と第３の酸化物半導体層との間に位置し、ゲート絶縁膜は、第３の酸化物半導体層とゲート電極との間に位置し、第２の酸化物半導体層は、第１の酸化物半導体層および第３の酸化物半導体層よりも、酸素欠損量が多い半導体装置である。
【００１７】
または、本発明の一態様は、例えば、第１の酸化物半導体層を形成し、第１の酸化物半導体層上に第２の酸化物半導体層を形成し、第２の酸化物半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法であって、第１の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成する半導体装置の作製方法である。
【００１８】
または、本発明の一態様は、例えば、第１の酸化物半導体層を形成し、第１の酸化物半導体層上に第２の酸化物半導体層を形成し、第２の酸化物半導体層上に第３の酸化物半導体層を形成し、第３の酸化物半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する半導体装置の作製方法であって、第１の酸化物半導体層および第３の酸化物半導体層は、スパッタリング法により、酸素を含む雰囲気で形成し、第２の酸化物半導体層は、スパッタリング法により、酸素を含まない雰囲気で形成する半導体装置の作製方法である。
【００１９】
また、本発明の一態様に係る半導体装置は、例えば、第１の酸化物半導体層と第２の酸化物半導体層とを、同一のターゲットを用いて形成すると好ましい。
【００２０】
また、本発明の一態様に係る半導体装置は、例えば、第１の酸化物半導体層と第２の酸化物半導体層とを、同様の原子数比であるターゲットを用いて形成すると好ましい。
【発明の効果】
【００２１】
高い電界効果移動度を有するトランジスタなどを提供することができる。または、電気特性の安定したトランジスタなどを提供することができる。
【００２２】
または、オフ時の電流の小さいトランジスタなどを提供することができる。
【００２３】
または、当該トランジスタなどを有する半導体装置などを提供することができる。または、新規な半導体装置などを提供することができる。
【００２４】
または、生産性の高い半導体装置などを提供することができる。または、少ない費用で作製可能な半導体装置などを提供することができる。または、歩留まりの高い半導体装置などを提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係るトランジスタの一部の断面図、および当該断面図に対応するバンド構造を説明する図。
【図２】本発明の一態様に係るトランジスタの一部の断面図、および当該断面図に対応するバンド構造を説明する図。
【図３】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図４】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図５】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図６】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図７】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図８】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図９】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１０】本発明の一態様に係るトランジスタの一例を示す上面図および断面図。
【図１１】本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。
【図１２】本発明の一態様に係る半導体装置の一例を示すブロック図。
【図１３】本発明の一態様に係る半導体装置の一例を示す断面図および回路図。
【図１４】本発明の一態様に係るＣＰＵの一例を示すブロック図。
【図１５】本発明の一態様に係るＥＬ表示装置の一例を示す回路図、上面図および断面図。
【図１６】本発明の一態様に係る液晶表示装置の一例を示す回路図および断面図。
【図１７】本発明の一態様に係る電子機器の一例を示す図。
【図１８】トランジスタの電気特性を示す図。
【図１９】トランジスタのオン電流、電界効果移動度を示す図。
【図２０】白色ＬＥＤの発光スペクトルを示す図。
【図２１】トランジスタのゲートＢＴストレス試験前後の劣化を示す図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２７】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
【００２８】
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
【００２９】
なお、図は、理想的な例を模式的に示したものであり、図に示す形状または値などに限定されない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【００３０】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３１】
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
【００３２】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００３３】
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
【００３４】
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
【００３５】
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。従って、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
【００３６】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にキャリアトラップが形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００３７】
また、本明細書において、過剰酸素とは、例えば、化学量論的組成を超えて含まれる酸素をいう。または、過剰酸素とは、例えば、加熱することで放出される酸素をいう。過剰酸素は、例えば、膜や層の内部を移動することができる。過剰酸素の移動は、膜や層の原子間を移動する場合と、膜や層を構成する酸素と置き換わりながら玉突き的に移動する場合とがある。また、過剰酸素を含む絶縁膜は、例えば、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【００３８】
また、本明細書において、酸化物半導体は、例えば、インジウムを含む。インジウムを含む酸化物半導体は、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体が亜鉛を含むと、結晶質の酸化物半導体となりやすい。また、酸化物半導体の価電子帯上端のエネルギー（Ｅｖ）は、例えば、亜鉛の原子数比によって制御できる場合がある。
【００３９】
ただし、酸化物半導体は、インジウムを含まなくてもよい。酸化物半導体は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
【００４０】
なお、酸化物半導体は、ＩｎとＭの原子数比率をＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。また、酸化物半導体は、ＩｎとＭの原子数比率をＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満であるＩｎ−Ｍ−Ｚｎ酸化物としてもよい。
【００４１】
また、酸化物半導体は、エネルギーギャップが大きい。酸化物半導体のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
【００４２】
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、高純度真性化することが有効である。なお、酸化物半導体において、主成分以外（１ａｔｏｍｉｃ％未満）の軽元素、半金属元素、金属元素などは不純物となる。例えば、水素、リチウム、炭素、窒素、フッ素、ナトリウム、シリコン、塩素、カリウム、カルシウム、チタン、鉄、ニッケル、銅、ゲルマニウム、ストロンチウム、ジルコニウムおよびハフニウムは酸化物半導体中で不純物となる場合がある。従って、近接する膜中の不純物濃度も低減することが好ましい。
【００４３】
例えば、酸化物半導体中にシリコンが含まれることで不純物準位を形成する場合がある。また、酸化物半導体の表層にシリコンがあることで不純物準位を形成する場合がある。そのため、酸化物半導体の内部、表層におけるシリコン濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とすると好ましい。
【００４４】
また、酸化物半導体中で水素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体中で窒素は、不純物準位を形成し、キャリア密度を増大させてしまう場合がある。そのため、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【００４５】
以下では本明細書における酸化物半導体の結晶性について説明する。
【００４６】
酸化物半導体は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
【００４７】
酸化物半導体は、例えばＣＡＡＣを有してもよい。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【００４８】
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が起こりにくい。
【００４９】
ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない場合がある。
【００５０】
ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。
【００５１】
また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損は欠陥準位である。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体である。
【００５２】
不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、当該酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に用いたトランジスタは、電気特性が不安定となる場合がある。
【００５３】
また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
【００５４】
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。
【００５５】
酸化物半導体は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。
【００５６】
微結晶酸化物半導体は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、例えば、１ｎｍ以上１０ｎｍ以下の微結晶をナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶ。ナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、ｎｃ−ＯＳは、例えば、ＴＥＭによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ｎｃ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が起こりにくい。
【００５７】
ｎｃ−ＯＳは、例えば、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域）において原子配列に周期性を有する場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、ｎｃ−ＯＳは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。ｎｃ−ＯＳは、例えば、ＸＲＤ装置を用い、結晶部よりも大きいビーム径のＸ線でｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示すピークが検出されない場合がある。また、ｎｃ−ＯＳは、例えば、結晶部よりも大きいビーム径（例えば、２０ｎｍφ以上、または５０ｎｍφ以上）の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、ｎｃ−ＯＳは、例えば、結晶部と同じか結晶部より小さいビーム径（例えば、１０ｎｍφ以下、または５ｎｍφ以下）の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、円を描くように輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳの極微電子線回折パターンは、例えば、当該領域内に複数のスポットが観測される場合がある。
【００５８】
ｎｃ−ＯＳは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、結晶部と結晶部との間で規則性がないため、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【００５９】
なお、酸化物半導体が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
【００６０】
＜電界効果移動度が高く、信頼性が高いトランジスタ＞
以下では、電界効果移動度が高く、信頼性が高いトランジスタについて説明する。
【００６１】
まずは、トランジスタの電界効果移動度を低下させる要因の一つについて説明する。
【００６２】
トランジスタのチャネル形成領域において、キャリア移動を阻害する要因がある場合、トランジスタの電界効果移動度は低下する。キャリア移動を阻害する要因は、バルクや界面にある準位などである。バルクまたは界面の準位を比較すると、界面はバルクと比べて準位（界面準位）が生じやすく、キャリア移動の阻害も、バルクより界面の影響が大きいといえる。従って、トランジスタのチャネル形成領域の、特に界面準位を少なくすることで、電界効果移動度の高いトランジスタを実現することができる場合がある。
【００６３】
次に、トランジスタの信頼性を低下させる要因の一つについて説明する。
【００６４】
トランジスタのチャネル形成領域、またはその近傍において、電荷の捕獲が起こると、トランジスタの電気特性を変動させる要因となる場合がある。なお、トランジスタのチャネル形成領域の近傍には、ゲート絶縁膜などを含む。
【００６５】
例えば、トラップ準位に電子が捕獲され、当該電子の緩和時間が長い場合、当該トラップ準位はあたかも負の固定電荷のように振る舞う場合がある。トランジスタのチャネル形成領域、またはその近傍に負の固定電荷があるとき、トランジスタのしきい値電圧は正方向に変化する。同様に、例えば、トラップ準位に正孔が捕獲され、当該正孔の緩和時間が長い場合、当該トラップ準位はあたかも正の固定電荷のように振る舞う場合がある。トランジスタのチャネル形成領域、またはその近傍に正の固定電荷があるとき、トランジスタのしきい値電圧は負方向に変化する。
【００６６】
従って、トランジスタのチャネル形成領域、またはその近傍において、電荷を捕獲するトラップ準位を低減することで、信頼性の高いトランジスタを実現することができる場合がある。
【００６７】
以下では、トランジスタに用いることのできる多層膜について説明する。当該多層膜を用いたトランジスタは、高い電界効果移動度を有する。また、当該トランジスタは、高い信頼性を有する。
【００６８】
図１（Ａ）は、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）を有する多層膜と、多層膜を上下から挟む絶縁膜およびゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重なるゲート電極と、を有するトランジスタの一部を抜き出した断面図である。
【００６９】
ここで、酸化物半導体層（Ｓ１）は、酸化物半導体層（Ｓ２）を構成する酸素以外の元素一種以上、または二種以上から構成される。酸化物半導体層（Ｓ２）を構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層（Ｓ１）が構成されるため、酸化物半導体層（Ｓ２）と酸化物半導体層（Ｓ１）との界面において、界面準位密度が低くなる。
【００７０】
なお、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）は、酸素以外の元素が同程度の原子数比であることが好ましい。ただし、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）は、酸素以外の元素の原子数比が異なっても構わない。
【００７１】
なお、多層膜は、酸化物半導体層（Ｓ１）と酸化物半導体層（Ｓ２）との間に、混合領域を有する場合がある。
【００７２】
トランジスタの電界効果移動度を高くするためには、多層膜をどのようにすればよいのか、以下に示す。
【００７３】
トランジスタの電界効果移動度を高くするためには、例えば、トランジスタのドレイン電流の主経路が酸化物半導体層（Ｓ２）となるように、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）を選択すればよい。即ち、トランジスタにドレイン電流が流れるとき、酸化物半導体層（Ｓ２）の電流密度が高くなるように、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）を選択すればよい。
【００７４】
酸化物半導体層（Ｓ２）の電流密度が高く、酸化物半導体層（Ｓ１）の電流密度が低くなることで、絶縁膜と酸化物半導体層（Ｓ１）との界面準位による影響を受けにくくなる。また、酸化物半導体層（Ｓ１）と酸化物半導体層（Ｓ２）とは、酸化物半導体層同士であるため、当該界面における界面準位密度は低くなる。つまり、界面準位の影響を小さくできるため、このような多層膜を有するトランジスタの電界効果移動度は高くなる。
【００７５】
次に、酸化物半導体層（Ｓ２）の電流密度を高くするための、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）の組み合わせの例について、以下に説明する。
【００７６】
酸化物半導体層（Ｓ２）の電流密度を高くするためには、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）よりも低くすればよい（図１（Ｂ１）および図１（Ｂ２）参照。）。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【００７７】
酸化物半導体層（Ｓ２）のエネルギーギャップは、酸化物半導体層（Ｓ１）のエネルギーギャップと同じまたは同程度であればよい。このとき、図１（Ｂ１）のようなバンド構造とするためには、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）よりもドナー密度を高くする。または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）よりも小さくしてもよい（図１（Ｂ２）参照。）。なお、エネルギーギャップは、例えば、光学的な手法により導出することができる。光学的な手法により導出されたエネルギーギャップを、特に光学的エネルギーギャップという。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、または０．２ｅＶ以上０．８ｅＶ以下小さい酸化物半導体を用いればよい。
【００７８】
酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）よりも低くすることで、キャリアである電子が、エネルギー的に安定となる酸化物半導体層（Ｓ２）に集中するため、酸化物半導体層（Ｓ２）の電流密度を高くすることができる。
【００７９】
次に、図１（Ｂ１）、図１（Ｂ２）に示すようなバンド構造とするためには、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ２）を以下のようにすればよい。
【００８０】
酸化物半導体層（Ｓ１）は、酸化物半導体層（Ｓ２）よりも酸素欠損量を少なくすればよい。または、酸化物半導体層（Ｓ１）は、酸化物半導体層（Ｓ２）よりも酸素割合を高くすればよい。
【００８１】
言い換えると、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）よりも酸素欠損量を多くすればよい。または、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）よりも酸素割合を低くすればよい。
【００８２】
なお、酸素割合とは、広義には、酸化物半導体に占める酸素の原子数比をいう。また、酸素割合とは、狭義には、酸化物半導体を構成する酸素以外の元素の一つ一つが最も安定な結晶構造の酸化物となったと仮定し、そのときの酸素の原子数比を１とした場合における、酸化物半導体に占める酸素の原子数比をいう。
【００８３】
例えば、酸化物半導体を構成する元素をＭ１、Ｍ２、Ｍ３およびＯとし、原子数比がＭ１：Ｍ２：Ｍ３：Ｏ＝ａ：ｂ：ｃ：ｄとした場合について、狭義の酸素割合がどのように表せるか説明する。それぞれの最も安定な結晶構造の酸化物をＭ１ＯＸ、Ｍ２ＯＹ、Ｍ３ＯＺとすると、酸化物半導体を構成する酸素以外の元素の一つ一つが最も安定な結晶構造の酸化物となったと仮定したときの酸素の原子数比は、（ａＸ＋ｂＹ＋ｃＺ）となる。狭義の酸素割合は、（ａＸ＋ｂＹ＋ｃＺ）を１とした場合における、酸化物半導体に占める酸素の原子数比なので、［ｄ／（ａＸ＋ｂＹ＋ｃＺ）］のように示すことができる。
【００８４】
なお、酸素欠損量は電子スピン共鳴（ＥＳＲ）によって評価することができる。ただし、多層膜において、各酸化物半導体層の酸素欠損量を測定することは困難であることが予測される。一方、酸素の原子数比は、多層膜においても測定することが可能である。例えば、走査透過電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で観察し、エネルギー分散型Ｘ線分析法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって各酸化物半導体層の原子数比を測定することが可能である。または、例えば、ＳＩＭＳによって各酸化物半導体層の原子数比を測定することが可能である。または、例えば、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって各酸化物半導体層の原子数比を測定することが可能である。
【００８５】
ここで、酸素欠損量が多いほど、酸素割合が少なくなるとすれば、各酸化物半導体層の原子数比を測定することにより、酸素欠損量を見積もることができる場合がある。
【００８６】
また、各酸化物半導体層を構成する酸素以外の元素が同程度の原子数比である場合、酸素欠損量が多いほど酸化物半導体層の密度は低くなる。例えば、酸化物半導体層（Ｓ１）の密度は、酸化物半導体層（Ｓ２）の密度の１．００５倍以上１．０６倍以下、または１．０１倍以上１．０４倍以下となる。
【００８７】
ただし、各酸化物半導体層を構成する酸素以外の元素が同程度の原子数比でない場合においても、酸素以外の元素の原子数比を考慮することにより、密度の比較を行うことは可能である。
【００８８】
また、酸化物半導体層（Ｓ１）は厚く、酸化物半導体層（Ｓ２）は薄く設けられることが好ましい。具体的には、酸化物半導体層（Ｓ１）の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層（Ｓ１）の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、絶縁膜と酸化物半導体層（Ｓ１）との界面から、電流密度の高い酸化物半導体層（Ｓ２）までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層（Ｓ１）の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層（Ｓ２）の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【００８９】
以上に示したように、当該多層膜を用いたトランジスタは、キャリア移動を阻害する要因である界面準位の影響が小さいため、高い電界効果移動度を有することがわかる。
【００９０】
また、上述したキャリア移動を阻害する界面準位は、キャリアを捕獲するトラップ準位となる場合がある。従って、当該多層膜を用いたトランジスタは、トラップ準位を形成する界面準位密度が低いため、高い信頼性を有することがわかる。
【００９１】
以下では、図１に示した多層膜とは異なる多層膜を用いたトランジスタについて図２を用いて説明する。当該トランジスタは、図１に示した多層膜を用いたトランジスタよりも、さらに高い電界効果移動度を有する。また、当該トランジスタは、図１に示した多層膜を用いたトランジスタよりも、さらに高い信頼性を有する。
【００９２】
図２（Ａ）は、酸化物半導体層（Ｓ１）、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）を有する多層膜と、多層膜を上下から挟む絶縁膜およびゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重なるゲート電極と、を有するトランジスタの一部を抜き出した断面図である。
【００９３】
図２（Ａ）に示す多層膜は、図１（Ａ）に示す多層膜と比べて、酸化物半導体層（Ｓ３）を有する点のみが異なり、残りは同様である。従って、図２（Ａ）に示す多層膜は、図１（Ａ）に示す多層膜についての記載を参照することができる。
【００９４】
ここで、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ２）を構成する酸素以外の元素一種以上、または二種以上から構成される。酸化物半導体層（Ｓ２）を構成する酸素以外の元素一種以上、または二種以上から酸化物半導体層（Ｓ３）が構成されるため、酸化物半導体層（Ｓ２）と酸化物半導体層（Ｓ３）との界面において、界面準位密度が低くなる。
【００９５】
なお、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）は、酸素以外の元素が同程度の原子数比であることが好ましい。ただし、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）は、酸素以外の元素の原子数比が異なっても構わない。
【００９６】
なお、多層膜は、酸化物半導体層（Ｓ２）と酸化物半導体層（Ｓ３）との間に、混合領域を有する場合がある。
【００９７】
トランジスタの電界効果移動度を高くするためには、多層膜をどのようにすればよいのか、以下に示す。
【００９８】
トランジスタの電界効果移動度を高くするためには、例えば、トランジスタのドレイン電流の主経路が酸化物半導体層（Ｓ２）となるように、酸化物半導体層（Ｓ１）、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）を選択すればよい。即ち、トランジスタにドレイン電流が流れるとき、酸化物半導体層（Ｓ２）の電流密度が高くなるように、酸化物半導体層（Ｓ１）、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）を選択すればよい。
【００９９】
酸化物半導体層（Ｓ２）の電流密度が高く、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）の電流密度が低くなることで、絶縁膜と酸化物半導体層（Ｓ１）との界面準位による影響、および酸化物半導体層（Ｓ３）とゲート絶縁膜との界面準位による影響を受けにくくなる。また、酸化物半導体層（Ｓ１）と酸化物半導体層（Ｓ２）とは、酸化物半導体層同士であるため、当該界面における界面準位密度は低くなる。また、酸化物半導体層（Ｓ２）と酸化物半導体層（Ｓ３）とは、酸化物半導体層同士であるため、当該界面における界面準位密度は低くなる。つまり、図１に示した多層膜よりも、さらに界面準位の影響を小さくできるため、このような多層膜を有するトランジスタの電界効果移動度は高くなる。
【０１００】
次に、酸化物半導体層（Ｓ２）の電流密度を高くするための、酸化物半導体層（Ｓ１）、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）の組み合わせの例について、以下に説明する。
【０１０１】
酸化物半導体層（Ｓ２）の電流密度を高くするためには、例えば、酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも低くすればよい（図２（Ｂ１）および図２（Ｂ２）参照。）。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物半導体を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０１０２】
酸化物半導体層（Ｓ２）のエネルギーギャップは、酸化物半導体層（Ｓ１）または／および酸化物半導体層（Ｓ３）と同程度であればよい。このとき、図２（Ｂ１）のようなバンド構造とするためには、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりもドナー密度を高くする。または、例えば、酸化物半導体層（Ｓ２）のエネルギーギャップを、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも小さくしてもよい（図２（Ｂ２）参照。）。具体的には、酸化物半導体層（Ｓ２）として、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりもエネルギーギャップの０．１ｅＶ以上１．２ｅＶ以下、または０．２ｅＶ以上０．８ｅＶ以下小さい酸化物半導体を用いればよい。
【０１０３】
酸化物半導体層（Ｓ２）の伝導帯下端のエネルギー（Ｅｃ）を、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも低くすることで、キャリアである電子が、エネルギー的に安定となる酸化物半導体層（Ｓ２）に集中するため、酸化物半導体層（Ｓ２）の電流密度を高くすることができる。
【０１０４】
次に、図２（Ｂ１）、図２（Ｂ２）に示すようなバンド構造とするためには、酸化物半導体層（Ｓ１）、酸化物半導体層（Ｓ２）および酸化物半導体層（Ｓ３）を以下のようにすればよい。
【０１０５】
酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ２）よりも酸素欠損量を少なくすればよい。または、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ２）よりも酸素割合を高くすればよい。
【０１０６】
言い換えると、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも酸素欠損量を多くすればよい。または、酸化物半導体層（Ｓ２）は、酸化物半導体層（Ｓ１）および酸化物半導体層（Ｓ３）よりも酸素割合を低くすればよい。
【０１０７】
また、例えば、酸化物半導体層（Ｓ３）の密度は、酸化物半導体層（Ｓ２）の密度の１．００５倍以上１．０５倍以下、または１．０１倍以上１．０３倍以下となる。
【０１０８】
なお、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）よりもゲート電極側に位置する。そのため、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）よりも電流密度が高くなりやすい。
【０１０９】
従って、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）よりも伝導帯下端のエネルギーＥｃが高い方が好ましい。また、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）よりもエネルギーギャップが大きい方が好ましい。ただし、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）と同程度の伝導帯下端のエネルギーＥｃであっても構わない。また、酸化物半導体層（Ｓ３）は、酸化物半導体層（Ｓ１）と同程度のエネルギーギャップであっても構わない。
【０１１０】
また、トランジスタのオン電流を大きくするためには、酸化物半導体層（Ｓ３）の厚さは小さいほど好ましい。例えば、酸化物半導体層（Ｓ３）は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、酸化物半導体層（Ｓ３）は、電流密度の高い酸化物半導体層（Ｓ２）へ、ゲート絶縁膜を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能も有する。そのため、酸化物半導体層（Ｓ３）は、ある程度の厚さを有することが好ましい。例えば、酸化物半導体層（Ｓ３）の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
【０１１１】
また、酸化物半導体層（Ｓ１）は厚く、酸化物半導体層（Ｓ２）は薄く、酸化物半導体層（Ｓ３）は薄く設けられることが好ましい。具体的には、酸化物半導体層（Ｓ１）の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。酸化物半導体層（Ｓ１）の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、絶縁膜と酸化物半導体層（Ｓ１）との界面から電流密度の高い酸化物半導体層（Ｓ２）までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、酸化物半導体層（Ｓ１）の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体層（Ｓ２）の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【０１１２】
例えば、酸化物半導体層（Ｓ１）の厚さは酸化物半導体層（Ｓ２）の厚さより厚く、酸化物半導体層（Ｓ２）の厚さは酸化物半導体層（Ｓ３）の厚さより厚くすればよい。
【０１１３】
以上に示したように、図２に示した多層膜を用いたトランジスタは、図１に示した多層膜を用いたトランジスタよりも、さらにキャリア移動を阻害する要因である界面準位の影響が小さいため、より高い電界効果移動度を有することがわかる。
【０１１４】
また、図２に示した多層膜を用いたトランジスタは、図１に示した多層膜を用いたトランジスタよりも、さらにトラップ準位を形成する界面準位密度が低いため、より高い信頼性を有することがわかる。
【０１１５】
＜多層膜を有するトランジスタの構造および作製方法について＞
以下では、多層膜を有するトランジスタの構造および作製方法について説明する。
【０１１６】
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
【０１１７】
図３は、トランジスタの上面図および断面図である。図３（Ａ）は、トランジスタの上面図を示す。図３（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図３（Ｂ）に示す。また、図３（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図３（Ｃ）に示す。
【０１１８】
図３（Ｂ）に示すトランジスタは、基板１００上の下地絶縁膜１０２と、下地絶縁膜１０２上の酸化物半導体層１０６ａと、酸化物半導体層１０６ａ上の酸化物半導体層１０６ｂと、酸化物半導体層１０６ｂ上の酸化物半導体層１０６ｃと、酸化物半導体層１０６ｃと接するソース電極１１６ａおよびドレイン電極１１６ｂと、酸化物半導体層１０６ｃ、ソース電極１１６ａおよびドレイン電極１１６ｂ上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、を有する。なお、好ましくは、ゲート絶縁膜１１２およびゲート電極１０４上に、保護絶縁膜１１８を設ける。なお、トランジスタは、下地絶縁膜１０２を有さなくても構わない。
【０１１９】
図３に示すトランジスタの酸化物半導体層１０６ａは、例えば、図２に示す酸化物半導体層（Ｓ１）に対応する。また、図３に示すトランジスタの酸化物半導体層１０６ｂは、例えば、図２に示す酸化物半導体層（Ｓ２）に対応する。また、図３に示すトランジスタの酸化物半導体層１０６ｃは、例えば、図２に示す酸化物半導体層（Ｓ３）に対応する。ここでは、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃをまとめて多層膜１０６と呼ぶ。
【０１２０】
なお、ここでは、図２に示した多層膜と対応する多層膜を用いたが、これに限定されるものではない。例えば、図１に示した多層膜と対応する多層膜を用いても構わない。また、例えば、多層膜は４層以上であっても構わない。多層膜１０６についての詳細は、図１または図２に示した多層膜の記載を参照する。
【０１２１】
なお、ソース電極１１６ａおよびドレイン電極１１６ｂに用いる導電膜の種類によっては、酸化物半導体層１０６ｂ、酸化物半導体層１０６ｃの一部から酸素を奪い、または混合層を形成し、酸化物半導体層１０６ｂ、酸化物半導体層１０６ｃ中にｎ型領域（低抵抗領域）を形成することがある。
【０１２２】
図３（Ａ）において、ゲート電極１０４と重なる領域において、ソース電極１１６ａとドレイン電極１１６ｂとの間隔をチャネル長という。ただし、トランジスタが、ｎ型領域を含む場合、ゲート電極１０４と重なる領域において、ソース領域とドレイン領域との間隔をチャネル長といってもよい。
【０１２３】
なお、チャネル形成領域とは、酸化物半導体層１０６ｃにおいて、ゲート電極１０４と重なり、かつソース電極１１６ａとドレイン電極１１６ｂとに挟まれる領域をいう（図３（Ｂ）参照。）。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。
【０１２４】
なお、ゲート電極１０４は、図３（Ａ）に示すように、上面図において酸化物半導体層１０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極１０４側から光が入射した際に、酸化物半導体層１０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極１０４は遮光膜としての機能を有する。ただし、ゲート電極１０４の外側まで酸化物半導体層１０６ｂが設けられても構わない。
【０１２５】
図３に示す下地絶縁膜１０２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１２６】
下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０１２７】
または、下地絶縁膜１０２は、例えば、１層目を窒化シリコン層とし、２層目を第１の酸化シリコン層とし、３層目を第２の酸化シリコン層とした多層膜とすればよい。この場合、第１の酸化シリコン層または／および第２の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０１２８】
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。また、過剰酸素を含む絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
【０１２９】
過剰酸素を含む絶縁膜は、酸化物半導体層中の酸素欠損量を低減することができる。例えば、下地絶縁膜１０２から放出された酸素により、酸化物半導体層１０６ａの酸素欠損量を低減することができる。
【０１３０】
ここで、加熱処理によって酸素を放出する膜は、ＴＤＳ分析にて１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。ＴＤＳ分析は、例えば１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲で行えばよい。
【０１３１】
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
【０１３２】
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
【０１３３】
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（１）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２の分子としてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
【０１３４】
【数１】
2014195058.tif 000003
【０１３５】
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
【０１３６】
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
【０１３７】
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
【０１３８】
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
【０１３９】
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
【０１４０】
ソース電極１１６ａおよびドレイン電極１１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。好ましくは、ソース電極１１６ａおよびドレイン電極１１６ｂは、銅を含む層を有する多層膜とする。ソース電極１１６ａおよびドレイン電極１１６ｂを銅を含む層を有する多層膜とすることで、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層で配線を形成する場合、配線抵抗を低くすることができる。なお、ソース電極１１６ａとドレイン電極１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
【０１４１】
ところで、ソース電極１１６ａおよびドレイン電極１１６ｂとして、銅を含む層を有する多層膜を用いる場合、銅が酸化物半導体層１０６ｂに入ることで酸化物半導体層１０６ｂのキャリア密度が高くなる場合がある。または、銅が、酸化物半導体層１０６ｂにＤＯＳを形成し、当該ＤＯＳが電荷トラップとして機能する場合がある。このとき、酸化物半導体層１０６ｃが銅をブロックする機能を有する場合、銅が酸化物半導体層１０６ｂに入ることによるトランジスタのオフ電流の増加、しきい値電圧の変化を抑制できる。
【０１４２】
図３に示すゲート絶縁膜１１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１４３】
ゲート絶縁膜１１２は、例えば、１層目を窒化シリコン層とし、２層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を含む酸化シリコン層を用いると好ましい。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。
【０１４４】
ゲート絶縁膜１１２が過剰酸素を含む絶縁膜を含む場合、ゲート絶縁膜１１２から放出される酸素により、酸化物半導体層１０６ｃの酸素欠損量を低減することができる。
【０１４５】
ゲート電極１０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
【０１４６】
保護絶縁膜１１８は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０１４７】
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
【０１４８】
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
【０１４９】
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
【０１５０】
＜トランジスタ構造（１）の作製方法＞
以下では、トランジスタ構造（１）の作製方法の一例について説明する。
【０１５１】
図４は、図３（Ｂ）に対応するトランジスタの作製方法を示す断面図である。
【０１５２】
まず、基板１００を準備する。
【０１５３】
次に、下地絶縁膜１０２を形成する。下地絶縁膜１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成すればよい。
【０１５４】
または、基板１００としてシリコンウェハを用いた場合、下地絶縁膜１０２は、熱酸化法によって形成してもよい。
【０１５５】
次に、下地絶縁膜１０２の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、下地絶縁膜１０２の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、酸化物半導体層１０６ｂの結晶性が高くなる場合がある。なお、Ｒａは、ＪＩＳ  Ｂ  ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、数式（２）にて定義される。
【０１５６】
【数２】
2014195058.tif 000004
【０１５７】
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
【０１５８】
次に、下地絶縁膜１０２に酸素イオンを添加することにより、過剰酸素を含む絶縁膜を形成しても構わない。酸素イオンの添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１５９】
次に、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層を、この順番で形成する。酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１６０】
酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層として、Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：３：１、１：３：２、１：３：４、１：３：６、１：６：２、１：６：４、１：６：６、１：６：８、１：６：１０、１：９：２、１：９：４、１：９：６、１：９：８、１：９：１０などとすればよい。元素Ｍは、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどである。
【０１６１】
酸化物半導体層１０６ａとなる酸化物半導体層をスパッタリング法で成膜する場合、酸素を含む雰囲気で成膜する。例えば、雰囲気全体に占める酸素の割合を、１０ｖｏｌｕｍｅ％以上、好ましくは２０ｖｏｌｕｍｅ％以上、さらに好ましくは５０ｖｏｌｕｍｅ％以上、より好ましくは８０ｖｏｌｕｍｅ％以上とする。特に、雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると好ましい。雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると、酸化物半導体層１０６ａに含まれる、希ガスなどの不純物濃度を低減することができる。例えば、酸化物半導体層１０６ａに含まれる希ガスであるヘリウム、ネオン、アルゴン、クリプトンまたはキセノンの濃度を１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることができる。
【０１６２】
このような雰囲気で成膜することで、酸化物半導体層１０６ａとなる酸化物半導体層の酸素欠損量を少なくすることができる。また、酸化物半導体層１０６ａとなる酸化物半導体層の酸素割合を高くすることができる。また、酸化物半導体層１０６ａとなる酸化物半導体層の密度を高くすることができる。
【０１６３】
例えば、酸化物半導体層１０６ａとなる酸化物半導体層の狭義の酸素割合を１．０５以上１．３以下、または１．１以上１．２５以下とすることができる。なお、狭義の酸素割合とは、前述したように、酸化物半導体を構成する酸素以外の元素の一つ一つが最も安定な結晶構造の酸化物となったと仮定し、そのときの酸素の原子数比を１とした場合における、酸化物半導体に占める酸素の原子数比をいう。
【０１６４】
酸化物半導体層１０６ｂとなる酸化物半導体層をスパッタリング法で成膜する場合、酸素を含まない雰囲気で成膜する。例えば、希ガスであるヘリウム、ネオン、アルゴン、クリプトンまたはキセノンを含む雰囲気で成膜すればよい。特に、雰囲気全体に占める酸素の割合を、１０ｖｏｌｕｍｅ％未満、好ましくは１ｖｏｌｕｍｅ％未満、さらに好ましくは０．１ｖｏｌｕｍｅ％未満、より好ましくは０．０１ｖｏｌｕｍｅ％未満とすると好ましい。
【０１６５】
このような雰囲気で成膜することで、酸化物半導体層１０６ｂとなる酸化物半導体層の酸素欠損量を多くすることができる。また、酸化物半導体層１０６ｂとなる酸化物半導体層の酸素割合を低くすることができる。また、酸化物半導体層１０６ｂとなる酸化物半導体層の密度を低くすることができる。
【０１６６】
例えば、酸化物半導体層１０６ｂとなる酸化物半導体層の狭義の酸素割合を０．９５以上１．０５未満、または０．９８以上１．０２未満とすることができる。
【０１６７】
酸化物半導体層１０６ｃとなる酸化物半導体層をスパッタリング法で成膜する場合、酸素を含む雰囲気で成膜する。例えば、雰囲気全体に占める酸素の割合を、１０ｖｏｌｕｍｅ％以上、好ましくは２０ｖｏｌｕｍｅ％以上、さらに好ましくは５０ｖｏｌｕｍｅ％以上、より好ましくは８０ｖｏｌｕｍｅ％以上とする。特に、雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると好ましい。雰囲気全体に占める酸素の割合を、１００ｖｏｌｕｍｅ％とすると、酸化物半導体層１０６ｃに含まれる、希ガスなどの不純物濃度を低減することができる。例えば、酸化物半導体層１０６ｃに含まれる希ガスであるヘリウム、ネオン、アルゴン、クリプトンまたはキセノンの濃度を１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満とすることができる。
【０１６８】
このような雰囲気で成膜することで、酸化物半導体層１０６ｃとなる酸化物半導体層の酸素欠損量を少なくすることができる。また、酸化物半導体層１０６ｃとなる酸化物半導体層の酸素割合を高くすることができる。また、酸化物半導体層１０６ｃとなる酸化物半導体層の密度を高くすることができる。
【０１６９】
例えば、酸化物半導体層１０６ｃとなる酸化物半導体層の狭義の酸素割合を１．０５以上１．３以下、または１．１以上１．２５以下とすることができる。
【０１７０】
なお、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層は、同一のターゲットによって成膜すると好ましい。この場合、成膜時の雰囲気のみを制御することで、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層を成膜することができるため、成膜室の移動をしなくてよい。連続して、多層膜を形成できるため、界面などに不純物が混入しにくく、不純物に起因した不良が起こりにくい。また、生産性を高めることができる。また、成膜装置の台数が減らせるため、半導体装置の作製に掛かる費用を低減することができる。
【０１７１】
ただし、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層は、同一のターゲットによって成膜しなくても構わない。
【０１７２】
酸化物半導体層をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、亜鉛は、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％以下となる場合がある。また、例えば、インジウムは、酸素を含む雰囲気で成膜すると、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
【０１７３】
従って、例えば、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層は、Ｉｎ−Ｍ−Ｚｎ酸化物である同一のターゲットを用いてスパッタリング法で成膜する場合、酸化物半導体層１０６ａとなる酸化物半導体層は、酸化物半導体層１０６ｂとなる酸化物半導体層と比べて、亜鉛およびインジウムの原子数比が小さくなり、Ｍの原子数比が高くなる場合がある。また、酸化物半導体層１０６ｃとなる酸化物半導体層は、酸化物半導体層１０６ｂとなる酸化物半導体層と比べて、亜鉛およびインジウムの原子数比が小さくなり、Ｍの原子数比が高くなる場合がある。
【０１７４】
前述したように、インジウムを含む酸化物半導体は電子移動度が高くなる。従って、インジウムの原子数比が高い酸化物半導体層１０６ｂとなる酸化物半導体層は、酸化物半導体層１０６ａとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層よりも電子移動度が高くなる場合がある。
【０１７５】
また、Ｍの原子数比が高いほどエネルギーギャップは大きくなる。従って、酸化物半導体層１０６ａとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層は、酸化物半導体層１０６ｂとなる酸化物半導体層よりもエネルギーギャップは大きくなる場合がある。
【０１７６】
酸化物半導体層１０６ｃとなる酸化物半導体層を形成した後で、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第１の加熱処理の雰囲気は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層の結晶性を高め、さらに酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層から水素や水などの不純物を除去することができる。また、第１の加熱処理によって、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層の高純度真性化ができる。
【０１７７】
次に、酸化物半導体層１０６ａとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ｃとなる酸化物半導体層の一部をエッチングし、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃを含む多層膜１０６を形成する（図４（Ａ）参照。）。
【０１７８】
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を形成する。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して形成すればよい。ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。このとき、酸化物半導体層１０６ｃの領域にｎ型領域が形成される場合がある。ｎ型領域は、酸化物半導体層１０６ｃ上にソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜を形成する際のダメージや、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の作用によって酸化物半導体層１０６ｃに酸素欠損が生じることに起因して形成される。例えば、酸素欠損のサイトに水素が入ることで、キャリアである電子を生成する場合がある。
【０１７９】
次に、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の一部をエッチングし、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する（図４（Ｂ）参照。）。
【０１８０】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、第１の加熱処理で示した条件から選択して行えばよい。第２の加熱処理を行うことで、酸化物半導体層１０６ｃの露出したｎ型領域をｉ型領域にすることができる場合がある。そのため、酸化物半導体層１０６ｃにおいて、ソース電極１１６ａおよびドレイン電極１１６ｂの直下の領域のみにｎ型領域を設けることができる。ｎ型領域を有することで、酸化物半導体層１０６ｃとソース電極１１６ａおよびドレイン電極１１６ｂとの間の接触抵抗を低減できるため、トランジスタのオン電流を高くすることができる。また、第２の加熱処理を行うことで、第１の加熱処理を行わなくてもよい場合がある。
【０１８１】
次に、ゲート絶縁膜１１２を形成する（図４（Ｃ）参照。）。ゲート絶縁膜１１２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１８２】
次に、ゲート電極１０４となる導電膜を形成する。ゲート電極１０４となる導電膜は、ゲート電極１０４として示した導電膜から選択して形成すればよい。ゲート電極１０４となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１８３】
次に、ゲート電極１０４となる導電膜の一部をエッチングし、ゲート電極１０４を形成する（図４（Ｄ）参照。）。
【０１８４】
次に、保護絶縁膜１１８を形成する（図４（Ｅ）参照。）。保護絶縁膜１１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて形成すればよい。
【０１８５】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、第１の加熱処理で示した条件から選択して行うか、第１の加熱処理および第２の加熱処理よりも低温で行えばよい。
【０１８６】
以上のようにして、図３に示したトランジスタを作製することができる。
【０１８７】
＜トランジスタ構造（２）＞
次に、トランジスタ構造（１）とは異なるトップゲートトップコンタクト型のトランジスタの一例について説明する。
【０１８８】
図５は、トランジスタの上面図および断面図である。図５（Ａ）は、トランジスタの上面図を示す。図５（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図５（Ｂ）に示す。また、図５（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図５（Ｃ）に示す。
【０１８９】
図５（Ｂ）に示すトランジスタは、基板２００上の下地絶縁膜２０２と、下地絶縁膜２０２上の酸化物半導体層２０６ａと、酸化物半導体層２０６ａ上の酸化物半導体層２０６ｂと、酸化物半導体層２０６ｂと接するソース電極２１６ａおよびドレイン電極２１６ｂと、酸化物半導体層２０６ｂ上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上の酸化物半導体層２０６ｃと、酸化物半導体層２０６ｃ上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上のゲート電極２０４と、を有する。なお、好ましくは、ゲート絶縁膜２１２およびゲート電極２０４上に、保護絶縁膜２１８を設ける。なお、トランジスタは、下地絶縁膜２０２を有さなくても構わない。
【０１９０】
図５に示すトランジスタの酸化物半導体層２０６ａは、例えば、図２に示す酸化物半導体層（Ｓ１）に対応する。また、図５に示すトランジスタの酸化物半導体層２０６ｂは、例えば、図２に示す酸化物半導体層（Ｓ２）に対応する。また、図５に示すトランジスタの酸化物半導体層２０６ｃは、例えば、図２に示す酸化物半導体層（Ｓ３）に対応する。ここでは、酸化物半導体層２０６ａ、酸化物半導体層２０６ｂおよび酸化物半導体層２０６ｃをまとめて多層膜２０６と呼ぶ。
【０１９１】
なお、ここでは、図２に示した多層膜と対応する多層膜を用いたが、これに限定されるものではない。例えば、図１に示した多層膜と対応する多層膜を用いても構わない。また、例えば、多層膜は４層以上であっても構わない。多層膜２０６についての詳細は、図１または図２に示した多層膜の記載を参照する。
【０１９２】
なお、図５には、ゲート電極２０４、ゲート絶縁膜２１２および酸化物半導体層２０６ｃが、概略同一の上面形状（上面図から見た形状）を有する例について示すが、これに限定されるものではない。例えば、酸化物半導体層２０６ｃまたは／およびゲート絶縁膜２１２が、ゲート電極２０４の外側まで設けられていても構わない。
【０１９３】
なお、ソース電極２１６ａおよびドレイン電極２１６ｂに用いる導電膜の種類によっては、酸化物半導体層２０６ｂの一部から酸素を奪い、または混合層を形成し、酸化物半導体層２０６ｂ中にｎ型領域を形成することがある。
【０１９４】
なお、ゲート電極２０４は、図５（Ａ）に示すように、上面図において酸化物半導体層２０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極２０４側から光が入射した際に、酸化物半導体層２０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。ただし、ゲート電極２０４の外側まで酸化物半導体層２０６ｂが設けられても構わない。
【０１９５】
下地絶縁膜２０２は、下地絶縁膜１０２の記載を参照する。また、ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。ゲート絶縁膜２１２は、ゲート絶縁膜１１２の記載を参照する。ゲート電極２０４は、ゲート電極１０４の記載を参照する。保護絶縁膜２１８は、保護絶縁膜１１８の記載を参照する。基板２００は、基板１００の記載を参照する。
【０１９６】
＜トランジスタ構造（２）の作製方法＞
以下では、トランジスタ構造（２）の作製方法の一例について説明する。
【０１９７】
図６および図７は、図５（Ｂ）に対応するトランジスタの作製方法を示す断面図である。
【０１９８】
まず、基板２００を準備する。
【０１９９】
次に、下地絶縁膜２０２を形成する。下地絶縁膜２０２の形成方法は、下地絶縁膜１０２の記載を参照する。
【０２００】
次に、酸化物半導体層２０６ａとなる酸化物半導体層および酸化物半導体層２０６ｂとなる酸化物半導体層を、この順番で形成する。酸化物半導体層２０６ａとなる酸化物半導体層および酸化物半導体層２０６ｂとなる酸化物半導体層の形成方法は、それぞれ酸化物半導体層１０６ａとなる酸化物半導体層および酸化物半導体層１０６ｂとなる酸化物半導体層の形成方法を参照する。
【０２０１】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２０２】
次に、酸化物半導体層２０６ａとなる酸化物半導体層および酸化物半導体層２０６ｂとなる酸化物半導体層の一部をエッチングし、酸化物半導体層２０６ａおよび酸化物半導体層２０６ｂを形成する（図６（Ａ）参照。）。
【０２０３】
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を形成する。ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の形成方法は、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の記載を参照する。
【０２０４】
次に、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の一部をエッチングし、ソース電極２１６ａおよびドレイン電極２１６ｂを形成する（図６（Ｂ）参照。）。
【０２０５】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。第２の加熱処理を行うことで、酸化物半導体層２０６ｂの露出したｎ型領域をｉ型領域にすることができる場合がある。
【０２０６】
次に、酸化物半導体層２０６ｃとなる酸化物半導体層２３６を形成する（図６（Ｃ）参照。）。酸化物半導体層２０６ｃとなる酸化物半導体層２３６の形成方法は、酸化物半導体層１０６ｃとなる酸化物半導体層の記載を参照する。
【０２０７】
次に、絶縁膜２４２を形成する。絶縁膜２４２の形成方法は、ゲート絶縁膜１１２の形成方法を参照する。
【０２０８】
絶縁膜２４２は、例えば、プラズマを用いたＣＶＤ法により形成すればよい。ＣＶＤ法では、基板温度を高くするほど、緻密で欠陥密度の低い絶縁膜が得られる。絶縁膜２４２は、加工後にゲート絶縁膜２１２として機能するため、緻密で欠陥密度が低いほどトランジスタの電気特性は安定となる。一方、下地絶縁膜２０２が過剰酸素を含むとき、トランジスタの電気特性は安定となる。ところが、下地絶縁膜２０２が露出した状態で基板温度を高くすると、下地絶縁膜２０２から酸素が放出し、過剰酸素が低減してしまう場合がある。ここでは、絶縁膜２４２の形成時に、下地絶縁膜２０２が酸化物半導体層２０６ｃとなる酸化物半導体層で覆われているため、下地絶縁膜２０２からの酸素放出を抑制することができる。そのため、下地絶縁膜２０２に含まれる過剰酸素を低減させることなく、絶縁膜２４２を緻密で欠陥密度の低い絶縁膜とすることができる。そのため、トランジスタの信頼性を高めることができる。
【０２０９】
次に、導電膜２３４を形成する（図６（Ｄ）参照。）。導電膜２３４の形成方法は、ゲート電極１０４となる導電膜の記載を参照する。
【０２１０】
次に、酸化物半導体層２０６ｃとなる酸化物半導体層２３６、絶縁膜２４２および導電膜２３４の一部をエッチングし、それぞれ酸化物半導体層２０６ｃ、ゲート絶縁膜２１２およびゲート電極２０４とする（図７（Ａ）参照。）。
【０２１１】
次に、保護絶縁膜２１８を形成する（図７（Ｂ）参照。）。保護絶縁膜２１８の形成方法は、保護絶縁膜１１８の記載を参照する。
【０２１２】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２１３】
以上のようにして、図５に示したトランジスタを作製することができる。
【０２１４】
＜トランジスタ構造（３）＞
次に、ボトムゲートトップコンタクト型のトランジスタの一例について説明する。
【０２１５】
図８は、トランジスタの上面図および断面図である。図８（Ａ）は、トランジスタの上面図を示す。図８（Ａ）において、一点鎖線Ｃ１−Ｃ２に対応する断面図を図８（Ｂ）に示す。また、図８（Ａ）において、一点鎖線Ｃ３−Ｃ４に対応する断面図を図８（Ｃ）に示す。
【０２１６】
図８（Ｂ）に示すトランジスタは、基板３００上のゲート電極３０４と、ゲート電極３０４上のゲート絶縁膜３１２と、ゲート絶縁膜３１２上の酸化物半導体層３０６ａと、酸化物半導体層３０６ａ上の酸化物半導体層３０６ｂと、酸化物半導体層３０６ｂ上の酸化物半導体層３０６ｃと、酸化物半導体層３０６ｃと接するソース電極３１６ａおよびドレイン電極３１６ｂと、を有する。なお、好ましくは、酸化物半導体層３０６ｃ上、ソース電極３１６ａ上およびドレイン電極３１６ｂ上の保護絶縁膜３１８を設ける。
【０２１７】
図８に示すトランジスタの酸化物半導体層３０６ａは、例えば、図２に示す酸化物半導体層（Ｓ３）に対応する。また、図８に示すトランジスタの酸化物半導体層３０６ｂは、例えば、図２に示す酸化物半導体層（Ｓ２）に対応する。また、図８に示すトランジスタの酸化物半導体層３０６ｃは、例えば、図２に示す酸化物半導体層（Ｓ１）に対応する。ここでは、酸化物半導体層３０６ａ、酸化物半導体層３０６ｂおよび酸化物半導体層３０６ｃをまとめて多層膜３０６と呼ぶ。
【０２１８】
なお、ここでは、図２に示した多層膜と対応する多層膜を用いたが、これに限定されるものではない。例えば、図１に示した多層膜と対応する多層膜を用いても構わない。また、例えば、多層膜は４層以上であっても構わない。多層膜３０６についての詳細は、図１または図２に示した多層膜の記載を参照する。
【０２１９】
なお、ソース電極３１６ａおよびドレイン電極３１６ｂに用いる導電膜の種類によっては、酸化物半導体層３０６ｂ、酸化物半導体層３０６ｃの一部から酸素を奪い、または混合層を形成し、酸化物半導体層３０６ｂ、酸化物半導体層３０６ｃ中にｎ型領域（低抵抗領域）を形成することがある。
【０２２０】
なお、ゲート電極３０４は、図８（Ａ）に示すように、上面図において酸化物半導体層３０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極３０４側から光が入射した際に、酸化物半導体層３０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極３０４は遮光膜としての機能を有する。ただし、ゲート電極３０４の外側まで酸化物半導体層３０６ｂが設けられても構わない。
【０２２１】
酸化物半導体層３０６ａ、酸化物半導体層３０６ｂおよび酸化物半導体層３０６ｃは、それぞれ酸化物半導体層１０６ｃ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ａについての記載を参照する。即ち、ボトムゲートトップコンタクト型のトランジスタでは、トップゲートトップコンタクト型のトランジスタと上下入れ替わったような積層構造となる。
【０２２２】
保護絶縁膜３１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
【０２２３】
保護絶縁膜３１８は、例えば、１層目を酸化シリコン層とし、２層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。窒化シリコン層は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳ分析にて測定すればよい。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２２４】
または、保護絶縁膜３１８は、例えば、１層目を第１の酸化シリコン層３１８ａとし、２層目を第２の酸化シリコン層３１８ｂとし、３層目を窒化シリコン層３１８ｃとした多層膜とすればよい（図８（Ｄ）参照。）。この場合、第１の酸化シリコン層３１８ａまたは／および第２の酸化シリコン層３１８ｂは酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第１の酸化シリコン層３１８ａは、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層を用いる。第２の酸化シリコン層３１８ｂは、過剰酸素を含む酸化シリコン層を用いる。窒化シリコン層３１８ｃは水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
【０２２５】
過剰酸素を含む絶縁膜は、酸化物半導体層３０６ｃ中の酸素欠損量を低減することができる。
【０２２６】
また、ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。ゲート絶縁膜３１２は、ゲート絶縁膜１１２の記載を参照する。ゲート電極３０４は、ゲート電極１０４の記載を参照する。基板３００は、基板１００の記載を参照する。
【０２２７】
＜トランジスタ構造（３）の作製方法＞
以下では、トランジスタ構造（３）の作製方法の一例について説明する。
【０２２８】
図９は、図８（Ｂ）に対応するトランジスタの作製方法を示す断面図である。
【０２２９】
まず、基板３００を準備する。
【０２３０】
次に、ゲート電極３０４となる導電膜を形成する。ゲート電極３０４となる導電膜の形成方法は、ゲート電極１０４となる導電膜の記載を参照する。
【０２３１】
次に、ゲート電極３０４となる導電膜の一部をエッチングし、ゲート電極３０４を形成する。
【０２３２】
次に、ゲート絶縁膜３１２を形成する。ゲート絶縁膜３１２の形成方法は、ゲート絶縁膜１１２の形成方法を参照する。
【０２３３】
ゲート絶縁膜３１２は、例えば、プラズマを用いたＣＶＤ法により形成すればよい。ＣＶＤ法では、基板温度を高くするほど、緻密で欠陥密度の低い絶縁膜が得られる。ゲート絶縁膜３１２が緻密で欠陥密度が低いほどトランジスタの電気特性は安定となる。
【０２３４】
次に、酸化物半導体層３０６ａとなる酸化物半導体層、酸化物半導体層３０６ｂとなる酸化物半導体層および酸化物半導体層３０６ｃとなる酸化物半導体層を、この順番で形成する。酸化物半導体層３０６ａとなる酸化物半導体層、酸化物半導体層３０６ｂとなる酸化物半導体層および酸化物半導体層３０６ｃとなる酸化物半導体層の形成方法は、それぞれ酸化物半導体層１０６ｃとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ａとなる酸化物半導体層の形成方法を参照する。
【０２３５】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２３６】
次に、酸化物半導体層３０６ａとなる酸化物半導体層、酸化物半導体層３０６ｂとなる酸化物半導体層および酸化物半導体層３０６ｃとなる酸化物半導体層の一部をエッチングし、酸化物半導体層３０６ａ、酸化物半導体層３０６ｂおよび酸化物半導体層３０６ｃを形成する（図９（Ａ）参照。）。
【０２３７】
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜を形成する。ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜の形成方法は、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の記載を参照する。このとき、酸化物半導体層３０６ｃの領域にｎ型領域が形成される場合がある。ｎ型領域は、酸化物半導体層３０６ｃ上に導電膜を形成する際のダメージや、導電膜の作用によって酸化物半導体層３０６ｃに酸素欠損が生じることに起因して形成される。例えば、酸素欠損のサイトに水素が入ることで、キャリアである電子を生成する場合がある。
【０２３８】
次に、ソース電極３１６ａおよびドレイン電極３１６ｂとなる導電膜の一部をエッチングし、ソース電極３１６ａおよびドレイン電極３１６ｂを形成する（図９（Ｂ）参照。）。
【０２３９】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。第２の加熱処理を行うことで、酸化物半導体層３０６ｃまたは／および酸化物半導体層３０６ｂの露出したｎ型領域をｉ型領域にすることができる場合がある。
【０２４０】
次に、保護絶縁膜３１８を形成する（図９（Ｃ）参照。）。
【０２４１】
ここで、保護絶縁膜３１８を図８（Ｄ）に示すような３層構造とする場合について説明する。まず、第１の酸化シリコン層３１８ａを成膜する。次に、第２の酸化シリコン層３１８ｂを成膜する。次に、第２の酸化シリコン層３１８ｂに酸素イオンを添加する処理を行ってもよい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層３１８ｃを成膜することで、保護絶縁膜３１８を形成すればよい。
【０２４２】
第１の酸化シリコン層３１８ａは、ＣＶＤ法の一種であるプラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。なお、シリコンを含む堆積性ガスの代表例としては、シラン、ジシラン、トリシラン、フッ化シラン、などがある。酸化性ガスとしては、酸素、オゾン、亜酸化窒素、二酸化窒素などがある。
【０２４３】
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで、第１の酸化シリコン層３１８ａ中の水素含有量を低減し、かつダングリングボンドを低減することができる。
【０２４４】
以上のようにして、欠陥密度の小さい第１の酸化シリコン層３１８ａを成膜する。即ち、第１の酸化シリコン層３１８ａは、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、または５×１０１６ｓｐｉｎｓ／ｃｍ３以下とすることができる。
【０２４５】
第２の酸化シリコン層３１８ｂは、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガスおよび酸化性ガスを用いて圧力１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下として、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜すればよい。
【０２４６】
上述の方法によって、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、ガスの酸化が進むため、過剰酸素を含む第２の酸化シリコン層３１８ｂを成膜することができる。
【０２４７】
窒化シリコン層３１８ｃは、プラズマＣＶＤ法によって成膜すると好ましい。具体的には、基板温度を１８０℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス、窒素ガスおよびアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下として、電極に高周波電力を供給することで成膜すればよい。
【０２４８】
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガスおよび窒素ガスの分解を促すことができる、これは、アンモニアガスがプラズマエネルギーおよび熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性ガスの結合、および窒素ガスの結合の分解に寄与するためである。
【０２４９】
従って、上述の方法によって、水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン層３１８ｃを成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン層３１８ｃとすることができる。
【０２５０】
以上のようにして保護絶縁膜３１８を形成すればよい。
【０２５１】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２５２】
以上のようにして、図８に示したトランジスタを作製することができる。
【０２５３】
＜トランジスタ構造（４）＞
次に、トランジスタ構造（３）とは異なるボトムゲートトップコンタクト型のトランジスタの一例について説明する。
【０２５４】
図１０は、トランジスタの上面図および断面図である。図１０（Ａ）は、トランジスタの上面図を示す。図１０（Ａ）において、一点鎖線Ｄ１−Ｄ２に対応する断面図を図１０（Ｂ）に示す。また、図１０（Ａ）において、一点鎖線Ｄ３−Ｄ４に対応する断面図を図１０（Ｃ）に示す。
【０２５５】
図１０（Ｂ）に示すトランジスタは、基板４００上のゲート電極４０４と、ゲート電極４０４上のゲート絶縁膜４１２と、ゲート絶縁膜４１２上の酸化物半導体層４０６ａと、酸化物半導体層４０６ａ上の酸化物半導体層４０６ｂと、酸化物半導体層４０６ｂ上の酸化物半導体層４０６ｃと、ゲート絶縁膜４１２上および酸化物半導体層４０６ｃ上の保護絶縁膜４１８と、保護絶縁膜４１８に設けられた開口部を介して酸化物半導体層４０６ｃと接するソース電極４１６ａおよびドレイン電極４１６ｂと、を有する。
【０２５６】
図１０に示すトランジスタの酸化物半導体層４０６ａは、例えば、図２に示す酸化物半導体層（Ｓ３）に対応する。また、図１０に示すトランジスタの酸化物半導体層４０６ｂは、例えば、図２に示す酸化物半導体層（Ｓ２）に対応する。また、図１０に示すトランジスタの酸化物半導体層４０６ｃは、例えば、図２に示す酸化物半導体層（Ｓ１）に対応する。ここでは、酸化物半導体層４０６ａ、酸化物半導体層４０６ｂおよび酸化物半導体層４０６ｃをまとめて多層膜４０６と呼ぶ。
【０２５７】
なお、ここでは、図２に示した多層膜と対応する多層膜を用いたが、これに限定されるものではない。例えば、図１に示した多層膜と対応する多層膜を用いても構わない。また、例えば、多層膜は４層以上であっても構わない。多層膜４０６についての詳細は、図１または図２に示した多層膜の記載を参照する。
【０２５８】
なお、ソース電極４１６ａおよびドレイン電極４１６ｂに用いる導電膜の種類によっては、酸化物半導体層４０６ｂ、酸化物半導体層４０６ｃの一部から酸素を奪い、または混合層を形成し、酸化物半導体層４０６ｂ、酸化物半導体層４０６ｃ中にｎ型領域（低抵抗領域）を形成することがある。
【０２５９】
なお、ゲート電極４０４は、図１０（Ａ）に示すように、上面図において酸化物半導体層４０６ｂが内側に含まれるように設けられる。こうすることで、ゲート電極４０４側から光が入射した際に、酸化物半導体層４０６ｂ中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極４０４は遮光膜としての機能を有する。ただし、ゲート電極４０４の外側まで酸化物半導体層４０６ｂが設けられても構わない。
【０２６０】
酸化物半導体層４０６ａ、酸化物半導体層４０６ｂおよび酸化物半導体層４０６ｃは、それぞれ酸化物半導体層１０６ｃ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ａについての記載を参照する。即ち、ボトムゲートトップコンタクト型のトランジスタでは、トップゲートトップコンタクト型のトランジスタと上下入れ替わったような積層構造となる。
【０２６１】
保護絶縁膜４１８は、保護絶縁膜３１８の記載を参照する。
【０２６２】
保護絶縁膜４１８は、過剰酸素を含む絶縁膜を有すると好ましい。過剰酸素を含む絶縁膜は、酸化物半導体層４０６ｃ中の酸素欠損量を低減することができる。
【０２６３】
また、ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂの記載を参照する。ゲート絶縁膜４１２は、ゲート絶縁膜１１２の記載を参照する。ゲート電極４０４は、ゲート電極１０４の記載を参照する。基板４００は、基板１００の記載を参照する。
【０２６４】
＜トランジスタ構造（４）の作製方法＞
以下では、トランジスタ構造（４）の作製方法の一例について説明する。
【０２６５】
図１１は、図１０（Ｂ）に対応するトランジスタの作製方法を示す断面図である。
【０２６６】
まず、基板４００を準備する。
【０２６７】
次に、ゲート電極４０４となる導電膜を形成する。ゲート電極４０４となる導電膜の形成方法は、ゲート電極１０４となる導電膜の記載を参照する。
【０２６８】
次に、ゲート電極４０４となる導電膜の一部をエッチングし、ゲート電極４０４を形成する。
【０２６９】
次に、ゲート絶縁膜４１２を形成する。ゲート絶縁膜４１２の形成方法は、ゲート絶縁膜１１２の形成方法を参照する。
【０２７０】
ゲート絶縁膜４１２は、例えば、プラズマを用いたＣＶＤ法により形成すればよい。ＣＶＤ法では、基板温度を高くするほど、緻密で欠陥密度の低い絶縁膜が得られる。ゲート絶縁膜４１２が緻密で欠陥密度が低いほどトランジスタの電気特性は安定となる。
【０２７１】
次に、酸化物半導体層４０６ａとなる酸化物半導体層、酸化物半導体層４０６ｂとなる酸化物半導体層および酸化物半導体層４０６ｃとなる酸化物半導体層を、この順番で形成する。酸化物半導体層４０６ａとなる酸化物半導体層、酸化物半導体層４０６ｂとなる酸化物半導体層および酸化物半導体層４０６ｃとなる酸化物半導体層の形成方法は、それぞれ酸化物半導体層１０６ｃとなる酸化物半導体層、酸化物半導体層１０６ｂとなる酸化物半導体層および酸化物半導体層１０６ａとなる酸化物半導体層の形成方法を参照する。
【０２７２】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２７３】
次に、酸化物半導体層４０６ａとなる酸化物半導体層、酸化物半導体層４０６ｂとなる酸化物半導体層および酸化物半導体層４０６ｃとなる酸化物半導体層の一部をエッチングし、酸化物半導体層４０６ａ、酸化物半導体層４０６ｂおよび酸化物半導体層４０６ｃを形成する（図１１（Ａ）参照。）。
【０２７４】
次に、保護絶縁膜４１８となる絶縁膜を形成する。保護絶縁膜４１８となる絶縁膜の形成方法は、保護絶縁膜３１８の記載を参照する。
【０２７５】
次に、第２の加熱処理を行うと好ましい。第２の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２７６】
次に、保護絶縁膜４１８となる絶縁膜の一部をエッチングすることで保護絶縁膜４１８を形成する（図１１（Ｂ）参照。）。
【０２７７】
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜を形成する。ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜の形成方法は、ソース電極１１６ａおよびドレイン電極１１６ｂとなる導電膜の記載を参照する。このとき、酸化物半導体層４０６ｃの領域にｎ型領域が形成される場合がある。ｎ型領域は、酸化物半導体層４０６ｃ上に導電膜を形成する際のダメージや、導電膜の作用によって酸化物半導体層４０６ｃに酸素欠損が生じることに起因して形成される。例えば、酸素欠損のサイトに水素が入ることで、キャリアである電子を生成する場合がある。
【０２７８】
次に、ソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜の一部をエッチングし、ソース電極４１６ａおよびドレイン電極４１６ｂを形成する（図１１（Ｃ）参照。）。
【０２７９】
次に、第３の加熱処理を行うと好ましい。第３の加熱処理は、トランジスタ構造（１）の作製方法の記載を参照する。
【０２８０】
以上のようにして、図１０に示したトランジスタを作製することができる。
【０２８１】
＜応用製品について＞
以下では、上述したトランジスタを用いた応用製品について説明する。
【０２８２】
＜マイクロコンピュータ＞
上述したトランジスタは、さまざまな電子機器に搭載されるマイクロコンピュータに適用することができる。
【０２８３】
以下では、マイクロコンピュータを搭載した電子機器の例として火災報知器の構成および動作について、図１２および図１３を用いて説明する。
【０２８４】
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すものであり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用いられる火災感知器なども火災報知器に含むものとする。
【０２８５】
図１２に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マイクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と、高電位電源線ＶＤＤおよびパワーゲートコントローラ５０３と電気的に接続されたパワーゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０５と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部５０６と不揮発性記憶部５０７と、が含まれる。
【０２８６】
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバスなどを用いることができる。また、警報装置には、インターフェース５０８を介してパワーゲート５０４と電気的に接続される発光素子５３０が設けられる。
【０２８７】
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなどを用いることができる。
【０２８８】
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従って、ＣＰＵ５０５、検出部５０９およびインターフェース５０８に高電位電源線ＶＤＤから供給される電源を供給または遮断する。ここで、パワーゲート５０４としては、例えば、トランジスタなどのスイッチング素子を用いることができる。
【０２８９】
このようなパワーゲートコントローラ５０３およびパワーゲート５０４を用いることにより、光量を測定する期間に検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５およびインターフェース５０８への電源供給を遮断することができる。このように警報装置を動作させることにより、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
【０２９０】
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７に用いられる、極めてオフ電流の低いトランジスタ、例えば上述した酸化物半導体層を含む多層膜を用いたトランジスタを用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
【０２９１】
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続され、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地電位（ＧＮＤ）などの低電位Ｌが与えられている。
【０２９２】
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持することができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設けられた交流電源から配線を介して電源を供給する構成としてもよい。
【０２９３】
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄電池、リチウムイオン電池、またはリチウムイオンバッテリーとも呼ぶ。）を用いることもできる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
【０２９４】
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量を計測し、煙の存在を感知する。
【０２９５】
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４およびＣＰＵ５０５と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５１１、アンプ５１２およびＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に電源を供給したときに動作する。
【０２９６】
図１３（Ａ）に警報装置の断面の一部を示す。なお、図１３（Ａ）には、チャネル長方向のＡ−Ｂ断面、およびチャネル長方向と直交するＣ−Ｄ断面を示す。ｐ型の半導体基板４５１に素子分離領域４５３を有し、ゲート絶縁膜４５７およびゲート電極４５９、ｎ型の不純物領域４６１ａ、ｎ型の不純物領域４６１ｂ、絶縁膜４６５および絶縁膜４６７を有するトランジスタ５１９が形成されている。トランジスタ５１９は、単結晶シリコンなどの半導体を用いて形成されており、高速動作が可能である。従って、高速なアクセスが可能なＣＰＵの揮発性記憶部を形成することができる。
【０２９７】
また、絶縁膜４６５および絶縁膜４６７の一部を選択的にエッチングした開口部にコンタクトプラグ４６９ａおよびコンタクトプラグ４６９ｂを形成し、絶縁膜４６７およびコンタクトプラグ４６９ａおよびコンタクトプラグ４６９ｂ上に溝部を有する絶縁膜４７１を設けている。また、絶縁膜４７１の溝部に配線４７３ａおよび配線４７３ｂを形成する。また、絶縁膜４７１、配線４７３ａおよび配線４７３ｂ上にスパッタリング法、ＣＶＤ法等により絶縁膜４７０を形成し、当該絶縁膜４７０上に、溝部を有する絶縁膜４７２を形成する。絶縁膜４７２の溝部に電極４７４を形成する。電極４７４は、トランジスタ５１７のバックゲート電極として機能する電極である。このような電極４７４を設けることにより、トランジスタ５１７のしきい値電圧の制御を行うことができる。
【０２９８】
また、絶縁膜４７２および電極４７４上に、スパッタリング法、ＣＶＤ法等により、絶縁膜４７５を設けている。
【０２９９】
絶縁膜４７５上には、トランジスタ５１７と、光電変換素子５１４が設けられる。トランジスタ５１７は、酸化物半導体層１０６ａ、酸化物半導体層１０６ｂおよび酸化物半導体層１０６ｃと、ソース電極１１６ａおよびドレイン電極１１６ｂと、ゲート絶縁膜１１２と、ゲート電極１０４と、保護絶縁膜１１８を含む。また、光電変換素子５１４とトランジスタ５１７を覆う絶縁膜４４５が設けられ、絶縁膜４４５上にドレイン電極１１６ｂに接して配線４４９を有する。配線４４９は、トランジスタ５１７のドレイン電極１１６ｂとトランジスタ５１９のゲート電極４５９とを電気的に接続する。
【０３００】
図１３（Ｂ）は、検出部の回路図である。検出部は、光センサ５１１と、アンプ５１２と、ＡＤコンバータ５１３と、を有する。光センサ５１１は、光電変換素子５１４と、容量素子５１５と、トランジスタ５１６と、トランジスタ５１７と、トランジスタ５１８と、トランジスタ５１９と、を含む。ここで光電変換素子５１４としては、例えば、フォトダイオードなどを用いることができる。
【０３０１】
光電変換素子５１４の端子の一方は、低電位電源線ＶＳＳと電気的に接続され、端子の他方は、トランジスタ５１７のソース電極およびドレイン電極の一方に電気的に接続される。トランジスタ５１７のゲート電極は、電荷蓄積制御信号Ｔｘが与えられ、ソース電極およびドレイン電極の他方は、容量素子５１５の一対の電極の一方と、トランジスタ５１６のソース電極およびドレイン電極の一方と、トランジスタ５１９のゲート電極と電気的に接続される（以下、当該ノードをノードＦＤと呼ぶ場合がある）。容量素子５１５の一対の電極の他方は、低電位電源線ＶＳＳと電気的に接続される。トランジスタ５１６のゲート電極は、リセット信号Ｒｅｓが与えられ、ソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ５１９のソース電極およびドレイン電極の一方は、トランジスタ５１８のソース電極およびドレイン電極の一方と、アンプ５１２と電気的に接続される。また、トランジスタ５１９のソース電極およびドレイン電極の他方は、高電位電源線ＶＤＤと電気的に接続される。トランジスタ５１８のゲート電極は、バイアス信号Ｂｉａｓが与えられ、ソース電極およびドレイン電極の他方は、低電位電源線ＶＳＳと電気的に接続される。
【０３０２】
なお、容量素子５１５は必ずしも設けなくてよく、例えば、トランジスタ５１９などの寄生容量が十分大きい場合、容量素子を設けない構成としてもよい。
【０３０３】
また、トランジスタ５１６およびトランジスタ５１７に、極めてオフ電流の低いトランジスタを用いることが好ましい。また、極めてオフ電流の低いトランジスタとしては、上述したトランジスタを用いることが好ましい。このような構成とすることによりノードＦＤの電位を長時間保持することが可能となる。
【０３０４】
また、図１３（Ａ）に示す構成は、トランジスタ５１７と電気的に接続して、絶縁膜４７５上に光電変換素子５１４が設けられている。
【０３０５】
光電変換素子５１４は、絶縁膜４７５上に設けられた半導体膜４６０と、半導体膜４６０上に接して設けられたソース電極１１６ａ、電極４６６ｃと、を有する。ソース電極１１６ａはトランジスタ５１７のソース電極またはドレイン電極として機能する電極であり、光電変換素子５１４とトランジスタ５１７とを電気的に接続している。
【０３０６】
半導体膜４６０、ソース電極１１６ａおよび電極４６６ｃ上には、ゲート絶縁膜１１２、保護絶縁膜１１８および絶縁膜４４５が設けられている。また、絶縁膜４４５上に配線４５６が設けられており、ゲート絶縁膜１１２、保護絶縁膜１１８および絶縁膜４４５に設けられた開口を介して電極４６６ｃと接する。
【０３０７】
電極４６６ｃは、ソース電極１１６ａおよびドレイン電極１１６ｂと、配線４５６は、配線４４９と同様の工程で形成することができる。
【０３０８】
半導体膜４６０としては、光電変換を行うことができる半導体膜を設ければよく、例えば、シリコンやゲルマニウムなどを用いることができる。半導体膜４６０にシリコンを用いた場合は、可視光を検知する光センサとして機能する。また、シリコンとゲルマニウムでは吸収できる電磁波の波長が異なるため、半導体膜４６０にゲルマニウムを用いる構成とすると、赤外線を検知するセンサとして用いることができる。
【０３０９】
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができる。
【０３１０】
上述した火災報知器には、上述したトランジスタを用いた複数の回路を組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
【０３１１】
＜ＣＰＵ＞
図１４は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
【０３１２】
図１４（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１４（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０３１３】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３１４】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０３１５】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
【０３１６】
図１４（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
【０３１７】
図１４（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３１８】
電源停止に関しては、図１４（Ｂ）または図１４（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１４（Ｂ）および図１４（Ｃ）の回路の説明を行う。
【０３１９】
図１４（Ｂ）および図１４（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
【０３２０】
図１４（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
【０３２１】
図１４（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
【０３２２】
なお、図１４（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
【０３２３】
また、図１４（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
【０３２４】
また、図１４（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
【０３２５】
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
【０３２６】
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等のＬＳＩにも応用可能である。
【０３２７】
＜表示装置＞
本項では、上述したトランジスタを適用した表示装置について説明する。
【０３２８】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インク、電気泳動素子など、電気的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用いた表示装置について説明する。
【０３２９】
なお、以下に示す表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
【０３３０】
また、以下に示す表示装置は画像表示デバイスまたは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０３３１】
＜ＥＬ表示装置＞
まずはＥＬ素子を用いた表示装置（ＥＬ表示装置ともいう。）について説明する。
【０３３２】
図１５は、ＥＬ表示装置の画素の回路図の一例である。
【０３３３】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケースが考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。従って、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０３３４】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。従って、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０３３５】
図１５（Ａ）に示すＥＬ表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７４２と、発光素子７１９と、を有する。
【０３３６】
なお、図１５（Ａ）などは、回路構成の一例であるため、さらに、トランジスタを追加して設けることが可能である。逆に、図１５（Ａ）の各ノードにおいて、追加してトランジスタ、スイッチ、受動素子などを設けないようにすることも可能である。
【０３３７】
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端と電気的に接続される。トランジスタ７４１のソースは、キャパシタ７４２の他端および発光素子７１９の一端と電気的に接続される。トランジスタ７４１のドレインは、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮＤまたはそれより小さい電位とする。
【０３３８】
なお、トランジスタ７４１は、上述したトランジスタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高いＥＬ表示装置とすることができる。
【０３３９】
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いることで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また、スイッチ素子７４３として、上述したトランジスタを用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジスタ７４１と同一工程によってスイッチ素子７４３を作製することができ、ＥＬ表示装置の生産性を高めることができる。
【０３４０】
図１５（Ｂ）は、ＥＬ表示装置の上面図である。ＥＬ表示装置は、基板３００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動回路７３５および駆動回路７３６を囲むように基板３００と基板７００との間に設けられる。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設けても構わない。
【０３４１】
図１５（Ｃ）は、図１５（Ｂ）の一点鎖線Ｍ−Ｎに対応するＥＬ表示装置の断面図の一部である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
【０３４２】
なお、図１５（Ｃ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けることにより、ＥＬ表示装置の作製工程を短縮化し、生産性を高めることができる。
【０３４３】
図１５（Ｃ）では、トランジスタ７４１として、図８に示したトランジスタと同様の構造のトランジスタを適用した例を示す。
【０３４４】
図８に示したトランジスタは、しきい値電圧の変化の小さいトランジスタである。従って、僅かなしきい値電圧の変化によっても階調ずれの生じる場合がある、ＥＬ表示装置に好適なトランジスタである。
【０３４５】
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。ここで、絶縁膜７２０および保護絶縁膜３１８には、トランジスタ７４１のソース電極３１６ａに達する開口部が設けられる。
【０３４６】
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７４１のソース電極３１６ａと接する。
【０３４７】
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。隔壁７８４上には、隔壁７８４に設けられた開口部で電極７８１と接する発光層７８２が設けられる。発光層７８２上には、電極７８３が設けられる。電極７８１、発光層７８２および電極７８３の重なる領域が、発光素子７１９となる。
【０３４８】
＜液晶表示装置＞
次に、液晶素子を用いた表示装置（液晶表示装置ともいう。）について説明する。
【０３４９】
図１６（Ａ）は、液晶表示装置の画素の構成例を示す回路図である。図１６（Ａ）に示す画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填された素子（以下液晶素子ともいう）７５３とを有する。
【０３５０】
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続され、ゲートが走査線７５４に電気的に接続されている。
【０３５１】
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
【０３５２】
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異なる電位であってもよい。
【０３５３】
なお、液晶表示装置も、上面図はＥＬ表示装置と概略同様である。図１５（Ｂ）の一点鎖線Ｍ−Ｎに対応する液晶表示装置の断面図の一部を図１６（Ｂ）に示す。図１６（Ｂ）において、ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、配線７３３ａは、ゲート電極３０４と同一層である。
【０３５４】
図１６（Ｂ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することができる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることにより、液晶表示装置の作製工程を短縮化し、生産性を高めることができる。
【０３５５】
トランジスタ７５１としては、上述したトランジスタを適用することができる。図１６（Ｂ）においては、図８に示したトランジスタと同様の構造のトランジスタを適用した例を示す。
【０３５６】
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作のための電力が不要となり、消費電力の小さい液晶表示装置とすることができる。
【０３５７】
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。ここで、絶縁膜７２１および保護絶縁膜３１８には、トランジスタ７５１のドレイン電極３１６ｂに達する開口部が設けられる。
【０３５８】
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護絶縁膜３１８に設けられた開口部を介してトランジスタ７５１のドレイン電極３１６ｂと接する。
【０３５９】
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。絶縁膜７９２上には、液晶層７９３が設けられる。液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。絶縁膜７９４上には、スペーサ７９５が設けられる。スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。電極７９６上には、基板７９７が設けられる。
【０３６０】
＜設置例＞
図１７（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカー部８００３から音声を出力することが可能である。上述した表示装置を表示部８００２に用いることが可能である。
【０３６１】
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３６２】
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上述したメモリやＣＰＵを用いることが可能である。
【０３６３】
図１７（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
【０３６４】
図１７（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図１７（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
【０３６５】
図１７（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図１７（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵ８３０４が含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
【０３６６】
図１７（Ｂ）および図１７（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
【０３６７】
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
【０３６８】
なお、本実施の形態は、基本原理の一例について述べたものである。従って、本実施の形態の一部について、実施の形態の他の一部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
【実施例１】
【０３６９】
本実施例では、多層膜を有するトランジスタを作製し、その電気特性を測定した例を示す。
【０３７０】
作製した試料のトランジスタの構造は、図８に示す構造とした。そのため、以下では、トランジスタの構造および作製方法については、図８および図９を参照する。
【０３７１】
試料は、基板３００として、ガラス基板を用いた。また、ゲート電極３０４として、厚さが１００ｎｍのタングステン膜を用いた。また、ゲート絶縁膜３１２として、厚さが４００ｎｍの窒化シリコン膜と、厚さが５０ｎｍの酸化窒化シリコン膜とが積層された多層膜を用いた。また、ソース電極３１６ａおよびドレイン電極３１６ｂとして、厚さが５０ｎｍのタングステン膜と、厚さが４００ｎｍのアルミニウム膜と、厚さが１００ｎｍのチタン膜とが積層された多層膜を用いた。また、保護絶縁膜３１８として、厚さが４５０ｎｍの酸化窒化シリコン膜を用いた。
【０３７２】
以下に、本発明の一態様に係る実施例試料である、多層膜３０６について説明する。
【０３７３】
実施例試料は、酸化物半導体層３０６ａとして、厚さが５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物半導体層３０６ａは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、ＡＣ電力を５ｋＷとし、成膜ガスとして酸素のみを用い、圧力を０．６Ｐａとし、基板温度を１７０℃としたスパッタリング法により成膜した。
【０３７４】
また、酸化物半導体層３０６ｂとして、厚さが１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物半導体層３０６ｂは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、ＡＣ電力を５ｋＷとし、成膜ガスとしてアルゴンのみを用い、圧力を０．６Ｐａとし、基板温度を１７０℃としたスパッタリング法により成膜した。
【０３７５】
また、酸化物半導体層３０６ｃとして、厚さが２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。酸化物半導体層３０６ｃは、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、ＡＣ電力を５ｋＷとし、成膜ガスとして酸素のみを用い、圧力を０．６Ｐａとし、基板温度を１７０℃としたスパッタリング法により成膜した。
【０３７６】
実施例試料は、多層膜３０６の酸化物半導体層３０６ａおよび酸化物半導体層３０６ｃとして酸素欠損量の少ない（酸素割合の高い）酸化物半導体層を用い、酸化物半導体層３０６ｂとして酸素欠損量の多い（酸素割合の低い）酸化物半導体層を用いている。そのため、トランジスタをオン状態にしたとき、多層膜３０６のうち、酸化物半導体層３０６ｂの電流密度が最も高くなる。従って、ゲート絶縁膜３１２と酸化物半導体層３０６ａとの界面、および酸化物半導体層３０６ｃと保護絶縁膜３１８との界面においてキャリア移動が阻害されにくい構造であるため、高い電界効果移動度となることが予測される。
【０３７７】
また、比較のため、多層膜３０６に代えて、酸化物半導体層を単層膜で用いたトランジスタである比較例試料を準備した。そのほかの構造については、実施例試料と同じとした。
【０３７８】
比較例試料は、酸化物半導体層として、厚さが３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた。当該酸化物半導体層は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用い、ＡＣ電力を片側２．５ｋＷ（併せて５ｋＷ）とし、成膜ガスとして酸素のみを用い、圧力を０．６Ｐａとし、基板温度を１７０℃としたスパッタリング法により成膜した。
【０３７９】
比較例試料は、酸化物半導体層を単層膜で用いているため、酸化物半導体層全体の電流密度が高くなる。従って、ゲート絶縁膜３１２と酸化物半導体層との界面、および酸化物半導体層と保護絶縁膜３１８との界面におけるキャリア移動を阻害する影響を受けやすい構造であるため、実施例試料と比べて、低い電界効果移動度となることが予測される。
【０３８０】
以上に示した実施例試料および比較例試料のゲート電圧（Ｖｇ）−ドレイン電流（Ｉｄ）特性を測定した。電気特性を測定したトランジスタは、チャネル長（Ｌ）が３μｍ、チャネル幅（Ｗ）が５０μｍである。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧（Ｖｄ）が１Ｖまたは１０Ｖとしたときの、ゲート電圧（Ｖｇ）に対するドレイン電流（Ｉｄ）を測定することで行った。また、ドレイン電圧（Ｖｄ）が１０Ｖのときの電界効果移動度（μＦＥ）を右軸に示す。なお、ゲート電圧（Ｖｇ）は、−２０Ｖから１５Ｖまで０．２５Ｖステップで掃引させた。
【０３８１】
実施例試料および比較例試料の各ドレイン電圧におけるＶｇ−Ｉｄ特性をそれぞれ２０点測定した。図１８に示す。なお、図１８において、上段に比較例試料の電気特性を示し、下段に実施例試料の電気特性を示す。
【０３８２】
図１８より、実施例試料は、比較例試料と比べてＶｇ−Ｉｄ特性の立ち上がりが急峻であることがわかった。また、実施例試料は、比較例試料と比べて、同じゲート電圧（Ｖｇ）におけるオン電流および電界効果移動度が高いことがわかった。
【０３８３】
図１９は、上記ゲート電圧（Ｖｇ）の掃引範囲における、実施例試料および比較例試料の、オン電流（図１９（Ａ）参照。）および電界効果移動度（図１９（Ｂ）参照。）の最大値（μＦＥ（Ｍａｘ））を示す。
【０３８４】
図１９（Ａ）より、実施例試料は、比較例試料と比べて、オン電流が２から３倍程度となることがわかった。また、図１９（Ｂ）より、実施例試料は、比較例試料と比べて、電界効果移動度が１．５から２倍程度となることがわかった。
【０３８５】
次に、実施例試料および比較例試料の信頼性を評価した。信頼性の評価は、ゲートＢＴストレス試験によって行った。
【０３８６】
プラスゲートＢＴストレス試験（プラスＢＴ）の測定方法について説明する。プラスゲートＢＴストレス試験の対象となるトランジスタの初期（ストレス印加前）の電気特性を測定するため、基板温度を８０℃とし、ドレイン電圧Ｖｄを１Ｖまたは１０Ｖとし、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０３８７】
次に、基板温度を８０℃に保持したまま、トランジスタのドレイン電圧Ｖｄを０Ｖとした。次に、ゲート電圧Ｖｇ＋３０Ｖを印加し、２０００秒保持した。
【０３８８】
なお、マイナスゲートＢＴストレス試験（マイナスＢＴ）では、ゲート電圧−３０Ｖを印加した。
【０３８９】
なお、プラスゲートＢＴストレス試験およびマイナスゲートＢＴストレス試験は、暗状態（Ｄａｒｋ）または光照射下（Ｐｈｏｔｏ）において行った。光照射下の条件では、白色ＬＥＤを用いて３０００ｌｘの光をトランジスタに照射した。図２０に白色ＬＥＤの発光スペクトルを示す。
【０３９０】
実施例試料および比較例試料のゲートＢＴストレス試験前後のしきい値電圧の変化（ΔＶｔｈ）を、図２１に示す。なお、しきい値電圧（Ｖｔｈ）とは、チャネルが形成されたときのゲート電圧（ソースとゲート間の電圧）をいう。しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ）を横軸にとり、ドレイン電流（Ｉｄ）の平方根を縦軸にとり、データをプロットすることで作成した曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線とドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）として算出した。
【０３９１】
図２１より、実施例試料および比較例試料は、ゲートＢＴストレス試験前後における電気特性の変化が小さく、信頼性の高いトランジスタであることがわかった。
【０３９２】
本実施例より、本発明の一態様に係る多層膜を用いたトランジスタは、高い電界効果移動度を有し、かつ高い信頼性を有することがわかる。
【符号の説明】
【０３９３】
１００    基板
１０２    下地絶縁膜
１０４    ゲート電極
１０６ａ    酸化物半導体層
１０６ｂ    酸化物半導体層
１０６ｃ    酸化物半導体層
１１２    ゲート絶縁膜
１１６ａ    ソース電極
１１６ｂ    ドレイン電極
１１８    保護絶縁膜
２００    基板
２０２    下地絶縁膜
２０４    ゲート電極
２０６ａ    酸化物半導体層
２０６ｂ    酸化物半導体層
２０６ｃ    酸化物半導体層
２１２    ゲート絶縁膜
２１６ａ    ソース電極
２１６ｂ    ドレイン電極
２１８    保護絶縁膜
２３４    導電膜
２３６    酸化物半導体層
２４２    絶縁膜
３００    基板
３０４    ゲート電極
３０６ａ    酸化物半導体層
３０６ｂ    酸化物半導体層
３０６ｃ    酸化物半導体層
３１２    ゲート絶縁膜
３１６ａ    ソース電極
３１６ｂ    ドレイン電極
３１８    保護絶縁膜
３１８ａ    酸化シリコン層
３１８ｂ    酸化シリコン層
３１８ｃ    窒化シリコン層
４００    基板
４０４    ゲート電極
４０６ａ    酸化物半導体層
４０６ｂ    酸化物半導体層
４０６ｃ    酸化物半導体層
４１２    ゲート絶縁膜
４１６ａ    ソース電極
４１６ｂ    ドレイン電極
４１８    保護絶縁膜
４４５    絶縁膜
４４９    配線
４５１    半導体基板
４５３    素子分離領域
４５６    配線
４５７    ゲート絶縁膜
４５９    ゲート電極
４６０    半導体膜
４６１ａ    不純物領域
４６１ｂ    不純物領域
４６５    絶縁膜
４６６ｃ    電極
４６７    絶縁膜
４６９ａ    コンタクトプラグ
４６９ｂ    コンタクトプラグ
４７０    絶縁膜
４７１    絶縁膜
４７２    絶縁膜
４７３ａ    配線
４７３ｂ    配線
４７４    電極
４７５    絶縁膜
５００    マイクロコンピュータ
５０１    直流電源
５０２    バスライン
５０３    パワーゲートコントローラ
５０４    パワーゲート
５０５    ＣＰＵ
５０６    揮発性記憶部
５０７    不揮発性記憶部
５０８    インターフェース
５０９    検出部
５１１    光センサ
５１２    アンプ
５１３    ＡＤコンバータ
５１４    光電変換素子
５１６    トランジスタ
５１７    トランジスタ
５１８    トランジスタ
５１９    トランジスタ
５３０    発光素子
７００    基板
７１９    発光素子
７２０    絶縁膜
７２１    絶縁膜
７３１    端子
７３２    ＦＰＣ
７３３ａ    配線
７３４    シール材
７３５    駆動回路
７３６    駆動回路
７３７    画素
７４１    トランジスタ
７４２    キャパシタ
７４３    スイッチ素子
７４４    信号線
７５０    画素
７５１    トランジスタ
７５２    キャパシタ
７５３    液晶素子
７５４    走査線
７５５    信号線
７８１    電極
７８２    発光層
７８３    電極
７８４    隔壁
７９１    電極
７９２    絶縁膜
７９３    液晶層
７９４    絶縁膜
７９５    スペーサ
７９６    電極
７９７    基板
１１４１    スイッチング素子
１１４２    メモリセル
１１４３    メモリセル群
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
８０００    テレビジョン装置
８００１    筐体
８００２    表示部
８００３    スピーカー部
８１００    警報装置
８１０１    マイクロコンピュータ
８２００    室内機
８２０１    筐体
８２０２    送風口
８２０３    ＣＰＵ
８２０４    室外機
８３００    電気冷凍冷蔵庫
８３０１    筐体
８３０２    冷蔵室用扉
８３０３    冷凍室用扉
８３０４    ＣＰＵ
９７００    電気自動車
９７０１    二次電池
９７０２    制御回路
９７０３    駆動装置
９７０４    処理装置
【図１】
2014195058.tif 000005
【図２】
2014195058.tif 000006
【図３】
2014195058.tif 000007
【図４】
2014195058.tif 000008
【図５】
2014195058.tif 000009
【図６】
2014195058.tif 000010
【図７】
2014195058.tif 000011
【図８】
2014195058.tif 000012
【図９】
2014195058.tif 000013
【図１０】
2014195058.tif 000014
【図１１】
2014195058.tif 000015
【図１２】
2014195058.tif 000016
【図１３】
2014195058.tif 000017
【図１４】
2014195058.tif 000018
【図１５】
2014195058.tif 000019
【図１６】
2014195058.tif 000020
【図１７】
2014195058.tif 000021
【図１８】
2014195058.tif 000022
【図１９】
2014195058.tif 000023
【図２０】
2014195058.tif 000024
【図２１】
2014195058.tif 000025