(57)【要約】      （修正有）【課題】高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供する。【解決手段】第１導電型の半導体基板１と、半導体基板１の一方の表面上に設けられた第２導電型の第１の非晶質膜６と、を備え、該一方の表面の結晶面は（１１０）面であり、該一方の表面上には、該表面上に伸長した溝９が設けられており、溝９の底面には第１導電型の第２の非晶質膜１１が設けられており、溝９の伸長する方向に対する垂直断面において、溝９の底面と９溝の側壁とのなす角θが８９．５度以上９０度以下である。【選択図】図１
2014078618.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の一方の表面上に設けられた第２導電型の第１の非晶質膜と、を備え、
前記一方の表面の結晶面は（１１０）面であり、
前記一方の表面上には、該表面上に伸長した溝が設けられており、
前記溝の底面には第１導電型の第２の非晶質膜が設けられており、
前記溝の伸長する方向に対する垂直断面において、該溝の底面と該溝の側壁とのなす角が８９．５度以上９０度以下である、光電変換素子。
【請求項２】
前記垂直断面の面方位は｛１１１｝面である、請求項１に記載の光電変換素子。
【請求項３】
前記垂直断面において、前記溝の深さは１μｍ以上５μｍ以下である、請求項１または２に記載の光電変換素子。
【請求項４】
前記垂直断面において、前記溝の幅は１００μｍ以上２０００μｍ以下である、請求項１〜３のいずれかに記載の光電変換素子。
【請求項５】
前記第１の非晶質膜および前記第２の非晶質膜の表面が電極層によって覆われている、請求項１〜４のいずれかに記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池の開発が進められている（たとえば、特開２０１０−８０８８７号公報（特許文献１）参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、図１４〜図３０の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図１４に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。
【０００７】
次に、図１５に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。
【０００８】
次に、図１６に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【０００９】
次に、図１７に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。
【００１０】
次に、図１８に示すように、フォトレジスト膜１０４を除去した後に、図１９に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。
【００１１】
次に、図２０に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１２】
次に、図２１に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。
【００１３】
次に、図２２に示すように、フォトレジスト膜１０６を除去した後に、図２３に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。
【００１４】
次に、図２４に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１５】
次に、図２５に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。
【００１６】
次に、図２６に示すように、フォトレジスト膜１０８を除去した後に、図２７に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１７】
次に、図２８に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。
【００１８】
次に、図２９に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。
【００１９】
次に、図３０に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。
【００２０】
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。また、裏面のみに電極が形成された太陽電池の変換効率の向上も要望されている。
【００２１】
上記の事情に鑑みて、本発明の目的は、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明者らは、上記課題を解決するため鋭意検討を行なったところ、裏面のみに電極が形成された光電変換素子において、半導体基板の裏面上に溝を形成し、該溝を以ってｐ型電極とｎ型電極とを分離する製造方法によれば、従来のような煩雑な工程を経ることなく、簡便な工程によって裏面のみに電極が形成された光電変換素子が製造できるとともに、光電変換素子のｐ型電極（ｐ型の不純物がドーピングされた非晶質膜の上の電極）とｎ型電極（ｎ型の不純物がドーピングされた非晶質膜の上の電極）の水平方向の間隔を狭くできるため、受光面から半導体基板を透過してきた光を裏面に形成されたｐ型電極およびｎ型電極によって半導体基板内に反射することができ、光電変換素子の変換効率を高めることができることを見出した。
【００２３】
ところが、従来公知の方法によって上記のような溝を形成した場合、該溝の断面形状が、開口部から深さ方向に向かって溝の幅が段階的に小さくなる順テーパー形状となり、ｐ型電極とｎ型電極との分離が不十分となることが判明した。また、このように、溝が順テーパー形状となった場合、ｐ型電極とｎ型電極との間に隙間が形成され、半導体基板の受光面から透過してきた光の一部が、電極によって反射されることなく、そのまま裏面を透過するため高い変換効率を実現することができない。また、テーパー面（斜面状となった溝の側壁）に不要なアモルファス層が残存してしまうことにより、ｐ層とｎ層との分離が不十分となるため、両者の間にリーク電流が流れ、光電変換素子の変換効率に悪影響を及ぼす。
【００２４】
なお、ここで、ｐ層とは、ｐ型の非晶質膜またはｐ型の不純物がドーピングされた非晶質膜とノンドープ膜との積層体を示しており、ｎ層とは、ｎ型の不純物がドーピングされた非晶質膜またはｎ型の不純物がドーピングされた非晶質膜とノンドープ膜との積層体を示している。
【００２５】
本発明者らは、これらの知見に基づきさらに検討を重ね、特定の結晶面を有する半導体基板と特定のエッチング条件とを採用することにより、溝の底面に対して溝の側壁を垂直に形成できることを見出し、本発明を完成させたものである。
【００２６】
すなわち、本発明の光電変換素子は、第１導電型の半導体基板と、該半導体基板の一方の表面上に設けられた第２導電型の第１の非晶質膜と、を備え、該一方の表面の結晶面は（１１０）面であり、該一方の表面上には、該表面上に伸長した溝が設けられており、該溝の底面には第１導電型の第２の非晶質膜が設けられており、該溝の伸長する方向に対する垂直断面において、該溝の底面と該溝の側壁とのなす角が８９．５度以上９０度以下であることを特徴とする。
【００２７】
ここで、上記垂直断面の面方位は｛１１１｝面であることが好ましい。
また、上記垂直断面において、上記溝の深さは１μｍ以上５μｍ以下であることが好ましく、また、該溝の幅は１００μｍ以上２０００μｍ以下であることが好ましい。
【００２８】
さらに、上記溝は、異方性のウエットエッチングにより形成されていることが好適である。
【００２９】
そして、上記第１の非晶質膜および上記第２の非晶質膜の表面が電極層によって覆われていることが好ましい。
【００３０】
また、本発明は上記の光電変換素子の製造方法にも係わり、該製造方法は、第１導電型の半導体基板の結晶面が（１１０）面である一方の表面上に第２導電型の第１の非晶質膜を形成する工程と、該第１の非晶質膜の一部をドライエッチングにより除去する工程と、該第１の非晶質膜の該一部の除去によって露出した該半導体基板の部分を、アルカリ溶液を用いた異方性ウエットエッチングにより除去することによって該半導体基板の該表面に底面と側壁とを有する溝を形成する工程と、該第１の非晶質膜の残部上および該溝の底面上に第１導電型の第２の非晶質膜を形成する工程と、該第２の非晶質膜が形成された後の該溝の少なくとも一部にマスク材を埋め込む工程と、該マスク材によって被覆されていない該第２の非晶質膜を除去する工程と、該第２の非晶質膜を除去した後に該マスク材を除去する工程と、該マスク材を除去した後の該半導体基板の該表面側の全面に電極層を形成する工程と、該溝の側壁上の該電極層の少なくとも一部を除去する工程と、を含むことを特徴とする。
【００３１】
ここで、上記溝を形成する工程は、８０℃以上１２０℃以下に加熱した２０質量％以上４０質量％以下の水酸化カリウム水溶液を用いて溝を形成する工程であることが好ましい。
【発明の効果】
【００３２】
本発明の光電変換素子は、高い変換効率を有し、簡易な製造工程によって製造することができる。
【図面の簡単な説明】
【００３３】
【図１】（ａ）は実施の形態の光電変換素子の模式的な断面図である。（ｂ）は（ａ）に示された領域Ｉ（ｂ）の拡大図である。
【図２】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００３５】
＜光電変換素子＞
≪全体構成≫
図１（ａ）に、本発明の光電変換素子の一例である実施の形態の光電変換素子の模式的な断面図を示す。実施の形態の光電変換素子は、ｎ型単結晶シリコンからなる半導体基板１を有しており、半導体基板１の一方の表面である裏面の一部には、底面９ａとその両側の側壁９ｂとを備えた溝９が設けられている。ここで、溝９は、図１の紙面の法線方向に伸長している。すなわち、図１（ａ）の断面は、溝９の伸長する方向に対する垂直断面である。そして、該半導体基板の裏面の結晶面は、（１１０）面であり、溝９の底面９ａと側壁９ｂとが垂直な関係にあることを特徴としている。
【００３６】
半導体基板１の裏面の溝９以外の領域上には、ｉ型のアモルファスシリコンからなる第１のノンドープ膜５が設けられており、第１のノンドープ膜５上にはｐ型のアモルファスシリコンからなる第１の非晶質膜６が設けられている。
【００３７】
そして、半導体基板１の裏面の溝９の底面９ａ上には、ｉ型のアモルファスシリコンからなる第２のノンドープ膜１０が設けられており、第２のノンドープ膜１０上にはｎ型のアモルファスシリコンからなる第２の非晶質膜１１が設けられている。
【００３８】
さらに、第１の非晶質膜６の全裏面上および第２の非晶質膜１１の全裏面上には、第１の電極層１３が設けられており、第１の電極層１３の全裏面上には第２の電極層１４が設けられている。
【００３９】
また、半導体基板１の他方の表面である受光面（裏面の反対側の表面）の全面上には、ｉ型のアモルファスシリコンからなる第３のノンドープ膜２が設けられており、第３のノンドープ膜２の全面上にはｎ型のアモルファスシリコンからなる第３の非晶質膜３が設けられている。さらに、第３の非晶質膜３の全面上には反射防止膜４が設けられている。
【００４０】
以上の構造を有する実施の形態の光電変換素子においては、第１の非晶質膜６の全裏面上および第２の非晶質膜１１の全裏面上に第１の電極層１３と第２の電極層１４との積層体が設けられていることから、第１の非晶質膜６および第２の非晶質膜１１のすべてが電極層によって覆われている。そして、ｐ型電極（ｐ型の第１の非晶質膜６上の電極）とｎ型電極（ｎ型の第２の非晶質膜１１上の電極）とは、垂直な段差、すなわち溝９によって分離されている。
【００４１】
ここで、溝９の底面９ａと側壁９ｂとが垂直の関係にあるため、ｐ型電極とｎ型電極との間の水平方向の隙間が極めて小さく、該隙間は実質的に存在しないに等しい。
【００４２】
また、半導体基板１の裏面と第１の非晶質膜６の裏面との間には第１のノンドープ膜５が設けられており、溝９の底面９ａと第２の非晶質膜１１の裏面との間には第２のノンドープ膜１０が設けられている。
【００４３】
したがって、実施の形態の光電変換素子においては、半導体基板１の裏面と第１の非晶質膜６の裏面との間、および溝９の底面９ａと第２の非晶質膜１１の裏面との間のすべての領域にｉ型のノンドープ膜が設けられている。
【００４４】
なお、本明細書において「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
【００４５】
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。
【００４６】
以下、実施の形態の光電変換素子を構成する各要素について説明する。
≪半導体基板≫
実施の形態の光電変換素子において、半導体基板１の裏面の結晶面は（１１０）面であることを要する。裏面の結晶面が（１１０）面であることにより、後述するエッチング条件を採用することによって、溝９の底面９ａと側壁９ｂとを垂直な関係とすることができる。
【００４７】
また、半導体基板１としては、ｎ型単結晶シリコンからなる基板に限定されず、従来公知の半導体基板を用いることができる。また、半導体基板１としては、たとえば予め半導体基板１の受光面にテクスチャ構造（図示せず）が形成された半導体基板などを用いても良い。半導体基板１の厚さは、特に限定されないが、たとえば１００μｍ以上３００μｍ以下とすることができ、好ましくは１００μｍ以上２００μｍ以下とすることができる。また、半導体基板１の比抵抗も特に限定されないが、たとえば０．１Ω・ｃｍ以上１Ω・ｃｍ以下とすることができる。
【００４８】
≪溝≫
図１（ｂ）に、図１（ａ）に示された領域Ｉ（ｂ）の拡大図を示す。溝９の伸長する方向に対する垂直断面において、溝９の底面９ａと側壁９ｂとは実質的に垂直な関係をなしている。ここで、実質的に垂直な関係とは、溝９の底面９ａと側壁９ｂとのなす角θが、８９．５度以上９０度以下であることを示す。なす角θが８９．５度未満となると、溝９の断面形状が、開口部から深さ方向に向かって溝の幅が段階的に大きくなる逆テーパー形状となり、ｐ型電極とｎ型電極とが近接することによって、両電極の分離が不十分となる不都合がある。また、なす角θが９０度を超過すると、溝９の断面形状が順テーパー形状となり、後述する溝９に第２の非晶質膜を形成する工程において、側壁９ｂ上にも非晶質膜が成長し、該膜がｐ型電極とｎ型電極とを繋ぐリーク源となるため、ｐ型電極とｎ型電極の分離が不十分となる傾向がある。実施の形態の光電変換素子では、なす角θが８９．５度以上９０度以下であるため、ｐ型電極とｎ型電極とが確実に分離され、信頼性の高い光電変換素子を実現できる。また、なす角θが上記の関係を満たすことにより、ｐ型電極とｎ型電極を確実に分離しつつ、両電極間の水平方向の隙間を実質的に無くすことができ、裏面へ透過してきた光を効率的に反射し、光電変換効率を高めることができる。
【００４９】
なお、ここで、上記垂直断面の面方位は、｛１１１｝面であることが好ましい。
ここで、溝９の深さＤは、１μｍ以上５μｍ以下であることが好ましい。深さＤが１μｍ未満であると、ｐ層とｎ層との分離が不十分となる傾向があり、５μｍを超過すると生産性の観点から好ましくない。
【００５０】
また、溝９の幅Ｗは１００μｍ以上２０００μｍ以下であることが好適である。幅Ｗが１００μｍ未満であると、その後の工程で電力取り出しのための電極を貼り付ける際、張り合わせ精度が不十分のためモジュールの歩留まりを低下させる傾向があり、２０００μｍを超過するとｎ層の電極面積が過多となり、変換効率に悪影響を及ぼす不都合が生じる場合がある。
【００５１】
≪第１のノンドープ膜≫
第１のノンドープ膜５としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１のノンドープ膜５の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５２】
≪第１の非晶質膜≫
第１の非晶質膜６としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いてもよい。第１の非晶質膜６の厚さは、特に限定されないが、たとえば５ｎｍ以上５０ｎｍ以下とすることができる。また、第１の非晶質膜６に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第１の非晶質膜６のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５３】
≪第２のノンドープ膜≫
第２のノンドープ膜１０としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第２のノンドープ膜１０の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５４】
≪第２の非晶質膜≫
第２の非晶質膜１１としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第２の非晶質膜１１の厚さは、特に限定されないが、たとえば５ｎｍ以上２０ｎｍ以下とすることができる。また、第２の非晶質膜１１に含まれるｎ型不純物としては、たとえばリンを用いることができ、第２の非晶質膜１１のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５５】
≪第３のノンドープ膜≫
第３のノンドープ膜２としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第３のノンドープ膜２の厚さは、特に限定されないが、たとえば５ｎｍ以上１０ｎｍ以下とすることができる。
【００５６】
≪第３の非晶質膜≫
第３の非晶質膜３としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いてもよい。第３の非晶質膜３の厚さは、特に限定されないが、たとえば５ｎｍ以上２０ｎｍ以下とすることができる。また、第３の非晶質膜３に含まれるｎ型不純物としては、たとえばリンを用いることができ、第３の非晶質膜３のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００５７】
≪反射防止膜≫
反射防止膜４としては、従来公知の材料を用いることができ、たとえば窒化シリコン膜、酸化シリコン膜などを用いることができる。反射防止膜４の厚さは、たとえば１００ｎｍ程度とすることができる。
【００５８】
≪第１の電極層≫
第１の電極層１３としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などを用いることができる。また、第１の電極層１３の厚さは、たとえば８０ｎｍ以下とすることができる。
【００５９】
≪第２の電極層≫
第２の電極層１４としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。また、たとえば、チタン、パラジウム、銀およびこれらの積層膜などを用いることもできる。ここで、第２の電極層１４の厚さは、たとえば０．５μｍ以下とすることができる。
【００６０】
このような本発明の光電変換素子は、以下のような製造方法によって製造される。換言すれば、以下のような製造方法によって製造される光電変換素子は、上記のような特性を示す。したがって、本発明の光電変換素子は、高い変換効率を有し、簡易な製造工程によって製造できるという優れた効果を有する。
【００６１】
＜光電変換素子の製造方法＞
以下、図２〜図１３の模式的断面図を参照して、実施の形態の光電変換素子の製造方法の一例について説明する。
【００６２】
まず、図２に示すように、ｎ型単結晶シリコンからなる半導体基板１の受光面の全面に、ｉ型のアモルファスシリコンからなる第３のノンドープ膜２およびｎ型のアモルファスシリコンからなる第３の非晶質膜３を、この順序で、たとえばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により積層する。
【００６３】
次に、図３に示すように、第３の非晶質膜３の全面に反射防止膜４をたとえばスパッタリング法により積層する。
【００６４】
次に、図４に示すように、半導体基板１の裏面の全面上に、ｉ型のアモルファスシリコンからなる第１のノンドープ膜５およびｐ型のアモルファスシリコンからなる第１の非晶質膜６を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００６５】
次に、図５に示すように、第１の非晶質膜６の裏面上に、開口部８を備えた耐アルカリ性のレジスト膜７を形成する。ここで、レジスト膜７は、特に限定されないが、たとえば、耐アルカリ性のレジストインクをインクジェット法により、開口部８の形成箇所以外の箇所に印刷し、それを乾燥させることにより形成したものなどを用いることができる。
【００６６】
次に、レジスト膜７の開口部８から露出している第１のノンドープ膜５および第１の非晶質膜６を除去する。ここで、第１のノンドープ膜５および第１の非晶質膜６を除去する方法としては、ドライエッチングを用いることが好ましい。アルカリ溶液を用いたウエットエッチングでは、ｐ型の第１の非晶質膜６を除去することができない。
【００６７】
次に、図６に示すように、第１のノンドープ膜５および第１の非晶質膜６を除去することによって露出した半導体基板１の裏面の一部を異方性のウエットエッチングにより除去する。これにより、底面９ａと底面９ａの両側から半導体基板１の厚さ方向に伸長する側壁９ｂとからなる溝９を形成する。
【００６８】
ここで、本実施の形態の製造方法においては、上述のように、半導体基板１の裏面は、結晶面が（１１０）面である。これにより、溝９の底面９ａを平坦な（１１０）面とし、かつ溝９の側壁９ｂを平坦な｛１１１｝面とすることができる。たとえば、半導体基板１の裏面の結晶面が｛１００｝面である場合には、アルカリ溶液を用いたウエットエッチングによって、通常のテクスチャエッチングのように、溝９の底面９ａに｛１１１｝面を有するピラミッド状の凹凸が形成されやすく、平坦な面を形成することができない。
【００６９】
また、本実施の形態の製造方法においては、上記の異方性のウエットエッチングには、アルカリ溶液が用いられる。アルカリ溶液としては、たとえば、水酸化カリウム水溶液、水酸化ナトリウム水溶液などを好適に用いることができる。これらのうち、より好ましいアルカリ溶液は、８０℃以上１２０℃以下に加熱した２０質量％以上４０質量％以下の水酸化カリウム水溶液である。
【００７０】
このように、結晶面が（１１０）面である裏面に対して、アルカリ溶液を用いたウエットエッチングを行なうことにより、従来法では実現できなかった異方性の高いエッチングが可能となる。
【００７１】
より具体的には、たとえば、１００℃に加熱した３２質量％の水酸化カリウム水溶液に、上記の半導体基板１の露出面を３０秒程度浸漬することにより、深さＤが５μｍ程度であり、底面９ａと側壁９ｂとが実質的に垂直な関係にある溝９を形成することができる。
【００７２】
ここで、エッチング液として、従来使用されてきたフッ硝酸などの酸性溶液を用いて、溝９を形成する場合には、エッチングが等方的に進行し、レジスト膜７でマスクした部位にも、エッチング液が横方向から染み込むため、斜め方向にエッチングが進行してしまう。その結果、溝９の断面形状は順テーパー形状となる。溝９の断面形状がテーパー形状である場合には、上述のように、光電変換素子の信頼性および変換効率のいずれの観点からも好ましくない。
【００７３】
なお、ドライエッチングによって溝９を形成する場合には、時間およびコストがかかるとともに、半導体基板１にダメージ層が形成されるおそれがあり好ましくない。
【００７４】
次に、図７に示すように、レジスト膜７を除去し、その後洗浄する。
次に、図８に示すように、上記除去の残部となる第１の非晶質膜６の裏面上および溝９の底面９ａ上に、ｉ型のアモルファスシリコンからなる第２のノンドープ膜１０およびｎ型のアモルファスシリコンからなる第２の非晶質膜１１を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００７５】
次に、図９に示すように、溝９の少なくとも一部にマスク材１２を埋め込む。ここで、マスク材１２による溝９の埋め込みは、たとえば、マスク材１２を加熱して溶融状態とし、それをインクジェット法により、溝９を埋め込むように選択的に塗布して、冷却して固化状態とした後に乾燥させることにより行なうことができる。
【００７６】
ここで、マスク材１２としては、後述する第２のノンドープ膜１０および第２の非晶質膜１１のエッチングマスクとして機能するものであれば特に限定されないが、なかでもホットメルト接着剤を用いることが好ましい。なお、ホットメルト接着剤は、常温では固体状態であるが、加熱により溶融状態となり、塗布後の滲みが少ないという特性を有する。
【００７７】
次に、図１０に示すように、マスク材１２によって被覆されていない第２のノンドープ膜１０および第２の非晶質膜１１を除去する。
【００７８】
第２のノンドープ膜１０および第２の非晶質膜１１を除去する方法としては、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。すなわち、ｐ型の第１の非晶質膜６は、アルカリ溶液を用いたウエットエッチングでは除去されないため、第１の非晶質膜６がエッチングストップ層として機能して、マスク材１２によって被覆されていない第２のノンドープ膜１０および第２の非晶質膜１１が除去される。一方、マスク材１２は、エッチングマスクとして機能するため、マスク材１２で被覆された第２のノンドープ膜１０および第２の非晶質膜１１については除去されない。
【００７９】
ここで、アルカリ溶液としては、たとえば水酸化カリウム水溶液または水酸化ナトリウム水溶液などを好適に用いることができる。
【００８０】
次に、図１１に示すように、マスク材１２を除去し、その後洗浄する。ここで、マスク材１２を除去する方法は、特に限定されないが、たとえばマスク材１２がホットメルト接着剤からなる場合には、マスク材１２を温水に浸漬して剥離する方法などが挙げられる。
【００８１】
次に、図１２に示すように、マスク材１２を除去した後の半導体基板１の裏面側の全面に第１の電極層１３を形成する工程を行なう。これにより、第１の電極層１３は、第１の非晶質膜６の裏面の全面と、溝９の側壁９ｂの全面とを覆うようにして形成される。ここで、第１の電極層１３を形成する方法としては、たとえば、スパッタリング法を用いることができる。
【００８２】
次に、図１３に示すように、第１の電極層１３の裏面の全面上に第２の電極層１４を形成する工程を行なう。ここで、第２の電極層１４を形成する方法としては、たとえば、スパッタリング法を用いることができる。
【００８３】
その後、図１に示すように、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４を除去する。
【００８４】
第１の電極層１３および第２の電極層１４を除去する方法は、特に限定されないが、塩酸を用いたウエットエッチングによって行なうことが好ましい。すなわち、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４の厚さは、溝９の側壁９ｂ以外の部分に付着した第１の電極層１３および第２の電極層１４の厚さと比べて薄いため、エッチング速度およびエッチング時間をコントロールすることによって、溝９の側壁９ｂ上の第１の電極層１３および第２の電極層１４を選択的に除去することが可能である。
【００８５】
本実施の形態によれば、図１４〜図３０に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を４回も行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。
【００８６】
また、本実施の形態においては、最初のレジスト膜７の形成位置を基準としたセルフアラインによって、半導体基板１の裏面の全面に形成されたアモルファス膜（第１の非晶質膜６および第２の非晶質膜１１）を覆う電極（ｐ型電極およびｎ型電極）を形成することができる。すなわち、半導体基板１の裏面のｐ型電極（ｐ型の第１の非晶質膜６上の電極）およびｎ型電極（ｎ型の第２の非晶質膜１１上の電極）をパターンニングする必要がない。
【００８７】
また、本実施の形態においては、結晶面が（１１０）面である半導体基板とアルカリ溶液を用いたウエットエッチングとの組み合わせによって、半導体基板１に対して異方性の高いエッチングを行なうことができる。これにより、垂直な段差（溝９）を形成することが可能である。
【００８８】
さらに、本実施の形態においては、垂直な段差（溝９）を利用して、ｐ型電極およびｎ型電極を、半導体基板１の厚さ方向の異なる位置に形成しているため、半導体基板１の裏面におけるｐ型電極とｎ型電極との間の水平方向の隙間を極めて小さくすることができる。加えて、このような実質的に水平方向の隙間が存在しないｐ型電極とｎ型電極とを形成するための精密なパターンニングをする必要がない。
【００８９】
ここで、アモルファス膜（第１の非晶質膜６および第２の非晶質膜１１）は水平方向（膜の面方向）には電流が流れにくいため、半導体基板１の裏面のｐ型電極とｎ型電極との間の隙間はできるだけ小さい方が高い変換効率を有する光電変換素子を得る観点からは好ましい。
【００９０】
そして、本実施の形態においては、半導体基板１の裏面全面をｐ型電極とｎ型電極とで覆うことができ、かつｐ型電極とｎ型電極の水平方向の隙間を実質的に無くすことができるため、半導体基板１の受光面側から入射した光のうち吸収されずに半導体基板１の裏面側に透過してきた光をｐ型電極およびｎ型電極で効率的に反射することができるとともに、裏面のｐ層とｎ層との間のリーク電流を無くすことができる。これにより、本実施の形態においては、図３０に示す構造を有する太陽電池よりも高い変換効率を有する光電変換素子を得ることができる。
【００９１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９２】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができる。
【符号の説明】
【００９３】
１  半導体基板、２  第３のノンドープ膜、３  第３の非晶質膜、４  反射防止膜、５  第１のノンドープ膜、６  第１の非晶質膜、７  レジスト膜、８  開口部、９  溝、９ａ  底面、９ｂ  側壁、１０  第２のノンドープ膜、１１  第２の非晶質膜、１２  マスク材、１３  第１の電極層、１４  第２の電極層、１０１  ｃ−Ｓｉ（ｎ）基板、１０２  ａ−Ｓｉ（ｉ／ｐ）層、１０３  ａ−Ｓｉ（ｉ／ｎ）層、１０４  フォトレジスト膜、１０５  ａ−Ｓｉ（ｉ／ｎ）層、１０６  フォトレジスト膜、１０７  透明導電酸化膜、１０８，１０９  フォトレジスト膜、１１０  裏面電極層、１１１  反射防止膜。
【図１】
2014078618.tif 000003
【図２】
2014078618.tif 000004
【図３】
2014078618.tif 000005
【図４】
2014078618.tif 000006
【図５】
2014078618.tif 000007
【図６】
2014078618.tif 000008
【図７】
2014078618.tif 000009
【図８】
2014078618.tif 000010
【図９】
2014078618.tif 000011
【図１０】
2014078618.tif 000012
【図１１】
2014078618.tif 000013
【図１２】
2014078618.tif 000014
【図１３】
2014078618.tif 000015
【図１４】
2014078618.tif 000016
【図１５】
2014078618.tif 000017
【図１６】
2014078618.tif 000018
【図１７】
2014078618.tif 000019
【図１８】
2014078618.tif 000020
【図１９】
2014078618.tif 000021
【図２０】
2014078618.tif 000022
【図２１】
2014078618.tif 000023
【図２２】
2014078618.tif 000024
【図２３】
2014078618.tif 000025
【図２４】
2014078618.tif 000026
【図２５】
2014078618.tif 000027
【図２６】
2014078618.tif 000028
【図２７】
2014078618.tif 000029
【図２８】
2014078618.tif 000030
【図２９】
2014078618.tif 000031
【図３０】
2014078618.tif 000032