(57)【要約】【課題】過電流状態から自動復帰することができるか電流保護回路を備えたスイッチングレギュレータを提供する。【解決手段】出力電圧に基づく帰還電圧と基準電圧との差を増幅して出力する差動増幅回路と、差動増幅回路の出力と三角波発振回路の出力を比較し、出力トランジスタを制御するＰＷＭコンパレータと、出力端子に接続される負荷に流れる負荷電流を監視して負荷電流が過電流になったことを検出しスイッチング動作を停止させる過電流検出信号を出力する過電流検出回路と、過電流検出信号を受けて負荷電流を所定の電流値に制御する負帰還制御回路と、を備えたスイッチングレギュレータ。【選択図】図１
2014171332.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に基づく帰還電圧と基準電圧との差を増幅して出力する差動増幅回路と、
前記差動増幅回路の出力と三角波発振回路の出力を比較し、出力トランジスタを制御するＰＷＭコンパレータと、
出力端子に接続される負荷に流れる負荷電流を監視して、前記負荷電流が過電流になったことを検出し、スイッチング動作を停止させる過電流検出信号を出力する過電流検出回路と、
前記過電流検出信号を受けて、前記負荷電流を所定の電流値に制御する負帰還制御回路と、
を備えた事を特徴とするスイッチングレギュレータ。
【請求項２】
前記過電流検出回路は、
通常状態では過電流検出用基準電圧を出力し、過電流状態では過電流解除用基準電圧を出力する第一の基準電圧回路と、
前記負荷電流に基づく電圧と前記過電流検出用基準電圧または前記過電流解除用基準電圧を比較して、過電流状態を検出すると、前記過電流検出信号を出力するコンパレータと、
を備えた事を特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記負帰還制御回路は、
前記負荷電流を調整する負荷電流制限用トランジスタと、
負荷電流制限用基準電圧を出力する第二の基準電圧回路と、
前記負荷電流に基づく電圧と前記負荷電流制限用基準電圧を比較して、前記負荷電流制限用トランジスタを制御する信号を出力するアンプと、
を備えた事を特徴とする請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記負荷電流制限用トランジスタは、電源と前記出力トランジスタ間に設けられることを特徴とする請求項３に記載のスイッチングレギュレータ。
【請求項５】
電源と、
前記電源の電源電圧を調整し定電圧を出力する請求項１に記載のスイッチングレギュレータと、
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力するスイッチングレギュレータに関し、より詳しくは、出力端子に過電流が流れたときに、出力端子への電流供給を制限し回路を保護する過電流保護回路に関する。
【背景技術】
【０００２】
スイッチングレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。スイッチングレギュレータの機能は、入力端子の電圧変動によらず出力端子に一定の電圧を出力することであるが、出力端子から負荷に供給する電流が激増し最大許容電流を超えた時に、電流の供給を制限し、回路を保護する過電流保護回路も重要である。
【０００３】
図４に、従来のスイッチングレギュレータ制御回路のブロック図を示す。
従来のスイッチングレギュレータ制御回路は、三角波発振回路１と、誤差増幅回路２と、ＰＷＭコンパレータ３と、誤差増幅器出力検知回路４と、タイマー回路５と、ＡＮＤ回路６と、基準電圧回路７と、バッファー回路８で構成される。
【０００４】
基準電圧回路７は、基準電圧Ｖｒｅｆ１を出力し、三角波発振回路１は、上限レベルＶＨと下限レベルＶＬの間で振幅する三角波Ｖｒａｍｐを出力する。誤差増幅回路２は、スイッチングレギュレータの出力電圧Ｖｏｕｔの帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１を比較し、差電圧を増幅して電圧Ｖｅｒｒを出力する。ＰＷＭコンパレータ３は、誤差増幅回路２の電圧Ｖｅｒｒと三角波Ｖｒａｍｐを比較し、ＰＷＭ信号Ｖｐｗｍを出力する。ゲート回路６は、タイマー回路５の出力とＰＷＭ信号Ｖｐｗｍの出力を元に制御する。バッファー回路８は、ゲート回路６の出力を電力増幅し、図示しないドライバトランジスタに出力する。誤差増幅器出力検知回路４は、誤差増幅回路２の電圧Ｖｅｒｒを監視する。タイマー回路５は、誤差増幅器出力検知回路４の出力結果によって、カウントを開始する。
【０００５】
ここで、誤差増幅器出力検知回路４は、基準電圧Ｖｒｅｆ２（＞ＶＨ）を出力する基準電圧回路と、誤差増幅回路２の電圧Ｖｅｒｒと基準電圧Ｖｒｅｆ２を比較するコンパレータを備えている。Ｖｅｒｒ＞Ｖｒｅｆ２となる過負荷状態の時、コンパレータが過負荷状態検出信号をタイマー回路５へ出力する。タイマー回路５はカウントを開始し、一定時間経過後に過負荷状態検出信号をゲート回路６に出力する。そして、ゲート回路６はドライバトランジスタを非導通になるように制御を行う。出力電圧Ｖｏｕｔは０Ｖまで降下する為、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂの差電圧が広がり、Ｖｅｒｒ＞Ｖｒｅｆ２の関係を維持し、ドライバトランジスタは引き続き非導通状態を維持する。こうして、過負荷状態から出力トランジスタを保護している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−５２５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術のスイッチングレギュレータは、過電流の原因を排除しても、タイマー回路５を外的にリセットしないと再びスイッチング動作を開始する事が出来ないという課題があった。また、ＵＳＢ出力を備えた携帯型バッテリーのような機器で用いられた場合、バッテリーを外す事ができないためタイマー回路をリセットできず過電流状態を解除できないという課題があった。
【課題を解決するための手段】
【０００８】
従来の課題を解決するために、本発明のスイッチングレギュレータは以下のような構成とした。
【０００９】
出力電圧に基づく帰還電圧と基準電圧との差を増幅して出力する差動増幅回路と、
前記差動増幅回路の出力と三角波発振回路の出力を比較し、出力トランジスタを制御するＰＷＭコンパレータと、
前記出力トランジスタに電圧を供給する電源と、
出力端子に接続される負荷に流れる負荷電流を監視して、前記負荷電流が過電流になったことを検出し、スイッチング動作を停止させるか電流検出信号を出力する過電流検出回路と、
前記電流検出信号を受けて、前記負荷電流を所定の電流値に制御する負帰還制御回路と、
を備えた事を特徴とするスイッチングレギュレータ。
【発明の効果】
【００１０】
本発明のスイッチングレギュレータは、負荷電流から過電流を検出し負荷電流を負荷抵抗に依らず一定電流値に制限する事ができる。また、過電流が解除された事を自動で検出し、通常状態へ復帰することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態のスイッチングレギュレータを示す回路図である。
【図２】本実施形態のスイッチングレギュレータの動作を示すタイミングチャートである。
【図３】本実施形態のスイッチングレギュレータの他の例を示す回路図である。
【図４】従来のスイッチングレギュレータ制御回路のブロック図である。
【発明を実施するための形態】
【００１２】
以下、本実施形態について図面を参照して説明する。
【実施例】
【００１３】
図１は、本実施形態のスイッチングレギュレータの回路図である。本実施形態のスイッチングレギュレータは、スイッチングレギュレータ制御回路１１と、ドライバトランジスタ１２と、コイル１３と、ダイオード１４と、出力コンデンサ１５と、過電流検出回路１８と、負帰還制御回路１９と、出力端子３１と、外部端子３２と、ＶＳＳ端子１００で構成される。
【００１４】
過電流検出回路１８は、タイマー回路５１と、コンパレータ５０と、基準電圧回路５３で構成される。
負帰還制御回路１９は、アンプ５２と、基準電圧回路５４と、ＮＭＯＳトランジスタ２１と、抵抗２２で構成される。
スイッチングレギュレータ制御回路１１は、誤差増幅回路２と、基準電圧回路７と、三角波発振回路１と、ＰＷＭコンパレータ３と、ＡＮＤ回路６と、バッファー回路８と、抵抗４７、４６で構成されている。
【００１５】
誤差増幅回路２は、反転入力端子は抵抗４７と４６の接続点に接続され、非反転入力端子は基準電圧回路７の正極に接続され、出力端子はＰＷＭコンパレータ３の非反転入力端子に接続される。抵抗４６の他方の端子はＶＳＳ端子１００に接続され、抵抗４７の他方の端子は出力端子３１に接続される。基準電圧回路７の負極はＶＳＳ端子１００に接続される。ＰＷＭコンパレータ３は、反転入力端子は三角波発振回路１の出力端子に接続され、出力端子はＡＮＤ回路６の第一の入力端子に接続される。アンプ５２は、非反転入力端子は基準電圧回路５４の正極に接続され、反転入力端子はＮＭＯＳトランジスタ２１のソースと抵抗２２の接続点（ノードＡ）に接続され、出力端子はＮＭＯＳトランジスタ２１のゲートに接続される。抵抗２２の他方の端子はＶＳＳ端子１００に接続され、基準電圧回路５４の負極はＶＳＳ端子１００に接続される。コンパレータ５０は、非反転入力端子は基準電圧回路５３の正極に接続され、反転入力端子はＮＭＯＳトランジスタ２１のソースと抵抗２２の接続点に接続され、出力端子はタイマー回路５１の入力端子に接続される。タイマー回路５１の出力端子は、ＡＮＤ回路６の第二の入力端子に接続され、さらに基準電圧回路５３の電圧値の切り替えとアンプ５２のオンオフの制御を行う。ＮＭＯＳトランジスタ２１のドレインは外部端子３２に接続される。バッファー８は、入力端子はＡＮＤ回路６の出力端子に接続され、出力端子はドライバトランジスタ１２のゲートに接続される。ドライバトランジスタ１２は、ドレインはコイル１３の一方の端子とダイオード１４のアノードの接続点に接続され、ソースはＶＳＳ端子１００に接続される。コイル１３の他方の端子は、直流電源１７の正極に接続される。出力コンデンサ１５は、一方の端子はダイオード１４のカソードと出力端子３１に接続され、他方の端子はＶＳＳ端子１００に接続される。スイッチングレギュレータの出力端子３１と外部端子３２の間に接続された電子機器を負荷抵抗１６とする。
【００１６】
基準電圧回路５３は、通常時は過電流検出用の基準電圧ＶＲＥＦ３を出力し、過電流検出時は過電流解除用の基準電圧ＶＲＥＦ４を出力する。基準電圧回路５４は、出力電流制限用の基準電圧ＶＲＥＦ５を出力する。
【００１７】
本実施形態のスイッチングレギュレータの動作について説明する。図２は、第一実施形態のスイッチングレギュレータの動作を示すタイミングチャートである。
【００１８】
直流電源１７を立ち上げると、直流電源１７の電圧がコイル１３とダイオード１４を介して出力端子３１に伝達され、出力端子３１の出力電圧Ｖｏｕｔが立ち上がっていく。抵抗４７と抵抗４６は、出力電圧Ｖｏｕｔを分圧し帰還電圧ＶＦＢを発生させる。誤差増幅回路２は、帰還電圧ＶＦＢと基準電圧回路７の電圧を基に電圧Ｖｅｒｒを出力する。ＰＷＭコンパレータ３は、電圧Ｖｅｒｒと三角波発振回路１が出力する三角波を比較し、矩形波を出力する。矩形波は、ＡＮＤ回路６、バッファー８を介してドライバトランジスタ１２のゲートに入力され、ドライバトランジスタ１２のオンオフを制御する。電圧Ｖｅｒｒは、矩形波のｄｕｔｙを制御する事ができ、このｄｕｔｙに基づいてドライバトランジスタ１２をオンオフ制御することで、出力端子３１に定電圧を発生させることができる。この状態を通常状態という。図２のｔ０からｔ１の期間では、負荷抵抗１６に一定の抵抗が発生し、通常状態を保っている。
【００１９】
ｔ１からｔ２の期間は、負荷抵抗１６の抵抗値が下がった重負荷１の状態を示している。負荷抵抗１６の抵抗値が下がることで、負荷抵抗１６に流れる負荷電流が増加するので、ノードＡの電圧は上昇する。ノードＡの電圧が上昇し基準電圧ＶＲＥＦ３を上回ると、コンパレータ５０から過電流検出信号が出力される。タイマー回路５１は、カウントを開始し、一定時間経過後に過電流検出信号を出力する。この過電流検出信号により、基準電圧回路５３の電圧はＶＲＥＦ４に変更され、ＡＮＤ回路６とバッファー回路８を介してドライバトランジスタ１２はオフされ、アンプ５２は動作を開始する。
【００２０】
ｔ２からｔ３の期間は、過電流検出信号出力後の過電流状態を示している。ノードＡの電圧は、アンプ５２がＮＭＯＳトランジスタ２１を制御することで基準電圧ＶＲＥＦ５に低下する。そして、ＮＭＯＳトランジスタ２１のゲート−ソース間電圧が小さくなり、ＮＭＯＳトランジスタ２１のオン抵抗が増加するので、負荷電流が制限される。ＮＭＯＳトランジスタ２１に流れる電流は、基準電圧ＶＲＥＦ５と抵抗２２で決まる電流以上は流れず、抵抗２２の抵抗値をＲ２２とするとＶＲＥＦ５／Ｒ２２の電流値以下に制限される。こうして、過電流時の負荷電流は、負荷抵抗１６の値に依らず一定電流値に制限されるので、過電流を防止することが出来る。
【００２１】
ｔ３からｔ４の期間は、負荷抵抗１６が開放もしくは抵抗値が増加した重負荷２の状態を示している。負荷抵抗１６の抵抗値が上がることで、負荷抵抗１６に流れる負荷電流が低下するが、アンプ５２の制御によりしばらくはＶＲＥＦ５／Ｒ２２の負荷電流に保たれ、ノードＡの電圧も基準電圧ＶＲＥＦ５に保たれる。更に負荷抵抗１６に流れる負荷電流が低下して、ノードＡの電圧が基準電圧ＶＲＥＦ４を下回ると、コンパレータ５０の過電流検出信号が反転する。そして、基準電圧回路５３の電圧は基準電圧ＶＲＥＦ３に変更され、アンプ５２の動作は停止され、ＡＮＤ回路６の出力制限が解除される。従って、スイッチングレギュレータは通常の制御が行われ、アンプ５２の動作が停止することで負荷電流の制御が停止する。
【００２２】
ｔ４以降は、スイッチングレギュレータは、通常に動作する通常状態に復帰する。このようにして、本実施形態のスイッチングレギュレータは、過電流を検出して負荷電流を制限した後、過電流が解除された事を自動で検出して、通常の制御に復帰することができる。
【００２３】
図３は、本実施形態のスイッチングレギュレータの他の例を示す回路図である。図１の回路との違いは、ＮＭＯＳトランジスタ２１をＰＭＯＳトランジスタ６１に変更した点である。即ち、アンプ５２と、基準電圧回路５４と、ＰＭＯＳトランジスタ６１で負帰還制御回路１９を構成する
アンプ５２は、反転入力端子は外部端子３２と抵抗２２の接続点に接続され、ＰＭＯＳトランジスタ６１のゲートに接続される。ＰＭＯＳトランジスタ６１のドレインはコイル１３に接続され、ソースは直流電源１７の正極に接続される。その他は、図１の回路と同様である。
【００２４】
図３のスイッチングレギュレータの動作について説明する。
ｔ１からｔ２の期間は、負荷抵抗１６の抵抗値が下がることで、負荷抵抗１６に流れる負荷電流が増加するので、ノードＡの電圧が上昇する。ノードＡの電圧が上昇し基準電圧ＶＲＥＦ３を上回ると、コンパレータ５０から過電流検出信号が出力される。タイマー回路５１は、カウントを開始し、一定時間経過後に過電流検出信号を出力する。この過電流検出信号により、基準電圧回路５３の電圧はＶＲＥＦ４に変更され、ＡＮＤ回路６とバッファー回路８を介してドライバトランジスタ１２はオフされ、アンプ５２は動作を開始する。
【００２５】
ｔ２からｔ３の期間は、過電流検出信号出力後の過電流状態を示している。ノードＡの電圧は、アンプ５２がＰＭＯＳトランジスタ６１を制御することで基準電圧ＶＲＥＦ５に低下する。そして、ＰＭＯＳトランジスタ６１のゲート−ソース間電圧が小さくなり、ＮＭＯＳトランジスタ２１のオン抵抗が増加するので、負荷電流が制限される。ＰＭＯＳトランジスタ６１に流れる電流は、基準電圧ＶＲＥＦ５と抵抗２２で決まる電流以上は流れず、ＶＲＥＦ５／Ｒ２２の電流値以下に制限される。こうして、過電流時の負荷電流は、負荷抵抗１６の値に依らず一定電流値に制限されるので、過電流を防止することが出来る。
【００２６】
ｔ３からｔ４の期間は、負荷抵抗１６が開放もしくは抵抗値が増加した重負荷２の状態を示している。負荷抵抗１６の抵抗値が上がることで、負荷抵抗１６に流れる負荷電流が低下するが、アンプ５２の制御によりしばらくはＶＲＥＦ５／Ｒ２２の負荷電流に保たれ、ノードＡの電圧も基準電圧ＶＲＥＦ５に保たれる。更に負荷抵抗１６に流れる負荷電流が低下して、ノードＡの電圧が基準電圧ＶＲＥＦ４を下回ると、コンパレータ５０の過電流検出信号が反転する。そして、基準電圧回路５３の電圧は基準電圧ＶＲＥＦ３に変更され、アンプ５２の動作は停止され、ＡＮＤ回路６の出力制限が解除される。従って、スイッチングレギュレータは通常の制御が行われ、アンプ５２の動作が停止することで負荷電流の制御が停止する。
【００２７】
なお、本実施形態は、昇圧タイプのスイッチングレギュレータを用いて説明したが、降圧タイプや昇降圧タイプでも用いることができ、スイッチングレギュレータのタイプに限定されることはない。
また、タイマー回路５１は、信号の遅延時間を適宜設定すればよく、特に必要がなければ削除しても良い。
【００２８】
以上により、本実施形態のスイッチングレギュレータは、負荷電流から過電流を検出し、負荷電流を負荷抵抗に依らず一定電流値に制限する事ができ、過電流から出力トランジスタを保護することが出来る。また、過電流が解除された事を自動で検出し、通常状態へ復帰することができる。
【符号の説明】
【００２９】
１  三角波発振回路
２  誤差増幅回路
３  ＰＷＭコンパレータ
４  誤差増幅器出力検知回路
５、５１  タイマー回路
６  ＡＮＤ回路
７、５３、５４  基準電圧回路
８  バッファー回路
１１  スイッチングレギュレータ制御回路
１２  ドライバトランジスタ
１５  出力コンデンサ
１６  負荷抵抗
１７  直流電源
１８  過電流検出回路
１９  負帰還制御回路
３１  出力端子
３２  外部端子
【図１】
2014171332.tif 000003
【図２】
2014171332.tif 000004
【図３】
2014171332.tif 000005
【図４】
2014171332.tif 000006