(57)【要約】【課題】発光素子単体で光線の成形と方向制御とを可能とする簡易な素子構造を有した発光素子を提供する。【解決手段】発光素子１は、平坦な表面から光を放射する発光素子であって、発光層３０の表面にｐ型半導体層２０が積層されており、ｐ型半導体層２０の表面において柱体が形成されていない表面には、ｐ型半導体層２０に正孔を注入し、かつ、遮光膜としても機能するｐ電極層５０を備える。発光層３０から放射された光は、ｐ型半導体層２０の表面に形成された柱体の柱頭の射出面から出射される。３本の柱体１１，１２，１３は、高さＨで形成され、他の３本の柱体１４，１５，１６は、高さＨ−ｄ１で形成されている。柱体の直径は、放射光の波長以上であり、柱体同士の間隔は放射光の可干渉長以下である。射出面のそれぞれの光の干渉効果によって光線を成形し、柱の高さの差ｄ１の高さＨに対する割合で光線の放射方向が制御される。【選択図】図１
2014082271.tif 000002
【特許請求の範囲】
【請求項１】
発光層と、
前記発光層の下面に設けられるｎ型半導体層と、
前記発光層の上面に設けられるｐ型半導体層と、
前記ｐ型半導体層の表面に、所定領域を取り囲むように突出して設けられ、柱頭の射出面から光を放射する複数の柱体と、
前記ｐ型半導体層の表面の一部に設けられる遮光性を有するｐ電極層と、
前記複数の柱体は、少なくとも１本の柱体の高さが、その他の柱体の高さと異なり、
前記ｐ電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられる
ことを特徴とする発光素子。
【請求項２】
前記ｐ電極層の表面は、前記ｐ型半導体層の表面よりも上側に位置し、かつ、最も高さが小さい前記柱体の前記射出面よりも下側に位置することを特徴とする請求項１に記載の発光素子。
【請求項３】
前記ｐ電極層の下面から前記発光層の表面までの距離は、前記ｐ型半導体層の内部における放射光の波長以上であることを特徴とする請求項１または請求項２に記載の発光素子。
【請求項４】
前記複数の柱体は、前記ｐ型半導体層の表面に、前記所定領域を取り囲むように６本配置され、そのうちの３本の前記柱体の高さが、その他の３本の前記柱体の高さと異なり、前記３本の柱体の高さが互いに等しく、かつ、前記その他の３本の柱体の高さが互いに等しいことを特徴とする請求項１から請求項３のいずれか一項に記載の発光素子。
【請求項５】
前記柱体の直径は、放射光の自由空間における波長以上であることを特徴とする請求項１から請求項４のいずれか一項に記載の発光素子。
【請求項６】
前記複数の柱体間の距離が、放射光の可干渉長以下であることを特徴とする請求項１から請求項５のいずれか一項に記載の発光素子。
【請求項７】
前記柱体は、誘電率が、前記ｐ型半導体層の材料の誘電率よりも小さいことを特徴とする請求項１から請求項６のいずれか一項に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に係り、特に、立体映像表示装置に用いることができる発光素子に関する。
【背景技術】
【０００２】
従来、像再生型立体表示の代表的な方式として、ホログラフィ、パララクスステレオグラム、レンチキュラシート、インテグラルフォトグラフィ（以下ＩＰと称す）等が知られている。ホログラフィを除く、これらの方式の実用化に関しては、コヒーレント光を必要としない簡易な方式で早期に実現可能と考えられている。また、ＩＰは水平方向に加え、垂直方向の視差情報も表現することができるため、自然な立体表示が可能な装置の早期実現に有望であると考えられている（例えば非特許文献１参照）。
【０００３】
ＩＰの表示システムは、光線を再生する多数の微小なレンズ（要素レンズ）を配列したレンズアレイと、各レンズに対応した画像（要素画像）を多数並べて表示するディスプレイとによって構成される。観察者は、１つの要素レンズに対応する１つの要素画像から、観察者の位置に応じた部分的な情報を得、要素画像を要素レンズの数だけ並べた立体像を観察する。ＩＰの表示システムにおいて、立体像の解像度は、要素レンズの解像度と、要素画像の解像度と、観視距離とで決まる。また、ＩＰの表示システムの視域角については、要素レンズの性能が支配的な要因になる。このような事情から、実用的な立体像をＩＰ方式で生成するには、発光素子と光学素子の高精細化・高機能化が不可欠である（例えば非特許文献２参照）。
【０００４】
しかし、発光素子と光学素子の高精細化が進んでも、レンズを使用する光学系には、レンズの回折限界や焦点距離のように原理的に取り除くことができない性能限界も存在する。例えばディスプレイの画素サイズが、要素レンズの最小スポットサイズより小さくなると、映像ボケが発生するため、同時にスポットサイズも小さくする必要があるが、スポットサイズをＡｂｂｅの回折限界より小さくすることは原理的に不可能である。
【０００５】
また、レンズを用いたシステムでの視域角は、要素レンズの焦点距離に反比例するが、視域角を大きくするために要素レンズの焦点距離を無限に小さくすることはできない。さらに、視域角は、要素レンズのピッチに比例もするため、要素レンズのピッチを大きくすれば視域角の拡大が可能であるが解像度が劣化するので、レンズを用いた光学系における解像度と視域角には、トレードオフの関係がある。
【０００６】
ＩＰの表示システムとは直接関係ないものの、発光素子の分野においては、自発光素子であるＬＥＤ（Light Emitting Diode）は、近年、その発光特性が飛躍的に進歩したことから、各種用途で注目を集めている。ＬＥＤは、放射される光の直進性が良いため、照明器具等への応用においては拡散させる仕組みが必要となる。ＬＥＤの放射光を拡散させる技術がさらに進み、光の放射される方位の制御が可能となれば、ディスプレイ等への応用も可能となる。
【０００７】
ＬＥＤを用いたディスプレイではないが、関連技術として、例えば特許文献１には、液晶ディスプレイからなる画像表示手段の手前に、液晶デバイスを用いた空間光変調素子等のビーム偏向手段を設けることで、画素からの光を偏向させて、視点位置の異なる複数の２次元画像から立体像を表示する立体表示装置が記載されている。
また、ＬＥＤから取り出す光の方向を制御する技術として、ＬＥＤ光の出射角度を調整可能な発光装置が特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−１１０３７４号公報
【特許文献２】特開２００８−１４７１８２号公報
【非特許文献】
【０００９】
【非特許文献１】「超高精細映像技術・立体映像技術」、電子情報通信学会誌、2010年5月、Vol.93, No.5, p.372-381
【非特許文献２】財団法人機械システム振興協会・財団法人光産業技術振興協会、「自然な立体視を可能とする空間像の形成に関する調査研究報告書−要旨−」、システム技術開発調査研究19-R-5、2008年3月、p.14-16
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献２に記載の発光装置は、ＬＥＤから取り出す光の方向を制御するために多種の部品が必要とされる。また、ディスプレイに応用して発光素子ごとの方位制御を行おうとする場合、多数の微細な発光素子を形成する必要がある。また、これら微細な発光素子の放射光を正面以外の方向へ出射することはきわめて困難である。
さらに、微細な構造を備えたＬＥＤから取り出す光の方向を制御できる技術は知られていないのが現状である。
【００１１】
本発明は、以上のような問題点に鑑みてなされたものであり、発光素子単体で光線の成形と方向制御とを可能とする簡易な素子構造を有した発光素子を提供することを課題とする。
【課題を解決するための手段】
【００１２】
前記課題を解決するために、本発明のうち請求項１に記載の発光素子は、発光層と、ｎ型半導体層と、ｐ型半導体層と、複数の柱体と、ｐ電極層と、を備え、前記複数の柱体のうち少なくとも１本の柱体の高さがその他の柱体の高さと異なり、前記ｐ電極層は、前記複数の柱体で取り囲む前記所定領域の外側領域に少なくとも設けられることを特徴とする。
【００１３】
かかる構成によれば、発光素子は、ｐ電極層に正電圧が印加されることで、ｐ電極層よりｐ型半導体層に正孔を注入する。発光素子は、これとともに、ｎ型半導体層に接続された電極に負電圧が印加されることで、当該電極よりｎ型半導体層に電子が注入される。発光素子は、ｐ型半導体層に注入された正孔がｐ型半導体層内を拡散しながらｐ型半導体層とｎ型半導体層との接合部である発光層へと移動し、一方、ｎ型半導体層に注入された電子がｎ型半導体層内を接合部である発光層へと移動する。そして、発光素子は、発光層において正孔と電子とが再結合することにより発光する。
【００１４】
発光素子は、発光層で発光し、ｐ型半導体層に入射した光は、一部が、ｐ型半導体層の上側に突出して設けられた複数の柱体にそれぞれ入射する。そして、複数の柱体の内部をそれぞれ伝搬して、柱頭の射出面からそれぞれ空気中に出射される。このとき、それぞれの柱体から出射された光が空気中で干渉することによって、光線を形成する。また、ここで、複数の柱体のうち、少なくとも一つの柱体の高さを他の柱体の高さと異ならせているので、複数の柱体間での柱の高さの差に応じて、発光の方向を変えることができる。
【００１５】
仮に各柱体が全て同じ高さである場合には、光線は、素子表面における各柱体の位置をすべて繋いだ軌跡の平面図形の重心位置から、素子表面と垂直な方向に向かう線上に形成されることになる。一方、かかる本発明の発光素子は、複数の柱体のうち、少なくとも一つの柱体の高さを他の柱体の高さと異ならせているので、光の出射方向を素子表面と垂直な方向から傾斜させることができる。
【００１６】
また、発光素子は、平坦な表面に配置された複数の柱体間において各射出面から出射した光が干渉する。そのため、複数の柱体を適切に配置することで、相互の光の干渉効果によって、発光素子で成形される光線が広がらないようにすることができる。
【００１７】
ここで、発光素子は、ｎ型半導体層中の電子の移動度が、ｐ型半導体層中の正孔の移動度よりもはるかに大きいので、ｐ電極層と、ｎ型半導体層に接続された電極とに同時に電圧を印加した場合、ｐ型半導体層から発光層に正孔が到達するよりも、ｎ型半導体層から発光層に電子が到達する方が早い。
そのため、正孔と電子との再結合は、発光素子の発光層に正孔が到達した時点で発生する。言い換えれば、発光層は、正孔が到達した領域でのみ発光することになる。この正孔が到達した領域とは、発光層において、ｐ電極層の直下の領域のみならず、正孔がｐ型半導体層中を拡散しながら移動することにより、ｐ型半導体層の厚み程度、発光素子の内側方向に広がるため、ｐ電極層が設けられていない柱体の直下の領域の一部も含まれる。
このように、発光素子は、複数の柱体の直下で発光させることができるので、発光層で発光した光を、複数の柱体に確実に入射させることができる。
【００１８】
また、発光素子は、ｐ電極層が、ｐ型半導体層の表面に、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられるので、発光層で発光し、ｐ型半導体層の表面に設けられたｐ電極層に入射した光が、遮光性を有するｐ電極層によって遮蔽されることにより、空気中に放射されないようにすることができる。そのため、発光素子は、光線を成形する際に、複数の柱体の射出面からそれぞれ出射した光が、柱体以外の素子表面から放射される妨害光と余分な干渉を引き起こすことを抑制することができる。
【００１９】
また、本発明の請求項２に記載の発光素子は、請求項１に記載の発光素子において、前記ｐ電極層の表面は、前記ｐ型半導体層の表面よりも上側に位置し、かつ、最も高さが小さい前記柱体の前記射出面よりも下側に位置することとした。
【００２０】
かかる構成によれば、ｐ型半導体層中を伝搬して発光素子表面に到達した光は、ｐ電極層によって遮蔽され、各柱体中を伝搬して柱頭の射出面から出射される放射光は、ｐ電極層によって遮蔽されずに、互いに干渉して光線を形成することになる。また、最も高さが小さい柱体の射出面がｐ電極層の表面よりも下側に位置すると、射出面から放出された光がｐ電極層の側面で反射することになるので、放射光の光線方向の制御が高難度となるが、最も高さが小さい柱体の射出面がｐ電極層の表面よりも上側に位置すると、射出面から放出された光がｐ電極層の影響を受けないので、放射光の光線方向の制御がしやすくなる。
【００２１】
また、本発明の請求項３に記載の発光素子は、請求項１または請求項２に記載の発光素子において、前記ｐ電極層の下面から前記発光層の表面までの距離は、前記柱体内部における放射光の波長以上であることとした。
【００２２】
かかる構成によれば、発光素子は、ｐ電極層の下面から発光層の表面までの距離が、柱体内部における放射光の波長以上である、言い換えれば、ｐ電極層と発光層との間に介在するｐ型半導体層の厚さが柱体内部における放射光の波長以上であるので、ｐ電極層からｐ型半導体層に注入された正孔が発光層に到達するまでの間に、ｐ型半導体層中で発光素子の内側に十分に拡散させることができる。そのため、ｐ電極層からｐ型半導体層に注入された正孔を、発光層における柱体の直下付近までより確実に到達させることができる。
【００２３】
また、本発明の請求項４に記載の発光素子は、請求項１に記載の発光素子において、前記複数の柱体は、前記ｐ型半導体層上に所定領域を取り囲むように６本配置され、そのうちの３本の前記柱体の高さが、その他の３本の前記柱体の高さと異なり、前記３本の柱体の高さが互いに等しく、かつ、前記その他の３本の柱体の高さが互いに等しいこととした。
【００２４】
かかる構成によれば、６本の柱体の射出面から放射された光が干渉することで光線を形成することができ、６本の柱体のうちの３本の高さを相違させることで、当該３本の柱体の射出面から放射された光と、その他の３本の柱体の射出面から放射された光との間に位相差を設けることができ、当該位相差に応じた方向に光線を放射することができる。
【００２５】
また、本発明の請求項５に記載の発光素子は、請求項１から請求項４のいずれか一項に記載の発光素子において、前記柱体の直径は、放射光の自由空間における波長以上であることとした。
【００２６】
かかる構成によれば、発光素子は、各柱体の直径が、放射光の自由空間における波長以上なので、発光層からの光が通るのに充分な太さを有する。
【００２７】
また、本発明の請求項６に記載の発光素子は、請求項１から請求項５のいずれか一項に記載の発光素子において、前記複数の柱体間の距離が、放射光の可干渉長以下であることとした。
【００２８】
かかる構成によれば、各柱体同士の距離が放射光の可干渉長以下なので、各柱体中を伝搬して柱頭の射出面から放出されたそれぞれの光が互いに干渉し、合成された光の進行方向は曲げられることになる。
【００２９】
また、本発明の請求項７に記載の発光素子は、請求項１から請求項６のいずれか一項に記載の発光素子において、前記柱体は、誘電率が、前記ｐ型半導体層の材料の誘電率よりも小さいこととした。
【００３０】
かかる構成によれば、柱体は、誘電率が、ｐ型半導体層の材料の誘電率よりも小さいので、言い換えれば、柱体の射出面の透過率をｐ型半導体層の表面よりも高くすることができるので、背景雑音を低下させることができる。
【発明の効果】
【００３１】
請求項１に記載の発明によれば、発光素子は、素子単体で光線の成形と方向制御を可能とすることができる。また、発光素子は、発光の方向を柱体の高さの差で制御し、光線の成形を複数の柱体の配置で制御したものなので、光線が出射する方向を比較的大きくなるように制御したときに当該光線に生じやすいサイドローブを比較的小さく抑えることができる。つまり、発光素子は、妨害光を遮蔽できるのでＳ／Ｎ比の高い光線成形を行うことができる。
請求項２に記載の発明によれば、発光素子は、妨害光を効果的に遮蔽できるので、よりＳ／Ｎ比の高い光線成形を行うことができる。
請求項３に記載の発明によれば、発光素子は、光線の成形をより確実に行うことができる。
【００３２】
請求項４に記載の発明によれば、６本の柱体を形成することで、それ以下の本数の場合と比較して、光線として形成される光以外の余分な光（妨害光）の発生を抑制することができ、６本の柱体のうちの３本の高さを異ならせることで、光線の放射方向を制御することができる。
請求項５に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項６に記載の発明によれば、発光素子は、光線の方向制御をより効果的に行うことができる。
請求項７に記載の発明によれば、発光素子は、強度の高い光線の成形を行うことができ、かつ、光線の方向制御をより効果的に行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る発光素子の構成を模式的に示す斜視図である。
【図２】（ａ）は、図１に示す発光素子を上面から見た図であり、（ｂ）は、（ａ）のＡ−Ａ線矢視における断面図である。
【図３】本発明の実施形態に係る発光素子の発光層の発光領域の説明図である。
【図４】本発明の実施形態に係る発光素子における高い柱体と低い柱体との高さの差に応じた光の干渉の概念図である。
【図５】本発明の実施形態に係る発光素子の製造方法の一例の説明図である。
【図６】（ａ）は、本発明の実施形態に係る発光素子において、高い柱体と低い柱体との高さの差の、高い柱体の高さに対する割合を変化させたときのそれぞれのＸＹ平面におけるビームパターンの計算例を示す説明図であり、（ｂ）は、高い柱体と低い柱体との高さの差の、高い柱体の高さに対する割合が０．００のときのビームパターンを示し、（ｃ）は、高い柱体と低い柱体との高さの差の、高い柱体の高さに対する割合が０．１０のときのビームパターンを示す。
【図７】本発明の実施形態に係る発光素子において、高い柱体と低い柱体との高さの差の、高い柱体に対する割合を変化させたときに計算で求めた光線方向の制御角を示すグラフである。
【図８】本発明の実施形態に係る発光素子を用いたＩＰ立体ディスプレイの構成および駆動方法を説明するための斜視図である。
【発明を実施するための形態】
【００３４】
以下、本発明の発光素子を実施するための形態について、図面を参照して詳細に説明する。なお、各図面に示される部材等のサイズや位置関係等は、説明を明確にするため誇張していることがある。
【００３５】
本発明の実施形態に係る発光素子について図１および図２を参照して説明する。
＜発光素子の構造＞
発光素子１は、例えばＬＥＤのように、平坦な表面から光を放射するものである。
また、発光素子１は、指向性の高い光を発光する素子であって、特定の方向に光線を出射する光線指向型の発光素子である。
【００３６】
図１に示すように、発光素子１は、ここでは、ｎ電極層６０と、ｎ型半導体層４０と、発光層３０と、ｐ型半導体層２０と、ｐ電極層５０とが積層され、ｐ型半導体層２０の表面の一部に柱体１０（１１，１２，１３，１４，１５，１６）が突出して設けられた構造を有している。
【００３７】
＜柱体＞
柱体１０は、ここでは、素子表面から突出して設けられた、第１の柱体１１と、第２の柱体１２と、第３の柱体１３と、第４の柱体１４と、第５の柱体１５と、第６の柱体１６とを含む。なお、ここでの素子表面とは、具体的にｐ型半導体層２０の表面を意味している。柱体１１，１２，１３，１４，１５，１６は、ｐ型半導体層２０の表面から突出して設けられており、ｐ型半導体層２０と一体的に形成されている。柱体１１，１２，１３，１４，１５，１６は、ＧａＮのみで形成されていてもよいし、ＧａＮにＩｎを添加したＬＥＤで形成されていてもよい。ここで、素子表面に所定領域を取り囲むように環状に配置された６つの柱体１１，１２，１３，１４，１５，１６を図２（ａ）に示す。
【００３８】
図２（ａ）に示すように、柱体１１の柱頭は射出面１１ａであり、柱体１２の柱頭は射出面１２ａであり、柱体１３の柱頭は射出面１３ａであり、柱体１４の柱頭は射出面１４ａであり、柱体１５の柱頭は射出面１５ａであり、柱体１６の柱頭は射出面１６ａである。
【００３９】
＜柱体の平面形状＞
図２（ａ）では、柱体１１，１２，１３，１４，１５，１６の形状を円形で示した。つまり、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａが素子表面に投影されたときの平面図形の形状は円形であるものとした。また、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａは、素子表面に対し略平行である。
【００４０】
＜柱体の直径＞
図２（ａ）に示すように、各射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａを素子表面に投影した平面図形の直径φ１はそれぞれ等しいものとした。直径φ１は、発光素子１の発光層３０からの光が通るのに充分な太さを有する。ここで、充分な太さとは、発光素子１から放出される光の発光波長（以下、λ０と表記する）程度以上である。波長λ０は、放射光の自由空間における発光波長を示す。例えば、直径φ１をλ０とする。
【００４１】
＜柱体の配置角度＞
図２（ａ）に示すように、柱体１１，１２，１３，１４，１５，１６は、素子表面の原点Ｍ（詳しくは後記する）の周囲に環状に等間隔で配置されている。ここでは、柱体１１，１２，１３，１４，１５，１６の配置角度θ１を６０度としている。これにより、柱体１１，１２，１３，１４，１５，１６の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから光が放射された際に、光線として形成される光以外の余分な光（妨害光）が特定箇所に固まって妨害することがないため、形成される光線の品質を向上させることができる。詳しくは後記する。
【００４２】
＜柱体の中心間の間隔＞
柱体１１，１２，１３，１４，１５，１６において、環状に隣り合う柱体の中心間の間隔ｐ１は、隣り合った柱体の射出面から出射された光が干渉できる程度の長さに予め設定されている。ここでは、各柱体の直径φ１をλ０としており、環状に隣り合う柱体１１，１６の中心Ｏ１，Ｏ６間の間隔ｐ１を１．４λ０とした。なお、各柱体の直径φ１をλ０としているので、環状に隣り合う柱体１１，１６間の間隔ｐ２は０．４λ０と極めて小さくなる。
【００４３】
＜複数の柱体の配置の原点＞
図２（ａ）に示す例では、所定の原点Ｍとは、素子表面において６つの柱体１１，１２，１３，１４，１５，１６により環状に取り囲まれた所定領域ｓ３に位置する点である。また、この原点Ｍは、柱体１１の中心Ｏ１と、柱体１２の中心Ｏ２と、柱体１３の中心Ｏ３と、柱体１４の中心Ｏ４と、柱体１５の中心Ｏ５と、柱体１６の中心Ｏ６とから等距離にある点であり、中心Ｏ１，Ｏ２，Ｏ３，Ｏ４，Ｏ５，Ｏ６を頂点とする正六角形の重心（原点Ｍと表記する）のことである。ここで、６つの柱体１１，１２，１３，１４，１５，１６は、円環状かつ均等に配置されることが好ましい。なお、各柱体により取り囲まれた所定領域ｓ３の形状やサイズは、柱体の直径φ１とバランスを取りながら所望のものとして適宜設計できる。
例えば、柱体の直径φ１が発光波長λ０の数波長程度分であれば、所定領域ｓ３のサイズは、１〜数波長程度とすることができる。
【００４４】
＜柱体の高さ＞
柱体１１，１２，１３，１４，１５，１６は、少なくとも１つの柱体の高さが他の柱体の高さと異なっている。
図１および図２（ａ）に示す例では、柱体１１，１２，１３，１４，１５，１６のうち、３つの柱体１４，１５，１６は、他の３つの柱体１１，１２，１３に対し、高さが低いものとする。なお、３つの柱体１１，１２，１３は、互いに同じ高さであり、他の３つの柱体１４，１５，１６は、互いに同じ高さである。
ここで、発光素子１の柱体の高さを説明するための概念図を図２（ｂ）に示す。高い柱体１１，１２，１３は互いに高さが等しく、低い柱体１４，１５，１６は互いに高さが等しいので、図２（ｂ）では、環状に隣り合う高さの異なる柱体を１本ずつ（柱体１１と柱体１６）図示し、他の柱体については図示を省略している。
【００４５】
図２（ｂ）に示すように、柱体１１（１２，１３）のｐ型半導体層２０の表面からの高さを、それぞれ基準となる高さＨとする。そして、柱体１１（１２，１３）のｐ型半導体層２０の表面からの高さと、柱体１６（１４，１５）のｐ型半導体層２０の表面からの高さとの差をｄ１とすると、柱体１６（１４，１５）のｐ型半導体層２０の表面からの高さは、「Ｈ−ｄ１」となる（図２（ｂ）参照）。
【００４６】
本実施形態の発光素子１では、後記する実験結果に基づいて、柱体１１（１２，１３）と柱体１６（１４，１５）との高さの差ｄ１は、放射光の半導体中における波長の長さ以下であることとした。ここで、放射光の半導体中における波長とは、自由空間においてある波長の光を、半導体中（柱体の内部）を光導波路として伝搬したときの波長である。以下では、放射光の半導体中における波長を「発光波長λ１」として説明する。
一般に、半導体の誘電率は真空中（空気中）より高いため、半導体中を伝搬する際の光の速度は、空気中を伝搬する速度に比べて遅くなる。具体的には、放射光の自由空間における発光波長λ０と半導体中の放射光の発光波長λ１との間には、「λ１＝λ０／ｎ」の関係がある。ここで、ｎは、半導体の屈折率である。
【００４７】
例えば、柱体１１，１２，１３，１４，１５，１６をＧａＮにＩｎを添加したＬＥＤで形成する場合、放射光の自由空間における発光波長λ０は４０５ｎｍであるので、ＧａＮの屈折率ｎが２．６であるので、近似的に屈折率ｎを３として計算すると、放射光の半導体中における発光波長λ１は、約１３５ｎｍとなる。この場合、例えば、高い柱体１１，１２，１３の高さＨを放射光の半導体中における発光波長λ１（λ１＝λ０／ｎ）の４倍（４波長分）程度とすることができる。この倍数は任意に設定することができる。なお、全ての柱体の射出面がｐ電極層５０の表面よりも高く、かつ、なるべく低い方が好ましい。また、低い柱体１４，１５，１６の高さ「Ｈ−ｄ１」は、柱体１１，１２，１３の高さＨから、柱体１１，１２，１３と柱体１４，１５，１６との高さの差ｄ１［ｎｍ］を減じた高さとして、柱体１１，１２，１３と柱体１４，１５，１６の高さの差ｄ１の値を変化させることで、光線方向が制御される。
なお、以下では、高い柱体１１，１２，１３を「導波柱」と呼称し、柱体１１，１２，１３と異なるように高さが調整された低い柱体１４，１５，１６を「制御柱」と呼称して区別する場合もある。
【００４８】
＜柱体の配置＞
図２（ａ）に示すように、高い柱体１１，１２，１３（導波柱）と、低い柱体１４，１５，１６（制御柱）とは、光軸を挟んで正対して配置される。具体的には、柱体１１と柱体１４とが正対し、柱体１２と柱体１５とが正対し、柱体１３と柱体１６とが正対している。
【００４９】
＜柱体の本数＞
発光素子１における柱体は、光線の放射方向を制御するとともに、妨害光の発生を抑制するうえで合計６本とすることが最も好ましい。
すなわち、光は横波であるため、１本の柱体から放射された光の高調波を抑制するには光軸（重心）を対称軸とした反対側に発生する電界を打ち消す必要がある。しかし、例えば柱体を４本にすると、光軸を挟んで正対する導波柱と制御柱は２組となるが、光軸回りの対称性が向上して回転対称な成分が強め合うことになる。その一方で、軸回りに隣り合う２つの柱体の中間部分に生じる同偏光の高調波は柱体の配置によって強められるため、柱体を４本とすると妨害光の影響が大きくなるおそれがある。
【００５０】
また、柱体を５本とすると、導波柱と制御柱が光軸を挟んで正対しないため、同偏光の高調波が強められることがなく、妨害光が抑制される。しかし、柱体を５本とすると、光軸を含む面に対する対称性が柱体を６本とした場合よりも劣るので、干渉効果による放射方向の制御が難しくなるおそれがある。一方、発光素子１のように柱体を６本とすると、導波柱と制御柱が光軸を挟んで正対し、かつ光軸を含む面に対する対称性も良いため、妨害光の発生を抑制することができるとともに、光線の放射方向も制御することが可能になるため最も好ましい。
【００５１】
＜ｐ型半導体層＞
図１および図２（ｂ）に示すように、ｐ型半導体層２０は、発光層３０の上側（光取り出し側）に、素子表面との間に設けられており、発光層３０側から順に、例えば、ｐ型ＧａＮ／ＩｎＧａＮ障壁層と、ｐ型ＧａＮ層と、が積層された構造とすることができる。
前記したように、ｐ型半導体層２０は、表面に、柱体１１，１２，１３，１４，１５，１６が設けられており、表面において、柱体１１，１２，１３，１４，１５，１６で取り囲んだ所定領域の外側領域に、後記するｐ電極層５０が積層されている。詳しくは、後記する。
ｐ型半導体層２０の厚さｔ１は、放射光の半導体中における発光波長λ１以上とする。このｐ型半導体層２０の厚さｔ１は、後記するｐ電極層５０の下面から発光層３０の上面までの距離ｄ２と等しい。
【００５２】
＜発光層＞
発光素子１が青色発光素子である場合、発光層３０は、例えば、ＩｎＧａＮの量子井戸層として形成される。
【００５３】
＜ｎ型半導体層＞
図１および図２（ｂ）に示すように、ｎ型半導体層４０は、発光層３０の下側に設けられており、発光層３０から遠い方から順に、例えば、ｎ型ＧａＮ層と、ｎ型ＧａＮ／ＩｎＧａＮ障壁層とが積層された構造とすることができる。
【００５４】
＜ｐ電極層＞
ｐ電極層５０は、図１に示すように、ｐ型半導体層２０の一部領域の上側に積層された薄膜状の金属電極であり、図示しない電源から正電圧が印加されると、ｐ型半導体層２０に正孔を注入するものである。ただし、図１および図２に示すように、ｐ電極層５０は、ｐ型半導体層２０の表面において、複数の柱体で取り囲む所定領域の外側領域に少なくとも設けられる。
【００５５】
ここで、「複数の柱体で取り囲む所定領域」とは、ｐ型半導体層２０の表面における、柱体１１，１２，１３，１４，１５，１６で取り囲んだ環状の領域をいうものとする。
また、「複数の柱体で取り囲む所定領域の外側領域」とは、ここでは、図２（ａ）に示すように、ｐ型半導体層２０の表面において、所定領域を取り囲む柱体１１，１２，１３，１４，１５，１６の外接円ｓ１の直径φ２よりやや大きい直径φ３を有する穴ｓ２の外側領域としている。なお、穴ｓ２の直径φ３は、外接円ｓ１の直径φ２と実質的に同一であるとより好ましい。穴ｓ２の直径φ３が外接円ｓ１の直径φ２と実質的に同一であると、外接円ｓ１と穴ｓ２との間のｐ型半導体層２０の表面から放射される妨害光を極限まで低減することができる。なお、穴ｓ２の直径φ３が外接円ｓ１の直径φ２より小さいと、電極角での回折波の影響で光線形成が困難となるため好ましくない。
【００５６】
穴ｓ２の内側の領域にはｐ電極層５０が設けられていないので、穴ｓ２からは、ｐ電極層５０の下方に設けられるｐ型半導体層２０の表面が露出している。この穴ｓ２と外接円ｓ１は、それぞれ原点Ｍを中心とする同心円となっている。例えば、各柱体の直径φ１を放射光の自由空間における発光波長λ０程度とし、柱体の中心間の間隔ｐ２を１．４λ０とするとき、外接円ｓ１の直径φ２が３．８λとなる。この場合、穴ｓ２の直径φ３は、例えば、４．０λ０程度とすることができる。
【００５７】
ｐ電極層５０は、図２（ｂ）に示すように、ｐ型半導体層２０の表面に積層された状態で、表面が、素子表面（ｐ型半導体層２０の表面）と高さの低い柱体１４，１５，１６（図１参照）の射出面１４ａ，１５ａ，１６ａ（図１参照）との間に位置している。つまり、ｐ電極層５０の表面とｐ型半導体層２０の表面とは、ｐ電極層５０の厚さ分だけ高さの差がある。
【００５８】
また、ｐ電極層５０の下面から発光層３０の上面までの距離ｄ２は、放射光の半導体中における発光波長λ１以上とする。言い換えれば、ｐ電極層５０と発光層３０との間に介在するｐ型半導体層２０の厚さｔ１を、放射光の半導体中における発光波長λ１以上とする。
なお、距離ｄ２（厚さｔ１）は、放射光の半導体中における発光波長λ１の１波長以上であり、放射光の自由空間における発光波長λ０の２波長以下程度となるように設定するとよい。これによれば、ｐ型半導体層２０に注入された正孔をｐ型半導体層２０中において適度に拡散させ、発光層３０における柱体の直下の領域にまで到達させることができる。
【００５９】
ｐ電極層５０は、ｐ型半導体層２０の仕事関数よりも小さな仕事関数を持つ材料で形成することができる。例えば、ｐ型半導体層２０がＧａＮであれば、電子親和力が２．９ｅＶ、エネルギーギャップが３．４ｅＶであるので、仕事関数φは６．３ｅＶとなる。そのため、これより小さな仕事関数φを持つＡｕ（φ＝４．８ｅＶ）、Ｃｕ（φ＝４．１８ｅＶ）やＮｉ（φ＝４．０ｅＶ）等の金属、あるいは、ＴａＮやＨｆＮ（ともにφ＝４．８ｅＶ）等の化合物を用いるとよい。
【００６０】
ｐ電極層５０は、柱体１１，１２，１３，１４，１５，１６以外から放出される光をマスクするための遮光膜としても機能する。
つまり、ｐ電極層５０は、遮光性を有する金属材料で形成されているため、発光層３０で発光し、ｐ型半導体層２０中を伝搬した光がｐ電極層５０に到達すると、ｐ電極層５０によって遮蔽される。これにより、素子表面において、ｐ電極層５０を積層した領域から光が放出されないようにすることができる。ｐ電極層５０の厚さｔ２は、ｐ電極層５０の表面が、素子表面と低い柱体１４，１５，１６の射出面１４ａ，１５ａ，１６ａとの間に位置していれば、ｐ電極層５０を形成する材料に応じて適宜設定することができる。
なお、ｐ電極層５０は、図示しないが、表面の一部にいわゆるパッド電極が形成されており、このパッド電極を介して電源（いずれも図示せず）の陽極に接続されている。
【００６１】
また、発光素子１は、図１および図２（ｂ）に示すように、ｎ型半導体層４０の下側にｎ電極層６０が設けられていてもよい。
ｎ電極層６０層は、ｎ型半導体層４０の下側に設けられた金属電極であり、図示しない電源から負電圧が印加されると、ｎ型半導体層４０に電子を注入するものである。ｎ電極層６０は、ここでは図示しないが、表面の一部にいわゆるパッド電極が形成され、このパッド電極を介して電源（いずれも図示せず）の陰極に接続されている。ｎ電極層６０層は、ｐ型半導体層２０との接触抵抗が、ｐ電極層５０とｐ型半導体層２０との接触抵抗よりも小さい材料で形成することができる。例えば、ｐ電極層５０をＮｉ／Ａｕで形成した場合、ＧａＮ−ｐ層との接触抵抗が約１３×１０−３Ωｃｍ−２であるので、ｎ電極層６０は、これよりも接触抵抗が小さい、例えば、ｐｄ／Ａｕで形成することができる。ｐｄ／Ａｕは、ＧａＮ−ｐ層との接触抵抗が約８×１０−３Ωｃｍ−２であるので、条件を満たしている。
【００６２】
また、発光素子１は、ｎ型半導体層４０の下に図示しない基板を備えた構成であっても構わない。基板は、例えば、サファイア、ＧａＡｓ、ＳｉやＳｉＣ等で形成することができる。
【００６３】
［発光素子の柱体から出射される光の干渉の原理］
以下、発光素子１の柱体１１，１２，１３，１４，１５，１６から出射される光の干渉の原理について図３および下記の数式を適宜用いて説明する。なお、柱体１１，１２，１３は互いに高さが同じであり、柱体１４，１５，１６は互いに高さが同じであるので、図３および下記数式を用いる説明では、簡便のため、高さの異なる２つの柱体１１と柱体１６から出射される光の干渉を例にとって説明する。
【００６４】
図３に示すように、発光素子１の表面を基準の位置とすると、柱体１１の高さがＨであり、柱体１６の高さが（Ｈ−δＨ）である。ここで、柱体１１の高さＨに対する柱の高さの差ｄ１（図２（ｂ）参照）の割合（＝ｄ１／Ｈ）を「δ」とした場合、柱体１１と柱体１６との高さの差ｄ１（図２（ｂ）参照）は、ｄ１＝δＨで表わすことができる。なお、以下の説明では、柱体１１と柱体１６との高さの差ｄ１（図２（ｂ）参照）を「δＨ」として説明し、柱体１１の高さＨに対する、柱体１１と柱体１６との高さの差ｄ１（図２（ｂ）参照）の割合δを「高さの差の割合δ」として説明する。
【００６５】
図３に示す例では、素子表面（ｐ型半導体層２０の上面）の位置を基準の高度ｈ0とする。また、柱体１６の柱頭の射出面１６ａの位置を高度ｈ1とし、柱体１１の柱頭の射出面１１ａの位置を高度ｈ2とする。つまり、ｈ2−ｈ1＝δＨの関係がある。２つの柱体１１，１６の間隔をｐ２とする（図２（ａ）参照）。環状に隣り合う２つの柱体１１，１６の中心軸から等距離に位置する鉛直中心軸上の所定地点Ｃを高度ｈ3とする。なお、説明では、簡便のため、発光層３０から鉛直方向に進んだ光が柱体１１，１６の中心軸を通って空気中に放射される場合を仮定する。
【００６６】
図３の発光素子１において、発光層３０からの光は、高い柱体（導波柱）１１と低い柱体（制御柱）１６とに分岐して出射される。また、高い柱体１１を通る場合に、１つの光路（以下、光路Ａという）として、柱体１１中の点Ａ１と柱体１６の射出面１６ａの中心点Ａ２とを経由して地点Ｃに達する光路を想定する。また、低い柱体１６を通る場合に、柱体１１の射出面１１ａの中心点Ｂ１と、点Ｂ１からδＨだけ高い位置の点Ｂ２とを経由して地点Ｃに達する光路を想定する。
【００６７】
光路Ａを通る光と光路Ｂを通る光とは、高度ｈ1までは同じ媒質（ｐ型半導体層２０）を同じ距離だけ進むので同位相のままである。このときの位相を初期位相θ0とすると、光路Ａでは点Ａ１において位相はθ0であり、光路Ｂでは点Ｂ１において位相はθ0である。
【００６８】
これら光路Ａを通る光と光路Ｂを通る光とは、高度ｈ1から高度ｈ2まで異なる媒質を進む。このとき、光路Ａでは媒質は柱体１１（半導体）であり、光路Ｂでは媒質は空気である。前記したように、大気中または真空中の光の速度をｃ、半導体の屈折率をｎとすると、半導体中の速度は、ｃ／ｎで与えられる（例えばＧａＮであればｎ＝２.６など）。このため、半導体素子中で発生した光を２つに分岐して、一方をそのまま大気中（もしくは真空中）に出射し、かつ、もう一方を半導体中で伝搬させてから出射した場合、それら２つの光が出射された後に出会うと、光路が異なるため、光の位相は異なるようになる。したがって、図３の発光素子からの光の自由空間中の波長をλ０とし、光路Ａでは高度ｈ1から高度ｈ2までの区間のＧａＮ中で位相がαだけ進むとすると、光路Ａの点Ａ２において位相は下記式（１）で表される。
【００６９】
【数１】
2014082271.tif 000003
【００７０】
また、光路Ｂでは高度ｈ1から高度ｈ2までの自由空間中で位相がβだけ進むとすると、光路Ｂでは点Ｂ２において位相は下記式（２）で表される。
【００７１】
【数２】
2014082271.tif 000004
【００７２】
さらに高度ｈ2から高度ｈ3まで自由空間なので、光路Ａを通る光と光路Ｂを通る光とは同じ媒質（自由空間）を進む。また、このとき、光路Ａの点Ａ２から点Ｃまでの距離と、光路Ｂの点Ｂ２から点Ｃまでの距離とは同じである。したがって、光路Ａを通る光の点Ａ２における位相と、光路Ｂを通る光の点Ｂ２における位相との差は、点Ｃにおいても保存されることとなる。この位相差τは以下の式（３）で表される。すなわち、柱体１１と柱体１６との高さの差δＨによって光路Ａと光路Ｂとの位相差τを制御することができる。以下の式（３）を変形すると、高さの差δＨは式（４）で表される。
【００７３】
したがって、以下の式（４）に示すように、柱体１１と柱体１６の高さの差δＨを調整することで、柱体１１と柱体１６との位相差τを制御できることがわかる。そして、このように柱体１１の射出面１１ａと柱体１６の射出面１６ａからそれぞれ放射された光には、図３の高度ｈ２の地点において位相差τがあるため、これらの光が互いに干渉すると、前記した位相差τに応じて、素子表面と垂直な方向に対して制御角θ２だけ傾いた方向に１本の光線が生成されることになる。したがって、柱体１１と柱体１６との高さの差δＨを調整して位相差τを制御することで、光線を所望の制御角θ２の方向に放射することができる。なお、柱体１１と柱体１６との高さの差δＨにおけるＨは固定値であるため、柱体１１の高さＨに対する柱体１１と柱体１６との高さの差δＨの割合δを調整すれば、柱体１１と柱体１６の位相差τを制御することができる。
【００７４】
【数３】
2014082271.tif 000005
【００７５】
そして、柱体１１を通る光は、柱体１６を通る光に比べて遅延するため、両者が混合されると、それら２つの光の波面とは全く異なる波面をもつ波が生成される。すなわち、柱体１１，１６から放出される光の波面は互いに干渉し、これら２つの柱体１１，１６の相対的な位置（３次元空間の位置）によって決定される方向（方向）に、光が出射されることになる。
【００７６】
続いて、３次元空間の位置ｒ１にある波源としての柱体１１と、３次元空間の位置ｒ2にある波源としての柱体１６から出射された光の干渉について説明する。
位置ｒ１にある波源と、位置ｒ２にある波源とからそれぞれ出射された光によって、３次元空間の位置ｒに時刻ｔにおいて成形される光の強度Ｉ（ｒ）は、次の式（５）で与えられる。
【００７７】
【数４】
2014082271.tif 000006
【００７８】
式（５）において、光の干渉を表す第３項が存在するために、発光層３０から出射された光が、２つの波源からそれぞれ出射された後に重畳されて、波面を変えて波の進行方向を変えることが可能となる。式（５）では、式（６）のγの実部を利用する。式（６）のＥ＊は、Ｅの複素共役であることを示す。γは、式（６）で示すように、０から１までの値をとり、２つの波源から出射された光が時間的・空間的にどのくらい相関を持っているのかを示している。よって、γは、次の式（７）〜式（９）のように場合分けすることができる。
【００７９】
【数５】
2014082271.tif 000007
【００８０】
式（７）の場合を完全コヒーレント、式（８）の場合をインコヒーレント、式（９）の場合を部分的なコヒーレントと呼ぶ。ここでは、発光素子として、ＬＥＤの光源を使用しているため、部分的なコヒーレントになっている。したがって、図３の発光素子１においては、光の強度において、前記式（５）の第３項の寄与が大きいため、光の進行方向を大きく曲げられる。
【００８１】
なお、柱体１１，１６間の水平方向の間隔ｐ２が微小であるときには柱体の高さの差δＨが支配的な要因となる。
【００８２】
図３では、簡単のため、高さの異なる２つの柱体から出射される光の干渉による光線の方向について説明した。波源としての柱体が６つある場合についても、前記式（５）を拡張することが可能である。以下では、本実施形態の発光素子１のように６つの柱体を有している場合の光線の成形と、光線の方向制御とに関して行ったシミュレーションについて順次説明する。
【００８３】
［発光素子の発光層の発光領域］
まず、発光素子１の発光層３０の発光領域について図４を参照して説明する。なお、柱体１１，１２，１３は互いに等しい高さＨ（図３参照）であり、柱体１４，１５，１６は互いに等しい高さ「Ｈ−δＨ」（図３参照）であるので、図４を用いる説明では、簡便のため、高さの異なる２つの柱体１１と柱体１６のみを図示する。また、図４に示すのは、発光素子１の断面図であるが、ここでは見易さのため、各構成要素のハッチングを省略している。
【００８４】
発光素子１は、電源からパッド電極（いずれも図示せず）を介してｐ電極層５０に正電圧が印加され、電源からパッド電極（いずれも図示せず）を介してｎ電極層６０に負電圧が印加されることで、ｐ電極層５０よりｐ型半導体層２０に正孔ｈが注入されるとともに、ｎ電極層６０よりｎ型半導体層４０に電子ｅが注入される。発光素子１は、ｐ電極層５０より注入された正孔ｈがｐ型半導体層２０中を拡散しながらｐ型半導体層２０とｎ型半導体層４０との接合部である発光層３０へと移動し、一方、ｎ電極層６０より注入された電子ｅがｎ型半導体層４０内を接合部である発光層３０へと移動する。そして、発光素子は、発光層３０の接合部において正孔ｈと電子ｅとが再結合することで生じるエネルギーによって発光する。
【００８５】
ここで、発光素子１は、ｎ型半導体層４０の電子ｅの移動度が、ｐ型半導体層２０の正孔ｈの移動度よりもはるかに大きいので、ｐ電極層５０とｎ電極層６０とに同時に電圧を印加した場合、ｐ型半導体層２０から発光層３０に正孔ｈが到達するよりも、ｎ型半導体層４０から発光層３０に電子ｅが到達する方が早い。
そのため、正孔ｈと電子ｅとの再結合は、発光素子１の発光層３０に正孔ｈが到達した時点で発生する。言い換えれば、発光層３０に正孔ｈが到達した領域でのみ発光が生じる。この「正孔ｈが到達した領域」とは、図４に示したように、発光層３０において、ｐ電極層５０の直下の領域のみならず、正孔ｈがｐ型半導体層２０中を拡散しながら移動することにより、ｐ型半導体層２０の厚み程度、発光素子１の内側方向に広がるため、素子表面において、ｐ電極層５０が設けられていない部分の直下に位置する発光層３０の一部も含まれる。図４では、発光層３０に正孔ｈが到達した領域（発光領域）を塗りつぶして示している。図４に示すように、発光層３０に電子ｅが到達していても正孔ｈが到達していない領域では発光は生じない。
【００８６】
仮に、ｐ型半導体層２０の厚さが薄ければ、正孔が発光層３０に到達するまでに、ｐ型半導体層２０中において素子内側方向にほとんど拡散しないため、発光層３０において、ｐ電極層５０の直下（図２（ａ）に示した穴ｓ２の外側に位置する部分）に位置する部分以外ではほとんど発光しないことになる。これに対し、発光素子１は、ｐ型半導体層２０の厚さｔ１が、放射光の自由空間における発光波長λ０以上であるので、正孔が発光層３０に到達するまでに、ｐ型半導体層２０中において素子内側方向に十分に拡散させることができる。そのため、発光素子１は、前記したように、発光層３０において、ｐ電極層５０の直下のみならず、ｐ電極層５０の直下以外（図２（ａ）に示した穴ｓ２の内側に位置する部分）でも一部発光させることができる。したがって、発光層３０で発光した光を、柱体に確実に入射させることができる。
【００８７】
そして、発光素子１は、発光層３０で発光した光が、図４に示すように、柱体１１，柱体１６の直下からそれぞれ柱体１１，１６に入射し、柱体１１，１６中を伝搬して、射出面１１ａ，１６ａから空気中に出射される。
【００８８】
また、発光層３０で発光し、ｐ型半導体層２０の上側に設けられたｐ電極層５０に入射した光が、遮光性を有するｐ電極層５０によって遮蔽されるので、空気中に放射されない。そのため、発光素子１は、光線Ｌを成形する際に、妨害光の影響を受けないようにすることができる。
【００８９】
なお、前記した図３において説明したように、図４に示す高い柱体１１の射出面１１ａから出射された光と低い柱体１６の射出面１６ａから出射された光とは、位相が異なるので、この位相差に応じた傾き方向に光線Ｌが形成される。以下では、法線方向に対する光線Ｌの傾き角度を制御角θ２という。
【００９０】
発光素子１は、以上のような構成を備えるので、図１の発光層３０で発生した光は、柱体１１，１２，１３，１４，１５，１６を光導波路として柱体１１，１２，１３，１４，１５，１６の射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから出射される。これらの射出面１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａから出射された光は、発光層３０を１つの光源として発生した光であるため、互いに干渉して合成され光線が形成される。
【００９１】
発光素子１は、ｐ型半導体層２０の表面に、穴ｓ２の外側にｐ電極層５０を積層しているので、発光層３０において、ｐ電極層５０の直下で発光し、素子表面に向かう光をｐ電極層５０で遮光することができるので、妨害光の発生を抑制することができる。
また、発光素子１は、ｐ型半導体層２０の厚さｔ１を、放射光の自由空間における発光波長λ０以上としているので、ｐ型半導体層２０に注入された正孔がｐ型半導体層２０中を移動して発光層３０に到達するまでに、素子内側方向に十分に拡散させることができる。そのため、発光素子１は、発光層３０において、ｐ電極層５０の直下（図２（ａ）に示した穴ｓ２の外側に位置する部分）のみならず、ｐ電極層５０の直下以外（図２（ａ）に示した穴ｓ２の内側に位置する部分）でも一部発光させることができる。したがって、発光層３０で発光した光を、柱体に確実に入射させることができる。
これにより、発光素子１は、Ｓ／Ｎ比の高い光線を成形することができる。
【００９２】
さらに、発光素子１は、柱体のうちの少なくとも１本（ここでは３本）の高さをその他の柱体の高さと異なるように構成することで、それぞれの射出面から出射された光に位相差を設けることができ、当該位相差に応じた傾き方向に光線を放射することができる。
さらに加えて、発光素子１は、６本の柱体１１，１２，１３，１４，１５，１６を形成することで、光線として形成される光以外の余分な妨害光の発生を効果的に抑制することができる。
【００９３】
［発光素子の製造方法］
発光素子１を製造する方法としては、公知の種々の微細加工技術を用いることができる。発光素子１は、例えばＬＥＤのように平坦な放射面を有する発光素子を用意し、その表面を微細加工して作成することが可能である。
【００９４】
以下、図１に示す発光素子１を２次元状に複数並べ、かつ、ｎ電極層６０を設けた素子群を製造する方法を、図５を参照して説明する。なお、ここでは、発光素子１において、外接円ｓ１の直径φ１（図２（ａ）参照）と穴ｓ２の直径φ３（図２（ａ）参照）とを実質的に同一としたものとして説明する。
【００９５】
まずバッファ層９０を介してＧａＮ等からなる発光素子層８０が形成された基板１７０を用意する。図５（ａ）に示すように、例えばバッファ層９０が積層されたＳｉ等の基板１７０の表面に、例えば分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法、有機金属化学気相成長（ＭＯＣＶＤ）法等の成膜方法により、ｎ型半導体層４０を積層し、次に、ＩｎＧａＮの量子井戸層からなる発光層３０を形成し、さらに、ｐ型半導体層２０を積層する。このとき、ｐ型半導体層２０については、まず、柱体の最上部以上の厚みで成膜する。以下では、このｐ型半導体層２０と発光層３０とｎ型半導体層４０とを合わせて発光素子層８０という場合もある。
【００９６】
そして、図５（ａ）に示すように、レーザーリフトオフ法、ケミカルリフトオフ法またはボイド形成剥離法等により、基板１７０およびバッファ層９０を剥離する。次に、図５（ｂ）に示すように、発光素子層８０のｎ型半導体層４０の上（図５では下側）に、マスクを用いた金属蒸着法等によってｎ電極層６０を、ストライプ状に１本以上形成する。なお、その際、ｎ電極層６０上にＳｎ等の融着層を形成しても構わない。
【００９７】
次に、図５（ｃ）に示すように、ｎ電極層６０が設けられた発光素子層８０を、ｎ電極層６０を下にしてサファイア等の基板７０上に配置し、表面活性化接合法等により、両者を接合する。なお、表面活性化接合法では、具体的にはＡｒプラズマ等によって発光素子層８０の表面を活性化させて基板７０と圧着を行う。ただし、前記した図５（ｂ）の工程において、ｎ電極層６０上にＳｎ等の融着層を設けた場合は、この工程では加熱のみを行って発光素子層８０と基板７０とを接合する。
【００９８】
次に、図５（ｄ）に示すように、ｐ型半導体層２０の表面の画素領域に熱可塑性樹脂または光硬化性樹脂からなるフォトレジストｆをパターニングして積層する。パターニングは、ｐ型半導体層２０の表面において、画素領域を円形に残し、その他を全て覆うパターンとする。例えば、ｐ型半導体層２０の表面の画素領域にフォトレジストｆを塗布後、フォトマスクで皮膜し、紫外線を照射して現像することで形成することができる。
【００９９】
続いて、図５（ｅ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、ｐ型半導体層２０のフォトレジストｆの周囲をエッチングする。
さらに、図５（ｆ）に示すように、金属材料を蒸着法、スパッタリング法等により積層した後、フォトリソグラフィ法等によってｐ電極層５０が作製される。
【０１００】
またさらに、図５（ｇ）に示すように、余分なｐ電極層５０ごとフォトレジストｆをリフトオフする。
そして、図５（ｈ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、複数の柱体１０（１１，１２，１３，１４，１５，１６）を形成する。
【０１０１】
ここで、図５（ｇ）に示す状態から、高い柱体１１，１２，１３と低い柱体１４，１５，１６とを形成する方法の一例について説明する。
まず、図５（ｇ）に示すｐ型半導体層２０の表面の、高い柱体１１，１２，１３となる部分にフォトレジストを形成する。そして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングや薬液を用いたウェットエッチングにより、フォトレジストの周囲をエッチングする。これによって、高い柱体１１，１２，１３の上側の一部が形成される。次に、ｐ型半導体層２０の表面の、低い柱体１４，１５，１６となる部分にフォトレジストｆを形成する。そして、前記したようなエッチングにより、高い柱体１１，１２，１３、および、高い柱体１４，１５，１６となる柱体の表面に形成したフォトレジストの周囲をエッチングする。これにより、高い柱体１１，１２，１３、および、高い柱体１４，１５，１６以外の表面が削られ、高い柱体１１，１２，１３、および、高い柱体１４，１５，１６が形成される。なお、柱体１１，１２，１３，１４，１５，１６（図１および図２（ａ）参照）の形成後に、柱体の内壁やｐ電極層５０の表面にＳｉＯ2等の絶縁性の保護膜を形成してもよい。
【０１０２】
［発光素子の性能］
本実施形態の発光素子１の性能を確かめるために、ＦＤＴＤ（Finite-Difference Time-Domain）法によるシミュレーションを行った。シミュレーションの条件としては、発光素子１の表面（ｐ型半導体層２０の上面）と平行な面の正方形領域（大きさ３５００ｎｍ×３５００ｎｍ）をベースとして想定した。また、発光領域から素子表面の上方３５００ｎｍまでの領域を計算対象としてシミュレーションを行った。
【０１０３】
［発光素子の設計の具体例］
以下、シミュレーションにおける発光素子１の設計例を以下に記載する。
発光素子１は、ＧａＮにＩｎを添加したＬＥＤであるものとし、放射光の自由空間における発光波長λ０は４０５ｎｍであるものとした。
発光素子１のｐ型半導体層２０（図１参照）の厚さｔ１を、放射光の半導体中における発光波長λ１以上である約４００ｎｍとした。
ｐ電極層５０（図１参照）は、厚さｔ２が１５０ｎｍのＡｇの金属薄膜とした。
柱体１１，１２，１３，１４，１５，１６の直径φ１（図２（ａ），（ｂ）参照）は、放射光の自由空間における発光波長λ０に相当する４０５ｎｍとした。
柱体１１，１２，１３，１４，１５，１６の配置角度θ１（図２（ａ）参照）は、６０度とした。
隣り合う柱体の中心間の間隔ｐ１（図２（ａ）参照）は、１．４λ０とした。
隣り合う柱体間の間隔ｐ２（図２（ａ）参照）は、０．４λ０とした。
柱体１１，１２，１３の高さＨ（図２（ｂ）参照）は、５４０ｎｍとした。これは、本設計例における放射光の半導体中における発光波長λ１（λ１＝λ０／ｎ）の４波長分に相当する。
また、柱体１４，１５，１６の高さ「Ｈ−ｄ１」（図２（ｂ）参照）は、柱体１１，１２，１３の高さＨから、柱体１１，１２，１３と柱体１４，１５，１６との高さの差「δＨ」［ｎｍ］を減じた高さとして、柱体１１，１２，１３（図１参照）の高さＨに対する柱体１４，１５，１６（図１参照）の高さの差δＨの割合δ（δ＝ｄ１／Ｈ）の値を変化させることで、光線方向が制御される。
柱体１１，１２，１３，１４，１５，１６の外接円ｓ１の直径φ２（図２（ａ）参照）は、３．８λ０とした。また、穴ｓ２の直径φ３（図２（ａ）参照）は、４．０λ０とした。
以下、図６，８および適宜図１を参照して、シミュレーション結果について説明する。
【０１０４】
発光素子１の放射光であるＸＹ平面における光の強度の積算値を、ＸＹ平面のビームパターンとして図６（ａ）〜（ｃ）に示す。図６（ａ）は、柱体１１，１２，１３（図１参照）の高さＨに対する柱体１４，１５，１６（図１参照）の高さの差δＨの割合δの値を０．００〜０．２０まで変化させた場合のビームパターンであり、（ｂ）は、全ての柱体の高さが等しい場合のビームパターンであり、（ｃ）は、高さの差の割合δを０．１０とした場合のビームパターンである。なお、図６（ｂ），（ｃ）では、発光素子１（図１参照）の柱体１１，１６と、ｐ電極層５０と、ｐ型半導体層２０の一部とを示している。
また、光線方向の評価は、計算領域の上端において電界強度が最大となる点を光線の中心とし、発光素子１の表面の法線となす角を光線方向の制御角θ２とした。
さらに、図７に、柱体１１，１２，１３（図１参照）の高さＨに対する柱体１４，１５，１６（図１参照）の高さの差δＨの割合δの値を０．００〜０．１６まで変化させた場合の素子表面の法線と光線方向とが成す角（制御角）θ２の変化をグラフで示した。なお、図７に示すグラフの横軸は、柱体１１，１２，１３（図１参照）に対する柱体１４，１５，１６（図１参照）の高さの差δＨの高さＨに対する割合δの値であり、図７に示すグラフの縦軸は、制御角θ２である。
【０１０５】
なお、図６（ａ）〜（ｃ）は、発光素子１から計算領域上端（３５００ｎｍ地点）に到達する光の強度分布を積算したものを表しており、光の強度が最も強い点を光線中心として示している。ここでは、ＦＤＴＤ法における電界の自乗をとった電力密度を光の強度とした。図６（ａ）は、素子表面と平行な面での光線形状を示しており、図６（ｂ）,（ｃ）における右側の目盛は、光の強度の積算値の目盛を示したものであり、上の１．００×１０４Ｗ／ｍ２に近づくほど到達した光が多く、下の０．００×１０４Ｗ／ｍ２に近づくほど到達した光が少ないことを示している。また、赤は到達した光が強い領域（１．００×１０４Ｗ／ｍ２）を、黄は到達した光が比較的強い領域、緑は到達した光が比較的弱い領域、青は光が到達しない領域（０．００×１０４Ｗ／ｍ２）をそれぞれ示している。
【０１０６】
参考例として、図６（ａ）のδ＝０．００の場合、すなわち、図６（ｂ）に示すように、柱体１１，１２，１３，１４，１５，１６の高さが等しい場合、柱体１１，１２，１３，１４，１５，１６の中心に光線が成形されることを確かめた。
また、この場合、図７に示すように、制御角θ２が０．００度であることを確かめた。つまり、素子表面と垂直な方向に向かう線上に光線が成形されることを確かめた。
【０１０７】
次に実施例として、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差δＨの割合δを０．０４〜０．２０まで変化させた場合に成形される光線について説明する。なお、緑の領域はピーク強度（１．００×１０４Ｗ／ｍ２）の半値以下の強度を示すため、光線方向の評価においては、微弱なものとして無視した。
【０１０８】
図６（ａ）に示すように、高さの差の割合δを０．０４とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線が成形できることを確かめた。また、メインローブの周辺に、サイドローブが発生しないことを確かめた。
また、図７に示すように、高さの差の割合δを０．０４とした場合、制御角θ２が１．７８度であることを確かめた。
【０１０９】
図６（ａ）に示すように、高さの差の割合δを０．０８とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線が成形できることを確かめた。また、メインローブの周辺に、サイドローブが発生しないことを確かめた。また、図７に示すように、高さの差の割合δを０．０８とした場合、制御角θ２が３．８６度であることを確かめた。
【０１１０】
図６（ａ），（ｃ）に示すように、高さの差の割合δを０．１０とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線が成形できることを確かめた。一方、メインローブの隣に、微弱なサイドローブ（緑の領域）が発生することを確かめた。ただし、光線方向には影響を与えない程度の微弱なものであるため、無視することができる。また、図７に示すように、高さの差の割合δを０．１０とした場合、制御角θ２が５．９６度であることを確かめた。
【０１１１】
図６（ａ）に示すように、高さの差の割合δを０．１２とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線が成形できることを確かめた。一方、メインローブの隣に、微弱なサイドローブ（緑の領域）がやや広範囲で発生することを確かめた。また、図７に示すように、高さの差の割合δを０．１２とした場合、制御角θ２が８．１４度であることを確かめた。
【０１１２】
図６（ａ）に示すように、高さの差の割合δを０．１６とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線が成形できることを確かめた。一方、メインローブの隣に、微弱なサイドローブ（緑の領域）がやや広範囲で発生することを確かめた。また、図７に示すように、高さの差の割合δを０．１６とした場合、制御角θ２が１０．５度であることを確かめた。
【０１１３】
図６（ａ）に示すように、高さの差の割合δを０．２０とした場合、発光素子１の表面の法線に対し、傾斜した方向に光線を成形できるものの、メインローブの隣に、微弱なサイドローブ（緑の領域）が広範囲で発生し、光線の明瞭性が低下してしまうことを確かめた。
【０１１４】
以上のように、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差δＨの割合δを０．０４〜０．２０まで変化させることによる、制御角θ２の変化について確かめた。
このうち、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差δの割合δを０．０４〜０．１６まで変化させた場合、明瞭であり様々な方向の光線を形成できることを確かめた。つまり、図６（ａ）に示すように、高さの差の割合δを０．０４〜０．１６まで変化させた場合、中心部分（赤の領域）の強度が高い光線を形成できることを確かめた。また、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差ｄ１の割合δを０．０４〜０．１６まで変化させた場合、光線の中心部分の位置がそれぞれ異なっているので、法線方向に対し傾斜した光線を成形できることを確かめた。
具体的には、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差ｄ１の割合δを０．０４〜０．１６とした場合、光線の回りにサイドローブ、すなわち妨害光が若干発生しているものの、メインローブの光量は十分に得られていることから、サイドローブの悪影響を抑制することができることを確かめた。
【０１１５】
一方、柱体１１，１２，１３の高さＨに対する柱体１４，１５，１６の高さの差ｄ１の割合δを０．２０とした場合、図６（ａ）に示すように、法線方向に対し傾斜した光線を成形できるものの、サイドローブの悪影響が大きくなってしまい、明瞭な光線の成形が困難であることを確かめた。
今回のシミュレーションでは、高さの差の割合δを増やすと、制御角θ２が大きくなる一方で、サイドローブの影響が大きくなるという結果が得られた。このようなサイドローブの悪影響を抑制できる範囲で高さの差の割合δを変化させることで、様々な制御角θ２の光線を得ることができる。今回のシミュレーションにおいて、サイドローブの悪影響を抑制できる範囲での制御角θ２の最大値は、図７に示すように、高さの差の割合δが０．１６の場合であり、１０．５度を得ることができた。
【０１１６】
また、図６（ｂ），（ｃ）に示すように、ｐ型半導体層２０の表面（素子表面）において、ｐ電極層５０が積層された位置の上方の空間に青の領域があることから、当該空間には、光が放射されていないことを確かめた。つまり、発光素子１のｐ型半導体層２０の表面（素子表面）において、発光層３０から柱体で取り囲んだ所定領域の外側領域（ここでは、穴ｓ２の外側の領域（図２（ａ）参照））に到達した光がｐ電極層５０によって遮蔽されていることを確かめた。このように、発光素子１は、素子表面において、穴ｓ２の外側の領域（図２（ａ）参照）に、ｐ電極層５０を積層することで、サイドローブが効果的に抑制されることを確かめた。
【０１１７】
さらに、図６（ｂ），（ｃ）に示すように、ｐ型半導体層２０の表面において、柱体１１と柱体１６の間の空間に青の領域があることから、ｐ型半導体層２０の表面において、柱体で取り囲んだ所定領域の内側領域（ここでは、穴ｓ２の内側の領域（図２（ａ）参照））の表面からは、ほとんど光が放射されていないことを確かめた。
【０１１８】
このように、柱体１１，１２，１３（導波柱）と柱体１４，１５，１６（制御柱）との高さの差の割合δを変化させることで、明瞭であり、かつ、様々な角度の光線を形成できることを確かめた。
【０１１９】
以上、実施形態に基づいて本発明を説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
【０１２０】
例えば、前記した発光素子１は、ＬＥＤ素子の材料をＧａＮとしたが、本発明はこれに限らず、例えば、ＡｌＮ、ＧａＡｌＮ、ＺｎＯ、ＧａＡｓ、ＧａＰ、ＧａＡｌＡｓ、ＧａＡｌＡｓＰ等であってもよい。
【０１２１】
また例えば、前記した発光素子１は、柱体１１，１２，１３，１４，１５，１６をｐ型半導体層２０と同じ材料であるＧａＮで形成するものとして説明したが、本発明はこれに限らず、例えば、発光素子１の柱体のみを素子表面と比較して小さな誘電率である透明導電体で形成してもよい。より具体的には、空気の誘電率（＝１）よりも高く、発光素子１の発光素子層８０（図５，６参照）を構成する材料（例えば、ＧａＮ）の誘電率よりも低い誘電率である材料（例えば、ＳｉＯ２，ＳｉＯ，ＳｉＮ，ＭｇＦ２，ＺｒＯ２等）で形成してもよい。以下では、発光素子１の柱体のみをＳｉＯ２で形成する場合について説明する。
【０１２２】
発光素子１の柱体のみをＳｉＯ２で形成する場合、柱体の本数、配置角度θ１、直径φ１は、柱体をＧａＮで形成する場合と同様とすることができる。ただし、発光素子１の柱体のみをＳｉＯ２で形成する場合、例えば、高い柱体１１，１２，１３（導波柱）の高さＨをＳｉＯ２中における放射光の２波長分に相当する５４０ｎｍとすることができる。なお、ここでは、ＳｉＯ２の屈折率ｎを１．５として高さＨを求めた。
なお、低い柱体１４，１５，１６（制御柱）の高さ「Ｈ−ｄ１」は、柱体１１，１２，１３の高さＨ（ここでは、５４０ｎｍ）から柱体１１，１２，１３と柱体１４，１５，１６との高さの差ｄ１［ｎｍ］を減じた高さとして、高さの差の割合δの値を変化させることで、光線方向が制御される。
【０１２３】
発光素子１の柱体のみをＳｉＯ２で形成する場合の発光素子の製造方法について簡単に説明する。例えば、図５（ｃ）に示すような発光素子層８０が形成された基板７０を用意する。次に、発光素子層８０のｐ型半導体層２０上に、気相成長法等によりＳｉＯ２層を形成する。そして、ＳｉＯ２層を集束イオンビーム（ＦＩＢ）等によりエッチングし、複数の柱体を形成することで、柱体のみをＳｉＯ２で形成した発光素子１を製造することができる。
【０１２４】
このように、発光素子１の柱体のみをＳｉＯ２で形成することで、以下のような効果が期待できる。すなわち、ＳｉＯ２は、加工性に富むことから、結晶成長条件の制御等を行わなくてもよく、また、発光素子層８０（図５参照）を構成する発光材料への物理的・化学的なダメージを抑制することができる。そのため、柱体をＳｉＯ２で形成することで、発光素子の製造がより容易となるといえる。また、ＳｉＯ２は、透明な誘電体材料であるので、柱体による光の吸収を小さくすることができる。つまり、柱体の射出面の透過率を素子表面（ここでは、ＧａＮ）よりも高くすることができるので、背景雑音を低下させることができる。そのため、柱体をＳｉＯ２で形成することで、射出面から出射される光量の増大が期待できる。さらに加えて、制御角θ２の増大も期待できる。
【０１２５】
また例えば、柱体１１，１２，１３，１４，１５，１６を一般的なＬＥＤで形成する場合、放射光の自由空間における発光波長λ０は４６５ｎｍとなり、屈折率ｎは、約１．５となるので、高い柱体１１，１２，１３の高さＨを、放射光の半導体中における発光波長λ１の４波長分程度である約１２４０ｎｍとすることができる。
【０１２６】
また、発光素子１は、ｐ型半導体層２０の表面において、複数の柱体で取り囲む所定領域の外側領域を穴ｓ２（図２（ａ）参照）よりも外側の領域とし、ｐ電極層５０を、穴ｓ２（図２（ａ）参照）の外側領域に設けている。しかし、これに限らず、発光素子１は、ｐ電極層５０を、ｐ型半導体層２０の表面において複数の柱体で取り囲む所定領域の外側領域の全てに設けてもよい。また、発光素子１は、ｐ電極層５０を、ｐ型半導体層２０の表面の全てに設けてもよい。つまり、発光素子１は、ｐ電極層５０を、ｐ型半導体層２０の表面において、柱体１１，１２，１３，１４，１５，１６を設けた部分以外の全ての表面に設けてもよい。これにより、柱体が形成された部分以外の素子表面から妨害光が放射されるのをより確実に抑制することができる。
【０１２７】
また、発光素子１は、ＬＥＤ素子のような注入型のＥＬ素子に限らず、有機ＥＬ素子や無機ＥＬ素子のような真性ＥＬ素子であってもよい。
さらに、前記した発光素子１は図１に示すように、柱体が、断面円形状かつ円柱状に形成されていたが、これに限らず、断面多角形状かつ多角柱状であってもよい。また、すべての柱体の直径は必ずしも等しくなくてもよい。
【０１２８】
なお、前記した発光素子１は、最も好ましい例として柱体をｐ型半導体層２０の表面に６本形成したが、この他に、柱体をｐ型半導体層２０の表面に３本形成しても構わない。柱体の本数を３本とした場合、１本の柱体を制御柱とし、他の柱体を導波柱とするか、２本の柱体を制御柱とし、他の柱体を導波柱とする。３本の柱体の配置は図２（ａ）の角度αが１２０度となるようにすることが好ましい。
【０１２９】
また、発光素子１は、光線の形成と放射方向の制御を必要とするデバイス一般にも応用することが可能であり、例えばプロジェクター用光源、空間光インターコネクションに用いる接続器、拡散板を必要としない照明用光源等にも利用することができる。
【０１３０】
［発光素子の応用例］
本実施形態の発光素子１を基板上に多数並べることにより、ＩＰ方式のディスプレイであるＩＰ立体ディスプレイを提供することが可能である。
一例として、図８に、第１の実施形態の発光素子１を基板７０上に多数並べたＩＰ立体ディスプレイ１００を示す。
【０１３１】
＜ＩＰ立体ディスプレイの駆動方法＞
図８に示す例では、ＩＰ立体ディスプレイ１００は、基板７０上に３行×３列の合計９個の発光素子１を画素として配置している。ＩＰ立体ディスプレイ１００は、図８に示すように、基板７０上に、列ごとにｎ電極層６０と発光素子層８０とが形成されている。それぞれの発光素子層８０の表面には、画素位置ごとに複数の柱体が形成されている。ここでは、基板７０上に合計９個の発光素子１を画素として配置したので、ストライプ状の１つの発光素子層８０上に画素位置ごとに合計３組の複数の柱体が形成されている。また、３本のストライプ状のそれぞれの発光素子層８０のｐ型半導体層２０の表面に、行ごとに発光素子層８０およびｎ電極層６０と直交するようにストライプ状にｐ電極層５０が形成されている。ここでは、図示を省略するが、ｐ電極層５０の表面には、図示しないパッド電極が形成されており、ストライプ状のｎ電極層６０の端部には、図示しないパッド電極が形成されているものとする。
なお、ＩＰ立体ディスプレイ１００を、前記した製造方法の一例により製造した場合、３本のストライプ状の発光素子層８０およびｎ電極層６０を１本ずつ列ごとに分離する際には、適宜エッチング等を実施すればよい。
【０１３２】
ここで、図８に示すＩＰ立体ディスプレイ１００において、行ごとに形成したｐ電極層５０を奥側から手前側に向かって順に、ｐ−１，ｐ−２，ｐ−３とし、列ごとに形成したｎ電極層６０を左側から右側に向かって順に、ｎ−１，ｎ−２，ｎ−３とする。ＩＰ立体ディスプレイ１００は、ｐ−１，ｐ−２，ｐ−３に対して、図示しないパッド電極（図１参照）を介して＋Ｖの電圧パルスを順次印加し、ｎ−１，ｎ−２，ｎ−３に対しては、発光させる画素位置に応じて、図示しないパッド電極を介して０か−Ｖの電圧パルスを印加することで、画素位置ごとにＯＮ／ＯＦＦを切り替えることができる。
例えば、最も左奥（１行目×１列目）の画素だけを発光させる場合、ＩＰ立体ディスプレイ１００は、ｐ−１に＋Ｖの電圧パルス、ｎ−１に−Ｖの電圧パルスを印加し、ｐ−２，ｐ−３，ｎ−２およびｎ−３は接地電位とすればよい。
このように、本実施形態の発光素子１を基板上に複数並べてＩＰ立体ディスプレイ１００を構成することで、パッシブマトリクス駆動が可能となるので、ＩＰ立体ディスプレイ１００の低消費電力化、低コスト化等を実現できる。
【符号の説明】
【０１３３】
１  発光素子
１０      柱体
１１，１２，１３      導波柱（柱体）
１４，１５，１６      制御柱（柱体）
１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，１６ａ      射出面
２０      ｐ型半導体層
３０      発光層
４０      ｎ型半導体層
５０      ｐ電極層
６０      ｎ電極層
７０      基板
８０      発光素子層
９０      バッファ層
１００    ＩＰ立体ディスプレイ
【図１】
2014082271.tif 000008
【図２】
2014082271.tif 000009
【図３】
2014082271.tif 000010
【図４】
2014082271.tif 000011
【図５】
2014082271.tif 000012
【図７】
2014082271.tif 000013
【図８】
2014082271.tif 000014
【図６】
2014082271.tif 000015