(57)【要約】【課題】精度よく簡易にＩＭ２補正を行うことができる。【解決手段】半導体装置１００は、受信したＲＦ信号をベースバンド信号にダイレクトコンバートする受信回路１１と、受信回路１１の２次相互変調歪特性を補正パラメータに基づき補正する補正回路１２と、第１のタイミングで、２次相互変調歪特性が向上するように補正パラメータに設定した第１の補正値を記憶する記憶回路１３と、第１のタイミングの後の第２のタイミングで、第１の補正値に基づいて２次相互変調歪特性が向上するように補正パラメータに第２の補正値を設定する制御回路１４と、を備える。【選択図】図１
2014127731.tif 000002
【特許請求の範囲】
【請求項１】
受信したＲＦ信号をベースバンド信号にダイレクトコンバートする受信回路と、
前記受信回路の２次相互変調歪特性を補正パラメータに基づき補正する補正回路と、
第１のタイミングで、前記２次相互変調歪特性が向上するように前記補正パラメータに設定した第１の補正値を記憶する記憶回路と、
前記第１のタイミングの後の第２のタイミングで、前記第１の補正値に基づいて前記２次相互変調歪特性が向上するように前記補正パラメータに第２の補正値を設定する制御回路と、
を備える半導体装置。
【請求項２】
前記第１のタイミングは、前記半導体装置のパワーオン動作時であり、
前記第２のタイミングは、前記半導体装置がスリープ動作から通常動作へ移行するまでのウォームアップ動作時である、
請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、スリープ動作、ウォームアップ動作、通常動作の順に繰り返し動作し、
前記第１のタイミングは、前記ウォームアップ動作時であり、
前記第２のタイミングは、前記第１のタイミングのウォームアップ動作後の前記ウォームアップ動作時である、
請求項１に記載の半導体装置。
【請求項４】
前記制御回路は、前記受信回路から出力される出力信号に含まれる２次相互変調歪成分を検出し、前記検出された２次相互変調歪成分に基づいて前記補正パラメータを設定する、
請求項１に記載の半導体装置。
【請求項５】
前記制御回路は、前記第１のタイミングで、前記補正パラメータを初期値から順次変化させて設定し、当該設定された補正パラメータに応じて前記受信回路が出力する複数の前記出力信号に含まれる複数の前記２次相互変調歪成分を検出する、
請求項４に記載の半導体装置。
【請求項６】
前記制御回路は、前記検出する複数の前記２次相互変調歪成分のうち最も低い２次相互変調歪成分に対応して設定した前記補正パラメータの値を前記第１の補正値に決定する、
請求項５に記載の半導体装置。
【請求項７】
前記制御回路は、前記第２のタイミングで、前記第１の補正値と、前記第１の補正値を所定値だけ増加および／または減少させた増加値および／または減少値とを前記補正パラメータに設定し、当該設定された補正パラメータに応じて前記受信回路が出力する複数の前記出力信号に含まれる複数の前記２次相互変調歪成分を検出する、
請求項４に記載の半導体装置。
【請求項８】
前記制御回路は、前記検出する複数の前記２次相互変調歪成分のうち最も低い２次相互変調歪成分に対応して設定した前記補正パラメータを前記第２の補正値に決定する、
請求項７に記載の半導体装置。
【請求項９】
前記増加値または前記減少値を前記第２の補正値に決定した場合、当該増加値または減少値を前記第１の補正値として前記記憶回路に記憶し、
前記第１の補正値を前記第２の補正値に決定した場合、当該第１の補正値を所定値だけ増加または減少させた値を前記第１の補正値として前記記憶回路に記憶する、
請求項８に記載の半導体装置。
【請求項１０】
前記第２のタイミングは、前記通常動作状態が開始される直前である、
請求項２に記載の半導体装置。
【請求項１１】
前記ダイレクトコンバートに用いるローカル信号を生成するためのＰＬＬ回路を備え、
前記第２のタイミングは、前記ＰＬＬ回路がロックするために必要なロックアップ時間終了の直前である、
請求項２に記載の半導体装置。
【請求項１２】
前記ロックアップ時間と前記第２のタイミングの設定動作とがほぼ同じタイミングで終了する、
請求項１１に記載の半導体装置。
【請求項１３】
前記ダイレクトコンバートに用いるローカル信号を生成するためのＰＬＬ回路を備え、
前記第２のタイミングは、前記ＰＬＬ回路のロックがほぼ完了したタイミングである、
請求項２に記載の半導体装置。
【請求項１４】
前記半導体装置の温度を測定する温度センサを備え、
前記温度センサにより温度の変化を検出した場合、前記制御回路は、前記第２のタイミングの設定動作を行う、
請求項１に記載の半導体装置。
【請求項１５】
前記受信回路は、前記ダイレクトコンバートを行うミキサを備え、
前記補正回路は、前記補正パラメータに応じて前記ミキサを構成する差動対トランジスタのバックゲート電圧を制御する、
請求項１記載の半導体装置。
【請求項１６】
前記受信回路は、さらに、前記ミキサの後段に接続されるアンプを備え、
前記補正回路は、前記補正パラメータに応じて前記アンプを構成する差動対トランジスタのバイアス電流を制御する、
請求項１５に記載の半導体装置。
【請求項１７】
前記第１のタイミングで、前記補正回路は前記ミキサ及び前記アンプを制御し、
前記第２のタイミングで、前記補正回路は前記アンプのみを制御する、
請求項１６に記載の半導体装置。
【請求項１８】
前記第１のタイミングで、前記補正回路は前記ミキサのみを制御し、
前記第２のタイミングで、前記補正回路は前記アンプのみを制御する、
請求項１６に記載の半導体装置。
【請求項１９】
受信したＲＦ信号をベースバンド信号にダイレクトコンバートする受信回路を備えた半導体装置の制御方法であって、
前記受信回路の２次相互変調歪特性を補正パラメータに基づき補正し、
第１のタイミングで、前記２次相互変調歪特性が向上するように前記補正パラメータに設定した第１の補正値を記憶し、
前記第１のタイミングの後の第２のタイミングで、前記第１の補正値に基づいて前記２次相互変調歪特性が向上するように前記補正パラメータに第２の補正値を設定する、
半導体装置の制御方法。
【請求項２０】
以下を含む半導体装置：
（ａ）受信したＲＦ信号をベースバンド信号にダイレクトコンバートする受信回路と；
（ｂ）前記受信回路の２次相互変調歪特性を補正パラメータに基づき補正する補正回路と；
（ｃ）第１のタイミングで、前記２次相互変調歪特性が向上するように前記補正パラメータに設定した第１の補正値を記憶する記憶回路と；
（ｄ）前記第１のタイミングの後の第２のタイミングで、前記第１の補正値に基づいて前記２次相互変調歪特性が向上するように前記補正パラメータに第２の補正値を設定する制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその制御方法に関し、例えば、ＲＦ信号を受信する受信回路を内蔵した半導体装置及びその制御方法に好適に利用できるものである。
【背景技術】
【０００２】
近年、携帯電話端末などの無線通信端末が急速に普及しており、さらに、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）やＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＧＳＭ（Global System for Mobile Communication）（登録商標）、ＬＴＥ（Long Term Evolution）など複数の通信方式を採用するマルチモード化が進められている。マルチモード化のためには、それぞれの通信方式のＲＦ（Radio Frequency）信号を処理する複数の半導体装置（ＲＦＩＣ）が必要となるため、無線通信端末に内蔵される半導体装置の小型化、低コスト化が望まれている。このような要求に対応するため、無線通信端末の受信部では、ダイレクトコンバージョン方式が採用されている。
【０００３】
ダイレクトコンバージョン方式は、受信したＲＦ周波数帯のＲＦ信号をベースバンド周波数帯に直接ダウンコンバートする方式である。ダイレクトコンバージョン方式では、ＲＦ信号を直接ベースバンド周波数帯に変換するため、中間周波数帯を持たず、原理的にイメージ応答が存在しないことから、イメージ除去用のフィルタが不要である。また、ベースバンド用のフィルタが半導体集積化に適しているため、小型化が可能である。
【０００４】
一方、ダイレクトコンバージョン方式の受信部では、受信信号に２次相互変調歪み（ＩＭ２：second order inter-modulation）が生じるため、受信感度が劣化することが知られている。受信信号に重畳するＩＭ２成分（ＩＭ２信号）を低減するように、受信部のＩＭ２特性を補正するＩＭ２補正（ＩＭ２キャリブレーション）に関する技術が、例えば、特許文献１や２に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１４７５２号公報
【特許文献２】特表２０１０−５１７３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来から、ＲＦ信号を受信する半導体装置では、ＩＭ２成分を低減するためにＳＡＷ（Surface Acoustic Wave：表面弾性波）フィルタが利用されてきた。近年、上記のように小型化及び低コスト化が要求されているため、ＳＡＷフィルタを除去し、部品数の削減を可能にする（ＳＡＷフィルタレス）半導体装置の研究が進められている。
【０００７】
本発明者は、ＳＡＷフィルタレスの半導体装置において受信感度を向上させるためＩＭ２補正を行うことに関し検討を行った。
【０００８】
特許文献１などの従来技術では、半導体装置のパワーオン時にＩＭ２補正を行い、回路パラメータを調整することで、ＩＭ２成分を低減している。しかし、従来の半導体装置では、パワーオン時のＩＭ２補正後に、半導体装置のＩＭ２特性が変動することについて考慮されていないことに、本発明者は着目した。例えば、温度等の環境の変化によりＩＭ２特性が変動する場合があるため、従来の半導体装置のようにパワーオン時のＩＭ２補正のみでは、精度よくＩＭ２成分を低減できず、受信感度が劣化する恐れがあることを、本発明者は見出した。
【０００９】
さらに、ＲＦ信号を受信する半導体装置でＩＭ２補正を行うためには、ＲＦ信号の受信動作に影響を抑える必要があることに、本発明者は着目した。従来の半導体装置では、時間に余裕のあるパワーオン時のみのＩＭ２補正であるため、ＩＭ２補正を行うための時間について考慮されていない。従来の半導体装置では、ＩＭ２補正を簡易に行い短時間で補正動作を終了できないため、ＲＦ信号の受信動作に影響する恐れがあることを、本発明者は見出した。
【００１０】
このように、従来の半導体装置では、精度よく簡易にＩＭ２補正を行うことができないという問題がある。
【００１１】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施の形態によれば、半導体装置は、受信回路、補正回路、記憶回路、及び制御回路を備えている。受信回路は、受信したＲＦ信号をベースバンド信号にダイレクトコンバートする。補正回路は、受信回路の２次相互変調歪特性を補正パラメータに基づき補正する。記憶回路は、第１のタイミングで、２次相互変調歪特性が向上するように補正パラメータに設定した第１の補正値を記憶する。制御回路は、第１のタイミングの後の第２のタイミングで、第１の補正値に基づいて２次相互変調歪特性が向上するように補正パラメータに第２の補正値を設定する。
【発明の効果】
【００１３】
前記一実施の形態によれば、精度よく簡易にＩＭ２補正を行うことができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態に係る半導体装置の主要な特徴を示す構成図である。
【図２】参考例の半導体装置を含む無線通信端末の構成を示す構成図である。
【図３】実施の形態１に係る半導体装置を含む無線通信端末の構成を示す構成図である。
【図４】実施の形態１に係る半導体装置で処理する信号の周波数スペクトルである。
【図５】実施の形態１に係る半導体装置の主要な構成を示す構成図である。
【図６】実施の形態１に係る半導体装置に含まれる回路の回路構成を示す回路図である。
【図７】実施の形態１に係る半導体装置の動作タイミングを説明するための図である。
【図８】実施の形態１に係る半導体装置によるＩＭ２特性と温度との関係を示すグラフである。
【図９】実施の形態１に係る半導体装置のパワーオン時の動作を示すフローチャートである。
【図１０】実施の形態１に係る半導体装置のパワーオン時の動作タイミングを説明するための説明図である。
【図１１】実施の形態１に係る半導体装置のウォームアップ時の動作を示すフローチャートである。
【図１２】実施の形態１に係る半導体装置のウォームアップ時の動作タイミングを説明するための説明図である。
【図１３】実施の形態１に係る半導体装置に含まれるＰＬＬのロック動作を示すグラフである。
【図１４】実施の形態２に係る半導体装置のウォームアップ時の動作を示すフローチャートである。
【図１５】実施の形態２に係る半導体装置のウォームアップ時の動作タイミングを説明するための説明図である。
【図１６】実施の形態３に係る半導体装置の主要な構成を示す構成図である。
【図１７】実施の形態３に係る半導体装置に含まれる温度センサの回路構成を示す回路図である。
【図１８】実施の形態３に係る半導体装置のパワーオン時の動作を示すフローチャートである。
【図１９】実施の形態３に係る半導体装置のウォームアップ時の動作を示すフローチャートである。
【図２０】実施の形態４に係る半導体装置の主要な構成を示す構成図である。
【図２１】実施の形態４に係る半導体装置に含まれるＰＭＡの回路構成を示す回路図である。
【図２２】実施の形態４に係る半導体装置の動作タイミングを説明するための図である。
【図２３】実施の形態４に係る半導体装置の動作タイミングを説明するための図である。
【発明を実施するための形態】
【００１５】
（実施の形態の概要）
実施の形態の説明に先立って、図１を用いて、実施の形態の主要な特徴についてその概要を説明する。図１に示すように、実施の形態に係る半導体装置１００は、主要な構成として、受信回路１１、補正回路１２、記憶回路１３、制御回路１４を備えている。
【００１６】
受信回路１１は、受信したＲＦ信号をベースバンド信号にダイレクトコンバートする。補正回路１２は、受信回路１１の２次相互変調歪（ＩＭ２）特性を補正パラメータに基づき補正する。記憶回路１３は、第１のタイミングで、２次相互変調歪特性が向上するように補正パラメータに設定した第１の補正値を記憶する。制御回路１４は、第１のタイミングの後の第２のタイミングで、第１の補正値に基づいて２次相互変調歪特性が向上するように補正パラメータに第２の補正値を設定する。
【００１７】
例えば、第１のタイミングは、半導体装置１００のパワーオン動作時であり、第２のタイミングは、半導体装置１００がスリープ動作から通常動作へ移行するまでのウォームアップ動作時である。また、第２のタイミングは、繰り返し実行されるウォームアップ動作のうちいずれかのタイミングでもよい。
【００１８】
上記のように、携帯電話端末などの高周波無線機器で使用される半導体装置（ＲＦＩＣ）への要望の一つに、外付け部品であるＳＡＷフィルタの除去（ＳＡＷフィルタレス）がある。ＳＡＷフィルタレスのアーキテクチャでは送信部（ＴＸ）が出力した信号が受信部（ＲＸ）へ漏れ込む。このリーク信号は２次の相互変調歪み（ＩＭ２）により、ベースバンド帯域に妨害波（ＩＭ２成分）を生成し、ＩＭ２成分が所望信号に重畳することで受信感度を劣化させる。このため、ＳＡＷフィルタレスの半導体装置では、受信部に差動対のミスマッチ状態を補正する補正回路を搭載し、ＩＭ２特性を改善する必要がある。
【００１９】
しかし、半導体装置の受信部において差動回路を制御することで信号の偶数次歪みをキャンセルしても、回路デバイスのミスマッチや寄生アンバランスと起因してＩＭ２補正が十分に行えない場合がある。ＩＭ２特性が最も改善される補正最適点は温度に依存し、さらに、依存性の程度は半導体装置（サンプル）毎に異なる。すなわち、ＲＦ信号の受信部を構成するアナログ回路は、一般に温度変化により特性が変動するとともに、製造プロセスによるバラツキを有しているため、補正最適点は、温度及び半導体装置ごとに変動する。このため、予め補正パラメータをテーブルに記憶し、このテーブルを使ってＩＭ２補正を行うことは困難である。
【００２０】
従来の半導体装置では、ＩＭ２補正後の温度変動によるＩＭ２特性劣化分については、半導体装置の製品仕様にマージンを持たせ対応する場合もあった。すなわち、温度変動によるＩＭ２特性劣化分のマージンを考慮した製品仕様を満たす半導体装置のみ良品と判断していた。この場合、ＩＭ２特性の温度劣化分は半導体装置のバラツキが大きいため、最も悪い劣化分まで考慮するとオーバーマージンとなり、歩留まりの低下が懸念される。
【００２１】
また、ＩＭ２成分による受信感度の劣化を軽減させるためのＩＭ２補正回路は、テスト信号（２トーン信号）を受信部に入力するため、受信回路が実動作しているタイミングでＩＭ２補正を行うと受信処理に影響する。このため、半導体装置が受信動作を行っているタイミングでＩＭ２補正を行うことはできない。従来の半導体装置では、ＩＭ２補正に時間が掛かるため、時間に余裕があるＲＦＩＣパワーオン時のみにＩＭ２補正を行うが、上記のように温度変化により差動回路のミスマッチ状態が変わるとＩＭ２特性が劣化する問題がある。
【００２２】
そこで、実施の形態では、図１のような構成により、パワーオン動作時（第１のタイミング）以外のタイミングでＩＭ２補正（ＩＭ２再補正、ＩＭ２リキャリブレーション）を行うとともに、さらに、ＩＭ２補正時間を短縮可能にすることを主要な特徴としている。
【００２３】
すなわち、実施の形態に係る半導体装置では、パワーオン動作時のような第１のタイミングでＩＭ２特性を補正し、さらに、ウォームアップ動作時のような第２のタイミングでＩＭ２特性を再度補正することとした。これにより、温度等の環境の変化によりＩＭ２特性が変動した場合でも、ＩＭ２特性を適切に精度よく補正することができる。また、第１のタイミングで補正した補正値に基づいて第２のタイミングで補正を行うため、より少ない動作で簡易に効率よく補正することができ、補正時間を短縮することができる。
【００２４】
（実施の形態１）
以下、図面を参照して実施の形態１について説明する。まず、図２を用いて、実施の形態適用前の参考例に係る半導体装置（ＲＦＩＣ）を含む無線通信端末の構成について説明する。
【００２５】
参考例の無線通信端末２は、図２に示すように、ＲＦＩＣ９００、ベースバンドプロセッサ２００、アンテナ２０１、ＤＰＸ（デュプレクサ）２０２、アイソレータ２０３、ＨＰＡ（ハイパワーアンプ）２０４、送信ＳＡＷフィルタ２１１、受信ＳＡＷフィルタ２１２を備えている。
【００２６】
ＤＰＸ２０２のアンテナ端子２０２ａには、アンテナ２０１が接続されている。ＤＰＸ２０２の受信端子２０２ｂとＲＦＩＣ９００のＲＦ信号入力端子９００ａが接続されている。ＤＰＸ２０２の送信端子２０２ｃとＲＦＩＣ９００のＲＦ信号出力端子９００ｂとは、アイソレータ２０３、ＨＰＡ２０４、送信ＳＡＷフィルタ２１１を介して接続されている。ＲＦＩＣ９００の受信フィルタ接続端子９００ｄ、９００ｅに受信ＳＡＷフィルタ２１２が接続されている。ＲＦＩＣ９００とベースバンドプロセッサ２００は、ＬＶＤＳ(Low Voltage Differential Signaling)インタフェース９００ｃを介して入出力可能に接続されている。
【００２７】
参考例のＲＦＩＣ９００は、Ｗ−ＣＤＭＡ変調方式のＲＦ信号を送受信するための半導体装置である。ＲＦＩＣ９００は、ＳＡＷフィルタありのダイレクトコンバージョン送受信機であり、図２に示すように、受信ブロック９０１、送信ブロック９０２を備えている。図２では、受信ブロック９０１、送信ブロック９０２の一部の構成を図示し、その他の構成の図示を省略している。受信ブロック９０１は、ＬＮＡ（低雑音アンプ）９０３、ミキサ（ＭＩＸ）９０４、ＢＥ（バックエンド回路）９０５を含んでおり、ＬＮＡ９０３とミキサ９０４の間に外付け部品として受信ＳＡＷフィルタ２１２が接続されている。また、送信ブロック９０２は、ドライバ９０６を含んでいる。
【００２８】
無線通信端末２が送信を行う場合、ＲＦＩＣ９００は、ＬＶＤＳインタフェース９００ｃを介してベースバンドプロセッサ２００からベースバンド送信信号が入力される。ＲＦＩＣ９００の送信ブロック９０２は、入力されたベースバンド送信信号をＲＦ周波数帯にアップコンバートし、このアップコンバートされた信号をドライバ９０６が増幅しＲＦ送信信号を出力する。ＲＦＩＣ９００から出力されたＲＦ送信信号は、送信ＳＡＷフィルタ２１１により不要な周波数成分を除去した後、ＨＰＡ２０４により増幅される。この増幅されたＲＦ送信信号は、アイソレータ２０３を介してＤＰＸ２０２に入力され、ＤＰＸ２０２からアンテナ２０１を介して基地局等へ送信される。
【００２９】
無線通信端末２が受信を行う場合、アンテナ２０１が基地局等からＲＦ受信信号を受信すると、ＤＰＸ２０２により分波されてＲＦ受信信号がＲＦＩＣ９００に入力される。ＲＦＩＣ９００では、入力されたＲＦ受信信号がＬＮＡ９０３により増幅され、受信ＳＡＷフィルタ２１２により不要な周波数成分を除去する。受信ＳＡＷフィルタ２１２を通過したＲＦ受信信号は、ミキサ９０４によりベースバンド周波数帯のベースバンド受信信号にダウンコンバートされる。さらに、このベースバンド受信信号は、ＢＥ９０５により所定の信号処理が行われた後、ＬＶＤＳインタフェース９００ｃを介してベースバンドプロセッサ２００へ出力される。
【００３０】
Ｗ−ＣＤＭＡ変調方式では、受信ブロック９０１及び送信ブロック９０２が同時に動作するため、受信ブロック９０１にＲＦ送信信号がリークし、このリーク妨害波信号が受信感度を劣化させる。このため、参考例のＲＦＩＣ９００では、図２に示すようにＬＮＡ９０３−ミキサ９０４間に外付け部品として配置された受信ＳＡＷフィルタ２１２によりリーク妨害波信号を抑圧している。
【００３１】
これに対し、本実施の形態では、ＲＦＩＣのマルチバンド化（マルチモード化）に対応して、周辺部品数や実装チップ面積の削減のために、ＳＡＷフィルタを取り除いた構成（ＳＡＷフィルタレス）とする。
【００３２】
図３は、本実施の形態に係る半導体装置を含む無線通信端末の構成を示している。本実施形態に係る無線通信端末１は、携帯電話端末やスマートフォン、タブレット端末等である。図３に示すように、無線通信端末１は、図２の参考例の無線通信端末１と比べて、送信ＳＡＷフィルタ２１１及び受信ＳＡＷフィルタ２１２を有していない。すなわち、無線通信端末１は、ＲＦＩＣ１００、ベースバンドプロセッサ２００、アンテナ２０１、ＤＰＸ２０２、アイソレータ２０３、ＨＰＡ２０４を備えている。なお、ＲＦＩＣ１００とベースバンドプロセッサ２００を１つの半導体装置としてもよい。
【００３３】
ＤＰＸ２０２のアンテナ端子２０２ａには、アンテナ２０１が接続されている。ＤＰＸ２０２の受信端子２０２ｂとＲＦＩＣ１００のＲＦ信号入力端子１００ａが接続されている。ＤＰＸ２０２の送信端子２０２ｃとＲＦＩＣ１００のＲＦ信号出力端子１００ｂとは、アイソレータ２０３、ＨＰＡ２０４を介して接続されている。ＲＦＩＣ１００とベースバンドプロセッサ２００は、ＬＶＤＳインタフェース１００ｃを介して入出力可能に接続されている。
【００３４】
本実施の形態に係るＲＦＩＣ１００は、１チップの半導体装置であり、Ｗ−ＣＤＭＡ変調方式のＲＦ信号を送受信するための半導体装置である。ＲＦＩＣ１００は、ＳＡＷフィルタレスのダイレクトコンバージョン送受信機であり、図３に示すように、受信ブロック１０１、送信ブロック１０２を備えている。図３では、受信ブロック１０１、送信ブロック１０２の一部の構成を図示し、その他の構成の図示を省略している。受信ブロック１０１は、ＬＮＡ１０３、ミキサ１０４、ＢＥ１０５を含んでいる。また、送信ブロック１０２は、ドライバ１０６を含んでいる。
【００３５】
無線通信端末１が送信を行う場合、ベースバンドプロセッサ２００は、送信データに基づき符号化等を行うことでベースバンド送信信号を生成する。ＲＦＩＣ１００は、ＬＶＤＳインタフェース１００ｃを介してベースバンドプロセッサ２００からベースバンド送信信号が入力される。ＲＦＩＣ１００の送信ブロック１０２は、入力されたベースバンド送信信号をＲＦ周波数帯にアップコンバートし、このアップコンバートされた信号をドライバ１０６が増幅しＲＦ送信信号を出力する。ＲＦＩＣ１００から出力されたＲＦ送信信号は、ＨＰＡ２０４により増幅される。この増幅されたＲＦ送信信号は、アイソレータ２０３を介してＤＰＸ２０２に入力され、ＤＰＸ２０２からアンテナ２０１を介して基地局等へ送信される。
【００３６】
無線通信端末１が受信を行う場合、アンテナ２０１が基地局等からＲＦ受信信号を受信すると、ＤＰＸ２０２により分波されてＲＦ受信信号がＲＦＩＣ１００に入力される。ＲＦＩＣ１００では、入力されたＲＦ受信信号がＬＮＡ１０３により増幅され、ミキサ１０４によりベースバンド周波数帯のベースバンド受信信号にダウンコンバートされる。さらに、このベースバンド受信信号は、ＢＥ１０５により所定の信号処理が行われた後、ＬＶＤＳインタフェース１００ｃを介してベースバンドプロセッサ２００へ出力される。ベースバンドプロセッサ２００は、ベースバンド受信信号に基づき復号化等を行うことで受信データを生成する。
【００３７】
図４は、半導体装置１００で処理する信号の周波数スペクトルを示している。図４（ａ）は、ミキサ１０４にＬＮＡ１０３から入力される入力信号の周波数スペクトルであり、図４（ｂ）は、ローカルブロック（半導体装置内の発振器）から入力され、ミキサ１０４が乗算に用いる受信ローカル信号の周波数スペクトルであり、図４（ｃ）は、ミキサ１０４から出力される出力信号の周波数スペクトルである。
【００３８】
上記のようにＷ−ＣＤＭＡ変調方式では、受信ブロック１０１及び送信ブロック１０２が同時に動作するため、受信ブロック１０１にＲＦ送信信号がリークする。このため、図４（ａ）に示すように、ミキサ１０４には、周波数ｆ＿ＲＸのＲＦ受信信号と、周波数ｆ＿ＴＸのリーク妨害波信号とが重畳されて入力される。周波数ｆ＿ＲＸのＲＦ受信信号は、２×ｆ＿ＢＢ（ベースバンド周波数）の帯域幅であり、周波数ｆ＿ＴＸのリーク妨害波信号は、帯域幅がｆ＿ｉｎｔである。
【００３９】
また、図４（ｂ）に示すように、ミキサ１０４には、周波数ｆ＿ＲＸの受信ローカル信号が入力される。ミキサ１０４は、図４（ａ）の信号と図４（ｂ）の信号を乗算するため、図４（ｃ）の信号を出力する。図４（ｃ）に示すように、帯域幅ｆ＿ＢＢ（０〜ｆ＿ＢＢ）のベースバンド信号に、周波数ｆ＿ｉｎｔのＩＭ２信号（ＩＭ２成分の信号）が重畳して出力される。
【００４０】
すなわち、本実施形態に係るＲＦＩＣ１００では、ＳＡＷフィルタを有していないため、アンテナからのリーク妨害波信号はＬＮＡ１０３から直接ミキサ１０４に入力され、ミキサ段で高レベルのＩＭ２信号が発生する。これにより、受信感度が劣化してしまうため、本実施の形態では、ＩＭ２補正（ＩＭ２キャリブレーション）を行い、ＩＭ２信号の発生を低減する。
【００４１】
以下、本実施の形態において、ＩＭ２補正を行う構成及び動作について説明する。図５は、本実施の形態に係る半導体装置（ＲＦＩＣ）のうち、主に受信ブロック１０１の構成を示している。図３で示した、ＬＮＡ１０３、ミキサ１０４、ＢＥ１０５は、図５のＬＮＡ１１１、ミキサ１１３、ロジック部１４２（ＭＰＵ１３０含む）にそれぞれ対応している。
【００４２】
図５に示すように、本実施の形態に係るＲＦＩＣ１００は、受信アナログ部１１０、ＩＭ２補正回路１２０、ＭＰＵ（Micro Processing Unit）１３０、ＡＤＣ１４１、ロジック部１４２、ＤＣＯＣ制御部１４３、受信ＤＣＯ（ＲＸＤＣＯ：デジタル制御発振器）１５１、分周器（Ｄｉｖｉｄｅｒ）１５２、送信ＤＣＯ（ＴＸＤＣＯ）１５３、システムクロック発振器１５４を備えている。
【００４３】
受信アナログ部１１０は、受信したＲＦ受信信号をダイレクトダウンコンバートしてアナログのベースバンド受信信号を生成し出力する。受信アナログ部１１０は、ＬＮＡ１１１、スイッチ回路１１２、ミキサ１１３、ＰＭＡ１１４、ＬＰＦ１１５、ＰＧＡ１１６を備えている。ＩＭ２補正回路１２０は、テスト信号生成部１２２、ＩＭ２チューニング部１２１を備えている。ＭＰＵ１３０は、ＲＡＭ（Random Access Memory）１３２、ＣＰＵ（Central Processing Unit）１３１を備えている。
【００４４】
ＬＮＡ１１１は、アンテナ２０１から受信したＲＦ受信信号がＤＰＸ２０２を介して入力され、この入力されたＲＦ受信信号を低雑音で増幅し出力する。ＬＮＡ１１１は、ベースバンドプロセッサ２００により適切にゲイン設定される。
【００４５】
スイッチ回路１１２は、ミキサ１１３に入力する信号を、ＬＮＡ１１１から出力されたＲＦ受信信号、または、ＩＭ２補正回路１２０（テスト信号生成部１２２）から出力されたテスト信号のいずれかに切り替える。スイッチ回路１１２は、ロジック部１４２やベースバンドプロセッサ２００から入力されるテストイネーブル信号に応じて、ミキサ１１３がダウンコンバートする信号を切り替える。スイッチ回路１１２は、アンテナ２０１が受信したＲＦ受信信号を処理する場合、ＬＮＡ１１１とミキサ１１３を接続し、ＩＭ２補正回路１２０が生成したテスト信号によりＩＭ２補正を行う場合、ＩＭ２補正回路１２０とミキサ１１３を接続する。
【００４６】
ミキサ１１３は、通常の送受信動作時、ＬＮＡ１１１により増幅されたＲＦ受信信号がスイッチ回路１１２を介して入力され、この入力されたＲＦ受信信号と受信ローカル信号とを乗算して、ベースバンド周波数帯のベースバンド受信信号（受信時のベースバンド信号）にダウンコンバートし出力する。ミキサ１１３は、直交復調器であり、ＲＦ受信信号と受信ローカル信号とに基づいてＩｃｈ、Ｑｃｈのベースバンド信号を生成する。以下、ミキサ１１３以降で処理されるベースバンド信号（ベースバンド受信信号）にはＩｃｈ、Ｑｃｈの信号を含む。また、ミキサ１１３は、ＩＭ２補正時、ＩＭ２補正回路１２０が生成したテスト信号がスイッチ回路１１２を介して入力され、この入力されたテスト信号と受信ローカル信号とを乗算して、ベースバンド周波数帯のＩＭ２信号を含む信号（テスト時のベースバンド信号）にダウンコンバートし出力する。
【００４７】
ミキサ１１３は、ＩＭ２補正回路１２０（ＩＭ２チューニング部１２１）から入力されるチューニング信号に応じてＩＭ２特性を補正する。受信アナログ部１１０で最もＩＭ２信号の発生への寄与が大きいミキサ１１３の差動ミスマッチをチューニングすることで、効果的にＩＭ２補正を行う。すなわち、一般にＩＭ２成分はミキサ１１３の非線形性により発生し、特に、ＩＭ２特性はミキサ１１３を構成する差動対のアンバランスによって劣化するため、差動対の回路パラメータを調整することで差動対のアンバランスを補正し、ＩＭ２成分を低減する。本実施形態では、チューニング信号により差動対のバックゲート電圧を調整する。なお、負荷抵抗値やバイアス値などその他の回路パラメータにより差動対を調整してもよい。
【００４８】
ミキサ１１３に入力される受信ローカル信号は、受信ＤＣＯ１５１から生成された受信クロックを分周器１５２により分周して生成されている。また、受信ＤＣＯ１５１は、受信ＰＬＬ（Phase Locked Loop）１５１ａを備えており、受信ＰＬＬ１５１ａのロック周波数に基づいた周波数の受信クロックを分周器１５２へ出力する。
【００４９】
ＰＭＡ（Post mixer Amp：ミキサ後段アンプ）１１４は、ミキサ１１３がダウンコンバートした受信時またはテスト時のベースバンド信号が入力され、この入力された信号を増幅する。ＰＭＡ１１４は、ベースバンドプロセッサ２００により適切にゲイン設定されている。ＬＰＦ（Low path filter）１１５は、ＰＭＡ１１４によって増幅された受信時またはテスト時のベースバンド信号の高周波成分を除去し出力する。
【００５０】
ＰＧＡ（Programmable Gain Amp：可変ゲインアップ）１１６は、ＰＭＡ１１４により増幅されＬＰＦ１１５を通過した受信時またはテスト時のベースバンド信号が入力され、この入力された信号をさらに増幅する。ＰＧＡ１１６は、ベースバンドプロセッサ２００により適切にゲイン設定されている。また、ＰＧＡ１１６は、ＤＣＯＣ制御部１４３から入力されるＤＣオフセット制御信号に応じてＤＣ（直流）オフセットを低減する。ＤＣオフセットを低減することで、ＰＧＡ１１６の出力信号を、後段のＡＤＣ１４１のダイナミックレンジの範囲内とする。
【００５１】
テスト信号生成部１２２は、ＩＭ２補正を行うためのテスト信号を生成しスイッチ回路１１２へ出力する。テスト信号は、受信アナログ部１１０でＩＭ２信号（テスト時のベースバンド信号）を発生させ、ロジック部１４２でＩＭ２信号を検出するための信号である。テスト信号は、テスト用に疑似的にＩＭ２信号を発生させるため、図４（ａ）のリーク妨害波信号（ｆ＿ＴＸの信号）に相当する２トーン信号である。テスト信号生成部１２２は、ＩＣＭＩＸ（ＩＣミキサ）１２２ａにより構成され、送信ＤＣＯ１５３から出力される送信ローカル信号（周波数ｆ＿ＴＸ）と、システムクロック発振器１５４から出力されるシステムクロック（周波数ｆ＿ｉｎｔ）を乗算し、２トーン信号を生成する。
【００５２】
ＩＭ２チューニング部１２１は、ミキサ１１３に対しＩＭ２成分を低減するためのチューニング信号を生成する。ＩＭ２チューニング部１２１は、ロジック部１４２から入力される補正パラメータに応じて、ミキサ１１３の差動対のバックゲートを制御するチューニング信号（バックゲート電圧）を生成する。すなわち、ＩＭ２チューニング部１２１は、ロジック部１４２から入力される補正パラメータを、ミキサ１１３の動作をチューニングするためのチューニング信号に変換する。
【００５３】
ＤＣＯＣ制御部１４３は、ＰＧＡ１１６に対しＤＣオフセットを低減するためのＤＣオフセット制御信号を生成する。ＤＣＯＣ制御部１４３は、ロジック部１４２から入力されるオフセットパラメータに応じてＤＣオフセット制御信号を生成する。すなわち、ＤＣＯＣ制御部１４３は、ロジック部１４２から入力されるオフセットパラメータを、ＤＣオフセットを低減するためのＤＣオフセット制御信号に変換する。
【００５４】
ＡＤＣ（Ａ／Ｄコンバータ）１４１は、受信アナログ部１１０がダウンコンバートしたアナログのベースバンド信号（受信時またはテスト時）を、ロジック部１４２でデジタル信号処理するためにデジタル信号に変換し出力する。
【００５５】
ロジック部１４２は、ＡＤＣ１４１がＡ／Ｄ変換したデジタルのベースバンド信号（受信時またはテスト時）が入力され、この入力された信号に対しデジタル信号処理を行い、ベースバンドプロセッサ２００へ出力する。
【００５６】
また、ロジック部１４２は、ＩＭ２補正時（テスト時）、テスト信号から受信アナログ部１１０により生成されたＩＭ２信号のレベル（ＩＭ２値）を検出し、この検出に基づいてＩＭ２信号を低減するための補正パラメータを算出し、算出した補正パラメータをＩＭ２補正回路１２０に設定する。この補正パラメータの算出は、ＭＰＵ１３０のＣＰＵ１３１及びＲＡＭ１３２により行われる。後述のように、複数のＩＭ２値を検出し比較することでＩＭ２信号を低減する補正パラメータを求めることができる。
【００５７】
さらに、ロジック部１４２は、ＤＣオフセット補正時（ＤＣオフセットキャリブレーション時）、ベースバンド受信信号のレベルに基づいて、ＤＣオフセットを低減するための補正パラメータを算出し、算出した補正パラメータをＤＣＯＣ制御部１４３に設定する。このパラメータの算出は、ＭＰＵ１３０のＣＰＵ１３１及びＲＡＭ１３２により行われる。
【００５８】
図６は、本実施の形態に係る半導体装置（ＲＦＩＣ）のうち、主に、ミキサ１１３、スイッチ回路１１２、ＩＭ２チューニング部１２１の回路構成の一例を示している。
【００５９】
図６に示すように、ミキサ１１３は、第１の差動対（差動回路、差動トランジスタ）１１３ａ、第２の差動対１１３ｂを備えている。第１の差動対１１３ａは、ＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタＮ１１及びＮ１２を備え、第２の差動対１１３ｂは、Ｎ２１、Ｎ２２を備えている。
【００６０】
ＮＭＯＳトランジスタＮ１１、Ｎ１２のソースがノードＡ１１に共通接続される。ノードＡ１１は、ミキサ１１３の第１の入力端子であり、スイッチ回路１１２に接続される。同様に、ＮＭＯＳトランジスタＮ２１、Ｎ２２のソースがノードＡ２１に共通接続される。ノードＡ２１は、ミキサ１１３の第２の入力端子であり、スイッチ回路１１２に接続される。
【００６１】
ＮＭＯＳトランジスタＮ１１、Ｎ２２のドレインがノードＡ１２に共通接続される。ノードＡ１２は、第１のベースバンド信号（ＭＩＸｏｕｔ＿Ｔ）を出力する第１の出力端子であり、ＰＭＡ１１４に接続される。同様に、ＮＭＯＳトランジスタＮ１２、Ｎ２１のドレインがノードＡ２２に共通接続される。ノードＡ２２は、第２のベースバンド信号（ＭＩＸｏｕｔ＿Ｂ）を出力する第２の出力端子であり、ＰＭＡ１１４に接続される。
【００６２】
ＮＭＯＳトランジスタＮ１１、Ｎ２１のゲートには、受信ＤＣＯ１５１及び分周器１５２から第１の受信ローカル信号（ＲＸ＿Ｌｏｃａｌ＿Ｔ）が共通に入力される。同様に、ＮＭＯＳトランジスタＮ１２、Ｎ２２のゲートには、受信ＤＣＯ１５１及び分周器１５２から第２の受信ローカル信号（ＲＸ＿Ｌｏｃａｌ＿Ｂ）が共通に入力される。
【００６３】
ＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ２１、Ｎ２２により、ノードＡ１１に入力されるＲＦ受信信号またはテスト信号（ＬＮＡｏｕｔ＿ＢまたはＩＣＭＩＸｏｕｔ＿Ｔ）及びノードＡ２１に入力されるＲＦ受信信号とテスト信号（ＬＮＡｏｕｔ＿ＴまたはＩＣＭＩＸｏｕｔ＿Ｂ）と、受信ローカル信号（ＲＸ＿Ｌｏｃａｌ＿Ｔ、ＲＸ＿Ｌｏｃａｌ＿Ｂ）とを乗算し、ベースバンド信号（ＭＸｏｕｔ＿Ｔ、ＭＸｏｕｔ＿Ｂ）を出力する。
【００６４】
また、ＮＭＯＳトランジスタＮ１１、Ｎ２２のバックゲートがノードＡ１３に共通接続される。ノードＡ１３は、ミキサ１１３の第１のチューニング端子であり、コンデンサＣ１を介して、ＩＭ２チューニング部１２１に接続される。同様に、ＮＭＯＳトランジスタＮ１２、Ｎ２１のバックゲートがノードＡ２３に共通接続される。ノードＡ２３は、ミキサ１１３の第２のチューニング端子であり、コンデンサＣ２を介して、ＩＭ２チューニング部１２１に接続される。ＮＭＯＳトランジスタＮ１１、Ｎ１２、Ｎ２１、Ｎ２２は、ノードＡ１３、ノードＡ２３に供給されるチューニング信号（バックゲート電圧）により、差動対のミスマッチ（アンバランス）が調整される。
【００６５】
図６に示すように、スイッチ回路１１２は、ＲＦ受信信号を入力する第１のスイッチ入力部１１２ａ、テスト信号を入力する第２のスイッチ入力部１１２ｂを備えている。第１のスイッチ入力部１１２ａは、ＰＭＯＳトランジスタＰ３１、Ｐ３２を備え、第２のスイッチ入力部１１２ｂは、ＮＭＯＳトランジスタＮ３１、Ｎ３２を備えている。
【００６６】
ＰＭＯＳトランジスタＰ３１は、ドレインにＬＮＡ１１１から第１のＲＦ受信信号（ＬＮＡｏｕｔ＿Ｔ）が入力され、ソースがミキサ１１３のノードＡ２１に接続される。ＰＭＯＳトランジスタＰ３２は、ドレインにＬＮＡ１１１から第２のＲＦ受信信号（ＬＮＡｏｕｔ＿Ｂ）が入力され、ソースがミキサ１１３のノードＡ１１に接続される。
【００６７】
ＮＭＯＳトランジスタＮ３１は、ソースにＩＣＭＩＸ１２２ａから第１のテスト信号（ＩＣＭＩＸｏｕｔ＿Ｔ）が入力され、ドレインがミキサ１１３のノードＡ１１に接続される。ＮＭＯＳトランジスタＮ３２は、ソースにＩＣＭＩＸ１２２ａから第２のテスト信号（ＩＣＭＩＸｏｕｔ＿Ｂ）が入力され、ドレインがミキサ１１３のノードＡ２１に接続される。
【００６８】
ＰＭＯＳトランジスタＰ３１、Ｐ３２、ＮＭＯＳトランジスタＮ３１、Ｎ３２のゲートには、ロジック部１４２またはベースバンドプロセッサ２００からテストイネーブル信号（テスト信号イネーブルビット）が共通に入力される。テストイネーブルビットは、ミキサ１１３に入力する信号を切り替えるためのビットであり、ＩＭ２補正のためにテスト信号をミキサ１１３に入力するためのビットでもある。この例では、テスト信号イネーブルビットは１ビットであり、テスト信号イネーブルビットの"０"（ロー）または"１"（ハイ）に応じて、ＰＭＯＳトランジスタＰ３１、Ｐ３２、ＮＭＯＳトランジスタＮ３１、Ｎ３２がオン／オフし、ミキサ１１３に入力する信号を切り替える。
【００６９】
テスト信号イネーブルビットが"０"の場合、ＰＭＯＳトランジスタＰ３１、Ｐ３２がオンし、ＮＭＯＳトランジスタＮ３１、Ｎ３２がオフするため、第１のＲＦ受信信号（ＬＮＡｏｕｔ＿Ｔ）がミキサ１１３のノードＡ２１に入力され、第２のＲＦ受信信号（ＬＮＡｏｕｔ＿Ｂ）がミキサ１１３のノードＡ１１に入力される。テスト信号イネーブルビットが"１"の場合、ＰＭＯＳトランジスタＰ３１、Ｐ３２がオフし、ＮＭＯＳトランジスタＮ３１、Ｎ３２がオンするため、第１のテスト信号（ＩＣＭＩＸｏｕｔ＿Ｔ）がミキサ１１３のノードＡ１１に入力され、第２のテスト信号（ＩＣＭＩＸｏｕｔ＿Ｂ）がミキサ１１３のノードＡ２１に入力される。
【００７０】
図６に示すように、ＩＭ２チューニング部１２１は、バックゲートペア選択部１２１ａ、バックゲートチューニング部１２１ｂを備えている。バックゲートペア選択部１２１ａは、ＮＭＯＳトランジスタＮ４１、Ｎ４２、ＰＭＯＳトランジスタＰ４１、Ｐ４２を備えている。バックゲートチューニング部１２１ｂは、ＮＭＯＳトランジスタＮ１０１〜Ｎ１１６、抵抗Ｒ１０１〜Ｒ１１６を備えている。
【００７１】
バックゲートペア選択部１２１ａでは、ＮＭＯＳトランジスタＮ４１のドレインとＰＭＯＳトランジスタＰ４１のソースは、コンデンサＣ１を介してミキサ１１３のノードＡ１３に共通接続され、ＮＭＯＳトランジスタＮ４１のソースがＧＮＤに接続され、ＰＭＯＳトランジスタＰ４１のドレインがノードＡ３０に接続される。ノードＡ３０は、ミキサ１１３にバックゲート電圧を出力するための出力端子である。ＮＭＯＳトランジスタＮ４２のドレインとＰＭＯＳトランジスタＰ４２のソースは、コンデンサＣ２を介してミキサ１１３のノードＡ２３に共通接続され、ＮＭＯＳトランジスタＮ４２のソースがノードＡ３０に接続され、ＰＭＯＳトランジスタＰ４２のドレインがＧＮＤに接続される。
【００７２】
ＮＭＯＳトランジスタＮ４１、Ｎ４２、ＰＭＯＳトランジスタＰ４１、Ｐ４２のゲートには、ロジック部１４２からバックゲートペア制御信号（バックゲートペア制御ビット）が共通に入力される。バックゲートペア制御ビットは、バックゲート電圧をチューニングするトランジスタを選択するためのビットであり、ロジック部１４２が設定する補正パラメータの正／負を示すビットでもある。この例では、バックゲートペア制御ビットは１ビットであり、バックゲートペア制御ビットの"０"（ロー）または"１"（ハイ）に応じて、ＮＭＯＳトランジスタＮ４１、Ｎ４２、ＰＭＯＳトランジスタＰ４１、Ｐ４２がオン／オフし、バックゲート電圧をチューニングするトランジスタを切り替える。
【００７３】
バックゲートペア制御ビットが"０"の場合、ＮＭＯＳトランジスタＮ４１、Ｎ４２がオフし、ＰＭＯＳトランジスタＰ４１、Ｐ４２がオンするため、ミキサ１１３のノードＡ１３がノードＡ３０に接続され、ミキサ１１３のノードＡ２３がＧＮＤに接続される。このため、ミキサ１１３のＮＭＯＳトランジスタＮ１１、Ｎ２２のバックゲートが、バックゲートチューニング部１２１ｂにより生成される電圧により制御される。
【００７４】
バックゲートペア制御ビットが"１"の場合、ＮＭＯＳトランジスタＮ４１、Ｎ４２がオンし、ＰＭＯＳトランジスタＰ４１、Ｐ４２がオフするため、ミキサ１１３のノードＡ２３がノードＡ３０に接続され、ミキサ１１３のノードＡ１３がＧＮＤに接続される。このため、ミキサ１１３のＮＭＯＳトランジスタＮ１２、Ｎ２１のバックゲートが、バックゲートチューニング部１２１ｂにより生成される電圧により制御される。
【００７５】
バックゲートチューニング部１２１ｂでは、電源（ＶＤＤ）とＧＮＤの間に、抵抗Ｒ１１〜Ｒ２６が直列に接続される。各抵抗Ｒ１１〜Ｒ２６の間の各ノードとノードＡ３０との間にそれぞれＮＭＯＳトランジスタＮ１０１〜Ｎ１１６が接続される。すなわち、ＮＭＯＳトランジスタＮ１０１〜Ｎ１１６のドレインは、ノードＡ３０に共通接続されている。ＮＭＯＳトランジスタＮ１０１のソースはＧＮＤに接続され、ＮＭＯＳトランジスタＮ１０２のソースは抵抗Ｒ１１と抵抗Ｒ１２の間に接続され、ＮＭＯＳトランジスタＮ１０３のソースは抵抗Ｒ１２と抵抗Ｒ１３の間に接続される。同様に、ＮＭＯＳトランジスタＮ１０４〜Ｎ１１６のソースは、抵抗Ｒ１３〜抵抗Ｒ２６の間にそれぞれ接続される。
【００７６】
ＮＭＯＳトランジスタＮ１０１〜Ｎ１１６のゲートには、ロジック部１４２からバックゲートチューニング信号（バックゲートチューニングビット）が共通に入力される。バックゲートチューニングビットは、ミキサ１１３に出力するバックゲート電圧を設定するためのビットであり、ロジック部１４２が設定する補正パラメータである。この例では、バックゲートチューニングビットは４ビットであり、この４ビットで表される"０"〜"１５"の値がそれぞれＮＭＯＳトランジスタＮ１０１〜Ｎ１１６に対応している。例えば、１ビットのバックゲートペア制御ビットと、４ビットのバックゲートチューニングビットとを含む５ビットにより、"−１５"〜"＋１５"の補正パラメータを設定できる。
【００７７】
バックゲートチューニングビットが"０"の場合、ＮＭＯＳトランジスタＮ１０１がオンし、他のＮＭＯＳトランジスタはオフするため、ノードＡ３０がＧＮＤに接続される。このため、ノードＡ１３またはＡ２３に供給するバックゲート電圧は０Ｖとなる。
【００７８】
バックゲートチューニングビットが"１"の場合、ＮＭＯＳトランジスタＮ１０２がオンし、他のＮＭＯＳトランジスタはオフするため、ノードＡ３０が抵抗Ｒ１１と抵抗Ｒ１２の間に接続される。このため、ノードＡ１３またはＡ２３に供給するバックゲート電圧は、電源電圧１．２Ｖが抵抗Ｒ１１と抵抗Ｒ１２〜Ｒ２６とにより分圧されて０．０３１２５Ｖとなる。
【００７９】
バックゲートチューニングビットが"２"の場合、ＮＭＯＳトランジスタＮ１０３がオンし、他のＮＭＯＳトランジスタはオフするため、ノードＡ３０が抵抗Ｒ１２と抵抗Ｒ１３の間に接続される。このため、ノードＡ１３またはＡ２３に供給するバックゲート電圧は、電源電圧１．２Ｖが抵抗Ｒ１１〜Ｒ１２と抵抗Ｒ１３〜Ｒ２６とにより分圧されて０．０６２５Ｖとなる。同様に、バックゲートチューニングビットが"３"の場合、ＮＭＯＳトランジスタＮ１０４のみがオンし、バックゲート電圧は、電源電圧１．２Ｖが抵抗Ｒ１１〜Ｒ１３と抵抗Ｒ１４〜Ｒ２６とにより分圧されて０．０９３７５Ｖとなる。バックゲートチューニングビットが"１５"の場合、ＮＭＯＳトランジスタＮ１１６のみがオンし、バックゲート電圧は、電源電圧１．２Ｖが抵抗Ｒ１１〜Ｒ２５と抵抗Ｒ２６とにより分圧されて０．５Ｖとなる。
【００８０】
図７は、本実施の形態に係る半導体装置（ＲＦＩＣ）のＩＭ２補正のタイミングを示している。まず、時刻Ｔ０に無線通信端末１（ＲＦＩＣ１００）の電源がオンされると、ＲＦＩＣ１００はパワーオン動作を行う。このパワーオン動作内で、ＲＦＩＣ１００はＩＭ２補正を行う（Ｓ１１）。スイッチ回路１１２は、ベースバンドプロセッサ２００の指示により、ミキサ１１３とテスト信号生成部１２２とを接続するように切り替え、テスト信号生成部１２２が生成したテスト信号をミキサ１１３に供給する。ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、補正パラメータの最適値を算出してＩＭ２チューニング部１２１に設定し、この最適値をＲＡＭ１３２に記憶する。
【００８１】
パワーオン動作内のＩＭ２補正が完了すると、時刻Ｔ１〜Ｔ２に、ＲＦＩＣ１００は、基地局等との間で通常の送受信動作（通常動作）を行う。スイッチ回路１１２は、ベースバンドプロセッサ２００の指示により、ミキサ１１３とＬＮＡ１１１とを接続するように切り替え、ＬＮＡ１１１からのＲＦ受信信号をミキサ１１３に供給する。ミキサ１１３は、Ｓ１１で設定された補正パラメータにより差動対が適切にチューニングされており、ＩＭ２成分が低減されたベースバンド受信信号を出力する。ロジック部１４２は、このＩＭ２成分が低減されたベースバンド受信信号に所定の信号処理を行い、ベースバンドプロセッサ２００へ出力する。
【００８２】
時刻Ｔ２の後のスリープ時間経過した時刻Ｔ３にウォームアップ動作を行う。このウォームアップ動作内で、ＲＦＩＣ１００はさらにＩＭ２補正（ＩＭ２再補正、ＩＭ２リキャリブレーション）を行う（Ｓ１２）。
【００８３】
送受信動作が終了すると、時刻Ｔ２でベースバンドプロセッサ２００からの指示により、ＲＦＩＣ１００はスリープ状態となる。例えば、ＲＦＩＣ１００は、消費電力を低減するために所定の回路動作を停止する。その後、スリープ時間経過すると、時刻Ｔ２でベースバンドプロセッサ２００からの指示により、ＲＦＩＣ１００はスリープ状態が解除され、送受信動作を開始するためにウォームアップ動作を行う。ウォームアップ動作とは、ＲＦＩＣがスリープ状態から通常の送受信動作（通常動作）に遷移するための動作であり、スリープ状態で停止していた回路の起動等を行う。
【００８４】
ウォームアップ動作では、スイッチ回路１１２は、ベースバンドプロセッサ２００の指示により、ミキサ１１３とテスト信号生成部１２２とを接続するように切り替え、テスト信号生成部１２２が生成したテスト信号をミキサ１１３に供給する。ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、パワーオン時のＳ１１で記憶した最適値に基づいて補正パラメータを再補正してＩＭ２チューニング部１２１に設定し、この補正値をＲＡＭ１３２に記憶する。
【００８５】
ウォームアップ動作内のＩＭ２補正が完了すると、時刻Ｔ４〜Ｔ５に、基地局等との間で通常の送受信動作を行う。その後、ＲＦＩＣ１００は、スリープ動作、ウォームアップ動作、送受信動作を繰り返し実行し、ウォームアップ動作時にＩＭ２補正を繰り返す（Ｓ１３）。Ｓ１３では、ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、前回のウォームアップ時のＳ１２で記憶した補正値に基づいて補正パラメータを再補正してＩＭ２チューニング部１２１に設定し、この補正値をＲＡＭ１３２に記憶する。
【００８６】
図７に示すように、本実施の形態では、パワーオン時にＩＭ２補正を行い、その後のウォームアップ時にもＩＭ２補正（ＩＭ２再補正）を行う。これにより、温度等の環境の変化によりＩＭ２特性が変動した場合でも適切にＩＭ２補正を行うことができる。
【００８７】
図８のグラフは、ＩＭ２特性の温度依存性を示している。図８のＩＭ２特性グラフにおいて、縦軸はＲＦＩＣで発生するＩＭ２信号（ＩＭ２成分）のレベルを示し、横軸はＩＭ２チューニング部に与える補正ビット（補正パラメータ）の値を示している。この補正ビットは、図６のバックゲートチューニングビット（バックゲートペア制御ビット含む）である。
【００８８】
図８に示すように、補正ビットに対するＩＭ２特性は略Ｖ字状のカーブとなり、ＩＭ２信号のレベルが最も低い点が補正の最適点となる。高温時の特性３０１では、点３０４が最もＩＭ２信号が低いため補正最適点であり、このときのＳ１が補正最適値となる。また、基準値３０３は製品仕様値であり、製品仕様を満たすためにはＩＭ２信号が基準値３０３以下の必要がある。高温時に補正値Ｓ１で補正した場合、ＩＭ２信号は基準値３０３であるため、製品仕様を満たしている。
【００８９】
一方、低温時の特性３０２は、高温時の特性３０１に比べて、特性グラフ上で左側（補正パラメータが小さくなる側）に移動した特性となる。低温時の特性３０２では、点３０６が最もＩＭ２信号が低いため補正最適点であり、このときのＳ２が補正最適点となる。すなわち、温度が下がると、特性カーブは、特性３０２のように高温時よりも補正ビットが小さくなる方向に移動するため、補正最適点がＳ１からＳ２に移動する。
【００９０】
このため、高温の状態で、補正値Ｓ１によりＩＭ２補正を行った後、温度が下がると、ＩＭ２特性が特性３０１から特性３０２へ変動するため、ＩＭ２信号のレベルが点３０５まで上昇する。このため、ＩＭ２信号により受信感度が劣化することになり、基準値３０３よりもＩＭ２信号が大きいため、製品仕様を満たさなくなる。
【００９１】
本実施の形態では、パワーオン時にＩＭ２補正を行った後、ウォームアップ時にもＩＭ２補正を行う。これにより、温度によりＩＭ２特性が変化しても、ＩＭ２信号が点３０５から点３０６へ低下するように、補正値をＳ１からＳ２へ向かって変更する。したがって、適切にＩＭ２補正を行うため、受信感度が向上し、製品仕様を満たすようになる。
【００９２】
なお、温度が低温から高温に変化した場合でも、同様に、ＩＭ２補正を再度行うことにより、補正値を適切に設定できる。また、半導体装置ごとにＩＭ２特性はばらつきがあるため、温度依存性の向きや程度に規則性は無い。このため、半導体装置によっては、図８と比べて、温度に応じて特性変動の量が異なり、特性変動の方向も異なるが、この場合でも同様、ＩＭ２補正を再度行うことで、適正にＩＭ２信号を低減することができる。
【００９３】
図９は、本実施の形態に係る半導体装置（ＲＦＩＣ）における、パワーオン時のＩＭ２補正動作を示している。この動作は、主に、ＲＦＩＣ１００のロジック部１４２及びＭＰＵ１３０で実行される。ＲＦＩＣ１００は、ＩＭ２補正用のプログラムを記憶する記憶部を備えており、このプログラムをＲＡＭ１３２にロードし、ＣＰＵ１３１がＲＡＭ１３２にロードされたプログラムを実行することで、以下の動作が実現される。図９は、図７で示したＳ１１の動作であり、ＲＦＩＣ１００は、パワーオン動作時、次のようにＩＭ２補正動作を開始する。
【００９４】
まず、ＣＰＵ１３１は、ＩＭ２信号を最小値にチューニングするため、補正パラメータ（Ｘ）をデフォルト値（ｍ＝０）に設定する（Ｓ１０１）。図８で示したようにＩＭ２特性は補正パラメータに対し略Ｖ字状であるため、補正パラメータ（補正ビット）を０（最小値）に初期化し、順次増加させて最適点を求める。最小値から最大値へ向かってＩＭ２値を検出することで、最も適切な補正パラメータを求めることができる。なお、補正パラメータを最大値に初期化して、順次減少させて最適点を求めてもよい。
【００９５】
ここで、補正パラメータ（Ｘ）は、ロジック部１４２からＩＭ２チューニング部１２１に設定する補正ビット（バックゲートチューニングビット）である。"ｍ"は、ＲＡＭ１３２に保存され、補正パラメータ（Ｘ）に設定するための変数である。
【００９６】
次いで、設定点Ｘ（＝ｍ）とＸ＋１それぞれのＩＭ２値（ＩＭ２信号の大きさ）をロジック部１４２で検出し、ＣＰＵ１３１で２つのＩＭ２値を比較する（Ｓ１０２）。ここでは、補正パラメータ（Ｘ）の場合のＩＭ２値をＩＭ２（Ｘ）と表す。
【００９７】
設定点Ｘ（ｍ＝０）のＩＭ２信号を発生させるため、ＣＰＵ１３１が設定点Ｘをロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ＝０）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ＝０）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御される。そうすると、補正パラメータ（Ｘ＝０）に対応して受信アナログ部１１０で発生したＩＭ２信号のＩＭ２（Ｘ＝０）をロジック部１４２で検出する。次に、ＣＰＵ１３１は、ｍ＝０を１ＬＳＢ（ビット）ずらすことで１だけ増加してｍ＝１とし、ロジック部１４２から補正パラメータ（Ｘ＝１）を設定し、補正パラメータ（Ｘ＝１）に対応するＩＭ２信号のＩＭ２（Ｘ＝１）を検出する。さらに、ＣＰＵ１３１は、検出したＩＭ２（Ｘ＝０）とＩＭ２（Ｘ＝１）とを比較する。
【００９８】
Ｓ１０２にて、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較した結果、ＩＭ２（Ｘ）＞ＩＭ２（Ｘ＋１）である場合（Ｓ１０３）、ＣＰＵ１３１は、ｍ＝ｍ＋１に更新（インクリメント）する（Ｓ１０４）。その後、Ｓ１０２にて、更新したｍを設定したＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とをさらに比較し、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）となるまで補正パラメータをスイープ（変化）させる。
【００９９】
Ｓ１０２にて、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較した結果、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）である場合（Ｓ１０５）、ＩＭ２補正パラメータをＸに設定し（Ｓ１０６）、ｍをＲＡＭ１３２に保存する（Ｓ１０７）。ＣＰＵ１３１は、現在のｍを最適点Ｘとしてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ＝ｍ）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ＝ｍ）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御され、ＩＭ２信号が最も低くなるように設定される。さらに、ＣＰＵ１３１は、ウォームアップ時におけるＩＭ２補正で使用するため、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）となったときのｍをＲＡＭ１３２に保存する。
【０１００】
なお、ＩＭ２（Ｘ）＝ＩＭ２（Ｘ＋１）の場合は、最小値が連続していると考えられるため、Ｓ１０３〜Ｓ１０４の動作を行ってもよいし、Ｓ１０５〜Ｓ１０７の動作を行ってもよい。
【０１０１】
図１０は、図９で示したパワーオン時のＩＭ２補正動作の詳細なタイミングを示している。図１０に示すように、パワーオン時のＩＭ２補正動作では、ＤＣオフセット補正（ＤＣＯＣ）、ＩＭ２セッティング（ＩＭ２補正回路１２０のセッティング）、ＩＭ２検出が行われる。また、周波数１バンドに対し、ＩｃｈとＱｃｈの２ｃｈ分の補正が必要であるため、ＩＭ２セッティング及びＩＭ２検出が２回行われる。なお、図１０のＩＭ２検出時間が、図９でＩＭ２補正を行うためにＩＭ２信号を検出する時間である。すなわち、図１０のＩＭ２検出のタイミングで、図９の動作が実行されている。
【０１０２】
ここでは、ＩＭ２セッティング時間＝ＩＭ２補正回路１２０のデジタル回路を初期設定するためのデジタル設定時間（１０ｕｓｅｃ）＋ＩＭ２補正回路１２０の立ち上がり時間（２０ｕｓｅｃ）＝３０ｕｓｅｃとし、ＤＣオフセット補正時間＝２５ｕｓｅｃとする。
【０１０３】
パワーオン時の補正時間は、補正パラメータのビット数やＩＭ２検出の際のアベレージ回数に依存するが、補正パラメータ６ｂｉｔ（＝６４ＬＳＢ）制御、アベレージ回数６０回（４ｕｓｅｃ程度）とすると、１ｃｈのＩＭ２検出（ＩＭ２補正）時間が４ｕｓｅｃ＊６４＝２５６ｕｓｅｃとなる。
【０１０４】
したがって、図１０のように、ＤＣオフセット時間＋（ＩＭ２セッティング時間＋ＩＭ２検出時間）＊２＝２５＋（３０＋２５６）＊２＝５９７となり、１バンド分のパワーオン時のＩＭ２補正時間は、全体で６００ｕｓｅｃ程度となる。
【０１０５】
図１１は、本実施の形態に係る半導体装置（ＲＦＩＣ）における、ウォームアップ時のＩＭ２補正動作を示している。この動作は、図９と同様、主に、ＲＦＩＣ１００のロジック部１４２及びＭＰＵ１３０で実行され、ＣＰＵ１３１がＩＭ２補正用のプログラムを実行することで、以下の動作が実現される。図１１は、図７で示したＳ１２及びＳ１３の動作である。図７で示したように、パワーオン動作の後、送受信動作とスリープ動作を繰り返し、ＲＦＩＣ１００は、スリープ動作と送受信動作の間のウォームアップ動作時、次のようにＩＭ２補正動作を開始する。
【０１０６】
まず、ＣＰＵ１３１は、ＲＡＭ１３２の保存値ｍを補正パラメータ（Ｘ）に設定する（Ｓ２０１）。パワーオン時または前回のウォームアップ時、ＩＭ２補正を行った際に保存した最適値ｍを初期値に設定することで、補正動作の簡略化を可能にする。
【０１０７】
次いで、設定点Ｘ（＝ｍ）とＸ＋１それぞれのＩＭ２値をロジック部１４２で検出し、ＣＰＵ１３１で２つのＩＭ２値を比較する（Ｓ２０２）。設定点（Ｘ＝ｍ）のＩＭ２信号を発生させるため、ＣＰＵ１３１が設定点Ｘをロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御される。そうすると、補正パラメータ（Ｘ＝ｍ）に対応して受信アナログ部１１０で発生したＩＭ２信号のＩＭ２（Ｘ＝ｍ）をロジック部１４２で検出する。次に、ＣＰＵ１３１は、ｍを１ＬＳＢ（ビット）ずらすことで１だけ増加してｍ＝ｍ＋１とし、ロジック部１４２から補正パラメータ（Ｘ＋１）を設定し、補正パラメータ（Ｘ＋１）に対応するＩＭ２信号のＩＭ２（Ｘ＋１）を検出する。さらに、ＣＰＵ１３１は、検出したＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較する。
【０１０８】
なお、この例では、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較するが、ＩＭ２（Ｘ）とＩＭ２（Ｘ−１）とを比較してもよい。また、Ｘ＋１に限らず、Ｘ＋２やＸ＋ｎ（任意の整数）としてもよい。ｎは補正パラメータにより補正を行うための補正単位である。例えば、補正を行う間隔や頻度に応じて、ｎを設定してもよい。本実施の形態のようにｎ＝１と設定すると、最も細かい単位で微調整できるため、精度よくＩＭ２補正を行うことができる。
【０１０９】
Ｓ２０２にて、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較した結果、ＩＭ２（Ｘ）＞ＩＭ２（Ｘ＋１）である場合（Ｓ２０３）、ＩＭ２補正パラメータをＸ＋１に設定し（Ｓ２０４）、ｍ＋１をＲＡＭ１３２に保存する（Ｓ２０５）。ここでは、ＩＭ２（Ｘ）よりもＩＭ２（Ｘ＋１）の方が小さい場合、Ｘ＋１を最適点（補正点）とする。
【０１１０】
ＣＰＵ１３１は、Ｘ＋１を最適点としてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ＋１）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ＋１）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御され、ＩＭ２信号がＩＭ２（Ｘ）よりも低くなるように設定される。さらに、ＣＰＵ１３１は、次のウォームアップ時におけるＩＭ２補正で使用するため、ＩＭ２（Ｘ＋１）に対応するｍ＋１をＲＡＭ１３２に保存する。
【０１１１】
Ｓ２０２にて、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）とを比較した結果、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）である場合（Ｓ２０６）、ＩＭ２補正パラメータをＸに設定し（Ｓ２０７）、ｍ−１をＲＡＭ１３２に保存する（Ｓ２０８）。ここでは、ＩＭ２（Ｘ＋１）よりもＩＭ２（Ｘ）の方が小さい場合、Ｘを最適点（補正点）とする。
【０１１２】
ＣＰＵ１３１は、Ｘを最適点としてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ）をＩＭ２チューニング部１２１に設定する。これにより、ＩＭ２信号がＩＭ２（Ｘ＋１）よりも低くなるように設定される。さらに、ＣＰＵ１３１は、次のウォームアップ時におけるＩＭ２補正で使用するため、ｍ−１をＲＡＭ１３２に保存する。ＩＭ２（Ｘ）に対応するｍをＲＡＭ１３２に保存してもよいが、ｍ−１を保存することで、次のウォームアップ時にｍ−１の点から補正を行うため、補正パラメータをさらに小さく補正することが可能になる。
【０１１３】
なお、ＩＭ２（Ｘ）＝ＩＭ２（Ｘ＋１）の場合は、同じ値が設定されるため、Ｓ２０３〜Ｓ２０５の動作を行ってもよいし、Ｓ２０６〜Ｓ０８の動作を行ってもよい。
【０１１４】
図１２は、図１１で示したウォームアップ時のＩＭ２補正動作の詳細なタイミングを示している。図１２に示すように、ウォームアップ時のＩＭ２補正動作では、ＤＣオフセット補正（ＤＣＯＣ）、ＩＭ２セッティング（ＩＭ２補正回路１２０のセッティング）、ＩＭ２検出が行われる。なお、図１２のＩＭ２検出時間が、図１１でＩＭ２補正を行うためにＩＭ２信号を検出する時間である。すなわち、図１２のＩＭ２検出のタイミングで、図１１の動作が実行されている。
【０１１５】
ここでは、ＩＭ２セッティング時間、ＤＣオフセット時間は、図１０と同様に、３０ｕｓｅｃ、２５ｕｓｅｃとする。図１１で示したように、ウォームアップ時は、ＲＡＭ１３２に保存されている補正最適値ｍを読み込み、補正パラメータ（Ｘ＝ｍ）によるＩＭ２（Ｘ）と、補正パラメータ（Ｘ＋１）によるＩＭ２（Ｘ＋１）の２点のみ検出し比較するため、ＩＭ２検出（ＩＭ２補正）時間は８ｕｓｅｃ（＝４ｕｓｅｃ＊２）となる。したがって、ウォームアップ時の全体のＩＭ２補正時間は、ＩＭ２セッティング時間＋ＤＣオフセット時間＋ＩＭ２検出時間＝３０＋２５＋８＝６３ｕｓｅｃとなる。ＩＭ２検出を２点に簡略化することで、図１０のウォームアップ時の６００ｕｓｅｃに対し、ＩＭ２補正時間を１／１０程度に短縮することができる。
【０１１６】
また、図１２に示すように、ウォームアップ時には、受信ＤＣＯ１５１内の受信ＰＬＬ１５１ａがロックアップ動作を行い、所望のロック周波数にロックする。ＲＦ受信信号を受信しダウンコンバートするためには、受信ローカル信号を生成する受信ＰＬＬ１５１ａがロックしている必要がある。このため、受信ＰＬＬのロックに必要な受信ＰＬＬロックアップ時間経過後に、ロジック部１４２やベースバンドプロセッサ２００で受信信号の信号処理が開始される。
【０１１７】
ＩＭ２検出（ＩＭ２補正）を開始するタイミングは、受信ＰＬＬ１５１ａがロックした後（ロック完了後）であることが好ましい。受信ＰＬＬ１５１ａがロックしていれば、ＲＦ受信信号を受信する場合と同じ状態でＩＭ２信号を検出できるため、精度よくＩＭ２補正を行うことができる。送受信動作（通常動作）の開始直前にＩＭ２検出を開始することで、できるだけ受信ＰＬＬがロックした状態でＩＭ２補正を行うことができる。
【０１１８】
例えば、受信ＰＬＬロックアップ時間は、ＰＬＬの仕様により予め設定された時間であり、所定のマージンを含んでいる。そうすると、一般に受信ＰＬＬロックアップ時間経過よりも前に受信ＰＬＬ１５１ａがロックしているため、受信ＰＬＬロックアップ時間経過よりも前にＩＭ２検出を開始してもよい。この場合、受信ＰＬＬがロック、あるいは、ほぼロックした状態であるため、精度よくＩＭ２補正を行うことができる。また、受信ＰＬＬロックアップ時間（ウォームアップ時間）とＩＭ２検出時間が、同じタイミング、あるいは、ほぼ同じタイミングで終了するようにすることで、送受信動作を開始するまでの無駄な時間を削減できる。
【０１１９】
また、図１３に示すように、受信ＰＬＬ１５１ａは、時間の経過とともに周波数をロックさせる。すなわち、受信ＰＬＬ１５１ａは、動作開始（電源供給）すると、ロックアップ動作を開始し、ローカル周波数（ＰＬＬの出力周波数）をロック周波数に近づける。ここでは、受信ＰＬＬ１５１ａのロックアップ時間を１６０ｕｓｅｃとして、受信ＰＬＬ１５１ａの動作開始から２５ｕｓｅｃ経過後には、ローカル周波数はロック周波数の近傍まで上昇する。
【０１２０】
受信ＰＬＬ１５１ａの動作開始から１００ｕｓｅｃ経過後では、ロック周波数との周波数差（周波数ずれ）は百万分の１（１ｐｐｍ）程度と非常に小さく、このタイミングでＩＭ２検出を行っても、ロックアップ時間（１６０ｕｓｅｃ）経過後のＩＭ２補正結果との差は小さい。このため、受信ＰＬＬ１５１ａの動作開始から１００ｕｓｅｃ経過（ロックアップ時間の６２．５％）後、もしくは周波数差が百万分の１（１ｐｐｍ）程度でＩＭ２検出を開始することが好ましい。
【０１２１】
さらに、受信ＰＬＬ１５１ａの動作開始から１５２ｕｓｅｃ経過後では、ロック周波数からの周波数差は０．１５ｐｐｍ程度とさらに小さく、このタイミングでＩＭ２検出を行ってもＩＭ２補正結果に与える影響は非常に小さい。このため、受信ＰＬＬ１５１ａの動作開始から１５２ｕｓｅｃ経過（ロックアップ時間の９５％）後、もしくは周波数差が０．１５ｐｐｍ程度でＩＭ２検出を開始することがさらに好ましい。
【０１２２】
このため、本実施の形態では、図１２のように受信ＰＬＬ１５１ａの動作開始から１５２ｕｓｅｃ後にＩＭ２検出を開始する。なお、ＩＭ２補正回路１２０のセッティングとＤＣオフセット補正は、受信ＰＬＬが十分にロックしていない時に行ってもＩＭ２補正結果に影響はない。
【０１２３】
図１２に示すように、受信ＰＬＬ１５１ａの動作開始から９７ｕｓｅｃ後にＩＭ２セッティング（ＩＭ２補正回路１２０のデジタル設定及び回路立ち上がり動作）のスタートアップを行う。その３０ｕｓｅｃ後にＩＭ２セッティングが終了し、ＩＭ２補正回路１２０と受信アナログ部１１０の間のパスが接続（スイッチがオン）されることで発生する差動間のＤＣオフセット値を補正する。その２５ｕｓｅｃ後にＤＣオフセット動作が終了し、ＩＭ２検出（ＩＭ２補正）を行う。上記のように８ｕｓｅｃ後にＩＭ２検出（ＩＭ２補正）が終了する。このタイミングで、受信ＰＬＬロックアップ時間も終了し、信号処理が開始される。
【０１２４】
上記のように、ＩＭ２特性は温度により変動するため、最適点の変動に合わせて再度ＩＭ２補正を行う。しかし、ＩＭ２補正時にはテスト信号を受信アナログ部１１０に入力するため、ＩＭ２補正とＲＦ受信信号を受信する実動作とを並行して行うことはできない。このため、本実施の形態では、通常の送受信動作開始前のウォームアップ中にＩＭ２補正を行う。
【０１２５】
また、ＩＭ２補正を厳密に行うと図１０のように６００ｕｓｅｃ／ｂａｎｄ必要となるため、パワーオン時以外にこのような時間を確保することは難しい。このため、本実施の形態では、ＩＭ２検出を２点に簡略化することでＩＭ２補正時間を短縮し、ウォームアップ中における受信ＰＬＬロックアップ中にＩＭ２補正を行う。
【０１２６】
以上のように、本実施の形態では、パワーオン時にＩＭ２補正を行い、ウォームアップ時にＩＭ２補正を再度行うため、ウォームアップごとにＩＭ２補正パラメータが適切にアップデートされる。このため、温度変化による補正最適点の変動に追従できるため、精度よくＩＭ２補正を行うことができ、受信感度の劣化を防ぐことができる。したがって、従来のように、温特劣化分のマージンをＩＭ２仕様に考慮する必要はなく、歩留まりの低下を防ぐことができる。さらに、上記のように、ウォームアップ時のＩＭ２補正動作を簡略化することにより、ＩＭ２補正時間を短縮できるため、受信動作に影響することなく効果的にＩＭ２補正を行うことができる。
【０１２７】
（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態では、実施の形態１と比べて、ウォームアップ時のＩＭ２補正動作において３点のＩＭ２値を検出する。その他については、実施の形態１と同様であるため、説明を適宜省略する。
【０１２８】
図１４は、本実施の形態に係る半導体装置（ＲＦＩＣ）における、ウォームアップ時のＩＭ２補正動作を示している。この動作は、図１１と同様、主に、ＲＦＩＣ１００のロジック部１４２及びＭＰＵ１３０で実行され、ＣＰＵ１３１がＩＭ２補正用のプログラムを実行することで、以下の動作が実現される。ＲＦＩＣ１００は、図７のウォームアップ動作時（Ｓ１２、Ｓ１３）時、次のようにＩＭ２補正動作を開始する。
【０１２９】
まず、ＣＰＵ１３１は、ＲＡＭ１３２の保存値ｍを補正パラメータ（Ｘ）に設定する（Ｓ３０１）。次いで、設定点Ｘ（＝ｍ）とＸ＋１、Ｘ−１それぞれのＩＭ２値をロジック部１４２で検出し、ＣＰＵ１３１で３つのＩＭ２値を比較する（Ｓ３０２）。設定点（Ｘ＝ｍ）のＩＭ２信号を発生させるため、ＣＰＵ１３１が設定点Ｘをロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御される。そうすると、補正パラメータ（Ｘ＝ｍ）に対応して受信アナログ部１１０で発生したＩＭ２信号のＩＭ２（Ｘ）をロジック部１４２で検出する。次に、ＣＰＵ１３１は、ｍを１ＬＳＢ（ビット）プラス側にずらすことで１だけ増加してｍ＝ｍ＋１とし、ロジック部１４２から補正パラメータ（Ｘ＋１）を設定し、補正パラメータ（Ｘ＋１）に対応するＩＭ２信号のＩＭ２（Ｘ＋１）を検出する。次に、ＣＰＵ１３１は、ｍを１ＬＳＢ（ビット）マイナス側へずらすことで１だけ減少してｍ＝ｍ−１とし、ロジック部１４２から補正パラメータ（Ｘ−１）を設定し、補正パラメータ（Ｘ−１）に対応するＩＭ２信号のＩＭ２（Ｘ−１）を検出する。さらに、ＣＰＵ１３１は、ＩＭ２（Ｘ）、ＩＭ２（Ｘ＋１）、ＩＭ２（Ｘ−１）を比較する。なお、実施の形態１と同様に、Ｘ＋１／Ｘ−１に限らず、その他Ｘ＋ｎ／Ｘ−ｎとしてもよい。
【０１３０】
Ｓ３０２にて、ＩＭ２（Ｘ）、ＩＭ２（Ｘ＋１）、ＩＭ２（Ｘ−１）を比較した結果、ＩＭ２（Ｘ＋１）が最小の場合（Ｓ３０３）、ＩＭ２補正パラメータをＸ＋１に設定し（Ｓ３０４）、ｍ＋１をＲＡＭ１３２に保存する（Ｓ３０４）。ここでは、３つのＩＭ２値の中でＩＭ２（Ｘ＋１）が最小の場合、Ｘ＋１を最適点（補正点）とする。
【０１３１】
ＣＰＵ１３１は、Ｘ＋１を最適点としてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ＋１）をＩＭ２チューニング部１２１に設定する。この補正パラメータ（Ｘ＋１）によりＩＭ２チューニング部１２１からミキサ１１３の差動対のバックゲートが制御され、ＩＭ２信号がＩＭ２（Ｘ−１）、ＩＭ２（Ｘ）よりも低くなるように設定される。さらに、ＣＰＵ１３１は、次のウォームアップ時におけるＩＭ２補正で使用するため、ＩＭ２（Ｘ＋１）に対応するｍ＋１をＲＡＭ１３２に保存する。
【０１３２】
Ｓ３０２にて、ＩＭ２（Ｘ）、ＩＭ２（Ｘ＋１）、ＩＭ２（Ｘ−１）を比較した結果、ＩＭ２（Ｘ）が最小の場合（Ｓ３０６）、ＩＭ２補正パラメータをＸに設定し（Ｓ３０７）、ｍをＲＡＭ１３２に保存する（Ｓ３０８）。ここでは、３つのＩＭ２値の中でＩＭ２（Ｘ）が最小の場合、Ｘを最適点（補正点）とする。
【０１３３】
ＣＰＵ１３１は、Ｘを最適点としてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ）をＩＭ２チューニング部１２１に設定する。これにより、ＩＭ２信号がＩＭ２（Ｘ−１）、ＩＭ２（Ｘ−１）よりも低くなるように設定される。さらに、ＣＰＵ１３１は、次のウォームアップ時におけるＩＭ２補正で使用するため、ＩＭ２（Ｘ）に対応するｍをＲＡＭ１３２に保存する。
【０１３４】
Ｓ３０２にて、ＩＭ２（Ｘ）、ＩＭ２（Ｘ＋１）、ＩＭ２（Ｘ−１）を比較した結果、ＩＭ２（Ｘ−１）が最小の場合（Ｓ３０９）、ＩＭ２補正パラメータをＸ−１に設定し（Ｓ３１０）、ｍ−１をＲＡＭ１３２に保存する（Ｓ３１１）。ここでは、３つのＩＭ２値の中でＩＭ２（Ｘ−１）が最小の場合、Ｘ−１を最適点（補正点）とする。
【０１３５】
ＣＰＵ１３１は、Ｘ−１を最適点としてロジック部１４２に通知し、ロジック部１４２は補正パラメータ（Ｘ−１）をＩＭ２チューニング部１２１に設定する。これにより、ＩＭ２信号がＩＭ２（Ｘ）、ＩＭ２（Ｘ−１）よりも低くなるように設定される。さらに、ＣＰＵ１３１は、次のウォームアップ時におけるＩＭ２補正で使用するため、ＩＭ２（Ｘ−１）に対応するｍ−１をＲＡＭ１３２に保存する。
【０１３６】
なお、ＩＭ２（Ｘ）＝ＩＭ２（Ｘ−１）＝ＩＭ２（Ｘ＋１）の場合は、同じ値が設定されるため、Ｓ３０３〜Ｓ３０５、Ｓ３０６〜Ｓ３０８、Ｓ３０９〜Ｓ３１１のいずれの動作を行ってもよい。
【０１３７】
図１５は、図１４で示したウォームアップ時のＩＭ２補正動作の詳細なタイミングを示している。図１４のように、本実施の形態では、ＩＭ２補正時、補正パラメータ（Ｘ＝ｍ）によるＩＭ２（Ｘ）、補正パラメータ（Ｘ＋１）によるＩＭ２（Ｘ＋１）、補正パラメータ（Ｘ−１）によるＩＭ２（Ｘ−１）の３点を検出し比較するため、ＩＭ２検出（ＩＭ２補正）時間は１２ｕｓｅｃ（＝４ｕｓｅｃ＊３）となる。したがって、ウォームアップ時の全体のＩＭ２補正時間は、ＩＭ２セッティング時間＋ＤＣオフセット時間＋ＩＭ２検出時間＝３０＋２５＋１２＝６７ｕｓｅｃとなる。実施の形態１の図１２よりも長くなるものの、図１０のウォームアップ時と比べて、ＩＭ２検出を２点に簡略化することで、ＩＭ２補正時間を大幅に短縮することができる。
【０１３８】
また、本実施の形態では、図１５のように受信ＰＬＬ１５１ａの動作開始から１４８ｕｓｅｃ後にＩＭ２検出を開始する。図１３のように、受信ＰＬＬ１５１ａの動作開始から１００ｕｓｅｃ経過後であれば、受信ＰＬＬ１５１ａはほぼロックしているため、ＩＭ２補正結果に影響はない。
【０１３９】
図１２に示すように、受信ＰＬＬ１５１ａの動作開始から９３ｕｓｅｃ後にＩＭ２セッティング（ＩＭ２補正回路１２０のデジタル設定及び回路立ち上がり動作）のスタートアップを行う。その３０ｕｓｅｃ後にＩＭ２セッティングが終了し、ＩＭ２補正回路１２０と受信アナログ部１１０の間のパスが接続（スイッチがオン）されることで発生する差動間のＤＣオフセット値を補正する。その２５ｕｓｅｃ後にＤＣオフセット動作が終了し、ＩＭ２検出（ＩＭ２補正）を行う。上記のように１２ｕｓｅｃ後にＩＭ２検出（ＩＭ２補正）が終了する。このタイミングで、受信ＰＬＬロックアップ時間も終了し、信号処理が開始される。
【０１４０】
以上のように、本実施の形態では、ウォームアップ時のＩＭ２補正において、ＩＭ２（Ｘ−１）、ＩＭ２（Ｘ）、ＩＭ２（Ｘ＋１）の３点を検出することとした。これにより、実施の形態１に比べて、より精度よくＩＭ２補正を行うことができる。すなわち、実施の形態１では、２点のＩＭ２値しか検出しないため、ＩＭ２補正時間は最も短いものの、ＩＭ２特性が大きく変動した場合には、補正パラメータを最適値に設定するまでのウォームアップの回数（ＩＭ２補正動作回数）が多くなる。本実施の形態では、３点のＩＭ２値を検出することにより、ＩＭ２特性が大きく変動した場合に、補正パラメータを最適値に設定するまでのウォームアップの回数（ＩＭ２補正動作回数）をより少なくすることができる。
【０１４１】
なお、本実施の形態では、３点のＩＭ２値を検出したが、その他、３点よりも多くのＩＭ２値を検出してＩＭ２補正を行うことで、さらに補正の精度を向上させてもよい。すなわち、受信ＰＬＬのロックアップ時間内で、ＩＭ２補正結果に影響がない程度の時間で、ＩＭ２検出を開始してもよいため、例えば、受信ＰＬＬ１５１ａの動作開始から１００ｕｓｅｃ後から１６０ｕｓｅｃまでの間に３点以上のＩＭ２値を検出してもよい。
【０１４２】
（実施の形態３）
以下、図面を参照して実施の形態３について説明する。本実施の形態では、実施の形態１〜２と比べて、半導体装置にさらに温度センサを備えている。その他については、実施の形態１〜２と同様であるため、説明を適宜省略する。
【０１４３】
図１６は、本実施の形態に係る半導体装置（ＲＦＩＣ）のうち、主に受信ブロック１０１の構成を示している。図１６のＲＦＩＣ１００は、実施の形態１の図５のＲＦＩＣ１００に加えて、さらに温度センサ１５５を備えている。
【０１４４】
温度センサ１５５は、ＲＦＩＣ１００に搭載されたオンチップ温度センサである。温度センサ１５５は、ＲＦＩＣ１００の温度を検出し、検出した温度（温度データ）をロジック部１４２へ出力する。ロジック部１４２は、検出された温度にしたがって、ＩＭ２補正を行う。本実施の形態では、パワーオン時にＩＭ２補正を実施したときの温度からの温度変化を温度センサでモニタし、温度変化が発生した場合にＩＭ２補正を再度実施する。
【０１４５】
図１７は、本実施の形態に係る温度センサの構成の一例を示している。図１７に示すように、温度センサ１５５は、抵抗Ｒ０〜Ｒ８、ダイオードＤ１、およびコンパレータＣＰ１〜ＣＰ７から構成されている。
【０１４６】
抵抗Ｒ０の一方の接続部は、たとえば、バンドギャップリファレンス回路によって生成された電源電圧Ｖｂから生成された温度依存性がない電源電圧ＶＤＬ０が供給されるように接続されており、該抵抗Ｒ０の他方の接続部には、ダイオードＤ１のアノードが接続されている。
【０１４７】
ダイオードＤ１のカソードと基準電位ＶＳＳとの間には、直列接続された抵抗Ｒ１〜Ｒ８がそれぞれ接続されている。コンパレータＣＰ１〜ＣＰ７の負（−）側入力端子には、電源電圧Ｖｂが入力されるようにそれぞれ接続されている。
【０１４８】
コンパレータＣＰ１の正（＋）側入力端子には、抵抗Ｒ１と抵抗Ｒ２との接続部が接続されている。コンパレータＣＰ２の正（＋）側入力端子には、抵抗Ｒ２，Ｒ３の接続部が接続されており、コンパレータＣＰ３の正（＋）側入力端子には、抵抗Ｒ３，Ｒ４の接続部が接続されている。コンパレータＣＰ４の正（＋）側入力端子には、抵抗Ｒ４，Ｒ５の接続部が接続されており、コンパレータＣＰ５の正（＋）側入力端子には、抵抗Ｒ５，Ｒ６の接続部が接続されている。 同様に、コンパレータＣＰ６の正（＋）側入力端子には、抵抗Ｒ６，Ｒ７の接続部が接続されており、コンパレータＣＰ７の正（＋）側入力端子には、抵抗Ｒ７，Ｒ８の接続部が接続されている。
【０１４９】
ダイオードＤ１は、温度が高くなると順方向電圧Ｖｄが小さくなる特性を有している。したがって、抵抗Ｒ１〜Ｒ８の各接続部から出力される分圧電圧Ｖｔ０〜Ｖｔ６は、温度が高くなると高くなっていく。 
【０１５０】
一方、バンドギャップリファレンス回路で生成された電源電圧Ｖｂは、温度によらず一定である。よって、電源電圧Ｖｂと分圧電圧Ｖｔ０〜Ｖｔ６とをコンパレータＣＰ１〜ＣＰ７によってそれぞれ比較することにより、温度センサとして利用することができる。コンパレータＣＰ１〜ＣＰ７は、それぞれ分圧電圧Ｖｔ０〜Ｖｔ６が電源電圧Ｖｂより大きい場合、それぞれ検出信号Ｔｏ０〜Ｔｏ６にハイを出力する。
【０１５１】
温度が２５℃の場合には、たとえば、コンパレータＣＰ１〜ＣＰ４の出力がハイ信号となり、コンパレータＣＰ５〜ＣＰ７の出力がロー信号となる。これらコンパレータＣＰ１〜ＣＰ７から出力される信号を温度データとしてロジック部１４２に出力する。ロジック部１４２は、この温度データに基づいてＩＭ２補正を行う。
【０１５２】
図１８は、本実施の形態に係る半導体装置（ＲＦＩＣ）におけるパワーオン時のＩＭ２補正動作を示している。
【０１５３】
実施の形態１の図９と同様に、補正パラメータ（Ｘ）をｍ＝０に設定し（Ｓ１０１）、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）を比較し（Ｓ１０２）、ＩＭ２（Ｘ）＞ＩＭ２（Ｘ＋１）の場合（Ｓ１０３）、ｍ＋１として（Ｓ１０４）、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）の比較を繰り返す。Ｓ１０２にて、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）の場合（Ｓ１０５）、ＩＭ２補正パラメータをＸに設定し（Ｓ１０６）、ｍをＲＡＭ１３２に保存する（Ｓ１０７）。
【０１５４】
さらに、本実施の形態では、温度（温度データ）をＲＡＭ１３２に保存する（Ｓ１０８）。ウォームアップ時に温度の変化を検出するため、補正パラメータを設定したときの温度を温度センサ１５５で検出し、検出した温度をＲＡＭ１３２に保存する。
【０１５５】
図１９は、本実施の形態に係る半導体装置（ＲＦＩＣ）におけるウォームアップ時のＩＭ２補正動作を示している。
【０１５６】
本実施の形態では、ウォームアップ時に、まず、温度の変化の有無を判定する（Ｓ２０９）。温度センサ１５５により現在の温度を検出し、ＣＰＵ１３１は、検出された温度とＲＡＭ１３２に保存されている温度とを比較する。検出された温度とＲＡＭ１３２に保存されている温度が同じであれば、温度変化なしと判定され、検出された温度とＲＡＭ１３２に保存されている温度が異なれば温度変化ありと判定される。
【０１５７】
なお、ＲＡＭ１３２に保存されている温度にマージンを含ませた値と、検出された温度とを比較してもよい。例えば、少なくともＩＭ２特性が変動する程度の温度変化を検出するようにマージンを含ませることで、ＩＭ２補正動作をより省略することができる。
【０１５８】
Ｓ２０９にて温度変化なしと判定された場合、ＩＭ２特性は変動していないため、ＩＭ２補正は行わずに動作を終了する。
【０１５９】
Ｓ２０９にて温度変化ありと判定された場合、実施の形態１の図１１と同様にＩＭ２補正を行う。なお、実施の形態２の図１４と同様にＩＭ２補正を行ってもよい。
【０１６０】
すなわち、補正パラメータ（Ｘ）をＲＡＭ１３２の保存値ｍに設定し（Ｓ２０１）、ＩＭ２（Ｘ）とＩＭ２（Ｘ＋１）を比較し（Ｓ２０２）、ＩＭ２（Ｘ）＞ＩＭ２（Ｘ＋１）である場合（Ｓ２０３）、ＩＭ２補正パラメータをＸ＋１に設定し（Ｓ２０４）、ｍ＋１をＲＡＭ１３２に保存する（Ｓ２０５）。また、ＩＭ２（Ｘ）＜ＩＭ２（Ｘ＋１）である場合（Ｓ２０６）、ＩＭ２補正パラメータをＸに設定し（Ｓ２０７）、ｍ−１をＲＡＭ１３２に保存する（Ｓ２０８）。
【０１６１】
なお、補正を行うＸ＋ｎにおけるｎを検出した温度変化に応じて変化させてもよい。例えば、温度変化が小さい場合、ＩＭ２特性の変動も小さいため、ｎを小さく設定し、温度変化が大きい場合、ＩＭ２特性の変動も大きいため、ｎを大きく設定する。
【０１６２】
さらに、本実施の形態では、温度をＲＡＭ１３２に保存する（Ｓ２１０）。次のウォームアップ時に温度の変化を検出するため、補正パラメータを設定したときの温度を温度センサ１５５で検出し、検出した温度をＲＡＭ１３２に保存する。
【０１６３】
以上のように、本実施の形態では、ウォームアップ時のＩＭ２補正において、温度変化を検出した場合にのみ再度ＩＭ２補正を行うこととした。これにより、不要なＩＭ２補正動作の実行を省略することができる。ＲＦＩＣの動作負荷を低減し、消費電力を抑えることができる。例えば、受信ＰＬＬのロックアップ時間後にＩＭ２補正を行うような場合に、ウォームアップ時間を短縮することもできる。
【０１６４】
なお、本実施の形態では、ウォームアップ時に温度変化を検出したが、パワーオン時に温度変化を検出してもよい。例えば、前回、ＩＭ２補正を行ったときの温度をフラッシュメモリなどのＲＯＭに記憶しておき、パワーオン時に記憶しておいた温度からの温度変化を検出した場合に、図１８のＩＭ２補正を行ってもよい。パワーオン時のＩＭ２補正を省略することで、大幅にＲＦＩＣの動作負荷を低減できる。
【０１６５】
（実施の形態４）
以下、図面を参照して実施の形態４について説明する。本実施の形態では、実施の形態１〜３と比べて、ＩＭ２補正動作において、ミキサ１１３のチューニングの他に、ＰＭＡ１１４をチューニングする。その他については、実施の形態１〜３と同様であるため、説明を適宜省略する。
【０１６６】
図２０は、本実施の形態に係る半導体装置（ＲＦＩＣ）のうち、主に受信ブロック１０１の構成を示している。図２０のＲＦＩＣ１００は、実施の形態３の図２０のＲＦＩＣ１００に対し、ＩＭ２補正回路１２０のＩＭ２チューニング部１２１が２つのブロックを備えている。ＩＭ２チューニング部１２１は、ミキサ１１３をチューニングするミキサチューニング部１２３、ＰＭＡ１１４をチューニングするＰＭＡチューニング部１２４を備えている。
【０１６７】
ミキサチューニング部１２３は、実施の形態１〜３のＩＭ２チューニング部１２１に相当し、ミキサ１１３に対しＩＭ２成分を低減するためのチューニング信号を生成する。ミキサチューニング部１２３は、ロジック部１４２から入力される補正パラメータに応じて、ミキサ１１３の差動対のバックゲートを制御するチューニング信号（バックゲート電圧）を出力する。
【０１６８】
ＰＭＡチューニング部１２４は、ＰＭＡ１１４に対しＩＭ２成分を低減するためのチューニング信号を生成する。ＰＭＡ１１４に対し、ミキサ１１３のバックゲート電圧よりも、ＩＭ２補正感度が低い（微調整が可能な）パラメータを設定する。本実施の形態では、ＩＭ２補正感度が低いパラメータとして、差動対のバイアス電流によりＰＭＡ１１４を調整する。すなわち、ＰＭＡチューニング部１２４は、ロジック部１４２から入力される補正パラメータに応じて、ＰＭＡ１１４の差動対のバイアス電流を制御するチューニング信号（バイアス電流制御信号）を出力する。
【０１６９】
図２１は、本実施の形態に係るＰＭＡの回路構成の一例を示している。図２１に示すように、ＰＭＡ１１４は、ＮＭＯＳトランジスタＮ２０１〜Ｎ２０４、抵抗Ｒ２０１〜Ｒ２０６、電流源Ｉ２０１〜Ｉ２０３、コンデンサＣ２０１〜Ｃ２０２を備えている。ＮＭＯＳトランジスタＮ２０１〜Ｎ２０４は差動対を構成する。ＮＭＯＳトランジスタＮ２０１とＮ２０３が差動対を構成し、ＮＭＯＳトランジスタＮ２０２とＮ２０４が差動対を構成しているともいえる。
【０１７０】
ＮＭＯＳトランジスタＮ２０１〜Ｎ２０４のドレインは、それぞれ抵抗Ｒ２０１〜２０４を介して電源Ｖｄｄに接続される。ＮＭＯＳトランジスタＮ２０２のドレインは、第１の出力端子（ｏｕｔｐｕｔ＿ｐ）に接続され、ＮＭＯＳトランジスタＮ２０４のドレインは、第２の出力端子（ｏｕｔｐｕｔ＿ｐ）に接続される。
【０１７１】
ＮＭＯＳトランジスタＮ２０１及びＮ２０３のソースは共通接続され、この共通ノードとＧＮＤの間に電流源Ｉ２０３が接続される。ＮＭＯＳトランジスタＮ２０２、Ｎ２０４のソースには、ＧＮＤとの間にそれぞれ電流源Ｉ２０１、Ｉ２０２が接続される。
【０１７２】
ＮＭＯＳトランジスタＮ２０１のゲートは、第１の入力端子（Ｉｎｐｕｔ＿ｐ）に接続され、ＮＭＯＳトランジスタＮ２０２のゲートは、ＮＭＯＳトランジスタＮ２０１のドレインに接続される。ＮＭＯＳトランジスタＮ２０３のゲートは、第２の入力端子（Ｉｎｐｕｔ＿ｍ）に接続され、ＮＭＯＳトランジスタＮ２０４のゲートは、ＮＭＯＳトランジスタＮ２０３のドレインに接続される。
【０１７３】
第１の入力端子（Ｉｎｐｕｔ＿ｐ）と第２の出力端子（ｏｕｔｐｕｔ＿ｍ）の間に、抵抗Ｒ２０５とコンデンサＣ２０１が並列に接続される。第２の入力端子（Ｉｎｐｕｔ＿ｍ）と第１の出力端子（ｏｕｔｐｕｔ＿ｐ）の間に、抵抗Ｒ２０６とコンデンサＣ２０２が並列に接続される。
【０１７４】
電流源Ｉ２０１、Ｉ２０２は、ＮＭＯＳトランジスタＮ２０２とＮ２０４の差動対のバイアス電流を生成する。この例では、電流源Ｉ２０１を可変電流源とし、電流源Ｉ２０２を固定電流源としている。電流源Ｉ２０１は、可変電流源であり、ＰＭＡチューニング部１２４からのチューニング信号に応じた電流を生成する。なお、電流源Ｉ２０１を固定電流源とし、電流源Ｉ２０２を可変電流源としてもよい。また、実施の形態１の図６と同様に、補正パラメータの正／負に応じて、電流を制御する電流源を切り替えてもよい。
【０１７５】
ＰＭＡチューニング部１２４は、ＰＭＡ１１４の差動回路の片側のみのバイアス電流を調節し、出力信号レベルの差動間に振幅ミスマッチを発生させる。受信アナログ部１１０の回路全体でのＩＭ２成分が最小になるように、バイアス電流の調節することで、ＩＭ２補正を行う。
【０１７６】
図２２及び図２３は、本実施の形態に係る半導体装置（ＲＦＩＣ）のＩＭ２補正のタイミングの一例を示している。
【０１７７】
図２２の例では、時刻Ｔ０に無線通信端末１（ＲＦＩＣ１００）の電源がオンされると、ＲＦＩＣ１００はパワーオン動作を行う。このパワーオン動作内で、ＲＦＩＣ１００はＩＭ２補正を行う（Ｓ２１）。
【０１７８】
Ｓ２１では、ミキサチューニング部１２３によりミキサ１１３をチューニングするとともに、ＰＭＡチューニング部１２４によりＰＭＡ１１４をチューニングする。すなわち、実施の形態１〜３と同様に、ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、ＩＭ２信号に応じてミキサ１１３の補正パラメータの最適値を算出し、この最適値をミキサチューニング部１２３に設定するとともにＲＡＭ１３２に記憶する。さらに、ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、ＩＭ２信号に応じてＰＭＡ１１４の補正パラメータの最適値を算出し、この最適値をＰＭＡチューニング部１２４に設定するとともにＲＡＭ１３２に記憶する。
【０１７９】
パワーオン時のＩＭ２補正は、補正最適点の検出を広範囲のミスマッチ状態から検出するためにＩＭ２補正感度が高いミキサのバッグゲート電圧を補正パラメータとして使用する。
【０１８０】
パワーオン動作内のＩＭ２補正が完了すると、時刻Ｔ１〜Ｔ２に、ＲＦＩＣ１００は、基地局等との間で通常の送受信動作（通常動作）を行う。
【０１８１】
時刻Ｔ２の後のスリープ時間経過した時刻Ｔ３にウォームアップ動作を行う。このウォームアップ動作内で、ＲＦＩＣ１００はさらにＩＭ２補正を行う（Ｓ２２）。Ｓ２２では、ミキサ１１３のチューニングを行わず、ＰＭＡチューニング部１２４によりＰＭＡ１１４のみをチューニングする。ロジック部１４２は、テスト信号に応じて受信アナログ部１１０から出力されるＩＭ２信号を検出し、パワーオン時のＳ２１で記憶した最適値に基づいてＰＭＡ１１４の補正パラメータを再補正してＰＭＡチューニング部１２４に設定し、この補正値をＲＡＭ１３２に記憶する。
【０１８２】
ウォームアップ時のＩＭ２再補正では、温度変動に対する補正最適点の微調整を行うため、ミキサのバッグゲート電圧よりもＩＭ２補正感度が低いＰＭＡの差動電流値を補正パラメータとして使用し、ＩＭ２補正を行う。
【０１８３】
ウォームアップ動作内のＩＭ２補正が完了すると、時刻Ｔ４〜Ｔ５に、基地局等との間で通常の送受信動作を行う。その後、ＲＦＩＣ１００は、スリープ動作、ウォームアップ動作、送受信動作を繰り返し実行し、ウォームアップ動作時にＩＭ２補正を繰り返す（Ｓ２３）。Ｓ２３では、Ｓ２２と同様に、前回のＩＭ２補正で記憶した補正値に基づいてＰＭＡ１１４の補正パラメータを再補正してＰＭＡチューニング部１２４に設定し、この補正値をＲＡＭ１３２に記憶する。
【０１８４】
また、図２３の例では、パワーオン時のＩＭ２補正（Ｓ３１）では、ミキサチューニング部１２３によりミキサ１１３のみをチューニングする。すなわち、実施の形態１〜３と同様に、ミキサ１１３の補正パラメータの最適値を算出し、この最適値をミキサチューニング部１２３に設定するとともにＲＡＭ１３２に記憶する。パワーオン時のＩＭ２補正をミキサのみに行うことにより、図２２と比べてＩＭ２補正動作を簡略化することができる。
【０１８５】
ウォームアップ時のＩＭ２補正（Ｓ３２，Ｓ３３）では、図２２と同様に、ＰＭＡチューニング部１２４によりＰＭＡ１１４のみをチューニングする。パワーオン時にＰＭＡを補正していないため、Ｓ３２では、デフォルト値（初期値）に基づいてＰＭＡ１１４の補正パラメータを補正してＰＭＡチューニング部１２４に設定し、この補正値をＲＡＭ１３２に記憶する。Ｓ３３では、前回のＩＭ２補正で記憶した補正値に基づいてＰＭＡ１１４の補正パラメータを再補正してＰＭＡチューニング部１２４に設定し、この補正値をＲＡＭ１３２に記憶する。
【０１８６】
以上のように、本実施の形態では、ＩＭ２補正において、ミキサのバックゲートによる補正の他に、ＰＭＡのバイアス電流による補正を行うこととした。ミキサのバックゲートによる補正では、補正感度（補正幅）が大きいため、微調整が難しい場合がある。このため、ミキサのバックゲートによる補正よりも、補正感度が小さい、ＰＭＡのバイアス電流により補正を行うことで、微調整を可能となる、より精度よくＩＭ２補正を行うことができる。
【０１８７】
特に、パワーオン時にＩＭ２補正を最適値に設定しているため、ウォームアップ時のＩＭ２補正は、パワーオン時に比べて微小な補正で足りる場合が多い。このため、パワーオン時はミキサのバックゲートにより補正を行い、ウォームアップ時はＰＭＡのバイアス電流により補正を行うことで、効率よく補正を行うことができる。
【０１８８】
なお、温度変化に応じて補正対象を切り替えてもよい。例えば、温度変化が小さい場合、ＩＭ２特性の変動も小さいため、ＰＭＡのバイアス電流により補正を行い、温度変化が大きい場合、ＩＭ２特性の変動も大きいため、ミキサのバックゲートにより補正を行う。
【０１８９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。
【符号の説明】
【０１９０】
１        無線通信端末
１１      受信回路
１２      補正回路
１３      記憶回路
１４      制御回路
１００    半導体装置
１００ａ  ＲＦ信号入力端子
１００ｂ  ＲＦ信号出力端子
１００ｃ  ＬＶＤＳインタフェース
１０１    受信ブロック
１０２    送信ブロック
１０３    ＬＮＡ（低雑音アンプ）
１０４    ミキサ
１０５    ＢＥ（バックエンド回路）
１０６    ドライバ
１１０    受信アナログ部
１１１    ＬＮＡ
１１２    スイッチ回路
１１２ａ、１１２ｂ  スイッチ入力部
１１３    ミキサ
１１３ａ、１１３ｂ  差動対
１１４    ＰＭＡ（ミキサ後段アンプ）
１１５    ＬＰＦ（ローパスフィルタ）
１１６    ＰＧＡ（可変ゲインアンプ）
１２０    ＩＭ２補正回路
１２１    ＩＭ２チューニング部
１２１ａ  バックゲートペア選択部
１２１ｂ  バックゲートチューニング部
１２２    テスト信号生成部
１２２ａ  ＩＣＭＩＸ
１２３    ミキサチューニング部
１２４    ＰＭＡチューニング部
１３０    ＭＰＵ
１３１    ＣＰＵ
１３２    ＲＡＭ
１４１    ＡＤＣ（Ａ／Ｄコンバータ）
１４２    ロジック部
１４３    ＤＣＯＣ（ＤＣオフセット）制御部
１５１    受信ＤＣＯ（デジタル制御発振器）
１５１ａ  受信ＰＬＬ
１５２    分周器
１５３    送信ＤＣＯ
１５４    システムクロック発振器
１５５    温度センサ
２００    ベースバンドプロセッサ
２０１    アンテナ
２０２ａ  アンテナ端子
２０２ｂ  受信端子
２０２ｃ  送信端子
２０３    アイソレータ
２０４    ＨＰＡ（ハイパワーアンプ）
２１１    送信ＳＡＷフィルタ
２１２    受信ＳＡＷフィルタ
【図１】
2014127731.tif 000003
【図２】
2014127731.tif 000004
【図３】
2014127731.tif 000005
【図４】
2014127731.tif 000006
【図５】
2014127731.tif 000007
【図６】
2014127731.tif 000008
【図７】
2014127731.tif 000009
【図８】
2014127731.tif 000010
【図９】
2014127731.tif 000011
【図１０】
2014127731.tif 000012
【図１１】
2014127731.tif 000013
【図１２】
2014127731.tif 000014
【図１３】
2014127731.tif 000015
【図１４】
2014127731.tif 000016
【図１５】
2014127731.tif 000017
【図１６】
2014127731.tif 000018
【図１７】
2014127731.tif 000019
【図１８】
2014127731.tif 000020
【図１９】
2014127731.tif 000021
【図２０】
2014127731.tif 000022
【図２１】
2014127731.tif 000023
【図２２】
2014127731.tif 000024
【図２３】
2014127731.tif 000025