【手続補正書】
【提出日】令和3年7月15日(2021.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第1の無線送信/受信ユニット(WTRU)のための方法であって、
第1のバッファ状態報告(BSR)をトリガするステップであって、前記第1のBSRは、第2のWTRUへのアップリンク送信のための到達することが予想されるデータの量を示す、ステップと、
第2のBSRをトリガするステップであって、前記第2のBSRは、前記第2のWTRUへのアップリンク送信のためにすでに利用可能になっているデータの量を示す、ステップと、
メディアアクセス制御(MAC)プロトコルデータユニット(PDU)を送信するためのアップリンク(UL)リソースが、収容の順序に関して第1のBSR  MAC制御要素(CE)よりも第2のBSR  MAC  CEを優先する規則に基づいて、前記第1のBSRのための前記第1のBSR  MAC  CE及び前記第2のBSRのための前記第2のBSR  MAC  CEを収容するのに十分であるか否かを決定するステップと、
前記MAC  PDUを生成するステップであって、前記MAC  PDUを送信するための前記アップリンクリソースが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEを収容するのに十分であるときに、前記MAC  PDUは、前記第1のBSRのための1つの第1のBSR  MAC  CE及び前記第2のBSRのための1つの第2のBSR  MAC  CEを含む、ステップと、
前記MAC  PDUを送信するための前記ULリソースが、前記第2のBSR  MAC  CEを収容するのに十分であるが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEの双方を収容するのに十分ではないときに、前記第1のBSRをトリガされたままに保つステップと、を含む、
方法。
【請求項２】
前記第1のBSRは、先取り的なBSRであり、前記第2のBSRは、正規のBSR又は周期的なBSRである、請求項1に記載の方法。
【請求項３】
複数のイベントが前記第1のBSRをトリガしているときであっても、前記MAC  PDUは、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CEを含む、請求項1に記載の方法。
【請求項４】
前記MAC  PDUが、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CE、及び、最大で、前記第2のBSRのための第2のBSR  MAC  CEを含むことを可能とする、請求項1に記載の方法。
【請求項５】
前記第2のWTRUに前記MAC  PDUを送信するステップをさらに含み、前記第2のWTRUは、前記第1のWTRUの親ノードである、請求項1に記載の方法。
【請求項６】
前記第1のWTRUは、統合されているアクセス及びバックホール(IAB)ノードである、請求項1に記載の方法。
【請求項７】
第3のBSRをトリガするステップをさらに含み、
前記第3のBSRは、正規のBSR又は周期的なBSRである、請求項1に記載の方法。
【請求項８】
第1の無線送信/受信ユニット(WTRU)のための方法であって、
第1のバッファ状態報告(BSR)をトリガするステップであって、前記第1のBSRは、第2のWTRUへのアップリンク送信のための到達することが予想されるデータの量を示す、ステップと、
第2のBSRをトリガするステップであって、前記第2のBSRは、前記第2のWTRUへのアップリンク送信のためにすでに利用可能になっているデータの量を示す、ステップと、
収容の順序に関して、第1のバッファ状態報告(BSR)メディアアクセス制御(MAC)制御要素(CE)よりも第2のBSR  MAC  CEを優先する規則に基づいて、メディアアクセス制御(MAC)プロトコルデータユニット(PDU)を送信するためのアップリンク(UL)リソースが、前記第1のBSRのための前記第1のBSR  MAC  CE及び前記第2のBSRのための前記第2のBSR  MAC  CEを収容するのに十分であるか否かを決定するステップと、
前記MAC  PDUを送信するための前記ULリソースが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEを収容するのに十分であるときに、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEを含む前記MAC  PDUを生成するステップであって、前記MAC  PDUが、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CE、及び、最大で、前記第2のBSRのための1つの第2のBSR  MAC  CEを含むことを可能とする、ステップと、
前記MAC  PDUを送信するための前記ULリソースが、前記第2のBSR  MAC  CEを収容するのに十分であるが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEの双方を収容するのに十分ではないときに、前記第1のBSRをトリガされたままに保つステップと、を含む、
方法。
【請求項９】
前記第2のWTRUに前記MAC  PDUを送信するステップをさらに含み、前記第2のWTRUは、前記第1のWTRUの親ノードである、請求項8に記載の方法。
【請求項１０】
複数のイベントが前記第1のBSRをトリガしているときであっても、前記MAC  PDUは、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CEを含む、請求項8に記載の方法。
【請求項１１】
前記第1のWTRUは、統合されているアクセス及びバックホール(IAB)ノードである、請求項8に記載の方法。
【請求項１２】
前記第1のBSRは、先取り的なBSRであり、前記第2のBSRは、正規のBSR又は周期的なBSRである、請求項8に記載の方法。
【請求項１３】
第1の無線送信/受信ユニット(WTRU)であって、
制御回路と、
前記制御回路の中に組み込まれているプロセッサと、
前記制御回路の中に組み込まれているとともに、前記プロセッサに動作可能に結合されているメモリと、を含み、
前記プロセッサは、前記メモリの中に格納されているプログラムコードを実行して、
第1のバッファ状態報告(BSR)をトリガし、前記第1のBSRは、第2のWTRUへのアップリンク送信のための到達することが予想されるデータの量を示し、
第2のBSRをトリガし、前記第2のBSRは、前記第2のWTRUへのアップリンク送信のためにすでに利用可能になっているデータの量を示し、
第1のメディアアクセス制御(MAC)プロトコルデータユニット(PDU)を送信するためのアップリンク(UL)リソースが、収容の順序に関して第1のBSR  MAC制御要素(CE)よりも第2のBSR  MAC  CEを優先する規則に基づいて、前記第1のBSRのための前記第1のBSR  MAC  CE及び前記第2のBSRのための前記第2のBSR  MAC  CEを収容するのに十分であるか否かを決定し、
前記MAC  PDUを生成し、前記MAC  PDUを送信するための前記ULリソースが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEの双方を収容するのに十分であるときに、前記MAC  PDUは、前記第1のBSRのための1つの第1のBSR  MAC  CE及び前記第2のBSRのための1つの第2のBSR  MAC  CEを含み、
前記MAC  PDUを送信するための前記ULリソースが、前記第2のBSR  MAC  CEを収容するのに十分であるが、前記第1のBSR  MAC  CE及び前記第2のBSR  MAC  CEの双方を収容するのに十分ではないときに、前記第1のBSRをトリガされたままに保つ、ように構成される、
第1のWTRU。
【請求項１４】
前記第1のBSRは、先取り的なBSRであり、前記第2のBSRは、正規のBSR又は周期的なBSRである、請求項13に記載の第1のWTRU。
【請求項１５】
前記MAC  PDUが、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CE、及び、最大で、前記第2のBSRのための第2のBSR  MAC  CEを含むことを可能とする、請求項13に記載の第1のWTRU。
【請求項１６】
当該第1のWTRUは、統合されているアクセス及びバックホール(IAB)ノードである、請求項13に記載の第1のWTRU。
【請求項１７】
前記プロセッサは、さらに、前記メモリの中に格納されているプログラムコードを実行して、
第2のWTRUに前記MAC  PDUを送信するように構成され、前記第2のWTRUは、前記第1のWTRUの親ノードである、請求項13に記載の第1のWTRU。
【請求項１８】
前記プロセッサは、さらに、前記メモリの中に格納されているプログラムコードを実行して、
第3のBSRをトリガするように構成され、
前記第3のBSRは、正規のBSR又は周期的なBSRである、請求項13に記載の第1のWTRU。
【請求項１９】
複数のイベントが前記第1のBSRをトリガしているときであっても、前記MAC  PDUは、最大で、前記第1のBSRのための1つの第1のBSR  MAC  CEを含む、請求項13に記載の第1のWTRU。