(57)【要約】【課題】金属材料からなるゲート電極を酸化処理することによりゲート絶縁膜を形成し、薄膜トランジスタ作製の工程数を削減するとともに、真空プロセスを削減することにより作製コストを削減する。【解決手段】基板上に金属材料からなるゲート電極と、ゲート絶縁膜と、金属酸化物材料からなる半導体層と、保護膜と、ソース電極およびドレイン電極と、を有する薄膜トランジスタであって、当該ゲート絶縁膜が当該ゲート電極の金属材料の酸化物からなることを特徴とする薄膜トランジスタとする。【選択図】図１
2014067885.tif 000002
【特許請求の範囲】
【請求項１】
基板上に金属材料からなるゲート電極と、ゲート絶縁膜と、金属酸化物材料からなる半導体層と、保護膜と、ソース電極およびドレイン電極と、を有する薄膜トランジスタであって、
当該ゲート絶縁膜が当該ゲート電極の金属材料の酸化物からなることを特徴とする薄膜トランジスタ。
【請求項２】
基板上に金属材料からなるゲート電極と、ゲート絶縁膜と、金属酸化物材料からなる半導体層と、保護膜と、ソース電極およびドレイン電極と、を有する薄膜トランジスタであって、
当該ゲート絶縁膜が当該ゲート電極の金属材料を酸化処理して形成されていることを特徴とする薄膜トランジスタ。
【請求項３】
当該ゲート絶縁膜に当該半導体層に含まれる金属元素を含むことを特徴とする請求項１又は２に記載の薄膜トランジスタ
【請求項４】
前記半導体層が金属酸化物の前駆体を含む溶液から形成されることを特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
基板上に金属材料からなるゲート電極を形成する工程と、
金属酸化物の前駆体を含む溶液を塗布する工程と、
前記金属酸化物の前駆体を金属酸化物とすると共に前記ゲート電極を酸化する工程とを含むことを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの構造およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、アクティブマトリクス型画像表示装置のスイッチング素子として薄膜トランジスタが広く使用されている。
【０００３】
現在商品化されている薄膜トランジスタにおいて、半導体層としてアモルファスシリコンや多結晶シリコンなどのシリコン材料を使用したものが主流となっている。しかしながら、アモルファスシリコンは移動度が１ｃｍ２／Ｖｓ以下と低く、また、多結晶シリコンは大面積での成膜が困難であるという問題がある。
【０００４】
その問題を解決するため、大面積に成膜可能であり、移動度が非晶質シリコンの十倍以上という金属酸化物材料を半導体層として使用する酸化物半導体薄膜トランジスタの開発が盛んに行われている。
【０００５】
酸化物薄膜トランジスタの半導体層としてはＺｎＯ系およびＩｎＯ系材料が多く用いられている。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）は、良好な薄膜トランジスタ特性を示す材料として注目されている（非特許文献１）。
【０００６】
また、酸化物半導体は真空成膜法だけでなく、金属酸化物の前駆体を溶解または分散させた溶液から形成できることが知られている。このような溶液プロセスを導入することで、脱真空プロセスによる低コストでの薄膜トランジスタ作製が注目されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ｋ．Ｎｏｍｕｒａ，ｅｔ．ａｌ．，Ｎａｔｕｒｅ，４３２，４８８（２００４）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ゲート絶縁膜の溶液プロセスによる報告は少なく、プラズマＣＶＤ法などの真空成膜法によって成膜した膜を用いているものがほとんどである。
【０００９】
そのため、酸化物半導体層のみを溶液プロセスで形成しても、薄膜トランジスタ作製におけるコスト低減および工程削減の効果は微々たるものであり、より簡便かつ低コストでのゲート絶縁膜の形成が必要である。
【００１０】
本発明は、以上の点を鑑み、金属材料からなるゲート電極を酸化処理することによりゲート絶縁膜を形成し、薄膜トランジスタ作製の工程数を削減するとともに、真空プロセスを削減することにより作製コストを削減することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、基板上に金属材料からなるゲート電極と、ゲート絶縁膜と、金属酸化物材料からなる半導体層と、保護膜と、ソース電極およびドレイン電極と、を有する薄膜トランジスタであって、当該ゲート絶縁膜が当該ゲート電極の金属材料の酸化物からなることを特徴とする薄膜トランジスタである。
【００１２】
第２の発明は、基板上に金属材料からなるゲート電極と、ゲート絶縁膜と、金属酸化物材料からなる半導体層と、保護膜と、ソース電極およびドレイン電極と、を有する薄膜トランジスタであって、当該ゲート絶縁膜が当該ゲート電極の金属材料を酸化処理して形成されていることを特徴とする薄膜トランジスタである。
【００１３】
第３の発明は、第１又は第２の発明において、当該ゲート絶縁膜に当該半導体層に含まれる金属元素を含むことを特徴とする薄膜トランジスタである。
【００１４】
第４の発明は、第１乃至第３のいずれかの発明において、前記半導体層が金属酸化物の前駆体を含む溶液から形成されることを特徴とする薄膜トランジスタである。
【００１５】
第５の発明は、基板上に金属材料からなるゲート電極を形成する工程と、金属酸化物の前駆体を含む溶液を塗布する工程と、前記金属酸化物の前駆体を金属酸化物とすると共に前記ゲート電極を酸化する工程とを含むことを特徴とする薄膜トランジスタの製造方法である。
【発明の効果】
【００１６】
本発明によれば、金属材料からなるゲート電極を酸化処理することによりゲート絶縁膜を形成し、薄膜トランジスタ作製の工程数を削減するとともに、真空プロセスを削減することにより作製コストを削減することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る薄膜トランジスタの第１の構成例を示す概略断面図
【図２】本発明の実施の形態に係る薄膜トランジスタの第２の構成例を示す概略断面図
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお実施の形態において、同一の構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。
【００１９】
図１は本発明の実施の形態に係る薄膜トランジスタの一構成例を示す概略断面図である。本実施形態の薄膜トランジスタは、基板１に上に形成されたゲート電極２と、ゲート電極２上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成された半導体層４と、それを保護するための保護膜５と、半導体層４に接続されたソース電極６およびドレイン電極７とを備えている。
【００２０】
以下、上記薄膜トランジスタの各構成要素について、薄膜トランジスタの製造工程に沿って説明する。
【００２１】
本実施形態に係る基板１としては、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラスおよび石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独で使用してもよいが、二種以上を積層した複合の基板１として使用することもできる。
【００２２】
本実施形態に係る基板１が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために透明のガスバリア層（図示せず）を形成することが好ましい。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。
【００２３】
まず基板１上にゲート電極２を形成する。電極部分と配線部分とは明確に分かれている必要はなく、本発明では特に各薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線とを区別する必要のない場合には、両者を合わせてゲート、ソース、ドレイン等と記載する。
【００２４】
本実施形態に係るゲート電極２及びゲート電極２に接続される配線には、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）などの金属を用いることができる。これらの材料は単層で用いてもかまわないし、積層および合金として用いても構わない。また、（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）などの金属材料および合金をゲート電極の下層に積層して使用しても良い。
【００２５】
ゲート電極２は、真空蒸着法、スパッタ法などの真空成膜法、スクリーン印刷法、凸版印刷法、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。
【００２６】
次に半導体層４を形成するための金属酸化物の前駆体の溶液を塗布する。本発明の実施の形態に係る半導体層４としては、金属酸化物を主成分とする酸化物半導体が使用できる。酸化物半導体としては、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、ガリウム（Ｇａ）、ジルコニウム（Ｚｒ）などのうち１種類以上の金属元素を含む酸化物が使用できる。例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（ＩｎＯ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ）、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられる。
【００２７】
半導体層４の膜厚は、５ｎｍ〜１００ｎｍであり、より好ましくは１０ｎｍ〜５０ｎｍである。
【００２８】
本実施形態における半導体層４を形成するための金属酸化物の前駆体を含む溶液を、ゲート電極２上に塗布して加熱または焼成などの工程を経ることにより、ゲート電極２の表面を酸化し、ゲート絶縁膜３を形成するとともに半導体層４を形成することができる。ゲート絶縁膜３には半導体層４に含まれる金属元素が含まれていても良い。また、金属酸化物の前駆体を酸化するためには、加熱焼成の他に酸素プラズマ、ＵＶオゾン、マイクロ波照射などの方法も用いても良いし、これらの方法を組み合わせても良い。
【００２９】
半導体層４を形成するための金属酸化物の前駆体の溶液としては、例えば、半導体層４の金属酸化物として使用される金属元素の、硝酸塩（ＮＯ３−）、リン酸塩（ＰＯ４２−）、炭酸塩（ＣＯ３２−）、硫酸塩（ＳＯ４２−）、酢酸塩（ＣＨ３ＣＯＯ−）、シュウ酸塩（Ｃ２Ｏ４２−）、フッ化物、塩化物、またはアセチルアセトン（ａｃａｃ）などの配位子を有するキレート化合物を含むことができる。また、ゲート電極の酸化膜形成を促進するために、硫酸、硝酸、リン酸、炭酸、シュウ酸、フッ素、塩素などの化合物やクロム酸（ＣｒＯ３２−）およびニクロム酸（Ｃｒ２Ｏ７２−）、チタン酸、ジルコニウム酸などその他の添加物を含むこともできる。目的の半導体層４の膜組成およびゲート絶縁膜３を得るために、溶液中のそれぞれの溶質の濃度は０．１〜１０％程度の間で適宜調節することができるが、この限りではない。
【００３０】
本実施形態における半導体層４を形成するための金属酸化物の前駆体を含む溶液の溶媒としては、水の他、用いる金属化合物を溶解するものであれば特に制限されるところではなく、水や、エタノール、プロパノール、エチレングリコールなどのアルコール類、テトラヒドロフラン、ジオキサン等のエーテル系、酢酸メチル、酢酸エチル等のエステル系、アセトン、シクロヘキサノン等のケトン系、ジエチレングリコールモノメチルエーテル等グリコールエーテル系、また、アセトニトリルなど、更に、キシレン、トルエン等の芳香族系溶媒、ヘキサン、シクロヘキサン、トリデカンなどの炭化水素系溶媒、クロロホルムや１，２−ジクロロエタン等のハロゲン化アルキル系溶媒、Ｎ−メチルピロリドン等を用いることができる。これらの溶剤は単体で用いても良いし、複数を混合しても良い。
【００３１】
本実施形態における半導体層４を形成するための金属酸化物の前駆体を含む溶液の塗布方法としては、スプレーコート法、スピンコート法、ディップコート法、ダイコート法、凸版印刷法、インクジェット法など等の方法が使用できる。
【００３２】
ゲート絶縁膜３の膜厚としては１０ｎｍ〜１μｍの範囲であり、好ましくは１００ｎｍ〜５００ｎｍであることが好ましい。ゲートリーク電流を抑えるために、その抵抗率は１０１１Ωｃｍ以上、より好ましくは１０１４Ωｃｍ以上であることが望ましい。
【００３３】
なお、ゲート絶縁膜３はゲート電極２の表面を酸化処理して得られるため、ゲート電極２の膜厚はゲート絶縁膜３の膜厚に応じて設定することができる。
【００３４】
次に半導体層４のバックチャネル部を保護するための保護膜５を形成する。本発明の実施の形態における保護膜５に使用される材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられるがこれらに限定されるものではない。
【００３５】
保護膜５は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。また、図２に示す薄膜トランジスタの構成例のように、ソース電極６およびドレイン電極７に使用される金属材料を成膜後にバックチャネル部のみ酸化処理し、保護膜５として用いても良い。これらの保護膜５は単層として用いても構わないし、２層以上積層して用いることもできる。
【００３６】
次にソース電極６およびドレイン電極７を形成する。本実施形態に係るソース電極６、ドレイン電極７には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）などの導電性材料を用いることができるが、本発明ではこれらに限定されるものではない。また、これらの材料は単層で用いても構わないし、積層および合金等として用いても構わない。
【００３７】
ソース電極６およびドレイン電極７は、真空蒸着法、スパッタ法などの真空成膜法やゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。
【実施例】
【００３８】
本発明の実施例として、図１に示す薄膜トランジスタを作製した。
基板１としてコーニング社製無アルカリガラスＥＡＧＬＥ  ＸＧを用いた。基板１上に、ＤＣマグネトロンスパッタ法を用いてアルミニウム（Ａｌ）を３００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォトレジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにエッチング液によりエッチングを行い、不要なＡｌを溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極２を形成した（以下、このようなパターニング方法をフォトリソグラフィ法として省略する）。
【００３９】
次に半導体層４を形成するための金属酸化物の前駆体の溶液を塗布した。半導体層４を形成するための金属酸化物の前駆体の溶液は、溶媒として２−メトキシエタノール、２−プロパノール、水を混合し、金属酸化物の前駆体として硝酸インジウム、硝酸亜鉛、硝酸ガリウムを原子比率１：１：１の割合で０．１ｗｔ％になるように調整した。また、添加剤として微量のフッ化ジルコニウム酸アンモニウム、リン酸を加えた。
【００４０】
半導体層４を形成するための金属酸化物の前駆体の溶液を塗布後、６０℃で２分乾燥し、その後、４００℃で１時間焼成し、ゲート絶縁膜３と半導体層４とを得た。
【００４１】
その後、フォトリソグラフィ法により半導体層４をパターニングし、続いて、ＰＥＣＶＤ法により酸化シリコンを１５０ｎｍの膜厚で成膜し、フォトリソ法およびドライエッチング法を用いて不要な部分を除去し、保護膜５を形成した。
【００４２】
Ｍｏを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、ソース電極６およびドレイン電極７を形成し、本実施例の薄膜トランジスタとした。
【産業上の利用可能性】
【００４３】
本発明は、液晶表示装置、有機ＥＬ表示装置などのアクティブマトリクス型表示装置の薄膜トランジスタ等に適用可能である。
【符号の説明】
【００４４】
１…基板
２…ゲート電極
３…ゲート絶縁膜
４…半導体層
５…保護膜
６…ソース電極
７…ドレイン電極
【図１】
2014067885.tif 000003
【図２】
2014067885.tif 000004