(57)【要約】      （修正有）【課題】記憶された分極状態を修正する必要がなく、したがって非破壊的な読み込みプロセスが可能な強誘電体メモリセルを提供する。【解決手段】強誘電体メモリセル１００は、分極状態を記憶する強誘電体メモリコンデンサ１１０と、および、トランジスタ１２０であって、トランジスタのゲートは強誘電体メモリコンデンサの第１の電極と接続され、強誘電体メモリコンデンサはトランジスタから独立した電子コンポーネントであるトランジスタと、備える。【選択図】図１
2014067478.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体メモリセルであって、
前記強誘電体メモリセルの分極状態を記憶する強誘電体メモリコンデンサと、および、
トランジスタであって、前記トランジスタのゲートは前記強誘電体メモリコンデンサの第１の電極と接続され、前記強誘電体メモリコンデンサは前記トランジスタから独立した電子コンポーネントであるトランジスタと、
を備える、強誘電体メモリセル。
【請求項２】
追加的なコンデンサであって、前記追加的なコンデンサの第１の電極は前記トランジスタの前記ゲートと接続される追加的なコンデンサをさらに備える、請求項１に記載の強誘電体メモリセル。
【請求項３】
前記トランジスタの前記ゲートから前記強誘電体メモリコンデンサの反対側で前記強誘電体コンデンサの第２の電極と接続される第１の電圧ソースと、
前記トランジスタのチャネル全体にバイアスを印加する少なくとも１つの第２の電圧ソースと、
前記トランジスタの前記ゲートから前記追加的なコンデンサの反対側で前記追加的なコンデンサの第２の電極と接続される第３の電圧ソースと、
をさらに備える、請求項２に記載の強誘電体メモリセル。
【請求項４】
前記強誘電体メモリセルは前記第１の電圧ソースと前記第３の電圧ソースとの間に電圧を印加することによって書き込まれ、
前記書き込みは前記少なくとも１つの第２の電圧ソースの電圧に関与せず、かつ
前記強誘電体メモリセルは、前記第１の電圧ソースと前記第３の電圧ソースとの両方を実質的に同じ電位に設定すること、前記少なくとも１つの第２の電圧ソースから前記トランジスタのチャネル全体にバイアスを印加すること、および前記トランジスタの前記チャネルを通る前記電流を前記強誘電体メモリセルの分極状態の兆候として測定すること、によって読み込まれる、
請求項３に記載の強誘電体メモリセル。
【請求項５】
交流電流信号を前記トランジスタのチャネルに印加し、前記トランジスタの前記チャネルを通る交流電流の大きさを前記強誘電体メモリセルの分極状態の兆候として測定する交流電流信号ソースをさらに備える、請求項１に記載の強誘電体メモリセル。
【請求項６】
前記第１の電圧ソースおよび前記第３の電圧ソースは、前記強誘電体メモリコンデンサ全体に正および負の分極を生成するよう切り替え可能である、請求項３に記載の強誘電体メモリセル。
【請求項７】
前記第１の電圧ソースおよび前記第３の電圧ソースは、前記第１の電圧ソースと前記強誘電体メモリコンデンサの前記第２の電極との間に配置される第１のスイッチおよび前記第３の電圧ソースと前記追加的なコンデンサの前記第２の電極との間に配置される第２のスイッチのうちの少なくとも１つによって切り替え可能である、請求項６に記載の強誘電体メモリセル。
【請求項８】
前記第１のスイッチおよび前記第２のスイッチは、前記強誘電体メモリセルの書き込みおよび読み込み動作中を除いて開放されている、請求項７に記載の強誘電体メモリセル。
【請求項９】
前記第１のスイッチおよび前記第２のスイッチのうちの少なくとも１つは、単一トランジスタおよび送信ゲートのうちの１つである、請求項７に記載の強誘電体メモリセル。
【請求項１０】
強誘電体メモリセルの書き込みおよび読み込みを行う方法であって、
前記強誘電体メモリセルの分極状態を記憶する強誘電体メモリコンデンサを提供することと、
トランジスタを提供することであって、前記トランジスタのゲートは前記強誘電体メモリコンデンサの１つの電極と接続され、前記強誘電体メモリコンデンサは前記トランジスタから独立した電子コンポーネントである、提供することと、
プロセッサで前記強誘電体メモリコンデンサ全体にバイアスを印加することによって前記強誘電体メモリセルを書き込むことであって、前記書き込むことは前記トランジスタ全体に印加される電位に関与しない、書き込むことと、
前記強誘電体メモリセルを、
前記プロセッサで前記強誘電体メモリコンデンサの両側の電圧を同じ電位に設定することと、
前記プロセッサで前記トランジスタチャネル全体に少なくとも１つの第２の電圧ソースからバイアスを印加することと、
前記プロセッサで前記トランジスタの前記チャネルを通る電流を前記強誘電体メモリセルの前記分極状態の兆候として測定することと、
前記測定することに基づいて、前記強誘電体メモリセルの前記分極状態を示すデータをユーザへ出力することであって、前記出力データはユーザが使用可能な形式である、出力することと、
によって読み込むことと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、本明細書と同日に出願された米国特許出願（代理人整理番号０５６−０５２５）、発明の名称「強誘電体メモリの読み込みを行うシステムおよび方法（Ｓｙｓｔｅｍｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｆｏｒ  Ｒｅａｄｉｎｇ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｅｍｏｒｉｅｓ）」と関連し、参照することにより開示内容がすべて本明細書に組み込まれる。
【背景技術】
【０００２】
本明細書は、強誘電体メモリの読み込みおよび書き込みを行うための、および読み込みおよび書き込みプロセスを有機または他の薄膜トランジスタを使用して実装するためのシステムおよび方法に関し、ここで読み込みは記憶されたデータに対する非破壊的な手法で達成され、かつ／または書き込み機能は書き込み／読み込み回路の読み込み機能から分離される。
【０００３】
強誘電体メモリは、強誘電体材料に残留分極として情報を記憶する不揮発性電気メモリコンポーネントである。多様な使用可能な強誘電体材料が存在する。多くの場合、強誘電体メモリの強誘電体材料は、例えばポリ（フッ化ビニリデン−コ−トリフルオロエチレン）、つまりＰ（ＶＤＦ−ＴｒＥＦ）を含む強誘電体ポリマーの形状で提供され、これは物理的に容易に操作可能および強誘電体特性が容易に修正可能なことに基づく多くの強誘電体メモリ用途において非常に魅力的な傾向がある。強誘電体メモリを利用するデバイスは、他のメモリ技術を使用するデバイスより比較的に低い電力使用および高速な書き込み性能を有する傾向がある。デバイスは、より大きい書き込み消去サイクルの最大数をサポートする傾向にある。さらに、デバイスは印刷回路である可能性がある。これらの利点は、低い記憶密度、記憶容量の制限、および高コストを含む一定の不利益との釣り合いを保つ。
【０００４】
一般的に、強誘電体コンデンサは、強誘電体材料で誘電体としてコンデンサを形成するために、強誘電体材料が２つの電極の間に挟まれている電子デバイスを構成する。簡素で単純かつ慣例的に利用される構成において、強誘電体コンデンサは並列プレート構成であり得るが、他の多様な構造が可能であり、しばしば実装される。
【０００５】
強誘電体材料は、電界が印加かつ除去された後に残留分極を有することにより特徴づけられる。強誘電体材料は、印加された電界と見掛け上の蓄積電化との間に非線形関係を有する。具体的には、強誘電体特性はヒステリシスループの形状を有しており、これは強誘電体材料のヒステリシスループと非常に類似した形状である。強誘電体材料に関連するヒステリシスループは、一般的に、正または負の電界が強誘電体コンデンサなどにおける強誘電体材料全体に印加される場合、特定の分極応答が生じることを示す。０５６−０５２５出願の図１を参照されたい。印加された電界が十分な大きさである場合、電界が除去された後でもコンデンサはその分極を保持する。強誘電体コンデンサは双安定であり、電界が印加されない場合、２つの異なる分極状態を有する可能性がある。強誘電体材料によって表される分極状態は、特に強誘電体メモリで使用される場合、強誘電体メモリに記憶されるデータの単一の２進ビット値、すなわち「１」または「０」を表現するために使用される可能性がある。特定の強誘電体材料のヒステリシスループのこれら２つの安定した点のいずれかで「設定」値は、データが強誘電体材料へ「書き込み」が行われた後に電界が表れない場合、安定を維持する。
【０００６】
１ビットのデータが、強誘電体材料全体にバイアスを印加することによって強誘電体メモリへ書き込まれる。正のバイアスは１つの状態（「１」）値を書き込んでよく、かつ負のバイアスは別の状態（「０」）値を書き込んでよく、または強誘電体メモリの分極に依存して逆であってもよい。外部電界が強誘電体材料全体に印加される場合、材料の双極子は電界方向に整列する傾向にあり、原子の位置における小さなシフトおよび結晶構造の電子電荷の分配におけるシフトにより生産される。電荷が除去された後、双極子はその分極状態を保持する。したがって、「０」および「１」の２進値は、強誘電体ベースのデータ記憶セルそれぞれに２つの潜在的な電気分極のうちの１つとして保存される。
【０００７】
一般的な構成において、上記に記載したように、データは強誘電体コンデンサの２進分極状態によって保存される。セルへの書き込みは、一般的に、（１）「１」を書き込むために強誘電体コンデンサ全体に正のバイアスを印加すること、または（２）「０」を書き込むために強誘電体コンデンサ全体に負のバイアスを印加すること、により達成される。セルからの読み出しは、一般的に、強誘電体コンデンサ全体に負のバイアスを印加すること、およびコンデンサによって放出される電荷の量を測定することにより達成される。この電荷は、センス増幅器または電荷積分器のうちの１つを使用して測定されてよく、いずれかが電荷を大きな電圧へ変換するために使用され得る。「１」状態に対応する電荷の大きさが大きく、かつ「０」状態に対応する電荷の大きさが小さい状態で、測定される電荷の量は、強誘電体コンデンサによって保持される分極状態に依存する。読み込みプロセスは破壊的であるため、上記の記載は電荷を「保持」しているセルを指すことに留意することが重要である。読み込みプロセスの後、セルは一般的に常に「０」値を保持する。セルが読み込まれると、セルが「１」を保持する場合、セルは再びその値まで再充電されなければならない。さらに、上記の考察において使用されるように、当業者は「正」、「負」、「１」、および「０」の定義、およびそれらの相互関係が任意に割り当てられ、他の組み合わせが適切であることを認識する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記に記載した方法は、強誘電体メモリセルが有用性を見出し得る一定の用途への影響において非常に重要と見なされる可能性があるいくつかの難点に悩まされる。
【０００９】
第１に、上記に記載した従来の方法は、比較的に高感度の電荷測定回路、通常は電荷積分増幅器またはセンス増幅器を必要とし、これは印刷有機半導体プロセスを使用することを含む多くのプロセスにおいて組み立てが困難または不可能である可能性がある。
【００１０】
従来の読み込みプロセスと共通するのは、メモリセルを構成する印刷回路の独立したコンポーネントとしての電荷またはセンス増幅器の存在および要求である。電荷感知読み出しの多くの変形が可能であるにも関わらず、これらの変形はすべて精密な電荷またはセンス増幅器を必要とする特性を共有している。特定の状況において、電荷またはセンス増幅器の存在は望ましくない。電荷感知セル回路に要求される電荷またはセンス増幅器の含有は、メモリセルに比較的大きなコストをもたらす。さらに、電荷またはセンス増幅器は、多くの低コストかつ大規模な電子技術において有機薄膜トランジスタを含む印刷回路などでの組み立ては不可能である。例えば、電荷またはセンス増幅器を印刷有機半導体プロセスを使用するＲＦＩＤタグに含むことは実際的ではない。電荷またはセンス増幅器をフレキシブル基板に配置される回路に含むこともまた実際的ではない。最後に、電荷またはセンス増幅器が強誘電体メモリセルを遠隔的に読み込むことは、慣例的に不可能である。この最後の点において、簡単に言うと、強誘電体メモリを遠隔的または無線で読み込む慣例的な手法はない。
【００１１】
一般的に、シリコンエレクトロニクスを使用して強誘電体メモリを読み込む場合、メモリからの非常に小さな電荷は大きな困難なく読み込まれることが可能である。これは比較的小さな電荷を読み込むために、非常に高感度（低ノイズ）の増幅器を使用することによって容易になり、シリコンエレクトロニクスを使用して容易に生産される。その一方で、有機エレクトロニクス（半導体）が使用される場合、当該の高感度の低ノイズ増幅器を生産することは実質的に不可能である。有機エレクトロニクスの使用における不利益および強誘電体メモリを読み込むために有機半導体を利用する要求は、強誘電体メモリが読み込まれる方法における新しい手法を求めるために結びつく。
【００１２】
第２に、電荷の変化を読み込むのに必要な転移を進めるためにバイアスを印加することにおいて、従来の読み込みプロセスは、上記で述べたように、強誘電体メモリセル上に固定値を書き込んで、「破壊的な読み出し」を引き起こす。メモリの状態が保持される場合、実質的に再書き込みしなければならず、追加的な回路が必要となる。
【課題を解決するための手段】
【００１３】
強誘電体メモリが共用される広範囲の用途の観点において、強誘電体メモリの読み込みにおける有機エレクトロニクスの使用を拡張し得るシステムおよび方法を開発することが好都合であろう。このプロセスの第１のステップとして、他の利点を達成するために、電荷またはセンス増幅器の要件を排除する強誘電体メモリを個々のメモリセルの要素として読み込むシステムおよび方法を開発することが好都合であろう。
【００１４】
強誘電体メモリセルが、強誘電体メモリセルに記憶されたデータに影響を与えずに読み込まれ得るシステムおよび方法、すなわち、強誘電体メモリセルの分極状態を変更しないシステムおよび方法を開発することも好都合であり、これにより「非破壊的」な読み込みプロセスが提供される。
【００１５】
本明細書によって、システムおよび方法の例示的な実施形態は、電荷またはセンス増幅器が強誘電体メモリセルの一部であることを必要とせずに、強誘電体メモリを読み込む能力を提供し得る。
【００１６】
例示的な実施形態は、様々な回路において個々の電子コンポーネントを備える強誘電体材料の状態を一意的に測定するために様々な単一回路を利用してよく、これにより強誘電体メモリセルの分極状態に関する非破壊的な手法で個々の強誘電体メモリセルの読み込みを強誘電体メモリの一部として行う。
【００１７】
例示的な実施形態は、印刷電子回路およびこれらの回路の有機電子（半導体）における使用に特に適応し得る。
【００１８】
例示的な実施形態は、フレキシブル基板に配置される回路に特に適応し得る。
【図面の簡単な説明】
【００１９】
【図１】図１は、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第１の例示的な実施形態を示す図である。
【図２】図２は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第２の例示的な実施形態を示す図である。
【図３】図３は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第３の例示的な実施形態を示す図である。
【図４】図４は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第４の例示的な実施形態を示す図である。
【図５】図５は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第５の例示的な実施形態を示す図である。
【図６】図６は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成の第６の例示的な実施形態を示す図である。
【図７】図７は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むよう構成される強誘電体メモリセルを含む回路を制御する例示的な制御システムのブロック図である。
【図８】図８は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込む例示的な方法のフローチャートである。
【発明を実施するための形態】
【００２０】
本明細書によって、強誘電体メモリの読み込みおよび書き込みを行い、特に有機または他の薄膜トランジスタを使用して当該プロセスを行うシステムおよび方法であって、読み込みは記憶されたデータに対して非破壊的な手法で行われ、かつ／または書き込み機能は読み込み機能から分離されるシステムおよび方法は、一般的にこれらのシステムおよび方法に固有の有用性を示す。本明細書に記載かつ描写される例示的な実施形態は、例えば書き込み／読み込み回路、または当該の回路を制御する制御システムの任意の特定の構成に明確に限定されると解釈されるべきではない。事実、描写される回路、および合理的な変形の好都合な使用は、本明細書に表される手法における強誘電体メモリセルそれぞれに関連する従来の電荷またはセンス増幅器を排除する手法で強誘電体メモリセルの固有な読み込みをサポートするために考慮される。開示される回路および構想は、特に固有の非破壊的な読み込みプロセスとして適応可能である。
【００２１】
例えば、任意の特定のメモリセル構成に対する具体的な参照は、例示のみの目的であり、いかなる手法においても、開示されるシステムおよび方法が強誘電体コンデンサを含む強誘電体要素を備えるメモリセルおよび強誘電体トランジスタの無数の構成と特に適応可能であることを除いては、メモリセルの任意の特定の分野に限定されないことを理解されたい。
【００２２】
特定の種類の強誘電体メモリセルは、強誘電体材料を電界効果トランジスタ（ＦＥＴ）のゲート誘電体として含み得る。この種類の強誘電体メモリセルメモリは、トランジスタのゲートとトランジスタチャネルとの間にバイアスを印加することによって書き込まれる。誘電体の分極状態は、例えばドレイン電流が閾値を超える場合にゲート電圧を掃引し、かつ測定することを含む多数の既知の方法によって決定可能なトランジスタの閾値電圧に影響を与える。これらの強誘電体メモリセルは、慣例的に、組み立てのカスタムプロセスを必要とすること、および化学的に不安定な傾向にあることの不利益に悩まされると考えられる。後者の問題を解決するための試みは、従来のトランジスタゲートの上部に強誘電体材料による第２のゲートを誘電体材料として使用することを含んでいる。従来のトランジスタゲートは浮遊し、強誘電体材料による第２のゲートと容量的に結合される。この方法において、トランジスタは、覆っている強誘電体材料による第２のゲートの分極に反応して分極化する。
【００２３】
図１は、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成１００の第１の例示的な実施形態を示す。図１に示される強誘電体メモリセル構成１００の第１の例示的な実施形態の変形が以下に記載されるが、個々の図に振られる個々の連続した番号を使用して共通の番号体系が本明細書において利用され、図においてこれらの体系内で可能な最大限の範囲において共通の番号が図に示される実施形態の間の共通のコンポーネントに使用される。
【００２４】
図１に示されるように、独立した強誘電体メモリセルコンデンサ１１０は、電界効果トランジスタ（ＦＥＴ）１２０のゲートと接続され得る。好ましい実施形態において、電界効果トランジスタは、薄膜トランジスタ（ＴＦＴ）であってよい。ＦＥＴゲート電圧Ｖｇ１３０は流動的であり得る。強誘電体メモリセル１１０は、ワードライン電圧ソースＶｗ１４０とＦＥＴ１２０チャネルとの間に電圧を印加することによって書き込み可能となる。理想的には、ＦＥＴ１２０のドレインおよびソース電圧Ｖｄ１５０およびＶｓ１６０は、書き込み中、同じ電圧に設定され得る。
【００２５】
実施形態において、当該の電圧が得られない場合、強誘電体メモリコンデンサ１１０全体に正および負の分極の両方を生成するために、Ｖｄ１５０およびＶｓ１６０に加えてＶｗ１４０の間で切り替えることにより、負の電圧の使用が回避される。書き込み中にＶｇ１３０に生成される電圧は、強誘電体メモリセルコンデンサ１１０容量およびＦＥＴ１２０ゲート容量から成る容量電圧分配器によって決定され得る。分極は強誘電体メモリセルコンデンサ１１０全体に比較的大きな電圧を必要とするので、一般的に強誘電体メモリセルコンデンサ１１０容量は、ＦＥＴ１２０ゲート容量に対して小さくなり得る。しかしながら、比較的大きいＦＥＴ１２０ゲート容量は、メモリセルの分極状態に対するＦＥＴ１２０ゲートソース電圧の感度を減少させる傾向にある。この構成は、強誘電体コンデンサおよびＦＥＴを独立したコンポーネントとして提供することにより、上記［００２４］に記載した強誘電体メモリセル構成の不足に対処する。
【００２６】
図２は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成２００の第２の例示的な実施形態を示す。図２に示される強誘電体メモリセル構成２００は、上記に記載したように、基本的なメモリセル構成１００に関連する不足に対処し得る。
【００２７】
図２に示されるように、追加的なコンデンサ２７０は、強誘電体メモリセルコンデンサ２１０とＦＥＴ２２０のゲートとの間で浮遊ノードと接続され得る。この例示的な実施形態において、強誘電体メモリセルコンデンサ２１０は、ワードライン電圧ソースＶｗ２４０とビットライン電圧ソースＶｂ２８０との間に電圧を印加することにより書き込まれ得る。ＦＥＴ２２０ゲート容量、およびＶｄ２５０およびＶｓ２６０がＶｇ２３０への影響を未だ有している間、強誘電体メモリセルコンデンサ２１０、追加的なコンデンサ２７０、およびＦＥＴ２２０のゲートの相対容量を注意深く設計することによって、かつＶｗ２４０とＶｂ２８０との間に十分高い電位を印加することによって、強誘電体メモリセルコンデンサ２１０は、電圧Ｖｄ２５０およびＶｓ２６０に関わらず仮想的に書き込まれ得る。具体的には、Ｖｄ２５０およびＶｓ２６０が浮遊を許容される場合、すなわち高インピーダンスと接続される場合、書き込み中、Ｖｄ２５０およびＶｓ２６０は効率的に書き込みプロセスから除去され得る。
【００２８】
図２に示される強誘電体メモリセル構成２００の第１の例示的な実施形態において、強誘電体メモリセルに記憶されたデータの読み込みは、強誘電体メモリセルの分極状態によって表されるように、Ｖｂ２８０およびＶｗ２４０の両方を類似の電位または同じ電位、すなわち接地に設定することによって、かつＶｄ２５０とＶｓ２６０との間にバイアスを印加し、ＦＥＴ２２０のチャネルを介して電流を測定することによって、行われ得る。実施形態において、追加的な交流電流信号がＶｄまたはＶｓのうちの少なくとも１つに印加されてよく、交流電流が測定される。
【００２９】
強誘電体メモリセル２１０の分極状態に依存して、（例えば、書き込み中に）電位がＶｗ２４０とＶｂ２８０との間に印加される場合、強誘電体メモリセルコンデンサ２１０全体の電圧降下が追加的なコンデンサ２７０全体の電圧降下と同等か、またはかなり大きいという意味において、デバイスの相対的なサイズを決定するための１つの方法は、追加的なコンデンサ２７０をＦＥＴ２２０のゲート容量より大幅に大きくなるよう形成し、かつ強誘電体メモリセルコンデンサ２１０と同様の大きさになるよう形成することである。読み込み中、Ｖｗ２４０またはＶｂ２８０とＶｄ２５０またはＶｓ２６０との間のバイアス間の相対的な電位は、Ｖｄ２５０とＶｓ２６０との間のバイアスより大幅に大きく設定される可能性があり、Ｖｗ２４０またはＶｂ２８０とＶｄ２５０またはＶｓ２６０との間の電圧降下の大部分が、ＦＥＴ２２０のゲート全体にわたる。
【００３０】
強誘電体メモリセル構成２００の第１の例示的な実施形態の利点は、この構成が読み込みと書き込みの機能を分離していることである。追加的なコンデンサ２７０を含むことによって、書き込み中に強誘電体メモリ全体に高電圧が印加される可能性があり、一方で読み込み中に大きなゲートソース電圧がトランジスタで引き起こされる可能性がある。さらに、ビット値間の高コントラストは、飽和中にＦＥＴ２２０をバイアスすることによって達成可能である。
【００３１】
電圧および使用される強誘電体メモリセルコンデンサ２１０に依存して、脱分極が問題となる可能性がある。一般的に、バイアスが印加されない場合、強誘電体メモリは非常に安定している。しかしながら、一部の場合において、十分に長い期間にわたって印加される場合、たとえ小さいバイアス下でも強誘電体メモリセルは時間とともに分極化される可能性がある。周期的なメモリセルの再読み込みは、当業者において既知であるように、この問題を改善する可能性がある。
【００３２】
図３は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成３００の第３の例示的な実施形態を示す。図３に示されるように、要素３１０、３２０、３３０、３４０、３５０、３６０、３７０、および３８０は、図２に示される２００の対応する直列要素にわたって変化なく維持される。図３は、電圧ソースＶｄｂ３８２およびＶｄｗ３４２がそれぞれスイッチＳｂ３８４およびＳｗ３４４で強誘電体メモリセル回路へ接続される設計を図２の構成に追加している。好ましい実施形態において、スイッチ３８４、３４４は、１つまたは複数の単一トランジスタ、送信ゲート、または他の種類の電子スイッチで構成され得る。図３に示される実施形態において、スイッチＳｂ３８４およびＳｗ３４４は、好ましくは比較的高いＯＦＦ抵抗を有する。これらのスイッチを開放することによって、読み込みおよび書き込み操作中を除いて、強誘電体メモリセルは電圧ソースＶｄｂ３８２およびＶｄｗ３４２から分断される。示される手法においてスイッチを利用して電圧ソースを分断することによって、脱分極の可能性および規模が減少し得る。
【００３３】
本明細書による様々な実施形態において、図２および図３にそれぞれ示されるＦＥＴ２２０、３２０などのトランジスタは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、ａ−Ｓｉ、ポリ−Ｓｉ、金属酸化物、有機および他の複合材料を含む薄膜トランジスタ（ＴＦＴ）であってよく、かつその極性であり得る。図４は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成４００の第４の例示的な実施形態を示す。図４に示されるように、強誘電体メモリセル構成４００のこの例示的な実施形態のすべての要素４１０〜４８４は、図３に示される実施形態における３００のすべての対応する直列要素３１０〜３８４の形状および機能に類似している。図４に示される構成４００において図３に示される構成から唯一逸脱する点は、トランジスタ４２０がｐタイプトランジスタであることである。トランジスタに対する特定の構成は様々な図の描写または付随の記載によって必ずしも暗示されるとは限らず、いかなる方法においても開示される主題を限定するものと見なされるべきでないことに留意されたい。図４において示されるような構成において、トランジスタ４２０からの電流Ｉｏｕｔ４６５を測定することによってデータが読み込まれ得る。
【００３４】
図５は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むための強誘電体メモリセル構成５００の第５の例示的な実施形態を示す。図５に示されるように、強誘電体メモリセル構成５００のこの例示的な実施形態のすべての要素５１０〜５８４は、図４に示される実施形態における４００のすべての対応する直列要素４１０〜４８４の形状および機能に実質的に類似している。しかしながら、図５はフル読み込み／書き込み回路と見なされ得るものを示す。図５に示される例示的な実施形態において、電圧ソースＶｄｂ５８２およびＶｄｗ５４２は、示されるように、様々なスイッチＳｗ１  ５４４、Ｓｗ２  ５４６、Ｓｂ１  ５８４、およびＳｂ２  ５４８の位置を変化させることに基づいて、上記に記載するように、強誘電体メモリセルへ情報を書き込むために使用され得る静電電圧ソースであり得る。チャネル電流を電圧Ｖｏｕｔ５６０に変換するために使用され得る抵抗器５６７が追加される。
【００３５】
図６は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み出すための強誘電体メモリセル構成６００の第６の例示的な実施形態を示す。図６に示されるように、強誘電体メモリセル構成６００のこの例示的な実施形態のすべての要素６１０〜６８４は、図４に示される実施形態における４００のすべての対応する直列要素４１０〜４８４の形状および機能に実質的に類似している。しかしながら、図６は、直列電流電圧ソースの代わりに、スイッチとともに可変電圧ソースＶｄｗ６４２およびＶｄｂ６８２が使用され得ることを示す。
【００３６】
様々な回路の主要な機能は、強誘電体メモリセルへデータを書き込み、強誘電体メモリセルからデータを読み込むために、かつそうでない場合はＶｗおよびＶｂで高インピーダンス状況を作り出すために、強誘電体コンデンサおよび追加的なコンデンサスタック全体に電圧を提供することである。この機能性を提供する回路の多くの変形が見込まれる。
【００３７】
強誘電体メモリセル構成の上述した例示的な実施形態を利用する利点は、以下に含まれ得る。強誘電体メモリの非破壊的な読み出しは、電荷またはセンス増幅器の必要性を排除する回路設計を一般的に簡略化する場合に提供され得る。少なくともこの手法において、提案された構成は、印刷有機ＴＦＴを含む精度の低い技術に適応可能に作成され得る。さらに、開示される構造化された回路は、フレキシブル基板に配置され得る。さらに、非破壊的な読み出しで、強誘電体メモリの状態は、強誘電体メモリを再書き込みする必要性なしに周期的または継続的に複数回読み込まれ得る。強誘電体メモリセル構成の例示的な実施形態において読み込みおよび書き込み動作または機能を分離することは、書き込みのために並外れて高い電圧を必要としない大きな出力信号を許容し得る。事前に使用から除外された利用可能な技術の広域スペクトルは、ここで強誘電体メモリと関連する読み込みおよび書き込み用途を変化させることにおいて有効活用され得る。異なるトランジスタおよびＴＦＴが利用される可能性がある。個々のシステムコンポーネントは独立的かつ最適に形成され、その後有利に組み合わされて、システム設計および構造における適応性を高める可能性がある。追加的な（ビットライン）コンデンサの新規含有は、書き込みおよび読み込み動作の分断を許容すると同時に、向上した適応性を提供する。これらの設計は、強誘電体ポリマー材料の広域スペクトルに加えて、（例えば、ＭＯＳＦＥＴにわたる一定の利点をともなう）ＴＦＴを含むトランジスタの広域スペクトルを利用することができる。上記で示されるように、開示される実施形態は、コンポーネントの１つまたは両方を形成または統合するのに最適ではない単一プロセスにおいて形成および／または統合される強誘電体メモリセルコンデンサおよびメモリセルトランジスタを使用しない最適化構想に基づく。信頼性のあるデバイスを組み立てることは困難であるため、かつ強誘電体コンデンサ要素の組み立てをトランジスタの組み立てから切り離す能力は、各コンポーネントの生産量に加えて組み合わされた回路の生産量を増やすため、この性能は特に薄膜組み立てプロセスに必須である。
【００３８】
開示される構想は、ほとんどのＴＦＴプロセスにおいてトランジスタドレイン電流が一般的に小さ過ぎ、かつ相対的に雑音が大き過ぎるため測定できない従来の構成の不利益を克服する。開示される構想によって、ＴＦＴは飽和中に非常に高いＶｄｓでバイアスされ、仮想的に任意のプロセスにおいて測定に十分な電流を許容する。この点において、強誘電体メモリセルメモリの読み込みおよび書き込みを行うための開示される構想は独特である。さらに、開示される実施形態によって、強誘電体メモリセルはトランジスタドレイン電流を直接的に読み込むことにより読み込まれる。この手法において、強誘電体メモリの分極状態は平静なままである。これは非破壊的な読み込みプロセスを生成する。負の電位を強誘電体セルへ印加することが可能なようにドレインおよびソース電圧を切り替えることは、接地に対する負の電圧を必要とすることなく、常に利用可能または望まれるわけではないが、開示される構想の適用性を拡張するのに役立ち得る別の機能を提供する。
【００３９】
図７は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込むよう構成される強誘電体メモリセルを含む回路を制御する例示的な制御システム７００のブロック図を示す。
【００４０】
例示的な制御システム７００は、ユーザが例示的な制御システム７００と通信し得る動作インタフェース７１０を含み得る。動作インタフェース７１０は、ユーザが情報を例示的な制御システム７００へ入力することを許可する計算デバイスと共通の１つまたは複数の従来のメカニズムとして構成され得る。動作インタフェース７１０は、例えば従来のキーボードおよび／またはマウス／タッチパッドポインティングシステム、「ソフト」ボタンまたは互換性のあるスタイラスで使用するための様々なコンポーネントを備えるタッチスクリーン、音声認識プログラムにより「翻訳」される口頭の命令をユーザが例示的な制御システム７００へ提供し得るマイクロホン、またはユーザが特定の動作命令を例示的な制御システム７００に伝達し得る他のデバイスを含み得る。
【００４１】
例示的な制御システム７００は、例示的な制御システム７００を独立して操作するための、かつ図２〜図６に描写されて上記に記載されるような強誘電体メモリセル構成（強誘電体メモリセル）７６０の例示的な実施形態の変形を使用して強誘電体メモリセルへ書き込み、強誘電体メモリセルから読み込む動作機能を実行するための、１つまたは複数のローカルプロセッサ７２０、およびその変形を含み得る。プロセッサ７２０は、例示的な制御システム７００の特定の機能を行わせる命令を解釈および実行する少なくとも１つの従来のプロセッサまたはマイクロプロセッサを含み得る。プロセッサ７２０は、強誘電体メモリセル７６０から再生されるデータおよび／または信号との通信および解釈を開始および制御し得る。
【００４２】
例示的な制御システム７００は、１つまたは複数のデータ記憶デバイス７３０を含み得る。当該のデータ記憶デバイス７３０は、開示される構想によって、例示的な制御システム７００、具体的には強誘電体メモリセル７６０を含む読み込みおよび書き込みプロセスの制御を実行するプロセッサ７２０により使用されるデータまたは動作プログラムを記憶するために使用され得る。データ記憶デバイス７３０は、強誘電体メモリセルが読み込まれる場合にユーザが使用可能な形状でコンパイルおよび表示を行うために強誘電体メモリセルから再生されるデータを一時的に記憶するために使用され得る。データ記憶デバイス７３０は、ランダムアクセスメモリ（ＲＡＭ）または更新可能な情報を記憶することが可能であり、かつ、例えばプロセッサ７２０によりシステム動作の実行を行うための命令を独立して記憶するための別の種類の動的記憶デバイスを含み得る。データ記憶デバイス７３０は、従来のＲＯＭデバイスまたは静的情報およびプロセッサ７２０への命令を記憶する他の種類の静的記憶デバイスを含み得る読取専用メモリ（ＲＯＭ）をさらに含み得る。さらに、データ記憶デバイス７３０は例示的な制御システム７００に不可欠であってよく、または例示的な制御システム７００の外部に提供されて、有線または無線通信し得る。
【００４３】
例示的な制御システム７００は、情報をユーザへ出力する１つまたは複数の従来のメカニズムとして構成され得る少なくとも１つのデータ出力デバイス７４０を含んでよく、これはデジタル表示スクリーンを含むか、またはグラフィカルユーザインタフェース（ＧＵＩ）の一部の手法を表し得る動作インタフェース７１０と併用される。データ出力デバイス７４０は、例えば例示的な制御システム７００のユーザが使用可能な形状の強誘電体メモリから再生される出力データを利用し得る。
【００４４】
例示的な制御システム７００は、電圧信号の生成を行わせ、かつ強誘電体メモリセル７６０のトランジスタチャネル全体で電流測定を解釈するメモリ書き込み／読み込み制御デバイス７５０を含み得る。メモリ書き込み／読み込み制御デバイス７５０は、プロセッサ７２０および／またはデータ記憶デバイス７３０と連動するか、または独立型デバイスとして動作してよく、すなわち、電圧ソースおよび／または電圧ソースから強誘電体メモリセルへの切り換えを制御し、強誘電体メモリセル７６０のトランジスタチャネル全体の電流測定を強誘電体メモリセル７６０の分極状態の兆候として解釈し、かつ例えばデータ出力デバイス７４０の表示スクリーンへ表示する例示的な制御システム７００により効率的に処理される形状へデータを変換するよう構成される。
【００４５】
例示的な制御システム７００の様々なコンポーネントはすべて、図７に描写されるように、１つまたは複数のデータ／制御バス７７０により接続され得る。すべてのコンポーネントが統合的に収容されるか、またはそうでない場合は例示的な制御システム７００の外部で通信するかに関わらず、これらのデータ／制御バス７７０は、例示的な制御システム７００の様々なコンポーネント間に有線または無線通信を提供し得る。
【００４６】
図７には統合ユニットとして描写されているが、例示的な制御システム７００の様々な開示される要素は、個々のコンポーネントまたはコンポーネントの組み合わせとしてのサブシステムの任意の組み合わせ、単一ユニットへの統合、または例示的な制御システム７００の他のコンポーネントまたはサブシステムの外部および有線または無線通信において配置され得ることに留意されたい。換言すれば、統合ユニットまたはサポートユニットとしての特別な構成は図７の描写により限定されない。さらに、例示的な制御システム７００に関する本明細書において提供される詳細部分を容易に理解するために独立ユニットとして描写されているが、個々に描写されるコンポーネントの記載された機能は、例えば１つまたは複数のデータ記憶デバイス７３０と接続かつ通信される１つまたは複数のプロセッサ７２０により開始され得ることを理解されたい。
【００４７】
開示される実施形態は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込む方法を含み得る。図８は、本明細書によって、強誘電体メモリへ情報を書き込み、強誘電体メモリから情報を読み込む例示的な方法のフローチャートを示す。例示的な方法は、強誘電体コンデンサ、トランジスタ、および随意に強誘電体コンデンサとトランジスタとの間で浮遊ノードと接続される少なくとも１つの追加的なコンデンサを含む強誘電体メモリセルに情報を書き込むために使用され得る。強誘電体メモリセルにおける様々な電圧の特定の切り替え、および／または制御により、強誘電体メモリセルの任意の読み込み操作と独立して、強誘電体メモリセルに情報が書き込まれる。強誘電体メモリセルの読み込みは、切り替えまたは他の手段を介する書き込み電圧を孤立させることにより、かつバイアスをトランジスタチャネルへ印加するためにトランジスタチャネル全体で電圧を制御することにより、かつ強誘電体メモリセルの分極状態の兆候としてトランジスタチャネル全体で電流を測定することにより、達成され得る。図８に示されるように、本方法の動作は、ステップＳ８０００で始まり、ステップＳ８１００へ進む。
【００４８】
ステップＳ８１００において、分極値を強誘電体メモリセルへ書き込むために、強誘電体メモリセルコンデンサおよび追加的なコンデンサ全体にバイアスが印加され得る。強誘電体メモリセルコンデンサおよび追加的なコンデンサの個々の容量は、強誘電体メモリセルコンデンサおよび追加的なコンデンサが接続されるトランジスタのゲートへの過負荷を回避するよう選択され得る。本方法の動作はステップＳ８２００へ進む。
【００４９】
ステップＳ８２００において、書き込みプロセスと独立して、強誘電体メモリセルコンデンサおよび追加的なコンデンサ全体へバイアスを印加する電圧は、例えば接地など実質的に同じ電位に設定されるのが望ましい。読み込みプロセスにおいて、バイアスはトランジスタソースとドレインとの間に印加され得る。本方法の動作はステップＳ８３００へ進む。
【００５０】
ステップＳ８３００において、トランジスタチャネルを流れる電流が測定され得る。トランジスタチャネルを流れる電流の大きさは、強誘電体メモリの分極状態の兆候を提供する。本方法の動作はステップＳ８４００へ進む。
【００５１】
ステップＳ８４００において、複数の強誘電体メモリセルの分極状態の兆候は、例えばユーザのために解釈され使用可能な形状で表示デバイスへ出力され得る。本方法の動作はステップＳ８５００へ進み、ここで本方法の動作は終了する。
【００５２】
開示される実施形態は、プロセッサによって実行される場合、上記で概説した方法のすべてまたは少なくとも一部のステップをプロセッサに実行させ得る命令を記憶する持続性コンピュータ読取可能媒体を含み得る。
【００５３】
上記で示したように、本明細書の範囲内で実施形態は、１つまたは複数のプロセッサにより、アクセス、読み込み、および実行されることが可能なコンピュータ実行可能命令またはデータ構造を記憶したコンピュータ読み込み可能媒体をさらに含み得る。当該のコンピュータ読み込み可能媒体は、プロセッサ、汎用コンピュータ、または専用コンピュータによってアクセス可能な任意の利用可能な媒体である可能性がある。例示の目的で、限定されることなく、当該のコンピュータ読み込み可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、フラッシュドライブ、データメモリカード、またはアクセス可能なコンピュータ実行可能命令またはデータ構造の形状で所望のプログラム要素またはステップを保持または記憶するために使用することが可能な他のアナログまたはデジタルデータ記憶デバイスを備える可能性がある。情報がネットワークまたは別の通信接続を介して転送または提供される場合、有線、無線、または両方の組み合わせであるかに関わらず、受信プロセッサは厳密に接続をコンピュータ読み込み可能媒体と見なす。したがって、当該の接続は厳密にコンピュータ読み込み可能媒体と呼ばれる。上記の組み合わせも、本明細書の目的のコンピュータ読み込み可能媒体の範囲内に含まれるべきである。
【００５４】
コンピュータ実行可能命令は、例えば、プロセッサに上述した機能を独立して、または様々な組み合わせにおいて行わせるために、それぞれに実行およびアクセス可能な持続性命令およびデータを含む。コンピュータ実行可能命令は、プロセッサによるアクセスおよび実行のために遠隔的に記憶されるプログラムモジュールをさらに含み得る。
【００５５】
実行可能命令または関連データ構造の例示的な描写される順番は、ステップにおいて記載される機能を実装する役割の対応順の１つの例を表す。例示的な描写されるステップは、開示される実施形態の目的物を生じさせる任意の合理的な順番で実行され得る。本方法の開示されるステップの特定の順番は、特定の方法ステップが任意の他の方法ステップの実行に必要な前提条件である場合を除いて、必ずしも図８の描写により暗示されるものではない。
【００５６】
上記の記載は特定の詳細部分を含有し得るが、これらはいかなる方法においても請求項を制限するものと解釈されるべきではない。開示されるシステムおよび方法の記載される実施形態の他の構成も、本明細書の範囲の一部である。例えば、本明細書の原理は、複数のメモリユニットの個々のメモリユニットそれぞれに適用され得る。特定のユーザが、例えば任意の特定の時間にすべての利用可能なメモリユニットと接触する通信においてシステムを操作している必要はない。
【図１】
2014067478.tif 000003
【図２】
2014067478.tif 000004
【図３】
2014067478.tif 000005
【図４】
2014067478.tif 000006
【図５】
2014067478.tif 000007
【図６】
2014067478.tif 000008
【図７】
2014067478.tif 000009
【図８】
2014067478.tif 000010