(57)【要約】      （修正有）【課題】半導体層と絶縁膜との界面で発生する雑音を低減し、電流集中を抑制することで実効的なｐｎ接合面積を大きくし、雑音の低減と温度感度の向上を図った赤外線撮像素子とそれを用いた赤外線撮像装置を提供する。【解決手段】支持脚により基板上に保持された赤外線検知部を有する赤外線撮像素子において、赤外線検知部は、第１不純物領域と第２不純物領域とが接合面で接合するｐｎ接合ダイオードと、ｐｎ接合ダイオードを覆うように設けられた絶縁膜と、絶縁膜に設けられた開口部中に露出した第１不純物領域に接続され、ｐｎ接合ダイオードにバイアスを印加する配線層３１とを含み、配線層３１は、接合面が絶縁膜３０と接する接触領域に対して、絶縁膜３０を挟んで対向する位置に設けられる。【選択図】図７
2014224697.tif 000002
【特許請求の範囲】
【請求項１】
支持脚により基板上に保持された赤外線検知部を有する赤外線撮像素子であって、
該赤外線検知部は、
第１不純物領域と第２不純物領域とが接合面で接合するｐｎ接合ダイオードと、
該ｐｎ接合ダイオードを覆うように設けられた絶縁膜と、
該絶縁膜に設けられた開口部中に露出した該第１不純物領域に接続され、該ｐｎ接合ダイオードにバイアスを印加する配線層と、を含み、
該配線層は、該接合面が該絶縁膜と接する接触領域に対して、該絶縁層を挟んで対向する位置に設けられたことを特徴とする赤外線撮像素子。
【請求項２】
更に、上記絶縁膜に、上記第２不純物領域を露出させる第２開口部を有し、
上記配線層は、上記開口部と、該第２開口部との間の上記接触領域に対向する位置にのみに設けられたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項３】
上記配線層は、全ての上記接触領域に対向する位置に設けられたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項４】
上記接触領域は、上記ｐｎ接合ダイオードの、上記基板の表面に垂直な側面に存在し、上記配線層は、該側面上の上記絶縁層を挟んで該接触領域と対向する位置に設けられたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項５】
上記赤外線検知部は、複数の上記ｐｎ接合ダイオードを含み、それぞれの該ｐｎ接合ダイオードに対して設けられた上記配線層が、互いに電気的に接続されたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項６】
上記赤外線検知部は、複数の上記ｐｎ接合ダイオードを含み、少なくとも１つの該ｐｎ接合ダイオードに対して上記配線層が設けられたことを特徴とする請求項１に記載の赤外線撮像素子。
【請求項７】
上記接触領域が、上記ｐｎ接合ダイオードの、上記第１不純物領域と上記第２不純物領域を分離するように設けられた溝部中にあることを特徴とする請求項１に記載の赤外線撮像素子。
【請求項８】
上記第１不純物領域と上記第２不純物領域のいずれか一方が、上面を除いて他方に含まれることを特徴とする請求項１〜７のいずれかに記載の赤外線撮像素子。
【請求項９】
請求項１〜８のいずれかに記載の赤外線撮像素子が、アレイ状に配置されたことを特徴とする赤外線撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、赤外線撮像素子に関し、特にｐｎ接合ダイオードを感温素子として備えた熱型赤外線撮像素子に関する。
【背景技術】
【０００２】
冷却装置が不要な非冷却熱型赤外線撮像素子は、小型化、低消費電力化が可能であり、様々な手法で高感度化され、民生用途としても普及しつつある。このような熱型赤外線撮像素子で、温度検知部にＰＮ接合ダイオードを用いた方式がある。この方式では、温度センサのｐｎ接合ダイオードはシリコン基板またはＳＯＩ基板上に形成されて、縦方向にｐ型不純物領域とｎ型不純物領域がそれぞれ１層以上形成された構造となっており、このｐｎ接合ダイオードを含む温度検知部を支持脚によって基板より断熱状態にすることにより、赤外線を検知することができる。また、複数のダイオードを直列に接続することにより感度が高められる。
また、低雑音化のためには、個々のダイオードが逆バイアスとなる箇所を電気的に接続するために形成されるコンタクトホールの底部に金属シリサイド膜を設ける構造（例えば、特許文献１参照）や、ｐｎ接合ダイオードを構成する半導体層の不純物に分布を持たせ、半導体層を流れる電気伝導キャリアを半導体層の中央部に多く偏在させる構造（例えば、特許文献２参照）が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−９９９８号公報
【特許文献２】特開２００６−１９４７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
熱型赤外線撮像素子のｐｎ接合ダイオードは、隣接するｐｎ接合ダイオードとの分離や電気的絶縁のために、分離絶縁膜や保護膜により周囲が囲まれているが、これら分離絶縁膜とｐｎ接合ダイオードを構成する半導体層との界面には、結晶欠陥が存在する。このため、結晶欠陥に起因する界面トラップで電気伝導キャリアが生成および再結合することにより雑音が発生し、しかも、このような界面で発生する雑音は、上述のような半導体層の不純物分布の制御等では低減できない。また、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面付近を流れようとするため、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなり、雑音が増大すると共に、ｐｎダイオードの温度感度が低下する。このため、ｐｎ接合ダイオードの出力のＳ／Ｎ（信号／雑音）比、最終的な熱型赤外線撮像素子の出力のＳ／Ｎ比が低下するという問題があった。
【０００５】
そこで、本発明は、半導体層と絶縁膜との界面で発生する雑音を低減し、良好なＳ／Ｎ比の出力が可能な熱型赤外線撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、支持脚により基板上に保持された赤外線検知部を有する赤外線撮像素子であって、赤外線検知部は、第１不純物領域と第２不純物領域とが接合面で接合するｐｎ接合ダイオードと、ｐｎ接合ダイオードを覆うように設けられた絶縁膜と、絶縁膜に設けられた開口部中に露出した第１不純物領域に接続され、ｐｎ接合ダイオードにバイアスを印加する配線層とを含み、配線層は、接合面が絶縁膜と接する接触領域に対して、絶縁層を挟んで対向する位置に設けられることを特徴とする赤外線撮像素子に関する。
【発明の効果】
【０００７】
本発明の赤外線撮像素子では、ｐｎダイオードを設けた半導体層と、半導体層を囲む絶縁膜との界面を流れるダイオード電流を抑制することにより、界面領域における電気伝導キャリアの生成および再結合による雑音を低減することができ、また、ｐｎ電極間の電界による電流集中を抑制することで、実効的なｐｎ接合面積を大きくすることにより、雑音低減とｐｎダイオードの温度感度の向上が可能となる。これにより、良好なＳ／Ｎ比を有する赤外線撮像素子を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかる赤外線撮像素子の斜視図である。
【図２Ａ】本発明の実施の形態１にかかる赤外線撮像素子の断面図である。
【図２Ｂ】本発明の実施の形態１にかかる赤外線撮像素子の上面図である。
【図３Ａ】本発明の実施の形態１にかかる赤外線撮像素子の断面図である。
【図３Ｂ】本発明の実施の形態１にかかる赤外線撮像素子の断面図である。
【図４】本発明の実施の形態１にかかる赤外線撮像素子の製造工程の断面図である。
【図５】本発明の実施の形態１にかかる赤外線撮像素子の製造工程の断面図である。
【図６Ａ】本発明の実施の形態２にかかる赤外線撮像素子の上面図である。
【図６Ｂ】本発明の実施の形態２にかかる赤外線撮像素子の上面図である。
【図７】本発明の実施の形態２にかかる熱赤外線撮像素子の断面図である。
【図８Ａ】本発明の実施の形態２にかかる赤外線撮像素子のＡ−Ｂ部分のバンド図である。
【図８Ｂ】本発明の実施の形態２にかかる赤外線撮像素子のＣ−Ｄ部分のバンド図である。
【図９Ａ】本発明の実施の形態２にかかる赤外線撮像素子の上面図である。
【図９Ｂ】本発明の実施の形態２にかかる赤外線撮像素子の断面図である。
【図１０Ａ】本発明の実施の形態２にかかる赤外線撮像素子の上面図である。
【図１０Ｂ】本発明の実施の形態２にかかる赤外線撮像素子の断面図である。
【図１１Ａ】本発明の実施の形態２にかかる赤外線撮像素子の製造工程の断面図である。
【図１１Ｂ】本発明の実施の形態２にかかる赤外線撮像素子の製造工程の断面図である。
【図１１Ｃ】本発明の実施の形態２にかかる赤外線撮像素子の製造工程の断面図である。
【図１１Ｄ】本発明の実施の形態２にかかる赤外線撮像素子の製造工程の断面図である。
【図１２】本発明の実施の形態３にかかる赤外線撮像素子の断面図である。
【図１３Ａ】本発明の実施の形態３にかかる赤外線撮像素子のＥ−Ｆ部分のバンド図である。
【図１３Ｂ】本発明の実施の形態３にかかる赤外線撮像素子のＧ−Ｈ部分のバンド図である。
【図１４Ａ】本発明の実施の形態４にかかる赤外線撮像素子の上面図である。
【図１４Ｂ】本発明の実施の形態４にかかる赤外線撮像素子の断面図である。
【図１５】本発明の実施の形態５にかかる赤外線撮像素子の上面図である。
【図１６Ａ】本発明の実施の形態５にかかる赤外線撮像素子の上面図である。
【図１６Ｂ】本発明の実施の形態５にかかる赤外線撮像素子の断面図である。
【図１７Ａ】本発明の実施の形態５にかかる赤外線撮像素子の上面図である。
【図１７Ｂ】本発明の実施の形態５にかかる赤外線撮像素子の断面図である。
【図１７Ｃ】本発明の実施の形態５にかかる赤外線撮像素子のＩ−Ｊ部分のバンド図である。
【図１８】本発明の実施の形態６にかかる赤外線撮像素子の上面図である。
【図１９Ａ】本発明の実施の形態６にかかる赤外線撮像素子の上面図である。
【図１９Ｂ】本発明の実施の形態６にかかる赤外線撮像素子の断面図である。
【図２０Ａ】本発明の実施の形態６にかかる赤外線撮像素子の上面図である。
【図２０Ｂ】本発明の実施の形態６にかかる赤外線撮像素子の断面図である。
【図２１】本発明の実施の形態６にかかる赤外線撮像素子のＫ−Ｌ部分のバンド図である。
【図２２Ａ】本発明の実施の形態７にかかる赤外線撮像素子の上面図である。
【図２２Ｂ】本発明の実施の形態７にかかる赤外線撮像素子の断面図である。
【図２２Ｃ】本発明の実施の形態７にかかる赤外線撮像素子のＯ−Ｐ部分のバンド図である。
【図２３】本発明の実施の形態８にかかる赤外線撮像素子の断面図である。
【図２４Ａ】本発明の実施の形態８にかかる赤外線撮像素子のＱ−Ｒ部分のバンド図である。
【図２４Ｂ】本発明の実施の形態８にかかる赤外線撮像素子のＳ−Ｔ部分のバンド図である。
【図２４Ｃ】本発明の実施の形態８にかかる赤外線撮像素子のＵ−Ｖ部分のバンド図である。
【図２４Ｄ】本発明の実施の形態８にかかる赤外線撮像素子のＷ−Ｘ部分のバンド図である。
【図２５】本発明の実施の形態９にかかる赤外線撮像素子の断面図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる熱型赤外線撮像装置の概略を示す斜視図である。熱型赤外線撮像装置１００は、アレイ状に設けられた赤外線検出素子１を含む。赤外線検出素子１の周囲には、駆動走査回路４と信号走査回路５とが設けられている。また、赤外線検出素子１の間には、駆動走査回路４に接続された選択線２と、信号走査回路５に接続された信号線３が設けられ、それぞれの赤外線検出素子１に接続されている。信号走査回路５には出力アンプ６が接続されている。
【００１０】
赤外線検出素子１は、マイクロマシニング技術を用いて作製された断熱構造体と、断熱構造体の上に設けられ、光電変換を行う、例えばｐｎ接続ダイオードのような熱電気変換素子とを有する。赤外線検出素子１に赤外光が入射すると断熱構造体上の検知部の温度が上昇し、その温度上昇を熱電気変換素子が検出して電気信号として出力する。出力された電気信号は、駆動走査回路４と信号走査回路５とのスキャン動作によりそれぞれの赤外線検出素子１から時系列で読み出され、赤外画像信号が得られる。
【００１１】
図２Ａは、図１に示した熱型赤外線撮像装置１００に含まれる赤外線検出素子１の、断面Ａにおける断面図であり、図２Ｂは、赤外線検出素子１の上面図である。
図２Ａ、図２Ｂに示すように、赤外線検出素子１は、例えばシリコンからなる基板１２と、その上に設けられた例えば酸化シリコンからなる絶縁膜１０を有し（例えばＳＯＩ基板）、基板１２は回路領域と画素領域とに分けられる。
【００１２】
回路領域には、ＭＯＳ型の半導体素子を含む回路部１５と、回路部１５に接続された回路部配線１６が設けられている。一方、画素領域には空洞部１３が設けられ、その上に赤外線検知部８が支持脚１４で支持されている。赤外線検知部８には、温度によって電気特性が変化する感温素子として、ｐｎ接合ダイオード２３が設けられている。図２Ｂに示すように、複数のｐｎダイオード２３を直列に接続することにより、検出感度を向上させることができる。赤外線検知部８の上には傘構造をした赤外線吸収部９が設けられている。赤外線検知部８と隣接する赤外線検知部（図示せず）との間には配線（縦方向が信号線、横方向が選択線）１１が設けられている。配線１１とｐｎ接合ダイオード２３とは、支持脚１４に設けられた薄膜配線２２により電気的に接続されている。薄膜配線２２は、例えば窒化シリコンからなる保護膜１９で覆われている。
【００１３】
図３Ａは、図２Ｂに示す赤外線検出素子１の断面Ｂにおける断面図であり、ダイオード電流が流れる方向の断面を示す。また、図３Ｂは、図２Ｂに示す赤外線検出素子１の断面Ｃにおける断面図であり、ｐｎ接合ダイオード２３の高濃度ｐ型不純物領域２５が形成された領域の断面を示す。
【００１４】
図３Ａ、図３Ｂに示すように、ｐｎ接合ダイオード２３は、シリコン等の半導体からなり、低濃度ｎ型不純物領域２４と、その中に形成された高濃度ｐ型不純物領域２５とを有する。低濃度ｎ型不純物領域２４と高濃度ｐ型不純物領域２５との接合部がｐｎ接合となる。図３Ａ、図３Ｂに示すように、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との接合面積が大きくなるように、深さ方向にもｐｎ接合面が形成されている。即ち、ｐｎ接合ダイオード２３を構成する低濃度ｎ型不純物領域２４が、高濃度ｐ型不純物領域２５を、上面を除いて３次元的に内包するように形成されている。
【００１５】
低濃度ｎ型不純物領域２４の不純物濃度のピーク値は、１×１０１８／ｃｍ３以下で、高濃度ｐ型不純物領域２５の不純物濃度に比べて２桁以上低くなっている。このため、電気伝導は正孔電流が支配的となる。また、ｐｎ接合ダイオード２３の下層は、基板（図示せず）の上に設けられた酸化シリコンからなる絶縁膜１０であり、上部も酸化シリコンからなる層間膜１７で覆われている。このように、ｐｎ接合ダイオード２３は、その周囲が絶縁膜１０、層間膜１７に接している。ｐｎ接合ダイオード２３を形成する半導体層と絶縁膜１０、層間膜１７との界面には、通常、結晶欠陥が多く存在し、界面トラップで電気伝導キャリアが生成、再結合し、雑音発生の原因となる。
【００１６】
低濃度ｎ型不純物領域２４、高濃度ｐ型不純物領域２５には、例えばＴｉ、ＴｉＮ等からなる薄膜配線２２が、層間膜１７、１８に設けられた開口部を通って接続され、その上には、例えば窒化シリコンからなる保護膜１９が形成されている。図３Ａ、図３Ｂの構造では、高濃度ｐ型不純物領域２５にバイアスを印加する薄膜配線２２は、高濃度ｐ型不純物領域２５よりも大きく、低濃度ｎ型不純物領域２４の上部の層間膜１７、１８の上まで延在している。熱型赤外線撮像素子の動作時には、高濃度ｐ型不純物領域２５には正のバイアスが印加され、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４に向かって正孔が移動する。
【００１７】
正孔電流が流れ込む低濃度ｎ型不純物領域２４は、層間膜１７、１８を挟んで薄膜配線２２と対向配置されているため、高濃度ｐ型不純物領域２５に接続された薄膜配線２２に正のバイアスが印加された場合、層間膜１７、１８を介して低濃度ｎ型不純物領域２４の表面にも正のバイアスが印加される。これにより、正孔電流は、ｐｎ接合ダイオード２３と層間膜１７との界面近傍を正孔電流が流れるのを抑制でき、雑音を低減できる。
【００１８】
まず、図３Ａおよび図３Ｂに示す熱型赤外線撮像素子１の赤外線検知部の製造工程について、図４を参照しながら説明する。かかる製造工程は、後述する熱型赤外線撮像素子１の製造工程の一部を抜き出したものであり、実際には熱型赤外線撮像素子１の製造工程のフローの中で行われる。図４は、図３Ｂと同じく断面Ｃにおける、赤外線検出素子１の製造工程の断面図を示す。赤外線検出素子１の製造工程は、以下の工程ａ〜ｄを含む。
【００１９】
工程ａ：図４（ａ）に示すように、赤外線検知部８の絶縁膜１０の上に、シリコン等の半導体層を形成し、その上に窒化膜２７を形成して熱酸化を行い、ＬＯＣＯＳ（Local Oxidation of Silicon）分離を行う。
【００２０】
工程ｂ：図４（ｂ）に示すように、ＬＯＣＯＳ分離膜１０と窒化膜２７を選択的に除去した後に、半導体層（活性領域）にｎ型不純物を注入して低濃度ｎ型不純物領域２４を形成する。
【００２１】
工程ｃ：図４（ｃ）に示すように、低濃度ｎ型不純物領域２４中にｐ型不純物を注入し、低濃度ｎ型不純物領域２４の一部に高濃度ｐ型不純物領域２５を形成する。続いて、酸化シリコンからなる層間膜１７、１８を形成する。
【００２２】
工程ｄ：図４（ｄ）に示すように、スパッタおよびパターニングを用いて、Ｔｉ、ＴｉＮ等からなる薄膜配線２２を形成し、最後に保護膜１９を形成する。薄膜配線２２は、高濃度ｐ型不純物領域２５の上面よりも大きく、ダイオード電流が流れる低濃度ｎ型不純物領域２４の上方まで広がるように形成される。
【００２３】
次に、図５を参照しながら、図２Ａに示す赤外線検出素子１の製造方法について説明する。図５は、図２Ａと同じく、図１の断面Ａにおける断面図であり、図５中、図２Ａ、図２Ｂと同一符号は、同一または相当箇所を示す。赤外線検出素子１の製造方法は、以下の工程１〜６を含む。
【００２４】
工程１：図５（ａ）に示すように、基板１２の回路領域にＭＯＳ型半導体素子等の回路部１５を形成する。続いて、基板１２上に、絶縁膜１０の一部を形成し、その上に、回路部１５に接続された回路部配線１６と、複数のｐｎ接合ダイオード（図示せず）を含む赤外線検出部８とを形成する。更に、その上に、絶縁膜１０を形成する。この工程１で、上述の工程ａ〜ｃが行われる。
【００２５】
工程２：図５（ｂ）に示すように、フォトレジスト２０を全面に形成し、赤外線検知部８の上のみを開口する。
【００２６】
工程３：図５（ｃ）に示すように、赤外線検出部８上の絶縁膜１０をエッチングする。絶縁膜１０のエッチングは、弗化水素酸溶液を用いたウェットエッチングにより行う。弗化水素酸溶液によりフォトレジスト２０が開口している領域の絶縁膜１０のみがエッチングされ、赤外線検知部８の上の絶縁膜１０も薄膜化される。ドライエッチングにより絶縁膜１０をエッチングしても良い。エッチング後にフォトレジスト２０を除去する。
【００２７】
工程４：図５（ｄ）に示すように、赤外線検知部８と赤外線検知部８を中空に保持する支持脚部分に薄膜配線２２を形成する。そして、酸化シリコン等からなる層間膜１８を所望の膜厚だけ堆積する。この工程で、上述の工程ｄが行われる。
【００２８】
工程５：図５（ｅ）に示すように、Ａｌ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ等からなる配線１１を形成する。配線１１の形成後、例えば酸化シリコン等からなる保護膜１９を全面に形成する。
【００２９】
工程６：図５（ｆ）に示すように、ドライエッチングで、絶縁膜１０、層間膜１８にエッチングホール２１を形成した後、赤外線検知部８の上に赤外線吸収部９を形成する。続いて、ＸｅＦ２等を用いたドライエッチングにより、基板１２をエッチングして空洞部１３を形成し、赤外線検知部８を中空構造にする。ここでは、１つの赤外線検出素子１を例に説明したが、実際にはアレイ状に形成された複数の赤外線検出素子１が同時に形成される。この結果、画素領域にアレイ状の赤外線検出素子１を有し、回路領域に回路部１５や回路部配線１６を有する非冷却の熱型赤外線撮像装置１００が完成する。
【００３０】
この熱型赤外線撮像装置１００では、入射した赤外線が赤外線吸収部９で吸収されて熱に変換される。この熱は赤外線検知部８に伝わり、これにより赤外線検知部８の温度が上昇し、赤外線検知部８に形成されたｐｎ接合ダイオード２３の電気特性が変化する。この電気特性の変化は、電気信号として配線１１を介して回路部１５に送られる。回路部１５では、各画素の電気信号の変化から赤外線検知部８に入射した赤外線の量を決定する。
【００３１】
本発明の実施の形態１にかかる熱型赤外線撮像装置１００では、図３Ａ、３Ｂに示すように、ｎ型不純物領域２４は、層間膜１７、１８を挟んで薄膜配線２２と対向配置されているため、高濃度ｐ型不純物領域２５に接続された薄膜配線２２に正のバイアスが印加された場合、層間膜１７、１８を介して低濃度ｎ型不純物領域２４の表面にも正のバイアスが印加される。これにより、ｐｎ接合ダイオード２３と層間膜１７との界面近傍を正孔電流が流れるのを抑制でき、界面領域の界面トラップに、電気伝導キャリア（ここでは正孔）が捕獲されにくくなる。この結果、ｐｎ接合ダイオード２３の雑音が低減でき、良好なＳ／Ｎ比を有する熱型赤外線撮像装置１００を得ることができる。
【００３２】
なお、本発明の実施の形態１にかかる熱型赤外線撮像素子１では、高濃度ｐ型不純物領域２５が低濃度ｎ型不純物領域２４に三次元的に包括されているような形状としたが、ｐ型不純物領域とｎ型不純物領域を三次元的に設置していれば良く、包括関係が反転、もしくは高濃度、低濃度の関係が反転しても良い。例えば、高濃度ｎ型不純物領域が低濃度ｐ型不純物領域に三次元的に包括されている、もしくは、低濃度ｐ型不純物領域が高濃度ｎ型不純物領域に三次元的に包括されている、もしくは低濃度ｎ型不純物領域が高濃度ｐ型不純物領域に三次元的に包括されている、いずれの組み合わせでも良い。
【００３３】
実施の形態２．
図６Ａは、本発明の実施の形態２にかかる熱型赤外線撮像素子の画素領域の上面図である。実施の形態１と異なる点は、配線層２２とは別に、酸化膜を挟んでダイオードに対向している配線層（以降、バイアス印加用配線３１と呼ぶ）が、バイアス印加用絶縁膜３０を介して半導体表面の高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界上に配置されている点である。
【００３４】
図６Ｂは、図６Ａに複数個直列配置されたｐｎ接合ダイオード２３の内、一つを拡大した上面図である。ｐｎ接合ダイオード２３中には、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が配置されており、低濃度不純物領域コンタクトホール３２、高濃度不純物領域コンタクトホール３３を介して、薄膜配線２２と接続され、電圧が印加されるまた、上記二つの不純物領域の一部分を覆う形で、バイアス印加用絶縁膜３０を介してバイアス印加用配線３１が配置されており、低濃度不純物領域コンタクトホール３２により薄膜配線２２と接続することで、低濃度ｎ型不純物領域２４とバイアス印加用配線３１は同電位に保たれている。
【００３５】
ここで、低濃度ｎ型不純物領域２４とバイアス印加用配線３１の両方が電気的に接続されていれば良く、本実施の形態２のような低濃度不純物領域コンタクトホール３２による一括開口に限らない。例えば、低濃度ｎ型不純物領域２４とバイアス印加用配線３１のそれぞれに１箇所ずつコンタクトホールを設けてもよく、また複数個設けても良い。
【００３６】
図７は、本発明の実施の形態２にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面Ｇにおける断面図である。ダイオード順方向電圧印加時、低濃度不純物領域コンタクトホール３２を介してバイアス印加用配線３１に印加された電圧は、高濃度不純物領域コンタクトホール３３に印加された電圧と比較して低く設定されている。
【００３７】
図８Ａは、図７に示すＡ−Ｂ間のバンド図を示す。バイアス印加用配線３１に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上記現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４間のバンドレベル差が広がり、Ａ−Ｂ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
【００３８】
図８Ｂは、図７に示すＣ−Ｄ間のバンド図を示す。高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４にバイアスは印加されないため、バンドレベル差は広がらず、Ｃ−Ｄ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
【００３９】
上述のようにＡ−Ｂ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなるため、Ａ−Ｂ間の順方向動作が起きにくくなり、電流経路がＡ−Ｂ領域を避けて、Ｃ−Ｄ領域に広がるよう、電流経路が変化する。
【００４０】
通常、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面付近を流れようとする力が働く。分離絶縁膜とｐｎ接合ダイオードの半導体層との界面には、結晶欠陥が存在し、界面トラップで電気伝導キャリアが生成再結合することで雑音が発生する。同時に、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなるため、雑音は増大すると共に、ｐｎダイオードの温度感度が低下する。
【００４１】
これに対して、本実施の形態２によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上が可能である。
【００４２】
なお、本実施の形態２では、バイアス印加用絶縁膜３０およびバイアス印加用配線３１はそれぞれ層間膜１８と薄膜配線２２と別層として形成したが、これには限定されない。例えば、バイアス印加用絶縁膜３０と層間膜１８を共通としても良いし、層間膜１８の一部分のみ加工を加えてバイアス印加用絶縁膜３０を形成しても良い。また、バイアス印加用配線３１と薄膜配線２２を共通にしても良い。
【００４３】
なお、本実施の形態２では、高濃度ｐ型不純物領域２５が低濃度ｎ型不純物領域２４に三次元的に包括されているような形状としたが、これには限定されない。
【００４４】
図９Ａは、本発明の実施の形態２にかかる他の熱型赤外線撮像素子の上面図であり、高濃度ｐ型不純物領域２５の配置が異なる。図９Ｂは、ｐｎ接合ダイオード２３のダイオード電流が流れる方向に平行な、図９Ａ中に示す断面Ｈにおける断面図である。図９Ａ、９Ｂに示すように、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が上下方向に接合界面を持っていれば良い。
【００４５】
一方、図１０Ａは、本発明の実施の形態２にかかる他の熱型赤外線撮像素子の上面図であり、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４の配置が異なる。図１０Ｂは、ｐｎ接合ダイオード２３のダイオード電流が流れる方向に平行な、図１０Ａ中に示す断面Ｉにおける断面図である。図に示すとおり、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４が縦方向に境界面を持っていれば良く、上記二領域の包括関係、および上下関係が逆転しても良い。
【００４６】
図９Ａや図１０Ｂに構造においても、図７の構造と同様に、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上が可能である。
【００４７】
ここで、図１１Ａ〜１１Ｄは、図７に示す本発明の実施の形態２にかかる、バイアス印加用配線３１を備えたｐｎ接合ダイオード２３の製造工程の断面図である。
【００４８】
まず、図１１Ａに示すように素子分離を行い、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４に不純物注入を行うことでｐｎ接合ダイオード２３を形成する。
【００４９】
次に、図１１Ｂに示すようにバイアス印加用絶縁膜３０およびバイアス印加用配線３１の成膜を行い、ｐｎ両方の不純物領域の一部分を覆う形で前記二層のパターン形成を行う。
【００５０】
次に、図１１Ｃに示すように層間膜１８を堆積し、低濃度不純物領域コンタクトホール３２、高濃度不純物領域コンタクトホール３３を形成する。ここで、低濃度不純物領域コンタクトホール３２は低濃度ｎ型不純物領域２４およびバイアス印加用配線３１両方にコンタクトが取れるように形成する。
【００５１】
その後、図１１Ｄに示すように薄膜配線２２を成膜、形成を行い、保護膜１９を成膜することで、図７に示すｐｎ接合ダイオード２３が完成する。
【００５２】
実施の形態３．
図１２は、本発明の実施の形態３にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面での断面図である。薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
【００５３】
実施の形態２と異なる点は、バイアス印加用配線３１が高濃度ｐ型不純物領域２５と同電位になるように薄膜配線２２により接続されている点である。ダイオード順方向電圧印加時、高濃度不純物領域コンタクトホール３３を介してバイアス印加用配線３１に印加された電圧は、低濃度不純物領域コンタクトホール３２に印加された電圧と比較して高く設定されている。
【００５４】
図１３Ａは、図１２に記載したＥ−Ｆ間のバンド図を示す。バイアス印加用配線３１に印加された電圧により、低濃度ｎ型不純物領域２４に電界が発生し、バイアス印加用絶縁膜３０付近に電子が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、高濃度ｐ型不純物領域２５に関しては、高濃度ｐ型不純物領域２５とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上記現象から、低濃度ｎ型不純物領域２４と高濃度ｐ型不純物領域２５間のバンドレベル差が広がり、Ｅ−Ｆ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
【００５５】
図１３Ｂは、図１２に記載したＨ−Ｇ間のバンド図を示す。低濃度ｎ型不純物領域２４および高濃度ｐ型不純物領域２５にバイアスは印加されないため、バンドレベル差は広がらず、Ｈ−Ｇ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
【００５６】
上記閾値電圧の変化により、Ｅ−Ｆ間の順方向動作が起きにくくなり、電流経路がＥ−Ｆ領域を避け、Ｈ−Ｇ領域に広がるような形状に変化する。
【００５７】
通常、ｐｎ不純物領域それぞれの電極間にかかる電界により、電流経路は最短経路、つまり分離絶縁膜とｐｎ接合ダイオードの半導体界面を流れようとする力が働く。分離絶縁膜とｐｎ接合ダイオードの半導体層との界面には、結晶欠陥が存在し、界面トラップで電気伝導キャリアが生成再結合することで雑音が発生する。同時に、電流集中が発生し、かつ実効的なｐｎ接合面積が小さくなるため、雑音は増大すると共に、ｐｎダイオードの温度感度が低下する。
【００５８】
これに対して、本実施の形態３によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
【００５９】
実施の形態４．
図１４Ａは、本発明の実施の形態４にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の上面図である。図１４Ｂは、ダイオード電流が流れる方向に平行な断面Ｊでの断面図である。薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
【００６０】
実施の形態２、３と異なる点は、バイアス印加用配線３１をより広い領域に配置し、ｐｎ接合ダイオード２３表面部分における高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界の大部分を覆うようにした点である。本構造により、前述のバイアス印加用配線３１下部の高濃度ｐ型不純物領域２５における蓄積状態の効果をより高くすることができる。
【００６１】
本実施の形態４によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２、３の効果をさらに高めることができる。
【００６２】
実施の形態５．
図１５は、本発明の実施の形態５にかかる熱型赤外線撮像素子の画素領域の上面図である。実施の形態２〜４と異なる点は、バイアス印加用配線３１に負の電圧が印加されており、バイアス印加用配線３１は高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界部分に配置されていると共に、複数個配列されているｐｎ接合ダイオード２３上のバイアス印加用配線３１がそれぞれ電気的に接続されており、上記配線に電圧を印加するバイアス印加用ダイオード３４と、電圧を印加しないバイアス非印加ダイオード３５とを配置している点である。
【００６３】
即ち、図１５に示すように、複数個直列接続されているｐｎ接合ダイオード２３の、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との各境界部分を覆うように配置されたバイアス印加用配線３１は、互いに電気的に接続されている。また、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番遠いものをバイアス印加用ダイオード３４とし、それ以外の複数個をバイアス非印加ダイオード３５とする。
【００６４】
図１６Ａは、図１５に示された複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス印加用ダイオード３４（電圧印加側からみて一番遠いもの）を拡大した上面図である。バイアス印加用配線３１と、バイアス印加用ダイオード３４の低濃度ｎ型不純物領域２４とが同電位になるように、低濃度不純物領域コンタクトホール３２と薄膜配線２２を配置する。
【００６５】
図１６Ｂは、図１６Ａに示すバイアス印加用ダイオード３４の、ダイオード電流が流れる方向に平行な断面Ｋにおける断面図である。バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５における蓄積状態により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
【００６６】
図１７Ａは、図１５に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス非印加用ダイオード３５を拡大した上面図である。バイアス印加用配線３１と、バイアス非印加ダイオード３５の低濃度不純物領域コンタクトホール３２と、高濃度不純物領域コンタクトホール３３は電気的に独立するように配置される。
【００６７】
図１７Ｂは、図１７Ａに示すバイアス非印加用ダイオード３５の、ダイオード電流が流れる方向に平行な断面Ｌにおける断面図である。また、図１７Ｃに図１７Ｂ中のＩ−Ｊ間のバンド図を示す。
【００６８】
バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４において、バンドレベルは上方向に変化する。このバンドレベル変化により、領域Ｊから領域Ｉ方向に流れ込もうとする電子電流はブロックされ、領域Ｉから領域Ｊ方向に流れ込もうとする正孔電流はトラップされることで、Ｉ−Ｊ間で閾値電圧が大きくなり、電流が流れにくくなる。
【００６９】
一方、バイアス印加用配線３１の電界影響を受けない領域においては閾値電圧に変化はなく、領域Ｉ−Ｊを避けるように電流拡散が発生する。
【００７０】
本実施の形態５により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
【００７１】
なお、本実施の形態５において、バイアス印加用配線３１はそれぞれ接続して設置したが、電流経路を最短経路から分散させることができるのであれば個数や位置はこれに限定されない。また、バイアス印加用ダイオード３４は、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番遠いもの一つだけ設置したが、電流経路を最短経路から分散させることができるのであれば個数や位置はこれに限定されない。
【００７２】
実施の形態６．
図１８は、本発明の実施の形態６にかかる熱型赤外線撮像素子に含まれる画素領域の上面図である。実施の形態５と異なる点は、実施の形態５ではバイアス印加用配線３１に負の電圧が印加されていたのに対して、本実施の形態６では正の電圧が印加されている点である。
【００７３】
図１８に示すように、複数個直列接続されているｐｎ接合ダイオード２３の高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との各境界部分を覆うように配置されているバイアス印加用配線３１は、互いに電気的に接続されている。また、複数個直列接続されているｐｎ接合ダイオード２３のうち、電圧印加側からみて一番近いものをバイアス印加用ダイオード３４とし、それ以外の複数個をバイアス非印加ダイオード３５とする。
【００７４】
図１９Ａは、図１８に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス印加用ダイオード３４（電圧印加側からみて一番近いもの）を拡大した上面図である。バイアス印加用配線３１と、バイアス印加用ダイオード３４の高濃度ｐ型不純物領域２５とが同電位になるよう、高濃度不純物領域コンタクトホール３３と薄膜配線２２とを配置する。
【００７５】
図１９Ｂは、図１８Ａに示すバイアス印加用ダイオード３４の、ダイオード電流が流れる方向に平行な断面Ｍにおける断面図である。バイアス印加用配線３１下部の低濃度ｎ型不純物領域２４における蓄積状態により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
【００７６】
図２０Ａは、図１８に複数個直列配置されたｐｎ接合ダイオード２３の内、バイアス非印加用ダイオード３５を拡大した上面図である。バイアス印加用配線３１と、バイアス非印加ダイオード３５の低濃度不純物領域コンタクトホール３２と、高濃度不純物領域コンタクトホール３３とは、電気的に独立するように配置する。
【００７７】
図２０Ｂは、図２０Ａに示すバイアス非印加用ダイオード３５の、ダイオード電流が流れる方向に平行な断面Ｎにおける断面図である。また、図２０Ｃは、図２０Ｂ中のＫ−Ｌ間のバンド図である。バイアス印加用配線３１下部の高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４において、バンドレベルは下方向に変化する。このバンドレベル変化により、領域Ｋから領域Ｌ方向に流れ込もうとする正孔電流はブロックされ、領域Ｌから領域Ｋ方向に流れ込もうとする電子電流はトラップされることで、Ｋ−Ｌ間で閾値電圧が大きくなり、電流が流れにくくなる。
【００７８】
一方、バイアス印加用配線３１の電界影響を受けない領域においては閾値電圧に変化はなく、領域Ｋ−Ｌを避けるように電流拡散が発生する。
【００７９】
本実施の形態６により、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２と同様の効果が得られる。
【００８０】
実施の形態７．
図２２Ａは、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の上面図である。図２２Ｂは、ダイオード電流が流れる方向に平行な断面Ｏにおける断面図である。
【００８１】
薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
【００８２】
本実施の形態２〜６と異なる点は、ｐｎ接合ダイオード２３の分離方法が、エッチング処理を利用した、一般的にメサ分離と呼ばれる方法を利用している点であり、かつその分離側面に酸化膜（以降、側壁バイアス印加用絶縁膜３６と呼ぶ）を挟んでダイオード部に電圧を印加する配線層（以降、側壁バイアス印加用配線３７と呼ぶ）を備えている点である。
【００８３】
側壁バイアス印加用配線３７と、低濃度ｎ型不純物領域２４と、バイアス印加用配線３１とは、薄膜配線２２を介して同電位に保たれているとともに、ｐｎ接合ダイオード２３の順方向動作においては、高濃度ｐ型不純物領域２５に印加される電圧と比べて、低い電圧が印加されている。
【００８４】
図２２Ｃは、図２２Ｂに示すＭ−Ｎ間、およびＯ−Ｐ間のバンド図である。どちらも、バイアス印加用配線３１、側壁バイアス印加用配線３７に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近、および側壁バイアス印加用絶縁膜３６付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。
【００８５】
一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１、側壁バイアス印加用配線３７が同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、Ｍ−Ｎ間、Ｏ−Ｐ間の双方で、ｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
【００８６】
本実施の形態７によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果を更に高めることができる。
【００８７】
なお、バイアス印加用絶縁膜３０と側壁バイアス印加用絶縁膜３６は同時に形成することが好ましいが、電流経路を最短経路から分散させる効果が得られるのであれば別々に形成してもかまわない。また、バイアス印加用配線３１と側壁バイアス印加用配線３７は同時に形成することが好ましいが、電流経路を最短経路から分散させる効果が得られるのであれば別々に形成してもかまわない。
【００８８】
実施の形態８．
図２３は、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面における断面図である。
【００８９】
薄膜配線２２から高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４、低濃度ｐ型不純物領域３９、高濃度ｎ型不純物領域３８を通って、薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。この際、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４の間で、第一段目のダイオード順方向動作が行われる。また、低濃度ｐ型不純物領域３９から高濃度ｎ型不純物領域３８の間で第二段目のダイオード順方向動作が行われる。つまり、本構造においては二つのｐｎ接合ダイオード２３が直列接続されたような動作を行うことができる。
【００９０】
ここで、バイアス印加用配線３１は、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との接続界面、および低濃度ｐ型不純物領域３９と高濃度ｎ型不純物領域３８との接続界面上に配置されており、低濃度ｎ型不純物領域２４と低濃度ｐ型不純物領域３９とが同電位になるように、薄膜配線２２を介して接続されている。
【００９１】
本実施の形態が実施の形態２〜７と異なる点は、ｐｎ接合ダイオードを二つ直列接続したようなダイオード構造の、ｐｎ接続界面部分にそれぞれバイアス印加用配線３１およびバイアス印加用絶縁膜３０を配置している点である。
【００９２】
図２４Ａは、図２３中に示すＱ−Ｒ間のバンド図である。バイアス印加用配線３１に印加された電圧により、高濃度ｐ型不純物領域２５に電界が発生し、バイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１が同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、Ｑ−Ｒ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
【００９３】
図２４Ｂは、図２３に示す領域Ｓ−Ｔ間のバンド図である。高濃度ｐ型不純物領域２５および低濃度ｎ型不純物領域２４にバイアスは印加されないため、バンドレベル差は広がらず、Ｓ−Ｔ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
【００９４】
上述のような閾値電圧の変化により、Ｑ−Ｒ間の順方向動作が起きにくくなり、電流経路はＱ−Ｒ領域を避け、Ｓ−Ｔ領域に広がるような形状に変化する。
【００９５】
図２４Ｃは、図２３中に示すＵ−Ｖ間のバンド図である。バイアス印加用配線３１に印加された電圧により、高濃度ｎ型不純物領域３８に電界が発生し、バイアス印加用絶縁膜３０付近に電子が引き寄せられ、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ状態）となる。一方、低濃度ｐ型不純物領域３９に関しては、低濃度ｐ型不純物領域３９とバイアス印加用配線３１とが同電位に設定されているため、バンドレベルは変化しない。上述の現象から、高濃度ｎ型不純物領域３８と低濃度ｐ型不純物領域３９との間のバンドレベル差が広がり、Ｕ−Ｖ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。
【００９６】
図２４Ｃは、図２３に示す領域Ｗ−Ｘ間のバンド図である。高濃度ｎ型不純物領域３８および低濃度ｐ型不純物領域３９にバイアスは印加されないため、バンドレベル差は広がらず、Ｗ−Ｘ間においてｐｎ接合ダイオード２３が順方向動作する閾値電圧は変化しない。
【００９７】
上述のような閾値電圧の変化により、Ｕ−Ｖ間の順方向動作が起きにくくなり、電流経路がＵ−Ｖ領域を避け、Ｗ−Ｘ領域に広がるような形状に変化する。
【００９８】
本実施の形態８によれば、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果を維持したまま、二つのｐｎ接合ダイオード２３が直列接続されたような動作を行うことができるｐｎ接合ダイオードを提供できる。
【００９９】
実施の形態９．
図２５は、本発明の実施の形態７にかかる熱型赤外線撮像素子に含まれるｐｎ接合ダイオード２３の、ダイオード電流が流れる方向に平行な断面における断面図である。
【０１００】
薄膜配線２２から高濃度不純物領域コンタクトホール３３を介して高濃度ｐ型不純物領域２５に流入した電流は、高濃度ｐ型不純物領域２５から低濃度ｎ型不純物領域２４へと流れ込み、低濃度不純物領域コンタクトホール３２を介して薄膜配線２２へと引き出されることで、ｐｎ接合ダイオード２３の順方向動作は行われる。
【０１０１】
本実施の形態９が実施の形態２〜８と異なる点は、高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間に溝構造が設置され、溝構造内にもバイアス印加用絶縁膜３０およびバイアス印加用配線３１が設置されている点である。
【０１０２】
本構造を有するバイアス印加用配線３１は、低濃度不純物領域コンタクトホール３２と同電位に設定されているため、高濃度ｐ型不純物領域２５においてバイアス印加用絶縁膜３０付近に正孔が引き寄せられ、蓄積状態となる。一方、低濃度ｎ型不純物領域２４に関しては、低濃度ｎ型不純物領域２４とバイアス印加用配線３１とが同電位に設定されているため、バンドレベルは変化しない。上述の現象から、バイアス印加用絶縁膜３０付近において高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との間のバンドレベル差が広がり、ｐｎ接合ダイオード２３が順方向動作する閾値電圧が大きくなる。同時に、かかる溝構造は、電流が進もうとする最短経路を物理的に遮断することで、電流経路を分散させる。
【０１０３】
つまり、本実施の形態９によれば、電気的、物理的な両面から、電流経路を最短経路から分散させることが可能となり、酸化膜と半導体界面における界面トラップ抑制、電流集中の解消、かつ実効的なｐｎ接合面積を大きくすることができるため、雑音低減、およびｐｎ接合ダイオード温度感度向上という、実施の形態２の効果をさらに向上させることができる。
【０１０４】
なお、本実施の形態９の溝の深さは、高濃度ｐ型不純物領域２５の深さよりも深いことが好ましいが、電流が進もうとする最短経路を物理的に遮断することができればよく、高濃度ｐ型不純物領域２５の深さよりも浅くても良い。
【０１０５】
また、本実施の形態９では、溝構造は高濃度ｐ型不純物領域２５と低濃度ｎ型不純物領域２４との境界部分に形成したが、溝構造により電流が進もうとする最短経路を物理的に遮断することができればよく、これらに限定されるものではない。例えば、高濃度ｐ型不純物領域２５内に含まれる形で溝構造を形成しても良い。
【符号の説明】
【０１０６】
１  赤外線検出画素、２  選択線、３  信号線、４  駆動走査回路、５  信号走査回路、６  出力アンプ、８  赤外線検知部、９  赤外線吸収部、１０  絶縁膜、１１  配線、１２  基板、１３  空洞部、１４  支持脚、１５  回路部、１６回路部配線、１７、１８  層間膜、１９  保護膜、２０  フォトレジスト、２１  エッチングホール、２２  薄膜配線、２３  ｐｎ接合ダイオード、２４  低濃度ｎ型不純物領域、２５  高濃度ｐ型不純物領域、２６  バイアス用配線、２７  窒化膜、２８  サイドウォール、２９  導電層、３０  バイアス印加用絶縁膜、３１  バイアス印加用配線、３２  低濃度不純物領域コンタクトホール、３３  高濃度不純物領域コンタクトホール、３４  バイアス印加用ダイオード、３５  バイアス非印加ダイオード、３６  側壁バイアス印加用絶縁膜、３７  側壁バイアス印加用配線、３８  高濃度ｎ型不純物領域、３９  低濃度ｐ型不純物領域、１００  熱型赤外線撮像素子。
【図１】
2014224697.tif 000003
【図２Ａ】
2014224697.tif 000004
【図２Ｂ】
2014224697.tif 000005
【図３Ａ】
2014224697.tif 000006
【図３Ｂ】
2014224697.tif 000007
【図４】
2014224697.tif 000008
【図５】
2014224697.tif 000009
【図６Ａ】
2014224697.tif 000010
【図６Ｂ】
2014224697.tif 000011
【図７】
2014224697.tif 000012
【図８Ａ】
2014224697.tif 000013
【図８Ｂ】
2014224697.tif 000014
【図９Ａ】
2014224697.tif 000015
【図９Ｂ】
2014224697.tif 000016
【図１０Ａ】
2014224697.tif 000017
【図１０Ｂ】
2014224697.tif 000018
【図１１Ａ】
2014224697.tif 000019
【図１１Ｂ】
2014224697.tif 000020
【図１１Ｃ】
2014224697.tif 000021
【図１１Ｄ】
2014224697.tif 000022
【図１２】
2014224697.tif 000023
【図１３Ａ】
2014224697.tif 000024
【図１３Ｂ】
2014224697.tif 000025
【図１４Ａ】
2014224697.tif 000026
【図１４Ｂ】
2014224697.tif 000027
【図１５】
2014224697.tif 000028
【図１６Ａ】
2014224697.tif 000029
【図１６Ｂ】
2014224697.tif 000030
【図１７Ａ】
2014224697.tif 000031
【図１７Ｂ】
2014224697.tif 000032
【図１７Ｃ】
2014224697.tif 000033
【図１８】
2014224697.tif 000034
【図１９Ａ】
2014224697.tif 000035
【図１９Ｂ】
2014224697.tif 000036
【図２０Ａ】
2014224697.tif 000037
【図２０Ｂ】
2014224697.tif 000038
【図２１】
2014224697.tif 000039
【図２２Ａ】
2014224697.tif 000040
【図２２Ｂ】
2014224697.tif 000041
【図２２Ｃ】
2014224697.tif 000042
【図２３】
2014224697.tif 000043
【図２４Ａ】
2014224697.tif 000044
【図２４Ｂ】
2014224697.tif 000045
【図２４Ｃ】
2014224697.tif 000046
【図２４Ｄ】
2014224697.tif 000047
【図２５】
2014224697.tif 000048