(57)【要約】【課題】アッシング処理によるダメージを抑制しつつ、高い配線信頼性を実現することが可能な半導体装置の製造方法を提供する。【解決手段】少なくとも３層のハードマスク膜ＨＭ１を用いて低誘電率膜中にビアホールおよびトレンチを形成する半導体装置の製造方法において、少なくとも３層のハードマスク膜ＨＭ１を形成する工程において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層される。【選択図】図１
2014082400.tif 000002
【特許請求の範囲】
【請求項１】
酸化シリコンよりも誘電率が低い低誘電率膜上に、少なくとも３層のハードマスク膜を形成する工程と、
フォトレジストをマスクとした前記ハードマスク膜のエッチングと、前記フォトレジストを除去するアッシング処理と、を繰り返すことにより、最上層に位置する前記ハードマスク膜である第１マスク膜にトレンチパターンを形成するとともに、前記第１マスク膜の下に位置する前記ハードマスク膜である第２マスク膜に平面視で前記トレンチパターンの内側に位置するビアパターンを形成する工程と、
前記第２マスク膜をマスクとして、最下層に位置する前記ハードマスク膜である第３マスク膜と前記低誘電率膜をエッチングし、前記第３マスク膜を貫通し前記低誘電率膜に至る凹部を形成する工程と、
前記第３マスク膜のうち前記トレンチパターン下に位置する部分をエッチングするとともに、前記低誘電率膜をエッチングして、前記凹部と重なるビアホールと、前記ビアホール上に位置し、かつ前記トレンチパターンと重なるトレンチと、を前記低誘電率膜に形成する工程と、
前記ビアホール内および前記トレンチ内に導電膜を埋め込む工程と、
を備え、
少なくとも３層の前記ハードマスク膜を形成する前記工程において、絶縁材料により構成される前記ハードマスク膜と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される前記ハードマスク膜と、が交互に積層される半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第３マスク膜は、前記第１マスク膜にトレンチパターンを形成するためのエッチングにおいて前記第１マスク膜よりもエッチングされにくい材料により構成される半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
少なくとも３層の前記ハードマスク膜を形成する前記工程において、前記低誘電率膜上には、前記第３マスク膜、前記第２マスク膜および前記第１マスク膜が順に積層されてなる３層の前記ハードマスク膜が形成され、
前記第１マスク膜と前記第３マスク膜は、絶縁材料により構成され、
前記第２マスク膜は、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
少なくとも３層の前記ハードマスク膜を形成する前記工程において、前記低誘電率膜上には、前記第３マスク膜、第４マスク膜、前記第２マスク膜および前記第１マスク膜が順に積層されてなる４層の前記ハードマスク膜が形成され、
前記第２マスク膜と前記第３マスク膜は、絶縁材料により構成され、
前記第１マスク膜と前記第４マスク膜は、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
少なくとも３層の前記ハードマスク膜を形成する前記工程において、前記低誘電率膜上には、前記第３マスク膜、前記第２マスク膜、第５マスク膜、第６マスク膜および前記第１マスク膜が順に積層されてなる５層の前記ハードマスク膜が形成され、
前記第１マスク膜、前記第３マスク膜および前記第５マスク膜は、絶縁材料により構成され、
前記第２マスク膜および前記第６マスク膜は、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記ハードマスク膜を構成する絶縁材料は、ＳｉＯ２、ＳｉＮ、ＳｉＣまたはＳｉＣＮである半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
前記第３マスク膜は、ＳｉＯ２により構成される半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
前記ハードマスク膜を構成する金属材料は、ＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、ＷＮまたはＴｉＷである半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
前記第１マスク膜は、Ｗ、ＷＳｉ、ＷＮまたはＴｉＷにより構成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えばハードマスクを用いたエッチング工程を含む半導体装置の製造方法に適用可能な技術である。
【背景技術】
【０００２】
半導体装置の製造方法において、たとえばハードマスクを用いたエッチングにより配線層を形成する場合がある。このように、ハードマスクを用いたエッチングにより配線層を形成する工程を含む技術としては、例えば特許文献１〜３に開示されるものが挙げられる。
【０００３】
特許文献１は、第一ハードマスク層と、第二ハードマスク層と、を順に積層してなる二重ハードマスクを用いた配線形成法に関するものである。第二ハードマスクが、アルミ化チタン、窒化アルミニウムチタン、窒化チタン、窒化アルミニウム、アルミ化タンタル及び窒化アルミニウムタンタルからなる群から選択された材料を含むことが記載されている。
特許文献２は、被エッチング絶縁膜上に、第１のマスク用絶縁膜と、金属または金属化合物と、第２のマスク用絶縁膜と、を順に形成する多層配線の製造方法に関するものである。特許文献３は、第１の絶縁ハードマスク層、第２の絶縁ハードマスク層、および第３の絶縁ハードマスク層からなる多層ハードマスク層を用いた半導体装置の製造方法に関するものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１００８７１号公報
【特許文献２】国際公開第２００７／０４３６３４号パンフレット
【特許文献３】特開２００２−４３４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
デュアルダマシン構造を有する配線層の形成において、低誘電率膜からなる層間絶縁膜を、ハードマスクを用いてエッチングする場合がある。しかしながら、ハードマスクをパターニングする際のフォトレジストをアッシング処理により除去する際に低誘電率膜が露出していると、低誘電率膜がダメージを受けてしまうおそれがある。この場合、低誘電率膜の誘電率が上昇してしまうという問題が生じる。
【０００６】
これを抑制するために、多層のマスク膜からなるハードマスクを使用する方法が検討されている。しかしながら、このようなハードマスクにおいては、隣接するマスク膜間におけるエッチング選択比を十分に確保することは困難であった。この場合、トレンチパターンやビアパターンを形成する際に、パターニング不良が生じるおそれがある。この場合、形成される配線の信頼性は低下してしまう。
このため、アッシング処理によるダメージを抑制しつつ、高い配線信頼性を実現することが可能な半導体装置の製造方法が求められていた。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、低誘電率膜上には、少なくとも３層のハードマスク膜が形成される。少なくとも３層のハードマスク膜は、最下層に位置するハードマスク膜である第３マスク膜、第３マスク膜上に位置するハードマスク膜である第２マスク膜、および最上層に位置するハードマスク膜である第１マスク膜を含む。そして、フォトレジストをマスクとしたエッチングにより第１マスク膜と第２マスク膜にそれぞれトレンチパターンとビアパターンを形成した後、第２マスク膜をマスクとして第３マスク膜をエッチングする。
また、少なくとも３層のハードマスク膜は、絶縁材料により構成されるハードマスク膜と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜と、が交互に積層されてなる。
【発明の効果】
【０００８】
前記一実施の形態によれば、アッシング処理によるダメージを抑制しつつ、高い配線信頼性を実現することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】第１の実施形態に係る半導体装置を示す断面図である。
【図９】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１３】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１５】第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１６】第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１７】第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１８】第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１９】第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２０】第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１〜７は、第１の実施形態に係る半導体装置ＳＭ１の製造方法を示す断面図である。本実施形態に係る半導体装置ＳＭ１の製造方法は、以下のように行われる。
まず、酸化シリコンよりも誘電率が低い低誘電率膜上に、少なくとも３層のハードマスク膜ＨＭ１を形成する。ここでは、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層される。
次に、フォトレジストをマスクとしたハードマスク膜ＨＭ１のエッチングと、フォトレジストを除去するアッシング処理を繰り返す。これにより、最上層に位置するハードマスク膜ＨＭ１である第１マスク膜ＭＦ１に、トレンチパターンを形成する。また、第１マスク膜ＭＦ１の下に位置するハードマスク膜ＨＭ１である第２マスク膜ＭＦ２に、平面視でトレンチパターンの内側に位置するビアパターンを形成する。
【００１２】
次に、第２マスク膜ＭＦ２をマスクとして、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３と、低誘電率膜ＬＦ１をエッチングし、第３マスク膜ＭＦ３を貫通し低誘電率膜ＬＦ１に至る凹部ＲＣ１を形成する。
次に、第３マスク膜ＭＦ３のうちトレンチパターン下に位置する部分をエッチングするとともに、低誘電率膜ＬＦ１をエッチングする。これにより、凹部ＲＣ１と重なるビアホールＶＨ１と、ビアホールＶＨ１上に位置し、かつトレンチパターンと重なるトレンチＷＴ１と、を低誘電率膜ＬＦ１に形成する。
次に、ビアホールＶＨ１およびトレンチＷＴ１内に、導電膜ＣＭ１を埋め込む。
このようにして、本実施形態に係る半導体装置ＳＭ１が得られる。
なお、本明細書においては、低誘電率膜ＬＦ１に配線を埋め込むトレンチに対応してハードマスク膜ＨＭ１に形成されるパターンを、トレンチパターンという。また、低誘電率膜ＬＦ１にビアプラグを埋め込むビアホールに対応してハードマスク膜ＨＭ１に形成されるパターンを、ビアパターンという。
【００１３】
本実施形態によれば、低誘電率膜ＬＦ１上には、少なくとも３層のハードマスク膜ＨＭ１が形成される。少なくとも３層のハードマスク膜ＨＭ１は、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３、第３マスク膜ＭＦ３上に位置するハードマスク膜ＨＭ１である第２マスク膜ＭＦ２、および最上層に位置するハードマスク膜ＨＭ１である第１マスク膜ＭＦ１を含む。そして、フォトレジストをマスクとしたエッチングにより第１マスク膜ＭＦ１と第２マスク膜ＭＦ２にそれぞれトレンチパターンとビアパターンを形成した後、第２マスク膜ＭＦ２をマスクとして第３マスク膜ＭＦ３をエッチングする。これにより、フォトレジストをアッシング処理により除去する際に、低誘電率膜ＬＦ１を第３マスク膜ＭＦ３により保護することができる。このため、低誘電率膜ＬＦ１におけるアッシング処理によるダメージを抑制することができる。
【００１４】
また、少なくとも３層のハードマスク膜ＨＭ１は、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されてなる。これにより、隣接するハードマスク膜ＨＭ１間におけるエッチング選択比を十分に確保することができる。このため、トレンチパターンやビアパターンを形成する際におけるパターニング不良の発生を抑制し、高い配線信頼性を実現することが可能となる。
【００１５】
以下、本実施形態に係る半導体装置ＳＭ１の構成、およびその製造方法につき、詳細に説明する。
【００１６】
まず、本実施形態に係る半導体装置ＳＭ１の構成について説明する。
図８は、本実施形態に係る半導体装置ＳＭ１を示す断面図である。図８に示すように、半導体装置ＳＭ１は、たとえば半導体基板ＳＢ１と、半導体基板ＳＢ１に設けられたトランジスタＴＲ１と、複数の配線層ＷＬ１からなる多層配線構造を有している。
【００１７】
半導体基板ＳＢ１は、たとえばシリコン基板である。半導体装置ＳＭ１には、トランジスタＴＲ１を他の素子から電気的に分離するための素子分離膜ＥＩ１が設けられている。
トランジスタＴＲ１は、ゲート絶縁膜ＧＩ１と、ゲート電極ＧＥ１と、サイドウォールＳＷ１と、ソース・ドレイン領域ＳＤ１と、を有する。ゲート絶縁膜ＧＩ１は、半導体基板ＳＢ１上に設けられている。ゲート電極ＧＥ１は、ゲート絶縁膜ＧＩ１上に設けられている。サイドウォールＳＷ１は、ゲート絶縁膜ＧＩ１およびゲート電極ＧＥ１の側面上に形成されている。ソース・ドレイン領域ＳＤ１は、半導体基板ＳＢ１に形成されている。ソース・ドレイン領域ＳＤ１は、たとえばゲート電極ＧＥ１、サイドウォールＳＷ１および素子分離膜ＥＩ１をマスクとしたイオン注入により形成される。ソース・ドレイン領域ＳＤ１上には、たとえばシリサイド層ＳＣ１が形成されている。
【００１８】
半導体基板ＳＢ１上には、トランジスタＴＲ１を覆うようにエッチングストッパ膜ＥＳ２が形成されている。エッチングストッパ膜ＥＳ２上には、層間絶縁膜ＩＬ２が形成されている。層間絶縁膜ＩＬ２中には、層間絶縁膜ＩＬ２およびエッチングストッパ膜ＥＳ２を貫通してソース・ドレイン領域ＳＤ１に接続するコンタクトプラグＣＰ１が形成されている。本実施形態においては、たとえばソース・ドレイン領域ＳＤ１上に設けられたシリサイド層ＳＣ１に接続するよう、コンタクトプラグＣＰ１が形成される。
【００１９】
層間絶縁膜ＩＬ２上には、複数の配線層ＷＬ１が積層されてなる多層配線層が形成されている。多層配線層は、エッチングストッパ膜ＥＳ１、エッチングストッパ膜ＥＳ１上に設けられる層間絶縁膜ＩＬ１、ならびに層間絶縁膜ＩＬ１中に形成される配線ＩＣ１およびビアプラグＶＰ１により構成されている。層間絶縁膜ＩＬ１は、たとえば図１に示す低誘電率膜ＬＦ１により構成される。配線ＩＣ１およびビアプラグＶＰ１は、たとえばこれらが一体として形成されたデュアルダマシン構造を有する。
【００２０】
次に、本実施形態に係る半導体装置ＳＭ１の製造方法につき詳細に説明する。
本実施形態に係る半導体装置ＳＭ１は、半導体基板ＳＢ１上にトランジスタＴＲ１を形成した後、トランジスタＴＲ１上に複数の配線層ＷＬ１からなる多層配線構造を形成することにより得られる。
【００２１】
各配線層ＷＬ１の形成は、以下のように行われる。
まず、図１（ａ）に示すように、配線ＩＣ１が埋め込まれた層間絶縁膜ＩＬ１上に、エッチングストッパ膜ＥＳ１、および低誘電率膜ＬＦ１を順に形成する。この低誘電率膜ＬＦ１は、配線層ＷＬ１の層間絶縁膜ＩＬ１を構成する。
ここで、配線ＩＣ１が埋め込まれた層間絶縁膜ＩＬ１は、当該工程において形成される上記配線層ＷＬ１の下層に位置する他の配線層ＷＬ１を構成する。なお、多層配線層のうち最下層に位置する配線層ＷＬ１を形成する場合には、当該工程において、層間絶縁膜ＩＬ２上にエッチングストッパ膜ＥＳ１および層間絶縁膜ＩＬ１が形成されることとなる。
【００２２】
エッチングストッパ膜ＥＳ１は、下層に設けられた配線ＩＣ１を構成する導電材料が低誘電率膜ＬＦ１内へ拡散することを防止するバリア膜としても機能する。エッチングストッパ膜ＥＳ１は、たとえばＳｉＣＮにより構成される。
低誘電率膜ＬＦ１は、酸化シリコンよりも低い誘電率を有する。低誘電率膜ＬＦ１の比誘電率は、たとえば３以下であることが好ましく、２．５以下であることがさらに好ましい。これにより、配線間容量の増大を抑え、半導体装置の高速化、低消費電力化を十分に図ることができる。低誘電率膜ＬＦ１としては、たとえばポーラスＳｉＣＯＨ膜が用いられる。低誘電率膜ＬＦ１の膜厚は、たとえば１００ｎｍ以上１４０ｎｍ以下である。
【００２３】
次いで、低誘電率膜ＬＦ１上に、少なくとも３層のハードマスク膜ＨＭ１が形成される。
本実施形態では、低誘電率膜ＬＦ１上に、３層のハードマスク膜ＨＭ１が形成される。３層のハードマスク膜ＨＭ１は、最上層に位置するハードマスク膜ＨＭ１である第１マスク膜ＭＦ１、第１マスク膜ＭＦ１の下に位置するハードマスク膜ＨＭ１である第２マスク膜ＭＦ２、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３からなる。すなわち、低誘電率膜ＬＦ１上に、第３マスク膜ＭＦ３、第２マスク膜ＭＦ２、および第１マスク膜ＭＦ１が順に積層されることにより、３層のハードマスク膜ＨＭ１が形成される。
【００２４】
少なくとも３層のハードマスク膜ＨＭ１は、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されてなる。
絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、の間においては、高いエッチング選択比を実現することができる。すなわち、一方をエッチングする際に、他方がエッチングされにくくなる。このため、互いに積層された複数のハードマスク膜ＨＭ１において、隣接するハードマスク膜ＨＭ１間におけるエッチング選択比を十分に確保することができる。したがって、本実施形態によれば、トレンチパターンやビアパターンを形成する際におけるパターニング不良の発生を抑制することが可能となる。
【００２５】
ハードマスク膜ＨＭ１を構成する絶縁材料は、たとえばＳｉＯ２、ＳｉＮ、ＳｉＣまたはＳｉＣＮである。また、ハードマスク膜を構成する金属材料は、たとえばＴｉＮ、ＴａＮ、Ｗ、ＷＳｉ、ＷＮまたはＴｉＷである。このような材料を選択することにより、絶縁材料からなるハードマスク膜ＨＭ１と、金属材料からなるハードマスク膜ＨＭ１と、の間において、高いエッチング選択比を実現することが可能となる。
【００２６】
本実施形態においては、たとえば第１マスク膜ＭＦ１および第３マスク膜ＭＦ３が絶縁材料により構成され、第２マスク膜ＭＦ２が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される。この場合、低誘電率膜ＬＦ１上に、絶縁材料からなる第３マスク膜ＭＦ３が形成される。このため、ハードマスク膜ＨＭ１と低誘電率膜ＬＦ１との密着性を向上させることができる。したがって、低誘電率膜ＬＦ１からハードマスク膜ＨＭ１が剥離してしまう等の問題が生じることが抑制される。
【００２７】
本実施形態では、第３マスク膜ＭＦ３は、ＳｉＯ２により構成されることが好ましい。第３マスク膜ＭＦ３は、後述するアッシング処理工程において、低誘電率膜ＬＦ１を保護する保護膜として機能する。第３マスク膜ＭＦ３をＳｉＯ２により構成することで、酸素プラズマを用いたアッシング処理を行う場合に、低誘電率膜ＬＦ１をより確実に保護することが可能となる。
したがって、アッシング処理に起因したダメージにより、低誘電率膜ＬＦ１の誘電率が上昇してしまうことを確実に抑制することができる。
【００２８】
また、第３マスク膜ＭＦ３は、たとえば第１マスク膜ＭＦ１にトレンチパターンを形成するためのエッチングにおいて第１マスク膜ＭＦ１よりもエッチングされにくい材料により構成される。このような構成は、たとえば第３マスク膜ＭＦ３をＳｉＯ２により構成し、第１マスク膜ＭＦ１をＳｉＮにより構成することにより実現することができる。
これにより、後述する第１マスク膜ＭＦ１をエッチングしてトレンチパターンを形成する工程において、第３マスク膜ＭＦ３が除去され、低誘電率膜ＬＦ１が露出してしまうことを確実に抑制することが可能となる。
【００２９】
なお、第１マスク膜ＭＦ１および第３マスク膜ＭＦ３が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成され、第２マスク膜ＭＦ２が絶縁材料により構成されていてもよい。
この場合、第１マスク膜ＭＦ１は、たとえばＷ、ＷＳｉ、ＷＮまたはＴｉＷにより構成されることが好ましい。これらの金属材料のフッ化物は、ＴｉＮ、ＴａＮ等の金属材料のフッ化物と比較して、高い蒸気圧を有する。このため、最上層の第１マスク膜ＭＦ１をＷ、ＷＳｉ、ＷＮまたはＴｉＷにより構成することにより、フルオロカーボン系のエッチングガスを用いたエッチングを行う際に、蒸気圧の低い金属フッ化物が発生することを抑制できる。したがって、金属フッ化物からなる残留物がトレンチパターン内に残留してしまうことを抑制することができる。
【００３０】
第３マスク膜ＭＦ３の膜厚は、たとえば１０ｎｍ以上３０ｎｍ以下である。第２マスク膜ＭＦ２の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。第１マスク膜ＭＦ１の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。
このような膜厚を選択することにより、ハードマスクとしての機能を十分に実現することができる。また、ハードマスク膜ＨＭ１の膜厚が過剰に厚くなることにより除去が困難となるといった問題が生じることを抑制することができる。
【００３１】
次に、フォトレジストをマスクとしたハードマスク膜ＨＭ１のエッチングと、フォトレジストを除去するアッシング処理を繰り返す。これにより、第１マスク膜ＭＦ１にトレンチパターンを形成するとともに、第２マスク膜ＭＦ２に平面視でトレンチパターンの内側に位置するビアパターンを形成する。以下、トレンチパターンおよびビアパターンを形成する当該工程について詳細に説明する。
まず、図１（ｂ）に示すように、３層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ１およびフォトレジストＰＲ１を順に形成する。次いで、露光・現像を行うことにより、フォトレジストＰＲ１をパターニングする。
【００３２】
次に、図２（ａ）に示すように、フォトレジストＰＲ１をマスクとして、反射防止膜ＡＲ１および第１マスク膜ＭＦ１をエッチングする。これにより、第１マスク膜ＭＦ１に、開口ＯＰ１が形成される。当該エッチングは、たとえばドライエッチングにより行われる。
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第１マスク膜ＭＦ１と、第１マスク膜ＭＦ１の直下に位置する第２マスク膜ＭＦ２と、の間において十分に高いエッチング選択比を実現することができる。すなわち、第１マスク膜ＭＦ１をエッチングする際に、第２マスク膜ＭＦ２がエッチングされてしまうことを抑制することができる。
【００３３】
第１マスク膜ＭＦ１が絶縁材料により構成される場合、第１マスク膜ＭＦ１のエッチングは、たとえばフルオロカーボン系のエッチングガスを用いて行われる。この場合、第１マスク膜ＭＦ１と、金属材料からなる第２マスク膜ＭＦ２と、の間において十分に高いエッチング選択比を実現することができる。
なお、このような効果は、第１マスク膜ＭＦ１がＳｉＮにより構成され、かつ第２マスク膜ＭＦ２がＴｉＮにより構成される場合に、特に顕著に得られる。
【００３４】
次に、図２（ｂ）に示すように、フォトレジストＰＲ１をマスクとして、第２マスク膜ＭＦ２をエッチングする。これにより、第２マスク膜ＭＦ２に、開口ＯＰ１と重なる開口ＯＰ２が形成される。当該エッチングは、たとえばドライエッチングにより行われる。本実施形態では、第２マスク膜ＭＦ２に設けられた開口ＯＰ２が、ビアパターンとなる。
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第２マスク膜ＭＦ２と、第２マスク膜ＭＦ２の直下に位置する第３マスク膜ＭＦ３と、の間において十分に高いエッチング選択比を実現することができる。すなわち、第２マスク膜ＭＦ２をエッチングする際に、第３マスク膜ＭＦ３がエッチングされてしまうことを抑制することができる。
【００３５】
第２マスク膜ＭＦ２が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第２マスク膜ＭＦ２のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第２マスク膜ＭＦ２と、絶縁材料からなる第３マスク膜ＭＦ３と、の間において、約５という十分に高いエッチング選択比を実現することができる。
なお、このような効果は、第２マスク膜ＭＦ２がＴｉＮにより構成され、かつ第３マスク膜ＭＦ３がＳｉＯ２により構成される場合に、特に顕著に得られる。
【００３６】
次に、図３（ａ）に示すように、フォトレジストＰＲ１および反射防止膜ＡＲ１を除去する。フォトレジストＰＲ１および反射防止膜ＡＲ１は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
本実施形態によれば、フォトレジストＰＲ１を除去する当該工程において、低誘電率膜ＬＦ１は第３マスク膜ＭＦ３により覆われており、開口ＯＰ２から露出していない。このため、アッシング処理に起因して低誘電率膜ＬＦ１にダメージが生じることを抑制できる。
【００３７】
次に、図３（ｂ）に示すように、３層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ２およびフォトレジストＰＲ２を順に形成する。反射防止膜ＡＲ２は、たとえば開口ＯＰ１および開口ＯＰ２を埋め込むように設けられる。次いで、露光・現像を行うことにより、フォトレジストＰＲ２をパターニングする。
【００３８】
次に、図４（ａ）に示すように、フォトレジストＰＲ２をマスクとして、反射防止膜ＡＲ２および第１マスク膜ＭＦ１をエッチングする。これにより、第１マスク膜ＭＦ１に、開口ＯＰ１からなるトレンチパターンが形成される。トレンチパターンは、たとえば第２マスク膜ＭＦ２に形成されたビアパターンが平面視でトレンチパターンの内側に位置するように形成される。この場合、第１マスク膜ＭＦ１に形成されていた開口ＯＰ１が拡張するように、第１マスク膜ＭＦ１がエッチングされることとなる。当該エッチングは、たとえばドライエッチングにより行われる。
なお、トレンチパターンは、配線ＩＣ１を埋め込むトレンチを形成するためのパターンである。このため、トレンチパターンは、たとえば一の方向に延在するように形成される。
【００３９】
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第１マスク膜ＭＦ１と、第１マスク膜ＭＦ１の直下に位置する第２マスク膜ＭＦ２と、の間において十分に高いエッチング選択比を実現することができる。すなわち、第１マスク膜ＭＦ１をエッチングする際に、第２マスク膜ＭＦ２がエッチングされてしまうことを抑制することができる。したがって、トレンチパターンを形成するためのエッチングによりビアパターンが変形してパターニング不良を引き起こす等の問題が生じることを抑制することが可能となる。
【００４０】
第１マスク膜ＭＦ１にトレンチパターンを形成する工程の後において、開口ＯＰ２下には低誘電率膜ＬＦ１を覆う第３マスク膜ＭＦ３が残存する。このため、フォトレジストＰＲ２を除去するためのアッシング処理により、低誘電率膜ＬＦ１がダメージを受けてしまうことを十分に抑制することができる。
本実施形態においては、第３マスク膜ＭＦ３は、たとえば第１マスク膜ＭＦ１よりも膜厚が厚い。また、第３マスク膜ＭＦ３は、たとえば第１マスク膜ＭＦ１にトレンチパターンを形成するためのエッチングにおいて第１マスク膜ＭＦ１よりもエッチングされにくい材料により構成される。このような構成により、第１マスク膜ＭＦ１にトレンチパターンを形成する工程の後において、開口ＯＰ２下に、低誘電率膜ＬＦ１を覆う第３マスク膜ＭＦ３を十分に残存させることが可能となる。
【００４１】
第１マスク膜ＭＦ１が絶縁材料により構成される場合、第１マスク膜ＭＦ１のエッチングは、たとえばフルオロカーボン系のエッチングガスを用いて行われる。この場合、第１マスク膜ＭＦ１と、金属材料からなる第２マスク膜ＭＦ２と、の間において、２０以上という十分に高いエッチング選択比を実現することができる。なお、このような効果は、第１マスク膜ＭＦ１がＳｉＮにより構成され、かつ第２マスク膜ＭＦ２がＴｉＮにより構成される場合に、特に顕著に得られる。
また、第１マスク膜ＭＦ１をＳｉＮにより構成し、かつ第３マスク膜ＭＦ３をＳｉＯ２により構成した場合、第１マスク膜ＭＦ１と第３マスク膜ＭＦ３との間において、約３という高いエッチング選択比を実現することができる。
【００４２】
なお、本実施形態においては、第２マスク膜ＭＦ２にビアパターンを形成した後に、第１マスク膜ＭＦ１にトレンチパターンを形成した。しかしながら、第１マスク膜ＭＦ１にトレンチパターンを形成した後、第２マスク膜ＭＦ２にビアパターンを形成してもよい。この場合においても、各パターンの形成は、フォトレジストを用いたエッチングにより行うことができる。
【００４３】
次に、図４（ｂ）に示すように、フォトレジストＰＲ２および反射防止膜ＡＲ２を除去する。フォトレジストＰＲ２および反射防止膜ＡＲ２は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
本実施形態によれば、フォトレジストＰＲ２を除去する当該工程において、低誘電率膜ＬＦ１は第３マスク膜ＭＦ３により覆われており、開口ＯＰ２から露出していない。このため、アッシング処理に起因して低誘電率膜ＬＦ１にダメージが生じることを抑制できる。
【００４４】
次に、図５（ａ）に示すように、第２マスク膜ＭＦ２をマスクとして、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３と、低誘電率膜ＬＦ１と、をエッチングする。これにより、第３マスク膜ＭＦ３を貫通し低誘電率膜ＬＦ１に至る凹部ＲＣ１が形成される。凹部ＲＣ１は、たとえば低誘電率膜ＬＦ１を貫通しないように形成される。当該エッチング工程は、たとえばドライエッチングにより行われる。
【００４５】
次に、図５（ｂ）に示すように、第１マスク膜ＭＦ１をマスクとして第２マスク膜ＭＦ２をエッチングする。これにより、第１マスク膜ＭＦ１に形成されているトレンチパターンを第２マスク膜ＭＦ２へ転写する。この場合、第２マスク膜ＭＦ２に形成されていた開口ＯＰ２が拡張するように、第２マスク膜ＭＦ２がエッチングされることとなる。
【００４６】
第２マスク膜ＭＦ２が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第２マスク膜ＭＦ２のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第２マスク膜ＭＦ２と、絶縁材料からなる第３マスク膜ＭＦ３と、の間において、約５という十分に高いエッチング選択比を実現することができる。また、第２マスク膜ＭＦ２と、低誘電率膜ＬＦ１と、の間においても、約５という十分に高いエッチング選択比を実現することができる。
【００４７】
次に、図６（ａ）に示すように、第３マスク膜ＭＦ３のうちトレンチパターン下に位置する部分をエッチングするとともに、低誘電率膜ＬＦ１をエッチングする。これにより、凹部ＲＣ１と重なるビアホールＶＨ１と、ビアホールＶＨ１上に位置し、かつトレンチパターンと重なるトレンチＷＴ１と、を低誘電率膜ＬＦ１に形成する。
第３マスク膜ＭＦ３および低誘電率膜ＬＦ１をエッチングする工程は、たとえば第１マスク膜ＭＦ１および第２マスク膜ＭＦ２をマスクとして行われる。このため、低誘電率膜ＬＦ１のうち、第２マスク膜ＭＦ２に転写されたトレンチパターンと重なる領域がエッチングされる。これにより、凹部ＲＣ１と重なる部分には、エッチングストッパ膜ＥＳ１まで到達するビアホールＶＨ１が形成される。また、ビアホールＶＨ１上には、平面視で内側にビアホールＶＨ１を含み、かつ低誘電率膜ＬＦ１を貫通しないトレンチＷＴ１が形成される。
【００４８】
次に、図６（ｂ）に示すように、エッチングストッパ膜ＥＳ１のうちビアホールＶＨ１下に位置する部分を、エッチングにより除去する。これにより、ビアホールＶＨ１は、下層に設けられた配線ＩＣ１に接続されることとなる。
なお、このエッチングにより、たとえば低誘電率膜ＬＦ１の一部がさらに除去される。これにより、トレンチＷＴ１の深さは、より深くなる。また、このエッチングにより、第１マスク膜ＭＦ１は、たとえば完全に除去される。
エッチングストッパ膜ＥＳ１をエッチングする当該工程は、たとえばフルオロカーボン系のエッチングガスを用いて行われる。
【００４９】
次に、図７（ａ）に示すように、ビアホールＶＨ１内およびトレンチＷＴ１内に、導電膜ＣＭ１を埋め込む。導電膜ＣＭ１は、たとえばビアホールＶＨ１およびトレンチＷＴ１の内壁を覆うバリアメタル膜ＢＭ１上に形成される。
本実施形態においては、バリアメタル膜ＢＭ１は、ビアホールＶＨ１およびトレンチＷＴ１の内壁、ならびにハードマスク膜ＨＭ１上に形成される。また、バリアメタル膜ＢＭ１は、たとえばＴａＮ膜とＴａ膜を順に積層してなる積層膜により構成される。
導電膜ＣＭ１は、たとえばＣｕにより構成される。導電膜ＣＭ１は、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法やめっき法を用いて形成される。また、導電膜ＣＭ１は、ＰＶＤ法により形成されたバリアＣｕ膜と、当該バリアＣｕ膜上にめっき法により形成されたＣｕ膜と、からなる積層膜により構成されていてもよい。
【００５０】
次に、図７（ｂ）に示すように、バリアメタル膜ＢＭ１および導電膜ＣＭ１のうちビアホールＶＨ１およびトレンチＷＴ１の外部に位置する部分と、残存しているハードマスク膜ＨＭ１と、を除去する。これにより、下層の配線ＩＣ１に接続するビアプラグＶＰ１と、ビアプラグＶＰ１上に位置し、かつビアプラグＶＰ１と接続する配線ＩＣ１と、が形成されることとなる。なお、ビアホールＶＨ１内にはビアプラグＶＰ１が、トレンチＷＴ１には配線ＩＣ１が、それぞれ形成されることとなる。
バリアメタル膜ＢＭ１、導電膜ＣＭ１、およびハードマスク膜ＨＭ１は、たとえばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により除去される。ここでは、たとえばバリアメタル膜ＢＭ１、導電膜ＣＭ１、第２マスク膜ＭＦ２および第３マスク膜ＭＦ３が除去される。
【００５１】
本実施形態では、第２マスク膜ＭＦ２を、第２マスク膜ＭＦ２上に位置するバリアメタル膜ＢＭ１および導電膜ＣＭ１をＣＭＰ法により除去する際のストッパとして機能させることができる。また、第３マスク膜ＭＦ３を、第２マスク膜ＭＦ２をＣＭＰ法により除去する際のストッパとして機能させることができる。さらに、低誘電率膜ＬＦ１を、第３マスク膜ＭＦ３をＣＭＰ法により除去する際のストッパとして機能させることができる。このため、本実施形態によれば、高精度な配線構造の形成が可能となる。
本実施形態によれば、このようにして、各配線層ＷＬ１が得られることとなる。
【００５２】
次に、本実施形態の効果を説明する。
本実施形態によれば、低誘電率膜ＬＦ１上には、３層のハードマスク膜ＨＭ１が形成される。３層のハードマスク膜ＨＭ１は、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３、第３マスク膜ＭＦ３上に位置するハードマスク膜ＨＭ１である第２マスク膜ＭＦ２、および最上層に位置するハードマスク膜ＨＭ１である第１マスク膜ＭＦ１からなる。そして、フォトレジストをマスクとしたエッチングにより第１マスク膜ＭＦ１と第２マスク膜ＭＦ２にそれぞれトレンチパターンとビアパターンを形成した後、第２マスク膜ＭＦ２をマスクとして第３マスク膜ＭＦ３をエッチングする。このため、フォトレジストをアッシング処理により除去する際に、低誘電率膜ＬＦ１を第３マスク膜ＭＦ３により保護することができる。したがって、低誘電率膜ＬＦ１におけるアッシング処理によるダメージを抑制することができる。
【００５３】
また、３層のハードマスク膜ＨＭ１は、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されてなる。これにより、隣接するハードマスク膜ＨＭ１間におけるエッチング選択比を十分に確保することができる。このため、トレンチパターンやビアパターンを形成する際におけるパターニング不良の発生を抑制し、高い配線信頼性を実現することが可能となる。
このように、本実施形態によれば、アッシング処理によるダメージを抑制しつつ、高い配線信頼性を実現することが可能な半導体装置の製造方法を提供することができる。
【００５４】
（第２の実施形態）
図９〜１５は、第２の実施形態に係る半導体装置ＳＭ１の製造方法を示す断面図であり、第１の実施形態における図１〜７に対応している。
本実施形態に係る半導体装置ＳＭ１の製造方法では、４層のハードマスク膜ＨＭ１を用いて各配線層ＷＬ１の形成工程を行う。この点を除いて、本実施形態に係る半導体装置ＳＭ１の製造方法は、第１の実施形態と同様である。
【００５５】
以下、本実施形態に係る各配線層ＷＬ１の形成方法を説明する。
まず、図９（ａ）に示すように、配線ＩＣ１が埋め込まれた層間絶縁膜ＩＬ１上に、エッチングストッパ膜ＥＳ１、および低誘電率膜ＬＦ１を順に形成する。低誘電率膜ＬＦ１およびエッチングストッパ膜ＥＳ１の構成は、たとえば第１の実施形態と同様である。
【００５６】
次いで、低誘電率膜ＬＦ１上に、少なくとも３層のハードマスク膜ＨＭ１が形成される。
本実施形態では、低誘電率膜ＬＦ１上に、４層のハードマスク膜ＨＭ１が形成される。４層のハードマスク膜ＨＭ１は、最下層に位置する第３マスク膜ＭＦ３、第３マスク膜ＭＦ３上に位置する第４マスク膜ＭＦ４、第４マスク膜ＭＦ４上に位置する第２マスク膜ＭＦ２、最上層に位置する第１マスク膜ＭＦ１からなる。すなわち、低誘電率膜ＬＦ１上に、第３マスク膜ＭＦ３、第４マスク膜ＭＦ４、第２マスク膜ＭＦ２、第１マスク膜ＭＦ１が順に積層されることにより、４層のハードマスク膜ＨＭ１が構成される。
【００５７】
４層のハードマスク膜ＨＭ１は、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されてなる。なお、ハードマスク膜ＨＭ１を構成する絶縁材料および金属材料は、それぞれ第１の実施形態に示すものを用いることができる。
絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、の間においては、高いエッチング選択比を実現することができる。このため、互いに積層された複数のハードマスク膜ＨＭ１において、隣接するハードマスク膜ＨＭ１間におけるエッチング選択比を十分に確保することができる。
したがって、本実施形態においても、トレンチパターンやビアパターンを形成する際におけるパターニング不良の発生を抑制することが可能となる。
【００５８】
本実施形態においては、たとえば第２マスク膜ＭＦ２および第３マスク膜ＭＦ３が絶縁材料により構成され、第１マスク膜ＭＦ１および第４マスク膜ＭＦ４が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される。この場合、低誘電率膜ＬＦ１上に、絶縁材料からなる第３マスク膜ＭＦ３が形成される。このため、ハードマスク膜ＨＭ１と低誘電率膜ＬＦ１との密着性を向上させることができる。したがって、低誘電率膜ＬＦ１からハードマスク膜ＨＭ１が剥離してしまう等の問題が生じることが抑制される。
【００５９】
本実施形態においても、第３マスク膜ＭＦ３がＳｉＯ２により構成されることが好ましい。第３マスク膜ＭＦ３は、後述するアッシング処理工程において、低誘電率膜ＬＦ１を保護する保護膜として機能する。第３マスク膜ＭＦ３をＳｉＯ２により構成することで、酸素プラズマを用いたアッシング処理を行う場合に、低誘電率膜ＬＦ１をより確実に保護することが可能となる。
なお、第２マスク膜ＭＦ２および第３マスク膜ＭＦ３が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成され、第１マスク膜ＭＦ１および第４マスク膜ＭＦ４が絶縁材料により構成されていてもよい。
【００６０】
第３マスク膜ＭＦ３の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。第４マスク膜ＭＦ４の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。第２マスク膜ＭＦ２の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。第１マスク膜ＭＦ１の膜厚は、たとえば５ｎｍ以上１５ｎｍ以下である。このような膜厚を選択することにより、ハードマスクとしての機能を十分に実現することができる。また、ハードマスク膜ＨＭ１の膜厚が過剰に厚くなることにより除去が困難となるといった問題が生じることを抑制することができる。
【００６１】
また、本実施形態によれば、フォトレジストを用いたエッチングによってトレンチパターンが形成される第１マスク膜ＭＦ１が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成され、第３マスク膜ＭＦ３が絶縁材料により構成される。このため、後述する第１マスク膜ＭＦ１にトレンチパターンを形成する工程において、第１マスク膜ＭＦ１と第３マスク膜ＭＦ３との間において高いエッチング選択比を実現することができる。すなわち、第１マスク膜ＭＦ１にトレンチパターンを形成する際に、第３マスク膜ＭＦ３のうちビアパターンから露出する部分が削れてしまうことを抑制できる。
したがって、本実施形態によれば、第１の実施形態と比較して第３マスク膜ＭＦ３の膜厚を薄くした場合においても、第３マスク膜ＭＦ３が有するアッシング処理時における保護膜としての機能を十分に確保することが可能となる。
【００６２】
次に、フォトレジストをマスクとしたハードマスク膜ＨＭ１のエッチングと、フォトレジストを除去するアッシング処理を繰り返す。これにより、第１マスク膜ＭＦ１にトレンチパターンを形成するとともに、第２マスク膜ＭＦ２に平面視でトレンチパターンの内側に位置するビアパターンを形成する。以下、トレンチパターンおよびビアパターンを形成する当該工程について詳細に説明する。
まず、図９（ｂ）に示すように、４層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ３およびフォトレジストＰＲ３を順に形成する。次いで、露光・現像を行うことにより、フォトレジストＰＲ３をパターニングする。
【００６３】
次に、図１０（ａ）に示すように、フォトレジストＰＲ３をマスクとして、反射防止膜ＡＲ３、第１マスク膜ＭＦ１、第２マスク膜ＭＦ２および第４マスク膜ＭＦ４をエッチングする。これにより、第１マスク膜ＭＦ１に開口ＯＰ１が、第２マスク膜ＭＦ２に開口ＯＰ２が、第４マスク膜ＭＦ４に開口ＯＰ４が、それぞれ形成される。当該エッチングは、たとえばドライエッチングにより行われる。本実施形態では、第２マスク膜ＭＦ２に設けられた開口ＯＰ２、および第４マスク膜ＭＦ４に設けられた開口ＯＰ４が、ビアパターンとなる。
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第１マスク膜ＭＦ１、第２マスク膜ＭＦ２および第４マスク膜ＭＦ４をエッチングする際に、それぞれ下層に位置するハードマスク膜ＨＭ１がエッチングされてしまうことを抑制することができる。
【００６４】
第１マスク膜ＭＦ１が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第１マスク膜ＭＦ１のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第１マスク膜ＭＦ１と、絶縁材料からなる第２マスク膜ＭＦ２と、の間において十分に高いエッチング選択比を実現することができる。
第２マスク膜ＭＦ２が絶縁材料により構成される場合、第２マスク膜ＭＦ２のエッチングは、たとえばフルオロカーボン系のエッチングガスを用いて行われる。この場合、第２マスク膜ＭＦ２と、金属材料からなる第４マスク膜ＭＦ４と、の間において十分に高いエッチング選択比を実現することができる。
第４マスク膜ＭＦ４が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第４マスク膜ＭＦ４のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第４マスク膜ＭＦ４と、絶縁材料からなる第３マスク膜ＭＦ３と、の間において十分に高いエッチング選択比を実現することができる。
【００６５】
次に、図１０（ｂ）に示すように、フォトレジストＰＲ３および反射防止膜ＡＲ３を除去する。フォトレジストＰＲ３および反射防止膜ＡＲ３は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
本実施形態によれば、フォトレジストＰＲ３を除去する当該工程において、低誘電率膜ＬＦ１は第３マスク膜ＭＦ３により覆われており、開口ＯＰ２および開口ＯＰ４からなるビアパターンから露出していない。このため、アッシング処理に起因して低誘電率膜ＬＦ１にダメージが生じることを抑制できる。
【００６６】
次に、図１１（ａ）に示すように、４層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ４およびフォトレジストＰＲ４を順に形成する。反射防止膜ＡＲ４は、たとえば開口ＯＰ１、開口ＯＰ２および開口ＯＰ４を埋め込むように設けられる。次いで、露光・現像を行うことにより、フォトレジストＰＲ４をパターニングする。
【００６７】
次に、図１１（ｂ）に示すように、フォトレジストＰＲ４をマスクとして、反射防止膜ＡＲ４および第１マスク膜ＭＦ１をエッチングする。これにより、第１マスク膜ＭＦ１に、開口ＯＰ１からなるトレンチパターンが形成される。トレンチパターンは、たとえば第２マスク膜ＭＦ２に形成されたビアパターンが平面視でトレンチパターンの内側に位置するように形成される。この場合、第１マスク膜ＭＦ１に形成されていた開口ＯＰ１が拡張するように、第１マスク膜ＭＦ１がエッチングされることとなる。当該エッチングは、たとえばドライエッチングにより行われる。
なお、トレンチパターンは、配線ＩＣ１を埋め込むトレンチを形成するためのパターンである。このため、トレンチパターンは、たとえば一の方向に延在するように形成される。
【００６８】
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第１マスク膜ＭＦ１と、第１マスク膜ＭＦ１の直下に位置する第２マスク膜ＭＦ２と、の間において十分に高いエッチング選択比を実現することができる。すなわち、第１マスク膜ＭＦ１をエッチングする際に、第２マスク膜ＭＦ２がエッチングされてしまうことを抑制することができる。したがって、トレンチパターンを形成するためのエッチングによりビアパターンが変形してパターニング不良を引き起こす等の問題が生じることを抑制することが可能となる。
【００６９】
第１マスク膜ＭＦ１にトレンチパターンを形成する工程の後において、開口ＯＰ２および開口ＯＰ４からなるビアパターン下には低誘電率膜ＬＦ１を覆う第３マスク膜ＭＦ３が残存する。このため、フォトレジストＰＲ４を除去するためのアッシング処理により、低誘電率膜ＬＦ１がダメージを受けてしまうことを十分に抑制することができる。
また、本実施形態によれば、トレンチパターンが形成される第１マスク膜ＭＦ１が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成され、第３マスク膜ＭＦ３が絶縁材料により構成される。このため、第１マスク膜ＭＦ１にトレンチパターンを形成する工程において、第１マスク膜ＭＦ１と第３マスク膜ＭＦ３との間において高いエッチング選択比を実現することができる。すなわち、第１マスク膜ＭＦ１にトレンチパターンを形成する際に、第３マスク膜ＭＦ３のうちビアパターンから露出する部分が削れてしまうことを抑制できる。したがって、第１マスク膜ＭＦ１にトレンチパターンを形成する工程の後においても、ビアパターン下に、低誘電率膜ＬＦ１を覆う第３マスク膜ＭＦ３を残存させることが容易となる。
【００７０】
第１マスク膜ＭＦ１が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される場合、第１マスク膜ＭＦ１のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第１マスク膜ＭＦ１と、絶縁材料からなる第２マスク膜ＭＦ２および第３マスク膜ＭＦ３と、の間において、２０以上という十分に高いエッチング選択比を実現することができる。
【００７１】
なお、本実施形態においては、第２マスク膜ＭＦ２および第４マスク膜ＭＦ４にビアパターンを形成した後に、第１マスク膜ＭＦ１にトレンチパターンを形成した。しかしながら、第１マスク膜ＭＦ１にトレンチパターンを形成した後、第２マスク膜ＭＦ２および第４マスク膜ＭＦ４にビアパターンを形成してもよい。この場合においても、各パターンの形成は、フォトレジストを用いたエッチングにより行うことができる。
【００７２】
次に、図１２（ａ）に示すように、フォトレジストＰＲ４および反射防止膜ＡＲ４を除去する。フォトレジストＰＲ４および反射防止膜ＡＲ４は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
本実施形態によれば、フォトレジストＰＲ４を除去する当該工程において、低誘電率膜ＬＦ１は第３マスク膜ＭＦ３により覆われており、開口ＯＰ２および開口ＯＰ４からなるビアパターンから露出していない。このため、アッシング処理に起因して低誘電率膜ＬＦ１にダメージが生じることを抑制できる。
【００７３】
次に、図１２（ｂ）に示すように、第２マスク膜ＭＦ２をマスクとして、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３と、低誘電率膜ＬＦ１と、をエッチングする。これにより、第３マスク膜ＭＦ３を貫通し低誘電率膜ＬＦ１に至る凹部ＲＣ１が形成される。凹部ＲＣ１は、たとえば低誘電率膜ＬＦ１を貫通しないように形成される。当該エッチング工程は、たとえばドライエッチングにより行われる。
【００７４】
次に、図１３（ａ）に示すように、第１マスク膜ＭＦ１をマスクとして、第２マスク膜ＭＦ２をエッチングする。これにより、第１マスク膜ＭＦ１に形成されているトレンチパターンを第２マスク膜ＭＦ２へ転写する。この場合、第２マスク膜ＭＦ２に形成されていた開口ＯＰ２が拡張するように、第２マスク膜ＭＦ２がエッチングされることとなる。
なお、このエッチング工程において、凹部ＲＣ１下に位置する低誘電率膜ＬＦ１の一部が除去されてもよい。この場合、このエッチング工程においてエッチングストッパ膜ＥＳ１が露出しないよう、凹部ＲＣ１の深さを制御することができる。
また、第２マスク膜ＭＦ２が絶縁材料により構成される場合、第２マスク膜ＭＦ２のエッチングは、たとえばフルオロカーボン系のエッチングガスを用いて行われる。
【００７５】
次に、図１３（ｂ）に示すように、第２マスク膜ＭＦ２をマスクとして、第４マスク膜ＭＦ４をエッチングする。これにより、第２マスク膜ＭＦ２に形成されているトレンチパターンを第４マスク膜ＭＦ４へ転写する。この場合、第４マスク膜ＭＦ４に形成されていた開口ＯＰ４が拡張するように、第４マスク膜ＭＦ４がエッチングされることとなる。なお、このエッチング工程により、第１マスク膜ＭＦ１が除去されてもよい。
また、第４マスク膜ＭＦ４が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第４マスク膜ＭＦ４のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。
【００７６】
次に、図１４（ａ）に示すように、第３マスク膜ＭＦ３のうちトレンチパターン下に位置する部分をエッチングするとともに、低誘電率膜ＬＦ１をエッチングする。これにより、凹部ＲＣ１と重なるビアホールＶＨ１と、ビアホールＶＨ１上に位置し、かつトレンチパターンと重なるトレンチＷＴ１と、を低誘電率膜ＬＦ１に形成する。
第３マスク膜ＭＦ３および低誘電率膜ＬＦ１をエッチングする工程は、たとえば第２マスク膜ＭＦ２および第４マスク膜ＭＦ４をマスクとして行われる。このため、低誘電率膜ＬＦ１のうち、第２マスク膜ＭＦ２および第４マスク膜ＭＦ４に転写されたトレンチパターンと重なる領域がエッチングされる。これにより、凹部ＲＣ１と重なる部分には、エッチングストッパ膜ＥＳ１まで到達するビアホールＶＨ１が形成される。また、ビアホールＶＨ１上には、平面視で内側にビアホールＶＨ１を含み、かつ低誘電率膜ＬＦ１を貫通しないトレンチＷＴ１が形成される。
【００７７】
次に、図１４（ｂ）に示すように、エッチングストッパ膜ＥＳ１のうちビアホールＶＨ１下に位置する部分を、エッチングにより除去する。これにより、ビアホールＶＨ１は、下層に設けられた配線ＩＣ１に接続されることとなる。このエッチング工程は、たとえばフルオロカーボン系のエッチングガスを用いて行われる。
また、エッチングストッパ膜ＥＳ１および第２マスク膜ＭＦ２がいずれもＳｉＮにより構成される場合、たとえば、このエッチング工程により第２マスク膜ＭＦ２は除去される。
【００７８】
次に、図１５（ａ）に示すように、ビアホールＶＨ１内およびトレンチＷＴ１内に、導電膜ＣＭ１を埋め込む。導電膜ＣＭ１は、たとえばビアホールＶＨ１およびトレンチＷＴ１の内壁を覆うバリアメタル膜ＢＭ１上に形成される。導電膜ＣＭ１およびバリアメタル膜ＢＭ１は、たとえば第１の実施形態と同様の構成を有する。
【００７９】
次に、図１５（ｂ）に示すように、バリアメタル膜ＢＭ１および導電膜ＣＭ１のうちビアホールＶＨ１およびトレンチＷＴ１の外部に位置する部分と、残存しているハードマスク膜ＨＭ１と、を除去する。これにより、下層の配線ＩＣ１に接続するビアプラグＶＰ１と、ビアプラグＶＰ１上に位置し、かつビアプラグＶＰ１と接続する配線ＩＣ１と、が形成されることとなる。なお、ビアホールＶＨ１内にはビアプラグＶＰ１が、トレンチＷＴ１には配線ＩＣ１が、それぞれ形成されることとなる。ここでは、たとえばバリアメタル膜ＢＭ１、導電膜ＣＭ１、第２マスク膜ＭＦ２および第３マスク膜ＭＦ３が除去される。
本実施形態によれば、このようにして、各配線層ＷＬ１が得られることとなる。
【００８０】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【００８１】
（第３の実施形態）
図１６〜２０は、第３の実施形態に係る半導体装置ＳＭ１の製造方法を示す断面図であり、第１の実施形態における図１〜７に対応している。
本実施形態に係る半導体装置ＳＭ１の製造方法では、５層のハードマスク膜ＨＭ１を用いて各配線層ＷＬ１の形成工程を行う。また、ハードマスク膜ＨＭ１に対しトレンチパターンを形成した後、ビアパターンを形成する。なお、本実施形態に係る半導体装置ＳＭ１の構成は、第１の実施形態と同様である。
【００８２】
以下、本実施形態に係る各配線層ＷＬ１の形成方法を説明する。
まず、図１６（ａ）に示すように、配線ＩＣ１が埋め込まれた層間絶縁膜ＩＬ１上に、エッチングストッパ膜ＥＳ１、および低誘電率膜ＬＦ１を順に形成する。低誘電率膜ＬＦ１およびエッチングストッパ膜ＥＳ１の構成は、たとえば第１の実施形態と同様である。
【００８３】
次に、低誘電率膜ＬＦ１上に、少なくとも３層のハードマスク膜ＨＭ１が形成される。
本実施形態では、低誘電率膜ＬＦ１上に、５層のハードマスク膜ＨＭ１が形成される。５層のハードマスク膜ＨＭ１は、最下層に位置する第３マスク膜ＭＦ３、第３マスク膜ＭＦ３上に位置する第２マスク膜ＭＦ２、第２マスク膜ＭＦ２上に位置する第５マスク膜ＭＦ５、第５マスク膜ＭＦ５上に位置する第６マスク膜ＭＦ６、最上層に位置する第１マスク膜ＭＦ１からなる。すなわち、低誘電率膜ＬＦ１上に、第３マスク膜ＭＦ３、第２マスク膜ＭＦ２、第５マスク膜ＭＦ５、第６マスク膜ＭＦ６、第１マスク膜ＭＦ１が順に積層されることにより、５層のハードマスク膜ＨＭ１が構成される。
【００８４】
５層のハードマスク膜ＨＭ１は、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されてなる。なお、ハードマスク膜ＨＭ１を構成する絶縁材料および金属材料は、それぞれ第１の実施形態に示すものを用いることができる。
絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、の間においては、高いエッチング選択比を実現することができる。このため、互いに積層された複数のハードマスク膜ＨＭ１において、隣接するハードマスク膜ＨＭ１間におけるエッチング選択比を十分に確保することができる。
したがって、本実施形態においても、トレンチパターンやビアパターンを形成する際におけるパターニング不良の発生を抑制することが可能となる。
【００８５】
本実施形態においては、たとえば第１マスク膜ＭＦ１、第３マスク膜ＭＦ３および第５マスク膜ＭＦ５が絶縁材料により構成され、第２マスク膜ＭＦ２および第６マスク膜ＭＦ６が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される。この場合、低誘電率膜ＬＦ１上に、絶縁材料からなる第３マスク膜ＭＦ３が形成される。このため、ハードマスク膜ＨＭ１と低誘電率膜ＬＦ１との密着性を向上させることができる。したがって、低誘電率膜ＬＦ１からハードマスク膜ＨＭ１が剥離してしまう等の問題が生じることが抑制される。
【００８６】
本実施形態においても、第３マスク膜ＭＦ３がＳｉＯ２により構成されることが好ましい。第３マスク膜ＭＦ３は、後述するアッシング処理工程において、低誘電率膜ＬＦ１を保護する保護膜として機能する。第３マスク膜ＭＦ３をＳｉＯ２により構成することで、酸素プラズマを用いたアッシング処理を行う場合に、低誘電率膜ＬＦ１をより確実に保護することが可能となる。
本実施形態においては、たとえば第３マスク膜ＭＦ３がＳｉＯ２により構成され、第５マスク膜ＭＦ５がＳｉＮにより構成され、第１マスク膜ＭＦ１がＳｉＯ２により構成される。なお、第１マスク膜ＭＦ１、第３マスク膜ＭＦ３および第５マスク膜ＭＦ５を構成する材料は、この組み合わせに限定されない。たとえばこれらの膜は互いに、同一の材料により構成されていてもよい。
なお、第１マスク膜ＭＦ１、第３マスク膜ＭＦ３および第５マスク膜ＭＦ５が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成され、第２マスク膜ＭＦ２および第６マスク膜ＭＦ６が絶縁材料により構成されていてもよい。
【００８７】
次に、フォトレジストをマスクとしたハードマスク膜ＨＭ１のエッチングと、フォトレジストを除去するアッシング処理を繰り返す。これにより、第１マスク膜ＭＦ１にトレンチパターンを形成するとともに、第２マスク膜ＭＦ２に平面視でトレンチパターンの内側に位置するビアパターンを形成する。以下、トレンチパターンおよびビアパターンを形成する当該工程について詳細に説明する。
まず、図１６（ｂ）に示すように、５層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ５およびフォトレジストＰＲ５を順に形成する。次いで、露光・現像を行うことにより、フォトレジストＰＲ５をパターニングする。
【００８８】
次に、図１７（ａ）に示すように、フォトレジストＰＲ５をマスクとして、反射防止膜ＡＲ５、第１マスク膜ＭＦ１、および第６マスク膜ＭＦ６をエッチングする。これにより、第１マスク膜ＭＦ１に開口ＯＰ１が、第６マスク膜ＭＦ６に開口ＯＰ６が、それぞれ形成される。当該エッチングは、たとえばドライエッチングにより行われる。本実施形態では、第１マスク膜ＭＦ１に設けられた開口ＯＰ１、および第６マスク膜ＭＦ６に設けられた開口ＯＰ６が、トレンチパターンとなる。
なお、トレンチパターンは、配線ＩＣ１を埋め込むトレンチを形成するためのパターンである。このため、トレンチパターンは、たとえば一の方向に延在するように形成される。
【００８９】
本実施形態においては、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第１マスク膜ＭＦ１および第６マスク膜ＭＦ６をエッチングする際に、それぞれ下層に位置するハードマスク膜ＨＭ１がエッチングされてしまうことを抑制することができる。
【００９０】
第１マスク膜ＭＦ１が絶縁材料により構成される場合、第１マスク膜ＭＦ１のエッチングは、たとえばフルオロカーボン系のエッチングガスを用いて行われる。この場合、第１マスク膜ＭＦ１と、金属材料からなる第６マスク膜ＭＦ６と、の間において十分に高いエッチング選択比を実現することができる。
第６マスク膜ＭＦ６が金属材料、アモルファスシリコン、または多結晶シリコンにより構成される場合、第６マスク膜ＭＦ６のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。この場合、第６マスク膜ＭＦ６と、絶縁材料からなる第５マスク膜ＭＦ５と、の間において十分に高いエッチング選択比を実現することができる。
【００９１】
次に、図１７（ｂ）に示すように、フォトレジストＰＲ５および反射防止膜ＡＲ５を除去する。フォトレジストＰＲ５および反射防止膜ＡＲ５は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
次いで、第１マスク膜ＭＦ１をマスクとして、第５マスク膜ＭＦ５をエッチングする。これにより、第５マスク膜ＭＦ５に開口ＯＰ５が形成されることとなる。本実施形態においては、たとえば第１マスク膜ＭＦ１がＳｉＯ２により構成され、第５マスク膜ＭＦ５がＳｉＮにより構成される。このため、第１マスク膜ＭＦ１と第５マスク膜ＭＦ５との間において、高いエッチング選択比を実現することができる。なお、第１マスク膜ＭＦ１と第５マスク膜ＭＦ５が互いに同一の材料により構成される場合には、フォトレジストＰＲ５をマスクとして第５マスク膜ＭＦ５をエッチングしてもよい。
【００９２】
次に、図１８（ａ）に示すように、５層のハードマスク膜ＨＭ１上に、反射防止膜ＡＲ６およびフォトレジストＰＲ６を順に形成する。反射防止膜ＡＲ６は、たとえば開口ＯＰ１、開口ＯＰ５および開口ＯＰ６を埋め込むように設けられる。次いで、露光・現像を行うことにより、フォトレジストＰＲ６をパターニングする。
なお、ビアパターンに対応してフォトレジストＰＲ６に形成された開口の幅は、たとえば第１マスク膜ＭＦ１に設けられたトレンチパターンの幅よりも大きくすることができる。これにより、ビアパターンを形成する際に、マスクの位置ずれによるパターニング不良が生じることを抑制することができる。また、このような場合においても、後述するように第２マスク膜ＭＦ２をエッチングする条件において第１マスク膜ＭＦ１と第２マスク膜ＭＦ２との間に高いエッチング選択比を実現することができる。すなわち、ビアパターンを形成する際に、トレンチパターン下に位置する第２マスク膜ＭＦ２のみをエッチングすることが可能となる。
【００９３】
次に、図１８（ｂ）に示すように、フォトレジストＰＲ６をマスクとして、反射防止膜ＡＲ６および第２マスク膜ＭＦ２をエッチングする。これにより、第２マスク膜ＭＦ２に、開口ＯＰ２からなるビアパターンが形成される。ビアパターンは、たとえば第１マスク膜ＭＦ１に形成されたトレンチパターンの内側に位置するように形成される。当該エッチングは、たとえばドライエッチングにより行われる。
なお、第１マスク膜ＭＦ１は絶縁材料により構成される。このため、金属材料により構成される第２マスク膜ＭＦ２をエッチングする際に、第１マスク膜ＭＦ１と第２マスク膜ＭＦ２との間において高いエッチング選択比を実現できる。このため、ビアパターンを形成する際に第１マスク膜ＭＦ１が除去されてしまうことを抑制できる。したがって、ビアパターンを形成するためのエッチングによりトレンチパターンが変形してパターニング不良を引き起こす等の問題が生じることを抑制することが可能となる。
第２マスク膜ＭＦ２が金属材料、アモルファスシリコンまたは多結晶シリコンにより構成される場合、第２マスク膜ＭＦ２のエッチングは、たとえば塩素を含有したエッチングガスを用いて行われる。
【００９４】
本実施形態において、絶縁材料により構成されるハードマスク膜ＨＭ１と、金属材料、アモルファスシリコンまたは多結晶シリコンにより構成されるハードマスク膜ＨＭ１と、が交互に積層されている。このため、第２マスク膜ＭＦ２と、第２マスク膜ＭＦ２の直下に位置する第３マスク膜ＭＦ３と、の間において十分に高いエッチング選択比を実現することができる。すなわち、第２マスク膜ＭＦ２をエッチングする際に、第３マスク膜ＭＦ３がエッチングされてしまうことを抑制することができる。このため、フォトレジストＰＲ６を除去するためのアッシング処理時において、低誘電率膜ＬＦ１を第３マスク膜ＭＦ３により保護することができる。
【００９５】
次に、図１９（ａ）に示すように、フォトレジストＰＲ６および反射防止膜ＡＲ６を除去する。フォトレジストＰＲ６および反射防止膜ＡＲ６は、たとえば酸素含有ガスを用いたプラズマアッシング処理により除去される。
本実施形態によれば、フォトレジストＰＲ６を除去する当該工程において、低誘電率膜ＬＦ１は第３マスク膜ＭＦ３により覆われており、開口ＯＰ２からなるビアパターンから露出していない。このため、アッシング処理に起因して低誘電率膜ＬＦ１にダメージが生じることを抑制できる。
【００９６】
次に、図１９（ｂ）に示すように、第６マスク膜ＭＦ６、または図には示されていないが図１８（ｂ）においてフォトレジストＰＲ６で保護されてエッチングされていない第２マスク膜ＭＦ２をマスクとして、最下層に位置するハードマスク膜ＨＭ１である第３マスク膜ＭＦ３と、低誘電率膜ＬＦ１と、をエッチングする。これにより、第３マスク膜ＭＦ３を貫通し低誘電率膜ＬＦ１に至る凹部ＲＣ１が形成される。凹部ＲＣ１は、たとえば低誘電率膜ＬＦ１を貫通しないように形成される。当該エッチング工程は、たとえばドライエッチングにより行われる。
最上層に位置する第１マスク膜ＭＦ１は、たとえば第３マスク膜ＭＦ３と低誘電率膜ＬＦ１をエッチングするこの工程において除去される。
【００９７】
次に、図２０（ａ）に示すように、第６マスク膜ＭＦ６および第５マスク膜ＭＦ５をマスクとして、第２マスク膜ＭＦ２をエッチングする。これにより、第６マスク膜ＭＦ６および第５マスク膜ＭＦ５に形成されているトレンチパターンを、第２マスク膜ＭＦ２へ転写する。この場合、第２マスク膜ＭＦ２に形成されていた開口ＯＰ２が拡張するように、第２マスク膜ＭＦ２がエッチングされることとなる。
次いで、第３マスク膜ＭＦ３のうちトレンチパターン下に位置する部分をエッチングするとともに、低誘電率膜ＬＦ１をエッチングする。これにより、凹部ＲＣ１と重なるビアホールＶＨ１と、ビアホールＶＨ１上に位置し、かつトレンチパターンと重なるトレンチＷＴ１と、を低誘電率膜ＬＦ１に形成する。
第３マスク膜ＭＦ３および低誘電率膜ＬＦ１をエッチングする工程は、たとえば第６マスク膜ＭＦ６、第５マスク膜ＭＦ５および第２マスク膜ＭＦ２をマスクとして行われる。このため、低誘電率膜ＬＦ１のうち、第６マスク膜ＭＦ６、第５マスク膜ＭＦ５および第２マスク膜ＭＦ２に転写されたトレンチパターンと重なる領域がエッチングされる。これにより、凹部ＲＣ１と重なる部分には、エッチングストッパ膜ＥＳ１まで到達するビアホールＶＨ１が形成される。また、ビアホールＶＨ１上には、平面視で内側にビアホールＶＨ１を含み、かつ低誘電率膜ＬＦ１を貫通しないトレンチＷＴ１が形成される。
次いで、エッチングストッパ膜ＥＳ１のうちビアホールＶＨ１下に位置する部分を、エッチングにより除去する。これにより、ビアホールＶＨ１は、下層に設けられた配線ＩＣ１に接続されることとなる。このエッチング工程は、たとえばフルオロカーボン系のエッチングガスを用いて行われる。
【００９８】
次に、ビアホールＶＨ１内およびトレンチＷＴ１内に、導電膜ＣＭ１を埋め込む。導電膜ＣＭ１は、たとえばビアホールＶＨ１およびトレンチＷＴ１の内壁を覆うバリアメタル膜ＢＭ１上に形成される。導電膜ＣＭ１およびバリアメタル膜ＢＭ１は、たとえば第１の実施形態と同様の構成を有する。
次いで、バリアメタル膜ＢＭ１および導電膜ＣＭ１のうちビアホールＶＨ１およびトレンチＷＴ１の外部に位置する部分と、残存しているハードマスク膜ＨＭ１と、を除去する。これにより、図２０（ｂ）に示すように、下層の配線ＩＣ１に接続するビアプラグＶＰ１と、ビアプラグＶＰ１上に位置し、かつビアプラグＶＰ１と接続する配線ＩＣ１と、が形成されることとなる。なお、ビアホールＶＨ１内にはビアプラグＶＰ１が、トレンチＷＴ１には配線ＩＣ１が、それぞれ形成されることとなる。ここでは、たとえばバリアメタル膜ＢＭ１、導電膜ＣＭ１、第２マスク膜ＭＦ２および第３マスク膜ＭＦ３が除去される。
本実施形態によれば、このようにして、各配線層ＷＬ１が得られることとなる。
【００９９】
本実施形態においても、第１の実施形態と同様の効果を得ることができる。
【０１００】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１０１】
ＳＭ１  半導体装置
ＴＲ１  トランジスタ
ＳＢ１  半導体基板
ＨＭ１  ハードマスク膜
ＭＦ１  第１マスク膜
ＭＦ２  第２マスク膜
ＭＦ３  第３マスク膜
ＭＦ４  第４マスク膜
ＭＦ５  第５マスク膜
ＭＦ６  第６マスク膜
ＩＬ１、ＩＬ２  層間絶縁膜
ＬＦ１  低誘電率膜
ＥＳ１、ＥＳ２  エッチングストッパ膜
ＩＣ１  配線
ＶＰ１  ビアプラグ
ＢＭ１  バリアメタル膜
ＣＭ１  導電膜
ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４、ＰＲ５、ＰＲ６  フォトレジスト
ＡＲ１、ＡＲ２、ＡＲ３、ＡＲ４、ＡＲ５、ＡＲ６  反射防止膜
ＯＰ１、ＯＰ２、ＯＰ４、ＯＰ５、ＯＰ６  開口
ＲＣ１  凹部
ＷＴ１  トレンチ
ＶＨ１  ビアホール
ＷＬ１  配線層
ＣＰ１  コンタクトプラグ
ＳＷ１  サイドウォール
ＧＥ１  ゲート電極
ＧＩ１  ゲート絶縁膜
ＳＤ１  ソース・ドレイン領域
ＳＣ１  シリサイド層
ＥＩ１  素子分離膜
【図１】
2014082400.tif 000003
【図２】
2014082400.tif 000004
【図３】
2014082400.tif 000005
【図４】
2014082400.tif 000006
【図５】
2014082400.tif 000007
【図６】
2014082400.tif 000008
【図７】
2014082400.tif 000009
【図８】
2014082400.tif 000010
【図９】
2014082400.tif 000011
【図１０】
2014082400.tif 000012
【図１１】
2014082400.tif 000013
【図１２】
2014082400.tif 000014
【図１３】
2014082400.tif 000015
【図１４】
2014082400.tif 000016
【図１５】
2014082400.tif 000017
【図１６】
2014082400.tif 000018
【図１７】
2014082400.tif 000019
【図１８】
2014082400.tif 000020
【図１９】
2014082400.tif 000021
【図２０】
2014082400.tif 000022