(57)【要約】【課題】半導体装置およびその製造方法を提供する。【解決手段】第１領域Ｉと第２領域ＩＩが定義される基板１０２と、第１領域Ｉに形成され、基板１０２内に形成される第１トレンチ１０９と、第１トレンチ１０９内の少なくとも一部を満たすゲート１１０と、基板１０２内において第１トレンチ１０９の側壁に形成されるソース１１２を含むトレンチゲート型トランジスタ１００と、第２領域ＩＩに形成される第１フィールド拡散接合３０６と、基板１０２上において、トレンチゲート型トランジスタ１００とフィールド拡散接合３０６とをともにカバーする層間絶縁膜１３０と、第１領域Ｉに、層間絶縁膜１３０を貫いてソース１１２と接する第１コンタクト１４５と、第２領域ＩＩに、層間絶縁膜１３０を貫いて第１フィールド拡散接合３０６と接する第２コンタクト３４５を含み、第１コンタクト１４５と第２コンタクト３４５とは、同じ高さであり、同じ物質を含む。【選択図】図２
2014039030.tif 000002
【特許請求の範囲】
【請求項１】
第１領域と第２領域が定義される基板と、
前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、
前記第２領域に形成される第１フィールド拡散接合と、
前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともにカバーする層間絶縁膜と、
前記第１領域に、前記層間絶縁膜を貫いて前記ソースと接する第１コンタクトと、
前記第２領域に、前記層間絶縁膜を貫いて前記第１フィールド拡散接合と接する第２コンタクトを含み、
前記第１コンタクトと前記第２コンタクトとは、同じ高さであり、同じ物質を含む半導体装置。
【請求項２】
前記第１コンタクトと前記第２コンタクトとは、同時に製造される請求項１に記載の半導体装置。
【請求項３】
前記第１コンタクトと前記第２コンタクトとは、各々前記基板の一部をさらに貫く請求項１または２に記載の半導体装置。
【請求項４】
前記第１コンタクト上に形成されるソースメタルと、前記第２コンタクト上に形成されるフィールドプレートとをさらに含み、前記ソースメタルと前記フィールドプレートとは、同じ厚さであり、同じ物質を含む請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第２領域内に形成され、前記トレンチゲート型トランジスタと、前記第１フィールド拡散接合との間に配置された第２フィールド拡散接合とをさらに含む請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記第２領域に、前記層間絶縁膜と前記基板の一部を貫いて前記第２フィールド拡散接合と接する第３コンタクトを含む請求項５に記載の半導体装置。
【請求項７】
前記層間絶縁膜の表面は、平坦化された請求項１〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１領域に、前記ゲートの周辺に形成されたボディー領域をさらに含み、前記ソースは前記ボディー領域内に形成される請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記ボディー領域は第１深さに形成され、前記第１フィールド拡散接合は前記第１深さと異なる第２深さに形成される請求項８に記載の半導体装置。
【請求項１０】
前記ボディー領域は第１濃度に形成され、前記第１フィールド拡散接合は前記第１濃度と異なる第２濃度に形成される請求項８または９に記載の半導体装置。
【請求項１１】
前記ボディー領域は第１深さおよび第１濃度に形成され、前記第１フィールド拡散接合は前記第１深さより深い第２深さと、前記第１濃度より低い第２濃度に形成される請求項８に記載の半導体装置。
【請求項１２】
前記ボディー領域は第１深さおよび第１濃度に形成され、前記第１フィールド拡散接合は前記第１深さと同じ第２深さと、前記第１濃度より高い第２濃度に形成される請求項８に記載の半導体装置。
【請求項１３】
前記ボディー領域内に前記コンタクトホールの底面と接するように形成される高濃度のボディー領域をさらに含む請求項８〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記第１領域に形成され、前記ゲートにゲート電圧を提供するためのゲート連結部をさらに含み、前記ゲート連結部は前記基板内に形成された第２トレンチと前記第２トレンチ内の少なくとも一部を満たす導電体を含む請求項１〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記層間絶縁膜は、前記ゲート連結部を覆い、前記層間絶縁膜と前記導電体の一部を貫いて前記導電体と接する第３コンタクトをさらに含む請求項１４に記載の半導体装置。
【請求項１６】
前記第１コンタクトないし第３コンタクトは、互いに同じ高さであり、同じ物質を含む請求項１５に記載の半導体装置。
【請求項１７】
前記第１コンタクト上に形成されたソースメタルと、前記第２コンタクト上に形成されたフィールドプレートと、前記第３コンタクト上に形成されたゲートメタルとをさらに含み、前記ソースメタル、前記フィールドプレートおよび前記ゲートメタルは、同じ厚さであり、同じ物質を含む請求項１５または１６に記載の半導体装置。
【請求項１８】
前記第１領域に連結接合がさらに形成され、前記連結接合内に前記ゲート連結部が形成される請求項１５〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記連結接合と前記第１フィールド拡散接合とは、同じ深さと、同じ濃度に形成される請求項１８に記載の半導体装置。
【請求項２０】
第１領域と第２領域が定義される基板と、
前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、
前記第１領域上に形成され、前記トレンチゲート型トランジスタを覆う層間絶縁膜と、
前記第２領域に形成される第１フィールド拡散接合と、
前記第１フィールド拡散接合上に形成されるフィールドプレートと、
前記第１フィールド拡散接合と前記フィールドプレートとの間に形成され、前記層間絶縁膜と同じ厚さであり、同じ物質を含むフィールドプレート絶縁膜を含む半導体装置。
【請求項２１】
第１領域と第２領域が定義される基板と、
前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、
前記第１領域に形成される連結接合と、
前記第１領域の連結接合に形成され、前記基板内に形成される第２トレンチと、前記第２トレンチ内の少なくとも一部を満たす導電体とを含む前記ゲートにゲート電圧を提供するためのゲート連結部と、
前記第２領域に形成される第１フィールド拡散接合と、
前記連結接合と前記第１フィールド拡散接合とは、同じ深さと、同じ濃度に形成される半導体装置。
【請求項２２】
変圧器と、
前記変圧器の２次側巻線に接続されるスイッチング装置を含み、
前記スイッチング装置は、
第１領域と第２領域が定義される基板と、
前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、
前記第２領域に形成される第１フィールド拡散接合と、
前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜と、
前記第１領域に、前記層間絶縁膜と前記基板の一部を貫いて前記ソースと接する第１コンタクトと、
前記第２領域に、前記層間絶縁膜と前記基板の一部を貫いて前記第１フィールド拡散接合と接する第２コンタクトを含む半導体システム。
【請求項２３】
第１領域と第２領域が定義される基板を提供する工程と、
前記第１領域にボディー領域を形成し、前記第２領域に第１フィールド拡散接合を形成する工程と、
前記第１領域に、ゲートと、前記基板内において前記ゲートの周辺に形成されるソースとを含むトランジスタを形成する工程と、
前記基板上に、前記トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜を形成する工程と、
前記第１領域に、前記層間絶縁膜を貫いて、前記ソースと接する第１コンタクトを形成する工程と、
前記第２領域に、前記層間絶縁膜を貫いて、前記第１フィールド拡散接合と接する第２コンタクトを形成する工程と、
前記第１コンタクトと前記第２コンタクトとは、同時に形成される半導体装置の製造方法。
【請求項２４】
第１領域と第２領域が定義される基板を提供する工程と、
前記第１領域にボディー領域を形成し、前記第２領域に第１フィールド拡散接合を形成する工程と、
前記第１領域に、前記基板内に形成された第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内に前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタを形成する工程と、
前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜を形成する工程と、
前記第１領域に、前記層間絶縁膜と前記基板の一部を貫いて、前記ソースと接する第１コンタクトを形成する工程と、
前記第２領域に、前記層間絶縁膜と前記基板の一部を貫いて、前記第１フィールド拡散接合と接する第２コンタクトを形成する工程と、
前記第１コンタクトと前記第２コンタクトとは、同時に形成される半導体装置の製造方法。
【請求項２５】
アクティブ領域とターミネーション領域が定義される第２導電型の基板と、
前記アクティブ領域と前記ターミネーション領域内に形成される第１導電型のピラーと、
前記アクティブ領域上に形成される層間絶縁膜と、
前記ターミネーション領域上に形成され、前記層間絶縁膜と同じ厚さであり、同じ物質を含むフィールドプレートを含む半導体装置。
【請求項２６】
第１領域と第２領域を含む基板と、
前記第１領域に形成されるトランジスタと、
前記第２領域に形成される第１フィールド拡散接合と、
前記基板上において、前記トランジスタと前記第１フィールド拡散接合を覆うため、継続して延長され、前記トランジスタと前記第１フィールド拡散接合上に形成される上面と前記基板の下面とが平行である層間絶縁膜と、
前記第１領域に、前記層間絶縁膜を貫いて前記トランジスタのソースと接する第１コンタクトと、
前記第２領域に、前記層間絶縁膜を貫いて前記第１フィールド拡散接合と接する第２コンタクトを含み、
前記第１コンタクトと前記第２コンタクトとは、同じ高さであり、同じ物質を含む半導体装置。
【請求項２７】
前記層間絶縁膜の全面は平らであり、前記基板の下面と平行である請求項２６に記載の半導体装置。
【請求項２８】
前記第１および第２コンタクトの上面は前記層間絶縁膜の上面と同じ高さである請求項２６または２７に記載の半導体装置。
【請求項２９】
前記第１コンタクト上に形成されたソースメタルと前記第２コンタクト上に形成されたフィールドプレートとをさらに含み、前記ソースメタルと前記フィールドプレートとは、同じ厚さと同じ物質を含む請求項２６〜２８のいずれか一項に記載の半導体装置。
【請求項３０】
前記ソースメタルは前記第１コンタクトおよび前記層間絶縁膜と接し、前記フィールドプレートは前記第２コンタクトおよび前記層間絶縁膜と接する請求項２９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、より詳細にはトレンチゲートおよびプレーナゲート構造を有する高電圧ＭＯＳ電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
高電圧半導体装置には、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラトランジスタ（Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などがある。
【０００３】
例えば、ＭＯＳ電界効果トランジスタは、基板のトレンチ内に形成されたゲートと、基板の一側に形成されたソースと、基板の他側に形成されたドレインとを含み得る。このような構造によって、ＭＯＳ電界効果トランジスタのチャンネルは、垂直方向に形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】大韓民国特許公開第２０１０−０４６９３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、高電圧半導体装置は、絶縁耐圧の向上のため、フィールドプレート（ｆｉｅｌｄ  ｐｌａｔｅ）を使用することができる。しかし、従来には、フィールドプレートを形成するために、別途の追加工程が行われていた。このような追加工程は、高電圧半導体装置の価格競争力を落としうる。したがって、フィールドプレートの製造工程を単純化する必要がある。
【０００６】
本発明が解決しようとする一つの課題は、フィールドプレートの製造工程を単純化した半導体装置を提供することである。
【０００７】
本発明が解決しようとする他の一つの課題は、フィールドプレートの製造工程の単純化および表面平坦化工程が必要な場合、容易な製造工程を提供することである。
【０００８】
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないその他の課題は、下記の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明に係る半導体装置の一態様（ａｓｐｅｃｔ）は、第１領域と第２領域が定義される基板と、前記第１領域に形成され、前記基板内に形成された第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、前記第２領域に形成される第１フィールド拡散接合と、前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともにカバーする層間絶縁膜と、前記第１領域に、前記層間絶縁膜を貫いて前記ソースと接する第１コンタクトと、前記第２領域に、前記層間絶縁膜を貫いて前記第１フィールド拡散接合と接する第２コンタクトを含み、前記第１コンタクトと前記第２コンタクトとは、同じ高さであり、同じ物質を含む。
【００１０】
上記課題を解決するための本発明に係る半導体装置の他の態様は、第１領域と第２領域が定義される基板と、前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、前記第１領域上に形成され、前記トレンチゲート型トランジスタを覆う層間絶縁膜と、前記第２領域に形成される第１フィールド拡散接合と、前記第１フィールド拡散接合上に形成されるフィールドプレートと、前記第１フィールド拡散接合と前記フィールドプレートとの間に形成され、前記層間絶縁膜と同じ厚さであり、同じ物質を含むフィールドプレート絶縁膜を含む。
【００１１】
上記課題を解決するための本発明に係る半導体装置の更なる他の態様は、第１領域と第２領域が定義される基板と、前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、前記第１領域に形成される連結接合と、前記第１領域の連結接合に形成され、前記基板内に形成される第２トレンチと、前記第２トレンチ内の少なくとも一部を満たす導電体とを含む前記ゲートにゲート電圧を提供するためのゲート連結部と、前記第２領域に形成される第１フィールド拡散接合と、前記連結接合と前記第１フィールド拡散接合とは、同じ深さと、同じ濃度に形成される。
【００１２】
上記課題を解決するための本発明に係る半導体システムの一態様は、変圧器と、前記変圧器の２次側巻線に接続されるスイッチング装置を含み、前記スイッチング装置は、第１領域と第２領域が定義される基板と、前記第１領域に形成され、前記基板内に形成される第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内において前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタと、前記第２領域に形成される第１フィールド拡散接合と、前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜と、前記第１領域に、前記層間絶縁膜と前記基板の一部を貫いて前記ソースと接する第１コンタクトと、前記第２領域に、前記層間絶縁膜と前記基板の一部を貫いて前記第１フィールド拡散接合と接する第２コンタクトを含む。
【００１３】
上記課題を解決するための本発明に係る半導体装置の製造方法の一態様は、第１領域と第２領域が定義される基板を提供する工程と、前記第１領域にボディー領域を形成し、前記第２領域に第１フィールド拡散接合を形成する工程と、前記第１領域に、ゲートと、前記基板内において前記ゲートの周辺に形成されるソースとを含むトランジスタを形成する工程と、前記基板上に、前記トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜を形成する工程と、前記第１領域に、前記層間絶縁膜を貫いて、前記ソースと接する第１コンタクトを形成する工程と、前記第２領域に、前記層間絶縁膜を貫いて、前記第１フィールド拡散接合と接する第２コンタクトを形成する工程と、前記第１コンタクトと前記第２コンタクトとは、同時に形成される。
【００１４】
上記課題を解決するための本発明の半導体装置の製造方法の他の一態様は、第１領域と第２領域が定義される基板を提供する工程と、前記第１領域にボディー領域を形成し、前記第２領域に第１フィールド拡散接合を形成する工程と、前記第１領域に、前記基板内に形成された第１トレンチと、前記第１トレンチ内の少なくとも一部を満たすゲートと、前記基板内に前記第１トレンチの側壁に形成されるソースとを含むトレンチゲート型トランジスタを形成する工程と、前記基板上において、前記トレンチゲート型トランジスタと前記フィールド拡散接合とをともに覆う層間絶縁膜を形成する工程と、前記第１領域に、前記層間絶縁膜と前記基板の一部を貫いて、前記ソースと接する第１コンタクトを形成する工程と、前記第２領域に、前記層間絶縁膜と前記基板の一部を貫いて、前記第１フィールド拡散接合と接する第２コンタクトを形成する工程と、前記第１コンタクトと前記第２コンタクトとは、同時に形成される。
【００１５】
本発明のその他の具体的な内容は詳細な説明及び図面に含まれている。
【発明の効果】
【００１６】
本発明に係る半導体装置およびその製造方法によれば、絶縁耐圧の向上のためのフィールドプレートの製造工程を単純化できる。
【００１７】
また、本発明に係る半導体装置およびその製造方法によれば、フィールドプレートの製造工程の単純化および表面平坦化工程が容易である。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿って切断した半導体装置の断面図である。
【図３】本発明の第２実施形態に係る半導体装置の断面図である。
【図４】本発明の第３実施形態に係る半導体装置の断面図である。
【図５】本発明の第４実施形態に係る半導体装置の断面図である。
【図６】本発明の第５実施形態に係る半導体装置の断面図である。
【図７】本発明の第６実施形態に係る半導体装置の断面図である。
【図８Ａ】本発明の第７実施形態に係る半導体装置の断面図である。
【図８Ｂ】本発明の第８実施形態に係る半導体装置の断面図である。
【図９Ａ】本発明の一つの実施形態に係る半導体装置を含む半導体システムを説明するために例示した回路図である。
【図９Ｂ】本発明の一つの実施形態に係る半導体システムを含む電子システムを例示したブロック図である。
【図１０Ａ】本発明の一つの実施形態に係る半導体装置を適用した電子システムの例示図である。
【図１０Ｂ】本発明の一つの実施形態に係る半導体装置を適用した電子システムの例示図である。
【図１１】本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１２】本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１３】本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１４】本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１５】本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１６】本発明の第５実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【図１７】本発明の第６実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【発明を実施するための形態】
【００１９】
本発明の利点及び特徴、そしてこれらを達成する方法は、添付図面と共に詳細に後述する各実施形態を参照すれば、明確になるものである。しかし、本発明は、以下に開示される実施形態に限定されるものではなく、互いに異なる多様な形態で実現できる。下記の各実施形態は、単に本発明の開示を明確にし、本発明の属する技術分野において通常の知識を有する者に、本発明の範疇を明確に知らせるために提供されるものであり、本発明の権利範囲は、請求項の記載のみによって定められる。明細書全体において、同一の参照符号は同一の構成要素を指称し、「及び／または」は、言及されたアイテムのそれぞれ及び一つ以上のすべての組合せを含む。
【００２０】
一つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄ  ｔｏ）」と指称された場合、他の素子と直接連結、カップリングされた場合、中間に他の素子を介在する場合のすべて含む。反面、一つの素子が他の素子と「直接接続された（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｔｏ）」と指称された場合、中間に他の素子を介在しないことを示す。
【００２１】
多様な素子、構成要素および／またはセクションを説明するために、第１、第２等の用語が使用されているが、これら素子、構成要素および／またはセクションは、これらの用語によって制限されないことはいうまでもない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために用いるものである。したがって、以下で言及される第１素子または構成要素は、本発明の技術的思想内において、第２素子または構成要素であり得ることは勿論である。したがって、以下で言及される第１素子、第１構成要素または第１セクションは、本発明の技術的思想内において、第２素子、第２構成要素または第２セクションであり得ることはもちろんである。
【００２２】
本明細書で使用される用語は、各実施形態を説明するために用いるものであり、本発明を制限しようとするものではない。本明細書において、単数形は、特別に言及しない限り複数形も含む。明細書で使用される「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素、工程、動作および／または素子が一つ以上の他の構成要素、工程、動作および／または素子の存在または追加を排除しない。
【００２３】
他に定義されていなければ、本明細書で使用されるすべての用語（技術および科学的用語を含む）は、本発明の属する技術分野において通常の知識を有する者が共通に理解できる意味として使用され得る。また、一般に使用される辞典に定義されている用語は、本明細書において明白に特別に定義されていない限り、理想的にまたは拡張的に解釈されてはいけない。
【００２４】
構成要素Ａの深さ（高さ、厚さ、幅）が構成要素Ｂの深さ（高さ、厚さ、幅）と同じであるということは、構成要素Ａの深さ（高さ、厚さ、幅）と構成要素Ｂの深さ（高さ、厚さ、幅）が完全に同じであるか、または工程上の生じ得る誤差の程度の差があることを意味する。
【００２５】
図１は、本発明の第１実施形態に係る半導体装置の平面図である。図２は、図１のＡ−Ａ線に沿って切断した半導体装置の断面図である。
【００２６】
図１および図２に示すように、半導体装置１において、基板１０２には、第１領域Ｉと第２領域ＩＩが定義される。第１領域Ｉはアクティブ領域であり、第２領域ＩＩはターミネーション（ｔｅｒｍｉｎａｔｉｏｎ）領域であり得るが、これに限定されない。
【００２７】
基板１０２は、ベース基板とベース基板上に成長したエピタキシャル層を含み得るが、これに限定されない。基板１０２は、エピタキシャル層なしにベース基板のみを含み得る。基板１０２は、シリコン基板、ガリウムヒ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板またはディスプレイ用ガラス基板などであり得る。また、基板１０２は、ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板でもあり得る。以下では例示的に、基板１０２がシリコン基板であるとする。また、基板１０２は、例えば第２導電型（例えばＮ型）であり得る。
【００２８】
第１領域Ｉには、トレンチゲート型トランジスタ１００と、ゲート連結部２００とが形成され得る。
【００２９】
まず、トレンチゲート型トランジスタ１００は、ボディー領域１０６、第１コンタクトホール１０８、第１トレンチ１０９、ゲート１１０、ソース１１２、高濃度ボディー領域１１６、第１コンタクト１４５、ソースメタル１４０、ドレインメタル１５０などを含み得る。
【００３０】
第１トレンチ１０９は、基板１０２内に形成され得る。
【００３１】
ゲート絶縁膜１２０は、基板１０２の上面、第１トレンチ１０９の側壁および底面に沿って形成され得る。このようなゲート絶縁膜１２０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜または高誘電率物質のうち、少なくとも一つを含み得る。高誘電率物質は、例えばＨｆＯ2、ＺｒＯ2またはＴａ2Ｏ5のうち、少なくとも一つを含み得る。
【００３２】
ゲート１１０は、第１トレンチ１０９内において、第１トレンチ１０９を完全に満たさず、第１トレンチ１０９の一部を満たすように形成され得る。すなわち、ゲート１１０は、リセスされた形態であり得る。ゲート１１０は、例えば、ポリシリコンを利用して形成され得るが、これに限定されない。ゲート１１０は、ゲート連結部２００と連結される。ゲート連結部２００を介して、ゲート電圧Ｖｇがゲート１１０に伝達され得る。ゲート連結部２００の詳細については後述する。
【００３３】
隣接する第１トレンチ１０９の間の領域には（すなわち隣接するゲート１１０の間の領域には）、ボディー領域１０６が形成され得る。ボディー領域１０６は、第２導電型（例えばＮ型）と他の第１導電型（例えばＰ型）であり得る。
【００３４】
図示するように、基板１０２の表面から第１トレンチ１０９の底面までの深さは、基板１０２の表面からボディー領域１０６までの深さよりも深い場合がある。トレンチゲート型トランジスタ１００の場合、第１トレンチ１０９の下段部に電界集中現象が発生し、これによって絶縁耐圧が低下する問題が発生し得る。また、基板１０２の表面から第１トレンチ１０９の底面までの深さが、基板１０２の表面からボディー領域１０６までの深さよりも浅い場合、しきい電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）の上昇またはオープン（ｏｐｅｎ）不良が発生し得る。一方、これを防止するため、基板１０２の表面から第１トレンチ１０９の底面までの深さを深くしすぎると、第１トレンチ１０９下段部における電界集中現象の上昇およびドリフト領域の減少によって絶縁耐圧の形成が不利になってしまう。このため、基板１０２の表面から第１トレンチ１０９の底面までの深さは、基板１０２の表面からボディー領域１０６までの深さとの関係において最適化する必要がある。例えば、基板１０２の表面から第１トレンチ１０９の底面までの深さは、基板１０２の表面からボディー領域１０６までの深さより０〜０．５μｍ程度深くなるように調節する方が良い。
【００３５】
ソース１１２は、第１トレンチ１０９の側壁に形成され、ゲート１１０の一部とオーバーラップする。ソース１１２は、第２導電型（例えばＮ型）であり得る。一方、ソース１１２は、傾いた（ｔｉｌｔｅｄ）形態であり得るが、これに限定されない。このような場合、ソース１１２を傾斜した角度で不純物をインプラントして形成することができる。
【００３６】
層間絶縁膜１３０は、基板１０２全面に形成され得る。具体的には、層間絶縁膜１３０は、基板１０２上に第１トレンチ１０９を満たすように形成され、ゲート絶縁膜１２０上に形成され得る。このような層間絶縁膜１３０は、シリコン酸化膜であり得るが、これに限定されない。
【００３７】
第１コンタクトホール１０８は、隣接する第１トレンチ１０９の間の領域に（すなわち隣接するゲート１１０の間の領域に）形成され得る。第１コンタクトホール１０８は、層間絶縁膜１３０、ゲート絶縁膜１２０、基板１０２の一部を貫いて形成される。
【００３８】
第１コンタクトホール１０８内には、ソース１１２と接する第１コンタクト１４５が形成される。
【００３９】
ソースメタル１４０は、層間絶縁膜１３０の上部と第１コンタクト１０８の上部に形成される。ソースメタル１４０は、ソース１１２と電気的に接続してソース１１２にソース電圧Ｖｓを提供する。ソースメタル１４０は、図１に図示するようにプレート（ｐｌａｔｅ）形態に形成され得るが、これに限定されない。ソースメタル１４０は、アルミニウム、銅、タングステン、またはチタニウムのうち、少なくとも一つを含み得るが、これに限定されない。
【００４０】
ここで、層間絶縁膜１３０の表面は平坦化されたものであり得る。すなわち、層間絶縁膜１３０の表面に屈曲がないため、層間絶縁膜１３０の表面に形成されるソースメタル１４０の表面も平らな形状を有することができる。ソースメタル１４０の表面が平らな形状を有するため、例えば、ソースメタル１４０の表面に外部接続のための導電体（例えばワイヤーボンディング）を形成する際、不良発生の確率が少なくなる。
【００４１】
高濃度ボディー領域１１６は、第１コンタクトホール１０８の下に形成され、隣接するソース１１２の間に形成され得る。高濃度ボディー領域１１６は、第１導電型（例えばＰ型）であり得、ボディー領域１０６より高い濃度であり得る。高濃度ボディー領域１１６は、半導体装置（すなわち、ＭＯＳＦＥＴ）のオフスイッチ（ｏｆｆ  ｓｗｉｔｃｈ）の特性を良くするために設けられる。
【００４２】
基板１０２の裏面（ｂａｃｋｓｉｄｅ）には、ドレインメタル１５０が形成され得るが、これに限定されない。ドレインメタル１５０は、アルミニウム、銅、タングステン、またはチタニウムのうち、少なくとも一つを含み得るが、これに限定されない。
【００４３】
一方、ゲート連結部２００は、第２トレンチ２０９、絶縁膜２２０、導電体２１０、第２コンタクトホール２０８、第２コンタクト２４５、ゲートメタル２４０などを含み得る。
【００４４】
第２トレンチ２０９は、基板１０２内に形成され得る。第２トレンチ２０９は、第１トレンチ１０９と同時に製造され得る。したがって、第２トレンチ２０９の深さは、第１トレンチ１０９の深さと同じであり得る。
【００４５】
第２トレンチ２０９の側壁と底面には、絶縁膜２２０がコンフォーマルに形成され得る。絶縁膜２２０は、ゲート絶縁膜１２０と同時に製造され得る。すなわち、絶縁膜２２０とゲート絶縁膜１２０は、同一の物質で、同一の厚さに形成され得る。
【００４６】
導電体２１０は、第２トレンチ２０９内において、第２トレンチ１０９を完全に満たさず、第２トレンチ２０９の一部を満たすように形成され得る。導電体２１０は、ゲート１１０と同時に製造され得る。すなわち、導電体２１０とゲート１１０とは、同一の物質で、同一の厚さに形成され得る。
【００４７】
第２コンタクトホール２０８は、層間絶縁膜１３０および導電体２１０の一部を貫くように形成され得る。第２コンタクトホール２０８は、第１コンタクトホール１０８と同時に製造され得る。すなわち、第１コンタクトホール１０８と第２コンタクトホール２０８とは、互いに同じ深さに形成され得る。
【００４８】
第２コンタクトホール２０８内には、第２コンタクト２４５が形成され得る。第２コンタクト２４５は、第１コンタクト１４５と同時に製造され得る。すなわち、第１コンタクト１４５と第２コンタクト２４５とは、同じ物質、同じ厚さに形成され得る。
【００４９】
ゲートメタル２４０は、層間絶縁膜１３０の上部と第２コンタクト２４５の上部に形成される。ゲートメタル２４０は、図１に図示するようにソースメタル１４０を囲む形状であり得るが、これに限定されない。導電体２１０は、第２コンタクト２４５を介してゲートメタル２４０と電気的に接続する。ゲート電圧Ｖｇは、ゲートメタル２４０を介して導電体２１０およびゲート１１０に伝達され得る。
【００５０】
連結接合２０６内において、ゲート連結部２００が形成される。連結接合２０６は、第１導電型（例えばＰ型）であり得る。図示するように、連結接合２０６の深さは、ボディー領域１０６の深さよりも深い場合がある。しかし、連結接合２０６の濃度は、ボディー領域１０６の濃度よりも低い場合がある。
【００５１】
第２領域ＩＩには、フィールド拡散接合３０６、３０６ａ、３０６ｂ、フィールドプレート絶縁膜３３０、第３コンタクトホール３０８、第３コンタクト３４５、フィールドプレート３４０などが形成され得る。
【００５２】
フィールド拡散接合３０６、３０６ａ、３０６ｂは、第１導電型（例えばＰ型）であり得る。図示するように、フィールド拡散接合３０６、３０６ａ、３０６ｂの深さは、ボディー領域１０６の深さよりも深い場合がある。また、フィールド拡散接合３０６、３０６ａ、３０６ｂの濃度は、ボディー領域１０６の濃度よりも低い場合がある。フィールド拡散接合３０６、３０６ａ、３０６ｂがこのような構成を有するため、第１領域Ｉに形成された電界を効果的に分散させることができる。
【００５３】
また、フィールド拡散接合３０６、３０６ａ、３０６ｂは、連結接合２０６と同時に製造され得る。すなわち、フィールド拡散接合３０６、３０６ａ、３０６ｂと連結接合２０６とは、同じ深さと、同じ濃度に形成され得る。
【００５４】
一方、フィールド拡散接合３０６、３０６ａ、３０６ｂは、図示するように、多数あり得る。しかし、一部のフィールド拡散接合３０６ａ、３０６ｂは、フィールドプレート３４０と連結されない場合がある。
【００５５】
フィールドプレート絶縁膜３３０は、層間絶縁膜１３０と同時に製造され得る。すなわち、フィールドプレート絶縁膜３３０は、層間絶縁膜１３０と同一の物質、同一の厚さに形成され得る。言い換えると、第２領域ＩＩに形成された層間絶縁膜は、フィールドプレート絶縁膜３３０として使用し得る。
【００５６】
第３コンタクトホール３０８は、フィールドプレート絶縁膜３３０（すなわち、層間絶縁膜）および基板１０２の一部を貫くように形成され得る。第３コンタクトホール３０８は、第１コンタクトホール１０８、第２コンタクトホール２０８と同時に製造され得る。すなわち、第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８は、互いに同じ深さに形成され得るが、これに限定されない。例えば、第１コンタクトホール１０８と第３コンタクトホール３０８のみを同時に製造される場合もある。このような場合、第１コンタクトホール１０８と第３コンタクトホール３０８とは、互いに同じ深さに形成され得る。
【００５７】
第３コンタクトホール３０８内において、フィールド拡散接合３０６と接する第３コンタクト３４５が形成される。第３コンタクト３４５は、第１コンタクト１４５、第２コンタクト２４５と同時に製造され得る。すなわち、第１コンタクト１４５、第２コンタクト２４５、第３コンタクト３４５は、互いに同じ高さ、同じ物質に形成され得るが、これに限定されない。例えば、第１コンタクト１４５と第３コンタクト３４５のみを同時に製造される場合もある。このような場合、第１コンタクト１４５と第３コンタクト３４５とは、互いに同じ高さ、同じ物質に形成され得る。
【００５８】
フィールドプレート３４０は、フィールドプレート絶縁膜３３０（すなわち、層間絶縁膜）の上部と第３コンタクト３０８の上部に形成される。フィールドプレート３４０は、図１に図示するようにゲートメタル２４０を囲む形状であり得るが、これに限定されない。フィールドプレート３４０は、フローティング（ｆｌｏａｔｉｎｇ）され得る。
【００５９】
特定レベルのソース電圧Ｖｓ、ドレイン電圧Ｖｄ、ゲート電圧Ｖｇがトレンチゲート型トランジスタ１００に印加されると、トレンチゲート型トランジスタ１００が動作し始める。この際、電界がトレンチゲート型トランジスタ１００のエッジ（ｅｄｇｅ）付近（例えば１０６ａ）に集中し得る。電界がエッジ付近に集中すると、降伏電圧が低くなる。しかし、本発明の第１実施形態に係る半導体装置１において、集中した電界は多数のフィールド拡散接合３０６、３０６ａ、３０６ｂに沿って分散し得る。また、フィールドプレート３４０は、より容易に電界の分散をすることができる。
【００６０】
本発明の第１実施形態に係る半導体装置１によれば、層間絶縁膜１３０を形成しつつ、フィールドプレート絶縁膜３３０を共に形成する。言い換えると、層間絶縁膜１３０をフィールドプレート絶縁膜３３０として使用する。すなわち、フィールドプレート絶縁膜３３０を形成するために、別途の工程および別途のマスクを要しない。
【００６１】
また、第１コンタクトホール１０８および第１コンタクト１４５を形成しつつ、第３コンタクトホール３０８および第３コンタクト３４５を同時に形成する。すなわち、第３コンタクトホール３０８および第３コンタクト３４５を形成するために、別途の工程および別途のマスクを要しない。
【００６２】
また、連結接合２０６を形成しつつ、フィールド拡散接合３０６を同時に形成する。すなわち、フィールド拡散接合３０６を形成するために、別途の工程および別途のマスクを要しない。
【００６３】
整理すると、第２領域ＩＩに形成されるフィールドプレート絶縁膜３３０、第３コンタクトホール３０８、第３コンタクト３４５、フィールド拡散接合３０６、３０６ａ、３０６ｂを形成するために、別途の工程およびマスクを要しない。したがって、製造工程を単純化でき、価格競争力を向上させることができる。
【００６４】
図３は、本発明の第２実施形態に係る半導体装置の断面図である。以下、図１および図２を参照して説明した内容と異なる点を中心に説明する。
【００６５】
図３に示すように、半導体装置２において、フィールド拡散接合３０６ａ、３０６ｂは、各々の第３コンタクト３４５ａ、３４５ｂを介してフィールドプレート３４０ａ、３４０ｂと連結され得る。フィールド拡散接合３０６ａ、３０６ｂがフィールドプレート３４０ａ、３４０ｂと連結していると、電界の拡散をより容易にすることができる。
【００６６】
第３コンタクトホール３０８ａ、３０８ｂは、フィールドプレート絶縁膜３３０（すなわち、層間絶縁膜）および基板１０２の一部を貫くように形成され得る。第３コンタクトホール３０８ａ、３０８ｂ内において、フィールド拡散接合３０６ａ、３０６ｂと接する第３コンタクト３４５ａ、３４５ｂが形成される。フィールドプレート３４０ａ、３４０ｂは、フィールドプレート絶縁膜３３０の上部と第３コンタクト３４５ａ、３４５ｂの上部に形成される。
【００６７】
第３コンタクトホール３０８ａ、３０８ｂは、第３コンタクトホール３０８と同時に製造され得る。第３コンタクト３４５ａ、３４５ｂは、第３コンタクト３４５と同時に製造され得る。フィールドプレート３４０ａ、３４０ｂは、フィールドプレート３４０と同時に製造され得る。
【００６８】
図４は、本発明の第３実施形態に係る半導体装置の断面図である。以下、図１および図２を参照して説明した内容と異なる点を中心に説明する。
【００６９】
図４に示すように、半導体装置３において、層間絶縁膜１３０は、多数の絶縁膜１３１、１３２で構成され得る。例えば、下部に位置する絶縁膜１３１には、特性（例えば、絶縁特性、ギャップピル特性など）が優れた物質を使用し、上部に位置する絶縁膜１３２には、速やかに厚く形成できる物質を使用することができる。
【００７０】
図５は、本発明の第４実施形態に係る半導体装置の断面図である。以下、図１および図２を参照して説明した内容と異なる点を中心に説明する。
【００７１】
図５に示すように、半導体装置４において、第１コンタクト１４５とソースメタル１４０、第２コンタクト２４５とゲートメタル２４０、第３コンタクト３４５とフィールドプレート３４０は、ダマシン方式（ｄａｍａｓｃｅｎｅ  ｍｅｔｈｏｄ）により製造され得る。例えば、第１コンタクト１４５とソースメタル１４０、第２コンタクト２４５とゲートメタル２４０、第３コンタクト３４５とフィールドプレート３４０は、銅で作られる。
【００７２】
図６は、本発明の第５実施形態に係る半導体装置の断面図である。以下、図１および図２を参照して説明した内容と異なる点を中心に説明する。
【００７３】
図６に示すように、半導体装置５において、フィールド拡散接合３０７、３０７ａ、３０７ｂの深さとボディー領域１０６の深さを互いに同一に形成することができる。また、連結接合２０７の深さとボディー領域１０６の深さを互いに同一に形成することができる。ただし、フィールド拡散接合３０７、３０７ａ、３０７ｂの濃度は、ボディー領域１０６の濃度よりもさらに高い場合がある。連結接合２０７の濃度も、ボディー領域１０６の濃度よりもさらに高い場合がある。
【００７４】
図７は、本発明の第６実施形態に係る半導体装置の断面図である。以下、図１および図２を参照して説明した内容と異なる点を中心に説明する。
【００７５】
図７に示すように、半導体装置６において、第１領域Ｉにおいて、トレンチゲート型トランジスタ１００ではないプレーナトランジスタ（ｐｌａｎａｒ  ｔｒａｎｓｉｓｔｏｒ）１０１が形成され得る。プレーナトランジスタ１０１は、基板１０２上に形成されたゲート１１０と基板１０２内においてゲート１１０と接して形成されたソース１１２を含み得る。
【００７６】
また、層間絶縁膜１３０を形成しつつ、フィールドプレート絶縁膜３３０を共に形成する。言い換えると、層間絶縁膜１３０をフィールドプレート絶縁膜３３０として使用する。第１コンタクトホール１０８および第１コンタクト１４５を形成しつつ、第３コンタクトホール３０８および第３コンタクト３４５を同時に形成する。
【００７７】
図８Ａは、本発明の第７実施形態に係る半導体装置の断面図である。図８Ｂは、本発明の第８実施形態に係る半導体装置の断面図である。
【００７８】
図８Ａおよび図８Ｂを参照すると、半導体装置７、８は、基板１０２内において、垂直方向に長く延びた第１導電型（例えばＰ型）の不純物ピラー（ｐｉｌｌａｒ）１９９、３９９が形成される。基板１０２が第２導電型（例えばＮ型）であるため、図示するように、第１導電型の不純物ピラー１９９、３９９と第２導電型の不純物ピラーが繰り返して配置されたような形状になる。すなわち、ＰＮが繰り返して配置された形状になる。ここで、ＰＮ接合の部分に空乏層が形成され、ＰＮの間の狭い空間で空乏層が簡単に水平に（ｌａｔｅｒａｌｌｙ）拡張され得る。すなわち、低い電圧でドリフト領域が完全に空乏層に変わるようになり、電界が一部に集中しない。したがって、電流が流れるドリフト領域の濃度を高く設計しても高降伏電圧を確保できるため、半導体装置７の順方向特性が向上され得る。
【００７９】
第１領域Ｉに形成されるピラー１９９と第２領域ＩＩに形成されるピラー３９９は、同時に形成され得る。したがって、ピラー１９９、ピラー３９９は、実質的に同じ深さ、同じ濃度に形成され得る。
【００８０】
図８Ａに示すように、プレーナトランジスタを含む半導体装置７がピラー１９９、３９９を採用でき、図８Ｂに示すようにトレンチゲート型トランジスタを含む半導体装置８がピラー１９９、３９９を採用できる。
【００８１】
層間絶縁膜１３０を形成しつつ、フィールドプレート絶縁膜３３０を共に形成する。言い換えると、層間絶縁膜１３０をフィールドプレート絶縁膜３３０として使用する。層間絶縁膜１３０とフィールドプレート絶縁膜３３０とは、同じ厚さ、同じ物質を含み得る。
【００８２】
図９Ａは、本発明の一つの実施形態に係る半導体装置を含む半導体システムを説明するために例示した回路図である。ここで、半導体システムは電源供給装置であり得る。
【００８３】
図９Ａに示すように、半導体システム１１０１は、変圧器Ｔ１、チョークコイルＬ１、整流ダイオードＤ１、平滑コンデンサＣ１、スイッチングトランジスタＱ１、補償制御部１１０５などを含み得る。
【００８４】
チョークコイルＬは、変圧器Ｔ１の２次側巻線に接続して、電流の重畳などの歪みを補償する。スイッチングトランジスタＱ１は、チョークコイルＬを介して流れる電圧が出力端子に出力されるようにスイッチングする。補償制御部１１０５は、スイッチングトランジスタＱ１に制御信号を提供し、スイッチングトランジスタＱ１をターンオン／ターンオフする。整流ダイオードＤ１は、チョークコイルＬを介して伝達された電圧を整流する。平滑コンデンサＣ１は、整流ダイオードＤ１を介して整流された電圧を平滑化して出力する。
【００８５】
ここで、補償制御部１１０５は、入力電圧の周波数よりもさらに早くスイッチングトランジスタＱ１をスイッチングさせ、スイッチングトランジスタＱ１の動作時間を入力電圧の大きさに比例するように調整することができる。こうすることにより、補償制御部１１０５のスイッチング周期によってチョークコイルＬに流れる電流量が制御され、力率が補償され得る。
【００８６】
一方、図１ないし図７を参照して説明した本発明の各実施形態に係る半導体装置のうち、少なくとも一つがスイッチングトランジスタＱ１として使用され得る。
【００８７】
ここでは、例示的に、図１ないし図７を参照して説明した本発明の一つの実施形態に係る半導体装置が電源供給装置に使用されることのみを説明したが、これに限定されない。
【００８８】
図９Ｂは、本発明の一つの実施形態に係る半導体システムを含む電子システムを例示したブロック図である。
【００８９】
図９Ｂに示すように、電子システム１１００は、コントローラ（１１１０、ｃｏｎｔｒｏｌｌｅｒ）、入出力装置（１１２０、Ｉ／Ｏ）、記憶装置（１１３０、ｍｅｍｏｒｙ）、インターフェース（１１４０、ｉｎｔｅｒｆａｃｅ）、電源供給装置（１１６０、Ｐｏｗｅｒ  ｓｕｐｐｌｙ  ｄｅｖｉｃｅ）およびバス（１１５０、ｂｕｓ）を含み得る。コントローラ１１１０、入出力装置１１２０、記憶装置１１３０および／またはインターフェース１１４０は、バス１１５０により互いに接続し得る。バス１１５０は、データが移動する通路（ｐａｔｈ）に該当する。
【００９０】
コントローラ１１１０は、マイクロプロセッサ、デジタル信号プロセッサー、マイクロコントローラおよびこれらと類似の機能を遂行できる論理素子のうち、少なくとも一つを含み得る。入出力装置１１２０は、キーパッド（ｋｅｙｐａｄ）、キーボードおよびディスプレイ装置などを含み得る。記憶装置１１３０は、データおよび／または命令語などを保持することができる。インターフェース１１４０は、通信ネットワークにデータを伝送するかまたは通信ネットワークからデータを受信する機能を遂行することができる。インターフェース１１４０は、有線または無線であり得る。例えば、インターフェース１１４０は、アンテナまたは有／無線トランシーバーなどを含み得る。図示していないが、電子システム１１００は、コントローラ１１１０の動作を向上させるための動作メモリであって、高速のＤＲＡＭおよび／またはＳＲＡＭなどをさらに含むこともできる。本発明の実施形態に係るフィン電界効果トランジスタは、記憶装置１１３０内に提供されるか、またはコントローラ１１１０、入出力装置（１１２０、Ｉ／Ｏ）などの一部として提供され得る。電源供給装置１１６０は、外部から入力された電源を変換して、各構成要素（１１１０、１１２０、１１３０、１１４０など）に提供することができる。電源供給装置１１６０は、電子システム１１００に１個以上含まれ得る。このような電源供給装置１１６０は、図９Ｂを参照して説明した装置であり得る。
【００９１】
電子システム１１００は、個人用携帯情報端末（ＰＤＡ，ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ポータブルコンピュータ（ｐｏｒｔａｂｌｅ  ｃｏｍｐｕｔｅｒ）、ウェブタブレット（ｗｅｂ  ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ  ｐｈｏｎｅ）、携帯電話（ｍｏｂｉｌｅ  ｐｈｏｎｅ）、デジタル音楽プレーヤー（ｄｉｇｉｔａｌ  ｍｕｓｉｃ  ｐｌａｙｅｒ）、メモリカード（ｍｅｍｏｒｙ  ｃａｒｄ）または情報を無線環境で送信および／または受信できるすべての電子製品に適用され得る。
【００９２】
図１０Ａおよび図１０Ｂは、本発明の一つの実施形態に係る半導体装置を適用した電子システムの例示図である。図１０Ａは、ディスクトップＰＣであり、図１０Ｂは、ノートブックである。本発明の一つの実施形態に係る半導体装置は、例示していない他の集積回路装置にも適用され得るのは当業者であれば自明である。
【００９３】
以下、図１１ないし図１５、図２を参照して本発明の第１実施形態に係る半導体装置の製造方法について説明する。図１１ないし図１５は、本発明の第１実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【００９４】
まず、図１１に示すように、基板１０２内に第１導電型の不純物をインプラントし、ボディー領域１０６を形成する。
【００９５】
続いて、基板１０２内に第１導電型の不純物をインプラントし、連結接合２０６と電界拡散接合３０６、３０６ａ、３０６ｂを形成する。
【００９６】
上述したように、連結接合２０６と電界拡散接合３０６、３０６ａ、３０６ｂは、ボディー領域１０６よりさらに深く形成され、さらに低い濃度を有し得る。すなわち、連結接合２０６と電界拡散接合３０６、３０６ａ、３０６ｂをインプラントする際は、ボディー領域１０６をインプラントする際よりも、さらに高いエネルギーとさらに低い濃度でインプラントすることができる。
【００９７】
図１２に示すように、基板１０２内に第１トレンチ１０９、第２トレンチ２０９を同時に形成する。
【００９８】
続いて、基板１０２の上面、第１トレンチ１０９の側壁および底面に沿ってゲート絶縁膜１２０を形成する。第２トレンチ２０９の側壁および底面に沿って絶縁膜２２０を形成する。ゲート絶縁膜１２０と絶縁膜２２０とは、同時に形成される。
【００９９】
続いて、第１トレンチ１０９内に、第１トレンチ１０９を完全に満たさず、第１トレンチ１０９の一部を満たすようにゲート１１０を形成する。第２トレンチ２０９内に、第２トレンチ２０９を完全に満たさず、第２トレンチ２０９の一部を満たすように導電体２１０を形成する。ゲート１１０と導電体２１０は、例えば、ポリシリコンであり得るが、これに限定されない。ゲート１１０と導電体２１０とは、同時に形成される。
【０１００】
図１３に示すように、第２導電型の不純物をインプラントしてソース１１２を形成する。
【０１０１】
続いて、第１領域Ｉ上に層間絶縁膜１３０を形成し、第２領域ＩＩ上にフィールドプレート絶縁膜３３０を形成する。すなわち、層間絶縁膜１３０とフィールドプレート絶縁膜３３０は、同時に形成される。層間絶縁膜１３０とフィールドプレート絶縁膜３３０とは、同じ厚さ、同じ物質で形成され得る。層間絶縁膜１３０とフィールドプレート絶縁膜３３０は、シリコン酸化膜であり得るが、これに限定されない。
【０１０２】
続いて、層間絶縁膜１３０の表面を平坦化する。例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を利用することができる。
【０１０３】
図１４に示すように、第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８を形成する。第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８は、層間絶縁膜１３０（またはフィールドプレート絶縁膜３３０）および基板１０２の一部を貫いて形成される。上述したように、第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８は、同時に形成される。すなわち、第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８は、互いに同じ深さに形成される。
【０１０４】
続いて、別途のマスクを使用せず、第１コンタクトホール１０８の下に高濃度ボディー領域１１６を形成する。
【０１０５】
図１５に示すように、第１コンタクトホール１０８、第２コンタクトホール２０８、第３コンタクトホール３０８内に、各々第１コンタクト１４５、第２コンタクト２４５、第３コンタクト３４５を形成する。第１コンタクト１４５、第２コンタクト２４５、第３コンタクト３４５は、同時に形成される。したがって、第１コンタクト１４５、第２コンタクト２４５、第３コンタクト３４５は、同じ物質で、同じ厚さに形成され得る。
【０１０６】
再び図２に示すように、層間絶縁膜１３０上にソースメタル１４０、ゲートメタル２４０を形成し、フィールドプレート絶縁膜３３０上にフィールドプレート３４０を形成する。ここで、ソースメタル１４０、ゲートメタル２４０、フィールドプレート３４０を同時に形成する。ソースメタル１４０、ゲートメタル２４０、フィールドプレート３４０は、同じ物質で、同じ厚さに形成され得る。
【０１０７】
また、基板１０２の裏面にドレインメタル１５０を形成する。
【０１０８】
図１６を参照して、本発明の第５実施形態に係る半導体装置の製造方法について説明する。図１６は、本発明の第５実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。以下、図１１ないし図１５を参照して説明した内容と異なる点を中心に説明する。
【０１０９】
図１６に示すように、基板１０２内に第１導電型の不純物をインプラントしてボディー領域１０６を形成する。続いて、基板１０２内に第１導電型の不純物をインプラントし、連結接合２０７と電界拡散接合３０７、３０７ａ、３０７ｂを形成する。上述したように、連結接合２０７と電界拡散接合３０７、３０７ａ、３０７ｂは、ボディー領域１０６と同じ深さに形成され、さらに高い濃度を有し得る。すなわち、連結接合２０６と電界拡散接合３０７、３０７ａ、３０７ｂをインプラントする際は、ボディー領域１０６をインプラントする際よりもさらに高い濃度でインプラントすることができる。
【０１１０】
以後の工程は、図１２ないし図１５を参照して説明した内容と実質的に同一である。
【０１１１】
図１７および図７を参照して、本発明の第６実施形態に係る半導体装置の製造方法について説明する。図１７は、本発明の第６実施形態に係る半導体装置の製造方法を説明するための中間工程を示す図である。
【０１１２】
図１７に示すように、第１領域Ｉにプレーナトランジスタ１０１を形成する。プレーナトランジスタ１０１は、基板１０２上に形成されたゲート１１０と、基板１０２内においてゲート１１０と接して形成されたソース１１２を含み得る。
【０１１３】
続いて、層間絶縁膜１３０を形成しつつフィールドプレート絶縁膜３３０を共に形成する。言い換えると、層間絶縁膜１３０をフィールドプレート絶縁膜３３０として使用する。
【０１１４】
続いて、第１コンタクトホール１０８を形成しつつ第３コンタクトホール３０８を同時に形成する。したがって、第１コンタクトホール１０８の深さと第３コンタクトホール３０８の深さとは、同じであり得る。
【０１１５】
再び図７に示すように、第１コンタクトホール１０８内に第１コンタクト１４５を形成して、第３コンタクトホール３０８内に第３コンタクトを形成する。第１コンタクト１４５と第３コンタクト３４５を同時に形成する。
【０１１６】
続いて、第１コンタクト１４５上にソースメタル１４０を形成し、第３コンタクト３４５上にフィールドプレート３４０を形成する。ソースメタル１４０とフィールドプレート３４０を同時に形成する。
【０１１７】
以上、添付図面を参照して本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるものではなく、互いに異なる多様な形態で製造され得る。本発明の属する技術分野において通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更せず、他の具体的な形態で実施され得ることを理解することができる。したがって、上記実施形態は、すべての面において例示的なものであり、限定的なものではないと理解しなければならない。
【符号の説明】
【０１１８】
１０２：基板、
１０８：第１コンタクトホール、
１１０：ゲート、
１１２：ソース、
１１６：高濃度ボディー領域、
１４５：第１コンタクト、
２０９：第２トレンチ、
２４５：第２コンタクト、
３０６：フィールド拡散接合、
３０８：第３コンタクトホール、
３３０：フィールドプレート絶縁膜、
３４０：フィールドプレート、
３４５：第３コンタクト。
【図１】
2014039030.tif 000003
【図２】
2014039030.tif 000004
【図３】
2014039030.tif 000005
【図４】
2014039030.tif 000006
【図５】
2014039030.tif 000007
【図６】
2014039030.tif 000008
【図７】
2014039030.tif 000009
【図８Ａ】
2014039030.tif 000010
【図８Ｂ】
2014039030.tif 000011
【図９Ａ】
2014039030.tif 000012
【図９Ｂ】
2014039030.tif 000013
【図１０Ａ】
2014039030.tif 000014
【図１０Ｂ】
2014039030.tif 000015
【図１１】
2014039030.tif 000016
【図１２】
2014039030.tif 000017
【図１３】
2014039030.tif 000018
【図１４】
2014039030.tif 000019
【図１５】
2014039030.tif 000020
【図１６】
2014039030.tif 000021
【図１７】
2014039030.tif 000022