(57)【要約】【課題】  安価な測定装置を使用し、短い時間で特性選別を実施することができる、π型フィルタの特性選別方法を提供する。【解決手段】  π型フィルタ１００は、出力側の並列素子が、相互に直列に接続された第１分割並列素子（キャパシタＣ２ａ）と第２分割並列素子（キャパシタＣ２ｂ）に分割して構成され、第１分割並列素子と第２分割並列素子の接続点に測定端子４が設けられている。π型フィルタ１００は、各素子の特性が許容範囲内であるか否かを、入力端子１、出力端子２、接地端子３、測定端子４を活用することにより判断することができる。【選択図】        図１
2014009951.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
接地端子と、
前記入力端子と前記出力端子の間に接続された、抵抗またはインダクタからなる直列素子と、
前記入力端子と前記直列素子の接続点と、前記接地端子の間に接続された入力側の並列素子と、
前記直列素子と前記出力端子の接続点と、前記接地端子の間に接続された出力側の並列素子を備えたπ型フィルタの特性選別方法であって、
前記入力側の並列素子および前記出力側の並列素子のうちの一方を、相互に直列に接続された第１分割並列素子と第２分割並列素子に分割して構成し、他方を、１個の素子からなる非分割並列素子で構成し、
前記第１分割並列素子と前記第２分割並列素子の接続点を測定端子とし、
前記入力端子と前記出力端子の間で、前記直列素子が抵抗である場合は抵抗値を測定し、前記直列素子がインダクタである場合はインダクタンス値を測定し、
前記入力端子または前記出力端子と、前記接地端子の間で、前記第１分割並列素子のインピーダンスと前記第２分割並列素子のインピーダンスの直列インピーダンスと、前記非分割並列素子のインピーダンスが並列に接続された、第１の複合インピーダンス値を測定し、
前記入力端子または前記出力端子と、前記測定端子の間で、前記非分割並列素子のインピーダンスと前記第２分割並列素子のインピーダンスの直列インピーダンスと、前記第１分割並列素子のインピーダンスが並列に接続された、第２の複合インピーダンス値を測定し、
前記測定端子と、前記接地端子の間で、前記第１分割並列素子のインピーダンスと前記非分割並列素子のインピーダンスの直列インピーダンスと、前記第２分割並列素子のインピーダンスが並列に接続された、第３の複合インピーダンス値を測定し、
前記第１分割並列素子のインピーダンス値と、前記第２分割並列素子のインピーダンス値と、前記非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、前記第１の複合インピーダンス値が等号で結ばれた第１の方程式と、前記第１分割並列素子のインピーダンス値と、前記第２分割並列素子のインピーダンス値と、前記非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、前記第２の複合インピーダンス値が等号で結ばれた第２の方程式と、前記第１分割並列素子のインピーダンス値と、前記第２分割並列素子のインピーダンス値と、前記非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、前記第３の複合インピーダンス値が等号で結ばれた第３の方程式からなる連立方程式を解くことにより、前記第１分割並列素子のインピーダンス値と、前記第２分割並列素子のインピーダンス値と、前記非分割並列素子のインピーダンス値を算出し、
測定された前記直列素子の前記抵抗値または前記インダクタンス値と、算出された前記第１分割並列素子のインピーダンス値と、算出された前記第２分割並列素子のインピーダンス値と、算出された前記非分割並列素子のインピーダンス値が、それぞれ所定の許容範囲値内に含まれているか否かを判断し、全ての値が許容範囲値内に含まれている場合にπ型フィルタが良品であると判断し、少なくとも１つの値が許容範囲値内に含まれていない場合にπ型フィルタが不良品であると判断することを特徴とするπ型フィルタの特性選別方法。
【請求項２】
前記π型フィルタが不良品である場合に、さらに、前記直列素子と、前記第１分割並列素子と、前記第２分割並列素子と、前記非分割並列素子のいずれの素子が不良であるかを特定することを特徴とする、請求項１に記載されたπ型フィルタの特性選別方法。
【請求項３】
前記直列素子が抵抗である場合は、ＤＣ測定により抵抗値を測定し、前記直列素子がインダクタである場合は、ＬＣＲメーターによりインダクタンス値を測定することを特徴とする、請求項１または２に記載されたπ型フィルタの特性選別方法。
【請求項４】
前記第１分割並列素子と、前記第２分割並列素子と、前記非分割並列素子がそれぞれキャパシタからなり、
前記第１分割並列素子のインピーダンス値と、前記第２分割並列素子のインピーダンス値と、前記非分割並列素子のインピーダンス値はそれぞれ容量値であり、
前記第１の複合インピーダンス値と、前記第２の複合インピーダンス値と、前記第３の複合インピーダンス値は、それぞれＬＣＲメーターにより測定された容量値であることを特徴とする、請求項１ないし３のいずれか１項に記載されたπ型フィルタの特性選別方法。
【請求項５】
入力端子と、
出力端子と、
接地端子と、
前記入力端子と前記出力端子の間に接続された、抵抗またはインダクタからなる直列素子と、
前記入力端子と前記直列素子の接続点と、前記接地端子の間に接続された入力側の並列素子と、
前記直列素子と前記出力端子の接続点と、前記接地端子の間に接続された出力側の並列素子を備えたπ型フィルタであって、
前記入力側の並列素子および前記出力側の並列素子のうちの一方が、相互に直列に接続された第１分割並列素子と第２分割並列素子に分割して構成され、他方が、１個の素子からなる非分割並列素子で構成され、
前記第１分割並列素子と前記第２分割並列素子の接続点と導通した測定端子を、さらに備えることを特徴とするπ型フィルタ。
【請求項６】
前記測定端子の形状が、前記入力端子の形状、前記出力端子の形状、前記接地端子の形状と、それぞれ異なっていることを特徴とする、請求項５に記載されたπ型フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、π型フィルタの特性選別方法に関し、さらに詳しくは、安価な測定装置により、短時間で特性選別（良品／不良品の判断）ができ、不良品である場合には、π型フィルタを構成するいずれの素子が不良であるかを特定することができるπ型フィルタの特性選別方法に関する。
【０００２】
また、本発明は、上述したπ型フィルタの特性選別方法を実施するのに適したπ型フィルタに関する。
【背景技術】
【０００３】
従来から、電気機器や電子機器において、ノイズ対策などの用途にπ型フィルタが広く利用されている。
【０００４】
たとえば、特許文献１（特開平４‐２５７１１１号公報）には、直列素子としてインダクタを用い、入力側および出力側の並列素子それぞれにキャパシタを用いた、Ｃ-Ｌ-Ｃ型のπ型フィルタが開示されている。
【０００５】
また、特許文献２（特開平１１‐１８７６４３号公報）には、直列素子として抵抗を用い、入力側および出力側の並列素子それぞれにキャパシタを用いた、Ｃ-Ｒ-Ｃ型のπ型フィルタが開示されている。
【０００６】
ところで、π型フィルタなどの電子部品においては、出荷前や、機器に組込む前に、そのπ型フィルタが良品であるか不良品であるかを選別する特性選別がおこなわれることが多い。良品のみを出荷し、良品のみを使用するためである。
【０００７】
上述した特許文献１や特許文献２に開示されたπ型フィルタにおいては、一般に、ネットワークアナライザなどの測定装置を使用し、ある程度長い時間をかけてフィルタ特性を測定し、そのフィルタ特性が予め定められた基準となる特性を満たしているか否かにより特性選別をおこなっていた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平４‐２５７１１１号公報
【特許文献２】特開平１１‐１８７６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した、従来のπ型フィルタの特性選別方法には、次のような問題があった。
【００１０】
まず、ネットワークアナライザなどの、高価な測定装置を使用しなければならないという問題があった。
【００１１】
また、フィルタ特性の測定には、ある程度長い時間を要するため、π型フィルタの製造にかかる生産性が低下してしまうという問題があった。そのため、全数の特性選別を断念し、抜き取りで特性選別をおこなう場合があったが、この場合には、誤って不良品が出荷されてしまう恐れがあった。
【００１２】
さらに、測定したフィルタ特性から、そのπ型フィルタが良品であるか不良品であるかの判断はできるが、不良品である場合に、π型フィルタを構成するどの素子が不良であるのかを特定することができず、π型フィルタの構造設計の改良などに向けた情報を収集することができないという問題があった。
【課題を解決するための手段】
【００１３】
本発明のπ型フィルタの特性選別方法は、上述した従来の方法の有する問題を解決するためになされたものである。
【００１４】
その手段として、本発明のπ型フィルタの特性選別方法は、入力端子と、出力端子と、接地端子と、入力端子と出力端子の間に接続された、抵抗またはインダクタからなる直列素子と、入力端子と直列素子の接続点と、接地端子の間に接続された入力側の並列素子と、直列素子と出力端子の接続点と、接地端子の間に接続された出力側の並列素子を備えたπ型フィルタを特性選別の対象とし、入力側の並列素子および出力側の並列素子のうちの一方を、相互に直列に接続された第１分割並列素子と第２分割並列素子に分割して構成し、他方を、１個の素子からなる非分割並列素子で構成し、第１分割並列素子と第２分割並列素子の接続点を測定端子とし、入力端子と出力端子の間で、直列素子が抵抗である場合は抵抗値を測定し、直列素子がインダクタである場合はインダクタンス値を測定し、入力端子または出力端子と、接地端子の間で、第１分割並列素子のインピーダンスと第２分割並列素子のインピーダンスの直列インピーダンスと、非分割並列素子のインピーダンスが並列に接続された、第１の複合インピーダンス値を測定し、入力端子または出力端子と、測定端子の間で、非分割並列素子のインピーダンスと第２分割並列素子のインピーダンスの直列インピーダンスと、第１分割並列素子のインピーダンスが並列に接続された、第２の複合インピーダンス値を測定し、測定端子と、接地端子の間で、第１分割並列素子のインピーダンスと非分割並列素子のインピーダンスの直列インピーダンスと、第２分割並列素子のインピーダンスが並列に接続された、第３の複合インピーダンス値を測定し、第１分割並列素子のインピーダンス値と、第２分割並列素子のインピーダンス値と、非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、第１の複合インピーダンス値が等号で結ばれた第１の方程式と、第１分割並列素子のインピーダンス値と、第２分割並列素子のインピーダンス値と、非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、第２の複合インピーダンス値が等号で結ばれた第２の方程式と、第１分割並列素子のインピーダンス値と、第２分割並列素子のインピーダンス値と、非分割並列素子のインピーダンス値を変数として含み、かつ所定の定数を含む式と、第３の複合インピーダンス値が等号で結ばれた第３の方程式からなる連立方程式を解くことにより、第１分割並列素子のインピーダンス値と、第２分割並列素子のインピーダンス値と、非分割並列素子のインピーダンス値を算出し、測定された直列素子の抵抗値またはインダクタンス値と、算出された第１分割並列素子のインピーダンス値と、算出された第２分割並列素子のインピーダンス値と、算出された非分割並列素子のインピーダンス値が、それぞれ所定の許容範囲値内に含まれているか否かを判断し、全ての値が許容範囲値内に含まれている場合にπ型フィルタが良品であると判断し、少なくとも１つの値が許容範囲値内に含まれていない場合にπ型フィルタが不良品であると判断するようにした。
【００１５】
なお、この方法によれば、π型フィルタが不良品である場合には、さらに、直列素子と、第１分割並列素子と、第２分割並列素子と、非分割並列素子のいずれの素子が不良であるかを特定することができる。
【００１６】
また、直列素子が抵抗である場合は、たとえばＤＣ測定により抵抗値を測定し、直列素子がインダクタである場合は、たとえばＬＣＲメーターによりインダクタンス値を測定することができる。
【００１７】
また、第１分割並列素子と、第２分割並列素子と、非分割並列素子をそれぞれキャパシタとして構成した場合には、第１の複合インピーダンス値と、第２の複合インピーダンス値と、第３の複合インピーダンス値は、それぞれ、たとえばＬＣＲメーターにより容量値として測定することができる。
【００１８】
一方、本発明のπ型フィルタは、上述した本発明のπ型フィルタの特性選別方法を実施するのに適した構造からなり、具体的には、入力端子と、出力端子と、接地端子と、入力端子と出力端子の間に接続された、抵抗またはインダクタからなる直列素子と、入力端子と直列素子の接続点と、接地端子の間に接続された入力側の並列素子と、直列素子と出力端子の接続点と、接地端子の間に接続された出力側の並列素子を備え、入力側の並列素子および出力側の並列素子のうちの一方が、相互に直列に接続された第１分割並列素子と第２分割並列素子に分割して構成され、他方が、１個の素子からなる非分割並列素子で構成され、第１分割並列素子と第２分割並列素子の接続点と導通した測定端子をさらに備えたものからなる。
【００１９】
なお、測定端子の形状は、入力端子の形状、出力端子の形状、接地端子の形状と、それぞれ異なった形状とすることができる。そのようにしておけば、このπ型フィルタを実装する際に、誤って測定端子を回路に接続してしまうことがない。
【発明の効果】
【００２０】
上述した構成としたため、本発明のπ型フィルタの特性選別方法を簡略化できる。
【００２１】
また、本発明のπ型フィルタは、上述した本発明のπ型フィルタの特性選別方法を実施するのに適した構造になっている。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態にかかるπ型フィルタ１００の等価回路図である。
【図２】本発明の実施形態にかかるπ型フィルタ１００の平面図である。
【図３】図３（Ａ）および図３（Ｂ）は、それぞれ、本発明の実施形態にかかるπ型フィルタ１００の断面図であり、図３（Ａ）は図２のＡ‐Ａ’部分を示し、図３（Ｂ）は図２のＢ‐Ｂ’部分を示す。
【図４】本発明の変形例にかかるπ型フィルタ２００の等価回路図である。
【発明を実施するための形態】
【００２３】
以下、図面とともに、本発明を実施するための形態について説明する。
【００２４】
（π型フィルタの作製）
図１に、本実施形態にかかるπ型フィルタ１００の等価回路図を示す。
【００２５】
なお、π型フィルタ１００は、Ｃ-Ｒ-Ｃ型のπ型フィルタである。ただし、本発明のπ型フィルタは、Ｃ-Ｒ-Ｃ型には限定されず、Ｃ-Ｌ-Ｃ型など他の型のものであっても良い。
【００２６】
π型フィルタ１００は、入力端子１と出力端子２と接地端子３と測定端子４を備える。
【００２７】
入力端子１と出力端子２の間には、直列素子として、抵抗Ｒが接続されている。
【００２８】
入力端子１と抵抗Ｒ（直列素子）の接続点と、接地端子３の間には、入力側の並列素子が接続されている。本実施形態においては、入力側の並列素子は、１個の素子からなる非分割並列素子とされ、キャパシタＣ１で構成されている。
【００２９】
抵抗Ｒ（直列素子）と出力端子２の接続点と、接地端子３の間には、出力側の並列素子が接続されている。本実施形態においては、出力側の並列素子は、第１分割並列素子であるキャパシタＣ２ａと、第２分割並列素子であるキャパシタＣ２ｂが直列に接続された構成からなる。
【００３０】
キャパシタＣ２ａとキャパシタＣ２ｂの接続点は、測定端子４と導通している。
【００３１】
次に、本実施形態にかかるπ型フィルタ１００の具体的構造を、図２、図３（Ａ）、図３（Ｂ）に示す。ただし、図２は平面図、図３（Ａ）は図２のＡ‐Ａ’部分の断面図、図３（Ｂ）は図２のＢ‐Ｂ’部分の断面図である。
【００３２】
π型フィルタ１００は、基板５を備える。基板５は、たとえばサファイアからなる。
【００３３】
基板５の表面には、３カ所に、下部電極６ａ、６ｂ、６ｃが、それぞれ部分的に形成されている。下部電極６ａは、キャパシタＣ１（非分割並列素子）の電極を構成し、下部電極６ｂは、キャパシタＣ２ａ（第１分割並列素子）の電極を構成し、下部電極６ｃは、キャパシタＣ２ｂ（第２分割並列素子）の電極を構成している。下部電極６ａ、６ｂ、６ｃは、たとえばＰｔからなり、たとえば２００ｎｍの膜厚からなる。
【００３４】
下部電極６ａ、６ｂ、６ｃ上には、それぞれ、誘電体膜７ａ、７ｂ、７ｃが形成されている。誘電体膜７ａ、７ｂ、７ｃは、たとえば（Ｂａ、Ｓｒ）ＴｉＯ3（以下「ＢＳＴ」と省略する）からなり、たとえば９０ｎｍの膜厚からなる。
【００３５】
誘電体膜７ａ、７ｂ、７ｃ上には、それぞれ、中間電極８ａ、８ｂ、８ｃが形成されている。中間電極８ａ、８ｂ、８ｃは、たとえばＰｔからなり、たとえば２００ｎｍの膜厚からなる。
【００３６】
中間電極８ａ、８ｂ、８ｃ上には、それぞれ、誘電体膜９ａ、９ｂ、９ｃが形成されている。誘電体膜９ａ、９ｂ、９ｃは、たとえばＢＳＴからなり、たとえば９０ｎｍの膜厚からなる。
【００３７】
誘電体膜９ａ、９ｂ、９ｃ上には、それぞれ、中間電極１０ａ、１０ｂ、１０ｃが形成されている。中間電極１０ａ、１０ｂ、１０ｃは、たとえばＰｔからなり、たとえば２００ｎｍの膜厚からなる。
【００３８】
中間電極１０ａ、１０ｂ、１０ｃ上には、それぞれ、誘電体膜１１ａ、１１ｂ、１１ｃが形成されている。誘電体膜１１ａ、１１ｂ、１１ｃは、たとえばＢＳＴからなり、たとえば９０ｎｍの膜厚からなる。
【００３９】
誘電体膜１１ａ、１１ｂ、１１ｃ上には、それぞれ、上部電極１２ａ、１２ｂ、１２ｃが形成されている。上部電極１２ａ、１２ｂ、１２ｃは、たとえばＰｔからなり、たとえば２００ｎｍの膜厚からなる。
【００４０】
下部電極６ａ、誘電体膜７ａ、中間電極８ａ、誘電体膜９ａ、中間電極１０ａ、誘電体膜１１ａ、上部電極１２ａにより、キャパシタＣ１（非分割並列素子）が構成されている。
【００４１】
同様に、下部電極６ｂ、誘電体膜７ｂ、中間電極８ｂ、誘電体膜９ｂ、中間電極１０ｂ、誘電体膜１１ｂ、上部電極１２ｂにより、キャパシタＣ２ａ（第１分割並列素子）が構成されている。また、同様に、下部電極６ｃ、誘電体膜７ｃ、中間電極８ｃ、誘電体膜９ｃ、中間電極１０ｃ、誘電体膜１１ｃ、上部電極１２ｃにより、キャパシタＣ２ｂ（第２分割並列素子）が構成されている。
【００４２】
なお、本実施形態にかかるπ型フィルタ１００においては、キャパシタＣ１、Ｃ２ａ、Ｃ２ｂは、誘電体膜の層数をそれぞれ３層としているが、誘電体膜の層数を変えることで、各キャパシタＣ１、Ｃ２ａ、Ｃ２ｂの容量、耐圧を、変化させることができる。
【００４３】
キャパシタＣ１、Ｃ２ａ、Ｃ２ｂが形成された基板５上には、キャパシタＣ１、Ｃ２ａ、Ｃ２ｂを被覆するように絶縁膜１３が形成されている。絶縁膜１３は、たとえばＳｉＯ2からなり、たとえば２０００ｎｍの膜厚からなる。
【００４４】
絶縁膜１３には、表面からキャパシタＣ１、Ｃ２ａ、Ｃ２ｂに向かって、ビア電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆが形成されている。ビア電極１４ａ〜１４ｆは、それぞれ、絶縁膜１３に垂直方向に形成された開口の内壁に、導電膜が形成された構造からなる。導電膜は、たとえば、第１層がＴｉ、第２層がＣｕの２層構造からなる。
【００４５】
ビア電極１４ａは、上部電極１２ａに接続されている。ビア電極１４ｂは、下部電極６ａに接続されている。ビア電極１４ｃは、上部電極１２ｂに接続されている。ビア電極１４ｄは、下部電極６ｂに接続されている。ビア電極１４ｅは、上部電極１２ｃに接続されている。ビア電極１４ｆは、下部電極６ｃに接続されている。
【００４６】
絶縁膜１３の表面には、抵抗膜パターン１５（直列素子にかかる抵抗Ｒ）が形成されている。抵抗膜パターン１５は、たとえばＮｉＣｒからなり、たとえば６０ｎｍの膜厚からなる。
【００４７】
さらに、絶縁膜１３の表面には、接続電極１６ａ、１６ｂ、１６ｃ、１６ｄが形成されている。接続電極１６ａ、１６ｂはＬ字形状に形成され、接続電極１６ｃ、１６ｄはＩ字形状に形成されている。接続電極１６ａ〜１６ｄは、たとえば、第1層が膜厚１００ｎｍのＴｉ、第２層が膜厚１０００ｎｍのＣｕの２層構造からなる。
【００４８】
接続電極１６ａは、一端がビア電極１４ａに接続され、他端が抵抗膜パターン１５の一端に接続されている。接続電極１６ｂは、一端が抵抗膜パターン１５の他端に接続され、他端がビア電極１４ｃに接続されている。接続電極１６ｃは、一端がビア電極１４ｄに接続され、他端がビア電極１４ｅに接続されている。接続電極１６ｄは、一端がビア電極１４ｆに接続され、他端がビア電極１４ｂに接続されている。
【００４９】
そして、接続電極１６ａの中間に、入力端子１が形成されている。接続電極１６ｂの中間に、出力端子２が形成されている。接続電極１６ｃの中間に、測定端子４が形成されている。接続電極１６ｄの中間に、接地端子３が形成されている。入力端子１、出力端子２、接地端子３は四角形状に形成され、測定端子４は円形状に形成されている。入力端子１、出力端子２、接地端子３、測定端子４はそれぞれ、たとえば、第１層が膜厚２０００ｎｍのＮｉ、第２層が膜厚１００ｎｍのＡｕの２層構造からなる。
【００５０】
以上の構造からなる、本実施形態にかかるπ型フィルタ１００は、図１に示した等価回路を備えている。
【００５１】
次に、本実施形態にかかるπ型フィルタ１００の製造方法の一例について、図２、図３（Ａ）、図３（Ｂ）を参照しながら説明する。
【００５２】
まず、基板５を準備する。
【００５３】
次に、基板５の表面のほぼ全面に、スパッタ法により、下部電極６ａ、６ｂ、６ｃを形成するための第１層目のＰｔ膜を形成する。
【００５４】
次に、第１層目のＰｔ膜の表面のほぼ全面に、ＭＯＤ（Metal Organic  Deposition；金属有機化合物分解法）法より、誘電体膜７ａ、７ｂ、７ｃを形成するための第１層目のＢＳＴ膜を形成する。
【００５５】
次に、第１層目のＢＳＴ膜のほぼ全面に、スパッタ法により、中間電極８ａ、８ｂ、８ｃを形成するための第２層目のＰｔ膜を形成する。
【００５６】
次に、第２層目のＰｔ膜の表面のほぼ全面に、ＭＯＤ法により、誘電体膜９ａ、９ｂ、９ｃを形成するための第２層目のＢＳＴ膜を形成する。
【００５７】
次に、第２層目のＢＳＴ膜のほぼ全面に、スパッタ法により、中間電極１０ａ、１０ｂ、１０ｃを形成するための第３層目のＰｔ膜を形成する。
【００５８】
次に、第３層目のＰｔ膜の表面のほぼ全面に、ＭＯＤ法により、誘電体膜１１ａ、１１ｂ、１１ｃを形成するための第３層目のＢＳＴ膜を形成する。
【００５９】
次に、第３層目のＢＳＴ膜のほぼ全面に、スパッタ法により、上部電極１２ａ、１２ｂ、１２ｃを形成するための第４層目のＰｔ膜を形成する。
【００６０】
次に、フォトリソプロセスと反応性イオンエッチングにより、第１層目のＢＳＴ膜、第２層目のＰｔ膜、第２層目のＢＳＴ膜、第３層目のＰｔ膜、第３層目のＢＳＴ膜、第４層目のＰｔ膜からなる積層体を加工し、誘電体膜７ａ、７ｂ、７ｃ、中間電極８ａ、８ｂ、８ｃ、誘電体膜９ａ、９ｂ、９ｃ、中間電極１０ａ、１０ｂ、１０ｃ、誘電体膜１１ａ、１１ｂ、１１ｃ、上部電極１２ａ、１２ｂ、１２ｃを形成する。
【００６１】
次に、フォトリソプロセスと反応性イオンエッチングにより、第１層目のＰｔ膜を加工し、上部電極１２ａ、１２ｂ、１２ｃを形成する。
【００６２】
次に、たとえば８００℃で熱処理をし、誘電体膜７ａ、７ｂ、７ｃ、９ａ、９ｂ、９ｃ、１１ａ、１１ｂ、１１ｃの結晶性を向上させる。
【００６３】
この結果、基板５上に、キャパシタＣ１（非分割並列素子）、キャパシタＣ２ａ（第１分割並列素子）、キャパシタＣ２ｂ（第２分割並列素子）が完成する。これらのキャパシタＣ１，Ｃ２ａ，Ｃ２ｂは、いわゆる薄膜キャパシタと呼ばれる構造である。
【００６４】
次に、キャパシタＣ１、Ｃ２ａ、Ｃ２ｂを被覆するように、基板５上に、ＣＶＤ（Chemical Vapor Deposition；化学蒸着法）法により、絶縁膜１３を形成する。
【００６５】
次に、絶縁膜１３の所定の位置に、フォトリソプロセスと反応性イオンエッチングにより、ビア電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆを形成するためのビア電極用開口を形成する。
【００６６】
次に、絶縁膜１３の表面の所定の位置に、リフトオフ法により、抵抗膜パターン１５を形成する。
【００６７】
次に、絶縁膜１３の表面、およびビア電極用開口の内壁に、スパッタ法により、Ｔｉ膜、さらにＴｉ膜上にＣｕ膜を形成する。この結果、ビア電極用開口内は導電性物質で充填され、ビア電極１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆが完成する。
【００６８】
次に、フォトリソプロセスと電解めっき法により、絶縁膜１３の表面に形成されたＣｕ／Ｔｉ膜上に、Ｃｕ／Ｔｉ膜を給電膜として、部分的にＮｉ膜、さらにＮｉ膜上にＡｕ膜を形成し、入力端子１、出力端子２、接地端子３、測定端子４を形成する。
【００６９】
最後に、フォトリソプロセスとウェットエッチングにより、絶縁膜１３の表面に形成されたＣｕ／Ｔｉ膜をパターンニングし、接続電極１６ａ、１６ｂ、１６ｃ、１６ｄを形成し、本実施形態にかかるπ型フィルタ１００は完成する。
【００７０】
（π型フィルタの特性選別）
上述した本実施形態にかかるπ型フィルタ１００を、１００００個作製し、全数に対して特性選別を実施した。
【００７１】
まず、π型フィルタ１００を構成する各素子の特性につき、特性の許容範囲値を設定する。具体的には、抵抗Ｒ（直列素子）の抵抗値の許容範囲値、キャパシタＣ１（非分割並列素子）のインピーダンス値の許容範囲値、キャパシタＣ２ａ（第１分割並列素子）のインピーダンス値の許容範囲値、キャパシタＣ２ｂ（第２分割並列素子）インピーダンス値の許容範囲値を設定する。なお、なお、本実施形態においては、非分割並列素子、第１分割並列素子、第２分割並列素子がそれぞれキャパシタであるため、これらのインピーダンス値は容量値として設定する。
【００７２】
次に、入力端子１と出力端子２の間で、抵抗Ｒ（直列素子）の抵抗値を測定する。抵抗値の測定は、たとえば、ＤＣ測定によりおこなう。
【００７３】
次に、入力端子１または出力端子２と、接地端子３の間で、キャパシタＣ２ａ（第１分割並列素子）のインピーダンスとキャパシタＣ２ｂ（第２分割並列素子）のインピーダンスの直列インピーダンスと、キャパシタＣ１（非分割並列素子）のインピーダンスが並列に接続された、第１の複合インピーダンス値（容量値）を、たとえばＬＣＲメーターにより、たとえば１ｋＨｚの周波数で測定する。なお、本実施形態においては、抵抗Ｒ（直列素子）の虚部成分のインピーダンス（リアクタンス）は小さいため無視することとする。したがって、第１の複合インピーダンス値（容量値）は、入力端子１と接地端子３の間で測定しても良く、出力端子２と接地端子３の間で測定しても良い（以下、同様の場合において同じ）。
【００７４】
次に、入力端子１または出力端子２と、測定端子４の間で、キャパシタＣ１（非分割並列素子）のインピーダンスとキャパシタＣ２ｂ（第２分割並列素子）のインピーダンスの直列インピーダンスと、キャパシタＣ２ａ（第１分割並列素子）のインピーダンスが並列に接続された、第２の複合インピーダンス値（容量値）を、たとえばＬＣＲメーターにより、たとえば１ｋＨｚの周波数で測定する。
【００７５】
次に、測定端子４と、接地端子３の間で、キャパシタＣ２ａ（第１分割並列素子）のインピーダンスとキャパシタＣ１（非分割並列素子）のインピーダンスの直列インピーダンスと、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンスが並列に接続された、第３の複合インピーダンス値（容量値）を、たとえばＬＣＲメーターにより、たとえば１ｋＨｚの周波数で測定する。
【００７６】
次に、キャパシタＣ２ａ（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値（容量値）を変数として含み、かつ所定の定数を含む式と、第１の複合インピーダンス値（容量値）が等号で結ばれた第１の方程式と、キャパシタＣ２ａ（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値を変数として含み、かつ所定の定数を含む式と、第２の複合インピーダンス値（容量値）が等号で結ばれた第２の方程式と、キャパシタＣ２ａ（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値（容量値）を変数として含み、かつ所定の定数を含む式と、第３の複合インピーダンス値（容量値）が等号で結ばれた第３の方程式からなる連立方程式を解くことにより、キャパシタＣ１（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値（容量値）を算出する。なお、これらの算出値は、推定値である。
【００７７】
次に、測定された抵抗Ｒ（直列素子）の抵抗値と、算出されたキャパシタＣ１（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値（容量値）が、それぞれ、予め設定した許容範囲値内に含まれているか否かを判断する。
【００７８】
そして、全ての値が許容範囲値内に含まれている場合は、そのπ型フィルタ１００は良品であると判断する。
【００７９】
一方、少なくとも１つの値が許容範囲値内に含まれていない場合は、そのπ型フィルタ１００は不良品であると判断する。このとき、併せて、特性の値が許容範囲値内に含まれていないπ型フィルタ１００を構成する素子は、不良であると判断することができる。なお、不良品となった個々のπ型フィルタ１００を構成する素子において、どの素子が不良であったかの情報は、そのπ型フィルタの構造設計の改良などに利用することができる。
【００８０】
以上、本実施形態にかかるπ型フィルタ１００の等価回路、構造、製造方法の一例、特性選別方法について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
【００８１】
たとえば、本実施形態においては、π型フィルタ１００は、Ｃ-Ｒ-Ｃ型のπ型フィルタとしたが、図４に等価回路図を示す、変形例にかかるπ型フィルタ２００のように、Ｃ-Ｌ-Ｃ型など、他の型のものとして構成しても良い。
【００８２】
図４に示すＣ-Ｌ-Ｃ型のπ型フィルタ２００の特性選別においては、入力端子１と出力端子２の間において、たとえばＬＣＲメーターにより、たとえば１ｋＨｚの周波数でインダクタＬ（直列素子）のインダクタンス値を測定する。他の素子の特性の算出、すなわち、キャパシタＣ１（第１分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ２ｂ（第２分割並列素子）のインピーダンス値（容量値）と、キャパシタＣ１（非分割並列素子）のインピーダンス値（容量値）の算出は、上述した、Ｃ-Ｒ-Ｃ型のπ型フィルタ１００の特性選別と同様におこなう。π型フィルタ２００においても、π型フィルタ１００と同様に、良品であるか不良品であるかの特性選別をおこなうことができる。
【符号の説明】
【００８３】
１：入力端子
２：出力端子
３：接地端子
４：測定端子
５：基板
６ａ、６ｂ、６ｃ：下部電極
７ａ、７ｂ、７ｃ：誘電体膜
８ａ、８ｂ、８ｃ：中間電極
９ａ、９ｂ、９ｃ：誘電体膜
１０ａ、１０ｂ、１０ｃ：中間電極
１１ａ、１１ｂ、１１ｃ：誘電体膜
１２ａ、１２ｂ、１２ｃ：上部電極
１３：絶縁膜
１４ａ、１４ｂ、１４ｃ、１４ｄ、１４ｅ、１４ｆ：ビア電極
１５：抵抗膜パターン
１６ａ、１６ｂ、１６ｃ、１６ｄ：接続電極
Ｒ：抵抗（直列素子）
Ｌ：インダクタ（直列素子）
Ｃ１：キャパシタ（非分割並列素子）
Ｃ２ａ：キャパシタ（第１分割並列素子）
Ｃ２ｂ：キャパシタ（第２分割並列素子）
１００、２００：π型フィルタ
【図１】
2014009951.tif 000003
【図２】
2014009951.tif 000004
【図３】
2014009951.tif 000005
【図４】
2014009951.tif 000006