(57)【要約】【課題】  発光層に加わる歪を緩和して発光効率の高いIII 族窒化物半導体発光素子およびその製造方法を提供することである。【解決手段】  発光素子１００は、基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、第１のＥＳＤ層１４０と、第２のＥＳＤ層１５０と、ｎ側超格子層１６０と、発光層１７０と、ｐ側超格子層１８０と、ｐ型コンタクト層１９０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、パッシベーション膜Ｆ１と、を有している。第２のＥＳＤ層１５０は、平均ピット径ＤのピットＸを有する。平均ピット径Ｄは、  ５００Å  ≦  Ｄ  ≦  ３０００Å  の範囲内である。ｎ側超格子層１６０のうちのＩｎＧａＮ層１６１の膜厚Ｙは、  −０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８  を満たす。【選択図】図４
2014067931.tif 000002
【特許請求の範囲】
【請求項１】
III 族窒化物半導体から成る下地層と、
前記下地層の上に形成された超格子層と、
前記超格子層の上に形成された発光層と、
を有するIII 族窒化物半導体発光素子において、
前記下地層は、ピットを有し、
前記超格子層は、Ｉｎを含有するIII 族窒化物半導体から成るＩｎ含有層を有し、
前記下地層と前記超格子層との境界面での平均ピット径Ｄ（Å）は、
５００Å  ≦  Ｄ  ≦  ３０００Å
の範囲内であり、
前記Ｉｎ含有層の膜厚Ｙ（Å）は、
−０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８
を満たすものであること
を特徴とするIII 族窒化物半導体発光素子。
【請求項２】
請求項１に記載のIII 族窒化物半導体発光素子において、
前記平均ピット径Ｄ（Å）は、
５００Å  ≦  Ｄ  ≦  １５００Å
の範囲内であること
を特徴とするIII 族窒化物半導体発光素子。
【請求項３】
請求項１または請求項２に記載のIII 族窒化物半導体発光素子において、
前記超格子層は、単位積層体を繰り返し積層したものであり、
前記単位積層体は、
Ｉｎを含有する層を２層以上有しており、
前記Ｉｎ含有層の膜厚Ｙ（Å）は、
前記超格子層のうち最もバンドギャップの小さい層の膜厚であること
を特徴とするIII 族窒化物半導体発光素子。
【請求項４】
請求項１から請求項３までのいずれか１項に記載のIII 族窒化物半導体発光素子において、
前記ピットの下端は、
前記下地層の膜厚の範囲内にあること
を特徴とするIII 族窒化物半導体発光素子。
【請求項５】
請求項１から請求項４までのいずれか１項に記載のIII 族窒化物半導体発光素子において、
前記下地層は、
各半導体層の静電破壊を防止するための静電耐圧層であること
を特徴とするIII 族窒化物半導体発光素子。
【請求項６】
下地層を形成する下地層形成工程と、
前記下地層の上に超格子層を形成する超格子層形成工程と、
前記超格子層の上に発光層を形成する発光層形成工程と、
を有するIII 族窒化物半導体発光素子の製造方法において、
前記下地層形成工程では、
前記下地層と前記超格子層との境界面での平均ピット径Ｄ（Å）を、
５００Å  ≦  Ｄ  ≦  ３０００Å
の範囲内としてピットを形成しつつ前記下地層を形成し、
前記超格子層形成工程では、
−０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８
の範囲内の膜厚Ｙ（Å）でＩｎを含有するIII 族窒化物半導体から成るＩｎ含有層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項７】
請求項６に記載のIII 族窒化物半導体発光素子の製造方法において、
前記平均ピット径Ｄ（Å）を、
５００Å  ≦  Ｄ  ≦  １５００Å
の範囲内とすること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【請求項８】
請求項６または請求項７に記載のIII 族窒化物半導体発光素子の製造方法において、
前記超格子層形成工程では、
Ｉｎを含有する層を２層以上有する単位積層体を繰り返し積層し、
前記Ｉｎ含有層の膜厚Ｙ（Å）を、
前記超格子層のうち最もバンドギャップの小さい層の膜厚として前記Ｉｎ含有層を形成すること
を特徴とするIII 族窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III 族窒化物半導体発光素子およびその製造方法に関する。さらに詳細には、発光層に加わる歪を緩和することを図ったIII 族窒化物半導体発光素子およびその製造方法に関するものである。
【背景技術】
【０００２】
III 族窒化物半導体発光素子を製造する際には、成長基板からIII 族窒化物半導体をエピタキシャル成長させる。その際に、格子定数の異なる複数のIII 族窒化物半導体の層を形成する。格子定数の差により、半導体層に歪が生じる。つまり、応力が発生する。この応力により、ピエゾ電界が生じる。このピエゾ電界は、発光層の量子井戸のポテンシャルを歪ませ、電子と正孔とを空間的に分離する。これにより、発光層において電子と正孔とが再結合する確率は低下する。したがって、半導体発光素子の発光効率は低下する。
【０００３】
そのため、半導体層で生じる歪を発光層になるべく加えないようにする技術が開発されてきている。例えば、歪を緩和する層として、超格子層が挙げられる。これは、格子定数の異なる２以上の単位積層体を形成することで発光層の歪を緩和するものである。また、同様に歪を緩和する層として、静電耐圧層が挙げられる。特許文献１には、静電耐圧層にピットを形成する技術が記載されている（特許文献１の段落［０００７］−［００１０］等参照）。静電耐圧層には、半導体層の静電破壊を防止する他に、形成されるピットにより２軸応力を緩和する効果がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１８０４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、最も歪を緩和することのできる条件で形成した超格子層と、最も歪を緩和することのできる条件で形成した静電耐圧層と、を単純に組み合わせても、歪を緩和することのできる効果は最大にならない。かえって、半導体発光素子の明るさが減少する場合がある。これは、超格子層と静電耐圧層とで、歪を緩和するメカニズムが異なっているからであると考えられる。したがって、超格子層と静電耐圧層とを組み合わせた上で、歪をより緩和することが好ましい。
【０００６】
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、発光層に加わる歪を緩和して発光効率の高いIII 族窒化物半導体発光素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
第１の態様に係るIII 族窒化物半導体発光素子は、III 族窒化物半導体から成る下地層と、下地層の上に形成された超格子層と、超格子層の上に形成された発光層と、を有する。下地層は、ピットを有する。また、超格子層は、Ｉｎを含有するIII 族窒化物半導体から成るＩｎ含有層を有する。下地層と超格子層との境界面での平均ピット径Ｄ（Å）は、
５００Å  ≦  Ｄ  ≦  ３０００Å
の範囲内である。そして、Ｉｎ含有層の膜厚Ｙ（Å）は、
−０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８
を満たす。
【０００８】
このIII 族窒化物半導体発光素子では、発光層に加わる歪が緩和されている。ピットの形成された下地層およびその上に形成された超格子層が、歪を好適に吸収する。そのため、発光層の歪は、緩和される。したがって、発光層に生じるピエゾ電界の強度は、従来の半導体発光素子と比べて小さい。すなわち、このIII 族窒化物半導体発光素子の発光効率は、従来の半導体発光素子に比べて高い。
【０００９】
第２の態様に係るIII 族窒化物半導体発光素子では、平均ピット径Ｄ（Å）は、
５００Å  ≦  Ｄ  ≦  １５００Å
の範囲内である。このとき、III 族窒化物半導体発光素子は、逆電圧に対する十分な耐性を有している。
【００１０】
第３の態様に係るIII 族窒化物半導体発光素子では、超格子層は、単位積層体を繰り返し積層したものである。単位積層体は、Ｉｎを含有する層を２層以上有している。そして、Ｉｎ含有層の膜厚Ｙ（Å）は、超格子層のうち最もバンドギャップの小さい層の膜厚である。この場合には、前述の膜厚Ｙ（Å）の式を満たすＩｎ含有層のＩｎ組成比が最も高い。
【００１１】
第４の態様に係るIII 族窒化物半導体発光素子では、ピットの下端は、下地層の膜厚の範囲内にある。ピットは、貫通転位に起因するものである。そして、下地層を成長させる際にピットが形成される。ここで、下地層とは、超格子層の下に位置する半導体層のことである。ただし、この下地層は、２以上の層から成る半導体層であってもよい。
【００１２】
第５の態様に係るIII 族窒化物半導体発光素子では、下地層は、各半導体層の静電破壊を防止するための静電耐圧層である。
【００１３】
第６の態様に係るIII 族窒化物半導体発光素子の製造方法は、下地層を形成する下地層形成工程と、下地層の上に超格子層を形成する超格子層形成工程と、超格子層の上に発光層を形成する発光層形成工程と、を有する。下地層形成工程では、下地層と超格子層との境界面での平均ピット径Ｄ（Å）を、
５００Å  ≦  Ｄ  ≦  ３０００Å
の範囲内としてピットを形成しつつ下地層を形成する。そして、超格子層形成工程では、
−０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８
の範囲内の膜厚Ｙ（Å）でＩｎを含有するIII 族窒化物半導体から成るＩｎ含有層を形成する。
【００１４】
このIII 族窒化物半導体発光素子の製造方法では、下地層より下層の窒化物半導体テンプレートからの歪を効率よく緩和することができる。そのため、発光層にかかる歪を減少させることができる。また、結晶性の劣化もない。そして、ピット以外の領域では、平坦性も良好である。そのため、その後に形成される発光層の結晶性も良好となる。つまり、発光効率の高いIII 族窒化物半導体発光素子を製造することができる。また、このように製造されたIII 族窒化物半導体発光素子では、発光層に加わる歪が緩和されている。ピットの形成された下地層およびその上に形成された超格子層が、歪を好適に吸収する。そのため、発光層に加わる歪が減少する。そして、発光層でのピエゾ電界の影響は低減する。
【００１５】
第７の態様に係るIII 族窒化物半導体発光素子の製造方法では、平均ピット径Ｄ（Å）を、
５００Å  ≦  Ｄ  ≦  １５００Å
の範囲内とする。このように製造されたIII 族窒化物半導体発光素子は、逆電圧に対する十分な耐性を有している。
【００１６】
第８の態様に係るIII 族窒化物半導体発光素子の製造方法において、超格子層形成工程では、Ｉｎを含有する層を２層以上有する単位積層体を繰り返し積層し、Ｉｎ含有層の膜厚Ｙ（Å）を、超格子層のうち最もバンドギャップの小さい層の膜厚としてＩｎ含有層を形成する。
【発明の効果】
【００１７】
本発明によれば、発光層に加わる歪を緩和して発光効率の高いIII 族窒化物半導体発光素子およびその製造方法が提供されている。
【図面の簡単な説明】
【００１８】
【図１】実施形態に係る発光素子の構造を示す概略構成図である。
【図２】実施形態に係る発光素子の半導体層の積層構造を示す図である。
【図３】実施形態に係る静電耐圧層に形成されているピットを説明するための図である。
【図４】実施形態に係る静電耐圧層のピットと超格子層の膜厚とを示す図である。
【図５】実施形態に係る発光素子の製造方法を説明するための図（その１）である。
【図６】実施形態に係る発光素子の製造方法を説明するための図（その２）である。
【図７】静電耐圧層の平均ピット径を２５００Åとした場合における超格子層のＩｎＧａＮ層の膜厚と全放射束との関係を示すグラフである。
【図８】静電耐圧層の平均ピット径を１５００Åとした場合における超格子層のＩｎＧａＮ層の膜厚と全放射束との関係を示すグラフである。
【図９】静電耐圧層の平均ピット径と超格子層のＩｎＧａＮ層の膜厚との関係性を示すグラフである。
【発明を実施するための形態】
【００１９】
以下、具体的な実施形態について、半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、図におけるピットについても実際のものより大きく描いてある。
【００２０】
１．半導体発光素子
本実施形態に係る発光素子１００の概略構成を図１に示す。発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。また、図２に各半導体層の積層構造を示す。
【００２１】
図１に示すように、発光素子１００は、基板１１０と、低温バッファ層１２０と、ｎ型コンタクト層１３０と、第１のＥＳＤ層１４０と、第２のＥＳＤ層１５０と、ｎ側超格子層１６０と、発光層１７０と、ｐ側超格子層１８０と、ｐ型コンタクト層１９０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、パッシベーション膜Ｆ１と、を有している。
【００２２】
基板１１０の主面上には、各半導体層が、低温バッファ層１２０、ｎ型コンタクト層１３０、第１のＥＳＤ層１４０、第２のＥＳＤ層１５０、ｎ側超格子層１６０、発光層１７０、ｐ側超格子層１８０、ｐ型コンタクト層１９０の順に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｐ電極Ｐ１は、ｐ型コンタクト層１９０の上に形成されている。
【００２３】
基板１１０は、ＭＯＣＶＤ法により、主面上に上記の各半導体層を形成するための成長基板である。そして、その表面に凹凸加工がされているとよい。基板１１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＮなどの材質を用いてもよい。
【００２４】
低温バッファ層１２０は、基板１１０の主面上に形成されている。低温バッファ層２０は、サファイア基板１０に高密度の結晶核を形成するためのものである。これにより、平坦な表面を有するＧａＮ層の成長が促進される。低温バッファ層２０の材質は、例えばＡｌＮやＧａＮである。
【００２５】
ｎ型コンタクト層１３０は、ｎ電極Ｎ１の下に位置する層である。ｎ型コンタクト層１３０は、ｎ電極Ｎ１とオーミック接触をしている。また、ｎ型コンタクト層１３０は、低温バッファ層１２０の上に形成されている。ｎ型コンタクト層１３０は、ｎ型ＧａＮである。そのＳｉ濃度は１×１０18／ｃｍ3 以上である。また、ｎ型コンタクト層１３０を、キャリア濃度の異なる複数の層としてもよい。ｎ電極Ｎ１とのオーミック性を向上させるためである。ｎ型コンタクト層１３０の厚みは、例えば、４μｍである。もちろん、これ以外の厚みを用いてもよい。
【００２６】
第１のＥＳＤ層１４０は、各半導体層の静電破壊を防止するための静電耐圧層である。第１のＥＳＤ層１４０は、ｎ型コンタクト層１３０の上に形成されている。第１のＥＳＤ層１４０は、ノンドープのｉ−ＧａＮから成る層である。第１のＥＳＤ層１４０の膜厚は、３００ｎｍである。
【００２７】
第２のＥＳＤ層１５０は、各半導体層の静電破壊を防止するための静電耐圧層である。第２のＥＳＤ層１５０は、Ｓｉをドープされたｎ型ＧａＮである。第２のＥＳＤ層１５０の膜厚は、およそ３０ｎｍである。第２のＥＳＤ層１５０のＳｉ濃度は、約５×１０18／ｃｍ3 である。
【００２８】
ｎ側超格子層１６０は、発光層１７０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１６０は、超格子構造を有するｎ側超格子層である。図２に示すように、ｎ側超格子層１６０は、ＩｎＧａＮ層１６１と、ｎ型ＧａＮ層１６２とを積層した単位積層体を繰り返し積層したものである。その繰り返し回数は、１０回以上２０回以下の範囲内である。ただし、これ以外の回数であってもよい。ＩｎＧａＮ層１６１におけるＩｎ組成比は、２％以上２０％以下の範囲内である。ただし、ＩｎＧａＮ層１６１のＩｎ組成比は、後述する発光層１７０のＩｎＧａＮ層１７１のＩｎ組成比よりも小さい。ＩｎＧａＮ層１６１のＩｎ組成比が、発光層１７０のＩｎＧａＮ層１７１のＩｎ組成比以上であると、ＩｎＧａＮ層１６１が、発光層１７０で発光した光を吸収してしまうからである。ＩｎＧａＮ層１６１の厚みは、２Å以上９０Å以下の範囲内である。ｎ型ＧａＮ層１６２の厚みは、１０Å以上５０Å以下の範囲内である。また、ｎ側超格子層１６０で繰り返し積層されるｎ型ＧａＮ層１６２の厚みはいずれも同じ厚みである。
【００２９】
ここで、ＩｎＧａＮ層１６１は、Ｉｎを含むＩｎ含有層である。そして、ＩｎＧａＮ層１６１のバンドギャップは、ｎ型ＧａＮ層１６２のバンドギャップより小さい。ＩｎＧａＮ層１６１は、ｎ側超格子層１６０のうちで最もバンドギャップの小さい層である。
【００３０】
発光層１７０は、電子と正孔とが再結合することにより発光する層である。発光層１７０は、ｎ側超格子層１６０の上に形成されている。発光層１７０は、ＩｎＧａＮ層１７１と、ＧａＮ層１７２と、ＡｌＧａＮ層１７３とを、繰り返し積層したものである。繰り返し回数は、３回以上２０回以下の範囲内である。ＩｎＧａＮ層１７１におけるＩｎ組成比は、５％以上４０％以下の範囲内である。ＩｎＧａＮ層１７１の厚みは、１０Å以上７０Å以下の範囲内である。ＧａＮ層１７２の厚みは、５Å以上７０Å以下の範囲内である。ＡｌＧａＮ層１７３におけるＡｌ組成比は、５％以上４０％以下の範囲内である。ＡｌＧａＮ層１７３の厚みは、５Å以上７０Å以下の範囲内である。これらの数値は、あくまで例示である。したがって、これ以外の数値を用いてもよい。
【００３１】
ｐ側超格子層１８０は、発光層１７０の上に形成されている。ｐ側超格子層１８０は、ノンドープのＡｌＧａＮ層１８１と、ｐ型ＩｎＧａＮ層１８２と、ｐ型ＡｌＧａＮ層１８３と、を繰り返し積層して形成したものである。繰り返し回数は、５回である。ノンドープのＡｌＧａＮ層１８１のＡｌ組成比は、５％以上４０％以下の範囲内である。ノンドープのＡｌＧａＮ層１８１の厚みは、５Å以上７０Å以下の範囲内である。ｐ型ＩｎＧａＮ層１８２のＩｎ組成比は、２％以上２０％以下の範囲内である。ただし、ｐ型ＩｎＧａＮ層１８２のＩｎ組成比は、発光層１７０のＩｎＧａＮ層１７１のＩｎ組成比よりも小さい。ｐ型ＩｎＧａＮ層１８２の厚みは、１０Å以上７０Å以下の範囲内である。ｐ型ＡｌＧａＮ層１８３のＡｌ組成比は、１０％以上２０％以下の範囲内である。ｐ型ＡｌＧａＮ層１８３の厚みは、５Å以上７０Å以下の範囲内である。これらの数値は、あくまで例示である。したがって、これ以外の数値であってもよい。また、異なる構成であってもよい。
【００３２】
ｐ型コンタクト層１９０は、ｐ側超格子層１８０の上に形成されている。ｐ型コンタクト層１９０は、ｐ電極Ｐ１とオーミック接触するためのものである。ｐ型コンタクト層１９０の厚みは、８０ｎｍである。ｐ型コンタクト層１９０では、Ｍｇが１×１０19／ｃｍ3 以上１×１０22／ｃｍ3 以下の範囲内でドープされている。
【００３３】
ｐ電極Ｐ１は、ｐ型コンタクト層１９０の上に形成されている。ｐ電極Ｐ１は、ｐ型コンタクト層１９０とオーミック接触している。ｐ電極Ｐ１の材質は、ＩＴＯである。
【００３４】
ｎ電極Ｎ１は、ｎ型コンタクト層１３０の上に形成されている。ｎ電極Ｎ１は、ｎ型コンタクト層１３０とオーミック接触している。ｎ電極Ｎ１は、ｎ型コンタクト層１３０の側から、Ｖ、Ａｌを順に形成したものである。また、Ｔｉ、Ａｌを順に形成してもよい。
【００３５】
パッシベーション膜Ｆ１は、ｎ型コンタクト層１３０と、第１のＥＳＤ層１４０と、第２のＥＳＤ層１５０と、ｎ側超格子層１６０と、発光層１７０と、ｐ側超格子層１８０と、ｐ型コンタクト層１９０とのそれぞれの側面を覆うとともに、ｐ電極Ｐ１の一部およびｎ電極Ｎ１の一部を覆っている。つまり、ｐ電極Ｐ１の残部およびｎ電極Ｎ１の残部は、パッシベーション膜Ｆ１に覆われずに露出している。パッシベーション膜Ｆ１の材質は、例えば、ＳｉＯ2 である。
【００３６】
２．静電耐圧層に形成されるピット
ここで、静電耐圧層（第１のＥＳＤ層１４０および第２のＥＳＤ層１５０）に形成されるピットＸについて図３により説明する。ピットＸは、貫通転位Ｗに起因するものである。つまり、貫通転位Ｗの箇所に、ピットＸが形成される。貫通転位Ｗは、半導体層の成長とともに、成長方向に伝播する。そして、ピットＸは、その貫通転位Ｗが第１のＥＳＤ層１４０に達した後に、形成される。そして、これらの静電耐圧層の成長にともなって、ピットＸは、成長方向に垂直な方向に広がる。このように、ピットＸは、貫通転位Ｗの箇所に形成されるため、ピット密度は、貫通転位密度にほぼ等しい。つまり、貫通転位密度は、１×１０7 （１／ｃｍ2 ）以上３×１０10（１／ｃｍ2 ）以下の範囲内の程度である。ピット密度は、１×１０7 （１／ｃｍ2 ）以上３×１０10（１／ｃｍ2 ）以下の範囲内の程度である。
【００３７】
したがって、第１のＥＳＤ層１４０および第２のＥＳＤ層１５０の膜厚が厚くなるほど、第２のＥＳＤ層１５０の最上面でのピット径Ｄ１は大きい。そして、ピットＸの下端Ｘ１は、静電耐圧層の膜厚の範囲内に位置している。なお、このピットＸは、第１のＥＳＤ層１４０からｐ型コンタクト層１９０まで形成されている。そして、ｐ型コンタクト層１９０の表面（図１中の上側）では、ピットＸは塞がれている。
【００３８】
ピットＸは、円錐形状の孔もしくは六角錘形状の孔である。円錐形状の孔の場合には、ピット径Ｄ１とは、第２のＥＳＤ層１５０の最上面、すなわち、第２のＥＳＤ層１５０とｎ側超格子層１６０との境界面Ｓ１におけるピットＸの直径である。
【００３９】
ピットＸが六角錘形状の孔である場合には、ピットＸの成長方向に垂直な面でのピットＸの断面形状は、ほぼ正六角形である。このときの、ピットＸのピット径Ｄ１とは、ある断面での正六角形の向かい合う頂点を結ぶ線分の長さ（線分長）である。ピット径Ｄ１は、第２のＥＳＤ層１５０の上面、すなわち、第２のＥＳＤ層１５０とｎ側超格子層１６０との境界面Ｓ１におけるピットＸの線分長である。
【００４０】
ピットＸの断面形状により、いずれの定義を用いてもよい。理論的には、ピットＸの断面形状は六角形である。しかし、後述する実験のところで説明するように、実際には、ピットＸの断面形状はほぼ円形に近い。したがって、以降、ピットＸの断面形状は、円形であるとして、ピット径Ｄ１を定義するものとする。
【００４１】
平均ピット径Ｄは、境界面Ｓ１におけるピット径Ｄ１の平均値である。つまり、平均ピット径Ｄとは、第２のＥＳＤ層１５０とｎ側超格子層１６０との境界面Ｓ１における全てのピットＸのピット径Ｄ１について平均をとった値である。
【００４２】
この平均ピット径Ｄは、第２のＥＳＤ層１５０の膜厚と、第２のＥＳＤ層１５０を成長させる成長温度とにより、変化する値である。第２のＥＳＤ層１５０の膜厚を厚くするほど、平均ピット径Ｄは大きくなる。逆に、第２のＥＳＤ層１５０の膜厚を薄くするほど、平均ピット径Ｄは小さくなる。また、第２のＥＳＤ層１５０を成長させる成長温度を高くするほど、平均ピット径Ｄは小さくなる。逆に、第２のＥＳＤ層１５０を成長させる成長温度を低くするほど、平均ピット径Ｄは大きくなる。したがって、形成する第２のＥＳＤ層１５０の膜厚と、その成長温度とを設定することにより、平均ピット径Ｄを調整することができる。
【００４３】
ここで、平均ピット径Ｄは、次の式（１）を満たす。
５００Å  ≦  Ｄ  ≦  ３０００Å  …（１）
Ｄ：第２のＥＳＤ層１５０の最上面（境界面Ｓ１）での平均ピット径
ここで、平均ピット径Ｄが５００Åより小さいと、ピットＸとｎ側超格子層１６０との歪を緩和する相乗効果が小さい。平均ピット径Ｄが３０００Åよりも大きいと、第２のＥＳＤ層１５０の表面状態が悪い。すなわち、これより上層の半導体層における結晶品質が悪くなる。
【００４４】
３．静電耐圧層のピットと超格子層の厚みとの関係
ここで、第２のＥＳＤ層１５０と、ｎ側超格子層１６０との関係について説明する。本実施形態では、第２のＥＳＤ層１５０の平均ピット径Ｄと、図４に示すｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚Ｙとの間に、次に示す式（２）の関係を満たすもように、ＩｎＧａＮ層１６１を形成する。
−０．０２９×Ｄ＋８２．８  ≦  Ｙ  ≦  −０．０２９×Ｄ＋１０２．８…（２）
Ｙ：ｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚
【００４５】
なお、ＩｎＧａＮ層１６１の膜厚Ｙに範囲を設ける理由は以下のとおりである。ＩｎＧａＮ層１６１は、ｎ側超格子層１６０のうちバンドギャップの小さい層である。つまり、Ｉｎ組成比が大きい。ここで、Ｉｎを含む半導体層では、Ｉｎを含まない半導体層に比べて、原子間の結合力が弱い。そのため、Ｉｎを含む半導体層は、変形しやすい。つまり、ＩｎＧａＮ層１６１は、ｎ側超格子層１６０において歪を緩和する効果が高い。したがって、ＩｎＧａＮ層１６１の膜厚Ｙは、第２のＥＳＤ層１５０のピットＸによる歪の緩和方法との関係をみる上で重要である。
【００４６】
そして、平均ピット径Ｄは、式（１）を満たす。これらの式の詳細については、後述する実験のところで詳細に説明する。なお、図４において、ｎ側超格子層１６０が成長するにしたがい、ピットＸの径が狭くなるように描いてある。しかし、ｎ側超格子層１６０が成長するにしたがい、ピットＸの径が広がるようにすることもできる。実際には、静電耐圧層で発生したピットＸがその後の半導体層の成長にともなって、広がるか狭まるかについては、成長条件に依存する。
【００４７】
４．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、シクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
【００４８】
４−１．ｎ型コンタクト層形成工程
まず、基板１１０の主面上に低温バッファ層１２０を形成する。その後に、バッファ層１２０の上にｎ型コンタクト層１３０を形成する。このときの基板温度は、１０８０〜１１４０℃である。Ｓｉ濃度は１×１０18／ｃｍ3 以上である。
【００４９】
４−２．第１の静電耐圧層形成工程
次に、第１のＥＳＤ層１４０を形成する。第１のＥＳＤ層１４０の材質は、前述のとおり、ｉ−ＧａＮである。そのため、シラン（ＳｉＨ4 ）の供給を停止する。このときの基板温度は、７５０℃以上９５０℃以下の範囲内である。そして、この工程では、図５に示すように、ピットＸを形成する。
【００５０】
４−３．第２の静電耐圧層形成工程
次に、第２のＥＳＤ層１５０を形成する。第２のＥＳＤ層１５０の材質は、前述のとおり、ｎ型ＧａＮである。そのため、再びシラン（ＳｉＨ4 ）を供給する。このときの基板温度は、第１の静電耐圧層形成工程と同様である。そして、この工程でも、図５に示すように、ピットＸを形成する。そのときの平均ピット径Ｄは、式（１）の範囲内である。つまり、平均ピット径Ｄを、５００Å以上３０００Å以下の範囲内とする。
【００５１】
４−４．ｎ側超格子層形成工程
次に、ｎ側超格子層１６０を形成する。まずは、第２のＥＳＤ層１５０の上にＩｎＧａＮ層１６１から形成する。次に、ＩｎＧａＮ層１６１の上にｎ型ＧａＮ層１６２を形成する。そして、このＩｎＧａＮ層１６１とｎ型ＧａＮ層１６２とを単位積層体として繰り返し形成する。ＩｎＧａＮ層１６１を形成する際の基板温度は、７００℃以上９５０℃以下の範囲内である。ｎ型ＧａＮ層１６２を形成する際の基板温度は、７００℃以上９５０℃以下の範囲内である。
【００５２】
４−５．発光層形成工程
次に、発光層１７０を形成する。そのために、ＩｎＧａＮ層１７１と、ＧａＮ層１７２と、ＡｌＧａＮ層１７３とを、繰り返し積層する。このときの基板温度を、７００℃以上９００℃以下の範囲内とする。
【００５３】
４−６．ｐ側超格子層形成工程
次に、ｐ側超格子層１８０を形成する。ここでは、ノンドープのＡｌＧａＮ層１８１と、ｐ型ＩｎＧａＮ層１８２と、ｐ型ＡｌＧａＮ層１８３と、を繰り返し積層する。
【００５４】
４−７．ｐ型コンタクト層形成工程
次に、ｐ型コンタクト層１９０を形成する。基板温度を、９００℃以上１０５０℃以下の範囲内とする。これにより、図６に示したように、基板１１０に各半導体層が積層されることなる。
【００５５】
４−８．電極形成工程
次に、ｐ型コンタクト層１９０の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１９０の側から半導体層の一部を抉ってｎ型コンタクト層１３０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
【００５６】
４−９．絶縁膜形成工程
そして、半導体層の側面等およびｐ電極Ｐ１の一部とｎ電極Ｎ１の一部とを、パッシベーション膜Ｆ１で覆う。このパッシベーション膜Ｆ１として、ＳｉＯ2 が挙げられる。もちろん、その他の透明性絶縁膜を形成することとしてもよい。もしくは、パッシベーション膜Ｆ１で、発光素子１００の全体を覆った後に、必要な箇所だけ露出させることとしてもよい。
【００５７】
４−１０．その他の工程
また、上記の工程の他、熱処理工程等、その他の工程を実施してもよい。以上により、図１に示した発光素子１００が製造される。
【００５８】
５．実験
５−１．第２のＥＳＤ層での平均ピット径とｎ側超格子層のＩｎＧａＮ層の膜厚
次に、ｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚Ｙと、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄとの関係を調べるために行った実験について説明する。
【００５９】
この実験において、ＩｎＧａＮ層１６１のＩｎ組成比を、９％とした。ｎ型ＧａＮ層１６２の厚みを２０Åとした。ｎ型ＧａＮ層１６２のｎ型不純物濃度は１×１０7 （１／ｃｍ3 ）以上３×１０8 （１／ｃｍ3 ）以下の範囲内であることが好ましい。また、ＩｎＧａＮ層１６１とｎ型ＧａＮ層１６２との繰り返し回数を１５回とした。また、ＩｎＧａＮ層１６１を形成する際の基板温度を、８３０℃とした。ｎ型ＧａＮ層１６２を形成する際の基板温度を、８３０℃とした。また、境界面Ｓ１におけるピットＸの断面形状は、円形であった。なお、ピットＸの断面形状の測定に原子間力顕微鏡（ＡＦＭ）を用いた。
【００６０】
図７は、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄを２５００Åと固定した場合に、ｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚Ｙと、全放射束Ｐｏとの関係を示すグラフである。図７に示すように、ＩｎＧａＮ層１６１の膜厚Ｙが範囲Ｒ１の範囲内にあるときに、全放射束Ｐｏは十分に大きい。つまり、ＩｎＧａＮ層１６１の膜厚Ｙが小さすぎると、全放射束Ｐｏは小さい。逆に、ＩｎＧａＮ層１６１の膜厚Ｙが大きすぎると、全放射束Ｐｏは小さい。
【００６１】
このときの範囲Ｒ１では、ＩｎＧａＮ層１６１の膜厚Ｙはおよそ２０Å以上４０Å以下の範囲内である。ＩｎＧａＮ層１６１の膜厚Ｙが小さすぎると、効果が十分でない。ＩｎＧａＮ層１６１の膜厚Ｙが大きすぎると、ｎ側超格子層１６０の上に成長させる発光層１７０の結晶性が悪くなる。
【００６２】
図８は、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄを１５００Åと固定した場合に、ｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚Ｙと、全放射束Ｐｏとの関係を示すグラフである。図８に示すように、ＩｎＧａＮ層１６１の膜厚Ｙが範囲Ｒ２の範囲内にあるときに、全放射束Ｐｏは十分に大きい。つまり、ＩｎＧａＮ層１６１の膜厚Ｙが小さすぎると、全放射束Ｐｏは小さい。逆に、ＩｎＧａＮ層１６１の膜厚Ｙが大きすぎると、全放射束Ｐｏは小さい。
【００６３】
このときの範囲Ｒ２では、ＩｎＧａＮ層１６１の膜厚Ｙはおよそ４５Å以上６５Å以下の範囲内である。範囲Ｒ２の膜厚は、範囲Ｒ１の膜厚に比べて十分に大きい。これは、次のように考えられる。平均ピット径Ｄが小さいほど、発光層１７０における２軸応力の緩和の程度が小さい。そのため、ｎ側超格子層１６０で、歪をより吸収する必要がある。つまり、膜厚Ｙを厚くする必要がある。このように、平均ピット径Ｄに応じて、第２のＥＳＤ層１５０のＩｎＧａＮ層１６１の膜厚Ｙを変える必要がある。
【００６４】
図９は、以上の結果をまとめたものである。線Ｌ１を挟んで領域ＲＡの外側では、ｎ側超格子層１６０の結晶品質が悪い。その結果、その上に形成される発光層１７０の結晶品質も低下する。したがって、この領域における半導体発光素子の発光強度は低い。線Ｌ２を挟んで領域ＲＡの外側では、歪を緩和する効果が不十分である。したがって、この領域における半導体発光素子の発光強度は低い。
【００６５】
そして、図９において、線で囲まれた領域ＲＡは、前述した式（１）、（２）の範囲である。すなわち、第２のＥＳＤ層１５０の平均ピット径Ｄとｎ側超格子層１６０におけるＩｎＧａＮ層１６１の膜厚Ｙとの組み合わせを、式（１）、（２）の範囲内から選べばよい。なお、もちろん、Ｙ＞０である。
【００６６】
５−２．逆電流
ここで、半導体発光素子に逆電圧をかけた場合の逆電流を測定した実験について説明する。半導体発光素子に逆電圧を印加した場合に、逆電流があまり流れないことが好ましい。ある程度の大きさの逆電流が流れると、発熱により半導体発光素子が壊れるおそれがあるからである。表１に、−５Ｖの逆電圧を印加したときに半導体発光素子に流れる電流値を示す。
【００６７】
この電流値は、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄに依存する。平均ピット径Ｄが大きいほど、ピットＸの内部に入り込んでいる、第２のＥＳＤ層１５０の上層のｎ側超格子層１６０と、発光層１７０と、ｐ側超格子層１８０との膜厚が薄い。すなわち、ピットＸの箇所では、ｐ型半導体層とｎ型半導体層との間の距離が小さい。したがって、逆方向電圧を印加した場合、このｐ型半導体層とｎ型半導体層との間の距離が小さい箇所の電界強度が、他の箇所の電界強度よりも大きい。したがって、そのｐ型半導体層とｎ型半導体層との間の距離が小さい箇所は、逆方向電流が流れやすい電流経路となる。すなわち、平均ピット径Ｄが大きいほど、逆方向電流の値は大きいと考えられる。
【００６８】
表１より、−５Ｖの逆電圧を印加したときに、１．０×１０-7（Ａ）以下の電流が流れるのは、平均ピット径Ｄが３５０Å、６００Å、８４０Å、１０８０Å、１３２０Åのときである。平均ピット径Ｄが１５６０Åのときには、１．０×１０-7（Ａ）より大きい電流が流れる。
【００６９】
つまり、平均ピット径Ｄが１５００Å以下であれば、逆方向電流は十分に小さい。つまり、逆電圧に対する耐性を有している。したがって、平均ピット径Ｄ（Å）が次に示す式（３）を満たすとよい。
５００Å  ≦  Ｄ  ≦  １５００Å  …（３）
この場合には、半導体発光素子の明るさも明るい。さらに、この半導体発光素子は、逆電圧に対する耐性を有している。
【００７０】
［表１］
平均ピット径Ｄ（Å）    逆電圧下での電流値（Ａ）
３５０              ９．０×１０-9
６００              １．０×１０-8
８４０              １．２×１０-8
１０８０              ３．０×１０-8
１３２０              ８．０×１０-8
１５６０              １．１×１０-7
−５Ｖの逆電圧を印加した場合
【００７１】
６．変形例
６−１．静電耐圧層に代わる下地層
本実施形態では、静電耐圧層（第１のＥＳＤ層１４０および第２のＥＳＤ層１５０）にピットＸを形成することとした。しかし、ピットＸを形成する半導体層は、静電耐圧層（第１のＥＳＤ層１４０および第２のＥＳＤ層１５０）に限らない。ｎ側超格子層１６０の下地層であってピットを形成した層であればよい。そしてその材質は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等、III 族窒化物半導体であれば、いずれであってもよい。または、これらを組み合わせることとしてもよい。また、下地層には不純物をドープしてもよいし、ドープしなくともよい。また、不純物をドープしない場合であっても、残留不純物もしくは格子欠陥によりｎ型半導体の特性を有しているものであってもよい。
【００７２】
もちろん、形成されるピットＸの平均ピット径Ｄは、式（１）を満たす。そして、この場合、第１の静電耐圧層形成工程および第２の静電耐圧層形成工程の代わりに、下地層を形成する下地層形成工程を実施すればよい。
【００７３】
６−２．ｎ側超格子層
本実施形態では、ｎ側超格子層１６０において、第２のＥＳＤ層１５０の上にＩｎＧａＮ層１６１を形成した後、その上にｎ型ＧａＮ層１６２を形成することとした。しかし、第２のＥＳＤ層１５０の上にｎ型ＧａＮ層を形成した後、その上にＩｎＧａＮ層を形成することとしてもよい。その場合であっても、式（１）、（２）を用いることができる。
【００７４】
また、本実施形態では、バンドギャップの小さい層としてＩｎＧａＮ層１６１を、バンドギャップの大きい層としてｎ型ＧａＮ１６２を用いた。しかし、バンドギャップの小さい層としてＡｌＩｎＧａＮ層を用いてもよい。この場合、ＡｌＩｎＧａＮ層は、Ｉｎを含有するＩｎ含有層である。また、バンドギャップの大きい層としてＡｌＧａＮ層、ＩｎＧａＮ層、ＡｌＩｎＧａＮ層のうちのいずれかを用いてもよい。
【００７５】
この場合、ｎ側超格子層１６０における単位積層体において、Ｉｎを含有する層が２層以上存在する場合がある。その場合、バンドギャップの最も小さい層で、Ｉｎ組成比が大きい。したがって、バンドギャップの最も小さい層が、式（１）、（２）を満たすこととすればよい。また、これらの層に不純物をドープしてもよいし、しなくともよい。
【００７６】
６−３．ｐ電極
本実施形態では、ｐ電極Ｐ１として、透明な導電性酸化物であるＩＴＯを用いた。しかし、ＩＴＯの他に、ＩＣＯ、ＩＺＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 の透明な導電性酸化物を用いることができる。また、ｐ電極Ｐ１の上に、金属から成る金属電極を形成してもよい。もしくは、ｐ電極Ｐ１の上にその他の電極を形成してもよい。
【００７７】
６−４．組み合わせ
以上の変形例を自由に組み合わせてもよい。
【００７８】
７．まとめ
以上詳細に説明したように、本実施形態の発光素子１００では、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄと、第２のＥＳＤ層１５０の上に形成されるｎ側超格子層１６０のＩｎＧａＮ層１６１の膜厚Ｙとの間に、前述の式（１）、（２）の関係がある。そのため、発光層１７０に歪がほとんどない。したがって、発光強度の高い半導体発光素子が実現されている。
【００７９】
また、本実施形態の発光素子１００の製造方法では、第２のＥＳＤ層１５０の最上面での平均ピット径Ｄと、第２のＥＳＤ層１５０の上に形成されるｎ側超格子層１６０のＩｎＧａＮ層１６１の膜厚Ｙとを、予め好適な範囲内から選んでいる。そのため、歪の緩和されているｎ側超格子層１６０の上に発光層１７０を形成することができる。したがって、結晶性のよい発光層１７０を形成することができる。すなわち、発光強度の高い半導体発光素子を製造することができる。
【００８０】
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。積層体の積層構造については、必ずしも図に示したものに限らない。積層構造や各層の繰り返し回数等、任意に選択してよい。また、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
【符号の説明】
【００８１】
１００…発光素子
１１０…基板
１２０…低温バッファ層
１３０…ｎ型コンタクト層
１４０…第１のＥＳＤ層
１５０…第２のＥＳＤ層
１６０…ｎ側超格子層
１７０…発光層
１８０…ｐ側超格子層
１９０…ｐ型コンタクト層
Ｎ１…ｎ電極
Ｐ１…ｐ電極
Ｆ１…パッシベーション膜
Ｗ…貫通転位
Ｘ…ピット
【図１】
2014067931.tif 000003
【図２】
2014067931.tif 000004
【図３】
2014067931.tif 000005
【図４】
2014067931.tif 000006
【図５】
2014067931.tif 000007
【図６】
2014067931.tif 000008
【図７】
2014067931.tif 000009
【図８】
2014067931.tif 000010
【図９】
2014067931.tif 000011