(57)【要約】【課題】製造コストを抑制することができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置１は、図１に示すように、Ｐ型を有する半導体基板２と、半導体基板２内に形成され、Ｎ型を有する第１の不純物が、半導体基板２の表面２０から所定の深さｄ１まで拡散したＮ型拡散層４と、半導体基板２内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面２０からＮ型拡散層４よりも浅い深さｄ２まで拡散し、その周囲がＮ型拡散層４に囲まれたＰ型拡散層６と、第２の拡散層上に形成された絶縁膜１０と、絶縁膜１０上に設けられた第１の電極１２と、を備えて概略構成されている。【選択図】図１
2014067853.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有する半導体基板と、
前記半導体基板内に形成され、前記第１の導電型と異なる第２の導電型を有する第１の不純物が、前記半導体基板の表面から所定の深さまで拡散した第１の拡散層と、
前記半導体基板内に形成され、前記第１の不純物よりも濃度が低い前記第１の導電型を有する第２の不純物が、前記表面から前記第１の拡散層よりも浅い深さまで拡散し、その周囲が前記第１の拡散層に囲まれた第２の拡散層と、
前記第２の拡散層上に形成された絶縁膜と、
前記絶縁膜上に設けられた第１の電極と、
を備えた半導体装置。
【請求項２】
前記第１の拡散層に形成され、前記第２の導電型を有する第３の不純物が、前記表面から前記第２の拡散層よりも浅い深さまで拡散した第３の拡散層と、
前記第３の拡散層上に形成された第２の電極と、
を備えた請求項１に記載の半導体装置。
【請求項３】
第１の導電型を有する半導体基板に、前記第１の導電型とは異なる第２の導電型を有する第１の不純物を選択的に導入する工程と、
第１の導電型を有する半導体基板に、第１の不純物よりも濃度が低い前記第１の導電型を有する第２の不純物を選択的に導入する工程と、
前記半導体基板に熱処理を施して、前記半導体基板の表面から所定の深さまで前記第１の不純物を拡散させて第１の拡散層を形成すると共に、前記表面から前記第１の拡散層よりも浅い深さまで前記第２の不純物を拡散させ、その周囲が前記第１の拡散層に囲まれた第２の拡散層を形成する工程と、
前記第１の拡散層に前記第２の導電型を有する第３の不純物を選択的に導入する工程と、
前記半導体基板に熱処理を施して、前記表面から前記第２の拡散層の深さよりも浅い深さまで前記第３の不純物を拡散させて第３の拡散層を形成する工程と、
前記第２の拡散層上に絶縁膜を形成する工程と、
前記絶縁膜上に第１の電極を形成すると共に、前記第３の拡散層上に第２の電極を形成する工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の技術として、Ｐ型の半導体基板の表層に形成されたＮ型ウエルと、Ｎ型ウエル上に形成された容量膜と、容量膜上に形成された上部電極と、を備えた半導体装置が知られている（例えば、特許文献１参照。）。
【０００３】
この上部電極は、容量膜を挟んで向かい合うＮ型ウエルとの間で容量素子（オンチップキャパシタ）を構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−５４４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の半導体装置は、低耐圧及び高耐圧の複数のキャパシタを混在させる場合、それぞれに対応する容量膜を形成する必要があった。従って、従来の半導体装置は、工程数が多くなりコストが上昇する問題がある。
【０００６】
従って、本発明の目的は、製造コストを抑制することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１の導電型を有する半導体基板と、半導体基板内に形成され、第１の導電型と異なる第２の導電型を有する第１の不純物が、半導体基板の表面から所定の深さまで拡散した第１の拡散層と、半導体基板内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面から第１の拡散層よりも浅い深さまで拡散し、その周囲が第１の拡散層に囲まれた第２の拡散層と、第２の拡散層上に形成された絶縁膜と、絶縁膜上に設けられた第１の電極と、を備えた半導体装置を提供する。
【発明の効果】
【０００８】
本発明によれば、製造コストを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態に係る半導体装置の要部断面図である。
【図２Ａ】図２Ａ（ａ）〜（ｄ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【図２Ｂ】図２Ｂ（ｅ）〜（ｇ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【発明を実施するための形態】
【００１０】
（実施の形態の要約）
実施の形態に係る半導体装置は、第１の導電型を有する半導体基板と、半導体基板内に形成され、第１の導電型と異なる第２の導電型を有する第１の不純物が、半導体基板の表面から所定の深さまで拡散した第１の拡散層と、半導体基板内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面から第１の拡散層よりも浅い深さまで拡散し、その周囲が第１の拡散層に囲まれた第２の拡散層と、第２の拡散層上に形成された絶縁膜と、絶縁膜上に設けられた第１の電極と、を備えて概略構成されている。
【００１１】
[実施の形態]
（半導体装置１の構成）
図１は、実施の形態に係る半導体装置の要部断面図である。なお、実施の形態に係る各図において、描かれた画像と画像の比率は、実際の比率とは異なる場合がある。
【００１２】
半導体装置１は、図１に示すように、第１の導電型（Ｐ型）を有する半導体基板２と、半導体基板２内に形成され、第１の導電型と異なる第２の導電型（Ｎ型）を有する第１の不純物が、半導体基板２の表面２０から所定の深さｄ１まで拡散した第１の拡散層としてのＮ型拡散層４と、半導体基板２内に形成され、第１の不純物よりも濃度が低い第１の導電型を有する第２の不純物が、表面２０からＮ型拡散層４よりも浅い深さｄ２まで拡散し、その周囲がＮ型拡散層４に囲まれた第２の拡散層としてのＰ型拡散層６と、Ｐ型拡散層６上に形成された絶縁膜１０と、絶縁膜１０上に設けられた第１の電極１２と、を備えて概略構成されている。
【００１３】
なお、絶縁膜１０は、半導体装置１が正常に動作する範囲で絶縁性を有するものとする。
【００１４】
また半導体装置１は、Ｎ型拡散層４に形成され、第２の導電型を有する第３の不純物が、表面２０からＰ型拡散層６よりも浅い深さｄ３まで拡散した第３の拡散層としてのＮ＋型拡散層８と、Ｎ＋型拡散層８上に形成された第２の電極１３と、を備えている。
【００１５】
（半導体基板２の構成）
半導体基板２は、例えば、Ｓｉを主成分とするＳｉ基板等が用いられる。半導体基板２は、例えば、Ｐ型の不純物を含んでいる。本実施の形態では、このＰ型の不純物は、Ｂ（ボロン）である。従って、半導体基板２は、Ｂを含むＰ型のＳｉ基板である。
【００１６】
この半導体基板２の厚みは、例えば、６００μｍである。
【００１７】
（Ｎ型拡散層４の構成）
Ｎ型拡散層４は、例えば、Ｎ型の第１の不純物を半導体基板２に導入し、熱処理によりこれを拡散させることで形成される。
【００１８】
このＮ型の第１の不純物は、例えば、Ｐ、Ａｓ及びＳｂ等である。本実施の形態では、第１の不純物としてＰを用いた。
【００１９】
Ｎ型拡散層４は、例えば、図１に示すように、表面２０から深さｄ１（およそ１２μｍ）まで第１の不純物が拡散することで形成される。
【００２０】
従って半導体基板２とＮ型拡散層４は、ＰＮ接合している。
【００２１】
（Ｐ型拡散層６の構成）
Ｐ型拡散層６は、例えば、Ｐ型の第２の不純物を半導体基板２に導入し、熱処理によりこれを拡散させることで形成される。
【００２２】
このＰ型の第２の不純物は、例えば、Ｂ、ＢＦ２、Ｉｎ等である。本実施の形態では、第２の不純物としてＢを用いた。
【００２３】
Ｐ型拡散層６は、例えば、図１に示すように、表面２０から深さｄ２（およそ９μｍ）まで第２の不純物が拡散することで形成される。
【００２４】
ここで、第１の不純物及び第２の不純物の拡散は、導入と熱処理とを交互に行うことにより行われるのではなく、第１の不純物及び第２の不純物が導入された後に、熱処理が行われる。
【００２５】
この熱処理により、図１に示すように、第１の不純物は、拡散しながらＰ型拡散層６の下方で交わる。つまり、第１の不純物は、Ｐ型拡散層６の下方にも拡散する。このように拡散する理由の一つは、予定された領域に正確に不純物を導入することができるからである。
【００２６】
従ってＮ型拡散層４とＰ型拡散層６は、ＰＮ接合している。
【００２７】
半導体装置１を上面から見た場合、Ｎ型拡散層４がＰ型拡散層６を囲むように形成されている。
【００２８】
（Ｎ＋型拡散層８の構成）
Ｎ＋型拡散層８は、Ｎ型の第３の不純物をＮ型拡散層４に選択的に導入し、熱処理によりこれを拡散させることで形成される。
【００２９】
このＮ型の第３の不純物は、例えば、Ｐ、Ａｓ及びＳｂ等である。本実施の形態では、第３の不純物としてＰを用いた。
【００３０】
Ｎ＋型拡散層８は、例えば、表面２０から深さｄ３（およそ１．０μｍ）まで不純物が拡散することで形成される。
【００３１】
このＮ＋型拡散層８には、Ｎ＋型拡散層８と電気的に接続する第２の電極１３が形成される。
【００３２】
（絶縁膜１０の構成）
絶縁膜１０は、例えば、Ｚｒ、Ｈｆ、Ｐｒ、Ｌａ、Ｌｕ、Ｅｕ、Ｙｂ、Ｓｍ、Ｈｏ、Ｃｅ、Ａｌ、Ｉｎ、Ｇａ、及びそれらの酸化物（ＺｒＯｘ、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＯｘ、ＨｆＡｌＯｘ、Ａｌ２Ｏ３、Ｉｎ２Ｏ３、Ｇａ２Ｏ３等）、さらにＳｉＯ２、Ｓｉ３Ｎ４、Ｔａ２Ｏ５、Ａｌ２Ｏ５、ＴｉＯ２、ＢＳＴ、ＰＺＴ等を用いて形成される。本実施の形態における絶縁膜１０は、ＳｉＯ２を用いて形成された膜である。
【００３３】
この絶縁膜１０の膜厚は、例えば、２０ｎｍである。この絶縁膜１０は、Ｐ型拡散層６上に形成される。
【００３４】
（第１の電極１２及び第２の電極１３）
第１の電極１２は、絶縁膜１０上に形成される。また第２の電極１３は、Ｎ＋型拡散層８上に形成される。
【００３５】
第１の電極１２及び第２の電極１３は、Ｐｏｌｙ−Ｓｉ、Ｃｕ、Ａｌ等を用いて形成される。
【００３６】
ここで半導体装置１は、例えば、第１の電極１２、絶縁膜１０、Ｐ型拡散層６、Ｎ型拡散層４、Ｎ＋型拡散層８及び第２の電極１３により、コンデンサが形成されている。
【００３７】
以下では、半導体装置１の製造方法の一例について、説明する。
【００３８】
（半導体装置１の製造方法）
図２Ａ（ａ）〜（ｄ）、及び図２Ｂ（ｅ）〜（ｇ）は、本実施の形態に係る半導体装置の製造方法を示す要部断面図である。
【００３９】
Ｐ型を有する半導体基板２に、Ｐ型とは異なるＮ型を有する第１の不純物を選択的に導入する。
【００４０】
具体的には、図２Ａ（ａ）に示すように、フォトリソグラフィ法等により、Ｐ型拡散層６を形成する領域上に、レジストパターン３０を形成する。続いて、レジストパターン３０をマスクとして、イオン注入法により、第１の不純物としてＰを半導体基板２に導入する。第１の不純物が導入された後、レジストパターン３０は、灰化処理により除去される。
【００４１】
この第１の不純物を導入する条件は、ドーズ量が、５．０×１０１３［ｃｍ−２］であり、加速エネルギーが、１３０［ｋｅＶ］である。つまり、第１の不純物は、半導体基板２の深い位置に、高い濃度で導入される。
【００４２】
Ｐ型を有する半導体基板に、第１の不純物よりも濃度が低いＰ型を有する第２の不純物を選択的に導入する。
【００４３】
具体的には、図２Ａ（ｂ）に示すように、フォトリソグラフィ法等により、Ｐ型拡散層６を形成する領域が露出するレジストパターン３２を形成する。続いて、レジストパターン３２をマスクとして、イオン注入法により、第２の不純物としてＢを半導体基板２に導入する。第２の不純物が導入された後、レジストパターン３２は、灰化処理により除去される。
【００４４】
この第２の不純物を導入する条件は、ドーズ量が、３．０×１０１３［ｃｍ−２］であり、加速エネルギーが、６０［ｋｅＶ］である。つまり、第２の不純物は、第１の不純物よりも浅い位置に、低い濃度で導入される。また第１の不純物の加速エネルギーは、第２の不純物の加速エネルギーよりも高い。これは、第２の不純物よりも半導体基板２の深い位置まで第１の不純物を導入するためである。
【００４５】
なお、第１の不純物の導入と第２の不純物の導入の順番は、上記の例に限定されない。すなわち、第１の不純物及び第２の不純物の導入工程は、レジストパターン３２を形成して第２の不純物を導入し、続いて、レジストパターン３０を形成して第１の不純物を導入する順番でも良い。つまり、Ｎ型拡散層４を形成するために第１の不純物を導入する工程とＰ型拡散層６を形成するために第２の不純物を導入する工程の順番は、入れ替え可能である。
【００４６】
次に、半導体基板２に熱処理を施して、半導体基板２の表面２０から所定の深さｄ１まで第１の不純物を拡散させてＮ型拡散層４を形成すると共に、表面２０からＮ型拡散層４よりも浅い深さｄ２まで第２の不純物を拡散させ、その周囲がＮ型拡散層４に囲まれたＰ型拡散層６を形成する。
【００４７】
具体的には、図２Ａ（ｃ）に示すように、半導体基板２に熱処理を行って第１の不純物及び第２の不純物を拡散させる。この熱処理は、１２００°で１０時間行われる。
【００４８】
この熱処理により、第１の不純物が拡散してＮ型拡散層４が形成され、第２の不純物が拡散してＰ型拡散層６が形成される。
【００４９】
第１の不純物は、第２の不純物よりも高い加速エネルギーで、さらに高い濃度で導入されるので、第２の不純物よりも深く、そして広く拡散する。従ってＰ型拡散層６は、その周囲がＮ型拡散層４に囲まれるように形成される。言い換えるなら、表面２０に露出したＰ型拡散層６の面以外の側面及び底面が、Ｎ型拡散層４と接触する。つまりＰ型拡散層６は、側面及び底面、つまりＮ型拡散層４との境界では、ＰＮ結合が形成されている。従って、Ｐ型拡散層６の底面近傍では、Ｎ型拡散層４に含まれる第１の不純物の濃度が所定の濃度以上、つまり、半導体基板２とＰ型拡散層６とがリークしない程度の濃度の第１の不純物が拡散している。
【００５０】
次に、Ｎ型拡散層４にＮ型を有する第３の不純物を選択的に導入する。
【００５１】
具体的には、図２Ａ（ｄ）に示すように、フォトリソグラフィ法等により、Ｐ型拡散層６上にレジストパターン３４を形成する。続いて、レジストパターン３４をマスクとして、イオン注入法により、第３の不純物としてＰを半導体基板２に導入する。
【００５２】
この第３の不純物を導入する条件は、ドーズ量が、１．０×１０１３［ｃｍ−２］であり、加速エネルギーが、６０［ｋｅＶ］である。
【００５３】
次に、半導体基板２に熱処理を施して、表面２０からＰ型拡散層６の深さｄ２よりも浅い深さｄ３まで第３の不純物を拡散させてＮ＋型拡散層８を形成する。
【００５４】
具体的には、図２Ｂ（ｅ）に示すように、半導体基板２に熱処理を行って第３の不純物を拡散させる。この熱処理は、１０００°で６時間行われる。
【００５５】
この熱処理により、第３の不純物が拡散してＮ＋型拡散層８が形成される。
【００５６】
次に、半導体基板２上に絶縁膜９を形成する。
【００５７】
具体的には、ＣＶＤ（Chemical Vapor Deposition）法又は熱酸化法等により、半導体基板２上に絶縁膜９を形成する。続いて、図２Ｂ（ｆ）に示すように、フォトグラフィ法等により、絶縁膜９上にレジストパターン３６を形成する。
【００５８】
この絶縁膜９は、ＳｉＯ２膜である。また絶縁膜９の膜厚は、２０ｎｍである。
【００５９】
次に、Ｐ型拡散層６上に絶縁膜１０を形成する。
【００６０】
具体的には、図２Ｂ（ｇ）に示すように、ＲＩＥ（Reactive Ion Etching）法等により、レジストパターン３６をエッチングマスクとして絶縁膜９にエッチング処理を行い、絶縁膜１０を形成する。エッチング処理が終了した後、レジストパターン３６は、灰化処理により除去される。
【００６１】
なお、Ｎ＋型拡散層８の形成工程と絶縁膜１０の形成工程の順番は、上記の例に限定されない。すなわち、絶縁膜１０を形成した後、Ｐ型拡散層６上にレジストパターン３４を形成し、これをマスクとして第３の不純物を導入する順番でも良い。
【００６２】
次に、フォトリソグラフィ法等により、絶縁膜１０上に第１の電極１２を形成すると共に、Ｎ＋型拡散層８上に第２の電極１３を形成して、図１に示す半導体装置１を得る。
【００６３】
（変形例）
本実施の形態に係る半導体装置１は、高耐圧のコンデンサとして用いることができるが、Ｐ型拡散層６を形成しないことで、低耐圧のコンデンサとして用いることもできる。
【００６４】
つまり、高耐圧及び低耐圧といった複数のコンデンサを半導体装置１に形成する製造方法として、まず、高耐圧のコンデンサを形成する領域には、第２の不純物を導入し、低耐圧のコンデンサを形成する領域には、レジストパターン３２でマスクして第２の不純物の導入を抑止する。続いて、半導体基板２に熱処理を施して第１の不純物及び第２の不純物を拡散させ、高耐圧の領域には、Ｎ型拡散層４及びＰ型拡散層６を形成し、低耐圧の領域には、Ｎ型拡散層４を形成する。続いて、上述したように、Ｎ＋型拡散層８、絶縁膜１０等を作成することで、複数の耐圧性能を有するコンデンサを作成することが可能となる。
【００６５】
（実施の形態の効果）
本実施の形態に係る半導体装置１は、製造コストを抑制することができる。具体的には、半導体装置１は、不純物の導入と熱処理によりＮ型拡散層４及びＰ型拡散層６を形成するので、他の領域に形成されるトランジスタ等の半導体素子と共に形成可能であり、工程数を追加することなく製造することができる。また、半導体装置１の絶縁膜１０は、他の領域に形成される半導体素子の絶縁膜と共に作成可能であるので、工程数を追加することなく製造することができる。
【００６６】
また半導体装置１は、複数の耐圧を有するコンデンサを、工程を追加することなく作成することができるので、容量膜の膜厚により耐圧を変えるものと比べて、製造コストが抑制される。
【００６７】
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、これら実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。さらに、これら実施の形態は、発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１…半導体装置
２…半導体基板
４…Ｎ型拡散層
６…Ｐ型拡散層
８…Ｎ＋型拡散層
９…絶縁膜
１０…絶縁膜
１２…第１の電極
１３…第２の電極
２０…表面
３０…レジストパターン
３２…レジストパターン
３４…レジストパターン
３６…レジストパターン
【図１】
2014067853.tif 000003
【図２Ａ】
2014067853.tif 000004
【図２Ｂ】
2014067853.tif 000005