(57)【要約】【課題】電波を電圧に変換するエネルギー変換回路においては、所定の電圧に到達する時間が短いほど、次段への電力供給するための待ち時間が短縮できる。この点において、従来の回路では、電圧の立ち上がりに時間がかかり、待ち時間が長いことが問題であった。【解決手段】ダイオード接続ＭＯＳトランジスタの基板電位（ＳＯＩ構造ではボディー電位）にシェンケル回路のダイナミックに変化する任意の高電位なノードを接続することで、ＭＯＳトランジスタの閾値電圧をダイナミックに制御し、閾値電圧を低下させる。この閾値電圧の低下は、容量に蓄電する電荷を時間単位で大きくすることが可能であり、結果的に、シェンケル回路の出力電圧の立ち上がり時間を短縮することが可能である。【選択図】図８
2014039395.tif 000002
【特許請求の範囲】
【請求項１】
基板端子、ゲート端子とドレイン端子を有するＭＯＳトランジスタにおいて当該ゲート端子と当該ドレイン端子とが接続されたダイオード接続ＭＯＳトランジスタが入力端子の一方のノードと出力端子のノードとの間にドレイン端子を入力端子側にして同方向に複数個（２の倍数）直列に接続され、
隣接する前記ダイオード接続ＭＯＳトランジスタ間の隣接ノードのそれぞれに一端が接続された複数のコンデンサを有し、
前記奇数次の隣接ノードに接続された前記コンデンサの他端は前記入力端子の他方のノードにされ、前記偶数次の隣接ノードに接続された前記コンデンサの他端は入力端子の一方のノードに交互に接続される半導体集積回路部において、
奇数次および最後の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、
偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、
残余の偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の前記半導体集積回路部において、
偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、
奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、
残余の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、
ことを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の前記半導体集積回路部において、
奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、
残余の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続され、
最後の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、
偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、
残余の偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、
ことを特徴とする半導体集積回路。
【請求項４】
請求項１に記載の半導体集積回路において、
少なくとも一つの偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路。
【請求項５】
請求項２に記載の半導体集積回路において、
少なくとも一つの奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路。
【請求項６】
請求項３に記載の半導体集積回路において、
少なくとも一つの奇数次および偶数次（最後の偶数次は除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の偶数次または奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路。
【請求項７】
請求項１乃至請求項６記載の半導体集積回路に、
さらにアンテナを有し、
該アンテナ端子の一端を前記入力端子の一端に接続し、
該アンテナ端子の他端を前記入力端子の他端に接続したことを特徴とする無電池電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自然界に存在するエネルギーを利用した半導体集積回路に使用可能な電力変換回路に関するものである。
【背景技術】
【０００２】
近年、エネルギーハーベスティング（環境発電）に関する研究開発が進展している。
エネルギーハーベスティングは、自然界（身の回り）に存在するエネルギーから得られる電力を用いて、その電力を接続することで、他の半導体回路を動作させることを目的としている。
【０００３】
このエネルギーの源としては、人や動物の歩行時や橋梁の振動、工場で発生する廃熱などの熱、照明や太陽光、などの光、そして放送電波や無線システムでの電波などがある。
これらの自然界に存在するエネルギーを回収、再生することで、電池がまったく必要ない（ゼロエネルギー）の半導体回路が可能である。
【０００４】
図１にこれらのエネルギー源から半導体回路を動作させるまでの一例を示す。
光、熱、電波、振動などのエネルギーは電力変換回路を介して、後段のセンサ回路やＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）,無線回路などを有する無線回路ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）に電圧供給される。
【０００５】
このとき、電圧供給するには、一旦、二次電池やキャパシタなどで一旦、電力を一定期間、蓄積しておき、所望の電力になったときに、後段に電圧を与えるようになっている。
この与えられた電力を使用して、ＭＣＵや無線は、温度や湿度などの情報をセンシングして、無線を介して、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）や他の機器にデータ送信するしくみとなっている。
【０００６】
ここで、電圧供給に際し、電力変換回路が得た電力が、後段の無線回路ＬＳＩを一定期間駆動させるのに、常に供給可能であれば、二次電池やキャパシタに蓄えなくてもよい。
一般的には、自然界で得られるエネルギーは小型化された場合は、数μＷ（マイクロ・ワット）から数百μＷと発電量が小さく、後段の回路が一定期間だけ（限られた）動作可能な電力しか発生できない。
【０００７】
このため、小さなエネルギー発電では、二次電池やキャパシタが必須となる場合が多い。
後段の無線システムを動かすためには、無線システムは一定期間ごとでの駆動が必要となるが、この待ち時間を決めている１つの性能が、前段の電力変換回路である。
【０００８】
図２に従来の電力変換回路（特許文献１）の例を示す。
入力信号の周波数は例えば、２.４ＧＨｚで、０ｄＢｍの信号の大きさを持つ高周波のエネルギー源ＲＦである。この従来の回路は、５段のシェンケル回路と呼ばれるものであり、電力変換回路としては一般的なものである。
このシェンケル回路は、容量とダイオードから構成されており、信号の半波ごとに次段に電荷が遷移し、信号が一定期間入力されると、出力端子ＤＣＯＵＴに、任意の一定直流電圧を有するようになる。
【０００９】
半導体製造プロセスがＣＭＯＳの場合、ダイオードはＭＯＳトランジスタを使用される場合が多い。
このとき、トランジスタのゲートとドレイン（もしくはソース）を接続し、（ソースもしくは、ドレイン）を基板と接続した２端子のダイオード接続ＭＯＳとして使用している。
このようにすることで、ＰＮ接合ダイオードの閾値電圧Ｖｔｈを低く設定でき、整流効果を高めることが可能とされている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−２６２６５７号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
電波を電圧に変換するエネルギー変換回路においては、所定の電圧に到達する時間が短いほど、次段への電力供給するための待ち時間が短縮できる。
この点において、従来の回路では、電圧の立ち上がりに時間がかかり、待ち時間が長いことが問題であった。
【課題を解決するための手段】
【００１２】
本発明は、まず、
（１）基板端子、ゲート端子とドレイン端子を有するＭＯＳトランジスタにおいて当該ゲート端子と当該ドレイン端子とが接続されたダイオード接続ＭＯＳトランジスタが入力端子の一方のノードと出力端子のノードとの間にドレイン端子を入力端子側にして同方向に複数個（２の倍数）直列に接続され、隣接する前記ダイオード接続ＭＯＳトランジスタ間の隣接ノードのそれぞれに一端が接続された複数のコンデンサを有し、前記奇数次の隣接ノードに接続された前記コンデンサの他端は前記入力端子の他方のノードにされ、前記偶数次の隣接ノードに接続された前記コンデンサの他端は入力端子の一方のノードに交互に接続される半導体集積回路部において、奇数次および最後の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、残余の偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、ことを特徴とする半導体集積回路を提供することができる。
本発明の基本的な構成の一つであって、ＭＯＳトランジスタの基板電位（ＳＯＩ構造ではボディー電位）にシェンケル回路のダイナミックに変化する任意の高電位な状態にあるノードを接続することで、ＭＯＳトランジスタの閾値電圧をダイナミックに制御し、閾値電圧を低下させる。
この閾値電圧の低下は、容量に蓄電する電荷を時間単位で大きくすることが可能であり、結果的に、シェンケル回路の出力電圧の立ち上がり時間を短縮することが可能となった。
【００１３】
次に、また本発明は、
（２）(１)に記載の前記半導体集積回路部において、偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、残余の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、ことを特徴とする半導体集積回路を提供することができる。
この構成としても、前述(１)の半導体集積回路と同等の効果をあげることができる。
【００１４】
また、本発明は、
（３）(１)に記載の前記半導体集積回路部において、奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、残余の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続され、最後の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ソース端子に接続され、偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の少なくとも一つは次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、残余の偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は当該ダイオード接続ＭＯＳトランジスタのソース端子に接続されている、ことを特徴とする半導体集積回路を提供することができる。
【００１５】
さらに、本発明は、
（４）(１)に記載の半導体集積回路において、少なくとも一つの偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路を提供することができる。
本発明により、(１)に記載の回路の出力特性にばらつきがあっても、各素子に制御することで、そのばらつきを小さくすることができる。
【００１６】
さらに、本発明は、
（５）(２)に記載の半導体集積回路において、少なくとも一つの奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路を提供することができる。
【００１７】
さらに、本発明は、
（６）(３)に記載の半導体集積回路において、少なくとも一つの奇数次または偶数次（最後の偶数次は除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子と該基板端子が接続される次の偶数次または奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子の間に開閉可能なスイッチが挿入されたことを特徴とする半導体集積回路を提供することができる。
【００１８】
最後に、本発明は、
（７）(１)乃至(６)の半導体集積回路に、さらにアンテナを有し、該アンテナ端子の一端を前記入力端子の一端に接続し、該アンテナ端子の他端を前記入力端子の他端に接続したことを特徴とする無電池電源装置を提供することができる。
上述の回路を利用した発電効率のよい無電池電源装置を提供することができる。
【発明の効果】
【００１９】
本回路を使用すれば、高周波信号を電圧に変換する際の時間効率を高めることが可能な回路であり、特にエネルギーハーベスティング分野における電力変換回路に適した回路を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は電源回路を構成する一般的な半導体回路例を示す図である。
【図２】図２は一般的なシェンケル型チャージポンプの回路図である。
【図３】図３は従来の電源回路を示す５段シェンケル回路図である。
【図４】図４はダイオード接続ＭＯＳトランジスタの構成図である。
【図５】図５はダイオード接続ＭＯＳトランジスタの基板電位を制御した時のドレイン電流特性を表わす図である。
【図６】図６は図３に示す従来の電源回路の出力電力特性図である。
【図７ａ】図７ａは図３に示す従来の電源回路の各ノードの電位の振る舞いの１μｓｅｃ．後の特性図である。
【図７ｂ】図７ｂは図３に示す従来の電源回路の各ノードの電位の振る舞いの１０μｓｅｃ．後の特性図である。
【図８】図８は本発明の第一の実施例に関わるシェンケル回路の構成図である。
【図９】図９は図８に示す本発明の第一の実施例における各ノードの電位の振る舞いの特性図である。
【図１０】図１０は従来の電源回路の出力電力特性と本発明の第一の実施例の出力電圧特性との比較図である。
【図１１】図１１は本発明の第二の実施例に関わるシェンケル回路の構成図である。
【図１２】図１２は従来の電源回路の出力電力特性と本発明の第二の実施例の出力電圧特性との比較図である。
【図１３】図１３は本発明の第三の実施例に関わるシェンケル回路の構成図である。
【図１４】図１４は従来の電源回路の出力電力特性と本発明の第三の実施例の出力電圧特性との比較図である。
【図１５】図１５は本発明の第一実施例のシェンケル回路において各ダイオード接続ＭＯＳトランジスタの基板電位をランダムに次段に接続した場合の出力電圧特性図である。
【図１６】図１６は本発明の第二実施例のシェンケル回路において各ダイオード接続ＭＯＳトランジスタの基板電位をランダムに次段に接続した場合の出力電圧特性図である。
【図１７】図１７は本発明の実施例の応用に関わるシェンケル回路の構成図である。
【発明を実施するための形態】
【００２１】
図８に、上述した、(１)の手段において、全ての偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続された回路構成を示す。
具体的には、図３に示す従来のシェンケル回路と比較して、ノードＩＮ１およびノードＯＵＴ１間に接続されたＭＯＳとランジスタＭＵ１の基板ノードがＩＮ２に、ノードＩＮ２およびノードＯＵＴ２間に接続されたＭＯＳトランジスタＭＵ２の基板ノードがＩＮ３に、ノードＩＮ３およびノードＯＵＴ３間に接続されたＭＯＳトランジスタＭＵ３の基板ノードがＩＮ４に、ノードＩＮ４およびノードＯＵＴ４間に接続されたＭＯＳトランジスタＭＵ４の基板ノードがＩＮ５に接続された回路となっている。
【００２２】
本願発明との比較のために、まず図３に従来のシェンケル回路を示し、その構成と効果について検証する。
【００２３】
図３に示す従来のシェンケル回路の入力信号は、入力端子から記載のないアンテナを介して、ノードＲＦ_ＩＮに印加される。
本回路は、入力端子の一方のノードと出力端子の一方のノードとの間に直列接続された複数の整流素子と、隣接する整流素子間のノードのそれぞれの一端が接続された複数のコンデンサを有し、前記コンデンサの他端は、それぞれ、前記入力端子の一方のノードまたは、入力端子の他方のノードに、一連の前記隣接する整流素子間のノードの順に接続されている回路である。
整流素子は、ゲート端子とドレイン端子を接続し、ソース端子と基板端子を接続したＭＯＳトランジスタを適用したものである。
【００２４】
この従来の回路では、入力された電力に応じて生成された電流が整流素子により整流され、入力信号の波数に応じて、入力端子の一方のノードに接続されたコンデンサと他方のノードに接続されたコンデンサとの容量比によって、小型携帯機器を駆動可能な電圧まで昇圧する動作をする。
ここで、前記ＭＯＳトランジスタは、２端子素子として構成されており、図４に示すような電流性特性のうち、ソースと基板が短絡された状態（Ｖｂｓ＝０Ｖ）である。
図４のＭＯＳトランジスタで、基板を−１Ｖから１Ｖに掃引したときの特性を図５に示す。
電圧が微小な場合は、ＭＯＳトランジスタに流れる電流は、指数関数的な振る舞いを示す。
従来回路の前記ＭＯＳトランジスタはＶｂｓ＝０Ｖの整流特性を表している。
【００２５】
図６は図３の回路における、入力信号レベルが０ｄＢｍでの出力ノードＤＣＯＵＴの特性を示す。
入力された信号の波数が微小な場合（例えば、２５μｓｅｃ．時）は、出力ノードは急激に立ち上がり、その後の信号印加では、緩やかに電圧が上昇する特性を持っている。
１００μｓｅｃ．印加後では、直流電圧は、約２.３Ｖに達している。
１００μｓｅｃ．後に置いて、高周波信号成分は、拡大図のように、一定の振幅を有している。
【００２６】
図７ａおよび図７ｂは、図６の出力信号を得た時の各ノードＩＮ１からＩＮ５、ＯＵＴ１からＯＵＴ４およびＤＣＯＵＴの信号の振る舞いを１μｓｅｃ．後と１０μｓｅｃ．後で観測した結果である。
いずれも、ＩＮ１からＩＮ５は入力された信号レベル０ｄＢｍからやや劣化するものの大きな信号振幅を持っており、さらに、ＩＮ１からＩＮ５にかけてＤＣレベルが徐々に上昇している。
【００２７】
一方、ＯＵＴ１からＯＵＴ４およびＤＣＯＵＴは、信号振幅は、整流素子を介した状態となっており、ＩＮ１からＩＮ５に比べて、信号振幅は非常に小さくなり、ほぼＤＣレベルを一定に保持するような状態である。
【００２８】
図３のＭＯＳトランジスタＭＵ１、ＭＤ１のそれぞれ動作に注目すると、ノードＩＮ１がＯＵＴ１よりも大きい入力レベルになった時に、ＭＵ１はＯＮ状態（ＭＯＳトランジスタのチャネル抵抗が低い）となり、ＭＤ１はＯＦＦ状態（ＭＯＳトランジスタのチャネル抵抗が高い）となる。
このとき、入力端子とＭＵ１間に接続されている容量に蓄積された電荷がＭＵ１を介して、ＭＵ１の他方のノードとＧＮＤ間に接続された容量に分配される。
次にＩＮ１がＯＵＴ１よりも小さい入力レベルになったときは、ＭＵ１はＯＦＦ状態、ＭＤ１がＯＮ状態となる。
このとき、上位に接続されているＭＤ２がＯＮ状態、ＭＵ２がＯＦＦ状態となっているため、入力端子とＩＮ２との間に接続されている容量とＭＵ１の他方のノードとＧＮＤ間に接続された容量で電荷が分配される。
【００２９】
このように、各ＭＯＳトランジスタがＯＮ状態とＯＦＦ状態を繰り返し、ＩＮ１からＩＮ５およびＯＵＴ１からＯＵＴ４およびＤＣＯＵＴの各ＤＣレベルを大きくする動作を行う。
このＯＮ状態とＯＦＦ状態の繰り返しは、電圧レベルが低い場合には、完全に切り替えができておらず、実際には、ＭＵ１とＭＤ１の抵抗比で決定される状態でのＯＮ状態とＯＦＦ状態となっている。
【実施例１】
【００３０】
図８に本発明の第一の実施例に関わるシェンケル回路を示す。
本発明の回路では、前述したように、ノードＩＮ１およびノードＯＵＴ１間に接続されたＭＯＳトランジスタＭＵ１の基板ノードがＩＮ２に、ノードＩＮ２およびノードＯＵＴ２間に接続されたＭＯＳトランジスタＭＵ２の基板ノードがＩＮ３に、ノードＩＮ３およびノードＯＵＴ３間に接続されたＭＯＳトランジスタＭＵ３の基板ノードがＩＮ４に、ノードＩＮ４およびノードＯＵＴ４間に接続されたＭＯＳトランジスタＭＵ４の基板ノードがＩＮ５に接続された回路となっている。
【００３１】
図９は１μｓｅｃ．後の各ノードの状態を示したものである。
ここで、図８のＭＯＳトランジスタＭＵ１、ＭＤ１のそれぞれ動作に注目すると、ＩＮ１がＯＵＴ１よりも高い場合は、それぞれＭＵ１、ＭＤ１は、それぞれＯＮ状態、ＯＦＦ状態となる。
ＭＵ１がＯＮ状態のとき、ＩＮ２がＭＵ１の基板に印加されていることから、ＭＵ１の基板には正の電位が印加されている状態であり、図５のＶｂｓが正の状態での動作を行う。
このため、低い電圧レベルでも電流が多くとれる状態であり、Ｖｂｓ＝０の場合よりもＭＯＳトランジスタのチャネル抵抗での損失を小さくした状態で、次段に電荷を供給することが可能である。
この状態は、各段で同じ動作を行っているため、回路全体でも少ない電圧レベルでDC電位を上昇させることが可能である。
即ち、従来よりも少ない時間で出力レベルが上昇することとなる。
【００３２】
図１０は、同じ入力レベルで、従来の回路と本発明の第一の実施例の出力特性の比較を示す。
本発明の回路では、３２.５μｓｅｃ．で従来回路では約２Ｖに対して、本発明の回路では、約２.８Ｖとなっており、時間当たりの電圧上昇が大きくなっていることがわかる。
【実施例２】
【００３３】
図１１に本発明の第二の実施例に関わるシェンケル回路を示す。
上述した(２)の手段において、全ての奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続された回路構成である。
【００３４】
具体的には、本発明の回路では、図３に示す従来回路と比較して、ノードＩＮ１とＧＮＤ間に接続されたＭＯＳトランジスタＭＤ１の基板ノードがＯＵＴ１に、ノードＩＮ２とノードＯＵＴ１間に接続されたＭＯＳトランジスタＭＤ２の基板ノードがＯＵＴ２に、ノードＩＮ３とノードＯＵＴ２間に接続されたＭＯＳトランジスタＭＤ３の基板ノードがＯＵＴ３に、ノードＩＮ４とノードＯＵＴ３間に接続されたＭＯＳトランジスタＭＤ４の基板ノードがＯＵＴ４に、ノードＩＮ５とノードＯＵＴ４間に接続されたＭＯＳトランジスタＭＤ５の基板ノードがＤＣＯＵＴに接続された回路となっている。
【００３５】
本発明の第二の実施例では、ＩＮ１がＯＵＴ１よりも低い場合の状態で、ＭＵ１は、ＯＦＦ状態となり、ＭＤ１がＯＮ状態となる。
このとき、ＭＤ１の基板電位がＯＵＴ１に接続されているため、ＭＤ１の基板電位は正の電位が印加されている状態であり、図５のＶｂｓが正の状態での動作を行う。
同様に、ＭＤ２、ＭＤ３、ＭＤ４、ＭＤ５の基板電位もＩＮ１がＯＵＴ１よりも低い状態時では、正のバイアスが印加されており、ＭＤ１からＭＤ５の電流が多くなり、電荷を急速に次段に供給することが可能である。
【００３６】
図１１は、同じ入力レベルで、従来の回路と本発明の第二の実施例の出力特性の比較を示す。
本発明の回路では、３２.５μｓｅｃ．で従来回路では約２Ｖに対して、本発明の回路では、約３Ｖとなっており、時間当たりの電圧上昇が大きくなっている。
【実施例３】
【００３７】
図１２に本発明の第三の実施例に関わるシェンケル回路を示す。
上述した(３)の手段において、全ての奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子は次の偶数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続され、および、全ての偶数次（最後を除く）に置かれた前記ダイオード接続ＭＯＳトランジスタの基板端子の次の奇数次に置かれた前記ダイオード接続ＭＯＳトランジスタのソース端子に接続された回路構成である。
【００３８】
具体的には、本発明の回路では、図３に示す従来回路と比較して、本発明の第一の実施例と第二の実施例を両立されたものであり、それぞれＭＯＳトランジスタＭＵ１、ＭＵ２、ＭＵ３、ＭＵ４の基板電位は、それぞれノードＩＮ２、ＩＮ３、ＩＮ４、ＩＮ５に接続され、さらに、それぞれのＭＯＳトランジスタ、ＭＤ１、ＭＤ２、ＭＤ３、ＭＤ４、ＭＤ５の基板電位は、それぞれ、ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ４、ＤＣＯＵＴに接続された回路である。
このため、ＩＮ１がＯＵＴ１よりも高くても、低くても、ＭＯＳトランジスタの各整流特性は、基板に正電位が印加された状態でトランジスタがＯＮ状態となり、電流が増大し、各電位の上昇を急速に上げることが可能となっている。
【００３９】
図１３は、同じ入力レベルで、従来の回路と本発明の第三の実施例の出力特性の比較を示す。
本発明の回路では、３２.５μｓｅｃ．で従来回路では約２Ｖに対して、本発明の回路では、約４Ｖとなっており、従来例に比べると時間当たりの電圧上昇が大きくなっている。
【実施例４】
【００４０】
本発明の第一の実施例は(１)の手段の一回路構成例であり、ＭＯＳトランジスタＭＵ１、ＭＵ２、ＭＵ３、ＭＵ４の基板電位を同時に、次段の電位の高いノードに接続していたが、第四の実施例は、少なくとも一つのＭＯＳトランジスタの基板電位をランダムに電位の高い電位に接続した、（１）の手段の他の３個の構成例を含むものであり、従来例に比べると第一の実施例と同じような効果が得られる。
【００４１】
図１５は、本発明の第一実施例の回路で基板電位を次段に接続した回路構成（いずれの図にも示されていない）の場合の出力特性である。
ＯＵＴ_Ｍ０は、図３に示す回路、ＯＵＴ_Ｕ１２３４は、図８の第一の実施例で示した回路の出力結果である。
その他の出力ＯＵＴ_Ｕ以降の後ろの数字は、それぞれのＭＯＳトランジスタの基板電位を次段に接続した状態であり、数値記載がない場合のトランジスタの基板電位は、そのトランジスタのソース側に接続（Ｖｂｓ＝０Ｖの状態）がなされている。
【００４２】
例えば、ＯＵＴ_Ｕ１は、ＭＵ１のみの基板電位が高電位のノードに接続されており、その他のＭＵ２、ＭＵ３およびＭＵ４はＶｂｓ＝０Ｖとしている。
ＯＵＴ_Ｕ２３４は、ＭＵ２、ＭＵ３およびＭＵ４が高電位のノードに接続されており、ＭＵ１はＶｂｓ＝０Ｖとしている。
ＯＵＴ_Ｕ３４はＭＵ３とＭＵ４の基板電位が高電位のノードに接続し、ＭＵ２、ＭＵ３はＶｂｓ＝０Ｖとした回路状態での出力端子の電圧を示している。
【００４３】
いずれも、従来、３２.５μｓｅｃ．では２Ｖであったが、ランダムにトランジスタの基板電位を高電位のノードに接続しても、立ち上がりが急峻となり、効果は同じである。
なお実施例４として述べたＯＵＴ_Ｕ１、ＯＵＴ_Ｕ２３４、ＯＵＴ_Ｕ３４に係る回路構成は例示したものであって、これらに限定されるものではない。
【実施例５】
【００４４】
同様に、本発明の第二の実施例は(２)の手段の一回路構成例であり、ＭＯＳトランジスタＭＤ１、ＭＤ２、ＭＤ３、ＭＤ４、ＭＤ５の基板電位を同時に、次段の電位の高いノードに接続していたが、第五の実施例は、少なくとも一つの基板電位をランダムに高い電位に接続した、(２)の手段の他の３個の構成例を含むものであり、従来例に比べると同じような効果が得られる。
【００４５】
図１６は、本発明の第一実施例の回路で基板電位を次段に接続した回路構成（いずれの図にも示されていない）の場合の出力特性である。
ＯＵＴ_Ｍ０は、図３に示す回路、ＯＵＴ_Ｄ１２３４は、図８の第二の実施例で示した回路の出力結果である。
その他の出力ＯＵＴ_Ｄ以降の後ろの数字は、それぞれのＭＯＳトランジスタの基板電位を次段に接続した状態であり、数値記載がない場合のトランジスタの基板電位は、そのトランジスタのソース側に接続（Ｖｂｓ＝０Ｖの状態）がなされている。
【００４６】
例えば、ＯＵＴ_Ｄ１は、ＭＤ１のみの基板電位が高電位のノードに接続されており、その他のＭＤ２、ＭＤ３およびＭＤ４はＶｂｓ＝０Ｖとしている。
ＯＵＴ_Ｄ２３４は、ＭＤ２、ＭＤ３およびＭＤ４が高電位のノードに接続されており、ＭＤ１はＶｂｓ＝０Ｖとしている。
ＯＵＴ_Ｄ３４はＭＤ３とＭＤ４の基板電位が高電位のノードに接続し、ＭＤ２、ＭＤ３はＶｂｓ＝０Ｖとした回路状態での出力端子の電圧を示している。
【００４７】
いずれも、従来、３２.５μｓｅｃ．では２Ｖであったが、ランダムにトランジスタの基板電位を高電位のノードに接続しても、効果は同じである。
なお実施例５として述べた、ＯＵＴ_Ｄ１、ＯＵＴ_Ｄ２３４、ＯＵＴ_Ｄ３４に係る回路構成は例示したものであって、これらに限定されるものではない。
【実施例６】
【００４８】
また、本発明の第三の実施例は、上述した本発明の第一の実施例及び第二の実施例の複合であって、上述した(３)の手段の一回路構成例であるが、対応する実施例４と実施例５を複合した構成における実施例６として、いずれかのトランジスタの基板ノードをランダムに次段の高いノードに接続した回路構成（いずれの図にも示されていない）とすれば、第三の実施例と、同じような効果を得ることができる。
【実施例７】
【００４９】
その他、回路の応用として、上述の本発明の実施例において、本効果を得る方法の手段として回路構成の異なる組み合わせも可能である。
これは、上述の(１)乃至(３)の手段の回路構成例では、基板ノードと次段の電位の高いノードを直接接続していたが、図１７に示すように、この２つのノード間にスイッチ２６乃至３４（ＳＷ１乃至ＳＷ９）（例えば、ＣＭＯＳスイッチなど）を介して接続しておく構成とすることができる。
【００５０】
図１７に示すシェンケル回路は、(６)の手段の一構成例であって、(３)の手段の第三の実施例において、スイッチを、適宜、挿入した構成回路である。
このスイッチ回路は、外部から信号制御することが可能であり、任意に、そのＳＷをＯＮ／ＯＦＦすることが可能な構成としている。
例えば、温度環境が著しく変化する環境やプロセス製造工程では、本発明の回路の出力特性は、任意のばらつきを持っている。
【００５１】
出力特性のばらつき特性をなんらかの手段で得て、その変化分を外部信号によるスイッチをＯＮ／ＯＦＦすることで、そのばらつきを小さくする、即ち、プロセスや温度によって影響を受けずに、一定の出力特性を得ることも可能である。
なお手段(６)は、手段(４)と手段(５)との複合であり、手段(４)乃至(５)は、特に図に示して説明することはしないが、当該手段(６)の実施例７において論理的構成であらわされている、(４)の手段および(５)の手段の一構成例に限定されるものではない。
【実施例８】
【００５２】
手段(１)乃至手段(６)の回路構成に、アンテナを追加し、アンテナの両端を上述の半導体集積回路の入力端子の一端と他端とにそれぞれ接続して、ＲＦ_ＩＮ（１）に入力信号を印加すれば、無電池電源回路を構成することができる（いずれの図にも示されていない）。
【産業上の利用可能性】
【００５３】
本提案は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の構造を有したシリコンウェハで説明したが、一般的なＢｕｌｋシリコンウェハでも同様な効果を得ることが可能なことは明白である。
また、本発明のダイオード接続ＭＯＳトランジスタは、ダブル・ゲート構造ＭＯＳトランジスタで置き換えても同様な効果を得ることが可能である。
この場合、ゲートをダブル・ゲートの第１のゲート、ボディーを第２のゲートと置き換えることでダイオード接続ＭＯＳトランジスタ動作となり本発明と同様の効果を得る。
本発明は、高周波信号を電圧に変換する回路であり、本用途は、半導体集積回路の電源や半導体集積回路の内部制御を行う基準電圧などに使用可能である。特にエネルギーハーベスティング向けの電圧発生回路に適している。
【符号の説明】
【００５４】
１    ＲＦ_ＩＮノード
２    ＤＣＯＵＴノード
３    ＭＤ１（ダイオード接続ＭＯＳトランジスタ）
４    ＭＤ２（ダイオード接続ＭＯＳトランジスタ）
５    ＭＤ３（ダイオード接続ＭＯＳトランジスタ）
６    ＭＤ４（ダイオード接続ＭＯＳトランジスタ）
７    ＭＤ５（ダイオード接続ＭＯＳトランジスタ）
８    ＭＵ１（ダイオード接続ＭＯＳトランジスタ）
９    ＭＵ２（ダイオード接続ＭＯＳトランジスタ）
１０  ＭＵ３（ダイオード接続ＭＯＳトランジスタ）
１１  ＭＵ４（ダイオード接続ＭＯＳトランジスタ）
１２  ＭＵ５（ダイオード接続ＭＯＳトランジスタ）
１３  ＩＮ１ノード
１４  ＩＮ２ノード
１５  ＩＮ３ノード
１６  ＩＮ４ノード
１７  ＩＮ５ノード
１８  ＯＵＴ１ノード
１９  ＯＵＴ２ノード
２０  ＯＵＴ３ノード
２１  ＯＵＴ４ノード
２２  ボディー（もしくは、基板）
２３  ドレイン
２４  ソース
２５  ゲート
２６〜３４  スイッチ（ＳＷ１〜ＳＷ９）
３５〜４５  コンデンサ（Ｃ１〜Ｃ１１）
【図１】
2014039395.tif 000003
【図２】
2014039395.tif 000004
【図３】
2014039395.tif 000005
【図４】
2014039395.tif 000006
【図５】
2014039395.tif 000007
【図６】
2014039395.tif 000008
【図７ａ】
2014039395.tif 000009
【図７ｂ】
2014039395.tif 000010
【図８】
2014039395.tif 000011
【図９】
2014039395.tif 000012
【図１０】
2014039395.tif 000013
【図１１】
2014039395.tif 000014
【図１２】
2014039395.tif 000015
【図１３】
2014039395.tif 000016
【図１４】
2014039395.tif 000017
【図１５】
2014039395.tif 000018
【図１６】
2014039395.tif 000019
【図１７】
2014039395.tif 000020