【手続補正書】
【提出日】令和3年10月29日(2021.10.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層、
前記第１の半導体層上の第１導電型の第２の半導体層、
前記第２の半導体層上の第２導電型の第３の半導体層、
および前記第３の半導体層の上層部に設けられた第１導電型の第４の半導体層を少なくとも有する半導体基板と、
前記半導体基板の前記第４の半導体層、前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層内に達する第１のゲートトレンチと、
少なくとも前記第１のゲートトレンチを覆う層間絶縁膜と、
前記第４の半導体層に接する第１の主電極と、
前記第１の主電極とは前記半導体基板の厚み方向反対側に設けられた第２の主電極と、を備え、
前記第１のゲートトレンチは、
前記第２の主電極側となる下部側に設けられた第１のゲート電極と、
前記第１の主電極側となる上部側に設けられた第２のゲート電極とを有して２段構造をなし、
前記第１のゲート電極は、前記第１の主電極に電気的に接続され、
前記第１のゲートトレンチの前記下部側の内面は第１のゲート絶縁膜によって覆われ、
前記第１のゲート電極の上面および前記第１のゲートトレンチの前記上部側の側面は第２のゲート絶縁膜によって覆われ、
前記第１のゲート絶縁膜の厚みが、前記第２のゲート絶縁膜の厚みより薄い、半導体装置。
【請求項２】
前記第２のゲート電極は、
底面が前記半導体基板の厚み方向において前記第２の半導体層内に位置し、
前記第１のゲート電極は、
上面が前記第２のゲート絶縁膜を介して前記第２のゲート電極の前記底面に対向し、底部が前記第１のゲート絶縁膜を介して前記第１の半導体層と対向する、請求項１記載の半導体装置。
【請求項３】
前記第１のゲート電極は、
前記上面の中央に前記第２のゲート電極側に突出した凸部を有する、請求項２記載の半導体装置。
【請求項４】
前記第１のゲートトレンチは、
底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項１記載の半導体装置。
【請求項５】
前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
前記第２のゲートトレンチは、
内面を覆う第３のゲート絶縁膜と、
前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
前記第３のゲート電極は、前記第１の主電極に電気的に接続され、
前記第４の半導体層は、
前記第２のゲートトレンチには接しないように選択的に設けられる、請求項１から請求項４の何れか１項に記載の半導体装置。
【請求項６】
前記半導体基板は、
前記第２の主電極と接する第２導電型の第５の半導体層および第１導電型の第６の半導体層を有し、
前記第５の半導体層が形成された領域は第１の半導体素子領域を構成し、
前記第６の半導体層が形成された領域は第２の半導体素子領域を構成し、
前記第１のゲートトレンチは、前記第１の半導体素子領域に設けられ、
前記第１の半導体素子領域は、
前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
前記第２のゲートトレンチは、
内面を覆う第３のゲート絶縁膜と、
前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
前記第２の半導体素子領域は、
前記第４の半導体層を有さず、前記第１の主電極は前記第３の半導体層に接し、
前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第３のゲートトレンチを備え、
前記第３のゲートトレンチは、
内面を覆う第４のゲート絶縁膜と、
前記第４のゲート絶縁膜に接する第４のゲート電極と、を有し、
前記第４のゲート電極の上面は前記第１の主電極に接する、請求項１から請求項４の何れか１項に記載の半導体装置。
【請求項７】
前記第５の半導体層は、
前記第４の半導体層の端面の位置より前記第２の半導体素子領域側に張り出した張り出し部を有する、請求項６記載の半導体装置。
【請求項８】
前記第１の半導体素子領域は、
前記半導体基板の前記第３の半導体層および前記第２の半導体層を厚み方向に貫通して前記第１の半導体層に達する第２のゲートトレンチをさらに備え、
前記第２のゲートトレンチは、
内面を覆う第３のゲート絶縁膜と、
前記第３のゲート絶縁膜に接する第３のゲート電極と、を有し、
前記第４の半導体層は、
前記第２のゲートトレンチには接しないように選択的に設けられる、請求項６記載の半導体装置。
【請求項９】
前記第２のゲートトレンチは、
複数が隣り合って配置され、
隣り合った前記第２のゲートトレンチ間は前記層間絶縁膜で覆われ、隣り合った前記第２のゲートトレンチ間の前記第３の半導体層の電位をフローティング電位に保つ、請求項５または請求項８記載の半導体装置。
【請求項１０】
前記第１のゲートトレンチは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端において、前記活性領域の外周に沿って設けられたゲート配線領域に接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第１のゲートトレンチの前記他方端は、前記活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項１から請求項４の何れか１項に記載の半導体装置。
【請求項１１】
前記第１のゲートトレンチは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲートトレンチは、
前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端において、前記活性領域の外周に沿って設けられたゲート配線領域に接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第３のゲート電極は、
前記第２のゲートトレンチの前記長手方向の一方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第１のゲートトレンチの前記他方端および前記第２のゲートトレンチの前記一方端は、前記活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項５記載の半導体装置。
【請求項１２】
前記第１のゲートトレンチは、
前記第１の半導体素子領域の第１の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲートトレンチは、
前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
前記第３のゲートトレンチは、
前記第２の半導体素子領域の第２の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端において、前記第１および第２の活性領域の外周に沿って設けられたゲート配線領域に接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第３のゲート電極は、
前記第２のゲートトレンチの前記長手方向の一方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第４のゲート電極は、
前記第３のゲートトレンチの全面において、前記第１の主電極に接続され、
前記第１のゲートトレンチの前記他方端、前記第２のゲートトレンチの前記一方端および前記第３のゲートトレンチの一方端は、前記第１および第２の活性領域の中央部に設けられた配線引き出し領域まで延在する、請求項６記載の半導体装置。
【請求項１３】
前記第１のゲートトレンチは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第１のゲートトレンチの前記一方端および前記他方端は、前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
前記配線引き出し構造は前記配線引き出し領域に設けられる、請求項１から請求項４の何れか１項に記載の半導体装置。
【請求項１４】
前記第１のゲートトレンチは、
主電流が流れる活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲートトレンチは、
前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第３のゲート電極は、
前記第２のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第１および第２のゲートトレンチの前記一方端および前記他方端は、
前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１および第２のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
前記配線引き出し構造は、
前記配線引き出し領域に設けられる、請求項５記載の半導体装置。
【請求項１５】
前記第１のゲートトレンチは、
前記第１の半導体素子領域の第１の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲートトレンチは、
前記第１のゲートトレンチの間に、前記第１のゲートトレンチと平行して配置され、
前記第３のゲートトレンチは、
前記第２の半導体素子領域の第２の活性領域に長手方向が平行するように互いに間隔を開けて配置され、
前記第２のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、複数の前記第１のゲートトレンチの上部に渡るように設けられた配線引き出し構造を介して互いに接続され、
前記第１のゲート電極は、
前記第１のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第３のゲート電極は、
前記第２のゲートトレンチの前記長手方向の一方端および他方端において、前記層間絶縁膜を貫通して設けられたコンタクトホールを介して前記第１の主電極に接続され、
前記第４のゲート電極は、
前記第３のゲートトレンチの全面において、前記第１の主電極に接続され、
前記第１および第２のゲートトレンチの前記一方端および前記他方端は、
前記一方端側および前記他方端側に設けられたゲート配線領域に隣接して、前記第１および第２のゲートトレンチの配列方向に延在するようにそれぞれ設けられた配線引き出し領域まで延在し、
前記配線引き出し構造は、
前記配線引き出し領域に設けられる、請求項６記載の半導体装置。
【請求項１６】
前記第２のゲートトレンチは、
底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項５または請求項８記載の半導体装置。
【請求項１７】
前記第３のゲートトレンチは、
底部幅が開口幅よりも狭く、側面が底部に向けて幅が狭くなるテーパー面を有する、請求項６記載の半導体装置。
【請求項１８】
前記第１および第２のゲート電極は、
リンを添加されたドープドポリシリコンまたは金属で構成される、請求項１から請求項４の何れか１項に記載の半導体装置。
【請求項１９】
前記第３のゲート電極は、
リンを添加されたドープドポリシリコンまたは金属で構成される、請求項５または請求項８記載の半導体装置。
【請求項２０】
前記第４のゲート電極は、
リンを添加されたドープドポリシリコンまたは金属で構成される、請求項６記載の半導体装置。
【請求項２１】
ゲートトレンチを有した半導体装置の製造方法であって、
（ａ）半導体基板を厚み方向にエッチングしてトレンチを形成する工程と、
（ｂ）前記トレンチの内面に第１のゲート絶縁膜を形成する工程と、
（ｃ）前記第１のゲート絶縁膜が形成された前記トレンチの内部に、リンを添加されたドープドポリシリコンまたは金属を堆積して第１のゲート電極を形成する工程と、
（ｄ）前記第１のゲート電極をエッチングして、前記トレンチの下部に前記第１のゲート電極を残す工程と、
前記工程（ｄ）の後、
（ｅ）前記第１のゲート絶縁膜をエッチングして、前記第１のゲート電極より上方の前記第１のゲート絶縁膜を除去する工程と、
前記工程（ｄ）の後、
（ｆ）前記トレンチの下部に前記第１のゲート電極が残った状態で前記トレンチの内面および前記第１のゲート電極の上面に第２のゲート絶縁膜を形成する工程と、
（ｇ）前記第２のゲート絶縁膜が形成された前記トレンチの内部に、リンを添加されたドープドポリシリコンまたは金属を堆積させて第２のゲート電極を形成する工程と、を備え、
前記工程（ｂ）は、
前記第１のゲート絶縁膜の厚みが、前記第２のゲート絶縁膜の厚みより薄くなる形成条件で前記第１のゲート絶縁膜を形成する、半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
【図１】本発明に係る実施の形態１の半導体装置の全体の上面構成を模式的に示す平面図である。
【図２】本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図３】本発明に係る実施の形態１の半導体装置の部分拡大図である。
【図４】本発明に係る実施の形態１の半導体装置において帰還容量を低減できる理由を説明する図である。
【図５】本発明に係る実施の形態１の半導体装置において帰還容量を低減できる理由を説明する図である。
【図６】本発明に係る実施の形態１の半導体装置においてゲート電極をエミッタ電位に接続する構成を説明する平面図である。
【図７】本発明に係る実施の形態１の半導体装置においてゲート電極をエミッタ電位に接続する構成を説明する断面図である。
【図８】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図９】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１０】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１１】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１２】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１３】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１４】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１５】本発明に係る実施の形態１の半導体装置の製造工程を示す部分断面図である。
【図１６】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図１７】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図１８】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図１９】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図２０】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図２１】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図２２】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図２３】ゲートトレンチ下部のゲート絶縁膜を厚くした場合の製造工程を示す部分断面図である。
【図２４】ゲート電極間のリーク電流経路を説明する図である。
【図２５】ゲート電極間のリーク電流経路を説明する図である。
【図２６】本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図２７】本発明に係る実施の形態３の半導体装置の構成を示す断面図である。
【図２８】コレクタ層に張り出し部を設けることによる効果を説明する図である。
【図２９】本発明に係る実施の形態４の半導体装置の構成を示す断面図である。
【図３０】本発明に係る実施の形態５の半導体装置の構成を示す断面図である。
【図３１】本発明に係る実施の形態６の半導体装置の全体の上面構成を模式的に示す平面図である。
【図３２】本発明に係る実施の形態６の半導体装置の配線引き出し領域の構成を説明する平面図である。
【図３３】本発明に係る実施の形態６の半導体装置の配線引き出し領域の構成を説明する部分断面図である。
【図３４】本発明に係る実施の形態７の半導体装置の全体の上面構成を模式的に示す平面図である。
【図３５】本発明に係る実施の形態７の半導体装置の配線引き出し領域の構成を説明する平面図である。
【図３６】本発明に係る実施の形態７の半導体装置の配線引き出し領域の構成を説明する部分断面図である。
【図３７】本発明に係る実施の形態８の半導体装置の全体の上面構成を模式的に示す平面図である。
【図３８】本発明に係る実施の形態８の半導体装置の配線引き出し領域の構成を説明する平面図である。
【図３９】本発明に係る実施の形態８の半導体装置の配線引き出し領域の構成を説明する部分断面図である。
【図４０】本発明に係る実施の形態９の半導体装置の全体の上面構成を模式的に示す平面図である。
【図４１】本発明に係る実施の形態９の半導体装置の配線引き出し領域の構成を説明する平面図である。
【図４２】本発明に係る実施の形態１０の半導体装置の全体の上面構成を模式的に示す平面図である。
【図４３】本発明に係る実施の形態１０の半導体装置の配線引き出し領域の構成を説明する平面図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
図３８は、図３７の平面図における配線引き出し領域２２を含む領域Ｄの部分拡大図であり、図３９は、図３８におけるＹ１−Ｙ１線での矢示方向断面図である。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３９
【補正方法】変更
【補正の内容】
【図３９】
2021072418.tif 000001