【誤訳訂正書】
【提出日】令和3年2月26日(2021.2.26)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
一方がｐドープされ他方がｎドープされてともにｐ−ｎ接合を構成する第１（１０６）及び第２（１０８）の半導体部分と、
前記第２の半導体部分（１０８）と第１の電極（１１２）との間に配置された前記第１の半導体部分（１０６）に電気的に接続された前記第１の電極（１１２）と、を少なくとも含む少なくとも１つのメサ構造（１２４）を有するオプトエレクトロ装置（１００）であって、
前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することによって前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化する要素（１１８、１２０）とを少なくとも含み、
前記メサ構造（１２４）において、下方から上方に向かって、前記第２の半導体部分（１０８）の少なくとも一部、前記第１の半導体部分（１０６）、第１の電極（１１２）がこの順に設けられており、
前記メサ構造（１２４）、前記第２の電極（１１６）および前記要素（１１８、１２０）は基板（１０２）の上に設けられており、
前記要素（１１８、１２０）は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の側面部と、前記第１（１０６）及び第２（１０８）の半導体部分によって構成された空乏領域の少なくとも一部分の側面部を覆うように、前記メサ構造（１２４）と前記第２の電極（１１６）との間に設けられており、
少なくとも前記第１の電極（１１２）の上面と前記要素（１１８，１２０）の上面と前記第２の電極（１１６）の上面が、実質的に平らな連続面（１２２）を構成し、
前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化できる前記要素が、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分及び前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分を覆う少なくとも１つの誘電性パッシベーション層（１２０）と、少なくとも１つの導電性ゲート（１１８）と、を有し、
前記誘電性パッシベーション層（１２０）が前記導電性ゲート（１１８）と前記第１（１０６）及び／又は第２（１０８）の半導体部分の前記少なくとも一部分との間、及び、
前記導電性ゲート（１１８）と前記空乏領域の少なくとも一部分との間に配置されるように、前記導電性ゲート（１１８）が設けられている、オプトエレクトロ装置（１００）。
【請求項２】
一方がｐドープされ他方がｎドープされてともにｐ−ｎ接合を構成する第１（１０６）及び第２（１０８）の半導体部分と、
前記第２の半導体部分（１０８）と第１の電極（１１２）との間に配置された前記第１の半導体部分（１０６）に電気的に接続された前記第１の電極（１１２）と、を少なくとも含む少なくとも１つのメサ構造（１２４）を有するオプトエレクトロ装置（１００）であって、
前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することによって前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化する要素（１５４）とを少なくとも含み、
前記メサ構造（１２４）において、下方から上方に向かって、前記第２の半導体部分（１０８）の少なくとも一部、前記第１の半導体部分（１０６）、第１の電極（１１２）がこの順に設けられており、
前記メサ構造（１２４）、前記第２の電極（１１６）および前記要素（１５４）は基板
（１０２）の上に設けられており、
前記要素（１５４）は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の側面部と、前記第１（１０６）及び第２（１０８）の半導体部分によって構成された空乏領域の少なくとも一部分の側面部を覆うように、前記メサ構造（１２４）と前記第２の電極（１１６）との間に設けられており、
少なくとも前記第１の電極（１１２）の上面と前記要素（１５４）の上面と前記第２の電極（１１６）の上面が、実質的に平らな連続面（１２２）を構成し、
前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化できる前記要素（１５４）は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分と前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分を覆い、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記空乏領域の少なくとも一部分とショットキー接触を構成する少なくとも一つの金属部分（１５４）を有している、オプトエレクトロ装置（１００）。
【請求項３】
前記誘電性パッシベーション層（１２０）の第１の部分が、前記第１の電極（１１２）、前記第１の半導体部分（１０６）、及び前記第２の半導体部分（１０８）の少なくとも一部分を少なくとも部分的に横方向に取り囲み、
前記ゲート（１１８）が、前記誘電性パッシベーション層（１２０）の前記第１の部分を横方向に覆い、
前記誘電性パッシベーション層（１２０）の第２の部分が、前記ゲート（１１８）を横方向に覆い、
前記第２の電極（１１６）が、前記誘電性パッシベーション層（１２０）の前記第２の部分を横方向に覆う、請求項１に記載のオプトエレクトロ装置（１００）。
【請求項４】
前記金属部分（１５４）が、前記第１の電極（１１２）、前記第１の半導体部分（１０６）、及び前記第２の半導体部分（１０８）の少なくとも一部分を少なくとも部分的に横方向に取り囲み、
前記第２の電極（１１６）が、前記金属部分（１５４）を横方向に覆う、請求項２に記載のオプトエレクトロ装置（１００）。
【請求項５】
複数の前記メサ構造（１２４）と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分及び前記メサ構造（１２４）のうちの１つの前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分と幾つかの導電性ゲート（１１８）とをそれぞれ覆う複数の誘電性パッシベーション層（１２０）であって、前記ゲート（１１８）のうちの１つと前記メサ構造（１２４）のうちの１つの前記第１及び／又は第２の半導体部分の前記少なくとも一部分との間に、及び前記ゲート（１１８）のうちの１つと前記メサ構造（１２４）のうちの１つの前記空乏領域の前記少なくとも一部分との間に各誘電性パッシベーション層（１２０）が配置され、
前記第２の電極（１１６）が、各前記メサ構造（１２４）の前記第２の半導体部分（１０８）に電気的に接続され、
各前記メサ構造（１２４）が、一つの前記誘電性パッシベーション層（１２０）の第１の部分によって少なくとも部分的に横方向に取り囲まれ、
各前記導電性ゲート（１１８）が、一つの前記誘電性パッシベーション層（１２０）の第１の部分を横方向に覆い、
各前記誘電性パッシベーション層（１２０）の第２の部分が、前記導電性ゲート（１１８）の１つを横方向に覆い、
前記第２の電極（１１６）が、前記誘電性パッシベーション層（１２０）の前記第２の部分を横方向に覆う、請求項１または３に記載のオプトエレクトロ装置（１００）。
【請求項６】
複数の前記メサ構造（１２４）と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分及び一つの前記メサ構造（１２４）の前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分とを覆う複数の前記金属部分（１５４）を有し、
前記第２の電極（１１６）が、各前記メサ構造（１２４）の前記第２の半導体部分（１０８）に電気的に接続され、
各前記メサ構造（１２４）が、前記金属部分（１５４）の１つによって少なくとも部分的に横方向に取り囲まれ、
前記第２の電極（１１６）が、前記金属部分（１５４）を横方向に覆う、請求項２または４に記載のオプトエレクトロ装置（１００）。
【請求項７】
前記ゲート（１１８）が、前記メサ構造（１２４）内に延在する少なくとも１つの導電材料の少なくとも一部分を含み、
前記第２の電極（１１６）が、前記メサ構造（１２４）のまわりに配置されている、請求項１に記載のオプトエレクトロ装置（１００）。
【請求項８】
前記金属部分（１５４）が、前記メサ構造（１２４）内に延在している、請求項２に記載のオプトエレクトロ装置（１００）。
【請求項９】
複数の前記メサ構造（１２４）を含み、
前記ゲート（１１８）が前記メサ構造（１２４）の１つ又は複数の内に延在する少なくとも１つの導電材料の複数の部分を含み、
前記第２の電極（１１６）が、各前記メサ構造（１２４）のまわりに配置されている、請求項１に記載のオプトエレクトロ装置（１００）。
【請求項１０】
前記ゲート（１１８）は、一つまたは複数の前記メサ構造（１２４）内に延在する複数の前記金属部分（１５４）を有し、
前記第２の電極（１１６）が、各前記メサ構造（１２４）のまわりに配置されている、請求項２に記載のオプトエレクトロ装置（１００）。
【請求項１１】
構造化された上面を含む第２のドープ半導体層（１１１）を更に含み、前記構造化された上面の第１の突出部分が、前記第２の半導体部分（１０８）を構成し、前記第２の電極（１１６）が、前記第２のドープ半導体層（１１１）の少なくとも第２の部分上に配置されて前記第２のドープ半導体層（１１１）の前記構造化面のくぼみを形成する、請求項１〜１０のいずれか一項に記載のオプトエレクトロ装置（１００）。
【請求項１２】
前記第２の半導体部分（１０８）の第２の部分（１２５）と前記第１の半導体部分（１０６）との間に配置された前記第２の半導体部分（１０８）の第１の部分（１２３）が、前記第２の半導体部分（１０８）の前記第２の部分（１２５）に関係する凹部を形成し、前記第２の電極（１１６）が、前記第２の半導体部分（１０８）の前記第２の部分（１２５）の上面（１２７）で前記第２の半導体部分（１０８）に電気的に接続された、請求項１〜１０のいずれか一項に記載のオプトエレクトロ装置（１００）。
【請求項１３】
前記第１の半導体部分（１０６）が、ｐドープされ、アクセプタ活性化エネルギーが、約２００ｍｅＶ以上である少なくとも１つの半導体を含む、請求項１〜１２のいずれか一項に記載のオプトエレクトロ装置（１００）。
【請求項１４】
前記第１の半導体部分（１０６）が、ｎドープされ、ドナー活性化エネルギーが約２００ｍｅＶ以上である少なくとも１つの半導体を含む、請求項１〜１２のいずれか一項に記載のオプトエレクトロ装置（１００）。
【請求項１５】
１つ又は複数の発光ダイオード及び／又は１つ又は複数のフォトダイオードに対応する請求項１〜１４のいずれか一項に記載の１つ又は幾つかのオプトエレクトロ装置（１００）を含む電子装置（１０００）。
【請求項１６】
オプトエレクトロ装置（１００）を作成する方法であって、少なくとも、
第２の半導体層（１１１）と導電性層との間に配置された少なくとも１つの第１の半導体層（１１５）を含む層スタックを作成する工程であって、前記第１と第２の半導体層の一方（１１５）がｐドープされ、前記第１と第２の半導体層の他方（１１１）がｎドープされる工程と、
前記層スタックをエッチングし、第１（１０６）と第２（１０８）の半導体部分を含む少なくとも１つのメサ構造（１２４）を作成して、ｐ−ｎ接合及び前記第１の半導体部分（１０６）に電気的に接続された第１の電極（１１２）を形成する工程と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することにより第１及び／又は第２の半導体部分のドーパントをイオン化する要素（１１８、１２０）を作成する工程と、
前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）を作成する工程とを含み、
前記メサ構造（１２４）において、下方から上方に向かって、前記第２の半導体部分（１０８）の少なくとも一部、前記第１の半導体部分（１０６）、第１の電極（１１２）がこの順に設けられており、
前記メサ構造（１２４）、前記第２の電極（１１６）および前記要素（１１８、１２０）は基板（１０２）の上に設けられており、
前記要素（１１８、１２０）は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の側面部と、前記第１（１０６）及び第２（１０８）の半導体部分によって構成された空乏領域の少なくとも一部分の側面部を覆うように、前記メサ構造と前記第２の電極（１１６）との間に設けられており、
少なくとも前記第２の電極（１１６）を作成する工程が、前記導電材料を平坦化して、少なくとも前記第１の電極（１１２）の上面と前記要素（１１８，１２０）の上面と前記第２の電極（１１６）の上面が、実質的に平らな連続面（１２２）を構成するようにする工程を含み、
前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化できる前記要素が、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分及び前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分とを覆う少なくとも１つの誘電性パッシベーション層（１２０）と、少なくとも１つの導電性ゲート（１１８）と、を有し、
前記誘電性パッシベーション層（１２０）が前記導電性ゲート（１１８）と前記第１（１０６）及び／又は第２（１０８）の半導体部分の前記少なくとも一部分との間、及び、前記導電性ゲート（１１８）と前記空乏領域の少なくとも一部分との間に配置されるように前記導電性ゲート（１１８）が設けられている、オプトエレクトロ装置（１００）を作成する方法。
【請求項１７】
オプトエレクトロ装置（１００）を作成する方法であって、少なくとも、
第２の半導体層（１１１）と導電性層との間に配置された少なくとも１つの第１の半導体層（１１５）を含む層スタックを作成する工程であって、前記第１と第２の半導体層の一方（１１５）がｐドープされ、前記第１と第２の半導体層の他方（１１１）がｎドープされる工程と、
前記層スタックをエッチングし、第１（１０６）と第２（１０８）の半導体部分を含む少なくとも１つのメサ構造（１２４）を作成して、ｐ−ｎ接合及び前記第１の半導体部分（１０６）に電気的に接続された第１の電極（１１２）を形成する工程と、
前記第１（１０６）及び／又は第２（１０８）の半導体部分内に電界を生成することにより第１及び／又は第２の半導体部分のドーパントをイオン化する要素（１５４）を作成する工程と、
前記第２の半導体部分（１０８）に電気的に接続された第２の電極（１１６）を作成する工程とを含み、
前記メサ構造（１２４）において、下方から上方に向かって、前記第２の半導体部分（１０８）の少なくとも一部、前記第１の半導体部分（１０６）、第１の電極（１１２）がこの順に設けられており、
前記メサ構造（１２４）、前記第２の電極（１１６）および前記要素（１５４）は基板（１０２）の上に設けられており、
前記要素（１５４）は、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の側面部と、前記第１（１０６）及び第２（１０８）の半導体部分によって構成された空乏領域の少なくとも一部分の側面部を覆うように、前記メサ構造（１２４）と前記第２の電極（１１６）との間に設けられた少なくとも一つの金属部分（１５４）を有しており、
少なくとも前記第２の電極（１１６）を作成する工程は、少なくとも前記第１の電極（１１２）の上面と前記要素（１５４）の上面と前記第２の電極（１１６）の上面が実質的に平らな連続面（１２２）を構成するように導電性材料を平坦化する工程を有し、
前記第１（１０６）及び／又は第２（１０８）の半導体部分のドーパントをイオン化できる前記要素（１５４）が、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分の前記側面部の少なくとも一部分と前記空乏領域の少なくとも一部分の前記側面部の少なくとも一部分を覆い、前記第１（１０６）及び／又は第２（１０８）の半導体部分の少なくとも一部分及び前記空乏領域の少なくとも一部分とショットキー接触を構成する少なくとも１つの金属部分（１５４）を有する、オプトエレクトロ装置（１００）を作成する方法。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】発明の名称
【訂正方法】変更
【訂正の内容】
【発明の名称】オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００１０
【訂正方法】変更
【訂正の内容】
【００１０】
そのため、本発明は、
一方がｐドープされ他方がｎドープされて一緒にｐ−ｎ接合を構成する第１及び第２の半導体部分と、
第１の半導体部分に電気的に接続された第１の電極とを少なくとも含み、第１の半導体部分が、第２の半導体部分と第１の電極との間に配置された、少なくとも１つのメサ構造を含むオプトエレクトロ装置を提供し、
前記オプトエレクトロ装置が、更に、少なくとも、
第２の半導体部分に電気的に接続された第２の電極と、
ｐ−ｎ接合のドーパントをイオン化でき、より正確には、ｐ−ｎ接合内（より正確には、第１及び／又は第２の半導体部分内）での電界生成によって第１及び／又は第２の半導体部分のドーパントをイオン化でき、ｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分、より正確には第１及び／又は第２の半導体部分の少なくとも一部分と第１及び第２の半導体部分によって構成された空間電荷領域の少なくとも一部分との側面フランクの少なくとも一部分を覆う要素とを含み、
少なくとも第１の電極と第２の電極の上面が、実質的に平らな連続面を構成する。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
更に、装置の電極の少なくとも上面によって構成された実質的に平らな連続面は、例えば接続微小ビーズなどの挿入物に依存することなく、装置を、例えばダイレクトボンディングによって、装置の材料と類似の材料を見ることが可能な平らな面を有しうる電子回路などの別の要素と容易に複合化することを可能にする。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１７
【訂正方法】変更
【訂正の内容】
【００１７】
電極の上面は、実質的に平らな連続面を構成し、即ち、実質的に同一平面内に配置される。語句「実質的に平らな」は、本明細書では、これらの上面によって構成された表面が、０〜約１５０ｎｍの高さ又は厚さの変化を有しうることを指すものとして使用される。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００２３
【訂正方法】変更
【訂正の内容】
【００２３】
この場合、実質的に平らな連続面は、電極、ゲート、及び誘電性パッシベーション層の上面、又は電極及び金属部分の上面によって構成されてもよい。電極、ゲート及び誘電性パッシベーション層の材料の存在下で実施される化学機械的平坦化（ＣＭＰ）によって、高さ又は厚さの僅かな差異が生じることがあり、電極（及び、多くの場合、後者が装置の上面で晒されるときはゲート）の導電材料のエッチングレートは、パッシベーション層の絶縁材料のものと異なる。誘電性パッシベーション層の上面と電極の上面との間のこれらの高さ又は厚さの僅かな差異の１つの利点は、電極及び／又はゲートの上面にくぼみがあるときに、装置の電極の間及び／又はゲート及び／又は電極又は隣接したダイオードのゲートに対して優れた絶縁を供給可能である。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００２４
【訂正方法】変更
【訂正の内容】
【００２４】
オプトエレクトロ装置は、
幾つかのメサ構造と、
メサ構造のうちの１つのｐ−ｎ接合に配置された第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ちメサ構造のうちの１つの第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分と、幾つかの導電性ゲートとをそれぞれ覆う幾つかの誘電性パッシベーション層であって、
ゲートのうちの１つと、メサ構造のうちの１つの第１及び／又は第２の半導体部分の前記少なくとも一部分との間と、ゲートのうちの１つと、メサ構造のうちの１つの空間電荷領域の前記少なくとも一部分との間に配置される誘電性パッシベーション層と、
メサ構造のうちの１つのｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ち、メサ構造のうちの１つの第１及び／又は第２の半導体部分の少なくとも一部分と空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分をそれぞれ覆う幾つかの金属部分とを含み、
第２の電極は、メサ構造それぞれの第２の半導体部分に電気的に接続されてもよく、各メサ構造の少なくとも第１の電極と第２の電極の上面が、実質的に平らな連続面を構成してもよい。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００２９
【訂正方法】変更
【訂正の内容】
【００２９】
実質的に平らな連続面は、更に、ゲート又は金属部分の上面によって、及び／又は誘電性パッシベーション層の上面によって構成されてもよく、及び／又は、各誘電性パッシベーション層が、各ゲートの上面を覆ってもよい。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００３０
【訂正方法】変更
【訂正の内容】
【００３０】
誘電性パッシベーション層は、ゲートの上面を覆ってもよい。
【誤訳訂正１０】
【訂正対象書類名】明細書
【訂正対象項目名】００３２
【訂正方法】変更
【訂正の内容】
【００３２】
オプトエレクトロ装置は、更に、構造化された上面を含む第２のドープ半導体層を含んでもよく、構造化された上面の第１の突出部分が、第２の半導体部分を構成し、第２の電極は、第２のドープ半導体層の少なくとも第２の部分上に配置されて、第２のドープ半導体層の構造化された面のくぼみ（即ち、空隙）を形成してもよい。
【誤訳訂正１１】
【訂正対象書類名】明細書
【訂正対象項目名】００３３
【訂正方法】変更
【訂正の内容】
【００３３】
あるいは、第２の半導体部分の第２の部分と第１の半導体部分との間に配置された第２の半導体部分の第１の部分が、第２の半導体部分の第２の部分に対してくぼみを形成してもよく、第２の電極は、第２の半導体部分の第２の部分の上面で第２の半導体部分に電気的に接続されてもよい。
【誤訳訂正１２】
【訂正対象書類名】明細書
【訂正対象項目名】００３８
【訂正方法】変更
【訂正の内容】
【００３８】
本発明は、また、少なくとも、
第２の半導体層と導電性層との間に配置された少なくとも１つの第１の半導体層を含む層スタックであって、第１と第２の半導体層の一方がｐドープされ、第１と第２の半導体層の他方がｎドープされた層スタックを作成する工程と、
層スタックをエッチングし、ｐ−ｎ接合を構成する第１と第２の半導体部分を含む少なくとも１つのメサ構造と、第１の半導体部分に電気的に接続された第１の電極とを形成する工程と、
ｐ−ｎ接合又は第１及び／又は第２の半導体部分内の電界の生成によって、ｐ−ｎ接合のドーパントをイオン化又は第１及び／又は第２の半導体部分のドーパントをイオン化でき、ｐ−ｎ接合にある第１及び／又は第２の半導体部分の少なくとも一部分の側面フランクの少なくとも一部分、即ち第１及び／又は第２の半導体の少なくとも一部分と第１と第２の半導体部分によって形成された空間電荷領域の少なくとも一部分の側面フランクの少なくとも一部分を覆う要素を作成する工程と、
第２の半導体部分に電気的に接続された第２の電極を作成する工程とを含み、
第２の電極を作成する工程が、少なくとも第１の電極と第２の電極の上面が実質的に平らな連続面を構成するように導電材料を平坦化する工程を含む、オプトエレクトロ装置を作成する方法に関する。
【誤訳訂正１３】
【訂正対象書類名】明細書
【訂正対象項目名】００５３
【訂正方法】変更
【訂正の内容】
【００５３】
第２の半導体部分１０８と部分１１４を構成する第２の半導体層１１１は、構造化された上面を有すると見なすことができ、その第１の突出部分が、第２の半導体部分１０８を構成し、第２の電極１１６が、この層の構造化面のくぼみ（又は、空隙）を形成する第２の半導体層１１１の第２の部分１１４に配置される。あるいは、第２の半導体部分１０８と部分１１４が、積み重ねられた２つの別個の半導体層から作成されてもよい。この場合、第２の部分１０８を構成する半導体層は、その厚さ全体にわたってエッチングされ、
部分１１４を構成する半導体層は、エッチングされない（あるいは、部分的にエッチングされてもよい）。
【誤訳訂正１４】
【訂正対象書類名】明細書
【訂正対象項目名】００５５
【訂正方法】変更
【訂正の内容】
【００５５】
ＬＥＤ１００のメサ構造１２４は、導電性ゲート１１８によって取り囲まれる。ゲート１１８は、１つ又は幾つかの導電材料（例えば、アルミニウムなどの１つ又は幾つかの金属）によって形成される。ゲート１１８の厚さ（図１に示されたＸ軸方向の寸法、即ちメサ構造１２４の側面フランクに垂直な寸法）は、例えば、約１００ｎｍ、又は約３ｎｍ〜１０μｍである。このゲート１１８は、例えばＳｉＮを含み約１０ｎｍの厚さを有する誘電性パッシベーション層１２０によって、ＬＥＤ１００のｐ−ｉ−ｎ接合（即ち、要素１０４，１０６及び１０８）、電極１１２及び１１６、及びｎドープ半導体部分１１４から電気的に絶縁される。ＬＥＤ１００のメサ構造１２４を取り囲むゲート１１８は、第２の電極１１６に取り囲まれる。誘電性パッシベーション層１２０の第１の部分は、メサ構造１２４の側面フランクとゲート１１８との間に配置され、誘電性パッシベーション層１２０の第２の部分は、ゲート１１８と第２の電極１１６との間に配置される。ゲート１１８の上面以外のゲート１１８の他の面が、誘電性パッシベーション層１２０に接する。
【誤訳訂正１５】
【訂正対象書類名】明細書
【訂正対象項目名】００５６
【訂正方法】変更
【訂正の内容】
【００５６】
ＬＥＤ１００のメサ構造１２４、並びに第２の電極１１６、ゲート１１８、及び誘電性パッシベーション層１２０の幾何学形状の場合、第１の電極１１２、誘電性パッシベーション層１２０、ゲート１１８、及び第２の電極１１６の上面（ＬＥＤ１００の頂点にある）は一緒に、実質的に平らな表面１２２を構成し、即ち、実質的に同一平面内に配置される。ＬＥＤ１００の作成中に実施される第２の電極１１６の導電材料を平坦化する工程（作成方法に関して後述する工程）の場合、第１の電極１１２、ゲート１１８、及び第２の電極１１６の上面は、０（くぼみなし）〜約１５０ｎｍの深さ（誘電性パッシベーション層１２０の上面に対する）を有するくぼみ（又は、空洞）を含みうる。この実質的に平らな表面１２２は、別の要素、例えばメタル−メタルダイレクトボンディングによってＬＥＤ１００のアノードとカソードに結合されるように意図された電気接点と、誘電体−誘電体ダイレクトボンディングによって、特に誘電性パッシベーション層１２０に結合されるように適応された誘電性領域とを含む例えば電子回路と直接複合されるように適切に適応される。
【誤訳訂正１６】
【訂正対象書類名】明細書
【訂正対象項目名】００８２
【訂正方法】変更
【訂正の内容】
【００８２】
図１と関連して前述した例示的実施形態では、ゲート１１８は、第１の電極１１２、第１のｐドープ半導体材料部分１０６、活性領域１０４、及び第２のｎドープ半導体材料部分１０８の高さ（軸Ｚ方向の寸法）の一部分のまわりに作成される。あるいは、ゲート１１８は、ＬＥＤ１００の接合の高さ全体、即ち、第２のｎドープ半導体材料部分１０８の高さ全体に作成されてもよい。他の代替によれば、ゲート１１８は、
第１の電極１１２、第１のｐドープ半導体部分１０６及び活性領域１０４のまわりだけ、
第１の電極１１２、第１のｐドープ半導体部分１０６及び活性領域１０４の一部分のまわりだけ、
第１の電極１１２と第１のｐドープ半導体部分１０６のまわりだけ、
第１のｐドープ半導体部分１０６（この場合、ゲート１１８の頂点と実質的に平らな上面１２２との間の空間を材料が満たす）のまわりだけ、又は、
接合に配置された、即ち活性領域１０４と接する第１のｐドープ半導体部分１０６の部分のまわりだけ（この場合、ゲート１１８の頂点と実質的に平らな上面１２２の間の空間を材料が満たす）、に作成されてもよい。
【誤訳訂正１７】
【訂正対象書類名】明細書
【訂正対象項目名】００９２
【訂正方法】変更
【訂正の内容】
【００９２】
ＬＥＤ１００のメサ構造１２４ａ、１２４ｂ及び１２４ｃは、互いに隣り合って平行に配置されゲート１１８によってそれぞれ取り囲まれた幾つかの長い線形部分（図１０と図１１に示された例示的な実施形態では３つ）を概略的に構成する。更に、これらの各部分の断面は、完全に直線とは限らず、メサ構造１２４ａ、１２４ｂ及び１２４ｃを有するゲート１１８の接触面積を増やすことを可能にする「くぼみ」１２６（即ち、空隙）を有する。更に、この第２の実施形態では、第１の実施形態における平らな上面１２２の部分を構成するゲート１１８の上面は、この場合、電気接点１１９によって覆われ、次にゲート１１８と電気接点１１９を完全に取り囲む誘電性パッシベーション層１２０の部分によって覆われる。ゲート１１８は、ＬＥＤ１００の他の要素に対してずれているか離れておりかつＬＥＤ１００のゲート１１８が電気接点１１９を介して接続された電気接点１２８を介して電気的にアクセスされてもよい。
【誤訳訂正１８】
【訂正対象書類名】明細書
【訂正対象項目名】００９３
【訂正方法】変更
【訂正の内容】
【００９３】
第１の実施形態で分かるように、第２のｎドープ半導体層１１１は、ｎドープ部分１０８と、ここではカソードを構成する第２の電極１１６が乗る部分１１４とを構成する。第２の電極１１６は、この第２のｎドープ半導体層１１１の部分１１４によって第２のｎドープ部分１０８に電気的に接続される。更に、第２の実施形態によるＬＥＤ１００は、実質的に平らでありかつ電極１１２及び１１６の上面並びに誘電性パッシベーション層１２０の上面（ゲート１１８と電気接点１１９を覆う）によって構成された上面１２２を含む。
【誤訳訂正１９】
【訂正対象書類名】明細書
【訂正対象項目名】００９８
【訂正方法】変更
【訂正の内容】
【００９８】
この代替において、第２の半導体部分１０８の第２の部分１２５と活性領域１０４との間に配置された第２の半導体部分１０８の第１の部分１２３は、第２の半導体部分１０８の第２の部分１２５に対してくぼみ（又は、凹部）を形成する。第２の電極１１６それぞれの第１の部分は、第２のｎドープ半導体層１１１並びにバッファ層１１０を完全に貫通し、基板１０２に直接乗る。第１の部分に隣接した第２の電極１１６それぞれの第２の部分は、第２の半導体部分１０８の第２の部分１２５の上面１２７に乗り、この上面１２７と隣接したメサ構造の第２の部分１０８に電気的に接続される。メサ構造１２４ａ、
１２４ｂ及び１２４ｃはそれぞれ、メサ構造の高さ全体にわたる側面（くぼみを含まない）とメサ構造の高さの一部分でのみ他方の側（凹部を含む）に延在するゲート１１８によって取り囲まれる。くぼみにあるゲート１１８の部分は、上面１２７に乗る。誘電性パッシベーション層１２０の一部分は、ゲート１１８と上面１２７の間に挟まれる。
【誤訳訂正２０】
【訂正対象書類名】明細書
【訂正対象項目名】０１０３
【訂正方法】変更
【訂正の内容】
【０１０３】
この第３の実施形態では、メサ構造１２４は、ゲート１１８に取り囲まれないが、メサ構造１２４内に延在しゲート１１８を共に構成する幾つかの導電材料部分１１８ａ〜１１８ｅ（図１３と図１４の例では５つの部分）によって貫通される。本明細書で述べる例では、部分１１８ａ〜１１８ｅは、実質的に平らな表面１２２と平行（図１４では軸Ｙと平行）な方向に延在する直線形部分に対応する。導電材料部分１１８ａ〜１１８ｅはそれぞれ、これらの部分の側面フランクと下面において、部分１１８ａ〜１１８ｅとメサ構造１２４の材料との間に電気絶縁を提供する誘電性パッシベーション層１２０によって取り囲まれる。この第３の実施形態では、誘電性パッシベーション層１２０は、有利には、ＨｆＯ2やＺｒＯ2などの高ｋ型誘電性材料を含むが、低誘電性誘電材料を含んでもよい。導電性金属部分１１８ａ〜１１８ｅは、ＬＥＤ１００の他の要素に対してずれた電気接点１２８に電気的に接続される。
【誤訳訂正２１】
【訂正対象書類名】明細書
【訂正対象項目名】０１１２
【訂正方法】変更
【訂正の内容】
【０１１２】
図１６Ａに示されたように、基板１０２上に最初に層スタックが作成され、その層スタックからＬＥＤ１００のメサ構造１２４が作成される。このスタックは、スタックの上面から基板１０２に接触する下面の向きに、第１のｐドープ半導体層１１５（ここではＧａＮを含む）、例えばＩｎＧａＮを含む１つ又は複数の量子井戸放射層と例えばＧａＮを含む障壁層との交互スタックに対応する活性層１１３、例えばＧａＮを含む第２のｎドープ半導体層１１１、例えばｎドープＧａＮを含むバッファ層１１０を含む。
【誤訳訂正２２】
【訂正対象書類名】明細書
【訂正対象項目名】０１１３
【訂正方法】変更
【訂正の内容】
【０１１３】
次に、ＬＥＤ１００のアノードを構成するように意図された第１の電極１１２は、第１のｐドープ半導体層１１５上に、例えば、例えばアルミニウムを含む第１の導電材料層を付着させ、リソグラフィ処理し、エッチングすることによって作成される。第１の電極１１２はそれぞれ、作成される第１のｐドープ半導体層１１５の上面の平面において、ＬＥＤ１００のメサ構造１２４（例えば、円盤形断面）に必要なものと実質的に類似の形状と寸法を有する。第１の電極１１２を構成するように意図された第１の導電材料層上にハードマスク１３１が作成され、それにより、このマスク１３１に形成された開口が、層スタックにエッチングされるパターンに対応し、ハードマスク１３１は、ＬＥＤ１００の第１の電極１１２とメサ構造１２４を規定するように形成される。ここで述べる実施形態では、ハードマスク１３１部分は、第１の電極１１２が作成される第１のｐドープ半導体層１１５の上面の平面において、第１の電極１１２のものと実質的に類似の形状と寸法を有する。
【誤訳訂正２３】
【訂正対象書類名】明細書
【訂正対象項目名】０１２０
【訂正方法】変更
【訂正の内容】
【０１２０】
図１６Ｆに示されたように、次に、第３の層１３８のメサ構造１２４を覆う部分を除去し、またパッシベーション層１２０のメサ構造１２４を覆う部分を除去するために、化学機械的平坦化（ＣＭＰ）が行われる。このＣＭＰは、第１の電極１１２の上面を停止面として利用することによって実施される。層１３８の残りの部分は、第２の電極１１６を構成する。
【誤訳訂正２４】
【訂正対象書類名】明細書
【訂正対象項目名】０１２５
【訂正方法】変更
【訂正の内容】
【０１２５】
ＬＥＤ１００は、第５の導電材料層を構造全体上に付着させ、ＣＭＰを誘電性パッシベーション層１２０上で停止するように実施することによって完成され、その結果、電極１１２及び１１６を誘電性パッシベーション層１２０と同じ高さまで延在させる金属部分が形成される（図１６Ｌ）。この最後のＣＭＰ工程は、実質的に平らな上面１２２に、誘電性パッシベーション層１２０に対する金属接点にわずかなくぼみを形成できる。
【誤訳訂正２５】
【訂正対象書類名】明細書
【訂正対象項目名】０１２８
【訂正方法】変更
【訂正の内容】
【０１２８】
図１７Ｂに示されたように、次に、第１のｐドープ半導体層１１５、活性層１１３、及び第２のｎドープ半導体層１１１、並びにバッファ層１１０の厚さの一部のエッチングが、ハードマスク１３１によって画定されたパターンにしたがって実施され、メサ構造１２４内に、ゲート１１８の導電性部分がメサ構造１２４を貫通するように意図された位置１４８が形成される。このエッチングは、第２の電極１１６が作成される位置１５０を形成するために、メサ構造１２４の周囲にも行われる。このエッチングは、バッファ層１１０内のある深さレベルで停止される。しかしながら、このエッチングは、別のレベル、例えば、バッファ層１１０の上面又は層１１１内で停止されてもよい。実施されたエッチングは、ドライエッチング（例えば、Ｃｌ2プラズマによるリアクティブイオンエッチング）である。