(57)【要約】【課題】アンプを保護し、通信の安定性を向上させる。【解決手段】送信装置１０において、算出部１６が、送信信号と、アンテナ１４からアンプ１２の方向へ向かう信号とに基づいて、定在波比を算出する。また、出力制御部１７は、アンプ１２の出力状態で算出された第１の定在波比が閾値以上である場合に、アンプ１２の状態を出力状態から仮停止状態へ切り替える。そして、出力制御部１７は、仮停止状態で算出された第２の定在波比が閾値以上である場合にはアンプ１２の出力を再開させ、第２の定在波比が閾値未満の場合にはアンプ１２の出力停止を継続させる。【選択図】図１
2014082600.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を増幅するアンプと、
前記送信信号と、アンテナから前記アンプへ向かう信号とに基づいて、定在波比を算出する算出部と、
前記アンプから信号が出力される第１の状態で算出された第１の定在波比が閾値以上である場合に、前記第１の状態から前記アンプから信号が出力されない第２の状態へ切り替え、前記第２の状態で算出された第２の定在波比が前記閾値以上である場合には前記アンプの出力を再開させ、前記第２の定在波比が前記閾値未満の場合には前記アンプの出力停止を継続させる制御部と、
を具備することを特徴とする送信装置。
【請求項２】
アンプから信号が出力される第１の状態において、送信信号と、アンテナから前記アンプへ向かう信号とに基づいて、第１の定在波比を算出し、
前記算出された第１の定在波比が閾値以上である場合に、前記第１の状態から前記アンプから信号が出力されない第２の状態へ切り替え、
前記第２の状態において、送信信号と、前記アンテナから前記アンプへ向かう信号とに基づいて、第２の定在波比を算出し、
前記算出された第２の定在波比が前記閾値以上である場合には前記アンプの出力を再開させ、
前記第２の定在波比が前記閾値未満の場合には前記アンプの出力停止を継続させる、
ことを特徴とする送信装置の出力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置及び出力制御方法に関する。
【背景技術】
【０００２】
無線通信システムにおける送信装置（例えば、基地局）では、送信機によって無線信号が送信されている。送信機は、例えば、高周波アンプと、当該高周波アンプの出力端子と伝送線によって接続されたアンテナとを有している。これら高周波アンプ、伝送線、及びアンテナの間のインピーダンスの整合がとれていない状態で、無線信号を大きな電力で送信する場合、高周波アンプの素子が破壊されてしまう可能性がある。すなわち、インピーダンスの整合がとれていない場合には高周波アンプから出力された無線信号がアンテナで反射されて反射波が生じ、この反射波は高周波アンプに入力される。従って、無線信号の送信電力が大きくなると反射波の電力も大きくなるので、反射波によって高周波アンプが破壊される可能性も高くなる。
【０００３】
このような反射波によって高周波アンプが破壊されることを防止するための方法が提案されている。すなわち、送信機が、反射波の電力値を測定し、測定された電力値が所定レベルよりも高い場合、インピーダンスの整合がとれていないと判断し、高周波アンプの出力を停止する。
【０００４】
しかしながら、送信電力が小さくなると測定される反射波の電力値も小さくなってしまうので、送信電力の小さい状態ではインピーダンスの不整合を検出することはできない。そこで、インピーダンスの不整合に関する指標として、反射波の電力値の代わりに、電圧定在波比（ＶＳＷＲ：Voltage  Standing  Wave  Ratio)を測定する方法も提案されている。電圧定在波比は、高周波アンプの出力電力に対する反射波の電力の比である。従って、電圧定在波比をインピーダンスの不整合に関する指標として用いることにより、送信電力の小さい状態でもインピーダンスの不整合を検出することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２８４０４７号公報
【特許文献２】特開平５−１７２８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の送信機では、他システムからの妨害波がアンテナで受信された場合、反射波との区別がつかず、電圧定在波比が高く検出される。このため、インピーダンスの整合がとれている場合でも、出力が停止されてしまう可能性がある。この結果、通信の安定性が担保できない。
【０００７】
開示の技術は、上記に鑑みてなされたものであって、アンプを保護し、通信の安定性を向上させることができる、送信装置及び出力制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
開示の態様では、送信信号を増幅するアンプと、前記送信信号と、アンテナから前記アンプへ向かう信号とに基づいて、定在波比を算出する算出部と、前記アンプから信号が出力される第１の状態で算出された第１の定在波比が閾値以上である場合に、前記第１の状態から前記アンプから信号が出力されない第２の状態へ切り替え、前記第２の状態で算出された第２の定在波比が前記閾値以上である場合には前記アンプの出力を再開させ、前記第２の定在波比が前記閾値未満の場合には前記アンプの出力停止を継続させる制御部と、を具備する。
【発明の効果】
【０００９】
開示の態様によれば、アンプを保護し、通信の安定性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１の送信装置の一例を示すブロック図である。
【図２】図２は、実施例１の送信装置１０の動作処理の一例を示すフローチャートである。
【図３】図３は、送信装置のハードウェア構成を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本願の開示する送信装置及び出力制御方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態により本願の開示する送信装置及び出力制御方法が限定されるものではない。また、実施形態において同一の機能を有する構成には同一の符号を付し、重複する説明は省略される。
【００１２】
［実施例１］
［送信装置の構成］
図１は、実施例１の送信装置の一例を示すブロック図である。図１において、送信装置１０は、デジタルアナログ（ＤＡ）変換部１１と、アンプ１２と、サーキュレータ１３と、アンテナ１４と、アナログデジタル（ＡＤ）変換部１５と、算出部１６と、出力制御部１７とを有する。送信装置１０は、例えば、基地局における送信装置である。
【００１３】
ＤＡ変換部１１は、上位装置から入力された送信信号を、デジタル信号からアナログ信号へ変換し、変換されたアナログ信号である送信信号をアンプ１２へ出力する。
【００１４】
アンプ１２は、入力された送信信号を増幅する。また、アンプ１２は、出力制御部１７から受け取る制御信号に基づいて、増幅された送信信号を出力する「出力状態」、又は、増幅された送信信号の出力を停止する「停止状態」に切り替わる。
【００１５】
サーキュレータ１３は、アンプ１２、アンテナ１４、及びＡＤ変換部１５のそれぞれと接続される。また、サーキュレータ１３は、信号が入力される端子に応じた端子から信号を出力する。すなわち、サーキュレータ１３は、信号の振り分け制御を行う。具体的には、アンプ１２から出力された信号は、アンテナ１４へ出力される。また、アンテナ１４の側からアンプ１２方向へ向かって入力された信号は、ＡＤ変換部１５へ出力される。
【００１６】
ＡＤ変換部１５は、サーキュレータ１３から出力された信号を、アナログ信号からデジタル信号へ変換し、変換されたデジタル信号を算出部１６へ出力する。
【００１７】
算出部１６は、送信信号と、サーキュレータ１３から出力された信号、つまりアンテナ１４からアンプ１２の方向へ向かう信号とに基づいて、定在波比を算出する。例えば、算出部１６は、送信信号の振幅と、サーキュレータ１３から出力された信号の振幅とに基づいて、電圧定在波比（ＶＳＷＲ：Voltage  Standing  Wave  Ratio）を算出する。具体的には、電圧定在波比は、送信信号の振幅に対する、サーキュレータ１３から出力された信号の振幅の比である。
【００１８】
出力制御部１７は、アンプ１２の出力状態で算出された第１の定在波比と、「仮停止状態」で算出された第２の定在波比とに基づいて、アンプ１２の状態を、出力状態又は「本停止状態」に切り替える。
【００１９】
具体的には、出力制御部１７は、まず、アンプ１２の出力状態で算出された第１の定在波比と、所定の閾値とを比較する。そして、第１の定在波比が所定の閾値以上である場合に、出力制御部１７は、アンプ１２の状態を出力状態から仮停止状態へ切り替える。
【００２０】
次に、出力制御部１７は、仮停止状態で算出された第２の定在波比と、所定の閾値とを比較する。そして、出力制御部１７は、第２の定在波比が所定の閾値未満である場合にはアンプ１２の出力を再開させ、第２の定在波比が所定の閾値以上である場合にはアンプ１２の出力停止を継続させる。
【００２１】
詳細には、出力制御部１７は、判定部２１と切替部２２とを有し、定在波比と所定の閾値との比較は、判定部２１によって行われ、アンプ１２の状態の切り替えは、切替部２２から制御信号がアンプ１２に出力されることによって行われる。
【００２２】
［送信装置の動作］
以上の構成を有する送信装置の動作について説明する。図２は、実施例１の送信装置１０の動作処理の一例を示すフローチャートである。
【００２３】
まず、アンプ１２の出力状態が通常の状態である。算出部１６は、アンプ１２の出力状態において、送信信号の振幅と、サーキュレータ１３から出力された信号の振幅とに基づいて、定在波比を算出する（ステップＳ１０１）。
【００２４】
出力制御部１７は、アンプ１２の出力状態で算出された第１の定在波比が所定の閾値以上であるか否かを判定する（ステップＳ１０２）。
【００２５】
出力制御部１７は、第１の定在波比が所定の閾値以上である場合（ステップＳ１０２肯定）、アンプ１２の出力を停止する（ステップＳ１０３）。これにより、アンプ１２の状態が仮停止状態へ切り替えられる。ここで、第１の定在波比が所定の閾値以上である場合には、送信装置１０において異常、つまりインピーダンスの不整合が生じている可能性がある。従って、この場合には、出力制御部１７は、アンプ１２の状態を仮停止状態へ切り替える。
【００２６】
算出部１６は、アンプ１２の仮停止状態において、送信信号の振幅と、サーキュレータ１３から出力された信号の振幅とに基づいて、定在波比を算出する（ステップＳ１０４）。
【００２７】
出力制御部１７は、アンプ１２の仮停止状態で算出された第２の定在波比が所定の閾値以上であるか否かを判定する（ステップＳ１０５）。
【００２８】
出力制御部１７は、第２の定在波比が所定の閾値未満である場合（ステップＳ１０５否定）、アンプ１２の出力停止を継続する（ステップＳ１０６）。すなわち、出力状態で定在波比が所定の閾値以上であったのに停止状態にすると定在波比が小さくなるということは、出力状態における定在波比の上昇がアンプ１２の出力信号に起因していることを意味する。つまり、出力状態で第１の定在波比が所定の閾値以上である場合に出力状態から仮停止状態へ切り替えた後に、仮停止状態で第２の定在波比が所定の閾値未満である場合には送信装置１０に異常が有ると判定することができる。
【００２９】
出力制御部１７は、第２の定在波比が所定の閾値以上である場合（ステップＳ１０５肯定）、アンプ１２の出力を再開する（ステップＳ１０７）。すなわち、出力状態で定在波比が所定の閾値以上であり、且つ、停止状態にしても定在波比が所定の閾値以上であるということは、出力状態における定在波比の上昇がアンプ１２の出力信号に起因していないことを意味する。この場合、出力状態における定在波比の上昇は、例えば、他システムからの妨害波に起因している。つまり、出力状態で第１の定在波比が所定の閾値以上である場合に出力状態から仮停止状態へ切り替えた後に、仮停止状態で第２の定在波比が所定の閾値以上である場合には送信装置１０に異常が無いと判定することができる。
【００３０】
以上のように本実施例によれば、送信装置１０において、算出部１６が、送信信号と、アンテナ１４からアンプ１２の方向へ向かう信号とに基づいて、定在波比を算出する。また、出力制御部１７は、アンプ１２の出力状態で算出された第１の定在波比が閾値以上である場合に、アンプ１２の状態を出力状態から仮停止状態へ切り替える。そして、出力制御部１７は、仮停止状態で算出された第２の定在波比が閾値以上である場合にはアンプ１２の出力を再開させ、第２の定在波比が閾値未満の場合にはアンプ１２の出力停止を継続させる。
【００３１】
換言すれば、出力制御部１７は、出力状態で算出された第１の定在波比と仮停止状態で算出された第２の定在波比とに基づいて、送信装置１０における異常の有無、つまり、インピーダンス不整合の有無を判定している。こうすることで、インピーダンス不整合の有無に関する判定の精度を向上させることができる。そして、出力制御部１７は、異常が有ると判定された場合、アンプ１２の出力停止を継続させている。こうすることで、アンプ１２を保護することができる。また、出力制御部１７は、異常が無いと判定された場合、アンプ１２の出力を再開させている。こうすることで、定在波比が上昇した場合でも他システムからの妨害波等に起因し自装置に異常が無いと認められるときにはアンプ１２の出力を停止しないので、通信の安定性を向上させることができる。
【００３２】
［他の実施例］
実施例１の送信装置１０は、次のようなハードウェア構成により実現することができる。
【００３３】
図３は、送信装置のハードウェア構成を示す図である。図３には、送信装置１００の他に、送信制御装置２００が示されている。図３に示すように、送信装置１００は、ハードウェアの構成要素として、コネクタ１０１と、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）１０２と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０３と、ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）１０４と、アップコンバータ（ＵＰ  ＣＯＮＶＥＲＴＥＲ）１０５と、パワーアンプ（ＰＡ）１０６と、サーキュレータ１０７と、ダウンコンバータ（ＤＯＷＮ  ＣＯＮＶＥＲＴＥＲ）１０８と、ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）１０９とを有する。算出部１６と出力制御部１７とは、ＦＰＧＡ１０２、ＣＰＵ１０３等の集積回路によって実現される。
【００３４】
また、実施例１で説明した各種の処理は、予め用意されたプログラムをコンピュータで実行することで実現できる。すなわち、算出部１６と出力制御部１７とによって実行される各処理に対応するプログラムがメモリ（図示せず）に記録され、各プログラムがＣＰＵ１０３に読み出されてプロセスとして機能してもよい。
【符号の説明】
【００３５】
１０  送信装置
１１  ＤＡ変換部
１２  アンプ
１３  サーキュレータ
１４  アンテナ
１５  ＡＤ変換部
１６  算出部
１７  出力制御部
２１  判定部
２２  切替部
【図１】
2014082600.tif 000003
【図２】
2014082600.tif 000004
【図３】
2014082600.tif 000005