(57)【要約】【課題】ゲート電極膜の幅よりも短い所望のチャネル長を得ることが可能な薄膜デバイスの製造方法を提供する。【解決手段】基板１上にゲート電極膜２、ゲート絶縁膜３およびIGZO膜４を、この順に積層し、この後、該基板１側からIGZO膜４に向けて所定の光を照射せしめ、基板１側から見たときに、その視線上においてゲート電極膜２と重ならないIGZO膜４の領域を低抵抗化して、ソース領域６aおよびドレイン領域６ｂを作製し、このソース領域６a上にソース電極膜７aを、またドレイン領域６ｂ上にドレイン電極膜７ｂを各々作製し、基板１側から見たときに、その視線上において、これらソース電極膜７aまたはドレイン電極膜７ｂが、ゲート電極膜２の一部と重なるようにして、チャネル長を、ゲート電極膜２の幅よりも小さい値とし得るようにする。【選択図】図１
2014082356.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめ、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化して、ソース領域およびドレイン領域を作製し、このソース領域上にソース電極膜を、また前記ドレイン領域上にドレイン電極膜を各々作製し、
前記基板側から見たときに、その視線上において、これらソース電極膜およびドレイン電極膜のいずれか一方が、前記ゲート電極膜の一部と重なるように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記所定の光が、エキシマレーザ光、フラッシュランプ光、およびＣＷレーザ光のいずれかであることを特徴とする請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光のパルス幅が、1〜1000nsecであることを特徴とする請求項１〜３のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項５】
前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことを特徴とする請求項１〜４のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項６】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項７】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光のパルス幅が、0.001〜100msecであることを特徴とする請求項１、２および６のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項８】
前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の波長が、200〜1500nmの範囲におけるいずれかの波長を含むことを特徴とする請求項１、２、６および７のうちいずれか１項記載の薄膜トランジスタの製造方法。
【請求項９】
前記酸化物半導体は、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことを特徴とする請求項１〜８のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項１〜９のうちいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等の薄膜デバイスの製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造の薄膜デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ（以下、ＴＦＴと称することもある）として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体（酸化インジウムガリウム亜鉛（InGaZnO（IGZO）））や酸化亜鉛（ZnO）等の酸化物半導体をチャネルに用いたＴＦＴおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
【０００３】
このような酸化物半導体をチャネルに用いたＴＦＴは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン（a-Si）をチャネルに用いたＴＦＴよりも移動度が大きいという利点を有している。
【０００４】
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたＴＦＴを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能となる。
【０００５】
一方、ＴＦＴ素子構造の上下方向にゲート電極膜とソース・ドレイン電極膜の領域が重ならないように構成し、従来よりもチャネル長を短く形成できる自己整合型のＴＦＴが注目されており、このような酸化物半導体をチャネルに用いた自己整合型ＴＦＴの製造技術の確立が急務となっている（下記非特許文献1を参照）。
【０００６】
なお、下記非特許文献１に表わされた自己整合型ＴＦＴを作製する際には、支持基板上にソース・ドレイン電極膜（酸化物半導体層）、ゲート絶縁膜およびゲート電極膜をこの順に積層して形成する。このような構造のＴＦＴは、ゲート電極膜が酸化物半導体層の上方に形成されるため「トップゲート構造」と称される。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】”A Novel Self-Aligned Top-GateOxide TFT for AM-OLED displays”, Narihiro Morosawa,Yoshihiro Ohshima, Mitsuo Morooka, Toshiaki Arai, and Tatsuya Sasaoka, SID 11DIGEST, 479 (2011) .
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したトップゲート構造をもつ自己整合型のＴＦＴを作製する場合は、ゲート電極膜の幅がそのままチャネル長になることから、フォトリソグラフィ工程で制限される最小のゲート電極膜の幅より短いチャネル長のＴＦＴ構造を作製することができない。したがって、チャネル長をより短く調整することが困難という不都合があった。
【０００９】
本発明は、上記事情に鑑みなされたものであり、自己調整型の薄膜デバイス製法を用い、ゲート電極膜の幅よりも短い所望のチャネル長を得ることが可能な薄膜デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る薄膜デバイスの製造方法は、
基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめ、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化して、ソース領域およびドレイン領域を作製し、このソース領域上にソース電極膜を、また前記ドレイン領域上にドレイン電極膜を各々作製し、
前記基板側から見たときに、その視線上において、これらソース電極膜およびドレイン電極膜のいずれか一方が、ゲート電極膜の一部と重なるように形成することを特徴とするものである。
【００１１】
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびＣＷレーザ光（連続光）のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極膜を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００１２】
本発明の好ましい態様としては、前記所定の光を前記エキシマレーザ光としたとき、前記エキシマレーザ光の１パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、1〜1000nsecであることが好ましく、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことが好ましい。
【００１３】
また、本発明の他の好ましい態様としては、前記所定の光を前記フラッシュランプとしたとき、前記フラッシュランプの１パルスあたりのエネルギー密度が、0.01〜500J/cm2であることが好ましく、１パルスあたりの幅（発光時間）が、例えば、0.001〜100msecであることが好ましく、波長が、200〜1500nmの範囲内における波長を含むことが好ましい。
【００１４】
ここで、上記パルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも１/２の強度を保持している時間をいうものとする。
【００１５】
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含むことが好ましい。
【００１６】
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
【発明の効果】
【００１７】
本発明に係る薄膜デバイスの製造方法によれば、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。すなわち、本発明方法に係る薄膜トランジスタ素子構造は、該基板側から該酸化物半導体層に向けて所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。
【００１８】
低抵抗化した酸化物半導体層をソース領域およびドレイン領域とし、このソース領域上にソース電極膜を、また前記ドレイン領域上にドレイン電極膜を各々作製する。この時、基板側から見たときに、その視線上において、これらソース電極膜およびドレイン電極膜のいずれか一方が、ゲート電極膜の一部と重なるように形成することにより、ゲート電極膜の幅よりも短い所望のチャネル長を形成することができるので、所望の値まで増大させたドレイン電流を得ることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る薄膜デバイスの製造方法を示す工程図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
【００２１】
図１は本実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板１上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜２を形成する。
【００２２】
次に、ゲート電極膜２上（一部は基板上）に、プラズマＣＶＤ法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜３を200nmの厚さに形成する。
【００２３】
次に、ゲート絶縁膜３上にInGaZnO膜（以下、単にIGZO膜と称する：酸化物半導体層）４を50nmの厚さに形成する。IGZO膜４は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜４はアモルファス（非晶質）である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す（図１（ａ））。
【００２４】
次に、上述したように積層された素子構造体において、図１（ｂ）に示すように、基板側からIGZO膜４に向かってエキシマレーザ光（例えばXeClエキシマレーザ）を照射する。エキシマレーザ光の一部はゲート電極膜２によって反射、吸収されるため、ゲート電極膜２上のIGZO領域にはエキシマレーザ光が照射されない。一方、ゲート電極膜２が下部にないIGZO領域（ソース・ドレイン領域に相当）にはエキシマレーザ光が照射される。エキシマレーザ光が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザ光が照射されない領域と比較して低い抵抗をもつ領域（低抵抗IGZO膜）となる（図１（ｃ））。これにより、ドレイン電流の低下を抑制することができる。
【００２５】
ここで、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記１パルスあたりのエネルギー密度（照射強度）は、その照射により、基板１の収縮や反り、あるいは基板１からの酸化物半導体層の剥離が発生しないような密度（強度）とする必要がある。このような観点から、エキシマレーザ光の１パルスあたりのエネルギー密度（照射強度）は、1〜1000mJ/cm2であることが好ましい。
【００２６】
また、１パルスあたりの幅（発光時間）についても、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
【００２７】
さらに、エキシマレーザ光の波長が、上記エネルギー密度（照射強度）で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
なお、上記エキシマレーザ光はIGZO膜４における吸収率が高くなる波長を含むことが好ましい。
【００２８】
また、エキシマレーザとしては、XeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等のエキシマレーザを用いることも可能である。
【００２９】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、エキシマレーザ光やフラッシュ光等のパルス光を選択することが好ましい。
【００３０】
次に、Moをスパッタリングすることで、室温環境下でソース電極膜７ａおよびドレイン電極膜７ｂを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜７ａおよびドレイン電極膜７ｂを以下に示すようにパターニングする（図１（ｄ））。これらの電極膜７ａ、７ｂ上にフォトレジストをスピンコートによって展開させた後、100℃程度の加熱処理を施す。露光装置を用いてソース・ドレイン電極形状を含むフォトリソマスクを介してフォトレジストを露光する。基板を現像液に浸すことによって、感光されたフォトレジスト領域が現像剥離され、フォトレジストがソース・ドレイン領域の形状にパターニングされる。ドライエッチング装置によってドライエッチング処理を施すとフォトレジストに覆われていないMo領域がエッチングされる。エッチング工程はドライエッチングに限られることはなく、ウエットエッチングを用いてもよい。フォトレジストを剥離することでソース・ドレイン領域６ａ、６ｂのパターニングが完了する。
【００３１】
このパターニングにおいては、ソース電極膜７ａおよびドレイン電極膜７ｂのいずれかがゲート電極膜２と上下方向にオーバーラップするように形成される。例えば図1（ｄ）ではソース電極膜７ａをゲート電極膜２とオーバーラップするように形成される。これによりチャネル長は図1（ｄ）に示すようにソース電極膜７ａのドレイン電極膜７ｂ側の端部位置とドレイン領域６ｂのソース領域６ａ側の端部位置との距離となるため、チャネル長をゲート電極膜２の幅より短い所望の値に形成することができる。
【００３２】
ここで、ゲート電極膜２の幅の最小寸法は、用いるフォトリソグラフィ工程及びエッチング工程で決定される最小加工寸法に大きく依存する。また、最小加工寸法は、用いる露光装置の最小加工寸法等に依存する。最小加工寸法が4μmの場合、従来のＴＦＴ作製手法では、チャネル長の最小値は凡そ4μmであるが、本実施形態の方法を用いることで4μm未満のチャネル長を実現することができる。
【００３３】
また、本実施形態方法を用いて形成される最小のチャネル長は、用いるフォトリソグラフィ工程及びエッチング工程で決定される重ね合わせ精度（上記重ね合わせられる膜のパターン同士の最大の位置ずれ量）に大きく依存する。重ね合わせ精度は、用いる露光装置の重ね合わせ精度等に依存する。本実施形態の方法では、重ね合わせ精度より短いチャネル長を設計してＴＦＴを作製すると、誤差によっては、ドレイン領域６ｂとソース電極膜７ａが接触して、ＴＦＴが動作しない場合があり得るので、歩留まりよくＴＦＴを作製するためには、チャネル長を露光装置の重ね合わせ精度以上となるように設計することが好ましい。重ね合わせ精度が0.3μmの場合、本実施形態方法における最小のチャネル長は0.3μmとなる。すなわち、チャネル長はフォトリソグラフィ工程及びエッチング工程の最小加工寸法や重ね合わせ精度を考慮して適宜設計すればよい。
【００３４】
また、本実施形態のものは「ボトムゲート構造」をもつＴＦＴ素子であるから、ゲート電極膜２が酸化物半導体層（IGZO膜４）よりも先に形成されるため、ゲート絶縁膜３の成膜時における酸化物半導体層へのダメージは無く、「トップゲート構造」をもつＴＦＴ素子のように、特性劣化や特性ばらつきを引き起こす虞が少ない。また、a-Siラインと設備的に共通化することができるので製造上便利である。
【００３５】
以上に説明した如くして、ゲート電極膜２の長さよりも短いチャネル長のＴＦＴを作製することができる。
【００３６】
なお、上記照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であれば上記エキシマレーザに限られるものではなく、Arレーザ等の気体レーザでも、YAGレーザなどの固体レーザでもよい。また、フラッシュランプ光やCWレーザ等の連続光を用いることも可能である。
【００３７】
また、上記照射光は、酸化物半導体層には作用するが、基板１等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、フラッシュ光やエキシマレーザ等のパルス光を選択することが好ましい。
【００３８】
ここで上記実施形態において、照射光としてエキシマレーザ光に替えてフラッシュランプ光を用いた場合について簡単に説明する。なお、フラッシュランプとは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
【００３９】
すなわち、基本的な積層構造は図１に示すものと変わらないが、例えば、ゲート絶縁膜３の膜厚を250nmとし、IGZO膜４の膜厚を30nmとする。
【００４０】
また、フラッシュランプ光の１パルスあたりのエネルギー密度（照射強度）は、例えば0.01〜500J/cm2とすることが好ましく、１パルスあたりの幅（発光時間）についても、例えば、0.001〜100msecに設定することが好ましく、さらに、フラッシュランプ光の波長は、例えば200〜1500nmの範囲内における波長を含むことが好ましい。
【００４１】
また、上記実施形態方法においては、酸化ケイ素(SiO2)によりゲート絶縁膜３を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光（例えばエキシマレーザ光）に対して、より透過率が高い材料であることが好ましい。
【００４２】
また、上記実施形態方法においては、酸化物半導体層としてIGZO膜４を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか1元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜４を構成するIGZOの組成比をIn:Ga:Zn:O＝1:1:1:4としているが、この組成比はこれに限られるものではない。
【００４３】
また、酸化物半導体層を、非晶質のIGZO膜４により形成する替わりに、ZnO膜等の多結晶酸化物により形成してもよい。
【００４４】
また、上記実施形態においては、酸化物半導体層をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いて形成してもよい。
【００４５】
なお、上記実施形態においては、積層される各層間に適宜他の機能層を介在させることは、本発明の趣旨に合致する限りにおいて可能である。
【符号の説明】
【００４６】
１      ガラス基板（基板）
２      ゲート電極膜
３      ゲート絶縁膜
４      ＩＧＺＯ膜
４´      低抵抗ＩＧＺＯ膜
６ａ      ソース領域
６ｂ      ドレイン領域
７ａ      ソース電極膜
７ｂ      ドレイン電極膜
【図１】
2014082356.tif 000003