(57)【要約】      （修正有）【課題】インターポーザのような多層電子支持構造体、およびそれの製造の方法を提供する。【解決手段】多層電子支持構造体を製作する一方法であって銅下部構造体を電気メッキするステップと、銅下部構造体の上にポリマー樹脂を備える誘電プリプレグを置くステップと、プリプレグの樹脂より高い硬度であるが硬化性樹脂より低い硬度を有する剥離フィルムに対して２００から６００ｐｓｉの圧力まで加圧するステップと、圧力を維持する間に硬化サイクルを通して加熱するステップと、を含む方法。【選択図】なし【特許請求の範囲】
【請求項１】
ポリマーマトリクス内にガラス長繊維を備える誘電材料内に積層される銅下部構造体の層を備える電子支持構造体であって、前記誘電材料が、ボイドがなく、および、各誘電材料層の厚さが１ミクロン未満の標準偏差で、所定の厚さの＋−３ミクロンの範囲内に制御されることを特徴とする電子支持構造体。
【請求項２】
前記銅下部構造体が、銅フィーチャの層および前記銅フィーチャの層から延出する銅ビアの層を備え、各誘電材料層が、前記誘電材料内に封入される前記フィーチャの層および前記銅ビアの層の両方を備え、および各誘電材料層の厚さが２０ミクロンから６０ミクロンの範囲内にあることを特徴とする請求項１に記載の電子支持構造体。
【請求項３】
隣接する誘電層が、同じ厚さ＋−３ミクロンを有することを特徴とする請求項２に記載の電子支持構造体。
【請求項４】
前記ポリマーマトリクスが、熱硬化性樹脂および熱可塑性材料のグループから選択されるポリマー樹脂を備えることを特徴とする請求項１に記載の電子支持構造体。
【請求項５】
前記ポリマーマトリクスが、無機フィラーを更に備えることを特徴とする請求項４に記載の電子支持構造体。
【請求項６】
ポリマーマトリクス内にガラス長繊維を備える誘電体内に積層される銅下部構造体を備える多層電子支持構造体の外側層であって、前記誘電層が、ボイドがなくかつ２０ミクロンから６０ミクロンの範囲内の厚さを有し、
硬化の後および更なる処理の前に前記誘電層が、円滑な上側表面によって特徴づけられ、かつ１０ミクロンを上回らない誘電体の層によって最も高い銅下部構造体を覆うことを特徴とする多層電子支持構造体の外側層。
【請求項７】
前記最も高い銅下部構造体が、銅ビア柱であり、および、前記誘電材料の層が１０ミクロンを超えないだけ前記ビア柱の端部を覆うことを特徴とする請求項６に記載の多層電子支持構造体の外側層。
【請求項８】
多層電子支持構造体を製作する方法であって、銅下部構造体を電気メッキするステップ、前記銅下部構造体の上にポリマー樹脂を備える誘電プリプレグを置くステップ、前記プリプレグの前記樹脂より高い硬度であるが硬化性樹脂より低い硬度を有する剥離フィルムに対して２００から６００ｐｓｉまでの圧力に加圧するステップ、及び圧力を維持する間に硬化サイクルを通して加熱するステップを含む方法。
【請求項９】
前記銅下部構造体が、ビア柱を備えることを特徴とする請求項８に記載の方法。
【請求項１０】
前記方法が、１０ミクロン未満の硬化性樹脂によって前記ビア柱の上端部を覆う高度に平らな表面を有する前記硬化性樹脂によって特徴づけられる請求項９に記載の方法。
【請求項１１】
前記剥離フィルムが、ポリエチレンテトラフタレートＰＥＴを備えることを特徴とする請求項８に記載の方法。
【請求項１２】
前記剥離フィルムが、少なくとも２５μｍの厚さを有することを特徴とする請求項８に記載の方法。
【請求項１３】
前記剥離フィルムが、７５μｍ以下の厚さを有することを特徴とする請求項８に記載の方法。
【請求項１４】
前記剥離フィルムが、少なくとも１つの表面上でシリコーンによってコーティングされることを特徴とする請求項８に記載の方法。
【請求項１５】
前記剥離フィルムが、両方の表面上でシリコーンによってコーティングされることを特徴とする請求項８に記載の方法。
【請求項１６】
前記銅下部構造体が、フィーチャ層を備えることを特徴とする請求項８に記載の方法。
【請求項１７】
前記硬化サイクルが、完全硬化温度まで加熱してかつ３０から９０分の間完全硬化温度に維持するステップを含むことを特徴とする請求項８に記載の方法。
【請求項１８】
前記硬化サイクルが、部分的硬化温度まで加熱してかつ３０から９０分の間維持するステップ、冷却してかつ機械、化学および化学機械処理から選択される薄層化および平滑化手順を適用するステップ、及びそして次に３０から９０分の間完全硬化温度まで加熱するステップを含むことを特徴とする請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザのような多層電子支持構造体に、およびそれの製造の方法に関する。
【背景技術】
【０００２】
ますます複雑な電子構成部品の小型化に対するますますより大きな需要によって駆り立てられて、コンピュータおよび遠隔通信装置のような民生用電子機器が、より集積化されるようになっている。これは、誘電材料によって互いに電気的に絶縁される高密度の多数の導電層およびビアを有するＩＣ基板およびＩＣインターポーザのような支持構造体に対する要求を作り出した。
【０００３】
この種の支持構造体に対する一般的な要件は、信頼性および適切な電気性能、薄さ、堅さ、平面性、良い熱放散および競争的な単価である。
【０００４】
これらの要件を達成するための種々のアプローチのうち、層の間に相互接続ビアを作り出す１つの広く実現された製造技法が、メッキ技法によってその中に堆積される金属、通常銅によるその後の充填のために、その後置かれた誘電体基板中に最後の金属層まで通して穴開けするためにレーザーを使用する。ビアを作り出すこのアプローチは時には『ドリルアンドフィル』と称され、それによって作り出されるビアは、『ドリルアンドフィルビア』と称されることができる。
【０００５】
複数の欠点が、ドリルアンドフィルビアアプローチにはある。各ビアが別々に穴開けされる必要があるので、処理率が限定され、精巧な多ビアＩＣ基板およびインターポーザを製作するコストがひどく高くなる。大きな配列では、ドリルアンドフィル方法論によって互いに極めて近傍に異なるサイズおよび形状を有する高密度の高品質ビアを生成することは、困難である。さらに、レーザー穴開けされたビアは誘電材料の厚さを通して内部に粗い側壁およびテーパーを有する。このテーパリングは、ビアの有効径を減少させる。それはまた、特に超小型ビア径で前の導電性金属層に対する電気接触に悪影響を与え、それによって信頼性問題を引き起こすかもしれない。その上、穴開けされる誘電体がポリマーマトリクスのガラスまたはセラミックファイバを備える複合材料である所で、側壁が特に粗く、この粗さが追加的な迷いインダクタンスを作り出す場合がある。
【０００６】
穴開けされたビアホールの充填プロセスは、通常銅の電気メッキによって達成される。電気メッキ堆積技法は、陥凹形成に結びつく場合があり、そこで小型のクレータがビアの上部に出現する。あるいは、ビアチャネルが、それが保持することができるより多くの銅で充填されるところでオーバフィルが起こる場合があり、および、周囲の材料の上に突き出る半球形の上面が作り出される。高密度基板およびインターポーザを製作する時必要に応じて、その後ビアを順に重ねてスタックする時、陥凹形成およびオーバフィルの両方が困難を作り出す傾向がある。さらに、理解されるであろうことは、特にそれらがインターポーザまたはＩＣ基板設計の同じ相互接続層内でより小型のビアに近接している時、大きなビアチャネルは均一に充填するのが困難であることである。
【０００７】
受け入れられるサイズおよび信頼性の範囲が時間とともに向上しているとはいえ、上記の欠点はドリルアンドフィル技術に固有であり、形づくれるビアサイズの有効範囲を限定している。レーザー穴開けが丸いビアチャネルを作り出すために最良であることが更に注意される。スロット形状のビアチャネルがレーザーミリングによって製作されることができるとはいえ、それにもかかわらず、効果的に製作されることができるドリルアンドフィルビア幾何学形状の範囲はいくぶん限定される。ドリルアンドフィルによるビアの製作は高価であり、および相対的に費用効果的な電気メッキプロセスを使用してそれによって銅によって作り出されるビアチャネルを均一に一貫して充填することは困難である。
【０００８】
複合誘電材料内にレーザー穴開けされたビアは、実用的に６０×１０−６ｍの直径に限定され、かつそれでも、必要とされる除去プロセスの結果、穴開けされる複合材料の性質に起因する有意なテーパリング形状、同じく粗い側壁に苦しむ。
【０００９】
前述のレーザー穴開けの他の限定に加えて、異なるサイズのビアチャネルが穴開けされて、そして次に、異なるサイズのビアを製作するために金属で充填される時、ビアチャネルが異なる速度で埋まるという理由から、同じ層内に異なる直径のビアを作り出すことが困難であるという点で、ドリルアンドフィル技術の付加的限定事項がある。従って、異なるサイズのビアに対して堆積速度を同時に最適化することは不可能であるので、ドリルアンドフィル技術を特徴づける陥凹形成またはオーバフィルの典型的課題は悪化する。
【００１０】
ドリルアンドフィルアプローチの欠点の多くを克服する一代替案は、別名『パターンメッキ』技術を使用して、フォトレジスト内に作り出されるパターンに銅または他の金属を堆積することによってビアを製作することである。
【００１１】
パターンメッキでは、シード層が最初に堆積される。次いで、フォトレジストの層がその上に堆積され、その後露光されてシード層を露出させる溝を作るために選択的に除去されるパターンを作り出す。ビア柱が、フォトレジスト内の溝に銅を堆積することによって作り出される。残りのフォトレジストが次いで除去され、シード層がエッチング除去され、一般的にポリマー含浸されたガラスファイバマットである誘電材料が、ビア柱をおおうためにその上におよびその周りに積層される。種々の技法およびプロセスが、次いで誘電材料を薄くするために使用され、それを平坦化してビア柱の上部を露出し、そこで次の金属層を構築するためにそれによって接地または基準面に対する導電接続を可能にすることができる。所望の多層構造体を構築するためにこのプロセスを繰り返すことによって、金属導体およびビア柱の以降の層がその上に堆積されることができる。
【００１２】
以下に『パネルメッキ』として知られる、代わりの、しかし密接に関連づけられた技術において、金属または合金の連続層が基板上へ堆積される。フォトレジストの層がこれの上部に堆積され、パターンがその中に現像され、および、現像されたフォトレジストのパターンが剥離され、その下に金属を選択的に露出し、それが次いでエッチング除去されることができる。未現像のフォトレジストが下層金属をエッチング除去されることから保護して、直立したフィーチャおよびビアのパターンを残す。未現像のフォトレジストを剥離した後に、ポリマー含浸されたガラスファイバマットのような誘電材料が、直立した銅フィーチャおよび／またはビア柱周辺におよびその上に積層されることができる。
【００１３】
上記したもののようなパターンメッキまたはパネルメッキ方法論によって作り出されるビア層は、一般的に銅由来の『ビア柱』およびフィーチャ層として公知である。
【００１４】
理解されるであろうことは、マイクロエレクトロニクスの進化の全般的な推進力は高い信頼性を有する、ますますより小さい、より薄いおよびより軽い、およびより強力な製品を製作する方へ向けられるということである。残念なことに、厚い、コアを持つ相互接続部の使用は極薄の製品が到達可能であることを妨げる。相互接続ＩＣ基板またはインターポーザ内にますますより高い密度の構造体を作り出すために、ますますより小さい接続部のますますより多くの層が必要とされる。実際に、時には互いの上に構成要素をスタックすることが、望ましい。
【００１５】
メッキした積層構造体が銅または他の適切な犠牲基板上に堆積されるならば、基板がエッチング除去され、自立コアレス層状構造体を残すことができる。更なる層が、犠牲基板に以前に接着された側面上に堆積され、それによって両面ビルドアップを可能にすることができ、それが反りを最小化して平面性を達成するのを補助する。
【００１６】
高密度相互接続部を製作するための１つの柔軟な技術が、誘電マトリクス内に金属ビアまたはフィーチャからなるパターンまたはパネルメッキした多層構造体を構築することである。金属は銅であることができ、誘電体はファイバ強化ポリマーであることができる。一般的に、例えばポリイミドのような、高ガラス転移温度（Ｔｇ）を備えたポリマーが使用される。これらの相互接続部は、コアを持つかまたはコアレスであることができ、かつ構成要素をスタックするためのキャビティを含むことができる。それらは、奇数または偶数の層を有することができる。可能にする技術は、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ  Ｍｕｌｔｉｌａｙｅｒ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓらに付与された以前の特許内に記載されている。例えば、Ｈｕｒｗｉｔｚ他に付与された（特許文献１）が、上位の電子支持構造体の構成における前駆体としての用途のために、誘電体内にビア配列を含む自立膜を製作する一方法を記載する。この方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を製作するステップと、自立積層配列を形成するために膜を犠牲キャリアから分離するステップとを含む。この種の自立膜に基づく電子基板は、積層配列を薄くして平坦化することによって形成され、ビアを終端することが続くことができる。この刊行物は、全体として本願明細書に引用したものとする。
【００１７】
Ｈｕｒｗｉｔｚ他に付与された（特許文献２）が、第２のＩＣダイと直列に接続される第１のＩＣダイを支持するためのＩＣ支持体を製作するための一方法であって、このＩＣ支持体が絶縁周囲内の銅フィーチャおよびビアの交互層のスタックを備え、第１のＩＣダイがＩＣ支持体上へボンディング可能であり、および第２のＩＣダイがＩＣ支持体内部でキャビティ内にボンディング可能であり、キャビティが、銅ベースをエッチング除去し、かつビルトアップ銅を選択的にエッチング除去することによって形成される方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【００１８】
Ｈｕｒｗｉｔｚ他に付与された（特許文献３）が、以下のステップ、すなわち、（Ａ）第１のベース層を選択するステップと、（Ｂ）第１のベース層上へ第１の耐エッチング液バリア層を堆積するステップと、（Ｃ）交互の導電層および絶縁層の第１のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続されるステップと、（Ｄ）第１のハーフスタック上へ第２のベース層を塗布するステップと、（Ｅ）第２のベース層にフォトレジストの保護コーティングを塗布するステップと、（Ｆ）第１のベース層をエッチング除去するステップと、（Ｇ）フォトレジストの保護コーティングを除去するステップと、（Ｈ）第１の耐エッチング液バリア層を除去するステップと、（Ｉ）交互の導電層および絶縁層の第２のハーフスタックを構築するステップであって、導電層が絶縁層を通してビアによって相互接続され、第２のハーフスタックが、第１のハーフスタックに実質的に対称のレイアップを有するステップと、（Ｊ）交互の導電層および絶縁層の第２のハーフスタック上へ絶縁層を塗布するステップと、（Ｋ）第２のベース層を除去するステップと、（Ｌ）スタックの外面上にビアの端部を露出することによって基板を終端し、かつそれに終端部を付加するステップと、を含む電子基板を製作する一方法を記載する。この刊行物は、全体として本願明細書に引用したものとする。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】米国特許第７，６８２，９７２号明細書、名称「先端多層コアレス支持構造体およびそれらの製作のための方法」
【特許文献２】米国特許第７，６６９，３２０号明細書、名称「チップパッケージング用のコアレスキャビティ基板およびそれらの製作」
【特許文献３】米国特許第７，６３５，６４１号明細書、名称「集積回路支持構造体およびそれらの製作」
【発明の概要】
【課題を解決するための手段】
【００２０】
本発明の第１の態様が、ポリマーマトリクスのガラス長繊維を備える誘電材料内に積層される銅下部構造体の層を備える電子支持構造体を提供することに向けられ、誘電材料が、ボイドがなく、各誘電材料層の厚さが１ミクロン未満の標準偏差で所定の厚さの＋−３ミクロンの範囲内に制御されることによって特徴づけられる。
【００２１】
一般的に、銅下部構造体が銅フィーチャの層および銅フィーチャの層から延出する銅ビアの層を備え、各誘電材料層が、誘電材料内に封入されるフィーチャの層および銅ビアの層の両方を備え、および各誘電材料層の厚さが２０ミクロンから６０ミクロンの範囲内にある。
【００２２】
一般的に、隣接する誘電層が同じ厚さ＋−３ミクロンを有する。
【００２３】
一般的に、ポリマーマトリクスが熱硬化性樹脂および熱可塑性材料のグループから選択されるポリマー樹脂を備える。
【００２４】
一般的に、ポリマーマトリクスは無機フィラーを更に備える。
【００２５】
本発明の第二態様が、ポリマーマトリクス内にガラス長繊維を備える誘電体内に積層される銅下部構造体を備える多層電子支持構造体の外側層に向けられ、誘電層が、ボイドがなく、２０ミクロンから６０ミクロンの範囲内の厚さを有することによって特徴づけられ、硬化の後および更なる処理の前に前記誘電層が円滑な上側表面によって特徴づけられ、かつ１０ミクロンを超えない誘電体の層によって最も高い銅下部構造体を覆う。
【００２６】
好ましくは、最も高い銅下部構造体が銅ビア柱であり、および、誘電材料の層が１０ミクロン以下だけ前記ビア柱の端部を覆う。
【００２７】
本発明の更なる態様が、多層電子支持構造体を製作する一方法であって、銅下部構造体を電気メッキするステップと、銅下部構造体の上にポリマー樹脂を備える誘電プリプレグを置くステップと、プリプレグの樹脂より高い硬度であるが硬化性樹脂より低い硬度を有する剥離フィルムに対して２００から６００ｐｓｉの圧力まで加圧するステップと、圧力を維持する間に硬化サイクルを通して加熱するステップと、を含む方法を提供することに向けられる。
【００２８】
一般的に、銅下部構造体がビア柱を備える。
【００２９】
一般的に、この方法が１０ミクロン未満の硬化性樹脂で前記ビア柱の上端部を覆う高度に平らな表面を有する硬化性樹脂によって特徴づけられる。
【００３０】
一般的に、剥離フィルムがポリエチレンテトラフタレートＰＥＴを備える。
【００３１】
好ましくは、剥離フィルムが少なくとも２５μｍの厚さを有する。
【００３２】
好ましくは、剥離フィルムが７５μｍ以下の厚さを有する。
【００３３】
いくつかの実施態様において、剥離フィルムが少なくとも１つの表面上でシリコーンによってコーティングされる。
【００３４】
いくつかの実施態様において、剥離フィルムが両方の表面上でシリコーンによってコーティングされる。
【００３５】
いくつかの実施態様において、銅下部構造体がフィーチャ層を備える。
【００３６】
いくつかの実施態様において、硬化サイクルが完全硬化温度まで加熱し、かつ３０から９０分の間完全硬化温度に維持するステップを含む。
【００３７】
いくつかの実施態様において、硬化サイクルが、部分硬化温度まで加熱し、かつ３０から９０分の間維持するステップ、冷却し、かつ機械、化学および化学機械処理から選択される薄層化および平滑化手順を適用するステップ、そして次に３０から９０分の間完全硬化温度まで加熱するステップを含む。
【００３８】
全体に、用語ミクロンまたはμｍは、マイクロメートルまたは１０−６ｍを指す。
【図面の簡単な説明】
【００３９】
本発明のより良い理解のために、かつ、それがどのように実行に移されることができるかを示すために、参照がここで、単に一例として添付の図面になされる。
【００４０】
次に詳細に図面に対する特定の参照によって、強調されるのは、示される詳細は、例として、および、本発明の好適な実施態様に関する例証となる議論のためだけにあり、ならびに、本発明の原理および概念上の態様の最も役立って容易に理解される記述であると信じられることを提供するために提示されることである。  この点に関しては、本発明の基本理解のために必要であるより、より詳細に本発明の構造細部を示すために何の試みもなされず、本発明のいくつかの形態が実際問題としてどのように具体化されることができるかを当業者に明らかにする図面とともに記述がなされる。添付の図面において：
【００４１】
【図１】従来技術の多層複合支持構造体の簡略断面図である。
【図２】１つの一般的な製作プロセスの流れ図である。
【図３】第２の一般的な製作プロセスの流れ図である。
【図４】硬い表面に対する積層の概略図である。
【図５】柔軟な表面に対する積層の概略図である。
【図６ａ】複動プレスパッドに対する積層の概略図を示す。
【図６ｂ】複動プレスパッドに対する積層の概略図を示す。
【図６ｃ】複動プレスパッドに対する積層の概略図を示す。
【図６ｄ】図６ａ−ｃのプロセスによって得られる構造体を示す顕微鏡写真である。
【図７ａ】一例において銅ビア柱の端部を露出するために除去される必要がある比較的少しの材料を備えた、得られるボイドのない平坦な円滑な誘電材料を示す、ビア柱の密な領域におけるビア柱の上およびまわりの誘電体の断面の顕微鏡写真である。
【図７ｂ】一例において銅ビア柱の端部を露出するために除去される必要がある比較的少しの材料を備えた、得られるボイドのない平坦な円滑な誘電材料を示す、ビア柱のまばらな領域におけるビア柱の上およびまわりの誘電体の断面の顕微鏡写真である。および
【図８ａ】別の例において銅ビア柱の端部を露出するために除去される必要がある比較的少しの材料を備えた、得られるボイドのない平坦な円滑な誘電材料を示す、ビア柱の密な領域におけるビア柱の上およびまわりの誘電体の断面の顕微鏡写真である。
【図８ｂ】別の例において銅ビア柱の端部を露出するために除去される必要がある比較的少しの材料を備えた、得られるボイドのない平坦な円滑な誘電材料を示す、ビア柱のまばらな領域におけるビア柱の上およびまわりの誘電体の断面の顕微鏡写真である。
【発明を実施するための形態】
【００４２】
以下の記述では、ガラスファイバによって強化された、誘電マトリクス内の金属ビア、特にポリイミドまたはエポキシまたはＢＴ（ビスマレイミド／トリアジン）またはそれらの混合物のような、ポリマーマトリクス内の銅ビア柱からなる支持構造体が考慮される。
【００４３】
他の実施態様が、他の熱可塑性材料または熱硬化性ポリマーを使用する。
【００４４】
図１は、従来技術の多層複合支持構造体の簡略断面図である。例えば（特許文献１）、（特許文献２）および（特許文献３）に記載されるように、従来技術の多層支持構造体１００は、個々の層を絶縁する誘電体１１０、１１２、１１４、１１６の層によって隔てられる構成要素またはフィーチャ１０８の機能層１０２、１０４、１０６を含む。誘電層を通してのビア１１８は、隣接する機能またはフィーチャ層１０２、１０４、１０６内のフィーチャ１０８間の電気接続を与える。したがって、フィーチャ層１０２、１０４、１０６はＸＹ平面内の、層内に概ね配置されるフィーチャ１０８および誘電層１１０、１１２、１１４、１１６を横切って電流を導通するビア１１８を含む。ビア１１８は、最小のインダクタンスを有するように概ね設計されていて、かつその間に最小静電容量を有するように十分に隔てられる。
【００４５】
図２を参照して、いくつかの実施態様において、フィーチャ層が次のステップによって製作されることができる：研磨されて、薄くされて、平坦化されるかまたは別の方法でそれの銅を露出させるために処理される誘電周囲内に上部ビア層を含む基板を得る−ステップ（ａ）。ビアの露出端を備えた基板が、一般的に銅であるシード層によって覆われる−ステップ（ｂ）。シード層は一般的に厚さ約０．５ミクロン−１．５ミクロンであり、例えば、スパッタリングによってまたは無電解メッキによって堆積されることができる。
【００４６】
接着力を補助するために、シード層が、例えば、チタン、クロムまたはニッケルクロムで製作されることができ、一般的に０．０４ミクロンから０．１ミクロンの範囲内の厚さを有する第１の薄い接着金属層を含むことができる。フォトレジストの層が、次いでシード層の上に堆積され−ステップ（ｃ）、およびフィーチャのネガパターンを形成するために露光される−ステップ（ｄ）。金属、一般的に銅が、電気メッキまたは無電解メッキによって、金属パターンに堆積され−ステップ（ｅ）、フィーチャ層を製作する。フォトレジスト層が、直立したフィーチャ層を残すために除去される−ステップ（ｆ）。次に、第２の、より深いフォトレジスト層がシード層および直立したフィーチャ層の上に堆積され−ステップ（ｇ）、および、ＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１個の溝を含むビア柱のパターンが、第２のより深いフォトレジスト層内に現像される−ステップ（ｈ）。銅が、第２の、より深いフォトレジスト層内のパターンに電気メッキされるかまたは無電解メッキされて、ビア柱およびＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する少なくとも１本の非円柱状ビア柱を製作する−ステップ（ｉ）。
第２のフォトレジスト層が、次に剥離され、ビア柱およびＸＹ平面内の短い寸法の長さの少なくとも３倍のＸＹ平面内の長い寸法を有する非円柱状ビア柱を直立したままに残す−ステップ（ｊ）。例えば、構造体を水酸化アンモニウムまたは塩化銅のウエットエッチングにさらすことによってシード層が、次に除去され−ステップ（ｋ）、および、誘電体の層が次にフィーチャ層およびビア層の両方の上に積層される−ステップ（ｌ）。上面をまた平坦化する機械、化学または化学機械研削または研磨によって、金属を露出させるために、誘電材料が次いで薄くされることができ−ステップ（ｍ）、そして次に、第２の金属シード層が薄くされた表面の上に堆積することができる−ステップ（ｎ）。
【００４７】
誘電材料がポリイミド、エポキシ、ビスマレイミド、トリアジンおよびそれの混合物のような、ポリマーを備えることができ、それが、無機強化材を含むことができて一般的にガラスファイバおよびセラミック粒子を含む。実際に、誘電材料は一般的にセラミック粒状フィラーを含むポリマー樹脂によって含浸される編ファイバプリプレグで製作される。
【００４８】
理解されるであろうことは、図２内に記載されているパターンメッキに加えて、図３内に示される一代替方法において、この少なくとも１つのビア層が、以下のステップによって製作されることである：露出された銅を備えた下位フィーチャ層を含む基板を得る−ステップ（ｉ）。下位フィーチャ層がシード層、一般的に銅によって覆われる−ステップ（ｉｉ）。金属層、一般的に銅がシード層の上に一般的に電気メッキまたは無電解メッキによって堆積される−ステップ（ｉｉｉ）。フォトレジストの層が金属層の上に堆積し−ステップ（ｉｖ）、および、ビアのポジパターンが現像される−ステップ（ｖ）。露光された金属層がエッチング除去される−ステップ（ｖｉ）。銅で製作される所で、水酸化アンモニウムまたは塩化銅のような、ウエットの銅エッチ液が使用されることができる。残りのフォトレジストが剥離され−ステップ（ｖｉｉ）、ビア層内の少なくとも１個の構成要素を直立したままに残し、および、誘電材料がビア層内の少なくとも１個の構成要素の上に積層される−ステップ（ｖｉｉｉ）。更なる層を構築するために、誘電体が金属を露出させるように薄くされることができ−ステップ（ｉｘ）、そして次に、金属シード層が接地表面の上に堆積されることができる−ステップ（ｘ）。
【００４９】
上記した両方の方法において、樹脂プリプレグ内のファイバからなる誘電体の層が、銅ビアの上に置かれて、そして次に、ビアを覆う誘電体の層を作り出すために加熱プレスの中で硬化される。ビアの端部を露出して構造体を構築するためにフィーチャおよびビアの更なる層を置くための平面性を確実にするために、誘電材料が機械、化学または化学機械処理ＣＭＰによって薄くされて平坦化される。
【００５０】
図４を参照して、誘電体１６によって覆われるフィーチャ層１２およびビア柱１４を備えた基板１０が示される。誘電体は、ポリマー樹脂内に長繊維を備えてプリプレグとして設けられ、樹脂を硬化させるためにプレス２０の中でホットプレスされる。誘電プリプレグ材料がプレス２０の硬い表面によって直接押し下げられるところで、誘電体１６の上面が平坦であり、誘電体１６の厚さがよく制御されることができるが、一般的に基板１０（または下位層）とのインタフェースで、ボイド１８が誘電層内に形成する傾向があることが見出された。
【００５１】
図５を参照して、誘電層１６がフィーチャ１２またはフィーチャ１２およびビア柱１４のトポグラフィの上に塗布されるので、より柔軟な剥離材料２２が誘電プリプレグ１６およびプレス２０の前に挿入されるところで、プリプレグが銅フィーチャ１２およびビア柱１４のまわりに順応して、ボイド１８が除去される。しかしながら、それが下層トポグラフィに従うので、形成される誘電層１６の上部表面２４は波打っている傾向がある。この波打ちは、更なるビルドアップの前に除去される必要があり、除去する必要があるより周知でない量の材料および所望の厚さを達成する際の困難に結びつく。さらに、時には、誘電層１８の上側表面２４内の谷間２６が、所望の厚さｔより下に落ち込むかもしれず、それで所望の厚さｔまで薄くすることはこの種の谷間２６を含む表面が得られることに結びつき、除去されるべきそれが、より多くの材料が除去され、かつ得られる厚さがｔ未満であることを必要とし、正確な厚さ制御の困難を再び作り出す。これを克服するために、厚いプリプレグが使用されるが、その時所望の厚さｔを得てビア柱１４の端部を露出するためにより多くの材料が除去されなければならず、追加的な研削を必要として高い許容誤差まで所望の誘電体厚さｔを得ることを困難にする。
【００５２】
したがって、柔軟な剥離層が使用されるかどうかに関係なく、誘電層の厚さを制御する間、ボイドが生じるのを回避して円滑な上側表面を得ることは困難である。
【００５３】
両方の積層技法の後に研削が続くことによって、＋−３ミクロンの標準偏差で、＋−１０ミクロンまでの厚さ制御を得ることが可能であると見出された。ドリルアンドフィル技術を使用して、薄層化および平坦化が必要とされないところで、誘電厚さが＋−７．５ミクロンに制御されることができ、したがってドリルアンドフィル技術が他の欠点を有するとはいえ、誘電体厚さ制御に関する限り、ドリルアンドフィル技術は有利である。
【００５４】
図６を参照して、本発明において、銅ビア柱および／または銅フィーチャ層であることができる金属構造体の上に誘電材料を積層する時に複動プレスパッドが使用される。一例において、複動プレスパッドがポリエステルで製作される。この目的のためのとりわけ役立つポリエステルがポリエチレンテレフタレートＰＥＴであり、それはフィルム状で一般的にＢｏＰＥＴ（二軸指向ポリエチレンテレフタレート）である。プリプレグおよびプレスにくっつくことを有効に防ぐために、複動プレスパッドがシリコーンによって一方のおよび好ましくは両方の表面上でコーティングされる。
【００５５】
ＢｏＰＥＴ（二軸指向ポリエチレンテレフタレート）フィルムは、高い粘性を有してかつ熱的に安定している。それは、コンデンサ、グラフィックス、フィルムベースおよび記録テープその他のために広く使われている。
【００５６】
ポリエチレンテレフタレートの特性は、テーブル内に下で与えられる。
【００５７】
【表１】
2014082436.tif 000002
【００５８】
ポリエチレンテレフタレートフィルムに対する特性は、テーブル内に下で与えられる：
【００５９】
【表２】
2014082436.tif 000003
【００６０】
両方の側面上にシリコーンによってコーティングされるＰＥＴを備える市販の材料は、日本の藤森工業社のＺａｃｒｏｓから入手可能で種々の厚さで利用可能である。厚さ２５μｍのＺａｃｒｏｓフィルム、同様に厚さ５０μｍおよび７５μｍがよく機能すると見出されている。
【００６１】
基本的に、図６ａを参照して、誘電体プリプレグ６１８ａが基板１０、銅フィーチャ１２およびビア柱１４の上に置かれ、ならびに、複動プレスパッド６２２ａがプリプレグ６１８ａの上に配置され、ならびに、プレスが室温でおよび２５０−５００ｐｓｉの圧力で閉じられる。図６ｂを参照して、プリプレグ６１８ｂより柔軟な複動プレスパッド６２２ｂに起因して順応することによるこの常温圧縮はボイドを除去するが、プリプレグ６１６ｂの上部表面６２４ｂが下層ビア１４およびフィーチャ１２に順応することに結びつき、かつ鈍鋸歯状でないとしても波打った上部表面６２４ｂに結びつく。プレスは次いで、圧力を維持する間、プリプレグ６１８ｂのポリマーを硬化させるために３０から９０分の間硬化温度まで加熱される。使用されるプリプレグの樹脂に従い、温度のランプアップが１分あたり１度から１分あたり１０度までのどこかであることができる。任意の特定の理論に束縛されることを望まずに、この現象に対する根本的説明は、選択されたプレスパッド６２２ａがプリプレグ６１８ａのポリマーマトリクスより硬いが、暖められたプレスパッド６２２ｂは溶解されたポリマー６１８ｂより柔軟であるということであることができる。従って、硬化サイクル中にプリプレグのポリマーマトリクスが８１８ａ＞６１８ｂで軟化するにつれて、粘弾性プレスパッド６２２ａ＞６２２ｂが、その変形から回復して平らになり、図６ｃ内に示されるプレスパッド６２２ｃおよびプリプレグ６１８ｃに結びつく。このように、銅メッキトポグラフィを封入するボイドのない誘電層６１６ｃが、円滑な上部表面６２４ｃおよび制御可能な厚さで達成される。さらに、下層銅構造体の上に堆積される誘電体の量がより少なくなることができ、それで、最小限の材料がそれらの銅構造体の端部を露出するために除去される必要がある。
【００６２】
プリプレグの硬化温度は、使用されるポリマー樹脂の関数である。Ｅ７０５Ｇガラスファブリックに対して、マトリクスがエポキシおよびポリイミドの混合物である所で、硬化温度は２３０℃である。エポキシまたはＢＴに対して、最終的な硬化温度は、１８０℃から１９０℃であることができる。材料のより大きな分量がビア柱の端部を露出するために除去される必要がある場合、中間温度でプリプレグを部分的に硬化させ、そして次に冷却し、薄くし、そして次に、最終的な硬化温度まで再加熱することが可能であると見出された。Ｅ７０５Ｇガラスファブリックに対して中間温度は、１５０℃から２００℃の範囲である。他のエポキシおよびＢＴに対して、部分的硬化は１５０℃から１６０℃で行われることができる。
【００６３】
複動プレスパッドアプローチを用いて、その後除去されるべき１０ミクロン未満のまたはさらに５ミクロン未満の材料によって下層銅ビアまたはフィーチャを覆うボイドのない誘電層を堆積することが可能であると見出された。除去されるべき材料の分量が正確に分かるので、薄層化手順を標準化して１ミクロン未満の標準偏差で＋−３ミクロンまで誘電厚さを効果的に制御することが可能である。これは、ドリルアンドフィルアプローチを使用して得られるそれに対して有利に比較する誘電体厚さ制御を有するために電子基板が銅ビアアプローチを使用して製作されることを可能にする。
【００６４】
概念実証
【００６５】
次の結果が、２５μｍ厚Ｚａｃｒｏｓフィルムを使用して得られた。
【００６６】
図６ｄは、図６ａ−ｃの方法によって得られた構造体の断面の顕微鏡写真である。
【００６７】
図７ａおよび７ｂは、構造体の柱の密なおよび柱のまばらな領域の断面の顕微鏡写真である。誘電体は１０２７のＥ７０５Ｇガラスファブリックの２つの層であった、および、最も高い圧力は２５０ｐｓｉであった。誘電樹脂の厚さは、柱の密な領域内の７９．１ミクロンから柱のまばらな領域内の８０．８ミクロンまでの間で変化し、すなわち２ミクロン未満の変動であった。ビア柱の上の、誘電層の厚さは柱の密な領域内の２６．８ミクロンから柱のまばらな領域内の２５．１ミクロンまでの間で変化し、再び２ミクロン未満の変動であった。
【００６８】
図８ａおよび８ｂは、構造体の柱の密なおよび柱のまばらな領域の断面の顕微鏡写真である。誘電体は、Ｅ７０５Ｇガラスファブリックの２つの層であったが、この場合１０１７の１つの層および１０２７の１つの層であった。印加された最も高い圧力は、５００ｐｓｉであった。誘電樹脂の厚さは柱の密な領域内の７４．３ミクロンから柱のまばらな領域内の７１．５ミクロンの間で変化し、すなわち２ミクロン未満の変動であった。ビア柱の上の、誘電層の厚さは柱の密な領域内の１６．５ミクロンから柱のまばらな領域内の１７．９ミクロンまでの間で変化し、再び２ミクロン未満の変動であった。
【００６９】
この種の積層構造体は、所定の研磨領域によって銅柱の端部を露出するために薄くされることができる。例えば、２気圧の圧力で、および２パスに対して２メートル／分の速度および１パスに対して３メートル／分で、＃８００セラミックブラシを適用することによって、両方のレイアップが、０．８の標準偏差で誘電体の厚さ３８ミクロンおよび円滑な上側表面に結びついた。
【００７０】
理解されるであろうことは、本願明細書において開示される二重プレスパッド概念が、以降のドリルアンドフィル相互接続に対して銅フィーチャを積層する時に有利に使用されることができ、かつ、ビア柱積層に対してとりわけ有利であるとはいえ、ビア柱技術と共に使用することに限定されない、ということである。
【００７１】
とりわけ理解されるであろうことは、二重プレスパッド概念を用いて、誘電厚さが、ドリルアンドフィル技術による現在の最高水準の技術制御より良い＋−３ミクロンの範囲内に維持されることができ、よりタイトな許容誤差が、インピーダンス制御によるよりよいことに起因して、電気性能を向上させる際に有利である、ということである。
【００７２】
当業者は、本発明が上に特に図と共に記載されたものに限定されないということを認識する。むしろ本発明の有効範囲は、添付の請求の範囲によって規定され、かつ上記のさまざまな特徴の組合せおよび副組合せ、同じく、前述の記述を読み込むと即座に当業者に思いつくであろう、その変形例および変更態様の両方を含む。
【００７３】
請求項において、語「備える（ｃｏｍｐｒｉｓｅ）」、および「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えた（ｃｏｍｐｒｉｓｉｎｇ）」、等のようなその変形は、記載される構成要素が含まれるが、しかし、一般に他の構成要素の除外ではないことを示唆する。
【符号の説明】
【００７４】
１０  基板
１２  フィーチャ層
１４  ビア柱
１６  誘電体
１８  ボイド  誘電層
２０  プレス
２２  剥離材料
２４  上部表面
２６  谷間
１００  多層支持構造体
１０２、１０４、１０６  機能層またはフィーチャ層
１０８  フィーチャ
１１０、１１２、１１４、１１６  誘電体
１１８  ビア
６１６ｂ  プリプレグ
６１６ｃ  誘電層
６１８ａ  誘電体プリプレグ
６１８ｂ  プリプレグ  ポリマー
６１８ｃ  プリプレグ
６２２ａ  複動プレスパッド
６２２ｂ  複動プレスパッド
６２２ｃ  プレスパッド
６２４ｂ  上部表面
６２４ｃ  上部表面
８１８ａ  ポリマーマトリクス
【図１】
2014082436.tif 000004
【図２】
2014082436.tif 000005
【図３】
2014082436.tif 000006
【図４】
2014082436.tif 000007
【図５】
2014082436.tif 000008
【図６ａ】
2014082436.tif 000009
【図６ｂ】
2014082436.tif 000010
【図６ｃ】
2014082436.tif 000011
【図６ｄ】
2014082436.tif 000012
【図７ａ】
2014082436.tif 000013
【図７ｂ】
2014082436.tif 000014
【図８ａ】
2014082436.tif 000015
【図８ｂ】
2014082436.tif 000016