【手続補正書】
【提出日】令和3年6月3日(2021.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、
前記画素信号をデジタル信号に変換する複数の変換回路をそれぞれ含む複数の周辺回路を有する第２半導体基板と、を備え、
複数の前記単位ブロックは、前記第１半導体基板において行方向と列方向とに並んで配置され、
複数の前記周辺回路は、前記第２半導体基板において前記行方向と前記列方向とに並んで配置される撮像素子。
【請求項２】
請求項１に記載の撮像素子において、
前記第１半導体基板と前記第２半導体基板とは、複数の前記単位ブロックのうち１つの前記単位ブロックと、複数の前記周辺ブロックのうち１つの前記周辺回路とからなる１つの組あたり複数の接合部により電気的に接続される撮像素子。
【請求項３】
請求項２に記載の撮像素子において、
複数の前記接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された導電性部材を有する撮像素子。
【請求項４】
請求項３に記載の撮像素子において、
複数の前記接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された金属部材を有する撮像素子。
【請求項５】
請求項４に記載の撮像素子において、
前記金属部材は、銅により構成される撮像素子。
【請求項６】
請求項２から請求項５のいずれか一項に記載の撮像素子において、
前記接合部は、前記画素信号が出力される撮像素子。
【請求項７】
請求項１から請求項６のいずれか一項に記載の撮像素子において、
前記周辺回路は、前記画素信号に含まれるノイズを除去するためのノイズ除去回路を有する撮像素子。
【請求項８】
請求項７に記載の撮像素子において、
前記周辺回路は、複数の前記ノイズ除去回路を有する撮像素子。
【請求項９】
請求項１から請求項８のいずれか一項に記載の撮像素子において、
前記周辺回路は、複数の前記変換回路によりそれぞれデジタル信号に変換された複数の前記画素信号を読み出すための第１読出回路を有する撮像素子。
【請求項１０】
請求項９に記載の撮像素子において、
複数の前記周辺回路がそれぞれ有する前記第１読出回路により読み出された複数の前記画素信号を読み出すための第２読出回路を備える撮像素子。
【請求項１１】
請求項１に記載の撮像素子において、
前記単位ブロックは、複数の前記画素のうち、前記行方向に並んで配置される第１画素と第２画素とをそれぞれ含み、
前記周辺回路は、複数の前記変換回路のうち、前記第１画素から出力された第１画素信号をデジタル信号に変換するための第１変換回路と、前記第２画素から出力された第２画素信号をデジタル信号に変換するための第２変換回路とをそれぞれ含む撮像素子。
【請求項１２】
請求項１１に記載の撮像素子において、
前記第１半導体基板と前記第２半導体基板とは、複数の前記単位ブロックのうち１つの前記単位ブロックと、複数の前記周辺回路のうち１つの前記周辺回路とからなる１つの組あたり複数の接合部により電気的に接続され、
複数の前記接合部は、前記第１画素と前記第１変換回路とを電気的に接続する第１接合部と、前記第２画素と前記第２変換回路とを電気的に接続する第２接合部とを含む撮像素子。
【請求項１３】
請求項１２に記載の撮像素子において、
前記第１接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された第１導電性部材を有し、
前記第２接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された第２導電性部材を有する撮像素子。
【請求項１４】
請求項１３に記載の撮像素子において、
前記第１接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された第１金属部材を有し、
前記第２接合部は、前記第１半導体基板と前記第２半導体基板とにそれぞれ配置された第２金属部材を有する撮像素子。
【請求項１５】
請求項１４に記載の撮像素子において、
前記第１金属部材は、銅により構成され、
前記第２金属部材は、銅により構成される撮像素子。
【請求項１６】
請求項１１から請求項１５のいずれか一項に記載の撮像素子において、
前記周辺回路は、前記第１画素信号に含まれるノイズを除去するための第１ノイズ除去回路と、前記第２画素信号に含まれるノイズを除去するための第２ノイズ除去回路とを含む撮像素子。
【請求項１７】
請求項１１から請求項１６のいずれか一項に記載の撮像素子において、
前記周辺回路は、前記第１変換回路によりデジタル信号に変換された前記第１画素信号と、前記第２変換回路によりデジタル信号に変換された前記第２画素信号とを読み出すための第１読出回路を有する撮像素子。
【請求項１８】
請求項１７に記載の撮像素子において、
複数の前記周辺回路がそれぞれ有する前記第１読出回路により読み出された複数の前記第１画素信号と複数の前記第２画素信号とを読み出すための第２読出回路を備える撮像素子。
【請求項１９】
請求項１から請求項１８のいずれか一項に記載の撮像素子を備える撮像装置。
【請求項２０】
光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、
複数の前記単位ブロックのうち第１単位ブロックに含まれる複数の前記画素からそれぞれ出力された前記画素信号をデジタル信号に変換するための複数の変換回路を含む第１周辺回路と、複数の前記単位ブロックのうち第２単位ブロックに含まれる複数の前記画素からそれぞれ出力された前記画素信号をデジタル信号に変換するための複数の変換回路を含む第２周辺回路とを有する第２半導体基板と、を備え、
複数の前記単位ブロックは、前記第１半導体基板において行方向に並んで配置される撮像素子。
【請求項２１】
請求項２０に記載の撮像素子において、
前記第２周辺回路は、前記第２半導体基板において前記第１周辺回路から前記行方向側の位置に配置される撮像素子。
【請求項２２】
光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、
複数の前記単位ブロックのうち第１単位ブロックに含まれる複数の前記画素からそれぞれ出力された前記画素信号をデジタル信号に変換するための複数の変換回路を含む第１周辺回路と、複数の前記単位ブロックのうち第２単位ブロックに含まれる複数の前記画素からそれぞれ出力された前記画素信号をデジタル信号に変換するための複数の変換回路を含む第２周辺回路とを有する第２半導体基板と、を備え、
複数の前記単位ブロックは、前記第１半導体基板において列方向に並んで配置される撮像素子。
【請求項２３】
請求項２２に記載の撮像素子において、
前記第２周辺回路は、前記第２半導体基板において前記第１周辺回路から前記列方向側の位置に配置される撮像素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明の第１の態様においては、撮像素子であって、光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、画素信号をデジタル信号に変換する複数の変換回路をそれぞれ含む複数の周辺回路を有する第２半導体基板と、を備え、複数の単位ブロックは、第１半導体基板において行方向と列方向とに並んで配置され、複数の周辺回路は、第２半導体基板において行方向と列方向とに並んで配置される。
本発明の第２の態様においては、撮像素子であって、光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、複数の単位ブロックのうち第１単位ブロックに含まれる複数の画素からそれぞれ出力された画素信号をデジタル信号に変換するための複数の変換回路を含む第１周辺回路と、複数の単位ブロックのうち第２単位ブロックに含まれる複数の画素からそれぞれ出力された画素信号をデジタル信号に変換するための複数の変換回路を含む第２周辺回路とを有する第２半導体基板と、を備え、複数の単位ブロックは、第１半導体基板において行方向に並んで配置される。
本発明の第３の態様においては、撮像素子であって、光電変換された電荷に基づく画素信号を出力する複数の画素をそれぞれ含む複数の単位ブロックを有する第１半導体基板と、複数の単位ブロックのうち第１単位ブロックに含まれる複数の画素からそれぞれ出力された画素信号をデジタル信号に変換するための複数の変換回路を含む第１周辺回路と、複数の単位ブロックのうち第２単位ブロックに含まれる複数の画素からそれぞれ出力された画素信号をデジタル信号に変換するための複数の変換回路を含む第２周辺回路とを有する第２半導体基板と、を備え、複数の単位ブロックは、第１半導体基板において列方向に並んで配置される。