(57)【要約】【課題】ＣＰＵの処理負荷を軽減することができるとともに、制御情報の送受信を迅速に行うことができる。【解決手段】メイン制御装置は、初期プロファイル、第１、第２の制御情報が書き込まれる第１のメモリと、第１の制御情報をサブ制御装置に送信するとともに、第２の制御情報をサブ制御装置から受信して第１のメモリに書き込む第１の通信回路と、を備える。サブ制御装置は、第１、第２の制御情報、初期プロファイルが書き込まれる第２のメモリと、第２の制御情報をメイン制御装置に送信するとともに、初期プロファイル、第１の制御情報をメイン制御装置から受信して第２のメモリに書き込む通信回路と、を備える。サブ制御装置の電源がオンされたときに、第１の通信回路は、初期プロファイルを第２の通信回路に送信し、第２の通信回路は、第１の通信回路から受信した初期プロファイルをメモリに書き込む。【選択図】図３
2014067915.tif 000002
【特許請求の範囲】
【請求項１】
部品供給部に保持された部品をヘッドで吸着して、基板搬送部によって搬送された基板上の所定の部品搭載位置に実装する装置であって、
前記ヘッド、前記基板搬送部又は前記部品供給部を駆動する少なくとも１つの駆動機構と、
前記駆動機構に接続され、前記駆動機構を直接制御する少なくとも１つのサブ制御装置と、
前記サブ制御装置に接続され、前記サブ制御装置を制御することで装置全体を制御するメイン制御装置と、
を備え、
前記メイン制御装置は、
装置全体を制御するためのプログラムを実行する第１のＣＰＵと、
前記サブ制御装置での制御に用いられる、前記部品のプロファイル及び前記基板のプロファイルの群のうちの少なくとも１つを含む初期プロファイル、又は、前記サブ制御装置への、前記ヘッド、前記基板搬送部及び前記部品供給部の群のうちの少なくとも１つに対する駆動指令及び駆動コマンドの群のうちの少なくとも１つを含む第１の制御情報が前記第１のＣＰＵによって書き込まれるとともに、前記サブ制御装置での制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを含む第２の制御情報が書き込まれる第１のメモリと、
前記第１の制御情報を前記サブ制御装置に送信するとともに、前記第２の制御情報を前記サブ制御装置から受信して前記第１のメモリに書き込む第１の通信回路と、
を備え、
前記サブ制御装置は、
前記ヘッド、前記基板搬送部及び前記部品供給部の群のうちの少なくとも１つを駆動制御するためのプログラムを実行する第２のＣＰＵと、
前記第２の制御情報が前記第２のＣＰＵによって書き込まれるとともに、前記初期プロファイル及び前記第１の制御情報の群のうちの少なくとも１つが書き込まれる第２のメモリと、
前記第２の制御情報を前記メイン制御装置に送信するとともに、前記初期プロファイル、前記第１の制御情報のうちの少なくとも１つを前記メイン制御装置から受信して前記第２のメモリに書き込む第２の通信回路と、
を備え、
前記サブ制御装置の電源がオンされたときに、
前記第１の通信回路は、前記初期プロファイルを前記第２の通信回路に送信し、
前記第２の通信回路は、前記第１の通信回路から受信した前記初期プロファイルを前記第２のメモリに書き込むこと
を特徴とする電子部品実装装置。
【請求項２】
前記第２の通信回路は、前記初期プロファイルを前記第２のメモリに書き込んだら、完了通知を前記第１の通信回路に送信し、
前記第１の通信回路は、前記第２の通信回路から受信した完了通知を前記第１のメモリに書き込むこと
を特徴とする請求項１記載の電子部品実装装置。
【請求項３】
前記サブ制御装置の電源がオン状態である通常動作時に、
前記第１の通信回路は、前記第１のＣＰＵによる前記第１の制御情報の前記第１のメモリへの書き込みを検出したら、前記第１の制御情報を前記第２の通信回路に送信し、
前記第２の通信回路は、前記第１の通信回路から受信した前記第１の制御情報を前記第２のメモリに書き込むこと
を特徴とする請求項１又は２記載の電子部品実装装置。
【請求項４】
前記第２の通信回路は、前記第１の制御情報を前記第２のメモリに書き込んだら、前記第２のＣＰＵに割り込み信号を出力すること
を特徴とする請求項３に記載の電子部品実装装置。
【請求項５】
前記第２の通信回路は、前記第２のＣＰＵによる前記第２の制御情報の前記第２のメモリへの書き込みを検出したら、前記第２の制御情報を前記第１の通信回路に送信し、
前記第１の通信回路は、前記第２の通信回路から受信した前記第２の制御情報を前記第１のメモリに書き込むこと
を特徴とする請求項３又は４記載の電子部品実装装置。
【請求項６】
前記第２の通信回路は、前記駆動機構のステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報が前記駆動機構から前記サブ制御装置に出力されたことを検出したら、前記第３の制御情報を前記第１の通信回路に送信し、
前記第１の通信回路は、前記第３の制御情報を前記第１のメモリに書き込むこと
を特徴とする請求項１〜５のいずれか１項に記載の電子部品実装装置。
【請求項７】
前記第１の通信回路は、前記完了通知、前記第２の制御情報及び前記第３の制御情報の群のうちの少なくとも１つを前記第１のメモリに書き込んだら、前記第１のＣＰＵに割り込み信号を出力すること
を特徴とする請求項２〜６のいずれか１項に記載の電子部品実装装置。
【請求項８】
前記第１及び第２のメモリはデュアルポートメモリであり、
前記第１のメモリの第１のポートは前記第１のＣＰＵに接続され、第２のポートは前記第１の通信回路に接続されており、
前記第２のメモリの第１のポートは前記第２のＣＰＵに接続され、第２のポートは前記第２の通信回路に接続されていること
を特徴とする請求項１〜７のいずれか１項に記載の電子部品実装装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品をヘッドで吸着して移動させ、基板上に実装する電子部品実装装置に関する。
【背景技術】
【０００２】
基板上に電子部品を実装する装置として、多数のノズルを備えるヘッドを有し、当該ノズルで電子部品を吸着して基板上に搭載する電子部品実装装置がある。図７は、電子部品実装装置の回路構成の一例を示す図である。この電子部品実装装置４００は、メイン制御装置（メイン基板）４１０と、実装動作制御部（サブ基板群）４２０と、実装動作機構部（機構群）４３０と、を有する。
【０００３】
実装動作制御部４２０は、ヘッド制御装置４２１と、搬送制御装置４２２と、部品供給制御装置４２３と、パネル制御装置４２４と、を有する。実装動作機構部４３０は、ヘッド駆動機構４３１と、搬送駆動機構４３２と、部品供給駆動機構４３３と、パネル駆動機構４３４と、を有する。メイン制御装置４１０は、制御部４１１と、制御インタフェース４１２と、を有する。
【０００４】
ヘッド駆動機構４３１は、モータ、油圧ポンプ等のアクチュエータとギヤ、ベルト等の部材とで構成されており、ヘッドの位置を移動させたり、ヘッドに部品を吸着させたりする。搬送駆動機構４３２は、モータ等のアクチュエータとギヤ等の部材とで構成されており、基板を搬送する基板搬送部を移動させる。部品供給駆動機構４３３は、モータ等のアクチュエータとギヤ等の部材とで構成されており、部品を供給する部品供給部に部品が収納されたキャリアテープを送り出させることで、部品を送り出させる。パネル駆動機構４３４は、ＬＣＤドライバＬＳＩ等で構成されており、パネルを駆動して画像等を表示させる。
【０００５】
ヘッド制御装置４２１は、ヘッド駆動機構４３１に接続され、ヘッド駆動機構４３１を直接制御する制御装置である。搬送制御装置４２２は、搬送駆動機構４３２に接続され、搬送駆動機構４３２を直接制御する制御装置である。部品供給制御装置４２３は、部品供給駆動機構４３３に接続され、部品供給駆動機構４３３を直接制御する制御装置である。パネル制御装置４２４は、パネル駆動機構４３４に接続され、パネル駆動機構４３４を直接制御する制御装置である。
【０００６】
メイン制御装置４１０は、ヘッド制御装置４２１、搬送制御装置４２２、部品供給制御装置４２３及びパネル制御装置４２４に接続され、ヘッド制御装置４２１、搬送制御装置４２２、部品供給制御装置４２３及びパネル制御装置４２４を制御することで、ヘッド駆動機構４３１、搬送駆動機構４３２、部品供給駆動機構４３３及びパネル駆動機構４３４を間接的に制御し、電子部品実装装置４００全体を制御する制御装置である。
【０００７】
電子部品実装装置４００は、制御部４１１は、制御インタフェース４１２を用い、各制御装置のＩＯメモリへアクセスすることにより、駆動指令、プログラム初期設定、監視制御を行っており、制御情報は各制御装置で保有される構成となっている。
【０００８】
関連する技術として、下記の特許文献１には、電力供給遮断による省エネルギー化の効果を低減させることなく、電力供給遮断中における所要の作業を実行することができる電子部品実装装置が掲載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１１−２２８４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
電子部品実装装置４００の動作中に、省電力の観点から、１つ又は複数のサブ制御装置及び駆動機構の電源がオフにされることが要請される。例えば、１個の基板上に多数の部品が実装される場合に、基板が基板搬送部によって部品実装位置に搬送されたら、多数の部品がヘッドによって実装されている間、搬送制御装置４２２及び搬送駆動機構４３２の電源がオフにされることが要請される。この場合、ヘッドによる部品の基板への実装が終了したら、搬送制御装置４２２及び搬送駆動機構４３２の電源が再び投入される。搬送駆動機構４３２は特に影響は受けないが、搬送制御装置４２２の電源をオフにしてしまうと、制御部４１１からの制御情報及び監視情報を維持する搬送制御装置４２２のＩＯメモリがリセットされてしまうことになる。そのため搬送制御装置４２２及び搬送駆動機構４３２の電源が再び投入された際、電源オフ前の状態への復旧に際し、制御部４１１保有のＩＯ状態と搬送制御装置４２２側のＩＯ状態の不一致による不具合発生要因を作りこんでしまい、ソフトウェア構成も複雑となってしまう。
【００１１】
さらにＣＰＵなどが搭載されたサブ制御装置では、プログラム用設定データや各種プロファイルデータの再設定が必要となるため、電源再投入にあたり制御部４１１からの設定処理が必要となり、電源起動から動作開始まで長い時間を要し、制御部４１１の負荷も大きくなってしまう問題があった。
【００１２】
本発明は、上記に鑑みてなされたものであって、ＣＰＵの処理負荷を軽減することができるとともに、制御情報の送受信を迅速に行うことができる電子部品実装装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するために、本発明の電子部品実装装置は、部品供給部に保持された部品をヘッドで吸着して、基板搬送部によって搬送された基板上の所定の部品搭載位置に実装する装置であって、前記ヘッド、前記基板搬送部又は前記部品供給部を駆動する少なくとも１つの駆動機構と、前記駆動機構に接続され、前記駆動機構を直接制御する少なくとも１つのサブ制御装置と、前記サブ制御装置に接続され、前記サブ制御装置を制御することで装置全体を制御するメイン制御装置と、を備え、前記メイン制御装置は、装置全体を制御するためのプログラムを実行する第１のＣＰＵと、前記サブ制御装置での制御に用いられる、前記部品のプロファイル及び前記基板のプロファイルの群のうちの少なくとも１つを含む初期プロファイル、又は、前記サブ制御装置への、前記ヘッド、前記基板搬送部及び前記部品供給部の群のうちの少なくとも１つに対する駆動指令及び駆動コマンドの群のうちの少なくとも１つを含む第１の制御情報が前記第１のＣＰＵによって書き込まれるとともに、前記サブ制御装置での制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを含む第２の制御情報が書き込まれる第１のメモリと、前記第１の制御情報を前記サブ制御装置に送信するとともに、前記第２の制御情報を前記サブ制御装置から受信して前記第１のメモリに書き込む第１の通信回路と、を備え、前記サブ制御装置は、前記ヘッド、前記基板搬送部及び前記部品供給部の群のうちの少なくとも１つを駆動制御するためのプログラムを実行する第２のＣＰＵと、前記第２の制御情報が前記第２のＣＰＵによって書き込まれるとともに、前記初期プロファイル及び前記第１の制御情報の群のうちの少なくとも１つが書き込まれる第２のメモリと、前記第２の制御情報を前記メイン制御装置に送信するとともに、前記初期プロファイル、前記第１の制御情報のうちの少なくとも１つを前記メイン制御装置から受信して前記第２のメモリに書き込む第２の通信回路と、を備え、前記サブ制御装置の電源がオンされたときに、前記第１の通信回路は、前記初期プロファイルを前記第２の通信回路に送信し、前記第２の通信回路は、前記第１の通信回路から受信した前記初期プロファイルを前記第２のメモリに書き込むことを特徴とする。
【００１４】
ここで、前記第２の通信回路は、前記初期プロファイルを前記第２のメモリに書き込んだら、完了通知を前記第１の通信回路に送信し、前記第１の通信回路は、前記第２の通信回路から受信した完了通知を前記第１のメモリに書き込むことが好ましい。
【００１５】
また、前記サブ制御装置の電源がオン状態である通常動作時に、前記第１の通信回路は、前記第１のＣＰＵによる前記第１の制御情報の前記第１のメモリへの書き込みを検出したら、前記第１の制御情報を前記第２の通信回路に送信し、前記第２の通信回路は、前記第１の通信回路から受信した前記第１の制御情報を前記第２のメモリに書き込むことが好ましい。
【００１６】
また、前記第２の通信回路は、前記第１の制御情報を前記第２のメモリに書き込んだら、前記第２のＣＰＵに割り込み信号を出力することが好ましい。
【００１７】
また、前記第２の通信回路は、前記第２のＣＰＵによる前記第２の制御情報の前記第２のメモリへの書き込みを検出したら、前記第２の制御情報を前記第１の通信回路に送信し、前記第１の通信回路は、前記第２の通信回路から受信した前記第２の制御情報を前記第１のメモリに書き込むことが好ましい。
【００１８】
また、前記第２の通信回路は、前記駆動機構のステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報が前記駆動機構から前記サブ制御装置に出力されたことを検出したら、前記第３の制御情報を前記第１の通信回路に送信し、前記第１の通信回路は、前記第３の制御情報を前記第１のメモリに書き込むことが好ましい。
【００１９】
また、前記第１の通信回路は、前記完了通知、前記第２の制御情報及び前記第３の制御情報の群のうちの少なくとも１つを前記第１のメモリに書き込んだら、前記第１のＣＰＵに割り込み信号を出力することが好ましい。
【００２０】
また、前記第１及び第２のメモリはデュアルポートメモリであり、前記第１のメモリの第１のポートは前記第１のＣＰＵに接続され、第２のポートは前記第１の通信回路に接続されており、前記第２のメモリの第１のポートは前記第２のＣＰＵに接続され、第２のポートは前記第２の通信回路に接続されていることが好ましい。
【発明の効果】
【００２１】
本発明にかかる電子部品実装装置は、ＣＰＵの処理負荷を軽減することができるとともに、制御情報の送受信を迅速に行うことができるという効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】図１は、電子部品実装装置の概略構成を示す斜視図である。
【図２】図２は、電子部品実装装置の概略構成を示すブロック図である。
【図３】図３は、電子部品実装装置の回路構成を示す図である。
【図４】図４は、電子部品実装装置の動作を示すシーケンス図である。
【図５】図５は、電子部品実装装置の動作を示すシーケンス図である。
【図６】図６は、電子部品実装装置の動作を示すシーケンス図である。
【図７】図７は、従来の電子部品実装装置の回路構成を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明につき図面を参照しつつ詳細に説明する。なお、下記の発明を実施するための形態（以下、実施形態という）により本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、下記実施形態で開示した構成要素は適宜組み合わせることが可能である。
【００２４】
以下に、本発明にかかる電子部品実装装置の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、同一の構成要素には同一の参照符号を付して、説明を省略する。
【００２５】
図１は、電子部品実装装置の概略構成を示す斜視図である。図１に示す電子部品実装装置１は、基板１０の上に電子部品を搭載（実装）する装置である。電子部品実装装置１は、部品供給部１１と、基板搬送部１２と、ヘッド１３と、ＸＹ移動機構１５と、部品認識用カメラ１６と、基板認識用カメラ１７と、を有する。なお、基板１０は、電子部品を搭載する部材であればよく、その構成は特に限定されない。本実施形態の基板１０は、板状部材であり、表面に配線パターンが設けられている。基板１０に設けられた配線パターンの表面には、リフローによって板状部材の配線パターンと電子部品とを接合する接合部材（はんだ等）が付着している。
【００２６】
基板搬送部１２は、基板１０を図中Ｘ方向に搬送する搬送機構である。基板搬送部１２は、Ｘ方向に延在するレールと、基板１０を支持し、基板１０をレールに沿って移動させる搬送機構と、を有する。基板搬送部１２は、基板１０の面積が広い面（表面）がヘッド１３と対面する向きで、基板１０を搬送機構によりレールに沿って移動させることで基板１０をＸ方向に搬送する。基板搬送部１２は、基板１０を電子部品実装装置１に供給する機器から供給された基板１０を、レール上の所定の位置まで搬送する。
【００２７】
ヘッド１３は、前記所定の位置で、電子部品を基板１０の表面に搭載する。基板搬送部１２は、前記所定の位置まで搬送した基板１０上に電子部品が搭載されたら、基板１０を、次の工程（例えば、リフロー）を行う装置に搬送する。なお、基板搬送部１２の搬送機構としては、種々の構成を用いることができる。例えば、基板１０の搬送方向に沿って配置されたレールと前記レールに沿って回転するエンドレスベルトとを組み合わせ、前記エンドレスベルトに基板１０を搭載した状態で搬送する、搬送機構を一体したベルト方式の搬送機構を用いることができる。
【００２８】
部品供給部１１は、基板１０上に搭載する電子部品を多数保持する保持部１１ａと、保持部１１ａが保持する電子部品をヘッド１３に供給可能、つまり、ヘッド１３で吸着可能な状態とするフィーダ部１１ｂと、を有する。なお、部品供給部１１としては、種々の構成を用いることができるが、本実施形態は、キャリアテープに電子部品を貼り付けた保持部１１ａと、キャリアテープを一定量送り、電子部品を所定位置に露出した状態にするフィーダ部１１ｂとで構成されたテープフィーダである。また、部品供給部１１は、装置本体に対して着脱可能な構成とすることが好ましい。
【００２９】
ヘッド１３は、部品供給部１１に保持された電子部品を吸着し、吸着した電子部品を基板搬送部１２によって所定位置に移動された基板１０上に搭載する機構である。
【００３０】
ＸＹ移動機構１５は、ヘッド１３を図１中Ｘ方向及びＹ方向、つまり、基板１０の表面と平行な面上で移動させる移動機構でありＸ軸駆動部２１とＹ軸駆動部２２とを有する。Ｘ軸駆動部２１は、ヘッド１３と連結しており、ヘッド１３をＸ軸方向に移動させる。Ｙ軸駆動部２２は、Ｘ軸駆動部２１を介してヘッド１３と連結しており、Ｘ軸駆動部２１をＹ軸方向に移動させることで、ヘッド１３をＹ軸方向に移動させる。ＸＹ移動機構１５は、ヘッド１３をＸＹ方向に移動させることで、ヘッド１３を基板１０と対面する位置、または、部品供給部１１のフィーダ部１１ｂと対面する位置に移動させることができる。
【００３１】
また、ＸＹ移動機構１５は、ヘッド１３を移動させることで、ヘッド１３と基板１０との相対位置を調整する。これにより、ヘッド１３が保持した電子部品を基板１０の表面の任意の位置に移動させることができ、電子部品を基板１０の表面の任意の位置に搭載することが可能となる。なお、Ｘ軸駆動部２１としては、ヘッド１３を所定の方向（双方向）に移動させる種々の機構を用いることができる。Ｙ軸駆動部２２としては、Ｘ軸駆動部２１を所定の方向（双方向）に移動させる種々の機構を用いることができる。対象物を所定の方向（双方向）に移動させる機構としては、例えば、リニアモータ、ラックアンドピニオン、ボールねじを用いた搬送機構、ベルトを利用した搬送機構等を用いることができる。
【００３２】
部品認識用カメラ１６は、部品供給部１１の近傍で、かつ、ヘッド１３と対面する位置に配置され、後述するノズルに吸着された大型の部品を下方から撮像する撮像装置である。部品認識用カメラ１６は、ヘッド１３を撮影することで、ヘッド１３に電子部品が吸着されているかを検出する。基板認識用カメラ１７は、基板１０上に形成された基板マークを撮像する撮像装置である。
【００３３】
次に、電子部品実装装置１の装置構成の制御機能について説明する。図２は、電子部品実装装置の概略構成を示すブロック図である。図２に示すように、電子部品実装装置１は、部品供給部１１と、基板搬送部１２と、ヘッド１３と、ＸＹ移動機構１５（Ｘ軸駆動部２１及びＹ軸駆動部２２）と、制御部２０と、Ｚ軸駆動部２３と、θ軸駆動部２４と、画像認識装置２７と、キーボード２８と、マウス２９と、記憶装置３０と、パネル３１と、を有する。なお、ヘッド１３は、吸引機構５０と、電子部品１８を吸着するノズル１３ａと、を有する。
【００３４】
制御部２０は、ＣＰＵ（Central  Processing  Unit）、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）などで構成されるコントローラであり、部品供給部１１、基板搬送部１２、ヘッド１３、ＸＹ移動機構１５（Ｘ軸駆動部２１及びＹ軸駆動部２２）、Ｚ軸駆動部２３、θ軸駆動部２４、画像認識装置２７、吸引機構５０を制御している。
【００３５】
ヘッド１３は、ノズル１３ａをＺ方向に移動させるＺ軸駆動部２３と、ノズル１３ａをＺ方向を中心として回転させるθ軸駆動部２４と、を有する。ここで、Ｚ軸は、ＸＹ平面に対して直交する軸である。なお、Ｚ軸は、基板の表面に対して直交する方向となる。また、θ方向とは、Ｚ軸を中心とした円の円周方向と平行な方向である。また、ヘッド１３は、吸引機構５０を有する。吸引機構５０は、ノズル１３ａからエアを吸引することで、ノズル１３ａの先端に電子部品を吸着する。
【００３６】
画像認識装置２７は、ノズル１３ａに吸着された電子部品１８の画像認識を行なうもので、Ａ／Ｄ変換器２７ａ、メモリ２７ｂ及びＣＰＵ２７ｃから構成される。そして、吸着された電子部品１８を撮像した部品認識用カメラ１６から出力されるアナログの画像信号をＡ／Ｄ変換器２７ａによりデジタル信号に変換してメモリ２７ｂに格納し、ＣＰＵ２７ｃがその画像データに基づいて吸着された電子部品１８の認識を行う。すなわち、画像認識装置２７は、電子部品１８の中心と吸着角度を演算し、電子部品１８の吸着姿勢を認識する。また、画像認識装置２７は、基板認識用カメラ１７で撮像された基板マークの画像を処理して基板マーク位置を演算する。また、画像認識装置２７は、部品認識カメラ１６で撮像された電子部品１８の画像データと基板認識カメラ１７で撮像された基板マークデータを処理して、両方の補正データを制御部２０へ転送する。
【００３７】
キーボード２８とマウス２９は、部品データなどのデータを入力するために用いられる。記憶装置３０は、フラッシュメモリなどで構成され、キーボード２８とマウス２９により入力された部品データ、及び不図示のホストコンピュータから供給される部品データなどを格納するのに用いられる。パネル（表示装置）３１は、部品データ、演算データ、及び部品認識用カメラ１６で撮像した電子部品１８の画像などをその表示面３１ａに表示する。
【００３８】
次に、電子部品実装装置１の回路構成について説明する。図３は、電子部品実装装置の回路構成を示す図である。図３に示すように、電子部品実装装置１は、メイン制御装置（メイン基板）１００と、実装動作制御部（サブ基板群）２００と、実装動作機構部（機構群）３００と、を有する。
【００３９】
実装動作制御部２００は、ヘッド制御装置２１０と、搬送制御装置２２０と、部品供給制御装置２３０と、パネル制御装置２４０と、を有する。ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０は、サブ制御装置に対応する。なお、本実施形態では、サブ制御装置が４個の場合について説明するが、サブ制御装置は１〜３個であっても良いし、５個以上であっても良い。
【００４０】
実装動作機構部３００は、ヘッド駆動機構３０１と、搬送駆動機構３０２と、部品供給駆動機構３０３と、パネル駆動機構３０４と、を有する。ヘッド駆動機構３０１、搬送駆動機構３０２、部品供給駆動機構３０３及びパネル駆動機構３０４は、駆動機構に対応する。なお、本実施形態では、駆動機構が４個の場合について説明するが、駆動機構は１〜３個であっても良いし、５個以上であっても良い。
【００４１】
ヘッド駆動機構３０１は、モータ、油圧ポンプ等のアクチュエータとギヤ、ベルト等の部材とで構成されており、図２のＸ軸駆動部２１、Ｙ軸駆動部２２、Ｚ軸駆動部２３、θ軸駆動部２４及び吸引機構５０に対応し、ヘッド１３の位置を移動させたり、ヘッド１３に部品を吸着させたりする。搬送駆動機構３０２は、モータ等のアクチュエータとギヤ等の部材とで構成されており、基板搬送部１２を移動させる。部品供給駆動機構３０３は、モータ等のアクチュエータとギヤ等の部材とで構成されており、部品供給部１１にキャリアテープを送り出させることで、部品を送り出させる。パネル駆動機構３０４は、ＬＣＤドライバＬＳＩ等で構成されており、パネル３１を駆動して、表示面３１ａに画像等を表示させる。
【００４２】
ヘッド制御装置２１０は、ヘッド駆動機構３０１に接続され、ヘッド駆動機構３０１を直接制御する制御装置である。ヘッド制御装置２１０は、ＣＰＵ（第２のＣＰＵに対応）２１１と、ＲＯＭ２１２と、ＲＡＭ２１３と、通信回路（第２の通信回路に対応）２１４と、駆動インタフェース２１５と、ヘッド制御ＩＯメモリ（第２のメモリに対応）２１６と、を有する。
【００４３】
ＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、通信回路２１４、駆動インタフェース２１５及びヘッド制御ＩＯメモリ２１６は、バスＢ２を介して相互に接続されている。バスＢ２は、アドレスバス、データバス及び制御バスで構成されている。ＲＯＭ２１２、ＲＡＭ２１３、通信回路２１４、駆動インタフェース２１５及びヘッド制御ＩＯメモリ２１６は、ＣＰＵ２１１のアドレス空間にマッピングされており、ＣＰＵ２１１からリードアクセス及びライトアクセスのうちの少なくとも１つが可能である。
【００４４】
ＲＯＭ２１２には、ヘッド駆動機構３０１を制御するためのソフトウェア（プログラム）が格納されている。ソフトウェア（プログラム）は、磁気ディスク、光ディスク、半導体メモリ等の記録媒体に記録しておいて、ヘッド制御装置２１０のパワーオン時にＲＯＭ２１２にロードしても良いし、ＬＡＮ（Local  Area  Network）やインターネット経由でＲＯＭ２１２にダウンロードしても良い。
【００４５】
駆動インタフェース２１５は、バスＢ２とヘッド駆動機構３０１との間に配置されており、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、パワーデバイス等で構成されている。駆動インタフェース２１５は、ＣＰＵ２１１からの制御信号（制御データ）に基づいて、ヘッド駆動機構３０１を駆動させる。また、駆動インタフェース２１５は、ヘッド駆動機構３０１からステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報を受信して、ヘッド制御ＩＯメモリ２１６に書き込む。
【００４６】
通信回路２１４は、メイン制御装置１００と通信路Ｃを介して接続されている。なお、通信回路２１４は、有線通信回路（例えば、ＩＥＥＥ８０２．３等）であっても良いし、無線通信回路（例えば、ＩＥＥＥ８０２．１１ａ／ｂ／ｇ／ｎ等）であっても良い。また、通信方式は、シリアル通信であっても良いし、パラレル通信であっても良いし、パケット通信であっても良い。
【００４７】
通信回路２１４は、メイン制御装置１００からヘッド制御装置２１０での制御に用いられる部品プロファイル（部品の縦寸法、横寸法、吸着位置等）及び基板プロファイル（基板の縦寸法、横寸法、部品搭載位置等）の群のうちの少なくとも１つを含む初期プロファイル、ヘッドの駆動指令及びヘッドの駆動コマンドの群のうちの少なくとも１つを含む第１の制御情報及びアドレスを受信して、ヘッド制御ＩＯメモリ２１６の該当アドレスに書き込む。また、通信回路２１４は、バスＢ２のアドレスバス及び制御バスを監視しており、ＣＰＵ２１１による制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを含む第２の制御情報がＣＰＵ２１１によってヘッド制御ＩＯメモリ２１６に書き込まれたら、第２の制御情報をバスＢ２のデータバスから取得して、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００４８】
ＣＰＵ２１１は、第１の制御情報がヘッド制御ＩＯメモリ２１６に書き込まれたことをポーリング又は通信回路２１４からの割り込みによって検知したら、ＲＡＭ２１３を作業領域として使用しながら、ＲＯＭ２１２に格納されたプログラムを実行することで、駆動インタフェース２１５にバスＢ２を介して制御信号（制御データ）を送ることにより、ヘッド駆動機構３０１を制御する。また、ＣＰＵ２１１は、第２の制御情報をヘッド制御ＩＯメモリ２１６に書き込む。通信回路２１４は、第２の制御情報がＣＰＵ２１１によってヘッド制御ＩＯメモリ２１６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００４９】
搬送制御装置２２０は、搬送駆動機構３０２に接続され、搬送駆動機構３０２を直接制御する制御装置である。搬送制御装置２２０は、ＣＰＵ（第２のＣＰＵに対応）２２１と、ＲＯＭ２２２と、ＲＡＭ２２３と、通信回路（第２の通信回路に対応）２２４と、駆動インタフェース２２５と、搬送制御ＩＯメモリ（第２のメモリに対応）２２６と、を有する。
【００５０】
ＣＰＵ２２１、ＲＯＭ２２２、ＲＡＭ２２３、通信回路２２４、駆動インタフェース２２５及び搬送制御ＩＯメモリ２２６は、バスＢ３を介して相互に接続されている。バスＢ３は、アドレスバス、データバス及び制御バスで構成されている。ＲＯＭ２２２、ＲＡＭ２２３、通信回路２２４、駆動インタフェース２２５及び搬送制御ＩＯメモリ２２６は、ＣＰＵ２２１のアドレス空間にマッピングされており、ＣＰＵ２２１からリードアクセス及びライトアクセスのうちの少なくとも１つが可能である。
【００５１】
ＲＯＭ２２２には、搬送駆動機構３０２を制御するためのソフトウェア（プログラム）が格納されている。ソフトウェア（プログラム）は、磁気ディスク等の記録媒体に記録しておいて、搬送制御装置２２０のパワーオン時にＲＯＭ２２２にロードしても良いし、ＬＡＮやインターネット経由でＲＯＭ２２２にダウンロードしても良い。
【００５２】
駆動インタフェース２２５は、バスＢ３と搬送駆動機構３０２との間に配置されており、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、パワーデバイス等で構成されている。駆動インタフェース２２５は、ＣＰＵ２２１からの制御信号（制御データ）に基づいて、搬送駆動機構３０２を駆動させる。また、駆動インタフェース２２５は、搬送駆動機構３０２からステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報を受信して、搬送制御ＩＯメモリ２２６に書き込む。
【００５３】
通信回路２２４は、メイン制御装置１００と通信路Ｃを介して接続されている。なお、通信回路２２４は、有線通信回路であっても良いし、無線通信回路であっても良い。また、通信方式は、シリアル通信であっても良いし、パラレル通信であっても良いし、パケット通信であっても良い。
【００５４】
通信回路２２４は、メイン制御装置１００から基板プロファイル（基板の縦寸法、横寸法、部品の実装位置等）及び部品プロファイル（部品の縦寸法、横寸法、吸着位置等）の群のうち少なくとも１つを含む初期プロファイル、基板の搬送指示及び基板の搬送コマンドの群のうち少なくとも１つを含む第１の制御情報及びアドレスを受信して、搬送制御ＩＯメモリ２２６の該当アドレスに書き込む。また、通信回路２２４は、バスＢ３のアドレスバス及び制御バスを監視しており、ＣＰＵ２２１による制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報がＣＰＵ２２１によって搬送制御ＩＯメモリ２２６に書き込まれたら、第２の制御情報をバスＢ３のデータバスから取得して、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００５５】
ＣＰＵ２２１は、第１の制御情報が搬送制御ＩＯメモリ２２６に書き込まれたことをポーリング又は通信回路２２４からの割り込みによって検知したら、ＲＡＭ２２３を作業領域として使用しながら、ＲＯＭ２２２に格納されたプログラムを実行することで、駆動インタフェース２２５にバスＢ３を介して制御信号（制御データ）を送ることにより、搬送駆動機構３０２を制御する。また、ＣＰＵ２２１は、第２の制御情報を搬送制御ＩＯメモリ２２６に書き込む。通信回路２２４は、第２の制御情報がＣＰＵ２２１によって搬送制御ＩＯメモリ２２６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００５６】
部品供給制御装置２３０は、部品供給駆動機構３０３に接続され、部品供給駆動機構３０３を直接制御する制御装置である。部品供給制御装置２３０は、ＣＰＵ（第２のＣＰＵに対応）２３１と、ＲＯＭ２３２と、ＲＡＭ２３３と、通信回路（第２の通信回路に対応）２３４と、駆動インタフェース２３５と、部品供給制御ＩＯメモリ（第２のメモリに対応）２３６と、を有する。
【００５７】
ＣＰＵ２３１、ＲＯＭ２３２、ＲＡＭ２３３、通信回路２３４、駆動インタフェース２３５及び部品供給制御ＩＯメモリ２３６は、バスＢ４を介して相互に接続されている。バスＢ４は、アドレスバス、データバス及び制御バスで構成されている。ＲＯＭ２３２、ＲＡＭ２３３、通信回路２３４、駆動インタフェース２３５及び部品供給制御ＩＯメモリ２３６は、ＣＰＵ２３１のアドレス空間にマッピングされており、ＣＰＵ２３１からリードアクセス及びライトアクセスのうちの少なくとも１つが可能である。
【００５８】
ＲＯＭ２３２には、部品供給駆動機構３０３を制御するためのソフトウェア（プログラム）が格納されている。ソフトウェア（プログラム）は、磁気ディスク等の記録媒体に記録しておいて、部品供給制御装置２３０のパワーオン時にＲＯＭ２３２にロードしても良いし、ＬＡＮやインターネット経由でＲＯＭ２３２にダウンロードしても良い。
【００５９】
駆動インタフェース２３５は、バスＢ４と部品供給駆動機構３０３との間に配置されており、Ｄ／Ａコンバータ、Ａ／Ｄコンバータ、パワーデバイス等で構成されている。駆動インタフェース２３５は、ＣＰＵ２３１からの制御信号（制御データ）に基づいて、部品供給駆動機構３０３を駆動させる。また、駆動インタフェース２３５は、部品供給駆動機構３０３からステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報を受信して、部品供給制御ＩＯメモリ２３６に書き込む。
【００６０】
通信回路２３４は、メイン制御装置１００と通信路Ｃを介して接続されている。なお、通信回路２３４は、有線通信回路であっても良いし、無線通信回路であっても良い。また、通信方式は、シリアル通信であっても良いし、パラレル通信であっても良いし、パケット通信であっても良い。
【００６１】
通信回路２３４は、メイン制御装置１００から部品プロファイル（部品の縦寸法、横寸法、キャリアテープ上での部品と部品とのピッチ等）及び基板プロファイル（基板の縦寸法、横寸法、部品搭載位置等）の群のうちの少なくとも１つを含む初期プロファイル、部品の供給指示及び部品の供給コマンドの群のうちの少なくとも１つを含む第１の制御情報及びアドレスを受信して、部品供給制御ＩＯメモリ２３６の該当アドレスに書き込む。また、通信回路２３４は、バスＢ４のアドレスバス及び制御バスを監視しており、ＣＰＵ２３１による制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報がＣＰＵ２３１によって部品供給制御ＩＯメモリ２３６に書き込まれたら、第２の制御情報をバスＢ４のデータバスから取得して、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００６２】
ＣＰＵ２３１は、第１の制御情報が部品供給制御ＩＯメモリ２３６に書き込まれたことをポーリング又は通信回路２３４からの割り込みによって検知したら、ＲＡＭ２３３を作業領域として使用しながら、ＲＯＭ２３２に格納されたプログラムを実行することで、駆動インタフェース２３５にバスＢ４を介して制御信号（制御データ）を送ることにより、部品供給駆動機構３０３を制御する。また、ＣＰＵ２３１は、第２の制御情報を部品供給制御ＩＯメモリ２３６に書き込む。通信回路２３４は、第２の制御情報がＣＰＵ２３１によって部品供給制御ＩＯメモリ２３６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００６３】
パネル制御装置２４０は、パネル駆動機構３０４に接続され、パネル駆動機構３０４を直接制御する制御装置である。パネル制御装置２４０は、ＣＰＵ（第２のＣＰＵに対応）２４１と、ＲＯＭ２４２と、ＲＡＭ２４３と、通信回路（第２の通信回路に対応）２４４と、駆動インタフェース２４５と、部品供給制御ＩＯメモリ（第２のメモリに対応）２４６と、を有する。
【００６４】
ＣＰＵ２４１、ＲＯＭ２４２、ＲＡＭ２４３、通信回路２４４、駆動インタフェース２４５及び部品供給制御ＩＯメモリ２４６は、バスＢ５を介して相互に接続されている。バスＢ５は、アドレスバス、データバス及び制御バスで構成されている。ＲＯＭ２４２、ＲＡＭ２４３、通信回路２４４、駆動インタフェース２４５及びパネル制御ＩＯメモリ２４６は、ＣＰＵ２４１のアドレス空間にマッピングされており、ＣＰＵ２４１からリードアクセス及びライトアクセスのうちの少なくとも１つが可能である。
【００６５】
ＲＯＭ２４２には、パネル駆動機構３０４を制御するためのソフトウェア（プログラム）が格納されている。ソフトウェア（プログラム）は、磁気ディスク等の記録媒体に記録しておいて、パネル制御装置２４０のパワーオン時にＲＯＭ２４２にロードしても良いし、ＬＡＮやインターネット経由でＲＯＭ２４２にダウンロードしても良い。
【００６６】
駆動インタフェース２４５は、バスＢ５とパネル駆動機構３０４との間に配置されており、ＬＣＤコントローラＬＳＩ等で構成されている。駆動インタフェース２４５は、ＣＰＵ２４１からの制御信号（制御データ）に基づいて、パネル駆動機構３０４を駆動させる。また、駆動インタフェース２４５は、パネル駆動機構３０４からステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報を受信して、パネル制御ＩＯメモリ２４６に書き込む。
【００６７】
通信回路２４４は、メイン制御装置１００と通信路Ｃを介して接続されている。なお、通信回路２４４は、有線通信回路であっても良いし、無線通信回路であっても良い。また、通信方式は、シリアル通信であっても良いし、パラレル通信であっても良いし、パケット通信であっても良い。
【００６８】
通信回路２４４は、メイン制御装置１００からパネルの駆動指令、パネルの駆動コマンド、並びに、パネル制御装置２４０での制御に用いられるパラメータを含む第１の制御情報及びアドレスを受信して、パネル制御ＩＯメモリ２４６の該当アドレスに書き込む。また、通信回路２４４は、バスＢ５のアドレスバス及び制御バスを監視しており、ＣＰＵ２４１による制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報がＣＰＵ２４１によってパネル制御ＩＯメモリ２４６に書き込まれたら、第２の制御情報をバスＢ５のデータバスから取得して、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００６９】
ＣＰＵ２４１は、第１の制御情報が部品供給制御ＩＯメモリ２４６に書き込まれたことをポーリング又は通信回路２４４からの割り込みによって検知したら、ＲＡＭ２４３を作業領域として使用しながら、ＲＯＭ２４２に格納されたプログラムを実行することで、駆動インタフェース２４５にバスＢ５を介して制御信号（制御データ）を送ることにより、パネル駆動機構３０４を制御する。また、ＣＰＵ２４１は、第２の制御情報をパネル制御ＩＯメモリ２４６に書き込む。通信回路２４４は、第２の制御情報がＣＰＵ２４１によってパネル制御ＩＯメモリ２４６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００に送信する。
【００７０】
メイン制御装置１００は、ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０に接続され、ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０を制御することで、ヘッド駆動機構３０１、搬送駆動機構３０２、部品供給駆動機構３０３及びパネル駆動機構３０４を間接的に制御し、電子部品実装装置１全体を制御する制御装置である。
【００７１】
メイン制御装置１００は、ＣＰＵ（第１のＣＰＵに対応）１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、制御インタフェース部１０４と、を有する。制御インタフェース部１０４は、ヘッド制御ＩＯメモリ（第１のメモリに対応）１１１と、搬送制御ＩＯメモリ（第１のメモリに対応）１１２と、部品供給制御ＩＯメモリ（第１のメモリに対応）１１３と、パネル制御ＩＯメモリ（第１のメモリに対応）１１４と、通信回路（第１の通信回路に対応）１１５と、を有する。
【００７２】
ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、ヘッド制御ＩＯメモリ１１１、搬送制御ＩＯメモリ１１２、部品供給制御ＩＯメモリ１１３、パネル制御ＩＯメモリ１１４及び通信回路１１５は、バスＢ１を介して相互に接続されている。バスＢ１は、アドレスバス、データバス及び制御バスで構成されている。ＲＯＭ１０２、ＲＡＭ１０３、ヘッド制御ＩＯメモリ１１１、搬送制御ＩＯメモリ１１２、部品供給制御ＩＯメモリ１１３及びパネル制御ＩＯメモリ１１４は、ＣＰＵ１０１のアドレス空間にマッピングされており、ＣＰＵ１０１からリードアクセス及びライトアクセスのうちの少なくとも１つが可能である。
【００７３】
ＲＯＭ１０２には、ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０を制御するためのソフトウェア（プログラム）が格納されている。ソフトウェア（プログラム）は、磁気ディスク等の記録媒体に記録しておいて、メイン制御装置１００のパワーオン時にＲＯＭ１０２にロードしても良いし、ＬＡＮやインターネット経由でＲＯＭ１０２にダウンロードしても良い。
【００７４】
通信回路１１５は、ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０と通信路Ｃを介して接続されている。なお、通信回路１１５は、有線通信回路であっても良いし、無線通信回路であっても良い。また、通信方式は、シリアル通信であっても良いし、パラレル通信であっても良いし、パケット通信であっても良い。
【００７５】
通信回路１１５は、バスＢ１のアドレスバス及び制御バスを監視しており、ヘッドの駆動指令等の第１の制御情報がＣＰＵ１０１によってヘッド制御ＩＯメモリ１１１に書き込まれたら、第１の制御情報をバスＢ１のデータバスから取得して、アドレス及び第１の制御情報をヘッド制御装置２１０内の通信回路２１４に送信する。ヘッド制御装置２１０内の通信回路２１４は、通信回路１１５から第１の制御情報及びアドレスを受信し、ヘッド制御ＩＯメモリ２１６の該当アドレスに書き込む。
【００７６】
ヘッド制御装置２１０内のＣＰＵ２１１は、第１の制御情報がヘッド制御ＩＯメモリ２１６に書き込まれたことをポーリング又は通信回路２１４からの割り込みによって検知したら、ＲＡＭ２１３を作業領域として使用しながら、ＲＯＭ２１２に格納されたプログラムを実行することで、駆動インタフェース２１５にバスＢ２を介して制御信号（制御データ）を送ることにより、ヘッド駆動機構３０１を制御する。また、ヘッド制御装置２１０内のＣＰＵ２１１は、ヘッド駆動機構３０１の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報をヘッド制御ＩＯメモリ２１６に書き込む。ヘッド制御装置２１０内の通信回路２１４は、第２の制御情報がＣＰＵ２１１によってヘッド制御ＩＯメモリ２１６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、ヘッド制御装置２１０から第２の制御情報及びアドレスを受信して、ヘッド制御ＩＯメモリ１１１の該当アドレスに書き込む。
【００７７】
メイン制御装置１００内のＣＰＵ１０１は、第２の制御情報がヘッド制御ＩＯメモリ１１１に書き込まれたことをポーリング又は通信回路１１５からの割り込みによって検知したら、その第２の制御情報をヘッド制御ＩＯメモリ１１１から読み出すことで、ヘッド駆動機構３０１の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを取得することができる。
【００７８】
通信回路１１５は、バスＢ１のアドレスバス及び制御バスを監視しており、基板の搬送指示等の第１の制御情報がＣＰＵ１０１によって搬送制御ＩＯメモリ１１２に書き込まれたら、第１の制御情報をバスＢ１のデータバスから取得して、アドレス及び第１の制御情報を搬送制御装置２２０内の通信回路２２４に送信する。搬送制御装置２２０内の通信回路２２４は、通信回路１１５から受信した第１の制御情報を搬送制御ＩＯメモリ２２６の該当アドレスに書き込む。
【００７９】
搬送制御装置２２０内のＣＰＵ２２１は、第１の制御情報が搬送制御ＩＯメモリ２２６に書き込まれたことをポーリング又は通信回路２２４からの割り込みによって検知したら、ＲＡＭ２２３を作業領域として使用しながら、ＲＯＭ２２２に格納されたプログラムを実行することで、駆動インタフェース２２５にバスＢ３を介して制御信号（制御データ）を送ることにより、搬送駆動機構３０２を制御する。また、搬送制御装置２２０内のＣＰＵ２２１は、搬送駆動機構３０２の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報を搬送制御ＩＯメモリ２２６に書き込む。搬送制御装置２２０内の通信回路２２４は、第２の制御情報がＣＰＵ２２１によって搬送制御ＩＯメモリ２２６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、搬送制御装置２２０から第２の制御情報を受信して搬送制御ＩＯメモリ１１２の該当アドレスに書き込む。
【００８０】
メイン制御装置１００内のＣＰＵ１０１は、第２の制御情報が搬送制御ＩＯメモリ１１２に書き込まれたことをポーリング又は通信回路１１５からの割り込みによって検知したら、その第２の制御情報を搬送制御ＩＯメモリ１１２から読み出すことで、搬送駆動機構３０２の制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを取得することができる。
【００８１】
通信回路１１５は、バスＢ１のアドレスバス及び制御バスを監視しており、第１の制御情報がＣＰＵ１０１によって部品供給制御ＩＯメモリ１１３に書き込まれたら、第１の制御情報をバスＢ１のデータバスから取得して、アドレス及び第１の制御情報を部品供給制御装置２３０内の通信回路２３４に送信する。部品供給制御装置２３０内の通信回路２３４は、通信回路１１５から受信した第１の制御情報を部品供給制御ＩＯメモリ２３６の該当アドレスに書き込む。
【００８２】
部品供給制御装置２３０内のＣＰＵ２３１は、第１の制御情報が部品供給制御ＩＯメモリ２３６に書き込まれたことをポーリング又は通信回路２３４からの割り込みによって検知したら、ＲＡＭ２３３を作業領域として使用しながら、ＲＯＭ２３２に格納されたプログラムを実行することで、駆動インタフェース２３５にバスＢ４を介して制御信号（制御データ）を送ることにより、部品供給駆動機構３０３を制御する。また、部品供給制御装置２３０内のＣＰＵ２３１は、部品供給駆動機構３０３の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報を部品供給制御ＩＯメモリ２３６に書き込む。部品供給制御装置２３０内の通信回路２３４は、第２の制御情報がＣＰＵ２３１によって部品供給制御ＩＯメモリ２３６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、部品供給制御装置２３０から第２の制御情報を受信して部品供給制御ＩＯメモリ１１３の該当アドレスに書き込む。
【００８３】
メイン制御装置１００内のＣＰＵ１０１は、第２の制御情報が部品供給制御ＩＯメモリ１１３に書き込まれたことをポーリング又は通信回路１１５からの割り込みによって検知したら、その第２の制御情報を部品供給制御ＩＯメモリ１１３から読み出すことで、部品供給駆動機構３０３の制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを取得することができる。
【００８４】
通信回路１１５は、バスＢ１のアドレスバス及び制御バスを監視しており、第１の制御情報がＣＰＵ１０１によってパネル制御ＩＯメモリ１１４に書き込まれたら、第１の制御情報をバスＢ１のデータバスから取得して、アドレス及び第１の制御情報をパネル制御装置２４０内の通信回路２４４に送信する。パネル制御装置２４０内の通信回路２４４は、通信回路１１５から受信した第１の制御情報をパネル制御ＩＯメモリ２４６の該当アドレスに書き込む。
【００８５】
パネル制御装置２４０内のＣＰＵ２４１は、第１の制御情報がパネル制御ＩＯメモリ２４６に書き込まれたことをポーリング又は通信回路２４４からの割り込みによって検知したら、ＲＡＭ２４３を作業領域として使用しながら、ＲＯＭ２４２に格納されたプログラムを実行することで、駆動インタフェース２４５にバスＢ５を介して制御信号（制御データ）を送ることにより、パネル駆動機構３０４を制御する。また、パネル制御装置２４０内のＣＰＵ２４１は、パネル駆動機構３０４の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報をパネル制御ＩＯメモリ２４６に書き込む。パネル制御装置２４０内の通信回路２４４は、第２の制御情報がＣＰＵ２４１によってパネル制御ＩＯメモリ２４６に書き込まれたら、アドレス及び第２の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、パネル制御装置２４０から第２の制御情報を受信してパネル制御ＩＯメモリ１１４の該当アドレスに書き込む。
【００８６】
メイン制御装置１００内のＣＰＵ１０１は、第２の制御情報がパネル制御ＩＯメモリ１１４に書き込まれたことをポーリング又は通信回路１１５からの割り込みによって検知したら、その第２の制御情報をパネル制御ＩＯメモリ１１４から読み出すことで、パネル駆動機構３０４の制御途中経過情報、制御結果情報及び完了通知の群のうちの少なくとも１つを取得することができる。
【００８７】
なお、サブ制御装置の電源オフを行った際、サブ制御装置のＩＯメモリはリセットされるが、メイン制御装置１００のＣＰＵ１０１から見える各サブ制御装置のＩＯ状態は、制御インタフェース部１０４内のヘッド制御ＩＯメモリ１１１、搬送制御ＩＯメモリ１１２、部品供給制御ＩＯメモリ１１３及びパネル制御ＩＯメモリ１１４であることから、サブ制御装置の電源オフによるＩＯ状態変化により無駄な制御が行われることはない。
【００８８】
また、メイン制御装置１００のＣＰＵ１０１は、各サブ制御装置から電源オフ前に、電源オフ通知を受け、電源オフされるサブ制御装置用のＩＯメモリ１１１〜１１４の更新を停止する。これにより、電源オフ前のＩＯ情報がＩＯメモリ１１１〜１１４に保持される。
【００８９】
電子部品実装装置１は、メイン制御装置１００と、サブ制御装置（ヘッド制御装置２１０、搬送制御装置２２０、部品供給制御装置２３０及びパネル制御装置２４０）と、の間の制御情報の送受信に特徴がある。電子部品実装装置１の動作中に、省電力の観点から、１つ又は複数のサブ制御装置及び駆動機構の電源がオフにされることが要請される。例えば、１個の基板上に多数の部品が実装される場合に、基板が基板搬送部１２によって部品実装位置に搬送されたら、多数の部品がヘッド１３によって実装されている間、搬送制御装置２１０及び搬送駆動機構３０２の電源がオフにされることが要請される。この場合、ヘッド１３による部品の基板への実装が終了したら、搬送制御装置２１０及び搬送駆動機構３０２の電源が再び投入される。このとき、メイン制御装置１００と、搬送制御装置２１０と、の間で、制御情報を送受信する必要がある。
【００９０】
図４は、サブ制御装置の電源が投入されたときの、メイン制御装置１００と、サブ制御装置と、の間の制御情報の送受信動作を示すシーケンス図である。以下、図４を参照して、サブ制御装置の電源が投入されたときの、メイン制御装置１００と、サブ制御装置と、の間の制御情報の送受信動作を説明する。
【００９１】
まず、メイン制御装置１００のＣＰＵ１０１は、部品プロファイル、基板プロファイルを含む初期プロファイルを、制御インタフェース部１０４内のＩＯメモリ１１１〜１１４の内の電源投入されたサブ制御装置に対応するＩＯメモリのアドレスにライトする（ステップＳ１）。なお、電源投入されたサブ制御装置内の通信回路が、リクエスト信号をメイン制御装置１００内の通信回路１１５に送信し、メイン制御装置１００のＣＰＵ１０１は、リクエスト信号を受信したら、初期プロファイルを、制御インタフェース部１０４内のＩＯメモリ１１１〜１１４の内の電源投入されたサブ制御装置に対応するＩＯメモリのアドレスにライトしても良い。これにより、迅速に初期プロファイルの転送を行うことができる。また、初期プロファイルが既に制御インタフェース部１０４内のＩＯメモリに書き込み済みの場合には、ステップＳ１を省略することができる。これにより、メイン制御装置１００内のＣＰＵ１０１の処理負荷を軽減するとともに、迅速に初期プロファイルの転送を行うことができる。
【００９２】
制御インタフェース部１０４内の通信回路１１５は、バスＢ１を監視しており、初期プロファイルがライトされたＩＯメモリのアドレスに対応するサブ制御装置に、アドレス及び初期プロファイルを送信する。サブ制御装置内の通信回路は、メイン制御装置１００内の通信回路１１５から送信された初期プロファイルを、サブ制御装置内のＩＯメモリの該当アドレスにライトする（ステップＳ２）。なお、初期プロファイルが既に制御インタフェース部１０４内のＩＯメモリに書き込み済みの場合には、通信回路１１５は、制御インタフェース部１０４内のＩＯメモリから初期プロファイルをリードしてサブ制御装置内の通信回路に送信することができる。これにより、メイン制御装置１００内のＣＰＵ１０１の処理負荷を軽減するとともに、迅速に初期プロファイルの転送を行うことができる。また、第１の制御情報が既に制御インタフェース部１０４内のＩＯメモリに書き込み済みの場合には、通信回路１１５は、初期プロファイルとともに第１の制御情報を電源投入されたサブ制御装置に送信しても良い。これにより、サブ制御装置の動作を迅速に開始することができる。また、通信回路１１５は、制御インタフェース部１０４内のＩＯメモリに電源オフ前の第２の制御情報が記憶されている場合には、初期プロファイルとともに第２の制御情報をサブ制御装置の通信回路に送信しても良い。これにより、電源投入されたサブ制御装置内のＩＯメモリの内容を、電源オフ前の状態に戻すことができる。
【００９３】
サブ制御装置内の通信回路は、初期プロファイルをサブ制御装置内のＩＯメモリにライトしたら、完了通知信号をメイン制御装置の通信回路１１５に送信し、メイン制御装置１００内の通信回路１１５は、完了通知信号を制御インタフェース部１０４内のＩＯメモリにライトする（ステップＳ３）。なお、メイン制御装置１００内の通信回路１１５は、完了通知信号を制御インタフェース部１０４内のＩＯメモリにライトしたら、割り込み信号をメイン制御装置１００内のＣＰＵ１０１に出力することとしても良い。これにより、ＣＰＵ１０１は、完了通知信号を迅速に取得することができる。
【００９４】
その後、メイン制御装置１００内のＣＰＵ１０１は、制御インタフェース部１０４内のＩＯメモリをポーリングすることにより、完了通知信号をリードする（ステップＳ４）。なお、メイン制御装置１００内の通信回路１１５が完了通知の割り込み信号をメイン制御装置１００内のＣＰＵ１０１に出力する場合、ステップＳ４を省略することができる。これにより、ＣＰＵ１０１は、完了通知信号を迅速に取得することができる。
【００９５】
電子部品実装装置１によれば、サブ制御装置の電源オンのときに、メイン制御装置１００内の通信回路１１５と、サブ制御装置内の通信回路と、の間で、初期プロファイル及び完了通知信号の送受信が行われるので、メイン制御装置１００内のＣＰＵ１０１及びサブ制御装置内のＣＰＵの処理負荷を軽減することができるとともに、初期プロファイル及び完了通知信号の送受信を迅速に行うことができる。また、サブ制御装置の使用直前までサブ制御装置の電源オフ状態を維持することができ、更なる省電力化を実現することができる。また、実装動作制御部２００の最新情報を制御インタフェース部１０４で管理することができる。
【００９６】
図５は、電子部品実装装置１の通常動作時（サブ制御装置の電源がオン状態の時）の、メイン制御装置１００と、サブ制御装置と、の間の制御情報の第１の送受信動作を示すシーケンス図である。以下、図５を参照して、第１の送受信動作を説明する。この第１の送受信動作は、メイン制御装置１００から各駆動機構を駆動する際の送受信動作である。
【００９７】
まず、メイン制御装置１００のＣＰＵ１０１は、駆動指令及び駆動コマンドの群のうち少なくとも１つを含む第１の制御情報を、制御インタフェース部１０４内のＩＯメモリ１１１〜１１４の内の駆動対象のサブ制御装置に対応するＩＯメモリのアドレスにライトする（ステップＳ１１）。
【００９８】
制御インタフェース部１０４内の通信回路１１５は、バスＢ１を監視しており、第１の制御情報がライトされたＩＯメモリのアドレスに対応するサブ制御装置に、第１の制御情報及びアドレスを送信する。サブ制御装置内の通信回路は、メイン制御装置１００内の通信回路１１５から送信された第１の制御情報を、サブ制御装置内のＩＯメモリの該当アドレスにライトする。サブ制御装置内の通信回路は、第１の制御情報をサブ制御装置内のＩＯメモリの該当アドレスにライトしたら、割り込み信号をサブ制御装置内のＣＰＵに出力する（ステップＳ１２）。割り込み信号を受けたサブ制御装置内のＣＰＵは、第１の制御情報がＩＯメモリに書き込まれたことをサブ制御装置内の通信回路からの割り込みによって検知したら、サブ制御装置内のＲＡＭを作業領域として使用しながら、サブ制御装置内のＲＯＭに格納されたプログラムを実行することで、サブ制御装置内の駆動インタフェースに制御信号（制御データ）を送ることにより、駆動機構を制御する。また、サブ制御装置内のＣＰＵは、駆動機構の制御途中経過情報、制御結果情報及び完了通知の群のうち少なくとも１つを含む第２の制御情報をサブ制御装置内のＩＯメモリに書き込む。
【００９９】
サブ制御装置内の通信回路は、サブ制御装置内のバスを監視しており、第２の制御情報がサブ制御装置内のＣＰＵによってＩＯメモリにライトされたら、アドレス及び第２の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、ヘッド制御装置２１０から第２の制御情報及びアドレスを受信して、ヘッド制御ＩＯメモリ１１１の該当アドレスに書き込む（ステップＳ１３）。なお、メイン制御装置１００内の通信回路１１５は、第２の制御情報を制御インタフェース部１０４内のＩＯメモリにライトしたら、割り込み信号をメイン制御装置１００内のＣＰＵ１０１に出力することとしても良い。これにより、ＣＰＵ１０１は、第２の制御情報を迅速に取得することができる。
【０１００】
その後、メイン制御装置１００内のＣＰＵ１０１は、制御インタフェース部１０４内のＩＯメモリをポーリングすることにより、第２の制御情報をリードする（ステップＳ１４）。なお、メイン制御装置１００内の通信回路１１５が割り込み信号をメイン制御装置１００内のＣＰＵ１０１に出力する場合、ステップＳ１４を省略することができる。これにより、ＣＰＵ１０１は、完了通知信号を迅速に取得することができる。
【０１０１】
電子部品実装装置１によれば、メイン制御装置１００内の通信回路１１５と、サブ制御装置内の通信回路と、の間で、第１及び第２の制御情報の送受信が行われるので、メイン制御装置１００内のＣＰＵ１０１及びサブ制御装置内のＣＰＵの処理負荷を軽減することができるとともに、第１及び第２の制御情報の送受信を迅速に行うことができる。また、実装動作制御部２００の最新情報を制御インタフェース部１０４で管理することができる。
【０１０２】
図６は、電子部品実装装置１の通常動作時（サブ制御装置の電源がオン状態の時）の、メイン制御装置１００と、サブ制御装置と、の間の制御情報の第２の送受信動作を示すシーケンス図である。以下、図６を参照して、第２の送受信動作を説明する。この第２の送受信動作は、各駆動機構からステータス情報及びエラー情報の群のうちの少なくとも１つを含む第３の制御情報が各サブ制御装置に送られてきた際の送受信動作である。
【０１０３】
まず、サブ制御装置内の通信回路は、サブ制御装置内のバスを監視しており、第３の制御情報がサブ制御装置内の駆動インタフェースによってＩＯメモリにライトされたら、アドレス及び第３の制御情報をメイン制御装置１００内の通信回路１１５に送信する。メイン制御装置１００内の通信回路１１５は、ヘッド制御装置２１０から第３の制御情報及びアドレスを受信して、ヘッド制御ＩＯメモリ１１１の該当アドレスに書き込む（ステップＳ２１）。
【０１０４】
次に、メイン制御装置１００内の通信回路１１５は、第３の制御情報を制御インタフェース部１０４内のＩＯメモリにライトしたら、割り込み信号をメイン制御装置１００内のＣＰＵ１０１に出力する（ステップＳ２２）。メイン制御装置１００内のＣＰＵ１０１は、割り込み信号を通信回路１１５から受け取ったら、制御インタフェース部１０４内のＩＯメモリから第３の制御情報をリードする（ステップＳ２３）。これにより、ＣＰＵ１０１は、第３の制御情報を迅速に取得することができ、駆動機構のエラー等に迅速に対処することができる。
【０１０５】
電子部品実装装置１によれば、メイン制御装置１００内の通信回路１１５と、サブ制御装置内の通信回路と、の間で、第３の制御情報の送受信が行われるので、メイン制御装置１００内のＣＰＵ１０１及びサブ制御装置内のＣＰＵの処理負荷を軽減することができるとともに、第３の制御情報の送受信を迅速に行うことができる。また、実装動作制御部２００の最新情報を制御インタフェース部１０４で管理することができる。
【０１０６】
なお、本実施形態では、ヘッド制御ＩＯメモリ１１１、搬送制御ＩＯメモリ１１２、部品供給制御ＩＯメモリ１１３、パネル制御ＩＯメモリ１１４、ヘッド制御ＩＯメモリ２１６、搬送制御ＩＯメモリ２２６、部品供給制御ＩＯメモリ２３６及びパネル制御ＩＯメモリ２４６として、シングルポートメモリを用いた例について説明したが、これらのＩＯメモリとして、デュアルポートメモリを用いることとしても良い。そして、ヘッド制御ＩＯメモリ１１１、搬送制御ＩＯメモリ１１２、部品供給制御ＩＯメモリ１１３及びパネル制御ＩＯメモリ１１４の第２のポートと通信回路１１５とを接続し、ヘッド制御ＩＯメモリ２１６の第２のポートと通信回路２１４とを接続し、搬送制御ＩＯメモリ２２６の第２のポートと通信回路２２４とを接続し、部品供給制御ＩＯメモリ２３６の第２のポートと通信回路２３４とを接続し、パネル制御ＩＯメモリ２４６の第２のポートと通信回路２４４とを接続することとしても良い（図３中の点線参照）。このようにすれば、各通信回路と各ＩＯメモリとの間のリードアクセス及びライトアクセスによってバスが占有されることを抑制することができ、各ＣＰＵの処理を妨げることを抑制することができる。
【符号の説明】
【０１０７】
１  電子部品実装装置
１０  基板
１１  部品供給部
１２  基板搬送部
１３  ヘッド
１５  ＸＹ移動機構
１６  部品認識用カメラ
１７  基板認識用カメラ
２０  制御部
２１  Ｘ軸駆動部
２２  Ｙ軸駆動部
２３  Ｚ軸駆動部
２４  θ軸駆動部
２７  画像認識装置
３１  パネル
５０  吸引機構
５１  光学部材駆動部
１００  メイン制御装置
１０１、２１１、２２１、２３１、２４１  ＣＰＵ
１０２、２１２、２２２、２３２、２４２  ＲＯＭ
１０３、２１３、２２３、２３３、２４３  ＲＡＭ
１０４  制御インタフェース部
１１１、２１６  ヘッド制御ＩＯメモリ
１１２、２２６  搬送制御ＩＯメモリ
１１３、２３６  部品供給制御ＩＯメモリ
１１４、２４６  パネル制御ＩＯメモリ
１１５、２１４、２２４、２３４、２４４  通信回路
２００  実装動作制御部
２１０  ヘッド制御装置
２１５、２２５、２３５、２４５  駆動インタフェース
２２０  搬送制御装置
２３０  部品供給制御装置
２４０  パネル制御装置
３００  実装動作機構部
３０１  ヘッド駆動機構
３０２  搬送駆動機構
３０３  部品供給駆動機構
３０４  パネル駆動機構
【図１】
2014067915.tif 000003
【図２】
2014067915.tif 000004
【図３】
2014067915.tif 000005
【図４】
2014067915.tif 000006
【図５】
2014067915.tif 000007
【図６】
2014067915.tif 000008
【図７】
2014067915.tif 000009