(57)【要約】【課題】本発明は、回路基板のビアリペアー方法に関する。【解決手段】本発明は、多層回路基板の層間電気連結のために使われるビア（ｖｉａ）の形成工程時、ディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）が発生した場合、ディンプル現象が発生したビアをリペアー（ｒｅｐａｉｒ）する方法に関し、本発明の実施形態によるビアリペアー方法は、ビアの厚さを測定してビアのディンプルエラー可否を判断する段階及びディンプルエラーが発生したビアをリペアーする段階を含む。【選択図】図１
2014039024.tif 000002
【特許請求の範囲】
【請求項１】
ビア（ｖｉａ）のディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）可否を判断する段階と、
前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階と、を含む、回路基板のビアリペアー方法。
【請求項２】
前記ビアのディンプルエラー可否を判断する段階は、
前記ビアの厚さを測定する段階と、
前記ビアの厚さが既設定されたビア厚さを満たすかどうかを判断する段階と、を含む、請求項１に記載の回路基板のビアリペアー方法。
【請求項３】
前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さが理想的なビア厚さに比べて７０％〜８０％未満かどうかを判断する段階を含む、請求項１に記載の回路基板のビアリペアー方法。
【請求項４】
前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階は、
前記ビアにナノペースト材料を利用したインクジェットプリンティング工程を遂行する段階と、
前記ビアに対して焼成工程を遂行する段階と、を含む、請求項１に記載の回路基板のビアリペアー方法。
【請求項５】
前記ディンプルエラーが発生したビアをリペアーする段階は、
前記ビアに有機金属（ｏｒｇａｎｏ  ｍｅｔａｌ）を利用したインクジェットプリンティング工程を遂行する段階と、
前記ビアに対して焼成工程を遂行する段階と、を含む、請求項１に記載の回路基板のビアリペアー方法。
【請求項６】
ビア（ｖｉａ）のディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）可否を判断する段階と、
前記ディンプルエラーが発生したビアに対する細部リペアー方法を選択する段階と、
前記選択された細部リペアー方法を利用して前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階と、を含む、回路基板のビアリペアー方法。
【請求項７】
前記ビアのディンプルエラー可否を判断する段階は、
前記ビアの厚さを測定する段階と、
前記ビアの厚さが既設定されたビア厚さを満たすかどうかを判断する段階と、を含む、請求項６に記載の回路基板のビアリペアー方法。
【請求項８】
前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さが理想的なビア厚さに比べて７０％〜８０％未満かどうかを判断する段階を含む、請求項６に記載の回路基板のビアリペアー方法。
【請求項９】
前記細部リペアー方法を選択する段階は、ナノペースト材料を利用したリペアー方法及び有機金属材料を利用したリペアー方法の中から選択する段階を含む、請求項６に記載の回路基板のビアリペアー方法。
【請求項１０】
前記細部リペアー方法を選択する段階は、
前記ディンプル現象が発生したビアに充填すべきビアの厚さが５μｍ〜１０μｍ以上である場合、ナノペースト材料を利用したリペアー方法を選択し、
前記ディンプル現象が発生したビアに前記充填すべきビアの厚さが５μｍ未満である場合、有機金属材料を利用したリペアー方法を選択する、請求項６に記載の回路基板のビアリペアー方法。
【請求項１１】
前記ビアをリペアーする段階は、
前記ディンプル現象が発生したビアに充填物質を充填する段階と、
前記ビアに有機酸雰囲気上で還元焼結方法を利用した焼成工程を遂行する段階と、を含む、請求項６に記載の回路基板のビアリペアー方法。
【請求項１２】
前記ディンプル現象が発生したビアをリペアー（ｒｅｐａｉｒ）する段階は、インクジェットプリンティング工程を遂行する段階を含む、請求項６に記載の回路基板のビアリペアー方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板のビアをリペアーする方法に関し、より詳しくは、ディンプルエラーが発生したビアをリペアーする方法に関する。
【背景技術】
【０００２】
一般的に、印刷回路基板は、複数のシートが積層された積層構造を有し、このような各々のシートに形成された回路パターンの層間電気的連結のために、導電性ビア（ｃｏｎｄｕｃｔｉｖｅ  ｖｉａ；以下、‘ビア’という）が使われる。このようなビアは、回路基板に対して電気銅メッキ工程または化学銅メッキ工程を遂行して形成される。しかし、工程上の問題または液の老化などの多様な原因により、工程時、回路基板のビアホール（ｖｉａ  ｈｏｌｅ）に完全に充填（ｆｉｌｌｉｎｇ）されない、いわゆるディンプル（ｄｉｍｐｌｅ）現象が発生する。ディンプル現象が発生したビアは、中央部分が陥没された形状を有するようになる。
【０００３】
前記のようなビアにディンプル現象が発生すると、回路基板を廃棄しなければならない。特に、回路基板の一部ビアにのみディンプル現象が発生しても回路基板を全量廃棄すべきであるため、ビアのディンプル現象が発生すると生産性が大きく低くなる。また、ビア形成工程は、銅配線を形成した以後に進行される後工程であるため、メッキ工程でディンプルエラーが発生する場合、生産損失が相当大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許１０−２０１１−０００２６３９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、印刷回路基板の生産効率を向上させたビアリペアー方法を提供することにある。
【０００６】
本発明が解決しようとする課題は、ディンプル現象が発生するビアを効果的にリペアーさせる回路基板のビアリペアー方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明による回路基板のビアリペアー方法は、ビア（ｖｉａ）のディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）可否を判断する段階と、前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階と、を含む。
【０００８】
本発明の形態によると、前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さを測定する段階と、前記ビアの厚さが既設定されたビア厚さを満たすかどうかを判断する段階と、を含むことができる。
【０００９】
本発明の形態によると、前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さが理想的なビア厚さに比べて７０％〜８０％未満かどうかを判断する段階を含むことができる。
【００１０】
本発明の形態によると、前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階は、前記ビアにナノペースト材料を利用したインクジェットプリンティング工程を遂行する段階と、前記ビアに対して焼成工程を遂行する段階と、を含むことができる。
【００１１】
本発明の形態によると、前記ディンプルエラーが発生したビアをリペアーする段階は、前記ビアに有機金属（ｏｒｇａｎｏ  ｍｅｔａｌ）を利用したインクジェットプリンティング工程を遂行する段階と、前記ビアに対して焼成工程を遂行する段階と、を含むことができる。
【００１２】
本発明による回路基板のビアリペアー方法は、ビア（ｖｉａ）のディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）可否を判断する段階と、前記ディンプルエラーが発生したビアに対する細部リペアー方法を選択する段階と、前記選択された細部リペアー方法を利用して前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階と、を含む。
【００１３】
本発明の形態によると、前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さを測定する段階と、前記ビアの厚さが既設定されたビア厚さを満たすかどうかを判断する段階と、を含むことができる。
【００１４】
本発明の形態によると、前記ビアのディンプルエラー可否を判断する段階は、前記ビアの厚さが理想的なビア厚さに比べて７０％〜８０％未満かどうかを判断する段階を含むことができる。
【００１５】
本発明の形態によると、前記細部リペアー方法を選択する段階は、ナノペースト材料を利用したリペアー方法及び有機金属材料を利用したリペアー方法の中から選択する段階を含むことができる。
【００１６】
本発明の形態によると、前記細部リペアー方法を選択する段階は、前記ディンプル現象が発生したビアに充填すべきビアの厚さが５μｍ〜１０μｍ以上である場合、ナノペースト材料を利用したリペアー方法を選択し、前記ディンプル現象が発生したビアに前記充填すべきビアの厚さが５μｍ未満である場合、有機金属材料を利用したリペアー方法を選択することができる。
【００１７】
本発明の形態によると、前記ビアをリペアーする段階は、前記ディンプル現象が発生したビアに充填物質を充填する段階と、前記ビアに有機酸雰囲気上で還元焼結方法を利用した焼成工程を遂行する段階と、を含むことができる。
【００１８】
本発明の形態によると、前記ディンプルエラーが発生したビアをリペアー（ｒｅｐａｉｒ）する段階は、インクジェットプリンティング工程を遂行する段階を含むことができる。
【発明の効果】
【００１９】
本発明による回路基板のビアリペアー方法は、ディンプル現象が発生したビアをリペアーして使用することによって、回路基板の生産効率を向上させることができる。
【００２０】
本発明による回路基板のビアリペアー方法は、ディンプル現象が発生したビアに対して適するリペアー方法を選択して進行することができるため、ビアリペアー工程効率を向上させることができる。
【００２１】
本発明によるビアリペアー方法は、インクジェットプリンティング工程を利用してディンプル現象が発生したビアを選別して選択的にリペアーすることによって、ビアリペアー工程効率を向上させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態による回路基板のビアリペアー方法を示すフローチャートである。
【図２】本発明の一実施形態による回路基板のビアリペアー過程を説明するための図面である。
【図３】本発明の一実施形態による回路基板のビアリペアー過程を説明するための図面である。
【図４】本発明の一実施形態による回路基板のビアリペアー過程を説明するための図面である。
【発明を実施するための形態】
【００２３】
本発明の利点及び特徴、それらを達成する方法は、添付図面と共に詳細に後述されている実施形態を参照すると明らかになるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態に具現されることができる。本実施形態は、本発明の開示が完全になるようにし、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に知らせるために提供されることができる。明細書の全文における同一参照符号は、同一構成要素を示す。
【００２４】
本明細書で使われている用語は、実施形態を説明するためのものであり、本発明を制限するためのものではない。本明細書で、単数形は文章で特別に言及しない限り複数形も含む。明細書で使われている‘含む（ｃｏｍｐｒｉｓｅ）’及び/または‘含む（ｃｏｍｐｒｉｓｉｎｇ）’は言及された構成要素、段階、動作及び/または素子は、一つ以上の他の構成要素、段階、動作及び/または素子の存在または追加を排除しない。
【００２５】
また、本明細書で記述する実施形態は、本発明の理想的な例示図である断面図及び/または平面図を参考して説明する。図面において、膜及び領域の厚さは、技術的内容の効果的な説明のために誇張されたものである。従って、許容誤差などにより例示図の形態が変形されることができる。従って、本発明の実施形態は、図示された特定形態に制限されるものではなく、製造工程によって生成される形態の変化も含む。例えば、直角に図示された蝕刻領域は、ラウンド形態であってもよく、所定曲率を有する形態であってもよい。
【００２６】
以下、添付図面を参照して本発明の実施形態による回路基板のビアリペアー方法に対して詳細に説明する。
【００２７】
図１は、本発明の実施形態による回路基板のビアリペアー方法を示すフローチャートであり、図２〜図４は、本発明の実施形態による回路基板のビアリペアー過程を説明するための図面である。
【００２８】
図１及び図２を参照すると、ビア充填工程が完了し（Ｓ１１０）、形成されたビア（ｖｉａ）１１０のディンプルエラー（ｄｉｍｐｌｅ  ｅｒｒｏｒ）可否を判断することができる（Ｓ１２０）。前記ビア１１０は、印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；ＰＣＢ）のような多層回路基板を構成する各層間の電気的連結のためのコネクターである。前記ビア１１０は、前記回路基板１０２に対して所定の銅メッキ工程を遂行して形成された結果であり、前記ディンプルエラー現象は、前記銅メッキ工程を遂行する過程で、回路基板１０２のビアホール１０４にメッキ層が完全に充填（ｆｉｌｌｉｎｇ）されなくて、ビア１１０の中央部分が下方（即ち、ビアの充填方向）に膨らむ形態に形成される現象である。
【００２９】
前記ビア１１０のディンプルエラー可否を判断する段階は、前記銅メッキ工程が完了した後、前記回路基板１０２に対する検査（ｉｎｓｐｅｃｔｉｏｎ）工程段階で遂行されることができる。ここで、前記検査工程は、ディンプルエラーが発生したビアホールの位置情報に対して各々収集するように遂行することができる。
【００３０】
測定されたビアの厚さが既設定されたビア厚さ（Ｔｓ）を満たすかどうかを判断することができる（Ｓ１３０）。即ち、前記ビア１１０のディンプルエラー可否を判断する段階は、前記ビア１１０の厚さ（Ｔ）を測定する段階と、前記ビア１１０の厚さが既設定されたビア厚さ（Ｔｓ）範囲を満たすかどうかを判断する段階と、を含むことができる。前記既設定されたビア厚さ（Ｔｓ）は、前記ビア１１０が正常に機能することができる最小限の厚さ値である。例えば、前記ビア１１０が前記回路基板１０２に理想的に充填された場合の理想的なビア厚さ（Ｔｉ）を１とすると、前記既設定されたビア厚さ（Ｔｓ）は、前記理想的なビア厚さ（Ｔｉ）対比ほぼ０.７以上に設定されることができ、より好ましくは、０.８以上である。即ち、前記理想的なビア厚さ（Ｔｉ）が１００μｍである場合、前記既設定されたビア厚さ（Ｔｓ）は、前記理想的なビア厚さの７０％水準である７０μｍ以上に設定されたり、より好ましくは、８０％水準である８０μｍ以上に設定されることができる。前記既設定されたビア厚さ（Ｔｓ）を前記理想的なビア厚さ（Ｔｉ）対比０.８を超えるように高く設定する場合、正常に機能することができるビアに対しても不必要なリペアー作業が遂行されることができる。しかし、前記既設定されたビア厚さの基準値は、前記ビアホール１０４の直径及び深さ、そしてその他の形状などによって変わることができ、前記条件に限定されるものではない。
【００３１】
前記のように、前記ビア１１０のディンプルエラー可否を判断する段階は、前記検査工程で、前記ビア１１０の既設定されたビア厚さ（Ｔｓ）を設定した後、前記ビア１１０の厚さが前記既設定されたビア厚さ（Ｔｓ）を満たすかどうかを判断して行われることができ、前記ビア１１０のリペアー作業は、前記ビア１１０の厚さ（Ｔ）が前記既設定されたビア厚さ（Ｔｓ）に比べて薄い場合にのみ選択的に進行されることができる。もし、前記ビア１１０の厚さ（Ｔ）が前記既設定されたビア厚さ（Ｔｓ）以上である場合、ビアが正常に形成されたと判断し、検査工程を終了させることができる（Ｓ１４０）。
【００３２】
測定されたビア１１０の厚さ（Ｔ）が既設定されたビア厚さ（Ｔｓ）を満たさない場合、ディンプルエラーが発生したと判断し、細部リペアー方法を選択することができる（Ｓ１５０）。前記細部リペアー方法を選択する段階は、ディンプル現象が発生したビア１１０の再充填厚さの程度によって決定されることができる。より具体的に、測定された前記ビア１１０の厚さ（Ｔ）が既設定されたビア厚さ（Ｔｓ）に顕著に足りない場合にはより多い量の充填が可能なリペアー工法に進行し、前記ビア１１０の厚さ（Ｔ）が既設定されたビア厚さ（Ｔｓ）に多少足りない場合には少ない量の充填が可能なリペアー工法に区分して進行することが好ましい。
【００３３】
このために、前記ビア１１０の再充填厚さが５μｍ以上かどうかを判断することができる（Ｓ１６０）。例えば、ビアの再充填厚さが５μｍを超える場合、即ち、前記既設定されたビア厚さ（Ｔｓ）が８０μｍであり、前記ビア１１０の測定された厚さ（Ｔ）が７５μｍ未満である場合、相対的に一回の工程により多くの量の充填が可能な第１リペアー工程を選択することができる（Ｓ１７０）。
【００３４】
図１及び図３を参照すると、選択された前記第１リペアー工程を遂行することができる（Ｓ１８０）。前記第１リペアー工程では、ナノペースト材料を利用したスクリーン印刷工法またはインクジェットプリンティング工程が使われることができる。ここで、前記インクジェットプリンティング工程を利用すると、不良が発生したビアを選別して選択的にリペアーすることができるため、スクリーンプリンティング工法に比べてリペアー工程効率側面で好ましい。より具体的に、前記第１リペアー工程を遂行する段階は、銅ナノペースト材料（Ｃｕ  ｎａｎｏ  ｐａｓｔｅ  ｍａｔｅｒｉａｌ）１０を準備する段階、前記銅ナノペースト１０をインクジェットプリンティング工程を遂行して前記ビア１１０に充填させる段階、及び有機酸雰囲気上で還元焼結方法を利用した焼成工程を進行する段階、を順次に進行することができる。ここで、前記銅ナノペースト材料の使用量は、前記ビア１１０の再充填厚さに比例することができる。前記銅の酸化を防止するために、還元雰囲気上での焼成工程が好ましく、前記有機酸では、ギ酸（ｆｏｒｍｉｃ  ａｃｉｄ）を使用することが好ましい。アルコールを利用した還元方式は、マイルド（ｍｉｌｄ）であり、強酸雰囲気の焼成工程は、その他の有機絶縁材料の腐食を誘発することができる。前記のような第１リペアー工程を遂行することによって、回路基板１０２上でリペアーされたビア１１２が形成されることができる。
【００３５】
一方、図１及び図４を参照すると、ビアの再充填厚さが５μｍ未満である場合、即ち前記既設定されたビア厚さ（Ｔｓ）が８０μｍであり、前記ビア１１０の測定された厚さ（Ｔ）が７５μｍ〜８０μｍ未満である場合、より少ない量で精密な充填が可能な第２リペアー工程を選択することができる（Ｓ１９０）。
【００３６】
また、選択された前記第２リペアー工程を遂行することができる（Ｓ２００）。前記第２リペアー工程では、有機金属材料を利用したインクジェットプリンティング工法が使われることができる。より具体的に、前記第２リペアー工程を遂行する段階は、有機金属材料２０を準備する段階、前記有機金属材料をインクジェットプリンティング工程を遂行して前記ビア１１０に充填させる段階、及び有機酸雰囲気上で還元焼結方法を利用した焼成工程を進行する段階、を順次に進行することができる。前記有機金属物質は、熱分解（ｔｈｅｒｍａｌ  ｄｅｇｒａｄａｔｉｏｎ）により伝導度が確保されることができ、前記銅の酸化を防止するために、還元雰囲気上での焼成工程が好ましく、前記有機酸では、ギ酸（ｆｏｒｍｉｃ  ａｃｉｄ）を使用することが好ましい。アルコールを利用した還元方式は、マイルド（ｍｉｌｄ）であり、強酸雰囲気の焼成工程は、その他の有機絶縁材料の腐食を誘発することができる。前記のような第２リペアー工程を遂行することによって、回路基板１０２上でリペアーされたビア１１２が形成されることができる。
【００３７】
一方、前記第１及び第２リペアー工程を遂行した後、リペアーされたビア１１２の厚さが既設定されたビア厚さ（Ｔｓ）を満たすかどうかを判断し（Ｓ１３０）、既設定されたビア厚さ（Ｔｓ）を満たす場合、リペアー工程を中断し、その反対に、既設定されたビア厚さ（Ｔｓ）を満たさない場合、前述したリペアー工程を再び進行することができる。
【００３８】
前述のように、本発明の実施形態によるビアリペアー方法は、ビア充填工程により形成されたビア１１０の厚さを測定してディンプル現象が発生したかどうかを判断し、前記ディンプル現象が発生したビアをリペアーすることができる。従って、本発明によるビアリペアー方法は、ディンプル現象が発生したビアをリペアーして使用することによって、回路基板の生産効率を向上させることができる。
【００３９】
本発明の実施形態によるビアリペアー方法は、ビア充填工程により形成されたビア１１０の厚さを測定してディンプル現象が発生したビアをリペアーし、再充填するビアの厚さを測定した後、再充填すべき厚さによってリペアー方法を選択してリペアー工程を遂行することができる。従って、本発明によるビアリペアー方法は、ディンプル現象が発生したビアに対して適するリペアー方法を選択して進行することができるため、ビアリペアー工程効率を向上させることができる。
【００４０】
また、本発明の実施形態によるビアリペアー方法は、ディンプル現象が発生したビアをリペアー（ｒｅｐａｉｒ）し、インクジェットプリンティング工法を利用してディンプル現象が発生したビアを選別して選択的にリペアーすることができる。従って、本発明によるビアリペアー方法は、インクジェットプリンティング工程を利用してディンプル現象が発生したビアを選別して選択的にリペアーすることによって、ビアリペアー工程効率を向上させることができる。
【００４１】
以上の詳細な説明は本発明を例示するものである。また、前述した内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は、本明細書に開示された発明の概念の範囲、前述した開示内容と均等な範囲及び/または当業界の技術または知識の範囲内で変更または修正が可能である。前述した実施形態は、本発明を実施するにあたり最良の状態を説明するためのものであり、本発明のような他の発明を利用するにおいて、当業界に知られた他の状態への実施、そして、発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は、開示された実施形態に本発明を制限するものではない。また、添付された請求範囲は、他の実施形態も含むと解釈されなければならない。
【符号の説明】
【００４２】
１０  銅ナノペースト材料
２０  有機金属材料
１０２  回路基板
１０４  ビアホール
１１０  ビア
１１２  リペアーされたビア
【図１】
2014039024.tif 000003
【図２】
2014039024.tif 000004
【図３】
2014039024.tif 000005
【図４】
2014039024.tif 000006