【手続補正書】
【提出日】令和3年2月5日(2021.2.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の第１セルが行列状に配された第１エリアを有する第１チップと、電気回路が配された第２エリアを有する第２チップと、が積層された半導体装置であって、
前記第１チップと前記第２チップとの間の電気的な接続を行う複数の配線の各々が、前記第１チップに配された複数の導電パターンのいずれかと前記第２チップに配された複数の導電パターンのいずれかとの接合部を含んでおり、
前記複数の配線の内の第１の配線に含まれる前記接合部の数が、前記複数の配線の内の第２の配線に含まれる前記接合部の数よりも大きく、
前記第１の配線に含まれる前記接合部と前記第２の配線に含まれる前記接合部との少なくとも一方が、前記第１エリアと前記第２エリアが重なる重畳領域に配される、ことを特徴とする半導体装置。
【請求項２】
複数の第１セルが行列状に配された第１エリアを有する第１チップと、電気回路が配された第２エリアを有する第２チップと、が積層された半導体装置であって、
前記第１チップと前記第２チップとの間の電気的な接続を行う複数の配線の各々が、前記第１チップに配された複数の導電パターンのいずれかと前記第２チップに配された複数の導電パターンのいずれかとの接合部を含んでおり、
前記複数の配線の内の第１の配線に含まれる前記接合部の数に対する、前記第１の配線と前記第１チップの半導体層とのコンタクトの数の比が、前記複数の配線の内の第２の配線に含まれる前記接合部の数に対する、前記第２の配線と前記第１チップの半導体層とのコンタクトの数の比よりも大きく、
前記第１の配線に含まれる前記接合部と前記第２の配線に含まれる前記接合部との少なくとも一方が、前記第１エリアと前記第２エリアが重なる重畳領域に配される、ことを特徴とする半導体装置。
【請求項３】
前記第１の配線に含まれる前記接合部の前記数に対する、前記第１の配線に接続された前記第１チップのトランジスタの前記数の比が、前記第２の配線に含まれる前記接合部の数に対する、前記第２の配線に接続された前記第２チップのトランジスタの数の比よりも大きい、請求項２に記載の半導体装置。
【請求項４】
前記第１セルは、光電変換部と、前記光電変換部の電荷を検出する電荷検出部と、前記光電変換部の電荷を前記電荷検出部に転送する転送ゲートと、を含む、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１セルは前記電荷検出部の電位をリセットするリセットトランジスタを含み、前記第１の配線が前記リセットトランジスタのソース／ドレインに接続されている、請求項４に記載の半導体装置。
【請求項６】
前記第１セルは前記電荷検出部の電位をリセットするリセットトランジスタを含み、前記第２の配線が前記リセットトランジスタのソース／ドレインに接続されている、請求項４に記載の半導体装置。
【請求項７】
前記第１セルは、前記電荷検出部に接続されたゲートを有する検出トランジスタを含み、前記第２の配線が前記検出トランジスタのソース／ドレインに接続されている、請求項４または５に記載の半導体装置。
【請求項８】
前記第２セルは差動対を有する比較器の一部を含み、前記検出トランジスタは前記差動対の一方のトランジスタである、請求項７に記載の半導体装置。
【請求項９】
前記第１セルは前記差動対の他方のトランジスタを含む、請求項８に記載の半導体装置。
【請求項１０】
前記他方のトランジスタは前記重畳領域における前記複数の配線の内の第３の配線に接続されており、前記第３の配線に含まれる前記接合部の数が、前記第２の配線に含まれる前記接合部の数よりも大きい、請求項９に記載の半導体装置。
【請求項１１】
前記第１セルは前記光電変換部の電荷を排出する排出トランジスタを含み、
前記第１の配線が排出トランジスタのソース／ドレインに接続されている、
請求項４、６または請求項７乃至１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記重畳領域の周囲には第４の配線が設けられており、前記第４の配線に含まれる接合部の数は、前記第２の配線に含まれる前記接合部の前記数よりも大きい、請求項１１に記載の半導体装置。
【請求項１３】
前記第４の配線に含まれる前記接合部の前記数に対する、前記第４の配線と前記第１チップの半導体層とのコンタクトの数の比が、前記重畳領域における前記複数の配線の内の第２の配線に含まれる前記接合部の数に対する、前記第２の配線と前記第１チップの半導体層とのコンタクトの数の比よりも大きい、請求項１２に記載の半導体装置。
【請求項１４】
前記第１チップの半導体層には開口が設けられており、前記第１チップまたは前記第２チップは前記開口の下に位置する電極を有し、前記第４の配線は前記電極に接続されている、請求項１３に記載の半導体装置。
【請求項１５】
複数の第３セルが行列状に配された第３エリアを有する第３チップを備え、前記第３チップと前記第１チップとの間に前記第２チップが積層されており、
前記第２エリアと前記第３エリアが重なる重畳領域において、前記第２チップの半導体層には前記第２チップと前記第３チップとの間の電気的な接続を行う複数の貫通電極が設けられており、
前記複数の貫通電極のうちの１つの貫通電極に対して、前記第３チップに設けられた前記複数の第３セルの内の２つ以上の第３セルが接続されている、請求項１乃至１３のいずれか１項に記載の半導体装置。
【請求項１６】
各々が光電変換部を有する複数の第１セルが行列状に配された第１エリアを有する第１チップと、
Ｐ型トランジスタおよびＮ型トランジスタを含む第２セルが配された第２エリアを有する第２チップと、
メモリを有する第３セルが配された第３エリアを有する第３チップと、を備え、前記第１エリアと前記第２エリアと前記第３エリアとが互いに重なる半導体装置であって、
前記複数の光電変換部は前記第１チップの第１半導体層に設けられており、
前記第１エリアと前記第２エリアが重なる第１重畳領域において前記第１チップと前記第２チップとの間の電気的な接続を行う複数の配線の各々が、前記第１チップに配された複数の導電パターンのいずれかと前記第２チップに配された複数の導電パターンのいずれかとの接合部を含んでおり、
前記第２エリアと前記第３エリアが重なる第２重畳領域において、前記第２チップの第２半導体層には前記第２チップと前記第３チップとの間の電気的な接続を行う複数の貫通電極が設けられており、
前記第２重畳領域において、前記第２チップの前記第２半導体層と前記第３チップの半導体層との間には、前記接合部の面積よりも大きい面積を有する金属パターンが設けられており、前記金属パターンと前記第２半導体層との距離が、前記第２半導体層の厚さよりも小さいことを特徴とする半導体装置。
【請求項１７】
前記第１の配線は、前記複数の第１セルの内の２以上の前記第１セルにより共有されることを特徴とする請求項１乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記第１の配線に含まれる前記接合部および前記第２の配線に含まれる前記接合部が前記重畳領域に配されることを特徴とする請求項１乃至１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記電気回路は第２セルに含まれており、
前記第２エリアには複数の前記第２セルが行列状に配されていることを特徴とする請求項１乃至１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記接合部は、前記第１チップに配された複数の導電パターンのうちの１つの前記導電パターンと前記第２チップに配された複数の導電パターンのうちの１つの前記導電パターンとにより構成されることを特徴とする請求項１乃至１９のいずれか１項に記載の半導体装置。
【請求項２１】
請求項１乃至２０のいずれか１項に記載の半導体装置と、
前記半導体装置から出力された信号を処理する処理装置と、を備える機器。
【請求項２２】
前記機器は、スマートフォン、ウエアラブル端末、カメラ、移動体、医療機器であることを特徴とする請求項２１に記載の機器。
【請求項２３】
複数の光電変換部が設けられた第１ウエハと、複数のトランジスタが設けられた第２ウエハとを、前記第１ウエハの第１導電パターンと前記第２ウエハの第２導電パターンとが接合するように貼り合わせる第１工程と、
前記第１工程の後に、前記第２ウエハを薄化する第２工程と、
前記第２工程の後に、前記第２ウエハに対して前記第１ウエハの側と反対側に、前記第１導電パターンおよび前記第２導電パターンに重なるように金属パターンを形成する第３工程と、
前記第３工程の後に、第３ウエハと前記第２ウエハとを、前記第２ウエハと前記第３ウエハとの間に前記金属パターンが位置するように貼り合わせる第４工程と、
前記第４工程の後に、前記第１ウエハを薄化する第５工程と、を備え、
前記金属パターンの面積が前記第１導電パターンと前記第２導電パターンとの接合面積よりも大きいことを特徴とする半導体装置の製造方法。
【請求項２４】
前記第４工程の前に、前記第２ウエハには前記第２ウエハの半導体層を貫通する貫通電極が設けられており、前記第４工程において、前記貫通電極と前記第３ウエハの第３導電パターンとが電気的に接続される、請求項２３に記載の半導体装置の製造方法。
【請求項２５】
前記貫通電極を構成する導電材料を前記第２工程の後に前記第２ウエハの上に配置する、請求項２４に記載の半導体装置の製造方法。
【請求項２６】
複数の第１セルが行列状に配された第１エリアを有する半導体層と、
複数の配線と、を含む第１チップであって、
前記複数の配線の各々は、前記第１チップと第２チップとの間の電気的な接続を行い、前記第１チップに配された複数の導電パターンのいずれかと前記第２チップに配された複数の導電パターンのいずれかとの接合部を有し、
前記複数の配線の内の第１の配線に含まれる前記接合部の数が、前記複数の配線の内の第２の配線に含まれる前記接合部の数よりも大きく、
前記第１の配線に含まれる前記接合部と前記第２の配線に含まれる前記接合部との少なくとも一方が、前記第１エリアと重なる領域に配される第１チップ。
【請求項２７】
前記第１の配線は、前記複数の第１セルの内の２以上の前記第１セルにより共有されることを特徴とする請求項２６に記載の第１チップ。
【請求項２８】
前記第１セルは、光電変換部を含むことを特徴とする請求項２６または２７に記載の第１チップ。
【請求項２９】
前記第１セルは、前記光電変換部の電荷を検出する電荷検出部と、前記電荷検出部の電位をリセットするリセットトランジスタを含み、前記第１の配線が前記リセットトランジスタのソース／ドレインに接続されていることを特徴とする請求項２８に記載の第１チップ。
【請求項３０】
電気回路を含む第２セルを有する第２エリアを有する半導体層と、
複数の配線と、を含む第２チップであって、
前記複数の配線の各々は、第１チップと前記第２チップとの間の電気的な接続を行い、前記第１チップに配された複数の導電パターンのいずれかと前記第２チップに配された複数の導電パターンのいずれかとの接合部を有し、
前記複数の配線の内の第１の配線に含まれる前記接合部の数が、前記複数の配線の内の第２の配線に含まれる前記接合部の数よりも大きく、
前記第１の配線に含まれる前記接合部と前記第２の配線に含まれる前記接合部との少なくとも一方が、前記第１チップの複数の第１セルが配された領域と前記第２エリアとが重なる領域に配される第２チップ。
【請求項３１】
前記第１の配線は、複数の前記第１セルの内の２以上の前記第１セルにより共有されることを特徴とする請求項３０に記載の第２チップ。