(57)【要約】    【課題】  支持板に支持された状態で配線板の導体パターンの検査を行うことができる配線板の製造方法を提供する。    【解決手段】  配線板２０の第２面側最外層の層間樹脂絶縁層５０下に配置されるパッド６０Ｐへ接続する接続パターン３４に接続されたテスト配線用パッド３６を備える。即ち、パッド６０Ｐへ接続されたテスト配線用パッド１５８Ｔを露出している第１面側最外層の層間樹脂絶縁層１５０上に備えるので、配線板の外部接続用のパッド６０Ｐに検査プローブを当てることができない支持板３０に配線板２０が支持された状態で、導体パターンの検査を行うことができる。【選択図】  図６
2014127634.tif 000002
【特許請求の範囲】
【請求項１】
支持板と、該支持板上に設けられて層間樹脂絶縁層と導体パターンとが交互に積層されてなるビルドアップ層と、該ビルドアップ層における最上層の層間樹脂絶縁層上に設けられて半導体素子が実装される実装パッドと、
を有する配線板の製造方法であって、
前記最上層の層間樹脂絶縁層上における前記実装パッドの形成領域外にテストパッドを設けることと、
前記ビルドアップ層における最下層の層間樹脂絶縁層上に配置され、前記テストパッドを外部基板接続用のパッドへ接続する接続パターンを設けることと、
を有する配線板の製造方法。
【請求項２】
請求項１の配線板の製造方法であって：
前記テストパッドを、前記接続パターンを介して前記実装パッドに接続することを特徴とする配線板の製造方法。
【請求項３】
請求項１又は２の配線板の製造方法であって：
前記テストパッドと前記接続パターンとを、直線状に積層されてなる複数のビア導体を介して接続することを特徴とする配線板の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の配線板の製造方法であって：
前記テストパッドは、前記実装パッドよりも大径であることを特徴とする配線板の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の配線板の製造方法であって：
前記テストパッドから前記接続パターンを介して前記実装パッドに接続される配線パッドは、前記外部基板接続用のパッドよりも小径であり、外部基板接続用のパッドの下面に設けられた凹部に設けられていることを特徴とする配線板の製造方法。
【請求項６】
請求項１に記載の配線板の製造方法であって：
前記配線板と前記支持板との間に、該配線板の剥離層が設けられ、
前記接続パターン及び前記テストパッドは、前記配線板と前記剥離層との間に設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂絶縁層と導体パターンとを積層したコア基板を備えない配線板が剥離用の支持板で支持された配線板の製造方法に関し、該配線板に半導体素子を実装し、モールド樹脂で封止した後、支持板を剥離する電子部品の製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、コアレスの配線板と、配線板の上面に実装される半導体素子と、該配線板と半導体素子との間に充填されるアンダーフィル樹脂と、半導体素子を封止する封止樹脂とを有する電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９４６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示される電子部品は、配線板に半導体素子を実装し、支持板を剥離しない限り、配線板のパッド側が支持板に覆われているため導体パターンの検査を行うことができなかった。このため、導体パターンの短絡、断線が生じている不良の配線板に、半導体素子を実装し、更に、モールドを行って最終製品の電子部品になるまで、配線板の導体パターンの不良を見つけることがでず、良品の半導体素子の廃棄を招き、生産コストを上昇させる原因となっていた。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、支持板に支持された状態で配線板の導体パターンの検査を行うことができる配線板の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本願発明の配線板の製造方法は、支持板と、該支持板上に設けられて層間樹脂絶縁層と導体パターンとが交互に積層されてなるビルドアップ層と、該ビルドアップ層における最上層の層間樹脂絶縁層上に設けられて半導体素子が実装される実装パッドと、
を有する配線板の製造方法であって、
前記最上層の層間樹脂絶縁層上における前記実装パッドの形成領域外にテストパッドを設けることと、
前記ビルドアップ層における最下層の層間樹脂絶縁層上に配置され、前記テストパッドを外部基板接続用のパッドへ接続する接続パターンを設けることと、を備えることを技術的特徴とする。
【発明の効果】
【０００７】
本願発明の配線板の製造方法は、最上層の層間樹脂絶縁層上における実装パッドの形成領域外にテストパッドを備える。即ち、外部基板接続用のパッドへ接続されたテスト配線用パッドを露出している第１面側最外層の層間樹脂絶縁層上に備えるので、配線板の外部接続用のパッドに検査プローブを当てることができない支持板に配線板が支持された状態で、導体パターンの検査を行うことができる。
【図面の簡単な説明】
【０００８】
【図１】本願発明の第１実施形態に係る中間体の製造工程図である。
【図２】第１実施形態の中間体の製造工程図である。
【図３】第１実施形態の中間体の製造工程図である。
【図４】第１実施形態の中間体の製造工程図である。
【図５】第１実施形態の中間体の製造工程図である。
【図６】第１実施形態の電子部品の製造工程図である。
【図７】第１実施形態の電子部品の製造工程図である。
【図８】第１実施形態の電子部品の製造工程図である。
【図９】第１実施形態の電子部品の製造工程図である。
【図１０】第１実施形態の電子部品の断面図である。
【図１１】第２実施形態の中間体の断面図である。
【図１２】第２実施形態の電子部品の製造工程図である。
【図１３】第３実施形態の中間体の断面図である。
【発明を実施するための形態】
【０００９】
[第１実施形態]
図６（Ａ）は、第１実施形態の中間体の断面図である。
中間体１００は、配線板２０と該配線板を支持する支持板３０とから成る。図６（Ｂ）に示すように中間体に半導体素子９０を実装した後、図８（Ａ）に示すように半導体素子を封止樹脂９６でモールドし、支持板３０を剥離した後（図９（Ｂ））、個片の電子部品に切り分けられる（図１０（Ｂ））。
【００１０】
図１０（Ｂ）は、第１実施形態の中間体により形成される電子部品１０の断面図である。
電子部品１０は、導体パターンと樹脂絶縁層とが積層されてなる配線板２０と、配線板２０上に実装されてなる半導体素子（ロジックチップ）９０とからなる。配線板２０は、第１面Ｆとその第１面とは反対側の第２面Ｓとを有し、第１樹脂絶縁層５０と、第１樹脂絶縁層５０上に形成されている第１導体パターン５８と、第１樹脂絶縁層５０及び第１導体パターン５８上に形成されている第２樹脂絶縁層１５０と、第２樹脂絶縁層１５０上に形成されている第２導体パターン１５８とから成るビルドアップ層を有している。第２樹脂絶縁層１５０上にソルダーレジスト層７０が形成されている。
【００１１】
パッド６０Ｐと第１導体パターン５８とは第１樹脂絶縁層５０に形成された第１ビア導体６０を介して接続されている。第１導体パターン５８と第２導体パターン１５８とは第２樹脂絶縁層１５０に形成された第２ビア導体１６０を介して接続されている。第２導体パターン１５８上にソルダーレジスト層７０の開口７１を介して半田バンプ７６が形成されている。開口７１により露出される第２導体パターンが実装パッド１５８Ｐを構成し、該
実装パッド１５８Ｐ上に形成された半田バンプ７６により半導体素子９０のパッド９２が接続されている。第１ビア導体６０の底部のパッド６０Ｐに半田バンプ７７が形成されている。
【００１２】
第１樹脂絶縁層５０、第２樹脂絶縁層１５０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。アンダーフィル９４は、最大径３０μｍ未満、平均粒子径５μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなる。モールド樹脂９６は、平均粒子径４μｍのシリカ、アルミナ等の無機フィラーを含むエポキシ系樹脂からなり、熱膨張係数はアンダーフィルより低いように調整されている。
【００１３】
図６（Ｂ）に示すように、中間体１００は、一対の半導体素子９０の間にテストパッド１５８Ｔが設けられている。図６（Ａ）に示すように、該テストパッド１５８Ｔは、ビア導体１６０、ビア導体直下の導体パターン５８、ビア導体６０を介して接続パターン３４に接続されている。接続パターン３４の他端は、パッド６０Ｐの直下に設けられた、テスト配線パッド３６に接続されている。これにより、パッドと同数設けられた各テストパッド１５８Ｔは、配線板２０のそれぞれのパッド６０Ｐに接続されている。テストパッド１５８Ｔは、テストプローブを当て易いようにパッド６０Ｐよりも大径に形成されている。
【００１４】
第２導体パターン１５８、ビア導体１６０、第１導体パターン５８、ビア導体６０からなる配線板２０の回路パターンは、テストパッド１５８Ｔにテストプローブを当てると共に、該テストパッド１５８Ｔに接続パターン３４，ビア６０Ｐ、回路パターン（第２導体パターン１５８、ビア導体６０、第１導体パターン５８、ビア導体６０）を介して接続されている半田バンプ７６にテストプローブを当てることで接続（断線が無い）ことが確認され、また、他の半田バンプにテストプローブを当てることで、短絡が無いことが確認される。
【００１５】
第１実施形態の中間体１００では、配線板２０の第２面側最外層の層間樹脂絶縁層５０側に配置されるパッド６０Ｐへ接続する接続パターン３４に接続されたテスト配線用パッド３６を備える。即ち、パッド６０Ｐへ接続されたテスト配線用パッド１５８Ｔを露出している第１面側最外層の層間樹脂絶縁層１５０上に備えるので、配線板の外部接続用のパッド６０Ｐに検査プローブを当てることができない支持板３０に配線板２０が支持された状態で、回路パターンの検査を行うことができる。
【００１６】
実施形態の電子部品の製造方法が図１〜図１０に示される。
（１）まず、厚さ約１．１mmのガラス板３０が用意される（図１（Ａ））。
ガラス板は、実装するシリコン製ＩＣチップとの熱膨張係数差が小さくなるように、ＣＴＥが約３．３（ｐｐｍ）以下で、且つ、後述する剥離工程において使用する３０８ｎｍのレーザ光に対して透過率が９割以上であることが望ましい。
【００１７】
（２）ガラス板３０の上に、主として熱可塑性ポリイミド樹脂からなる剥離層３２が設けられる（図１（Ｂ））。
【００１８】
（３）剥離層３２の上に銅箔が積層されパターニングにより接続パターン３４、テスト配線パッド３６が形成される（図１（Ｃ））。
【００１９】
（４）剥離層３２の上に第１絶縁層５０が形成される（図２（Ａ））。
【００２０】
（５）ＣＯ2ガスレーザにて、第１絶縁層５０を貫通し、剥離層３２上のテスト配線パッド３６に至る開口５１が設けられる（図２（Ｂ）参照）。
【００２１】
（６）スパッタリングにより、第１絶縁層５０上にＴｉＮ、Ｔｉ及びＣｕからなる導体層５２が形成される（図３（Ａ））。
【００２２】
（７）導体層５２上に、市販の感光性ドライフィルムが貼り付けられ、フォトマスクフィルムが載置され露光された後、炭酸ナトリウムで現像処理され、厚さ約１５μｍのめっきレジスト５４が設けられる（図３（Ｂ））。
【００２３】
（８）導体層５２を給電層として用い、電解めっきが施され電解めっき膜５６が形成される（図４（Ａ））。
【００２４】
（９）めっきレジスト５４が剥離除去される。そして、剥離しためっきレジスト下の導体層５２が除去され、導体層５２及び電解めっき膜５６からなる第１導体パターン５８及び第１ビア導体６０が形成される（図４（Ｂ））。
【００２５】
（１０）上記（４）〜（９）と同様にして、第１樹脂絶縁層５０及び第１導体パターン５８上に第２樹脂絶縁層１５０及び第２導体パターン１５８、テストパッド１５８Ｔ、第２ビア導体１６０が形成される（図５（Ａ））。
【００２６】
（１１）実装パッド１５８Ｐを露出させる開口７１、テストパッド１５８Ｔを露出させる開口７１ｂを備えるソルダーレジスト層７０が形成される（図５（Ｂ））。
【００２７】
（１２）ソルダーレジスト層７０の開口７１に半田バンプ７６が形成されることで、中間体１００が製造される（図６（Ａ））。この中間体１００は、ガラス板３０と、ガラス板３０上に形成されている配線板２０とから形成されている。
【００２８】
（１３）上述したように、中間体のテストパッド１５８Ｔ及び半田バンプ７６にテストプローブが当てられ、配線板２０の回路パターンの良否が判断され、断線、短絡のある中間体は除かれ、良品のみが以下の工程に移される。
【００２９】
（１４）中間体１００上に半田バンプ７６を介して半導体素子９０が実装される（図６（Ｂ））。このとき、ガラス板３０が半導体素子９０と熱膨張率が近いので、配線板２０に加わる応力が低減される。
【００３０】
（１５）半導体素子９０と配線板２０との間にアンダーフィル９４が充填される（図７（Ａ））。
【００３１】
（１６）モールド型内で、半導体素子９０がシリカフィラーを含むエポキシ系樹脂からなる封止樹脂９６で封止される（図７（Ｂ））。
【００３２】
（１７）封止樹脂９６の上部が研磨され、半導体素子９０の上面が露出される（図８（Ａ））。
【００３３】
（１８）３０８ｎｍのレーザ光がガラス板３０を透過させて剥離層３２に照射され、剥離層３２が軟化される。そして、配線板２０に対してガラス板３０がスライドされ（図８（Ｂ））、ガラス板３０が剥離される（図９（Ａ））。
【００３４】
（１９）アッシングにより剥離層３２が除去され、ライトエッチングで接続パターン３４、テスト配線パッド３６が除去され、ビア導体６０の底部により構成されるパッド６０Ｐが、層間樹脂絶縁層５０の開口５０ａから露出される（図９（Ｂ））。
【００３５】
（２０）図９（Ｂ）のＸ−Ｘ、Ｘ’−Ｘ’に沿ってダイシングが行われ、テストパッド１５８Ｔの形成された部位が切り落とされ、個片に切り分けられる（図１０（Ａ））。
【００３６】
（２１）パッド６０Ｐ上に半田バンプ７７が形成され、電子部品１０が完成される（図１０（Ｂ））。この際に、半田バンプ７７が、パッド６０Ｐを露出させる開口５０ａ内に形成されるので、隣接する半田バンプ間で短絡が生じにくい。
【００３７】
[第２実施形態]
図１１は第２実施形態の中間体を示し、図１２は第２実施形態の中間体を用いた電子部品を示す。
図１１（Ｂ）は、図１１（Ａ）の中間体１００中のサークルＣの拡大図である。第２実施形態の中間体は、ビア導体６０の底部パッド６０Ｐに凹部６０ａが形成され、該凹部内に、パッドよりも小径のテスト配線用パッド３６が収容される。
【００３８】
図１２（Ａ）は、テスト配線用パッドが除去され凹部６０ａが露出したパッド６０Ｐを示している。図１２（Ｂ）は、パッド６０Ｐにバンプ７７が形成された電子部品１０を示している。第２実施形態では、パッド６０Ｐに凹部が形成されているので、バンプ７７の密着性が高い。
【００３９】
[第３実施形態]
図１３（Ａ）は第３実施形態の中間体を示し、図１３（Ｂ）は、図１３（Ａ）の中間体１００中のサークルＣ３の拡大図である。第３実施形態の中間体は、剥離層３２側に接続パターンが形成され、剥離層の剥離後、該接続パターンが除去される。第３実施形態は、第１絶縁層５０の表面を平坦に形成できる。
【産業上の利用可能性】
【００４０】
上述した実施形態では、電子部品に１個の半導体素子が搭載される例を挙げたが、本発明の構成は、複数個の半導体素子が搭載される際に適用可能である。
【符号の説明】
【００４１】
１０  電子部品
２０  配線板
３４  接続パターン
３６  テスト配線用パッド
５０  第１絶縁層
５８  第１配線パターン
６０  第１ビア導体
６０Ｐ  パッド
７７  半田バンプ
９０  半導体素子
９６  封止樹脂
１００  中間体
１５８Ｔ  テスト配線用パッド
【図１】
2014127634.tif 000003
【図２】
2014127634.tif 000004
【図３】
2014127634.tif 000005
【図４】
2014127634.tif 000006
【図５】
2014127634.tif 000007
【図６】
2014127634.tif 000008
【図７】
2014127634.tif 000009
【図８】
2014127634.tif 000010
【図９】
2014127634.tif 000011
【図１０】
2014127634.tif 000012
【図１１】
2014127634.tif 000013
【図１２】
2014127634.tif 000014
【図１３】
2014127634.tif 000015