(57)【要約】【課題】アドレス追い越しを起こさず、映像の上下反転とフレームレート変換を行ない、フレームメモリの数が少ない映像処理装置を提供する。【解決手段】この映像処理装置では、映像信号ＶＤ１を１フレーム分ずつフレームメモリＭ１，Ｍ２に順次書き込む書込制御回路２と、書き込まれた映像信号ＶＤ１をフレームメモリＭ１，Ｍ２から１フレーム分ずつ順次読み出す読出制御回路３とを備える。読出制御回路３は、各フレームメモリＭにおいて映像信号ＶＤ１が書き込まれた方向と反対方向に映像信号を読み出し、書込制御回路２は、各フレームメモリＭにおいて映像信号ＶＤ１が読み出された方向と同じ方向に映像信号ＶＤ１を書き込む。【選択図】図１
2014082692.tif 000002
【特許請求の範囲】
【請求項１】
各々が１フレーム分の映像を記憶する複数のフレームメモリと、
映像信号を１フレーム分ずつ前記複数のフレームメモリに順次書き込む書込制御回路と、
前記書込制御回路によって書き込まれた前記映像信号を前記複数のフレームメモリから１フレーム分ずつ順次読み出す読出制御回路とを備え、
前記読出制御回路は、前記映像の上下が反転するように、各フレームメモリにおいて前記映像信号が書き込まれた方向と反対方向に前記映像信号を読み出し、
前記書込制御回路は、各フレームメモリにおいて前記映像信号が読み出された方向と同じ方向に前記映像信号を書き込む、映像処理装置。
【請求項２】
２つのフレームメモリを備え、
前記書込制御回路は、前記映像信号を１フレーム分ずつ前記２つのフレームメモリに交互に書き込む、請求項１に記載の映像処理装置。
【請求項３】
初期状態では、前記２つのフレームメモリのうちの一方のフレームメモリに対する前記書込制御回路による書込動作と、前記２つのフレームメモリのうちの他方のフレームメモリに対する前記読出制御回路による読出動作とが並行に行なわれ、
前記書込制御回路による書込方向と前記読出制御回路による読出方向とは反対方向である、請求項２に記載の映像処理装置。
【請求項４】
前記書込制御回路は、
読出周期が書込周期の２倍よりも小さい場合は、各フレームメモリにおいて前記映像信号が読み出された方向と同じ方向に前記映像信号を書き込み、
前記読出周期が前記書込周期の２倍よりも大きい場合は、各フレームメモリに前記映像信号を順方向に書き込む、請求項２に記載の映像処理装置。
【請求項５】
前記読出制御回路は、次に読出を行なうべきフレームメモリに前記書込制御回路による書込が行なわれている場合は、読出が終了したフレームメモリから前記映像信号を再度読み出す、請求項２に記載の映像処理装置。
【請求項６】
各々が１フレーム分の映像を記憶する３つのフレームメモリと、
映像信号を１フレーム分ずつ前記３つのフレームメモリに順次書き込む書込制御回路と、
前記書込制御回路によって書き込まれた前記映像信号を前記３つのフレームメモリから１フレーム分ずつ順次読み出す第１の読出制御回路と、
前記第１の読出制御回路によって読み出された前記映像信号を前記３つのフレームメモリから１フレーム分ずつ順次読み出す第２の読出制御回路とを備え、
前記第１および第２の読出制御回路の各々は、前記映像の上下が反転するように、各フレームメモリにおいて前記映像信号が書き込まれた方向と反対方向に前記映像信号を読み出し、
前記書込制御回路は、各フレームメモリにおいて前記第２の読出制御回路によって前記映像信号が読み出された方向と同じ方向に前記映像信号を書き込む、映像処理装置。
【請求項７】
初期状態では、前記２つのフレームメモリのうちの第１のフレームメモリに対する前記書込制御回路による書込動作と、前記２つのフレームメモリのうちの第２のフレームメモリに対する前記第２の読出制御回路による読出動作と、前記２つのフレームメモリのうちの第３のフレームメモリに対する前記第１の読出制御回路による読出動作とが並行に行なわれ、
初期状態では、前記書込制御回路による書込方向と前記第１および第２の読出制御回路による読出方向とは反対方向である、請求項６に記載の映像処理装置。
【請求項８】
前記書込制御回路は、
読出周期が書込周期の２倍よりも小さい場合は、
各フレームメモリにおいて前記第２の読出制御回路によって前記映像信号が読み出された方向と同じ方向に前記映像信号を書き込み、
前記読出周期が前記書込周期の２倍よりも大きい場合は、各フレームメモリに前記映像信号を順方向に書き込む、請求項６に記載の映像処理装置。
【請求項９】
前記第１または第２の読出制御回路は、次に読出を行なうべきフレームメモリに前記書込制御回路による書込が行なわれている場合は、読出が終了したフレームメモリから前記映像信号を再度読み出す、請求項６に記載の映像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像処理装置に関し、たとえば映像の上下の反転とフレームレートの変換を行なう映像処理装置に好適に利用できるものである。
【背景技術】
【０００２】
映像処理装置において、映像の上下の反転とフレームレートの変換は、複数のフレームメモリを介して行なわれる。装置の低コスト化を図るため、フレームメモリの数の低減化が求められている。フレームメモリの数を減らすためには、アドレス追い越しを回避する技術が必要となる。
【０００３】
特許文献１には、フレームレートを変換する際、アドレス追い越しの発生を予め検出し、アドレス追い越しが発生しそうな場合には書込を停止する方法が開示されている。また、特許文献２には、映像の上下を反転する際にアドレス追い越しを回避する方法として、書込方向を各フレーム毎に逆方向にする方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１９１７８２号公報
【特許文献２】特開平８−１４００３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の映像処理装置では、フレームレート変換を伴う映像の上下反転を行なうには、最低でも（同時読出数＋２）個のフレームメモリが必要であり、（同時読出数＋１）個のフレームメモリしかない場合は、アドレス追い越しが発生していた。アドレス追い越しが発生した場合には、画面の上部と下部で異なる時間の映像が表示されることになり、境界部分が横線状に切れて見える。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、本願の映像処理装置では、各フレームメモリにおいて映像信号が書き込まれた方向と反対方向に映像信号を読み出し、各フレームメモリにおいて映像信号が読み出された方向と同じ方向に映像信号を書き込む。
【発明の効果】
【０００８】
一実施の形態によれば、アドレス追い越しを起こすことなく、映像の上下反転とフレームレート変換を行ない、フレームメモリの数を減らすことができる。
【図面の簡単な説明】
【０００９】
【図１】本願の実施の形態１による映像処理装置の構成を示すブロック図である。
【図２】図１に示した映像処理装置の動作を示すタイムチャートである。
【図３】図１に示した映像処理装置の他の動作を示すタイムチャートである。
【図４】図１に示した映像処理装置のさらに他の動作を示すタイムチャートである。
【図５】図１に示した映像処理装置のさらに他の動作を示すタイムチャートである。
【図６】実施の形態１の変更例となる映像処理装置の動作を示すタイムチャートである。
【図７】実施の形態１の変更例となる映像処理装置の他の動作を示すタイムチャートである。
【図８】実施の形態１の変更例となる映像処理装置のさらに他の動作を示すタイムチャートである。
【図９】実施の形態１の変更例となる映像処理装置のさらに他の動作を示すタイムチャートである。
【図１０】本願の実施の形態２による映像処理装置の構成を示すブロック図である。
【図１１】図１０に示した映像処理装置の動作を示すタイムチャートである。
【図１２】図１０に示した映像処理装置の他の動作を示すタイムチャートである。
【図１３】実施の形態１の変更例となる映像処理装置の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１０】
[実施の形態１］
本願の実施の形態１による映像処理装置は、映像の上下の反転とフレームレートの変換とを同時に行なうことが可能な装置である。この映像処理装置は、図１に示すように、入力端子Ｔ１，Ｔ２および出力端子Ｔ３，Ｔ４を備える。入力端子Ｔ１は、外部から映像信号ＶＤ１を受ける。入力端子Ｔ２は、外部から映像信号ＶＤ１に同期した垂直同期信号ＶＳ１を受ける。出力端子Ｔ３は、外部に映像信号ＶＤ２を出力するために用いられる。出力端子Ｔ４は、外部に映像信号ＶＤ２に同期した垂直同期信号ＶＳ２を出力するために用いられる。
【００１１】
また、この映像処理装置は、２つのフレームメモリＭ１，Ｍ２、ＶＳ２発生回路１、書込制御回路２、および読出制御回路３を備える。フレームメモリＭ１，Ｍ２の各々は、１フレーム分の映像信号ＶＤ１を記憶する。ＶＳ２発生回路１は、読出用の垂直同期信号ＶＳ２を生成する。書込制御回路２は、垂直同期信号ＶＳ１に同期して動作し、映像信号ＶＤ１を１フレーム分ずつフレームメモリＭ１，Ｍ２に順次書き込む。映像信号ＶＤ１は１フレーム分ずつフレームメモリＭ１，Ｍ２に交互に書き込まれる。読出制御回路３は、垂直同期信号ＶＳ２に同期して動作し、フレームメモリＭ１，Ｍ２から映像信号ＶＤ１を１フレーム分ずつ読み出して映像信号ＶＤ２を生成する。
【００１２】
また、読出制御回路３は、各フレームメモリＭにおいて映像信号ＶＤ１が書き込まれた方向と反対方向に映像信号ＶＤ１を読み出す。書込制御回路２は、読出周期が書込周期の２倍よりも小さい場合は、各フレームメモリＭにおいて映像信号ＶＤ１が読み出された方向と同じ方向に映像信号ＶＤ１を書き込む。
【００１３】
ただし、初期状態では、フレームメモリＭ１に対する書込制御回路２による書込動作と、フレームメモリＭ２に対する読出制御回路３による読出動作とが並行に行なわれる。このとき、書込制御回路２による書込方向と読出制御回路３による読出方向とは反対方向である。
【００１４】
また、書込制御回路２は、読出周期が書込周期の２倍よりも大きい場合は、各フレームメモリＭにおいて映像信号ＶＤ１を順方向に書き込む。
【００１５】
詳しく説明すると、書込制御回路２は、スイッチ１０，１３，１４、書込アドレス発生回路１１、ラッチ回路１２，１８、レジスタ１５，１６、およびカウンタ１７を含む。読出制御回路３は、スイッチ２０，２３，２４、読出アドレス発生回路２１、ラッチ回路２２，２７、レジスタ２５，２６、およびカウンタ２８を含む。
【００１６】
スイッチ１０の共通端子は入力端子Ｔ１に接続され、その２つの切換端子はそれぞれフレームメモリＭ１，Ｍ２の入力端子に接続される。スイッチ１０は、書込アドレス発生回路１１からのフレーム選択信号ＦＳ１に従って、入力端子Ｔ１とフレームメモリＭ１またはＭ２の入力端子とを接続する。フレームメモリＭ１またはＭ２は、書込アドレス発生回路１１からの書込アドレス信号ＷＡによって指定されるアドレスに、スイッチ１０を介して与えられた映像信号を記憶する。
【００１７】
書込アドレス発生回路１１は、垂直同期信号ＶＳ１に同期して動作し、面番号指令信号ＷＮおよび書込方向指令信号ＷＤに基づいて、フレーム選択信号ＦＳ１および書込アドレス信号ＷＡを生成する。面番号指令信号ＷＮは、フレームメモリＭ１，Ｍ２のうちの映像信号ＶＤ１を書き込むべきフレームメモリＭを示す信号である。書込アドレス発生回路１１は、面番号指令信号ＷＮに従ってフレーム選択信号ＦＳ１を生成する。また、書込アドレス発生回路１１は、面番号指令信号ＷＮが更新されない場合は、書込アドレス信号ＷＡの更新を停止して、フレームメモリＭへの映像信号ＶＤ１の書込を停止する。
【００１８】
また、書込アドレス信号ＷＡは、映像信号ＶＤ１を書き込むべきフレームメモリＭのうちの映像信号ＶＤ１を書き込むべきアドレスを指定する信号である。書込アドレス発生回路１１は、信号ＷＤが正方向を示している場合は、フレームメモリＭの最初のラインのアドレスを示すアドレス信号ＷＡを発生した後に、１ライン分の映像信号ＶＤ１の書込が終了する毎にアドレス信号ＷＡに対して１ライン分のアドレスを加算する。また、書込アドレス発生回路１１は、信号ＷＤが負方向を示している場合は、フレームメモリＭの最後のラインのアドレスを示すアドレス信号ＷＡを発生した後に、１ライン分の映像信号ＶＤ１の書込が終了する毎にアドレス信号ＷＡから１ライン分のアドレスを減算する。
【００１９】
ラッチ回路１２は、垂直同期信号ＶＳ１に応答してラッチ回路２２の出力信号を取り込み、取り込んだ信号を保持および出力する。レジスタ１５は、正方向（＋方向）を示す書込方向指令信号ＷＤを保持している。レジスタ１６は、負方向（−方向）を示す書込方向指令信号ＷＤを保持している。
【００２０】
スイッチ１４は、読出周期が書込周期の２倍以下である場合は、ラッチ回路１２の出力信号に従って、レジスタ１５，１６のうちのいずれか一方の信号ＷＤを書込アドレス発生回路１１に与える。この場合の初期状態では、スイッチ１４は、ラッチ回路１２の出力信号に従って、レジスタ１５の信号ＷＤを書込アドレス発生回路１１に与える。また、スイッチ１４は、読出周期が書込周期の２倍よりも大きい場合は常時、レジスタ１５の信号ＷＤを書込アドレス発生回路１１に与える。
【００２１】
カウンタ１７は、垂直同期信号ＶＳ１のパルス数をカウントし、そのカウント値を示す信号を出力する。ラッチ回路１８は、垂直同期信号ＶＳ１に応答して、カウンタ２８の出力信号を保持および出力する。スイッチ１３は、読出周期が書込周期の２倍以下である場合は、カウンタ１７の出力信号を面番号指令信号ＷＮとして書込アドレス発生回路１１に与える。また、スイッチ１３は、読出周期が書込周期の２倍よりも大きい場合は、ラッチ回路１８の出力信号を面番号指令信号ＷＮとして書込アドレス発生回路１１に与える。スイッチ１３は、設定部（図示せず）からの信号によって制御される。
【００２２】
また、スイッチ２０の共通端子は出力端子Ｔ３に接続され、その２つの切換端子はそれぞれフレームメモリＭ１，Ｍ２の出力端子に接続される。スイッチ２０は、読出アドレス発生回路２１からのフレーム選択信号ＦＳ２に従って、出力端子Ｔ３とフレームメモリＭ１またはＭ２の出力端子とを接続する。フレームメモリＭ１またはＭ２は、読出アドレス発生回路２１からの読出アドレス信号ＲＡ１によって指定されるアドレスから信号を読み出し、読み出した信号を映像信号ＶＤ２としてスイッチ２０を介して出力端子Ｔ３に出力する。
【００２３】
読出アドレス発生回路２１は、垂直同期信号ＶＳ２に同期して動作し、面番号指令信号ＲＮ１および読出方向指令信号ＲＤ１に基づいて、フレーム選択信号ＦＳ２および読出アドレス信号ＲＡ１を生成する。面番号指令信号ＲＮ１は、フレームメモリＭ１，Ｍ２のうちの映像信号を読み出すべきフレームメモリＭを示す信号である。読出アドレス発生回路２１は、面番号指令信号ＲＮ１に従ってフレーム選択信号ＦＳ２を生成する。
【００２４】
また、読出アドレス信号ＲＡ１は、映像信号を読み出すべきフレームメモリＭのうちの映像信号を読み出すべきアドレスを指定する信号である。読出アドレス発生回路２１は、信号ＲＤ１が正方向を示している場合は、フレームメモリＭの最初のラインのアドレスを示すアドレス信号ＷＡを発生した後に、１ライン分の映像信号ＶＤ１の読出が終了する毎にアドレス信号ＲＡ１に対して１ライン分のアドレスを加算する。また、読出アドレス発生回路２１は、信号ＲＤ１が負方向を示している場合は、フレームメモリＭの最後のラインのアドレスを示すアドレス信号ＲＡ１を発生した後に、１ライン分の映像信号ＶＤ１の読出が終了する毎にアドレス信号ＲＡ１から１ライン分のアドレスを減算する。
【００２５】
ラッチ回路２２は、垂直同期信号ＶＳ２に応答してラッチ回路１２の出力信号を取り込み、取り込んだ信号の反転信号を保持および出力する。レジスタ２５は、正方向（＋方向）を示す読出方向指令信号ＲＤ１を保持している。レジスタ２６は、負方向（−方向）を示す読出方向指令信号ＲＤ１を保持している。
【００２６】
スイッチ２４は、読出周期が書込周期の２倍以下である場合は、ラッチ回路２２の出力信号に従って、レジスタ２５，２６のうちのいずれか一方の信号ＲＤ１を読出アドレス発生回路２１に与える。この場合の初期状態では、スイッチ２４は、ラッチ回路２２の出力信号に従って、レジスタ２６の信号ＲＤ１を読出アドレス発生回路２１に与える。また、スイッチ２４は、読出周期が書込周期の２倍よりも大きい場合は常時、レジスタ２６の信号ＲＤ１を読出アドレス発生回路２１に与える。
【００２７】
ラッチ回路２７は、垂直同期信号ＶＳ２に応答してカウンタ１７の出力信号を取り込み、取り込んだ信号を保持および出力する。カウンタ２８は、垂直同期信号ＶＳ２のパルス数をカウントし、そのカウント値を示す信号を出力する。スイッチ２３は、読出周期が書込周期の２倍以下である場合は、ラッチ回路２７の出力信号を面番号指令信号ＲＮ１として読出アドレス発生回路２１に与える。また、スイッチ２３は、読出周期が書込周期の２倍よりも大きい場合は、カウンタ２８の出力信号を面番号指令信号ＲＮ１として読出アドレス発生回路２１に与える。スイッチ２３は、設定部（図示せず）からの信号によって制御される。
【００２８】
まとめると、読出周期が書込周期の２倍以下である場合は、書込制御回路２は、垂直同期信号ＶＳ１に応答して面番号指令信号ＷＮをインクリメントし、書込方向として読出方向と同じ方向を選択する。また、読出制御回路３は、垂直同期信号ＶＳ２に応答して面番号指令信号ＷＮを取り込み、書き込みが終了したフレームメモリＭから映像信号を読み出す。このとき読出制御回路３は、読出方向が書込制御回路２が書き込んだときと反対方向になるよう、書込方向が正方向であれば負方向を選択し、書込方向が負方向であれば正方向を選択する。
【００２９】
ただし、初期状態では、フレームメモリＭ１に対する書込制御回路２による書込動作と、フレームメモリＭ２に対する読出制御回路３による読出動作とが並行に行なわれる。このとき、書込制御回路２による書込方向と読出制御回路３による読出方向とは反対方向である。書込制御回路２による書込方向は正方向であり、読出制御回路３による読出方向は負方向である。
【００３０】
また、読出周期が書込周期の２倍よりも大きい場合は、書込制御回路２の書込方向は正方向に固定され、読出制御回路３の読出方向は負方向に固定される。読出制御回路３は、垂直同期信号ＶＳ２に応答して面番号指令信号ＲＮ１をインクリメントする。書込制御回路２は、垂直同期信号ＶＳ１に応答して面番号指令信号ＲＮ１を取り込み、その面番号指令信号ＲＮ１を面番号指令信号ＷＮとする。また、書込制御回路２は、面番号指令信号ＷＮが更新されない場合は、フレームメモリＭへの映像信号ＶＤ１の書込を停止する。
【００３１】
図２は、０．５≧読出周期／書込周期＞０である場合における映像処理装置の動作を示すタイムチャートである。図２において、上側の長方形の図はフレームメモリＭ１における各ラインの先頭アドレスの時間変化を示している。上側の長方形の上端がフレームメモリＭ１の最初のラインの先頭アドレスを示し、長方形の下端がフレームメモリＭ１の最後のラインの先頭アドレスを示している。また、下側の長方形の図はフレームメモリＭ２における各ラインの先頭アドレスの時間変化を示している。下側の長方形の上端がフレームメモリＭ２の最初のラインの先頭アドレスを示し、長方形の下端がフレームメモリＭ２の最後のラインの先頭アドレスを示している。
【００３２】
また、１フレーム目の書込を１Ｗとし、２フレーム目の書込を２Ｗとし、３フレーム目の書込を３Ｗとしている。以下同様である。また、１フレーム目の読出を１Ｒとし、２フレーム目の読出を２Ｒとし、３フレーム目の読出を３Ｒとしている。以下同様である。
【００３３】
初期状態では、フレームメモリＭ１に対して書込アドレスが与えられ、フレームメモリＭ２に対して読出アドレスが与えられる。また、フレームメモリＭ１に対する書込アドレスは正方向（図２では下方向）に遷移し、フレームメモリＭ２に対する読出アドレスは負方向（上方向）に遷移する。
【００３４】
すなわち、時刻ｔ０においてフレームメモリＭ１の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ２においてフレームメモリＭ１の最後のラインのアドレスが指定される。時刻ｔ０〜ｔ２でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に１フレーム分の映像信号ＶＳ１が書き込まれる（１Ｗ）。
【００３５】
また、時刻ｔ０においてフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ１においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ１でフレームメモリＭ２全体のアドレスが指定される。このときは、フレームＭ２に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。また、０．５≧読出周期／書込周期＞０であるので、フレームメモリＭ１への書込よりもフレームメモリＭ２からの読出の方が早く終了する。
【００３６】
次に時刻ｔ２において、垂直同期信号ＶＳ１に応答してフレームメモリＭ２が書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ０〜ｔ１）において当該フレームメモリＭ２で行なわれた読出の方向と同じ負方向に設定される。したがって、時刻ｔ２においてフレームメモリＭ２の最後のラインのアドレスが指定され、所定の周期で書込アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ２〜ｔ５でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に２フレーム目の映像信号ＶＳ１が書き込まれる（２Ｗ）。
【００３７】
２フレーム目の映像信号ＶＳ１の書込（２Ｗ）が行なわれている間の時刻ｔ３において、垂直同期信号ＶＳ２に応答して、フレームメモリＭ１が読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ０〜ｔ２）において当該フレームメモリＭ１で行なわれた書込（１Ｗ）の方向と反対方向である負方向に設定される。これにより、時刻ｔ３においてフレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ４においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ３〜ｔ４でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が読み出される（１Ｒ）。
【００３８】
また時刻ｔ５において、垂直同期信号ＶＳ１に応答してフレームメモリＭ１が書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ３〜ｔ４）において当該フレームメモリＭ１で行なわれた読出（１Ｒ）の方向と同じ負方向に設定される。したがって、時刻ｔ５においてフレームメモリＭ１の最後のラインのアドレスが指定され、所定の周期で書込アドレスが負方向に遷移し、時刻ｔ８においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ５〜ｔ８でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に３フレーム目の映像信号ＶＳ１が書き込まれる（３Ｗ）。
【００３９】
３フレーム目の映像信号ＶＳ１の書込（３Ｗ）が行なわれている間の時刻ｔ６において、垂直同期信号ＶＳ２に応答して、フレームメモリＭ２が読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ２〜ｔ５）において当該フレームメモリＭ２で行なわれた書込（２Ｗ）の方向と反対方向である正方向に設定される。これにより、時刻ｔ６においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の読出周期で読出アドレスが正方向に遷移し、時刻ｔ７においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ６〜ｔ７でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２から２フレーム目の映像信号ＶＳ１が読み出される（２Ｒ）。
【００４０】
また時刻ｔ８において、垂直同期信号ＶＳ１に応答してフレームメモリＭ２が書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ６〜ｔ７）において当該フレームメモリＭ２で行なわれた読出（２Ｒ）の方向と同じ正方向に設定される。したがって、時刻ｔ８においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の周期で書込アドレスが正方向に遷移し、時刻ｔ１１においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ８〜ｔ１１でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に４フレーム目の映像信号ＶＳ１が書き込まれる（４Ｗ）。以下、同様である。
【００４１】
このように、読出（１Ｒ，２Ｒ，…）のアドレスの遷移方向が書込（１Ｗ，２Ｗ，…）のアドレスの遷移方向と反対方向になるので、表示画面（図示せず）に表示される映像の上下を反転させることができる。また、読出周期と書込周期が異なるので、フレームレートを変換することができる。また、書込（３Ｗ，４Ｗ，…）のアドレスの遷移方向が読出（１Ｒ，２Ｒ，…）のアドレスの遷移方向と同じ方向になるので、アドレス追い越しを回避することができる。
【００４２】
図２では、０．５≧読出周期／書込周期＞０である場合における映像処理装置の動作を示したが、２．０≧読出周期／書込周期＞０．５の場合も同様である。図３は、１．０≧読出周期／書込周期＞０．５である場合における映像処理装置の動作を示すタイムチャートである。図３において、書込は１フレーム分ずつフレームメモリＭ１，Ｍ２に対して交互に行なわれる。読出周期は書込周期よりも短いので、読出は複数回に１回の割合で一時停止される。図３では、３Ｒと４Ｒの間、６Ｒと７Ｒの間、９Ｒと１０Ｒの間で読出が一時停止された状態が示されている。この場合も、アドレス追い越しを起こすことなく、映像の上下反転とフレームレート変換を行なうことができる。
【００４３】
図４は、２．０≧読出周期／書込周期＞１．０である場合における映像処理装置の動作を示すタイムチャートである。図４において、読出は１フレーム分ずつフレームメモリＭ１，Ｍ２から交互に行なわれる。書込周期は読出周期よりも短いので、書込は複数回に１回の割合で一時停止される。図４では、７Ｗと８Ｗの間、１３Ｗと１４Ｗの間で書込が一時停止された状態が示されている。この場合も、アドレス追い越しを起こすことなく、映像の上下反転とフレームレート変換を行なうことができる。
【００４４】
図５は、読出周期／書込周期＞２．０である場合における映像処理装置の動作を示すタイムチャートである。この場合は、書込方向は正方向に固定され、読出方向は負方向に固定される。映像信号ＶＤ１の書込はフレームメモリＭ１，Ｍ２に対して１フレーム分ずつ交互に行われ、映像信号ＶＤ１の読出はフレームメモリＭ２，Ｍ１から１フレーム分ずつ交互に行なわれる。読出周期は書込周期の２倍よりも大きいので、読出は連続的に行なわれ、書込は１フレーム分の書込が終了する毎に一時停止する。
【００４５】
すなわち、時刻ｔ０においてフレームメモリＭ１の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ１においてフレームメモリＭ１の最後のラインのアドレスが指定される。時刻ｔ０〜ｔ１でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に１フレーム分の映像信号ＶＳ１が書き込まれる（１Ｗ）。
【００４６】
また、時刻ｔ０においてフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ２においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ２でフレームメモリＭ２全体のアドレスが指定される。このときは、フレームＭ２に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。また、読出周期／書込周期＞２．０であるので、フレームメモリＭ１への書込よりもフレームメモリＭ２からの読出の方が遅く終了する。
【００４７】
次に、時刻ｔ２において垂直同期信号ＶＳ１に応答してフレームメモリＭ１が読出対象のフレームメモリとして選択される。フレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ２〜ｔ５でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が読み出される（１Ｒ）。
【００４８】
１フレーム目の映像信号ＶＳ１の読出（１Ｒ）が行なわれている間の時刻ｔ３において、フレームメモリＭ２が書込対象のフレームメモリとして選択される。時刻ｔ３においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ４においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ３〜ｔ４でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に２フレーム目の映像信号ＶＳ１が書き込まれる（２Ｗ）。
【００４９】
次に時刻ｔ５において、垂直同期信号ＶＳ１に応答してフレームメモリＭ１が書込対象のフレームメモリとして選択される。時刻ｔ５においてフレームメモリＭ１の最初のラインのアドレスが指定され、所定の周期で書込アドレスが正方向に遷移し、時刻ｔ６においてフレームメモリＭ１の最後のラインのアドレスが指定される。時刻ｔ５〜ｔ６でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に３フレーム目の映像信号ＶＳ１が書き込まれる（３Ｗ）。
【００５０】
また、時刻ｔ５においてフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ７においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ５〜ｔ７でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２から２フレーム目の映像信号ＶＳ１が読み出される（２Ｒ）。
【００５１】
次に、時刻ｔ７において垂直同期信号ＶＳ１に応答してフレームメモリＭ１が読出対象のフレームメモリとして選択される。フレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ１０においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ７〜ｔ１０でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から３フレーム目の映像信号ＶＳ１が読み出される（３Ｒ）。
【００５２】
３フレーム目の映像信号ＶＳ１の読出（３Ｒ）が行なわれている間の時刻ｔ８において、フレームメモリＭ２が書込対象のフレームメモリとして選択される。時刻ｔ８においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ９においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ８〜ｔ９でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に４フレーム目の映像信号ＶＳ１が書き込まれる（４Ｗ）。以下、同様である。
【００５３】
このように、読出（１Ｒ，２Ｒ，…）のアドレスの遷移方向が書込（１Ｗ，２Ｗ，…）のアドレスの遷移方向と反対方向になるので、表示画面（図示せず）に表示される映像の上下を反転させることができる。また、読出周期と書込周期が異なるので、フレームレートを変換することができる。また、読出期間中に書込を行なうので、アドレス追い越しを回避することができる。
【００５４】
上述のように、従来の映像処理装置では、フレームレート変換を伴う映像の上下反転を行なうには、最低でも（同時読出数＋２）個のフレームメモリが必要であり、（同時読出数＋１）個のフレームメモリしかない場合は、アドレス追い越しが発生していた。これに対して本実施の形態１では、（同時読出数＋１）個のフレームメモリＭ１，Ｍ２を用いて、アドレス追い越しを発生させることなく、フレームレート変換と映像の上下反転を行なうことができ、フレームメモリＭの数が少なくて済む。
【００５５】
次に、実施の形態１の変更例となる映像処理装置について説明する。図６は、変更例となる映像処理装置の動作を示すタイムチャートであって、図２と対比される図である。変更例となる映像処理装置の全体構成は、図１で示した映像処理装置と同様である。図２では、１回の書込（１Ｗ，２Ｗ，…）に対して１回の読出（１Ｒ，２Ｒ，…）を行なった。しかし、たとえば１回目の読出（１Ｗ）と２回目の読出（２Ｗ）との間に空き時間（時刻ｔ４〜ｔ６）がある。そこで、この変更例では、各空き時間においてさらに読出を行なう。
【００５６】
０．５≧読出周期／書込周期＞０であり、読出周期が書込周期の１／２以下であるので、１回の書込に対して少なくとも２回の読出を行なうことが可能である。図６では、１回の書込（１Ｗ，２Ｗ，…）に対して２回の読出（１Ｒ，１Ｒ，２Ｒ，２Ｒ，…）が行なわれる場合が示されている。２回目以降の読出結果は映像表示に利用してもよいし利用しなくても構わない。液晶表示装置に映像を表示する場合は、２回目以降の読出結果も使用される。
【００５７】
図７は、変更例となる映像処理装置の他の動作を示すタイムチャートであって、図３と対比される図である。１．０≧読出周期／書込周期＞０．５であるので、１回の書込に対して１回または２回の読出が行なわれる。図７では、１Ｗ，２Ｗ，４Ｗ，５Ｗ，…に対して１回の読出（１Ｒ，２Ｒ，４Ｒ，５Ｒ，…）が行なわれ、３Ｗ，６Ｗ，９Ｗ，…に対して２回の読出（３Ｒ，３Ｒ，６Ｒ，６Ｒ，…）が行なわれる場合が示されている。２回目以降の読出結果は映像表示に利用してもよいし利用しなくても構わない。液晶表示装置に映像を表示する場合は、２回目の読出結果も使用される。
【００５８】
図８は、変更例となる映像処理装置のさらに他の動作を示すタイムチャートであって、図４と対比される図である。２．０≧読出周期／書込周期＞１．０であるので、１回の読出に対して１回または２回の書込が行なわれる。図７では、１Ｗ〜６Ｗ，８Ｗ〜１２Ｗ，…に対して１回の読出（１Ｒ〜６Ｒ，８Ｒ〜１２Ｒ，…）が行なわれ、７Ｗ，１３Ｗ，…に対して２回の読出（７Ｒ，７Ｒ，１３Ｒ，１３Ｒ，…）が行なわれる場合が示されている。
【００５９】
図９は、変更例となる映像処理装置のさらに他の動作を示すタイムチャートであって、図５と対比される図である。２．０≧読出周期／書込周期＞１．０である場合は、実施の形態１と同様に１回の読出に対して１回の書込が行なわれる。図９では、各空き時間において１回目の書込（１Ｗ，２Ｗ，３Ｗ，…）のみが行なわれ、２回目以降の書込はスキップされている状態が示されている。この変更例でも、実施の形態１と同じ効果が得られる。
【００６０】
[実施の形態２］
本願の実施の形態２による映像処理装置は、映像の上下の反転とフレームレートの変換とを同時に行なうことが可能な装置である。映像信号ＶＤ１を受けて、１フレーム分だけ位相がずれた２つの映像信号ＶＤ２，ＶＤ３を出力する。２つの映像信号ＶＤ２，ＶＤ３は、たとえば、２つの映像の中間の映像を生成するために使用される。
【００６１】
この映像処理装置は、図１０に示すように、入力端子Ｔ１，Ｔ２および出力端子Ｔ３〜Ｔ５を備える。入力端子Ｔ１は、外部から映像信号ＶＤ１を受ける。入力端子Ｔ２は、外部から映像信号ＶＤ１に同期した垂直同期信号ＶＳ１を受ける。出力端子Ｔ３は、外部に映像信号ＶＤ２を出力するために用いられる。出力端子Ｔ４は、外部に映像信号ＶＤ２，ＶＤ３に同期した垂直同期信号ＶＳ２を出力するために用いられる。出力端子Ｔ５は、外部に映像信号ＶＤ３を出力するために用いられる。
【００６２】
また、この映像処理装置は、３つのフレームメモリＭ１〜Ｍ３、ＶＳ２発生回路１、書込制御回路５、および読出制御回路６，７を備える。フレームメモリＭ１〜Ｍ３の各々は、１フレーム分の映像信号ＶＤ１を記憶する。ＶＳ２発生回路１は、読出用の垂直同期信号ＶＳ２を生成する。書込制御回路５は、垂直同期信号ＶＳ１に同期して動作し、映像信号ＶＤ１を１フレーム分ずつフレームメモリＭ１〜Ｍ３に順次書き込む。
【００６３】
読出制御回路６は、垂直同期信号ＶＳ２に同期して動作し、フレームメモリＭ１〜Ｍ３から映像信号ＶＤ１を１フレーム分ずつ読み出して映像信号ＶＤ２を生成する。読出制御回路７は、垂直同期信号ＶＳ２に同期して動作し、フレームメモリＭ１〜Ｍ３から映像信号ＶＤ１を１フレーム分ずつ読み出して映像信号ＶＤ３を生成する。読出制御回路７は、読出制御回路６が読み出した映像信号ＶＤ１を再度読み出す。
【００６４】
また、読出制御回路６，７の各々は、各フレームメモリＭにおいて書込制御回路５によって書き込まれた方向と反対方向に映像信号を読み出す。書込制御回路２は、読出周期が書込周期の２倍よりも小さい場合は、各フレームメモリＭにおいて読出制御回路７によって読み出された方向と同じ方向に映像信号ＶＤ１を書き込む。
【００６５】
ただし、初期状態では、フレームメモリＭ１に対する書込制御回路５による書込動作と、フレームメモリＭ２に対する読出制御回路７による読出動作と、フレームメモリＭ３に対する読出制御回路６による読出動作とが並行に行なわれる。このとき、書込制御回路５による書込方向と読出制御回路６，７による読出方向とは反対方向である。
【００６６】
また、書込制御回路５は、読出周期が書込周期の２倍よりも大きい場合は、各フレームメモリＭに映像信号ＶＤ１を順方向に書き込む。
【００６７】
詳しく説明すると、書込制御回路５は、書込制御回路２のスイッチ１０および書込アドレス発生回路１１をそれぞれスイッチ１９および書込アドレス発生回路１１Ａで置換したものである。読出制御回路６は、読出制御回路３のスイッチ２０および読出アドレス発生回路２１をそれぞれスイッチ２９および読出アドレス発生回路２１Ａで置換したものである。読出制御回路７は、読出アドレス発生回路３１、ラッチ回路３２，３７，３８、レジスタ３５，３６、およびスイッチ３９を含む。
【００６８】
スイッチ１９の共通端子は入力端子Ｔ１に接続され、その３つの切換端子はそれぞれフレームメモリＭ１〜Ｍ３の入力端子に接続される。スイッチ１９は、書込アドレス発生回路１１Ａからのフレーム選択信号ＦＳ１Ａに従って、入力端子Ｔ１と、フレームメモリＭ１〜Ｍ３のうちのいずれか１つのフレームメモリＭの入力端子とを接続する。フレームメモリＭ１〜Ｍ３のうちの選択されたフレームメモリＭは、書込アドレス発生回路１１Ａからの書込アドレス信号ＷＡによって指定されるアドレスに、スイッチ１９を介して与えられた映像信号を記憶する。
【００６９】
書込アドレス発生回路１１Ａは、垂直同期信号ＶＳ１に同期して動作し、面番号指令信号ＷＮおよび書込方向指令信号ＷＤに基づいて、フレーム選択信号ＦＳ１Ａおよび書込アドレス信号ＷＡを生成する。面番号指令信号ＷＮは、フレームメモリＭ１〜Ｍ３のうちの映像信号を書き込むべきフレームメモリＭを示す信号である。書込アドレス発生回路１１Ａは、面番号指令信号ＷＮに従ってフレーム選択信号ＦＳ１Ａを生成する。書込アドレス発生回路１１Ａの他の動作は、書込アドレス発生回路１１と同じである。
【００７０】
また、レジスタ１５，１６、スイッチ１３，１４、およびカウンタ１７の動作は、実施の形態１と同じであり、図１を用いて説明した通りである。ラッチ回路１２は、垂直同期信号ＶＳ１に応答してラッチ回路３２の出力信号を取り込み、取り込んだ信号を保持および出力する。ラッチ回路１８は、垂直同期信号ＶＳ１に応答してラッチ回路３８の出力信号を取り込み、取り込んだ信号を保持および出力する。
【００７１】
スイッチ２９の共通端子は出力端子Ｔ３に接続され、その３つの切換端子はそれぞれフレームメモリＭ１〜Ｍ３の出力端子に接続される。スイッチ２９は、読出アドレス発生回路２１からのフレーム選択信号ＦＳ２Ａに従って、出力端子Ｔ３と、フレームメモリＭ１〜Ｍ３のうちのいずれか１つのフレームメモリＭの出力端子とを接続する。
【００７２】
読出アドレス発生回路２１Ａは、垂直同期信号ＶＳ２に同期して動作し、面番号指令信号ＲＮ１および読出方向指令信号ＲＤ１に基づいて、フレーム選択信号ＦＳ２Ａおよび読出アドレス信号ＲＡ１を生成する。面番号指令信号ＲＮ１は、フレームメモリＭ１〜Ｍ３のうちの映像信号を読み出すべきフレームメモリＭを示す信号である。読出アドレス発生回路２１Ａは、面番号指令信号ＲＮ１に従ってフレーム選択信号ＦＳ２Ａを生成する。書込アドレス発生回路２１Ａの他の動作は、書込アドレス発生回路２１と同じである。ラッチ回路２２，２７、スイッチ２３，２４、レジスタ２５，２６、およびカウンタ２８の動作は、実施の形態１と同じであり、図１を用いて説明した通りである。
【００７３】
スイッチ３９の共通端子は出力端子Ｔ５に接続され、その３つの切換端子はそれぞれフレームメモリＭ１〜Ｍ３の出力端子に接続される。スイッチ３９は、読出アドレス発生回路３１からのフレーム選択信号ＦＳ３に従って、出力端子Ｔ５と、フレームメモリＭ１〜Ｍ３のうちのいずれか１つのフレームメモリＭの出力端子とを接続する。
【００７４】
読出アドレス発生回路３１は、垂直同期信号ＶＳ２に同期して動作し、面番号指令信号ＲＮ２および読出方向指令信号ＲＤ２に基づいて、フレーム選択信号ＦＳ３および読出アドレス信号ＲＡ２を生成する。面番号指令信号ＲＮ２は、フレームメモリＭ１〜Ｍ３のうちの映像信号を読み出すべきフレームメモリＭを示す信号である。読出アドレス発生回路３１は、面番号指令信号ＲＮ２に従ってフレーム選択信号ＦＳ３を生成する。
【００７５】
また、読出アドレス信号ＲＡ２は、映像信号を読み出すべきフレームメモリＭのうちの映像信号ＶＤ１を読み出すべきラインのアドレスを指定する信号である。読出アドレス発生回路３１は、信号ＲＤ２が正方向を示している場合は、フレームメモリＭの最初のラインのアドレスを示すアドレス信号ＲＡ２を発生した後に、１ライン分の映像信号の読出が終了する毎にアドレス信号ＲＡ２に対して１ライン分のアドレスを加算する。また、読出アドレス発生回路３１は、信号ＲＤ２が負方向を示している場合は、フレームメモリＭの最後のラインのアドレスを示すアドレス信号ＲＡ２を発生した後に、１ライン分の映像信号の読出が終了する毎にアドレス信号ＲＡ２から１ライン分のアドレスを減算する。
【００７６】
ラッチ回路３２は、垂直同期信号ＶＳ２に応答してラッチ回路３２の出力信号を取り込み、取り込んだ信号の反転信号を保持および出力する。レジスタ３５は、正方向（＋方向）を示す読出方向指令信号ＲＤ２を保持している。レジスタ３６は、負方向（−方向）を示す読出方向指令信号ＲＤ２を保持している。
【００７７】
スイッチ３４は、読出周期が書込周期の２倍以下である場合は、ラッチ回路３２の出力信号に従って、レジスタ３５，３６のうちのいずれか一方の信号ＲＤ２を読出アドレス発生回路３１に与える。この場合の初期状態では、スイッチ３４は、ラッチ回路３２の出力信号に従って、レジスタ３６の信号ＲＤ１を読出アドレス発生回路３１に与える。また、スイッチ３４は、読出周期が書込周期の２倍よりも大きい場合は常時、レジスタ３６の信号ＲＤ２を読出アドレス発生回路３１に与える。
【００７８】
ラッチ回路３７は、垂直同期信号ＶＳ２に応答してラッチ回路２７の出力信号を取り込み、取り込んだ信号を保持および出力する。スイッチ３３は、読出周期が書込周期の２倍以下である場合は、ラッチ回路３７の出力信号を面番号指令信号ＲＮ２として読出アドレス発生回路３１に与える。また、スイッチ３３は、読出周期が書込周期の２倍よりも大きい場合は、ラッチ回路３８の出力信号を面番号指令信号ＲＮ２として読出アドレス発生回路３１に与える。スイッチ３３は、設定部（図示せず）からの信号によって制御される。
【００７９】
まとめると、読出周期が書込周期の２倍以下である場合は、書込制御回路５は、垂直同期信号ＶＳ１に応答して面番号指令信号ＷＮをインクリメントし、書込方向として読出制御回路７の読出方向と同じ方向を選択する。また、読出制御回路６は、垂直同期信号ＶＳ２に応答して面番号指令信号ＲＮ１を取り込み、書き込みが終了したフレームメモリＭから映像信号ＶＤ１を読み出す。このとき読出制御回路６は、読出方向が書込制御回路５が書き込んだときと反対方向になるよう、書込方向が正方向であれば負方向を選択し、書込方向が負方向であれば正方向を選択する。
【００８０】
また、読出制御回路７は、垂直同期信号ＶＳ２に応答して面番号指令信号ＲＮ２を取り込み、読出制御回路６による読出が終了したフレームメモリＭから映像信号を読み出す。このとき読出制御回路７は、読出制御回路６と同じ方向に読み出す。
【００８１】
ただし、初期状態では、フレームメモリＭ１に対する書込制御回路５による書込動作と、フレームメモリＭ２に対する読出制御回路７による読出動作と、フレームメモリＭ３に対する読出制御回路６による読出動作とが並行に行なわれる。このとき、書込制御回路５による書込方向と読出制御回路６，７による読出方向とは反対方向である。
【００８２】
また、読出周期が書込周期の２倍よりも大きい場合は、書込制御回路５の書込方向は正方向に固定され、読出制御回路６，７の読出方向は負方向に固定される。読出制御回路６は、垂直同期信号ＶＳ２に応答して面番号指令信号ＲＮ１をインクリメントする。読出制御回路７は、垂直同期信号ＶＳ１に応答して面番号指令信号ＲＮ１を取り込み、その面番号指令信号ＲＮ１を面番号指令信号ＲＮ２とする。書込制御回路５は、垂直同期信号ＶＳ１に応答して面番号指令信号ＲＮ２を取り込み、その面番号指令信号ＲＮ２を面番号指令信号ＷＮとする。また、書込制御回路５は、面番号指令信号ＷＮが更新されない場合は、フレームメモリＭへの映像信号ＶＤ１の書込を停止する。
【００８３】
図１１は、１．０≧読出周期／書込周期＞０である場合における映像処理装置の動作を示すタイムチャートである。図１１において、上段の長方形の図はフレームメモリＭ１における各ラインの先頭アドレスの時間変化を示している。上段の長方形の上端がフレームメモリＭ１の最初のラインの先頭アドレスを示し、長方形の下端がフレームメモリＭ１の最後のラインの先頭アドレスを示している。
【００８４】
また、中段の長方形の図はフレームメモリＭ２における各ラインの先頭アドレスの時間変化を示している。中段の長方形の上端がフレームメモリＭ２の最初のラインの先頭アドレスを示し、長方形の下端がフレームメモリＭ２の最後のラインの先頭アドレスを示している。また、下段の長方形の図はフレームメモリＭ３における各ラインの先頭アドレスの時間変化を示している。下段の長方形の上端がフレームメモリＭ３の最初のラインの先頭アドレスを示し、長方形の下端がフレームメモリＭ３の最後のラインの先頭アドレスを示している。
【００８５】
また、書込制御回路５による１フレーム目の書込を１Ｗとし、２フレーム目の書込を２Ｗとし、３フレーム目の書込を３Ｗとしている。以下同様である。また、読出制御回路６による１フレーム目の読出を１Ｒとし、２フレーム目の読出を２Ｒとし、３フレーム目の読出を３Ｒとしている。また、読出制御回路７による１フレーム目の読出を１ｒとし、２フレーム目の読出を２ｒとし、３フレーム目の読出を３ｒとしている。以下同様である。
【００８６】
初期状態では、フレームメモリＭ１に対して書込アドレス信号ＷＡが与えられ、フレームメモリＭ２に対して読出アドレス信号ＲＡ２が与えられ、フレームメモリＭ３に対して読出アドレス信号ＲＡ１が与えられる。また、フレームメモリＭ１に対する書込アドレスは正方向（図２では下方向）に遷移し、フレームメモリＭ２，Ｍ３に対する読出アドレスは負方向（上方向）に遷移する。
【００８７】
すなわち、時刻ｔ０において書込制御回路５によってフレームメモリＭ１の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ２においてフレームメモリＭ１の最後のラインのアドレスが指定される。時刻ｔ０〜ｔ２でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に１フレーム分の映像信号ＶＳ１が書き込まれる（１Ｗ）。
【００８８】
また、時刻ｔ０において読出制御回路７によってフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ１においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ１でフレームメモリＭ２全体のアドレスが指定される。このときは、フレームＭ２に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。また、１．０≧読出周期／書込周期＞０であるので、フレームメモリＭ１への書込よりもフレームメモリＭ２からの読出の方が早く終了する。
【００８９】
同様に、時刻ｔ０において読出制御回路６によってフレームメモリＭ３の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ１においてフレームメモリＭ３の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ１でフレームメモリＭ３全体のアドレスが指定される。このときは、フレームＭ３に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。また、１．０≧読出周期／書込周期＞０であるので、フレームメモリＭ１への書込よりもフレームメモリＭ３からの読出の方が早く終了する。
【００９０】
次に時刻ｔ２において、垂直同期信号ＶＳ１に応答して書込制御回路５によってフレームメモリＭ２が書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ０〜ｔ１）において当該フレームメモリＭ２で行なわれた読出の方向と同じ負方向に設定される。したがって、時刻ｔ２においてフレームメモリＭ２の最後のラインのアドレスが指定され、所定の周期で書込アドレスが負方向に遷移し、時刻ｔ４においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ２〜ｔ４でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に２フレーム目の映像信号ＶＳ１が書き込まれる（２Ｗ）。
【００９１】
２フレーム目の映像信号ＶＳ１の書込（２Ｗ）が行なわれている間の時刻ｔ３において、垂直同期信号ＶＳ２に応答して、読出制御回路６によってフレームメモリＭ１が読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ０〜ｔ２）において当該フレームメモリＭ１で行なわれた書込（１Ｗ）の方向と反対方向である負方向に設定される。これにより、時刻ｔ３においてフレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ３〜ｔ５でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が読み出される（１Ｒ）。
【００９２】
また、時刻ｔ３において、垂直同期信号ＶＳ２に応答して、読出制御回路７によってフレームメモリＭ３が読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ０〜ｔ１）において当該フレームメモリＭ１で行なわれた読出制御回路６による読出の方向と同じ方向である負方向に設定される。これにより、時刻ｔ３においてフレームメモリＭ３の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ３の最初のラインのアドレスが指定される。時刻ｔ３〜ｔ５でフレームメモリＭ１全体のアドレスが指定される。このときは、フレームＭ３に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。
【００９３】
また時刻ｔ４において、垂直同期信号ＶＳ１に応答してフレームメモリＭ１が書込制御回路５によって書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ３〜ｔ５）において当該フレームメモリＭ３で行なわれた読出の方向と同じ負方向に設定される。したがって、時刻ｔ４においてフレームメモリＭ３の最後のラインのアドレスが指定され、所定の周期で書込アドレスが負方向に遷移し、時刻ｔ６においてフレームメモリＭ３の最初のラインのアドレスが指定される。時刻ｔ４〜ｔ６でフレームメモリＭ３全体のアドレスが指定され、フレームメモリＭ３に３フレーム目の映像信号ＶＳ１が書き込まれる（３Ｗ）。
【００９４】
３フレーム目の映像信号ＶＳ１の書込（３Ｗ）が行なわれている間の時刻ｔ５において、垂直同期信号ＶＳ２に応答して、フレームメモリＭ１が読出制御回路７によって読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ３〜ｔ５）において当該フレームメモリＭ１で行なわれた読出（１Ｒ）の方向と同じ方向である負方向に設定される。これにより、時刻ｔ５においてフレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ６においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ５〜ｔ６でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が再度読み出される（１ｒ）。
【００９５】
また、時刻ｔ５において、垂直同期信号ＶＳ２に応答して、フレームメモリＭ２が読出制御回路６によって読出対象のフレームメモリとして選択される。読出方向は、その読出の前（時刻ｔ２〜ｔ４）において当該フレームメモリＭ２で行なわれた書込（２Ｗ）の方向と反対方向である正方向に設定される。これにより、時刻ｔ５においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の読出周期で読出アドレスが正方向に遷移し、時刻ｔ６においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ５〜ｔ６でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２から２フレーム目の映像信号ＶＳ１が読み出される（２Ｒ）。
【００９６】
また時刻ｔ６において、垂直同期信号ＶＳ１に応答してフレームメモリＭ１が書込制御回路５によって書込対象のフレームメモリとして選択される。書込方向は、その書込の前（時刻ｔ５〜ｔ６）において当該フレームメモリＭ１で行なわれた読出（１ｒ）の方向と同じ負方向に設定される。したがって、時刻ｔ６においてフレームメモリＭ１の最後のラインのアドレスが指定され、所定の周期で書込アドレスが負方向に遷移し、時刻ｔ８においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ６〜ｔ８でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に４フレーム目の映像信号ＶＳ１が書き込まれる（４Ｗ）。以下、同様である。
【００９７】
このように、第１読出（１Ｒ，２Ｒ，…）および第２読出（１ｒ，２ｒ，…）のアドレスの遷移方向がその前の書込（１Ｗ，２Ｗ，…）のアドレスの遷移方向と反対方向になるので、表示画面（図示せず）に表示される映像の上下を反転させることができる。また、読出周期と書込周期が異なるので、フレームレートを変換することができる。また、書込（３Ｗ，４Ｗ，…）のアドレスの遷移方向がその前の第１読出（１Ｒ，２Ｒ，…）および第２読出（１ｒ，２ｒ，…）のアドレスの遷移方向と同じ方向になるので、アドレス追い越しを回避することができる。
【００９８】
図１１では、１．０≧読出周期／書込周期＞０である場合における映像処理装置の動作を示したが、２．０≧読出周期／書込周期＞１．０の場合も同様である。
【００９９】
図１２は、読出周期／書込周期＞２．０である場合における映像処理装置の動作を示すタイムチャートである。この場合は、書込方向は正方向に固定され、読出方向は負方向に固定される。映像信号ＶＤ１の書込はフレームメモリＭ１〜Ｍ３に対して１フレーム分ずつ順次行われ、映像信号ＶＤ１の読出はフレームメモリＭ１〜Ｍ３から１フレーム分ずつ順次行なわれる。読出周期は書込周期の２倍よりも大きいので、読出は連続的に行なわれ、書込は１フレーム分の書込が終了する毎に一時停止する。
【０１００】
すなわち、時刻ｔ０において書込制御回路５によってフレームメモリＭ１の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ１においてフレームメモリＭ１の最後のラインのアドレスが指定される。時刻ｔ０〜ｔ１でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１に１フレーム分の映像信号ＶＳ１が書き込まれる（１Ｗ）。書込は一時停止され、２回分の書込がスキップされる。
【０１０１】
また、時刻ｔ０において読出制御回路７によってフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ２においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ２でフレームメモリＭ２全体のアドレスが指定される。このときは、フレームＭ２に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。また、読出周期／書込周期＞２．０であるので、フレームメモリＭ１への書込よりもフレームメモリＭ２からの読出の方が遅く終了する。
【０１０２】
また、時刻ｔ０において読出制御回路６によってフレームメモリＭ３の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ２においてフレームメモリＭ３の最初のラインのアドレスが指定される。時刻ｔ０〜ｔ２でフレームメモリＭ３全体のアドレスが指定される。このときは、フレームＭ３に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。
【０１０３】
次に、時刻ｔ２において垂直同期信号ＶＳ２に応答して読出制御回路６によってフレームメモリＭ１が読出対象のフレームメモリとして選択される。フレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ２〜ｔ５でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が読み出される（１Ｒ）。
【０１０４】
１フレーム目の映像信号ＶＳ１の読出（１Ｒ）が行なわれている間の時刻ｔ３において、書込制御回路５によってフレームメモリＭ２が書込対象のフレームメモリとして選択される。時刻ｔ４においてフレームメモリＭ２の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ４においてフレームメモリＭ２の最後のラインのアドレスが指定される。時刻ｔ３〜ｔ４でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２に２フレーム目の映像信号ＶＳ１が書き込まれる（２Ｗ）。書込は一時停止され、１回分の書込がスキップされる。
【０１０５】
また、時刻ｔ２において読出制御回路７によってフレームメモリＭ３の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ５においてフレームメモリＭ３の最初のラインのアドレスが指定される。時刻ｔ２〜ｔ５でフレームメモリＭ３全体のアドレスが指定される。このときは、フレームＭ３に映像信号ＶＳ１がまだ書き込まれていないので、映像信号ＶＳ１の読出は行なわれない。
【０１０６】
次に、時刻ｔ５において垂直同期信号ＶＳ２に応答して読出制御回路７によってフレームメモリＭ１が読出対象のフレームメモリとして選択される。フレームメモリＭ１の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ７においてフレームメモリＭ１の最初のラインのアドレスが指定される。時刻ｔ５〜ｔ７でフレームメモリＭ１全体のアドレスが指定され、フレームメモリＭ１から１フレーム目の映像信号ＶＳ１が再度読み出される（１ｒ）。
【０１０７】
また、時刻ｔ５において読出制御回路６によってフレームメモリＭ２の最後のラインのアドレスが指定され、所定の読出周期で読出アドレスが負方向に遷移し、時刻ｔ７においてフレームメモリＭ２の最初のラインのアドレスが指定される。時刻ｔ５〜ｔ７でフレームメモリＭ２全体のアドレスが指定され、フレームメモリＭ２から２フレーム目の映像信号ＶＳ１が読み出される（２Ｒ）。
【０１０８】
また、時刻ｔ５において、フレームメモリＭ３が書込対象のフレームメモリとして選択される。時刻ｔ５においてフレームメモリＭ３の最初のラインのアドレスが指定され、所定の書込周期で書込アドレスが正方向に遷移し、時刻ｔ６においてフレームメモリＭ３の最後のラインのアドレスが指定される。時刻ｔ５〜ｔ６でフレームメモリＭ３全体のアドレスが指定され、フレームメモリＭ３に３フレーム目の映像信号ＶＳ１が書き込まれる（３Ｗ）。書込は一時停止され、２回分の書込がスキップされる。以下、同様である。
【０１０９】
このように、第１読出（１Ｒ，２Ｒ，…）および第２読出（１ｒ，２ｒ，…）のアドレスの遷移方向がその前の書込（１Ｗ，２Ｗ，…）のアドレスの遷移方向と反対方向になるので、表示画面（図示せず）に表示される映像の上下を反転させることができる。また、読出周期と書込周期が異なるので、フレームレートを変換することができる。また、読出期間中に書込を行なうので、アドレス追い越しを回避することができる。
【０１１０】
上述のように、従来の映像処理装置では、フレームレート変換を伴う映像の上下反転を行なうには、最低でも（同時読出数＋２）個のフレームメモリが必要であり、（同時読出数＋１）個のフレームメモリしかない場合は、アドレス追い越しが発生していた。これに対して本実施の形態２では、（同時読出数＋１）個のフレームメモリＭ１〜Ｍ３を用いて、アドレス追い越しを発生させることなく、フレームレート変換と映像の上下反転を行なうことができ、フレームメモリＭの数が少なくて済む。
【０１１１】
次に、実施の形態１の変更例となる映像処理装置について説明する。図１３は、変更例となる映像処理装置の動作を示すタイムチャートであって、図１１と対比される図である。変更例となる映像処理装置の全体構成は、図１０で示した映像処理装置と同様である。図１１では、１回の書込（１Ｗ，２Ｗ，…）に対して１回の第１読出（１Ｒ，２Ｒ，…）および１回の第２読出（１ｒ，２ｒ，…）を行なった。しかし、たとえば２回目の第２読出（２ｒ）と５回目の書込（５Ｗ）との間に空き時間（時刻ｔ７〜ｔ８）がある。また、３回目の第１読出（３Ｒ）と３回目の第２読出（３ｒ）との間に空き時間（時刻ｔ７〜ｔ９）がある。そこで、この変更例では、各空き時間においてさらに読出を行なう。
【０１１２】
１．０≧読出周期／書込周期＞０であり、読出周期が書込周期よりも短いので、１回の書込に対して１回以上の読出を行なうことが可能である。図１３では、フレームメモリＭ１では１回の書込（１Ｗ）に対して１回の第１読出（１Ｒ）および１回の第２読出（１ｒ）が行なわれる。フレームメモリＭ２では１回の書込（２Ｗ）に対して１回の第１読出（２Ｒ）および２回の第２読出（２ｒ，２ｒ）が行なわれる。フレームメモリＭ３では１回の書込（３Ｗ）に対して２回の第１読出（３Ｒ，３Ｒ）および１回の第２読出（３ｒ）が行なわれる。２回目以降の読出結果は映像表示に利用してもよいし利用しなくても構わない。液晶表示装置に映像を表示する場合は、２回目以降の読出結果も使用される。この変更例でも、実施の形態２と同じ効果が得られる。
【０１１３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１１４】
Ｔ１，Ｔ２  入力端子、Ｔ３〜Ｔ５  出力端子、Ｍ１〜Ｍ３  フレームメモリ、１  ＶＳ２発生回路、２，５  書込制御回路、３，６，７  読出制御回路、１０，１３，１４，２０，２３，２４，１９，２９，３９  スイッチ、１１，１１Ａ  書込アドレス発生回路、２１，２１Ａ，３１  読出アドレス発生回路、１２，１８，２２，２７，３２，３７，３８  ラッチ回路、１５，１６，２５，２６，３５，３６  レジスタ、１７，２８  カウンタ。
【図１】
2014082692.tif 000003
【図２】
2014082692.tif 000004
【図３】
2014082692.tif 000005
【図４】
2014082692.tif 000006
【図５】
2014082692.tif 000007
【図６】
2014082692.tif 000008
【図７】
2014082692.tif 000009
【図８】
2014082692.tif 000010
【図９】
2014082692.tif 000011
【図１０】
2014082692.tif 000012
【図１１】
2014082692.tif 000013
【図１２】
2014082692.tif 000014
【図１３】
2014082692.tif 000015