(57)【要約】【課題】本発明の実施形態は、平板表示装置の駆動回路に関するものである。【解決手段】本発明によれば、第１幅および第１長さを有する第１領域と、前記第１領域の一側に配置され、前記第１幅および第１長さを有する第２領域と、前記第２領域の一側に配置され、前記第１幅とは異なる第２幅および前記第１長さとは異なる第２長さを有する第３領域と、前記第３領域の一側に配置され、前記第２幅および第２長さを有する第４領域とを含み、前記第１領域と前記第２領域および前記第３領域と前記第４領域にそれぞれ互いに異なる型のトランジスタが配置される。【選択図】図３
2014067990.tif 000002
【特許請求の範囲】
【請求項１】
第１幅および第１長さを有する第１領域と、
前記第１領域の一側に配置され、前記第１幅および第１長さを有する第２領域と、
前記第２領域の一側に配置され、前記第１幅とは異なる第２幅および前記第１長さとは異なる第２長さを有する第３領域と、
前記第３領域の一側に配置され、前記第２幅および第２長さを有する第４領域とを含み、
前記第１領域と前記第２領域および前記第３領域と前記第４領域にそれぞれ互いに異なる型のトランジスタが配置されたことを特徴とする平板表示装置の駆動回路。
【請求項２】
前記第１幅および第１長さは、前記第２幅および第２長さより大きいことを特徴とする請求項１に記載の平板表示装置の駆動回路。
【請求項３】
前記第１幅は、前記第１および第２領域の第１長さと前記第３および第４領域の第２長さとの和と等しいか大きいことを特徴とする請求項１又は２に記載の平板表示装置の駆動回路。
【請求項４】
前記第１および第３領域にＮ型トランジスタが配置され、前記第２および第４領域にＰ型薄膜トランジスタが配置されたことを特徴とする請求項１〜３のいずれか一に記載の平板表示装置の駆動回路。
【請求項５】
前記第１および第４領域にＮ型トランジスタが配置され、前記第２および第３領域にＰ型薄膜トランジスタが配置されたことを特徴とする請求項１〜３のいずれか一に記載の平板表示装置の駆動回路。
【請求項６】
前記第１および第３領域にＰ型トランジスタが配置され、前記第２および第４領域にＮ型薄膜トランジスタが配置されたことを特徴とする請求項１〜３のいずれか一に記載の平板表示装置の駆動回路。
【請求項７】
前記第１および第４領域にＰ型トランジスタが配置され、前記第２および第３領域にＮ型薄膜トランジスタが配置されたことを特徴とする請求項１〜３のいずれか一に記載の平板表示装置の駆動回路。
【請求項８】
前記第３領域のトランジスタによって入力回路が構成され、前記第４領域のトランジスタによって出力回路が構成されることを特徴とする請求項１〜７のいずれか一に記載の平板表示装置の駆動回路。
【請求項９】
前記第３領域のトランジスタによって出力回路が構成され、前記第４領域のトランジスタによって入力回路が構成されることを特徴とする請求項１〜７のいずれか一に記載の平板表示装置の駆動回路。
【請求項１０】
前記各チャンネルが上下に配置され、上部に配置されたチャンネルの前記第１および第２領域が、下部に配置されたチャンネルの前記第１および第２領域に対称となることを特徴とする請求項１〜９のいずれか一に記載の平板表示装置の駆動回路。
【請求項１１】
前記各チャンネルが上下に配置され、上部に配置されたチャンネルの前記第３および第４領域が、下部に配置されたチャンネルの前記第３および第４領域に左右に対称となることを特徴とする請求項１〜９のいずれか一に記載の平板表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置に関するものであり、より詳細には、平板表示装置に用いられる駆動回路のレイアウト（layout）に関するものである。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）、有機電界発光表示装置（ＯＬＥＤ）などのような平板表示装置は、複数の画素が配列された表示パネルと、複数の画素を駆動して表示パネルに画像を表示する駆動回路とを含む。駆動回路は、一般的に、集積回路（integrated circuit）を含むため、ＤＤＩ（Display Driver ＩＣ）と呼ばれる。
【０００３】
表示パネルは、複数の走査ラインおよびデータラインの間に複数の画素が、例えば、マトリクス方式で接続されて構成され、駆動回路（ＤＤＩ）は、複数の走査ラインを駆動するための走査駆動回路と、複数のデータラインを駆動するためのデータ駆動回路とを含む。走査駆動回路から複数の走査ラインに走査信号が順次に供給されて画素が選択され、データ駆動回路から選択された画素に接続されたデータラインにデータ信号が供給されることにより、所定の画像が表示される。
【０００４】
駆動回路（ＤＤＩ）として、データ駆動回路は、例えば、階調電圧発生部から６４（２６）、１２８（２７）又は２５６（２８）種類などの階調電圧を受け、外部から入力される映像データに応じて１つの階調電圧を選択し、当該データラインに供給するように構成される。
【０００５】
前記のような動作のために、駆動回路は、デジタル映像データをアナログ信号に変換するデジタル−アナログ変換器（digital analog converter）と、選択された階調電圧をデータラインに伝達するチャンネルアンプ（channel amplifier）とを含む。
【０００６】
一般的に、チャンネルアンプは、数百から数千個が必要である。また、デジタル−アナログ変換器とチャンネルアンプは、多数の薄膜トランジスタＴＦＴおよび複雑な配線で構成されるため、大きいレイアウト面積を占める。
【０００７】
最近、平板表示装置の解像度が増加し続けることにより、走査ラインおよびデータラインの数も増加しており、これにより、駆動回路の占める面積も急激に増加している。しかし、平板表示装置において駆動回路が占める面積は制限されるため、制限された面積で駆動回路を効率的にレイアウト（設計）しにくくなっている。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の実施形態の目的は、制限された面積で効率的なレイアウトを可能にした平板表示装置の駆動回路を提供することである。
【０００９】
本発明の実施形態の他の目的は、面積を減少させることができる平板表示装置の駆動回路を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための、本発明の一実施形態にかかる平板表示装置の駆動回路は、第１幅および第１長さを有する第１領域と、前記第１領域の一側に配置され、前記第１幅および第１長さを有する第２領域と、前記第２領域の一側に配置され、前記第１幅とは異なる第２幅および前記第１長さとは異なる第２長さを有する第３領域と、前記第３領域の一側に配置され、前記第２幅および第２長さを有する第４領域とを含み、前記第１領域と前記第２領域および前記第３領域と前記第４領域にそれぞれ互いに異なる型のトランジスタが配置される。
【００１１】
前記第３領域のトランジスタによって入力回路が構成され、前記第４領域のトランジスタによって出力回路が構成されるか、前記第３領域のトランジスタによって出力回路が構成され、前記第４領域のトランジスタによって入力回路が構成できる。
【００１２】
また、前記各チャンネルが上下に配置され、上部に配置されたチャンネルの前記第１および第２領域が、下部に配置されたチャンネルの前記第１および第２領域に対称となり得、前記各チャンネルが上下に配置され、上部に配置されたチャンネルの前記第３および第４領域が、下部に配置されたチャンネルの前記第３および第４領域に左右に対称となり得る。
【発明の効果】
【００１３】
本発明の実施形態にかかるチャンネルアンプは、幅（横）および長さ（縦）がほぼ類似するため、一領域のトランジスタと他の領域のトランジスタとの間の接続経路および各領域内におけるトランジスタ間の接続経路がすべて短くなることができる。また、各領域の幅が広いため、各トランジスタのチャンネル幅や長さを効率的に確保することができ、空間も十分に確保することができる。さらに、各チャンネルアンプの間に入力回路および出力回路を配置できるため、トランジスタのオフセット（offset）が最小化され、パッド部までの距離もほぼ等しくなるため、全体的にすべてのチャンネルアンプが均一な入出力特性を維持することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態にかかる平板表示装置の駆動回路を説明するための概略平面図である。
【図２】本発明の実施形態にかかるチャンネルアンプを説明するための平面図である。
【図３】本発明の実施形態にかかるチャンネルアンプの配列構造を説明するための平面図である。
【図４】本発明の実施形態にかかるチャンネルアンプの配列および各領域の配列例を示す平面図である。
【図５】本発明の実施形態にかかるチャンネルアンプの配列および各領域の配列例を示す平面図である。
【図６】図４または図５の配列構造をより具体的に示す平面図である。
【図７】本発明の比較例を説明するための平面図である。
【発明を実施するための形態】
【００１５】
以下、添付した図面を参照して、本発明の好ましい実施形態を詳細に説明する。以下の実施形態は、当該技術分野における通常の知識を有する者に本発明が十分に理解されるように提供されるものであって、様々な形態で変形可能であり、本発明の範囲が以下に記述される実施形態に限定されるものではない。
【００１６】
図１は、本発明の実施形態にかかる平板表示装置の駆動回路を説明するための概略平面図である。
【００１７】
図１を参照すれば、駆動回路１００は、電源を供給し、信号を処理する回路部１２０と、処理された信号を増幅し、パッド部１６０を介して出力するチャンネルアンプ１４０とを含む。チャンネルアンプ１４０は、平板表示装置の解像度に応じて数百から数千個が具備でき、回路部１２０の周辺に配置される。
【００１８】
駆動回路１００は、データ駆動回路として動作する場合、階調電圧発生部（図示せず）から６４（２６）、１２８（２７）又は２５６（２８）種類などの階調電圧を受け、外部から入力される映像データに応じて１つの階調電圧を選択し、当該データラインに供給するように構成できる。
【００１９】
回路部１２０は、駆動回路１００の動作のための電源を供給し、外部から入力される映像データを処理してデータ信号を生成し、チャンネルアンプ１４０は、前記データ信号を増幅し、当該データラインに伝達する。
【００２０】
図２は、本発明の実施形態にかかるチャンネルアンプ１４０を具体的に説明するための平面図である。
【００２１】
図２を参照すれば、チャンネルアンプ１４０は、第１幅Ｗ１および第１長さＬ１を有する第１領域１０と、第１領域１０の一側に配置され、第１幅Ｗ１および第１長さＬ１を有する第２領域２０と、第２領域２０の一側に配置され、第１幅Ｗ１とは異なる第２幅Ｗ２および第１長さＬ１とは異なる第２長さＬ２を有する第３領域３０と、第３領域３０の一側に配置され、第２幅Ｗ２および第２長さＬ２を有する第４領域４０とを含む。
【００２２】
第１幅Ｗ１および第１長さＬ１は、第２幅Ｗ２および第２長さＬ２より大きいことが好ましく、第１幅Ｗ１は、第１および第２領域１０、２０の第１長さＬ１と第３および第４領域３０、４０の第２長さＬ２との和と等しいか大きいことが好ましい。
【００２３】
第１領域１０と第２領域２０および第３領域３０と第４領域４０には、それぞれ互いに異なる型（type）のトランジスタＴＦＴが配置される。第１ないし第４領域１０〜４０に異なる型のトランジスタＴＦＴとして、Ｎ型トランジスタまたはＰ型トランジスタをグループに区分して配置することにより、レイアウト（設計）を容易にし、面積を効率的に減少させることができる。
【００２４】
例えば、第１および第３領域１０、３０にＮ型トランジスタが配置され、第２および第４領域２０、４０にＰ型トランジスタが配置されるか、第１および第４領域１０、４０にＮ型トランジスタが配置され、第２および第３領域２０、３０にＰ型トランジスタが配置できる。
【００２５】
あるいは、第１および第３領域１０、３０にＰ型トランジスタが配置され、第２および第４領域２０、４０にＮ型トランジスタが配置されるか、第１および第４領域１０、４０にＰ型トランジスタが配置され、第２および第３領域２０、３０にＮ型トランジスタが配置できる。
【００２６】
第１および第２領域１０、２０には、データ信号を増幅し、複数のデータラインに伝達するための回路を構成する複数のトランジスタがＮ型およびＰ型に区分されて配置され、第３および第４領域３０、４０には、入力回路および出力回路を構成する複数のトランジスタがＮ型およびＰ型に区分されて配置できる。
【００２７】
前記のように構成されたチャンネルアンプ１４０は、図３に示されるように、上下に配置されることが好ましい。この時、上部に配置されたチャンネルアンプ１４０ａの第１および第２領域１０、２０が、下部に配置されたチャンネルアンプ１４０ｂの第１および第２領域１０、２０に対称となり、上部に配置されたチャンネルアンプ１４０ａの第３および第４領域３０、４０が、下部に配置されたチャンネルアンプ１４０ｂの第３および第４領域３０、４０に左右に対称となることが好ましい。
【００２８】
図４および図５は、本発明の実施形態にかかるチャンネルアンプ１４０ａとチャンネルアンプ１４０ｂの配列および各領域１０〜４０の配列例を示す平面図である。
【００２９】
図４を参照すれば、上部に配置されたチャンネルアンプ１４０ａの第１および第３領域１０、３０にＮ型トランジスタＮＭＯＳが配置され、第２および第４領域２０、４０にＰ型トランジスタＰＭＯＳが配置され、下部に配置されたチャンネルアンプ１４０ｂの第１および第４領域１０、４０にＮ型トランジスタＮＭＯＳが配置され、第２および第３領域２０、３０にＰ型トランジスタＰＭＯＳが配置される。
【００３０】
図５を参照すれば、上部に配置されたチャンネルアンプ１４０ａの第１および第４領域１０、４０にＰ型トランジスタＰＭＯＳが配置され、第２および第３領域２０、３０にＮ型トランジスタＮＭＯＳが配置され、下部に配置されたチャンネルアンプ１４０ｂの第１および第３領域１０、３０にＰ型トランジスタＰＭＯＳが配置され、第２および第４領域２０、４０にＮ型トランジスタＮＭＯＳが配置される。
【００３１】
図６は、図４または図５の配列構造をより具体的に示す平面図であり、第１ないし第４領域１０〜４０に配置されるトランジスタＮＭＯＳおよびＰＭＯＳのゲートＧ、ソースＳおよびドレインＤ電極と配線の配置構造の一例を示す。
【００３２】
平板表示装置において、駆動回路は、一辺（横）が他辺（縦）より長い長方形状に製造されることが好ましい。平板表示装置の解像度が増加することにより、より多数のチャンネルアンプが必要になるため、駆動回路の大きさの増加は不可避であるが、一辺にだけ長さを増加させる場合、様々な問題が発生する。
【００３３】
例えば、図７のように、１つのチャンネルアンプ２４０を、長手方向に並んで配置された第１領域２１０および第２領域２２０で構成する場合、長さ（縦）を増加させるのに限界がある。また、第１領域２１０のＮ型トランジスタと第２領域２２０のＰ型トランジスタとの接続経路は短いが、各領域２１０または２２０内におけるトランジスタ間の接続経路は増加し、各トランジスタのチャンネル幅や長さも制限される。このような問題は、チャンネルアンプの数が増加するほどより深刻になる。
【００３４】
反面、本発明の実施形態にかかるチャンネルアンプ（図６参照）は、図７のチャンネルアンプに比べて広い幅（横）を有し、長さ（縦）は短くなるため、第１領域１０のトランジスタと第２領域２０のトランジスタとの間の接続経路および各領域１０または２０内におけるトランジスタ間の接続経路がすべて短くなることができる。また、各領域１０、２０の幅が広いため、各トランジスタのチャンネル幅や長さを効率的に確保することができ、空間も十分に確保することができる。図６のチャンネルアンプは、図７のチャンネルアンプに比べて面積が２０％程度減少できる。
【００３５】
また、本発明の実施形態にかかるチャンネルアンプ（図６参照）を用いると、各チャンネルアンプ１４０ａ、１４０ｂの間に第３および第４領域３０、４０が隣接して配置されるため、第３および第４領域３０、４０に入力回路および出力回路を配置すると、トランジスタのオフセット（offset）が最小化され、パッド部１６０までの距離がほぼ等しくなるため、全体的にすべてのチャンネルアンプが均一な入出力特性を維持することができる。
【００３６】
以上、詳細な説明と図面を通じて本発明の最適な実施形態を開示した。用語は、単に本発明の実施形態を説明するための目的として使用されたものであって、意味の限定や特許請求の範囲に記載された本発明の実施形態の範囲を制限するために用いられたものではない。そのため、本技術分野における通常の知識を有する者であれば、これより多様な変形および均等な他の実施形態が可能であることを理解するはずである。したがって、本発明の真の技術的保護範囲は、添付した特許請求の範囲の技術的思想によって定められなければならない。
【符号の説明】
【００３７】
１０、２１０：第１領域
２０、２２０：第２領域
３０：第３領域
４０：第４領域
１００：駆動回路
１２０：回路部
１４０、１４０ａ、１４０ｂ、２４０：チャンネルアンプ
１６０：パッド部
【図１】
2014067990.tif 000003
【図２】
2014067990.tif 000004
【図３】
2014067990.tif 000005
【図４】
2014067990.tif 000006
【図５】
2014067990.tif 000007
【図６】
2014067990.tif 000008
【図７】
2014067990.tif 000009