(57)【要約】【課題】本発明の目的は、スイッチング回路に接続された導体線のサージを低減することである。【解決手段】スイッチング回路は導体線により直流電源及び電気負荷に接続されている。サージ低減回路は、環流ダイオードと直列接続されたサブ導体線をもつ帰還経路を有する。この帰還経路及び導体線は、スイッチング回路のスイッチングにより生じる環流電流を循環させるための電流循環回路を構成する。一例において、導体線は、インバータとモータとを接続する。もう１つの例において、導体線は、インバータと平滑キャパシタとを接続する。もう１つの例において、帰還経路は、スイッチング回路のスイッチをなすトランジスタ及び逆並列ダイオードのペアを接続する。【選択図】図２３
2014124040.tif 000002
【特許請求の範囲】
【請求項１】
導体線により直流電源及び電気負荷に接続されるスイッチング回路に接続されるサージ低減回路において、
前記サージ低減回路は、環流ダイオードと直列接続されたサブ導体線をもつ帰還経路を有し、
前記帰還経路及び前記導体線は、前記スイッチング回路のスイッチングにより生じる環流電流（If)を循環させるための電流循環回路を構成することを特徴とするサージ低減回路。
【請求項２】
前記帰還経路は、環流ダイオードとサブ導体線とだけからなり、
前記環流ダイオードを電気抵抗値を除く前記帰還経路の電気抵抗値は、前記サブ導体線の電気抵抗値の２倍未満であり、
前記帰還経路のインダクタンス値は、前記サブ導体線のインダクタンス値の２倍未満である請求項１記載のサージ低減回路。
【請求項３】
前記スイッチング回路は、前記電気負荷としてのモータ（４）を駆動するためのインバータ（３）からなり、
前記導体線をなす相ケーブル（C１)は、モータ（４）の端子（４U)をインバータ（３）の出力端子（３U)に接続し、
前記帰還経路は、直列接続されたサブケーブル（C３）及び環流ダイオード（D２)を有し、
前記帰還経路は、モータ（４）の端子（４U)からインバータ（３）の出力端子（３U)へ環流電流（If)を流すために、相ケーブル(C１)と並列に接続されている請求項１記載のサージ低減回路。
【請求項４】
前記スイッチング回路は、前記電気負荷としてのモータ（４）を駆動するためのインバータ（３）からなり、
前記導体線をなす相ケーブル（C１)は、モータ（４）の端子（４U)をインバータ（３）の出力端子（３U)に接続し、
前記帰還経路は、直列接続されたサブケーブル（C２）及び環流ダイオード（D１)を有し、
前記帰還経路は、インバータ（３）の出力端子（３U)からモータ（４）の端子（４U)へ環流電流（If)を流すために、相ケーブル(C１)と並列に接続されている請求項１記載のサージ低減回路。
【請求項５】
前記スイッチング回路は、前記電気負荷としてのモータ（４）を駆動するためのインバータ（３）からなり、
インバータ（３）の高電位DC電源端子（３０）は、前記導体線をなす高電位DCリンク線（７）を通じて平滑キャパシタ（６）の正端子に接続され、
前記帰還経路は、直列接続されたサブケーブル（CX）及び環流ダイオード（DX)を有し、
前記帰還経路は、インバータ（３）の直流電源端子（３０)から
平滑キャパシタ(６)の正端子へ環流電流（If)を流すために、高電位DCリンク線(７)と並列に接続されている請求項１記載のサージ低減回路。
【請求項６】
前記スイッチング回路は、並列接続された上トランジスタ（３１T）及び上逆並列ダイオード（３１D）を有する上アームスイッチ（３１）を有し、
上トランジスタ(３１T)の高電位主電極は、導体線（１U）を通じて高電位DCリンク線（７）に接続され、
上逆並列ダイオード（３１D）のカソード電極は、導体線（２U）を通じて高電位DCリンク線（７）に接続され、
前記帰還経路は、直列接続されたバイパス導体線（C７）及び環流ダイオード（D７)を有し、
前記バイパス導体線（C７）及び環流ダイオード（D７)は、上トランジスタ(３１T)の高電位主電極から上逆並列ダイオード（３１D）のカソード電極へ環流電流（If)を流すために、導体線（１U）を導体線（２U）に接続する請求項１記載のサージ低減回路。
【請求項７】
上トランジスタ(３１T)及び環流ダイオード(D７）は、共通の半導体チップに集積されている請求項６記載のサージ低減回路。
【請求項８】
前記スイッチング回路は、並列接続された下トランジスタ（３４T）及び下逆並列ダイオード（３４D）を有する下アームスイッチ（３４）を有し、
下トランジスタ(３４T)の低電位主電極は、導体線（１L）を通じて低電位DCリンク線（８）に接続され、
逆並列ダイオード（３４D）のアノード電極は、導体線（２L）を通じて低電位DCリンク線(８)に接続され、
前記帰還経路は、直列接続されたバイパス導体線（C８）及び環流ダイオード（D８)を有し、
前記帰還経路は、下逆並列ダイオード（３４D）のアノード電極から下トランジスタ(３４T)の低電位主電極へ環流電流（If)を流すために、導体線（１L）及び導体線（２L）と並列に接続されている請求項１記載のサージ低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子に接続される導体線のサージ電圧を低減する回路に関し、特にパルス回路に接続される導体線のサージ電圧を低減するサージ低減回路に関する。
【背景技術】
【０００２】
たとえばモータ駆動用のインバータのスイッチング損失を低減するために、スイッチング素子の遷移期間を短縮する必要がある。この遷移期間は、オン遷移期間とオフ遷移期間を含む。オン遷移期間は、スイッチング素子のオフ状態からオン状態への遷移期間を意味し、オフ遷移期間は、スイッチング素子のオン状態からオフ状態への遷移期間を意味する。けれども、遷移期間の短縮により、大きなサージがスイッチング素子の主端子に接続される配線に誘導される。その結果、遷移期間の短縮によるスイッチング損失の低減は、サージによって制限される。さらに、インバータとモータとを接続するケーブルのサージは、モータコイルの電気絶縁を劣化させる。
【０００３】
以下において、スイッチング素子と電源とを接続する配線のサージは、入力サージと呼ばれる。特に、スイッチング素子がターンオフする時に生じる入力サージは、ターンオフサージと呼ばれる。このターンオフサージは、スイッチング素子の主電極に高電圧を印加する。したがって、ターンオフサージの低減は、高電圧スイッチング素子において重要である。さらに、以下において、スイッチング素子とインダクタンス負荷とを接続する配線のサージは、出力サージと呼ばれる。
【０００４】
図１は、特許文献1に示されるサージ低減回路を示す。出力サージを低減するこのサージ低減回路は、図１に示されるように、抵抗器RbとキャパシタCAとのペアに接続されたサブケーブルからなる。サブケーブルC２は、インバータ３とモータ４とを接続するメインケーブルC１と並列接続される。メインケーブルC１及びサブケーブルC２はそれぞれ、インダクタンスLsをもつ。しかし、インバータ３の出力端Xの電位変化は、メインケーブルC１及びサブケーブルC２の両方を通じて、並列にモータ４に伝達される。したがって、メインケーブルC１のインダクタンスLsに蓄積される磁気エネルギーの方向は、及びサブケーブルC２のインダクタンスLsに蓄積される磁気エネルギーの方向と同じとなる。その結果、メインケーブルC１の電流がサブケーブルC２を逆方向に流れる前に、サブケーブルC２のインダクタンスLsに蓄積されたこの磁気エネルギーを短時間の間に消費しなければならない。
【０００５】
図２は、ハーフブリッジの入力サージを低減する従来のRCスナバ２００U、２００Lを示す。このハーフブリッジは、上トランジスタ３１T、下トランジスタ３４T、上逆並列ダイオード３１D、下逆並列ダイオード３４Dをもつ。ハーフブリッジの正端子Y及び負端子Zの電位は、入力サージにより変化する。この電位変化は、RC回路２００U、２００Lや平滑キャパシタ６により低減される。ハーフリッジは、内部インダクタンスLi及び外部インダクタンスLoをもつ。しかし、内部インダクタンスLiの存在のために、上トランジスタ３１Tの主電極は、大きな電位振動をもつ。さらに、大容量の平滑キャパシタ６及びRC回路２００U、２００Lは、回路のコスト及び損失を増加させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】U. S. P. No.７,７６４,０４２号公報
【発明の概要】
【０００７】
本発明の目的は、サージ電圧を低減可能なスイッチング回路を提供することである。
【０００８】
スイッチング回路に接続された導体線はサージを発生することが知られている。この導体線に接続された寄生（浮遊）容量とこの導体線のインダクタンスとをもつ共振回路は、高周波発振電圧をもつサージ電圧を発生する。本発明のサージ低減回路は、この導体線と並列に接続された帰還経路を有する。この帰還経路は、環流ダイオードと直列接続されたサブ導体線を有する。この帰還経路及び導体線は、スイッチング回路のスイッチングにより生じる環流電流を循環させるための電流循環回路を構成する。
【０００９】
本発明によれば、導体線により発生するサージの正半波成分又は負半波成分が帰還経路を通じて循環するため、導体線の端部に発生するサージ電圧が低減される。本発明によれば、非常に安価かつ簡素であり、信頼性に優れたサージ低減回路を実現できる。
【００１０】
本発明の好適態様によれば、帰還経路は、本質的に環流ダイオードとサブ導体線とだけからなる。環流ダイオードの抵抗値を除く帰還経路の電気抵抗値は、サブ導体線の電気抵抗値の２倍未満である。言い換えれば、サージ電力を消費するための特別の抵抗器を用いないので、この抵抗器の冷却問題を無視することができる。さらに、帰還経路のインダクタンス値は、サブ導体線のインダクタンス値の２倍未満である。言い換えれば、サージ電力を外部に転送する変圧器を用いないため、帰還経路のインダクタンス値は、この変圧器の漏れインダクタンスによって増加しない。これは、帰還経路へ流れる環流電流が増大されることを意味する。
【００１１】
好適例において、導体線は、インバータとモータとを接続する。もう１つの好適例において、導体線は、インバータと平滑キャパシタとを接続する。もう１つの好適例において、帰還経路の環流ダイオードは、並列に接続されたトランジスタ及び逆並列ダイオードを接続する。もう１つの好適例において、帰還経路は、インバータの上アームスイッチを構成する上アームトランジスタの高電位主電極及び上側の逆並列ダイオードのカソード電極を接続する。もう１つの好適例において、帰還経路は、インバータの下アームスイッチを構成する下アームトランジスタの低電位主電極及び下側の逆並列ダイオードのアノード電極を接続する。その結果、逆並列ダイオードの回復を促進することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、従来の出力サージ低減回路を示す模式配線図である。
【図２】図２は、従来の入力サージ低減回路を示す模式配線図である。
【図３】図３は、第１実施例の出力サージ低減回路を示す模式配線図である。
【図４】図４は、サージ電圧の波形を示すタイミングチャートである。
【図５】図５は、相ケーブルと並列接続された第１の帰還経路を示す模式配線図である。
【図６】図６は、相ケーブルと並列接続された第２の帰還経路を示す模式配線図である。
【図７】図７は、相ケーブルと並列接続された２つの帰還経路を示す模式配線図である。
【図８】図８は、変形態様を示す模式配線図である。
【図９】図９は、もう１つの変形態様を示す模式配線図である。
【図１０】図１０は、第２実施例の入力サージ低減回路を示す模式配線図である。
【図１１】図１１は、デッドタイム状態を示す模式配線図である。
【図１２】図１２は、下アームトランジスタのオン状態を示す模式配線図である。
【図１３】図１３は、デッドタイム状態を示す模式配線図である。
【図１４】図１４は、上アームトランジスタのオン状態を示す模式配線図である。
【図１５】図１５は、デッドタイム状態を示す模式配線図である。
【図１６】図１６は、上アームトランジスタのオン状態を示す模式配線図である。
【図１７】図１７は、デッドタイム状態を示す模式配線図である。
【図１８】図１８は、下アームトランジスタのオン状態を示す模式配線図である。
【図１９】図１９は、上アームトランジスタを構成するIGBTチップと環流ダイオードとが集積された半導体チップの模式断面図である。
【図２０】図２０は、図１９に示される半導体チップの模式等価回路図である。
【図２１】図２１は、上アームスイッチに接続されるサージ低減回路を示す模式配線図である。
【図２２】図２２は、上アームスイッチに接続されるサージ低減回路を示す模式配線図である。
【図２３】図２３は、６つのサージ低減回路をもつ３相モータ駆動装置を示す模式配線図である。
【発明を実施するための形態】
【００１３】
第１実施例
本発明のサージ低減回路の第１実施例が、図３-図９を参照して説明される。この第１実施例によれば、モーターケーブルに生じるサージを低減するためのサージ低減回路が説明される。
【００１４】
図３は、トラクションモータ駆動装置を示す模式配線図である。３相のインバータ３は、U相レグ、V相レグ及びW相レグからなる。U相レグは、上アームスイッチ３１及び下アームスイッチ３４をもつハーフブリッジからなる。V相レグは、上アームスイッチ３２及び下アームスイッチ３５をもつハーフブリッジからなる。W相レグは、上アームスイッチ３３及び下アームスイッチ３６をもつハーフブリッジからなる。U相レグは出力端子３Uをもつ。V相レグは出力端子３Vをもつ。W相レグは、出力端子３Wをもつ。
【００１５】
３相のトラクションモータ４は、U相端子４U、V相端子４V及びW相端子４Wをもつ。３つの相ケーブルC１は、U相端子ペア３U及び４U、V相端子ペア３V及び４V及びW相端子ペア３FW及び４Wを個別に接続している。
【００１６】
この実施例のサージ低減回路が以下に説明される。このサージ低減回路は、３つの第1帰還経路と、３つの第2帰還経路とからなる。各第1帰還経路は、環流ダイオードD１と直列接続されたサブケーブルC２からなる。各第２帰還経路は、環流ダイオードD２と直列接続されたサブケーブルC３からなる。各相のサブケーブルC２は、環流ダイオードD１を通じて各相ケーブルC１と並列に接続されている。各相のサブケーブルC３は、環流ダイオードD２を通じて各相ケーブルC１と並列に接続されている。
【００１７】
３つの環流ダイオードD１のアノード電極は、インバータ３の出力端子３U、３V及び３Wに個別に接続されている。３つの環流ダイオードD１のカソード電極は、３つのサブケーブルC２の各一端に個別に接続されている。３つの環流ダイオードD２のカソード電極は、インバータ３の出力端子３U、３V及び３Wに個別に接続されている。３つの環流ダイオードD２のアノード電極は、３つのサブケーブルC３の各一端に個別に接続されている。
【００１８】
このサージ低減回路のサージ低減動作が、図３-図７を参照して説明される。図４は、相ケーブルC１を通じてモータ４のU相端子４Uに到着するU相電圧Vumの波形を示す。上アームスイッチ３１及び３４がスイッチングされる時、U相電圧Vumはリンギング・サージ電圧を含む。これは、図３に示されるように、相ケーブルC１がリンギングサージを発生する発振器Vacをもつことを意味する。各ケーブルC１-C３は、インピーダンス値Zをもつことが仮定される。
【００１９】
図５は、発振器Vacの発振電圧の正半波期間を示す模式等価配線図である。発振器Vacの発振電力は、インピーダンスZのインダクタンス成分と寄生容量Csとの共振により生じる。共振電流Isの正成分が、インピーダンスZ、寄生容量Cs及び接地線GLを通じて流れる。接地線GLのインピーダンス値は無視される。さらに、環流電流IfがサブケーブルC３及び環流ダイオードD２を通じて流れる。
【００２０】
図５によれば、サブケーブルC３及び環流ダイオードD２からなる帰還経路が発振器Vacのエネルギーを吸収する。なぜなら、環流電流Ifがサブケーブル３２及び環流ダイオードD２を通じて流れるからである。その結果、発振器Vacのエネルギーが低減されるので、相ケーブルC１のサージが低減される。
【００２１】
図６は、発振器Vacの発振電圧の負正半波期間を示す模式等価配線図である。共振電流Isの負成分が、インピーダンスZ、寄生容量Cs及び接地線GLを通じて流れる。さらに、環流電流IfがサブケーブルC２及び環流ダイオードD１を通じて流れる。その結果、サブケーブルC２及び環流ダイオードD１からなる帰還経路が発振器Vacのエネルギーを吸収する。なぜなら、環流電流IfがサブケーブルC２及び環流ダイオードD１を通じて流れるからである。その結果、発振器Vacのエネルギーが低減されるので、相ケーブルC１のサージが低減される。
【００２２】
結局、環流電流Ifは、図７に示されるように、２つのサブケーブルC２、C３と、環流ダイオードD１、D２を通じて循環する。したがって、サブケーブルC２、C３のインピーダンスZに蓄積される磁気エネルギーは相ケーブルC１に戻らない。
【００２３】
図８に示される第１の変形態様によれば、サージ低減回路は、それぞれサブケーブルC３及び環流ダイオードD２からなる３つのペアからなる。ケーブルC１、C３の電気抵抗値が小さいので、環流電流Ifの減衰は小さい。相ケーブルC１及びサブケーブルC３を循環する循環電流の減衰時定数が、インバータ３のPWM周期よりも長いことが好ましい。
【００２４】
図９に示される第２の変形態様によれば、サージ低減回路は、それぞれサブケーブルC２及び環流ダイオードD１からなる３つのペアからなる。ケーブルC１、C２の電気抵抗値が小さいので、環流電流Ifの減衰は小さい。相ケーブルC１及びサブケーブルC２を循環する循環電流の減衰時定数が、インバータ３のPWM周期よりも長いことが好ましい。
【００２５】
さらに、図８及び図９によれば、環流ダイオードDｘをもつ導体線Cxが、平滑キャパシタ６の正端子とインバータ３の高電位DC電源端子３０とを接続している。環流ダイオードDｘ及び導体線Cxからなるこの帰還経路により、インバータ３の高電位DC電源端子３０のサージが抑制される。
【００２６】
第２実施例
本発明のサージ低減回路の第２実施例が、図１０-図２４を参照して説明される。この第２実施例によれば、ターンオフ・サージを低減するためのサージ低減回路が説明される。
【００２７】
図１０は、図３に示されるインバータ３のU相レグを示す模式等価回路図である。このU相レグは、直列接続された上アームスイッチ３１及び下アームスイッチ３４をもつ。U相レグはさらに、環流ダイオードD７及びD８をもつ。上アームスイッチ３１は、並列接続された上トランジスタ３１Tと上逆並列ダイオード３１Dとからなる。下アームスイッチ３４は、並列接続された下トランジスタ３４Tと下逆並列ダイオード３４Dとからなる。
【００２８】
環流ダイオードD７及びD８を除いて、このU相レグは、周知のハーフブリッジからなる。U相ケーブルC１はトランジスタ３１T及び逆並列ダイオード３１Dを通じて高電位DCリンク線７に接続されている。U相ケーブルC１はトランジスタ３４T及び逆並列ダイオード３４Dを通じて低電位DCリンク線８に接続されている。
【００２９】
トランジスタ３１Tのコレクタ電極（高電位の主電極）は、環流ダイオードD７をもつバイパス導体線C７を通じて、逆並列ダイオード３１Dのカソード電極に接続されている。環流ダイオードD７のアノード電極は、トランジスタ３１Tのコレクタ電極（高電位の主電極）に接続されている。
【００３０】
同様に、トランジスタ３４Tのコレクタ電極（低電位の主電極）は、環流ダイオードD８をもつバイパス導体線C８を通じて、逆並列ダイオード３４Dのアノード電極に接続されている。環流ダイオードD８のカソード電極は、トランジスタ３４Tのエミッタ電極（低電位の主電極）に接続されている。
【００３１】
トランジスタ３１Tのコレクタ電極は、導体線１Uを通じて高電位DCリンク線７に接続されている。逆並列ダイオード３１Dのカソード電極は、導体線２Uを通じて高電位DCリンク線７に接続されている。同様に、トランジスタ３４Tのエミッタ電極は、導体線１Lを通じて低電位DCリンク線８に接続されている。逆並列ダイオード３４Dのアノード電極は、導体線２Lを通じて低電位DCリンク線８に接続されている。
【００３２】
導体線１U、１L、２U及び２Lはそれぞれ、内部インダクタンスLi及び外部インダクタンスLoをもつ。この内部インダクタンスLiは、破線で囲まれたU相レグ・モジュール内部のインダクタンス値を意味する。この外部インダクタンスLoは、このU相レグ・モジュールの外部インダクタンス値を意味する。高電位DCリンク線７は、平滑キャパシタ６を通じて低電位DCリンク線８に接続されている。
【００３３】
このU相レグを構成するハーフブリッジのスイッチング動作が、図１１-図１８を参照して説明する。図１１-図１４は、U相ケーブルC１がモータ４のU相巻線からインバータ３へU相電流を流すモードを示す。図１５-図１８は、U相ケーブルC１がインバータ３からモータ４のU相巻線へU相電流を流すモードを示す。導体線１U及び１Lはそれぞれ、インダクタンスLT(＝Li＋Lo)をもつ。導体線２U及び２Lはそれぞれ、インダクタンスLD(＝Li＋Lo)をもつ。図１１は、トランジスタ３１Tがオフされたデッドタイム状態を示す。U相電流Imは、逆並列ダイオード３１Dを通じて高電位DCリンク線７へ流れる。
【００３４】
図１２は、トランジスタ３４Tがオンされた時点を示す。U相電流Imは、トランジスタ３４Tを通じて低電位DCリンク線８に流れる。導体線２UのインダクタンスLDに蓄積された磁気エネルギーにより、環流電流Ifが、導体線１U、環流ダイオードD７及び導体線２Uを通じて循環する。導体線１U及びバイパス導体線C７は、帰還経路のサブ導体線を構成する。したがって、逆並列ダイオード３１Dのカソード電極の電位低下が抑制される。その結果、逆並列ダイオード３１Dの回復が促進されるので、逆並列ダイオード31Dの逆回復損失が低減される。
【００３５】
図１３は、トランジスタ３４Tがオフされたデッドタイム状態を示す。U相電流Imは、逆並列ダイオード３１Dを通じて高電位DCリンク線７へ流れる。もし逆並列ダイオード３1Dを流れる環流電流Ifが残っている場合、U相電流Imの立ち上がりが促進される。導体線１LのインダクタンスLTに蓄積された磁気エネルギーにより、環流電流Ifが、導体線２L、環流ダイオードD８及び導体線１Lを通じて循環する。導体線２L及びバイパス導体線C８は、帰還経路のサブ導体線を構成する。したがって、トランジスタ３４のエミッタ電極の電位低下が抑制される。言い換えれば、トランジスタ３４のターンオフサージが抑制される。
【００３６】
図１４は、トランジスタ３１Tがオンされた時点を示す。U相電流Imは、トランジスタ３１Tを通じて高電位DCリンク線７に流れる。導体線２UのインダクタンスLDに蓄積された磁気エネルギーにより、環流電流Ifが、導体線１U、環流ダイオードD７及び導体線２Uを通じて循環する。導体線１U及びバイパス導体線C７は、帰還経路のサブ導体線を構成する。したがって、逆並列ダイオード３１Dのカソード電極の電位低下が抑制される。その結果、逆並列ダイオード３１Dの回復が促進されるので、逆並列ダイオード31Dの逆回復損失が低減される。
【００３７】
図１５は、トランジスタ３４Tがオフされたデッドタイム状態を示す。U相電流Imは、逆並列ダイオード３４Dを通じてU相ケーブルC１へ流れる。図１６は、トランジスタ３１Tがオンされた時点を示す。U相電流Imは、トランジスタ３１Tを通じてU相ケーブルC１に流れる。導体線２LのインダクタンスLDに蓄積された磁気エネルギーにより、環流電流Ifが、導体線２L、環流ダイオードD８及び導体線１Lを通じて循環する。導体線１L及びバイパス導体線C８は、帰還経路のサブ導体線を構成する。したがって、逆並列ダイオード３４Dのアノード電極の電位上昇が抑制される。その結果、逆並列ダイオード３４Dの回復が促進されるので、逆並列ダイオード3４Dの逆回復損失が低減される。
【００３８】
図１７は、トランジスタ３１Tがオフされたデッドタイム状態を示す。U相電流Imは、逆並列ダイオード３４Dを通じてU相ケーブルC１へ流れる。導体線１UのインダクタンスLTに蓄積された磁気エネルギーにより、環流電流Ifが、導体線１U、環流ダイオードD７及び導体線２Uを通じて循環する。導体線２U及びバイパス導体線C７は、帰還経路のサブ導体線を構成する。したがって、トランジスタ３１のコレクタ電極の電位上昇が抑制される。言い換えれば、トランジスタ３１のターンオフサージが抑制される。
【００３９】
図１８は、トランジスタ３４Tがオンされた時点を示す。U相電流Imは、トランジスタ３４Tを通じてU相ケーブルC１に流れる。導体線２LのインダクタンスLDに蓄積された磁気エネルギーにより、環流電流Ifが、導体線２L、環流ダイオードD８及び導体線１Lを通じて循環する。導体線１L及びバイパス導体線C８は、帰還経路のサブ導体線を構成する。したがって、逆並列ダイオード３４Dのアノード電極の電位上昇が抑制される。その結果、逆並列ダイオード３４Dの回復が促進されるので、逆並列ダイオード3４Dの逆回復損失が低減される。
【００４０】
図１９は、トランジスタ３１TをなすIGBTと環流ダイオードD７とを集積するシリコンチップを示す模式断面図である。シリコンチップの絶縁部３０１は、IGBT３１Tから環流ダイオードD７を分離する。シリコンチップのP+基板３００は、IGBT３１Tのコレクタ電極及び環流ダイオードD７のアノード電極の両方を構成している。したがって、トランジスタ３１T及び環流ダイオードD７の回路構造が簡単となり、導体線C７のインダクタンスを低減することができる。図２０は、図１９に示される環流ダイオードD７をもつIGBT３１Tを示す等価回路図である。
【００４１】
図２１は、上アームスイッチ３１に接続されたサージ低減回路の変形態様を示す。このサージ低減回路は、環流ダイオードD７T、D７D及び導体線４００からなる。導体線４００はインダクタンスL４００をもつ。環流ダイオードD７T及び導体線４００は、導体線１Uのための帰還経路を形成する。環流ダイオードD７D及び導体線４００は、導体線２Uのための帰還経路を形成する。
【００４２】
図２２は、上アームスイッチ３１に接続されたサージ低減回路のもう1つの変形態様を示す。このサージ低減回路は、環流ダイオードD７T、D7D及び導体線４００及び４０１からなる。導体線４００はインダクタンスL４００をもつ。導体線４０１はインダクタンスL４０１をもつ。環流ダイオードD７T及び導体線４００は、導体線１Uのための帰還経路を形成する。環流ダイオードD７D及び導体線４０１は、導体線２Uのための帰還経路を形成する。
【００４３】
図２３は、他の変形態様を示す３相モータ駆動装置の模式配線図である。このモータ駆動装置は、７つのサージ低減回路をもつ。３つのサージ低減回路はそれぞれ、環流ダイオードD７をもつ帰還経路をもつ。３つのサージ低減回路はそれぞれ、環流ダイオードD２をもつ３つの帰還経路をもつ。１つのサージ低減回路は、環流ダイオードDxをもつ帰還経路をもつ。インバータ３は、環流ダイオードD２及びD７を内蔵している。
【００４４】
上記説明された第１実施例は、インバータ３の出力サージを低減するサージ低減回路を示す。同様に、第２実施例は、インバータ３の入力サージを低減するサージ低減回路を説明する。しかし、これらのサージ低減回路は、発振器、インバータ及びDCDCコンバータのような各種のスイッチング回路に接続された導体線のインクタンス成分により生じるサージを低減することができる。
【図１】
2014124040.tif 000003
【図２】
2014124040.tif 000004
【図３】
2014124040.tif 000005
【図４】
2014124040.tif 000006
【図５】
2014124040.tif 000007
【図６】
2014124040.tif 000008
【図７】
2014124040.tif 000009
【図８】
2014124040.tif 000010
【図９】
2014124040.tif 000011
【図１０】
2014124040.tif 000012
【図１１】
2014124040.tif 000013
【図１２】
2014124040.tif 000014
【図１３】
2014124040.tif 000015
【図１４】
2014124040.tif 000016
【図１５】
2014124040.tif 000017
【図１６】
2014124040.tif 000018
【図１７】
2014124040.tif 000019
【図１８】
2014124040.tif 000020
【図１９】
2014124040.tif 000021
【図２０】
2014124040.tif 000022
【図２１】
2014124040.tif 000023
【図２２】
2014124040.tif 000024
【図２３】
2014124040.tif 000025