(57)【要約】【課題】面積効率を向上して、集積度を高めた半導体装置の製造方法を提供する。【解決手段】ソース領域４、及びウェル領域３を貫通して溝５を形成する第１の工程と、溝５直下のドリフト領域２内にアノード領域６を形成する第２の工程と、ゲート絶縁膜７を介して溝５内にゲート電極８を埋設する第３の工程を有する。更に、ゲート電極８にコンタクトホール１０を形成する第４の工程と、コンタクトホール１０の内壁に形成された内壁絶縁膜１１にて、該コンタクトホール１０内がゲート電極８と絶縁された状態で、該コンタクトホール１０内にアノード領域６と電気的に接続されるソース電極１３を形成する第５の工程とを備える。【選択図】      図１６
2014127547.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記カソード領域と接触するアノード領域を有するダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第１の工程と、
前記溝の底部または前記溝の直下の前記ドリフト領域内に、前記アノード領域を形成する第２の工程と、
ゲート絶縁膜を介して前記溝内に前記ゲート電極を埋設する第３の工程と、
前記ゲート電極に前記アノード領域の表面を露出させるコンタクトホールを形成する第４の工程と、
前記コンタクトホールの内壁に形成された内壁絶縁膜にて、該コンタクトホール内が前記ゲート電極と絶縁された状態で、該コンタクトホール内に前記アノード領域と電気的に接続されるソース電極を形成する第５の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート電極の上面を被覆する層間絶縁膜を形成する工程を更に備え、
前記ゲート電極の上面を被覆する層間絶縁膜の厚さは、前記コンタクトホールの底面に形成されて前記コンタクトホールを形成する第４の工程で選択的に除去される絶縁膜の厚さよりも厚く形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４の工程は、前記コンタクトホールの底部に形成された絶縁膜を選択的に除去する工程を含み、異方性エッチングにより前記内壁絶縁膜を残した状態で自己整合的に前記コンタクトホールの底部に形成された絶縁膜を除去することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項４】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記カソード領域と接触するアノード領域を有するダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
前記ゲート絶縁膜を形成する第７の工程と、
前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとしてゲート電極材料を堆積し、前記ゲート電極を形成する第８の工程と、
溝底面の、前記ドリフト領域を一部露出させる第９の工程と、
層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
前記アノード領域を形成する第１１の工程と、
前記ゲート電極と絶縁された状態で、前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記第７の工程では、前記溝の底に形成される前記ゲート絶縁膜の厚さが、前記溝の側壁に形成される前記ゲート絶縁膜の厚さよりも、厚くなるようにすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第９の工程は、前記溝の底部に形成された前記ゲート電極材料及び前記ゲート絶縁膜を除去する工程を含み、異方性エッチングにより前記溝の側壁に存在する前記ゲート電極を残した状態で、前記溝の底部に存在する前記ゲート電極材料及び前記ゲート絶縁膜を除去することを特徴とする請求項４または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第９の工程は、前記溝の底部に形成された前記ゲート電極材料及び前記ゲート絶縁膜を除去する工程を含み、異方性エッチングにより前記溝の側壁に存在する前記ゲート電極を残した状態で、前記溝の底部に存在する前記ゲート電極材料を一部除去し、更に、等方性エッチングにより前記ゲート絶縁膜を一部除去することを特徴とする請求項４または請求項５のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記第８の工程は、一部の領域にマスクを利用することで、前記ゲート電極材料を部分的に残し、前記ゲート電極を形成することを特徴とする請求項４〜請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１０の工程は、熱酸化法により前記ゲート電極材料に層間絶縁膜を形成し、該層間絶縁膜は、前記半導体基板に形成される酸化膜より厚いことを特徴とする請求項４〜請求項８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
半導体基体の深さ方向で、ゲート絶縁膜全体の下方に、前記アノード領域が形成されることを特徴とする請求項１〜請求項９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記溝内部の、前記半導体基板の深さ方向で、前記アノード領域は前記ゲート電極の下部に存在する前記溝の底部よりも浅い位置に形成されることを特徴とする請求項１〜請求項９のいずれか１に記載の半導体装置の製造方法。
【請求項１２】
前記アノード領域は、第１アノード領域と第２アノード領域から形成され、第２アノード領域は、第１アノード領域の両側に形成され、前記第１アノード領域と前記ドリフト領域の内蔵電位は、前記第２アノード領域と前記ドリフト領域の内蔵電位より小さいことを特徴とする請求項１または請求項４のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板の深さ方向で、前記第１アノード領域と前記ドリフト領域の接合面は、前記第２アノード領域と前記ドリフト領域の少なくとも一部の接合面より浅いことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１アノード領域と前記第２アノード領域は同じ材料で形成されることを特徴とする請求項１２または請求項１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記第１アノード領域は、前記ソース電極として機能できる材料で形成されることを特徴とする請求項１２または請求項１３のいずれかに記載の半導体装置の製造方法。
【請求項１６】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、且つ、前記ドリフト領域に第２導電型不純物をドープして形成したアノード領域を有するＰＮ接合ダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第１の工程と、
前記溝の底部または前記溝の直下の前記ドリフト領域内に、前記アノード領域を形成する第２の工程と、
ゲート絶縁膜を介して前記溝内に前記ゲート電極を埋設する第３の工程と、
前記ゲート電極に前記アノード領域の表面を露出させるコンタクトホールを形成する第４の工程と、
前記コンタクトホールの内壁に形成された内壁絶縁膜にて、該コンタクトホール内が前記ゲート電極と絶縁された状態で、該コンタクトホール内に前記アノード領域と電気的に接続されるソース電極を形成する第５の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１７】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、且つ、前記ドリフト領域に第２導電型不純物をドープして形成したアノード領域を有するＰＮ接合ダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
前記ゲート絶縁膜を形成する第７の工程と、
前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとして前記ゲート電極の材料を堆積し、前記ゲート電極を形成する第８の工程と、
前記溝底面の前記ドリフト領域を一部露出させる第９の工程と、
層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
前記アノード領域を形成する第１１の工程と、
前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１８】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、且つ、前記カソード領域と異なる材料で形成したアノード領域を有するヘテロ接合ダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第１の工程と、
前記溝の底部または前記溝の直下の前記ドリフト領域内に、前記アノード領域を形成する第２の工程と、
ゲート絶縁膜を介して前記溝内に前記ゲート電極を埋設する第３の工程と、
前記ゲート電極に前記アノード領域の表面を露出させるコンタクトホールを形成する第４の工程と、
前記コンタクトホールの内壁に形成された内壁絶縁膜にて、該コンタクトホール内が前記ゲート電極と絶縁された状態で、該コンタクトホール内に前記アノード領域と電気的に接続されるソース電極を形成する第５の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１９】
半導体基板の一方の主面上に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、前記ウェル領域に形成された溝と、ゲート絶縁膜を介して前記溝内に形成したゲート電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、且つ、前記カソード領域と異なる材料で形成したアノード領域を有するヘテロ接合ダイオードと、
を備えた半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に達する深さの前記溝を形成する第６の工程と、
前記ゲート絶縁膜を形成する第７の工程と、
前記ゲート絶縁膜を形成後、前記溝の幅の１／２より小さい値を膜厚さとして前記ゲート電極の材料を堆積し、前記ゲート電極を形成する第８の工程と、
前記溝底面の前記ドリフト領域を一部露出させる第９の工程と、
層間絶縁膜で前記ゲート電極を被覆する第１０の工程と、
前記アノード領域を形成する第１１の工程と、
前記ゲート電極と絶縁された状態で前記アノード領域と電気的に接続されるソース電極を形成する第１２の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２０】
前記アノード領域は、前記ドリフト領域とバンドギャップが異なる半導体で形成されていることを特徴とする請求項１８または請求項１９のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタならびにダイオードを備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、ゲート電極が溝内に埋め込まれたトレンチ型のトランジスタと、ヘテロ半導体領域をアノード、ドリフト領域をカソードとするダイオードとを備えた半導体装置の技術が記載されている。ダイオードのアノードを構成するヘテロ半導体領域は、隣り合うゲート電極に挟まれるようにゲート電極に沿って所定の間隔で配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１８３５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の製造方法にて製造される半導体装置においては、ヘテロ半導体領域は、ゲート電極に隣り合うようにゲート電極に対して半導体基板の平面方向に配置形成されている。即ち、ヘテロ半導体領域を形成する領域を、半導体基板の平面方向に必要としていた。その結果、半導体基板における素子の面積効率が悪く、集積度を高める際の妨げとなっていた。
【０００５】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、面積効率を向上して、集積度を高めた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本願発明に係る半導体装置の製造方法は、ソース領域ならびにウェル領域を貫通して溝を形成する第１の工程と、溝の底部或いは溝直下のドリフト領域内にアノード領域を形成する第２の工程と、ゲート絶縁膜を介して溝内にゲート電極を形成する第３の工程と、を有する。更に、ゲート電極にコンタクトホールを形成する第４の工程と、コンタクトホール内壁に形成された内壁絶縁膜にて、該コンタクトホール内がゲート電極と絶縁された状態で、該コンタクトホール内にアノード領域と電気的に接続されるソース電極を形成する第５の工程とを備える。
【発明の効果】
【０００７】
本発明に係る半導体装置の製造方法では、ゲート電極とソース電極の絶縁を保持した状態で、ソース電極とアノード領域を低抵抗で接続することができ、簡単な手順で低損失な半導体装置を製造することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、炭化珪素基体上にドリフト領域を形成した様子を示す。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。
【図５】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。
【図６】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極材料を形成した様子を示す。
【図７】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。
【図８】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングした様子を示す。
【図９】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、アノード領域を形成した様子を示す。
【図１０】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングした様子を示す。
【図１１】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。
【図１２】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。
【図１３】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングした様子を示す。
【図１４】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極を形成した様子を示す。
【図１５】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極１３とゲート電極８を電気的に絶縁する様子を示す。
【図１６】本発明の第２実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図１７】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、炭化珪素基体上にドリフト領域を形成した様子を示す。
【図１８】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。
【図１９】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。
【図２０】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝の底部にアノード領域を形成した様子を示す。
【図２１】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜、ゲート電極材料を形成した様子を示す。
【図２２】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングした様子を示す。
【図２３】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。
【図２４】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、コンタクトホールを形成した様子を示す。
【図２５】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、内壁絶縁膜を形成した様子を示す。
【図２６】本発明の第２実施形態に係る半導体装置の製造方法を示す工程断面図であり、底部の内壁絶縁膜を除去した様子を示す。
【図２７】本発明の第３実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図２８】本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングした様子を示す。
【図２９】本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。
【図３０】本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。
【図３１】本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域をエッチングした様子を示す。
【図３２】本発明の第３実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層を形成した様子を示す。
【図３３】本発明の第４実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図３４】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。
【図３５】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を除去した様子を示す。
【図３６】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成した様子を示す。
【図３７】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。
【図３８】本発明の第５実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図３９】本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。
【図４０】本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成した様子を示す。
【図４１】本発明の第５実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域をエッチングした様子を示す。
【図４２】本発明の第６実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図４３】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。
【図４４】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、マスク層及びレジストを形成した様子を示す。
【図４５】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、エッチングした様子を示す。
【図４６】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、レジストを形成した様子を示す。
【図４７】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、シリコン酸化膜をエッチングした様子を示す。
【図４８】本発明の第６実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。
【図４９】本発明の第７実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図５０】本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域をエッチングした様子を示す。
【図５１】本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域を形成した様子を示す。
【図５２】本発明の第７実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域をエッチングした様子を示す。
【図５３】本発明の第８実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図５４】本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域を堆積する様子を示す。
【図５５】本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第２アノード領域をエッチングした様子を示す。
【図５６】本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域を堆積した様子を示す。
【図５７】本発明の第８実施形態に係る半導体装置の製造方法を示す工程断面図であり、第１アノード領域をエッチングした様子を示す。
【図５８】本発明の第９実施形態に係る製造方法により製造される半導体装置の構成を示す断面図である。
【図５９】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６０】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６１】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６２】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６３】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６４】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【図６５】本発明の第１０実施形態に係る半導体装置の製造方法により製造される半導体装置の平面レイアウト図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、Ｎ型を第１導電型とし、Ｐ型を第２導電型として説明するが、Ｐ型を第１導電型とし、Ｎ型を第２導電型としても良い。
【００１０】
［第１実施形態の説明］
図１は、本発明の製造方法が採用されて製造される半導体装置の、第１実施形態の構成を示す断面図である。なお、図１における縦方向の長さは、理解を促進するために誇張して記載している。
【００１１】
図１に示すように、第１実施形態に係る半導体装置１０１は、Ｎ型高濃度のＮ＋型炭化珪素基体１を有しており、該Ｎ＋型炭化珪素基体１の表面上には、炭化珪素（ＳｉＣ）からなるＮ型低濃度のドリフト領域２が形成されている。ドリフト領域２の主面側には、Ｐ型ウェル領域３、及びＮ＋型ソース領域４が形成されている。
【００１２】
更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を貫通するように、溝５が形成されている。溝５の底部の一部にはＰ型アノード領域６が形成されている。
【００１３】
ドリフト領域２と、Ｐ型ウェル領域３、及びＮ＋型ソース領域４のそれぞれに接するように、溝５の側面及び溝５の底の一部にゲート絶縁膜７が形成されている。また、ゲート絶縁膜７を介して溝５の側面にゲート電極８が形成されている。
【００１４】
ゲート電極８は、層間絶縁膜９に覆われる。溝５の内部に層間絶縁膜９によってコンタクトホール１０があり、コンタクトホール１０の直下のドリフト領域２内に、上述のＰ型アノード領域６が形成されている。
【００１５】
層間絶縁膜９の側面、及びＮ＋型ソース領域４上には、ソース電極１３が形成され、Ｐ型アノード領域６、及びＮ＋型ソース領域４との間で、電気的に低抵抗でオーミック接続している。また、ゲート電極８とソース電極１３は、層間絶縁膜９により絶縁されている。
【００１６】
また、Ｎ＋型炭化珪素基体１の裏面には、ドレイン電極１２が電気的に低抵抗でオーミック接続されている。
【００１７】
即ち、半導体装置１０１は、半導体基板の一方の主面上に形成されたＮ型のドリフト領域２と、ドリフト領域２内に形成されたＰ型のウェル領域３と、ウェル領域３内に形成されたＮ型のソース領域４と、ウェル領域３に形成された溝５と、ゲート絶縁膜７を介して該溝５内に形成したゲート電極８とを含むトランジスタを有している。また、ドリフト領域２をカソード領域とし、このカソード領域と接触するＰ型アノード領域６を含むダイオードを有している。
【００１８】
次に、図２〜図１５を参照して、図１に示した第１実施形態に係る半導体装置を製造する際の処理手順について説明する。
【００１９】
初めに、図２に示すように、Ｎ＋型炭化珪素基体１上に、Ｎ−型炭化珪素エピタキシャル層からなるドリフト領域２が形成された材料を用意する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在し、本実施形態では代表的な４Ｈとして説明する。
【００２０】
Ｎ＋型炭化珪素基体１は、数十〜数百μｍ程度の厚みを有する。Ｎ−型のドリフト領域２は、例えば、不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
【００２１】
次に、図３に示すように、ドリフト領域２にイオン注入によってＰ型ウェル領域３、及びＮ＋型ソース領域４を形成する。ここで、イオン注入領域をパターニングするために、下記の処理により、ドリフト領域２上にマスク層を形成する。
【００２２】
マスク層としては、シリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、マスク層上にレジストをパターニングする（図示省略）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク層をエッチングする。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング等の、ドライエッチングを用いることができる。
【００２３】
次に、レジストを酸素プラズマや硫酸等で除去する。マスク層をマスクにして、Ｐ型及びＮ型不純物をイオン注入し、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を形成する。Ｐ型不純物としては、アルミやボロンを用いることができる。また、Ｎ型不純物としては窒素やリンを用いることができる。
【００２４】
この際、基体温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じることを抑制することができる。イオン注入後、例えばフッ酸を用いたウェットエッチングによって、マスク層を除去する。次いで、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては、１７００℃程度の温度を用いることができ、雰囲気としてアルゴンや窒素を用いることができる。こうして、図３に示すＰ型ウェル領域３、及びＮ＋型ソース領域４が形成される。
【００２５】
次に、図４に示すように、ドリフト領域２に溝５を形成する（第６の工程）。この処理では、まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、前述した図３に示した処理と同様に、パターニングされた絶縁膜を使用することができる。
【００２６】
その後、マスク層１４をマスクとして溝５を形成する。溝５を形成する好適な例として、ドライエッチング法を用いることができる。この際、溝５の深さは、Ｐ型ウェル領域３の深さより深くする必要がある。つまり、溝５はドリフト領域２の内部に達する深さとする。溝５を形成した後、マスク層１４を除去する。例えば、マスク層１４がシリコン酸化膜の場合には、フッ酸洗浄で除去する。
【００２７】
次に、図５（ａ）、（ｂ）に示すように、ゲート絶縁膜７を形成する（第７の工程）。図５（ｂ）は、図５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。この処理は、熱酸化法、或いは、堆積法を用いて行うことができる。一例として、熱酸化法を採用した場合には、基体を酸素雰囲気中で、温度を１１００℃程度に加熱することで、該基体が酸素に触れる全ての部分において、ゲート絶縁膜７が形成される。ゲート絶縁膜７を形成した後、Ｐ型ウェル領域３とゲート絶縁膜７界面の界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
【００２８】
次に、図６（ａ）、（ｂ）に示すように、ゲート絶縁膜７の表面にゲート電極８を堆積する。図６（ｂ）は、図６（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。ゲート電極８となる材料は、ポリシリコンが一般的であるから、本実施形態ではポリシリコンを用いる例を説明する。ポリシリコンの堆積方法としては、減圧ＣＶＤ法を用いることができる。ポリシリコンの堆積厚さは、溝５の幅の１／２より小さい値にする。こうすることにより、溝５をポリシリコンで埋めずに、溝５の側壁と底部に、ほぼ同一の厚さでポリシリコンを堆積することができる。これによって、コンタクトホール１０がセルフアラインで形成される。例えば、溝５の幅が２μｍの場合には、ポリシリコンの厚さは１μｍよりも薄くする。また、ポリシリコン堆積後に、９５０℃でＰＯＣｌ３中にアニールすることで、Ｎ型のポリシリコンが形成され、ゲート電極８に導電性を持たせることができる。
【００２９】
その後、図７（ａ）、（ｂ）に示すように、ゲート電極８のパッド部形成のパターニングを行う。図７（ｂ）は、図７（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。この処理では、ポリシリコン（ゲート電極材料）の表面にレジスト（マスク層１４）を塗り、パターニングを行う。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。
【００３０】
次いで、図８（ａ）、（ｂ）に示す処理では、ゲート電極８の材料となるポリシリコンのエッチングを行う。図８（ｂ）は、図８（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。エッチング後の溝５の側壁、及びレジスト（マスク層１４）の下部以外にポリシリコン（ゲート電極材料）が残らないこと、且つ、溝５の側壁にあるポリシリコン（ゲート電極８）は、Ｐ型ウェル領域３を被せるようにエッチング量を設定する。エッチングは異方性エッチング法を用いる。その後、レジスト（マスク層１４）を酸素プラズマや硫酸等で除去する（第８の工程）。
【００３１】
上記の第８の工程では、ゲート電極材料であるポリシリコンの一部の領域にマスクを利用することにより、ゲート電極材料を部分的に残し、この残った部分をゲート電極８とする。
【００３２】
次に、図９（ａ）、（ｂ）に示す処理では、Ｐ型アノード領域６を形成する（第１１の工程）。図９（ｂ）は、図９（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。Ｐ型アノード領域６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとして、図４に示した処理で用いたマスク層１４を使用することで、溝５底の一部にセルフアラインで（自己整合的に）Ｐ型アノード領域６を形成することができる。図９では、マスク層１４を除去した状態を記載している。前述した図４に示した処理で、マスク層１４を除去せずに図９に示す処理でイオン注入を行えば、図９に示すようにＰ型アノード領域６が形成される。イオン注入に用いるイオン種、基体温度に関しては、前述の図３に示した処理と同様であるので、詳細な説明を省略する。
【００３３】
次に、図１０（ａ）、（ｂ）に示すように、ゲート絶縁膜７のエッチングを行う。図１０（ｂ）は、図１０（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。エッチング量は、溝５の底部にあるＳｉＯ2の厚さに対して数％〜数十％のオーバーエッチングを行っても良い。また、エッチングは、フッ酸による同方性エッチング法を用いることができる。この工程は、マスクを使わずにセルフアラインでエッチングすることができる。こうして、溝５の底面のドリフト領域２の一部を露出することができる（第９の工程）。
【００３４】
即ち、第９の工程は、溝５の底部に形成されたゲート電極材料と、ゲート電極膜を除去する工程を含んでおり、異方性エッチングにより溝５の側壁に存在するゲート電極８を残した状態で、溝５の底部のゲート電極材料、及びゲート絶縁膜を除去する。
【００３５】
その後、図１１（ａ）、（ｂ）に示すように、層間絶縁膜９を形成する。図１１（ｂ）は、図１１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示している。層間絶縁膜９は、ポリシリコンの熱酸化（熱酸化法）により形成することができる。この処理は、酸素雰囲気中で、９００℃程度の温度で酸化を行う。この温度で酸化すると、ポリシリコンの熱酸化と同時に、炭化珪素も若干量だけ酸化される。即ち、ゲート電極材料に形成される層間絶縁膜９は、半導体基板に形成される酸化膜より、厚くなるように形成される。そして、炭化珪素表面の酸化膜を除去するために、熱酸化後にフッ酸で数秒の洗浄を行う。こうして、ゲート電極８を層間絶縁膜９で被覆することができる（第１０の工程）。
【００３６】
次に、図１２（ａ）、（ｂ）に示すように、ゲート電極８を露出するためのパタンーニングを行う。図１２（ｂ）は、図１２（ａ）に示す一点鎖線部右側の断面図を示しており、溝５の終端の形状を示す。まず、レジストをマスク層１４として、パターニングを行う。その後、層間絶縁膜９のエッチングを行う。
【００３７】
次いで、図１３（ａ）、（ｂ）に示すように、ゲート電極８のパッド部のポリシリコンを露出するための、層間絶縁膜９のエッチングを行う。即ち、図１３（ｂ）に示すように、溝５の終端において、ゲート電極８の上面に形成された層間絶縁膜９をエッチングして、ゲート電極８を露出させる。
【００３８】
次に、図１４（ａ）、（ｂ）に示すように、ソース電極１３、及びドレイン電極１２を形成する。図１４（ｂ）は、図１４（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。この処理では、Ｐ型ウェル領域３、及びＮ＋型ソース領域４、及びＰ型アノード領域６に電気的に低抵抗でオーミック接続するように、ソース電極１３を形成する。ソース電極１３としては、ニッケルシリサイドを用いるのが好適である。その他の例として、コバルトシリサイド、チタンシリサイド等の金属を用いることも可能である。堆積方法としては蒸着法、スパッタ法、ＣＶＤ法等を用いることができる。更に、ソース電極１３上にチタンやアルミを積層した積層構造としても良い。この方法でソース電極１３を形成した結果、ゲート電極８とも同電位になっている。
【００３９】
次いで、Ｎ＋型炭化珪素基体１の裏面に、同様にニッケルを堆積する。次に、１０００℃程度のアニールを施し、ＳｉＣ（炭化珪素）とニッケルを合金化させ、ニッケルシリサイドを形成し、ソース電極１３、及びドレイン電極１２を形成する（第１２の工程）。
【００４０】
その後、図１５（ａ）、（ｂ）に示すように、ソース電極１３とゲート電極８を電気的に絶縁する。図１５（ｂ）は、図１５（ａ）の一点鎖線部右側の断面図を示しており、溝５の終端の形状を示している。前述した図１４（ｂ）に示した形状で、レジストをマスク層とし、レジストパターニングして、ソース電極１３となるメタル材料をエッチングし、ソース電極１３とゲート電極８を電気的に絶縁させる。図１５（ｂ）では、ソース電極１３がほぼ中央で遮断されており、ゲート電極８と絶縁されている。以上の工程を経て、図１に示す本発明の第１実施形態に係る半導体装置が完成する。
【００４１】
次に、第１実施形態に係る半導体装置の、基本的な動作について説明する。図１に示す半導体装置１０１は、ソース電極１３の電位を基準として、ドレイン電極１２に所定の正の電位を印加した状態でゲート電極８の電位を制御することで、トランジスタとして機能する。即ち、ゲート電極８とソース電極１３間の電圧を所定の閾値電圧以上にすると、ゲート電極８側面のＰ型ウェル領域３のチャネル部に反転層が形成されるため、オン状態となり、ドレイン電極１２からソース電極１３へ電流が流れる。
【００４２】
一方、ゲート電極８とソース電極１３間の電圧を所定の閾値電圧以下にすると、反転層が消滅しオフ状態となり、電流が遮断される。この際、ドレイン・ソース間には、数百〜数千ボルトの高電圧が印加される。
【００４３】
ソース電極１３の電位を基準として、ドレイン電極１２に所定の電位を印加した場合には、Ｐ型ウェル領域３及びＰ型アノード領域６をアノード、ドリフト領域２をカソードとしたダイオードに還流電流が流れる。
【００４４】
このようにして、第１実施形態に係る製造方法で製造した半導体装置１０１では、溝５の底部にＰ型アノード領域を形成することで、溝５の底部を還流ダイオードとして使用することができる。従って、面積効率が向上し、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【００４５】
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成されたＰ型アノード領域６とソース電極１３を電気的に低抵抗で接続することにより、Ｐ型アノード領域とソース電極１３間の寄生抵抗の抵抗値を低減できる。その結果、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【００４６】
一般的に炭化珪素トランジスタの場合には、シリコントランジスタと比較してドレイン電界が高くなるため、従来はゲート絶縁膜７底部の厚さを厚くする等の対策が必要となり、トランジスタのオン抵抗が悪化していた。第１実施形態の半導体装置１０１では、溝５の底部にＰ型アノード領域６を形成することで、トランジスタがオフ時にゲート絶縁膜７底部に印加されるドレイン電界を緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下部にも還流ダイオードを内蔵した低損失な半導体装置を提供することができる。
【００４７】
一般的に、炭化珪素に低抵抗なＰ型領域を形成することは容易でない。更に、ドレイン電界を緩和するためには、Ｐ型アノード領域６の底部を低濃度に、上部を高濃度にした濃度傾斜が必要である。従って、溝５の底部にＰ型アノード領域６を形成しただけでは、図１の奥行き方向におけるＰ型アノード領域６のシート抵抗が高くなり、還流電流の面内でのばらつきやシート抵抗による寄生抵抗の悪化が生じる。第１実施形態に係る半導体装置１０１では、Ｐ型アノード領域６の直上でソース電極１３と低抵抗に接続されるため、面内の還流電流のばらつきを抑えた、低損失な半導体装置を提供することが可能となる。
【００４８】
また、図１に示した半導体装置１０１は、溝５の底部に形成される還流ダイオードがＰＮダイオードであるので、Ｐ型ウェル領域３とドリフト領域２に形成されるＰＮダイオードと同じ立上り電圧を有する。従って、還流動作時に、面内に均一な還流電流が流れるため、電流ばらつきの発生を抑制した信頼性の高い半導体装置を提供することができる。
【００４９】
更に、第１実施形態に係る半導体装置の製造方法では、図６に示したゲート電極のポリシリコン（ゲート絶縁材料）の堆積工程（第８の工程）において、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。そして、マスクを使用しないことにより、マスク設計時の設計ルールによる寸法制限がなくなり、更なる集積化が可能となる。また、マスクによる合わせずれの発生を回避することができる。また、この方法ではコンタクトホール１０をセルフアラインで形成される。
【００５０】
更に、第１実施形態に係る半導体装置の製造方法では、図１０に示す第９の工程を異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができ、半導体装置１０１の信頼性を向上させることができる。
【００５１】
また、第１実施形態に係る半導体装置の製造方法では、図８に示したゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッド（図１３（ｂ）のゲート電極８が露出した部分）を同時に形成することが可能になる。このため、トータルの製造工程を簡易化でき、製造工程によるばらつきが減少させ、素子の信頼性が高くなる。
【００５２】
更に、第１実施形態に係る半導体装置の製造方法では、図１１に示した層間絶縁膜９の形成において、熱酸化法を用いている。この際、ゲート電極のポリシリコンに形成される酸化膜と、炭化珪素上に形成される酸化膜とでは、ポリシリコンに形成される酸化膜のほうが厚くなる。このため、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このような工程を実施することで、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。これによって、マスク設計ルール上において、寸法制限が無くなり、更なる高集積化ができる。
【００５３】
［第２実施形態の説明］
次に、本発明の第２実施形態について説明する。図１６は、本発明の製造方法が採用されて製造される半導体装置の、第２実施形態の構成を示す断面図である。なお、図１６における縦方向の長さは、理解を促進するために誇張して記載している。
【００５４】
第２実施形態に係る半導体装置１０２では、前述した第１実施形態と対比して、溝５の底部にあるゲート絶縁膜７は、ドリフト領域２と接しない点で相違している。即ち、図１６に示すように、Ｐ型アノード領域６は、ゲート絶縁膜７の下部全体に亘って形成されているので、ゲート絶縁膜７とドリフト領域２は接していない。即ち、半導体基体の深さ方向で、ゲート絶縁膜７全体の下方に、アノード領域６が形成されている。以下、詳細に説明する。
【００５５】
図１６において、Ｎ型高濃度のＮ＋型炭化珪素基体１の表面上には、炭化珪素からなるＮ型低濃度のドリフト領域２が形成されている。ドリフト領域２の主面側には、Ｐ型ウェル領域３、及びＮ＋型ソース領域４が形成されている。更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を貫通するように、溝５が形成されている。溝５の底部には、Ｐ型アノード領域６が形成されている。
【００５６】
また、ドリフト領域２、Ｐ型ウェル領域３、Ｎ＋型ソース領域４に接するように溝５の側面にゲート絶縁膜７が形成されている。ゲート絶縁膜７を介して、溝５の側面にゲート電極８が埋設されている。
【００５７】
ゲート電極８は、層間絶縁膜９にて覆われている。ゲート電極８にはコンタクトホール１０が形成され、コンタクトホール内壁には内壁絶縁膜１１が形成されている。
【００５８】
Ｐ型アノード領域６の上側、及びコンタクトホール１０の内部、及び層間絶縁膜９の上側、及びＮ＋型ソース領域４上には、ソース電極１３が形成されている。該ソース電極１３は、Ｐ型アノード領域６と、Ｎ＋型ソース領域４とを、電気的に低抵抗でオーミック接続している。また、ゲート電極８とソース電極１３は、層間絶縁膜９及び内壁絶縁膜１１により絶縁されている。
【００５９】
Ｎ＋型炭化珪素基体１の裏面には、ドレイン電極１２が電気的に低抵抗でオーミック接続されている。
【００６０】
次に、図１７〜図２６を参照して、第２実施形態に係る半導体装置１０２を製造する際の処理手順について説明する。
【００６１】
まず、図１７に示すように、Ｎ＋型炭化珪素基体１上に、Ｎ−型炭化珪素エピタキシャル層からなるドリフト領域２が形成された材料を用意する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在するが、ここでは代表的な４Ｈとして説明する。
【００６２】
Ｎ＋型炭化珪素基体１は、数十〜数百μｍ程度の厚みを有する。Ｎ−型のドリフト領域２は、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
【００６３】
次に、図１８に示すように、ドリフト領域２にイオン注入によってＰ型ウェル領域３、及びＮ＋型ソース領域４を形成する。イオン注入領域をパターニングするために、下記に示す工程により、ドリフト領域２上にマスク層を形成しても良い。以下、具体的に説明する。
【００６４】
マスク層としては、シリコン酸化膜を用いることができ、堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、マスク層上にレジストをパターニングする（図示省略）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク層をエッチングする。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング等のドライエッチングを用いることができる。次に、レジストを酸素プラズマや硫酸等で除去する。マスク層をマスクとして、Ｐ型及びＮ型不純物をイオン注入し、Ｐ型ウェル領域３、及びＮ＋型ソース領域を形成する。Ｐ型不純物としては、アルミやボロンを用いることができる。
【００６５】
また、Ｎ型不純物としては、窒素を用いることができる。この際、基体温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じることを抑制できる。イオン注入後、マスク層を例えばフッ酸を用いたウエッチエッチングによって除去する。次に、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。この熱処理工程は、後述の図２０に示す工程を実施した後に実施しても良い。
【００６６】
次に、図１９に示すように、ドリフト領域２に溝５を形成する（第１の工程）。まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、図１８に示した処理と同様に、パターニングされた絶縁膜を使用することができる。次に、マスク層１４をマスクとして溝５を形成する。溝を形成する方法としては、ドライエッチング法が好適な方法として用いられる。溝５の深さとしては、Ｐ型ウェル領域３の深さより深くする必要がある。
【００６７】
次に、図２０に示すように、溝５の底部にＰ型アノード領域６を形成する（第２の工程）。なお、溝５の直下のドリフト領域２内にＰ型アノード領域６を形成する構成としても良い。Ｐ型アノード領域６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとして、図１９に示した工程で用いたマスク層１４を使用することで、溝５底部にセルフアラインでＰ型アノード領域６を形成することができる。イオン注入に用いるイオン種、基体温度に関しては、図１８に示した処理と同様であるので詳細な説明を省略する。
【００６８】
次いで、図２１に示すように、Ｐ型アノード領域６の上面（溝５の底面）、溝５の側壁、及びＮ＋型ソース領域４の上に、ゲート絶縁膜７を例えば１００〜１０００Å程度堆積させる。即ち、ゲート絶縁膜７全体の下方に、Ｐ型アノード領域６が形成されることになる。ゲート絶縁膜７としては、シリコン酸化膜が好適に用いられ、堆積方法としては熱酸化法、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等が用いられる。
【００６９】
ゲート絶縁膜７を堆積後、Ｐ型ウェル領域３とゲート絶縁膜７との界面の界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
【００７０】
更に、ゲート電極８を形成する。即ち、ゲート絶縁膜７を介して、溝５内にゲート電極８を形成する（第３の工程）。ゲート電極８としては、不純物を導入した多結晶シリコンを好適に用いることができ、堆積方法としては一般的な低圧ＣＶＤ法を用いることができる。
【００７１】
その後、図２２に示すように、ゲート電極８を全面エッチバック（エッチングにより表面全体を平らにする）して、トレンチ内部以外のゲート電極８を除去する。または、ゲート電極８上にレジストパターンを形成し、例えばドライエッチングを用いてゲート電極８をパターニングし、トレンチ内部以外のゲート電極８を除去する。
【００７２】
次に、図２３に示すように、ゲート電極８上に層間絶縁膜９を形成する。層間絶縁膜９としては、シリコン酸化膜が好適に用いられる。形成方法としては、多結晶シリコンからなるゲート電極８を熱酸化することで形成することができる。多結晶シリコンは、炭化珪素より熱酸化レートが速いため、熱酸化した場合にはゲート電極８上にセルフアラインで層間絶縁膜９を形成することができる。また、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等を用いて層間絶縁膜９を堆積し、堆積した絶縁膜上にレジストパターンを形成し、レジストをマスクにしてＮ＋型ソース領域４上の層間絶縁膜９を除去しても良い。
【００７３】
ここで、層間絶縁膜９の厚さは、コンタクトホール１０の底面に形成されたゲート絶縁膜７の厚さよりも厚く形成する。こうすることにより、コンタクトホール１０の底面に残されたゲート絶縁膜７をエッチングした後においても層間絶縁膜９を残すことができる。
【００７４】
次いで、図２４に示すように、層間絶縁膜９、及びゲート電極８にコンタクトホール１０を形成する。即ち、ゲート電極８を貫通して、Ｐ型アノード領域６の表面を露出させるためのコンタクトホール１０を形成する（第４の工程）。形成方法としては、フォトリソグラフィーによりパターニングしたレジストをマスクとしたドライエッチングを用いることができる。図２４では、コンタクトホール１０の底部にゲート絶縁膜７を残した場合について図示しているが、ゲート絶縁膜７をエッチングしてＰ型アノード領域６を露出させても良い。
【００７５】
その後、図２５に示すように、コンタクトホール１０内壁に内壁絶縁膜１１を形成する。形成方法としては、多結晶シリコンからなるゲート電極８を熱酸化しても良いし、熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法等を用いて内壁絶縁膜１１を堆積しても良い。
【００７６】
次に、図２６に示すように、Ｐ型アノード領域６を露出させるために、異方性ドライエッチングを実施する。この際、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１の厚さより層間絶縁膜９の厚さを厚くしておくことで、コンタクトホール１０の底面に残されたゲート絶縁膜７及び内壁絶縁膜１１をエッチング後も層間絶縁膜９を残すことができる。また、異方性ドライエッチングを用いることで、コンタクトホール１０内壁の内壁絶縁膜１１をエッチングせずに、Ｐ型アノード領域６を露出させることができる。このような処理により、セルフアラインでコンタクトホール１０を形成することができる。
【００７７】
即ち、前述したコンタクトホール１０を形成する工程（第４の工程）において、コンタクトホール１０の底部に形成されたゲート絶縁膜７を選択的に除去する工程を含み、異方性エッチングにより内壁絶縁膜を残した状態で自己整合的に、コンタクトホール１０の底部に形成されたゲート絶縁膜７を除去することも可能である。
【００７８】
更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４、及びＰ型アノード領域６に電気的に低抵抗でオーミック接続するようにソース電極１３を形成する（図１６参照）。即ち、コンタクトホール１０の内壁に形成された内壁絶縁膜１１によりゲート電極８と絶縁された状態で、コンタクトホール１０内にＰ型アノード領域６と電気的に接続されるソース電極１３を形成する（第５の工程）。ソース電極１３としては、ニッケルシリサイドが好適に用いられるが、コバルトシリサイド、チタンシリサイド等の金属でも構わない。堆積方法としては蒸着法、スパッタ法、ＣＶＤ法等を用いることができる。更に、ソース電極１３上にチタンやアルミを積層した積層構造としても構わない。
【００７９】
次に、Ｎ＋型炭化珪素基体裏面に同様にニッケルを堆積する。次に、１０００℃程度のアニールを施しＳｉＣとニッケルを合金化させニッケルシリサイドを形成し、ソース電極１３、及びドレイン電極１２を形成する。以上の処理により、図１６に示す第２実施形態に係る半導体装置１０２が完成する。
【００８０】
なお、第２実施形態に係る半導体装置１０２における基本的な動作は、前述した第１実施形態と同様であるので、説明を省略する。
【００８１】
このようにして、第２実施形態に係る半導体装置の製造方法では、ゲート電極８とソース電極１３の絶縁を保持した状態で、ソース電極１３とＰ型アノード領域６を低抵抗で接続することができるので、低損失な半導体装置を提供することが可能となる。
【００８２】
また、一般的に炭化珪素トランジスタの場合は、シリコントランジスタに比べてドレイン電界が高くなるので、従来はゲート絶縁膜７底部の厚さを厚くするなどの対策が必要となり、トランジスタのオン抵抗が悪化していた。第２実施形態に係る半導体装置１０２では、溝５の底部全てにＰ型アノード領域６が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
【００８３】
更に、第２実施形態の製造方法では、前述した第１実施形態と同様に、溝５の底部に形成される還流ダイオードがＰＮダイオードであるため、Ｐ型ウェル領域３とドリフト領域２に形成されるＰＮダイオードと同じ立上り電圧を有する。従って、還流動作時に面内に均一な還流電流が流れるため電流ばらつきの発生を抑制した信頼性の高い半導体装置を提供することができる。
【００８４】
また、第２実施形態の製造方法では、層間絶縁膜９を、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び、コンタクトホール１０内の内壁絶縁膜１１の厚さより厚くしている。その結果、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１をエッチングした後においても、層間絶縁膜９を残すことができ、溝５の底部に還流ダイオードを内蔵した低損失な半導体装置を制御性良く形成することができる。
【００８５】
更に、第２実施形態の製造方法では、コンタクトホール１０の底面に残されたゲート絶縁膜７、及びコンタクトホール１０内の内壁絶縁膜１１をエッチングする際に、異方性ドライエッチングを用いる。このため、コンタクトホール１０内壁の内壁絶縁膜１１をエッチングせずにＰ型アノード領域６を露出させることができる。このような工程を実施することで、セルフアラインでコンタクトホール１０を形成することができ、溝５の底部に還流ダイオードを内蔵した低損失な半導体装置を制御性良く形成することができる。
【００８６】
［第３実施形態の説明］
次に、本発明の第３実施形態について説明する。図２７は、本発明の製造方法が採用されて製造される半導体装置の、第３実施形態の構成を示す断面図である。なお、図１６における縦方向の長さは、理解を促進するために誇張して記載している。
【００８７】
第３実施形態に係る半導体装置１０３では、前述した第１実施形態と対比して、アノード部が、ドリフト領域２と異なる材料（バンドギャップが異なる半導体）で形成されている点で相違する。つまり、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードが形成されている。以下、詳細に説明する。
【００８８】
図２７において、異種材料アノード領域１５は、メタル材料またはドリフト領域２とはバンドギャップが異なる半導体材料から形成されている。そして、コンタクトホール１０内には、アノードとなる材料が設けられている。異種材料アノード領域１５は、層間絶縁膜９によりゲート電極８との間が絶縁され、ソース電極１３と電気的に接続されている。
【００８９】
次に、第３実施形態に係る半導体装置１０３を製造する手順について説明する。初めに、第１実施形態で示した図２〜図８の製造工程を実施する。これらの工程については、説明を省略する。
【００９０】
次に、図２８に示すように、ゲート絶縁膜７のエッチングを行う。図２８（ｂ）は、図２８（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示している。エッチング量は、溝５の底部にあるゲート絶縁膜７の厚さに対して数％〜数十％のオーバーエッチングで行う。また、エッチングは異方性エッチング法を用いる。この工程はマスクを使わずにセルフアラインでエッチングすることができる。
【００９１】
ここで、前述の図８に示した処理と、図２８に示した処理を行うことにより、溝５の底部のドリフト領域２の一部を露出させることができる。
【００９２】
次に、図２９に示すように、層間絶縁膜９を形成する。図２９（ｂ）は、図２９（ａ）の一点鎖線部の断面図であり、溝５の終端の形状を示す。層間絶縁膜９は、ポリシリコンの熱酸化で形成される。酸素雰囲気中で、９００℃程度の温度で酸化を行う。この温度で酸化するとポリシリコンの熱酸化と同時に、炭化珪素も若干量だけ酸化される。炭化珪素表面の酸化膜を除去するために、熱酸化後フッ酸で数秒の洗浄を行う。
【００９３】
次に、図３０に示すように、異種材料アノード領域１５を形成する。図３０（ｂ）は、図３０（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。異種材料アノード領域１５は、メタル材料、半導体材料等から形成することができる。例えば、異種材料アノード領域１５としてＴｉ(チタン)を用いる場合は、電子ビーム蒸着法でコンタクトホール１０を埋める厚さでＴｉ(チタン)を堆積する。また、異種材料アノード領域１５としてポリシリコンを用いる場合は、減圧ＣＶＤ法でコンタクトホール１０を完全に埋める厚さでポリシリコンを堆積する。ポリシリコンを堆積中にＢＣｌ３ガスを投入することで、Ｐ型のポリシリコンが形成される。このように、Ｔｉ（チタン）、或いはＰ型ポリシリコンは、溝５の底の一部のドリフト領域２と接し、異種材料アノード領域１５を形成する。
【００９４】
次に、図３１に示すように、ソース領域４を露出するために、異種材料アノード領域１５のエッチングを行う。図３１（ｂ）は、図３１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはセルフアラインで行う。この際、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は異種材料アノード領域１５の堆積量に対して数％〜数十％のオーバーエッチングが好適である。
【００９５】
次に、図３２に示すように、ゲート電極８のポリシリコンを露出するための層間絶縁膜９のエッチングを行う。図３２（ｂ）は、図３２（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。まず、レジストをマスク層として図３２（ａ）、（ｂ）に示すように、パターニングを行う。その後、層間絶縁膜９のエッチングを行う。このエッチングは、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は層間絶縁膜９の厚さに対して数％〜数十％のオーバーエッチングが好適である。エッチング後、マスク層のレジストを除去する。
【００９６】
次に、前述した第１実施形態の図１４、図１５に示した処理を実施する。詳細については、説明を省略する。以上の工程を経て、図２７に示した第３実施形態に係る半導体装置１０３が完成する。
【００９７】
図２７に示す構成の半導体装置１０３における基本的な動作は、前述した第１実施形態と同様である。
【００９８】
このようにして、第３実施形態に係る半導体装置１０３では、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、前述した第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【００９９】
また、第３実施形態に係る半導体装置１０３では、異種材料アノード領域１５を多結晶シリコンにより形成している。多結晶シリコンにより炭化珪素から形成されるヘテロ接合ダイオードは、特許第４２１１６４２号に示されるようにユニポーラダイオードとして動作するため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１００】
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
【０１０１】
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
【０１０２】
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
【０１０３】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
【０１０４】
［第４実施形態の説明］
次に、本発明の第４実施形態について説明する。図３３は、本発明の製造方法が採用されて製造される半導体装置の、第４実施形態の構成を示す断面図である。なお、図３３における縦方向の長さは、理解を促進するために誇張して記載している。
【０１０５】
第４実施形態に係る半導体装置１０４は、前述した第２実施形態と対比して、アノード部がドリフト領域２と異種材料で形成される点で相違している。図３３に示す異種材料アノード領域１５は、メタル材料、或いはドリフト領域２とバンドギャップが異なる半導体材料から形成され、コンタクトホール１０には、アノードとなる材料が設けられる。異種材料アノード領域１５は、層間絶縁膜９によりゲート電極８と絶縁され、ソース電極１３と電気的に接続されている。
【０１０６】
次に、第４実施形態に係る半導体装置１０４を製造する手順について説明する。初めに、前述した第１実施形態の図２〜図４に示した処理を実施する。詳細な手順については説明を省略する。
【０１０７】
次に、図３４に示すように、ゲート絶縁膜７を形成する。図３４（ｂ）は、図３４（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。この工程においては熱酸化法でも、堆積法でも構わない。但し、ゲート絶縁膜７を形成後の形状は、溝５の底のゲート絶縁膜７の厚さは、溝５の側壁のゲート絶縁膜７よりも厚くなるように条件を設定する。例えば、Ｃ面の炭化珪素基板を用いて、酸素雰囲気中で、１１００℃で酸化を行うと溝の側壁より底の酸化膜が厚くなる。
【０１０８】
次に、第１実施形態で説明した図６〜図８の処理を実施する。その後、図３５に示すように、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出させる。図３５（ｂ）は、図３５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。ゲート絶縁膜の除去は等方性エッチング法を用いる。一例として５％の希フッ酸洗浄でゲート絶縁膜の等方性エッチングが可能である。
【０１０９】
即ち、前述した第９の工程が、溝５の底部に形成されたゲート電極材料と、ゲート絶縁膜７を除去する工程を含み、異方性エッチングにより溝５の側壁にあるゲート電極８を残した状態で溝５の底部のゲート電極８を除去し、等方性エッチングでゲート絶縁膜７を除去する。
【０１１０】
次に、第３実施形態で説明した、図２９の処理を実施する。実施後の形状を、図３６に示す。図３６（ｂ）は、図３５（ａ）の一点鎖線部右側の断面図であり、溝５の終端の形状を示す。ゲート電極８は、層間絶縁膜９に覆われている。溝５の底部は、層間絶縁膜９に接していない。
【０１１１】
次に、図３７に示すように、異種材料アノード領域１５となる材料を堆積する。材料はメタルでも、半導体材料でも良い。ここでは、異種材料アノード領域１５をポリシリコンで形成した場合の実施後の形状を、図３７（ａ）、（ｂ）に示す。堆積方法は、減圧ＣＶＤが好適である。異種材料アノード領域１５をメタルで形成する場合は、ＭＯＣＶＤ法が好適である。溝５の底部は、異種材料アノード領域１５にて覆われている。異種材料アノード領域１５とゲート電極８が層間絶縁膜９で絶縁されている。
【０１１２】
その後、第３実施形態で示した図３１、図３２に示した処理を実施する。次に、第１実施形態で示した図１４、図１５の処理を実施する。以上の工程を経て、図３３に示した第４実施形態に係る半導体装置１０４が完成する。
【０１１３】
第４実施形態に係る半導体装置１０４の基本的な動作は、前述した第２実施形態と同様であるので、説明を省略する。
【０１１４】
このようにして、第４実施形態に係る半導体装置の製造方法では、ゲート絶縁膜７を形成する工程において、溝５の底部に形成するゲート絶縁膜７を、側壁に形成するゲート絶縁膜７よりも厚くする。これによって、溝５の底部のゲート絶縁膜７は、側壁のゲート絶縁膜に対して、より一層除去し易くなる。後にゲート絶縁膜７の等方性エッチングを行う場合、溝５の底部のゲート絶縁膜７も勿論エッチングされるし、溝５の側壁にあるゲート絶縁膜７、特に図３５に示したソース領域４とゲート電極８に挟まれるゲート絶縁膜７も一部エッチングされる。溝５の底部のゲート絶縁膜７を、側壁のゲート絶縁膜７よりも厚くすることにより、同じ時間でエッチングを行う場合、底部のゲート絶縁膜７が多く除去され、ソース領域４の側壁に存在するゲート絶縁膜７のエッチング量は少なく、高信頼性の半導体素子を提供できる。
【０１１５】
また、第４実施形態に係る製造方法では、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出する工程で、ゲート絶縁膜の等方性エッチングを用いる。これによって、溝５の底部にあって、ゲート電極８に挟まれたゲート絶縁膜７も除去できる。また、図３７に示すように、溝５の底面全部をＰ型アノード領域６とすることができる。更に、ウェットエッチングによる等方性エッチングは、溝５の底面に与えるエッチングダメージも少ない。このため、素子の電気特性を向上させることが可能で、低損失な半導体素子を提供できる。
【０１１６】
また、溝５の底部全てに異種材料アノード領域１５が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
【０１１７】
更に、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０１１８】
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、ＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１１９】
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。これによって、マスクあわせズレは無く、信頼性が高くなる。
【０１２０】
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができて、コストを低くできる。
【０１２１】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。よって、低コスト高信頼性にできる。
【０１２２】
［第５実施形態の説明］
次に、本発明の第５実施形態について説明する。図３８は、本発明の製造方法が採用されて製造される半導体装置の、第５実施形態の構成を示す断面図である。なお、図３８における縦方向の長さは、理解を促進するために誇張して記載している。
【０１２３】
第５実施形態に係る半導体装置１０５は、前述した第４実施形態と対比して製造方法が相違する。
【０１２４】
次に、図３９〜図４１を参照して、第５実施形態に係る半導体装置１０５の製造方法について説明する。
【０１２５】
初めに、前述した第２実施形態の図１７、図１８の処理と同様の処理を実施する。その後、図３９に示すように、ドリフト領域２に溝５を形成する。この処理では、まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、第２実施形態の図１８で示した処理と同様に、パターニングされた絶縁膜を使用することができる。次に、マスク層１４をマスクとして溝５を形成する。溝５を形成する方法としては、ドライエッチング法が好適に用いられる。溝５の深さとしてはＰ型ウェル領域３の深さより深くする必要がある。
【０１２６】
次に、図４０に示すように、溝５内に充填するように、多結晶シリコンを、異種材料アノード領域１５に堆積させる。堆積方法としては一般的な低圧ＣＶＤ法を用いることができる。
【０１２７】
その後、図４１に示すように、多結晶シリコンからなる異種材料アノード領域１５の全面をエッチバックして、溝５内部以外の多結晶シリコンを除去する。
【０１２８】
その後の処理については、前述した第２実施形態の図２１以降の処理と同様であるので、詳細な説明を省略する。
【０１２９】
このようにして、第５実施形態に係る半導体装置の製造方法では、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０１３０】
また、溝５の底部全てに異種材料アノード領域１５が形成されるので、トランジスタのオフ時に、ゲート絶縁膜７底部に印加されるドレイン電界を大幅に緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下側にも還流ダイオードを内蔵した低損失な半導体装置を提供することが可能となる。
【０１３１】
更に、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０１３２】
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１３３】
更に、ゲート電極８とソース電極１３の絶縁を保持した状態で、ソース電極１３とＰ型アノード領域６を低抵抗で接続することができるので、低損失な半導体装置を提供することが可能となる。
【０１３４】
また、層間絶縁膜９を、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び、コンタクトホール１０内の内壁絶縁膜１１の厚さより厚くしている。その結果、コンタクトホール１０の底面に残されたゲート絶縁膜７、及び内壁絶縁膜１１をエッチングした後においても、層間絶縁膜９を残すことができる。
【０１３５】
更に、コンタクトホール１０の底面に残されたゲート絶縁膜７、及びコンタクトホール１０内の内壁絶縁膜１１をエッチングする際に、異方性ドライエッチングを用いる。従って、セルフアラインでコンタクトホール１０を形成することができる。
【０１３６】
［第６実施形態の説明］
次に、本発明の第６実施形態について説明する。図４２は、本発明の製造方法が採用されて製造される半導体装置の、第６実施形態の構成を示す断面図である。なお、図４２における縦方向の長さは、理解を促進するために誇張して記載している。
【０１３７】
第６実施形態に係る半導体装置１０６は、前述した第１〜第５実施形態と対比して、アノード領域（異種材料アノード領域１５）が、基体深さ方向でゲート電極８の下側に存在する溝５の底よりも浅い点で相違している。即ち、半導体基体の深さ方向で、溝５内におけるアノード領域が、ゲート電極８の下部に存在する溝５の底部よりも浅い位置に形成されている。更に、アノード領域はＰ型ウェル領域よりも深い点で相違している。
【０１３８】
以下、第６実施形態に係る半導体装置１０６の製造方法について説明する。初めに、前述した第１実施形態で示した図２，図３に示した処理を実施する。
【０１３９】
次に、溝５を形成する工程について説明する。まず、図４３、図４４に示すように、ソース領域４の上面にマスク層１４を形成する。マスク層１４の一例として、シリコン酸化膜を用いることができる。マスク層１４のシリコン酸化膜を更にレジスト２０により、図４４に示す形状となるようにパターンニングする。その後、シリコン酸化膜をエッチングし、レジストを除去すると、図４５のようになる。
【０１４０】
次に、再度シリコン酸化膜上にレジスト２０で、図４６の形状になるようにパターンニングし、シリコン酸化膜をエッチングすると、マスク層１４のシリコン酸化膜が、図４７に示す如くの形状となる。シリコン酸化膜のエッチングは、全て異方性エッチング法により実施する。次に、溝５を形成する工程を実施する。溝５を形成する工程を実施した後の状態を、図４８に示す。
【０１４１】
その後、前述した第１実施形態の図５に示したゲート絶縁膜７を形成する処理を実施する。次いで、図６に示したゲート電極８を形成する処理を実施する。例えば、減圧ＣＶＤ法でポリシリコンをゲート電極８として堆積する場合は、ポリシリコンの膜の厚さは図４８に示す「ａ」の値以下で、且つ、「ａ」の１／２以上とすることが好適である。図４２は、ポリシリコンの膜の厚さが「ａ」とほぼ等しい場合の完成図を示している。
【０１４２】
次に、第１実施形態の図７、図８に示した処理を実施する。更に、第３実施形態の図２８〜図３２に示した処理を実施する。その後、第１実施形態の図１４、図１５に示した処理を実施する。
【０１４３】
以上の工程を経て、図４２に示した第６実施形態に係る半導体装置１０６が完成する。第６実施形態に係る半導体装置１０６の基本的な動作は、第１実施形態と同様である。
【０１４４】
このようにして、第６実施形態に係る半導体装置の製造方法では、図４２に示すように、異種材料アノード領域１５の直下にのみ、ドリフト領域２が存在する。また、異種材料アノード領域１５の周囲には、層間絶縁膜９が形成されている。更に、異種材料アノード領域１５の直下に存在するドリフト領域２は、突起形状となっており、その周囲部にはゲート電極８が形成されている。この構成により、トランジスタがオフの場合に、異種材料アノード領域１５の端部で起こるドレイン電界の集中を緩和することができる。その結果、耐圧を向上させ、信頼性の高い半導体装置を提供することができる。
【０１４５】
また、溝５の底部に異種材料アノード領域１５を形成することで、ヘテロ接合によるユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、ＰＮ接合ダイオード（バイポーラダイオード）と比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０１４６】
更に、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１４７】
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
【０１４８】
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
【０１４９】
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
【０１５０】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
【０１５１】
［第７実施形態の説明］
次に、本発明の第７実施形態について説明する。図４９は、本発明の製造方法が採用されて製造される半導体装置の、第７実施形態の構成を示す断面図である。なお、図４９における縦方向の長さは、理解を促進するために誇張して記載している。
【０１５２】
第７実施形態に係る半導体装置１０７は、溝５の底部に第１アノード領域２１、及び第２アノード領域２２が形成され、第１アノード領域２１は、第２アノード領域２２に挟まれる構造となっている。即ち、第２アノード領域２２は、第１アノード領域２１の両側に形成されている。また、第１アノード領域２１、及び第２アノード領域２２は、共に溝５の底部のドリフト領域２に接している。更に、第１アノード領域２１とドリフト領域２の内蔵電位は、第２アノード領域２２とドリフト領域２の内蔵電位よりも小さい。また、第１アノード領域２１と第２アノード領域２２はソース電極１３によって、電気的に接続されている。
【０１５３】
次に、第７実施形態に係る半導体装置１０７を製造する手順について説明する。第１アノード領域２１、及び第２アノード領域２２は、それぞれメタル、或いは半導体で形成される。ここでは、第１アノード領域２１としてｎ型ポリシリコンを用い、第２アノード領域２２としてＰ型ポリシリコンを用いる。即ち、第１アノード領域２１と、第２アノード領域２２は同一の半導体材料を用いている。
【０１５４】
初めに、前述した第１実施形態の、図２〜図４に示した処理を実施する。実施後の形状は、前述した図４のようになる。
【０１５５】
その後、前述した第４実施形態の図３４に示した処理を実施する。次に、図６〜図８に示した処理を実施する。実施後の形状は図８のようになる。次に、第４実施形態の図３５に示した処理を実施する。実施後の形状は図３５のようになる。
【０１５６】
次に、第４実施形態の図３６に示した処理を実施する。実施後の形状は図３６のようになる。次に、第４実施形態の図３７に示した処理を実施する。実施後の形状は図３７のようになる。そして、図３７に示す異種材料アノード領域１５は、第２アノード領域２２となる。
【０１５７】
その後、図５０に示すように、第２アノード領域２２の、Ｐ型ポリシリコンのエッチングを行う。図５０（ｂ）は、図５０（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはマスク使用せずに行う。エッチング量は、溝５の底部のドリフト領域２が露出させる量に設定する。
【０１５８】
次いで、図５１に示すように、第１アノード領域２１を形成するための、Ｎ型ポリシリコンを堆積する。図５１（ｂ）は、図５１（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。Ｎ型ポリシリコンの堆積方法は、減圧ＣＶＤ法を用いることができる。また、堆積後９５０℃のＰＯＣｌ３アニールで、ポリシリコンにＰがドーピングされ、Ｎ型ポリシリコンとなる。堆積の厚さとしては溝５内に埋められる値にする。
【０１５９】
次に、図５２に示すように、第１アノード領域２１のＮ型ポリシリコンのエッチングを行う。図５２（ｂ）は、図５２（ａ）の一点鎖線部右側の断面図で、溝５の終端の形状を示す。エッチングはマスク使用せずに行う。エッチング後、Ｎ型ポリシリコンの残膜の膜厚さはＰ型ポリシリコンの残膜の膜厚より薄いようにエッチング量を設定する。
【０１６０】
その後、第１実施形態の図１４、図１５に示した処理を実施する。以上の工程を経て、図４９に示す第７実施形態に係る半導体装置１０７が完成する。図４９に示す構成の半導体装置１０７における基本的な動作は、前述した第１実施形態と同様である。
【０１６１】
このようにして、第７実施形態に係る半導体装置の製造方法では、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させ、信頼性を高くすることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。
【０１６２】
更に、第１アノード領域２１と第２アノード領域２２を、同一の半導体材料（ｎ型ポリシリコンとＰ型ポリシリコン）とすることにより、不純物の種類によって、第１、第２アノード領域２１，２２とドリフト領域２の内蔵電位を制御することができる。また、不純物濃度の制御で、ドリフト領域２に広がる空乏層幅の制御もできる。これによって、半導体装置の損失化と耐圧設計が簡単となり、耐圧一定では更に、低損失な半導体装置を提供することができる。
【０１６３】
また、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０１６４】
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成された異種材料アノード領域１５とソース電極１３を電気的に低抵抗で接続することで、異種材料アノード領域１５とソース電極１３間の寄生抵抗を低減でき、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０１６５】
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０１６６】
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１６７】
更に、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
【０１６８】
また、ゲート絶縁膜７を形成する工程において、溝５の底部に形成するゲート絶縁膜７を、側壁に形成するゲート絶縁膜７よりも厚くする。これによって、溝５の底部のゲート絶縁膜７は、側壁のゲート絶縁膜に対して、より一層除去し易くなる。
【０１６９】
更に、ゲート絶縁膜７を除去し、溝５の底部のドリフト領域２を露出する工程で、ゲート絶縁膜の等方性エッチングを用いる。これによって、溝５の底部にあって、ゲート電極８に挟まれたゲート絶縁膜７も除去できる。
【０１７０】
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
【０１７１】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
【０１７２】
［第８実施形態の説明］
次に、本発明の第８実施形態について説明する。図５３は、本発明の製造方法が採用されて製造される半導体装置の、第８実施形態の構成を示す断面図である。なお、図５３における縦方向の長さは、理解を促進するために誇張して記載している。
【０１７３】
第８実施形態に係る半導体装置１０８は、前述した第６実施形態の図４２で示した半導体装置１０６の異種材料アノード領域１５を、第１アノード領域２１と第２アノード領域２２に分離した構造となっている。第１アノード領域２１は、第２アノード領域２２に挟まれる構造となっている。第１アノード領域２１、及び第２アノード領域２２は共に溝５の底部のドリフト領域２に接する。また、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域２１とドリフト領域２の内蔵電位よりも大きい。また、第１アノード領域２１と第２アノード領域２２はソース電極１３によって、電気的に接続されている。
【０１７４】
次に、第８実施形態に係る半導体装置１０８を製造する手順について説明する。第１アノード領域２１、及び第２アノード領域２２は、それぞれメタル、或いは半導体で形成される。ここでは、第１アノード領域２１としてｎ型ポリシリコンを用い、第２アノード領域２２としてＰ型ポリシリコンを用いる。
【０１７５】
初めに、前述の第１実施形態の図２、図３に示した処理を実施する。次に、第６実施形態の図４４〜図４８に示した処理を実施する。その後、第１実施形態の図５〜図８に示した処理を実施する。次に、第３実施形態の図２８、図２９に示した処理を実施する。
【０１７６】
次いで、図５４に示すように、第２アノード領域２２のＰ型ポリシリコンを堆積する処理を実施する。堆積方法は、減圧ＣＶＤ法を用いることが好適である。堆積の膜厚さはコンタクトホール１０を埋めないような膜厚が好適である。例えば、コンタクトホールの幅の１／２よりも小さい値で堆積するとコンタクトホールが埋まることを阻止できる。また、ポリシリコンの堆積中にＢＣｌ３ガスを導入し、Ｐ型ポリシリコンとする。
【０１７７】
その後、図５５に示すように、第２アノード領域２２のＰ型ポリシリコンのエッチングを実施する。この処理ではマスクを使用しない。ポリシリコンの異方性エッチングが好適である。エッチング量はポリシリコンの堆積量に対して数％〜数十％のオーバーエッチングで良い。エッチング後は溝５の底の一部のドリフト領域２を一部露出する。
【０１７８】
次に、図５６に示す第１アノード領域２１のＮ型ポリシリコンを堆積する処理を実施する。堆積方法は、減圧ＣＶＤ法を用いることが好適である。堆積後にＰＯＣｌ３アニールで、Ｎ型ポリシリコンが形成される。堆積の膜厚さは、溝５を埋める膜厚が好適である。
【０１７９】
その後、図５７に示すように、第１アノード領域２１のＮ型ポリシリコンのエッチング処理を実施する。この処理では、マスクを使用しないポリシリコンの異方性エッチングが好適である。エッチング量はポリシリコンの堆積量と数十％のオーバーエッチングで良い。エッチング後はＰ型ポリシリコンの最上部を露出する。
【０１８０】
次に、第１実施形態の図１４、図１５に示した処理を実施する。以上の工程を経て、図５３に示す第８実施形態に係る半導体装置１０８が完成する。
【０１８１】
図５３に示す構成の第８実施形態に係る半導体装置１０８における基本的な動作は、前述した第７実施形態と同様である。
【０１８２】
このようにして、第８実施形態に係る半導体装置の製造方法では、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０１８３】
また、異種材料アノード領域１５の直下にのみ、ドリフト領域２が存在する。また、異種材料アノード領域１５の周囲には、層間絶縁膜９が形成されている。更に、異種材料アノード領域１５の直下に存在するドリフト領域２は、突起形状となっており、その周囲部にはゲート電極８が形成されている。この構成により、トランジスタがオフの場合に、異種材料アノード領域１５の端部で起こるドレイン電界の集中を緩和することができる。
【０１８４】
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０１８５】
また、異種材料アノード領域１５を多結晶シリコンにより形成している。このため、第１実施形態で示したＰＮ接合ダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【０１８６】
更に、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。
【０１８７】
更に、第１アノード領域２１と第２アノード領域２２を、同一の半導体材料（ｎ型ポリシリコンとＰ型ポリシリコン）とすることにより、不純物の種類によって、第１、第２アノード領域２１，２２とドリフト領域２の内蔵電位を制御することができる。また、不純物濃度の制御で、ドリフト領域２に広がる空乏層幅の制御もできる。これによって、半導体装置の損失化と耐圧設計が簡単となり、更に、低損失な半導体装置を提供することができる。
【０１８８】
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
【０１８９】
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
【０１９０】
また、第１実施形態に係る半導体装置の製造方法では、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
【０１９１】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
【０１９２】
［第９実施形態の説明］
次に、本発明の第９実施形態について説明する。図５８は、本発明の製造方法が採用されて製造される半導体装置の、第９実施形態の構成を示す断面図である。なお、図５８における縦方向の長さは、理解を促進するために誇張して記載している。
【０１９３】
図５８に示すように、第９実施形態に係る半導体装置１０９は、前述した第７実施形態と対比して、第１アノード領域２１は、第２アノード領域２２よりも浅く形成されている。即ち、半導体基体の深さ方向で、第１アノード領域２１とドリフト領域２の接合面は、第２アノード領域２２とドリフト領域２の少なくとも一部の接合面よりも浅く形成されている。
【０１９４】
また、第１アノード領域２１とソース電極１３は、同一の材料で形成されている。即ち、第１アノード領域２１は、ソース電極１３として機能できる材料で形成されている。
【０１９５】
以下、第９実施形態に係る半導体装置１０９の製造方法について説明する。初めに、第１実施形態の図２、図３に示した処理を実施する。次に、第６実施形態の図４４〜図４８に示した処理を実施する。次に、第１実施形態の図５に示したゲート絶縁膜の形成処理を実施する。
【０１９６】
その後、第１実施形態の図６〜図８に示した処理を実施する。実施後の形状は、図８に示す通りである。次に、第４実施形態の図３５に示した処理を実施する。実施後の形状は図３５に示す通りである。次いで、第４実施形態の図３６に示した処理を実施する。実施後の形状は図３６に示す通りである。
【０１９７】
その後、第４実施形態の図３７に示した処理を実施する。実施後の形状は図３７に示す通りである。図３７に示す異種材料アノード領域１５は、第２アノード領域２２となる。次に、第７実施形態の図５０に示した処理により、第２アノード領域２２をエッチングする。
【０１９８】
次いで、第１実施形態の図１４、図１５に示した処理を実施する。図１４に示したソース電極は、第１アノード領域２１にもなる材料で、第２アノード領域２２と電気的にも接続できる材料を選ぶことが好適である。例えば、第２アノード領域２２がリンドープのＰ型ポリシリコン（第２導電型不純物をドープして形成したアノード領域）の場合は、第１アノード領域２１とソース電極１３は、Ｔｉで形成することが好適である。以上の工程を経て、図５８に示す第９実施形態に係る半導体装置１０９が完成する。
【０１９９】
図５８に示す第９実施形態に係る半導体装置１０９の基本的な動作は、前述した第８実施形態と同様である。
【０２００】
このようにして、第９実施形態に係る半導体装置１０９では、トランジスタがオフ状態では、第１アノード領域２１は第２アノード領域２２よりも浅いことで、これらが同じ深さである場合と比較して、第２アノード領域２２によってドリフト領域２に延びる空乏層は、より多くの領域に広がり、第１アノード領域２１を保護することができる。その結果、ドレイン電界をより一層緩和することができる。また、より一層の低損失化を図ることができる。  更に、第１アノード領域２１とソース電極１３を、同一の材料で形成することにより、製造工程を簡素化することができ、製造上に発生する素子毎のばらつきを低減することができる。その結果、素子の信頼性を向上させることができる。
【０２０１】
また、溝５の底部に異種材料アノード領域１５を形成することで、溝５の底部も還流ダイオードとして使用することができ、面積効率が向上するため、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０２０２】
また、ゲート電極８を貫通するように形成されたコンタクトホール１０を介して、溝５の底部に形成された異種材料アノード領域１５とソース電極１３を電気的に低抵抗で接続することで、異種材料アノード領域１５とソース電極１３間の寄生抵抗を低減でき、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【０２０３】
更に、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、第１実施形態に示したＰＮダイオード（バイポーラダイオード）に比べて逆回復電荷を抑制できるため、低損失な半導体装置を提供することができる。
【０２０４】
更に、トランジスタがオフの状態では、第２アノード領域２２とドリフト領域２の内蔵電位は、第１アノード領域とドリフト領域２の内蔵電位よりも大きい。このため、第２アノード領域２２とドリフト領域２にできる空乏層幅は、第１アノード領域２１とドリフト領域２にできる空乏層幅より大きい。また、第２アノード領域２２は、第１アノード領域２１の両側にあることで、第１アノード領域２１の端部でのドレイン電界の集中は、第２アノード領域２２の空乏層で緩和することができる。その結果、素子の耐圧性を向上させることができる。また、還流動作時において、第１アノード領域２１とドリフト領域２の内蔵電位が小さいため、低損失とすることができる。このため、低損失、且つ高耐圧の半導体装置を提供することが可能となる。 
また、ゲート電極のポリシリコンを堆積する際に、堆積するポリシリコンの厚さを溝５の幅の１／２より小さい値にする。このため、溝５をポリシリコンで完全に埋めることなく、溝５の側壁と底がほぼ均一の膜厚になる。従って、マスクを使用することなく、溝５に存在するゲート電極のポリシリコンとゲート絶縁膜のエッチングで、溝５の底部のドリフト領域を露出させることができる。
【０２０５】
更に、溝５の底面のドリフト領域２の一部を露出する工程を、異方性エッチングとすることで、溝５の底においてゲート電極８と溝５の底部に挟まれるゲート絶縁膜７を犠牲とすることなく、ドリフト領域２を露出することができる。
【０２０６】
また、ゲート電極８のポリシリコンのエッチングを行う工程において、一部の領域をマスク層１４で保護することにより、ゲート電極８と、該ゲート電極８に電位を印加するパッドを同時に形成することが可能になる。このため、トータルの製造工程を簡素化することができる。
【０２０７】
更に、層間絶縁膜９を形成する際に、熱酸化法を用いているので、炭化珪素表面の酸化膜だけを除去し、ポリシリコン表面の酸化膜のみを残すことができる。このため、マスクを使用せず、セルフアラインで溝５底部の一部にドリフト領域を露出させることができる。
【０２０８】
なお、上述した第１〜第９実施形態で示した半導体装置の断面図は、単位セルについて示しているが、単位セルを繰り返した並列接続構造としても良い。
【０２０９】
［第１０実施形態の説明］
次に、本発明の第１０実施形態について説明する。図５９〜図６５は、本発明の製造方法が採用されて製造される半導体装置の、第１０実施形態の構成を示す平面レイアウト図である。図５９〜図６０に示す平面レイアウト図は、前述の図１６に示した半導体装置１０２の断面図の、ソース電極１３を除去した状態を、上方から見た図である。図５９〜図６５には、互いに隣接する溝５どうしの間隔であるゲートピッチ１６、互いに隣接する半導体装置のゲート間距離１７、溝５とコンタクトホール１０との間の距離１８の位置関係が示されている。図５９に示すＡ−Ａ’断面が図１６に示す半導体装置１０２の断面に対応する。
【０２１０】
なお、第１０実施形態のレイアウトは、前述した第２実施形態の図１６を用いて説明したが、他の実施形態についても適用することができる。以下、図５９〜図６５に示した各平面レイアウトについて説明する。
【０２１１】
図５９の平面レイアウト図に示す半導体装置においては、コンタクトホール１０が溝５内に断続的に形成されており、コンタクトホール１０が形成されている部分の溝５の幅がコンタクトホール１０が形成されていない部分の溝５の幅より広くなっている。即ち、コンタクトホール１０は、半導体基板の主面（平面）方向に対して、溝５内に離散的に複数個形成され、コンタクトホール１０が形成された部分の溝５の幅は、コンタクトホール１０が形成されていない部分の溝５の幅よりも広くされている。
【０２１２】
このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持したまま、溝５の周囲長（トランジスタのチャネル幅）を長くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を提供することができる。
【０２１３】
図６０の平面レイアウト図に示す半導体装置においては、コンタクトホール１０の配置される位置が、千鳥状となっている。即ち、溝５は、半導体基板の主面（平面）方向に対して直線状に複数本形成され、コンタクトホール１０は、半導体基体の主面（平面）方向に対して溝５内に離散的に複数個形成され、隣り合う溝５に形成されたコンタクトホール１０は、千鳥状に配置形成されている。
【０２１４】
このような構成とすることにより、第５実施形態で示した図３８の半導体装置１０５の効果に加えて、隣接ゲート間距離１７を図５９に示す例と同様に保持した状態で、ゲートピッチ１６をより一層縮めることができる。従って、トランジスタのオン抵抗を低減した低損失な半導体装置を提供することができる。
【０２１５】
図６１の平面レイアウト図に示す半導体装置においては、溝５が四角メッシュ状に形成されており、コンタクトホール１０がメッシュの交点に形成されている。即ち、溝５は、半導体基板の主面（平面）に対して網目状に形成され、コンタクトホール１０は、溝５の網目の交点に離散的に複数配置形成されている。このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持した状態で、四角メッシュの密度を高くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を制御性良く形成することができる。
【０２１６】
図６２の平面レイアウト図に示す半導体装置においては、溝５が六角メッシュ状に形成されており、コンタクトホール１０がメッシュの交点に形成されている。即ち、溝５は、半導体基板の主面（平面）に対して直線状に形成され、コンタクトホール１０は、溝５内に沿って直線状に形成されている。
【０２１７】
このような構成とすることにより、溝５とコンタクトホール１０との間の距離１８を保持した状態で、六角メッシュの密度を高くすることができ、トランジスタのオン抵抗を低減した低損失な半導体装置を制御性良く形成することができる。
【０２１８】
なお、本実施形態においては、四角メッシュ及び六角メッシュ形状の場合について説明したが、円形やその他の多角形メッシュ形状においてもメッシュの交点にコンタクトホール１０を配置することによって同様の効果を発揮する。
【０２１９】
図６３、図６４、図６５の平面レイアウト図においては、コンタクトホール１０が溝５に対して平行となる線状に形成されている。即ち、溝５は、半導体基板の主面（平面）方向に対して網目状に形成され、コンタクトホール１０は、溝５内に沿って網目状に形成されている。
【０２２０】
このような構成とすることにより、Ｐ型アノード領域６の直上で、該Ｐ型アノード領域６とソース電極１３とが接続されるため、Ｐ型アノード領域６とソース電極１３をより低抵抗に接続することができ、内臓ダイオードの損失を低減した低損失な半導体装置を提供することができる。
【０２２１】
なお、第１０実施形態において、最外周部にはガードリングや終端構造からなる電解緩和構造を有していても良い。また、前述した第３、第４、第６、第７実施形態においては、異種材料アノード領域のポリシリコンの導電型をＮ型として記載したが、Ｐ型でも良い。
【０２２２】
以上、本発明の半導体装置の製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【０２２３】
例えば、前述した各実施形態では、炭化珪素基板を用いた半導体装置の製造方法について説明したが、炭化珪素基板に限らず、バンドギャップの広い半導体材料の半導体基板上に第１〜第１０実施形態に係る製造方法を用いることも可能である。バンドギャップの広い半導体材料としては、ＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮ等が挙げられる。
【０２２４】
また、前述した各実施形態では、ゲート電極として、Ｎ型ポリシリコンを用いる例について説明したが、Ｐ型ポリシリコンでも良い。また、他の半導体材料でも良いし、メタル材料等の他の導電性を有する材料を用いても良い。具体的な例としては、Ｐ型ポリ炭化珪素、ＳｉＧｅ、Ａｌ等を用いることができる。
【０２２５】
更に、各実施形態では、ゲート絶縁膜として、シリコンの酸化膜を用いる例について説明したが、シリコンの窒化膜でも良い。或いは、シリコン酸化膜とシリコン窒化膜の積層でも良い。シリコン窒化膜場合の等方性エッチングの場合は、１６０℃の熱燐酸による洗浄でエッチングすることができる。
【０２２６】
また、前述した第３、第４、第６実施形態においては、異種材料アノード領域は、メタルを用いて良いし、半導体とメタルの合金でも良いし、それ以外の導体でも良い。メタルの材料としては、Ｎｉ，Ｔｉ，Ｍｏ等が挙げられる。堆積方法は、電子ビーム蒸着やＭＯＣＶＤ、スパッタ等方法が考えられる。半導体とメタルの合金としては、ＳｉＮｉ，ＳｉＷ，ＴｉＳｉ，等でも良い。堆積方法はスパッタ等を用いることができる。それ以外にＴｉＮ，ＴａＮ，ＷＮ等の導体でも異種材料アノード領域にできる。
【０２２７】
更に、異種材料アノード領域は、ドリフト領域とバンドギャップが異なる半導体材料の場合はポリシリコンを用いて説明したが、Ｇｅ、Ｓｎ、ＧａＡｓ等でも良い。導電性を持たせるにはイオン注入でも良い。注入原子はＮ型の場合はＰ、Ａｓ、Ｓｂ等を用いることができる。Ｐ型に関してＢ，Ａｌ，Ｇａ等が好適である。
【０２２８】
また、前述した第７、第８、第９実施形態においては、第２アノード領域と第１アノード領域においては材料として、下記（イ）〜（ヘ）に示す組み合わせとすることができる。
【０２２９】
（イ）第２アノード：Ｎｉ、第１アノード：Ｔｉ
（ロ）第２アノード：ＷＮ、第１アノード：Ｍｏ
（ハ）第２アノード：ＳｉＧｅ、第１アノード：Ｓｉ
（ニ）第２アノード：ＳｉＧｅ、第１アノード：Ｔｉ
（ホ）第２アノード：Ｐ型ＳｉＧｅ（Ｐ）、第１アノード：Ｎ型ＳｉＧｅ
（ヘ）第２アノード：Ｐ型ＳｉＣ、第１アノード：Ｓｉ
【産業上の利用可能性】
【０２３０】
本発明は、面積効率を向上して集積度を高めた半導体装置を製造することに利用できる。
【符号の説明】
【０２３１】
１  炭化珪素基体
２  ドリフト領域
３  ウェル領域
４  ソース領域
５  溝
６  Ｐ型アノード領域
７  ゲート絶縁膜
８  ゲート電極
９  層間絶縁膜
１０  コンタクトホール
１１  内壁絶縁膜
１２  ドレイン電極
１３  ソース電極
１４  マスク層
１５  異種材料アノード領域
１６  ゲートピッチ
１７  ゲート間距離
２０  レジスト
２１  第１アノード領域
２２  第２アノード領域
１０１〜１０９  半導体装置
【図１】
2014127547.tif 000003
【図２】
2014127547.tif 000004
【図３】
2014127547.tif 000005
【図４】
2014127547.tif 000006
【図５】
2014127547.tif 000007
【図６】
2014127547.tif 000008
【図７】
2014127547.tif 000009
【図８】
2014127547.tif 000010
【図９】
2014127547.tif 000011
【図１０】
2014127547.tif 000012
【図１１】
2014127547.tif 000013
【図１２】
2014127547.tif 000014
【図１３】
2014127547.tif 000015
【図１４】
2014127547.tif 000016
【図１５】
2014127547.tif 000017
【図１６】
2014127547.tif 000018
【図１７】
2014127547.tif 000019
【図１８】
2014127547.tif 000020
【図１９】
2014127547.tif 000021
【図２０】
2014127547.tif 000022
【図２１】
2014127547.tif 000023
【図２２】
2014127547.tif 000024
【図２３】
2014127547.tif 000025
【図２４】
2014127547.tif 000026
【図２５】
2014127547.tif 000027
【図２６】
2014127547.tif 000028
【図２７】
2014127547.tif 000029
【図２８】
2014127547.tif 000030
【図２９】
2014127547.tif 000031
【図３０】
2014127547.tif 000032
【図３１】
2014127547.tif 000033
【図３２】
2014127547.tif 000034
【図３３】
2014127547.tif 000035
【図３４】
2014127547.tif 000036
【図３５】
2014127547.tif 000037
【図３６】
2014127547.tif 000038
【図３７】
2014127547.tif 000039
【図３８】
2014127547.tif 000040
【図３９】
2014127547.tif 000041
【図４０】
2014127547.tif 000042
【図４１】
2014127547.tif 000043
【図４２】
2014127547.tif 000044
【図４３】
2014127547.tif 000045
【図４４】
2014127547.tif 000046
【図４５】
2014127547.tif 000047
【図４６】
2014127547.tif 000048
【図４７】
2014127547.tif 000049
【図４８】
2014127547.tif 000050
【図４９】
2014127547.tif 000051
【図５０】
2014127547.tif 000052
【図５１】
2014127547.tif 000053
【図５２】
2014127547.tif 000054
【図５３】
2014127547.tif 000055
【図５４】
2014127547.tif 000056
【図５５】
2014127547.tif 000057
【図５６】
2014127547.tif 000058
【図５７】
2014127547.tif 000059
【図５８】
2014127547.tif 000060
【図５９】
2014127547.tif 000061
【図６０】
2014127547.tif 000062
【図６１】
2014127547.tif 000063
【図６２】
2014127547.tif 000064
【図６３】
2014127547.tif 000065
【図６４】
2014127547.tif 000066
【図６５】
2014127547.tif 000067