(57)【要約】【課題】半導体装置の電源プレーン及びグランドプレーン間の電源インピーダンスを測定することができる半導体装置を提供することを課題とする。【解決手段】半導体装置は、電源電位を印加するための電源プレーン（１１１）と、グランド電位を印加するためのグランドプレーン（１１２）と、信号を生成する信号発生器（３０３）と、パワーを検出するパワー検出器（３０４）と、前記電源プレーン及び前記グランドプレーン間に前記信号発生器を接続する第１のスイッチ（Ｗａ１，Ｖａ１）と、前記電源プレーン及び前記グランドプレーン間に前記パワー検出器を接続する第２のスイッチ（Ｗａ２，Ｖａ２）と、前記信号発生器により生成される信号のパワーと前記パワー検出器により検出されるパワーとを基に電源インピーダンスを演算する演算部（３０２）とを有する。【選択図】図３
2014228523.tif 000002
【特許請求の範囲】
【請求項１】
電源電位を印加するための電源プレーンと、
グランド電位を印加するためのグランドプレーンと、
信号を生成する信号発生器と、
パワーを検出するパワー検出器と、
前記電源プレーン及び前記グランドプレーン間に前記信号発生器を接続する第１のスイッチと、
前記電源プレーン及び前記グランドプレーン間に前記パワー検出器を接続する第２のスイッチと、
前記信号発生器により生成される信号のパワーと前記パワー検出器により検出されるパワーとを基に電源インピーダンスを演算する演算部と
を有することを特徴とする半導体装置。
【請求項２】
前記第１のスイッチ及び前記第２のスイッチは、前記電源プレーン及び前記グランドプレーンの複数のポイントを選択的に接続し、
前記演算部は、前記電源プレーン及び前記グランドプレーンの複数のポイントの電源インピーダンスを演算することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記演算部は、前記電源プレーン及び前記グランドプレーンの複数のポイントの電源インピーダンスの差分を演算することにより、前記複数のポイント間の電源インピーダンスを演算することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１のスイッチ及び前記第２のスイッチは、相互に、前記電源プレーンの同じポイント及び前記グランドプレーンの同じポイントに接続することを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記信号発生器は、複数の周波数の信号を選択的に生成することを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
さらに、前記信号発生器及び前記パワー検出器のインピーダンスを調整するインピーダンス調整器を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
さらに、前記信号発生器により生成される信号のパワー及び／又は前記パワー検出器により検出されるパワーを基に、前記信号発生器が生成する信号の振幅を制御する制御部を有することを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
さらに、前記信号発生器により生成される信号のパワー及び／又は前記パワー検出器により検出されるパワーに応じた増幅率で、前記パワー検出器に入力される信号を増幅する増幅器と、
前記パワー検出器により検出されたパワーをアナログからデジタルに変換するアナログデジタル変換器とを有することを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、プロセスの微細化に伴い、アナログ・デジタル混載回路のようなＬＳＩ（Large Scale Integration）に実装される回路の動作速度は、ＧＨｚの周波数を超える高速動作をするようになってきている。また、一方で、プロセスの微細化により、電源電圧は低くなってきており、電源変動に起因するノイズがタイミングエラーを生じさせ、回路の誤動作が増えてきている。このような回路の誤動作を特定するために、電源インピーダンスを測定したいとの要望がある。
【０００３】
回路基板検査装置の低インピーダンス検出方法が知られている（例えば、特許文献１参照）。被検査回路基板の所定パターン位置に接触する複数のピンの１つと他の全部を１ピン対他の全ピン間テストテーブルによりオン、オフ制御されるスキャナにてそれぞれ測定部側と信号源側へテストステップごとに順次切り換え接続する。それとともに、信号源から基板に測定用交流信号を加えて得られる応答信号を測定部に取り込んで各ステップにおける回路網のインピーダンスを測定する。１ピン対他の全ピン間テストステップであらかじめ設定した低インピーダンス比較基準値と等しいかもしくはそれを下回る測定値が得られた場合には、テストステップの代わりに所定の２つのピンの一方と他方をスキャナにてそれぞれ測定部側と信号源側へ接続するピン間指定テストテーブルを生成する。テーブルのテストステップにより低インピーダンス値確認のための測定を実行する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１０２２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップ（半導体装置）は、パッケージによりパッケージングされる。パッケージは、回路基板に搭載される。回路基板検査装置は、回路基板のピンを用いてインピーダンスを測定するものである。この方法では、回路基板の外側からインピーダンスを測定するため、高周波信号においてはパッケージのインダクタンス成分により、半導体チップ自体の電源インピーダンスを測定することができないという課題がある。
【０００６】
本発明の目的は、半導体装置の電源プレーン及びグランドプレーン間の電源インピーダンスを測定することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
半導体装置は、電源電位を印加するための電源プレーンと、グランド電位を印加するためのグランドプレーンと、信号を生成する信号発生器と、パワーを検出するパワー検出器と、前記電源プレーン及び前記グランドプレーン間に前記信号発生器を接続する第１のスイッチと、前記電源プレーン及び前記グランドプレーン間に前記パワー検出器を接続する第２のスイッチと、前記信号発生器により生成される信号のパワーと前記パワー検出器により検出されるパワーとを基に電源インピーダンスを演算する演算部とを有する。
【発明の効果】
【０００８】
半導体装置の電源プレーン及びグランドプレーン間の電源インピーダンスを測定することができるので、半導体装置の電源変動に起因するエラー解析が容易になる。
【図面の簡単な説明】
【０００９】
【図１】図１は、ボード、パッケージ及び半導体チップの構成例を示す図である。
【図２】図２は、ボード、パッケージ及び半導体チップの等価回路図である。
【図３】図３は、第１の実施形態による半導体チップの構成例を示す図である。
【図４】図４は、図３の信号発生器の構成例を示す図である。
【図５】図５は、図３のパワー検出器の構成例を示す図である。
【図６】図６は、図３の制御部の構成例を示す図である。
【図７】図７は、図６のインピーダンス演算部の演算方法を説明するための図である。
【図８】図８は、図３の電源インピーダンス測定回路の処理方法を示すフローチャートである。
【図９】図９は、電源インピーダンスのマトリックスを示す図である。
【図１０】図１０は、電源インピーダンスの差分のマトリックスを示す図である。
【図１１】図１１は、第２の実施形態による半導体チップの構成例を示す図である。
【図１２】図１２は、第２の実施形態による電源インピーダンス測定回路の処理方法を示すフローチャートである。
【図１３】図１３は、第３の実施形態による信号発生器の構成例を示す図である。
【図１４】図１４は、第３の実施形態によるパワー検出器の構成例を示す図である。
【図１５】図１５は、第３の実施形態による制御部の構成例を示す図である。
【図１６】図１６は、第４の実施形態によるボード、パッケージ、半導体チップ及び電源インピーダンス測定回路のチップの構成例を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、ボード１０１、パッケージ１０２及び半導体チップ１０３の構成例を示す図である。半導体チップ１０３は、半導体装置であり、電源プレーン１１１、グランドプレーン１１２及び回路１１５を有する。電源プレーン１１１には、外部から電源電位が印加される。グランドプレーン１１２には、外部からグランド電位が印加される。回路１１５は、例えばアナログ・デジタル混載回路であり、電源プレーン１１１から電源電位の供給を受け、グランドプレーン１１２からグランド電位の供給を受け、動作する。アナログ・デジタル混載回路１１５の動作速度は、ＧＨｚの周波数を超える。アナログ・デジタル混載回路１１５に供給される電源電圧は低く、電源変動に起因するタイミングエラーが生じ、回路１１５の誤動作が生じ易い。回路１１５の誤動作を特定するために、半導体チップ１０３の電源インピーダンスを測定する必要がある。
【００１１】
半導体チップ１０３は、パッケージ１０２にパッケージングされる。パッケージ１０２は、ボード１０１に搭載される。ボード１０１は、回路基板であり、電源ピンＶＤＤ及びグランドピンＧＮＤを有する。電源ピンＶＤＤには、外部から電源電位が印加される。グランドピンＧＮＤには、外部からグランド電位が印加される。ボード１０１は、ボール１１３により、パッケージ１０２に電気的に接続される。パッケージ１０２は、リード１１４により、半導体チップ１０３に接続される。電源プレーン１１１は、ボール１１３及びリード１１４を介して、電源ピンＶＤＤに接続され、外部から電源電位の供給を受ける。グランドプレーン１１２は、ボール１１３及びリード１１４を介して、グランドピンＧＮＤに接続され、外部からグランド電位の供給を受ける。
【００１２】
図２は、ボード１０１、パッケージ１０２及び半導体チップ１０３の等価回路図である。電源回路２０１は、ボード１０１の電源ピンＶＤＤ及びグランドピンＧＮＤに電源電圧を供給する。ボード１０１、パッケージ１０２及び半導体チップ１０３は、それぞれ、寄生抵抗、寄生インダクタ及び寄生容量を有する。そのため、電源ピンＶＤＤ及びグランドピンＧＮＤを用いて電源インピーダンスを測定すると、ボード１０１及びパッケージ１０２の寄生抵抗、寄生インダクタ及び寄生容量を含んだ電源インピーダンスが測定されてしまい、半導体チップ１０３自体の電源インピーダンスを測定することができない。
【００１３】
図３は、第１の実施形態による半導体チップ１０３の構成例を示す図である。半導体チップ１０３は、上記の電源プレーン１１１、グランドプレーン１１２及び回路１１５の他、電源インピーダンス測定回路３０１を有する。電源インピーダンス測定回路３０１は、制御部３０２、信号発生器３０３、パワー検出器３０４、起点スイッチＷａ１，Ｗａ２，Ｗｂ１，Ｗｂ２，Ｗｃ１，Ｗｃ２，Ｗｄ１，Ｗｄ２，Ｗｅ１，Ｗｅ２，Ｗｆ１，Ｗｆ２、及び終点スイッチＶａ１，Ｖａ２，Ｖｂ１，Ｖｂ２，Ｖｃ１，Ｖｃ２，Ｖｄ１，Ｖｄ２，Ｖｅ１，Ｖｅ２，Ｖｆ１，Ｖｆ２を有する。
【００１４】
電源プレーン１１１には、電源ピンＶＤＤから電源電位が印加される。グランドプレーン１１２には、グランドピンＧＮＤからグランド電位が印加される。信号発生器３０３は、信号を生成する。パワー検出器３０４は、パワー（電力）を検出する。
【００１５】
制御部３０２は、起点選択信号ＳＥＬ１により、起点スイッチＷａ１〜Ｗｆ１，Ｗａ２〜Ｗｆ２を制御する。例えば、起点選択信号ＳＥＬ１により、第１の起点Ｓａが選択されると、起点スイッチＷａ１及びＷａ２がオンし、その他の起点スイッチＷｂ１〜Ｗｆ１，Ｗｂ２〜Ｗｆ２がオフする。起点スイッチＷａ１は、信号発生器３０３の電源端子を電源プレーン１１１の第１の起点Ｓａに接続する。起点スイッチＷａ２は、パワー検出器３０４の電源端子を電源プレーン１１１の第１の起点Ｓａに接続する。
【００１６】
制御部３０２は、終点選択信号ＳＥＬ２により、終点スイッチＶａ１〜Ｖｆ１，Ｖａ２〜Ｖｆ２を制御する。例えば、終点選択信号ＳＥＬ２により、第１の終点Ｅａが選択されると、終点スイッチＶａ１及びＶａ２がオンし、その他の終点スイッチＶｂ１〜Ｖｆ１，Ｖｂ２〜Ｖｆ２がオフする。終点スイッチＶａ１は、信号発生器３０３のグランド端子をグランドプレーン１１２の第１の終点Ｅａに接続する。終点スイッチＶａ２は、パワー検出器３０４のグランド端子をグランドプレーン１１２の第１の終点Ｅａに接続する。
【００１７】
信号発生器３０３は、例えば、第１の起点Ｓａ及び第１の終点Ｅａ間に交流信号を出力する。その際、パワー検出器３０４は、第１の起点Ｓａ及び第１の終点Ｅａ間のパワーを検出する。制御部３０２は、信号発生器３０３により生成される信号のパワーとパワー検出器３０４により検出されるパワーとを基に、例えば第１の起点Ｓａ及び第１の終点Ｅａ間の電源インピーダンスを演算する。
【００１８】
図４は、図３の信号発生器３０３の構成例を示す図である。信号発生器３０３は、デジタルアナログ変換器４０１、発振器４０２、分波回路４０３、パワー検出回路４０４及びアナログデジタル変換器４０５を有し、制御部３０２からスタートフラグＳＦを入力すると動作する。制御部３０２は、周波数制御コードＦＣを信号発生器３０３に出力することにより、信号発生器３０３が生成する信号の周波数を制御することができる。デジタルアナログ変換器４０１は、周波数制御コードＦＣをデジタル信号からアナログ信号に変換し、アナログ電圧を発振器４０２に出力する。発振器４０２は、例えばリング型電圧制御発振器であり、デジタルアナログ変換器４０１により出力されたアナログ電圧に応じた周波数の交流信号を生成して分波回路４０３に出力する。分波回路４０３は、発振器４０２により出力された信号を２分割し、出力信号ＯＵＴを電源プレーン１１１及びグランドプレーン１１２間に出力すると共に、出力信号ＯＵＴと同じ信号をパワー検出回路４０４に出力する。パワー検出回路４０４は、出力信号ＯＵＴのパワーを検出する。具体的には、パワー検出回路４０４は、ダイオード特性を用いて出力信号ＯＵＴを整流し、整流した出力信号ＯＵＴのパワーの平均値を出力信号ＯＵＴの電圧値としてアナログデジタル変換器４０５に出力する。アナログデジタル変換器４０５は、出力信号ＯＵＴの電圧値をアナログからデジタルに変換し、出力信号ＯＵＴの電圧Ｖｒを制御部３０２に出力する。
【００１９】
図５は、図３のパワー検出器３０４の構成例を示す図である。パワー検出器３０４は、パワー検出回路５０１及びアナログデジタル変換器５０２を有し、制御部３０２からスタートフラグＳＦを入力すると動作する。入力信号ＩＮは、電源プレーン１１１及びグランドプレーン１１２間の信号である。パワー検出回路５０１は、入力信号ＩＮのパワーを検出する。具体的には、パワー検出回路５０１は、ダイオード特性を用いて入力信号ＩＮを整流し、整流した入力信号ＩＮのパワーの平均値を入力信号ＩＮの電圧値としてアナログデジタル変換器５０２に出力する。アナログデジタル変換器５０２は、入力信号ＩＮの電圧値をアナログからデジタルに変換し、入力信号ＩＮの電圧Ｖｔを制御部３０２に出力する。
【００２０】
図６は、図３の制御部３０２の構成例を示す図である。制御部３０２は、制御回路６０１、カウンタ６０２〜６０４、除算回路６０５及びインピーダンス演算部６０６を有する。カウンタ６０２は、制御回路６０１の制御により、スタートフラグＳＦ及び周波数制御コードＦＣを出力する。周波数制御コードＦＣは、順次、カウンタ６０２によりカウントアップされる。これにより、図４の信号発生器３０３は、順次、異なる周波数の信号を生成する。カウンタ６０３は、制御回路６０１の制御により、起点選択信号ＳＥＬ１をカウントアップする。起点選択信号ＳＥＬ１は、図３の第１の起点Ｓａから第６の起点Ｓｆまでを順に選択する。カウンタ６０４は、制御回路６０１の制御により、終点選択信号ＳＥＬ２をカウントアップする。終点選択信号ＳＥＬ２は、図３の第１の終点Ｅａから第６の終点Ｅｆまでを順に選択する。除算回路６０５は、入力信号ＩＮの電圧Ｖｔを出力信号ＯＵＴの電圧Ｖｒで除算し、商Ｓ１＝Ｖｔ／Ｖｒを出力する。インピーダンス演算部６０６は、商Ｓ１を基に電源インピーダンスＺを演算し、エンドフラグＥＦを出力する。制御回路６０１は、エンドフラグＥＦを入力すると、カウンタ６０２〜６０４を制御し、周波数制御コードＦＣ、起点選択信号ＳＥＬ１及び終点選択信号ＳＥＬ２を更新させる。
【００２１】
図７は、図６のインピーダンス演算部６０６の演算方法を説明するための図であり、信号発生器３０３及びパワー検出器３０４の等価回路図を示す。信号発生器３０３は、発振器７０１及び抵抗Ｒ１〜Ｒ４を有する。発振器７０１は、図４の発振器４０２に対応する。抵抗Ｒ１〜Ｒ４は、可変抵抗であり、５０Ωである。電圧Ｖｒは、抵抗Ｒ３の両端の電圧である。パワー検出器３０４は、抵抗Ｒ５を有する。抵抗Ｒ５は、可変抵抗であり、５０Ωである。電圧Ｖｔは、抵抗Ｒ５の両端の電圧である。信号発生器３０３は、例えば、起点Ｓａ及び終点Ｅａに接続される。パワー検出器３０４も、例えば、起点Ｓａ及び終点Ｅａに接続される。上記のように、除算回路６０５は、電圧Ｖｔを電圧Ｖｒで除算し、商Ｓ１＝Ｖｔ／Ｖｒを演算する。インピーダンス演算部６０６は、商Ｓ１を用いて、次式により、起点Ｓａ及び終点Ｅａ間の電源インピーダンスＺを演算する。
Ｚ＝５０×Ｓ１／｛２×（１−Ｓ１）｝
【００２２】
図８は、図３の電源インピーダンス測定回路３０１の処理方法を示すフローチャートである。半導体チップ１０３内の回路１１５が動作していない状態において、以下の処理を行う。ステップＳ８０１では、制御回路６０１は、カウンタ６０３を制御し、起点選択信号ＳＥＬ１を決定する。例えば、起点選択信号ＳＥＬ１は、初期値として、第１の起点Ｓａを選択するための信号に決定される。その場合、起点スイッチＷａ１及びＷａ２がオンし、その他の起点スイッチＷｂ１〜Ｗｆ１，Ｗｂ２〜Ｗｆ２がオフする。起点スイッチＷａ１は、信号発生器３０３の電源端子を電源プレーン１１１の第１の起点Ｓａに接続する。起点スイッチＷａ２は、パワー検出器３０４の電源端子を電源プレーン１１１の第１の起点Ｓａに接続する。
【００２３】
次に、ステップＳ８０２では、制御回路６０１は、カウンタ６０４を制御し、終点選択信号ＳＥＬ２を決定する。例えば、終点選択信号ＳＥＬ２は、初期値として、第１の終点Ｅａを選択するための信号に決定される。その場合、終点スイッチＶａ１及びＶａ２がオンし、その他の終点スイッチＶｂ１〜Ｖｆ１，Ｖｂ２〜Ｖｆ２がオフする。終点スイッチＶａ１は、信号発生器３０３のグランド端子をグランドプレーン１１２の第１の終点Ｅａに接続する。終点スイッチＶａ２は、パワー検出器３０４のグランド端子をグランドプレーン１１２の第１の終点Ｅａに接続する。
【００２４】
次に、ステップＳ８０３では、制御回路６０１は、カウンタ６０２を制御し、周波数制御コードＦＣを決定し、スタートフラグＳＦを出力させる。最初、周波数制御コードＦＣは、初期値に設定される。
【００２５】
次に、ステップＳ８０４では、信号発生器３０３は、スタートフラグＳＦを入力すると、周波数制御コードＦＣに応じた周波数の信号ＯＵＴを第１の起点Ｓａ及び第１の終点Ｅａ間に出力し、電圧Ｖｒを出力する。パワー検出器３０４は、第１の起点Ｓａ及び第１の終点Ｅａ間の信号ＩＮを入力し、電圧Ｖｒを出力する。除算回路６０５は、商Ｓ１＝Ｖｔ／Ｖｒを演算する。インピーダンス演算部６０６は、商Ｓ１を基に、上記の周波数における第１の起点Ｓａ及び第１の終点Ｅａ間の電源インピーダンスＺを演算し、エンドフラグＥＦを出力する。
【００２６】
次に、ステップＳ８０５では、制御回路６０１は、エンドフラグＥＦを入力すると、全ての周波数の電源インピーダンスＺの測定が終了したか否かをチェックする。終了していない場合には、ステップＳ８０３に戻る。ステップＳ８０３では、制御回路６０１は、カウンタ６０２を制御し、周波数制御コードＦＣを変更し、スタートフラグＳＦを出力させる。その後、ステップＳ８０４に進み、上記の処理を繰り返す。これにより、種々の周波数における電源インピーダンスＺを測定することができ、電源インピーダンスＺの周波数解析が可能になる。ステップＳ８０５において、全ての周波数の電源インピーダンスＺの測定が終了した場合には、ステップＳ８０６に進む。
【００２７】
ステップＳ８０６では、制御回路６０１は、全ての終点の電源インピーダンスＺの測定が終了したか否かをチェックする。終了していない場合には、ステップＳ８０２に戻る。ステップＳ８０２では、制御回路６０１は、カウンタ６０４を制御し、終点選択信号ＳＥＬ２を変更する。例えば、終点選択信号ＳＥＬ２は、第２の終点Ｅｂを選択するための信号に決定される。その場合、終点スイッチＶｂ１及びＶｂ２がオンし、その他の終点スイッチＶａ１，Ｖｃ１〜Ｖｆ１，Ｖａ２，Ｖｃ２〜Ｖｆ２がオフする。終点スイッチＶｂ１は、信号発生器３０３のグランド端子をグランドプレーン１１２の第２の終点Ｅｂに接続する。終点スイッチＶｂ２は、パワー検出器３０４のグランド端子をグランドプレーン１１２の第２の終点Ｅｂに接続する。その後、ステップＳ８０２〜Ｓ８０６の処理を繰り返し、インピーダンス演算部６０６は、各周波数における第１の起点Ｓａ及び第２の終点Ｅｂ間の電源インピーダンスＺを演算する。その後、ステップＳ８０２では、終点選択信号ＳＥＬ２は、第３の終点Ｅｃから第６の終点Ｅｆまでを順に選択する。これにより、第１の起点Ｓａと終点Ｅｃ〜Ｅｆとの間の電源インピーダンスＺがそれぞれ演算される。ステップＳ８０６において、全ての終点の電源インピーダンスＺの測定が終了した場合には、ステップＳ８０７に進む。
【００２８】
ステップＳ８０７では、制御回路６０１は、全ての起点の電源インピーダンスＺの測定が終了したか否かをチェックする。終了していない場合には、ステップＳ８０１に戻る。ステップＳ８０１では、制御回路６０１は、カウンタ６０３を制御し、起点選択信号ＳＥＬ１を変更する。例えば、起点選択信号ＳＥＬ１は、第２の起点Ｓｂを選択するための信号に決定される。その場合、起点スイッチＷｂ１及びＷｂ２がオンし、その他の起点スイッチＷａ１，Ｗｃ１〜Ｗｆ１，Ｗａ２，Ｗｃ２〜Ｗｆ２がオフする。起点スイッチＷｂ１は、信号発生器３０３の電源端子を電源プレーン１１１の第２の起点Ｓｂに接続する。起点スイッチＷｂ２は、パワー検出器３０４の電源端子を電源プレーン１１１の第２の起点Ｓｂに接続する。その後、ステップＳ８０１〜Ｓ８０７の処理を繰り返し、インピーダンス演算部６０６は、各周波数における第２の起点Ｓｂと終点Ｅａ〜Ｅｆとの間の電源インピーダンスＺをそれぞれ演算する。その後、ステップＳ８０１では、起点選択信号ＳＥＬ２は、第３の起点Ｓｃから第６の起点Ｓｆまでを順に選択する。これにより、起点Ｓａ〜Ｓｆと終点Ｅａ〜Ｅｆとの間の電源インピーダンスＺがそれぞれ演算される。ステップＳ８０７において、全ての起点の電源インピーダンスＺの測定が終了した場合には、ステップＳ８０８に進む。
【００２９】
ステップＳ８０８では、インピーダンス演算部６０６は、図９に示すように、例えば８個の起点と８個の終点との間の電源インピーダンスＺのマトリックスを生成する。このマトリックスにより、電源インピーダンスＺの分布が分かり、半導体チップ３０１のエラー解析が容易になる。
【００３０】
次に、インピーダンス演算部６０６は、図９のマトリックスを基に、隣接する起点又は終点の電源インピーダンスＺの差分を演算し、図１０に示すように、隣接する起点間又は終点間の電源インピーダンスＺのマトリックスを生成する。これにより、電源プレーン１１１及びグランドプレーン１１２内の電源インピーダンスＺの分布が分かり、半導体チップ３０１のエラー解析が容易になる。
【００３１】
なお、電源インピーダンスＺの演算方法は、上記の方法に限定されない。その他の方法により、電源インピーダンスＺを演算してもよい。信号発生器３０３は、第１のスイッチＷａ１，Ｖａ１等により、電源プレーン１１１及びグランドプレーン１１２間に接続される。パワー検出器３０４は、第２のスイッチＷａ２，Ｖａ２等により、電源プレーン１１１及びグランドプレーン１１２間に接続される。インピーダンス演算部６０６は、信号発生器３０３により生成される信号ＯＵＴのパワーとパワー検出器３０４により検出されるパワーとを基に電源インピーダンスＺを演算する。
【００３２】
ステップＳ８０１及びＳ８０２では、起点スイッチ及び終点スイッチは、電源プレーン１１１及びグランドプレーン１１２の複数のポイントを選択的に接続する。インピーダンス演算部６０６は、図９に示すように、電源プレーン１１１及びグランドプレーン１１２の複数のポイントの電源インピーダンスＺを演算する。また、インピーダンス演算部６０６は、図１０に示すように、電源プレーン１１１及びグランドプレーン１１２の複数のポイントの電源インピーダンスＺの差分を演算することにより、複数のポイント間の電源インピーダンスＺを演算する。
【００３３】
（第２の実施形態）
図１１は、第２の実施形態による半導体チップ１０３の構成例を示す図である。本実施形態（図１１）は、第１の実施形態（図３）に対して、インピーダンス調整器１１０１及び外部抵抗１１０２を追加したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。外部抵抗１１０２は、例えば図１のボード１０１上に設けられ、高精度の抵抗値を有する。インピーダンス演算部６０６が高精度の電源インピーダンスＺを演算するには、図７の抵抗Ｒ１〜Ｒ５が５０Ωであることが必要である。抵抗Ｒ１〜Ｒ５は、製造ばらつきや環境温度等により変動する。インピーダンス調整器１１１は、外部抵抗１１０２を用いて、抵抗（インピーダンス）Ｒ１〜Ｒ５を５０Ωに調整する。これにより、インピーダンス演算部６０６は、高精度の電源インピーダンスＺを演算することができる。
【００３４】
図１２は、本実施形態による電源インピーダンス測定回路３０１の処理方法を示すフローチャートである。図１２は、図８に対して、ステップＳ１５０１を追加したものである。まず、ステップＳ１５０１では、インピーダンス調整器１１０１は、外部抵抗１１０２を用いて、抵抗Ｒ１〜Ｒ５をそれぞれ５０Ωにするための最適コードを探索し、信号発生器３０３及びパワー検出器３０４に出力する。信号発生器３０３及びパワー検出器３０４は、最適コードを入力し、抵抗Ｒ１〜Ｒ５を５０Ωに調整する。その後、図８と同様に、電源インピーダンス測定回路３０１は、ステップＳ８０１〜Ｓ８０８の処理を行う。
【００３５】
（第３の実施形態）
図１３は、第３の実施形態による信号発生器３０３の構成例を示す図である。図１３は、図４に対して、減衰器１２０１を追加したものである。以下、本実施形態が第１又は第２の実施形態と異なる点を説明する。減衰器１２０１は、振幅調整コードＰＣに応じて、発振器４０２の出力信号を減衰し、分波回路４０３に出力する。信号発生器３０３が出力する信号ＯＵＴの振幅が大きすぎると、信号ＯＵＴの振幅が電源プレーン１１１及びグランドプレーン１１２で飽和してしまい、パワー検出器３０４が信号ＩＮのパワーを正しく検出することができない。電源インピーダンスＺのとり得る値の範囲は広く、電源インピーダンスＺの大きさにより信号の飽和が生じる場合がある。そこで、減衰器１２０１を設けることにより、出力信号ＯＵＴの振幅を適正値に制御する。これにより、インピーダンス演算部６０６は、正しい電源インピーダンスＺを演算することができる。
【００３６】
図１４は、本実施形態によるパワー検出器３０４の構成例を示す図である。図１４は、図５に対して、増幅器１３０１を追加したものである。増幅器１３０１は、ダイナミックレンジ調整コードＤＲに応じた増幅率で、入力信号ＩＮを増幅し、パワー検出回路５０１に出力する。アナログデジタル変換器５０１に入力される信号のダイナックレンジが大きすぎたり小さすぎる場合には、アナログデジタル変換器５０１の変換精度が低下する。そこで、増幅器１３０１を設けることにより、アナログデジタル変換器５０１に入力される信号のダイナックレンジを適正値に調整し、アナログデジタル変換器５０１の変換精度を向上させる。ただし、この場合、後述のように、制御部３０２は、増幅器１３０１の増幅率に応じて電圧Ｖｔを補正し、正しい電源インピーダンスＺを演算する。
【００３７】
図１５は、本実施形態による制御部３０２の構成例を示す図である。図１５は、図６に対して、オーバーフロー検出器１４０１を追加したものである。オーバーフロー検出器１４０１は、電圧Ｖｒ又はＶｔが最大値を超えたオーバーフロー状態である場合には、振幅調整コードＰＣ及びダイナックレンジ調整コードＤＲを更新する。振幅調整コードＰＣは、電圧Ｖｒ又はＶｔがオーバーフロー状態である場合には、減衰器１２０１の減衰度が大きくなるように制御される。ダイナックレンジ調整コードＤＲは、例えば、電圧Ｖｔがオーバーフロー状態である場合には、増幅器１３０１の増幅率が小さくなるように制御される。オーバーフロー検出器１４０１は、電圧Ｖｒ又はＶｔのオーバーフロー状態を検出する毎に、振幅調整コードＰＣ又はダイナックレンジ調整コードＤＲを１ステップずつ変更する。また、オーバーフロー検出器１４０１は、ダイナックレンジ調整コードＤＲの変更に応じて電圧Ｖｔを補正し、増幅器１３０１の増幅率が１である場合の電圧Ｖｔを除算回路６０５に出力する。電圧Ｖｔを補正することにより、インピーダンス演算部６０６は、正しい電源インピーダンスＺを演算することができる。
【００３８】
以上のように、減衰器１２０１は、制御部３０２の制御により、信号発生器３０３により生成される信号ＯＵＴのパワー及び／又はパワー検出器３０４により検出されるパワーを基に、信号発生器３０３が生成する信号の振幅を制御する。
【００３９】
増幅器１３０１は、制御部３０２の制御により、信号発生器３０３により生成される信号ＯＵＴのパワー及び／又はパワー検出器３０４により検出されるパワーに応じた増幅率で、パワー検出回路５０１に入力される信号を増幅する。アナログデジタル変換器５０２は、パワー検出回路５０１により検出された電圧（パワー）をアナログからデジタルに変換する。これにより、電源インピーダンスＺの演算精度を向上させることができる。
【００４０】
（第４の実施形態）
図１６は、第４の実施形態によるボード１６０１、パッケージ１６０２、半導体チップ１６０３ａ，１６０３ｂ及び電源インピーダンス測定回路のチップ１６０４の構成例を示す図である。以下、本実施形態が第１〜第３の実施形態と異なる点を説明する。電源インピーダンス測定回路のチップ１６０４は、図３の電源インピーダンス測定回路３０１に対応する。半導体チップ１６０３ａ及び１６０３ｂは、図３の半導体チップ１０３のうちの電源インピーダンス測定回路３０１以外の回路に対応する。半導体チップ１６０３ｂは、バンプ１６０５により、ボード１６０１に電気的に接続される。半導体チップ１６０３ａ，１６０３ｂ及び電源インピーダンス測定回路のチップ１６０４は、ＴＳＶ（through silicon via）により縦積みされている。シリコン半導体チップ１６０４内には上下方向に貫通するビアボールが設けられている。２個の半導体チップ１６０３ａ及び１６０３ｂは、チップ１６０４内のビアホールを介して、相互に接続される。縦積みにしたチップ１６０３ａ及び１６０３ｂは、電源インピーダンスが高くなり、半導体チップ１６０３ａ及び１６０３ｂの重ね合わせの不良が起きた場合には、誤動作が生じやすくなってしまう。そこで、電源インピーダンス測定回路のチップ１６０４を半導体チップ１６０３ａ及び１６０３ｂ間に挟むことにより、半導体チップ１６０３ａ及び１６０３ｂの電源インピーダンスを測定し、電源プレーン１１１及びグランドプレーン１１２のボトルネックの領域を見つけ出すことができる。
【００４１】
以上のように、第１〜第４の実施形態によれば、これまでブラックボックスであった半導体チップの電源インピーダンスを測定することが可能になり、電源ノイズに起因する半導体チップのエラー解析を効率よく行うことができる。
【００４２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４３】
１０１  ボード
１０２  パッケージ
１０３  半導体チップ
１１１  電源プレーン
１１２  グランドプレーン
１１３  ボール
１１４  リード
１１５  回路
３０１  電源インピーダンス測定回路
３０２  制御部
３０３  信号発生器
３０４  パワー検出器
【図１】
2014228523.tif 000003
【図２】
2014228523.tif 000004
【図３】
2014228523.tif 000005
【図４】
2014228523.tif 000006
【図５】
2014228523.tif 000007
【図６】
2014228523.tif 000008
【図７】
2014228523.tif 000009
【図８】
2014228523.tif 000010
【図９】
2014228523.tif 000011
【図１０】
2014228523.tif 000012
【図１１】
2014228523.tif 000013
【図１２】
2014228523.tif 000014
【図１３】
2014228523.tif 000015
【図１４】
2014228523.tif 000016
【図１５】
2014228523.tif 000017
【図１６】
2014228523.tif 000018