(57)【要約】      （修正有）【課題】従来の制御システム（制御用ＣＰＵあり）の構成では、マンマシンＰＣと制御用ＣＰＵで開発リソースが異なるため開発工数、維持負荷が倍かかる。また、制御用ＣＰＵの方がマンマシンＰＣより性能で劣っており、制御システムの性能ネックとなる。さらに、マンマシンＰＣと制御用ＣＰＵの２段構成となる分、信頼性が落ちる。そこで、鉄道信号システムに用いられる制御システムをマンマシンＰＣ（汎用パソコン）で構成し、高性能化を実現する。【解決手段】マンマシンＰＣ間の時間差制御の処理方式と１台のマンマシンＰＣから制御出力を行う処理方式を用いることで、マンマシンＰＣのみで制御システムを構成でき、低コスト化、高性能、高信頼を実現できる。【選択図】図４
2014080141.tif 000002
【特許請求の範囲】
【請求項１】
指令員からの指令情報を受け付けるマンマシン機能を備えた複数のマンマシンＰＣと、
前記指令情報に基づいて制御情報を生成する制御処理機能により生成された制御情報を駅装置へ送信する駅ネットワークと、を備えた鉄道信号システムにおいて、
前記複数のマンマシンＰＣに、前記マンマシン機能及び前記制御処理機能を搭載し、
前記複数のマンマシンＰＣは、自マンマシンＰＣで受け付けた前記指令情報を他マンマシンＰＣに送信し、各マンマシンＰＣの前記制御処理機能により制御情報を生成することを特徴とする鉄道信号システム。
【請求項２】
請求項１に記載の鉄道信号システムにおいて、
前記複数のマンマシンＰＣは、それぞれ所定の時間差で制御処理を実行することを特徴とする鉄道信号システム。
【請求項３】
請求項１または請求項２に記載の鉄道信号システムにおいて、
前記複数のマンマシンＰＣの内、１台のマンマシンＰＣが制御情報を前記駅装置へ出力することを特徴とする鉄道信号システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鉄道信号システムに用いられる指令所の制御システムのアーキテクチャに関する。
【背景技術】
【０００２】
運行管理システム等の鉄道信号システムにおいて、指令所の制御システム構成は、複数台のマンマシンＰＣ（汎用パソコン）と制御用ＣＰＵ（マイコン）から成り、マンマシンＰＣで指令員とのマンマシンインタフェースを行い、制御用ＣＰＵで制御演算、周辺機器への制御データ出力、周辺装置からの表示データ入力（制御処理）を行う方式が一般的である。（図１参照）
【０００３】
制御システムの構成は、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−４１３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示すような従来技術の制御システムの構成では、以下の問題が発生していた。
（１）開発コスト高
マンマシンＰＣと制御用ＣＰＵの２種類のＣＰＵで開発リソースが異なるため、開発工数、維持負荷が倍かかる。
（２）性能ネック
制御用ＣＰＵがマンマシンＰＣより性能（処理能力）で劣っている場合には、制御用ＣＰＵがシステム全体の性能ネックとなる。
（３）信頼性ダウン
マンマシンＰＣと制御用ＣＰＵの多段構成となるため、１段構成と比較して信頼性が落ちる。
【０００６】
本発明は、鉄道信号システムに用いられる制御システムをマンマシンＰＣ（汎用パソコン）で構成し、高性能化を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の制御システムは、指令員からの指令情報を受け付けるマンマシン機能を備えた複数のマンマシンＰＣと、前記指令情報に基づいて制御情報を生成する制御処理機能により生成された制御情報を駅装置へ送信する駅ネットワークと、を備えた鉄道信号システムにおいて、前記複数のマンマシンＰＣに、前記マンマシン機能及び前記制御処理機能を搭載し、前記複数のマンマシンＰＣは、自マンマシンＰＣで受け付けた前記指令情報を他マンマシンＰＣに送信し、各マンマシンＰＣの前記制御処理機能により制御情報を生成することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、汎用パソコンであるマンマシンＰＣで制御システムを構成でき、高性能な制御システムを実現できる。
【図面の簡単な説明】
【０００９】
【図１】図１は従来の制御システムの構成を示す図である。
【図２】図２は従来の制御システムの制御情報の流れを示す図である。
【図３】図３は従来の制御システムの表示情報の流れ示す図である。
【図４】図４は本発明の制御システムの構成を示す図である。
【図５】図５は本発明の制御システムの制御情報の流れを示す図である。
【図６】図６は本発明の制御システムの表示情報の流れ示す図である。
【図７】図７はマンマシンＰＣ間の時間差制御の実現方法（正常時）を示す。
【図８】図８はマンマシンＰＣが持つ制御開始時刻管理テーブルについて示す。
【図９】図９はマンマシンＰＣ間の時間差制御の実現方法（異常時）を示す。
【図１０】図１０は１台のマンマシンＰＣが制御出力を行う方法（正常時）を示す。
【図１１】図１１は１台のマンマシンＰＣが制御出力を行う方法（異常時）を示す。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して説明する。
【実施例１】
【００１１】
従来の制御システムの動作を図１、２、３を用いて説明する。従来の制御システム構成は、図１に示す通り、指令員とのマンマシンインタフェースを行う複数台のマンマシンＰＣ、制御演算と各駅装置との入出力を行う制御用ＣＰＵで構成する。マンマシンＰＣ上ではマンマシンＩＦプログラム、制御用ＣＰＵ上では制御処理プログラムが動作する。本発明を運行管理システムに適用した場合には、マンマシンＰＣ上でマンマシンＩＦプログラムと制御処理プログラムを動作させ、マンマシンＰＣのみで指令員とのマンマシンインタフェースと制御演算と各駅装置との入出力とを実行できる。
【００１２】
従来の制御システムの制御情報の流れを図２に示す。図２の横軸は時間を示し、矢印は制御情報の流れを示している。まず、図２の（Ａ）で、各マンマシンＰＣからの任意のタイミングの指令を制御用ＣＰＵが受け取る。次に、図２の（Ｂ）で制御用ＣＰＵの制御処理プログラムがΔＴ秒周期で動作し、受け取った指令を制御情報に編集しΔＴ秒周期で各駅装置へ送信する。
【００１３】
従来の制御システムの表示情報の流れを図３に示す。まず、図３の（Ｃ）で各駅装置からの表示情報を制御用ＣＰＵが受け取る。次に、図３の（Ｄ）で制御用ＣＰＵの制御処理プログラムがΔＴ秒周期で動作し、受け取った表示情報を編集しΔＴ秒周期で各マンマシンＰＣへ送信する。次に、マンマシンＰＣでは、マンマシンＩＦプログラムが制御用ＣＰＵから受取った表示情報に基づいて表示処理を行う。
【００１４】
本発明の制御システムの動作を図４、５、６を用いて説明する。本発明の制御システム構成は、図４に示す通り、指令員とのマンマシンインタフェースを行う複数台のマンマシンＰＣ内に、従来の制御用ＣＰＵ内で動作していた制御処理プログラムを実装し、マンマシンＰＣ内でマンマシンＩＦプログラムと制御処理プログラムの両方を実行する。
【００１５】
本発明の制御システムの制御情報（指令員の入力に基づき駅装置へ送信される情報）の流れを図５に示す。まず、図５の（Ａ）で各マンマシンＰＣは、各々Δｔ秒の時間差をもって、ΔＴ秒周期で制御処理プログラムを実行する。時間差制御の実現方法は後述する。次に、図５の（Ｂ）で指令員から各マンマシンＰＣへの任意のタイミングの指令を各マンマシンＰＣ内のマンマシンインタフェースで受け付ける。次に、図５の（Ｃ）で各マンマシンＰＣは制御処理プログラムの先頭で、マンマシンインタフェースで受け付けた指令をタイミング情報と合わせて他マンマシンＰＣへ送信する。次に、図５の（Ｄ）で各マンマシンＰＣは、自マンマシンＰＣのマンマシンインタフェースが受け付けた指令と他マンマシンＰＣから受信した指令を制御処理プログラム内で制御情報に編集する。次に、図５の（Ｅ）で駅装置への制御情報出力は１台のマンマシンＰＣが行う。実現方法は後述する。
【００１６】
本発明の制御システムの表示情報（駅装置からの情報に基づいて各マンマシンＰＣで表示する情報）の流れを図６に示す。まず、図６の（Ａ）で各駅装置からの表示情報を各マンマシンＰＣが直接受け取る。次に、図６の（Ｂ）で各マンマシンＰＣはΔＴ秒周期で動作する制御処理プログラム内で、受け取った表示情報から制御情報の編集やモニタ表示を行う。
【００１７】
マンマシンＰＣ間の制御処理プログラムの時間差制御の実現方法を以降で説明する。図７に、マンマシンＰＣ間の時間差制御の実現方法（正常時）を示す。本例では、マンマシンＰＣ１から５を同一ネットワークに接続している。
【００１８】
まずは、図８により各マンマシンＰＣが持つ制御処理プログラムの制御開始時刻管理テーブルについて説明する。図８において、制御開始時刻管理テーブルは、自マンマシンＰＣからのタイミング情報送信時刻および他マンマシンＰＣからのタイミング情報受信時刻を格納するテーブルであり、本例ではマンマシンＰＣ１からマンマシンＰＣ５までの５ブロックで構成する。
【００１９】
マンマシンＰＣ１を例にとり、制御開始時刻管理テーブルの動きを説明する。まず、図８の（Ａ）において、マンマシンＰＣ１は、自マンマシンＰＣからタイミング情報送信時、自マンマシンＰＣのブロック１に送信時刻を格納する（送信結果によらず必ず格納する）。また、同時に他ブロック（２〜５）を時刻無しとする（クリアする）。
【００２０】
次に、図８の（Ｂ）において、マンマシンＰＣ１は、自マンマシンＰＣからタイミング情報送信後、他マンマシンＰＣ（２〜５）からタイミング情報受信時に、当該ブロック（２〜５）へタイミング情報受信時刻を格納する。
【００２１】
次に、図８の（Ｃ）で、マンマシンＰＣ１は、再び自マンマシンＰＣからタイミング情報送信を行い、以降図８の（Ａ）（Ｂ）を繰り返す。マンマシンＰＣ２から５も同様に図８の（Ａ）〜（Ｃ）を繰り返す。
【００２２】
次に、図７により時間差制御の流れを説明する。図７の（Ａ）において、マンマシンＰＣ１は制御開始時にタイミング情報を各マンマシンＰＣへブロードキャスト送信する。次に、図７の（Ｂ）において、マンマシンＰＣ２は、１つ前の番号であるマンマシンＰＣ１からのタイミング情報受信時刻Ｔ１からΔｔ秒後を制御開始時刻とし各マンマシンＰＣにブロードキャストでタイミング情報を送信する。以降、マンマシンＰＣ３，マンマシンＰＣ４，マンマシンＰＣ５が同様の動作を繰り返す。ここで、マンマシンＰＣ１における次回の制御開始時刻の算出方法は以下である。
【００２３】
（ａ）Ｔ１設定後、    Ｔ１＋（５×Δｔ）秒後
（ｂ）Ｔ２有りの場合、Ｔ２＋（４×Δｔ）秒後
（ｃ）Ｔ３有りの場合、Ｔ３＋（３×Δｔ）秒後
（ｄ）Ｔ４有りの場合、Ｔ４＋（２×Δｔ）秒後
（ｅ）Ｔ５有りの場合、Ｔ５＋（１×Δｔ）秒後
正常時は、Ｔ５有りなのでマンマシンＰＣ１は、Ｔ５からΔｔ秒後を再び制御開始時刻としブロードキャストでタイミング情報を各マンマシンＰＣ（本例ではマンマシンＰＣ２〜５）に送信する。
【００２４】
マンマシンＰＣ１がタイミング情報を送信することで、マンマシンＰＣ２以降Δｔ秒間を空けながら制御処理プログラムの制御開始及びタイミング情報送信を繰り返す。
【００２５】
図７の（Ｃ）が、マンマシンＰＣ１からみた制御処理プログラムの１周期であり、１つ前の番号であるマンマシンＰＣ５からΔｔ時間差での制御開始を実現している（マンマシンＰＣ２から５も同様）。
【００２６】
図９に、マンマシンＰＣ間の時間差制御の実現方法（異常時）を示す。本例では、マンマシンＰＣ５が停止した場合を説明する。図９において、最初のマンマシンＰＣ１からマンマシンＰＣ４までの動作は正常時（図７）と同様である。
【００２７】
まず、図９の（Ａ）において、マンマシンＰＣ５は停止しているため、タイミング情報を送信できず、マンマシンＰＣ１の制御開始時刻管理テーブルのブロック５は時刻無しのままとなる。
【００２８】
次に、図９の（Ｂ）において、マンマシンＰＣ１は、上記した（ｄ）の算出式により、マンマシンＰＣ４からの受信時刻Ｔ４から（２×Δｔ）秒後を再び制御開始時刻としブロードキャストで各マンマシンＰＣへタイミング情報を送信する。マンマシンＰＣ１がタイミング情報を送信することで、マンマシンＰＣ２以降Δｔ秒間を空けながら送信を繰り返す（停止しているマンマシンＰＣ５は除く）。
【００２９】
次に、図９の（Ｃ）が、マンマシンＰＣ１からみた制御処理プログラムの１周期であり、１つ前の番号であるマンマシンＰＣ５（実際は停止している）からΔｔ時間差での制御開始を実現している（マンマシンＰＣ２から４も同様、停止しているマンマシンＰＣ５は除く）。
【００３０】
駅装置への制御情報出力を１台のマンマシンＰＣが行う方法を以降で説明する。図１０の（Ａ）で、前述した通り、各マンマシンＰＣ間は時間差制御が実現されているので、各マンマシンＰＣの制御出力タイミングもΔｔの時間差で発生する。
【００３１】
次に、図１０の（Ｂ）に示すように、各マンマシンＰＣは、制御出力を行ってから次の制御出力を行うまでの間（＝制御周期ΔＴ間）他マンマシンＰＣからの制御情報受信を監視し、どのマンマシンＰＣからも受信が無ければ制御情報受信タイムアウトとし、自マンマシンＰＣを出力系とし制御情報出力を行う（図１０の（Ｃ））。システム立上げ時は、最初に起動したマンマシンＰＣが出力系となる（図１０ではマンマシンＰＣ１）。
【００３２】
図１１に出力系異常時の切替動作を示す。図１１の（Ａ）で出力系のマンマシンＰＣ１が異常となった場合、次の番号であるマンマシンＰＣ２が制御情報受信タイムアウトにより出力系となる（図１１の（Ｂ））。図１０の（Ｂ）と同様の動作により、以降、マンマシンＰＣ２が異常となるまでマンマシンＰＣ２が出力系となる。
【００３３】
（５１）図１０の（Ａ）〜（Ｃ）及び図１１の（Ａ）〜（Ｂ）の動作を全マンマシンＰＣが行うことで、動作中のマンマシンＰＣの内、１台のマンマシンＰＣからの制御情報出力を継続することができる。異常となっているマンマシンＰＣ復旧時は、動作中の他マンマシンＰＣから復旧に必要な情報をタイミング情報と合わせて受信することで、ダイヤ情報や状態情報などの情報一致化を行うことも可能である。
【００３４】
上述した実施例により、以下の効果を発生させることが可能となる。
（１）マンマシンＩＦプログラムと制御処理プログラムを同一ＣＰＵ（マンマシンＰＣ）で実現することで、開発リソースの共有化によるコスト低減、品質向上を可能とする。
（２）従来構成のように、制御用ＣＰＵを利用したシステムではなく、世の中の主流の汎用ＰＣ（高性能、高信頼、低価格）でシステムを構成することで、長期間互換性のある代替品を調達でき、部品改廃時の対応負荷軽減を可能とする。
（３）性能ネックである制御用ＣＰＵ（マイコン）を排除し、最新の汎用ＰＣの性能を十分に発揮することを可能とする。
（４）従来構成のような多段構成ではなく、制御システムの構成をマンマシンＰＣと駅装置の１段構成としたため、システムを簡略化でき、システム信頼性を向上できる。
（５）従来のように制御用ＣＰＵ１台ではなく、複数代のマンマシンＰＣに処理制御プログラムを実装しているため、１台のマンマシンＰＣに故障が発生しても、他のマンマシンＰＣにより制御処理のバックアップが可能となり、システムの信頼性が向上する。
（６）制御用ＣＰＵ上で実行していた制御処理プログラムを複数台のマンマシンＰＣ上でマンマシンＰＣ間の時間差制御により実行するため、１つのマンマシンＰＣに異常が生じて出力が無い場合にも、迅速に他のマンマシンＰＣから出力を行うことができる。
【符号の説明】
【００３５】
１  マンマシンＰＣ（汎用パソコン）
２  制御用ＣＰＵ（マイコン）
【図１】
2014080141.tif 000003
【図２】
2014080141.tif 000004
【図３】
2014080141.tif 000005
【図４】
2014080141.tif 000006
【図５】
2014080141.tif 000007
【図６】
2014080141.tif 000008
【図７】
2014080141.tif 000009
【図８】
2014080141.tif 000010
【図９】
2014080141.tif 000011
【図１０】
2014080141.tif 000012
【図１１】
2014080141.tif 000013