(57)【要約】【課題】中央制御機構や通信用インフラを用いないピア認識ワイヤレスネットワークにおいて、電力消費を抑制しつつデバイスのディスカバリーを可能とするデータ送信機およびデータ生成方法を提供する。【解決手段】デジタルビット列を複素シンボルの列にマッピングするシンボルマッパーと、シリアル−パラレル変換部と、ユーザ信号を各帯域に割り当てるサブキャリアマッピング部と、ＮポイントＩＦＦＴ部と、パラレル−シリアル変換部と、ＲＦ用デジタル−アナログコンバータと、を有するリソースブロック生成部によりリソースブロックを生成するとともに、ＺＣシーケンスを行うＺＣシーケンス部と、第２ＮポイントＩＦＦＴ部と、第２パラレル−シリアル変換部と、２ＲＦ用デジタル−アナログコンバータと、を有するプレアンブル生成部によりプレアンブルを生成する。【選択図】図６
2014127897.tif 000002
【特許請求の範囲】
【請求項１】
リソースブロックおよび前記リソースブロックに連続するプレアンブルを含むディスカバリーシグナルにより周辺機器のディスカバリーを行う、ピア認識ネットワークに用いられるデータ送信機であって、
デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッパーと、
シリアルデータをパラレルデータに変換するシリアル−パラレル変換部と、
ユーザ信号を各帯域に割り当てるサブキャリアマッピング部と、
ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ部と、
パラレルデータをシリアルデータに変換するパラレル−シリアル変換部と、
デジタル信号をアナログ信号に変換するＲＦ用デジタル−アナログコンバータと、
を有するリソースブロック生成部を備え、前記リソースブロック生成部により前記リソースブロックを生成するとともに、
ＺＣシーケンスを行うＺＣシーケンス部と、
ＮポイントのＩＦＦＴを行う第２ＮポイントＩＦＦＴ部と、
パラレルデータをシリアルデータに変換する第２パラレル−シリアル変換部と、
デジタル信号をアナログ信号に変換する第２ＲＦ用デジタル−アナログコンバータと、
を有するプレアンブル生成部を備え、前記プレアンブル生成部により前記プレアンブルを生成する、
ことを特徴とするデータ送信機。
【請求項２】
前記プレアンブルは、複数の繰り返し構造により構成されている請求項１記載のデータ送信機。
【請求項３】
リソースブロックおよび前記リソースブロックに連続するプレアンブルを含むディスカバリーシグナルにより周辺機器のディスカバリーを行う、ピア認識ネットワークに用いられるデータ送信方法であって、
デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッピング工程と、
シリアルデータをパラレルデータに変換するシリアル−パラレル変換工程と、
ユーザ信号を各帯域に割り当てるサブキャリアマッピング工程と、
ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ工程と、
パラレルデータをシリアルデータに変換するパラレル−シリアル変換工程と、
デジタル信号をアナログ信号に変換するＲＦ用デジタル−アナログ変換工程と、
により前記リソースブロックを生成するとともに、
ＺＣシーケンスを行うＺＣシーケンス工程と、
ＮポイントのＩＦＦＴを行う第２ＮポイントＩＦＦＴ工程と、
パラレルデータをシリアルデータに変換する第２パラレル−シリアル変換工程と、
デジタル信号をアナログ信号に変換する第２ＲＦ用デジタル−アナログ変換工程と、
により前記プレアンブルを生成する、
ことを特徴とするデータ送信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピア認識ネットワークにおいて用いられるデータ送信機およびデータ送信方法に関するものである。
【背景技術】
【０００２】
従来のネットワーク、例えばＩＥＥＥ８０２．４に準拠するＺｉｇ−Ｂｅｅや、ＩＥＥＥ８０２．１１に準拠するＷｉ−Ｆｉ、ＩＥＥＥ８０２．１６に準拠するＷｉ−Ｍａｘ、移動体通信ネットワーク、Ｂｌｕｅｔｏｏｔｈ（登録商標）等においては、各デバイス間のディスカバリーを補助する中央制御機構が存在している。
【０００３】
こうした従来のピアツーピア型やＤ２Ｄ型のネットワークにおけるディスカバリー動作は、以下のようにして行われている。
【０００４】
例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）では、マスターノードが所定の範囲内にある、ピコネットへの参加を希望しているデバイスを検出する（特許文献１参照）。
【０００５】
また、Ｗｉ−Ｆｉ  Ｄｉｒｅｃｔでは、Ｗｉ−Ｆｉ  Ｄｉｒｅｃｔに準拠する各デバイスは、Ｗｉ−Ｆｉ  Ｐｒｏｔｅｃｔｅｄ  Ｓｅｔｕｐを用いたソフトウェアＡＰを備えている。こうした準拠デバイスがＷｉ−Ｆｉ  Ｄｉｒｅｃｔのホストの通信圏内に入った場合、すでに存在しているアドホックプロトコルを用いてホストに接続することで、デバイス間の通信が可能となる（特許文献２参照）。
【０００６】
また、ＬＴＥ−Ａｄｖａｎｃｅｄでは、セッションのセットアップ後、ベースステーション（ｅＮＢ）はＤ２Ｄトラフィックをモニターするとともに、Ｄ２Ｄコミュニケーションのスループットが、従来の移動体通信のスループットよりも高いか否かをチェックする。そして、Ｄ２Ｄコミュニケーションのスループットの方が高い場合には、Ｄ２Ｄコミュニケーションが利用可能となる。また、このＤ２Ｄコミュニケーションに対しては、一般的なＳＩＰ（Ｓｅｓｓｉｏｎ  Ｉｎｉｔｉａｔｉｏｎ  Ｐｒｏｔｏｃｏｌ）ではなく、Ｄ２Ｄ  ＳＩＰを用いることが提唱されている（特許文献３参照）。
【０００７】
このように、従来のネットワークのデバイスのディスカバリーは、ベースステーション、アクセスポイントまたはマスターノードによる制御と仲介、すなわちコミュニケーション用のインフラを必要とするものであった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第２００６０２７６１３３号明細書
【特許文献２】米国特許第２０１１０１４９８０６号明細書
【特許文献３】米国特許第２０１００００９６７５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、ディスカバリーのイニシエーション、仲介および監視に用いられる中央制御機構の無いピア認識コミュニケーションネットワーク等、通信用インフラの無いネットワーク環境においては、上述したいずれのディスカバリー方法も用いることはできない。
【００１０】
また、通信用インフラの無いネットワーク環境においてデバイスのディスカバリーを行う際には、ディスカバリー動作を省電力で行うことができればなお好ましい。
【００１１】
そこで、本発明は、上述した問題点に鑑みて案出されたものであり、中央制御機構や通信用インフラを用いないピア認識ワイヤレスネットワークにおいて、電力消費を抑制しつつデバイスのディスカバリーを可能とするデータ送信機およびデータ送信方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者は、上述した課題を解決するために、中央制御機構や通信用インフラを用いないピア認識ワイヤレスネットワークにおいてデバイスのディスカバリーを可能とするデータ送信機およびデータ送信方法を発明した。
【００１３】
本発明に係るデータ送信機は、リソースブロックおよび前記リソースブロックに連続するプレアンブルを含むディスカバリーシグナルにより周辺機器のディスカバリーを行う、ピア認識ネットワークに用いられるデータ送信機であって、デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッパーと、シリアルデータをパラレルデータに変換するシリアル−パラレル変換部と、ユーザ信号を各帯域に割り当てるサブキャリアマッピング部と、ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ部と、パラレルデータをシリアルデータに変換するパラレル−シリアル変換部と、デジタル信号をアナログ信号に変換するＲＦ用デジタル−アナログコンバータと、を有するリソースブロック生成部を備え、前記リソースブロック生成部により前記リソースブロックを生成するとともに、ＺＣシーケンスを行うＺＣシーケンス部と、ＮポイントのＩＦＦＴを行う第２ＮポイントＩＦＦＴ部と、パラレルデータをシリアルデータに変換する第２パラレル−シリアル変換部と、デジタル信号をアナログ信号に変換する第２ＲＦ用デジタル−アナログコンバータと、を有するプレアンブル生成部を備え、前記プレアンブル生成部により前記プレアンブルを生成する、ことを特徴とする。
【００１４】
また、本発明に係るデータ送信方法は、リソースブロックおよび前記リソースブロックに連続するプレアンブルを含むディスカバリーシグナルにより周辺機器のディスカバリーを行う、ピア認識ネットワークに用いられるデータ送信方法であって、デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッピング工程と、シリアルデータをパラレルデータに変換するシリアル−パラレル変換工程と、ユーザ信号を各帯域に割り当てるサブキャリアマッピング工程と、ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ工程と、パラレルデータをシリアルデータに変換するパラレル−シリアル変換工程と、デジタル信号をアナログ信号に変換するＲＦ用デジタル−アナログ変換工程と、により前記リソースブロックを生成するとともに、ＺＣシーケンスを行うＺＣシーケンス工程と、ＮポイントのＩＦＦＴを行う第２ＮポイントＩＦＦＴ工程と、パラレルデータをシリアルデータに変換する第２パラレル−シリアル変換工程と、デジタル信号をアナログ信号に変換する第２ＲＦ用デジタル−アナログ変換工程と、により前記プレアンブルを生成する、ことを特徴とする。
【発明の効果】
【００１５】
上述した構成からなる本発明によれば、中央制御機構や通信用インフラを用いないピア認識ワイヤレスネットワークにおいて、電力消費を抑制しつつデバイスのディスカバリーを行うことが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態において用いられるディスカバリーシグナルを示す模式図である。
【図２】従来用いられているＳＣ−ＦＤＭＡの回路図である。
【図３】本実施形態においてディスカバリーに用いるリソースブロックを生成するためのｍｏｄｉｆｉｅｄ  ＳＣ−ＦＤＭＡの物理層であるリソースブロック生成部を示す回路図である。
【図４】本実施形態に係るリソースブロック（ＲＢ）を示す模式図である。
【図５】選択されたＺＣシーケンスの自己相関性を説明するグラフである。
【図６】本実施形態においてＺＣシーケンスを用いてプレアンブルを生成するプレアンブル生成部を示す回路図である。
【図７】４つのＺＣシーケンスの相関を示すグラフである。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態としてのデータ送信機について詳細に説明する。
【００１８】
本実施形態に係るデータ送信機は、ピア認識ネットワークにおいて、非同期式のデバイスのディスカバリーを可能とする、ＩＥＥＥ８０２．１５．８の基準に準拠するものである。
【００１９】
ピア認識ネットワークは、通信に用いるための特定のインフラの無い、分散型ネットワークを想定したネットワークであり、こうしたネットワークにおいては従来のディスカバリー用のアルゴリズムを用いることができない。
【００２０】
そこで本実施形態に係るデータ送信機では、ピア認識ネットワークに用いることのできるディスカバリーシグナルの生成を可能としている。
【００２１】
図１は、本実施形態において用いられるディスカバリーシグナルを示す模式図である。ディスカバリーシグナルＤＳは、プリアンブルＰと、Ｎjs周波数スロット（垂直サブキャリア）およびＮtsタイムスロットを有するＭｏｄｉｆｉｅｄ  ＳＣ−ＦＤＭＡシグナルを用いて生成されるリソースブロックＲＳと、により構成されている。
【００２２】
ピア認識コミュニケーションネットワークは、中央制御機構を必要とせず、ピア間のイニシャルディスカバリーシグナルの送受信は非同期的に行われる。そのため、プリアンブルシーケンスは、スタートアップ時の時間とフレームの同期の確立の際、または再同期が要求される際に必要となる。そして、同期の確立後、受信機は、ディスカバリーシグナル中のスキャンすべきリソースブロックの位置を認識した状態となる。
【００２３】
図２は、従来用いられているＳＣ−ＦＤＭＡの回路図である。本実施形態において、コミュニケーションに用いられるコア物理層は、図２に示すＳＣ−ＦＤＭＡ部に変更を加えたものである。
【００２４】
ＳＣ−ＦＤＭＡ部１は、デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッパー１１と、シリアルデータをパラレルデータに変換するシリアル−パラレル変換部（Ｓ／Ｐ）１２、ＭポイントのＦＦＴを行うＭポイントＦＦＴ部１３、ユーザ信号を各帯域に割り当てるサブキャリアマッピング部１４、ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ部１５、パラレルデータをシリアルデータに変換するパラレル−シリアル変換部（Ｐ／Ｓ）１６およびデジタルデータをアナログデータに変換するＲＦ（無線周波数）用デジタル−アナログコンバータ（ＤＡＣ）１７を備えて構成されている。
【００２５】
従来、ディスカバリーはエネルギー集約型のプロセスであるが、パワー消費を最小限のものとするため、本実施形態におけるディスカバリー時には、この物理層に若干の変更を加えた回路が用いられる。
【００２６】
具体的には、本実施形態においては、ＭポイントＦＦＴが省略されるとともに、ユーザ毎にＮポイントＩＦＦＴの１つのサブキャリアのみが用いられている。これにより、パワー消費を最小にするとともに、ピーク電力対平均送信電力比（ＰＡＰＲ）も最小化することができる。
【００２７】
図３は、本実施形態においてディスカバリーに用いるリソースブロックを生成するためのｍｏｄｉｆｉｅｄ  ＳＣ−ＦＤＭＡの物理層であるリソースブロック生成部２を示す回路図である。図３に示すリソースブロック生成部２は、デジタルビット列をベースバンド変調された複素シンボルの列にマッピングするシンボルマッパー２１と、シリアルデータをパラレルデータに変換するシリアル−パラレル変換部（Ｓ／Ｐ）２２、ユーザ信号を各帯域に割り当てるサブキャリアマッピング部２３、ＮポイントのＩＦＦＴを行うＮポイントＩＦＦＴ部２４、パラレルデータをシリアルデータに変換するパラレル−シリアル変換部（Ｐ／Ｓ）２５、およびデジタル信号をアナログ信号に変換するＲＦ（無線周波数）用デジタル−アナログコンバータ（ＤＡＣ）２６を備えて構成されている。
【００２８】
ＯＦＤＭＡのように、周波数領域に対して各ユーザは垂直となっている。したがって、ディスカバリーを行う場合、サブキャリアマッピングによりユーザに割り当てられたｎ番目のシンボルが、ｋ番目のサブキャリア（周波数スロット）を介して伝送される。このとき、この割り当ては、以下の式に従って行われる。
【００２９】
【数１】
2014127897.tif 000003
【００３０】
図４は、本実施形態に係るリソースブロック（ＲＢ）を示す模式図である。本実施形態に係るリソースブロックでは、２４のシンボルが１組になったものがタイムスロット毎に送信される。こうしたフレームには、割り当てられたピアに関する情報（ピアＩＤ、サービスのタイプ等）が含まれている。
【００３１】
周波数スロットの数ＮfsはＩＦＦＴのサイズに基づき設定されるとともに、タイムスロットＮtsの数は、この例では２０と設定される。
【００３２】
そして、例えばＮfsを６４とした場合、リソースブロックＲＢは
Ｎfs×Ｎts＝６４×２０＝１２８０
のデバイスのディスカバリーをサポートすることができる。ただし、このデバイスの数には保守値が存在する。
【００３３】
ＩＦＦＴサイズが１０２４であり、同数のタイムスロット（および同じデューティサイクル）を用いる場合、サポートされるデバイス数は１０２４×２０＝２０，４８０となる。
【００３４】
ピア認識ネットワークはローカルデプロイメントを想定していることを考慮すると、この数は対象となるピア認識アプリケーションをサポートするのに十分なものであり、将来の設計変更への余地を残すものである。
【００３５】
［アルゴリズム］
デバイスは、受信（Ｒｘ）、送信（Ｔｘ）、およびアイドル（Ｓｌｅｅｐ）の３つの状態を取りうる。また、デバイスはクリアチャンネルアセスメント（ＣＣＡ）を行う。
【００３６】
［周波数バンド］
５．７ＧＨｚバンドのチャンネライゼーション：
この周波数バンドの範囲は５．７２５ＧＨｚから５．８７５ＧＨｚであり、１０ＭＨｚ間隔で１４のチャンネルに分割される。規制に従い、入力側アンテナにおける最大送信出力は１Ｗになっている。各チャンネルの中央周波数は以下の式で表される。
ｆｃ＝５７３５ＭＨｚ＋１０ｎ（ｎ＝０，１，…，１３）
【００３７】
［ディスカバリーレンジ］
ピアのディスカバリーを行いうる距離のレンジの概算は、リンクバジェットにおけるパスロスを用いて、以下の式から得ることができる。
Ｌ＝Ｐt＋Ｇt＋Ｇr−Ｆm−Ｉl−Ｓr
ここで、Ｌはパスロス、Ｐtはアンテナ入力側における送信出力、Ｇtは送信アンテナのゲイン、Ｇrは入力アンテナのゲイン、Ｆmはフェージングマージン、Ｉlは固定劣化、そしてＳrは受信機の感度を示す。ここで、受信機の感度Ｓrは以下の式から得ることができる。
【００３８】
【数２】
2014127897.tif 000004
【００３９】
式２において、ｋはボルツマン定数、Ｔ0は絶対的ノイズ温度、ＮＦは受信機側のノイズ値、Ｅb／Ｎ0はターゲットビットレートの最小値、Ｒはビットレートを示す。通常２０℃におけるノイズ温度が想定され、ｋＴ0＝−１７４ｄＢｍまたは−２０４ｄＢとなる。
【００４０】
パスロスの値の判明後、伝送距離の概算を、野外、屋内またはフリースペース等の通信環境に応じたパスロス法に基づき得ることができる。
【００４１】
本実施形態においては、以下のパラメータを想定している。
２．４ＧＨｚバンド。
入力側アンテナにおける最大送信出力：Ｐt＝２５０ｍＷ
アンテナゲインの仮定値Ｇt＝Ｇr＝０ｄＢｉ
フェードマージン：Ｆm＝６ｄＢ
受信側の固定劣化：Ｉl＝３ｄＢ
受信側のノイズ値：ＮＦ＝６ｄＢ
Ｍｏｄｉｆｉｅｄ  ＳＣ−ＦＤＭＡシステムにおけるスルーシミュレーション：Ｅb／Ｎo＝８ｄＢ（ビットエラーレート＝１０-3）
データレート：Ｒ＝１Ｍｂｐｓ、２５０ｋｂｐｓ
ＩＴＵの野外パスロスモデルにおいてアンテナ高ｈb＝ｈm＝１．５ｍを用いる場合の距離：ｄ1o＝９００ｍ（１Ｍｂｐｓ）、ｄ2o＝１２００ｍ（２５０ｋｂｐｓ）
屋内パスロスモデルにおいてｎ＝３．２７、２ブロック壁を用いる場合の距離：ｄ1i＝６０ｍ（１Ｍｂｐｓ）、ｄ2i＝８０ｍ（２５０ｋｂｐｓ）
【００４２】
このように、ピア認識ネットワークにおけるディスカバリーは、少なくとも１ｋｍ程度の距離まで可能である。
【００４３】
［プリアンブル］
プリアンブルシグナルはＺＣ（Ｚａｄｏｆｆ−Ｃｈｕ）シーケンスを用いて生成される。ＺＣシーケンスは、理想的かつ周期的な自己相関関数を用いた多層的な構成であって、ＣＡＺＡＣ（ｃｏｎｓｔａｎｔ−ａｍｐｌｉｔｕｄｅ  ｚｅｒｏ−ｃｏｒｒｅｌａｔｉｏｎ）シーケンスの１つである。
【００４４】
ＺＣシーケンスは以下の式で定義される。
【００４５】
【数３】
2014127897.tif 000005
【００４６】
ここで、ＷN＝ｅｘｐ（−ｊ２πｒ／Ｎ）は原始ｎ乗根であり、ｒとＮとは互いに素となっている。シーケンスインデックスｋ＝０，１，…，Ｎ−１およびｑは任意の整数である。
【００４７】
ＺＣシーケンスは重要な性質を備えている。ＺＣシーケンスは一定振幅を有し、ＮポイントＦＦＴにおいても同様に一定振幅となる。この性質により、ピーク対平均電力比（ＰＡＰＲ）が制限されるとともに、フェーズを生成し記憶しておくだけでよいため、容易に導入することができる。
【００４８】
また、ＺＣシーケンスは理想的な巡回的自己相関、すなわち、シフトしたバージョンとの相関がデルタ関数となる自己相関性を有している。
【００４９】
そして、例えばディスカバリーは、６４ポイントのＩＦＦＴを行い、シーケンスの長さＮ＝６３であり、互いに素であるｒ＝６２、ｑ＝０として行われる。
【００５０】
図５は、選択されたＺＣシーケンスの自己相関性を説明するグラフである。図５のグラフには、高いピークの部分と、低い相互相関値の部分とが表れている。図６は、本実施形態においてＺＣシーケンスを用いてプレアンブルを生成するプレアンブル生成部を示す回路図である。
【００５１】
図６に示すように、プレアンブル生成部３は、ＺＣシーケンスを行うＺＣシーケンス部３１と、ＮポイントのＩＦＦＴを行う第２ＮポイントＩＦＦＴ部３２と、パラレルデータをシリアルデータに変換する第２パラレル−シリアル変換部３３と、デジタル信号をアナログ信号に変換する第２ＲＦ用デジタル−アナログコンバータ３４を備えて構成されている。
【００５２】
なお、第２ＮポイントＦＦＴ部３２、第２パラレル−シリアル変換部３３および第２ＲＦ用デジタル−アナログコンバータ３４は、上述したリソースブロック生成部のＮポイントＦＦＴ部２４、第２パラレル−シリアル変換部２５および第２ＲＦ用デジタル−アナログコンバータ２６とそれぞれ共通の構成であってもよく、別の構成として設けてもよい。
【００５３】
ＺＣシーケンスは、マッピング可能な６４のサブキャリアのうち６２のサブキャリアに対してマッピングされる。最初のサブキャリアとＤＣサブキャリアにはマッピングは行われない。また、図６に示すように、ＺＣシーケンスの３２番目のエレメントに対してもマッピングは行われない。このようなシーケンスは、ＩＦＦＴの後、タイムドメインに送信される。
【００５４】
図７は、４つのＺＣシーケンスの相関を示すグラフである。図７に示すよう、プリアンブルは、アベレージングを行えるように複数の（本実施形態においては４つの）繰り返し構造により構成されている。そして、タイムドメインにおいて、非同期式のマッチドフィルタリングに基づく相関検出が行われる。
【００５５】
こうして生成されるプリアンブルは、粗周波数同期と同様に、シンボルやフレームの同期に用いられる。
【００５６】
本発明に係るデータ送信機およびデータ送信方法によると、央制御機構や通信用インフラを用いないピア認識ワイヤレスネットワークにおいてデバイスのディスカバリーを可能とするとともに、当該ディスカバリーを省電力で行うことができる。
【符号の説明】
【００５７】
１  ＳＣ−ＦＤＭＡ部
２  リソースブロック生成部
３  プレアンブル生成部
２１  シンボルマッパー
２２  シリアル−パラレル変換部
２３  サブキャリアマッピング部
２４  ＮポイントＩＦＦＴ部
２５  パラレル−シリアル変換部
２６  ＲＦ用デジタル−アナログコンバータ
３１  ＺＣシーケンス部
３２  第２ＮポイントＩＦＦＴ部
３３  第２パラレル−シリアル変換部
３４  第２ＲＦ用デジタル−アナログコンバータ
Ｐ  プリアンブル
ＲＢ  リソースブロック
【図１】
2014127897.tif 000006
【図２】
2014127897.tif 000007
【図３】
2014127897.tif 000008
【図４】
2014127897.tif 000009
【図５】
2014127897.tif 000010
【図６】
2014127897.tif 000011
【図７】
2014127897.tif 000012