(57)【要約】      （修正有）【課題】回路規模を小さく保ったままＡ／Ｄコンバータの機能監視を精度良く行う。【解決手段】Ａ／Ｄコンバータ１１０は、アナログ信号をデジタル信号に変換する。チャージポンプ回路１２０は、基準電圧を基に所定電圧レベル毎に段階的に昇圧した比較電圧を生成して出力する。コンパレータ１４０は、Ａ／Ｄコンバータ１１０の出力するサンプリング電圧とチャージポンプ回路１２０の出力する比較電圧を比較した比較信号を出力する。カウンタ１３０は、チャージポンプ回路１２０による昇圧回数をカウント値として保持し、比較信号に基づき、比較電圧がサンプリング電圧よりも電圧値が大きい場合にカウント値に基づく比較デジタル信号を出力する。演算判定回路１５０は、比較デジタル信号と、Ａ／Ｄコンバータ１１０の出力するデジタル信号と、を比較することによりＡ／Ｄコンバータ１１０の検査を行う。【選択図】図１
2014087007.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、
基準電圧を基に所定電圧レベル毎に段階的に昇圧した比較電圧を生成して出力するチャージポンプ回路と、
前記Ａ／Ｄコンバータの出力するサンプリング電圧と前記チャージポンプ回路の出力する前記比較電圧を比較した比較信号を出力するコンパレータと、
前記チャージポンプ回路による昇圧回数をカウント値として保持し、前記比較信号に基づき、前記比較電圧が前記サンプリング電圧よりも電圧値が大きい場合に前記カウント値に基づく比較デジタル信号を出力するカウンタと、
前記比較デジタル信号と、前記Ａ／Ｄコンバータの出力するデジタル信号と、を比較することにより前記Ａ／Ｄコンバータの動作検証を行う動作検証部と、
を有する半導体装置。
【請求項２】
前記チャージポンプ回路は、
所定の単位レベルに相当する容量値をチャージする第１コンデンサと、
前記第１コンデンサのチャージする電荷がシフトされる第２コンデンサと、を備え、
前記基準電圧を基に第１タイミングで前記第１コンデンサをチャージし、
前記第１タイミングの終了後の第２タイミングに前記第１コンデンサのチャージする電荷を前記第２コンデンサにシフトし、
前記第２コンデンサがチャージした電荷に対応する前記比較電圧を生成し、前記比較電圧が前記サンプリング電圧よりも電圧値が大きくなるまで前記第１タイミングの処理と前記第２タイミングの処理を繰り返す、請求項１に記載の半導体装置。
【請求項３】
前記基準電圧は、ハイ側基準電圧及びロウ側基準電圧から構成され、
前記チャージポンプ回路は、
第１〜第４制御スイッチを有し、
前記第１制御スイッチは、前記ハイ側基準電圧と、前記第１及び前記第２コンデンサの他端と、を接続し、
前記第２制御スイッチは、前記第１コンデンサの一端と、前記ハイ側基準電圧または前記ロウ側基準電圧と、を接続し、
前記第３制御スイッチは、前記第２コンデンサの一端と他端を接続し、
前記第４制御スイッチは、前記ロウ側基準電圧と前記第２コンデンサの一端を接続し、
前記第２コンデンサの他端は前記コンパレータと接続し、
前記第１コンデンサの他端と前記第２コンデンサの他端が接続し、
前記第１タイミングにおいて、前記第１制御スイッチは閉状態となり、前記第２制御スイッチは前記ロウ側基準電圧と前記第１コンデンサの一端を接続し、前記第３制御スイッチは開状態となり、前記第４制御スイッチは開状態となり、
前記第２タイミングにおいて、前記第１制御スイッチは開状態となり、前記第２制御スイッチは前記ハイ側基準電圧と前記第１コンデンサの一端を接続し、前記第３制御スイッチは開状態となり、前記第４制御スイッチは閉状態となる、請求項２に記載の半導体装置。
【請求項４】
前記第１コンデンサの容量値は、前記ハイ側基準電圧から前記ロウ側基準電圧までの電圧レンジを前記Ａ／Ｄコンバータの分解能で除算して算出した値に応じて定まる、請求項３に記載の半導体装置。
【請求項５】
前記第１コンデンサの容量値は、２のべき乗数である、請求項４に記載の半導体装置。
【請求項６】
前記チャージポンプ回路は、
所定の第１単位レベルに相当する容量値をチャージする第１コンデンサと、
前記第１単位レベルよりも大きい第２単位レベルに相当する容量値をチャージする第３コンデンサと、
前記第３コンデンサのチャージする電荷を自身がチャージする電荷に加算する第２コンデンサと、を備え、
前記基準電圧を基に第１タイミングで前記第１コンデンサをチャージし、
前記第１タイミングの終了後の第２タイミングに前記第１コンデンサのチャージする電荷を前記第２コンデンサに電荷へシフトし、
前記第２コンデンサがフルチャージされるまで前記第１タイミングの処理と前記第２タイミングの処理を繰り返し、
前記第２コンデンサがフルチャージされたタイミングである第３タイミングに前記第３コンデンサのチャージする電荷を前記第２コンデンサにシフトし、
前記第２コンデンサがチャージした電荷に対応する前記比較電圧を生成し、前記比較電圧が前記サンプリング電圧よりも電圧値が大きくなるまで前記第１タイミングから前記第３タイミングの処理を繰り返す、請求項１に記載の半導体装置。
【請求項７】
前記基準電圧は、ハイ側基準電圧及びロウ側基準電圧から構成され、
前記チャージポンプ回路は、
第１〜第６制御スイッチを有し、
前記第１制御スイッチは、前記ハイ側基準電圧と、前記第１〜前記第３コンデンサの他端と、を接続し、
前記第２制御スイッチは、前記第１コンデンサの一端と、前記ハイ側基準電圧または前記ロウ側基準電圧と、を接続し、
前記第３制御スイッチは、前記第２コンデンサの一端と他端を接続し、
前記第４制御スイッチは、前記ロウ側基準電圧と前記第２コンデンサの一端を接続し、
前記第５制御スイッチは、前記第３コンデンサの一端と、前記ハイ側基準電圧または前記ロウ側基準電圧と、を接続し、
前記第６制御スイッチは、前記第３コンデンサの一端と他端を接続し、
前記第２コンデンサの他端は前記コンパレータと接続し、
前記第１〜前記第３コンデンサの他端がそれぞれ接続し、
前記第１タイミングにおいて、前記第１制御スイッチは閉状態となり、前記第２制御スイッチは前記ロウ側基準電圧と前記第１コンデンサの一端を接続し、前記第３制御スイッチは開状態となり、前記第４制御スイッチは開状態となり、前記第５制御スイッチは開状態となり、前記第６制御スイッチは開状態となり、
前記第２タイミングにおいて、前記第１制御スイッチは開状態となり、前記第２制御スイッチは前記ハイ側基準電圧と前記第１コンデンサの一端を接続し、前記第３制御スイッチは閉状態となり、前記第４制御スイッチは開状態となり、前記第５制御スイッチは前記ロウ側基準電圧と前記第３制御スイッチの一端を接続し、前記第６制御スイッチは開状態となり、
前記第３タイミングにおいて、前記第１制御スイッチは開状態となり、前記第２制御スイッチは開状態となり、前記第３制御スイッチは開状態となり、前記第４制御スイッチは閉状態となり、前記第５制御スイッチは前記ハイ側基準電圧と前記第３コンデンサの一端を接続し、前記第６制御スイッチは開状態となる、請求項６に記載の半導体装置。
【請求項８】
請求項１〜請求項７のいずれか１項に記載の半導体装置を備えた車載制御システム。
【請求項９】
アナログ信号をデジタル信号に変換するＡ／Ｄコンバータの動作検証を行う方法であって、
基準電圧を基に所定電圧レベル毎に段階的に昇圧した比較電圧を生成して出力し、
前記Ａ／Ｄコンバータの出力するサンプリング電圧と前記比較電圧を比較した比較信号を出力し、
前記比較電圧の生成のための昇圧回数をカウント値として保持し、前記比較信号に基づき、前記比較電圧が前記サンプリング電圧よりも電圧値が大きい場合に前記カウント値に基づく比較デジタル信号を出力し、
前記比較デジタル信号と、前記Ａ／Ｄコンバータの出力するデジタル信号と、を比較することにより前記Ａ／Ｄコンバータの検査を行う、Ａ／Ｄコンバータの動作検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、Ａ／Ｄコンバータの動作検証方法に関する。
【背景技術】
【０００２】
Ａ／Ｄ（Analog/Digital）コンバータの適用領域の一つとして、車載向けマイコンが挙げられる。車載向けマイコンに搭載されるＡ／Ｄコンバータの適用分野は多岐にわたる。たとえばＡ／Ｄコンバータは、電気自動車に搭載される蓄電装置の過充電や過放電の防止のための監視を行う用途に関して使用される。またＡ／Ｄコンバータは、車載カメラの画像データの格納時の信号変換に用いられる。Ａ／Ｄコンバータは、各種センサーから入力されたアナログ信号をデジタル信号に変換する用途でも用いられる。すなわち、Ａ／Ｄコンバータは車載システム内において幅広く利用されている。ここで車載マイコンは、人命にかかわる装置であるため、高い安全性が要求されている。
【０００３】
車載マイコンの高い安全性を実現するため、車載マイコンに搭載されたＡ／Ｄコンバータの変換動作の正確性を保証する必要がある。以下、Ａ／Ｄコンバータの動作保証に関する技術を説明する。
【０００４】
特許文献１には、セルベースＩＣに複数のＡ／Ｄコンバータのメガマクロを搭載した場合の同時テストにおいて、複数のＡ／Ｄ変換器の変換結果が異なっていても、許容範囲内であれば正しく良品と判断できる半導体装置が開示されている。当該半導体装置では、第１のＡ／Ｄコンバータの出力値を基準として、第２のＡ／Ｄコンバータの出力値が最小桁の±１ビット差及びビット差なしの時にＡ／Ｄ変換処理に問題がなく、良品であると判断する。ここで第１のＡ／Ｄコンバータの構成と第２のＡ／Ｄコンバータの構成は同一である。
【０００５】
特許文献２には、Ａ／Ｄコンバータの外部にＡ／Ｄ変換動作の監視の為の回路（監視回路）を搭載することで、Ａ／Ｄコンバータの通常の作動期間中にも機能性の監視を可能とする技術が記載されている。当該監視回路（信号処理回路ＳＶ）は、Ａ／Ｄ変換の際に変換前のアナログ信号（ＵＡ）の電圧を内部コンデンサ（ＣＨ１）に充電し、その電荷の放電時間をもとにデジタルパルス列（Ａ／Ｄ変換後のデジタル値との比較に用いることに適した特性を持つ）を生成する。そして、中央ユニット（ＺＥ）においてそのデジタルパルス列とＡ／Ｄ変換結果であるデジタル信号を比較することにより、Ａ／Ｄコンバータの機能監視を行う。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０８−１２２４１３号公報
【特許文献２】特開平１０−９８３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の手法では、Ａ／Ｄ変換動作を保証することが可能であるが、検証対象となる第１のＡ／Ｄコンバータに加えて、第１のＡ／Ｄコンバータと同等の構成を持つ第２のＡ／Ｄコンバータが必要となる。そのため、回路規模の増大を招いてしまう。
【０００８】
特許文献２に記載の手法では、比較対象となるデジタルパルス列を正しく生成するために、コンデンサ（ＣＨ１）における電荷の放電開始から、コンデンサ（ＣＨ１）からコンパレータ（ＫＯＭＰ１）への入力電圧ＵＣＨがコンパレータ（ＫＯＭＰ１）の閾値電圧ＵＴよりも低くなる時間まで、の期間の放電波形に直線性が必要となる。しかしながら変換対象となるアナログ信号（ＵＡ）の電圧値が低い場合、すなわちアナログ信号（ＵＡ）の電圧値が０Ｖ付近である場合、上述の放電波形の直線性が悪化する。これによりＡ／Ｄコンバータの機能監視の精度が悪化してしまう。
【０００９】
このように、上述の技術では、回路規模を小さく保ったままＡ／Ｄコンバータの機能監視を精度良く行うことができないという問題があった。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、半導体装置は、Ａ／Ｄコンバータを備え、基準電圧を基に所定電圧レベル毎に段階的に昇圧した比較電圧を生成し、Ａ／Ｄコンバータの出力するサンプリング電圧と前記チャージポンプ回路の出力する前記比較電圧を比較し、前記比較電圧が前記サンプリング電圧よりも電圧値が大きくなった際の昇圧回数を基に比較用デジタル信号を生成し、当該比較用デジタル信号とＡ／Ｄコンバータの出力デジタル値を比較してＡ／Ｄコンバータの動作検証を行う。
【発明の効果】
【００１２】
前記一実施の形態によれば、回路規模を小さく保ったままＡ／Ｄコンバータの機能監視を精度良く行うことができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１にかかるマイクロコンピュータ１０（半導体装置）の構成を示すブロック図である。
【図２】実施の形態１にかかるＡ／Ｄ変換動作監視モード時のＡ／Ｄ変換部１００の動作を示すフローチャートである。
【図３Ａ】実施の形態１にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図３Ｂ】実施の形態１にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図３Ｃ】実施の形態１にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図４】実施の形態１にかかるマイクロコンピュータ１０の動作を示すタイミングチャートである。
【図５Ａ】実施の形態２にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図５Ｂ】実施の形態２にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図５Ｃ】実施の形態２にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図５Ｄ】実施の形態２にかかるチャージポンプ回路１２０の構成を示すブロック図である。
【図６】実施の形態１にかかるチャージポンプ回路１２０の動作、及び実施の形態２にかかるチャージポンプ回路１２０の動作を示す概念図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかるＡ／Ｄ変換部１００を有するマイクロコンピュータ１０（半導体装置）の構成を示すブロック図である。マイクロコンピュータ１０は、Ａ／Ｄ変換部１００、ＣＰＵ２００、出力ポート３００、アナログ入力端子４００、ＶＲＥＦ（−）端子５００、ＶＲＥＦ（＋）端子６００、及び動作クロック端子７００を有する。
【００１５】
マイクロコンピュータ１０は、例えば車載システム内で用いられるマイコンである。マイクロコンピュータ１０は、アナログ入力端子４００から入力されるアナログ信号４１０を内部でＡ／Ｄ（Analog/Digital）変換する。アナログ信号４１０は、例えば車載用バッテリーの出力電圧を示す信号、各種センサーから入力される信号、等が考えられる。そしてマイクロコンピュータ１０は、Ａ／Ｄ変換結果のデジタル信号を出力ポート３００を介して外部の任意の車載制御回路（図示せず）に出力する。このＡ／Ｄ変換結果のデジタル信号を用いることにより、車載用バッテリーの出力電圧低下を検知して車載モニターに表示させること、車載エアコンの温度調節行うこと、等ができる。
【００１６】
ＣＰＵ（Central Processing Unit）２００は、マイクロコンピュータ１０内の各種演算を行う演算ユニットである。ＣＰＵ２００は、例えばＡ／Ｄ変換部１００によるアナログ信号４１０のサンプリング動作を制御してＡ／Ｄ変換動作を開始させる。またＣＰＵ２００は、後述するＡ／Ｄ変換動作監視モードと通常使用モードの２つの動作モードの切り替え等を行う。
【００１７】
ＣＰＵ２００には動作クロック７１０が入力される。動作クロック７１０は、例えばマイクロコンピュータ１０の外部にある発振器（図示せず）で生成される。
【００１８】
Ａ／Ｄ変換部１００は、Ａ／Ｄコンバータ１１０、チャージポンプ回路１２０、カウンタ１３０、コンパレータ１４０、及び演算判定回路１５０を備える。
【００１９】
Ａ／Ｄコンバータ１１０には、アナログ入力端子４００からのアナログ信号４１０が入力され、ＶＲＥＦ（−）端子５００からのＶＲＥＦ（−）電圧５１０（ロウ側基準電圧）が基準電圧として供給され、かつＶＲＥＦ（＋）端子６００からのＶＲＥＦ（＋）電圧６１０（ハイ側基準電圧）が基準電圧として供給される。
【００２０】
Ａ／Ｄコンバータ１１０は、ＣＰＵ２００が出力するＣＰＵ制御信号２１０によって動作が制御され、Ａ／Ｄ変換結果となるデジタル信号（２進数のデジタル値）１１１を出力ポート３００および演算判定回路１５０に供給する。なおＡ／Ｄコンバータ１１０の分解能は任意であるが、以下の説明では４ビットの分解能を持つものとして説明する。またＡ／Ｄコンバータ１１０による変換手法（デルタシグマ、積分型等）は任意の手法を用いればよく、内部構成も任意の構成であってよい。なお、ＣＰＵ制御信号２１０とは、Ａ／Ｄ変換部１００への動作指示を行う信号の総称であり、実際には各制御スイッチ１２３〜１２６への開閉指示信号、カウンタ１３０へのカウントアップ信号等の複数の信号が含まれる。
【００２１】
Ａ／Ｄ変換結果であるデジタル信号（２進数のデジタル値）１１１は、出力ポート３００に供給されると共に演算判定回路１５０内のＡ／Ｄ変換結果レジスタ１５２に格納される。
【００２２】
アナログ信号４１０は、Ａ／Ｄコンバータ１１０によりサンプリングされる。Ａ／Ｄコンバータ１１０のサンプリング結果となるサンプルアンドホールド信号１１２は、コンパレータ１４０の第２入力端子に供給される。
【００２３】
チャージポンプ回路１２０は、昇圧用コンデンサ（第１コンデンサ）１２１、電荷シフト用コンデンサ（第２コンデンサ）１２２、制御スイッチ１２３（第１制御スイッチ）、制御スイッチ１２４（第２制御スイッチ）、制御スイッチ１２５（第３制御スイッチ）、及び制御スイッチ１２６（第４制御スイッチ）を有する。
【００２４】
制御スイッチ１２３〜１２６の開閉動作は、ＣＰＵ制御信号２１０により制御され、後述の動作クロック信号７１０の立ち上がりタイミングで開閉動作が行われる。詳細な開閉動作は図２等を参照して後述する。
【００２５】
ＶＲＥＦ（−）端子５００から供給されるＶＲＥＦ（−）電圧５１０は、制御スイッチ１２４を介して昇圧コンデンサ１２１の（−）極に接続する。またＶＲＥＦ（−）電圧５１０は、制御スイッチ１２６を介して電荷シフト用コンデンサ１２２の（−）極に接続する。ＶＲＥＦ（−）電圧５１０は、Ａ／Ｄコンバータ１１０にも供給される。
【００２６】
ＶＲＥＦ（＋）端子６００から供給されるＶＲＥＦ（＋）電圧６１０は、制御スイッチ１２４を介して昇圧コンデンサ１２１の（−）極に接続する。またＶＲＥＦ（＋）電圧６１０は、制御スイッチ１２６を介して電荷シフト用コンデンサ１２２の（−）極に接続する。ＶＲＥＦ（＋）電圧６１０は、Ａ／Ｄコンバータ１１０にも供給される。
【００２７】
電荷シフト用コンデンサ１２２の（＋）極と（−）極は、制御スイッチ１２５を介して接続されている。
【００２８】
カウンタ１３０は、ＣＰＵ制御信号２１０によって、そのカウント動作が制御される。カウンタ１３０は、動作クロック信号７１０に基づいて動作するチャージポンプ回路１２０の動作回数（昇圧回数のことであり、詳細は後述する。）をカウントしたカウント値を算出する。カウント値は、カウンタ出力信号１３１（２進数のデジタル値であり、比較デジタル信号とも記載する。）として演算判定回路１５０内のＡ／Ｄ変換動作監視用レジスタ１５１に格納される。
【００２９】
コンパレータ１４０は、チャージポンプ回路１２０の出力信号１２７（比較電圧）とサンプルアンドホールド信号１１２（サンプリング電圧）を比較する。コンパレータ１４０は、比較結果を示すカウントアップ停止信号１４１をカウンタ１３０に入力する。カウントアップ停止信号１４１は、サンプルアンドホールド信号１１２の電圧値が出力信号１２７よりも大きかった場合にハイレベルとなる。
【００３０】
演算判定回路１５０は、Ａ／Ｄ変換動作監視用レジスタ１５１およびＡ／Ｄ変換結果レジスタ１５２を有する。演算判定回路１５０は、後述するＡ／Ｄ変換動作監視モードの際に、Ａ／Ｄ変換動作監視用レジスタ１５１の保持する２進数のデジタル値と、Ａ／Ｄ変換結果レジスタ１５２と、を比較する。演算判定回路１５０は、当該比較結果を比較出力信号１５３としてＣＰＵ２００に入力する。当該比較結果は、Ａ／Ｄコンバータ１１０の動作の正常性を示す。すなわち演算判定回路１５０は、Ａ／Ｄコンバータ１１０の動作検証を行う動作検証部として動作する。なお、この比較処理は、必ずしも演算判定回路１５０が行う必要はなく、ＣＰＵ２００が行ってもよい（すなわち、ＣＰＵ２００がＡ／Ｄ変換動作監視用レジスタ１５１及びＡ／Ｄ変換結果レジスタ１５２から値を読み出し手比較を行うことによりＡ／Ｄコンバータ１１０の動作検証を行ってもよい（ＣＰＵ２００が動作検証部であってもよい））。
【００３１】
上述のようにＡ／Ｄ変換部１００は、Ａ／Ｄ変換動作監視モードと通常使用動作モードの２つの動作モードで動作する。Ａ／Ｄ変換動作監視モードとは、Ａ／Ｄコンバータ１１０の動作が正常であるか否かを監視するモードである。詳細には、Ａ／Ｄ変換動作監視モードは、Ａ／Ｄコンバータ１１０の出力するデジタル信号１１１（Ａ／Ｄ変換結果レジスタ１５１に格納されたデジタル値）と、比較用のデジタル値（Ａ／Ｄ変換動作監視用レジスタ１５１に格納されたデジタル値）と、を比較することによりＡ／Ｄコンバータ１１０の動作の正常性を検証するモードである。
【００３２】
たとえばマイクロコンピュータ１０に電源が投入されてから初めてＡ／Ｄ変換処理を行う場合、または一定回数のＡ／Ｄ変換処理を行った場合、等にＡ／Ｄ変換部１００の動作モードとしてＡ／Ｄ変換動作監視モードが選択される。後者については、たとえばＡ／Ｄ変換処理を１００回行った後に１回の割合でＡ／Ｄ変換動作監視モードが選択されればよい。すなわち通常使用モードで１００回のＡ／Ｄ変換処理を行った後にＡ／Ｄ変換動作監視モードで１回のＡ／Ｄ変換処理が行われる。
【００３３】
通常使用モードとは、一般的な車載システムにおいて通常動作を行うモードであり、上述のＡ／Ｄ変換動作監視モードにおいてＡ／Ｄ変換処理に問題がないと判定された場合に遷移する動作モードである。
【００３４】
はじめに通常使用モード時のＡ／Ｄ変換部１００の動作について説明する。Ａ／Ｄコンバータ１１０にはアナログ信号４１０が入力され、Ａ／Ｄ変換の基準電圧としてＶＲＥＦ（−）電圧５１０およびＶＲＥＦ（＋）電圧６１０が供給される。Ａ／Ｄコンバータ１１０は、ＣＰＵ２００からのＣＰＵ制御信号２１０に応じてＡ／Ｄ変換処理を開始する。Ａ／Ｄコンバータ１１０は、アナログ信号４１０をサンプリングし、Ａ／Ｄ変換結果となるデジタル信号（２進数のデジタル値）１１１を出力ポート３００に対して供給する。なお出力ポート３００は、たとえば車載システム内の任意の処理回路等と接続している。
【００３５】
続いてＡ／Ｄ変換動作監視モード時のＡ／Ｄ変換部１００の動作について説明する。以下の説明では、Ａ／Ｄコンバータ１１０は４ビットの分解能を有し、ＶＲＥＦ（＋）電圧６１０は１[Ｖ]、ＶＲＥＦ（−）電圧５１０は０[Ｖ]、検査対象となるアナログ信号４１０は０．９[Ｖ]であるものとする。また電荷シフト用コンデンサ１２２の容量値は１[Ｆ]、昇圧用コンデンサ１２１の容量値は１／１６[Ｆ]とする。なお上述の電圧値や容量値は、説明の便宜上の値であり、実際には上記の値に限られるものではない。
【００３６】
図２は、Ａ／Ｄ変換動作監視モード時のＡ／Ｄ変換部１００の動作を示すフローチャートである。以下、図２に示すフローチャートの各ステップについて詳細に説明する。
【００３７】
＜ステップ：Ｓ０１＞
ＣＰＵ２００は、Ａ／Ｄ変換の開始を指示するＣＰＵ制御信号２１０をＡ／Ｄ変換部１００に入力する。Ａ／Ｄコンバータ１１０には、Ａ／Ｄ変換の基準電圧としてＶＲＥＦ（−）電圧５１０およびＶＲＥＦ（＋）電圧６１０が供給される。Ａ／Ｄコンバータ１１０は、ＣＰＵ２００からのＣＰＵ制御信号２１０に応じてＡ／Ｄ変換処理を開始する。Ａ／Ｄコンバータ１１０は、アナログ信号４１０をサンプリングした信号をサンプルアンドホールド信号１１２としてコンパレータ１４０に出力する。
【００３８】
＜ステップ：Ｓ０２＞
Ａ／Ｄコンバータ１１０は、Ａ／Ｄ変換結果のデジタル信号１１１を出力ポート３００及び演算判定回路１５０に出力する。デジタル信号１１１の示すデジタル値は、演算判定回路１５０内のＡ／Ｄ変換結果レジスタ１５２に格納される。アナログ信号４１０等が上述した電圧値を持ち、Ａ／Ｄコンバータ１１０が理想的な４ビットの分解能を持つ場合、デジタル信号１１１は、２進数で１１１０（１０進数で表すと１５）となる。以下の説明では、Ａ／Ｄ変換結果レジスタ１５２に１１１０（１０進数で表すと１５）が格納されたものとする。
【００３９】
＜ステップ：Ｓ０３＞
ＣＰＵ２００は、カウンタ１３０に対してカウント値の初期化を指示するＣＰＵ制御信号２１０をＡ／Ｄ変換部１００に出力する。カウンタ１３０は、当該ＣＰＵ制御信号２１０に応じてカウント値の初期化を行う。カウント値の初期化のタイミングは、図４を参照して後述する。また、昇圧用コンデンサ１２１及び電荷シフト用コンデンサ１２２に充電されている電荷をディスチャージする。
【００４０】
図３Ａ〜図３Ｃは、チャージポンプ回路１２０の各制御スイッチ１２３〜１２６の状態を示すブロック図である。図３Ａ〜図３Ｃは、同一の回路を示し、制御スイッチ１２３〜１２６の接続状態のみが異なるものである。本ステップ（Ｓ０３）におけるチャージポンプ回路１２０の制御スイッチ１２３〜１２６の接続状態及び電荷の動きについて図３Ａを参照して説明する。
【００４１】
チャージポンプ回路１２０は、所定の容量値（本例では（１／１６）[Ｆ]）を持つ昇圧用コンデンサ１２１、昇圧用コンデンサ１２１の容量値に対して特定の容量比（本例では１：１６）を持つ電荷シフト用コンデンサ１２２、及び制御スイッチ１２３〜１２６を有する。制御スイッチ１２３〜１２６の開閉動作は、ＣＰＵ制御信号２１０によって制御される。図３Ａに示すように、ステップＳ０３において、制御スイッチ１２３は開状態となり、制御スイッチ１２４はＶＲＥＦ（−）電圧５１０と昇圧用コンデンサ１２１を接続し、制御スイッチ１２５は閉状態となり、制御スイッチ１２６は閉状態となる。
【００４２】
ＶＲＥＦ（−）電圧５１０は、制御スイッチ１２４を介して昇圧用コンデンサ１２１の（−）極に接続されている。またＶＲＥＦ（−）電圧５１０は、制御スイッチ１２６を介して電荷シフト用コンデンサ１２２の（−）極に接続されている。
【００４３】
昇圧用コンデンサ１２１の（＋）極は、電荷シフト用コンデンサ１２２の（＋）極に接続されている。電荷シフト用コンデンサ１２２の（＋）極と（−）極は制御スイッチ１２５を介して接続されている。
【００４４】
図３Ａに示すように、制御スイッチ１２３を開状態とし、制御スイッチ１２４をＶＲＥＦ（−）電圧５１０と接続する。かつ制御スイッチ１２５及び１２６を閉状態とする。これにより昇圧用コンデンサ１２１の（＋）極と（−）極が同電位となり、昇圧用コンデンサ１２１の電荷がすべてディスチャージされる。同様に電荷シフト用コンデンサ１２２の（＋）極と（−）極が同電位となり、電荷シフト用コンデンサ１２２の電荷がすべてディスチャージされる。
【００４５】
＜ステップ：Ｓ０４（第１タイミングの処理）＞
ステップＳ０３の処理（カウント値の初期化、昇圧用コンデンサ１２１及び電荷シフト用コンデンサ１２２のディスチャージ）の後に、昇圧用コンデンサ１２１に電荷のチャージを行う。当該処理を、図３Ｂを参照して説明する。
【００４６】
図３Ｂに示すように、制御スイッチ１２３を閉状態とし、制御スイッチ１２４をＶＲＥＦ（−）電圧５１０と接続する。かつ制御スイッチ１２５及び１２６を開状態とする。これにより、昇圧用コンデンサ１２１の（＋）極と（−）極には１[Ｖ]の電位差が発生し、昇圧用コンデンサ１２１に（１／１６）[Ｃ]の電荷がチャージされる。なお、この際に電荷シフト用コンデンサ１２２の（−）極と接続する制御スイッチ１２６が開状態であるため、電荷シフト用コンデンサ１２２には電荷がチャージされない。
【００４７】
＜ステップ：Ｓ０５（第２タイミングの処理）＞
カウンタ１３０は、カウントアップ処理を行う。なお、カウンタ１３０のカウントアップのタイミングは、図４を参照して後述する。さらに昇圧用コンデンサ１２１にチャージされた電荷を電荷シフト用コンデンサ１２２にシフトする。当該シフト処理を、図３Ｃを参照して説明する。
【００４８】
図３Ｃに示すように、制御スイッチ１２３を開状態とし、制御スイッチ１２４をＶＲＥＦ（＋）電圧６１０と接続する。かつ制御スイッチ１２５を開状態とし、制御スイッチ１２６を閉状態とする。これにより、昇圧用コンデンサ１２１の（−）極側がＶＲＥＦ（＋）電圧６１０の１[Ｖ]で押し上げられ、昇圧用コンデンサ１２１にチャージされていた電荷（（１／１６）[Ｃ]）が電荷シフト用コンデンサ１２２にシフトされる。前述のように電荷シフト用コンデンサ１２２の容量値は１[Ｆ]であり、昇圧用コンデンサ１２１の容量値は（１／１６）[Ｆ]であるため、既知の電荷保存則により、電荷シフト用コンデンサ１２２の（＋）極側は（−）極側よりも（１／１６）[Ｖ]  だけ電圧が高い状態となる。これ（この電圧信号）が、チャージポンプ回路１２０の出力信号１２７となる。
【００４９】
上述のように、電荷シフト用コンデンサ１２２の（＋）極側の電荷が（１／１６）[Ｖ]だけ上昇する。この（１／１６）[Ｖ]の電荷上昇を実現するために、昇圧用コンデンサ１２１と電荷シフト用コンデンサ１２２の容量比を適切に設定することが必要である。上述のようにＡ／Ｄコンバータ１１０の分解能は、本例では４ビットの分解能を持つ。この場合、ＶＲＥＦ（＋）電圧６１０からＶＲＥＦ（−）電圧５１０までの電圧レンジ（すなわち１[Ｖ]）を分解能である１６（４ビット）で除算した電圧値（すなわち（１／１６）[Ｖ]）が１ＬＳＢ（Least Significant Bit）となる。当該状態において、Ａ／Ｄコンバータ１１０の動作監視を行うためには、昇圧用コンデンサ１２１と電荷シフト用コンデンサ１２２の容量比を１：１６とし、１回の電荷シフト動作で（１／１６）[Ｖ]だけ電荷が上がるようにする。
【００５０】
換言すると、上述のステップＳ０３及びＳ０４の動作を１６回（４ビットに対応する回数）だけ実行することにより、チャージポンプ回路１２０の出力信号１２７は、ＶＲＥＦ（−）電圧５１０からＶＲＥＦ（＋）電圧６１０までの電圧レンジ幅（＝１[Ｖ]）となるような設定とする。
【００５１】
上述のように、昇圧用コンデンサ１２１の容量は、基準電圧レンジを分解能で除算した値（（１／１６）[Ｖ]）となる。これにより、Ａ／Ｄ変換結果のデジタル値の変化に対応した必要最小限の電荷上昇を実現することができる。なお、昇圧用コンデンサ１２１の容量は、上記の値（（１／１６）[Ｖ]）以下であって、２のべき乗（マイナス方向へのべき乗を含む（（１／２）、（１／４）、（１／８）、、、）の値（たとえば（（１／３２））とすることも可能である。これにより、電荷のシフト回数は増えるものの、比較用デジタル値（出力信号１２７）が細かく上昇することとなり、コンパレータ１４０の比較精度を向上することができる。
【００５２】
＜ステップ：Ｓ０６＞
コンパレータ１４０は、出力信号１２７の電圧値とサンプルアンドホールド信号１１２の電圧値を比較する。コンパレータ１４０は、出力信号１２７の電圧値がサンプルアンドホールド信号１１２の電圧値よりも小さい場合にはロウレベルを出力し、大きい場合にはハイレベルを出力する。なお、コンパレータ１４０の出力信号の極性（ハイレベル／ロウレベル）は、逆の関係（出力信号１２７の電圧値がサンプルアンドホールド信号１１２の電圧値よりも小さい場合にはハイレベルを出力）であってもよい。出力信号１２７の電圧値が小さい場合（ロウレベル）場合には、ステップＳ０４から処理を再度行う。出力信号１２７の電圧値が大きい場合（ハイレベル）場合には、後述するステップＳ０７を行う。
【００５３】
ここでは、チャージポンプ回路１２０の出力信号１２７の電圧値は（１／１６）[Ｖ]（＝０．０６２５[Ｖ]）であり、サンプルアンドホールド信号１１２の電圧値である０．９[Ｖ]よりも小さいため、コンパレータ１４０の出力値はロウレベルとなる。これにより、再びステップＳ０４及びＳ０５の処理が行われる。
【００５４】
２回目のステップＳ０４の処理を実行する、すなわち制御スイッチ１２３〜１２６を図３Ｂに示す開閉状態とすることにより、昇圧用コンデンサ１２１に（１／１６）[Ｃ]の電荷をチャージする。２回目のステップＳ０５では、制御スイッチ１２３〜１２６を図３Ｃに示す開閉状態とすることにより、（１／１６）[Ｃ]の電荷がチャージされた電荷シフト用コンデンサ１２２に（１／１６）[Ｃ]がシフトされる。これにより、電荷シフト用コンデンサ１２２には、（２／１６）[Ｃ]の電荷がチャージされる。
【００５５】
チャージポンプ回路１２０の出力信号１２７の電圧値は（２／１６）[Ｖ]（＝０．１２５[Ｖ]）であり、サンプルアンドホールド信号１１２の電圧値である０．９[Ｖ]よりも小さいため、コンパレータ１４０の出力値は再びロウレベルとなる。
【００５６】
このようにコンパレータ１４０の出力値がハイレベルとなるまでステップＳ０４及びステップＳ０５の動作を繰り返す。
【００５７】
ステップＳ０４及びステップＳ０５の動作を繰り返し、１５回目のステップＳ０５においてチャージポンプ回路１２０の出力信号１２７の電圧値は（１５／１６）[Ｖ]（＝０．９３７５[Ｖ]）となり、サンプルアンドホールド信号１１２の電圧値である０．９[Ｖ]より大きくなる。よって１５回目のステップＳ０６において、コンパレータ１４０の出力値はハイレベルとなる。
【００５８】
＜ステップ：Ｓ０７＞
ステップＳ０６においてコンパレータ１４０の出力値がハイレベルとなった後に、カウンタ１３０のカウント値の格納処理を行う。コンパレータ１４０の出力信号１４１は、カウンタ１３０へのカウントアップ停止信号となる。コンパレータ１４０の出力信号１４１がハイレベルの場合、カウンタ１３０は、カウンタ出力信号（２進数のデジタル信号であり、比較用デジタル信号とも呼称する。）１３１をＡ／Ｄ変換動作監視用レジスタ１５１に入力する。なお、カウンタ１３０の初期化、カウントアップ、及びカウンタ出力信号１５１の出力の各動作の詳細は後述の図４を参照してさらに説明する。
【００５９】
この場合、カウンタ１３０の出力するカウンタ出力信号１３１のカウント値は１５、すなわち２進数のデジタルで[１１１０]となる。換言すると、Ａ／Ｄ変換動作監視用レジスタ１５１には[１１１０]が格納される。
【００６０】
＜ステップ：Ｓ０８＞
演算判定回路１５０は、ＣＰＵ制御信号２１０に応じて、Ａ／Ｄ変換動作の比較判定を行う。詳細には、演算判定回路１５０は、ステップＳ０２で算出したデジタル値（Ａ／Ｄ変換結果レジスタ１５２に格納されたデジタル値）とステップＳ０７で算出したデジタル値（Ａ／Ｄ変換動作監視用レジスタ１５１に格納されたデジタル値）を比較する。ここで演算判定回路１５０は、両値の差分があらかじめ定められた基準値Ｎ[ＬＳＢ]（Ｎは正の整数）以内の場合にはＡ／Ｄコンバータ１１０が正常と判定し、基準値以上であった場合にはＡ／Ｄコンバータ１１０が異常と判定する。上記の例では、両値はともに[１１１０]であり、演算判定回路１５０は差分が無く、正常であると判定する。
【００６１】
演算判定回路１５０は、正常であるか否かを示す比較出力信号１５３をＣＰＵ２００に入力する。
【００６２】
次に図４を参照して、マイクロコンピュータ１０におけるステップＳ０４〜ステップＳ０７の動作を説明する。図４は、マイクロコンピュータ１０における各出力信号（電圧値）と時間変化を示すタイミングチャートである。
【００６３】
Ｐ０１は、動作クロック信号７１０を示す。Ｐ０２は、カウンタ１３０に対してカウント値の初期化を指示するＣＰＵ制御信号２１０の値を示す。Ｐ０３は、コンパレータ１４０の出力信号１４１を示す。
【００６４】
Ｖ００は、上述のステップＳ０３終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値を示す。Ｖ０１は、上述の１回目のステップＳ０６終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値を示す。Ｖ０２は、上述の２回目のステップＳ０６終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値を示す。Ｖ１４は、上述の１４回目のステップＳ０６終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値を示す。Ｖ１５は、上述の１５回目のステップＳ０６終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値を示す。Ｖ２０は、上述のステップＳ０１終了時点でのサンプルアンドホールド信号１１２の電圧値を示す。
【００６５】
Ｔ００は、上述のステップＳ０２の実行終了時点のタイミングを示す。Ｔ００は、上述のステップＳ０３の実行終了時点のタイミングを示す。Ｔ０２は、上述の１回目のステップＳ０４の実行終了時点のタイミングを示す。Ｔ０３は、上述の１回目のステップＳ０６の実行終了時点のタイミングを示す。Ｔ０４は、上述の２回目のステップＳ０４の実行終了時点のタイミングを示す。Ｔ０５は、上述の２回目のステップＳ０６の実行終了時点のタイミングを示す。Ｔ０６は、上述の１４回目のステップＳ０６の実行終了時点のタイミングを示す。Ｔ０７は、上述の１５回目のステップＳ０４の実行終了時点のタイミングを示す。Ｔ０８は、上述の１５回目のステップＳ０６の実行終了時点のタイミングを示す。以下、Ｔ００〜Ｔ０８までの各タイミングでの電圧変化等について説明する。
【００６６】
＜タイミングＴ００＞
タイミングＴ００において、Ａ／Ｄ変換の監視動作が開始される。この時点では、カウンタ１３０の初期化が行われておらず、カウンタ１３０が前回の監視動作時のカウント結果を保持している可能性がある。以下の説明では、カウンタ１３０は、この時点において不定値を保持しているものとする。
【００６７】
タイミングＴ００において、チャージポンプ回路１２０は、電荷のチャージやシフト動作を行わない。そのため、Ｖ００は、０[Ｖ]である。よってＶ００は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも小さい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、ロウ（Ｌ）レベルとなる。
【００６８】
＜タイミングＴ０１＞
タイミングＴ０１において、カウンタ１３０の初期化処理を行う。すなわち、Ｐ０２がタイミングＴ０１においてロウレベルに切り替わる。タイミングＴ０１においても、チャージポンプ回路１２０は、電荷のチャージやシフト動作を行わない。そのため、Ｖ００は、０[Ｖ]である。よってＶ００は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも小さい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、タイミングＴ０１においてもロウ（Ｌ）レベルとなる。
【００６９】
＜タイミングＴ０２＞
タイミングＴ０２では、カウンタ１３０のカウントアップは行われない。換言すると、カウンタ１３０の保持するカウント値は０となる。タイミングＴ０２において、チャージポンプ回路１２０内の昇圧用コンデンサ１２１に電荷がチャージされる。電荷シフト用コンデンサ１２２には、電荷がシフトされない。電荷シフト用コンデンサ１２２に電荷がチャージされないため、チャージポンプ回路１２０の出力信号１２７は０[Ｖ]となる。
【００７０】
＜タイミングＴ０３＞
タイミングＴ０３では、カウンタ１３０のカウントアップが行われる。すなわち、カウンタ１３０のカウント値は１となる。またタイミングＴ０３において、昇圧用コンデンサ１２１から電荷シフト用コンデンサ１２２に電荷がシフトされる。これにより、チャージポンプ回路１２０の出力信号１２７は、Ｖ０１に示すように（１／１６）[Ｖ]に変化する。Ｖ０１（（１／１６）[Ｖ]）は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも小さい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、タイミングＴ０３においてもロウ（Ｌ）レベルとなる。
【００７１】
なお、コンパレータ１４０による電圧比較処理（図２におけるＳ０６）は、上述のステップＳ０５（図２）が終了してから、Ｐ０１（動作クロック）が次に立ち上がるタイミング（ここでは、タイミングＴ０３）までの期間内に実行される。
【００７２】
＜タイミングＴ０４＞
タイミングＴ０４では、カウンタ１３０のカウントアップは行われない。換言すると、カウンタ１３０の保持するカウント値は１のままとなる。タイミングＴ０２において、チャージポンプ回路１２０内の昇圧用コンデンサ１２１に電荷がチャージされる。電荷シフト用コンデンサ１２２には、電荷がシフトされない。しかし電荷シフト用コンデンサ１２２には既に（１／１６）[Ｖ]がチャージされているため、チャージポンプ回路１２０の出力信号１２７は、Ｖ０１に示すように（１／１６）[Ｖ]となる。
【００７３】
＜タイミングＴ０５＞
タイミングＴ０５では、カウンタ１３０のカウントアップが行われる。すなわち、カウンタ１３０のカウント値は２となる。タイミングＴ０５において、電荷シフト用コンデンサ１２２に昇圧用コンデンサ１２１にチャージされた（１／１６）[Ｖ]がシフトされる。電荷シフト用コンデンサ１２２には、すでに（１／１６）[Ｖ]がチャージされているため、電荷シフト用コンデンサ１２２には（２／１６）[Ｖ]がチャージされる。よって、チャージポンプ回路１２０の出力信号１２７は、Ｖ０２に示すように（２／１６）[Ｖ]となる。Ｖ０２（（２／１６）[Ｖ]）は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも小さい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、タイミングＴ０５においてもロウ（Ｌ）レベルとなる。
【００７４】
＜タイミングＴ０５〜Ｔ０６＞
タイミングＴ０５〜Ｔ０６において、図２のステップＳ０４〜ステップＳ０６までの処理をＰ０３（コンパレータ１４０の出力信号１４１）がハイレベルとなるまで繰り返す。カウンタ１３０は、ステップＳ０５の動作終了とともにカウントアップする。またチャージポンプ回路１２０の出力信号１２７の電圧値は、ステップＳ０５の動作終了とともに（１／１６）[Ｖ]だけ上昇していく。
【００７５】
ステップＳ０４〜ステップＳ０６の動作フローを１４回実行した時点では、カウンタ１３０のカウント値は１４となり、Ｖ１４（１４回目のステップＳ０６終了時点でのチャージポンプ回路１２０の出力信号１２７の電圧値）は、（１４／１６）[Ｖ]（０．８７５[Ｖ]）となる。Ｖ１４（（１４／１６）[Ｖ]）（０．８７５[Ｖ]）は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも小さい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、タイミングＴ０６においてもロウ（Ｌ）レベルとなる。
【００７６】
＜タイミングＴ０７＞
タイミングＴ０７では、カウンタ１３０のカウントアップは行われない。換言すると、カウンタ１３０の保持するカウント値は１４のままとなる。タイミングＴ０７において、チャージポンプ回路１２０内の昇圧用コンデンサ１２１に電荷がチャージされる。電荷シフト用コンデンサ１２２には、電荷がシフトされない。しかし電荷シフト用コンデンサ１２２には既に（１４／１６）[Ｖ]がチャージされているため、チャージポンプ回路１１０の出力信号１２７は、Ｖ１４に示すように（１４／１６）[Ｖ]（０．８７５[Ｖ]）となる。
【００７７】
＜タイミングＴ０８＞
タイミングＴ０８では、カウンタ１３０のカウントアップが行われる。すなわち、カウンタ１３０のカウント値は１５となる。またタイミングＴ０８において、昇圧用コンデンサ１２１から電荷シフト用コンデンサ１２２に電荷がシフトされる。これにより、チャージポンプ回路１１０の出力信号１２７は、Ｖ１５に示すように（１５／１６）[Ｖ]に変化する。Ｖ１５（（１５／１６）[Ｖ]）は、サンプルアンドホールド信号１１２の電圧値（Ｖ２０）である０．９[Ｖ]よりも大きい。この２つの電圧値の関係から、Ｐ０３（コンパレータ１４０の出力信号１４１）は、タイミングＴ０８以降にロウ（Ｌ）レベルからハイ（Ｈ）レベルに変化する。
【００７８】
コンパレータ１４０の出力信号１４１（Ｐ０３）がハイレベルとなったため、カウンタ１３０は、カウンタ出力信号１３１として[１１１０]（１０進数で１５）をＡ／Ｄ変換動作監視用レジスタ１５１に格納する。以降の演算判定部１５０の処理等については、上述の説明と同様である。
【００７９】
続いて、本実施の形態にかかるマイクロコンピュータ１０（半導体装置）の効果について説明する。本実施の形態にかかるマイクロコンピュータ１０は、Ａ／Ｄコンバータ１１０の動作監視のために、チャージポンプ回路１２０、カウンタ１３０、及びコンパレータ１４０を設けている。これらの回路構成により、Ａ／Ｄコンバータ１１０の動作監視のためのデジタル値を生成している。
【００８０】
一方、上述した特許文献１の構成では、動作監視が行われる第１のＡ／Ｄコンバータと、第１のＡ／Ｄコンバータの動作監視を行うための第２のＡ／Ｄコンバータを持つ。この第２のＡ／Ｄコンバータが比較用のデジタル値を生成する。すなわち、本実施の形態にかかる上述の回路（チャージポンプ回路１２０、カウンタ１３０、及びコンパレータ１４０）と第２のＡ／Ｄコンバータが対応する。ここで、本実施の形態にかかる構成（チャージポンプ回路１２０、カウンタ１３０、コンパレータ１４０）が、第２のＡ／Ｄコンバータよりも回路規模が小さいことを説明する。当該説明において、第２のＡ／Ｄコンバータは、一般的な逐次比較型Ａ／Ｄコンバータ（１０ビットの分解能）であるものとする。
【００８１】
第２のＡ／Ｄコンバータは、サンプルアンドホールド回路、Ｄ／Ａコンバータ、コンパレータ、逐次比較レジスタ（ＳＡＲ）等を有する。サンプルアンドホールド回路には、アナログ信号が入力される。コンパレータには、サンプルアンドホールド回路の出力と、Ｄ／Ａコンバータ（抵抗ラダー型、Ｃ−Ａｒｒａｙ）の出力と、が入力される。コンパレータは、比較結果を逐次比較レジスタ（ＳＡＲ）に格納する。各回路動作を制御するための制御信号がサンプルアンドホールド回路、Ｄ／Ａコンバータ、逐次比較レジスタ（ＳＡＲ）に入力される。
【００８２】
ここで、本実施の形態にかかる比較用のデジタル信号を生成する生成回路（チャージポンプ回路１２０、カウンタ１３０、コンパレータ１４０）の回路規模と、特許文献１における第２のＡ／Ｄコンバータ（逐次比較型Ａ／Ｄコンバータ）の回路規模と、を部分的に比較する。
【００８３】
チャージポンプ回路１２０は、昇圧用コンデンサ１２１、電荷シフト用コンデンサ１２２、及び制御スイッチ１２３〜１２６から構成される。電荷シフト用コンデンサ１２２はアナログ信号の入力電圧相当の電荷をチャージする必要があるため、第２のＡ／Ｄコンバータ（特許文献１）におけるサンプルアンドホールド回路の規模と同程度となる。また、昇圧用コンデンサ１２１の規模は、電荷シフト用コンデンサ１２２の回路規模の（１／１０２４）程度の規模である。制御スイッチ１２３〜１２６は、少数のトランジスタで構成することができる。よって第２のＡ／Ｄコンバータ（特許文献１）の制御ロジックの回路規模と比較すると、昇圧用コンデンサ１２１及び制御スイッチ１２３〜１２６の回路規模は、無視できる程度に小さい。
【００８４】
カウンタ１３０は、１０ビットの２進数を保持するデータ保持回路であり、第２のＡ／Ｄコンバータ内の逐次比較レジスタ（ＳＡＲ）と同程度の回路規模と考えられる。
【００８５】
コンパレータ１４０は、第２のＡ／Ｄコンバータ（特許文献１）内のコンパレータと同程度の回路規模となる。
【００８６】
以上より、本実施の形態にかかる回路構成（チャージポンプ回路１２０、カウンタ１３０、コンパレータ１４０）は、特許文献１の構成（第２のＡ／Ｄコンバータ）と比較して、Ｄ／Ａコンバータや制御ロジック相当の回路を持たない。すなわち、本実施の形態にかかる回路構成（チャージポンプ回路１２０、カウンタ１３０、コンパレータ１４０）は、特許文献１の構成に比べて回路規模を削減することができる。
【００８７】
以上のように、本実施の形態にかかるマイクロコンピュータ１０の回路規模が小さいことを詳細に説明した。
【００８８】
本実施の形態にかかるマイクロコンピュータ１０は、コンパレータ１４０に入力する比較用電圧（出力信号１２７）を相対容量値が一定値に保たれた昇圧用コンデンサ１２１と電荷シフト用コンデンサ１２２を用いて生成する。これにより、特許文献２とは異なり、ＶＲＥＦ（−）電圧５１０からＶＲＥＦ（＋）電圧６１０までの電圧幅において、一定率で比較用の電圧を上昇することができる。すなわち、特許文献２の構成で直線性が悪化したようなアナログ電圧の低い状態であっても、一定率で電圧を変化させることができる。これにより、Ａ／Ｄ変換動作の監視時の判定精度の悪化を回避することができる。
【００８９】
＜実施の形態２＞
本実施の形態にかかるマイクロコンピュータ１０は、実施の形態１と比べてチャージポンプ回路１２０の構成が異なることを特徴とする。以下、本実施の形態にかかるチャージポンプ回路１２０の構成について説明する。
【００９０】
図５Ａは、本実施の形態にかかるチャージポンプ回路１２０の構成を示すブロック図である。なお、後述する図５Ｂ〜図５Ｄは、各制御スイッチの接続状態が異なるものの、同一の回路構成を示すブロック図である。本実施の形態にかかるチャージポンプ回路１２０は、図３Ａ〜Ｃの構成に加えて、電荷シフト用コンデンサ１６１（第３コンデンサ）、制御スイッチ１６２（第５制御スイッチ）、制御スイッチ１６３（第６制御スイッチ）を備える。制御スイッチ１６２及び制御スイッチ１６３は、他の制御スイッチと同様にＣＰＵ制御信号２１０により開閉動作が制御される。
【００９１】
なお、実施の形態１とは異なり、制御スイッチ１２４は、開状態（ＶＲＥＦ（−）電圧５１０及びＶＲＥＦ（＋）電圧６１０が供給されない状態）とすることができる。
【００９２】
実施の形態１と同様に、電荷シフト用コンデンサ１２２の容量値は１[Ｆ]、昇圧用コンデンサ１２１の容量値は１／１６[Ｆ]とする。電荷シフト用コンデンサ１６１の容量値は４／１６[Ｆ]とする。
【００９３】
制御スイッチ１６２は、ＶＲＥＦ（−）電圧５１０、ＶＲＥＦ（＋）電圧６１０、またはオープン（ＶＲＥＦ（−）電圧５１０やＶＲＥＦ（＋）電圧６１０と接続しない状態）を電荷シフト用コンデンサ１６１の（−）極に接続する。電荷シフト用コンデンサ１６１の（＋）極と（−）極は、制御スイッチ１６３を介して接続されている。
【００９４】
本実施の形態にかかるチャージポンプ回路１２０の動作を概略すると、以下の４つの動作を行い、出力信号１２７を生成する。
（１）各コンデンサの初期化
（２）昇圧用コンデンサ１２１への電荷チャージ（第１タイミングの処理）
（３）昇圧用コンデンサ１２１から電荷シフト用コンデンサ１６１への電荷シフト（シフト１）（第２タイミングの処理）
（４）電荷シフト用コンデンサ１６１から電荷シフト用コンデンサ１２２への電荷シフト（シフト２）（第３タイミングの処理）
【００９５】
上述の（１）〜（４）の各スイッチ状態を図５Ａ〜図５Ｄを参照して説明する。また、図６に実施の形態１にかかるチャージポンプ回路１２０の動作、本実施の形態にかかるチャージポンプ回路１２０の動作を示す。図６では、実施の形態１のシフト動作をＳＨと記載し、上述のシフト１及びシフト２をそれぞれＳＨ１、ＳＨ２と示す。また昇圧用コンデンサ１２１へのチャージ処理については記載を省略している。
【００９６】
チャージポンプ回路１２０は、初期化（図３のステップＳ０３）を行う。図５Ａは、当該初期化時（上述の（１））の各制御スイッチの状態を示す。制御スイッチ１２３〜１２６の開閉動作は、ＣＰＵ制御信号２１０によって制御される。図示するように、制御スイッチ１２３は開状態となり、制御スイッチ１２４はＶＲＥＦ（−）電圧５１０と昇圧用コンデンサ１２１の（−）極を接続し、制御スイッチ１２５は閉状態となり、制御スイッチ１２６は閉状態となり、制御スイッチ１６２はＶＲＥＦ（−）電圧５１０と電荷シフト用コンデンサ１６１の（−）極を接続し、制御スイッチ１６３は閉状態となる。
【００９７】
図示するようなスイッチ状態とすることにより、昇圧用コンデンサ１２１の（＋）極と（−）極が同電位となり、電荷シフト用コンデンサ１６１の（＋）極と（−）極が同電位となり、電荷シフト用コンデンサ１２２の（＋）極と（−）極が同電位となる。これにより全てのコンデンサ内の電荷がディスチャージされる。
【００９８】
次に、図５Ｂに昇圧用コンデンサ１２１の電荷チャージ（上述の（２））の際の各制御スイッチの状態を示す。図示するように、制御スイッチ１２３は閉状態となり、制御スイッチ１２４はＶＲＥＦ（−）電圧５１０と昇圧用コンデンサ１２１の（−）極を接続し、制御スイッチ１２５は開状態となり、制御スイッチ１２６は開状態となり、制御スイッチ１６２は開状態となり、制御スイッチ１６３は開状態となる。
【００９９】
図５Ｂに示すように、制御スイッチ１２３を閉状態とし、制御スイッチ１２４をＶＲＥＦ（−）電圧５１０と接続する。これにより、昇圧用コンデンサ１２１の（＋）極と（−）極には１[Ｖ]の電位差が発生し、昇圧用コンデンサ１２１に（１／１６）[Ｃ]の電荷がチャージされる。なお、制御スイッチ１６２が開状態であるため、電荷シフト用コンデンサ１６１には電荷がチャージされない。同様に、制御スイッチ１２６が開状態であるため、電荷シフト用コンデンサ１２２には電荷がチャージされない。
【０１００】
次に、図５Ｃにシフト１（上述の（３））の際の各制御スイッチの状態を示す。図示するように、制御スイッチ１２３は開状態となり、制御スイッチ１２４はＶＲＥＦ（＋）電圧６１０と昇圧用コンデンサ１２１の（−）極を接続し、制御スイッチ１２５は閉状態となり、制御スイッチ１２６は開状態となり、制御スイッチ１６２はＶＲＥＦ（−）電圧５１０と電荷シフト用コンデンサ１６１を接続し、制御スイッチ１６３は開状態となる。
【０１０１】
制御スイッチ１２３を開状態とし、制御スイッチ１２４をＶＲＥＦ（＋）電圧６１０と接続する。また、制御スイッチ１６２はＶＲＥＦ（−）電圧５１０と電荷シフト用コンデンサ１６１を接続する。これにより、昇圧用コンデンサ１２１の（−）極側がＶＲＥＦ（＋）電圧６１０の１[Ｖ]で押し上げられ、昇圧用コンデンサ１２１にチャージされていた電荷（（１／１６）[Ｃ]）が電荷シフト用コンデンサ１６１にシフトされる。なお、制御スイッチ１２６が開状態であるため、電荷シフト用コンデンサ１２２には、電荷がシフトされない。
【０１０２】
電荷シフト用コンデンサ１６１への電荷シフトは、昇圧用コンデンサ１２１に電荷がチャージされた後に実行される。
【０１０３】
次に、図５Ｄにシフト２（上述の（４））の際の各制御スイッチの状態を示す。図示するように、制御スイッチ１２３は開状態となり、制御スイッチ１２４は開状態となり、制御スイッチ１２５は開状態となり、制御スイッチ１２６は閉状態となり、制御スイッチ１６２はＶＲＥＦ（＋）電圧６１０と電荷シフト用コンデンサ１６１の（−）極を接続し、制御スイッチ１６３は開状態となる。
【０１０４】
図示するように、電荷シフト用コンデンサ１６１の（−）極側がＶＲＥＦ（＋）電圧６１０の１[Ｖ]で押し上げられ、昇圧用コンデンサ１２１にチャージされていた電荷（（４／１６）[Ｃ]）が電荷シフト用コンデンサ１２２にシフトされる。
【０１０５】
ここで、電荷シフト用コンデンサ１２２への電荷シフトは、図６に示すように、電荷シフト用コンデンサ１６１に電荷がフルチャージ（（４／１６）[Ｃ]の電荷がチャージされた状態）された後に実行される。
【０１０６】
図６を参照して、電荷チャージのタイミング及び電荷シフトのタイミングを説明する。本実施の形態では、昇圧用コンデンサ１２１に（１／１６）[Ｃ]の電荷をチャージし、チャージ後にその電荷を電荷シフト用コンデンサ１６１にシフトする（シフト１）。そして、電荷シフト用コンデンサ１６１がフルチャージ（（４／１６）[Ｃ]の電荷がチャージされた状態）となった後に、電荷シフト用コンデンサ１６１から電荷シフト用コンデンサ１２２への電荷シフトが行われる。
【０１０７】
図６に示すように、本実施の形態では、２段階のシフト処理を行う。これにより、実施の形態１の方式では電荷シフト用コンデンサ１２２がフルチャージされるまでに３２クロックを必要とするのに対し、本実施の形態では４０クロックを必要とする。
【０１０８】
他の回路の処理（コンパレータ１４０等）は、実施の形態１と同様であるため、説明を省略する。
【０１０９】
続いて、本実施の形態にかかるマイクロコンピュータ１０の効果について実施の形態１と比較しつつ説明する。実施の形態２にかかるチャージポンプ回路１２０には、メリットとデメリットの双方がある。同様に、実施の形態１にかかるチャージポンプ回路１２０には、メリットとデメリットの双方がある。
【０１１０】
Ａ／Ｄコンバータ１１０の監視精度の向上を図る場合、確実に電荷シフト用コンデンサ１２２に電荷をシフトさせることが望ましい。ここで、電荷量保存則を考慮した場合、電荷がシフトされるコンデンサ（電荷シフト用コンデンサ１２２）に対して、電荷を移す側のコンデンサの容量値が大きい（相対容量値の差が小さい）ことが望ましい。
【０１１１】
図５Ａ〜図５Ｄに示すチャージポンプ回路１２０では、電荷シフト用コンデンサ１２２の容量値が１[Ｆ]であり、電荷シフト用コンデンサ１６１の容量値が（４／１６）[Ｆ]であり、実施の形態１よりも相対容量値の差が小さい。これにより、本実施の形態にかかるチャージポンプ回路１２０では、電荷シフト処理が安定する。
【０１１２】
しかしながら、本実施の形態にかかるチャージポンプ回路１２０は、電荷シフト用コンデンサ１６１等の追加に伴う回路規模の増加や動作速度の低下（図６に示すように、３２クロックの処理時間から４０クロックの処理時間への速度低下）という問題も生じる。さらに、実施の形態１と比較して追加した回路（電荷シフト用コンデンサ１６１等）に付随する寄生容量の影響を受けてしまい、電荷シフト量が小さくなってしまう恐れもある。
【０１１３】
なお、実施の形態２のチャージポンプ回路１２０の構成であっても、実施の形態１の構成から電荷シフト用コンデンサ１６１、制御スイッチ１６２、制御スイッチ１６３の追加のみでよい。そのため、図５Ａ〜図５Ｄの構成は、特許文献１の構成よりも回路規模が小さい。
【０１１４】
一方、実施の形態１の構成にかかるチャージポンプ回路１２０は、実施の形態２と比べて電荷シフトの動作の安定性に若干劣るものの、回路規模や動作速度、上述の寄生容量の影響の面で優れている。
【０１１５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１１６】
１０  マイクロコンピュータ
１００  Ａ／Ｄ変換部
１１０  Ａ／Ｄコンバータ
１１１  デジタル信号
１１２  サンプルアンドホールド信号
１２０  チャージポンプ回路
１２１  昇圧用コンデンサ
１２２  電荷シフトコンデンサ
１２３〜１２６  制御スイッチ
１２７  出力信号
１３０  カウンタ
１３１  カウンタ出力信号
１４０  コンパレータ
１４１  カウントアップ停止信号
１５０  演算判定回路
１５１  Ａ／Ｄ変換動作監視用レジスタ
１５２  Ａ／Ｄ変換結果レジスタ
１５３  比較出力信号
１６１  電荷シフト用コンデンサ
１６２  制御スイッチ
１６３  制御スイッチ
２００  ＣＰＵ
２１０  ＣＰＵ制御信号
３００  出力ポート
４００  アナログ入力端子
４１０  アナログ信号
５００  ＶＲＥＦ（−）端子
５１０  ＶＲＥＦ（−）電圧
６００  ＶＲＥＦ（＋）端子
６１０  ＶＲＥＦ（＋）電圧
７００  動作クロック端子
７１０  動作クロック信号
【図１】
2014087007.tif 000003
【図２】
2014087007.tif 000004
【図３Ａ】
2014087007.tif 000005
【図３Ｂ】
2014087007.tif 000006
【図３Ｃ】
2014087007.tif 000007
【図４】
2014087007.tif 000008
【図５Ａ】
2014087007.tif 000009
【図５Ｂ】
2014087007.tif 000010
【図５Ｃ】
2014087007.tif 000011
【図５Ｄ】
2014087007.tif 000012
【図６】
2014087007.tif 000013