(57)【要約】【課題】たとえば、ＢＧＡ型デバイスにおいては、有機多層インタポーザの露出するランドに電解メッキによりニッケルや金をメッキするのが、この電解メッキのために、複数のランドに共通に電源を供給する共通メッキ線が配置されている。しかし、これをそのままにしておくと、電気的テストが行えなくなるので、電気的テストの前に、ソルダレジスト膜ごと共通メッキ線を除去している。そして、このときにできるソルダレジスト膜に明けられた溝をエッチバック溝という。しかし、エッチバック溝の形状、これと半導体チップとの位置関係等によっては、エッチバック溝に対応する部分の半導体チップにクラック等が発生する恐れがある。【解決手段】本願発明は、エッチバック溝を有する有機系多層インタポーザを用いたＢＧＡ型半導体集積回路装置に於いて、半導体チップを横断するエッチバック溝を半導体チップの内部領域に対応する部分で分断するものである。【選択図】図２
2014082299.tif 000002
【特許請求の範囲】
【請求項１】
以下を含む半導体集積回路装置：
（ａ）少なくとも表面および裏面にメタル配線パターンを有し、矩形形状を呈する有機系配線基板；
（ｂ）第１の主面および第２の主面を有し、矩形形状を呈し、前記有機系配線基板の前記表面上に固定された第１の半導体チップ；
（ｃ）前記有機系配線基板の前記表面上において、前記第１の半導体チップを封止する樹脂封止体；
（ｄ）前記有機系配線基板の前記裏面上に設けられた多数のバンプ電極；
（ｅ）前記有機系配線基板の前記裏面上に設けられたエッチバック矩形環、
ここで、前記エッチバック矩形環は、以下を有する：
（ｅ１）前記有機系配線基板のいずれかの基板端辺と平行に走り、前記第１の半導体チップを横断する少なくとも一つの横断辺；
（ｅ２）前記第１の半導体チップと各横断辺が平面的にオーバラップしている横断部；
（ｅ３）各横断部の内部に設けられた第１の非溝部。
【請求項２】
請求項１の半導体集積回路装置において、前記エッチバック矩形環は、平面的に言って環状バンプ間領域内に設けられている。
【請求項３】
請求項２の半導体集積回路装置において、各横断部の両端部および、その近傍は、それぞれ一体の溝部である。
【請求項４】
請求項３の半導体集積回路装置において、各第１の非溝部は、各横断部の中央部又は、その近傍に設けられている。
【請求項５】
請求項４の半導体集積回路装置において、
（ｉ）前記第１の半導体チップの前記第１の主面は、デバイス形成面であり；
（ｉｉ）前記第１の半導体チップは、前記有機系配線基板の前記表面と前記第１の半導体チップの前記第２の主面の間に設けられた第１の接着剤層を介して固定されており；
（ｉｉｉ）前記第１の半導体チップの前記第１の主面上の複数のボンディングパッドと前記有機系配線基板の前記表面上の複数のボンディングリード間は、ボンディングワイヤによって接続されている。
【請求項６】
請求項５の半導体集積回路装置において、前記第１の接着剤層は、銀ペースト系接着剤層である。
【請求項７】
請求項６の半導体集積回路装置において、前記第１の半導体チップの前記第１の主面の上には、スペーサ基板または第２の半導体チップが積層されている。
【請求項８】
請求項７の半導体集積回路装置において、前記スペーサ基板または前記第２の半導体チップの第１の端辺は、これに近接する前記横断部の上方または、その近傍をこれに沿うように配置されている。
【請求項９】
請求項５の半導体集積回路装置において、ボンディングワイヤは、銅系ワイヤである。
【請求項１０】
請求項５の半導体集積回路装置において、各横断部は、直線状を呈する。
【請求項１１】
請求項５の半導体集積回路装置において、前記第１の半導体チップの厚さは、１００マイクロメートル以下である。
【請求項１２】
請求項５の半導体集積回路装置において、前記第１の非溝部の内の少なくとも一つ、および、その周辺のソルダレジスト膜下の前記有機系配線基板の前記裏面上には、前記メタル配線パターンと同層の幅広メタルパターンが配置されている。
【請求項１３】
請求項５の半導体集積回路装置において、前記第１の非溝部の一つ、および、その周辺のソルダレジスト膜下の前記有機系配線基板の前記裏面上には、前記メタル配線パターンと同層のメタル基板アドレスマークが配置されている。
【請求項１４】
以下を含む半導体集積回路装置：
（ａ）少なくとも表面および裏面にメタル配線パターンを有し、矩形形状を呈する有機系配線基板；
（ｂ）第１の主面および第２の主面を有し、矩形形状を呈し、前記有機系配線基板の前記表面上に固定された第１の半導体チップ；
（ｃ）前記有機系配線基板の前記表面上において、前記第１の半導体チップを封止する樹脂封止体；
（ｄ）前記有機系配線基板の前記裏面上に設けられた多数のバンプ電極；
（ｅ）前記有機系配線基板の前記裏面上に設けられたエッチバック矩形環、
ここで、前記エッチバック矩形環は、以下を有する：
（ｅ１）前記有機系配線基板のいずれかの基板端辺と平行に走り、前記第１の半導体チップを横断する横断辺；
（ｅ２）前記第１の半導体チップと各横断辺が平面的にオーバラップしている横断部、
更に、ここで、前記横断部は一体の溝部から構成されており、この一体の溝部は、以下を有する：
（ｘ１）第１直線部；
（ｘ２）前記第１直線部と平行に延びる第２直線部；
（ｘ３）前記第１直線部と前記第２直線部を連結する屈曲部、
ここで、前記第１直線部と前記第２直線部とは、それらの延長が重なりを持たない程度に相互に幅方向にシフトされている。
【請求項１５】
請求項１４の半導体集積回路装置において、前記エッチバック矩形環は、平面的に言って環状バンプ間領域内に設けられている。
【請求項１６】
請求項１５の半導体集積回路装置において、
（ｉ）前記第１の半導体チップの前記第１の主面は、デバイス形成面であり；
（ｉｉ）前記第１の半導体チップは、前記有機系配線基板の前記表面と前記第１の半導体チップの前記第２の主面の間に設けられた第１の接着剤層を介して固定されており；
（ｉｉｉ）前記第１の半導体チップの前記第１の主面上の複数のボンディングパッドと前記有機系配線基板の前記表面上の複数のボンディングリード間は、ボンディングワイヤによって接続されている。
【請求項１７】
請求項１６の半導体集積回路装置において、前記第１の接着剤層は、銀ペースト系接着剤層である。
【請求項１８】
請求項１７の半導体集積回路装置において、前記第１の半導体チップの前記第１の主面の上には、スペーサ基板または第２の半導体チップが積層されている。
【請求項１９】
請求項１８の半導体集積回路装置において、前記スペーサ基板または前記第２の半導体チップの第１の端辺は、これに近接する前記横断部の上方または、その近傍をこれに沿うように配置されている。
【請求項２０】
請求項１６の半導体集積回路装置において、ボンディングワイヤは、銅系ワイヤである。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体集積回路装置（または半導体装置）に関し、たとえば、多層配線基板を用いたパッケージ技術に適用することができるものである。
【背景技術】
【０００２】
日本特開２００５−７９１２９号公報（特許文献１）は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の有機多層配線インタポーザ（Ｉｎｔｅｒｐｏｓｅｒ）に関するものである。そこには、有機多層配線インタポーザの下面の内部領域に、電解メッキのための連結線を除去するためのエッチバック溝を設ける技術が開示されている。
【０００３】
日本特開２００２−５０７１５号公報（特許文献２）は、ＢＧＡの有機多層配線インタポーザに関するものである。そこには、有機両面配線インタポーザの一方の面に共通メッキ線を除去するためのエッチバック溝を設ける技術が開示されている。
【０００４】
日本特開平９−１７２１０４号公報（特許文献３）は、ＢＧＡの有機多層配線インタポーザに関するものである。そこには、有機両面配線インタポーザの反りを防止するために、上面のソルダレジスト膜を除去した反り防止溝であって半導体チップを横断するもの、および、横断しないものが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−７９１２９号公報
【特許文献２】特開２００２−５０７１５号公報
【特許文献３】特開平９−１７２１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
たとえば、ＢＧＡ型デバイスにおいては、有機多層インタポーザ（たとえば、両面２層）の露出するランド（メタル端子）に電解メッキによりニッケルや金をメッキするのが一般的である。この電解メッキのために、作製途中の有機多層インタポーザには、複数のランドに共通に電解メッキ時の電流を供給する共通メッキ線が配置されている。しかし、この共通メッキ線をそのままにしてＢＧＡ型デバイスを組み立てると、複数のランドは同一の電位での利用に限定される。あるいは、ＢＧＡ型デバイスの組み立て時にこの共通メッキ線を除去することが考えられるが、この除去前、たとえば半導体チップ搭載前のインタポーザ自体の電気的テストが行えなくなる。このため、半導体チップを搭載する前に、共通メッキ線を除去している。そして、この共通メッキ線除去のときに必要となるソルダレジスト膜に明けられた溝をエッチバック溝という。
【０００７】
このエッチバック溝と半導体チップとの関係等について、本願発明者が検討したところによると、エッチバック溝の形状および、エッチバック溝と半導体チップとの位置関係等によっては、エッチバック溝に対応する部分の半導体チップにクラック等が発生する恐れがあることが明らかとなった。
【０００８】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本願の一実施の形態の概要は、エッチバック溝を有する有機系多層インタポーザを用いたＢＧＡ型半導体集積回路装置に於いて、半導体チップを横断するエッチバック溝を半導体チップの内部領域に対応する部分で分断するものである。
【発明の効果】
【００１１】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、前記本願の一実施の形態によれば、エッチバック溝に対応する部分の半導体チップにクラック等が発生することを防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本願の一実施の形態の半導体集積回路装置におけるデバイス構造（基本構造：バルクエッチバック矩形環）等を説明するための簡素化されたデバイス全体断面図である。
【図２】図１のデバイスの裏面全体平面図である（見易さを確保するため、裏面の配線、バンプ電極等および表面側のスペーサ、最上段の半導体チップ等は図示していない。図３に於いても同じ）。
【図３】図２を補足するもので、下層の半導体チップ、エッチバック矩形環等と、スペーサ、最上段の半導体チップ等との平面的位置関係を説明する裏面全体平面図である。
【図４】図２を補足するもので、下層の半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。
【図５】図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。
【図６】図１の一部断面切り出し領域Ｒ２にほぼ対応する部分の拡大断面図である。
【図７】本願の前記一実施の形態の半導体集積回路装置に関する製造方法における基板プロセスを説明するためのプロセスブロックフロー図である。
【図８】表裏ソルダレジスト膜形成＆パターニング工程１０３の完了時点におけるメッキ線の配置を説明するための有機系配線パネル６１の裏面全体平面図である。
【図９】メッキ線の配置を説明するための図８の有機系配線シート６２の裏面全体平面図である。
【図１０】メッキ線の配置を説明するための図９の有機系配線単位基板６３の裏面全体平面図である。
【図１１】図１０の基板コーナ部切り出し領域Ｒ３の部分のバンプランドおよび関連する配線等を示した裏面拡大全体平面図である。
【図１２】図１０のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図（表裏ソルダレジスト膜形成＆パターニング工程１０３の完了時点）である。
【図１３】図１０のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図（パッド電解メッキ工程１０４の完了時点）である。
【図１４】メッキ線除去工程１０５（エッチバック工程）における図１０に対応する有機系配線単位基板６３の裏面全体平面図である。
【図１５】図１０のバルク非溝部周辺切り出し領域Ｒ１の図１４に対応する裏面拡大平面図（エッチバック工程１０５の完了時点）である。
【図１６】本願の前記一実施の形態の半導体集積回路装置に関する製造方法における組み立てプロセスを説明するためのプロセスブロックフロー図である。
【図１７】ワイヤボンディング工程１１２の途中における図１に対応する簡素化されたデバイス全体断面図（有機系配線シート６２の単位基板６３）である。
【図１８】図１に対応する簡素化されたデバイス全体断面図（樹脂封止工程１１３の途中）である。
【図１９】図１に対応する簡素化されたデバイス全体断面図（バンプ電極取り付け工程１１４）である。
【図２０】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングとスペーサの位置に関する変形例（スペーサ端辺非近接レイアウト）等を説明するための図３に対応する裏面全体平面図である。
【図２１】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリング横断部両端（交叉部）に関する変形例（チップ端辺交叉部非溝部エッチバックリング）等を説明するための図２に対応する裏面全体平面図である。
【図２２】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの全体構造に関する変形例（ドット状エッチバックリング）等を説明するための図２に対応する裏面全体平面図である。
【図２３】図２２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。
【図２４】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（平置きマルチチップ型バルクエッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。
【図２５】図２４を補足するもので、半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。
【図２６】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（平置きマルチチップ型ドット状エッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。
【図２７】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（斜めチップ配向バルクエッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。
【図２８】図２７を補足するもので、半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。
【図２９】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（斜めチップ配向ドット状エッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。
【図３０】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（長方形基板バルクエッチバック矩形環）等を説明するための半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。
【図３１】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する種変形例（幅広配線すなわち局所接地＆配線プレートによる補強構造）等を説明するための図５に対応する図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。
【図３２】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する種変形例（基板アドレスメタルパターンの挿入構造）等を説明するための図５に対応する図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。
【図３３】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）を説明するための図２に対応する裏面全体平面図である。
【図３４】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）およびセクション１から９（本セクション）に関する「直線性」等についての説明するための図３３のチップ端部切り出し領域Ｒ４の拡大平面図である。
【図３５】図３４における「屈曲性」および本願の各例における横断部の「直線性」について説明するための典型直線横断部を例示する図３４に対応する拡大平面図である。
【図３６】図３４における「屈曲性」および本願の各例における横断部の「直線性」について説明するための直線横断部の限界例を示す図３４に対応する拡大平面図である。
【図３７】本願の前記一実施の形態の半導体集積回路装置におけるデバイス構造のアウトラインを説明するための図２に対応する図１のデバイスの裏面全体平面図である。
【図３８】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバック矩形環の各種形式の組み合わせ例１（ドット状エッチバック矩形環へのバルク要素の導入）を説明するためのエッチバック矩形環と半導体チップの平面レイアウト図である。
【図３９】本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバック矩形環の各種形式の組み合わせ例（組み合わせ例１へのエッチバック矩形環の屈曲形状区間の導入）を説明するためのエッチバック矩形環と半導体チップの平面レイアウト図である。
【発明を実施するための形態】
【００１４】
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
【００１５】
１．以下を含む半導体集積回路装置：
（ａ）少なくとも表面および裏面にメタル配線パターンを有し、矩形形状を呈する有機系配線基板；
（ｂ）第１の主面および第２の主面を有し、矩形形状を呈し、前記有機系配線基板の前記表面上に固定された第１の半導体チップ；
（ｃ）前記有機系配線基板の前記表面上において、前記第１の半導体チップを封止する樹脂封止体；
（ｄ）前記有機系配線基板の前記裏面上に設けられた多数のバンプ電極；
（ｅ）前記有機系配線基板の前記裏面上に設けられたエッチバック矩形環、
ここで、前記エッチバック矩形環は、以下を有する：
（ｅ１）前記有機系配線基板のいずれかの基板端辺と平行に走り、前記第１の半導体チップを横断する少なくとも一つの横断辺；
（ｅ２）前記第１の半導体チップと各横断辺が平面的にオーバラップしている横断部；
（ｅ３）各横断部の内部に設けられた第１の非溝部。
【００１６】
２．前記項１の半導体集積回路装置において、前記エッチバック矩形環は、平面的に言って環状バンプ間領域内に設けられている。
【００１７】
３．前記項１または２の半導体集積回路装置において、各横断部の両端部および、その近傍は、それぞれ一体の溝部である。
【００１８】
４．前記項１から３のいずれか一つの半導体集積回路装置において、各第１の非溝部は、各横断部の中央部又は、その近傍に設けられている。
【００１９】
５．前記項１から４のいずれか一つの半導体集積回路装置において、
（ｉ）前記第１の半導体チップの前記第１の主面は、デバイス形成面であり；
（ｉｉ）前記第１の半導体チップは、前記有機系配線基板の前記表面と前記第１の半導体チップの前記第２の主面の間に設けられた第１の接着剤層を介して固定されており；
（ｉｉｉ）前記第１の半導体チップの前記第１の主面上の複数のボンディングパッドと前記有機系配線基板の前記表面上の複数のボンディングリード間は、ボンディングワイヤによって接続されている。
【００２０】
６．前記項５の半導体集積回路装置において、前記第１の接着剤層は、銀ペースト系接着剤層である。
【００２１】
７．前記項１から６のいずれか一つの半導体集積回路装置において、前記第１の半導体チップの前記第１の主面の上には、スペーサ基板または第２の半導体チップが積層されている。
【００２２】
８．前記項７の半導体集積回路装置において、前記スペーサ基板または前記第２の半導体チップの第１の端辺は、これに近接する前記横断部の上方または、その近傍をこれに沿うように配置されている。
【００２３】
９．前記項５から８のいずれか一つの半導体集積回路装置において、ボンディングワイヤは、銅系ワイヤである。
【００２４】
１０．前記項１から９のいずれか一つの半導体集積回路装置において、各横断部は、直線状を呈する。
【００２５】
１１．前記項１から１０のいずれか一つの半導体集積回路装置において、前記第１の半導体チップの厚さは、１００マイクロメートル以下である。
【００２６】
１２．前記項１から１１のいずれか一つの半導体集積回路装置において、前記第１の非溝部の内の少なくとも一つ、および、その周辺のソルダレジスト膜下の前記有機系配線基板の前記裏面上には、前記メタル配線パターンと同層の幅広メタルパターンが配置されている。
【００２７】
１３．前記項１から１１のいずれか一つの半導体集積回路装置において、前記第１の非溝部の一つ、および、その周辺のソルダレジスト膜下の前記有機系配線基板の前記裏面上には、前記メタル配線パターンと同層のメタル基板アドレスマークが配置されている。
【００２８】
１４．以下を含む半導体集積回路装置：
（ａ）少なくとも表面および裏面にメタル配線パターンを有し、矩形形状を呈する有機系配線基板；
（ｂ）第１の主面および第２の主面を有し、矩形形状を呈し、前記有機系配線基板の前記表面上に固定された第１の半導体チップ；
（ｃ）前記有機系配線基板の前記表面上において、前記第１の半導体チップを封止する樹脂封止体；
（ｄ）前記有機系配線基板の前記裏面上に設けられた多数のバンプ電極；
（ｅ）前記有機系配線基板の前記裏面上に設けられたエッチバック矩形環、
ここで、前記エッチバック矩形環は、以下を有する：
（ｅ１）前記有機系配線基板のいずれかの基板端辺と平行に走り、前記第１の半導体チップを横断する横断辺；
（ｅ２）前記第１の半導体チップと各横断辺が平面的にオーバラップしている横断部、
更に、ここで、前記横断部は一体の溝部から構成されており、この一体の溝部は、以下を有する：
（ｘ１）第１直線部；
（ｘ２）前記第１直線部と平行に延びる第２直線部；
（ｘ３）前記第１直線部と前記第２直線部を連結する屈曲部、
ここで、前記第１直線部と前記第２直線部とは、それらの延長が重なりを持たない程度に相互に幅方向にシフトされている。
【００２９】
１５．前記項１４の半導体集積回路装置において、前記エッチバック矩形環は、平面的に言って環状バンプ間領域内に設けられている。
【００３０】
１６．前記項１４または１５の半導体集積回路装置において、
（ｉ）前記第１の半導体チップの前記第１の主面は、デバイス形成面であり；
（ｉｉ）前記第１の半導体チップは、前記有機系配線基板の前記表面と前記第１の半導体チップの前記第２の主面の間に設けられた第１の接着剤層を介して固定されており；
（ｉｉｉ）前記第１の半導体チップの前記第１の主面上の複数のボンディングパッドと前記有機系配線基板の前記表面上の複数のボンディングリード間は、ボンディングワイヤによって接続されている。
【００３１】
１７．前記項１６の半導体集積回路装置において、前記第１の接着剤層は、銀ペースト系接着剤層である。
【００３２】
１８．前記項１４から１７のいずれか一つの半導体集積回路装置において、前記第１の半導体チップの前記第１の主面の上には、スペーサ基板または第２の半導体チップが積層されている。
【００３３】
１９．前記項１８の半導体集積回路装置において、前記スペーサ基板または前記第２の半導体チップの第１の端辺は、これに近接する前記横断部の上方または、その近傍をこれに沿うように配置されている。
【００３４】
２０．前記項１６から１９のいずれか一つの半導体集積回路装置において、ボンディングワイヤは、銅系ワイヤである。
【００３５】
２１．前記項１４から２０のいずれか一つの半導体集積回路装置において、前記幅方向のシフト量は、前記第１直線部と前記第２直線部の幅の和以下である。
【００３６】
２２．前記項１から１３のいずれか一つの半導体集積回路装置において、前記第１の半導体チップの厚さは、１００マイクロメートル以下である。
【００３７】
２３．前記項１から１３および２２のいずれか一つの半導体集積回路装置において、各横断部の両端部および、その近傍は、それぞれ非溝部である。
【００３８】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３９】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００４０】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程である。
【００４１】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００４２】
３．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００４３】
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。同様に、たとえば、完全な直交からの１０度程度のずれは、直交に属する。
【００４４】
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
【００４５】
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
【００４６】
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
【００４７】
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
【００４８】
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４９】
６．本願で説明する有機系多層配線基板のエッチバック方式は、スポット状のエッチバック溝を比較的ランダムに配置する「スポットエッチバック方式」と、配線基板の内部領域にリング状の一体又は複数のエッチバック溝から構成された集合体を使用する「リングエッチバック方式」に分けることができる。もちろん、リングエッチバック方式の一部で、スポットエッチバック方式を利用することは当然可能であり、リングエッチバック方式といっても、それを排除するものではない。本願は主にリングエッチバック方式に関するものである。
【００５０】
本願に於いて、「エッチバックリング」、「エッチバック環」等とは、インタポーザの裏面のソルダレジスト膜が除去された溝（そこにメタル膜がある場合は、それも除去される）または溝の集合体であって、線状（直線、折れ線、曲線を含む）に延びて配置され、全体として、ほぼ環状（矩形環、正方形環、多角形環、円環、楕円環等）を呈するものを言う。ここにおいて、矩形環を例にとると、矩形環であるためには、以下の全ての条件を満たす必要がある（なお、以下で「長さ」とは、辺に沿った長さを言う。なお、辺に直行する方向の差渡しを「幅」という）。すなわち、
（１）環上の全周に占める溝部の長さの総和の割合は、３０％以上である（これは、共通メッキ配線がその役割を果たす必要性から決定される）；
（２）各辺内における単一の非溝部の長さは、当該辺の長さの５０％未満である。なお、単一の非溝部が隣接する辺にまたがってあるときは、それぞれの辺に分割して考える（単一の非溝部の長さが当該辺の長さの５０％になると、辺の認識が困難となるからである）；
（３）単一の非溝部が隣接する辺にまたがってある場合に於いて、短い方の単一の非溝部の長さは、当該辺の長さの４０％未満である（隣接する辺に相互に連結して長い非溝部があると、矩形の認識が困難となるからである）；
（４）各辺内における溝部の長さの総和は、当該辺の長さの３０％以上である（そうでなければ、共通メッキ配線をリング状に配置する意味がないからである）。
【００５１】
これらの定義に従って、矩形のエッチバック環を「エッチバック矩形環」という。
【００５２】
更に、「エッチバック矩形環の辺が半導体チップを横断する」とは、平面的に言って、エッチバック矩形環のある辺が、ある半導体チップの二つのチップ端辺（対向チップ端辺、隣接チップ端辺を問わない）と交叉することを言う。ただし、以下のことを条件とする。すなわち、
（ｉ）当該辺が途中で当該半導体チップの他のチップ端辺と交叉することがない（一旦、チップの外に出ると、そこで、その横断は終了するからである）；
（ｉｉ）横断部の長さは、半導体チップの短チップ端辺（正方形の場合は一チップ端辺）の長さの４０％以上である（若干、かすめる程度では、横断とはいえないからである）。
【００５３】
ここで、「横断部」とは、半導体チップを横断する辺の内、平面的に半導体チップとオーバラップする部分をいう。これに関して、「横断部が直線状を呈する」とは、当該横断部を構成する全ての溝部の内部（境界を含む）を通り、有機系配線基板の一つの基板端辺に平行な直線が引けることを言う。
【００５４】
なお、エッチバック矩形環の内、半導体チップのチップ端辺と交叉する部分を「交叉部」という。
【００５５】
エッチバック矩形環の形式を大雑把に分類すると、「ドット状エッチバック矩形環」と「バルク状エッチバック矩形環」となる。ドット状エッチバック矩形環は、これを構成する溝部の長さおよび隣接溝部間距離が、溝部の幅の２倍未満となるように、ドット状溝部を配列したものである。一方、バルク状エッチバック矩形環は、これを構成するバルク溝部およびバルク非溝部の長さが、バルク溝部の幅の２倍以上となるものである。
【００５６】
７．本願に於いて、「内部バンプ配置領域」とは、インタポーザの裏面において、その中央部に多数のバンプ電極（またはバンプ電極形成用ランド）が密集して配置されている部分を言う。なお、内部バンプ配置領域は、インタポーザの表面について、裏面の当該領域に対応する部分についても使用する。このことは、以下の環状バンプ間領域、外部バンプ配置領域等についても同じである。
【００５７】
また、「環状バンプ間領域」とは、インタポーザの裏面において、内部バンプ配置領域の周辺に設けられた環状のバンプ電極（またはバンプ電極形成用ランド）が設けられていない領域を言う。
【００５８】
一方、「環状外部バンプ配置領域」とは、インタポーザの裏面において、環状バンプ間領域の外側に設けられた多数のバンプ電極（またはバンプ電極形成用ランド）が密集して配置されている部分を言う。
【００５９】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００６０】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００６１】
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
【００６２】
また、本願に於いて、図面に直接表示された各部の説明は、原則として、その図面に限り有効である。
【００６３】
１．本願の一実施の形態の半導体集積回路装置におけるデバイス構造（基本構造：バルクエッチバック矩形環）等の説明（主に図１から図６）
以下では、本願の主要な具体例であるＢＧＡに関して、外部バンプ電極の配列が、矩形の内部バンプ配置領域とその周りの矩形リング状の外部バンプ配置領域（環状外部バンプ配置領域）から構成されたものを例に例を取り具体的に説明する。しかし、以下の例は、そのほか、フルアレー型（全面敷き詰め型）ＢＧＡにも適用できることは言うまでもない。また、環状外部バンプ配置領域は、単一でも、多重でも良いことは言うまでもない。
【００６４】
インタポーザ（有機系多層配線基板）の構造に関して、ここでは、両面配線を有するコア基板と、その両面上に積層されたビルドアップ配線を１層ずつ有する４層ビルドアップ基板を例に取り具体的に説明したが、有機系多層配線基板はこの形式に限定されるものではない。たとえば、コア基板は、３層以上の配線層を有してもよく、両面のビルドアップ配線は、各多層でもよい。また、両面配線を有するコア基板のみの２層配線基板（多層配線基板）であってもよい。
【００６５】
また、この例では、半導体チップの裏面を、接着剤層を介して、直接、インタポーザ（有機系配線基板）の表面に搭載する例を説明するが、半導体チップの表面（デバイス面）のバンプ電極を介して、有機系配線基板の表面に搭載する（フリップチップ方式）ものでも良いことは言うまでもない。
【００６６】
更に、この例では、主に、積層チップ構造を例に取り具体的に説明するが、図２４から図２６に説明するように、単層チップ構造（平置き構造）を採用しても良いことは言うまでもない。
【００６７】
図１は本願の一実施の形態の半導体集積回路装置におけるデバイス構造（基本構造：バルクエッチバック矩形環）等を説明するための簡素化されたデバイス全体断面図である。図２は図１のデバイスの裏面全体平面図である（見易さを確保するため、裏面の配線、バンプ電極等および表面側のスペーサ、最上段の半導体チップ等は図示していない。図３に於いても同じ）。図３は図２を補足するもので、下層の半導体チップ、エッチバック矩形環等と、スペーサ、最上段の半導体チップ等との平面的位置関係を説明する裏面全体平面図である。図４は図２を補足するもので、下層の半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。図５は図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。図６は図１の一部断面切り出し領域Ｒ２にほぼ対応する部分の拡大断面図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置におけるデバイス構造（基本構造：バルクエッチバック矩形環）等を説明する。
【００６８】
まず、デバイスの全体の断面の概要を図１に示す。図１に示すように、インタポーザ１（有機系配線基板）の主要部は、ガラスエポキシ基板等のコア基板部１ｓが構成しており、コア基板部１ｓ（有機系配線基板）の裏面１ｒ側には、たとえば銅メタル膜等から構成された裏面配線４４、この裏面配線４４と同層のバンプランド１２（Ｂｕｍｐ  Ｌａｎｄ）等が設けられている。コア基板部１ｓの裏面１ｒ上および銅メタル膜上は、ほぼソルダレジスト（Ｓｏｌｄｅｒ  Ｒｅｓｉｓｔ）膜４ｒで被覆されており、インタポーザ１の内部領域のソルダレジスト膜４ｒには、エッチバック（Ｅｔｃｈ  ｂａｃｋ）溝９が設けられている。このエッチバック溝９は、エッチバック矩形環１０の一部であり、この断面部分は、その溝部１５である。バンプランド１２上には、たとえば、鉛フリー半田による半田バンプ等のバンプ電極８が取り付けられている。なお、裏面１ｒにおけるソルダレジスト膜４ｒの開口形式は、この例では、ＳＭＤ（Ｓｏｌｄｅｒ−Ｍａｓｋ  Ｄｅｆｉｎｅｄ）方式である。これは、裏面におけるバンプピッチが比較的大きいからである。なお、ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ−Ｍａｓｋ  Ｄｅｆｉｎｅｄ）方式でも良いことは言うまでもない。
【００６９】
一方、コア基板部１ｓの表面１ｆ側には、たとえば銅メタル膜等から構成された表面配線４１（たとえば図６）と同層のボンディングフィンガ１１（Ｂｏｎｄｉｎｇ  Ｆｉｎｇｅｒ）が設けられており、コア基板部１ｓの表面１ｆ上は、開口部等を除き、ソルダレジスト膜４ｆで被覆されている。なお、表面１ｆにおけるソルダレジスト膜４ｆの開口形式は、この例では、ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ−Ｍａｓｋ  Ｄｅｆｉｎｅｄ）方式である。これは、表面におけるフィンガピッチが比較的小さいからである。なお、ＳＭＤ（Ｓｏｌｄｅｒ−Ｍａｓｋ  Ｄｅｆｉｎｅｄ）方式でも良いことは言うまでもない。
【００７０】
インタポーザ１の表面１ｆ上には、半導体チップ２ｘ（第１の半導体チップ）が、たとえば、その裏面２ｒ（第２の主面）を介して搭載されており、その表面２ｆ（第１の主面、デバイス面）上には、たとえば、アルミニウム系メタル膜等で主に構成された多数のボンディングパッド５が設けられている。半導体チップ２ｘは、たとえば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）回路等を含むマイクロコンピュータチップ（またはロジックチップ）である（勿論、他の機能を有するチップであっても良い）。なお、ボンディングパッド５を構成するメタル膜は、アルミニウム系に限らず、銅系、タングステン系、金系、チタン系、銀系、パラジウム系などでも良いことは言うまでもない。これらのボンディングパッド５と、ボンディングフィンガ１１間は、たとえば、銅ワイヤ（銅系ワイヤ）を用いたボール＆ウエッジボンディング等により、相互接続されている。銅ワイヤ等のボンディングワイヤ６は、材料コストが金等に比べて大幅に安いというメリットを有する。なお、ボンディングワイヤ６としては、銅系のほか、金系、銀系、パラジウム系などでも良いことは言うまでもない。
【００７１】
半導体チップ２ｘ上には、スペーサ３または、その他の半導体チップ（すなわち第２の半導体チップ）は搭載されており、スペーサ３等の上には、更に、他の半導体チップ２ｙが搭載されている。半導体チップ２ｙは、たとえば、ＤＤＲ−ＳＤＲＡＭ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ  Ｓｙｎｃｈｒｏｎｏｕｓ  ＤＲＡＭ）等のメモリチップである（勿論、他の機能を有するチップであっても良い）。インタポーザ１（有機系配線基板）の表面１ｆは、半導体チップ２ｘ、スペーサ３等、半導体チップ２ｙおよびボンディングワイヤ６を覆うように、例えば、エポキシ系封止樹脂等から構成された樹脂封止体７によって封止されている。
【００７２】
次に、デバイスの全体の裏面を、エッチバック矩形環１０を中心に、簡素化して、図２に示す（表面１ｆ側におけるチップ等の位置を１点鎖線等で示す）。図２に示すように、この例に於いては、ほぼ正方形の矩形を呈するインタポーザ１（有機系配線基板）の表面１ｆの中央部に、半導体チップ２ｘが、同一の配向で配置されている。ここで、「同一の配向」とは、インタポーザ１の各辺とチップ（またはエッチバック矩形環１０）の対応する辺がほぼ平行であることをいう。エッチバック矩形環１０は、上下の横断辺１８ｇ、１８ｈが、それぞれ、半導体チップ２ｘを横断しており、その他の一対の辺は、半導体チップ２ｘの外部にある。この外部にある部分は、この例では、各単一のバルク溝部１５ｂ（溝部１５）から構成されている。ここで、この例では、インタポーザ１とエッチバック矩形環１０は、同一の配向で配置されている。すなわち、インタポーザ１の基板端辺１７ｇ、１７ｈは、それぞれエッチバック矩形環１０の横断辺１８ｇ、１８ｈとほぼ平行になっている。このようなスペーサや他の半導体チップを用いた積層構造は、パッケージ面積の低減に有効である。なお、横断辺は、この例では２本であるが、たとえば図３７に示すように、１本でも良いことは言うまでもない。
【００７３】
横断辺１８ｇは、両側のバルク溝部１５ｂ（溝部１５）と、ほぼ中央部のバルク非溝部１６ｂすなわち、非溝部１６（第１の非溝部）から構成されており、両端近傍の一対の交叉部２８の間が横断部２９であり、この例では、横断辺１８ｇの両端近傍の交叉部２８におけるエッチバック矩形環１０は、バルク溝部１５ｂの一部となっている。このように交叉部および、その近傍が溝部となっていることは、応力の集中の点からは不利であるが、エッチバック矩形環１０のレイアウトは比較的容易となる。また、横断部の内部に非溝部が設けられていることは、その部分で応力が緩和され、チップクラックの防止に有効である。この例に於いては、横断部は、直線状を呈しており、応力は集中しやすい傾向はあるが、当該部分のエッチバック矩形環１０の幅を狭くできるメリットがある。
【００７４】
一方、横断辺１８ｈは、両端および、ほぼ中央部のバルク溝部１５ｂ（溝部１５）と、それらの間の複数のバルク非溝部１６ｂすなわち、非溝部１６（第１の非溝部）等から構成されている。上と同様に、この例では、横断辺１８ｈの両端近傍の交叉部２８におけるエッチバック矩形環１０は、バルク溝部１５ｂの一部となっている。このように、エッチバック矩形環１０が、主に、バルク溝部１５ｂとバルク非溝部１６ｂから構成されているものを、特に、バルク状エッチバック矩形環１０ｂという。
【００７５】
横断辺１８ｇおよび横断辺１８ｈのように、非溝部１６（第１の非溝部）が、各横断部の中央部又は、その近傍に設けられていることは、応力の集中する溝部の長さを効率的に細分できる点で有利である。
【００７６】
次に、図２と同じ部分を更に別の図面（図３）を用いて説明する。図３に示すように、半導体チップ２ｘの表面２ｆ上には、たとえば、その端辺２ｇ、２ｈに沿って、多数のボンディングパッド５が配置されている。なお、ボンディングパッド５は、通常、半導体チップの他の２辺に沿っても配置されているが、ここでは、それらの表示は省略する（もちろん、特定の二辺のみに沿って配置しても良いことは言うまでもない）。半導体チップ２ｘの表面２ｆ上には、スペーサ３等が搭載されており、その端辺３ｇ、３ｈ（第１の端辺）等は、それぞれエッチバック矩形環１０の横断辺１８ｇ、１８ｈ（横断部２９）に近接し、これらに沿うように配置されている。この場合における「近接」とは、スペーサの当該端辺のインターポーザの裏面への正射影が、エッチバック溝内に落ちることを言う。
【００７７】
このような配置は、半導体チップ２ｘに対する応力の観点から言うと、より厳しい状況であるが、積層等の都合からこのようなレイアウトになる可能性は高いが、このような場合には、特に、エッチバック矩形環１０の横断部２９に非溝部１６（第１の非溝部）を設ける必要性が高くなる。スペーサ３等の上には、半導体チップ２ｙが搭載されており、その表面には、多数のボンディングパッド５が配置されている。半導体チップ２ｘ、２ｙ上の多数のボンディングパッド５は、インタポーザ１の表面１ｆ上に設けられたボンディングフィンガ部開口３５内に設けられた多数のボンディングフィンガ１１（図６）と、ボンディングワイヤ６によって相互接続されている（ここでは、ボンディングワイヤおよびフィンガは図示しない）。
【００７８】
次に、バンプ電極のレイアウト８との関係を明確にするために、図２および３と同じ部分を図４に示す。図４に示すように、エッチバック矩形環１０は、この例に於いては、インタポーザ１（有機系配線基板）の裏面１ｒ上の各々バンプ８又はバンプランド１２がマトリクス状に密集して配置された内部バンプ配置領域２１と環状外部バンプ配置領域２３の間に設けられたバンプ８又はバンプランド１２が設けられていない環状バンプ間領域２２に設けている。なお、環状バンプ間領域２２内に例外的に比較的少数のバンプ８又はバンプランド１２を設けても良い。エッチバック矩形環を平面的に言って環状バンプ間領域内に設けることは、他のバンプランドが密集している部分と異なり、スペースがとりやすい利点がある。
【００７９】
次に、図２のバルク非溝部周辺切り出し領域Ｒ１の拡大図を図５に示す。図５に示すように、バンプランド１２上には、バンプランド開口２０が設けられており、バンプランド開口２０の部分のバンプランド１２上には、電解メッキ膜１９が成膜されている。この電解メッキ膜１９は、たとえば、下層（内側）のニッケル膜および上層（外側）の金膜から構成されている。この金膜は、酸化防止膜またはボンディング金属であり、ニッケル膜は、バンプランド本体の銅膜と金膜間のバリアメタル膜である。各バンプランド１２は、ブラインドビア周辺ランド１４と一体となって連結されており、ブラインドビア周辺ランド１４の内部には、ブラインドビア２４が設けられている。ブラインドビア周辺ランド１４は、メッキ共通線２５（図１２）と接続するための裏面配線４４と一体となって連結されている。裏面配線４４はエッチバック溝９（バルク溝部１５ｂすなわち溝部１５）の淵まで至っている。メッキ共通線２５と接続するための裏面配線４４はバンプランド１２と連結されていても良い。エッチバック溝９内に於いては、メッキ共通線（図１２）は除去され、共通メッキ線が除去された部分２５ｚ（点線部分）となっている。単一のバルク溝部１５ｂは、一続きのエッチバック溝９となっており、一対のバルク溝部１５ｂの間が、一続きの非溝部（第１の非溝部）１６すなわちバルク非溝部１６ｂとなっている。バルク非溝部１６ｂと、その両端の一対のバルク溝部１５ｂの端部が、メッキ線のない部分４０となっており、バンプランド開口２０とエッチバック溝９以外の部分が、ソルダレジスト膜４ｒがカバーしている部分４ｃとなっている。ここで、エッチバック溝９の溝幅ＧＷは、たとえば、１８０マイクロメートル程度を好適なものとして例示することができる。
【００８０】
次に、図１の一部断面切り出し領域Ｒ２および図５のＡ−Ａ’断面に対応する部分を図６に示す。ここでは、たとえば図１のインタポーザ１のコア基板部１ｓの詳細構造は示されている。図６に示すように、コア基板部１ｓは、中央部のガラスエポキシコア基板３０および、その中に埋め込まれた埋め込み貫通ビア３２を有する。そして、ガラスエポキシコア基板３０の表面１ｆ側には、銅膜等のメタル膜から構成された第２層配線４２、いずれも同層のメタル膜から構成された第２層貫通ビア周辺ランド３６、第２層ブラインドビア周辺ランド３８等が形成されており、これらの上層は、表面側ビルドアップ層の一部でもある表面ビルドアップ絶縁膜３１ｆ（たとえば、エポキシ系有機絶縁膜）によってカバーされている。
【００８１】
一方、ガラスエポキシコア基板３０の裏面１ｒ側には、銅膜等のメタル膜から構成された第３層配線４３、いずれも同層のメタル膜から構成された第３層貫通ビア周辺ランド３７、第３層ブラインドビア周辺ランド３９等が形成されており、これらの上層は、裏面側ビルドアップ層の一部でもある裏面ビルドアップ絶縁膜３１ｒ（たとえば、エポキシ系有機絶縁膜）によってカバーされている。
【００８２】
表面ビルドアップ絶縁膜３１ｆ上には、銅膜等のメタル膜から構成された表面配線４１、同層のメタル膜から構成されたボンディングフィンガ１１、表面ブラインドビア周辺ランド４５等が形成されており、ボンディングフィンガ１１とその周辺以外の部分は、ソルダレジスト膜４ｆによってカバーされている。なお、表面ブラインドビア周辺ランド４５の部分のブラインドビアは、この例では、表面配線４１と同層のメタル膜から構成されている。また、ボンディングフィンガ１１上には、電解メッキ膜１９が形成されている。
【００８３】
一方、裏面ビルドアップ絶縁膜３１ｒ上には、銅膜等のメタル膜から構成された裏面配線４４、いずれも同層のメタル膜から構成されたバンプランド１２、裏面ブラインドビア周辺ランド１４等が形成されており、これらの上層は、これらの上層は、エッチバック溝９およびバンプ電極８が形成されている部分を除き、ソルダレジスト膜４ｒによってカバーされている。なお、裏面ブラインドビア周辺ランド１４の部分のブラインドビア２４は、この例では、裏面配線４４と同層のメタル膜から構成されている。また、バンプランド１２上には、電解メッキ膜１９が形成されている。
【００８４】
インタポーザ１（有機系配線基板）の表面１ｆであってソルダレジスト膜４ｆ上には、たとえば、銀ペースト膜２６ｇ等の接着剤膜２６を介して、半導体チップ２ｘが搭載されており、このデバイス面２ｆ（第１の主面）上には、ボンディングパッド５が設けられている。ボンディングパッド５とボンディングフィンガ１１間は、ボンディングワイヤ６で相互接続されており、また、半導体チップ２ｘのデバイス面２ｆ上には、たとえば、ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）等の接着剤膜２６（２６ｄ）を介して、スペーサ３等が搭載されている。更に、スペーサ３等の上には、同様に、たとえば、ＤＡＦ（２６ｄ）等の接着剤膜２６を介して、他の半導体チップ２ｙが搭載されている。インタポーザ１の表面１ｆには、半導体チップ２ｘ、２ｙ、スペーサ３等、ボンディングワイヤ６、ボンディングフィンガ１１およびその周辺、ソルダレジスト膜４ｆ等を覆うように、樹脂封止体７が形成されている。このような接着剤膜による通常ダイボンディング（フリップチップボンディングではないもの）と、ワイヤボンディングの組み合わせは、コスト削減に有効である。一方、チップ下の接着剤膜が、フリップチップボンディングの際のアンダーフィルの厚さと比べて相当に薄いので、インタポーザの変形の影響を受けやすいと考えられる。
【００８５】
なお、接着剤膜２６としては、濡れ性、塗布性、チキソトロピ（Ｔｈｉｘｏｔｒｏｐｙ）等が良好な銀ペースト膜（銀フィラーを含有した塗布系エポキシ系接着剤膜等の導電性接着剤膜）が好適であるが、十分なチップの絶縁性を確保したい場合は、絶縁性接着剤膜（ＤＡＦ等の接着シート，シリカ粉末を含有した塗布系エポキシ系接着剤膜等）でもよい。塗布系接着剤膜はＤＡＦに比べて、材料単価上のメリットがあり、ＤＡＦ等のシート状接着剤膜は、チップクラックが比較的起こりにくいというメリットを有する。なお、各チップのボンディングは、塗布系接着剤膜でも、ＤＡＦ等の接着シートでも良いことは言うまでもない。
【００８６】
ここで、前記実施の形態の構造をより具体的に示すために、主要部分の寸法等の一例を以下に示す。すなわち、図６等に関して、半導体チップ２ｘ（第１の半導体チップ）の厚さは、たとえば、７０マイクロメートル程度（好適な範囲としては、１００マイクロメートル以下で、且つ５マイクロメートル以上）である。なお、チップの厚さは、１００マイクロメートル（汎用される上限は、たとえば、２００マイクロメートル程度）を超えるものでも良いことは言うまでもない。インタポーザ１の厚さは、たとえば、縦２５０マイクロメートル程度（汎用される範囲としては、２００から３００マイクロメートル程度）であり、パッケージ厚さは、例えば、１から２ミリメートル程度である。スペーサ３の厚さは、たとえば、５０マイクロメートル程度（汎用される範囲としては、３０から７０マイクロメートル程度）であり、他の半導体チップ２ｙの厚さは、たとえば、５０マイクロメートル程度（汎用される範囲としては、３０から７０マイクロメートル程度）である。モールド厚さは、たとえば、７５０マイクロメートル程度（汎用される範囲としては、５００から１０００マイクロメートル程度）であり、銀ペースト膜２６ｇの厚さは、たとえば、３０マイクロメートル程度（汎用される範囲としては、２０から４０マイクロメートル程度）である。ＤＡＦ（２６ｄ）の厚さは、たとえば、２０マイクロメートル程度（汎用される範囲としては、１０から３０マイクロメートル程度）である。電解メッキ膜１９のニッケル膜の厚さは、たとえば、３マイクロメートル程度（汎用される範囲としては、２から５マイクロメートル程度）であり、金膜の厚さは、たとえば、０．５マイクロメートル程度（汎用される範囲としては、０．３から０．７マイクロメートル程度）である。ガラスエポキシコア基板３０の厚さは、たとえば、６０マイクロメートル程度（汎用される範囲としては、４０から８０マイクロメートル程度）である（ガラス転移温度は、たとえば、摂氏１６５度程度）。ビルドアップ絶縁膜３１ｆ、３１ｒの厚さは、たとえば、４０マイクロメートル程度（汎用される範囲としては、３０から５０マイクロメートル程度）である（ガラス転移温度は、たとえば、摂氏１５６度程度）。ソルダレジスト膜４ｆ、４ｒの厚さは、たとえば、２５マイクロメートル程度（汎用される範囲としては、２０から３０マイクロメートル程度）である。表面配線４１および裏面配線４４の厚さは、たとえば、１０マイクロメートル程度（汎用される範囲としては、７から１５マイクロメートル程度）である。第２層配線４２および第３層配線４３の厚さは、たとえば、２２マイクロメートル程度（汎用される範囲としては、１５から３０マイクロメートル程度）である。ブラインドビア２４の径は、たとえば、８０マイクロメートル程度（汎用される範囲としては、６０から１００マイクロメートル程度）である。埋め込み貫通ビア３２の径は、たとえば、１００マイクロメートル程度（汎用される範囲としては、９０から１５０マイクロメートル程度）である。
【００８７】
次に、図５等に関して、エッチバック溝１０の溝幅ＧＷは、たとえば、１８０マイクロメートル程度（好適な範囲としては、たとえば、１５０から２１０マイクロメートル程度）である。バルク非溝部１６ｂの溝の長さは、たとえば、６００マイクロメートル程度（好適な範囲としては、たとえば、３６０から２０００マイクロメートル程度）である。特に、長さが幅の５倍以上のもの（例えば、長さ９００マイクロメートル程度以上）を「ロング＆バルク非溝部」と呼ぶが、これは、応力緩和の効果が特に大きいと考えられる。配線や共通メッキ線の幅は、たとえば、５０マイクロメートル程度（好適な範囲としては、たとえば、２５から７５マイクロメートル程度）である。バンプランド１２のピッチは、たとえば、５００マイクロメートル程度（好適な範囲としては、たとえば、３００から７００マイクロメートル程度）である。バンプランド１２の径は、たとえば、４００マイクロメートル程度（好適な範囲としては、たとえば、３００から５００マイクロメートル程度）である。
【００８８】
次に、図２および図３に関して、半導体チップ２ｘの平面的な寸法は、たとえば、縦７．１ミリメートル程度（汎用される範囲としては、４から１０ミリメートル程度）、横４．２ミリメートル程度（汎用される範囲としては、４から１０ミリメートル程度）である。インタポーザ１の平面的な寸法は、たとえば、縦および横１２ミリメートル程度（汎用される範囲としては、１０から１５ミリメートル程度、なお、図３０のように、正方形に限らず、長方形でも良い）である。半導体チップ２ｙの平面的な寸法は、たとえば、縦６．４ミリメートル程度（汎用される範囲としては、５から１２ミリメートル程度）、横６．９ミリメートル程度（汎用される範囲としては、５から１２ミリメートル程度）である。スペーサ３の平面的な寸法は、たとえば、縦５．３ミリメートル程度（汎用される範囲としては、３から１２ミリメートル程度）、横３．９ミリメートル程度（汎用される範囲としては、３から１２ミリメートル程度）である。エッチバック矩形環１０の平面的な寸法は、たとえば、縦５．７ミリメートル程度（汎用される範囲としては、４から１０ミリメートル程度）、横５．２ミリメートル程度（汎用される範囲としては、４から１０ミリメートル程度）である。横断辺１８ｇのバルク非溝部１６ｂの長さは、たとえば、８００マイクロメートル程度（好適な範囲としては、たとえば、６００から２０００マイクロメートル程度）である。横断辺１８ｈの各バルク非溝部１６ｂの長さは、たとえば、５００マイクロメートル程度（好適な範囲としては、たとえば、３６０から７００マイクロメートル程度）である。横断辺１８ｈにおける中間のバルク溝部１５ｂの長さは、たとえば、１５００マイクロメートル程度（好適な範囲としては、たとえば、１０００から２０００マイクロメートル程度）である。
【００８９】
次に、図４に関して、環状バンプ間領域２２の幅は、たとえば、１１００マイクロメートル程度（好適な範囲としては、たとえば、７００から１５００マイクロメートル程度）である。
【００９０】
２．本願の前記一実施の形態の半導体集積回路装置に関する製造方法における基板プロセスの説明（主に図７から図１５）
このセクションでは、セクション１の構造に対応する多層配線基板の製造プロセスの要部の一例を説明する。このセクションで説明するプロセスは、多層配線基板の製造プロセスの一例であり、種々変形可能であることはいうまでもない。
【００９１】
以下では、主にセミアディティブ方式を例に取り具体的に説明するが、製造プロセスとしては、セミアディティブ方式のほか、サブトラクティブ方式でも、アディティブ方式でも良いことは言うまでもない。
【００９２】
図７は本願の前記一実施の形態の半導体集積回路装置に関する製造方法における基板プロセスを説明するためのプロセスブロックフロー図である。図８は表裏ソルダレジスト膜形成＆パターニング工程１０３の完了時点におけるメッキ線の配置を説明するための有機系配線パネル６１の裏面全体平面図である。図９はメッキ線の配置を説明するための図８の有機系配線シート６２の裏面全体平面図である。図１０はメッキ線の配置を説明するための図９の有機系配線単位基板６３の裏面全体平面図である。図１１は図１０の基板コーナ部切り出し領域Ｒ３の部分のバンプランドおよび関連する配線等を示した裏面拡大全体平面図である。図１２は図１０のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図（表裏ソルダレジスト膜形成＆パターニング工程１０３の完了時点）である。図１３は図１０のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図（パッド電解メッキ工程１０４の完了時点）である。図１４はメッキ線除去工程１０５（エッチバック工程）における図１０に対応する有機系配線単位基板６３の裏面全体平面図である。図１５は図１０のバルク非溝部周辺切り出し領域Ｒ１の図１４に対応する裏面拡大平面図（エッチバック工程１０５の完了時点）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造方法における基板プロセスを説明する。
【００９３】
先ず、図７に示すように、ガラスエポキシコア基板３０（たとえば、図６参照、以下同じ）に貫通ビア、第２層配線、第３層配線等がパターニングされ、これらの上の両面にビルドアップ絶縁膜が形成され、そこの必要な部分にレーザビア等が設けられた有機パネルを準備する（パネル準備工程１０１）。次に、たとえば、セミアディティブ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）法等により、表面配線および裏面配線（ブラインドビアの埋め込み等を含む）のパターニングを実行する（表裏メタルパターン加工工程１０２）。このパターニングは、たとえば、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法またはアディティブ（Ａｄｄｉｔｉｖｅ）法等によってもよい。
【００９４】
表裏メタルパターン加工工程１０２が完了した時点の有機パネル６１のメッキ線に着目した裏面全体レイアウトを図８に示す。図８に示すように、有機パネル６１上には、複数のシート領域６２がマトリクス状に設けられており、その周辺部には、裏面配線４４（図６）と同層のメタル膜から構成された矩形環状のパネル外周メッキ線６４が設けられている。このパネル外周メッキ線６４は、同様にいずれも同層のメタル膜から構成されたパネル外周シート外周間連結線６６等を介して、各シート領域６２の外周部に設けられ、同様にいずれも同層のメタル膜から構成されたシート外周メッキ線６５に接続されている。
【００９５】
次に、図８のシート領域６２の詳細共通メッキ線構造を図９に示す。図９に示すように、シート外周メッキ線６５の内側の各単位基板領域６３は、いずれも同層のメタル膜から構成された格子状の単位基板外周メッキ線６７で区画されており、たとえば、いずれも同層のメタル膜から構成されたシート外周単位基板外周間連結線６８を介して、シート外周メッキ線６５に接続されている。
【００９６】
次に、図９の単位基板領域６３の詳細共通メッキ線構造を図１０に示す。図１０に示すように、単位基板領域６３の周辺部には、裏面配線４４（図６）と同層のメタル膜から構成された矩形環状の単位基板外周メッキ線６７が設けられている。単位基板領域６３の中央部には、単位基板外周メッキ線６７と同層のメタル膜から構成され、ほぼ環状の内部リングメッキ線７０が設けられている。なお、環状といっても、この場合は、閉環ではなく、メッキ線のない部分４０（図２のバルク非溝部１６ｂに対応）があり、ところどころで、幾何学的に分離されている。しかし、内部リングメッキ線７０の各部分は、単位基板外周メッキ線６７と同層のメタル膜から構成された内外連結メッキ線６９によって、単位基板外周メッキ線６７と電気的に接続されている。なお、内外連結メッキ線６９は裏面配線４４、ブラインドビア周辺ランド１４、バンプランド１２（図５）のいずれか１つ以上を経由して内部リングメッキ線７０と、単位基板外周メッキ線６７とを電気的に接続しても良い。あるいはブラインドビア２４、貫通ビア３２のいずれか１つ以上を経由して内部リングメッキ線７０と、他の層に構成されたメタル膜からなる単位基板外周メッキ線（不図示）とを電気的に接続しても良い。特に、ボンディングフィンガ１１（図６）を経由し、ボンディングフィンガ１１（図６）と同層に構成されたメタル膜からなる単位基板外周メッキ線（不図示）と接続することで内外連結メッキ線６９の形成領域を小さくできる。なお、内部リングメッキ線７０は、この時点では、必要に応じて、閉環であっても良い。
【００９７】
次に、図１０の基板コーナ部切り出し領域Ｒ３の実際の配線等の様子を更に詳しく例示した図１０に対応する裏面拡大全体平面図を図１１に示す。図１１に示すように、バンプランド１２が多数、マトリクス状に配置されており、単位基板領域６３の周辺の各バンプランド１２は、たとえば、個別に裏面配線４４を介して単位基板外周メッキ線６７に接続されている。一方、内部の各バンプランド１２は、たとえば、個別に裏面配線４４を介して内部リングメッキ線７０に接続されている。内部リングメッキ線７０のうち、太い点線で示した部分は、メッキ線のない部分４０であり、２点鎖線で示した部分は、図７のメッキ線除去工程１０５（図１５参照）において、エッチバックによりメッキ線およびソルダレジスト膜が除去されるべき部分２７である。すなわち、図７のメッキ線除去工程１０５において、この部分に、エッチバック溝９（バルク溝部１５ｂ）が形成され、メッキ線のない部分４０がバルク非溝部１６ｂとなる。
【００９８】
次に、図７の表裏ソルダレジスト膜形成＆パターニング工程１０３が完了した時点の図１０のバルク非溝部周辺切り出し領域Ｒ１（図５に対応）を図１２に示す。図１２に示すように、パネル６１の両面に、ソルダレジスト膜４ｆ、４ｒを形成し、パターニングすることによって、たとえば、バンプランド開口２０を形成する（図１１の表裏ソルダレジスト膜形成＆パターニング工程１０３）。この段階では、ここに描かれた各バンプランド１２は、裏面ブラインドビア周辺ランド１４および裏面配線４４を介して、内部リングメッキ線７０の一部である共通メッキ線２５に接続されている。
【００９９】
次に、図１３に示すように、電解メッキにより、バンプランド開口２０の部分等（パネル６１の表面では、たとえば、ボンディングフィンガ１１の部分など）に電解メッキ膜１９が形成される（図１１のパッド等メッキ工程１０４）。電解メッキは、たとえば、図８のパネル外周メッキ線６４等から電流を供給することによって実行される。電解メッキ膜１９としては、銅系メタル膜に近い側から、たとえば、ニッケル膜および金膜から構成された積層膜を好適なものとして、例示することができる。
【０１００】
次に、図１４および図１５に示すように、まず、ソルダレジスト膜４ｆ、４ｒのエッチバックが実行され、パネル６１の裏面に於いては、単位基板外周メッキ線６７（図１０）のある部分に沿って、エッチバック溝９（単位基板外周メッキ線エッチバック溝７１）が形成され、内部リングメッキ線７０のある部分に沿って、それぞれエッチバック溝９が形成される。更に、その状態で、銅のウエットエッチングを実行して、各エッチバック溝９内の銅配線を除去する。これにより、各バルク溝部１５ｂ（１５）および各バルク非溝部１６ｂ（１６）が形成される。これらのプロセスは、通常、効率を考慮して、パネル６１の表面についても同時に実行されるが、必要に応じて、別々に実行しても良い。
【０１０１】
次に、図７に示すように、パネル６１の配線等の導通および短絡試験を実行する（電気試験工程１０６）。これは、前記工程に於いて、共通メッキ線等が除去されているので、個々のバンプランド１２等が、相互に直流的に独立した状態となっているので、導通試験および短絡試験等が可能となるからである。
【０１０２】
次に、図７に示すように、パネル６１を各シート６２に分割して（シート分割工程１０７）、たとえば、次の半導体チップ搭載工程１１１（図１６）に移行する。
【０１０３】
３．本願の前記一実施の形態の半導体集積回路装置に関する製造方法における組み立てプロセスの説明（主に図１６から図１９）
このセクションでは、セクション１の構造に対応する半導体集積回路装置の組み立てプロセスの要部の一例を説明する。このセクションで説明するプロセスは、半導体集積回路装置の組み立てプロセスの一例であり、種々変形可能であることはいうまでもない。
【０１０４】
ここでは、半導体の例として、シリコンを例示するが、シリコン系半導体のほか、ゲルマニウム系、化合物半導体（ＳｉＧｅ，ＧａＮ，ＳｉＣ、ＩｎＰ、ＧａＡｓ）系でも良いことは言うまでもない。
【０１０５】
ここでは、有機配線シート６２（図９）単位で搬送して組み立てる例を具体的に説明したが、単位基板６３（図９）単位で搬送して組み立てても良いことは言うまでもない。しかし、シート６２（図９）単位のほうが効率的であり、ハンドリングも容易である。
【０１０６】
以下では、シート全体を一括して封止し、その後に、パッケージダイシング等で分割するＭＡＰ（Ｍｏｌｄ  Ａｒｒａｙ  Ｐａｃｋａｇｉｎｇ）方式を例に取り説明するが、個別封止方式でも良いことは言うまでもない。
【０１０７】
図１６は本願の前記一実施の形態の半導体集積回路装置に関する製造方法における組み立てプロセスを説明するためのプロセスブロックフロー図である。図１７はワイヤボンディング工程１１２の途中における図１に対応する簡素化されたデバイス全体断面図（有機系配線シート６２の単位基板６３）である。図１８は図１に対応する簡素化されたデバイス全体断面図（樹脂封止工程１１３の途中）である。図１９は図１に対応する簡素化されたデバイス全体断面図（バンプ電極取り付け工程１１４）である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置に関する製造方法における組み立てプロセスを説明する。
【０１０８】
図１６に示すように、シート６２の表面の各単位基板領域６３に、たとえば、銀ペーストを塗布し、それを介して、半導体チップ２ｘ（第１の半導体チップ）をチップボンディングする（半導体チップ搭載工程１１１）。
【０１０９】
次に、図１７に示すように、たとえば、ワイヤボンディング装置のワイヤボンディングステージ９１上に、シート６２をセットして、たとえばキャピラリ９２（ボンディングツール）により、ワイヤボンディングを実行する（図１６のワイヤボンディング工程１１２）。この例に於いては、使用するワイヤ６は、たとえば、銅ワイヤ（たとえば、純度９９．９９重量％以上の純銅）であり、ボンディング方法は、たとえばサーモソニックボンディング（Ｔｈｅｒｍｏｓｏｎｉｃ  Ｂｏｎｄｉｎｇ）であり、ボンディング形式は、たとえば、ボール＆ウエッジボンディング（Ｂａｌｌ＆Ｗｅｄｇｅ  Ｂｏｎｄｉｎｇ）である。なお、ボンディングツールとしては、キャピラリのほか、ウエッジ（Ｗｅｄｇｅ）を用いてもよく、ボンディング方法は、サーモソニックボンディングのほか、サーモコンプレッションボンディング（Ｔｈｅｒｍｏｃｏｍｐｒｅｓｓｉｏｎ  ｂｏｎｄｉｎｇ）でもウルトラソニックボンディング（Ｕｌｔｒａｓｏｎｉｃ  ｂｏｎｄｉｎｇ）でもよい。ワイヤの材料については、銅ワイヤが材料単価の点から有利であるが、チップへのダメージ低減の観点からは、金ワイヤ、パラジウムワイヤ等が有利である。その他、ワイヤとしては、アルミニウム系ワイヤ、銀系ワイヤ、その他が適用可能である。また、この例では、ボンディングパッド５側をボールボンディングとし、ボンディングフィンガ１１側をウエッジボンディングとする順方向ボンディングとしたが、ボンディングパッド５側をウエッジボンディングとし、ボンディングフィンガ１１側をボールボンディングとする逆方向ボンディングとしてもよい。半導体チップ２ｘのワイヤボンディングが完了すると、更に、半導体チップ２ｘのデバイス面２ｆ（第１の主面）上に、たとえば、ＤＡＦ等を介してスペーサ３を搭載する。なお、ＤＡＦ等のシート系接着剤膜の代わりに、先と同様に塗布系接着剤膜でもよい。次に、スペーサ３上に、たとえば、ＤＡＦ等を介して他の半導体チップ２ｙを搭載する。なお、ＤＡＦ等のシート系接着剤膜の代わりに、先と同様に塗布系接着剤膜でもよい。その後、必要に応じて、半導体チップ２ｙについての、ワイヤボンディング等を実行する。
【０１１０】
次に、図１８に示すように、たとえば、シート６２をモールド装置の下金型９３および上金型９４の間（モールドキャビティ）にセットして、たとえば、トランスファモールド（Ｔｒａｎｓｆｅｒ  Ｍｏｌｄ）により、樹脂封止工程１１３（図１６）を実行する。トランスファモールドは、溶融した封止樹脂に高圧の樹脂注入圧９５を印加して、モールドキャビティに封止樹脂を充填して、樹脂封止体７を形成するものである。なお、封止方法としては、トランスファモールドのほか、コンプレッションモールド（Ｃｏｍｐｒｅｓｓｉｏｎ  Ｍｏｌｄ）でもよい。一般に、トランスファモールドは量産に有利であり、コンプレッションモールドの方は、より少量の生産に有利である。
【０１１１】
次に、図１９に示すように、たとえば、シート６２の裏面のバンプランド１２上に、バンプ電極８を取り付ける（図１６のバンプ電極取り付け工程１１４）。バンプ電極８としては、たとえば、鉛フリー半田バンプ電極等の半田系バンプ電極が好適であるが、金系バンプ電極でも、銅系バンプ電極でも、その他のバンプ電極でも良いことは言うまでもない。
【０１１２】
次に、図１６に示すように、デバイス分割工程１１５（たとえば、パッケージダイシングによる）を経て、シート６２は個々の単位基板６３に分割され、図１に示すような最終デバイスとなる。
【０１１３】
４．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングとスペーサの位置に関する変形例（スペーサ端辺非近接レイアウト）等の説明（主に図２０）
このセクションでは、セクション１のデバイス構造における図３の部分の変形例について説明する。従って、以下の説明は、図３の変形例に関するものであり、セクション１から３の各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１１４】
図２０は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングとスペーサの位置に関する変形例（スペーサ端辺非近接レイアウト）等を説明するための図３に対応する裏面全体平面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングとスペーサの位置に関する変形例（スペーサ端辺非近接レイアウト）等を説明する。
【０１１５】
セクション１の例では、図１，図３および図６に示すように、半導体チップ２ｘ（第１の半導体チップ）上に、スペーサ３（または第２の半導体チップ）があり、その少なくとも一つの端辺３ｇ、３ｈ（第１の端辺）が、これに近接する横断部２９（または横断辺１８ｇ、１８ｈ）の上方または、その近傍をこれに沿うように配置されている。従って、レイアウトがしやすい反面、半導体チップ２ｘにかかる応力が、エッチバック溝９の半導体チップ２ｘへの正射影部分（図１および図６の１点鎖線の間）に集中しやすい傾向がある。
【０１１６】
そこで、図２０の例に於いては、スペーサ３等の少なくとも一つの端辺３ｇ、３ｈを横断部２９（または横断辺１８ｇ、１８ｈ）に近接しないようにしている。ここで、近接しないようにとは、具体的には、スペーサ３等の少なくとも一つの端辺３ｇ、３ｈが、エッチバック溝９の半導体チップ２ｘへの正射影部分に入らないことを言う（非近接条件）。なお、この非近接レイアウトは、スペーサ３等の一対の端辺３ｇ、３ｈの両方に対して、非近接条件を満足するようにレイアウトすると特に好適であるが、一方のみが非近接条件を満足するようにレイアウトしても効果がある。これは、半導体技術に於いては、諸般の理由から、特定の部分にはクラックが入りにくいという状況が散見されるからである。
【０１１７】
５．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリング横断部両端（交叉部）に関する変形例（チップ端辺交叉部非溝部エッチバックリング）等の説明（主に図２１）
このセクションでは、セクション１のデバイス構造における図２の交叉部２８に関する変形例について説明する。従って、以下の説明は、図２の変形例に関するものであり、セクション１から４の各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１１８】
図２１は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリング横断部両端（交叉部）に関する変形例（チップ端辺交叉部非溝部エッチバックリング）等を説明するための図２に対応する裏面全体平面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリング横断部両端（交叉部）に関する変形例（チップ端辺交叉部非溝部エッチバックリング）等を説明する。
【０１１９】
図２の例では、エッチバック矩形環１０は、交叉部２８においては、バルク溝部１５ｂとなっている。このようなレイアウトは、エッチバック矩形環１０のレイアウトが容易である反面、応力が半導体チップ２ｘの端部に集中しやすい傾向にある。応力がチップの端部に集中すると、特にチップクラックが発生しやすい。このため、図２１の例では、各交叉部２８におけるエッチバック矩形環１０を局所的に、（又は、大域的に）非溝部、すなわち、交叉部非溝部１６ｓとするものである。ここで、局所的な非溝部とは、たとえば、後に説明する単一のドット間非溝部１６ｄに対応し、大域的な非溝部とは、たとえば、セクション１で説明したバルク非溝部１６ｂおよびロング＆バルク（Ｌｏｎｇ  ＆  Ｂｕｌｋ）非溝部に対応する。
【０１２０】
このように、各交叉部２８におけるエッチバック矩形環１０を非溝部（交叉部非溝部１６ｓ）とすること（横断部の両端部およびその近傍を非溝部とすること）により、応力がチップの端部に集中することを緩和することができる。この「交叉部の非溝化」は、全ての交叉部２８に適用すると、チップクラック防止の観点から特に好適であるが、少なくとも一つの交叉部２８に適用した場合も一定の効果が期待できる。これは、半導体技術に於いては、複数の等価に見える場所も、複雑な要素の組み合わせにより、等価ではなく、問題のおきにくい場所が存在するからである。
【０１２１】
交叉部非溝部１６ｓの具体例については、図２１に示すとおりの局所的な比較的短い非溝部を好適なものとして例示することができる。これは、交叉部は、必然的にインタポーザのコーナ部に近いため、エッチバック矩形環の長さあたりの割り当てバンプランド数が多いからである。
【０１２２】
また、交叉部非溝部１６ｓを付加的なバルク非溝部１６ｂとすることも有効である。これは、マクロな長さになり、応力緩和の効果が大きいからである。
【０１２３】
更に、次のセクションで説明するドット間非溝部１６ｄとドット状溝部１５ｄの組み合わせ（単一ではなく、大域的に使用する。例えば、２から３回程度の繰り返しで、交叉部をドット間非溝部１６ｄとする）とすることも有効である。これは、ドット間非溝部１６ｄとドット状溝部１５ｄの組み合わせの場合は、その部分にメッキ線を連続して配置しやすいからである。
【０１２４】
６．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの全体構造に関する変形例（ドット状エッチバックリング）等の説明（主に図２２および図２３）
セクション１の例では、比較的長く連続した溝部および非溝部から構成されたバルク状エッチバックリングについて説明したが、このセクションでは、比較的細かく分割された溝部および非溝部から構成されたドット状エッチバックリングについて説明する。しかし、これらの分類は、エッチバックリングの両極構造を示すもので、これらの中間の構造（図３８および図３９を参照）を適用しても良いことは言うまでもない。
【０１２５】
以下の説明は、図２および図５の変形例に関するものであり、セクション１から５の各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１２６】
図２２は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの全体構造に関する変形例（ドット状エッチバックリング）等を説明するための図２に対応する裏面全体平面図である。図２３は図２２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。これに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの全体構造に関する変形例（ドット状エッチバックリング）等を説明する。
【０１２７】
セクション１から５に於いては、主にバルク溝部１５ｂとバルク非溝部１６ｂから構成されたエッチバック矩形環１０、すなわちバルク状エッチバック矩形環について説明した。一方、このセクションでは、図２２および図２３に示すように、主にドット状溝部１５ｄとドット間非溝部１６ｄから構成されたドット状エッチバック矩形環１０ｄ（１０）について説明する。すなわち、ドット状溝部１５ｄとは、図２３に示すように、比較的短い長さ（溝の長さＧＬ）のエッチバック溝９から構成されているものである。一方、ドット間非溝部１６ｄとは、比較的短い長さ（溝間隔ＧＳ）の非溝部１６（ドット間非溝部１６ｄ）から構成されているものである。ここで、「比較的短い」というのは、エッチバック溝９の幅、すなわち溝幅ＧＷを基準として考える。具体的には、定義で説明したように、「ドット状溝部」、「ドット間非溝部」等というときは、それぞれの長さ、すなわち、溝の長さＧＬおよび溝間隔ＧＳが溝幅ＧＷの２倍未満であることを示す。これに対して、対応する長さが溝幅ＧＷの２倍以上であるものを、「バルク溝部」、「バルク非溝部」という。なお、ドット状溝部およびドット間非溝部の長さ、すなわち溝の長さＧＬおよび溝間隔ＧＳの実用的な下限は、共通メッキ線等の幅を考えると、溝間隔ＧＳの６０％以上程度となる。
【０１２８】
ここで、この例の構造をより具体的に示すために、主要部分の寸法等の一例を以下に示す。ただし、ほとんどの寸法は、セクション１に説明したものと基本的に同じであり、ここでは異なるものだけを説明する。すなわち、溝の長さＧＬおよび溝間隔ＧＳは、たとえば、１８０マイクロメートル程度（好適な範囲としては、たとえば、１００マイクロメートル程度以上から、３６０マイクロメートル程度未満）である。
【０１２９】
ここで、バルク非溝部１６ｂ（例えば、図５）とドット間非溝部１６ｄの構造の相違に注意する必要がある。すなわち、図５からわかるように、通常、バルク非溝部１６ｂには、共通メッキ線２５がないが、ドット間非溝部１６ｄには、両端を切断されているものの共通メッキ線２５が存在する。言い換えると、ドット状エッチバック矩形環は、エッチバック工程１０５（図７）の前においては、溝部であるか非溝部であるかに係らず、一体のリング状の共通メッキ線を組織的に配置しておけるメリットを有する。なお、バルク状エッチバック矩形環のバルク非溝部においても、必要に応じて共通メッキ線を配置しても良いことは言うまでもない。
【０１３０】
７．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する各種変形例等の説明（主に図２４から図３０）
このセクションでは、セクション１および４から６で説明したデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する各種変形例を説明する。
【０１３１】
図２４は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（平置きマルチチップ型バルクエッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。図２５は図２４を補足するもので、半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。図２６は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（平置きマルチチップ型ドット状エッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。図２７は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（斜めチップ配向バルクエッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。図２８は図２７を補足するもので、半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。図２９は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（斜めチップ配向ドット状エッチバック矩形環）等を説明するための図２に対応する裏面全体平面図である。図３０は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する変形例（長方形基板バルクエッチバック矩形環）等を説明するための半導体チップ、エッチバック矩形環等と、有機系配線基板の裏面のバンプ電極の配列等との平面的位置関係を説明する裏面全体平面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングと半導体チップのレイアウトに関する各種変形例等を説明する。
【０１３２】
（１）平置きマルチチップ型バルクエッチバック矩形環（主に図２４および図２５）：
以下の説明は、図２および図３の変形例に関するものであり、セクション１から６およびセクション７のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１３３】
図２および図３の例に於いては、複数の半導体チップ２ｘ、２ｙ等を積層した場合を説明したが、ここでは、複数の半導体チップ２ｘ、２ｙを平置きした場合の一例を説明する。図２４に示すように、この場合は、半導体チップのクラックの原因となる横断辺は、横断辺１８ｇ一つのみである。半導体チップ２ｙに関して、Ｌ字状のオーバラップ部分はあるものの、応力緩和に寄与する部分４６，４７が有るので、応力集中により、チップクラックにまで至る可能性は比較的低い。従って、この場合、バルク状エッチバック矩形環１０ｂを使用するときは、横断辺１８ｇの横断部２９の中央部に、たとえば、バルク非溝部１６ｂを導入し、その両側は、たとえば、一体のバルク溝部１５ｂとすればよい。なお、図２５に示すように、この例に於いても、エッチバック矩形環１０は、環状バンプ間領域２２内にある。
【０１３４】
（２）平置きマルチチップ型ドット状エッチバック矩形環（主に図２６）：
以下の説明は、図２４の変形例に関するものであり、セクション１から６およびセクション７のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１３５】
図２６に示すように、この例は、図２２のドット状エッチバック矩形環１０ｄを図２４の平置きマルチチップマウントに適用したものである。平置きマルチチップマウントでは、チップレイアウトのバリエーションが大きく、バルク状エッチバック矩形環１０ｂのレイアウトは、ケースバイケースで異なったものとなるが、ドット状エッチバック矩形環１０ｄでは、比較的容易に共通化をすることが出来るメリットがある。
【０１３６】
（３）斜めチップ配向バルクエッチバック矩形環（主に図２７および図２８）：
以下の説明は、図２および図４の変形例に関するものであり、セクション１から６およびセクション７のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１３７】
この例以外では、矩形のインタポーザ１（有機系配線基板）と半導体チップ２ｘ等は、同じ配向でマウントされている（「正常配向」という）が、図２７に示すように、このケースでは、他の例における半導体チップ２ｘをその中心軸の周りに４５度回転させた斜めチップ配向となっている。このような斜めチップ配向は、たとえば、フリップチップボンディング等に於いて特に顕著に見られるが、通常の半導体チップの裏面で接着剤等によって行われる「通常チップボンディング」においても、時々行われる。フリップチップボンディングの場合は、通常チップボンディングの接着剤膜の厚さに比べて、アンダーフィル層の厚さが相当に厚いので、チップクラックの可能性は比較的小さいが、皆無ではない。また、通常チップボンディングの場合は、その他のケースと全く同じ状況である。
【０１３８】
なお、図２８に示すように、この例に於いても、エッチバック矩形環１０は、環状バンプ間領域２２内にある。
【０１３９】
（４）斜めチップ配向ドット状エッチバック矩形環（主に図２９）：
以下の説明は、図２７の変形例に関するものであり、セクション１から６およびセクション７のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１４０】
図２９に示すように、この例は、図２７の斜めチップ配向に、図２２のドット状エッチバック矩形環１０ｄを適用したものである。正常配向に比べて、斜めチップ配向では、インタポーザ１（有機系配線基板）の裏面１ｒの配線等のレイアウトが大きく異なり、バルク状エッチバック矩形環を採用すると、メッキ線のレイアウトが複雑になるが、ドット状エッチバック矩形環１０ｄを採用すると、フレキシビリティが高く、レイアウトの共通化が容易である。従って、特に、斜めチップ配向と正常混在配向する場合等に便利である。
【０１４１】
（５）長方形基板バルクエッチバック矩形環（主に図３０）：
以下の説明は、図４の変形例に関するものであり、セクション１から６およびセクション７のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１４２】
図３０に示すように、この例は、長辺が短辺に比べて相当程度長い長方形を有するインタポーザ１（有機系配線基板）に、バルク状エッチバック矩形環１０ｄを適用したものである。このような長方形インタポーザは、バンプ数が増加した場合やチップの平置きの場合に有利な形状である。
【０１４３】
なお、図３０に示すように、この例に於いても、エッチバック矩形環１０は、環状バンプ間領域２２内にある。
【０１４４】
８．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する各種変形例等の説明（主に図３１および図３２）
このセクションでは、本願の各例（たとえばセクション１、４、５、およびセクション７のサブセクション１，３，５）に対するバルク非溝部の付加的な利用形態について説明する。
【０１４５】
図３１は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する種変形例（幅広配線すなわち局所接地＆配線プレートによる補強構造）等を説明するための図５に対応する図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。図３２は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する種変形例（基板アドレスメタルパターンの挿入構造）等を説明するための図５に対応する図２のバルク非溝部周辺切り出し領域Ｒ１の裏面拡大平面図である（見易さを確保するため、バンプ電極等は図示していない）。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングのバルク非溝部に関する各種変形例等を説明する。
【０１４６】
たとえば、図５に示すバルク非溝部１６ｂのソルダレジスト膜４ｒ下には、通常、共通メッキ線２５がレイアウトされていないので、配線という観点からすると、バルク非溝部１６ｂとその周辺は、空きスペースということになる。この空きスペースの利用方法について、以下に例を挙げる。
【０１４７】
（１）幅広配線（局所接地＆配線プレート）による補強構造（主に図３１）：
以下の説明は、図５の変形例に関するものであり、セクション１から７の各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１４８】
図３１に示すように、この例では、バルク非溝部１６ｂとその周辺に、裏面配線４４と同層のメタル膜（この例では銅膜）から構成された局所接地＆配線プレート等の広幅配線３３（幅広メタルパターン）を敷き詰めることによって、この部分を機械的に補強したものである。このためには、たとえば、エッチバック矩形環１０の内側の領域には、通常多くの電源又は接地用の局所プレートがレイアウトされているので、このうちのひとつを、バルク非溝部１６ｂを介して、エッチバック矩形環１０の外側に延長すればよい。
【０１４９】
このことによって、この部分のエッチバック矩形環１０に沿って、インタポーザ１（有機系配線基板）が応力で変形し、その結果、その上方の半導体チップに応力が集中することを防止することができる。
【０１５０】
（２）基板アドレスメタルパターンの挿入構造（主に図３２）：
以下の説明は、図５の変形例に関するものであり、セクション１から７およびセクション８のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１５１】
図３２に示すように、この例では、バルク非溝部１６ｂとその周辺に、裏面配線４４と同層のメタル膜（この例では銅膜）から構成されたメタル基板アドレスパターン３４を配置したものである。このメタル基板アドレスパターン３４は、たとえば、パネル６１がシート６２や単位基板６３に分割された後に、特定の単位基板６３が、パネル６１（またはシート６２）のどの位置にあったものかを同定するために、原則として、全ての単位基板領域６３に付されるインデックスである（図８および図９を参照）。一般的な例では、単位基板領域６３の周辺コーナ部等の空きスペースに配置されることが多いが、バンプ数の増加に伴って、配置スペースが狭小化する傾向にあるため、バルク非溝部１６ｂとその周辺に配置できると好都合である。
【０１５２】
９．本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）およびセクション１から９（本セクション）に関する「直線性」等についての説明等（主に図３３から３６）
このセクションに於いては、セクション１および４から８のデバイス構造における横断辺（横断部）に関する変形例を説明するとともに、本願の各例に現れる横断部の「直線性」等について考察する。
【０１５３】
以下の説明は、図２の変形例に関するものであり、セクション１から８の各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１５４】
図３３は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）を説明するための図２に対応する裏面全体平面図である。図３４は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）およびセクション１から９（本セクション）に関する「直線性」等についての説明するための図３３のチップ端部切り出し領域Ｒ４の拡大平面図である。図３５は図３４における「屈曲性」および本願の各例における横断部の「直線性」について説明するための典型直線横断部を例示する図３４に対応する拡大平面図である。図３６は図３４における「屈曲性」および本願の各例における横断部の「直線性」について説明するための直線横断部の限界例を示す図３４に対応する拡大平面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバックリングの横断辺（横断部）に関する変形例（屈曲横断部エッチバックリング）およびセクション１から９（本セクション）に関する「直線性」等について説明する。
【０１５５】
図３３に示すように、この例に於いては、図２の例におけるバルク型の横断部２９を屈曲横断部２９ｍに置き換えたものである。屈曲横断部２９ｍは、基本的に一体のバルク溝部１５ｂから構成されており、この例に於いては、横断辺１８ｇ、１８ｈおよびエッチバック矩形環１０も、同一の一体のバルク溝部１５ｂから構成されている。ただし、必要に応じて、半導体チップ２ｘ（第１の半導体チップ）の内部や外部に対応するエッチバック矩形環１０に非溝部を導入することを排除するものではない。半導体チップ２ｘ（第１の半導体チップ）の内部に対応するエッチバック矩形環１０に非溝部を導入すると、これまでに説明したのと同様に、半導体チップにかかる応力の集中を更に低減することができる。
【０１５６】
この屈曲横断部２９ｍの詳細を図３４（図３３のチップ端部切り出し領域Ｒ４）に示す。図３４に示すように、エッチバック溝９の屈曲横断部２９ｍは、両側の相互にほぼ平行な第１直線部５１、第２直線部５２および、その間の屈曲部５３から構成されており、これらは、他の部分とともに一体の溝部１５を構成している。ここで、第１直線部５１および第２直線部５２は、屈曲横断部２９ｍと全体としてほぼ平行な直線と直交する方向に相互にシフトされており、そのシフト量、すなわち、溝シフト距離ＳＤは、第１直線部５１および第２直線部５２の相互の延長部分が重ならない程度以上である。なお、この例では、他の例と同様、エッチバック溝９の各部の溝幅ＧＷ（たとえば、１８０マイクロメートル程度）は、基本的にほぼ同一である。この例における溝シフト距離ＳＤの好適な範囲の上限値（その値を含む）は、第１直線部５１および第２直線部５２の幅の和である。一方、下限値（その値を含まない）は、第１直線部５１および第２直線部５２の幅のうち、いずれか細い方である。
【０１５７】
これは、図３５および図３６のように、横断部２９が直線状を呈する場合、すなわち、「直線状横断部２９ｓ」である場合、エッチバック溝９の内部（境界を含む）に半導体チップを横断する直線を引くことができ、その直線に沿って応力が半導体チップ２ｘに集中するからである。従って、このような場合は、このセクション以外で説明しているように、横断部に非溝部を設ける必要がある。
【０１５８】
なお、ここまでに説明した中に於いて、図３３および図３４の例（屈曲横断部）以外の本願の各例（図２，２０から２２，２４，２６，２７，２９から３２）は、直線状横断部の例である。この直線状横断部は、エッチバック溝９の配置幅を小さくできるメリットがある。これは、環状バンプ間領域２３（たとえば、図４参照）の幅が比較的小さいので、エッチバック矩形環１０を環状バンプ間領域２３内に配置する場合に特に好適である。
【０１５９】
一方、図３３および図３４に示すような屈曲横断部２９ｍは、非溝部１６（たとえば、図２参照）を配置しなくて済むメリットを有する。なお、屈曲部は、図３４のように一箇所だけではなく、複数個、設けても良いし、図３３のように繰り返し設けても良い。一般に、繰り返しが多いほど応力集中緩和の効果が増大すると考えられる。ただし、繰り返しの周期はせいぜいドット状エッチバック矩形環と同程度を下限とする。
【０１６０】
１０．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図３７から図３９）
図３７は本願の前記一実施の形態の半導体集積回路装置におけるデバイス構造のアウトラインを説明するための図２に対応する図１のデバイスの裏面全体平面図である。図３８は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバック矩形環の各種形式の組み合わせ例１（ドット状エッチバック矩形環へのバルク要素の導入）を説明するためのエッチバック矩形環と半導体チップの平面レイアウト図である。図３９は本願の前記一実施の形態の半導体集積回路装置のデバイス構造におけるエッチバック矩形環の各種形式の組み合わせ例（組み合わせ例１へのエッチバック矩形環の屈曲形状区間の導入）を説明するためのエッチバック矩形環と半導体チップの平面レイアウト図である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
【０１６１】
（１）エッチバック矩形環についての考察（図２、図６、図１０、図１１を参照）：
ＢＧＡにおけるインタポーザ（有機系配線基板）の製造に於いては、図６および図１１に示すように、ボンディングフィンガ１１（表面）およびバンプランド１２（裏面）等の電解メッキのため、たとえば、インタポーザ１の裏面１ｒを例にとると、全てのバンプランド１２を裏面配線（すなわち、接続用メッキ線）で単位基板外周メッキ線６７に接続する必要がある。このため、バンプランド１２の数が少ないときは、ほとんどのバンプランド１２をほぼ直接、各バンプランド１２について個別の接続用メッキ線で単位基板外周メッキ線６７に接続していた。こうしておくと、電解メッキ後に、単位基板外周メッキ線６７を何らかの方法で（たとえば、エッチバック）除去することで、比較的簡単にインタポーザの配線間短絡の有無等が電気的に検査可能となる。
【０１６２】
しかし、図４および図１１に示すように、環状外部バンプ配置領域２３におけるバンプランド１２の密度増加および列数の増加に伴い、前記やり方は、困難となってきた。これに対応するために、第１の方法として、スポット状の共通メッキ線を多数、分散的に配列して、それを単位基板外周メッキ線６７に接続しておいて、各スポット状共通メッキ線にその周囲のバンプランド１２を放射状の配線で接続するスポットエッチバック方式がある。この場合、先と同様に、スポット状共通メッキ線はエッチバック工程で除去される。
【０１６３】
これに対して、第２の方法として、図１０に示すように、環状バンプ間領域２２に沿って、矩形環状の共通メッキ線（すなわち内部リングメッキ線７０）を配置し、それを単位基板外周メッキ線６７に接続しておいて、この共通メッキ線の近傍のバンプランド１２をほぼ垂直な配線でこれに接続するリングエッチバック方式がある。
【０１６４】
このリングエッチバック方式においては、矩形環状共通メッキ線を組織的にレイアウトできるメリットがある一方で、図２に示すように、マクロな形状のエッチバック矩形環１０と半導体チップ２ｘが直接干渉するため、組立工程に於いて、半導体チップ２ｘにクラックが入る恐れがあることが、本願発明者によって明らかとされた。
【０１６５】
なお、クラックの原因は、直接的には、封止樹脂の注入圧によると考えられるが、半導体チップまたはスペーサのチップボンディングの際の荷重、圧着衝撃、あるいはワイヤボンディングの際のボンディング荷重、圧着衝撃、超音波等の影響もあるものと推察される。
【０１６６】
（２）本願の前記一実施の形態の半導体集積回路装置におけるデバイス構造のアウトラインの説明（主に図３７）：
このような問題を解決するために、本願の前記一実施の形態の半導体集積回路装置においては、図３７に示すような構造を有する。すなわち、
（ａ）矩形形状を有する有機系配線基板１の表面に半導体チップ２ｘ（第１の半導体チップ）が固定されており、
（ｂ）有機系配線基板１の裏面１ｒには、エッチバック矩形環１０が配置されており、
（ｃ）エッチバック矩形環１０の少なくとも一つの横断辺１８ｇは、有機系配線基板１のいずれかの基板端辺１７ｇとほぼ平行に配置されており、
（ｄ）少なくとも一つの横断辺１８ｇの横断部２９の内部には、非溝部１６（第１の非溝部）が設けられている半導体集積回路装置とするものである。
【０１６７】
このようなデバイス構造によれば、組み立ての際に（たとえば、ワイヤボンディング工程、封止工程等）、非溝部１６以外のエッチバック矩形環１０の部分で有機系配線基板１が変形して、半導体チップ２ｘにある程度応力が集中するものの、非溝部１６の部分で、応力が緩和される結果、チップクラックに至ることを防止することができる。
【０１６８】
（３）エッチバック矩形環の形式に関する組み合わせについての説明（主に図３８および図３９）：
以下の説明は、図２の変形例に関するものであり、セクション１から９およびセクション１０のここまでの各説明は、基本的にそのまま当てはまるので、以下では、それらの説明は原則として繰り返さない。
【０１６９】
これまでに説明した例では、原則として、バルク状エッチバック矩形環は、バルク溝部とバルク非溝部から構成されており、ドット状エッチバック矩形環は、ドット状溝部とドット間非溝部から構成されていたが、両カテゴリーの溝部および非溝部を織り交ぜて使用することを排除するものではない。以下では、それらの混合型エッチバック矩形について具体的に説明する。
【０１７０】
（３−１）各種形式の組み合わせ例１（ドット状エッチバック矩形環へのバルク要素の導入）の説明（主に図３８）：
図３８に示す例は、バルク状エッチバック矩形環とドット状エッチバック矩形環を部分的に組み合わせたものである。図３８に示すように、この例に於いては、バルク状エッチバック矩形環をベースとして、部分的に、ドット状区間５０ｄが埋め込まれている。ドット状エッチバック矩形環はレイアウト自由度が高いので、半導体チップ２ｘ（第１の半導体チップ）の内外を問わず、自由に使用することができる。
【０１７１】
（３−２）組み合わせ例１へのエッチバック矩形環の屈曲形状区間の導入（主に図３９）：
図３９に示す例は、バルク状エッチバック矩形環とドット状エッチバック矩形環の組み合わせにおいて、一部の横断辺１８ｈに、屈曲横断部２９ｍを導入し、エッチバック矩形環の屈曲形状区間５０ｍとしたものである。この例は、横断辺１８ｈの周辺にバンプランド１２（たとえば、図１１参照）が密集しているため、バルク非溝部１６ｂ等が設けられない場合に、特に好適である。
【０１７２】
１１．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１７３】
例えば、前記実施の形態では、ＢＧＡを例に取り具体的に説明したが、本発明はそれに限定されるものではなく、多層配線基板の上に半導体チップを搭載するものであれば、ＢＧＡ用のインタポーザ以外の有機系多層配線基板であってもよいことは言うまでもない。
【符号の説明】
【０１７４】
１  インタポーザ（有機系配線基板）
１ｆ  インタポーザ等の表面
１ｒ  インタポーザ等の裏面
１ｓ  インタポーザのコア基板部
２ｆ  半導体チップのデバイス面（第１の主面）
２ｒ  半導体チップの裏面（第２の主面）
２ｇ、２ｈ  半導体チップの端辺
２ｘ  半導体チップ（第１の半導体チップ）
２ｙ  他の半導体チップ
３  スペーサ（または第２の半導体チップ）
３ｇ、３ｈ  スペーサ（または第２の半導体チップ）の端辺（第１の端辺）
４ｃ  ソルダレジスト膜がカバーしている部分
４ｆ  表面のソルダレジスト膜
４ｒ  裏面のソルダレジスト膜
５  ボンディングパッド
６  ボンディングワイヤ
７  樹脂封止体
８  バンプ電極
９  エッチバック溝
１０  エッチバック矩形環
１０ｂ  バルク状エッチバック矩形環
１０ｄ  ドット状エッチバック矩形環
１１  ボンディングフィンガ
１２  バンプランド
１４  裏面ブラインドビア周辺ランド
１５  溝部
１５ｂ  バルク溝部
１５ｄ  ドット状溝部
１６  非溝部（第１の非溝部）
１６ｂ  バルク非溝部
１６ｄ  ドット間非溝部
１６ｓ  交叉部非溝部
１７ｇ、１７ｈ  基板端辺
１８ｇ、１８ｈ  横断辺
１９  電解メッキ膜
２０  バンプランド開口
２１  内部バンプ配置領域
２２  環状バンプ間領域
２３  環状外部バンプ配置領域
２４  ブラインドビア
２５  共通メッキ線
２５ｚ  共通メッキ線が除去された部分
２６  接着剤膜
２６ｄ  ＤＡＦ
２６ｇ  銀ペースト膜
２７  エッチバックにより除去されるべき部分
２８  交叉部
２９  横断部
２９ｍ  屈曲横断部
２９ｓ  直線状横断部
３０  ガラスエポキシコア基板
３１ｆ  表面ビルドアップ絶縁膜
３１ｒ  裏面ビルドアップ絶縁膜
３２  埋め込み貫通ビア
３３  広幅配線（局所接地＆配線プレート）
３４  基板アドレスメタルパターン
３５  表面側のボンディングフィンガ部開口
３６  第２層貫通ビア周辺ランド
３７  第３層貫通ビア周辺ランド
３８  第２層ブラインドビア周辺ランド
３９  第３層ブラインドビア周辺ランド
４０  メッキ線のない部分
４１  表面配線
４２  第２層配線
４３  第３層配線
４４  裏面配線
４５  表面ブラインドビア周辺ランド
４６，４７  応力緩和に寄与する部分
５０ｄ  エッチバック矩形環のドット状区間
５０ｍ  エッチバック矩形環の屈曲形状区間
５１  第１直線部
５２  第２直線部
５３  屈曲部
６１  パネル
６２  シート（またはシート領域）
６３  単位基板（または単位基板領域）
６４  パネル外周メッキ線
６５  シート外周メッキ線
６６  パネル外周シート外周間連結線
６７  単位基板外周メッキ線
６８  シート外周単位基板外周間連結線
６９  内外連結メッキ線
７０  内部リングメッキ線
７１  単位基板外周メッキ線エッチバック溝
９１  ワイヤボンディングステージ
９２  ワイヤボンディングキャピラリ
９３  下金型
９４  上金型
９５  樹脂注入圧
１０１  パネル準備工程
１０２  表裏メタルパターン加工工程
１０３  表裏ソルダレジスト膜形成＆パターニング工程
１０４  パッド電解メッキ工程
１０５  メッキ線除去工程（エッチバック工程）
１０６  電気試験工程
１０７  パネルをシートに分割
１１１  半導体チップ搭載工程
１１２  ワイヤボンディング工程
１１３  樹脂封止工程
１１４  バンプ電極取り付け工程
１１５  デバイス分割工程
ＧＬ  溝の長さ
ＧＳ  溝間隔
ＧＷ  溝幅
Ｒ１  バルク非溝部周辺切り出し領域
Ｒ２  一部断面切り出し領域
Ｒ３  基板コーナ部切り出し領域
Ｒ４  チップ端部切り出し領域
ＳＤ  溝シフト距離
【図１】
2014082299.tif 000003
【図２】
2014082299.tif 000004
【図３】
2014082299.tif 000005
【図４】
2014082299.tif 000006
【図５】
2014082299.tif 000007
【図６】
2014082299.tif 000008
【図７】
2014082299.tif 000009
【図８】
2014082299.tif 000010
【図９】
2014082299.tif 000011
【図１０】
2014082299.tif 000012
【図１１】
2014082299.tif 000013
【図１２】
2014082299.tif 000014
【図１３】
2014082299.tif 000015
【図１４】
2014082299.tif 000016
【図１５】
2014082299.tif 000017
【図１６】
2014082299.tif 000018
【図１７】
2014082299.tif 000019
【図１８】
2014082299.tif 000020
【図１９】
2014082299.tif 000021
【図２０】
2014082299.tif 000022
【図２１】
2014082299.tif 000023
【図２２】
2014082299.tif 000024
【図２３】
2014082299.tif 000025
【図２４】
2014082299.tif 000026
【図２５】
2014082299.tif 000027
【図２６】
2014082299.tif 000028
【図２７】
2014082299.tif 000029
【図２８】
2014082299.tif 000030
【図２９】
2014082299.tif 000031
【図３０】
2014082299.tif 000032
【図３１】
2014082299.tif 000033
【図３２】
2014082299.tif 000034
【図３３】
2014082299.tif 000035
【図３４】
2014082299.tif 000036
【図３５】
2014082299.tif 000037
【図３６】
2014082299.tif 000038
【図３７】
2014082299.tif 000039
【図３８】
2014082299.tif 000040
【図３９】
2014082299.tif 000041