【手続補正書】
【提出日】令和3年2月9日(2021.2.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ハイブリッドメモリーモジュールの動作方法であって、
ＤＲＡＭキャッシュ（ｃａｃｈｅ）、フラッシュメモリー（ｆｌａｓｈ  ｍｅｍｏｒｙ）、ブルームフィルター（ｂｌｏｏｍ  Ｆｉｌｔｅｒ）、メタデータキャッシュ（ｍｅｔａｄａｔａ  ｃａｃｈｅ）を保存するＳＲＡＭを含むハイブリッドメモリーモジュールを提供するステップと、
ここで、前記ＤＲＡＭキャッシュは、前記フラッシュメモリーに保存された複数のデータのキャッシュされたコピー及び前記複数のデータのキャッシュされたコピーに対応するメタデータを含み、前記メタデータキャッシュは前記ＤＲＡＭキャッシュに含まれたメタデータの一部のキャッシュされたコピーを含み、
ホストコンピュータから前記ハイブリッドメモリーモジュールに保存されたデータに対するデータアクセス要請を受信するステップと、
前記データアクセス要請を復号化してホストアドレスを獲得するステップと、
ここで、前記ホストアドレスはＤＲＡＭキャッシュタグ（ｔａｇ）及びＤＲＡＭキャッシュインデックス（ｉｎｄｅｘ）を含み、
前記ＤＲＡＭキャッシュインデックスからメタデータアドレスを獲得するステップと、
ここで、前記メタデータアドレスはメタデータキャッシュタグ及びメタデータキャッシュインデックスを含み、
前記ＳＲＡＭに保存された前記メタデータキャッシュに存在してマッチングするメタデータキャッシュエントリー（ｍａｔｃｈｉｎｇ  ｍｅｔａｄａｔａ  ｃａｃｈｅ  ｅｎｔｒｙ）の存在に基づいて、メタデータキャッシュヒット（ｈｉｔ）を判定するステップと、
ここで、前記マッチングするメタデータキャッシュエントリーは前記メタデータキャッシュタグ及び前記ＤＲＡＭキャッシュタグをペア（ｐａｉｒ）で含み、
前記メタデータキャッシュヒットの場合、前記メタデータキャッシュエントリーの前記ＤＲＡＭキャッシュタグを使用し、前記ＤＲＡＭキャッシュに含まれた前記メタデータに対するアクセスを省略して、前記ＤＲＡＭキャッシュに含まれたデータのキャッシュされたコピーからデータを獲得するステップと、
前記ＤＲＡＭキャッシュから獲得された前記データのキャッシュされたコピーを前記ホストコンピュータに返還するステップと、
前記ＳＲＡＭに保存された前記メタデータキャッシュの前記マッチングする前記メタデータキャッシュエントリーが存在しないことに基づいてメタデータキャッシュミスを判定するステップと、
前記メタデータキャッシュミスに基づいて、前記ブルームフィルターによってブルームフィルターテストを遂行し、前記ブルームフィルターテストの結果に基づいてＤＲＡＭキャッシュミスまたは潜在的なＤＲＡＭキャッシュヒットを判定するステップと、を包含する、ことを特徴とする動作方法。
【請求項２】
前記メタデータキャッシュヒットを判定するステップは、
前記メタデータキャッシュに存在して前記マッチングする前記メタデータキャッシュエントリーの存在を判定するため、前記メタデータアドレスの前記メタデータキャッシュタグを一つ以上の前記メタデータキャッシュエントリーの前記メタデータキャッシュタグと比較するステップをさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項３】
前記ＤＲＡＭキャッシュに含まれた前記メタデータに対するアクセスを省略して、前記ＤＲＡＭキャッシュミスに基づいて前記フラッシュメモリーに保存された複数のデータからデータを獲得するステップと、
そして前記フラッシュメモリーから獲得された前記データを前記ホストコンピュータに返還するステップと、をさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項４】
前記メタデータキャッシュタグの比較と前記ブルームフィルターテストは、同時に遂行される、ことを特徴とする請求項１に記載の動作方法。
【請求項５】
前記メタデータキャッシュミスと前記潜在的なＤＲＡＭキャッシュヒットに基づいて、前記ＤＲＡＭキャッシュに含まれた前記メタデータにアクセスするステップと、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグと前記ＤＲＡＭキャッシュに含まれた前記メタデータの比較に基づいて、前記ＤＲＡＭキャッシュに前記データが保存されたか否かを判定するステップと、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグにマッチングするエントリーが、前記ＤＲＡＭキャッシュに含まれた前記メタデータに存在する場合、前記ＤＲＡＭキャッシュから獲得されたデータのキャッシュされたコピーを前記ホストコンピュータに返還するステップと、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグにマッチングするエントリーが前記ＤＲＡＭキャッシュに含まれた前記メタデータに存在しない場合、前記フラッシュメモリーから前記データを獲得し、前記フラッシュメモリーから獲得された前記データを前記ホストコンピュータに返還するステップと、をさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項６】
前記ブルームフィルターは複数のエントリーを含むブルームフィルターアレイ（ａｒｒａｙ）を含み、
前記ブルームフィルターテストは前記ブルームフィルターアレイにハッシュ関数（ｈａｓｈ  ｆｕｎｃｔｉｏｎ）を適用し、肯定結果又は否定結果を提供する、ことを特徴とする請求項１に記載の動作方法。
【請求項７】
前記ブルームフィルターアレイを削除するか又は前記ブルームフィルターアレイを再設定するステップをさらに包含する、ことを特徴とする請求項６に記載の動作方法。
【請求項８】
前記メタデータキャッシュヒットの比率が臨界値より高い場合、前記ブルームフィルターを使用しないように前記ハイブリッドメモリーモジュールのキャッシュ制御器をプログラムするステップをさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項９】
前記ハイブリッドメモリーモジュールはキャッシュ制御器を含み、
前記メタデータキャッシュヒットの比率が臨界値より低い場合、前記メタデータキャッシュを使用しないように前記キャッシュ制御器をプログラムするステップをさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項１０】
低電力の条件で、前記ブルームフィルター及び前記メタデータキャッシュを順次にアクセスするステップをさらに包含する、ことを特徴とする請求項１に記載の動作方法。
【請求項１１】
フラッシュメモリーと、
前記フラッシュメモリーに保存された複数のデータのキャッシュされたコピーと前記複数のデータのキャッシュされたコピーに対応するメタデータを含むＤＲＡＭキャッシュと、
前記ＤＲＡＭキャッシュに含まれた前記メタデータの一部のキャッシュされたコピーを含むメタデータキャッシュとブルームフィルターを保存するＳＲＡＭと、
ホストコンピュータにインターフェースを提供するメモリーインターフェースと、
前記ＤＲＡＭキャッシュに含まれたキャッシュされたコピー及び前記フラッシュメモリーに保存された複数のデータにアクセスするメモリーアクセス制御器と、
前記ＤＲＡＭキャッシュに対するアクセスを制御するＤＲＡＭ制御器と、
前記フラッシュメモリーに対するアクセスを制御するフラッシュ制御器と、
前記ホストコンピュータから受信したデータアクセス要請で要請されたデータに対応する前記ＤＲＡＭキャッシュに含まれたキャッシュされたデータの存在を判定するキャッシュ制御器と、を含み、
前記キャッシュ制御器は、
前記メモリーインターフェースを経由して前記ホストコンピュータから受信した前記データアクセスの要請を復号化してホストアドレスを獲得し、前記ホストアドレスはＤＲＡＭキャッシュタグ及びＤＲＡＭキャッシュインデックスを含み、
前記ＤＲＡＭキャッシュインデックスからメタデータアドレスを獲得し、前記メタデータアドレスはメタデータキャッシュタグ及びメタデータキャッシュインデックスを含み、
前記ＳＲＡＭに保存された前記メタデータキャッシュに存在してマッチングするメタデータキャッシュエントリーの存在に基づいて、メタデータキャッシュヒットを判定し、前記マッチングするメタデータキャッシュエントリーは前記メタデータキャッシュタグ及び前記ＤＲＡＭキャッシュタグのペアを含み、
前記ＤＲＡＭキャッシュに含まれた前記メタデータに対するアクセスを省略して、前記ＤＲＡＭ制御器に、前記マッチングするメタデータキャッシュエントリーの前記ＤＲＡＭキャッシュタグを使ってメタデータキャッシュヒットに基づき、前記ＤＲＡＭキャッシュに含まれたキャッシュされたコピーからデータを獲得するように指示し、
前記メモリーアクセス制御器は前記ＤＲＡＭキャッシュから獲得された前記データのキャッシュされたコピーを前記ホストコンピュータに返還するように構成され、
前記キャッシュ制御器は、さらに前記ＳＲＡＭに保存されたメタデータキャッシュの前記マッチングするメタデータキャッシュが存在しないことに基づいてメタデータキャッシュミスを判定し、前記ブルームフィルターによってブルームフィルターテストを行い、前記ブルームフィルターテストの結果に基づいてＤＲＡＭキャッシュミス、または潜在的なＤＲＡＭキャッシュヒットを判定するよう構成されることを特徴とするハイブリッドメモリーモジュール。
【請求項１２】
前記キャッシュ制御器は、前記メタデータキャッシュに存在して前記マッチングする前記メタデータキャッシュエントリーの前記存在を判定するため、前記メタデータアドレスの前記メタデータキャッシュタグと一つ以上の前記メタデータキャッシュエントリーの前記メタデータキャッシュタグを比較するように、さらに構成される、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項１３】
前記キャッシュ制御器は、
前記ＤＲＡＭキャッシュミスの場合、前記ＤＲＡＭキャッシュに含まれたメタデータに対するアクセスを省略し、前記フラッシュ制御器に前記フラッシュメモリーに保存された前記複数のデータから前記データを獲得するように指示し、
前記メモリーアクセス制御器は前記フラッシュメモリーから獲得された前記データを前記ホストコンピュータに返還するように、さらに構成される、ことを特徴とする請求項１２に記載のハイブリッドメモリーモジュール。
【請求項１４】
前記キャッシュ制御器は、前記メタデータキャッシュタグの比較と前記ブルームフィルターテストを同時に遂行する、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項１５】
前記メタデータキャッシュミスと前記潜在的なＤＲＡＭキャッシュヒットに基づいて、
前記ＤＲＡＭ制御器は、
前記ＤＲＡＭキャッシュの前記メタデータにアクセスし、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグと前記ＤＲＡＭキャッシュに保存された前記メタデータの比較に基づいて、前記ＤＲＡＭキャッシュに前記データが保存されたか否かを判定するように構成され、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグにマッチングするエントリーが、前記ＤＲＡＭキャッシュに含まれた前記メタデータに存在する場合、前記ＤＲＡＭ制御器は前記ＤＲＡＭキャッシュに含まれた前記キャッシュされたデータを獲得するように構成され、前記メモリー制御器は前記ＤＲＡＭキャッシュから獲得された前記データのキャッシュされたコピーを前記ホストコンピュータに返還するように構成され、
前記ホストアドレスの前記ＤＲＡＭキャッシュタグにマッチングするエントリーが、前記ＤＲＡＭキャッシュに含まれた前記メタデータに存在しない場合、前記フラッシュ制御器は前記フラッシュメモリーから前記データを獲得するように構成され、前記メモリー制御器は前記フラッシュメモリーから獲得された前記データを前記ホストコンピュータに返還するように構成される、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項１６】
前記ブルームフィルターは複数のエントリーを含むブルームフィルターアレイを含み、前記ブルームフィルターテストは前記ブルームフィルターアレイにハッシュ関数を適用し、肯定結果又は否定結果を提供する、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項１７】
前記キャッシュ制御器は、前記ブルームフィルターアレイを削除するか又は前記ブルームフィルターアレイを再設定するように、さらに構成される、ことを特徴とする請求項１６に記載のハイブリッドメモリーモジュール。
【請求項１８】
前記キャッシュ制御器は、前記メタデータキャッシュヒットの比率が臨界値より高い場合、前記ブルームフィルターを使用しないようにプログラムされる、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項１９】
前記キャッシュ制御器は、前記メタデータキャッシュヒットの比率が臨界値より低い場合、前記メタデータキャッシュを使用しないようにプログラムされる、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。
【請求項２０】
前記キャッシュ制御器は、低電力の条件で、前記ブルームフィルターと前記メタデータキャッシュに順次にアクセスするように構成される、ことを特徴とする請求項１１に記載のハイブリッドメモリーモジュール。