(57)【要約】【課題】  更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することが可能なシリコン膜の成膜方法を提供すること。【解決手段】  下地を加熱し、加熱した下地表面上にアミノシラン系ガスを供給し、下地表面上にシード層を形成する工程（ステップ１）と、下地を加熱し、加熱した下地表面のシード層上にアミノ基を含まないシラン系ガスを供給し、シード層上にシリコン膜を形成する工程（ステップ２）と、を備え、ステップ１に用いられるアミノシラン系ガスを、このアミノシラン系ガスの分子式中にシリコンを２つ以上含むものとする。【選択図】図１
2014127694.tif 000002
【特許請求の範囲】
【請求項１】
下地上にシリコン膜を含む膜を成膜する成膜方法であって、
（１）  前記下地を加熱し、前記加熱した下地表面上にアミノシラン系ガスを供給し、前記下地表面上にシード層を形成する工程と、
（２）  前記下地を加熱し、前記加熱した下地表面のシード層上にアミノ基を含まないシラン系ガスを供給し、前記シード層上にシリコン膜を形成する工程と、を備え、
前記（１）工程に用いられる前記アミノシラン系ガスを、このアミノシラン系ガスの分子式中にシリコンを２つ以上含むものとすることを特徴とするシリコン膜の成膜方法。
【請求項２】
前記分子式中にシリコンを２つ以上含むアミノシラン系ガスが、
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ＋２-ｎ-ｍ（Ｒ３）ｍ  …（Ａ）、又は
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ-ｎ-ｍ（Ｒ３）ｍ    …（Ｂ）
ただし、前記（Ａ）および前記（Ｂ）式において、
ｎはアミノ基の数で１〜６の自然数
ｍはアルキル基の数で０および１〜５の自然数
Ｒ１、Ｒ２、Ｒ３＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７
Ｒ１＝Ｒ２＝Ｒ３、又は同じでなくてもよい
Ｒ３＝Ｃｌでもよい
Ｘは２以上の自然数
の式で表わされるシリコンのアミノ化合物を、少なくとも一種類含むガスから選ばれることを特徴とする請求項１に記載のシリコン膜の成膜方法。
【請求項３】
前記（Ａ）式で表わされるアミノシラン系ガスが、
ジイソプロピルアミノジシラン（Ｓｉ２Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノトリシラン（Ｓｉ３Ｈ７Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシラン（Ｓｉ２Ｈ４ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノトリクロロシラン（Ｓｉ３Ｈ６ＣｌＮ（ｉＰｒ）２）
であることを特徴とする請求項２に記載のシリコン膜の成膜方法。
【請求項４】
前記（Ｂ）式で表わされるアミノシラン系ガスが、
ジイソプロピルアミノシクロジシラン（Ｓｉ２Ｈ３Ｎ（ｉＰｒ）２）
ジイソプロピルアミノシクロトリシラン（Ｓｉ３Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシクロジシラン（Ｓｉ２Ｈ２ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシクロトリシラン（Ｓｉ３Ｈ４ＣｌＮ（ｉＰｒ）２）であることを特徴とする請求項２に記載のシリコン膜の成膜方法。
【請求項５】
前記（１）工程における前記下地の加熱温度を、前記（２）工程における前記下地の加熱温度よりも低くし、
前記（１）工程における前記シード層を形成する処理時間を、前記（２）工程における前記シリコン膜を形成する処理時間よりも短くすることを特徴とする請求項１から請求項４のいずれか一項に記載のシリコン膜の成膜方法。
【請求項６】
前記（１）工程における前記下地の加熱温度を３００℃以上３５０℃以下とすることを特徴とする請求項１から請求項５のいずれか一項に記載のシリコン膜の成膜方法。
【請求項７】
前記シード層は、単原子吸着層であることを特徴とする請求項６に記載のシリコン膜の成膜方法。
【請求項８】
前記シード層および前記シリコン膜を合算した膜厚が、２ｎｍオーダー以下の有限値であることを特徴とする請求項１から請求項７のいずれか一項に記載のシリコン膜の成膜方法。
【請求項９】
前記アミノ基を含まないシラン系ガスが、
ＳｉＸＨ２Ｘ＋２（ただし、Ｘは１以上の自然数）…（Ｃ）、又は
ＳｉＸＨ２Ｘ（ただし、Ｘは１以上の自然数）      …（Ｄ）
の式で表されるシリコンの水素化物を、少なくとも一種類含むガスから選ばれることを特徴とする請求項１から請求項８のいずれか一項に記載のシリコン膜の成膜方法。
【請求項１０】
前記（Ｃ）式で表されるシリコンの水素化物が、
モノシラン（ＳｉＨ４）
ジシラン（Ｓｉ２Ｈ６）
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
の少なくとも一つから選ばれることを特徴とする請求項９に記載のシリコン膜の成膜方法。
【請求項１１】
前記（Ｄ）式で表されるシリコンの水素化物が、
シクロシラン（ＳｉＨ２）
シクロジシラン（Ｓｉ２Ｈ４）
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
の少なくともいずれか一つから選ばれることを特徴とする請求項９に記載のシリコン膜の成膜方法。
【請求項１２】
下地上にシリコン膜を成膜する成膜装置であって、
前記シリコン膜が形成される下地を有した被処理体を収容する処理室と、
前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、
前記処理室内に収容された前記被処理体を加熱する加熱装置と、
前記処理室内を排気する排気機構と、
前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、
前記コントローラが、請求項１に記載された（１）工程及び（２）工程が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御することを特徴とする成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シリコン膜の成膜方法および成膜装置に関する。
【背景技術】
【０００２】
半導体集積回路装置のコンタクトホールやラインの埋め込み、素子や構造を形成するための薄膜にはシリコン、例えば、アモルファスシリコンが使用されている。アモルファスシリコンの成膜方法は、例えば、特許文献１、２に記載されている。特許文献１には、モノシランを４００〜６００℃にて熱分解してアモルファスシリコン膜を成膜する方法が記載され、特許文献２には、ジシランなら４００〜５００℃にて分解、トリシランなら３５０〜４５０℃にて分解、テトラシランなら３００〜４００℃にて分解して、アモルファスシリコン膜を成膜する方法が記載されている。
【０００３】
しかし、アモルファスシリコンで、微細化が進んだコンタクトホールやラインを埋め込もうとすると、成膜後のアモルファスシリコンはコンタクトホール部でのカバレッジが悪く、大きなボイド（Ｖｏｉｄ）が発生してしまう。大きなボイドがコンタクトホールやライン内に発生すると、例えば、抵抗値の増大を引き起こす要因の一つとなる。これは、アモルファスシリコン膜の表面ラフネスの精度が悪いこともその要因にある。
【０００４】
そこで、アモルファスシリコン膜の表面ラフネスの精度を改善するために、アモルファスシリコン膜を成膜する前に下地表面上にアミノシラン系ガスを供給し、下地表面上にシード層を予め形成しておく、というアモルファスシリコン膜の成膜方法が、特許文献３に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６３−２９９５４号公報
【特許文献２】特開平１−２１７９５６号公報
【特許文献３】特開２０１１−２４９７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、近時、シリコン膜、例えば、アモルファスシリコン膜の、表面ラフネスの精度の改善要求とともに、更なる薄膜化の要求が厳しさを増してきている。
【０００７】
特許文献３においては、表面ラフネスの精度の改善という目的を達成できるが、更なる薄膜化の要求を考慮した場合、２ｎｍオーダー付近でピンホールを生じやすくなり、２ｎｍオーダー以下の薄膜化が難しくなってくる、という事情がある。
【０００８】
この発明は、上記事情に鑑みて為されたもので、更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することも可能なシリコン膜の成膜方法及び成膜装置を提供する。
【課題を解決するための手段】
【０００９】
この発明の第１の態様に係るシリコン膜の成膜方法は、下地上にシリコン膜を含む膜を成膜する成膜方法であって、（１）前記下地を加熱し、前記加熱した下地表面上にアミノシラン系ガスを供給し、前記下地表面上にシード層を形成する工程と、（２）前記下地を加熱し、前記加熱した下地表面のシード層上にアミノ基を含まないシラン系ガスを供給し、前記シード層上にシリコン膜を形成する工程と、を備え、前記（１）工程に用いられる前記アミノシラン系ガスを、このアミノシラン系ガスの分子式中にシリコンを２つ以上含むものとする。
【００１０】
この発明の第２の態様に係る成膜装置は、下地上にシリコン膜を成膜する成膜装置であって、前記シリコン膜が形成される下地を有した被処理体を収容する処理室と、前記処理室内に、処理に使用するガスを供給する処理ガス供給機構と、前記処理室内に収容された前記被処理体を加熱する加熱装置と、前記処理室内を排気する排気機構と、前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御するコントローラと、を具備し、前記コントローラが、請求項１に記載された（１）工程及び（２）工程が実施されるように前記処理ガス供給機構、前記加熱装置、及び前記排気機構を制御する。
【発明の効果】
【００１１】
この発明によれば、更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することが可能なシリコン膜の成膜方法及び成膜装置を提供する。
【図面の簡単な説明】
【００１２】
【図１】この発明の第１の実施形態に係るシリコン膜の成膜方法のシーケンスの一例を示す流れ図
【図２】シーケンス中の半導体基板の状態を概略的に示す断面図
【図３】処理時間とシリコン膜の膜厚との関係を示す図
【図４】シード層成長による増膜の様子を示す断面図
【図５】堆積時間とシリコン膜の膜厚との関係を示す図
【図６】インキュベーション時間の短縮による膜厚の様子を示す断面図
【図７】シリコン膜の表面の二次電子画像を示す図面代用写真
【図８】堆積時間とシリコン膜の膜厚との関係を示す図
【図９】この発明の第１の実施形態に係るシリコン膜の成膜方法を実施することが可能な成膜装置の一例を概略的に示す断面図
【発明を実施するための形態】
【００１３】
以下、この発明の実施形態を、図面を参照して説明する。なお、全図にわたり、共通の部分には共通の参照符号を付す。
【００１４】
（第１の実施形態）
＜明細書中の定義＞
本明細書においてはアモルファスシリコンと記載した場合、アモルファスシリコンのみを指す用語ではなく、本明細書において開示する表面ラフネスの精度を達成できるアモルファス〜ナノサイズの結晶粒が集まったナノ結晶シリコン、及び上記アモルファスシリコンと上記ナノ結晶シリコンとが混在したシリコンの全てを含む用語と定義する。
【００１５】
また、本明細書においては１Ｔｏｒｒを１３３Ｐａと定義する。
【００１６】
＜成膜方法＞
図１はこの発明の第１の実施形態に係るシリコン膜の成膜方法のシーケンスの一例を示す流れ図、図２Ａ〜図２Ｃはシーケンス中の半導体基板の状態を概略的に示す断面図である。
【００１７】
まず、図２Ａに示す半導体基板、例えば、シリコン基板１を成膜装置の処理室に搬入する。本例では、シリコン膜が成膜される下地はシリコン基板１、もしくはシリコン基板１表面に成長していた自然酸化膜（図示せず）となる。しかし、下地はシリコンを含む物質、例えば、シリコン膜（シリコン基板を含む）であっても、シリコン酸化膜（自然酸化膜、熱酸化膜およびＣＶＤ膜を含む）であっても、シリコン窒化膜であってもよい。もちろん、シリコンを含む物質以外の金属膜であってもよい。
【００１８】
次に、図１及び図２Ｂに示すように、シリコン基板（下地）１の表面上にシード層２を形成する。本例では、シリコン基板（下地）１を加熱し、加熱したシリコン基板１の表面に、分子式中にシリコンを２つ以上含むアミノシラン系ガスを流す。これにより、シリコン基板（下地）１の表面上にシード層２を形成する（ステップ１）。
【００１９】
分子式中にシリコンを２つ以上含むアミノシラン系ガスの例としては、
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ＋２-ｎ-ｍ（Ｒ３）ｍ  …（Ａ）、又は
（（Ｒ１Ｒ２）Ｎ）ｎＳｉＸＨ２Ｘ-ｎ-ｍ（Ｒ３）ｍ    …（Ｂ）
ただし、上記（Ａ）および上記（Ｂ）式において、
ｎはアミノ基の数で１〜６の自然数
ｍはアルキル基の数で０および１〜５の自然数
Ｒ１、Ｒ２、Ｒ３＝ＣＨ３、Ｃ２Ｈ５、Ｃ３Ｈ７
Ｒ１＝Ｒ２＝Ｒ３、又は同じでなくてもよい
Ｒ３＝Ｃｌでもよい
Ｘは２以上の自然数
の式で表わされるシリコンのアミノ化合物を挙げることができる。そして、上記（Ａ）式、および上記（Ｂ）式で表わされるシリコンのアミノ化合物を、少なくとも一種類含むガスを、ステップ１における処理ガスとして選ぶことができる。
【００２０】
上記（Ａ）式で表わされるシリコンのアミノ化合物の例としては、
ジイソプロピルアミノジシラン（Ｓｉ２Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノトリシラン（Ｓｉ３Ｈ７Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシラン（Ｓｉ２Ｈ４ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノトリクロロシラン（Ｓｉ３Ｈ６ＣｌＮ（ｉＰｒ）２）
等を挙げることができる。
【００２１】
また、上記（Ｂ）式で表わされるシリコンのアミノ化合物の例としては、
ジイソプロピルアミノシクロジシラン（Ｓｉ２Ｈ３Ｎ（ｉＰｒ）２）
ジイソプロピルアミノシクロトリシラン（Ｓｉ３Ｈ５Ｎ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシクロジシラン（Ｓｉ２Ｈ２ＣｌＮ（ｉＰｒ）２）
ジイソプロピルアミノジクロロシクロトリシラン（Ｓｉ３Ｈ４ＣｌＮ（ｉＰｒ）２）
等を挙げることができる。
【００２２】
本例では、上記（Ａ）式で表わされるジイソプロピルアミノジシラン（ＤＩＰＡＤＳ）を用いた。
【００２３】
ステップ１における処理条件の一例は、
ＤＩＰＡＤＳ流量：    ２００ｓｃｃｍ  
処  理  時  間  ：    １ｍｉｎ  
処  理  温  度  ：    ３５０℃  
処  理  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
である。
【００２４】
次に、図１及び図２Ｃに示すように、シード層２上にシリコン膜３を形成する。本例では、シリコン基板（下地）１を加熱し、加熱したシリコン基板１の表面に形成されたシード層２の表面に、アミノ基を含まないシラン系ガスを供給する。これにより、シード層２上にシリコン膜３を形成する（ステップ２）。なお、本例ではシリコン膜３はアモルファスシリコン膜となる。
【００２５】
アミノ基を含まないシラン系ガスの例としては、
ＳｉＸＨ２Ｘ＋２（ただし、Ｘは１以上の自然数）  …（Ｃ）、又は
ＳｉＸＨ２Ｘ（ただし、Ｘは１以上の自然数）        …（Ｄ）
の式で表されるシリコンの水素化物を挙げることができる。そして、上記（Ｃ）式、および上記（Ｄ）式で表わされるシリコンの水素化物を、少なくとも一種類含むガスを、ステップ２における処理ガス（シリコン原料ガス）として選ぶことができる。
【００２６】
上記（Ｃ）式で表わされるシリコンの水素化物の例としては、
モノシラン（ＳｉＨ４）
ジシラン（Ｓｉ２Ｈ６）
トリシラン（Ｓｉ３Ｈ８）
テトラシラン（Ｓｉ４Ｈ１０）
ペンタシラン（Ｓｉ５Ｈ１２）
ヘキサシラン（Ｓｉ６Ｈ１４）
ヘプタシラン（Ｓｉ７Ｈ１６）
を挙げることができる。
【００２７】
また、上記（Ｄ）式で表わされるシリコンの水素化物の例としては、
シクロシラン（ＳｉＨ２）
シクロジシラン（Ｓｉ２Ｈ４）
シクロトリシラン（Ｓｉ３Ｈ６）
シクロテトラシラン（Ｓｉ４Ｈ８）
シクロペンタシラン（Ｓｉ５Ｈ１０）
シクロヘキサシラン（Ｓｉ６Ｈ１２）
シクロヘプタシラン（Ｓｉ７Ｈ１４）
を挙げることができる。
【００２８】
ただし、分子式中にシリコンを２つ以上含むアミノシラン系ガスと、アミノ基を含まないシラン系ガスとの組み合わせを考慮した場合には、分子式中にシリコンを２つ以上含むアミノシラン系ガスが熱分解する温度の近辺で熱分解しやすいモノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）が良い。  
本例では、上記（Ｃ）式で表わされるＳｉ２Ｈ６を用いた。
【００２９】
ステップ２における処理条件の一例は、
Ｓｉ２Ｈ６流量  ：    ３００ｓｃｃｍ  
堆  積  時  間  ：    ４０ｍｉｎ  
堆  積  温  度  ：    ４００℃  
堆  積  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
である。
【００３０】
このように、第１の実施形態に係るシリコン膜の成膜方法によれば、加熱したシリコン基板（下地）１の表面に、分子式中にシリコンを２つ以上含むアミノシラン系ガスを供給し、シード層２を形成した後、加熱したシリコン基板１の表面に形成されたシード層２上にアミノ基を含まないシラン系ガスを供給し、このアミノ基を含まないシラン系ガスを、例えば、熱分解させることでシリコン膜３、例えば、アモルファスなシリコン膜３をシード層２上に形成する。
【００３１】
まず、第１の実施形態に係るシリコン膜３による利点は、分子式中にシリコンを２つ以上含むアミノシラン系ガスによってシード層２を形成し、このシード層２上にアミノ基を含まないシラン系ガスを熱分解させてシリコン膜３を形成する。このため、シード層２を形成せずに、アミノ基を含まないシラン系ガスを熱分解させるだけで形成したシリコン膜に比較して、シリコン膜３のインキュベーション時間が短縮され、アモルファスなシリコン膜３の表面ラフネスが改善できることにある。アモルファスシリコン膜の表面ラフネスは、アモルファスシリコン膜のインキュベーション時間に関係がある。つまり、インキュベーション時間が長くなればなるほど、核のサイズがばらつきやすくなり、核の発生後に堆積が始まるアモルファスシリコンの表面ラフネスの精度に影響を与えるためである。このため、アモルファスシリコン膜のインキュベーション時間が短縮されるほど、アモルファスシリコン膜の表面ラフネスの精度は、改善されていく。
【００３２】
＜シード層形成時の処理温度とインキュベーション時間との関係＞
さらに、第１の実施形態では、シリコン膜３の更なる薄膜化を目指している。このため、シード層２形成時の処理温度について、さらに考慮をした。つまり、シード層２を形成することによるインキュベーション時間の短縮効果と処理温度との関係を調べた。
【００３３】
シリコン膜３の更なる薄膜を目指すためには、その下に形成されるシード層２の厚さについても、極力、単原子層レベルに近づける必要があるためである。シード層２の厚さは、シード層２の形成によるインキュベーション時間の短縮効果が現れる温度帯、かつ、シード層２がＣＶＤ成長を始める境界温度以下又は未満ならば、単原子層に近いであろうと推測される。
【００３４】
図３は、処理時間とシリコン膜の膜厚との関係を示す図である。
【００３５】
図３に示す結果は、ステップ１、２の処理条件を以下の条件として得た。
【００３６】
（ステップ１）
ＤＩＰＡＤＳ流量：    ２００ｓｃｃｍ  
処  理  時  間  ：    １ｍｉｎと１０ｍｉｎとで２回測定  
処  理  温  度  ：    ４００℃、３７５℃、３５０℃、３００℃、２７５℃  
処  理  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
（ステップ２）
Ｓｉ２Ｈ６流量  ：    ３００ｓｃｃｍ  
堆  積  時  間  ：    ４０ｍｉｎ  
堆  積  温  度  ：    ４００℃  
堆  積  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
である。
【００３７】
（１）  ステップ１：処理温度４００℃、処理時間１ｍｉｎ、１０ｍｉｎ
処理時間１ｍｉｎと１０ｍｉｎとの間で約４ｎｍのシリコン膜３の増膜が観測された。
【００３８】
（２）  ステップ１：処理温度３７５℃、処理時間１ｍｉｎ、１０ｍｉｎ
処理時間１ｍｉｎと１０ｍｉｎとの間で約２．２ｎｍのシリコン膜３の増膜が観測された。
【００３９】
（３）  ステップ１：処理温度３５０℃、処理時間１ｍｉｎ、１０ｍｉｎ
処理時間１ｍｉｎと１０ｍｉｎとの間で約０．７ｎｍのシリコン膜３の増膜が観測された。
【００４０】
（４）  ステップ１：処理温度３００℃、処理時間１ｍｉｎ、１０ｍｉｎ
処理時間１ｍｉｎと１０ｍｉｎとの間で約０．５ｎｍのシリコン膜３の増膜が観測された。
【００４１】
（５）  ステップ１：処理温度２７５℃、処理時間１ｍｉｎ、１０ｍｉｎ
処理時間１ｍｉｎと１０ｍｉｎとの間で、シリコン膜３の増膜は観測されなかった。
【００４２】
このように、処理ガスとしてＤＩＰＡＤＳを用いた場合、処理温度２７５℃ではシリコン膜３の増膜が観測されなかったことから、シリコン基板１の表面にはシード層２は形成されなかったもの、と考えることができる。また、処理温度３００℃ではシリコン膜３の増膜が観測されたことから、シード層２は処理温度３００℃付近から形成されだす、と考えることができる。これを簡単に説明すると、図４に示すように、シリコン膜３の膜厚はシード層２の有無に関わらずに変わらない、と仮定すると、シード層２が新たに生じた分、シリコン膜３が増膜したように観測される、ということである。
【００４３】
さらに、処理温度３００℃と３５０℃とを比べてみると、シリコン膜３は３５０℃の方が増膜している。つまり、処理温度３００℃よりは、処理温度３５０℃の方がシリコン膜３のインキュベーション時間は短縮されている。これは、図５に示すように、インキュベーション時間Ｔｉｎｃが短縮されると、シリコン膜３の堆積が始まる時間が早まる。このため、同じ堆積時間まで堆積させたならば、インキュベーション時間Ｔｉｎｃが短い方が長く堆積される。よって、図６に示すように、長く堆積された分、シリコン膜３は増膜した、ということである。これは処理温度３７５℃、４００℃でも言えることである。
【００４４】
これらの結果から、シリコン膜３の更なる薄膜を目指す場合には、ステップ１の処理温度は３００〜３５０℃がよい。処理温度は３７５〜４００℃でも、シリコン膜３の堆積、即ちステップ３の堆積時間を短くすればよいのではあるが、図３に示す結果からも明らかなように、ステップ１の処理時間が１ｍｉｎの場合であっても、処理温度３００〜３５０℃と３７５〜４００℃との間には、０．５〜１ｎｍの膜厚差が生じてしまう。このことから、シリコン膜３の更なる薄膜を目指す場合には、ステップ１の処理温度は３００℃以上３５０℃以下がよい。
【００４５】
＜シリコン膜３の表面観察＞
次に、走査型電子顕微鏡（ＳＥＭ）を用いて、シリコン膜３の表面を観察した結果を説明する。  
図７は、シリコン膜の表面の二次電子像を示す図面代用写真である。  
図７には、ステップ１に用いるシード層２を形成するための処理ガスを、
（１）  分子式中にシリコンを１つだけ含むアミノシラン系ガス
（２）  分子式中にシリコンを２つ以上含むアミノシラン系ガス
の２種類について観測した結果が示されている。分子式中にシリコンを１つだけ含むアミノシラン系ガスとしてはジイソプロピルアミノシラン（ＤＩＰＡＳ：ＳｉＨ３Ｎ（ｉＰｒ）２）を用い、分子式中にシリコンを２つ以上含むアミノシラン系ガスとしてはジイソプロピルアミノジシラン（ＤＩＰＡＤＳ：Ｓｉ２Ｈ５Ｎ（ｉＰｒ）２）を用いた。
【００４６】
図７に示す結果は、ステップ１、２の処理条件を以下の条件として得た。
【００４７】
＜（１）  分子式中にシリコンを１つだけ含むアミノシラン系ガス＞
この場合の処理条件は以下のとおりである。
【００４８】
（ステップ１）
ＤＩＰＡＳ流量  ：    ２００ｓｃｃｍ  
処  理  時  間  ：    １ｍｉｎ  
処  理  温  度  ：    ４００℃
処  理  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
（ステップ２）
Ｓｉ２Ｈ６流量  ：    ３００ｓｃｃｍ  
堆  積  時  間  ：    １２．０、１４．４、２０．９、２４．２ｍｉｎ  
堆  積  温  度  ：    ４００℃  
堆  積  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
である。
【００４９】
＜（２）  分子式中にシリコンを２つ以上含むアミノシラン系ガス＞
この場合の処理条件は以下のとおりである。
【００５０】
（ステップ１）
ＤＩＰＡＤＳ流量：    ２００ｓｃｃｍ  
処  理  時  間  ：    １ｍｉｎ  
処  理  温  度  ：    ３５０℃
処  理  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
（ステップ２）
Ｓｉ２Ｈ６流量  ：    ３００ｓｃｃｍ  
堆  積  時  間  ：    １２．０、１６．６、１９．７、２２．６ｍｉｎ  
堆  積  温  度  ：    ４００℃  
堆  積  圧  力  ：    １３３Ｐａ（１Ｔｏｒｒ）  
である。
【００５１】
図７に示すように、ステップ１の処理ガスが（１）ＤＩＰＡＳの場合、ステップ２における堆積時間を短くし、形成されるシリコン膜３の膜厚を減じていくと、シリコン膜３の膜厚が２ｎｍオーダーでピンホール（Ｐｉｎｈｏｌｅ）が発生しだす。
【００５２】
このような結果に対して、ステップ１の処理ガスを第１の実施形態のように（２）ＤＩＰＡＤＳとした場合、シリコン膜３の膜厚が２ｎｍオーダーとなっても、ピンホール（Ｐｉｎｈｏｌｅ）の発生が観測されず、膜厚が１ｎｍオーダーとなったときに、わずかにピンホールが発生するところまで改善することができた。
【００５３】
＜シリコン膜３のインキュベーション時間＞
さらに、図７に示す結果から、第１の実施形態によれば、シリコン膜３のインキュベーション時間の、更なる短縮効果が得られることがわかった。
【００５４】
図８は、堆積時間とシリコン膜の膜厚との関係を示す図である。
【００５５】
図８には、図７に示された結果を横軸に堆積時間を、縦軸にシリコン膜３の膜厚をプロットしたものである。図８に示されるように、◇印に示されるＤＩＰＡＤＳのインキュベーション時間Ｔｉｎｃ（ＤＩＰＡＤＳ：線Ｉ）の方が、●印に示されるＤＩＰＡＳのインキュベーション時間Ｔｉｎｃ（ＤＩＰＡＳ：線II）よりも短縮される傾向がある。
【００５６】
つまり、ステップ１における処理ガスを分子式中にシリコンを２つ以上含むアミノシラン系ガス、例えば、ＤＩＰＡＤＳとすることによって、その上に形成されるシリコン膜３のインキュベーション時間も更に短縮できる。
【００５７】
シリコン膜３のインキュベーション時間を、さらに短縮することが可能な第１の実施形態によれば、シリコンを１つだけ含むアミノシラン系ガスを用いた場合に比較して、アモルファスシリコン膜の表面ラフネスの精度を、更に改善することも可能である、という利点についても得ることができる。
【００５８】
このように第１の実施形態に係るシリコン膜の成膜方法によれば、更なる薄膜化の要求に対しても対応可能であり、かつ、表面ラフネスの精度をも改善することが可能なシリコン膜の成膜方法を得ることができる。
【００５９】
（第２の実施形態）
次に、この発明の第１の実施形態に係るシリコン膜の成膜方法を実施することが可能な成膜装置の例を、この発明の第２の実施形態として説明する。
【００６０】
＜成膜装置＞
図９はこの発明の第２の実施形態に係る成膜装置の一例を概略的に示す断面図である。
【００６１】
図９に示すように、成膜装置１００は、下端が開口された有天井の円筒体状の処理室１０１を有している。処理室１０１の全体は、例えば、石英により形成されている。処理室１０１内の天井には、石英製の天井板１０２が設けられている。処理室１０１の下端開口部には、例えば、ステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材１０４を介して連結されている。
【００６２】
マニホールド１０３は処理室１０１の下端を支持している。マニホールド１０３の下方からは、被処理体として複数枚、例えば、５０〜１００枚の半導体基板、本例では、シリコン基板１を多段に載置可能な石英製のウエハボート１０５が処理室１０１内に挿入可能となっている。これにより、処理室１０１内にシリコン基板１が収容される。ウエハボート１０５は複数本の支柱１０６を有し、支柱１０６に形成された溝により複数枚のシリコン基板１が支持されるようになっている。
【００６３】
ウエハボート１０５は、石英製の保温筒１０７を介してテーブル１０８上に載置されている。テーブル１０８は、マニホールド１０３の下端開口部を開閉する、例えば、ステンレススチール製の蓋部１０９を貫通する回転軸１１０上に支持される。回転軸１１０の貫通部には、例えば、磁性流体シール１１１が設けられ、回転軸１１０を気密にシールしつつ回転可能に支持している。蓋部１０９の周辺部とマニホールド１０３の下端部との間には、例えば、Ｏリングよりなるシール部材１１２が介設されている。これにより処理室１０１内のシール性が保持されている。回転軸１１０は、例えば、ボートエレベータ等の昇降機構（図示せず）に支持されたアーム１１３の先端に取り付けられている。これにより、ウエハボート１０５および蓋部１０９等は、一体的に昇降されて処理室１０１内に対して挿脱される。
【００６４】
成膜装置１００は、処理室１０１内に、処理に使用するガスを供給する処理ガス供給機構１１４、及び処理室１０１内に、不活性ガスを供給する不活性ガス供給機構１１５を有している。
【００６５】
本例の処理ガス供給機構１１４は、分子式中にシリコンを２つ以上含むアミノシラン系ガス供給源１１７ａ（以下、アミノシラン系ガス供給源１１７ａと略す）、およびアミノ基を含まないシラン系ガス供給源１１７ｂ（以下、シラン系ガス供給源１１７ｂと略す）を含んでいる。また、不活性ガス供給機構１１５は、不活性ガス供給源１２０を含んでいる。分子式中にシリコンを２つ以上含むアミノシラン系ガスの一例はＤＩＰＡＤＳ、アミノ基を含まないシラン系ガスの一例はＳｉ２Ｈ６である。不活性ガスの一例は窒素ガスである。不活性ガスはパージガス等に利用される。
【００６６】
アミノシラン系ガス供給源１１７ａは、流量制御器１２１ａおよび開閉弁１２２ａを介して、分散ノズル１２３ａに接続されている。同様に、シラン系ガス供給源１１７ｂは、流量制御器１２１ｂおよび開閉弁１２２ｂを介して分散ノズル１２３ｂに接続されている。
【００６７】
分散ノズル１２３ａ、１２３ｂは石英管よりなり、マニホールド１０３の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる。分散ノズル１２３ａ、１２３ｂの垂直部分には、複数のガス吐出孔１２４が所定の間隔を隔てて形成されている。これにより、各ガスは、ガス吐出孔１２４から水平方向に処理室１０１内に向けて略均一に吐出される。
【００６８】
不活性ガス供給源１２０は、流量制御器１２１ｃおよび開閉弁１２２ｃを介して、ノズル１２８に接続されている。ノズル１２８は、マニホールド１０３の側壁を貫通し、その先端から不活性ガスを、水平方向に処理室１０１内に向けて吐出させる。
【００６９】
処理室１０１内の、分散ノズル１２３ａ、１２３ｂに対して反対側の部分には、処理室１０１内を排気するための排気口１２９が設けられている。排気口１２９は処理室１０１の側壁を上下方向へ削りとることによって細長く形成されている。処理室１０１の排気口１２９に対応する部分には、排気口１２９を覆うように断面がコの字状に成形された排気口カバー部材１３０が溶接により取り付けられている。排気口カバー部材１３０は、処理室１０１の側壁に沿って上方に延びており、処理室１０１の上方にガス出口１３１を規定している。ガス出口１３１には、真空ポンプ等を含む排気機構１３２が接続される。排気機構１３２は、処理室１０１内を排気することで処理に使用した処理ガスの排気、及び処理室１０１内の圧力を処理に応じた処理圧力とする。
【００７０】
処理室１０１の外周には筒体状の加熱装置１３３が設けられている。加熱装置１３３は、処理室１０１内に供給されたガスを活性化するとともに、処理室１０１内に収容された被処理体、本例ではシリコン基板１を加熱する。
【００７１】
成膜装置１００の各部の制御は、例えばマイクロプロセッサ（コンピュータ）からなるコントローラ１５０により行われる。コントローラ１５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うタッチパネルや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１５１が接続されている。
【００７２】
コントローラ１５０には記憶部１５２が接続されている。記憶部１５２は、成膜装置１００で実行される各種処理をコントローラ１５０の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわちレシピが格納される。レシピは、例えば、記憶部１５２の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１５１からの指示等にて記憶部１５２から読み出され、読み出されたレシピに従った処理をコントローラ１５０が実行することで、成膜装置１００は、コントローラ１５０の制御のもと、所望の処理が実施される。
【００７３】
本例では、コントローラ１５０の制御のもと、上記第１の実施形態に係るシリコン膜の成膜方法にしたがった成膜処理が順次実施される。
【００７４】
上記第１の実施形態に係るシリコン膜の成膜方法は、図９に示すような成膜装置１００を用いることによって、１台の成膜装置で実施することができる。
【００７５】
また、成膜装置としては図９に示すようなバッチ式に限らず、枚葉式の成膜装置であっても良い。
【００７６】
以上、この発明を実施形態に従って説明したが、この発明は、上記実施形態に限定されることは無く、種々変形可能である。
【００７７】
例えば、上記実施形態においては、処理条件を具体的に例示したが、処理条件は、上記具体的な例示に限られるものではない。例えば、シリコン膜３（例えばアモルファスシリコン膜）の表面ラフネスの改善は、加熱したシリコン基板（下地）１の表面に、分子式中にシリコンを２つ以上含むアミノシラン系ガスを流し、下地の表面上にシード層２を形成する。この後、アミノ基を含まないシラン系ガスをシード層２上に供給し、アミノ基を含まないシラン系ガスを、例えば、熱分解させることでシリコン膜３、例えば、アモルファスなシリコン膜３をシード層２上に形成する、という構成を具備することで得られるものである。
【００７８】
したがって、処理条件は、上記実施形態に記載した具体的な例示に限られるものではなく、シリコン基板１の大きさ、処理室の容積変化等に応じて、上記利点を損なわない範囲で変更できることはもちろんである。
【００７９】
また、上記実施形態に記載した成膜方法は、シリコン膜３の更なる薄膜化、並びにシリコン膜３の表面ラフネスの更なる改善を達成できるものである。このため、上記実施形態に記載した成膜方法は、微細化の進展が進んでいる電子製品の製造方法、例えば、半導体装置の製造プロセスや、フラットパネルディスプレイの製造プロセスに好適に用いることができる。
【００８０】
また、シード層２を厚くしてしまうと、上述した通り、シード層２を含めたシリコン膜３の膜厚を増加させてしまう。また、シード層２は、シリコンの核を均一に発生させるものである。このため、シード層２の厚さは薄いことが望ましい。好ましくは単原子層レベルの厚さ程度であることが良い。具体的なシード層２の厚さを言及すれば、０．１ｎｍ以上０．３ｎｍ以下であることが良い。
【００８１】
なお、上記実施形態では、ステップ１の処理温度を３００℃、処理時間１ｍｉｎ、１０ｍｉｎとした場合には、シリコン膜３が約０．５ｎｍ増膜したので、最大０．５ｎｍのシード層２が形成されたともいえる。しかし、処理時間を１０ｍｉｎよりも短くすれば、シード層２の厚さを０．１ｎｍ以上０．３ｎｍ以下とすることが可能である。
【００８２】
また、分子式中にシリコンを２つ以上含むアミノシラン系ガスは分解させないで、例えば、シリコン基板（下地）１上に吸着させるようにすることが良い。例えば、ＤＩＰＡＤＳは３５０℃以上の温度で熱分解する。アミノシランが熱分解されると、成膜される膜中に炭素（Ｃ）、窒素（Ｎ）などの不純物が巻き込まれてしまうことがある。アミノシランは分解させずに、例えば、シリコン基板（下地）１上に吸着させるようにすることで、成膜される膜中に不純物が巻き込まれてしまう事情を抑制できる、という利点を得ることができる。
【００８３】
また、シリコン膜３は、上記実施形態で説明した更なる薄膜化をめざす、という観点からは、シード層２およびシリコン膜３を合算した膜厚が２ｎｍ以下の有限値の厚さとすることが好ましい。
【００８４】
しかし、上述したように、第１の実施形態に係るシリコン膜の成膜方法によれば、インキュベーション時間を更に改善できる結果、表面ラフネスの精度を更に向上できる利点がある。このことから、シリコン膜３を厚い膜とする場合にも好適に用いることができる。例えば、半導体装置で一般的に使用されている５０ｎｍ以上１００ｎｍ以下のシリコン膜３にも用いることができるし、それよりも膜厚が薄い、例えば、２ｎｍを超え５０ｎｍ未満の範囲の厚さを持つシリコン膜３にも用いることも可能である。  
その他、この発明はその要旨を逸脱しない範囲で様々に変形することができる。
【符号の説明】
【００８５】
１…シリコン基板、２…シード層、３…シリコン膜。
【図１】
2014127694.tif 000003
【図２】
2014127694.tif 000004
【図３】
2014127694.tif 000005
【図４】
2014127694.tif 000006
【図５】
2014127694.tif 000007
【図６】
2014127694.tif 000008
【図８】
2014127694.tif 000009
【図９】
2014127694.tif 000010
【図７】
2014127694.tif 000011