(57)【要約】【課題】フォトモスリレやフォトカプラを使わずに低コストで構成できるようにするとともに、低消費電流で動作させることができるようにする。【解決手段】ＡＣ電源に接続されている第１のＡＣ電源ラインと、第２のＡＣ電源ラインとの間に接続されている負荷に供給する電力を調整するためのトライアックを駆動するトライアック起動回路において、前記負荷及び前記トライアックの第２電極との接続点と、前記トライアックのゲート電極との間に並列に接続された第１の電流駆動回路及び第２の電流駆動回路と、前記第１及び第２の電流駆動回路の動作のＯＮ−ＯＦＦを制御することで、前記トライアックＴの動作を制御する制御回路とを有し、前記制御回路は、前記第２のＡＣ電源ラインを基準電位側として制御入力が印加される制御入力端子と、前記第１の電流駆動回路及び第２の電流駆動回路の動作をＯＮ−ＯＦＦ制御する制御信号を出力する出力端子とを有する。【選択図】図１
2014087215.tif 000002
【特許請求の範囲】
【請求項１】
ＡＣ電源に接続されている第１のＡＣ電源ラインと、第２のＡＣ電源ラインとの間に接続されている負荷に供給する電力を調整するためのトライアックを駆動するトライアック起動回路であって、
前記負荷及び前記トライアックの第２電極との接続点と、前記トライアックのゲート電極との間に並列に接続された第１の電流駆動回路及び第２の電流駆動回路と、
前記第１の電流駆動回路及び第２の電流駆動回路の動作のＯＮ−ＯＦＦを制御することで、前記トライアックＴの動作を制御する制御回路とを有し、
前記制御回路は、前記第２のＡＣ電源ラインを基準電位側として制御入力が印加される制御入力端子と、前記第１の電流駆動回路及び第２の電流駆動回路の動作をＯＮ−ＯＦＦ制御する制御信号を出力する出力端子とを有し、
前記第１のＡＣ電源ラインが、前記第２のＡＣ電源ラインに対し正極性の場合には、前記第１の電流駆動回路が前記トライアックの第２電極からゲート電極方向に起動電流を流して、前記トライアックをＯＮして前記負荷に電力を供給し、
前記第１のＡＣ電源ラインが、前記第２のＡＣ電源ラインに対し負極性の場合には、前記第２の電流駆動回路が前記トライアックのゲート電極から前記第２電極の方向に起動電流を流して、前記トライアックをＯＮして前記負荷に電力を供給することを特徴とするトライアック起動回路。
【請求項２】
前記第１の電流駆動回路に直列に接続された第１のダイオードと、
前記第２の電流駆動回路に直列に接続された第２のダイオードとを有することを特徴とする請求項１に記載のトライアック起動回路
【請求項３】
請求項１に記載のトライアック起動回路に於いて、
前記第１の電流駆動回路が第１のＮＰＮトランジスタで構成され、前記第２の電流駆動回路が第３のＮＰＮトランジスタで構成されており、
前記第１の電流駆動回路に直列に接続された第１のダイオードのアノードは、前記負荷と前記トライアックの第２電極の接続点に接続され、カソードは前記第１のＮＰＮトランジスのコレクタに接続され、
前記第２の電流駆動回路に直列に接続された第２のダイオードのカソードは、前記負荷と前記トライアックの第２電極の接続点に接続され、アノードは前記第３のＮＰＮトランジスのエミッタに接続され、
前記第１のＮＰＮトランジスのエミッタと前記第３のＮＰＮトランジスのコレクタが、前記トライアックのゲート電極に結合されていることを特徴とするトライアック起動回路。
【請求項４】
請求項１に記載のトライアック起動回路に於いて、
前記第１の電流駆動回路が第６のＰＮＰトランジスタで構成され、前記第２の電流駆動回路が第３のＮＰＮトランジスタで構成されており、
前記第６のＰＮＰトランジスタのエミッタと前記第３のＮＰＮトランジスタのエミッタは、前記負荷と前記トライアックの第２電極の接続点に接続され、
前記第６のＰＮＰトランジスタのコレクタは前記第１の電流駆動回路に直列に接続された第１のダイオードのアノードに結合され、
前記第３のＮＰＮトランジスタのコレクタは、前記第２の電流駆動回路に直列に接続された第２のダイオードのカソードに結合され、
前記第１のダイオードのカソードと前記第２のダイオードのアノードは、前記トライアックのゲート電極に結合されていることを特徴とするトライアック起動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトライアック起動回路に関し、特に、トライアックを使用して交流電源のＯＮ−ＯＦＦを制御するＳＷ回路に用いて好適な技術に関する。
【背景技術】
【０００２】
従来、トライアックを利用した電力調整回路が種々提案されている。例えば、特許文献１及び２には、トライアックを用いたソリッドステートリレーが提案されている。
また、特許文献３には、全波整流回路と倍電圧整流回路とをトライアックにより切り替えて、電圧の異なる複数種の商用交流電源に適用できるようにした電源装置が提案されている。
また、特許文献４には、オン／オフすることで２つの出力端子の間を導通と非導通に切り換えるトライアックを用いた半導体リレーが提案されている。
【０００３】
図７に従来のトライアック起動回路の一例を示す。
図７に示すように、従来のトライアック起動回路は、トライアックＴを用いてＡＣ電源から負荷ＲＬに供給する電力を調整するために、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮの間から、ＡＣ電圧が供給されている。
【０００４】
第１のＡＣ電源ラインＬは、負荷ＲＬを介して、トライアックＴの第２電極Ｔ２に接続されている。
トライアックＴの第１電極Ｔ１は、第２のＡＣ電源ラインＮに接続され、第１のＡＣ電源ラインＬと、記第２のＡＣ電源ラインＮの間から負荷ＲＬとトライアックＴにＡＣ電圧を供給している
【０００５】
トライアックＴの第２電極Ｔ２とゲートＧとの間に第２の抵抗Ｒ２とフォトモスリレＦＭが接続され、トライアックＴの第１電極Ｔ１とゲートＧとの間に第３の抵抗Ｒ３が接続されている。フォトモスリレＦＭは、入力側のLEDの動作を制御回路（図示せず）の出力により制御し、出力側のMOSFETをオン/オフさせるようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−７１４３号公報
【特許文献２】特開平１１−２７１２６号公報
【特許文献３】特開２０００−２７８９５３号公報
【特許文献４】特開２００３−８４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜４にて提案されている従来技術においては、図７に示したトライアック起動回路のように、フォトモスリレＦＭに相当するスイッチ素子を介してトライアックＴを起動させている。このため、動作させるために駆動側のＬＥＤに１ｍＡ〜１０ｍＡ程度の電流を流すので、制御回路の消費電流を低消費電流にできない問題があった。また、フォトモスリレやフォトカプラ等の部品はコストが高い問題があった。
本発明は前述の問題点に鑑み、フォトモスリレやフォトカプラを使わずに低コストで構成できるようにするとともに、低消費電流で動作させることができるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明のトライアック起動回路は、ＡＣ電源に接続されている第１のＡＣ電源ラインと、第２のＡＣ電源ラインとの間に接続されている負荷に供給する電力を調整するためのトライアックを駆動するトライアック起動回路であって、
前記負荷及び前記トライアックの第２電極との接続点と、前記トライアックのゲート電極との間に並列に接続された第１の電流駆動回路及び第２の電流駆動回路と、
前記第１の電流駆動回路及び第２の電流駆動回路の動作のＯＮ−ＯＦＦを制御することで、前記トライアックＴの動作を制御する制御回路とを有し、
前記制御回路は、前記第２のＡＣ電源ラインを基準電位側として制御入力が印加される制御入力端子と、前記第１の電流駆動回路及び第２の電流駆動回路の動作をＯＮ−ＯＦＦ制御する制御信号を出力する出力端子とを有し、
前記第１のＡＣ電源ラインが、前記第２のＡＣ電源ラインに対し正極性の場合には、前記第１の電流駆動回路が前記トライアックの第２電極からゲート電極方向に起動電流を流して、前記トライアックをＯＮして前記負荷に電力を供給し、
前記第１のＡＣ電源ラインが、前記第２のＡＣ電源ラインに対し負極性の場合には、前記第２の電流駆動回路が前記トライアックのゲート電極から前記第２電極の方向に起動電流を流して、前記トライアックＴをＯＮして前記負荷に電力を供給することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、フォトモスリレやフォトカプラ等の部品の様に動作させるために、駆動側のＬＥＤに１ｍＡ〜１０ｍＡ程度の電流を流す必要がないので、制御回路の消費電流を小さくできるとともに、高価なフォトモスリレやフォトカプラ等の部品を使わないためコストを低くできる。
【図面の簡単な説明】
【００１０】
【図１】本発明の原理を示すブロック図である。
【図２】本発明のトライアック起動回路の第１の実施例を示す図である。
【図３】本発明のトライアック起動回路の第２の実施例を示す図である。
【図４】本発明のトライアック起動回路の第３の実施例を示す図である。
【図５】本発明のトライアック起動回路の第４の実施例を示す図である。
【図６】本発明のトライアック起動回路の第５の実施例を示す図である。
【図７】従来のトライアック起動回路の一例を示す図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
以下、図面を参照しながら本発明の実施形態を説明する。
図１に、本発明のトライアック起動回路の原理図を示す。図１に示すように、本実施形態のトライアック起動回路１００は、トライアックＴを用いてＡＣ電源１０１から負荷ＲＬに供給する電力を調整する、電力調整回路に用いる。
【００１２】
トライアック起動回路１００は、第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮの間からＡＣ電圧が供給されており、第１のＡＣ電源ラインＬは負荷ＲＬを介して、トライアックＴの第２電極Ｔ２に接続されている。また、トライアックＴの第１電極Ｔ１には、第２のＡＣ電源ラインＮが接続されている。
【００１３】
第１のＡＣ電源ラインＬと第２のＡＣ電源ラインＮの間から供給されるＡＣ電圧を整流して、第２のＡＣ電源ラインＮ側を基準電位側にして制御回路１０２の動作電源を出力する電源回路Ｅを備えている。
制御回路１０２は、制御入力端子１０２ａと出力端子１０２ｂとを備えており、制御入力端子１０２ａには、第２のＡＣ電源ラインＮを基準電位側として制御入力が印加されている。
【００１４】
トライアックＴの第２電極Ｔ２とゲートＧとの間に、第１の電流駆動回路１０３、第２の電流駆動回路１０４が並列に接続されて構成されている。第１の電流駆動回路１０３及び第２の電流駆動回路１０４の動作のＯＮ−ＯＦＦを制御回路１０２の出力端子１０２ｂで制御することで、トライアックＴの動作を制御する。
【００１５】
第１の電流駆動回路１０３は、制御回路１０２の制御入力端子１０２ｂに出力をＯＮする制御入力を受けると、制御回路１０２の出力端子１０２ｂから第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正極性の場合に、トライアックＴの第２電極Ｔ２からゲート電極Ｇ方向に電流を流す制御を行う。
【００１６】
第２の電流駆動回路１０４は、制御回路１０２の制御入力端子に出力をＯＮする制御入力を受けると、制御回路１０２の出力端子１０２ｂから第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し負極性の場合に、トライアックＴのゲート電極Ｇから第２電極Ｔ２方向に電流を流す制御を行う。
【００１７】
本実施形態においては、第１の電流駆動回路１０３、第２の電流駆動回路１０４の互いの動作の干渉を避けるため、第１の電流駆動回路１０３とシリーズに第１のダイオードＤ１が接続されている。同様に、第２の電流駆動回路１０４とシリーズに第２のダイオードＤ２が接続されている。
【００１８】
本実施形態のトライアック起動回路１００は、前述したように構成されているので、制御回路１０２の制御入力端子１０２ａに出力をＯＦＦする制御入力を印加すると、第１の電流駆動回路１０３及び第２の電流駆動回路１０４は共にＯＦＦしているので、トライアックＴのゲート電極Ｇに起動電流が流れない。このため、トライアックＴはＯＦＦしているので負荷ＲＬに電力は供給されない。
【００１９】
制御回路１０２の制御入力端子１０２aに出力をＯＮする制御入力を印加すると、第１のＡＣ電源ラインＬが第２のＡＣ電源ラインＮに対し正極性の場合には、第１の電流駆動回路１０３がトライアックＴの第２電極Ｔ２からゲート電極Ｇ方向に起動電流を流すので、トライアックＴがＯＮして負荷ＲＬに電力を供給する。
【００２０】
第１のＡＣ電源ラインＬが、第２のＡＣ電源ラインＮに対し負極性の場合には、第２の電流駆動回路１０４がトライアックＴのゲート電極Ｇから第２電極Ｔ２の方向に起動電流を流すので、トライアックＴがＯＮして負荷ＲＬに電力を供給する。
【００２１】
本実施形態のトライアック起動回路１００は、第１の電流駆動回路１０３及び第２の電流駆動回路１０４を介してトライアックＴを起動させることができる。これにより、従来のように、フォトモスリレＦＭに相当するスイッチ素子を介してトライアックＴを起動させることが不要となり、トライアックＴを動作させるために駆動側のＬＥＤに１ｍＡ〜１０ｍＡ程度の電流を流すことを不要にすることができるので、制御回路の消費電流を低消費電流にすることが可能となる。
【００２２】
次に、図２を参照しながら本実施形態のトライアック起動回路１００の第１の具体例を説明する。
【００２３】
図２に示すように、本実施形態のトライアック起動回路１００は、第１のＡＣ電源ラインＬと、第２の電源ラインＮの間から供給されるＡＣ電圧を整流して、第２のＡＣ電源ラインＮ側を基準電位側にして出力端子ＶＤＣから動作電源を出力する電源回路Ｅを備えている。電源回路Ｅの出力端子ＶＤＣから制御回路１０２と、インバータゲートＩＮＶに動作電圧を供給している。
【００２４】
図２に示す例では、第１の電流駆動回路１０３は第１のＮＰＮトランジスタＱ１と第２の抵抗Ｒ２で構成されており、第２の電流駆動回路１０４は第３のＮＰＮトランジスタＱ３と第５，第６の抵抗Ｒ５、Ｒ６で構成されている。
制御回路１０２は制御入力端子１０２ａと出力端子１０２ｂとを備えている。
制御回路１０２の制御入力端子１０２ａには、第２のＡＣ電源ラインＮを基準電位側として、制御入力（図示していない。）が印加されている。制御回路１０２の出力端子１０２ｂは、出力端子１０２ｂからインバータゲートＩＮＶの入力側に接続されるとともに、第１の抵抗Ｒ１を介して、第１の電流駆動回路１０３を構成する第１のＮＰＮトランジスタＱ１のベースに接続されている。
【００２５】
第１のダイオードＤ１のアノードは、負荷ＲＬとトライアックＴの第２電極Ｔ２の接続点に接続されている。また、第１のダイオードＤ１のカソードは、第１のＮＰＮトランジスタＱ１のコレクタに接続されている。
第１のＮＰＮトランジスタＱ１のエミッタは、第２の抵抗Ｒ２を介してトライアックＴのゲートＧに接続されている。
【００２６】
第２のダイオードＤ２のカソードは、負荷ＲＬとトライアックＴの第２電極Ｔ２の接続点に接続されている。また、第２のダイオードＤ２のアノードは、第２の電流駆動回路１０４を構成する第３のＮＰＮトランジスタＱ３のエミッタと、第５の抵抗Ｒ５に接続されている。
第３のＮＰＮトランジスタＱ３のコレクタは、第６の抵抗Ｒ６を介してトライアックＴのゲートＧに接続されている。また、第３のＮＰＮトランジスタＱ３のベースは、第５の抵抗Ｒ５の他端と第２のＰＮＰトランジスタＱ２のコレクタに接続されている。
【００２７】
第２のＰＮＰトランジスタＱ２のエミッタは、第４の抵抗Ｒ４を介して電源回路Ｅの出力端子ＶＤＣに接続されている。
第２のＰＮＰトランジスタＱ２のベースは、インバータゲートＩＮＶの出力に接続されている。トライアックＴのゲートＧは第３の抵抗Ｒ３を介して第２のＡＣ電源ラインＮに接続されている。
【００２８】
図２のトライアック起動回路は、以上説明した構成になっているため、制御入力を受けて制御回路１０２の制御入力端子１０２ａの電位がＨｉになると、トライアックＴに起動が掛かりＯＮして、負荷ＲＬにＡＣ電源が印加される。
また、制御入力を受けて制御回路１０２の出力端子１０２ｂがＬｏになると、トライアックＴに起動が掛からずＯＦＦのままで、負荷ＲＬにＡＣ電源が印加されない動作をする。
【００２９】
以下に、前述した動作の詳細を説明する。
まず、制御回路１０２の出力端子１０２ｂの出力がＨｉで、第１のＡＣ電源ラインＬの電圧が第２のＡＣ電源ラインＮに対し正の場合の動作を説明する。
第１のＡＣ電源ラインＬから印加された電圧は、負荷ＲＬを介してトライアックＴの第２電極Ｔ２に印加されているが、初期的には、トライアックＴには起動が掛かっておらずＯＦＦしているため、トライアックＴの第２電極Ｔ２は第２のＡＣ電源ラインＮに対し正の電圧となっている。
【００３０】
制御回路１０２の出力端子１０２ｂの出力のＨｉレベルが第１の抵抗Ｒ１を介して第１のＮＰＮトランジスタＱ１のベースに印加されるので、第１のＮＰＮトランジスタＱ１に電流が流れる。この電流が流れる経路は、第１のＡＣ電源ラインＬ→負荷ＲＬ→第１のダイオードＤ１→第１のＮＰＮトランジスタＱ１のコレクタ→第１のＮＰＮトランジスタＱ１のエミッタ→第２の抵抗Ｒ２→トライアックＴのゲートＧ→トライアックＴの第１電極→第２のＡＣ電源ラインＮとなるので、トライアックＴに起動がかかる。よって、負荷ＲＬにＡＣ電源が印加される。第２の抵抗Ｒ２は、トライアックＴのゲートＧに流す起動電流が過大にならない様に制限する電流制限抵抗である。
【００３１】
第１の抵抗Ｒ１は、トライアックＴに起動が掛かってＯＮしたあとは、トライアックＴに掛かる電圧が小さくなってしまうため、第１のＮＰＮトランジスタＱ１に印加される電圧が小さくなって、第１のＮＰＮトランジスタＱ１が飽和してしまうので、第１のＮＰＮトランジスタＱ１のベース電流が増加してしまうのを、小電流（例として、０.２ｍＡ）に制限するための抵抗として機能する。
【００３２】
トライアックＴがＯＮすると、第１のＮＰＮトランジスタＱ１が飽和して、トライアックＴのゲートＧに流れる電流は小さくなってしまうが、トライアックＴは一旦、起動がかかると保持電流以下になるまでＯＮ状態を維持するので問題ない。
【００３３】
インバータゲートＩＮＶの出力はＬｏとなるので、第２のＰＮＰトランジスタＱ２にも電流が流れる。この電流が流れる経路は、電源回路Ｅの出力端子ＶＤＣ→第４の抵抗Ｒ４→第２のＰＮＰトランジスタＱ２のエミッタ→第２のＰＮＰトランジスタＱ２のベース→インバータゲートＩＮＶの出力→第２のＡＣ電源ラインＮとなる。
【００３４】
この状態においては、第４の抵抗Ｒ４で電流が制限されるため小電流（例０．２ｍＡ）であり、回路全体の動作に影響は与えない。第２のダイオードＤ２は、第３のＮＰＮトランジスタＱ３のベース−エミッタ間に大きな逆バイアス電圧が印加されるのを防止している。
【００３５】
次に、制御入力を受けて制御回路１０２の出力端子１０２ｂがＨｉとなり、第１のＡＣ電源ラインＬの電圧が第２のＡＣ電源ラインＮに対し負の場合の動作を説明する。
第１のＡＣ電源ラインＬから印加された電圧は負荷ＲＬを介してトライアックＴの第２電極Ｔ２に印加されているが、初期的には、トライアックＴには起動が掛かっておらずＯＦＦしているので、トライアックＴの第２電極Ｔ２は第２のＡＣ電源ラインＮに対し負の電圧となっている。
【００３６】
制御回路１０２のＨｉ出力を受けたインバータゲートＩＮＶの出力はＬｏになるため、第２のＰＮＰトランジスタＱ２に電流が流れる。この電流が流れる経路は、電源回路Ｅの出力端子ＶＤＣ→第４の抵抗Ｒ４→第２のＰＮＰトランジスタＱ２のエミッタ→第２のＰＮＰトランジスタＱ２のコレクタ→第３のＮＰＮトランジスタＱ３のベース−エミッタ間と第５の抵抗Ｒ５の並列回路→第２のダイオードＤ２→負荷ＲＬ→第１のＡＣ電源ラインＬとなっている。
【００３７】
図２の例では、第２のＰＮＰトランジスタＱ２に小電流（例として０.２ｍＡ）が流れる。
第３のＮＰＮトランジスタＱ３のベースに流れた電流を、第３のＮＰＮトランジスタＱ３で電流増幅した電流（例として２０ｍＡ）を第６の抵抗Ｒ６を介してトライアックＴのゲートＧから電流を引くので、トライアックＴが起動する。よって負荷ＲＬにＡＣ電源が印加される。第６の抵抗Ｒ６は、トライアックＴのゲートＧに流す起動電流が過大にならない様にする電流制限抵抗である。
【００３８】
トライアックＴが起動すると、トライアックＴでの電圧降下が少なくなるため、第３のＮＰＮトランジスタＱ３が飽和してしまい、トライアックＴのゲートＧに電流を流さなくなるが、トライアックＴは一旦、起動がかかると保持電流以下になるまでＯＮ状態を維持するので問題ない。
【００３９】
制御回路１０２の出力端子１０２ｂのＨｉレベルが第１の抵抗Ｒ１を介して第１のＮＰＮトランジスタＱ１のベースに印加されるが、第１のダイオードＤ１は逆方向にバイアスされているため電流が流れない。このため、第１のダイオードＤ１と直列に接続された第１のＮＰＮトランジスタＱ１のコレクタには電流は流れない。
【００４０】
制御回路１０２の出力端子１０２ｂから→第１の抵抗Ｒ１→第１のＮＰＮトランジスタＱ１のベース→第１のＮＰＮトランジスタＱ１のエミッタ→第２の抵抗Ｒ２→トライアックＴのゲートＧに電流が流れる。しかし、この場合に流れる電流は、第１の抵抗Ｒ１が大抵抗であるために電流制限された小電流（例として０．２ｍＡ）であり、回路全体の動作に影響は与えない。
第１のダイオードＤ１は第１のＮＰＮトランジスタＱ１のベース−コレクタ間が順方向にバイアスされて電流が流れてしまうのを防止している。
【００４１】
次に、制御入力を受けて制御回路１０２の出力端子１０２ｂがＬｏとなる場合の動作を説明する。
制御回路１０２の出力端子１０２ｂのＬｏレベルが第１の抵抗Ｒ１を介して第１のＮＰＮトランジスタＱ１のベースに印加されるので、第１のＮＰＮトランジスタＱ１はＯＦＦとなる。
【００４２】
この場合、インバータゲートＩＮＶの出力はＨｉとなるので、第２のＰＮＰトランジスタＱ２もＯＦＦとなり、第３のＮＰＮトランジスタＱ３もＯＦＦとなる。このため、トライアックＴのゲートＧには電流が流れないので、トライアックＴは起動しない。
第３の抵抗Ｒ３は、第１、第３のＮＰＮトランジスタＱ１、Ｑ３が共にＯＦＦ時にトライアックＴのゲートＧがフローティングになって不安定な動作とならない様にするための大抵抗である。
【００４３】
以上、説明したように、図２に示した本実施形態のトライアック起動回路によれば、フォトモスリレ等を使うことなくトライアックＴの起動回路を構成することが出来る。また、トライアックを起動させるための電流はＡＣ電源ラインＬから負荷ＲＬを介して供給し電源回路Ｅからは第１、第２のトランジスタＱ１、Ｑ２への入力電流のみで良いので、必要な電源電流を小電流にできるので電源回路Ｅの電流供給能力は小さくてすむ利点がある。
【００４４】
図３は、本実施形態の第２の具体例を示す。
この例は、第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮの間からＡＣ電圧が供給されている。
第１のＡＣ電源ラインＬから、負荷ＲＬを介してトライアックＴの第２電極Ｔ２に接続されている。
【００４５】
トライアックＴの第１電極は、第２のＡＣ電源ラインＮに接続されている。
第１のＡＣ電源ラインＬと、第２のＡＣ電源ラインＮの間から供給されるＡＣ電圧を整流して第２のＡＣ電源ラインＮ側を基準電位側にして出力端子ＶＤＣから動作電源を出力する電源回路Ｅを備えている。
【００４６】
電源回路Ｅの出力端子ＶＤＣから、制御回路１０２に動作電圧を供給している。制御回路１０２は、制御入力端子１０２ａと出力端子１０２ｂを備えており、制御回路１０２の制御入力端子１０２ａには、第２のＡＣ電源ラインＮを基準電位側として、制御入力（図示していない。）が印加されている。制御回路１０２の出力端子１０２ｂは、第１の抵抗Ｒ１を介して第１のＮＰＮトランジスタＱ１のベースに接続されている。
【００４７】
図３に示す例では、第１の電流駆動回路１０３は第６のＰＮＰトランジスタＱ６と第７、第８の抵抗Ｒ７．Ｒ８で構成されており、第２の電流駆動回路１０４は第３のＮＰＮトランジスタＱ３と第５，第６の抵抗Ｒ５、Ｒ６で構成されている。
第１の電流駆動回路１０３を構成する第６のＰＮＰトランジスタＱ６のエミッタは、第７の抵抗Ｒ７と、負荷ＲＬと、トライアックＴの第２電極Ｔ２の接続点に接続されている。
また、第６のＰＮＰトランジスタＱ６のベースは、第７の抵抗Ｒ７の他端に接続されると共に、第５のダイオードＤ５を介して第１のＮＰＮトランジスタＱ１のコレクタに接続されている。
【００４８】
第６のＰＮＰトランジスタＱ６のコレクタは、第８の抵抗Ｒ８と第１のダイオードＤ１のシリーズ回路を介してトライアックＴのゲートＧに接続されている。
第１のＮＰＮトランジスタＱ１のエミッタは、第２の抵抗Ｒ２を介して第２のＡＣ電源ラインＮに接続されている。
【００４９】
また、第２の電流駆動回路１０４を構成する第３のＮＰＮトランジスタＱ３のエミッタは、第５の抵抗Ｒ５に接続されるとともに、負荷ＲＬと、トライアックＴの第２電極Ｔ２の接続点に接続されている。
第３のＮＰＮトランジスタＱ３のベースは、第５の抵抗Ｒ５の他端に接続されるとともに、第４のダイオードＤ４を介して、第２のＰＮＰトランジスタＱ２のコレクタに接続されている。
第３のＮＰＮトランジスタＱ３のコレクタは、第６の抵抗Ｒ６と、第２のダイオードＤ２の直列回路を介して、トライアックＴのゲートＧに接続されている。
【００５０】
第２のＰＮＰトランジスタＱ２のベースは、第２のＡＣ電源ラインＮに接続されている。
第２のＰＮＰトランジスタＱ２のエミッタは、第４の抵抗Ｒ４を介して制御回路１０２の出力端子１０２ｂに接続されている。
また、トライアックＴのゲートＧは第３の抵抗Ｒ３を介して、第２のＡＣ電源ラインＮに接続されている。
【００５１】
図３に示したトライアック起動回路１００は、以上説明した構成になっているため、制御入力を受けて制御回路１０２の出力端子１０２ｂがＨｉになると、トライアックＴに起動が掛かりＯＮして負荷ＲＬにＡＣ電源が印加される。また、制御入力を受けて制御回路１０２の出力端子１０２ｂがＬｏになると、トライアックＴに起動が掛からずＯＦＦのままで、負荷ＲＬにＡＣ電源が印加されない動作をする。
【００５２】
以下に、この動作を詳細に説明する。
制御回路１０２の出力端子１０２ｂがＨｉで、第１のＡＣ電源ラインＬの電圧が、第２のＡＣ電源ラインＮに対し正の場合の動作を説明する。
第１のＡＣ電源ラインＬから印加された電圧は、負荷ＲＬを介して、トライアックＴの第２電極Ｔ２に印加されているが、初期的には、トライアックＴには起動が掛かっておらずＯＦＦしている。このため、トライアックＴの第２電極Ｔ２は第２のＡＣ電源ラインＮに対し正の電圧となっている。
【００５３】
この状態において、制御回路１０２の出力端子１０２ｂのＨｉレベルが第１の抵抗Ｒ１を介して、第１のＮＰＮトランジスタＱ１のベースに印加されるので、第１のＮＰＮトランジスタＱ１に電流が流れる。この電流が流れる経路は、第１のＡＣ電源ラインＬ→負荷ＲＬ→第６のＰＮＰトランジスタＱ６のエミッターベース間と、第７の抵抗Ｒ７の並列回路→第５のダイオードＤ５→第１のＮＰＮトランジスタＱ１のコレクタ→第１のＮＰＮトランジスタＱ１のエミッタ→第２の抵抗Ｒ２→第２のＡＣ電源ラインＮとなっている。
【００５４】
この第６のＰＮＰトランジスタＱ６のベースに流れる電流を第６のＰＮＰトランジスタＱ６で増幅した電流が、第８の抵抗Ｒ８と第１のダイオードＤ１の直列回路を介してトライアックＴのゲートＧに流れるので、トライアックＴに起動がかかる。よって、負荷ＲＬにＡＣ電源が印加される。第８の抵抗Ｒ８はトライアックＴのゲートＧに流す起動電流が過大にならない様に制限する電流制限抵抗である。
【００５５】
第１の抵抗Ｒ１はトライアックＴにトリガが掛かってＯＮした後は、トライアックＴに掛かる電圧が小さくなってしまうため、第１のＮＰＮトランジスタＱ１に印加される電圧が小さくなって、第１のＮＰＮトランジスタＱ１が飽和してしまうので、第１のＮＰＮトランジスタＱ１のベース電流が増加してしまうのを、小電流（例として、０.２ｍＡ）に制限するための抵抗である。
【００５６】
トライアックＴがＯＮすると、第１のＮＰＮトランジスタＱ１が飽和して、トライアックＴのゲートＧに流れる電流は小さくなってしまうが、トライアックＴは一旦、起動がかかると保持電流以下になるまでＯＮ状態を維持するので問題ない。
【００５７】
第２のＰＮＰトランジスタＱ２にも電流が流れる、この電流が流れる経路は、制御回路１０２の出力端子１０２ｂ→第４の抵抗Ｒ４→第２のＰＮＰトランジスタＱ２のエミッタ→第２のＰＮＰトランジスタＱ２のベース→第２のＡＣ電源ラインＮとなっている。第４の抵抗Ｒ４で電流が制限されるため小電流（例として０．２ｍＡ）であり、回路全体の動作に影響は与えない。
【００５８】
第２のダイオードＤ２は、負荷ＲＬとトライアックＴの第２電極Ｔ２の接続点→第５の抵抗Ｒ５→第３のＮＰＮトランジスタＱ３のベース−コレクタ間→第６の抵抗Ｒ６の経路からトライアックＴに起動が掛かってしまうのを防止している。
第４のダイオードＤ４は、第３のＮＰＮトランジスタＱ３のベース−エミッタ間に大きな逆バイアス電圧が印加されるのを防止している。
【００５９】
制御入力を受けて制御回路１０２の出力端子１０２ｂがＨｉとなり、第１のＡＣ電源ラインＬの電圧が、第２のＡＣ電源ラインＮに対し負の場合の動作を説明する。
第１のＡＣ電源ラインＬから印加された電圧は、負荷ＲＬを介してトライアックＴの第２電極Ｔ２に印加されているが、初期的には、トライアックＴには起動が掛かっておらずＯＦＦしているので、トライアックＴの第２電極Ｔ２は第２のＡＣ電源ラインＮに対し負の電圧となっている。
【００６０】
制御回路１０２の出力端子１０２ｂのＨｉ出力を受けるため、第２のＰＮＰトランジスタＱ２には電流が流れる、この電流が流れる経路は、制御回路１０２の出力端子１０２ｂ→第４の抵抗Ｒ４→第２のＰＮＰトランジスタＱ２のエミッタ→第２のＰＮＰトランジスタＱ２のコレクタ→第４のダイオードＤ４→第３のＮＰＮトランジスタＱ３のベース−エミッタ間と、第５の抵抗Ｒ５の並列回路→負荷ＲＬ→第１のＡＣ電源ラインＬとなっている。
【００６１】
図３の例では、第２のＰＮＰトランジスタＱ２に小電流（例として、０.２ｍＡ）が流れる。この電流を、第３のＮＰＮトランジスタＱ３で電流増幅した電流（例として、２０ｍＡ）を、第６の抵抗Ｒ６と第２のダイオードＤ２の直列回路を介して、トライアックＴのゲートＧから電流を引くのでトライアックＴが起動する。よって、負荷ＲＬにＡＣ電源が印加される。第６の抵抗Ｒ６はトライアックＴのゲートＧに流す起動電流が過大にならない様にする電流制限抵抗である。
【００６２】
トライアックＴが起動すると、トライアックＴでの電圧降下が少なくなるため、第３のＮＰＮトランジスタＱ３が飽和してしまい、トライアックＴのゲートＧに電流を流さなくなるが、トライアックＴは一旦、起動がかかると保持電流以下になるまでＯＮ状態を維持するので問題ない。
【００６３】
制御回路１０２の出力端子１０２ｂのＨｉレベルが第１の抵抗Ｒ１を介して第１のＮＰＮトランジスタＱ１のベースに印加されるが、第５のダイオード５は逆方向にバイアスされているため電流が流れないため、第５のダイオードＤ５と直列に接続された第６のＰＮＰトランジスタＱ６には電流は流れない。
【００６４】
制御回路１０２の出力端子１０２ｂから→第１の抵抗Ｒ１→第１のＮＰＮトランジスタＱ１のベース→第１のＮＰＮトランジスタＱ１のエミッタ→第２の抵抗Ｒ２→第２のＡＣ電源ラインＮに電流が流れるが、第１の抵抗Ｒ１が大抵抗であるために電流制限された小電流であり、回路全体の動作に影響は与えない。
【００６５】
第１のダイオードＤ１は、第６のＮＰＮトランジスタＱ６のベース−コレクタ間が順方向にバイアスされて、第８の抵抗Ｒ８を介してトライアックＴのゲートＧに電流が流れて起動してしまうのを防止している。
【００６６】
次に、制御入力を受けて制御回路１０２の出力端子１０２ｂがＬｏとなる場合の動作を説明する。
制御回路１０２の出力端子１０２ｂのＬｏレベルが第１の抵抗Ｒ１を介して、第１のＮＰＮトランジスタＱ１のベースに印加されるので、第１のＮＰＮトランジスタＱ１はＯＦＦとなる。この為、第６のＰＮＰトランジスタＱ６もＯＦＦとなる。
【００６７】
制御回路１０２の出力端子１０２ｂのＬｏレベルで、第２のＰＮＰトランジスタＱ２もＯＦＦとなる。この為、第３のＮＰＮトランジスタＱ３もＯＦＦとなる。このため、トライアックＴのゲートＧには電流が流れないので、トライアックＴは起動しない。
第３の抵抗Ｒ３は、第６のＰＮＰトランジスタＱ６と、第３のＮＰＮトランジスタＱ３が共にＯＦＦ時にトライアックＴのゲートＧがフローティングになって、不安定な動作とならない様にするための大抵抗である。
【００６８】
以上、説明したように、図３に示した本発明の実施例では、フォトモスリレ等を使うことなくトライアックＴの起動回路が出来る。また、トライアックを起動させるための電流はＡＣ電源ラインから負荷を介して供給し、電源回路Ｅからは第１、第２のトランジスタへの入力電流のみで良いので、必要な電源電流を小電流にできるので電源回路Ｅの電流供給能力は小さくてすむ利点がある。
また、図２に示した例に対して、図３に示した例は、第１のトランジスタＱ１のエミッタが第２の抵抗を介してトライアックＴのゲートではなく、第２のＡＣ電源ラインＮに接続されている。このため、トライアックＴのＯＮ−ＯＦＦ時に発生する、第２のＡＣ電源ラインＮに誘導されるノイズに強く出来る利点がある。
【００６９】
トライックＴの第１電極も、制御回路１０２の基準電位側も、第２のＡＣ電源ラインＮに接続されているが、第２のＡＣ電源ラインＮにノイズが重畳して、トライックＴの第１電極の電位と制御回路１０２の基準電位側に問題の原因となりうる電位差が生じた場合、図２の例では、この問題の原因となりうる電位差がトライアックＴのゲートＧに印加されてしまう。
【００７０】
これに対し、図３に示す様に、第２の抵抗Ｒ２の基準電位側の接続点を制御回路１０２の基準電位点と共通にしておくことで、問題の原因となりうる電位差は、第１のＮＰＮトランジスタＱ１には印加されないので、トライアックＴのゲートＧには伝わらない利点がある。
【００７１】
図４は、図２における電源回路Ｅを具体的な回路例で示したものである。
第９の抵抗Ｒ９と第１のコンデンサＣ１で制限した電流を、第９、第１０のダイオードＤ９，Ｄ１０で整流し、第１１の定電圧ダイオードＺ１１で電圧を安定化し、第２のコンデンサＣ２で平滑している。
【００７２】
次に、図５を参照しながらトライアック起動回路の第４の実施例について説明する。
図２、図４に示した例に対し、本実施例は電源回路Ｅから供給する電流をさらに減らした例である。
図５に示す例では、第１の電流駆動回路１０３は第１、第４のＮＰＮトランジスタＱ１、Ｑ４と第２の抵抗Ｒ２と第８のダイオードＤ８で構成されており、第２の電流駆動回路１０４は第３、第５のＮＰＮトランジスタＱ３、Ｑ５と第６の抵抗Ｒ６と第７のダイオードＤ７で構成されている。
図２、図４において電源回路Ｅから供給する電流を減らすためには、制御回路１０２、インバータゲートＩＮＶの動作電流を減らすと共に、トライアックＴを起動するときに第２のＰＮＰトランジスタＱ２から第３のＮＰＮトランジスタＱ３を駆動する電流を減らす必要がある。また、これと共に、トライアックＴが起動してＯＮになっているときに、制御回路１０２の出力端子１０２ｂから第１の抵抗Ｒ１に流す電流を小さくする必要がある。
【００７３】
図２、図４においては、トライアックＴのゲートＧにはトリガ電流（例として、２０ｍＡ）を流すためには、第３のＮＰＮトランジスタＱ３に電流増幅率の高いもの（例として、１００以上）を選んでも、第２のＰＮＰトランジスタＱ２のコレクタから第３のＮＰＮトランジスタＱ３のベース電流として、０.２ｍＡ以上の電流を供給する必要がある。
【００７４】
動作中に第１のＮＰＮトランジスタＱ１が飽和してしまい、ベース電流が大きくなってしまうのを制限するため、第１の抵抗Ｒ１を十分大きく選択するのだが、トライアックＴのゲートＧに流すトリガ電流（例として、２０ｍＡ）を流すため、第１のＮＰＮトランジスタＱ１に電流増幅率の高いもの（例として、1００以上）を選んでも、第１の抵抗Ｒ１を介して、第１のＮＰＮトランジスタＱ１のベースには０.２ｍＡ以上の電流を供給する必要がある。このため、図２、図４に示した例では、トライアックＴを起動動作のために電源回路Ｅから供給する電流は、０．５ｍＡ程度は必要であった。
【００７５】
それに対して、図５に示した例では、第１、第３のＮＰＮトランジスタＱ１、Ｑ３をダーリントン接続としている。このため、図２、図４に示した例より、トライアックＴの起動動作のために電源回路Ｅから供給する電流を１桁以上小さくすることが出来ている。
【００７６】
トライアックＴのゲートＧに印加する起動電流（例として、２０ｍＡ）は、電源回路Ｅを介して供給するのではなく、ＡＣ電源から直接供給している。制御回路１０２は低消費電流であり、インバータＩＮＶの消費電流もＳＷ速度が低いため、極めて小さいので、電源回路Ｅから供給する電流を小さく出来る（例として、０．０１ｍＡ）利点がある。
図７に示した従来例では、フォトモスリレＦＭを駆動する電流だけで、１〜１０ｍＡ程度必要であった。
【００７７】
図６に示す例では、第１の電流駆動回路１０３は第６のＰＮＰトランジスタＱ６と第５，第８の抵抗Ｒ５，Ｒ８で構成されており、第２の電流駆動回路１０４は第３のＮＰＮトランジスタＱ３と第５，第６の抵抗Ｒ５，Ｒ６で構成されている。第５の抵抗Ｒ５は第１、第２の電流駆動回路１０３，１０４に共通に使われている。
図３に於ける、第３のＮＰＮトランジスタＱ３と第６のＰＮＰトランジスタＱ６の各ベースへの駆動点を共通にすることで、第７の抵抗が不要となる効果がある。
また、第３のＮＰＮトランジスタＱ３と第６のＰＮＰトランジスタＱ６のベース、エミッタ間が並列に接続されているため、ベース・エミッタ間への駆動の正負方向の極性によらず、順方向にバイアスされるＰＮ接合があることになるので、電源ラインにサージが印加された時の第３のＮＰＮトランジスタＱ３と第６のＰＮＰトランジスタＱ６の破壊に対する耐性を強化出来る効果がある。
【００７８】
前述したように、本実施形態のトライアック起動回路によれば、高価なフォトモスリレ等を使うことなく、トライアックＴの起動回路が出来るので安価にできる利点がある。
また、図７に示した従来例ではフォトモスリレＦＭをＯＮに駆動するのに必要な電流が、１〜１０ｍＡなのと比較して、本実施形態のトライアック起動回路では低消費電流にできる利点がある。
【符号の説明】
【００７９】
Ｌ、Ｎ・・・・・・・・・・・・・・・ＡＣ電源ライン
Ｑ１〜Ｑ５・・・・・・・・・・・・・トランジスタ
Ｄ１、Ｄ２、Ｄ４〜Ｄ１０・・・・・・ダイオード
Ｚ１１・・・・・・・・・・・・・・・定電圧ダイオード
Ｒ１〜Ｒ９・・・・・・・・・・・・・抵抗
ＲＬ・・・・・・・・・・・・・・・・負荷
Ｅ・・・・・・・・・・・・・・・・・電源回路
ＶＤＣ・・・・・・・・・・・・・・・出力端子
ＣＯＮＴ・・・・・・・・・・・・・・制御回路
ＩＮＶ・・・・・・・・・・・・・・・インバータゲート
Ｔ・・・・・・・・・・・・・・・・・トライアック
Ｃ１，Ｃ２・・・・・・・・・・・・・コンデンサ
ＦＭ・・・・・・・・・・・・・・・・フォトモスリレ
【図１】
2014087215.tif 000003
【図２】
2014087215.tif 000004
【図３】
2014087215.tif 000005
【図４】
2014087215.tif 000006
【図５】
2014087215.tif 000007
【図６】
2014087215.tif 000008
【図７】
2014087215.tif 000009