(57)【要約】【課題】より小型化可能な半導体装置を提供する。【解決手段】複数のボンディングパッドＴ１〜Ｔ３が表面Ｓ１のみに配設された配線基板１１と、該配線基板１１の表面Ｓ１のみに載置されたリードフレーム２１〜２９と、配線基板１１及びリードフレーム２１，２２の重なる範囲で該リードフレーム２１，２２の端面Ｓ３に載置されるスイッチング素子３１〜３４と、一端がボンディングパッドＴ１〜Ｔ３に結線されるとともに、他端が端面Ｓ３から離隔する側のスイッチング素子３１〜３４の端面Ｓ４に結線され、あるいは配線基板１１及びリードフレーム２３〜２９の重なる範囲で該リードフレーム２３〜２９の端面Ｓ３に結線される複数のワイヤＷ１〜Ｗ１３，Ｗとを備える。【選択図】図１
2014067812.tif 000002
【特許請求の範囲】
【請求項１】
複数のボンディングパッドが一側面のみに配設された配線基板と、
前記配線基板の前記一側面に実装されたマイコンと、
前記配線基板の前記一側面のみに載置され、外部端子を形成する複数のリードフレームと、
前記配線基板及び前記リードフレームの重なる範囲で前記配線基板の前記一側面から離隔する側の前記リードフレームの端面に載置されるスイッチング素子と、
一端が前記ボンディングパッドに結線されるとともに、他端が前記リードフレームの前記端面から離隔する側の前記スイッチング素子の端面に結線され、あるいは前記配線基板及び前記リードフレームの重なる範囲で該リードフレームの前記端面に結線される複数のボンディングワイヤとを備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びリードフレームに載置されたスイッチング素子を１パッケージ化した半導体装置に関するものである。
【背景技術】
【０００２】
従来、こうした半導体装置としては、例えば特許文献１に記載されたものが知られている。図４に示すように、この半導体装置９０は、平板状のダイパッド９１と、該ダイパッド９１に載置され接着剤ＡＤにより接合された配線基板９２と、該配線基板９２に実装されたマイコン９３と、外部端子（図示略）を形成するリードフレーム９４と、外部端子９５ａを形成するリードフレーム９５と、リードフレーム９４に載置されたスイッチング素子９６と、外部端子９５ａ等を除いてこれらを封止する樹脂封止部９７とを備えて構成される。なお、ダイパッド９１及びリードフレーム９４，９５は、例えば同じ板厚の銅材にて同層で形成されている。
【０００３】
そして、配線基板９２は、その一側面（ダイパッド９１から離隔する側の面）９２ａに設けられたボンディングパッドＴ９１において、ボンディングワイヤＷ９１を介してスイッチング素子９６に電気的に接続されている。また、スイッチング素子９６は、ボンディングワイヤＷ９２を介してリードフレーム９５に電気的に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１３４９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、この半導体装置９０は、ダイパッド９１及びリードフレーム９４，９５が同層で形成されていることで、リードフレーム９４，９５を配線基板９２よりも外側（配線基板９２をその広がる平面上に描いた場合の該配線基板９２の外側）に配置する必要がある。従って、半導体装置９０は、ダイパッド９１（配線基板９２）の広がる平面上での占有面積が増加することになる。
【０００６】
本発明の目的は、より小型化可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記問題点を解決するために、請求項１に記載の発明は、複数のボンディングパッドが一側面のみに配設された配線基板と、前記配線基板の前記一側面に実装されたマイコンと、前記配線基板の前記一側面のみに載置され、外部端子を形成する複数のリードフレームと、前記配線基板及び前記リードフレームの重なる範囲で前記配線基板の前記一側面から離隔する側の前記リードフレームの端面に載置されるスイッチング素子と、一端が前記ボンディングパッドに結線されるとともに、他端が前記リードフレームの前記端面から離隔する側の前記スイッチング素子の端面に結線され、あるいは前記配線基板及び前記リードフレームの重なる範囲で該リードフレームの前記端面に結線される複数のボンディングワイヤとを備えたことを要旨とする。
【０００８】
同構成によれば、前記複数のリードフレームは、前記配線基板の前記一側面のみに載置されていることで、前記複数のリードフレームの全てが前記配線基板の前記一側面に一部が重ねられて配置される。そして、前記スイッチング素子は、前記配線基板及び前記リードフレームの重なる範囲で該リードフレームの前記端面に載置される。このため、前記配線基板をその広がる平面上に描いた場合の該平面上での半導体装置の占有面積をより縮小することができる。
【０００９】
また、前記スイッチング素子は、前記配線基板及び前記リードフレームの重なる範囲で該リードフレームの前記端面に載置される。このため、前記ボンディングパッド及び前記スイッチング素子の前記端面に一端及び他端が結線される前記ボンディングワイヤをより短縮することができる。
【００１０】
さらに、ボンディング工程においては、前記配線基板の他側面（ボンディングパッドの配設側とは反対側の面）を基準面として適宜のワイヤステージにより、少なくとも前記複数のボンディングワイヤの両端の結線位置を含んで前記配線基板を支持すればよい。このため、ボンディング工程時に要するワイヤステージを一つにできる。
【発明の効果】
【００１１】
本発明では、より小型化可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）（ｂ）は、本発明の一実施形態を示す平面図及び断面図。
【図２】（ａ）は、同形態の製造方法を示す断面図であり、（ｂ）は、従来形態の製造方法を示す断面図。
【図３】フレームを示す平面図。
【図４】従来形態を示す断面図。
【発明を実施するための形態】
【００１３】
図１〜図３を参照して本発明の一実施形態について説明する。
図１に示すように、本実施形態の半導体装置（モジュール）１は、略四角板状の配線基板１１と、該配線基板１１に実装されるマイコンとしてのＣＰＵ１２と、同じく配線基板１１に実装される適宜の電気部品１３と、配線基板１１に電気的に接続されるリードフレームとしての複数（５つ）の第１のリードフレーム２１，２２，２３，２４，２５及び複数（４つ）の第２のリードフレーム２６，２７，２８，２９と、配線基板１１を封止する略直方体状の樹脂封止部３０とを備えて構成される。
【００１４】
配線基板１１は、例えばガラスエポキシ樹脂やセラミックスなどの絶縁板上に銅箔などの導電体で配線パターンを描いたもので、図１（ａ）に示すように、その略四角形に広がる領域は、その周囲に配置される略四角枠状の非部品実装エリア１１ａと、該非部品実装エリア１１ａに包囲される部品実装エリア１１ｂとに区画されている。そして、ＣＰＵ１２及び電気部品１３は、配線基板１１の部品実装エリア１１ｂに実装されている。
【００１５】
一方、非部品実装エリア１１ａは、配線基板１１の図示上側の両角部でそれぞれ段付き状に拡大されている。そして、配線基板１１の表面（一側面）Ｓ１の当該上側の両角部には、例えば銅材からなる被支持部１６がそれぞれ設置されている。各被支持部１６は、非部品実装エリア１１ａの前記角部に載置・接合される略四角形の接合部１６ａと、該接合部１６ａから樹脂封止部３０の周縁まで配線基板１１の外側に互いに略直交する方向に突出する一対の連結片１６ｂとを有する。
【００１６】
また、非部品実装エリア１１ａは、配線基板１１の図示下側に偏在するように広がっている。特に、配線基板１１の図示右下側で段付き状に拡大されている。そして、配線基板１１（非部品実装エリア１１ａ）の表面Ｓ１の当該下側の部位には、ＣＰＵ１２等に電気的に接続された複数（１１つ）のボンディングパッドＴ１と、配線基板１１の負極に繋がる複数（２つ）のボンディングパッドＴ２と、配線基板１１の正極に繋がる複数（３つ）のボンディングパッドＴ３とが配設されている。これらボンディングパッドＴ１〜Ｔ３は、配線パターンの一部を構成するもので、非部品実装エリア１１ａの図示下側の部位に沿って概ね一列に並んでいる。
【００１７】
ただし、ボンディングパッドＴ１〜Ｔ３は、ＣＰＵ１２に対向する部位を避けて配置されている。また、図示右側に配置されるボンディングパッドＴ１〜Ｔ３は、基本的に非部品実装エリア１１ａの形状に合わせてそれら以外のボンディングパッドＴ１〜Ｔ３よりも配線基板１１の内部側に配置されている。
【００１８】
第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９は、配線基板１１（非部品実装エリア１１ａ）の表面Ｓ１のボンディングパッドＴ１〜Ｔ３よりも更に図示下側の部位に設置されている。これら第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９は、前記両被支持部１６と共に、例えば同じ板厚の銅材にて同層で形成されている。また、第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９は、非部品実装エリア１１ａの図示下側の部位に沿って一列に並んでいる。
【００１９】
第１のリードフレーム２１〜２５は、各々の基端部が配線基板１１（非部品実装エリア１１ａ）の表面Ｓ１の図示下側の部位に載置・接合されている。つまり、第１のリードフレーム２１〜２５の全てが配線基板１１の表面Ｓ１に一部が重ねられて配置されている。そして、第１のリードフレーム２１〜２５の樹脂封止部３０内から突出する先端部は、外部端子としての第１の端子２１ａ，２２ａ，２３ａ，２４ａ，２５ａを形成する。なお、第１の端子２１ａ〜２５ａは、外部装置と常時接続される端子であって、耐静電気性能の強い端子である。
【００２０】
同様に、第２のリードフレーム２６〜２９は、各々の基端部が配線基板１１（非部品実装エリア１１ａ）の表面Ｓ１の図示下側の部位に載置・接合されている。つまり、第２のリードフレーム２６〜２９の全てが配線基板１１の表面Ｓ１に一部が重ねられて配置されている。そして、第２のリードフレーム２６〜２９の樹脂封止部３０内から突出する先端部は、外部端子としての第２の端子２６ａ，２７ａ，２８ａ，２９ａを形成する。なお、第２の端子２６ａ〜２９ａは、ＣＰＵ１２の検査時又はＣＰＵ１２へのプログラミング時に使用される端子であって、耐静電気性能の弱い端子である。
【００２１】
ここで、第１のリードフレーム２１の樹脂封止部３０内に配置される基端部は、ワイヤＷ１を介してボンディングパッドＴ１に電気的に接続されている。また、配線基板１１の表面Ｓ１から離隔する側の第１のリードフレーム２１の端面Ｓ３において、その基端部には、例えばｎチャネルのパワーＭＯＳＦＥＴからなる一対のスイッチング素子３１，３２が載置されている。これらスイッチング素子３１，３２は、配線基板１１及び第１のリードフレーム２１の重なる範囲で該第１のリードフレーム２１の端面Ｓ３に載置されている。
【００２２】
スイッチング素子３１は、そのゲートがワイヤＷ２を介してボンディングパッドＴ１に電気的に接続されるとともに、ソースがワイヤＷ３を介してボンディングパッドＴ２に電気的に接続されている。これらゲート及びソースは、第１のリードフレーム２１の端面Ｓ３から離隔する側のスイッチング素子３１の端面Ｓ４に一体的に配設されている。そして、スイッチング素子３１は、そのドレインが第１のリードフレーム２１に電気的に接続された状態でこれに載置されている。一方、スイッチング素子３２は、そのゲートがワイヤＷ４を介してボンディングパッドＴ１に電気的に接続されるとともに、ドレインがワイヤＷ５を介してボンディングパッドＴ３に電気的に接続されている。これらゲート及びドレインは、第１のリードフレーム２１の端面Ｓ３から離隔する側のスイッチング素子３２の端面Ｓ４に一体的に配設されている。そして、スイッチング素子３２は、そのソースが第１のリードフレーム２１に電気的に接続された状態でこれに載置されている。
【００２３】
つまり、スイッチング素子３１のドレイン及びスイッチング素子３２のソースは、第１のリードフレーム２１を介して短絡されている。また、スイッチング素子３１，３２は、該当のボンディングパッドＴ１を介してＣＰＵ１２にそれぞれ電気的に接続されることになる。第１のリードフレーム２１は、第１の端子２１ａにおいて電動モータの一側端子（図示略）に電気的に接続されており、ＣＰＵ１２により制御されるスイッチング素子３１，３２のスイッチング動作に応じて電動モータと導通する。
【００２４】
同様に、第１のリードフレーム２２の樹脂封止部３０内に配置される基端部は、ワイヤＷ６を介してボンディングパッドＴ１に電気的に接続されている。また、配線基板１１の表面Ｓ１から離隔する側の第１のリードフレーム２２の端面Ｓ３において、その基端部には、例えばｎチャネルのパワーＭＯＳＦＥＴからなる一対のスイッチング素子３３，３４が載置されている。これらスイッチング素子３３，３４は、配線基板１１及び第１のリードフレーム２２の重なる範囲で該第１のリードフレーム２１の端面Ｓ３に載置されている。
【００２５】
スイッチング素子３３は、そのゲートがワイヤＷ７を介してボンディングパッドＴ１に電気的に接続されるとともに、ドレインがワイヤＷ８を介してボンディングパッドＴ３に電気的に接続されている。これらゲート及びドレインは、第１のリードフレーム２２の端面Ｓ３から離隔する側のスイッチング素子３３の端面Ｓ４に一体的に配設されている。そして、スイッチング素子３３は、そのソースが第１のリードフレーム２２に電気的に接続された状態でこれに載置されている。一方、スイッチング素子３４は、そのゲートがワイヤＷ９を介してボンディングパッドＴ１に電気的に接続されるとともに、ソースがワイヤＷ１０を介してボンディングパッドＴ２に電気的に接続されている。これらゲート及びソースは、第１のリードフレーム２２の端面Ｓ３から離隔する側のスイッチング素子３４の端面Ｓ４に一体的に配設されている。そして、スイッチング素子３４は、そのドレインが第１のリードフレーム２２に電気的に接続された状態でこれに載置されている。
【００２６】
つまり、スイッチング素子３３のソース及びスイッチング素子３４のドレインは、第１のリードフレーム２２を介して短絡されている。また、スイッチング素子３３，３４は、該当のボンディングパッドＴ１を介してＣＰＵ１２にそれぞれ電気的に接続されることになる。第１のリードフレーム２２は、第１の端子２２ａにおいて電動モータの他側端子（図示略）に電気的に接続されており、ＣＰＵ１２により制御されるスイッチング素子３３，３４のスイッチング動作に応じて電動モータと導通する。
【００２７】
第１のリードフレーム２３の樹脂封止部３０内に配置される基端部は、ワイヤＷ１１を介してボンディングパッドＴ３に電気的に接続されている。第１のリードフレーム２３は、第１の端子２３ａにおいてバッテリのプラス端子（図示略）に電気的に接続されており、配線基板１１を介してＣＰＵ１２等に給電する。
【００２８】
第１のリードフレーム２４の樹脂封止部３０内に配置される基端部は、ワイヤＷ１２を介してボンディングパッドＴ１に電気的に接続されている。従って、第１のリードフレーム２４は、ＣＰＵ１２等に電気的に接続されることになる。第１のリードフレーム２４は、第１の端子２４ａにおいて外部の適宜のホストコンピュータ（図示略）に電気的に接続されており、配線基板１１を介してＣＰＵ１２等に情報信号を出力する。
【００２９】
第１のリードフレーム２５の樹脂封止部３０内に配置される基端部は、ワイヤＷ１３を介してボンディングパッドＴ２に電気的に接続されている。第１のリードフレーム２５は、第１の端子２５ａにおいてバッテリのマイナス端子（図示略）に電気的に接続されており、配線基板１１を介してＣＰＵ１２等に給電する。
【００３０】
第２のリードフレーム２６〜２９の樹脂封止部３０内に配置される各基端部は、ワイヤＷを介して該当のボンディングパッドＴ１に電気的に接続されている。従って、第２のリードフレーム２６〜２９は、ＣＰＵ１２にそれぞれ電気的に接続されることになる。第２のリードフレーム２６〜２９は、第２の端子２６ａ〜２９ａにおいて外部の適宜の整備用端末（図示略）に電気的に接続可能であり、配線基板１１を介してＣＰＵ１２にデータ転送する。これにより、ＣＰＵ１２（半導体装置１）の電気的特性の検査や、ＣＰＵ１２内の不揮発性メモリへのプログラム書き込みなどが行われる。
【００３１】
なお、ボンディングワイヤとしてのワイヤＷ１〜Ｗ１３，Ｗと、第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９及びスイッチング素子３１〜３４との結線位置が、全て配線基板１１（非部品実装エリア１１ａ）上に収まるように、即ち配線基板１１並びに第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９の重なる範囲に配置されていることはいうまでもない。これらワイヤＷ１〜Ｗ１３，Ｗは、例えばアルミニウムの細線からなり、超音波を利用した熱圧着にてボンディングパッドＴ１〜Ｔ３等に結線されている。特に、ボンディングパッドＴ２，Ｔ３に結線されるワイヤＷ３，Ｗ５，Ｗ８，Ｗ１０，Ｗ１１，Ｗ１３は、それら以外よりも外径が相対的に大きくなっている。これは、ワイヤＷ３，Ｗ５，Ｗ８，Ｗ１０，Ｗ１１，Ｗ１３に大電流が流れることを考慮して、それらの抵抗を小さくするためである。
【００３２】
また、スイッチング素子３１〜３４を搭載する第１のリードフレーム２１，２２の基端部は、それら以外のリードフレーム２３〜２９よりも占有面積が拡大されており、これに伴って配線基板１１の内部側への突出長も拡大されている。そして、両第１のリードフレーム２１，２２に対向するボンディングパッドＴ１〜Ｔ３（図示右側に配置されるボンディングパッドＴ１〜Ｔ３）は、第１のリードフレーム２１，２２の形状に合わせて配線基板１１の内部側に配置されている。
【００３３】
換言すれば、配線基板１１の部品実装エリア１１ｂは、このようなボンディングパッドＴ１〜Ｔ３の配置に合わせて第１のリードフレーム２３〜２５及び第２のリードフレーム２７〜２９の周辺で段付き状に拡大されている。そして、ＣＰＵ１２は、部品実装エリア１１ｂの上述の拡大された部位に実装されている。これは、配線基板１１の限られた領域内で、より大きなＣＰＵ１２を実装可能とするためである。
【００３４】
なお、図１（ｂ）に示すように、前記電気部品１３は、ＣＰＵ１２の実装面（表面Ｓ１）とは反対側となる配線基板１１（部品実装エリア１１ｂ）の表面Ｓ２にも実装されている。
【００３５】
そして、前記樹脂封止部３０は、第１の端子２１ａ〜２５ａ及び第２の端子２６ａ〜２９ａを除く全て（配線基板１１、ＣＰＵ１２、電気部品１３、スイッチング素子３１〜３４、ボンディングパッドＴ１〜Ｔ３、ワイヤＷ１〜Ｗ１３，Ｗ）を封止する。これにより、ＣＰＵ１２、電気部品１３及びスイッチング素子３１〜３４は、配線基板１１とともに１パッケージ化されている。
【００３６】
次に、本実施形態の作用について説明する。
本実施形態では、第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９は、配線基板１１の表面Ｓ１のみに載置されていることで、これらリードフレームの全てが配線基板１１の表面Ｓ１に一部が重ねられて配置される。そして、スイッチング素子３１〜３４は、配線基板１１及び第１のリードフレーム２１，２２の重なる範囲で該第１のリードフレーム２１，２２の端面Ｓ３に載置される。このため、配線基板１１をその広がる平面上に描いた場合の該平面上での半導体装置１の占有面積が縮小される。
【００３７】
次に、本実施形態の製造方法について説明する。
図２（ａ）に示すように、配線基板１１（非部品実装エリア１１ａ）のボンディングパッドＴ１〜Ｔ３が配設される表面（一側面）Ｓ１には、第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９及び両被支持部１６の素材となるフレーム６０が、接着剤ＡＤにより接合されている。図３に示すように、このフレーム６０は、略四角枠状の本体部６１を有する。この本体部６１の図示下側の両端部には、略円形の第１位置決め孔６１ａがそれぞれ形成されるとともに、本体部６１の図示上側の両端部には、略長円形の第２位置決め孔６１ｂがそれぞれ形成されている。これら第１及び第２位置決め孔６１ａ，６１ｂは、例えば配線基板１１の表面Ｓ１上にフレーム６０を接合する際の位置決めに供される。なお、図３では、便宜的に配線基板１１を樹脂封止する樹脂封止部３０の外形を２点鎖線にて併せて描画している。
【００３８】
また、フレーム６０は、前記両被支持部１６と、本体部６１から樹脂封止部３０の周縁まで内側に互いに略直交する方向に突出してこれら被支持部１６の両連結片１６ｂにそれぞれ繋がる一対の連結片６２とを有する。従って、フレーム６０の図示上側の両端部は、両連結片６２及び被支持部１６を介して配線基板１１の表面Ｓ１に載置・支持される。
【００３９】
さらに、フレーム６０は、前記第１のリードフレーム２１〜２５及び前記第２のリードフレーム２６〜２９と、本体部６１の図示下側の部位から内側に突出してこれら第１のリードフレーム２１〜２５及び前記第２のリードフレーム２６〜２９とそれぞれ繋がる複数（９つ）の連結片６３とを有する。
【００４０】
さらにまた、フレーム６０は、第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９の並設方向に延出して、各隣り合う端子２１ａ〜２９ａ間、本体部６１及び第１の端子２１ａ間、並びに本体部６１及び第１の端子２５ａ間をそれぞれ橋渡しする複数（１０つ）の連結片６４を有する。
【００４１】
従って、フレーム６０の図示下側の部位は、これら連結片６３，６４及び第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９を介して配線基板１１の表面Ｓ１に載置・支持される。
【００４２】
図２（ａ）に示すように、フレーム６０の接合された配線基板１１は、表面Ｓ１の反対側の表面Ｓ２を基準面として、ボンディング工程時のバックアップ用の治具であるワイヤステージ７０に載置される。すなわち、ワイヤステージ７０は、配線基板１１の非部品実装エリア１１ａ（ワイヤＷ１〜Ｗ１３，Ｗと、ボンディングパッドＴ１〜Ｔ３、第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９及びスイッチング素子３１〜３４との結線位置）に合わせて台状に隆起する台座部７１を有する。そして、配線基板１１は、ワイヤステージ７０の台座部７１に載置される。なお、ワイヤステージ７０（台座部７１）上への配線基板１１等の位置決めに際しては、前記フレーム６０の第１及び第２位置決め孔６１ａ，６１ｂが利用される。また、ワイヤステージ７０（台座部７１）上に位置決めされた配線基板１１等は、適宜のクランプ（図示略）にて保持される。
【００４３】
台座部７１は、ワイヤステージ７０及び配線基板１１を密着させて、ボンディング工程時のバックアップをするためのものである。具体的には、台座部７１は、ボンディング工程時にワイヤＷ１〜Ｗ１３，Ｗに加える荷重を支え、あるいはボンディング工程時にワイヤＷ１〜Ｗ１３，Ｗに加える超音波が逃げることを抑制する。
【００４４】
そして、図２（ａ）に一例として示したように、ワイヤＷ２のボンディング工程時には、スイッチング素子３１が鉛直方向で配線基板１１に重なる。そして、スイッチング素子３１の外形を鉛直方向に投影した台座部７１の領域がバックアップ領域Ｂ１となる。従って、ワイヤＷ２の一端は、第１のリードフレーム２１及び配線基板１１を介してバックアップ領域Ｂ１に支持等されて、スイッチング素子３１の端面Ｓ４（ゲート）に結線される。
【００４５】
また、ボンディングパッドＴ１の外形を鉛直方向に投影した台座部７１の領域がバックアップ領域Ｂ２となる。従って、ワイヤＷ３の他端は、配線基板１１を介してバックアップ領域Ｂ２に支持等されて、ボンディングパッドＴ２に結線される。
【００４６】
スイッチング素子３１に結線される別のワイヤＷ３や、他のスイッチング素子３２〜３４に結線されるワイヤＷ４，Ｗ５，Ｗ７〜Ｗ１０についても同様である。
このように、配線基板１１の表面Ｓ２を基準面として該配線基板１１を台座部７１に載置し、配線基板１１及び第１のリードフレーム２１，２２の重なる範囲で該当の端面Ｓ３にスイッチング素子３１〜３４を載置したことで、スイッチング素子３１〜３４の端面Ｓ４（ゲート等）及びボンディングパッドＴ１〜Ｔ３に結線されるワイヤＷ２〜Ｗ５，Ｗ７〜Ｗ１０がより短縮される。
【００４７】
なお、図２（ｂ）に特許文献１に準じた従来形態を示したように、リードフレーム８１の一側（図示上側）の端面Ｓ８１に配線基板８２を載置・接合するとともに、該配線基板８２の外側でリードフレーム８１の端面Ｓ８１にスイッチング素子８３を設置したとする。つまり、この従来形態では、ダイパッド（９１）に代えて、配線基板８２の下側までリードフレーム８１を延出させている。この場合、配線基板８２の一側面（リードフレーム８１から離隔する側の面）Ｓ８２に設置されたボンディングパッドＴ８１及びスイッチング素子８３にワイヤＷ８１の一端及び他端をそれぞれ結線する際には、リードフレーム８１は、端面Ｓ８１の反対側の端面Ｓ８３を基準面として、ワイヤステージ８５の台座部８６に載置される。このとき、スイッチング素子８３の外形を鉛直方向に投影した台座部８６の領域がバックアップ領域Ｂ８１となる。従って、ワイヤＷ８１の一端は、リードフレーム８１を介してバックアップ領域Ｂ１に支持等されて、リードフレーム８１の端面Ｓ８１から離隔する側のスイッチング素子３１の端面Ｓ８４（ゲート等）に結線される。
【００４８】
また、ボンディングパッドＴ８１の外形を鉛直方向に投影した台座部８６の領域がバックアップ領域Ｂ８２となる。従って、ワイヤＷ８１の他端は、配線基板８２及びリードフレーム８１を介してバックアップ領域Ｂ８２に支持等されて、ボンディングパッドＴ８１に結線される。
【００４９】
図２（ｂ）から明らかなように、リードフレーム８１の端面Ｓ８３を基準面として、リードフレーム８１上で配線基板８２に設置されたボンディングパッドＴ８１及び配線基板８２の外側でリードフレーム８１に設置されたスイッチング素子８３にワイヤＷ８１を結線すると、該ワイヤＷ８１が相対的に長くなることが確認される。また、ワイヤＷ８１の伸長（スイッチング素子８３及びボンディングパッドＴ８１の離隔距離の増加）に伴って台座部８６が相対的に拡大されることが確認される。
【００５０】
なお、ワイヤＷ２〜Ｗ５，Ｗ７〜Ｗ１０以外のワイヤＷ１，Ｗ６，Ｗ１１〜Ｗ１３，Ｗの一端は、配線基板１１を介して台座部７１（バックアップ領域）に支持等されて、第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９の端面Ｓ３に結線される。ワイヤＷ１，Ｗ６，Ｗ１１〜Ｗ１３，Ｗの他端が、配線基板１１を介して台座部７１（バックアップ領域）に支持等されて、ボンディングパッドＴ１〜Ｔ３に結線されることはいうまでもない。
【００５１】
全てのワイヤＷ１〜Ｗ１３，Ｗの結線が完了すると、樹脂により配線基板１１等を封止して、樹脂封止部３０を成形する。その後、フレーム６０の連結片６２〜６４を切り離すことで、半導体装置１が完成する。
【００５２】
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
（１）本実施形態では、第１のリードフレーム２１〜２５及び第２のリードフレーム２６〜２９は、配線基板１１の表面Ｓ１のみに載置されていることで、これらリードフレームの全てが配線基板１１の表面Ｓ１に一部が重ねられて配置される。そして、スイッチング素子３１〜３４は、配線基板１１及び第１のリードフレーム２１，２２の重なる範囲で該第１のリードフレーム２１，２２の端面Ｓ３に載置される。このため、配線基板１１をその広がる平面上に描いた場合の該平面上での半導体装置１の占有面積をより縮小することができ、ひいては半導体装置１をより小型化することができる。
【００５３】
また、スイッチング素子３１〜３４は、配線基板１１及び第１のリードフレーム２１，２２の重なる範囲で該第１のリードフレーム２１，２２の端面Ｓ３に載置される。このため、ボンディングパッドＴ１〜Ｔ３及びスイッチング素子３１〜３４の端面Ｓ４（ゲート等）に一端及び他端が結線されるワイヤＷ２〜Ｗ５，Ｗ７〜Ｗ１０をより短縮することができる。
【００５４】
さらに、ボンディング工程においては、配線基板１１の表面Ｓ２を基準面としてワイヤステージ７０により、少なくともワイヤＷ１〜Ｗ１３，Ｗと、ボンディングパッドＴ１〜Ｔ３、第１のリードフレーム２１〜２５、第２のリードフレーム２６〜２９及びスイッチング素子３１〜３４との結線位置を含んで配線基板１１を支持すればよい。このため、ボンディング工程時に要するワイヤステージ７０を一つにできるとともに、当該ワイヤステージ７０に要するワイヤＷ１〜Ｗ１３，Ｗの結線時のバックアップ領域もより縮小することができる。
【００５５】
（２）本実施形態では、第１のリードフレーム２１，２２（スイッチング素子３１〜３４）周辺のボンディングパッドＴ１〜Ｔ３の位置と、第１のリードフレーム２３〜２５及び第２のリードフレーム２７〜２９周辺のボンディングパッドＴ１〜Ｔ３の位置とをずらしたことで、より大型のＣＰＵ１２を実装することができる。
【００５６】
（３）本実施形態では、ＣＰＵ１２及びスイッチング素子３１〜３４を１パッケージ化したことで、例えばこれらを個別にパッケージする場合に比べて小型化することができる。
【００５７】
（４）本実施形態では、大電流が流れることで発熱しやすいスイッチング素子３１〜３４を熱伝導に優れた第１のリードフレーム２１，２２に搭載したことで、例えば配線基板１１に直に搭載する場合に比べて放熱効率を向上させることができる。特に、第１のリードフレーム２１，２２の基端部は、他の第１のリードフレーム２３〜２５及び第２のリードフレーム２６〜２９の基端部よりも拡大されていることで、大電流による発熱を抑制することができるとともに、放熱効率を向上させることができる。
【００５８】
（５）本実施形態では、ＣＰＵ１２を、スイッチング素子３１〜３４を搭載する第１のリードフレーム２１，２２から離して配置したことで、ＣＰＵ１２及びスイッチング素子３１〜３４のいずれか一方の発熱が、ＣＰＵ１２及びスイッチング素子３１〜３４のいずれか他方に及ぼす影響を抑制することができる。
【００５９】
なお、上記実施形態は以下のように変更してもよい。
・前記実施形態において、ＣＰＵ１２は、スイッチング素子３１〜３４を搭載する第１のリードフレーム２１，２２の近傍に配置してもよい。
【００６０】
・前記実施形態において、ワイヤＷ１〜Ｗ１３，Ｗは、例えば金線などであってもよい。また、ワイヤＷ１〜Ｗ１３，Ｗに代えて、例えばアルミニウム製のリボンを採用してもよい。
【００６１】
・前記実施形態において、スイッチング素子３１〜３４は、ｐチャネルのパワーＭＯＳＦＥＴや、大パワーのバイポーラトランジスタであってもよい。
・前記実施形態において、配線基板１１は、略四角形以外の略多角形状であってもよい。
【００６２】
・本発明において、「マイコン」とは、所定処理に特化したＤＳＰも含むものとする。
【符号の説明】
【００６３】
Ｓ１…表面（一側面）、Ｓ３…端面、Ｓ４…端面、Ｔ１〜Ｔ３…ボンディングパッド、Ｗ１〜Ｗ１３，Ｗ…ワイヤ（ボンディングワイヤ）、１１…配線基板、１２…ＣＰＵ（マイコン）、２１，２２…第１のリードフレーム（リードフレーム）、２１ａ，２２ａ…第１の端子（外部端子）、３１〜３４…スイッチング素子。
【図１】
2014067812.tif 000003
【図２】
2014067812.tif 000004
【図３】
2014067812.tif 000005
【図４】
2014067812.tif 000006