(57)【要約】【課題】第１のシリコン表面上に形成した層間絶縁膜に開口を形成し、開口内に第２のシリコン膜を形成する際、第１のシリコン表面の自然酸化膜を一旦除去して水素終端しても、第２のシリコン膜の成膜開始時の昇温過程で終端水素が脱離し、層間絶縁膜から排出される水分子により再度自然酸化膜が形成され、接触抵抗が増加する。【解決手段】第１のシリコン表面の自然酸化膜を除去した後、水素終端した後、成膜空間で層間絶縁膜からの水分子の脱離が終了する温度と第１のシリコン表面からの水素の脱離が始まる温度との間の温度範囲に保持して層間絶縁膜中の水分子を脱離させた後、第２のシリコン膜の成膜を行う。【選択図】図１
2014082351.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン又は多結晶シリコンからなる第１のシリコンを含む基板上の層間絶縁膜に開口を形成し、該開口内に前記第１のシリコン表面を露出させる開口形成工程と、
前記第１のシリコン表面の自然酸化膜を除去し、前記第１のシリコン表面のダングリングボンドを水素で終端する前処理工程と、
前記前処理後の基板を成膜空間に投入し、前記層間絶縁膜からの水分子の脱離が終了する温度と前記第１のシリコン表面からの水素の脱離が始まる温度との間の温度範囲に基板を保持する水分子脱離工程と、
前記成膜空間を真空排気する真空排気工程と、
前記基板の温度を前記第１のシリコン表面からの水素の脱離が始まる温度以上の成膜温度まで昇温させる昇温工程と、
前記成膜空間に原料ガスを供給し前記第１のシリコン表面に第２のシリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記水分子脱離工程は、３５０〜４００℃の温度範囲に基板を保持することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記水分子脱離工程は、前記温度範囲に基板を２０分以上保持することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記昇温工程は、前記真空排気工程における圧力を維持して行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記昇温工程は、還元性雰囲気中で行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記成膜温度が、５００〜５５０℃の範囲である請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記前処理工程は、フッ素含有溶液で前記開口内に露出する前記第１のシリコン表面を洗浄する洗浄工程を含むことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記前処理工程は、前記洗浄工程に続いて還元性雰囲気中での第１の熱処理工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１の熱処理工程は、水素雰囲気下に６００〜９００℃の温度範囲で実施され、４００℃以下まで降温した後、前記水素雰囲気下から取り出されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第２のシリコン膜を形成する工程は、不純物ドープしたシリコン膜を成膜する工程を含むことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第１のシリコン表面が単結晶シリコン表面であり、前記第２のシリコン膜は、少なくとも前記第１のシリコン表面との接触部分において成膜過程で固相エピタキシャル成長した単結晶シリコン層を含むことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記成膜過程で固相エピタキシャル成長した単結晶シリコン層上に更にアモルファスシリコンが成膜され、該アモルファスシリコンを更に熱処理することで固相エピタキシャル成長により単結晶シリコン層に変換する第２の熱処理工程を含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第２の熱処理工程は、６００〜８００℃の温度範囲で実施されることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第２の熱処理工程は、前記成膜空間内で実施されることを特徴とする請求項１２または１３に記載の半導体装置の製造方法。
【請求項１５】
前記第１のシリコン表面が基板上に形成された多結晶シリコン表面であり、前記第２のシリコン膜は、アモルファスシリコンとして形成され、更に第２の熱処理により多結晶シリコンに変換される請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記成膜空間は、ロードロック方式の低圧ＣＶＤ装置の成膜室であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
単結晶シリコン基板上に、ゲート絶縁膜を介して多結晶シリコンからなるゲート電極を形成する工程と、
前記単結晶シリコン基板の前記ゲート電極の両側にソース・ドレインとなる不純物拡散層を形成する工程と、
前記ゲート電極を覆って、層間絶縁膜を形成する工程と、
前記層間絶縁膜に前記不純物拡散層及びゲート電極表面を露出するコンタクトホールを形成する工程と、
前記コンタクトホール内にシリコンプラグを形成する工程と
を備えた半導体装置の製造方法であって、
前記シリコンプラグが請求項１乃至１６のいずれか１項に記載の方法で形成される第２のシリコン膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する上で、例えば半導体基板と上層配線とを接続する場合、半導体基板上に形成した層間絶縁膜にコンタクトプラグを形成することが必須となっている。具体的には、半導体基板表面に層間絶縁膜を貫通するコンタクトホールを形成する。その後、前処理として、洗浄装置を用いて希フッ酸洗浄を行いコンタクトホールの底に露出した半導体基板表面の自然酸化膜を除去する。洗浄後、半導体基板を乾燥処理する。その後、リンドープアモルファスシリコン膜（以下、Ｐドープａ−Ｓｉ膜と記述する）成膜工程を実施する。Ｐドープａ−Ｓｉ膜成膜には電気炉体で構成される成膜室を備えるＬＰＣＶＤ装置を用いる。先ず、窒素雰囲気で成膜温度となる５００〜６００℃に制御された成膜室に半導体基板を導入する。次に、成膜室の窒素を真空引きした後に、ＳｉＨ４とＰＨ３を炉内に導入することによりＰドープａ−Ｓｉ膜を成膜し、所望の膜厚が成長したら炉内を窒素置換して出炉する。この方法では、成膜室に半導体基板を導入する際に、空気の巻き込みを伴うために、コンタクトホール内に露出している半導体基板表面が酸化され自然酸化膜が成長する。したがって、自然酸化膜の上にシリコンからなるコンタクトプラグが形成されることになり、コンタクト抵抗は著しく増大する。空気の巻き込みに起因する問題を回避するために、成膜室の前段に雰囲気の置換を目的とする予備室を備えたロードロック方式のＬＰＣＶＤ装置が開発されている。これにより、コンタクト抵抗の改善を図ることができる。また、ロードロック方式のＬＰＣＶＤ装置（Ｌ／Ｌ  ＬＰＣＶＤ）を用いて、自然酸化膜の成長を抑制する方法の他に、高真空排気機構を備えた成膜装置を用いることにより自然酸化膜の成長を抑制する方法が特許文献１に記載されている。さらに、成膜前処理として、形成されてしまった自然酸化膜を水素プラズマを用いて除去する方法が特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３３８５４２
【特許文献２】特開２００５−３５４０２９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、発明者の実験検討によれば、上記のＬ／Ｌ方式のＬＰＣＶＤ装置を用いてさえも自然酸化膜を完全に消滅させることはできず、コンタクト抵抗の改善は不十分であることが明らかとなった。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によれば、
単結晶シリコン又は多結晶シリコンからなる第１のシリコンを含む基板上の層間絶縁膜に開口を形成し、該開口内に前記第１のシリコン表面を露出させる開口形成工程と、
前記第１のシリコン表面の自然酸化膜を除去し、前記第１のシリコン表面のダングリングボンドを水素で終端する前処理工程と、
前記前処理後の基板を成膜空間に投入し、前記層間絶縁膜からの水分子の脱離が終了する温度と前記第１のシリコン表面からの水素の脱離が始まる温度との間の温度範囲に基板を保持する水分子脱離工程と、
前記成膜空間を真空排気する真空排気工程と、
前記基板の温度を前記第１のシリコン表面からの水素の脱離が始まる温度以上の成膜温度まで昇温させる昇温工程と、
前記成膜空間に原料ガスを供給し前記第１のシリコン表面に第２のシリコン膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法、が提供される。
【発明の効果】
【０００６】
本発明の一実施形態に係る半導体装置の製造方法によれば、第１のシリコン表面に第２のシリコン膜を形成する工程において、第１のシリコン表面と第２のシリコン膜の間の自然酸化膜の再形成を抑制でき、形成される第２のシリコン膜が第１のシリコン表面、特に単結晶シリコン表面と接触する部分ではエピタキシャル成長Ｓｉ層となって接触界面が消滅するので接触抵抗を大幅に低減できる効果がある。
【図面の簡単な説明】
【０００７】
【図１】昇温脱離ガス質量分析の結果のグラフである。
【図２】（ａ）〜（ｃ）は、実施例の説明に用いる試料の断面図である。
【図３】実施例１の工程ブロック図である。
【図４】（ａ）〜（ｅ）は、図３の各工程終了後のＳｉ基板表面の状態を模式的に示す断面図である。
【図５Ａ】図３の工程にしたがって作製した試料の断面における透過電子顕微鏡像である。
【図５Ｂ】図５Ａの試料を表面側からＳＩＭＳ（二次イオン質量分析）分析した結果である。
【図６】実施例３の工程ブロック図である。
【図７】実施例４の工程ブロック図である。
【図８】図７の工程にしたがって作製した試料のＳＩＭＳ分析結果である。
【図９】本発明の実施例を適用する半導体装置の一例を示す、平面図（ａ）および（ａ）のＡ−Ａ’線での断面図（ｂ）、Ｂ−Ｂ’ 線での断面図（ｃ）である。
【図１０】従来技術の工程ブロック図である。
【図１１】（ａ）〜（ｄ）は、従来技術の問題を説明するための図１０の各工程終了後のＳｉ基板表面の状態を模式的に示す断面図である。
【図１２Ａ】従来技術の問題を説明するための断面透過電子顕微鏡像である。
【図１２Ｂ】従来技術の問題を説明するためのＳＩＭＳ分析結果である。
【図１３】Ｌ／Ｌ  ＬＰＣＶＤ装置の概略構成図である。
【発明を実施するための形態】
【０００８】
まず、従来の成膜前処理について、発明者が行なった実験検討結果の一例について図１０、図１１、図１２Ａ及び図１２Ｂを用いて説明する。図１０は、コンタクトホールにコンタクトプラグとなるＰドープａ−Ｓｉ膜を形成する工程のブロック図である。
【０００９】
まず、単結晶シリコン基板（以下、Ｓｉ基板と記述する）上にシリコン酸化膜からなる層間絶縁膜を形成し、リソグラフィとドライエッチング法を用いて開口（コンタクトホール）を形成する（Ｓ１）。次に、Ｐドープａ−Ｓｉ膜を成膜する前処理として、洗浄装置を用いたフッ酸含有溶液（希フッ酸（ＤＨＦ））洗浄を実施した（Ｓ２）。乾燥処理を行ってＳｉ基板を洗浄装置から取り出した後、Ｌ／Ｌ  ＬＰＣＶＤ装置にセットした。Ｓｉ基板を予備室内のボートに導入し予備室を外気と遮断した後、予備室内の雰囲気を窒素に置換した。その後、成膜室を構成し加熱体で囲われ温度が成膜温度となる５００〜５５０℃の窒素雰囲気に保持された炉体にＳｉ基板をローディングした（窒素雰囲気入炉：Ｓ３’−１）。次に、ローディングが終了し、成膜室が密閉された状態で成膜室を真空排気した（Ｓ３’−２）。次に、成膜室を真空排気して６００Ｐａの圧力に維持した状態でモノシラン（ＳｉＨ４）とホスフィン（ＰＨ３）を供給し、厚さ１５０ｎｍのＰドープａ−Ｓｉ膜を形成した（Ｓ３’−３）。その後、原料ガス供給を停止し、窒素を供給して成膜室を大気圧とし、Ｓｉ基板を出炉した（Ｓ３’−４）。次に、予備室で冷却した後、大気に置換しＳｉ基板を取り出した。
【００１０】
上記条件で作製した試料について、単結晶シリコン基板とＰドープａ−Ｓｉ膜との界面部分を透過型電子顕微鏡により断面観察した顕微鏡像を図１２Ａに示している。Ｓｉ基板１１上にａ−Ｓｉ膜１７−ａが形成された状態が明確に示されている。図中には併せて各々の領域の電子線回折像を示している。Ｓｉ基板１１が単結晶の回折像を示しているのに対し、ａ−Ｓｉ膜１７−ａは結晶起因の回折像が観察されず完全にアモルファス状態であり結晶性を有していないことを示している。すなわち、Ｓｉ基板１１とａ−Ｓｉ膜１７−ａは界面である表面１１Ｓで分離している。この試料について、ａ−Ｓｉ膜１７−ａの表面側からＳｉ基板１１に至るまでＳＩＭＳ（二次イオン質量分析）分析法により、シリコン（Ｓｉ：質量数２８）、リン（Ｐ：質量数３１）、酸素（Ｏ：質量数１６）に注目して元素分布を調べた結果を図１２Ｂに示している。Ｓｉは分析した全領域で一定値を示している。Ｐはａ−Ｓｉ膜領域でのみ検出され、Ｓｉ基板側では検出限界以下となっている。一方、酸素（Ｏ）はａ−Ｓｉ膜の表面と、Ｓｉ基板との界面である表面１１Ｓ付近において検出されている。ａ−Ｓｉ膜の表面は分析試料作製時に常時空気に曝されていたために付着した酸素に起因している。しかし、表面１１Ｓ付近に検出される酸素はａ−Ｓｉ膜１７−ａが形成される前に存在していたことは明らかである。すなわち、ａ−Ｓｉ膜１７−ａが形成される前のＳｉ基板１１の表面１１Ｓには自然酸化膜が存在していたと考えるのが妥当である。これにより、ａ−Ｓｉ膜１７−ａは、自然酸化膜によってＳｉ基板１１から遮断された状態で堆積されたため、Ｓｉ基板１１の結晶性の影響を何ら受けることなくアモルファス状態で形成された構成となっている。
【００１１】
上記の実験結果から、電気炉体からなる成膜室に半導体基板をローディングする際の空気の巻き込みを防止するＬ／Ｌ機構の付いたＬＰＣＶＤ装置を用いてさえも、Ｐドープａ−Ｓｉ膜を形成する前の半導体基板表面には自然酸化膜が再形成されることが明らかとなった。
【００１２】
発明者は、Ｌ／Ｌ機構を備えたＬＰＣＶＤ装置を用いてさえもＳｉ基板表面に自然酸化膜が形成されてしまう現象について、その酸化種が巻き込み空気ではなくＳｉ基板自体にあると考えた。すなわち、Ｓｉ基板表面に形成されている層間絶縁膜中に含有される、もしくは層間絶縁膜表面に吸着している水分子が高温状態に保持された成膜室にローディングされることにより離脱し、離脱水分子がＳｉ基板表面を酸化して自然酸化膜を再形成すると考えた。図１１（ａ）〜（ｄ）は、その様子を模式的に示したものである。図１１（ａ）〜（ｄ）は、図１０に示したブロック図の各工程に対応する開口１３近傍の一部を拡大した断面模式図である。
【００１３】
図１１（ａ）は、Ｓｉ基板１１上に形成したシリコン酸化膜からなる層間絶縁膜１２に開口１３を形成した状態を示している。この段階では、ドライエッチングの後処理によって、開口１３の底に露出したＳｉ基板１１の表面１１Ｓにはランダムな厚みの自然酸化膜１１ｎＯｘで覆われている。次に、成膜前処理として、希フッ酸洗浄を実施する。この段階では、図１１（ｂ）に示すように、希フッ酸により、自然酸化膜１１ｎＯｘがエッチングされ、Ｓｉ基板１１の清浄な表面（終端されていないダングリングボンド１４）が露出し、希フッ酸中の水素原子１５で水素終端される。ダングリングボンド１４は極めて活性な状態を有するが、水素原子１５で終端されることにより不活性状態となっている。次に、Ｌ／Ｌ  ＬＰＣＶＤ装置で、温度が成膜温度となる５００〜５５０℃に保持されている成膜室に窒素雰囲気で入炉する。これにより、図１１（ｃ）に示すように、ダングリングボンド１４を終端していた水素原子１５が水素分子（Ｈ２）１９となって離脱し、ダングリングボンド１４が活性状態となる。また、層間絶縁膜１２内に含有されている水分子（Ｈ２Ｏ）１６や表面に吸着していた水分子が離脱し、浮遊水分子１６Ｆとなって雰囲気中に拡散する。浮遊水分子１６Ｆの酸素原子１８は、活性状態のダングリングボンド１４と反応して結合し、Ｓｉ基板表面１１Ｓに再び自然酸化膜１１ＲｎＯｘを形成する。一旦自然酸化膜１１ＲｎＯｘが形成されると、ローディングが終了し、成膜室を真空排気しても除去することができないため、そのまま残留する。そのため、次にＰドープａ−Ｓｉ膜１７−ａを形成した場合、図１１（ｄ）に示すように、Ｓｉ基板１１の表面１１Ｓには酸素原子１８を多く含む高酸素濃度層、すなわち自然酸化膜１１ＲｎＯｘが形成されたままの状態となっている。これにより、単結晶Ｓｉ基板１１の結晶構造を引き継ぐことなくＰドープａ−Ｓｉ膜１７−ａが成長する。
【００１４】
発明者は、上記の推察を検証するために、前述の実験と同様に、単結晶Ｓｉ基板上にシリコン酸化膜を成膜し、シリコン酸化膜にコンタクトホールを形成して、Ｓｉ基板を露出させた試料に、前洗浄として希フッ酸に浸漬処理した試料を作製し、その試料について昇温脱離ガス質量分析を実施した。注目物質として水分子（Ｈ２Ｏ：質量数１８）、水素分子（Ｈ２：質量数２）を選択した。分析結果を図１に示している。図中、実線が水素分子、破線が水分子の脱離分布を示している。図１の結果から、水分子は３００℃から脱離し始め、３５０℃での最大脱離量を経て減少し、その後４００℃から９００℃まで脱離は観測されないことがわかる。一方、水素分子は４００℃を越えると脱離し始め、４２０℃で第１のピーク［１］を経て一旦減少し、５００℃で最大となる第２のピーク［２］を経て減少していることがわかる。また、層間絶縁膜を形成していないＳｉ基板を同様に分析した結果からは水分子の脱離は観測されていない。すなわち、水分子の脱離は層間絶縁膜に含有されている水分子に起因して発生している。水素分子は前洗浄として実施した希フッ酸浸漬により露出しているＳｉ基板表面のダングリングボンドを終端した水素原子に起因している。また、第１のピーク［１］は、Ｓｉ−Ｈ２からの脱離であり、第２のピーク［２］はＳｉ−Ｈからの脱離である。
【００１５】
図１の結果から明らかなように、水分子の脱離は３５０℃で最大となり、４００℃ではほぼ終了している。一方、水素分子の脱離は４００℃を超えると発生する。したがって、層間絶縁膜にコンタクトホールが形成されたＳｉ基板を希フッ酸洗浄した後、Ｌ／Ｌ  ＬＰＣＶＤ装置の成膜室にローディングする工程において、成膜室の温度を３５０〜４００℃、例えば３７５℃に保持しておけば、水分子だけを脱離させ、水素原子でＳｉ基板表面のダングリングボンド終端したままの状態を維持することができる。水分子が脱離して雰囲気中に酸化種として存在しても、Ｓｉ基板表面のダングリングボンドは水素原子で終端されているため表面の酸化を抑制することができる。
【００１６】
図１０で説明した従来技術では、成膜室へのＳｉ基板のローディングを５００〜５５０℃で行っている。図１から明らかなように、５００℃ではＳｉ基板表面に露出しているダングリングボンドを終端している水素原子のほとんどが脱離している状態である。Ｓｉ基板表面のダングリングボンドが水素原子で終端されずに活性状態となるので、酸化種の水分子が雰囲気中に存在すればＳｉ基板表面は酸化され自然酸化膜が形成されることとなる。なお、図１において、３５０℃から５００℃に昇温するまで一定の時間が必要である。その時間の間に水分子は全て雰囲気中に脱離するが、ローディング中は成膜室を真空排気することができないため、成膜室内の雰囲気中を漂うこととなる。したがって、一定時間経過してＳｉ基板の温度が５００℃に到達した段階でも雰囲気中には酸化種となる水分子が残留しており、Ｓｉ基板表面は終端水素が脱離した段階で酸化されることとなる。一方、３５０〜４００℃でＳｉ基板をローディングした後、その温度を維持して水分子を完全に脱離させると共に、成膜室を真空排気して脱離した水分子を成膜室外へ排気することで、その後の成膜温度への昇温過程で終端水素が脱離しても酸化種となる水分子が存在しないため、自然酸化膜の生成を抑制することができる。
【実施例】
【００１７】
以下、本発明の実施例について説明する。
最初に、本発明の実施例及び従来例の検討実験で用いたＬ／Ｌ  ＬＰＣＶＤ装置６０の概略について、図１３を参照して説明する。Ｌ／Ｌ  ＬＰＣＶＤ装置６０は、ボート６６を備えた予備室６１を有している。予備室６１の一側面にはゲートバルブ６１ａを介してカセット室６８が設けられている。カセット室には基板１００を載置したカセット６８ａがセットされる。カセット６８ａに載置された基板１００は、ゲートバルブ６１ａを開いた状態で、移載機構６５によりボート６６に移載される。予備室６１の上方には、ゲートバルブ６１ｂを介して、成膜室６２が設けられている。成膜室６２は周囲をヒーターで囲まれた炉体で構成される。ゲートバルブ６１ｂを開いた状態で、昇降機構６７によりボート６６が成膜室へローディングされる。ボート６６を構成する底板６６ａが予備室６１の上面に密着することによりゲートバルブとして機能する。また、成膜室６２および予備室６１に所望のガスを供給するためのガス配管６３ａを有するガスキャビネット６３を備えている。さらに、成膜室を真空排気するための排気配管６４ａを有する真空ポンプ６４を備えている。上記の装置は、一般的にＬ／Ｌ  縦型ＬＰＣＶＤ装置とも呼ばれている。
【００１８】
（実施例１）
上記の構成を有するＬ／Ｌ  ＬＰＣＶＤ装置６０を用いた本発明の第１実施例について図２〜図５を用いて説明する。図２（ａ）及び（ｂ）は、本発明を適用する試料の構造例を示す断面図である。図３は、本実施例の処理工程ブロック図である。図４（ａ）〜（ｅ）は、ブロック図の各工程に対応するＳｉ基板表面の模式図である。なお、図４（ａ）〜（ｅ）は、図２（ａ）の点線領域Ｐ１を拡大した断面図である。図５Ａは、本実施例で作製した試料の断面ＴＥＭ像、図５Ｂは同じくＳＩＭＳ分析結果である。
【００１９】
以下、図３のブロック図に示す処理工程にしたがって処理を実施する。
「開口形成工程：Ｓ１」
まず、図２（ａ）及び（ｂ）を用いて試料の構造例について説明する。図２（ａ）に示す第１の試料１０は、例えば直径３００ｍｍの単結晶Ｓｉ基板１１上にシリコン酸化膜からなる層間絶縁膜１２を形成、単結晶Ｓｉ基板１１の表面１１Ｓを露出する開口１３を形成したものである。層間絶縁膜１２の厚さは、５０〜５００ｎｍの範囲とする。層間絶縁膜１２は、テトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）を原料ガスとするプラズマＣＶＤ法、モノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）と酸素を原料ガスとする熱ＣＶＤ法、あるいは無機ポリマーのポリシラザン（−ＳｉＨ２ＮＨ−）を有機溶剤に溶解させて原料とする回転塗布法、などにより形成することができる。また、シリコン酸化膜中にリンやボロンなどを含有するＰＳＧ膜、ＢＰＳＧ膜などであっても良い。開口１３は、リソグラフィとドライエッチング法により形成する。開口１３の平面形状は、特に制限されない。円形もしくは矩形のホールや、直線状に延在するトレンチなどで構成する。ドライエッチング法では、例えばオクタフルオロシクロブタン（Ｃ４Ｆ８）などのガスプラズマを用いるため、ドライエッチング後のＳｉ基板１１の表面１１Ｓには、Ｓｉ、Ｃ、Ｆなどを含有するポリマー副生成物が残留する。この副生成物を除去するために、後処理として硫酸と過酸化水素の混合液、あるいはアンモニアと過酸化水素の混合液などを用いた洗浄を実施する。この洗浄によって、Ｓｉ基板１の表面１１Ｓには図１１（ａ）で示したように自然酸化膜１１ｎＯｘが形成された状態となる。図２（ａ）では、表面１１Ｓが第１のシリコン表面となり、開口１３内に後述する方法により第２のシリコン膜を形成する。一方、図２（ｂ）に示す第２の試料２０は、基板２１上に形成された第１シリコン２２上に第２シリコンを形成するための試料構造を示している。基板２１としては、各種の基板、例えば、Ｓｉ、Ｇｅ、化合物半導体等の半導体基板、ＳＯＩ基板、ガラス基板などが挙げられる。第１シリコン２２と同層に第１層間絶縁膜２３が形成され、その上に第２層間絶縁膜２４が形成され、第２層間絶縁膜２４に第１シリコン２２の表面２２Ｓを露出する開口２５が形成されている。図２（ｂ）では、表面２２Ｓが第１のシリコン表面となり、開口２５内に形成する第２シリコンが第２のシリコン膜となる。第１シリコン２２としては、結晶性を有するシリコンであればよく、単結晶シリコン、多結晶シリコンのいずれも使用できる。図２（ａ）の開口１３内に形成するシリコン層を第１シリコン２２として用いても良い。以下の説明では、単結晶Ｓｉ基板１１上に開口１３を形成した図２（ａ）の第１の試料１０を用いて説明する。
【００２０】
「成膜前処理工程：Ｓ２」
層間絶縁膜１２に形成された開口１３を有する単結晶Ｓｉ基板１１の成膜前処理として、洗浄装置を用いた希フッ酸（ＤＨＦ）洗浄によりＳｉ基板１１の表面１１Ｓに形成されていた自然酸化膜を除去した。これにより、図４（ａ）に示すように、Ｓｉ基板表面１１Ｓには、水素原子１５で終端された基板Ｓｉのダングリングボンド１４が露出する。ダングリングボンド１４は水素原子１５で終端されているため不活性状態となっている。その後、乾燥処理を行って試料１０（基板１００）を洗浄装置から取り出して、図１３に示すＬ／Ｌ  ＬＰＣＶＤ装置６０のカセット６８ａに収納した。その後、Ｌ／Ｌ  ＬＰＣＶＤ装置６０のカセット室６８にカセット６８ａをセットし、以下の工程を実施する。
【００２１】
「Ｐドープａ−Ｓｉ成長工程：Ｓ３」
「予備室窒素置換工程：Ｓ３−１」
先ず、図１３において、ゲートバルブ６１ａを開放し、移載機構６５により、カセット６８ａに載置された基板１００を予備室６１内のボート６６に移載する。この移載操作により予備室６１には空気が拡散する。カセット室６８を予め窒素で置換することも可能であるが、カセット室６８が気密性に劣るため空気遮断能力が不十分となる。基板１００を予備室６１内のボート６６に導入後、ゲートバルブ６１ａを閉じる。その後、予備室６１内の酸素濃度が１ｐｐｍ以下、好ましくは０．１〜１ｐｐｍになるように予備室６１とガス配管６３ａで接続したガスキャビネット６３から窒素を導入し、予備室６１内を窒素置換する。
【００２２】
「低温入炉工程：Ｓ３−２」
次に、ゲートバルブ６１ｂを開いて、基板１００が載置されたボート６６を昇降機構６７により成膜室６２内にローディング入炉した。この時、成膜室６２内は、ヒーター６２ａにより、温度が４００℃以下の窒素雰囲気で大気圧に保持されている。入炉が完了するとボート６６の底板６６ａが予備室６１の上面に密着し成膜室６２内は閉じた空間となる。本装置は、縦型構成となっているために、複数の基板１００は上下方向に配置される。通常、５０〜１００枚の直径３００ｍｍの基板１００が同時に処理される。したがって、ボート６６の上部に位置する基板と下部に位置する基板では、加熱状態が異なる。すなわち、ボート６６の最上部に位置する基板１００は最初に例えば３７５℃に加熱され、図１で説明したように層間絶縁膜１２からの水分子１６の脱離が始まるが、ボート６６の最下部に位置する基板１００は水分子１６の脱離は生じない。したがって、ボート６６の最下部に位置する基板１００の入炉が終了し、全ての基板１００からの水分子１６の脱離が完了するまで、温度３５０〜４００℃の状態を保持することが好ましい。具体的には、最下部の基板１００の入炉が終了する、すなわちボート６６のローディングが完了してから少なくとも２０分間保持する。図４（ｂ）に示すように、ボート６６のローディング開始からローディング完了後の２０分間保持工程終了までの間、成膜室６２内の雰囲気には脱離水分子１６Ｆが漂うこととなるが、４００℃以下の温度ではＳｉ基板表面７０１に露出するダングリング１４が水素原子１５で終端されているので、自然酸化膜の形成は抑制される。ここでは、ボート６６のローディング時の成膜室６２の温度を３７５℃とした。すなわち、ボート６６をローディングする際の成膜室の温度は、例えば３５０℃でも良く、あるいは２００℃でも良い。３５０℃でローディングした場合は、その状態でローディング終了後の水分子脱離温度保持工程を実施すれば良い。また、３５０℃よりも低い温度、例えば２００℃でボート６６をローディングした場合は、ローディング終了後、成膜室の温度を２００℃から３５０〜４００℃の温度範囲まで昇温し、その状態で少なくとも２０分間、水分子脱離温度保持工程を実施する方法を用いれば良い。すなわち、ボート６６のローディング終了時点から成膜温度への昇温開始時点までの間に３５０〜４００℃の水分子脱離温度保持工程が実施されれば良い。
【００２３】
「真空排気・昇温工程：Ｓ３−３」
次に、成膜室６２の温度を３５０〜４００℃に維持したまま、排気配管６４ａを介して成膜室６２に接続された真空ポンプ６４により、成膜室６２内の圧力が１Ｐａ以下となるまで真空排気する。これにより、成膜室６２内に漂っていた水分子１６Ｆは、成膜室６２から排気される。その後、真空排気を継続しながら成膜温度となる５００〜５５０℃まで昇温する。図１で説明したように、４００℃を超えると、ダングリングボンド１４を終端していた水素原子１５が脱離し始める。これにより、図４（ｃ）に示すように、Ｓｉ基板１１の表面１１Ｓに水素原子１５で終端されていたダングリングボンド１４から水素原子１５が脱離し、未終端のダングリングボンド１４’に変化する。未終端のダングリングボンド１４’が出現することにより、表面１１Ｓは極めて活性な状態となる。
【００２４】
「第２のシリコン膜成膜工程：Ｓ３−４」
次に、成膜温度を維持しながら、成膜室６２とガス配管６３ａで接続したガスキャビネット６３から窒素（Ｎ２）を供給し、成膜室６２の圧力を６００Ｐａに制御した状態で、モノシラン（ＳｉＨ４）およびホスフィン（ＰＨ３）を導入して第２のシリコン膜１７を成膜する。厚さは７０ｎｍとした。これにより、図４（ｄ）に示すように、全面にＰドープの第２のシリコン膜１７が形成される。この時、Ｓｉ基板表面１１Ｓは未終端のダングリングボンド１４’により極めて活性な状態となっているため、表面１１Ｓに接して最初に堆積したＳｉ原子は、Ｓｉ基板表面１１Ｓを構成するＳｉ単結晶の配向性を引継ぎ、成膜中に固相エピタキシャル成長したＰドープ単結晶Ｓｉ層（以降Ｅｐｉ−Ｓｉ層１７−ｅ１と記述）となる。したがって、表面１１Ｓから上方１０〜３０ｎｍの範囲に堆積したＥｐｉ−Ｓｉ層１７−ｅ１は、Ｓｉ基板１１と同じ結晶配向性を有するＰドープ単結晶Ｓｉ膜となる。この段階では、Ｓｉ基板１１の表面１１Ｓ上に、固相エピタキシャル成長したＥｐｉ−Ｓｉ層１７−ｅ１とＰドープａ−Ｓｉ膜１７−ａが順に積層された構成となっている。なお、層間絶縁膜１２はシリコン酸化膜からなる絶縁膜であるため、その表面にはＰドープａ−Ｓｉ膜１７−ａしか形成されない。
【００２５】
「出炉工程：Ｓ３−５」
次に、ガスの供給を停止し、一旦、成膜室６２を１Ｐａ以下の圧力まで真空排気する。その後、ガスキャビネット６３から窒素を導入し大気圧の状態とする。その後、ローディングと逆の手順でボート６６を予備室６１にアンローディングする。
【００２６】
「予備室冷却・大気置換工程：Ｓ３−６」
次に、予備室６１でボート６６および基板１００を冷却した後、ボート６６からカセット室６８のカセット６８ａに基板１００を移載する。以上の工程により、Ｌ／Ｌ  ＬＰＣＶＤ装置を用いた第２のシリコン膜１７の形成が終了する。
【００２７】
「熱処理工程：Ｓ−４」
次に、６００〜８００℃に制御された炉体の熱処理装置で試料１０（基板１００）を３０〜６０分間熱処理する。これにより、Ｅｐｉ−Ｓｉ層１７−ｅ１上に形成されたＰドープａ−Ｓｉ膜１７−ａは、Ｅｐｉ−Ｓｉ層１７−ｅ１を種とする固相エピタキシャル成長によって、膜厚相当分の厚さ、すなわち７０ｎｍの厚さのＰドープ単結晶Ｓｉ層１７−ｅ２に変化する。また、この熱処理により、第２のシリコン膜１７中に含有されていた不純物としてのリンが活性化し、ｎ型の不純物を有する導体となる。次に層間絶縁膜１６上に形成されているＰドープａ−Ｓｉ膜１７−ａを除去して開口１３にＰドープ単結晶Ｓｉ層１７−ｅ２を残存させることによりＳｉコンタクトプラグを形成する。なお、この熱処理を例えば１０００℃、１０秒の高温短時間条件で行った場合、Ｐドープａ−Ｓｉ膜１７−ａは単結晶層とはならず多結晶Ｓｉ膜となる。しかし、多結晶Ｓｉ膜となった場合でも、含有されているリンの活性化は同様に行われるので、低抵抗のＳｉコンタクトプラグを得ることができる。本実施例のＳｉコンタクトプラグは、いずれの場合も成膜時のＥｐｉ−Ｓｉ層１７−ｅ１を介してＳｉ基板表面１１Ｓと一体化するため、界面に自然酸化膜などの抵抗低減を阻害する物質が存在しない。したがって、約１０〜３０％の接続低抗の低減が可能となる。
【００２８】
次に、図５Ａを参照してビア部の状態を説明する。図５Ａは、上記一連の工程により作製した試料について、Ｓｉ基板１１の表面１１Ｓの断面部分を透過型電子顕微鏡（ＴＥＭ）で観察した顕微鏡像である。Ｓｉ基板１１上にはＰドープａ−Ｓｉ膜１７−ａではなくＥｐｉ−Ｓｉ層１７−ｅ２が形成された状態が明確に示されている。図中には併せて各々の領域の電子線回折像を示している。Ｓｉ基板１１が単結晶の回折像を示し、第２のシリコン膜１７の膜厚７０ｎｍに相当する上層部分も単結晶の回折像を示している。なお、ＴＥＭ像からはＳｉ基板１１とＥｐｉ−Ｓｉ層１７−ｅ２の結晶界面は観察されないが、成膜した膜厚に相当する部分を表面１１Ｓとしている。つまり、表面１１Ｓには自然酸化膜は観察されていない。
【００２９】
次に、図５Ｂを参照する。図５Ｂは、上記のＴＥＭ観察試料について、Ｅｐｉ−Ｓｉ層１７−ｅ２の表面側からＳｉ基板１１に至るまでＳＩＭＳ（二次イオン質量分析）分析法により、Ｓｉ（質量数２８）、リン（Ｐ：質量数３１）、酸素（Ｏ：質量数１６）に注目して元素分布を調べた結果を示している。Ｓｉは分析した全領域で一定値を示している。ＰはＥｐｉ−Ｓｉ層１７−ｅ２領域でのみ検出され、Ｓｉ基板１１側では検出限界以下となっている。Ｓｉ基板１１の表面１１Ｓは、第２のシリコン膜１７の成膜膜厚７０ｎｍに相当する深さとして示している。一方、酸素（Ｏ）はＥｐｉ−Ｓｉ層１７−ｅ２の表面と、Ｓｉ基板１１の表面１１Ｓにおいて検出されている。Ｅｐｉ−Ｓｉ層１７−ｅ２の表面で検出される酸素は分析試料作製時に常時空気に曝されていたために付着した酸素に起因している。一方、表面１１Ｓに検出される酸素は、課題の項で述べたように第２のシリコン膜１７が形成される前に存在していたと言える。しかし、ＳＩＭＳ分析法には、特有のマトリックス効果が存在することが知られており、検出量の絶対値を議論することは得策ではない。図５Ｂの結果から言えることは、本実施例においてＳｉ基板表面１１Ｓに検出された酸素量が、課題の確認時の図１２ＢでＳｉ基板表面１１Ｓに検出された酸素量の１／１０になっているということである。ＴＥＭ像からは自然酸化膜の存在は確認されていないので、シリコン酸化膜を形成するほどの量ではなく、Ｓｉ基板１１の表面１１Ｓに酸素原子が点在している状況に近いものと推察される。したがって、Ｓｉ基板表面１１のほとんどはＳｉ基板が露出した状態となっているため、Ｓｉ基板１１と一体化したＥｐｉ−Ｓｉ層１７−ｅ２が成長できたものと推察される。
【００３０】
（実施例２）
以下、実施例２の製造方法について説明する。実施例１では、図３のブロック図に示したように、Ｌ／Ｌ  ＬＰＣＶＤ装置６０で第２のシリコン膜１７を形成した後、熱処理装置を用いて試料１０（基板１００）の熱処理を行い、膜中に含有される不純物（リン）を活性化している。本実施例は、熱処理装置を用いずに、Ｌ／Ｌ  ＬＰＣＶＤ装置６０内で連続して熱処理を実施する方法である。すなわち、実施例１と同じ工程を経ることにより、Ｓｉ基板１１上に第２のシリコン膜１７を成膜する。その後、成膜室６２を真空排気しながら成膜室６２の温度を成膜温度の５００〜５５０℃から６００〜８００℃に昇温し、３０〜６０分間、熱処理工程を実施する。熱処理の雰囲気は真空排気状態であっても良いし、窒素供給状態でも良い。熱処理工程が終了した後、成膜室６２を窒素で大気圧状態とし、実施例１の出炉工程および冷却工程を経て基板１００を取り出す。この方法によっても、実施例１と同様に、Ｅｐｉ−Ｓｉ層１７−ｅ２を得ることができる。本実施例によれば、Ｌ／Ｌ  ＬＰＣＶＤ装置でＰドープの第２のシリコン膜１７を成膜した後、同一装置で連続して熱処理工程を実施しているので、別の熱処理装置が不要となり、別の熱処理装置への移動も不要となるため、生産性を向上できる効果がある。
【００３１】
（実施例３）
図６のブロック図を用い、実施例３について説明する。実施例１では、成膜前処理工程（Ｓ２）を実施した後、Ｌ／Ｌ  ＬＰＣＶＤ装置の成膜室６２を３７５℃に保持した状態で基板１００をローディングした。さらに、その後、成膜室６２を真空排気し、その状態で成膜温度となる５００〜５５０℃まで昇温した。すなわち、成膜室６２を真空雰囲気とした状態で基板１００を成膜温度まで昇温している。本実施例では、成膜温度までの昇温時の雰囲気を還元性雰囲気とする。具体的には、実施例１と同様に、成膜室６２を真空排気する工程を実施した後、ガスキャビネット６３から水素を供給し、成膜室６２の雰囲気を１３０〜６５００Ｐａに制御する。この後、成膜室６２の温度、すなわち基板１００の温度を成膜温度となる５００〜５５０℃まで昇温する。昇温が完了した段階で水素の供給を停止し、実施例１と同様にＰドープした第２のシリコン膜１７を成膜する。本実施例では、真空排気工程（Ｓ３−３ａ）に続く昇温工程（Ｓ３−３ｂ）における雰囲気を還元性雰囲気となる水素で構成している。水素は自然酸化膜を構成するシリコン酸化膜を還元して酸素を脱離させることができる。したがって、昇温時の成膜室６２に予期せぬ酸素が残留していたとしても、自然酸化膜の形成を抑止することができる。また、希フッ酸による成膜前洗浄が不十分で予期せぬ自然酸化膜がＳｉ基板表面１１Ｓに残留したままローディングされた場合であっても、昇温工程における雰囲気を還元性を有する水素とすることにより残留自然酸化膜を除去できる効果がある。これにより、半導体装置の製造における歩留まりを向上させることができる。なお、実施例３の方法で形成した試料の断面ＴＥＭ観察像およびＳＩＭＳ分析結果は、図５Ａ、図５Ｂに示した実施例１の結果と同じであった。
【００３２】
（実施例４）
図７及び図８を用い、実施例４について説明する。実施例３では、真空排気工程（Ｓ３−３ａ）に続く昇温工程（Ｓ３−３ｂ）における雰囲気を還元性雰囲気となる水素で構成する方法を用いた。本実施例では、図７のブロック図に示すように、実施例３の方法に加えて、成膜前処理工程として、ＤＨＦ洗浄工程（Ｓ２−１）とＬ／Ｌ  ＬＰＣＶＤ装置のカセット室６８に基板１００をセットする間に、さらに水素熱処理工程（Ｓ２−２）を有する方法を用いる。具体的には、ＤＨＦ洗浄工程（Ｓ２−１）が完了した後、基板１００を水素熱処理装置を用いて、水素熱処理工程（Ｓ２−２）を実施した。水素熱処理装置としては、気密下に水素処理が可能な装置、例えば枚葉式ランプアニーラー装置を使用した。熱処理温度は６００〜９００℃とすることができるが、ここでは例えば６２０℃とした。圧力は１３００Ｐａに制御した。熱処理時間は２〜１０分とすることができる。ここでは５分とした。これにより、層間絶縁膜１２中に含有される水分子１６は完全に脱離させることができる。脱離した水分子１６はＳｉ基板表面１１ＳのＳｉと反応してシリコン酸化膜を形成する酸化種となるが、雰囲気が還元性の水素で構成されているためにシリコン酸化膜は形成されない。６２０℃では前洗浄工程で形成されたダングリングボンド１４を終端している水素原子１５も脱離するが、熱処理装置から取り出す時の冷却により基板１００の温度が４００℃以下となった段階で、雰囲気を構成している水素によってダングリングボンド１４は再び終端され不活性状態となる。したがって、水素熱処理工程が終了し、Ｌ／Ｌ  ＬＰＣＶＤ装置にセットする前のＳｉ基板表面１１Ｓは、ＤＨＦ洗浄処理後と同様にダングリングボンド１４は水素原子１５で終端された状態となっている。以下、実施例３と同じ工程を経てＰドープした第２のシリコン膜１７を形成した。図８は、作製した試料のＳＩＭＳ分析結果を示している。図８から明らかなように、Ｓｉ基板表面１１Ｓに検出される酸素量は、図５Ｂに示した実施例１の方法よりも、さらに１／３程度に減少している。本実施例によれば、成膜前処理工程としてＤＨＦ洗浄処理とＬ／Ｌ  ＬＰＣＶＤ装置のカセット室６８に基板１００をセットする間に、成膜温度より高い水素雰囲気の熱処理を施すことにより、層間絶縁膜１２中に含有されている水分子１６を効果的に除去することができる。したがって、Ｌ／Ｌ  ＬＰＣＶＤ装置内でのＰドープした第２のシリコン膜１７の成膜工程に対する水分子１６および表面吸着水分子の影響をより効果的に抑制できる効果がある。
【００３３】
（実施例５）
図９を参照して、上記実施例を適用する半導体装置５００の製造方法の一例として、単体のＭＯＳ型トランジスタの製造方法について説明する。
【００３４】
図９（ａ）は、トランジスタの上層に形成される保護絶縁膜・配線・層間絶縁膜を省略した平面図である。図９（ｂ）は、図９（ａ）のＡ−Ａ’断面図、図９（ｃ）は図９（ａ）のＢ−Ｂ’断面図である。
【００３５】
ｐ型の単結晶Ｓｉ基板５１０にシリコン酸化膜などの絶縁膜で構成される浅溝型の素子分離領域５２０を形成することにより、素子分離領域５２０で囲まれる活性領域５１１を形成する。活性領域５１１となるＳｉ基板５１０の上面にゲート絶縁膜５３０を形成する。その後、全面に、例えばｎ型多結晶Ｓｉ膜からなる導電膜５４１を形成する。リソグラフィとドライエッチング法を用いて導電膜５４１をパターニングしてゲート電極５４０を形成する。ゲート電極５４０は素子分離領域５２０上に延在してゲート電極給電用のコンタクトプラグ５６２を形成するためのゲートコンタクト領域５４２を有している。ゲート電極５４０の表面をライナー絶縁膜５４３で覆う。次に、ゲート電極５４０をマスクとして、全面にイオン注入法により、例えばリンなどのｎ型不純物を活性領域５１１の表面に注入する。その後、熱処理を施してｎ型不純物拡散層からなるソース５１２とドレイン５１３を形成する。ソース５１２およびドレイン５１３は、１Ｅ２０〜１Ｅ２１（ａｔｏｍｓ／ｃｍ３）の不純物濃度を有する高濃度不純物拡散層となる。ゲート絶縁膜５３０、ゲート電極５４０、ソース５１２、ドレイン５１３によりプレーナ型のｎチャネルＭＯＳトランジスタが構成される。次に、ゲート電極５４０を覆うように、層間絶縁膜５５０を形成する。層間絶縁膜５５０は、図２（ａ）で説明したように、ＣＶＤ法や回転塗布法を用いたシリコン酸化膜で構成される。次に、リソグラフィとドライエッチング法を用いて開口（コンタクトホール）５５１および５５２を形成する。これにより、開口５５１内にはソース５１２／ドレイン５１３を構成する高濃度不純物拡散層からなる単結晶Ｓｉ基板の表面が露出する。また、開口５５２には、図２（ｂ）に示した断面構成と同様に、ゲート電極５４０を構成する多結晶Ｓｉの上面が露出する。以下、実施例１の工程に従って、成膜前処理工程、Ｌ／Ｌ  ＬＰＣＶＤ装置へのセット、予備室窒素置換工程、低温入炉工程、水分子脱離温度保持工程、真空排気／昇温工程、Ｐドープａ−Ｓｉ膜形成工程、出炉工程、熱処理工程を経て開口５５１および５５２内にそれぞれ第２のシリコン膜からなる導電膜を形成する。開口５５１内には、Ｐドープａ−Ｓｉ膜がＥｐｉ−Ｓｉ膜に変換された導電膜が形成される。あるいはＥｐｉ−Ｓｉ層上に多結晶Ｓｉ膜が積層された積層導体膜が形成される。一方、開口５５２内には多結晶Ｓｉ膜からなる導電膜が形成される。実施例１の他、実施例２から実施例４の方法を用いることもできる。次に、層間絶縁膜５５０上に形成されているＰドープａ−Ｓｉ膜をドライエッチング法、もしくはＣＭＰ法により除去して開口５５１内にソース／ドレインコンタクトプラグ５６１を形成する。また、開口５５２内にゲートコンタクトプラグ５６２を形成する。次に、コンタクトプラグ５６１および５６２の上面に接続される配線５７０が形成され、配線５７０を覆うように、全面に保護絶縁膜５８０が形成される。
【００３６】
本実施例では、単結晶Ｓｉ基板上のソース／ドレインコンタクトプラグ５６１と多結晶Ｓｉ（ゲート電極５４０）上のコンタクトプラグ５６２を同時に形成する方法を用いているが、いずれのコンタクトプラグにおいても自然酸化膜の介在を抑制することにより、従来技術に比べて接続抵抗を１０〜３０％低減したコンタクトプラグを得ることができる。また、本実施例では、ソース・ドレインコンタクト及びゲート電極給電用のコンタクトプラグを例として説明したが、これに限るものではなく、開口の底面に位置する材料が結晶性を有するＳｉであれば適用することができる。例えば、本発明の方法は、特開２０１１−２４３９６０号公報に開示されるような、ツインプラグ構造にも適用できる。
【符号の説明】
【００３７】
１０  第１の試料
１１  単結晶Ｓｉ基板
１１Ｓ  表面
１２  層間絶縁膜
１３  開口
１４  ダングリングボンド
１５  終端水素原子
１６  水分子
１７  第２のシリコン膜
１８  酸素原子
１９  水素分子
２０  第２の試料
２１  基板
２２  第１シリコン
２２Ｓ  第１シリコン表面
２３  第１層間絶縁膜
２４  第２層間絶縁膜
２５  開口
６０  Ｌ／Ｌ  ＬＰＣＶＤ装置
６１  予備室
６１ａ、６１ｂ  ゲートバルブ
６２  成膜室
６２ａ  ヒーター
６３  ガスキャビネット
６３ａ  ガス配管
６４  真空ポンプ
６４ａ  排気配管
６５  移載機構
６６  ボート
６６ａ  底板
６７  昇降機構
６８  カセット室
６８ａ  カセット
１００  基板
５００  半導体装置
５１０  ｐ型Ｓｉ基板
５１１  活性領域
５１２  ソース
５１３  ドレイン
５２０  素子分離領域
５３０  ゲート絶縁膜
５４０  ゲート電極（多結晶シリコン）
５４１  導電膜
５４２  ゲートコンタクト領域
５４３  ライナー絶縁膜
５５０  層間絶縁膜
５５１  ソース・ドレインコンタクト開口
５５２  ゲートコンタクト開口
５６１  ソース・ドレインコンタクトプラグ
５６２  ゲートコンタクト
５７０  配線
５８０  保護絶縁膜
【図１】
2014082351.tif 000003
【図２】
2014082351.tif 000004
【図３】
2014082351.tif 000005
【図４】
2014082351.tif 000006
【図５Ｂ】
2014082351.tif 000007
【図６】
2014082351.tif 000008
【図７】
2014082351.tif 000009
【図８】
2014082351.tif 000010
【図９】
2014082351.tif 000011
【図１０】
2014082351.tif 000012
【図１１】
2014082351.tif 000013
【図１２Ｂ】
2014082351.tif 000014
【図１３】
2014082351.tif 000015
【図５Ａ】
2014082351.tif 000016
【図１２Ａ】
2014082351.tif 000017