(57)【要約】【課題】増幅回路から出力される出力電力を検出することが可能な検出装置を提供する。【解決手段】電源電圧を出力する電源と、バイアス回路を構成し、バイアス電圧を出力する出力トランジスタにおける電源と電気的に接続される端子とに接続される線形抵抗と、線形抵抗の電圧を検出し、検出された電圧に応じた検出信号を出力する検出部とを備える、検出装置が提供される。【選択図】図３
2014224773.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を出力する電源と、バイアス回路を構成し、バイアス電圧を出力する出力トランジスタにおける前記電源と電気的に接続される端子とに接続される線形抵抗と、
前記線形抵抗の電圧を検出し、検出された電圧に応じた検出信号を出力する検出部と、
を備えることを特徴とする、検出装置。
【請求項２】
前記検出部は、オペアンプを含むアナログ回路であり、
前記検出信号は、前記アナログ回路から出力されるアナログ信号である、請求項１に記載の検出装置。
【請求項３】
前記検出部は、アナログ−デジタル変換回路であり、
前記検出信号は、前記アナログ−デジタル変換回路から出力されるデジタル信号である、請求項１に記載の検出装置。
【請求項４】
前記出力トランジスタを含む前記バイアス回路をさらに備えることを特徴とする、請求項１〜３のいずれか１項に記載の検出装置。
【請求項５】
入力信号と前記バイアス電圧とが入力端子に印加される増幅用トランジスタを含み、前記入力信号に対応する出力信号を出力する増幅回路をさらに備えることを特徴とする、請求項４に記載の検出装置。
【請求項６】
前記増幅回路における前記出力信号が出力される側と電気的に接続され、インピーダンス整合を行う整合回路をさらに備える、請求項５に記載の検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出装置に関する。
【背景技術】
【０００２】
例えば、無線通信用の送信器においては、送信信号を増幅する増幅回路（パワーアンプ（power  amplifier））から出力される出力電力（出力信号）の検出結果に基づいて、制御回路などが出力電力を制御することが、一般的に行われている。
【０００３】
上記出力電力を検出する検出回路としては、上記増幅回路の出力側に接続される方向性結合器が用いられており、方向性結合器の順方向電力が検出される。上記のような方向性結合器が用いられることによって、ＶＳＷＲ（Voltage  Standing  Wave  Ratio）が劣化した場合においても、アンテナ（antenna）などからの反射による逆方向信号が検出されてしまうことに対する防止が図られている。また、上記出力電力を検出する検出回路に係る技術としては、例えば特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０１２９２７号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
方向性結合器は、通常、信号波長の１／４の大きさを必要とし、サイズ（size）が大きくなるために集積回路化が困難である。そのため、検出回路として方向性結合器が用いられる場合には、例えば、増幅回路や検出回路などを含むシステム（system）全体のサイズの増大や、当該システムのコスト（cost）の増加につながる。また、方向性結合器における方向性結合特性をある程度犠牲にすることにより、方向性結合器のサイズを１／４波長よりも小さくしたとしても、集積回路化は困難であり、また、仮に集積回路化したとしても、集積回路が大きくなることは避けられない。
【０００６】
また、例えば、検出回路として方向性結合器が用いられる場合や、特許文献１に記載の技術に係る検出回路が用いられる場合、検出回路は、ＲＦ（Radio  Frequency）信号などの信号が通るノードを直接検出する。よって、検出回路として方向性結合器が用いられる場合や、特許文献１に記載の技術に係る検出回路が用いられる場合には、ＲＦ信号などの信号の劣化を引き起こす恐れがある。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、増幅回路から出力される出力電力を検出することが可能な、新規かつ改良された検出装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のある観点によれば、電源電圧を出力する電源と、バイアス回路を構成し、バイアス電圧を出力する出力トランジスタにおける上記電源と電気的に接続される端子とに接続される線形抵抗と、上記線形抵抗の電圧を検出し、検出された電圧に応じた検出信号を出力する検出部と、を備える、検出装置が提供される。
【０００９】
かかる構成によって、増幅回路から出力される出力電力を検出することができる。
【００１０】
また、上記検出部は、オペアンプを含むアナログ回路であり、上記検出信号は、上記アナログ回路から出力されるアナログ信号であってもよい。
【００１１】
また、上記検出部は、アナログ−デジタル変換回路であり、上記検出信号は、上記アナログ−デジタル変換回路から出力されるデジタル信号であってもよい。
【００１２】
また、上記出力トランジスタを含む上記バイアス回路をさらに備えていてもよい。
【００１３】
また、入力信号と上記バイアス電圧とが入力端子に印加される増幅用トランジスタを含み、上記入力信号に対応する出力信号を出力する増幅回路をさらに備えていてもよい。
【００１４】
また、上記増幅回路における上記出力信号が出力される側と電気的に接続され、インピーダンス整合を行う整合回路をさらに備えていてもよい。
【発明の効果】
【００１５】
本発明によれば、増幅回路から出力される出力電力を検出することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る検出装置における出力電力の検出方法を説明するための説明図である。
【図２】本発明の実施形態に係る検出装置における出力電力の検出方法を説明するための説明図である。
【図３】本発明の実施形態に係る検出装置の構成の一例を示す説明図である。
【発明を実施するための形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
［１］本発明の実施形態に係る検出装置における出力電力の検出方法
本発明の実施形態に係る検出装置の構成の一例について説明する前に、本発明の実施形態に係る検出装置における出力電力の検出方法について説明する。
【００１９】
図１は、本発明の実施形態に係る検出装置における出力電力の検出方法を説明するための説明図である。ここで、図１では、入力信号（入力電力）が入力され、入力信号に対応する出力信号（出力電力）を出力する、増幅装置１０の構成の一例を示している。以下では、本発明の実施形態に係る検出装置が、図１に示す増幅装置１０から出力される出力電力を検出する場合を例に挙げて、本発明の実施形態に係る検出装置における出力電力の検出方法について説明する。
【００２０】
増幅装置１０は、例えば、バイアス回路１２（bias  circuit）と、増幅回路１４とを備える。
【００２１】
バイアス回路１２は、バイアス電圧を出力する。増幅回路１４は、例えば入力信号とバイアス電圧とが入力端子に印加される増幅用トランジスタを含み、例えば入力信号が増幅された信号など入力信号に対応する出力信号（出力電力）を出力する。ここで、バイアス回路１２から出力されるバイアス電圧は、増幅回路１４において動作点を与える役目を果たす。
【００２２】
図２は、本発明の実施形態に係る検出装置における出力電力の検出方法を説明するための説明図であり、図１に示す増幅装置１０の増幅回路１４に入力される入力電力Ｐと、バイアス回路１２から出力されるバイアス電圧に応じた電流Ｉｄｃとの関係の一例を示している。
【００２３】
上述したように、検出回路として方向性結合器が用いられる場合や、特許文献１に記載の技術に係る検出回路が用いられる場合には、信号が通るノードを直接検出することから、信号の劣化を引き起こす恐れがある。
【００２４】
そこで、本発明の実施形態では、例えば図２に示すような関係に着目し、本発明の実施形態に係る検出装置は、例えば、増幅装置１０を構成するバイアス回路１２における電圧の変化を検出することによって、増幅回路１４から出力される出力信号を間接的に検出する。
【００２５】
本発明の実施形態に係る検出装置は、増幅回路１４から出力される出力信号を間接的に検出するので、検出回路として方向性結合器が用いられる場合など、信号が通るノードを直接検出する場合のように、信号の劣化を引き起こす恐れはない。
【００２６】
また、本発明の実施形態に係る検出装置は、増幅回路１４から出力される出力信号を間接的に検出するので、後述するように、検出回路として方向性結合器を用いる必要がない。よって、本発明の実施形態に係る検出装置は、検出回路として方向性結合器が用いられる場合よりも、より容易に小型化、集積回路化を行うことが可能である。また、本発明の実施形態に係る検出装置が用いられることによって、例えば、増幅回路や本発明の実施形態に係る検出装置などを含むシステム全体のコストの低減を図ることができる。
【００２７】
［２］本発明の実施形態に係る検出装置
次に、本発明の実施形態に係る出力電力の検出方法を実現することが可能な、本発明の実施形態に係る検出装置の構成の一例について説明する。
【００２８】
図３は、本発明の実施形態に係る検出装置１００の構成の一例を示す説明図である。ここで、図３では、本発明の実施形態に係る検出装置の構成の一例として、検出装置１００が、増幅装置としての機能を有する構成を示している。なお、後述する本発明の実施形態に係る検出装置の変形例に示すように、本発明の実施形態に係る検出装置は、増幅装置としての機能を有していなくてもよい。
【００２９】
検出装置１００は、例えば、増幅回路１０２と、整合回路１０４と、バイアス回路１０６と、線形抵抗１０８と、検出部１１０とを備える。
【００３０】
［２−１］増幅回路１０２の構成例
増幅回路１０２は、入力信号とバイアス電圧とが入力端子に印加される増幅用トランジスタＴｒ１を含み、図１に示す増幅回路１４と同様に、例えば入力信号が増幅された信号など入力信号に対応する出力信号を出力する。
【００３１】
ここで、図３では、増幅回路１０２として、増幅用トランジスタＴｒ１がバイポーラトランジスタ（bipolar  transistor）で構成されるエミッタ接地増幅回路を示している。また、図３に示すエミッタ接地増幅回路を構成するインダクタＬは、コイルなどのインダクタであってもよいし、配線インダクタンスであってもよい。
【００３２】
増幅用トランジスタＴｒ１としては、例えば、ＩｎＧａＰ  ヘテロ接合バイポーラトランジスタ（Heterojunction  Bipolar  Transistor。以下「ＨＢＴ」と示す場合がある。）やＩｎＰ  ＨＢＴなどの化合物系のＨＢＴや、ＳｉＧｅ  ＨＢＴなどのＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）系のＨＢＴ、ＳｉＧe  ＨＢＴとＢｕｌｋ  ＣＭＯＳとの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなど一般的に用いられているプロセスが用いられたＨＢＴなどが挙げられる。なお、本発明の実施形態に係るバイポーラトランジスタは、ヘテロ接合バイポーラトランジスタに限られず、例えば、ＮＰＮ型のバイポーラトランジスタや、ＰＮＰ型のバイポーラトランジスタであってもよい。
【００３３】
なお、本発明の実施形態に係る増幅回路１０２の構成は、図３に示す構成に限られない。例えば図３では、本発明の実施形態に係る増幅回路１０２が、増幅用トランジスタＴｒ１がバイポーラトランジスタで構成されるエミッタ接地増幅回路である例を示したが、増幅回路１０２は、増幅用トランジスタＴｒ１がＭＯＳ（Metal  Oxide  Semiconductor）電界効果トランジスタ（field  effect  transistor）で構成されるソース接地増幅回路であってもよい。
【００３４】
［２−２］整合回路１０４の構成例
整合回路１０４は、増幅回路１０２における出力信号が出力される側と電気的に接続され、インピーダンス整合を行う。
【００３５】
整合回路１０４としては、例えば、コイル（coil）などのインダクタ（inductor）と、キャパシタ（capacitor）との組み合わせによりインピーダンス（electrical  impedance）を整合させる回路や、抵抗を用いてインピーダンスを整合させる回路など、インピーダンス整合を行うことが可能な任意の構成の回路が挙げられる。
【００３６】
［２−３］バイアス回路１０６の構成例
バイアス回路１０６は、バイアス電圧を出力する出力トランジスタＴｒ２を含み、図１に示すバイアス回路１２と同様に、バイアス電圧を出力する。バイアス回路１０６としては、例えば、固定バイアス回路や、自己バイアス回路、電流帰還バイアス回路などが挙げられる。
【００３７】
出力トランジスタＴｒ２の第１端子は、電源電圧を出力する電源（図示せず）と電気的に接続され、出力トランジスタＴｒ２の第２端子は、増幅回路１０２の増幅用トランジスタＴｒ１の入力端子と電気的に接続される。また、出力トランジスタＴｒ２の入力端子には電圧が印加され、出力トランジスタＴｒ２は、入力端子に印加される電圧に応じたバイアス電圧を出力する。
【００３８】
ここで、本発明の実施形態に係る電源（図示せず）としては、例えば、検出装置１００が備える電源、または、検出装置１００の外部の電源が挙げられる。バイアス回路１０６には、電気的に接続されている電源から電源電圧が供給される。
【００３９】
また、本発明の実施形態に係る出力トランジスタＴｒ２としては、例えば、ＰＮＰ型のバイポーラトランジスタが挙げられる。なお、本発明の実施形態に係る出力トランジスタＴｒ２は、ＰＮＰ型のバイポーラトランジスタに限られず、例えば、ＮＰＮ型のバイポーラトランジスタや、ヘテロ接合バイポーラトランジスタであってもよい。また、本発明の実施形態に係る出力トランジスタＴｒ２は、例えば、電界効果トランジスタであってもよい。
【００４０】
［２−４］線形抵抗１０８の構成例
線形抵抗１０８は、電源（図示せず）と、バイアス回路１０６の出力トランジスタＴｒ２における第１端子（電源（図示せず）と電気的に接続される端子。以下、同様とする。）とに接続される。線形抵抗１０８としては、例えば、抵抗素子で構成される抵抗Ｒ１が挙げられる。
【００４１】
［２−５］検出部１１０の構成例
検出部１１０は、線形抵抗１０８（図３に示す抵抗Ｒ１）の電圧を検出し、検出された電圧に応じた検出信号を出力する。検出部１１０は、例えば、線形抵抗１０８を構成する抵抗Ｒ１、および、バイアス回路１０６を構成する出力トランジスタＴｒ２と電気的に接続される。つまり、検出部１１０は、出力トランジスタＴｒ２の第１端子の電圧を検出するものであるといえる。
【００４２】
検出部１１０は、図３に示すように、例えば、オペアンプＯＰ（operational  amplifier）を含むアナログ回路（analog  circuit）で構成される。検出部１１０が、オペアンプＯＰを含むアナログ回路である場合、検出信号は、当該アナログ回路から出力されるアナログ信号である。
【００４３】
検出部１１０を構成するアナログ回路としては、例えば、図３に示すように、オペアンプＯＰと抵抗Ｒ２、Ｒ３とで構成される反転増幅回路などの増幅回路が挙げられる。なお、検出部１１０を構成するアナログ回路は、上記に限られない。例えば、検出部１１０を構成するアナログ回路は、オペアンプと抵抗とキャパシタとで構成される微分回路などの演算回路であってもよい。また、検出部１１０は、線形抵抗１０８の電圧を検出し、検出された電圧に応じた検出信号を出力することが可能な、任意のアナログ回路で構成することが可能である。
【００４４】
なお、本発明の実施形態に係る検出部１１０の構成は、例えば図３に示すような、アナログ信号である検出信号を出力するアナログ回路に限られない。
【００４５】
例えば、検出部１１０は、アナログ−デジタル変換回路（analog-to-digital  converter）で構成されていてもよい。検出部１１０が、アナログ−デジタル変換回路である場合、検出信号は、当該アナログ−デジタル変換回路から出力される、検出された電圧がデジタル値に変換されたデジタル信号である。
【００４６】
検出部１１０は、例えば、図３に示すようなオペアンプＯＰを含むアナログ回路や、アナログ−デジタル変換回路で構成される。なお、本発明の実施形態に係る検出部１１０は、図３に示すようなオペアンプＯＰを含むアナログ回路や、アナログ−デジタル変換回路で構成されることに限られない。本発明の実施形態に係る検出部１１０は、線形抵抗１０８の電圧（または、出力トランジスタＴｒ２の第１端子の電圧）の変化を検出することが可能な、任意の回路で構成することが可能である。
【００４７】
検出部１１０から出力される検出信号は、例えば、ＣＰＵ（Central  Processing  Unit）などの制御回路に伝達され、当該制御回路における処理（例えば、出力電力の制御に係る処理など）に用いられる。
【００４８】
検出装置１００は、例えば図３に示す構成によって、バイアス回路１０６における電圧の変化を検出する。ここで、バイアス回路１０６における電圧の変化は、例えば図２に示すような、増幅回路に入力される入力電力とバイアス回路から出力されるバイアス電圧に応じた電流との関係に対応する。よって、検出装置１００がバイアス回路１０６における電圧の変化を検出することによって、増幅回路１０２から出力される出力信号を間接的に検出することが可能である。
【００４９】
したがって、検出装置１００は、増幅回路１０２から出力される出力電力を検出することができる。
【００５０】
また、検出装置１００は、増幅回路１０２から出力される出力信号を間接的に検出するので、検出回路として方向性結合器が用いられる場合など、信号が通るノードを直接検出する場合のように、信号の劣化を引き起こす恐れはない。
【００５１】
また、検出装置１００は、検出部１１０によって、増幅回路１０２から出力される出力信号を間接的に検出するので、検出回路として方向性結合器を用いる必要がない。よって、検出装置１００は、検出回路として方向性結合器が用いられる場合よりも、より容易に小型化、集積回路化を行うことが可能である。また、検出装置１００が用いられることによって、例えば、検出装置１００などを含むシステム全体のコストの低減を図ることができる。
【００５２】
なお、本発明の実施形態に係る検出装置の構成は、図３に示す構成に限られない。
【００５３】
例えば、図３に示す“整合回路１０４”、“増幅回路１０２、および整合回路１０４”、または“増幅回路１０２、整合回路１０４、およびバイアス回路１０６”と、本発明の実施形態に係る検出装置とは、別体のデバイスであってもよい。例えば上記のように、本発明の実施形態に係る検出装置と、“整合回路１０４”などとが別体のデバイスである場合、本発明の実施形態に係る検出装置は、例えば、図３に示す“整合回路１０４”、“増幅回路１０２、および整合回路１０４”、または“増幅回路１０２、整合回路１０４、およびバイアス回路１０６”を備えない構成をとる。
【００５４】
例えば上記のように、本発明の実施形態に係る検出装置と、“整合回路１０４”などとが別体のデバイスである場合であっても、本発明の実施形態に係る検出装置は、本発明の実施形態に係る検出装置が備える増幅回路、または、本発明の実施形態に係る検出装置の外部デバイスである増幅回路から出力される出力電力を、間接的に検出することが可能である。よって、例えば上記のように、本発明の実施形態に係る検出装置と、“整合回路１０４”などとが別体のデバイスである場合であっても、本発明の実施形態に係る検出装置は、図３に示す検出装置１００と、同様の効果を奏することができる。
【００５５】
また、本発明の実施形態に係る検出装置は、図３に示す増幅回路１０２の前段（入力信号が入力される側）に、１または２以上の“増幅回路１０２、および整合回路１０４”、または、１または２以上の“増幅回路１０２”を、さらに備えていてもよい。つまり、本発明の実施形態に係る検出装置は、複数段の増幅回路を備える構成をとることが可能である。また、複数段の増幅回路を備える構成である場合には、バイアス回路１０６を構成する出力トランジスタＴｒ２の第２端子（電源（図示せず）と電気的に接続される端子、および入力端子ではない端子）は、例えば、図３に示す増幅回路１０２の前段に設けられる整合回路や、図３に示す増幅回路１０２の前段に設けられる増幅回路と電気的に接続されていてもよい。
【００５６】
以上、本発明の実施形態として検出装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、携帯電話やスマートフォンなどの通信装置や、ＰＣ（Personal  Computer）やサーバなどのコンピュータ、テレビ受像機などの表示装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム機など、高周波信号などの信号を処理することが可能な様々な機器に適用することができる。また、本発明の実施形態は、例えば、上記のような機器に組み込むことが可能な、検出モジュール（または、検出ＩＣ（Integrated  Circuit））や、無線通信用の送信器に適用することもできる。
【００５７】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００５８】
１００    検出装置
１０２    増幅回路
１０４    整合回路
１０６    バイアス回路
１０８    線形抵抗
１１０    検出部
Ｔｒ１    増幅用トランジスタ
Ｔｒ２    出力トランジスタ
ＯＰ      オペアンプ
Ｒ１、Ｒ２、Ｒ３    抵抗
【図１】
2014224773.tif 000003
【図２】
2014224773.tif 000004
【図３】
2014224773.tif 000005