【手続補正書】
【提出日】令和3年10月26日(2021.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、電子タグの動作を制御するとともに、前記電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部とが設けられる前記電子タグのタグ用基板に実装され、
１または複数の前記コマンドを格納する不揮発性のコマンド格納部と、
前記コマンド格納部から前記コマンドを読み出し、前記制御部に入力する指示部と
を備え、
前記指示部及び前記コマンド格納部は、前記タグ用基板に実装される１つのユニットチップに設けられていることを特徴とするプロセスユニット。
【請求項２】
前記コマンド格納部は、書き込みが１回だけ許容されることを特徴とする請求項１に記載のプロセスユニット。
【請求項３】
前記指示部及び前記コマンド格納部を構成するトランジスタが薄膜トランジスタであることを特徴とする請求項１または２に記載のプロセスユニット。
【請求項４】
前記薄膜トランジスタは、活性領域が有機半導体、カーボンナノチューブ、グラフェン、酸化物半導体、金属化合物からなる半導体で形成されていることを特徴とする請求項３に記載のプロセスユニット。
【請求項５】
前記コマンド格納部は、
前記コマンドのビットデータに対応した前記薄膜トランジスタが設けられ、
前記薄膜トランジスタは、ドレイン及びソースの一方がビットデータを出力するための読出し線に接続され、他方が相対的に低電位になる低電位線及び高電位になる高電位線とからなる信号線対の一方に接続される
ことを特徴とする請求項３または４に記載のプロセスユニット。
【請求項６】
前記コマンド格納部は、
複数の前記コマンドの格納が可能であり、
複数の前記薄膜トランジスタがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記薄膜トランジスタのドレイン及びソースの一方がそれぞれ接続された読出し線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と、
前記セルアレイの列方向に延在して列毎に設けられた相対的に低電位になる低電位線及び高電位になる高電位線とからなり、前記低電位線及び前記高電位線のいずれか一方が前記薄膜トランジスタのドレイン及びソースの他方に接続される信号線対と
を備えることを特徴とする請求項３または４に記載のプロセスユニット。
【請求項７】
前記コマンド格納部は、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と前記薄膜トランジスタとが直列に接続された直列回路を含む前記コマンドのビットデータに対応するセルが設けられ、
前記直列回路は、所定の電位にされる入力線とビットデータを出力するための読出し線との間に接続され、
前記抵抗体は、前記セルが記憶するビットデータに対応して相対的に低い抵抗または高い抵抗のいずれかにされる
ことを特徴とする請求項３または４に記載のプロセスユニット。
【請求項８】
前記コマンド格納部は、
複数の前記コマンドの格納が可能であり、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と前記薄膜トランジスタとが直列に接続された直列回路を含む複数のセルがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記セルの前記直列回路の一端がそれぞれ接続された読出し線と、
前記セルアレイの列方向に延在して列毎に設けられ、列内の前記セルの前記直列回路の他端がそれぞれ接続されるとともに所定の電位にされる入力線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と
を備え、
前記抵抗体は、前記セルが記憶するビットデータに対応して、相対的に低い抵抗または高い抵抗のいずれかにされる
ことを特徴とする請求項３または４に記載のプロセスユニット。
【請求項９】
さらに外界の物理量または化学量を測定するセンサが前記タグ用基板に設けられ、
前記コマンドには、前記センサによる測定間隔を設定する前記コマンドが含まれる
ことを特徴とする請求項１ないし８のいずれか１項に記載のプロセスユニット。
【請求項１０】
前記コマンドには、固有ＩＤを設定する前記コマンドが含まれることを特徴とする請求項１ないし９のいずれか１項に記載のプロセスユニット。
【請求項１１】
アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、
電子タグの動作を制御するとともに、電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部と、
１または複数の前記コマンドを格納した不揮発性のコマンド格納部と、
前記コマンド格納部から前記コマンドを読み出し、前記制御部に送る指示部と
を前記電子タグのタグ用基板に備え、
前記指示部と前記コマンド格納部とは、前記タグ用基板に実装される１つのユニットチップに設けられていることを特徴とする電子タグ。
【請求項１２】
前記コマンド格納部は、書き込みが１回だけ許容されるものであることを特徴とする請求項１１に記載の電子タグ。
【請求項１３】
前記指示部及び前記コマンド格納部を構成するトランジスタが薄膜トランジスタであることを特徴とする請求項１１または１２に記載の電子タグ。
【請求項１４】
前記薄膜トランジスタは、活性領域が有機半導体、カーボンナノチューブ、グラフェン、酸化物半導体、金属化合物からなる半導体で形成されていることを特徴とする請求項１３に記載の電子タグ。
【請求項１５】
さらに外界の物理量または化学量を測定するセンサを備えることを特徴とする請求項１１ないし１４のいずれか１項に記載の電子タグ。
【請求項１６】
アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、電子タグの動作を制御するとともに、前記電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部と、前記コマンドを格納した不揮発性のコマンド格納部と、前記コマンド格納部から前記コマンドを読み出し前記制御部に送る指示部とを前記電子タグのタグ用基板に実装する実装工程と、
前記実装工程の前または後に、前記コマンド格納部に１または複数の前記コマンドを書き込んで格納するコマンド格納工程とを有し、
前記実装工程では、前記指示部と前記コマンド格納部とが設けられた１つのユニットチップを前記タグ用基板に実装することを特徴とする電子タグの製造方法。
【請求項１７】
前記コマンド格納部は、書き込みが１回だけ許容されるものであることを特徴とする請求項１６に記載の電子タグの製造方法。
【請求項１８】
前記コマンド格納部は、
前記コマンドのビットデータに対応した薄膜トランジスタと、
前記薄膜トランジスタのドレイン及びソースの一方が接続された読出し線と、
相対的に低電位になる低電位線及び高電位になる高電位線とからなる信号線対と
を備えており、
前記コマンド格納工程は、
前記薄膜トランジスタのドレイン及びソースの他方に、前記低電位線及び前記高電位線のいずれか一方を接続することを特徴とする請求項１７に記載の電子タグの製造方法。
【請求項１９】
前記コマンド格納部は、
複数の薄膜トランジスタがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記薄膜トランジスタのドレイン及びソースの一方がそれぞれ接続された読出し線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と、
前記セルアレイの列方向に延在して列毎に設けられた相対的に低電位にされる低電位線及び高電位にされる高電位線とからなる信号線対と
を備え、複数の前記コマンドの格納が可能にされており、
前記コマンド格納工程は、
前記セルアレイ内の各々の前記薄膜トランジスタについて、ドレイン及びソースの他方に、前記低電位線及び前記高電位線のいずれか一方を接続することを特徴とする請求項１７に記載の電子タグの製造方法。
【請求項２０】
前記コマンド格納部は、
所定の電位にされる入力線と、
ビットデータを出力するための読出し線と、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と薄膜トランジスタとが直列に接続された直列回路を含み、前記直列回路が前記入力線と前記読出し線との間に接続された前記コマンドのビットデータに対応するセルと
を備えており、
前記コマンド格納工程は、
前記抵抗体を、前記セルが記憶するビットデータに対応して相対的に高い抵抗または低い抵抗のいずれかとすることを特徴とする請求項１７に記載の電子タグの製造方法。
【請求項２１】
前記コマンド格納部は、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と薄膜トランジスタとが直列に接続された直列回路を含む複数のセルがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記セルの前記直列回路の一端がそれぞれ接続された読出し線と、
前記セルアレイの列方向に延在して列毎に設けられた所定の電位にされ、列内の前記セルの前記直列回路の他端がそれぞれ接続された入力線と、
前記セルアレイの行毎に設けられ行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と
を備え、複数の前記コマンドの格納が可能にされており、
前記コマンド格納工程は、
前記抵抗体を、前記セルが記憶するビットデータに対応して相対的に低い抵抗または高い抵抗のいずれかにすることを特徴とする請求項１７に記載の電子タグの製造方法。
【請求項２２】
前記実装工程は、さらに外界の物理量または化学量を測定するセンサを、前記タグ用基板に実装することを特徴とする請求項１６ないし２１のいずれか１項に記載の電子タグの製造方法。