(57)【要約】【課題】電源オフ時に画素に電圧が印加され続けることを防止することのできる液晶表示装置を装置コストの大幅な増大を招くことなく提供する。【解決手段】液晶表示装置１００の電源をオフする際、制御回路（制御部）２は、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行う。【選択図】図１
2014228561.tif 000002
【特許請求の範囲】
【請求項１】
書込対象のゲートバスラインを周期的に切り替えるとともに、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで上記各絵素に画像データに応じた電圧を印加する書込処理を行う制御部を備えた液晶表示装置であって、
当該液晶表示装置の電源をオフする際、上記制御部は、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行うことを特徴とする液晶表示装置。
【請求項２】
上記絵素は、絵素電極と、対向電極と、絵素電極と対向電極との間に配置された液晶層と、ゲート端子がゲートバスラインに接続され、ソース端子がソースバスラインに接続され、ドレイン端子が上記絵素電極に接続されたスイッチング素子とを備え、
上記スイッチング素子は、酸化物半導体からなるチャネル層を備えた薄膜トランジスタであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
上記制御部は、画像表示時には各絵素に対する印加電圧の極性を１または複数のフレーム毎に反転させ、
上記所定の電圧は、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最大値をＶ１、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最小値をＶ２とすると、「（Ｖ１−Ｖ２）×０．１＋Ｖ２」以下の範囲内になるように設定されていることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
上記制御部は、画像表示時には書込対象のゲートバスラインを切り替える毎にいずれのゲートバスラインも書込対象として選択されない非書込期間を設ける一方、電源オフ処理時には上記非書込期間を設けないことを特徴とする請求項１から３のいずれか１項に記載の液晶表示装置。
【請求項５】
上記制御部は、電源オフ処理の際、同一期間中に複数のゲートバスラインを書込対象として選択することを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置。
【請求項６】
上記制御部は、電源オフ処理の際、各ゲートバスラインを書込対象として順次選択し、書込対象として選択したゲートバスラインについてはその後に他のゲートバスラインを書込対象として選択した後も書込対象として維持し続けることを特徴とする請求項１から５のいずれか１項に記載の液晶表示装置。
【請求項７】
当該液晶表示装置の電源がオン状態であるときに充電される充電部を備え、
上記充電部は、電源オフ処理の際、当該充電部に充電されている電力を、書込対象として選択したゲートバスラインを書込対象として維持し続けるための電力として供給することを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
当該液晶表示装置の電源電圧の低下を検出する電圧検出部を備え、
上記制御部は、上記電圧検出部によって電源電圧が所定値以下に低下したことが検出された場合に上記電源オフ処理を行うことを特徴とする請求項１から７のいずれか１項に記載の液晶表示装置。
【請求項９】
上記制御部は、
画像表示時にはゲートバスライン毎に当該ゲートバスラインに接続された各絵素に対応するソースバスラインに印加する電圧の極性を反転させ、
電源オフ処理時には各ソースバスラインに印加する電圧の極性を書込対象のゲートバスラインにかかわらず一定にすることを特徴とする請求項１から８のいずれか１項に記載の液晶表示装置。
【請求項１０】
書込対象のゲートバスラインを周期的に切り替えるとともに、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで上記各絵素に画像データに応じた電圧を印加する書込処理を行う液晶表示装置の制御方法であって、
当該液晶表示装置の電源をオフする際、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行うことを特徴とする液晶表示装置の制御方法。
【請求項１１】
コンピュータを請求項１から９のいずれか１項に記載の液晶表示装置における上記制御部として機能させるための液晶表示装置の制御プログラム。
【請求項１２】
請求項１１に記載の制御プログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置において電源オフ時に画素に電圧が印加され続けることを抑制するための技術に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置において、画素に対して同一極性の電界を印加し続けると、液晶分子の分極が生じ、画素特性の変化や画像の焼きつき等の不具合が生じることが知られている。また、画像を表示させたまま液晶表示装置の電源をオフにした場合、各画素には電源がオフされる直前の印加電圧が印加されたままになり、同じ画像を描画させ続けることになるので、この場合にも焼付き現象が生じることが知られている。
【０００３】
なお、近年ではオフリーク電流が非常に少ないという特性を有する酸化物半導体（例えばインジウムガリウム亜鉛酸化物半導体）からなるＴＦＴを用いた液晶表示装置が開発されているが、この種の液晶表示装置ではオフリーク電流が少ないため電源オフ時に画素に蓄積された電荷が抜けにくいため、上述した不具合が特に発生しやすい。
【０００４】
このため、従来の液晶表示装置では、電源をオフにする際、液晶表示パネルの各画素に印加された電荷を放出させるための所定のオフシーケンスを実行するようになっている。
【０００５】
例えば、特許文献１には、電源回路に電解コンデンサを備えておき、液晶表示装置の電源がオフされたときに、この電解コンデンサに蓄えられた電荷を用いて液晶表示パネルの全画面に所定の固定パターンを描画する処理を行う技術が記載されている。また、特許文献１には、一度に複数ラインの描画動作を行うことにより、上記パターンの描画を通常時よりも短時間で行うことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１３１６７１号公報（２０００年５月１２日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１の技術では、複数のラインを同時に描画駆動するための特殊なドライバを備える必要があるので、装置コストの増大を招くという問題がある。
【０００８】
本発明は、上記の問題点に鑑みて成されたものであり、その目的は、電源オフ時に画素に電圧が印加され続けることを防止することのできる液晶表示装置を装置コストの大幅な増大を招くことなく提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様にかかる液晶表示装置は、書込対象のゲートバスラインを周期的に切り替えるとともに、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで上記各絵素に画像データに応じた電圧を印加する書込処理を行う制御部を備えた液晶表示装置であって、当該液晶表示装置の電源をオフする際、上記制御部は、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行うことを特徴としている。
【発明の効果】
【００１０】
上記の構成によれば、電源オフ時に電源オフ処理用の所定の電圧を印加することにより、電源オフ期間中に画素に電圧が印加され続けることを防止することができる。また、電源オフ処理時における書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定することにより、各絵素に対して上記所定の電圧を印加するのに要する時間を短縮することができる。したがって、電源オフ処理に要する電力を低減することができるので、電源オフ処理用の駆動電力を供給する電力供給手段の容量低減し、コストダウンを図ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態にかかる液晶表示装置の構成を示す説明図である。
【図２】図１に示した液晶表示装置に備えられる液晶パネルの構成を示す説明図である。
【図３】図２に示した液晶パネルに備えられるＴＦＴ基板の構成を示す説明図である。
【図４】図２に示した液晶パネルに備えられ絵素の構成を示す説明図である。
【図５】図４に示した絵素の等価回路図である。
【図６】図１に示した液晶表示装置に備えられるゲートドライバの構成を示す説明図である。
【図７】図１に示した液晶表示装置に備えられるソースドライバの構成を示す説明図である。
【図８】図７に示したソースドライバに備えられる階調電位生成回路の構成を示す説明図である。
【図９】図７に示したソースドライバの出力段に備えられる電流増幅回路の構成を示す説明図である。
【図１０】図７に示したソースドライバに対する入力データの一例を示す説明図である。
【図１１】図１に示した液晶表示装置における各絵素へのデータの書込タイミングを示す説明図である。
【図１２】図４に示した絵素に備えられるＴＦＴのゲート端子およびソース端子に対する印加電圧の一例を示している。
【図１３】図４に示した絵素に備えられるＴＦＴ、および比較例にかかるＴＦＴの特性を示すグラフである。
【図１４】本発明の他の実施形態にかかる液晶表示装置における各絵素へのデータの書込タイミングを示す説明図である。
【図１５】本発明のさらに他の実施形態にかかる液晶表示装置における各絵素へのデータの書込タイミングを示す説明図である。
【図１６】本発明のさらに他の実施形態にかかる液晶表示装置における各絵素へのデータの書込タイミングを示す説明図である。
【図１７】本発明のさらに他の実施形態にかかる液晶表示装置における各絵素へのデータの書込タイミングを示す説明図である。
【図１８】本発明のさらに他の実施形態にかかる液晶表示装置に備えられるゲートドライバの構成を示す説明図である。
【図１９】本発明のさらに他の実施形態にかかる液晶表示装置の構成を示す説明図である。
【発明を実施するための形態】
【００１２】
〔実施形態１〕
本発明の一実施形態について説明する。
【００１３】
図１は、本実施形態にかかる液晶表示装置１００の概略構成を示す説明図である。この図に示すように、液晶表示装置１００は、電源回路１、制御回路（制御部）２、ゲートドライバ３、ソースドライバ４、および液晶パネル５を備えている。
【００１４】
電源回路１は、当該電源回路１の外部（例えば商用電源、自家発電電源、充電装置など）から供給される電力を受け取るとともに、液晶表示装置１００の各ブロック（各部）に対して電力を供給するものであり、電圧降下検知回路１１、主電源回路１２、および補助電源回路１３を備えている。
【００１５】
電圧降下検知回路（電圧検知部）１１は、外部からの入力電圧を監視することにより、液晶表示装置１００の電源オフ（ユーザの操作による電源オフ、停電・断線等による電源オフなど）を検知する。なお、本実施形態では、電圧降下検知回路１１が外部からの供給電圧を監視するものとしているが、これに限らず、例えば主電源回路１２の出力電圧を監視するようにしてもよい。
【００１６】
主電源回路１２は、通常表示時（液晶表示装置１００の電源がオンされている期間中）に、外部から供給される電力を液晶表示装置１００の各ブロックに配分する。具体的には、主電源回路１２は、画像データ入力部２１、画像処理部２２、同期処理部２３、ゲート制御信号生成部２４、およびソース制御信号生成部２５にロジック電源Ｖｌｏｇｉｃを供給し、ゲートドライバ３にロジック電源ＶＬ、アナログのハイレベル電源ＶＧＨ、ローレベル電源ＶＧＬを供給し、液晶パネル５の対向基準電位ＶＣＯＭ、およびＣＳ基準電位（液晶補助容量の基準電位）ＶＣＳを供給し、ソースドライバ４にロジック電源ＶＣＣ／ＬＲＶＤＤ、アナログ電源ＶＬＳ、階調基準電源ＶＬ０〜ＶＬ１０２３，およびＶＨ０〜ＶＨ１０２３を供給する。
【００１７】
補助電源回路１３は、例えばコンデンサ等の充電手段（図示せず）を備えており、外部から供給される電力により上記充電手段を充電するとともに、液晶表示装置１００の電源オフ時に上記充電手段に充電されている電力を液晶表示装置１００における電源オフ処理を行う各ブロックに供給する。上記電源オフ処理は、液晶表示装置１００の電源オフ時に液晶パネル５の各絵素に蓄積された電荷を放出させるための処理である。電源オフ処理の詳細については後述する。
【００１８】
なお、補助電源回路１３に備えられる上記充電手段を充電するための電力は、外部から補助電源回路１３に直接入力されてもよく、主電源回路１２から入力されるようにしてもよい。
【００１９】
制御回路２は、当該制御回路２の外部から入力される入力信号に応じた画像を液晶パネル５に表示させるための制御信号を生成し、ゲートドライバ３およびソースドライバ４に出力するものであり、画像データ入力部２１、画像処理部２２、同期処理部２３、ゲート制御信号生成部２４、およびソース制御信号生成部２５を備えている。なお、画像データ入力部２１、画像処理部２２、同期処理部２３、ゲート制御信号生成部２４、およびソース制御信号生成部２５は、１つのチップで構成されるものであってもよく、複数のチップから構成されるものであってもよい。
【００２０】
画像データ入力部２１は、制御回路２の外部から入力される入力信号を受け付け、入力信号に含まれる画像信号を画像処理部２２に出力し、入力信号に含まれる同期信号を同期処理部２３に出力する。
【００２１】
画像処理部２２は、画像データ入力部２１から入力された画像信号をソースドライバ４の入力フォーマットに応じた信号に変換してソースドライバ４に出力する。
【００２２】
同期処理部２３は、画像データ入力部２１から入力された同期信号に基づいて各絵素の水平方向の位置情報と垂直方向の位置情報とを生成し、垂直方向の位置情報をゲート制御信号生成部２４に出力し、水平方向の位置情報をソース制御信号生成部２５に出力する。
【００２３】
ゲート制御信号生成部２４は、同期処理部２３から入力される垂直方向の位置情報に基づいて、ゲートドライバ３を制御するための制御信号（ゲートスタートパルスＧＳＰ、ゲートクロック信号ＧＣＫ、ゲート出力イネーブルＧＯＥ等）を生成してゲートドライバ３に送る。
【００２４】
ソース制御信号生成部２５は、同期処理部２３から入力される水平方向の位置情報に基づいて、ソースドライバ４を制御するための制御信号（ラッチパルス、液晶を交流駆動するための極性反転信号等）を生成してソースドライバ４に出力する。
【００２５】
図２は、液晶パネル５の概略構成を示す説明図である。この図に示すように、液晶パネル５は、スペーサ５３を介して対向配置されたＴＦＴ基板５１および対向基板５２と、ＴＦＴ基板５１と対向基板５２との間に封入された液晶材料からなる液晶層５４と、ＴＦＴ基板５１の裏面側（対向基板５２との対向面と反対側の面側）に配置された第１偏光板５５と、対向基板５２の表面側（ＴＦＴ基板５１との対向面と反対側の面側）に配置された第２偏光板５６とを備えている。また、液晶パネル５の裏面側には、バックライト５７が配置されている。
【００２６】
第１偏光板５５は、バックライト５７から照射された光のうち、当該第１偏光板５５の偏光軸方向に応じた光のみを透過させる。また、各絵素の液晶層５４には画像データに応じた電圧が印加されるようになっており、これによって各絵素における液晶の複屈折が画像データに応じて変化し、各絵素を通過する光の偏光方向は画像データに応じて変化する。また、第２偏光板５６は、液晶層５４を通過した光のうち、当該第２偏光板５６の偏光軸方向に応じた光のみを透過させる。これにより、液晶パネル５を透過する光の光量を画像データに応じて絵素毎に制御することで画像表示を行うようになっている。
【００２７】
また、対向基板５２における各絵素（サブピクセル）に対応する領域には、Ｒ（赤），Ｇ（緑），Ｂ（青）のいずれかのカラーフィルタが形成されており、Ｒ，Ｇ，Ｂの３つの絵素の組み合わせによって１つの画素（ピクセル）が形成されている。これにより、各画素のＲ，Ｇ，Ｂの透過光量が画像データに応じて画素毎に制御され、画像データに応じた画像が表示される。なお、本実施形態では、Ｒ，Ｇ，Ｂの絵素を備えているものとしているが、これに限るものではなく、他の色の絵素を備えていてもよい。
【００２８】
なお、本実施形態では、液晶表示装置１００がバックライトから出射される光を用いて表示を行う透過型の液晶表示装置１００である場合について説明するが、これに限らず、例えば、外部からの入射光を反射させて表示光として用いる反射型の液晶表示装置であってもよく、透過型の液晶表示装置の機能と反射型の液晶表示装置の機能とを併せ持った半透過型の液晶表示装置であってもよい。
【００２９】
また、本実施形態では、絵素電極がＴＦＴ基板５１に備えられ、対向電極が対向基板５２に備えられた液晶表示装置について説明するが、これに限らず、絵素電極および対向電極の両方が同一基板に備えられた構成であってもよい。
【００３０】
図３はＴＦＴ基板５１の概略構成を示す説明図である。この図に示すように、ＴＦＴ基板５１上には、多数のゲートバスライン３１と、各ゲートバスライン３１と格子状に交差するように配置された多数のソースバスライン４１と、ゲートバスライン３１とソースバスライン４１との交差部毎に設けられた絵素５０とを備えている。
【００３１】
図４は液晶パネル５に備えられる絵素５０の絵素構造を示す説明図である。
【００３２】
各絵素５０は、図４に示すように、スイッチング素子としてのＴＦＴ（Thin Film Transistor、薄膜トランジスタ）６１と、絵素電極６２と、対向電極６３を備えている。また、ＴＦＴ６１のゲート端子はゲートバスライン３１に接続されており、ソース端子はソースバスライン４１に接続されており、ドレイン端子は絵素電極６２に接続されている。
【００３３】
なお、本実施形態では、ＴＦＴ６１として、インジウムガリウム亜鉛酸化物半導体（酸化物半導体）からなるチャネル層を有するＴＦＴを用いている。ただし、ＴＦＴ６１の構成はこれに限らず、インジウムガリウム亜鉛酸化物半導体以外の酸化物半導体からなるチャネル層を有するものであってもよく、酸化物半導体以外の材質からなるチャネル層を有するものであってもよい。
【００３４】
また、各ゲートバスライン３１はゲートドライバ３に接続されており、各ソースバスライン４１はソースドライバ４に接続されている。また、対向電極６３は対向基板５２上に配置された対向配線（図示せず）を介して基準電位（対向電位）に接続されている。
【００３５】
これにより、ゲートドライバ３が書込対象のゲートバスライン３１を周期的に切り替え、ソースドライバ４がゲートドライバ３と同期して、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで、各絵素５０の液晶層５４に画像データに応じた電圧を印加して液晶分子の配向方向を制御し、表示を行う。
【００３６】
図５は、絵素５０の等価回路図である。ＴＦＴ６１のゲート端子の電圧が当該ＴＦＴ６１のソース端子の電圧よりも所定値以上高くなるとＴＦＴ６１がＯＮになり、ソース端子とドレイン端子との間を電流が流れ、ソースバスライン４１の電位が液晶容量（液晶層５４）に印加される。等価回路図では、絵素電極６２、対向電極６３、および液晶層５４はコンデンサとして表される。なお、図５に示す例では、液晶容量（絵素電極６２、液晶層５４、および対向電極６３）に対して並列に配置された、各絵素の電位を維持するための液晶補助容量（ＣＳ容量）６４が備えられているが、この液晶補助容量６４は必須の構成ではなく、省略してもよい。
【００３７】
ゲートドライバ３は、ゲート制御信号生成部２４から入力される制御信号に基づいて液晶パネル５に備えられる各ゲートバスライン３１に印加する電圧を制御することにより、書込対象のゲートバスライン３１を周期的に切り替える。
【００３８】
図６は、ゲートドライバ３の構成を示す説明図である。この図に示すように、ゲートドライバ３には、ゲートバスライン３１に印加するハイレベル電源ＶＧＨ、ゲートバスライン３１に印加するローレベル電源ＶＧＬ、ロジック電源ＶＬ、ロジックのグランド電位（基準電位）ＧＮＤが入力される。なお、これら各信号は電源回路１（あるいは液晶表示装置１００の他の電源回路）から供給される。また、ゲートドライバ３には、ゲート制御信号生成部２４からゲートスタートパルスＧＳＰ、ゲートクロック信号ＧＣＫ，およびゲートイネーブル信号ＧＯＥが入力される。Ｇ１，Ｇ２，・・・，Ｇ２１６０は、液晶パネル５のゲートバスライン３１の１番目，２番目，・・・２１６０番目のゲートバスライン３１にそれぞれ接続されている。
【００３９】
ソースドライバ４は、ソース制御信号生成部２５から入力される制御信号に基づいて、ゲートドライバ３による書込対象のゲートバスライン３１の切替周期に同期したタイミングで各ソースバスライン４１に印加する電圧を制御する。具体的には、画像処理部２２から入力される信号とソース制御信号生成部２５から入力される極性反転信号とに応じて各ソースバスライン４１に印加するための電位（各ソースバスライン４１に接続された絵素のうち書き込み対象のゲートバスライン３１に接続されている絵素に印加するための電位）を生成し、生成した電位をソース制御信号生成部２５から入力されるラッチパルスＬＳに応じたタイミングで各ソースバスライン４１に印加する。
【００４０】
図７はソースドライバ４の構成を示す説明図である。なお、本実施形態では、絵素に電位が印加されていない時に当該絵素が黒表示になるノーマリブラックの液晶パネル５を使用している。ただし、これに限らず、ノーマリーホワイトの液晶パネル５を用いてもよい。
【００４１】
図７に示したように、ソースドライバ４には、アナログ電源のグランド電位ＡＧＮＤ、アナログ電源ＶＬＳ、ロジックのグランド電位ＤＧＮＤ／ＬＲＧＮＤ、ロジック電源ＶＣＣ／ＬＲＶＤＤ、極性が−の時の階調基準電源ＶＬ０・・・ＶＬ１０２３、極性が＋の時の階調基準電源ＶＨ０・・・ＶＨ１０２３、複数のソースドライバ４を使用する場合のカスケード用信号ＤＩＯ２，ＤＩＯ１、入力信号に対応するデータの並びの切替信号ＬＢＲ、絵素のデータＬＶ０Ａ／Ｂ・・・ＬＶ７Ａ／Ｂ、クロック信号ＣＬＫＡ／ＣＬＫＢ、出力データの切り替えを制御するラッチパルスＬＳ、およびソースバスライン４１に対する印加電圧の極性を切り替えるための極性反転信号ＲＥＶが入力される。
【００４２】
ＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・はソースバスライン４１に接続され、それぞれのソースバスライン４１に接続された絵素を駆動する。なお、Ｘ，Ｙ，ＺはＲ，Ｇ，Ｂの３原色のいずれかを表している。
【００４３】
なお、液晶分子は有極性分子であるため、同一方向の電界を長時間印加し続けると分極してしまい、焼き付けや特性ずれを起こしてしまう。このため、本実施形態では各絵素電極６２に印加する電位を対向電位よりも高い電位（＋）と低い電位（−）とに交互に切り替える交流駆動（極性反転駆動）を行う。極性反転信号ＲＥＶには上記の切り替えを行うための信号であり、極性反転信号ＲＥＶがハイレベル（Ｈ）の場合にはＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・に対する印加電圧の極性が＋，−，＋，−，＋，−，・・・とされ、ローレベル（Ｌ）の場合にはＸＯ（１），Ｙ０（１），ＺＯ（１），ＸＯ（２），Ｙ０（２），ＺＯ（２），・・・に対する印加電圧の極性が−，＋，−，＋，−，＋，・・・に切り替えられる。
【００４４】
図８は、ソースドライバ４内に備えられる階調電位生成回路４２の構成を示す説明図である。上述したように、液晶パネル５における各絵素の透過率は、当該各絵素の絵素電極に印加する電圧を制御することによって調整され、それによって階調表示が行われる。なお、本実施形態では、隣接する絵素に対する印加電圧を逆極性とし、各絵素に対する印加電圧の極性を１フレーム毎に切り替える交流駆動を行うようになっている。このため、交流駆動を行うために、１つの階調値に対して＋印加の場合の電位と−印加の場合の電位の２つの電位を用意している。例えば、３２８階調の階調表示を行う場合はＶＨ３２８とＶＬ３２８の２つの電位を用意しておき、＋印加の際はＶＨ３２８、−印加の際はＶＬ３２８の電圧を絵素電極に印加すれば、３２８階調の表示を行うことができる。
【００４５】
本実施形態では、図８に示した階調電位生成回路４２により、ソースドライバ４がソースバスライン４１に供給する電圧値を生成する。具体的には、本実施形態では１０ビットのソースドライバ４を用いており、上記生成回路は、＋極性用にＶＨ０〜ＶＨ１０２３の１０２４種類の電位、−極性用にＶＬ０〜ＶＬ１０２３の１０２４種類の電位の合計２０４８種の電位を生成する。なお、外部基準電源から電位を供給しない場合は、ドライアーのＲ１からＲ２０の抵抗値によって基準電位が設定されるが、液晶パネル５の印加電圧と透過率の関係がこの抵抗値によって設定される電位と異なる場合には、外部基準電源から電位を供給することによって電圧値を調整すればよい。外部基準電源は、例えば電源回路１に備えられる。
【００４６】
図９は、ソースドライバ４の出力段に備えられる電流増幅回路４３の構成を示す説明図である。図８に示した階調電位生成回路４２で生成された基準電源の電位がこの回路に入力され、オペアンプ４４で電流増幅が行われてソースバスライン４１に出力される。
【００４７】
図１０は、ソースドライバ４に対する入力データの一例を示す説明図である。この図に示すように、画面左上のピクセルを（１，１）とし、Ｒ，Ｇ，Ｂの３色の階調信号を、１ライン目の左から右に伝送していき、１ライン目のデータの送信が終了すると次に２ライン目のデータを送信していく。ラインとラインの間には水平帰線期間を設け、垂直方向については１画面のデータの入力が終ったあとに次の画面のデータが入力されるまでの間に垂直帰線期間が設けられる。データイネーブル信号ＤＥはデータの位置を表す同期信号の一例であり、ハイレベルである場合にはデータがある部分であることを示し、ローレベルである場合にはデータがないことを示している。
【００４８】
図１１は、各画素へのデータの書き込みタイミング、すなわちゲートバスライン３１およびソースバスライン４１に対する電圧の印加タイミングを示す説明図である。図１１におけるＤＨ１，ＤＨ２，・・・ＤＨ２１６０は、１ライン目〜２１６０ライン目までの各ラインに対応するソースドライバ４からの出力データを示している。また、Ｇ１，Ｇ２，・・・Ｇ２１６０は、ゲートドライバ３から各ゲートバスライン３１に対する出力信号を示している。
【００４９】
ソースドライバ４は、ラッチパルスＬＳがハイレベルになる毎に各ソースバスライン４１に書き込む電位を同時に切り替える。すなわち、ソースドライバ４は、ラッチパルスＬＳがハイレベルになる毎に１ライン分（１ゲートバスライン分）のデータを書き込む。
【００５０】
ゲートドライバ３は、ラッチパルスＬＳと同期したタイミングで各ゲートバスライン３１に対して１ラインずつ順次ハイレベルの電位を出力していく。
【００５１】
ゲートバスライン３１の電位がハイレベルになると、そのゲートバスライン３１に接続された各絵素のＴＦＴ６１のゲート端子の電位がハイレベルになり、当該ＴＦＴ６１のソース端子からドレイン端子に電流が流れ、当該ＴＦＴ６１に接続されたソースバスライン４１の電位が絵素電極６２に印加される。この作業を全てのゲートバスライン３１について順次行うことにより、１画面の表示が行われる。なお、このようにして各絵素の絵素電極に電位を印加する作業を書き込みと称する。また、本実施形態のように１ラインずつ書き込みを行うことを線順次と称する。
【００５２】
図１２は、ＴＦＴ６１のゲート端子およびソース端子に対する印加電圧の一例を示している。ゲート端子に対する印加電圧がハイレベル（Ｖｇｈ）の場合にソース端子とドレイン端子との間が導通し、ソースバスライン４１を介してソース端子に印加されている電圧が絵素電極６２に印加される。
【００５３】
なお、上述したように、本実施形態では、ＴＦＴ６１として、インジウムガリウム亜鉛酸化物半導体からなるチャネル層を有するＴＦＴを用いている。
【００５４】
図１３は、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴ（実施例）、低温ポリシリコン（ＬＴＰＳ）からなるＴＦＴ（比較例１）、およびアモルファスシリコン（ａ−Ｓｉ）からなるＴＦＴ（比較例２）の特性を比較したグラフである。図１３の横軸はＴＦＴのゲート−ソース間の電位差（Ｖｇ−Ｖｓ）、縦軸はソース−ドレイン間を流れる電流を示している。
【００５５】
図１３に示したように、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴは、オフリーク電流（ＴＦＴがオフのときにソース−ドレイン間を流れる電流）がアモルファスシリコン（ａ−Ｓｉ）からなるＴＦＴの１／１０００以下、低温ポリシリコン（ＬＰＴＳ）からなるＴＦＴの１／１００００以下であるという特性を有している。
【００５６】
インジウムガリウム亜鉛酸化物半導体からなるＴＦＴが有する上記のオフリーク電流が少ないという特性は、駆動時の特性の向上（低消費電力の低減等）をもたらすが、その一方で、液晶表示装置の電源がオフされた時に絵素電極にチャージされた電荷が抜けにくいという問題がある。絵素電極に電荷が残っていると、絵素電極と対向電極との間の電位差によって液晶層に一定方向の電界がかかり、有極性分子からなる液晶分子に分極が生じて特性ずれや画像の焼き付き等の不具合が生じる場合がある。
【００５７】
このため、本実施形態にかかる液晶表示装置１００では、電源オフ時に絵素電極にチャージされている電荷を抜くための所定の電源オフ処理を行うようになっている。
【００５８】
（１−２．電源オフ処理）
次に、液晶表示装置１００の電源オフ時に液晶パネル５に対して行う電源オフ処理について説明する。
【００５９】
上述したように、電源オフ期間に各絵素に電圧が印加された状態が長時間継続されると、焼き付き等の不具合が生じる場合がある。
【００６０】
そこで、本実施形態では、電圧降下検知回路１１により電源回路１に対する入力電圧（あるいは電源回路１の出力電圧）を監視することによって液晶表示装置１００の電源オフを検知し、液晶表示装置１００の電源オフを検知した場合に、各絵素に対して電源オフ処理用の所定の電位を書き込む電源オフ処理を行う。なお、液晶表示装置１００の電源ボタンが操作された時や、リモコンを介して電源オフ指示が入力されたときなどに電源オフ処理を開始するようにしてもよい。
【００６１】
図１４は、液晶表示装置１００における液晶パネル５の制御信号の一例を示す説明図であり、（ａ）は通常表示時、（ｂ）は電源オフ処理時の制御信号を示している。
【００６２】
図１４に示すように、本実施形態では、ゲートスタートパルスＧＳＰがハイレベルになった後、ゲートクロック信号ＧＣＫがハイレベルからローレベルに切り替わるタイミングで選択対象のゲートバスライン３１の電位がハイレベルに切り替えられ、その後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わったときに当該ゲートバスライン３１の電位がローレベルに切り替えられる。すなわち、ゲートクロック信号ＧＣＫの立下り（ローレベルからハイレベルへの切り替わり）から次の立上り（ハイレベルからローレベルへの切り替わり）までの間、１本のゲートバスライン３１にハイレベルの電圧が印加される。
【００６３】
その後、ゲートクロック信号ＧＣＫが再びハイレベルからローレベルに切り替わると、次のゲートバスライン３１の電位がハイレベルに切り替えられ、その後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わったときに当該ゲートバスライン３１の電位がローレベルに切り替えられる。この処理が全ゲートバスラインの選択が完了するまで繰り返される。
【００６４】
なお、本実施形態では、ゲートクロック信号ＧＣＫがハイレベルである期間中はいずれのゲートバスライン３１も選択されない（いずれのゲートバスライン３１にもハイレベルの電圧が印加されない）期間である非書込期間となる。これにより、ゲートバスライン３１における印加電圧の伝達の遅延により適切な画像表示ができなくなることを防止できる。すなわち、ゲートバスライン３１の長さが長い場合には、ゲートバスライン３１における印加電圧の伝達の遅延によりゲートドライバ３に近い部分と遠い部分とでＴＦＴ６１がオンするタイミングのずれが生じ、その結果、ＴＦＴ６１のオンタイミングとソースドライバ４による各ソースバスライン４１に対する印加電圧の切替タイミングとのずれが生じて適切な画像表示ができなくなる場合がある。これに対して、上記の構成によれば、ハイレベルを印加するゲートバスライン３１の切り替え毎にいずれのゲートバスライン３１にもハイレベルが印加されない非書込期間を設けることにより、ゲートバスライン３１の駆動タイミングとソースバスライン４１に対する電圧印加タイミングとのずれにより不適切な画像表示が行われることを防止できる。
【００６５】
ゲートイネーブル信号ＧＯＥは、当該信号がハイレベルである場合にゲートドライバ３からの全出力を停止させる信号（全ゲートバスライン３１をローレベルにする信号）である。本実施形態では、ゲートイネーブル信号ＧＯＥはローレベルで固定している。なお、図１４では極性反転信号ＲＥＶについては記載していないが、本実施形態では、１ライン毎（１ゲートバスライン３１毎）に各ソースバスライン４１に印加する電位の極性を反転させるようになっている。
【００６６】
本実施形態では、図１４の（ａ）に示すように、通常表示時におけるゲートクロック信号ＧＣＫの周期（ゲートクロック信号ＧＣＫのローレベルとハイレベルとが切り替わり、書込対象のゲートバスライン３１が切り替わる選択切替周期）については、全てのゲートバスライン３１の選択が１フレーム期間内に完了するように設定する。
【００６７】
また、本実施形態では、図１４の（ｂ）に示すように、電源オフ処理時には、ゲートクロック信号ＧＣＫの周期を通常表示時の周期よりも短く設定する。
【００６８】
具体的には、電圧降下検知回路１１が電源回路１に対する入力電圧（あるいは出源回路１の出力電圧）を監視しており、電圧降下検知回路１１の検知電圧が所定値以下になったときに、補助電源回路１３、画像処理部２２、ゲート制御信号生成部２４、およびソース制御信号生成部２５に電源オフ処理を開始させるための信号（電源オフ信号）を送信する。
【００６９】
補助電源回路１３は、当該補助電源回路１３に備えられている充電手段に充電されている電力を画像処理部２２、ゲート制御信号生成部２４、およびソース制御信号生成部２５に供給する。
【００７０】
画像処理部２２は、電圧降下検知回路１１から電源オフ信号が入力されると、電源オフ処理用のデータ（電源オフ処理用の所定の電圧を各絵素に書き込ませるためのデータ）をソースドライバ４に出力する。本実施形態では、各絵素に対する印加電圧の極性をフレーム毎に反転させるようになっており、画像処理部２２は、電源オフ処理時には各絵素に対して＋極性の黒画像に相当する電圧（階調値０に対応する電圧）を印加するためのデータをソースドライバ４に出力する。
【００７１】
具体的には、本実施形態では、ゲートバスライン３１に対する印加電圧のハイレベル電源ＶＧＨ＝３６Ｖ、ローレベル電源ＶＧＬ＝−６Ｖに設定している。また、ソースバスライン４１に対する印加電圧を、＋極性の電圧を印加する場合には画像データの階調に応じてＶＨ０＝８．０Ｖ〜ＶＨ１０２３＝１５．６Ｖの範囲内に設定し、−極性の電圧を印加する場合には画像データの階調に応じてＶＬ１０２３＝８．０Ｖ〜ＶＬ１０２３＝０．２Ｖの範囲内に設定している。そして、ソースドライバ４は、電源オフ処理用の電圧として、ＶＨ０＝８．０Ｖを各ソースバスライン４１に印加する。
【００７２】
ＴＦＴ６１をスイッチング素子として機能させるためには、ソース端子の電位が最大値（ＶＨ１０２３）の時でもＴＦＴ６１をオフからＯＮに切り替える必要がある。このため、本実施形態では、ＶＧＨ−ＶＨ１０２３＝２０．４Ｖになるように設定している。また、ソース端子の電位が最小値ＶＬ１０２３の時でもＴＦＴ６１をＯＮからオフに切り替える必要がある。このため、本実施形態では、ＶＧＬ−ＶＬ１０２３＝−６．２になるように設定している。また、上記の各条件を満たすために、本実施形態では、ＶＧＨ−ＶＧＬ＝４２Ｖになっている。ゲートドライバ３のプロセス耐圧もこの電位差を許容できるように設定されている。
【００７３】
なお、ソースバスライン４１に印加される階調に応じた電位の変動幅は、印加電圧の極性が＋の場合にはＶＨ１０２３−ＶＨ０＝７．４Ｖ、印加電圧の極性が−の場合にはＶＬ０−ＶＬ１０２３＝７．４Ｖである。
【００７４】
このように、ゲートバスライン３１の印加電圧の変動幅に対するソースバスライン４１の印加電圧の変動幅は比較的小さく、図１３に示したＴＦＴの特性から明らかなように、絵素電極６２に対する印加電圧によってＴＦＴ６１のドレイン端子からソース端子に流れるリーク電流が異なる。
【００７５】
本実施形態では、ＮＰＮ接合からなるＴＦＴ６１を用いており、ドレイン端子からソース端子へのリーク電流は、ゲート端子とドレイン端子との電位差によって決まり、ドレイン端子の電位が低い方がリーク電流は大きくなる。したがって、電源オフ処理時における各絵素への書き込み電位を低く設定することにより、ドレイン端子からソース端子へのリーク電流を大きくすることができ、液晶表示装置１００の電源がオフされている期間中に絵素電極の電荷がソースバスライン４１に放電されやすくなる。
【００７６】
なお、本実施形態では、電源オフ処理時の各絵素に対する印加電圧を階調値０に相当する電圧としているが、これに限るものではなく、当該電圧を印加し続けても焼き付き等の不具合が顕在化しない程度（表示特性の低下がユーザに視認されない程度）の電圧に設定すればよい。例えば、階調値０に対応する電圧より低い電圧に設定してもよい。また、階調値０に対応する電圧値よりもわずかに大きい電圧値に設定してもよい。一般に、電源オフ処理時の印加電圧を、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最大値をＶ１、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最小値をＶ２とすると、「（Ｖ１−Ｖ２）×０．１＋Ｖ２」以下の範囲内の電圧値に設定すれば、電源オフ期間中に当該電圧が各絵素に蓄積されたままになっても、焼き付き等の不具合が顕在化することを防止できる。また、各絵素に対する電源オフ処理時の印加電圧は、全画素について一律であってもよく、絵素毎に異なっていてもよい。
【００７７】
ソース制御信号生成部２５は、電圧降下検知回路１１から電源オフ信号が入力されると、画像処理部２２から入力された上記データに応じた電圧を各ソースバスライン４１に印加させるための制御信号を生成してソースドライバ４に出力する。
【００７８】
ゲート制御信号生成部２４は、電圧降下検知回路１１から電源オフ信号が入力されると、図１４の（ｂ）に示すように、ゲートクロック信号ＧＣＫの周期を通常表示時の周期よりも短く設定させるための信号をゲートドライバ３に出力する。すなわち、電源オフ処理時に各絵素に電源オフ処理用の電位の書き込み処理を行う従来の液晶表示装置では通常表示時と電源オフ処理時とでゲートバスラインの選択切替周期は一定であったが、本実施形態では電源オフ処理時のゲートバスライン３１の選択切替周期を通常表示時よりも短い周期に切り替える。
【００７９】
なお、本実施形態では、電源オフ処理時におけるゲートクロック信号ＧＣＫの周期を、各絵素のＴＦＴ６１がＯＮになる期間が７．７μｓ以上になるように設定している。ただし、電源オフ時のゲートクロック信号ＧＣＫの周期はこれに限るものではなく、通常表示時の周期よりも短く、かつ各絵素のＴＦＴ６１がオンになる期間（ソース端子とドレイン端子とが導通する期間）が、各絵素の絵素電極に対して電源オフ処理用の印加電圧を焼き付き等の不具合を抑制できる程度に書き込むことのできる時間になるように設定すればよい。具体的には、電源オフ処理時におけるゲートクロック信号ＧＣＫの周期は、各絵素のＴＦＴ６１がＯＮになる期間が３．５μｓ以上になるように設定することが好ましく、４．０μｓ以上になるように設定することがより好ましく、７．７μｓ以上になるように設定することがより好ましい。
【００８０】
以上のように、本実施形態にかかる液晶表示装置１００は、液晶表示装置１００の電源オフが行われることを検知する電圧降下検知回路１１と、電源オフが検知されたときに液晶パネル５の各絵素５０に電源オフ処理用の電圧を印加する電源オフ処理を行う制御回路２（画像処理部２２、ゲート制御信号生成部２４、およびソース制御信号生成部２５）とを備えている。また、制御回路２は、電源オフ処理時のゲートバスライン３１の選択切替周期を、画像表示時のゲートバスライン３１の選択切替周期よりも短く設定する。
【００８１】
これにより、電源オフ処理に要する時間、すなわち各絵素５０に対して電源オフ処理用の電圧を書き込むのに要する時間を短縮することができる。したがって、電源オフ処理に要する駆動電力を低減することができるので、電源オフ時の駆動電力を充電するための充電手段（補助電源回路１３に備えられるコンデンサ等の充電手段）の容量を低減し、コストダウンを図ることができる。
【００８２】
〔実施形態２〕
本発明の他の実施形態について説明する。なお、説明の便宜上、実施形態１で説明した部材と同様の機能を有する部材については実施形態１と同じ符号を付し、その説明を省略する。
【００８３】
図１５は、本実施形態にかかる液晶表示装置１００における液晶パネル５の制御信号の一例を示す説明図であり、（ａ）は通常表示時、（ｂ）は電源オフ処理時の制御信号を示している。
【００８４】
図１５の（ａ）に示すように、通常表示時には、ゲートスタートパルスＧＳＰがハイレベルになった後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わるタイミングで選択対象のゲートバスライン３１の電位がハイレベルに切り替えられる。また、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わる直前の所定期間にゲートイネーブル信号ＧＯＥがローレベルからハイレベルに切り替えられる。ゲートイネーブル信号ＧＯＥは、当該信号がハイレベルである場合にゲートドライバ３からの全出力を停止させる信号（全ゲートバスライン３１をローレベルにする信号）である。その後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わると、次のゲートバスライン３１の電位がハイレベルに切り替えられる。この処理が全ゲートバスラインの選択が完了するまで繰り返される。
【００８５】
一方、電源オフ処理時には、図１５の（ｂ）に示すように、ゲートイネーブル信号ＧＯＥはローレベルに固定される。また、ゲートスタートパルスＧＳＰがハイレベルになった後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わるタイミングで選択対象のゲートバスライン３１の電位がハイレベルに切り替えられる。その後、ゲートクロック信号ＧＣＫがハイレベルからローレベルに切り替わり、さらにローレベルからハイレベルに切り替わった時に、それまで選択されていたゲートバスライン３１がローレベルに切り替えられ、次のゲートバスライン３１がハイレベルに切り替えられる。この処理が全ゲートバスラインの選択が完了するまで繰り返される。
【００８６】
また、本実施形態では、実施形態１と同様、電源オフ処理時におけるゲートクロック信号ＧＣＫの周期を通常表示時の周期よりも短く設定している。また、本実施形態では、電源オフ処理時には極性反転信号ＲＥＶをローレベルに固定している。
【００８７】
本実施形態にかかる液晶表示装置１００によれば、実施形態１と同様、電源オフ処理に要する時間を短縮し、電源オフ処理に要する駆動電力を低減することができるので、電源オフ時の駆動電力を充電するための充電手段の容量を低減してコストダウンを図ることができる。
【００８８】
また、通常表示時には選択するゲートバスライン３１の切り替え時にゲートイネーブル信号ＧＯＥのハイレベル期間を設けることにより、ゲートバスライン３１の切り替え毎に全てのゲートバスライン３１がローレベルとなる期間（非書込期間）を設けている。これにより、ゲートバスライン３１における印加電圧の伝達の遅延に起因して表示が乱れることを防止できる。
【００８９】
また、電源オフ処理時にゲートイネーブル信号ＧＯＥをローレベルに固定することにより、通常表示時に設けていた全てのゲートバスライン３１がローレベルとなる非書込期間を設けないようになっている。これにより、電源オフ処理用の電圧を各絵素に書き込む時間を、非書込期間を設ける場合に比べて長く設定することができる。したがって、各絵素に実際に書き込まれる電圧を電源オフ処理用の電圧により近づけることができる。
【００９０】
なお、本実施形態では、電源オフ処理時には、極性反転信号ＲＥＶをローレベルに固定しており、全てのソースバスラインに対して同極性の電源オフ処理用の電位を印加している。このため、電源オフ処理時にはソースバスライン４１に対する印加電圧の切り替えが生じないので、電源オフ処理時に非書込期間を設けない場合であっても、ゲートバスライン３１における印加電圧の伝達遅延により表示が乱れることがない。
【００９１】
〔実施形態３〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態で説明した部材と同様の機能を有する部材については当該実施形態と同じ符号を付し、その説明を省略する。
【００９２】
図１６は、本実施形態にかかる液晶表示装置１００における液晶パネル５の制御信号の一例を示す説明図であり、（ａ）は通常表示時、（ｂ）は電源オフ処理時の制御信号を示している。
【００９３】
図１６の（ａ）に示すように、通常表示時の動作は、実施形態１に示した図１４の（ａ）の動作と同様である。
【００９４】
電源オフ処理時には、図１６の（ｂ）に示すように、ゲートクロック信号ＧＣＫの周期が通常表示時の周期よりも短く設定され、ゲートスタートパルスＧＳＰが１画面分の電源オフ処理用の電圧の書き込み期間中に複数回（図１６の（ｂ）の例では２回）ハイレベルに切り替えられる。これにより、１画面分の電源オフ処理用の電圧の書き込み期間中に、１本のゲートバスラインに対して複数回書き込み処理が行われる。
【００９５】
本実施形態にかかる液晶表示装置１００によれば、実施形態１，２と同様、電源オフ処理に要する時間を短縮し、電源オフ処理に要する駆動電力を低減することができるので、電源オフ処理時の駆動電力を充電するための充電手段の容量を低減してコストダウンを図ることができる。
【００９６】
また、電源オフ処理用の電圧の書き込みを各ゲートバスラインに対して複数回行うことにより、各ゲートバスラインに対する電源オフ処理用の電圧のトータルの書き込み時間を長くすることができるので、各絵素に実際に書き込まれる電圧を電源オフ処理用の電圧により近づけることができる。
【００９７】
図１６の（ｂ）に示した例では、ゲートスタートパルスＧＳＰのハイレベル期間が１クロック（１ゲートクロック信号ＧＣＫ）おきに生じるように設定している。この場合、奇数番目の複数のゲートバスラインに対して同一期間中に書き込みが行われ、偶数番目の複数のゲートバスラインに対して同一期間中に書き込みが行われる。
【００９８】
したがって、本実施形態では、同一期間中に書き込みが行われる複数のゲートバスラインに対する書き込み電圧の極性は極性反転信号ＲＥＶにかかわらず同極性になる。このため、本実施形態では、電源オフ処理時に、極性反転信号ＲＥＶをローレベルまたはハイレベルに固定してもよく、通常表示時と同様に１ゲートバスライン毎に反転させてもよい。
【００９９】
なお、ゲートスタートパルスＧＳＰのハイレベル期間が１クロックおきに生じるように設定する構成に限らず、ゲートスタートパルスＧＳＰを連続するクロック（ゲートクロック信号ＧＣＫのハイレベル期間）と同期させて入力してもよい。ただし、この場合には、隣接する複数のゲートバスラインに対して同一期間中に書き込みが行われるので、極性反転信号ＲＥＶをハイレベルまたはローレベルに固定することが好ましい。
【０１００】
〔実施形態４〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態で説明した部材と同様の機能を有する部材については当該実施形態と同じ符号を付し、その説明を省略する。
【０１０１】
図１７は、本実施形態にかかる液晶表示装置１００における液晶パネル５の制御信号の一例を示す説明図であり、（ａ）は通常表示時、（ｂ）は電源オフ処理時の制御信号を示している。
【０１０２】
図１７の（ａ）に示すように、通常表示時の動作は、実施形態２で示した図１５の（ａ）の動作と同様である。
【０１０３】
電源オフ処理時には、図１７の（ｂ）に示すように、ゲートスタートパルスＧＳＰはハイレベルに固定され、ゲートイネーブル信号ＧＯＥはローレベルに固定され、極性反転信号ＲＥＶはローレベルに維持され、ゲートクロック信号ＧＣＫの周期は通常表示時の周期よりも短く設定される。
【０１０４】
これにより、電源オフが検知されてゲートスタートパルスＧＳＰがハイレベルになった後、ゲートクロック信号ＧＣＫがローレベルからハイレベルに切り替わるタイミングで各ゲートバスライン３１の電位がハイレベルに順次切り替えられる。また、ハイレベルに切り替えられたゲートバスライン３１の電位は、その後のゲートスタートパルスＧＳＰにかかわらずハイレベルに維持される。
【０１０５】
本実施形態にかかる液晶表示装置１００によれば、上述した各実施形態と同様、電源オフ処理に要する時間を短縮し、電源オフ処理に要する駆動電力を低減することができるので、電源オフ時の駆動電力を充電するための充電手段の容量を低減してコストダウンを図ることができる。
【０１０６】
また、各ゲートバスライン３１を順次ハイレベルに切り替えていき、一旦ハイレベルに切り替えたゲートバスライン３１についてはその後もハイレベルに維持する。これにより、各絵素に対する電源オフ処理用の電位の書き込み時間を長くすることができ、各絵素に実際に書き込まれる電圧を電源オフ処理用の電圧により近づけることができる。
【０１０７】
〔実施形態５〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態で説明した部材と同様の機能を有する部材については当該実施形態と同じ符号を付し、その説明を省略する。
【０１０８】
図１８は、本実施形態にかかる液晶表示装置１００のゲートドライバ３の構成を示す説明図である。このゲートドライバ３の構成は、実施形態１で図６に示したゲートドライバ３と同様であるが、ロジック電源ＶＬ、およびアナログのハイレベル電源ＶＧＨの電源入力ラインにコンデンサ（充電部）３２，３３が接続されている。
【０１０９】
なお、本実施形態にかかる液晶表示装置１００の通常表示時および電源オフ処理時の動作は実施形態４に示した動作と同様である。
【０１１０】
本実施形態にかかる液晶表示装置１００によれば、ロジック電源ＶＬ、およびアナログのハイレベル電源ＶＧＨの電源入力ラインにコンデンサ３２，３３を接続することにより、電源オン期間中にこれら各コンデンサ３２，３３を充電しておき、電源オフ処理時にこれら各コンデンサ３２，３３に充電された電力を用いて各ゲートバスライン３１をハイレベルに維持することができる。これにより、各ゲートバスライン３１の印加電圧をハイレベルに維持して各絵素に対する電源オフ処理用の電圧の書き込み処理を行う時間をより長くすることができるので、各絵素に実際に書き込まれる電圧を電源オフ処理用の電圧により近づけることができる。
【０１１１】
なお、ゲートドライバ３のロジックの出力状態が電力供給を行わなくても維持される構成のゲートドライバ３を用いてもよく、その場合にはコンデンサ３３を省略してもよい。
【０１１２】
〔実施形態６〕
本発明のさらに他の実施形態について説明する。なお、上述した実施形態と同様の機能を有する部材には当該実施形態と同じ符号を付し、その説明を省略する。
【０１１３】
図１９は、本実施形態にかかる液晶表示装置１００ｂの構成を示す説明図である。図１に示した液晶表示装置１００と異なる点は、画像データ入力部２１、画像処理部２２、および同期処理部２３に代えて、タイミングコントローラ２ｂを備えており、タイミングコントローラ２ｂとは別にゲート制御信号生成部（制御部）２４およびソース制御信号生成部（制御部）２５が備えられている。タイミングコントローラ２ｂとしては、例えば、従来から汎用されているタイミングコントローラＩＣを用いることができる。
【０１１４】
図１９に示す例では、タイミングコントローラ２ｂからゲート制御信号生成部２４にゲートドライバ３の動作を制御するための制御信号が入力され、タイミングコントローラ２ｂからソース制御信号生成部２５にソースドライバ４の動作を制御するための制御信号が入力される。
【０１１５】
通常表示時には、ゲート制御信号生成部２４およびソース制御信号生成部２５はタイミングコントローラ２ｂから入力された制御信号をそれぞれゲートドライバ３およびソースドライバ４にそのまま出力する。
【０１１６】
電源オフ処理時には、ゲート制御信号生成部２４は、上述したいずれかの実施形態に示した電源オフ処理を行わせるための制御信号を生成してゲートドライバ３に出力する。また、ソース制御信号生成部２５は、上述したいずれかの実施形態に示した電源オフ処理を行わせるための制御信号を生成してソースドライバ４に出力する。
【０１１７】
〔ソフトウェアによる実現例〕
液晶表示装置１００の制御ブロック（特に制御回路２、ゲート制御信号生成部２４、ソース制御信号生成部２５、および画像処理部２２）は、集積回路（ＩＣチップ）等に形成された論理回路（ハードウェア）によって実現してもよいし、ＣＰＵ（Central Processing Unit）を用いてソフトウェアによって実現してもよい。
【０１１８】
後者の場合、液晶表示装置１００は、各機能を実現するソフトウェアであるプログラムの命令を実行するＣＰＵ、上記プログラムおよび各種データがコンピュータ（またはＣＰＵ）で読み取り可能に記録されたＲＯＭ（Read Only Memory）または記憶装置（これらを「記録媒体」と称する）、上記プログラムを展開するＲＡＭ（Random Access Memory）などを備えている。そして、コンピュータ（またはＣＰＵ）が上記プログラムを上記記録媒体から読み取って実行することにより、本発明の目的が達成される。上記記録媒体としては、「一時的でない有形の媒体」、例えば、テープ、ディスク、カード、半導体メモリ、プログラマブルな論理回路などを用いることができる。また、上記プログラムは、該プログラムを伝送可能な任意の伝送媒体（通信ネットワークや放送波等）を介して上記コンピュータに供給されてもよい。なお、本発明は、上記プログラムが電子的な伝送によって具現化された、搬送波に埋め込まれたデータ信号の形態でも実現され得る。
【０１１９】
〔まとめ〕
本発明の態様１にかかる液晶表示装置は、書込対象のゲートバスラインを周期的に切り替えるとともに、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで上記各絵素に画像データに応じた電圧を印加する書込処理を行う制御部を備えた液晶表示装置であって、当該液晶表示装置の電源をオフする際、上記制御部は、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行うことを特徴としている。
【０１２０】
上記の構成によれば、電源オフ時に電源オフ処理用の所定の電圧を印加することにより、電源オフ期間中に画素に電圧が印加され続けることを防止することができる。また、電源オフ処理時における書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定することにより、各絵素に対して上記所定の電圧を印加するのに要する時間を短縮することができる。したがって、電源オフ処理に要する電力を低減することができるので、電源オフ処理用の駆動電力を供給する電力供給手段の容量低減し、コストダウンを図ることができる。
【０１２１】
本発明の態様２にかかる液晶表示装置は、態様１にかかる液晶表示装置において、上記絵素は、絵素電極と、対向電極と、絵素電極と対向電極との間に配置された液晶層と、ゲート端子がゲートバスラインに接続され、ソース端子がソースバスラインに接続され、ドレイン端子が上記絵素電極に接続されたスイッチング素子とを備え、上記スイッチング素子は、酸化物半導体からなるチャネル層を備えた薄膜トランジスタである構成である。
【０１２２】
酸化物半導体からなるチャネル層を備えた薄膜トランジスタは、オフリーク電流が非常に少ないという特性を有しており、液晶表示装置の電源をオフしたときに絵素電極と対向電極との間に電位差が残っていると、電源がオフされている期間中にその電位差が印加され続けることにより焼き付き等の不具合が生じやすい。これに対して、上記の構成によれば、電源オフ処理により絵素電極と対向電極との間に電位差を低減できるので、酸化物半導体からなるチャネル層を備えた薄膜トランジスタを用いている場合であっても絵素電極と対向電極との間に電位差によって焼き付き等の不具合が生じることを防止できる。
【０１２３】
本発明の態様３にかかる液晶表示装置は、態様１または２にかかる液晶表示装置において、上記制御部は、画像表示時には各絵素に対する印加電圧の極性を１または複数のフレーム毎に反転させ、上記所定の電圧は、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最大値をＶ１、各絵素に対する印加電圧の極性が＋極性である場合の印加電圧の最小値をＶ２とすると、「（Ｖ１−Ｖ２）×０．１＋Ｖ２」以下の範囲内になるように設定されている構成である。
【０１２４】
上記の構成によれば、電源オフ処理時に上記所定の電圧を各絵素に印加することにより、液晶表示装置の電源がオフされている期間中に絵素に印加される電圧を低減し、表示特性の低下が生じることを防止できる。
【０１２５】
本発明の態様４にかかる液晶表示装置は、態様１から３のいずれかの液晶表示装置において、上記制御部は、画像表示時には書込対象のゲートバスラインを切り替える毎にいずれのゲートバスラインも書込対象として選択されない非書込期間を設ける一方、電源オフ処理時には上記非書込期間を設けない構成である。
【０１２６】
上記の構成によれば、通常表示時には非書込期間を設けることでゲートバスラインにおける信号伝達の遅延により表示が乱れることを防止できる。また、電源オフ処理時には非書込期間を設けないことで各絵素に電源オフ処理用の所定の電圧を印加するのに要する時間を短縮することができる。
【０１２７】
本発明の態様５にかかる液晶表示装置は、態様１から４のいずれかの液晶表示装置において、上記制御部は、電源オフ処理の際、同一期間中に複数のゲートバスラインを書込対象として選択する構成である。
【０１２８】
上記の構成によれば、電源オフ処理時に同一期間中に複数のゲートバスラインを書込対象として選択することにより、各絵素に対して電源オフ処理用の所定の電圧を印加するのに要する時間を短縮することができる。
【０１２９】
本発明の態様６にかかる液晶表示装置は、態様１から５のいずれかの液晶表示装置において、上記制御部は、電源オフ処理の際、各ゲートバスラインを書込対象として順次選択し、書込対象として選択したゲートバスラインについてはその後に他のゲートバスラインを書込対象として選択した後も書込対象として維持し続ける構成である。
【０１３０】
上記の構成によれば、各絵素に対する電圧の書込時間を長くすることができるので、各絵素に実際に印加される電圧を電源オフ処理用の所定の電圧により近づけることができる。
【０１３１】
本発明の態様７にかかる液晶表示装置は、態様６にかかる液晶表示装置において、当該液晶表示装置の電源がオン状態であるときに充電される充電部を備え、上記充電部は、電源オフ処理の際、当該充電部に充電されている電力を、書込対象として選択したゲートバスラインを書込対象として維持し続けるための電力として供給する構成である。
【０１３２】
上記の構成によれば、電源オフ処理時に、充電部に充電されている電力を用いて、書込対象として選択したゲートバスラインを書込対象として維持し続けることができる。
【０１３３】
本発明の態様８にかかる液晶表示装置は、態様１にかかる液晶表示装置において、当該液晶表示装置の電源電圧の低下を検出する電圧検出部を備え、上記制御部は、上記電圧検出部によって電源電圧が所定値以下に低下したことが検出された場合に上記電源オフ処理を行う構成である。
【０１３４】
上記の構成によれば、液晶表示装置の電源がオフされることを電圧検出部によって検出し、電源オフ処理を自動的に行わせることができる。
【０１３５】
本発明の態様９にかかる液晶表示装置は、態様１から８のいずれかの液晶表示装置において、上記制御部は、画像表示時にはゲートバスライン毎に当該ゲートバスラインに接続された各絵素に対応するソースバスラインに印加する電圧の極性を反転させ、電源オフ処理時には各ソースバスラインに印加する電圧の極性を書込対象のゲートバスラインにかかわらず一定にする構成としてもよい。
【０１３６】
上記の構成によれば、電源オフ処理時に各絵素に印加される電圧の極性を一定にすることで、電源オフ処理時におけるソースバスラインに対する印加電圧の制御を容易に行うことができる。
【０１３７】
本発明の液晶表示装置の制御方法は、書込対象のゲートバスラインを周期的に切り替えるとともに、書込対象として選択されているゲートバスラインに接続されている各絵素に接続されているソースバスラインに対する印加電圧を画像データに応じて制御することで上記各絵素に画像データに応じた電圧を印加する書込処理を行う液晶表示装置の制御方法であって、当該液晶表示装置の電源をオフする際、書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定するとともに、各ソースバスラインに対して電源オフ処理用の所定の電圧を印加する電源オフ処理を行うことを特徴としている。
【０１３８】
上記の方法によれば、電源オフ時に電源オフ処理用の所定の電圧を印加することにより、電源オフ期間中に画素に電圧が印加され続けることを防止することができる。また、電源オフ処理時における書込対象のゲートバスラインの切替周期を画像表示時よりも短く設定することにより、各絵素に対して上記所定の電圧を印加するのに要する時間を短縮することができる。したがって、電源オフ処理に要する電力を低減することができるので、電源オフ処理用の駆動電力を供給する電力供給手段の容量低減し、コストダウンを図ることができる。
【０１３９】
本発明の各態様に係る液晶表示装置の制御部は、コンピュータによって実現してもよく、この場合には、コンピュータを上記制御部として動作させることにより上記制御部をコンピュータにて実現させる液晶表示装置の制御プログラム、およびそれを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に含まれる。
【０１４０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４１】
本発明は、液晶表示装置に適用できる。また、スイッチング素子としてオフリーク電流が少ない酸化物半導体等からなる薄膜トランジスタを用いた液晶表示装置に特に好適に適用できる。
【符号の説明】
【０１４２】
１  電源回路
２  制御回路（制御部）
２ｂ  タイミングコントローラ
３  ゲートドライバ
４  ソースドライバ
５  液晶パネル
１１  電圧降下検知回路（電圧検知部）
１２  主電源回路
１３  補助電源回路
２１  画像データ入力部
２２  画像処理部（制御部）
２３  同期処理部（制御部）
２４  ゲート制御信号生成部（制御部）
２５  ソース制御信号生成部（制御部）
３１  ゲートバスライン
３２，３３  コンデンサ（充電部）
４１  ソースバスライン
４２  階調電位生成回路
４３  電流増幅回路
４４  オペアンプ
５０  絵素
５１  ＴＦＴ基板
５２  対向基板
５３  スペーサ
５４  液晶層
５５  第１偏光板
５６  第２偏光板
５７  バックライト
６１  ＴＦＴ
６２  絵素電極
６３  対向電極
６４  液晶補助容量
１００  液晶表示装置
１００ｂ  液晶表示装置
【図１】
2014228561.tif 000003
【図２】
2014228561.tif 000004
【図３】
2014228561.tif 000005
【図４】
2014228561.tif 000006
【図５】
2014228561.tif 000007
【図６】
2014228561.tif 000008
【図７】
2014228561.tif 000009
【図８】
2014228561.tif 000010
【図９】
2014228561.tif 000011
【図１０】
2014228561.tif 000012
【図１１】
2014228561.tif 000013
【図１２】
2014228561.tif 000014
【図１３】
2014228561.tif 000015
【図１４】
2014228561.tif 000016
【図１５】
2014228561.tif 000017
【図１６】
2014228561.tif 000018
【図１７】
2014228561.tif 000019
【図１８】
2014228561.tif 000020
【図１９】
2014228561.tif 000021