(57)【要約】【課題】ＧａＮ系の半導体装置において、Ｎ型半導体層およびＰ型半導体層にそれぞれ用いられる各電極の共通化を図る。【解決手段】半導体装置は、ＧａＮから主に成るＰ型半導体層と；ＧａＮから主に成るＮ型半導体層と；Ｐ型半導体層およびＮ型半導体層の少なくとも一方に形成された電極とを備える。電極は、Ｐｄ、ＰｔおよびＮｉの少なくとも１つである第１の成分と；Ｔｉである第２の成分と；Ａｌである第３の成分とから主に成る。深さ方向において第１の成分の分布割合が最大値Ｐ１となる深さＴ１、および、深さ方向において第２の成分の分布割合が最大値Ｐ２となる深さＴ２は、深さ方向において第３の成分の分布割合が最大値Ｐ３となる深さＴ３より深い位置にある。最大値Ｐ１は、深さＴ１における第２の成分の分布割合より高いとともに、深さＴ１における第３の成分の分布割合より低い。【選択図】図９
2014127542.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層と、
窒化ガリウム（ＧａＮ）から主に成るＮ型半導体層と、
前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に形成された電極と
を備え、
前記電極は、
パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つである第１の成分と、
チタン（Ｔｉ）である第２の成分と、
アルミニウム（Ａｌ）である第３の成分と
から主に成り、
前記電極の表面から内部に向かう深さ方向において前記第１の成分の分布割合が最大値Ｐ１となる深さＴ１、および、前記深さ方向において前記第２の成分の分布割合が最大値Ｐ２となる深さＴ２は、前記深さ方向において前記第３の成分の分布割合が最大値Ｐ３となる深さＴ３より深い位置にあり、
前記最大値Ｐ１は、前記深さＴ１における前記第２の成分の分布割合より高いとともに、前記深さＴ１における前記第３の成分の分布割合より低い、半導体装置。
【請求項２】
前記最大値Ｐ２は、前記深さＴ２における前記第１の成分の分布割合より高いとともに、前記深さＴ２における前記第３の成分の分布割合より低い、請求項１に記載の半導体装置。
【請求項３】
前記最大値Ｐ１と前記最大値Ｐ２と前記最大値Ｐ３との関係は、Ｐ１＜Ｐ２＜Ｐ３を満たす、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記Ｐ型半導体層から前記Ｎ型半導体層にわたって前記電極が一体的に形成された請求項１から請求項３までのいずれか一項に記載の半導体装置。
【請求項５】
前記Ｐ型半導体層における第１の界面から、前記Ｎ型半導体層における前記第１の界面との間に段差を有する第２の界面にわたって、前記電極が一体的に形成された請求項１から請求項４までのいずれか一項に記載の半導体装置。
【請求項６】
Ｐ型半導体層およびＮ型半導体層を備える半導体装置を製造する、半導体装置の製造方法であって、
（ａ）  窒化ガリウム（ＧａＮ）から主に成る前記Ｐ型半導体層および前記Ｎ型半導体層を形成する工程と、
（ｂ）  前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に電極を形成する工程と
を備え、
前記工程（ｂ）は、
（ｂ１）  パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つから成る第１の金属層を、前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に形成する工程と、
（ｂ２）  チタン（Ｔｉ）から成る第２の金属層を、前記第１の金属層に積層する工程と、
（ｂ３）  アルミニウム（Ａｌ）から成る第３の金属層を、前記第２の金属層に積層する工程と、
（ｂ４）  窒素（Ｎ2）から主に成る４５０〜５５０℃の雰囲気ガスを用いて、前記第１の金属層、前記第２の金属層および前記第３の金属層を焼成することによって、前記電極を形成する工程と
を含む、半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記工程（ｂ１）は、前記第１の金属層を、５〜１００ｎｍの厚さに形成する工程であり、
前記工程（ｂ２）は、前記第２の金属層を、５〜５０ｎｍの厚さに形成する工程であり、
前記工程（ｂ３）は、前記第３の金属層を、１００ｎｍ以上の厚さに形成する工程である、半導体装置の製造方法。
【請求項８】
前記工程（ｂ）は、前記Ｐ型半導体層から前記Ｎ型半導体層にわたって前記電極を一体的に形成する工程である、請求項６または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｂ）は、前記Ｐ型半導体層における第１の界面から、前記Ｎ型半導体層における前記第１の界面との間に段差を有する第２の界面にわたって、前記電極を一体的に形成する工程である、請求項６から請求項８までのいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
請求項６から請求項９までのいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）としては、窒化ガリウム（ＧａＮ）系の半導体装置が知られている。ＧａＮ系の半導体装置は、ＧａＮから主に成るＮ型半導体層およびＰ型半導体層を備える。ＧａＮ系のＮ型半導体層は、ケイ素（Ｓｉ）をドナー（ドーパント、不純物）として含有し、ＧａＮ系のＰ型半導体層は、マグネシウム（Ｍｇ）をアクセプタ（ドーパント、不純物）として含有する。
【０００３】
一般的に、半導体装置の半導体層に形成される電極（オーミック電極）には、半導体層に対する密着性を確保しつつ接触抵抗（コンタクト抵抗）を抑制することが要求される。ＧａＮ系のＮ型半導体層には、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した電極が用いられ（例えば、特許文献１を参照）、ＧａＮ系のＰ型半導体層には、ニッケル（Ｎｉ）から成る層に金（Ａｕ）から成る層を積層した電極が用いられる（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−４５８６７号公報
【特許文献２】特開平９−６４３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１，２におけるＧａＮ系の半導体装置では、Ｎ型半導体層およびＰ型半導体層にそれぞれ用いられる各電極の材料、構造および製造時の処理条件がそれぞれ異なるため、製造工程が煩雑化し、結果的にコストが増大するという問題があった。また、特許文献１，２におけるＧａＮ系の半導体装置では、Ｎ型半導体層に電極を形成するためのフォトリソグラフィと、Ｐ型半導体層に電極を形成するためのフォトリソグラフィとの重ね合わせ精度を確保する関係から、半導体装置の微細化が困難になるという問題があった。
【０００６】
そのため、ＧａＮ系の半導体装置において、Ｎ型半導体層およびＰ型半導体層における電極の共通化を図ることが可能な技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００８】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、窒化ガリウム（ＧａＮ）から主に成るＰ型半導体層と；窒化ガリウム（ＧａＮ）から主に成るＮ型半導体層と；前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に形成された電極とを備え、前記電極は、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つである第１の成分と；チタン（Ｔｉ）である第２の成分と；アルミニウム（Ａｌ）である第３の成分とから主に成り、前記電極の表面から内部に向かう深さ方向において前記第１の成分の分布割合が最大値Ｐ１となる深さＴ１、および、前記深さ方向において前記第２の成分の分布割合が最大値Ｐ２となる深さＴ２は、前記深さ方向において前記第３の成分の分布割合が最大値Ｐ３となる深さＴ３より深い位置にあり、前記最大値Ｐ１は、前記深さＴ１における前記第２の成分の分布割合より高いとともに、前記深さＴ１における前記第３の成分の分布割合より低い。この形態の半導体装置によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を抑制することができる。そのため、Ｎ型半導体層およびＰ型半導体層における電極の共通化を図ることができる。したがって、Ｐ型半導体層およびＮ型半導体層に電極を形成するための工数を削減することができ、結果的に半導体装置の低コスト化を図ることができる。
【０００９】
（２）上記形態の半導体装置において、前記最大値Ｐ２は、前記深さＴ２における前記第１の成分の分布割合より高いとともに、前記深さＴ２における前記第３の成分の分布割合より低くてもよい。この形態の半導体装置によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を十分に抑制することができる。
【００１０】
（３）上記形態の半導体装置において、前記最大値Ｐ１と前記最大値Ｐ２と前記最大値Ｐ３との関係は、Ｐ１＜Ｐ２＜Ｐ３を満たしてもよい。この形態の半導体装置によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を十分に抑制することができる。
【００１１】
（４）上記形態の半導体装置において、前記Ｐ型半導体層から前記Ｎ型半導体層にわたって前記電極が一体的に形成されてもよい。この形態の半導体装置によれば、Ｐ型半導体層からＮ型半導体層にわたって一体的に形成された電極の各半導体層に対する接触抵抗を抑制することができる。また、Ｐ型半導体層およびＮ型半導体層の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置の微細化を図ることができる。
【００１２】
（５）上記形態の半導体装置において、前記Ｐ型半導体層における第１の界面から、前記Ｎ型半導体層における前記第１の界面との間に段差を有する第２の界面にわたって、前記電極が一体的に形成されてもよい。この形態の半導体装置によれば、Ｐ型半導体層から段差を超えてＮ型半導体層にわたって一体的に形成された電極の各半導体層に対する接触抵抗を抑制することができる。また、Ｐ型半導体層およびＮ型半導体層の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置の微細化を図ることができる。
【００１３】
（６）本発明の一形態によれば、Ｐ型半導体層およびＮ型半導体層を備える半導体装置を製造する、半導体装置の製造方法が提供される。この半導体装置の製造方法は、（ａ）  窒化ガリウム（ＧａＮ）から主に成る前記Ｐ型半導体層および前記Ｎ型半導体層を形成する工程と；（ｂ）  前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に電極を形成する工程とを備え、前記工程（ｂ）は、（ｂ１）  パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つから成る第１の金属層を、前記Ｐ型半導体層および前記Ｎ型半導体層の少なくとも一方に形成する工程と；（ｂ２）  チタン（Ｔｉ）から成る第２の金属層を、前記第１の金属層に積層する工程と；（ｂ３）  アルミニウム（Ａｌ）から成る第３の金属層を、前記第２の金属層に積層する工程と；（ｂ４）  窒素（Ｎ2）から主に成る４５０〜５５０℃の雰囲気ガスを用いて、前記第１の金属層、前記第２の金属層および前記第３の金属層を焼成することによって、前記電極を形成する工程とを含む。この形態の半導体装置の製造方法によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を抑制することができる。そのため、Ｎ型半導体層およびＰ型半導体層における電極の共通化を図ることができる。したがって、Ｐ型半導体層およびＮ型半導体層に電極を形成するための工数を削減することができ、結果的に半導体装置の低コスト化を図ることができる。
【００１４】
（７）上記形態の半導体装置の製造方法において、前記工程（ｂ１）は、前記第１の金属層を、５〜１００ｎｍの厚さに形成する工程であり、前記工程（ｂ２）は、前記第２の金属層を、５〜５０ｎｍの厚さに形成する工程であり、前記工程（ｂ３）は、前記第３の金属層を、１００ｎｍ以上の厚さに形成する工程であってもよい。この形態の半導体装置の製造方法によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を十分に抑制することができる。
【００１５】
（８）上記形態の半導体装置の製造方法において、前記工程（ｂ）は、前記Ｐ型半導体層から前記Ｎ型半導体層にわたって前記電極を一体的に形成する工程であってもよい。この形態の半導体装置の製造方法によれば、Ｐ型半導体層からＮ型半導体層にわたって一体的に形成された電極の各半導体層に対する接触抵抗を抑制することができる。また、Ｐ型半導体層およびＮ型半導体層の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置の微細化を図ることができる。
【００１６】
（９）上記形態の半導体装置の製造方法において、前記工程（ｂ）は、前記Ｐ型半導体層における第１の界面から、前記Ｎ型半導体層における前記第１の界面との間に段差を有する第２の界面にわたって、前記電極を一体的に形成する工程であってもよい。この形態の半導体装置の製造方法によれば、Ｐ型半導体層から段差を超えてＮ型半導体層にわたって一体的に形成された電極の各半導体層に対する接触抵抗を抑制することができる。また、Ｐ型半導体層およびＮ型半導体層の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置の微細化を図ることができる。
【００１７】
（１０）本発明の一形態によれば、上記形態の半導体装置の製造方法を用いて製造された半導体装置が提供される。この形態の半導体装置によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を抑制することができる。
【００１８】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上記形態の半導体装置を備える電気機器、上記形態の半導体装置を製造する装置などの形態で実現することができる。
【発明の効果】
【００１９】
本願発明によれば、Ｐ型半導体層およびＮ型半導体層の各層に対する電極の接触抵抗を抑制することができる。そのため、Ｎ型半導体層およびＰ型半導体層における電極の共通化を図ることができる。したがって、Ｐ型半導体層およびＮ型半導体層に電極を形成するための工数を削減することができ、結果的に半導体装置の低コスト化を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】第１実施形態における半導体装置の構成を模式的に示す断面図である。
【図２】半導体装置の製造方法を示す工程図である。
【図３】熱処理温度が電極の接触抵抗に及ぼす影響を評価した結果を示すグラフである。
【図４】電極におけるパラジウムおよびチタンの各層厚が接触抵抗に及ぼす影響を評価した結果を示すグラフである。
【図５】第２実施形態における半導体装置の構成を模式的に示す断面図である。
【図６】第３実施形態における半導体装置の構成を模式的に示す断面図である。
【図７】第４実施形態における半導体装置の構成を模式的に示す断面図である。
【図８】第５実施形態における半導体装置の構成を模式的に示す断面図である。
【図９】電極を構成する成分の分布割合を示すグラフである。
【図１０】第１変形例における電極を構成する成分の分布割合を示すグラフである。
【図１１】第２変形例における電極を構成する成分の分布割合を示すグラフである。
【発明を実施するための形態】
【００２１】
Ａ．第１実施形態：
Ａ１．半導体装置の構成：
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、電力制御に用いられ、パワーデバイスとも呼ばれ、高周波デバイスとも呼ばれる。
【００２２】
半導体装置１０は、基板１１０と、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に接合した構造を有する。
【００２３】
半導体装置１０の基板１１０には、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属気相成長法）装置を用いた結晶成長によって、第１のＮ型半導体層１２０と、Ｐ型半導体層１３０と、第２のＮ型半導体層１４０とが順に積層した状態で形成されている。
【００２４】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対して第１のＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０から第１のＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｘ軸に直交するとともに相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面手前から紙面奥に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。
【００２５】
半導体装置１０の基板１１０は、Ｙ軸およびＺ軸に沿って広がる板状をなす。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成るとともに、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。
【００２６】
基板１１０は、界面１１１と、界面１１２とを有する。基板１１０の界面１１１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。基板１１０の界面１１２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１１１に背向する。界面１１２は、第１のＮ型半導体層１２０に隣接する。
【００２７】
本実施形態では、基板１１０の界面１１１には、ドレイン電極とも呼ばれる電極２１０が形成されている。本実施形態では、電極２１０は、チタン（Ｔｉ）から成る層にアルミニウム（Ａｌ）から成る層を積層した電極である。
【００２８】
基板１１０の厚さは、界面１１１と界面１１２との間におけるＸ軸方向に沿った距離であり、本実施形態では、３２０μｍ（マイクロメートル）である。他の実施形態では、基板１１０の厚さは、１０μｍ〜１０ｍｍ（ミリメートル）の範囲から選択される他の値であってもよく、この範囲を外れた値であってもよい。
【００２９】
半導体装置１０における第１のＮ型半導体層１２０は、基板１１０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第１のＮ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成るとともに、ケイ素（Ｓｉ）をドナーとして含有する。第１のＮ型半導体層１２０は、「ｎ-−ＧａＮ」とも呼ばれる。
【００３０】
第１のＮ型半導体層１２０は、界面１２１と、界面１２２とを有する。第１のＮ型半導体層１２０における界面１２１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１２１は、基板１１０に隣接する。第１のＮ型半導体層１２０における界面１２２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１２１に背向する。界面１２２は、Ｐ型半導体層１３０に隣接する。
【００３１】
第１のＮ型半導体層１２０の厚さは、界面１２１と界面１２２との間におけるＸ軸方向に沿った距離であり、本実施形態では、１０μｍである。他の実施形態では、第１のＮ型半導体層１２０の厚さは、５〜１５μｍの範囲から選択される他の値であってもよく、この範囲を外れた値であってもよい。
【００３２】
半導体装置１０のＰ型半導体層１３０は、第１のＮ型半導体層１２０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主に成るとともに、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００３３】
Ｐ型半導体層１３０は、界面１３１と、界面１３２とを有する。Ｐ型半導体層１３０の界面１３１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１３１は、第１のＮ型半導体層１２０に隣接する。Ｐ型半導体層１３０の界面１３２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１３１に背向する。界面１３２における第２のＮ型半導体層１４０に隣接する部位と、第２のＮ型半導体層１４０に隣接しない部位との間は、平坦であってもよいし、段状であってもよい。
【００３４】
本実施形態では、Ｐ型半導体層１３０の界面１３２には、第２のＮ型半導体層１４０よりも＋Ｙ軸方向側に、Ｐボディ電極とも呼ばれる電極２３０が形成されている。電極２３０の詳細については後述する。
【００３５】
Ｐ型半導体層１３０の厚さは、界面１３１と界面１３２との間におけるＸ軸方向に沿った距離であり、本実施形態では、１μｍである。他の実施形態では、Ｐ型半導体層１３０の厚さは、０．３〜２μｍの範囲から選択される他の値であってもよいし、この範囲を外れた値であってもよい。
【００３６】
半導体装置１０における第２のＮ型半導体層１４０は、Ｐ型半導体層１３０に積層した状態で形成され、Ｙ軸およびＺ軸に沿って広がる層をなす。第２のＮ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主に成るとともに、第１のＮ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。第２のＮ型半導体層１４０は、「ｎ+−ＧａＮ」とも呼ばれる。
【００３７】
第２のＮ型半導体層１４０は、界面１４１と、界面１４２と、界面１４３とを有する。第２のＮ型半導体層１４０における界面１４１は、Ｙ軸およびＺ軸に平行かつ−Ｘ軸方向を向いた面である。界面１４１は、Ｐ型半導体層１３０に隣接する。第２のＮ型半導体層１４０における界面１４２は、Ｙ軸およびＺ軸に平行かつ＋Ｘ軸方向を向いた面であり、界面１４１に背向する。第２のＮ型半導体層１４０における界面１４３は、Ｘ軸およびＺ軸に平行かつ＋Ｙ軸方向を向いた面である。界面１４３は、Ｐ型半導体層１３０の界面１３２と、第２のＮ型半導体層１４０の界面１４２との間を繋ぐ面である。第２のＮ型半導体層１４０における界面１４２は、Ｐ型半導体層１３０における第１の界面である界面１３２との間に、界面１４３に応じた段差を有する第２の界面である。
【００３８】
本実施形態では、第２のＮ型半導体層１４０の界面１４２には、ソース電極とも呼ばれる電極２４０が形成されている。電極２４０の詳細については後述する。
【００３９】
第２のＮ型半導体層１４０の厚さは、界面１４１と界面１４２との間におけるＸ軸方向に沿った距離であり、本実施形態では、０．２μｍである。他の実施形態では、第２のＮ型半導体層１４０の厚さは、０．１〜０．５μｍの範囲から選択される他の値であってもよし、この範囲を外れた値であってもよい。
【００４０】
本実施形態では、第１のＮ型半導体層１２０とＰ型半導体層１３０との各表面にわたって絶縁膜３３０が形成され、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって絶縁膜３４０が形成されている。本実施形態では、絶縁膜３３０，３４０は、二酸化ケイ素（ＳｉＯ2）から成る層である。
【００４１】
本実施形態では、ゲート電極とも呼ばれる電極２５０が、第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０との各表面にわたって、絶縁膜３４０を間に挟む状態で形成されている。本実施形態では、電極２５０は、アルミニウム（Ａｌ）から主に成る電極である。
【００４２】
Ａ２．電極の詳細構成：
半導体装置１０の電極２３０は、Ｐ型半導体層１３０の界面１３２に対して、順に、パラジウム（Ｐｄ）から成る第１の金属層と、チタン（Ｔｉ）から成る第２の金属層と、アルミニウム（Ａｌ）から成る第３の金属層と、を積層した後、窒素（Ｎ2）から主に成る雰囲気ガスを用いて焼成することによって形成される。本実施形態では、第１の金属層の厚さは２０ｎｍ（ナノメートル）であり、第２の金属層の厚さは３５ｎｍであり、第３の金属層の厚さは３００ｎｍである。本実施形態では、電極２３０を焼成する雰囲気ガスの温度は５００℃であり、電極２３０を焼成する時間は５分である。
【００４３】
電極２３０は、第１の成分であるパラジウム（Ｐｄ）と、第２の成分であるチタン（Ｔｉ）と、第３の成分であるアルミニウム（Ａｌ）とから主に成る。電極２３０の表面から内部に向かう深さ方向は、図１の−Ｘ軸方向である。半導体装置１０の電極２４０は、第２のＮ型半導体層１４０の界面１４２に対して形成される点を除き、電極２３０と同様である。
【００４４】
図９は、電極２３０を構成する成分の分布割合を示すグラフである。図９のグラフにおける縦軸は、元素の存在率を示す。図９のグラフにおける横軸は、電極２３０の表面からの深さを酸化ケイ素（ＳｉＯ2）のエッチングレートに換算したスパッタ深さを示す。図９のグラフにおける横軸の値が０を示す位置は、電極２３０の表面に相当する。図９におけるガリウム（Ｇａ）および窒素（Ｎ）の各成分は、Ｐ型半導体層１３０に由来する成分である。電極２４０を構成する成分の分布割合は、電極２３０と同様である。
【００４５】
深さＴ１は、第１の成分であるＰｄの分布割合が最大値Ｐ１となる深さである。深さＴ２は、第２の成分であるＴｉの分布割合が最大値Ｐ２となる深さである。深さＴ３は、第３の成分であるＡｌの分布割合が最大値Ｐ３となる深さである。深さＴ１および深さＴ２は、深さＴ３より深い位置にある。本実施形態では、深さＴ１は、深さＴ２より深い位置にある。
【００４６】
最大値Ｐ１は、深さＴ１におけるＴｉの分布割合である値Ｒ２＿Ｔ１より高い。最大値Ｐ１は、深さＴ１におけるＡｌの分布割合である値Ｒ３＿Ｔ１より低い。
【００４７】
最大値Ｐ２は、深さＴ２におけるＰｄの分布割合である値Ｒ１＿Ｔ２より高い。最大値Ｐ２は、深さＴ２におけるＡｌの分布割合である値Ｒ３＿Ｔ２より低い。
【００４８】
最大値Ｐ１と最大値Ｐ２と最大値Ｐ３との関係は、Ｐ１＜Ｐ２＜Ｐ３を満たす。
【００４９】
Ａ３．半導体装置の製造方法：
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、まず、製造者は、基板１１０上に第１のＮ型半導体層１２０とＰ型半導体層１３０と第２のＮ型半導体層１４０とが形成された半導体装置１０の中間製品を用意する（工程Ｐ１２０）。
【００５０】
半導体装置１０の中間製品を用意した後（工程Ｐ１２０）、製造者は、半導体装置１０の中間製品における＋Ｘ軸方向を向く面にフォトレジストを塗布する（工程Ｐ１３０）。
【００５１】
フォトレジストを塗布した後（工程Ｐ１３０）、製造者は、電極２３０，２４０のパターンが形成されたフォトマスクを用いたフォトリソグラフィによって、電極２３０，２４０に対応する開口部をフォトレジストに形成する（工程Ｐ１４０）。
【００５２】
フォトリソグラフィの後（工程Ｐ１４０）、製造者は、半導体装置１０の中間製品におけるフォトレジストが形成された側の面に対して、第１の金属層を蒸着によって形成する（工程Ｐ１５２）。これによって、フォトレジストの開口部から露出した界面１３２と界面１４２とに第１の金属層が形成される。工程Ｐ１５２において形成される第１の金属層は、パラジウム（Ｐｄ）、白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つから主になる金属層であることが好ましく、本実施形態では、Ｐｄから成る金属層である。工程Ｐ１５２において形成される第１の金属層の厚さは、５〜１００ｎｍであることが好ましく、本実施形態では、２０ｎｍである。
【００５３】
第１の金属層の形成に続いて（工程Ｐ１５２）、製造者は、半導体装置１０の中間製品における第１の金属層が形成された側の面に対して、チタン（Ｔｉ）から成る第２の金属層を蒸着によって形成する（工程Ｐ１５４）。これによって、フォトレジストの開口部から露出した界面１３２と界面１４２とに形成された第１の金属層の上に、第２の金属層が積層される。工程Ｐ１５４において形成される第２の金属層の厚さは、５〜５０ｎｍであることが好ましく、本実施形態では、３５ｎｍである。
【００５４】
第２の金属層の形成に続いて（工程Ｐ１５４）、製造者は、半導体装置１０の中間製品における第２の金属層が形成された側の面に対して、アルミニウム（Ａｌ）から成る第３の金属層を蒸着によって形成する（工程Ｐ１５６）。これによって、フォトレジストの開口部から露出した界面１３２と界面１４２とに形成された第２の金属層の上に、第３の金属層が積層される。工程Ｐ１５６において形成される第３の金属層の厚さは、１００ｎｍ以上であることが好ましく、本実施形態では、３００ｎｍである。
【００５５】
第３の金属層を形成した後（工程Ｐ１５４）、製造者は、半導体装置１０の中間製品からフォトレジストを除去する（工程Ｐ１６０）。
【００５６】
フォトレジストを除去した後（工程Ｐ１６０）、製造者は、焼成装置を用いて半導体装置１０の中間製品を加熱処理し、第１の金属層と第２の金属層と第３の金属層とを焼成することによって、電極２３０，２４０を形成する（工程Ｐ１７０）。本実施形態では、工程Ｐ１７０の加熱処理に用いられる雰囲気ガスは、窒素（Ｎ2）から主になり、酸素（Ｏ2）を含有してもよい。工程Ｐ１７０の加熱処理に用いられる雰囲気ガスは、４５０〜５５０℃の範囲から選択される温度であることが好ましく、本実施形態では、雰囲気ガスの温度（熱処理温度）は、５００℃である。工程Ｐ１７０の加熱処理を実施する時間は、数秒〜１０分程度であることが好ましく、本実施形態では、加熱処理を実施する時間は、５分間である。
【００５７】
本実施形態では、電極２３０，２４０を形成した後（工程Ｐ１７０）、製造者は、電極２１０，２５０と、絶縁膜３３０，３４０とを形成する。これによって、半導体装置１０が完成する。他の実施形態では、製造者は、電極２１０を形成する工程の少なくとも一部を、電極２３０，２４０の形成に先立って、または、電極２３０，２４０の形成と同時に行ってもよい。他の実施形態では、製造者は、電極２５０を形成する工程の少なくとも一部を、電極２３０，２４０の形成に先立って、または、電極２３０，２４０の形成と同時に行ってもよい。他の実施形態では、製造者は、絶縁膜３３０，３４０を形成する工程の少なくとも一部を、電極２３０，２４０の形成に先立って行ってもよい。
【００５８】
Ａ４．電極の評価試験：
図３は、熱処理温度が電極の接触抵抗に及ぼす影響を評価した結果を示すグラフである。図３の評価試験では、発明者は、相互に異なる金属層から形成される電極である８系統の試料Ｓ１〜Ｓ８について、工程Ｐ１７０の熱処理温度を変えて焼成し、ＧａＮ系のＰ型半導体層に形成した場合の接触抵抗と、ＧａＮ系のＮ型半導体層に形成した場合の接触抵抗とを測定した。これによって、発明者は、ＧａＮ系のＰ型半導体層に形成した試料Ｓ１〜Ｓ８と、ＧａＮ系のＮ型半導体層に形成した試料Ｓ１〜Ｓ８とについて、熱処理温度に応じた接触抵抗の変化を確認した。図３の評価試験では、工程Ｐ１７０の加熱処理を実施する時間は、５分間である。
【００５９】
図３には、熱処理温度に応じた試料Ｓ１〜Ｓ８の接触抵抗を示す片対数グラフが図示されている。図３のグラフでは、横軸は、工程Ｐ１５８における熱処理温度を示し、縦軸は、対数目盛を用いて接触抵抗を示す。図３のグラフでは、ＧａＮ系のＰ型半導体層に形成した各試料の測定値は、実線を用いて表され、ＧａＮ系のＮ型半導体層に形成した各試料の測定値は、破線を用いて表される。
【００６０】
試料Ｓ１〜Ｓ６の各々は、パラジウム（Ｐｄ）から成る第１の金属層と、チタン（Ｔｉ）から成る第２の金属層と、アルミニウム（Ａｌ）から成る第３の金属層とを、半導体層側から順に積層した電極である。
【００６１】
試料Ｓ１では、第１の金属層の厚さは５ｎｍであり、第２の金属層の厚さは１７．５ｎｍであり、第３の金属層の厚さは３００ｎｍである。試料Ｓ２では、第１の金属層の厚さは５ｎｍであり、第２の金属層の厚さは３５ｎｍであり、第３の金属層の厚さは３００ｎｍである。
【００６２】
試料Ｓ３では、第１の金属層の厚さは２０ｎｍであり、第２の金属層の厚さは１７．５ｎｍであり、第３の金属層の厚さは３００ｎｍである。試料Ｓ４では、第１の金属層の厚さは２０ｎｍであり、第２の金属層の厚さは３５ｎｍであり、第３の金属層の厚さは３００ｎｍである。
【００６３】
試料Ｓ５では、第１の金属層の厚さは５０ｎｍであり、第２の金属層の厚さは１７．５ｎｍであり、第３の金属層の厚さは３００ｎｍである。試料Ｓ６では、第１の金属層の厚さは５０ｎｍであり、第２の金属層の厚さは３５ｎｍであり、第３の金属層の厚さは３００ｎｍである。
【００６４】
試料Ｓ７は、パラジウム（Ｐｄ）から成る厚さ５０ｎｍの電極である。ＧａＮ系のＮ型半導体層に形成した試料Ｓ７の接触抵抗の測定値は、１×１０2Ωｃｍ2を超える値であり、図３には図示されていない。
【００６５】
試料Ｓ８は、チタン（Ｔｉ）から成る厚さ１７．５ｎｍの金属層と、アルミニウム（Ａｌ）から成る厚さ３００ｎｍの金属層とを、半導体層側から順に積層した電極である。ＧａＮ系のＰ型半導体層に形成した試料Ｓ８の接触抵抗の測定値は、１×１０2Ωｃｍ2を超える値であり、図３には図示されていない。
【００６６】
図３の結果から、ＧａＮ系のＰ型半導体層に形成された第１の電極と、ＧａＮ系のＮ型半導体層と形成された第２の電極とを同一構造としながら、各電極の接触抵抗を抑制するためには、Ｐｄから成る第１の金属層と、Ｔｉから成る第２の金属層と、Ａｌから成る第３の金属層とを半導体層側から順に積層した構造の場合、工程Ｐ１７０の熱処理温度は、４５０〜５５０℃であることが好ましい。
【００６７】
図４は、電極におけるパラジウム（Ｐｄ）およびチタン（Ｔｉ）の各層厚が接触抵抗に及ぼす影響を評価した結果を示すグラフである。図４のグラフには、図３の評価試験で確認された測定値のうち、５００℃の熱処理温度で形成した試料Ｓ１〜Ｓ６についての測定値が表されている。図４には、Ｐｄの層厚に応じた試料Ｓ１〜Ｓ６の接触抵抗を示す片対数グラフが図示されている。図４のグラフでは、横軸は、Ｐｄの層厚を示し、縦軸は、対数目盛を用いて接触抵抗を示す。図４のグラフでは、ＧａＮ系のＰ型半導体層に形成した各試料の測定値は、実線を用いて表され、ＧａＮ系のＮ型半導体層に形成した各試料の測定値は、破線を用いて表される。
【００６８】
図４の結果から、電極は、Ｐｄの層厚を２０ｎｍとし、Ｔｉの層厚を３５ｎｍとし、Ａｌの層厚を３００ｎｍとする構造を中心として、ＧａＮ系のＰ型半導体層とＧａＮ系のＮ型半導体層との双方に対する接触抵抗をバランス良く抑制可能であることが確認された。
【００６９】
Ａ５．効果：
以上説明した第１実施形態によれば、電極２３０と電極２４０とを同一構造としながら、電極２３０および電極２４０の各接触抵抗を抑制することができる。そのため、電極２３０と電極２４０との共通化を図ることができる。したがって、電極２３０と電極２４０とを形成するための工数を削減することができ、結果的に半導体装置１０の低コスト化を図ることができる。
【００７０】
Ａ６．第１変形例：
第１変形例における半導体装置１０は、電極２３０，２４０の詳細構成が異なる点を除き、上述の実施形態と同様である。第１変形例における電極２３０，２４０は、チタン（Ｔｉ）から成る第２の金属層の厚さが１７．５ｎｍである点を除き、上述の実施形態と同様に形成される。
【００７１】
図１０は、第１変形例における電極２３０，２４０を構成する成分の分布割合を示すグラフである。図１０のグラフにおける縦軸および横軸は、図９と同様である。
【００７２】
第１変形例では、上述の実施形態と同様に、深さＴ１および深さＴ２は、深さＴ３より深い位置にある。第１変形例では、深さＴ１は、深さＴ２より深い位置にある。
【００７３】
第１変形例では、上述の実施形態と同様に、最大値Ｐ１は、深さＴ１におけるＴｉの分布割合である値Ｒ２＿Ｔ１より高い。最大値Ｐ１は、深さＴ１におけるＡｌの分布割合である値Ｒ３＿Ｔ１より低い。
【００７４】
第１変形例では、上述の実施形態と同様に、最大値Ｐ２は、深さＴ２におけるＰｄの分布割合である値Ｒ１＿Ｔ２より高い。最大値Ｐ２は、深さＴ２におけるＡｌの分布割合である値Ｒ３＿Ｔ２より低い。
【００７５】
第１変形例では、上述の実施形態と同様に、最大値Ｐ１と最大値Ｐ２と最大値Ｐ３との関係は、Ｐ１＜Ｐ２＜Ｐ３を満たす。第１変形例では、最大値Ｐ１と最大値Ｐ２とは、ほぼ等しい。
【００７６】
以上説明した第１変形例によれば、上述の実施形態と同様に、電極２３０と電極２４０との共通化を図ることができる。
【００７７】
Ａ７．第２変形例：
第２変形例における半導体装置１０は、電極２３０，２４０の詳細構成が異なる点を除き、上述の実施形態と同様である。第２変形例における電極２３０，２４０は、パラジウム（Ｐｄ）から成る第１の金属層の厚さが５ｎｍであり、チタン（Ｔｉ）から成る第２の金属層の厚さが１７．５ｎｍである点を除き、上述の実施形態と同様に形成される。
【００７８】
図１１は、第２変形例における電極２３０，２４０を構成する成分の分布割合を示すグラフである。図１１のグラフにおける縦軸および横軸は、図９と同様である。
【００７９】
第２変形例では、上述の実施形態と同様に、深さＴ１および深さＴ２は、深さＴ３より深い位置にある。第２変形例では、深さＴ２は、深さＴ１より深い位置にある。
【００８０】
第２変形例では、上述の実施形態と同様に、最大値Ｐ１は、深さＴ１におけるＴｉの分布割合である値Ｒ２＿Ｔ１より高い。最大値Ｐ１は、深さＴ１におけるＡｌの分布割合である値Ｒ３＿Ｔ１より低い。
【００８１】
第２変形例では、上述の実施形態と同様に、最大値Ｐ２は、深さＴ２におけるＰｄの分布割合である値Ｒ１＿Ｔ２より高い。最大値Ｐ２は、深さＴ２におけるＡｌの分布割合である値Ｒ３＿Ｔ２より低い。
【００８２】
第２変形例では、上述の実施形態と同様に、最大値Ｐ１と最大値Ｐ２と最大値Ｐ３との関係は、Ｐ１＜Ｐ２＜Ｐ３を満たす。
【００８３】
以上説明した第２変形例によれば、上述の実施形態と同様に、電極２３０と電極２４０との共通化を図ることができる。
【００８４】
Ｂ．第２実施形態：
図５は、第２実施形態における半導体装置１０Ｂの構成を模式的に示す断面図である。第２実施形態の半導体装置１０Ｂは、電極２３０および電極２４０に代えて、電極２６０を備える点を除き、第１実施形態の半導体装置１０と同様である。
【００８５】
半導体装置１０Ｂの電極２６０は、Ｐ型半導体層１３０の界面１３２から、第２のＮ型半導体層１４０における界面１４３を介して、第２のＮ型半導体層１４０における界面１４２にわたって一体的に形成された電極である。電極２６０は、Ｐ型半導体層１３０に形成された第１の電極として機能するとともに、第２のＮ型半導体層１４０に形成された第２の電極として機能する。言い換えると、電極２６０は、Ｐ型半導体層１３０に形成された第１の電極と、第２のＮ型半導体層１４０に形成された第２の電極とによって構成されている。第２実施形態の電極２６０の詳細構成および製造方法は、第１実施形態の電極２３０，２４０と同様である。
【００８６】
以上説明した第２実施形態によれば、Ｐ型半導体層１３０から段差を超えて第２のＮ型半導体層１４０にわたって一体的に形成された電極２６０の各半導体層に対する接触抵抗を抑制することができる。その結果、第１実施形態と同様に、半導体装置１０Ｂの低コスト化を図ることができる。また、Ｐ型半導体層１３０および第２のＮ型半導体層１４０の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置１０Ｂの微細化を図ることができる。
【００８７】
Ｃ．第３実施形態：
図６は、第３実施形態における半導体装置５０の構成を模式的に示す断面図である。半導体装置５０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置５０は、発光素子であり、発光ダイオード（ＬＥＤ：Light Emitting Diode）とも呼ばれる。
【００８８】
半導体装置５０は、Ｎ型半導体層５１０と、発光層５２０と、Ｐ型半導体層５３０とを備える。半導体装置５０は、Ｎ型半導体層５１０と、発光層５２０と、Ｐ型半導体層５３０とが順に接合した構造を有する。
【００８９】
半導体装置５０のＮ型半導体層５１０は、窒化ガリウム（ＧａＮ）から主に成るとともに、ケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層５１０は、「ｎ−ＧａＮ」とも呼ばれる。
【００９０】
Ｎ型半導体層５１０には、電極６１０が形成されている。電極６１０の詳細構成および製造方法は、第１実施形態の電極２４０と同様である。
【００９１】
半導体装置５０の発光層５２０は、発光可能に構成された半導体層であり、本実施形態では、窒化インジウムガリウム（ＩｎＧａＮ）から主に成る。
【００９２】
半導体装置５０のＰ型半導体層５３０は、窒化ガリウム（ＧａＮ）から主に成るとともに、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層５３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００９３】
Ｐ型半導体層５３０には、電極６３０が形成されている。電極６３０の詳細構成および製造方法は、第１実施形態の電極２３０と同様である。
【００９４】
以上説明した第３実施形態によれば、電極６１０と電極６３０とを同一構造としながら、電極６１０および電極６３０の各接触抵抗を抑制することができる。その結果、第１実施形態と同様に、半導体装置５０の低コスト化を図ることができる。
【００９５】
Ｄ．第４実施形態：
図７は、第４実施形態における半導体装置７０の構成を模式的に示す断面図である。半導体装置７０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置７０は、Ｐ型半導体層７１０と、Ｎ型半導体層７２０と、電極７３０とを備える。半導体装置７０は、Ｐ型半導体層７１０における表面側の一部をＮ型半導体層７２０に置き換えた構造を有する。
【００９６】
半導体装置７０のＰ型半導体層７１０は、窒化ガリウム（ＧａＮ）から主に成るとともに、マグネシウム（Ｍｇ）をアクセプタとして含有する。Ｐ型半導体層７１０は、「ｐ−ＧａＮ」とも呼ばれる。
【００９７】
半導体装置７０のＮ型半導体層７２０は、窒化ガリウム（ＧａＮ）から主になる成るとともに、ケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層７２０は、「ｎ−ＧａＮ」とも呼ばれる。
【００９８】
半導体装置７０の電極７３０は、Ｐ型半導体層７１０からＮ型半導体層７２０にわたって一体的に形成された電極である。電極７３０は、Ｐ型半導体層７１０に形成された第１の電極として機能するとともに、Ｎ型半導体層７２０に形成された第２の電極として機能する。言い換えると、電極７３０は、Ｐ型半導体層７１０に形成された第１の電極と、Ｎ型半導体層７２０に形成された第２の電極とによって構成されている。第４実施形態の電極７３０の詳細構成および製造方法は、第１実施形態の電極２３０，２４０と同様である。
【００９９】
以上説明した第４実施形態によれば、Ｐ型半導体層７１０からＮ型半導体層７２０にわたって一体的に形成された電極７３０の各半導体層に対する接触抵抗を抑制することができる。その結果、第１実施形態と同様に、半導体装置７０の低コスト化を図ることができる。また、Ｐ型半導体層７１０およびＮ型半導体層７２０の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置７０の微細化を図ることができる。
【０１００】
Ｅ．第５実施形態：
図８は、第５実施形態における半導体装置８０の構成を模式的に示す断面図である。半導体装置８０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置８０は、Ｎ型半導体層８１０と、Ｐ型半導体層８２０と、電極８３０とを備える。半導体装置８０は、Ｎ型半導体層８１０における表面側の一部をＰ型半導体層８２０に置き換えた構造を有する。
【０１０１】
半導体装置８０のＮ型半導体層８１０は、窒化ガリウム（ＧａＮ）から主に成るとともに、ケイ素（Ｓｉ）をドナーとして含有する。半導体装置８０のＰ型半導体層８２０は、窒化ガリウム（ＧａＮ）から主に成るとともに、マグネシウム（Ｍｇ）をアクセプタとして含有する。
【０１０２】
半導体装置８０の電極８３０は、Ｎ型半導体層８１０からＰ型半導体層８２０にわたって一体的に形成された電極である。電極８３０は、Ｐ型半導体層８２０に形成された第１の電極として機能するとともに、Ｎ型半導体層８１０に形成された第２の電極として機能する。言い換えると、電極８３０は、Ｐ型半導体層８２０に形成された第１の電極と、Ｎ型半導体層８１０に形成された第２の電極とによって構成されている。第５実施形態の電極８３０の詳細構成および製造方法は、第１実施形態の電極２３０，２４０と同様である。
【０１０３】
以上説明した第５実施形態によれば、Ｎ型半導体層８１０からＰ型半導体層８２０にわたって一体的に形成された電極８３０の各半導体層に対する接触抵抗を抑制することができる。その結果、第１実施形態と同様に、半導体装置８０の低コスト化を図ることができる。また、Ｎ型半導体層８１０およびＰ型半導体層８２０の各層に電極を個別に形成する場合と比較して、フォトリソグラフィの重ね合わせ精度を緩和することができ、結果的に半導体装置８０の微細化を図ることができる。
【０１０４】
Ｆ．他の実施形態：
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【０１０５】
例えば、上述の第１実施形態および第２実施形態では、ＮＰＮ型の半導体装置１０，１０Ｂについて説明したが、他の実施形態では、ＰＮＰ型の半導体装置に、半導体装置１０，１０Ｂの構造および製造方法を適用してもよい。
【０１０６】
上述の実施形態において、電極を構成する第１の成分は、パラジウム（Ｐｄ）に近い電気的特性を有する白金（Ｐｔ）およびニッケル（Ｎｉ）の少なくとも１つであってもよい。
【０１０７】
上述の実施形態において、基板とＮ型半導体層と間に真性半導体層（アンドープ半導体層）が形成されてもよいし、Ｎ型半導体層とＰ型半導体層との間に真性半導体層が形成されてもよい。
【０１０８】
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア、炭化ケイ素（ＳｉＣ）などであってもよい。
【０１０９】
上述の実施形態において、基板とＮ型半導体層とに含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
【０１１０】
上述の実施形態において、Ｐ型半導体層に含まれるアクセプタは、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
【０１１１】
上述の実施形態において、絶縁膜は、窒化ケイ素（ＳｉＮ）、窒化酸化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、窒化酸化アルミニウム（ＡｌＯＮ）、二酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、五酸化タンタル（Ｔａ2Ｏ5）、五酸化ニオブ（Ｎｂ2Ｏ5）、二酸化ハフニウム（ＨｆＯ2）、窒化アルミニウム（ＡｌＮ）などから成る層であってもよい。
【符号の説明】
【０１１２】
１０…半導体装置
１０Ｂ…半導体装置
５０…半導体装置
７０…半導体装置
８０…半導体装置
１１０…基板
１１１…界面
１１２…界面
１２０…第１のＮ型半導体層
１２１…界面
１２２…界面
１３０…Ｐ型半導体層
１３１…界面
１３２…界面
１４０…第２のＮ型半導体層
１４１…界面
１４２…界面
１４３…界面
２１０…電極
２３０…電極
２４０…電極
２５０…電極
２６０…電極
３３０…絶縁膜
３４０…絶縁膜
５１０…Ｎ型半導体層
５２０…発光層
５３０…Ｐ型半導体層
６１０…電極
６３０…電極
７１０…Ｐ型半導体層
７２０…Ｎ型半導体層
７３０…電極
８１０…Ｎ型半導体層
８２０…Ｐ型半導体層
８３０…電極
【図１】
2014127542.tif 000003
【図２】
2014127542.tif 000004
【図３】
2014127542.tif 000005
【図４】
2014127542.tif 000006
【図５】
2014127542.tif 000007
【図６】
2014127542.tif 000008
【図７】
2014127542.tif 000009
【図８】
2014127542.tif 000010
【図９】
2014127542.tif 000011
【図１０】
2014127542.tif 000012
【図１１】
2014127542.tif 000013