(57)【要約】【課題】位相補償特性を確保しつつ電源電圧除去比のさらなる改善を図る。【解決手段】この発明による演算増幅器は、全差動増幅回路１１と、この全差動増幅回路１１の後段に直列に接続される差動増幅回路１２と、前記全差動増幅回路１１および前記差動増幅回路１２の接続点と前記差動増幅回路１２の出力端との間に接続され入出力特性の位相補償を行う第１および第２の位相補償部（位相補償回路）１３、１４と、極性反転回路１５と、を備え、前記全差動増幅回路１１の差動出力の一方の出力端と前記差動増幅回路１２の出力端との間に前記第１の位相補償部（位相補償回路１４）が設置され、前記差動出力の他方の出力端と前記差動増幅回路１２の出力端との間に前記極性反転回路１５を介して前記第２の位相補償部（位相補償回路１３）が設置される。【選択図】          図２
2014082535.tif 000002
【特許請求の範囲】
【請求項１】
全差動増幅回路と、
この全差動増幅回路の後段に直列に接続される差動増幅回路と、
前記全差動増幅回路および前記差動増幅回路の接続点と前記差動増幅回路の出力端との間に接続され入出力特性の位相補償を行う第１および第２の位相補償部と、
極性反転回路と、
を備え、
前記全差動増幅回路の差動出力の一方の出力端と前記差動増幅回路の出力端との間に前記第１の位相補償部が設置され、前記差動出力の他方の出力端と前記差動増幅回路の出力端との間に前記極性反転回路と前記第２の位相補償部とが直列に接続されることを特徴とする演算増幅器。
【請求項２】
前記第１および第２の位相補償部のインピーダンスは互いに等しいことを特徴とする請求項１に記載の演算増幅器。
【請求項３】
前記第１および第２の位相補償部を構成する回路は互いに等価であることを特徴とする請求項１または請求項２に記載の演算増幅器。
【請求項４】
前記極性反転回路は、ゲインが−１であることを特徴とする請求項１から請求項３のうちの何れか１項に記載の演算増幅器。
【請求項５】
前記第１および第２の位相補償部は、直列に接続されたキャパシタおよび抵抗を有することを特徴とする請求項１から請求項４のうちの何れか１項に記載の演算増幅器。
【請求項６】
前記直列に接続される極性反転回路および前記第２の位相補償部は、前記全差動増幅回路側に前記第２の位相補償部が接続され前記差動増幅回路の出力端側に前記極性反転回路が接続されるか、または、前記全差動増幅回路側に前記極性反転回路が接続され前記出力端側に前記第２の位相補償部が接続されることを特徴とする請求項１から請求項５のいずれか１項に記載の演算増幅器。
【請求項７】
前記第２の位相補償部は直列に接続されたキャパシタおよび抵抗を有し、
前記極性反転回路は、前記第２の位相補償部が有する前記キャパシタと前記抵抗との間に設けられることを特徴とする請求項１から請求項５のいずれか１項に記載の演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器に関し、特に出力の電源電圧除去比を改善するようにした高ＰＳＲＲ特性を有する演算増幅器に関する。
【背景技術】
【０００２】
安定化電源回路などに用いられる演算増幅器は、電源電圧にノイズがのった場合でも出力電圧が変動せずに一定であることが理想となる。そのため、電源電圧のノイズの出力電圧での減衰量を表す電源電圧除去比（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ：ＰＳＲＲ）が高いことが望まれる。電源電圧のノイズは高い周波数成分を持つこともあるため、演算増幅器の電源電圧除去比が高域まで保たれていることが要求される。
【０００３】
図７は、従来から知られている抵抗Ｒｃ１およびキャパシタＣｃ１の直列接続で構成される位相補償回路を用いた２段接続の演算増幅器の回路例である。
この演算増幅器は、差動増幅回路１、出力増幅回路２、および位相補償回路３から構成される。差動増幅回路１は、差動信号ＮＩＮ、ＰＩＮが入力されるＮＭＯＳトランジスタＭ１、Ｍ２と、電流ミラー（能動負荷）を構成するＰＭＯＳトランジスタＭ３、Ｍ４と、電流源として機能するＮＭＯＳトランジスタＭ５と、を備えている。出力増幅回路２は、ＰＭＯＳトランジスタＭ６およびＮＭＯＳトランジスタＭ７からなる。差動増幅回路１の出力端（ノードＮ１）は、出力増幅回路２の入力端に接続されている。
位相補償回路３は、直列接続された抵抗Ｒｃ１およびキャパシタＣｃ１で構成され、その一端側がノードＮ１に接続され、その他端側が出力増幅回路２の出力端子４に接続されている。
【０００４】
図８は、図７の演算増幅器を用いた定電圧出力回路の例である。
この回路は、入力電圧Ｖｉｎを抵抗Ｒ１、Ｒ２の比率によって決まる増幅率で増幅し、この増幅した電圧を出力電圧Ｖｏｕｔとして取り出すようになっている。ここで、ＲＬは負荷抵抗である。
【０００５】
図９は、図８の定電圧出力回路の演算増幅器として、図７の演算増幅器を適用した定電圧出力回路である。
次に、この図９に示す定電圧出力回路において、電源電圧ＶＤＤが変化したときの動作について説明する。
まず、電源電圧ＶＤＤが上昇した場合、ＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓが大きくなりＭＯＳトランジスタＭ６に流れる電流が増加するため、出力電圧Ｖｏｕｔ、帰還電圧Ｖｆｂも上昇する。帰還電圧Ｖｆｂが上昇すると、差動増幅回路１は電流Ｉ１をキャパシタＣｃ１にチャージし、ノードＮ１の電位が上昇してＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓが小さくなる。この結果、ＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓは電源電圧ＶＤＤが上昇する前の大きさとほぼ等しくなり、出力電圧Ｖｏｕｔもほぼ一定に保たれる。
【０００６】
逆に、電源電圧ＶＤＤが下降（低下）してＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓが小さくなった場合は帰還電圧Ｖｆｂが下降し、ノードＮ１の電位が下降する。この結果、ＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓが大きくなり、出力電圧Ｖｏｕｔを一定に保つような制御が働く。
ここで、電源電圧ＶＤＤの変化量と定常状態での出力電圧Ｖｏｕｔの変化量との比が直流での電源電圧除去比（ＰＳＲＲｄｃ）である。
【０００７】
次に、図９の回路において、電源電圧ＶＤＤが交流的に変化した場合の電源電圧除去比（ＰＳＲＲａｃ）について説明する。
この場合には、電源電圧ＶＤＤの変動に応じて帰還電圧Ｖｆｂが変動し、差動増幅回路１が電流Ｉ１をキャパシタＣｃ１に供給することにより、ノードＮ１が電源電圧ＶＤＤに追従し、ＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓを保つように制御が働く。ノードＮ１の電圧が電源電圧ＶＤＤに追従するために、キャパシタＣｃ１に供給すべき電流Ｉ１は、電源電圧ＶＤＤの変動する周波数に比例しているため、電流Ｉ１を供給するために必要な帰還電圧Ｖｆｂすなわち出力電圧Ｖｏｕｔの変動も周波数に比例することになる。したがって、交流での電源電圧除去比（ＰＳＲＲａｃ）は周波数の増加につれて劣化する特性となる。
【０００８】
図９の回路での出力電圧Ｖｏｕｔの電源電圧除去比の周波数特性は、低い周波数ではキャパシタＣｃ１に供給すべき電流が小さいため直流での電源電圧除去比ＰＳＲＲｄｃとなり、高い周波数ではキャパシタＣｃ１に供給すべき電流によって決まるため交流での電源電圧除去比ＰＳＲＲａｃで決まる。したがって、電源電圧除去比は、図１０に示すような周波数特性となる。
【０００９】
図１０の特性は、図１１に示す、図９の回路の小信号等価回路を解くことで求められる。図１１では、簡単化するために、Ｒｃ１＝０ Ω、負荷抵抗ＲＬはなく、電源電圧ＶＤＤの変動の影響を受けるのは出力増幅回路２の出力インピーダンスのみとする。また、出力電圧ＯＵＴの変動は、ノードＮ１の変動に対して十分小さいので、キャパシタＣｃ１が接続される出力端子４をＡＣグランド（交流グランド）とみなす近似を用いている。図１１中のｇｍ１、ｇｍ２は、それぞれ差動増幅回路１、出力増幅回路２の伝達コンダクタンス、Ｒｏ１、Ｒｏ２はそれぞれ差動増幅回路１、出力増幅回路２の出力インピーダンスである。
【００１０】
図１１の小信号等価回路において、出力端子４ではキルヒホッフの電流則により（１）式が、ノードＮ１では（２）式が成り立つ。
【００１１】
ｇｍ２×（ＶＤＤ−Ｖｎ１）
＝（１／Ｒｏ２）×（ＶＤＤ−Ｖｏｕｔ）−｛１／（Ｒ１＋Ｒ２）｝×Ｖｏｕｔ
……（１）
【００１２】
Ｖｎ１
＝｛Ｒｏ１／（Ｒｏ１×Ｃｃ１×ｓ＋１）｝×ｇｍ１×｛Ｒ１／（Ｒ１＋Ｒ２）｝
×Ｖｏｕｔ……（２）
【００１３】
（２）式を（１）式に代入して、ｇｍが１／Ｒｏに対して十分に大きいとする近似を用いると、電源電圧除去比は（３）式となり、図１０の周波数特性を示すことが分かる。
【００１４】
ＶＤＤ／Ｖｏｕｔ≒｛Ｒ１／（Ｒ１＋Ｒ２）｝
×｛（Ｒｏ１×ｇｍ１）／（Ｒｏ１×Ｃｃ１×ｓ＋１）｝
……（３）
【００１５】
ところで、図７の従来の演算増幅器において、高域の周波数での電源電圧除去比が要求される場合は、交流での電源電圧除去比ＰＳＲＲａｃを大きくする必要がある。この電源電圧除去比ＰＳＲＲａｃは、差動増幅回路１の伝達コンダクタンスを大きくするか位相補償回路３のキャパシタを小さくすることで、大きくすることができる。しかし、この電源電圧除去比ＰＳＲＲａｃの改善策は、演算増幅器の周波数帯域を広げることになるので、安定性とトレードオフになるという問題がある。
【００１６】
この問題に対し、位相補償特性を確保しつつ電源電圧除去比を改善でき、そのための回路規模は小さく、低消費電流のもので実現できるようにした従来技術として、特許文献１に記載の演算増幅器が知られている。
この演算増幅器は、図７に示す演算増幅器においてさらに電流供給回路５を追加したものであって、図１２に示すように、差動増幅回路１と、この差動増幅回路１の後段に直列に接続される出力増幅回路２と、入出力特性の位相補償を行う位相補償回路３と、この位相補償回路３に交流電流を供給する電流供給回路５と、から構成されている。
【００１７】
電流供給回路５の抵抗Ｒｃ２およびキャパシタＣｃ２は直列回路を構成し、この直列回路はＮＭＯＳトランジスタＭ１１のソースと電源電圧ＶＤＤの端子との間に接続される。また、その直列回路は、位相補償回路３を構成する抵抗Ｒｃ１およびキャパシタＣｃ１の直列回路と等価な回路である。
ＭＯＳトランジスタＭ１１およびＭ１２はカスコード接続されてバイアス電流源を構成し、このバイアス電流源は上記のノードＮ１と電源電圧ＶＳＳの端子との間に接続される。また、ＰＭＯＳトランジスタＭ１３は、ノードＮ１と電源電圧ＶＤＤの端子との間に接続される。そして、ＭＯＳトランジスタＭ１１、Ｍ１２、Ｍ１３の各ゲートには、ＭＯＳトランジスタＭ１１、Ｍ１２がカスコード接続で構成される電流源、また、ＭＯＳトランジスタＭ１３が電流源とみなせる適当なバイアス電圧が与えられる。
【００１８】
このような構成からなる図１２に示す演算増幅器を、前述の図８に示す定電圧出力回路の演算増幅器として適用した場合の電源電圧変動に対する回路動作を説明する。
図１２に示す演算増幅器を用いた定電圧出力回路は、基本的には、電源電圧ＶＤＤの変動に応じてノードＮ１の電圧が変動してＰＭＯＳトランジスタＭ６のゲート・ソース間電圧Ｖｇｓを一定に保つために、キャパシタＣｃ１に流れる電流Ｉ１を電源電圧ＶＤＤの端子から抵抗Ｒｃ２とキャパシタＣｃ２を通って流れる電流Ｉ２によって供給するようにした。これにより、差動増幅回路１が出力する電流Ｉｄｉｆｆを小さくして電源電圧除去比の改善を図ることができる。
【００１９】
また、電源電圧ＶＤＤの変動に応じてノードＮ１の電圧が変動している時、交流（ＡＣ）的にはノードＮ１の電圧は電源電圧ＶＤＤと等しい変動をしており、出力電圧Ｖｏｕｔは一定でＡＣグランドとみなせる。このため、電流Ｉ１は、電源電圧ＶＤＤの端子とＡＣグランドとの間に抵抗Ｒｃ１とキャパシタＣｃ１を接続した時に流れる電流とほぼ等しい。
【００２０】
一方、カスコード接続されるＮＭＯＳトランジスタＭ１１のソースは、インピーダンスが低く電源電圧ＶＤＤが変動した時に一定でＡＣグランドとみなせる。このため、電流Ｉ２は、電源電圧ＶＤＤの端子とＡＣグランドとの間に抵抗Ｒｃ２とキャパシタＣｃ２を接続した時に流れる電流とほぼ等しくなっている。
したがって、抵抗Ｒｃ１およびキャパシタＣｃ１の直列接続が抵抗Ｒｃ２およびキャパシタＣｃ２の直列接続と等価なインピーダンスであるとき、電流Ｉ１と電流Ｉ２はほぼ等しくなっている。電流Ｉ２は、ＮＭＯＳトランジスタＭ１１のソースに流れ込む経路と、ＮＭＯＳトランジスタＭ１２のドレインに流れ込む経路に分かれる。しかし、ＮＭＯＳトランジスタＭ１１のソースのインピーダンスはＮＭＯＳトランジスタＭ１２のドレインのインピーダンスに比べて十分に小さいため、電流Ｉ２のほとんどはＮＭＯＳトランジスタＭ１１のソース側に流れる。
【００２１】
これより、電源電圧ＶＤＤの変動に応じてノードＮ１が変動するために差動増幅回路１がキャパシタＣｃ１に供給すべき電流Ｉｄｉｆｆは、電流Ｉ１の電流経路と電流Ｉ２の電流経路とのインピーダンスのミスマッチを補償するだけの小量となり、電流Ｉｄｉｆｆを供給するための差動入力電圧変化、すなわち出力電圧変化も小さくて済むことになる。したがって、電源電圧除去比は図１３に示すように、図１０のＰＳＲＲａｃを右にシフトしたグラフとなり、高域周波数でのＰＳＲＲを改善することができる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００８−３０６５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
上述のように、従来からＰＳＲＲ特性の改善が図られてはいるが、ＰＳＲＲｄｃおよびＰＳＲＲａｃの両特性のさらなる向上が望まれていた。
そこで、本発明は上記未解決の問題に着目してなされたものであり、ＰＳＲＲｄｃおよびＰＳＲＲａｃの両特性の向上を図ることの可能な演算増幅器を提供することを目的としている。
【課題を解決するための手段】
【００２４】
本発明の一態様は、全差動増幅回路（例えば図２の全差動増幅回路１１）と、この全差動増幅回路の後段に直列に接続される差動増幅回路（例えば図２の差動増幅回路１２）と、前記全差動増幅回路および前記差動増幅回路の接続点と前記差動増幅回路の出力端との間に接続され入出力特性の位相補償を行う第１および第２の位相補償部（例えば図２の位相補償回路１３、１４）と、極性反転回路（例えば図２の極性反転回路１５）と、を備え、前記全差動増幅回路の差動出力の一方の出力端（例えば図２の全差動増幅回路１１の出力端Ｎ１１ｎ）と前記差動増幅回路の出力端（例えば図２のノードＮｏｕｔ）との間に前記第１の位相補償部（例えば図２の位相補償回路１４）が設置され、前記差動出力の他方の出力端（例えば図２の全差動増幅回路１１の出力端Ｎ１１ｐ）と前記差動増幅回路の出力端（例えば図２のノードＮｏｕｔ）との間に前記極性反転回路（例えば図２の極性反転回路１５）と前記第２の位相補償部（例えば図２の位相補償回路１３）とが直列に接続されることを特徴とする演算増幅器である。
【００２５】
前記第１および第２の位相補償部のインピーダンスは互いに等しいものであってよい。
前記第１および第２の位相補償部を構成する回路は互いに等価であってよい。
前記極性反転回路は、ゲインが−１であってよい。
前記第１および第２の位相補償部は、直列に接続されたキャパシタおよび抵抗を有していてよい。
【００２６】
前記直列に接続される極性反転回路および前記第２の位相補償部は、前記全差動増幅回路側に前記第２の位相補償部が接続され前記差動増幅回路の出力端側に前記極性反転回路が接続されるか、または、前記全差動増幅回路側に前記極性反転回路が接続され前記出力端側に前記第２の位相補償部が接続されていてよい。
前記第２の位相補償部は直列に接続されたキャパシタおよび抵抗を有し、前記極性反転回路は、前記第２の位相補償部が有する前記キャパシタと前記抵抗との間に設けられていてよい。
【発明の効果】
【００２７】
本発明によれば、位相補償特性を確保しつつ、高域周波数での電源電圧除去比の改善をさらに図ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の演算増幅器の第１実施形態の構成を示す回路図である。
【図２】図１の詳細な回路図である。
【図３】図８の定電圧出力回路に第１実施形態の演算増幅器を適用した場合の定電圧出力の電源電圧除去比の周波数特性を表す図である。
【図４】本発明の演算増幅器の第２実施形態の構成を示す回路図である。
【図５】図４の詳細な回路図である。
【図６】極性反転回路の配置位置のその他の例である。
【図７】従来の演算増幅器の構成を示す回路図である。
【図８】演算増幅器を用いた従来の定電圧出力回路の構成を示す回路図である。
【図９】図８の回路に、図７の演算増幅器を適用した定電圧出力回路の構成を示す回路図である。
【図１０】図９の回路における定電圧出力の電源電圧除去比の周波数特性を表す図である。
【図１１】図９の回路の小信号等価回路を表す図である。
【図１２】従来の演算増幅器のその他の構成を示す回路図である。
【図１３】図８の定電圧出力回路に図１２の演算増幅器を適用した場合の定電圧出力の電源電圧除去比の周波数特性を表す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
まず、第１実施形態を説明する。
図１および図２は、本発明の第１実施形態に係る演算増幅器１０１の一例を示したものであって、図２は図１の詳細を示したものである。
【００３０】
図１に示すように、この演算増幅器１０１は、全差動増幅回路（Ａ１）１１と、この全差動増幅回路１１の後段に直列に接続される差動増幅回路（Ａ２）１２と、入出力特性の位相補償を行う位相補償回路１３および１４と、極性を反転させる極性反転回路１５と、を備えている。
図２に示すように、全差動増幅回路１１は、差動信号ＮＩＮ、ＰＩＮが入力されるＮＭＯＳトランジスタＭ１０１、Ｍ１０２と、電流ミラー（能動負荷）を構成するＰＭＯＳトランジスタＭ１０３およびＭ１０４と、電流源として機能するＮＭＯＳトランジスタＭ１０５と、コモンモードフィードバックを形成する抵抗Ｒ１０１、Ｒ１０２とコンデンサＣ１０１、Ｃ１０２とを備えている。
【００３１】
そして、それぞれ直列接続された、ＭＯＳトランジスタＭ１０３およびＭ１０１と、ＭＯＳトランジスタＭ１０４およびＭ１０２とが、電源電圧ＶＤＤの端子とＭＯＳトランジスタＭ１０５との間に並列に接続され、ＭＯＳトランジスタＭ１０５の他端は、電源電圧ＶＳＳの端子に接続される。このＭＯＳトランジスタＭ１０５のゲートには、ＭＯＳトランジスタＭ１０５が電流源とみなせる適当なバイアス電圧が与えられる。
【００３２】
また、全差動増幅回路１１の出力端Ｎ１１ｐおよびＮ１１ｎ間に、それぞれ直列接続された抵抗Ｒ１０１およびＲ１０２と、コンデンサＣ１０１およびＣ１０２とが並列に接続され、これら抵抗Ｒ１０１およびＲ１０２の接続点と、コンデンサＣ１０１およびＣ１０２との接続点と、ＭＯＳトランジスタＭ１０３およびＭ１０４の各ゲートとが接続されている。全差動増幅回路１１の出力端Ｎ１１ｐ、Ｎ１１ｎは、それぞれ差動増幅回路１２の入力端に接続される。
【００３３】
差動増幅回路１２は、全差動増幅回路１１の出力端Ｎ１１ｐ、Ｎ１１ｎから出力される差動信号ＮＯＵＴおよびＰＯＵＴがゲート端子に入力されるＮＭＯＳトランジスタＭ１０６、Ｍ１０７と、電流ミラー（能動負荷）を構成するＰＭＯＳトランジスタＭ１０８およびＭ１０９と、電流源として機能するＮＭＯＳトランジスタＭ１１０と、を備えている。
そして、それぞれ直列接続された、ＭＯＳトランジスタＭ１０８およびＭ１０６と、ＭＯＳトランジスタＭ１０９およびＭ１０７と、が電源電圧ＶＤＤの端子とＭＯＳトランジスタＭ１１０との間に並列に接続され、ＭＯＳトランジスタＭ１１０の他端は、電源電圧ＶＳＳの端子に接続される。
【００３４】
ＭＯＳトランジスタＭ１０８およびＭ１０９のゲートには、ＭＯＳトランジスタＭ１０８のドレイン電圧が与えられる。また、ＭＯＳトランジスタＭ１１０のゲートには、ＭＯＳトランジスタＭ１１０が電流源とみなせる適当なバイアス電圧が与えられる。
そして、差動増幅回路１２の出力端Ｎ１２が、演算増幅器１０１の出力端子Ｔｏｕｔに接続される。つまり、差動増幅回路１２の出力信号が演算増幅器１０１の出力信号ＯＵＴとして出力される。
【００３５】
位相補償回路１３は、直列接続された抵抗Ｒｃ１１およびキャパシタＣｃ１１で構成され、抵抗Ｒｃ１１側の端部が全差動増幅回路１１の差動信号ＰＯＵＴの出力端Ｎ１１ｐに接続され、キャパシタＣｃ１１側の端部が極性反転回路１５の出力端Ｎ１５に接続されている。
位相補償回路１４は、直列接続された抵抗Ｒｃ１２およびキャパシタＣｃ１２で構成され、抵抗Ｒｃ１２側の端部が全差動増幅回路１１の差動信号ＮＯＵＴの出力端Ｎ１１ｎに接続され、キャパシタＣｃ１２側の端部が差動増幅回路１２の出力端Ｎ１２と演算増幅器１０１の出力端子Ｔｏｕｔとの間に設けられたノードＮｏｕｔに接続されている。
【００３６】
極性反転回路１５は、ＮＭＯＳトランジスタＭ１１と、ダイオード接続されているＰＭＯＳトランジスタＭ１２とで構成され、ＭＯＳトランジスタＭ１１およびＭ１２は直列接続され、ＭＯＳトランジスタＭ１２側の端部が電源電圧ＶＤＤの端子に接続され、ＭＯＳトランジスタＭ１１側の端部が電源電圧ＶＳＳの端子に接続される。
そして、ＭＯＳトランジスタＭ１１のゲートとノードＮｏｕｔとが接続される。
【００３７】
つまり、第１の位相補償部としての位相補償回路１４は、全差動増幅回路１１と差動増幅回路１２との接続点である差動信号ＮＯＵＴの出力端Ｎ１１ｎと、差動増幅回路１２の出力端であるノードＮｏｕｔとの間に接続され、第２の位相補償部としての位相補償回路１３は、極性反転回路１５と直列に接続されて、全差動増幅回路１１と差動増幅回路１２との接続点である差動信号ＰＯＵＴの出力端Ｎ１１ｐと、差動増幅回路１２の出力端であるノードＮｏｕｔとの間に接続される。
【００３８】
位相補償回路１３を構成する抵抗Ｒｃ１１およびキャパシタＣｃ１１の直列回路は、位相補償回路１４を構成する抵抗Ｒｃ１２およびキャパシタＣｃ１２の直列回路と等価な回路である。換言すると、両直列回路は、インピーダンスが等しい回路である。
極性反転回路１５の出力端Ｎ１５は、前述のように、位相補償回路１３のキャパシタＣｃ１１の一端に接続され、つまり、極性反転回路１５の出力端Ｎ１５は、位相補償回路１３を介して全差動増幅回路１１の出力端Ｎ１１ｐに接続される。この極性反転回路１５は、ゲインを「−１倍」にするために、ＮＭＯＳトランジスタＭ１１とＰＭＯＳトランジスタＭ１２の相互コンダクタンスｇｍ１１およびｇｍ１２を同じ値にすることが望ましい。
【００３９】
このような構成を有する演算増幅器１０１は、初段を全差動増幅回路１１、次段を差動増幅回路１２とすることで、初段の全差動増幅回路１１の差動信号ＰＯＵＴおよびＮＯＵＴの同相電源ノイズは、次段の差動増幅回路１２でキャンセルされる。その結果、演算増幅器１０１のＰＳＲＲｄｃは初段の全差動増幅回路１１のゲインと次段の差動増幅回路１２のゲインとの積となり、高い値を実現できる。つまり、前記図１２に示す従来の演算増幅器では、ＰＳＲＲｄｃは初段の差動増幅回路１のゲインのみである。したがって、従来に比較してＰＳＲＲｄｃを向上させることができる。
【００４０】
また、ＰＳＲＲａｃに関しても、初段の全差動増幅回路１１の周波数特性における極は、次段の差動増幅回路１２によりキャンセルされるため、高帯域までＰＳＲＲａｃの特性の劣化がない。
その結果、電源電圧除去比は図３に示すように、図１３に示す従来の演算増幅器におけるＰＳＲＲｄｃを示す特性図において、ＰＳＲＲｄｃを上にシフトしたグラフとなり、全帯域でＰＳＲＲを改善することができる。
【００４１】
なお、図１および図２に示す演算増幅器１０１においては、初段の全差動増幅回路１１の差動信号ＰＯＵＴおよびＮＯＵＴにのる電源ノイズが同一であることが重要である。つまり、例えば差動信号ＰＯＵＴおよびＮＯＵＴのうちの片側の出力端Ｎ１１ｐまたはＮ１１ｎだけに、位相補償用のキャパシタＣｃ１１またはＣｃ１２が付いていると、電源電圧が交流的に変化した場合、前述したように位相補償用のキャパシタに供給すべき電流が発生する。その結果、初段の全差動増幅回路１１の差動信号ＰＯＵＴおよびＮＯＵＴにのる電源ノイズが高い周波数でずれてくるため、ＰＳＲＲａｃが劣化することになる。
【００４２】
そこで、初段の全差動増幅回路１１の差動信号ＰＯＵＴおよびＮＯＵＴにのる電源ノイズが同一となるように、全差動増幅回路１１の出力端Ｎ１１ｐおよびＮ１１ｎの両方に、位相補償用のキャパシタＣｃ１１およびＣｃ１２をそれぞれ設けた構成としている。そして、両方のキャパシタＣｃ１１およびＣｃ１２に、ミラー効果を見せるために、出力信号ＯＵＴと初段の差動信号ＰＯＵＴとの間、すなわち、ノードＮｏｕｔと、全差動増幅回路１１の出力端Ｎ１１ｐとの間に、極性反転回路１５を設けている。これにより、電源電圧が交流的に変化した場合に発生する位相補償用のキャパシタに供給すべき電流（図２のＩ１１、Ｉ１２）が等しくなり、差動信号ＰＯＵＴおよびＮＯＵＴにのる電源ノイズが高い周波数でもずれなくなる。
【００４３】
（第２実施形態）
次に第２実施形態を説明する。
図４および図５は、本発明の第２実施形態に係る演算増幅器１０２の一例を示したものであって、図５は図４の詳細を示したものである。なお、上記第１実施形態における演算増幅器１０１と同一部には同一符号を付与している。
図４に示すように、この演算増幅器１０２は、全差動増幅回路（Ａ１）１１と、この全差動増幅回路１１の後段に直列に接続される差動増幅回路（Ａ２）１２と、入出力特性の位相補償を行う位相補償回路１３および１４、さらに１７と、極性を反転させる極性反転回路１５と、出力増幅回路（Ａ３）１６と、位相補償回路１７に交流電流を供給する電流供給回路１８と、を備えている。
【００４４】
すなわち、この第２実施形態は、図１に示す第１実施形態における演算増幅器１０１の構成を基本にし、差動増幅回路１２の後段に、出力増幅回路１６と、位相補償回路１７と、位相補償回路１７に交流電流を供給する電流供給回路１８と、を追加したものであるが、位相補償回路１３および極性反転回路１５は、全差動増幅回路１１の出力端Ｎ１１ｎと出力端子Ｔｏｕｔと接続されるノードＮｏｕｔとの間に接続され、位相補償回路１４は、全差動増幅回路１１の出力端Ｎ１１ｐとノードＮｏｕｔとの間に接続される。
【００４５】
図５に示すように、出力増幅回路１６は、ＮＭＯＳトランジスタＭ１１３およびＰＭＯＳトランジスタＭ１１４が直列接続されてなり、ＮＭＯＳトランジスタＭ１１４側の端部が電源電圧ＶＤＤの端子に接続され、ＰＭＯＳトランジスタＭ１１３側の端部が電源電圧ＶＳＳの端子に接続される。ＰＭＯＳトランジスタＭ１１４のゲートには、前段の差動増幅回路１２の出力信号ＯＵＴ１が入力され、ＮＭＯＳトランジスタＭ１１３のゲートには、出力信号ＯＵＴ１を所定の増幅率で増幅し得るバイアス電圧が与えられる。
【００４６】
ＭＯＳトランジスタＭ１１３およびＭ１１４の接続点が出力増幅回路１６の出力端Ｎ１６となり、この出力端Ｎ１６と、演算増幅器１０２の出力端子ＴｏｕｔとがノードＮｏｕｔを介して接続され、出力増幅回路１６の出力端Ｎ１６からの出力信号が、演算増幅器１０２の出力信号ＯＵＴ２として出力される。
位相補償回路１７は、直列接続された抵抗Ｒｃ１３およびキャパシタＣｃ１３で構成され、抵抗Ｒｃ１３側の端部が、電流供給回路１８の後述のノードＮ１８と接続され、キャパシタＣｃ１３側の端部が演算増幅器１０２の出力端子Ｔｏｕｔに接続される。
【００４７】
電流供給回路１８は、前記図１２に示す電流供給回路５と同一の機能構成を有する。具体的には、ＮＭＯＳトランジスタＭ１１５および、Ｍ１１６と、ＰＭＯＳトランジスタＭ１１７と、キャパシタＣｃ１４と、抵抗Ｒｃ１４とを備える。
ＮＭＯＳトランジスタＭ１１５およびＭ１１６は、カスコード接続されてバイアス電流源を構成し、このバイアス電流源はノードＮ１８と電源電圧ＶＳＳの端子との間に接続される。前記ノードＮ１８は、電流供給回路１８と差動増幅回路１２との接続点であって、差動増幅回路１２の出力信号ＯＵＴ１が与えられる。
【００４８】
ＰＭＯＳトランジスタＭ１１７は、ノードＮ１８と電源電圧ＶＤＤの端子との間に接続され、ＮＭＯＳトランジスタＭ１１５およびＭ１１６を流れるバイアス電流が差動増幅回路１２から供給されることを防ぐ機能を有する。抵抗Ｒｃ１４およびキャパシタＣｃ１４は直列回路を構成し、この直列回路はＮＭＯＳトランジスタＭ１１６のソースと電源電圧ＶＤＤの端子との間に接続される。また、抵抗Ｒｃ１４およびキャパシタＣｃ１４からなる直列回路は、位相補償回路１７を構成する抵抗Ｒｃ１３およびキャパシタＣｃ１３の直列回路と等価な回路である。換言すると、両直列回路は、インピーダンスが等しい回路である。
【００４９】
ＭＯＳトランジスタＭ１５〜Ｍ１７の各ゲートには、ＭＯＳトランジスタＭ１５およびＭ１６がカスコード接続で構成される電流源、ＭＯＳトランジスタＭ１７が電流源とみなせる、適当なバイアス電圧が与えられる。
つまり、この第２実施形態は、差動増幅回路１２と出力増幅回路１６と位相補償回路１７と電流供給回路１８とを一つの差動増幅回路とみなすと、この差動増幅回路と全差動増幅回路１１との接続点である差動信号ＰＯＵＴの出力端Ｎ１１ｐと、この差動増幅回路の出力端であるノードＮｏｕｔとの間に第１の位相補償部としての位相補償回路１４が接続され、第２の位相補償部としての位相補償回路１３は、極性反転回路１５と直列に接続されて、全差動増幅回路１１と差動増幅回路との接続点である差動信号ＮＯＵＴの出力端Ｎ１１ｎと、差動増幅回路の出力端であるノードＮｏｕｔとの間に接続される。
【００５０】
これにより、電源電圧が交流的に変化した場合に発生する位相補償用のキャパシタに供給すべき電流（図５のＩ１１、Ｉ１２）が等しくなり、差動信号ＰＯＵＴおよびＮＯＵＴにのる電源ノイズが高い周波数でもずれなくなる。
また従来技術で述べたように、電源電圧が交流的に変化した場合にＰＭＯＳトランジスタＭ１１４のゲート・ソース間電圧Ｖｇｓを一定に保つために、キャパシタＣｃ１３に流れる電流Ｉ１３を電源電圧ＶＤＤの端子から抵抗Ｒｃ１４とキャパシタＣｃ１４を通って流れる電流Ｉ１４によって供給するようにした。これにより、差動増幅回路１が出力する電流Ｉｄｉｆｆを小さくして電源電圧除去比の改善を図ることができる。
【００５１】
このような構成とすることで、ＰＳＲＲ特性を向上させた、通常信号パスのゲインを上げた３ステージ構成の演算増幅器を実現することができる。
なお、上記第１実施形態における演算増幅器１０１では、極性反転回路１５を全差動増幅回路１１の出力端Ｎ１１ｐと出力端子Ｔｏｕｔとの間に設けているのに対し、第２実施形態における演算増幅器１０２では、極性反転回路１５を全差動増幅回路１１の出力端Ｎ１１ｎと出力端子Ｔｏｕｔとの間に設けているが、極性反転回路１５は、全差動増幅回路１１の出力端Ｎ１１ｐ側およびＮ１１ｎ側のいずれの側に設けてもよい。
【００５２】
また、上記第１実施形態においては、全差動増幅回路１１の出力端側に位相補償回路１３を設け、位相補償回路１３と演算増幅器１０１の出力端Ｔｏｕｔとの間に、極性反転回路１５を設けた場合について説明したが、これに限るものではない。
例えば図６（ａ）に示すように、全差動増幅回路１１の出力端側に極性反転回路１５を設け、極性反転回路１５と演算増幅器１０１の出力端Ｔｏｕｔとの間に、位相補償回路１３を設けることも可能である。また、図６（ｂ）に示すように、位相補償回路１３を構成する抵抗（Ｒｃ１１）とキャパシタ（Ｃｃ１１）との間に、極性反転回路１５を設けてもよい。第２実施形態についても同様に、極性反転回路１５を全差動増幅回路１１の出力端側に設けてもよく、また、位相補償回路１３を構成する抵抗とキャパシタとの間に設けてもよい。
【符号の説明】
【００５３】
１、１２  差動増幅回路
２、１６  出力増幅回路
３、１３、１４、１７  位相補償回路
４  出力端子
５、１８  電流供給回路
１１  全差動増幅回路
１５  極性反転回路
１０１、１０２  演算増幅器
【図１】
2014082535.tif 000003
【図２】
2014082535.tif 000004
【図３】
2014082535.tif 000005
【図４】
2014082535.tif 000006
【図５】
2014082535.tif 000007
【図６】
2014082535.tif 000008
【図７】
2014082535.tif 000009
【図８】
2014082535.tif 000010
【図９】
2014082535.tif 000011
【図１０】
2014082535.tif 000012
【図１１】
2014082535.tif 000013
【図１２】
2014082535.tif 000014
【図１３】
2014082535.tif 000015