(57)【要約】【課題】入力電流の強度を高めるとともに、電源ピンを流れる電流の強度を低減させることができるソリッドステートディスクを提供すること。【解決手段】本発明に係るソリッドステートディスクがＤＤＲ２メモリスロットに接続された場合、電圧検出回路は、第一電源ピンを介して第一電圧を検出し且つ第一制御信号を出力して、第一電子スイッチを導通させ、且つ第二電子スイッチを遮断させ、第二電源ピンは、マザーボードから入力された電圧を第一電子スイッチを介して電源回路に提供し、ソリッドステートディスクがＤＤＲ３メモリスロットに接続された場合、電圧検出回路は、第一電源ピンを介して第二電圧を検出し、且つ第二制御信号を出力して、第一電子スイッチを遮断させ、且つ第二電子スイッチを導通させ、第三電源ピンは、マザーボードから入力された電圧を第二電子スイッチを介して電源回路に提供する。【選択図】図１
2014127207.tif 000002
【特許請求の範囲】
【請求項１】
第一電子スイッチと、第二電子スイッチと、電圧検出回路と、電源回路と、コネクタと、を備えるソリッドステートディスクであって、
前記コネクタは、複数の第一電源ピンと、複数の第二電源ピンと、複数の第三電源ピンと、を備え、また、前記コネクタには、第一凹溝及び第二凹溝がそれぞれ設けられ、
前記電圧検出回路の入力端子は、前記第一電源ピンに接続され、前記電圧検出回路の出力端子は、前記第一電子スイッチの第一端子及び前記第二電子スイッチの第一端子にそれぞれ接続され、前記第一電子スイッチの第二端子は、前記コネクタの前記第二電源ピンに接続され、前記第一電子スイッチの第三端子は、前記電源回路に接続され、前記第二電子スイッチの第二端子は、前記コネクタの第三電源ピンに接続され、前記第二電子スイッチの第三端子は、前記第一電子スイッチの前記第三端子に接続され、
前記ソリッドステートディスクが１つのＤＤＲ２メモリスロットに接続された場合、前記第一凹溝は、前記ＤＤＲ２メモリスロット内の突起と係合して導通し、前記電圧検出回路は、前記第一電源ピンを介して第一電圧を検出し、且つ当該第一電圧に基づいて第一制御信号を出力して、前記第一電子スイッチを導通させると共に、前記第二電子スイッチを遮断させるように制御し、前記第二電源ピンは、マザーボードから入力された電圧を前記第一電子スイッチを介して前記電源回路に提供し、
前記ソリッドステートディスクが１つのＤＤＲ３メモリスロットに接続された場合、前記第二凹溝は、前記ＤＤＲ３メモリスロット内の突起と係合して導通し、前記電圧検出回路は、前記第一電源ピンを介して第二電圧を検出し、且つ当該第二電圧に基づいて第二制御信号を出力して、前記第一電子スイッチを遮断させると共に、前記第二電子スイッチを導通させるように制御し、前記第三電源ピンは、前記マザーボードから入力された電圧を前記第二電子スイッチを介して前記電源回路に提供することを特徴とするソリッドステートディスク。
【請求項２】
前記ソリッドステートディスクは、第一コンデンサと、第二コンデンサと、第三コンデンサと、を備え、前記第一コンデンサは、前記第一電子スイッチの前記第二端子とアースとの間に接続され、前記第二コンデンサは、前記第二電子スイッチの前記第二端子とアースとの間に接続され、前記第三コンデンサは、前記第一電子スイッチの前記第三端子及び前記第二電子スイッチの前記第三端子とアースとの間に接続されることを特徴とする請求項１に記載のソリッドステートディスク。
【請求項３】
前記第一電子スイッチは、Ｎチャンネルフィールドエフェクトトランジスタであり、前記第二電子スイッチは、Ｐチャンネルフィールドエフェクトトランジスタであり、
前記第一電子スイッチの前記第一端子、前記第二端子及び前記第三端子は、前記Ｎチャンネルフィールドエフェクトトランジスタのゲート電極、ソース電極及びドレイン電極にそれぞれ対応して、
前記第二電子スイッチの前記第一端子、前記第二端子及び前記第三端子は、前記Ｐチャンネルフィールドエフェクトトランジスタのゲート電極、ソース電極及びドレイン電極にそれぞれ対応していることを特徴とする請求項１または２に記載のソリッドステートディスク。
【請求項４】
前記第一電源ピンは、前記ＤＤＲ２メモリスロット及び前記ＤＤＲ３メモリスロット上における同じ電源ピンに対応して設けられ、前記第二電源ピンは、前記ＤＤＲ２メモリスロットにおける残りの電源ピンに対応して設けられ、前記第三電源ピンは、前記ＤＤＲ３メモリスロットにおける残りの電源ピンに対応して設けられることを特徴とする請求項１に記載のソリッドステートディスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソリッドステートディスクに関するものである。
【背景技術】
【０００２】
現在、市販されているソリッドステートディスクは、マザーボード上のＤＤＲ２メモリスロット或いはＤＤＲ３メモリスロットに接続されて、前記マザーボードから電圧が入力され、且つＳＡＴＡケーブルを介して前記マザーボードのＳＡＴＡコネクタに接続されて、ＳＡＴＡ信号を受信することによって、前記マザーボードと通信する。しかし、前記ＤＤＲ２メモリスロットと前記ＤＤＲ３メモリスロットとの間には、一部の電源ピンのみしか互いに一致しないので、ソリッドステートディスクは前記２種類のメモリスロットに対して互換性が悪い。
【０００３】
ソリッドステートディスクに前記２種類のメモリスロットを兼用させるために、前記ＤＤＲ２／ＤＤＲ３メモリスロットに設けられた電源ピンの数を一定の範囲内に限定する。しかし、この場合、ソリッドステートディスクに入力される電流の強度は大きく低下し、且つＤＤＲ２メモリスロット或いはＤＤＲ３メモリスロットの電源ピンに配分される電流は大きくなるので、ソリッドステートディスクが損損する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以上の問題点に鑑みて、本発明は、ソリッドステートディスクに入力される電流の強度を高めるとともに、電源ピンを流れる電流の強度を低減させることができるソリッドステートディスクを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明に係るソリッドステートディスクは、第一電子スイッチと、第二電子スイッチと、電圧検出回路と、電源回路と、コネクタと、を備える。前記コネクタは、複数の第一電源ピンと、複数の第二電源ピンと、複数の第三電源ピンと、を備え、また、前記コネクタには、第一凹溝及び第二凹溝がそれぞれ設けられ、前記電圧検出回路の入力端子は、前記第一電源ピンに接続され、前記電圧検出回路の出力端子は、前記第一電子スイッチの第一端子及び前記第二電子スイッチの第一端子にそれぞれ接続され、前記第一電子スイッチの第二端子は、前記コネクタの前記第二電源ピンに接続され、前記第一電子スイッチの第三端子は、前記電源回路に接続され、前記第二電子スイッチの第二端子は、前記コネクタの第三電源ピンに接続され、前記第二電子スイッチの第三端子は、前記第一電子スイッチの前記第三端子に接続され、前記ソリッドステートディスクが１つのＤＤＲ２メモリスロットに接続された場合、前記第一凹溝は、前記ＤＤＲ２メモリスロット内の突起と係合して導通し、前記電圧検出回路は、前記第一電源ピンを介して第一電圧を検出し、且つ当該第一電圧に基づいて第一制御信号を出力して、前記第一電子スイッチを導通させ、且つ前記第二電子スイッチを遮断させるように制御し、前記第二電源ピンは、マザーボードから入力された電圧を前記第一電子スイッチを介して前記電源回路に提供し、前記ソリッドステートディスクが１つのＤＤＲ３メモリスロットに接続された場合、前記第二凹溝は、前記ＤＤＲ３メモリスロット内の突起と係合して導通し、前記電圧検出回路は、前記第一電源ピンを介して第二電圧を検出し、且つ当該第二電圧に基づいて第二制御信号を出力して、前記第一電子スイッチを遮断させ、且つ前記第二電子スイッチを導通させるように制御し、前記第三電源ピンは、前記マザーボードから入力された電圧を前記第二電子スイッチを介して前記電源回路に提供する。
【発明の効果】
【０００６】
従来の技術と異なり、本発明のソリッドステートディスクは、ＤＤＲ２メモリスロットに接続できると共に、ＤＤＲ３メモリスロットにも接続できる。また、本発明のソリッドステートディスクは、第一電源ピンを介してマザーボードから電圧を取得するほかに、さらに第二電源ピン或いは第三電源ピンを介して前記マザーボードから電圧が入力される。従って、本発明は、ソリッドステートディスクに入力される電流の強度を高めると共に、第一電源ピンを流れる電流の値を低減して、ソリッドステートディスクが損傷することを防止できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係るソリッドステートディスクの回路図である。
【発明を実施するための形態】
【０００８】
図１に示すように、本発明の実施形態に係るソリッドステートディスク１００は、コンデンサＣ１〜Ｃ３と、２つの電子スイッチと、電圧検出回路２０と、電源回路３０と、コネクタ１０と、を備える。本実施形態において、前記２つの電子スイッチの中の１つはＮチャンネルフィールドエフェクトトランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）Ｑ１であり、もう１つはＰチャンネルフィールドエフェクトトランジスタＱ２である。本発明のソリッドステートディスク１００に含まれる他の電子部品（例えば、制御チップ及び記憶チップ等）は、従来のソリッドステートディスクと同じであるので、ここでの詳しい説明は省略し、図面中にも表示しない。
【０００９】
コネクタ１０は、ソリッドステートディスク１００のボード本体の縁に沿って設けられ、且つ複数の第一電源ピン１１と、複数の第二電源ピン１２と、複数の第三電源ピン１３と、を備える。また、コネクタ１０には、ＤＤＲ３メモリスロット内の突起と組み合せられる凹溝１１０及びＤＤＲ２メモリスロット内の突起と組み合せられる凹溝１２０が設けられている。第一電源ピン１１は、ＤＤＲ２メモリスロット及びＤＤＲ３メモリスロット上における同じ電源ピンに対応して設けられる。第二電源ピン１２は、ＤＤＲ２メモリスロットにおける残りの電源ピンに対応して設けられる。第三電源ピン１３は、ＤＤＲ３メモリスロットにおける残りの電源ピンに対応して設けられる。
【００１０】
第一電源ピン１１は、電圧検出回路２０の入力端子に接続され、電圧検出回路２０の出力端子は、前記ＮチャンネルフィールドエフェクトトランジスタＱ１のゲート電極及び前記ＰチャンネルフィールドエフェクトトランジスタＱ２のゲート電極にそれぞれ接続される。前記ＮチャンネルフィールドエフェクトトランジスタＱ１のソース電極は、コンデンサＣ１を介して接地されると共に、コネクタ１０の第二電源ピン１２に接続される。前記ＮチャンネルフィールドエフェクトトランジスタＱ１のドレイン電極は、電源回路３０に接続されると共に、コンデンサＣ３を介して接地される。
【００１１】
前記ＰチャンネルフィールドエフェクトトランジスタＱ２のソース電極は、コンデンサＣ２を介して接地されると共に、コネクタ１０の第三電源ピン１３に接続される。前記ＰチャンネルフィールドエフェクトトランジスタＱ２のドレイン電極は、前記ＮチャンネルフィールドエフェクトトランジスタＱ１のドレイン電極に接続される。
【００１２】
使用する場合、ソリッドステートディスク１００はそのコネクタ１０を介して前記ＤＤＲ２メモリスロットに接続されると、コネクタ１０の凹溝１２０はＤＤＲ２メモリスロット内の突起と互いに係合して導通し、第一電源ピン１１及び第二電源ピン１２には、前記ＤＤＲ２メモリスロット内の電源ピンに電気的に接続されて、第一電圧（例えば、１．８Ｖ）が入力される。この時、電圧検出回路２０は、第一電源ピン１１を介して前記第一電圧を検出し、且つ当該第一電圧に基づいて高レベル信号を出力する。これにより、前記ＮチャンネルフィールドエフェクトトランジスタＱ１は導通され、前記ＰチャンネルフィールドエフェクトトランジスタＱ２は遮断される。第二電源ピン１２は、マザーボードから入力された電圧を前記ＮチャンネルフィールドエフェクトトランジスタＱ１を介して電源回路３０に提供する。その後、電源回路３０は、第二電源ピン１２からの電圧を変換した後に、該変換した電圧をソリッドステートディスク１００の他の電子部品に提供する。つまり、ソリッドステートディスク１００には、第一電源ピン１１を介して前記マザーボードから電圧が入力されるだけでなく、第二電源ピン１２を介しても前記マザーボードから電圧が入力される。これにより、ソリッドステートディスク１００に入力される電流の強度を高め、且つ第一電源ピン１１を流れる電流を低減することができる。
【００１３】
また、ソリッドステートディスク１００がそのコネクタ１０を介してＤＤＲ３メモリスロットに接続されると、コネクタ１０の凹溝１１０はＤＤＲ３メモリスロット内の突起と互いに係合して導通し、第一電源ピン１１及び第三電源ピン１３は前記ＤＤＲ３メモリスロット内の電源ピンに電気的に接続されて、第二電圧（例えば、１．５Ｖ）が入力される。この時、電圧検出回路２０は、第一電源ピン１１を介して前記第二電圧を検出し、且つ当該第二電圧に基づいて低レベル信号を出力する。これにより、前記ＮチャンネルフィールドエフェクトトランジスタＱ１は遮断され、前記ＰチャンネルフィールドエフェクトトランジスタＱ２は導通される。第三電源ピン１３は、前記マザーボードから入力された電圧を前記ＰチャンネルフィールドエフェクトトランジスタＱ２を介して電源回路３０に提供する。電源回路３０は、第三電源ピン１３からの電圧を変換した後に、該変換した電圧をソリッドステートディスク１００の他の電子部品に提供する。つまり、ソリッドステートディスク１００には、第一電源ピン１１を介して前記マザーボードから電圧が入力されるだけでなく、第三電源ピン１３を介しても前記マザーボードから電圧が入力される。これにより、ソリッドステートディスク１００に入力される電流の強度を高め、且つ第一電源ピン１１を流れる電流を低減することができる。
【００１４】
上記の実施形態から分かるように、本発明のソリッドステートディスク１００は、ＤＤＲ２メモリスロットに接続できると共に、ＤＤＲ３メモリスロットにも接続できる。また、本発明のソリッドステートディスク１００には、第一電源ピン１１を介してマザーボードから電圧が入力されるほかに、さらに第二電源ピン１２或いは第三電源ピン１３を介して前記マザーボードから電圧が入力される。従って、本発明は、ソリッドステートディスク１００に入力される電流の強度を高めると共に、第一電源ピン１１を流れる電流の値を低減させて、ソリッドステートディスク１００が損傷することを防止できる。
【符号の説明】
【００１５】
１０  コネクタ
１１  第一電源ピン
１２  第二電源ピン
１３  第三電源ピン
２０  圧検出回路
３０  電源回路
１００  ソリッドステートディスク
１１０、１２０  凹溝
Ｑ１  Ｎチャンネルフィールドエフェクトトランジスタ
Ｑ２  Ｐチャンネルフィールドエフェクトトランジスタ
Ｃ１〜Ｃ３  コンデンサ
【図１】
2014127207.tif 000003