Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】令和3年9月2日(2021.9.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１耐圧のデバイスと前記第１耐圧よりも低い第２耐圧のデバイスとを含んで構成されるサンプルホールド回路であって、
前記サンプルホールド回路は、
入力端子に一端が接続され、前記第１耐圧のデバイスから出力された第１信号により動作する前記第１耐圧の第１スイッチ素子と、
前記第１スイッチ素子の他端に一端が接続されたサンプル及びホールド用の第１コンデンサと、
一端が前記第１コンデンサの一端に接続され、他端が前記第１耐圧側のコモンモード電圧に接続され、前記第１耐圧のデバイスから出力された第２信号により動作する前記第１耐圧の第２スイッチ素子と、
一端が前記第１コンデンサの他端に接続され、他端が前記第２耐圧側のコモンモード電圧に接続され、前記第２耐圧のデバイスから出力された第３信号により動作する前記第２耐圧の第３スイッチ素子と、
一端が前記第１コンデンサの他端に接続され、他端が出力端子に接続され、前記第２耐圧のデバイスから出力された第４信号により動作する前記第２耐圧の第４スイッチ素子と、
を有する、サンプルホールド回路。
【請求項２】
前記第２耐圧側のデバイスに入力されるクロック信号又は前記クロック信号に基づく信号をレベルアップシフトすることにより前記第１及び第２信号を生成し、前記クロック信号に基づく前記第３及び第４信号を生成する信号生成回路を更に備える、請求項１に記載のサンプルホールド回路。
【請求項３】
前記信号生成回路は、
前記クロック信号又は前記クロック信号に基づく信号をレベルアップシフトするアップシフト回路であって、入力側が前記第２耐圧のデバイスで構成され、出力側が前記第１耐圧のデバイスで構成されるアップシフト回路を有する、請求項２に記載のサンプルホールド回路。
【請求項４】
前記第２信号は、前記第２スイッチ素子を導通状態に維持する第２導通期間信号を含んでおり、前記第４信号は、前記第４スイッチ素子を導通状態に維持する第４導通期間信号を含んでおり、
前記アップシフト回路における入出力の耐圧差で生じる前記第２導通期間信号のクロック遅延に対して、前記信号生成回路は、前記第２スイッチ素子の導通期間と前記第４スイッチ素子の導通期間とをオーバーラップさせる前記第４信号を生成する、請求項３に記載のサンプルホールド回路。
【請求項５】
前記信号生成回路は、前記第２信号をレベルダウンシフトするダウンシフト回路を更に有し、前記第２信号をレベルダウンシフトした信号に基づき、前記第４信号を生成する、請求項４に記載のサンプルホールド回路。
【請求項６】
前記第１信号は、前記第１スイッチ素子を導通状態に維持する第１導通期間信号を含んでおり、前記第３信号は、前記第３スイッチ素子を導通状態に維持する第３導通期間信号を含んでおり、
前記信号生成回路は、前記第１スイッチ素子の導通期間と前記第３スイッチ素子の導通期間とをオーバーラップさせる前記第３信号を生成する、請求項５に記載のサンプルホールド回路。
【請求項７】
前記サンプルホールド回路は、前記第１コンデンサに基づく出力電圧を抑制する電圧抑制回路を更に有する、請求項１に記載のサンプルホールド回路。
【請求項８】
前記電圧抑制回路は、前記第１コンデンサの前記第２耐圧側の他端に接続され、他端が前記第１耐圧側のコモンモード電圧に接続される第２コンデンサを有し、
前記第２スイッチ素子が導通状態であり、且つ前記第１スイッチ素子、前記第３スイッチ素子及び前記第４スイッチ素子が遮断状態である期間に、第１コンデンサに蓄電された電荷を前記第２コンデンサに分配することで、前記第３及び第４スイッチにかかる電圧を前記第２耐圧のレベルに抑制する、請求項７に記載のサンプルホールド回路。
【請求項９】
前記電圧抑制回路は、第４スイッチ素子の出力側の端子に反転入力端子が接続され、前記出力端子に第２出力端子が接続され、負帰還を有するオペアンプであって、前記第４スイッチ素子の導通状態に前記第４スイッチの出力側の電圧を前記第２耐圧のレベルに抑制する、請求項７に記載のサンプルホールド回路。
【請求項１０】
前記サンプルホールド回路は、前記入力端子及び前記出力端子に並列接続される回路を、少なくとも２以上有しており、
前記第３信号は、前記第３スイッチ素子を導通状態に維持する第３導通期間信号を含んでおり、
前記信号生成回路は、前記第３信号に含まれる第３導通期間信号の終了時刻を前記入力端子に入力される入力信号のサンプリングタイミングに合わせて時間をずらして生成し、前記２以上の回路ごとに順次出力する、請求項２に記載のサンプルホールド回路。
【請求項１１】
第１耐圧のデバイスと前記第１耐圧よりも低い第２耐圧のデバイスで構成されるサンプルホールド回路であって、
前記第サンプルホールド回路は、
サンプル及びホールド用の第１コンデンサと、
前記第１コンデンサの前記第１耐圧側の一端に接続され、前記第１耐圧のデバイスから出力された信号により動作する第１耐圧のスイッチ素子と、
前記第１コンデンサの前記第２耐圧側の他端に接続され、前記第２耐圧のデバイスから出力された信号により動作する第２耐圧のスイッチ素子と、を有し、
前記第１耐圧のスイッチ素子、および前記第２耐圧のスイッチ素子それぞれの導通状態と遮断状態の切り替えにより、前記第１コンデンサのサンプル期間とホールド期間を切り替える、サンプルホールド回路。
【手続補正書】
【提出日】令和3年5月10日(2021.5.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
給紙口および排紙口を有する経路に設けられ、第１の媒体を搬送する第１の搬送ローラ
ーと、
前記第１の搬送ローラーが設けられた前記経路とは異なる経路に設けられ、第２の媒体
を搬送する第２の搬送ローラーと、
前記第１の搬送ローラーによって搬送される前記第１の媒体の表面を読み取る読取部と
、
前記第２の搬送ローラーによって搬送される前記第２の媒体に印刷をする印刷部と、
前記第１の搬送ローラーおよび前記読取部を制御する読取制御部と、
前記第２の搬送ローラーおよび前記印刷部を制御する印刷制御部と、
前記印刷部に供給される前記第２の媒体が巻かれたロールを支持するロール支持部と、
前記ロール支持部を前記搬送方向に沿って移動可能に構成する引出部と、を備え、
前記第１の搬送ローラー、前記給紙口、前記排紙口、および前記読取部は、前記印刷部
による印刷位置における搬送方向において、前記印刷部の下流方向に配置され、
前記引出部は、前記ロール支持部が前記読取部の鉛直下方に位置する閉位置と、前記ロ
ール支持部が前記搬送方向において、前記読取部の下流方向に位置する開位置と、の間で
移動可能であることを特徴とする複合機。
【請求項２】
前記印刷制御部は、前記搬送方向において、前記ロール支持部の上流方向かつ前記印刷
部の鉛直下方に配置されていることを特徴とする請求項１に記載の複合機。
【請求項３】
前記読取制御部は、前記読取部による読取位置における読取搬送方向において、前記給
紙口と前記排紙口との間に配置されていることを特徴とする請求項１または請求項２に記
載の複合機。
【請求項４】
前記読取搬送方向において、前記読取部の上流方向かつ前記印刷部による前記印刷位置
の鉛直上方に、カバーを備え、
前記カバーは、前記読取搬送方向の上流端を回動軸として回動可能であることを特徴と
する請求項３に記載の複合機。
【手続補正書】
【提出日】令和3年9月8日(2021.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定のソースクロックで動作する回路中の所定のデータパス内に設けられタイミング余裕度に応じた出力を発生するパスモニタ回路と、
前記パスモニタ回路の出力に基づいて前記回路で用いる電源電圧を設定する電源電圧制御回路と、
前記パスモニタ回路の出力により得られる前記電源電圧が所定の閾値よりも低下したことの検出結果に基づいて、前記ソースクロックを分周したクロックを前記回路に供給するクロック生成回路と、
を具備する半導体装置。
【請求項２】
前記パスモニタ回路は、カナリアフリップフロップを含む
請求項１に記載の半導体装置。
【請求項３】
前記カナリアフリップフロップに発生する疑似タイミングエラーに基づいて、前記電源電圧が所定の閾値よりも低下したことを示す検出結果を得ると、前記クロック生成回路に前記ソースクロックを分周させるクロック制御部
を更に具備する請求項２に記載の半導体装置。
【請求項４】
前記カナリアフリップフロップは、遅延量の調整機能を有している
請求項２に記載の半導体装置。
【請求項５】
前記カナリアフリップフロップの遅延量を調整することで、前記パスモニタ回路を最もタイミング余裕度が小さいワーストパスに設けたことと等価にするパスモニタ制御部
を更に具備する請求項４に記載の半導体装置。
【請求項６】
前記電源電圧制御回路は、遅延量の調整機能を有する前記カナリアフリップフロップに疑似タイミングエラーが発生するときの出力電圧に基づいて前記電源電圧を設定する
請求項５に記載の半導体装置。
【請求項７】
前記クロック生成回路は、パルスマスク型分周器によって構成される
請求項１に記載の半導体装置。
【請求項８】
前記パスモニタ回路は、カナリアフリップフロップを含み、
前記カナリアフリップフロップに発生する疑似タイミングエラーに基づいて、前記電源電圧が所定の閾値よりも低下したことを示す検出結果を得ると、前記クロック生成回路に前記ソースクロックのパルスマスク制御を有効にするクロック制御部
を更に具備する請求項７に記載の半導体装置。
【請求項９】
所定のソースクロックで動作する回路中の所定のデータパス内に設けられたタイミング余裕度に応じた出力を発生するパスモニタ回路の出力に基づいて前記回路で用いる電源電圧を設定し、
前記パスモニタ回路の出力により得られる前記電源電圧が所定の閾値よりも低下したことの検出結果に基づいて、前記ソースクロックを分周したクロックを前記回路に供給する
半導体装置の制御方法。
【手続補正書】
【提出日】令和3年8月17日(2021.8.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
第１のゲート電極と、
第２のゲート電極と、
第１の面と、前記第１の面と対向する第２の面を有し、前記第１の面の側に前記第１の電極及び前記第１のゲート電極とが設けられ、前記第２の面の側に前記第２の電極及び前記第２のゲート電極とが設けられた半導体層であって、
第１の部分と、前記第１の部分と前記第１の面との間に設けられ前記第１の部分よりもキャリア濃度の高い第２の部分と、前記第２の部分と前記第１の面との間に設けられ前記第２の部分よりもキャリア濃度の低い第３の部分と、を有する第１導電形の第１の半導体領域と、
前記第１の半導体領域と前記第１の面との間に設けられ、一部が前記第１のゲート電極と対向する第２導電形の第２の半導体領域と、
前記第２の半導体領域と前記第１の面との間に設けられ、一部が前記第１のゲート電極と対向し、一部が前記第１の電極と接する第１導電形の第３の半導体領域と、
前記第１の半導体領域と前記第２の面との間に設けられ、一部が前記第２のゲート電極と対向し、一部が前記第２の電極と接する第２導電形の第４の半導体領域と、
前記第４の半導体領域と前記第２の面との間に設けられ、一部が前記第２のゲート電極と対向し、一部が前記第２の電極と接する第１導電形の第５の半導体領域と、
と有する半導体層と、
を備える半導体装置。
【請求項２】
前記第１の面の法線の方向を第１の方向と定義し、前記第２の半導体領域から前記第４の半導体領域までの前記第１の方向の距離を第１の距離と定義し、前記第２の半導体領域から前記第２の部分のキャリア濃度分布の第１のピークまでの前記第１の方向の距離を第２の距離と定義した場合に、前記第２の距離は前記第１の距離の４分の１よりも大きく、前記第２の距離は前記第１の距離の４分の３よりも小さい請求項１記載の半導体装置。
【請求項３】
前記第１のピークのキャリア濃度は、前記第１の部分のキャリア濃度及び前記第３の部分のキャリア濃度の１０倍以上である請求項２記載の半導体装置。
【請求項４】
前記第１のピークのキャリア濃度は、１×１０１４ｃｍ−３以上１×１０１５ｃｍ−３以下である請求項２又は請求項３記載の半導体装置。
【請求項５】
前記第２の部分のキャリア濃度分布の半値全幅は、５μｍ以上２０μｍ以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１の半導体領域は、前記第１の部分と前記第２の面との間に設けられ前記第１の部分よりもキャリア濃度の高い第４の部分と、前記第４の部分と前記第２の面との間に設けられ前記第４の部分よりもキャリア濃度の低い第５の部分と、を有する請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記半導体層は、前記第１の半導体領域と前記第４の半導体領域との間に設けられ、前記第１の半導体領域よりもキャリア濃度の高い第１導電形の第６の半導体領域を有する請求項１記載の半導体装置。
【請求項８】
前記第６の半導体領域のキャリア濃度分布の第２のピークのキャリア濃度は、前記第２の部分のキャリア濃度分布の第１のピークのキャリア濃度の１０倍以上である請求項７記載の半導体装置。
【請求項９】
前記第２の部分のキャリア濃度分布の半値全幅は、前記第６の半導体領域のキャリア濃度分布の半値全幅よりも大きい請求項７又は請求項８記載の半導体装置。
【手続補正書】
【提出日】令和3年1月19日(2021.1.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の部品収納部にそれぞれ電子部品を収納したキャリアテープを繰り出して供給位置で前記電子部品を採取可能とするフィーダが設けられ、電子部品装着機に装備されるデバイスパレットと、
前記デバイスパレットに配置されるバケット部材と、
前記キャリアテープが巻回されたテープリールを回転可能かつ交換可能に保持する上側リールホルダおよび下側リールホルダを有し、前記バケット部材に対して着脱可能に保持されるリール保持装置と、
を備える部品供給装置。
【請求項２】
前記デバイスパレットは、複数の前記フィーダを前記電子部品装着機の幅方向に列設可能であり、
前記バケット部材は、複数の前記リール保持装置を前記幅方向に保持可能である、
請求項１に記載の部品供給装置。
【請求項３】
複数の部品収納部にそれぞれ電子部品を収納したキャリアテープを繰り出して供給位置で前記電子部品を採取可能とするフィーダが設けられ、電子部品装着機に装備されるデバイスパレットと、
前記電子部品装着機の幅方向に列設される複数の前記フィーダに対応して前記キャリアテープが巻回されたテープリールを保持可能なバケット部材と、
前記テープリールを回転可能かつ交換可能に保持する上側リールホルダおよび下側リールホルダを有し、前記バケット部材に対して着脱可能に保持されるリール保持装置と、
を備える部品供給装置。
【請求項４】
前記フィーダは、第１の前記キャリアテープの後端に続いて第２の前記キャリアテープを自動的に繰り出す機能を備えたオートローディングフィーダを含む、請求項１ないし３のいずれか一項に記載の部品供給装置。
【請求項５】
前記リール保持装置は、第１の前記キャリアテープおよび第２の前記キャリアテープを前記オートローディングフィーダに送給する、請求項４に記載の部品供給装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本明細書は、複数の部品収納部にそれぞれ電子部品を収納したキャリアテープを繰り出して供給位置で前記電子部品を採取可能とするフィーダが設けられ、電子部品装着機に装備されるデバイスパレットと、前記デバイスパレットに配置されるバケット部材と、前記キャリアテープが巻回されたテープリールを回転可能かつ交換可能に保持する上側リールホルダおよび下側リールホルダを有し、前記バケット部材に対して着脱可能に保持されるリール保持装置と、を備える部品供給装置を開示する。
また、本明細書は、複数の部品収納部にそれぞれ電子部品を収納したキャリアテープを繰り出して供給位置で前記電子部品を採取可能とするフィーダが設けられ、電子部品装着機に装備されるデバイスパレットと、前記電子部品装着機の幅方向に列設される複数の前記フィーダに対応して前記キャリアテープが巻回されたテープリールを保持可能なバケット部材と、前記テープリールを回転可能かつ交換可能に保持する上側リールホルダおよび下側リールホルダを有し、前記バケット部材に対して着脱可能に保持されるリール保持装置と、を備える部品供給装置を開示する。
【手続補正書】
【提出日】令和3年4月26日(2021.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化珪素からなる第１導電型の半導体基板と、
前記半導体基板上に形成された前記第１導電型の半導体層と、
前記半導体層に形成され、且つ、前記第１導電型とは反対の第２導電型の第１不純物領域と、
前記第１不純物領域に、それぞれ形成された前記第１導電型のドレイン領域および前記第１導電型のソース領域と、
前記第１不純物領域上、前記ドレイン領域上および前記ソース領域上に形成され、且つ、  前記ドレイン領域と前記ソース領域との間に位置している前記第１不純物領域の一部を選択的に開口する開口部を有するフィールド絶縁膜と、
前記開口部内において前記第１不純物領域上に形成され、且つ、前記フィールド絶縁膜よりも薄い厚さを有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
平面視において前記ドレイン領域と前記ソース領域との間に位置し、且つ、前記フィールド絶縁膜の下方に位置している前記第１不純物領域の少なくとも一部に、前記第１不純物領域よりも高い不純物濃度を有する電界緩和層が形成され、
前記フィールド絶縁膜の厚さは、前記ゲート絶縁膜の厚さの１０倍以上である、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記電界緩和層の不純物濃度は、３．０×１０１７／ｃｍ３以上である、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
平面視における前記ドレイン領域と前記ソース領域との間に位置し、且つ、前記フィールド絶縁膜の下方に位置している前記第１不純物領域の全部に、前記電界緩和層が形成されている、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
平面視において前記ドレイン領域および前記ソース領域を囲むように、前記第１不純物領域に形成され、且つ、前記第１不純物領域よりも高い不純物濃度を有する前記第２導電型のボディ領域を更に有し、
前記電界緩和層は、平面視において、前記ドレイン領域と前記ボディ領域との間、および、前記ソース領域と前記ボディ領域との間に位置する前記第１不純物領域にも形成されている、半導体装置。
【請求項５】
請求項２に記載の半導体装置において、
前記電界緩和層の不純物濃度は、３．０×１０１７／ｃｍ３以上であり、且つ、前記ボディ領域の不純物濃度と同じであり、
前記ボディ領域は、前記電界緩和層の一部として形成されている、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記ゲート絶縁膜は、前記開口部外の前記フィールド絶縁膜上にも形成され、
前記ゲート電極は、平面視における第１方向および前記第１方向と直交する第２方向において、前記ゲート絶縁膜を介して前記フィールド絶縁膜上にも形成されている、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記ゲート絶縁膜、前記ゲート電極、前記ソース領域および前記ドレイン領域を含むＭＩＳＦＥＴを複数備え、
複数の前記ＭＩＳＦＥＴは、
前記第１導電型がｎ型であり、且つ、前記第２導電型がｐ型である複数の第１ＭＩＳＦＥＴと、
前記第１導電型がｐ型であり、且つ、前記第２導電型がｎ型である複数の第２ＭＩＳＦＥＴと、
を含む、半導体装置。
【請求項８】
請求項７に記載の半導体装置が複数搭載された圧力伝送器。
【請求項９】
炭化珪素からなる第１導電型の半導体基板と、
前記半導体基板上に形成された前記第１導電型の半導体層と、
前記半導体層に形成され、且つ、前記第１導電型とは反対の第２導電型の電界緩和層と、
前記電界緩和層に、それぞれ選択的に形成された前記第１導電型のドレイン領域および前記第１導電型のソース領域と、
前記電界緩和層上、前記ドレイン領域上および前記ソース領域上に形成され、且つ、前記ドレイン領域と前記ソース領域との間に位置している前記電界緩和層の一部を選択的に開口する開口部を有するフィールド絶縁膜と、
前記開口部内において前記電界緩和層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有し、
平面視において前記ドレイン領域と前記ソース領域との間に位置する前記電界緩和層の不純物濃度は、３．０×１０１７／ｃｍ３以上であり、
前記フィールド絶縁膜の厚さは、前記ゲート絶縁膜の厚さの１０倍以上である、半導体装置。
【請求項１０】
（ａ）炭化珪素からなる第１導電型の半導体基板を準備する工程、
（ｂ）前記半導体基板上に、エピタキシャル成長法によって、前記第１導電型の半導体層を形成する工程、
（ｃ）前記半導体層に、イオン注入によって、前記第１導電型とは反対の第２導電型の第１不純物領域を形成する工程、
（ｄ）前記第１不純物領域に、イオン注入によって、前記第１導電型のドレイン領域および前記第１導電型のソース領域を形成する工程、
（ｅ）平面視において前記ドレイン領域と前記ソース領域との間に位置するように、前記第１不純物領域に、イオン注入法によって、前記第１不純物領域よりも高い不純物濃度を有する電界緩和層を形成する工程、
（ｆ）前記ドレイン領域、前記ソース領域および前記電界緩和層を覆うように、前記第１不純物領域上に、フィールド絶縁膜を形成する工程、
（ｇ）前記ドレイン領域と前記ソース領域との間に位置している前記第１不純物領域の一部を選択的に開口するように、前記フィールド絶縁膜に開口部を形成する工程、
（ｈ）前記開口部内において、前記第１不純物領域上に、前記フィールド絶縁膜よりも薄い厚さを有するゲート絶縁膜を形成する工程、
（ｉ）前記ゲート絶縁膜上に、ゲート電極を形成する工程、
を有し、
前記フィールド絶縁膜の厚さは、前記ゲート絶縁膜の厚さの１０倍以上である、半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
（ｊ）前記（ｈ）工程と前記（ｉ）工程との間に、前記ゲート絶縁膜と前記第１不純物領域との界面が窒化されるように、酸窒化処理を行う工程、
を更に有する、半導体装置の製造方法。
【請求項１２】
請求項１０に記載の半導体装置の製造方法において、
前記電界緩和層の不純物濃度は、３．０×１０１７／ｃｍ３以上である、半導体装置の製造方法。
【請求項１３】
請求項１０に記載の半導体装置の製造方法において、
（ｋ）前記（ｆ）工程前に、平面視において、前記電界緩和層を介して前記ドレイン領域および前記ソース領域を囲むように、前記第１不純物領域に、前記第１不純物領域よりも高い不純物濃度を有する前記第２導電型のボディ領域を形成する工程、
を更に有する、半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
前記（ｅ）工程および前記（ｋ）工程は、別々の工程として行われる、半導体装置の製造方法。
【請求項１５】
請求項１３に記載の半導体装置の製造方法において、
前記（ｅ）工程および前記（ｋ）工程は、同じ工程として行われ、
前記ボディ領域は、前記電界緩和層として形成される、半導体装置の製造方法。
【手続補正書】
【提出日】令和3年11月9日(2021.11.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１配線層、前記第１配線層を被覆する絶縁層、及び前記絶縁層を介して前記第１配線層と接続された第２配線層、を備えた配線基板であって、
前記第２配線層は、前記絶縁層を貫通し前記第１配線層の上面を露出するビアホール内に充填されたビア配線、及び前記絶縁層の上面に前記ビア配線と一体に形成された半導体チップ接続用のパッド、を含むパッド構造体を複数有し、
前記パッド構造体は、
前記絶縁層の上面、前記ビアホールの内壁面、及び前記ビアホール内に露出する前記第１配線層の上面に連続的に形成された第１金属層と、
前記第１金属層上に形成され、前記ビアホールを充填し、更に前記絶縁層の上面よりも上側に延在する、上面が平坦である第２金属層と、
前記第２金属層の上面に形成された第３金属層と、を有し、
複数の前記パッド構造体は、第１パッド構造体と第２パッド構造体とを有し、前記第１パッド構造体のビア配線径は、前記第２パッド構造体のビア配線径と異なり、
前記絶縁層の上面から前記第１パッド構造体の前記第２金属層の上面までの距離は、前記絶縁層の上面から前記第２パッド構造体の前記第２金属層の上面までの距離と同じである配線基板。
【請求項２】
前記第１パッド構造体のパッド径は、前記第２パッド構造体のパッド径と異なる請求項１に記載の配線基板。
【請求項３】
前記第２金属層と前記第３金属層の積層方向において、前記パッドを形成する前記第２金属層の一部は前記第１金属層よりも厚い請求項１又は２に記載の配線基板。
【請求項４】
前記第２金属層と前記第３金属層とは同一の金属材料から形成されている請求項１乃至３の何れか一項に記載の配線基板。
【請求項５】
各々の前記パッド構造体において、前記第２金属層と前記第３金属層とは、前記第２金属層と前記第３金属層の積層方向に対して直交する方向に切った断面の面積が等しい請求項１乃至４の何れか一項に記載の配線基板。
【請求項６】
請求項１乃至５の何れか一項に記載の配線基板と、前記配線基板に実装された半導体チップと、を有し、
前記配線基板の前記パッドと前記半導体チップの電極パッドとが、はんだで接合された半導体パッケージ。
【請求項７】
第１配線層、前記第１配線層を被覆する絶縁層、及び前記絶縁層を介して前記第１配線層と接続された第２配線層、を備えた配線基板の製造方法であって、
前記絶縁層を貫通し前記第１配線層の上面を露出するビアホール内に充填されたビア配線、及び前記絶縁層の上面に前記ビア配線と一体に形成された半導体チップ接続用のパッド、を含むパッド構造体を複数有する第２配線層を形成する工程を含み、
前記第２配線層を形成する工程は、
前記絶縁層を貫通し前記第１配線層の上面を露出するビアホールを形成する工程と、
前記絶縁層の上面、前記ビアホールの内壁面、及び前記ビアホール内に露出する前記第１配線層の上面に第１金属層を連続的に形成する工程と、
前記第１金属層から給電する電解めっき法により、前記第１金属層上に、前記ビアホールを充填し、更に前記絶縁層の上面よりも上側に延在する第２金属層を形成する工程と、
前記第２金属層の全体を薄化し、上面を平坦とする工程と、
薄化後の前記第２金属層の上面に、電解めっき法により、厚さが一定である第３金属層を選択的に形成する工程と、
前記第３金属層をマスクとしたエッチングを行い、前記第３金属層から露出する前記第１金属層及び前記第２金属層を除去する工程と、を有する配線基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本配線基板は、第１配線層、前記第１配線層を被覆する絶縁層、及び前記絶縁層を介して前記第１配線層と接続された第２配線層、を備えた配線基板であって、前記第２配線層は、前記絶縁層を貫通し前記第１配線層の上面を露出するビアホール内に充填されたビア配線、及び前記絶縁層の上面に前記ビア配線と一体に形成された半導体チップ接続用のパッド、を含むパッド構造体を複数有し、前記パッド構造体は、前記絶縁層の上面、前記ビアホールの内壁面、及び前記ビアホール内に露出する前記第１配線層の上面に連続的に形成された第１金属層と、前記第１金属層上に形成され、前記ビアホールを充填し、更に前記絶縁層の上面よりも上側に延在する、上面が平坦である第２金属層と、前記第２金属層の上面に形成された第３金属層と、を有し、複数の前記パッド構造体は、第１パッド構造体と第２パッド構造体とを有し、前記第１パッド構造体のビア配線径は、前記第２パッド構造体のビア配線径と異なり、前記絶縁層の上面から前記第１パッド構造体の前記第２金属層の上面までの距離は、前記絶縁層の上面から前記第２パッド構造体の前記第２金属層の上面までの距離と同じである。
【手続補正書】
【提出日】令和3年9月2日(2021.9.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体部分と、
前記半導体部分上に設けられた第１絶縁膜と、
前記半導体部分上に設けられ、前記第１絶縁膜に接し、前記第１絶縁膜よりも厚く、貫通孔が形成された第２絶縁膜と、
下端が前記半導体部分に接続された第１コンタクトと、
下部が前記貫通孔内に配置され、下端が前記半導体部分に接続された第２コンタクトと、
前記第１コンタクトと前記第２コンタクトとの間に位置し、前記第１絶縁膜上及び前記第２絶縁膜における前記貫通孔を除く部分上に設けられたゲート電極と、
を備えた半導体装置。
【請求項２】
前記第２絶縁膜の上面と前記第１絶縁膜側の第１側面とがなす角度は直角又は鋭角である請求項１記載の半導体装置。
【請求項３】
前記半導体部分は、
第１半導体層と、
前記第１半導体層上の一部に設けられ、第１導電形の第２半導体層と、
前記第２半導体層上の一部に設けられ、第２導電形であり、前記第１コンタクトに接続された第３半導体層と、
前記第１半導体層上の他の一部に設けられ、前記第２導電形であり、前記第２コンタクトに接続された第４半導体層と、
を有した請求項１または２に記載の半導体装置。
【請求項４】
半導体部分と、
前記半導体部分上に設けられた第１絶縁膜と、
前記半導体部分上に設けられ、前記第１絶縁膜に接し、前記第１絶縁膜よりも厚く、上面と前記第１絶縁膜側の第１側面とがなす角度は直角又は鋭角であり、前記上面と前記第１絶縁膜側の反対側の第２側面とがなす角度は鈍角である第２絶縁膜と、
前記第１絶縁膜上及び前記第２絶縁膜上に設けられたゲート電極と、
を備えた半導体装置。
【請求項５】
下端が前記半導体部分に接続された第１コンタクトと、
下端が前記半導体部分に接続された第２コンタクトと、
をさらに備え、
前記ゲート電極は前記第１コンタクトと前記第２コンタクトとの間に位置し、
前記第１絶縁膜は前記第１コンタクトと前記第２絶縁膜との間に位置し、
前記第２絶縁膜は前記第２コンタクトと前記第１絶縁膜との間に位置した請求項４記載の半導体装置。
【請求項６】
前記半導体部分は、
第１半導体層と、
前記第１半導体層上の一部に設けられ、第１導電形の第２半導体層と、
前記第２半導体層上の一部に設けられ、第２導電形であり、前記第１コンタクトに接続された第３半導体層と、
前記第１半導体層上の他の一部に設けられ、前記第２導電形であり、前記第２コンタクトに接続された第４半導体層と、
を有した請求項５記載の半導体装置。
【請求項７】
前記第２絶縁膜における前記半導体部分上に配置された部分の厚さは、前記第２絶縁膜における前記半導体部分内に配置された部分の厚さよりも厚い請求項１〜６のいずれか１つに記載の半導体装置。
【請求項８】
少なくとも下部が前記半導体部分内に設けられた第３絶縁膜をさらに備え、
前記第３絶縁膜の下面は前記第２絶縁膜の下面よりも下方に位置した請求項１〜７のいずれか１つに記載の半導体装置。
【請求項９】
前記第３絶縁膜の上面は、前記第２絶縁膜の上面と同一平面か、又は、前記第２絶縁膜の上面よりも下方に位置した請求項８記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
実施形態は、半導体装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
実施形態の目的は、オン抵抗が低く信頼性が高い半導体装置を提供することである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】令和2年12月16日(2020.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
携帯機器のためのセキュリティ装置であって、
ロックヘッドと、
ロック本体と、
を備え、
前記ロックヘッドは、
前記ロックヘッドから延在し、第１の状態と第２の状態との間を可変である複数のロックフィンガであって、前記ロックヘッドが携帯機器のインタフェースに固定されているときは前記第１の状態にあり、前記ロックヘッドが前記携帯機器の前記インタフェースから取り外しできるときは前記第２の状態にある、複数のロックフィンガと、
第１の係合部材と、
を有し、
前記ロック本体は、
第１の区画であって、前記第１の区画の開口を通して前記ロックヘッドを受容するための第１の区画と、
前記開口に近接し、前記第１の係合部材を補完する第２の係合部材であって、前記第２の係合部材は、前記複数のロックフィンガが前記第１の状態にあるとき、前記第１の係合部材に係合して前記ロックヘッドを前記ロック本体に固定する、第２の係合部材と、
前記ロックヘッドに操作可能に結合されるロック機構を収納するための第２の区画であって、前記複数のロックフィンガの前記状態は前記ロック機構を介して可変である、第２の区画と、
を有し、
前記ロックヘッドと前記ロック機構とは軸方向に離間している、セキュリティ装置。
【請求項２】
前記複数のロックフィンガは、前記第１と第２の係合部材が解放されているときは前記第２の状態にあり、前記ロックヘッドは前記ロック本体から容易に取り外して異なるロックヘッドで置き換えることができる、請求項１に記載のセキュリティ装置。
【請求項３】
前記複数のロックフィンガは水平方向に移動して前記インタフェースの内壁との摩擦を増加させる、請求項１に記載のセキュリティ装置。
【請求項４】
前記ロックヘッドは、前記ロックヘッドの遠位端から反対の近位端まで延在する第１の長手軸を有し、前記ロック機構は、前記ロック機構の遠位端から反対の近位端まで延在する第２の長手軸を有し、
前記第１の長手軸は前記第２の長手軸から特定の距離だけずれている、請求項１に記載のセキュリティ装置。
【請求項５】
前記ロック本体は底部を含み、前記複数のロックフィンガは前記底部から２．６ｍｍ以下の高さにある、請求項１に記載のセキュリティ装置。
【手続補正書】
【提出日】令和3年6月25日(2021.6.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ヘッドマウントデバイスによって提供される仮想空間を介して通信するためにコンピュータで実行されるプログラムであって、前記プログラムはコンピュータに、
仮想空間を定義するステップと、
前記ヘッドマウントデバイスのユーザの表情を検出するステップと、
前記ヘッドマウントデバイスのユーザに対応するアバターオブジェクトとして、予め準備された複数の表情を有するアバターオブジェクトを表示するためのデータにアクセスするステップと、
前記検出される前記ユーザの表情の変化に応じて、前記データに基づく表情を有するアバターオブジェクトを前記仮想空間に提示するステップとを実行させる、プログラム。
【請求項２】
前記ユーザの表情の検出結果の変化率が予め定められた範囲内にある場合に、前記アバターオブジェクトの表情が一定の表情となるように、前記データは規定されている、請求項１に記載のプログラム。
【請求項３】
前記アバターオブジェクトを前記仮想空間に提示するステップは、前記検出された表情を当該ユーザに対応するアバターオブジェクトの表情に反映させることなく、予め準備された表情が反映されたアバターオブジェクトを提示するステップを含む、請求項２に記載のプログラム。
【請求項４】
前記プログラムは、前記コンピュータに、前記予め準備された表情が反映されたアバターオブジェクトの購入を受け付けるインターフェイスオブジェクトを前記仮想空間に提示するステップをさらに実行させる、請求項３に記載のプログラム。
【請求項５】
前記プログラムは、前記コンピュータに、前記検出されたユーザの表情をアバターオブジェクトの表情に反映するか否かの指定を前記ユーザから受け付けるステップをさらに実行させ、
前記予め準備された表情が反映されたアバターオブジェクトを提示するステップは、前記ユーザから受け付けた指定に従って、当該アバターオブジェクトを提示するステップを含む、請求項３または４に記載のプログラム。
【請求項６】
前記予め準備された表情が反映されたアバターオブジェクトを提示するステップは、前記仮想空間を共有する他のユーザの視界に対応する領域内に前記ヘッドマウントデバイスのユーザのアバターオブジェクトが入ったことに基づいて、当該アバターオブジェクトの表情を前記予め準備された表情が反映されたアバターオブジェクトを提示するステップを含む、請求項３〜５のいずれかに記載のプログラム。
【請求項７】
請求項１〜６のいずれかに記載のプログラムを格納したメモリと、
前記メモリに結合され、前記プログラムを実行するためのプロセッサとを備える、情報処理装置。
【請求項８】
ヘッドマウントデバイスによって提供される仮想空間を介して通信するためにコンピュータで実行される方法であって、
仮想空間を定義するステップと、
前記ヘッドマウントデバイスのユーザの表情を検出するステップと、
前記ヘッドマウントデバイスのユーザに対応するアバターオブジェクトとして、予め準備された複数の表情を有するアバターオブジェクトを表示するためのデータにアクセスするステップと、
前記検出される前記ユーザの表情の変化に応じて、前記データに基づく表情を有するアバターオブジェクトを前記仮想空間に提示するステップとを含む、方法。
【誤訳訂正書】
【提出日】令和3年11月5日(2021.11.5)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
デジタルコードの第１ストリームを受信し、前記第１ストリームからデジタルコードの第２ストリームを生成し、第１クロックレートで、前記第１及び第２ストリームの前記デジタルコードを復号する復号部を有する復号部（３）と、
前記第１ストリームの前記デコードされたデジタルコードを受信する主デジタル電力増幅器（５）と、
前記第１クロックレートより高い第２クロックレートで前記第２ストリームが前記デコードされたデジタルコードをアップサンプリングするアップサンプリング部（４）と、
前記第２クロックレートでアップストリームされた前記第２ストリームの前記デコードされたデジタルコードを受信する副デジタル電力増幅器（６）と、
前記主デジタル電力増幅器の主出力信号と、前記副デジタル電力増幅器の副出力信号とを合計する合計部と、
を備えるデジタル電力増幅回路。
【請求項２】
デジタルコードの前記第２ストリームは、前記第１ストリームと遅延した前記第１ストリームとの差によって生成される
請求項１に記載のデジタル電力増幅回路。
【請求項３】
デジタルコードの前記第１ストリームを遅延させる手段と、
前記第１ストリームと遅延した前記第１ストリームとの前記差を決定する減算手段と、
をさらに備える請求項２に記載のデジタル電力増幅回路。
【請求項４】
前記副デジタル電力増幅器（６）は、前記主デジタル電力増幅器よりも高分解能である
請求項１乃至３のいずれか１に記載のデジタル電力増幅回路。
【請求項５】
前記第１クロックレートと前記第２クロックレートは、一のクロックから得られる
請求項１乃至３のいずれか１に記載のデジタル電力増幅回路。
【請求項６】
前記一のクロックを備える請求項５に記載の電力増幅回路。
【請求項７】
前記デジタルコードとして、前記主出力信号と前記副出力信号との前記合計値を少なくとも含む
請求項１乃至６のいずれか１に記載のデジタル電力増幅回路。
【請求項８】
複数のアップサンプリング部（４，１４）と複数の副デジタル電力増幅回路（６，１６）とをさらに備える
請求項１乃至７のいずれか１に記載のデジタル電力増幅回路。
【請求項９】
各アップサンプリング部は、各自のアップサンプリングの要因に応じて動作される
請求項８に記載のデジタル電力増幅回路。
【請求項１０】
前記デジタルコードが、位相情報を含むクロック信号とともに変調された
請求項１乃至９のいずれか１に記載のデジタル電力増幅回路。
【請求項１１】
請求項１乃至１０のいずれかに記載のデジタル電力増幅回路を備える無線装置。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】００１９
【訂正方法】変更
【訂正の内容】
【００１９】
実施形態は、第１クロックレートと第２クロックレートは、一のクロックから得られる。前記同一のクロックは、デジタル電力増幅回路に含まれることが有益である。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】００２６
【訂正方法】変更
【訂正の内容】
【００２６】
【図１】本発明の実施形態にかかるデジタル電力増幅回路に関する一般的な構成図である。
【図２】主デジタル電力増幅器よりも高いクロックレートで実行される副デジタル電力増幅器の効果を示す図である。
【図３】第１エイリアストーンの副デジタル電力増幅器の有益な効果を示す図である。
【図４】本発明の実施形態に係るデジタル電力増幅回路が複数の副デジタル信号増幅器と複数のアップストリーム部とを備える図である。
【図５】本発明の実施形態に係るデジタル電力増幅回路を備える実施形態に係る無線装置を示す図である。
【図６】図5の破線部内のデジタル電力増幅器とアップサンプル部の詳細な図である。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００４２
【訂正方法】変更
【訂正の内容】
【００４２】
図２に、提案方法の原理を示す。この図は、コード（例えば、AMコード）と主DPAの出力信号を表す。両者は、同一の低クロックレートである。主DPAは、受信したデジタルコードに基づき、低く、隣接する２のコードを生成する。副DPAは、今回の例では、主DPAに入力されるレートより高い（例えば、４倍高い）レートの異なるコードを取得し、４倍の高レートで小パルスを生成し、これにより、ギャップを含み、かつ振幅の遷移が平滑化される。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００４７
【訂正方法】変更
【訂正の内容】
【００４７】
４０MHｚクリスタルオシレータ（XO）は、２．４GHｚの基準クロック信号Frfを出力するデジタルPLLに基準クロックを提供する。２．４GHｚのRF周波数FrfはPLLにおいてFrf/8（３００MHｚ）及びFrf/４（６００MHｚ）に分割される。Frf/8クロックはデジタル制御部とPLLベース位相変調器とで使用され、Frf/４クロックはAM処理装置で使用される。４bit副DPAへのデータストリームのみが、クロック周波数Frfへアップストリームされる。適切なクロックレートのAMおよびPM処理部の動作と、上述の多重PAの電力効率方法の組み合わせが、非常に電力効率の高い無線装置の実現を許容する。
【手続補正書】
【提出日】令和2年12月3日(2020.12.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
有機材料を含む基板と、
前記基板の上に設けられる第１の下地膜と、
前記第１の下地膜の上方に設けられる薄膜トランジスタと、
前記薄膜トランジスタに備えられ、チャネル領域を有する半導体膜と、
前記第１の下地膜と前記半導体膜との間に設けられ、平面視で前記チャネル領域と重なる電界抑制膜と、を含み、
前記電界抑制膜は、前記第１の下地膜よりも誘電率が高く、
前記薄膜トランジスタを複数有し、
前記電界抑制膜を複数有し、
複数の前記電界抑制膜の各々は、複数の前記薄膜トランジスタうちの、互いに異なる１つの薄膜トランジスタと平面視で重なる、
表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記電界抑制膜はアルミナを含む、
表示装置。
【請求項３】
請求項１又は請求項２に記載の表示装置において、
前記第１の下地膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含み、
前記電界抑制膜の誘電率は、窒化シリコンの誘電率及び酸化シリコンの誘電率よりも高い、表示装置。
【請求項４】
請求項１から３のいずれかに記載の表示装置において、
前記第１の下地膜と前記半導体膜との間に、第２の下地膜が位置し、
前記電界抑制膜は、前記第１の下地膜と前記第２の下地膜との間に位置する、表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記第１の下地膜は、酸化シリコンを含み、
前記第２の下地膜は、窒化シリコンを含み、
前記第１の下地膜と前記第２の下地膜とは、直に接する、表示装置。
【請求項６】
請求項１から３のいずれかに記載の表示装置において、
前記第１の下地膜の上に第２の下地膜が位置し、
前記第２の下地膜の上に第３の下地膜が位置し、
前記第３の下地膜の上に、前記第３の下地膜と直に接して前記半導体膜が位置し、
前記電界抑制膜は、前記第２の下地膜と前記第３の下地膜との間に位置する、表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記第２の下地膜は、窒化シリコンを含み、
前記第３の下地膜は、酸化シリコンを含む、表示装置。
【請求項８】
請求項１から７のいずれかに記載の表示装置において、
前記半導体膜は、ソース領域とドレイン領域とを有し、
前記電界抑制膜は、前記チャネル領域の延伸方向でみて前記ソース領域側の端および前記ドレイン領域側の端より内側に配置される、表示装置。
【請求項９】
請求項１から８のいずれかに記載の表示装置において、
前記基板上に、前記薄膜トランジスタを含む画素を有し、
前記電界抑制膜は、平面視で前記画素と重なる、表示装置。
【請求項１０】
請求項１から８のいずれかに記載の表示装置において、
前記基板上に、複数の画素を含む表示領域と、前記表示領域の外側に位置する周辺領域と、を有し、
前記周辺領域には、前記複数の画素を駆動する駆動回路が位置し、
前記薄膜トランジスタは、前記駆動回路に含まれ、
前記電界抑制膜は、前記周辺領域に位置する、表示装置。
【請求項１１】
請求項１から１０のいずれかに記載の表示装置において、
前記基板上に、複数の画素を含む表示領域を有し、
前記表示領域に、前記基板が湾曲している湾曲部を有し、
前記電界抑制膜は、前記湾曲部に位置しない、表示装置。
【請求項１２】
請求項１１に記載の表示装置において、
前記電界抑制膜は、前記表示領域の前記湾曲部とは異なる部分に位置する、表示装置。
【請求項１３】
有機材料を含む基板と、
前記基板の上に設けられる第１の下地膜と、
前記第１の下地膜の上方に設けられる薄膜トランジスタと、
前記薄膜トランジスタに備えられ、チャネル領域を有する半導体膜と、
前記第１の下地膜と前記半導体膜との間に設けられ、平面視で前記チャネル領域と重なるアルミナ膜と、を含み、
前記薄膜トランジスタのチャネル長の方向における前記アルミナ膜の長さは、前記チャネル長の長さ以上であり、前記チャネル長の方向における前記半導体膜の長さよりも小さい、
表示装置。
【請求項１４】
請求項１３に記載の表示装置において、
前記第１の下地膜と前記半導体膜との間に、第２の下地膜が位置し、
前記アルミナ膜は、前記第１の下地膜と前記第２の下地膜との間に位置する、表示装置。
【請求項１５】
請求項１３に記載の表示装置において、
前記第１の下地膜の上に第２の下地膜が位置し、
前記第２の下地膜の上に第３の下地膜が位置し、
前記第３の下地膜の上に、前記第３の下地膜と直に接して前記半導体膜が位置し、
前記アルミナ膜は、前記第２の下地膜と前記第３の下地膜との間に位置する、表示装置。
【請求項１６】
請求項１３から１５のいずれかに記載の表示装置において、
前記第１の下地膜は、窒化シリコンおよび酸化シリコンの少なくとも一方を含む、表示装置。
【請求項１７】
請求項１３から１６のいずれかに記載の表示装置において、
前記基板上に、複数の画素を含む表示領域を有し、
前記表示領域に、前記基板が湾曲している湾曲部を有し、
前記電界抑制膜は、前記表示領域の前記湾曲部とは異なる部分に位置し、前記湾曲部に位置しない、表示装置。
【請求項１８】
有機材料を含む基板と、
前記基板の上に設けられる第１の下地膜と、
前記第１の下地膜の上方に設けられる薄膜トランジスタと、
前記薄膜トランジスタに備えられ、チャネル領域を有する半導体膜と、
前記第１の下地膜と前記半導体膜との間に設けられ、平面視で前記チャネル領域と重なる電界抑制膜と、を含み、
前記電界抑制膜は、前記第１の下地膜よりも誘電率が高く、
前記基板上に、複数の画素を含む表示領域を有し、
前記表示領域に、前記基板が湾曲している湾曲部を有し、
前記電界抑制膜は、前記湾曲部に位置しない、表示装置。
【請求項１９】
有機材料を含む基板と、
前記基板の上に設けられる第１の下地膜と、
前記第１の下地膜の上方に設けられる薄膜トランジスタと、
前記薄膜トランジスタに備えられ、チャネル領域を有する半導体膜と、
前記第１の下地膜と前記半導体膜との間に設けられ、平面視で前記チャネル領域と重なるアルミナ膜と、を含み、
前記基板上に、複数の画素を含む表示領域を有し、
前記表示領域に、前記基板が湾曲している湾曲部を有し、
前記電界抑制膜は、前記表示領域の前記湾曲部とは異なる部分に位置し、前記湾曲部に位置しない、表示装置。