(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明の一実施形態によると、セラミック本体と、上記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品を特徴とする。【選択図】図３
2014082435.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層が積層されて形成されたセラミック本体と、
前記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、
前記セラミック本体外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
前記内部電極の断面において、前記非電極領域の７０％以上は、前記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する、積層セラミック電子部品。
【請求項２】
前記内部電極の厚さは０．５μｍ以下である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記誘電体層の厚さは０．６μｍ以下である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記非電極領域はセラミック共材粉末を含む、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記非電極領域の平均直径は１〜３００ｎｍである、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記非電極領域は気孔を含む、請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記気孔の平均粒径は３０ｎｍ以下である、請求項６に記載の積層セラミック電子部品。
【請求項８】
前記気孔の中心点が前記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６または７に記載の積層セラミック電子部品。
【請求項９】
前記内部電極の平均厚さが５００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６から８の何れか１項に記載の積層セラミック電子部品。
【請求項１０】
前記内部電極の平均厚さが４００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項６から９の何れか１項に記載の積層セラミック電子部品。
【請求項１１】
前記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上である、請求項１から１０の何れか１項に記載の積層セラミック電子部品。
【請求項１２】
セラミックグリーンシートを用意する段階と、
金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、
前記セラミック積層体を焼成して誘電体層及び内部に非電極領域が形成された内部電極を含むセラミック本体を形成する段階と
を含み、
前記内部電極の断面において、前記非電極領域の７０％以上は、前記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する、積層セラミック電子部品の製造方法。
【請求項１３】
前記セラミック積層体の焼成は、７００℃以下の温度において３０℃／６０ｓ〜５０℃／分の昇温速度で行われる、請求項１２に記載の積層セラミック電子部品の製造方法。
【請求項１４】
前記内部電極の連結性は９０％以上である、請求項１２または１３に記載の積層セラミック電子部品の製造方法。
【請求項１５】
前記内部電極の厚さは０．５μｍ以下である、請求項１２から１４の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１６】
前記誘電体層の厚さは０．６μｍ以下である、請求項１２から１５の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１７】
前記非電極領域の平均直径は１〜３００ｎｍである、請求項１２から１６の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１８】
前記非電極領域は気孔を含む、請求項１２から１７の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１９】
前記気孔の平均粒径は３０ｎｍ以下である、請求項１８に記載の積層セラミック電子部品の製造方法。
【請求項２０】
前記気孔の中心点が前記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８または１９に記載の積層セラミック電子部品の製造方法。
【請求項２１】
前記内部電極の平均厚さが５００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８から２０の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項２２】
前記内部電極の平均厚さが４００ｎｍの場合、前記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、気孔全体に対して９０％以上である、請求項１８から２１の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
一般に、キャパシタ、インダクタ、圧電素子、バリスタ及びサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、セラミック本体内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。
【０００３】
積層セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【０００４】
積層セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。
【０００５】
最近は、電気電子機器産業の高性能化及び軽薄短小化の傾向に伴い、電子部品にも小型、高性能及び低価格化が求められている。
【０００６】
特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化が進展されることにより、積層セラミックキャパシタにおいても、小型化、薄層化、高容量化、高周波領域における低インピーダンス化などの特性を具現するための研究開発が活発に行われている。
【０００７】
一方、上記複数の誘電体層と内部電極との間の焼結収縮挙動をマッチングするために、上記内部電極形成用ペースト内にセラミック粉末が共材として添加される。
【０００８】
上記セラミック共材は、焼成過程において誘電体層に抜け出し、誘電体層と内部電極との界面で非正常的な粒子の成長を誘発する可能性もある。
【０００９】
これにより、誘電体層の厚さが増加する可能性がある。これは、積層セラミックキャパシタの容量低下につながり、内部電極の連結性を低下させる原因になり得る。
【００１０】
下記先行技術文献は、内部電極領域内における非電極領域を調節することを特徴とするが、内部電極の連結性改善によって高容量の積層セラミックキャパシタを具現するという本願発明の目的達成には不十分である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】日本公開特許公報  ２００４−０７９９９４
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、積層セラミック電子部品及びその製造方法に関するもので、より詳細には、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
【課題を解決するための手段】
【００１３】
本発明の一実施形態はセラミック本体と、上記セラミック本体内部に形成され、内部に非電極領域が形成された内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品を提供する。
【００１４】
上記内部電極の厚さは、０．５μｍ以下であることができる。
【００１５】
上記誘電体層の厚さは、０．６μｍ以下であることができる。
【００１６】
上記非電極領域は、セラミック共材粉末を含むことができる。
【００１７】
上記非電極領域の平均直径は、１〜３００ｎｍであることができる。
【００１８】
上記非電極領域は、気孔を含むことができる。
【００１９】
上記気孔の平均粒径は、３０ｎｍ以下であることができる。
【００２０】
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
【００２１】
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
【００２２】
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
【００２３】
上記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上であることができる。
【００２４】
本発明の他の実施形態は、セラミックグリーンシートを用意する段階と、金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を含み、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する積層セラミック電子部品の製造方法を提供する。
【００２５】
上記セラミック積層体の焼成は、７００℃以下の温度において３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で行われることができる。
【００２６】
上記内部電極の連結性は、９０％以上であることができる。
【００２７】
上記内部電極の厚さは、０．５μｍ以下であることができる。
【００２８】
上記誘電体層の厚さは、０．６μｍ以下であることができる。
【００２９】
上記非電極領域の平均直径は、１〜３００ｎｍであることができる。
【００３０】
上記非電極領域は、気孔を含むことができる。
【００３１】
上記気孔の平均粒径は、３０ｎｍ以下であることができる。
【００３２】
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
【００３３】
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
【００３４】
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率が全体気孔に対して９０％以上であることができる。
【００３５】
上記内部電極は、内部電極の全体長さに対して実際に形成された内部電極の長さの比と定義される内部電極の連結性が９０％以上であることができる。
【発明の効果】
【００３６】
本発明の一実施形態によると、内部電極内における非電極領域の面積比を制御することで、内部電極の連結性を確保することができる。
【００３７】
積層セラミックキャパシタが小型及び高積層化されるほど内部電極は薄層化され、内部電極が薄層化されるほど焼結過程において内部電極が切れやすくなって内部電極の連結性を確保することが困難になるが、本発明の一実施形態によると、内部電極内に非電極領域を形成し、非電極領域の比率を調節することで、内部電極の連結性を確保することができる。
【００３８】
本発明の一実施形態によると、セラミック共材粉末は、金属粒子の焼結時に金属粒子の間に配置されて金属粒子の粒成長を抑制することができ、内部電極内にトラップされて内部電極の連結性を確保することができる。
【００３９】
本発明の一実施形態によると、焼成後においてクラックのようなセラミック電子部品の内部構造欠陥を防止することができる。
【００４０】
本発明の一実施形態によると、積層セラミックキャパシタの容量を確保することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】図１のＡ−Ａ'線に沿った積層セラミックキャパシタを概略的に示す断面図である。
【図３】図２のＳ領域の拡大図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【発明を実施するための形態】
【００４２】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００４３】
本発明はセラミック電子部品に関するもので、セラミック材料を用いる電子部品には、キャパシタ、インダクタ、圧電体素子、バリスタ及びサーミスタなどがある。以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。
【００４４】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【００４５】
図２は、図１のＡ−Ａ'線に沿った積層セラミックキャパシタを概略的に示す断面図である。
【００４６】
図３は、図２のＳ領域の拡大図である。
【００４７】
図１から図３を参照すると、本発明の一実施形態による積層セラミックキャパシタは、セラミック本体１１０と、上記セラミック本体内部に形成された内部電極１２１、１２２と、上記セラミック本体１１０の外側に形成された外部電極１３１、１３２と、を含むことができる。
【００４８】
本発明の一実施形態において、積層セラミックキャパシタの「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、上記「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。
【００４９】
上記セラミック本体１１０は、その形状に特に制限されないが、本発明の一実施形態によると、直方体であることができる。
【００５０】
上記セラミック本体１１０は、複数個の誘電体層１１１が積層されて形成されることができる。
【００５１】
上記セラミック本体１１０を構成する複数の誘電体層１１１は、焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化されていることができる。
【００５２】
上記誘電体層１１１は、セラミック粉末を含むセラミックグリーンシートの焼結によって形成されることができる。
【００５３】
上記セラミック粉末は、当業界において一般的に用いられるものであれば、特に制限されないが、例えば、ＢａＴｉＯ３系セラミック粉末を含むことができる。
【００５４】
上記ＢａＴｉＯ３系セラミック粉末は、これに制限されないが、例えば、ＢａＴｉＯ３にＣａ、Ｚｒなどが一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などがある。
【００５５】
また、上記セラミックグリーンシートは、上記セラミック粉末と共に遷移金属、希土類元素、Ｍｇ、Ａｌなどを含むことができる。
【００５６】
上記一誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に応じて適宜変更することができる。
【００５７】
焼結後において隣接する２つの内部電極の間に形成された誘電体層１１１の厚さは、これに制限されないが、例えば、０．６μｍ以下であることができる。
【００５８】
本発明の一実施形態において、上記誘電体層１１１の厚さは、平均厚さを意味することができる。
【００５９】
上記誘電体層１１１の平均厚さは、図２に示されているように、セラミック本体１１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
【００６０】
例えば、図２のように、セラミック本体１１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。
【００６１】
上記等間隔である３０個の地点は、内部電極１２１、１２２が重畳される領域を意味する容量形成部から測定することができる。
【００６２】
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
【００６３】
上記セラミック本体１１０の内部には、内部電極１２１、１２２が形成されることができる。
【００６４】
上記内部電極１２１、１２２は、セラミックグリーンシート上に形成されて積層され、焼結によって一誘電体層を介して上記セラミック本体１１０の内部に形成されることができる。
【００６５】
上記内部電極は、異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対にすることができ、誘電体層の積層方向に沿って対向配置されることができる。
【００６６】
図２に示されているように、上記第１及び第２内部電極１２１、１２２の末端は、セラミック本体１１０の長さ方向の一面に交互に露出することができる。
【００６７】
また、図示されてはいないが、本発明の一実施形態によると、第１及び第２内部電極は、リード部を有し、上記リード部を通じてセラミック本体の同一面に露出することができる。なお、第１及び第２内部電極は、リード部を有し、上記リード部を通じてセラミック本体の一つ以上の面に露出することもできる。
【００６８】
上記一内部電極１２１、１２２の厚さは、特に制限されないが、例えば、０．５μｍ以下であることができる。
【００６９】
また、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであることができる。なお、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであることもできる。
【００７０】
本発明の一実施形態によると、内部電極が形成された誘電体層は、２００層以上積層されることができる。これに対する詳細は後述する。
【００７１】
本発明の一実施形態によると、セラミック本体１１０の外側には外部電極１３１、１３２が形成されることができ、上記外部電極１３１、１３２は内部電極１２１、１２２と電気的に連結されることができる。
【００７２】
より具体的には、上記セラミック本体１１０の一面に露出した第１内部電極１２１と電気的に連結された第１外部電極１３１と、上記セラミック本体１１０の他面に露出した第２内部電極１２２と電気的に連結された第２外部電極１３２と、を含むことができる。
【００７３】
また、図示されてはいないが、セラミック本体に露出する第１及び第２内部電極と連結されるために複数個の外部電極が形成されることができる。
【００７４】
上記外部電極１３１、１３２は、金属粉末を含む導電性ペーストで形成されることができる。
【００７５】
上記導電性ペーストに含まれる金属粉末は、特に制限されない。例えば、Ｎｉ、Ｃｕまたはこれらの合金であることができる。
【００７６】
上記外部電極１３１、１３２の厚さは、用途などに応じて適宜決定することができる。例えば、１０〜５０μｍ程度であることができる。
【００７７】
本発明の一実施形態による内部電極１２１、１２２は、内部に非電極領域２１が形成されることができる。上記内部電極１２１、１２２の断面において、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布することができる。
【００７８】
本発明の一実施形態によると、内部電極において非電極領域２１を除外した部分は電極領域１１と理解することができる。
【００７９】
本発明の一実施形態によると、上記非電極領域２１は、内部電極の焼成過程において形成されることができる。また、上記非電極領域２１は、内部電極を形成する導電性ペーストの組成物によって形成されることができる。
【００８０】
また、上記非電極領域２１は、セラミック成分を含むことができるが、これに制限されない。
【００８１】
本発明の一実施形態によると、非電極領域２１は、導電性ペーストに含まれた成分のうち導電性金属ではない成分で形成されることができる。例えば、セラミック粉末によって形成されることができる。
【００８２】
また、非電極領域２１を形成する物質は、例えば、セラミック共材粉末、バインダー、溶剤などであることができる。上記バインダー及び溶剤は、焼成によって残留したカーボン系成分として存在することができる。また、上記非電極領域２１は気孔であることができる。
【００８３】
本発明の一実施形態によると、導電性ペーストの組成物に含まれる物質は、焼成中において内部電極を成す金属粒子（ｇｒａｉｎ）の界面、即ち、粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）にトラップされることができる。
【００８４】
これについては、後述する内部電極の形成過程に対する詳細を参照すると、さらに明確となる。
【００８５】
本発明の一実施形態によると、内部電極１２１、１２２の断面において、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布することができる。
【００８６】
本発明の一実施形態において、上記非電極領域２１の分布は、積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンして測定することができる。
【００８７】
光学イメージにおいて、内部電極と誘電体層は区別され、内部電極内における上記非電極領域２１の分布を測定することができる。
【００８８】
光学イメージにおいて、内部電極の内部に形成された非電極領域２１及び電極領域１１は、異なる明暗で示されて区別されることができる。
【００８９】
また、これに制限されないが、シグマスキャンプロ（ＳｉｇｍａＳｃａｎ  Ｐｒｏ）などのコンピュータプログラムを用いて非電極領域２１の分布などを測定することができる。
【００９０】
上記の通り、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように調節することで、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
【００９１】
また、非電極領域２１の分布を調節する方法は、特に制限されない。例えば、積層セラミックキャパシタの初期焼成工程及び可塑工程における温度上昇速度を高めることで調節することができる。
【００９２】
即ち、７００℃以下の温度において３０℃／６０ｓ〜５０℃／６０ｓの昇温速度で初期焼成を行うことで、急激なニッケル焼結を誘導する。これにより、上記非電極領域２１が十分に拡散しないようにすることができる。
【００９３】
具体的には、気孔またはセラミック共材などの非電極領域が十分に拡散しないと、誘電体粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）まで移動できず、グレイン内部に存在するようになる。
【００９４】
その後は、８００℃以上の高温において焼成工程が行われても、上記トラップされた気孔またはセラミック共材などの非電極領域は、内部電極と誘電体層との界面に拡散しにくくなる。
【００９５】
即ち、内部電極内における気孔またはセラミック共材などの非電極領域の拡散速度は各領域によって異なる。上記非電極領域の領域別拡散速度の関係は以下の通りである。
【００９６】
Ｄ（ｓ）＞Ｄ（ｇｂ）》Ｄ（Ｉ）
Ｄ（ｓ）：内部電極と誘電体層との界面における拡散速度
Ｄ（ｇｂ）：誘電体粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）における拡散速度
Ｄ（Ｉ）：グレイン内部または格子内における拡散速度
【００９７】
上記の通り、拡散速度が異なるため、上記トラップされた気孔またはセラミック共材などの非電極領域は、内部電極と誘電体層との界面に拡散しにくくなる。
【００９８】
これにより、本発明の一実施形態によると、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
【００９９】
上記非電極領域が含まれた気孔の平均粒径は、３０ｎｍ以下であることができる。
【０１００】
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
【０１０１】
即ち、上記気孔の平均粒径が３０ｎｍ以下に調節されるため、上記気孔の中心点は、上記気孔の境界から１５ｎｍ以下の地点に存在するようになる。
【０１０２】
従って、上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布すると、上記気孔が上記内部電極の内部に存在するようになるため、内部電極の連結性が向上することにより高容量の積層セラミックキャパシタを具現することができる。
【０１０３】
上記気孔の中心点が上記内部電極のそれぞれの上下境界面から内部に向かって１５ｎｍ離隔された地点の間に形成された領域内に分布する気孔の比率は、特に制限されない。例えば、全体気孔に対して９０％以上であることができる。
【０１０４】
上記比率が９０％未満の場合は、内部電極の連結性が向上する効果がない。
【０１０５】
上記内部電極の平均厚さが５００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３％離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
【０１０６】
上記内部電極の平均厚さが４００ｎｍの場合、上記内部電極のそれぞれの上下境界面から内部に向かって３．７５％離隔された地点の間に形成された領域内に分布する気孔の比率は、全体気孔に対して９０％以上であることができる。
【０１０７】
上記の通り、内部電極の平均厚さに応じて上記内部電極内に分布する気孔の比率を調節することで、内部電極の連結性を向上させて高容量の積層セラミックキャパシタを具現することができる。
【０１０８】
本発明の一実施形態によると、上記非電極領域２１の分布を調節することにより、内部電極の連結性は９０％以上であることができる。
【０１０９】
本発明の一実施形態によると、内部電極の連結性は、内部電極の全体長さに対して実際に内部電極が形成された部分の長さの比（実際に内部電極が形成された部分の長さ／内部電極の全体長さ）と定義されることができる。
【０１１０】
内部電極の全体長さ及び実際に内部電極が形成された部分の長さは、上記の通り、積層セラミックキャパシタを切断した断面をスキャンした光学イメージを用いて測定することができる。
【０１１１】
より具体的には、セラミック本体の幅方向の中央部で切断した長さ方向の断面をスキャンしたイメージから、内部電極の全体長さに対して実際に内部電極が形成された部分の長さの比を測定することができる。
【０１１２】
本発明の一実施形態において、内部電極の全体長さは、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）を含む長さを意味することができる。また、実際に内部電極が形成された部分の長さは、一内部電極において内部電極の間に形成されたギャップ（ｇａｐ）を除外した長さを意味することができる。上記の通り、上記ギャップ（ｇａｐ）は、内部電極を貫通した気孔を意味する。内部電極の表面一部のみに形成されたり、内部電極の内部に形成された気孔は含まれない。
【０１１３】
本発明の一実施形態によると、実際に形成された内部電極の長さは、内部電極の全体長さＴからギャップ（ｇａｐ）の長さを引いた値と測定することができる。
【０１１４】
本発明の一実施形態によると、一内部電極１２１、１２２の厚さは、０．５μｍ以下であることができる。
【０１１５】
また、一内部電極１２１、１２２の厚さは、０．１〜０．５μｍであることができる。なお、一内部電極１２１、１２２の厚さは、０．３〜０．５μｍであることもできる。
【０１１６】
本発明の一実施形態において、内部電極の厚さは、上記のように積層セラミックキャパシタの断面を光学顕微鏡でイメージスキャンして測定することができる。スキャンしたイメージから一部を取って内部電極の厚さを求めることができる。
【０１１７】
例えば、図２のように、セラミック本体１１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出された任意の内部電極に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。
【０１１８】
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳される領域を意味する容量形成部から測定することができる。
【０１１９】
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
【０１２０】
積層セラミックキャパシタでは、第１及び第２内部電極が重畳される領域によって静電容量が形成されることができる。
【０１２１】
一般に、内部電極では、焼結過程において内部電極が凝集して切れる現象が発生することがある。
【０１２２】
これにより、内部電極によって形成される静電容量が減少する可能性があり、静電容量が不規則に形成されることがあることから、信頼性が低下するおそれがある。
【０１２３】
従って、高容量を具現するためには、内部電極の連結性を確保する必要がある。
【０１２４】
しかし、積層セラミックキャパシタが小型及び高積層化されるほど内部電極は薄層化され、内部電極が薄層化されるほど焼結過程において内部電極が切れやすくなって内部電極の連結性を確保することが困難になる。
【０１２５】
これに対し、本発明の一実施形態によると、内部電極内における非電極領域２１の分布を調節することで、内部電極の連結性を確保することができる。
【０１２６】
即ち、上記非電極領域２１の７０％以上は、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように調節することで、内部電極の連結性を確保することができる。
【０１２７】
一方、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に上記非電極領域２１が７０％未満に分布する場合、上記内部電極１２１、１２２のそれぞれの上下境界面から内部に向かって５％離れた領域内に非電極領域２１の分布が高くなって内部電極の連結性が低下する可能性がある。
【０１２８】
上記非電極領域２１の平均直径は、特に制限されないが、例えば、１〜３００ｎｍであることができる。
【０１２９】
上記非電極領域２１の平均直径が１ｎｍ未満の場合は、非電極領域によって静電容量を低下させる作用がわずかであり、上記非電極領域２１の平均直径が３００ｎｍ超過の場合は、静電容量の低下が激しくなって問題になり得る。
【０１３０】
図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
【０１３１】
図４を参照すると、本発明の他の実施形態による積層セラミックキャパシタの製造方法は、セラミックグリーンシートを用意する段階と、金属粉末及びセラミック共材粉末を含む導電性ペーストで内部電極パターンを形成する段階と、上記内部電極パターンが形成されたセラミックグリーンシートを積層してセラミック積層体を形成する段階と、上記セラミック積層体を焼成して誘電体層及び内部電極を含むセラミック本体を形成する段階と、を含むことができる。
【０１３２】
以下では、本発明の他の実施形態による積層セラミックキャパシタの製造方法について説明する。
【０１３３】
本発明の一実施形態によって複数のセラミックグリーンシートを用意する。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードを通じて数μｍの厚さを有するシート（ｓｈｅｅｔ）型に製作することができる。上記セラミックグリーンシートは、その後に焼結されて、図２に示されているように、一誘電体層１１１を形成することができる。
【０１３４】
次に、上記セラミックグリーンシート上に内部電極用導電性ペーストを塗布して内部電極パターンを形成することができる。上記内部電極パターンは、スクリーン印刷法またはグラビア印刷法によって形成されることができる。
【０１３５】
その後、上記内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧して圧搾させることができる。これにより、内部電極パターンが形成されたセラミック積層体を製造することができる。
【０１３６】
次いで、セラミック積層体を１個のキャパシタに対応する領域ごとに切断してチップ化する。
【０１３７】
このとき、内部電極パターンの一端が側面を通じて交互に露出するように切断する。
【０１３８】
続いて、チップ化した積層体を焼成してセラミック本体を製作する。
【０１３９】
上記の通り、上記焼成工程は、還元雰囲気において行われることができる。
【０１４０】
また、焼成工程は、昇温速度を調節しながら行われることができる。上記昇温速度は、７００℃以下において３０℃／６０ｓ〜５０℃／６０ｓであることができるが、これに限定されない。
【０１４１】
次に、セラミック本体の側面を覆い、セラミック本体の側面に露出した内部電極と電気的に連結されるように外部電極を形成することができる。次いで、外部電極の表面にニッケル、すずなどのめっき層を形成することができる。
【０１４２】
本発明の一実施形態によると、上記の通り、上記内部電極の断面において、上記非電極領域の７０％以上は、上記内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布するように形成されることができる。
【０１４３】
これにより、内部電極の連結性に優れると共に、高容量を具現することができる。
【０１４４】
本発明の一実施形態により、下記表１に記載されているように、内部電極のそれぞれの上下境界面から内部に向かって５％離隔された地点の間に形成された領域内に分布する気孔またはセラミック共材の体積分率による電極連結性を比較した。
【０１４５】
【表１】
2014082435.tif 000003
［評価］
×：不良（７５％以下）、△：一部不良（７５〜８０％）、○：良好（８５％以上）
＊：比較例
【０１４６】
上記表１を参照すると、試料１〜４は、本発明の数値範囲を満たさない場合で、内部電極の連結性に問題があることから、不良または一部不良と示された。
【０１４７】
これに対し、試料５〜８は、本発明の数値範囲を満たす場合で、内部電極の連結性が９０％以上を示すことから、良好と判断された。
【０１４８】
従って、本発明の一実施形態によると、内部電極の連結性が向上することにより高容量の積層セラミックキャパシタを具現することができる。
【０１４９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１５０】
１１０  セラミック本体
１１１  誘電体層
１２１、１２２  内部電極
１３１、１３２  外部電極
１１  電極領域
２１  非電極領域
【図１】
2014082435.tif 000004
【図２】
2014082435.tif 000005
【図３】
2014082435.tif 000006
【図４】
2014082435.tif 000007