(57)【要約】【課題】寄生インダクタンスの低減を図ることが可能な半導体モジュールを提供すること。【解決手段】上相のパッケージ１１と下相のパッケージ１２とを積層させ、積層方向Ｚに所定の長さを有する正電極バスバ５１と負電極バスバ５２とを備える構成とする。上相のパッケージ１１と下相のパッケージ１２の両方に、バスバ５１，５２を挿入するための挿入溝６２，６３，７２，７３を形成する。バスバ挿入溝６２，６３，７２，７３をＸ方向に近接して配置することで、正電極バスバ５１及び負電極バスバ５２を隣接して配置し、バスバ５１，５２の長手方向Ｙに併走させる。【選択図】図１
2014127582.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子がモールド封止された第１のパッケージと、第２のスイッチング素子がモールド封止された第２のパッケージとが厚み方向に積層されたモジュール本体を備え、
前記モジュール本体は、
前記第１のパッケージの正電極に接続され、積層方向に所定の長さを有し前記第２のパッケージ側へ張り出す正電極バスバと、
前記第２のパッケージの負電極に接続され、積層方向に所定の長さを有し前記第１のパッケージ側へ張り出す負電極バスバと、を有し、
前記第１のパッケージには、前記正電極バスバが挿入される正電極バスバ挿入用溝が形成されていると共に、前記負電極バスバの先端側が挿入される負電極バスバ先端挿入用溝が前記積層方向と交差する第１の方向に近接して形成され、
前記第２のパッケージには、前記負電極バスバが挿入される負電極バスバ挿入用溝が形成されていると共に、前記正電極バスバの先端側が挿入される正電極バスバ先端挿入用溝が前記第１の方向に近接して形成され、
前記負電極バスバ先端挿入用溝に挿入された前記負電極バスバは、前記第１のパッケージの前記正電極と絶縁され、
前記正電極バスバ先端挿入用溝に挿入された前記正電極バスバは、前記第２のパッケージの前記負電極と絶縁され、
前記正電極バスバ挿入用溝及び前記正電極バスバ先端挿入用溝に挿入された前記正電極バスバと、前記負電極バスバ挿入用溝及び前記負電極バスバ先端挿入用溝に挿入された前記負電極バスバとは、前記第１の方向に近接されて対面している半導体モジュール。
【請求項２】
前記モジュール本体は、
前記第１のパッケージの出力電極に接続され前記積層方向に所定の長さを有する第１の出力バスバと、
前記第２のパッケージの出力電極に接続され前記積層方向に所定の長さを有する第２の出力バスバと、
前記積層方向において前記第１のパッケージと前記第２のパッケージとの間に配置され、前記第１の出力バスバ及び前記第２の出力バスバに接続され、前記第１の方向の外側へ張り出す出力バスバ本体と、を有し、
前記第１のパッケージには、前記第１の出力バスバが挿入される第１の出力バスバ挿入用溝が形成され、
前記第２のパッケージには、前記第２の出力バスバが挿入される第２の出力バスバ挿入用溝が形成されている請求項１に記載の半導体モジュール。
【請求項３】
前記負電極バスバ先端挿入用溝は、前記第１のパッケージの外面の実装基板に近接する位置まで形成され、
前記正電極バスバ先端挿入用溝は、前記第２のパッケージの外面の実装基板に近接する位置まで形成され、
前記負電極バスバは、前記第１のパッケージの外面の実装基板に近接する位置まで配置され、
前記正電極バスバは、前記第２のパッケージの外面の実装基板に近接する位置まで配置されている請求項１または２に記載の半導体モジュール。
【請求項４】
前記正電極バスバ挿入用溝及び前記正電極バスバ先端挿入用溝は、前記負電極バスバ挿入用溝及び前記負電極バスバ先端挿入用溝よりも、前記第１の方向において、内側に形成されている請求項１〜３の何れか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子がモールド封止されたパッケージを複数備え、これらの複数のパッケージが積層された半導体モジュールに関する。
【背景技術】
【０００２】
スイッチング素子を有する第１の組立体及び第２の組立体を備え、これらの第１の組立体及び第２の組立体間に出力バスバが配置された半導体装置がある（例えば、特許文献１，２参照）。特許文献１，２に記載された半導体装置は、第１の組立体のスイッチング素子に接続された高圧バスバと、第２の組立体のスイッチング素子に接続された低圧バスバと、を備えている。半導体装置の出力バスバは、高圧バスバ及び低圧バスバに接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４２０８９号公報
【特許文献２】特開２００８−４２０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１，２に記載の従来技術では、寄生インダクタンスの低減が求められている。本発明は、インダクタンスの低減を図ることが可能な半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、第１のスイッチング素子がモールド封止された第１のパッケージと、第２のスイッチング素子がモールド封止された第２のパッケージとが厚み方向に積層されたモジュール本体を備え、当該モジュール本体は、第１のパッケージの正電極に接続され、積層方向に所定の長さを有し第２のパッケージ側へ張り出す正電極バスバと、第２のパッケージの負電極に接続され、積層方向に所定の長さを有し第１のパッケージ側へ張り出す負電極バスバと、を有し、第１のパッケージには、正電極バスバが挿入される正電極バスバ挿入用溝が形成されていると共に、負電極バスバの先端側が挿入される負電極バスバ先端挿入用溝が積層方向と交差する第１の方向に近接して形成され、第２のパッケージには、負電極バスバが挿入される負電極バスバ挿入用溝が形成されていると共に、正電極バスバの先端側が挿入される正電極バスバ先端挿入用溝が第１の方向に近接して形成され、負電極バスバ先端挿入用溝に挿入された負電極バスバは、第１のパッケージの正電極と絶縁され、正電極バスバ先端挿入用溝に挿入された正電極バスバは、第２のパッケージの負電極と絶縁され、正電極バスバ挿入用溝及び正電極バスバ先端挿入用溝に挿入された正電極バスバと、負電極バスバ挿入用溝及び負電極バスバ先端挿入用溝に挿入された負電極バスバとは、第１の方向に近接されて対面している半導体モジュールを提供する。
【０００６】
この半導体モジュールは、第１のパッケージと第２のパッケージとが積層され、積層方向に所定の長さを有する正電極バスバと負電極バスバとを備えている。正電極バスバは、第１のパッケージから第２のパッケージ側へ張り出すように形成されている。負電極バスバは、第２のパッケージから第１のパッケージ側へ張り出すように形成されている。第１のパッケージには、正電極バスバを挿入する正電極バスバ挿入用溝が形成されていると共に、負電極バスバを挿入する負電極バスバ先端挿入用溝が形成されている。第２のパッケージには、負電極バスバを挿入する負電極バスバ挿入用溝が形成されていると共に、正電極バスバを挿入する正電極バスバ先端挿入用溝が形成されている。半導体モジュールは、積層方向に対向する第１のパッケージ及び第２のパッケージの両方に、正電極バスバ及び負電極バスバが併走するように配置させることができる。正電極バスバ及び負電極バスバが、第１の方向に近接されて対面して配置することができるので、寄生インダクタンスを低減することができる。
【０００７】
モジュール本体は、第１のパッケージの出力電極に接続され積層方向に所定の長さを有する第１の出力バスバと、第２のパッケージの出力電極に接続され積層方向に所定の長さを有する第２の出力バスバと、積層方向において第１のパッケージと第２のパッケージとの間に配置され、第１の出力バスバ及び第２の出力バスバに接続され、第１の方向の外側へ張り出す出力バスバ本体と、を有し、第１のパッケージには、第１の出力バスバが挿入される第１の出力バスバ挿入用溝が形成され、第２のパッケージには、第２の出力バスバが挿入される第２の出力バスバ挿入用溝が形成されていてもよい。
【０００８】
負電極バスバ先端挿入用溝は、第１のパッケージの外面の実装基板に近接する位置まで形成され、正電極バスバ先端挿入用溝は、第２のパッケージの外面の実装基板に近接する位置まで形成され、負電極バスバは、第１のパッケージの外面の実装基板に近接する位置まで配置され、正電極バスバは、第２のパッケージの外面の実装基板に近接する位置まで配置されていてもよい。この構成の半導体モジュールによれば、積層方向において、正電極バスバ及び負電極バスバが対面する面積を広くすることができるので、寄生インダクタンスを好適に低減することができる。この半導体モジュールは、モジュール本体の薄型化を図りつつ、寄生インダクタンスを低減することができる。
【０００９】
正電極バスバ挿入用溝及び正電極バスバ先端挿入用溝は、負電極バスバ挿入用溝及び負電極バスバ先端挿入用溝よりも、第１の方向において、内側に形成されていてもよい。
【発明の効果】
【００１０】
本発明によれば、インダクタンスの低減を図ることが可能な半導体モジュールを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る半導体モジュールを示す断面図である。
【図２】図１に示す半導体モジュールを備えた半導体装置を示す平面図である。
【図３】図１中の上相パッケージを示す断面図である。
【図４】図２に示す半導体モジュールに形成されたバスバ挿入溝を示す平面図である。
【図５】図１に示す半導体モジュールを示す分解断面図である。
【図６】図１に示す半導体モジュールを備えた半導体装置を示す平面図である。
【図７】半導体モジュールの等価回路を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明による半導体モジュールの好適な実施形態について図面を参照しながら説明する。なお、図面の説明において同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００１３】
図１は、本発明の一実施形態に係る半導体モジュールを示す断面図である。図１に示す半導体モジュール２では、上相パッケージ１１（第１のパッケージ）と下相パッケージ１２（第２のパッケージ）とが厚み方向Ｚに積層されたモジュール本体１０を備えている。上相パッケージ１１には、スイッチング素子（パワー素子）としてＩＧＢＴ１３が用いられている。下相パッケージ１２には、スイッチング素子としてＩＧＢＴ１４が用いられている。半導体モジュール２には、積層方向Ｘの両側の外面１１ａ，１２ａに、実装基板１５，１６が設けられている。実装基板１５は、上相パッケージ１１の一方の面に形成され、実装基板１６は、下相パッケージ１２の一方の面に形成されている。上相パッケージ１１及び下相パッケージ１２は、実装基板１５，１６が形成されていない面（併せ面１１ｂ，１２ｂ）同士が向かい合うように配置されて積層されている。
【００１４】
上相パッケージ１１の実装基板１５は、積層方向Ｚの上側から順に、金属板１７、絶縁層１８、及び配線パターン１９，２０を備えている。金属板１７は、上相パッケージ１１の外面側に露出されている。金属板１７には、熱伝導率が高い金属材料を採用することができる。金属板１７の材質としては、例えば銅、アルミニウムなどが挙げられる。
【００１５】
金属板１７の積層方向Ｚの下側には、絶縁層１８が形成されている。絶縁層１８には、例えば、絶縁樹脂シートを採用することができる。絶縁層１８として、各種セラミックス、無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミニウムが挙げられる。
【００１６】
絶縁層１８の下側の面には、配線パターン１９，２０が形成されている。配線パターン１９，２０には、例えば銅箔が用いられている。
【００１７】
ＩＧＢＴ１３は、はんだ２１によって実装基板１５に接合されている。ＩＧＢＴ１３の電流入力面（コレクタ電極１３Ｃ、図７参照）が、実装基板１５側に配置されている。ＩＧＢＴ１３は、はんだ２１を介して配線パターン１９に電気的に接続されている。
【００１８】
上相パッケージ１１は、ＩＧＢＴ１３と電気的に接続されたダイオード２２（整流素子）を備えている。ダイオード２２は、はんだ２３によって実装基板１５に接合されている。ダイオード２２は、はんだ２３を介して配線パターン１９に電気的に接続されている。ダイオード２２は、ＩＧＢＴ１３のコレクタ電極１３Ｃとエミッタ電極１３Ｅ（図７参照）との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード２２のカソード電極は、ＩＧＢＴ１３のコレクタ電極１３Ｃに接続されている。ダイオード２２のアノード電極は、ＩＧＢＴ１３のエミッタ電極１３Ｅに接続されている。
【００１９】
上相パッケージ１１には、ＩＧＢＴ１３、ダイオード２２、及び配線パターン２０を電気的に接続するワイヤ２４が設けられている。ワイヤ２４に代えて、テープ状の導電体や、板状の導電体によって、電気的に接続してもよい。
【００２０】
上相パッケージ１１では、実装基板１５、ＩＧＢＴ１３、ダイオード２２、ワイヤ２４がモールド樹脂３によって封止されている。
【００２１】
下相パッケージ１２の実装基板１６は、積層方向Ｚの下側から順に、金属板２５、絶縁層２６、及び配線パターン２７，２８を備えている。金属板２５は、上相パッケージ１２の外面側に露出されている。金属板２５には、熱伝導率が高い金属材料を採用することができる。金属板２５の材質としては、例えば銅、アルミニウムなどが挙げられる。
【００２２】
金属板２５の積層方向Ｚの上側には、絶縁層２６が形成されている。絶縁層２６には、例えば、絶縁樹脂シートを採用することができる。絶縁層２６として、各種セラミックス、無機粉末を含有する樹脂絶縁シート、ガラス繊維を含有する樹脂絶縁シートを用いることができる。無機粉末としては、アルミナ、ベリリヤ、ボロンナイトライド、マグネシア、シリカ、窒化ケイ素、窒化アルミニウムが挙げられる。
【００２３】
絶縁層２６の上側の面には、配線パターン２７，２８が形成されている。配線パターン２７，２８には、例えば銅箔が用いられている。
【００２４】
ＩＧＢＴ１４は、はんだ２９によって実装基板１６に接合されている。ＩＧＢＴ１４の電流入力面（コレクタ電極１４Ｃ、図７参照）が、実装基板１６側に配置されている。ＩＧＢＴ１４は、はんだ２９を介して配線パターン２７に電気的に接続されている。
【００２５】
下相パッケージ１２は、ＩＧＢＴ１４と電気的に接続されたダイオード３０（整流素子）を備えている。ダイオード３０は、はんだ３１によって実装基板１６に接合されている。ダイオード３０は、はんだ３１を介して配線パターン２７に電気的に接続されている。ダイオード３０は、ＩＧＢＴ１４のコレクタ電極１４Ｃとエミッタ電極１４Ｅ（図７参照）との間に接続され、逆方向電圧印加時の破損防止のため、負過電流をバイパスさせる還流用ダイオードとして機能する。ダイオード３０のカソード電極は、ＩＧＢＴ１４のコレクタ電極１４Ｃに接続されている。ダイオード３０のアノード電極は、ＩＧＢＴ１４のエミッタ電極１４Ｅに接続されている。
【００２６】
下相パッケージ１２には、ＩＧＢＴ１４、ダイオード３０、及び配線パターン２８を電気的に接続するワイヤ３２が設けられている。ワイヤ３２に代えて、テープ状の導電体や、板状の導電体によって、電気的に接続してもよい。
【００２７】
下相パッケージ１２では、実装基板１６、ＩＧＢＴ１４、ダイオード３０、ワイヤ３２がモールド樹脂４によって封止されている。
【００２８】
半導体モジュール２は、積層方向Ｚにおいて、上相パッケージ１１と下相パッケージ１２との間に出力バスバ４０（出力バスバ本体）を備えている。出力バスバ４０は、積層方向Ｚと交差するＸ方向の外側に張り出すように延在している。
【００２９】
出力バスバ４０は、上相パッケージ１１の出力電極（エミッタ電極１３Ｅ）及び下相パッケージ１２の出力電極（コレクタ電極１４Ｃ）と電気的に接続されている。上相パッケージ１１は、配線パターン２０と出力バスバ４０とを電気的に接続する第１出力バスバ４１を備えている。下相パッケージ１２は、配線パターン２７と出力バスバ４０とを電気的に接続する第２出力バスバ４２を備えている。
【００３０】
第１出力バスバ４１及び第２出力バスバ４２は、例えばＸ方向において同じ位置に配置されている。第１出力バスバ４１及び第２出力バスバ４２は、出力バスバ４０を挟んでＸ方向の両側に配置されている。第１出力バスバ４１は、Ｚ方向において所定の長さを有し、上相パッケージ１１の併せ面１１ｂ（下相パッケージ１２側の面）に露出されている。第２出力バスバ４２は、Ｚ方向において所定の長さを有し、下相パッケージ１２の併せ面１２ｂ（上相パッケージ１１側の面）に露出されている。
【００３１】
半導体モジュール２は、上相パッケージ１１の正電極Ｐに接続され、積層方向Ｚに所定の長さを有し下相パッケージ１２側へ張り出す正電極バスバ５１（Ｐバスバ）と、下相パッケージ１２の負電極Ｎに接続され、積層方向Ｚに所定の長さを有し上相パッケージ１１側へ張り出す負電極バスバ５２（Ｎバスバ）とを備えている。
【００３２】
例えば、正電極バスバ５１及び負電極バスバ５２は、ＸＺ平面において、実装基板１５，１６と交差するように配置されている。正電極バスバ５１及び負電極バスバ５２は、Ｘ方向において近接して配置されている。正電極バスバ５１及び負電極バスバ５２は、Ｚ方向において重なりを有している。図２に示すように、正電極バスバ５１及び負電極バスバ５２は、Ｙ方向に延在し、複数の半導体モジュール２を貫通している。正電極バスバ５１及び負電極バスバ５２は、Ｘ方向に近接して平行に配置されている。
【００３３】
次に、上相パッケージ１１及び下相パッケージ１２に形成されたバスバ挿入用溝について説明する。図３は、下相パッケージ１２のバスバ挿入用溝（７１〜７３）を示す断面図である。図４は、上相パッケージ１１のバスバ挿入用溝（６１〜６３）を示す底面図である。
【００３４】
上相パッケージ１１には、第１出力バスバ４１が挿入される出力バスバ挿入用溝６１（第１の出力バスバ挿入用溝）、正電極バスバ５１が挿入される正電極バスバ挿入用溝６２、及び負電極バスバ５２の先端部５２ａが挿入される負電極バスバ先端挿入用溝６３が形成されている。
【００３５】
出力バスバ挿入用溝６１は、Ｘ方向において、例えば、上相パッケージ１１の出力電極（配線パターン２０）に対応する位置に形成されている。出力バスバ挿入用溝６１は、Ｚ方向に所定の長さを有し、併せ面１１ｂ側から出力電極（２０）に到達する位置まで形成されている。出力用挿入溝６１は、併せ面１１ｂ側に出力電極（２０）を露出させている。
【００３６】
正電極バスバ挿入用溝６２は、Ｘ方向において、例えば、上相パッケージ１１の正電極（配線パターン１９）に対応する位置に形成されている。正電極バスバ挿入用溝６２は、Ｚ方向に所定の長さを有し、併せ面１１ｂ側から正電極（１９）に到達する位置まで形成されている。正電極バスバ挿入用溝６２は、併せ面１１ｂ側に正電極（１９）を露出させている。
【００３７】
負電極バスバ先端挿入用溝６３は、Ｘ方向において、正電極バスバ挿入用溝６２より外側に形成されている。負電極バスバ先端挿入用溝６３は、Ｚ方向に所定の長さを有し、併せ面１１ｂ側から実装基板１５の近傍まで形成されている。負電極バスバ先端挿入用溝６３は、正電極バスバ挿入用溝６２と同程度の深さ（併せ面１１ｂ側からの長さ）を有するものでもよい。
【００３８】
上相パッケージ１１では、Ｘ方向において、ＩＧＢＴ１３及びダイオード２２を挟んで、一方側に出力バスバ挿入用溝６１が形成され、他方側に正電極バスバ挿入用溝６２及び負電極バスバ先端挿入用溝６３が形成されている。
【００３９】
図４に示すように、出力バスバ挿入用溝６１は、Ｙ方向において所定の長さを有している。出力バスバ挿入用溝６１は、Ｙ方向において中央に形成され、Ｙ方向の両側はモールド樹脂３に覆われている。正電極バスバ挿入用溝６２及び負電極バスバ先端挿入用溝６３は、Ｙ方向の全長に形成され貫通している。
【００４０】
下相パッケージ１２には、第２出力バスバ４２が挿入される出力バスバ挿入用溝７１（第２の出力バスバ挿入用溝）、正電極バスバ５１の先端部５１ａが挿入される正電極バスバ先端挿入用溝７２、及び負電極バスバ５２が挿入される負電極バスバ挿入用溝７３が形成されている。
【００４１】
下相パッケージ１２には、第１出力バスバ４１が挿入される出力バスバ挿入用溝６１（第１の出力バスバ挿入用溝）、正電極バスバ５１が挿入される正電極バスバ挿入用溝６２、及び負電極バスバ５２の先端部５２ａが挿入される負電極バスバ先端挿入用溝６３が形成されている。
【００４２】
図３に示すように、出力バスバ挿入用溝７１は、Ｘ方向において、例えば、下相パッケージ１２の出力電極（配線パターン２７）に対応する位置に形成されている。出力バスバ挿入用溝７１は、Ｚ方向に所定の長さを有し、併せ面１２ｂ側から出力電極（２０）に到達する位置まで形成されている。出力用挿入溝７１は、併せ面１２ｂ側に出力電極（２７）を露出させている。出力バスバ挿入用溝７１は、出力バスバ挿入用溝６１に対向する位置に形成されている。
【００４３】
正電極バスバ先端挿入用溝７２は、正電極バスバ挿入用溝６２に対向する位置に形成されている。正電極バスバ先端挿入用溝７２は、Ｚ方向に所定の長さを有し、併せ面１２ｂ側から実装基板１６の近傍まで形成されている。
【００４４】
負電極バスバ挿入用溝７３は、Ｘ方向において、例えば、下相パッケージ１２の負電極（配線パターン２８）に対応する位置に形成されている。負電極バスバ挿入用溝７３は、Ｚ方向に所定の長さを有し、併せ面１２ｂ側から負電極（２８）に到達する位置まで形成されている。負電極バスバ挿入用溝７３は、併せ面１２ｂ側に負電極（２８）を露出させている。負電極バスバ挿入用溝７３は、負電極バスバ先端挿入用溝６３に対向する位置に形成されている。
【００４５】
下相パッケージ１２では、Ｘ方向において、ＩＧＢＴ１４及びダイオード３０を挟んで、一方側に出力バスバ挿入用溝７１が形成され、他方側に正電極バスバ先端挿入用溝７２及び負電極バスバ挿入用溝７３が形成されている。
【００４６】
図４に示すように、出力バスバ挿入用溝７１は、Ｙ方向において所定の長さを有している。出力バスバ挿入用溝７１は、Ｙ方向において中央に形成され、Ｙ方向の両側はモールド樹脂４に覆われている。正電極バスバ先端挿入用溝７２及び負電極バスバ挿入用溝７３は、Ｙ方向の全長に形成され貫通している。
【００４７】
次に、図５を参照して、半導体モジュール２の組み付けについて説明する。図５に示すように、出力バスバ４０、第１出力バスバ４１、第２出力バスバ４２、正電極バスバ５１、負電極バスバ５２が所定の位置に配置された状態で、これらのバスバ４０〜４２，５１，５２のＺ方向の両側に、上相パッケージ１１及び下相パッケージ１２をそれぞれ配置する。第１出力バスバ４１及び第２出力バスバ４２は、出力バスバ４０に接合されていることが好ましい。
【００４８】
次に、上相パッケージ１１及び下相パッケージ１２のバスバ挿入用溝６１〜６３，７１〜７３にバスバ４１，４２，５１，５２を挿入させる。具体的には、第１出力バスバ４１を出力バスバ挿入用溝６１に挿入する。第２出力バスバ４２を出力バスバ挿入用溝７１に挿入する。正電極バスバ５１を正電極バスバ挿入用溝６２及び正電極バスバ先端挿入用溝７２に挿入し、正電極バスバ５１と正電極とを接合する。負電極バスバ５２を負電極バスバ挿入用溝７３及び負電極バスバ先端挿入用溝６３に挿入し、負電極バスバ５２と負電極とを接合する。そして、図１に示す半導体モジュール２を得ることができる。本実施形態の半導体装置１は、図２に示すように３つの半導体モジュール２を備えた３相インバータであり、Ｕ相、Ｖ相、Ｗ相の出力を有する。
【００４９】
次に、図７を参照して、半導体装置１の等価回路について説明する。半導体装置１では、回路上の正極Ｐと負極Ｎとの間に、上相のＩＧＢＴ１３と、下相のＩＧＢＴ１４とが直列接続されている。上相のＩＧＢＴ１３のエミッタ１３Ｅと下相のＩＧＢＴ１４のコレクタ１４Ｃとの接続点９１には、三相交流モータＭＧの任意の相（Ｕ相ｏｒＶ相ｏｒＷ相）の出力側が接続される。ＩＧＢＴ１３，１４のゲート１３Ｇ，１４Ｇには、ゲート端子が接続される。
【００５０】
上相のＩＧＢＴ１３のコレクタ１３Ｃとエミッタ１３Ｅとの間には、ダイオード２２が並列接続されている。下相のＩＧＢＴ１４のコレクタ１４Ｃとエミッタ１４Ｅとの間には、ダイオード３０が並列接続されている。
【００５１】
このような本実施形態の半導体モジュール２では、積層方向Ｚに対向する上相パッケージ１１及び上相パッケージ１２の両方に、正電極バスバ５１及び負電極バスバ５２が併走するように配置させることができ、正電極バスバ５１及び負電極バスバ５２を、Ｘ方向に近接し対面して配置することができる。これにより、半導体モジュール２は、寄生インダクタンスを低減することがすることができる。
【００５２】
半導体モジュール２では、負電極バスバ先端挿入用溝６３が実装基板１５に近接する位置まで形成され、正電極バスバ先端挿入用溝７３が実装基板１６に近接する位置まで形成されているので、積層方向Ｚにおいて、正電極バスバ５１及び負電極バスバ５２が対面する面積を広くすることができるので、寄生インダクタンスを好適に低減することができる。この半導体モジュール２は、モジュール本体１０の薄型化を図りつつ、寄生インダクタンスを低減することができる。複数の半導体モジュール２において、共通の正電極バスバ５１及び負電極バスバ５２を備える構成であるので、簡素な構成の半導体装置１を実現することができる。
【００５３】
以上、本発明をその実施形態に基づき具体的に説明したが、本発明は、上記実施形態に限定されるものではない。例えば、３相インバータの出力容量が大きい場合には、図６に示すように、各相（Ｕ相、Ｖ相、Ｗ相）のＩＧＢＴ及びダイオードを２つ並列に配置する構成でもよい。
【００５４】
また、上記実施形態では、Ｘ方向の内側に正電極バスバ５１が配置され、外側に負電極バスバ５２が配置されているが、Ｘ方向の内側に負電極バスバ５２が配置され、外側に正電極バスバ５１が配置されている半導体モジュールでもよい。
【符号の説明】
【００５５】
１…半導体装置、２…半導体モジュール、１０…モジュール本体、１１…上相パッケージ（第１のパッケージ）、１２…下相パッケージ（第２のパッケージ）、１３，１４…ＩＧＢＴ、２２，３０…ダイオード、４０…出力バスバ（出力バスバ本体）、４１…第１出力バスバ、４２…第２出力バスバ、５１…正電極バスバ、５２…負電極バスバ、５２…負電極バスバの先端部、６１…出力バスバ挿入用溝（第１の出力バスバ挿入用溝）、６２…正電極バスバ挿入用溝、６３…負電極バスバ先端挿入用溝、７１…出力バスバ挿入用溝（第２の出力バスバ挿入用溝）、７２…正電極バスバ先端挿入用溝、７３…負電極バスバ挿入用溝。
【図１】
2014127582.tif 000003
【図２】
2014127582.tif 000004
【図３】
2014127582.tif 000005
【図４】
2014127582.tif 000006
【図５】
2014127582.tif 000007
【図６】
2014127582.tif 000008
【図７】
2014127582.tif 000009