(57)【要約】【課題】  半導体ウェハの試験工程において、パッド材料等がプローブに付着した際のプローブクリーニングを効率的に行い、チップの歩留まりロスの最小化とプローブの長寿命化との両立を図る。【解決手段】  チップ内に形成された被試験素子または回路と電気的に接続するパッド電極にプローブを接触させて行う半導体ウェハの試験工程において、複数の試験項目のうち、一部のプローブとチップの接触性が悪化する蓋然性の高い特定の試験項目については、チップが不良判定されるとカウンタＮ１、Ｎ２に保持されたカウント値を増加させ、カウント値が所定の不良カウント数Ｎ１ｍａｘ、Ｎ２ｍａｘに達した場合にプローブのクリーニングを行う。【選択図】        図３
2014082255.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップを備える半導体ウェハに対し、前記チップ内に形成された被試験素子または回路と電気的に接続するパッド電極にプローブを接触させて行う半導体ウェハの試験工程において、
複数の試験項目のうち一部のプローブとチップの接触性が悪化する蓋然性の高い一又は複数の特定の試験項目において、前記チップが不良判定されるとカウンタに保持されたカウント値を増加させ、前記カウント値が所定の不良カウント数に達した場合に前記プローブのクリーニングを行うことを特徴とするウェハの試験方法。
【請求項２】
前記カウンタを、複数の前記特定の試験項目をグループ化した前記試験項目グループ毎に設け、
前記特定の試験項目において、前記チップが不良判定されると、不良判定された当該特定の試験項目が属する前記試験科目グループに対応する前記カウンタの前記カウント値を増加させ、
前記カウンタに対応して前記試験項目グループ毎に設定される前記不良カウント数の値を、前記試験項目グループにおいて前記プローブに入力される入力電圧条件または入力電流条件に応じて異ならせることを特徴とする請求項１に記載の試験方法。
【請求項３】
複数の前記特定の試験項目が、複数の試験項目グループにグループ化され、
前記試験項目グループ毎に、不良判定がされた場合に前記カウンタに加算する加算値を異ならせることを特徴とする請求項１又は２に記載の試験方法。
【請求項４】
前記試験項目グループにおいて前記プローブに入力または出力される電圧条件または電流条件、又は、出力電力量に応じて前記加算値を異ならせることを特徴とする請求項３に記載の試験方法。
【請求項５】
２以上の前記試験項目グループにおいて、前記カウンタを共有し、
共有される前記カウンタの前記カウント値が所定の延べ不良カウント数に達した場合に前記プローブのクリーニングを行うことを特徴とする請求項２〜４の何れか一項に記載の試験方法。
【請求項６】
少なくとも１つの前記特定の試験項目において、チップが不良判定されると即座に前記プローブのクリーニングを行うことを特徴とする請求項１〜５の何れか一項に記載の試験方法。
【請求項７】
前記特定の試験項目が、前記被試験素子であるトランジスタのオフバイアス試験、又は前記トランジスタのオン抵抗試験の少なくとも何れか一方を含むことを特徴とする請求項１〜６の何れか一項に記載の試験方法。
【請求項８】
良品か不良品かの判断が完了した測定チップ数をカウントし、前記測定チップ数が所定の測定回数を超えた場合に前記プローブのクリーニングを行うことを特徴とする請求項１〜７の何れか一項に記載の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハの試験方法に関し、特に、１００Ｖ超の高電圧または１Ａ超の大電流での使用が想定されるパワーデバイスが形成されたウェハの試験方法に関する。
【背景技術】
【０００２】
半導体ウェハの試験工程では、チップ内に形成された被試験素子または回路と電気的に接続するパッド電極にプローブを接触させ、プローブを介してパッド電極に電圧又は電流信号を印加する。特に、パワーデバイスがチップ内に形成された半導体のウェハ試験では、一部のテスト項目において、高電圧又は大電流を印加して試験を行なう必要がある。
【０００３】
このため、例えば、高電圧を印加するオフバイアス試験では、不良が発生すると試験時に爆発して破壊する可能性がある。また、オン抵抗試験では、大電流を印加するため、不良が発生すると試験時に高熱を発生してパッドなどのチップ材料を溶解させる可能性がある。上記オフバイアス試験、及び、オン抵抗試験において、不良が発生した場合、プローブにパッド材料などの異物が付着または溶着する結果、プローブとチップの接触性が悪化する。
【０００４】
具体的には、これらの異物が付着した場合、プローブと被試験半導体チップ間の接触抵抗値が通常の数オームから数ｋΩ〜数ＭΩに悪化し、正常なテストができなくなる。場合によっては良品を不良判定してしまい、歩留まりロスを発生させ、事業の採算性を悪化させる。これらの異物が付着した場合の対策として、一般に針先研磨やブラシクリーニングといったプローブのクリーニングを実施し、プローブに付着した異物を除去することで、プローブの接触面の状態を元の良好な接触性が得られる状態に回復させることができる。
【０００５】
ウェハ試験において、プローブの接触面の状態を良好な接触性が得られる状態に維持することは重要な要素であり、一般にプローブの接触面の状態を良好な接触性を得られるようにするために、プローブクリーニングが実施されている。
【０００６】
但し、プローブのクリーニングは実行時間が１分程度かかる上に、プローブ針が摩耗し、プローブカードの寿命が低下するという問題がある。最適なプローブのクリーニングを実施することは、半導体集積回路の生産において重要な課題である。
【０００７】
プローブのクリーニング手順として、一定数のテスト毎にクリーニングを実施する方法や、ウェハテスト時に連続して不良が発生した場合にクリーニングを実施する方法が行われている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２１０６８４号公報
【特許文献２】特開２００１−３２６２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一定数のテスト毎にクリーニングを実施する方法は、例えば、１００チップ測定毎にクリーニングを実施する方法が挙げられる。この場合、途中で接触異常が発生した場合、その後にテストされた本来良品のチップの試験結果が不良と判定される虞がある。そして、不良判定されたチップはそのまま歩留まりロスとなる。
【００１０】
かかる歩留まりロスを抑制するために、不良が連続して発生した場合にクリーニングを実施する方法がある（例えば、特許文献１を参照）。しかしながらこの場合、接触性が悪化したことが原因の不良とチップ製造時の不良に関係なくクリーニングが実行されるため、頻繁にクリーニングを実施してしまう。この結果、プローブの寿命が著しく低下し、プローブの寿命低下を抑制するためには連続不良数を小さくすることができない。１〜２チップ連続して不良が発生した場合にプローブクリーニングを行うこととすると、プローブ寿命が著しく悪化する。このため、連続不良数は通常５チップ程度に設定されるが、これにより本来良品のチップのテスト結果が不良と判定される確率が増加し、歩留まりロスが増加する。
【００１１】
さらに、接触性の悪化の程度によっては（完全に悪化していない場合など）、テスト結果が異常→良品→異常など連続して不良が発生しない場合があり、この場合はプローブのクリーニングが実行されず、不良判定されたチップはそのまま歩留まりロスとなってしまう。
【００１２】
歩留まりロスを低減し、かつプローブの短寿命化を防止する方法として、特許文献２には、連続不良発生時にプローブ先端部をＣＣＤカメラで観察し、正常時の基準データと比較して異常が確認された場合のみプローブクリーニングを実施する方法が示されている。
【００１３】
しかしながら、この場合、歩留まりロスやプローブの短寿命化を防止できるが、プローブ針の画像検査機能を装置に追加する必要がありコスト増加となるほか、多数（８０〜１００本）のプローブを検査するのに１０分程度の時間が必要なため、テスト時間が増加する問題がある。さらに、画像処理によりクリーニングの要否を判定するため、どの程度のレベルの場合にクリーニングを実施するかの良否判定基準の設定が極めて困難であるという問題がある。
【００１４】
上述の問題を鑑み、本発明は、装置コスト増加およびテスト時間の増加を伴うことなく、歩留まりロスの低減およびプローブの短寿命化の防止が可能なウェハの試験方法を提供することをその目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明に係る試験方法は、複数のチップを備える半導体ウェハに対し、前記チップ内に形成された被試験素子または回路と電気的に接続するパッド電極にプローブを接触させて行う半導体ウェハの試験工程において、
複数の試験項目のうち一部のプローブとチップの接触性が悪化する蓋然性の高い一又は複数の特定の試験項目において、前記チップが不良判定されるとカウンタに保持されたカウント値を増加させ、前記カウント値が所定の不良カウント数に達した場合に前記プローブのクリーニングを行うことを第１の特徴とする。
【００１６】
上記第１の特徴の本発明に係る試験方法は、前記カウンタを、複数の前記特定の試験項目をグループ化した前記試験項目グループ毎に設け、
前記特定の試験項目において、前記チップが不良判定されると、不良判定された当該特定の試験項目が属する前記試験科目グループに対応する前記カウンタの前記カウント値を増加させ、
前記カウンタに対応して前記試験項目グループ毎に設定される前記不良カウント数の値を、前記試験項目グループにおいて前記プローブに入力される入力電圧条件または入力電流条件に応じて異ならせることを第２の特徴とする。
【００１７】
上記第１又は第２の特徴の本発明に係る試験方法は、複数の前記特定の試験項目が、複数の試験項目グループにグループ化され、
前記試験項目グループ毎に、不良判定がされた場合に前記カウンタに加算する加算値を異ならせることを第３の特徴とする。
【００１８】
上記第３の特徴の本発明に係る試験方法は、前記試験項目グループにおいて前記プローブに入力または出力される電圧条件または電流条件、又は、出力電力量に応じて前記加算値を異ならせることが好ましい。
【００１９】
上記第２又は第３の特徴の本発明に係る試験方法は、
２以上の前記試験項目グループにおいて、前記カウンタを共有し、
共有される前記カウンタの前記カウント値が所定の延べ不良カウント数に達した場合に前記プローブのクリーニングを行う構成とすることができる。
【００２０】
上記第１乃至第３の何れかの特徴の本発明に係る試験方法は、少なくとも１つの前記特定の試験項目において、チップが不良判定されると即座に前記プローブのクリーニングを行う構成とすることができる。つまり、少なくとも１つの前記特定の試験項目において、前記不良カウント数を１に設定することができる。
【００２１】
上記第１乃至第３の何れかの特徴の本発明に係る試験方法は、前記特定の試験項目が、前記被試験素子であるトランジスタのオフバイアス試験、又は前記トランジスタのオン抵抗試験の少なくとも何れか一方を含むことが好ましい。
【００２２】
上記第１乃至第３の何れかの特徴の本発明に係る試験方法は、良品か不良品かの判断が完了した測定チップ数をカウントし、前記測定チップ数が所定の測定回数を超えた場合に前記プローブのクリーニングを行うことが好ましい。
【発明の効果】
【００２３】
本発明に依れば、被試験デバイス固有の不良モードに着目して効率的なプローブクリーニングを実施することでプローブの短寿命化や歩留まりロスを低減することができる。
【００２４】
具体的には、例えば、パワーデバイス等の半導体製品では、高電圧印加または大電流印加して試験を行なう。このため、オフバイアス試験やオン抵抗試験等、不良が発生した場合にプローブにパッド材料などの異物が付着または溶着し、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目については、不良発生毎にカウンタのカウント値を増加させ、カウント数が所定値（不良カウント数）に達するとプローブクリーニングを行う構成とする。
【００２５】
このように構成することで、装置コスト増加およびテスト時間の増加を伴うことなく、且つ、プローブの短寿命化が防止され、歩留まりロスの低減が可能なウェハ試験方法を実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係るウェハの試験方法の構成例を示すフローチャート
【図２】ウェハ試験工程におけるチップの試験項目の例を示す一覧表
【図３】本発明の一実施形態に係るウェハの試験方法の構成例を示すフローチャート
【図４】本発明の一実施形態に係るウェハの試験方法の構成例を示すフローチャート
【発明を実施するための形態】
【００２７】
〈第１実施形態〉
本発明の一実施形態に係るウェハの試験方法（以降、適宜「本発明方法１」と称する）の構成例を図１のフローチャートに示す。しかしながら、本発明は、上記図１のフローチャートで示される方法に限定されるものではない。これは以降の実施形態で示すフローチャートについても同様である。本発明方法１は、特に、被試験デバイスとして、１００〜１０００Ｖ超の高電圧印加、及び１Ａ〜１００Ａ超の大電流での駆動が想定されるパワーデバイス（パワートランジスタ）が複数のチップ内に夫々形成されたウェハの試験方法を想定している。
【００２８】
図２は、かかるパワートランジスタのウェハ試験工程における試験項目の一部を抜き出した一覧表であり、良品チップと不良チップの試験結果の一例が示されている。図２に示すように、ＩＤが６、９、又は１２で示される試験項目については、チップの試験結果が不良の場合、プローブとチップの接触性が悪化するリスクがある。具体的に、ＩＤ６：ＰＲＥ＿Ｖｄｓ、及びＩＤ１２：ＰＯＳＴ＿Ｖｄｓ（電圧印加：オン抵抗測定）では、被試験デバイスに大電流が流れることにより、不良が発生すると試験時に高熱を発生してパッドなどのチップ材料を溶解させる虞がある。さらに、ＩＤ９：ＩＤＳＸ＿６００Ｖでは、被試験デバイスに高電圧を印加することにより、不良が発生すると試験時に爆発・破壊の虞がある。本発明方法１では、上記プローブとチップの接触性が悪化する蓋然性の高いＩＤ６、９、又は１２で示される試験項目については、チップの試験結果が不良の場合、直ちにプローブのクリーニングを行うように構成する。
【００２９】
以下に、図１に基づき、本発明１のウェハテスト方法について詳細に説明する。
【００３０】
先ず、ウェハ内のチップを選択し、選択されたチップの測定を開始する（ステップＳ１０１）。具体的には、選択されたチップのパッド電極とプローブを接触させ、プローブ及びパッド電極を介して電気信号を印加し、例えば上記図２に示した複数の試験項目を順に実行する（ステップＳ１０２）。
【００３１】
１つの試験項目が終了する毎に、選択されたチップの良・不良を判定し（ステップＳ１０３）、判定結果が良品の場合には、かかる試験項目が最後の試験項目である場合（ステップ１０４でＹＥＳ分枝）、後述するカウンタＭの値を１加算し（ステップＳ１１０）、ステップＳ１０１に戻って、ウェハ内の次のチップを選択し、選択されたチップの試験を開始する。最後の試験項目でない場合（ステップ１０４でＮＯ分枝）、ステップＳ１０２に戻って、次の試験項目の測定を行う。
【００３２】
一方、判定結果が不良の場合（ステップＳ１０３でＹＥＳ分枝）、どの試験項目において不良が発生したかを調べ、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目において不良が発生した場合、プローブのクリーニングを行う（ステップＳ１０７）。なお、本実施形態では、かかる特定の試験項目を、プローブとチップの接触性が悪化する要因に応じて、爆発・破壊の虞がある場合（図２のＩＤ９に該当する場合：ステップＳ１０５）と、高熱によりチップ材料が溶解する虞がある場合（図２のＩＤ６又は１２のいずれかに該当する場合：ステップＳ１０６）の２つのグループ（試験項目グループ）に分け、かかるグループ単位で不良が発生したか否かを判定している。
【００３３】
クリーニングが終了すると（ステップＳ１０８）、ステップＳ１０９においてカウンタＭを０にリセット後、以降の試験項目をスキップし、ステップＳ１０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００３４】
一方、不良が発生した試験項目が、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目ではない場合（ステップＳ１０５、Ｓ１０６でＮＯ分枝）、ステップＳ１１０においてカウンタＭの値を１加算後、以降の試験項目をスキップし、ステップＳ１０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００３５】
カウンタＭは、直前のプローブクリーニングの後にチップが良品か不良品かの判断が完了した測定チップ数を保持している。本実施形態では、全ての試験項目の試験結果が良の場合に良品チップと判断し、何れか１つの試験項目でも試験結果が不良となった場合はチップは不良品と判断する。カウンタＭは、一のチップの測定が完了したときに、その試験結果が全ての試験項目において良品と判定された場合（ステップＳ１０４でＹＥＳ分枝）、或いは、不良が発生したが、不良が発生した試験項目がプローブとチップの接触性が悪化する蓋然性の高い特定の試験項目ではない場合（ステップＳ１０５、Ｓ１０６でＮＯ分枝）に、ステップＳ１１０において１だけ加算される。一方、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目で不良が発生した場合（ステップＳ１０５、Ｓ１０６でＹＥＳ分枝）、プローブのクリーニング終了後、カウンタＭはステップＳ１０９において０にリセットされる。
【００３６】
ステップＳ１１１では、カウンタＭの値を比較し、チップの測定結果が良品の場合、或いは、不良判定された試験項目が上記の特定の試験項目に該当しない場合であっても、カウンタＭの値が所定のチップ測定回数Ｍｍａｘ（〜１００程度）に達した場合には、プローブのクリーニングを行う。つまり、試験結果が全て良品であるか、不良判定された試験項目が存在するかにかかわらず、チップ測定回数が所定値Ｍｍａｘに達すると、プローブクリーニングが実施されるように構成している。
【００３７】
一方、カウンタＭの値がチップ測定回数Ｍｍａｘ未満の場合は（ステップＳ１１１でＮＯ分枝）、クリーニングを行うことなく、ステップＳ１０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００３８】
このように構成することで、本発明方法１では、装置コスト増加およびテスト時間の増加を伴うことなく、効率的にプローブクリーニングを実施することができるため、プローブの短寿命化を防止しつつ、歩留まりロスの低減が可能となる。
【００３９】
〈第２実施形態〉
本発明の一実施形態に係るウェハの試験方法（以降、適宜「本発明方法２」と称する）の構成例を図３のフローチャートに示す。本発明方法２は、本発明方法１と同様、高電圧、大電流駆動が想定されるパワーデバイスが複数のチップ内に夫々形成されたウェハの試験方法であり、更に、カウンタＮ１、Ｎ２を用いてプローブクリーニングの要否を判定することを特徴とする。カウンタＮ１、Ｎ２は、チップが不良判定された場合に、不良判定された試験項目がプローブとチップの接触性が悪化する蓋然性の高い特定の試験項目に該当した回数を保持している。
【００４０】
以下に、図３に基づき、本発明方法２のウェハ試験方法について詳細に説明する。
【００４１】
先ず、本発明方法１と同様、ウェハ内のチップを選択し、選択されたチップの測定を開始する（ステップＳ２０１）。具体的には、選択されたチップのパッド電極とプローブを接触させ、プローブ及びパッド電極を介して電気信号を印加し、例えば上記図２に示した試験項目を順に実行する（ステップＳ２０２）。
【００４２】
１つの試験項目が終了する毎に、選択されたチップの良・不良を判定し（ステップＳ２０３）、判定結果が良品の場合には、かかる試験項目が最後の試験項目である場合（ステップ２０４でＹＥＳ分枝）、カウンタＭの値を１加算し（ステップＳ２１４）、ステップＳ２０１に戻って、ウェハ内の次のチップを選択し、選択されたチップの試験を開始する。最後の試験項目でない場合（ステップ２０４でＮＯ分枝）、ステップＳ２０２に戻って、次の試験項目の測定を行う。
【００４３】
一方、判定結果が不良の場合（ステップＳ２０３でＹＥＳ分枝）、どの試験項目において不良が発生したかを調べ、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目において不良が発生した場合、不良が発生した試験項目に対応するカウンタを所定値（ここでは、１）だけ加算する（ステップＳ２０５、Ｓ２０６、Ｓ２０８、Ｓ２０９）。
【００４４】
本実施形態では、かかる特定の試験項目を、プローブとチップの接触性が悪化する要因に応じて、爆発・破壊の虞がある場合（図２のＩＤ９に該当する場合：ステップＳ２０５）と、高熱によりチップ材料が溶解する虞がある場合（図２のＩＤ６又は１２のいずれかに該当する場合：ステップＳ２０８）の２つのグループ（試験項目グループ）に分け、夫々のグループ毎にカウンタＮ１、Ｎ２が設けられている。
【００４５】
不良が発生した試験項目が、爆発・破壊の虞がある試験項目グループに該当する場合（ステップＳ２０５でＹＥＳ分枝）には、カウンタＮ１を加算し（ステップＳ２０６）、ステップＳ２０７において、カウンタＮ１の値が所定の不良カウント数Ｎ１ｍａｘ未満か否かを判定する。カウンタＮ１の値がＮ１ｍａｘ以上の場合、ステップＳ２１１において、プローブクリーニングを実行する。
【００４６】
同様に、不良が発生した試験項目が、高熱によりチップ材料が溶解する虞がある試験項目グループに該当する場合（ステップＳ２０８でＹＥＳ分枝）には、カウンタＮ２を加算し（ステップＳ２０９）、ステップＳ２１０において、カウンタＮ２の値が所定の不良カウント数Ｎ２ｍａｘ未満か否かを判定する。カウンタＮ２の値がＮ２ｍａｘ以上の場合には、ステップＳ２１１において、プローブクリーニングを実行する。
【００４７】
クリーニングが終了すると（ステップＳ２１２）、ステップＳ２１３においてカウンタＮ１、Ｎ２、及びＭを０にリセット後、以降の試験項目をスキップし、ステップＳ２０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００４８】
一方、不良が発生した試験項目が、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目ではない場合（ステップＳ２０５、Ｓ２０８でＮＯ分枝）、ステップＳ２１４においてカウンタＭの値を１加算後、以降の試験項目をスキップし、ステップＳ２０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００４９】
本発明方法１と同様、直前のプローブクリーニングの後にチップが良品か不良品かの判断が完了した測定チップ数がカウンタＭに保持されている。本実施形態では、全ての試験項目の試験結果が良の場合に良品チップと判断し、何れか１つの試験工程でも試験結果が不良となった場合はチップは不良品と判断する。カウンタＭは、一のチップの測定が完了したときに、その試験結果が全ての試験項目において良品と判定された場合（ステップＳ２０４でＹＥＳ分枝）、或いは、不良が発生したが、不良が発生した試験項目がプローブとチップの接触性が悪化する蓋然性の高い特定の試験項目ではない場合（ステップＳ２０５、Ｓ２０８でＮＯ分枝）に、ステップＳ２１４において１だけ加算される。一方、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目で不良が発生し、且つ、カウンタＮ１又はＮ２のカウント値がＮ１ｍａｘ又はＮ２ｍａｘ以上の場合、た場合（ステップＳ２０７、Ｓ２１０でＹＥＳ分枝）、プローブのクリーニング終了後、カウンタＭはステップＳ２１３において０にリセットされる。
【００５０】
ステップＳ２１５では、カウンタＭの値を比較し、チップの測定結果が良品の場合、或いは、不良判定された試験項目が上記の特定の試験項目に該当しない場合であっても、カウンタＭの値が所定のチップ測定回数Ｍｍａｘ（〜１００程度）に達した場合には、プローブのクリーニングを行う。つまり、試験結果が全て良品であるか、不良判定された試験項目が存在するかにかかわらず、チップ測定回数が所定値Ｍｍａｘに達すると、プローブクリーニングが実施されるように構成している。
【００５１】
一方、カウンタＭの値がチップ測定回数Ｍｍａｘ未満の場合は（ステップＳ２１５でＮＯ分枝）、クリーニングを行うことなく、ステップＳ２０１に戻ってウェハ内の次のチップを選択し、選択されたチップの測定を開始する。
【００５２】
なお、上記の不良カウント数Ｎ１ｍａｘ及びＮ２ｍａｘは、任意の値に設定できるが、被試験デバイスの試験条件に応じて設定値を変更することが好ましい。試験時に爆発・破壊の虞がある試験項目と、高熱によりチップ材料が溶解する虞がある試験項目のうち、どちらがよりプローブとチップの接触性が悪化する蓋然性が高いかは、被試験デバイスの試験条件に依存するからである。例えば、オフバイアス試験のような高電圧が印加され、試験時に爆発・破壊の虞がある試験項目では、プローブに入力する電圧が高くなればなるほど、プローブとチップの接触性が悪化する蓋然性が高くなる。一方、オン抵抗試験のような高熱によりチップ材料が溶解する虞がある試験項目にあっては、プローブを介して入力される電力量が大きくなればなるほど、プローブとチップの接触性が悪化する蓋然性が高くなると考えられる。
【００５３】
したがって、例えば１００Ｖ、０．１Ｊ（１ｍＡ）の条件で試験する被試験デバイスよりも、１０００Ｖ、０．１Ｊ（０．１ｍＡ）の条件で試験する被試験デバイスの方が、試験時に爆発・破壊によりプローブとチップの接触性が悪化する蓋然性が高い。一方、１００Ｖ、１０Ｊ（０．１Ａ）の条件で試験する被試験デバイスであれば、高熱によるチップ材料の溶解によりプローブとチップの接触性が悪化する蓋然性が非常に高くなる。
【００５４】
そこで、例えば被試験デバイスの試験条件が１００Ｖ、０．１Ｊ（１ｍＡ）の場合、Ｎ１ｍａｘ＝１０、Ｎ２ｍａｘ＝１０とし、１０００Ｖ、０．１Ｊ（０．１ｍＡ）の場合、Ｎ１ｍａｘ＝５、Ｎ２ｍａｘ＝１０、１００Ｖ、１０Ｊ（０．１Ａ）の場合、Ｎ１ｍａｘ＝１０、Ｎ２ｍａｘ＝２とする。このように被試験デバイスの試験条件（プローブに入力される入力電圧条件または入力電流条件）に応じてプローブのクリーニング条件を最適化することで、歩留まりロスの最小化とプローブの長寿命化の両立を図ることができる。
【００５５】
また、被試験デバイスの試験条件に応じてＮ１ｍａｘ、Ｎ２ｍａｘの値を変える代わりに、不良判定された場合にカウンタに加算する加算値を変化させるようにしても構わない。上述の例であれば、全ての試験条件に対しＮ１ｍａｘ＝１０、Ｎ２ｍａｘ＝１０とし、その代わりに、１００Ｖ、０．１Ｊ（１ｍＡ）の場合、不良判定された場合にカウンタＮ１、Ｎ２の加算値を共に１とし、１０００Ｖ、０．１Ｊ（０．１ｍＡ）の場合、不良判定された場合にカウンタＮ１の加算値を２、カウンタＮ２の加算値１とし、１００Ｖ、１０Ｊ（０．１Ａ）の場合、不良判定された場合にカウンタＮ１の加算値を１、カウンタＮ２の加算値を５としても、同じ結果が得られる。さらに、不良カウント数Ｎ１ｍａｘ、Ｎ２ｍａｘとともに、カウンタＮ１、Ｎ２の加算値を変更してもよい。
【００５６】
さらに、不良判定された場合にカウンタＮ１又はＮ２に加算する加算値は、プローブに入力される入力電圧条件または入力電流条件の他、プローブを介して出力される出力電圧条件または出力電流条件、或いは、出力電力または電力量に応じて異ならせることができる。これにより、より効率的にプローブクリーニングを実施できる。
【００５７】
なお、上述した本発明方法１は、被試験デバイスの任意の試験条件（プローブに入力される入力電圧条件または入力電流条件）において、Ｎ１ｍａｘ＝１、Ｎ２ｍａｘ＝１としたものに相当する。
【００５８】
〈第３実施形態〉
さらに、２以上の特定の試験項目（又は、試験項目グループ）におけるカウント値の合計からクリーニング条件を決めてもよい。この場合の本発明の一実施形態に係るウェハの試験方法（以降、適宜「本発明方法３」と称する）のフローチャートを図４に示す。本発明方法３は、本発明方法２において試験項目グループ毎に設けられていたカウンタＮ１とＮ２を、１つのカウンタＮ３で共用するようにしたものである。
【００５９】
本発明方法３は、試験中に不良が発生した場合、不良となった試験項目が、オフバイアス試験のような高電圧が印加され、試験時に爆発・破壊の虞がある試験項目グループ、又は、オン抵抗試験のような高熱によりチップ材料が溶解する虞がある試験項目グループの少なくとも何れかに該当するかどうかを判定し（ステップＳ３０５、Ｓ３０８）、該当する場合、カウンタＮ３を所定値（ここでは、１）だけ加算し（ステップＳ３０６、Ｓ３０９）、カウンタＮ３のカウント値が所定の延べ不良カウント数Ｎ３ｍａｘ以上の場合（ステップＳ３０９でＹＥＳ分枝）に、プローブクリーニングを実施する（ステップＳ３１０）。Ｎ３ｍａｘは、本発明方法２のＮ１ｍａｘ、Ｎ２ｍａｘのうち小さい方以下とすることが好ましい。
【００６０】
このとき、不良判定された試験項目グループに応じて、ステップＳ３０６とＳ３０９の夫々で、カウンタＮ３に加算する加算値を異ならせてもよい。さらに、上述の本発明方法２と同様、かかる加算値を、プローブに入力される入力電圧条件または入力電流条件、プローブを介して出力される出力電圧条件または出力電流条件、或いは、出力電力または電力量に応じて異ならせることにより、より効率的なプローブクリーニングを実施できる。
【００６１】
オフバイアス試験のような高電圧が印加され、試験時に爆発・破壊の虞がある試験項目グループと、オン抵抗試験のような高熱によりチップ材料が溶解する虞がある試験項目グループのうち、何れか一方の試験項目グループで不良が発生した場合には、同じカウンタＮ３のカウント値が加算されるため、プローブとチップの接触性の悪化の程度を正確に評価することができ、より効率的なプローブクリーニングを実施できる。
【００６２】
以上、本発明方法１〜３に依れば、プローブとチップの接触性が悪化する蓋然性の高い特定の試験項目において不良と判定されるとカウンタを増加させ、カウント値が所定の不良カウント数に達した場合にプローブのクリーニングを行うことにより、装置コスト増加およびテスト時間の増加を伴うことなく効率的なプローブクリーニングを実施でき、プローブの短寿命化が防止され、歩留まりロスの低減が可能となる。
【００６３】
なお、上記実施形態では、１つの試験項目が終了する毎にチップの良・不良を判定し、ある試験項目で不良と判定された時点で残りの試験項目をスキップしているが、全ての試験項目を実行後に夫々の試験項目におけるチップの良不良を判定しても構わない。しかしながら、上記実施形態のように、プローブとチップの接触性が悪化する蓋然性が高い特定の試験項目（試験項目グループ）が複数有る場合、複数の特定の試験項目で、試験結果が不良と判定される虞がある。何れか１つの特定の試験項目で不良と判定された時点で、残りの試験項目をスキップすることで、他の特定の試験項目におけるチップの良・不良を判定しないことにより、プローブとチップの接触性が悪化する蓋然性を減らして、プローブの短寿命化をより抑制できる。
【産業上の利用可能性】
【００６４】
本発明は、半導体ウェハの試験方法としての利用が可能であり、特に、１００Ｖ以上の高電圧または１Ａ以上の大電流での使用が想定されるパワーデバイスが形成されたウェハの試験方法に好適である。
【符号の説明】
【００６５】
１〜３：  本発明の一実施形態に係るウェハの試験方法（本発明方法）
Ｍ、Ｎ１、Ｎ２、Ｎ３：  カウンタ
Ｎ１ｍａｘ、Ｎ２ｍａｘ、Ｎ３ｍａｘ：  不良カウント数
【図１】
2014082255.tif 000003
【図２】
2014082255.tif 000004
【図３】
2014082255.tif 000005
【図４】
2014082255.tif 000006