(57)【要約】【課題】転送破綻による不具合を低減することができるデータ転送装置を提供する。【解決手段】表示Ｉ／Ｆ３６は、メモリ１４から出力されるデータＲＤを順次格納し、そのデータＲＤの格納順序に基づいてデータＲＤ１〜ＲＤ３をそれぞれ出力するＦＩＦＯメモリ５１ａ〜５３ａを有する。表示Ｉ／Ｆ３６は、メモリ１４に対するアクセスを調停するＤＭＡＣ３６ａと、ＦＩＦＯメモリ５１ａ〜５３ａのデータ量に応じてＦＩＦＯメモリ５１ａ〜５３ａをそれぞれ制御する転送制御部５１〜５３を有する。転送制御部５１〜５３は、読み出し要求ＲＱ１〜ＲＱ３と併せて、それら読み出し要求ＲＱ１〜ＲＱ３によってメモリ１４から読み出されるデータの表示位置を示す表示位置情報ＤＰ１〜ＤＰ３をそれぞれＤＭＡＣ３６ａに出力する。ＤＭＡＣ３６ａは、読み出し要求ＲＱ１〜ＲＱ３の優先度を、表示位置情報ＤＰ１〜ＤＰ３に応じて設定する。【選択図】図２
2014228590.tif 000002
【特許請求の範囲】
【請求項１】
記憶部に格納されたデータを表示部に転送するデータ転送装置であって、
前記記憶部から出力されるデータを順次格納し、前記データの格納順序に基づいて出力データを出力する格納部と、
前記格納部のデータ量に応じて前記格納部を制御し、前記記憶部から読み出される次のデータの前記表示部での表示位置に基づいて、前記記憶部からデータを読み出すための読み出し要求を出力する制御部と、
を有することを特徴とするデータ転送装置。
【請求項２】
前記格納部は、
前記記憶部から出力される第１の入力データを順次格納し、前記第１の入力データの格納順序に基づいて第１の出力データを出力する第１の格納部と、
前記記憶部から出力される第２の入力データを順次格納し、前記第２の入力データの格納順序に基づいて第２の出力データを出力する第２の格納部と、を有し、
前記制御部は、
前記記憶部に対するアクセスを調停する調停回路と、
前記第１の格納部のデータ量に応じて前記第１の格納部を制御し、前記記憶部から第１の入力データを読み出すための第１の読み出し要求と、該第１の読み出し要求によって前記記憶部から読み出される第１の入力データの前記表示部での表示位置を示す第１の位置情報とを生成する第１の転送制御部と、
前記第２の格納部のデータ量に応じて前記第２の格納部を制御し、前記記憶部から第２の入力データを読み出すための第２の読み出し要求と、該第２の読み出し要求によって前記記憶部から読み出される第２の入力データの前記表示部での表示位置を示す第２の位置情報とを生成する第２の転送制御部と、を有し、
前記調停回路は、前記第１の読み出し要求及び前記第２の読み出し要求の優先度を、前記第１の位置情報及び前記第２の位置情報に応じて設定することを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
前記調停回路は、前記第１の位置情報及び前記第２の位置情報に基づいて、前記表示部での表示順が早いデータから順に前記記憶部から読み出されるように、前記第１の読み出し要求及び前記第２の読み出し要求の優先度を設定することを特徴とする請求項２に記載のデータ転送装置。
【請求項４】
前記制御部は、
前記格納部のデータ量に応じて前記格納部を制御し、前記記憶部からデータを読み出すための読み出し要求と、該読み出し要求によって前記記憶部から読み出されるデータの前記表示部での表示位置を示す位置情報とを生成する転送制御部と、
前記出力データに基づいて生成した画像データを前記表示部に出力するとともに、前記画像データにおける所定の座標を示す許可座標を生成するコア回路と、を有し、
前記位置情報と前記許可座標との比較結果に基づいて、前記記憶部に対するアクセスを調停する調停回路と、
を有することを特徴とする請求項１〜３のいずれか１つに記載のデータ転送装置。
【請求項５】
前記調停回路は、前記位置情報が前記許可座標よりも表示順で後の座標である場合には、前記読み出し要求を受け付けないことを特徴とする請求項４に記載のデータ転送装置。
【請求項６】
前記制御部は、
前記出力データに基づいて生成した画像データを前記表示部に出力するとともに、前記画像データにおける所定の座標を示す許可座標を生成するコア回路と、
前記格納部のデータ量に応じて前記格納部を制御するとともに、前記記憶部から次に読み出すデータの前記表示部での表示位置が前記許可座標よりも表示順で後の座標である場合には、前記記憶部からデータを読み出すための読み出し要求を生成しない一方で、前記表示位置が前記許可座標よりも表示順で前の座標である場合には、前記読み出し要求を生成する転送制御部と、
を有することを特徴とする請求項１〜３のいずれか１つに記載のデータ転送装置。
【請求項７】
前記格納部は、
前記記憶部から出力される第１の入力データを順次格納し、前記第１の入力データの格納順序に基づいて第１の出力データを出力する第１の格納部と、
前記記憶部から出力される第２の入力データを順次格納し、前記第２の入力データの格納順序に基づいて第２の出力データを出力する第２の格納部と、を有し、
前記制御部は、
前記記憶部から出力されるデータを種別に応じて、前記第１の格納部と前記第２の格納部に振り分ける、振り分け部と、
前記第１の格納部のデータ量に応じて前記第１の格納部を制御し、前記第２の格納部のデータ量に応じて前記第２の格納部を制御するとともに、前記記憶部から第１の入力データ又は第２の入力データを読み出すための読み出し要求を生成する転送要求生成部と、を有し、
前記転送要求生成部は、前記表示部での表示順が早いデータから順に前記記憶部から読み出されるように前記読み出し要求を生成することを特徴とする請求項１に記載のデータ転送装置。
【請求項８】
記憶部に格納されたデータを表示部に転送するデータ転送方法であって、
前記記憶部から出力されるデータを順次格納部に格納し、前記データの格納順序に基づいて前記格納部から出力データを出力し、
前記格納部のデータ量に応じて前記格納部を制御し、前記記憶部から読み出される次のデータの前記表示部での表示位置に基づいて、前記記憶部からデータを読み出すための読み出し要求を生成することを特徴とするデータ転送方法。
【請求項９】
記憶部をアクセスする複数の処理部と、
前記記憶部に記憶されたデータを表示部に転送するデータ転送部と、
前記記憶部をアクセスするために前記複数の処理部から出力される要求信号と前記データ転送部から出力される読み出し要求とを調停する調停部と、を有し、
前記データ転送部は、
前記記憶部から出力されるデータを順次格納し、前記データの格納順序に基づいて出力データを出力する格納部と、
前記格納部のデータ量に応じて前記格納部を制御し、前記記憶部から次に読み出されるデータの前記表示部での表示位置に基づいて、前記記憶部からデータを読み出すための前記読み出し要求を生成する制御部と、を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置、データ転送方法及び半導体装置に関するものである。
【背景技術】
【０００２】
従来、デジタルスチルカメラ等の電子機器は、メモリに格納された画像データを表示する表示部を有している。電子機器のデータ転送装置は、ＦＩＦＯ（First In First Out）方式のメモリを有し、メモリから表示部に転送するデータ転送を調整する（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１３３９４５号公報
【特許文献２】特開平０９−３７２０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記電子機器に含まれる各種の処理回路は、メモリに対してアクセス、即ちデータの書き込みやデータの読み出しを行う。これらのアクセスは、同時に発生する、つまりアクセスが競合する場合がある。すると、画像データを必要とするタイミングに対してメモリに対するアクセスが遅れる場合がある。このようなアクセスの遅れは、各種の処理回路において、必要とする画像データが間に合わない、所謂転送破綻を招く。例えば、表示部に画像データを転送する場合にメモリからデータを読み出す処理が遅れると、表示部にデータを出力するタイミングに間に合わなくなる転送破綻が生じる。この転送破綻は表示部における表示画像の乱れを生じさせる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、記憶部に格納されたデータを表示部に転送するデータ転送装置であって、前記記憶部から出力されるデータを順次格納し、前記データの格納順序に基づいて出力データを出力する格納部と、前記格納部のデータ量に応じて前記格納部を制御し、前記記憶部から読み出される次のデータの前記表示部での表示位置に基づいて、前記記憶部からデータを読み出すための読み出し要求を出力する制御部と、を有する。
【発明の効果】
【０００６】
本発明の一観点によれば、転送破綻による不具合を低減することができるという効果を奏する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の撮像装置を示すブロック図。
【図２】第１実施形態の表示Ｉ／Ｆの内部構成例を示すブロック図。
【図３】画像データを示す説明図。
【図４】第１実施形態の表示Ｉ／Ｆの動作を示すタイミングチャート。
【図５】第２実施形態の表示Ｉ／Ｆの内部構成例を示すブロック図。
【図６】許可座標を示す説明図。
【図７】第２実施形態の表示Ｉ／Ｆの動作を示すタイミングチャート。
【図８】第３実施形態の表示Ｉ／Ｆの内部構成例を示すブロック図。
【図９】第３実施形態の表示Ｉ／Ｆの動作を示すタイミングチャート。
【図１０】第４実施形態の表示Ｉ／Ｆの内部構成例を示すブロック図。
【図１１】（ａ）、（ｂ）は、第４実施形態の表示Ｉ／Ｆの動作を示すタイミングチャート。
【図１２】転送破綻が生じる場合の従来の表示Ｉ／Ｆの動作を示すタイミングチャート。
【図１３】転送破綻が生じる場合の従来の表示Ｉ／Ｆの動作を示すタイミングチャート。
【発明を実施するための形態】
【０００８】
（第１実施形態）
以下、図１〜図４に従って第１実施形態について説明する。
図１に示すように、撮像装置１は、撮像部１１と、画像処理プロセッサ（ＩＳＰ：Image Signal Processor）１２と、入力部１３と、メモリ１４と、メモリカード１５と、表示デバイス１６，１７とを有している。
【０００９】
撮像部１１は、撮像光学系２１と、撮像素子部２２と、アナログフロントエンド（ＡＦＥ：Analog Front End）２３とを有している。
撮像光学系２１は、被写体からの光を集光する複数のレンズ（フォーカスレンズなど）や、これらのレンズを透過した光の量を調整する絞り等を含み、光学的な被写体像を撮像素子部２２に導く。撮像素子部２２は、例えば、ベイヤ配列のカラーフィルタと、撮像素子とを含む。撮像素子は、ＣＣＤ（Charge Coupled Device）イメージセンサである。撮像素子は、カラーフィルタを介して入射する光の量に応じた撮像信号（アナログ信号）を出力する。ＡＦＥ２３は、撮像素子部２２から出力されるアナログの撮像信号をデジタルの撮像データＧＤに変換するＡ／Ｄ変換回路を含み、撮像データを画像処理プロセッサ１２に出力する。また、ＡＦＥ２３は、画像処理プロセッサ１２から供給される制御信号を撮像素子部２２に出力する。
【００１０】
画像処理プロセッサ１２は、撮像部１１から出力される撮像データＧＤ（例えば、ＲＧＢ形式の画像データ（ベイヤデータ））に対して各種画像処理を施す。例えば、画像処理プロセッサ１２は、所定の処理段階で画像データをメモリ１４に一時的に格納する。すなわち、メモリ１４は作業メモリとして機能する。このメモリ１４は、例えば同期式半導体メモリ（ＳＤＲＡＭ：Synchronous Dynamic Random Access Memory）などの書き換え可能なメモリである。また、画像処理プロセッサ１２は、メモリ１４に格納された各種画像処理後の画像データをメモリカード１５に格納したり、表示デバイス１６，１７に表示したりする。
【００１１】
入力部１３は、ユーザにより操作されるシャッタボタンやメニューボタン等の各種スイッチを有している。この各種スイッチは、例えば写真撮影、撮影条件の設定、表示デバイスの選択や表示方式の設定等を行うために使用される。
【００１２】
メモリカード１５は、例えばコンパクトフラッシュ（登録商標）やＳＤメモリカード（登録商標）などの携帯型メモリカードである。
表示デバイス１６，１７としては、液晶表示装置（ＬＣＤ：Liquid Crystal Display）や有機ＥＬ（Electronic Luminescence）などを用いることができる。このような表示デバイス１６，１７は、マトリクス状に配列された複数の表示画素を有している。すなわち、表示デバイス１６，１７は、第１の配列方向である水平走査方向と、その水平走査方向と平面視で直交する垂直走査方向とに配列された複数の表示画素を有している。また、表示デバイス１６，１７としては、電子ビューファインダ（ＥＶＦ：Electronic View Finder）や、外部接続のためのインターフェース（例えば、ＨＤＭＩ（登録商標）：High-Definition Multimedia Interface）などを用いることもできる。
【００１３】
次に、画像処理プロセッサ１２の内部構成例を説明する。
画像処理プロセッサ１２は、センサインターフェース（Ｉ／Ｆ）３１と、入力画像補正部３２と、画像処理部３３と、コーデック部３４と、メモリカードＩ／Ｆ３５と、表示Ｉ／Ｆ３６，３７と、ＤＭＡ調停部３８と、メモリコントローラ３９と、ＣＰＵ（Central Processing Unit）４０とを有している。
【００１４】
センサＩ／Ｆ３１、入力画像補正部３２、画像処理部３３、コーデック部３４、メモリカードＩ／Ｆ３５、表示Ｉ／Ｆ３６，３７及びＤＭＡ調停部３８は、内部バス４１を介して互いに接続されている。ＤＭＡ調停部３８は、メモリコントローラ３９を介してメモリ１４と接続されている。
【００１５】
センサＩ／Ｆ３１は、撮像部１１から出力される撮像データＧＤ（ＲＧＢ形式の画像データ（ベイヤデータ））を受け取り、その画像データＧＤをメモリ１４に格納する。
入力画像補正部３２は、メモリ１４から読み出した画像データＧＤに対して補正処理を施す。そして、入力画像補正部３２は、補正後の画像データＧＤをメモリ１４に格納するとともに、補正後の画像データＧＤを画像処理部３３に出力する。画像データＧＤに対する補正は、例えば明るさやコントラストを調整するガンマ補正処理、輝度むらを補正するシェーディング補正処理等である。
【００１６】
画像処理部３３は、メモリ１４から読み出した画像データＧＤ、又は入力画像補正部３２から供給される画像データＧＤに対して画像処理を施す１つ又は複数の処理部である。画像処理部３３は、画像処理後の画像データＧＤをメモリ１４に格納する。画像処理部３３が行う処理は、例えば、ＲＧＢ形式の画像データをＹＣｂＣｒ形式の画像データに変換する色空間変換処理、画素数を増減する解像度変換処理、画像の輪郭（エッジ）を強調するエッジ強調処理、画像データに含まれるノイズを除去するノイズ除去処理等が含まれる。
【００１７】
コーデック部３４は、メモリ１４に格納された画像データＧＤを読み出し、その画像データＧＤを所定の方式（例えば、ＪＰＥＧ（Joint Photographic Experts Group）方式）により符号化し、符号化後の画像データ（符号化データ）をメモリ１４に格納する。なお、当該撮像装置１が動画の撮影が可能であれば、コーデック部３４に、動画データを所定の方式（例えば、ＭＰＥＧ（Moving Picture Experts Group）方式）により符号化する機能を持たせてもよい。
【００１８】
メモリカードＩ／Ｆ３５は、撮像装置１に装着されるメモリカード１５と接続される。メモリカードＩ／Ｆ３５は、メモリ１４に格納されたデータ（例えば符号化された画像データ）をメモリカード１５に格納する。
【００１９】
表示Ｉ／Ｆ３６には、当該撮像装置１に設けられた表示デバイス１６が接続されている。表示デバイス１６は、撮像装置１の駆動源であるバッテリの残量、撮影モード、撮影フレーム、記憶された画像データの表示等に用いられる。例えば表示Ｉ／Ｆ３６は、メモリ１４に格納されたデータを読み出し、そのデータに基づいて生成した画像データＰＤを表示デバイス１６に出力する。また、表示Ｉ／Ｆ３７には、表示デバイス１７が接続されている。この表示デバイス１７は、例えば外部接続のためのインターフェース（例えば、ＨＤＭＩ）である。例えば表示Ｉ／Ｆ３７は、表示デバイス１７（ＨＤＭＩ）に外部の表示部（例えば、デジタルテレビジョン）が接続されている場合に、メモリ１４に格納されたデータを読み出し、そのデータに基づいて生成した画像データを表示デバイス１７に出力する。
【００２０】
センサＩ／Ｆ３１と、入力画像補正部３２と、画像処理部３３と、コーデック部３４と、メモリカードＩ／Ｆ３５と、表示Ｉ／Ｆ３６，３７とは、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ：Direct Memory Access Controller）３１ａ〜３７ａをそれぞれ有している。ＤＭＡＣ３１ａ〜３７ａは、各処理部３１〜３７が行う処理に応じたアクセス要求を出力する。例えばセンサＩ／Ｆ３１は、撮像部１１から供給される画像データを、メモリ１４に格納する。このため、センサＩ／Ｆ３１のＤＭＡＣ３１ａは、書き込み要求（ライトリクエスト）を出力する。表示Ｉ／Ｆ３６，３７は、表示デバイス１６，１７に出力するデータをメモリ１４から読み出す。このため、表示Ｉ／Ｆ３６，３７のＤＭＡＣ３６ａ，３７ａは、読み出し要求（リードリクエスト）を出力する。
【００２１】
ＤＭＡ調停部３８は、各処理部３１〜３７のＤＭＡＣ３１ａ〜３７ａから出力され競合する要求（リクエスト）を、例えば各処理部３１〜３７に対応して設定された優先度に従って要求を調停し、１つの処理部に対するアクセスを許可する。アクセスが許可された処理部は、メモリ１４に対するアクセスのための制御信号を出力する。例えば読み出し要求の場合、メモリコントローラ３９は、制御信号に応じてメモリ１４からデータを読み出し、その読み出したデータを要求元の処理部に出力する。また、メモリコントローラ３９は、書き込み要求と、その要求元の処理部から出力されるデータをメモリ１４に出力し、メモリ１４はそのデータを記憶する。
【００２２】
ＣＰＵ４０は、画像処理プロセッサ１２全体を統括制御する。ＣＰＵ４０は、処理に必要な情報の各処理部への設定及びデータの書き込み／読み出し制御等を行う。ＣＰＵ４０は、撮像素子部２２のリセットを指令する制御信号を、ＡＦＥ２３を通じて撮像素子部２２に出力する。ＣＰＵ４０は、上記入力部１３の操作に応じて動作モードや各処理において必要な情報（パラメータ）を設定する。
【００２３】
ここで、図３に示すように、表示Ｉ／Ｆ３６，３７から出力される１フレームの画像データＰＤは、例えば表示デバイス１６の表示画素に対応する複数（例えばｎ本）のラインデータＬ０〜Ｌｎ−１を含む。各ラインデータＬ０〜Ｌｎ−１は、複数（例えばｍ個）の画素データＧを含む。画像データＰＤは、例えばＹＣｂＣｒ形式の画像データの一部に、ＯＳＤ（On Screen Display）データを重畳したデータである。ＹＣｒＣｂ形式の画像データは、Ｙ成分のデータ（Ｙデータ）と、Ｃｂ成分のデータ（Ｃｂデータ）と、Ｃｒ成分のデータ（Ｃｒデータ）とを含む。Ｙデータは輝度信号の集合である。Ｃｂデータは、輝度信号と青色成分（Ｂ）の差を示す色差信号の集合である。Ｃｒデータは、輝度信号と赤色成分（Ｒ）の差を示す色差信号の集合である。ＯＳＤデータは、例えばホワイトバランスなどの画像表示に関する設定の表示や撮影日時の表示などに用いられる。
【００２４】
画像データＰＤに含まれる画素データＧは、所定位置の画素（例えば、図３において左上の画素）を基点（１，１）とする座標（Ｙ，Ｘ）によって指定される。なお、図３において左右方向（水平方向）を座標Ｘ、左右方向と平面視で直交する上下方向（垂直方向）を座標Ｙとする。画像データＰＤは、表示Ｉ／Ｆ３６，３７から表示デバイス１６，１７にそれぞれ出力される。このとき転送されるデータは、図３に矢印で示したラスタ順に出力される。
【００２５】
上記メモリ１４は、表示Ｉ／Ｆ３６，３７から出力される１つの読み出し要求（リードリクエスト）に応答して、表示Ｉ／Ｆ３６，３７から供給される要求アドレスを先頭アドレスとして、所定量のデータ（ＹＣｂＣｒ形式の画像データ又はＯＳＤデータ）を出力する。このため、１フレームの画像データＰＤをメモリ１４から読み出す際には、表示Ｉ／Ｆ３６，３７は複数の読み出し要求を出力する。そして、メモリ１４は、読み出し要求毎に所定量のデータを出力する。このように、１フレームの画像データＰＤは、複数の読み出し要求と、各読み出し要求に対する所定量のデータとによって、メモリ１４から表示Ｉ／Ｆ３６，３７を介して表示デバイス１６，１７に転送される。このようなデータ転送は、バースト転送の一例である。なお、１つの読み出し要求により転送するデータの量（バースト転送量）は、例えば１２８ビット（１６バイト）である。
【００２６】
次に、図２に従って表示Ｉ／Ｆ３６の内部構成例について説明する。なお、表示Ｉ／Ｆ３７の内部構成は、表示Ｉ／Ｆ３６の構成と略同様であるため、ここでは詳細な説明を省略する。
【００２７】
表示Ｉ／Ｆ３６は、上記ＤＭＡＣ３６ａと、複数の転送制御部５１〜５３と、コア回路５４とを有している。
転送制御部５１〜５３は、ＦＩＦＯ（First In First Out）メモリ５１ａ〜５３ａをそれぞれ有している。ＦＩＦＯメモリ５１ａ〜５３ａは、先に書き込んだデータの順に、先に読み出されるメモリである。ＦＩＦＯメモリ５１ａ〜５３ａは、所定のメモリ容量（例えば、６４バイト）のメモリである。例えば、ＦＩＦＯメモリ５１ａには、メイン画像、つまり所定の画像処理が施された画像データＧＤの輝度データ（Ｙデータ）が格納され、ＦＩＦＯメモリ５２ａには、メイン画像の色差データ（ＣｂデータとＣｒデータ）が格納される。また、ＦＩＦＯメモリ５３ａには、メイン画像に重畳されるＯＳＤデータが格納される。本例では、メイン画像の表示フォーマット（表示形式）をＹＵＶ４２２とし、ＯＳＤデータの表示フォーマットをＲＧＢＡ８８８８とする。ＹＵＶ４２２では、隣接する２画素が、２バイトのＹデータと１バイトのＣｂデータと１バイトのＣｒデータとによって表現される。このため、ＦＩＦＯメモリ５１ａに格納される輝度データ（Ｙデータ）のデータサイズは、１バイト／画素となる。また、ＦＩＦＯメモリ５２ａに格納される色差データ（ＣｂデータとＣｒデータ）のデータサイズは、１バイト／画素となる。その一方で、上記ＲＧＢＡ８８８８では、１画素が、８ビット（１バイト）の赤色チャンネルと、８ビットの緑色チャンネルと、８ビットの青色チャンネルと、８ビットのアルファ色チャンネルとによって表現される。このため、ＦＩＦＯメモリ５３ａに格納されるＯＳＤデータのデータサイズは、４バイト／画素となる。したがって、ＦＩＦＯメモリ５１ａ〜５３ａのメモリ容量を６４バイトとすると、ＦＩＦＯメモリ５１ａ，５２ａには最大で６４画素分のデータを格納することができ、ＦＩＦＯメモリ５３ａには最大で１６画素分のデータを格納することができる。
【００２８】
上記ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１が示す位置（アドレス）に入力データＷＤ１を記憶し、ライトポインタを更新する。また、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１が示す位置（アドレス）のデータＲＤ１を出力し、リードポインタＲＰ１を更新する。ポインタＷＰ１，ＲＰ１の更新は、次のデータを書き込む位置又は読み出し位置を示す値に変更することである。データを順次書き込む又は読み出す場合、ＦＩＦＯメモリ５１ａは、各ポインタＷＰ１，ＲＰ１の値に所定値（例えば「１」）を加算した結果を、次のポインタＷＰ１，ＲＰ１の値とする。
【００２９】
ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１及びリードポインタＲＰ１を循環的に管理する。ＦＩＦＯメモリ５１ａは、１つの入力データＷＤ１をライトポインタＷＰ１が示す位置に記憶し、ライトポインタＷＰ１を更新（例えば、ライトポインタＷＰ１を「＋１」）する。そして、ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１がメモリ容量に対応する値（例えば６４）以上になると、ライトポインタＷＰ１の値をリセット（＝０）する。したがって、ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１をメモリ容量に応じた値（例えば０〜６３）で循環させる。
【００３０】
同様に、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１が示す位置のデータＲＤ１を出力し、次の読み出しデータの位置を示すようにリードポインタＲＰ１を更新（例えば、リードポインタＲＰ１を「＋１」）する。そして、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１の値がメモリ容量に対応する値（例えば６４）になると、リードポインタＲＰ１の値をリセット（＝０）にする。したがって、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１をメモリ容量に応じた値（例えば０〜６３）で循環させる。
【００３１】
ＦＩＦＯメモリ５１ａは、転送制御部５１から供給される所定レベル（例えばＨレベル）のリード許可信号に応答してデータの読み出しを行い、例えばＬレベルのリード許可信号に応答してデータの読み出しを停止する。そして、ＦＩＦＯメモリ５１ａは、データの読み出しが許可されている間、表示デバイス１６の要求タイミング（例えば、表示用のクロック信号）に対応する周期（例えば、表示用のクロック信号の周期の２倍の周期）でデータＲＤ１をコア回路５４に出力する。
【００３２】
転送制御部５１は、ライトポインタＷＰ１とリードポインタＲＰ１に基づいて、ＦＩＦＯメモリ５１ａのデータ量を監視し、ＦＩＦＯメモリ５１ａに対応するデータの書き込みを制御する。例えば、転送制御部５１は、ライトポインタＷＰ１の値とリードポインタＲＰ１の値により、ＦＩＦＯメモリ５１ａに格納されたデータ量を算出する。なお、このデータ量は、ＦＩＦＯメモリ５１ａに格納されたデータのうち、読み出しが行われていないデータの数である。そして、転送制御部５１は、ＦＩＦＯメモリ５１ａのメモリ容量とデータ量に基づいて空き容量（＝メモリ容量−データ量）を算出する。転送制御部５１は、空き容量と、１回の読み出し要求に応答してメモリ１４から当該表示Ｉ／Ｆ３６に転送されるデータの数（バースト転送量）とを比較する。そして、転送制御部５１は、空き容量がバースト転送量以上になると、ＤＭＡＣ３６ａに対して読み出し要求ＲＱ１を出力する。さらに、転送制御部５１は、読み出し要求ＲＱ１と併せて、その読み出し要求ＲＱ１により読み出されるデータの表示位置を示す表示位置情報ＤＰ１をＤＭＡＣ３６ａに出力する。この表示位置情報ＤＰ１は、上記読み出し要求ＲＱ１により読み出される画像データの先頭の画素データＧが、１フレームの画像データＰＤのどの座標位置の画素データであるかを示す情報である。
【００３３】
ＤＭＡＣ３６ａは、転送制御部５１から出力される読み出し要求ＲＱ１を受け付け、調停結果を転送制御部５１に出力する。転送制御部５１は、ＤＭＡＣ３６ａからアクセスが許可されたことを示す所定レベル（例えばＨレベル）の許可信号ＰＥ１に応答して、データＲＤ（メイン画像のデータ）を読み出すための要求アドレスＲＡ１をＤＭＡＣ３６ａに出力する。要求アドレスＲＡ１は、データＲＤに含まれる複数の画素データを順次読み出すためのアドレスである。転送制御部５１は、要求アドレスＲＡ１を出力すると、次の読み出しアドレスを記憶する。すなわち、転送制御部５１は、要求アドレスＲＡ１にバースト転送量を加算し、加算結果の値を要求アドレスＲＡ１に設定する。
【００３４】
ＤＭＡＣ３６ａは、要求アドレスＲＡ１を受け付けると、読み出し要求ＲＱをＤＭＡ調停部３８に出力する。ＤＭＡ調停部３８は、ＤＭＡＣ３６ａから出力される読み出し要求ＲＱを受け付け、調停結果をＤＭＡＣ３６ａに出力する。ＤＭＡＣ３６ａは、ＤＭＡ調停部３８からアクセスが許可されたことを示す所定レベル（例えばＨレベル）の許可信号ＰＥに応答して、要求アドレスＲＡ（ここでは、上記要求アドレスＲＡ１）をＤＭＡ調停部３８に出力する。ＤＭＡ調停部３８は、要求アドレスＲＡに基づくアドレスＡＤＤと読み出しのための制御信号を、メモリコントローラ３９を介してメモリ１４に出力する。メモリ１４は、そのアドレスＡＤＤと制御信号に応答して、アドレスＡＤＤを先頭アドレスとするメモリ領域のデータＲＤを出力する。メモリ１４から出力されたデータＲＤは、メモリコントローラ３９、ＤＭＡ調停部３８及びＤＭＡＣ３６ａを介して入力データＷＤ１として上記ＦＩＦＯメモリ５１ａに供給される。そして、ＦＩＦＯメモリ５１ａは、その入力データＷＤ１をライトポインタＷＰ１が示す位置に記憶する。
【００３５】
このように、転送制御部５１は、ＦＩＦＯメモリ５１ａのデータ量を監視する。そして、転送制御部５１は、ＤＭＡＣ３６ａに対し、メモリ１４に格納されたデータＲＤの読み出しを要求する。ＦＩＦＯメモリ５１ａは、メモリ１４から読み出されたデータＲＤをライトポインタＷＰ１に従って格納する。そして、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１に従って上記格納したデータを読み出し、データＲＤ１をコア回路５４に出力する。
【００３６】
同様に、ＦＩＦＯメモリ５２ａは、ライトポインタＷＰ２が示す位置（アドレス）に入力データＷＤ２を記憶し、ライトポインタＷＰ２を更新する。また、ＦＩＦＯメモリ５２ａは、リードポインタＲＰ２が示す位置（アドレス）のデータＲＤ２を出力し、リードポインタＲＰ２を更新する。そして、ＦＩＦＯメモリ５２ａは、ライトポインタＷＰ２とリードポインタＲＰ２を循環的に管理する。
【００３７】
転送制御部５２は、ライトポインタＷＰ２とリードポインタＲＰ２に基づいてＦＩＦＯメモリ５２ａのデータ量を監視し、監視結果に応じて読み出し要求ＲＱ２を出力する。また、転送制御部５２は、読み出し要求ＲＱ２と併せて、その読み出し要求ＲＱ２により読み出されるデータの表示位置を示す表示位置情報ＤＰ２をＤＭＡＣ３６ａに出力する。そして、転送制御部５２は、ＤＭＡＣ３６ａの調停結果に応じて要求アドレスＲＡ２を出力する。要求アドレスＲＡ２は、メモリ１４からデータＲＤ（メイン画像のデータ）を読み出すためのアドレスである。これにより、転送制御部５２は、メモリ１４に格納されたデータＲＤの読み出しと、ＦＩＦＯメモリ５２ａに対するデータＲＤの格納とを制御する。
【００３８】
このように、転送制御部５２は、ＦＩＦＯメモリ５２ａのデータ量を監視する。そして、転送制御部５２は、ＤＭＡＣ３６ａに対し、メモリ１４に格納されたデータＲＤを要求する。ＦＩＦＯメモリ５２ａは、メモリ１４から読み出されたデータＲＤをライトポインタＷＰ２に従って格納する。そして、ＦＩＦＯメモリ５２ａは、リードポインタＲＰ２に従って記憶したデータを読み出し、データＲＤ２をコア回路５４に出力する。
【００３９】
同様に、ＦＩＦＯメモリ５３ａは、ライトポインタＷＰ３が示す位置（アドレス）に入力データＷＤ３を記憶し、ライトポインタＷＰ３を更新する。また、ＦＩＦＯメモリ５３ａは、リードポインタＲＰ３が示す位置（アドレス）のデータＲＤ３を出力し、リードポインタＲＰ３を更新する。そして、ＦＩＦＯメモリ５３ａは、ライトポインタＷＰ３とリードポインタＲＰ３を循環的に管理する。
【００４０】
転送制御部５３は、ライトポインタＷＰ３とリードポインタＲＰ３に基づいてＦＩＦＯメモリ５３ａのデータ量を監視し、監視結果に応じて読み出し要求ＲＱ３を出力する。また、転送制御部５３は、読み出し要求ＲＱ３と併せて、その読み出し要求ＲＱ３により読み出されるデータの表示位置を示す表示位置情報ＤＰ３をＤＭＡＣ３６ａに出力する。そして、転送制御部５３は、ＤＭＡＣ３６ａの調停結果に応じて要求アドレスＲＡ３を出力する。要求アドレスＲＡ３は、データＲＤ（ＯＳＤデータ）を読み出すためのアドレスである。これにより、転送制御部５３は、メモリ１４に格納されたデータＲＤの読み出しと、ＦＩＦＯメモリ５３ａに対するデータＲＤの格納とを制御する。
【００４１】
このように、転送制御部５３は、ＦＩＦＯメモリ５３ａのデータ量を監視する。そして、転送制御部５３は、ＤＭＡＣ３６ａに対し、メモリ１４に格納されたデータＲＤを要求する。ＦＩＦＯメモリ５３ａは、メモリ１４から読み出されたデータＲＤをライトポインタＷＰ３に従って格納する。そして、ＦＩＦＯメモリ５３ａは、リードポインタＲＰ３に従って記憶したデータを読み出し、データＲＤ３をコア回路５４に出力する。
【００４２】
ＤＭＡＣ３６ａは、転送制御部５１，５２，５３から出力される読み出し要求ＲＱ１，ＲＱ２，ＲＱ３を、表示位置情報ＤＰ１，ＤＰ２，ＤＰ３に応じた優先度に従って調整する。ＤＭＡＣ３６ａは、読み出し要求ＲＱ１〜ＲＱ３が競合する場合に、表示位置情報ＤＰ１〜ＤＰ３に応じた優先度に従って上記読み出し要求を調停し、１つの転送制御部に対するアクセスを許可する。読み出し要求ＲＱ１〜ＲＱ３の優先度は、ＦＩＦＯメモリ５１ａ〜５３ａに書き込まれる入力データＷＤ１〜ＷＤ３（輝度データ、色差データ、ＯＳＤデータ）が表示順にメモリ１４から読み出されるように、表示位置情報ＤＰ１，ＤＰ２，ＤＰ３に従って設定される。具体的には、表示位置情報ＤＰ１〜ＤＰ３、つまり読み出し要求ＲＱ１〜ＲＱ３により読み出されるデータのそれぞれの画像データＰＤにおける座標位置に基づいて、上記データの表示順が早いほど読み出し要求ＲＱ１〜ＲＱ３の優先度が高く設定される。そして、ＤＭＡＣ３６ａは、競合する複数の読み出し要求ＲＱ１〜ＲＱ３のうち、表示位置情報ＤＰ１〜ＤＰ３に応じた優先度が最も高い読み出し要求を受け付け、その読み出し要求を出力した転送制御部にアクセスを許可するＨレベルの許可信号を出力する。なお、上記読み出されるデータの表示位置が同じ場合における読み出し要求ＲＱ１〜ＲＱ３の優先度は、例えば読み出し要求ＲＱ１、読み出し要求ＲＱ２、読み出し要求ＲＱ３の順番に高く設定されている。したがって、ＤＭＡＣ３６ａは、上記読み出されるデータの表示位置が同じ場合に３つの読み出し要求ＲＱ１〜ＲＱ３が競合するときには、優先度が最も高い読み出し要求ＲＱ１に対するアクセス許可を転送制御部５１に出力し、続いて、読み出し要求ＲＱ２に対するアクセス許可を転送制御部５２に出力する。
【００４３】
ＤＭＡ調停部３８は、ＤＭＡＣ３６ａから出力される読み出し要求ＲＱと、他の処理部（図１に示したセンサＩ／Ｆ３１、入力画像補正部３２、画像処理部３３、コーデック部３４、メモリカードＩ／Ｆ３５、表示Ｉ／Ｆ３７）から出力される要求ＲＱｘを、それぞれの要求ＲＱ，ＲＱｘの優先度に従って調整する。
【００４４】
コア回路５４は、ＦＩＦＯメモリ５１ａから出力されるデータＲＤ１と、ＦＩＦＯメモリ５２ａから出力されるデータＲＤ２と、ＦＩＦＯメモリ５３ａから出力されるデータＲＤ３とに基づいて、上記画像データＰＤを生成する。コア回路５４は、例えばクロック信号に基づいて、表示デバイス１６に１フレームの画像を表示するための同期信号を生成する。同期信号は、フレームの開始（つまり、フレーム先頭）を示す垂直同期信号ＶＤと、各ラインの開始を示す水平同期信号ＨＤを含む。各同期信号ＶＤ，ＨＤの周期は、表示デバイス１６に応じて設定されている。コア回路５４は、画像データＰＤを同期信号ＶＤ，ＨＤに応じて出力する。なお、垂直同期信号ＶＤの１周期が１フレーム（１画面）の画像データＰＤを出力する期間であり、水平同期信号ＨＤの１周期が１ラインの画像データＰＤを出力する期間である。
【００４５】
なお、本実施形態において、ＩＳＰ１２は半導体装置の一例、メモリ１４は記憶部の一例、表示Ｉ／Ｆ３６，３７はデータ転送装置及びデータ転送部の一例、ＦＩＦＯメモリ５１ａ〜５３ａは格納部の一例、転送制御部５１〜５３及びＤＭＡＣ３６ａは制御部の一例である。また、ＦＩＦＯメモリ５１ａ，５２ａは第１の格納部の一例、ＦＩＦＯメモリ５３ａは第２の格納部の一例、転送制御部５１，５２は第１の転送制御部の一例、転送制御部５３は第２の転送制御部の一例である。センサＩ／Ｆ３１、入力画像補正部３２、画像処理部３３、コーデック部３４、メモリカードＩ／Ｆ３５は処理部の一例、ＤＭＡ調停部３８は調停部の一例、読み出し要求ＲＱ１，ＲＱ２は第１の読み出し要求の一例、読み出し要求ＲＱ３は第２の読み出し要求の一例である。入力データＷＤ１，ＷＤ２は第１の入力データの一例、入力データＷＤ３は第２の入力データの一例、データＲＤ１〜ＲＤ３は出力データの一例、データＲＤ１は第１の出力データの一例、データＲＤ３は第２の出力データの一例である。表示位置情報ＤＰ１，ＤＰ２は第１の位置情報の一例、表示位置情報ＤＰ３は第２の位置情報の一例、要求ＲＱｘは要求信号の一例である。
【００４６】
次に、上記撮像装置１（特に、表示Ｉ／Ｆ３６）の動作について説明する。
まず、図１２にしたがって従来の撮像装置において転送破綻が生じる場合の動作について説明する。すなわち、読み出し要求ＲＱ１〜ＲＱ３の優先度が、読み出すデータの表示位置に関わらずに設定されている場合の動作について説明する。例えば、従来の撮像装置では、読み出し要求ＲＱ１〜ＲＱ３の優先度がＲＱ１＞ＲＱ２＞ＲＱ３の順に高く設定されている場合に、読み出し要求ＲＱ１を受け付けると、ＲＱ２＞ＲＱ３＞ＲＱ１の順に高くなるように優先度を変更される。すなわち、従来の撮像装置では、受け付けた読み出し要求の優先度を１番低くし、次の読み出し要求を受け付ける。なお、以下の例では、読み出し要求ＲＱ１〜ＲＱ３の優先度の初期値が、ＲＱ１＞ＲＱ２＞ＲＱ３の順に高く設定されているとする。
【００４７】
このため、図１２の時刻ｔ５０においてフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成され、その後、読み出し要求ＲＱ１〜ＲＱ３が競合すると、まず、優先度の最も高い読み出し要求ＲＱ１が受け付けられる。そして、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される（時刻ｔ５１参照）。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送が開始される（時刻ｔ５４参照）。
【００４８】
上記読み出し要求ＲＱ１が受け付けられた後、その読み出し要求ＲＱ１の優先度が１番低くなるように変更されるため、読み出し要求ＲＱ１〜ＲＱ３の優先度がＲＱ２＞ＲＱ３＞ＲＱ１の順に高くなる。このため、次に時刻ｔ５２において、優先度の最も高い読み出し要求ＲＱ２が受け付けられ、読み出し要求ＲＱ２に対するアクセスを許可するＨレベルの許可信号ＰＥ２が転送制御部５２に出力される。これにより、上記１回目の読み出し要求ＲＱ１に対するデータ転送が終了した後に、メモリ１４からＦＩＦＯメモリ５２ａへのデータ転送が開始される（時刻ｔ５５参照）。
【００４９】
上記読み出し要求ＲＱ２が受け付けられた後、その読み出し要求ＲＱ２の優先度が１番低くなるように変更されるため、読み出し要求ＲＱ１〜ＲＱ３の優先度がＲＱ３＞ＲＱ１＞ＲＱ２の順に高くなる。このため、次に時刻ｔ５３において、優先度の最も高い読み出し要求ＲＱ３が受け付けられ、読み出し要求ＲＱ３に対するアクセスを許可するＨレベルの許可信号ＰＥ３が転送制御部５３に出力される。これにより、上記１回目の読み出し要求ＲＱ２に対するデータ転送が終了した後に、メモリ１４からＦＩＦＯメモリ５３ａへのデータ転送が開始される（時刻ｔ５６）。
【００５０】
上記読み出し要求ＲＱ３が受け付けられた後、その読み出し要求ＲＱ３の優先度が１番低くなるように変更されるため、読み出し要求ＲＱ１〜ＲＱ３の優先度がＲＱ１＞ＲＱ２＞ＲＱ３の順に高くなる。ここで、本例では、フレーム開始直後に、転送制御部５１〜５３からそれぞれ４回分の読み出し要求ＲＱ１〜ＲＱ３が連続してＤＭＡＣ３６ａに出力される。このため、上述した動作と同様に、２回目の読み出し要求ＲＱ１、２回目の読み出し要求ＲＱ２、２回目の読み出し要求ＲＱ３、３回目の読み出し要求ＲＱ１、３回目の読み出し要求ＲＱ２、３回目の読み出し要求ＲＱ３の順に受け付けられる。さらに、４回目の読み出し要求ＲＱ１、４回目の読み出し要求ＲＱ２、４回目の読み出し要求ＲＱ３の順に受け付けられる。これにより、２回目〜４回目の読み出し要求ＲＱ１〜ＲＱ３に対応したデータのＦＩＦＯメモリ５１ａ〜５３ａへの転送が行われる。
【００５１】
このようにメモリ１４からＦＩＦＯメモリ５１ａ〜５３ａへのデータ転送が行われる一方で、ＦＩＦＯメモリ５１ａ〜５３ａは、Ｈレベルのリード許可信号に応答してデータＲＤ１〜ＲＤ３をコア回路５４に出力する（時刻ｔ５７参照）。コア回路５４は、データＲＤ１〜ＲＤ３に基づいて画像データＰＤを生成し、その画像データＰＤを表示デバイス１６に出力する。
【００５２】
ここで、データＲＤ１（メイン画像の輝度データ）、データＲＤ２（メイン画像の色差データ）及びデータＲＤ３（ＯＳＤデータ）が同じ画素数分だけＦＩＦＯメモリ５１ａ〜５３ａからコア回路５４に出力される場合には、１画素当たりのデータ量が多いデータＲＤ３のデータ転送が間に合わなくなることがある。具体的には、ＦＩＦＯメモリ５１ａ，５２ａからは１回目の読み出し要求ＲＱ１，ＲＱ２により読み出されたデータＲＤ１，ＲＤ２のみが出力されるのに対し、ＦＩＦＯメモリ５３ａからは１〜４回目の読み出し要求ＲＱ３により読み出されたデータＲＤ３が出力される。この場合には、例えば４回目の読み出し要求ＲＱ３に対応するデータＲＤ３のＦＩＦＯメモリ５３ａからの読み出しが開始される前までに、そのデータＲＤ３のＦＩＦＯメモリ５３ａへの書き込みが間に合わないことがある（時刻ｔ５８参照）。すなわち、リードポインタＲＰ３がライトポインタＷＰ３よりも先行してしまい、転送破綻が生じてしまうことがある。
【００５３】
また、上記ＯＳＤデータは、１フレームの画像データＰＤの一部分の表示しか行われないこともある。例えば、フレーム開始（時刻ｔ５０参照）直後の転送制御部５３による読み出し要求ＲＱ３は、画像データＰＤの左上の画素データを読み出すためのものではない場合がある。このような場合には、先に表示されるメイン画像の読み出し要求ＲＱ１，ＲＱ２と、後で表示されるＯＳＤデータの読み出し要求ＲＱ３とが競合することになる。このため、この場合には、後に表示されるＯＳＤデータによってメイン画像の読み出し要求を阻害することになる。
【００５４】
これに対し、本実施形態では、読み出し要求ＲＱ１〜ＲＱ３の優先度を、その読み出し要求ＲＱ１〜ＲＱ３によって読み出されるデータの表示位置に応じて設定するようにした。これにより、表示順の早いデータから順に読み出されることになるため、上述した２つの問題点に起因した転送破綻を発生しにくくすることができる。以下に、上記撮像装置１（特に、表示Ｉ／Ｆ３６）の動作について詳述する。
【００５５】
図４の時刻ｔ１において、画像データＰＤのフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成される。続いて、時刻ｔ２において、転送制御部５１〜５３から１回目の読み出し要求ＲＱ１〜ＲＱ３が同時にＤＭＡＣ３６ａに対して出力される。このとき、転送制御部５１〜５３は、上記読み出し要求ＲＱ１〜ＲＱ３と併せて、それら読み出し要求ＲＱ１〜ＲＱ３によって読み出されるデータの表示位置を示す表示位置情報ＤＰ１〜ＤＰ３をＤＭＡＣ３６ａに出力する。具体的には、転送制御部５１は、読み出し要求ＲＱ１と、その読み出し要求ＲＱ１によって読み出されるデータの先頭データの表示位置が（１，１）であることを示す表示位置情報ＤＰ１をＤＭＡＣ３６ａに出力する。また、転送制御部５２は、読み出し要求ＲＱ２と、その読み出し要求ＲＱ２によって読み出されるデータの先頭データの表示位置が（１，１）であることを示す表示位置情報ＤＰ２をＤＭＡＣ３６ａに出力する。また、転送制御部５３は、読み出し要求ＲＱ３と、その読み出し要求ＲＱ３によって読み出されるデータの先頭データの表示位置が（１，１）であることを示す表示位置情報ＤＰ３をＤＭＡＣ３６ａに出力する。このように表示位置情報ＤＰ１〜ＤＰ３における表示位置が同じ場合には、読み出し要求ＲＱ１〜ＲＱ３の優先度が、ＲＱ１＞ＲＱ２＞ＲＱ３の順に高く設定される。このため、まず、優先度の最も高い読み出し要求ＲＱ１が受け付けられる。そして、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送（バースト転送）が開始される（時刻ｔ６参照）。ここで、上述したように、１つの読み出し要求ＲＱ１〜ＲＱ３により転送するデータ量（バースト転送量）は１６バイトである。また、ＦＩＦＯメモリ５１ａに格納される輝度データのデータサイズは１バイト／画素である。このため、転送制御部５１では、１回のバースト転送により、メモリ１４からＦＩＦＯメモリ５１ａへ１６画素分のデータ（表示位置が（１，１）〜（１，１６）のデータ）のデータ転送が行われる。
【００５６】
ここで、本例のＦＩＦＯメモリ５１ａのメモリ容量は６４バイトである。このため、フレーム開始直後、つまり時刻ｔ２におけるＦＩＦＯメモリ５１ａの空き容量は６４バイトである。したがって、転送制御部５１は、フレーム開始直後から読み出し要求ＲＱ１を４回連続してＤＭＡＣ３６ａに出力する。このため、転送制御部５１は、上述のように１回目の読み出し要求ＲＱ１が受け付けられると、直ちに２回目の読み出し要求ＲＱ１と、その読み出し要求ＲＱ１によって読み出されるデータの先頭データの表示位置（１，１７）を示す表示位置情報ＤＰ１とをＤＭＡＣ３６ａに出力する（時刻ｔ３参照）。
【００５７】
時刻ｔ３において、２回目の読み出し要求ＲＱ１と１回目の読み出し要求ＲＱ２，ＲＱ３とが競合する。このとき、読み出し要求ＲＱ１に対応する表示位置が（１，１７）であり、読み出し要求ＲＱ２，ＲＱ３に対応する表示位置が（１，１）であるため、読み出し要求ＲＱ２，ＲＱ３が読み出し要求ＲＱ１よりも優先度が高くなる。そして、表示位置が（１，１）で同じである読み出し要求ＲＱ２，ＲＱ３のうち優先度の高い読み出し要求ＲＱ２が受け付けられる。すると、読み出し要求ＲＱ２に対するアクセスを許可するＨレベルの許可信号ＰＥ２が転送制御部５２に出力される（時刻ｔ３参照）。これにより、上記１回目の読み出し要求ＲＱ１に対するデータ転送が終了した後に、メモリ１４からＦＩＦＯメモリ５２ａへのデータ転送が開始される（時刻ｔ７参照）。ここで、ＦＩＦＯメモリ５２ａに格納される色差データのデータサイズは１バイト／画素である。このため、転送制御部５２では、１回のバースト転送により、メモリ１４からＦＩＦＯメモリ５２ａへ１６画素分のデータ（表示位置が（１，１）〜（１，１６）のデータ）のデータ転送が行われる。
【００５８】
ここで、フレーム開始直後におけるＦＩＦＯメモリ５２ａの空き容量は６４バイトである。したがって、転送制御部５２は、フレーム開始直後から読み出し要求ＲＱ２を４回連続してＤＭＡＣ３６ａに出力する。このため、転送制御部５２は、上述のように１回目の読み出し要求ＲＱ２が受け付けられると、直ちに２回目の読み出し要求ＲＱ２と、その読み出し要求ＲＱ２によって読み出されるデータの先頭データの表示位置（１，１７）を示す表示位置情報ＤＰ２とをＤＭＡＣ３６ａに出力する（時刻ｔ４参照）。
【００５９】
時刻ｔ４において、２回目の読み出し要求ＲＱ１，ＲＱ２と１回目の読み出し要求ＲＱ３とが競合する。このとき、読み出し要求ＲＱ１，ＲＱ２に対応する表示位置が（１，１７）であり、読み出し要求ＲＱ３に対応する表示位置が（１，１）であるため、読み出し要求ＲＱ３の優先度が最も高くなる。このため、読み出し要求ＲＱ３が受け付けられ、その読み出し要求ＲＱ３に対するアクセスを許可するＨレベルの許可信号ＰＥ３が転送制御部５３に出力される（時刻ｔ４参照）。これにより、上記１回目の読み出し要求ＲＱ２に対するデータ転送が終了した後に、メモリ１４からＦＩＦＯメモリ５３ａへのデータ転送が開始される（時刻ｔ８参照）。ここで、ＦＩＦＯメモリ５３ａに格納されるＯＳＤデータのデータサイズは４バイト／画素である。このため、転送制御部５３では、１回のバースト転送により、メモリ１４からＦＩＦＯメモリ５３ａへ４画素分のデータ（表示位置が（１，１）〜（１，４）のデータ）のデータ転送が行われる。
【００６０】
ここで、フレーム開始直後におけるＦＩＦＯメモリ５３ａの空き容量は６４バイトである。したがって、転送制御部５３は、フレーム開始直後から読み出し要求ＲＱ３を４回連続してＤＭＡＣ３６ａに出力する。このため、転送制御部５３は、上述のように１回目の読み出し要求ＲＱ３が受け付けられると、直ちに２回目の読み出し要求ＲＱ３と、その読み出し要求ＲＱ３によって読み出されるデータの先頭データの表示位置（１，５）を示す表示位置情報ＤＰ３とをＤＭＡＣ３６ａに出力する（時刻ｔ５参照）。
【００６１】
時刻ｔ５において、２回目の読み出し要求ＲＱ１〜ＲＱ３が競合する。このとき、読み出し要求ＲＱ１，ＲＱ２に対応する表示位置が（１，１７）であり、読み出し要求ＲＱ３に対応する表示位置が（１，５）である。このため、表示順が最も早いデータを読み出すための読み出し要求ＲＱ３の優先度が最も高くなる。このため、読み出し要求ＲＱ３が受け付けられる。その後も、３回目の読み出し要求ＲＱ３に対応する表示位置が（１，９）であり、４回目の読み出し要求ＲＱ３に対応する表示位置が（１，１３）であるため、それら３回目及び４回目の読み出し要求ＲＱ３が２回目の読み出し要求ＲＱ１，ＲＱ２よりも早く受け付けられる。これにより、上記１回目の読み出し要求ＲＱ３に対するデータ転送が開始されると、２回目の読み出し要求ＲＱ３に対するデータ転送、３回目の読み出し要求ＲＱ３に対するデータ転送、及び４回目の読み出し要求ＲＱ３に対するデータ転送が連続して行われる。このため、表示位置が（１，１７）の入力データＷＤ１，ＷＤ２よりも先に、表示位置が（１，１）〜（１，４）の入力データＷＤ３、表示位置が（１，５）〜（１，８）の入力データＷＤ３、表示位置が（１，９）〜（１，１２）の入力データＷＤ３及び表示位置が（１，１３）〜（１，１６）の入力データＷＤ３がＦＩＦＯメモリ５３ａに格納される。このように、読み出し要求ＲＱ１〜ＲＱ３を表示順に従って受け付けるようにしたため、表示順が早いデータほど先にＦＩＦＯメモリ５１ａ〜５３ａに格納される。したがって、ＦＩＦＯメモリ５１ａ〜５３ａからコア回路５４にデータＲＤ１〜ＲＤ３を出力するときに（時刻ｔ９参照）、１画素当たりのデータ量が多いデータＲＤ３のデータ転送が間に合わなくなることを好適に抑制することができる。すなわち、ＦＩＦＯメモリ５３ａにおいて、リードポインタＲＰ３がライトポインタＷＰ３よりも先行すること、つまり転送破綻が生じることを抑制することができる。
【００６２】
また、読み出し要求ＲＱ１〜ＲＱ３を表示順に従って受け付けるようにしたため、上記ＯＳＤデータが１フレームの画像データＰＤの一部分の表示しか行われない場合であっても、表示順が遅いデータを読み出すための読み出し要求ＲＱ３は受け付けられない。このため、先に表示されるメイン画像の読み出し要求ＲＱ１，ＲＱ２が、後で表示されるＯＳＤデータの読み出し要求ＲＱ３によって阻害されることがない。これにより、転送破綻の発生を抑制することができる。
【００６３】
なお、上記４回目の読み出し要求ＲＱ３が受け付けられると、ＦＩＦＯメモリ５３ａの空き容量がバースト転送量よりも小さくなるため、転送制御部５３は、ＦＩＦＯメモリ５３ａの空き容量がバースト転送量以上になるまで読み出し要求ＲＱ３を出力しない。また、４回目の読み出し要求ＲＱ３が受け付けられると、２回目の読み出し要求ＲＱ１，ＲＱ２が競合し、優先度の高い２回目の読み出し要求ＲＱ１が受け付けられる。その後も同様に、２回目の読み出し要求ＲＱ２、３回目の読み出し要求ＲＱ１、３回目の読み出し要求ＲＱ２、４回目の読み出し要求ＲＱ１、４回目の読み出し要求ＲＱ２の順に受け付けられる。
【００６４】
以上説明したように、本実施形態によれば、以下の効果を奏することができる。
（１）読み出し要求ＲＱ１〜ＲＱ３を表示順に従って受け付けるようにした。これにより、表示順が早いデータほど先にＦＩＦＯメモリ５１ａ〜５３ａに格納することができる。したがって、ＦＩＦＯメモリ５１ａ〜５３ａからコア回路５４にデータＲＤ１〜ＲＤ３を出力するときに、１画素当たりのデータ量が多いデータＲＤ３のデータ転送が間に合わなくなることを好適に抑制することができる。すなわち、ＦＩＦＯメモリ５３ａにおいて、リードポインタＲＰ３がライトポインタＷＰ３よりも先行すること、つまり転送破綻が生じることを抑制することができる。
【００６５】
（２）読み出し要求ＲＱ１〜ＲＱ３を表示順に従って受け付けるようにしたため、上記ＯＳＤデータが１フレームの画像データＰＤの一部分の表示しか行われない場合であっても、表示順が遅いデータを読み出すための読み出し要求ＲＱ３は受け付けられない。このため、先に表示されるメイン画像の読み出し要求ＲＱ１，ＲＱ２が、後で表示されるＯＳＤデータの読み出し要求ＲＱ３によって阻害されることがない。これにより、転送破綻の発生を抑制することができる。
【００６６】
（第２実施形態）
以下、図５〜図７に従って第２実施形態について説明する。この実施形態の撮像装置は、表示Ｉ／Ｆ３６，３７の内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図４に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００６７】
まず、表示Ｉ／Ｆ３６の内部構成例について説明する。なお、表示Ｉ／Ｆ３７の内部構成は、表示Ｉ／Ｆ３６の構成と略同様であるため、ここでは詳細な説明を省略する。
図５に示すように、表示Ｉ／Ｆ３６のコア回路５４は、ＦＩＦＯメモリ５１ａから出力されるデータＲＤ１と、ＦＩＦＯメモリ５２ａから出力されるデータＲＤ２と、ＦＩＦＯメモリ５３ａから出力されるデータＲＤ３とに基づいて、画像データＰＤを生成する。また、コア回路５４は、どこまでの表示位置のデータの読み出し要求を受け付けるかを制御する許可座標ＰＣを生成し、その許可座標ＰＣをＤＭＡＣ３６ａに出力する。すなわち、コア回路５４は、メモリ１４からの読み出しを許可するデータの表示位置（座標位置）を示す許可座標ＰＣをＤＭＡＣ３６ａに出力する。
【００６８】
例えば図６に示すように、コア回路５４は、画像データＰＤにおける現在表示中の表示位置（例えば（２，ａ））に、一定の値ｂを加えた表示位置（例えば（２，ａ＋ｂ））を許可座標ＰＣに設定する。ここで、上記一定の値ｂは、例えばバースト転送量に応じて設定される。また、コア回路５４は、許可座標ＰＣを生成するための専用のカウンタを設け、そのカウンタによりカウントされた値から許可座標ＰＣを生成するようにしてもよい。
【００６９】
ＤＭＡＣ３６ａは、転送制御部５１，５２，５３からそれぞれ出力される表示位置情報ＤＰ１，ＤＰ２，ＤＰ３と許可座標ＰＣとを比較する。そして、ＤＭＡＣ３６ａは、表示位置情報ＤＰ１〜ＤＰ３が許可座標ＰＣよりも後の表示位置を示す場合には、その表示位置情報に対応する読み出し要求ＲＱ１〜ＲＱ３を受け付けない。すなわち、ＤＭＡＣ３６ａは、表示位置が許可座標ＰＣよりも後のデータＲＤを読み出すための読み出し要求ＲＱ１〜ＲＱ３を受け付けない（つまり、上記読み出し要求ＲＱ１〜ＲＱ３に対してアクセスを許可しない）。また、ＤＭＡＣ３６ａは、表示位置が許可座標ＰＣよりも前のデータＲＤを読み出すための読み出し要求が２つ以上ある場合には、それら複数の読み出し要求を、上記第１実施形態と同様に、表示位置情報ＤＰ１〜ＤＰ３に応じた優先度に従って調整する。なお、ＤＭＡＣ３６ａでは、競合する読み出し要求ＲＱ１〜ＲＱ３から表示位置情報ＤＰ１〜ＤＰ３に応じた優先度に従って読み出し要求を選択し、その選択した読み出し要求に対応する表示位置情報と許可座標ＰＣとを比較するようにしてもよい。
【００７０】
なお、本実施形態において、ＦＩＦＯメモリ５１ａ〜５３ａは格納部の一例、ＤＭＡＣ３６ａ、転送制御部５１〜５３及びコア回路５４は制御部の一例、ＤＭＡＣ３６ａは調停回路の一例、転送制御部５１〜５３は転送制御部の一例である。
【００７１】
次に、上記表示Ｉ／Ｆ３６の動作について説明する。
まず、図１３にしたがって従来の撮像装置において転送破綻が生じる場合の動作について説明する。すなわち、ＤＭＡ調停部３８及び表示Ｉ／Ｆ３６，３７内のＤＭＡＣ３６ａ，３７ａにおいて、読み出し要求や書き込む要求を、単純に入力された順に受け付ける場合の動作について説明する。ここでは、説明の簡略化のために、表示Ｉ／Ｆ３６，３７内の転送制御部５１〜５３のうち転送制御部５１のみが動作し、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合について説明する。
【００７２】
図１３の時刻ｔ６０では、表示Ｉ／Ｆ３６の１回目〜４回目までの読み出し要求ＲＱ１が受け付けられ、それら４回分の読み出し要求ＲＱ１に対応する入力データＷＤ１が表示Ｉ／Ｆ３６のＦＩＦＯメモリ５１ａに格納されている。そして、時刻ｔ６０において、ＦＩＦＯメモリ５１ａからコア回路５４へのデータＲＤ１の読み出しが開始される。このデータＲＤ１の読み出しにより、ＦＩＦＯメモリ５１ａの空き容量がバースト転送量以上になると、転送制御部５１は、次の読み出し要求ＲＱ１（５回目の読み出し要求ＲＱ１）をＤＭＡＣ３６ａに出力する。但し、このとき、表示Ｉ／Ｆ３６とは別の表示Ｉ／Ｆ３７も動作しており、それら２つの表示Ｉ／Ｆ３６，３７によるデータ転送（読み出し要求）が異なるタイミングで行われる。
【００７３】
本例の場合には、１回目の読み出し要求ＲＱ１に対応するデータＲＤ１が読み出されている途中に、表示Ｉ／Ｆ３７から表示デバイス１７に出力される画像データＰＤのフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成される（時刻ｔ６１参照）。このとき、フレーム開始直後であるため、表示Ｉ／Ｆ３７から読み出し要求ＲＱｘが４回連続してＤＭＡ調停部３８に出力される（時刻ｔ６２参照）。ＤＭＡ調停部３８では、読み出し要求ＲＱ（ＲＱ１），ＲＱｘの競合が発生しない限り、入力された順に読み出し要求が受け付けられる。このため、５回目の読み出し要求ＲＱ１（ＲＱ）よりも先に１〜４回目の読み出し要求ＲＱｘが受け付けられる。すると、５回目の読み出し要求ＲＱ１に対応するデータＲＤをメモリ１４から読み出す前に、１〜４回目の読み出し要求ＲＱｘに対応するデータＲＤを読み出すためにメモリ１４の入出力が占有される。このため、１〜４回目の読み出し要求ＲＱｘに対応するデータＲＤの読み出しが終了するまで、５回目の読み出し要求ＲＱ１に対応するデータＲＤをメモリ１４から読み出すことができず、そのデータＲＤをＦＩＦＯメモリ５１ａに書き込むこともできない。これに起因して、５回目の読み出し要求ＲＱ１に対応するデータのＦＩＦＯメモリ５１ａからの読み出しが開始される前までに、そのデータのＦＩＦＯメモリ５１ａへの書き込みが間に合わないことがある（時刻ｔ６３参照）。すなわち、リードポインタＲＰ１がライトポインタＷＰ１よりも先行してしまい、転送破綻が生じてしまうことがある。
【００７４】
これに対し、本実施形態では、表示Ｉ／Ｆ３６，３７内のＤＭＡＣ３６ａ，３７ａにおいて、表示位置が許可座標ＰＣよりも後のデータを読み出すための読み出し要求ＲＱ１〜ＲＱ３を受け付けないようにしたため、１つの表示Ｉ／Ｆにメモリ１４の入出力が長時間占有されることが抑制される。このため、メモリ１４の入出力が一方の表示Ｉ／Ｆによって占有されることに起因して、他方の表示Ｉ／Ｆにおいて転送破綻が発生することを好適に抑制することができる。以下に、本実施形態の表示Ｉ／Ｆ３６の動作について詳述する。なお、ここでは、説明の簡略化のために、表示Ｉ／Ｆ３６の転送制御部５１〜５３のうち転送制御部５１のみが動作している場合について説明する。
【００７５】
図７の時刻ｔ１０において、画像データＰＤのフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成される。続いて、時刻ｔ１１において、転送制御部５１から１回目の読み出し要求ＲＱ１がＤＭＡＣ３６ａに対して出力される。このとき、転送制御部５１は、上記読み出し要求ＲＱ１と併せて、その読み出し要求ＲＱ１によって読み出されるデータの先頭データの表示位置が（１，１）であることを示す表示位置情報ＤＰ１をＤＭＡＣ３６ａに出力する。また、メモリ１４からの読み出しを許可するデータの表示位置が（１，１）であることを示す許可座標ＰＣがコア回路５４からＤＭＡＣ３６ａに出力される。そして、ＤＭＡＣ３６ａにおいて、表示位置情報ＤＰ１と許可座標ＰＣとが比較され、読み出し要求ＲＱ１が受け付けられる。そして、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送が開始される。このデータ転送では、メモリ１４からＦＩＦＯメモリ５１ａへ１６画素分のデータ（表示位置が（１，１）〜（１，１６）のデータ）のデータ転送が行われる。
【００７６】
ここで、フレーム開始直後におけるＦＩＦＯメモリ５１ａの空き容量は６４バイトである。したがって、転送制御部５１は、フレーム開始直後から読み出し要求ＲＱ１を４回連続してＤＭＡＣ３６ａに出力する。このため、転送制御部５１は、上述のように１回目の読み出し要求ＲＱ１が受け付けられると、直ちに２回目の読み出し要求ＲＱ１と、その読み出し要求ＲＱ１によって読み出されるデータの先頭データの表示位置（１，１７）を示す表示位置情報ＤＰ１とをＤＭＡＣ３６ａに出力する（時刻ｔ１２参照）。このとき、コア回路５４から出力される許可座標ＰＣは、専用のカウンタによるカウント動作等により（１，１）から（１，４）に進むが、上記表示位置（１，１７）よりも前の表示位置となる。このため、２回目の読み出し要求ＲＱ１によって読み出されるデータは、許可座標ＰＣよりも後に表示されるデータとなる。したがって、ＤＭＡＣ３６ａにおいて２回目の読み出し要求ＲＱ１は受け付けられない。
【００７７】
その後も、許可座標ＰＣが（１，７）、（１，１０）、（１，１３）、（１，１６）と進むが、２回目の読み出し要求ＲＱ１によって読み出されるデータは、許可座標ＰＣよりも後に表示されるデータのままである。このため、ＤＭＡＣ３６ａにおいて２回目の読み出し要求ＲＱ１は受け付けられない。
【００７８】
そして、時刻ｔ１３において、許可座標ＰＣが（１，１９）となると、ＤＭＡＣ３６ａにおいて２回目の読み出し要求ＲＱ１が受け付けられる。そして、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送が開始される。
【００７９】
このように、許可座標ＰＣが、表示位置情報ＤＰ１が示す表示位置と同じ座標、もしくは表示位置情報ＤＰ１が示す表示位置よりも後の座標になるまで、ＤＭＡＣ３６ａにおいて読み出し要求ＲＱ１が受け付けられない。これにより、フレーム開始直後のように読み出し要求ＲＱ１が連続して出力される場合であっても、１つの読み出し要求ＲＱ１が受け付けられてから（時刻ｔ１２参照）、次の読み出し要求ＲＱ１が受け付けられるまで（時刻ｔ１３参照）の間に所定の期間Ｔ１を確保することができる。このため、１つの表示Ｉ／Ｆ（例えば、表示Ｉ／Ｆ３６）による読み出し要求の集中が抑制され、１つの表示Ｉ／Ｆによってメモリ１４の入出力が長時間占有されることが抑制される。したがって、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合であっても、一方の表示Ｉ／Ｆによるデータ転送が他方の表示Ｉ／Ｆによって阻害されることを好適に抑制することができる。すなわち、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合であり、一方の表示Ｉ／Ｆ３６の読み出し要求ＲＱ１〜ＲＱ４が連続する場合であっても、上記期間Ｔ１を確保することができるため、その期間Ｔ１において他方の表示Ｉ／Ｆ３７のデータ転送を行うことができる。これにより、一方の表示Ｉ／Ｆの読み出し要求の集中に起因して、他方の表示Ｉ／Ｆにおいて転送破綻が発生することを好適に抑制することができる。
【００８０】
以上説明した実施形態によれば、第１実施形態の（１）及び（２）の効果に加えて以下の効果を奏する。
（３）読み出し要求ＲＱ１〜ＲＱ３によって読み出されるデータの表示位置が許可座標ＰＣよりも後のデータである場合には、読み出し要求ＲＱ１〜ＲＱ３を受け付けないようにした。これにより、フレーム開始直後のように読み出し要求ＲＱ１が連続して出力される場合であっても、１つの読み出し要求ＲＱ１が受け付けられてから次の読み出し要求ＲＱ１が受け付けられるまでの間に所定の期間Ｔ１を確保することができる。このため、１つの表示Ｉ／Ｆによる読み出し要求の集中が緩和され、表示Ｉ／Ｆ３６，３７から出力される読み出し要求ＲＱの間隔の疎密が平均化される。したがって、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合であっても、一方の表示Ｉ／Ｆによるデータ転送が他方の表示Ｉ／Ｆによって阻害されることを好適に抑制することができる。
【００８１】
（第３実施形態）
以下、図８及び図９に従って第３実施形態について説明する。この実施形態の撮像装置は、表示Ｉ／Ｆ３６，３７の内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００８２】
まず、表示Ｉ／Ｆ３６の内部構成例について説明する。なお、表示Ｉ／Ｆ３７の内部構成は、表示Ｉ／Ｆ３６の構成と略同様であるため、ここでは詳細な説明を省略する。
図８に示すように、表示Ｉ／Ｆ３６のコア回路５４は、ＦＩＦＯメモリ５１ａから出力されるデータＲＤ１と、ＦＩＦＯメモリ５２ａから出力されるデータＲＤ２と、ＦＩＦＯメモリ５３ａから出力されるデータＲＤ３とに基づいて、画像データＰＤを生成する。また、コア回路５４は、どこまでの表示位置のデータの読み出し要求を出力するかを制御する許可座標ＰＣ１，ＰＣ２，ＰＣ３を生成し、それら許可座標ＰＣ１〜ＰＣ３をそれぞれ転送制御部５１〜５３に出力する。すなわち、コア回路５４は、メモリ１４からの読み出しを許可するデータの表示位置（座標位置）を示す許可座標ＰＣ１〜ＰＣ３をそれぞれ転送制御部５１〜５３に出力する。
【００８３】
コア回路５４は、上記第２実施形態と同様に、画像データＰＤにおける現在表示中の表示位置に、一定の値を加えた表示位置を許可座標ＰＣ１〜ＰＣ３に設定する。また、コア回路５４は、許可座標ＰＣ１〜ＰＣ３を生成するための専用のカウンタを設け、そのカウンタによりカウントされた値から許可座標ＰＣ１〜ＰＣ３を生成するようにしてもよい。なお、許可座標ＰＣ１〜ＰＣ３は全て同じ座標であってもよいし、異なる座標であってもよい。
【００８４】
転送制御部５１は、上記第１実施形態と同様に、ライトポインタＷＰ１とリードポインタＲＰ１に基づいて、ＦＩＦＯメモリ５１ａのデータ量を監視し、そのデータ量とＦＩＦＯメモリ５１ａのメモリ容量とに基づいて空き容量を算出する。この転送制御部５１は、空き容量がバースト転送量以上になると、メモリ１４から次に読み出すデータの表示位置と許可座標ＰＣ１とを比較する。そして、転送制御部５１は、上記次に読み出すデータの表示位置が許可座標ＰＣ１よりも後の座標である場合には、読み出し要求ＲＱ１をＤＭＡＣ３６ａに出力しない。一方、転送制御部５１は、空き容量がバースト転送量以上であり、且つ、メモリ１４から次に読み出すデータの表示位置が許可座標ＰＣ１と同じ座標、又は許可座標ＰＣ１よりも前の座標である場合に、読み出し要求ＲＱ１をＤＭＡＣ３６ａに出力する。
【００８５】
転送制御部５２は、上記第１実施形態と同様に、ライトポインタＷＰ２とリードポインタＲＰ２に基づいて、ＦＩＦＯメモリ５２ａのデータ量を監視し、そのデータ量とＦＩＦＯメモリ５２ａのメモリ容量とに基づいて空き容量を算出する。この転送制御部５２は、空き容量がバースト転送量以上になると、メモリ１４から次に読み出すデータの表示位置と許可座標ＰＣ２とを比較する。そして、転送制御部５２は、上記次に読み出すデータの表示位置が許可座標ＰＣ２よりも後の座標である場合には、読み出し要求ＲＱ２をＤＭＡＣ３６ａに出力しない。一方、転送制御部５２は、空き容量がバースト転送量以上であり、且つ、メモリ１４から次に読み出すデータの表示位置が許可座標ＰＣ２と同じ座標、又は許可座標ＰＣ２よりも前の座標である場合に、読み出し要求ＲＱ２をＤＭＡＣ３６ａに出力する。
【００８６】
転送制御部５３は、上記第１実施形態と同様に、ライトポインタＷＰ３とリードポインタＲＰ３に基づいて、ＦＩＦＯメモリ５３ａのデータ量を監視し、そのデータ量とＦＩＦＯメモリ５３ａのメモリ容量とに基づいて空き容量を算出する。この転送制御部５３は、空き容量がバースト転送量以上になると、メモリ１４から次に読み出すデータの表示位置と許可座標ＰＣ３とを比較する。そして、転送制御部５３は、上記次に読み出すデータの表示位置が許可座標ＰＣ３よりも後の座標である場合には、読み出し要求ＲＱ３をＤＭＡＣ３６ａに出力しない。一方、転送制御部５３は、空き容量がバースト転送量以上であり、且つ、メモリ１４から次に読み出すデータの表示位置が許可座標ＰＣ３と同じ座標、又は許可座標ＰＣ３よりも前の座標である場合に、読み出し要求ＲＱ３をＤＭＡＣ３６ａに出力する。
【００８７】
ＤＭＡＣ３６ａは、上記第１実施形態と同様に、転送制御部５１，５２，５３から出力される読み出し要求ＲＱ１，ＲＱ２，ＲＱ３を、表示位置情報ＤＰ１，ＤＰ２，ＤＰ３に応じた優先度に従って調整する。
【００８８】
なお、本実施形態において、ＦＩＦＯメモリ５１ａ〜５３ａは格納部の一例、転送制御部５１〜５３及びコア回路５４は制御部の一例である。
次に、上記表示Ｉ／Ｆ３６の動作について説明する。ここでは、説明の簡略化のために、表示Ｉ／Ｆ３６の転送制御部５１〜５３のうち転送制御部５１のみが動作している場合について説明する。
【００８９】
図９の時刻ｔ２０において、画像データＰＤのフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成される。続いて、転送制御部５１において、メモリ１４から読み出すデータの表示位置（ここでは、（１，１））と許可座標ＰＣ１（ここでは、（１，１））とが比較される。このとき、メモリ１４から読み出すデータの表示位置が許可座標ＰＣ１と同じ座標であるため、転送制御部５１から１回目の読み出し要求ＲＱ１がＤＭＡＣ３６ａに対して出力される（時刻ｔ２１参照）。なお、転送制御部５１は、上記読み出し要求ＲＱ１と併せて、表示位置情報ＤＰ１をＤＭＡＣ３６ａに出力する。そして、ＤＭＡＣ３６ａにおいて読み出し要求ＲＱ１が受け付けられ、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送が開始される。このデータ転送では、メモリ１４からＦＩＦＯメモリ５１ａへ１６画素分のデータ（表示位置が（１，１）〜（１，１６）のデータ）のデータ転送が行われる。
【００９０】
ここで、フレーム開始直後の場合には、１回目の読み出し要求ＲＱ１が受け付けられた後、ＦＩＦＯメモリ５１ａの空き容量はバースト転送量以上である。但し、このとき、コア回路５４から出力される許可座標ＰＣ１が専用のカウンタによるカウント動作等により（１，１）から（１，４）に進んでいるものの、その許可座標ＰＣ１が上記表示位置（１，１７）よりも前の表示位置となる。このため、２回目の読み出し要求ＲＱ１によって読み出されるデータは、許可座標ＰＣ１よりも後に表示されるデータとなる。したがって、転送制御部５１は、ＦＩＦＯメモリ５１ａの空き容量がバースト転送量以上であっても、２回目の読み出し要求ＲＱ２を出力しない。
【００９１】
その後も、許可座標ＰＣが（１，７）、（１，１０）、（１，１３）、（１，１６）と進むが、２回目の読み出し要求ＲＱ２によって読み出されるデータは、許可座標ＰＣよりも後に表示されるデータのままである。このため、転送制御部５１から２回目の読み出し要求ＲＱ１は出力されない。
【００９２】
そして、時刻ｔ２３において、許可座標ＰＣが（１，１９）となると、転送制御部５１から２回目の読み出し要求ＲＱ１が出力される。そして、ＤＭＡＣ３６ａにおいて２回目の読み出し要求ＲＱ１が受け付けられると、読み出し要求ＲＱ１に対するアクセスを許可するＨレベルの許可信号ＰＥ１が転送制御部５１に出力される。これにより、メモリ１４からＦＩＦＯメモリ５１ａへのデータ転送が開始される。
【００９３】
このように、許可座標ＰＣ１が、表示位置情報ＤＰ１が示す表示位置と同じ座標、もしくは表示位置情報ＤＰ１が示す表示位置よりも後の座標になるまで、転送制御部５１から読み出し要求ＲＱ１が出力されない。これにより、フレーム開始直後のように読み出し要求ＲＱ１が連続して出力され得る場合であっても、１つの読み出し要求ＲＱ１が生成されてから（時刻ｔ２２参照）、次の読み出し要求ＲＱ１が生成されるまで（時刻ｔ２３参照）の間に所定の期間Ｔ２を確保することができる。このため、１つの表示Ｉ／Ｆ（例えば、表示Ｉ／Ｆ３６）による読み出し要求の集中が抑制され、１つの表示Ｉ／Ｆによってメモリ１４の入出力が長時間占有されることが抑制される。したがって、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合であっても、一方の表示Ｉ／Ｆによるデータ転送が他方の表示Ｉ／Ｆによって阻害されることを好適に抑制することができる。これにより、一方の表示Ｉ／Ｆの読み出し要求の集中に起因して、他方の表示Ｉ／Ｆにおいて転送破綻が発生することを好適に抑制することができる。
【００９４】
以上説明した実施形態によれば、第１実施形態の（１）及び（２）の効果に加えて以下の効果を奏する。
（４）読み出し要求ＲＱ１〜ＲＱ３によって読み出されるデータの表示位置が許可座標ＰＣ１〜ＰＣ３よりも後のデータである場合には、転送制御部５１〜５３から読み出し要求ＲＱ１〜ＲＱ３を出力しないようにした。これにより、フレーム開始直後のように読み出し要求ＲＱ１が連続して出力され得る場合であっても、１つの読み出し要求ＲＱ１が出力されてから次の読み出し要求ＲＱ１が出力されるまでの間に所定の期間Ｔ２を確保することができる。このため、１つの表示Ｉ／Ｆによる読み出し要求の集中が緩和され、表示Ｉ／Ｆ３６，３７から出力される読み出し要求ＲＱの間隔の疎密が平均化される。したがって、２つの表示Ｉ／Ｆ３６，３７が同時に動作する場合であっても、一方の表示Ｉ／Ｆによるデータ転送が他方の表示Ｉ／Ｆによって阻害されることを好適に抑制することができる。
【００９５】
（第４実施形態）
以下、図１０及び図１１に従って第４実施形態について説明する。この実施形態の撮像装置は、表示Ｉ／Ｆ３６，３７の内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。先の図１〜図９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
【００９６】
まず、表示Ｉ／Ｆ３６の内部構成例について説明する。なお、表示Ｉ／Ｆ３７の内部構成は、表示Ｉ／Ｆ３６の構成と略同様であるため、ここでは詳細な説明を省略する。
図１０に示すように、表示Ｉ／Ｆ３６は、１つの転送制御部５５と、コア回路５４とを有している。転送制御部５５は、振り分け部５６と、転送要求生成部５７と、３つのＦＩＦＯメモリ５１ａ，５２ａ，５３ａとを有している。
【００９７】
振り分け部５６は、メモリ１４から読み出されたデータＲＤを、データの種別（成分）に応じてＦＩＦＯメモリ５１ａ〜５３ａに振り分ける。例えば、振り分け部５６は、メモリ１４から読み出されたデータＲＤがメイン画像、つまり所定の画像処理が施された画像データＧＤの輝度データ（Ｙデータ）である場合には、そのデータＲＤを入力データＷＤ１としてＦＩＦＯメモリ５１ａに供給する。振り分け部５６は、データＲＤがメイン画像の色差データ（Ｃｂデータ及びＣｒデータ）である場合には、そのデータＲＤを入力データＷＤ２としてＦＩＦＯメモリ５２ａに供給する。振り分け部５６は、データＲＤがＯＳＤデータである場合には、そのデータＲＤを入力データＷＤ３としてＦＩＦＯメモリ５３ａに供給する。
【００９８】
ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１が示す位置に入力データＷＤ１を記憶し、ライトポインタＷＰ１を更新する。また、ＦＩＦＯメモリ５１ａは、リードポインタＲＰ１が示す位置のデータＲＤ１をコア回路５４に出力し、リードポインタＲＰ１を更新する。そして、ＦＩＦＯメモリ５１ａは、ライトポインタＷＰ１とリードポインタＲＰ１を循環的に管理する。
【００９９】
ＦＩＦＯメモリ５２ａは、ライトポインタＷＰ２が示す位置に入力データＷＤ２を記憶し、ライトポインタＷＰ２を更新する。また、ＦＩＦＯメモリ５２ａは、リードポインタＲＰ２が示す位置のデータＲＤ２をコア回路５４に出力し、リードポインタＲＰ２を更新する。そして、ＦＩＦＯメモリ５２ａは、ライトポインタＷＰ２とリードポインタＲＰ２を循環的に管理する。
【０１００】
ＦＩＦＯメモリ５３ａは、ライトポインタＷＰ３が示す位置に入力データＷＤ３を記憶し、ライトポインタＷＰ３を更新する。また、ＦＩＦＯメモリ５３ａは、リードポインタＲＰ３が示す位置のデータＲＤ３をコア回路５４に出力し、リードポインタＲＰ３を更新する。そして、ＦＩＦＯメモリ５３ａは、ライトポインタＷＰ３とリードポインタＲＰ３を循環的に管理する。
【０１０１】
転送要求生成部５７は、ＦＩＦＯメモリ５１ａ〜５３ａに書き込まれる入力データＷＤ１〜ＷＤ３（輝度データ、色差データ、ＯＳＤデータ）が表示順にメモリ１４から読み出されるように、メモリ１４からのデータＲＤの読み出しを要求する読み出し要求ＲＱを生成する。すなわち、転送要求生成部５７は、メモリ１４から次に読み出される各成分のデータ（各入力データＷＤ１〜ＷＤ３）の座標（画像データＰＤにおける表示位置）に基づいて、画像データＰＤにおける表示順が最も早い成分のデータを読み出すように、読み出し要求ＲＱを生成する。
【０１０２】
詳述すると、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３のうち入力データＷＤ１の表示順が最も早い場合には、転送要求生成部５７は、上記入力データＷＤ１（メイン画像の輝度データ）を読み出すための読み出し要求ＲＱを生成する。また、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３のうち入力データＷＤ２の表示順が最も早い場合には、転送要求生成部５７は、上記入力データＷＤ２（メイン画像の色差データ）を読み出すための読み出し要求ＲＱを生成する。さらに、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３のうち入力データＷＤ３の表示順が最も早い場合には、転送要求生成部５７は、上記入力データＷＤ３（ＯＳＤデータ）を読み出すための読み出し要求ＲＱを生成する。なお、本例では、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３の表示位置が同じである場合には、入力データＷＤ１＞入力データＷＤ２＞入力データＷＤ３の順に優先度が高く設定されている。すなわち、転送要求生成部５７は、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３の座標が同じ場合には、入力データＷＤ１を読み出すための読み出し要求ＲＱを生成する。
【０１０３】
さらに、転送要求生成部５７は、ライトポインタＷＰ１とリードポインタＲＰ１に基づいて、ＦＩＦＯメモリ５１ａのデータ量を監視し、ライトポインタＷＰ２とリードポインタＲＰ２に基づいて、ＦＩＦＯメモリ５２ａのデータ量を監視する。また、転送要求生成部５７は、ライトポインタＷＰ３とリードポインタＲＰ３に基づいて、ＦＩＦＯメモリ５３ａのデータ量を監視する。この転送要求生成部５７は、ＦＩＦＯメモリ５１ａ〜５３ａのデータ量を監視し、ＦＩＦＯメモリ５１ａ〜５３ａの空き容量がバースト転送量以上であるか否かを判定する。具体的には、転送要求生成部５７は、上記生成した読み出し要求ＲＱによりメモリ１４から読み出されるデータＲＤが格納されるＦＩＦＯメモリ５１ａ〜５３ａの空き容量がバースト転送量以上であるか否かを判定する。そして、転送要求生成部５７は、対象のＦＩＦＯメモリ５１ａ〜５３ａの空き容量がバースト転送量以上である場合に、上記生成した読み出し要求ＲＱをＤＭＡ調停部３８に出力する。
【０１０４】
ＤＭＡ調停部３８は、転送要求生成部５７から出力される読み出し要求ＲＱを受け付け、調停結果を転送要求生成部５７に出力する。転送要求生成部５７は、ＤＭＡ調停部３８からアクセスが許可されたことを示す所定レベル（例えばＨレベル）の許可信号ＰＥに応答して、対象のデータを読み出すための要求アドレスＲＡをＤＭＡ調停部３８に出力する。
【０１０５】
ＤＭＡ調停部３８は、要求アドレスＲＡに基づくアドレスＡＤＤと読み出しのための制御信号を図１に示したメモリ１４に出力する。メモリ１４は、そのアドレスＡＤＤと制御信号に応答して、アドレスＡＤＤを先頭アドレスとするメモリ領域のデータＲＤを出力する。そして、そのデータＲＤがＤＭＡ調停部３８を介して転送制御部５５内の振り分け部５６に供給される。
【０１０６】
なお、本実施形態において、ＦＩＦＯメモリ５１ａ〜５３ａは格納部の一例、振り分け部５６及び転送要求生成部５７は制御部の一例である。
次に、図１１に従って上記表示Ｉ／Ｆ３６の動作について説明する。
【０１０７】
図１１（ａ）の時刻ｔ３０において、画像データＰＤのフレームの開始を示すＨレベルの垂直同期信号ＶＤが生成される。続いて、転送要求生成部５７において、メモリ１４から次に読み出される入力データＷＤ１〜ＷＤ３（以下、「次の入力データＷＤ１〜ＷＤ３」とも言う）の座標が比較される。このとき、図１１（ｂ）に示すように、次の入力データＷＤ１〜ＷＤ３の座標が全て（１，１）である（時刻ｔ３１参照）。このため、転送要求生成部５７は、入力データＷＤ１を読み出すための読み出し要求ＲＱ（図１１（ａ）の「Ｄ１−１」）を生成する。ここで、ＦＩＦＯメモリ５１ａの空き容量がバースト転送量以上であるため、転送要求生成部５７は、上記生成した読み出し要求ＲＱをＤＭＡ調停部３８に出力する。ＤＭＡ調停部３８において読み出し要求ＲＱが受け付けられ、ＤＭＡ調停部３８からＨレベルの許可信号ＰＥが転送要求生成部５７に出力されると、転送要求生成部５７から要求アドレスＲＡがＤＭＡ調停部３８に出力される。これにより、メモリ１４からデータＲＤが読み出され、そのデータＲＤが振り分け部５６によりＦＩＦＯメモリ５１ａに振り分けられ、入力データＷＤ１としてＦＩＦＯメモリ５１ａに書き込まれる（時刻ｔ３８参照）。このようなデータ転送により、１６画素分のデータ（座標が（１，１）〜（１，１６）のデータ）がメモリ１４からＦＩＦＯメモリ５１ａへ転送される。
【０１０８】
なお、図１１（ａ）の読み出し要求ＲＱにおける「Ｄ１−１」、「Ｄ１−２」はメイン画像の輝度データ（入力データＷＤ１）を読み出すための読み出し要求ＲＱを示し、「Ｄ２−１」、「Ｄ２−２」はメイン画像の色差データ（入力データＷＤ２）を読み出すための読み出し要求ＲＱを示している。また、図１１（ａ）の読み出し要求ＲＱにおける「Ｄ３−１」、「Ｄ３−２」、「Ｄ３−３」、「Ｄ３−４」、「Ｄ３−５」はＯＳＤデータ（入力データＷＤ３）を読み出すための読み出し要求ＲＱを示している。
【０１０９】
次いで、図１１（ｂ）に示すように、時刻ｔ３２では、次の入力データＷＤ１の座標が（１，１７）であり、次の入力データＷＤ２，ＷＤ３の座標が（１，１）である。このため、転送要求生成部５７は、入力データＷＤ２を読み出すための読み出し要求ＲＱ（図１１（ａ）の「Ｄ２−１」）を生成する。ここで、ＦＩＦＯメモリ５２ａの空き容量がバースト転送量以上であるため、転送要求生成部５７は、上記生成した読み出し要求ＲＱをＤＭＡ調停部３８に出力する。そして、ＤＭＡ調停部３８において読み出し要求ＲＱが受け付けられ、ＤＭＡ調停部３８からＨレベルの許可信号ＰＥが転送要求生成部５７に出力されると、メモリ１４からＦＩＦＯメモリ５２ａへのデータ転送が開始される（時刻ｔ４０参照）。このようなデータ転送により、１６画素分のデータ（座標が（１，１）〜（１，１６）のデータ）がメモリ１４からＦＩＦＯメモリ５２ａへ転送される。
【０１１０】
次に、図１１（ｂ）に示すように、時刻ｔ３３では、次の入力データＷＤ１，ＷＤ２の座標が（１，１７）であり、次の入力データＷＤ３の座標が（１，１）である。このため、転送要求生成部５７は、入力データＷＤ３を読み出すための読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−１」）を生成する。ここで、ＦＩＦＯメモリ５３ａの空き容量がバースト転送量以上であるため、転送要求生成部５７は、上記生成した読み出し要求ＲＱをＤＭＡ調停部３８に出力する。そして、ＤＭＡ調停部３８において読み出し要求ＲＱが受け付けられ、ＤＭＡ調停部３８からＨレベルの許可信号ＰＥが転送要求生成部５７に出力されると、メモリ１４からＦＩＦＯメモリ５３ａへのデータ転送が開始される（時刻ｔ４１参照）。このようなデータ転送により、４画素分のデータ（座標が（１，１）〜（１，４）のデータ）がメモリ１４からＦＩＦＯメモリ５３ａへ転送される。
【０１１１】
続いて、図１１（ｂ）に示すように、時刻ｔ３４では、次の入力データＷＤ１，ＷＤ２の座標が（１，１７）であり、次の入力データＷＤ３の座標が（１，５）である。このため、入力データＷＤ３を読み出すための２回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−２」）がＤＭＡ調停部３８に出力される。次いで、時刻ｔ３５では、次の入力データＷＤ３の座標が（１，９）であるため、入力データＷＤ３を読み出すための３回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−３」）がＤＭＡ調停部３８に出力される。その後の時刻ｔ３６では、次の入力データＷＤ３の座標が（１，１３）であるため、入力データＷＤ３を読み出すための４回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−４」）がＤＭＡ調停部３８に出力される。
【０１１２】
このように、各成分のデータ（入力データＷＤ１〜ＷＤ３）が表示順に従って読み出されるように読み出し要求ＲＱを出力するようにしたため、表示順が早いデータほど先にＦＩＦＯメモリ５１ａ〜５３ａに格納される。したがって、ＦＩＦＯメモリ５１ａ〜５３ａからコア回路５４にデータＲＤ１〜ＲＤ３を出力するときに（時刻ｔ４２参照）、１画素当たりのデータ量が多いデータＲＤ３のデータ転送が間に合わなくなることを好適に抑制することができる。すなわち、ＦＩＦＯメモリ５３ａにおいて、リードポインタＲＰ３がライトポインタＷＰ３よりも先行すること、つまり転送破綻が生じることを抑制することができる。
【０１１３】
次に、図１１（ｂ）に示すように、時刻ｔ３７では、次の入力データＷＤ１〜ＷＤ３の座標が全て（１，１７）である。このため、転送要求生成部５７は、入力データＷＤ１を読み出すための２回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ１−２」）がＤＭＡ調停部３８に出力される。続いて、時刻ｔ３８では、次の入力データＷＤ１の座標が（１，３３）であり、次の入力データＷＤ２，ＷＤ３の座標が（１，１７）である。このため、入力データＷＤ２を読み出すための２回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ２−２」）がＤＭＡ調停部３８に出力される。
【０１１４】
次いで、時刻ｔ３９では、次の入力データＷＤ１，ＷＤ２の座標が（１，３３）であり、次の入力データＷＤ３の座標が（１，１７）である。このため、転送要求生成部５７は、入力データＷＤ３を読み出すための５回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−５」）を生成する。但し、このとき、ＦＩＦＯメモリ５３ａの空き容量がバースト転送量以上でないため、転送要求生成部５７から上記５回目の読み出し要求ＲＱは出力されない。その後も、転送要求生成部５７は、ＦＩＦＯメモリ５３ａからデータ「Ｄ３−１」が読み出されるまで、つまりＦＩＦＯメモリ５３ａの空き容量がバースト転送量以上になるまで、読み出し要求ＲＱを出力せずに待つ。そして、時刻ｔ４３において、ＦＩＦＯメモリ５３ａの空き容量がバースト転送量以上になると、次の入力データＷＤ３を読み出すための５回目の読み出し要求ＲＱ（図１１（ａ）の「Ｄ３−５」）が転送要求生成部５７からＤＭＡ調停部３８に出力される。
【０１１５】
なお、「Ｄ２−２」の読み出し要求ＲＱを出力してから「Ｄ３−５」の読み出し要求ＲＱを出力する（時刻ｔ３８〜ｔ４３）までの間では、ＦＩＦＯメモリ５１ａ，５２ａの空き容量はバースト転送量以上であるが、転送要求生成部５７において、入力データＷＤ１，ＷＤ２を読み出すための読み出し要求ＲＱは生成されない。このため、次の入力データＷＤ１，ＷＤ２を読み出すための読み出し要求ＲＱは、入力データＷＤ３を読み出すための５回目〜８回目の読み出し要求ＲＱが出力された後に出力されることになる。
【０１１６】
以上説明した本実施形態によれば、上記第１実施形態の（１）、（２）の効果と同様の効果を奏する。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
【０１１７】
・上記第２及び第３実施形態のＤＭＡＣ３６ａでは、上記第１実施形態と同様に、競合した複数の読み出し要求ＲＱ１〜ＲＱ３を、表示位置情報ＤＰ１〜ＤＰ３に応じた優先度に従って調整するようにした。これに限らず、例えば上記第２及び第３実施形態のＤＭＡＣ３６ａにおいて、複数の読み出し要求ＲＱ１〜ＲＱ３が競合した場合に、予め設定された優先度に従って調停し、受け付けた読み出し要求の優先度を１番低くし、次の読み出し要求を受け付けるようにしてもよい。このような構成であっても、許可座標ＰＣ，ＰＣ１〜ＰＣ３を利用することにより、上記第２及び第３実施形態の（３）、（４）の効果と同様の効果を奏することができる。
【０１１８】
・上記第３実施形態と上記第４実施形態とを組み合わせてもよい。例えば、コア回路５４から転送制御部５５内の転送要求生成部５７に許可座標ＰＣを出力し、転送要求生成部５７において許可座標とメモリ１４から次に読み出すデータの表示位置とを比較するようにしてもよい。そして、メモリ１４から次に読み出すデータの表示位置が許可座標よりも表示順で前の座標である場合に読み出し要求ＲＱを生成するようにし、メモリ１４から次に読み出すデータの表示位置が許可座標よりも後の座標である場合には読み出し要求ＲＱを生成しないようにしてもよい。
【０１１９】
・上記各実施形態における表示Ｉ／Ｆ３６，３７内のＦＩＦＯメモリの数は２つであってもよいし、４つ以上であってもよい。
・上記第２及び第３実施形態における表示Ｉ／Ｆ３６，３７内のＦＩＦＯメモリの数は１つであってもよい。例えば上記第２及び第３実施形態におけるＦＩＦＯメモリ５２ａ，５３ａを省略してもよい。なお、上記第３実施形態における表示Ｉ／Ｆ３６，３７内のＦＩＦＯメモリを１つにした場合には、ＤＭＡＣ３６ａについても省略することができる。この場合には、例えば転送制御部５１からＤＭＡ調停部３８に読み出し要求ＲＱ１等を出力する。
【０１２０】
・上記各実施形態における表示Ｉ／Ｆの数は３つ以上であってもよい。
【符号の説明】
【０１２１】
１  撮像装置
１２  画像処理プロセッサ（半導体装置）
１４  メモリ（記憶部）
１６，１７  表示デバイス（表示部）
３１  センサＩ／Ｆ（処理部）
３２  入力画像補正部（処理部）
３３  画像処理部（処理部）
３４  コーデック部（処理部）
３５  メモリカードＩ／Ｆ（処理部）
３６，３７  表示Ｉ／Ｆ（データ転送装置、データ転送部）
３６ａ，３７ａ  ＤＭＡＣ（調停回路）
３８  ＤＭＡ調停部（調停部）
５１，５２  転送制御部（第１の転送制御部）
５１ａ，５２ａ  ＦＩＦＯメモリ（第１の格納部）
５３ａ  ＦＩＦＯメモリ（第２の格納部）
５４  コア回路
５５  転送制御部
５６  振り分け部
５７  転送要求生成部
【図１】
2014228590.tif 000003
【図２】
2014228590.tif 000004
【図３】
2014228590.tif 000005
【図４】
2014228590.tif 000006
【図５】
2014228590.tif 000007
【図６】
2014228590.tif 000008
【図７】
2014228590.tif 000009
【図８】
2014228590.tif 000010
【図９】
2014228590.tif 000011
【図１０】
2014228590.tif 000012
【図１１】
2014228590.tif 000013
【図１２】
2014228590.tif 000014
【図１３】
2014228590.tif 000015