(57)【要約】【課題】ＭＯＳトランジスタと混載されたショットキーバリアダイオードにおいて、製造工程数を増やすことなく、オン抵抗を低くする。【解決手段】第１コンタクトＣＯＮ１、第２不純物領域ＣＳ、及び第２低濃度不純物領域ＡＮＤはショットキーバリアダイオードＳＢＤを形成している。第２不純物領域ＣＳは第１不純物領域ＳＤ１，ＳＤ２と同一の不純物濃度を有しているため、第１不純物領域ＳＤ１，ＳＤ２と同一工程で形成することができる。また、第２低濃度不純物領域ＡＮＤは第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一の不純物濃度を有しているため、第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一工程で形成することができる。【選択図】図１
2014082440.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成され、トランジスタのソース及びドレインとなる第１導電型の第１不純物領域と、
前記基板に形成され、前記トランジスタのＬＤＤ領域となる第１導電型の第１低濃度不純物領域と、
前記基板に形成されており、前記第１不純物領域と同一の不純物濃度を有する第１導電型の第２不純物領域と、
前記基板に形成されており、前記第２不純物領域に接続しており、前記第１低濃度不純物領域と同一の不純物濃度を有する第１導電型の第２低濃度不純物領域と、
前記第２不純物領域に接続する第１コンタクトと、
前記第２低濃度不純物領域に接続する第２コンタクトと、
を備え、
平面視において前記第１コンタクトと前記第２コンタクトの間には素子分離膜が形成されていない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１不純物領域の表層に形成された第１シリサイド層と、
前記第２不純物領域の表層に形成された第２シリサイド層と、
を備え、
前記第１コンタクトは前記第２シリサイド層に接続している半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１シリサイド層と前記第２シリサイド層は、互いに同一の金属のシリサイドである半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記第２低濃度不純物領域の表層の一部に形成された第３シリサイド層を備え、
前記第２コンタクトは前記第３シリサイド層に接続している半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第２コンタクトの底面及び側面を覆うバリアメタル層を備え、
前記第２コンタクトは、前記バリアメタル層を介して前記第２低濃度不純物領域に接続している半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第２コンタクトの先端は前記基板のうち前記第２低濃度不純物領域が形成されている部分に入り込んでいる半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第２低濃度不純物領域のうち深さ方向において前記第２コンタクトの前記先端と重なる領域は、深くなるにつれて不純物濃度が低下している半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第２コンタクトの前記先端は丸まっている半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記第２不純物領域は、前記第1不純物領域を兼ねている半導体装置。
【請求項１０】
基板と、
前記基板上に形成されたゲート電極と、
前記基板に形成され、第１導電型の不純物領域であるソース領域と、
前記基板に形成され、第１導電型の不純物領域であるドレイン領域と、
前記基板に形成され、平面視で前記ゲート電極と前記ドレイン領域の間に位置し、前記ドレイン領域よりもキャリア濃度が低い、第１導電型の低濃度領域と、
前記低濃度領域に接続し、かつ前記ソース領域に電気的に接続している第１コンタクトと、
前記低濃度領域のうち前記第１コンタクトに接続する部分に形成され、前記低濃度領域よりもキャリア濃度が高く、かつ前記ドレイン領域よりもキャリア濃度が低い第１導電型の第１接合領域と、
を備える半導体装置。
【請求項１１】
基板と、
前記基板上に形成されたゲート電極と、
前記基板に形成され、第１導電型の不純物領域であるソース領域と、
前記基板に形成され、第１導電型の不純物領域であるドレイン領域と、
前記基板に形成され、平面視で前記ゲート電極と前記ドレイン領域の間に位置し、前記ドレイン領域よりもキャリア濃度が低い、第１導電型の低濃度領域と、
前記低濃度領域に接続し、かつ前記ソース領域に電気的に接続している第１コンタクトと、
前記基板のうち前記第１コンタクトに接続する部分に不純物を導入することにより形成された第１接合領域と、
を備え、
前記第１接合領域の不純物濃度をＮｄ、前記第１接合領域の深さをσｄ、前記低濃度領域の不純物濃度をＮＬＤＤ、前記低濃度領域の深さをσＬＤＤとしたとき、下記（１）式を満たす半導体装置。
Ｎｄ＞ＮＬＤＤ・σＬＤＤ２／σｄ２・・・（１）
【請求項１２】
請求項１１に記載の半導体装置において、
不純物濃度は、深さ方向の不純物濃度分布をガウス分布で近似したときのピーク濃度であり、不純物領域の深さは、深さ方向の不純物濃度分布をガウス分布で近似したときの分散である半導体装置。
【請求項１３】
請求項１０に記載の半導体装置において、
前記第１接合領域は前記低濃度領域よりも浅い半導体装置。
【請求項１４】
請求項１０に記載の半導体装置において、
前記第１接合領域は前記低濃度領域よりも深い半導体装置。
【請求項１５】
請求項１０に記載の半導体装置において、
前記第１コンタクトの先端は前記基板のうち前記低濃度領域が形成されている部分に入り込んでいる半導体装置。
【請求項１６】
請求項１０に記載の半導体装置において、
前記基板は、窒化物半導体層を有しており、
前記ソース領域、前記ドレイン領域、及び前記低濃度領域は前記窒化物半導体層に形成されており、
前記窒化物半導体層のうち前記ソース領域と前記ドレイン領域の間に位置する部分の上に形成された電子供給層を備え、
前記ゲート電極は前記電子供給層上に形成されている半導体装置。
【請求項１７】
請求項１０に記載の半導体装置において、
前記低濃度領域に形成され、平面視で前記第１接合領域と前記ドレイン領域の間に位置する第２導電型の第２接合領域と、
前記低濃度領域の表層に形成され、平面視で前記第２接合領域と前記ドレイン領域の間に位置し、前記第２接合領域に接続する第２導電型領域と、
を備え、
前記第１コンタクトは、前記第２接合領域にも接続している半導体装置。
【請求項１８】
窒化物半導体層と、
前記窒化物半導体層上に形成されたゲート電極と、
前記窒化物半導体層に形成されたソース領域と、
前記窒化物半導体層に形成されたドレイン領域と、
前記窒化物半導体層に形成され、平面視で前記ゲート電極と前記ドレイン領域の間に位置し、不純物が導入されている接合領域と、
前記接合領域上に位置し、かつ前記ソース領域に電気的に接続している第１コンタクトと、
を備える半導体装置。
【請求項１９】
請求項１８に記載の半導体装置において、
前記窒化物半導体層は、
前記ソース領域及び前記ドレイン領域が形成されているデバイス層と、
前記デバイス層上に形成された電子供給層と、
を備え、
前記接合領域は前記デバイス層に形成されている半導体装置。
【請求項２０】
請求項１８に記載の半導体装置において、
前記窒化物半導体層は、
前記ソース領域及び前記ドレイン領域が形成されているデバイス層と、
前記デバイス層上に形成された電子供給層と、
を備え、
前記接合領域は前記電子供給層に形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えばダイオードを有する半導体装置に適用可能な技術である。
【背景技術】
【０００２】
電気回路には整流素子が用いられることが多い。半導体装置においては、ショットキーバリアダイオードなどのダイオードが整流素子として用いられることが多い。
【０００３】
半導体基板を用いて形成されたショットキーバリアダイオードとしては、例えば特許文献１に記載のものがある。特許文献１に記載のショットキーバリアダイオードは、ｎ領域の表層の一部にｎ＋領域を形成し、このｎ＋領域及びｎ領域それぞれに電極を接続したものである。特許文献１において、ショットキーバリアダイオードはバイポーラトランジスタと混載されている。そしてショットキーバリアダイオードのｎ領域は、ウェルと同じ深さに形成されている。
【０００４】
また特許文献２、３には、ＭＯＳトランジスタとショットキーバリアダイオードが混載された半導体装置が記載されている。特に特許文献２には、シリサイドをショットキー電極として使用することが記載されている。また特許文献３には、ＭＯＳトランジスタのソースドレインとなるｎ＋領域にｎ領域を隣接させ、このｎ領域にショットキー電極を接続することが記載されている。
【０００５】
また特許文献４、５には、２次元電子ガスを用いた化合物半導体装置において、電子供給層のうちゲート電極とドレインの間に位置する領域にショットキー電極を設け、このショットキー電極を電気的にソースに接続することが記載されている。
【０００６】
さらに非特許文献１には、ショットキーバリアダイオードの２つの電極の間に素子分離膜を位置させることが記載されている。
【０００７】
なお、特許文献６には、ｎ型のドリフト領域を備えるトランジスタにおいて、ドリフト領域の表層にｐ型の不純物層を設けることにより、トランジスタが高耐圧化することが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−５５５５３号公報
【特許文献２】特開平９−５５４３９号公報
【特許文献３】特開平１０−２８０４５号公報
【特許文献４】特開２０１０−１４７３８７号公報
【特許文献５】特開２０１１−２４３９７８号公報
【特許文献６】特開２００５−１７５０６３号公報
【非特許文献】
【０００９】
【非特許文献１】Ｓ．Ｓｎａｋａｒａｎ  他，Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔ，４２，Ｐ．１０５８，２００７
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ショットキーバリアダイオードに求められる特性の一つに、オン抵抗を低くすることがある。本発明者は、ＭＯＳトランジスタと混載されたショットキーバリアダイオードにおいて、製造工程数を増やすことなく、オン抵抗を低くすることを検討した
【００１１】
また本発明者は、特許文献４，５に記載の方法では、ショットキー電極に起因して、ドレインとチャネルの間に空乏層が形成され、これによってトランジスタのオン抵抗が上昇する、と考えた。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施の形態によれば、基板には、第１導電型の第１不純物領域、第１導電型の第１低濃度不純物領域、第１導電型の第２不純物領域、第１導電型の第２低濃度不純物領域、第１コンタクト、及び第２コンタクトが形成されている。第１不純物領域はトランジスタのソース及びドレインであり、第１低濃度不純物領域はトランジスタのＬＤＤ領域である。第２不純物領域は、第１不純物領域と同一の不純物濃度を有する。第２低濃度不純物領域は、第２不純物領域に接続しており、第１低濃度不純物領域と同一の不純物濃度を有する。第１コンタクトは第２不純物領域に接続しており、第２コンタクトは第２低濃度不純物領域に接続している。平面視において、第１コンタクトと第２コンタクトの間には素子分離膜が形成されていない。
【００１３】
他の一実施形態によれば、基板には、ゲート電極、ソース領域、ドレイン領域、及び低濃度領域が形成されている。低濃度領域は、平面視でゲート電極とドレイン領域の間に位置している。低濃度領域には、第１コンタクトが接続している。第１コンタクトは、ソース領域に電気的に接続している。そして低濃度領域のうち第１コンタクトに接続する部分には、接合領域が形成されている。接合領域は、低濃度領域よりもキャリア濃度が高く、かつドレイン領域よりもキャリア濃度が低い。
【００１４】
他の一実施形態によれば、基板には、ゲート電極、ソース領域、ドレイン領域、及び低濃度領域が形成されている。低濃度領域は、平面視でゲート電極とドレイン領域の間に位置している。低濃度領域には、第１コンタクトが接続している。第１コンタクトは、ソース領域に電気的に接続している。低濃度領域のうち第１コンタクトに接続する部分には、接合領域が形成されている。そして接合領域の不純物濃度をＮｄ、前記接合領域の深さをσｄ、前記低濃度領域の不純物濃度をＮＬＤＤ、前記接合領域の深さをσＬＤＤとしたとき、下記（１）式を満たしている。
Ｎｄ＞ＮＬＤＤ・σＬＤＤ２／σｄ２・・・（１）
【００１５】
他の一実施形態によれば、窒化物半導体層にはゲート電極、ソース領域、ドレイン領域、及び接合領域が形成されている。接合領域は、平面視でゲート電極とドレイン領域の間に位置している。接合領域には、不純物が導入されており、また、第１コンタクトが接続している。第１コンタクトは、ソース領域に電気的に接続している。
【発明の効果】
【００１６】
前記一実施の形態によれば、ＭＯＳトランジスタと混載されたショットキーバリアダイオードにおいて、製造工程数を増やすことなく、オン抵抗を低くすることができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】ショットキーバリアダイオードの使用方法の一例を示す回路図である。
【図３】図１に示した半導体装置の製造方法の一例を示す断面図である。
【図４】図１に示した半導体装置の製造方法の一例を示す断面図である。
【図５】図１に示した半導体装置の製造方法の一例を示す断面図である。
【図６】第２の実施形態に係る半導体装置の構成を示す断面図である。
【図７】第３の実施形態に係る半導体装置の構成を示す断面図である。
【図８】第２低濃度不純物領域の深さ方向の濃度プロファイルを説明するための図である。
【図９】第４の実施形態に係る半導体装置の構成を示す断面図である。
【図１０】図９の変形例を示す断面図である。
【図１１】第５の実施形態に係る半導体装置の構成を示す平面図である。
【図１２】図１１のＢ−Ｂ´断面を示す図である。
【図１３】図１１のＣ−Ｃ´断面を示す図である。
【図１４】第６の実施形態に係る半導体装置の構成を示す平面図である。
【図１５】図１４のＤ−Ｄ´断面を示す図である。
【図１６】第７の実施形態に係る半導体装置ＳＣの構成を示す断面図である。
【図１７】基板に形成された接合領域の深さσｄを変数としたときに、第１低濃度不純物領域の抵抗を接合領域形成前と同じ値にするために必要な不純物濃度Ｎｄをシミュレーションした結果を示す図である。
【図１８】図１６に示した第１トランジスタ及びショットキーバリアダイオードを一つの基板に複数形成した場合のレイアウトを示す断面図である。
【図１９】図１６に示した半導体装置の第１の変形例を示す断面図である。
【図２０】図１６に示した半導体装置の第２の変形例を示す断面図である。
【図２１】第８の実施形態に係る半導体装置の構成を示す断面図である。
【図２２】第９の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２３】第９の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２４】第１０の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２５】第１０の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２６】第１０の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２７】第１０の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２８】第１１の実施形態に係る半導体装置の構成を示す断面図である。
【図２９】第１２の実施形態に係る半導体装置の構成を示す断面図である。
【図３０】第１３の実施形態に係る半導体装置の構成を示す断面図である。
【図３１】第１４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３２】第１４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３３】第１４の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３４】第１５の実施形態に係る半導体装置の構成を示す断面図である。
【図３５】第１６の実施形態に係る半導体装置の構成を示す断面図である。
【図３６】第１８の実施形態に係る半導体装置が有する回路の回路図である。
【図３７】第１９の実施形態に係る半導体装置が有する回路の回路図である。
【図３８】第２０の実施形態に係る半導体装置が有する回路の回路図である。
【図３９】第２１の実施形態に係る半導体装置が有する回路の回路図である。
【図４０】第１４の実施形態に係る半導体装置の変形例を示す断面図である。
【図４１】第１７の実施形態に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＣの構成を示す断面図である。半導体装置ＳＣは、基板ＳＵＢ、第１不純物領域ＳＤ１，ＳＤ２、第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２、第２不純物領域ＣＳ、第２低濃度不純物領域ＡＮＤ、第１コンタクトＣＯＮ１、及び第２コンタクトＣＯＮ２を有している。第１不純物領域ＳＤ１，ＳＤ２、第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２、第２不純物領域ＣＳ、及び第２低濃度不純物領域ＡＮＤは、いずれも基板ＳＵＢに形成されており、第１導電型である。基板ＳＵＢは、例えばシリコン基板などの半導体基板である。第１不純物領域ＳＤ１，ＳＤ２は第１トランジスタＴＲ１のソース及びドレインである。第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２は第１トランジスタＴＲ１のＬＤＤ（Lightly Doped Drain）領域である。第２不純物領域ＣＳは、素子分離膜ＳＴＩによって第１不純物領域ＳＤ１，ＳＤ２から分離されており、第１不純物領域ＳＤ１，ＳＤ２と同一の不純物濃度（深さ方向の不純物プロファイル）を有している。第２低濃度不純物領域ＡＮＤは第２不純物領域ＣＳに接続しており、第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一の不純物濃度（深さ方向の不純物プロファイル）を有している。第１コンタクトＣＯＮ１は第２不純物領域ＣＳにオーミック接続しており、第２コンタクトＣＯＮ２は第２低濃度不純物領域ＡＮＤに接続している。そして平面視において、第１コンタクトＣＯＮ１と第２コンタクトＣＯＮ２の間にはＳＴＩが形成されていない。
【００２０】
第１コンタクトＣＯＮ１、第２不純物領域ＣＳ、及び第２低濃度不純物領域ＡＮＤはショットキーバリアダイオードＳＢＤを形成している。第２不純物領域ＣＳは第１不純物領域ＳＤ１，ＳＤ２と同一の不純物濃度を有しているため、第１不純物領域ＳＤ１，ＳＤ２と同一工程で形成することができる。また、第２低濃度不純物領域ＡＮＤは第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一の不純物濃度を有しているため、第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一工程で形成することができる。このため、ショットキーバリアダイオードＳＢＤを形成することを目的として工程数を増やす必要はない。
【００２１】
また、平面視において、第１コンタクトＣＯＮ１と第２コンタクトＣＯＮ２の間にはＳＴＩが形成されていない。このため、第１コンタクトＣＯＮ１から第２コンタクトＣＯＮ２までの電流経路の長さ（すなわち第２低濃度不純物領域ＡＮＤの長さ）は短くなる。従って、ショットキーバリアダイオードＳＢＤのオン抵抗は小さくなる。
【００２２】
以下、詳細に説明する。なお、以下の説明においては、第１導電型はｎ型とする。ただし、第１導電型はｐ型であっても良い。
【００２３】
基板ＳＵＢは、例えばｐ型のシリコン基板である。基板ＳＵＢには、素子分離膜ＳＴＩが形成されている。素子分離膜ＳＴＩは、例えばＳＴＩ法により形成されている。
【００２４】
基板ＳＵＢには、第１トランジスタＴＲ１及び第２トランジスタＴＲ２が形成されている。第１トランジスタＴＲ１はｎ型のＭＯＳトランジスタであり、第２トランジスタＴＲ２はｐ型のＭＯＳトランジスタである。第１トランジスタＴＲ１及び第２トランジスタＴＲ２は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）を構成している
【００２５】
第１トランジスタＴＲ１は、ドレインとしてｎ＋の第１不純物領域ＳＤ１を有しており、ソースとしてｎ＋の第１不純物領域ＳＤ２を有している。第１トランジスタＴＲ１は、さらに第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２を有している。第１低濃度不純物領域ＬＤＤ１は、平面視において第１トランジスタＴＲ１のゲート電極ＧＥ１と第１不純物領域ＳＤ１の間に位置しており、第１低濃度不純物領域ＬＤＤ２は、平面視においてゲート電極ＧＥ１と第１不純物領域ＳＤ２の間に位置している。本図に示す例では、第１低濃度不純物領域ＬＤＤ１は、第１低濃度不純物領域ＬＤＤ２よりも長い。ただし、第１低濃度不純物領域ＬＤＤ１は第１低濃度不純物領域ＬＤＤ２と同じ長さであってもよい。
【００２６】
第２トランジスタＴＲ２は、ｎ−のウェルＷＥＬの中に形成されている。第２トランジスタＴＲ２は、ドレインとしてｐ＋の第３不純物領域ＳＤ３を有しており、ソースとしてｎ＋の第３不純物領域ＳＤ４を有している。第２トランジスタＴＲ２は、さらに第３低濃度不純物領域ＬＤＤ３，ＬＤＤ４を有している。第３低濃度不純物領域ＬＤＤ３は、平面視において第２トランジスタＴＲ２のゲート電極ＧＥ２と第３不純物領域ＳＤ３の間に位置しており、第３低濃度不純物領域ＬＤＤ４は、平面視においてゲート電極ＧＥ２と第３不純物領域ＳＤ４の間に位置している。本図に示す例では、第３低濃度不純物領域ＬＤＤ３は、第３低濃度不純物領域ＬＤＤ４よりも長い。ただし、第３低濃度不純物領域ＬＤＤ３は第３低濃度不純物領域ＬＤＤ４と同じ長さであってもよい。
【００２７】
また、第１不純物領域ＳＤ１，ＳＤ２の表層には第１シリサイド層ＳＩＬ１が形成されており、第３不純物領域ＳＤ３，ＳＤ４の表層にはシリサイド層ＳＩＬ４が形成されている。さらにゲート電極ＧＥ１の表層にシリサイド層ＳＩＬ３が形成されており、ゲート電極ＧＥ２の表層にはシリサイド層ＳＩＬ５が形成されている。これらシリサイドは、例えばＴｉＳｉ、ＣｏＳｉ、ＮｉＳｉ、ＮｉＰｔＳｉ、又はＰｔＳｉである。
【００２８】
ショットキーバリアダイオードＳＢＤは、素子分離膜ＳＴＩによって第１トランジスタＴＲ１、第２トランジスタＴＲ２から分離されている。第２不純物領域ＣＳは表層に第２シリサイド層ＳＩＬ２を有している。第２シリサイド層ＳＩＬ２は、第１シリサイド層ＳＩＬ１と同一の金属のシリサイドである。このため、第２シリサイド層ＳＩＬ２を第１シリサイド層ＳＩＬ１と同一工程で形成することができる。
【００２９】
第２低濃度不純物領域ＡＮＤは基板ＳＵＢの表層に形成されている。第２低濃度不純物領域ＡＮＤの表層にはシリサイド層は形成されていない。
【００３０】
基板ＳＵＢ上には層間絶縁膜ＩＮＳＬが形成されている。層間絶縁膜ＩＮＳＬには、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及びコンタクトＣＯＮ３〜６が埋め込まれている。これらコンタクトは、底面及び側面がバリアメタルＢＭによって覆われている。バリアメタルＢＭは、例えばＴｉ層及びＴｉＮ層をこの順に積層した膜である。また、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及びコンタクトＣＯＮ３〜６は、互いに異なる配線ＩＮＣに接続されている。配線ＩＮＣは、層間絶縁膜ＩＮＳＬの上に形成されていても良いし、層間絶縁膜ＩＮＳＬの表層に埋め込まれていても良い。なお、図１に示した配線ＩＮＣの少なくとも２つは、一つの配線のうち互いに異なる領域であっても良い。
【００３１】
第１コンタクトＣＯＮ１は、バリアメタルＢＭを介して第２シリサイド層ＳＩＬ２に接続している。第２シリサイド層ＳＩＬ２が形成されることにより、第１コンタクトＣＯＮ１と第２不純物領域ＣＳの接続抵抗は小さくなる。
【００３２】
第２コンタクトＣＯＮ２は、バリアメタルＢＭを介して第２低濃度不純物領域ＡＮＤに接続している。このためショットキーバリアダイオードＳＢＤのショットキー金属は、バリアメタルＢＭとなる。すなわちこの構造によれば、ショットキー金属を形成することを目的とした工程を追加しなくて良い。
【００３３】
また、コンタクトＣＯＮ３は第１不純物領域ＳＤ１上の第１シリサイド層ＳＩＬ１に接続しており、コンタクトＣＯＮ４は第１不純物領域ＳＤ２上の第１シリサイド層ＳＩＬ１に接続している。コンタクトＣＯＮ５は第３不純物領域ＳＤ３上のシリサイド層ＳＩＬ４に接続しており、コンタクトＣＯＮ６は第３不純物領域ＳＤ４上のシリサイド層ＳＩＬ４に接続している。
【００３４】
なお、基板ＳＵＢには、ｐ＋の不純物領域ＳＥ１を介して基準電位が印加される。不純物領域ＳＥ１は第１不純物領域ＳＤ２につながっている。そして第１不純物領域ＳＤ２上に位置する第１シリサイド層ＳＩＬ１は、不純物領域ＳＥ１上まで延伸している。この構造によれば、基板ＳＵＢは、不純物領域ＳＥ１及び第１シリサイド層ＳＩＬ１を介してコンタクトＣＯＮ４に接続している。
【００３５】
またウェルＷＥＬには、ｎ＋の不純物領域ＳＥ２を介して基準電位が印加される。不純物領域ＳＥ２は第３不純物領域ＳＤ４につながっている。そして第３不純物領域ＳＤ４上に位置するシリサイド層ＳＩＬ４は、不純物領域ＳＥ２上まで延伸している。この構造によれば、ウェルＷＥＬは、不純物領域ＳＥ２及びシリサイド層ＳＩＬ４を介してコンタクトＣＯＮ６に接続している。
【００３６】
図２は、ショットキーバリアダイオードＳＢＤの使用方法の一例を示す回路図である。本図に示す例において、ショットキーバリアダイオードＳＢＤは第１トランジスタＴＲ１の保護素子として使用されている。具体的には、ショットキーバリアダイオードＳＢＤは、第１トランジスタＴＲ１に対して逆方向に接続されている。この場合、第１コンタクトＣＯＮ１（図１に図示）はコンタクトＣＯＮ３（図１に図示）に接続され、第２コンタクトＣＯＮ２（図１に図示）はコンタクトＣＯＮ４（図１に図示）に接続される。
【００３７】
図３〜図５は、図１に示した半導体装置ＳＣの製造方法の一例を示す断面図である。まず図３に示すように、基板ＳＵＢにウェルＷＥＬ及び素子分離膜ＳＴＩを形成する。ウェルＷＥＬ及び素子分離膜ＳＴＩは、どちらが先に形成されても良い。次いで、基板ＳＵＢ上に第１トランジスタＴＲ１のゲート絶縁膜及びゲート電極ＧＥ１、並びに第２トランジスタＴＲ２のゲート絶縁膜及びゲート電極ＧＥ２を形成する。次いで、レジストパターンＲＥＳ１を形成する。レジストパターンＲＥＳ１は、基板ＳＵＢのうち第２トランジスタＴＲ２が形成される領域を覆っている。次いで、レジストパターンＲＥＳ１、ゲート電極ＧＥ１、及び素子分離膜ＳＴＩ１をマスクとして基板ＳＵＢにｎ型の不純物をイオン注入する。これにより、基板ＳＵＢには第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２、及び第２低濃度不純物領域ＡＮＤが形成される。
【００３８】
その後、レジストパターンＲＥＳ１を除去する。次いで、基板ＳＵＢ上にレジストパターン（図示せず）を形成する。このレジストパターンは、基板ＳＵＢのうち第１トランジスタＴＲ１及びショットキーバリアダイオードＳＢＤが形成される領域を覆っている。次いで、このレジストパターン、素子分離膜ＳＴＩ、及びゲート電極ＧＥ２をマスクとしてｐ型の不純物をイオン注入する。これにより、基板ＳＵＢには第３低濃度不純物領域ＬＤＤ３，ＬＤＤ４が形成される。その後、レジストパターンを除去する。
【００３９】
次いで、図４に示すように、ゲート電極ＧＥ１及びゲート電極ＧＥ２の側壁にサイドウォールを形成する。次いで、レジストパターンＲＥＳ２を形成する。レジストパターンＲＥＳ２は基板ＳＵＢのうち第２トランジスタＴＲ２が形成される領域、不純物領域ＳＥ１が形成される領域、第１低濃度不純物領域ＬＤＤ１のうち残される領域、及び第２低濃度不純物領域ＡＮＤのうち残される領域を覆っている。次いで、レジストパターンＲＥＳ２、ゲート電極ＧＥ１、サイドウォール、及び素子分離膜ＳＴＩをマスクとして基板ＳＵＢにｎ型の不純物をイオン注入する。これにより、基板ＳＵＢには第１不純物領域ＳＤ１，ＳＤ２、及び第２不純物領域ＣＳが形成される。
【００４０】
その後、レジストパターンＲＥＳ２を除去する。次いで、基板ＳＵＢ上にレジストパターン（図示せず）を形成する。このレジストパターンは、基板ＳＵＢのうち第１トランジスタＴＲ１及びショットキーバリアダイオードＳＢＤが形成される領域、不純物領域ＳＥ２が形成される領域を覆っている。次いで、このレジストパターン、素子分離膜ＳＴＩ、サイドウォール、及びゲート電極ＧＥ２をマスクとしてｐ型の不純物をイオン注入する。これにより、基板ＳＵＢには第３低濃度不純物領域ＬＤＤ３，ＬＤＤ４が形成される。その後、レジストパターンを除去する。
【００４１】
次いで、図５に示すように、第３低濃度不純物領域ＬＤＤ３、第１低濃度不純物領域ＬＤＤ１、及び第２低濃度不純物領域ＡＮＤを、絶縁膜ＳＢＬで覆う。絶縁膜ＳＢＬは、例えば酸化シリコン、窒化シリコンであり、シリサイドブロック膜として用いられる。次いで、絶縁膜ＳＢＬ上、基板ＳＵＢ上、ゲート電極ＧＥ１上、ゲート電極ＧＥ２上、及び素子分離膜ＳＴＩ上に金属膜、例えばＮｉ膜又はＣｏ膜を形成する。ついで、この金属膜及び基板ＳＵＢを熱処理する。これにより、第１シリサイド層ＳＩＬ１、第２シリサイド層ＳＩＬ２、及びシリサイド層ＳＩＬ３〜５が形成される。次いで、シリサイド化していない金属膜を除去する。
【００４２】
その後、層間絶縁膜ＩＮＳＬを形成する。次いで、層間絶縁膜ＩＮＳＬ上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして層間絶縁膜ＩＮＳＬをエッチングする。これにより、層間絶縁膜ＩＮＳＬには各コンタクトを埋め込むための貫通孔が複数形成される。次いで、これら貫通孔内に導電体を埋め込む。これにより、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及びコンタクトＣＯＮ３〜ＣＯＮ６が形成される。次いで、配線ＩＮＣを形成する。なお、各コンタクト及び配線はダマシン法により形成されても良い。
【００４３】
以上、本実施形態によれば、第２不純物領域ＣＳは第１不純物領域ＳＤ１，ＳＤ２と同一工程で形成され、また第２低濃度不純物領域ＡＮＤは第１低濃度不純物領域ＬＤＤ１，ＬＤＤ２と同一工程で形成される。このため、ショットキーバリアダイオードＳＢＤを形成することを目的として工程数を増やす必要はない。また、平面視において、第１コンタクトＣＯＮ１と第２コンタクトＣＯＮ２の間にはＳＴＩが形成されていない。このため、第１コンタクトＣＯＮ１から第２コンタクトＣＯＮ２間での電流経路の長さ（すなわち第２低濃度不純物領域ＡＮＤの長さ）は短くなる。従って、ショットキーバリアダイオードＳＢＤのオン抵抗は小さくなる。
【００４４】
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、シリサイド層ＳＩＬ６（第３シリサイド層）を有している点を除いて、第１の実施形態に係る半導体装置ＳＣと同様の構成である。
【００４５】
シリサイド層ＳＩＬ６は、第２低濃度不純物領域ＡＮＤのうち第２コンタクトＣＯＮ２が接続している領域に形成されている。そして第２コンタクトＣＯＮ２は、バリアメタルＢＭ及びシリサイド層ＳＩＬ６を介して第２低濃度不純物領域ＡＮＤに接続している。この場合、ショットキーバリアダイオードＳＢＤのショットキー金属はシリサイド層ＳＩＬ６になる。
【００４６】
なお、本実施形態に係る半導体装置ＳＣの製造方法は、絶縁膜ＳＢＬのパターンを除いて、第１の実施形態に係る半導体装置ＳＣの製造方法と同様である。
【００４７】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、シリサイド層ＳＩＬ６の側面の少なくとも一部は第２低濃度不純物領域ＡＮＤに接触するため、ショットキー接合の面積は大きくなる。従って、ショットキーバリアダイオードＳＢＤのオン抵抗を低くすることができる。
【００４８】
（第３の実施形態）
図７は、第３の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、第２コンタクトＣＯＮ２の先端が、基板ＳＵＢのうち第２低濃度不純物領域ＡＮＤが形成されている領域に入り込んでいる点を除いて、第１の実施形態に係る半導体装置ＳＣと同様の構成である。本図に示す例において、第２コンタクトＣＯＮ２の先端は、丸まっており、角がない。
【００４９】
本実施形態に係る半導体装置ＳＣの製造方法は、層間絶縁膜ＩＮＳＬに貫通孔を形成するときのエッチング条件を除いて、第１の実施形態に係る半導体装置ＳＣの製造方法と同様である。本実施形態において、層間絶縁膜ＩＮＳＬに貫通孔を形成するとき、少なくとも最後のエッチング条件は、Ｓｉがシリサイドよりもエッチングされやすい条件になる。これにより、第２コンタクトＣＯＮ２を埋め込むための貫通孔の先端は、基板ＳＵＢのうち第２低濃度不純物領域ＡＮＤが形成されている領域に入り込む。
【００５０】
図８は、第２低濃度不純物領域ＡＮＤの深さ方向の濃度プロファイルを説明するための図である。本図に示すように、深さ方向において、第２低濃度不純物領域ＡＮＤのうち第２コンタクトＣＯＮ２の先端と重なる領域は、深くなるにつれて不純物濃度が低下している領域を有している。本図に示す例では、第２低濃度不純物領域ＡＮＤは、深さ方向において、第２コンタクトＣＯＮ２の先端のうち丸まっている部分と重なる領域の全域が、深くなるにつれて不純物濃度が低下している。
【００５１】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第２コンタクトＣＯＮ２の先端が第２低濃度不純物領域ＡＮＤに入り込んでいるため、ショットキーバリアダイオードＳＢＤのショットキー接合の面積は大きくなる。従って、ショットキーバリアダイオードＳＢＤのオン抵抗を低くすることができる。
【００５２】
また、第２低濃度不純物領域ＡＮＤのうち第２コンタクトＣＯＮ２の先端と重なる領域は、深くなるにつれて不純物濃度が低下している。このため、第２コンタクトＣＯＮ２の先端に電界が集中することを抑制できる。
【００５３】
また、第２コンタクトＣＯＮ２の先端は丸まっている。このため、第２コンタクトＣＯＮ２の先端の特定の部分に電界は集中しにくくなる。
【００５４】
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、ショットキーバリアダイオードＳＢＤに第２導電型領域ＧＲＤが設けられている点を除いて、第２の実施形態に係る半導体装置ＳＣと同様の構成である。
【００５５】
第２導電型領域ＧＲＤは、ｐ＋の不純物領域であり、平面視においてショットキー接合の縁すなわちシリサイド層ＳＩＬ６の縁に添って設けられている。第２導電型領域ＧＲＤは、第３不純物領域ＳＤ３，ＳＤ４と同一工程で形成されている。
【００５６】
本図に示す例では、第２導電型領域ＧＲＤは、シリサイド層ＳＩＬ６のうち第２不純物領域ＣＳ側の縁、及び素子分離膜ＳＴＩ側の縁の双方に設けられている。ただし図１０に示すように第２導電型領域ＧＲＤは、シリサイド層ＳＩＬ６のうち素子分離膜ＳＴＩとは逆側の縁には設けられていなくても良い。
【００５７】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また第２導電型領域ＧＲＤが形成されているため、ＳＩＬ６周辺部での電界集中を防ぐことができる。
【００５８】
（第５の実施形態）
図１１は、第５の実施形態に係る半導体装置ＳＣの構成を示す平面図である。図１２は、図１１のＢ−Ｂ´断面を示す図である。図１３は、図１１のＣ−Ｃ´断面を示す図である。本実施形態に係る半導体装置ＳＣは、図１１に示すように複数の第１トランジスタＴＲ１（又は第２トランジスタＴＲ２）を一つの素子形成領域内に配置し、かつ複数のショットキーバリアダイオードＳＢＤを他の素子形成領域内に配置したものである。ショットキーバリアダイオードＳＢＤの構成は、第１〜第４の実施形態のいずれかと同様である。図１２，１３は、第１の実施形態と同様の場合を示している。
【００５９】
そして複数の第１トランジスタＴＲ１は、向きが互い違いとなるように配置されている。このため、図１２の断面図に示すように、隣り合う２つの第１トランジスタＴＲ１は、第１不純物領域ＳＤ１又は第１不純物領域ＳＤ２を共有している。
【００６０】
また複数のショットキーバリアダイオードＳＢＤも、向きが互い違いとなるように配置されている。このため、図１３の断面図に示すように、隣り合う２つのショットキーバリアダイオードＳＢＤは、第２不純物領域ＣＳ又は第２低濃度不純物領域ＡＮＤを共有している。
【００６１】
本実施形態においても、第１〜第４の実施形態のいずれかと同様の効果を得ることができる。また、隣り合う２つの第１トランジスタＴＲ１は、第１不純物領域ＳＤ１又は第１不純物領域ＳＤ２を共有しており、隣り合う２つのショットキーバリアダイオードＳＢＤは、第２不純物領域ＣＳ又は第２低濃度不純物領域ＡＮＤを共有している。このため、半導体装置ＳＣを小型化することができる。
【００６２】
（第６の実施形態）
図１４は、第６の実施形態に係る半導体装置ＳＣの構成を示す平面図である。図１５は、図１４のＤ−Ｄ´断面を示す図である。本実施形態に係る半導体装置ＳＣは、一つの素子形成領域内に２つの第１トランジスタＴＲ１（又は第２トランジスタＴＲ２）からなるトランジスタ群、及び２つのショットキーバリアダイオードＳＢＤからなるダイオード群が交互に配置されている。一つのトランジスタ群の構成は、第５の実施形態において図１２を用いて説明したとおりであり、一つのダイオード群の構成は、第５の実施形態において図１３を用いて説明したとおりである。
【００６３】
図１５は、図１４のＤ−Ｄ´断面を示す図である。本図に示すように、第１トランジスタＴＲ１の第１不純物領域ＳＤ１は、ショットキーバリアダイオードＳＢＤの第２不純物領域ＣＳを兼ねている。このため、第１コンタクトＣＯＮ１は、第１不純物領域ＳＤ１に接続することになる。なお、ショットキーバリアダイオードＳＢＤの構成は、第１〜第４の実施形態のいずれかと同様である。本図は、第１の実施形態と同様の場合を示している。
【００６４】
本実施形態においても、第５の実施形態と同様の効果を得ることができる。また、第１不純物領域ＳＤ１が第２不純物領域ＣＳを兼ねているため、半導体装置ＳＣを小型化することができる。
【００６５】
（第７の実施形態）
図１６は、第７の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、基板ＳＵＢ、ゲート電極ＧＥ１、ドレインとなる第１不純物領域ＳＤ１、ソースとなる第１不純物領域ＳＤ２、第１低濃度不純物領域ＬＤＤ１（低濃度領域）、接合領域ＣＮＲ（第１接合領域）、及び第１コンタクトＣＯＮ１を備えている。基板ＳＵＢ、ゲート電極ＧＥ１、第１不純物領域ＳＤ１、第１不純物領域ＳＤ２、及び第１低濃度不純物領域ＬＤＤ１の構成は第１の実施形態と同様であるため、説明を省略する。
【００６６】
本実施形態において第１コンタクトＣＯＮ１は、第１低濃度不純物領域ＬＤＤ１の一部に接続している。第１コンタクトＣＯＮ１の材料は、基板材料との界面にショットキー接合を生じる材料であり、通常は仕事関数が基板材料の禁制帯中に位置する金属材料が用いられる。例えば、Ｓｉ基板に対してはＡｌ、Ｔｉ、Ｗ、Ｃｒ、Ｍｏやそれらを用いた合金が、ＧａＮ基板に対してはＮｉやＰｔ、その他金属およびそれらの合金などが用いられる。なお、後述するようにコンタクトＣＯＮ１はショットキー電極として機能するため、第１コンタクトＣＯＮ１は、他のコンタクトとは他の材料により形成されていても良い。接合領域ＣＮＲは、第１低濃度不純物領域ＬＤＤ１のうち第１コンタクトＣＯＮ１が接続している部分に形成されている。接合領域ＣＮＲは、第１低濃度不純物領域ＬＤＤ１よりも不純物濃度が高く、第１不純物領域ＳＤ１及び第１不純物領域ＳＤ２よりも不純物濃度が低い。また第１コンタクトＣＯＮ１の上端は、配線ＩＮＣ１及びコンタクトＣＯＮ４を介して第１不純物領域ＳＤ２に接続している。
【００６７】
このような構成において、第１コンタクトＣＯＮ１は接合領域ＣＮＲにショットキー接合している。そして第１コンタクトＣＯＮ１はショットキーバリアダイオードＳＢＤのアノードとして機能し、第１不純物領域ＳＤ１がショットキーバリアダイオードＳＢＤのカソードとして機能する。本実施形態では、接合領域ＣＮＲは、第１低濃度不純物領域ＬＤＤ１よりも不純物濃度が高い。このため、接合領域ＣＮＲは第１コンタクトＣＯＮ１がショットキー接続しても空乏化しにくい。このため、第１トランジスタＴＲ１のオン抵抗が高くなることを抑制できる。
【００６８】
本実施形態において、接合領域ＣＮＲの不純物濃度をＮｄ、接合領域ＣＮＲの深さをσｄ、第１低濃度不純物領域ＬＤＤ１の不純物濃度をＮＬＤＤ、第１低濃度不純物領域ＬＤＤ１の深さをσＬＤＤとしたとき、下記（１）式を満たすのが好ましい。
【００６９】
Ｎｄ＞ＮＬＤＤ・σＬＤＤ２／σｄ２・・・（１）
【００７０】
この理由を、図１７を用いて説明する。図１７は、基板に形成された接合領域ＣＮＲの深さσｄを変数としたときに、第１低濃度不純物領域ＬＤＤ１の抵抗を接合領域ＣＮＲ形成前と同じ値にするために必要な不純物濃度Ｎｄをシミュレーションした結果を示している。シミュレーション結果を示す曲線は、Ｎｄ＝ＮＬＤＤ・σＬＤＤ２／σｄ２で示される。このため、Ｎｄが式（１）を満たした場合、接合領域ＣＮＲを形成することによって第１低濃度不純物領域ＬＤＤ１のオン抵抗は低くなる。
【００７１】
なお、図１７において、不純物濃度は、深さ方向の不純物濃度分布をガウス分布で近似したときのピーク濃度であり、不純物領域の深さは、深さ方向の不純物濃度分布をガウス分布で近似したときの分散である。
【００７２】
図１８は、図１６に示した第１トランジスタＴＲ１及びショットキーバリアダイオードＳＢＤを一つの基板ＳＵＢに複数形成した場合のレイアウトを示す断面図である。本図に示す例において、隣り合う第１トランジスタＴＲ１は、第１不純物領域ＳＤ２又は第１不純物領域ＳＤ１を共有している。具体的には、第１の第１トランジスタＴＲ１（図中右側の第１トランジスタＴＲ１）とその隣に位置する第２の第１トランジスタＴＲ１（図中真中の第１トランジスタＴＲ１）は、第１不純物領域ＳＤ２を共有している。そしてその隣の第１トランジスタＴＲ１のペア、すなわち第２の第１トランジスタＴＲ１（図中真中の第１トランジスタＴＲ１）とその隣に位置する第３の第１トランジスタＴＲ１（図中左側の第１トランジスタＴＲ１）は、第１不純物領域ＳＤ１を共有している。このようなレイアウトを繰り返し取ることにより、狭いスペースに複数の第１トランジスタＴＲ１を配置することができる。
【００７３】
なお、図１６に示した半導体装置ＳＣにおいて、接合領域ＣＮＲは第１低濃度不純物領域ＬＤＤ１よりも浅く形成されている。ここで接合領域ＣＮＲの深さの定義、及び第１低濃度不純物領域ＬＤＤ１の深さの定義は、例えば図１７に関する説明で用いた定義と同様である。
【００７４】
本実施形態に係る半導体装置ＳＣの製造方法は、以下の通りである。まず、基板ＳＵＢにゲート絶縁膜及びゲート電極ＧＥ１を形成する。次いで、ゲート電極ＧＥ１をマスクとして基板ＳＵＢに不純物を注入する。これにより、第１低濃度不純物領域ＬＤＤ１が形成される。次いで、基板ＳＵＢ上にマスクパターンを形成し、このマスクパターンをマスクとして基板ＳＵＢに不純物を注入する。これにより、第１不純物領域ＳＤ１及び第１不純物領域ＳＤ２が形成される。その後、このマスクパターンを除去する。次いで、基板ＳＵＢ上に別のマスクパターンを形成し、このマスクパターンをマスクとして基板ＳＵＢに不純物を注入する。これにより、接合領域ＣＮＲが形成される。その後、層間絶縁膜ＩＮＳＬ、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、コンタクトＣＯＮ４、及び配線ＩＮＣ１を形成する。
【００７５】
図１９は、図１６に示した半導体装置ＳＣの第１の変形例を示す断面図である。この変形例において、第１低濃度不純物領域ＬＤＤ１は第１不純物領域ＳＤ１よりも深く形成されている。具体的には、第１低濃度不純物領域ＬＤＤ１の表層の一部に第１不純物領域ＳＤ１が形成されている。
【００７６】
図２０は、図１６に示した半導体装置ＳＣの第２の変形例を示す断面図である。この変形例において、第１不純物領域ＳＤ１は第１低濃度不純物領域ＬＤＤ１よりも深い。そして第１不純物領域ＳＤ１の周囲には低濃度不純物領域ＬＤＥが形成されている。詳細には、基板ＳＵＢのうち第１不純物領域ＳＤ１が形成されている領域には、低濃度不純物領域ＬＤＥが形成されている。低濃度不純物領域ＬＤＥは第１低濃度不純物領域ＬＤＤ１よりも深い。そして第１不純物領域ＳＤ１は、低濃度不純物領域ＬＤＥの内側に形成されている。
【００７７】
以上、本実施形態によれば、第１コンタクトＣＯＮ１は第１低濃度不純物領域ＬＤＤ１のうち接合領域ＣＮＲが形成されている領域に接続している。接合領域ＣＮＲは、第１低濃度不純物領域ＬＤＤ１よりも不純物濃度が高い。このため、接合領域ＣＮＲは第１コンタクトＣＯＮ１がショットキー接続しても空乏化しにくい。従って、第１トランジスタＴＲ１のオン抵抗が高くなることを抑制できる。
【００７８】
（第８の実施形態）
図２１は、第８の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、接合領域ＣＮＲが第１低濃度不純物領域ＬＤＤ１よりも深い点を除いて、第７の実施形態に係る半導体装置ＳＣと同様の構成である。
【００７９】
本実施形態によっても第７の実施形態と同様の効果を得ることができる。また接合領域ＣＮＲを深くすることができるため、第７の実施形態において示した（１）式に示したように、接合領域ＣＮＲの不純物濃度を薄くすることができる。これにより、接合領域ＣＮＲで電界が集中することを抑制できる。
【００８０】
（第９の実施形態）
図２２及び図２３は、第９の実施形態に係る半導体装置ＳＣの製造方法を示す断面図である。まず図２２（ａ）に示すように、基板ＳＵＢに、ゲート絶縁膜、ゲート電極ＧＥ１、第１低濃度不純物領域ＬＤＤ１、第１不純物領域ＳＤ１、第１不純物領域ＳＤ２、及び接合領域ＣＮＲを形成する。なお、これらの構成は、図１６と同様としているが、図１９〜図２１に示した例と同様であっても良い。
【００８１】
次いで図２２（ｂ）に示すように、基板ＳＵＢ上及びゲート電極ＧＥ１上に、層間絶縁膜ＩＮＳＬ１を形成する。
【００８２】
次いで図２３（ａ）に示すように、層間絶縁膜ＩＮＳＬ１に第１コンタクトＣＯＮ１を埋め込むための接続孔を形成する。次いで、この接続孔内及び層間絶縁膜ＩＮＳＬ１上に導電膜を形成する。次いで、この導電膜上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして導電膜をエッチングする。これにより、コンタクトＣＯＮ１及びフィールドプレート電極ＦＰが形成される。フィールドプレート電極ＦＰは層間絶縁膜ＩＮＳＬ１上に位置しており、平面視において第１コンタクトＣＯＮ１上から第１不純物領域ＳＤ１に向けて伸びている。その後、マスクパターンを除去する。
【００８３】
次いで図２３（ｂ）に示すように、層間絶縁膜ＩＮＳＬ１上及びフィールドプレート電極ＦＰ上に、層間絶縁膜ＩＮＳＬ２を形成する。次いで、層間絶縁膜ＩＮＳＬ２に、フィールドプレート電極ＦＰ上に位置する接続孔を形成し、かつ層間絶縁膜ＩＮＳＬ２及び層間絶縁膜ＩＮＳＬ１にコンタクトＣＯＮ４を埋め込むための接続孔を形成する。次いで、これらの接続孔内及び層間絶縁膜ＩＮＳＬ２上に導電膜を形成する。次いで、この導電膜上にマスクパターン（図示せず）を形成し、このマスクパターンをマスクとして導電膜をエッチングする。これにより、コンタクトＣＯＮ４、配線ＩＮＣ１、及びフィールドプレート電極ＦＰに接続するビアが形成される。配線ＩＮＣ１は、コンタクトＣＯＮ４とビアとを接続している。その後、マスクパターンを除去する。
【００８４】
本実施形態によっても、第７の実施形態と同様の効果を得ることができる。またフィールドプレート電極ＦＰが形成されているため、第１低濃度不純物領域ＬＤＤ１のうち平面視でゲート電極ＧＥ１の端部と重なる部分に電界が集中することを抑制できる。
【００８５】
（第１０の実施形態）
図２４〜図２７は、第１０の実施形態に係る半導体装置ＳＣの製造方法を示す断面図である。まず図２４（ａ）に示すように、基板ＳＵＢに、第１低濃度不純物領域ＬＤＤ１、第１不純物領域ＳＤ１、第１不純物領域ＳＤ２、及び接合領域ＣＮＲを形成する。なお、これらの構成は、図１６と同様としているが、図１９〜図２１に示した例と同様であっても良い。
【００８６】
次いで図２４（ｂ）に示すように、基板ＳＵＢ上に層間絶縁膜ＩＮＳＬ１を形成する。
【００８７】
次いで図２５（ａ）に示すように、層間絶縁膜ＩＮＳＬ１に開口を形成する。この開口は、基板ＳＵＢ上のうちゲート電極ＧＥ１が形成されるべき領域に位置している。
【００８８】
次いで図２５（ｂ）に示すように、層間絶縁膜ＩＮＳＬ１の開口内に位置する基板ＳＵＢ上に、ゲート絶縁膜ＧＩＮＳを形成する。本図に示す例では、ゲート絶縁膜ＧＩＮＳは堆積法により形成されている。このため、ゲート絶縁膜ＧＩＮＳは、層間絶縁膜ＩＮＳＬ１上にも形成されている。
【００８９】
次いで図２６（ａ）に示すように、ゲート絶縁膜ＧＩＮＳ上にゲート電極ＧＥ１となる導電膜、例えばポリシリコン膜を形成する。次いで、このポリシリコン膜を選択的に除去する。これにより、ゲート電極ＧＥ１が形成される。この工程において、ゲート電極ＧＥ１は、平面視において、一部が第１不純物領域ＳＤ１に近づく方向に層間絶縁膜ＩＮＳＬ１上を延伸している。この延伸している部分は、ゲートフィールドプレートＧＦＰとなる。
【００９０】
次いで図２６（ｂ）に示すように、ゲート電極ＧＥ１上及びゲート絶縁膜ＧＩＮＳ上に層間絶縁膜ＩＮＳＬ２を形成する。
【００９１】
次いで図２７（ａ）に示すように、層間絶縁膜ＩＮＳＬ２、ゲート絶縁膜ＧＩＮＳ、及び層間絶縁膜ＩＮＳＬ１に第１コンタクトＣＯＮ１を埋め込み、かつ層間絶縁膜ＩＮＳＬ２上にフィールドプレート電極ＦＰを形成する。これらの形成方法は、第９の実施形態において層間絶縁膜ＩＮＳＬ１に第１コンタクトＣＯＮ１を埋め込み、かつ層間絶縁膜ＩＮＳＬ１上にフィールドプレート電極ＦＰを形成する方法と同様である。
【００９２】
次いで図２７（ｂ）に示すように、層間絶縁膜ＩＮＳＬ２上及びフィールドプレート電極ＦＰ上に、層間絶縁膜ＩＮＳＬ３を形成する。次いで、層間絶縁膜ＩＮＳＬ３にフィールドプレート電極ＦＰに接続するビアを埋め込み、層間絶縁膜ＩＮＳＬ３上に配線ＩＮＣ１を形成し、かつ層間絶縁膜ＩＮＳＬ３，ＩＮＳＬ２、ゲート絶縁膜ＧＩＮＳ、及び層間絶縁膜ＩＮＳＬ１にコンタクトＣＯＮ４を埋め込む。これらの形成方法は、第９の実施形態において層間絶縁膜ＩＮＳＬ１，ＩＮＳＬ２にコンタクトＣＯＮ４を埋め込み、層間絶縁膜ＩＮＳＬ２上に配線ＩＮＣ１を形成し、かつ層間絶縁膜ＩＮＳＬ２にビアを埋め込む方法と同様である。
【００９３】
本実施形態によっても、第９の実施形態と同様の効果を得ることができる。また、ゲート電極ＧＥ１にゲートフィールドプレートＧＦＰが形成されているため、第１低濃度不純物領域ＬＤＤ１のうち平面視でゲート電極ＧＥ１の端部と重なる部分に電界が集中することをさらに抑制できる。
【００９４】
（第１１の実施形態）
図２８は、第１１の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、基板ＳＵＢが化合物半導体基板である点を除いて、第７の実施形態に係る半導体装置ＳＣと同様の構成である。
【００９５】
詳細には、基板ＳＵＢは、支持基板ＢＳＥ上に、バッファ層ＢＵＦを介して窒化物半導体層ＣＳＬを成長させたものである。支持基板ＢＳＥは、例えばシリコン基板であり、窒化物半導体層ＣＳＬは、例えばＧａＮ又はＡｌＧａＮである。第１不純物領域ＳＤ１，ＳＤ２、第１低濃度不純物領域ＬＤＤ１、及び接合領域ＣＮＲは、窒化物半導体層ＣＳＬに形成されている。またゲート絶縁膜ＧＩＮＳは窒化物半導体層ＣＳＬ上に堆積法により形成されている。
【００９６】
本実施形態に係る半導体装置ＳＣの製造方法は、第７の実施形態に係る半導体装置ＳＣの製造方法と同様である。
【００９７】
本実施形態によれば、窒化物半導体層ＣＳＬを用いた半導体装置ＳＣにおいても、第７の実施形態と同様の効果を得ることができる。
【００９８】
（第１２の実施形態）
図２９は、第１２の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、以下の点を除いて第１１の実施形態に係る半導体装置ＳＣと同様の構成である。
【００９９】
まず、窒化物半導体層ＣＳＬ（デバイス層）上には電子供給層ＥＰＬが形成されている。電子供給層ＥＰＬは窒化物半導体層ＣＳＬとは格子定数が異なる材料により形成されている。窒化物半導体層ＣＳＬがＧａＮで形成されている場合、電子供給層ＥＰＬは例えばＡｌＧａＮである。そして窒化物半導体層ＣＳＬのうち電子供給層ＥＰＬとの界面には、２次元電子ガス２ＤＥＧが形成される。２次元電子ガス２ＤＥＧは、第１不純物領域ＳＤ１と第１不純物領域ＳＤ２とを接続している。すなわち本実施形態に係る第１トランジスタＴＲ１は、２次元電子ガス２ＤＥＧを電流パスとして用いるものである。このため、第１トランジスタＴＲ１は、ゲート絶縁膜を有していない。
【０１００】
そして接合領域ＣＮＲは、窒化物半導体層ＣＳＬの表層のうちゲート電極ＧＥ１と第１不純物領域ＳＤ１の間に位置する部分に形成されている。なお、本図に示す例では、接合領域ＣＮＲは２次元電子ガス２ＤＥＧが形成される層よりも深くなっている。
【０１０１】
また電子供給層ＥＰＬのうちゲート電極ＧＥ１が形成されている領域は、電子供給層ＥＰＬの他の領域よりも薄くなっている。これにより、第１トランジスタＴＲ１の閾値電圧は高くなる。ただし、電子供給層ＥＰＬのうちゲート電極ＧＥ１が形成されている領域も他の領域と同じ厚さであっても良い。
【０１０２】
本実施形態の構造に、第７の実施形態で示した（１）式を適用する場合、２次元電子ガス２ＤＥＧが第１低濃度不純物領域ＬＤＤ１に対応しているため、２次元電子ガス２ＤＥＧの表面ピーク濃度がＮＬＤＤに相当し、２次元電子ガス２ＤＥＧの深さがσＬＤＤに相当する。
【０１０３】
なお、電子供給層ＥＰＬのうち平面視でゲート電極ＧＥ１と重なる部分を、接合領域ＣＮＲと逆極性にしても良い。このようにしても、第１トランジスタＴＲ１の閾値電圧は高くなる。
【０１０４】
本実施形態によっても第１１の実施形態と同様の効果を得ることができる。
【０１０５】
（第１３の実施形態）
図３０は、第１３の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、以下の点を除いて第１２の実施形態に係る半導体装置ＳＣと同様の構成である。
【０１０６】
まず、電子供給層ＥＰＬは、平面視でゲート電極ＧＥ１と重なる領域には形成されていない、その代わりに、窒化物半導体層ＣＳＬ上のうち平面視でゲート電極ＧＥ１と重なる領域には、層間絶縁膜ＩＮＳＬが形成されている。
【０１０７】
詳細には、電子供給層ＥＰＬは、ゲート電極ＧＥ１が形成されるべき領域に開口を有している。そしてこの開口内に位置する窒化物半導体層ＣＳＬ上及び電子供給層ＥＰＬ上には、ゲート絶縁膜ＧＩＮＳが堆積法により形成されている。このため、本実施形態に係る半導体装置ＳＣは、ノーマリーオフ型になる。
【０１０８】
本実施形態によっても第１２の実施形態と同様の効果を得ることができる。またゲート電極ＧＥ１の下には電子供給層ＥＰＬが形成されていないため、ゲートリーク電流を少なくすることができ、また、第１トランジスタＴＲ１の閾値電圧を高めることができる。
【０１０９】
（第１４の実施形態）
図３１〜図３３は、第１４の実施形態に係る半導体装置ＳＣの製造方法を示す断面図である。まず図３１（ａ）に示すように、基板ＳＵＢを準備する。次いで、基板ＳＵＢの窒化物半導体層ＣＳＬ（デバイス層）上に電子供給層ＥＰＬをエピタキシャル成長させる。これにより、窒化物半導体層ＣＳＬの表層には２次元電子ガス２ＤＥＧが形成される。
【０１１０】
次いで図３１（ｂ）に示すように、窒化物半導体層ＣＳＬ及び電子供給層ＥＰＬに、不純物を注入し、第１不純物領域ＳＤ１及び第１不純物領域ＳＤ２を形成する。さらに電子供給層ＥＰＬに不純物を注入し、接合領域ＣＮＲを形成する。
【０１１１】
次いで図３２（ａ）に示すように、電子供給層ＥＰＬのうちゲート電極ＧＥ１が形成されるべき領域に位置する部分を除去する。これにより、電子供給層ＥＰＬには開口が形成される。この開口の底部には、窒化物半導体層ＣＳＬが露出している。
【０１１２】
次いで図３２（ｂ）に示すように、電子供給層ＥＰＬ上及び電子供給層ＥＰＬの開口内に位置する窒化物半導体層ＣＳＬ上に、ゲート絶縁膜ＧＩＮＳを堆積法により形成する。
【０１１３】
次いで図３３（ａ）に示すように、ゲート絶縁膜ＧＩＮＳ上にゲート電極ＧＥ１となる導電膜を形成し、この導電膜を選択的に除去する。これにより、ゲート絶縁膜ＧＩＮＳのうち電子供給層ＥＰＬの開口内に位置する部分にはゲート電極ＧＥ１が形成される。
【０１１４】
次いで図３３（ｂ）に示すように、ゲート絶縁膜ＧＩＮＳ上及びゲート電極ＧＥ１上に、層間絶縁膜ＩＮＳＬを形成する。次いで、層間絶縁膜ＩＮＳＬに第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及びコンタクトＣＯＮ４を埋め込む。なお、接合領域ＣＮＲは電子供給層ＥＰＬに形成されているため、第２コンタクトＣＯＮ２は電子供給層ＥＰＬを貫通していない。次いで、層間絶縁膜ＩＮＳＬ上に配線ＩＮＣ１を形成する。
【０１１５】
本実施形態によっても、第１３の実施形態と同様の効果を得ることができる。また接合領域ＣＮＲは電子供給層ＥＰＬに形成されているため、接合領域ＣＮＲによって２次元電子ガス２ＤＥＧにおけるキャリア移動度が低下することを抑制できる。
【０１１６】
なお、図４０に示すように、ゲート絶縁膜ＧＩＮＳは、窒化物半導体層ＣＳＬの表層に入り込んでいても良い。この場合、２次元電子ガス２ＤＥＧは、ゲート絶縁膜ＧＩＮＳによって分断される。なお、図４０に示す例では、第１不純物領域ＳＤ２とゲート電極ＧＥ1の間にスペースがあってもよい。この場合、このスペースに位置する窒化物半導体層ＣＳＬの表層にも、２次元電子ガス２ＤＥＧが形成される。
【０１１７】
（第１５の実施形態）
図３４は、第１５の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、ゲート絶縁膜ＧＩＮＳの代わりに電子供給層ＥＰＬを有している点を除いて、第１１の実施形態に係る半導体装置ＳＣと同様の構成である。
【０１１８】
詳細には、電子供給層ＥＰＬは、窒化物半導体層ＣＳＬ上のうち第１不純物領域ＳＤ２と第１低濃度不純物領域ＬＤＤ１の間に位置する領域に形成されている。そしてこの電子供給層ＥＰＬ上にゲート電極ＧＥ１が形成されている。
【０１１９】
本実施形態によっても、第１１の実施形態と同様の効果を得ることができる。またチャネル領域意は２次元電子ガス２ＤＥＧが形成されるため、第１トランジスタＴＲ１のチャネル抵抗を低減させることができる。
【０１２０】
（第１６の実施形態）
図３５は、第１６の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、第１コンタクトＣＯＮ１の先端が第１低濃度不純物領域ＬＤＤ１のうち接合領域ＣＮＲが形成されている領域に入り込んでいる点を除いて、第７の実施形態に係る半導体装置ＳＣと同様の構成である。
【０１２１】
本実施形態によっても、第７の実施形態と同様の効果を得ることができる。また第１コンタクトＣＯＮ１の先端が接合領域ＣＮＲに入り込んでいるため、第１コンタクトＣＯＮ１と接合領域ＣＮＲの接触面積が広くなる。このため、これらの間の接触抵抗を小さくすることができる。
【０１２２】
（第１７の実施形態）
図４１は、第１７の実施形態に係る半導体装置ＳＣの構成を示す断面図である。本実施形態に係る半導体装置ＳＣは、第２接合領域ＣＮＲ２及び第２導電型領域ＤＦ２を有している点を除いて、第７〜第１６の実施形態のいずれかと同様の構成を有している。なお、本図に示す例では、第７の実施形態と同様の場合を図示している。
【０１２３】
第２接合領域ＣＮＲ２は、第２導電型の不純物領域であり、第１低濃度不純物領域ＬＤＤ１に形成されている。第２接合領域ＣＮＲ２は、平面視で接合領域ＣＮＲ（第１接合領域）と、ドレインとなる第１不純物領域ＳＤ１との間に位置している。第２導電型領域ＤＦ２は、第２導電型の不純物領域であり、第１低濃度不純物領域ＬＤＤ１の表層に形成されている。第２導電型領域ＤＦ２は、平面視で第２接合領域ＣＮＲ２とドレインとなる第１不純物領域ＳＤ１の間に位置し、第２接合領域ＣＮＲ２に接続している。このため、配線ＩＮＣ１に印加された電位は、第１コンタクトＣＯＮ１及び第２接合領域ＣＮＲ２を介して第２導電型領域ＤＦ２に伝わる。
【０１２４】
なお、第２接合領域ＣＮＲ２は第２導電型領域ＤＦ２よりも不純物濃度が高いのが好ましい。ただし、第２接合領域ＣＮＲ２は、第２導電型領域ＤＦ２の一部の領域であっても良い。この場合、第２導電型領域ＤＦ２とｃ第２接合領域ＣＮＲ２は一体になっている。そして第２導電型領域ＤＦ２の一部に第１コンタクトＣＯＮ１が接続していることになる。
【０１２５】
本実施形態によっても、第７〜第１６の実施形態のいずれかと同様の効果を得ることができる。また、第１不純物領域ＳＤ１と接合領域ＣＮＲの間には第２導電型領域ＤＦ２が位置している。このため、ドレインとなる第１不純物領域ＳＤ１とゲート電極ＧＥ１の間の耐圧をさらに高くすることができる。特に本実施形態では、第２接合領域ＣＮＲ２には配線ＩＮＣ１を介してソース電位が印加されている。このため、第２導電型領域ＤＦ２の電位はソース電位で安定するため、第１不純物領域ＳＤ１とゲート電極ＧＥ１の間の耐圧をさらに高くすることができる。
【０１２６】
また、第１コンタクトＣＯＮ１を用いて第２導電型領域ＤＦ２へ電位を印加している。このため、第２導電型領域ＤＦ２に固定電位を印加するためのコンタクトを新たに設ける必要がない。従って、半導体装置ＳＣが大型化することを抑制できる。
【０１２７】
（第１８の実施形態）
図３６は、第１８の実施形態に係る半導体装置ＳＣが有する回路の回路図である。本図に示す回路はチャージポンプ回路である。詳細には、２つのショットキーバリアダイオードＳＢＤが互いに同じ方向に直列に接続されている。そして上流側のショットキーバリアダイオードＳＢＤの第２低濃度不純物領域ＡＮＤは、第１トランジスタＴＲ１のゲート電極ＧＥ１及び第２トランジスタＴＲ２のゲート電極ＧＥ２に接続されている。また上流側のショットキーバリアダイオードＳＢＤの第２不純物領域ＣＳは、容量素子ＣＮＤ１を介して第２トランジスタＴＲ２のソース及び第１トランジスタＴＲ１のドレインに接続されている。下流側のショットキーバリアダイオードＳＢＤの第２不純物領域ＣＳは、容量素子ＣＮＤ２を介して接地されている。また第２トランジスタＴＲ２のドレインは電源配線Ｖｃｃに接続されており、第１トランジスタＴＲ１のソースは接地されている。
【０１２８】
本実施形態において、ショットキーバリアダイオードＳＢＤは、第１〜第１７の実施形態のいずれかと同様の構成を有している。このため、本実施形態によっても、第１〜第１７の実施形態のいずれかと同様の効果を得ることができる。
【０１２９】
（第１９の実施形態）
図３７は、第１９の実施形態に係る半導体装置ＳＣが有する回路の回路図である。本図に示す回路は直流・直流変換回路である。詳細には、ショットキーバリアダイオードＳＢＤは、インダクタＩＮＤ１を介して、直流・直流変換回路の入力端子に接続している。そして第１トランジスタＴＲ１の第１不純物領域ＳＤ１はインダクタＩＮＤ１とショットキーバリアダイオードＳＢＤの間に接続されており、第１トランジスタＴＲ１の第１不純物領域ＳＤ２は接地されている。またショットキーバリアダイオードＳＢＤの出力側の端子は、直流・直流変換回路の出力端子に接続している。この出力端子とショットキーバリアダイオードＳＢＤの間は、容量素子ＣＮＤ３を介して設置されている。
【０１３０】
本実施形態において、ショットキーバリアダイオードＳＢＤは、第１〜第１７の実施形態のいずれかと同様の構成を有している。このため、本実施形態によっても、第１〜第１７の実施形態のいずれかと同様の効果を得ることができる。
【０１３１】
（第２０の実施形態）
図３８は、第２０の実施形態に係る半導体装置ＳＣが有する回路の回路図である。本図に示す回路は、直流・交流変換回路としての単層インバータ回路である。この回路は、第１トランジスタＴＲ１及び第２トランジスタＴＲ２を２つずつ有している。そして各第１トランジスタＴＲ１及び第２トランジスタＴＲ２には、ショットキーバリアダイオードＳＢＤが逆方向に並列に接続されている。
【０１３２】
本実施形態において、ショットキーバリアダイオードＳＢＤは、第１〜第１７の実施形態のいずれかと同様の構成を有している。このため、本実施形態によっても、第１〜第１７の実施形態のいずれかと同様の効果を得ることができる。
【０１３３】
（第２１の実施形態）
図３９は、第２１の実施形態に係る半導体装置ＳＣが有する回路の回路図である。本図に示す回路は、スイッチングレギュレータであり、電源に対して第２トランジスタＴＲ２及び第１トランジスタＴＲ１が直列に接続されている。そして第１トランジスタＴＲ１にはショットキーバリアダイオードＳＢＤが逆方向に並列に接続されている。なお、スイッチングレギュレータの出力端子は、インダクタＩＮＤ２を介して第２トランジスタＴＲ２と第１トランジスタＴＲ１の接続部分に接続している。また、スイッチングレギュレータの出力端子と接地端子の間には、容量素子ＣＮＤ４が接続されている。
【０１３４】
本実施形態において、ショットキーバリアダイオードＳＢＤは、第１〜第１７の実施形態のいずれかと同様の構成を有している。このため、本実施形態によっても、第１〜第１７の実施形態のいずれかと同様の効果を得ることができる。
【０１３５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３６】
ＡＮＤ 第２低濃度不純物領域
ＢＭ バリアメタル
ＢＳＥ 支持基板
ＢＵＦ バッファ層
ＣＮＤ１ 容量素子
ＣＮＤ２ 容量素子
ＣＮＤ３ 容量素子
ＣＮＤ４ 容量素子
ＣＮＲ 接合領域（第１接合領域）
ＣＮＲ２ 第２接合領域
ＣＯＮ１ 第１コンタクト
ＣＯＮ２ 第２コンタクト
ＣＯＮ３ コンタクト
ＣＯＮ４ コンタクト
ＣＯＮ５ コンタクト
ＣＯＮ６ コンタクト
ＣＳ 第２不純物領域
ＣＳＬ 窒化物半導体層
ＤＦ２ 第２導電型領域
ＥＰＬ 電子供給層
ＦＰ フィールドプレート電極
ＧＥ１ ゲート電極
ＧＥ２ ゲート電極
ＧＦＰ ゲートフィールドプレート
ＧＩＮＳ ゲート絶縁膜
ＧＲＤ 第２導電型領域
ＩＮＣ 配線
ＩＮＣ１ 配線
ＩＮＤ１ インダクタ
ＩＮＤ２ インダクタ
ＩＮＳＬ 層間絶縁膜
ＩＮＳＬ１ 層間絶縁膜
ＩＮＳＬ２ 層間絶縁膜
ＩＮＳＬ３ 層間絶縁膜
ＬＤＤ１ 第１低濃度不純物領域
ＬＤＤ２ 第１低濃度不純物領域
ＬＤＤ３ 第３低濃度不純物領域
ＬＤＤ４ 第３低濃度不純物領域
ＬＤＥ 低濃度不純物領域
ＲＥＳ１ レジストパターン
ＲＥＳ２ レジストパターン
ＳＢＤ ショットキーバリアダイオード
ＳＢＬ 絶縁膜
ＳＣ 半導体装置
ＳＤ１ 第１不純物領域
ＳＤ２ 第１不純物領域
ＳＤ３ 第３不純物領域
ＳＤ４ 第３不純物領域
ＳＥ１ 不純物領域
ＳＥ２ 不純物領域
ＳＩＬ１ 第１シリサイド層
ＳＩＬ２ 第２シリサイド層
ＳＩＬ３ シリサイド層
ＳＩＬ４ シリサイド層
ＳＩＬ５ シリサイド層
ＳＩＬ６ シリサイド層
ＳＴＩ 素子分離膜
ＳＵＢ 基板
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＷＥＬ ウェル
２ＤＥＧ ２次元電子ガス
Ｖｃｃ 電源配線
【図１】
2014082440.tif 000003
【図２】
2014082440.tif 000004
【図３】
2014082440.tif 000005
【図４】
2014082440.tif 000006
【図５】
2014082440.tif 000007
【図６】
2014082440.tif 000008
【図７】
2014082440.tif 000009
【図８】
2014082440.tif 000010
【図９】
2014082440.tif 000011
【図１０】
2014082440.tif 000012
【図１１】
2014082440.tif 000013
【図１２】
2014082440.tif 000014
【図１３】
2014082440.tif 000015
【図１４】
2014082440.tif 000016
【図１５】
2014082440.tif 000017
【図１６】
2014082440.tif 000018
【図１７】
2014082440.tif 000019
【図１８】
2014082440.tif 000020
【図１９】
2014082440.tif 000021
【図２０】
2014082440.tif 000022
【図２１】
2014082440.tif 000023
【図２２】
2014082440.tif 000024
【図２３】
2014082440.tif 000025
【図２４】
2014082440.tif 000026
【図２５】
2014082440.tif 000027
【図２６】
2014082440.tif 000028
【図２７】
2014082440.tif 000029
【図２８】
2014082440.tif 000030
【図２９】
2014082440.tif 000031
【図３０】
2014082440.tif 000032
【図３１】
2014082440.tif 000033
【図３２】
2014082440.tif 000034
【図３３】
2014082440.tif 000035
【図３４】
2014082440.tif 000036
【図３５】
2014082440.tif 000037
【図３６】
2014082440.tif 000038
【図３７】
2014082440.tif 000039
【図３８】
2014082440.tif 000040
【図３９】
2014082440.tif 000041
【図４０】
2014082440.tif 000042
【図４１】
2014082440.tif 000043