(57)【要約】【課題】半導体素子を有する回路基板とベースとの間において高い位置決め精度を有すると共に小型化された半導体モジュールを提供する。【解決手段】半導体モジュールは、ベースと、複数の回路基板とを備える。複数の回路基板のそれぞれが、支持基板と、支持基板の主面上に設けられると共に支持基板の主面に電気的に接続された半導体素子とを有する。ベース及び／又は支持基板が、支持基板をベースに嵌め合わせるための構造を有する。隣接する支持基板の主面が、支持基板の厚み方向において互いに異なる位置に配置されている。【選択図】図２
2014067900.tif 000002
【特許請求の範囲】
【請求項１】
ベースと、
複数の回路基板と、
を備える半導体モジュールであって、
前記複数の回路基板のそれぞれが、支持基板と、前記支持基板の主面上に設けられると共に前記支持基板の前記主面に電気的に接続された半導体素子とを有し、
前記ベース及び／又は前記支持基板が、前記支持基板を前記ベースに嵌め合わせるための構造を有し、
隣接する前記支持基板の前記主面が、前記支持基板の厚み方向において互いに異なる位置に配置されている、半導体モジュール。
【請求項２】
前記ベースが、前記構造として凹部又は凸部を有する、請求項１に記載の半導体モジュール。
【請求項３】
前記ベースが、隣接する前記複数の回路基板の間に設けられた段差部を有する、請求項１又は２に記載の半導体モジュール。
【請求項４】
隣接する前記複数の回路基板における前記支持基板が、前記支持基板の厚み方向から見て少なくとも部分的に互いに重なり合っている、請求項１〜３のいずれか一項に記載の半導体モジュール。
【請求項５】
前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、
前記絶縁基板の端部が、前記支持基板の厚み方向から見て前記電極パッドから外側に向かって突出している、請求項１〜４のいずれか一項に記載の半導体モジュール。
【請求項６】
前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、
隣接する前記複数の回路基板における前記絶縁基板の厚みが、互いに異なっている、請求項１〜５のいずれか一項に記載の半導体モジュール。
【請求項７】
前記半導体素子がワイドバンドギャップ半導体を含む、請求項１〜６のいずれか一項に記載の半導体モジュール。
【請求項８】
前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮである、請求項７に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
【背景技術】
【０００２】
半導体素子が導体パターンを介して搭載されたセラミックス基板と、当該セラミックス基板が取り付けられた金属ベースとを備える半導体モジュールが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−８５１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の半導体モジュールでは、半田等によりセラミックス基板を金属ベースに取り付ける際に、セラミックス基板が所望の位置からずれてしまうおそれがある。このため、セラミックス基板と金属ベースとの間の位置決め精度を向上させるのは容易でない。
【０００５】
さらに、複数のセラミック基板のそれぞれに、導体パターンを介して半導体素子を搭載する場合、隣接する複数の導体パターン間の絶縁性を高めるために、隣接するセラミック基板間の距離を離す必要がある。その結果、半導体モジュールのサイズが大きくなってしまう。
【０００６】
本発明は、半導体素子を有する回路基板とベースとの間において高い位置決め精度を有すると共に小型化された半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る半導体モジュールは、ベースと、複数の回路基板と、を備える半導体モジュールであって、前記複数の回路基板のそれぞれが、支持基板と、前記支持基板の主面上に設けられると共に前記支持基板の主面に電気的に接続された半導体素子とを有し、前記ベース及び／又は前記支持基板が、前記支持基板を前記ベースに嵌め合わせるための構造を有し、隣接する前記支持基板の前記主面が、前記支持基板の厚み方向において互いに異なる位置に配置されている。
【０００８】
この半導体モジュールでは、支持基板をベースに嵌め合わせることによって、回路基板とベースとの間において高い位置決め精度が得られる。さらに、隣接する支持基板の主面が、支持基板の厚み方向において互いに異なる位置に配置されているので、支持基板の厚み方向から見て隣接する支持基板の位置関係によらず、支持基板の主面間の絶縁性が維持され得る。その結果、半導体モジュールが小型化される。
【０００９】
一実施形態において、前記ベースが、前記構造として凹部又は凸部を有してもよい。
【００１０】
一実施形態において、前記ベースが、隣接する前記複数の回路基板の間に設けられた段差部を有してもよい。この場合、段差部の高さを調整することにより、支持基板の厚み方向における支持基板の主面の位置が容易に調整され得る。
【００１１】
一実施形態において、隣接する前記複数の回路基板における前記支持基板が、前記支持基板の厚み方向から見て少なくとも部分的に互いに重なり合ってもよい。この場合、半導体モジュールが更に小型化される。
【００１２】
一実施形態において、前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、前記絶縁基板の端部が、前記支持基板の厚み方向から見て前記電極パッドから外側に向かって突出してもよい。この場合、電極パッドから外側に突出した絶縁基板の端部によって、隣接する電極パッド間の沿面距離が、絶縁基板の端部の表面の分だけ増大する。また、電極パッドが絶縁基板の主面上に容易に形成され得る。
【００１３】
前記支持基板が、絶縁基板と、前記絶縁基板の主面上に設けられた電極パッドと、を有し、隣接する前記複数の回路基板における前記絶縁基板の厚みが、互いに異なってもよい。この場合、絶縁基板の厚みを調整することにより、支持基板の厚み方向における支持基板の主面の位置が容易に調整され得る。
【００１４】
一実施形態において、前記半導体素子がワイドバンドギャップ半導体を含んでもよい。前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮであってもよい。
【発明の効果】
【００１５】
本発明によれば、半導体素子を有する回路基板とベースとの間において高い位置決め精度を有すると共に小型化された半導体モジュールが提供され得る。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る半導体モジュールを模式的に示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。
【図４】図１の半導体モジュールの等価回路結線図である。
【図５】図１の半導体モジュールの端子の配置を模式的に示す図である。
【図６】図１の半導体モジュールを構成する回路基板を模式的に示す平面図である。
【図７】図６の回路基板の裏面を模式的に示す平面図である。
【図８】図６のＶＩＩＩ−ＶＩＩＩ線に沿った回路基板の断面図である。
【図９】第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。
【図１０】図９のＸ−Ｘ線に沿った構造体の断面図である。
【図１１】図９のＸＩ−ＸＩ線に沿った構造体の断面図である。
【図１２】図９のＸＩＩ−ＸＩＩ線に沿った構造体の断面図である。
【図１３】図９のＸＩＩＩ−ＸＩＩＩ線に沿った構造体の断面図である。
【図１４】第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿った構造体の断面図である。
【図１６】図１４のＸＶＩ−ＸＶＩ線に沿った構造体の断面図である。
【図１７】第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿った構造体の断面図である。
【図１９】図１７のＸＩＸ−ＸＩＸ線に沿った構造体の断面図である。
【図２０】図１７のＸＸ−ＸＸ線に沿った構造体の断面図である。
【図２１】第１実施形態に係る半導体モジュールの蓋を模式的に示す平面図である。
【図２２】第２実施形態に係る半導体モジュールを模式的に示す平面図である。
【図２３】図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿った半導体モジュールの断面図である。
【図２４】図２２のＸＸＩＶ−ＸＸＩＶ線に沿った半導体モジュールの断面図である。
【図２５】第２実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す図である。
【図２６】支持基板をベースに嵌め合わせるための構造の一例を示す図である。
【図２７】第３実施形態に係る半導体モジュールを模式的に示す断面図である。
【図２８】図２７の半導体モジュールを構成する回路基板を模式的に示す平面図である。
【図２９】図２８のＸＸＩＸ−ＸＸＩＸ線に沿った回路基板の断面図である。
【図３０】第４実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３１】第５実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３２】第６実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３３】第７実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３４】第８実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３５】第９実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３６】第１０実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３７】第１１実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３８】第１２実施形態に係る半導体モジュールを模式的に示す断面図である。
【図３９】第１３実施形態に係る半導体モジュールを模式的に示す断面図である。
【図４０】第１４実施形態に係る半導体モジュールを模式的に示す断面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しながら本発明の実施形態が詳細に説明される。図面の説明において、同一又は同等の要素には同一符号が用いられ、重複する説明は省略される。
【００１８】
（第１実施形態）
＜半導体モジュール＞
図１は、第１実施形態に係る半導体モジュールを模式的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。図１において蓋７０は便宜上表示されていない。
【００１９】
図１〜３に示される半導体モジュール１０は、ベース２０と、複数の回路基板３０（本実施形態では例えば６つ）とを備える。複数の回路基板３０は、ベース２０上にアレイ配置され得る。複数の回路基板３０のそれぞれは、支持基板３１と支持基板３１の主面３１ａ上に設けられる半導体素子３２とを有する（図６〜図８参照）。半導体素子３２は、支持基板３１の主面３１ａに電気的に接続される。
【００２０】
ベース２０は、例えばＣｕ、Ａｌ等の金属を含む金属ベースであり得る。ベース２０は、放熱板として機能し得る。ベース２０は、支持基板３１をベース２０に嵌め合わせるための構造として溝２２を有してもよい。溝２２は、ベース２０の互いに対向する端部１２０からベース２０の中央部２２０に向けて形成され得る。溝２２は凹部であってもよい。
【００２１】
ベース２０は、隣接する回路基板３０の間に設けられた段差部２１を有してもよい。これにより、隣接する支持基板３１の主面３１ａは、支持基板３１の厚み方向において互いに異なる位置に配置される（図２参照）。段差部２１は、支持基板３１が嵌め合わされる凹部（例えば溝）により形成されてもよい。この場合、段差部２１を形成する凹部が、支持基板３１をベース２０に嵌め合わせるための構造として機能し得るので、溝２２が不要になる。
【００２２】
隣接する回路基板３０における支持基板３１は、支持基板３１の厚み方向から見て少なくとも部分的に互いに重なり合ってもよい。
【００２３】
支持基板３１は、絶縁基板３３と、絶縁基板３３の主面３３ａ上に設けられた電極パッド３６ａ，３６ｂ，３６ｃと、絶縁基板３３の主面３３ａとは反対側の面３３ｂ上に設けられた金属層３４とを備え得る。絶縁基板３３は例えばＡｌＮ、Ａｌ２Ｏ３等のセラミックスを含む。電極パッド３６ａ，３６ｂ，３６ｃは金属パターンであってもよい。電極パッド３６ａ，３６ｂ，３６ｃ及び金属層３４は、例えばＣｕを含む。金属層３４の厚みは、段差部２１の高さと略同じであってもよい。金属層３４上には、ベース２０の溝２２に嵌め合わされる凸部３５が形成され得る。凸部３５は、一方向に延在し得る。凸部３５は、例えばＣｕ等の金属を含む。凸部３５の延在方向に垂直な断面形状は例えば矩形である。溝２２が不要の場合、凸部３５も不要になる。
【００２４】
絶縁基板３３の端部３３ｅは、隣接する支持基板３１間において、支持基板３１の厚み方向から見て電極パッド３６ａ，３６ｂ，３６ｃから外側に向かって突出してもよい。絶縁基板３３は、支持基板３１の厚み方向から見て電極パッド３６ａ，３６ｂ，３６ｃの外周から外側に広がってもよい。隣接する支持基板３１における絶縁基板３３の端部３３ｅは、互いに近づくように突出してもよい。
【００２５】
半導体素子３２は、例えば半導体チップである。半導体素子３２は、ワイドバンドギャップ半導体を含む。この場合、シリコンに比べて半導体素子３２の発生する熱量は大きくなるが、ベース２０により放熱が適切に行われる。ワイドバンドギャップ半導体としては、例えばＳｉＣ又はＧａＮ等の化合物半導体が挙げられる。このような場合、半導体素子３２はパワー半導体素子として機能し得る。
【００２６】
半導体素子３２は、トランジスタ３２ａ及びダイオード３２ｂを備え得る。トランジスタ３２ａとしては、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等が挙げられる。トランジスタ３２ａは、半田３７ａを介して電極パッド３６ｃに電気的に接続されている。ダイオード３２ｂは、半田３７ｂを介して電極パッド３６ｃに電気的に接続されている。トランジスタ３２ａのゲートは、ワイヤ３８ａを介して電極パッド３６ａに電気的に接続されている。トランジスタ３２ａのソースは、ワイヤ３８ｂを介して電極パッド３６ｂに電気的に接続されている。ダイオード３２ｂは、ワイヤ３８ｃを介して電極パッド３６ｂに電気的に接続されている。
【００２７】
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体４０を備えてもよい。絶縁支持体４０は、ベース２０の中央部２２０に取り付けられる。絶縁支持体４０は、回路基板３０の端部１３０（第１の端部）を把持する把持部４２を有する。絶縁支持体４０は、半導体素子３２と電気的に接続される端子８０〜９１を支持する。端子８０〜９１は、ベース２０上の回路基板３０の端部１３０に向けて絶縁支持体４０から突出している。
【００２８】
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体５０ａ，５０ｂを備えてもよい。絶縁支持体５０ａ，５０ｂは、ベース２０の互いに対向する端部１２０にそれぞれ取り付けられる。絶縁支持体５０ａ，５０ｂのそれぞれは、ベース２０の端部１２０を把持する把持部５２と、回路基板３０の端部２３０（第２の端部）を把持する把持部５４とを有する。回路基板３０の端部２３０は、溝２２の延在方向に沿って端部１３０と反対側に位置する。絶縁支持体５０ａは、半導体素子３２と電気的に接続される端子９２〜９５を支持する。端子９２〜９５は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ａから突出している。絶縁支持体５０ｂは、半導体素子３２と電気的に接続される端子９６〜１０２を支持する。端子９６〜１０２は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ｂから突出している。
【００２９】
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体６０を備えてもよい。絶縁支持体６０は、絶縁支持体４０，５０ａ，５０ｂを挟むように、ベース２０の互いに対向する側部３２０にそれぞれ取り付けられる。絶縁支持体６０は、ベース２０の互いに対向する側部３２０を把持する把持部６２と、回路基板３０の側部３３０を把持する把持部６４とを有する。絶縁支持体６０は、端子を支持していない。
【００３０】
絶縁支持体４０，５０ａ，５０ｂ，６０は例えば樹脂を含む。端子８０〜１０２は例えば金属ワイヤである。端子８０〜１０２は、半導体素子３２に直接接触（例えばスプリングコンタクト）してもよいし、ワイヤボンディング等により半導体素子３２に接続されてもよい。
【００３１】
端子８０は、第１の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８１は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８２は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第２の半導体素子３２の電極パッド３６ｃに接続される。端子８３は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
【００３２】
端子８４は、第３の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８５は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８６は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第４の半導体素子３２の電極パッド３６ｃに接続される。端子８７は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
【００３３】
端子８８は、第５の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８９は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子９０は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第６の半導体素子３２の電極パッド３６ｃに接続される。端子９１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
【００３４】
端子９２は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。端子９３は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第３の半導体素子３２の電極パッド３６ｃに接続される。端子９４は、第３の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第５の半導体素子３２の電極パッド３６ｃに接続される。端子９５は、第５の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。
【００３５】
端子９６は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９７は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９８は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第４の半導体素子３２の電極パッド３６ｂに接続される。端子９９は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１００は、第４の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第６の半導体素子３２の電極パッド３６ｂに接続される。端子１０１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１０２は、第６の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。
【００３６】
半導体モジュール１０は、絶縁支持体４０，５０ａ，５０ｂ，６０上に配置されると共にベース２０に対向配置される蓋７０を更に備えてもよい。蓋７０には、端子８０，８１，８３，８４，８５，８７，８８，８９，９１，９２，９５，９６，９７，９９，１０１，１０２通る貫通孔が形成され得る。蓋７０は例えば樹脂を含む。
【００３７】
図４は、図１の半導体モジュールの等価回路結線図である。図５は、図１の半導体モジュールの端子の配置を模式的に示す図である。図４及び図５に示されるように、半導体モジュール１０は、Ｕ相、Ｖ相及びＷ相を有する３相インバータ用モジュールとして機能し得る。各回路基板３０において、トランジスタ３２ａはダイオード３２ｂと逆並列接続されている。
【００３８】
半導体モジュール１０では、支持基板３１をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度が得られる。さらに、隣接する支持基板３１の主面３１ａが、支持基板３１の厚み方向において互いに異なる位置に配置されているので、支持基板３１の厚み方向から見て隣接する支持基板３１の位置関係によらず、支持基板３１の主面３１ａ間の絶縁性が維持され得る。その結果、耐圧特性を維持しながら半導体モジュール１０が小型化される。
【００３９】
半導体素子を支持基板に搭載する際に、実装（ダイシング、ダイボンディング、ワイヤボンディング等）によるストレスによって不良品の半導体素子が発生する可能性がある。半導体素子を直接検査することは困難であるため、通常、支持基板に搭載した後に半導体素子を検査する。ここで、複数の半導体素子が単一の支持基板によって支持されていると、検査により１つでも不良品の半導体素子が見つかると、支持基板によって支持された全ての半導体素子が無駄になってしまう。一方、半導体モジュール１０では、個々の回路基板３０を検査して良品の回路基板３０を選別し、選別された良品の回路基板３０を選択的にベース２０に嵌め合わせることができる。このため、複数の半導体素子が単一の支持基板によって支持される場合に比べて、半導体モジュール１０の製造歩留まりを向上させることができる。
【００４０】
また、複数の半導体素子が単一の支持基板によって支持される場合、不良品の半導体素子が見つかった場合に備えて、良品の半導体素子を新たに搭載するためのスペースを支持基板に設けることがある。この場合、支持基板のサイズは大きくなる。一方、半導体モジュール１０では、複数の回路基板３０のそれぞれが支持基板３１と半導体素子３２とを有している。そのため、良品の半導体素子を新たに搭載するためのスペースが必要ないので、半導体モジュール１０を小型化できる。さらに、半導体モジュール１０では、複数の半導体素子が単一の支持基板によって支持される場合に比べて、個々の回路基板３０のサイズを小さくすることができるので、回路基板３０が応力によって撓むことを抑制できる。
【００４１】
半導体モジュール１０が、端子８０〜９１を支持する絶縁支持体４０を備える場合、端子８０〜９１と絶縁支持体４０とが一体化しているので、半導体モジュール１０の組み立てが容易になる。
【００４２】
半導体モジュール１０が、溝２２を有するベース２０を備える場合、溝２２に沿って回路基板３０をスライドさせてベース２０に嵌め合わせることができるので、半導体モジュール１０の組み立てが容易になる。
【００４３】
ベース２０が段差部２１を有する場合、段差部２１の高さを調整することにより、支持基板３１の厚み方向における支持基板３１の主面３１ａの位置が容易に調整され得る。段差部２１が溝により形成されている場合、段差部２１を形成する溝に沿って回路基板３０をスライドさせてベース２０に嵌め合わせることができる。
【００４４】
隣接する回路基板３０における支持基板３１が、支持基板３１の厚み方向から見て少なくとも部分的に互いに重なり合っている場合、半導体モジュール１０が更に小型化される。
【００４５】
絶縁基板３３の端部３３ｅが、支持基板３１の厚み方向から見て電極パッド３６ａから外側に向かって突出している場合、電極パッド３６ａから外側に突出した絶縁基板３３の端部３３ｅによって、隣接する電極パッド３６ａ，３６ｂ間の沿面距離が、絶縁基板３３の端部３３ｅの表面の分だけ増大する（図２参照）。また、電極パッド３６ａが絶縁基板３３の主面３３ａ上に容易に形成され得る。
【００４６】
＜半導体モジュールの製造方法＞
図６〜図２１を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図１〜３に示される半導体モジュール１０の製造方法について説明する。半導体モジュール１０は例えば以下のようにして製造される。
【００４７】
（回路基板の準備工程）
まず、図６〜図８に示されるように、回路基板３０を準備する。回路基板３０の凸部３５は、例えば以下にようにして形成される。まず、絶縁基板３３の主面とは反対側の面に設けられた金属層３４上に金属膜を形成する。次に、フォトリソグラフィー法を用いて当該金属膜をエッチングすることによって凸部３５を形成する。
【００４８】
回路基板３０は、必要に応じて電気試験等によって検査され得る。検査により、良品の回路基板３０が選別される。
【００４９】
（第１の絶縁支持体の取り付け工程）
次に、図９〜図１３に示されるように、ベース２０に絶縁支持体４０を取り付ける。絶縁支持体４０は、ベース２０の溝２２に端子８０〜９１が対向配置されるように取り付けられ得る。絶縁支持体４０は、樹脂中に端子８０〜９１を圧入し、樹脂を成型することにより形成される。また、ベース２０に絶縁支持体６０を取り付けてもよい。ベース２０の溝２２及び段差部２１は、フォトリソグラフィー法を用いてベースをエッチングすることによって形成され得る。
【００５０】
（回路基板の嵌め合わせ工程）
次に、図１４〜図１６に示されるように、回路基板３０をベース２０に嵌め合わせる。回路基板３０の凸部３５が、ベース２０の溝２２に嵌め合わされ得る。例えば、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。これにより、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子８０〜９１と接触して電気的に接続され得る。段差部２１を形成する溝に沿って回路基板３０をスライドさせてもよい。
【００５１】
（第２の絶縁支持体の取り付け工程）
次に、図１７〜図２０に示されるように、ベース２０に絶縁支持体５０ａ，５０ｂを取り付ける。絶縁支持体５０ａ，５０ｂは、樹脂中に端子９２〜１０２を圧入し、樹脂を成型することにより形成される。これにより、回路基板３０の端部２３０がベース２０に固定され得る。また、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子９２〜１０２と接触して電気的に接続され得る。
【００５２】
（蓋の貼り付け工程）
次に、図２１に示されるように、蓋７０を絶縁支持体４０，５０ａ，５０ｂ，６０に貼り付ける。蓋７０によって、ベース２０及び絶縁支持体４０，５０ａ，５０ｂ，６０によって囲まれた空間が封止される。
【００５３】
なお、上記各工程の順序を入れ替えてもよいし、複数の工程を同時に行ってもよい。例えば、第１の絶縁支持体の取り付け工程の前に回路基板の嵌め合わせ工程を行ってもよい。また、第１の絶縁支持体の取り付け工程の後に回路基板の準備工程を行ってもよい。また、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とを同時に行ってもよい。
【００５４】
上記半導体モジュールの製造方法では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度を有する半導体モジュール１０が得られる。さらに、隣接する支持基板３１の主面３１ａが、支持基板３１の厚み方向において互いに異なる位置に配置されているので、支持基板３１の厚み方向から見て隣接する支持基板３１の位置関係によらず、支持基板３１の主面３１ａ間の絶縁性が維持され得る。その結果、耐圧特性を維持しながら半導体モジュール１０が小型化される。
【００５５】
（第２実施形態）
図２２は、第２実施形態に係る半導体モジュールを模式的に示す平面図である。図２３は、図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿った半導体モジュールの断面図である。図２４は、図２２のＸＸＩＶ−ＸＸＩＶ線に沿った半導体モジュールの断面図である。図２２において蓋７０は便宜上表示されていない。
【００５６】
図２２〜２４に示される半導体モジュール１０ｂは、絶縁支持体５０ａ，５０ｂに代えて絶縁支持体１５０ａ，１５０ｂを備え、ベース２０に代えてベース２０ａを備え、固定部材としてのねじ２００を更に備えること以外は半導体モジュール１０と同じ構成を備える。
【００５７】
ベース２０ａは、ねじ孔２４を更に備えること以外はベース２０と同じ構成を備える。絶縁支持体１５０ａ，１５０ｂは、把持部５２を備えておらず、ねじ２００が貫通していること以外は絶縁支持体５０ａ，５０ｂと同じ構成を備える。
【００５８】
ねじ２００は、回路基板３０をベース２０ａに固定する。ねじ２００は、絶縁支持体１５０ａ，１５０ｂを介して、回路基板３０の端部２３０をベース２０ａに固定する。ねじ２００は、ベース２０のコーナーにおいて、絶縁支持体１５０ａ，１５０ｂを通ってベース２０ａのねじ孔２４に取り付けられている。
【００５９】
半導体モジュール１０ｂでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｂは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。本実施形態では、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とが同時に行われる。
【００６０】
まず、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。その後、図２５に示されるように、絶縁支持体１５０ａ，１５０ｂを圧力Ｐによってベース２０ａに押圧し、ねじ２００をねじ孔２４に取り付けることによって、回路基板３０の端部２３０をベース２０ａに固定する。これにより、端子８０〜９１を半導体素子３２と電気的に接続すると共に、回路基板３０をベース２０ａの溝２２に嵌め合わせる。
【００６１】
半導体モジュール１０ｂの製造方法では、回路基板３０の端部１３０を端子８０〜９１とベース２０ａとの間に挿入する際に、図２５に示されるように、端子８０〜９１が端部１３０を押圧することによって回路基板３０の端部２３０が浮き上がってしまっても、ねじ２００によって回路基板３０をベース２０ａの溝２２に嵌め合わせることができる。
【００６２】
溝２２は、図２６に示されるように、溝２２の延在方向に沿って深くなってもよい。溝２２は、溝２２の全体又は一部において、溝２２の延在方向に沿って徐々に深くなってもよいし、溝２２の延在方向に沿って階段状に深くなってもよい。溝２２は、端子８０〜９１に向かって深くなっている。この場合、端子８０〜９１と溝２２の底との間のスペースを広く維持することができるので、回路基板３０の端部１３０を斜めに挿入することができる。その結果、半導体モジュール１０ｂの組み立てが容易になる。また、ねじ２００によってベース２０ａに回路基板３０の端部２３０を固定する際に、てこの原理によって端子８０〜９１と半導体素子３２との間の電気的接続がより確実に得られる。
【００６３】
なお、固定部材として、ねじ２００に代えて例えば接着剤を用いてもよい。
【００６４】
（第３実施形態）
図２７は、第３実施形態に係る半導体モジュールを模式的に示す断面図である。図２７に示される半導体モジュール１０ｃは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｃは、回路基板３０ｂ及びベース２０ｂを備える。
【００６５】
回路基板３０ｂは、凹部３５ａ及び凸部３５を備えること以外は回路基板３０と同じ構成を備える（図２８〜図２９参照）。凹部３５ａ及び凸部３５は、回路基板３０ｂの主面の中心（例えば重心）を通ると共に主面に垂直な軸線Ａの両側に配置されている。支持基板３１をベース２０ｂに嵌め合わせるための構造は、軸線Ａに対して非対称に形成されている。凹部３５ａは金属層３４をエッチングすることにより形成され得る。ベース２０ｂは、凸部３５に嵌め合わされる溝２２に加えて、凹部３５ａに嵌め合わされる凸部２２ａを有する。凸部２２ａは、ベースをエッチングすることにより形成され得る。
【００６６】
半導体モジュール１０ｃでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｃは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。さらに、半導体モジュール１０ｃでは、ベース２０ｂに対する回路基板３０ｂの向きが１つに決まるので、間違った向きで回路基板３０ｂをベース２０ｂに嵌め合わせることを抑制できる。その結果、半導体モジュール１０ｃの組み立てが容易になる。
【００６７】
（第４実施形態）
図３０は、第４実施形態に係る半導体モジュールを模式的に示す断面図である。図３０に示される半導体モジュール１０ｄは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｄは、回路基板３０ｃ及びベース２０ｃを備える。回路基板３０ｃは、金属層３４に形成された凹部３５ａを備える。ベース２０ｃは、凹部３５ａに対応する凸部２２ａを備える。
【００６８】
（第５実施形態）
図３１は、第５実施形態に係る半導体モジュールを模式的に示す断面図である。図３１に示される半導体モジュール１０ｅは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｅは、回路基板３０ｄ及びベース２０ｄを備える。回路基板３０ｄは、凸部３５及び凹部３５ａを備えていない。ベース２０ｄは、支持基板３１全体に対応する溝２２を備える。
【００６９】
（第６実施形態）
図３２は、第６実施形態に係る半導体モジュールを模式的に示す断面図である。図３２に示される半導体モジュール１０ｆは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｆは、回路基板３０ｅ及びベース２０ｅを備える。回路基板３０ｅでは、凸部３５の延在方向に垂直な断面形状が三角形になっている。このため、ベース２０ｅでは、溝２２の延在方向に垂直な断面形状も三角形になっている。
【００７０】
（第７実施形態）
図３３は、第７実施形態に係る半導体モジュールを模式的に示す断面図である。図３３に示される半導体モジュール１０ｇは、支持基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｇは、回路基板３０ｆ及びベース２０ｆを備える。回路基板３０ｆでは、凸部３５の延在方向に垂直な断面形状が半円になっている。このため、ベース２０ｆでは、溝２２の延在方向に垂直な断面形状も半円になっている。
【００７１】
（第８実施形態）
図３４は、第８実施形態に係る半導体モジュールを模式的に示す断面図である。図３４に示される半導体モジュール１０ｈは、凸部により形成された段差部２１を有するベース２０ｈを備えること以外は半導体モジュール１０と同じ構成を備える。
【００７２】
（第９実施形態）
図３５は、第９実施形態に係る半導体モジュールを模式的に示す断面図である。図３５に示される半導体モジュール１０ｉは、多段により形成された段差部２１を有するベース２０ｉを備えること以外は半導体モジュール１０と同じ構成を備える。
【００７３】
（第１０実施形態）
図３６は、第１０実施形態に係る半導体モジュールを模式的に示す断面図である。図３６に示される半導体モジュール１０ｊは、段差部２１の高さが異なるベース２０ｊを備えること以外は半導体モジュール１０と同じ構成を備える。ベース２０ｊでは、段差部２１の高さが支持基板３１の厚み以上である。半導体モジュール１０ｊでは、隣接する回路基板３０における支持基板３１が、支持基板３１の厚み方向から見て互いに重なり合っていない。
【００７４】
（第１１実施形態）
図３７は、第１１実施形態に係る半導体モジュールを模式的に示す断面図である。図３７に示される半導体モジュール１０ｋは、段差部２１の高さが異なり、段差部２１に庇部２１ａが形成されたベース２０ｋを備えること以外は半導体モジュール１０と同じ構成を備える。ベース２０ｋでは、段差部２１の高さが支持基板３１の厚み以上である。回路基板３０の端部は庇部２１ａ上に配置されている。隣接する回路基板３０における支持基板３１は、支持基板３１の厚み方向から見て互いに重なり合っている。
【００７５】
（第１２実施形態）
図３８は、第１２実施形態に係る半導体モジュールを模式的に示す断面図である。図３８に示される半導体モジュール１０ｌは、段差部２１の高さが異なり、段差部２１に庇部２１ａが形成されたベース２０ｌを備えること以外は半導体モジュール１０ｈと同じ構成を備える。ベース２０ｌでは、段差部２１の高さが支持基板３１の厚み以上である。回路基板３０の端部は庇部２１ａ上に配置されている。隣接する回路基板３０における支持基板３１は、支持基板３１の厚み方向から見て互いに重なり合っている。
【００７６】
（第１３実施形態）
図３９は、第１３実施形態に係る半導体モジュールを模式的に示す断面図である。図３９に示される半導体モジュール１０ｍは、段差部２１を有していないベース２０ｍを備え、隣接する回路基板３０における絶縁基板３３の厚みが互いに異なっていること以外は半導体モジュール１０と同じ構成を備える。この場合、絶縁基板３３の厚みを調整することにより、支持基板３１の厚み方向における支持基板３１の主面３１ａの位置が容易に調整され得る。
【００７７】
（第１４実施形態）
図４０は、第１４実施形態に係る半導体モジュールを模式的に示す断面図である。図４０に示される半導体モジュール１０ｎは、絶縁基板３３の端部３３ｅが、支持基板３１の厚み方向から見て電極パッド３６ａから外側に向かって突出していないこと以外は半導体モジュール１０と同じ構成を備える。
【００７８】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記各実施形態に限定されない。第１〜第１４実施形態に係る半導体モジュールの各構成は、互いに組み合わされてもよい。半導体モジュール１０ｄ〜ｎでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｄ〜ｎは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。ベースが凹部を有し、支持基板が凹部に対応する凸部を有してもよい。ベースが凸部を有し、支持基板が凸部に対応する凹部を有してもよい。ベースが凹部を有し、支持基板が凹部にそのまま嵌め合わされてもよい。支持基板をベースに嵌め合わせるための構造は、任意の形状を有する凹部、溝、凸部、レール等であってもよい。
【符号の説明】
【００７９】
１０，１０ｂ、１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１０ｉ，１０ｊ，１０ｋ，１０ｌ，１０ｍ，１０ｎ…半導体モジュール、２０，２０ａ、２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ，２０ｈ、２０ｉ，２０ｊ，２０ｋ，２０ｌ，２０ｍ…ベース、２１…段差部、２２…溝（支持基板をベースに嵌め合わせるための構造）、３０，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ…回路基板、３１，１３１…支持基板、３１ａ…支持基板の主面、３２，１３２…半導体素子、３３…絶縁基板、３３ａ…絶縁基板の主面、３３ｅ…絶縁基板の端部、３６ａ，３６ｂ，３６ｃ…電極パッド、４０…絶縁支持体、８０〜９１…端子、１３０…回路基板の第１の端部、２００…ねじ（固定部材）、２３０…回路基板の第２の端部、Ａ…軸線。
【図１】
2014067900.tif 000003
【図２】
2014067900.tif 000004
【図３】
2014067900.tif 000005
【図４】
2014067900.tif 000006
【図５】
2014067900.tif 000007
【図６】
2014067900.tif 000008
【図７】
2014067900.tif 000009
【図８】
2014067900.tif 000010
【図９】
2014067900.tif 000011
【図１０】
2014067900.tif 000012
【図１１】
2014067900.tif 000013
【図１２】
2014067900.tif 000014
【図１３】
2014067900.tif 000015
【図１４】
2014067900.tif 000016
【図１５】
2014067900.tif 000017
【図１６】
2014067900.tif 000018
【図１７】
2014067900.tif 000019
【図１８】
2014067900.tif 000020
【図１９】
2014067900.tif 000021
【図２０】
2014067900.tif 000022
【図２１】
2014067900.tif 000023
【図２２】
2014067900.tif 000024
【図２３】
2014067900.tif 000025
【図２４】
2014067900.tif 000026
【図２５】
2014067900.tif 000027
【図２６】
2014067900.tif 000028
【図２７】
2014067900.tif 000029
【図２８】
2014067900.tif 000030
【図２９】
2014067900.tif 000031
【図３０】
2014067900.tif 000032
【図３１】
2014067900.tif 000033
【図３２】
2014067900.tif 000034
【図３３】
2014067900.tif 000035
【図３４】
2014067900.tif 000036
【図３５】
2014067900.tif 000037
【図３６】
2014067900.tif 000038
【図３７】
2014067900.tif 000039
【図３８】
2014067900.tif 000040
【図３９】
2014067900.tif 000041
【図４０】
2014067900.tif 000042