(57)【要約】【課題】  通信エラーがあってもスループットの点で有利な描画装置を提供すること。【解決手段】  複数の荷電粒子線で基板に描画を行う描画装置は、該複数の荷電粒子線をそれぞれブランキングするためのブランキング偏向器（２）と、該ブランキング偏向器を制御するためのブランキング信号と、該ブランキング信号に対する誤り検出信号とを生成する生成部（１）と、該生成部と該ブランキング偏向器との間で信号を伝送する複数の伝送路（１１−１４）と、を有する。該複数の伝送路は、該ブランキング信号を伝送するための第１伝送路（１１）と、該誤り検出信号を伝送するための第２伝送路（１２）とを含む。該生成部は、該ブランキング信号および該誤り検出信号を、それぞれ該第１伝送路および該第２伝送路を介して、該ブランキング偏向器に対して並列に送信する。【選択図】  図３
2014039011.tif 000002
【特許請求の範囲】
【請求項１】
複数の荷電粒子線で基板に描画を行う描画装置であって、
前記複数の荷電粒子線をそれぞれブランキングするためのブランキング偏向器と、
前記ブランキング偏向器を制御するためのブランキング信号と、前記ブランキング信号に対する誤り検出信号とを生成する生成部と、
前記生成部と前記ブランキング偏向器との間で信号を伝送する複数の伝送路と、を有し、
前記複数の伝送路は、前記ブランキング信号を伝送するための第１伝送路と、前記誤り検出信号を伝送するための第２伝送路とを含み、
前記生成部は、前記ブランキング信号および前記誤り検出信号を、それぞれ前記第１伝送路および前記第２伝送路を介して、前記ブランキング偏向器に対して並列に送信する、ことを特徴とする描画装置。
【請求項２】
前記第１伝送路は、前記生成部から前記ブランキング偏向器へ前記ブランキング信号を並列に送信するための複数のブランキング信号伝送路を有し、
前記生成部は、前記複数のブランキング信号伝送路にそれぞれ送信する複数のブランキング信号にそれぞれ対応する前記誤り検出信号を、前記第２伝送路を介して送信する、ことを特徴とする請求項１に記載の描画装置。
【請求項３】
前記生成部は、前記ブランキング信号および前記誤り検出信号を互いに同期させて送信する、ことを特徴とする請求項１または請求項２に記載の描画装置。
【請求項４】
前記第２伝送路は、前記誤り検出信号の伝送に専用の伝送路である、ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の描画装置。
【請求項５】
前記ブランキング偏向器は、前記ブランキング信号および前記誤り検出信号に基づいて、前記ブランキング信号に対する誤り検出を行い、当該誤り検出により誤りが検出された場合、誤り通知信号を前記生成部に送信し、
前記生成部は、前記誤り通知信号に基づき、前記ブランキング信号の再送を行う、ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の描画装置。
【請求項６】
前記生成部は、前記第２伝送路を介して前記ブランキング信号の再送を行う、ことを特徴とする請求項５に記載の描画装置。
【請求項７】
前記生成部は、前記第２伝送路を介して、前記誤り検出信号と前記再送に係る前記ブランキング信号とを含むパケットを送信する、ことを特徴とする請求項６に記載の描画装置。
【請求項８】
請求項１ないし請求項７のいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
前記工程で描画を行われた前記基板を現像する工程と、
を有することを特徴とする物品の製造方法。
【請求項９】
送信すべき第１信号に対する誤り検出のための第２信号を生成する生成手段を有し、
前記第１信号および前記第２信号を、それぞれ第１伝送路および第２伝送路を介して、受信装置に対して並列に送信する、ことを特徴とする送信装置。
【請求項１０】
第１伝送路および第２伝送路を介して、それぞれ、第１信号および第２信号を受信する受信手段と、
前記第１信号と、前記第２信号に含まれる前記第１信号に対する誤り検出のための信号とに基づいて、前記受信手段により受信された信号に対する誤り検出を行う検出手段と、を有することを特徴とする受信装置。
【請求項１１】
複数の荷電粒子線で基板に描画を行う描画装置であって、
前記複数の荷電粒子線をそれぞれブランキングするためのブランカーアレイと、
前記ブランカーアレイを制御するためのブランキング信号と、前記ブランキング信号に対する誤り検出信号とを生成する生成部と、
前記生成部と前記ブランカーアレイとの間で信号を伝送する複数の伝送路と、を有し、
前記複数の伝送路は、前記ブランキング信号を伝送するための第１伝送路と、前記誤り検出信号を伝送するための第２伝送路とを含み、
前記生成部は、ブランキング信号およびそれに対応する誤り検出信号を、それぞれ前記第１伝送路および前記第２伝送路を介して、前記ブランカーアレイに対して並列に送信する、ことを特徴とする描画装置。
【請求項１２】
前記複数の伝送路は、前記ブランキング信号を伝送するための複数の第１伝送路と、前記誤り検出信号を伝送するための第２伝送路とを含み、
前記生成部は、複数のブランキング信号およびそれに対応する誤り検出信号を、それぞれ前記複数の第１伝送路および前記第２伝送路を介して、前記ブランカーアレイに対して並列に送信する、ことを特徴とする請求項１１に記載の描画装置。
【請求項１３】
前記生成部は、ブランキング信号およびそれに対応する誤り検出信号を互いに同期させて送信する、ことを特徴とする請求項１１または請求項１２に記載の描画装置。
【請求項１４】
前記第２伝送路は、前記誤り検出信号の伝送に専用の伝送路である、ことを特徴とする請求項１１ないし請求項１３のいずれか１項に記載の描画装置。
【請求項１５】
前記ブランカーアレイは、ブランキング信号およびそれに対応する誤り検出信号に基づいて、当該ブランキング信号に対する誤り検出を行い、当該誤り検出により誤りが検出された場合、誤り通知信号を前記生成部に送信し、
前記生成部は、前記誤り通知信号に基づき、ブランキング信号の再送を行う、ことを特徴とする請求項１１ないし請求項１４のいずれか１項に記載の描画装置。
【請求項１６】
前記生成部は、前記第２伝送路を介してブランキング信号の再送を行う、ことを特徴とする請求項１５に記載の描画装置。
【請求項１７】
前記生成部は、前記第２伝送路を介して、前記誤り検出信号と前記再送に係るブランキング信号とを含むパケットを送信する、ことを特徴とする請求項１６に記載の描画装置。
【請求項１８】
請求項１１ないし請求項１７のいずれか１項に記載の描画装置を用いて基板に描画を行う工程と、
前記工程で描画を行われた前記基板を現像する工程と、
を有することを特徴とする物品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子線で基板に描画を行う描画装置に関する。
【背景技術】
【０００２】
複数の電子線で基板に描画を行う描画装置が知られている。当該描画装置は、複数の電子線を個別にブランキングする。このため、電子線の本数やブランキング周波数の増加に伴い、ブランキング信号の伝送レートを増加させる必要がある。例えば、ハーフピッチ３２ｎｍの描画対象パターンに関して１時間当たり１０枚以上のウエハに描画を行うためには、ブランキング信号の伝送レートが数Ｔｂｐｓに達しうる。この場合、ブランキング信号発生部とブランキング偏向器との間のシリアル通信には、例えば、通信速度４Ｇｂｐｓ程度の光ファイバーを用いても、数千本（数千ｃｈ）の光ファイバーが必要になる。
【０００３】
そのようなシリアル通信において、雑音の混入やタイミングのずれによって例示される受信したブランキング信号の誤り（エラーともいう）が生じると、正常なブランキングができず、描画位置やドーズ量の異常等、描画に異常が生じうる。そして、ブランキング信号の伝送量の増加に伴い、ブランキング信号の通信における誤りの発生率が増加しうる。従来、通信の誤り検出（エラー検出ともいう）は、パリティビットまたはＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）により例示される誤り検出符号（エラー検出信号ともいう）を伝送信号に付加し、それを利用して受信側でなされている。また、誤りが検出された場合、受信側は、誤りの生じた信号の再送を要求しうる。特許文献１には、露光データの受信側で、誤り検出を行うためのデータによって、データ伝送の誤りが検出されたとき、送信側に再送要求をすることが記載されている（段落００５３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００６／１０４１３９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体製造装置のような生産設備では、歩留まりだけでなく、スループット（稼働率）も重視されている。このため、電子線描画装置にあっては、ブランキング信号に誤りが生じた場合の遅延時間が課題となり得る。ところが、描画装置に上述のような従来の方法を適用した場合、図６の（ａ）に示すように、ブランキング信号１−１・１−２・１−３と、それを基に生成されたエラー検出信号１が同じ伝送路でシリアルに伝送されることになる。このため、エラー検出に必要な情報がエラー検出部４（誤り検出部）に全て揃うまでに時間を要し、もって、エラー検出に時間を要することになる。その結果、再送を介してエラーのないブランキング信号を得るまでに時間を要することになる。
【０００６】
これに対し、図４の（ｂ）に示すように、エラー検出信号をより細分化してブランキング信号に付加すれば、エラー検出に必要なブランキング信号およびエラー検出信号がエラー検出部４に揃う時間を短縮しうる。例えば、ブランキング信号１−１と、それを基に生成されたエラー検出信号１とが揃えばエラー検出ができるため、より早い時点でエラー検出が可能となる。しかしながら、エラー検出信号を増加させることは、ブランキング信号の伝送に要する時間を増加させることになり、スループットの点で不利である。
【０００７】
本発明は、例えば、通信エラーがあってもスループットの点で有利な描画装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面は、複数の荷電粒子線で基板に描画を行う描画装置であって、
前記複数の荷電粒子線をそれぞれブランキングするためのブランキング偏向器と、
前記ブランキング偏向器を制御するためのブランキング信号と、前記ブランキング信号に対する誤り検出信号とを生成する生成部と、
前記生成部と前記ブランキング偏向器との間で信号を伝送する複数の伝送路と、を有し、
前記複数の伝送路は、前記ブランキング信号を伝送するための第１伝送路と、前記誤り検出信号を伝送するための第２伝送路とを含み、
前記生成部は、前記ブランキング信号および前記誤り検出信号を、それぞれ前記第１伝送路および前記第２伝送路を介して、前記ブランキング偏向器に対して並列に送信する、ことを特徴とする描画装置である。
【発明の効果】
【０００９】
本発明によれば、例えば、通信エラーがあってもスループットの点で有利な描画装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】描画装置の構成を示す図
【図２】ブランカーアレイ（ブランキング偏向器）の構成を示す図
【図３】信号伝送を含むブランキング機能に係る構成を示す図
【図４】実施形態１に係る要部の構成例および信号伝送の態様を示す図
【図５】実施形態２に係る要部の構成例および信号伝送の態様を示す図
【図６】信号伝送路の構成の比較例を示す図
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して本発明の実施形態を説明する。なお、実施形態を説明するための全図を通して、原則として、同一の部材等には同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
［実施形態１］
図１は、描画装置の構成を示す図である。図１において、１０１は、電子源であり、電子放出材としてＬａＢ６またはＢａＯ／Ｗ（ディスペンサーカソード）などを含むいわゆる熱電子型の電子源を用いうる。１０２は、コリメータレンズで、電界により電子ビームを収束させる静電型のレンズを用いうる。電子源１０１から放射された電子ビーム（電子線）は、コリメータレンズ１０２によって略平行の電子ビームとなる。なお、実施形態における描画装置は、複数の電子線で基板上に描画を行うものであるが、イオン線等の電子線以外の荷電粒子線を用いてもよく、複数の荷電粒子線で基板上に描画を行う描画装置に一般化しうるものである。
【００１３】
１０３は、２次元に配列された開口を有するアパーチャアレイ（アパーチャアレイ部材）である。１０４は、同一の光学的パワーを有する静電型のコンデンサーレンズが２次元に配列されたコンデンサーレンズアレイである。１０５は、電子ビームの形状を規定する（決める）パターン開口のアレイ（サブアレイ）を各コンデンサーレンズに対応して含むパターン開口アレイ（アパーチャアレイ部材）である。１０５ａは、当該サブアレイを上から見た形状を示す。
【００１４】
コリメータレンズ１０２からの略平行な電子ビームは、アパーチャアレイ１０３によって複数の電子ビームに分割される。分割された電子ビームは、対応するコンデンサーレンズアレイ１０４のコンデンサーレンズを介して、対応するパターン開口アレイ１０５のサブアレイを照明する。ここで、アパーチャアレイ１０３は、当該照明の範囲を規定する機能を有している。
【００１５】
１０６は、個別に駆動可能な静電型のブランカー（電極対）を各電子ビームに対応させて配列してなるブランカーアレイ（ブランキング偏向器ともいう）である。１０７は、ブランキングアパーチャ（１つの開口）を各コンデンサーレンズに対応させて配列してなるブランキングアパーチャアレイである。１０８は、電子ビームを所定の方向に偏向させる偏向器を各コンデンサーレンズに対応させて配列してなる偏向器アレイである。１０９は、静電型の対物レンズを各コンデンサーレンズに対応させて配列してなる対物レンズアレイである。１１０は、描画（露光）を行われるウエハ（基板）である。本実施形態の構成例では、基板に描画を行うための複数の電子線（荷電粒子線）を生成する電子光学系（荷電粒子光学系）は、符号１０１−１０９の構成要素で構成されている。
【００１６】
電子ビームで照明されたパターン開口アレイ１０５の各サブアレイからの電子ビームは、それに対応するブランカー・ブランキングアパーチャ・偏向器・対物レンズを介して、１００分の１程度の大きさに縮小されてウエハ１１０に投影される。ここで、サブアレイにおいてパターン開口の配列されている面を物面として、それに対応する像面にはウエハ１１０の上面が配置されるようになっている。
【００１７】
また、電子ビームで照明されたパターン開口アレイ１０５のサブアレイからの各電子ビームは、それに対応するブランカーの制御により、ブランキングアパーチャ１０７を通過するか否か、すなわち、ウエハに電子線が入射するか否かが切り替えられる。それと並行して、ウエハに入射する電子線は、偏向器アレイ１０８により、一括してウエハ上を走査される。
【００１８】
また、電子源１０１は、コリメータレンズ１０２とコンデンサーレンズとを介してブランキングアパーチャ上に結像され、その像の大きさは、ブランキングアパーチャの開口より大きくなるように設定されている。このため、ウエハ上の電子ビームのセミアングル（半角）は、ブランキングアパーチャの開口により規定される。さらに、ブランキングアパーチャ１０７の開口は、それに対応する対物レンズの前側焦点位置に配置されているため、サブアレイの複数のパターン開口からの複数の電子ビームの主光線は、ウエハ上に略垂直に入射する。このため、ウエハ１１０の上面が上下に変位しても、水平面内での電子ビームの変位は微小となる。
【００１９】
１１１は、ウエハ１１０を保持し、光軸と直交するＸ−Ｙ平面（水平面）内で可動なＸ−Ｙステージ（単にステージともいう）である。ステージは、ウエハ１１０を保持する（引きつける）ためのチャック（不図示）と、電子ビームが入射する開口パターンを含んで電子ビームを検出する検出器（不図示）とを含んでいる。１１２は、マーク検出器で、ウエハ１１０上に形成された位置合わせマークにレジストが感光しない波長の光を照射し、このマークの反射像を撮像素子で検出する。
【００２０】
ブランキング制御回路１１３（ブランキング信号生成部または単に生成部ともいう）は、ブランカーアレイ１０６を構成する複数のブランカーを個別に制御する制御回路である。１１４は、バッファメモリを含むデータ処理回路で、ブランキング制御回路の制御データを生成する処理部である。偏向器制御回路１１５は、偏向器アレイ１０８を構成する複数の偏向器を共通の信号で制御する制御回路である。位置検出処理回路１１６は、マーク検出器１２からの信号に基づきマークの位置を求め、それに基づいてショットの歪みを求める処理回路である。ステージ制御回路１１７は、ステージの位置を計測する不図示のレーザ干渉計と協働してステージ１１１の位置決めを制御する制御回路である。
【００２１】
１１８は、ショットに対する描画データを記憶する描画データメモリである。１１９は、ショット歪み補償のために、描画データから中間的なストライプデータ（中間ストライプデータまたは中間データ）を生成する中間データ生成用計算機である。１２０は、その中間データを記憶する中間データメモリである。
【００２２】
主制御部１２１は、中間データをデータ処理回路１４のバッファメモリに転送するほか、上記の回路やメモリの制御を介して、描画装置を統括的に制御する。なお、描画装置の制御部１００は、本実施形態では構成要素１１３−１２１により構成されているが、これは一例に過ぎず、適宜変更が可能である。
【００２３】
図２は、ブランカーアレイ１０６の構成を示す図である。ブランキング制御回路１１３からの制御信号は、光通信用光ファイバー（不図示）を介してブランカーアレイ１０６に供給される。１ファイバー当たり、１サブアレイに対応した複数のブランカーの制御信号を伝送する。光通信用光ファイバーからの光信号は、フォトダイオード１６１で受光され、トランスファーインピーダンスアンプ１６２で電流−電圧変換され、リミッティングアンプ１６３で振幅調整される。振幅調整された信号がシフトレジスタ１６４に入力され、シリアル信号がパラレル信号に変換される。横方向に走るゲート電極線と縦方向に走るソース電極線との各交点には、ＦＥＴ１６７が配置され、ＦＥＴ１６７のゲートとソースとに２本のバス線がそれぞれ接続されている。ＦＥＴ１６７のドレインにはブランカー電極１６９およびコンデンサー１６８が接続され、これら２つの容量性素子の反対側は共通電極（コモン電極）に接続されている。ゲート電極線に加えられた電圧によって、それに接続されている１行分すべてのＦＥＴがＯＮ動作することで、ソース−ドレイン間に電流が流れる。そのときソース電極線に加えられている各々の電圧がブランカー電極１６９に印加され、その電圧に応じた電荷がコンデンサー１６８に蓄積（充電）される。ゲート電極線は、１行分の充電を終えると切り替えられ、電圧の印加は次の行に移り、最初の１行分のＦＥＴは、ゲート電圧を失ってＯＦＦ動作をする。最初の１行分のブランカー電極１６９は、ソース電極線からの電圧を失うが、コンデンサー１６８に蓄積された電荷によって、次にゲート電極線に電圧が印加されるまでの間は必要な電圧を維持できるようになっている。このようにＦＥＴをスイッチとして使ったアクティブ・マトリクス駆動方式によれば、ゲート電極線によって並行して多数のＦＥＴに電圧を印加することができるため、ブランカーの多数化に少ない配線数で対応できる。
【００２４】
図２の例では、ブランカーは、４行４列に配列されている。シフトレジスタ１６４からのパラレル信号は、データドライバー１６５・ソース電極線を介して、ＦＥＴのソース電極に電圧として印加される。これと協働して、ゲートドライバー１６６から印加される電圧により、１行分のＦＥＴがＯＮ動作とされるため、対応する１行分のブランカーが制御される。このような動作が各行に対して順次繰り返されて、４行４列のブランカーが制御される。
【００２５】
図３は、本実施形態において、信号伝送を含むブランキング機能に係る構成を示す図である。ブランキング偏向器２は、ブランキング信号生成部１（単に生成部ともいう）により生成されたブランキング信号によって制御される。なお、ブランキング信号生成部１は、図１におけるブランキング制御回路１１３に相当し、ブランキング偏向器２は、図１におけるブランカーアレイ１０６に相当する。ブランキング信号生成部１は、不図示の電子光学系鏡筒の外に配置され、ブランキング偏向器２は当該鏡筒内に配置されている。そして、ブランキング信号生成部１とブランキング偏向器２とは、光ファイバーまたは同軸線に例示される伝送路１１・１２・１３・１４（シリアル伝送路）で接続されている。
【００２６】
ブランキング偏向器２は、ブランキング信号受信部３、エラー検出部４、エラー通知信号出力部８、ブランキング信号（再送）受信部９、エラー検出信号受信部１０、バッファメモリ５を含む。ブランキング偏向器２は、さらに、ブランキング偏向電極印加電圧生成部６（単に印加電圧生成部ともいう；図２の構成要素１６４−１６８に相当）、およびブランキング偏向電極７（図２のブランカー電極１６９に相当）を含む。
【００２７】
ここで、本実施形態におけるブランキング信号およびエラー検出信号の伝送方法に関して、図４を参照して説明する。図４は、実施形態１に係る要部の構成例および信号伝送の態様を示す図である。図４の（ａ）は、ブランキング信号生成部１およびブランキング偏向器２で生成された各種信号の態様および当該信号の伝送の態様を示している。まず、ブランキング信号生成部１は、各伝送路１１に送出するブランキング信号を生成し、かつ、当該複数の伝送路にそれぞれ送出される複数のブランキング信号に関して、それぞれエラー検出信号を生成する。例えば、ブランキング信号伝送路１１（ブランキング信号用の伝送路；第１伝送路ともいう）が３本（ｎ＝３）の場合、ブランキング信号１−１・２−１・３−１に関してエラー検出信号１を生成する。同様に、ブランキング信号１−２・２−２・３−２に関してエラー検出信号２を、ブランキング信号１−３・２−３・３−３に関してエラー検出信号３を生成する。
【００２８】
そして、これらエラー検出信号１・２・３は、ブランキング信号とは異なる専用の伝送路１２（エラー検出信号（用の）伝送路；第２伝送路ともいう）を介して、ブランキング信号とは並列にエラー検出信号受信部１０へ伝送される。  ここで、ブランキング信号およびエラー検出信号のデータ長は同じであり、同期して伝送されうる。例えば、ブランキング信号１−１・２−１・３−１のデータ長とエラー検出信号１のデータ長とは同じであり、且つ同期して伝送されうる。エラー検出信号は、対応するブランキング信号ごとに、パリティビットまたはＣＲＣに例示されるエラー検出符号の信号のみを含んで生成されうる。また、エラー検出信号は、データ長に余裕がある場合、ブランキング信号の識別信号に例示される他の情報をさらに付加され、必要に応じてさらにダミーの符号を付加されて、ブランキング信号のデータ長と同じデータ長となるようにして生成されうる。
【００２９】
そして、各受信部（３・１０）は、それぞれ、ブランキング信号１−１・２−１・３−１とエラー検出信号１とを並行して受信し、受信した情報をエラー検出部４に並行して送ることができる。このため、ブランキング信号とエラー検出信号とをシリアルに送信・受信する場合に比較して、エラー検出部４によりエラー検出がなされるまでに要する時間を短縮することができる。また、伝送路毎に設けていたエラー検出部４の構成要素を複数の伝送路で共有する構成要素にまとめて構成することもできるため、エラー検出部４に要する回路規模を縮小しうる。
【００３０】
以上の説明では、ブランキング信号伝送路の数とエラー検出信号伝送路の数との比がｎ対１（ｎは２以上の整数）の構成であったが、それには限定されない。伝送路の本数や回路規模に余裕がある場合は、図４の（ｂ）の構成のように、ブランキング信号伝送路の本数とエラー検出信号伝送路の本数の比を１対１としてもよい。この場合もエラー検出がなされるまでに要する時間に関して有利であるのは、図４の（ａ）の構成の場合と同様である。
【００３１】
次に、エラーの発生したブランキング信号の再送の態様に関して説明する。エラー検出部４によりエラーが検出された場合、エラー通知信号出力部８は伝送路１３を介してブランキング信号生成部１にエラー通知信号を送信する。このエラー通知信号により、ブランキング信号生成部は、エラーの発生したブランキングデータを識別（認識）することができる。当該識別は、例えば、エラーの発生したブランキング信号の識別情報をエラー通知信号に含めて送信する方法によりなされうる。または、ブランキング信号を受信するたびに、エラーが検出されなかった場合はエラー非検出通知信号を送信し、エラーが検出された場合は、エラー通知信号として、エラー検出通知信号を送信する方法に例示される方法によりなされうる。ここで、エラー非検出通知信号は、エラーの非検出を通知するための信号とし、エラー検出通知信号は、エラーの検出を通知するための信号としうる。
【００３２】
ブランキング信号生成部１は、エラー通知信号により特定されたブランキング信号を、伝送路１４を介して、ブランキング偏向器２に再度伝送する。ブランキング偏向器２は、再送されたブランキング信号をブランキング信号（再送）受信部９で受信して当該ブランキング信号に対応する伝送路のバッファメモリ５に送る。バッファメモリ５は、ブランキング信号を複数単位分だけ保持できるＦＩＦＯ構造（先入れ先出し構造）となっており、正常に（再）受信したブランキング信号を後段の印加電圧生成部６に順次送出する。なお、エラーの発生したブランキング信号は、バッファメモリ５の最終段において、正常に再受信したブランキング信号により修正（訂正）されうる。ここで、バッファメモリ５の容量（保持できるブランキング信号の送信単位の数）は、エラー検出からエラー修正するまでに許容できる最長時間内に受信される情報を保持できる容量（該時間内に受信されるブランキング信号の送信単位の数）としうる。このため、エラーを検出した場合に必ずしも描画装置を停止または待機させる必要はなくなり、通信エラーがあっても稼動率の点で有利な描画装置を提供することができる。
【００３３】
［実施形態２］
本実施形態におけるブランキング信号およびエラー検出信号の伝送方法に関して、図５を参照して説明する。図５は、実施形態２に係る要部の構成例および信号伝送の態様を示す図である。図５の（ａ）は、ブランキング信号生成部１およびブランキング偏向器２で生成された各種信号の態様および当該信号の伝送の態様を示している。
【００３４】
実施形態２において、ブランキング信号用の伝送路１１とエラー検出信号用の伝送路１２とエラー通知信号用の伝送路１３とを別々に設ける点は、実施形態１の場合と同様である。しかし、上記３つの伝送路とは別にブランキング信号の再送用の伝送路を設けた実施形態１に対し、本実施形態は、当該再送用の伝送路を別途設けない点で異なっている。上述のように、複数の電子線で基板に描画を行う描画装置では、ブランキング信号の伝送に要する伝送路１１の数が膨大となるため、それ以外の伝送路の数はできる限り少なくしたい。この点を考慮して、ブランキング信号を再送するための伝送路をエラー検出信号の伝送のための伝送路１２と兼用にしたのが本実施形態である。
【００３５】
実施形態１では、誤り検出符号を含むエラー検出信号は、当該信号の生成の基となるブランキング信号よりデータ長が短い場合、誤り検出符号以外の情報や符号を付加して、そのデータ長をブランキング信号のデータ長と揃える操作を行った。これに対し、本実施形態では、誤り検出符号、または、誤り検出符号およびブランキング信号の識別信号に例示される他の情報だけでは余分のデータ長を利用して、エラー検出信号用の伝送路１２を介して再送ブランキング信号を伝送するものである。例えば、ブランキング信号生成部１は、エラー検出信号と再送に係るブランキング信号とを含むパケットを生成し、当該パケットを伝送するように構成しうる。この場合、当該余分のデータ長には当然ながら限りがある。そのため、当該余分のデータ長では不足する場合、再送ブランキング信号は分割して再送してもよい。ここで、再送ブランキング信号を分割して伝送する場合、実施形態１のように専用の伝送路１４を介して一括で伝送する場合に比べて、伝送速度は遅くなる（再送ブランキング信号の伝送に要する時間が長くなる）。このため、再送するブランキング信号のデータ長の単位はできる限り短くし、分割数はできる限り少なくするのが好ましい。
【００３６】
本実施形態によれば、エラー検出信号の伝送とブランキング信号の再送とを共通の伝送路で行うことにより、実施形態１と同様の効果をより少ない伝送路で得ることができる。
【００３７】
［実施形態３］
本発明の実施形態に係る物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。該製造方法は、感光剤が塗布された基板の該感光剤に上記の描画装置を用いて潜像パターンを形成する工程（基板に描画を行う工程）と、当該工程で潜像パターンが形成された基板を現像する工程とを含みうる。さらに、該製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含みうる。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
【００３８】
以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形または変更が可能である。
【００３９】
例えば、ブランキング信号を伝送する伝送路とブランカー電極との対応関係は、種々の形態を採りうるものである。当該伝送路とブランカー電極とは、それには限定されないが、１：１に対応していてもよいし、１：Ｎ（Ｎは２以上の整数）に対応していてもよい。ここで、ブランキング信号を含む１つのパケットは、それには限定されないが、対応する１またはＮ個のブランカー電極それぞれの１行または複数行（１走査または複数走査）分のデータを含みうる。また、描画に用いられる複数のブランカー電極（ブランカー電極のアレイ）は、複数のサブアレイに分けて管理されうる。その場合、当該伝送路とブランカー電極のサブアレイとは、それには限定されないが、１：１に対応していてもよいし、１：Ｍ（Ｍは２以上の整数）に対応していてもよい。ここで、ブランキング信号を含む１つのパケットは、それには限定されないが、対応する１またはＭ個のサブアレイそれぞれに含まれる各ブランカー電極の１行または複数行（１走査または複数走査）分のデータを含みうる。
【００４０】
また、本発明は、大量のデータの伝送を短時間で完了するのに有利な技術であるから、荷電粒子線描画装置に限らず、当該伝送の技術を適用して利益のある装置に広く適用可能である。上述の実施形態における生成部１・ブランキング偏向器２は、それぞれ、通信（伝送）を要するシステムにおける送信装置・受信装置に相当する。したがって、本発明は、より一般的には、送信装置に適用可能である。その場合、当該送信装置は、送信すべき第１信号（上記実施形態においてはブランキング信号）に関して、誤り検出のための第２信号（上記実施形態においてはエラー検出信号）を生成する生成手段を有している。そして、当該送信装置は、当該第１信号および当該第２信号を、それぞれ、第１伝送路および第２伝送路を介して、受信装置に対して並列に送信するように構成されていればよい。同様に、本発明は、より一般的には、受信装置に適用可能である。その場合、当該受信装置は、第１伝送路および第２伝送路を介して、それぞれ、第１信号および第２信号を受信する受信手段を有する。そして、当該受信装置は、当該第１信号と、当該第２信号に含まれる誤り検出のための情報とに基づいて、当該受信手段により受信された信号に関して誤り検出を行う検出手段を有していればよい。また、上述の実施形態では、受信装置により誤りが検出された場合に受信装置が送信装置に再送を要求する例を記載したが、送信装置が誤り訂正符号をも送信し、それに基づいて受信装置が誤り訂正を行う構成に置換、または、当該構成を付加してもよい。このような送信装置、受信装置ならびに当該送信装置および当該受信装置を含むシステムの少なくとも一つは、通信エラーがあっても通信処理のスループットの点で有利なものである。
【００４１】
そのような送信装置および受信装置の少なくとも一方を含む装置の具体例として、例えば、フォトマスクを用いずに電子回路パターンを直接ウエハ等の基板上に描画するマスクレスリソグラフィー装置であって荷電粒子線描画装置以外のものを挙げることができる。そのようなマスクレスリソグラフィー装置は、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）を応用したＤＬＰ（Ｄｉｇｉｔａｌ  Ｌｉｇｈｔ  Ｐｒｏｃｅｓｓｉｎｇ）装置を含みうる。また、当該マスクレスリソグラフィー装置は、複数のレーザ光でパターンを直接基板上に描画するリソグラフィー装置を含みうる。また、このような送信装置および受信装置の少なくとも一方を含む装置の具体例として、大容量記憶装置または高速コンピュータを挙げることができる。また、大容量記憶装置と高速コンピュータとの間、大容量記憶装置どうしの間、または、高速コンピュータどうしの間等でデータ伝送を行う伝送装置を挙げることができる。
【００４２】
さらに、以上の説明において、ブランカーアレイ１０６は、個別に駆動可能な電極対のアレイとして例示したが、それには限定されず、ブランキング機能を有する素子のアレイであればよい。例えば、ブランカーアレイは、米国特許第７８１６６５５号明細書に記載されているような反射性電子パターニングデバイス（ｒｅｆｌｅｃｔｉｖｅ  ｅｌｅｃｔｒｏｎ  ｐａｔｔｅｒｎｉｎｇ  ｄｅｖｉｃｅ）を含みうる。当該デバイスは、上面（ｔｏｐ  ｓｕｒｆａｃｅ）上のパターンと、該パターンのうちの電子反射部分と、該パターンのうちの電子非反射部分とを含む。当該デバイスは、さらに、独立に制御可能な複数の画素を用いて上記パターンのうちの電子反射部分および電子非反射部分を動的に変更するための回路アレイ（ａｒｒａｙ  ｏｆ  ｃｉｒｃｕｉｔｒｙ）を含む。このように、ブランカーアレイは、荷電粒子線に対する反射部分を非反射部分に変更することにより荷電粒子線のブランキングを行う素子（ブランカー）のアレイであってもよい。なお、そのような反射性デバイスを備える荷電粒子光学系の構成と電極対アレイのような透過性デバイスを備える荷電粒子光学系の構成とが互いに異なりうるのは当然である。
【００４３】
ここで、以上説明した実施形態に係る有利な効果について、さらに説明する。ブランキング制御信号の誤りへの対処には、所定単位量のブランキング制御信号の受信完了から誤り検出完了までの時間（検出時間）と、当該検出完了から信号再送完了までの時間（再送時間）とを必要としうる。図６の比較例（ａ）において、ブランキング信号は、エラー検出部４での誤り検出の後、ブランキングが行われるまでバッファメモリ５において保持される。バッファメモリ５は、例えば、ブランキング信号を所定量（例えば、誤り検出単位量のｎ倍分；ｎは自然数）だけ保持できるＦＩＦＯ構造（先入れ先出し構造）となっており、その後段のユニット（印加電圧生成部６等）へブランキング信号を順次出力する。誤り検出完了から再送完了までの時間がバッファメモリ５に所定単位量のブランキング信号を保持できる通常の期間を超える場合、誤ったブランキング信号でのブランキングを避けなければならないことから、描画動作を停止または待機させる必要がある。このことは、スループットを低下させる要因となり得る。また、図６の比較例（ｂ）のようにエラー検出信号を増加させると、ブランキング信号およびエラー検出信号を合わせたトータルの信号量が増加する。このため、伝送路の容量（本数）が同じであれば、信号伝送に要する時間が増加し、その結果、描画を行うためのブランキングの周波数を低下させることとなり、もって描画装置のスループットの点で不利となりうる。
【００４４】
これに対して、上述した実施形態では、誤りを検出した場合に必ずしも描画装置を停止または待機させる必要はなく、または、描画動作を停止または待機させる時間を低減できるため、通信エラーがあっても稼動率の点で有利な描画装置を提供することができる。検出時間が短いほど再送完了時刻を早めることができるため、上記の停止または待機を回避する、または上記の停止または待機の時間を短縮することができる。
【符号の説明】
【００４５】
１  ブランキング信号生成部（生成部）
２  ブランキング偏向器
１１  伝送路（第１伝送路）
１２  伝送路（第２伝送路）
【図１】
2014039011.tif 000003
【図２】
2014039011.tif 000004
【図３】
2014039011.tif 000005
【図４】
2014039011.tif 000006
【図５】
2014039011.tif 000007
【図６】
2014039011.tif 000008