(57)【要約】      （修正有）【課題】簡易な製造工程で製造することができるとともに、高い変換効率を有する光電変換素子を提供する。【解決手段】第１導電型の半導体基板１と、半導体基板１の一方の表面上に設けられた第１導電型の第１の半導体膜６と、を備え、半導体基板１の表面には、該表面上に伸長した溝９が設けられており、溝９の底面には第２導電型の第２の半導体膜１１が設けられており、溝９の側壁９ｂの少なくとも一部が絶縁膜１５で覆われている。【選択図】図１
2014067803.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の一方の表面上に設けられた第１導電型の第１の半導体膜と、を備え、
前記半導体基板の前記表面には、該表面上に伸長した溝が設けられており、
前記溝の底面には第２導電型の第２の半導体膜が設けられており、前記溝の側壁の少なくとも一部が絶縁膜で覆われている、光電変換素子。
【請求項２】
前記半導体基板と前記第１の半導体膜との間および／または前記半導体基板と前記第２の半導体膜との間に誘電体膜が形成されている、請求項１に記載の光電変換素子。
【請求項３】
前記溝の伸長する方向に対する垂直断面において、
前記半導体基板の前記表面とは反対の表面側から入射する光の一部が、前記絶縁膜の露出面を構成する外郭線上の少なくとも１点で全反射する、請求項１または２に記載の光電変換素子。
【請求項４】
前記絶縁膜は熱酸化シリコン膜であり、前記露出面を構成する外郭線上の少なくとも１点における接線と、前記溝の底面を構成する直線とのなす角が４３．６度以上である、請求項３に記載の光電変換素子。
【請求項５】
前記絶縁膜は窒化シリコン膜であり、前記露出面を構成する外郭線上の少なくとも１点における接線と、前記溝の底面を構成する直線とのなす角が３０．０度以上である、請求項３に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合、電極における太陽光の反射および吸収によって、電極の面積分だけ入射する太陽光の量が減少してしまう。そこで、たとえば、特開２０１０−８０８８７号公報（特許文献１）に示されるような裏面のみに電極が形成された太陽電池の開発が進められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、図１７〜図３３の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図１７に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板１０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層１０２を形成する。
【０００７】
次に、図１８に示すように、ｃ−Ｓｉ（ｎ）基板１０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０３を形成する。
【０００８】
次に、図１９に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部の裏面上にフォトレジスト膜１０４を形成する。ここで、フォトレジスト膜１０４は、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【０００９】
次に、図２０に示すように、フォトレジスト膜１０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層１０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板１０１の裏面を露出させる。
【００１０】
次に、図２１に示すように、フォトレジスト膜１０４を除去した後に、図２２に示すように、フォトレジスト膜１０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板１０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層１０５を形成する。
【００１１】
次に、図２３に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部の裏面上にフォトレジスト膜１０６を形成する。ここで、フォトレジスト膜１０６は、ａ−Ｓｉ（ｉ／ｎ）層１０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１２】
次に、図２４に示すように、フォトレジスト膜１０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層１０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を露出させる。
【００１３】
次に、図２５に示すように、フォトレジスト膜１０６を除去した後に、図２６に示すように、フォトレジスト膜１０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層１０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層１０２の裏面を覆うように透明導電酸化膜１０７を形成する。
【００１４】
次に、図２７に示すように、透明導電酸化膜１０７の一部の裏面上にフォトレジスト膜１０８を形成する。ここで、フォトレジスト膜１０８は、透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１５】
次に、図２８に示すように、フォトレジスト膜１０８をマスクとして、透明導電酸化膜１０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の裏面を露出させる。
【００１６】
次に、図２９に示すように、フォトレジスト膜１０８を除去した後に、図３０に示すように、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の一部の裏面を覆うようにフォトレジスト膜１０９を形成する。ここで、フォトレジスト膜１０９は、ａ−Ｓｉ（ｉ／ｐ）層１０２およびａ−Ｓｉ（ｉ／ｎ）層１０５の露出した裏面および透明導電酸化膜１０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１７】
次に、図３１に示すように、透明導電酸化膜１０７およびフォトレジスト膜１０９の裏面全面に裏面電極層１１０を形成する。
【００１８】
次に、図３２に示すように、透明導電酸化膜１０７の表面の一部のみに裏面電極層１１０を残すようにして、リフトオフによりフォトレジスト膜１０９および裏面電極層１１０を除去する。
【００１９】
次に、図３３に示すように、ａ−Ｓｉ（ｉ／ｎ）層１０３の表面上に反射防止膜１１１を形成する。
【００２０】
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストの複雑なパターンニング工程を行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。
【００２１】
また、裏面のみに電極が形成された太陽電池の変換効率の向上も要望されている。特許文献１は、ｉ型半導体層によってｐ型半導体層とｎ型半導体層を電気的に分離し、太陽電池特性を向上させる方法を提案しているが、十分な解決手段を提供するものではない。
【００２２】
本発明は上記の事情に鑑みなされたものであり、その目的とするところは、簡易な製造工程で製造することができるとともに、高い変換効率を有する光電変換素子を提供することにある。
【課題を解決するための手段】
【００２３】
本発明の光電変換素子は、半導体基板の裏面にｐ型およびｎ型の双方の半導体膜を備え、該半導体基板の裏面には溝が形成されており、該溝の底面にｐ型およびｎ型のうち一方の半導体膜が設けられ、該溝の底面を除く平面部にはもう一方の極性の半導体膜が設けられるとともに、該溝の壁面に絶縁膜を形成することによって、ｐ型半導体膜とｎ型半導体膜とが電気的に分離されている。
【００２４】
すなわち、本発明の光電変換素子は、第１導電型の半導体基板と、該半導体基板の一方の表面上に設けられた第１導電型の第１の半導体膜と、を備え、該半導体基板の該表面には、該表面上に伸長した溝が設けられており、該溝の底面には第２導電型の第２の半導体膜が設けられており、該溝の側壁の少なくとも一部が絶縁膜で覆われていることを特徴とする。
【００２５】
そして、上記半導体基板と上記第１の半導体膜との間および／または上記半導体基板と上記第２の半導体膜との間に誘電体膜が形成されていることが好ましい。
【００２６】
ここで、第１導電型とはｎ型またはｐ型であることを示し、第２導電型とは第１導電型とは異なるｐ型またはｎ型であることを示す。
【００２７】
また、上記半導体膜は非晶質膜であることが好ましく、上記誘電体膜はｉ型のノンドープ膜であることが好ましい。
【００２８】
また、上記絶縁膜は、熱酸化シリコン膜および／または窒化シリコン膜であることが好ましい。
【００２９】
また、上記溝の伸長する方向に対する垂直断面において、上記絶縁膜が該溝の底面を構成する直線と接する部分の長さは１ｎｍ以上５００ｎｍ以下であることが好ましい。
【００３０】
また、さらに上記溝の伸長する方向に対する垂直断面において、上記半導体基板の上記表面とは反対の表面側から入射する光の一部が、上記絶縁膜の露出面を構成する外郭線上の少なくとも１点で全反射することが好ましい。
【００３１】
ここで、上記絶縁膜は熱酸化シリコン膜であり、上記露出面を構成する外郭線上の少なくとも１点における接線と、上記溝の底面を構成する直線とのなす角が４３．６度以上であることが好ましい。
【００３２】
また、上記絶縁膜は窒化シリコン膜であり、上記露出面を構成する外郭線上の少なくとも１点における接線と、上記溝の底面を構成する直線とのなす角が３０．０度以上であっても良い。
【００３３】
また、上記絶縁膜と上記半導体基板との界面における界面準位密度は１×１０12ｃｍ-2以下であることが好ましい。
【００３４】
そして、本発明は上記の光電変換素子の製造方法にも係わり、該製造方法は、第１導電型の半導体基板の一方の表面上の一部を除去することによって、該半導体基板の表面に底面と側壁とを有する溝を形成する工程と、該溝の底面および側壁に絶縁膜を形成する工程と、該溝の底面に形成された絶縁膜の少なくとも一部を除去する工程と、該半導体基板の該表面上、該溝の底面上および該絶縁膜の残部上に第２導電型の第２の半導体膜を形成する工程と、該第２の半導体膜が形成された後の該溝の少なくとも一部にマスク材を埋め込む工程と、該マスク材によって被覆されていない該第２の半導体膜を除去する工程と、該第２の半導体膜を除去した後に該マスク材を除去する工程と、該マスク材を除去した後の該半導体基板の該表面側の全面に第１導電型の第１の半導体膜を形成する工程と、該第１の半導体膜の一部を除去することによって、該第２の半導体膜を露出させる工程と、を含むことを特徴とする。
【００３５】
ここで、上記絶縁膜を形成する工程は、熱酸化法によって、熱酸化シリコン膜を形成する工程であっても良く、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって、窒化シリコン膜を形成する工程であっても良い。また、熱酸化法によって熱酸化シリコン膜を形成する場合、熱酸化とともに水素アニール処理を行なっても良い。
【発明の効果】
【００３６】
本発明によれば、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる光電変換素子および光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】実施の形態の光電変換素子の模式的な断面図である。
【図２】図１に示される領域Ａの拡大図である。
【図３】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【発明を実施するための形態】
【００３８】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００３９】
＜光電変換素子＞
≪全体構成≫
図１に、本発明の光電変換素子の一例である実施の形態の光電変換素子の模式的な断面図を示す。実施の形態の光電変換素子は、ｎ型単結晶シリコンからなる半導体基板１を有しており、半導体基板１の一方の面である裏面の一部には、底面９ａとその両側の側壁９ｂとを備えた溝９が設けられている。ここで、溝９は、図１の紙面の法線方向に伸長している。すなわち、図１は溝９の伸長する方向に対する垂直断面である。そして、該両側の側壁９ｂの少なくとも一部には絶縁膜１５が形成されている。
【００４０】
半導体基板１の裏面の溝９以外の領域上には、ｉ型のアモルファスシリコンからなる第１の誘電体膜５が設けられており、第１の誘電体膜５の上にはｎ型のアモルファスシリコンからなる第１の半導体膜６が設けられている。
【００４１】
ここで、本明細書において、半導体膜とは、不純物をドープすることによって導電性を付与することができる材料からなる膜を示す。このような半導体膜としては、たとえば、シリコン膜、ゲルマニウム膜、ガリウム砒素膜などを挙げることができる。
【００４２】
また、誘電体膜とは、半導体膜と半導体基板との間の電気伝導を妨げず、かつ半導体膜と半導体基板との界面をパッシベーション可能な材料からなる膜を示す。このような誘電体膜としては、たとえば、薄膜化した酸化シリコン膜、窒化シリコン膜、水素化アモルファスシリコン膜などを挙げることができる。
【００４３】
また、「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。また、アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれる。
【００４４】
半導体基板１の裏面の溝９の底面９ａ上には、ｉ型のアモルファスシリコンからなる第２の誘電体膜１０が設けられており、第２の誘電体膜１０上にはｐ型のアモルファスシリコンからなる第２の半導体膜１１が設けられている。
【００４５】
また、第２の誘電体膜１０および第２の半導体膜１１と溝９の側壁９ｂとの間には絶縁膜１５が設けられているため、第２の誘電体膜１０および第２の半導体膜１１は側壁９ｂとは接していない。
【００４６】
第１の半導体膜６の全裏面上および第２の半導体膜１１の全裏面上には、第１の電極層１３が設けられており、第１の電極層１３の全裏面上には第２の電極層１４が設けられている。
【００４７】
また、半導体基板１の他方の表面である受光面（裏面の反対側の表面）の全面上には、ｉ型のアモルファスシリコンからなる第３の誘電体膜２が設けられており、第３の誘電体膜２の全面上にはアモルファスシリコンからなる第３の半導体膜３が設けられている。さらに、第３の半導体膜３の全面上には反射防止膜４が設けられている。
【００４８】
以上の構造を有する実施の形態の光電変換素子においては、半導体基板１の裏面と第１の半導体膜６の裏面との間には第１の誘電体膜５が設けられており、溝９の底面９ａと第２の半導体膜１１の裏面との間には第２の誘電体膜１０が設けられている。
【００４９】
したがって、実施の形態の光電変換素子においては、半導体基板１の裏面と第１の半導体膜６の裏面との間、および溝９の底面９ａと第２の半導体膜１１の裏面との間のすべての領域にｉ型のノンドープ膜が設けられている。
【００５０】
また、実施の形態の光電変換素子においては、第１の半導体膜６および第２の半導体膜１１のすべてが電極層によって覆われている。図１には、電極層が、第１の電極層１３と第２の電極層１４とからなる積層体である構成を図示しているが、電極層の構成はこれに限定されず、電極層は第２の電極層１４のみから構成されていても良い。
【００５１】
なお、本実施の形態の光電変換素子においては、第１の半導体膜６がｎ型であり、かつ第２の半導体膜１１がｐ型である構成を例示するが、第１の半導体膜がｐ型であり、かつ第２の半導体膜がｎ型であっても本発明の効果は示される。また、本実施の形態の光電変換素子においては、受光面側に第３の半導体膜３が設けられた構成を例示するが、第３の半導体膜３は必ずしも必須の要素ではなく、第３の半導体膜３を有しない構成であったとしても、本発明の効果は示されるものとする。
【００５２】
以下、本実施の形態の光電変換素子を構成する各要素について説明する。
≪半導体基板≫
半導体基板１としては、典型的にはｎ型単結晶シリコンからなる基板を用いることができるが、半導体基板１の材質はこれに限定されず、従来公知の材質を広く用いることが可能である。たとえば、ゲルマニウムやガリウム砒素化合物からなる基板を用いても良く、また、単結晶基板のみならず多結晶基板やアモルファス基板を用いても良い。また、たとえば、予め半導体基板１の受光面および／または裏面にテクスチャ構造（図示せず）が形成された半導体基板などであっても良い。
【００５３】
半導体基板１の厚さは、５０μｍ以上３００μｍ以下であることが好ましい。半導体基板１の厚さが該範囲内であることにより、半導体基板１内で生成された電子・正孔ペアの再結合を防止し電力損失を低減することができる。ここで、半導体基板１の厚さとして、より好ましい範囲は、１００μｍ以上２００μｍ以下である。
【００５４】
また、半導体基板１の不純物濃度も特に限定されないが、たとえば５×１０14個／ｃｍ3以上２×１０16個／ｃｍ3以下とすることができる。半導体基板１に含まれる不純物としては、たとえば、リン、ボロンなどを用いることができる。
【００５５】
≪溝≫
また、溝９の深さＤは、特に限定されないが、たとえば１０μｍ以下とすることができ、好ましくは５μｍ以下とすることができる。
【００５６】
≪絶縁膜≫
絶縁膜１５としては、抵抗率が１×１０4Ω・ｃｍ以上の絶縁性を有する膜であれば特に限定されず、従来公知の絶縁膜を用いることができる。たとえば、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化チタニウム膜またはこれらの併用などを挙げることができる。
【００５７】
これらのうち、熱酸化によって形成された酸化シリコン膜（本明細書において、熱酸化シリコン膜とも記す）が特に好適である。熱酸化シリコン膜は、１０００℃程度の高温で形成されるため、太陽電池の製造工程における２５０℃程度の高温過程においてもその性質を変化させることなく良好なパッシベーション効果を示す。そして、より好ましくは、熱酸化シリコン膜に、熱酸化処理に加えて水素アニール処理が行なわれていることが好適である。水素アニール処理により、半導体基板１と熱酸化シリコン膜界面のダングリングボンドを水素で終端させることができる。
【００５８】
また、絶縁膜１５が、プラズマＣＶＤ法によって形成された窒化シリコン膜であることも好ましい態様の一つである。プラズマＣＶＤ法によって窒化シリコン膜を形成する場合には、原料ガスにシランガス（ＳｉＨ4）およびアンモニアガス（ＮＨ3）などからなる混合ガスが用いられ、該原料ガス由来の水素が形成後の絶縁膜中に残留する。
【００５９】
上記のような絶縁膜中に残留する水素の存在は、不純物の観点から一般的には好ましくない。しかし、本発明者らは、本発明の構成を備えた光電変換素子において、光劣化などにより、アモルファスシリコン中の水素が脱離した場合、絶縁膜中に残留した水素がこの水素欠陥を補う機能を有することを新たに見出した。したがって、絶縁膜中に水素を含有させることで、光電変換素子の長寿命化を図ることができる。
【００６０】
ここで、絶縁膜中の水素含有量は、好ましくは０．００５ａｔ％以上０．０３ａｔ％以下である。０．０３ａｔ％を超過すると、絶縁膜形成後の太陽電池製造過程において、水素が脱離しやすく、絶縁膜に歪みや剥離が生じやすく好ましくない。また、０．００５ａｔ％未満であると、上記のような機能が十分に発揮されない場合があり好ましくない。
【００６１】
なお、水素含有量は、たとえばＦＴ−ＩＲ法によって、Ｎ−ＨやＳｉ−Ｈに由来する信号を積分することにより見積もることが可能である。また、「ａｔ％」とは、ａｔｏｍｉｃ  ｐｅｒｃｅｎｔａｇｅ、すなわち、原子個数濃度を示す。
【００６２】
また、上記絶縁膜は、単層膜であって良く、積層膜であっても良い。すなわち、本発明の絶縁膜は、熱酸化シリコン膜および／または窒化シリコン膜であることが好ましい。
【００６３】
また、本発明において、絶縁膜１５は、露出面の少なくとも一部に曲面および／または斜面を有している。そして、溝９の伸長する方向に対する垂直断面において、受光面側から入射する光の一部が、絶縁膜１５の露出面を構成する外郭線の少なくとも１点で全反射することが望ましい。該構成を備えることにより、受光面側から絶縁膜１５に入射した光が全反射して、半導体基板１内に戻されるため、さらに良好な光変換効率を得ることができる。
【００６４】
この理由について、図２を参照して説明する。図２は、図１に示された領域Ａの拡大図である。受光面側から半導体基板１を透過して絶縁膜１５に入射した光は、絶縁膜と空気との界面で反射する。このとき、反射点２０における接線２１と溝９の底面９ａを構成する直線とのなす角θは、反射点における法線２２と入射光とのなす角度（すなわち、反射点２０における光の入射角）と等しい。本発明者らは、絶縁膜の形状および各種膜質と、太陽電池の変換効率との関係を鋭意検討した結果、上記断面における絶縁膜１５の露出面を構成する外郭線の少なくとも１点においてθが特定の条件を満たすとき、太陽電池の変換効率が改善することを見出した。これは、入射光が全反射して半導体基板１の内部へ戻るため、短絡電流の増加に寄与しているからであると推測される。
【００６５】
ここで、絶縁膜１５が熱酸化シリコン膜である場合には、上記θは４３．５度以上であることが好ましく、絶縁膜１５が窒化シリコン膜である場合には、該θは３０．０度以上であることが好ましい。
【００６６】
また、絶縁膜１５は、溝９の側壁９ｂの少なくとも一部を覆うことが好ましく、より好ましくは絶縁膜１５と溝９の側壁９ｂの接する長さが第２の誘電体膜１０および第２の半導体膜１１の厚さの総和よりも長く、最も好ましくは絶縁膜１５が溝９の側壁９ｂの全面を覆うことが好適である。また、絶縁膜１５は、上記垂直断面において、溝９の底面９ａを構成する直線と接する部分の長さが１ｎｍ以上５００ｎｍ以下であることが好ましい。上記長さが１ｎｍ未満であると、ｐ型電極とｎ型電極とを電気的に分離する効果が十分に得られない場合があり、５００ｎｍを超過するとエッチングの際に剥離するなどの不都合を生じる場合があるため好ましくない。
【００６７】
さらに、絶縁膜１５と半導体基板１との界面における界面準位密度は１×１０12ｃｍ-2以下であることが好ましい。界面準位密度とは、絶縁膜１５と半導体基板１との界面に存在するダングリングボンド数の指標であり、界面準位密度が１×１０12ｃｍ-2を超過すると、該ダングリングボンドによって、半導体基板１内で生成された電子および／または正孔が捕捉されやすくなる傾向にあり、好ましくない。ここで、界面準位密度は、たとえば、Ｃ−Ｖ（容量−電圧）特性を測定することによって定量することができる。
【００６８】
≪誘電体膜≫
（第１の誘電体膜）
第１の誘電体膜５は、第１の半導体膜６と半導体基板１との間の電気伝導を妨げず、かつ第１の半導体膜６と半導体基板１との界面をパッシベーション可能な材料からなる膜であり、より好ましくはｉ型のノンドープ膜である。このような誘電体膜としては、薄膜化した酸化シリコン膜、窒化シリコン膜およびｉ型のアモルファスシリコン膜などを好適に用いることができる。
【００６９】
第１の誘電体膜５として、酸化シリコン膜や窒化シリコン膜を用いた場合、半導体基板１内で生成された電子は、第１の誘電体膜５をトンネルして、第１の半導体膜６に輸送される。このとき、第１の誘電体膜５の厚さが十分薄い場合には、電子の輸送が妨げられず、光電変換素子の直列抵抗を低減することができる。たとえば、第１の誘電体膜５の厚さが、１ｎｍ以上２０ｎｍ以下であれば、電子の輸送が妨げられず、好適である。
【００７０】
（第２の誘電体膜）
第２の誘電体膜１０は、第２の半導体膜１１と半導体基板１との間の電気伝導を妨げず、かつ第２の半導体膜１１と半導体基板１との界面をパッシベーション可能な材料からなる膜であり、より好ましくはｉ型のノンドープ膜である。このような誘電体膜としては、薄膜化した酸化シリコン膜、窒化シリコン膜およびｉ型のアモルファスシリコン膜などを好適に用いることができる。
【００７１】
第２の誘電体膜１０として、酸化シリコン膜や窒化シリコン膜を用いた場合、半導体基板１内で生成された正孔は、第２の誘電体膜１０をトンネルして、第２の半導体膜１１に輸送される。このとき、第２の誘電体膜１０の厚さが十分薄い場合には、正孔の輸送が妨げられず、光電変換素子の直列抵抗を低減することができる。たとえば、第２の誘電体膜１０の厚さが、１ｎｍ以上２０ｎｍ以下であれば、正孔の輸送が妨げられず、好適である。
【００７２】
半導体基板１と、第１の半導体膜６または第２の半導体膜１１との間に介在する膜が、上記のように酸化シリコン膜や窒化シリコン膜などの誘電体でない場合には、半導体基板１と、たとえばｎ型半導体である第１の半導体膜６の接合部付近で生成された電子・正孔のペアのうち、正孔は第１の半導体膜６内の多数キャリアである電子と再結合してしまい、有効電流として取り出すことができない可能性がある。
【００７３】
これに対して、本実施の形態の光電変換素子のように、誘電体膜を用いる場合には、誘電体のエネルギギャップが大きいため、半導体基板１内で生成された正孔と、第１の半導体膜６内の多数キャリアである電子とが、互いに干渉せず、再結合することがない。換言すれば、電子と正孔の再結合確率を確実に低減することができる。これにより、本実施の形態の光電変換素子は、変換効率を高めることができる。
【００７４】
（第３の誘電体膜）
第３の誘電体膜２は、半導体基板１の界面をパッシベーション可能な材料ならば特に制限されず、従来公知の誘電体膜を用いることができる。たとえば、ｉ型のアモルファス半導体膜などを用いることができる。第３の誘電体膜２の厚さも特に制限されず、たとえば、１ｎｍ以上２０ｎｍ以下とすることができる。
【００７５】
≪半導体膜≫
（第１の半導体膜）
第１の半導体膜６としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いても良い。第１の半導体膜６の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。ここで、第１の半導体膜６に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１の半導体膜６のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００７６】
（第２の半導体膜）
第２の半導体膜１１としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いても良い。第２の半導体膜１１の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。ここで、第２の半導体膜１１に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第２の半導体膜１１のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００７７】
（第３の半導体膜）
第３の半導体膜３としては、透光性を示す膜であれば特に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いることができる。第３の半導体膜３の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。ここで、第３の半導体膜３に含まれるｎ型不純物としては、たとえばリンを用いることができ、第３の半導体膜３のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００７８】
なお、本実施の形態において、第１の半導体膜、第２の半導体膜および第３の半導体膜は、非晶質膜であることが好ましい。
【００７９】
≪反射防止膜≫
反射防止膜４としては、たとえば、酸化シリコン膜、窒化シリコン膜などを用いることができ、反射防止膜４の厚さは、たとえば１０ｎｍ以上２００ｎｍ以下とすることができる。反射防止膜４の厚さが、１０ｎｍ未満であると、反射防止膜としての効果が十分に得られない場合があり、２００ｎｍを超過すると太陽光が透過し難くなるため好ましくない。
【００８０】
≪電極層≫
（第１の電極層）
第１の電極層１３としては、半導体膜とオーミック接合できる材料であれば、特に限定されず、従来公知の材料を広く採用することができる。たとえば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などを用いることができる。ここで、第１の電極層１３は、たとえばスパッタリング法により形成することができ、第１の電極層１３の厚さは、たとえば８０ｎｍ以下とすることができる。
【００８１】
（第２の電極層）
第２の電極層１４としては、金属的導電性を有する材料が好ましく、より好ましくは半導体膜とオーミック接合できる材料であり、光を全反射できる材料であればさらに好適である。たとえば、アルミニウム、チタン、パラジウム、銀、またはこれらの積層体などを用いることができる。ここで、第２の電極層１４は、たとえばスパッタリング法により形成することができ、第２の電極層１４の厚さは、たとえば０．５μｍ以下とすることができる。
【００８２】
なお、本実施の形態の光電変換素子において、第１の電極層１３は必須の要素ではなく、第１の電極層１３が設けられておらず、第１の半導体膜６および第２の半導体膜１１と第２の電極層１４とが直接接触している構成であっても、本発明の効果は示される。
【００８３】
このような本発明の光電変換素子は、以下のような製造方法によって製造される。換言すれば、以下のような製造方法によって製造される光電変換素子は、上記のような特性を示す。したがって、本発明の光電変換素子は、高い変換効率を有し、簡易な製造工程によって製造できるという優れた効果を有する。
【００８４】
＜光電変換素子の製造方法＞
以下、図３〜図１６の模式的断面図を参照して、実施の形態の光電変換素子の製造方法の一例について説明する。なお、以下に示す例はあくまでも一例であり、各操作の順序は以下の例に限定されず、適宜変更することができる。
【００８５】
まず、図３に示すように、ｎ型単結晶シリコンからなる半導体基板１の受光面の反対側（すなわち、裏面）に、開口部８を備えた耐アルカリ性のレジスト膜７を形成する。
【００８６】
ここで、レジスト膜７は、特に限定されないが、たとえば、耐アルカリ性のレジストインクをインクジェット法により、開口部８の形成箇所以外の箇所に印刷し、それを乾燥させることにより形成したものなどを用いることができる。
【００８７】
次に、図４に示すように、レジスト膜７の開口部８から露出している半導体基板１の裏面の一部を除去することによって、底面９ａと、底面９ａの両側から半導体基板１の厚さ方向に伸長する側壁９ｂとからなる溝９を形成する。ここでは、まずドライエッチングによって異方性をもったエッチングを行なった後、ウエットエッチングによって、ドライエッチングにより生成されたダメージ層を除去することが好ましい。
【００８８】
次に、レジスト膜７を除去し、洗浄した後、図５に示すように、溝９の底面９ａおよび側壁９ｂを含む、半導体基板１の裏面全体に、絶縁膜１５を形成する。絶縁膜１５の形成方法は特に限定されず、従来公知のいかなる方法も採用できる。
【００８９】
絶縁膜１５が酸化シリコン膜である場合、スチーム酸化、常圧ＣＶＤ法などによっても形成することができるが、熱酸化法によって形成されることが好ましい。ここで、熱酸化法による処理温度は８００℃〜１１００℃であることが好ましい。熱酸化法による膜形成は、簡易な方法であり、他の製法に比べ、形成される酸化シリコン膜の性質が良く、緻密であり、かつパッシベーション効果が高く好適である。ここで、形成される絶縁膜１５の厚さは、処理時間によって調製可能であり、たとえば１ｎｍ以上５００ｎｍ以下とすることができる。また、熱酸化処理後に、水素アニール処理を行なっても良い。ここで、水素アニール処理の処理温度は、たとえば３００℃〜５００℃とすることができる。
【００９０】
また、絶縁膜１５が窒化シリコン膜である場合、蒸着法などによっても形成することができるが、プラズマＣＶＤ法によって形成されることが好ましい。プラズマＣＶＤ法によって、窒化シリコン膜を形成する場合、原料ガスとしてシラン（ＳｉＨ4）ガスとアンモニア（ＮＨ3）ガスとからなる混合ガスなどを用いることができる。ここで、形成される絶縁膜１５の厚さは、製膜時間や製膜圧力などによって調製可能であり、たとえば１ｎｍ以上５００ｎｍ以下とすることができる。
【００９１】
上記のような条件によれば、熱酸化シリコン膜または窒化シリコン膜と半導体基板１との界面における界面準位密度を１×１０12ｃｍ-2以下とすることができ、光電変換素子の変換効率を高めることができる。
【００９２】
次に、図６に示すように、溝９の底面９ａを含む半導体基板１の裏面の平面部に形成された絶縁膜１５を除去する。このようにすることで、溝９の側壁９ｂに絶縁膜１５が形成された半導体基板１を得ることができる。絶縁膜１５を除去する方法としては、特に限定されず、ドライエッチング、ウエットエッチングのいずれを用いても良い。ここで、エッチング条件を調整することによって、絶縁膜１５の露出部の少なくとも一部に曲面および／または斜面を形成することができる。
【００９３】
ここで、絶縁膜１５の屈折率は、絶縁膜１５を構成する材料によって変化する。たとえば、熱酸化シリコン膜である場合には屈折率は１．４５程度であり、窒化シリコン膜である場合には屈折率は２．０程度である。また、たとえば、窒化シリコン膜の屈折率は、製膜時のシラン（ＳｉＨ4）ガスとアンモニア（ＮＨ3）ガスの混合比によっても制御可能である。したがって、絶縁膜１５と空気との界面において、受光面側から入射した光を全反射させるためには、絶縁膜１５の屈折率に応じて、絶縁膜１５の露出面の形状（すなわち、溝９の伸長する方向に対する垂直断面における絶縁膜１５の露出面を構成する外郭線の形状）を適宜設定することが好ましい。
【００９４】
次に、図７に示すように、ｎ型単結晶シリコンからなる半導体基板１の受光面の全面に、ｉ型のアモルファスシリコンからなる第３の誘電体膜２およびｎ型のアモルファスシリコンからなる第３の半導体膜３を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００９５】
次に、図８に示すように、第３の半導体膜３の全面に反射防止膜４を、たとえばスパッタリング法、ＣＶＤ法、蒸着法などにより積層する。
【００９６】
次に、図９に示すように、溝９の側壁９ｂに絶縁膜１５を有する半導体基板１の裏面全面に、ｉ型のアモルファスシリコンからなる第２の誘電体膜１０およびｐ型のアモルファスシリコンからなる第２の半導体膜１１を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００９７】
次に、図１０に示すように、溝９の少なくとも一部にマスク材１２を埋め込む。ここで、マスク材１２による溝９の埋め込みは、たとえば、マスク材１２を加熱して溶融状態とし、それをインクジェット法により、溝９を埋め込むように選択的に塗布して、冷却して固化状態とした後に乾燥させることにより行なうことができる。
【００９８】
ここで、マスク材１２としては、第２の誘電体膜１０および第２の半導体膜１１のエッチングマスクとして機能するものであれば特に限定されないが、なかでもホットメルト接着剤を用いることが好ましい。なお、ホットメルト接着剤は、常温では固体状態であるが、加熱により溶融状態となり、塗布後の滲みが少ないという特性を有する。
【００９９】
次に、図１１に示すように、マスク材１２によって被覆されていない第２の誘電体膜１０および第２の半導体膜１１を除去する。ここで、第２の誘電体膜１０および第２の半導体膜１１を除去する方法は特に限定されないが、ドライエッチングを用いることが好適である。
【０１００】
次に、図１２に示すように、マスク材１２を除去し、その後洗浄する。ここで、マスク材１２を除去する方法は、特に限定されないが、たとえばマスク材１２がホットメルト接着剤からなる場合には、マスク材１２を温水に浸漬して剥離する方法などが挙げられる。
【０１０１】
次に、図１３に示すように、マスク材１２を除去した後の半導体基板１の裏面の全面上に、ｉ型のアモルファスシリコンからなる第１の誘電体膜５およびｎ型のアモルファスシリコンからなる第１の半導体膜６を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【０１０２】
次に、図１４に示すように、半導体基板１の裏面の開口部８以外の部分に、レジスト膜１６を形成する。ここで、レジスト膜１６は、特に限定されず、たとえば、上記で例示したものを用いることができる。
【０１０３】
次に、図１５に示すように、レジスト膜１６の開口部８から露出している第１の誘電体膜５および第１の半導体膜６を除去し、溝９の中に形成された第２の半導体膜１１を露出させる。ここで、第１の誘電体膜５および第１の半導体膜６を除去する方法としては、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。すなわち、ｐ型の第２の半導体膜１１は、アルカリ溶液を用いたウエットエッチングでは除去され難いため、第２の半導体膜１１がエッチングストップ層として機能して、第１の誘電体膜５および第１の半導体膜６を確実に除去することができる。ここで、アルカリ溶液としては、特に限定されず、たとえば、上記で例示したものを用いることができる。
【０１０４】
次に、図１６に示すように、レジスト膜１６を除去し、その後洗浄する。
次に、半導体基板１の裏面側の全面に電極層を形成する工程を行なう。これにより、電極層は、第１の半導体膜６の裏面の全面と、溝９の第２の半導体膜１１の全面と、溝９の側壁９ｂ上に形成された絶縁膜の露出部と、を覆うようにして形成される。
【０１０５】
以下、電極層が第１の電極層１３と第２の電極層とからなる積層体である場合の製造方法を例示するが、上述のように、第１の電極層を形成せず、第２の電極層のみを形成しても良い。
【０１０６】
第１の電極層１３としては、導電性を有する材料を用いることができ、たとえばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などを用いることができる。
【０１０７】
第１の電極層１３は、たとえばスパッタリング法により形成することができ、第１の電極層１３の厚さは、たとえば８０ｎｍ以下とすることができる。
【０１０８】
次に、第１の電極層１３の裏面の全面上に、第２の電極層１４を形成する工程を行なう。
【０１０９】
第２の電極層１４としては、導電性を有する材料を用いることができ、たとえばアルミニウム、チタン、パラジウム、銀、またはこれらの積層体などを用いることができる。
【０１１０】
第２の電極層１４は、たとえばスパッタリング法により形成することができ、第２の電極層１４の厚さは、たとえば０．５μｍ以下とすることができる。
【０１１１】
その後、図１に示すように、溝９の側壁９ｂに形成された絶縁膜の露出部上の第１の電極層１３および第２の電極層１４を除去する。
【０１１２】
第１の電極層１３および第２の電極層１４を除去する方法は、特に限定されないが、たとえば、塩酸を用いたウエットエッチングによって行なうことができる。すなわち、溝９の側壁９ｂに形成された絶縁膜の露出部上の第１の電極層１３および第２の電極層１４の厚さは、絶縁膜の露出部以外の部分に付着した第１の電極層１３および第２の電極層１４の厚さと比べて薄いため、エッチング速度およびエッチング時間をコントロールすることによって、溝９の側壁９ｂに形成された絶縁膜の露出部上の第１の電極層１３および第２の電極層１４を選択的に除去することが可能である。
【０１１３】
本実施の形態によれば、図１７〜図３３に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストの複雑なパターンニング工程を行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。
【０１１４】
また、本実施の形態においては、ｐ型電極（第２の半導体膜１１の上の電極）およびｎ型電極（第１の半導体膜６の上の電極）を半導体基板１の厚さ方向の異なる位置に形成しているため、半導体基板１の裏面におけるｐ型電極とｎ型電極との間の隙間を小さくすることができるとともに、このような隙間の小さいｐ型電極とｎ型電極とを形成するための精密なパターンニングをする必要がない。ここで、アモルファス膜（第１の半導体膜６および第２の半導体膜１１）は水平方向（膜の面方向）には電流が流れにくいため、半導体基板１の裏面のｐ型電極とｎ型電極との間の隙間はできるだけ小さい方が高い変換効率を有する光電変換素子を得る観点からは好ましい。そして、本実施の形態においては、上記のようにｐ型電極とｎ型電極を、裏面に形成された溝および溝側壁に形成された絶縁膜によって、電気的に分離するため、電気的に分離が不十分な場合に生じる変換効率の低下が防止される。
【０１１５】
さらに、本実施の形態においては、半導体基板１の裏面の全平面をｐ型電極とｎ型電極とで覆うことができるため、半導体基板１の受光面側から入射した光のうち吸収されずに半導体基板１の裏面側に透過してきた光をｐ型電極およびｎ型電極で反射することができる。また、溝側壁に形成された絶縁膜により、溝側壁に透過してきた光をも反射することができる。
【０１１６】
またさらに、本実施の形態においては、半導体基板１の溝の底面を含む、半導体基板１の裏面の全平面がｉ型の誘電体膜、ｎ型の半導体膜およびｐ型の半導体膜によってパッシベーションされており、加えて溝の側壁も絶縁膜によってパッシベーションされている。したがって、半導体基板１の裏面全体において良好なパッシベーション特性を得ることができ、半導体基板１の表面でのキャリア再結合を抑制することができる。
【０１１７】
以上の理由により、本実施の形態においては、図３３に示す構造を有する太陽電池よりも高い変換効率を有する光電変換素子を得ることができる。また、本実施の形態においては、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる。
【０１１８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１１９】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができる。
【符号の説明】
【０１２０】
１  半導体基板、２  第３の誘電体膜、３  第３の半導体膜、４  反射防止膜、５
第１の誘電体膜、６  第１の半導体膜、７，１６  レジスト膜、８  開口部、９  溝、９ａ  底面、９ｂ  側壁、１０  第２の誘電体膜、１１  第２の半導体膜、１２  マスク材、１３  第１の電極層、１４  第２の電極層、１５  絶縁膜、２０  反射点、２１  接線、２２  法線、１０１  ｃ−Ｓｉ（ｎ）基板、１０２  ａ−Ｓｉ（ｉ／ｐ）層、１０３  ａ−Ｓｉ（ｉ／ｎ）層、１０４  フォトレジスト膜、１０５  ａ−Ｓｉ（ｉ／ｎ）層、１０６  フォトレジスト膜、１０７  透明導電酸化膜、１０８，１０９  フォトレジスト膜、１１０  裏面電極層、１１１  反射防止膜。
【図１】
2014067803.tif 000003
【図２】
2014067803.tif 000004
【図３】
2014067803.tif 000005
【図４】
2014067803.tif 000006
【図５】
2014067803.tif 000007
【図６】
2014067803.tif 000008
【図７】
2014067803.tif 000009
【図８】
2014067803.tif 000010
【図９】
2014067803.tif 000011
【図１０】
2014067803.tif 000012
【図１１】
2014067803.tif 000013
【図１２】
2014067803.tif 000014
【図１３】
2014067803.tif 000015
【図１４】
2014067803.tif 000016
【図１５】
2014067803.tif 000017
【図１６】
2014067803.tif 000018
【図１７】
2014067803.tif 000019
【図１８】
2014067803.tif 000020
【図１９】
2014067803.tif 000021
【図２０】
2014067803.tif 000022
【図２１】
2014067803.tif 000023
【図２２】
2014067803.tif 000024
【図２３】
2014067803.tif 000025
【図２４】
2014067803.tif 000026
【図２５】
2014067803.tif 000027
【図２６】
2014067803.tif 000028
【図２７】
2014067803.tif 000029
【図２８】
2014067803.tif 000030
【図２９】
2014067803.tif 000031
【図３０】
2014067803.tif 000032
【図３１】
2014067803.tif 000033
【図３２】
2014067803.tif 000034
【図３３】
2014067803.tif 000035