(57)【要約】【課題】集積度を向上させることが可能な半導体装置、及び半導体装置の製造方法を提供する。【解決手段】平面的に配置される複数の単位セルを備え、各単位セルは、トランジスタを有し、該トランジスタのゲート電極８が設けられる溝５の底部にダイオードを構成するＰ型アノード領域６を設けている。そして、溝５内の一部の領域において、ソース電極１３とＰ型アノード領域６が電気的に接続され、溝５内の他の領域において、該溝５内の一方の側面に形成されたゲート電極８と、他方の側面に形成されたゲート電極８が、該溝５の底部を通じて電気的に接続される。このため、半導体装置の集積度を向上させることができる。【選択図】      図１
2014127548.tif 000002
【特許請求の範囲】
【請求項１】
平面的に配置される複数の単位セルを備えた半導体装置において、
前記各単位セルは、
半導体基板と、前記半導体基板の一方の主面に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、隣接する単位セルとの境界部に設けられ、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る溝と、前記溝内の側面に、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極上に形成されて、前記ゲート電極を覆う層間絶縁膜と、前記ウェル領域および前記ソース領域に接続されたソース電極と、前記半導体基板の他方の主面に接続されたドレイン電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記溝の底部にて前記カソード領域と接触する領域をアノード領域としたダイオードと、
を含み、
前記溝内の一部の領域において、前記ソース電極は前記アノード領域と電気的に接続され、
前記溝内の他の領域において、該溝内の一方の側面に形成されたゲート電極と、他方の側面に形成されたゲート電極が、該溝の底部を通じて電気的に接続されることを特徴とする半導体装置。
【請求項２】
前記溝は、前記半導体基板を平面視した際に、縦方向、及び横方向に複数形成された網目状に設けられて、複数の前記単位セルを区分し、
前記溝内の一方の側面に形成されたゲート電極と、他方の側面に形成されたゲート電極は、縦方向の溝と横方向の溝の交点となる領域にて、各溝の底部を通じて電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
平面的に配置される複数の単位セルを備えた半導体装置において、
前記各単位セルは、
半導体基板と、前記半導体基板の一方の主面に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、隣接する単位セルとの境界部に設けられ、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る溝と、前記溝内の全体または溝内の側面に、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極上に形成されて、前記ゲート電極を覆う層間絶縁膜と、前記ウェル領域および前記ソース領域に接続されたソース電極と、前記半導体基板の他方の主面に接続されたドレイン電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記溝の底部にて前記カソード領域と接触する領域をアノード領域としたダイオードと、
を含み、
前記溝は、幅ａの第１の溝と、前記幅ａよりも短い幅ｂの第２の溝からなり、前記第１の溝内では前記ソース電極が前記アノード領域と電気的に接続され、
前記第２の溝内にはゲート電極が設けられ、該ゲート電極により、互いに隣接する単位セルのゲート電極どうしが電気的に接続されることを特徴とする半導体装置。
【請求項４】
前記アノード領域の少なくとも一部は、前記ドリフト領域内に第２導電型の領域として形成され、前記ドリフト領域との接合面で、該ドリフト領域をカソードとするＰＮ接合型のダイオードを形成することを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記アノード領域は、前記ドリフト領域とは異なる材料で形成され、前記ドリフト領域との接合面でユニポーラ型のダイオードを構成することを特徴とする請求項１〜請求項３のいずれか１項に記載の半導体装置。
【請求項６】
前記アノード領域は、前記ドリフト領域とバンドギャップが異なる半導体で形成されていることを特徴とする請求項１〜請求項３または請求項５のいずれか１項に記載の半導体装置。
【請求項７】
平面的に配置される複数の単位セルを備え、
前記各単位セルは、
半導体基板と、前記半導体基板の一方の主面に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、隣接する単位セルとの境界部に設けられ、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る溝と、前記溝内の側面に、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極上に形成されて、前記ゲート電極を覆う層間絶縁膜と、前記ウェル領域および前記ソース領域に接続されたソース電極と、前記半導体基板の他方の主面に接続されたドレイン電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記溝の底部にて前記カソード領域と接触する領域をアノード領域としたダイオードと、
を含む半導体装置を製造する半導体装置の製造方法において、
前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る深さの前記溝を形成する第１の工程と、
前記溝の内面、及び前記ソース領域の表面にゲート絶縁膜を形成する第２の工程と、
前記第２の工程の後に、前記溝内に溝幅の１／２未満となる膜厚のゲート電極材料を堆積して、前記ゲート電極を形成する第３の工程と、
前記溝の一部の領域の底部にて、前記ドリフト領域の表面を露出させ、前記溝の他の領域をマスクし、その底部にて該溝内の一方の側面に形成されたゲート電極と他方の側面に形成されたゲート電極が、溝の底部を通じて電気的に接続された状態とする第４の工程と、
前記ゲート電極と、前記アノード領域及びソース領域とを絶縁する前記層間絶縁膜を形成する第５の工程と、
前記溝の一部の領域の直下のドリフト領域内、或いは溝の内部にアノード領域を形成する第６の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記溝は、前記半導体基板を平面視した際に、縦方向、及び横方向に複数形成された網目状に設けられて、複数の前記単位セルを区分し、
前記第４の工程において、前記溝の一部の領域は、前記溝の交点を含む領域であり、これ以外の領域を前記溝の他の領域とすることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記溝は、前記半導体基板を平面視した際に、縦方向、及び横方向に複数形成された網目状に設けられて、複数の前記単位セルを区分し、
前記第４の工程において、前記溝の他の領域は、前記溝の交点を含む領域であり、これ以外の領域を前記溝の一部の領域とすることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
平面的に配置される複数の単位セルを備え、
前記各単位セルは、
半導体基板と、前記半導体基板の一方の主面に形成された第１導電型のドリフト領域と、前記ドリフト領域内に形成された第２導電型のウェル領域と、前記ウェル領域内に形成された第１導電型のソース領域と、隣接する単位セルとの境界部に設けられ、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る溝と、前記溝内全体または溝内の側面に、ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極上に形成されて、前記ゲート電極を覆う層間絶縁膜と、前記ウェル領域および前記ソース領域に接続されたソース電極と、前記半導体基板の他方の主面に接続されたドレイン電極と、を有するトランジスタと、
前記ドリフト領域をカソード領域とし、前記溝の底部にて前記カソード領域と接触する領域をアノード領域としたダイオードと、
を含む半導体装置を製造する製造方法において、
前記溝は、幅ａの第１の溝と、幅ａよりも短い幅ｂの第２の溝からなり、前記ソース領域ならびに前記ウェル領域を貫通して前記ドリフト領域に至る深さの前記第１の溝及び第２の溝を形成する第７の工程と、
前記第１の溝及び第２の溝の内面、及び前記ソース領域の表面にゲート絶縁膜を形成する第８の工程と、
前記第２の工程の後に、前記第１の溝内に溝幅の１／２未満となる膜厚のゲート電極材料を堆積し、且つ第２の溝内全体にゲート電極材料を堆積して、前記ゲート電極を形成する第９の工程と、
前記第１の溝の底部にて、前記ドリフト領域の表面を露出させる第１０の工程と、
前記ゲート電極と、前記アノード領域及びソース領域とを絶縁する前記層間絶縁膜を形成する第１１の工程と、
前記第１の溝直下のドリフト領域内にアノード領域を形成する第１２の工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に係り、特に、集積度を向上させる技術に関する。
【背景技術】
【０００２】
高耐圧で大電流を流すことが可能な炭化珪素を用いた電界効果トランジスタを、誘導性負荷の駆動用スイッチとして利用する場合に、還流用ダイオード、及び電界効果トランジスタを同一の半導体基板上に形成したいという要望がある。
【０００３】
このような炭化珪素半導体装置として、従来より特開平９−２６０６５０号公報（特許文献１）に開示されたものが知られている。該特許文献１には、炭化珪素用いた電界効果トランジスタであって、ゲート絶縁電極をトレンチの中に埋め込んだ縦型電界効果トランジスタが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−２６０６５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に開示された従来の半導体装置では、集積度が高いとはいえない。そこで、トランジスタと環流用ダイオードを同一の半導体装置に搭載するに当たり、トランジスタと環流用ダイオードとの配置を考慮して集積度をより一層向上させたいという要望が高まっていた。
【０００６】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、集積度を向上させることが可能な半導体装置、及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本願発明は、平面的に配置される複数の単位セルを備え、各単位セルは、トランジスタを有し、該トランジスタのゲート電極が設けられる溝の底にダイオードを構成するアノード領域を設けている。そして、ソース電極とアノード領域が電気的に接続され、溝内の他の領域において、該溝内の一方の側面に形成されたゲート電極と、他方の側面に形成されたゲート電極が、該溝の底部を通じて電気的に接続される。
【発明の効果】
【０００８】
本発明では、溝内の一部の領域において、ソース電極とアノード領域が電気的に接続され、溝内の他の領域において、該溝内の一方の側面に形成されたゲート電極と、他方の側面に形成されたゲート電極が、該溝の底部を通じて電気的に接続される。従って、半導体装置に形成された各単位セル毎のゲート電極を電気的に接続することができ、集積度を向上させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る半導体装置の構成を示す断面図である。
【図２】本発明の第１実施形態に係る半導体装置の平面レイアウト図である。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、炭化珪素基体上にドリフト領域を形成した様子を示す。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ウェル領域、ソース領域を形成した様子を示す。
【図５】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、溝を形成した様子を示す。
【図６Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。
【図６Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜を形成した様子を示す。
【図７Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極材料を形成した様子を示す。
【図７Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極材料を形成した様子を示す。
【図８Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をパターニングする様子を示す。
【図８Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をパターニングする様子を示す。
【図８Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をパターニングする様子を示す。
【図９Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングする様子を示す。
【図９Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングする様子を示す。
【図９Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極をエッチングする様子を示す。
【図１０Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、Ｐ型アノード領域を形成する様子を示す。
【図１０Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、Ｐ型アノード領域を形成する様子を示す。
【図１０Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、Ｐ型アノード領域を形成する様子を示す。
【図１１Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングする様子を示す。
【図１１Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングする様子を示す。
【図１１Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート絶縁膜をエッチングする様子を示す。
【図１２Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成する様子を示す。
【図１２Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成する様子を示す。
【図１２Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜を形成する様子を示す。
【図１３Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極８を露出するためのパターニングを実施する様子を示す。
【図１３Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極８を露出するためのパターニングを実施する様子を示す。
【図１３Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ゲート電極８を露出するためのパターニングを実施する様子を示す。
【図１４Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【図１４Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【図１４Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【図１５Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極、ドレイン電極を形成する様子を示す。
【図１５Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極、ドレイン電極を形成する様子を示す。
【図１５Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極、ドレイン電極を形成する様子を示す。
【図１６Ａ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極とゲート電極を絶縁する様子を示す。
【図１６Ｂ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極とゲート電極を絶縁する様子を示す。
【図１６Ｃ】本発明の第１実施形態に係る半導体装置の製造方法を示す工程断面図であり、ソース電極とゲート電極を絶縁する様子を示す。
【図１７】本発明の第２実施形態に係る半導体装置の平面レイアウト図である。
【図１８】本発明の第３実施形態に係る半導体装置の平面レイアウト図である。
【図１９】本発明の第３実施形態に係る半導体装置の断面図である。
【図２０】本発明の第４実施形態に係る半導体装置の断面図である。
【図２１Ａ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成する様子を示す。
【図２１Ｂ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成する様子を示す。
【図２１Ｃ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種材料アノード領域を形成する様子を示す。
【図２２Ａ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種アノード領域をエッチングする様子を示す。
【図２２Ｂ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種アノード領域をエッチングする様子を示す。
【図２２Ｃ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、異種アノード領域をエッチングする様子を示す。
【図２３Ａ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【図２３Ｂ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【図２３Ｃ】本発明の第４実施形態に係る半導体装置の製造方法を示す工程断面図であり、層間絶縁膜をエッチングする様子を示す。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。なお、本実施形態では、Ｎ型を第１導電型とし、Ｐ型を第２導電型として説明するが、Ｐ型を第１導電型とし、Ｎ型を第２導電型としても良い。
【００１１】
［第１実施形態の説明］
図１は、本発明の第１実施形態に係る半導体装置の断面図である。また、図２は、第１実施形態に係る半導体装置の平面図であり、図１に示すＡ−Ａ’断面を示している。即ち、図１に示す矩形状の単位セルが複数個マトリクス状に配置して構成されており、図１のＡ−Ａ’断面が図２に示す形状となっている。図１に示す例では、４×４個の単位セルがマトリクス状に配置されている。また、該半導体装置を平面視した際に、縦方向、及び横方向に網目状に溝５が形成され、該溝５により、複数の単位セルが区分されている。なお、図１における縦方向の長さは、理解を促進するために誇張して記載している。
【００１２】
図１に示すように、第１実施形態に係る半導体装置は、Ｎ型高濃度のＮ＋型炭化珪素基体１を有し、該Ｎ＋型炭化珪素基体１の表面上には、炭化珪素からなるＮ型低濃度のドリフト領域２（第１導電型のドリフト領域）が形成されている。
【００１３】
ドリフト領域２の主面側には、Ｐ型ウェル領域３（第２導電型のウェル領域）、及びＮ＋型ソース領域４（第１導電型のソース領域）が形成されている。更に、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を貫通するように、溝５が形成されている。溝５の底部の一部には、Ｐ型アノード領域６が形成されている。即ち、溝５は、隣接する単位セルどうしの境界部に設けられ、ソース領域４及びＰ型ウェル領域３を貫通してドリフト領域２に至るように形成されている。
【００１４】
また、ドリフト領域２と、Ｐ型ウェル領域３、及び、Ｎ＋型ソース領域４に接するように、溝５の側面、及び溝５の底部の一部に、ゲート絶縁膜７が形成されている。
【００１５】
溝５の側面には、ゲート絶縁膜７を介してゲート電極８が形成されている。該ゲート電極８は、層間絶縁膜９に覆われている。また、溝５の内部には、層間絶縁膜９によってコンタクトホール１０が形成されている。
【００１６】
コンタクトホール１０の直下のドリフト領域２内には、Ｐ型アノード領域６が形成される。層間絶縁膜９、及びＮ＋型ソース領域４上側には、ソース電極１３が形成され、Ｐ型アノード領域６、及びＮ＋型ソース領域４を電気的に低抵抗でオーミック接続している。また、ゲート電極８とソース電極１３は、層間絶縁膜９により絶縁されている。更に、Ｎ＋型炭化珪素基体１の裏面（図１中、下方の面）には、ドレイン電極１２が電気的に低抵抗でオーミック接続されている。
【００１７】
即ち、本実施形態に係る半導体装置は、半導体基板の一方の主面上に形成されたＮ型のドリフト領域２と、ドリフト領域２内に形成されたＰ型のウェル領域３と、ウェル領域３内に形成されたＮ型のソース領域４と、ウェル領域３に形成された溝５と、ゲート絶縁膜７を介して該溝５内に形成したゲート電極８とを含むトランジスタを有している。また、ドリフト領域２をカソード領域とし、このカソード領域と接触するＰ型アノード領域６を含むダイオードを有している。
【００１８】
更に、Ｐ型アノード領域６の少なくとも一部は、ドリフト領域２内に形成され、ドリフト領域２との接合面で、該ドリフト領域をカソードとするＰＮ接合型のダイオードを形成する。
【００１９】
また、図２に示すように、溝５は網目状に構成され、Ｂ−Ｂ’断面（図１５Ｃ）に示すように、ソース電極１３が溝５の底部と接触しない領域（溝内の他の領域）が数箇所に形成されている。つまり、図１に示すように、溝５の底部にＰ型アノード領域６が形成されている部位においては、ソース電極１３は溝５の底部と接触するが、Ｐ型アノード領域６が形成されていない部位（図２のＢ−Ｂ’で示す部位）では、ソース電極１３は溝５の底部と接触しない。
【００２０】
即ち、溝５内の一部の領域において、ソース電極１３はＰ型アノード領域６と電気的に接続され、溝５内の他の領域において、該溝５内の一方の側面に形成されたゲート電極８と、他方の側面に形成されたゲート電極８が、該溝５の底部を通じて電気的に接続されている。
【００２１】
そして、ソース電極１３が溝５の底部と接触しない領域（図２のＢ−Ｂ’断面図１５Ｃに示す）において、溝５の底部はゲート絶縁膜７を介してゲート電極８と接触する。これにより、溝５内部の両側面にあるゲート電極８が電気的に接続される。即ち、後述する図１６Ｃに示すように、ゲート電極８が設けられている。
【００２２】
次に、図３〜図１６Ｃを参照して、第１実施形態に係る半導体装置の製造方法について説明する。初めに、図３に示すように、Ｎ＋型炭化珪素基体１上にＮ−型炭化珪素エピタキシャル層からなるドリフト領域２を形成する。炭化珪素にはいくつかのポリタイプ（結晶多形）が存在するが、ここでは代表的な４Ｈとして説明する。Ｎ＋型炭化珪素基体１は、数十から数百μｍ程度の厚みを有する。Ｎ−型のドリフト領域２は、例えば不純物濃度が１Ｅ１４〜１Ｅ１８ｃｍ−３、厚さが数μｍ〜数十μｍとして形成される。
【００２３】
次いで、図４に示すように、ドリフト領域２にイオン注入によってＰ型ウェル領域３、及びＮ＋型ソース領域４を形成する。ここで、イオン注入領域をパターニングするために、下記に示す工程により、ドリフト領域２上にマスク材を形成してもよい。
【００２４】
マスク材としては、シリコン酸化膜を用いることができ、堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。次に、マスク材上にレジストをパターニングする（図示省略）。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。パターニングされたレジストをマスクにして、マスク材をエッチングする。エッチング方法としては、フッ酸を用いたウエットエッチングや、反応性イオンエッチング等の、ドライエッチングを用いることができる。
【００２５】
次に、レジストを酸素プラズマや硫酸等で除去する。マスク材をマスクにして、Ｐ型、及びＮ型不純物をイオン注入し、Ｐ型ウェル領域３、及びＮ＋型ソース領域４を形成する。Ｐ型不純物としては、アルミやボロンを用いることができる。また、Ｎ型不純物としては窒素を用いることができる。この際、基体温度を６００℃程度に加熱した状態でイオン注入することで、注入領域に結晶欠陥が生じることを抑制できる。イオン注入後、マスク材を例えばフッ酸を用いたウェットエッチングによって除去する。その後、イオン注入した不純物を熱処理することで活性化する。熱処理温度としては１７００℃程度の温度を用いることができ、雰囲気としてはアルゴンや窒素を好適に用いることができる。
【００２６】
その後、図５に示すように、ドリフト領域２に溝５を形成する。この処理では、まず、Ｎ＋型ソース領域４上にマスク層１４を形成する。マスク層１４としては、図４に示した処理と同様に、パターニングされたシリコン酸化膜を使用することができる。次に、マスク層１４をマスクとして溝５を形成する。溝５を形成する方法としては、ドライエッチング法が好適に用いられる。溝５の深さとしては、Ｐ型ウェル領域３の深さより深くする必要がある。即ち、ソース領域４ならびにＰ型ウェル領域３を貫通してドリフト領域２に至る深さの溝５を形成する（第１の工程、第７の工程）。そして、溝５を形成した後、マスク層１４を除去する。例えば、マスクはシリコン酸化膜の場合は、フッ酸洗浄で除去する。
【００２７】
次に、図６Ａ、図６Ｂに示すように、ゲート絶縁膜７を形成する。即ち、溝５の内面、及びソース領域４の表面にゲート絶縁膜７を形成する（第２の工程、第８の工程）。図６Ｂは、図６Ａの一点鎖線部右側の断面図であり、溝５の終端の形状を示す。この処理は、熱酸化法を用いても、堆積法を用いても構わない。一例として、熱酸化の場合には、基体を酸素雰囲気中に、温度を１１００℃程度に加熱することで、基体が酸素に触れる全ての部分において、シリコン酸化膜が形成される。ゲート絶縁膜７を形成後、Ｐ型ウェル領域３とゲート絶縁膜７の界面の界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏ等の雰囲気中で１０００℃程度のアニールを行っても良い。
【００２８】
次いで、図７Ａ、図７Ｂに示すように、ゲート電極８を堆積する。図７Ｂは、図７Ａの一点鎖線部右側の断面図であり、溝５の終端の形状を示す。ゲート電極８となる材料は、ポリシリコンが一般的で、ここではポリシリコンを用いる場合を例に挙げて説明する。ポリシリコンの堆積方法としては、減圧ＣＶＤ法を用いることができる。ポリシリコンの堆積厚さは、溝５の幅の１／２よりも小さい値にする。これにより、溝５をポリシリコンで埋めずに、溝５の側壁と底部には、ほぼ同一の厚さでポリシリコンを堆積することができる。例えば、溝５の幅が２μｍの場合は、ポリシリコンの厚さは１μｍよりも薄くする。また、ポリシリコン堆積後に、９５０℃でＰＯＣｌ３（塩化ホスホリル）中にアニールすることで、Ｎ型のポリシリコンが形成され、ゲート電極８に導電性を持たせる。即ち、溝５内に、溝幅の１／２未満となる膜圧のゲート電極材料を堆積して、ゲート電極８を形成する（第３の工程）。
【００２９】
その後、図８Ａ、図８Ｂ、図８Ｃに示すように、ゲート電極電位制御用ＰＡＤ１１（図２参照）、及びソース電極１３（図２のＢ−Ｂ’参照）が溝５の底部と接しない領域を形成するために、パターニングを行う。図８Ａは、図２のＣ−Ｃ’断面の工程図を示す。図８Ｂは、図８Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図８Ｃは、図２のＢ−Ｂ’の工程図断面を示す。この処理では、ゲート電極８のポリシリコンの表面にレジストマスク層１４を塗り、パターニングを行う。パターニングの方法としては、一般的なフォトリソグラフィー法を用いることができる。
【００３０】
次に、図９Ａ、図９Ｂ、図９Ｃに示すように、ゲート電極８の材料であるポリシリコンのエッチングを行う。図９Ａは、図２のＣ−Ｃ’断面の工程図を示す。図９Ｂは、図９Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図９Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理では、エッチング後、レジストの下部以外にポリシリコンが残らないように、且つ、溝５の側壁にあるポリシリコンは、Ｐ型ウェル領域３を被せるようにエッチング量を設定する。エッチングは異方性エッチング法を用いる。その後、レジストマスクを酸素プラズマや硫酸等で除去する。
【００３１】
次いで、図１０Ａ、図１０Ｂ、図１０Ｃに示すように、Ｐ型アノード領域６を形成する。図１０Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１０Ｂは、図１０Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１０Ｃは、図２のＢ−Ｂ’断面の工程図を示す。Ｐ型アノード領域６の形成方法としては、イオン注入を用いることができる。イオン注入時のマスクとして、図５に示した処理で用いたマスク層１４を使用することで、溝５の底部の一部にセルフアラインでＰ型アノード領域６を形成することができる。
【００３２】
即ち、溝５の一部の領域の直下のドリフト領域２内、或いは溝５の内部にＰ型アノード領域６を形成する（第６の工程、第１２の工程）
図１０Ａ〜図１０Ｃでは、図９Ａ〜図９Ｃでマスク層１４を除去した状態を記載している。マスク層１４を除去した状態でもイオン注入を行うことができ、図１０Ａ〜図１０Ｃのように、Ｐ型アノード領域６が形成される。この場合は、Ｎ＋型ソース領域４にもイオン種が注入されるが、一般的にＰ型アノード領域６が必要とするドーズ量は、Ｎ＋型ソース領域４のドーズ量に対して桁違いに小さいので、Ｎ＋型ソース領域４の不純物濃度には、ほぼ影響しない。
【００３３】
また、注入エネルギーは、Ｐ型ウェル領域３の深さまで、イオンが到達しないように設定することが好適である。イオン注入に用いるイオン種、基体温度に関しては、図４に示した処理と同様であるので説明を省略する。ここで、図１０Ｃは図２のＢ−Ｂ’断面を示す。ドリフト領域２にＰ型アノード領域６が形成されないように表示しているが、イオン注入エネルギーによっては、Ｂ−Ｂ’断面でのドリフト領域２にＰ型アノード領域６を形成することが可能である。
【００３４】
その後、図１１Ａ、図１１Ｂ、図１１Ｃに示すように、ゲート絶縁膜７のエッチングを行う。図１１Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１１Ｂは、図１１Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１１Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理において、エッチング量は、溝５の底部にあるＳｉＯ2の厚さに対して数％〜数十％のオーバーエッチングを行っても良い。また、エッチングは異方性エッチング法を用いることができる。この工程はマスクを使わずにセルフアラインでエッチングできる。
【００３５】
即ち、溝５の一部の領域の底部にて、ドリフト領域２の表面を露出させ、溝５の他の領域の底部にて、該溝５内の一方の側面に形成されたゲート電極８と他方の側面に形成されたゲート電極８が、溝の底部を通じて電気的に接続された状態とする処理を実施する（第４の工程）。
【００３６】
次いで、図１２Ａ、図１２Ｂ、図１２Ｃに示すように、層間絶縁膜９を形成する。即ち、ゲート電極８と、Ｐ型アノード領域６及びソース領域４と、を絶縁する層間絶縁膜９を形成する（第５の工程、第１１の工程）。図１２Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１２Ｂは、図１２Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１２Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理において、層間絶縁膜９は、ポリシリコンの熱酸化で形成されても良い。酸素雰囲気中で、９００℃程度の温度で酸化を行う。この温度で酸化するとポリシリコンの熱酸化と同時に、炭化珪素もほんのわずか酸化される。炭化珪素表面の酸化膜を除去するために、熱酸化後希釈フッ酸で数秒の洗浄を行うことで、ポリシリコンの熱参加膜を残したままでＳｉＣの参加膜を除去できる。
【００３７】
次に、図１３Ａ、図１３Ｂ、図１３Ｃに示すように、ゲート電極８を露出するためのパターニングを行う。図１３Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１３Ｂは、図１３Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１３Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理では、まず、レジストをマスク材（マスク層１４）として図１３Ａ〜図１３Ｃに示す如くのパターニングを行う。その後、層間絶縁膜９のエッチングを行う。このエッチングは、異方性エッチング法でも、等方性エッチング法でもよい。エッチング量は層間絶縁膜９の厚さに対して数％〜数十％のオーバーエッチングが好適である。エッチング後、マスク材のレジストを除去する。
【００３８】
その後、図１４Ａ、図１４Ｂ、図１４Ｃに示すように、パッド部となるゲート電極８（ポリシリコン）を露出している。図１４Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１４Ｂは、図１４Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１４Ｃは、図２のＢ−Ｂ’断面の工程図を示す。図１４Ｂでは、パッド部となるゲート電極８が露出している。
【００３９】
次に、図１５Ａ、図１５Ｂ、図１５Ｃに示すように、ソース電極１３とドレイン電極１２を形成する。図１５Ａは、図２のＣ−Ｃ’断面の工程図を示す。図１５Ｂは、図１５Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１５Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理では、Ｐ型ウェル領域３、及びＮ＋型ソース領域４、及びＰ型アノード領域６に電気的に低抵抗でオーミック接続するようにソース電極１３を形成する。ソース電極１３としてはニッケルシリサイドが好適に用いられるが、コバルトシリサイド、チタンシリサイド等の金属を用いても良い。堆積方法としては、蒸着法、スパッタ法、ＣＶＤ法等を用いることができる。更に、ソース電極１３上にチタンやアルミを積層した積層構造としても構わない。この方法でソース電極１３を形成することにより、ソース電極１３とゲート電極８が同電位となる。
【００４０】
次に、Ｎ＋型炭化珪素基体１の裏面に、ニッケルを堆積する。そして、１０００℃程度のアニールを施し、ＳｉＣとニッケルを合金化させ、ニッケルシリサイドを形成し、ソース電極１３、及びドレイン電極１２を形成する。
【００４１】
次に、図１６Ａ、図１６Ｂ、図１６Ｃに示すように、ソース電極１３とゲート電極８を電気的に絶縁する。図１６Ｂは、図２のＣ−Ｃ’断面の工程図を示す。図１６Ｂは、図１６Ｂの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図１６Ｃは、図２のＢ−Ｂ’断面の工程図を示す。図１６Ｂの形状で、レジストをマスク材として、レジストパターニングして、ソース電極１３となるメタル材料をエッチングし、ソース電極１３とゲート電極８を電気的に絶縁させる。図１６Ｂでは、ソース電極１３が分離している。以上の工程を経て、図１、図２に示す第１実施形態に係る半導体装置が完成する。
【００４２】
次に、第１実施形態に係る半導体装置の基本的な動作について説明する。図１に示す構成の半導体装置は、ウェル領域３とソース領域４とソース電極１３が同電位で、ソース電極１３の電位を基準として、ドレイン電極１２に所定の正の電位を印加した状態でゲート電極８の電位を制御することにより、トランジスタとして機能する。即ち、ゲート電極８とソース電極１３間の電圧を、所定の閾値電圧以上にすると、ゲート電極８側面のＰ型ウェル領域３のチャネル部に反転層が形成されるためオン状態となり、ドレイン電極１２からソース電極１３へ電流が流れる。
【００４３】
一方、ゲート電極８とソース電極１３間の電圧を、所定の閾値電圧以下にすると、反転層が消滅してオフ状態となり、ドレイン電極１２からソース電極１３へ向かう電流が遮断される。この際、ドレイン・ソース間には数百〜数千ボルトの高電圧が印加される。
【００４４】
ソース電極１３の電位を基準として、ドレイン電極１２に所定の電位を印加した場合には、Ｐ型ウェル領域３及びＰ型アノード領域６をアノード、ドリフト領域２をカソードとしたダイオードに還流電流が流れる。
【００４５】
このようにして、第１実施形態に係る半導体装置では、隣接する単位セルの境界に設けられた溝５の、一部の底部に、ゲート電極８（図１６Ｃの符号８参照）を形成することにより、溝５内の一方の側部に形成されたゲート電極８（図１６Ｃの左側の側面のゲート電極）と、これに対向する他方の側部に形成されたゲート電極８（図１６Ｃの右側の側面のゲート電極）が電気的に接続されることになる。従って、網目状に配置された溝５内の、両側部に形成された全てのゲート電極８が電気的に接続されることになる。従って、全ての単位セルに形成されたゲート電極８の電位を一律に制御することができる。その結果、面積効率化高い半導体装置、換言すれば集積度の高い半導体装置を提供することができる。
【００４６】
また、溝５の一部の底部にＰ型アノード領域６を形成することにより、溝５の底部を還流ダイオードとして使用することができる。従って、面積効率を向上させることができ、還流動作時の損失を低減した低損失な半導体装置を提供することができる。
【００４７】
一般的に、炭化珪素トランジスタの場合には、シリコントランジスタと対比してドレイン電界が高くなるので、従来はゲート絶縁膜７底部の厚さを厚くする等の対策が必要となり、トランジスタのオン抵抗が悪化していた。これに対し、第１実施形態に係る半導体装置では、溝５の底部の一部にＰ型アノード領域６を形成することで、トランジスタがオフの際にゲート絶縁膜７の底部に印加されるドレイン電界を緩和することができる。その結果、トランジスタのオン抵抗の悪化を抑制しつつ、溝５の下部に還流ダイオードを内蔵した低損失な半導体装置を提供することができる。
【００４８】
また、一般に、炭化珪素に低抵抗なＰ型領域を形成することは容易でない。更に、ドレイン電界を緩和するためにはＰ型アノード領域６の底部を低濃度に、上部を高濃度にした濃度傾斜が必要である。従って、溝５の底部にＰ型アノード領域６を形成しただけでは、図１の奥行き方向におけるＰ型アノード領域６のシート抵抗が高くなり、還流電流の面内ばらつきやシート抵抗による寄生抵抗の悪化が生じる。第１実施形態に係る半導体装置では、Ｐ型アノード領域６の直上でソース電極１３と低抵抗に接続されるため、面内の還流電流のばらつきを抑えた低損失な半導体装置を提供することができる。
【００４９】
また、第１実施形態に係る半導体装置においては、溝５の底部に形成される還流ダイオードがＰＮ接合型のダイオードであるので、Ｐ型ウェル領域３とドリフト領域２とで形成されるＰＮ接合型のダイオードと同一の立ち上り電圧を有することになる。従って、還流動作時に面内に均一な還流電流が流れることになり、電流ばらつきの発生を抑制した信頼性の高い半導体装置を提供することができる。
【００５０】
更に、第１実施形態に係る半導体装置の製造方法では、図７Ａ、図７Ｂに示したゲート電極８のポリシリコンの堆積工程において、堆積するポリシリコンの厚さを溝５の幅の１／２未満とするので、溝５内をポリシリコンで完全に埋めることなく、溝の側壁と底をほぼ均一の膜厚とすることができる。このため、マスクを使わずに溝５に存在するゲート電極８のポリシリコンとゲート絶縁膜７をエッチングすることにより、溝５の底部のドリフト領域２を露出させることができる。そして、マスクを使わないことで、マスク設計時の設計ルールによる寸法制限がなくなり、面積効率化高い半導体装置を提供することができる。
【００５１】
また、マスクによる合わせずれも回避することができる。これによって、トータルの製造工程を簡素化でき、低コストで信頼性の高い半導体装置の製造方法を提供することができる。  更に、図９Ａ、図９Ｂ、図９Ｃに示したゲート電極８のポリシリコンのエッチングを行う工程において、図２に示すＢ−Ｂ’断面で示す領域をマスクで保護することにより、ソース電極１３が溝５の底と接しない領域が形成される。これによって、全ての単位セルのゲート電極８が電気的に接続され、全てのゲート電極８の電位を一律に制御できる。このため、面積効率化高い半導体装置を提供できる。また、ゲート電極電位制御用パットも同時に形成することが可能になる。従って、トータルの製造工程を簡素化でき、ひいては低コストな製造方法を提供できる。
【００５２】
［第２実施形態の説明］
次に、本発明の第２実施形態に係る半導体装置について説明する。図１７は、第２実施形態に係る半導体装置の平面図である。図１７に示すＤ−Ｄ’断面は、前述の図２に示したＣ−Ｃ’断面と同様である。また、Ｅ−Ｅ’断面は、図１６Ｃと同様である。
【００５３】
第２実施形態に係る半導体装置は、単位セルの境界となる溝５の構造が、前述した第１実施形態と相違する。即ち、第２実施形態に係る半導体装置では、ソース電極１３が溝５の底部と接触しない領域は、溝の交点に形成される。つまり、平面形状をなす半導体装置の、縦方向、及び横方向に形成された溝５の交点（図１７中の、Ｅ−Ｅ’に示す交点）では、図１６Ｃに示すように、ソース電極１３は、溝５の底部と接触していない。また、この交点において、隣接する単位セルのゲート電極８どうしが接続されている。
【００５４】
即ち、溝５内の一方の側面に形成されたゲート電極８と、他方の側面に形成されたゲート電極８は、縦方向の溝５と横方向の溝５の交点となる領域にて、各溝５の底部を通じて電気的に接続される。
【００５５】
第２実施形態に係る半導体装置の製造方法は、前述した第１実施形態と同様であるので説明を省略する。また、第２実施形態に係る半導体装置は、前述した第１実施形態で示した半導体装置と同様に動作する。
【００５６】
このようにして、第２実施形態に係る半導体装置では、縦方向に形成される溝５と横方向に形成される溝５の交点近傍において、溝５内の両側部の一部に形成されたゲート電極８が、溝５の底部に形成されたゲート絶縁膜７の下方を通じて互いに電気的に接続されるように構成されている。
【００５７】
その結果、図１７に示すように、ソース電極１３が溝５の底と接しない領域が、２箇所の交点のみとなり（図１７のＥ−Ｅ’断面で示される領域は２箇所のみである）、この交点により全ての単位セルのゲート電極８が電気的に接続されることとなる。ここで、図２に示した第１実施形態の場合と対比すると、第１実施形態では、ソース電極１３が溝５の底と接しない領域（図２のＢ−Ｂ’で示す領域）は、溝どうしの交点と交点の途中に存在しており、全部で４箇所となっている。即ち、全てのゲート電極を電気的に接続するために、半導体装置全体の中の４箇所にて、ソース電極１３が溝５の底と接しない領域が存在する。
【００５８】
即ち、第２実施形態に係る半導体装置では、ソース電極１３が溝５の底と接しない領域を削減することができ、アノード領域６を有効に形成することができるので（アノード領域６が犠牲となる量を低減できるので）、面積効率が良く、集積度の高い半導体装置を提供することができる。
【００５９】
また、図９Ａ、図９Ｂ、図９Ｃに示したゲート電極８のポリシリコンのエッチングを行う工程において、図１７に示すＥ−Ｅ’断面で示す領域をマスクで保護することにより、ソース電極１３が溝５の底と接しない領域が形成される。これによって、全ての単位セルのゲート電極８が電気的に接続され、全てのゲート電極８の電位を一律に制御できる。このため、面積効率化高い半導体装置を提供できる。従って、トータルの製造工程を簡素化でき、ひいては低コストな製造方法を提供できる。
【００６０】
［第３実施形態の説明］
次に、本発明の第３実施形態に係る半導体装置について説明する。図１８は、第３実施形態に係る半導体装置の平面図である。図１８に示すＦ−Ｆ’断面は、前述の図２に示したＣ−Ｃ’断面と同様である。また、Ｇ−Ｇ’断面は、図１９に示す如くの構造を有している。
【００６１】
第３実施形態では、第１の幅ａとされた溝５（第１の溝）と、第２の幅ｂとされた溝５（第２の溝）が存在する。そして、第２の幅ｂは第１の幅ａよりも短く設定されている。また、図１９の断面図に示すように、第２の幅ｂとされた溝５内には、ソース電極１３が含まれず、図１８に示すように、溝５内の両側面と接するゲート電極８は互いに接続されている。つまり、溝５内がゲート絶縁膜７を介してゲート電極８で充填されている。
【００６２】
即ち、溝５は、幅ａの第１の溝と、幅ａよりも短い幅ｂの第２の溝からなり、第１の溝内ではソース電極１３がＰ型アノード領域６と電気的に接続され、第２の溝５内にはゲート電極８が設けられ、該ゲート電極８により、互いに隣接する単位セルのゲート電極８どうしが電気的に接続されている。また、溝５の交点は幅ｂとなっても良い。
【００６３】
第３実施形態に係る半導体装置の製造方法は、前述した第１実施形態と同様の処理手順で製造することができる。但し、図７Ａ、図７Ｂに示したゲート電極８の、ポリシリコンの成膜の厚さは、図１８に示した第１の幅ａの値の半分より小さく、第２の幅ｂの値の半分より大きく設定する。このように設定すると、第２の幅ｂとされた溝５は、ゲート電極８のポリシリコンに埋められ、ソース電極１３は、第２の幅ｂの溝内部に含まれない。
【００６４】
即ち、第１の溝内に溝幅の１／２未満となる膜厚のゲート電極材料を堆積し、且つ第２の溝内の全体にゲート電極材料を堆積して、ゲート電極８を形成する（第９の工程）。また、前述した図８Ａ〜図８Ｃに示した処理では、ゲート電極電位制御用ＰＡＤ１１の部分にパターニングする。
【００６５】
更に、第１の溝の底部にてドリフト領域２の表面を露出させる処理を実施する（第１０の工程）。
【００６６】
そして、図１９に示す第３実施形態に係る半導体装置は、第１実施形態で示した半導体装置と同様に動作し、第１実施形態と同様の効果を達成できる。更に、下記の効果を達成することができる。
【００６７】
即ち、第３実施形態に係る半導体装置では、図１８の第２の幅ｂとされた溝５では、溝５内部はゲート電極８の材料となるポリシリコンによって埋められ、これに溝５内のゲート電極８が全て電気的に接続される。また、溝５の幅を小さくすることにより、トランジスタのチャネル数を増やすことができる。具体的には、図１８の左から２列目、３列目は、単位セルが５個設けられており、図２に示した第１実施形態と対比して単位セルが２個増加している。その結果、面積効率が良く、集積度の高い半導体装置を提供することができる。
【００６８】
［第４実施形態の説明］
次に、本発明の第４実施形態について説明する。第４実施形態に係る半導体装置の平面的な構成は、前述した第１〜第３実施形態で示した図２、図１７、図１８のうちのいずれかの構成を採用することができる。ここでは、図２に示した構成の半導体装置（第１実施形態に示した半導体装置）の平面構成を採用した場合について説明する。
【００６９】
図２０は、第４実施形態に係る半導体装置の断面図であり、図２のＣ−Ｃ’断面図を示している。前述した第１〜第３実施形態と対比して、アノード領域は、ドリフト領域２と異なる材料で構成される異種材料アノード領域１５とされている。こうすることにより、製造上では前述した第１〜第３実施形態で示したＰ型アノード領域６のイオン注入工程を割愛することができる。
【００７０】
異種材料アノード領域１５は、メタル材料、或いはドリフト領域２とはバンドギャップが異なる半導体材料にて形成され、コンタクトホール１０内にはアノードとなる材料を有する。異種材料アノード領域１５は、層間絶縁膜９にてゲート電極８と絶縁され、ソース電極１３と電気的に接続されている。即ち、異種材料アノード領域１５は、ドリフト領域２とは異なる材料で形成され、ドリフト領域との接合面でユニポーラ型のダイオードを構成している。
【００７１】
次に、第４実施形態に係る半導体装置を製造する手順について説明する。初めに、第１実施形態で示した図３〜図９（図９Ａ〜図９Ｃ）に示した処理を実施する。なお、本実施形態では、Ｐ型アノード領域６が存在しないため、図１０Ａ〜図１０Ｃに示す処理は不要である。
【００７２】
図９（図９Ａ〜図９Ｃ）に示した処理の後に、図２１Ａ、図２１Ｂ、図２１Ｃに示すように、異種材料アノード領域１５を形成する。図２１Ａは、図２のＣ−Ｃ’断面の工程図を示す。図２１Ｂは、図２１Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図２１Ｃは図２のＢ−Ｂ’断面の工程図を示す。この処理において、異種材料アノード領域１５は、メタル材料、半導体材料等から、形成することができる。
【００７３】
例えば、異種材料アノード領域１５は、Ｔｉ(チタン)の場合は電子ビーム蒸着法でコンタクトホール１０を埋める厚さでＴｉ(チタン)を堆積する。また、異種材料アノード領域１５としてポリシリコンを用いる場合は、減圧ＣＶＤ法でコンタクトホール１０を完全に埋める厚さでポリシリコンを堆積する。ポリシリコンを、堆積中ＢＣｌ３（三塩化ホウ素）ガスを投入することで、Ｐ型のポリシリコンが形成される。このように、Ｔｉ（チタン）、またはＰ型ポリシリコンは、溝５の底の一部のドリフト領域２と接し、異種材料アノード領域１５を形成する。ここでは、異種材料はポリシリコンの場合を例にして説明する。
【００７４】
その後、図２２Ａ、図２２Ｂ、図２２Ｃに示すように、ソース領域４を露出するために、異種材料アノード領域１５のエッチングを行う。図２２Ａは、図２のＣ−Ｃ’断面の工程図を示す。図２２Ｂは、図２２Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図２２Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理において、エッチングはセルフアラインで行う。エッチング方法は、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は異種材料アノード領域１５の堆積量に対して数％〜数十％のオーバーエッチングが好適である。
【００７５】
次いで、図２３Ａ、図２３Ｂ、図２３Ｃに示すように、ゲート電極８のポリシリコンを露出するための層間絶縁膜９のエッチングを行う。図２３Ａは、図２のＣ−Ｃ’断面の工程図を示す。図２３Ｂは、図２３Ａの一点鎖線部右側の断面図で、溝５の終端の形状を示す。図２３Ｃは、図２のＢ−Ｂ’断面の工程図を示す。この処理では、まず、レジストをマスク材として図２３Ａと図２３Ｂに示すようにパターニングを行う。その後、層間絶縁膜９のエッチングを行う。このエッチングは、異方性エッチング法でも、等方性エッチング法でも良い。エッチング量は層間絶縁膜９の厚さに対して数％〜数十％のオーバーエッチングが好適である。エッチング後、マスク材のレジストを除去する。
【００７６】
次に、第１実施形態で示した図１５（図１５Ａ〜図１５Ｃ）〜図１６（図１６Ａ〜図１６Ｃ）に示した処理と同様の処理を実施する。以上の工程を経て、図２０に示す第４実施形態の半導体装置が完成する。
【００７７】
第４実施形態に係る半導体装置の基本的な動作は、前述した第１実施形態と同様であるので説明を省略する。
【００７８】
更に、第４実施形態に係る半導体装置では、溝５の底部に異種材料アノード領域１５を形成することで、ユニポーラダイオードを内蔵することができる。ユニポーラダイオードは、前述の第１実施形態で示したＰＮ接合型のダイオード（バイポーラダイオード）と比較して、逆回復電荷を抑制できるので、低損失な半導体装置を提供することができる。
【００７９】
また、第４実施形態に係る半導体装置では、異種材料アノード領域１５を多結晶シリコン（ドリフト領域２とバンドギャップが異なる半導体）により形成している。多結晶シリコンで形成されるヘテロ接合ダイオードは、特許第４２１１６４２号に示されるように、ユニポーラダイオードとして動作するため、第１実施形態に示したＰＮ接合型のダイオードと比較して、逆回復電荷を抑制した低損失なダイオードを内蔵することができる。
【００８０】
以上、本発明の半導体装置、及び半導体装置の製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００８１】
例えば、上述した第１〜第４実施形態では、炭化珪素基板を用いる半導体装置について説明したが、本発明は炭化珪素基板に限らず、バンドギャップの広い半導体材料からなる半導体基板上に、第１〜第４実施形態の半導体装置、及びその製造方法を適用しても良い。バンドギャップの広い半導体材料としては、ＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮ等を挙げることができる。
【００８２】
また、第１〜第４実施形態では、ゲート電極８としてＮ型ポリシリコンを用いる例について説明したが、Ｐ型ポリシリコンを用いても良い。また、他の半導体材料や、メタル材料等の他の導電性を有する材料を用いても良い。具体的には、Ｐ型ポリ炭化珪素、ＳｉＧｅ、Ａｌ等を用いることができる。
【００８３】
更に、ゲート絶縁膜７の形成に、シリコン酸化膜を用いる例について説明したが、シリコン窒化膜を用いても良い。或いは、シリコン酸化膜とシリコン窒化膜の積層でも良い。シリコン窒化膜を用いる際の等方性エッチングは、１６０℃の熱燐酸による洗浄でエッチングすることができる。
【００８４】
また、第４実施形態において、異種材料アノード領域１５は、メタルを用いて良いし、半導体とメタルの合金でも良いし、それ以外の導体でも良い。メタルの材料は、一例としてＮｉ、Ｔｉ、Ｍｏ等が挙げられる。堆積方法は電子ビーム蒸着やＭＯＣＶＤ、スパッタ等がある。半導体とメタルの合金としてはＳｉＮｉ、ＳｉＷ、ＴｉＳｉ等でも良い。堆積方法はスパッタ等を用いることができる。それ以外に、ＴｉＮ、ＴａＮ、ＷＮ等の導体でも異種材料アノード領域とすることができる。
【００８５】
更に、第４実施形態において、異種材料アノード領域は、ドリフト領域２とバンドギャップが異なる半導体材料として、ポリシリコンを用いる例について説明したが、Ｇｅ、Ｓｎ、ＧａＡｓ等でも良い。導電性を持たせるためには、イオン注入でも良い。注入原子はＮ型の場合はＰ、Ａｓ、Ｓｂ等を利用することができる。Ｐ型に関してＢ、Ａｌ、Ｇａ等が良い。
【００８６】
更に、全ての実施形態の図で示す半導体装置は数セルで示しているが、必要に応じて、数百個以上のセルの場合でも良く、この場合は全ての溝の両側部にあるゲート電極にて電位を取れるように、接続する箇所は溝の交点または交点以外に用途に応じて設計すればよい。
【産業上の利用可能性】
【００８７】
本発明は、面積効率を向上して集積度を高めた半導体装置を製造することに利用できる。
【符号の説明】
【００８８】
１  炭化珪素基体
２  ドリフト領域
３  ウェル領域
４  ソース領域
５  溝
６  Ｐ型アノード領域
７  ゲート絶縁膜
８  ゲート電極
９  層間絶縁膜
１０  コンタクトホール
１２  ドレイン電極
１３  ソース電極
１４  マスク層
１５  異種材料アノード領域
【図１】
2014127548.tif 000003
【図２】
2014127548.tif 000004
【図３】
2014127548.tif 000005
【図４】
2014127548.tif 000006
【図５】
2014127548.tif 000007
【図６Ａ】
2014127548.tif 000008
【図６Ｂ】
2014127548.tif 000009
【図７Ａ】
2014127548.tif 000010
【図７Ｂ】
2014127548.tif 000011
【図８Ａ】
2014127548.tif 000012
【図８Ｂ】
2014127548.tif 000013
【図８Ｃ】
2014127548.tif 000014
【図９Ａ】
2014127548.tif 000015
【図９Ｂ】
2014127548.tif 000016
【図９Ｃ】
2014127548.tif 000017
【図１０Ａ】
2014127548.tif 000018
【図１０Ｂ】
2014127548.tif 000019
【図１０Ｃ】
2014127548.tif 000020
【図１１Ａ】
2014127548.tif 000021
【図１１Ｂ】
2014127548.tif 000022
【図１１Ｃ】
2014127548.tif 000023
【図１２Ａ】
2014127548.tif 000024
【図１２Ｂ】
2014127548.tif 000025
【図１２Ｃ】
2014127548.tif 000026
【図１３Ａ】
2014127548.tif 000027
【図１３Ｂ】
2014127548.tif 000028
【図１３Ｃ】
2014127548.tif 000029
【図１４Ａ】
2014127548.tif 000030
【図１４Ｂ】
2014127548.tif 000031
【図１４Ｃ】
2014127548.tif 000032
【図１５Ａ】
2014127548.tif 000033
【図１５Ｂ】
2014127548.tif 000034
【図１５Ｃ】
2014127548.tif 000035
【図１６Ａ】
2014127548.tif 000036
【図１６Ｂ】
2014127548.tif 000037
【図１６Ｃ】
2014127548.tif 000038
【図１７】
2014127548.tif 000039
【図１８】
2014127548.tif 000040
【図１９】
2014127548.tif 000041
【図２０】
2014127548.tif 000042
【図２１Ａ】
2014127548.tif 000043
【図２１Ｂ】
2014127548.tif 000044
【図２１Ｃ】
2014127548.tif 000045
【図２２Ａ】
2014127548.tif 000046
【図２２Ｂ】
2014127548.tif 000047
【図２２Ｃ】
2014127548.tif 000048
【図２３Ａ】
2014127548.tif 000049
【図２３Ｂ】
2014127548.tif 000050
【図２３Ｃ】
2014127548.tif 000051