(57)【要約】【課題】本発明は、簡単な回路で、ＮＲＺデータの異なる周波数でのジッタを効率よく除去する等化器を提供する。【解決手段】シリアル通信リンクに使用する適応等化器システムは、そのリンクのクロック・データ再生回路の位相検出器及び再生データの周波パターンで生成されるタイミング情報を使用し、シリアル通信リンクで受信するデータが、過剰等化又は過少等化であるかを判断する。適応等化器システムの等化強度は、その判断に基づき調整される。【選択図】図２
2014039292.tif 000002
【特許請求の範囲】
【請求項１】
シリアル通信リンクからデータを受信し、該受信データの周波数範囲を横切る受信データの振幅を調整して等化データを生成する等化器と、
該等化器に接続され、該等化データを受信し、再生データをタイミングデータと共に生成する位相検出器と、
該タイミングデータは、基準クロックタイミングに対し該再生データのタイミングを示している、
該再生データ及び該タイミングデータを復号し、第１等化器調整信号を生成する復号器とを備え、
該第１等化器調整信号は、該等化器の等化強度を、該タイミングデータ及び該再生データの周波パターンに基づいて増加又は減少させる、
ことを特徴とする適応等化器システム。
【請求項２】
前記位相検出器は、前記基準クロックタイミングが、前記再生データの遷移より早く生じる場合、前記タイミングデータを第１状態に生成し、前記基準クロックタイミングが、前記再生データの遷移より遅く生じる場合、前記タイミングデータを第２状態に生成する、ことを特徴とする請求項１記載の適応等化器システム。
【請求項３】
前記タイミング情報がｕｐ信号及びｄｎ信号から成り、前記基準クロックタイミングが、前記再生データの遷移より早く生じる場合、前記第１状態は、ｕｐ信号が０及びｄｎ信号が１に設定され、前記基準クロックタイミングが、前記再生データの遷移より遅く生じる場合、前記第２状態が、ｕｐ信号を１及びｄｎ信号を０に設定されている、ことを特徴とする請求項２記載の適応等化器システム。
【請求項４】
前記位相検出器が、第１クロックタイミングで前記再生データをサンプリングする第１入力と、第２クロックタイミングで前記再生データをサンプリングする第２入力とを受信し、前記ｕｐ信号を生成する第１ＸＯＲゲートと、
該第２クロックタイミングで前記再生データをサンプリングする該第２入力と、第３クロックタイミングで前記再生データをサンプリングする第３入力とを受信し、前記ｄｎ信号を生成する第２ＸＯＲゲートとを備え、
該第２クロックタイミングが、該第１クロックタイミングと該第３クロックタイミングの中心で生じ、前記基準クロックタイミングの役目となる、
ことを特徴とする請求項３記載の適応等化器システム。
【請求項５】
前記再生データの高周波パターンに対応する前記タイミングデータが前記第１状態にある場合、又は、前記再生データの低周波パターンに対応する前記タイミングデータが前記第２状態にある場合、前記再生データは過少等化状態で、
前記再生データの高周波パターンに対応する前記タイミングデータが前記第２状態にある場合、又は、前記再生データの低周波パターンに対応する前記タイミングデータが前記第１状態にある場合、前記再生データは過剰等化状態である、ことを特徴とする請求項２記載の適応等化器システム。
【請求項６】
前記第１等化器調整信号が、前記再生データが過少等化状態の場合、等化強度の増加を示し、前記再生データが過剰等化状態の場合、等化強度の減少を示す、ことを特徴とする請求項５記載の適応等化器システム。
【請求項７】
前記復号器が、前記第１等化器調整信号を、前記再生データの高周波パターンに応じて、前記タイミングデータと同じ状態にする、ことを特徴とする請求項２記載の適応等化器システム。
【請求項８】
前記復号器が、前記第１等化器調整信号を、前記再生データの低周波パターンに応じて、前記タイミングデータの反対の状態にする、ことを特徴とする請求項２記載の適応等化器システム。
【請求項９】
前記適応等化器が、前記復号器と前記等化器に接続された積算モジュールを備え、
該積算モジュールは、前記第１等化器調整信号を集積し、第２等化器調整信号を生成し、前記等化器の等化強度を制御し、
該第２等化器調整信号は、前記第１等化器調整信号の積算数が、第１所定しきい値を越える場合、前記等化強度の増加を示し、
前記第１等化器調整信号の積算数が、第２所定しきい値より低くなる場合、前記等化強度の減少を示す、
ことを特徴とする請求項１記載の適応等化器システム。
【請求項１０】
前記等化器が、複数の増幅器段階を備え、該増幅器段階の各々のＤＣゲインを、前記第２等化器調整信号で調整する、ことを特徴とする請求項９記載の適応等化器システム。
【請求項１１】
前記増幅器段階の各々が可変抵抗器を備え、該可変抵抗器は、前記第２等化器調整信号に応じて調整され、前記増幅器段階の各々のＤＣゲインを制御する、ことを特徴とする請求項１０記載の適応等化器システム。
【請求項１２】
前記適応等化器システムが、前記シリアル通信リンクのクロック・データ再生回路と共に使用され、前記位相検出器が、該クロック・データ再生回路の一部を形成する、ことを特徴とする請求項１記載の適応等化器システム。
【請求項１３】
前記受信データが差分データである、ことを特徴とする請求項１記載の適応等化器システム。
【請求項１４】
シリアル通信リンクからデータを受信し、該受信データの周波数範囲を横切る受信データの振幅を調整して等化データを生成する等化器と、
該等化器に接続され、該等化データを受信し、再生データをタイミングデータと共に生成する位相検出器と、
該タイミングデータは、基準クロックタイミングに対し該再生データのタイミングを示し、
該タイミングデータは、ｕｐ信号及びｄｎ信号を備え、
該基準クロックタイミングが、該再生データの遷移よりも早く生じる場合、該ｕｐ信号を第１状態に、該ｄｎ信号を第２状態に設定し、及び、
該基準クロックタイミングが、該再生データの遷移よりも遅く生じる場合、該ｕｐ信号を第２状態に、該ｄｎ信号を第１状態に設定する、
該再生データ及び該タイミングデータを復号し、第１等化器調整信号を生成する復号器とを備え、
該第１等化器調整信号は、該タイミングデータと該再生データの周波パターンに基づくｅｑ＿ｕｐ信号及びｅｑ＿ｄｎ信号から成り、
該ｅｑ＿ｕｐ信号は、該ｅｑ＿ｕｐ信号が該第２状態の場合、等化強度の増加を示し、及び、該ｅｑ＿ｄｎ信号は、該ｅｑ＿ｄｎ信号が該第２状態の場合、等化強度の減少を示し、及び、
該復号器は、該再生データの高周波パターンに応じて、該ｅｑ＿ｕｐ信号をｕｐ信号と同等にし、該ｅｑ＿ｄｎ信号をｄｎ信号と同等にし、
該復号器は、該再生データの低周波パターンに応じて、該ｅｑ＿ｕｐ信号をｄｎ信号と同等にし、該ｅｑ＿ｄｎ信号をｕｐ信号と同等にする、
ことを特徴とする適応等化器システム。
【請求項１５】
前記位相検出器が、第１クロックタイミングで前記再生データをサンプリングする第１入力と、第２クロックタイミングで前記再生データをサンプリングする第２入力とを受信し、前記ｕｐ信号を生成する第１ＸＯＲゲートと、
該第２クロックタイミングで前記再生データをサンプリングする該第２入力と、第３クロックタイミングで前記再生データをサンプリングする第３入力とを受信し、前記ｄｎ信号を生成する第２ＸＯＲゲートとを備え、
該第２クロックタイミングが、該第１クロックタイミングと該第３クロックタイミングの中心で生じ、前記基準クロックタイミングの役目となる、
ことを特徴とする請求項３記載の適応等化器システム。
【請求項１６】
前記適応等化器システムが積算モジュールを備え、
該積算モジュールは、前記復号器と該等化器に接続され、第２等化器調整信号を生成し、前記ｅｑ＿ｕｐ，に基づき前記等化器の等化強度を制御する、
該積算モジュールは、前記ｅｑ＿ｕｐが前記第２状態及び前記ｅｑ＿ｄｎ信号が第１状態の場合に応じて、積算数を増加し、前記ｅｑ＿ｕｐが前記第１状態及び前記ｅｑ＿ｄｎ信号が第２状態の場合に応じて、積算数を減少する、
前記第２等化器調整信号は、該積算数が第１所定しきい値を越える場合、前記等化強度の増加を示し、該積算数が第２所定しきい値より低くなる場合、前記等化強度の減少を示す、
ことを特徴とする請求項１４記載の適応等化器システム。
【請求項１７】
前記等化器が、複数の増幅器段階を備え、該増幅器段階の各々のＤＣゲインを、前記第２等化器調整信号で調整する、ことを特徴とする請求項１６記載の適応等化器システム。
【請求項１８】
前記増幅器段階の各々が可変抵抗器を備え、該可変抵抗器は、前記第２等化器調整信号に応じて調整される、ことを特徴とする請求項１７記載の適応等化器システム。
【請求項１９】
少なくとも前記増幅器段階の各々のＤＣゲイン、ゼロ位置、及び、ポール位置を、前記第２等化器調整信号に応じて調整する、ことを特徴とする請求項１７記載の適応等化器システム。
【請求項２０】
前記適応等化システムを前記シリアル通信リンクのクロック・データ再生回路と共に使用し、前記位相検出器が、クロック・データ再生回路の一部を形成する、ことを特徴とする請求項１４記載の適応等化器システム。
【請求項２１】
前記受信データが差分データであることを特徴とする請求項１４記載の適応等化器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信リンクのクロック・データ再生（ＣＤＲ）回路と使用する適応等化器に関する。
【０００２】
この出願は、同時係属する米国暫定特許出願60/910,773号の米国特許規則119条(e)に基づく優先権を主張している。暫定出願の発明の名称は、「連続時間適応等化器を備える低ジッタ、広域クロック・データ再生回路」で、この出願に参照として包含している。
【背景技術】
【０００３】
シリアル通信リンク、例として、ＨＤＭＩ（高精細度マルチメティアインターフェイス）、ＤＶＩ（デジタルビデオインターフェイス）、ＵＤＩ（統合ディスプレイインターフェイス）、ＰＣＩエクスプレス、ファイバチャネル、イーサネット（登録商標）等が、物理ケーブルによるデジタルデータの送信器から受信器への送信に幅広く使用されている。例えば、ＨＤＭＩ通信リンクは、デジタルビデオ及び音声データを同様の方法で送信している。この場合、受信器でＣＤＲ回路を使用し、送信器からの差分ＮＲＺデータ（非ゼロ復帰）及びクロック信号を再生する。物理ケーブルは、通常、低域通過フィルタの特性を示すため、受信器が受信しＣＤＲ回路で再生するＮＲＺデータは、周波数に依存して異なる振幅を有する。このため、再生ＮＲＺデータにはノイズが生じる。
【０００４】
等化器は、ＣＤＲ回路と併せて、周波数に依存するＮＲＺデータの異なる振幅の補正を行なう。従来の等化器は、受信器で受信するＮＲＺデータの等化を、ＮＲＺデータの異なる周波数での振幅を等化して行なう。最も一般的な適応等化器は、Ａ/Ｄ変換器と組合わせたアナログ比較器又はデジタル比較器を用いて、ＮＲＺデータのアイダイアグラムを調べる。しかし従来の等化器は、実行には非常に複雑な回路及び多くのハードウェアを必要とし、尚も、ＮＲＺデータの異なる周波数に依存するＮＲＺデータのタイミングのずれと分散で生じるジッタの効率的な除去に失敗する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従って、ＮＲＺデータの異なる周波数でのジッタを効率よく除去する等化器が要求されている。その等化器は、簡単な回路で実行されることも要求されている。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、シリアル通信リンクに使用する適応等化器システムを備える。シリアル通信リンクでは、そのリンクのＣＤＲ回路の位相検出器及び再生ＮＲＺデータの周波パターンで生成されるＮＲＺデータに関するタイミング情報を使用し、シリアル通信リンクで受信するＮＲＺデータが、過剰等化又は過少等化であるかを判断する。適応等化器システムの等化強度は、その判断に基づき調整される。本発明の適応等化器システムは、シリアル通信リンクからデータを受信し、受信データの周波数範囲を横切る受信データの振幅を調整して等化データを生成する等化器と、等化器に接続され、等化データを受信し、再生データをタイミングデータと共に生成する位相検出器と、タイミングデータは、基準クロックタイミングに対し再生データのタイミングを示している、再生データ及びタイミングデータを復号し、第１等化器調整信号を生成する復号器とを備え、第１等化器調整信号は、等化器の等化強度を、タイミングデータ及び再生データの周波パターンに基づいて増加又は減少させる。
【０００７】
位相検出器は、基準クロックタイミングが、再生データの遷移より早く生じる場合、タイミングデータを第１状態に生成し、基準クロックタイミングが、再生データの遷移より遅く生じる場合、タイミングデータを第２状態に生成する。再生データの高周波パターンに対応するタイミングデータが、第１状態にある場合、及び／又は、再生データの低周波パターンに対応するタイミングデータが、第２状態にある場合、再生データは過少等化状態である。再生データの高周波パターンに対応するタイミングデータが、第２状態にある場合、及び／又は、再生データの低周波パターンに対応するタイミングデータが、第１状態にある場合、再生データは過剰等化状態である。復号器が、第１等化器調整信号を、再生データの高周波パターンに応じて、タイミングデータと同じ状態にする。復号器が、第１等化器調整信号を、再生データの低周波パターンに応じて、タイミングデータの反対の状態にする。
【０００８】
適応等化器が、復号器と等化器に接続された積算モジュールを備え、積算モジュールは、第１等化器調整信号を集積し、第２等化器調整信号を生成し、等化器の等化強度を制御し、第２等化器調整信号は、第１等化器調整信号の積算数が、第１所定しきい値を越える場合、等化強度の増加を示し、第１等化器調整信号の積算数が、第２所定しきい値より低くなる場合、等化強度の減少を示す。等化器が、複数の増幅器段階を備え、増幅器段階の各々のＤＣゲインを、第２等化器調整信号で調整する。
【０００９】
本発明の適応等化器の利点は、クロック・データ再生回路の既存の位相検出器を使用し、データタイミング情報を決める。別の回路を必要とせず、費用及び設計手間を省く。適応等化器は、シリアル通信で受信するデータのジッタを複雑な回路を用いずに効率的に除去できる。等化強度は、データタイミング情報に積算した変化に応じて変化し、データタイミング情報での突然で一時的な変化は、必ずしも等化強度の変化に到らない。その結果、データの等化が滑らかに実行される。
【００１０】
明細書に記載の特徴及び利点は包括的ではないが、付加的なものは当業者には想到できる。明細書で使用する用語は、発明の主題を限定するものではない。
【図面の簡単な説明】
【００１１】
【図１】本発明の１つの実施形態で、クロック・データ再生（ＣＤＲ）回路と共に使用する適応等化器の構成図を示す。
【図２】本発明の１つの実施形態で、ＣＤＲ回路の２ｘ過剰サンプリングアレキサンダ位相検出器（２ｘ過剰サンプリングBang Bang位相検出器）と共に使用する適応等化器の構成図を詳細に示す。
【図３】本発明の実施形態による適応等化器と共に使用した２ｘ過剰サンプリングBang Bang位相検出器を示す。
【図４】等化条件が入力アイダイアグラムで確定される方法を説明している。
【図５】本発明の実施形態による等化器コアの回路を示す。
【図６】等化器コアのゲインが、確定した等化条件に依存し、適応変化する様を説明している。
【発明を実施するための形態】
【００１２】
本発明の最良の形態を図及び下記記載で説明する。代替の実施形態は、本願発明の範囲から除外されるものではない。実施形態で使用する符号は、同一又は同様の機能には同一の符号を使用している。
【００１３】
図１は、本発明の１つの実施形態で、クロック・データ再生（ＣＤＲ）回路１０２と共に使用する適応等化器１００を示す構成図である。ＣＤＲ回路１０２は、ＩＤＭＩリンクと共に使用するが、他のシリアル通信リンク型とも無論使用できる。連続時間適応等化器１００は、等化器コア１０６及び等化器適応モジュール１０４を備えている。ＣＤＲ回路１０２は、ＣＤＲコア１０８及び高速周波数取得回路１１０を備えている。
【００１４】
以下で詳細に説明するが、等化器適応モジュール１０４は、ＣＤＲコア１０８から得るＮＲＺデータタイミング情報１２２をベースに、等化器コア１０６のゲインに影響を及ぼす等化係数を調整する。等化器コア１０６は、差分ＮＲＺ信号１１２の振幅を調整し、ＣＤＲコア１０８と使用する等化ＮＲＺデータ１２１を生成する。等化器１００は、差分ＮＲＺデータ１１２の異なる周波数のジッタを効率的に除去する。簡単な回路と、ＣＤＲコア１０８で生成されるＮＲＺタイミング情報１２２とを使用する。注記する点は、本発明の等化器は、非差分データの等化に使用する。ここでは、本発明の等化器の使用による差分ＮＲＺデータの等化の例を説明する。
【００１５】
ＣＤＲ回路１０２は、広域狭小ＣＤＲコア１０８を備えている。ＣＤＲコア１０８は、等化ＮＲＺデータ１２１を受信し、等化した差分ＮＲＺデータ１２１をベースに、クロック及びデータ信号を再生する。デジタルとアナログのループフィルタ回路の混合を使用する。図３，４を参照して後述するが、ＣＤＲコア１０８は、等化器適応モジュール１０４で使用するＮＲＺタイミング情報１２２を生成する。高速周波数取得回路１１０は、ＣＤＲコア１０８で使用する周波数基準１１４を取得する。この際、周波数取得回路１１０は、ＣＤＲコア１０８で再生した操作クロック信号１１８を使用する。周波数取得回路１１０は、ＣＤＲコア１０８の中心周波数を、基準クロック周波数１１４に同調する支援をする。これは、ＣＤＲクロック周波数を基準クロック周波数１１４との比較で行なう。高速周波数取得回路１１０は、ＣＤＲコア活性信号１２０及びＣＤＲコア１０８で使用される他の信号も生成する。ＣＤＲ回路１０２の内部回路（２ｘ過剰サンプリングアレキサンダ位相検出器又はBang Bang位相検出器、以降ＢＢＰＤと呼ぶ、を除く）は本発明の主題ではなく、詳細な記載はしていない。
【００１６】
図２は、ＣＤＲの２ｘ過剰サンプリングアレキサンダ位相検出器（２倍オーバサンプリングBang Bang型位相検出器）２０６と共に使用した本発明の実施形態による適応等化器の構成図を詳細に示す。等化器コア１０６はＮＲＺデータ１１２を受信し、ＣＤＲコア１０８の２ｘＢＢＰＤに等化した差分ＮＲＺデータ１２１を与える。図３，４を参照して詳細に説明するが、ＢＢＰＤ２０６は、ＮＲＺデータ２０８を再生し、ＮＲＺタイミング情報１２２（ｕｐ／ｄｎデータ）を生成する。この情報は、再生ＮＲＺデータ２０８の中心クロックと比較したエッジクロックのタイミングを示している。データ復号器２０２は、ｕｐ／ｄｎＮＲＺタイミング情報１２２とデータパターン２０８を復号し、ｕｐ／ｄｎＮＲＺタイミング情報１２２とデータパターン２０８が、等化係数（等化強度）の増加の必要性（ｅｑ＿ｕｐ＝１，ｅｑ＿ｄｎ＝０）、又は、等化係数（等化強度）の減少の必要性（ｅｑ＿ｕｐ＝０，ｅｑ＿ｄｎ＝１）を決める。デシメーション及び積算モジュール２０４は、ｅｑ＿ｕｐ及びｅｑ＿ｄｎ信号を受け取る。デシメーション及び積算モジュール２０４は、ｕｐ／ｄｏｗｎ計数器（デジタル積算器）２１０を備え、ｅｑ＿ｕｐ＝１，ｅｑ＿ｄｎ＝０の場合、計数を増加し、ｅｑ＿ｕｐ＝０，ｅｑ＿ｄｎ＝１の場合、計数を減少し、ｅｑ＿ｕｐ及びｅｑ＿ｄｎデータを積算する。
【００１７】
デシメーション及び積算モジュール２０４は、計数器２１０でオーバフローが生ずると、等化係数Ｅｑ＿ｃｔｒの値を変える。デシメーション及び積算モジュール２０４は、計数が所定しきい値を越すと等化係数Ｅｑ＿ｃｔｒを増加し、計数を零にリセットする。別の例では、デシメーション及び積算モジュール２０４は、計数が別の所定しきい値より低くなると、等化係数Ｅｑ＿ｃｔｒを減少し、計数を零にリセットする。このように等化係数Ｅｑ＿ｃｔｒは、ＮＲＺデータタイミング情報に積算した変化に応じて変化する。ＮＲＺデータタイミング情報の突然で一時的な変化は、必ずしも等化係数Ｅｑ＿ｃｔｒの変化にならない。等化器コア１０６は、差分ＮＲＺデータ１１２の振幅を調整する。等化器コア１０６のゲインは、デシメーション及び積算モジュール２０４が与える等化係数Ｅｑ＿ｃｔｒに応じて調整される。後に図６を参照して説明する。
【００１８】
図３は、本発明の実施形態による適応等化器と使用した２ｘ過剰サンプリングBang Bang位相検出器２０６を概念的に説明している。ＢＢＰＤ２０６は、エッジクロック３１０のタイミングでサンプリングした再生ＮＲＺデータ２０８に基づき、ＮＲＺデータタイミング情報（ｕｐ，ｄｎ）を生成する。これは、エッジクロック３１０のタイミングでサンプリングした再生ＮＲＺデータ２０８を、中心クロック３０６，３０８でサンプリングした再生ＮＲＺデータ２０８と比較する。中心クロック３０６，３０８は、再生ＮＲＺデータ２０８のデータ３０２，３０４の中心でタイミングさせたクロック信号である。エッジクロック３１０は、中心クロック３０６，３０８の中心で、ＣＤＲロック位置に対応する。
【００１９】
ＢＢＰＤ２０６は、ＸＯＲゲート３１２，３１４を備え、各々がｕｐ，ｄｎデータを生成する。ＸＯＲゲート３１２は、中心クロック３０６でサンプリングした再生ＮＲＺデータ３０２の値とエッジクロック３１０でサンプリングした再生ＮＲＺデータ（３０２又は３０４）の値を受取り、ＸＯＲ（排他ＯＲ）演算を実行して、ＮＲＺデータ３０２，３０４の２つの連続事例に対しｕｐデータを生成する。同様に、ＸＯＲゲート３１２は、中心クロック３０８でサンプリングした再生ＮＲＺデータ３０４の値とエッジクロック３１０でサンプリングした再生ＮＲＺデータ（３０２又は３０４）の値を受取り、ＸＯＲ（排他ＯＲ）演算を実行して、ＮＲＺデータ３０２，３０４の２つの連続に対しｄｎデータを生成する。
【００２０】
前述の構造で、ＢＢＰＤ２０６は、特にエッジクロック３１０で、クロック信号に対しＮＲＺデータのタイミングの進み又は遅れの測定ができる。例えば、再生ＮＲＺデータ３０２，３０４がクロック信号より進む場合、（即ち、クロック信号がＮＲＺデータと比較して左側に傾斜し、エッジクロック３１０が、再生ＮＲＺデータ３０２，３０４の遷移よりも早く生じる）センタークロック３０６及びエッジクロック３１０は、共にＮＲＺデータ３０２をサンプリングするが、センタークロック３０８は、ＮＲＺデータ３０４をサンプリングする。従って、ＸＯＲゲート３１２は、ｕｐ＝０を生成し、ＸＯＲゲート３１４は、ｄｎ＝１を生成する。一方、再生ＮＲＺデータ３０２，３０４がクロック信号より遅れる場合、（即ち、クロック信号がＮＲＺデータと比較して右側に傾斜し、エッジクロック３１０が、再生ＮＲＺデータ３０２，３０４の遷移よりも遅れて生じる）センタークロック３０６は、ＮＲＺデータ３０２をサンプリングするが、エッジクロック３１０及びセンタークロック３０８は、共にＮＲＺデータ３０４をサンプリングする。従って、ＸＯＲゲート３１２は、ｕｐ＝１を生成し、ＸＯＲゲート３１４は、ｄｎ＝０を生成する。
【００２１】
ｕｐ／ｄｎＮＲＺタイミング情報１２２の重要性は、再生ＮＲＺデータパターン２０８が高周波（遷移）パターン又は低周波〈遷移）パターンに依存して異なる。「高周波パターン」又は「高周波遷移パターン」は、現在のデータ遷移に即先行するデータ遷移がある一連のデータを意味する。「低周波パターン」又は「低周波遷移パターン」は、現在のデータ遷移に即先行するデータ遷移が存在しない一連のデータを意味する。例えば、１０１のデータパターンは高周波パターンとなる。現在（最後）のデータ遷移（０から１）に即先行するデータ遷移（１から０）があるためである。０１０のデータパターンも高周波パターンとなる。現在（最後）のデータ遷移（１から０）に即先行するデータ遷移（０から１）があるためである。別の例として、００１のデータパターンは低周波パターンとなる。現在（最後）のデータ遷移（０から１）に即先行するデータ遷移（０から０）が無いからである。１１０のデータパターンも低周波パターンとなる。現在（最後）のデータ遷移（１から０）に即先行するデータ遷移（１から１）が無いからである。
【００２２】
等化コア１０６の等化強度に依存して、高周波（'０１０'又は'１０１'）及び低周波（'００１'又は'１１０'）データ遷移は、異なった様式で分散する。等化器適応モジュール１０４は、再生ＮＲＺデータ２０８のデータパターン依存ｕｐ／ｄｎプロフィールを観察し、等化器コア１０６の等化強度の増減を推定する。
【００２３】
図４は、本発明の１つの実施形態に関し、等化条件を入力アイダイアグラム（アイパターンとして知られている）で決定する方法を示す。アイダイアグラムで、データ遷移ヒストグラムが、過少等化条件４０６、最適等化条件４１０及び過剰等化条件４０８の各々での、高周波パターンと低周波パターンとの間のタイミング関係を示す。データ遷移ヒストグラムで示すように、高周波遷移、低周波遷移及びＣＤＲロック位置の相対的な位置は、等化状態で決定される。等化状態は、タイミング関係の測定でＢＢＰＤ２０６（図２，３参照）で検出される。ＢＢＰＤ２０６が、エッジクロック３１０で高周波パターン４０２に主にｕｐ＝１，ｄｎ＝０を生成し、及び／又は、エッジクロック３１０で低周波パターン４０４に主にｕｐ＝０，ｄｎ＝１を生成する場合、ＮＲＺデータ１２１が過少等化４０６で、等化係数Ｅｑ＿ｃｔｒが最適条件よりも低く、増加の必要を意味する。ＢＢＰＤ２０６が、エッジクロック３１０で高周波パターン４０２に主にｕｐ＝０，ｄｎ＝１を生成し、及び／又は、低周波パターン４０４に主にｕｐ＝１，ｄｎ＝０を生成する場合、ＮＲＺデータ１２１が過剰等化４０８で、等化係数Ｅｑ＿ｃｔｒが最適条件よりも高く、減少の必要を意味する。ＢＢＰＤ２０６が、高周波４０２及び／又は低周波に、エッジクロック３１０に対し、主に同量のｕｐ＝１，ｄｎ＝１を生成する場合、完全で最適な適応４１０が達成され、等化係数Ｅｑ＿ｃｔｒの変更を必要としない。
【００２４】
図２，３を参照すると、データ復号器２０２は、再生ＮＲＺデータ２０８及びＮＲＺデータタイミング情報（ｕｐ，ｄｎ）を復号し、再生ＮＲＺデータ２０８の過少等化、過剰等化を示すｅｑ＿ｕｐ及びｅｑ＿ｄｎ信号を生成する。生成は下記の方法で処理する。
（ｉ）ＮＲＺデータ２０８が、高周波パターンを示す場合、ｅｑ＿ｕｐ＝ｕｐ，ｅｑ＿ｄｎ＝ｄｎ。
（ｉｉ）ＮＲＺデータ２０８が、低周波パターンを示す場合、ｅｑ＿ｕｐ＝ｄｎ，ｅｑ＿ｄｎ＝ｕｐ。
（ｉｉｉ）ＮＲＺデータ２０８にデータ遷移が無い場合、ｅｑ＿ｕｐ＝０，ｅｑ＿ｄｎ＝０。
【００２５】
結果として、高周波パターンでｅｑ＿ｕｐ＝ｕｐ＝１，ｅｑ＿ｄｎ＝ｄｎ＝０は、過少等化で、デシメーション及び積算モジュール２０４は、計数器２１０の計数を増加し、等化係数Ｅｑ ｃｔｒを増加する方向に近づける。高周波パターンでｅｑ＿ｕｐ＝ｕｐ＝０，ｅｑ＿ｄｎ＝ｄｎ＝１は、過剰等化で、デシメーション及び積算モジュール２０４は、計数器２１０の計数を減少し、等化係数Ｅｑ＿ｃｔｒを減少する方向に近づける。低周波パターンでｅｑ＿ｕｐ＝ｄｎ＝１，ｅｑ＿ｄｎ＝ｕｐ＝０は、過少等化で、デシメーション及び積算モジュール２０４は、計数器２１０の計数を増加し、等化係数Ｅｑ＿ｃｔｒを増加する方向に近づける。低周波パターンでｅｑ＿ｕｐ＝ｄｎ＝０，ｅｑ＿ｄｎ＝ｕｐ＝１は、過剰等化で、デシメーション及び積算モジュール２０４は、計数器２１０の計数を減少し、等化係数Ｅｑ＿ｃｔｒを減少する方向に近づける。
【００２６】
上記に記載したが、デシメーション及び積算モジュール２０４は、計数器２１０にオーバフローが発生すると、等化係数Ｅｑ＿ｃｔｒの値を変える。例えば、デシメーション及び積算モジュール２０４は、計数器２１０の計数が第１所定しきい値を越えると、等化係数Ｅｑ＿ｃｔｒを増し、計数を零にリセットする。デシメーション及び積算モジュール２０４は、計数器２１０の計数が第２所定しきい値より低くなると、等化係数Ｅｑ＿ｃｔｒを減らし、計数を零にリセットする。等化係数Ｅｑ＿ｃｔｒは、ＮＲＺデータタイミング情報（ｕｐ，ｄｎ）に積算した変化に応じて変化し、ＮＲＺデータタイミング情報（ｕｐ，ｄｎ）の突然の一時的な変化が、必ずしも等化係数Ｅｑ＿ｃｔｒの変化に到らない。ただし、計数が所定しきい値を越えるか又は低くなるかの場合である。
【００２７】
ＣＤＲコア１０８と等化器適応モジュール１０４との作用で生じる不安定を防ぐために、実施形態では、等化器適応モジュール１０４を、デジタルのデシメーション及び積算モジュール２０４を用いて、非常に狭いバンド幅に設計している。実施形態では、滑らかな収束のために、等化係数Ｅｑ＿ｃｔｒをＣＤＲ周波数取得期間に、外部から設定可能な初期値を設定する。ＣＤＲコア１０８が作動すると、初期値を外す。
【００２８】
図５は、本発明の実施形態による等化器コア１０６の回路を概念的に示す。等化器コア１０６は、複数の周波数依存増幅器(frequency-dependent source-degenerating amplifier)５０２，５０４，５０６を備えている。この増幅器５０２，５０６，５０６の構成は、等化強度の１次元制御に最も適している。図５には、各増幅器段階５０２，５０４，５０６は、一対のトランジスタ５０８，５１０を備えている。トランジスタは、供給電圧ＶDDに抵抗器ＲLを経て接続され、電流源５１２，５１４を経て接地されている。トランジスタ５０８，５１０は、可変抵抗器列ＲSと可変コンデンサ列ＣSに、各々、並列に接続している。図５に示すが、可変抵抗器列ＲSは、複数の並列の抵抗器ＲS1，ＲS2，ＲS3，ＲS4から成り、互いにスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４に各々直列に接続されている。ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の開閉は、等化係数Ｅｑ＿ｃｔｒのデジタル値で制御できる。可変コンデンサ列ＣSは、複数の並列のコンデンサＣS1，ＣS2，ＣS3，ＣS4から成り、互いにスイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８に各々直列に接続されている。ＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８の開閉は、等化係数Ｅｑ＿ｃｔｒのデジタル値で制御できる。
【００２９】
抵抗器ＲL及び可変抵抗器列ＲSの抵抗値、及び、可変コンデンサ列ＣSのキャパシタンスが、ＤＣゲイン、ポール位置、各増幅器段階５０２，５０４，５０６のゼロ位置を決める。図６は、本発明の実施形態で、等化器コアのゲインが、決定した等化条件に応じ、適応して変化する様子を示す。図６の各増幅器段階５０２，５０４，５０６は、次式の特性を有する。
Ａ0＝ＲL／ＲS
ｚ1＝１／（Ｃs×Ｒs）
ｐ1＝ｇm／Ｃｓ
ｐ2＝１／（ＣS×ＲL）
ここで、Ａ0は、各増幅器段階５０２，５０４，５０６のＤＣゲイン、ｚ1は、各増幅器段階５０２，５０４，５０６のゼロ位置、ｐ1，ｐ2は、各増幅器段階５０２，５０４，５０６のポール位置、及び、ｇmは、トランジスタ５０８，５１０の相互コンダクタンスである。
【００３０】
ゼロ位置ｚ1は、増幅器段階で増幅される周波数バンドを決定し、ＤＣゲインＡ0は、等化強度を制御する。データ速度が決まると、ゼロ位置ｚ1が、手動制御又は自動バンド選択回路（図示せず)で設定される。等化器適応モジュール１０４は、ＤＣゲインＡ0を調整し、ＮＲＺデータパターンで最大のアイの開きを得る。
【００３１】
高レベルでは、ＤＣゲインＡ0は、抵抗器ＲL，ＲSに依存するため、各増幅器段階５０２，５０４，５０６のＤＣゲインは、等化係数Ｅｑ＿ｃｔｒを用い、抵抗器ＲSの値を調整し制御する。可変抵抗器列ＲSのスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の構成は、Ｅｑ＿ｃｔｒの増加が、抵抗器ＲSの増加及びＤＣゲインＡ0の減少となるようにする。ＤＣゲインＡ0の減少は、高周波パターンの高周波ゲインでの相対的な増加となる。Ｅｑ＿ｃｔｒの増加は、低周波パターンの低周波ゲインに対し高周波パターンの高周波ゲインの相対的な増加になる。Ｅｑ＿ｃｔｒの減少は、抵抗器ＲSの減少及びＤＣゲインＡ0の減少になり、低周波パターンの低周波ゲインに対し高周波パターンの高周波ゲインの相対的な減少になる。
【００３２】
本発明の適応等化器の利点は、ＣＤＲ回路の既存のＢＢＰＤをアイ測定に使用し、ＮＲＺデータタイミング情報を決める。別の回路を必要とせず、費用及び設計手間を省く。適応等化器は、ＮＲＺデータのジッタを複雑な回路を用いずに効率的に除去できる。等化係数Ｅｑ＿ｃｔｒは、ＮＲＺデータタイミング情報（ｕｐ，ｄｎ）に積算する変化に応じて変化する。ＮＲＺデータタイミング情報（ｕｐ，ｄｎ）の突然の一時的な変化が、必ずしも等化係数Ｅｑ＿ｃｔｒの変化にならない。この結果、ＮＲＺデータの等化が滑らかに実行できる。本発明の等化器回路は、任意の型のシリアル通信リンク（例、ＨＤＭＩ，ＵＤＬ，ＰＣＩ−Ｅｘｐｒｅｓｓ）に使用できる。
【００３３】
当業者には、明細書の記載から付加的な構造及び機能の設計が可能である。本発明の特定の実施形態を記載しているが、記載に限定するものではない。当業者に明らかな変更及び変化は、本発明の精神及び範囲から離れるものではない。
【図１】
2014039292.tif 000003
【図２】
2014039292.tif 000004
【図３】
2014039292.tif 000005
【図４】
2014039292.tif 000006
【図５】
2014039292.tif 000007
【図６】
2014039292.tif 000008
【手続補正書】
【提出日】平成25年10月15日(2013.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
等化器適応モジュールによってゲインを調整可能な一つ以上の増幅器ステージを含む等化器に固定データパターンを適用して、通信リンクからデータを受信し、
前記等化器に接続されている位相検出器で等化データを受信し、再生データを、基準クロックタイミングに対し再生データのタイミングを示すタイミングデータと共に発生し、
前記位相検出器からの前記再生データ及びタイミングデータを復号器によって受信し、前記等化器の等化器強度を、前記タイミングデータ及び前記再生データの周波数パターンに基づいて、増加又は減少させるかを示す第１の等化器調整信号を前記復号器によって発し、
前記等化器適応モジュールによって等化係数を積算し、
前記等化係数を適用して、前記一つ以上の増幅器段のゲインを制御し、
前記一つ以上の増幅器段によって増幅される周波数バンドを決定且つ設定する、ことを含む適応等化器を初期化するための方法。
【請求項２】
最大のアイの開きが前記適応等化器によって達成されることを特徴とする請求項１記載の方法。
【請求項３】
前記等化係数が、ＣＤＲ（クロックデータ再生）期間中に初期値に設定されることを特徴とする請求項１記載の方法。
【請求項４】
ＣＤＲコアが作動する時に、前記等化係数が前記等化器適応モジュールによって制御されることを特徴とする請求項３記載の方法。
【請求項５】
シリアル通信リンクからデータを受信し、前記受信データの周波数範囲を横切る受信データの振幅を調整して等化データを生成する等化器と、
前記等化器に接続され、前記等化データを受信し、再生データを、基準クロックタイミングに対し前記再生データのタイミングを示すタイミングデータと共に生成する位相検出器と、
前記位相検出器から前記再生データ及び前記タイミングデータを受信し、第１等化器調整信号を生成する復号器と
積算モジュールと、を備え、
前記積算モジュールは、前記復号器と前記等化器に接続され、前記第１等化器調整信号を積算して、第２等化器調整信号を生成し、前記等化器の等化強度を制御し、
前記第２等化器調整信号は、前記積算数が第１所定しきい値を越える場合、前記等化強度の増加を示し、前記積算数が第２所定しきい値より低くなる場合、前記等化強度の減少を示すことを特徴とする適応等化器システム。
【請求項６】
前記積算モジュールが、ＣＤＲ（クロックデータ再生）回路のＣＤＲコアのバンド幅よりも狭いバンド幅を有するように設計されていることを特徴とする請求項１記載の適応等化器システム。