(57)【要約】【課題】電気的接続を確保しつつスタンドオフを大きくすることが可能な電子部品及びその製造方法を提供する。【解決手段】電子部品１０は、配線板１００と、半導体チップ１１と、封止樹脂１３と、絶縁層１４と、ビア導体１５と、ポスト１６と、ソルダーレジスト層１７とを有する。配線板１００の第１主面側には、パッド１２２ａが露出し、配線板１００の第２主面側には、パッド１０１ｃが露出している。パッド１２２ａの第１主面側には、バンプ１０５ｂが形成され、パッド１０１ｃの第２主面側には、ビア導体１５が形成されている。これにより、パッド１０１ｃに対向して、ビア導体１５の底面としてパッド１５ａが形成されている。ビア導体１５の第２主面側には、円柱状のポスト１６が形成されている。【選択図】図１
2014127557.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と導体パターンとが交互に積層されてなり、第１主面と該第１主面とは反対側の第２主面とを有する配線板と、
前記導体パターンのうち前記第１主面側の最外層に位置する導体パターン上に形成されるバンプと、
前記バンプを介して前記配線板の第１主面上に実装される半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記導体パターンのうち前記第２主面側の最外層に位置する導体パターン上に所定ピッチで第１ビア導体の底面として形成される複数の第１パッドと、
前記第２主面側に形成される絶縁層と、
該絶縁層に前記第１パッドと対向して第２ビア導体の底面として形成される複数の第２パッドと、
を有する電子部品であって、
前記第１ビア導体は前記第１主面側から前記第２主面側に向かって縮径するテーパを有し、
前記第２ビア導体は前記第２主面側から前記第１主面側に向かって縮径するテーパを有し、
前記第２ビア導体の径は前記第１ビア導体の径より大きい電子部品。
【請求項２】
前記第１パッドの外径は前記第１パッドの所定ピッチの二分の一未満であり、前記第２パッドの外径は前記第１パッドの所定ピッチの二分の一以上である請求項１に記載の電子部品。
【請求項３】
前記第２ビア導体の第２主面側に形成され、外径が前記第１パッドの所定ピッチの二分の一以上であるポストを有する請求項１または２に記載の電子部品。
【請求項４】
前記絶縁層及び前記ポストの第２主面側に形成され、前記ポストの第２主面側に開口する開口部を有し、該開口部の内径が前記第１パッドの所定ピッチの二分の一以上であるソルダーレジスト層を有する請求項３に記載の電子部品。
【請求項５】
前記ポストの外径は前記開口部の内径より大きく、前記開口部の内径は前記第２パッドの外径より大きい請求項４に記載の電子部品。
【請求項６】
前記ポストに溝が設けられる請求項３乃至５のいずれか１項に記載の電子部品。
【請求項７】
支持体を準備することと、
前記支持体の第１主面側に、絶縁層と導体パターンとが交互に積層されてなり、第１主面と該第１主面とは反対側の第２主面とを有する配線板を形成することと、
前記配線板の前記第１主面側の最外層に配置される前記導体パターンの前記第１主面側にバンプを介して半導体素子を実装することと、
前記半導体素子を封止する封止樹脂を形成することと、
前記支持体を剥離することと、
前記導体パターンのうち前記第２主面側の最外層に位置する導体パターンの前記第２主面側に所定ピッチで第１ビア導体の底面として形成されている複数の第１パッドと対向して第２ビア導体の底面として複数の第２パッドを形成することと、
を含み、
前記第１ビア導体は前記第１主面側から前記第２主面側に向かって縮径するテーパを有し、
前記第２ビア導体は前記第２主面側から前記第１主面側に向かって縮径するテーパを有し、
前記第２ビア導体の径は前記第１ビア導体の径より大きい電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、配線板と、配線板の主面上に実装される半導体素子と、半導体素子を封止する封止樹脂と、を有する電子部品が開示されている。ここで、配線板は、コア基板を用いない配線板、いわゆるコアレス配線板である。封止樹脂は、配線板の主面のみを覆っている。
【０００３】
こうした電子部品は、以下のように製造される。まず、支持体上に、樹脂絶縁層と導体パターンとが交互に積層されてなる積層部を形成する。続けて、積層部の最外層に配置される導体パターン上にバンプを介して半導体素子を実装する。続けて、その半導体素子を封止するための封止樹脂を形成し、支持体を積層部から剥離する。そして、支持体を剥離することにより露出する積層部の主面に対して、ビルドアップ層を形成する。積層部とビルドアップ層により、配線板が構成される。
【０００４】
こうした電子部品は、ビルドアップ層側において、端子ピッチの疎なマザーボード等の他のデバイスに実装される。この際、実装される電子部品の底面と他のデバイスの導体パターンとが密着しないように、電子部品と他のデバイスとの隙間（スタンドオフ）を大きくすることが好ましい。このためには、電子部品の配線板のパッドを大きくしてバンプの径を大きくすることが効果的である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２９４６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の電子部品では、積層部にビルドアップ層を形成することにより、配線板のパッドを大きくしている。しかし、ビルドアップ層を構成するビア導体の径の大きさは、積層部を構成するビア導体の径と同程度である。電子部品に熱応力が掛かった場合に、ビア導体に掛かる応力は、パッドの大きさに比例して大きくなるものと考えられる。このため、熱応力により、ビルドアップ層を構成するビア導体にビルドアップ層と平行な方向にクラックが発生するおそれがある。したがって、電子部品の電気的接続を確保することが困難であるという問題点があった。
【０００７】
本発明は、こうした実情に鑑みてなされたものであり、電気的接続を確保しつつスタンドオフを大きくすることが可能な電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の観点に係る電子部品は、
絶縁層と導体パターンとが交互に積層されてなり、第１主面と該第１主面とは反対側の第２主面とを有する配線板と、
前記導体パターンのうち前記第１主面側の最外層に位置する導体パターン上に形成されるバンプと、
前記バンプを介して前記配線板の第１主面上に実装される半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記導体パターンのうち前記第２主面側の最外層に位置する導体パターン上に所定ピッチで第１ビア導体の底面として形成される複数の第１パッドと、
前記第２主面側に形成される絶縁層と、
該絶縁層に前記第１パッドと対向して第２ビア導体の底面として形成される複数の第２パッドと、
を有する電子部品であって、
前記第１ビア導体は前記第１主面側から前記第２主面側に向かって縮径するテーパを有し、
前記第２ビア導体は前記第２主面側から前記第１主面側に向かって縮径するテーパを有し、
前記第２ビア導体の径は前記第１ビア導体の径より大きい。
【０００９】
前記第１パッドの外径は前記第１パッドの所定ピッチの二分の一未満であり、前記第２パッドの外径は前記第１パッドの所定ピッチの二分の一以上であることが好ましい。
【００１０】
前記第２ビア導体の第２主面側に形成され、外径が前記第１パッドの所定ピッチの二分の一以上であるポストを有することが好ましい。
【００１１】
前記絶縁層及び前記ポストの第２主面側に形成され、前記ポストの第２主面側に開口する開口部を有し、該開口部の内径が前記第１パッドの所定ピッチの二分の一以上であるソルダーレジスト層を有することが好ましい。
【００１２】
前記ポストの外径は前記開口部の内径より大きく、前記開口部の内径は前記第２パッドの外径より大きいことが好ましい。
【００１３】
前記ポストに溝が設けられることが好ましい。
【００１４】
本発明の第２の観点に係る電子部品の製造方法は、
支持体を準備することと、
前記支持体の第１主面側に、絶縁層と導体パターンとが交互に積層されてなり、第１主面と該第１主面とは反対側の第２主面とを有する配線板を形成することと、
前記配線板の前記第１主面側の最外層に配置される前記導体パターンの前記第１主面側にバンプを介して半導体素子を実装することと、
前記半導体素子を封止する封止樹脂を形成することと、
前記支持体を剥離することと、
前記導体パターンのうち前記第２主面側の最外層に位置する導体パターンの前記第２主面側に所定ピッチで第１ビア導体の底面として形成されている複数の第１パッドと対向して第２ビア導体の底面として複数の第２パッドを形成することと、
を含み、
前記第１ビア導体は前記第１主面側から前記第２主面側に向かって縮径するテーパを有し、
前記第２ビア導体は前記第２主面側から前記第１主面側に向かって縮径するテーパを有し、
前記第２ビア導体の径は前記第１ビア導体の径より大きい。
【発明の効果】
【００１５】
本発明によれば、電子部品において、配線板の第２主面に直接ビア導体を接続させて第２パッドを形成している。ここで、ビルドアップ層内のビア導体（第２ビア導体）の径が配線板内のビア導体（第１ビア導体）の径より大きいため、ビルドアップ層と平行な方向にクラックが発生するおそれが少なくなる。そして、第２ビア導体の径が大きいことにより、実装に際してバンプを大きくすることができる。これにより、電子部品の電気的接続を確保しつつ、スタンドオフを大きくすることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る電子部品を示す断面図及びその一部を拡大して示す部分拡大断面図である。
【図２】本発明の実施形態に係る電子部品の製造方法を示すフローチャートである。
【図３】配線板を形成する第１の工程を説明するための断面図である。
【図４】図３の工程の後の第２の工程を説明するための断面図である。
【図５】図４の工程の後の第３の工程を説明するための断面図である。
【図６】図５の工程の後の第４の工程を説明するための断面図である。
【図７】図６の工程の後の第５の工程を説明するための断面図である。
【図８】図７の工程の後の第６の工程を説明するための断面図である。
【図９】図８の工程の後の第７の工程を説明するための断面図である。
【図１０】図９の工程の後の第８の工程を説明するための断面図である。
【図１１】図１０の工程の後の第９の工程を説明するための断面図である。
【図１２】半導体素子を実装する第１の工程を説明するための断面図である。
【図１３】図１２の工程の後の第２の工程を説明するための断面図である。
【図１４】半導体素子を封止する工程を説明するための断面図である。
【図１５】支持体を剥離する工程を説明するための断面図である。
【図１６】第２パッドを形成する第１の工程を説明するための断面図である。
【図１７】図１６の工程の後の第２の工程を説明するための断面図である。
【図１８】図１７の工程の後の第３の工程を説明するための断面図である。
【図１９】図１８の工程の後の第４の工程を説明するための断面図である。
【図２０】ソルダーレジスト層を形成する工程を説明するための断面図である。
【図２１】本発明の実施形態に係る電子部品にバンプを形成した状態を示す断面図である。
【図２２】本発明の他の実施形態に係る電子部品にバンプを形成した状態を示す断面図である。
【図２３】本発明の他の実施形態に係る電子部品のバンプ周辺を示す横断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照して説明する。なお、理解を容易にするため、ＸＹＺ座標を設定し、適宜参照する。図中、矢印Ｚは、電子部品及び配線板の主面（表裏面）の法線方向に相当する電子部品及び配線板の積層方向（または電子部品及び配線板の厚み方向）を指す。一方、矢印Ｘ及びＹは、それぞれ積層方向に直交する方向（または各層の側方）を指す。電子部品及び配線板の主面は、Ｘ−Ｙ平面となる。また、電子部品及び配線板の側面は、Ｘ−Ｚ平面またはＹ−Ｚ平面となる。
【００１８】
相反する法線方向を向いた２つの主面を、第１主面（＋Ｚ側の面、上面）、第２主面（−Ｚ側の面、下面）という。すなわち、第１主面の反対側の主面が第２主面であり、第２主面の反対側の主面が第１主面である。
【００１９】
孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内（壁面または底面）に形成される導体をビア導体といい、スルーホール内（壁面）に形成される導体をスルーホール導体という。
【００２０】
「めっき」とは、金属層を形成する工程のみならず、形成された金属及び金属層をも意味する。めっきには、無電解めっきや電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。
【００２１】
図１に示すように、本実施形態の電子部品１０は、配線板１００と、半導体チップ１１（半導体素子）と、封止樹脂１３と、絶縁層１４と、ビア導体１５と、ポスト１６と、ソルダーレジスト層１７と、を有する。
【００２２】
配線板１００は、コアレス配線板である。すなわち、配線板１００は、コア基板を有さない。配線板１００は、第１主面Ｆ１と、第１主面Ｆ１の反対側の第２主面Ｆ２とを有する。配線板１００は、絶縁層１０１と、導体パターン１２０と、絶縁層１０２と、導体パターン１２２と、ソルダーレジスト１０４と、を有する。絶縁層１０１内にはビア導体１０１ｂが形成され、絶縁層１０２内にはビア導体１０３ｂが形成されている。
【００２３】
より詳しくは、絶縁層１０１には、孔１０１ａ（ビアホール）が形成されている。そして、孔１０１ａ内に導体（例えば銅のめっき）が充填されることにより、その孔１０１ａ内の導体がビア導体１０１ｂ（フィルド導体）となる。ビア導体１０１ｂは、絶縁層１０１を貫通している。また、絶縁層１０２には孔１０３ａ（ビアホール）が形成されている。そして、孔１０３ａ内に導体が充填されることにより、その孔１０３ａ内の導体がビア導体１０３ｂとなる。
【００２４】
ビア導体１０１ｂ、１０３ｂの横断面（Ｘ−Ｙ平面）の断面積は、第１主面側で大きく、第２主面側ほど小さくなっている。すなわち、ビア導体１０１ｂ、１０３ｂは、第１主面側から第２主面側に向かって縮径する略円錐台形状を有している。導体パターン１２０と、導体パターン１２２とは、ビア導体１０３ｂにより電気的に接続されている。
【００２５】
配線板１００の第１主面側には、パッド１２２ａが露出し、パッド１２２ａの第１主面側には、バンプ１０５ｂが形成されている。半導体チップ１１は、バンプ１０５ｂにより、配線板１００の第１主面側に実装されている。半導体チップ１１は、封止樹脂１３に覆われ、封止樹脂１３及びアンダーフィル材１２により封止されている。
【００２６】
配線板１００の第２主面側には、絶縁層１４と、ソルダーレジスト層１７とが積層されている。絶縁層１４内には、ビア導体１５が形成されている。ビア導体１５の横断面（Ｘ−Ｙ平面）の断面積は、第１主面側で小さく、第２主面側ほど大きくなっている。すなわち、ビア導体１５は、第２主面側から第１主面側に向かって縮径する略円錐台形状を有している。この結果、対向して設けられるビア導体１０１ｂとビア導体１５とは、テーパが逆向きになる。配線板１００の第２主面側には、パッド１０１ｃ（第１パッド）が露出している。パッド１０１ｃの第２主面側には、ビア導体１５が形成されている。すなわち、パッド１０１ｃ（第１パッド）に対向して、ビア導体１５の第１主面側の面としてパッド１５ａ（第２パッド）が形成されている。ビア導体１５の第２主面側には、円柱状のポスト１６が形成されている。
【００２７】
ポスト１６の第２主面側には、ポスト１６の一部を露出させる開口部１０７ａを有するソルダーレジスト層１７が形成されている。ソルダーレジスト１７層の開口部１０７ａから露出するパッド１６ａの第２主面側には、後述するようにバンプが形成される。
【００２８】
絶縁層１０１、１０２及びソルダーレジスト１０４は、例えば感光性樹脂からなる。ただしこれに限られず、絶縁層１０１、１０２及びソルダーレジスト１０４は、感光性樹脂以外の材料から形成されてもよい。
【００２９】
半導体チップ１１は、チップ本体と、複数の電極パッドと、を有する。配線板１００と半導体チップ１１との間には、熱膨張率のミスマッチ緩和のため、アンダーフィル材１２が充填される。半導体チップ１１は、例えば抵抗や、ダイオード、トランジスタ、コンデンサ等の素子が集積されたＩＣチップである。チップ本体は、例えばシリコンからなる。
【００３０】
半導体チップ１１は、封止樹脂１３（モールド樹脂）により封止される。封止樹脂１３は、例えば可撓性エポキシ樹脂及びビスフェノール型エポキシ樹脂を含有する。また、本実施形態では、図１に示されるように、封止樹脂１３が、配線板１００の第１主面を覆っている。
【００３１】
本実施形態において、配線板１００の平面形状（Ｘ−Ｙ平面）は、例えば正方形であり、その一辺の長さは例えば４〜１５ｍｍである。また、半導体チップ１１の平面形状（Ｘ−Ｙ平面）は、例えば正方形であり、その一辺の長さは例えば２〜１０ｍｍである。
【００３２】
本実施形態では、図１の下方の部分拡大図に示すように、パッド１０１ｃの外径Ｂが、パッド１０１ｃのピッチＡの二分の一未満である（Ｂ＜（１／２）Ａ）。一方、パッド１５ａの外径Ｃは、パッド１０１ｃのピッチＡの二分の一以上である（Ｃ≧（１／２）Ａ）。すなわち、本実施形態の電子部品１０においては、パッド１５ａ（第２パッド）の外径Ｃは、パッド１０１ｃ（第１パッド）の外径Ｂよりも大きい（Ｃ＞Ｂ）。ポスト１６の外径Ｄは、パッド１５ａの外径Ｃよりも、さらに大きい（Ｄ＞Ｃ＞Ｂ）。開口部１０７ａの内径Ｅは、パッド１５ａの外径Ｃよりも大きく、ポスト１６の外径Ｄよりは小さい（Ｄ＞Ｅ＞Ｃ＞Ｂ）。
【００３３】
ピッチＡは、例えば９０〜１３０μｍである。外径Ｂは、例えば１０〜３０μｍであり、外径Ｃは、例えば４５〜６５μｍである。そして、外径Ｄは、例えば５０〜７０μｍであり、内径Ｅは、例えば４５〜６５μｍである。
【００３４】
このように、ビア導体１５（第２ビア導体）の径は、ビア導体１０１ｂ（第１ビア導体）の径よりも大きくなるが、ビア導体１５の径を、ビア導体１０１ｂの径に比べて格段に大きくすることができる。これにより、熱履歴によりビア導体１５とポスト１６の境界部分にＸ−Ｙ平面に沿ってクラックが生ずる可能性が小さくなる。この結果、電子部品１０の接続信頼性が大きくなると考えられる。このため、電気的接続を確保しつつ大きいバンプを形成することができ、電子部品１０の第２主面と他のデバイス等の第１主面との間隔が大きくなり、スタンドオフを大きくすることが容易になる。
【００３５】
次に、上記電子部品１０の製造方法について説明する。本実施形態では、電子部品１０が、図２に示すような方法で製造される。
【００３６】
ステップＳ１１では、図３に示すように、支持体２００を準備する。支持体２００は、例えばガラスからなる。
【００３７】
図２のステップＳ１２では、支持体２００の第１主面側に配線板を形成する。
【００３８】
具体的には、図３に示すように、支持体２００の第１主面側に、接着層２０２を形成する。接着層２０２の第１主面側に、金属箔１１０が貼り付けられた、例えば樹脂からなる絶縁層１０１（樹脂絶縁層）を配置する。絶縁層１０１と接着層２０２とは、例えば加熱処理により接着される。そして、図４に示すように、例えばレーザにより、金属箔１１０及び絶縁層１０１に孔１０１ａ（ビアホール）を形成する。孔１０１ａは、接着層２０２に達する。その後、必要に応じて、デスミアやソフトエッチをする。
【００３９】
続けて、図５に示すように、金属箔１１０の第１主面側に例えば銅めっき１００１を形成することにより、孔１０１ａ内にビア導体１０１ｂ（フィルド導体）を形成する。金属箔１１０は、銅めっき１００１と一体となり、導体層を形成する。続けて、図６に示すように、この導体層を例えばエッチングによりパターニングして、導体パターン１２０を形成する。
【００４０】
続けて、図７に示すように、金属箔１１２が貼り付けられた、例えば樹脂からなる絶縁層１０２（樹脂絶縁層）を配置する。絶縁層１０２は、導体パターン１２０を覆うように形成される。
【００４１】
続けて、図８に示すように、例えばレーザにより、金属箔１１２及び絶縁層１０２に孔１０３ａ（ビアホール）を形成する。孔１０３ａは、導体パターン１２０に達し、その一部を露出させる。その後、必要に応じて、デスミアやソフトエッチをする。
【００４２】
続けて、図９に示すように、金属箔１１２の第１主面側に例えば銅めっき１００２を形成することにより、孔１０３ａ内にビア導体１０３ｂ（フィルド導体）を形成する。金属箔１１２は、銅めっき１００２と一体となり、導体層を形成する。続けて、図１０に示すように、この導体層を例えばエッチングによりパターニングして、導体パターン１２２を形成する。
【００４３】
続けて、図１１に示すように、絶縁層１０２の第１主面側に、ソルダーレジスト１０４を形成する。これにより、支持体２００の第１主面側に、絶縁層１０１、１０２、導体パターン１２０、１２２、及びソルダーレジスト１０４から構成される配線板１００が形成される。ソルダーレジスト１０４は、例えば感光性樹脂からなる。
【００４４】
図２のステップＳ１３では、半導体チップ１１（半導体素子）を実装する。
【００４５】
具体的には、図１２に示すように、ソルダーレジスト１０４の所定部位に開口部１０５ａを形成する。これにより、導体パターン１２２の一部（パッド１２２ａ）が露出する。そして、バンプ１０５ｂを有する半導体チップ１１を準備し、図１３に示すように、例えばフリップチップ実装により、パッド１２２ａの第１主面側に、バンプ１０５ｂを介して、半導体チップ１１を実装する。なお、半導体チップ１１は例えばＩＣチップであり、バンプ１０５ｂは例えば半田バンプである。
【００４６】
続けて、ソルダーレジスト１０４と半導体チップ１１との間に、絶縁性のアンダーフィル材１２を注入する。その結果、第１主面側の最外層に配置される導体パターン（導体パターン１２２）の第１主面側に、バンプ１０５ｂを介して、半導体チップ１１が実装されることになる。
【００４７】
図２のステップＳ１４では、封止樹脂１３を形成する。
【００４８】
具体的には、例えば図１４に示すように、半導体チップ１１を封止するための封止樹脂１３を形成する。これにより、半導体チップ１１がアンダーフィル材１２及び封止樹脂１３に覆われる。すなわち、半導体チップ１１は、封止される。
【００４９】
図２のステップＳ１５では、支持体２００を剥離する。
【００５０】
具体的には、例えばレーザを照射して接着層２０２を軟化させた後、Ｘ方向（またはＹ方向）に支持体２００をスライドさせることにより、配線板１００の第２主面から支持体２００を剥離させる。これにより、図１５に示すように、配線板１００の第２主面に、ビア導体１０１ｂ（パッド１０１ｃ）が露出する。なお、配線板１００から支持体２００を剥離した後において、例えば接着層２０２が配線板１００の第２主面側に残っている場合には、洗浄を行い、その接着層２０２を除去する。また、支持体２００は、再利用することができる。
【００５１】
図２のステップＳ１６では、配線板１００の第２主面側に、第２パッドを形成する。
【００５２】
具体的には、図１６に示すように、配線板１００の第２主面に、金属箔１１４が貼り付けられた、例えば樹脂からなる絶縁層１４を配置する。
【００５３】
続けて、図１７に示すように、例えばレーザにより、金属箔１１４及び絶縁層１４に孔１４ａ（ビアホール）を形成する。孔１４ａは、絶縁層１０１及びパッド１０１ｃに達する。その後、必要に応じて、デスミアやソフトエッチをする。
【００５４】
続けて、図１８に示すように、金属箔１１４の第２主面側に例えば銅めっき１００４を形成することにより、孔１４ａ内にビア導体１５（フィルド導体）を形成する。金属箔１１４は、銅めっき１００４と一体となり、導体層を形成する。これにより、ビア導体１５の底面として、パッド１５ａ（第２パッド）が形成される。
【００５５】
図２のステップＳ１７では、ビア導体１５の第２主面側にポスト１６を形成する。
【００５６】
具体的には、図１９に示すように、上記の導体層を例えばエッチングによりパターニングして、ポスト１６を形成する。
【００５７】
図２のステップＳ１８では、図２０に示すように、絶縁層１４及びポスト１６の第２主面側に、ソルダーレジスト層１７を形成する。続けて、ソルダーレジスト層１７に開口部１０７ａを形成する（図１参照）。これにより、先の図１に示した電子部品１０が完成する。
【００５８】
本実施形態の製造方法は、電子部品１０の製造に適している。こうした製造方法であれば、電気的接続を確保しつつ実装の際にスタンドオフを大きくすることが可能な、電子部品１０が得られる。
【００５９】
電子部品１０の実装の際には、図２１に示すように、パッド１６ａの第２主面側にバンプ１８が形成される。バンプ１８は、例えば半田バンプである。このように、パッド１６ａの径が大きいため、バンプ１８を大きく形成することができ、スタンドオフＦを大きくすることができる。
【００６０】
本発明の他の実施形態について、図２２及び図２３を参照して説明する。
【００６１】
図２２に示すように、他の実施形態に係る電子部品２０の全体的な構成は、上記電子部品１０と類似している。すなわち、電子部品２０は、配線板１００と、半導体チップ１１（半導体素子）と、封止樹脂１３と、界面絶縁層１４と、ビア導体１５と、ポスト２１と、ソルダーレジスト層１７と、を有する。
【００６２】
電子部品２０が、上記電子部品１０と異なるのは、ポスト１６の代わりにポスト２１が形成されている点である。すなわち、単なる円柱形状のポスト１６と異なり、ポスト２１には、図２２及び図２３に示すように、円柱形状の外周と同心円状に、溝２１ａが設けられている。このため、電子部品２０の実装の際には、バンプ２２が溝２１ａに侵入する。これによって、バンプ２２の電子部品２０に対する密着性がさらに向上するものと考えられる。
【００６３】
以上、本発明の実施形態に係る電子部品及びその製造方法について説明したが、本発明は、上記実施形態に限定されるものではない。
【００６４】
例えば、ポスト２１に設けられる溝２１ａは、円状に限られるものではない。溝２１ａの形状、数、深さ、幅等は、自由に設定することができる。その他の点についても、上記電子部品１０、２０の構成、及びその構成要素の種類、性能、寸法、材質、形状、層数、または配置等は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。
【００６５】
また、各導体パターンの材料は、上記のものに限定されず、用途等に応じて変更可能である。また、ビア導体に代えて、スルーホール導体を用いてもよい。各絶縁層の材料も任意である。例えば絶縁層を構成する樹脂として、熱硬化性樹脂または熱可塑性樹脂を用いることができる。熱硬化性樹脂としては、エポキシ樹脂やポリイミドのほか、例えばＢＴ樹脂、アリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）、アラミド樹脂などを用いることができる。また、熱可塑性樹脂としては、例えば液晶ポリマー（ＬＣＰ）、ＰＥＥＫ樹脂、ＰＴＦＥ樹脂（フッ素樹脂）などを用いることができる。これらの材料は、例えば絶縁性、誘電特性、耐熱性、または機械的特性等の観点から、必要性に応じて選ぶことが望ましい。また、上記樹脂には、添加剤として、硬化剤、安定剤、フィラーなどを含有させることができる。また、各導体パターン及び各絶縁層は、異種材料からなる複数の層から構成されていてもよい。
【００６６】
電子部品の製造工程は、図２のフローチャートに示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。
【００６７】
以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。
【符号の説明】
【００６８】
１０、２０  電子部品
１１  半導体チップ
１２  アンダーフィル材
１３  封止樹脂
１４、１０１、１０２  絶縁層
１４ａ、１０１ａ、１０３ａ  孔
１５、１０１ｂ、１０３ｂ  ビア導体
１５ａ、１６ａ、１０１ｃ、１２２ａ  パッド
１６、２１  ポスト
１７  ソルダーレジスト層
１８、２２、１０５ｂ  バンプ
２１ａ  溝
１００  配線板
１０４  ソルダーレジスト
１０５ａ、１０７ａ  開口部
１１０、１１２、１１４  金属箔
１２０、１２２  導体パターン
２００  支持体
２０２  接着層
１００１、１００２、１００４  銅めっき
Ｆ１  第１主面
Ｆ２  第２主面
【図１】
2014127557.tif 000003
【図２】
2014127557.tif 000004
【図３】
2014127557.tif 000005
【図４】
2014127557.tif 000006
【図５】
2014127557.tif 000007
【図６】
2014127557.tif 000008
【図７】
2014127557.tif 000009
【図８】
2014127557.tif 000010
【図９】
2014127557.tif 000011
【図１０】
2014127557.tif 000012
【図１１】
2014127557.tif 000013
【図１２】
2014127557.tif 000014
【図１３】
2014127557.tif 000015
【図１４】
2014127557.tif 000016
【図１５】
2014127557.tif 000017
【図１６】
2014127557.tif 000018
【図１７】
2014127557.tif 000019
【図１８】
2014127557.tif 000020
【図１９】
2014127557.tif 000021
【図２０】
2014127557.tif 000022
【図２１】
2014127557.tif 000023
【図２２】
2014127557.tif 000024
【図２３】
2014127557.tif 000025