【手続補正書】
【提出日】令和3年8月16日(2021.8.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マルチチップ集積回路（ＩＣ）パッケージを含む装置であって、前記マルチチップＩＣパッケージは、
複数のプロセッサＩＣチップであって、各プロセッサＩＣチップは、
複数のプロセッサコアと、
前記プロセッサＩＣチップの電力消費及びパフォーマンスを制御するための第１の電力マネージャであって、前記第１の電力マネージャは、前記複数のプロセッサコアのうちの１つ以上に関連付けられた１つ以上のクロック周波数を管理する、第１の電力マネージャと、を含む、複数のプロセッサＩＣチップと、
前記複数のプロセッサＩＣチップのうちの少なくとも１つに結合された相互接続ＩＣチップであって、前記相互接続ＩＣチップは、
前記複数のプロセッサコアを含むシステム構成要素にメモリデバイスを結合するためのメモリコントローラと、
前記相互接続ＩＣチップに１つ以上の入出力（Ｉ／Ｏ）デバイスを結合するためのＩ／Ｏインタフェースと、
前記１つ以上のプロセッサＩＣチップ及び前記相互接続ＩＣチップを含む前記マルチチップＩＣパッケージ内の全てのＩＣチップにわたってパフォーマンス及び電力ポリシーを調整するための第２の電力マネージャと、を含み、
前記第２の電力マネージャは、前記第１の電力マネージャを含む第１の複数の電力マネージャから受信した電力及び／又はパフォーマンステレメトリデータを集約し、前記集約された電力及び／又はパフォーマンステレメトリデータに基づいて、前記第１の複数の電力マネージャに制御信号を送信して、前記第１の複数の電力マネージャに１つ以上の電力及び／又はパフォーマンス制約を指示し、
前記第１の電力マネージャは、他のプロセッサＩＣチップの他の第１の電力マネージャから独立して、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、そのそれぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御する、相互接続ＩＣチップと、を含む、装置。
【請求項２】
前記１つ以上のプロセッサＩＣチップと前記相互接続ＩＣチップに結合するスケーラブル制御ファブリックをさらに含む、請求項１に記載の装置。
【請求項３】
前記スケーラブル制御ファブリックは、制御信号に加えてデータ信号をサポートする物理通信ファブリック上で動作可能なスケーラブルオーバレイを含む、請求項２に記載の装置。
【請求項４】
第１の制御信号の受信に応答して、前記第１の電力マネージャは、少なくとも１つの関連するコアの周波数を修正する、請求項１に記載の装置。
【請求項５】
前記第２の電力マネージャは、前記第１の電力マネージャから受信した前記電力及び／又はパフォーマンステレメトリデータを集約するための、及び前記制御信号を前記第１の電力マネージャに送信するためのファームウェア又はソフトウェアを実行する回路を含む、請求項１に記載の装置。
【請求項６】
前記第１の電力マネージャは、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、それぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御するためのファームウェア又はソフトウェアを実行する回路を含む、請求項４に記載の装置。
【請求項７】
前記第２の電力マネージャ及び前記第１の電力マネージャは、同一の回路を含むが、前記第２の電力マネージャと前記第１の電力マネージャとの間の階層的関係に基づいて異なる機能を実行する、請求項６に記載の装置。
【請求項８】
前記異なる機能を実行するために、前記第２の電力マネージャ及び前記第１の電力マネージャは、異なるプログラムコードシーケンスを実行する、請求項７に記載の装置。
【請求項９】
前記異なるプログラムコードシーケンスは、ファームウェア又はソフトウェアのプログラムコードを含む、請求項８に記載の装置。
【請求項１０】
前記ファームウェア又はソフトウェアは、前記システム構成要素の実行リソース間及び個々のプロセッサに電力を割り当てる方法を学習するための機械学習ファームウェア又はソフトウェアを含む、請求項９に記載の装置。
【請求項１１】
前記機械学習ファームウェア又はソフトウェアは、強化学習ファームウェア又はソフトウェアを含む、請求項１０に記載の装置。
【請求項１２】
システムメモリと、
前記システムメモリに結合されたマルチチップ集積回路（ＩＣ）パッケージと、を含むシステムであって、前記マルチチップＩＣパッケージは、
複数のプロセッサＩＣチップであって、各プロセッサＩＣチップは、
複数のプロセッサコアと、
前記プロセッサＩＣチップの電力消費及びパフォーマンスを制御するための第１の電力マネージャであって、前記第１の電力マネージャは、前記複数のプロセッサコアのうちの１つ以上に関連付けられた１つ以上のクロック周波数を管理する、第１の電力マネージャと、を含む、複数のプロセッサＩＣチップと、
前記複数のプロセッサＩＣチップのうちの少なくとも１つに結合された相互接続ＩＣチップであって、前記相互接続ＩＣチップは、
前記システムメモリに前記複数のプロセッサコアを結合するためのメモリコントローラと、
前記相互接続ＩＣチップに１つ以上の入出力（Ｉ／Ｏ）デバイスを結合するためのＩ／Ｏインタフェースと、
前記１つ以上のプロセッサＩＣチップ及び前記相互接続ＩＣチップを含む前記マルチチップＩＣパッケージ内の全てのＩＣチップにわたってパフォーマンス及び電力ポリシーを調整するための第２の電力マネージャと、を含み、
前記第２の電力マネージャは、前記第１の電力マネージャを含む第１の複数の電力マネージャから受信した電力及び／又はパフォーマンステレメトリデータを集約し、前記集約された電力及び／又はパフォーマンステレメトリデータに基づいて、前記第１の複数の電力マネージャに制御信号を送信して、前記第１の複数の電力マネージャに１つ以上の電力及び／又はパフォーマンス制約を指示し、
前記第１の電力マネージャは、他のプロセッサＩＣチップの他の第１の電力マネージャから独立して、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、そのそれぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御する、相互接続ＩＣチップと、を含む、システム。
【請求項１３】
前記１つ以上のプロセッサＩＣチップと前記相互接続ＩＣチップに結合するスケーラブル制御ファブリックをさらに含む、請求項１２に記載のシステム。
【請求項１４】
前記スケーラブル制御ファブリックは、制御信号に加えてデータ信号をサポートする物理通信ファブリック上で動作可能なスケーラブルオーバレイを含む、請求項１３に記載のシステム。
【請求項１５】
第１の制御信号の受信に応答して、前記第１の電力マネージャは、少なくとも１つの関連するコアの周波数を修正する、請求項１２に記載のシステム。
【請求項１６】
前記第２の電力マネージャは、前記第１の電力マネージャから受信した前記電力及び／又はパフォーマンステレメトリデータを集約するための、及び前記制御信号を前記第１の電力マネージャに送信するためのファームウェア又はソフトウェアを実行する回路を含む、請求項１２に記載のシステム。
【請求項１７】
前記第１の電力マネージャは、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、それぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御するためのファームウェア又はソフトウェアを実行する回路を含む、請求項１５に記載のシステム。
【請求項１８】
前記第２の電力マネージャ及び前記第１の電力マネージャは、同一の回路を含むが、前記第２の電力マネージャと前記第１の電力マネージャとの間の階層的関係に基づいて異なる機能を実行する、請求項１７に記載のシステム。
【請求項１９】
前記異なる機能を実行するために、前記第２の電力マネージャ及び前記第１の電力マネージャは、異なるプログラムコードシーケンスを実行する、請求項１８に記載のシステム。
【請求項２０】
前記異なるプログラムコードシーケンスは、ファームウェア又はソフトウェアのプログラムコードを含む、請求項１９に記載のシステム。
【請求項２１】
前記ファームウェア又はソフトウェアは、前記システムの実行リソース間及び個々のプロセッサに電力を割り当てる方法を学習するための機械学習ファームウェア又はソフトウェアを含む、請求項２０に記載のシステム。
【請求項２２】
前記機械学習ファームウェア又はソフトウェアは、強化学習ファームウェア又はソフトウェアを含む、請求項２１に記載のシステム。
【請求項２３】
プログラムコードが記憶されたコンピュータ読み取り可能媒体であって、前記プログラムコードは、機械によって実行されると、前記機械に、
第１の電力マネージャによって、複数のプロセッサＩＣチップのうちのプロセッサＩＣチップの電力消費及びパフォーマンスを管理することであって、各プロセッサＩＣチップは、複数のプロセッサコアを含み、前記第１の電力マネージャは、前記複数のプロセッサコアのうちの１つ以上に関連付けられた１つ以上のクロック周波数を管理する、管理することと、
相互接続ＩＣチップによって、メモリデバイスのメモリコントローラに前記複数のプロセッサコアを結合することと、
前記相互接続ＩＣチップの入出力（Ｉ／Ｏ）インタフェースによって、前記メモリコントローラに１つ以上のＩ／Ｏデバイスを結合することと、
前記相互接続ＩＣチップの第２の電力マネージャによって、前記１つ以上のプロセッサＩＣチップ及び前記相互接続ＩＣチップを含む前記マルチチップＩＣパッケージ内の全てのＩＣチップにわたってパフォーマンス及び電力ポリシーを調整することと、
前記第２の電力マネージャによって、前記第１の電力マネージャを含む第１の複数の電力マネージャから受信した電力及び／又はパフォーマンステレメトリデータを集約し、前記集約された電力及び／又はパフォーマンステレメトリデータに基づいて、前記第１の複数の電力マネージャに制御信号を送信して、前記第１の複数の電力マネージャに１つ以上の電力及び／又はパフォーマンス制約を指示する、集約することと、を含む動作を行わせ、
前記第１の電力マネージャは、他のプロセッサＩＣチップの他の第１の電力マネージャから独立して、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、そのそれぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御する、機械読み取り可能媒体。
【請求項２４】
前記１つ以上のプロセッサＩＣチップと前記相互接続ＩＣチップに結合するスケーラブル制御ファブリックをさらに含む、請求項２３に記載の機械読み取り可能媒体。
【請求項２５】
前記スケーラブル制御ファブリックは、制御信号に加えてデータ信号をサポートする物理通信ファブリック上で動作可能なスケーラブルオーバレイを含む、請求項２４に記載の機械読み取り可能媒体。
【請求項２６】
第１の制御信号の受信に応答して、前記第１の電力マネージャは、少なくとも１つの関連するコアの周波数を修正する、請求項２３に記載の機械読み取り可能媒体。
【請求項２７】
前記第２の電力マネージャは、前記第１の電力マネージャから受信した前記電力及び／又はパフォーマンステレメトリデータを集約するための、及び前記制御信号を前記第１の電力マネージャに送信するためのファームウェア又はソフトウェアを実行する回路を含む、請求項２３に記載の機械読み取り可能媒体。
【請求項２８】
前記第１の電力マネージャは、前記第２の電力マネージャによって示される前記電力及び／又はパフォーマンス制限に従って、それぞれのプロセッサＩＣチップの前記電力消費及び／又はパフォーマンスを制御するためのファームウェア又はソフトウェアを実行する回路を含む、請求項２６に記載の機械読み取り可能媒体。
【請求項２９】
前記第２の電力マネージャ及び前記第１の電力マネージャは、同一の回路を含むが、前記第２の電力マネージャと前記第１の電力マネージャとの間の階層的関係に基づいて異なる機能を実行する、請求項２８に記載の機械読み取り可能媒体。
【請求項３０】
前記異なる機能を実行するために、前記第２の電力マネージャ及び前記第１の電力マネージャは、異なるプログラムコードシーケンスを実行する、請求項２９に記載の機械読み取り可能媒体。
【請求項３１】
前記異なるプログラムコードシーケンスは、ファームウェア又はソフトウェアのプログラムコードを含む、請求項３０に記載の機械読み取り可能媒体。
【請求項３２】
前記ファームウェア又はソフトウェアは、システムの実行リソース間及び個々のプロセッサに電力を割り当てる方法を学習するための機械学習ファームウェア又はソフトウェアを含む、請求項３１に記載の機械読み取り可能媒体。
【請求項３３】
前記機械学習ファームウェア又はソフトウェアは、強化学習ファームウェア又はソフトウェアを含む、請求項３２に記載の機械読み取り可能媒体。