(57)【要約】【課題】複数の電源電圧を供給できない状況でも、線形性を大きく損なうことなくバックオフ時効率を改善する【解決手段】本発明の一態様としての電力増幅器は、少なくとも2つの第1および第2増幅器ユニットと、第1スイッチ素子と、第2スイッチ素子と、第3スイッチ素子とを備える。前記第1および第2増幅器ユニットは、それぞれ電源端子と、グランド端子と、入力端子と、出力端子とを備え、前記入力端子で受けた信号を、前記電源端子および前記グランド端子間の電圧に応じて増幅して、前記出力端子から出力する。前記第1スイッチ素子は、前記第1増幅器ユニットのグランド端子と、前記第2増幅器ユニットの電源端子間に接続される。前記第2スイッチ素子は、前記第1増幅器ユニットのグランド端子と第1基準電圧間に接続される。前記第3スイッチ素子は、前記第2増幅器ユニットの電源端子と第2基準電圧間に接続される。【選択図】図１
2014039109.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ電源端子と、グランド端子と、入力端子と、出力端子とを備え、前記入力端子で受けた信号を、前記電源端子および前記グランド端子間の電圧に応じて増幅して、前記出力端子から出力する、少なくとも2つの第1および第2増幅器ユニットと、
前記第1増幅器ユニットのグランド端子と、前記第2増幅器ユニットの電源端子間に接続された第1スイッチ素子と、
前記第1増幅器ユニットのグランド端子と第1基準電圧間に接続された第2スイッチ素子と、
前記第2増幅器ユニットの電源端子と第2基準電圧間に接続された第3スイッチ素子と、
を備えた電力増幅器。
【請求項２】
前記第1スイッチ素子と前記第2増幅器ユニットの電源端子間に、前記第1スイッチ素子と直列に接続された前記第4スイッチ素子
をさらに備えた請求項1に記載の電力増幅器。
【請求項３】
前記第1および第4スイッチ素子間の接続ノードの電圧を一定電圧に保持する電圧保持回路
をさらに備えた請求項2に記載の電力増幅器。
【請求項４】
外部から与えられる信号に応じて前記第1、第2，第3スイッチ素子を制御する制御部
をさらに備えた請求項1ないし3のいずれか一項に記載の電力増幅器。
【請求項５】
ブースト回路をさらに備え、
前記第1、第2，第3スイッチ素子の少なくともいずれか1つは、NMOSトランジスタであり、
前記制御部は、前記NMOSトランジスタの制御電圧を生成し、
前記ブースト回路は、一定値以上の振幅を有する制御電圧を上昇させて、前記NMOSトランジスタのゲート電極に与える
請求項4に記載の電力増幅器。
【請求項６】
前記外部から与えられる信号は、入力信号の包絡線信号であり、
各前記増幅器ユニットの入力端子に与えられる信号は、前記入力信号の位相成分を含む信号である
請求項4に記載の電力増幅器。
【請求項７】
入力信号を少なくとも第1および第2信号を含む複数の信号に分割する電力分割部と、
前記第1信号のDCレベルを変換する第1レベルシフタと、をさらに備え、
前記第1増幅器ユニットの入力端子は、前記第1レベルシフタにより変換された信号を受信する
請求項1ないし6のいずれか一項に記載の電力増幅器。
【請求項８】
入力信号の包絡線を検出する包絡線検出回路と、
前記包絡線の振幅を参照電圧と比較する比較回路と、
前記包絡線の振幅が前記参照電圧より低いときは、前記第1スイッチ素子をオフ、前記第2および第3スイッチ素子をオン、前記包絡線の振幅が前記参照電圧以上のときは、前記第1スイッチ素子をオン、前記第2および第3スイッチ素子をオフにする制御回路と、
を備えた請求項1ないし7のいずれか一項に記載の電力増幅器。
【請求項９】
第1出力端子および第2出力端子間にバイアス電圧を生成する第1バイアス電圧生成回路と、
第1バッファリング容量と、
平滑化容量と、を備え、
前記第1バッファリング容量の一端および他端を前記第1出力端子および第2出力端子に接続する第1モードと、
前記第1バッファリング容量の一端および他端を前記平滑化容量の一端および他端に接続する第2モードと、を交互に実行し、
前記平滑化容量の両端は、前記第1増幅器ユニットのバイアス端子及び前記グランド端子に電気的に接続された
請求項1ないし8のいずれか一項に記載の電力増幅器。
【請求項１０】
第1出力端子および第2出力端子間にバイアス電圧を生成する第1バイアス電圧生成回路と、
第1および第2のバッファリング容量と、
平滑化容量と、を備え、  
前記第1バッファリング容量の一端および他端を前記第1出力端子および第2出力端子に接続する第1モードと、
前記第2バッファリング容量の一端および他端を前記第1出力端子および第2出力端子に接続する第2モードと、
を交互に実行し、
前記第1モードが実行されているとき、前記第2バッファリング容量の一端および他端を前記平滑化容量の一端および他端に接続し、前記第2モードが実行されているとき、前記第1バッファリング容量の一端および他端を前記平滑化容量の一端および他端に接続し、
前記平滑化容量の一端および他端は、前記第1増幅器ユニットのバイアス端子および前記グランド端子に電気的に接続された
請求項1ないし8のいずれか一項に記載の電力増幅器。
【請求項１１】
前記第1スイッチ素子と前記第2増幅器ユニットの電源端子間に、前記第1スイッチ素子と直列に接続された前記第4スイッチ素子と、
それぞれ第1出力端子および第2出力端子間にバイアス電圧を生成する第1および第2のバイアス電圧生成回路と、
第1および第2のバッファリング容量と、
平滑化容量とを、備え、
前記第1バッファリング容量の一端は、前記第1バイアス電圧生成回路の第1出力端子に接続され、
前記第1バッファリング容量の他端は、前記第1バイアス電圧生成回路の第2出力端子と、前記第1スイッチ素子および第4スイッチ素子間の接続ノードに電気的に接続され、
前記第2バッファリング容量の一端は、前記第2バイアス電圧生成回路の第1出力端子に接続され、
前記第2バッファリング容量の他端は、前記第2バイアス電圧生成回路の第2出力端子に接続され、当該第2出力端子は、前記第1基準電圧に接続され、
前記平滑化容量の一端は、前記第1バッファリング容量の一端と、前記第2バッファリング容量の一端間で接続先を切り替え可能であり、
前記平滑化容量の他端は前記第1増幅器ユニットのグランド端子に電気的に接続された、
請求項1ないし8のいずれか一項に記載の電力増幅器。
【請求項１２】
前記第1スイッチ素子と前記第2増幅器ユニットの電源端子間に、前記第1スイッチ素子と直列に接続された前記第4スイッチ素子と、
一定電圧と、前記第1スイッチ素子および前記第4スイッチ素子間の接続ノードの電圧との差分に応じた増幅信号を生成する差分増幅器と、をさらに備え、
前記増幅信号が、前記第1増幅器ユニットのバイアス端子に与えられる
請求項1ないし8のいずれか一項に記載の電力増幅器。
【請求項１３】
ローカル信号を生成するローカル信号生成器と、
ベースバンド信号を前記ローカル信号に基づいて周波数変換することにより無線周波数信号を生成するミキサと、
前記無線周波数信号を増幅する請求項1ないし12のいずれか一項に従った電力増幅器と、
前記電力増幅器により増幅された信号を出力するアンテナと、
を備えた送信器。
【請求項１４】
第1ローカル信号を生成するローカル信号生成器と、
同相成分ベースバンド信号を前記第1ローカル信号に基づいて周波数変換することにより第1無線周波数信号を生成する第1ミキサと、
前記第1ローカル信号と90度位相のずれた第2ローカル信号を生成する移相器と、
直交成分ベースバンド信号を前記第2ローカル信号に基づいて周波数変換することにより第2無線周波数信号を生成する第2ミキサと、
前記第1および第2無線周波数信号を合成して合成信号を得る加算器と、
前記合成信号から振幅成分と位相成分を分離する分離器と、
前記振幅成分と前記位相成分を増幅する請求項1ないし12のいずれか一項に従った電力増幅器と、
前記電力増幅器により増幅された信号を出力するアンテナと、
を備えた送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明の実施形態は、電力増幅器および送信器に関する。
【背景技術】
【０００２】
従来の線形RF(Radio Frequency)電力増幅器は、出力電力を低減（バックオフ）すると、一意にドレイン効率が低下する問題を持っていた。これを解決するため、ポーラートランスミッタ、EER(envelope elimination and restoration)、ET(envelope Tracking)などのバックオフ時効率改善技術が開発されてきた。しかし、これらの手法において、RF電力増幅器のドレイン(電源)端子の電圧を包絡線に従って変調する際、リニアレギュレータのような直列可変抵抗型回路を用いると、結局、バックオフ時効率が一意に低下していた。
【０００３】
そこで、従来手法として、包絡線増幅器M1、M2に対しそれぞれ異なる電源電圧を供給し、包絡線の振幅が小さい場合には、低い電源電圧が供給される包絡線増幅器を用いることで効率を改善し、逆に大きい場合には高い電源電圧が供給される包絡線増幅器を用いることで線形性を確保するものがあった (G級変調器)。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Jeffrey S. Walling et al., IEEE JSSC, Vol.44, No.9, Sep.2009.
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、この従来手法では、2種類以上の異なる電源電圧を供給する必要があった。コストや実装面積に制限のある端末用途では、外部から複数の電源電圧を供給することは困難である。
【０００６】
また、1種類の電源電圧から増幅器内に設けたDC-DCコンバータ等を用いて異なる電源電圧を生成することも実装面積やコスト、効率等の面から現実的ではなかった。
【０００７】
この発明の一側面は、増幅器の線形性を大きく損なうことなくバックオフ時効率を改善することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様としての電力増幅器は、少なくとも2つの第1および第2増幅器ユニットと、第1スイッチ素子と、第2スイッチ素子と、第3スイッチ素子とを備える。
【０００９】
前記第1および第2増幅器ユニットは、それぞれ電源端子と、グランド端子と、入力端子と、出力端子とを備え、前記入力端子で受けた信号を、前記電源端子および前記グランド端子間の電圧に応じて増幅して、前記出力端子から出力する。
【００１０】
前記第1スイッチ素子は、前記第1増幅器ユニットのグランド端子と、前記第2増幅器ユニットの電源端子間に接続される。
【００１１】
前記第2スイッチ素子は、前記第1増幅器ユニットのグランド端子と第1基準電圧間に接続される。
【００１２】
前記第3スイッチ素子は、前記第2増幅器ユニットの電源端子と第2基準電圧間に接続される。
【図面の簡単な説明】
【００１３】
【図１】第1実施形態にかかる電力増幅器のブロック図である。
【図２】第1実施形態における主要ノードの電圧波形例を示す図である。
【図３】第1実施形態における主要ノードの他の電圧波形例を示す図である。
【図４】第1実施形態にかかるバックオフ時効率特性の計算例を示す図である。
【図５】第2実施形態にかかる電力増幅器のブロック図である。
【図６】第2実施形態における主要ノードの電圧波形例を示す図である。
【図７】第2実施形態におけるバックオフ時効率特性の計算例を示す図である。
【図８】第3実施形態における電力増幅器のブロック図である。
【図９】第4実施形態における電力増幅器のブロック図である。
【図１０】第5実施形態における電力増幅器のブロック図である。
【図１１】第5実施形態における主要ノードの電圧波形例を示す図である。
【図１２】第6実施形態におけるバイアス安定化回路を示す図である。
【図１３】第7実施形態におけるバイアス安定化回路を示す図である。
【図１４】第8実施形態におけるバイアス安定化回路を示す図である。
【図１５】第9実施形態におけるバイアス安定化回路を示す。
【図１６】第10実施形態における送信器を示す。
【図１７】第11実施形態における送信器を示す。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
【第１実施の形態】
【００１５】
図1は、本実施形態にかかる電力増幅器の基本的な構成に係るブロック図である。
【００１６】
この電力増幅器は、2つ以上の第1〜第N（Nは2以上の整数）増幅器ユニットを備え、これらを並行して動作させる際の電力効率・線形性向上に関する。本実施形態では、増幅器ユニット数が2である場合を説明するが、3以上の場合も、構成可能である。第1〜第N増幅器ユニットのうちの任意の1つを示すとき、第X（Xは1以上N以下の整数）増幅器ユニットと表記することもある。
【００１７】
2つの増幅器ユニットとして、増幅器ユニット1及び増幅器ユニット2が示される。増幅器ユニット1は、入力端子IN1、出力端子OUT1a、OUT1b、電源端子V1、グランド端子G1を有し、入力端子IN1で受けた信号を、電源端子V1およびグランド端子G1間の電圧に応じて増幅して、出力端子OUT1a、OUT1bから出力する。増幅器ユニット2は、入力端子IN2、出力端子OUT2a、OUT2b、電源端子V2、グランド端子G2を有する。入力端子IN2で受けた信号を、電源端子V2およびグランド端子G2間の電圧に応じて増幅して、出力端子OUT2a、OUT2bから出力する。
【００１８】
増幅器ユニット1及び増幅器ユニット2はいずれも、RF増幅器である。それぞれの増幅器ユニットの出力は、トランスフォーマ1およびトランスフォーマ2により、電力合成及びインピーダンス変換される。電力合成およびインピーダンス変換後の信号が、本電力増幅器による増幅信号として、出力端子から出力される。
【００１９】
ノード（Node）1は増幅器ユニット1のグランド端子G1、Node2は増幅器ユニット2の電源端子V2に直結している。スイッチ素子として、トランジスタM1（第1スイッチ素子）、トランジスタM2（第4スイッチ素子）、M3（第3スイッチ素子）、M4（第2スイッチ素子）が設けられている。これらのトランジスタは、それぞれNode1およびNode2の電圧を設定するために用いられる。トランジスタM1,M3は例えばNMOS(N-channel metal oxide semiconductor)トランジスタ、トランジスタM2,M4は例えばPMOS(P-channel metal oxide semiconductor)トランジスタである。
【００２０】
トランジスタM1の第1端子は、増幅器ユニット1のグランド端子G1に、トランジスタM1の第2端子は、トランジスタM2の第3端子に電気的に接続される。トランジスタM2の第4端子は増幅器2の電源端子V2に電気的に接続される。トランジスタM1とM2間の接続ノードは、中間電圧ノード105と称される。中間電圧ノード105の電圧は、たとえば電源電圧VDD1の1／2であることが望ましい。増幅器ユニットの個数が3つ以上の場合は、第X増幅器ユニットと第X+1増幅器ユニット間の中間ノード電圧は、電源電圧VDD1の（N-X）/Nの電圧であることが望ましい。なお、Xの値が小さい増幅器ユニットほどVDD1側に近いと仮定する。
【００２１】
変調器（制御回路）101には、無線周波数信号の包絡線信号が入力される。変調器101は、包絡線信号の振幅に基づいて、トランジスタM1、M2、M3、M4を制御する。
【００２２】
以下では、まず本構成を、ポーラートランスミッタ、又はEER(envelope elimination and restoration)のコンポーネントとして用いる状況について説明する。この使用方法では、増幅器ユニット1，2の入力端子IN1、In2に、RF信号波の位相信号が入力される。また、増幅器ユニット1，2の電源端子V1、V2に、包絡線信号に応じて制御（たとえば比例）される電圧信号が、入力される。
【００２３】
この構成では増幅器ユニット1，2を飽和動作させることにより、電源電圧と出力電力の線形性を確保する。増幅器ユニット1，2で、入力端子IN1、IN2に入力される位相信号と、電源端子V1、V2に入力される上記電圧信号とを掛け合わせることにより、変調（増幅）されたRF信号を、それぞれ生成する。
【００２４】
図2は、Node1、Node2の電圧の波形の1例を示す。
【００２５】
増幅器ユニット1，2の出力電力が小さな領域、つまり包絡線信号の電圧が一定値未満のときは、トランジスタM3およびM4がオフ、トランジスタM1及びM2が可変抵抗器として動作することによって、Node1、Node2が包絡線に追従（たとえば比例）するように制御する。すなわち、変調器101が、このように動作するように、入力される包絡線信号に基づき、トランジスタM1〜M4のゲート端子を制御する。これにより、各増幅器ユニット1，2からは、包絡線信号が変調されたRF信号が出力される。包絡線信号の電圧が一定値未満のときは、トランジスタM3,M4のゲート端子に、トランジスタ閾値未満の電圧(lowレベル電圧)を印加する。一方、包絡線信号の電圧に比例するRF信号が増幅器ユニット1，2から出力されるように、トランジスタM1,M2のゲート端子へ電圧を印加する。単純な構成では、包絡線信号の電圧をそのままトランジスタM1,M2のゲート端子へ印加することも考えられる。
【００２６】
増幅器ユニット1，2の出力電力が大きい領域、つまり包絡線信号の電圧が一定値以上のとき、トランジスタM1及びM2がオフ、トランジスタM3及びM4が可変抵抗器として動作することによって、Node1、Node2が包絡線に追従する。すなわち、変調器101が、このような動作が得られるように、入力される包絡線信号に基づき、トランジスタM1〜M4のゲート端子を制御する。これにより、各増幅器ユニットからは、包絡線信号が変調されたRF信号が出力される。たとえば、包絡線信号の電圧が一定値以上のときは、トランジスタM1,M2のゲート端子に、トランジスタ閾値未満の電圧を印加する。一方、包絡線信号の電圧に比例するRF信号が増幅器ユニット1，2から出力されるように、トランジスタM3,M4のゲート端子への印加電圧を印加する。単純な構成では、包絡線信号の電圧をそのままトランジスタM3,M4のゲート端子へ印加することが考えられる。
【００２７】
前述の低出力電力時では、電源電圧VDD1からグランド（第1基準電圧）間に、2つの増幅器ユニット1，2の電源が直列に接続される形となる。これにより、VDD1からの電源電流が、増幅器ユニット1に与えられるとともに、増幅器ユニット2にリユースされる。これにり、最大出力電力は制限されるものの、電力効率を向上することができる。
【００２８】
増幅器ユニット1、2の電源電圧・電流特性が完全に一致していれば、中間電圧ノード105は正確にVDD1電圧の半分に設定される。本実施形態では、中間電圧保持回路102を追加することで、更に電圧精度を上げることを可能にしている。中間電圧保持回路102として、平滑化容量やリニアレギュレータなどを用いることができる。
【００２９】
電圧VDD1と、電圧VDD2（第2基準電圧）は互いに等しく設定することが好ましい。この状況では、増幅器全体に単一の電源電圧のみを与えることで、本増幅回路の動作が可能となる。単一の電源電圧の場合、低回路面積化および低コスト化を図ることができる。
【００３０】
図3は、包絡線の振幅が図2よりも大きな状況の波形例を示す。
【００３１】
この場合には、包絡線の振幅に合わせて、トランジスタM1〜M4を、ダイナミックにスイッチング／変調することで、増幅器構成がリアルタイムに再構成される。Node1の電圧が、中間電圧以上のとき、トランジスタM4はオフ、M1はオン、中間電圧未満のとき、トランジスタM4はオン、M1はオフである。また、Node2の電圧が、中間電圧以上のとき、トランジスタM3はオフ、M2はオン、中間電圧未満のとき、トランジスタM3はオン、M2はオフである。
【００３２】
次に本構成をET(Envelope Tracking)方式増幅器のコンポーネントとして用いる状況について説明する。ET方式増幅器では基本的に、線形増幅器を増幅器ユニット1、2として用いる。
【００３３】
線形増幅器では、位相信号1、2の代わりに、包絡線成分が残ったRF信号が、増幅器ユニット1，2に入力される。その上で、変調器101が、入力される包絡線信号に基づき、トランジスタM1〜M4のゲート端子を制御することにより、Node1及びNode2の電圧が、それぞれ包絡線信号より若干低い、及び若干高い状態でトラッキングするよう制御する。より正確には、包絡線を電源電圧で正規化した値よりも少し低い及び高い状態でトラッキングするよう制御する。
【００３４】
或いは、一定の閾値を設け、包絡線信号の振幅が閾値よりも高いときにはトランジスタM1、M2をオフ、トランジスタM3、M4をオン、閾値以下ときにはトランジスタM1、M2をオン、トランジスタM3、M4をオフするように制御しても良い。
【００３５】
以上のように、ET方式増幅器として、本構成を使用した場合にも、バックオフ時効率を向上することができる。
【００３６】
図4は、図1の構成を用いた場合の理論電力効率（全体ドレイン効率あるいはバックオフ時効率特性）の算出例を示す。
【００３７】
バックオフ=0dB時が、ピーク出力電力時である。バックオフ量が増加すると各増幅器ユニットの消費電力が上昇し、電力効率が悪化する。しかし、6dBバックオフし、出力電力が1/4となったところで、トランジスタM3及びM4をオフ、M1及びM2をオンすることで、電力効率が改善する。すなわち、電力増幅器の利得を殆ど変化させずに、ピーク時に近いレベルまで効率が改善する。
【００３８】
なお、上述したように、図1の構成では、増幅器ユニットの数は2つであったが、3つ以上でも良い。
【００３９】
また出力電力の合成方法は、トランス以外の方法を用いてもよい。たとえば、キャパシタを用いた、磁界結合に依らない電力合成方法であっても良い。
【００４０】
また、上述した動作状態より更に出力電力を低下させる際には、トランジスタM1、M4、又はトランジスタM2、M3を完全にOFFすることにより、増幅器ユニット1又は2を完全にオフしてもよい。これにより、消費電力の削減と、電力効率の更なる向上も、行うことができる。
【００４１】
また、図1の構成では、増幅器1および増幅器2間の直列接続されたスイッチ数は2つであったが、1つでもよい。この場合、スイッチ数が1つ減り、電圧保持回路も不要になるため、回路面積を低減化できる。スイッチ数が2つの場合は、スイッチ数が1つのときよりも回路面積が増大するが、電圧保持回路により、増幅器1，2にかかる電圧を補償できる利点がある。
【第２実施の形態】
【００４２】
図5に本発明の第2実施の形態に係る電力増幅器のブロック図を示す。
【００４３】
本実施形態では、スイッチ素子として、スイッチSW1〜SW4が設けられている。図1の構成のスイッチ素子（トランジスタ）は、可変抵抗器として動作したが、本実施形態のスイッチSW1〜SW4は、オン・オフのいずれかの状態を有する。
【００４４】
本構成でも、低出力電力時には、スイッチSW1およびSW2をオン、スイッチSW3及びSW4をオフする。大出力電力時には、スイッチSW3及びSW4をオン、スイッチSW1及び2をオフするよう制御する。この制御は、制御回路111が、外部からの制御信号に基づき行う。
【００４５】
携帯電話システムの端末での用途を想定すると、制御信号は、基地局からの送信電力制御信号でもよい。送電電力制御信号は、たとえば、低出力電力か大出力電力かを識別する信号である。制御信号は、端末内部の送受信器IC(Integrated Circuit)からの制御信号でもよいし、その他の信号でもよい。
【００４６】
入力端子104にはRF信号が入力される。入力されたRF信号は、トランスフォーマ3およびトランスフォーマ4を介して、増幅器ユニット1、2へ分割される。この構成により、増幅器ユニット1及び2の入力信号コモンレベルを分離することができ、各レベルを独立に設定することができる。
【００４７】
図6は、図5の構成における主要なノードの電圧波形の例を示す。また、図7は、図5の構成のバックオフ時効率特性の計算例を示す。
【００４８】
本例では、増幅器ユニット1、2として、線形増幅器を用いることを想定したため、ピーク効率が図4の例と比べて低い。しかしながら、6dBバックオフ時に、上記のようにスイッチを切替えることにより、電力増幅器の利得を殆ど変化させることなく、効率を改善できる。
【００４９】
電力効率の観点から、スイッチSW1〜SW4のオン抵抗はできる限り低いことが望ましい。増幅器ユニット1および2は、線形増幅器である必要はなく、また、スイッチ切換えポイントは、正確に6dBバックオフ点でなくても良い。
【００５０】
なお、図5では、増幅器1，2間に2個のスイッチSW1,SW2が直列に接続されていたが、第1実施の形態と同様に、スイッチ数は1つのみでも、動作可能である。
【第３実施の形態】
【００５１】
図8に本発明の第3実施の形態に係る電力増幅器のブロック図を示す。
【００５２】
本実施形態では、第2実施の形態におけるスイッチSW1、SW3に代えて、NMOSトランジスタM1,M3、スイッチSW2,SW4に代えて、PMOSトランジスタM2,M4を配置している。
【００５３】
トランジスタM1及びM3のそれぞれの等価的な直列抵抗は、ゲート電圧を高くするほど低く保つことができる。同じ抵抗値に対しては、ゲート電圧を高くすることで、デバイスサイズを小型化することができる。
【００５４】
そこで本構成では、制御回路112の出力側にブースト回路（昇圧回路）113を設ける。昇圧回路113は、制御回路112が出力する制御信号の電圧を高めて、トランジスタM1またはM3に与える。具体的に、昇圧回路113は、論理レベルがlowの信号は昇圧せずに出力し、highの信号だけ昇圧する。このように制御信号を昇圧することで、トランジスタサイズを小型化でき、よって、電力効率及び面積効率を改善できる。
【００５５】
変形例として、制御回路112は、論理レベルがlowの信号は、昇圧回路113を経ずに、トランジスタに直接信号を出力し、論理レベルがhighの信号のみ、昇圧回路113に出力してもよい。
【第４実施の形態】
【００５６】
図9に本発明の第4実施の形態に係る電力増幅器のブロック図を示す。
【００５７】
第1実施形態では、増幅器ユニット1及び2用の位相信号をそれぞれ別々に入力していたが、本実施形態では、位相信号の入力を1つとする。入力された1つの位相信号を電力分割部122で2つに分割し、増幅器ユニット1、2へそれぞれ、各分割後の位相信号を入力する。増幅器ユニット1の前段に、レベルシフタ121を挿入している。分割後の他方の位相信号を、レベルシフタ121を介して、増幅器ユニット1へ入力する。これにより、増幅器ユニット1への入力される位相信号のDCレベルを調整する。なお、増幅器の個数が3以上であれば、入力された位相信号を3つ以上に分割して、各増幅器ユニットに分配すればよい。このとき、最もグランド側の増幅器ユニット以外の増幅器ユニットの前段には、それぞれレベルシフタを配置してDCレベルを調整する。
【００５８】
これにより、各増幅器ユニット1，2の動作点を調整し、かつ増幅器ユニット1、2に対して同振幅、同位相の信号が入力される。よって、各増幅器の動作バランスを高め、変調波の変調精度向上、ACLR（Adjacent channel leakage ratio）向上、中間電圧保持回路の負担軽減などを実現することができる。
【第５実施の形態】
【００５９】
図10に本発明の第5実施の形態に係る電力増幅器のブロック図を示す。
【００６０】
本実施形態では、包絡線検出回路131と、比較回路132が追加されている。
【００６１】
包絡線検出回路131は、入力信号の包絡線を検出する。
【００６２】
比較回路132として、ヒステリシスコンパレータが設けられている。比較回路132は、包絡線の振幅が、参照値（参照電圧）より高いか低いかを判別し、判別結果を表す2値の電源経路制御信号を生成する。この電源経路制御信号はドライバ回路（制御回路）133に入力される。ドライバ回路133は、この電源経路制御信号に基づき、スイッチSW1〜SW4を駆動する。
【００６３】
図11は、入力端子、包絡線検出回路、Node1およびNode2の動作電圧波形の例を示す模式図である。また図11には、スイッチSW1〜SW4のオン・オフ状態が示される。
【００６４】
入力端子104で受信される入力信号は、キャリア信号が変調された信号（RF信号）である。
【００６５】
その信号の包絡線の振幅が閾値（参照電圧）より低い場合には、スイッチSW1、SW2をオン、スイッチSW3、SW4をオフにする。これによって、各増幅器ユニット1，2に印加される等価的な電源電圧が低減し、電力増幅器の電力効率が高く維持される。
【００６６】
一方、包絡線の振幅が閾値以上の場合には、スイッチSW1、SW2をオフ、スイッチSW3、SW4をオンにする。これによって、各増幅器ユニットに印加される等価的な電源電圧が増加し、電力増幅器の歪みが低く維持される。
【第６実施の形態】
【００６７】
図12は本発明の第6実施の形態に係るバイアス安定化回路のブロック図である。
【００６８】
これまで述べた実施形態では、増幅器ユニット2のグランド端子G2は、グランド電圧（第1基準電圧）に固定されているが、増幅器ユニット1のグランド端子G1は、その絶対電圧値が変動する。そこで、本実施形態では、増幅器ユニット1，2に対し、同等の実効バイアス電圧を供給するための構成を示す。
【００６９】
本構成は、バイアス電圧生成回路141と、バッファンリング容量144と、電圧平滑化容量145と、スイッチ142、143を備える。
【００７０】
スイッチ142，143の一端は、バッファリング容量144の両端子にそれぞれ接続されている。スイッチ142，143の他端の接続先を、スイッチングパルスに応じて、バイアス電圧生成回路の出力端子（プラス端子、マイナス端子）と、電圧平滑化容量145の両端子との間で、周期的に切り替える。電圧平滑化容量145の両端子は、増幅器ユニット1のバイアス端子B1と、増幅器ユニット1のグランド端子G1に接続されている。なお、増幅器ユニットが3つ以上存在する場合は、同様の構成を他の増幅器ユニットにも配置すればよい。最もグランド側の増幅器ユニットは、グランド端子の電圧は変動しないため、本構成を用いなくても良い。
【００７１】
以上の動作により、増幅器ユニット1のグランド端子G1の電圧が変動した際にも、常に一定の実効バイアス電圧が印加される。この一定の実行バイアス電圧は、バイアス電圧生成回路141の出力電圧に等しい。その結果、本電力増幅器に用いられる全ての増幅器ユニットの利得、歪み、出力電力特性を均一化することができる。よって、電力増幅器全体の低歪み化、高効率化、および高出力化を実現できる。
【第７実施の形態】
【００７２】
図13は、本発明の第7実施の形態に係るバイアス安定化回路のブロック図である。
【００７３】
本実施形態では、バッファリング容量を2つ（151，152）設ける。
【００７４】
バッファリング容量151の両端子にはスイッチ153、154の一端がそれぞれ接続される。スイッチ153，154の他端は、バイス電圧生成回路141の出力端子（プラス端子、マイナス端子）と、平滑化容量145の両端子との間で切り替え可能である。
【００７５】
バッファリング容量152の両端子にもスイッチ155、156の一端がそれぞれ接続される。スイッチ155、156の他端は、バイス電圧生成回路141の出力端子（プラス端子、マイナス端子）と、平滑化容量145の両端子との間で切り替え可能である。
【００７６】
本構成では、片側のバッファリング容量をバイアス電圧生成回路141に接続している期間には、他方のバッファリング容量を増幅器ユニット1に接続するように動作させる。
【００７７】
すなわちバッファリング容量151の両端子をバイアス電圧生成回路141の出力端子に接続してバイアス電圧を与える第1モードと、バッファリング容量152の両端子をバイアス電圧生成回路141の出力端子に接続してバイアス電圧を与える第2モードを交互に切り換える。第1モードが実行されているとき、バッファリング容量152の両端子を平滑化容量145の両端子に並列接続し、第2モードが実行されているとき、バッファリング容量151の両端子を平滑化容量145の両端子に並列接続する。
【００７８】
各バッファリング容量151，152の接続先は、外部から与えるスイッチングパルスにより、周期的に切り替える。このようにして、両バッファリング容量を、相補的に動作させる。
【００７９】
これにより、バイアス電圧生成回路141の出力電圧と、増幅器ユニット1に印加されるバイアス電圧の差が小さくできる。その結果、本電力増幅器に用いられる全ての増幅器の利得、歪み、出力電力特性を均一化することができる。よって、本電力増幅器全体の低歪み化、高効率化、および高出力化を実現できる。
【第８実施の形態】
【００８０】
図14は、本発明の第8実施の形態に係るバイアス安定化回路のブロック図である。
【００８１】
本実施形態では、2つのバイアス電圧生成回路161，162を用いる。
【００８２】
バイアス電圧生成回路161のマイナス端子は、増幅器ユニット1の中間電圧ノードに接続される。バイアス電圧生成回路162のマイナス端子は、グランドノードに接続される。
【００８３】
スイッチ165の一端は、平滑化容量の一端（増幅器ユニット1のバイアス端子側に接続される端子）に接続され、スイッチ165の他端は、両バイアス電圧生成回路のプラス端子間で切り替え可能になっている。
【００８４】
このスイッチ165は、比較回路から出力される電源経路制御信号（図10参照）に基づいて制御される。具体的には、包絡線の振幅が参照電圧以上の場合には、バイアス電圧生成回路162のプラス端子に、スイッチ165が接続される。包絡線の振幅が参照電圧未満の場合には、バイアス電圧生成回路161のプラス端子に、スイッチ165が接続される。
【００８５】
これにより、各バイアス電圧生成回路のマイナス端子の電圧レベルは、増幅器ユニット1の動作状態によらず一定値に保たれ、当該マイナス端子が持つ寄生容量（図示せず）が充放電されることがなくなる。よって、低消費電力化、および電圧経路制御の高速化を実現できる。
【第９実施の形態】
【００８６】
図15は、本発明の第9実施の形態に係るバイアス安定化回路のブロック図である。
【００８７】
本実施形態では、電源電圧VDD（第3基準電圧）を、インピーダンス素子を含む分圧回路171により分圧する。ここでは、VDDとグランド間に直列接続された2つの抵抗素子172、173により2分割する。VDDは、増幅器ユニット1の電源端子に接続される。この分割電圧（VDD／2）を、差分増幅器174のプラス端子に入力し、マイナス端子には中間電圧ノードを接続する。差分増幅器174の出力を増幅器ユニット1のバイアス端子に入力する。このようにして、中間ノード電圧が分圧電圧に等しくなるよう、増幅器ユニット1のバイアス電圧にネガティブフィードバックを行う。
【００８８】
このようなフィードバックを行うことにより、中間電圧ノードの電圧設定精度を高めることができる。これにより、各増幅器ユニットの増幅特性が均一化され、結果的に増幅器全体の歪み、効率、および出力電力特性等が改善される。
【００８９】
なお増幅器ユニットが3つ以上存在する場合は、第X増幅器ユニットに対して、電源電圧VDDの（N-X）/Nの電圧を生成する。つまり増幅器ユニット数Nと、Xの値（すなわち増幅器ユニットの並列接続構造における第X増幅器ユニットの位置）に応じて、分圧電圧を生成する。そして、この分圧電圧と、第X増幅器ユニットおよび第X+1増幅ユニット間の中間電圧ノードの電圧との差分を、第X差分増幅器で増幅して、第X増幅器ユニットのバイアス端子に入力する。第X差分増幅器は、第X増幅器ユニットに対応配置される差分増幅器である。なお、Xの値が小さい増幅器ユニットほどVDD側に近いと仮定している。
【第１０実施の形態】
【００９０】
図16は、本発明の第10実施形態にかかる送信器のブロック図である。
【００９１】
ローカル信号生成器181は、固定周波数のローカル信号を生成する。
【００９２】
ミキサ182は、送信情報を含むベースバンド信号を、ローカル信号に基づいて周波数変換することにより、無線周波数信号（変調信号）を生成する。
【００９３】
電力増幅器183は、無線周波数信号を、高電力効率、かつ高い線形性で、増幅する。電力増幅器183は、第1〜第9実施形態のいずれかに係る電力増幅器である。
【００９４】
アンテナ184は、電力増幅器183により増幅された信号を、空間に電波として出力する。
【第１１実施の形態】
【００９５】
図17は、本発明の第11実施形態にかかる送信器のブロック図である。
【００９６】
ローカル信号生成器191は、固定周波数のローカル信号（第1ローカル信号）を生成し、ベースバンド信号の同相成分とともにミキサ193に入力される。一方、移相器192ではローカル信号の位相が90度移相され、90度移相されたローカル信号（第2ローカル信号）はベースバンド信号の直交成分とともにミキサ194に入力される。ミキサ193と194の出力である第1および第2無線周波数信号は加算器195で合成され、振幅・位相分離器196によって合成信号は振幅成分と位相成分とに分離される。電力増幅器197は、入力された振幅信号と位相信号に従い、入力信号を、高電力効率、かつ高い線形性で、増幅する。電力増幅器197は、第1〜第9実施形態のいずれかに係る電力増幅器である。アンテナ198は、電力増幅器197により増幅された信号を、空間に電波として出力する。
【００９７】
上述した各実施形態では、MOSトランジスタの例で説明したが、これに代えて、多種多様なトランジスタが使用可能である。たとえばバイポーラトランジスタを用いてもよい。この場合、MOSトランジスタのゲート、ソース、ドレインの接続箇所を、それぞれバイポーラトランジスタのベース、エミッタ、コレクタの接続箇所とすればよい。つまり、MOSトランジスタのゲートは、バイポーラトランジスタのベースに対応し、MOSFETのソースはバイポーラトランジスタのエミッタに対応し、MOSFETのドレインは、バイポーラトランジスタのコレクタに対応する。その他のトランジスタでも同様にして対応を取ればよい。
【００９８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図１】
2014039109.tif 000003
【図２】
2014039109.tif 000004
【図３】
2014039109.tif 000005
【図４】
2014039109.tif 000006
【図５】
2014039109.tif 000007
【図６】
2014039109.tif 000008
【図７】
2014039109.tif 000009
【図８】
2014039109.tif 000010
【図９】
2014039109.tif 000011
【図１０】
2014039109.tif 000012
【図１１】
2014039109.tif 000013
【図１２】
2014039109.tif 000014
【図１３】
2014039109.tif 000015
【図１４】
2014039109.tif 000016
【図１５】
2014039109.tif 000017
【図１６】
2014039109.tif 000018
【図１７】
2014039109.tif 000019