【手続補正書】
【提出日】令和3年7月21日(2021.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
タスクスケジューラによって少なくとも部分的に制御される異種演算環境を含む装置であって、
前記異種演算環境は、
前記タスクスケジューラと、
命令を実行するように構成された固定論理回路を有する処理ユニットと、
プロセッシングインメモリ（ｐｒｏｃｅｓｓｉｎｇ−ｉｎ−ｍｅｍｏｒｙ）の機能を制御する命令を含む命令を実行するように構成された再プログラム可能な論理回路を有する再プログラム可能な処理ユニットと、
各々がデータを格納して前記再プログラム可能な処理ユニットによって制御可能な前記プロセッシングインメモリの機能を提供するように構成された高帯域メモリダイのスタックと、を有し、
前記再プログラム可能な処理ユニットは、少なくとも部分的に前記高帯域メモリダイと積層され、
前記タスクスケジューラは、前記処理ユニットによって実行される演算タスクの第１部分及び前記再プログラム可能な処理ユニットによって実行される演算タスクの第２部分をスケジューリングするように構成され、
前記タスクスケジューラ、前記処理ユニット、前記再プログラム可能な処理ユニット、及び前記高帯域メモリダイのスタックは、インターポーザダイ上に配置され、
前記再プログラム可能な処理ユニットは、前記演算タスクに関連するデータを中央メモリから前記高帯域メモリダイに複写する前に、前記演算タスクの第１部分の完了に基づくトリガイベントが発生したか否かを判定するように更に構成されることを特徴とする装置。
【請求項２】
前記処理ユニットは、グラフィクス処理ユニットを含むことを特徴とする請求項１に記載の装置。
【請求項３】
前記処理ユニットは、遠隔直接メモリアクセス（ＲＤＭＡ：ｒｅｍｏｔｅ  ｄｉｒｅｃｔ  ｍｅｍｏｒｙ  ａｃｃｅｓｓｅｓ）を介して前記高帯域メモリダイに格納されたデータにアクセスするように構成され、
前記再プログラム可能な処理ユニットは、前記処理ユニットから前記遠隔直接メモリアクセスをサービスするように構成された直接メモリアクセス回路を含み、
前記遠隔直接メモリアクセスは、前記高帯域メモリダイに対して発生することを特徴とする請求項１に記載の装置。
【請求項４】
前記処理ユニットは、前記高帯域メモリダイからのデータアクセスをステージングするように構成されたレジスタメモリを含むことを特徴とする請求項１に記載の装置。
【請求項５】
前記処理ユニットは、前記演算タスクの第１部分の実行を一時中断し、フラッグ基盤の同期化プロトコルに少なくとも部分的に基づいて前記演算タスクの第２部分の実行を前記再プログラム可能な処理ユニットにオフロード（ｏｆｆｌｏａｄ）するのを待機するように構成されることを特徴とする請求項１に記載の装置。
【請求項６】
前記処理ユニットは、前記再プログラム可能な処理ユニットをポーリング（ｐｏｌｌｉｎｇ）して、前記再プログラム可能な処理ユニットが前記演算タスクの第２部分を実行する準備ができているか否かを判定するように更に構成されることを特徴とする請求項５に記載の装置。
【請求項７】
前記タスクスケジューラは、前記再プログラム可能な処理ユニットが前記演算タスクの第２部分を実行する準備ができていることを前記処理ユニットに通知するように構成されることを特徴とする請求項５に記載の装置。
【請求項８】
中央処理ユニットによって少なくとも部分的に制御される異種演算環境を含む装置であって、
前記異種演算環境は、
固定処理ユニットで演算タスクの第１部分を実行するように割り当て、再プログラム可能な処理ユニットで演算タスクの第２部分を実行するように割り当てるように構成された前記中央処理ユニットと、
命令を実行するように構成された固定論理回路を有する前記固定処理ユニットと、
プロセッシングインメモリ（ｐｒｏｃｅｓｓｉｎｇ−ｉｎ−ｍｅｍｏｒｙ）の機能を制御する命令を含む命令を実行するように構成された再プログラム可能な論理回路を有する前記再プログラム可能な処理ユニットと、
各々がデータを格納して前記再プログラム可能な処理ユニットによって制御可能な前記プロセッシングインメモリの機能を提供するように構成された高帯域メモリダイのスタックと、
前記再プログラム可能な処理ユニットは、少なくとも部分的に前記高帯域メモリダイと積層され、
前記固定処理ユニットに対して確保されたバッファ部分及び前記再プログラム可能な処理ユニットに対して確保されたバッファ部分を含む中央メモリと、
前記中央処理ユニット、前記固定処理ユニット、前記再プログラム可能な処理ユニット、前記高帯域メモリダイのスタック、及び前記中央メモリがその上に配置されたインターポーザダイと、を有し、
前記再プログラム可能な処理ユニットは、データに対する前記演算タスクの第２部分を実行する前に、前記演算タスクに関連するデータを前記中央メモリから前記高帯域メモリダイに複写するように構成され、
前記再プログラム可能な処理ユニットは、前記演算タスクに関連するデータを前記中央メモリから前記高帯域メモリダイに複写する前に、前記演算タスクの第１部分の完了に基づくトリガイベントが発生したか否かを判定するように更に構成されることを特徴とする装置。
【請求項９】
前記中央処理ユニットは、前記演算タスクの第１部分を実行のために前記固定処理ユニットに割り当てるように更に構成され、
前記固定処理ユニットは、前記演算タスクの第１部分の実行が少なくとも部分的に完了した時に、前記中央処理ユニットに前記演算タスクに関連するデータを複写するように構成され、
前記中央処理ユニットは、前記演算タスクの第２部分を実行のために前記再プログラム可能な処理ユニットに割り当て、前記演算タスクに関連するデータを前記再プログラム可能な処理ユニットで利用することができるように更に構成されることを特徴とする請求項８に記載の装置。
【請求項１０】
前記中央処理ユニットは、前記演算タスクに関連するデータを前記固定処理ユニットに確保されたバッファ部分から前記再プログラム可能な処理ユニットに確保されたバッファ部分に複写するように構成されることを特徴とする請求項９に記載の装置。
【請求項１１】
前記中央処理ユニットは、前記固定処理ユニットと前記再プログラム可能な処理ユニットとの間で転送されるデータのタイミングを少なくとも部分的に制御するように更に構成されることを特徴とする請求項８に記載の装置。
【請求項１２】
前記異種演算環境は、前記処理ユニットが前記高帯域メモリダイに直接的にアクセスしないように構成されることを特徴とする請求項８に記載の装置。
【請求項１３】
インターポーザダイと、
異種演算環境の処理ユニットに演算タスクを割り当てるように構成された前記インターポーザダイ上の中央処理ユニットと、
データを格納するように構成された前記インターポーザダイ上のシステムメモリと、を有し、
前記異種演算環境は、
命令を実行するように構成された固定論理回路を有する前記インターポーザダイ上の固定処理ユニットと、
プロセッシングインメモリ（ｐｒｏｃｅｓｓｉｎｇ−ｉｎ−ｍｅｍｏｒｙ）の機能を制御する命令を含む命令を実行するように構成された再プログラム可能な論理回路を有する前記インターポーザダイ上の再プログラム可能な処理ユニットと、
各々がデータを格納して前記再プログラム可能な処理ユニットによって制御可能な前記プロセッシングインメモリの機能を提供するように構成された前記インターポーザダイ上の高帯域メモリダイのスタックと、を有し、
前記再プログラム可能な処理ユニットは、少なくとも部分的に前記高帯域メモリダイと積層され、
前記中央処理ユニットは、演算タスクの第１部分を前記固定処理ユニットに割り当て、前記演算タスクの第２部分を前記再プログラム可能な処理装置に割り当てるように更に構成され、
前記再プログラム可能な処理ユニットは、前記演算タスクに関連するデータを前記システムメモリから前記高帯域メモリダイに複写する前に、前記演算タスクの第１部分の完了に基づくトリガイベントが発生したことを判定するように構成されることを特徴とするシステム。
【請求項１４】
前記固定処理ユニットは、前記固定処理ユニットに割り当てられた前記演算タスクの第１部分の実行が少なくとも部分的に完了した時に、前記システムメモリに前記演算タスクに関連するデータを複写するように構成され、
前記再プログラム可能な処理ユニットは、前記演算タスクに関連するデータを要求する前記再プログラム可能な処理ユニットに割り当てられた前記演算タスクの第２部分を実行する前に、前記データを前記システムメモリから前記高帯域メモリダイに複写するように構成されることを特徴とする請求項１３に記載のシステム。
【請求項１５】
前記固定処理ユニットは、前記演算タスクに関連するデータを遠隔直接メモリアクセス（ＲＤＭＡ：ｒｅｍｏｔｅ  ｄｉｒｅｃｔ  ｍｅｍｏｒｙ  ａｃｃｅｓｓｅｓ）を介して前記システムメモリに複写するように構成されることを特徴とする請求項１４に記載のシステム。
【請求項１６】
前記固定処理ユニットは、グラフィクス処理ユニットを含み、
前記再プログラム可能な処理ユニットは、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を含むことを特徴とする請求項１３に記載のシステム。
【請求項１７】
前記固定処理ユニットは、前記演算タスクの第１部分が完了した時刻から前記演算タスクの第２部分が完了する時刻までの間に前記演算タスクの第１部分の実行を停止（ｈａｌｔ）するように構成されることを特徴とする請求項１３に記載のシステム。