(57)【要約】      （修正有）【課題】発電効率を向上させるとともに、簡易な製造工程で製造することができる光電変換素子を提供する。【解決手段】第１導電型の半導体基板３と、半導体基板３の一方の表面上に設けられた第１導電型の第１の半導体膜８と、表面上に第１の半導体膜８から独立して設けられた第２導電型の第２の半導体膜１３と、半導体基板３と第１の半導体膜８との間および／または半導体基板３と第２の半導体膜１３との間に設けられた電体膜５，８と、を備え、第１の半導体膜８上および該第２の半導体膜１３上に金属間化合物層１５が形成されている。【選択図】図１
2014067804.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の一方の表面上に設けられた第１導電型の第１の半導体膜と、
前記表面上に前記第１の半導体膜から独立して設けられた第２導電型の第２の半導体膜と、
前記半導体基板と前記第１の半導体膜との間および／または前記半導体基板と前記第２の半導体膜との間に設けられた誘電体膜と、を備え、
前記第１の半導体膜上および前記第２の半導体膜上に金属間化合物層が形成されている、光電変換素子。
【請求項２】
前記半導体基板の前記表面には溝が設けられており、
前記溝の底面に前記第２の半導体膜が設けられている、請求項１に記載の光電変換素子。
【請求項３】
前記半導体基板の一方の表面上において、前記第１の半導体膜と前記第２の半導体膜とは離間して設けられており、
前記第１の半導体膜と前記第２の半導体膜との間に絶縁膜が設けられている、請求項１に記載の光電変換素子。
【請求項４】
前記金属間化合物層は、金属シリサイド層および／または金属ジャーマナイド層である、請求項１〜３のいずれかに記載の光電変換素子。
【請求項５】
前記金属ジャーマナイド層は、ニッケル、コバルトおよびチタンからなる群より選ばれた少なくとも１種の金属とゲルマニウムとからなる化合物層である、請求項４に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合、電極における太陽光の反射および吸収によって、電極の面積分だけ入射する太陽光の量が減少してしまう。そこで、たとえば、特開２０１０−８０８８７号公報（特許文献１）に示されるような裏面のみに電極が形成された太陽電池の開発が進められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下、図２８〜図４４の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図２８に示すように、受光面にテクスチャ構造（図示せず）が形成されたｎ型の単結晶シリコンからなるｃ−Ｓｉ（ｎ）基板９０１の裏面上に、ｉ型の非晶質シリコン膜とｐ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｐ）層９０２を形成する。
【０００７】
次に、図２９に示すように、ｃ−Ｓｉ（ｎ）基板９０１の受光面上に、ｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層９０３を形成する。
【０００８】
次に、図３０に示すように、ａ−Ｓｉ（ｉ／ｐ）層９０２の一部の裏面上にフォトレジスト膜９０４を形成する。ここで、フォトレジスト膜９０４は、ａ−Ｓｉ（ｉ／ｐ）層９０２の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【０００９】
次に、図３１に示すように、フォトレジスト膜９０４をマスクとして、ａ−Ｓｉ（ｉ／ｐ）層９０２の一部をエッチングすることによって、ｃ−Ｓｉ（ｎ）基板９０１の裏面を露出させる。
【００１０】
次に、図３２に示すように、フォトレジスト膜９０４を除去した後に、図３３に示すように、フォトレジスト膜９０４を除去して露出したａ−Ｓｉ（ｉ／ｐ）層９０２の裏面およびエッチングにより露出したｃ−Ｓｉ（ｎ）基板９０１の裏面を覆うようにｉ型の非晶質シリコン膜とｎ型の非晶質シリコン膜とがこの順序に積層されたａ−Ｓｉ（ｉ／ｎ）層９０５を形成する。
【００１１】
次に、図３４に示すように、ａ−Ｓｉ（ｉ／ｎ）層９０５の一部の裏面上にフォトレジスト膜９０６を形成する。ここで、フォトレジスト膜９０６は、ａ−Ｓｉ（ｉ／ｎ）層９０５の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１２】
次に、図３５に示すように、フォトレジスト膜９０６をマスクとして、ａ−Ｓｉ（ｉ／ｎ）層９０５の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層９０２の裏面を露出させる。
【００１３】
次に、図３６に示すように、フォトレジスト膜９０６を除去した後に、図３７に示すように、フォトレジスト膜９０６を除去して露出したａ−Ｓｉ（ｉ／ｎ）層９０５の裏面およびエッチングにより露出したａ−Ｓｉ（ｉ／ｐ）層９０２の裏面を覆うように透明導電酸化膜９０７を形成する。
【００１４】
次に、図３８に示すように、透明導電酸化膜９０７の一部の裏面上にフォトレジスト膜９０８を形成する。ここで、フォトレジスト膜９０８は、透明導電酸化膜９０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１５】
次に、図３９に示すように、フォトレジスト膜９０８をマスクとして、透明導電酸化膜９０７の一部をエッチングすることによって、ａ−Ｓｉ（ｉ／ｐ）層９０２およびａ−Ｓｉ（ｉ／ｎ）層９０５の裏面を露出させる。
【００１６】
次に、図４０に示すように、フォトレジスト膜９０８を除去した後に、図４１に示すように、ａ−Ｓｉ（ｉ／ｐ）層９０２およびａ−Ｓｉ（ｉ／ｎ）層９０５の露出した裏面および透明導電酸化膜９０７の一部の裏面を覆うようにフォトレジスト膜９０９を形成する。ここで、フォトレジスト膜９０９は、ａ−Ｓｉ（ｉ／ｐ）層９０２およびａ−Ｓｉ（ｉ／ｎ）層９０５の露出した裏面および透明導電酸化膜９０７の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
【００１７】
次に、図４２に示すように、透明導電酸化膜９０７およびフォトレジスト膜９０９の裏面全面に裏面電極層９１０を形成する。
【００１８】
次に、図４３に示すように、透明導電酸化膜９０７の表面の一部のみに裏面電極層９１０を残すようにして、リフトオフによりフォトレジスト膜９０９および裏面電極層９１０を除去する。
【００１９】
次に、図４４に示すように、ａ−Ｓｉ（ｉ／ｎ）層９０３の表面上に反射防止膜９１１を形成する。
【００２０】
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストの複雑なパターンニング工程を行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。また、裏面のみに電極が形成された太陽電池の変換効率の向上も要望されている。
【００２１】
本発明は上記のような現状に鑑みなされたものであって、その目的とするところは、発電効率を向上させるとともに、簡易な製造工程で製造することができる光電変換素子を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の光電変換素子は、半導体基板の裏面にｐ型およびｎ型の双方の半導体膜を備え、該半導体膜の上には金属間化合物層が形成されている。そして、ｐ型半導体膜の上に形成された金属間化合物層とｎ型半導体膜の上に形成された金属間化合物層とは空間によって隔離されている。
【００２３】
すなわち、本発明の光電変換素子は、第１導電型の半導体基板と、該半導体基板の一方の表面上に設けられた第１導電型の第１の半導体膜と、該表面上に該第１の半導体膜から独立して設けられた第２導電型の第２の半導体膜と、該半導体基板と該第１の半導体膜との間および／または該半導体基板と該第２の半導体膜との間に設けられた誘電体膜と、を備え、該第１の半導体膜上および該第２の半導体膜上に金属間化合物層が形成されていることを特徴とする。
【００２４】
ここで、上記半導体基板の上記表面には溝が設けられており、該溝の底面に上記第２の半導体膜が設けられていることが好ましい。
【００２５】
さらに、上記溝の側壁の少なくとも一部が絶縁膜で覆われていることが好適である。
また、上記半導体基板の一方の表面上において、上記第１の半導体膜と上記第２の半導体膜とは離間して設けられており、該第１の半導体膜と該第２の半導体膜との間に絶縁膜が設けられていても良い。
【００２６】
また、上記金属間化合物層は、金属シリサイド層および／または金属ジャーマナイド層であることが好ましい。ここで、該金属シリサイド層は、ニッケル、コバルトおよびチタンからなる群より選ばれた少なくとも１種の金属とシリコンとからなる化合物層であることが好ましく、該金属ジャーマナイドは、ニッケル、コバルトおよびチタンからなる群より選ばれた少なくとも１種の金属とゲルマニウムとからなる化合物層であることが好適である。
【００２７】
また、上記絶縁膜は、熱酸化シリコン膜および／または窒化シリコン膜であることが好ましく、該絶縁膜が窒化シリコン膜である場合には、該窒化シリコン膜は、プラズマＣＶＤ法によって形成されていることが好適である。
【００２８】
また、本発明は、上記の光電変換素子の製造方法にも係わり、該製造方法は、第１導電型の半導体基板の一方の表面上に露出した第１導電型の第１の半導体膜と第２導電型の第２の半導体膜とを含む該表面側の全面に金属層を形成する工程と、熱処理によって該第１の半導体膜および該第２の半導体膜と該金属層とを反応させて金属間化合物層を形成する工程と、を含むことを特徴とする。
【００２９】
ここで、上記金属間化合物層を形成する工程は、金属シリサイド層を形成する工程であり、該金属シリサイド層を形成する工程の後に未反応の金属層を除去する工程をさらに含むことが好ましい。
【００３０】
また、上記金属間化合物層を形成する工程は、金属ジャーマナイド層を形成する工程であり、該金属ジャーマナイド層を形成する工程の後に未反応の金属層を除去する工程をさらに含んでいても良い。
【００３１】
さらに、上記金属層は、ニッケル、コバルトおよびチタンからなる群より選ばれた少なくとも１種の金属からなる層であることが好ましい。
【００３２】
なお、本明細書において、第１導電型とはｎ型またはｐ型であることを示し、第２導電型とは第１導電型とは異なるｐ型またはｎ型であることを示す。
【発明の効果】
【００３３】
本発明によれば、発電効率を向上させるとともに、簡易な製造工程で製造することができる光電変換素子を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】第１の実施の形態の光電変換素子の模式的な断面図である。
【図２】第２の実施の形態の光電変換素子の模式的な断面図である。
【図３】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１３】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１４】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１５】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１６】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１７】第１の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１８】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１９】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２０】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２１】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２２】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２３】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２４】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２５】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２６】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２７】第２の実施の形態の光電変換素子の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図２９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３５】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３６】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３７】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３８】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図３９】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４０】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４１】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４２】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４３】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４４】裏面のみに電極が形成された太陽電池の製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００３６】
＜実施の形態１＞
［光電変換素子］
≪全体構成≫
図１に、本発明の第１の実施の形態である光電変換素子１の模式的な断面図を示す。第１の実施の形態である光電変換素子１は、ｎ型単結晶シリコンからなる半導体基板３を有しており、半導体基板３の一方の面である裏面の一部には、底面１１ａとその両側の側壁１１ｂとを備えた溝１１が設けられている。ここで、溝１１は、図１の紙面の法線方向に伸長している。
【００３７】
半導体基板３の裏面の溝以外の領域上には、ｉ型のアモルファスシリコンからなる第１の誘電体膜７が設けられており、第１の誘電体膜７上にはｎ型のアモルファスシリコンからなる第１の半導体膜８が設けられている。そして、第１の半導体膜８の全裏面上には、金属間化合物層１５が形成されている。
【００３８】
ここで、本明細書において、「半導体膜」とは、不純物をドープすることによって導電性を付与することができる材料からなる膜を示す。このような半導体膜としては、たとえば、シリコン膜、ゲルマニウム膜、ガリウム砒素膜などを挙げることができる。
【００３９】
また、「ｉ型」とは、ｎ型またはｐ型の不純物を意図的にドーピングしていないことを意味しており、たとえば、光電変換素子の作製後にｎ型またはｐ型の不純物が不可避的に拡散することなどによってｎ型またはｐ型の導電型を示すこともあり得る。
【００４０】
また、「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手（ダングリングボンド）が水素で終端されたものも含まれるものとする。同様に、「アモルファスゲルマニウム」には、水素化アモルファスゲルマニウムなどが含まれるものとする。
【００４１】
半導体基板３の裏面の溝１１の底面１１ａ上には、ｉ型のアモルファスシリコンからなる第２の誘電体膜１２が設けられており、第２の誘電体膜１２上にはｐ型のアモルファスシリコンからなる第２の半導体膜１３が設けられている。そして、第２の半導体膜１３の全裏面上には金属間化合物層１５が形成されている。
【００４２】
溝１１の側壁１１ｂの少なくとも一部には、絶縁膜１６が設けられていても良い。この場合、第２の誘電体膜１２および第２の半導体膜１３と溝１１の側壁１１ｂとの間には絶縁膜１６が設けられているため、第２の誘電体膜１２および第２の半導体膜１３は側壁１１ｂとは接していない。
【００４３】
また、半導体基板３の他方の面である受光面（裏面の反対側の面）の全面上には、ｉ型のアモルファスシリコンからなる第３の誘電体膜４が設けられており、第３の誘電体膜４の全面上にはｎ型のアモルファスシリコンからなる第３の半導体膜５が設けられている。さらに、第３の半導体膜５の全面上には反射防止膜６が設けられている。
【００４４】
以上の構造を有する光電変換素子１においては、半導体基板３の裏面と第１の半導体膜８の裏面との間には第１の誘電体膜７が設けられており、溝１１の底面１１ａと第２の半導体膜１３の裏面との間には第２の誘電体膜１２が設けられている。
【００４５】
したがって、光電変換素子１においては、半導体基板３の裏面と第１の半導体膜８の裏面との間、および溝１１の底面１１ａと第２の半導体膜１３の裏面との間のすべての領域に誘電体膜が設けられている。
【００４６】
また、光電変換素子１においては、第１の半導体膜８の全裏面上および第２の半導体膜１３の全裏面上に金属間化合物層１５が設けられていることから、第１の半導体膜８および第２の半導体膜１３のすべてが金属間化合物層１５によって覆われている。
【００４７】
なお、光電変換素子１においては、第１の半導体膜８がｎ型であり、かつ第２の半導体膜１３がｐ型である構成を例示するが、第１の半導体膜がｐ型であり、かつ第２の半導体膜がｎ型であっても本発明の効果は示される。
【００４８】
また、光電変換素子１においては、受光面に第３の半導体膜５が設けられた構成を例示するが、第３の半導体膜は必ずしも必須の要素ではなく、第３の半導体膜５を有しない構成であったとしても、本発明の効果は示されるものとする。
【００４９】
以下、本実施の形態の光電変換素子を構成する各要素について説明する。
≪半導体基板≫
半導体基板３としては、典型的にはｎ型単結晶シリコンからなる基板を用いることができるが、材質はこれに限定されず、従来公知の材質を広く用いることができる。たとえば、ゲルマニウムやガリウム砒素化合物からなる基板を用いても良く、また、単結晶基板のみならず多結晶基板やアモルファス基板を用いても良い。また、たとえば、予め半導体基板３の受光面および／または裏面にテクスチャ構造（図示せず）が形成された半導体基板などであっても良い。
【００５０】
半導体基板３の厚さは、５０μｍ以上３００μｍ以下であることが好ましい。半導体基板３の厚さが該範囲内であることにより、半導体基板３内で生成された電子・正孔ペアの再結合を防止し電力損失を低減することができる。ここで、半導体基板３の厚さとして、より好ましい範囲は、１００μｍ以上２００μｍ以下である。
【００５１】
また、半導体基板３の不純物濃度も特に限定されないが、たとえば５×１０14個／ｃｍ3以上２×１０16個／ｃｍ3以下とすることができる。半導体基板３に含まれる不純物としては、たとえば、リン、ボロンなどを用いることができる。
【００５２】
≪溝≫
また、溝１１の深さＤは、特に限定されないが、たとえば１０μｍ以下とすることができ、好ましくは５μｍ以下とすることができる。
【００５３】
≪絶縁膜≫
絶縁膜１６としては、抵抗率が１×１０4Ω・ｃｍ以上の絶縁性を有する膜であれば特に限定されず、従来公知の絶縁膜を用いることができる。たとえば、酸化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜、酸化チタニウム膜またはこれらの併用などを挙げることができる。
【００５４】
これらのうち、熱酸化によって形成された酸化シリコン膜（本明細書において、熱酸化シリコン膜とも記す）が特に好適である。熱酸化シリコン膜は、１０００℃程度の高温で形成されるため、太陽電池の製造工程における２５０℃程度の高温過程においてもその性質を変化させることなく良好なパッシベーション効果を示す。そして、より好ましくは、熱酸化シリコン膜に、熱酸化処理に加えて水素アニール処理が行なわれていることが好適である。水素アニール処理により、半導体基板３と熱酸化シリコン膜界面のダングリングボンドを水素で終端させることができる。
【００５５】
また、絶縁膜１６が、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成された窒化シリコン膜であることも好ましい態様の一つである。プラズマＣＶＤ法によって窒化シリコン膜を形成する場合には、原料ガスにシランガス（ＳｉＨ4）およびアンモニアガス（ＮＨ3）などからなる混合ガスが用いられ、該原料ガス由来の水素が形成後の絶縁膜中に残留する。
【００５６】
上記のような絶縁膜中に残留する水素の存在は、不純物の観点から一般的には好ましくない。しかし、本発明者らは、本発明の構成を備えた光電変換素子において、光劣化などにより、アモルファスシリコン中の水素が脱離した場合、絶縁膜中に残留した水素がこの水素欠陥を補う機能を有することを新たに見出した。したがって、絶縁膜中に水素を含有させることで、光電変換素子の長寿命化を図ることができる。
【００５７】
ここで、絶縁膜中の水素含有量は、好ましくは０．００５ａｔ％以上０．０３ａｔ％以下である。０．０３ａｔ％を超過すると、絶縁膜形成後の太陽電池製造過程において、水素が脱離しやすく、絶縁膜に歪みや剥離が生じやすく好ましくない。また、０．００５ａｔ％未満であると、上記のような効果が十分に得られない場合があり好ましくない。
【００５８】
なお、水素含有量は、たとえばＦＴ−ＩＲ法によって、Ｎ−ＨやＳｉ−Ｈに由来する信号を積分することにより見積もることができる。また、「ａｔ％」とは、ａｔｏｍｉｃ  ｐｅｒｃｅｎｔａｇｅ、すなわち、原子個数濃度を示す。
【００５９】
また、絶縁膜１６は、単層膜であって良く、積層膜であっても良い。すなわち、本発明の絶縁膜は、熱酸化シリコン膜および／または窒化シリコン膜であることが好ましい。
【００６０】
さらに、絶縁膜１６は、溝１１の側壁１１ｂの少なくとも一部を覆うことが好ましく、より好ましくは絶縁膜１６と溝１１の側壁１１ｂの接する長さが第２の誘電体膜１２および第２の半導体膜１３の厚さの総和よりも長く、最も好ましくは絶縁膜１６が溝１１の側壁１１ｂの全面を覆うことが好適である。また、絶縁膜１６は、半導体基板３の表面に対する任意の垂直断面において、溝１１の底面１１ａと接する部分の長さが１ｎｍ以上５００ｎｍ以下であることが好ましい。上記長さが１ｎｍ未満であると、ｐ型電極とｎ型電極とを電気的に分離する効果が十分得られない場合があり、５００ｎｍを超過するとエッチングの際に剥離するなどの不都合を生じる場合があり好ましくない。
【００６１】
≪半導体膜≫
本発明において、第１の半導体膜、第２の半導体膜および第３の半導体膜は、非晶質膜であることが好ましく、典型的には、ｐ型またはｎ型の導電性を示すアモルファスシリコンおよび／またはアモルファスゲルマニウムからなる膜である。以下、各半導体膜について説明する。
【００６２】
（第１の半導体膜）
第１の半導体膜８としてはｎ型のアモルファスシリコンからなる膜に限定されず、たとえば、従来から公知のｎ型のアモルファス半導体膜などを用いても良い。また、たとえば、ｎ型のアモルファスゲルマニウムからなる膜を含んでいても良い。第１の半導体膜８の厚さは特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。ここで、第１の半導体膜８に含まれるｎ型不純物としては、たとえばリンを用いることができ、第１の半導体膜８のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００６３】
（第２の半導体膜）
第２の半導体膜１３としてはｐ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｐ型のアモルファス半導体膜などを用いても良い。また、たとえばｐ型のアモルファスゲルマニウムからなる膜を含んでいても良い。第２の半導体膜１３の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。ここで、第２の半導体膜１３に含まれるｐ型不純物としては、たとえばボロンを用いることができ、第２の半導体膜１３のｐ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００６４】
（第３の半導体膜）
第３の半導体膜５は、透光性を示す膜であれば特に限定されず、たとえば従来から公知のｎ型のアモルファス半導体膜などを用いても良い。第３の半導体膜５の厚さは特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。第３の半導体膜５に含まれるｎ型不純物としては、たとえばリンを用いることができ、第３の半導体膜５のｎ型不純物濃度は、たとえば５×１０19個／ｃｍ3程度とすることができる。
【００６５】
≪誘電体膜≫
本発明において、誘電体膜は、半導体基板と各半導体膜との間に形成され、半導体基板と各半導体膜との間の電気伝導を妨げず、半導体基板と各半導体膜との界面をパッシベーションする膜である。このような誘電体膜としては、ｉ型のノンドープ膜が好ましく、たとえば、ｉ型のアモルファスシリコンなどからなる膜を好適に用いることができる。以下、各誘電体膜について説明する。
【００６６】
（第１の誘電体膜）
第１の誘電体膜７は、半導体基板３と第１の半導体膜８との間に形成されている。第１の誘電体膜７としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第１の誘電体膜７の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。
【００６７】
（第２の誘電体膜）
第２の誘電体膜１２は、半導体基板３と第２の半導体膜１３との間に形成されている。第２の誘電体膜１２としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第２の誘電体膜１２の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。
【００６８】
（第３の誘電体膜）
第３の誘電体膜４は、半導体基板３と第３の半導体膜５との間に形成されている。第３の誘電体膜４としてはｉ型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のｉ型のアモルファス半導体膜などを用いてもよい。第３の誘電体膜４の厚さは、特に限定されないが、たとえば１ｎｍ以上２０ｎｍ以下とすることができる。
【００６９】
≪金属間化合物層≫
本発明の金属間化合物層１５は、ｐ型電極またはｎ型電極としての機能を有する。金属間化合物層１５としては、金属的な電気伝導性を示すものが好ましく、より好ましくは金属シリサイド層および／または金属ジャーマナイド層であることが好適である。
【００７０】
ここで、金属シリサイドとしては、たとえば、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、パラジウムシリサイド（ＰｄＳｉ）、白金シリサイド（ＰｔＳｉ）、マンガンシリサイド（ＭｎＳｉ1.7）、タングステンシリサイド（ＷＳｉ2）などを挙げることができる。そして、これらのうち、ニッケルシリサイド、コバルトシリサイド、チタンシリサイドおよびこれらの併用を好適に用いることができる。すなわち、本発明の金属シリサイド層は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）およびチタン（Ｔｉ）からなる群より選ばれた少なくとも１種の金属とシリコンとからなる化合物層であることが好ましい。
【００７１】
また、金属ジャーマナイドとしては、たとえば、ニッケルジャーマナイド（ＮｉＧｅ、ＮｉＧｅ2）、コバルトジャーマナイド（ＣｏＧｅ2）、チタンジャーマナイド（ＴｉＧｅ2）、モリブデンジャーマナイド（ＭｏＧｅ2）、パラジウムジャーマナイド、白金ジャーマナイド（ＰｔＧｅ）、マンガンジャーマナイド（Ｍｎ5Ｇｅ3）、タングステンジャーマナイド（ＷＧｅ2）などを挙げることができる。そして、これらのうち、ニッケルジャーマナイド、コバルトジャーマナイド、チタンジャーマナイドおよびこれらの併用を好適に用いることができる。すなわち、本発明の金属ジャーマナイド層は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）およびチタン（Ｔｉ）からなる群より選ばれた少なくとも１種の金属とゲルマニウムとからなる化合物層であることが好ましい。
【００７２】
なお、本発明の金属間化合物は、上記の化合物に対し、他の元素が微量にドープされたものであっても良い。また、これらの組成中、各原子比は上記一般式に倣うものとする。なお、本発明において上記のように化合物を化学式で表わす場合、原子比を特に限定しない場合は従来公知のあらゆる原子比を含むものとし、必ずしも化学量論的範囲のもののみに限定されるものではない。たとえば単に「ＮｉＳｉ」と記す場合、「Ｎｉ」と「Ｓｉ」の原子比は５０：５０の場合のみに限られず、従来公知のあらゆる原子比が含まれるものとする。
【００７３】
さらに、金属間化合物層１５は、単層であっても良く、積層されていても良い。また、シリコンジャーマナイド層を含んでいても良い。
【００７４】
また、金属間化合物層１５の厚さは、０．１μｍ以上１．０μｍ以下とすることができ、より好ましくは０．５μｍ以上０．８μｍ以下であることが好適である。
【００７５】
≪反射防止膜≫
反射防止膜６としては、たとえば、酸化シリコン膜、窒化シリコン膜などを用いることができ、反射防止膜６の厚さは、たとえば１０ｎｍ以上２００ｎｍ以下とすることができる。反射防止膜６の厚さが、１０ｎｍ未満であると、反射防止膜としての効果が十分に得られない場合があり、２００ｎｍを超過すると太陽光が透過し難くなるため好ましくない。
【００７６】
このような本実施の形態の光電変換素子は、以下のような製造方法によって製造される。換言すれば、以下のような製造方法によって製造される光電変換素子は、上記のような特性を示す。したがって、本実施の形態の光電変換素子は、発電効率を向上させるとともに、簡易な製造工程で製造することができる光電変換素子である。
【００７７】
［光電変換素子の製造方法］
以下、図３〜図１７の模式的断面図を参照して、第１の実施の形態である光電変換素子１の製造方法の一例について説明する。なお、以下に示す例はあくまでも一例であり、各操作の順序は以下の例に限定されず、適宜変更することができる。
【００７８】
まず、図３に示すように、ｎ型単結晶シリコンからなる半導体基板３の受光面の反対側（すなわち、裏面）に、開口部１０を備えた耐アルカリ性のレジスト膜９を形成する。
【００７９】
ここで、レジスト膜９は、特に限定されないが、たとえば、耐アルカリ性のレジストインクをインクジェット法により、開口部１０の形成箇所以外の箇所に印刷し、それを乾燥させることにより形成したものなどを用いることができる。
【００８０】
次に、図４に示すように、レジスト膜９の開口部１０から露出している半導体基板３の裏面の一部を除去することによって、底面１１ａと、底面１１ａの両側から半導体基板３の厚さ方向に伸長する側壁１１ｂとからなる溝１１を形成する。ここでは、まずドライエッチングによって異方性をもったエッチングを行なった後、ウエットエッチングによって、ドライエッチングにより生成されたダメージ層を除去することが好ましい。
【００８１】
次に、レジスト膜９を除去し、洗浄した後、図５に示すように、溝１１の底面１１ａおよび側壁１１ｂを含む、半導体基板３の裏面全体に、絶縁膜１６を形成する。絶縁膜１６の形成方法は特に限定されず、従来公知のいかなる方法も採用できる。
【００８２】
絶縁膜１６が酸化シリコン膜である場合、スチーム酸化、常圧ＣＶＤ法などによっても形成することができるが、熱酸化法によって形成されることが好ましい。ここで、熱酸化法による処理温度は８００℃〜１１００℃であることが好ましい。熱酸化法による膜形成は、簡易な方法であり、他の製法に比べ、形成される酸化シリコン膜の性質がよく、緻密であり、かつパッシベーション効果が高く好適である。ここで、形成される絶縁膜１６の厚さは、処理時間によって調製可能であり、たとえば１ｎｍ以上５００ｎｍ以下とすることができる。また、熱酸化処理後に、水素アニール処理を行なっても良い。ここで、水素アニール処理の処理温度は、たとえば３００℃〜５００℃とすることができる。
【００８３】
また、絶縁膜１６が窒化シリコン膜である場合、蒸着法などによっても形成することができるが、プラズマＣＶＤ法によって形成されることが好ましい。プラズマＣＶＤ法によって、窒化シリコン膜を形成する場合、原料ガスとしてシラン（ＳｉＨ4）ガスとアンモニア（ＮＨ3）ガスとからなる混合ガスなどを用いることができる。ここで、形成される絶縁膜１６の厚さは、製膜時間や製膜圧力などによって調製可能であり、たとえば１ｎｍ以上５００ｎｍ以下とすることができる。
【００８４】
次に、図６に示すように、半導体基板３の裏面の平面部に形成された絶縁膜１６を除去する。このようにすることで、溝１１の側壁１１ｂに絶縁膜１６が形成された半導体基板３を得ることができる。ここで、絶縁膜１６を除去する方法としては、特に限定されず、ドライエッチング、ウエットエッチングのいずれを用いても良い。
【００８５】
次に、図７に示すように、ｎ型単結晶シリコンからなる半導体基板３の受光面の全面に、ｉ型のアモルファスシリコンからなる第３の誘電体膜４およびｎ型のアモルファスシリコンからなる第３の半導体膜５を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【００８６】
次に、図８に示すように、第３の半導体膜５の全面に反射防止膜６をたとえばスパッタリング法、ＣＶＤ法、蒸着法などにより積層する。
【００８７】
次に、図９に示すように、溝１１の側壁１１ｂに絶縁膜１６を有する半導体基板３の裏面全面に、ｉ型のアモルファスシリコンからなる第２の誘電体膜１２およびｐ型のアモルファスシリコンからなる第２の半導体膜１３を、この順序で、たとえばプラズマＣＶＤ法により積層する。ここで、第２の半導体膜１３は、ｐ型のアモルファスシリコンからなる膜とｐ型のアモルファスゲルマニウムからなる膜とが積層されていても良く、その場合には、ｐ型のアモルファスシリコンからなる膜の上にｐ型のアモルファスゲルマニウムからなる膜を、たとえばプラズマＣＶＤ法により積層する。
【００８８】
次に、図１０に示すように、溝１１の少なくとも一部にマスク材１４を埋め込む。ここで、マスク材１４による溝１１の埋め込みは、たとえば、マスク材１４を加熱して溶融状態とし、それをインクジェット法により、溝１１を埋め込むように選択的に塗布して、冷却して固化状態とした後に乾燥させることにより行なうことができる。
【００８９】
ここで、マスク材１４としては、第２の誘電体膜１２および第２の半導体膜１３のエッチングマスクとして機能するものであれば特に限定されないが、なかでもホットメルト接着剤を用いることが好ましい。なお、ホットメルト接着剤は、常温では固体状態であるが、加熱により溶融状態となり、塗布後の滲みが少ないという特性を有する。
【００９０】
次に、図１１に示すように、マスク材１４によって被覆されていない第２の誘電体膜１２および第２の半導体膜１３を除去する。ここで、第２の誘電体膜１２および第２の半導体膜１３を除去する方法は特に限定されないが、ドライエッチングを用いることが好適である。
【００９１】
次に、図１２に示すように、マスク材１４を除去し、その後洗浄する。ここで、マスク材１４を除去する方法は、特に限定されないが、たとえばマスク材１４がホットメルト接着剤からなる場合には、マスク材１４を温水に浸漬して剥離する方法などが挙げられる。
【００９２】
次に、図１３に示すように、マスク材１４を除去した後の半導体基板３の裏面の全面上に、ｉ型のアモルファスシリコンからなる第１の誘電体膜７およびｎ型のアモルファスシリコンからなる第１の半導体膜８を、この順序で、たとえばプラズマＣＶＤ法により積層する。ここで、第１の半導体膜８は、ｎ型のアモルファスシリコンからなる膜とｎ型のアモルファスゲルマニウムからなる膜とが積層されていても良く、その場合には、ｎ型のアモルファスシリコンからなる膜の上にｎ型のアモルファスゲルマニウムからなる膜を、たとえばプラズマＣＶＤ法により積層する。
【００９３】
次に、図１４に示すように、半導体基板３の裏面の開口部１０以外の部分に、レジスト膜１７を形成する。ここで、レジスト膜１７は、特に限定されず、たとえば、上記で例示したものを用いることができる。
【００９４】
次に、図１５に示すように、レジスト膜１７の開口部１０から露出している第１の誘電体膜７および第１の半導体膜８を除去し、溝１１の中に形成された第２の半導体膜１３を露出させる。ここで、第１の誘電体膜７および第１の半導体膜８を除去する方法としては、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。すなわち、ｐ型の第２の半導体膜１３は、アルカリ溶液を用いたウエットエッチングでは除去され難いため、第２の半導体膜１３がエッチングストップ層として機能して、第１の誘電体膜７および第１の半導体膜８を確実に除去することができる。ここで、アルカリ溶液としては、特に限定されず、たとえば、上記で例示したものを用いることができる。
【００９５】
次に、レジスト膜１７を除去し、その後洗浄する。次に、図１６に示すように半導体基板３の裏面側の全面に金属層２０を形成する。ここで、金属層２０は、従来公知の方法で形成することができ、たとえばＣＶＤ法、スパッタリング法、蒸着法などを好適に用いることができる。また、金属層２０は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）からなる群より選ばれた少なくとも１種の金属からなることが好ましく、金属層２０の厚さは、たとえば０．１μｍ以上１．０μｍ以下とすることができる。
【００９６】
次に、図１７に示すように、金属層２０を形成した後、熱処理を行なうことにより、金属層２０と第１の半導体膜８および第２の半導体膜１３とを反応させて、金属間化合物層１５を形成することができる。ここで、金属間化合物層１５が金属シリサイド層からなる場合には、熱処理温度は、２００℃以上６００℃以下であることがより好ましい。
【００９７】
上記したように、第１の半導体膜８および第２の半導体膜１３が、アモルファスシリコンからなる膜の上にアモルファスゲルマニウムからなる膜が積層されている場合には、金属間化合物層１５を金属ジャーマナイド層とすることができる。金属間化合物層１５が金属ジャーマナイド層からなる場合には、熱処理温度は１００℃以上５００℃以下であることが好ましい。このように、金属ジャーマナイド層は、金属シリサイド層に比べて低温で形成が可能であり好適である。
【００９８】
この理由は、本実施の形態のように、半導体基板に溝が形成されている場合、６００℃を超える高温で熱処理を行なうと、該溝（すなわち、半導体基板の厚さが異なる部位）に起因して、半導体基板に反りなどの不具合が生じる可能性があるからである。したがって、そのような不具合の発生を抑制するためには、金属層と半導体膜とを反応させる温度は、６００℃以下であること要する。金属ジャーマナイド層は、５００℃以下で形成可能であり、半導体基板の反りなどの不具合の発生がなく、特に好適である。
【００９９】
なお、図１７に示すように、絶縁膜１６と金属層２０は熱処理によって反応しないため、絶縁膜１６上の金属層２０は未反応のまま残存する。
【０１００】
次に、図１に示すように、未反応の金属層２０を除去する。ここで、未反応の金属層２０を除去する方法としては、酸性溶液を用いたウエットエッチングを用いることが好ましい。第１の半導体膜８および第２の半導体膜１３上に形成された金属間化合物層１５は耐食性を有するため、酸性溶液を用いることにより、絶縁膜１６上に残存した未反応の金属層２０を選択的に除去することができる。未反応の金属層２０を除去することにより、第１の半導体膜８上の金属間化合物層１５と第２の半導体膜１３上の金属間化合物層１５とは、下地となる第１の半導体膜８および第２の半導体膜１３の形状に従って分離される（すなわち、自己整合的に分離される）。これにより、金属間化合物層１５はｐ型電極とｎ型電極とに分離される。
【０１０１】
本実施の形態によれば、図４４に示す構造を有する太陽電池のように、透明導電酸化膜によって半導体膜と電極層とを接続する必要がないため、接触抵抗が低減され、光電変換素子の変換効率を高めることができる。
【０１０２】
また、本実施の形態によれば、図２８〜図４４に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストの複雑なパターンニング工程を行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。
【０１０３】
特に、図３７〜４４に示される方法のように、電極形成において複雑なパターニング工程を行なう必要がなく、上記のように金属間化合物層からなる低抵抗電極が形成されるとともに、簡易かつ確実にｐ型電極（第２の半導体膜１３の上の電極）とｎ型電極（第１の半導体膜８の上の電極）とを分離することができる。
【０１０４】
また、本実施の形態においては、ｐ型電極およびｎ型電極を半導体基板の厚さ方向の異なる位置に形成しているため、半導体基板の裏面におけるｐ型電極とｎ型電極との間の隙間を小さくすることができるとともに、このような隙間の小さいｐ型電極とｎ型電極とを形成するための精密なパターンニングをする必要がない。ここで、アモルファス膜（第１の半導体膜８および第２の半導体膜１３）は水平方向（膜の面方向）には電流が流れにくいため、半導体基板の裏面のｐ型電極とｎ型電極との間の隙間はできるだけ小さい方が高い変換効率を有する光電変換素子を得る観点からは好ましい。そして、本実施の形態においては、上記のようにｐ型電極とｎ型電極とを、裏面に形成された溝および溝側壁に形成された絶縁膜によって、電気的に分離するため、電気的に分離が不十分な場合に生じる変換効率の低下が防止される。
【０１０５】
さらに、本実施の形態においては、半導体基板の裏面の全平面をｐ型電極とｎ型電極とで覆うことができるため、半導体基板の受光面側から入射した光のうち吸収されずに半導体基板の裏面側に透過してきた光をｐ型電極およびｎ型電極で反射することができる。また、溝側壁に形成された絶縁膜により、溝側壁に透過してきた光をも反射することができる。
【０１０６】
またさらに、本実施の形態においては、半導体基板の溝の底面を含む、半導体基板の裏面の全平面がｉ型の誘電体膜、ｎ型の半導体膜およびｐ型の半導体膜によってパッシベーションされており、加えて溝の底面の一部および側壁も絶縁膜によってパッシベーションされている。したがって、半導体基板の裏面全体において良好なパッシベーション特性を得ることができ、半導体基板の表面でのキャリア再結合を抑制することができる。
【０１０７】
以上の理由により、本実施の形態においては、図４４に示す構造を有する太陽電池よりも高い変換効率を有する光電変換素子を得ることができる。また、本実施の形態においては、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる。
【０１０８】
＜実施の形態２＞
［光電変換素子］
≪全体構成≫
図２に、本発明の第２の実施の形態である光電変換素子２の模式的な断面図を示す。光電変換素子２は、半導体基板１０３の裏面に溝を有しておらず、半導体基板１０３の裏面の表面上に、ｉ型のアモルファスシリコンからなる第１の誘電体膜１０７と第２の誘電体膜１１２とが離間して設けられている。また、第１の誘電体膜１０７上には、ｎ型のアモルファスシリコンからなる第１の半導体膜１０８が設けられている。また、第２の誘電体膜１１２上には、ｐ型のアモルファスシリコンからなる第２の半導体膜１１３が設けられている。そして、第１の半導体膜１０８および第２の半導体膜１１３の裏面の全面上には、金属間化合物層１１５が設けられている。
【０１０９】
また、第１の誘電体膜１０７と第２の誘電体膜１１２との間には、絶縁膜１１６が設けられている。ここで、絶縁膜１１６は、第１の誘電体膜１０７の側面部および／または第２の誘電体膜１１２の側面部と接して形成されている。また、絶縁膜１１６は、第１の半導体膜１０８の側面部および／または第２の半導体膜１１３の側面部と接していても良い。
【０１１０】
光電変換素子２の受光面（裏面の反対側の面）には、光電変換素子１と同様に、第３の誘電体膜１０４、第３の半導体膜１０５および反射防止膜１０６が設けられている。ここで、光電変換素子２を構成する半導体基板、各膜、各層の材質および厚さは、たとえば、光電変換素子１の説明において、例示したものを用いることができる。
【０１１１】
なお、光電変換素子２においては、第１の半導体膜１０８がｎ型であり、かつ第２の半導体膜１１３がｐ型である構成を例示するが、第１の半導体膜がｐ型であり、かつ第２の半導体膜がｎ型であっても本発明の効果は示される。
【０１１２】
また、光電変換素子１においては、受光面に第３の半導体膜１０５が設けられた構成を例示するが、第３の半導体膜は必ずしも必須の要素ではなく、第３の半導体膜１０５を有しない構成であったとしても、本発明の効果は示されるものとする。
【０１１３】
このような本実施の形態の光電変換素子は、以下のような製造方法によって製造される。換言すれば、以下のような製造方法によって製造される光電変換素子は、上記のような特性を示す。したがって、本実施の形態の光電変換素子は、発電効率を向上させるとともに、簡易な製造工程で製造することができる光電変換素子である。
【０１１４】
［光電変換素子の製造方法］
以下、図１８〜図２７の模式的断面図を参照して、第２の実施の形態である光電変換素子２の製造方法の一例について説明する。なお、以下に示す例はあくまでも一例であり、各操作の順序は以下の例に限定されず、適宜変更することができる。
【０１１５】
まず、図１８に示すように、ｎ型単結晶シリコンからなる半導体基板１０３の受光面の全面に、ｉ型のアモルファスシリコンからなる第３の誘電体膜１０４およびｎ型のアモルファスシリコンからなる第３の半導体膜１０５および反射防止膜１０６を、この順序で、たとえばプラズマＣＶＤ法により積層する。
【０１１６】
次に、図１９に示すように、半導体基板１０３の裏面の全面上に、ｉ型のアモルファスシリコンからなる第１の誘電体膜１０７およびｎ型のアモルファスシリコンからなる第１の半導体膜１０８を、この順序で、たとえばプラズマＣＶＤ法により積層する。ここで、第１の半導体膜１０８は、ｎ型のアモルファスシリコンからなる膜とｎ型のアモルファスゲルマニウムからなる膜とが積層されていても良く、その場合には、ｎ型のアモルファスシリコンからなる膜の上にｎ型のアモルファスゲルマニウムからなる膜を、たとえばプラズマＣＶＤ法により積層する。
【０１１７】
次に、図２０に示すように、開口部１１０を備えたレジスト膜１０９を形成する。ここで、レジスト膜１０９は、特に限定されず、たとえば上記で耐アルカリ性のレジスト膜として例示したものを用いることができる。
【０１１８】
次に、図２１に示すように、レジスト膜１０９で被覆されていない第１の誘電体膜１０７および第１の誘電体膜１０８の一部を除去し、半導体基板１０３を露出させる。ここで、第１の誘電体膜１０７および第１の半導体膜１０８を除去する方法は特に限定されないが、アルカリ溶液を用いたウエットエッチングを用いることが好ましい。
【０１１９】
次に、レジスト膜１０９を除去して洗浄した後、図２２に示すように、第１の半導体膜１０８の裏面全面上および半導体基板１０３の裏面全面上に、絶縁膜１１６を形成する。ここで、絶縁膜１１６を形成する方法は、たとえば、上記で例示した方法を用いることができる。また、絶縁膜１１６としては、熱酸化シリコン膜、窒化シリコン膜が好ましい。
【０１２０】
次に、図２３に示すように、平面上に形成された絶縁膜１１６を除去することにより、第１の誘電体膜１０７および第１の半導体膜１０８の側面部に絶縁膜１１６を残存させる。絶縁膜１１６を除去する方法は特に限定されず、ドライエッチング、ウエットエッチングのいずれを用いても良い。
【０１２１】
次に、図２４に示すように、第１の半導体膜１０８の裏面全面上、半導体基板１０３の裏面全面上および絶縁膜１１６の残部上に、ｉ型のアモルファスシリコンからなる第２の誘電体膜１１２およびｐ型のアモルファスシリコンからなる第２の半導体膜１１３を、この順序で、たとえばプラズマＣＶＤ法により積層する。ここで、第２の半導体膜１１３は、ｐ型のアモルファスシリコンからなる膜とｐ型のアモルファスゲルマニウムからなる膜とが積層されていても良く、その場合には、ｐ型のアモルファスシリコンからなる膜の上にｐ型のアモルファスゲルマニウムからなる膜を、たとえばプラズマＣＶＤ法により積層する。
【０１２２】
次に、図２５に示すように、第１の半導体膜１０８上および絶縁膜１１６の残部上に形成された第２の誘電体膜１１２および第２の半導体膜１１３を除去する。ここで、第２の誘電体膜１１２および第２の半導体膜１１３を除去する方法としては、たとえば上記で例示したようにドライエッチングなどを用いることができる。
【０１２３】
次に、図２６に示すように、第１の半導体膜１０８上、第２の半導体膜１１３上および絶縁膜１１６の残部上に、金属層１２０を形成する。ここで、金属層１２０を形成する方法としては、上記で例示したようにスパッタリング法などを用いることができ、金属層１２０は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）からなる群より選ばれた少なくとも１種の金属からなることが好ましい。
【０１２４】
次に、図２７に示すように、熱処理を行なうことにより、金属層１２０と第１の半導体膜１０８および第２の半導体膜１１３とを反応させて、金属間化合物層１１５を形成する。ここで、絶縁膜１１６と金属層１２０は熱処理によって反応しないため、絶縁膜１１６上の金属層１２０は未反応のまま残存する。
【０１２５】
次に、図２に示すように、絶縁膜１１６上の未反応の金属層１２０を除去することによって、金属間化合物層１１５はｐ型電極とｎ型電極とに自己整合的に分離される。
【０１２６】
本実施の形態によれば、図４４に示す構造を有する太陽電池のように、透明導電酸化膜によって半導体膜と電極層を接続する必要がないため、接触抵抗が低減され、光電変換素子の変換効率を高めることができる。
【０１２７】
また、本実施の形態によれば、図３７〜４４に示される方法のように、電極形成において複雑なパターニング工程を行なう必要がなく、上記のように金属間化合物層からなる低抵抗電極が形成されるとともに、簡易かつ確実にｐ型電極（第２の半導体膜１１３の上の電極）とｎ型電極（第１の半導体膜１０７の上の電極）とを分離することができる。
【０１２８】
またさらに、本実施の形態においては、半導体基板の裏面の全平面がｉ型の誘電体膜、ｎ型の半導体膜、ｐ型の半導体膜および絶縁膜によってパッシベーションされており、半導体基板の裏面全体において良好なパッシベーション特性を得ることができ、半導体基板の表面でのキャリア再結合を抑制することができる。
【０１２９】
以上の理由により、本実施の形態においては、図４４に示す構造を有する太陽電池よりも高い変換効率を有する光電変換素子を得ることができる。また、本実施の形態においては、高い変換効率を有する光電変換素子を簡易な製造工程で製造することができる。
【０１３０】
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
【０１３１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１３２】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができる。
【符号の説明】
【０１３３】
１，２  光電変換素子、３，１０３  半導体基板、４，１０４  第３の誘電体膜、５，１０５  第３の半導体膜、６，１０６  反射防止膜、７，１０７  第１の誘電体膜、８，１０８  第１の半導体膜、９，１７，１０９  レジスト膜、１０，１１０  開口部、１１  溝、１１ａ  底面、１１ｂ  側壁、１２，１１２  第２の誘電体膜、１３，１１３  第２の半導体膜、１４  マスク材、１５，１１５  金属間化合物層、１６，１１６  絶縁膜、２０，１２０  金属層、９０１  ｃ−Ｓｉ（ｎ）基板、９０２  ａ−Ｓｉ（ｉ／ｐ）層、９０３  ａ−Ｓｉ（ｉ／ｎ）層、９０４  フォトレジスト膜、９０５  ａ−Ｓｉ（ｉ／ｎ）層、９０６  フォトレジスト膜、９０７  透明導電酸化膜、９０８，９０９  フォトレジスト膜、９１０  裏面電極層、９１１  反射防止膜。
【図１】
2014067804.tif 000003
【図２】
2014067804.tif 000004
【図３】
2014067804.tif 000005
【図４】
2014067804.tif 000006
【図５】
2014067804.tif 000007
【図６】
2014067804.tif 000008
【図７】
2014067804.tif 000009
【図８】
2014067804.tif 000010
【図９】
2014067804.tif 000011
【図１０】
2014067804.tif 000012
【図１１】
2014067804.tif 000013
【図１２】
2014067804.tif 000014
【図１３】
2014067804.tif 000015
【図１４】
2014067804.tif 000016
【図１５】
2014067804.tif 000017
【図１６】
2014067804.tif 000018
【図１７】
2014067804.tif 000019
【図１８】
2014067804.tif 000020
【図１９】
2014067804.tif 000021
【図２０】
2014067804.tif 000022
【図２１】
2014067804.tif 000023
【図２２】
2014067804.tif 000024
【図２３】
2014067804.tif 000025
【図２４】
2014067804.tif 000026
【図２５】
2014067804.tif 000027
【図２６】
2014067804.tif 000028
【図２７】
2014067804.tif 000029
【図２８】
2014067804.tif 000030
【図２９】
2014067804.tif 000031
【図３０】
2014067804.tif 000032
【図３１】
2014067804.tif 000033
【図３２】
2014067804.tif 000034
【図３３】
2014067804.tif 000035
【図３４】
2014067804.tif 000036
【図３５】
2014067804.tif 000037
【図３６】
2014067804.tif 000038
【図３７】
2014067804.tif 000039
【図３８】
2014067804.tif 000040
【図３９】
2014067804.tif 000041
【図４０】
2014067804.tif 000042
【図４１】
2014067804.tif 000043
【図４２】
2014067804.tif 000044
【図４３】
2014067804.tif 000045
【図４４】
2014067804.tif 000046