(57)【要約】【課題】１２００Ｖ以上の高耐圧であっても、半導体基板の低抵抗化を小さくし、オン電圧の低下を抑え、逆漏れ電流、耐圧低下を小さくすることのできる逆阻止ＭＯＳ型半導体装置の製造方法の提供。【解決手段】ｎ型半導体基板の各デバイスチップとなる領域の外周部にイオン注入により環状のｐ型分離拡散層を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理で形成する第１工程、該環状の分離拡散層に取り巻かれる内周部に半導体機能領域となるＭＯＳゲート構造および耐圧構造を形成する第２工程を有する逆阻止ＭＯＳ型半導体装置の製造方法において、前記第１工程で、前記拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理の終了後、降温する際に、１０００℃以上１２００℃以下の温度範囲にまで降温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムとする。【選択図】図１
2014082378.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板の各デバイスチップとなる領域の外周部にイオン注入により環状の第２導電型分離拡散層を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理条件で形成する第１工程、該環状の分離拡散層に取り巻かれる内周部に半導体機能領域となるＭＯＳゲート構造および耐圧構造を形成する第２工程を有する逆阻止ＭＯＳ型半導体装置の製造方法において、前記第１工程で、前記拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理の終了後、降温する際に、１０００℃以上１２００℃以下の温度範囲にまで降温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムを有することを特徴とする逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項２】
第１導電型半導体基板の各デバイスチップとなる領域の外周部にイオン注入により環状の第２導電型分離拡散層を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理条件で形成する第１工程、該環状の分離拡散層に取り巻かれる内周部に半導体機能領域となるＭＯＳゲート構造および耐圧構造を形成する第２工程を有する逆阻止ＭＯＳ型半導体装置の製造方法において、前記第１工程で、前記拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理を行うために、昇温する際に、１０００℃以上１２００℃以下の温度範囲にまで昇温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムを有することを特徴とする逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項３】
前記２５時間以上、前記１０００℃以上１２００℃以下の温度範囲内に保持する温度が一定温度であることを特徴とする請求項１または２記載の逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項４】
前記第１工程で熱処理される半導体基板の厚さが１００μｍ〜２００μｍの範囲にあることを特徴とする請求項１または２記載の逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項５】
順耐圧、逆耐圧が１２００Ｖ以上であることを特徴とする請求項１または２記載の逆阻止ＭＯＳ型半導体装置の製造方法。
【請求項６】
前記逆阻止ＭＯＳ型半導体装置が逆阻止ＩＧＢＴであることを特徴とする請求項１記載の逆阻止ＭＯＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高温長時間拡散を伴う深い不純物拡散層の形成工程を有する逆阻止ＭＯＳ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子を用い、ＡＣ（交流）／ＡＣ変換や、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換などを行うための電力変換回路では、電解コンデンサや直流リアクトルなどで構成される直流平滑回路を不要にできる直接リンク形変換回路として、マトリクスコンバータが知られている。このマトリクスコンバータは交流電圧下で使用されるため、マトリクスコンバータを構成する複数のスイッチングデバイスには、順、逆方向に電流制御可能な双方向スイッチングデバイスを必要とする。
【０００３】
最近、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、前記双方向スイッチングデバイスを、図６の等価回路図に示すように２個の逆阻止ＩＧＢＴを逆並列接続構成としたものが着目されている。このような逆阻止ＩＧＢＴの逆並列接続構成の双方向スイッチングデバイスには、逆方向電圧を阻止するためのダイオードを不要にできるメリットがある。前記逆阻止ＩＧＢＴは、逆耐圧を順耐圧と同程度の耐圧にすると共に耐圧信頼性も高めた特性を有するデバイスを言う。一方、従来の電力変換回路に使用される通常のＩＧＢＴでは、逆耐圧を有しない通常のトランジスタやＭＯＳＦＥＴと同様に、有効な逆耐圧は不要とされていたので、逆耐圧が順耐圧に比べて低く耐圧信頼性も低い性能のＩＧＢＴで充分であったのである。
【０００４】
図５は、そのような逆阻止ＩＧＢＴを示す断面模式図であり、下記特許文献１に記載されている。この逆阻止ＩＧＢＴは、デバイスチップの中央に活性領域１１０があり、この活性領域１１０を取り巻く外周側に、耐圧構造領域１２０を挟んで、さらにその外側を取り囲むｐ型分離拡散層３１を有する構造を特徴とする。このｐ型分離拡散層３１をｎ型シリコン基板１の一方の主面からの熱拡散のみにより形成するためには、ｐ型分離拡散層３１の深さを基板の厚さ以上にする必要があるので、高温長時間の熱拡散ドライブを伴う。図５に示す逆阻止ＩＧＢＴの活性領域１１０は、ｎ型ドリフト層１、ｐ型ベース領域２、ｎ型エミッタ領域３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６、エミッタ電極９およびｐ型コレクタ層１０、コレクタ電極１１などを備える縦型のＩＧＢＴの主電流の経路となる領域である。前記ｐ型分離拡散層３１は、ｎ型シリコン基板の表面から、ボロンの熱拡散により裏面側のｐ型コレクタ層１０に達する深さに形成されるｐ型の領域である。このｐ型分離拡散層３１によって、逆耐圧接合であるｐ型コレクタ層１０とｎ型ドリフト層１の間のｐｎ接合面の終端部がチップ化の際の切断面となるチップ側端面１２に露出せず、絶縁膜で保護された耐圧構造領域１２０の表面１３に露出するので、逆耐圧信頼性を高くすることができる。
【０００５】
図４（（ａ）〜（ｄ））は、そのような逆阻止ＩＧＢＴにかかるｐ型分離拡散層１０４をボロンのイオン注入と熱拡散によって形成する従来の不純物拡散プロセスを工程順に示す製造工程断面図である。まず、６００μｍ以上の厚いシリコン半導体基板１００の表面側に膜厚がおおよそ０．８μｍ〜２．５μｍ程度の熱酸化膜１０１をドーパントマスクとして形成する（図４（ａ））。この酸化膜１０１をパターニングして分離拡散層を形成する不純物を導入するための開口部１０２を形成する（図４（ｂ））。つぎに、開口部１０２から不純物となるボロンをイオン注入１０３する（図４（ｃ））。ボロンの選択拡散（ｐ型分離拡散層用）のためのドーパントマスクとして用いた熱酸化膜１０１を除去する。高温（１３００℃）、長時間（１００時間〜２００時間）の熱処理を行い、１００μｍ〜２００μｍ程度の深さのｐ型の拡散層１０４を形成する（図４（ｄ））。このｐ型の拡散層１０４を分離拡散層として利用する。その後、ｐ型の拡散層１０４により取り囲まれたシリコン半導体基板１００の表面に再度酸化膜を形成しＭＯＳゲート構造および必要な表面側機能領域を形成するプロセス（図示せず）を施す。シリコン半導体基板１００の裏面から前記ｐ型の拡散層１０４の底部に達するまで破線で示すように研削し除去してシリコン半導体基板１００を薄くする（図４（ｄ））。この裏面研削面に図示しないｐコレクタ層とコレクタ電極で構成される裏面構造を形成し、拡散層１０４の中心部に位置するスクライブライン１０５でシリコン半導体基板１００を切断する。この切断によりチップ化された逆阻止ＩＧＢＴが前記図５の断面図となる。
【０００６】
しかし、前記図５に示すように、ｐ型分離拡散層３１をイオン注入によって形成する逆阻止ＩＧＢＴでは、前述のように深いｐ型分離拡散層３１の形成のために高温長時間の熱拡散ドライブが行われる。その結果、この高温長時間の熱拡散ドライブ中に、シリコン基板内に格子間酸素が導入され、酸素析出物や酸素ドナー化現象、結晶欠陥などが導入される。これらの結晶欠陥が導入されると、シリコン基板中のｐｎ接合でリーク電流が高くなることやシリコン基板上に形成された絶縁膜の耐圧、信頼性が大幅に劣化する惧れが大きい。
【０００７】
図７は逆阻止ＩＧＢＴの逆耐圧波形を示す電流Ｉ−電圧Ｖ波形特性図である。シリコン基板内に結晶欠陥がほとんど存在しない場合には、図７（ａ）に示すような電流の立ち上がりが角張ったハード波形を示すが、前述の窒素析出物等に起因して結晶欠陥が多い領域を含むと、同図（ｂ）のように電流の立ち上がりがなだらかなソフト波形になる。図７に示した規格耐圧（一点鎖線）で、（ａ）と（ｂ）のＩ−Ｖ波形における逆方向電流を比較すると、（ｂ）のソフト波形は（ａ）のハード波形に比べて逆方向電流、すなわち逆漏れ電流が多いことが分かる。逆漏れ電流が所定の基準値より多いデバイスは逆耐圧不良となる。
【０００８】
また、前述のような逆阻止ＩＧＢＴで高温長時間の熱拡散ドライブにより導入される酸素のドナー化に起因する結晶欠陥による影響を抑える目的のゲッタリング技術が知られている。そのようなゲッタリングのために、高温長時間の熱拡散ドライブ条件として、１３００℃で１００時間以上の熱処理および１１００℃で２００分、１１５０℃で１２０分、１０００℃で、３０分の熱処理も併せて行われることが記述されている（特許文献２、３）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−８０２６９号公報（図７）
【特許文献２】特許第４８９２８２５号公報（段落００１１）
【特許文献３】特許第４９５１８７２号公報（段落００１０）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、逆阻止ＩＧＢＴは、前述のようにシリコン基板の一方の主面からの不純物拡散によって、両主面を前記基板とは異なる導電型の拡散層で繋げるように形成する分離拡散を必要とする。例えば、ｎ型シリコン基板では、分離拡散層はｐ型となる。このような分離拡散では、シリコン基板の厚さが厚くなるほど、分離拡散中にシリコン基板が高温に晒される時間が必然的に長くなるので、高温長時間拡散の影響もあって、高温逆漏れ電流が大きくなり、逆耐圧が順耐圧より小さくなり易いなどの現象が見られるようになる。特に１２００Ｖ以上の高耐圧逆阻止ＩＧＢＴでは、逆耐圧が伸びにくくなる傾向が見られる。この対策として、あらかじめ、基板の抵抗率を通常より高く、基板厚を通常より厚くする設計が必要になる。ところが、基板の抵抗率を通常より高く、基板を厚くすることは拡散時間が長くなって、半導体特性を低下させる一因にもなるので、高耐圧にすればするほど、次第に実質的な対策が困難になるという問題が生じる。
【００１１】
前述のように、特許文献２、３に記載の発明にかかる拡散熱処理条件によれば、高耐圧の逆阻止ＩＧＢＴに必要な深い分離拡散層の形成の際にも、結晶欠陥の発生はある程度抑えられるが、酸素ドナーによるシリコン基板（高抵抗ドリフト層）の抵抗率の低下を防ぐには未だ不充分であることが分かった。また、シリコン基板（高抵抗ドリフト層）の抵抗率の低下は、逆阻止ＩＧＢＴの順耐圧および逆耐圧を低下させるため、素子設計の際に、予想される抵抗率低下分を、予め見込んでおき、その分投入基板の抵抗率を高くかつ基板厚さを厚くしておく必要があった。その結果、デバイスのオン電圧を増大させ、オン電圧とターンオフ電圧のトレードオフ関係を悪化させることが避けられない。また、高温長時間拡散に伴って導入される高い酸素濃度に起因して、シリコン基板内に酸素析出物を多く析出させ、逆漏れ電流の増大、逆耐圧の低下の原因ともなり、デバイス特性に大きな影響を及ぼしていた。従って、その上さらに、基板の厚さを厚くすると、ｐ型分離拡散層の拡散時間がさらに長くなり、前述の問題がさらに悪化するという悪循環に陥るとことも問題となる。
【００１２】
本発明は、以上説明した問題点を解消するためになされたものであり、本発明の目的は、１２００Ｖ以上の高耐圧であっても、半導体基板の低抵抗化を小さくし、オン電圧、逆漏れ電流、耐圧低下を小さくすることのできる逆阻止ＭＯＳ型半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、前記課題を解消して発明の目的を達成するために、ｎ型半導体基板の各デバイスチップとなる領域の外周部にイオン注入により環状のｐ型分離拡散層を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理で形成する第１工程、該環状の分離拡散層に取り巻かれる内周部に半導体機能領域となるＭＯＳゲート構造および耐圧構造を形成する第２工程を有する逆阻止ＭＯＳ型半導体装置の製造方法において、前記第１工程で、前記拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理の終了後、降温する際に、１０００℃以上１２００℃以下の温度範囲にまで降温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムを有する逆阻止ＭＯＳ型半導体装置の製造方法とする。
【００１４】
また、本発明は、前記課題を解消して発明の目的を達成するために、ｎ型半導体基板の各デバイスチップとなる領域の外周部にイオン注入により環状のｐ型分離拡散層を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理条件で形成する第１工程、該環状の分離拡散層に取り巻かれる内周部に半導体機能領域となるＭＯＳゲート構造および耐圧構造を形成する第２工程を有する逆阻止ＭＯＳ型半導体装置の製造方法において、前記第１工程で、前記拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理を行うために、昇温する際に、１０００℃以上１２００℃以下の温度範囲にまで昇温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムを有する逆阻止ＭＯＳ型半導体装置の製造方法とする。前記２５時間以上、前記１０００μｍ以上１２００μｍ以下の温度範囲内に保持する温度が一定温度であることが好ましい。また、前記第１工程で熱処理される半導体基板の厚さが１００μｍ〜２００μｍの範囲にあることをも好ましい。さらに、順耐圧、逆耐圧が１２００Ｖ以上であることが望ましい。またさらに、逆阻止ＭＯＳ型半導体装置としては、逆阻止ＩＧＢＴが望ましい。
【発明の効果】
【００１５】
本発明によれば、１２００Ｖ以上の高耐圧であっても、半導体基板の低抵抗化を小さくし、オン電圧、逆漏れ電流、耐圧低下の小さい逆阻止ＭＯＳ型半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明にかかるｐ型分離拡散層形成時の拡散温度−時間プログラム図である。
【図２】従来のｐ型分離拡散層形成時の拡散温度―時間プログラム図である。
【図３】本発明と従来の逆阻止ＩＧＢＴのシリコン基板の表面からの酸素濃度分布を示す酸素濃度プロファイル図である。
【図４】従来のイオン注入による分離拡散層形成方法を示す製造工程断面図である。
【図５】逆阻止ＩＧＢＴの断面図である。
【図６】逆阻止ＩＧＢＴを用いた双方向スイッチングデバイスの等価回路図である。
【図７】逆阻止ＩＧＢＴの逆耐圧波形を示す電流Ｉ−電圧Ｖ波形特性図である。
【図８】本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である（その１）。
【図９】本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である（その２）。
【図１０】本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である（その３）。
【図１１】本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である（その４）。
【図１２】本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である（その５）。
【発明を実施するための形態】
【００１７】
以下、本発明の逆阻止ＭＯＳ型半導体装置の製造方法にかかる実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていないことにご留意されたい。
【００１８】
以下の実施例では、本発明にかかる逆阻止ＭＯＳ型半導体装置の製造方法として、逆阻止ＩＧＢＴの製造方法を採りあげて説明する。しかし、本発明は、逆阻止ＩＧＢＴの製造方法に限定されるものではない。
【実施例】
【００１９】
本発明にかかる逆阻止ＩＧＢＴの製造方法の一実施例について、その特徴部分を中心に詳細に説明する。
図８から図１２は、本発明の実施例にかかる逆阻止ＩＧＢＴの製造方法を工程順に示した要部断面図である。耐圧１２００Ｖの逆阻止ＩＧＢＴの製造方法について説明する。図８に示すように、厚さ６００μｍ以上で比抵抗８０ΩｃｍのＦＺシリコン基板１の表面に、０．８μｍ〜２．５μｍ程度の初期酸化膜を形成する。後工程で、シリコン基板１内の各デバイスチップ領域の中央部の半導体機能領域にかかる活性領域の外周を取り囲む環状のパターンで、選択的に初期酸化膜をエッチングして、幅１７０μｍの分離拡散用の開口部２０を形成する。つぎに、図９に示すように、初期酸化膜をマスクとして開口部２０からｐ型不純物であるボロンをイオン注入する。ボロンのン注入後、ドーパントマスクとして用いた初期酸化膜を除去する。酸化雰囲気中で高温（１３００℃）、長時間（３００時間〜３３０時間）の熱処理を行い、２２０〜２３０μｍ程度の深さのｐ型の拡散層を形成する（図９）。このｐ型の拡散層を分離拡散層３１として利用する。本発明はこの分離拡散層３１を形成するための温度と時間のプログラムに特徴がある。この温度と時間のプログラムについては後程、詳細に説明する。
【００２０】
つぎに、図１０に示すように、分離拡散層３１の形成中に基板表面に形成された酸化膜を除去後、酸化膜を付け直し、この酸化膜およびまたは堆積したポリシリコン膜を用いて、所定のパターンのｐベース領域２、ｎ型エミッタ領域３、ゲート酸化膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９等を通常のプレーナゲート型ＩＧＢＴと同様の方法で形成する。図示しないが、トレンチ型の表面構造としてもよい。さらに、高速化を図るために、ライフタイムキラーとして電子線照射やヘリウム照射を行うこともある。つぎに、図１１に示すように、裏面を削り、ＦＺシリコン基板１の厚さを２００μｍ程度にし、削り面２１にｐ型分離拡散層３１を露出させる。
【００２１】
つぎに、図１２に示すように、裏面２０に、ドーズ量１×１０13ｃｍ-2のボロンをイオン注入して３５０℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が１×１０17ｃｍ-3程度で、厚みが１μｍ程度の裏面のｐ型コレクタ層１０を形成する。この裏面のｐ型コレクタ層１０と前記のｐ型分離拡散層３１は導電接続される。コレクタ電極１１を形成した後、シリコン基板１を各デバイスチップに切断すると、図１２のような逆阻止ＩＧＢＴができあがる。
【００２２】
本発明にかかる分離拡散層の形成方法が、前記図４を参照して説明した従来の逆阻止ＩＧＢＴの分離拡散層の形成方法と異なる点は次の点である。それ以外の工程については、従来の逆阻止ＩＧＢＴの製造方法と同様とすることができる。すなわち、本発明にかかる逆阻止ＩＧＢＴの製造方法では、イオン注入によりｐ型分離拡散層を形成する工程を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理の終了後、降温する際に、１０００℃以上１２００℃以下の温度範囲にまで、一旦降温させた後、該温度範囲内の温度に２５時間以上保持する拡散温度―時間プログラムとする点が従来と異なる。
【００２３】
または、イオン注入によりｐ型分離拡散層を形成する工程を、拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理を行うために昇温する際に、１０００℃以上１２００℃以下の温度範囲にまで昇温させた後、該温度範囲内の温度に、一旦２５時間以上保持し、その後、目的の拡散温度１２８０℃〜１３２０℃、３００時間〜３３０時間の熱処理を行う、拡散温度―時間プログラムとする点が従来と異なる。
【００２４】
そのような本発明にかかる拡散温度―時間プログラムについて、さらに以下説明する。図１は本発明にかかるｐ型分離拡散層形成時の拡散温度−時間プログラム図である。図２は比較のために示す従来のｐ型分離拡散層形成時の拡散温度−時間プログラム図である。いずれも縦軸に拡散炉温度、横軸にタイムスケジュールを示す。ただし、図１、２の縦軸の間隔および横軸の間隔について、いずれも、それぞれ拡散炉温度および時間とは正確な比例関係を示してはいない。図の左端がプログラムの開始時間すなわちシリコン基板の炉入れ、右端が終了時間すなわちシリコン基板の炉出しとなる。
【００２５】
前記図８の工程で、シリコン基板１の各逆阻止ＩＧＢＴチップパターン内の表面の外周部に形成した環状の分離拡散層用の開口部２０にイオン注入を終えた後、前記図９の工程に入る。具体的な処理条件および作業としては、キャリアガスとして酸素（Ｏ2）ガス１．６リッター／分、アルゴン（Ａｒ）ガス４．６リッター／分を流しながら、７５０℃の拡散炉中に、ボロンのイオン注入を終えたシリコン基板１をセットし、図１に示すように、６０分間保持する。その後、拡散炉を１．０℃／分の昇温速度で炉温度を上げ、１２５０℃に到達したら、昇温速度を０．５℃／分に下げ、１３００℃まで炉温度を上げる。炉温度１３００℃で３００時間保持して拡散深さ２００μｍ以上の分離拡散層３１を形成する。１３００℃の拡散熱処理の終了後、０．５℃／分の降温速度で１２００℃まで炉温度を下げる。１２００℃に到達後、１２００℃で２５時間保持する。その後、１．０℃／分の降温速度で１０００℃まで炉温度を下げ、さらに、２．５℃／分の降温速度で７５０℃まで炉温度を下げ、７５０℃で６０分保持後、シリコン基板１を拡散炉から取り出すと図９に示す状態になる。本発明と従来の拡散温度−時間プログラム図である図１と図２の違いは１２００℃での保持時間の有無である。
【００２６】
一方、拡散炉から取り出したシリコン基板１は、前記図１０を参照して説明したように、分離拡散層３１で取り囲まれる中央部の活性領域に半導体機能領域、その周囲に耐圧構造領域が形成される。その後、図１１のようにイオン注入面とは反対側のシリコン基板１の裏面から、分離拡散層の深さが２２０μｍ程度の場合、基板の残り厚さが２００μｍ程度になるように削る。図１２のように基板の裏面にｐ型コレクタ層およびコレクタ電極を形成すれば、本発明にかかる逆阻止ＩＧＢＴができる。
【００２７】
前述のように、本発明にかかる耐圧１２００Ｖの逆阻止ＩＧＢＴでは、分離拡散層３１を形成する際に、１３００℃で３００時間〜３３０時間からなる高温長時間の拡散ドライブ処理の前後に、１０００℃から１２００℃の温度範囲に２５時間保持されるプロセスを有することが特徴である。
【００２８】
一方、図３は、縦軸に酸素濃度、横軸にシリコン基板表面からの酸素ドナー層の深さを表す酸素濃度プロファイル図である。また、図３は、前述の分離拡散層３１を形成する際と同じ拡散ドライブ条件と１０００℃から１２００℃の温度範囲での保持時間をパラメーターとする処理条件を有する場合の基板表面からの酸素濃度分布を示している。
【００２９】
前述の１０００℃から１２００℃の温度範囲での保持時間は、無し、１５時間、２５時間の３種類である。保持時間無しでは、表面から深さ５０μｍ以降の深い領域では、酸素濃度はほぼ１．２×１０18／ｃｍ-3で一定であり、５０μｍより浅い領域では、表面の１．５×１０17／ｃｍ-3の低酸素濃度に向かって酸素濃度が低下する傾斜勾配となっている。保持時間１５時間では、１００μｍ以降の深い領域では、酸素濃度はほぼ１．２×１０18／ｃｍ-3で一定となり、１００μｍより浅い領域では前述と同様に低酸素濃度表面に向かう傾斜勾配となっている。保持時間２５時間では、１５０μｍ以降の深い領域では、酸素濃度はほぼ１．２×１０18／ｃｍ-3で一定となり、１５０μｍより浅い領域では前述と同様に低酸素濃度表面に向かう傾斜勾配となっている。
【００３０】
図３より、前記保持時間が２５時間の場合、表面から１５０μｍより浅い領域は酸素濃度が低くなっているので、酸素ドナーによるｎ型シリコン基板の低抵抗化の影響が小さくなることが分かる。１２００Ｖ耐圧の逆阻止ＩＧＢＴを８０Ωｃｍの抵抗率のシリコン基板を用いて製造する場合、空乏層は約１７０μｍ程度拡がるので、そのうち１５０μｍについては、低酸素濃度になり酸素ドナーによる基板濃度の上昇が抑制される。その結果、基板の低抵抗化の影響が小さくなるので、デバイスの耐圧低下への影響が小さくなる。このように、以上説明した実施例によれば、酸素ドナーによる基板抵抗率の低下を抑制することにより、シリコン基板の抵抗率を予め高く、厚さを厚く設計しておく必要がなくなり、オン電圧の低減が図られる。また、シリコン基板が酸素雰囲気中での高温長時間拡散処理を経ても、基板表面が高酸素濃度になることが避けられるため、基板表面に酸素析出が起きず無欠陥層が得られるため、逆漏れ電流が小さくなり、耐圧低下が少なくなる。その結果、良品率が向上する。
【符号の説明】
【００３１】
１          シリコン基板、ドリフト層
２          ｐ型ベース領域
３          ｎ型のエミッタ領域
４          ゲート絶縁膜
５          ゲート電極
６          層間絶縁膜
９          エミッタ電極
１０        ｐ型コレクタ層
１１        コレクタ電極
１２        チップ側端面
１３        耐圧構造領域の表面
２０        開口部
２１        削り面
３１        分離拡散層
【図１】
2014082378.tif 000003
【図２】
2014082378.tif 000004
【図３】
2014082378.tif 000005
【図４】
2014082378.tif 000006
【図５】
2014082378.tif 000007
【図６】
2014082378.tif 000008
【図７】
2014082378.tif 000009
【図８】
2014082378.tif 000010
【図９】
2014082378.tif 000011
【図１０】
2014082378.tif 000012
【図１１】
2014082378.tif 000013
【図１２】
2014082378.tif 000014