(57)【要約】【課題】電源が半導体装置に逆に接続される逆接続時に、電流経路を効果的に遮断できる半導体装置を提供する。【解決手段】ＮＭＯＳトランジスタ１４のゲートは、電源端子１１に接続され、ソース及びバックゲートは、内部接地ノード１７に接続され、ドレインは、接地端子１２に接続される。ＮＭＯＳトランジスタ１５のゲートは、接地端子１２に接続され、ソース及びバックゲートは、内部接地ノード１７に接続され、ドレインは、電源端子１１に接続される。内部回路１３の電源端子は、電源端子１１に接続され、内部回路１３の接地端子は、内部接地ノード１７に接続される。【選択図】図１
2014082922.tif 000002
【特許請求の範囲】
【請求項１】
第一電源端子に接続されたゲートと、内部第二電源ノードに接続されたソース及びバックゲートと、第二電源端子に接続されたドレインとを有する第一の第一導電型ＭＯＳトランジスタと、
前記第二電源端子に接続されたゲートと、前記内部第二電源ノードに接続されたソース及びバックゲートと、前記第一電源端子に接続されたドレインとを有する第二の第一導電型ＭＯＳトランジスタと、
前記第一電源端子と前記内部第二電源ノードとの間の電圧により動作する内部回路と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第一および第二の第一導電型ＭＯＳトランジスタ、及び、前記内部回路は同一の半導体基板に作り込まれており、
前記半導体基板は絶縁接着材によって電気的絶縁状態でダイパッドに接着され、樹脂のパッケージに封止されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第一電源端子は、電源端子であり、
前記第二電源端子は、接地端子であり、
前記内部第二電源ノードは、内部接地ノードであり、
前記第一および第二の第一導電型ＭＯＳトランジスタは、ＮＭＯＳトランジスタであることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記第一電源端子は、接地端子であり、
前記第二電源端子は、電源端子であり、
前記内部第二電源ノードは、内部電源ノードであり、
前記第一および第二の第一導電型ＭＯＳトランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項５】
前記第一の第一導電型ＭＯＳトランジスタのゲート絶縁膜は、電源から供給される電圧以上の破壊電圧を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第二の第一導電型ＭＯＳトランジスタのゲート絶縁膜は、電源から供給される電圧以上の破壊電圧を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項７】
前記第一の第一導電型ＭＯＳトランジスタにおいて、ドレインにＥＳＤサージが印加された際に、寄生ダイオードのブレイクダウン動作の開始電圧は、電源から供給される電圧以上であり、かつ前記第二の第一導電型ＭＯＳトランジスタのゲート絶縁膜の破壊電圧以下でＥＳＤサージ電流を流すことが可能であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記第二の第一導電型ＭＯＳトランジスタにおいて、ドレインにＥＳＤサージが印加された際に、寄生ダイオードのブレイクダウン動作の開始電圧は、電源から供給される電圧以上であり、かつ前記第一の第一導電型ＭＯＳトランジスタのゲート絶縁膜の破壊電圧以下でＥＳＤサージ電流を流すことが可能であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、直流電源が逆に接続された場合に電流が流れることのない半導体装置に関する。
【背景技術】
【０００２】
電池などの直流電源が逆の向きに接続される、いわゆる逆接続に対して、内部回路を保護する機能を有する従来の電子機器について説明する。図５は、特許文献１に記載された電子機器を示す回路図である。この電子機器に電源が通常に接続された場合と逆に接続された場合について、保護機能を有する回路の動作を説明する。
【０００３】
＜電源が電子機器に通常に接続される通常接続時＞
電源１が電子機器３に通常に接続される通常接続時は、電源端子ＴＶとグランドラインＬＧとの間の電圧は、抵抗Ｒ１およびＲ２により、分圧される。分圧電圧は、ＮＭＯＳトランジスタＭＴ１のゲートに印加される。通常の接続がされた場合、ＮＭＯＳトランジスタＭＴ１はオンするので、ＮＭＯＳトランジスタＭＴ１のチャネルを流れる電流によりグランド端子ＴＧとグランドラインＬＧとが導通し、電子機器３への給電が確立される。
【０００４】
＜電源が電子機器に逆に接続される逆接続時＞
電源１が電子機器３に逆に接続される逆接続時は、ＮＭＯＳトランジスタＭＴ１のゲートに印加される電圧はソースに印加される電圧より低いのでＮＭＯＳトランジスタＭＴ１はオフし、寄生ダイオードも逆方向にバイアスされるので、グランド端子ＴＧとグランドラインＬＧとは導通しない。従って、逆向きの電流は流れないので、電子機器３は、逆接続に対し保護される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−０９５１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の従来の技術を半導体装置に適用した場合、逆接続時には、ＮＭＯＳトランジスタＭＴ１はオフしているので、内部回路のグランドラインＬＧは低い側の電源電圧にほぼ等しくなる。しかし、この場合、グランドラインＬＧは高インピーダンスで接続されているので、内部回路に存在する寄生素子による電流経路を介して電圧が印加される可能性があり、内部回路が意図しない動作を行ってしまう危険性がある。
【０００７】
本発明は、上記危険性を鑑みてなされ、直流電源が半導体装置に逆に接続される逆接続時に、電流経路を効果的に遮断できる機能を有する半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するため、ゲートは第一電源端子に接続され、ソース及びバックゲートは内部第二電源ノードに接続され、ドレインは第二電源端子に接続される第一の第一導電型ＭＯＳトランジスタと、ゲートは前記第二電源端子に接続され、ソース及びバックゲートは前記内部第二電源ノードに接続され、ドレインは前記第一電源端子に接続される第二の第一導電型ＭＯＳトランジスタと、前記第一電源端子と前記内部第二電源ノードとの間の電圧を動作用電源としている内部回路と、を備えることを特徴とする半導体装置を提供する。
【発明の効果】
【０００９】
本発明によれば、逆接続時に、内部回路の内部ノードやガードリングの拡散領域がフローティング状態にならないので、内部回路に存在する寄生素子による電流経路が効果的に遮断され、内部回路は安定的に動作を停止できる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置を示す回路図である。
【図２】半導体装置を示す回路図である。
【図３】半導体装置を示す断面図である。
【図４】半導体装置を示す回路図である。
【図５】従来の電子機器を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について、図面を参照して説明する。
半導体装置１０は、図１に示すように、電源端子（第一電源端子）１１、接地端子（第二電源端子）１２、内部回路１３、ＮＭＯＳトランジスタ１４および１５、内部電源ノード（内部第一電源ノード）１６、及び、内部接地ノード（内部第二電源ノード）１７を備えている。さらに、電源２０の電源端子２１は、半導体装置１０の電源端子１１に接続され、電源２０の接地端子２２は、半導体装置１０の接地端子１２に接続されている。
【００１２】
ＮＭＯＳトランジスタ１４のゲートは、電源端子１１に接続され、ソース及び基板電位を与えるためのバックゲートは、内部接地ノード１７に接続され、ドレインは、接地端子１２に接続されている。ＮＭＯＳトランジスタ１５のゲートは、接地端子１２に接続され、ソース及び基板電位を与えるためのバックゲートは、内部接地ノード１７に接続され、ドレインは、電源端子１１に接続されている。このため、ＮＭＯＳトランジスタ１４および１５においてはソースとドレインの間にそれぞれ寄生ダイオードが配置されていることになる。
【００１３】
内部回路１３の電源端子は、電源端子１１に接続され、内部回路１３の接地端子は、内部接地ノード１７に接続されている。つまり、内部回路１３は、電源端子１１と内部接地ノード１７との間の電圧を動作用電源としている。ここで、電源端子１１は、内部電源ノード１６に接続され、接地端子１２は、ＮＭＯＳトランジスタ１４を介して内部接地ノード１７に接続されている。この電子機器に電源が通常に接続された場合と逆に接続された場合について保護機能を有する回路の動作をそれぞれ説明する。
【００１４】
＜電源が半導体装置に通常に接続される通常接続時＞
引き続き図１において、電源２０が半導体装置１０に通常に接続される通常接続時においては、内部電源ノード１６は電源端子１１に接続されているので、内部電源ノード１６の電圧は電源２０から供給される電源電圧になる。また、ＮＭＯＳトランジスタ１４のゲート電圧は電源２０から供給される電源電圧であるので、ＮＭＯＳトランジスタ１４はオンする。すると、内部接地ノード１７の電圧は、接地端子１２の電圧とほぼ同一となり、電源２０から供給される接地電圧になる。よって、内部回路１３への給電が確立される。これらの電源電圧及び接地電圧に基づき、内部回路１３は所望の動作を行う。なお、内部回路１３の消費電流に従い、ＮＭＯＳトランジスタ１４のドライブ能力は適宜回路設計される。
【００１５】
また、ＮＭＯＳトランジスタ１５のゲート電圧は電源２０から供給される接地電圧であるので、ＮＭＯＳトランジスタ１５はオフしている。
この際、ＮＭＯＳトランジスタ１４のゲート絶縁膜は、電源２０から供給される電源電圧よりも十分高い破壊電圧を有する膜厚とすることが必要である。
【００１６】
＜電源が半導体装置に逆に接続される逆接続時＞
電源２０が半導体装置１０に逆に接続される逆接続時は、図２に示すように、電源２０の電源端子２１は、半導体装置１０の接地端子１２に接続され、電源２０の接地端子２２は、半導体装置１０の電源端子１１に接続される。
【００１７】
この時、ＮＭＯＳトランジスタ１４のゲート電圧は電源２０から供給される接地電圧であるので、ＮＭＯＳトランジスタ１４はオフする。また、接地端子１２と内部接地ノード１７との間で、ＮＭＯＳトランジスタ１４の寄生ダイオードは、逆バイアスされるので、電流を流さない。よって、接地端子１２と内部接地ノード１７とは、導通しない。従って、逆接続時に、接地端子１２から内部回路１３への電流経路が無いので、内部回路１３が保護される。
【００１８】
また、ＮＭＯＳトランジスタ１５のゲート電圧は電源２０から供給される電源電圧であるので、ＮＭＯＳトランジスタ１５はオンする。これにより、内部接地ノード１７の電圧は、低インピーダンスとなったＮＭＯＳトランジスタ１５を介して、電源端子１１及び内部電源ノード１６の電圧とほぼ同一となり、電源２０から供給される接地電圧になる。つまり、内部回路１３の電源端子及び接地端子の電圧は、共に、電源２０から供給される接地電圧になる。よって、逆接続時に、内部回路１３の内部ノードやガードリングの拡散領域がフローティング状態にならないので、内部回路１３に存在する寄生素子による電流経路が完全に遮断され、内部回路１３は完全に動作を停止できる。
【００１９】
この際、ＮＭＯＳトランジスタ１５のゲート絶縁膜は、電源２０から供給される電源電圧よりも十分高い破壊電圧を有する膜厚とする。
ＮＭＯＳトランジスタ１４および１５は、電源の逆接続から内部回路を保護するだけではなく、共に、内部回路１３に対するＥＳＤ保護素子としても機能する。以下ではサージ電圧が電源端子に印加される場合のＥＳＤに対する保護動作を説明する。
【００２０】
＜接地端子１２の基準で、プラスのサージ電圧が電源端子１１に印加される時＞
プラスのサージ電圧が電源端子１１に印加されると、サージ電流が電源端子１１から接地端子１２に流れる。この時、ＮＭＯＳトランジスタ１５の寄生ダイオードはブレイクダウン動作によって逆方向にサージ電流を流し、ＮＭＯＳトランジスタ１４の寄生ダイオードは順方向にサージ電流を流すことにより、サージ電流を内部回路１３に流さない。よって、内部回路１３がサージ電流から保護されることになる。
【００２１】
この際、電源端子１１に接続されているＮＭＯＳトランジスタ１４のゲートには、サージ電圧が印加される。その為、ＮＭＯＳトランジスタ１４のゲートを保護する目的として、ＮＭＯＳトランジスタ１５を以下のように設定する。ＮＭＯＳトランジスタ１５の寄生ダイオードのブレイクダウン動作の開始電圧は、ＮＭＯＳトランジスタ１４のゲート絶縁膜の破壊耐圧以下とし、ＮＭＯＳトランジスタ１４のゲート絶縁膜が破壊される前にサージ電流を流すよう大きさあるいは不純物濃度等を設定する。また、ＮＭＯＳトランジスタ１５の寄生ダイオードのブレイクダウン動作の開始電圧は、図１に示した通常接続時に電源２０から供給される電圧以上であることも必須である。
【００２２】
＜接地端子１２の基準で、マイナスのサージ電圧が電源端子１１に印加される時＞
マイナスのサージ電圧が電源端子１１に印加されると、サージ電流が接地端子１２から電源端子１１に流れる。この時、ＮＭＯＳトランジスタ１４の寄生ダイオードはブレイクダウン動作によって逆方向にサージ電流を流し、ＮＭＯＳトランジスタ１５の寄生ダイオードは順方向にサージ電流を流すことにより、サージ電流を内部回路１３に流さない。よって、内部回路１３がサージ電流から保護されることになる。
【００２３】
この際、ＮＭＯＳトランジスタ１５のゲートは、サージ電圧が印加される。その為、ＮＭＯＳトランジスタ１５のゲートを保護する目的として、ＮＭＯＳトランジスタ１４を以下のように設定する。ＮＭＯＳトランジスタ１４の寄生ダイオードのブレイクダウン動作の開始動作は、ＮＭＯＳトランジスタ１５のゲート絶縁膜の破壊耐圧以下とし、ＮＭＯＳトランジスタ１５のゲート絶縁膜が破壊される前にサージ電流を流すよう大きさあるいは不純物濃度等を設定する。また、ＮＭＯＳトランジスタ１４の寄生ダイオードのブレイクダウン動作の開始電圧は、図２に示した逆接続時に電源２０から供給される電圧以上であることも必須である。
【００２４】
上記のような回路構成を有する半導体装置がＩＣとして樹脂のパッケージに封止されている場合を考えてみる。このとき、半導体装置１０は、図３の（Ａ）に示すように、表面に回路が配置されたＰ型半導体基板３１、絶縁ペーストあるいは絶縁フィルムからなる絶縁接着材３２、ダイパッド３３、リード３４、ワイヤー３５、及び、封止樹脂３６を備えている。
【００２５】
Ｐ型半導体基板３１には、フォトリソグラフィ法などの公知の半導体技術により、上記の回路が作り込まれている。絶縁接着材３２は、Ｐ型半導体基板３１とダイパッド３３とを、電気的に絶縁された状態で接着する。ダイパッド３３は、裏面が半導体装置１０の外部に露出し、Ｐ型半導体基板３１が発する熱を半導体装置１０の外部に放熱する。また、ダイパッド３３は、Ｐ型半導体基板３１を支持する。ワイヤー３５は、Ｐ型半導体基板３１に作り込まれる上記の回路の外部接続用端子（例えば、電源端子１１）とリード３４とを、電気的に接続する。リード３４は、半導体装置１０と回路が設けられている実装基板との電気的接続に用いられる。封止樹脂３６は、Ｐ型半導体基板３１、絶縁接着材３２、ダイパッド３３、リード３４、及び、ワイヤー３５を封止する。
【００２６】
図１の半導体装置１０の回路構成の場合、ＮＭＯＳトランジスタ１４のバックゲートの電圧は、内部接地ノード１７の電圧と等しい。よって、Ｐ型半導体基板３１は、図３の（Ｂ）に示すように、内部接地ノード１７の電圧になる。ここで、絶縁接着材３２が使用されるので、Ｐ型半導体基板３１とダイパッド３３とは電気的に接続されない。すると、外部からダイパッド３３に電気的影響があっても、Ｐ型半導体基板３１の電圧は影響を受けないで内部接地ノード１７の電圧のままである。
【００２７】
なお、図４に示すように、ＮＭＯＳトランジスタでなくてＰＭＯＳトランジスタを使用しても良い。この時、ＰＭＯＳトランジスタ２４のゲートは、接地端子（第一電源端子）１２に接続され、ソース及びバックゲートは、内部電源ノード１６（内部第二電源ノード）に接続され、ドレインは、電源端子（第二電源端子）１１に接続される。ＰＭＯＳトランジスタ２５のゲートは、電源端子１１に接続され、ソース及びバックゲートは、内部電源ノード１６に接続され、ドレインは、接地端子１２に接続される。内部回路１３の電源端子は、内部電源ノード１６に接続され、内部回路１３の接地端子は、接地端子１２に接続された内部接地ノード（内部第一電源ノード）１７に接続される。つまり、内部回路１３は、内部電源ノード１６と接地端子１２との間の電圧を動作用電源としている。ここで、電源端子１１は、ＰＭＯＳトランジスタ２４を介して内部電源ノード１６に接続され、接地端子１２は、内部接地ノード１７に接続されている。
【符号の説明】
【００２８】
１０  半導体装置
１１  電源端子
１２  接地端子
１３  内部回路
１４、１５  ＮＭＯＳトランジスタ
１６  内部電源ノード
１７  内部接地ノード
２０  電源
２１  電源端子
２２  接地端子
【図１】
2014082922.tif 000003
【図２】
2014082922.tif 000004
【図３】
2014082922.tif 000005
【図４】
2014082922.tif 000006
【図５】
2014082922.tif 000007