(57)【要約】【課題】ｐ型領域と電極との接触抵抗を低減可能な炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体装置１の製造方法は以下の工程を有している。ｐ型領域２ａおよびｐ型領域２ａと接するｎ型領域１４とを含む炭化珪素基板１０が準備される。ハロゲン元素を含む雰囲気ガス中でｐ型領域２ａを加熱することにより、ｐ型領域２ａと接する炭素領域６が形成される。炭素領域６に接する第１の金属層５が形成される。炭素領域６および第１の金属層５を加熱することによりｐ型領域２ａと接する電極８が形成される。【選択図】図１
2014127660.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型領域および前記ｐ型領域と接するｎ型領域とを含む炭化珪素基板を準備する工程と、
ハロゲン元素を含む雰囲気ガス中で前記ｐ型領域を加熱することにより、前記ｐ型領域と接する炭素領域を形成する工程と、
前記炭素領域に接する第１の金属層を形成する工程と、
前記炭素領域および前記第１の金属層を加熱することにより前記ｐ型領域と接する電極を形成する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項２】
前記ハロゲン元素は塩素である、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記炭素領域を形成する工程では、前記ｐ型領域が８００℃以上１０００℃以下で加熱される、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記炭素領域を形成する工程では、前記ｐ型領域の一部がエッチングされることにより前記ｐ型領域に凹部が形成され、前記凹部を形成する面に接して前記炭素領域が形成される、請求項１〜３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第１の金属層と接する第２の金属層を形成する工程をさらに備え、
前記炭化珪素基板は、前記第２の金属層と接し、かつ前記炭素領域と接しない第２のｐ型領域とを含む、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第１の金属層はチタンおよびアルミニウムを含む材料からなる、請求項５に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記ｎ型領域と接するゲート絶縁膜を形成する工程をさらに備えた、請求項１〜４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
ｐ型領域および前記ｐ型領域と接するｎ型領域を含む炭化珪素基板と、
前記ｐ型領域に接して配置された電極とを備え、
前記電極は、前記ｎ型領域とショットキー接合している第１の電極部と、前記ｐ型領域と接する炭素領域とを含む、炭化珪素ダイオード。
【請求項９】
前記炭化珪素基板は、前記第１の電極部と接しかつ前記炭素領域と接しない第２のｐ型領域をさらに含む、請求項８に記載の炭化珪素ダイオード。
【請求項１０】
前記電極は、前記第１の電極部と接する第２の電極部をさらに含み、
前記第２の電極部は前記炭素領域を含む、請求項８または９に記載の炭化珪素ダイオード。
【請求項１１】
前記第２の電極部は、チタンおよびアルミニウムを有する材料を含む、請求項１０に記載の炭化珪素ダイオード。
【請求項１２】
ｐ型領域および前記ｐ型領域と接するｎ型領域を含む炭化珪素基板と、
前記ｐ型領域および前記ｎ型領域と接して配置された電極と、
前記ｎ型領域と接するゲート絶縁膜とを備え、
前記電極は前記ｐ型領域と接する炭素領域を含む、炭化珪素トランジスタ。
【請求項１３】
前記炭化珪素基板は、前記ｐ型領域が配置されている第１の主面と、前記第１の主面と反対側の第２の主面とを含み、かつ前記第２の主面に接して前記ｐ型領域とは異なる第２のｐ型領域を含む、請求項１２に記載の炭化珪素トランジスタ。
【請求項１４】
前記電極はニッケルおよびシリコンを有する材料およびチタン、アルミニウムおよびシリコンを有する材料のいずれかを含む、請求項１２または１３に記載の炭化珪素トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法に関するものであり、より特定的には、ｐ型領域およびｎ型領域を有する炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば特開２００１−８５７０４号公報（特許文献１）には、ｎ型領域とｐ型領域とを有する炭化珪素基板上に、当該ｎ型領域および当該ｐ型領域と接する電極が形成された炭化珪素ショットキーダイオードが開示されている。また特開２００９−１６６０３号公報（特許文献２）には、複数のｐ型領域が形成された炭化珪素基板上に電極が形成されたジャンクションバリアショットキーダイオードが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−８５７０４号公報
【特許文献２】特開２００９−１６６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開２００１−８５７０４号公報および特開２００９−１６６０３号公報に記載の炭化珪素半導体装置においてｐ型領域と電極との接触抵抗を十分に低減することは困難であった。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、ｐ型領域と電極との接触抵抗を低減可能な炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有している。ｐ型領域およびｐ型領域と接するｎ型領域とを含む炭化珪素基板が準備される。ハロゲン元素を含む雰囲気ガス中でｐ型領域を加熱することにより、ｐ型領域と接する炭素領域が形成される。炭素領域に接する第１の金属層が形成される。炭素領域および第１の金属層を加熱することによりｐ型領域と接する電極が形成される。
【０００８】
本発明に係る炭化珪素半導体装置の製造方法によれば、第１の金属層とｐ型領域との間に炭素領域を形成し、第１の金属層と炭素領域とが加熱される。第１の金属層とｐ型領域との界面に電気伝導率の高い炭素領域を形成することにより、電極とｐ型領域との接触抵抗を低減することができる。
【０００９】
上記に係る炭化珪素半導体装置において好ましくは、ハロゲン元素は塩素である。これにより、効率的に珪素を除去することができるので、効率的に炭素領域を形成することができる。
【００１０】
上記に係る炭化珪素半導体装置において好ましくは、炭素領域を形成する工程では、ｐ型領域が８００℃以上１０００℃以下で加熱される。ｐ型領域を８００℃未満で加熱すると、珪素の除去レートが遅いため炭素領域の形成時間が長くなる。一方、ｐ型領域を１０００℃超で加熱すると、珪素の除去レートが速すぎるため、炭素領域の形成をコントロールすることが困難となる。ｐ型領域を８００℃以上１０００℃以下で加熱することにより、実用的な珪素の除去レートで炭素領域を形成することができる。
【００１１】
上記に係る炭化珪素半導体装置において好ましくは、炭素領域を形成する工程では、ｐ型領域の一部がエッチングされることによりｐ型領域に凹部が形成され、凹部を形成する面に接して炭素領域が形成される。これにより、ｐ型領域上に炭素領域を精度良く形成することができる。
【００１２】
上記に係る炭化珪素半導体装置において好ましくは、第１の金属層と接する第２の金属層を形成する工程をさらに有する。炭化珪素基板は、第２の金属層と接し、かつ炭素領域と接しない第２のｐ型領域とを含む。これにより、第２の金属層と接し、かつ炭素領域と接しない第２のｐ型領域とを含む炭化珪素半導体装置を製造することができる。
【００１３】
上記に係る炭化珪素半導体装置において好ましくは、第１の金属層はチタンおよびアルミニウムを含む材料からなる。これにより、電極とｐ型領域との接触抵抗を効率的に低減することができる。
【００１４】
上記に係る炭化珪素半導体装置において好ましくは、ｎ型領域と接するゲート絶縁膜を形成する工程をさらに有する。これにより、ゲート絶縁膜を有する炭化珪素半導体装置を製造することができる。
【００１５】
本発明に係る炭化珪素ダイオードは、炭化珪素基板と、電極とを有する。炭化珪素基板は、ｐ型領域およびｐ型領域と接するｎ型領域を含む。電極は、ｐ型領域に接して配置されている。電極は、ｎ型領域とショットキー接合している第１の電極部と、ｐ型領域と接する炭素領域とを含む。これにより、電極とｐ型領域との接触抵抗を低減することができる。結果として、順方向サージに対する耐性を向上することができる。
【００１６】
上記に係る炭化珪素ダイオードにおいて好ましくは、炭化珪素基板は、第１の電極部と接しかつ炭素領域と接しない第２のｐ型領域をさらに含む。これにより、第１の電極部と接しかつ炭素領域と接しない第２のｐ型領域を含む炭化珪素ダイオードを製造することができる。
【００１７】
上記に係る炭化珪素ダイオードにおいて好ましくは、電極は、第１電極部と接する第２の電極部をさらに含む。第２の電極部は炭素領域を含む。これにより、第２の電極部とｐ型領域との接触抵抗を低減することができる。
【００１８】
上記に係る炭化珪素ダイオードにおいて好ましくは、第２の電極部は、チタンおよびアルミニウムを有する材料を含む。これにより、第２の電極部とｐ型領域との接触抵抗を効率的に低減することができる。
【００１９】
本発明に係る炭化珪素トランジスタは、炭化珪素基板と、電極と、ゲート絶縁膜とを有する。炭化珪素基板は、ｐ型領域およびｐ型領域と接するｎ型領域とを含む。電極は、ｐ型領域およびｎ型領域と接して配置されている。ゲート絶縁膜は、ｎ型領域と接する。電極はｐ型領域と接する炭素領域を含む。これにより、電極とｐ型領域との接触抵抗を低減することができる。結果として、炭化珪素トランジスタのスイッチング速度を向上することができる。
【００２０】
上記に係る炭化珪素トランジスタにおいて好ましくは、炭化珪素基板は、ｐ型領域が配置されている第１の主面と、第１の主面と反対側の第２の主面とを含む。第２の主面に接してｐ型領域とは異なる第２のｐ型領域を含む。これにより、第２の主面に接してｐ型領域とは異なる第２のｐ型領域を含む炭化珪素トランジスタを得ることができる。
【００２１】
上記に係る炭化珪素トランジスタにおいて好ましくは、電極はニッケルおよびシリコンを有する材料およびチタン、アルミニウムおよびシリコンを有する材料のいずれかを含む。これにより、電極とｐ型領域との接触抵抗を効率的に低減することができる。
【発明の効果】
【００２２】
本発明によれば、ｐ型領域と電極との接触抵抗を低減可能な炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る炭化珪素ＭＰＳ（Ｍｅｒｇｅｄ  Ｐｉｎ  Ｓｃｈｏｔｔｋｙ  ｄｉｏｄｅ）の構造を概略的に示す断面模式図である。
【図２】本発明の実施の形態１に係るＭＰＳの製造方法を概略的に示すフロー図である。
【図３】本発明の実施の形態１に係る炭化珪素ＭＰＳの製造方法の第１の工程を概略的に示す断面模式図である。
【図４】本発明の実施の形態１に係る炭化珪素ＭＰＳの製造方法の第２の工程を概略的に示す断面模式図である。
【図５】本発明の実施の形態１に係る炭化珪素ＭＰＳの製造方法の第３の工程を概略的に示す断面模式図である。
【図６】図５における領域ＶＩの拡大図である。
【図７】本発明の実施の形態２に係る炭化珪素ＭＯＳＦＥＴの構造を概略的に示す断面模式図である。
【図８】本発明の実施の形態２に係る炭化珪素ＭＯＳＦＥＴの製造方法の第１の工程を概略的に示す断面模式図である。
【図９】本発明の実施の形態２に係る炭化珪素ＭＯＳＦＥＴの製造方法の第２の工程を概略的に示す断面模式図である。
【図１０】本発明の実施の形態２に係る炭化珪素ＭＯＳＦＥＴの製造方法の第３の工程を概略的に示す断面模式図である。
【図１１】本発明の実施の形態３に係る炭化珪素ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の構造を概略的に示す断面模式図である。
【発明を実施するための形態】
【００２４】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素ダイオードであるＭＰＳの構造について、図１を参照して説明する。
【００２５】
図１に示すように本実施の形態のＭＰＳ１は、炭化珪素基板１０と、電極８と、オーミック電極３０と、保護膜７０とを主に有している。炭化珪素基板１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、かつｎ型を有している。炭化珪素基板１０は、互いに対向する第１の主面１０ａおよび第２の主面１０ｂを有している。
【００２６】
炭化珪素基板１０は、ＪＴＥ（Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）領域３と、フィールドストップ領域７と、ｎ+基板１１と、電界停止層１２と、ｎ型領域１４と、ｐ型領域２とを含んでいる。ＪＴＥ領域３は、たとえばアルミニウム（Ａｌ)やホウ素（Ｂ）などの不純物がイオン注入されたｐ型領域である。当該ｐ型領域の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。また炭化珪素基板１０は、第１の主面１０ａの法線方向から見て、ＪＴＥ領域３を取り囲むようにフィールドストップ領域７を有している。フィールドストップ領域７は、たとえばリン（Ｐ）などがイオン注入されたｎ+型領域である。フィールドストップ領域における不純物濃度は、ｎ型領域１４における不純物濃度よりも高い。
【００２７】
ｎ+基板１１には、単結晶炭化珪素からなる基板にたとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。ｎ型領域１４における不純物濃度はたとえば１×１０16ｃｍ-3である。ｐ型領域２におけるアルミニウムなどの不純物濃度はたとえば１×１０19ｃｍ-3程度である。ｎ型領域１４はｐ型領域２に接している。ｐ型領域２は、炭化珪素基板１０の第１の主面１０ａから第２の主面１０ｂに向かって伸長している。ｐ型領域２はｎ型領域１４に挟まれて形成されている。
【００２８】
ｐ型領域２は、後述する第２の電極部８ａの炭素領域６と接する第１のｐ型領域２ａと、第１の電極部８ｂと接しかつ炭素領域６と接しない第２のｐ型領域２ｂと、第１の電極部８ｂと接しかつＪＴＥ領域３に挟まれた第３のｐ型領域２ｃとを含む。
【００２９】
電極８は、炭化珪素基板１０の第１の主面１０ａ上に設けられており、第１のｐ型領域２ａ、第２のｐ型領域２ｂ、第３のｐ型領域２ｃと、ｎ型領域１４およびＪＴＥ領域３と接している。電極８は、ｎ型領域１４とショットキー接合している第１の電極部８ｂと、第１の電極部８ｂと接する第２の電極部８ａとを含む。第１の電極部８ｂは、たとえばチタン（Ｔｉ）からなる。第１の電極部８ｂとして、チタン以外にもたとえばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)およびタングステン（Ｗ）などを用いても構わない。
【００３０】
第２の電極部８ａは、第１の金属層５と、第１のｐ型領域２ａと接する炭素領域６とを含む。第１の金属層５は、たとえばチタン（Ｔｉ）およびアルミニウム（Ａｌ）を含む。第１の金属層５は、ＴｉＡｌ合金であっても構わない。また第１の金属層５と炭素領域６とが一体となってＴｉ、ＡｌおよびＣ（炭素）を含む合金になっていても構わない。なお、第２の電極部８ａは、第１のｐ型領域２ａに接して炭素濃度の高い領域を有し、当該面２３から離れるにつれて炭素濃度が低くなるような炭素濃度分布を有していても構わない。好ましくは、第２の電極部８ａは、第１のｐ型領域２ａと良好なオーミック接合を有する。
【００３１】
なお、本実施の形態においては、電極８は、第２の電極部８ａと、第１の電極部８ｂとを有し、第２の電極部８ａは、第１の金属層５と炭素領域６とを含む場合について説明したが、第１の金属層５は省略されても構わない。この場合、電極８は、第１の電極部８ｂと炭素領域６とを有する。第１の電極部８ｂは炭素領域６と接する。第１の電極部８ｂと炭素領域６とが一体となって合金となっていても構わない。第１の電極部８ｂの一部と第１のｐ型領域２ａとは炭素領域６を介して良好なオーミック接合を有する。つまり、第１の電極部８ｂは、ｎ型領域１４とショットキー接合する部分と、第１のｐ型領域２ａと炭素領域６を介してオーミック接合する部分とを有する。
【００３２】
炭素領域６は、グラファイトやグラフェンなどの状態で炭素単独で存在していてもよいし、隣接する電極部を形成する金属層に拡散されて合金を形成していてもよい。また炭素領域６は、隣接する第１のｐ型領域２ａに接して炭素濃度の高い領域を有し、第１のｐ型領域２ａから離れるにつれて炭素濃度が低くなるような炭素濃度分布を有していても構わない。
【００３３】
図１を参照して、電極８に接してパッド電極６０が形成されている。パッド電極６０はたとえばアルミニウムからなる。パッド電極６０、電極８および炭化珪素基板１０の第１の主面１０ａに接して保護膜７０が形成されている。また、ｎ+基板１１と接してオーミック電極３０が配置されている。オーミック電極３０はたとえばニッケルからなる。さらに、オーミック電極３０に接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が配置されている。
【００３４】
次に、本発明の実施の形態に係る炭化珪素ダイオードであるＭＰＳ１の製造方法について、図２〜図６を参照して説明する。
【００３５】
図３を参照して、まず、基板準備工程（Ｓ１０：図２）が実施される。具体的には、たとえばポリタイプが４Ｈである六方晶炭化珪素からなるインゴット（図示しない）をスライスすることにより、導電型がｎ型のｎ+基板１１が準備される。ｎ+基板には、たとえば窒素（Ｎ）などの不純物が含まれている。ｎ+基板に含まれる不純物濃度は、たとえば５×１０18ｃｍ-3程度である。
【００３６】
次に、ｎ+基板１１上に電界停止層１２が形成される。電界停止層１２はｎ型を有する炭化珪素層である。電界停止層１２に含まれる窒素などの不純物濃度はたとえば５×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。その後、電界停止層１２上に導電型がｎ型であるｎ型領域１４がエピタキシャル成長により形成される。
【００３７】
次に、イオン注入工程が実施される。たとえばＡｌ（アルミニウム）イオンが、ｎ型領域１４内に注入されることにより、導電型がｐ型のＪＴＥ領域３、第１のｐ型領域２ａ、第２のｐ型領域２ｂおよび第３のｐ型領域が形成される。ＪＴＥ領域３の不純物濃度は、たとえば２×１０17ｃｍ-3程度である。第１のｐ型領域２ａ、第２のｐ型領域２ｂおよび第３のｐ型領域の不純物濃度は、たとえば１×１０19ｃｍ-3程度である。同様に、たとえばＰ（リン）などが、ｎ型領域１４内に注入されることにより、フィールドストップ領域７が形成される。フィールドストップ領域における不純物濃度は、ｎ型領域１４における不純物濃度よりも高い。
【００３８】
以上の様に、ｎ+基板１１と、電界停止層１２と、ｎ型領域１４と、第１のｐ型領域２ａと、第２のｐ型領域２ｂと、第３のｐ型領域２ｃと、ＪＴＥ領域３と、フィールドストップ領域７とを含み、対向する第１の主面１０ａおよび第２の主面１０ｂを有する炭化珪素基板１０が準備される。
【００３９】
次に、活性化アニール工程（Ｓ２０：図２）が実施される。具体的には、たとえばアルゴンなどの不活性ガス雰囲気中、１８００℃程度の温度で炭化珪素基板１０が加熱されることにより、第１のｐ型領域２ａと、第２のｐ型領域２ｂと、第３のｐ型領域２ｃと、ＪＴＥ領域３と、フィールドストップ領域７とがアニールされ、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
【００４０】
次に、熱酸化膜形成工程（Ｓ３０：図２）が実施される。具体的には、酸素雰囲気中において炭化珪素基板１０が加熱されることにより、炭化珪素基板１０の第１の主面１０ａの全面に熱酸化膜が形成される。熱酸化膜はたとえば二酸化珪素からなる。その後、図４を参照して、第１のｐ型領域２ａの表面１０ｃが露出するように熱酸化膜がエッチングされる。以上により、第１のｐ型領域２ａの表面１０ｃが露出し、第２のｐ型領域２ｂ、第３のｐ型領域、ＪＴＥ領域３およびフィールドストップ領域７が熱酸化膜に覆われた炭化珪素基板１０が形成される。
【００４１】
次に、炭素領域形成工程工程（Ｓ４０：図２）が実施される。具体的には、第１のｐ型領域２ａを含む炭化珪素基板１０がハロゲン元素を含む雰囲気ガス中において加熱される。ハロゲン元素は、たとえばフッ素、塩素および臭素であり、好ましくは、塩素である。雰囲気ガスは酸素ガスを含んでいないことが好ましい。また雰囲気ガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いることができる。炭化珪素基板１０の加熱は、たとえば８００℃程度以上１０００℃程度以下程度で行われる。
【００４２】
図５を参照して、炭化珪素基板１０の第１のｐ型領域２ａの表面１０ｃを上記雰囲気ガス中において加熱することにより、第１のｐ型領域２ａの表面１０ｃを構成する炭化珪素の内、珪素が優先的にエッチングされ、当該表面１０ｃには炭素が残されて炭素領域６が形成される。雰囲気ガス中に酸素ガスを多く含んでいると、当該表面１０ｃの珪素が二酸化珪素となり、珪素が選択的にエッチングされづらい。言い換えれば、雰囲気ガス中の酸素ガス濃度が少ないと、当該表面１０ｃの珪素が優先的にエッチングされて第１のｐ型領域２ａの表面１０ｃに接する炭素領域６が形成されやすい。好ましくは、雰囲気ガス中の酸素ガス濃度は、１％以下である。
【００４３】
図５を参照して、炭素領域形成工程では、第１のｐ型領域２ａの一部がエッチングされることにより第１のｐ型領域２ａに凹部２２が形成される。第１のｐ型領域２ａの凹部を形成する底壁面２３に接して炭素領域６が形成される。図６を参照して、炭素領域６は、凹部２２を形成する側壁面２４および底壁面２３に接して形成されている。炭素領域６は、凹部２２を形成する側壁面２４および第１の主面１０ａとの接点と接していても構わない。炭素領域６は、側壁面２４に近い方が底壁面２３の中央部よりも厚みが厚くなるように形成されていても構わない。また凹部２２を形成する側壁面２４および底壁面２３の全面に接して炭素領域６が形成されても構わない。
【００４４】
次に、電極形成工程（Ｓ５０：図２）が実施される。具体的には、図１を参照して、たとえばチタン（Ｔｉ）およびＡｌ（アルミニウム）を含む第１の金属層５が炭素領域６と接して形成される。次に、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）などを含む第２の金属層８ｂが、第１のｐ型領域２ａと、第２のｐ型領域２ｂと、第３のｐ型領域と、ＪＴＥ領域３と、第１の金属層５とに接して形成される。第１の金属層５が形成された後、第１の金属層５および炭素領域６がたとえばレーザーアニールにより１０００℃程度に加熱される。また第２の金属層８ｂが形成された後、第２の金属層８ｂがたとえばレーザーアニールにより３００℃以下程度５００℃以上程度に加熱される。これにより、第１のｐ型領域２ａとオーミック接合する第２の電極部８ａと、ｎ型領域１４とショットキー接合する第１の電極部８ｂとを含む電極８が形成される。なお、第１の金属層５の形成は省略されてもよい。この場合、第２の金属層８ｂが炭素領域６と接するように形成される。
【００４５】
次に、オーミック電極形成工程が実施される。具体的には、炭化珪素基板１０の第２の主面１０ｂの研削が行われ、第２の主面１０ｂと接触してたとえばニッケルからなるオーミック電極３０が形成される。その後、オーミック電極３０と接してたとえばチタン、ニッケル、銀やそれらからなる合金からなるパッド電極４０が形成される。
【００４６】
次に、保護膜形成工程が実施される。具体的には、たとえばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、パッド電極６０、電極８および炭化珪素基板１０の第１の主面１０ａに接する保護膜７０が形成される。保護膜７０は、たとえば二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）またはそれらの積層膜からなる。これにより、図１に示す炭化珪素ダイオードとしてのＭＰＳ１が完成する。
【００４７】
次に、実施の形態１に係るＭＰＳ１およびその製造方法の作用効果について説明する。
本実施の形態に係るＭＰＳ１の製造方法によれば、第１の金属層５と第１のｐ型領域２ａとの間に炭素領域６を形成し、第１の金属層５と炭素領域６とが加熱される。第１の金属層５と第１のｐ型領域２ａとの界面に電気伝導率の高い炭素領域６を形成することにより、電極とｐ型領域との接触抵抗を低減することができる。
【００４８】
また本実施の形態に係るＭＰＳ１の製造方法によれば、ハロゲン元素は塩素である。これにより、効率的に珪素を除去することができるので、効率的に炭素領域６を形成することができる。
【００４９】
さらに本実施の形態に係るＭＰＳ１の製造方法によれば、炭素領域６を形成する工程では、第１のｐ型領域２ａが８００℃以上１０００℃以下で加熱される。第１のｐ型領域２ａを８００℃未満で加熱すると、珪素の除去レートが遅いため炭素領域６の形成時間が長くなる。一方、第１のｐ型領域２ａを１０００℃超で加熱すると、珪素の除去レートが速すぎるため、炭素領域６の形成をコントロールすることが困難となる。第１のｐ型領域２ａを８００℃以上１０００℃以下で加熱することにより、実用的な珪素の除去レートで炭素領域６を形成することができる。
【００５０】
さらに本実施の形態に係るＭＰＳ１の製造方法によれば、炭素領域６を形成する工程では、第１のｐ型領域２ａの一部がエッチングされることにより第１のｐ型領域２ａに凹部２２が形成され、凹部２２を形成する底壁面２３および側壁面２４に接して炭素領域６が形成される。
【００５１】
さらに本実施の形態に係るＭＰＳ１の製造方法によれば、第１の金属層５と接する第２の金属層８ｂを形成する工程をさらに有する。炭化珪素基板１０は、第２の金属層８ｂと接し、かつ炭素領域６と接しない第２のｐ型領域２ｂとを含む。これにより、第２の金属層８ｂと接し、かつ炭素領域６と接しない第２のｐ型領域２ｂとを含むＭＰＳ１を製造することができる。
【００５２】
さらに本実施の形態に係るＭＰＳ１の製造方法によれば、第１の金属層５はチタンおよびアルミニウムを含む材料からなる。これにより、電極８と第１のｐ型領域２ａとの接触抵抗を効率的に低減することができる。
【００５３】
本実施の形態に係るＭＰＳ１によれば、電極８は、ｎ型領域１４とショットキー接合している第１の電極部８ｂと、第１のｐ型領域２ａと接する炭素領域６とを含む。これにより、電極８と第１のｐ型領域２ａとの接触抵抗を低減することができる。結果として、順方向サージに対する耐性を向上することができる。
【００５４】
また本実施の形態に係るＭＰＳ１によれば、炭化珪素基板１０は、第１の電極部８ｂと接しかつ炭素領域６と接しない第２のｐ型領域２ｂをさらに含む。これにより、第１の電極部８ｂと接しかつ炭素領域６と接しない第２のｐ型領域２ｂを含むＭＰＳ１を製造することができる。
【００５５】
さらに本実施の形態に係るＭＰＳ１によれば、電極８は、第１の電極部８ｂと接する第２の電極部８ａをさらに含む。第２の電極部８ａは炭素領域６を含む。これにより、第２の電極部８ａと第１のｐ型領域２ａとの接触抵抗を低減することができる。
【００５６】
さらに本実施の形態に係るＭＰＳ１によれば、第２の電極部８ａは、チタンおよびアルミニウムを有する材料を含む。これにより、第２の電極部８ａと第１のｐ型領域２ａとの接触抵抗を効率的に低減することができる。
（実施の形態２）
まず本発明の実施の形態２に係る炭化珪素トランジスタとしてのＭＯＳＦＥＴの構成について説明する。
【００５７】
図７を参照して、本実施の形態に係るＭＯＳＦＥＴ１０１は、炭化珪素基板１１０と、ゲート絶縁膜１１５と、ゲート電極１２７と、ソース電極１０８と、ドレイン電極１３０と、ソース配線１１９と、裏面保護電極１４０とを主に有している。
【００５８】
炭化珪素基板１１０は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなり、互いに対向する第１の主面１１０ａおよび第２の主面１１０ｂを有している。炭化珪素基板１１０は、ベース基板１１１と、ドリフト領域１１２と、第１の不純物領域１１７と、ウェル領域１１３と、第２の不純物領域１１４と、ｐ+領域１０２とを主に有する。
【００５９】
ベース基板１１１は、たとえば六方晶炭化珪素からなり導電型がｎ型の基板である。ベース基板１１１は、たとえばＮ（窒素）などの不純物を高濃度で含んでいる。ベース基板１１１に含まれる窒素などの不純物濃度はたとえば１．０×１０18ｃｍ-3程度である。
【００６０】
ドリフト領域１１２および第１の不純物領域１１７は、六方晶炭化珪素からなり、ｎ型を有するエピタキシャル層である。第１の不純物領域１１７は、一対のウェル領域１１３に挟まれた領域である。ドリフト領域１１２および第１の不純物領域１１７に含まれる不純物は、たとえば窒素である。ドリフト領域１１２および第１の不純物領域１１７における不純物濃度は、ベース基板１１１における不純物濃度よりも低い。ドリフト領域１１２および第１の不純物領域１１７に含まれる窒素などの不純物濃度はたとえば７．５×１０15ｃｍ-3程度である。
【００６１】
ウェル領域１１３はｎ型とは異なるｐ型を有する領域である。ウェル領域１１３に含まれる不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などである。好ましくは、ウェル領域１１３に含まれるアルミニウムなどの不純物濃度は１×１０17ｃｍ-3程度以上１×１０18ｃｍ-3程度以下である。
【００６２】
第２の不純物領域１１４はｎ型を有するソース領域である。第２の不純物領域は、ウェル領域１１３によって第１の不純物領域１１７およびドリフト領域１１２と隔てられている。また第２の不純物領域１１４は、第１の主面１１０ａを含み、かつウェル領域１１３に取り囲まれるように、ウェル領域１１３の内部に形成されている。第２の不純物領域１１４は、たとえばＰ（リン）などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。第２の不純物領域１１４に含まれる不純物の濃度は、ドリフト領域１１２に含まれる不純物の濃度よりも高い。
【００６３】
ｐ+領域１０２はｐ型を有する領域である。ｐ+領域１０２は、ウェル領域１１３と接し、第２の不純物領域１１４の中央付近を貫通するように形成されている。ｐ+領域１０２は、たとえばアルミニウムやホウ素などの不純物を、たとえば１×１０20ｃｍ-3程度の濃度で含んでいる。ｐ+領域１０２に含まれる不純物の濃度は、ウェル領域１１３に含まれる不純物の濃度よりも高い。
【００６４】
ゲート絶縁膜１１５は、一方の第２の不純物領域１１４の上部表面から他方の第２の不純物領域１１４の上部表面にまで延在するように第１の不純物領域１１７、ウェル領域１１３および第２の不純物領域１１４に接して形成されている。ゲート絶縁膜１１５はたとえば二酸化珪素からなっている。好ましくは、ゲート絶縁膜１１５の厚み（第１の主面１１０ａの法線方向に沿ったゲート絶縁膜の距離）は、４５ｎｍ程度以上５５ｎｍ程度以下である。
【００６５】
ゲート電極１２７は、一方の第２の不純物領域１１４上から他方の第２の不純物領域１１４上にまで延在するように、ゲート絶縁膜１１５上に接触して配置されている。ゲート電極１２７は、たとえばポリシリコン、アルミニウムなどの導電体からなっている。
【００６６】
ソース電極１０８は、第１の金属層１０４と炭素領域１０６とを含む。ソース電極１０８の炭素領域１０６は、炭化珪素基板１０の第１の主面１０ａがエッチングされて形成された凹部２２（図１０参照）を形成する底壁面１２３においてｐ+領域１０２および第２の不純物領域１１４と接する。ソース電極１０８は、炭素領域１０６が第１の金属層１０４内に拡散して形成された合金層であってもよい。またソース電極１０８は、ゲート絶縁膜１１５、第２の不純物領域１１４およびｐ+領域１０２と接している。好ましくは、ソース電極１０８は、ニッケルおよびシリコンを有する材料およびチタン、アルミニウムおよびシリコンを有する材料のいずれかを含む。ソース電極１０８はｐ+領域１０２とオーミック接合している。
【００６７】
炭素領域６は、グラファイトやグラフェンなどの状態で炭素単独で存在していてもよいし、隣接するソース電極１０８を形成する第１の金属層１０４に拡散されて合金を形成していてもよい。また炭素領域６は、隣接するｐ+領域１０２に接して炭素濃度の高い領域を有し、ｐ+領域１０２から離れるにつれて炭素濃度が低くなるような炭素濃度分布を有していても構わない。
【００６８】
ドレイン電極１３０は、炭化珪素基板１１０の第２の主面１１０ｂに接触して形成されている。このドレイン電極１３０は、たとえば上記ソース電極１０８と同様の構成を有していてもよいし、Ｎｉなど、ベース基板１１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極１３０はベース基板１１１と電気的に接続されている。ドレイン電極１３０に接してたとえばチタン、ニッケルおよび銀を含む裏面保護電極１４０が配置されている。
【００６９】
層間絶縁膜１２１は、ゲート絶縁膜１１５と接し、ゲート電極１２７を取り囲むように形成されている。層間絶縁膜１２１は、たとえば絶縁体である二酸化珪素からなっている。ソース配線１１９は、炭化珪素基板１１０の第１の主面１１０ａの上方において、層間絶縁膜１２１を取り囲み、かつソース電極１０８と接触している。ソース配線１１９は、たとえばＡｌなどの導電体からなり、ソース電極１０８を介して第２の不純物領域１１４と電気的に接続されている。
【００７０】
次に、本実施の形態に係るＭＯＳＦＥＴ１０１の製造方法について説明する。
図８を参照して、まず基板準備工程（Ｓ１０：図２）によって炭化珪素基板１１０が準備される。具体的には、六方晶炭化珪素からなるベース基板１１１の一方の主面上にエピタキシャル成長によりドリフト領域１１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ4（シラン）とＣ3Ｈ8（プロパン）との混合ガスを採用して実施することができる。このとき、不純物として、たとえばＮ（窒素）が導入される。これにより、ベース基板１１１に含まれる不純物よりも低い濃度の不純物を含むドリフト領域１１２が形成される。
【００７１】
次に、たとえばＣＶＤにより、炭化珪素基板１１０の第１の主面１１０ａ上に二酸化珪素からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望のウェル領域１１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ドリフト領域１１２上に開口パターンを有する酸化膜からなるマスク層が形成される。
【００７２】
次に、イオン注入工程が実施される。イオン注入工程では、炭化珪素基板１１０の第１の主面１１０ａ対してイオンが注入されることにより、ウェル領域１１３、第２の不純物領域１１４およびｐ+領域１０２が形成される。具体的には、上記レジスト膜を除去した上で、当該マスク層をマスクとして用いて、Ａｌなどの不純物をドリフト領域１１２に対してイオン注入することにより、ウェル領域１１３が形成される。また、Ｐ（リン）などのｎ型不純物がドリフト領域１１２にイオン注入により導入されることにより第２の不純物領域１１４が形成される。次に、Ａｌ、Ｂなどの不純物がドリフト領域１１２にイオン注入により導入されることによりｐ+領域１０２が形成される。
【００７３】
次に、活性化アニール工程（Ｓ２０：図２）が実施される。上記イオン注入によって導入された不純物を活性化させる熱処理が実施される。具体的には、イオン注入が実施された炭化珪素基板１１０が、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱され、３０分間程度保持される。
【００７４】
次に、熱酸化膜形成工程（Ｓ３０：図２）が実施される。具体的には、図９を参照して、まず、イオン注入領域が形成された炭化珪素基板１１０が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより、炭化珪素基板１１０の第１の主面１１０ａ上に二酸化珪素からなるゲート絶縁膜１１５が形成される。
【００７５】
次に、ゲート電極形成工程が実施される。具体的には、図１０を参照して、たとえば導電体であるポリシリコン、アルミニウムなどからなるゲート電極１２７が、一方の第２の不純物領域１１４上から他方の第２の不純物領域１１４上にまで延在するとともに、ゲート絶縁膜１１５に接触するように形成される。ゲート電極１２７の材料としてポリシリコンを採用する場合、当該ポリシリコンは、リンが１×１０20ｃｍ-3を超える高い濃度で含まれていてもよい。その後、ゲート電極１２７を覆うように、たとえば二酸化珪素からなる層間絶縁膜１２１が形成される。
【００７６】
次に、炭素領域形成工程（Ｓ４０：図２）が実施される。本実施の形態の炭素領域形成工程は、実施の形態１で説明した炭素領域形成工程と同様の方法により行われる。図１０を参照して、ｐ+領域１０２および第２の不純物領域１１４の一部が露出するようにゲート絶縁膜１１５および層間絶縁膜１２１が除去される。ｐ+領域１０２および第２の不純物領域１１４の一部が露出した炭化珪素基板１０がハロゲン元素を含む雰囲気ガス中において加熱される。ハロゲン元素は、たとえばフッ素、塩素および臭素であり、好ましくは、塩素である。雰囲気ガスは酸素ガスを含んでいないことが好ましい。また雰囲気ガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスを用いることができる。炭化珪素基板１０の加熱は、たとえば８００℃程度以上１０００℃程度以下程度で行われる。
【００７７】
炭化珪素基板１０のｐ+領域１０２および第２の不純物領域の表面を上記雰囲気ガス中において加熱することにより、第１のｐ型領域２ａの表面を構成する炭化珪素の内、珪素が優先的にエッチングされ、当該表面には炭素が残されて炭素領域１０６が形成される。雰囲気ガス中に酸素ガスを多く含んでいると、当該表面の珪素が二酸化珪素となり、珪素が選択的にエッチングされづらい。言い換えれば、雰囲気ガス中の酸素ガス濃度が少ないと、当該表面の珪素が優先的にエッチングされてｐ+領域１０２および第２の不純物領域１１４の表面に接する炭素領域６が形成されやすい。以上の様に、ｐ+領域１０２および第２の不純物領域１１４の一部が除去されて凹部２２が形成され、当該凹部２２を形成する面１２３に接する炭素領域１０６が形成される。
【００７８】
次に、電極形成工程（Ｓ５０：図２）が実施される。具体的には、図７を参照して、たとえばニッケルおよびシリコンを含む材料からなる第１の金属層１０４が炭素領域１０６に接して形成される。第１の金属層１０４は、チタン、アルミニウムおよびシリコンを含む材料であってもよい。同様に、炭化珪素基板１０の第２の主面１０ｂに接するドレイン電極１３０が形成される。ドレイン電極１３０を形成する材料は、ニッケルおよびシリコンを含む材料であってもよいし、チタン、アルミニウムおよびシリコンを含む材料であってもよい。その後、当該第１の金属層１０４および炭素領域１０６を含む炭化珪素基板１０を１０００℃程度に加熱することにより、炭化珪素基板１１０のｐ+領域１０２とオーミック接触するソース電極１０８が形成される。ソース電極１０８と接し、たとえばアルミニウムからなるソース配線１１９が形成される。また、たとえばチタン、ニッケルおよび銀を含む裏面保護電極１４０が形成される。以上の様に、図１に示すＭＯＳＦＥＴ１０１が完成する。
【００７９】
なお、本実施の形態では炭化珪素トランジスタとしてプレナー型ＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素トランジスタはトレンチ型ＭＯＳＦＥＴであってもよい。
【００８０】
次に、本実施の形態に係るＭＯＳＦＥＴ１０１およびその製造方法の作用効果について説明する。
【００８１】
本実施の形態に係るＭＯＳＦＥＴ１０１によれば、第２の不純物領域１１４と接するゲート絶縁膜１１５を形成する工程をさらに有する。これにより、ゲート絶縁膜１１５を有するＭＯＳＦＥＴ１０１を製造することができる。
【００８２】
また本実施の形態に係るＭＯＳＦＥＴ１０１によれば、ソース電極１０８はｐ+領域１０２と接する炭素領域１０６を含む。これにより、ソース電極１０８とｐ+領域１０２との接触抵抗を低減することができる。結果として、ＭＯＳＦＥＴ１０１のスイッチング速度を向上することができる。
【００８３】
さらに本実施の形態に係るＭＯＳＦＥＴ１０１によれば、ソース電極１０８はニッケルおよびシリコンを有する材料およびチタン、アルミニウムおよびシリコンを有する材料のいずれかを含む。これにより、ソース電極１０８とｐ+領域１０２との接触抵抗を効率的に低減することができる。
（実施の形態３）
次に、本発明の実施の形態３に係る炭化珪素トランジスタとしてのＩＧＢＴの構成について説明する。
【００８４】
図１１を参照して、本実施の形態のＩＧＢＴ２０１は、プレーナゲート構造を有するｎチャネル型ＩＧＢＴであり、炭化珪素基板２１０と、ゲート絶縁膜２１５と、ゲート電極２２７と、層間絶縁膜２２１と、エミッタコンタクト電極２０８と、エミッタ配線２１９と、コレクタ電極２３０と、コレクタ配線２４０とを主に有する。
【００８５】
炭化珪素基板２１０は、互いに対向する第１の主面２１０ａおよび第２の主面２１０ｂを有し、コレクタ層２１１と、ドリフト層２１２と、ウェル領域２１３と、エミッタ領域２１４と、ｐ+領域２０２とを含む。コレクタ層２１１は、炭化珪素基板２１０の第２の主面２１０ｂに接して配置されたｐ型領域（第２のｐ型領域）である。コレクタ層２１１、ドリフト層２１２、ウェル領域２１３、エミッタ領域２１４、ｐ+領域２０２の各々は、六方晶炭化珪素から作られており、好ましくはその結晶構造がポリタイプ４Ｈを有する。コレクタ層２１１、ウェル領域２１３およびｐ+領域２０２の各々はｐ型を有し、ドリフト層２１２およびエミッタ領域２１４の各々はｎ型を有する。エミッタ領域２１４の不純物濃度はドリフト層２１２の不純物濃度よりも高い。ｐ+領域２０２の不純物濃度はウェル領域２１３の不純物濃度よりも高い。ｐ型を付与するためのアクセプタ不純物は、たとえばアルミニウム（Ａｌ）または硼素（Ｂ）である。ｎ型を付与するためのドナー不純物は、たとえば窒素（Ｎ）またはリン（Ｐ）である。
【００８６】
コレクタ層２１１が有するアクセプタ型不純物はコレクタ層２１１のエピタキシャル成長時に導入されたものであり、アクセプタ不純物濃度は、好ましくは１×１０17ｃｍ3以上１×１０21ｃｍ3以下であり、より好ましくは１×１０19ｃｍ3以上１×１０20ｃｍ3以下である。コレクタ層２１１の厚さは、好ましくは５μｍ以上である。
【００８７】
ドリフト層２１２は、コレクタ層２１１上に接して設けられている。ドリフト層２１２の厚さは、好ましくは７５μｍ以上である。ウェル領域２１３は、ドリフト層２１２の上に設けられている。エミッタ領域２１４は、ウェル領域２１３によってドリフト層２１２から隔てられるようにウェル領域２１３の上に設けられている。ｐ+領域２０２は、エミッタ領域２１４およびウェル領域２１３に接して設けられている。
【００８８】
ゲート絶縁膜２１５は、ドリフト層２１２とエミッタ領域２１４とをつなぐようにウェル領域２１３の上に設けられている。ウェル領域２１３の、ゲート絶縁膜２１５に対向する面（つまり炭化珪素基板２１０の第１の主面２１０ａ）は、好ましくは｛０−３３−８｝面であり、より好ましくは（０−３３−８）面である。第１の主面２１０ａは、｛０００−１｝面に対して、巨視的に６２°±１０°のオフ角を有する面であってもよい。ゲート絶縁膜２１５は、たとえば二酸化珪素膜である。ゲート電極２２７は、ゲート絶縁膜２１５の上に設けられている。ゲート電極２２７は、導電体から作られており、たとえば、不純物が添加されたポリシリコン、またはアルミニウム（Ａｌ）から作られている。
【００８９】
エミッタコンタクト電極２０８は、第１の金属層２０４と炭素領域２０６とを含む。エミッタコンタクト電極２０８の炭素領域１０６は、凹部を形成する底壁面２２３においてｐ+領域２０２およびエミッタ領域２１４と接する。エミッタコンタクト電極２０８は、炭素領域２０６が第１の金属層２０４内に拡散して形成された合金層であってもよい。またエミッタコンタクト電極２０８はゲート絶縁膜２１５と接している。エミッタコンタクト電極２０８は、エミッタ領域２１４およびｐ+領域２０２の各々にオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。エミッタコンタクト電極２０８は、チタン、アルミニウムおよびシリコンを含む材料であってもよい。なお、エミッタコンタクト電極２０８は、実施の形態２のソース電極１０８と同様の構成を有する。
【００９０】
エミッタ配線２１９は、エミッタコンタクト電極２０８および層間絶縁膜２２１の各々の上に設けられている。層間絶縁膜２２１は、ゲート電極２２７とエミッタ配線２１９との間を電気的に絶縁するように設けられている。層間絶縁膜２２１は、たとえば二酸化珪素膜である。
【００９１】
コレクタ電極２３０は第２の主面２１０ｂにおいてコレクタ層２１１と接して設けられている。コレクタ電極２３０は、コレクタ層２１１にオーミックに接続された電極であり、好ましくはシリサイドから作られており、たとえばニッケルシリサイドから作られている。コレクタ電極２３０はエミッタコンタクト電極２０８と同じ材料であってもよい。
【００９２】
次に、本実施の形態に係るＩＧＢＴ２０１の製造方法について説明する。
まず、ｎ型を有する炭化珪素からなるベース基板（図示せず）が準備される。当該ベース基板上に導電型がｐ型のエピタキシャル層からなるコレクタ層２１１が形成される。コレクタ層２１１のアクセプタ型不純物濃度は、１×１０17ｃｍ3以上１×１０21ｃｍ3以下となるように行われ、より好ましくは１×１０19ｃｍ3以上１×１０20ｃｍ3以下となるように行われる。コレクタ層２１１の形成は、たとえばＣＶＤ法によって行い得る。コレクタ層２１１上に導電型がｎ型のドリフト層２１２が形成される。
【００９３】
次に、実施の形態２において説明した方法と同様の方法によって、イオン注入工程が実施される。これにより、ｐ+領域２０２と接するｎ型のエミッタ領域２１４とを含む炭化珪素基板２１０が準備される。
【００９４】
次に、実施の形態２において説明した方法と同様の方法によって、活性化アニール工程（Ｓ２０：図２）、熱酸化膜工程（Ｓ３０：図２）およびゲート電極形成工程が実施される。
【００９５】
次に、炭素領域形成工程（Ｓ４０：図４）が実施の形態２において説明方法と同様の方法によって実施される。具体的には、ｐ+領域２０２およびエミッタ領域２１４の一部が露出した炭化珪素基板２１０が、ハロゲン元素を含む雰囲気ガス中で加熱されることにより、ｐ+領域２０２およびエミッタ領域２１４に接する炭素領域６が形成される。好ましくは、ハロゲン元素は塩素である。好ましくは、炭素領域形成工程では、ｐ+領域２０２が８００℃以上１０００℃以下で加熱される。また好ましくは、炭素領域形成工程では、ｐ+領域２０２の一部がエッチングされることによりｐ+領域２０２に凹部が形成され、凹部を形成する底壁面２２３に接して炭素領域２０６が形成される。
【００９６】
次に、電極形成工程（Ｓ５０：図２）が実施される。具体的には、たとえばニッケルおよびシリコンを含む第１の金属層２０４が炭素領域２０６に接して形成される。コレクタ層２１１と接しているｎ型のベース基板が除去され、ｐ型のコレクタ層２１１と接するコレクタ電極２３０が形成される。その後、当該第１の金属層２０４、炭素領域２０６およびコレクタ電極２３０を含む炭化珪素基板２１０を、たとえば１０００℃程度に加熱することにより、炭化珪素基板２１０のｐ+領域２０２とオーミック接触するエミッタコンタクト電極２０８が形成される。エミッタコンタクト電極２０８と接し、たとえばアルミニウムからなるエミッタ配線２１９が形成される。以上の様に、図１１に示す本実施の形態のＩＧＢＴ２０１が得られる。
【００９７】
次に、本実施の形態に係るＩＧＢＴ２０１およびその製造方法の作用効果について説明する。
【００９８】
本実施の形態に係るＩＧＢＴ２０１によれば、炭化珪素基板２１０は、ｐ+領域２０２が配置されている第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを含む。第２の主面１０ｂに接してｐ+領域２０２とは異なるコレクタ層２１１を含む。これにより、ＩＧＢＴ２０１のエミッタコンタクト電極２０８とｐ+領域２０２との接触抵抗を低減することができる。結果として、ＩＧＢＴ２０１のスイッチング特性を向上することができる。
【００９９】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１００】
１  ＭＰＳ、２  ｐ型領域、２ａ  第１のｐ型領域、２ｂ  第２のｐ型領域、２ｃ  第３のｐ型領域、３  ＪＴＥ領域、５  第１の金属層、６，１０６，２０６  炭素領域、７  フィールドストップ領域、８  電極、８ａ  第２の電極部、８ｂ  第２の金属層（第１の電極部）、１０，１１０，２１０  炭化珪素基板、１０ａ，１１０ａ，２１０ａ  第１の主面、１０ｂ，１１０ｂ，２１０ｂ  第２の主面、１０ｃ  表面、１１  ｎ+基板、１２  電界停止層、１４  ｎ型領域、２２  凹部、２３，１２３，２２３  底壁面、２４  側壁面、３０  オーミック電極、４０，６０，１４０  パッド電極、７０  保護膜、１０１  ＭＯＳＦＥＴ、１０２，２０２  ｐ+領域、１０４，２０４  第１の金属層、１０８  ソース電極、１１１  ベース基板、１１２  ドリフト領域、１１３，２１３  ウェル領域、１１４  第２の不純物領域、１１５，２１５  ゲート絶縁膜、１１７  第１の不純物領域、１１９  ソース配線、１２１，２２１  層間絶縁膜、１２７，２２７  ゲート電極、１３０  ドレイン電極、２０１  ＩＧＢＴ、２０８  エミッタコンタクト電極、２１１  コレクタ層、２１２  ドリフト層、２１４  エミッタ領域、２１９  エミッタ配線、２３０  コレクタ電極、２４０  コレクタ配線。
【図１】
2014127660.tif 000003
【図２】
2014127660.tif 000004
【図３】
2014127660.tif 000005
【図４】
2014127660.tif 000006
【図５】
2014127660.tif 000007
【図６】
2014127660.tif 000008
【図７】
2014127660.tif 000009
【図８】
2014127660.tif 000010
【図９】
2014127660.tif 000011
【図１０】
2014127660.tif 000012
【図１１】
2014127660.tif 000013