【手続補正書】
【提出日】令和3年6月8日(2021.6.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高帯域幅メモリー（ＨＢＭ＋）システムにおいて、メモリーコマンドを調整する方法であって、
ホストメモリーコントローラーコマンドをホストメモリーコントローラーからメモリーへ伝送するステップと、
調整メモリーコントローラーで前記ホストメモリーコントローラーコマンドを受信するステップと、
前記ホストメモリーコントローラーコマンドを前記調整メモリーコントローラーから前記メモリーへ伝達するステップと、
前記調整メモリーコントローラーが前記ホストメモリーコントローラーコマンドに基づいて、調整メモリーコントローラーコマンドをスケジューリングするステップと、
前記ホストメモリーコントローラーコマンド及び前記調整メモリーコントローラーコマンドが前記メモリーの共通バンクに対しスケジュールされたかの可否を決定するステップと、
前記ホストメモリーコントローラーコマンド及び前記調整メモリーコントローラーコマンドが、前記共通バンクに対しスケジュールされた場合、追加メモリーコマンドが前記ホストメモリーコントローラーから前記共通バンクへ伝送されることを防止するステップと、を包含する、ことを特徴とする方法。
【請求項２】
前記ホストメモリーコントローラーコマンドに基づいて、前記調整メモリーコントローラーコマンドをスケジューリングするステップは、
前記ホストメモリーコントローラーコマンドを調整メモリーコントローラーコマンドキューに存在する前記調整メモリーコントローラーコマンドと比較するステップと、
前記比較に基づいて前記調整メモリーコントローラーコマンドのスケジューリングを調整するステップと、を包含する、ことを特徴とする請求項１に記載の方法。
【請求項３】
前記ホストメモリーコントローラーコマンド及び前記調整メモリーコントローラーコマンドが、前記共通バンクに対しスケジュールされた場合、前記調整メモリーコントローラーコマンドが処理されたと示された後に、追加メモリーコマンドが前記ホストメモリーコントローラーから前記共通バンクへ伝送されるステップをさらに包含する、ことを特徴とする請求項２に記載の方法。
【請求項４】
前記ホストメモリーコントローラー及び前記調整メモリーコントローラー間の設定合意を設定するステップをさらに包含し、
前記設定合意は同一のアドレスをデコーディングする時、前記ホストメモリーコントローラー及び前記調整メモリーコントローラーの全てが、前記メモリー内の同一の位置を示すように、前記ホストメモリーコントローラー及び前記調整メモリーコントローラーが従う共通アドレスマッピングの技法を包含する、ことを特徴とする請求項１に記載の方法。
【請求項５】
前記ホストメモリーコントローラーコマンドとして前記ホストメモリーコントローラーからＰＩＭ（Ｐｒｏｃｅｓｓ−Ｉｎ−Ｍｅｍｏｒｙ）コマンドを伝送するステップと、
前記ホストメモリーコントローラーが前記調整メモリーコントローラー及び前記ホストメモリーコントローラー間のデータバスをモニターするステップと、
前記モニターする間に、前記ＰＩＭコマンドが処理されたかの可否を示す前記調整メモリーコントローラーからのＰＩＭ完了応答を感知するステップと、をさらに包含する、ことを特徴とする請求項１に記載の方法。
【請求項６】
前記調整メモリーコントローラーが前記ＰＩＭコマンドを処理するための推定残余時間を判断するステップと、
前記ＰＩＭ完了応答で前記ＰＩＭコマンドが処理されなかったことを示すステップと、
前記ＰＩＭ完了応答で前記推定残余時間を示すステップと、
前記ＰＩＭ完了応答を前記調整メモリーコントローラーから前記ホストメモリーコントローラーへ伝送するステップと、をさらに包含する、ことを特徴とする請求項５に記載の方法。
【請求項７】
前記推定残余時間を判断するステップは、
前記調整メモリーコントローラーの調整メモリーコントローラーコマンドキューをスキャンするステップと、
前記調整メモリーコントローラーコマンドキューにおいて処理されていない未処理メモリーコマンドを識別するステップと、
前記未処理メモリーコマンドのそれぞれに対する推定時間を判別するステップと、
前記推定残余時間を判別するため、前記推定時間を合算するステップと、を包含する、ことを特徴とする請求項６に記載の方法。
【請求項８】
前記ＰＩＭコマンドと時間終了値を連関させるステップと、
前記時間終了値に対応する時間以内に前記ＰＩＭコマンドが処理されないことを判断するステップと、
前記ホストメモリーコントローラーからのメモリー要請の伝送を防止するステップと、をさらに包含することを特徴とする、請求項６に記載の方法。
【請求項９】
前記ホストメモリーコントローラーが、前記ＰＩＭコマンドを処理するための推定残余時間を示す前記ＰＩＭ完了応答を要請するポーリング（ｐｏｌｌｉｎｇ）コマンドを伝送することで、前記調整メモリーコントローラーをポーリングするステップをさらに包含し、
前記ポーリングコマンドは、前記調整メモリーコントローラーが前記ＰＩＭ完了応答を通常伝送するより、もっと速く前記調整メモリーコントローラーが前記ＰＩＭ完了応答を伝送するように惹起させる、ことを特徴とする請求項５に記載の方法。
【請求項１０】
前記ホストメモリーコントローラーが前記ＰＩＭコマンドの優先順位を示す前記ポーリングコマンドの優先順位フィールドを設定するステップと、
時間終了値に対応する時間以内に前記ＰＩＭコマンドが処理されないと判断するステップと、
前記ホストメモリーコントローラーが前記ＰＩＭコマンドの優先順位を上げるように前記優先順位フィールドを変更するステップと、
前記調整メモリーコントローラーが調整メモリーコントローラーコマンドキューに前記ＰＩＭコマンドを伝送するステップと、
他のメモリーコマンドを処理する前に、前記ＰＩＭコマンドを処理するステップと、を包含する、ことを特徴とする請求項９に記載の方法。
【請求項１１】
調整メモリーコントローラーと、
ホストメモリーコントローラーと、
メモリーと、
命令語を実行するように構成されたプロセッサと、を包含し、
前記プロセッサにより前記命令語が実行される時、前記命令語は前記プロセッサが、
ホストメモリーコントローラーコマンドを前記ホストメモリーコントローラーから前記メモリーへ伝送し、
前記調整メモリーコントローラーで前記ホストメモリーコントローラーコマンドを受信し、
前記ホストメモリーコントローラーコマンドを前記調整メモリーコントローラーから前記メモリーへ伝達し、
前記ホストメモリーコントローラーコマンドに基づいて前記調整メモリーコントローラーにより調整メモリーコントローラーコマンドをスケジュールし、
前記ホストメモリーコントローラー及び前記調整メモリーコントローラー間の設定合意を設定するように惹起し、
前記設定合意は、前記ホストメモリーコントローラー及び前記調整メモリーコントローラーが従う共通アドレスマッピングの技法を包含する、ことを特徴とする高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１２】
前記プロセッサは、前記ホストメモリーコントローラーコマンドと調整メモリーコントローラーコマンドキューに存在する前記調整メモリーコントローラーコマンドとを比較し、前記比較に基づいて前記調整メモリーコントローラーコマンドのスケジュールを調整することにより、前記ホストメモリーコントローラーコマンドに基づいて前記調整メモリーコントローラーコマンドをスケジュールするように構成される、ことを特徴とする請求項１１に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１３】
前記プロセッサは、前記ホストメモリーコントローラーコマンド及び前記調整メモリーコントローラーコマンドが前記メモリーの共通バンクに対しスケジュールされたかの可否を判断して、前記ホストメモリーコントローラーコマンドを前記調整メモリーコントローラーと比較するように構成され、
前記プロセッサにより前記命令語が実行される時、前記命令語は、前記ホストメモリーコントローラーコマンド及び前記調整メモリーコントローラーコマンドが前記共通バンクに対しスケジュールされた場合、前記調整メモリーコントローラーコマンドが処理されたと示されるまで、前記プロセッサが追加メモリーコマンドの前記ホストメモリーコントローラーから前記共通バンクへの伝送を防止するように、さらに惹起する、ことを特徴とする請求項１２に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１４】
前記共通アドレスマッピングの技法は、同一のアドレスをデコーディングする時、前記ホストメモリーコントローラー及び前記調整メモリーコントローラーの全てが前記メモリー内の同一の位置を示すように、惹起する、ことを特徴とする請求項１１に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１５】
前記プロセッサにより前記命令語が実行される時、前記命令語は前記プロセッサが、
前記ホストメモリーコントローラーコマンドとして前記ホストメモリーコントローラーからＰＩＭ（Ｐｒｏｃｅｓｓ−Ｉｎ−Ｍｅｍｏｒｙ）コマンドを伝送し、
前記ホストメモリーコントローラーが前記調整メモリーコントローラー及び前記ホストメモリーコントローラー間のデータバスをモニターし、
前記モニターする間、前記ＰＩＭコマンドが処理されたかの可否を示す前記調整メモリーコントローラーからのＰＩＭ完了応答を感知するように、さらに惹起する、ことを特徴とする請求項１１に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１６】
前記プロセッサにより前記命令語が実行される時、前記命令語は前記プロセッサが、
前記調整メモリーコントローラーで前記ＰＩＭコマンドを処理するための推定残余時間を判断し、
前記ＰＩＭ完了応答で前記ＰＩＭコマンドが処理されなかったことを示し、
前記ＰＩＭ完了応答で前記推定残余時間を示し、
前記ＰＩＭ完了応答を前記調整メモリーコントローラーから前記ホストメモリーコントローラーへ伝送するように、さらに惹起する、ことを特徴とする請求項１５に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１７】
前記プロセッサにより前記命令語が実行される時、前記命令語は前記プロセッサが、
前記ＰＩＭコマンドと時間終了値を連関させ、
前記時間終了値に対応する時間以内に前記ＰＩＭコマンドが処理されなかったことを判断し、
前記ホストメモリーコントローラーからのメモリー要請を伝送することを防止するように、さらに惹起する、ことを特徴とする請求項１６に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１８】
前記プロセッサにより前記命令語が実行される時、前記命令語は、前記プロセッサが前記ホストメモリーコントローラーを用いて、前記ホストメモリーコントローラーが前記ＰＩＭコマンドを処理するための推定残余時間を示す前記ＰＩＭ完了応答を要請するポーリング（ｐｏｌｌｉｎｇ）コマンドを伝送して、前記調整メモリーコントローラーをポーリングするようにさらに惹起し、
前記ポーリングコマンドは前記調整メモリーコントローラーが前記ＰＩＭ完了応答の通常伝送より、もっと速く前記調整メモリーコントローラーが前記ＰＩＭ完了応答を伝送するように惹起させる、ことを特徴とする請求項１５に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項１９】
前記プロセッサにより前記命令語が実行される時、前記命令語は、前記プロセッサが、
前記ホストメモリーコントローラーに前記ＰＩＭコマンドの優先順位を示す前記ポーリングコマンドの優先順位フィールドを設定し、
時間終了値に対応する時間以内に前記ＰＩＭコマンドが処理されないと判断し、
前記ホストメモリーコントローラーに前記ＰＩＭコマンドの優先順位を上げるように前記優先順位フィールドを変更し、
前記調整メモリーコントローラーに調整メモリーコントローラーコマンドキューに前記ＰＩＭコマンドを伝送させ、
他のメモリーコマンドを処理する前に、前記ＰＩＭコマンドを処理するように、さらに惹起する、ことを特徴とする請求項１８に記載の高帯域幅メモリー（ＨＢＭ＋）システム。
【請求項２０】
ＨＢＭと、
ホストメモリーコントローラーと、を包含し、
前記ＨＢＭは、
ＤＲＡＭを含むＤＲＡＭダイ、並びに
プロセッサと、比較器、スケジューラ（ｓｃｈｅｄｕｌｅｒ）、及びコマンドキューを含む調整メモリーコントローラーとを含むロジックダイを包含し、
前記ホストメモリーコントローラーは、前記ＨＢＭから分離されてメモリーコマンドを前記ＤＲＡＭダイ上の前記ＤＲＡＭへ伝送するように構成され、
前記調整メモリーコントローラーは、前記メモリーコマンドを受信して、前記メモリーコマンドを前記ＤＲＡＭダイ上の前記ＤＲＡＭへ伝達するように構成され、
前記比較器は、前記調整メモリーコントローラーからの他のメモリーコマンドを前記ホストメモリーコントローラーからの前記メモリーコマンドと比較するように構成され、
前記スケジューラは、前記比較器による比較によって、前記コマンドキューの前記調整メモリーコントローラーからの前記メモリーコマンドと前記ホストメモリーコントローラーからの前記メモリーコマンドをスケジュールするように構成された、ことを特徴とする高帯域幅メモリー（ＨＢＭ＋）システム。