(57)【要約】      （修正有）【課題】隣り合う集電電極の間で応力発生領域が重なることを低減することができ、クラックの発生を抑制することができる光電変換素子を提供する。【解決手段】長手方向の途中に幅Ｗ１および厚さが極小値となる１つ以上の極小位置と、幅Ｗ２および厚さが極大値となる１つ以上の極大位置と、を有する複数の線状の集電電極１が略平行に配列された光電変換素子であって、複数の集電電極１は、集電電極１の配列方向に、前記極小位置と前記極大位置とが交互に並ぶように配列されている。【選択図】図２
2014127507.tif 000002
【特許請求の範囲】
【請求項１】
長手方向の途中に幅（Ｗ１）および厚さ（Ｔ１）が極小値となる１つ以上の極小位置と幅（Ｗ２）および厚さ（Ｔ２）が極大値となる１つ以上の極大位置とを有する複数の線状の集電電極が略平行に配列された光電変換素子であって、
前記複数の集電電極は、該集電電極の配列方向に、前記極小位置と前記極大位置とが交互に並ぶように配列されている、光電変換素子。
【請求項２】
前記集電電極の長手方向における前記極大位置同士の間隔（Ｄ１）は、前記極小位置同士の間隔（Ｄ２）よりも広い、請求項１に記載の光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換素子に関する。
【背景技術】
【０００２】
光電変換素子において、受光面に設けられた集電電極の縁部を凹凸状に形成して、集電電極の幅を変調させることによって、集電電極の縁部における受光面との接触面積を増やし、集電効率を向上させることが示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３１７８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら特許文献１によれば、集電電極の縁部における凹形状と凸形状とが示されているが、隣り合う複数の集電電極同士の凹形状と凸形状との相対的な位置関係までは示されていなかった。
【０００５】
通常、集電電極の両縁部が凸形状であると集電電極の幅が広くなることから、集電電極と光電変換素子の受光面との間で発生する熱応力が集中し易い箇所（以下、応力集中領域ともいう）となる場合が多くなる。
【０００６】
そのため、隣り合う複数の集電電極同士において、凸形状同士が接近して配置された場合には、応力集中領域が重なってしまうことによって、基板にクラックが発生する場合があった。
【課題を解決するための手段】
【０００７】
本発明は、長手方向の途中に幅（Ｗ１）および厚さ（Ｔ１）が極小値となる１つ以上の極小位置と幅（Ｗ２）および厚さ（Ｔ２）が極大値となる１つ以上の極大位置とを有する複数の線状の集電電極が略平行に配列された光電変換素子であって、前記複数の集電電極は、該集電電極の配列方向に、前記極小位置と前記極大位置とが交互に並ぶように配列されているものである。
【発明の効果】
【０００８】
本発明によれば、複数の集電電極は、集電電極の配列方向に、極小位置と極大位置とが交互に並ぶように配列されていることによって、隣り合う集電電極の間で応力発生領域が重なることを低減することができ、クラックの発生を抑制することができる。
【０００９】
また、集電電極と光電変換素子の受光面との間に発生する熱応力が、受光面の面内で均一になるので、局所的な応力集中を分散して低減させ、クラックの発生を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態にかかる光電変換素子を受光面側から視た平面図である。
【図２】本発明の一実施形態にかかる図１の点線部分付近における集電電極の拡大図である。
【図３】本発明の一実施形態にかかる光電変換素子における集電電極の斜視図である。
【図４】本発明の他の実施形態にかかる図１の点線部分付近における集電電極の拡大図である。
【発明を実施するための形態】
【００１１】
以下、本発明の光電変換素子の一実施形態として、薄膜型太陽電池の場合を用いて説明をする。
【００１２】
＜光電変換素子の基本的な構成＞
各光電変換素子１０は、基板上において、下部電極と光電変換層と受光面側電極部とが順に積み重なっている積層部とを備えている。そして、各光電変換素子１０では、集電電極２が配されている側の主面が受光面となっている。
【００１３】
基板は、複数の光電変換素子１０を支持するものである。基板に含まれる主な材料としては、例えば、ガラス、セラミックス、樹脂および金属等が採用され得る。
【００１４】
下部電極は、基板の一主面（上面とも言う）の上に配されている導電層である。下部電極に含まれる主な材料としては、例えば、Ｍｏ、Ａｌ、Ｔｉ、ＴａおよびＡｕ等の導電性を有する各種金属等が採用され得る。また、下部電極の厚さは、例えば、０．２μｍ以上で且つ１μｍ以下程度であれば良い。下部電極は、例えば、スパッタリング法または蒸着法等によって形成され得る。
【００１５】
光電変換層は、下部電極の上に配されている。光電変換層は、第１半導体層と第２半導体層とを備えている。第１半導体層および第２半導体層は、この順に下部電極の上に積層されている。
【００１６】
第１半導体層は、下部電極の一主面（上面とも言う）の上に配されている。第１半導体層は、第１導電型を有する半導体を主に含んでおり、光を吸収して電荷を生じる。ここで、第１導電型を有する半導体としては、例えば、カルコパイライト系の化合物半導体であるＩ−III−VI族化合物半導体等が適用され得る。なお、第１導電型は、例えばｐ型の導電型であれば良い。
【００１７】
I−III−VI族化合物半導体とは、Ｉ−III−VI族化合物を主に含む半導体である。なお
、Ｉ−III−VI族化合物を主に含む半導体とは、半導体がＩ−III−VI族化合物を７０ｍｏｌ％以上含むことを言う。以下の記載においても、「主に含む」は「７０ｍｏｌ％以上含む」ことを意味する。Ｉ−III−VI族化合物は、Ｉ−Ｂ族元素（１１族元素とも言う）とIII−Ｂ族元素（１３族元素とも言う）とVI−Ｂ族元素（１６族元素とも言う）とを主に含む化合物である。
【００１８】
I−III−VI族化合物としては、例えば、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（ＣＩＧＳとも言う）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２（ＣＩＧＳＳとも言う）、およびＣｕＩｎＳｅ２（ＣＩＳとも言う）等が採用され得る。なお、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２は、ＣｕとＩｎとＧａとＳｅとを主に含む化合物である。また、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２は、ＣｕとＩｎとＧａとＳｅとＳとを主に含む化合物である。ここでは、第１半導体層が、ＣＩＧＳを主に含む。
【００１９】
なお、第１半導体層がＩ−III−VI族化合物半導体を主に含んでいれば、第１半導体層
の厚さが１０μｍ以下であっても、第１半導体層による光電変換の効率が高めら得る。このため、第１半導体層の厚さは、例えば、１μｍ以上で且つ３μｍ以下程度であれば良い
。
【００２０】
第１半導体層は、スパッタリング法または蒸着法等といった真空プロセスによって形成され得る。また、第１半導体層は、塗布法あるいは印刷法と称されるプロセスによっても形成され得る。塗布法あるいは印刷法では、例えば、第１半導体層に主に含まれる金属元素を含む溶液が下部電極の上に塗布され、その後、乾燥および熱処理が行われる。
【００２１】
第２半導体層は、第１半導体層の一主面（上面とも言う）の上に配されており、第１半導体層の第１導電型とは異なる第２導電型を有する半導体を主に含む。ここで、導電型が異なる半導体とは、伝導担体（キャリア）が異なる半導体である。そして、第２導電型は、例えばｎ型の導電型であれば良い。なお、第１半導体層の導電型がｎ型であり、第２半導体層の導電型がｐ型であっても良い。ここでは、第１半導体層と第２半導体層との間にヘテロ接合領域が形成されている。このため、光電変換素子１０では、ヘテロ接合領域を形成する第１半導体層と第２半導体層とにおいて光電変換が生じ得る。
【００２２】
第２半導体層は、化合物半導体を主に含む。第２半導体層に含まれる化合物半導体としては、例えば、ＣｄＳ、Ｉｎ２Ｓ３、ＺｎＳ、ＺｎＯ、Ｉｎ２Ｓｅ３、Ｉｎ（ＯＨ，Ｓ）、（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）および（Ｚｎ，Ｍｇ）Ｏ等が採用され得る。そして、第２半導体層が１Ω・ｃｍ以上の抵抗率を有していれば、リーク電流の発生が低減され得る。なお、第２半導体層は、例えば、化学浴槽堆積（ＣＢＤ）法等によって形成され得る。
【００２３】
また、第２半導体層の厚さは、例えば、１０ｎｍ以上で且つ２００ｎｍ以下程度であれば良い。第２半導体層の厚さが１００ｎｍ以上で且つ２００ｎｍ以下であれば、第２半導体層の上に受光面側電極部の透明電極がスパッタリング法等で形成される際に、第２半導体層においてダメージが生じ難い。
【００２４】
受光面側電極部は、光電変換層の一主面（上面とも言う）の上に配されている。そして、受光面側電極部は、透明電極と複数の集電電極１（図１参照）とを備えている。透明電極および集電電極１は、この順に光電変換層上に積み重ねられている。
【００２５】
透明電極は、光電変換層の一主面（上面とも言う）の上に配されている。透明電極は、例えば、ｎ型の導電型を有する透明の導電層である。透明電極は、光電変換層において生じた電荷を取り出す電極である。透明電極は、第２半導体層よりも低い抵抗率を有する材料を主に含んでいれば良い。透明電極には、いわゆる窓層と呼ばれるものが含まれても良いし、窓層と透明導電層とが含まれても良い。
【００２６】
透明電極は、禁制帯幅が広く且つ透明で低抵抗の材料を主に含んでいる。このような材料としては、例えば、ＺｎＯ、ＺｎＯの化合物、Ｓｎが含まれたＩＴＯおよびＳｎＯ２等の金属酸化物半導体等が採用され得る。ＺｎＯの化合物は、Ａｌ、Ｂ、Ｇａ、ＩｎおよびＦのうちの何れか１つの元素等が含まれたものであれば良い。
【００２７】
透明電極は、スパッタリング法、蒸着法または化学的気相成長（ＣＶＤ）法等によって形成され得る。透明電極の厚さは、例えば、０．０８μｍ以上で且つ２．０μｍ以下程度であれば良い。ここで、透明電極が、１Ω・ｃｍ未満の抵抗率と、５０Ω／□以下のシート抵抗とを有していれば、透明電極を介して光電変換層から電荷が良好に取り出され得る。
【００２８】
ここで、第２半導体層および透明電極が、第１半導体層が吸収し得る光の波長帯域に対して、光を透過させ易い性質（光透過性とも言う）を有していれば、第１半導体層における光の吸収効率の低下が低減され得る。また、透明電極の厚さが０．０５μｍ以上で且つ
０．５μｍ以下であれば、透明電極における光透過性が高められ、光電変換によって生じた電流が透明電極によって良好に伝送され得る。さらに、透明電極の絶対屈折率と第２半導体層の絶対屈折率とが略同一であれば、透明電極と第２半導体層との界面で光が反射することで生じる入射光のロスが低減され得る。
【００２９】
複数の集電電極１は、透明電極の一主面（以下、上面とも言う）の上に配されている。複数の集電電極１は、例えば、導電性ペーストが透明電極の上面の上に塗布された後に乾燥されて該導電性ペーストが固化されることで形成され得る。導電性ペーストは、例えば、透光性を有する樹脂等のバインダーに光反射率が高く且つ導電性を有する金属フィラーなどの粒子が添加されることで作製され得る。この場合、集電電極１に導電性を有する多数の粒子が含まれており、この多数の粒子が相互に接触し合うことで、集電電極１における良好な導電性が確保され得る。
【００３０】
複数の集電電極１は、光電変換層において発生して透明電極において取り出された電荷を集電する役割を担う。複数の集電電極１が配されていることで、透明電極における導電性が補われる。このため、透明電極の薄層化が可能となる。その結果、電荷の取り出し効率の確保と、透明電極における光透過性の向上とが両立し得る。
【００３１】
＜集電電極の詳細な構成＞
以下、本発明の光電変換素子の一実施形態における集電電極１についてさらに詳細な説明をする。
【００３２】
本発明の実施形態によれば、長手方向の途中に幅Ｗ１および厚さＴ１が極小値となる１つ以上の極小位置１ｂと幅Ｗ２および厚さＴ２が極大値となる１つ以上の極大位置１ａとを有する複数の線状の集電電極１が略平行に配列された光電変換素子１０であって、複数の集電電極１は、集電電極１の配列方向に、極小位置１ｂと極大位置１ａとが交互に並ぶように配列されているものである。
【００３３】
隣り合う複数の集電電極１の極小位置１ｂと極大位置１ａとが並んでいる部位を有することで、隣り合う集電電極１の間で応力集中領域２が重なることを低減することができ、クラックの発生を抑制できる。
【００３４】
また、光電変換素子１０の受光面の面内での応力分布を均一にして、局所的な応力集中を低減することができる。
【００３５】
例えば図１のように集電電極１が平行に並んだ光電変換素子１０において、図２および図３のように、集電電極１の極大位置１ａと極小位置１ｂが交互になるように並ぶことによって、極大位置１ａによる応力発生領域２（点線内）が、他の集電電極１の極大位置１ａによる応力発生領域２と重なることを低減することができる。
【００３６】
極小位置１ｂにおける幅Ｗ１は、５０〜７０μｍであり、極小位置１ｂにおける厚さＴ１は１０〜１５μｍであることが、極小位置１ｂでの直列抵抗を低減する点で好ましい。
【００３７】
一方、極小位置１ｂに対して、集電電極１の長手方向の途中に幅Ｗ２および厚さＴ２が極大値となる極大位置１ａは、光電変換素子の受光面における受光面積が減って、却って光電変換効率が低下することのない程度の幅Ｗ２と厚さＴ２であればよく、例えば、幅Ｗ２は７５〜１０５μｍ、厚さＴ２は２０〜２５μｍであることが好ましい。
【００３８】
より好ましくは、極小位置１ｂの幅Ｗ１および厚さＴ１は、極大位置１ａの幅Ｗ２および厚さＴ２に対して、５０〜７０％程度であることが望ましい。
【００３９】
なお、極小位置１ｂの両端は緩やかな勾配で幅、および厚さが太くなっていくことが、集電電極１の極小位置１ｂの両端における局所的な応力集中を避ける点で好ましい。
【００４０】
さらに本発明の実施形態によれば、集電電極１の長手方向における極大位置１ａ同士の間隔Ｄ１は、極小位置１ｂ同士の間隔Ｄ２よりも広いことが好ましい。
【００４１】
これにより、例えば図４のように、隣り合う集電電極１同士の間で応力発生領域２が重なることを低減することができるので、クラックの発生を抑制できる。
【００４２】
また、集電電極１の長手方向における極大位置１ａ間の間隔Ｄ１が、極小位置１ｂ間の間隔Ｄ２よりも相対的に広がることになるので、集電電極１の長手方向における極大位置１ａの応力発生領域２同士が重なることを低減することができ、クラックの発生を抑制することができる。
【００４３】
＜集電電極の製造プロセス＞
以下、本発明の光電変換素子の一実施形態における集電電極１の製造プロセスについて詳細な説明をする。
【００４４】
まず、本実施形態である長手方向の途中に幅Ｗ１および厚さＴ１が極小値となる１つ以上の極小位置１ｂと幅Ｗ２および厚さＴ２が極大値となる１つ以上の極大位置１ａとを有する複数の線状の集電電極１が略平行に配列されたパターンに対応するスクリーン印刷用パターンを用意する。
【００４５】
そして、スクリーン印刷で導電性ペーストを複数回重ねて塗るにあたり、長手方向の途中において厚さＴ１が極小値となる極小位置１ａについては、スクリーン印刷する回数を減らすことによって、極小位置１ａの厚さＴ１を相対的に薄くすることができる。
【００４６】
そして、スクリーン印刷で導電性ペーストを複数回重ねて塗るにあたり、長手方向の途中において厚さＴ１が極小値となる極小位置１ａについては、スクリーン印刷する回数を減らすことによって、極小位置１ａの厚さＴ１を相対的に薄くすることができる。
【００４７】
以上、薄膜型太陽電池を用いて説明したが、これに限らず例えば、結晶型太陽電池等にも適用可能である。
【符号の説明】
【００４８】
１：集電電極
１ａ：極大位置
１ｂ：極小位置
２：応力発生領域
１０：光電変換素子
Ｗ１：極小位置の幅
Ｗ２：極大位置の幅
Ｔ１：極小位置の厚さ
Ｔ２：極大位置の厚さ
Ｄ１：集電電極の長手方向における極大位置同士の間隔
Ｄ２：集電電極の長手方向における極小位置同士の間隔
【図１】
2014127507.tif 000003
【図２】
2014127507.tif 000004
【図３】
2014127507.tif 000005
【図４】
2014127507.tif 000006