(57)【要約】 【課題】表示品位の良好な液晶表示装置を提供する。【解決手段】マトリクス状に配置された画素電極ＰＥと、画素電極ＣＥが配列した行に沿って配置されたゲート配線Ｇと、画素電極ＰＥが配列した列に沿って配置されたソース配線Ｓと、ゲート配線Ｇとソース配線Ｓとが交差した位置近傍に配置されたスイッチング素子ＳＷと、スイッチング素子ＳＷの下層に配置された遮光層ＬＳと、を備えたアレイ基板ＡＲと、複数の画素電極ＰＥと対向した共通電極ＣＥ、を備えた対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備え、遮光層ＬＳは、ゲート配線Ｇが延びた方向に並ぶ偶数のソース配線Ｓと交差して延びている液晶表示装置。【選択図】図１
2014228834.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って配置されたゲート配線と、前記画素電極が配列した列に沿って配置されたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、前記スイッチング素子の下層に配置された遮光層と、を備えたアレイ基板と、
複数の画素電極と対向した共通電極、を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
前記遮光層は、前記ゲート配線が延びた方向に並ぶ偶数の前記ソース配線と交差して延びている液晶表示装置。
【請求項２】
ソース配線は、各フレームの所定の水平期間において正極性の信号が印加される第１ソース配線と、負極性の信号が印加される第２ソース配線とを備え、
前記遮光層のそれぞれが交差した偶数の前記ソース配線は、前記第１ソース配線と前記第２ソース配線は同数である請求項１記載の液晶表示装置。
【請求項３】
前記遮光層は、前記ゲート配線の下層において前記ゲート配線と略平行に延びている請求項１又は請求項２記載の液晶表示装置。
【請求項４】
前記対向基板は複数種類の着色層を含むカラーフィルタを備え、
前記遮光層は、周期的に並ぶ複数種類の前記着色層の偶数周期と対向した領域に渡って配置されている請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
【請求項５】
前記ソース配線が延びた方向に隣接した前記行において、前記遮光層の端部は前記ゲート配線が延びた方向の異なる位置に配置している請求項１又は請求項２記載の液晶表示装置。
【請求項６】
前記遮光層は、前記ゲート配線が延びた方向に並んだ全ての前記ソース配線と交差している請求項１乃至請求項５のいずれか１項記載の液晶表示装置。
【請求項７】
各フレームにおいて、前記ゲート配線が延びた方向に隣接した前記ソース配線には互いに異なる極性の信号が印加され、各ソース配線に印加される信号の極性はフレーム毎に反転する請求項１乃至請求項６のいずれか１項記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から様々な電子機器の表示装置として採用されている。
【０００３】
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した画素を含むアクティブエリアを備えている。アクティブエリアには、画素が配列した行に沿って延びたゲート配線と、列に沿って延びたソース配線と、ソース配線とゲート配線とが交差した位置近傍に配置されたスイッチング素子とを備えている。
【０００４】
液晶表示装置では、例えばフレーム毎に液晶に印加する電圧の極性を反転する交番電界駆動を行っている。例えば、カラム反転駆動では各フレームにおいてソース配線に沿ったカラム毎に極性が反転した極性パタンであり、ドット反転駆動では各フレームにおいて異なる極性の画素が市松模様状に並んだ極性パタンである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１０１２０号公報
【特許文献２】特開２００８−１９７３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態によれば、表示品位の良好な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態によれば、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って配置されたゲート配線と、前記画素電極が配列した列に沿って配置されたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、前記スイッチング素子および前記ゲート配線の下層に配置された遮光層と、を備えたアレイ基板と、複数の画素電極と対向した共通電極、を備えた対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、前記遮光層は、前記ゲート配線が延びた方向に並ぶ偶数のソース配線と交差して延びている液晶表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態の液晶表示装置の一構成例を概略的に示す図である。
【図２】図２は、実施形態の液晶表示装置のアクティブエリアの一構成例を概略的に示す図である。
【図３】図３は、図２に示した液晶表示パネルをＩＩＩ−ＩＩＩ線で切断したときの断面構造を概略的に示す断面図。
【図４】図４は、アクティブエリアＡＣＴの一部において、遮光層ＬＳが配置される位置を説明するための図。
【図５】図５は、遮光層ＬＳと、ゲート配線Ｇ、ソース配線Ｓ、ドレイン配線ＳＣとの間に生じる容量の一例を示す図。
【図６】図６は、本実施形態の液晶表示装置のアクティブエリアの他の構成例を概略的に示す図である。
【発明を実施するための形態】
【０００９】
以下、実施形態の液晶表示装置について、図面を参照して詳細に説明する。  
図１は、実施形態の液晶表示装置の一構成例を概略的に示す図である。
【００１０】
本実施形態の液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１１】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
【００１２】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１３】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。補助容量Ｃｃｓは、例えば補助容量線Ｃとスイッチング素子ＳＷのドレイン配線（半導体層）との間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部（図示せず）と電気的に接続されている。
【００１４】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。
【００１５】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
【００１６】
画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００１７】
アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部（図示せず）を備えている。この給電部は、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部と電気的に接続されている。
【００１８】
図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。
【００１９】
図示した画素ＰＸは、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。カラー表示タイプの液晶表示パネルの場合、画素ＰＸは複数種類の色画素を含む。本実施形態では、例えば画素ＰＸは赤色画素ＰＸ（Ｒ）と、緑色画素ＰＸ（Ｇ）と、青色画素ＰＸ（Ｂ）を含む。各色画素は、ソース配線Ｓが延びた方向に沿って並んでいる。複数種類の色画素はゲート配線Ｇが延びた方向に沿って周期的に並んでいる。
【００２０】
ゲート配線Ｇは、第１方向Ｘに沿って延びている。補助容量線Ｃは、ゲート配線Ｇを挟んで第１方向Ｘに沿って延びている。ソース配線Ｓは、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓの間に配置されている。また、画素電極ＰＥは、隣接した補助容量線Ｃの間に配置されている。
【００２１】
ソース配線Ｓは、第１方向に隣接した画素ＰＸの境界に跨って配置されている。また、ゲート配線Ｇは、画素ＰＸの第２方向Ｙの略中央に配置されている。補助容量線Ｃは、第２方向Ｙに隣接した画素ＰＸの境界に跨って配置されている。
【００２２】
スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓの交点に設けられ、ドレイン配線ＳＣはソース配線Ｓ及び補助容量線Ｃに沿って延長され、補助容量線Ｃと重なる領域に形成されたコンタクトホールＣＨ１、ＣＨ２を介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ及び補助容量線Ｃと重なる領域に設けられ、ソース配線Ｓ及び補助容量線Ｃと重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
【００２３】
スイッチング素子ＳＷの下層には、遮光層ＬＳが配置されている。遮光層ＬＳは、ゲート配線Ｇとソース配線Ｓとが交差した部分に配置されるとともに、ゲート配線Ｇの下層において第１方向Ｘに沿って延び、後述するように少なくとも第１方向Ｘに隣接した偶数の画素ＰＸに渡って配置されている。
【００２４】
図３は、図２に示した液晶表示パネルをＩＩＩ−ＩＩＩ線で切断したときの断面構造を概略的に示す断面図である。
【００２５】
アレイ基板ＡＲは、透明絶縁基板ＳＢ１と、遮光層ＬＳと、ドレイン配線ＳＣと、ゲート配線Ｇと、補助容量線Ｃと、ソース配線Ｓと、コンタクト電極Ｅ１と、画素電極ＰＥと、第１配向膜ＡＬ１と、を備えている。
【００２６】
遮光層ＬＳは、透明絶縁基板ＳＢ１上に配置され、第１層間絶縁膜Ｌ１によって覆われている。
【００２７】
ドレイン配線ＳＣは、第１層間絶縁膜Ｌ１上に配置され、第２層間絶縁膜Ｌ２に覆われている。ドレイン配線ＳＣは、ポリシリコンあるいはアモルファスシリコン等の半導体により形成されている。
【００２８】
ゲート配線Ｇおよび補助容量線Ｃは第２層間絶縁膜Ｌ２上に配置され、第３層間絶縁膜Ｌ３に覆われている。ゲート配線Ｇは遮光層ＬＳの上層に配置され、ドレイン配線ＳＣと２カ所で交差するように分岐している。補助容量線Ｃは第２層間絶縁膜Ｌ２を介してドレイン配線ＳＣと対向するように配置され、ドレイン配線ＳＣとの間に補助容量を形成する。補助容量線Ｃは、ドレイン配線ＳＣ上で一部が除去されている。
【００２９】
ソース配線Ｓおよびコンタクト電極Ｅ１は、第３層間絶縁膜Ｌ３上に配置され、第４層間絶縁膜Ｌ４に覆われている。ソース配線Ｓは、ゲート配線Ｇの一方側において、第２層間絶縁膜Ｌ２及び第３層間絶縁膜Ｌ３に設けられたコンタクトホールＣＨ３においてドレイン配線ＳＣと電気的に接続している。コンタクト電極Ｅ１は、ゲート配線Ｇの他方側において、第２層間絶縁膜Ｌ２および第３層間絶縁膜Ｌ３に設けられたコンタクトホールＣＨ１においてドレイン配線ＳＣと電気的に接続している。
【００３０】
画素電極ＰＥは、第４層間絶縁膜Ｌ４上に配置され、第１配向膜ＡＬ１に覆われている。画素電極ＰＥは、第４層間絶縁膜Ｌ４に設けられたコンタクトホールＣＨ２においてコンタクト電極Ｅ１と電気的に接続している。すなわち、画素電極ＰＥは、コンタクト電極Ｅ１を介してドレイン配線ＳＣと電気的に接続している。
【００３１】
対向基板ＣＴは、透明絶縁基板（図示せず）と、ブラックマトリクス（図示せず）と、カラーフィルタ（図示せず）と、共通電極（図示せず）と、第２配向膜ＡＬ２と、を備えている。
【００３２】
カラーフィルタは、赤色画素ＰＸ（Ｒ）に配置された赤色着色層（図示せず）と、緑色画素ＰＸ（Ｇ）に配置された緑色着色層（図示せず）と、青色画素ＰＸ（Ｂ）に配置された青色着色層（図示せず）と、を備えている。隣接した着色層の境界にはブラックマトリクスが配置されている。
【００３３】
第２配向膜ＡＬ２は対向基板ＣＴの表面を覆うとともに、第１配向膜ＡＬ１と対向している
図４は、アクティブエリアＡＣＴの一部において、遮光層ＬＳが配置される位置を説明するための図である。
【００３４】
遮光層ＬＳは、ゲート配線Ｇが延びた方向に並ぶ偶数の画素ＰＸに渡って配置され、偶数のソース配線Ｓと交差している。カラー表示タイプの液晶表示装置では、遮光層ＬＳは、周期的に並ぶカラーフィルタの着色層の偶数周期分の画素ＰＸに渡って配置されることが望ましい。その場合、遮光層ＬＳは、複数種類の着色層の偶数周期と対向した領域に渡って配置され、偶数本のソース配線Ｓと交差する。したがって、赤色着色層、緑色着色層、および、青色着色層が、第１方向Ｘに周期的に並んでいる場合、遮光層ＬＳは、第１方向Ｘに並んだ少なくとも６つの画素ＰＸに渡って配置される。
【００３５】
すなわち、ソース配線Ｓ（Ｓ１〜Ｓｍ）は、各フレームの所定の水平期間において正極性の信号が印加されるソース配線（第１ソース配線）と、負極性の信号が印加されるソース配線（第２ソース配線）とを備え、遮光層ＬＳのそれぞれが交差した偶数のソース配線Ｓは、第１ソース配線と第２ソース配線とを同数だけ含んでいる。ここで、例えばカラム反転駆動を行う場合には第１ソース配線と第２ソース配線とはフレーム毎に入れ替わり、ドット反転駆動を行う場合第１ソース配線と第２ソース配線とは水平期間単位で入れ替わる。
【００３６】
さらに、ソース配線Ｓが延びた方向に隣接した画素ＰＸの行について、遮光層ＬＳの端部はゲート配線Ｇが延びた方向の異なる位置に配置している。換言すると、遮光層ＬＳの端部は、第２方向Ｙに並ばないように配置している。
【００３７】
上記のように遮光層ＬＳを配置すると、ソース配線Ｓの電位変動が生じた場合でも、遮光層ＬＳには正極性の信号による電位変動と、負極性の信号による電位変動とが重畳するため、この電位変動はある程度相殺されて小さくなる。
【００３８】
以下に、遮光層ＬＳを介して液晶容量Ｃｌｃが変動するメカニズムの一例を説明する。  
図５は、遮光層ＬＳと、ゲート配線Ｇ、ソース配線Ｓ、ドレイン配線ＳＣとの間に生じる容量の一例を示す図である。
【００３９】
各画素ＰＸには、図１に示すように画素電極ＰＥと共通電極ＣＥとの間に生じる液晶容量Ｃｌｃと、補助容量線Ｃとドレイン配線ＳＣとの間に生じる補助容量Ｃｃｓと、画素電極ＰＥと自ソース配線Ｓとの間に生じる寄生容量Ｃｐ１と、画素電極ＰＥと隣接ソース配線Ｓとの間に生じる寄生容量Ｃｐ２と、画素電極ＰＥとゲート配線Ｇとの間に生じる寄生容量Ｃｇｓと、の各種容量が生じる。
【００４０】
なお、自ソース配線Ｓは、画素電極ＰＥがスイッチング素子ＳＷを介して電気的に接続するソース配線であって、隣接ソース配線Ｓは、画素電極ＰＥが電気的に接続していないソース配線である。
【００４１】
ここで、画素電極ＰＥの電位は、遮光層ＬＳを介してソース配線Ｓの電位変動やゲート配線の電位変動に応じて変化することがある。ここでは、遮光層ＬＳとゲート配線Ｇとの間に生じる合成容量Ｃ＿ｌｓ＿ｇａｔｅと、遮光層ＬＳとソース配線Ｓとの間に生じる合成容量Ｃ＿ｌｓ＿ｓｉｇ＿ｔｏｔａｌと、遮光層ＬＳとドレイン配線ＳＣとの間に生じる合成容量Ｃ＿ｌｓ＿ｐｉｘと、について説明する。
【００４２】
ゲート配線Ｇと遮光層ＬＳとの間に生じる合成容量Ｃ＿ｌｓ＿ｇａｔｅは、ゲート配線Ｇの電位変動に応じて大きさが変わるが、画素電極ＰＥの電位が保持されている期間はゲート配線Ｇの電位は略一定であるため、この合成容量Ｃ＿ｌｓ＿ｇａｔｅが液晶容量Ｃｌｃに与える影響は小さい。
【００４３】
ソース配線Ｓと遮光層ＬＳとの間に生じる合成容量Ｃ_ｌｓ_ｓｉｇ_ｔｏｔａｌは、ソース配線Ｓの電位変動に応じて大きさが変わり、合成容量Ｃ_ｌｓ_ｓｉｇ_ｔｏｔａｌを介して遮光層ＬＳの電位が変動する。遮光層ＬＳの電位変動をΔＶｌｓとし、ソース配線Ｓの電位変動をΔＶｓｉｇとすると、この電位変動ΔＶｌｓは下記の式で表すことができる。
【００４４】
ΔＶｌｓ＝（Ｃ＿ｌｓ＿ｓｉｇ＿ｔｏｔａｌ／Ｃｌｓ＿ｔｏｔａｌ）×ΔＶｓｉｇ  
ここで、Ｃｌｓ_ｔｏｔａｌ＝Ｃ_ｌｓ_ｇａｔｅ＋Ｃ_ｌｓ_ｓｉｇ_ｔｏｔａｌ＋Ｃ_ｌｓ_ｐｉｘである。
【００４５】
液晶容量Ｃｌｃが保持されている期間において、遮光層ＬＳの電位が変動すると、遮光層ＬＳとドレイン配線ＳＣとの間に生じる寄生容量Ｃ_ｌｓ_ｐｉｘを介してドレイン配線ＳＣの電位が変動する。ドレイン配線ＳＣは、画素電極ＰＥと電気的に接続しているため、ドレイン配線ＳＣの電位変動により画素電極ＰＥの電位が変動する。画素電極ＰＥの電位変動ΔＶｐｉｘは、下記の式で表すことができる。  
ΔＶｐｉｘ＝（Ｃ＿ｌｓ＿ｐｉｘ／Ｃｔｏｔａｌ）×ΔＶｌｓ  
なお、Ｃｔｏｔａｌ＝Ｃｃｓ＋Ｃｌｃ＋Ｃｇｓ＋Ｃｐ１＋Ｃｐ２である。
【００４６】
ここで、ソース配線Ｓの電位変動ΔＶｌｓは、ソース配線Ｓに正極性の信号が印加されているときと、負極性の信号が印加されているときとで符号が逆になる。したがって、遮光層ＬＳを、正極性の信号が印加されるソース配線Ｓと負極性の信号が印加されるソース配線Ｓとの両方と交差して配置されることにより、各遮光層ＬＳに対するソース配線Ｓの電位変動ΔＶｌｓが正極側と負極側とで相殺されて小さくなり、結果として画素電極ＰＥの電位変動ΔＶｐｉｘも小さくなる。
【００４７】
本実施形態では、遮光層ＬＳは、ゲート配線Ｇが延びた方向において隣接した６つの画素ＰＸ、より具体的には、６つのスイッチング素子ＳＷおよびこれらのスイッチング素子ＳＷのゲート電位を制御するゲート配線Ｇの下層に配置されている。したがって、各遮光層ＬＳは第１方向Ｘに隣接した６つのソース配線Ｓと交差し、遮光層ＬＳの電位は第１方向Ｘに隣接した６つのソース配線Ｓの電位変動ΔＶｌｓの合計により変動する。
【００４８】
例えば、液晶表示パネルＬＰＮの極性反転方式としてカラム反転駆動を採用した場合、および、ドット反転駆動を採用した場合、各フレームの所定の水平期間において第１方向Ｘに隣り合ったソース配線Ｓには異なる極性の信号が印加される。したがって、遮光層ＬＳの電位変動は、正極性の信号が印加される３つのソース配線Ｓの電位変動ΔＶｌｓと、負極性の信号が印加される３つのソース配線Ｓの電位変動ΔＶｌｓとで相殺されるため、抑制される。この結果、遮光層ＬＳの電位変動に起因する液晶容量Ｃｌｃの変動が抑制されるため、表示品位の劣化を回避することができる。
【００４９】
さらに、本実施形態では、遮光層ＬＳの端部が第２方向Ｙに並ばないように配置している。したがって、例えば遮光層ＬＳの境界近傍において、隣接した遮光層ＬＳの電位変動が異なることによりライン状の表示ムラが発生することを回避することができる。
【００５０】
図６は、本実施形態の液晶表示装置のアクティブエリアの他の構成例を概略的に示す図である。  
この例では、画素ＰＸの構成が上述の例と異なっている。すなわち、画素電極ＰＥは、第２方向Ｙに並んだゲート配線Ｇの間に配置されている。補助容量線Ｃは、ゲート配線Ｇの間において第１方向Ｘに延びている。ドレイン配線ＳＣは、ソース配線Ｓに沿ってゲート配線Ｇと交差するように延び、補助容量線Ｃの下層で広がって補助容量Ｃｃｓを形成している。ゲート配線Ｇは、ドレイン配線ＳＣと２カ所で交差するように分岐している。
【００５１】
この例においても、遮光層ＬＳは、スイッチング素子ＳＷとゲート配線Ｇとの下層において、ゲート配線Ｇが延びた方向に並ぶ偶数の画素ＰＸに渡って配置されている。カラー表示タイプの液晶表示装置では、赤色着色層、緑色着色層、および、青色着色層が、第１方向Ｘに周期的に並んでいる場合、遮光層ＬＳは、第１方向Ｘに並んだ少なくとも６つの画素ＰＸに渡って配置される。
【００５２】
さらに、ソース配線Ｓが延びた方向に隣接した画素ＰＸの行について、遮光層ＬＳの端部はゲート配線Ｇが延びた方向の異なる位置に配置している。換言すると、遮光層ＬＳの端部は、第２方向Ｙに並ばないように配置している。
【００５３】
図６に示すように遮光層ＬＳを配置すると、上述の例と同様に、ソース配線Ｓの電位変動が生じた場合でも、遮光層ＬＳには正極性の信号による電位変動と、負極性の信号による電位変動とが重畳するため、この電位変動はある程度相殺されて小さくなり、液晶容量Ｃｌｃが変動することを抑制することができる。
【００５４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５５】
例えば、上述の実施形態では、遮光層ＬＳは第１方向Ｘに並んだ６つのソース配線Ｓと交差するように配置され、第１方向Ｘに並んだ画素の行に沿って複数の遮光層ＬＳが並んで配置されていたが、遮光層ＬＳは第１方向ＸにおけるアクティブエリアＡＣＴの一端から他端まで連続して延びていても構わない。すなわち、遮光層ＬＳは、第１方向Ｘに並んだ全てのソース配線Ｓ（Ｓ１〜Ｓｍ）と交差して延びていてもよい。その場合であっても、上述の実施形態と同様の効果を得ることができる。
【００５６】
更に、上述の実施形態では共通電極ＣＥは対向基板ＣＴに配置されていたが、共通電極ＣＥはアレイ基板ＡＲに配置され、画素電極ＰＥと共通電極ＣＥとの間に生じる横電界（フリンジ電界を含む）により液晶分子の配向を制御する液晶表示装置にも本実施形態を適用可能である。
【００５７】
また、上述の実施形態では、液晶表示パネルＬＰＮの極性反転方式としてカラム反転駆動を採用した場合、画素ＰＸの１列毎に極性を反転してもよく、ＲＧＢの３列の画素ＰＸ単位で極性を反転してもよい。すなわち、各フレームにおいて、ゲート配線Ｇが延びた方向に隣接したソース配線Ｓには、１列毎あるいはＲＧＢの３列毎で互いに異なる極性の信号が印加され、各ソース配線Ｓに印加される信号の極性はフレーム毎に反転する。いずれの場合であっても上述の実施形態と同様の効果を得ることができる。
【符号の説明】
【００５８】
ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＡＣＴ…アクティブエリア、ＰＸ…画素、ＰＸ（Ｒ）…赤色画素、ＰＸ（Ｇ）…緑色画素、ＰＸ（Ｂ）…青色画素、Ｇ…ゲート配線、Ｃ…補助容量線、Ｓ…ソース配線、Ｘ…第１方向、Ｙ…第２方向、ＧＤ…ゲートドライバ、ＳＤ…ソースドライバ、ＳＷ…スイッチング素子、ＳＣ…ドレイン配線、ＰＥ…画素電極、ＣＥ…共通電極、ＬＳ…遮光層、Ｃｃｓ…補助容量、Ｃｐ１、Ｃｐ２、Ｃｇｓ…寄生容量、Ｃｌｃ…液晶容量、ＣＨ１〜ＣＨ３…コンタクトホール。
【図１】
2014228834.tif 000003
【図２】
2014228834.tif 000004
【図３】
2014228834.tif 000005
【図４】
2014228834.tif 000006
【図５】
2014228834.tif 000007
【図６】
2014228834.tif 000008