(57)【要約】      （修正有）【課題】半導体チップ間の配線長の短縮化による回路の高速化及びデバイス厚さの最小化と、トランジスタ周辺部における放熱効果とを両立することが可能な積層型半導体装置、半導体チップ、ならびに積層型半導体装置の製造方法を提供する。【解決手段】埋込み酸化膜１２上に、ＳＯＩトランジスタ３０の２つの拡散層１４ａ，１４ｂが形成されたＳｉ層１３を備えた半導体チップ１０が複数積層された積層型半導体装置１００であって、これら複数の半導体チップ１０のうちの少なくとも一つが、埋込み酸化膜１２において、ＳＯＩトランジスタ３０の一方または両方の拡散層１４ａ，１４ｂに接続する電極１７の非形成部位に一又は二以上の放熱孔１９を備え、これら複数の半導体チップ１０が備える複数の放熱孔１９のうち、少なくとも一の放熱孔１９は、埋込み酸化物層１２の側面に通じていることを特徴とする。【選択図】図１
2014082253.tif 000002
【特許請求の範囲】
【請求項１】
埋込み酸化膜上に、ＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備えた半導体チップが複数積層された積層型半導体装置であって、
これら複数の前記半導体チップのうちの少なくとも一つが、前記埋込み酸化膜において、前記ＳＯＩトランジスタの一方または両方の拡散層に接続する電極の非形成部位に一又は二以上の放熱孔を備え、
これら複数の前記半導体チップが備える複数の放熱孔のうち、少なくとも一の放熱孔は、前記埋込み酸化物層の側面に通じていることを特徴とする積層型半導体装置。
【請求項２】
前記放熱孔に、放熱材料が充填されていることを特徴とする請求項１に記載の積層型半導体装置。
【請求項３】
前記放熱材料が、絶縁材料からなることを特徴とする請求項２に記載の積層型半導体装置。
【請求項４】
前記放熱孔が、平面視して、前記ＳＯＩトランジスタの一方または両方の拡散層、及び／又は、２つの前記拡散層間のチャネルとなる領域に重なるように配置されていることを特徴とする請求項１〜３の何れか一項に記載の積層型半導体装置。
【請求項５】
前記放熱孔が、平面視して、格子状に配置されていることを特徴とする請求項１〜４の何れか一項に記載の積層型半導体装置。
【請求項６】
上下に積層された各前記半導体チップの前記放熱孔が連通していることを特徴とする請求項１〜５の何れか一項に記載の積層型半導体装置。
【請求項７】
複数積層されて積層型半導体装置を構成する半導体チップであって、
前記半導体チップは、埋込み酸化膜上に、ＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備え、
前記埋込み酸化膜において、前記ＳＯＩトランジスタの一方または両方の拡散層に接続する電極の非形成部位に一又は二以上の放熱孔を備え、
少なくとの一の放熱孔は、前記埋込み酸化膜の側面に通じていることを特徴とする半導体チップ。
【請求項８】
埋込み酸化膜上にＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備え、さらに当該Ｓｉ層上であって、隣接する前記拡散層間にゲート電極を備えたＳＯＩトランジスタを具備する半導体チップを複数積層する積層型半導体装置の製造方法であって、
前記半導体チップに別の前記半導体チップを積層する前に、
前記埋め込み絶縁膜において、前記ＳＯＩトランジスタの一方または両方の拡散層の下方に電極用溝を形成し、当該電極用溝内に電極を形成するとともに、当該電極の非形成領域に放熱孔を形成する工程を備えることを特徴とする積層型半導体装置の製造方法。
【請求項９】
前記放熱孔を形成する工程の後に、前記放熱孔内に放熱材料を充填することを特徴とする請求項８に記載の積層型半導体装置の製造方法。
【請求項１０】
前記電極溝と前記放熱孔を同時に形成することを特徴とする請求項８または９に記載の積層型半導体装置の製造方法。
【請求項１１】
前記半導体チップに別の前記半導体チップを積層した後に、
上下に積層された各前記半導体チップの前記放熱孔を連通させることを特徴とする請求項８〜１０の何れか一項に記載の積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体装置、半導体チップならびに積層型半導体装置の製造方法に関し、特に、放熱効果の高い、積層型半導体装置、半導体チップならびに積層型半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の高集積化を図るために、トランジスタを含む回路基板（半導体チップ）を薄片化して積層する積層型半導体装置が知られている。
半導体集積回路は動作の際に電力を消費し、その過程で発熱する。積層型のデバイスにおいては、各層の集積回路間に熱伝導率の小さいシリコン酸化膜(ＳｉＯ２膜）からなる層間絶縁膜が介在するため、デバイス内部、特にトランジスタ周辺部に熱がこもり、デバイスの温度が上昇して動作に悪影響を与えるという問題があつた。
【０００３】
特許文献１に記載された従来の積層型半導体装置では、シリコン基板内において、デバイス側面に達する溝を形成し、当該溝に放熱用材料を埋め込むことで、シリコン基板上に形成したトランジスタからの熱を効率よく放熱させている。
また、特許文献２に記載された従来の積層型半導体装置では、ＳＯＩ基板上にトランジスタが形成され、拡散層に直結する裏面配線により集積回路が接続されて積層されるため、層間の配線長が短く抵抗が小さいために、回路の高速化に適し、全体のデバイス厚さも最小化できるという利点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３３４９６８号公報
【特許文献２】特開平１−１８２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の積層型半導体装置では、溝を形成するためにシリコン基板のエッチング工程の追加が必要なため、製造工程が複雑になる問題があった。また、トランジスタに影響を与えずに溝を形成するためには各回路基板（半導体チップ）を厚くしておく必要がある。そのため、層間を接続する配線も長くなってしまい、その結果、抵抗が増大して回路動作が遅くなり、全体のデバイス厚さが増大する、という課題があった。
【０００６】
また、特許文献２の積層型半導体装置では、層間の配線長を短くでき、抵抗を小さくできる利点はあるものの、放熱に関しては、トランジスタが熱伝導率の小さい埋め込み酸化膜（ＢＯＸ層）上に配置されているため、特許文献１のようなシリコン基板で形成する積層型半導体装置以上に、トランジスタ周辺部に熱がこもりやすいという課題があった。
このように、特許文献１、２に記載された従来の積層型半導体装置では、回路の高速化およびデバイス厚さの短縮と、トランジスタ周辺部における放熱効果とを両立することが困難であった。
【０００７】
本発明はこのような実情に鑑みてなされたものであり、半導体チップ間の配線長の短縮化による回路の高速化及びデバイス厚さの最小化と、トランジスタ周辺部における放熱効果とを両立することが可能な半導体装置、半導体チップ、ならびに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の要旨は以下の通りである。
[１]上記課題を解決するため、本発明による積層型半導体装置は、埋込み酸化膜上に、ＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備えた半導体チップが複数積層された積層型半導体装置であって、これら複数の前記半導体チップのうちの少なくとも一つが、前記埋込み酸化膜において、前記ＳＯＩトランジスタの一方または両方の拡散層に接続する電極の非形成部位に一又は二以上の放熱孔を備え、これら複数の前記半導体チップが備える複数の放熱孔のうち、少なくとも一の放熱孔は、前記埋込み酸化物層の側面に通じていることを特徴とする。
[２]上記[１]に記載の積層型半導体装置において、前記放熱孔に、放熱材料が充填されていることを特徴とする。
[３]上記[２]に記載の積層型半導体装置において、前記放熱材料が、絶縁材料からなることを特徴とする。
[４]上記[１]〜[３]の何れか一項に記載の積層型半導体装置において、前記放熱孔が、平面視して、前記ＳＯＩトランジスタの一方または両方の拡散層、及び／又は、２つの前記拡散層間のチャネルとなる領域に重なるように配置されていることを特徴とする。
[５]上記[１]〜[４]の何れか一項に記載の積層型半導体装置において、前記放熱孔が、平面視して、格子状に配置されていることを特徴とする。
[６]上記[１]〜[５]の何れか一項に記載の積層型半導体装置において、上下に積層された各前記半導体チップの前記放熱孔が連通していることを特徴とする。
【０００９】
[７]上記課題を解決するため、本発明による半導体チップは、複数積層されて積層型半導体装置を構成する半導体チップであって、前記半導体チップは、埋込み酸化膜上に、ＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備え、前記埋込み酸化膜において、前記ＳＯＩトランジスタの一方または両方の拡散層に接続する電極の非形成部位に一又は二以上の放熱孔を備え、少なくとの一の放熱孔は、前記埋込み酸化膜の側面に通じていることを特徴とする。
【００１０】
[８]上記課題を解決するため、本発明による積層型半導体装置の製造方法は、埋込み酸化膜上にＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備え、さらに当該Ｓｉ層上であって、隣接する前記拡散層間にゲート電極を備えたＳＯＩトランジスタを具備する半導体チップを複数積層する積層型半導体装置の製造方法であって、前記半導体チップに別の前記半導体チップを積層する前に、前記埋め込み絶縁膜において、前記ＳＯＩトランジスタの一方または両方の拡散層の下方に電極用溝を形成し、当該電極用溝内に電極を形成するとともに、当該電極の非形成領域に放熱孔を形成する工程を備えることを特徴とする。
[９]上記[８]に記載の積層型半導体装置の製造方法において、前記放熱孔を形成する工程の後に、前記放熱孔内に放熱材料を充填することを特徴とする。
[１０]上記[８]または[９]に記載の積層型半導体装置の製造方法において、前記電極溝と前記放熱孔を同時に形成することを特徴とする。
[１１]上記[８]〜[１０]の何れか一項に記載の積層型半導体装置の製造方法において、前記半導体チップに別の前記半導体チップを積層した後に、上下に積層された各前記半導体チップの前記放熱孔を連通させることを特徴とする。
【発明の効果】
【００１１】
本発明の積層型半導体装置によれば、積層する半導体チップのうちの少なくとも一つの埋込み酸化膜において、ＳＯＩトランジスタの一方または両方の拡散層に接続する電極の非形成部位に一又は二以上の放熱孔を備え、さらに、これら複数の放熱孔のうち、少なくとも一の放熱孔が埋込み酸化物層の側面に通じている。つまり、ＳＯＩトランジスタの拡散層が形成されているＳｉ層下の埋め込み絶縁膜に、電極及び放熱孔を備えるため、電極や放熱孔を形成するためにＳｉ層の厚みを確保する必要がなく、半導体チップ間の配線長を短くでき、低抵抗化が実現可能となり、回路の高速化を十分に達成することができる。また、埋め込み絶縁膜に放熱孔を備えるとともに、これら放熱孔のうち、少なくとも一の放熱孔が埋込み酸化物層の側面に通じるよう形成されているため、当該放熱孔を例えば外気や冷却水等の冷却手段の通路として作用させることができ、半導体装置の厚みに影響を及ぼすことなく、トランジスタから発生した熱を効率良く放熱させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態である積層型半導体装置の断面模式図である。
【図２】本発明の第１の実施形態である積層型半導体装置の斜視模式図である。
【図３】本発明の第１の実施形態である積層型半導体装置の製造工程を説明するための断面模式図である。
【図４】本発明の第１の実施形態の変形例である積層型半導体装置の断面模式図である。
【図５】本発明の第１の実施形態の変形例である積層型半導体装置の製造方法を説明するための断面模式図である。
【図６】本発明の第１の実施形態の変形例である積層型半導体装置における放熱孔の構造を説明するための斜視模式図である。
【図７】本発明の第１の実施形態である積層型半導体装置の断面模式図である。
【図８】本発明の第１の実施形態である積層型半導体装置の斜視模式図である。
【図９】本発明の第１の実施形態である積層型半導体装置の製造工程を説明するための断面模式図である。
【発明を実施するための形態】
【００１３】
以下、本発明の積層型半導体装置、半導体チップならびに積層型半導体装置の製造方法について、図面を参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００１４】
＜第１実施形態＞
（積層型半導体装置（第１の実施形態））
まず図１に示す、本発明の第１の実施形態である積層型半導体装置１００について説明する。
なお、図１は、本発明の第１の実施形態である積層型半導体装置１００の断面模式図であるが、この積層型半導体装置１００の特徴部分を見易くするために、一部の構成を省略して示している。
また、本実施形態では、完全空乏型（Ｆｕｌｌｙ−Ｄｅｐｌｅｔｅｄ：ＦＤ）のＳＯＩを適用した積層型半導体装置を例に挙げて説明するが、部分空乏型（Ｐａｒｔｉａｌｌｙ−Ｄｅｐｌｅｔｅｄ：ＰＤ）のＳＯＩについても本発明の効果を損なわない範囲で適用することができる。
【００１５】
本実施形態である積層型半導体装置１００は、図１に示すように、埋込み酸化膜１２上に、ＳＯＩトランジスタ３０の２つの拡散層（不純物拡散層）１４ａ、１４ｂが形成されたＳｉ層（ＳＯＩ層）１３を備えた半導体チップ１０が複数積層された積層型半導体装置１００であって、これら複数の半導体チップ１０のうちの少なくとも一つが、埋込み酸化膜１２において、ＳＯＩトランジスタ３０の一方の拡散層１４ｂに接続する電極１７の非形成部位に一又は二以上の放熱孔１９を備え、これら複数の半導体チップ１０が備える複数の放熱孔１９のうち、少なくとも一の放熱孔１９は、埋込み酸化膜１２の側面に通じている。
なお、図１において電極１７は、ＳＯＩトランジスタ３０の２つの拡散層のうち、一方の拡散層１４ｂのみに接続した構造であり、以下の説明でも当該構造について説明するが、本実施形態では当該構造に限らず、ＳＯＩトランジスタの両方の拡散層１４ａ、１４ｂに接続した構造であってもよい。
【００１６】
本実施形態における半導体装置１００は、図１に示すように、埋込み酸化膜（ＳｉＯ２膜）１２と、Ｓｉ層１３と、当該Ｓｉ層１３に形成された拡散層１４ａ、１４ｂ及びＳｉ層１３上に形成されたゲート電極１５からなるＳＯＩトランジスタ３０と、ＳＯＩトランジスタ３０の一方の拡散層１４ｂに接続する電極１７と、Ｓｉ層１３上に形成された層間絶縁膜１６と、素子分離用酸化層４１からなる半導体チップ１０が複数積層されてなり、埋込み酸化膜１２において、一方の拡散層１４ｂに接続する電極１７の非形成部位に一又は二以上の放熱孔１９を備えている。
また、各半導体チップ１０は、層間絶縁膜１６に形成された配線１８によって、下層の半導体チップ１０における一方の拡散層１４ｂと上層の半導体チップ１０の電極１７とが接続されている。
【００１７】
図１に示すように、本実施形態における積層型半導体装置１００は、上述した半導体チップ１０が複数積層されてなる構造体を上下方向に挟むよう、最上層の半導体チップ１０及び最下層の半導体チップ１０それぞれにシリコン基板１１ａ、１１ｂが配され前記構造体が支持されている。なお、この構造体を挟んで支持する基板１１ａ、１１ｂとしては、シリコン基板に限らず、例えば、石英、ガラス、ＳｉＣ、サファイア等であってもよい。
【００１８】
各半導体チップ１０について説明する。
各半導体チップ１０は、シリコン酸化膜からなる埋め込み酸化膜１２上に形成されたＳｉ層１３と、当該Ｓｉ層１３に形成された、ＳＯＩトランジスタ３０の拡散層１４ａ、１４ｂを備えている。
埋め込み絶縁膜１２には、後述するが、ＳＯＩトランジスタ３０周辺部にて発熱した熱を放熱するための放熱孔１９が形成される。そのため、当該放熱孔１９の容積を十分に確保し放熱効率を向上させるために、放熱孔１９が形成される埋め込み絶縁膜１２を厚く形成することが好ましい。しかしながら、埋め込み絶縁膜１２を厚くしすぎると、後述する電極１７の長さも長くなり、半導体チップ１０同士の間隔を狭めることができず、さらに抵抗が増大するおそれがある。そのため、回路の高速化及びデバイス厚さの最小化と、ＳＯＩトランジスタ３０周辺部における放熱効果との両立を図るために、埋め込み絶縁膜１２の厚さを例えば、１００〜２０００ｎｍとすることが好ましい。
【００１９】
拡散層１４ａ、１４ｂそれぞれは、後述するＳＯＩトランジスタ３０のソース／ドレイン領域として機能し、Ｓｉ層１３がｐ型単結晶シリコンからなる場合、拡散層１４ａ、１４ｂは、Ｓｉ層１３にｎ型不純物がイオン注入されることで形成される。
【００２０】
Ｓｉ層１３の上部には、絶縁膜４２を介してゲート電極１５が形成されており、当該ゲート電極１３と２つの拡散層１４ａ、１４ｂとからなるＳＯＩトランジスタ３０が構成されている。
なお、隣接するＳＯＩトランジスタ３０は、通常用いられる素子分離プロセス、例えば、ＬＯＣＯＳ法やＳＴＩ法によって電気的に絶縁されている。
【００２１】
埋め込み絶縁膜１２において、ＳＯＩトランジスタ３０の一方の拡散層１４ｂに接続する電極１７が形成されている。なお、電極１７の材料としては、公知の電極材料、例えばＡｌ、銅、金、金合金を用いることができる。
【００２２】
また、本実施形態における積層型半導体装置１００は、埋め込み絶縁膜１２それぞれにおいて、上記電極１７の非形成部位に空洞となる放熱孔１９を備えることを特徴とする。
放熱孔１９は、平面視して、ＳＯＩトランジスタ３０の他方の拡散層１４ａ、及び／又は、２つの拡散層１４ａ、１４ｂ間のチャネルとなる領域に重なるように配置されている。
ＳＯＩトランジスタ３０周辺部は動作時に発熱するが、最も発熱する箇所はソース／ドレイン領域である２つの拡散層１４ａ、１４ｂ間のチャネルとなる領域である。そのため、放熱孔１９を配置する位置は、平面視して、ＳＯＩトランジスタ３０の他方の拡散層１４ａ、及び／又は、２つの拡散層１４ａ、１４ｂ間のチャネルとなる領域とすることが好ましい。
なお、放熱孔１９の配置位置は、他方の拡散層１４aに重なる位置に限らず、電極１７の非形成部位であれば配置することができる。例えば、埋め込み絶縁膜１２において、一方の拡散層１４ｂの下方に電極１７が形成されている場合でも、一方の拡散層１４ｂの下方のうち、電極１７の非形成領域にも放熱孔１９を配置することができる。
【００２３】
放熱孔１９厚みは、埋め込み絶縁膜１２の厚みと略同一となるが、放熱孔１９の幅は特に限定せず、半導体チップ１０の強度を確保できる範囲、ならびに回路を駆動させる際に阻害しない範囲内で適宜決定してよい。
なお、放熱孔１９は、各半導体チップ１０のうちの少なくとも一つに設けられていればよく、また、各半導体チップ１０における放熱孔１９の個数は、半導体チップ１０の強度を確保できる範囲内で、一又は二以上とすることができる。
図１においては、各半導体チップ１０のうち、最下層に位置する半導体チップ１０には放熱孔を図示していないが、当該最下層に位置する半導体チップ１０にも適宜放熱孔を設けてよい。
【００２４】
図２（ａ）に、本実施形態における積層型半導体装置１００の斜視模式図を示す。
図２（ａ）に示すように、埋め込み絶縁膜１２に設けた放熱孔１９は埋め込み絶縁膜１２の両側面に通じ貫通している。つまり、放熱孔１９は積層型半導体装置１００の外側の環境（例えば、外気）と通じており、そのため、積層型半導体装置１００内部で発した熱を放熱させることができる。
なお、本実施形態においては、このようにして形成した放熱孔１９に対し、積層型半導体装置１００の外部に設けられたポンプ等（不図示）を用いて気体あるいは液体の流体を流し、より放熱効果を向上させることができる。このように放熱孔１９に対して流体を流すことで、流体がＳＯＩトランジスタ３０周辺部で発した熱を奪い、積層型半導体装置１００をより効率的に冷却することができる。また、流体としては、ＣＯ２、Ｏ２、Ｎ２、Ｈｅ等の気体や、水、純水またはこれらに防腐剤を含む液体等を用いることができる。
なお、図２に示したように、本実施形態においては、図２（ａ）に示したように、放熱孔１９のすべてが埋め込み絶縁膜１２の側面に通じている必要はなく、各半導体チップ１０に形成された複数の放熱孔１９のうち、少なくとも１つの放熱孔１９が埋込み酸化膜１２の側面に通じていれば、本発明の効果を得ることができる。
【００２５】
また、本実施形態における放熱孔１９は、図２（ｂ）に示すように、平面視して、一方向に配置するに限らず、例えば、複数の放熱孔１９が交差する方向に配置したり、格子状に配置したりする構成でもよい。このように配置形態を一方向に限定することなく放熱孔１９を形成することにより、より放熱効果を発揮させることができる。各ＳＯＩトランジスタ３０の放熱を均一とする観点からは、各ＳＯＩトランジスタ３０に対する放熱孔１９の配置構成を同様にすることが好ましい。
【００２６】
また、本実施形態における積層型半導体装置１００は、図１に示すように、上述してきたＳＯＩトランジスタ３０を覆うように、Ｓｉ層１３上に、層間絶縁膜１６が形成されている。層間絶縁膜１６としては、例えば、ＣＶＤ法により形成されたシリコン酸化膜、あるいは、回転塗布法により形成されたＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｒａｓｓ）膜を用いることができる。
そして、当該層間絶縁膜１６において、下層の半導体チップ１０における一方の拡散層１４ｂと上層の半導体チップ１０の電極１７とが接続されるよう、配線１８が形成されている。配線１８の材料としては、公知の配線材料、例えば、Ａｌ、銅、金を用いることができる。
【００２７】
以上説明したような、半導体チップ１０が複数積層されてなる構造体に対して、上下方向より挟むように、最上層の半導体チップ１０及び最下層の半導体チップ１０それぞれにシリコン基板１１ａ、１１ｂが配されることで、本実施形態の積層型半導体装置１００が構成されている。
【００２８】
（積層型半導体装置の製造方法）
次に、本発明の第１の実施形態である積層型半導体装置１００の製造方法について図３（ａ）〜（ｇ）を参照しながら説明する。
本実施形態である積層型半導体装置の製造方法は、埋込み酸化膜上にＳＯＩトランジスタの２つの拡散層が形成されたＳｉ層を備え、さらに当該Ｓｉ層上であって、隣接する前記拡散層間にゲート電極を備えたＳＯＩトランジスタを具備する半導体チップを複数積層する積層型半導体装置の製造方法であって、前記半導体チップに別の前記半導体チップを積層する前に、前記埋め込み絶縁膜において、前記ＳＯＩトランジスタの一方の拡散層の下方に電極用溝を形成し、当該電極用溝内に電極を形成するとともに、当該電極の非形成領域に放熱孔を形成する工程を備える。
なお、図３（ａ）〜（ｇ）は、本発明の第１の実施形態である積層型半導体装置１００の製造方法の一例を説明する工程図であって、これらの工程を経て、図１に示す積層型半導体装置１００を製造する。
【００２９】
まず、本実施形態における半導体チップ１０の製造方法について説明する。
図３（ａ）に示すように、Ｓｉ層１３にＳＯＩトランジスタ３０を形成し、さらに配線１８を形成する。
具体的にはまず、例えばｐ型のシリコン基板（ハンドル層）１１ａを用意し、当該シリコン基板１１ａの表面に酸素イオンを注入した後、熱酸化させることでシリコン酸化膜からなる埋め込み酸化膜１２を形成する。なお、埋め込み酸化膜１２の厚さは、例えば１００〜２０００ｎｍとすることができる。
次に、埋め込み酸化膜１２上にＳｉ層１３を形成した後、Ｓｉ層１３にｎ型不純物をイオン注入することにより、ＳＯＩトランジスタのソース／ドレイン領域となる拡散層１４ａ、１４ｂを形成する。なお、平面方向に隣接するＳＯＩトランジスタ３０間に形成されている素子分離用酸化層４１（拡散層１４ａ、１４ｂ及びチャネルとなる領域以外の層）については、フォトリソグラフィーとエッチングによりＳｉ層１３を除去した後に酸化物を埋め込むことで形成してもよく、また、Ｓｉ層１３に拡散層１４ａ、１４ｂを形成した後に、拡散層１４ａ、１４ｂをマスクで覆い、露出したＳｉ層１３の表面に酸素イオンを注入した後、熱酸化させることで素子分離用酸化層４１を形成してもよい。
これにより、Ｓｉ層１３において、拡散層１４ａ、１４ｂ及びチャネルとなる領域以外を絶縁層とすることができる。
【００３０】
次いで、Ｓｉ層１３上に、絶縁膜４２を介してゲート電極１５を形成し、当該ゲート電極１５と２つの拡散層１４ａ、１４ｂとからなるＳＯＩトランジスタ３０を形成する。
引き続き、ＳＯＩトランジスタ３０を覆うように、Ｓｉ層１３上に、層間絶縁膜１６を成膜する。層間絶縁膜１６は、例えば、ＣＶＤ法によって成膜できる。また、回転塗布法によって形成するＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｒａｓｓ）膜を採用することもできる。
【００３１】
次に、層間絶縁膜１６において、半導体チップ１０を積層した際の、下層の半導体チップ１０における拡散層１４ａ、１４ｂと上層の半導体チップ１０の電極１７とが接続されるよう、配線１８を形成する。配線１８の材料としては、公知の配線材料、例えばＡｌ、銅、金を用いることができる。
【００３２】
次に、上記によって得られた半導体チップ１０を複数積層する工程を行うが、本実施形態では、半導体チップ１０の積層工程の前に、埋め込み絶縁膜１２において、ＳＯＩトランジスタ３０の一方の拡散層１４ｂの下方に電極用溝を形成し、当該電極用溝内に電極を形成するとともに、当該電極の非形成領域に放熱孔を形成する工程をさらに備える。
【００３３】
まず、図３（ｂ）に示すように、層間絶縁膜１２上に、シリコン基板（支持基板）１１ｂを樹脂等で貼り合わせた後、シリコン基板（ハンドル層）１１ｂを、埋め込み絶縁膜１２が露出するまで切削及びＣＭＰにより除去する（以下、「ハンドル層除去工程」と称する）。
【００３４】
次に、図３（ｃ）に示すように、フォトリソグラフィーとエッチングにより、埋め込み絶縁膜１２において、ＳＯＩトランジスタ３０の一方の拡散層１４ｂの下方に電極用溝１７ａを形成し、当該電極用溝１７ａ内にスパッタやメッキ等で電極１７を形成する（以下、「電極形成工程」と称する）。なお、電極１７の材料としては公知の電極材料、例えば、Ａｌ、銅、金、金合金等を用いることができる。
次に、図３（ｄ）に示すように、埋め込み絶縁膜１２において、電極１７の非形成領域にフォトリソグラフィーとエッチングにより放熱孔１９を形成する（以下、「放熱孔形成工程」と称する）。具体的には、放熱孔１９の形成領域以外（電極１７含む）をマスクで覆い、一般的に用いられる例えば、ＣＦ４ガスやＣＨＦ３ガス等を用いたドライエッチングにより放熱孔１９を形成することができる。また、酸化膜のエッチング溶液として一般的に用いられる例えば、ＢＨＦ溶液（ＮＨ４Ｆ：ＨＦ：Ｈ２Ｏの水溶液）やＨＦ：Ｈ２Ｏの水溶液を用いてウェットエッチングにより放熱孔１９を形成してもよい。なお、放熱孔１９は、平面視して、ＳＯＩトランジスタ３０の他方の拡散層１４ａ、及び／又は、２つの拡散層１４ａ、１４ｂ間のチャネルとなる領域に重なるように形成することが好ましい。
なお、電極用溝１７ａと放熱孔１９は同時に形成することができる。その場合は、電極用溝１７ａと放熱孔１９を同時に形成した後に、放熱孔１９をマスクで覆った後に、電極用溝１７ａに電極１７を形成すればよい。
【００３５】
ここで、後の積層工程に備えて、埋め込み絶縁膜１２及び電極１７の表面を、ＣＭＰで平坦化することが望ましい。ＣＭＰを行うにあたり埋め込み絶縁膜１２の厚さが不十分である場合には、電極用溝１７ａを形成する前に、埋め込み絶縁膜１２表面に対してＣＶＤやスパッタでシリコン酸化膜を追加成膜しておいてもよい。
【００３６】
次に、上記によって得られた半導体チップ１０を複数積層する積層型半導体装置１００の製造方法について説明する。
まず、図３（ｄ）に示したような、放熱孔１９を形成した半導体チップ１０に対して、図３（ａ）に示す半導体チップを位置合わせした上で、図３（ｅ）のように貼り合わせる（以下、「貼り合わせ工程」と称する）。
【００３７】
その後、上記ハンドル除去工程、電極形成工程、及び放熱孔形成工程を施すことにより、図３（ｆ）に示す構造体とすることができる。
次に、図３（ｇ）に示すように、所定の層数の半導体チップ１０を積層した後に、図３（ｆ）に示す構造体における最下層の半導体チップ１０に、新たな半導体チップ１０を貼り合わせることにより、本実施形態における積層型半導体装置１００を製造することができる。なお、図３（ｇ）においては、３層の半導体チップ１０からなる積層型半導体装置１００を示しているが、３層に限らず、「貼り合わせ工程」、「ハンドル除去工程」、「電極形成工程」、及び「放熱孔形成工程」を繰り返し施工することにより、所望の積層型半導体装置を製造することができる。
また、図３（ｇ）においては、最下層の半導体チップ１０に放熱孔を設けていないが、当該構成に限らず、放熱効率向上の観点から、適宜放熱孔を設けても良い。
以上の工程により、本実施形態に係る積層型半導体装置１００を製造することができる。
【００３８】
なお、本実施形態に係る積層型半導体装置１００の変形例として、図４に示す積層型半導体装置１００ａのように、上述してきたような、上下に積層された各半導体チップ１０の放熱孔１９同士が連通した放熱孔１９ａとしてもよい。
この場合、放熱孔１９ａが平面内だけではなく、積層方向（上下方向）においても連通することになり、ＳＯＩトランジスタ３０で発した熱を上下方向にも放熱させることができる。また、当該連通した放熱孔１９ａ内に上記流体を流す場合は、放熱孔１９同士を連通させない場合と比較して格段に放熱効果を向上させることができる。
また、このように放熱孔１９同士を連通させた放熱孔１９ａの場合、平面方向及び積層方向ともに連通しているため、図６に示すように、各半導体チップ１０内に形成された複数の放熱孔１９のうち、少なくとも１つの放熱孔１９が埋込み酸化膜１２の側面に通じていればよい。さらに、連通した放熱孔１９ａ内に流体を流す場合は、少なくとも２つの放熱孔１９が埋込み酸化膜１２の側面に通じていれば流体を流すことができる。このように、各半導体チップ１０の放熱孔１９同士を連通させることにより、放熱孔１９、１９ａによる流路を前後左右だけでなく上下につなげて形成することが可能である。例えば、図６に示すように、下層側の放熱孔１９より流体を注入して、上層側の放熱孔１９より出すなど様々な流体の経路を採ることができたり、あるいは、注入した流体を循環させたりすることも可能となる。
つまり、各半導体チップ１０の放熱孔１９同士を連通させることにより、必ずしも平面内において十分な放熱孔率を確保しなくてもよく、積層方向においても放熱孔率を確保できるため、平面内において、過剰な放熱孔を設ける必要がない。そのため、積層方向に放熱孔１９同士を連通させることによる放熱効果の向上と、平面内における放熱孔率の最小化による半導体チップの強度確保とを両立させることができる。
【００３９】
このような第１の実施形態の変形例である、各半導体チップ１０の放熱孔１９を連通させた積層型半導体装置１００ａの製造方法について説明する。
まず、図３（ｅ）に示したような、上記「貼り合わせ工程」を行った後、図５に示すように、フォトリソグラフィーとエッチングにより、上下に積層された各半導体チップ１０の放熱孔１９同士が連通した放熱孔１９ａを形成する。具体的には、積層方向に連通させた放熱孔の形成領域以外の領域をマスクで覆いドライエッチングを行う。なお、連通させた放熱孔１９ａの形成領域内において拡散層１４ａ、１４ｂ（Ｓｉ層１３）が形成されていない場合は積層方向に埋め込み酸化膜１２と素子分離用酸化層４１、及び層間絶縁膜１６しか形成されていないため、用いるエッチングガスはシリコン酸化膜がエッチングされるガスのみでよい。しかし、連通させた放熱孔１９ａの形成領域内において拡散層１４ａ、１４ｂ（Ｓｉ層１３）が形成されている場合は、その都度エッチングガスを切り替える必要がある。
本実施形態においては、埋め込み酸化膜１２、素子分離用酸化層４１及び層間絶縁膜１６をドライエッチングによって除去する場合は、エッチングガスとしてＣＦ４ガスやＣＨＦ３ガス等を用い、拡散層１４ａ、１４ｂ（Ｓｉ層１３）を除去する場合は、エッチングガスとしてＳＦ６ガスなどを用いることができる。また、ウェットエッチングを用いる場合は、埋め込み酸化膜１２等の除去にはＢＨＦ溶液等を用いることができ、また、拡散層１４ａ、１４ｂ（Ｓｉ層１３）の除去には、フッ硝酸（フッ酸（ＨＦ）と硝酸（ＨＮＯ３）の混合）を酢酸で希釈した溶液やＫＯＨ等を用いることができる。
【００４０】
このように、放熱孔１９同士を連通させ、所定の層数の半導体チップ１０を積層した後は、図４に示すように、最下層にあたる半導体チップに対して、新たな半導体チップ１０を貼り合わせることにより、本実施形態の変形例である積層型半導体装置１００ａを製造することができる。
【００４１】
＜第２実施形態＞
（積層型半導体装置）
次に、本発明の第２の実施形態である積層型半導体装置２００について説明する。
なお、図７は、本発明の第２の実施形態である積層型半導体装置２００の断面模式図であるが、この積層型半導体装置２００の特徴部分を見易くするために、一部の構成を省略して示している。
なお、図７においては、第１の実施形態で示した部材と同一の部材については同一の符号を付して示している。
また、本実施形態でも、第１の実施形態を同様に、完全空乏型（Ｆｕｌｌｙ−Ｄｅｐｌｅｔｅｄ：ＦＤ）のＳＯＩを適用した積層型半導体装置を例に挙げて説明するが、部分空乏型（Ｐａｒｔｉａｌｌｙ−Ｄｅｐｌｅｔｅｄ：ＰＤ）のＳＯＩについても適用することができる。
なお、図７において電極１７は、上記第１の実施形態と同様に、ＳＯＩトランジスタ３０の２つの拡散層のうち、一方の拡散層１４ｂのみに接続した構造であり、以下の説明でも当該構造について説明するが、本実施形態においても当該構造に限らず、ＳＯＩトランジスタの両方の拡散層１４ａ、１４ｂに接続した構造を適用できる。
【００４２】
本実施形態である積層型半導体装置２００は、図７に示すように、上述した第１の実施形態に積層型半導体装置１００における放熱孔１９内に、放熱材料４０が充填されていることを特徴とし、この点以外の構成は、第１の実施形態と同様である。
以下、積層型半導体装置２００において、放熱材料４０が充填された放熱孔１９について説明する。
【００４３】
図７及び図８に示すように、本実施形態においては、埋め込み絶縁膜１２に形成された放熱孔１９内に、放熱材料４０が充填されている。
放熱孔１９は、第１の実施形態と同様に、平面視して、ＳＯＩトランジスタ３０の他方の拡散層１４ａ、及び／又は、２つの拡散層１４ａ、１４ｂ間のチャネルとなる領域に重なるように配置されており、放熱孔１９は、各半導体チップ１０のうちの少なくとも一つに設けられていればよい。また、各半導体チップ１０における放熱孔１９の個数は、半導体チップ１０の強度を確保できる範囲内で、一又は二以上とすることができる。
なお、放熱孔１９の配置位置は、他方の拡散層１４aに重なる位置に限らず、電極１７の非形成部位であれば配置することができる。例えば、埋め込み絶縁膜１２において、一方の拡散層１４ｂの下方に電極１７が形成されている場合でも、一方の拡散層１４ｂの下方のうち、電極１７の非形成領域にも放熱孔１９を配置することができる。
また、本実施形態における放熱孔１９は、第１の実施形態と同様に、平面視して、例えば、複数の放熱孔１９が交差する方向に配置したり、格子状に配置したりすることが好ましい。このように配置形態を一方向に限定することなく放熱孔１９を形成することにより、より放熱効果を発揮させることができる。
【００４４】
放熱孔１９に充填される放熱材料４０としては、絶縁材料を用いることが好ましく、例えば、熱伝導性に優れるアルミナ、ダイヤモンド等を用いることができる。なお、放熱材料４０としては絶縁材料に限定せず、銀、銅、金、Ａｌ等の熱伝導率の高い金属材料も採用できる。
このように、放熱孔１９に放熱材料４０を充填することにより、ＳＯＩトランジスタ３０周辺部にて発せられた熱をより効率良く放熱させることができる。
【００４５】
（積層型半導体装置の製造方法（第２の実施形態））
次に、本発明の第２の実施形態である積層型半導体装置２００の製造方法について図９（ａ）〜（ｅ）を参照しながら説明する。
本実施形態である積層型半導体装置２００の製造方法は、第１の実施形態における放熱孔１９を形成する工程（放熱孔形成工程）の後に、当該放熱孔１９内に放熱材料４０を充填することを特徴とする。
図９（ａ）〜（ｅ）は、本発明の第２の実施形態である積層型半導体装置２００の製造方法の一例を説明する工程図であって、これらの工程を経て、図７に示す積層型半導体装置２００を製造する。また、図９（ａ）〜（ｅ）においては、第１の実施形態で示した部材と同一の部材については同一の符号を付して示している。
なお、本実施形態の製造方法は、放熱孔１９内に放熱材料４０を充填する点において第１の実施形態と相違があるため、以下では、本実施形態の放熱孔１９内に放熱材料を充填するについて詳細に説明することとし、電極１７を形成する工程までは省略する。
【００４６】
まず、第１の実施形態と同様に、電極１７を形成した後、図９（ａ）に示すように、埋め込み絶縁膜１２において、電極１７の非形成領域にフォトリソグラフィーとエッチングにより放熱孔１９を形成する（以下、「放熱孔形成工程」と称する）。電極１７及び放熱孔１９ともに形成方法は第１の実施形態と同じ方法を採用できる。
【００４７】
次に、図９（ｂ）に示すように、放熱孔１９内に、放熱材料４０を充填する。具体的には、まず放熱孔１９内に、放熱材料４０を充填した後に、放熱孔１９以外の部分に堆積した放熱材料４０をＣＭＰ技術等を用いて除去し、放熱孔１９のみに放熱材料４０を充填する。
放熱孔１９に充填される放熱材料４０としては、絶縁材料を用いることが好ましく、例えば、熱伝導性に優れるアルミナ、ダイヤモンド等を用いることができる。なお、放熱材料としては絶縁材料に限定せず、銀、銅、金、Ａｌ等の熱伝導率の高い金属材料も採用できる。
【００４８】
また、電極用溝１７ａと放熱孔１９は同時に形成することができる。その場合は、電極用溝１７ａと放熱孔１９を同時に形成した後に、放熱孔１９をマスクで覆った後に、電極用溝１７ａに電極１７を形成し、その後、放熱孔１９内に放熱材料４０を充填すればよい。
【００４９】
また、放熱材料として電極１７と同様の材料を採用する場合は、電極用溝１７ａと放熱孔１９を同時に形成した後に、放熱材料４０と電極１７の材料とを同時に充填することができる。なお、この場合に放熱材料４０として金属を用いる場合、拡散層１４ａ、１４ｂとの電気的接続を防止するために、放熱孔１９内に充填する際は、絶縁膜を介して充填する必要がある。
【００５０】
以下の工程（図９（ｃ）〜（ｅ）参照）については、第１の実施形態における「貼り合わせ工程」以下の工程を同様の工程を施工することにより第２の実施形態である積層型半導体装置２００を製造できる。
以上のようにして製造した第２の実施形態である積層型半導体装置２００は、第１の実施形態における放熱孔１９内に放熱材料４０が充填されているため、より放熱効果を向上させることができる。
【００５１】
なお、本実施形態に係る積層型半導体装置２００の変形例として、第１の実施形態の変形例である、各半導体チップの放熱孔を連通させた積層型半導体装置１００ａと同様に、各半導体チップの放熱孔１９を連通させるとともに、当該連通させた放熱孔内に上記放熱材料を充填することも可能である。
【符号の説明】
【００５２】
１０・・・半導体チップ
１１ａ・・・シリコン基板（ハンドル層）
１１ｂ・・・シリコン基板（支持基板）
１２・・・埋め込み絶縁膜（ＳｉＯ２膜）
１３・・・Ｓｉ層（ＳＯＩ層）
１４ａ、１４ｂ・・・拡散層
１５・・・ゲート電極
１６・・・層間絶縁膜
１７・・・電極
１７ａ・・・電極用溝
１８・・・配線
１９、１９ａ・・・放熱孔
３０・・・ＳＯＩトランジスタ
４０・・・放熱材料
４１・・・素子分離用酸化層
４２・・・絶縁膜
１００、１００ａ、２００・・・積層型半導体装置
【図１】
2014082253.tif 000003
【図２】
2014082253.tif 000004
【図３】
2014082253.tif 000005
【図４】
2014082253.tif 000006
【図５】
2014082253.tif 000007
【図６】
2014082253.tif 000008
【図７】
2014082253.tif 000009
【図８】
2014082253.tif 000010
【図９】
2014082253.tif 000011