(57)【要約】【課題】力率改善回路の入力電圧が出力電圧を上回る状態においても、出力電圧の上昇を軽減する。【解決手段】整流回路２と、昇圧用インダクタ２１ａおよび主スイッチ素子２２等を有して、一対の入力部２６ａ，２６ｂから入力される脈流電圧Ｖ２をスイッチングして直流電圧Ｖ３まで昇圧する昇圧型の力率改善回路３と、整流回路２の一方の出力部１２ａと力率改善回路３の一方の入力部２６ａとの間に配設された抵抗回路４と、整流回路２の一方の入力部１１ａと力率改善回路３の一方の入力部２６ａとの間に掛け渡された第１サイリスタ５と、整流回路２の他方の入力部１１ｂと力率改善回路３の一方の入力部２６ａとの間に掛け渡された第２サイリスタ６と、力率改善回路３の状態を検出する検出部７と、検出部７によって検出された検出結果に基づいて第１サイリスタ５および第２サイリスタ６のオン・オフを制御するサイリスタ制御回路８とを備えている。【選択図】図１
2014082891.tif 000002
【特許請求の範囲】
【請求項１】
一対の入力部に入力される交流電圧を全波整流して一対の出力部から脈流電圧として出力する整流回路と、
昇圧用インダクタ、主スイッチ素子、ダイオードおよびコンデンサを有して、ＰＷＭ制御された前記主スイッチ素子が一対の入力部から前記昇圧用インダクタを介して入力される前記脈流電圧をスイッチングすると共に前記ダイオードが前記主スイッチ素子の両端間電圧を整流して前記コンデンサに出力することにより、前記脈流電圧を予め規定された直流電圧まで昇圧して出力する昇圧型の力率改善回路と、
前記整流回路における前記一対の出力部のうちのいずれか一方の出力部と前記力率改善回路における前記一対の入力部のうちのいずれか一方の入力部との間に配設された抵抗回路と、
前記整流回路における前記一対の入力部のうちの一方と前記力率改善回路における前記一方の入力部との間に掛け渡されて配設された第１サイリスタと、
前記整流回路における前記一対の入力部のうちの他方と前記力率改善回路における前記一方の入力部との間に掛け渡されて配設された第２サイリスタと、
前記力率改善回路の状態および前記力率改善回路から出力される直流電圧の電圧値のいずれかを検出する検出部と、
前記検出部によって検出された検出結果に基づいて前記第１サイリスタおよび前記第２サイリスタのオン・オフを制御するサイリスタ制御回路とを備えている電源装置。
【請求項２】
前記検出部は、一次巻線が前記昇圧用インダクタとして機能するトランスで構成されて、前記力率改善回路の状態に応じて振幅が変化する当該トランスの２次巻線に誘起される交流電圧を前記検出結果として前記サイリスタ制御回路に出力し、
前記サイリスタ制御回路は、前記検出結果で示される前記力率改善回路の状態が動作状態のときには、前記第１サイリスタおよび前記第２サイリスタをオン状態に制御し、前記検出結果で示される前記力率改善回路の状態が停止状態のときには、前記第１サイリスタおよび前記第２サイリスタをオフ状態に制御する請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路を備えた電源装置に関するものである。
【背景技術】
【０００２】
この種の電源装置として、下記特許文献１において従来の技術として開示されている電源装置が一般的に知られている。この電源装置は、整流回路および力率改善回路を備えている。整流回路は、正弦波の交流入力を全波整流して脈流電圧として出力する。力率改善回路は、スイッチ素子、インダクタ、ダイオードおよびコンデンサを有する昇圧型のチョッパ回路として構成されている。
【０００３】
この電源装置では、整流回路が、生成した脈流電圧を力率改善回路に出力する。力率改善回路では、スイッチ素子が、ＰＷＭ回路によって交流入力の周波数よりも十分に高い周波数でオン／オフ駆動（制御）される。この場合、スイッチ素子はインダクタに流れる電流波形が電圧波形に追従して変化するようにＰＷＭ回路によってデューティ比が制御される。このため、力率の改善が図られる。また、インダクタが、スイッチ素子がオンのときに蓄積されたエネルギーをスイッチ素子がオフのときにダイオードを介してコンデンサに出力する。この場合、インダクタには電圧が誘起されるため、この誘起された電圧が整流回路から出力される脈流電圧に重畳された状態で、ダイオードからコンデンサに出力される。これにより、コンデンサは、交流入力の電圧（交流入力の最大値）を昇圧した直流電圧で充電される。
【０００４】
この力率改善回路は、電源装置のワールドワイド化を図るため、通常は、ＡＣ１００Ｖ±１０％〜ＡＣ２４０Ｖ±１０％の交流入力の範囲内において、ＤＣ３８０Ｖ程度の直流電圧を出力するように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−２８０６６９号公報（第１−３頁、第２図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、上記した電源装置には、以下の課題が存在している。すなわち、世界には電力事情の悪い地域が多数存在し、これらの地域では、定格商用電源電圧が規定の電圧から大きく外れることがある。具体的には、定格商用電源電圧がＡＣ２４０Ｖの地域において、突発的に例えば３倍以上電圧が上昇するということがある。この場合、上記の特許文献１にも記載されているように、電源装置の力率改善回路では、入力電圧（整流回路から出力される脈流電圧の最大値）が出力電圧（直流電圧）を上回る状態になることから、スイッチ素子に対する所定の周波数でのオン／オフ駆動が停止される（スイッチ素子はオフのままに制御される）。このため、電源装置の出力電圧が、制御されないまま、入力電圧の上昇に伴って上昇するという解決すべき課題が存在している。
【０００７】
本発明は、かかる課題を解決すべくなされたものであり、力率改善回路の入力電圧が出力電圧を上回る状態においても、出力電圧の上昇を軽減し得る電源装置を提供することを主目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく請求項１記載の電源装置は、一対の入力部に入力される交流電圧を全波整流して一対の出力部から脈流電圧として出力する整流回路と、昇圧用インダクタ、主スイッチ素子、ダイオードおよびコンデンサを有して、ＰＷＭ制御された前記主スイッチ素子が一対の入力部から前記昇圧用インダクタを介して入力される前記脈流電圧をスイッチングすると共に前記ダイオードが前記主スイッチ素子の両端間電圧を整流して前記コンデンサに出力することにより、前記脈流電圧を予め規定された直流電圧まで昇圧して出力する昇圧型の力率改善回路と、前記整流回路における前記一対の出力部のうちのいずれか一方の出力部と前記力率改善回路における前記一対の入力部のうちのいずれか一方の入力部との間に配設された抵抗回路と、前記整流回路における前記一対の入力部のうちの一方と前記力率改善回路における前記一方の入力部との間に掛け渡されて配設された第１サイリスタと、前記整流回路における前記一対の入力部のうちの他方と前記力率改善回路における前記一方の入力部との間に掛け渡されて配設された第２サイリスタと、前記力率改善回路の状態および前記力率改善回路から出力される直流電圧の電圧値のいずれかを検出する検出部と、前記検出部によって検出された検出結果に基づいて前記第１サイリスタおよび前記第２サイリスタのオン・オフを制御するサイリスタ制御回路とを備えている。
【０００９】
また、請求項２記載の電源装置は、請求項１記載の電源装置において、前記検出部は、一次巻線が前記昇圧用インダクタとして機能するトランスで構成されて、前記力率改善回路の状態に応じて振幅が変化する当該トランスの２次巻線に誘起される交流電圧を前記検出結果として前記サイリスタ制御回路に出力し、前記サイリスタ制御回路は、前記検出結果で示される前記力率改善回路の状態が動作状態のときには、前記第１サイリスタおよび前記第２サイリスタをオン状態に制御し、前記検出結果で示される前記力率改善回路の状態が停止状態のときには、前記第１サイリスタおよび前記第２サイリスタをオフ状態に制御する。
【発明の効果】
【００１０】
請求項１記載の電源装置によれば、交流電圧の印加の直後においては抵抗回路によって突入電流の電流値を抑制でき、かつ起動後において交流電圧が電源装置の入力定格範囲内のときには第１サイリスタおよび第２サイリスタを作動させて電力ロスを低減しつつ力率改善回路を作動させて力率を改善することができる。加えて、この電源装置によれば、交流電圧が電源装置の入力定格範囲を超え、これによって、検出部が、例えば、力率改善回路の入力電圧としての脈流電圧が力率改善回路の出力電圧としての直流電圧を上回ることで力率改善回路が停止した状態を検出したときや、力率改善回路から出力される直流電圧の電圧値が予め規定した上限電圧を超えたことを検出したときにおいては、サイリスタ制御回路によって第１サイリスタおよび第２サイリスタをオフ状態に制御して抵抗回路のバイパスを停止させることで、抵抗回路において脈流電圧を電圧降下させて力率改善回路に入力することができる結果、力率改善回路から出力される直流電圧を抵抗回路での電圧降下分だけ低下させることができる（直流電圧の上昇を軽減することができる）。このため、この電源装置によれば、交流電圧が電源装置の入力定格範囲を超えている状態であっても、この交流電圧とこの入力定格範囲の最大値との差が所定の範囲内である限り、力率改善回路から出力されてＤＣ／ＤＣコンバータなどの負荷に入力される直流電圧を負荷の入力最大定格電圧以下に制限することができる結果、負荷への過大な電圧の入力という事態を回避しつつ、負荷の動作を継続させることができる。
【００１１】
請求項２記載の電源装置によれば、検出部を１次巻線が昇圧用インダクタとして機能するトランスで構成して、検出部が、力率改善回路の状態に応じて振幅が変化する２次巻線に誘起される交流電圧を検出結果としてサイリスタ制御回路に出力し、サイリスタ制御回路が、力率改善回路の状態が動作状態のときには、第１サイリスタおよび第２サイリスタをオン状態に制御し、力率改善回路の状態が停止状態のときには、第１サイリスタおよび第２サイリスタをオフ状態に制御するように構成したことにより、検出部とは別に昇圧用インダクタを設ける必要がないため、部品点数を削減でき、これによって装置コストを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】電源装置１の構成を示す構成図である。
【図２】電源装置１Ａの構成を示す構成図である。
【図３】電源装置１Ｂの構成を示す構成図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、電源装置１の実施の形態について説明する。
【００１４】
まず、電源装置１の構成について、図１を参照して説明する。電源装置１は、同図に示すように、整流回路２、力率改善回路３、抵抗回路４、第１サイリスタ５、第２サイリスタ６、検出部７、およびサイリスタ制御回路８を備えている。また、電源装置１は、力率改善回路３の負荷としてのＤＣ／ＤＣコンバータ９を備えている。この構成により、電源装置１は、定格商用電源電圧がＡＣ１００Ｖ±１０％〜ＡＣ２４０Ｖ±１０％の範囲内に含まれる世界の各地域において、このＡＣ１００Ｖ±１０％〜ＡＣ２４０Ｖ±１０％の範囲を入力定格電圧としてこの範囲内の交流電圧Ｖｉに基づいて任意の直流電圧Ｖｏ（１種または２種以上の電圧。本例では一例として１種の電圧）を出力することが可能となっている。
【００１５】
整流回路２は、４つのダイオードがフルブリッジ型に接続されて構成された全波整流回路で構成されている。この整流回路２は、一対の入力部１１ａ，１１ｂに入力される交流電圧Ｖｉを全波整流して一対の出力部１２ａ，１２ｂから脈流電圧Ｖ１として出力する。
【００１６】
力率改善回路３は、昇圧用インダクタ２１ａ（後述するトランス２１の１次巻線２１ａ）、主スイッチ素子２２、ダイオード２３、コンデンサ２４および力率改善制御回路２５を備え、公知の昇圧型力率改善（ＰＦＣ：Power Factor Correction ）回路に構成されている。これにより、力率改善回路３は、動作状態において、一対の入力部２６ａ，２６ｂに入力される入力電圧としての脈流電圧Ｖ２（抵抗回路４またはサイリスタ５，６を経由することによって電圧が降下させられた脈流電圧Ｖ１）を昇圧して、安定化された直流電圧Ｖ３を出力電圧として一対の出力部２７ａ，２７ｂから出力すると共に、一対の入力部２６ａ，２６ｂから流入する電流の波形を脈流電圧Ｖ１の波形に近づける（力率を改善する）。なお、整流回路２の出力部１２ｂ、力率改善回路３の入力部２６ｂおよび力率改善回路３の出力部２７ｂは、脈流電圧Ｖ１、脈流電圧Ｖ２および直流電圧Ｖ３の共通の基準電位となるグランドライン２８に共に接続されている。
【００１７】
昇圧用インダクタ２１ａ（トランス２１の１次巻線２１ａ）は、一端が入力部２６ａに接続され、他端が主スイッチ素子２２に接続されている。なお、本例では、トランス２１の１次巻線２１ａを昇圧用インダクタとして機能させることにより、部品点数を削減し得る好ましい構成を採用しているが、図示はしないが、昇圧用インダクタ２１ａを単体のインダクタで構成すると共に、この昇圧用インダクタ２１ａ（インダクタ）に流れる電流が１次巻線に供給されるトランスを別途設ける構成を採用することもできる。この構成では、トランスの２次巻線に誘起される交流電圧をサイリスタ制御回路８に供給する。
【００１８】
力率改善制御回路２５は、一例として、脈流電圧Ｖ２、直流電圧Ｖ３および一対の入力部２６ａ，２６ｂから流入する電流（昇圧用インダクタ２１ａに流れる電流）を検出すると共に、これらに基づいて主スイッチ素子２２を一般的には数十ｋＨｚ〜百数十ｋＨｚ程度の一定周波数でＰＷＭ制御することにより、直流電圧Ｖ３を例えばＤＣ３８０Ｖ程度の予め規定された電圧値に安定させると共に、一対の入力部２６ａ，２６ｂから流入する電流の波形（例えば、昇圧用インダクタ２１ａに流れる電流の波形）を脈流電圧Ｖ２の波形に近づけて力率を改善する。
【００１９】
主スイッチ素子２２は、電界効果型トランジスタ（ＦＥＴ）やバイポーラトランジスタや絶縁ゲート形トランジスタ（ＩＧＢＴ）などの半導体スイッチ素子で構成されている。本例では一例として、主スイッチ素子２２は、ｎチャネル型のＭＯＳＦＥＴ構成されて、ドレイン端子が昇圧用インダクタ２１ａの他端に接続され、ソース端子が入力部２６ｂに接続されている。ダイオード２３は、アノード端子が昇圧用インダクタ２１ａの他端（昇圧用インダクタ２１ａと主スイッチ素子２２との接続点）に接続され、カソード端子が出力部２７ａに接続されている。コンデンサ２４は、一端が出力部２７ａに接続され、他端が出力部２７ｂに接続されている。
【００２０】
抵抗回路４は、直列および／または並列に接続された複数の抵抗素子で構成されて、全体として抵抗値が一定の抵抗体として機能する。この場合、１つの抵抗素子で抵抗回路４を構成することもできる。また、抵抗回路４は、本例では、整流回路２における一対の出力部１２ａ，１２ｂのうちのいずれか一方の出力部としての出力部１２ａと、力率改善回路３における一対の入力部２６ａ，２６ｂのうちの上記の整流回路２におけるいずれか一方の出力部としての出力部１２ａと接続される一方の入力部としての入力部２６ａとの間に配設されている。この抵抗回路４は、電源装置１への交流電圧Ｖｉの印加開始時には、突入電流を低減するための抵抗として機能すると共に、交流電圧Ｖｉが上昇して力率改善制御回路２５が停止したときには、脈流電圧Ｖ１を降下（低下）させる電圧降下用抵抗として機能する。このため、抵抗回路４は、この２つの機能を満足するように、その抵抗値が予め規定されている。例えば、数Ωから十数Ω程度に規定されている。
【００２１】
第１サイリスタ５は、本例では、整流回路２の一方の入力部としての入力部１１ａと力率改善回路３の一方の入力部としての入力部２６ａとの間に掛け渡されて配設されている。具体的には、第１サイリスタ５は、そのアノード端子が入力部１１ａに接続され、かつそのカソード端子が入力部２６ａに接続されている。第２サイリスタ６は、整流回路２の他方の入力部としての入力部１１ｂと力率改善回路３の一方の入力部としての入力部２６ａとの間に掛け渡されて配設されている。具体的には、第２サイリスタ６は、そのアノード端子が入力部１１ｂに接続され、かつそのカソード端子が入力部２６ａに接続されている。
【００２２】
検出部７は、力率改善回路３の状態（動作状態または停止状態）および力率改善回路３の一対の入力部２６ａ，２６ｂに入力される脈流電圧Ｖ２のいずれかを検出する。本例では一例として、検出部７は、１次巻線２１ａおよび２次巻線２１ｂが形成されたトランス２１で構成されて力率改善回路３の状態を検出して、力率改善回路３が動作状態のときにはトランス２１の１次巻線２１ａに脈流電圧Ｖ２の振幅を超える交流電圧が印加されることから、これに起因してトランス２１の２次巻線２１ｂに誘起される交流電圧（例えば十数Ｖ程度の電圧値が高い交流電圧）を検出結果として出力する。一方、力率改善回路３が停止状態のときには、主スイッチ素子２２のスイッチング動作が停止しているため、トランス２１の１次巻線２１ａには脈流電圧Ｖ２がそのまま印加される。しかしながら、この脈流電圧Ｖ２の周波数は定格商用電源電圧の周波数（５０Ｈｚまたは６０Ｈｚ）の２倍の周波数ではあるものの、主スイッチ素子２２のスイッチング周波数よりも極めて低い周波数であるため、主スイッチ素子２２のスイッチング周波数を基準に設計されているトランス２１の１次巻線２１ａは脈流電圧Ｖ２に対してインダクタとして殆ど機能しない。したがって、検出部７は、力率改善回路３の状態を検出して、力率改善回路３が停止状態のときにはトランス２１の２次巻線２１ｂから振幅がゼロボルトに近い交流電圧（電圧値が低い交流電圧）を検出結果として出力する。
【００２３】
サイリスタ制御回路８は、一例として図１に示すように、トランス２１の２次巻線２１ｂに誘起される交流電圧を整流平滑して直流電圧を生成する整流平滑回路、およびこの生成された直流電圧を分圧して第１サイリスタ５および第２サイリスタ６をオン・オフ制御するための制御電圧Ｖｄ１，Ｖｄ２を生成して対応するサイリスタ５，６の各ゲート端子に出力する２つの分圧回路を備えている。この構成により、サイリスタ制御回路８は、力率改善回路３が動作状態（主スイッチ素子２２が力率改善制御回路２５によってＰＷＭ制御されてオン・オフを繰り返している状態（スイッチングしている状態））のときには、トランス２１の２次巻線２１ｂに誘起される交流電圧に基づいて所定の直流電圧値（サイリスタをオンさせ得る電圧値）の制御電圧Ｖｄ１，Ｖｄ２を生成して第１サイリスタ５および第２サイリスタ６のゲート端子にそれぞれ出力することでオン状態に制御する。一方、サイリスタ制御回路８は、力率改善回路３の停止状態（主スイッチ素子２２が力率改善制御回路２５によってオフ状態に維持されている状態）のときには、トランス２１の２次巻線２１ｂに誘起されるゼロボルトに近い交流電圧に基づいて、第１サイリスタ５および第２サイリスタ６をオフ状態に移行させ得る直流電圧値（ほぼゼロボルト）の制御電圧Ｖｄ１，Ｖｄ２を生成して第１サイリスタ５および第２サイリスタ６のゲート端子にそれぞれ出力する。
【００２４】
ＤＣ／ＤＣコンバータ９は、力率改善回路３の負荷として出力部２７ａ，２７ｂに接続されて、出力部２７ａ，２７ｂから出力される直流電圧Ｖ３に基づいて直流電圧Ｖｏを出力する。
【００２５】
次いで、電源装置１の動作について、交流電圧Ｖｉを印加した直後のとき、起動後において交流電圧Ｖｉが入力定格範囲（ＡＣ１００Ｖ±１０％〜ＡＣ２４０Ｖ±１０％）内のとき、起動後において交流電圧Ｖｉがこの入力定格範囲を突発的に超えたときの３つの態様に分けて説明する。
【００２６】
最初に、交流電圧Ｖｉの印加直後における電源装置１の動作について説明する。この交流電圧Ｖｉの印加直後における短い期間では、力率改善回路３が未だ起動していない（主スイッチ素子２２がスイッチング動作を開始していない）ため、検出部７を構成するトランス２１の２次巻線２１ｂには交流電圧が殆ど誘起されず、これにより、第１サイリスタ５および第２サイリスタ６はオフ状態（非導通状態）に制御されている。したがって、交流電圧Ｖｉの印加開始によって電源装置１内に生じる電流の経路は、整流回路２から抵抗回路４、力率改善回路３の昇圧用インダクタ２１ａ（１次巻線２１ａ）、ダイオード２３およびコンデンサ２４を経由して整流回路２に戻る経路になっている。このため、交流電圧Ｖｉの印加直後にこの経路内に発生する突入電流は、抵抗回路４によってその電流値が抑制されている。これにより、過大な電流値の突入電流によって整流回路２や力率改善回路３が損傷するという事態の発生が回避されている。
【００２７】
次に、起動後において交流電圧Ｖｉが入力定格範囲内のときの動作について説明する。この状態において、上記の交流電圧Ｖｉの印加直後における短い期間の経過後は、突入電流の電流値が低下し、また、力率改善制御回路２５が主スイッチ素子２２に対してスイッチング動作を開始させるため、力率改善回路３が起動する。
【００２８】
この起動状態では、力率改善回路３は、直流電圧Ｖ３を予め規定された電圧値で、かつ安定させた状態でＤＣ／ＤＣコンバータ９に出力し、ＤＣ／ＤＣコンバータ９は、この直流電圧Ｖ３に基づいて直流電圧Ｖｏを出力する。また、検出部７を構成するトランス２１の２次巻線２１ｂには交流電圧が誘起されているため、サイリスタ制御回路８は、この交流電圧に基づいて制御電圧Ｖｄ１，Ｖｄ２を生成して第１サイリスタ５および第２サイリスタ６をオン状態に制御する。したがって、この電源装置１では、起動時に整流回路２の１つのダイオードと抵抗回路４とを経由して流れていた電流が、第１サイリスタ５または第２サイリスタ６によってバイパスされる。つまり、交流電圧Ｖｉは、整流回路２だけでなく第１サイリスタ５および第２サイリスタ６によっても整流されて、脈流電圧Ｖ１に変換されることなく、脈流電圧Ｖ２に直ちに変換される。これにより、電源装置１では、整流回路２の入力部１１ａから力率改善回路３の入力部２６ａまでの間での電圧降下が、整流回路２の１つのダイオードでの電圧降下と抵抗回路４での電圧降下の合計分から１つのサイリスタでの電圧降下分に低減されるため、電力ロスの低減が図られている。
【００２９】
次に、起動後において交流電圧Ｖｉが入力定格範囲を突発的に超えたときの動作について説明する。この状態の電源装置１では、力率改善回路３において、入力部２６ａ，２６ｂ間に入力される脈流電圧Ｖ２が、出力部２７ａ，２７ｂから出力される直流電圧Ｖ３以上になる。このため、力率改善回路３は、停止状態（主スイッチ素子２２が継続してオフに制御されている状態）に移行する。この場合、力率改善回路３では、ダイオード２３が、脈流電圧Ｖ２そのもの（主スイッチ素子２２によってスイッチングされていない脈流電圧Ｖ２）をコンデンサ２４に出力してコンデンサ２４を充電する。このため、力率改善回路３は、脈流電圧Ｖ２のピーク値に近い電圧値の直流電圧Ｖ３を出力する。
【００３０】
また、主スイッチ素子２２がスイッチング動作していないため、検出部７を構成するトランス２１の２次巻線２１ｂには振幅がゼロボルトに近い交流電圧しか誘起されないため、これにより、サイリスタ制御回路８は、この交流電圧に基づく制御電圧Ｖｄ１，Ｖｄ２の生成を停止する。この結果、第１サイリスタ５および第２サイリスタ６は、それぞれに流れる電流がゼロになった時点で、オフ状態に移行し、その後は、サイリスタ制御回路８によってオフ状態（非導通状態）に制御されている。したがって、電源装置１では、交流電圧Ｖｉは、整流回路２によって脈流電圧Ｖ１に変換され、この脈流電圧Ｖ１は、起動時のときと同様にして抵抗回路４を経由して、脈流電圧Ｖ２として力率改善回路３の入力部２６ａ，２６ｂに供給されている。
【００３１】
この場合、脈流電圧Ｖ１は、抵抗回路４での電圧降下分だけ低減されて、脈流電圧Ｖ２として力率改善回路３に供給されている。これにより、交流電圧Ｖｉが電源装置１の入力定格範囲を超えている状態であっても、この入力定格範囲からの上昇分（交流電圧Ｖｉと入力定格範囲の最大値との差）が所定の範囲内である限り、力率改善回路３から出力される直流電圧Ｖ３の上昇分も抵抗回路４での電圧降下分だけ低減されるため、直流電圧Ｖ３がＤＣ／ＤＣコンバータ９の入力最大定格電圧を超えないように制限することができ、ＤＣ／ＤＣコンバータ９による直流電圧Ｖｏの出力動作の継続が可能になっている。また、力率改善回路３およびＤＣ／ＤＣコンバータ９への過大な電圧の入力を回避することができ、これらが故障するという事態の発生を防止することが可能になっている。
【００３２】
このように、この電源装置１では、抵抗回路４が整流回路２の出力部１２ａと力率改善回路３の入力部２６ａとの間に配設され、第１サイリスタ５が整流回路２の入力部１１ａと力率改善回路３の入力部２６ａとの間に掛け渡されて配設されると共に、第２サイリスタ６が整流回路２の入力部１１ｂと力率改善回路３の入力部２６ａとの間に掛け渡されて配設され、トランス２１で構成された検出部７が、力率改善回路３が動作状態のときにこれを検出して、２次巻線２１ｂに誘起される交流電圧を検出結果としてサイリスタ制御回路８に出力し、サイリスタ制御回路８が、トランス２１の２次巻線２１ｂに誘起される交流電圧に基づいて第１サイリスタ５および第２サイリスタ６をオン状態に制御し、力率改善回路３の停止状態のときには、検出部７がこの停止状態を検出して、２次巻線２１ｂからほぼゼロボルトの交流電圧を検出結果としてサイリスタ制御回路８に出力し、サイリスタ制御回路８が、この２次巻線２１ｂから出力される交流電圧に基づいて第１サイリスタ５および第２サイリスタ６をオフ状態に制御する。
【００３３】
したがって、この電源装置１によれば、交流電圧Ｖｉの印加の直後においては抵抗回路４によって突入電流の電流値を抑制でき、かつ起動後において交流電圧Ｖｉが電源装置１の入力定格範囲内のときには第１サイリスタ５および第２サイリスタ６を作動させて電力ロスを低減しつつ力率改善回路３を作動させて力率を改善することができる。加えて、この電源装置１によれば、交流電圧Ｖｉが電源装置１の入力定格範囲を超え、これによって力率改善回路３の入力電圧としての脈流電圧Ｖ２が力率改善回路３の出力電圧としての直流電圧Ｖ３を上回ることで力率改善回路３が停止した状態においては、サイリスタ制御回路８によって第１サイリスタ５および第２サイリスタ６をオフ状態に制御して抵抗回路４のバイパスを停止させることで、抵抗回路４において脈流電圧Ｖ１を電圧降下させて脈流電圧Ｖ２として力率改善回路３に入力することができる結果、力率改善回路３から出力される直流電圧Ｖ３を抵抗回路４での電圧降下分だけ低下させることができる（直流電圧Ｖ３の上昇を軽減することができる）。このため、この電源装置１によれば、交流電圧Ｖｉが電源装置１の入力定格範囲を超えている状態であっても、この交流電圧Ｖｉとこの入力定格範囲の最大値との差が所定の範囲内である限り、力率改善回路３から出力されてＤＣ／ＤＣコンバータ９に入力される直流電圧Ｖ３をＤＣ／ＤＣコンバータ９の入力最大定格電圧以下に制限することができる結果、ＤＣ／ＤＣコンバータ９への過大な電圧の入力という事態を回避しつつ、ＤＣ／ＤＣコンバータ９による直流電圧Ｖｏの出力動作を継続させることができる。
【００３４】
また、この電源装置１によれば、検出部７を１次巻線２１ａが昇圧用インダクタ２１ａとして機能するトランス２１で構成して、検出部７が、力率改善回路３の状態に応じて振幅が変化する２次巻線２１ｂに誘起される交流電圧を検出結果としてサイリスタ制御回路８に出力し、サイリスタ制御回路８が、力率改善回路３の状態が動作状態のときには、第１サイリスタ５および第２サイリスタ６をオン状態に制御し、力率改善回路３の状態が停止状態のときには、第１サイリスタ５および第２サイリスタ６をオフ状態に制御するように構成したことにより、検出部７とは別に昇圧用インダクタ２１ａを設ける必要がないため、部品点数を削減でき、これによって装置コストを低減することができる。
【００３５】
なお、上記の電源装置１では、抵抗回路４は、整流回路２における一対の出力部１２ａ，１２ｂのうちのいずれか一方の出力部としての出力部１２ａと、力率改善回路３における一対の入力部２６ａ，２６ｂのうちの上記の整流回路２におけるいずれか一方の出力部としての出力部１２ａと接続される一方の入力部としての入力部２６ａとの間に配設されているが、図２に示す電源装置１Ａのように、整流回路２における一対の出力部１２ａ，１２ｂのうちのいずれか一方の出力部としての出力部１２ｂと、力率改善回路３における一対の入力部２６ａ，２６ｂのうちの上記の整流回路２におけるいずれか一方の出力部としての出力部１２ｂと接続される一方の入力部としての入力部２６ｂとの間に抵抗回路４を配設する構成を採用することもできる。以下、この電源装置１Ａについて説明する。
【００３６】
まず、電源装置１Ａの構成について説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。
【００３７】
最初に、電源装置１Ａの構成について、図２を参照して説明する。電源装置１Ａは、同図に示すように、整流回路２、力率改善回路３、抵抗回路４、第１サイリスタ５、第２サイリスタ６、検出部７Ａおよびサイリスタ制御回路８Ａを備えている。
【００３８】
この場合、第１サイリスタ５は、電源装置１の構成とは逆の極性で、整流回路２の一方の入力部としての入力部１１ａと力率改善回路３の一方の入力部としての入力部２６ｂとの間に掛け渡されて配設されている。また、第２サイリスタ６は、電源装置１の構成とは逆の極性で、整流回路２の他方の入力部としての入力部１１ｂと力率改善回路３の一方の入力部としての入力部２６ｂとの間に掛け渡されて配設されている。検出部７Ａは、昇圧用インダクタ２１ａとして機能する１次巻線２１ａと共に２次巻線２１ｂが２つ形成されたトランス２１を有している。
【００３９】
サイリスタ制御回路８Ａは、２つの２次巻線２１ｂに誘起される交流電圧を整流平滑して直流電圧を生成する２つの整流平滑回路、および各整流平滑回路で生成された直流電圧を分圧して第１サイリスタ５および第２サイリスタ６をオン・オフ制御するための制御電圧Ｖｄ１，Ｖｄ２を生成して対応するサイリスタ５，６の各ゲート端子に出力する２つの分圧回路を備えている。この構成により、サイリスタ制御回路８Ａは、サイリスタ制御回路８と同様にして、力率改善回路３が動作状態のときには、トランス２１の各２次巻線２１ｂに誘起される交流電圧に基づいて所定の直流電圧値の制御電圧Ｖｄ１，Ｖｄ２を生成して第１サイリスタ５および第２サイリスタ６のゲート端子にそれぞれ出力することでオン状態に制御し、力率改善回路３が停止状態のときには、第１サイリスタ５および第２サイリスタ６をオフ状態に移行させ得る直流電圧値（ゼロボルト）の制御電圧Ｖｄ１，Ｖｄ２を生成して第１サイリスタ５および第２サイリスタ６のゲート端子にそれぞれ出力する。
【００４０】
次に、電源装置１Ａの動作について説明する。なお、抵抗回路４と各サイリスタ５，６の配置が電源装置１と相違していることに起因して、電源装置１Ａ内に生じる電流の経路が相違する。具体的には、交流電圧Ｖｉの印加直後における短い期間や、起動後において交流電圧Ｖｉが入力定格範囲を突発的に超えたときのように、力率改善回路３が停止状態のときに電源装置１Ａ内に生じる電流の経路は、整流回路２から、力率改善回路３の昇圧用インダクタ２１ａ（１次巻線２１ａ）、ダイオード２３、コンデンサ２４および抵抗回路４を経由して整流回路２に戻る経路になっている。このため、交流電圧Ｖｉの印加直後には、この経路内に発生する突入電流は、抵抗回路４によってその電流値が抑制されて、また、起動後において交流電圧Ｖｉが入力定格範囲を突発的に超えたときには、脈流電圧Ｖ１が抵抗回路４での電圧降下分だけ低減されて、脈流電圧Ｖ２として力率改善回路３に供給される。
【００４１】
一方、起動後において交流電圧Ｖｉが入力定格範囲内のときのように、力率改善回路３が動作状態のときに電源装置１Ａ内に生じる電流の経路は、上記の力率改善回路３が停止状態のときの経路において、整流回路２の１つのダイオードと抵抗回路４とが、第１サイリスタ５または第２サイリスタ６によってバイパスされた経路になる。このため、交流電圧Ｖｉは、整流回路２だけでなく第１サイリスタ５および第２サイリスタ６によっても整流されて、脈流電圧Ｖ１に変換されることなく、脈流電圧Ｖ２に直ちに変換される。これにより、電源装置１Ａにおいても、整流回路２の入力部１１ａから力率改善回路３の入力部２６ａまでの間での電圧降下が、整流回路２の１つのダイオードでの電圧降下と抵抗回路４での電圧降下の合計分から１つのサイリスタでの電圧降下分に低減されるため、電力ロスの低減が図られている。
【００４２】
したがって、この電源装置１Ａにおいても、上記した電源装置１と同様の効果を奏することができる。
【００４３】
また、電源装置１Ａで採用した検出部７Ａおよびサイリスタ制御回路８Ａは、電源装置１において検出部７およびサイリスタ制御回路８にそれぞれ代えて使用することもできる。また、上記の電源装置１，１Ａでは、検出部７，７Ａをトランス２１で構成して、検出部７，７Ａにおいて検出された力率改善回路３の状態（動作状態または停止状態）に基づいてサイリスタ制御回路８（８Ａ）が各サイリスタ５，６をオン・オフさせているが、図３に示す電源装置１Ｂのように、検出部７Ｂが、力率改善回路３の出力電圧としての直流電圧Ｖ３の電圧値を検出して、その検出結果をサイリスタ制御回路８に出力する構成を採用することもできる。以下、電源装置１Ｂについて説明する。この構成は、上記した電源装置１，１Ａの双方に適用することができるが、一例として、電源装置１に適用して電源装置１Ｂとした例を挙げて説明する。
【００４４】
まず、電源装置１Ｂの構成について説明する。なお、電源装置１と同一の構成については同一の符号を付して重複する説明を省略する。
【００４５】
最初に、電源装置１Ｂの構成について、図３を参照して説明する。電源装置１Ｂは、同図に示すように、整流回路２、力率改善回路３、抵抗回路４、第１サイリスタ５、第２サイリスタ６、検出部７Ｂおよびサイリスタ制御回路８を備えている。なお、この構成においては、昇圧用インダクタ２１ａは、同図に示すように、独立した部材として力率改善回路３内に配置されている。
【００４６】
この場合、上記したように、検出部７Ｂは、直流電圧Ｖ３の電圧値を検出する。また、検出部７Ｂは、この検出した直流電圧Ｖ３の電圧値と、予め規定された下限電圧（例えば、交流電圧Ｖｉの印加直後から上記した短い期間だけ経過したときの直流電圧Ｖ３の電圧値）および予め規定された上限電圧（例えば、力率改善回路３からの出力が許容される直流電圧Ｖ３の電圧値）とを比較して、直流電圧Ｖ３の電圧値がこの下限電圧から上限電圧までの範囲内のときには、力率改善回路３が動作状態、または直流電圧Ｖ３の電圧値が正常範囲内であるとする検出結果（比較結果）として、サイリスタ制御回路８に対して制御電圧（例えば、十数Ｖ程度の高い電圧である直流電圧）を出力する。一方、この範囲外のときには、検出部７Ｂは、交流電圧Ｖｉの印加直後であるか、または交流電圧Ｖｉの電圧値の異常な上昇が生じたとする検出結果（比較結果）として、サイリスタ制御回路８に対して制御電圧（例えば、ゼロボルトの低い電圧である直流電圧）を出力する。
【００４７】
以上の構成により、この電源装置１Ｂも、検出部７Ｂが、例えば、力率改善回路３から出力される直流電圧Ｖ３の電圧値が予め規定した上限電圧を超えたことを検出したときにおいては、サイリスタ制御回路８によって第１サイリスタ５および第２サイリスタ６をオフ状態に制御して抵抗回路４のバイパスを停止させることで、抵抗回路４において脈流電圧Ｖ２を電圧降下させて力率改善回路３に入力することができる結果、力率改善回路３から出力される直流電圧Ｖ３を抵抗回路４での電圧降下分だけ低下させることができる（直流電圧Ｖ３の上昇を軽減することができる）ため、上記した電源装置１と同様の効果を奏することができる。
【符号の説明】
【００４８】
１，１Ａ，１Ｂ  電源装置
２  整流回路
３  力率改善回路
４  抵抗回路
５  第１サイリスタ
６  第２サイリスタ
７，７Ａ，７Ｂ  検出部
８，８Ａ  サイリスタ制御回路
１１ａ，１１ｂ  一対の入力部
１２ａ，１２ｂ  一対の出力部
２１ａ  昇圧用インダクタ（１次巻線）
２２  主スイッチ素子
２３  ダイオード
２４  コンデンサ
Ｖ１  脈流電圧
Ｖ２  脈流電圧
Ｖ３  直流電圧
Ｖｉ  交流電圧
【図１】
2014082891.tif 000003
【図２】
2014082891.tif 000004
【図３】
2014082891.tif 000005