(57)【要約】【課題】外部回路において、表示パネルの複数列の画素にパラレルに供給される駆動パターンを発生することを不要とする。【解決手段】表示パネル駆動回路は、複数のサブフィールドパターンデータをそれぞれ保持する複数のレジスターと、サブフレーム同期信号をカウントすることによりカウント値を生成するサブフレームカウンターと、クロック信号をカウントすることによりカウント値を生成するクロックカウンターと、サブフレームカウンターによって生成されるカウント値に従って１つのレジスターを選択する選択回路と、クロックカウンターによって生成されるカウント値に従ってレジスターからサブフィールドパターンデータを順次読み出すサブフィールドパターン生成回路と、サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより駆動パターンを生成する画素回路とを含む。【選択図】図１
2014164099.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルを構成する半導体基板上に形成され、１フレームの画像を分割して得られるサブフレームを表すサブフレーム画像データ、及び、１サブフレーム期間における画素値の変化を表すサブフィールドパターンデータに基づいて前記表示パネルを駆動する表示パネル駆動回路であって、
複数のサブフィールドパターンデータをそれぞれ保持する複数のレジスターと、
サブフレーム同期信号をカウントすることによりカウント値を生成するサブフレームカウンターと、
クロック信号をカウントすることによりカウント値を生成するクロックカウンターと、
前記サブフレームカウンターによって生成されるカウント値に従って、前記複数のレジスターの内から１つのレジスターを選択する選択回路と、
前記クロックカウンターによって生成されるカウント値に従って、前記選択回路によって選択されたレジスターからサブフィールドパターンデータを順次読み出すサブフィールドパターン生成回路と、
サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより、前記表示パネルの画素を駆動するための駆動パターンを生成する画素回路と、
を具備する表示パネル駆動回路。
【請求項２】
表示パネルを構成する半導体基板上に形成され、１フレームの画像を分割して得られるサブフレームを表すサブフレーム画像データ、及び、１サブフレーム期間における画素値の変化を表すサブフィールドパターンデータに基づいて前記表示パネルを駆動する表示パネル駆動回路であって、
サブフィールドパターンデータをサブフレーム毎に受信する受信回路と、
前記受信回路によって受信されるサブフィールドパターンデータを保持するレジスターと、
クロック信号をカウントすることによりカウント値を生成するクロックカウンターと、
前記クロックカウンターによって生成されるカウント値に従って、前記レジスターからサブフィールドパターンデータを順次読み出すサブフィールドパターン生成回路と、
サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより、前記表示パネルの画素を駆動するための駆動パターンを生成する画素回路と、
を具備する表示パネル駆動回路。
【請求項３】
サブフレーム同期信号及びサブフィールドパターンデータを時分割で受信して、受信したサブフレーム同期信号を前記サブフレームカウンターに供給すると共に、受信したサブフィールドパターンデータを前記複数のレジスターに供給する受信回路をさらに具備する、請求項１記載の表示パネル駆動回路。
【請求項４】
前記画素回路が、駆動パターンに基づく出力電位を前記表示パネルの画素の個別電極に印加し、
駆動電圧データに従って、前記画素回路に供給される電源電圧を生成する駆動電源回路をさらに具備する、請求項１〜３のいずれか１項記載の表示パネル駆動回路。
【請求項５】
請求項１〜４のいずれか１項記載の表示パネル駆動回路と、
前記表示パネル駆動回路から複数の画素の個別電極に印加される複数の電位に従って画像を表示する表示パネルと、
を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＯＳ（liquid crystal on silicon：リキッドクリスタル・オン・シリコン）パネル等の表示パネルを駆動する表示パネル駆動回路に関する。さらに、本発明は、そのような表示パネル駆動回路を用いたビデオプロジェクターや電子式ビューファインダー等の電子機器等に関する。
【背景技術】
【０００２】
ＬＣＯＳパネルは、単結晶シリコン基板とガラス基板との間に液晶が封入された構造を有する反射型液晶表示パネルであり、液晶ディスプレイやプラズマディスプレイの技術よりも高度で先進的なシリコン技術を用いることによって、より高解像度の画像を提供することができる。
【０００３】
ＬＣＯＳパネルの構造としては、例えば、単結晶シリコン基板上に回路素子や配線が形成され、さらに、絶縁膜を介して配線に接続された個別電極（反射電極）が設けられる。また、液晶層を挟んで個別電極と対向するガラス基板上に、透明な共通電極が設けられる。個別電極と共通電極との間に電圧を印加することによって、液晶を駆動することができる。
【０００４】
ＬＣＯＳパネルの駆動方式としては、アナログ駆動方式とディジタル駆動方式とが用いられている。アナログ駆動方式においては、画像データに応じて生成される連続的な電圧を液晶に印加することによって画像の階調が制御される。アナログ駆動方式は、連続的に階調を制御するので、中間階調を細かく再現できるという利点を有する反面、高速動作に適さないという弱点を有する。
【０００５】
一方、ディジタル駆動方式においては、一定電圧の複数のパルスを含むパルス列を液晶に印加し、それらのパルスの配列組合せ（駆動パターン）を画像データに応じて変化させることによって画像の階調が制御される。ディジタル駆動方式は、高速動作に適しており、コントラストを大きくできるという利点を有する反面、階調の刻みを多くするためには動作周波数を上げなければならないという弱点を有する。
【０００６】
また、１フレームの画像を複数枚のサブフレームに分割し、それらのサブフレームを表すサブフレーム画像データを生成してＬＣＯＳパネルを駆動するサブフレーム駆動も行われている。関連する技術として、特許文献１には、１フレームの画像を複数のサブフレームに分割し、サブフレーム毎に順次時分割表示する画像表示装置において、高階調で高品位の画像表示を保ちつつ駆動回路規模の増大を抑えてさらに低コスト化を図るための画像出力装置が開示されている。
【０００７】
この画像出力装置は、１フレーム分の画素データを複数のサブフレームに分割し、サブフレーム毎に順次出力するサブフレーム生成手段と、各サブフレームの出力期間を複数のフィールドに時間分割し、フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段とを備えている。出力画素データは、ＬＣＯＳ内のソースドライバーによってアナログ画素信号に変換され、アナログ画素信号が、表示部の画素のトランジスターに供給される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２０８４０７号公報（段落０００９、００１３、００３２−００３３）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、表示パネルをディジタル駆動する場合には、フィールド周波数が高くなるので、従来は、表示パネルの複数列の画素を駆動するための駆動パターンが、オン／オフ信号として外部回路から表示パネル駆動回路に供給されていた。その場合に、駆動パターンは、表示パネルの複数列の画素にパラレルに供給されるので、配線の接続数が非常に多くなってしまう。また、サブフレーム画像データに合わせて駆動パターンを供給するタイミングを調整することが難しかった。
【００１０】
そこで、本発明の１つの目的は、外部回路において、表示パネルの複数列の画素にパラレルに供給される駆動パターンを発生することを不要とし、配線の接続数を削減することである。また、本発明のもう１つの目的は、サブフレーム期間に同期して駆動パターンをダイナミックに変更できるようにして、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることである。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明の第１の観点に係る表示パネル駆動回路は、表示パネルを構成する半導体基板上に形成され、１フレームの画像を分割して得られるサブフレームを表すサブフレーム画像データ、及び、１サブフレーム期間における画素値の変化を表すサブフィールドパターンデータに基づいて表示パネルを駆動する表示パネル駆動回路であって、複数のサブフィールドパターンデータをそれぞれ保持する複数のレジスターと、サブフレーム同期信号をカウントすることによりカウント値を生成するサブフレームカウンターと、クロック信号をカウントすることによりカウント値を生成するクロックカウンターと、サブフレームカウンターによって生成されるカウント値に従って、複数のレジスターの内から１つのレジスターを選択する選択回路と、クロックカウンターによって生成されるカウント値に従って、選択回路によって選択されたレジスターからサブフィールドパターンデータを順次読み出すサブフィールドパターン生成回路と、サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより、表示パネルの画素を駆動するための駆動パターンを生成する画素回路とを具備する。
【００１２】
本発明の第１の観点によれば、表示パネル駆動回路において駆動パターンを生成するので、外部回路から表示パネル駆動回路に駆動パターンを供給する必要がなくなり、配線の接続数を削減することができる。また、サブフレーム期間に同期して駆動パターンをダイナミックに変更することができるので、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることが可能となる。
【００１３】
本発明の第２の観点に係る表示パネル駆動回路は、表示パネルを構成する半導体基板上に形成され、１フレームの画像を分割して得られるサブフレームを表すサブフレーム画像データ、及び、１サブフレーム期間における画素値の変化を表すサブフィールドパターンデータに基づいて表示パネルを駆動する表示パネル駆動回路であって、サブフィールドパターンデータをサブフレーム毎に受信する受信回路と、受信回路によって受信されるサブフィールドパターンデータを保持するレジスターと、クロック信号をカウントすることによりカウント値を生成するクロックカウンターと、クロックカウンターによって生成されるカウント値に従って、レジスターからサブフィールドパターンデータを順次読み出すサブフィールドパターン生成回路と、サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより、表示パネルの画素を駆動するための駆動パターンを生成する画素回路とを具備する。
【００１４】
本発明の第２の観点によれば、外部回路と表示パネル駆動回路との間の配線数を削減するのみならず、レジスターの数を削減することができる。また、サブフレーム期間に同期して駆動パターンをダイナミックに変更することができるので、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることが可能となる。
【００１５】
本発明の第１の観点に係る表示パネル駆動回路において、サブフレーム同期信号及びサブフィールドパターンデータを時分割で受信して、受信したサブフレーム同期信号をサブフレームカウンターに供給すると共に、受信したサブフィールドパターンデータを複数のレジスターに供給する受信回路をさらに設けても良い。その場合には、外部回路と表示パネル駆動回路との間の配線数をさらに削減することができる。
【００１６】
以上において、画素回路が、駆動パターンに基づく出力電位を表示パネルの画素の個別電極に印加し、駆動電圧データに従って、画素回路に供給される電源電圧を生成する駆動電源回路をさらに設けても良い。その場合には、表示パネルの画素の個別電極に印加される画素回路の出力電位を表示パネルの温度や画像の階調に応じて変化させることができるので、表示パネルにおいて、より正確な階調を再現することが可能となる。
【００１７】
さらに、本発明の１つの観点に係る電子機器は、上記いずれかの表示パネル駆動回路と、表示パネル駆動回路から複数の画素の個別電極に印加される複数の電位に従って画像を表示する表示パネルとを具備する。これにより、電子機器において、配線の接続数を削減することができる。また、サブフレーム期間に同期して駆動パターンをダイナミックに変更することができるので、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る表示パネル駆動回路を含むブロック図。
【図２】フレームとサブフレームとサブフィールドとの関係を示す図。
【図３】駆動パターンによる輝度の変化の第１の例を示す図。
【図４】駆動パターンによる輝度の変化の第２の例を示す図。
【図５】コマンド及びサブフィールドパターンデータの例を示す図。
【図６】図１に示す画素回路の構成例を示す回路図。
【図７】図１に示す液晶パネル駆動回路の動作例を説明するためのタイミング図。
【図８】本発明の第２の実施形態に係る表示パネル駆動回路を含むブロック図。
【図９】本発明の第３の実施形態に係る表示パネル駆動回路を含むブロック図。
【図１０】本発明の第４の実施形態に係る表示パネル駆動回路を含むブロック図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
図１は、本発明の第１の実施形態に係る表示パネル駆動回路を用いる電子機器の構成を示すブロック図である。この電子機器は、ビデオプロジェクターや電子式ビューファインダー等の電子機器であり、図１においては、画像表示に関する部分のみが示されている。
【００２０】
図１に示すように、この電子機器は、表示制御回路１０と、表示パネル駆動回路２０と、表示パネル５０とを含んでいる。ここで、表示パネル５０は、単結晶シリコン等の半導体基板とガラス基板との間に液晶が封入された構造を有し、典型的にはＬＣＯＳパネルであっても良い。また、表示パネル駆動回路２０は、表示パネル５０を構成する半導体基板上に形成され、表示パネル駆動回路２０の一部は、表示パネル５０の表示領域内に形成される。
【００２１】
表示制御回路１０は、サブフレーム画像データ生成回路１１と、サブフィールドパターンメモリー１２と、エンコーダー１３と、表示タイミング生成回路１４とを含んでいる。サブフレーム画像データ生成回路１１は、外部から画像データを入力し、１フレームの画像を複数枚のサブフレームに分割することにより、それらのサブフレームを表すサブフレーム画像データを生成する。
【００２２】
サブフィールドパターンメモリー１２は、ＲＡＭ等で構成され、予め設定された各種のサブフィールドパターンを表すサブフィールドパターンデータを格納する。ここで、サブフィールドパターンとは、１サブフレーム期間における画素値の変化を表すパルスの配列組合せである。
【００２３】
図２は、フレームとサブフレームとサブフィールドとの関係を示す図である。図２に示すように、例えば、毎秒６０枚のフレームによって画像が表される。また、１枚のフレームは、複数（例えば、２０枚）のサブフレームによって構成される。さらに、１枚のサブフレーム中の各画素の画素値をサブフィールドパターンに従って変化させることにより、より細かな階調を再現することができる。
【００２４】
図２においては、１枚のサブフレーム中の画素Ｐの画素値をサブフィールドパターン「１１０１・・・」に従ってローレベルとハイレベルとの間で変化させている。人間の目には液晶における輝度が積分されて見えるので、１フレームにおいて画素Ｐの所望の階調が再現される。この画素値の変化は、液晶への１画素書き込み期間内において行われるので、液晶の応答速度よりも早く画素値が変化する場合には、液晶における輝度の変化が完了せずに、変化の過渡状態が表示されることになる。
【００２５】
本実施形態においては、外部から入力される画像データに基づいてサブフィールドパターンが生成されるのではなく、各種のサブフィールドパターンが予め設定されている。そして、表示パネル５０の各画素について、サブフレーム画像データとサブフィールドパターンデータとの論理演算を行うことにより、その画素を駆動するための駆動パターンが生成される。
【００２６】
そのために、図１に示すサブフレーム画像データ生成回路１１は、１フレーム分の画像データを解析することにより、予め設定された各種のサブフィールドパターンを用いて１フレームの画像が再現できるように、サブフレーム画像データを生成する。表示パネル駆動回路２０は、このサブフレーム画像データとサブフィールドパターンデータとに基づいて駆動パターンを生成することにより、表示パネル５０を駆動する。これについては、後で詳しく説明する。
【００２７】
図３は、ある画素について、駆動パターンによる輝度の変化の第１の例を示す図である。図３においては、サブフレーム期間（Ａ）の先頭の階調を表すために、駆動パターン「００１１」が用いられ、サブフレーム期間（Ｂ）の先頭の階調を表すために、駆動パターン「００００」が用いられ、サブフレーム期間（Ｃ）の先頭の階調を表すために、駆動パターン「１１１１」が用いられている。それぞれの駆動パターンに従って、表示パネル５０の当該画素における輝度が、図３に示すように変化する。
【００２８】
図４は、ある画素について、駆動パターンによる輝度の変化の第２の例を示す図である。図４において、符号「Ｒ」は、表示パネル５０の画素の個別電極に印加される電位がリセットされる期間を表している。図４においては、各々のサブフレーム期間の先頭において、表示パネル５０の画素の個別電極に印加される電位がリセットされるので、表示パネル５０の当該画素における輝度が一旦低下する。
【００２９】
図５は、コマンド及びサブフィールドパターンデータの例を示す図である。サブフィールドパターンデータのビット数が４ビットである場合には、５種類のサブフィールドパターンを用いても良い。例えば、「００００」、「０００１」、「００１１」、「０１１１」、「１１１１」の５種類のサブフィールドパターンが用いられる。後で行われる論理演算を考慮すると、サブフィールドパターン「００００」は転送する必要がないので、図５においては、４種類のサブフィールドパターンを転送する例が示されている。
【００３０】
図５に示すように、第１番目のサブフィールドパターンを変更する命令であるコマンド１に続いて、サブフィールドパターンデータ「０００１」が転送され、第２番目のサブフィールドパターンを変更する命令であるコマンド２に続いて、サブフィールドパターンデータ「００１１」が転送される。さらに、第３番目のサブフィールドパターンを変更する命令であるコマンド３に続いて、サブフィールドパターンデータ「０１１１」が転送され、第４番目のサブフィールドパターンを変更する命令であるコマンド４に続いて、サブフィールドパターンデータ「１１１１」が転送される。
【００３１】
再び図１を参照すると、表示タイミング生成回路１４は、基準クロック信号、水平同期信号、及び、垂直同期信号等を入力し、各種のタイミング信号を生成する。各種のタイミング信号としては、例えば、サブフレームの切り替えタイミングを表すサブフレーム同期信号や、表示パネル５０における書き込みラインの切り替えタイミングを表す走査タイミング信号や、サブフィールドパターンの個々のデータビットを生成するタイミングを表すクロック信号等が該当する。
【００３２】
図１に示すエンコーダー１３は、例えば、電子機器の起動時に、サブフィールドパターンメモリー１２に格納されているサブフィールドパターンデータを表示パネル駆動回路２０に転送する。また、エンコーダー１３は、図示しない温度センサーによって検出された表示パネル５０の温度が所定の範囲を超えた際に、表示パネル５０の温度による輝度変化を補正するために、検出された温度の範囲に対応して格納されているサブフィールドパターンデータを表示パネル駆動回路２０に転送しても良い。ここで、エンコーダー１３は、サブフィールドパターンデータを、コマンドと共にシリアルに転送しても良い。
【００３３】
表示パネル駆動回路２０は、デコーダー２１と、複数のサブフィールドパターンレジスター（以下、単に「レジスター」ともいう）２２ａ、２２ｂ、２２ｃ、・・・と、サブフレームカウンター２３と、クロックカウンター２４と、レジスター選択回路２５と、サブフィールドパターン生成回路２６と、データ線駆動回路２７と、走査線駆動回路２８と、コモン電位生成回路２９と、駆動電源回路３０と、複数の画素回路４０とを含んでいる。それらの画素回路４０は、表示パネル５０の複数の画素に対応して設けられている。
【００３４】
デコーダー２１は、エンコーダー１３からコマンドと共に転送されるサブフィールドパターンデータを受信し、受信したサブフィールドパターンデータをレジスター２２ａ、２２ｂ、２２ｃ、・・・に順次供給する。これにより、例えば、レジスター２２ａが、サブフィールドパターンデータ「０００１」を保持し、レジスター２２ｂが、サブフィールドパターンデータ「００１１」を保持し、レジスター２２ｂが、サブフィールドパターンデータ「０１１１」を保持する。
【００３５】
このように、レジスター２２ａ、２２ｂ、２２ｃ、・・・は、複数の異なる階調を表すサブフィールドパターンデータをそれぞれ保持する。複数の異なる階調を表すために、サブフィールドパターンデータのビット数は、２ビット以上であればよく、例えば、４０ビット以上でも良い。
【００３６】
サブフレームカウンター２３は、表示制御回路１０から供給されるサブフレーム同期信号をカウントすることによってサブフレームカウント値を生成する。また、サブフレームカウンター２３は、表示制御回路１０から供給される垂直同期信号に同期してリセットされる。
【００３７】
クロックカウンター２４は、表示制御回路１０から供給されるクロック信号をカウントすることによってクロックカウント値を生成する。また、クロックカウンター２４は、表示制御回路１０から供給されるサブフレーム同期信号に同期してリセットされる。
【００３８】
レジスター選択回路２５は、サブフレームカウンター２３によって生成されるサブフレームカウント値に従って、複数のレジスター２２ａ、２２ｂ、２２ｃ、・・・の内から１つのレジスターを選択する。例えば、レジスター選択回路２５は、サブフレームカウント値が「０」であるときに、レジスター２２ａを選択し、サブフレームカウント値が「１」であるときに、レジスター２２ｂを選択し、サブフレームカウント値が「２」であるときに、レジスター２２ｃを選択し、以下同様にする。
【００３９】
サブフィールドパターン生成回路２６は、クロックカウンター２４によって生成されるクロックカウント値に従って、レジスター選択回路２５によって選択されたレジスターからサブフィールドパターンデータを順次読み出すことにより、サブフィールドパターンを生成する。また、サブフィールドパターン生成回路２６は、読み出されたサブフィールドパターンデータを、サブフィールドパターン供給線ＳＬを介して複数の画素回路４０に供給する。
【００４０】
サブフィールドパターンデータのビット数を「Ｎ」とすると、例えば、サブフィールドパターン生成回路２６は、クロックカウント値が「０」であるときに、サブフィールドパターンデータの第１ビットを読み出し、クロックカウント値が「１」であるときに、サブフィールドパターンデータの第２ビットを読み出す。以下同様にして、サブフィールドパターン生成回路２６は、クロックカウント値が「Ｎ−１」であるときに、サブフィールドパターンデータの第Ｎビットを読み出す。
【００４１】
データ線駆動回路２７は、走査タイミング信号に従って、表示制御回路１０から供給されるサブフレーム画像データを、表示パネル５０の複数のデータ線ＤＬに分配して供給する。１コラム（列）分のサブフレーム画像データは、１つのデータ線ＤＬを介して、図１において縦方向の１コラム分の画素回路４０に順次供給される。
【００４２】
走査線駆動回路２８は、走査タイミング信号に従って、表示パネル５０の複数のラインを順次選択するための複数の走査信号を生成し、生成された走査信号を、表示パネル５０の複数の走査線（ゲート線）ＧＬに供給する。１つの走査信号は、１つの走査線ＧＬを介して、図１において横方向の１ライン分の画素回路４０に供給される。
【００４３】
コモン電位生成回路２９は、表示パネル５０の共通電極に供給されるコモン電位ＣＯＭを生成する。また、駆動電源回路３０は、複数の画素回路４０に供給される電源電圧（ＶＤＤ−ＶＳＳ）を生成する。例えば、図１に示すように、駆動電源回路３０が一方の電源電位ＶＤＤを生成し、他方の電源電位ＶＳＳを接地電位としても良い。
【００４４】
画素回路４０は、データ線駆動回路２７から供給されるサブフレーム画像データとサブフィールドパターン生成回路２６から供給されるサブフィールドパターンデータとの論理演算を行うことにより、表示パネル５０の画素を駆動するための駆動パターンを生成する。また、画素回路４０は、駆動パターンに基づく出力電位を、表示パネル５０の画素の個別電極に印加する。
【００４５】
図６は、図１に示す画素回路の構成例を示す回路図である。表示パネル５０においては、複数の画素が２次元マトリックス状に配置されているが、図６においては、２×２画素分の画素回路が示されている。それらの画素回路には、データ線ＤＬ１及びＤＬ２と、走査線ＧＬ１及びＧＬ２と、サブフィールドパターン供給線ＳＬとが接続されている。以下においては、例として、第１行第１列の画素回路について説明する。
【００４６】
図６に示すように、画素回路４０は、Ｎチャネルトランジスター４１と、２つのインバーター４２及び４３と、ＡＮＤ回路４４とを含んでいる。表示パネル５０の液晶の画素において個別電極と共通電極との間に形成される容量は、参照符号「Ｃ」で示されている。インバーター４２〜ＡＮＤ回路４４には、駆動電源回路３０（図１）から電源電位ＶＤＤ及びＶＳＳが供給される。
【００４７】
トランジスター４１のソースは、データ線ＤＬ１に接続され、ゲートは、走査線ＧＬ１に接続され、ドレインは、インバーター４２の入力端子に接続されている。インバーター４２の出力端子は、インバーター４３の入力端子に接続されている。インバーター４３の出力端子は、インバーター４２の入力端子に接続されると共に、ＡＮＤ回路４４の第１の入力端子に接続されている。ＡＮＤ回路４４の第２の入力端子には、サブフィールドパターン供給線ＳＬを介してサブフィールドパターンデータが供給され、出力端子は、表示パネル５０の当該画素の個別電極に接続されている。一方、表示パネル５０の共通電極には、コモン電位生成回路２９（図１）からコモン電位ＣＯＭが印加される。
【００４８】
このように構成された画素回路４０において、走査線ＧＬ１に供給される走査信号がハイレベルに活性化されると、トランジスター４１がオン状態となり、データ線ＤＬ１に供給されるサブフレーム画像データがインバーター４２の入力端子に印加される。このサブフレーム画像データは、インバーター４２及び４３によって２回反転されて、インバーター４３の出力端子から出力される。インバーター４３の出力信号はインバーター４２の入力端子に正帰還されるので、トランジスター４１がオフ状態となってもインバーター４３の出力レベルが保持される。
【００４９】
ＡＮＤ回路４４は、インバーター４３から出力されるサブフレーム画像データとサブフィールドパターン供給線ＳＬを介して供給されるサブフィールドパターンデータとの論理積を求めることによって駆動パターンを生成し、駆動パターンに基づく出力電位を表示パネル５０の画素の個別電極に印加する。これにより、その画素の液晶は、個別電極に印加されるＡＮＤ回路４４の出力電位と共通電極に印加されるコモン電位ＣＯＭとの電位差によって駆動されることになる。
【００５０】
図７は、図１に示す液晶パネル駆動回路の動作例を説明するためのタイミングチャートである。図７に示すように、垂直同期信号によって表される１フレーム期間が、複数のサブフレーム期間に分割される。ここでは、説明を簡単にするために、１フレームが４分割されて、サブフレーム１〜４が生成される場合について説明する。
【００５１】
１サブフレーム期間において表示パネル５０の複数のラインを走査するために、走査タイミング信号が生成される。走査タイミング信号の１周期は、表示パネル５０の１ライン分の画素に同時にデータを書き込むため、１画素書き込み期間に相当する。この１画素書き込み期間において生成されるサブフィールドパターンが「０１１０」であったとして、サブフレーム画像データがハイレベル「Ｈ」であれば、ＡＮＤ回路４４（図６）から出力される駆動パターンは「ＬＨＨＬ」となり、個別電極の電位も同様に変化する。一方、サブフレーム画像データがローレベル「Ｌ」であれば、ＡＮＤ回路４４から出力される駆動パターンは「ＬＬＬＬ」となり、個別電極の電位も同様に変化する。
【００５２】
レジスター選択回路２５によって選択されるサブフィールドパターンの階調はサブフレームによって変化するので、表示制御回路１０において、サブフレームの時間的位置に応じて適切なサブフレーム画像データを生成することにより、表示パネル５０に表示される１フレーム分の画像において所望の階調を再現することが可能となる。
【００５３】
このように、本発明の第１の実施形態によれば、表示パネル駆動回路２０において駆動パターンを生成するので、外部回路から表示パネル駆動回路２０に駆動パターンを供給する必要がなくなり、配線の接続数を削減することができる。また、サブフレーム期間に同期して駆動パターンをダイナミックに変更することができるので、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることが可能となる。
【００５４】
次に、本発明の第２の実施形態について説明する。
図８は、本発明の第２の実施形態に係る表示パネル駆動回路を用いる電子機器の構成を示すブロック図である。第２の実施形態においては、表示制御回路１０ａが駆動電圧制御回路１５をさらに含み、表示パネル駆動回路２０ａにおいて駆動電源回路３０ａが用いられる。その他の点に関しては、図１に示す第１の実施形態と同様である。
【００５５】
表示制御回路１０ａの駆動電圧制御回路１５は、画素回路４０に供給される電源電圧を表示パネル５０の温度又は画像の階調に応じて変化させるために、駆動電圧データを生成して、生成される駆動電圧データを表示パネル駆動回路２０ａに供給する。
【００５６】
駆動電圧制御回路１５は、例えば、電子機器の起動時に、駆動電圧データを表示パネル駆動回路２０ａに供給する。また、駆動電圧制御回路１５は、図示しない温度センサーによって検出された表示パネル５０の温度が所定の範囲を超えた際に、表示パネル５０の温度による輝度変化を補正するために、検出された温度の範囲に対応して格納されている駆動電圧データを表示パネル駆動回路２０ａに供給しても良い。あるいは、駆動電圧制御回路１５は、画像の階調に応じて駆動電圧データを生成し、垂直同期期間、水平同期期間、又は、サブフレーム同期期間に、駆動電圧データを表示パネル駆動回路２０ａに供給しても良い。
【００５７】
表示パネル駆動回路２０ａの駆動電源回路３０ａは、駆動電圧レジスター３１と、ＤＡＣ（ディジタル／アナログ変換器）３２と、レギュレーター３３とを含んでおり、駆動電圧データに従って、複数の画素回路４０に供給される電源電圧（ＶＤＤ−ＶＳＳ）を生成する。例えば、図８に示すように、駆動電源回路３０ａが一方の電源電位ＶＤＤを生成し、他方の電源電位ＶＳＳを接地電位としても良い。
【００５８】
駆動電圧レジスター３１は、駆動電圧制御回路１５から供給される駆動電圧データを格納する。ＤＡＣ３２は、駆動電圧レジスター３１に格納されている駆動電圧データをアナログの駆動電圧に変換する。レギュレーター３３は、ＤＡＣ３２から出力される駆動電圧をバッファーして、複数の画素回路４０に供給される電源電圧を生成する。
【００５９】
本発明の第２の実施形態によれば、表示パネル５０の画素の個別電極に印加される画素回路４０の出力電位を表示パネル５０の温度や画像の階調に応じて変化させることができるので、表示パネル５０において、より正確な階調を再現することが可能となる。
【００６０】
また、第２の実施形態において、駆動電圧制御回路１５を設けずに、サブフレームカウンター２３によって生成されるサブフレームカウント値に従って駆動電圧データを変化させても良い。その場合には、サブフレーム毎に、サブフィールドパターンが変化すると共に、複数の画素回路４０に供給される電源電圧も変化するので、サブフィールドパターンのみを変化させる場合と比較して、より細かな階調を再現することが可能となる。
【００６１】
次に、本発明の第３の実施形態について説明する。
図９は、本発明の第３の実施形態に係る表示パネル駆動回路を用いる電子機器の構成を示すブロック図である。第３の実施形態においては、表示制御回路１０ｂにおいて送信回路６１が用いられ、表示パネル駆動回路２０ｂにおいて受信回路７１が用いられる。その他の点に関しては、図１に示す第１の実施形態と同様である。
【００６２】
表示制御回路１０ｂの送信回路６１は、表示タイミング生成回路１４によって生成されるサブフレーム同期信号を、サブフィールドパターンメモリー１２に格納されているサブフィールドパターンデータと時分割で表示パネル駆動回路２０ｂに送信する。例えば、送信回路６１は、サブフレーム同期期間においてサブフレーム同期信号を送信し、それ以外の期間においてサブフィールドパターンデータを送信しても良い。ここで、送信回路６１は、サブフィールドパターンデータを、コマンドと共にシリアルに送信しても良い。
【００６３】
表示パネル駆動回路２０ｂの受信回路７１は、送信回路６１から送信されるサブフレーム同期信号及びサブフィールドパターンデータを時分割で受信する。受信回路７１は、受信したサブフレーム同期信号をサブフレームカウンター２３及びクロックカウンター２４に供給すると共に、受信したサブフィールドパターンデータを複数のレジスター２２ａ、２２ｂ、２２ｃ、・・・に順次供給する。
【００６４】
本発明の第３の実施形態によれば、表示制御回路１０ｂから送信されるサブフレーム同期信号及びサブフィールドパターンデータを時分割で受信する受信回路７１を表示パネル駆動回路２０ｂに設けることにより、表示制御回路１０ｂと表示パネル駆動回路２０ｂとの間の配線数をさらに削減することができる。
【００６５】
また、第３の実施形態において、駆動電圧制御回路１５（図８）を表示制御回路１０ｂに設け、表示パネル駆動回路２０ｂにおいて駆動電源回路３０ａ（図８）を用いるようにしても良い。その場合には、表示制御回路１０ｂの送信回路６１が、駆動電圧制御回路１５によって生成される駆動電圧データを、サブフレーム同期信号及びサブフィールドパターンデータと時分割で表示パネル駆動回路２０ｂに送信する。
【００６６】
表示パネル駆動回路２０ｂの受信回路７１は、駆動電圧データ、サブフレーム同期信号、及び、サブフィールドパターンデータを時分割で受信する。受信回路７１は、受信した駆動電圧データを駆動電源回路３０ａに供給し、受信したサブフレーム同期信号をサブフレームカウンター２３及びクロックカウンター２４に供給し、受信したサブフィールドパターンデータを複数のレジスター２２ａ、２２ｂ、２２ｃ、・・・に順次供給する。
【００６７】
次に、本発明の第４の実施形態について説明する。
図１０は、本発明の第４の実施形態に係る表示パネル駆動回路を用いる電子機器の構成を示すブロック図である。第４の実施形態においては、表示制御回路１０ｃにおいて送信回路６２が用いられ、表示パネル駆動回路２０ｃにおいて受信回路７２が用いられる。また、表示パネル駆動回路２０ｃにおいて、１つのサブフィールドパターンレジスター２２のみが用いられるので、図１におけるサブフレームカウンター２３及びレジスター選択回路２５は不要となる。その他の点に関しては、図１に示す第１の実施形態と同様である。
【００６８】
表示制御回路１０ｃの送信回路６２は、表示タイミング生成回路１４によって生成されるサブフレーム同期信号を、サブフィールドパターンメモリー１２に格納されているサブフィールドパターンデータと時分割で表示パネル駆動回路２０ｃに送信する。その際に、送信回路６２は、サブフィールドパターンデータをサブフレーム毎に送信する。即ち、送信回路６２は、１つのサブフレームが表示されている期間中に、次のサブフレームのためのサブフィールドパターンデータを送信する。ここで、送信回路６２は、サブフィールドパターンデータを、コマンドと共にシリアルに送信しても良い。
【００６９】
表示パネル駆動回路２０ｃの受信回路７２は、送信回路６２から送信されるサブフレーム同期信号及びサブフィールドパターンデータを時分割で受信する。その際に、受信回路７２は、送信回路６２から送信されるサブフィールドパターンデータをサブフレーム毎に受信する。即ち、受信回路７２は、１つのサブフレームが表示されている期間中に、次のサブフレームのためのサブフィールドパターンデータを受信する。受信回路７２は、受信したサブフレーム同期信号をクロックカウンター２４に供給すると共に、受信したサブフィールドパターンデータをサブフィールドパターンレジスター２２に供給する。
【００７０】
サブフィールドパターンレジスター２２は、受信回路７２によって受信されたサブフィールドパターンデータを保持する。サブフィールドパターン生成回路２６は、クロックカウンター２４によって生成されるクロックカウント値に従って、サブフィールドパターンレジスター２２からサブフィールドパターンデータを順次読み出し、読み出されたサブフィールドパターンデータを、サブフィールドパターン供給線ＳＬを介して複数の画素回路４０に供給する。それ以降の動作は、図１に示す第１の実施形態と同様である。
【００７１】
本発明の第４の実施形態によれば、表示制御回路１０ｃと表示パネル駆動回路２０ｃとの間の配線数を削減するのみならず、レジスターの数を削減することができる。また、サブフレーム期間に同期して駆動パターンをダイナミックに変更することができるので、温度変化等に対応して駆動パターンを変化させる場合に、表示される画像に違和感が生じないようにすることが可能となる。
【００７２】
また、第４の実施形態において、駆動電圧制御回路１５（図８）を表示制御回路１０ｃに設け、表示パネル駆動回路２０ｃにおいて駆動電源回路３０ａ（図８）を用いるようにしても良い。その場合には、表示制御回路１０ｃの送信回路６２が、駆動電圧制御回路１５によって生成される駆動電圧データを、サブフレーム同期信号及びサブフィールドパターンデータと時分割で表示パネル駆動回路２０ｃに送信する。
【００７３】
表示パネル駆動回路２０ｃの受信回路７２は、駆動電圧データ、サブフレーム同期信号、及び、サブフィールドパターンデータを時分割で受信する。受信回路７２は、受信した駆動電圧データを駆動電源回路３０ａに供給し、受信したサブフレーム同期信号をクロックカウンター２４に供給し、受信したサブフィールドパターンデータをレジスター２２に供給する。
【００７４】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００７５】
１０、１０ａ、１０ｂ、１０ｃ…表示制御回路、１１…サブフレーム画像データ生成回路、１２…サブフィールドパターンメモリー、１３…エンコーダー、１４…表示タイミング生成回路、１５…駆動電圧制御回路、２０、２０ａ、２０ｂ、２０ｃ…表示パネル駆動回路、２１…デコーダー、２２、２２ａ、２２ｂ、２２ｃ…サブフィールドパターンレジスター、２３…サブフレームカウンター、２４…クロックカウンター、２５…レジスター選択回路、２６…サブフィールドパターン生成回路、２７…データ線駆動回路、２８…走査線駆動回路、２９…コモン電位生成回路、３０、３０ａ…駆動電源回路、３１…駆動電圧レジスター、３２…ＤＡＣ、３３…レギュレーター、４０…画素回路、４１…Ｎチャネルトランジスター、４２、４３…インバーター、４４…ＡＮＤ回路、５０…表示パネル、６１、６２…送信回路、７１、７２…受信回路、ＤＬ、ＤＬ１、ＤＬ２…データ線、ＧＬ、ＧＬ１、ＧＬ２…走査線、ＳＬ…サブフィールドパターン供給線
【図１】
2014164099.tif 000003
【図２】
2014164099.tif 000004
【図３】
2014164099.tif 000005
【図４】
2014164099.tif 000006
【図５】
2014164099.tif 000007
【図６】
2014164099.tif 000008
【図７】
2014164099.tif 000009
【図８】
2014164099.tif 000010
【図９】
2014164099.tif 000011
【図１０】
2014164099.tif 000012