(57)【要約】【課題】製造工程中のハンドリングに対して十分な強度を有しながら、最終的な電子デバイスの形状として実装基板を薄くする。【解決手段】実装基板１０を複数形成することが可能なマザー基板２１０と支持基板８１０を用意する（Ｓ１０１）。マザー基板２１０に対して静電気保護素子３０、孔５０、表面電極６１，６２、孔内電極５１，５２を形成する（Ｓ１０２，１０３，１０４）。支持基板８１０に対して、開口穴８１、反射膜８２を形成する（Ｓ１１１，Ｓ１１２）。マザー基板２１０と支持基板８１０とを接着する（Ｓ１０５）。マザー基板２１０における支持基板８１０と反対側の面から研削して、マザー基板２１０を薄化してベース基板２００を成形する（Ｓ１０６）。ベース基板２００の裏面に裏面電極７１，７２を形成する（Ｓ１０７）。支持基板８１０を研削して、薄化された支持基板８００を成形する（Ｓ１０８）。【選択図】  図４
2014067934.tif 000002
【特許請求の範囲】
【請求項１】
複数の実装基板を切り出し可能なマザー基板の表面に、電子部品を実装するための領域を内包する形状の開口穴を有する支持基板を接着する工程と、
前記マザー基板を裏面側から薄化してベース基板を形成する工程と、
前記支持基板を薄化する工程と、
を含む実装基板の製造方法。
【請求項２】
前記支持基板に接着する前の前記マザー基板の表面に電気機能部を形成する工程と、
前記電気機能部を形成した後、前記マザー基板の各実装基板の位置に孔を形成する工程と、
前記マザー基板の表面に表面電極を形成し、前記孔の表面に孔内電極を形成する工程と、
前記支持基板を接着した後に、前記孔内電極が露出するまで前記マザー基板を裏面側から薄化してベース基板を形成する工程と、
前記孔内電極に接続する裏面電極を、前記ベース基板の裏面に形成する工程と、
を含む請求項１に記載の実装基板の製造方法。
【請求項３】
前記支持基板に接着する前の前記マザー基板の表面に電気機能部を形成する工程と、
前記電気機能部を形成した後、前記マザー基板の各実装基板の領域に絶縁溝を形成する工程と、
前記マザー基板の表面に前記絶縁溝を挟んで分離する形状で表面電極を形成する工程と、
前記支持基板を接着した後、前記絶縁溝が露出するまで前記マザー基板を裏面側から薄化してベース基板を形成する工程と、
前記ベース基板の裏面に前記絶縁溝を挟んで分離する形状の裏面電極を形成する工程と、
を含む請求項１に記載の実装基板の製造方法。
【請求項４】
前記支持基板に接着する前の前記マザー基板の表面に電気機能部を形成する工程と、
前記電気機能部を形成した後、前記マザー基板の各実装基板の境界に孔を形成する工程と、
前記マザー基板の表面に表面電極を形成し、前記孔に孔内電極を形成する工程と、
前記支持基板を接着した後に、前記孔内電極が露出するまで前記マザー基板を裏面側から薄化してベース基板を形成する工程と、
前記孔内電極に接続する裏面電極を、前記ベース基板の裏面に形成する工程と、
を含む請求項１に記載の実装基板の製造方法。
【請求項５】
前記支持基板に接着する前の前記マザー基板の表面に電気機能部を形成する工程と、
前記マザー基板の各実装基板の位置に孔を形成する工程と、
前記電気機能部の形成後の前記マザー基板の表面に表面電極を形成する工程と、
前記支持基板の接着後に、前記マザー基板を裏面側から薄化してベース基板を形成する工程と、
前記ベース基板に貫通孔を形成する工程と、
前記貫通孔の表面に孔内電極を形成し、前記ベース基板の裏面に前記孔内電極に接続する裏面電極を形成する工程と、
を含む請求項１に記載の実装基板の製造方法。
【請求項６】
前記マザー基板はシリコン単結晶基板からなり、前記電気機能部として静電気保護素子を形成する、請求項１乃至請求項５のいずれか１項に記載の実装基板の製造方法。
【請求項７】
前記支持基板の前記開口穴の表面に反射膜を形成する工程を含む請求項１乃至請求項６のいずれか１項に記載の実装基板の製造方法。
【請求項８】
ベース基板と、
前記ベース基板の表面に形成された２つの表面電極と、
前記ベース基板の裏面に形成された２つの裏面電極と、
前記２つの表面電極と前記２つの裏面電極とをそれぞれ組になるように導通する貫通電極と、
前記ベース基板の表面において、２つの前記表面電極の間に形成された静電気保護素子と、
前記ベース基板の表面側に配置され、電子部品を実装するための領域を囲む形状の開口穴が形成された支持基板と、
を備え、
前記ベース基板に前記支持基板を接着した状態での全体の厚みは、製造工程中のハンドリングに対する必要最小限の強度となる厚みである、実装基板。
【請求項９】
ベース基板と、
前記ベース基板の表面側に形成された２つの表面電極と、
前記ベース基板の裏面側に形成された２つの裏面電極と、
前記２つの表面電極と前記２つの裏面電極間に設けられた絶縁溝と、
前記ベース基板の表面側において、２つの前記表面電極の間に形成された静電気保護素子と、
前記ベース基板の表面側に配置され、電子部品を実装するための領域を囲む形状の開口穴が形成された支持基板と、
を備え、
前記ベース基板に前記支持基板を接着した状態での全体の厚みは、製造工程中のハンドリングに対する必要最小限の強度となる厚みである、実装基板。
【請求項１０】
前記開口穴の表面に形成された反射膜を備える、請求項８または請求項９に記載の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ等の電子部品と主回路基板との間に装着される実装基板の製造方法、および実装基板に関する。
【背景技術】
【０００２】
現在、省電力、長寿命といった特徴から、半導体発光ダイオード（ＬＥＤ）を用いたＬＥＤ照明の普及が進んでいる。
【０００３】
ＬＥＤ素子は静電耐圧が低いため、単に主回路基板に直接実装した場合、主回路基板に起因する静電気や、主回路基板を介して外部から印加される静電気の影響を直接受け、破損する可能性が高くなる。これを防ぐため、ＬＥＤ素子に静電気保護素子を接続することが考えられる。しかしながら、主回路基板にＬＥＤ素子を直接実装する場合には、静電気保護素子もＬＥＤ素子の近傍に実装する必要があるため、全体としての実装領域が広くなり、小型化できない。
【０００４】
このため、例えば、特許文献１では、シリコン単結晶やセラミックを基材とする実装基板を介して、ＬＥＤ素子を主回路基板に実装している。そして、この実装基板に、上述の静電気保護素子の機能が備えられている。
【０００５】
そして、一般的には、このような実装基板とＬＥＤ素子とからなる電子部品は、実装基板を複数配列した状態でＬＥＤ素子を実装する。そして、電子部品として完成させた後に、それぞれの個片に分割している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２５１６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、このような実装基板を備える場合、ＬＥＤ素子の発生する熱を主回路基板に伝導し、ＬＥＤ素子の放熱効果を向上させるためには、実装基板を薄く形成する必要がある。また、電子部品としての高さに制約があることもあり、この場合にも実装基板を薄くする必要がある。
【０００８】
しかしながら、上述のように、複数の実装基板が配列された状態では、面積が広くなる。この状態で基板を薄くすると、製造工程中のハンドリングの際に破損しやすい。
【０００９】
本発明の目的は、製造工程中のハンドリングに対して十分な強度を有しながら、最終的な電子デバイスの形状として実装基板を薄くできる実装基板の製造方法および実装基板を提供することにある。
【課題を解決するための手段】
【００１０】
この発明の実装基板の製造方法は、次の特徴を有する。この実装基板の製造方法では、複数の実装基板を切り出し可能なマザー基板の表面に電子部品を実装するための領域を内包する形状の開口穴を有する支持基板を接着する工程と、マザー基板を裏面側から薄化してベース基板を形成する工程と、支持基板を薄化する工程と、を含む。
【００１１】
この方法では、支持基板とマザー基板とが互いの強度を相互補完するため、それぞれが薄くても、単独で薄い場合よりも製造工程中のハンドリングに対する強度を高くすることができる。これにより、ベース基板と支持基板をともに薄くでき、低背な実装基板を容易に実現できる。
【００１２】
また、この発明の実装基板の製造方法は、次に示す工程を含んでいてもよい。この実装基板の製造方法では、支持基板に接着する前のマザー基板の表面に電気機能部を形成する工程と、電気機能部を形成した後にマザー基板の各実装基板の位置に孔を形成する工程と、マザー基板の表面に表面電極を形成し、孔の表面に孔内電極を形成する工程と、支持基板を接着した後に孔内電極が露出するまでマザー基板を裏面側から薄化してベース基板を形成する工程と、孔内電極に接続する裏面電極をベース基板の裏面に形成する工程と、を含む。
【００１３】
この方法では、マザー基板（ベース基板）の表面側から貫通電極を形成する場合を示している。
【００１４】
また、この発明の実装基板の製造方法は、次の工程を含んでいてもよい。この実装基板の製造方法では、支持基板に接着する前のマザー基板の表面に電気機能部を形成する工程と、電気機能部を形成した後にマザー基板の各実装基板の領域に絶縁溝を形成する工程と、マザー基板の表面に絶縁溝を挟んで分離する形状で表面電極を形成する工程と、支持基板を接着した後に絶縁溝が露出するまでマザー基板を裏面側から薄化してベース基板を形成する工程と、ベース基板の裏面に絶縁溝を挟んで分離する形状の裏面電極を形成する工程と、を含む。
【００１５】
この方法では、マザー基板（ベース基板）として低抵抗基板を用いる場合を示している。
【００１６】
また、この発明の実装基板の製造方法では、次の工程を用いてもよい。この実装基板の製造方法では、支持基板に接着する前のマザー基板の表面に電気機能部を形成する工程と、電気機能部を形成した後にマザー基板の各実装基板の境界に孔を形成する工程と、マザー基板の表面に表面電極を形成し、孔に孔内電極を形成する工程と、支持基板の接着後に孔内電極が露出するまでマザー基板を裏面側から薄化してベース基板を形成する工程と、孔内電極に接続する裏面電極をベース基板の裏面に形成する工程と、を含む。
【００１７】
この方法では、マザー基板（ベース基板）の表面電極と裏面電極とを接続する貫通電極をベース基板の端に形成する場合を示している。
【００１８】
また、この発明の実装基板の製造方法では、支持基板に接着する前のマザー基板の表面に電気機能部を形成する工程と、マザー基板の各実装基板の位置に孔を形成する工程と、電気機能部の形成後のマザー基板の表面に表面電極を形成する工程と、支持基板の接着後にマザー基板を裏面側から薄化してベース基板を形成する工程と、ベース基板に貫通孔を形成する工程と、貫通孔の表面に孔内電極を形成し、ベース基板の裏面に孔内電極に接続する裏面電極を形成する工程と、を含む。
【００１９】
この方法では、マザー基板（ベース基板）の裏面側から貫通電極を形成する場合を示している。
【００２０】
また、この発明の実装基板の製造方法では、マザー基板はシリコン単結晶基板からなり、電気機能部として静電気保護素子を形成してもよい。
【００２１】
この方法では、マザー基板や電気機能部の具体的な例を示している。
【００２２】
また、この発明の実装基板の製造方法では、支持基板の開口穴の表面に反射膜を形成する工程を含んでもよい。
【００２３】
この方法では、支持基板を単なる支持のみの目的ではなく、電子部品として特性を向上させるための機能部としても利用することができる。
【００２４】
この発明の実装基板は、ベース基板と、ベース基板の表面に形成された２つの表面電極と、ベース基板の裏面に形成された２つの裏面電極と、２つの表面電極と２つの裏面電極とをそれぞれ組になるように導通する貫通電極と、ベース基板の表面において、２つの表面電極の間に形成された静電気保護素子と、ベース基板の表面側に配置され、電子部品を実装するための領域を囲む形状の開口穴が形成された支持基板と、を備える。この実装基板は、ベース基板に支持基板を接着した状態での全体の厚みが、製造工程中のハンドリングに対する必要最小限の強度となる厚みである。
【００２５】
この構成では、実装基板を薄型にしながら、ハンドリングによる破損を大幅に抑制することができる。
【００２６】
この発明の実装基板は、次の構成であってもよい。実装基板は、ベース基板と、ベース基板の表面側に形成された２つの表面電極と、ベース基板の裏面側に形成された２つの裏面電極と、２つの表面電極と２つの裏面電極間に設けられた絶縁溝と、ベース基板の表面側において２つの表面電極の間に形成された静電気保護素子と、ベース基板の表面側に配置され、電子部品を実装するための領域を囲む形状の開口穴が形成された支持基板と、を備える。ベース基板に支持基板を接着した状態での全体の厚みは、製造工程中のハンドリングに対する必要最小限の強度となる厚みである。
【００２７】
この構成でも、実装基板を薄型にしながら、ハンドリングによる破損を大幅に抑制することができる。
【００２８】
また、この発明の実装基板は、開口穴の表面に形成された反射膜を備えていてもよい。この構成では、支持基板をマザー基板の補強として用いるだけでなく、実装基板の備えるべき別の機能要素として用いることができる。
【発明の効果】
【００２９】
この発明によれば、製造工程中のハンドリングに対して十分な強度を有しながら、放熱性の改善された薄型の実装基板を実現することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態に係る実装基板の側面断面図および平面図である。
【図２】本発明の第１の実施形態に係る実装基板に実装型電子部品を実装した状態での側面断面図である。
【図３】本発明の第１の実施形態に係る実装基板のマルチ状態での部分的な側面断面図である。
【図４】本発明の第１の実施形態に係る実装基板の製造方法のフローチャートである。
【図５】本発明の第１の実施形態に係る実装基板の製造方法の各工程での構造を示す図である。
【図６】静電気保護機能付きの半導体発光デバイスの製造工程を示すフローチャートである。
【図７】本発明の第２の実施形態に係る実装基板の側面断面図、実装基板に実装型電子部品を実装した状態での側面断面図である。
【図８】本発明の第２の実施形態に係る実装基板の製造方法のフローチャートである。
【図９】本発明の第３の実施形態に係る実装基板の側面断面図、実装基板に実装型電子部品を実装した状態での側面断面図である。
【図１０】本発明の第３の実施形態に係る実装基板の製造方法のフローチャートである。
【図１１】本発明の第４の実施形態に係る実装基板の側面断面図、実装基板に実装型電子部品を実装した状態での側面断面図である。
【図１２】本発明の第４の実施形態に係る実装基板の製造方法のフローチャートである。
【発明を実施するための形態】
【００３１】
本発明の第１の実施形態に係る実装基板および実装基板の製造方法について、図を参照して説明する。図１（Ａ）は本発明の第１の実施形態に係る実装基板の側面断面図であり、図１（Ｂ）は本発明の第１の実施形態に係る実装基板の平面図である。図２は、本発明の第１の実施形態に係る実装基板に実装型電子部品を実装した状態での側面断面図である。図３は、本発明の第１の実施形態に係る、実装基板が複数配列された状態での部分的な側面断面図である。なお、図３では、実装基板を２個分備える領域のみを記載しているが、個数は二個に限るものではなく、さらに一次元配列のみでなく二次元配列されたものであってもよい。
【００３２】
実装基板１０は、ベース基板２０を備える。ベース基板２０は、絶縁性を有する材料からなり、例えばシリコン単結晶基板からなる。
【００３３】
ベース基板２０の表面には、ｐ型ドーピング層３１が形成されている。ｐ型ドーピング層の３１の一部には、ｎ型ドーピング層３２が形成されている。このｐ型ドーピング層３１とｎ型ドーピング層３２との層構造により静電気保護素子３０が形成される。この静電気保護素子３０が本発明の「電気機能部」に相当する。
【００３４】
ベース基板２０の表面には、高絶縁膜４０が略全面に形成されている。
【００３５】
高絶縁膜４０の表面には、表面電極６１，６２が形成されている。表面電極６１，６２は、ベース基板２０の表面上において、所定距離離間して形成されている。表面電極６１，６２が対向する辺には、突起電極６１１，６２１が形成されている。突起電極６１１は、表面電極６１に接続し、表面電極６２側に伸長する形状からなる。突起電極６２１は、表面電極６２に接続し、表面電極６１側に伸長する形状からなる。突起電極６１１，６２１は、表面電極６１，６２の並ぶ方向に対して直交する方向に、所定数、交互に配置されている。
【００３６】
突起電極６１１の先端付近は、高絶縁膜４０が除去されており、突起電極６１１は、ｎ型ドーピング層３２に接続している。突起電極６２１の先端付近は、高絶縁膜４０が除去されており、突起電極６２１は、ｐ型ドーピング層３１に接続している。これにより、突起電極６１１と突起電極６２１との間にツェナーダイオード３０が接続される構造となる。
【００３７】
ベース基板２０の裏面には、高絶縁膜４１が略全面に形成されている。高絶縁膜４０の表面（ベース基板２０と反対側の面）には、裏面電極７１，７２が形成されている。裏面電極７１は、表面電極６１に対して、ベース基板２０を挟んで対向するように形成されている。裏面電極７２は、表面電極６２に対して、ベース基板２０を挟んで対向するように形成されている。
【００３８】
ベース基板２０を平面視した表面電極６１、裏面電極７１が形成される領域と、表面電極６２、裏面電極７２が形成される領域には、ベース基板２０の厚み方向を貫通する孔５０がそれぞれ形成されている。
【００３９】
表面電極６１、裏面電極７１が形成される領域側の孔５０の表面には、高絶縁膜４０が形成され、この高絶縁膜４０の表面には、孔内電極５１が形成されている。孔内電極５１は、孔５０の表面のみでなく、裏面電極７１に接触する面にも形成されている。この構成により、表面電極６１と裏面電極７１は、孔内電極５１によって接続されている。
【００４０】
表面電極６２、裏面電極７２が形成される領域側の孔５０の表面には、高絶縁膜４０が形成され、この高絶縁膜４０の表面には、孔内電極５２が形成されている。孔内電極５２は、孔５０の表面のみでなく、裏面電極７２に接触する面にも形成されている。この構成により、表面電極６２と裏面電極７２は、孔内電極５２によって接続されている。
【００４１】
ベース基板２０の表面には、接着層９０を介して支持基板８０が接着されている。支持基板８０は、特に電気的な特性から材料を限定するものではなく、所定の強度を有する材料であればよい。ただし、支持基板８０は、絶縁性材料であればよりよい。例えば、ガラスからなるとよい。支持基板８０は、開口穴８１を備える。開口穴８１は支持基板８０を厚み方向に貫通する穴である。開口穴８１は、上述の表面電極６１、６２の少なくとも一部、孔５０の全体を含む開口を有する。さらには、開口穴８１は、図２に示すように、当該実装基板１０に実装する半導体発光素子２が表面電極６１，６２上に載置されて実装できるような開口面積を有する。なお、ここで言うベース基板の「表面」とは、電子部品等が実装される面、ベース基板の「裏面」とは、該実装面と対向する面、のことである。
【００４２】
そして、このような構成からなる実装基板１０には、図２に示すように、半導体発光素子２が実装される。半導体発光素子２は、本発明の「実装型の電子部品」に相当する。半導体発光素子２は、表面側が発光し、裏面側に外部接続電極３Ａ，３Ｋを備える。外部接続電極３Ａは、はんだ４によって表面電極６１に実装される。外部接続電極３Ｋは、はんだ４によって表面電極６２に実装される。
【００４３】
半導体発光素子２が実装された状態で、実装基板１０の支持基板８０の開口穴８１内には、蛍光体８３が充填される。これにより、静電気保護機能付きの半導体発光デバイス１を形成することができる。そして、実装基板１０の裏面電極７１，７２を、図示しない主回路基板の実装用電極に実装して接続することにより、当該半導体発光デバイス１は、主回路基板に実装される。
【００４４】
以上のような構成からなる実装基板１０は、図３に示すように、複数の実装基板１０が配列されている。すなわち、これら複数の実装基板１０は、同時に製造可能な態様で製造される。これは、実装基板１０を個片に分割した後に半導体発光素子２を実装基板１０に実装する方法では、実装が容易でなく、しいては製造が容易でなく歩留まりも低下してしまうからである。言い換えれば、複数の実装基板が同時に製造可能な状態で製造することにより、製造が容易になってコストダウンも実現できる。例えば、図３の例であれば、実装基板１０を同一面上に複数連続して形成できるマザー基板２００と支持基板８００の状態で、複数の実装基板１０を製造する。
【００４５】
このように、複数の実装基板が同時に製造可能な基板の場合、実装基板１０の厚みと比較して、面積のほうが大幅に大きくなる。これにより、製造工程中のハンドリングによる破損が生じやすい。しかしながら、次に示す本実施形態の製造方法を用いることで、このようなハンドリングによる破損を大幅に低減することができる。
【００４６】
図４は、本発明の第１の実施形態に係る実装基板の製造方法のフローチャートである。図５は、本発明の第１の実施形態に係る実装基板の製造方法の各工程での構造を示す図である。なお、図５では、マザー基板２１０に支持基板８１０を接着する工程以降を図示しているが、それ以前の工程については、図５（Ａ）を参照して図４のフローを説明する。
【００４７】
まず、ステップＳ１０１として、所望とする電子デバイス（本実施形態では、静電気保護機能付きの半導体発光デバイス１）を複数形成することが可能な面積からなるマザー基板２１０を用意する（図５（Ａ）参照）。マザー基板２１０は、上述のようにシリコン単結晶基板からなり、ハンドリングに対して所定の強度を有する厚みからなる。例えば、マザー基板２１０の厚みは、３００μｍ程度である。さらに、所望とする電子デバイスを複数形成することが可能な面積からなる支持基板８１０を用意する（図５（Ａ）参照）。支持基板は、上述のように例えばガラス基板からなる。支持基板８１０の厚みは適宜設定すればよく、例えば３００μｍ以上である。
【００４８】
次に、ステップＳ１０２として、マザー基板２１０の表面に、上述のｐ型ドーピング層３１とｎ型ドーピング層３２とからなる静電気保護素子３０を形成する。ｐ型ドーピング層３１およびｎ型ドーピング層３２は、例えば、イオン注入法、デポジション法、エピタキシャル成長法等を用いればよい。
【００４９】
次に、ステップＳ１０３として、マザー基板２１０に対して孔５０を形成する。孔５０は、マザー基板２１０の表面側を開口する形状で形成される。孔５０は、所定の深さ、例えば１００μｍからなり、マザー基板２１０を貫通しない形状からなる。すなわち、孔５０は、底面を有する形状からなる。
【００５０】
次に、マザー基板２１０の表面および孔５０の表面（壁面および底面）に高絶縁膜４０を形成する。高絶縁膜４０は、熱酸化法等により形成される。
【００５１】
次に、ステップＳ１０４として、マザー基板２１０の表面に表面電極６１，６２を形成し、孔５０の表面に孔内電極５１，５２を形成する。具体的には、スパッタ法により、マザー基板２１０の表面および孔５０の表面にメッキシード層を形成する。メッキシード層は、例えばチタン（Ｔｉ）、銅（Ｃｕ）をこの順にスパッタリングすることにより形成される。そして、メッキシード層をフォトリソ法によってパターニングして、パターニングされたメッキシード層の表面に、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させる。この際、孔内電極５１，５２は孔５０を完全に充填するまで形成する必要はなく、所定厚みまで形成すればよい。これにより、孔５０内に孔内電極５１，５２を充填させるよりも、孔内電極５１，５２の形成時間を短くすることができる。
【００５２】
このようなステップＳ１０２，Ｓ１０３，Ｓ１０４によるマザー基板２１０の加工とは別に、ステップＳ１１１，Ｓ１１２による支持基板８１０の加工が実行される。
【００５３】
ステップＳ１１１として、支持基板８１０に対して開口穴８１を形成する。開口穴８１は、支持基板８１０を厚み方向に貫通する形状で形成されている。開口穴８１は、半導体発光素子２が内包可能な開口面積で形成されている。
【００５４】
次に、ステップＳ１１２として、開口穴８１の表面（壁面）に反射膜８２を形成する。反射膜８１は、例えばチタン（Ｔｉ）、金（Ａｕ）を順次スパッタリングすることによって形成される。
【００５５】
次に、ステップＳ１０５として、図５（Ａ）に示すように、加工されたマザー基板２１０と支持基板８１０とを接着剤９０によって接着する。この際、支持基板８１０は、マザー基板２１０の表面側に接着される。さらに、支持基板８１０は開口穴８１がマザー基板２１０に対する半導体発光素子２の実装領域を含むように接着される。
【００５６】
次に、ステップＳ１０６として、図５（Ｂ）に示すように、マザー基板２１０の厚みを薄くすることで、ベース基板２００を形成する。この際、マザー基板２１０は、孔内電極５１，５２が裏面側に露出するまで薄くされる。具体的には、グラインダーやＣＭＰを用いてマザー基板２１０は薄化され、ベース基板２００が形成される。例えば、薄化されたマザー基板２１０、すなわちベース基板２００の厚みは、１００μｍ程度である。
【００５７】
次に、ステップＳ１０７として、図５（Ｃ）に示すように、ベース基板２００の裏面側に高絶縁膜４１を形成する。高絶縁膜４１は、例えばＣＶＤ法等を用いて形成される。高絶縁層４１における孔内電極５１，５２に接触する領域は、フォトリソ法及びエッチング法を用いて開口される。そして、ベース基板２００の裏面において孔内電極５１に接続するように裏面電極７１を形成する。同様に、ベース基板２００の裏面において孔内電極５２に接続するように裏面電極７２を形成する。裏面電極７１，７２は、表面電極６１，６２と同様に、チタン（Ｔｉ）、銅（Ｃｕ）からなるメッキシード層を形成した後にパターニングを行い、さらに、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）を順次メッキ成長させることにより形成される。
【００５８】
次に、ステップＳ１０８として、図５（Ｄ）に示すように、支持基板８１０を薄くすることで、薄化後の支持基板８００を形成する。具体的には、支持基板８１０も、グラインダーやＣＭＰを用いて薄化される。例えば、薄化された支持基板８００の厚みは、３００μｍ程度である。
【００５９】
このような製造工程を経ることで、複数の実装基板１０群が形成される。そして、本実施形態の製造方法を用いることで、ベース基板２００（マザー基板２１０）と支持基板８００（８１０）とで、互いに強度を補完することができる。これにより、製造工程中のハンドリングで生じる応力に対する強度を高くすることができる。すなわち、実装基板を製造し易い。
【００６０】
なお、このように形成された実装基板１０は、半導体発光素子２の実装後に個片化されて、個別の静電気保護機能付きの半導体発光デバイス１となる。図６は、静電気保護機能付きの半導体発光デバイスの製造工程を示すフローチャートである。
【００６１】
まず、ステップＳ９０１として、複数の実装基板群からなる実装基板１０に対して、個片化される実装基板にあわせて、各々半導体発光素子２を実装する。
【００６２】
次に、ステップＳ９０２として、各実装基板１０の開口穴８１内に蛍光体８３を充填する。
【００６３】
次に、ステップＳ９０３として、実装基板１０を個別に切り分けるようにダイシングすることで、各個片の半導体発光デバイス１を切り出す。
【００６４】
次に、第２の実施形態に係る実装基板の製造方法および実装基板について、図を参照して説明する。本実施形態の実装基板１０Ａは、第１の実施形態に示した実装基板１０に対して、ベース基板２０Ａが低抵抗性材料を用いている。なお、実装基板１０と同じ構成の箇所は説明を省略する。
【００６５】
図７（Ａ）は本発明の第２の実施形態に係る実装基板の側面断面図であり、図７（Ｂ）は本発明の第２の実施形態に係る実装基板に実装型電子部品を実装した状態での側面断面図である。
【００６６】
実装基板１０Ａは、ベース基板２０Ａを備える。ベース基板２０Ａは、低抵抗性を有する材料からなる。例えば、ベース基板２０Ａは低抵抗性シリコンからなる。なお、ここで言う「低抵抗」とは、抵抗率が１Ω・ｃｍ以下のことである。
【００６７】
ベース基板２０Ａの表面には、静電気保護素子３０が形成される。
【００６８】
ベース基板２０Ａの表面には、表面電極６１Ａ，６２Ａと高絶縁膜４０が形成されている。表面電極６１Ａ，６２Ａは、ベース基板２０の表面上において、所定距離離間して形成されている。表面電極６１Ａ，６２Ａは、第１の実施形態と同様の突起電極を備える。
【００６９】
ベース基板２０Ａには、絶縁溝４００が形成されている。絶縁溝４００は、ベース基板２０Ａを２つの領域に分割するように形成されている。絶縁溝４００によって分割されるベース基板２０Ａの一方の領域が表面電極６１Ａに接続し、他方の領域が表面電極６２Ａに接続している。なお、図７に示すように、ベース基板２０Ａの一方の領域と表面電極６２Ａとが近接する領域には、これらの間に高絶縁膜４０が形成されている。
【００７０】
ベース基板２０の裏面には、裏面電極７１Ａ，７２Ａが形成されている。裏面電極７１Ａはベース基板２０Ａの一方の領域に当接する形状で形成されている。裏面電極７２Ａは、ベース基板２０Ａの他方の領域に当接する形状で形成されている。裏面電極７１Ａは、表面電極６１Ａに対して、ベース基板２０Ａを挟んで対向するように形成されている。裏面電極７２Ａは、表面電極６２Ａに対して、ベース基板２０Ａを挟んで対向するように形成されている。この構成により、裏面電極７１Ａは、ベース基板２０Ａの一方の領域を介して表面電極６１Ａに接続（導通）している。裏面電極７２Ａは、ベース基板２０Ａの他方の領域を介して表面電極６２Ａに接続（導通）している。
【００７１】
ベース基板２０Ａの表面には、接着層９０を介して支持基板８０が接着されている。支持基板８０の形状は、第１の実施形態と同じである。
【００７２】
そして、このような構成からなる実装基板１０Ａには、図７（Ｂ）に示すように、半導体発光素子２が実装され、蛍光体８３が充填される。これにより、静電気保護機能付きの半導体発光デバイス１Ａを形成することができる。
【００７３】
次に、この構成からなる実装基板１０Ａの製造方法について説明する。なお、第１の実施形態に示した実装基板１０の製造方法と同じ箇所は説明を省略する。図８は、本発明の第２の実施形態に係る実装基板の製造方法のフローチャートである。
【００７４】
まず、ステップＳ２０１として、所望とする電子デバイス（本実施形態では、静電気保護機能付きの半導体発光デバイス１）を複数形成することが可能な面積からなるマザー基板を用意する。マザー基板は、上述のように低抵抗シリコン基板からなり、ハンドリングに対して所定の強度を有する厚みからなる。さらに、所望とする電子デバイスを複数形成することが可能な面積からなる支持基板を用意する。支持基板は、上述のように例えばガラス基板からなる。
【００７５】
次に、ステップＳ２０２として、マザー基板の表面に、上述のｐ型ドーピング層３１とｎ型ドーピング層３２とからなる静電気保護素子３０を形成する。
【００７６】
次に、ステップＳ２０３として、マザー基板に対して絶縁溝４００を形成する。絶縁溝４００は、マザー基板を貫通する形状で形成される。具体的には、ドライエッチング法等を用いてマザー基板に貫通溝を形成し、該貫通溝にＣＶＤ法等を用いて絶縁材料（ガラス等）を充填する。
【００７７】
次に、ステップＳ２０４として、マザー基板の表面に表面電極６１Ａ，６２Ａを形成する。
【００７８】
支持基板の形成方法は同じであり、本実施形態のステップＳ２１１は第１の実施形態のステップＳ１１１に相当し、本実施形態のステップＳ２１２は第１の実施形態のステップＳ１１２に相当する。
【００７９】
次に、ステップＳ２０５として、加工されたマザー基板と支持基板とを接着剤によって接着する。
【００８０】
次に、ステップＳ２０６として、マザー基板の厚みを薄くすることで、ベース基板を形成する。この際、マザー基板は、絶縁溝が裏面側に露出する厚みまで薄くする。
【００８１】
次に、ステップＳ２０７として、ベース基板の裏面側に裏面電極７１Ａ，７２Ａを形成する。
【００８２】
次に、ステップＳ２０８として、支持基板を薄くする。
【００８３】
このような製造工程を経ることで、複数の実装基板１０Ａ群が形成される。そして、本実施形態の製造方法を用いた場合でも、ベース基板と支持基板とで、互いに強度を補完することができる。これにより、製造工程中のハンドリングで生じる応力に対する強度を高くすることができる。すなわち、実装基板を製造し易い。
【００８４】
次に、第３の実施形態に係る実装基板の製造方法および実装基板について、図を参照して説明する。本実施形態の実装基板１０Ｂは、第１の実施形態に示した実装基板１０に対して、ベース基板２０の側面に接続電極６１１Ｂ，６２１Ｂが形成されたものである。なお、実装基板１０と同じ構成の箇所は説明を省略する。
【００８５】
図９（Ａ）は本発明の第３の実施形態に係る実装基板の側面断面図であり、図９（Ｂ）は本発明の第３の実施形態に係る実装基板に実装型電子部品を実装した状態での側面断面図である。
【００８６】
実装基板１０Ｂは、絶縁性を有するベース基板２０を備える。
【００８７】
ベース基板２０の表面には、静電気保護素子３０が形成される。
【００８８】
ベース基板２０の表面には、高絶縁膜４０と表面電極６１Ｂ，６２Ｂがこの順で層状に形成されている。表面電極６１Ｂ，６２Ｂは、ベース基板２０の表面上において、所定距離離間して形成されている。表面電極６１Ｂ，６２Ｂは、第１の実施形態と同様の突起電極を備える。
【００８９】
ベース基板２０の裏面には、高絶縁膜４１と裏面電極７１Ｂ，７２Ｂが層状に形成されている。裏面電極７１Ｂは、表面電極６１Ｂに対して、ベース基板２０を挟んで対向するように形成されている。裏面電極７２Ｂは、表面電極６２Ｂに対して、ベース基板２０を挟んで対向するように形成されている。
【００９０】
ベース基板２０の側面には高絶縁膜４２と接続電極６１１Ｂ，６２１Ｂが層状に形成されている。接続電極６１１Ｂは、表面電極６１Ｂと裏面電極７１Ｂとに接続している。接続電極６２１Ｂは、表面電極６２Ｂと裏面電極７２Ｂとに接続している。
【００９１】
ベース基板２０の表面には、接着層９０を介して支持基板８０が接着されている。支持基板８０の形状は、第１の実施形態と同じである。
【００９２】
そして、このような構成からなる実装基板１０Ｂには、図７（Ｂ）に示すように、半導体発光素子２が実装され、蛍光体８３が充填される。これにより、静電気保護機能付きの半導体発光デバイス１Ｂを形成することができる。
【００９３】
次に、この構成からなる実装基板１０Ｂの製造方法について説明する。なお、第１の実施形態に示した実装基板１０の製造方法と同じ箇所は説明を省略する。図１０は、本発明の第３の実施形態に係る実装基板の製造方法のフローチャートである。
【００９４】
まず、ステップＳ３０１として、所望とする電子デバイス（本実施形態では、静電気保護機能付きの半導体発光デバイス１）を複数形成することが可能な面積からなるマザー基板を用意する。マザー基板は、上述のようにシリコン単結晶基板からなり、ハンドリングに対して所定の強度を有する厚みからなる。さらに、所望とする電子デバイスを複数形成することが可能な面積からなる支持基板を用意する。支持基板は、上述のように例えばガラス基板からなる。
【００９５】
次に、ステップＳ３０２として、マザー基板の表面に、上述のｐ型ドーピング層３１とｎ型ドーピング層３２とからなる静電気保護素子３０を形成する。
【００９６】
次に、ステップＳ３０３として、マザー基板に対して接続電極６１１Ｂ，６２１Ｂを形成する。接続電極６１１Ｂ，６２１Ｂは、マザー基板を貫通する形状で形成される。具体的には、ドライエッチング法等を用いてマザー基板に貫通溝を形成し、該貫通溝にＣＶＤ法等を用いて導電性材料を充填する。
【００９７】
次に、ステップＳ３０４として、マザー基板の表面に表面電極６１Ｂ，６２Ｂを形成する。
【００９８】
支持基板の形成方法は同じであり、本実施形態のステップＳ３１１は第１の実施形態のステップＳ１１１に相当し、本実施形態のステップＳ３１２は第１の実施形態のステップＳ１１２に相当する。
【００９９】
次に、ステップＳ３０５として、加工されたマザー基板と支持基板とを接着剤によって接着する。
【０１００】
次に、ステップＳ３０６として、マザー基板の厚みを薄くすることで、ベース基板を形成する。
【０１０１】
次に、ステップＳ３０７として、ベース基板の裏面側に裏面電極７１Ｂ，７２Ｂを形成する。
【０１０２】
次に、ステップＳ３０８として、支持基板を薄くする。
【０１０３】
このような製造工程を経ることでも、複数の実装基板１０Ｂ群が形成される。そして、本実施形態の製造方法を用いた場合でも、ベース基板と支持基板とで、互いに強度を補完することができる。これにより、製造工程中のハンドリングで生じる応力に対する強度を高くすることができる。すなわち、実装基板を製造し易い。
【０１０４】
次に、第４の実施形態に係る実装基板の製造方法および実装基板について、図を参照して説明する。本実施形態の実装基板１０Ｃは、第１の実施形態に示した実装基板１０に対して、孔５０Ｃの構造および形成方法が異なるものである。なお、実装基板１０と同じ構成の箇所は説明を省略する。
【０１０５】
図１１（Ａ）は本発明の第４の実施形態に係る実装基板の側面断面図であり、図１１（Ｂ）は本発明の第４の実施形態に係る実装基板に実装型電子部品を実装した状態での側面断面図である。
【０１０６】
実装基板１０Ｃは、ベース基板２０を備える。ベース基板２０Ａは、絶縁性を有する。
【０１０７】
ベース基板２０の表面には、静電気保護素子３０が形成される。
【０１０８】
ベース基板２０の表面には、高絶縁膜４０が形成され、高絶縁膜４０の表面には表面電極６１Ｃ，６２Ｃが形成されている。表面電極６１Ｃ，６２Ｃは、ベース基板２０の表面上において、所定距離離間して形成されている。表面電極６１Ｃ，６２Ｃは、第１の実施形態と同様の突起電極を備える。
【０１０９】
ベース基板２０の裏面には、裏面電極７１Ｃ，７２Ｃが形成されている。裏面電極７１Ｃはベース基板２０の一方の領域に当接する形状で形成されている。裏面電極７２Ｃは、ベース基板２０の他方の領域に当接する形状で形成されている。裏面電極７１Ｃは、表面電極６１Ｃに対して、ベース基板２０を挟んで対向するように形成されている。裏面電極７２Ｃは、表面電極６２Ｃに対して、ベース基板２０を挟んで対向するように形成されている。
【０１１０】
ベース基板２０を平面視した表面電極６１Ｃ、裏面電極７１Ｃが形成される領域と、表面電極６２Ｃ、裏面電極７２Ｃが形成される領域には、ベース基板２０の厚み方向を貫通する孔５０Ｃがそれぞれ形成されている。孔５０Ｃは、ベース基板２０の裏面側から掘り込むように形成されている。
【０１１１】
表面電極６１Ｃ、裏面電極７１Ｃが形成される領域側の孔５０Ｃの表面には、高絶縁膜４０が形成され、この高絶縁膜４０の表面には、孔内電極５１Ｃが形成されている。孔内電極５１Ｃは、孔５０Ｃの表面のみでなく、表面電極６１Ｃに接触する面にも形成されている。この構成により、表面電極６１Ｃと裏面電極７１Ｃは、孔内電極５１Ｃによって接続されている。
【０１１２】
表面電極６２Ｃ、裏面電極７２Ｃが形成される領域側の孔５０Ｃの表面には、高絶縁膜４０が形成され、この高絶縁膜４０の表面には、孔内電極５２Ｃが形成されている。孔内電極５２Ｃは、孔５０Ｃの表面のみでなく、表面電極６２Ｃに接触する面にも形成されている。この構成により、表面電極６２Ｃと裏面電極７２Ｃは、孔内電極５２Ｃによって接続されている。
【０１１３】
ベース基板２０の表面には、接着層９０を介して支持基板８０が接着されている。支持基板８０の形状は、第１の実施形態と同じである。
【０１１４】
そして、このような構成からなる実装基板１０Ｃには、図１１（Ｂ）に示すように、半導体発光素子２が実装され、蛍光体８３が充填される。これにより、静電気保護機能付きの半導体発光デバイス１Ｃを形成することができる。
【０１１５】
次に、この構成からなる実装基板１０Ｃの製造方法について説明する。なお、第１の実施形態に示した実装基板１０の製造方法と同じ箇所は説明を省略する。図１２は、本発明の第４の実施形態に係る実装基板の製造方法のフローチャートである。
【０１１６】
まず、ステップＳ４０１として、所望とする電子デバイス（本実施形態では、静電気保護機能付きの半導体発光デバイス１）を複数形成することが可能な面積からなるマザー基板を用意する。マザー基板は、上述のようにシリコン単結晶基板からなり、ハンドリングに対して所定の強度を有する厚みからなる。さらに、所望とする電子デバイスを複数形成することが可能な面積からなる支持基板を用意する。支持基板は、上述のように例えばガラス基板からなる。
【０１１７】
次に、ステップＳ４０２として、マザー基板の表面に静電気保護素子３０を形成する。
【０１１８】
次に、ステップＳ４０３として、マザー基板の表面に表面電極６１Ｃ，６２Ｃを形成する。
【０１１９】
支持基板の形成方法は同じであり、本実施形態のステップＳ４１１は第１の実施形態のステップＳ１１１に相当し、本実施形態のステップＳ４１２は第１の実施形態のステップＳ１１２に相当する。
【０１２０】
次に、ステップＳ４０４として、加工されたマザー基板と支持基板とを接着剤によって接着する。
【０１２１】
次に、ステップＳ４０５として、マザー基板の厚みを薄くすることで、ベース基板を形成する。
【０１２２】
次に、ステップＳ４０５として、ベース基板に対して孔５０Ｃを形成する。孔５０Ｃは、ベース基板の裏面側から掘り込むことにより形成される。孔５０Ｃの具体的な成形方法は、掘り込み方向が逆なだけで、孔５０の成型方法と同じである。孔５０Ｃは、ベース基板を貫通する貫通孔で形成される。
【０１２３】
次に、ステップＳ４０７として、ベース基板の裏面側に裏面電極７１Ａ，７２Ａを形成し、孔５０Ｃの平面に孔内電極５１Ｃ，５２Ｃを形成する。
【０１２４】
次に、ステップＳ４０８として、支持基板を薄くする。
【０１２５】
このような製造工程を経ることで、複数の実装基板１０Ｃ群が形成される。そして、本実施形態の製造方法を用いた場合でも、ベース基板と支持基板とで、互いに強度を補完することができる。これにより、製造工程中のハンドリングで生じる応力に対する強度を高くすることができる。すなわち、実装基板を製造し易い。
【０１２６】
なお、上述の孔を用いる実施形態では、孔の表面に孔内電極が形成され、中央が空洞の場合を示したが、上述のように電極を充填してもよく、絶縁性材料を充填してもよい。
【０１２７】
また、ベース基板の材料、電極の材料は、上述のものに限るものではなく、本実施形態に好適な材料であれば、他の材料であってもよい。
【０１２８】
また、上述の製造フローは一例であり、装置環境に応じて適宜他の組合せを用いてもよい。
【０１２９】
また、上述の説明では、半導体発光素子などの電子部品を主回路基板に実装するための実装基板を例に説明したが、他の実装型電子部品にも当該実装基板を用いることができる。
【符号の説明】
【０１３０】
１，１Ａ，１Ｂ，１Ｃ：静電気保護機能付きの半導体発光デバイス、
２：半導体発光素子、
３Ａ，３Ｋ：外部接続電極、
４：はんだ、
１０，１０Ａ，１０Ｂ，１０Ｃ：実装基板、
２０，２０Ａ：ベース基板、
３０：静電気保護素子、
３１：ｐ型ドーピング層、
３２：ｎ型ドーピング層、
４０，４１，４２：高絶縁膜、
５０，５０Ｃ：孔、
５１，５２，５１Ｃ，５２Ｃ：孔内電極、
６１，６１Ａ，６１Ｂ，６１Ｃ，６２，６２Ａ，６２Ｂ，６２Ｃ：表面電極、
７１，７１Ａ，７１Ｂ，７１Ｃ，７２，７２Ａ，７２Ｂ，７２Ｃ：裏面電極、
８０：支持基板、
８１：開口穴、
８２：反射膜、
８３：蛍光体、
９０：接着剤、
２００：ベース基板、
２１０：マザー基板、
４００：絶縁溝、
６１１Ｂ，６２１Ｂ：接続電極、
８００，８１０：支持基板
【図１】
2014067934.tif 000003
【図２】
2014067934.tif 000004
【図３】
2014067934.tif 000005
【図４】
2014067934.tif 000006
【図５】
2014067934.tif 000007
【図６】
2014067934.tif 000008
【図７】
2014067934.tif 000009
【図８】
2014067934.tif 000010
【図９】
2014067934.tif 000011
【図１０】
2014067934.tif 000012
【図１１】
2014067934.tif 000013
【図１２】
2014067934.tif 000014