【手続補正書】
【提出日】令和3年4月9日(2021.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ハードウェアで実行されるコーディングメカニズムであって、
メモリモジュールに保存されたデータのみから基本ビット数（ｂａｓｅ  ｎｕｍｂｅｒ  ｏｆ  ｂｉｔｓ）を含む第１コードを生成する第１エンコーダと、
メモリモジュールに保存された前記データのみから補助ビット数（ｓｕｐｐｌｅｍｅｎｔａｒｙ  ｎｕｍｂｅｒ  ｏｆ  ｂｉｔｓ）を含む第２コードを生成する第２エンコーダと、
モードレジスタ（ｍｏｄｅ  ｒｅｇｉｓｔｅｒ）に対するストレージと、
前記第２エンコーダが使用されるか否かを制御するように前記モードレジスタに応答するスイッチと、を有し、
前記第１エンコーダと前記第２エンコーダとは同じチャンネル上の異なるエンコーダであり、
前記第１エンコーダは前記第１コードを生成するのに常に使用され、前記第２エンコーダは前記第２コードを生成するのに選択的に使用され、
前記第２コードは前記第１コードと共に前記第１コード単独よりさらに強いエンコーディングを提供することを特徴とするコーディングメカニズム。
【請求項２】
前記モードレジスタは、前記スイッチが前記第２エンコーダを使用するか否かを示す値を保存するように作動し、前記第１エンコーダと前記第２エンコーダとはそれぞれ同じチャンネル内の全ての前記データを処理することを特徴とする請求項１に記載のコーディングメカニズム。
【請求項３】
前記モードレジスタは、前記スイッチが前記補助ビット数が「０」より大きいか否かに応答する前記第２エンコーダを使用するか否かを示す前記値を保存するように作動することを特徴とする請求項２に記載のコーディングメカニズム。
【請求項４】
前記第１エンコーダ及び前記第２エンコーダは、部分的なハードウェアでの実行を共有することを特徴とする請求項１に記載のコーディングメカニズム。
【請求項５】
メモリモジュール内のハードウェアで実行されるコーディングメカニズムであって、
データ及び基本ビット数を含む第１コードのみから第１結果を生成する第１デコーダと、
前記データ及び補助ビット数を含む少なくとも第２コードのみから第２結果を生成する第２デコーダと、
モードレジスタに対するストレージと、
前記第２デコーダが使用されるか否かを制御するように前記モードレジスタに応答するスイッチと、を有し、
前記第１デコーダは前記第１結果を生成するのに常に使用され、前記第２デコーダは前記第２結果を生成するのに選択的に使用され、
前記第２結果は前記第１結果と共に前記第１結果単独よりさらに強いデコーディングを提供することを特徴とするコーディングメカニズム。
【請求項６】
前記第２デコーダは、前記データ、前記第１コード、及び前記第２コードに応答する第２結果を生成するように作動し、前記第１デコーダと前記第２デコーダとはそれぞれ全ての前記データを処理することを特徴とする請求項５に記載のコーディングメカニズム。
【請求項７】
前記モードレジスタは、前記スイッチが前記第２デコーダを使用するか否かを示す値を保存するように作動することを特徴とする請求項５に記載のコーディングメカニズム。
【請求項８】
前記モードレジスタは、前記スイッチが前記補助ビット数が「０」より大きいか否かに応答する前記第２デコーダを使用するか否かを示す前記値を保存するように作動することを特徴とする請求項７に記載のコーディングメカニズム。
【請求項９】
前記第１デコーダ及び前記第２デコーダは、部分的なハードウェアでの実行を共有することを特徴とする請求項５に記載のコーディングメカニズム。
【請求項１０】
メモリートランザクションに対するデータを受信するステップと、
前記メモリートランザクションの間、基本ビット数及び補助ビット数を含むエラー管理が可能なビット数を判定（ｄｅｔｅｒｍｉｎｉｎｇ）するステップと、
前記基本ビット数に基づいて前記データに対する第１エラー管理コーディングを遂行するステップと、
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップと、を有し、前記第１エラー管理コーディングと前記第２エラー管理コーディングとは同じチャンネル上で遂行されることを特徴とするコーディングメカニズム方法。
【請求項１１】
前記基本ビット数に基づいて前記データに対する第１エラー管理コーディングを遂行するステップは、前記基本ビット数に基づいて前記データに対する第１エンコーディングを遂行するステップを含み、
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップは、前記補助ビット数に基づいて前記データに対する第２エンコーディングを遂行するステップを含むことを特徴とする請求項１０に記載のコーディングメカニズム方法。
【請求項１２】
前記基本ビット数に基づいて前記データに対する第１エンコーディングを遂行するステップは、第１コードを生成するステップを含み、
前記補助ビット数に基づいて前記データに対する第２エンコーディングを遂行するステップは、第２コードを生成するステップを含むことを特徴とする請求項１１に記載のコーディングメカニズム方法。
【請求項１３】
前記第２コードは、前記第１コードと共に前記第１コード単独よりさらに強いエラー管理コーディングを提供することを特徴とする請求項１２に記載のコーディングメカニズム方法。
【請求項１４】
前記基本ビット数に基づいて前記データに対する第１エラー管理コーディングを遂行するステップは、前記基本ビット数に基づいて前記データに対する第１デコーディングを遂行するステップを含み、
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップは、前記補助ビット数に基づいて前記データに対する第２デコーディングを遂行するステップを含むことを特徴とする請求項１０に記載のコーディングメカニズム方法。
【請求項１５】
前記基本ビット数に基づいて前記データに対する第１デコーディングを遂行するステップは、前記基本ビット数に基づいて前記データ及び第１コードに対応する第１デコーディングを遂行するステップを含み、
前記補助ビット数に基づいて前記データに対する第２デコーディングを遂行するステップは、前記データ及び少なくとも第２コードに対応する第２デコーディングを遂行するステップを含むことを特徴とする請求項１４に記載のコーディングメカニズム方法。
【請求項１６】
前記データ及び少なくとも第２コードに対応する第２デコーディングを遂行するステップは、前記データ、前記第１コード、及び前記第２コードに対応して第２デコーディングを遂行するステップを含むことを特徴とする請求項１５に記載のコーディングメカニズム方法。
【請求項１７】
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップは、前記補助ビット数が「０」より大きい場合、前記補助ビット数に基づいて前記データに対する前記第２エラー管理コーディングを遂行するステップを含むことを特徴とする請求項１０に記載のコーディングメカニズム方法。
【請求項１８】
前記基本ビット数に基づいて前記データに対する第１エラー管理コーディングを遂行するステップは、前記データ内のエラー検出を支援するステップを含み、
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップは、前記データ内のエラー訂正を支援するステップを含むことを特徴とする請求項１０に記載のコーディングメカニズム方法。
【請求項１９】
前記補助ビット数に基づいて前記データに対する第２エラー管理コーディングを遂行するステップは、少なくとも前記第２エラー管理コーディング及び第３エラー管理コーディングから前記補助ビット数に基づいて前記データに対する前記第２エラー管理コーディングを遂行するステップを含むことを特徴とする請求項１０に記載のコーディングメカニズム方法。
【請求項２０】
少なくとも前記第２エラー管理コーディング及び第３エラー管理コーディングから前記補助ビット数に基づいて前記データに対する前記第２エラー管理コーディングを遂行するステップは、第２補助ビット数に基づいて前記データに対する前記第３エラー管理コーディングを遂行するステップを含むことを特徴とする請求項１９に記載のコーディングメカニズム方法。