(57)【特許請求の範囲】
【請求項１】
以下のものを含むマルチチップモジュール、
一面に、不活性化層（１２）及び少なくとも一つの接続パッド（１４）を有するベースチップ（１０）、
上面及び下面を有するトップチップ（１６）であり、その上面には不活性化層（１８）及び少なくとも一つの接続部（２０）を有し、トップチップの厚さは１００μｍ未満である、
上面及び下面を有する接着層（２２）であり、この接着層がトップチップ（１６）とベースチップ（１０）を機械的に相互接続するように、接着層の下面はベースチップ（１０）の不活性化層（１２）に接続され、接着層の上面はトップチップ（１６）の下面に接続され、ベースチップ（１０）の不活性化層（１２）の一部がその上にトップチップ（１６）が配置されないままで残るように、ベースチップ（１０）上にトップチップ（１６）が配置される、
ベースチップ（１０）の表面に設けられ、その内部にトップチップ（１６）が実質的に埋設されている電気的絶縁性の平面化層（２４）であり、この平面化層（２４）は上面及び下面を有し、この平面化層の一部の下面は、ベースチップ（１０）の不活性化層（１２）の一部でトップチップ（１６）が配置されていない部分を覆う、
平面化層（２４）を貫通するスルーホール（２６ａ）であり、このスルーホール（２６ａ）は平面化層のトップチップが配置されていない部分に形成され、平面化層（２４）の上面からベースチップ（１０）の接続パッド（１４）に直接延在し、このスルーホールには導電材料が充填され、この導電材料はベースチップ（１０）の接続パッド（１４）と電気的に接続している、
スルーホール（２６ａ）内の導電材料をトップチップ（１６）の接続部（２０）に接続するための接続構造（２８，３０）。
【請求項２】
請求項１記載のマルチチップモジュールであり、
平面化層（２４）はトップチップ（１６）の表面を横切って延び、
接続構造（２８，３０）は以下のものを含む、
平面化層（２４）を貫通し、導電材料を充填された更なるスルーホール（２８）であり、この導電材料はトップチップ（１６）の接続部（２０）に導電状態で接続されている、
平面化層（２４）のベースチップ（１０）の表面とは接していない面に設けられたメタライゼーション（３０）であり、このメタライゼーション（３０）は導電材料を充填された前記第１スルーホール（２６ａ）を導電材料を充填された前記第２スルーホール（２８）に接続する。
【請求項３】
請求項１又は請求項２記載のマルチチップモジュールであり、さらに以下のものを含む、
平面化層（２４）のベースチップ（１０）の表面とは接していない面に設けられた再配線構造（３２）であり、この再配線構造（３２）は接続構造（３０）に電気的に接続している、
絶縁層（３６）であり、再配線構造（３２）はこの絶縁層（３６）と平面化層（２４）の間に配置されている、
絶縁層（３６）を貫通する接続スルーホール（３４）であり、この接続スルーホール（３４）は導電材料を充填され、接続構造（２８，３０）への接続のために使用されている。
【請求項４】
請求項３記載のマルチチップモジュールであり、さらに以下のものを含む、
導電材料を充填された接続スルーホール（３４）の上に設けられた半田材料（３８）であり、この半田材料（３８）はマルチチップモジュールを回路基板にフリップチップ実装する際に使用される。
【請求項５】
請求項１、請求項２、請求項３又は請求項４記載のマルチチップモジュールであり、接着層（２２）はエポキシ樹脂から成り、１０μｍ以下、好ましくは３μｍ以下の厚さを有する。
【請求項６】
請求項１、請求項２、請求項３、請求項４又は請求項５記載のマルチチップモジュールであり、平面化層（２４）は高分子材料から成る。
【請求項７】
請求項１、請求項２、請求項３、請求項４、請求項５又は請求項６記載のマルチチップモジュールであり、マルチチップモジュールはさらに以下のものを含む、
ベースチップ（１０）にのみ接続する第１接続構造（４４）及び／又はトップチップ（１６）にのみ接続する第２接続構造（３０）。
【請求項８】
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６又は請求項７記載のマルチチップモジュールであり、トップチップ及び／又はベースチップはＣＭＯＳ回路構造（１６ｂ，１０ｂ）を含んでいる。
【請求項９】
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８記載のマルチチップモジュールであり、薄いチップ及びトップチップとベースチップの間の平面化層から成る中間層を含み、この中間層をベースチップ及びトップチップに接続するために及び／又は外部からこの中間層に接続するために、複数の更なるスルーホールがこの平面化層に設けられている。
【請求項１０】
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８又は請求項９記載のマルチチップモジュールであり、ベースチップ（１０）の材料はトップチップ（１６）の材料とは異なる。
【請求項１１】
以下のステップを有するマルチチップモジュールの製造方法、
一面に不活性化層（１２）及び少なくとも一つの接続パッド（１４）を有するベースチップ（１０）を含むベースウェハ（４０）を用意する、
上面及び下面を有するトップチップ（１６）を用意する、トップチップ（１６）は、その上面に不活性化層（１８）及び少なくとも一つの接続部（２０）を有し、１００μｍ未満の厚さである、
ベースチップ（１０）の不活性化層（１２）に接着層（２２）を設けるステップであり、この接着層は上面及び下面を有し、接着層の下面はベースチップ（１０）の不活性化層（１２）に接続されている、
接着層の上面がトップチップ（１６）の下面に接続されるように接着層（２２）にトップチップ（１６）を設けるステップであり、これにより、接着層がトップチップ（１６）とベースチップ（１０）を機械的に接続し、このステップにおいて、ベースチップ（１０）の不活性化層（１２）の一部が、その上にはトップチップ（１６）が配置されないままで残るように、トップチップ（１６）がベースチップ（１０）の上に載置される、
平面化層（２４）を使用して、ベースチップとそこに接着されたトップチップを平面化するステップであり、平面化層（２４）は上面及び下面を有し、平面化層の一部の下面は、ベースチップ（１０）の不活性化層（１２）のトップチップ（１６）が配置されていない部分を覆っている、
平面化層（２４）を貫通してベースチップ（１０）の接続パッド（１４）に通じるスルーホール（２６ａ，２６ｂ）を形成するステップであり、この形成ステップは、平面化層のトップチップが配置されていない部分にスルーホール（２６ａ）が形成され、そのスルーホールが平面化層（２４）の上面からベースチップ（１０）の接続パッド（１４）に直接延在するように行われる、
スルーホールに導電材料を充填するステップであり、この導電材料がベースチップ（１０）の接続パッド（１４）に電気接続するように行われる、
スルーホール（２６ａ）内の導電材料をトップチップの接続部（２０）に接続する。
【請求項１２】
請求項１１記載の方法であり、前記平面化ステップは高分子材料が使用されるスピンコーティング工程である。
【請求項１３】
請求項１１又は請求項１２記載の方法であり、前記充填ステップは無電解めっき、電着、ＣＶＤコーティングのうちの少なくとも一つを含む。
【請求項１４】
請求項１１、請求項１２又は請求項１３記載の方法であり、前記接続ステップは以下のステップを含む、
平面化層に金属層を設ける、
メタライゼーション（３０）を得るために、リソグラフィ技術を用いて金属層をパターン化する。
【請求項１５】
請求項１１、請求項１２、請求項１３又は請求項１４記載の方法であり、トップチップ（１６）を用意するステップは以下のサブステップを含む、
前処理された標準的なウエハを用意する、
乾式エッチング工程によってウエハの上面にトレンチをエッチングする、
ウエハを支持台に載せる、
乾式エッチング工程によってウエハを底部からトレンチに届くまで薄くする、
トップチップ（１６）を得るために、ダイシングされたチップを支持台から離す。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路、特に３次元のマルチチップモジュールに関する。
【０００２】
【従来の技術と問題点】
複数の集積チップから成るチップシステムは一般的にマルチチップモジュールと呼ばれている。マルチチップモジュールの場合、通常、複数のチップがそれら全チップに配線路を確保するための基板の上に配置されている。電気接続を確立するために、通常、ワイヤボンディング及び／又はフリップチップ実装技術が用いられる。その後、この組み立てられたマルチチップモジュールは、通常、外部端子を有する比較的大きなハウジング内に載置される。マルチチップモジュールの内部接続部と外部接続部との間の配線は、通常、再びワイヤボンディングを行うことにより実現される。
【０００３】
ワイヤボンディングは実質的に高周波の直列のインダクタンスを意味し、従って著しいローパス特性を有しているので、一般的に高周波用には不向きであるという不利点を有している。更に、特に多くのワイヤボンディングが必要な場合には、非常に時間を要し、従って高価なものとなる。
【０００４】
半田球又は異方性導電接着材料を有するフリップチップ技術は２００℃を超える高い処理温度を必要とする。更に、比較的長い周期が必要である。また、望ましくないことであるが、この高温のために、合成チップにも高い加工熱応力が発生する。つまり、最終的にはフリップチップ実装技術は複数層から成るチップ積層体に応用できないことになる。
【０００５】
このようなマルチチップモジュールの更なる根本的な不利点は、後の３次元集積技術は、基板の回路設計、又は複数層のチップ積層体の場合には、個々のチップの回路設計の段階で考慮されなければならない。これは、相当する接続部の配置を保障するのに必要である。この前もっての条件設定は、マルチチップモジュール全体がいわゆる第２根本必要条件を満たさなければならない場合に特に不利である。
【０００６】
マルチチップモジュールに内在する基本的な概念は、ある製造者のチップをある特定の機能のために使用し、別の製造者のチップを別の機能のために使用することができるように、異なる機能性が集積されたチップを互いに接続することである。この概念により、一つの製造者又は異なる製造者の妥当な価格の標準的なチップを使用することが可能になる。多様な応用のためにずっと複雑で高価な方法である全ての機能性を一つのチップに統合する必要がなくなる。
【０００７】
しかしながら、多数の個々のチップを含むマルチチップモジュールを考えると、個々のチップの製造者に対する依存が問題である。マルチチップモジュールの例えば１０のチップのうちの一つのチップがもはや入手不可能になった場合、一つのベース基板が全ての配線路と接続部を提供している公知のマルチチップモジュールでは、異なる製造者のチップの異なる接続部位置に対応するために完全に設計をやり直すことになる。
【０００８】
特定の機能性を果たすチップをある製造者より妥当な価格で競合する別の製造者が製造した場合も、同じ不利益が発生する。従って、公知のマルチチップモジュールにおいては、マルチチップモジュールの設計の完全なやり直しを避けるために、より高価なチップが使用され続けたことがしばしばあった。このような設計のやり直しのためのコストは、より安価なチップの使用で達成されるコスト削減をはるかに超えていた。
【０００９】
従って、第２根本必要条件は、最終部品として得られる前処理済みのチップは多様な応用のために使用できるものであることを意味する。これは、一つのチップ製造者からの独立を可能にし、競争相手のチップ製造者のより安価なチップを選択することができるという融通性を与える。調査によると、例えば単純なシリコン回路チップの場合、後の製品の付加価値の９０％までが組立及び接続技術面に存在し、それをダイシングすることによって個々のチップを作成するウエハの製造に存在するわけではないことが分かっている。最後に、調和したマルチチップモジュールの概念は、回路設計者は多種のチップの個々の機能性にさほど専念する必要はなくなり、様々なチップ部品の相互接続にのみ専念すればよいという効果をもたらす。
【００１０】
マルチチップモジュールに対する更なる一般的な要求は、最終製品は小型で、可能な限りの低価格で製造できることである。これは、つまり複雑な新しい製造方法を開発する必要がなく、公知の標準的な製造工程を極力使用できることを意味する。
【００１１】
本発明の目的は、一方では融通性があり、他方では妥当な価格で実現できるマルチチップモジュール概念を提供することである。
【００１２】
【発明の構成、作用及び効果】
本発明は請求項１記載のマルチチップモジュール又は請求項１１記載のマルチチップモジュールの製造方法によって達成される。
【００１３】
本発明は、妥当な価格の融通性のあるマルチチップモジュールは、通常の寸法を有するベースチップに、接着層を使用して、厚さ１００μｍ未満の薄いトップチップを少なくとも一つ載置することにより実現できるという発見に基づいている。好ましくは、５０μｍ未満の厚さのものがトップチップとして使用され、特に２０μｍ程度又はそれ以下でもよい。
【００１４】
本発明に係るマルチチップモジュールの概念によれば、公知の方法とは対照的に、薄いトップチップがベースチップの不活性部に載置され、これにより、ベースチップとトップチップは互いに独立した設計が可能であり、位置的に一致する接続部を設置する必要がないので第２根本必要条件に従って随意に交換可能である。極薄チップの使用により、トップチップがベースチップに接着される際に平面化層を使用して合成チップの平面化が可能になる。また、トップチップとベースチップとの間及び／又はトップチップ又はベースチップから外部への全ての接続が、この平面化層を貫通し、導電材料を充填された適当なスルーホールによって実現する。
【００１５】
そして、ベースチップ及びトップチップの接続部は、平面化層を貫通する適当なスルーホールによっていわゆる最上部まで延在することができ、周知のリソグラフィ技術を使用して任意の接続構造が形成できる。この接続構造により、トップチップとベースチップの相互接続が可能になり、また、この接続構造はトップチップと外部の接続及びベースチップと外部の接続のために使用できる。
【００１６】
平面化の後、マルチチップモジュールは実質的に平面を有するようになるため、平らな表面に適する全ての処理技術工程が使用可能である。他方、薄いトップチップの使用は、平面化層を貫通するスルーホールが限られた経費で形成でき、さらに接続部を最上部まで延長するための金属の充填を確実に行うことができるという効果をもたらす。トップチップの厚さが１００μｍ未満であり、２０μｍ以下であり得るので、必要なスルーホールの縦横比は周知の技術による処理が確実に行われ得るようなものである。
【００１７】
更なる実質的な利点は、小型化を図れることである。載置された各チップは単に薄いフィルムを部品の容量に加えるだけである。完成されたマルチチップモジュールは、最終分析では、標準的なＩＣよりも大きくはならない。この特性は更なる利点につながる。即ち、マルチチップモジュールは、フリップチップ技術、ワイヤボンディング等のあらゆる公知の相互接続技術を用いて更なる処理を受けることができる。
【００１８】
実質的なコスト削減につながる別の利点は、全ての接続及び配線工程は支持台としてのベースウエハ上で行われることである。このベースウエハの一部がベースチップとなる。故に、ほとんどの組立て及び接続工程がウエハ工場で非常に妥当なコストで実行され得る。モジュール自体のチップ間の接続又はモジュールのチップと外部接続部間の接続には大変な手間と時間がかかるが、これはもはや必要ではない。
【００１９】
最後に、「チップ搭載」処理及び「チップ接続」処理は別々に行われる。マルチチップモジュールのそれぞれの薄いトップチップの搭載は単純で速い組み立て工程で好ましくは室温で行われる。接続、つまりトップチップの下の接着層を固くすることは３０〜１３０℃の間の低温で行われる。全域均質の接着が行われる。従って、搭載と接続の分離は低応力の組み立てモードを可能にし、さらにこの場合の周期は、フリップチップ技術やワイヤボンディング技術の場合に必要とされるよりもずっと短いものでよい。
【００２０】
マルチチップモジュールの製造に用いられる技術は、何の付加費用も必要とせず、複数層の配線面形成のためにも応用できる。
【００２１】
最後に、チップ部品の任意の選択が可能である。本発明に係るマルチチップモジュール技術は、配線全体が平面化層、つまりトップチップと並んで行われる場合、個々のチップ部品からは独立している。従って、任意の製造所で作られている現存の回路ウエハが、それら回路ウエハ自身の再設計の必要なく、即座にこの集積技術に供され得る。
【００２２】
【発明の実施の形態】
以下に、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
【００２３】
図１は本発明の第１実施形態であるマルチチップモジュールを示す。このマルチチップモジュールは、半導体基板１０ａ及び本発明の好ましい実施形態ではＣＭＯＳ領域である活性領域１０ｂを含むベースチップ１０を有している。ベースチップ１０の表面上には不活性化層１２が設けられ、この不活性化層１２は、それぞれの使用形態に応じてベースチップ１０と接続するための接続部１４によって中断されている。
【００２４】
図１のマルチチップモジュールはさらに、半導体基板１６ａ及びこの好ましい実施形態においてはＣＭＯＳ領域１６ｂを含むトップチップ１６を有している。トップチップ１６の上面にはさらに、接続部２０によって中断されている不活性化層１８が配置されている。トップチップ１６とベースチップ１０が接着層２２を介して機械的に接続されるように、トップチップ１６はベースチップの不活性化層１２に接着層２２を介して接続されている。トップチップ１６は電気的に絶縁性の平面化層２４内に埋設されている。電気的に絶縁性の平面化層２４は、不活性化層１２のトップチップ１６が配置されない領域を覆う。平面化層２４は、最初はベースチップ１０の接続部全体に広がっている。
【００２５】
図１に示す実施形態において、トップチップ１６は平面化層２４内に全域が埋設されている。これは、平面化層２４がトップチップ１６を横切って延在していることを意味する。しかし、平面化層２４は、それがトップチップの不活性化層１８と同一面になるように配設されていてもよい。この場合、トップチップの接続部２０は直接露出し、平面化層２４によって覆われることはない。
【００２６】
ベースチップの少なくともいくつかの接続部１４を外側へ延ばすために、複数のスルーホール２６ａ，２６ｂが平面化層２４に形成されており、これらのスルーホール２６ａ，２６ｂには導電材料が充填されている。
【００２７】
トップチップ１６が全域平面化層２４内に埋設されている図１の場合、さらに、ベースチップまでは下方に延びてはいないが、トップチップ１６の接続部２０までそのトップチップ上部の平面化層２４を通って延びている他のスルーホール２８が形成されている。このスルーホール２８にもまた導電材料が充填され、接続部２０を上面まで延長している。
【００２８】
ベースチップ１０とトップチップ１６を相互接続するために、さらにメタライゼーション３０が配設され、これは導電材料を充填されたスルーホール２６ａから導電材料を充填されたスルーホール２８まで延びている。
【００２９】
導電材料を充填され、ベースチップ１０との接続のためにのみ配設されているスルーホール２６ｂの場合、接続のために使用される接続部は図１の横断面図には描かれていない。
【００３０】
図１に示す実施形態においては、必ずしもトップチップ１６が完全に平面化層２４内に埋設されなくてもよいように見えるが、平面化層がトップチップと同一面である場合、メタライゼーション３０はトップチップ１６の接続部２０に直接延びることになる。
【００３１】
図２は本発明の別の実施形態であるマルチチップモジュールを示している。このマルチチップモジュールは、メタライゼーション３０の接着のために設計されたものではなく、フリップチップ実装のための接続構造を有するものである。この目的のために、別のメタライゼーション領域３２が配設され、これは、一方ではスルーホール２６ａ，２８を相互接続しているメタライゼーション３０に導電状態に接続され、他方では絶縁層３６を貫通しているスルーホール３４の下まで延びている。このスルーホール３４にもまた導電材料が充填されている。導電材料を充填されたこれらの更なるスルーホール３４の上には、フリップチップ実装のための半田球３８が置かれている。他の部分に関しては、図２に示されている実施形態であるマルチチップモジュールは図１のマルチチップモジュールと異なるところはない。
【００３２】
図２に示されている実施形態から、本発明に係るマルチチップモジュールは、それがハウジングに収納され、外部接続部との接続が確立された場合、あたかも個々のＩＣのように扱われ得ることが明らかである。非常に薄いトップチップを考えると、マルチチップモジュール全体の高さでも、最終的な分析では、周知のＩＣ１個の高さに比べてさほど大きいわけではない。この点に関して、図１及び図２は、ベースチップ及びトップチップの厚さに関しては正確な縮尺ではないということを指摘しておかなければならない。実際、従来のベースチップは６８０〜８００μｍの厚さであるが、トップチップの厚さとしては約２０μｍが好ましい。これは、ベースチップの厚さが実際トップチップの厚さの約３５倍であることを意味している。
【００３３】
メタライゼーションの配列は、半田付け可能な金属層を使用して半田バンプを設けることで、ＣＳＰ（チップサイズパッケージ）処理により形成することも可能である。
【００３４】
図３は複数のベースチップ１０によって規定されるベースウエハ４０の上面図である。つまり、図３は個々のマルチチップモジュールを得るためにダイシングされる前の複数のマルチチップモジュールを示している。しかし明白を期するために、図３では１つのマルチチップモジュールを詳細に示しているが、ベースチップ１０に隣接する部分には任意の数の更なるマルチチップモジュールが配設されている。
【００３５】
さらに、図３は１個だけではなく２個のトップチップを含むマルチチップモジュールを示している。これらの２個のトップチップはチップ間接続構造４２によって相互接続されている。トップチップ１はさらにベースチップの接続部１４に接続構造３０を介して接続されている。さらに、図３は配線４４に基づいて、ベースチップの接続部１４がマルチチップモジュールの外部接続部４６に直接接続される場合を示している。図３の接続構造４４は、図１に示されていないメタライゼーションだけでなく図１のスルーホール２６ｂも含んでいる。
【００３６】
以下に、図１及び図２に示されている本発明に係るマルチチップモジュールの製造方法を説明する。
【００３７】
本発明の集積概念は、最終的な厚さが５μｍ程度である極端に薄い回路チップを利用する。複数の極薄の回路チップをベースウエハ、例えば図３ではウエハ４０に接着する。スピンコーティング処理により、接着層２２は非常に薄く形成され得る。接着層の厚さとして３μｍを考慮すれば十分である。
【００３８】
図３に示されているように、ベースウエハ４０は好ましくは複数のベースチップ１０を含んでいる。薄いトップチップ１６を備えたベースウエハは、好ましくはポリイミド、ＢＣＢ（ベンゾシクロブテン）、スピンオンガラス等の高分子材料のスピンコーティング処理を施される。これにより、薄いチップは平面化層２４である高分子フィルム内に好ましくは埋設される。
【００３９】
リソグラフィ工程及び標準的なエッチング技術により、スルーホール２６ａ，２６ｂ，２８が高分子フィルム２４に形成され、これらスルーホールのそれぞれは、トップチップ１６及びベースチップ１０のメタライゼーション面２０，１４まで延びている。そしてこれらのスルーホールに、例えばニッケルを使用した無電界めっき、電着又はＣＶＤ処理によって、金属が充填される。さらに、ウエハ上全体に金属面が形成される。これは薄肉フィルムメタライゼーションと呼ばれ、好ましくはスパッタリングにより形成される。
【００４０】
スパッタリングによって達成できる厚さを超えるものが望まれる場合、スパッタリングの代わりに、電界めっきによって形成される導電性トラックを使用することも可能である。
【００４１】
メタライゼーション３０，３２を得るために、最上部の金属面はその後少なくとも一回のリソグラフィ工程でパターン化される。もちろん、絶縁層３６がメタライゼーション面の間に配置されるなら、複数のメタライゼーション面を連続的に形成してもよい。メタライゼーション３０は、図３中塗りつぶされた四角で表され符号４６が付されているように、チップ、ベースチップ及びマルチチップモジュールの接続部の間の電気接続のための配線層として機能する。
【００４２】
平坦なトップチップ１６を使用することで、完成したマルチチップモジュールは、外見上、ただ一つのチップを含む標準的な１個のＩＣと変りがない。従って、このマルチチップモジュールは、何らかの標準的な接続技術によって、例えば図１の場合にはワイヤボンディング又は図２の場合にはフリップチップ実装によって、プリント基板等の外部の回路や部品と電気的に接続され得る。
【００４３】
ハウジングの形状及びチップシステムのサイズの最小化に関する最も大きな利点は、フリップチップ実装工程によって達成される。この目的のために、図２に示されているように、薄肉メタライゼーション面３０が電気接続部を再配線するために使用される。この再配線のために、通常チップの境界部に位置する接続部がチップ全域に分布する。このようにして分散された接続部は、半田球３８がそれらに載せられると、フリップチップ実装のための電気接続点として機能する。
【００４４】
以下に、厚さ１００μｍ未満、好ましくは５〜４０μｍの範囲の回路チップを製造するためのいくつかの可能な方法を説明する。
【００４５】
約７００μｍの標準的な厚さを有する回路ウエハを目標厚さ５〜４０μｍまで薄くするためには、最初のウエハは、活性表面を有し、ガラス又はシリコンのウエハである支持基板上に接着されなければならない。この接着技術のための最も重要な必要条件は、全域へのへこみの無い接続であり、また支持基板から再び離脱可能であることである。この目的に適する材料は、ホットメルト接着剤や粘着フィルム等の熱可塑性材料である。現在、両側に粘着性のある粘着フィルムが好ましく使用されている。この粘着フィルムの片側には、９０〜１４０℃の間の温度になった際にはその粘着力を失う特別なコーティングが施されている。別の可能性は、紫外線の照射によって粘着力を失う粘着フィルムを使用することである。この場合、支持基板としてガラスウエハを使用しなければならない。
【００４６】
回路ウエハが支持基板に接着されると、回路ウエハは底面から薄くされる。この目的のための標準的な方法は研磨又は湿式化学エッチングである。薄肉エッチングの特別な形態はスピンエッチングであり、この場合、ウエハが回転するディスク上に載せられ、エッチング媒体が上部からディスクに流れ、ディスクから振り落とされる。特に研磨とエッチングの組み合わせによって、支持基板を使用した場合、ウエハは最終的に数マイクロメータの厚さにまで薄くされ得る。
【００４７】
ウエハの薄肉化に加えて、薄いウエハをチップ化するダイシングも保証されなければならない。ダイシングの一つの方法は、ウエハを支持基板上に固定したままで、薄いウエハをダイシングソーでカットすることである。薄いウエハが接着層までカットされると、切り離し条件が満たされ、それぞれの薄いチップが粘着フィルムから離脱可能となる。あるいは、薄いウエハを支持基板とともにチップに切り分けることも可能である。このカット例では、薄いチップは支持基板上に載せられ接着されている。支持基板は後で離される。
【００４８】
可能な限り高いレベルのメカニカルな一体性を有する回路チップを得ることは、トップチップの厚さがここで使用されているようなものの場合、生産性を上げるのに有利である。そのために、前処理されたトップチップを含むウエハの上面に、例えばソーイングや乾式エッチングでトレンチを形成してもよい。トレンチが形成されたこのウエハが粘着フィルム上に接着されると、ウエハの底面が特定のレベルにまで湿式化学的にエッチングされる。より念入りであるが時間のかかる乾式エッチングは、このウエハをトレンチが届くまで底面からエッチングするために採用され、これにより個々のトップチップ１６を得るためのウエハの化学的ダイシングが達成される。また、トレンチが乾式エッチングで形成された場合、トップチップの端面は機械的欠損とは無縁であり、故にトップチップは高い生産性で製造され、そしてベースチップ上に接着される。
【００４９】
以上の記述は、本発明の概念が特に第２根本必要条件に適していることを明確に示している。マルチチップモジュールのあるチップを交換しなければならない場合、同様の機能を有し別の製造者によって提供される他のチップを有するウエハを単純に使用することができる。このウエハは個々のトップチップを得るために薄くされる。各トップチップを接着し、平面化層を形成すれば、周知のリソグラフィ表面処理技術を用いて、新しい一つのチップ部品のための配線が変更されるだけである。他のベースチップやトップチップに対する変更は必要ない。
【００５０】
本発明に係るマルチチップモジュールは、極小サイズのものが要求されている電子部品及び電子システムとして使用できる。このような部品及びシステムは例えば移動携帯通信システムや、補聴器、心臓ペースメーカーや身につけるモニター及び診断ユニットを含む医療用モニター及び補助システムに使用される。使用可能な他の分野は、高周波部品のような電気信号通信に適した電子部品である。本発明に係るマルチチップモジュールの使用によって達成される特別な利点は、特にワイヤボンディングが不要であるという事実に由来するものである。多様なチップ間の配線長さが最小化され、本発明が矛盾なく使用された場合、ワイヤボンディングは全く不要である。更に、電気接続路は設計段階で確定され、製造される。このことは、導電体の幅及び厚さに関して、高周波への使用に適している。
【００５１】
本発明に係るマルチチップモジュールは、また、ＳＩ、ＧａＡｓ、ＩｎＰ、クウォーツ等の異なる基本材料から成る個々の部品が使用される限り、また、異なる製造技術から生産されるチップが組み合わされる限り、融通性がある。これは、例えばシステムがメモリーチップ、論理チップ、センサ部品、チップカードチップ、電源部品又は高周波通信チップ（トランスポンダー）から成る場合である。各素子は、例えば異なるウエハ径のものを使用することによって可能な限りの最低コストで製造することができ、マルチチップモジュールのシステム内でのみ、全体の機能が達成されるものである。
【図面の簡単な説明】
【図１】  本発明の第１実施形態であるマルチチップモジュールを示し、このマルチチップモジュールは接着部を有する。
【図２】  本発明の他の実施形態であるマルチチップモジュールを示し、このマルチチップモジュールはフリップチップ実装のための半田球を有する。
【図３】  本発明に係る二つのトップチップを含むマルチチップモジュールの上面図であり、個々のマルチチップモジュールを得るためにベースウエハをダイシングする前の状態である。
【図１】
0003662539.tif 000002
【図２】
0003662539.tif 000003
【図３】
0003662539.tif 000004