(57)【特許請求の範囲】
【請求項１】
セラミックス層と内部電極層とが交互に積層された構成のバリスタチップ体を有し、セラミックス層が、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化物を主成分とし、Ｓｉおよび／またはＡｌを副成分として含有し、ＭｇをＭｇＯに換算したとき、主成分の複合酸化物に対し０．００１〜５重量％含有し、Ｃｒを実質的に含有せず、ペロブスカイト相を含み、内部電極層に含まれる導電材が卑金属を主成分とし、
前記内部電極層に含まれる導電材がＮｉまたはＮｉ合金であり、
前記セラミックス層の主成分である複合酸化物が、
式  （Ｂａ１−ｘ−ｙ Ｃａｘ Ｓｒｙ ）ｍ （Ｔｉ１−ｚ Ｚｒｚ ）Ｏ３ 
（上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わし、０≦ｘ≦０．１、０≦ｙ≦０．１、０≦ｚ≦０．３、０．９≦ｍ≦１．２、０≦ｘ＋ｙ≦０．１である）
で表わされ、
前記ＳｉをＳｉＯ２ に、前記ＡｌをＡｌ２ Ｏ３ にそれぞれ換算したとき、主成分の複合酸化物に対するＳｉＯ２ ＋Ａｌ２ Ｏ３ の比率が０．０１〜２重量％であり、回路中においてノイズを抑制する積層型バリスタ。
【請求項２】
セラミックス層がＭｎを含み、ＭｎをＭｎＯに換算したとき、主成分の複合酸化物に対するＭｎＯの比率が５重量％以下である請求項１の積層型バリスタ。
【請求項３】
セラミックス層が、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少なくとも１種を含み、これらをそれぞれ酸化物（Ｆｅ２ Ｏ３ 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ２ 、Ｓｂ２ Ｏ３ 、ＰｂＯおよびＢｉ２ Ｏ３ ）に換算したとき、主成分の複合酸化物に対する前記各酸化物と前記Ｍｇ酸化物との比率の合計が５重量％以下である請求項１または２の積層型バリスタ。
【請求項４】
セラミックス層が、Ｎｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種を含み、これらをそれぞれ酸化物（Ｎｂ２ Ｏ５ 、Ｔａ２ Ｏ５ 、Ｙ２ Ｏ３ 、ＷＯ３ 、Ｌａ２ Ｏ３ 、ＣｅＯ２ 、Ｐｒ２ Ｏ３ 、Ｎｄ２ Ｏ３ 、Ｓｍ２ Ｏ３ 、Ｅｕ２ Ｏ３ 、Ｇｄ２ Ｏ３ 、Ｔｂ２ Ｏ３ 、Ｄｙ２ Ｏ３ 、Ｈｏ２ Ｏ３ 、Ｅｒ２ Ｏ３ 、Ｔｍ２ Ｏ３ 、Ｙｂ２ Ｏ３ およびＬｕ２ Ｏ３ ）に換算したとき、主成分の複合酸化物に対する前記各酸化物の比率の合計が５重量％以下である請求項１〜３のいずれかの積層型バリスタ。
【請求項５】
セラミックス層の厚さが２５μm 以下である請求項１〜４のいずれかの積層型バリスタ。
【請求項６】
酸素分圧１×１０−８〜１×１０−１５ 気圧の雰囲気中において１１００〜１５００℃で焼成されたものである請求項１〜５のいずれかの積層型バリスタ。
【請求項７】
焼成後に、酸素分圧１×１０−３気圧以下の雰囲気中において１２００℃以下でアニールされたものである請求項１〜６のいずれかの積層型バリスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バリスタ特性を示すセラミック層が内部電極層を介して積層された構造の積層型バリスタに関する。
【０００２】
【従来の技術】
低電圧で動作する電子機器などでは、高電圧のパルス性ノイズを吸収するためにバリスタが利用されている。一方、低電圧や高周波の交流性ノイズの除去には、バイパスコンデンサが利用されている。そして、これら両者の機能を兼備するものとしてバリスタ機能付きセラミックコンデンサが提案され、さらに、容量や信頼性を低下させることなく小型化するために、積層型とすることが提案されている（特開平５−８２３８６号公報、同５−２７５２７０号公報、同６−１７６９５４号公報、同６−３４０４７２号公報等）。
【０００３】
しかし、特開平５−８２３８６号公報、同５−２７５２７０号公報、同６−１７６９５４号公報に開示されているようなＳｒＴｉＯ3 を主成分とする粒界絶縁型半導体セラミックスは、容量が小さいため、交流性ノイズの除去が十分ではなく、また、パルス状ノイズの立ち上がりを抑制する作用が弱い。
【０００４】
特開平６−３４０４７２号公報では、１００モルのＢａＴｉＯ3 、０．０１〜２モルのＭｎＯおよび０．０１〜１０モルのＹ2 Ｏ3 からなる誘電体組成物と、０．０１〜１モルのＣｒ2 Ｏ3 および０．５〜１０モルのＢａＳｉＯ3 、ＣａＳｉＯ3 、（Ｂａx Ｃａ1-x ）ＳｉＯ3 （ただし、０．４３≦ｘ≦０．６２）のうちから選ばれた少なくとも１種のガラス成分とからなるセラミック組成物を用いて、バリスタ機能付き積層型セラミックコンデンサを作製している。このセラミック組成物では、Ｃｒ2 Ｏ3 はバリスタ特性を発現させるために添加される。この積層型セラミックコンデンサは、比誘電率が高いため高容量が得られるが、Ｃｒを含むため、用途によっては耐サージ性が不十分となる。例えば、自動車の電気回路では、モーター、スパークプラグ、静電気などによりサージが発生しやすいが、このようなサージによりショート破壊してしまうという問題がある。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、積層型バリスタの容量を高くし、しかも耐サージ性を改善することである。
【０００６】
【課題を解決するための手段】
このような目的は、下記（１）〜（１２）のいずれかの構成により達成される。
（１）セラミックス層と内部電極層とが交互に積層された構成のバリスタチップ体を有し、セラミックス層が、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化物を主成分とし、Ｓｉおよび／またはＡｌを副成分として含有し、Ｃｒを実質的に含有せず、ペロブスカイト相を含み、内部電極層に含まれる導電材が卑金属を主成分とし、回路中においてノイズを抑制する積層型バリスタ。
（２）セラミックス層の主成分である複合酸化物が、
式  （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）Ｏ3
（上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わし、
０≦ｘ≦０．４、
０≦ｙ≦０．４、
０≦ｚ≦０．３、
０．９≦ｍ≦１．２
である）
で表わされる上記（１）の積層型バリスタ。
（３）０≦ｘ＋ｙ≦０．１である上記（２）の積層型バリスタ。
（４）ＳｉをＳｉＯ2 に、ＡｌをＡｌ2 Ｏ3 にそれぞれ換算したとき、主成分の複合酸化物に対するＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率が０．０１〜５重量％である上記（２）または（３）の積層型バリスタ。
（５）主成分の複合酸化物に対するＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率が２重量％以下である上記（４）の積層型バリスタ。
（６）セラミックス層がＭｎを含み、ＭｎをＭｎＯに換算したとき、主成分の複合酸化物に対するＭｎＯの比率が５重量％以下である上記（２）〜（５）のいずれかの積層型バリスタ。
（７）セラミックス層が、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少なくとも１種を含み、これらをそれぞれ酸化物（ＭｇＯ、Ｆｅ2 Ｏ3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ2 、Ｓｂ2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算したとき、主成分の複合酸化物に対する前記各酸化物の比率の合計が５重量％以下である上記（２）〜（６）のいずれかの積層型バリスタ。
（８）セラミックス層が、Ｎｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種を含み、これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ5 、Ｙ2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2 Ｏ3 、Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ3 、Ｔｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ3 、Ｔｍ2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算したとき、主成分の複合酸化物に対する前記各酸化物の比率の合計が５重量％以下である上記（２）〜（７）のいずれかの積層型バリスタ。
（９）セラミックス層の厚さが２５μm 以下である上記（１）〜（８）のいずれかの積層型バリスタ。
（１０）内部電極層に含まれる導電材がＮｉまたはＮｉ合金である上記（１）〜（９）のいずれかの積層型バリスタ。
（１１）酸素分圧１×１０-8〜１×１０-15 気圧の雰囲気中において１１００〜１５００℃で焼成されたものである上記（１）〜（10）のいずれかの積層型バリスタ。
（１２）焼成後に、酸素分圧１×１０-3気圧以下の雰囲気中において１２００℃以下でアニールされたものである上記（１）〜（11）のいずれかの積層型バリスタ。
【０００７】
【作用および効果】
本発明の積層型バリスタは、（Ｂａ，Ｃａ，Ｓｒ）（Ｔｉ，Ｚｒ）Ｏ3 を主成分とするペロブスカイト構造のセラミック層を有するため、高容量が得られる。そして、セラミック層がＳｉおよび／またはＡｌを含有するので、電圧−電流特性が非直線性をもつバリスタ特性を示す。
【０００８】
そして、本発明ではセラミック層がＣｒを実質的に含まないため、耐サージ性が良好である。このため、本発明の積層型バリスタは、特に自動車の電気回路などのように強烈なサージが発生しやすい用途でのノイズ吸収素子に好適である。
【０００９】
なお、前記した特開平６−３４０４７２号公報には、Ｃｒ2 Ｏ3 を含まない比較例（試料No. １５）が記載されているが、本発明の積層型バリスタと異なり、この比較例の試料はバリスタ特性を示しておらず、バリスタ機能付きのコンデンサとして使用することはできない。また、この比較例の試料の誘電体層の組成を本発明と同様に上記式により表わすと、主成分の複合酸化物に対するＳｉＯ2 の比率は２．１７重量％｛ただし、（Ｂａx Ｃａ1-x ）ＳｉＯ3 においてｘ＝０．５｝となり、ＳｉＯ2 の比率が比較的高い。このため、静電容量が比較的小さくなってしまう。
【００１０】
【発明の実施の形態】
以下、本発明の具体的構成について詳細に説明する。
【００１１】
本発明の積層型バリスタの構成例の断面図を、図１に示す。
【００１２】
図１に示されるように、本発明の積層型バリスタ１は、セラミックス層２と内部電極層３とが交互に積層された構成のバリスタチップ体１０を有し、このバリスタチップ体１０表面に、内部電極層３と導通する外部電極４を有する。バリスタチップ体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、（１．０〜５．６mm）×（０．５〜５．０mm）×（０．５〜１．９mm）程度である。内部電極層３は、その端面がバリスタチップ体１０の対向する２表面に交互に露出するように積層され、外部電極４は、バリスタチップ体１０の前記対向する２表面に形成され、所定のコンデンサ回路を構成する。
【００１３】
＜セラミックス層２＞
セラミックス層２は、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化物を主成分とする。このような主成分を用いるのは、比誘電率の大きなペロブスカイト型酸化物が形成できるからである。主成分の複合酸化物は、
式  （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）Ｏ3
で表わされるものが好ましい。上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わし、
０≦ｘ≦０．４、
０≦ｙ≦０．４、
０≦ｚ≦０．３、
０．９≦ｍ≦１．２
であり、好ましくは、
０≦ｘ≦０．１、
０≦ｙ≦０．１、
０≦ｚ≦０．１、
０．９５≦ｍ≦１．１０
である。また、好ましくは
０≦ｘ＋ｙ≦０．１
である。ｘが大きすぎると、低温域、特に０℃以下において比誘電率が大幅に低下するので、好ましくない。ｙが大きすぎると、高温域、特に１００℃以上において比誘電率が大幅に低下するので、好ましくない。また、ｘ＋ｙが大きすぎると焼結性が低下して緻密化が不十分となるので、好ましくない。ｚが大きすぎると、高温域、特に１００℃以上において比誘電率が大幅に低下するので、好ましくない。ｍが小さすぎても大きすぎても焼結性が低下して緻密化が不十分となるので、好ましくない。
【００１４】
セラミックス層中には、Ｓｉおよび／またはＡｌが副成分として含有される。これらは、電圧−電流非直線性を示す粒界相を形成する。また、これらは、焼結助剤としてもはたらく。ＳｉをＳｉＯ2 に、ＡｌをＡｌ2 Ｏ3 にそれぞれ換算したとき、主成分の複合酸化物に対するＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率は、好ましくは０．０１〜５重量％、より好ましくは０．１〜３重量％、さらに好ましくは０．１〜２重量％である。ＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率が低すぎると電圧−電流非直線性、いわゆるバリスタ特性が得られない。一方、ＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率が高すぎると比誘電率が大幅に低下するので、好ましくない。
【００１５】
セラミックス層中には、副成分としてＭｎが含まれることが好ましい。Ｍｎは電圧非直線係数を増大させる。また、Ｍｎはセラミックス層焼成時の耐還元性を向上させるため、絶縁抵抗の劣化防止および損失 tanδの低減に有効である。ＭｎをＭｎＯに換算したとき、主成分の複合酸化物に対するＭｎＯの比率は、好ましくは５重量％以下、より好ましくは１重量％以下である。ＭｎＯの比率が高すぎると、バリスタ電圧より低い印加電圧での絶縁抵抗が小さくなるので、好ましくない。なお、電圧非直線係数の増大および耐還元性の向上のためには、ＭｎＯの比率を０．００１重量％以上、特に０．００５重量％以上とすることが好ましい。
【００１６】
セラミックス層中には、副成分としてＭｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少なくとも１種が含まれることが好ましい。これらは、誘電率の温度特性を改善する効果を示す。これらのうちでは、Ｍｇ、Ｃｏ、Ｚｎ、ＰｂおよびＢｉの少なくとも１種が好ましく、特に、Ｍｇを必須とすることが好ましい。Ｍｇは、直流電界下における容量の経時変化を抑える効果も示す。また、Ｍｇ、ＰｂおよびＢｉはセラミックス層の再酸化を容易にするため、誘電損失の低減、電圧非直線係数の増大、バリスタ電圧の増大に効果的である。これらをそれぞれ酸化物（ＭｇＯ、Ｆｅ2 Ｏ3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ2 、Ｓｂ2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算したとき、主成分の複合酸化物に対する前記各酸化物の比率の合計は、好ましくは５重量％以下、より好ましくは１重量％以下である。前記各酸化物の比率の合計が高すぎると、焼結性が急激に悪化し、緻密化が不十分となって絶縁抵抗の劣化が生じやすくなり、また、高い比誘電率が得られない。なお、前記各酸化物の添加による効果を十分に発揮させるためには、主成分の複合酸化物に対する前記各酸化物の比率の合計を、好ましくは０．００１重量％以上、より好ましくは０．０１重量％以上とする。
【００１７】
セラミックス層中には、副成分としてＮｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種が含まれることが好ましい。これらは、セラミックス層の半導体化を促進して電圧非直線係数を増大させるため、バリスタとしての特性が向上する。これらのうちでは、Ｎｂ、Ｙ、Ｗ、Ｌａ、Ｃｅ、ＮｄおよびＳｍの少なくとも１種が好ましく、特にＮｂおよびＹの少なくとも１種を必須とすることが好ましい。これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ5 、Ｙ2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2 Ｏ3 、Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ3 、Ｔｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ3 、Ｔｍ2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算したとき、主成分の複合酸化物に対する前記各酸化物の比率の合計は、好ましくは５重量％以下、より好ましくは１重量％以下である。前記各酸化物の比率の合計が高すぎると、比誘電率が大幅に低下してしまう。なお、前記各酸化物の添加による効果を十分に発揮させるためには、主成分の複合酸化物に対する前記各酸化物の比率の合計を、好ましくは０．００１重量％以上、より好ましくは０．００５重量％以上とする。
【００１８】
なお、セラミックス層中の酸化物の酸化状態は特に限定されず、各酸化物を構成する金属元素の比率が上記条件を満足していればよい。
【００１９】
本発明では、耐サージ性を向上させるために、セラミックス層にＣｒを実質的に含有させない。Ｃｒが実質的に含有されないとは、不純物としてＣｒが含まれる場合でもＣｒ含有率がＣｒ2 Ｏ3 に換算して０．０００５重量％以下であることを意味する。
【００２０】
セラミックス層は、ペロブスカイト相を含む。セラミックス層の結晶粒は、通常、ＢａＴｉＯ3 、ＭｎＯ、ＭｇＯなどからなるコア部の周囲を、ＳｉＯ2 、Ａｌ2 Ｏ3 、半導体化剤（Ｙ2 Ｏ3 等）などに富むシェル部が取り囲んだ、いわゆるコア−シェル構造となっている。
【００２１】
セラミックス層の平均結晶粒径は特に限定されないが、上記組成とすることにより微細な結晶粒が得られ、通常、平均結晶粒径は０．２〜０．７μm 程度となる。
【００２２】
セラミックス層の一層あたりの厚さは、好ましくは２５μm 以下、より好ましくは１５μm 以下とする。セラミックス層が厚すぎると、単位体積あたりの取得可能な静電容量が小さくなり、素子の小型化と高性能化との両立が難しくなるので、好ましくない。なお、セラミックス層の厚さは、通常、１μm 以上、特に３μm 以上とすることが好ましい。セラミックス層が薄すぎると、バリスタ電圧より低い印加電圧での絶縁抵抗が小さくなるので、好ましくない。セラミックス層の積層数は、通常、１以上、好ましくは２〜２００程度とする。この場合の積層数とは、内部電極層で挟まれたセラミックス層の数を意味する。図中の最上層および最下層のセラミックス層は、内部電極層の保護および絶縁ならびにバリスタチップ体の全厚Ｔの調整のために設けられるセラミックス保護層２１である。セラミックス保護層の厚さは特に限定されず、セラミックス層および内部電極層それぞれの厚さ、積層数ならびにバリスタチップ体全厚Ｔに応じて決定すればよいが、少なくともセラミックス層と同等以上の厚さとすることが好ましい。なお、セラミックス保護層を厚くすれば、後述するアニールの際にセラミックス層の再酸化が進みにくくなり、薄くすれば再酸化が進みやすくなる。すなわち、セラミックス保護層の厚さの変更により、セラミックス層の再酸化の程度を制御することが可能である。
【００２３】
＜内部電極層３＞
内部電極層３に含有される導電材には、卑金属を主成分とするものを用いる。セラミックス層２は、バリスタとして必要な半導体性を得るために、還元性雰囲気下で焼成されるので、内部電極層には卑金属を用いることができる。導電材として用いる卑金属としては、融点が比較的高いことからＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。
【００２４】
なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。
【００２５】
内部電極層の厚さは用途等に応じて適宜決定すればよいが、通常、１〜５μm 、特に２〜３μm 程度であることが好ましい。
【００２６】
＜外部電極４＞
外部電極４に含有される導電材は特に限定されないが、本発明では安価なＮｉ、Ｃｕや、これらの合金を用いることができる。
【００２７】
外部電極の厚さは用途等に応じて適宜決定すればよいが、通常、１０〜５０μm 程度であることが好ましい。
【００２８】
＜製造方法＞
本発明の積層型バリスタは、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷ないし転写して焼成することにより製造される。
【００２９】
＜セラミックス層用ペースト＞
セラミックス層用ペーストは、誘電体原料と有機ビヒクルとを混練して製造される。
【００３０】
誘電体原料には、上記した複合酸化物や酸化物の混合物を用いることができるが、その他、焼成により上記した複合酸化物や酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることができる。誘電体原料中の各化合物の含有量は、焼成後に上記したセラミックス層の組成となるように決定すればよい。
【００３１】
誘電体原料は、通常、平均粒子径０．１〜１μm 程度の粉末として用いられる。
【００３２】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００３３】
＜内部電極層用ペースト＞
内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。
【００３４】
＜外部電極用ペースト＞
外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【００３５】
＜有機ビヒクル含有量＞
上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、例えば、バインダは１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、１０重量％以下とすることが好ましい。
【００３６】
＜グリーンチップ作製＞
印刷法を用いる場合、セラミックス層用ペーストおよび内部電極層用ペーストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切断した後、基板から剥離してグリーンチップとする。
【００３７】
また、シート法を用いる場合、セラミックス層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。
【００３８】
なお、セラミックス保護層形成のためのグリーンシートは、通常、セラミックス層形成のためのグリーンシートよりも厚いものとし、かつこれを複数枚積層して所望の厚さのセラミックス保護層が得られるようにする。
【００３９】
＜脱バインダ処理＞
焼成前に行なわれる脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、特に下記の条件で行うことが好ましい。
昇温速度：５〜３００℃／時間、特に１０〜１００℃／時間
保持温度：２００〜４００℃、特に２５０〜３００℃
温度保持時間：０．５〜２４時間、特に５〜２０時間
雰囲気：空気中
【００４０】
＜焼成＞
グリーンチップ焼成時の雰囲気は、内部電極層用ペースト中の導電材の種類に応じて適宜決定すればよいが、導電材としてＮｉやＮｉ合金等の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、好ましくは１×１０-8〜１×１０-15 気圧、より好ましくは１×１０-8〜１×１０-12 気圧である。酸素分圧が前記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を超えると、内部電極層が酸化する傾向にある。
【００４１】
また、焼成時の保持温度は、好ましくは１１００〜１５００℃、より好ましくは１１５０〜１４５０℃、さらに好ましくは１２００〜１４００℃である。保持温度が前記範囲未満であると緻密化が不十分であり、前記範囲を超えると、不連続な粒成長が発生して特性にばらつきが生じ、また、直流電界印加時の容量の経時変化が大きくなるので、好ましくない。
【００４２】
上記条件以外の各種条件は、下記のようにすることが好ましい。
昇温速度：５０〜５００℃／時間、特に２００〜３００℃／時間
温度保持時間：０．１〜１０時間、特に０．５〜８時間、最も好ましくは１〜３時間
冷却速度：５０〜５００℃／時間、特に２００〜３００℃／時間
焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしては、例えば、Ｎ2 とＨ2 との混合ガスを加湿して用いることが好ましい。
【００４３】
＜アニール＞
還元性雰囲気中で焼成した場合、バリスタチップ体にはアニールが施されることが好ましい。アニールは、セラミックス層を再酸化するための処理である。これにより結晶粒界の電位障壁が高くなったり厚くなったりして、電圧非直線係数が増大すると考えられる。
【００４４】
アニール雰囲気中の酸素分圧は、好ましくは１×１０-3気圧以下、より好ましくは１×１０-8〜１×１０-3気圧、さらに好ましくは１×１０-6〜１×１０-3気圧である。酸素分圧が低すぎるとセラミックス層の再酸化が困難であり、酸素分圧が高すぎると内部電極層が酸化する傾向がある。
【００４５】
アニールの際の保持温度は、好ましくは１２００℃以下、より好ましくは５００〜１１００℃である。保持温度が低すぎるとセラミックス層の酸化が不十分となって寿命が短くなる傾向にあり、保持温度が高すぎると内部電極層が酸化し、容量が低下するだけでなく、内部電極層とセラミックス層とが反応してしまい、寿命も短くなる傾向にある。なお、アニールは昇温および降温だけから構成してもよい。この場合、温度保持時間は零であり、保持温度は最高温度と同義である。
【００４６】
上記条件以外の各種条件は下記のようにすることが好ましい。
温度保持時間：０〜２０時間、特に６〜１０時間
冷却速度：５０〜５００℃／時間、特に１００〜３００℃／時間
雰囲気用ガスには、加湿したＮ2 ガス等を用いることが好ましい。
【００４７】
なお、上記した脱バインダ処理、焼成およびアニールにおいて、Ｎ2 ガスや混合ガス等を加湿するには、例えばウェッター等を使用すればよい。この場合、水温は５〜７５℃程度が好ましい。
【００４８】
脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。
【００４９】
これらを連続して行なう場合、脱バインダ処理後、冷却せずに雰囲気を変更し、続いて焼成の保持温度まで昇温して焼成を行ない、次いで冷却し、アニール工程での保持温度に達したときに雰囲気を変更してアニールを行なうことが好ましい。
【００５０】
また、これらを独立して行なう場合の焼成工程では、脱バインダ処理工程での保持温度に相当する温度まで昇温する際には脱バインダ処理と同様な雰囲気とし、ここで上記焼成雰囲気に変えて保持温度まで昇温して焼成を行ない、次いでアニール工程での保持温度に相当する温度まで降温し、ここで上記アニール雰囲気に変えてさらに降温することが好ましい。また、独立して行なう場合のアニール工程では、Ｎ2 ガス雰囲気下で保持温度まで昇温した後、加湿したＮ2 ガス雰囲気に変更してもよく、アニールの全工程を加湿したＮ2 ガス雰囲気としてもよい。
【００５１】
本発明では、焼成条件やアニール条件を変更することにより、他の特性をほとんど変化させずにバリスタ電圧だけを大きく変えることが可能である。
【００５２】
＜外部電極形成＞
上記のようにして得られたバリスタチップ体に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷ないし転写して焼成し、外部電極４を形成する。外部電極用ペーストの焼成条件は、例えば、６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。
【００５３】
そして、必要に応じ、外部電極４表面に、めっき等により被覆層を形成する。
【００５４】
このようにして製造された本発明の積層型バリスタは、ハンダ付等によりプリント基板上などに実装され、所定の回路中においてノイズを抑制する素子として利用される。
【００５５】
【実施例】
以下、本発明の具体的実施例を挙げ、本発明をさらに詳細に説明する。
【００５６】
＜実施例１＞
表１および表２に示される積層型バリスタサンプルを、以下の手順で作製した。
【００５７】
まず、下記の各ペーストを調製した。
セラミックス層用ペースト
原料粉末をボールミルにより１６時間湿式混合し、次いでスプレードライヤーで乾燥させて、誘電体原料とした。原料粉末は、表１に示される比率となるように混合した。主成分の原料には、平均粒径０．５μm のＢａＴｉＯ3 、ＢａＣＯ3 、ＣａＣＯ3 、ＳｒＣＯ3 、ＺｒＯ2 を用いた。副成分の原料のうち、酸化物を用いなかったものは、ＭｎＣＯ3 、ＭｇＣＯ3 である。
【００５８】
各誘電体原料１００重量部と、アクリル樹脂５重量部、塩化メチレン５０重量部、酢酸エチル２０重量部、ミネラルスピリット６重量部およびアセトン４重量部とを、ボールミルで混合してペースト化した。
【００５９】
内部電極層用ペースト
平均粒径０．８μm のＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をブチルカルビトール９２重量部に溶解したもの）４０重量部およびブチルカルビトール１０重量部とを、３本ロールにより混練してペースト化した。
【００６０】
外部電極用ペースト
平均粒径０．５μm のＣｕ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をブチルカルビトール９２重量部に溶解したもの）３５重量部およびブチルカルビトール７重量部とを、混練してペースト化した。
【００６１】
次に、セラミックス層用ペーストを用いてＰＥＴフィルム上にグリーンシートを作製し、この上に内部電極層用ペーストを印刷した。次いで、ＰＥＴフィルムからシートを剥離して積層し、この作業を繰り返した。なお、セラミックス保護層形成のために、この作業の最初および最後に、厚さ３０μm のグリーンシートを複数枚積層した。次いで、加圧接着してグリーンチップを得た。
【００６２】
次いでグリーンチップを所定サイズに切断し、脱バインダ処理、焼成およびアニールを下記の条件にて連続的に行ない、バリスタチップ体を作製した。
【００６３】
脱バインダ処理
昇温速度：１５℃／時間
保持温度：２８０℃
温度保持時間：８時間
雰囲気ガス：空気中
【００６４】
焼成
昇温速度：２００℃／時間
保持温度：１３００℃
温度保持時間：２時間
冷却速度：３００℃／時間
雰囲気ガス：加湿したＮ2 とＨ2 との混合ガス
酸素分圧：１０-9気圧
【００６５】
アニール
保持温度：９００℃
温度保持時間：９時間
冷却速度：３００℃／時間
雰囲気ガス：加湿したＮ2 ガス
酸素分圧：１０-5気圧
【００６６】
なお、それぞれの雰囲気ガスの加湿にはウェッターを用い、水温は３５℃とした。
【００６７】
得られたバリスタチップ体の端面をサンドブラストにて研磨した後、上記外部電極用ペーストを前記端面に転写し、Ｎ2 ＋Ｈ2 雰囲気中で８００℃にて１０分間焼成して外部電極を形成し、積層型バリスタサンプルを得た。
【００６８】
このようにして製造した各サンプルのセラミック層の平面寸法は、３．２mm×１．６mmであった。セラミックス層の厚さは７μm 、セラミックス層の積層数は１５、内部電極層の厚さは２．５μm 、バリスタチップ体の全厚は０．５mmであった。
【００６９】
各サンプルについて、下記の測定を行なった。結果を表２に示す。
【００７０】
バリスタ特性
バリスタ電圧Ｖ0.1 ：電流を０．１ mA としたときのバリスタ電圧値である。
【００７１】
非直線係数α：１／ｌｏｇ（Ｖ1.0 ／Ｖ0.1 ）である。Ｖ1.0 は、電流を１．０ mA としたときのバリスタ電圧値である。
【００７２】
エネルギー耐量：電子材料工業会標準規格ＥＭＡＳ−８３０２に定められた方法で試験を行なった。２ms方形波インパルス電流を印加したときに、バリスタ電圧の変化率が±１０％以内に収まる最大のエネルギー値である。
【００７３】
サージ耐量：電子材料工業会標準規格ＥＭＡＳ−８３０２に定められた方法で試験を行なった。８／２０μs インパルス電流を印加したときに、バリスタ電圧の変化率が±１０％以内に収まる最大の電流波高値である。
【００７４】
コンデンサ特性
静電容量Ｃ：ＬＣＲメータにより測定した。測定条件は、電圧１V 、周波数１kHz 、温度２５℃とした。
【００７５】
誘電損失 tanδ：ＬＣＲメータにより測定した。測定条件は、電圧１V 、周波数１kHz 、温度２５℃とした。
【００７６】
絶縁抵抗ｌｏｇ｛ＩＲ（Ω）｝：ＩＲは、室温でＤＣ１０V を印加したときの抵抗である。
【００７７】
静電気放電試験
国際電気標準会議ＩＥＣ規格８０１−２に基づく静電気放電試験を行なった。上記規格を満たす静電気放電発生器を使用し、外部電極に対して接触放電試験を直接試験｛厳しさレベル４（８ kV ）で１０回の単一放電｝にて行なった。
【００７８】
【表１】
0003640273.tif 000002
【００７９】
【表２】
0003640273.tif 000003
【００８０】
表１および表２から、本発明の効果が明らかである。すなわち、セラミックス層の組成が本発明の範囲内であるサンプルでは、容量が大きく、しかもサージ耐量が大きい。これに対し、Ｃｒを添加したサンプルNo. １、３（比較例）では、サージ耐量が不十分であり、また、ＳｉＯ2 およびＡｌ2 Ｏ3 のいずれも含まないサンプルNo. １０（比較例）では、印加電圧１０００V までの範囲で０．１ mA 以上の電流が流れず、エネルギー耐量およびサージ耐量が測定できなかった。
【００８１】
また、静電気放電試験の結果、本発明サンプルでは、バリスタ電圧、静電容量および絶縁抵抗について変化は認められなかったが、比較例であるサンプルNo. １０ではショート破壊が発生し、静電容量は１／１０以下まで、また、絶縁抵抗は１ kΩ以下まで、それぞれ不可逆的に減少した。
【００８２】
また、ＳｉＯ2 の比率が２重量％を超えるサンプルNo. １、２では、容量が小さくＶ0.1 が大きくなっている。
【００８３】
なお、表１のサンプルのうちNo. ５、１１〜１５では、容量の温度特性がＢ特性［−２５〜８５℃で容量変化率±１０％以内（基準温度２０℃）］およびＸ７Ｒ特性［−５５〜１２５℃で容量変化率±１５％以内（基準温度２５℃）］を満足していた。
【００８４】
＜実施例２＞
実施例１のサンプルNo. ５のセラミックス層厚さおよび積層数を表３に示すように変更したサンプルを作製し、これらについて実施例１と同様な測定を行なった。ただし、サンプルNo. １９の全厚Ｔは１．５mmとした。結果を表３に示す。なお、比較のために、サンプルNo. ５の結果も併記する。
【００８５】
【表３】
0003640273.tif 000004
【００８６】
表３に示されるように、セラミック層厚さが２５μm を超えるサンプルNo. １８は、サージ耐量は十分であるが、容量が小さくＶ0.1 が極端に大きい。このため、ノイズ抑制効果は小さくなる。
【００８７】
＜実施例３＞
セラミックス層の厚さを３μm 、セラミックス層の積層数を２として、実施例１の各サンプルよりも静電容量が小さくなる設計とし、また、セラミックス層の組成を表４および表６に示すものとした以外は実施例１と同様にして、積層型バリスタサンプルを作製した。ただし、内部電極層用ペーストには平均粒径０．４μm のＮｉ粒子を用い、内部電極層の厚さを１．５μm に変更し、脱バインダ条件のうち保持温度を２４０℃に変更し、焼成条件のうち保持温度を１２６０℃、酸素分圧を１×１０-11 気圧に変更し、アニール条件のうち酸素分圧を１×１０-6気圧に変更した。また、サンプルNo. ６２〜６３は、セラミックス層の厚さを２５μm とした。
【００８８】
これらのサンプルについて、絶縁抵抗の測定を除き実施例１と同様な測定を行った。結果をそれぞれ表５および表７に示す。
【００８９】
【表４】
0003640273.tif 000005
【００９０】
【表５】
0003640273.tif 000006
【００９１】
【表６】
0003640273.tif 000007
【００９２】
【表７】
0003640273.tif 000008
【００９３】
表４〜７から、セラミックス層の厚さ、その積層数、その組成を変えた場合でも、本発明サンプルでは良好な特性が得られることがわかる。具体的には、Ｍｎ添加により非直線係数αが増大し、誘電損失 tanδが減少することがわかる（サンプルNo. ２０〜２３）。また、Ｍｇ、Ｐｂ、Ｂｉの添加により誘電損失 tanδが著しく減少し、バリスタ電圧が増大し、非直線係数αが増大することがわかる（サンプルNo. ３２〜３５、４３、４７〜４８）。
【００９４】
＜実施例４＞
実施例３のサンプルNo. ２０のセラミックス層厚さ、その積層数およびバリスタチップ体の全厚Ｔを表８に示すように変更したサンプルを作製し、これらについて実施例３と同様な測定を行なった。結果を表８に示す。なお、比較のために、サンプルNo. ２０の結果も併記する。
【００９５】
【表８】
0003640273.tif 000009
【００９６】
表８に示されるように、セラミック層厚さが２５μm を超えるサンプルNo. ６７は、サージ耐量は十分であるが、容量が小さくＶ0.1 が極端に大きい。このため、ノイズ抑制効果は小さくなる。
【００９７】
また、全厚Ｔだけが異なるサンプルNo. ２０、７２、７３の比較から、全厚Ｔが厚くなるほど、すなわちセラミックス保護層が厚くなるほど、セラミックス層が再酸化されにくくなってバリスタ電圧が小さくなることがわかる。
【００９８】
＜実施例５＞
実施例３のサンプルNo. ２０の焼成およびアニールの条件を表９に示すように変更してサンプルを作製し、これらについて実施例３と同様な測定を行なった。結果を表１０に示す。なお、比較のために、サンプルNo. ２０の結果も併記する。
【００９９】
【表９】
0003640273.tif 000010
【０１００】
【表１０】
0003640273.tif 000011
【０１０１】
表９〜１０から、焼成条件やアニール条件を変更することにより、他の特性をほとんど変化させずにバリスタ電圧を大きく変化させることが可能であることがわかる。
【０１０２】
以上の実施例の結果から、本発明の効果が明らかである。
【図面の簡単な説明】
【図１】本発明の積層型バリスタの構成例を示す断面図である。
【符号の説明】
１  積層型バリスタ
１０  バリスタチップ体
２  セラミックス層
２１  セラミックス保護層
３  内部電極層
４  外部電極
【図１】
0003640273.tif 000012