(57)【特許請求の範囲】
【請求項１】
複数の差動増幅器の差動入力および差動出力を、互いに前後する該差動増幅器の動作極性が反対となるようにリング状に直列接続し、かつ各差動増幅器の動作電流制御端子を互いに接続して発振周波数制御入力端子としてなるリング発振器と、前記差動増幅器出力のいずれか一方の出力を第一の入力信号とし、しきい値制御入力を第二の入力とする可変しきい値論理回路とを具備し、該可変しきい値論理回路は前記しきい値制御入力として入力されるしきい値に基づいて前記第一の入力信号を矩形波に整形して出力し、前記可変しきい値論理回路の出力を発振出力としてなることを特徴とする電圧制御型発振回路。
【請求項２】
請求項１記載の電圧制御型発振回路であって、該可変しきい値論理回のしきい値制御入力に該発振周波数制御入力端子電圧に比例した電圧を入力したことを特徴とする電圧制御型発振回路。
【請求項３】
請求項２記載の電圧制御型発振回路であって、該可変しきい値論理回路のしきい値制御入力が、該可変しきい値論理回路の信号入力から出力への応答速度としきい値を共に制御したことを特徴とする電圧制御型発振回路。
【請求項４】
請求項３記載の電圧制御型発振回路であって、該可変しきい値論理回路は信号入力を電流制御入力とする第一のトランジスタと、しきい値制御入力を電流制御入力とする第二のトランジスタを具備し、前記第二のトランジスタを前記第一のトランジスタの能動負荷として直列に接続し、前記接続点を該可変しきい値論理回路の出力としたことを特徴とする電圧制御型発振回路。
【請求項５】
少なくとも位相比較器とフィルタ回路と、請求項１または請求項２または請求項３または請求項４記載のいずれかの請求項に記載した電圧制御型発振回路とを具備することを特徴とする位相同期回路。
【請求項６】
請求項５記載の位相同期回路であって、入力電圧に比例した電圧を出力する電圧変換回路を具備し、該電圧変換回路の入力には該フィルタ回路出力の低周波成分が入力され、該電圧変換回路の出力を該電圧制御型発振回路のしきい値制御入力に接続したことを特徴とする位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電圧制御型発振回路および位相同期回路に関するものである。
【０００２】
【従来の技術】
差動増幅器を用いた従来の電圧制御型発振回路は例えば、図５に示されるように差動増幅器１Ａ，１Ｂ，１Ｃの差動出力ＯＵＴ，ＸＯＵＴをアナログコンパレータ４４で受けて波形整形をした上で該アナログコンパレータ４４の出力１５を電圧制御型発振回路４５の出力としたものであった。また、全差動増幅器の出力負荷条件を等しくするために、コンパレータを接続しない差動増幅器１Ａ，１Ｂの全出力にコンパレータの入力容量と等しいダミートランジスタ４０乃至４３を負荷として接続していた。また、従来の電圧制御型発振回路を用いた従来の位相同期回路の構成例を図６に示す。
【０００３】
【発明が解決しようとする課題】
従来の電圧制御型発振回路は差動増幅器出力をアナログコンパレータで受けていたので、アナログコンパレータの応答速度で出力周波数の上限が制限されていた。アナログコンパレータの応答周波数が差動増幅器で構成したリング発振器の最高発振周波数よりも低いと、電圧制御型発振器の出力周波数がアナログコンパレータの応答周波数を越えた時に突然０Ｈｚとなって、不連続な入出力特性になってしまう。よって、この問題を回避するためにリング発振器の発振周波数をコンパレータの応答周波数よりも高くすることができなかった。あるいは、この問題を回避するためにコンパレータをより高速化すると、消費電流が増えるという問題があった。
【０００４】
また、リング発振器を構成する各差動増幅器の負荷条件を等しくして各差動増幅器の発振動作の均等化を図ることが重要であるが、差動増幅器の両出力をアナログコンパレータに入力しているので、上述のように、前記均等化を図るために他の全差動増幅器の両出力端子に負荷容量としてのダミートランジスタを接続する必要があった。このように全差動増幅器出力に容量負荷を接続すると、これによってリング発振器の最高発振周波数が低く抑えられてしまうため、電圧制御型発振回路の高周波化阻む原因の一つとなっていた。
【０００５】
従来の電圧制御型発振回路を用いた位相同期回路においては、前述の理由によって高周波化が容易でなかった。また、電圧制御型発振回路が前述のような不連続の入出力特性を持つとそこで正帰還となって位相同期ループが断ち切られてしまう。これを避けるために電圧制限回路をフィルタ回路と電圧制御型発振回路の間に挿入して回路をより複雑化することを余儀なくされたり、あるいはアナログコンパレータをリング発振器の最高周波数に応答できるように高速化して消費電流を増加させていた。これは、位相同期回路の定常状態においてコンパレータに要求される応答速度をはるかに越える応答特性となるため、定常状態における無駄な消費電流を増やすことになる。
【０００６】
【課題を解決するための手段】
本発明の電圧制御型発振回路は、複数の差動増幅器の差動入力および差動出力を、互いに前後する該差動増幅器の動作極性が反対となるようにリング状に直列接続し、かつ各差動増幅器の動作電流制御端子を互いに接続して発振周波数制御入力端子としてなるリング発振器と、前記差動増幅器出力のいずれか一方の出力を第一の入力信号とし、しきい値制御入力を第二の入力とする可変しきい値論理回路とを具備し、該可変しきい値論理回路は前記しきい値制御入力として入力されるしきい値に基づいて前記第一の入力信号を矩形波に整形して出力し、前記可変しきい値論理回路の出力を発振出力としてなることを特徴とする。
【０００７】
また、本発明の電圧制御型発振回路は、請求項１記載の電圧制御型発振回路であって、該可変しきい値論理回のしきい値制御入力に該発振周波数制御入力端子電圧に比例した電圧を入力したことを特徴とする。
【０００８】
また、本発明の電圧制御型発振回路は、請求項２記載の電圧制御型発振回路であって、該可変しきい値論理回路のしきい値制御入力が、該可変しきい値論理回路の信号入力から出力への応答速度としきい値を共に制御したことを特徴とする。
【０００９】
また、本発明の電圧制御型発振回路は、請求項３記載の電圧制御型発振回路であって、該可変しきい値論理回路は信号入力を電流制御入力とする第一のトランジスタと、しきい値制御入力を電流制御入力とする第二のトランジスタを具備し、前記第二のトランジスタを前記第一のトランジスタの能動負荷として直列に接続し、前記接続点を該可変しきい値論理回路の出力としたことを特徴とする。
【００１０】
また、本発明の位相同期回路は、少なくとも位相比較器とフィルタ回路と、請求項１または請求項２または請求項３または請求項４記載のいずれかの請求項に記載した電圧制御型発振回路とを具備することを特徴とする。
【００１１】
また、本発明の位相同期回路は、請求項５記載の位相同期回路であって、入力電圧に比例した電圧を出力する電圧変換回路を具備し、該電圧変換回路の入力には該フィルタ回路出力の低周波成分が入力され、該電圧変換回路の出力を該電圧制御型発振回路のしきい値制御入力に接続したことを特徴とする。
【００１２】
【発明の実施の形態】
図１に３個の差動増幅器を用いた場合の本発明の電圧制御型発振回路の実施例を示す。１Ａ、１Ｂ，１Ｃは差動増幅器でありＣＭＯＳトランジスタで構成した場合の例を図２に示す。２および３は差動入力端子ＸＩＮ，ＩＮであり、４および５は差動出力端子ＸＯＵＴ，ＯＵＴである。６は電流制御入力端子ＶＣであり、この端子に入力する電圧によって該差動増幅器の動作電流を制御する。この差動増幅器の動作は周知であるので説明を省略する。
【００１３】
図１の電圧制御型発振回路は互いに前後する差動増幅器の差動電圧入力端子と差動出力端子が互いの動作極性が反対となるように直列かつリング状に接続し、該差動増幅器がリング発振器を構成するように接続されている。また、３個の差動増幅器１Ａ，１Ｂ，１Ｃの電流制御入力端子ＶＣは互いに接続されて電圧制御型発振回路の発振周波数制御入力端子１１となっている。１３は可変しきい値論理回路でありその信号入力端子１２は差動増幅器出力の一方に接続されている。１４はしきい値制御入力端子である。１５は本電圧制御型発振回路の出力端子である。
【００１４】
可変しきい値論理回路１３の信号入力端子１２におけるしきい値（回路としてのしきい値）は１４のしきい値制御入力ＶＴの電圧で決定される。しきい値制御入力はＮＭＯＳトランジスタ１６のゲート端子であるから、しきい値制御入力端子１４の入力電圧を高くするとＮＭＯＳトランジスタ１６の導通抵抗は小さくなる。ＮＭＯＳトランジスタ１６は上のＰＭＯＳトランジスタ１７の負荷抵抗として構成されているので、その結果可変しきい値論理回路１３の入力端子１２におけるしきい値は下がる。これと同時に可変しきい値論理回路の信号入力１２から出力１５への応答速度が上がる。またこれとは逆に、しきい値制御入力端子１４の入力電圧を下げるとＮＭＯＳトランジスタ１６の導通抵抗が大きくなるので、その結果１２におけるしきい値が上がると同時に応答速度は下がる。
【００１５】
本実施例の電圧制御型発振回路においては発振周波数制御入力端子１１の入力電圧を高くすると発振周波数が上がる。この時可変しきい値論理回路１３の信号入力端子１２へ出力される差動増幅器の出力ＸＯＵＴの出力電圧の直流分即ち直流オフセット電圧の値は下がり、発振周波数制御入力端子１１の入力電圧を低くすると発振周波数が下がって１２の直流オフセット電圧は上がる。
【００１６】
従って、発振周波数制御入力端子１１の入力電圧に比例してしきい値制御入力端子１４の電圧ＶＴを適切に制御することによって、差動増幅器で構成されたリング発振器の全発振周波数範囲に渡って容易に出力端子１５から出力を得ることができる。なお、従来の電圧制御型発振器のようにアナログコンパレータを用いた場合と比較して、可変しきい値論理回路１３は本実施例に示されるように単純な回路で実現できるため高速動作が容易となる。従来のようにアナログコンパレータを接続した場合は、リング発振器を構成している各差動増幅器の動作条件を等しくするためにアナログコンパレータを接続していない差動増幅器の全出力端子にダミーの負荷を接続しなければならないが、本発明の電圧制御型発振回路においては差動増幅器出力の一方のみに可変しきい値論理回路を接続するため、ダミー負荷も図１の１８と１９のダミートランジスタのように差動増幅器の対応する出力端子のみにダミー負荷を接続するだけでよい。なお、ダミートランジスタ１８、１９はＰＭＯＳトランジスタ１７と同一の物理寸法として全差動増幅器の負荷条件を等しくするものである。
【００１７】
以上より、従来の電圧制御型発振回路のようにアナログコンパレータを用いた場合と比較して差動増幅器の負荷が軽減されるため、より高周波発振が可能となる。さらに、可変しきい値論理回路１３のしきい値制御入力端子１４の入力電圧を１１の発振周波数制御入力に比例させることにより、１３の可変しきい値論理回路の応答速度がリング発振器の発振周波数に比例して変化するため、可変しきい値論理回路１３の消費電流もその応答速度に比例して変化する。よって、リング発振器の最高発振周波数に応答する速度に固定されることがないので無駄な消費電流を抑えることができる。
【００１８】
図３に本発明の第二の実施例である位相同期回路を示す。２１の位相比較器と２２のチャージポンプ回路と２３のフィルタ回路と２４の電圧制御型発振回路で位相同期回路を構成しており、２０は当該位相同期回路の信号入力端子である。なお、２２のチャージポンプ回路は回路の簡略化のために省略されることがある。
【００１９】
ここで、２４の電圧制御型発振回路は本発明の第一の実施例である前記電圧制御型発振回路でり、２５はその入力端子２６の電圧を入力としてこれに比例した電圧を出力する電圧変換回路である。２５の電圧変換回路の構成例を図４に示す。仮にここで２７と２８のＰＭＯＳトランジスタの電流駆動能力を等しいとすると、２９と３０のＮＭＯＳトランジシタの電流駆動能力比を任意に設定することによって電圧変換係数を任意に設定することが可能である。
【００２０】
２５の電圧変換回路の入力端子２６は２３のフィルタ回路の抵抗３１とコンデンサ３２の接続点に接続されている。この接続点は２３のフィルタ回路がローパスフィルタとして動作する出力であるため、２５の電圧変換回路の入力へは２３のフィルタ回路出力の低周波成分のみが入力される。２５の電圧変換回路の出力は２４の電圧制御型発振回路のしきい値制御入力端子１４に接続されているので、２３のフィルタ回路出力の低周波成分で１４のしきい値制御入力が制御される。
【００２１】
位相比較器２１は、信号入力２０と電圧制御型発振回路２４の出力信号１５を入力として両信号の位相を比較し、信号入力２０よりも前記出力信号１５の位相が遅れている場合はアップ信号をＵＰ端子から出力し、進んでいる場合はダウン信号をＤＯＷＮ端子から出力する。アップ信号を受けた次段のチャージポンプ回路２２はその出力に電流を吐き出し、ダウン信号を受けた場合はその出力から電流を吸い込むように動作する。よって、位相比較器からのアップ信号によってフィルタ回路２３のコンデンサ３２は充電され、ダウン信号によって放電される。
【００２２】
いま、位相比較器２１からアップ信号が出力されてその結果２３のフィルタ出力が上昇すると前記フィルタ出力は２４の電圧制御型発振回路の周波数制御入力端子１１に接続されているので該電圧制御型発振回路の発振周波数は上昇し、１４のしきい値制御入力端子電圧もこれに比例して上昇する。また、位相比較器２１からダウン信号が出力された時は該電圧制御型発振回路の発振周波数は下降し、１４のしきい値制御入力端子電圧もこれに比例して下降する。ここで２５の電圧変換回路の変換係数を適切に設定すれば、位相同期回路中のフィルタ回路出力の低周波成分によって電圧制御型発振回路のしきい値制御入力電圧が自動調整されるので、発振周波数の高低に対応して該電圧制御型発振回路内部の可変しきい値論理回路にとって最適なしきい値と応答速度を容易に得ることができる。また、発振周波数に対応した適切な消費電流特性も同時に得ることができるので、無駄な消費電流を抑えることができる。
【００２３】
なお、２５の電圧変換回路にフィルタ回路出力の低周波成分を入力するのは、１４のしきい値制御入力に不要な高周波成分が乗ると電圧制御型発振回路の出力信号１５に余分な位相ジッタが現れるので、これを回避するためである。
【００２４】
【発明の効果】
以上述べたように本発明の電圧制御型発振回路によれば、従来技術と比較して高周波化すると同時に低消費電力化することが容易に実現できる。
【００２５】
また、該電圧制御型発振回路を用いた本発明の位相同期回路によれば、高周波化と共に最適化された消費電流特性を同時に無調整で実現することができる。
【図面の簡単な説明】
【図１】本発明の電圧制御型発振回路の実施例を示す図。
【図２】差動増幅器の構成例を示す図。
【図３】本発明の位相同期回路の実施例を示す図。
【図４】電圧変換回路の構成例を示す図。
【図５】従来の電圧制御型発振回路例を示す図。
【図６】従来の位相同期回路例を示す図。
【符号の説明】
１              差動増幅器
２，３          差動入力端子
４，５          差動出力端子
１１              周波数制御入力端子
１２              １３の信号入力端子
１３              可変しきい値論理回路
１４              しきい値制御入力端子
１５              電圧制御型発振回路の出力端子
１６，２９，３０  ＮＭＯＳトランジスタ
１７，２７，２８  ＰＭＯＳトランジスタ
１８，１９        ダミートランジスタ
２０              位相同期回路の信号入力端子
２１              位相比較器
２２              チャージポンプ回路
２３              フィルタ回路
２４              電圧制御型発振回路
２５              電圧変換回路
２６              ２５の入力端子
【図１】
0003633202.tif 000002
【図２】
0003633202.tif 000003
【図３】
0003633202.tif 000004
【図４】
0003633202.tif 000005
【図５】
0003633202.tif 000006
【図６】
0003633202.tif 000007