(57)【特許請求の範囲】
【請求項１】
入力信号が印加される一側を有する第１可変抵抗と、
前記第１可変抵抗の他側に連結されたネガティブ入力端子と接地に連結されたポジティブ入力端子を有した増幅器と、
前記増幅器のネガティブ入力端子に連結された一側を有した第２可変抵抗と、
前記増幅器の出力端子に連結された一側と前記第２可変抵抗の他側に連結された他側を有した第３可変抵抗と、
入力信号が印加される一側と前記第３可変抵抗の他側に連結された他側を有した第４可変抵抗とを具備したことを特徴とする非線形回路。
【請求項２】
第１クロック信号に応答して入力信号をサンプリングするための第１サンプル／ホ−ルドと、
前記第１サンプル／ホ−ルドの出力信号に対応する非線形特性を有した出力信号を発生するための非線形手段と、
前記非線形手段の出力信号と外部入力信号を加算するための加算手段と、
第２クロック信号に応答して前記加算手段の出力信号をサンプリングして前記第１サンプル／ホ−ルドの入力端子に出力するための第２サンプル／ホ−ルドと、
前記第１クロック信号と第２クロック信号を発生するためのクロック発生手段とを具備した混沌神経回路において、
前記非線形手段は、
前記第１サンプル／ホ−ルドの出力信号が印加される一側を有した第１可変抵抗と、
前記第１可変抵抗の他側に連結されたネガティブ入力端子と接地に連結されたポジティブ入力端子を有した増幅器と、
前記増幅器のネガティブ入力端子に連結された一側を有した第２可変抵抗と、
前記増幅器の出力端子に連結された一側と前記第２可変抵抗の他側に連結された他側を有した第３可変抵抗と、
前記第１サンプル／ホールドの出力信号が印加される一側と、前記第３可変抵抗の他側及び前記加算手段の入力端子に共通連結された他側を有した第４可変抵抗とを具備したことを特徴とする混沌神経回路。
【請求項３】
前記第１サンプル／ホ−ルドは
第１クロック信号を入力して反転する第１インバ−タと、
前記第１クロック信号及び前記第１インバータの出力信号に応答して前記第２サンプル／ホールドの出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項２記載の混沌神経回路。
【請求項４】
前記第２サンプル／ホ−ルドは
第２クロック信号を入力して反転する第２インバ−タと、
前記第２クロック信号及び前記第２インバータの出力信号に応答して前記加算器の出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項２記載の混沌神経回路。
【請求項５】
前記第１，２クロック信号は相互重ならないことを特徴とする請求項２記載の混沌神経回路。
【請求項６】
第１クロック信号に応答して入力信号をサンプリングするための第１サンプル／ホ−ルドと、
前記第１サンプル／ホ−ルドの出力信号に対応する非線形特性を有した出力信号を発生するための非線形手段と、
前記非線形手段の出力信号と外部入力信号を加算するための加算手段と、
第２クロック信号に応答して前記加算手段の出力信号をサンプリングして前記第１サンプル／ホ−ルドの入力端子に出力するための第２サンプル／ホ−ルドと、
前記第１，２クロック信号と第３，４，５クロック信号を発生するためのクロック発生手段と、
前記第３，第４，第５クロック信号をそれぞれ入力して前記加算手段からの出力をサンプリングして第１，第２，第３出力信号を出力するための第３，第４，第５サンプル／ホ−ルドとを具備したことを特徴とする混沌神経回路。
【請求項７】
前記非線形手段は
前記第１サンプル／ホ−ルドの出力信号が印加される一側を有した第１可変抵抗と、
前記第１可変抵抗の他側に連結されたネガティブ入力端子と接地に連結されたポジティブ入力端子を有した増幅器と、
前記増幅器のネガティブ入力端子に連結された一側を有した第２可変抵抗と、
前記増幅器の出力端子に連結された一側と前記第２可変抵抗の他側に連結された他側を有した第３可変抵抗と、
前記第１サンプル／ホールドの出力信号が印加される一側と、前記第３可変抵抗の他側及び前記加算手段の入力に共通連結された他側を有した第４可変抵抗とを具備したことを特徴とする請求項６記載の混沌神経回路。
【請求項８】
前記加算手段の出力はＴインバータより構成された多植論理回路の入力に接続されることを特徴とする請求項６記載の混沌神経回路。
【請求項９】
前記Ｔインバ−タは
前記加算手段の出力が印加されるゲ−トと第１電圧が印加されるソ−スを有したＰＭＯＳトランジスタと、
前記ＰＭＯＳトランジスタのドレイン及び第１出力端子に共通連結された一側を有した第１抵抗と、
前記第１抵抗の他側及び第２出力端子に共通連結された一側を有した第２抵抗と、
前記第２抵抗の他側及び第３出力端子に共通連結されたドレインと第２電源電圧に連結されたソ−スと前記加算手段の出力が印加されるゲ−トを有したＮＭＯＳトランジスタとを具備したことを特徴とする請求項８記載の混沌神経回路。
【請求項１０】
前記第１サンプル／ホ−ルドは
第１クロック信号を入力して反転する第１インバ−タと、
前記第１クロック信号と前記インバ−タの出力信号に応答して前記第２サンプル／ホールド信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項６記載の混沌神経回路。
【請求項１１】
前記第２サンプル／ホ−ルドは
第２クロック信号を入力して反転する第２インバ−タと、
前記第２クロック信号と前記第２インバ−タの出力信号に応答して前記加算手段の出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項６記載の混沌神経回路。
【請求項１２】
前記第３サンプル／ホ−ルドは
第３クロック信号を入力して反転する第３インバ−タと、
前記第３クロック信号及び前記第３インバータの出力信号に応答して前記加算手段の出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項６記載の混沌神経回路。
【請求項１３】
前記第４サンプル／ホ−ルドは
第４クロック信号を入力して反転する第４インバ−タと、
前記第４クロック信号及び前記第４インバータの出力信号に応答して前記加算手段の出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項６記載の混沌神経回路。
【請求項１４】
前記第５サンプル／ホ−ルドは
第５クロック信号を入力して反転する第５インバ−タと、
前記第５クロック信号及び第５インバータの出力信号に応答して前記加算手段の出力信号を伝送するためのＣＭＯＳ伝送ゲ−トと、
前記ＣＭＯＳ伝送ゲ−トの出力端子と接地との間に直列連結された抵抗とキャパシタ−より構成されたことを特徴とする請求項６記載の混沌神経回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は混沌神経回路に係り、特に非線形回路とこれを利用した混沌神経回路に関する。
【０００２】
【従来の技術】
混沌現象は多くの分野で観測できる。天体物理学，生物学，化学，工学，地学，数学，医学，気象学，社会学などを含んでいる科学の全ての分野にかけて存しており、多くの研究結果が報告されている。特に、バイオカオスで脳神経系に関する研究が活発に進行されている。最近、脳の神経回路網の構造及び情報処理メカニズムからヒントを得て、脳が有する優秀な情報処理能力の人工的な実現を目標とする神経−コンピュ−タ−の研究と開発が進行されているが、従来のニュ−ロン（ｎｅｕｒｏｎ）  モデルは実際のニュ−ロンをあまり単純化しているという批判が強い。従来の単純なニュ−ロンモデルとしては記述できない実際のニュ−ロンの特性の一つで、カオス応答特性がある。カイニエロ（Ｃａｉａｎｉｅｌｌｏ）  およびナグモ−サトウ（Ｎａｇｕｍｏ−Ｓａｔｏ）のニュ−ロンモデルを若干修正した混沌神経網が提案されて、ハ−ドウェアとして具現された。
【０００３】
図１は従来の線形混沌神経回路のブロック図である。
図１において、線形混沌神経回路は入力信号Ｘｎ  を入力する一側を有した抵抗Ｒ４  、入力信号Ｘｎ  を入力する一側を有した抵抗Ｒ６  、前記抵抗Ｒ４  の他側に連結された一側を有した抵抗Ｒ５  、前記抵抗Ｒ６  の他側に連結された一側と接地との間に連結された抵抗Ｒ７  、前記抵抗Ｒ４  の他側に連結されたカソ−ドを有したダイオ−ドＤ１  、前記抵抗Ｒ４  の他側に連結されたアノ−ドを有したダイオ−ドＤ２  、電圧Ｖ１  とダイオ−ドＤ１  のアノ−ド間に連結された可変抵抗Ｒ１  、前記ダイオ−ドＤ２  のカソ−ドと電圧Ｖ２  との間に連結された可変抵抗Ｒ２  、前記抵抗Ｒ５  の他側に連結されたネガティブ入力端子と前記抵抗Ｒ７  の一側に連結されたポジティブ入力端子を有した増幅器１、前記増幅器１のネガティブ入力端子と出力端子との間に連結された可変抵抗Ｒ３  より構成されている。
【０００４】
図２は図１に示した非線形混沌神経回路の入力電圧Ｘｎ  に対する出力電圧ｆ（Ｘｎ  ）の関係グラフである。ここで、折り返し点の値、Ｅ１  とＥ２  はそれぞれ４（Ｖ１  〜ＶＤ１）／３と４（Ｖ２  〜ＶＤ２）／３と定義される。図２に示した変数Ｋ１  ，Ｋ２  ，Ｋ３  は図１に示した回路の抵抗値によって決められ、抵抗Ｒ４  ，Ｒ５  ，Ｒ６  ，Ｒ７  はそれぞれ同一な値Ｒを有すると仮定する時、次の式で表現できる。
【０００５】
【数１】
0003615816.tif 000002
【０００６】
図２に示したような非線形特性を有する非線形混沌神経回路はその構成が多少複雑だという短所があった。
【０００７】
【発明が解決しようとする課題】
したがって、本発明の目的は回路の構成が簡単な非線形回路を提供することである。
本発明の他の目的は前記非線形回路を利用した混沌神経回路を提供することである。
【０００８】
【課題を解決するための手段】
このような目的を達成するために本発明の非線形混沌神経回路は入力信号が印加される一側を有する第１可変抵抗と、前記第１可変抵抗の他側に連結されたネガティブ入力端子と接地に連結されたポジティブ入力端子を有した増幅器と、前記増幅器のネガティブ入力端子に連結された一側を有した第２可変抵抗と、前記増幅器の出力端子に連結された一側と前記第２可変抵抗の他側に連結された他側を有した第３可変抵抗と、入力信号が印加される一側と前記第３可変抵抗の他側に連結された他側を有した第４可変抵抗とを具備したことを特徴とする。
【０００９】
前記他の目的を達成するための混沌神経回路は第１クロック信号に応答して入力信号をサンプリングするための第１サンプル／ホ−ルドと、前記第１サンプル／ホ−ルドの出力信号に対応する非線形特性を有した出力信号を発生するための非線形手段と、前記非線形手段の出力信号と外部入力信号を加算するための加算手段と、第２クロック信号に応答して前記加算手段の出力信号をサンプリングして前記第１サンプル／ホ−ルドの入力端子に出力するための第２サンプル／ホ−ルドと、前記第１クロック信号と第２クロック信号を発生するためのクロック発生手段とを具備して構成されている。
【００１０】
【作用】
ロ−レベルのクロック信号に応答して入力される信号を出力し、ハイレベルのクロック信号に応答して入力される信号が出力されないようにする。
【００１１】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
図３において、非線形回路は入力信号Ｘｎ  を入力する一側を有した可変抵抗Ｒ１０、前記可変抵抗Ｒ１０の他側に連結されたネガティブ入力端子と接地に連結されたポジティブ入力端子を有した増幅器１０、前記増幅器１０の出力端子に連結された一側を有した可変抵抗Ｒ１２、前記増幅器１０のネガティブ入力端子と可変抵抗Ｒ１２の他側に連結された可変抵抗Ｒ１１、入力信号Ｘｎ  が印加される一側と前記可変抵抗Ｒ１２の他側に連結された他側を有した可変抵抗Ｒ１３より構成されている。
【００１２】
図４は図３に示した非線形回路の入力電圧に対する出力電圧の特性を示したグラフである。即ち、図４に示したグラフを折り返し点、Ｅ１  と−Ｅ１  を基準として三つの線形化領域に分離すると次の式で表現できる。
ｆ［  ｙ（ｔ）］＝  ｙ（ｔ）  ｐｓ−  （ｎｓ−  ｐｓ）／  ｐｓ  ，            ｙ（ｔ）＜−Ｅ１  
ｆ［  ｙ（ｔ）］＝  ｙ（ｔ）  ｐｓ＋（ｎｓ−  ｐｓ）／ｙ（ｔ）Ｅ１  ，−Ｅ１  ＜  ｙ（ｔ）  ＜Ｅ１  
ｆ［  ｙ（ｔ）］＝  ｙ（ｔ）  ｐｓ＋（ｎｓ−  ｐｓ）／  ｐｓ，                ｙ（ｔ）＞Ｅ１  
前記式で  ｙ（ｔ）  は時間ｔでの混沌回路の応答であり、ｐｓと  ｎｓ  は曲線の正の斜めと負の斜めである。図３に示した非線形回路を出力点Ｐでキルヒホッフの電流法則を利用して解決すれば、次の式を得ることができる。
【００１３】
ここで、
【００１４】
【外１】
0003615816.tif 000003
【００１５】
は入力電圧、Ｖｏ１は増幅器１０の出力、Ｖｏ  は非線形回路の出力、Ｐは非線形回路の出力端、Ｑは増幅器１０のネガティブ入力端である。
【００１６】
【数２】
0003615816.tif 000004
【００１７】
前記の式を整理すれば、
【００１８】
【数３】
0003615816.tif 000005
【００１９】
折り返し点はＥ１  ＝±Ｖｏ  （Ｒ１０／Ｒ１２）と計算され、斜めｎｓ、ｐｓに対する式を求めると次の通りである。
【００２０】
【数４】
0003615816.tif 000006
【００２１】
前記式でＶｏ１は次の三つの値を有することができる。
ここで、ＶＣＣは図３に示していないが、増幅器１０に印加される共通電源を示す。
【００２２】
【数５】
0003615816.tif 000007
【００２３】
前記式から、可変抵抗の抵抗値を調節すれば、伝達特性曲線を変化させうる。したがって、単純な構造を有する混沌神経回路に適用しうる非線形特性が得られる。
図５は本発明の非線形回路を利用した一実施例の混沌神経回路のブロック図である。図５において、クロック信号ＣＫ１に応答して入力される信号をサンプリングするために第１サンプル／ホ−ルド回路２０、前記サンプル／ホ−ルド回路２０の出力信号を入力し、その信号に対応する非線形特性を有した出力信号を出力するための非線形回路２１、前記非線形回路２１の出力信号と外部入力２４からの信号を加算するための加算器２２、クロック信号ＣＫ２に応答して前記加算器２２の出力信号をサンプリングするための第２サンプル／ホ−ルド回路２３及び前記クロック信号ＣＫ１，ＣＫ２を発生するためのクロック発生器２５より構成されている。
【００２４】
混沌神経網は下の式のような差分方程式で示すことができる。
ｙ（ｔ＋１）＝ｆ［ｙ（ｔ）］＋ａ
前記の式でｙ（ｔ）は時間ｔにおける混沌回路の応答であり、ａは外部入力であり、ｆは非線形回路を示す。もし、非線形回路の伝達特性曲線のｎｓが極めて大きければ、混沌回路の反応はハ−ドリミット特性に近づく。
【００２５】
図６は図５に示したクロック信号ＣＫ１，ＣＫ２のタイミング図である。前記クロック信号ＣＫ１，ＣＫ２は相互重ならないようにすべきである。
図７は本発明の非線形回路を利用した他の実施例の混沌神経回路のブロック図である。図７において、混沌神経回路はクロック信号ＣＫ１に応答して入力される信号をサンプリングするためのサンプル／ホ−ルド３０、前記サンプル／ホ−ルド回路３０の出力信号に対応する非線形特性の出力信号を発生するための非線形回路３１、前記非線形回路３１の出力信号と外部入力信号３４入力して加算する加算器３２、クロック信号ＣＫ２に応答して前記加算器３２の出力信号を入力してサンプリングするサンプル／ホ−ルド回路３３、クロック信号ＣＫ１，ＣＫ２と、クロック信号ＣＫ２を３分周してクロック信号群ＣＫ３，ＣＫ４，ＣＫ５を生成するクロック発生器３５と、クロック信号ＣＫ３，ＣＫ４，ＣＫ５に応答して加算器３２の出力をサンプリングして出力信号（出力１，出力２，出力３）を出力するためのサンプル／ホールド回路３７，３８，３９より構成されている。図７でＴインバータ３６の入力には加算器３２に出力が接続されて、本発明の混沌回路を多植論理回路の制御用として適用しうる。
【００２６】
図８は図７に示したＴ−インバ−タの回路を示す。図８において、Ｔ−インバ−タは入力信号が印加されるゲ−トと第１電源電圧が印加されるソ−スを有したＰＭＯＳトランジスタＰ１  、ＰＭＯＳトランジスタＰ１  のドレイン及び第１出力端子に共通連結された一側を有した抵抗Ｒ２０、前記抵抗Ｒ２０の他側及び第２出力端子に共通連結された一側を有した抵抗Ｒ２１、前記抵抗Ｒ２１の他側と第３出力端子に共通連結されたドレインと第２電源電圧に連結されたソ−スと入力信号が印
加されるゲ−トを有したＮＭＯＳトランジスタＮ１  より構成されている。
図８に示したＴ−インバ−タの真理表は次の通りである。
【００２７】
【表１】
0003615816.tif 000008
【００２８】
Ｔ−インバ−タの出力は三つである。
【００２９】
【数６】
0003615816.tif 000009
【００３０】
即ち、インバ−タの出力はＳＴＩ（Ｓｉｍｐｌｅ  Ｔｅｒｎａｒｙ  Ｉｎｖｅｒｔｏｒ），  ＰＴＩ（Ｐｏｓｉｔｉｖｅ  Ｔｅｒｎａｒｙ  Ｉｎｖｅｒｔｅｒ），  ＮＴＩ（Ｎｅｇａｔｉｖｅ  Ｔｅｒｎａｒｙ  Ｉｎｖｅｒｔｅｒ）の出力を有する。
図９は図７に示したクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４，ＣＫ５のタイミング図である。
【００３１】
混沌回路の応答はクロック信号ＣＫ２に一致し、応答を制御するためにクロック信号ＣＫ２を３分周した。クロック信号ＣＫ３，ＣＫ４，ＣＫ５はクロック信号ＣＫ２から得られ、ハイ，中間，ロ−レベルをそれぞれ制御する。即ち、図７において、クロック信号群ＣＫ３，ＣＫ４，ＣＫ５は各サンプル／ホールド回路３７，３８，３９の出力１，２，３を制御する。
【００３２】
図１０は本発明の混沌神経回路のサンプル／ホ−ルド回路の回路図である。図１０において、サンプル／ホ−ルド回路はクロック信号ＣＫ１〜ＣＫ５を入力して反転するインバ−タＩＮＶ、前記クロック信号ＣＫに応答して入力信号を伝送するためのＣＭＯＳ伝送ゲ−トＧ１  、前記ＣＭＯＳ伝送ゲ−トＧ１  の出力端子と接地との間に直列連結された抵抗Ｒとキャパシタ−Ｃより構成されている。前記のような構成を有したサンプル／ホ−ルド回路はロ−レベルのクロック信号ＣＫに応答して入力される信号を出力し、ハイレベルのクロック信号ＣＫに応答して入力される信号が出力されないようにする。
【００３３】
【発明の効果】
したがって、本発明の混沌神経回路は従来より非線形回路の構成が簡単で、この簡単な非線形回路を用いることにより、非線形混沌神経回路の構成が簡単になることができる。
【図面の簡単な説明】
【図１】従来の非線形回路の回路図である。
【図２】図１に示した回路の伝達特性曲線である。
【図３】本発明の非線形回路の回路図である。
【図４】図３に示した回路の伝達特性曲線である。
【図５】本発明の非線形回路を利用した一実施例の混沌神経回路のブロック図である。
【図６】図５に示したクロック信号ＣＫ１，ＣＫ２のタイミング図である。
【図７】本発明の非線形回路を利用した他の実施例の混沌神経回路のブロック図である。
【図８】図７に示したＴ−インバ−タの回路図である。
【図９】図７に示したクロック信号ＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４，ＣＫ５のタイミング図である。
【図１０】本発明の混沌神経回路のサンプル／ホ−ルド回路の回路図である。
【符号の説明】
２０  第１サンプル／ホ−ルド回路
２１  非線形回路
２３  第２サンプル／ホ−ルド回路
２５  クロック発生器
３０，３３，３７，３８，３９  サンプル／ホ−ルド回路
３１  非線形回路
３５  クロック発生器
３６  Ｔ−インバ−タ
【図１】
0003615816.tif 000010
【図２】
0003615816.tif 000011
【図３】
0003615816.tif 000012
【図４】
0003615816.tif 000013
【図５】
0003615816.tif 000014
【図６】
0003615816.tif 000015
【図７】
0003615816.tif 000016
【図８】
0003615816.tif 000017
【図９】
0003615816.tif 000018
【図１０】
0003615816.tif 000019