(57)【特許請求の範囲】
【請求項１】
撮像装置に半導体素子を撮像させる工程と、
上記撮像装置の撮像により得られた画像から、上記半導体素子の輪郭を抽出する工程と、
上記半導体素子の輪郭に外接する矩形領域を求める工程と、
上記矩形領域内の一部である走査領域を走査して、上記走査領域の画素の２値データに基いて、上記半導体素子の良否を判定する工程とを備え、
上記半導体素子の良否を判定する工程における上記走査領域のうちの少なくとも二つは、上記矩形領域において互いに対向する対角位置にある隅部であって、
上記隅部の画素の２値データに基づいて、上記半導体素子の良否を判定することを特徴とする半導体素子の検査方法。
【請求項２】
請求項１に記載の半導体素子の検査方法において、
上記矩形領域の面積を求める工程と、
上記矩形領域の面積と基準値とを比較して、上記撮像装置が撮像した上記画像が上記半導体素子の画像であるか否かを判定する工程とを備えたことを特徴とする半導体素子の検査方法。
【請求項３】
請求項１または２に記載の半導体素子の検査方法において、
上記半導体素子の良否を判定する工程における上記走査領域のうちの一つは上記半導体素子の輪郭内に位置することを特徴とする半導体素子の検査方法。
【請求項４】
請求項１に記載の半導体素子の検査方法において、
上記半導体素子の良否を判定する工程における上記走査領域は、２組の上記互いに対向する対角位置にある隅部であることを特徴とする半導体素子の検査方法。
【請求項５】
請求項１乃至４のいずれか１つに記載の半導体素子の検査方法の工程をコンピュータに実行させるための半導体素子の検査プログラム。
【請求項６】
請求項５に記載の半導体素子の検査プログラムが記録された記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の検査方法並びに半導体素子の検査プログラムおよびその半導体素子の検査プログラムが記録された記録媒体に関する。
【０００２】
【従来の技術】
従来より、半導体素子の検査方法としては、特開平０５−１１８９９３号公報に開示されたものがある。この従来の半導体素子の検査方法では、半導体素子をカメラで撮像し、このカメラの撮像により得られた画像に基づいて、半導体素子の面積および重心を求めている。そして、上記半導体素子の面積と基準面積とを比較して半導体素子の良否を判定すると共に、半導体素子の重心位置から決まる基準輪郭と、半導体素子の形状とを比較して半導体素子の良否を判定する。
【０００３】
【発明が解決しようとする課題】
ところで、上記従来の半導体素子の検査方法では、半導体素子よりもずっと大きな認識エリアを設定し、その認識エリア内の全画素を走査して、半導体素子の面積および重心を求めている。このように、上記半導体素子よりも大きな認識エリア内の全画素を走査するため、走査時間が長くなって、半導体素子の良否を判定するのに時間がかかるという問題がある。上記半導体素子の良否の判定に要する時間は、ボンディング装置のタクトが早くなってくるにつれて製造時間全体に占める割合が高くなる。そのため、上記半導体素子の良否の判定に時間がかかるのは大きな問題となっている。
【０００４】
そこで、本発明の課題は、半導体素子の良否の判定にかかる時間を短縮できる半導体素子の検査方法並びに半導体素子の検査プログラムおよびその半導体素子の検査プログラムが記録された記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体素子の検査方法は、
撮像装置に半導体素子を撮像させる工程と、
上記撮像装置の撮像により得られた画像から、上記半導体素子の輪郭を抽出する工程と、
上記半導体素子の輪郭に外接する矩形領域を求める工程と、
上記矩形領域内の一部である走査領域を走査して、上記走査領域の画素の２値データに基いて、上記半導体素子の良否を判定する工程とを備え、
上記半導体素子の良否を判定する工程における上記走査領域のうちの少なくとも二つは、上記矩形領域において互いに対向する対角位置にある隅部であって、
上記隅部の画素の２値データに基づいて、上記半導体素子の良否を判定することを特徴としている。
【０００６】
上記構成の半導体素子の検査方法によれば、上記撮像装置の撮像により得られた画像から半導体素子の輪郭を抽出して、半導体素子の輪郭に外接する矩形領域を求める。引き続いて、上記矩形領域内の走査領域の画素を走査し、その走査領域の画素の２値データを検出する。そして、上記走査領域の画素の２値データに基づいて、半導体素子の良否を判定する。このように、上記矩形領域内の一部である走査領域の画素を走査するから、従来の半導体素子の検査方法よりも走査範囲が狭くなる。その結果、上記走査領域を走査するのに要する時間が短くなり、半導体素子の良否の判定にかかる時間を短縮できる。
また、上記半導体素子にチップ欠けが生じていると、矩形領域において互いに対向する対角位置の一方の隅部と、上記互いに対向する対角位置の他方の隅部とでは、しきい値レベル以下またはしきい値レベル以上の画素の総数が異なる。したがって、上記半導体素子の良否を判定する工程における走査領域のうちの少なくとも二つを、矩形領域において互いに対向する対角位置にある隅部として、この隅部の画素の２値データに基づくことにより、半導体素子のチップ欠けを検出することができる。
【０００７】
一実施形態の半導体素子の検査方法は、
上記矩形領域の面積を求める工程と、
上記矩形領域の面積と基準値とを比較して、上記撮像装置が撮像した上記画像が上記半導体素子の画像であるか否かを判定する工程とを備える。
【０００８】
上記実施形態の半導体素子の検査方法によれば、上記矩形領域の面積を求め、この矩形領域の面積と基準値とを比較する。このとき、上記矩形領域の面積が基準値の範囲内であるか否かにより、撮像装置が撮像した画像が半導体素子の画像であるか否かを判定する。このように、上記矩形領域の面積に基づいて、撮像装置が撮像した画像が半導体素子の画像であるか否かを判定するから、例えばゴミなどが半導体素子として認識される恐れがなくなり、検査の信頼性を向上できる。
【０００９】
一実施形態では、上記半導体素子の良否を判定する工程における上記走査領域うちの一つは上記半導体素子の輪郭内に位置する。
【００１０】
上記実施形態の半導体素子の検査方法によれば、上記半導体素子の良否を判定する工程における走査領域のうちの一つは半導体素子の輪郭内に位置するから、その走査領域のうちの一つは面積が小さい。その結果、上記走査領域のうちの一つを走査するのに要する時間は短くて、半導体素子の良否の判定にかかる時間を短縮できる。
【００１１】
【００１２】
【００１３】
一実施形態では、上記半導体素子の良否を判定する工程における上記走査領域は、２組の上記互いに対向する対角位置にある隅部である。
【００１４】
上記実施形態の半導体素子の検査方法によれば、上記半導体素子の良否を判定する工程における上記走査領域は、２組の上記互いに対向する対角位置にある隅部であって、この隅部を走査するから、検査の信頼性が向上し、半導体素子のチップ欠けを確実に検出することができる。
【００１５】
また、一実施形態では、上記半導体素子の検査方法の工程をコンピュータに実行させるための半導体素子の検査プログラムを提供する。
【００１６】
また、一実施形態では、上記半導体素子の検査プログラムが記録されている記録媒体を提供する。
【００１７】
【発明の実施の形態】
以下、本発明の半導体素子の検査方法を図示の実施の形態により詳細に説明する。
【００１８】
図１は、本発明の実施の一形態の半導体素子の検査方法を行うために使用される検査装置の構成を示すブロック図である。なお、本実施形態では、上記半導体素子の検査方法の工程を、電気特性検査の工程の後に行っている。この電気特性検査の一工程では、電気的に不良であると判別した半導体素子にＢａｄマークを付けている。
【００１９】
上記検査装置は、図１に示すように、撮像装置の一例としてのカメラ２と、このカメラ２が撮像した画像を取り込んで記憶する画像取込部３と、この画像取込部３に記憶された画像を出力モニタ７に出力する画像出力部４と、半導体素子１を検査するための半導体素子の検査プログラムが記憶されるプログラムメモリ５と、その半導体素子の検査プログラムにしたがって処理を行う制御演算部６とを備えている。上記カメラ２は、半導体ウェハ１００から劈開により分離される半導体素子１を撮像する。その半導体ウェハ１００は、複数の半導体素子１からなり、図示しない粘着シートに貼り付けられている。そして、上記半導体素子１の劈開は、半導体ウェハ１００にダイシングラインを形成した後、粘着シートを伸張させることによって行われる。
【００２０】
上記検査装置を用いて行われる半導体素子の検査方法を図８のフローチャートを用いて説明する。
【００２１】
まず、図８に示すように、処理をスタートさせ、ステップＳ１で画像取込を行う。具体的には、上記半導体ウェハ１００から劈開された半導体素子１をカメラ２で撮像し、カメラ２の撮像に得られた画像を画像取込部３に取り込んで記憶する。そして、ステップＳ２で、第１のチップ有無検出の処理を行う。すなわち、上記カメラ２が撮像した画像が半導体素子１の画像であるか否かを判定する。そして、ステップＳ３で、チップ有り、つまりカメラ２で半導体素子１を撮像できていれば、ステップＳ４に進む一方、チップ無し、つまりカメラ２で半導体素子１を撮像できていなければ、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２２】
次に、ステップＳ４で、チップエッジ検出の処理を行う。すなわち、上記半導体素子１のチップエッジを検出する。そして、ステップＳ５で、チップエッジ有り、つまり半導体素子１にチップエッジがあると判別すると、ステップＳ６に進む一方、チップエッジ無し、つまり半導体素子１にチップエッジが無いと判別すると、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２３】
次に、ステップＳ６で、チップ輪郭抽出の処理を行った後、ステップＳ７で、第２のチップ有無検出の処理を行う。すなわち、上記カメラ２が撮像した画像が半導体素子１の画像であるか否かを再度判定する。そして、ステップＳ８で、チップ有り、つまりカメラ２で半導体素子１を撮像できていれば、ステップＳ９に進む一方、チップ無し、つまりカメラ２で半導体素子１を撮像できていなければ、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２４】
次に、ステップＳ９でチップ重心計算の処理を行う。そして、ステップＳ１０でＢａｄマーク判定を行う。具体的には、電気的な特性不良を示すＢａｄマークが半導体素子１に付いているか否かを識別する。そして、ステップＳ１１で、Ｂａｄマーク無、つまり半導体素子１にＢａｄマークが付いていなければ、ステップＳ１２に進む一方、Ｂａｄマーク有り、つまり半導体素子１にＢａｄマークが付いていれば、ステップＳ１５に進む。ステップＳ１５に進んだ場合は、ステップＳ１５でチップＮＧ処理を行った後、半導体素子１を検査するための処理を終了する。
【００２５】
次に、ステップＳ１２で、チップ欠け判定を行う。すなわち、上記半導体素子１にチップ欠けが生じている否かを判別する。そして、ステップＳ１３で、チップ欠け無、つまり半導体素子１にチップ欠けが生じていなければ、その半導体素子１は良品であると判定し、半導体素子１を検査するための処理を終了する。一方、ステップＳ１３で、チップ欠け有り、つまり半導体素子１にチップ欠けが生じていれば、ステップＳ１５に進む。ステップＳ１５に進んだ場合は、ステップＳ１５でチップＮＧ処理を行った後、半導体素子１を検査するための処理を終了する。
【００２６】
以下、上記ステップＳ２の第１のチップ有無検出を具体的に説明する。
【００２７】
図２に示すように、カメラセンタ（Ｘ0，Ｙ0）を始点とし、そのカメラセンタ（Ｘ0，Ｙ0）の画素の輝度を調べ、カメラセンタ（Ｘ0，Ｙ0）の画素がしきい値としての２値化レベル以上であるか否かを判定する。このとき、上記カメラセンタ（Ｘ0，Ｙ0）の画素の輝度が２値化レベルに達しなければ、始点からＸ軸方向にＸ1，Ｘ2，Ｘ3，……と１画素ずつ一定範囲（サンプリングエリアＸ）内を走査して、２値化レベル以上の画素を探す。そして、上記カメラセンタ（Ｘ0，Ｙ0）からＸ軸方向に一定範囲走査しても、２値化レベル以上の画素が無い場合、Ｙ軸方向に１画素移動させ、再度、Ｘ軸方向にＸ1，Ｘ2，Ｘ3，……と１画素ずつサンプリングエリアＸ内を走査して、２値化レベル以上の画素を探す。それでも２値化レベル以上の画素が見つからない場合は、更に、Ｙ軸方向にＹ1，Ｙ2，Ｙ3，……と１画素ずつ一定範囲（サンプリングエリアＹ）内移動させ、そのＹ1，Ｙ2，Ｙ3，……の夫々に対してＸ軸方向にＸ1，Ｘ2，Ｘ3，……と１画素ずつサンプリングエリアＸ内を走査して、２値化レベル以上の画素を探す。上記サンプリングエリアＸ，Ｙ内で２値化レベル以上の画素が有った場合、カメラ２の撮像領域内には半導体素子が存在すると判別する。すなわち、上記半導体素子１がカメラ２で撮像されていると判定する。一方、上記サンプリングエリアＸ，Ｙ内で２値化レベル以上の画素が無かった場合、カメラ２の撮像領域内には半導体素子が存在しないと判別する。すなわち、上記半導体素子１がカメラ２で撮像されていないと判定する。
【００２８】
以下、上記ステップＳ４のチップエッジ検出、および、ステップＳ６のチップ輪郭抽出を具体的に説明する。
【００２９】
図３に示すように、２値化レベル以上の輝度の画素から、Ｙ軸方向（図中の矢印Ｕ方向）に沿って画素を走査していき、輝度レベルが規定画素数以上連続して２値化レベル以下になる箇所を探し、その連続２値化レベル以下画素の始まりの点をチップエッジとする。このチップエッジを追跡開始点として半導体素子１の輪郭を抽出する（長谷川他「画像処理の基本技法」（株）技術評論社刊１９８６年、７０〜７２頁を参照）。
【００３０】
以下、上記ステップＳ７の第２のチップ有無検出を具体的に説明する。
【００３１】
図４に示すように、上記輪郭抽出法で抽出した半導体素子１の輪郭を構成する画素のＸ，Ｙ座標において、Ｘ座標の最大値（Ｘmax）、Ｘ座標の最小値（Ｘmin）、Ｙ座標の最大値（Ｙmax）およびＹ座標の最小値（Ｙmin）を夫々求める。このＸmax、Ｘmin、ＹmaxおよびＹminに基づいて、半導体素子１の輪郭に外接する矩形領域１０を設定する。この矩形領域１０の頂点は、（Ｘmax，Ｙmax）、（Ｘmax，Ｙmin）、（Ｘmin，Ｙmax）および（Ｘmin，Ｙmin）で表わされる。上記カメラ２のＸ軸またはＹ軸に対して半導体素子１の輪郭の一辺が平行であれば、矩形領域１０の大きさと半導体素子１の大きさは一致するが、カメラ２のＸ軸またはＹ軸に対して半導体素子１の輪郭の一辺が平行でなければ、矩形領域１０の大きさは半導体素子１の大きさよりも大きくなる。そして、上記矩形領域１０のＸ軸方向の辺の長さ（Ｘmax−Ｘmin）、Ｙ軸方向の辺の長さ（Ｙmax−Ｙmin）から、矩形領域１０の面積（Ｘmax−Ｘmin）×（Ｙmax−Ｙmin）を求める。この矩形領域１０の面積と所定の基準値とを比較して、矩形領域１０の面積が基準値の範囲内であれば、チップ有りと判定する。すなわち、上記カメラ２で撮像された画像が半導体素子１の画像であると判定する。なお、上記基準値は、良品であると判定されるべき半導体素子の面積に基づいて設定される。
【００３２】
単に、上記カメラ２で撮像した画像内に２値化レベル以上の画素があるだけでは、ゴミなどにより光る点があるだけでチップ有りと判定する恐れがあるが、矩形領域１０面積と基準値との比較に基づけば、ゴミなどを半導体素子１として誤認識する可能性は殆ど無くなり、検査の信頼性が高くなる。
【００３３】
以下、上記ステップＳ１０のＢａｄマーク判定を具体的に説明する。
【００３４】
図５に示すように、上記半導体素子１’にＢａｄマークが付けられているか否かを判定するために、矩形領域１０の走査領域のうちの一つとしてのＢａｄマーク検出エリア内の画素を走査する。このとき、上記Ｂａｄマーク検出エリア内の画素の走査はカメラ２のＸ軸に沿って行う。そして、上記Ｂａｄマーク検出エリア内における２値化レベル以上の画素の数をカウントする。上記Ｂａｄマーク検出エリア内の全画素数に対して２値化レベル以上の画素の総数が占める割合が所定値以下であれば、半導体素子１’にＢａｄマークが付けられていないと判定する。一方、上記Ｂａｄマーク検出エリアの全画素数に対して２値化レベル以上の画素の総数が占める割合が所定値以上であれば、半導体素子１’にＢａｄマークが付けられていないと判定する。
【００３５】
上記Ｂａｄマーク検出エリア内の画素の走査はカメラ２のＸ軸に沿って行うので、Ｂａｄマークを検出するためのアルゴリズムを単純にすることができる。また、上記Ｂａｄマークを検出するための走査範囲は半導体素子１’の面積の１０％程度で良いので、Ｂａｄマークを検出するのにかかる時間を短縮できる。なお、上記Ｂａｄマークは、半導体素子１’のほぼ中央に付けられている。また、上記Ｂａｄマークの塗料は、２値化レベル以下とあるような例えば黒色の塗料である。上記Ｂａｄマーク検出エリアは、Ｂａｄマークが存在する確率が高い箇所を含むように設定されている。上記Ｂａｄマークが存在する確率が高い箇所は、ステップＳ９のチップ重心計算で求めた半導体素子１’の重心に基づいて設定してもよい。
【００３６】
以下、上記ステップＳ１２のチップ欠け判定を具体的に説明する。
【００３７】
図６に示すように、上記矩形領域１０において２組の互いに対向する対角位置の走査領域としての隅部（チップ欠け検出領域）１０ａ，１０ｂ，１０ｃ，１０ｄに対して、画素の走査を行う。そして、各隅部１０ａ，１０ｂ，１０ｃ，１０ｄ毎に輝度が２値化レベル以上の画素の数をカウントする。上記隅部１０ａ，１０ｂ，１０ｃ，１０ｄのうち２組の互いに対向する対角位置の隅部１０ａ，１０ｂ，１０ｃ，１０ｄにおいて、２値化レベル以上の画素の総数を比較する。具体的には、上記隅部１０ａにおける２値化レベル以上の画素の総数と、隅部１０ｄにおける２値化レベル以上の画素の総数とを比較すると共に、隅部１０ｂにおける２値化レベル以上の画素の総数と、隅部１０ｃにおける２値化レベル以上の画素の総数とを比較する。そして、上記隅部１０ａと隅部１０ｄとにおける２値化レベル以上の画素の総数の比を求めると共に、隅部１０ｂと隅部１０ｃとにおける２値化レベル以上の画素の総数の比を求める。それらの比が所定値の範囲内であれば、半導体素子１にチップ欠けが無いと判断する一方、それらの比が所定値の範囲を超えれば、半導体素子１にチップ欠けがあると判断する。上記半導体素子１にチップ欠けが無ければ、隅部１０ａにおける２値化レベル以上の画素からなる領域の面積と、隅部１０ｄにおける２値化レベル以上の画素からなる領域の面積とがほぼ等しくなると共に、隅部１０ｂにおける２値化レベル以上の画素からなる領域の面積と、隅部１０ｃにおける２値化レベル以上の画素からなる領域の面積とがほぼ等しくなる。
【００３８】
また、図７に示すように、チップ欠けが生じた半導体素子１”の場合、矩形領域１０”において互いに対向する対角位置の走査領域としての隅部１０”ａ，１０”ｄ（図７中の領域Ａ）の２値化レベル以上の画素からなる領域の面積にも差が出る。つまり、上記半導体素子１”にチップ欠けが生じていることにより、隅部１０”ａにおける２値化レベル以上の画素かなる領域の面積と、隅部１０”ｄにおける２値化レベル以上の画素かなる領域の面積とに差が生じる。したがって、上記隅部１０”ａにおける２値化レベル以上の画素からなる領域に対する、隅部１０”ｄにおける２値化レベル以上の画素からなる領域の面積比が、１から所定の値以上離れていると、半導体素子１”にチップ欠け有りと判断することができる。また、上記半導体素子１”にチップ欠けが生じていることにより、隅部１０”ｂ，１０”ｃ（図７中の領域Ｂ）では、２値化レベル以上の画素からなる領域の面積に大きな差が生じているので、隅部１０”ｂにおける２値化レベル以上の画素かなる領域の面積と、隅部１０”ｃにおける２値化レベル以上の画素かなる領域の面積とを比較すれば、半導体素子１”にチップ欠けが生じているのを容易かつ確実に判別することができる。要するに、上記隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄにおいて少なくとも１組の互いに対向する対角位置の隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄに対して、２値化レベル以上の画素かなる領域の面積の比較を行うと、半導体素子１”のチップ欠けを確実に検出できる。また、上記隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄにおいて２組の互いに対向する対角位置の隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄに対して、２値化レベル以上の画素かなる領域の面積の比較を行えば、半導体素子１”のチップ欠けをより確実に検出できる。
【００３９】
このように、上記矩形領域１０，１０”内の一部であるＢａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素を走査するだけだから、従来の半導体素子の検査方法よりも走査範囲が狭くなる。その結果、上記Ｂａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素の走査に要する時間が短く、半導体素子１，１’，１”の良否の判定にかかる時間を短縮できる。
【００４０】
上記ステップＳ８のＢａｄマーク判定の処理時間は、チップ全体の面積より小さい領域の割合（％）だけ短縮できる。
【００４１】
また、上記半導体素子１，１’，１”に対してダイボンドを行う前に、半導体素子１，１’ ，１”の４隅の画像処理（欠け検出）を行うことにより、チップ欠けが生じている半導体素子１”がダイボンドされるのを阻止することができる。
【００４２】
また、上記半導体素子１，１’，１”が画像認識時に傾いていても精度よくチップ欠け判定を行うことができる。
【００４３】
本発明の半導体素子の検査方法では、上記半導体素子１，１’，１”を検査装置をセットするときに、半導体素子１，１’，１”の輪郭がカメラ２のＸ，Ｙ軸に平行になるように半導体素子１，１’，１”の位置調整が行われているため、カメラ２のＸ軸に対して半導体素子１の輪郭の一辺がなす角は最大でも約１０°程度である。
【００４４】
上記実施の形態では、上記電気的特性検査が行われた後、本発明の半導体素子の検査方法の工程が行われていたが、半導体素子の検査方法の工程が行われるのは電気的特性検査後に限定されるわけではない。
【００４５】
また、上記実施の形態では、矩形領域１０，１０”の一部であるＢａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素を走査していたが、矩形領域１０内の全部の画素を走査するようにしてもよい。
【００４６】
また、上記Ｂａｄマーク検出エリアにおける２値化レベル以上の画素の数をカウントしていたが、Ｂａｄマーク検出エリアにおける２値化レベル以下の画素の数をカウントしてもよい。
【００４７】
また、上記隅部１０ａ，１０”ａにおける２値化レベル以上の画素の総数と、隅部１０ｄ，１０”ｄにおける２値化レベル以上の画素の総数とを比較すると共に、隅部１０ｂ，１０”ｂにおける２値化レベル以上の画素の総数と、隅部１０ｃ，１０”ｃにおける２値化レベル以上の画素の総数とを比較していたが、隅部１０ａ，１０”ａにおける２値化レベル以下の画素の総数と、隅部１０ｄ，１０”ｄにおける２値化レベル以下の画素の総数とを比較すると共に、隅部１０ｂ，１０”ｂにおける２値化レベル以下の画素の総数と、隅部１０ｃにおける２値化レベル以下の画素の総数とを比較してもよい。
【００４８】
また、本発明の半導体素子の検査方法の工程をコンピュータに実行させる半導体素子の検査プログラムは、例えば、ＦＤ（フロッピーディスク）、ＣＤ（コンパクトディスク）、ＭＯ（光磁気）ディスク、ＤＶＤ（デジタル万能ディスク）などの記録媒体に記録されていてもよい。
【００４９】
【発明の効果】
以上より明らかなように、本発明の半導体素子の検査方法は、撮像装置により撮像された半導体素子の画像の輪郭に外接する矩形領域を求め、この矩形領域内の一部である走査領域の画素を走査するから、従来の半導体素子の検査方法よりも走査範囲が狭く、走査時間が短くなり、半導体素子の良否の判定に要する時間を短縮できる。
また、上記矩形領域において互いに対向する対角位置にある隅部の画素を走査するから、半導体素子のチップ欠けを確実に検出することができる。
【００５０】
一実施形態の半導体素子の検査方法は、上記撮像装置が撮像した画像が半導体素子の画像であるか否かの判定を矩形領域の面積に基づいて行うから、例えばゴミなどが半導体素子として認識される恐れがなくなり、検査の信頼性を向上できる。
【００５１】
一実施形態の半導体素子の検査方法は、上記走査領域のうちの一つは半導体素子の輪郭内に位置するから、走査領域のうちの一つを走査する時間は短く、半導体素子の良否の判定にかかる時間を短縮できる。
【００５２】
【００５３】
一実施形態の半導体素子の検査方法は、上記矩形領域において２組の互いに対向する対角位置にある隅部の画素を走査するから、検査の信頼性が向上し、半導体素子のチップ欠けを確実に検出することができる。
【図面の簡単な説明】
【図１】  図１は本発明の実施の一形態の半導体素子の検査方法を行うために用いられる検査装置の構成を示すブロック図である。
【図２】  図２は上記半導体素子の検査方法におけるチップ有無検出の工程を説明するための図である。
【図３】  図３は上記半導体素子の検査方法におけるチップエッジ検出の工程を説明するための図である。
【図４】  図４は上記半導体素子の輪郭に外接する矩形領域を求める工程を説明するための図である。
【図５】  図５は上記半導体素子の検査方法におけるＢａｄマーク検出の工程を説明するための図である。
【図６】  図６は上記半導体素子の検査方法におけるチップ欠け判定の工程を説明するための図である。
【図７】  図７は上記半導体素子の検査方法におけるチップ欠け判定の工程を説明するための図である。
【図８】  図８は上記半導体素子の検査方法のフローチャートを示す図である。
【符号の説明】
１，１’，１”  半導体素子
２              カメラ
１０，１０”    矩形領域
【図１】
0003665587.tif 000002
【図２】
0003665587.tif 000003
【図３】
0003665587.tif 000004
【図４】
0003665587.tif 000005
【図５】
0003665587.tif 000006
【図６】
0003665587.tif 000007
【図７】
0003665587.tif 000008
【図８】
0003665587.tif 000009