(57)【特許請求の範囲】
【請求項１】
少なくとも１つのＲＯＭユニットに収納されたプログラムあるいはフォントデータを用いて入力データを画像作成用の出力データに変換して出力可能な画像処理装置において、
ＣＰＵと、このＣＰＵで変換された出力データまたは中間的な中間データの少なくともいずれかを収納可能な少なくとも１つのＲＡＭユニットと、前記ＲＯＭユニットおよびＲＡＭユニットに対するアクセス制御が可能なメモリコントローラと、このメモリコントローラおよび前記ＣＰＵが接続された第１のバスと、前記メモリコントローラおよびＲＯＭユニットが接続された第２のバスとを有し、前記ＲＡＭユニットの少なくとも１つが前記第１のバスに接続されていることを特徴とする画像処理装置。
【請求項２】
請求項１において、前記第１のバスに接続されたＲＡＭユニットは同期型ＤＲＡＭであることを特徴とする画像処理装置。
【請求項３】
請求項１において、前記第１のバスにバスドライバを介して接続された第３のバスに前記ＲＡＭユニットが接続されていることを特徴する画像処理装置。
【請求項４】
請求項１において、前記第１のバスにパイプラインレジスタを介して接続された第３のバスに前記ＲＡＭユニットが接続されていることを特徴とする画像処理装置。
【請求項５】
請求項３または４において、前記第３のバスに複数のＲＡＭユニットが接続されていることを特徴とする画像処理装置。
【請求項６】
ＣＰＵと、プログラムまたはデータの少なくともいずれかが収納されるＲＯＭユニットと、前記ＣＰＵの一時的な記憶領域となる少なくとも１つのＲＡＭユニットと、前記ＲＯＭユニットおよびＲＡＭユニットに対するアクセス制御が可能なメモリコントローラと、前記ＣＰＵおよびメモリコントローラが接続された第１のバスと、前記メモリコントローラおよびＲＯＭユニットが接続された第２のバスと、前記第１のバスにパイプラインレジスタを介して接続された第３のバスとを有し、前記ＲＡＭユニットの少なくとも１つは前記第３のバスに接続されていることを特徴とする情報処理装置。
【請求項７】
請求項６において、前記第３のバスに接続されたＲＡＭユニットは、同期型ＤＲＡＭであることを特徴とする情報処理装置。
【請求項８】
請求項１に記載の画像処理装置と、前記出力データに基づき印刷可能な印刷機構とを有するプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタの制御装置などの画像作成用の大量のデータを取り扱うのに適した情報処理装置に関するものである。
【０００２】
【従来の技術】
図６に、従来のページ印刷を行うレーザータイプなどのプリンタ１の概略構成を示してある。このプリンタ１は、パソコンなどのホスト側から印刷用の入力データを受信して印刷機構（プリンタエンジン）で印刷可能な構成の出力データに変換する画像処理部５と、出力データに基づき印刷用紙上に印刷を行う印刷機構２とを備えている。
【０００３】
従来の画像処理部５は、ホストから入力データを受信する入力インタフェース回路部１１と、入力データを解釈し画像作成用の出力データに変換するプログラムなどが収納されたプログラム収納用のＲＯＭ１５と、入力データを実際に印刷するためのデータに変換するためのフォントのビットマップデータなどが収納されたフォント収納用のＲＯＭ１６と、変換処理の作業領域となり、出力データあるいは入力データから出力データに変換される中間データなどが格納されるＤＲＡＭ１４を備えており、ＲＯＭ１５に格納されたプログラムに従って変換処理を制御するＣＰＵ１３とバス１７によって接続されている。
【０００４】
この画像処理部５において、ホストから入力された入力データが画像作成用の出力データに変換されると、バス１７に接続されたビデオインタフェース回路部１２を介してプリンタエンジン２に出力データが供給されページ毎の印刷が行われる。
【０００５】
ビデオインタフェース回路部１２は、ＤＭＡ転送された出力データをいったん格納するＦＩＦＯメモリと、このＦＩＦＯメモリからパラレル出力されるデータをシリアル変換するシフトレジスタとを備えており、印刷機構２へはラスタ方向にシリアル化された出力データが転送されるようになっている。また、このビデオインタフェース回路１２を通して印刷機構２とコマンド、ステータスなどのコントロール信号を交換できるようになっており、画像処理部５のＣＰＵ１３がプリンタ１全体を制御できるようになっている。
【０００６】
ＣＰＵ１３が接続されたバス１７にＲＯＭ１５および１６などを接続した画像処理装置５は、ＣＰＵ１３が低速で直にＲＯＭ１５などにアクセスできる場合は低価格で実現できる。しかしながら、ＣＰＵ１３に処理速度の速いものが使用できないので大量のデータを高速で処理するには適していない。
【０００７】
そこで、大量データを高速処理するプリンタ１には、図７に示すように、高速で動作するＣＰＵ１８が用いられており、ＲＯＭ１５および１６などの動作速度の遅いメモリに対してＣＰＵ１８が動作する場合は、ＣＰＵ１８と高速のＣＰＵバス１９で接続されたメモリコントローラ２０でＲＯＭ１５などとの動作速度の差を吸収するシステムが採用されている。
【０００８】
【発明が解決しようとする課題】
図７に示した画像処理部６においては、ＣＰＵバス１９とメモリに接続されたメモリバス１７が独立しているので、高速のＣＰＵ１９を用いて高速で内部処理ができる。しかしながら、ＤＲＡＭ１４やＲＯＭ１５および１６などのメモリにアクセスする場合はメモリの動作速度で飽和してしまい、ＣＰＵ１９の動作周波数を上げても画像処理部６の全体の処理速度はそれほど速くならない。
【０００９】
ＲＯＭ１５および１６と比較しＤＲＡＭ１４の処理速度は速いが、画像処理装置においては大量のデータを取り扱うためにＤＲＡＭ１４に対して入出力処理する速度をさらに向上することは重要となっている。同期用のクロックを供給して入力クロック毎にデータのリードおよびライトが可能な同期型のＤＲＡＭ（以降においてはＳＤＲＡＭ）が開発されており、例えば、ＣＰＵ１９と同じ動作周波数のクロックを入力することによりＣＰＵ１９と同じ速さで動かすことが可能である。従って、大量の出力データあるいは中間データを読み書きする動作を高速で行うことが可能となり、画像処理部６の処理速度を向上できる。
【００１０】
しかしながら、ＤＲＡＭ１４としてＳＤＲＡＭを用いた場合でも、ＣＰＵ１９からメモリコントローラ２０を介して読み書きを行うことになるので、メモリコントローラ２０における処理時間が必要になる。また、メモリバス１７にはＤＲＡＭ１４の他にＲＯＭ１５および１６、さらに他のインタフェース部も接続されているので、各信号を伝達する配線長が長くなる。このため、伝達スピードが遅くなり、信号線の反射ノイズ、放射ノイズも大きくなるので動作周波数が制限されてしまう。従って、ＣＰＵ１９と同程度の速度で動作可能なＳＤＲＡＭを有効利用することができない。
【００１１】
そこで、本発明においては、ＤＲＡＭに対し大量のデータを読み書きする画像処理に適した、処理速度がさらに速い画像処理装置を提供することを目的としている。また、画像処理装置において大量のデータが短期間で入出力可能な大容量のＤＲＡＭが設置可能で、さらにこれらのＤＲＡＭに対し高速でＣＰＵがアクセスできる画像処理装置を提供することを目的としている。そして、この画像処理装置を用いることにより、画像の処理速度が速く、解像度の高い印刷処理を高速で行えるプリンタを提供することも本発明の目的としている。
【００１２】
さらに、プリンタに限らず、ディスプレイ上に画像を表示する際にも大量の入力データを画像形成用の出力データに変換する必要がある。そこで、本発明においては、大量のデータを短期間で処理して大容量のＤＲＡＭに対し高速で書き込みあるいは読み出しできる情報処理装置を提供することも本発明の目的としている。
【００１３】
【課題を解決するための手段】
このため、本発明においては、画像処理を行う際の大量の中間データあるいは出力データを蓄積するＲＡＭをメモリバスではなく、ＣＰＵとの間で直にデータを読み書きできるＣＰＵバスに接続するようにしている。すなわち、本発明、少なくとも１つのＲＯＭユニットに収納されたプログラムあるいはフォントデータを用いて入力データを画像作成用の出力データに変換して出力可能な画像処理装置は、ＣＰＵと、このＣＰＵで変換された出力データまたは中間的な中間データの少なくともいずれかを収納可能な少なくとも１つのＲＡＭユニットと、ＲＯＭユニットおよびＲＡＭユニットに対するアクセス制御が可能なメモリコントローラと、このメモリコントローラおよびＣＰＵが接続された第１のバスと、メモリコントローラおよびＲＯＭユニットが接続された第２のバスとを有し、ＲＡＭユニットの少なくとも１つがＣＰＵの接続された第１のバスに接続されていることを特徴としている。
【００１４】
このようにＲＯＭに比べて高速処理ができるＲＡＭユニットをメモリコントローラを介さずにＣＰＵからアクセスできるようにＣＰＵの近傍に配置することにより、ＣＰＵとＲＡＭユニットとの間の処理速度を大幅に改善できる。特に、画像処理装置においては、ＲＡＭユニットに対する出力データあるいは中間データなどの入出力処理が処理内容の多くを占めるので、この処理時間を短縮することにより、画像処理装置全体の処理速度を大幅に改善できる。
【００１５】
さらに、第１のバスに接続されたＲＡＭユニットを同期型ＤＲＡＭにすることにより、ＣＰＵと同じ動作周波数の動作クロックでＲＡＭユニットを動作させることが可能であり、ＣＰＵの処理速度を落としたり、ウェイト・ステートを設けたりせずにＲＡＭユニットに対しデータの読み書きを行うことができる。
【００１６】
また、画像処理装置においては、大量のデータがＲＡＭユニットに入出力されるので、複数のＲＡＭユニットを設置する必要がある。そこで、第１のバスにバスドライバを介して接続された第３のバスにＲＡＭユニットを接続することにより、複数のＲＡＭユニットあるいは大容量のＲＡＭユニットを接続した場合でも高速で安定した動作を行うことができる。
【００１７】
ＣＰＵがさらに高速化され、バスドライバを介した信号の伝達時間が問題になる場合は、パイプラインレジスタを介して接続された第３のバスにＲＡＭユニットを接続することが望ましい。パイプラインレジスタを用いることにより、ＲＡＭユニットが接続された第３のバスユニットに現れたデータを１あるいはそれ以上の所定時間経過したクロック信号に合わせてＣＰＵが接続された第１のバスに供給することができる。このため、ＲＡＭユニットとＣＰＵとの間に見かけ上の伝播遅延時間を設定できる一方で、パイプラインレジスタを挿入することによってそれぞれのバスの配線長を短くできるのでノイズの影響も受けにくくなり、高速のＣＰＵに対応した高速データ通信がＲＡＭユニットの間で可能になる。
【００１８】
このパイプラインレジスタを介して第１および第３のバスを接続してＣＰＵとＲＡＭユニットの間でデータ交換するシステムは、画像処理装置に限らず、大量のデータの読み書きをＲＡＭに対して行う情報処理装置には有用なものである。また、ＲＡＭユニットとの間で高速データ転送が行えるＣＰＵを備えた画像処理装置を用いることにより、高解像度のカラープリント用などの大量の入力データを短時間で処理することが可能となり、高画質の印刷を高速で行うことができるプリンタを提供することができる。
【００１９】
【発明の実施の形態】
〔第１の実施の形態〕
以下に図面を参照して本発明の実施の形態を説明する。図１に、本発明に係るプリンタ１の概略構成を示してある。本例のプリンタ１は、上記にて説明したプリンタと同様にホストから供給された入力データを画像作成用の出力データに変換して印刷機構２に供給する画像処理部１０と、この画像処理部１０から供給された出力データに基づき印刷を行う印刷機構２とを備えており、共通する部分については同じ符号を付して以下では説明を省略する。
【００２０】
本例の画像処理部１０は、高速で動作するＣＰＵ１８と、このＣＰＵ１８とＣＰＵバス１９によって接続されたメモリコントローラ２０と、このメモリコントローラ２０と低速のメモリバス１７を介して接続されたプログラム用のＲＯＭ１５、フォント用のＲＯＭ１６を備えている。メモリバス１７には、さらに、入力インタフェース回路部１１およびビデオインタフェース回路部１２なども接続されており、さらに、他の機能部、例えば、低速のＤＲＡＭなどをメモリバス１７に接続することも可能である。
【００２１】
本例の画像処理部１０においては、ＣＰＵバス１９にバスドライバ２１を介してＲＡＭバス２２が接続されている。このＲＡＭバス２２に３つのＳＤＲＡＭユニット（ＳＤＲＡＭモジュール）３０が接続されており、ＳＤＲＡＭユニット３０に対しＣＰＵ１８がＣＰＵバス１９、バスドライバ２１およびＲＡＭバス２２を介してデータの読み書きができるようになっている。もちろん、ＲＡＭバス２２に接続されるＳＤＲＡＭユニットの数は本例に限定されず、２つ以下でも４つ以上でも良い。
【００２２】
これらのＳＤＲＡＭユニット３０には、メモリコントローラ２０からアドレスバス２３を介してアドレスデータが供給され、また、コントロール信号配線２４を介してコントロール信号が供給されるようになっている。また、ＳＤＲＡＭユニット３０のそれぞれには、同期動作用にＣＰＵ１８に入力されているクロック信号２５が同時に入力されており、ＣＰＵ１８と同じ動作周波数で動作するようになっている。
【００２３】
本例の画像処理部１０は、ＣＰＵバス１９にバスドライバ２１を介してＳＤＲＡＭユニット３０が接続されており、ＣＰＵ１８から直にＳＤＲＡＭユニット３０に対しデータを入出力できるようになっている。さらに、ＳＤＲＡＭユニット３０は、ＣＰＵ１８と同じ動作周波数のクロックで高速動作可能なので、ウェイト・ステートを設けなくてもＣＰＵ１８とＲＡＭユニット３０との間で読み書きを行うことができる。このため、ＲＡＭユニット３０との間で大量のデータを高速でバースト転送することができる。
【００２４】
また、本例の画像処理部１０では、ＣＰＵバス１９とＲＡＭバス２２を双方向のバスドライバ２１で接続し、ＲＡＭバス２２を接続したことによるＣＰＵ１８の駆動能力への影響を抑制している。さらに、バスドライバ２１を介してＲＡＭバス２２を接続することにより、ＲＡＭバス２２の駆動能力を向上できるので、複数のＳＤＲＡＭユニット３０をＲＡＭバス２２に接続しても安定した動作ができる。
【００２５】
ページプリンタ１の画像処理においては、１ページ分の中間データあるいは出力データを作成して蓄積しておくために１０Ｍバイトあるいはそれ以上のメモリが必要であり、複数のＳＤＲＡＭユニット（モジュール）３０をＲＡＭバス２２に接続しても安定した動作を保証できるようにすることが必要である。従って、本例の画像処理部１０は、ページプリンタなどの大量の画像データを短時間で処理する必要のある処理装置に適している。
【００２６】
図２に、本例の画像処理部１０において、ＣＰＵ１８からＳＤＲＡＭモジュール３０の方向にデータ転送を４回行ったときのタイミング波形を示してある。最初のクロック信号の立ち上がり時刻ｔ１から、ＣＰＵバス１９の出力遅延時間およびＣＰＵバス１９の配線遅延時間の合計時間Ｔ１が経過した後の時刻ｔ２に、ＣＰＵバス１９に最初のデータＤ１が現れる。
【００２７】
そして、時刻ｔ２から、バスドライバ２１の入力から出力までの出力遅延時間およびＲＡＭバス２２の配線遅延時間の合計時間Ｔ２が経過した後の時刻ｔ３にＲＡＭバス２２に最初のデータＤ１が現れる。画像処理部１０の諸条件にもよるが、６６ＭＨｚ程度の動作周波数であれば、１クロック以内に最初のデータＤ１がＲＡＭバス２２に現れる。このため、ＣＰＵ１８と同期動作するＳＤＲＡＭユニット３０においては、次のデータがＣＰＵ１８から１クロック後に出力される前にデータを書き込むことができ、高速動作が可能なＳＤＲＡＭ３０の特性を活かした高速のデータ転送を行うことができる。
【００２８】
このように、本例の画像処理部１０では、ＲＡＭユニットとＣＰＵとの間で高速でデータ転送が可能であるので、ホストから入力された入力データをＲＯＭ１６のフォントデータなどを用いて処理して中間データあるいは出力データに変換する、画像処理部で行う主な処理の時間を大幅に短縮することができる。
【００２９】
近年、スムーズな図形あるいは文字などを印刷するためにさらに解像度の高いプリントアウトが要求され、また、カラープリントにおいても多階調で高解像度の印刷が要求されており、画像処理部１０で処理するデータ量が飛躍的に増加している。これに対し、本例の画像処理部１０においては大量のデータを短時間で処理できるようになるので、本例の画像処理部１０を採用することにより、高解像度あるいは多階調のプリントアウトを短時間でスムーズに行うことができるプリンタを提供することができる。
【００３０】
〔第２の実施の形態〕
図３に、本発明の異なる実施の形態に係るプリンタ１の概略構成を示してある。本例のプリンタ１は、上記にて説明したプリンタの画像処理部のバスドライバをパイプラインレジスタ３５に置き換えたものであり、他の部分については上記の実施の形態と共通するので説明を省略する。
【００３１】
上述したように、ＣＰＵバス１９に接続されたＲＡＭバス２２を介してＣＰＵ１８から直にＳＤＲＡＭユニット３０に読み書きできるようにすることによって大幅に処理時間を短縮することができ、さらに、バスドライバを用いてＣＰＵバス１９とＲＡＭバス２２を接続することにより画像処理に適した大容量あるいは複数のＳＤＲＡＭユニット３０をＲＡＭバス２２に接続することができる。
【００３２】
このような構成で、さらに、ＣＰＵの処理速度を上げてＣＰＵバス１９を高速化すると、ＣＰＵ１８、ＣＰＵバス１９、バスドライバを経てＳＤＲＡＭユニット３０に伝播する遅延時間（図２に示した遅延時間Ｔ１およびＴ２の和）が１クロック内（１周期内）に収まらなくなる可能性がある。また、反射ノイズにより信号が周期内に安定しないことも考えられる。従って、上記の例で示した構成では、１００ＭＨｚあるいはそれ以上の動作周波数では安定しない可能性がある。
【００３３】
これに対し、本例においては、バスドライバの代わりにパイプラインレジスタ３５を設置し、ＣＰＵ１８およびＳＤＲＡＭ３０と同じクロック信号でパイプライン動作させることにより、伝播遅延時間を見かけ上は延ばしながら、クロック信号に同期したタイミングでＣＰＵからＳＤＲＡＭユニットへ、あるいはその逆にデータを高速転送することができる。また、パイプラインレジスタ３５の両側に接続されるＣＰＵバス１９およびＲＡＭバス２２の配線長も短くなるので、ノイズの影響を受けにくく、短時間で信号が安定するので、この点でも１００ＭＨｚ以上の高速でデータ転送を行うことができる。
【００３４】
パイプラインレジスタ３５は、図４に示したように、転送するビット分だけ用意されたレジスタ部３６と、制御部３７とを備えている。レジスタ部３６はバストランシーバ３９と複数のＤタイプのフリップフロップ３８が組み合わされており、本例ではメモリコントローラ２０から供給されるコントロール信号Ｃ１およびＣ２の組み合わせて幾つかのモードで動作できるようになっている。
【００３５】
例えば、コントロール信号Ｃ１およびＣ２の組合せが（０、０）のときは、ＡからＢの方向にフリップフロップ３８を介してデータが転送され、Ａに順次現れた信号が１クロック後にＢに順番に現れるパイプライン動作をする。フリップフロップ３８の数は、本例に限定されることはなく、２個あるいは３個以上のフリップフロップを連結してパイプライン処理を行うことも可能である。本例では、さらに、コントロール信号Ｃ１およびＣ２が（１，０）のときはＢからＡの方向にデータが転送され、コントロール信号Ｃ２が１のときはＡおよびＢが分離されたホールド状態になる。
【００３６】
図５に、本例の画像処理部１０において、ＣＰＵ１８からＳＤＲＡＭモジュール３０の方向にデータ転送を４回行ったときのタイミング波形を示してある。最初のクロック信号の立ち上がり時刻ｔ１１から、ＣＰＵバス１９の出力遅延時間およびＣＰＵバス１９の配線遅延時間の合計時間Ｔ１が経過した後の時刻ｔ１２に、ＣＰＵバス１９に最初のデータＤ１が現れパイプラインレジスタ３５にキャッチされる。次のクロック信号の立ち上がり時刻ｔ１３から、パイプラインレジスタ３５の出力までの出力遅延時間およびＲＡＭバス２２の配線遅延時間の合計時間Ｔ２が経過した後の時刻ｔ１４にＲＡＭバス２２に最初のデータＤ１が現れる。最初のデータＤ１に続いてパイプラインレジスタ３５を介して１クロック毎に次々にデータがＲＡＭバス２２に現れる。
【００３７】
従って、最初のデータＤ１が現れるのに見かけ上の２クロックの伝播遅延時間が生じているが、データの転送自体はクロック信号に同期して行われており、ＳＤＲＡＭ３０の側も同じクロック信号で同期して動作する。このため、第１の実施の形態の場合よりも高速クロックで動作でき、結果として高速データ転送が可能になる。
【００３８】
このように、本例の画像処理部１０では、ＲＡＭユニットとＣＰＵとの間でさらに高速で安定したデータ転送が可能となるので、より大量のデータの入出力処理を高速で行うことができる。また、ＣＰＵに対し入出力処理を行う度にウェイト・ステートを設定しなくても良いので、ＣＰＵの処理能力を阻害することなく、高速で動作するＣＰＵの能力を十分に発揮させることができる。従って、本例の画像処理部１０をプリンタ１の制御部に採用することにより、高解像度でデータ量の多い画像データ処理を短時間で行うことができ、印刷スピードをいっそう向上することが可能になる。
【００３９】
また、プリンタに限らず、パイプラインレジスタを用いてＣＰＵとＳＤＲＡＭがダイレクトにアクセスできるようにすることにより、バス上の伝播遅延時間および反射ノイズによる障害を避けることができる。従って、ＣＰＵとメモリ間で１００ＭＨｚ以上の高速で安定したデータ転送を実現することができるコンピュータなどの情報処理装置を提供できる。
【００４０】
【発明の効果】
以上に説明したように、本発明においては、ＣＰＵバスにＤＲＡＭを接続してＣＰＵからＤＲＡＭをダイレクトにアクセスできるようにすることにより、大量のデータを読み書きする画像処理に適した処理速度の速い画像処理装置を提供することができる。さらに、メモリとしてＳＤＲＡＭを用いることによりＣＰＵと同期した入出力処理が可能となるので、よりいっそうデータ転送速度を向上することができる。
【００４１】
また、バスドライバをＲＡＭバスとＣＰＵバスとの間に挿入することにより、ＲＡＭバスの駆動能力を高め、画像処理において必要とされる大量のデータを収納可能な大容量のＳＤＲＡＭあるいは複数のＳＤＲＡＭをＲＡＭバスに接続して安定動作させることが可能となる。
【００４２】
さらに、バスドライバに代えてパイプラインレジスタを設置することにより、バス上の伝播遅延時間などによる転送速度の低下および不安定化も抑止することが可能であり、さらに高速で安定したデータ転送を行うことができる。従って、本発明の画像処理装置を用いることにより、画像の処理速度が速く、印刷処理を高速で行えるプリンタを提供することが可能となる。また、プリンタに限らず、メモリに対し大量のデータを入出力する処理能力の高い情報処理装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るプリンタの概略構成を示すブロック図である。
【図２】図１に示すプリンタの画像処理部におけるデータ転送の一例を示すタイミングチャートである。
【図３】本発明の第２の実施の形態に係るプリンタの概略構成を示すブロック図である。
【図４】パイプラインレジスタの概略構成を示す図である。
【図５】図３に示すプリンタの画像処理部におけるデータ転送の一例を示すタイミングチャートである。
【図６】従来のプリンタの概略構成を示すブロック図である。
【図７】従来のプリンタの異なる例を示すブロック図である。
【符号の説明】
１    プリンタ
２    印刷機構
１０    画像処理部
１１    入力インタフェース部
１２    ビデオインタフェース部
１５    プログラム用ＲＯＭ
１６    フォント用ＲＯＭ
１７    メモリバス
１８    ＣＰＵ
１９    ＣＰＵバス
２０    メモリコントローラ
２１    バスドライバ
２２    ＲＡＭバス
２３    アドレスバス
３０    ＳＤＲＡＭユニット
３５    パイプラインレジスタ
【図１】
0003656370.tif 000002
【図２】
0003656370.tif 000003
【図３】
0003656370.tif 000004
【図４】
0003656370.tif 000005
【図５】
0003656370.tif 000006
【図６】
0003656370.tif 000007
【図７】
0003656370.tif 000008