【手続補正書】
【提出日】令和2年11月18日(2020.11.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基材と、
前記基材の上方に位置する第１の活性層と、
前記第１の活性層と第２の活性層との間に横方向導電チャネルが生じるように、前記第１の活性層上に位置する前記第２の活性層と、
前記第２の活性層の上方に位置する、ソース接点とゲート接点とドレイン接点と、
前記ゲート接点と前記ドレイン接点との間において前記第２の活性層の上方に位置する導電性電荷分配構造物と、
を備え、
前記導電性電荷分配構造物が、前記ゲート接点に容量的にのみ結合され、
前記導電性電荷分配構造物が、複数の電荷分配構造物コンポーネントを含み、
前記電荷分配構造物コンポーネントのうちの第１の電荷分配構造物コンポーネントが、前記ゲート接点に容量的にのみ結合され、
前記電荷分配構造物コンポーネントのうちの第２の電荷分配構造物コンポーネントが、前記第１の電荷分配構造物コンポーネントに容量的にのみ結合され、
前記電荷分配構造物コンポーネントの各々が、第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記横方向導電チャネルの長さが、２５マイクロメートル未満である、
半導体デバイス。
【請求項２】
前記導電性電荷分配構造物が、第１の距離ぶん前記ゲート接点から横方向に離間しており、
前記導電性電荷分配構造物が、前記第１の距離より大きな第２の距離ぶん前記ドレイン接点から離間している、
請求項１に記載の半導体デバイス。
【請求項３】
前記第２の活性層と前記導電性電荷分配構造物との間に位置する誘電体層をさらに備える、
請求項１に記載の半導体デバイス。
【請求項４】
前記誘電体層が、前記第２の活性層と前記ゲート接点との間にさらに位置する、
請求項３に記載の半導体デバイス。
【請求項５】
前記第１の活性層が、ＩＩＩ族窒化物半導体材料を含む、
請求項１に記載の半導体デバイス。
【請求項６】
前記第１の活性層が、ＧａＮを含む、
請求項５に記載の半導体デバイス。
【請求項７】
前記第２の活性層が、ＩＩＩ族窒化物半導体材料を含む、
請求項１に記載の半導体デバイス。
【請求項８】
前記第２の活性層が、ＡｌＸＧａ１−ＸＮを含み、０＜Ｘ＜１である、
請求項７に記載の半導体デバイス。
【請求項９】
前記第２の活性層が、ＡｌＧａＮ、ＡｌＩｎＮ、およびＡｌＩｎＧａＮからなる群から選択された、
請求項７に記載の半導体デバイス。
【請求項１０】
電界効果トランジスタ（ＦＥＴ）であって、
基材上に位置する複数の半導体層と、
前記半導体層に電気的に結合されたソースとドレインとゲートと、
前記半導体層の上方に位置して、前記ゲートに容量的にのみ結合された、容量結合された電荷分配構造物と、
を備え、
前記電荷分配構造物が、オン状態からオフ状態への過渡状態中の、前記ゲートと前記ドレインとの間に位置する前記電界効果トランジスタの表面部分における表面放電と、前記オフ状態から前記オン状態への過渡状態中の、前記表面部分における表面再充電とをもたらすように構成され、
容量結合された前記電荷分配構造物が、前記表面部分の上方に位置する複数の導電性長尺部材を含む金属グリッドを含み、
前記導電性長尺部材が、互いに容量結合され、
前記導電性長尺部材の各々が、第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記導電性長尺部材のうちの１つの前記導電性長尺部材の前記第１の長尺部材が、前記導電性長尺部材のうちの別の前記導電性長尺部材の前記第２の長尺部材のうちの１つと少なくとも部分的に重なり、
横方向導電チャネルの長さが、２５マイクロメートル未満である、
電界効果トランジスタ（ＦＥＴ）。
【請求項１１】
前記ＦＥＴが、設計目標のスイッチング速度をもち、
前記電荷分配構造物が、前記設計目標のスイッチング速度より大きな速度で前記表面放電と前記表面再充電とをもたらすようにさらに構成された、
請求項１０に記載の電界効果トランジスタ。
【請求項１２】
複数の前記導電性長尺部材が、周期的に反復する構造物を規定する、
請求項１０に記載の電界効果トランジスタ。
【請求項１３】
第１のセットの前記長尺部材に含まれる前記長尺部材が、互いに平行であり、
第２のセットの前記長尺部材に含まれる前記長尺部材が、互いに平行である、
請求項１０に記載の電界効果トランジスタ。
【請求項１４】
前記表面放電が、前記表面部分から、前記表面部分において達成される最大電荷の少なくとも約９０％を除去する、
請求項１０に記載の電界効果トランジスタ。
【請求項１５】
前記表面再充電が、前記表面部分における電荷を少なくとも前記最大電荷の９０％に増やす、
請求項１４に記載の電界効果トランジスタ。
【請求項１６】
半導体デバイスを形成する方法であって、
基材上に第１の活性層を形成することと、
前記第１の活性層と第２の活性層とが前記第１の活性層と前記第２の活性層との間において二次元電子気体層を発生させるように、前記第１の活性層の上方に前記第２の活性層を形成することと、
前記第２の活性層の上方にソース接点とゲート接点とドレイン接点とを形成することと、
前記ゲート接点に容量的にのみ結合されるように電荷分配構造物が結合されるように、前記ゲート接点と前記ドレイン接点との間において前記第２の活性層の上方に前記電荷分配構造物を形成することと、
を含み、
前記電荷分配構造物が、前記半導体デバイスの表面部分の上方に位置する複数の導電性長尺部材を含む金属グリッドを含み、
前記導電性長尺部材が、互いに容量結合され、
第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、前記導電性長尺部材の各々が、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記第１の層内における前記第１の長尺部材が、前記導電性長尺部材のうちの別の前記導電性長尺部材の前記第２の長尺部材のうちの１つと少なくとも部分的に重なる、
半導体デバイスを形成する方法。
【請求項１７】
前記第１の層内における前記第１の長尺部材のうちの少なくとも１つが、前記第２の層内における前記第２の長尺部材のうちの１つと少なくとも部分的に重なる、
請求項１に記載の半導体デバイス。
【請求項１８】
前記導電性長尺部材が、互いに容量的にのみ結合された、
請求項１０に記載の電界効果トランジスタ。
【請求項１９】
前記導電性長尺部材が、互いに容量的にのみ結合された、
請求項１６に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
前述の詳細な説明を考慮して、本発明の例に対してこれらの変更が適用され得る。後述の請求項で使用される用語は、本発明を明細書と請求項とに開示される特定の実施形態に限定するように解釈されてはならない。むしろ、範囲は、後述の請求項により完全に定義されなければならない。
［付記項１］
基材と、
前記基材の上方に位置する第１の活性層と、
前記第１の活性層と第２の活性層との間に横方向導電チャネルが生じるように、前記第１の活性層上に位置する前記第２の活性層と、
前記第２の活性層の上方に位置する、ソース接点とゲート接点とドレイン接点と、
前記ゲート接点と前記ドレイン接点との間において前記第２の活性層の上方に位置する導電性電荷分配構造物と、
を備え、
前記導電性電荷分配構造物が、前記ゲート接点に容量的にのみ結合され、
前記導電性電荷分配構造物が、複数の電荷分配構造物コンポーネントを含み、
前記電荷分配構造物コンポーネントのうちの第１の電荷分配構造物コンポーネントが、前記ゲート接点に容量的にのみ結合され、
前記電荷分配構造物コンポーネントのうちの第２の電荷分配構造物コンポーネントが、前記第１の電荷分配構造物コンポーネントに容量的にのみ結合され、
前記電荷分配構造物コンポーネントの各々が、第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記横方向導電チャネルの長さが、２５マイクロメートル未満である、
半導体デバイス。
［付記項２］
前記電荷分配構造物が、第１の距離ぶん前記ゲート接点から横方向に離間しており、
前記電荷分配構造物が、前記第１の距離より大きな第２の距離ぶん前記ドレイン接点から離間している、
付記項１に記載の半導体デバイス。
［付記項３］
前記第２の活性層と前記電荷分配構造物との間に位置する誘電体層をさらに備える、
付記項１に記載の半導体デバイス。
［付記項４］
前記誘電体層が、前記第２の活性層と前記ゲート接点との間にさらに位置する、
付記項３に記載の半導体デバイス。
［付記項５］
前記第１の活性層が、ＩＩＩ族窒化物半導体材料を含む、
付記項１に記載の半導体デバイス。
［付記項６］
前記第１の活性層が、ＧａＮを含む、
付記項５に記載の半導体デバイス。
［付記項７］
前記第２の活性層が、ＩＩＩ族窒化物半導体材料を含む、
付記項１に記載の半導体デバイス。
［付記項８］
前記第２の活性層が、ＡｌＸＧａ１−ＸＮを含み、０＜Ｘ＜１である、
付記項７に記載の半導体デバイス。
［付記項９］
前記第２の活性層が、ＡｌＧａＮ、ＡｌＩｎＮ、およびＡｌＩｎＧａＮからなる群から選択された、
付記項７に記載の半導体デバイス。
［付記項１０］
電界効果トランジスタ（ＦＥＴ）であって、
基材上に位置する複数の半導体層と、
前記半導体層に電気的に結合されたソースとドレインとゲートと、
前記半導体層の上方に位置して、ゲートに容量的にのみ結合された、容量結合された電荷分配構造物と、
を備え、
前記電荷分配構造物が、オン状態からオフ状態への過渡状態中の、前記ゲートと前記ドレインとの間に位置する前記トランジスタの表面部分における表面放電と、前記オフ状態から前記オン状態への過渡状態中の、前記表面部分における表面再充電とをもたらすように構成され、
容量結合された前記電荷分配構造物が、前記表面部分の上方に位置する複数の導電性長尺部材を含む金属グリッドを含み、
前記導電性長尺部材が、互いに容量結合され、
前記導電性長尺部材の各々が、第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記導電性長尺部材のうちの１つの前記導電性長尺部材の前記第１の長尺部材が、前記導電性長尺部材のうちの別の前記導電性長尺部材の前記第２の長尺部材のうちの１つと少なくとも部分的に重なり、
前記横方向導電チャネルの長さが、２５マイクロメートル未満である、
電界効果トランジスタ（ＦＥＴ）。
［付記項１１］
前記ＦＥＴが、設計目標のスイッチング速度をもち、
前記電荷分配構造物が、前記設計目標のスイッチング速度より大きな速度で前記表面放電と再充電とをもたらすようにさらに構成された、
付記項１０に記載の電界効果トランジスタ。
［付記項１２］
複数の前記導電性長尺部材が、周期的に反復する構造物を規定する、
付記項１０に記載の電界効果トランジスタ。
［付記項１３］
第１のセットの前記長尺部材に含まれる前記長尺部材が、互いに平行であり、
第２のセットの前記長尺部材に含まれる前記長尺部材が、互いに平行である、
付記項１０に記載の電界効果トランジスタ。
［付記項１４］
前記表面放電が、前記表面部分から、前記表面部分において達成される最大電荷の少なくとも約９０％を除去する、
付記項１０に記載の電界効果トランジスタ。
［付記項１５］
前記表面再充電が、前記表面部分における電荷を少なくとも前記最大電荷の９０％に増やす、
付記項１４に記載の電界効果トランジスタ。
［付記項１６］
半導体デバイスを形成する方法であって、
基材上に第１の活性層を形成することと、
前記第１の活性層と第２の活性層とが前記第１の活性層と前記第２の活性層との間において二次元電子気体層を発生させるように、前記第１の活性層の上方に前記第２の活性層を形成することと、
前記第２の活性層の上方にソース接点とゲート接点とドレイン接点とを形成することと、
前記ゲート接点に容量的にのみ結合されるように電荷分配構造物が結合されるように、前記ゲート接点と前記ドレイン接点との間において前記第２の活性層の上方に前記電荷分配構造物を形成することと、
を含み、
前記電荷分配構造物が、前記半導体デバイスの表面部分の上方に位置する複数の導電性長尺部材を含む金属グリッドを含み、
前記導電性長尺部材が、互いに容量結合され、
第１の長尺部材と第２の長尺部材とが互いに電気的に接続されるように、前記導電性長尺部材の各々が、第１の層内に形成された前記第１の長尺部材と第２の層内に形成された前記第２の長尺部材とを含み、
前記第１の層内における前記第１の長尺部材が、前記導電性長尺部材のうちの別の前記導電性長尺部材の前記第２の長尺部材のうちの１つと少なくとも部分的に重なる、
半導体デバイスを形成する方法。
［付記項１７］
前記第１の層内における前記導電性長尺部材のうちの少なくとも１つが、前記第２の層内における前記長尺部材のうちの１つと少なくとも部分的に重なる、
付記項１に記載の半導体デバイス。
［付記項１８］
前記導電性長尺部材が、互いに容量的にのみ結合された、
付記項１０に記載の電界効果トランジスタ。
［付記項１９］
前記導電性長尺部材が、互いに容量的にのみ結合された、
付記項１６に記載の方法。