(57)【特許請求の範囲】
【請求項１】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、出力電圧の極性が転換する時期を検出するゼロクロス検出手段と、ゼロクロス検出手段が検出したゼロクロス時前後の所定期間、前記共振ドライバによる前記スイッチング素子の駆動を停止する発振停止制御手段とを有するコンバータ。
【請求項２】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、周波数変換回路の出力電流の極性が転換する時期を検出する電流ゼロクロス検出手段と、電流ゼロクロス検出手段が検出したゼロクロス時前後の所定期間、前記共振ドライバによる前記スイッチング素子の駆動を停止する発振停止手段とを有するコンバータ。
【請求項３】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、周波数変換回路に接続した負荷の両端の電圧を検出しこの電圧の周期タイミング信号を発生するタイミング信号発生手段と、タイミング信号発生手段が発生する周期タイミング信号に同期し、出力電流波形の基準となる標準波形信号を発生する標準波形信号発生手段と、標準波形信号発生手段の信号電圧が低電圧となる電圧の谷間期間を検出する標準波形ゼロクロス検出手段と、前記標準波形ゼロクロス検出手段が前記標準波形信号発生手段の信号電圧を検出することにより電流がゼロクロスするタイミングを検出し、前記ゼロクロスするタイミングの前後の所定期間、前記共振ドライバによる前記スイッチング素子の駆動を停止する発振停止手段とを有するコンバータ。
【請求項４】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、周波数変換回路の出力電流を検出する電流検出手段と、周波数変換回路に接続した負荷の両端の電圧を検出し、この電圧の周期タイミング信号を発生するタイミング信号発生手段と、タイミング信号発生手段が発生する周期タイミング信号に同期して出力電流波形の基準となる標準波形信号を発生する標準波形信号発生手段と、標準波形信号発生手段の信号電圧の谷間期間を検出する標準波形ゼロクロス検出手段と、前記電流検出手段の信号と標準波形信号発生手段の信号とを比較し、標準波形ゼロクロス検出手段が検出した谷間期間において、前記電流検出手段の信号が前記標準波形信号発生手段の信号より大きいときは、前記共振ドライバによる前記スイッチング素子の駆動を停止させ、前記電流検出手段の信号が前記標準波形信号発生手段の信号より小さいときは前記共振ドライバによってスイッチング素子を駆動する谷間オン・オフ制御手段を有するコンバータ。
【請求項５】
谷間オン・オフ制御手段が出力した信号を所定時間保持し、共振ドライバに出力するオン・オフ信号保持手段を有する請求項４に記載のコンバータ。
【請求項６】
谷間オン・オフ制御手段が出力した信号が変化した時は前記スイッチング素子が構成する共振回路の出力変化を検出し、谷間オン・オフ制御手段のオン・オフ制御信号をこの共振回路の出力変化に同期させるように共振ドライバに出力するオン・オフ信号共振同期手段を有する請求項４に記載のコンバータ。
【請求項７】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、周波数変換回路の出力電流を検出する電流検出手段と、周波数変換回路に接続した負荷の両端の電圧を検出し、この電圧の周期タイミング信号を発生するタイミング信号発生手段と、タイミング信号発生手段が発生する周期タイミング信号に同期して出力電流波形の基準となる標準波形信号を発生する標準波形信号発生手段と、標準波形信号発生手段の信号電圧の谷間期間を検出する標準波形ゼロクロス検出手段と、前記電流検出手段の信号と標準波形信号発生手段の信号とを比較し、標準波形ゼロクロス検出手段が検出した谷間期間に周波数変換回路をオン・オフ制御するようにした谷間周波数変換回路オン・オフ制御手段を有し、前記谷間周波数変換回路オン・オフ制御手段は、前記標準波形信号発生手段の信号と前記電流検出手段の信号とを比較し、電流検出手段の信号が標準波形信号発生手段の信号より大きいときは前記周波数変換回路の駆動を停止させ、また、電流検出手段の信号が標準波形信号発生手段の信号より小さいときは、前記波数変換回路を駆動させて負荷に電流を供給するコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、適当な入力電力を負荷あるいは配電系統に適合する形に変換して、負荷あるいは配電系統に供給するコンバータに関するものである。
【０００２】
【従来の技術】
従来使用しているコンバータに図１６に示している構成のものがある。コンバータ１は、外部から供給される直流電源２を周波数変換して負荷３に供給するものであり、インバータ回路４と高周波トランス５からなる非共振型インバータ部と、整流ブリッジ６・コイル７・周波数変換回路８と制御回路１０とを備えている。インバータ回路４・高周波トランス５は、４個のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって直流電源２が供給する直流を数１０ｋＨｚの高周波に変換している。このとき高周波トランス５の出力は、高周波トランス５の２次側に接続した整流ブリッジ６・コイル７によって整流・平滑され、制御回路１０が周波数変換回路８を６０Ｈｚで駆動することによって、６０Ｈｚの交流となるものである。
【０００３】
【発明が解決しようとする課題】
前記従来の構成のコンバータは、インバータ回路４・周波数変換回路８をそれぞれ４個のスイッチング素子で構成しており、部品点数が多く、またスイッチング素子自体も高耐圧・高電流タイプのものを使用する必要があって、小型化・軽量化・低価格化が困難であるという課題を有している。
【０００４】
【課題を解決するための手段】
本発明はこのような従来の構成が有している課題を解決するもので、共振型としたインバータ部を備えて、構成が簡単で、電磁ノイズの発生レベルが極めて低いコンバータとしているものである。
【０００５】
【発明の実施の形態】
請求項１に記載した発明は、共振型インバータ部を構成する高周波トランスの２次巻線に接続した周波数変換回路の出力を、スイッチング素子を共振駆動する共振ドライバを、電流波形制御手段・ゼロクロス検出手段・発振停止手段によって制御して、ゼロクロス時前後の所定期間、前記共振ドライバによる前記スイッチング素子の駆動を停止させ、出力電流のひずみの少ない、かつスイッチング素子の安全な動作を保証できるコンバータとしているものである。
【０００６】
請求項２に記載した発明は、電流ゼロクロス検出手段が検出したゼロクロス時前後の所定期間に発振停止手段が共振ドライバを停止しスイッチング素子を停止して、負荷として接続される回路の力率特性に関係なくゼロクロス時には確実に動作を停止して、出力電流のひずみの少ない、スイッチング素子の安全な動作を保証できるコンバータとしているものである。
【０００７】
請求項３に記載した発明は、標準波形信号発生手段の出力電圧の低電圧を検出することで間接的に出力電流のゼロクロスタイミングを検出し、ゼロクロスタイミングの前後の所定期間、この期間は共振ドライバによるスイッチング素子の駆動を停止させて、標準波形信号の電圧波形が変化してもスイッチング素子を安全に動作でき、出力電流のひずみを低減した、また故障を低減したコンバータとしている。
【０００８】
請求項４に記載した発明は、谷間オン・オフ制御手段によって共振ドライバによるスイッチング素子の駆動を電流のゼロクロスとなる前後の期間にオン・オフ制御して、出力電流のひずみを低減したコンバータとしている。
【０００９】
請求項５に記載した発明は、谷間オン・オフ制御手段によって共振ドライバによるスイッチング素子の駆動を電流のゼロクロスとなる前後の期間にオン・オフ制御して、出力電流のひずみを低減し、オン・オフ信号保持手段がオン・オフ信号を一定時間保持して共振ドライバに伝達するようにして、オン・オフ制御の繰り返し周波数が高くならないようにして、動作の安定したコンバータとしている。
【００１０】
請求項６に記載した発明は、オン・オフ信号共振同期手段によって共振ドライバによるスイッチング素子の駆動をスイッチング素子が構成する共振回路の発振に同期して行うようにして、出力電流のひずみの少ない、スイッチング素子の耐久性の良いコンバータとしているものである。
【００１１】
請求項７に記載した発明は、谷間周波数変換回路オン・オフ制御手段によって電流がゼロクロスする前後の期間に、周波数変換回路の駆動をオン・オフ制御するようにし、前記谷間周波数変換回路オン・オフ制御手段は、前記標準波形信号発生手段の信号と前記電流検出手段の信号とを比較し、電流検出手段の信号が標準波形信号発生手段の信号より大きいときは前記周波数変換回路の駆動を停止させ、また、電流検出手段の信号が標準波形信号発生手段の信号より小さいときは、前記波数変換回路を駆動させて負荷に電流を供給し、電流波形の良好な、また回路構成の簡単なコンバータとしている。
【００１２】
【実施例】
（実施例１）
以下、本発明の第１の実施例について説明する。図１は本実施例の構成を示すブロック図である。１１は本実施例のコンバータで、直流電源２からの入力を受けて、負荷３に６０Ｈｚの正弦波の交流電力を供給している。コンバータ１１は、高周波トランス１６と、高周波トランス１６の１次巻線の両端に接続した共振コンデンサ１４と、ＩＧＢＴで構成したスイッチング素子１２と、直流電源２の両端に接続した平滑コンデンサ１５と、高周波トランス１６の２次巻線に接続したダイオード１７ａとコンデンサ１７ｂで構成した整流手段１７と、波形平滑用のコイル１８と、周波数変換回路１９と、スイッチング素子１２を共振駆動する共振ドライバ２０と、周波数変換回路１９を駆動する周波数変換回路ドライバ２１と、負荷３に流れる電流を検知するカレントトランスで構成した電流検知手段２２と、電流検知手段２２から情報のフィードバックを受けて共振ドライバ２０と周波数変換回路ドライバ２１の動作を制御する電流波形制御手段２３と、負荷３の電圧と交流電圧のゼロクロスポイントを検出するゼロクロス検出手段２４と、ゼロクロス検出手段２４が検出したゼロクロスポイントの前後の所定期間、共振ドライバ２０によるスイッチング素子１２の駆動を停止させる発振停止手段２５とを有している。スイッチング素子１２のコレクタ・エミッタ間には逆導通ダイオード１３を接続している。周波数変換回路１９は４個のトランジスタ１９ａ・１９ｂ・１９ｃ・１９ｄから成っており、周波数変換ドライバ２１の指示によって動作している。つまり、トランジスタ１９ａ・トランジスタ１９ｄと、トランジスタ１９ｂ・トランジスタ１９ｃとが対になって順次導通するものである。このため、周波数変換回路１９の出力は６０Ｈｚの交流となり、負荷３に６０Ｈｚの交流電力を供給するものである。また共振ドライバ２０はスイッチング素子１２を共振発振領域でＰＷＭ制御しており、電流波形制御手段２３にはマイコン・ＤＳＰ・ＩＣ・ディスクリート部品等を使用しており、電流検出手段２２で検出する電流の出力および波形が所定の値となるようにスイッチング素子１２の共振条件を制御している。
【００１３】
以下本実施例の動作について説明する。図示していないスイッチをオンしてコンバータ１１に直流電源２の出力を接続すると、コンバータ１１は動作を開始する。高周波トランス１６の１次巻線には、スイッチング素子１２によってスイッチングされた高周波電圧が供給され、高周波トランス１６の２次巻線に前記高周波電圧が所定の大きさに変換されて２次電圧として発生する。この２次電圧は、整流手段１７によって整流され波形平滑用のコイル１８によって波形を平滑されて、制御回路２０の指示によって駆動される周波数変換回路１９によって、６０Ｈｚの交流に変換される。従って負荷３には、この６０Ｈｚの交流電力が供給される。
【００１４】
このとき本実施例の構成によれば、構成が簡単で、電磁ノイズの発生レベルが極めて低いコンバータとなっているものである。つまり、高周波トランス１６に供給する高周波電圧を作る構成が、本実施例によれば１個のスイッチング素子１２と共振コンデンサ１４だけとなっているものである。これに対して図１６に示している従来の構成のものは、４個のトランジスタ４ａ・４ｂ・４ｃ・４ｄによって構成したインバータ回路４を使用しているものである。
【００１５】
また本実施例によれば、スイッチング素子１２を高周波トランス１６の１次巻線に接続し、高周波トランスの１次巻線の両端に共振コンデンサ１４を接続した構成としており、高周波トランス１６が発生する高周波電圧の波形が図２に示している共振波形となるために、電磁ノイズの発生レベルの極めて低いものとなっている。
【００１６】
以下図２および図３に基づいて、本実施例の共振動作について説明する。図２において、ＶＧＥはスイッチング素子１２のゲート電圧を、ＶＣＥは同コレクタ・エミッタ間電圧を、ＶＰは高周波トランス１６の１次巻線の電圧波形を、ＩＰは同電流波形を、ＩＬはコイル１８の電流波形を示している。共振ドライバ２０の指示に基づいてスイッチング素子１２がオン期間ＴＯＮでオンすると、高周波トランス１６の１次巻線には直線的に増加する電流ＩＰが流れる。このときＶＰは、直流電源２の電圧Ｅ（Ｖ）を示している。共振ドライバ２０の指示によってスイッチング素子１２がオフすると、前記１次巻線のインダクタンスと共振コンデンサ１４によって共振回路が形成され、前記ＶＰ・ＩＰは図２に示しているような高周波の共振波形となる。つまり、共振時の１次巻線のインダクタンスをＬ１、共振時の共振コンデンサ１４の容量をＣとすると、ＴＯＮ期間中に１次巻線に貯えられたエネルギーが、共振コンデンサ１４によって蓄積電荷のエネルギーに変換され、更にこの共振コンデンサ１４が貯えたエネルギが高周波トランス１６の１次巻線に変換されるものである。こうして高周波トランス１６の１次コイルには高周波の電流ＩＰが流れ、この波形と相似の高周波の電圧が発生している。従って高周波トランス１６の２次コイルには、前記１次コイルに発生した電圧と相似の高周波の電圧が発生する。ＴＯＮの時間を変えるとことでＩＰの電流量およびＶＣＥのピーク電圧値を変えることができる。以上の発振動作を図３をもとにマクロ的に説明する。電流波形制御手段２３は、負荷３に流れる電流を検知する電流検出手段２２の情報のフィードバックを受けて前記ＴＯＮの時間を制御しているものである。このときＶＣＥ電圧のエンベロープはＴＯＮの時間を制御することで図３に示すようになる。高周波トランスの２次側にはこのＶＣＥと同様の電圧が発生し同図に示すＩＰ２の電流が２次側に流れているものである。これを整流手段１７によって整流することでコイル１８には電流ＩＬが流れる。この電流ＩＬは、周波数変換回路ドライバ２１の指示によってトランジスタ１９ａと１９ｄまたはトランジスタ１９ｂと１９ｃとが交互に駆動されることによって、図３に示しているＩａとＩｂとに分離される。負荷３には、前記ＩａとＩｂとが合成されて６０Ｈｚの交流電流Ｉｏが供給される。
【００１７】
ここで本実施例では、共振ドライバ２０はＶＣＥが０（Ｖ）または０（Ｖ）付近のタイミングで、スイッチング素子１２をオンしているものである。このため、発生する電磁ノイズのレベルは極めて低くなり、またスイッチング素子１２に発生するスイッチング損失も非常に小さいものとなっている。しかし、スイッチング素子１２の動作を、高周波トランス１６の１次巻線と共振コンデンサ１４とスイッチング素子１２とが共振型インバータとして作用するよう動作させているため、ＴＯＮの時間を短くする、すなわち出力電流を小さくするには限界が存在する。実際のＶＣＥの電圧波形は、図４（ａ）に示しているように０まで達していない宙に浮いた波形となっているものである。またこのときの電流ＩＬは、同図に示しているような歪んだ波形となっている。発振停止手段２５は、ゼロクロス検出手段２４の検出信号を受けており、負荷３の両端の電圧がゼロクロスするタイミングの前後の期間に共振ドライバ２０によるスイッチング素子１２の駆動を停止させている。このとき整流手段１７を構成するコンデンサには十分大きな容量のものを使用しているため、スイッチング素子１２の駆動を停止した後もＩＬは流れ続ける。このときのＩＬの波形は、図４（ｂ）に示すような０まで延びた波形となる。またこのときの出力電流ＩＯは、図４（ｂ）に示しているようにひずみの少ない波形となっているものである。
【００１８】
以上のように本実施例は、高周波トランス１６の１次巻線と共振コンデンサ１４とスイッチング素子１２とが共振型インバータとして作用させ、高周波トランス１６の２次巻線と整流手段１７・波形平滑用のコイル１８・周波数変換回路１９を介して負荷３に電力を供給するコンバータとしているものである。こうして、使用するスイッチング素子１２をただ１個とした簡単な構成で、発生する電磁ノイズのレベルの低いコンバータを実現しているものである。
【００１９】
またこのとき本実施例によれば、発振停止手段２５によって負荷３の両端の電圧がゼロクロスするタイミングの前後の期間に共振ドライバ２０によってスイッチング素子１２の駆動を停止させており、図４（ｂ）に示しているようにＴＯＮの時間を短くしているものである。つまり出力電流の絞り込み制御の限界量による出力電流のひずみを、スイッチング素子１２の駆動を停止させることによって低減しているものである。またＴＯＮの時間を短く制御することによって、スイッチング素子１２を安全に使用でき故障を低減したコンバータを実現するものである。
【００２０】
（実施例２）
続いて本発明の第２の実施例について説明する。図５は本実施例の構成を示すブロック図である。本実施例ではコンバータ１１は、負荷３に供給する交流電流のゼロクロスポイントを検出する電流ゼロクロス検出手段２６と、電流ゼロクロス検出手段２６が検出した電流出力のゼロクロスポイントの前後の所定期間、共振ドライバ２０によるスイッチング素子１２の駆動を停止させる発振停止手段２５とを有している。
【００２１】
以下本実施例の動作について説明する。本実施例のコンバータ１１の全体動作は、前記実施例１で説明したものと同様である。電流ゼロクロス検出手段２６は、電流検出手段２２が検知している出力電流を監視しており、電流がゼロクロスするポイントを検出している。発振停止手段２５は、このゼロクロスポイントを間に挟んだ前後の所定期間は共振ドライバ２０によるスイッチング素子１２の駆動を停止させるものである。また、整流手段１７を構成するコンデンサには十分大きな容量のものを使用している。従って本実施例によっても、図４（ｂ）に示しているように、スイッチング素子１２の駆動を停止した後も、コイル１８には電流ＩＬが流れ続け、ＩＬの波形は０まで延びたひずみの少ない波形となる。またこのときの出力電流ＩＯも、同様に図４（ｂ）に示しているようなひずみの少ない波形となるものである。
【００２２】
以上のように本実施例は、電流ゼロクロス検出手段２６が検出したゼロクロス時を中心とした前後の所定期間、発振停止手段２５が共振ドライバ２０を停止しスイッチング素子１２を停止するようにして、負荷３であめ回路の力率特性に関係なくゼロクロス時には確実に動作を停止して、出力電流のひずみの少ない、スイッチング素子１２の安全な動作を保証できるコンバータとしているものである。
【００２３】
（実施例３）
次に本発明の第３の実施例について説明する。図６は本実施例の構成を示すブロック図である。本実施例では、負荷３の両端の電圧を検出しこの電圧の周期タイミング信号を発生するタイミング信号発生手段２７と、タイミング信号発生手段２７が発生する周期タイミング信号に同期し、出力電流波形の基準となる標準波形信号を発生する標準波形信号発生手段２８と、標準波形信号発生手段２８の信号電圧が低電圧となる電圧の谷間期間を検出する標準波形ゼロクロス検出手段２９と、標準波形ゼロクロス検出手段２９が検出した電圧の谷間期間で共振ドライバ２０を停止する発振停止手段とを備えている。標準波形信号発生手段２８は、コンバータ１１が負荷へ供給する電流の波形信号を予め記憶した情報に基づいて、つまり交流信号を全波整流した形態の波形信号を出力するものである。また電流波形制御手段２３は、電流検出手段２２が検出した電流信号と、標準波形信号発生手段２８の出力とを比較し、コイル１８に流れる電流ＩＬの電流波形が標準信号発生手段２８の信号と一致するようにスイッチング素子１２の共振条件を制御している。
【００２４】
以下本実施例の動作について説明する。本実施例では、標準波形ゼロクロス検出手段２９によって、標準波形信号発生手段２８の出力電圧の低電圧を検出することで、間接的に電流のゼロクロスするタイミングを検出し、発振停止手段２５がこのゼロクロスポイントを間に挟んだ前後の所定期間、共振ドライバ２０によるスイッチング素子１２の駆動を停止しているものである。このため、前記各実施例で説明したと同様に、整流手段１７を構成するコンデンサの容量が十分大きいこともあって、コイル電流ＩＬも出力電流ＩＯも図４（ｂ）に示しているようなひずみの少ない波形となるものである。
【００２５】
以上のように本実施例は、標準波形信号発生手段２８が発生する標準波形信号の電圧波形が変化してもスイッチング素子１２を安全に動作でき、出力電流のひずみを低減した、また故障を低減したコンバータを実現するものである。
【００２６】
（実施例４）
続いて本発明の第４の実施例について説明する。本実施例では図７に示しているように、谷間オン・オフ制御手段３０を備えているものである。谷間オン・オフ制御手段３０は、標準波形ゼロクロス検出手段２９が検出した標準波形信号発生装置２８のゼロクロスポイントの前後、すなわち標準波形信号が低電圧となる電圧谷間期間において、電流検出手段２２の信号と標準波形信号発生手段２８の信号とを比較し、この比較結果に基づいて共振ドライバ２０をオン・オフ制御するものである。すなわち、標準波形信号発生手段２８の信号と電流検出手段２２の信号とを比較し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より大きいときは、共振ドライバ２０によるスイッチング素子１２の駆動を停止させ、電流検出手段２２の信号が標準波形信号発生手段２８の信号より小さいときは共振ドライバ２０によってスイッチング素子１２を駆動させるものである。つまり、瞬時的に電流出力を減少させ、あるいは増加させるように制御するものである。
【００２７】
整流手段１７を構成するコンデンサは容量が十分大きいものであり、谷間オン・オフ制御手段３０が前記制御を実行することによって、コイルに流れる電流ＩＬは図８に示すようなひずみの少ない波形となるものである。またこのときの出力電流ＩＯの波形も、図８に示しているようなひずみの少ない波形となるものである。
【００２８】
以上のように本実施例は、谷間オン・オフ制御手段３０によってスイッチング素子１２を瞬間的に駆動することによって、出力電流のひずみを低減した、また故障を低減したコンバータを実現するものである。
【００２９】
（実施例５）
続いて本発明の第５の実施例について説明する。本実施例では図９に示しているように、谷間オン・オフ制御手段３０の信号を一時的に保持するオンオフ信号保持手段３１を備えているものである。つまり共振ドライバ２０に対する信号は、このオンオフ信号保持手段３１と電流波形制御手段２３とから送られるものである。
【００３０】
実施例４で説明した構成のものは、整流手段１７から見た負荷３側の時定数が小さい場合には、オン・オフ制御の繰り返し周波数が高くなって共振ドライバ２０の駆動周波数よりも高くなると、共振状態が不安定となって出力電流ＩＯの波形が歪んでくるものである。そこで本実施例では、オン・オフ信号保持手段３１によって谷間オン・オフ制御手段３０によるオン・オフ信号を一定時間保持して、共振ドライバ２０に伝達するようにしているものである。このため本実施例によれば、オン・オフの繰り返し周波数が所定値以上に高くなることがなく、発振の安定性が向上するものである。
【００３１】
（実施例６）
続いて本発明の第６の実施例について説明する。本実施例では図１０に示しているように、オン・オフ信号共振同期手段３２を設けているものである。オン・オフ信号共振同期手段３２は、谷間オン・オフ制御手段３０のオン・オフ制御信号の出力変化時に、スイッチング素子１２が構成する共振回路の発振周波数を検出し、この発振周波数に同期するように、谷間オン・オフ制御手段３０のオン・オフ制御信号を出力しているものである。
【００３２】
以下本実施例の動作について説明する。前記実施例５の構成のものは、谷間オン・オフ制御手段３０からのオン・オフ信号が、スイッチング素子１２が構成する共振回路の発振周期に関係なく発生するものである。このため例えば、共振ドライバ２０が動作している途中などで急にオフ制御を実行するような場合には、スイッチング素子１２に急激な電圧隆起が生じて、スイッチング素子１２が破壊されたりするおそれがある。そこで本実施例では、オン・オフ信号共振同期手段３２を使用して、スイッチング素子１２が構成する共振回路の発振周波数を検出し、この発振周波数に同期するように、谷間オン・オフ制御手段３０のオン・オフ制御信号を出力しているものである。この結果本実施例によれば、出力電流のひずみの少ない、スイッチング素子の耐久性の良いコンバータを実現できるものである。
【００３３】
（実施例７）
続いて本発明の第７の実施例について説明する。本実施例では図１１に示しているように、周波数変換回路１９の出力に高周波カットフィルタを構成するコンデンサ３３とインダクタンス３４とを設け、この高周波カットフィルタから負荷３に出力を供給するようにしている。また３５は谷間周波数変換回路オン・オフ制御手段で、標準波形信号発生手段２８の信号と電流検出手段２２の信号とを比較し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より大きいときは、周波数変換回路ドライバ２１による周波数変換回路１９の駆動を停止させ、また、電流検出手段２２の信号が標準波形信号発生手段２８の信号より小さいときは、周波数変換回路ドライバ２１によって周波数変換回路１９を駆動させて、瞬時的に電流出力を減少あるいは増加させる。
【００３４】
以下本実施例の動作について説明する。図１２は本実施例の動作を説明する各部の動作波形である。Ｖｃｅはスイッチング素子１２が構成する共振回路の発振状態を示しており、谷間電圧期間も連続して発振している。コイルに流れる電流ＩＬがゼロクロスする手前の期間ｔ１では、トランジスタ１９ｂとトランジスタ１９ｃはオフしており、トランジスタ１９ａとトランジスタ１９ｄがオン・オフを繰り返している。またＩＬがゼロクロスした瞬間からｔ２の間は、トランジスタ１９ａとトランジスタ１９ｄはオフしたままで、トランジスタ１９ｂとトランジスタ１９ｃがオン・オフを繰りしている。同様に期間ｔ３では、トランジスタ１９ａとトランジスタ１９ｄはオフしたままで、ＩＬがゼロクロスするとトランジスタ１９ｂとトランジスタ１９ｃがオン・オフを繰り返している。期間ｔ４では、トランジスタ１９ｂとトランジスタ１９ｃはオフしたままで、トランジスタ１９ａとトランジスタ１９ｄがオン・オフを繰り返す。また整流手段１７のコンデンサは十分大きな容量に設定しているため、スイッチング素子１２を駆動・停止しても、コイルに流れる電流ＩＬは前記図８に示したようになる。以上を繰り返すことによって、負荷３に供給する電流ＩＯの波形は、標準波形信号発生手段２８が出力する信号波形に等しくなる。
【００３５】
以上のように本実施例は、谷間周波数変換回路オン・オフ制御手段によって電流がゼロクロスする前後の期間に、周波数変換回路の駆動をオン・オフ制御するようにして、電流波形の良好なコンバータを実現するものである。また、本実施例によれば、高周波トランス１６の２次側回路に配置している周波数変換回路１９をオン・オフ制御するようにしており、オン・オフを発振周期に同期させる必要がないものである。つまり構成を簡単にしたコンバータを実現しているものである。
【００３６】
（実施例８）
続いて本発明の第８の実施例について説明する。本実施例では図１３に示しているように、谷間オン・オフ制御手段３６と、谷間発振停止手段３７を備えているものである。谷間オン・オフ制御手段３６は、標準波形ゼロクロス検出手段２９が検出した標準波形信号発生装置２８が出力する標準波形のゼロクロス時の前後、すなわち標準波形信号が低電圧となる電圧谷間期間において、電流検出手段２２の信号と標準波形信号発生手段２８の信号とを比較し、この比較結果に基づいて共振ドライバ２０をオン・オフ制御するものである。すなわち、標準波形信号発生手段２８の信号と電流検出手段２２の信号とを比較し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より大きいときは、共振ドライバ２０によるスイッチング素子１２の駆動を停止させ、電流検出手段２２の信号が標準波形信号発生手段２８の信号より小さいときは共振ドライバ２０によってスイッチング素子１２を駆動させるものである。つまり、瞬時的に電流出力を減少させ、あるいは増加させるように制御するものである。谷間発振停止手段３７は、標準波形ゼロクロス検出手段２９が検出したゼロクロス時の前後、すなわち標準波形信号が低電圧となる期間で、谷間オン・オフ制御手段３６が動作する期間よりさらに短い谷間期間が存在した場合に、共振ドライバ２０によってスイッチング素子１２を停止させるものである。
【００３７】
以上の構成で、谷間オン・オフ制御手段３０によって、周波数変換回路１９のスイッチング動作によってコイルに流れる電流ＩＬが正の半波から負の半波に切り替わる時期を検出し、この時期には共振ドライバ２０を駆動してスイッチング素子１２をオフとしているものである。このため本実施例によれば、転流時の電流波形のひずみも低減できるコンバータを実現できるものである。
【００３８】
（実施例９）
次に本発明の第９の実施例について説明する。本実施例では図１４に示しているように、谷間周波数変換回路オン・オフ制御手段３８を設けた構成としているものである。谷間周波数変換回路オン・オフ制御手段３８は、標準波形ゼロクロス検出手段２９によって検出した標準波形信号発生装置２８が発生する標準波形のゼロクロス時の前後、すなわち標準波形信号が低電圧となる電圧谷間期間において、電流検出手段２２の信号と標準波形信号発生手段２８の信号とを比較し、この比較結果に基づいて周波数変換回路ドライバ２１をオン・オフ制御するものである。
【００３９】
以上の構成で、谷間周波数変換回路オン・オフ制御手段３８は、標準波形ゼロクロス検出手段２９が検出した標準波形信号発生手段２８の出力電圧の低電圧時に、標準波形信号発生手段２８の信号と電流検出手段２２の信号を比較し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より大きいときは、周波数変換回路ドライバ２１による周波数変換回路１９の駆動を停止し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より小さいときは、周波数変換回路ドライバ２１によって周波数変換回路１９を駆動するようにして、瞬時的に電流出力を減少させまたは電流出力を増加させるものである。
【００４０】
以上のように本実施例によっても、転流時の電流波形のひずみも低減できるコンバータを実現できるものである。
【００４１】
（実施例１０）
続いて本発明の第１０の実施例について説明する。本実施例では図１５に示しているように、谷間周波数変換回路オン・オフ制御手段３９によって、周波数変換回路１９を構成するスイッチング素子を制御するようにしているものである。
【００４２】
以上の構成で、谷間周波数変換回路オン・オフ制御手段３９は標準波形ゼロクロス検出手段２９が検出した標準波形信号発生手段２８の出力電圧の低電圧時に、標準波形信号発生手段２８の信号と電流検出手段２２の信号を比較し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より大きいときは、周波数変換回路１９を構成するスイッチング素子１９ａ〜１９ｄのうち、同時に動作するスイッチング素子の組み合わせの一方のスイッチング素子の組をオフ制御し、電流検出手段２２の信号が標準波形信号発生手段２８の信号より小さいときは、同時に動作するスイッチング素子の組み合わせの一方のスイッチング素子の組をオン制御して、瞬時的に電流出力を減少させまたは電流出力を増加させるものである。このため特に本実施例によれば、周波数変換回路１９を構成するスイッチング素子が高速でスイッチング駆動されることがなく、低速度のスイッチング素子を使用することが可能となるものである。従って低価格の構成のコンバータを実現できるものである。
【００４３】
【発明の効果】
高周波トランスと、高周波トランスの１次巻線に接続したスイッチング素子と、高周波トランスの１次巻線に共振接続した共振コンデンサと、高周波トランスの２次巻線に接続した整流手段と、整流手段の出力を所定の周波数に変換する周波数変換回路と、前記スイッチング素子を共振駆動する共振ドライバと、共振ドライバの動作を制御する電流波形制御手段と、出力電圧の極性が転換する時期を検出するゼロクロス検出手段と、ゼロクロス検出手段が検出したゼロクロス時に前記共振ドライバを停止する発振停止制御手段とを有する構成として、構成が簡単で、電磁ノイズの発生レベルが極めて低く、出力電流のひずみの少ない、かつスイッチング素子の安全な動作を保証できるコンバータを実現するものである。
【図面の簡単な説明】
【図１】  本発明の第１の実施例であるコンバータの構成を示すブロック図
【図２】  同、各部の動作を示す波形図
【図３】  同、各部の動作を示す波形図
【図４】  同、各部の動作を示す波形図
【図５】  本発明の第２の実施例であるコンバータの構成を示すブロック図
【図６】  本発明の第３の実施例であるコンバータの構成を示すブロック図
【図７】  本発明の第４の実施例であるコンバータの構成を示すブロック図
【図８】  同、各部の動作を示す波形図
【図９】  本発明の第５の実施例であるコンバータの構成を示すブロック図
【図１０】  本発明の第６の実施例であるコンバータの構成を示すブロック図
【図１１】  本発明の第７の実施例であるコンバータの構成を示すブロック図
【図１２】  同、各部の動作を示す波形図
【図１３】  本発明の第８の実施例であるコンバータの構成を示すブロック図
【図１４】  本発明の第９の実施例であるコンバータの構成を示すブロック図
【図１５】  本発明の第１０の実施例であるコンバータの構成を示すブロック図
【図１６】  従来例であるコンバータを示すブロック図
【符号の説明】
１１  コンバータ
１２  スイッチング素子
１４  共振コンデンサ
１６  高周波トランス
１７  整流手段
１９  周波数変換回路
２０  共振ドライバ
２１  周波数変換回路ドライバ
２２  電流検出手段
２３  電流波形制御手段
２４  ゼロクロス検出手段
２５  発振停止手段
２６  電流ゼロクロス検出手段
２８  標準波形信号発生手段
２９  標準波形ゼロクロス検出手段
３０  谷間オン・オフ制御手段
３１  オン・オフ信号保持手段
３２  オン・オフ信号共振同期手段
３５  谷間周波数変換回路オン・オフ制御手段
３６  谷間オン・オフ制御手段
３７  谷間発振停止手段
３８  谷間周波数変換回路オン・オフ制御手段
３９  谷間周波数変換回路オン・オフ制御手段
【図１】
0003637711.tif 000002
【図２】
0003637711.tif 000003
【図３】
0003637711.tif 000004
【図４】
0003637711.tif 000005
【図５】
0003637711.tif 000006
【図６】
0003637711.tif 000007
【図７】
0003637711.tif 000008
【図８】
0003637711.tif 000009
【図９】
0003637711.tif 000010
【図１０】
0003637711.tif 000011
【図１１】
0003637711.tif 000012
【図１２】
0003637711.tif 000013
【図１３】
0003637711.tif 000014
【図１４】
0003637711.tif 000015
【図１５】
0003637711.tif 000016
【図１６】
0003637711.tif 000017