【手続補正書】
【提出日】令和3年9月21日(2021.9.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の活性層と、
前記第１の活性層上に位置する第２の活性層であって、二次元電子気体層が、前記第１の活性層と前記第２の活性層との間に形成される、前記第２の活性層と、
前記第２の活性層上に位置するサンドウィッチゲート誘電体層構造物であって、前記サンドウィッチゲート誘電体層構造物が、
ａ）前記第２の活性層上に位置する第１のゲート誘電体層であって、前記第１のゲート誘電体層が、１〜５ナノメートルの厚さの範囲内の第１の厚さをもち、および、窒化物ベースの化合物を含む、前記第１のゲート誘電体層と、
ｂ）前記第１のゲート誘電体層上に位置する第２のゲート誘電体層であって、前記第２のゲート誘電体層が、２０〜６０ナノメートルの範囲内の第２の厚さをもち、および、窒化物ベースの化合物を含む、前記第２のゲート誘電体層と、
ｃ）前記第２のゲート誘電体層上に位置する第３のゲート誘電体層であって、前記第３のゲート誘電体層が、１０〜２０ナノメートルの範囲内の第３の厚さをもち、および、酸化アルミニウムを含む、前記第３のゲート誘電体層と、
を備える、前記サンドウィッチゲート誘電体層構造物と、
前記サンドウィッチゲート誘電体層構造物の上方に位置するパッシベーション層と、
前記パッシベーション層を通って前記サンドウィッチゲート誘電体層構造物の上部まで延びたゲートと、
前記第２の活性層に電気的に接続する第１および第２のオーミック接点であって、前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔され、前記ゲートが、前記第１のオーミック接点と前記第２のオーミック接点との間に位置する、前記第１および第２のオーミック接点と、
を備える、ヘテロ構造半導体デバイス。
【請求項２】
前記第２の厚さが、前記第１の厚さおよび前記第３の厚さより大きい、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項３】
前記第１の厚さと前記第２の厚さとの和が、３０ｎｍ〜６０ｎｍの範囲内である、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項４】
前記第１のゲート誘電体層が、窒化ケイ素（ＳｉＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項５】
前記第１のゲート誘電体層が、窒化炭素（ＣＮ）または窒化ホウ素（ＢＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項６】
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、同じ材料からなる、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項７】
前記第１のゲート誘電体層が、原子層堆積により形成された層である、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項８】
前記ゲートを通る漏れ電流が前記ヘテロ構造半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項９】
閾値電圧が前記ヘテロ構造半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項１０】
前記第１の活性層が、窒化ガリウム（ＧａＮ）を含み、
前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項１１】
前記ゲートが、ドレインのオーミック接点に向けて延びたゲートフィールドプレートを含む、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項１２】
前記パッシベーション層が、窒化ケイ素（ＳｉＮ）を含む、
請求項１に記載のヘテロ構造半導体デバイス。
【請求項１３】
基材上に第１の活性層を形成することと、
前記第１の活性層上に第２の活性層を形成することであって、
二次元電子気体層が前記第１の活性層と前記第２の活性層との間に形成されるように、前記第１の活性層と前記第２の活性層とが異なるバンドギャップをもつ、
前記第２の活性層を形成することと、
前記第２の活性層上に第１のゲート誘電体層を形成することであって、
前記第１のゲート誘電体層が、１〜５ナノメートルの範囲内の第１の厚さをもつ窒化物ベースの化合物を含む、
前記第１のゲート誘電体層を形成することと、
前記第１のゲート誘電体層上に第２のゲート誘電体層を形成することであって、
前記第２のゲート誘電体層が、２０〜６０ナノメートルの範囲内の第２の厚さをもつ窒化物ベースの化合物を含み、および、前記第１の厚さより厚い、
前記第２のゲート誘電体層を形成することと、
前記第２のゲート誘電体層上に第３のゲート誘電体層を形成することであって、
前記第３のゲート誘電体層が、酸化アルミニウムを含み、および、１０〜２０ナノメートルの範囲内の第３の厚さをもち、および、前記第２の厚さより薄く、および、前記第１の厚さより厚い、
前記第３のゲート誘電体層を形成することと、
前記第３のゲート誘電体層と前記第２のゲート誘電体層と前記第１のゲート誘電体層とを通って縦方向に各々が延びた第１および第２のオーミック接点を形成することであって、
前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔されて、前記第２の活性層に電気的に接続する、
前記第１および第２のオーミック接点を形成することと、
前記第１のオーミック接点と前記第２のオーミック接点との間の横方向位置において前記第３のゲート誘電体層に接触するゲートを形成することと、
を含む、ヘテロ構造半導体デバイスを製造する方法。
【請求項１４】
前記第１のオーミック接点と前記第２のオーミック接点とを形成する前に、前記第３のゲート誘電体層の上方にパッシベーション層を堆積および形成することをさらに含む、
請求項１３に記載の方法。
【請求項１５】
前記第１のオーミック接点と前記第２のオーミック接点とをアニーリングすることをさらに含む、
請求項１３に記載の方法。
【請求項１６】
前記ヘテロ構造半導体デバイスの正常動作中の温度にわたってゲート・ソース漏れ電流が実質的に一定に留まるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが選択される、
請求項１３に記載の方法。
【請求項１７】
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、窒化ケイ素を含む、
請求項１３に記載の方法。
【請求項１８】
前記第１の厚さと前記第２の厚さとの和が、３０ｎｍ〜６０ｎｍの範囲内である、
請求項１３に記載の方法。
【請求項１９】
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、前記第１の活性層および前記第２の活性層とインサイチュで形成される、
請求項１３に記載の方法。
【請求項２０】
前記第１のゲート誘電体層が、前記第１の活性層および前記第２の活性層とインサイチュで形成され、
前記第２のゲート誘電体層が、前記第１の活性層および前記第２の活性層とイクサイチュで形成される、
請求項１３に記載の方法。
【請求項２１】
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、有機金属化学気相成長法を使用して形成される、
請求項１３に記載の方法。
【請求項２２】
前記第２のゲート誘電体層が、原子層堆積を使用して形成される、
請求項１３に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、特定の例示的な電圧、厚さ、材料種などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
［付記項１］
第１の活性層と、
前記第１の活性層上に位置する第２の活性層であって、二次元電子気体層が、前記第１の活性層と前記第２の活性層との間に形成される、前記第２の活性層と、
前記第２の活性層上に位置するサンドウィッチゲート誘電体層構造物と、
前記サンドウィッチゲート誘電体層構造物の上方に位置するパッシベーション層と、
前記パッシベーション層を通って前記サンドウィッチゲート誘電体層構造物の上部まで延びたゲートと、
前記第２の活性層に電気的に接続する第１および第２のオーミック接点であって、前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔され、前記ゲートが、前記第１のオーミック接点と前記第２のオーミック接点との間に位置する、前記第１および第２のオーミック接点と、
を備える、ヘテロ構造半導体デバイス。
［付記項２］
前記サンドウィッチゲート誘電体層構造物が、
前記第２の活性層上に位置する第１のゲート誘電体層と、
前記第１のゲート誘電体層上に位置する第２のゲート誘電体層と、
前記第２のゲート誘電体層上に位置する第３のゲート誘電体層と、
を備える、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項３］
前記第３のゲート誘電体層が、酸化アルミニウム（Ａｌ２Ｏ３）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項４］
前記第１のゲート誘電体層が、第１の厚さをもち、
前記第２のゲート誘電体層が、第２の厚さをもち、
前記第３のゲート誘電体層が、第３の厚さをもち、
前記第２の厚さが、前記第１の厚さおよび前記第３の厚さより大きい、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項５］
前記第１のゲート誘電体層が、窒化物ベースの化合物を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項６］
前記第１のゲート誘電体層が、窒化ケイ素（ＳｉＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項７］
前記第１のゲート誘電体層が、窒化炭素（ＣＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項８］
前記第１のゲート誘電体層が、窒化ホウ素（ＢＮ）を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項９］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、同じ材料を含む、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項１０］
前記第１のゲート誘電体層が、約１〜５ナノメートルの厚さの範囲内の第１の厚さをもち、
前記第２のゲート誘電体が、約２０〜６０ナノメートルの範囲内の第２の厚さをもち、
前記第３のゲート誘電体が、１０〜２０ナノメートルの範囲内の第３の厚さをもつ、
付記項２に記載のヘテロ構造半導体デバイス。
［付記項１１］
前記ゲートを通る漏れ電流がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
付記項９に記載のヘテロ構造半導体デバイス。
［付記項１２］
閾値電圧がヘテロ接合半導体デバイスの通常動作中に温度に対して実質的に一定であるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが設定された、
付記項９に記載のヘテロ構造半導体デバイス。
［付記項１３］
前記第１の活性層が、窒化ガリウム（ＧａＮ）を含み、
前記第２の活性層が、アルミニウムガリウム窒化物（ＡｌＧａＮ）を含む、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項１４］
前記ゲート金属が、前記ドレインオーミック接点に向けて延びたゲートフィールドプレートを含む、
付記項１５に記載のヘテロ構造半導体デバイス。
［付記項１５］
前記パッシベーション層が、窒化ケイ素（ＳｉＮ）を含む、
付記項１に記載のヘテロ構造半導体デバイス。
［付記項１６］
基材上に第１の活性層を形成することと、
前記第１の活性層上に第２の活性層を形成することであって、
二次元電子気体層が前記第１の活性層と前記第２の活性層との間に形成されるように、前記第１の活性層と前記第２の活性層とが異なるバンドギャップをもつ、
前記第２の活性層を形成することと、
前記第２の活性層上に第１のゲート誘電体層を形成することであって、
前記第１のゲート誘電体層が、第１の厚さをもつ、
前記第１のゲート誘電体層を形成することと、
前記第１のゲート誘電体層上に第２のゲート誘電体層を形成することであって、
前記第２のゲート誘電体層が、前記第１の厚さより大きな第２の厚さをもつ、
前記第２のゲート誘電体層を形成することと、
前記第２のゲート誘電体層上に第３のゲート誘電体層を形成することであって、
前記第３のゲート誘電体層が、前記第２の厚さより小さく、前記第１の厚さより大きな第３の厚さをもつ、
前記第３のゲート誘電体層を形成することと、
前記第３のゲート誘電体層と前記第２のゲート誘電体層と前記第１のゲート誘電体層とを通って縦方向に各々が延びた第１および第２のオーミック接点を形成することであって、
前記第１のオーミック接点と前記第２のオーミック接点とが、横方向に離隔されて、前記第２の活性層に電気的に接続する、
前記第１および第２のオーミック接点を形成することと、
前記第１のオーミック接点と前記第２のオーミック接点との間の横方向位置において前記第３のゲート誘電体層に接触するゲートを形成することと、
を含む、ヘテロ構造半導体デバイスを製造する方法。
［付記項１７］
前記第１のオーミック接点と前記第２のオーミック接点とを形成する前に、前記第３のゲート誘電体層の上方にパッシベーション層を堆積および形成することをさらに含む、
付記項１６に記載の方法。
［付記項１８］
前記第１のオーミック接点と前記第２のオーミック接点とをアニーリングすることをさらに含む、
付記項１６に記載の方法。
［付記項１９］
前記ヘテロ構造半導体デバイスの正常動作中の温度にわたってゲート・ソース漏れ電流が実質的に一定に留まるように、前記第１の厚さ、前記第２の厚さ、および前記第３の厚さが選択される、
付記項１６に記載の方法。
［付記項２０］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、窒化ケイ素を含む、
付記項１６に記載の方法。
［付記項２１］
前記第２のゲート誘電体層が、酸化アルミニウムを含む、
付記項２０に記載の方法。
［付記項２２］
前記第１のゲート誘電体層と前記第２のゲート誘電体層とが、前記第１の活性層および前記第２の活性層とインサイチュで形成される、
付記項１６に記載の方法。
［付記項２３］
前記第１のゲート誘電体層が、前記第１の活性層および前記第２の活性層とインサイチュで形成され、
前記第２のゲート誘電体層が、前記第１の活性層および前記第２の活性層とイクサイチュで形成される、
付記項１６に記載の方法。
［付記項２４］
前記第１の厚さが、約１〜５ナノメートルの範囲にある、
付記項１６に記載の方法。
［付記項２５］
前記第２の厚さが、約３０〜４０ナノメートルの範囲内にある、
付記項２４に記載の方法。
［付記項２６］
前記第３の厚さが、１０〜２０ナノメートルの範囲内にある、
付記項２５に記載の方法。