(57)【特許請求の範囲】
【請求項１】
複数個のネットを持ったＩＣの１個のネットを最適なプローブ点においてプローブする方法において、
（ａ）複数個の層に分離された１組のポリゴンを定義する前記ＩＣのレイアウト記述と、ネットと装置との間の関係を定義する前記ＩＣのネットリスト記述と、前記レイアウトにおけるポリゴンと前記ネットリストにおけるネットとの間の関係を定義する前記ＩＣの相互参照記述とを格納部から検索し、
（ｂ）各ネット名称とポリゴンのリストとを関係づけるデータ構造を形成し、
（ｃ）選択したネットに対して、そのポリゴンを所定のステップ寸法のセグメントであって各セグメントが前記ＩＣの物理的増分ネット位置に対応している複数個のセグメントへ分解し、且つ各セグメントに対して、プローブを行なうために対応するネット位置の妥当性に依存するプローバースコアを計算し、
（ｄ）前記プローバースコアがプローブを行なうために最適なセグメントが存在することを表わす場合には、そのセグメントに対応するネット位置の表示を格納し、
（ｅ）前記プローバースコアがプローブを行なうために最適なセグメントが存在しないことを表わす場合には、プローブ点を配置させるために対応するネット位置の妥当性に依存するカッタースコアを各セグメントに対して計算し、
（ｆ）前記計算したカッタースコアがプローブ点配置用の最適な位置を表わす１個のセグメントに対応するネット位置の表示を格納し、
（ｇ）新たなプローブ点が必要とされる場合には、前記ＩＣ内にプローブ点開口を刻設して前記選択したネットを前記最適なプローブ位置へアクセス可能とさせ、
（ｈ）前記プローバースコア又はカッタースコアによって表わされる最適なプローブ点位置において前記選択したネットをプローブする、
上記各ステップを有することを特徴とする方法。
【請求項２】
請求項１において、複数個の選択したネットの各々に対してステップ（ｃ）乃至（ｈ）を繰返し行なうことを特徴とする方法。
【請求項３】
請求項１において、ステップ（ｇ）が前記プローブ点開口内に導電性物質を付着させることを特徴とする方法。
【請求項４】
請求項１において、前記ステップ（ｇ）が前記プローブ点開口内に絶縁性物質を付着形成させることを特徴とする方法。
【請求項５】
請求項２において、更に、複数個の選択したネットのプローブ点位置の間に電気的接続を確立するために導電性物質を付着形成するステップを有することを特徴とする方法。
【請求項６】
請求項２において、更に、１個のネットの選択した部分を電気的に分離させるために絶縁性物質を付着形成するステップを有することを特徴とする方法。
【請求項７】
請求項１において、前記ＩＣの１個のセグメントに対しプローバースコアを計算する場合に、前記ＩＣの表面からの前記セグメントの深さに基づいてプローブを行なうために前記セグメントの妥当性を表わす深さスコアを計算することを特徴とする方法。
【請求項８】
請求項１において、前記ＩＣの１個のセグメントに対しプローバースコアを計算する場合に、前記セグメントの幅に基づいてプローブをするために前記セグメントの妥当性を表わす幅スコアを計算することを特徴とする方法。
【請求項９】
請求項１において、前記ＩＣの１個のセグメントに対してプローバースコアを計算する場合に、前記ＩＣの他のネットに対しての前記セグメントの近接度に基づいてプローブを行なうために前記セグメントの妥当性を表わす近接度スコアを計算することを特徴とする方法。
【請求項１０】
請求項１において、前記ＩＣの１個のセグメントに対するプローバースコアを計算する場合に、前記ＩＣの中心領域に対しての前記セグメントの位置に基づいてプローブを行なうための前記セグメントの妥当性を表わす中心性スコアを計算することを特徴とする方法。
【請求項１１】
請求項１において、前記ＩＣの１個のセグメントに対するプローバースコアを計算する場合に、
（１）前記ＩＣの複数個の特性の各々に対して、プローブを行なうための前記セグメントの妥当性を表わすサブスコアを計算し、
（２）前記サブスコアの各々に対し夫々の重みを定義し、
（３）前記サブスコアの夫々の重みにしたがって前記サブスコアを結合して前記プローバースコアを発生する、
ことを特徴とする方法。
【請求項１２】
請求項１において、前記ＩＣの１個のセグメントに対してプローバースコアを計算する場合に、
（１）前記ＩＣの１表面からの前記セグメントの深さに基づいてプローブを行なうための前記セグメントの妥当性を表わす深さスコアを計算し、
（２）前記セグメントの幅に基づいてプローブを行なうための前記セグメントの妥当性を表わす幅スコアを計算し、
（３）前記ＩＣの他のネットに対する前記セグメントの近接度に基づいてプローブを行なうための前記セグメントの妥当性を表わす近接度スコアを計算し、
（４）前記ＩＣの中央領域に対する前記セグメントの位置に基づいてプローブを行なうための前記セグメントの妥当性を表わす中心性スコアを計算し、
（５）前記深さスコアと、幅スコアと、近接度スコアと、中心性スコアとを結合して前記プローバースコアを発生する、
ことを特徴とする方法。
【請求項１３】
請求項１において、前記ＩＣの１個のセグメントに対するカッタースコアを計算する場合に、前記セグメント上を通過するネットによって担持される信号に基づいてプローブ点開口を刻設するためのセグメントの位置の妥当性を表わす安全性スコアを計算することを特徴とする方法。
【請求項１４】
請求項１において、前記ＩＣの１個のセグメントに対するカッタースコアを計算する場合に、前記セグメントの上側に存在する物質を貫通してミリングを行なうための推定時間に基づいてプローブ点開口を刻設するためにセグメントの位置の妥当性を表わすミリングスコアを計算することを特徴とする方法。
【請求項１５】
請求項１において、前記ＩＣの１個のセグメントに対するカッタースコアを計算する場合に、前記セグメントの上側に位置するネットの数に基づいてプローブ点開口を刻設するために前記セグメントの位置の妥当性を表わす平坦性スコアを計算することを特徴とする方法。
【請求項１６】
請求項１において、前記ＩＣの１個のセグメントに対するカッタースコアを計算する場合に、
（１）前記ＩＣの複数個の特性の各々に対して、プローブ点を配置させるための前記セグメントの妥当性を表わすサブスコアを計算し、
（２）前記サブスコアの各々に対し夫々の重みを定義し、
（３）前記サブスコアの夫々の重みにしたがって前記サブスコアを結合して前記カッタースコアを発生する、
ことを特徴とする方法。
【請求項１７】
請求項１において、前記ＩＣの１個のセグメントに対するカッタースコアを計算する場合に、
（１）前記セグメントの上方を通過するネットによって担持される信号に基づいてプローブ点開口を刻設するための前記セグメントの位置の妥当性を表わす安全性スコアを計算し、
（２）前記セグメントの上側に位置した物質を貫通してミリングするための推定時間に基づいてプローグ点開口を刻設するためのセグメントの位置の妥当性を表わすミリングスコアを計算し、
（３）前記セグメントの上側に位置したネットの数に基づいてプローブ点開口を刻設するための前記セグメントの位置の妥当性を表わす平坦性スコアを計算し、
（４）前記安全性スコアと、ミリングスコアと、平坦性スコアとを結合して前記カッタースコアを発生させる、
ことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＩＣのプローブ（探査）を行なうために最適の位置にプローブ点を配置させるための方法及び装置に関するものであって、更に詳細には、機械的プローブ、電子ビーム、フォーカストイオンビーム又はレーザービームシステムにおけるそのような方法及び装置に関するものである。
【０００２】
【従来の技術】
荷電粒子ビームシステムは、集積回路等の装置の検証、特性化、設計デバッグ及び修正を行なう場合に使用されている。電子ビームプローブ（ＥＢＰ）システムは、装置の外部ピンへ信号パターンを印加させることによって該装置を励起させる場合の装置の内部ノード上の波形を採取し且つ観察し且つ該装置の電圧コントラスト画像を発生するために使用されている。
【０００３】
フォーカストイオンビーム（ＦＩＢ）システムは、３つの主要な機能を実行するために使用されており、即ち（１）例えばメタルラインを刻設したり孔を穿設する等の構成体のエッチング／ミリング、（２）例えばメタルコネクタ及びパッドを形成するための物質の付着形成、及び（３）走査イオン顕微鏡（ＳＩＭ）観察、である。これらの機能は欠陥解析を行なうためにＩＣを修正するために使用することが可能である。メタルラインの刻設及び接続することは、疑いのある欠陥メカニズム又は欠陥位置を確認する場合の助けとなり、且つ絶縁層に孔をミリング形成することは「埋設」されている導体を露出させるか又はＥビーム又は機械的プローブ動作を改善させるためにパッドへ接続させることを可能とする。
【０００４】
図１及び２は従来の荷電粒子ビームシステムの一般的な構成を示している。このような構成を有するシステムとしては、例えばカリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから市販されている「ＩＤＳ５０００」（商標）ＥＢＰシステム及び「ＩＤＳ７０００ＦＩＢステーション（商標）」ＦＩＢシステム等がある。このようなシステムは、例えば、発明者Ｎ．  Ｒｉｃｈａｒｄｓｏｎの米国特許第４，７０６，０１９号及び第４，７２１，９０９号及び発明者Ｔａｌｂｏｔ  ｅｔ  ａｌ．の米国特許第５，１４０，１６４号等に記載されており、これらの特許の記載内容は引用により本明細書に取り込むこととする。
【０００５】
荷電粒子ビームシステム１１０は３つの主要な機能的要素を有しており、即ち、電子ビーム乃至はフォーカストイオンビーム１１２と、回路励起器１１４と、ディスプレイターミナル１１８を有するデータ処理システム１１６とである。データ処理システム１１６はプロセサＰと、それと関連するメモリＭと、例えばディスクドライブ等のデータ格納部Ｄとを有している。回路励起器１１４は従来の集積回路テスタとすることが可能であり、例えばモデル「Ｓ１５（商標）」テスタ（カリフォルニア州サンノゼのシュルンベルジェテクノロジーズインコーポレイテッドから入手可能）があり、それはバス１２４を介して試料回路に対してテストベクトルのパターンを繰返し印加することが可能である。デバイス１２６（例えばウエハの形態とすることの可能なＩＣ）をプローブ１１２の真空室１２８内に配置させる。ビームを指向すべきデバイス１２６上の位置を表わすデータが、バス１２２を介してデータ処理システム１１６によってプローブ１１２へ送給される。データ処理システム１１６は回路励起器１１４を制御するために使用することも可能である。システム１１０は、ディスプレイターミナル１１８を介してコマンドを入力するオペレータによって制御することが可能である。
【０００６】
図２を参照すると、このような１つの従来のテストプローブ１１２は表面２２５に装着された３つの要素、即ちステージ２２６と、プローブカード２２８と、フォーカストビームカラム２２９とを有している。カラム２２９は軸２３６に沿って指向された荷電粒子ビームを発生する。この電子ビームは表面２２５及びプローブカード２２８における開口を介して通過する。そのビームがデバイス１２６（図２においてはウエハとして示してある）に衝突する点は、カラム２２９の位置（ＸＹステージ２４０によって制御可能）及びビームの偏向（ＸＹ偏向コイル２４１によって制御可能）によって決定される。
【０００７】
このようなシステムは、単一のワークステーション上において、概略回路図、レイアウトマスクデータ及びチップの生の走査電子顕微鏡（ＳＥＭ）又は走査イオン顕微鏡（ＳＩＭ）画像の表示及びアナログ及び／又はデジタル波形を結合させる。従来のシュルンベルジェのシステムにおけるＳＥＭ（又はＳＩＭ）、レイアウト及び概略図の表示は一体的にリンクされてＩＣチップ周りのナビゲーションを容易なものとさせている。例えば、ユーザがリンクされているディスプレイ即ち表示の１つをパン（横方向移動）又はズーム（倍率変化）させると、それにしたがって他のものもパン又はズーム動作を行なう。ユーザがリンクされているディスプレイのうちの１つの上における１つの点にプローブアイコンを配置させると、その点において予測される波形及び実際に測定された波形を比較のために表示させることが可能である。
【０００８】
図３は比較的広い視野を与えるために倍率を設定した状態でＩＤＳ５０００システムで発生されるリンクされた概略画像とレイアウト画像とＳＥＭ画像の一例を示している。従来のシュルンベルジェ社のシステムはこれらの画像を多色で表示し、特定の表示された特徴が属する層又はネット等の付加的な情報をユーザに与えている。概略画像３１０はデバイス内に実現されている回路の一部を表わしている。レイアウト画像３２０は概略画像３１０において表示されている回路の部分とほぼ同一の部分を表わしている。ＳＥＭ画像３３０はレイアウト画像３２０に表示されている回路の部分とほぼ同一の部分を表わしている。レイアウト画像３２０とＳＥＭ画像３３０とを検査すると表示された回路特徴部の間に密接した相関があることが分かる。レイアウト画像３２０及びＳＥＭ画像３３０の夫々に重ねてボックスが示されており、これらのボックスは倍率を増加させた場合に与えられたステージの位置に対しプローブの視野を画定するレイアウトウインドウ３４０及びＳＥＭウインドウ３５０を能わしている。ユーザからのコマンドに応答して視野をズーミングにより拡大又は縮少させると、表示された画像はそれに対応してズーミングされて拡大又は縮少する。レイアウトウインドウ３４０及びＳＥＭウインドウ３５０は、これらの画像がリンクされると回路のほぼ同一の視野を表わす。
【０００９】
ＥＢＰシステムを使用する場合に、オペレータは最良の信号測定を行なうために電子ビームプローブを位置決めさせるための最良の場所を探すのにかなりの時間を費やす。最良の信号は信号対ノイズ（Ｓ／Ｎ）比が最も高く且つ隣接する信号からのクロストークが最も低いプローブ位置から得られる。波形採取時間が一定であるとするとＳ／Ｎが高いことはノイズを減少させ、且つクロストークが低いということはより真実に近い波形を発生させるために不所望の信号歪を減少させる。
【００１０】
ＦＩＢシステムを使用する場合に、オペレータはプローブ孔を刻設するための最良の場所を探すためにかなりの時間を費やす。この孔は最も上側の導電層へ到達するためにパッシベーションされたデバイス上のパッシベーションを介して刻設されるか、又はより下側の導電層へ到達するためにパッシベーションされたデバイス及びパッシベーションされていないか又はパッシベーションを取除いたデバイスの上の層間絶縁層を介して刻設する。プローブ孔は導電性物質で充填させるか又は充填させないままとすることが可能である。このことはプローブ孔の寸法及び位置に関して拘束条件を課すこととなる。プローブ孔はより低い層の導体の信号に到達するために特定のより高い層の導体を貫通して刻設することが許容される場合も許容されない場合もある。例えば、幅狭のクロック信号導体を貫通して刻設することは望ましいことではなく、一方幅広のパワーバスを貫通して刻設することは許容可能な場合がある。このことはどこに孔を刻設することが可能であるかということに関して更なる拘束条件を課している。プローブ点孔を刻設することのゴールはプローバー、ＥＢＰ又は機械的プローバー（ＭＰ）が埋設されている信号導体から波形を測定することを可能とすることである。
【００１１】
サブミクロン構成体の解析的な機械的プローブ動作を行なうシステムは公知であり、それはプローブニードルを位置決めするためにマニュピュレータを使用し、一方その動作は高倍率顕微鏡で観察される。このようなシステムは例えばＫａｒｌ  Ｓｕｓｓ、Ａｌｅｓｓｉ、Ｗｅｎｔｗｏｒｔｈ等の業者から市販されている。別のタイプのＭＰは原子力顕微鏡（ＡＦＭ）であり、その場合には、サンプル表面上をシャープなプローブチップが走査される。このようなシステムはＶｅｅｃｏインストルメンツインコーポレイテッドから市販されている。この点に関しては、例えば、Ｄ．  Ｒｕｇａｒ  ｅｔ  ａｌ．「原子力顕微鏡（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）」、ＰＨＹＳＩＣＳ  ＴＯＤＡＹ、１９９０年１０月、２３−３０頁の文献を参照すると良い。
【００１２】
ＩＣ設計用のコンピュータ補助設計／コンピュータ補助エンジニアリング（ＣＡＤ／ＣＡＥ）システムを新しいデバイス用のマスクをレイアウトするために使用する場合には、各信号のプローブシステムに対するアクセス可能性はほとんど又は全く考慮されない。デバイスピンを介して内部信号の制御可能性及び観察可能性を改善させるためにエキストラな信号及び特定の構成が付加されているテスト可能性用設計（ＤＦＴ）の分野と異なり、現在の殆どのＩＣ設計ソフトウエアを具備するプローブ修正用設計のようなものはない。その結果、製造されるデバイスが合格であるか不合格であるかを判別するためのテストを行なうことは可能であるが、欠陥性のデバイスが何故及び何処で欠陥が発生したかを判別するためのプローブ方法を使用して診断を行なうことが可能なものではない。
【００１３】
この問題に対処するための１つの従来技術は米国特許第５，３９２，２２２号に記載されており、その記載内容は引用により本明細書に取込む。このアプローチは集積化診断システム（ＩＤＳ）の製品ファミリィの一部としてシュルンベルジェテクノロジーズインポートレイテッドのＡＴＥディビジョン、診断システムグループからの最適プローブ配置（ＯＰＰ）ソフトウエアにおいて使用されている。本発明の「対話的」方法と異なり、このＯＰＰ方法は「バッチ」モード動作であり異なる方法に基づくものである。
【００１４】
ＯＰＰ方法においては、ＩＣデバイスの物理的構造を記述するポリゴン即ち多角形がデバイスの信号ネットと関連づけられる。レイアウトファイルを処理して、プローブ動作のために使用不能であると考えられるポリゴンを相次いで取除く。このような選定を行なった後に残存するポリゴンはプローブ動作を行なうのに最適なものと考えられ、且つオペレータはそれらのうちのいずれかを使用することが可能である。使用不可能なポリゴンを取除くために、ドラキュラ設計基準チェッカ（ＤＲＣ）及びレイアウト対概略図（ＬＶＳ）ソフトウエアツールが使用される。ＯＰＰ方法はポリゴン再寸法基準を使用して特定した量だけポリゴンを収縮又は拡大させ、例えばＡＮＤ／ＯＲ／ＮＯＴ等の論理演算を使用してポリゴンのオーバーラップをチェックする基準を使用する。
【００１５】
ＯＰＰ方法はプローブ動作を行なうためにどれが妥当即ち適したものであるかを決定するためにポリゴンに関して「幅」基準、「深さ」基準、「近接度」基準を適用する。（本発明の場合に設けられるその他の基準はＯＰＰ方法ではサポートされていない。）幅基準は、全てのポリゴンを最小幅パラメータだけ縮少させて最小幅より小さな全てのポリゴンを取除く。図４を参照すると、ポリゴン４００及びポリゴン４１０はドラキュラのＳＩＺＥコマンドを使用して最小幅だけ寸法が各々減少されている。ポリゴン４００は４２０で示した如く消滅されており、一方ポリゴン４１０は寸法が減少したポリゴン４３０として残存している。次いで、ポリゴン４３０は最小幅だけ拡大されてポリゴン４１０と等しいポリゴン４４０を与えている。深さ基準は異なる層のポリゴン間の交差を見付けだし、且つドラキュラのＡＮＤ、ＯＲ及びＮＯＴ演算子を使用して隠された下層のポリゴンを取除く。図５はポリゴンＡ（５００）がポリゴンＢ（５１０）の上側に位置しており、ポリゴンＢの一部はプローブ動作のためにアクセス可能でない状態を示している。ＯＰＰ深さ基準を適用すると、ポリゴンＡ（５００）が残され且つポリゴンＢはプローブ動作を行なうのに適したポリゴンＣ（５２０及び５３０）へ変換される。近接度基準は全てのポリゴンを最小空間パラメータだけ大きな寸法とさせ、次いで隣接するポリゴンの間にオーバーラップが存在するかをチェックし、且つ存在するものがあればそれを取除く。このことは、隣りのものから最小空間よりもより近接したポリゴンがプローブされることがないことを確保する。ドラキュラのＳＩＺＥ基準及びＣＵＴ基準が使用される。図６に示した如く、隣接するポリゴンＡ（６００）、Ｂ（６１０）、Ｃ（６２０）は最小空間だけ拡大されてポリゴンＡ′（６３０）、Ｂ′（６４０）、Ｃ′（６５０）を発生させる。ポリゴンＢ′はポリゴンＡ′とオーバーラップしており、従ってそれらは２つとも取除かれてポリゴンＣ″（６６０）が残される。ポリゴンＣ″は最小空間だけ減少され、従ってプローブ動作を行なうためにポリゴンＣ″′（６７０）が残存される。
【００１６】
局所的な電界効果、クロストーク及び回路構造の影響を最小とする意図をもって、所望のワイヤ即ち配線の完全なエリヤに対して１組のプローブ点選択基準を適用する技術は公知である。例えば、Ｒ．  Ｓｃｈａｒｆ  ｅｔ  ａｌ．著「チップ内部測定用の最適プローブ点のＤＲＣをベースとした選択（ＤＲＣ  Ｂａｓｅｄ  Ｓｅｌｅｃｔｉｏｎ  ｏｆ  Ｏｐｔｉｍａｌ  Ｐｒｏｂｉｎｇ  Ｐｏｉｎｔｓ  ｆｏｒ  Ｃｈｉｐ−Ｉｎｔｅｒｎａｌ  Ｍｅａｓｕｒｅｍｅｎｔｓ）」、ＰＲＯＣ．ＩＮＴ．ＴＥＳＴ  ＣＯＮＦ．、１９９２、ペーパー３９．２、８４０−８４７頁の文献を参照すると良い。このＳｃｈａｒｆ  ｅｔ  ａｌ．の方法は市販されている設計基準チェック（ＤＲＣ）ツールで与えられるブール演算又は寸法決定等のトポロジィ即ち地形的な計算を必要とする。又、Ｐ．  Ｇａｒｉｎｏ  ｅｔ  ａｌ．著「Ｅビーム測定用最適プローブ点の自動的選択（Ａｕｔｏｍａｔｉｃ  Ｓｅｌｅｃｔｉｏｎ  ｏｆ  Ｏｐｔｉｍａｌ  Ｐｒｏｂｉｎｇ  Ｐｏｉｎｔｓ  ｆｏｒ  Ｅ−Ｂｅａｍ  Ｍｅａｓｕｒｅｍｅｎｔｓ）」、ＥＯＢＴ、１９９１、イタリー、コモ、８８−９６頁の文献、Ｒ．Ｓｃｈａｒｆ  ｅｔ  ａｌ．著「Ｅビーム又はレーザービームテストシステムを使用した高速プロトタイプデバッグ用レイアウト解析及び自動テスト点選択（Ｌａｙｏｕｔ  Ａｎａｌｙｓｉｓ  ａｎｄ  Ａｕｔｏｍａｔｉｃ  Ｔｅｓｔ  Ｐｏｉｎｔ  Ｓｅｌｅｃｔｉｏｎ  ｆｏｒ    Ｆａｓｔ  Ｐｒｏｔｏｔｙｐｅ  Ｄｅｂｕｇ  ｕｓｉｎｇ  Ｅ−Ｂｅａｍ  ｏｒ  Ｌａｓｅｒ−Ｂｅａｍ  Ｔｅｓｔｓｙｓｔｅｍｓ）」、ＩＥＥＥ  Ｃｕｓｔｏｍ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ）、１９９２、ボストン、マサチューセッツ、アメリカ合衆国、１７、３、１−４頁の文献、Ｒ．  Ｓｃｈａｒｆ  ｅｔ  ａｌ．著「ＣＡＰＴ／ＩＶＥ：集積化検証環境を使用したコンピュータ補助プロトタイプテスティング（ＣＡＰＴ／ＩＶＥ：  Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｐｒｏｔｏｔｙｐｅ  Ｔｅｓｔｉｎｇ  ｕｓｉｎｇ  ａｎ  Ｉｎｔｅｇｒａｔｅｄ  Ｖｅｒｉｆｉｃａｔｉｏｎ  Ｅｎｖｉｒｏｎｍｅｎｔ）」、Ｎｏｒｔｈｃｏｎ／９１、１９９１、ポートランド、オレゴン州、アメリカ合衆国、３７０−３７５頁の文献、Ｋ．  Ｈｅｒｒｍａｎｎ  ｅｔ  ａｌ．著「Ｅビームテスト可能性に対する設計−将来のデバイスの世代のＥビームテストに対する要求（Ｄｅｓｉｇｎ  ｆｏｒｅ−ｂｅａｍ  ｔｅｓｔａｂｉｌｉｔｙ  −  Ａ  ｄｅｍａｎｄ  ｆｏｒ  ｅ−ｂｅａｍ  ｔｅｓｔｉｎｇ  ｏｆ  ｆｕｔｕｒｅ  ｄｅｖｉｃｅ  ｇｅｎｅｒａｔｉｏｎｓ？）」、ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ  ＥＮＧＩＮＥＥＲＩＮＧ．Ｖｏｌ．７、１９８７、４０５−４１５頁の文献、Ｗ．  Ｌｅｅ著「電子ビームプローブ動作用の装置のエンジニアリング（Ｅｎｇｉｎｅｅｒｉｎｇ  ａ  Ｄｅｖｉｃｅ  ｆｏｒ  Ｅｌｅｃｔｒｏｎ−Ｂｅａｍ  Ｐｒｏｂｉｎｇ）」、ＩＥＥＥ  ＤＥＳＩＧＮ  ＆  ＴＥＳＴ  ＯＦ  ＣＯＭＰＵＴＥＲＳ  Ｖｏｌ．６、１９８９、３６−４９頁の文献、Ｏ．  Ｎｏｂｌｅ  ｅｔ  ａｌ．著「診断プロセスにおける自動化の増加（Ｉｎｃｒｅａｓｉｎｇ  Ａｕｔｏｍａｔｉｏｎ  ｉｎ  Ｄｉａｇｎｏｓｔｉｃ  Ｐｒｏｃｅｓｓｅｓ）」、ＥＥ−Ｅ��ＡＬＵＡＴＩＯＮ  Ｅｎｇｉｎｅｅｒｉｎｇ、Ｖｏｌ．５、１９９２、１０−１４頁の文献等がある。
【００１７】
上述したように多様なＥＢＰ配置基準を使用した方法が公知であるが、ＦＩＢ又はレーザビームがＥＢＰ又はＭＰと組合されて使用されるべき場合にプローブ点刻設動作を指示するのに充分に包括的なものは存在せず、且つ対話的（バッチ型ではなく）動作に適したものは存在しない。
【００１８】
【発明が解決しようとする課題】
本発明は、上述した如き従来技術の欠点を解消し、ＩＣのプローブ動作を行なうための最適な位置においてプローブ点を配置させることの可能な技術を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明によれば、プローブを行なうシステム（例えば、ＥＢＰ又はＭＰ）及びプローブ点カッティング（刻設）システム（例えば、ＦＩＢ又はレーザー）を使用することにより課される条件を考慮に入れた方法が提供される。本方法は、システムオペレータが最適なプローブ点位置を選択することを助けるために「ランタイム」で対話的に動作させることが可能である。本発明方法を使用する装置は数秒以内に「最良」のプローブ位置を識別することが可能であり、数分を必要とする手動的（視覚的）サーチ方法と比較して著しい生産性の向上を与える。最良のプローブ位置を識別するのに時間が節約され、且つデバイスがプローブされる各場合において最適なプローブ点を使用することはより少なく時間で許容可能な品質の波形を発生させる。クロストークが減少されるので信号を誤って解釈したり解析期間中に誤った決定を行なうことの蓋然性が減少される。
【００２０】
本発明方法は、更に、各信号、特にクリチカル信号のプローブ動作に対するアクセス可能性を解析するためにＩＣの設計期間中に使用することが可能である。設計システムのルーチング（経路付け）エンジン内に埋込まれている場合には、本方法は、プローバーでの後の診断のためにＩＣのレイアウトを最適化させるために使用することが可能である。このことは、より診断可能な設計とさせることを可能とし、デバイスのデバッグ時間を減少させ、市場へ出すまでの時間をより速いものとさせることを可能とし、且つ利益を動作させる。
【００２１】
好適実施形態においては、ＩＣのレイアウト記述と、ネットリスト記述と、相互参照記述とを格納部から検索する。データ構造が各ネット名称をポリゴンのリストと関連づける。選択したネットのポリゴンを特定したステップ寸法のセグメントへ分解する。各セグメントは１組のプローバー基準に従って評価される。プローバー基準によって発生される値は加重され且つ結合されて各セグメントに対するプローバースコアを与える。このプローバースコアはプローブを行なうための対応するネット位置の妥当性を表わす。最良のプローバースコアがプローブを行なうために最適なセグメントが存在することを表わす場合には、そのセグメントの座標が格納され且つプローブをＩＣの対応する位置へ指向させるために使用される。最良のプローバースコアがプローブを行なうために最適なセグメントが存在しないことを表わす場合には、そのネットの各セグメントが１組のプローブ点カッター基準にしたがって評価される。プローブ点カッター基準によって発生される値は加重され且つ結合されて各セグメントに対するカッタースコアを発生する。このカッタースコアはプローブ点孔をカッティング即ち刻設するための対応するネット位置の妥当性を表わす。最良のカッタースコアを有するセグメントがプローブ点を配置させるのに最適なものであると考えられる。
【００２２】
【実施例】
最初に本発明に基づく好適な基準について説明する。次いで、これらの基準を適用する好適な方法について説明する。
【００２３】
Ｉ．基準
Ａ．プローバー基準として
１．最も幅広−幅基準
図８を参照すると、ＥＢＰにおける電子の一次ビーム８００が８１０で示されたようなガウス断面分布でもってデバイスに衝突する。スポット寸法は、典型的に、現在のＥＢＰシステムの場合には０．１ミクロン以下である。（スポット寸法は、通常、強度が最大値の半分に降下する一次ビームの断面の直径として定義され、全幅半最大値即ちＦＷＨＭとして知られている。）０．５ミクロン幅の露出された導体８２０がプローブ即ち探査されると、そのビームが導体の真ん中の点上に位置決めされる場合には、一次ビームの殆どがその導体上に到達する。然しながら、一次電子のうちの小さな割合の部分は導体ではなく近くの絶縁体８３０の上に到達し、信号精度を劣化させ且つトポグラフィ及び物質における変化によって発生される二次電子発生変動によってノイズが増加される。このような劣化はより小さいな導体及びより大きな一次ビームスポット寸法の場合に一層大きなものである。導体が露出されておらずに埋込まれている場合にも劣化はより大きなものとなる。
【００２４】
図９を参照すると、導体上に機械的プローブニードルをオペレータが接触させることが可能な容易性は導体の幅に比例していることが理解される。０．５ミクロンのプローブニードル９１０を導体の０．３ミクロン幅の部分９２０の上に接触させることは困難である。０．５ミクロンのプローブニードル９３０はその同一の導体上の他の箇所である０．５ミクロン幅（即ちより幅の広い）部分９４０の上により容易に接触される。
【００２５】
導体を露出させるためにＦＩＢでミリングを行なう場合に、製造期間中におけるマスク整合エラーによって発生される相次ぐ層の間の小さな不整合が存在する可能性は常にある。ターゲットとする導体の幅が広ければ広いほど、小さな下側のレベルの導体へ向けてプローブ孔をカッティング即ち刻設することの蓋然性は一層大きい。図１０を参照すると、導体１０２０の狭い部分を露出させるためにプローブ孔１０３０をミリングで形成することよりも、導体１０１０のより幅の広い部分を露出させるためにプローブ孔１０００をミリングで形成することが望ましい。
【００２６】
２．最も高い−深さ基準
ＥＢＰにおいては、表面と埋込導体との間の絶縁性誘電体を介して容量的に結合されている表面電位を測定することによって埋込導体から波形が得られる。この容量結合効果は、表面と埋込導体との間隔が減少するにしたがって増大する。導体が表面に近ければ近いほど、容量結合は一層大きく、表面からの測定信号は一層良好である。図１１を参照すると、一層深い位置にある導体１１３０よりも表面１１２０に一層近い導体１１１０をプローブ即ち探査することが望ましい。ＭＰにおいては、化学物質を使用してパッシベーションを剥離した後、及びある場合には、反応性イオンエッチャーを使用してパッシベーション下側の誘電膜を剥離した後に、最も上側の層に対して物理的プローブアクセスを行なうことの可能性は最も高い。この場合にも、上側の層は一層アクセス可能性が高いのでより良好である。図１２を参照すると、より深い位置にある導体１２４０よりも表面１２２０に一層近い位置にある導体１２１０はＭＰニードル１２３０に対して一層アクセス可能性が高い。
【００２７】
ＦＩＢの場合には、プローブ孔を刻設するのに必要とされる時間は孔の深さにほぼ比例する。この場合にも、レベルが低い位置にある層よりもレベルが高い位置にある層の方が到達するのに一層容易であり且つ一層迅速である。図１３を参照すると、より深い位置にある導体１３４０に対してアクセスするために孔１３３０をミリング形成するよりも導体１３２０へアクセスするために孔１３１０をミリングで形成する場合の方が必要とされる時間は一層短い。
【００２８】
３．最も遠い−近接度基準
ＥＢＴにおいては、採取される波形は、一次電子ビームが入射する点における表面から回収された二次電子から派生される。これらの二次電子はエネルギが低いものであり且つ局所的な電界効果によって容易に影響される。ターゲットの導体によって提供される強力な局所的な電界効果が表示用の波形を形成するためにＥＢＰシステム検知器へ到達する表面から逃げる二次電子の数及びエネルギを変化させる。表面上に存在するか又は埋込まれているかに拘らず、近くの導体からの二次電子に対して強力で不所望の影響を与える場合がある。最も上側の露出された導体の場合には、その場合の劣化は二次電子に影響を与える電界の関数である。埋込導体の場合には、一次ビームが入射する点に対しての不所望な容量結合を介して劣化が発生する。いずれの場合にも、不所望なクロストークはより遠くに離れた隣りの導体からは一層少ない。図１４を参照すると、導体１４１０へ入射する電子ビーム１４００は二次電子１４２０及び１４３０を発生する。二次電子１４３０は近くの導体１４４０によって影響をされる。充分遠くに離れた導体１４５０は何等影響を与えるものではない。
【００２９】
ＭＰの場合には、プローブニードルを隣りの導体へ接触させることなしに１つの導体上へ接触させることの能力は、隣り同士の導体が近過ぎる場合には減少される。このことは、特に、現在のデバイスの幾何学的形状においては、容易に鈍い状態となり先端部の半径が１ミクロン以上に増大するような０．５ミクロンのプローブをオペレータがデバイスに接触させることを余儀なくされる場合に特に重要である。図１５を参照すると、導体１５２０に対して接触させることを意図されたプローブニードル１５１０は、導体１５３０がプローブ位置に近過ぎる場合には、その導体１５３０にも接触する場合がある。導体１５２０に対してプローブを行なうために、最も近くの導体（例えば、導体１５４０）が最も遠くにあるような位置を選択することによって、プローブすべき導体以外の導体に不本意に接触することの危険性が減少される。
【００３０】
ＦＩＢの場合には、ターゲットとする導体を隣りの導体から離隔させればさせるほど、不本意に隣りの導体にも到達することなしに小さな埋込まれている導体まで刻設する能力は改善される。更に、中間レベルの導体を過ぎて更に下側のレベルの導体へプローブ孔を刻設する場合に、偶然性によって中間レベルの導体の一部又は全てを貫通して刻設してしまう可能性は、中間レベルの導体が遠くに離れている場合には、減少される。上述した如く、製造期間中に導入される層間の不整合が発生する可能性があるので、このような蓋然性が存在している。図１６を参照すると、導体１６２０を露出させるためにプローブ孔１６１０を刻設する場合に近くの導体１６３０も露出させる場合がある。最も近くに位置している隣りの導体（例えば、導体１６４０）が最も離れているように導体１６２０を露出させるための位置を選択することによって、意図した導体以外のものを露出させることの危険性は減少される。
【００３１】
この基準の例外としては、ＥＢＰにおいては、隣りの導体が電力線又は接地線、特に接地線である場合には、隣りの導体に一層近接していることが良好である。このような隣りの導体は有益的な「シールド」効果を有している。何故ならば、それと関連する電磁界は静的なものであり且つそれと関連する容量結合効果はゼロだからである。
【００３２】
４．最も中心−中心性基準
ＥＢＰの場合には、ＩＣのボンドワイヤ及びパッケージの電磁一次電子ビームの軌跡に影響を与える場合がある。一次ビームがターゲット上に正確に入射しない場合には、該ビームが導体から部分的に又は完全に離れて入射するのでノイズが増大する場合があり、及び／又はそのビームが隣りの導体近くに入射することによってクロストークが増大する場合がある。他の全てのことが等しい場合には、デバイスの周囲から可及的に遠くにプローブ即ち探査することが望ましい（例えば、デバイスの中心に一層近く）。図１７を参照すると、ＩＣの周囲近くにおけるボンドパッド１７２０に対してボンドワイヤ１７１０が接続されている。ボンドワイヤ１７１０及びボンドパッド１７２０からの電界は、近過ぎる導体１７４０をプローブするために使用される電子ビーム１７３０と干渉する。ボンドパッド及びボンドワイヤから更に遠くに位置している導体１７６０をプローブするために使用される電子ビーム１７５０は測定値に表われる程度に影響を受けることはない。
【００３３】
ＭＰの場合には、周囲即ち周辺部から離れていることによってプローブニードルが誤ってボンドワイヤと接触したり又はそれを破壊したりすることの可能性が減少される。プローブニードルはＩＣ表面に対して傾斜しており、従って先端部は意図したプローブ位置に対して視覚的に位置決めさせることが可能である。図１８を参照すると、ボンドワイヤ１８１０はＩＣ周囲即ち周辺部近くのボンドパッド１８２０へ接続されている。プローブニードル１８４０でもって近くの導体１８３０をプローブしようとする場合に、プローブニードルがボンドワイヤに接触してしまう場合がある。ボンドワイヤから更に離れた導体１８５０をプローブすることが好適である。
【００３４】
ＦＩＢの場合には、プローブ孔は、埋込導体からＥＢＰ又はＭＰがより容易なアクセスを有する表面へ信号を伝達させるために、導電性物質で充填されている場合がある。この導電性物質の付着形成は、一次イオンビームが導電性物質を含有するガス分子と干渉する場合に行なわれる。これらのガス分子はイオンビームが入射される点近くのノズルによって導入される。ノズルをボンドワイヤから遠ざけておくことにより、ノズルによってボンドワイヤを損傷するオペレータのエラーが発生する可能性が最小とされる。図１９を参照すると、ボンドワイヤ１９１０がＩＣ周囲即ち周辺部近くのボンドパッド１９２０へ接続されている。導体１９６０へアクセスするためにガスジェット１９４０がプローブ孔１９５０のイオンビームエッチング又は充填を行なうことを助けるようにノズル１９３０を位置決めする場合に、ノズルがボンドワイヤ１９１０に接触する場合がある。ボンドワイヤから更に離れている導体１９８０を露出させるためにプローブアクセス孔１９７０を刻設することが望ましい。
【００３５】
Ｂ．プローブ点カッター基準
１．最も安全−安全性基準
ＦＩＢの場合には、別の導体に到達するためにいずれかの導体を貫通してカッティング即ち刻設することがないことが望ましい。その目的は、デバイスの機能性を不変のままとさせることである。クロック信号及び制御信号が特に重要であり、それに続いてその他のデータ信号も重要である。電力線及び接地線は幅広で冗長的に使用可能となる傾向があるので、その重要性は最も低い。図２０はプローブされるべき導体２０１０を示しており、その一部の領域はクロック信号ＣＬＫを担持する導体２０２０の下側に位置しており、別の領域は接地電圧ＶＳＳを担持する幅広の導体２０３０の下側に位置している。導体２０２０を貫通してプローブアクセス孔２０５０をミリングすることよりも、導体２０３０を貫通してプローブアクセス孔２０４０をミリングによって形成することが望ましい。
【００３６】
２．最も速い−ミリング基準
ＦＩＢの場合には、ミリング速度はミリングされる物質に依存する。２つのプローブ孔の候補の間で選択が行なわれる場合には、除去されるべき物質に基づいて一層速くミリングすることが可能なものを選択すべきである。図２１はプローブされるべき導体２１１０を示しており、その一部の領域は厚い導体２１２０の下側に位置しており、且つ別の領域はより厚さの薄い導体２１３０の下側に位置している。導電性物質が絶縁性物質２１４０よりも一層速くミリングされるものと仮定すると、導体２１３０を介してプローブアクセス孔２１６０をミリングする場合（ミリングすべき絶縁物質の厚さが一層厚い）よりも、導体２１２０を貫通してプローブアクセス孔２１５０をミリングする場合（ミリングすべき絶縁物質の厚さが一層薄い）の方が一層高速である。
【００３７】
３．最も平坦−平坦性基準
プローブ孔の底部は可及的に平坦のままとすべきである。何故ならば、例えば、プローブ孔の一部が興味のある導体を貫通して刻設することがない場合に、その孔の別の部分が該導体にいまだ到達していない場合があるからである。表面とターゲットとする層との間の導体の一部とプローブ孔とがオーバーラップする場合には、プローブ孔の底部が不均一なものとなる場合がある。このような部分的なオーバーラップがあると、孔の底部が不均一となることがある。何故ならば、ミリング速度は異なる物質に対して異なるからである。この問題は、プローブ孔の底部の全表面が常に同一の速度でミリングが行なわれるように、上から見た場合に他の導体の完全に内側又は外側にあるようにプローブ孔候補を選択することによって減少させることが可能である。図２２は導体２２２０の下側に部分的に覆われているプローブすべき導体２２１０を示している。導電性物質の方が絶縁性物質２２３０よりも一層速くミリングされるものと仮定すると、例えば導体の端部２２６０のような物質の不連続性が存在するプローブアクセス孔２２５０（孔底部においてのミリング速度が異なるために不均一な孔が形成される）をミリングすることよりも、導体２２２０が孔全体の領域を貫通して存在するプローブアクセス孔２２４０（孔の底部はより平坦である）をミリングすることの方が望ましい。不均一な孔２２５０を更にミリングすると、導体２２１０がプローブを行なうのに充分露出される前に切断される場合があり、又は適切なプローブ動作を行なうのに導体２２１０を充分に露出させることができない場合がある。
【００３８】
ＩＩ．好適実施形態
Ａ．方法として
ＩＣ設計は、典型的に、複数個の層へ分離された１組のポリゴンとしてＩＣの幾何学的形状、ネットリストとしてのＩＣのネット及びデバイスの接続性、及び層順番情報を定義するレイアウト記述を発生させるためにＣＡＤツールを使用して用意される。図７を参照すると、これらは、典型的に、レイアウト記述ファイル７１０、ネットリスト記述ファイル７２０、セットアップ情報ファイル７５０として格納されている。シュルンベルジェＩＤＳクラスシステム等のシステムにおいては、導電性信号経路を構成するポリゴンを容易に識別することが可能であるようにレイアウト記述のポリゴンをネットリスト記述ファイルのネットとリンクさせる相互参照記述ファイル７４０を準備し（セットアップツール７３０を使用して）且つ格納することが一般的である。相互参照記述ファイルにおいて各ポリゴンに対してネット名称が付けられている。この処理は、例えば、カデンス社のドラキュラ抽出ソフトウエアを使用して実施することが可能である。デバイス回路を記述するネットリストが与えられると、ドラキュラソフトウエアがレイアウト内において見付けだされたネットをネットリストからの信号名称と相関させることが可能である。
【００３９】
シュルンベルジェＩＤＳクラスシステムにおいては、レイアウトツール７６０を使用して、レイアウト記述、ネットリスト記述、層順番情報、相互参照記述を格納部から検索する。これらのポリゴンは、シュルンベルジェＩＤＳファミリィの例えばレイアウトツール等のレイアウトディスプレイ手段を使用して表示させることが可能である。このレイアウトツールはこれらのポリゴンを異なる層に対して異なるカラーが割り当てられた状態で表示する。ポリゴンは、層ごとに、又はセル階層によって選択的に表示させることが可能である。いずれかの与えられたポリゴンに対して、それが導電性信号線の一部であるかないかを判別することが可能であり、且つ一部である場合には、その線が電力、接地、クロック、制御又はデータ信号のいずれを担持するものであるか否かを判別することが可能である。ＰＷＲ、ＶＣＣ、ＶＤＤ等の名称が付けられた信号線は通常電力線である。ＧＮＤ、ＶＳＳ等の名称が付けられた信号線は通常接地線である。ＣＬＯＣＫ、ＣＬＫ等の名称が付けられた信号線は通常クロック線である。ＥＮＡＢＬＥ、ＥＮＢ、ＲＥＳＥＴ、ＲＳＴ等の名称が付けられた信号線は通常制御線である。その他全てのものは通常データ線として取扱うことが可能である。
【００４０】
マウスを使用するか、又は所望の信号名称をタイプ入力することにより制御されるスクリーンカーソルを使用して興味のある信号を選択することが可能である。信号名称を入力するか、又はリストから信号名称を選択するか、又は概略図又はレイアウトディスプレイからネットを選択する等の多様な手段のいずれかによって、ユーザはプローブを行なうための興味のある信号を選択することが可能である。興味のある信号ネットは、典型的に、例えばメタル２（Ｍ）、メタル１（Ｍ）及びポリシリコン等のＩＣの複数個の層を横断し、且つ層内で曲がりくねって進む。
【００４１】
以下の説明はレイアウトデータに関してポリゴンについて説明するが、当業者にとって明らかな如く、典型的なレイアウトデータは、一般的にｎ個の頂点をもった形状のポリゴン、及び高々４個の頂点と２つの平行な対向する線を有する台形を有することが可能である。本明細書においては単にポリゴンとして言及する入力ポリゴン及び台形は、通常、業界基準ＧＤＳ２フォーマットでファイルから抽出されるが、例えばアップル及びＣＩＦ等のその他のフォーマットを使用することも可能である。ドラキュラソフトウエア又は同様の抽出及びレイアウト対概略図（ＬＶＳ）比較ソフトウエアを適用することによって、ネットリスト記述ファイルを、各ポリゴンをそれと関連する信号名称（又は、例えばＣＬＯＣＫ、ＧＲＯＵＮＤ等のネット名称）で拡張させるために使用することが可能である。セットアップ情報ファイル７５０は、層順番（上から下）及びオプションとしての物質厚さ情報を提供し、相対的なトップダウン順番及び各ポリゴンに対しての厚さを表わす。本発明によれば、セットアップ情報ファイル７５０は、好適には、基準重みづけ、最小／最大間隔パラメータ、ステップ寸法及びその他のユーザが特定する値、及び電力線及び接地線、クロック線及び制御線等に対するユーザが特定する名称をも包含している。
【００４２】
図２３はＩＣの一部の一例を示しており、その場合には、メタル２（Ｍ）層が実線で示されており且つメタル１（Ｍ）層及び層Ｍ１とＭ２とを接続するビア即ち貫通導体は点線で示してある。ポリシリコン層（不図示）がＭ１層の下側に存在している。興味のあるネットＸＸの導体２３００は、隣りの導体Ａ（２３１０）、Ｂ（２３２０）、Ｃ（２３３０）を有している。導体２３００は、隣りの導体Ｂ（２３２０）の下側を通過するためにＭ１層へ移動する以外は、Ｍ２層内に存在している。ボンドワイヤは画像の上側及び右側の境界近くであり、且つダイの中心は左下方向である。
【００４３】
好適には、興味のある信号と関連する全てのポリゴンをポリゴンリストＬＰ内に回収する。該リストのポリゴンは、所定の寸法でセグメントを増分させながら、一度に１個ずつ解析される。この解析を行なう場合に、ポリゴンの全体的な幅をチェックし、定義された基準にしたがってプローブを行なうことの妥当性について、ポリゴンの各セグメントを段階的な対応で評価する。ネット全体が評価されるまでこの解析はポリゴンの夫々について行なわれる。各セグメントに対して、１組の加重され且つ正規化されたプローバー基準が適用されて、プローブを行なうためのそのセグメントの妥当性を表わすブローバースコアが計算される。例えば、プローバー基準を適用することによって、信号線のいずれかの点がプローブ点開口をカッティング即ち刻設することなしにアクセス可能であるか否かを表わす。「最良の」プローバースコアを有するセグメントがプローブ即ち探査を行なうために最適なものであると考えられる。
【００４４】
正規化は、結果を０と１との間にスケーリングするものであり、その場合に１は得られることの可能な最大の結果であり且つ０は最小の結果である。このことは、１つの基準が他の基準を凌駕することがないことを確保している。ユーザが特定した加重即ち重みは、それらの意図した目的を維持するために、正規化プロセスの外部に維持される。最大が１２である場合の生のスコアが３であり且つ加重即ち重みが６である場合の正規化の例は、６×（３／１２）＝１．５であり、一方、最大が８である場合の生のスコアが７であり重みが２である場合の別の例では２×（７／８）＝１．７５である。典型的に、深さ基準がプローバー基準の中で最も重要であり、それに続いて幅基準、近接度基準及び中心性基準である。従って、重みの典型的な組は、深さ基準重みＤＲＷ＝４、幅基準重みＷＲＷ＝３、近接度基準重みＰＲＷ＝２、中心性基準重みＣＲＷ＝１となる場合がある。
【００４５】
図２４はネットＸＸを構成するポリゴンＬＰ（Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５等）のリストを与える場合を概略的に示している。ステップ寸法ＳＳは、ユーザの選択によるか又はデフォルトによって予め定められており、評価されるべき各セグメントの寸法を画定する。次いで、各ポリゴンがこのステップ寸法のセグメントに分解され、且つネットＸＸを構成するセグメントＬＳのリストが用意される。このセグメントのリストはセグメントＳ１，Ｓ２，Ｓ３等を有している。
【００４６】
図２５はＭ２層内に存在しているネットＸＸのセグメント２５１０に対してプローバー深さ基準を適用する場合を示している。層は下から上へ順番が付けられており、ポリシリコン層＝１、Ｍ１＝２、Ｍ２＝３等である。重みＤＲＷが深さ基準に割当てられており、この場合には、ＤＲＷ＝４である。セグメント２５１０に対する深さ基準値Ｄは、深さ基準重みに層番号をかけ且つ正規化を行なうために最大の層番号で割算することによって計算される。この例の場合には、Ｄ＝４×３／３＝４である。この場合におけるように、層深さは層番号（最も深い層に対して１からカウントする）とすることが可能であり、又は表面からのその層の絶対的な深さ（例えば、ミクロン単位）とすることが可能である。
【００４７】
図２６は導体の幅が１．５ミクロンである層Ｍ２におけるセグメント２５１０に対してプローバー幅基準を適用した場合を示している。この例においては、層Ｍ２における導体の幅は１．５ミクロンであり、層Ｍ１における場合は１．５ミクロンであり、且つポリシリコンＰＯＬＹにおいては１．０ミクロンである。重みＷＲＷが幅基準に割当てられており、この場合にはＷＲＷ＝３である。セグメント２５１０に対する幅基準値Ｗは、幅基準重みに対してセグメントの幅をかけ且つ正規化するために最大の導体幅で割算することによって計算される。この例の場合には、Ｗ＝３×１．５／１．５＝３である。
【００４８】
図２７はセグメント２５１０に対してプローバー近接度基準を適用した場合を示している。最小間隔の値は、セグメント２５１０から隣りの導体のいずれかのポリゴンへの最小距離としてとられる。この例においては、セグメント２５１０の隣りの導体Ｃのポリゴン２７１０からの間隔は１．５ミクロンであり、ポリゴン２７２０からの間隔は２．２５ミクロンであり、隣りの導体Ｂのポリゴン２７３０からの間隔は５．２５ミクロンであり、ポリゴン２７４０からの間隔は７．５ミクロンである。隣接するポリゴンからのネットＸＸの最大間隔であるＭＡＸ＿ＳＰＡＣＥはこの例においては１０．０ミクロンである。従って、最小空間即ちＭＩＮ＿ＳＰＡＣＥは１．５ミクロンである。重みＰＲＷが近接度基準に対して割当てられており、この場合にはＰＲＷ＝２である。セグメント２５１０に対する近接度基準値Ｐは、近接度基準重みに対してセグメントの最小間隔即ちＭＩＮ＿ＳＰＡＣＥの値（同一の信号と関連しておらず且つ電力線又は接地線でない最も近い隣りのポリゴンへの距離）で掛算し、且つ正規化するために最大間隔ＭＡＸ＿ＳＰＡＣＥの値で割算することにより計算される。この例においては、Ｐ＝２×１．５／１０．０＝０．３である。１つのセグメントから同一の信号の一部ではない最も近い隣りのポリゴンへの距離を決定する場合には、ポリゴンリストＬＰを介して完全なサーチを行なうことが必要である。
【００４９】
図２８はプローバー中心性基準をセグメント２５１０へ適用する場合を示している。この例においては、セグメント２５１０のダイの中心からの距離はＤＩＳＴ＝１２９５．４ミクロンであり、且つそのダイの中心から１個のセグメントの可能な最大距離はＭＡＸ＿ＤＩＳＴ＝２５４０．０ミクロンである。重みＣＲＷがこの中心性基準に割当てられており、この場合にはＣＲＷ＝１である。セグメント２５１０に対する中心性基準値Ｃは中心性基準重みに対して差ＭＡＸ＿ＤＩＳＴ−ＤＩＳＴ（ダイの中心へのセグメントの距離の逆数）を掛算し且つ正規化するためにＭＡＸ＿ＤＩＳＴで割算することにより計算される。この例においては、Ｃ＝１×（２５４０．０−１２９５．４）／２５４０．０＝０．４９である。
【００５０】
プローバー基準によって発生される加重された即ち重み付けされた値を結合して、プロバースコアが得られる。図２５乃至２８の例においては、Ｄ、Ｗ、Ｐ、Ｃの計算された値を結合してプローバースコアＳ１が得られる。好適な方法は、Ｄ＝０又はＷ＝０又はＰ＝０又はＣ＝０の場合にはＳ１＝０にセットし、そうでない場合にはＳ１＝Ｄ＋Ｗ＋Ｐ＋Ｃにセットする。（例えば、別の方法は、Ｓ１＝Ｄ×Ｗ×Ｐ×Ｃにセットする。）
殆どの最近のデバイスにおいては、１つのネットは、上側に存在する導体によって被覆されることのない何等かの部分を有している。従って、プローブ点孔を形成することの必要性なしに、プローブ基準を使用し且つプローバースコアＳ１を計算してプローブ点を得ることが可能である。そのネットのうちの一部が被覆されていない場合には、その部分のプローバースコアＳ１はゼロではなく且つ最も高いプローバースコアＳ１が得られる位置は得ることの可能な最良のプローブ点を表わしている。
【００５１】
所望により、それより低い値においては、得ることの可能な最良のプローブ点であってもそのままプローブを行なうのには許容可能なものでないとみなすプローバースコアＳ１に対する最小のスレッシュホールド値を設定することが可能である。このことは、得ることの可能な最良のプローブ点がノイズを有する信号を発生する場合に起こる場合があり、例えば、２つの中間レベルの導体（従って、クロストークが高い）の間の埋め込まれた導体（従って、ノイズが高く信号が低い）上の信号をＥＢＰによってプローブする場合等である。このような場合にはより明瞭に測定される信号を発生するために、興味のある露出された導体に対してＥＢＰビームを入射させるための直接的な経路を与えるためにプローブ点孔をカッティング即ち刻設することが望ましい。
【００５２】
更に、１つのネットが他の導体の下側に完全に被覆された状態となり、特に大型／幅広の電力導体又は接地面導体により被覆される場合が多々ある。これは、例えば、カスタムＩＣ及びゲートアレイＩＣにおける短く論理セル内部接続であるネットの場合に発生する。このような場合には、近接度基準がサブスコアＰをゼロとし、プローバースコアＳ１をゼロとさせる。このことは、興味のあるネットの範囲においてアクセス可能なプローブ点が見つからなかったことを表わす。
「最良の」プローバースコアがプローブを行なうのに最適なセグメントが存在しないことを表わす場合には、１組のプローブ点カッター基準が適用されて各セグメントに対するカッタースコアを計算する。このカッタースコアは、プローブ点を配置させるためのそのセグメントの妥当性を表わす。カッター基準を適用することによって、プローブ開口を刻設するのに最も望ましくない点が表わされる。「最良の」カッタースコアを有するセグメントはプローブ点を配置させるのに最適であると考えられる。各セグメントに対して、これらの基準の各々に対し重み付けした値が計算される。プローブ点カッター基準によって発生された重み付けされた値を結合してカッタースコアが得られる。
【００５３】
各層に対して、プローブ点アクセス孔の底部の意図した寸法で開始し、その層の深さ及び孔の垂直アスペクト比に基づいて表面へ向かってスケールアップし、且つこれらを層番号ＬでインデックスされたアレイＨ内に格納し、次いでセグメントの元の寸法の代わりに１個のセグメントを考慮する場合にその下側のステップにおいてこれらの孔寸法Ｈ［Ｌ］を使用することが望ましい。図３５を参照すると、３５３０と３５４０の寸法の底部表面３５２０を有するプローブ点孔をカッティング即ち刻設することにより導体３５１０へアクセスすべき場合が示されている。この孔は、既知のアスペクト比を有する孔を発生させるＦＩＢミリングプロセスを使用して、厚さ３５５０を有する１つの層又は複数個の層を貫通してカッティング即ち刻設される。アスペクト比及び寸法３５３０及び３５４０を使用して、プローブ孔の頂部３５９０における開口３５８０の対応する寸法３５６０×３５７０が計算される。このアスペクト比は、典型的に、厚さ３５５０と寸法３５５５との比として表わされる。
【００５４】
図２９はネットＸＸの層Ｍ１内に存在するセグメント２９１０に対してプローブ点カッター安全性基準を適用する場合を示している。層Ｍ２内に存在するポリゴン２９２０はセグメント２９１０の上方を通過し且つクロック信号を担持するネットＣＬＫの一部を形成している。データ線のカッティングは、このセグメントがデータ線のポリゴンと部分的に又は全体的にオーバーラップする回数に等しい値が割当てられており、この場合には、ＣＵＴ＿ＤＡＴＡ＝０である。クロック線のカッティングは、このセグメントがクロック又は制御線のポリゴンと部分的に又は全体的にオーバーラップする回数と等しい値が割当てられており、この場合ＣＵＴ＿ＣＬＫ＝１である。重みは、好適には、線のカッティングの相対的な重要性に依存して割当てられる。これらの重みは予め設定するか又はユーザが定義することが可能である。クロック線及び制御線は典型的により重要である。何故ならば、それらはＩＣ全体の動作に影響を与えることが可能だからであり、一方データ線は、典型的に、１個のセルのみの動作に影響を与えるに過ぎない。図２９の例においては、最大カット値はＣＵＴ＿ＤＡＴＡ値とＣＵＴ＿ＣＬＫ値の２倍との和をとることにより決定される。この例におけるネットＸＸに対する最大カット値は、ネットの別のセグメントがポリシリコン層におけるＭ１データ線及びＭ２クロック線の下側に位置していることを注意することによって決定され、従ってＭＡＸ＿ＣＵＴ＝１×ＣＵＴ＿ＤＡＴＡ＋２×ＣＵＴ＿ＣＬＫ＝１×１＋２×１＝３である。重みＳＲＷがこの安全性基準に割当てられており、この場合には、ＳＲＷ＝３である。安全性基準値は、この安全性基準重みＳＲＷにＣＵＴ＿ＤＡＴＡ値とＣＵＴ＿ＣＬＫ値の２倍との和を掛算し、次いで正規化を行なうためにＭＡＸ＿ＣＵＴ値で割算することにより計算される。この場合には、Ｓ＝ＳＲＷ×（ＣＵＴ＿ＤＡＴＡ＋ＣＵＴ＿ＣＬＫ）／ＭＡＸ＿ＣＵＴ＝３×（０＋２×１）／３＝２である。複数個の不所望なプローブ点孔カット位置の間で更に区別をするために、クロック線及び制御線を同様に区別することが可能である。
【００５５】
図３０はセグメント２９１０に対しプローブ点カッターミリング基準を適用する場合を示している。層Ｍ２内に存在するポリゴン２９２０はセグメント２９１０の上方を通過している。パッシベーションを貫通してのミリングはＴＩＭＥ＿ＴＯ＿ＭＩＬＬ値として１０が割当てられており、Ｍ２を介しては５の値が割当てられており、Ｍ２下側の誘電層を介しては７の値が割当てられており、Ｍ１を介しては４の値が割当てられており、Ｍ１下側の誘電層を介しては６の値が割当てられている。重みＭＲＷがミリング基準に割当てられており、この場合には、ＭＲＷ＝２である。ミリング基準値は、ミリング基準重みＭＲＷに対してそのセグメントに対してミリングされるべき層のＴＩＭＥ＿ＴＯ＿ＭＩＬＬ値の和を掛算し、次いで正規化を行なうために全ての層のＴＩＭＥ＿ＴＯ＿ＭＩＬＬ値の和で割算することにより計算される。ＴＩＭＥ＿ＴＯ＿ＭＩＬＬ値は各々のタイプの物質を貫通してミリングするための時間の推定値であり、好適にはユーザが特定したものである。この例においては、Ｍ１レベルにおいてネットＸＸを露出させるために、パッシベーション、Ｍ２、Ｍ２下側の誘電層をミリングせねばならず、Ｍ＝ＭＲＷ×（１０＋５＋７）／（１０＋５＋７＋４＋６）＝０．６９である。
【００５６】
図３１はセグメント２９１０に対してプローブ点カッター平坦性基準を適用する場合を示している。セグメント２９１０は隣りの１つのネットとオーバーラップしており、隣りの導体Ｂのポリゴン２９２０はセグメント２９１０の上方を通過している。従って、オーバーラップ数ＮＵＭ＿ＯＶＥＲＬＡＰ＝１である。ネットＸＸのその他のセグメントが３つの隣りのネットとオーバーラップしており、従って最大オーバーラップ数ＭＡＸ＿ＯＶＥＲＬＡＰ＝３である。重みＦＲＷが平坦性基準に割当てられており、この場合にはＦＲＷ＝２である。平坦性基準値は、この平坦性基準重みＦＲＷに対してオーバーラップ数ＮＵＭ＿ＯＶＥＲＬＡＰを掛算し、次いで正規化するために最大オーバーラップ数ＭＡＸ＿ＯＶＥＲＬＡＰで割算することにより計算される。この例においては、Ｆ＝ＦＲＷ×ＮＵＭ＿ＯＶＥＲＬＡＰ／ＭＡＸ＿ＯＶＥＲＬＡＰ＝１×１／３＝０．３３である。
図３２−３４は本発明に基づく好適な方法を要約して示してある。ステップ３２１０において、レイアウト記述、ネットリスト記述、相互参照記述が検索され、従って全てのポリゴンがネット名称と関連している。ステップ３２２０において、ポリゴンＬＰのリストが用意され、それは各ネット名称をポリゴンのリストと関連づける。ステップ３２３０において、興味のあるネットのポリゴンがユーザが特定した（又はデフォルトにより特定される）ステップ寸法ＳＳのセグメントに分解され、且つセグメントＬＰのリストが用意される。ステップ３２４０において、プローバー基準が適用されて、各セグメントに対するプローバースコアが決定され、「最良の」プローバースコアが決定され、且つ最良のプローバースコアを達成するセグメントのＸ，Ｙ位置が格納される（図３３参照）。ステップ３２５０において、最良のプローバースコアがテストされて、最適のプローブ点が識別されたか否かを判別する。そのテストはユーザが特定するか又はデフォルトによって特定することが可能であり、最良のプローバースコアがゼロであるか又は何等かのスレッシュホールド以下のものであるか否かを判別するものである。
【００５７】
最適なプローブ点が識別されると、次にステップ３２６０において、その最適なプローブ点においてネットがプローブされる。最適なプローブ点が識別されない場合には、次いで、ステップ３２７０において、プローブ点カッター基準が適用されて各セグメントに対するカッタースコアが決定され、「最良の」カッタースコアが決定され、最良のカッタースコアを決定するセグメントのＸ，Ｙ位置が格納される（図３４参照）。ステップ３２８０において、「最良の」カッタースコアの位置においてプローブ点がカット即ち刻設されて、ネットＸＸをプローブを行なうためにアクセス可能な状態とさせる。プローブ点が露出されると、次いで、ステップ３２６０において、その露出されたプローブ点においてネットをプローブする。
【００５８】
図３３のフローチャートは、ネットの各セグメントに対しプローバースコアを決定するためにプローバー基準を適用する場合を示している。ステップ３３１０において、各セグメントｉに対するプローバースコアがＳ１［ｉ］＝０において初期化される。ステップ３３２０において、セグメントリストＬＳから第一セグメントが選択される。ステップ３３３０−３３６０において、深さ基準、幅基準、近接度基準、中心性基準の各々に対しそのセグメントに対する重み付けされた値が計算される。ステップ３３７０において、ステップ３３３０−３３６０の重み付けされた値からプローバースコアＳ１［ｉ］が決定される。ステップ３３２０−３３７０は、セグメントリストＬＳの各セグメントに対し繰り返し行なわれる。最後のセグメントに対するプローバースコアを決定した後に、最も高いプローバースコアＳ１［ｉ］を有するセグメントがステップ３３８０において決定され、且つ対応するプローブ位置が格納される。
【００５９】
図３４のフローチャートは、ネットの各セグメントに対するカッタースコアを決定するために、プローブ点カッター基準を適用する場合を示している。ステップ３４１０において、各セグメントｉに対するカッタースコアがＳ２［ｉ］＝０において初期化される。ステップ３４２０において、セグメントリストＬＳから第一セグメントが選択される。ステップ３４３０−３４６０において、深さ基準、幅基準、近接度基準、中心性基準の各々に対して、そのセグメントに対する重み付けされた値が計算される。ステップ３４６０において、ステップ３４３０−３４５０の重み付けされた値からカッタースコアが決定される。ステップ３４２０−３４６０はセグメントリストＬＳの各セグメントに対して繰り返して行なわれる。最後のセグメントに対するカッタースコアを決定した後に、最も高いカッタースコアＳ２［ｉ］を有するセグメントがステップ３４７０において決定され、且つそれに対応するプローブ点位置が格納される。
【００６０】
本発明方法は使用可能なレイアウトデータから厳格に動作することが可能であり、プローバー及びプローブ点カッター基準を対話的な態様で適用することが可能であり、ＥＢＰ、ＭＰ又はＦＩＢシステムのディスプレイ上に最適なプローブ点位置を表示することが可能であり、且つデバイスのその位置の上に中心位置決めさせるためにシステムを駆動することが可能である。シュルンベルジェＩＤＳクラスシステムはシステムのステージに接続したレイアウトツール（Ｌａｙｏｕｔ  Ｔｏｏｌ）を有しており、従って最適なプローブ点位置のポリゴンセグメントをハイライトさせることは、ステージモータを動作させ且つＦＩＢプローブ点カッティングのために又はＥＢＰ又はＭＰプローブ動作を行なう準備としてデバイス上のその位置へオペレータを移動させる効果を有している。
【００６１】
ユーザが特定することの可能な重みを与えることは、与えられた製造プロセス及びオペレーターの好みにマッチさせるために基準を優先づけする上での柔軟性を与えている。これらの重みは、所望により、ポップアップ制御パネルディスプレイを介してユーザが制御可能なものとさせることが可能であり、且つ最適な位置の各計算に影響を与えるように容易に変化させることが可能である。ユーザが特定することが可能なステップ寸法を与えることにより、より大きなステップをとることによって導体全体に対する計算を一層迅速に行なうことが可能である。より大きなステップ寸法はソフトウエアをして真に最適なプローブ点を通り過ぎさせる場合があるので、計算速度と最適性との間にはトレードオフ即ち利益衡量が存在している。
【００６２】
本発明方法は、更に、ＩＣ設計プロセスにおいて使用することも可能である。従来のＣＡＤツールを使用してＩＣのルーチング即ち経路付け及びレイアウトを用意した後に、興味のある各信号経路に関連するポリゴンに対してこれらの基準を適用し、そのＩＣの対応するネットが診断のためにプローブするのにどれほど容易なものであるかを表わすスコアを決定する。キーである信号経路がプローブするのに困難である場合には、再度ルーチング及びレイアウトを実施して、選択した信号経路がよりアクセス可能なものであるようにさせることが可能である。図３６は好適な方法のフローチャートを示している。ステップ３６１０において、レイアウト記述、ネットリスト記述及び相互参照記述が検索され、従って全てのポリゴンはネット名称と関連づけられる。各ネット名称はポリゴンのリストと関連しており、且つ興味のある各ネットのポリゴンは特定されたステップ寸法のセグメントへ分解される。ステップ３６２０において、最良のプローバースコアＳ１が例えば図３３の方法におけるごとく興味のあるネットに対して決定される。ステップ３６３０において、最良のプローバースコアＳ１がユーザーが特定するか又はデフォルトによって特定される値と比較される。ステップ３６４０において、そのネットが許容可能なプローバースコアを有している場合には（プローブを行なうための最小のスタンダードを充足するネットセグメントが存在することを表わしている）、該リストの次の選択されたネットに対してステップ３６２０−３６４０が繰り返し行なわれる。そのネットが許容可能なプローバースコアを有するものではない場合には、そのネットはステップ３６５０において再度ルーチング即ち経路付けが行なわれ、そのネットをプローブを行なうためによりアクセス可能なものとさせる。このルーチングアルゴリズムにおいて、プローバー基準スコアは、好適には、最適化用パラメータとして使用される。ステップ３６３０−３６４０が繰り返し行なわれて再び経路付けされたネットが許容可能なプローバースコアを有することが確認され、有するものでない場合には、ステップ３６５０が繰り返し行なわれて再度ネットの経路付けが行なわれる。興味のある全てのネットが許容可能なプローブを行なうためのアクセス可能性のために経路づけが行なわれると、ステップ３６６０において改良されたレイアウトファイルが格納するために出力される。ステップ３６７０において、その改良されたレイアウトファイルを使用してマスクを用意すると共にＩＣを製造し、その場合に興味のあるネットはプローブを行なうためにアクセス可能なものである。
【００６３】
前述した本発明の好適実施例は単に例示的なものであることが意図されており、本発明の特許請求の範囲によって定義される本発明の技術的範囲を制限するものとして説明したものではない。当業者は、本発明の技術的範囲を逸脱することなしに前述した好適実施例に対して多くの変形及び修正を施すことが可能であることは勿論である。
【００６４】
例えば、以下の事項を考慮してその他のＦＩＢ基準を適用することが可能である。
【００６５】
※ＦＩＢにより誘起された粒子又は電気的損傷に対するデバイス構造（例えば、メモリセル）の影響の受け易さ。これによりプローブ点を例えばメモリセル等の影響の受け易い構造から遠ざけることが可能である。
【００６６】
※孔の底部から二次電子が逃げる能力に影響を与えることが可能な孔のアスペクト比に関する物理的拘束条件。これにより、より小さな深さ対幅のアスペクト比を有する孔が好適なものとなる。
【００６７】
※エッチングプロセスを助けるためにどのようなガスが使用されるかに依存する絶縁体又は導体優先ミリングの使用可能性。これにより、絶縁体／導体の相対的な厚さ及びミリング速度に基づいてプローブ点の選択を変化させることが可能となる。
【００６８】
※高いアスペクト比のプローブ孔を刻設し次いで興味のある信号をＩＣの表面へ伝達させるために付着形成した絶縁体の安全性「溝」内に付着形成した導電性物質により充填させることの可能な絶縁体付着形成の使用及び影響。これにより、高いアスペクト比の孔のみを刻設することが可能なプローブ位置を使用することを可能とする。
【００６９】
※ターゲットの導体にいつ到達したかを知るために良好なエンドポイント即ち端点検知を行なう能力。この端点検知は導電性物質及びそれを被覆する絶縁性物質の二次電子発生特性に依存しており、その際に異なる物質の組合わせに基づいてプローブ点の選択を変化させる。
【００７０】
※不所望の導電性経路（リーク）を与え信号品質に影響を与えるようなエッチングした物質が制御されずに再付着することから予測されるリーク量。これによりエッチング時間、ビーム寸法及び電流、及びエッチングされた物質などのパラメータに基づいてプローブ点選択を変化させることが可能となる。
上述したものと同様の態様で更なる重みづけをした計算を付加することによって、本発明方法にこれら及びその他の基準を組み込むことが可能である。上述したプローブ点カッター基準は、更に、プローバー基準とは独立して使用することも可能である。本発明方法は、ＥＢＰ、ＭＰ、ＦＩＢ動作のみならず、例えば、プローブ点をカッティングし且つ導電性及び絶縁性の物質を付着形成するためのレーザビームシステムの動作に対しても適用することが可能である。
【００７１】
本発明方法及び装置は、更に、ＩＣを修正する場合にも使用することが可能である。例えば、プローブ点孔をミリング形成するのと同様に、電気的接続を破壊するために導体を切断するために（単に露出するだけではなく）最適の位置を決定することが可能である。更に、一対のネットを露出させるために最適な位置を決定することが可能であり、従ってこれら２つのネットの間に電気的接続を確立するために導電性物質を付着形成させることが可能である。付着形成された導電性物質が他のネットと接触することを防止するために、必要に応じて、絶縁性物質を付着形成させることが可能である。ＦＩＢ、レーザ、電子ビームシステムを使用して導電性及び絶縁性物質を付着形成する技術は従来公知である。
【００７２】
図３６の方法はＩＣの論理的機能性を変化させることなしにネットの再経路づけを行なうことが意図されている。本方法は、意図した論理機能性に影響を与えるか又は与えることなしに、診断可能性を助ける回路要素を挿入するために修正することが可能である。例えば、再度経路付けを行なった後においても興味のあるネットがいまだに悪いプローバースコアを有している場合がある。このネットをプローブを行なうのによりアクセス可能なものとさせるために、ネットに対して下方向への垂直接続部と共に、ＩＣの表面において又はその近くでボンドパッド又はビア（貫通導体）を挿入することによりＩＣ設計を修正することが可能である。次いで、必要に応じてその他のネットを再度経路付けしてこの新たな構成を受入れることが可能である。別の例は、電流注入電子ビームの有無に基づいて、所望の状態へスイッチする特別なトランジスタ形態をＩＣ設計へ付加させることである。このトランジスタ形態は、あるネットを所望の状態へ駆動するために使用することが可能である。電流注入のために使用される電子ビームは、プローブを行なうために使用されるものと同一のものとすることが可能であるが、ビ−ム電流、ドエル時間等の異なる条件を有している。設計に対してこのような要素を付加した後に、プローバー基準を適用して、それらの要素が電子ビームに対してアクセス可能なものであることを確保することが可能である。
【００７３】
本発明は上述した方法を実施するための装置を包含している。このような装置は、好適には、例えばＩＣのルーチング即ち経路付け及びレイアウトを行なうために使用されるＣＡＤワークステーションシステム又はデータ処理システム１１６（図１）のような適宜プログラムされた汎用コンピュータシステムを有している。
【００７４】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】従来の荷電粒子プローブシステムのブロック図。
【図２】図１に示したようなシステムの従来の電子ビームテストプローブを示した概略図。
【図３】リンクさせた概略画像と、レイアウト画像と、ＳＥＭ画像の一例を示した説明図。
【図４】従来のＤＲＣ「幅」基準の適用例を示した説明図。
【図５】従来のＤＲＣ「深さ」基準の適用例を示した説明図。
【図６】従来のＤＲＣ「近接度」基準の適用例を示した説明図。
【図７】相互参照ファイルを発生させるための格納されたレイアウトファイル及びネットリストファイルを使用する状態を示した説明図。
【図８】本発明に基づく幅基準の一例を示した概略図。
【図９】本発明に基づく幅基準の一例を示した概略図。
【図１０】本発明に基づく幅基準の一例を示した概略図。
【図１１】本発明に基づく深さ基準の一例を示した概略図。
【図１２】本発明に基づく深さ基準の一例を示した概略図。
【図１３】本発明に基づく深さ基準の一例を示した概略図。
【図１４】本発明に基づく近接度基準の一例を示した概略図。
【図１５】本発明に基づく近接度基準の一例を示した概略図。
【図１６】本発明に基づく近接度基準の一例を示した概略図。
【図１７】本発明に基づく中心性基準の一例を示した概略図。
【図１８】本発明に基づく中心性基準の一例を示した概略図。
【図１９】本発明に基づく中心性基準の一例を示した概略図。
【図２０】本発明に基づくＰＰＣ安全性基準の一例を示した概略図。
【図２１】本発明に基づくＰＰＣミリング基準の一例を示した概略図。
【図２２】本発明に基づくＰＰＣ平坦性基準の一例を示した概略図。
【図２３】ＩＣレイアウトの一部を示した概略図。
【図２４】本発明に基づいてどのようにしてポリゴンのリストとセグメントのリストとが用意されるかを示した説明図。
【図２５】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図２６】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図２７】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図２８】本発明に基づいてプローバー基準を適用する場合の一例を示した概略図。
【図２９】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図３０】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図３１】本発明に基づいてカッター基準を適用する場合の一例を示した概略図。
【図３２】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図３３】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図３４】本発明に基づくプローバー及びカッター方法を示したフローチャート。
【図３５】本発明に基づいてプローブ点開口の寸法がどのようにして深さ及びアスペクト比に関してスケーリングされるかを示した説明図。
【図３６】プローブを行なうために選択したネットのアクセス可能性を改善するためにＩＣのレイアウトを修正するための本発明に基づく方法を示したフローチャート。
【符号の説明】
８００  一次電子ビーム
８１０  ガウス断面分布
８２０  露出された導体
８３０  近くの絶縁体
９１０  プローブニードル
９２０  幅広部分
９３０  プローブニードル
１０００  プローブ孔
１０１０  幅広部分
１０２０  幅狭部分
１０３０  プローブ孔
【図１】
0003633993.tif 000002
【図２】
0003633993.tif 000003
【図３】
0003633993.tif 000004
【図４】
0003633993.tif 000005
【図５】
0003633993.tif 000006
【図６】
0003633993.tif 000007
【図７】
0003633993.tif 000008
【図８】
0003633993.tif 000009
【図９】
0003633993.tif 000010
【図１０】
0003633993.tif 000011
【図１１】
0003633993.tif 000012
【図１２】
0003633993.tif 000013
【図１３】
0003633993.tif 000014
【図１４】
0003633993.tif 000015
【図１５】
0003633993.tif 000016
【図１６】
0003633993.tif 000017
【図１７】
0003633993.tif 000018
【図１８】
0003633993.tif 000019
【図１９】
0003633993.tif 000020
【図２０】
0003633993.tif 000021
【図２１】
0003633993.tif 000022
【図２２】
0003633993.tif 000023
【図２３】
0003633993.tif 000024
【図２４】
0003633993.tif 000025
【図２５】
0003633993.tif 000026
【図２６】
0003633993.tif 000027
【図２７】
0003633993.tif 000028
【図２８】
0003633993.tif 000029
【図２９】
0003633993.tif 000030
【図３０】
0003633993.tif 000031
【図３１】
0003633993.tif 000032
【図３２】
0003633993.tif 000033
【図３３】
0003633993.tif 000034
【図３４】
0003633993.tif 000035
【図３５】
0003633993.tif 000036
【図３６】
0003633993.tif 000037