(57)【特許請求の範囲】
【請求項１】
基本波信号に高調波相当信号を時間的に滑らせて重畳するとともに該高調波相当信号の信号レベルを時間的に掃引して被試験保護継電器に印加し、非同期法により高調波抑制特性を試験する保護継電器の試験装置において、
基本波信号発生手段と、
信号レベルおよび周波数が可変可能な高調波相当信号発生手段と、
この高調波相当信号発生手段に設定する信号レベルおよび周波数を算出し、この算出された信号レベルおよび周波数を高調波相当信号発生手段に対して設定する算出・設定手段と
を備え、
前記算出・設定手段で、被試験保護継電器の動作又は復帰時間のうち長い方の時間に基づいて、基本波信号と高調波相当信号間に生じる滑り速度があらかじめ定めた許容値を超えないような周波数を算出し、その結果に基づいて、高調波相当信号発生手段の周波数を設定し、また、
前記算出・設定手段で、信号レベル変化値があらかじめ定めた許容値を超えない速度となる掃引速度を算出し、その結果に基づいて、高調波相当信号発生手段の信号レベルを設定することを特徴とした保護継電器の試験装置。
【請求項２】
請求項１記載の保護継電器の試験装置において、前記基本波信号発生手段は、クロック発生器と、このクロックを計数する第１の計数手段と、第１の計数手段の出力に基づいて基本波信号を発生させるＤ／Ａ変換手段とから構成され、
前記高調波相当信号発生手段は、前記クロックを所定の分周比で計数する分周手段と、分周手段に分周比を設定する分周設定手段と、分周された分周手段の出力を加算する第２の計数手段と、第１の計数手段の出力と第２の計数手段の出力とを加算または減算する加減算手段と、加減算手段の出力に基づいて高調波相当信号を発生させるＤ／Ａ変換手段とから構成されたことを特徴とする保護継電器の試験装置。
【請求項３】
請求項１記載の保護継電器の試験装置において、前記基本波信号発生手段は、クロック発生器と、このクロックを計数する第１の計数手段と、第１の計数手段の出力に基づいて基本波信号を発生させるＤ／Ａ変換手段とから構成され、
前記高調波相当信号発生手段は、前記クロックで歩進する整数部と小数部を含む累積加算手段と、累積加算手段に小数を含む累積値を設定する累積値設定手段と、累積加算手段の整数部の出力に基づいて高調波相当信号を発生させるＤ／Ａ変換手段とから構成されたことを特徴とする保護継電器の試験装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高調波抑制機能を有する保護継電器の非同期法による保護継電器の試験装置に関するものである。
【０００２】
【従来の技術】
比率差動保護継電器は変圧器や発電機等の保護に使用される保護継電器で、保護区間の内部故障を検出するため、保護区間に流入する電流と保護区間から流出する電流との差電流を判別して動作する保護継電器である。この比率差動保護継電器を変圧器の保護目的に使用した場合、変圧器に電源を投入すると、この変圧器に当初励磁突入電流が流れ、このため、見かけ上変圧器内部の事故であると見なされる誤動作を起こすおそれがある。従って、このような電源投入時の励磁突入電流と実際の故障による電流とを区別する必要がある。一般に励磁突入電流には２次高調波成分が多く含まれていることが知られており、この現象を利用して基本成分に対する２次高調波成分の比率がある設定値以上（例えば１５％程度）のときに作動する高調波抑制機能を設けて、２次高調波成分の比率がある設定値以上の場合はこの高調波抑制機能が働いて比率差動保護継電器の動作をロックして、継電器の誤動作を防止している。
【０００３】
図７は、高調波抑制機能の特性を試験するための非同期法による従来の試験装置を示したものである。同図において３１は基本波信号発生器でその出力の基本波信号ｆ1 は調節器３２により信号振幅が調節されて電流増幅器３３の入力側に印加される。高調波信号発生器３４は２次高調波信号ｆ2 を発生するもので、その周波数ｆ2 は基本波信号発生器３１の周波数ｆ1 の２倍から若干ずらした設定が可能であり、意識的に基本波信号に対して位相が連続して変化するようにスリップ（滑り）を持たせて設定されており、信号調節器３５により信号振幅が調節されて電流増幅器３６の入力側に印加される。電流増幅器３３、３６のそれぞれの出力は電流計３７、３８を介して一つに接続されて被試験保護継電器３９に供給される。被試験保護継電器３９の動作／復帰状態は出力接点Ｓの出力を監視することにより行われる。
【０００４】
このように構成された試験装置による試験方法を説明する。まず、２次高調波用の信号調節器３５を絞った状態にして、基本波信号発生器３１の周波数ｆ1 を例えば５０Ｈｚに設定し、信号調節器３２を調整して電流計３７を読み取りながら所要の試験電流Ｉf1を流し被試験保護継電器３９を動作状態にする。次に任意の位相で試験を行うために高調波信号発生器３４の周波数を例えば１０１Ｈｚに設定した後、信号調節器３５を調整して２次高調波成分を多めに印加して被試験保護継電器３９を復帰状態にする。この復帰状態から信号調節器３５を調整して２次高調波成分を徐々に減らして行き被試験保護継電器３９の出力接点Ｓが再び動作する電流値を動作値Ｉm とする。次に被試験保護継電器３９を動作状態にしておき、この状態から信号調節器３５を調整して２次高調波成分を徐々に増加させて、被試験保護継電器３９が復帰するときの２次高調波成分の復帰値Ｉr を測定する。以上の動作値／復帰値の測定を基本波の大きさＩf1の値を種々変化させて行い、各Ｉf1におけるＩfm／Ｉfrの値を測定する。この測定による試験結果に基づいて被試験保護継電器３９の良否が判定される。
【０００５】
以上に述べたように、非同期法による高調波抑制測定の試験方法によれば、２次高調波の周波数を僅かに真の２次高調波よりずらしているので、原理的に２次高調波の重ね合わせ位相は０度から３６０度までの範囲をとることは可能であるが、しかし、二つの周波数間の滑り速度が被試験保護継電器３９の動作または復帰時間より早いと誤った試験結果を生じるおそれがあるので、継電器の動作／復帰時間を考慮して非同期法の滑りの速さを設定する必要がある。
【０００６】
そのため、従来の試験方法では、試験に当たって予め試験対象の保護継電器の動作／復帰時間を知り、その値から所定の滑り速度を保証できる２次高調波成分の周波数、つまり、滑り速度を電卓等で計算して決定しなければならない問題があった。このため操作に手間が掛かり、また、誤った設定をしてしまうことがあった。また、動作／復帰点を測定するとき、被試験保護継電器３９に印加する電流値を自動掃引して測定を自動化する自動試験装置を使用する場合があるが、この場合も被試験保護継電器３９に応じて掃引速度を算出して自動試験装置に設定する必要があった。また、別の問題として、信号発生器として基本波信号発生器３１と高調波信号発生器３４の周波数の基本周波数が極めて接近しているので、それぞれの信号発生器のクロック信号相互が干渉し、周波数引込み現象等のため試験動作に悪影響を与えるおそれがあるため、部品の配置などに細心の注意をする必要があった。
【０００７】
【発明が解決しようとする課題】
この発明は上記したような問題を解決するためになされたもので、被試験保護継電器の既知の動作／復帰時間に基づいて自動的に滑り速度および自動掃引の場合の掃引速度を算出し、この算出値の自動設定を可能にした保護継電器の試験装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に対応する発明は、基本波信号発生手段と、信号レベルおよび周波数が可変可能な高調波相当信号発生手段と、この高調波相当信号発生手段に設定する信号レベルおよび周波数を算出し、この算出された信号レベルおよび周波数を高調波相当信号発生手段に対して設定する算出・設定手段とを備え、前記算出・設定手段で、被試験保護継電器の動作又は復帰時間のうち長い方の時間に基づいて、基本波信号と高調波相当信号間に生じる滑り速度があらかじめ定めた許容値を超えないような周波数を算出し、その結果に基づいて、高調波相当信号発生手段の周波数を設定し、また、前記算出・設定手段で、信号レベル変化値があらかじめ定めた許容値を超えない速度となる掃引速度を算出し、その結果に基づいて、高調波相当信号発生手段の信号レベルを設定する。このように構成することで、効率よく短時間で保護継電器を試験することができる。
【０００９】
請求項２に対応する発明は、請求項１に対応する発明の保護継電器の試験装置において、前記基本波信号発生手段は、クロック発生器と、このクロックを計数する第１の計数手段と、第１の計数手段の出力に基づいて基本波信号を発生させるＤ／Ａ変換手段とから構成され、前記高調波相当信号発生手段は、前記クロックを所定の分周比で計数する分周手段と、分周手段に分周比を設定する分周設定手段と、分周された分周手段の出力を加算する第２の計数手段と、第１の計数手段の出力と第２の計数手段の出力とを加算または減算する加減算手段と、加減算手段の出力に基づいて高調波相当信号を発生させるＤ／Ａ変換手段とから構成される。このように構成することで、請求項１に対応する発明の作用効果に加えて、単一のクロック発生源で基本波信号およびこの基本波信号と位相関係および高調波周波数が近接した高調波相当信号を発生させることができ、両信号発生器間に引込み現象等が発生しない安定した保護継電器の試験装置を提供できる。
【００１０】
請求項３に対応する発明は、請求項１に対応する発明の保護継電器の試験装置において、前記基本波信号発生手段は、クロック発生器と、このクロックを計数する第１の計数手段と、第１の計数手段の出力に基づいて基本波信号を発生させるＤ／Ａ変換手段とから構成され、前記高調波相当信号発生手段は、前記クロックで歩進する整数部と小数部を含む累積加算手段と、累積加算手段に小数を含む累積値を設定する累積値設定手段と、累積加算手段の整数部の出力に基づいて高調波相当信号を発生させるＤ／Ａ変換手段とから構成される。このように構成することで、請求項１に対応する発明の作用効果に加えて、前項の場合と同様に、単一のクロック発生源で基本波信号およびこの基本波信号と位相関係および高調波周波数が近接した高調波相当信号を発生させることができ、両信号発生器間に引込み現象等が発生しない安定した保護継電器の試験装置を提供できる。
【００１１】
【発明の実施の形態】
以下、図面を参照しながらこの発明の実施の形態を説明する。図１は第１の実施の形態の高調波抑制機能を有する保護継電器の試験装置を示すもので、１は基本波信号（ｆ1 ）を発生する基本波信号発生器で、この出力は信号振幅を調節する信号調節器１ａにより振幅が調整された後、電流増幅器１ｂに入力される。２は２次高調波相当の信号（以下２次高調波信号と呼ぶ）を発生する高調波信号発生器でこの高調波信号（ｆ2 ）は基本波信号発生器１が発生する基本波信号の周波数（ｆ1 ）の２倍から意識的に若干ずらして基本波信号に対してスリップ（滑り）させて基本波信号（ｆ1 ）と２次高調波信号（ｆ2 ）間の位相が連続的に変化するようにしている。この出力は信号振幅を調節する信号調節器２ａにより振幅が調整された後、電流増幅器２ｂに入力される。電流増幅器１ｂ、２ｂのそれぞれの出力は電流値を検出する電流トランス（ＣＴ）１ｃ、２ｃを経由して両出力が接続され、ここで両電流増幅器の出力電流が重ね合わされ、この合成電流が被試験保護継電器３の電流端子に印加されるようになっている。
【００１２】
４は上記した試験回路を制御するＣＰＵで、このＣＰＵ４には入出力回路４ａ、記憶部４ｂ、表示部４ｃ、操作部４ｄが接続されており、入出力回路４ａを介して試験回路の各部を制御している。基本波信号発生器１、高調波信号発生器２に接続される信号線はこれら信号発生器の発振周波数を制御するものである。信号調節器１ａ、２ａに接続されている信号線は、信号調節器１ａの出力を所定の出力レベルに設定するとともに、信号調節器２ａの出力レベルをＣＰＵ４の制御により所定時間（掃引時間）中に信号振幅を自動的に変化させることも可能なようになっている。これにより被試験保護継電器３に印加する電流の掃引（スイープ）を行うこともできる。電流トランス（ＣＴ）１ｃ、２ｃに接続される信号線は電流値をＣＰＵ４内に取り込むもので、被試験保護継電器３の出力接点Ｓに接続されている信号線は、出力接点Ｓより入出力回路４ａを介して被試験保護継電器３の動作状態をＣＰＵ４に送るものである。
【００１３】
このように構成された試験装置による被試験保護継電器３の高調波抑制特性の試験方法を基本波が５０Ｈｚの場合について説明する。なお、この試験に先立って被試験保護継電器３の動作／復帰時間は予め測定されており、そのデータは記憶部４ｂに格納されているものとする。
【００１４】
まず、基本波信号発生器１の発振周波数ｆ1 をＣＰＵ４を介して５０Ｈｚに設定し、信号調節器１ａを電流増幅器１ｂの出力電流が規定値になるように設定する。この場合、出力電流は電流トランス１ｃの出力を入出力回路４ａを介して読み取ることができる。次に、高調波信号発生器２の発振周波数ｆ2 を設定するが、この設定に際して、基本波信号発生器１の発振周波数ｆ1 と高調波信号発生器２の発振周波数ｆ2 との間の位相を連続的に変化させる必要があるため、この２周波数間のｎ倍（第２高調波の場合は２倍）から滑り周波数だけ若干ずらして設定し、意図的に滑り（スリップ）を発生させるようにする。
【００１５】
いま、基本波を sin（２πｆ・ｔ）、ｎ次高調波の滑り周波数をｎΔｆとすると、高調波の瞬時値は、
sin｛２πｎ（ｆ＋Δｆ）・ｔ｝＝ sin｛（２πｎｆ・ｔ）＋（２πｎΔｆ・ｔ）  となり、本来の高調波に対して瞬時位相差  Δθ＝２πｎΔｆ・ｔ  を生じる。  したがって、この式から被試験保護継電器３の動作または復帰時間のうちいずれか長い方の時間Ｔr 内において、位相変化（滑り角）を許容角ｐ（度）以下に収めるには、ｎ次高調波の滑り周波数ｎΔｆは次の条件を満足する必要がある。
【００１６】
ｎΔｆ≦ｐ／（３６０Ｔr ）……（１）
この条件から、滑り時間（＝滑り周期）Ｔｓは次のようになる。
Ｔｓ≧（３６０Ｔr ）／ｐ………（２）
これらの式から滑り周波数ｎΔｆまたは滑り時間Ｔｓが決定できる。これらの数値をＣＰＵ４を介して高調波信号発生器２に設定する。高調波を２次高調波にとり、以上の式から、２次高調波の滑り周波数を２Δｆとすると、必要な滑り時間を得るには、２Δｆは２ｆ1 に対して周波数が高くても、低くてもよいので、２次高調波ｆ2 の上限と下限の値は、
ｆ2 ＝２ｆ1 ±２Δｆ＝２ｆ1 ±ｐ／（３６０Ｔr ）  となる。
【００１７】
一例として、ｐ＝１０度、Ｔr ＝５０msecとすると、ｆ1 ＝５０Ｈｚで、滑り周波数２Δｆ＝±０．５６Ｈｚであるから、ｆ2 の上限は１００．５６Ｈｚとなり、下限は９９．４４Ｈｚとなる。
【００１８】
高調波信号発生器２の発振周波数ｆ2 の設定に伴う演算等の一連の動作は、記憶部４ｂに予め記憶してある被試験保護継電器３の動作／復帰時間の値を用い、所要プログラムによりＣＰＵ４で算出し、高調波信号発生器２に設定するとともに、表示部４ｃに表示する。
【００１９】
次に、被試験保護継電器３に印加する電流値を自動掃引（スイープ）により変化させて、この被試験保護継電器３の動作／復帰値を自動的に測定する場合における掃引時間の算出方法を説明する。被試験保護継電器３の動作値を求めるには、最初、２次高調波信号を多く流してこの被試験保護継電器３を不動作状態にしておく。次に、この不動作状態から電流掃引機能（スイープ）を用いて印加電流値を自動的に減少させて、被試験保護継電器３の動作状態の監視を接点Ｓを介してＣＰＵ４が行い、接点Ｓが動作した時点で掃引動作を停止させて、この時点の印加電流値を記憶部４ｂで記憶し、この記憶値を表示部４ｃに表示させる。
【００２０】
この電流掃引に当たって、電流変化速度が１滑り時間より早いと１滑り時間中に電流値が大きく変化（この場合は減少）してしまうため、動作値が低めに測定されて誤った試験結果を求めてしまう可能性があるので、電流変化速度は基本波ｆ1 と高調波ｆ2 の間に生じる滑りが一巡するに要する１滑り時間を考慮して設定する必要がある。
【００２１】
いま掃引電流の開始電流値をＩi 、停止電流値をＩe 、Ｉi からＩe への掃引時間をＴw 、被試験保護継電器３の動作または復帰電流の定格値をＩa 、この定格値のＩa の近傍において、１滑り時間Ｔs 中にｄの電流変化を許容した場合、電流の掃引時間Ｔw は次の関係を満足する必要がある。
【００２２】
Ｔw ≧ｋ（Ｉi −Ｉe ）Ｔs ／ｄ・Ｉa …（３）
一例として、掃引電流の変化幅（Ｉi −Ｉe ）＝１０Ａ、電流変化の許容率ｄ＝３％、動作電流Ｉa ＝５Ａ、１滑り時間Ｔs ＝１．８秒とすると、これら各数値の単位ディメンションからｋ＝１００となり、これらの値を（３）式に導入すると掃引時間を１２０秒以上に設定する必要がある。
【００２３】
以上に述べたように、（１）または（２）および（３）式に従って被試験保護継電器３に適した滑り速度および掃引速度を求め、プログラムしておけば、この被試験保護継電器３を自動的に、かつ効率よく、しかも測定誤差を許容値内に収めた試験をすることができる。
【００２４】
この実施の形態では、２次高調波について説明したが、３次以上の高調波についても同様の考え方ができる。また、復帰値の試験については、動作値の試験とは逆に、最初、被試験保護継電器３を動作状態にしておき、この状態から高調波信号の印加電流を自動的に増加させて、被試験保護継電器３が復帰する電流値を測定する。また、前述の試験に際して、被試験保護継電器３の動作／復帰時間は測定してあるものとしたが、実際は、対象の試験保護継電器の仕様が分かっている場合が多いので、このような場合は仕様の規格値より多少を余裕のある値に設定すれば良い。
【００２５】
上記した実施の形態では、２次高調波を印加した場合の被試験保護継電器３
の動作または復帰の動作点を掃引動作（スイープ）で求める試験方法を説明したが、規格値などの所定値の基本波と高調波を印加して、被試験保護継電器３の動作状態を試験する場合は掃引動作は不要である。
【００２６】
図２は、この発明による第２の実施の形態の保護継電器の試験器の信号源のブロック回路図である。この実施の形態は、一つのクロック源から基本波及びこれとは同期関係にない高調波相当の周波数を発生させるものである。同図において、基準クロック１０は水晶振動子を使用した発振器であり、この出力は１２ビットの基本波カウンタ１１に印加され、この基本波カウンタ１１の並列バイナリ出力は基本波ＲＯＭ１２の１２ビットのアドレス入力に接続されている。このＲＯＭ１２には試験用の基本波の正弦波の１周期分のデータが格納されており、ＲＯＭ１２のデータ出力は１２ビットのＤ／Ａ変換器１３のデジタル入力側に入力され、このＤ／Ａ変換器１３の出力からアナログ値に変換された基本波信号ｆ1 を発生する。
【００２７】
基本波とは同期関係にない高調波は次に説明する回路により発生させる。基準クロック１０の出力を１２ビットの分周カウンタ１４に入力して、この分周カウンタ１４の並列出力は１２ビットの比較器１５の一方の入力に接続されている。この比較器１５の他の入力は、発生させる高調波に対応してＮの分周比にするために必要な数値をセットする分周比入力１５ａの出力に接続されている。この比較器１５の出力は分周カウンタ１４のクリア（ＣＬＲ）端子および１２ビットの分周波カウンタ１６の入力側に接続されている。このように接続されている分周カウンタ１４、比較器１５、および分周比入力１５ａからなる回路は分周回路を構成しており、分周カウンタ１４はＮ個のパルス毎にクリアされるＮ進カウンタとして動作し、分周波カウンタ１６は基本波カウンタ１１のＮ倍のパルス数で繰り返しを行うカウント動作を行う。この分周波カウンタ１６の１２ビットの並列出力は加減算器１７の一方の入力Ｂに接続されている。また、加減算器１７の他方の入力Ａには基本波カウンタ１１の１２ビットの並列出力が接続されている。この加減算器１７はＭＯＤＥ端子を０にすると加算器として、１にすると減算器として動作するようになっている。
【００２８】
高調波ＲＯＭ１８には正弦波２周期分のデータが格納されており、加減算器１７の並列出力を高調波ＲＯＭ１８のアドレス入力側に入力してアドレスを指定することにより、このアドレスに対応する２周期分の高調波の波形データを順次読み出して次段のＤ／Ａ変換器１９に入力し、Ｄ／Ａ変換器１９の出力側にアナログ化した高調波信号ｆ2 を出力する。
【００２９】
このように構成された回路において、高調波相当の信号を生成させるための加減算回路１７のＡ入力およびＢ入力には前述したように基本波カウンタ１１と分周波カウンタ１６の出力のそれぞれが入力されている。ここでＢ入力をゼロと仮定すると、基本波ＲＯＭ２と高調波ＲＯＭ１８のアドレス入力値は同一となり、基本波と高調波の位相は一致し、周波数は高調波が基本波の２倍つまり２ｆ1 となる。この状態でＢ入力にある数値を設定すると、その値に応じて基本波と高調波との間に位相差を生じる。この実施の形態では、Ｂ入力を分周波カウンタ１６から取ることにより時間的に変化させて常に基本波と高調波との位相関係を変化させるようにして試験に誤差が入らないようにしている。
【００３０】
図３はこの実施の形態の動作を説明するタイムチャートである。同図ａは基本波カウンタ１１の基本波ＲＯＭ１２に送る基本波の１周期分のアドレス情報の時間的変化を示したもので、正確には階段状に変化するものである。（以下同じ）同図ｂは、基本波ＲＯＭ１２から読み出される基本波の正弦波形を示している。同図ｃは、基本波カウンタ１１のＮ倍の周期で繰り返されて、加減算器１７の入力Ｂに入力される分周波カウンタ１６の出力を示しており、同図ｄは、基本波カウンタ１１の出力と分周波カウンタ１６の出力が加算された加減算器１７の出力を示すもので、基本波カウンタ１１と分周波カウンタ１６の出力が加算されているので加減算器１７の繰り返し周期は早く（この場合はＮ＝５で繰り返し回数は６）なり、同図ｅに示すようにＤ／Ａ変換器１９からは基本波周波数の２倍よりも高い周波数の第２高調波相当の信号を送出する。（高調波ＲＯＭ１８には２周期分の波形データが格納されている。）また、同図ｆとｇは加減算器１７のＭＯＤＥ端子を１にして減算器として動作させた場合の波形で、加減算器１７の繰り返し周期は遅くなり、Ｄ／Ａ変換器１９からは基本波周波数の２倍よりも低い周波数の第２高調波相当の信号を送出する。
【００３１】
このように、高調波ＲＯＭ１８のアドレスデータの周期は基本波ＲＯＭ１２のアドレスデータの周期の（１±１／Ｎ）倍であり、高調波ＲＯＭ１８には２周期分の波形データが格納されているので、Ｄ／Ａ変換器１９からは次式で示す周波数の出力が送出される。
【００３２】
ｆ2 ＝（２±２／Ｎ）ｆ1 ……（４）
この式を±の符号を無視してＮの絶対値について解くと、
Ｎ＝２／（｛ｆ2 ／ｆ1 ｝−２）となり、ｆ2 ／ｆ1 ＝ｎとすると、
Ｎ＝｜２／（ｎ−２）｜………（５）
となる。図４に（５）式より算出した高調波次数ｎと分周比Ｎとの関係を示す。
【００３３】
以上までの説明では、高調波の次数については２次高調波のみを対象にしてきたが、Ｎの値を選ぶことにより、高次の高調波を発生させることができる。例えば、Ｎ＝２とすると３次の高調波が、また、Ｎ＝１とすると４次の高調波が得られる。この実施の態様では加減算器１７を減算器としても使用しているが、加算器と２の補数発生器を用いてもよい。この実施の態様では高調波ＲＯＭ１８には２周期分の正弦波を記憶させるものを説明したが、３周期分、４周期分のデータを記憶させれば、さらに高次の高調波を発生させることが容易になる。尚、分周カウンタ１４に加えるクロックは、基準クロック１０とは別の他のクロック源からとってもよい。
【００３４】
次に第３の実施の形態を説明する。第５図はこの実施の形態の保護継電器の試験器に使用される発振器のブロック回路図である。同図において、基準クロック２１の一方の出力は１２ビットの基本波カウンタ２２に入力され、基本波カウンタ２２の出力は、正弦波の１サイクル分のデータが格納されている基本波ＲＯＭ２３のアドレスに入力されており、この基本波ＲＯＭ２３の出力はＤ／Ａ変換器２４の入力に接続され、その出力側がらは基本波の正弦波が読み出されて、出力端子に基本波ｆ1 を送出するようになっている。
【００３５】
基準クロック２１の分岐された出力は２４ビット（上位１２ビットが整数部、下位１２ビットが小数部）のラッチ２５のクロック（ＣＫ）入力に接続されている。このラッチ２５と２４ビットの加算器２６は累積加算器（アキムレータ）を構成し、ラッチ２５内にクロックが入力される毎に、ラッチ２５の累積値にＢ入力の加算値が加算されて格納されて行くような動作を行うものである。これらラッチ２５と加算器２６は、整数部が１２ビット（＝４０９６）であるので、入力Ｂの値によって違いはあるが、大略、基準クロツク×４０９６の周期で繰り返し動作を行う。このような構成になる累積加算器は、いま例えば、加算器２６のＢ入力に与えられたデータを単位ステップ量をαとすると、ラッチ２５のクロック入力毎にラッチ２５内の値はα、２α、３α、４α、・・と前の数値にαが加算された累積加算値に変化する。この実施の形態では、加算器２６の入力Ｂには次式で算出されるデータを単位ステップ量として入力するようにしている。
【００３６】
１＋（ｎ／ｍ）……（６）
ｍ…基本波の分割定数
ｎ…高調波の周波数を決定する変数
（６）式から算出されるデータは整数と小数をも含むもので、ラッチ２５と加算器２６は小数を含む数値の累積加算器として動作している。加算器２６の２４ビットの出力は次段のラッチ２５のデータ入力に接続されている。このラッチ２５の２４ビットの出力は再び加算器２６に戻りＡ入力に入力される。そしてラッチ２５の出力の内上位１２ビットの整数部のみが高調波ＲＯＭ２７のアドレス入力に加えられる。この高調波ＲＯＭ２７には２次高調波の２サイクル分の正弦波の波形データが格納されている。高調波ＲＯＭ２７の出力はＤ／Ａ変換器２８の入力に接続されており、Ｄ／Ａ変換器２８の出力からは、基本波１サイクルに対して正弦波２サイクル分の２次高調波信号が送出されるようになっている。
【００３７】
このように構成された高調波信号発生回路において、ラッチ２５に基準クロック２１からのクロックが与えられると、クロックが入力される毎にラッチ２５の内容は、その時点の内容に加算器２６のＢ入力からの１＋（ｎ／ｍ）が加算されて行く。この実施の形態ではｍ＝４０９６（１２ビットの最大値）とし、ｎを４１の整数倍を設定するようにしている。このようにｎを設定すると高調波の周波数をほぼ１Ｈｚのステップで設定することが可能になる。この実施の形態では加算器２６のＢ入力を１−（ｎ／ｍ）とすることも可能で、この場合は高調波の周波数はｎの値に伴ってに減少する。図６(a)(b)は正負のｎ値（41の倍数）によって高調波の周波数がどの様に変化するか示している。
【００３８】
また、この実施の形態では加算器２６のＢ入力に１＋（ｎ／ｍ）のステップ量を与えているが、このステップ量を２＋（ｎ／ｍ）に変更すると、ラッチ２５の出力には２倍の周波数の出力が現れるので、高調波ＲＯＭ２７には正弦波の１サイクル分のデータを格納すれば良いので、基本波ＲＯＭ２３と同じＲＯＭが使用できる。また、ラッチ２５に加えるクロックは、基準クロック２１とは別の他のクロック源からとってもよい。
【００３９】
この発明は上記した各実施の形態に限定されるものではなく、要旨を変更しない範囲で変形して実施できる。
尚、対象の信号が電源周波数程度であれば、特別に発振器用のハードウェアを用意しなくとも最近の高速ＣＰＵを用いれば、基本波、高調波の作成はすべてソフトウェアで処理することも可能である。
【００４０】
【発明の効果】
この発明によれば、被試験保護継電器の高調波抑制特性を非同期法で試験するに際し、被試験保護継電器の既知の動作／復帰時間に基づいて自動的に滑り速度を算出し算出値の設定を可能にした。また、自動掃引の場合も掃引速度の算出および設定を可能にした。さらに、単独のクロック源で基本波信号と高調波相当の信号の発生が可能な保護継電器の試験装置を提供できる。
【図面の簡単な説明】
【図１】  この発明の第１の実施の形態のブロック回路図。
【図２】  第２の実施の形態のブロック回路図。
【図３】  同実施の形態を説明する各部の出力変化図と波形図。
【図４】  同実施の形態における分周比Ｎと高調波次数の関係を示す図。
【図５】  第３の実施の形態のブロック回路図。
【図６】  同実施の形態における累積加算の入力値ｎと高調波周波数の関係を示す図。
【図７】  従来の保護継電器の試験装置のブロック回路図。
【符号の説明】
１……基本波信号発生器  １ａ…信号調節器
１ｂ…電流増幅器        １ｃ…電流トランス
２……高調波信号発生器  ２ａ…信号調節器
２ｂ…電流トランス      ２ｃ…電流トランス
３……被試験保護継電器  ４……ＣＰＵ
４ａ…入出力回路        ４ｂ…記憶部
４ｃ…表示部            ４ｄ…操作部
１０…基準クロック      １１…基本波カウンタ
１２…基本波ＲＯＭ      １３…Ｄ／Ａ変換器
１４…分周カウンタ      １５…比較器
１５ａ…分周比入力
１６…分周波カウンタ    １７…加減算器
１８…高調波ＲＯＭ      １９…Ｄ／Ａ変換器
２１…基準クロック      ２２…基本波カウンタ
２３…基本波ＲＯＭ      ２４…Ｄ／Ａ変換器
２５…ラッチ            ２６…加算器
２７…高調波ＲＯＭ      ２８…Ｄ／Ａ変換器。
【図１】
0003703925.tif 000002
【図２】
0003703925.tif 000003
【図３】
0003703925.tif 000004
【図４】
0003703925.tif 000005
【図５】
0003703925.tif 000006
【図６】
0003703925.tif 000007
【図７】
0003703925.tif 000008