(57)【特許請求の範囲】
【請求項１】
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタと、
前記バイポーラトランジスタの第２のコレクタにトリガ信号を供給する手段と、
前記バイポーラトランジスタのエミッタ及び第１のコレクタを含む電流路に電流を流す手段と、を備え、
前記バイポーラトランジスタの第１のコレクタとベースとの接合面の電圧が、前記バイポーラトランジスタの第２のコレクタに供給された電圧の値により決まる該接合面の降伏電圧に達しているとき、該接合面を実質的に導通させることにより、前記電流路を導通させる、
ことを特徴とするスイッチング回路。
【請求項２】
前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さい、
ことを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
第１の電流路を備え、自己に供給された入力信号を増幅した信号を表す出力電流を、前記第１の電流路に流す増幅回路であって、
前記第１の電流路の一端をなす第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合され前記第１の電流路の他端をなす第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタと、
前記第１の電流路に電流を流す電流源と、
前記バイポーラトランジスタの第１のコレクタ及び第２のコレクタの間に接続されている帰還回路網と、を備え、
前記バイポーラトランジスタのベースに入力信号が供給されたことに応答して、該入力信号の強度、及び前記帰還回路網を介して前記バイポーラトランジスタの第１のコレクタに印加される電圧により決まる大きさの降伏電流を、前記出力電流として前記バイポーラトランジスタの第１のコレクタとベースとの接合面に流す、
ことを特徴とする増幅回路。
【請求項４】
前記電流源が発生する起電力及び前記帰還回路網のインピーダンスのうち少なくとも一方は、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき前記第１の電流路が実質的に飽和していない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値を有する、
ことを特徴とする請求項３に記載の増幅回路。
【請求項５】
前記電流源は、自己が発生する起電力の大きさを、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき、前記第１の電流路が実質的に飽和していない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値、及び、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき、前記第１の電流路が実質的に飽和する状態で前記ベースと前記第１のコレクタとの接合面が降伏しないような値、のうちの一方に保つ手段を備える、
ことを特徴とする請求項３に記載の増幅回路。
【請求項６】
前記電流源が発生する起電力及び前記帰還回路網のインピーダンスのうち少なくとも一方は、前記バイポーラトランジスタのベースに前記入力信号が実質的に供給されない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値を有する、
ことを特徴とする請求項３に記載の増幅回路。
【請求項７】
前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さい、
ことを特徴とする請求項３乃至６のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、スイッチング回路及び増幅回路に関し、特に、スイッチング回路のスイッチング動作を高速にする技術、及び増幅回路の増幅率を増大させる技術に関する。
【０００２】
【従来の技術】
バイポーラトランジスタを用いたスイッチング回路のスイッチング動作を高速にしたり、バイポーラトランジスタを用いた増幅回路の増幅率を高くしたりするために、複数のバイポーラトランジスタよりダーリントン接続回路を構成し、ダーリントン接続回路を単一のバイポーラトランジスタに代えて用いる手法がとられていた。また、バイポーラトランジスタのベースの厚みを小さくしたりする手法もとられていた。
【０００３】
【発明が解決しようとする課題】
しかし、バイポーラトランジスタが自己に供給される信号を増幅すると、バイポーラトランジスタが有するミラー容量などのために位相の回転が生じて、入力信号と出力信号とは、正確に同相あるいは逆相にはならない。
【０００４】
このため、複数のバイポーラトランジスタから構成されるダーリントン接続回路をバイポーラトランジスタとして用い定電圧源や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、スイッチングの遅れや、増幅された信号の歪みが大きくなるという問題が生じる。
【０００５】
また、ダーリントン接続回路をバイポーラトランジスタとして用いた場合、ダーリントン接続回路が飽和したときの飽和電圧（すなわち、ダーリントン接続回路のうち、サブコレクタとして機能する端とエミッタとして機能する端との間の電圧）は、単一のバイポーラトランジスタが飽和した場合のサブコレクタ−エミッタ間の電圧より大きくなる。
【０００６】
このため、ダーリントン接続回路を用いて定電圧源や増幅回路を構成した場合は、単一のバイポーラトランジスタを用いて構成した場合に比べ、定電圧源や増幅回路自身による電力の損失が大きくなるという問題も生じる。
【０００７】
また、バイポーラトランジスタのベースの厚みを小さくするほどベースの耐圧は小さくなる。すなわち、バイポーラトランジスタのベースの厚みを小さくするほど、ベースへの過大な電圧の印加によりバイポーラトランジスタが破壊する危険が高くなる。
【０００８】
この発明は、上記実状に鑑みてなされたもので、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、電力の損失が少ないスイッチング回路を提供することを目的とする。
また、この発明は、耐圧及び増幅率が大きく、歪みや電力の損失が少ない増幅回路を提供することも目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかるスイッチング回路は、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタと、
前記バイポーラトランジスタの第２のコレクタにトリガ信号を供給する手段と、
前記バイポーラトランジスタのエミッタ及び第１のコレクタを含む電流路に電流を流す手段と、を備え、
前記バイポーラトランジスタの第１のコレクタとベースとの接合面の電圧が、前記バイポーラトランジスタの第２のコレクタに供給された電圧の値により決まる該接合面の降伏電圧に達しているとき、該接合面を実質的に導通させることにより、前記電流路を導通させる、
ことを特徴とする。
【００１０】
このようなスイッチング回路は、バイポーラトランジスタの第１のコレクタ−ベース間に、アバランシェ降伏による電流を流す。アバランシェ降伏により発生する降伏電流は、短時間で急激に増倍されるので、このようなスイッチング回路は、高速にスイッチングを行い、スイッチングのタイミングのずれも少ない。
【００１１】
また、このようなスイッチング回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このようなスイッチング回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のサブコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１２】
前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、ベースと第１のコレクタとの接合面の接合容量や、ベースと第２のコレクタとの接合面の接合容量が小さくなる。このため、バイポーラトランジスタの周波数特性が良好となり、スイッチングの速度が向上する。
【００１３】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、第１及び第２のコレクタに流入するキャリアの量は、ベースを流れるわずかなベース電流により制御され、バイポーラトランジスタの入力インピーダンスは大きくなる。従って、このスイッチング回路はわずかなベース電流によっても制御される。
【００１４】
また、この発明の第２の観点にかかる増幅回路は、
第１の電流路を備え、自己に供給された入力信号を増幅した信号を表す出力電流を、前記第１の電流路に流す増幅回路であって、
前記第１の電流路の一端をなす第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合され前記第１の電流路の他端をなす第１導電型の第１のコレクタと、前記ベースに接合された第１導電型の第２のコレクタとから構成されており、前記ベースと前記第１のコレクタとの接合面の降伏電圧が前記ベースと前記第２のコレクタとの接合面の降伏電圧より低いバイポーラトランジスタと、
前記第１の電流路に電流を流す電流源と、
前記バイポーラトランジスタの第１のコレクタ及び第２のコレクタの間に接続されている帰還回路網と、を備え、
前記バイポーラトランジスタのベースに入力信号が供給されたことに応答して、該入力信号の強度、及び前記帰還回路網を介して前記バイポーラトランジスタの第１のコレクタに印加される電圧により決まる大きさの降伏電流を、前記出力電流として前記バイポーラトランジスタの第１のコレクタとベースとの接合面に流す、
ことを特徴とする。
【００１５】
このような増幅回路は、バイポーラトランジスタの第１のコレクタ−ベース間に、アバランシェ降伏による電流を流す。アバランシェ降伏により発生する降伏電流は、短時間で急激に増倍されるので、このような増幅回路は、入力信号の高速な変化に追随して出力電流を変化させる。従って、このような増幅回路は、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が向上する。
【００１６】
また、この降伏電流は、ベースに入力信号が供給されることにより第１のコレクタ−エミッタ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は通常のバイポーラトランジスタより構成されたものに比べ高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００１７】
また、このような増幅回路のバイポーラトランジスタのベースは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従って耐圧も大きく確保される。
さらに、このような増幅回路はダーリントン接続回路を含まないので、第１のコレクタ−エミッタ間の電圧も通常のバイポーラトランジスタの飽和時のサブコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００１８】
特に、前記電流源が発生する起電力及び前記帰還回路網のインピーダンスのうち少なくとも一方は、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき前記第１の電流路が実質的に飽和していない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値を有するものとすれば、第１のバイポーラトランジスタが非飽和領域で、高倍率でしかも歪みの少ない増幅を行う。
【００１９】
前記電流源は、自己が発生する起電力の大きさを、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき、前記第１の電流路が実質的に飽和していない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値、及び、前記バイポーラトランジスタのベースに前記入力信号が供給されたとき、前記第１の電流路が実質的に飽和する状態で前記ベースと前記第１のコレクタとの接合面が降伏しないような値、のうちの一方に保つ手段を備えるものであってもよい。
これにより、この増幅回路は、降伏電流を流す第１のバイポーラトランジスタによる増幅、及び降伏電流を流していない第１及び第２のバイポーラトランジスタによる増幅のうち一方の作用を行う。
【００２０】
前記電流源が発生する起電力及び前記帰還回路網のインピーダンスのうち少なくとも一方は、前記バイポーラトランジスタのベースに前記入力信号が実質的に供給されない状態で前記ベースと前記第１のコレクタとの接合面が降伏するような値を有するものとすれば、ベースの電位が実質的にエミッタの電位以下であっても、降伏電流を流す第１のバイポーラトランジスタによる高倍率で歪みの少ない増幅を行う。
【００２１】
前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、バイポーラトランジスタのベースと第１のコレクタとの接合面の接合容量や、ベースと第２のコレクタとの接合面の接合容量が小さくなる。このため、バイポーラトランジスタの周波数特性が良好となり、従ってこのような増幅回路の周波数特性も良好となる。
【００２２】
また、前記バイポーラトランジスタの前記ベースと前記エミッタとの接合面の面積は、前記ベースと前記第１のコレクタとの接合面の面積より小さいものとすれば、第１及び第２のコレクタに流入するキャリアの量は、ベースを流れるわずかなベース電流により制御され、バイポーラトランジスタの入力インピーダンスは大きくなり、電流増幅率も大きくなる。従って、この増幅回路の入力インピーダンスも大きくなり、電流増幅率も大きくなる。
【００２３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００２４】
（トランジスタ及び定電圧回路）
図１は、この発明の実施の形態において用いられるトランジスタを備える定電圧回路の構成を示す回路図である。図示するように、この定電圧回路は、定電圧源ＲＥＦを構成するトランジスタＱと、抵抗器Ｒと、電源ＤＣＶとより構成される。
【００２５】
定電圧源ＲＥＦは、アノード及びカソードを備える。
定電圧源ＲＥＦを構成するトランジスタＱは、例えば、図１に示す構成を有している。
図示するように、トランジスタＱは、コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥを備えている。
【００２６】
コレクタＣ１及びサブコレクタＣ２は、いずれもｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、互いが直接に接することなく、各々ベースＢに接合されている。
コレクタＣ１には、外部接続用のコレクタ端子ｔＣ１が接続されており、サブコレクタＣ２には、外部接続用のサブコレクタ端子ｔＣ２が接続されている。
【００２７】
コレクタＣ１及びベースＢの接合面がアバランシェ降伏を起こす電圧（降伏電圧）は、後述するように変動する。ただし、コレクタＣ１及びベースＢの接合面の降伏電圧は、サブコレクタＣ２及びベースＢの接合面の降伏電圧より常に低い。
【００２８】
ベースＢは、ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなる。ベースＢには、外部接続用のベース端子ｔＢが接続されている。
【００２９】
エミッタＥはｎ型領域からなり、ベースＢに接合されていて、外部接続用のエミッタ端子ｔＥが接続されている。
【００３０】
トランジスタＱにおいては、コレクタＣ１、ベースＢ及びエミッタＥが第１のバイポーラトランジスタを形成し、サブコレクタＣ２、ベースＢ及びエミッタＥが第２のバイポーラトランジスタを形成する。
【００３１】
トランジスタＱのベースＢは、コレクタＣ１からベースＢにアバランシェ効果による電流が流れるとき、アバランシェ効果により生成される正孔を蓄積する性質を有する。そして、コレクタＣ１及びベースＢの接合面は、ベースＢが蓄積する正孔が増大すると、等価的にベースＢの不純物濃度が等価的に増大し、その降伏電圧が降下する性質を有する。
【００３２】
また、ベースＢに電荷が蓄積されると、ベースＢ−エミッタＥ間の電圧は上昇し、第２のバイポーラトランジスタを実質的に導通させる。
ただし、サブコレクタＣ２−エミッタＥ間に流れるコレクタ電流はベースＢへの正孔の蓄積を妨げてベースＢ−エミッタＥ間の電圧を降下させ、ベースＢ−エミッタＥ間の電圧を降下させる作用は、該コレクタ電流が増大するほど強くなる。
【００３３】
図１に示すように、トランジスタＱのベース端子ｔＢは、トランジスタＱのエミッタ端子ｔＥに接続されており、エミッタ端子ｔＥは定電圧源ＲＥＦのカソードを形成している。トランジスタＱのコレクタ端子ｔＣ１は、トランジスタＱのサブコレクタ端子ｔＣ２に接続されており、コレクタ端子ｔＣ１は、定電圧源ＲＥＦのアノードを形成している。
【００３４】
抵抗器Ｒは、定電圧源ＲＥＦに直列に接続されている。
電源ＤＣＶは正極及び負極を備える。図１に示すように、電源ＤＣＶの正極及び負極は、抵抗器Ｒ及び定電圧源ＲＥＦが形成する直列回路の両端に、定電圧源ＲＥＦのアノードからカソードに電流を流す向きの電圧が定電圧源ＲＥＦのアノード−カソード間に印加されるよう、１対１に接続されている。
【００３５】
そして、電源ＤＣＶの正極−負極間に、負極の電位を基準として正極が正極性となるような電圧が発生すると、図１の定電圧回路は、以下に述べる動作を行う。
【００３６】
まず、電源ＤＣＶが発生する電圧が低く、コレクタＣ１とベースＢとの接合面及びサブコレクタＣ２とベースＢとの接合面のいずれもアバランシェ降伏しない程度である場合、コレクタＣ１−ベースＢ間は実質的に導通せず、コレクタＣ１からベースＢ間には実質的に電流が流れない。
【００３７】
このため、第１のバイポーラトランジスタはオフ状態となり、サブコレクタＣ２−エミッタＥ間には実質的に電流が流れない。
そして、上述の通り、コレクタＣ１−ベースＢ間も実質的に導通しないので、結局、エミッタＥには電流が実質的に流れず、抵抗器Ｒにも実質的に電流が流れない。従って、サブコレクタ端子ｔＣ２の電圧（すなわち、定電圧源ＲＥＦのアノードの電圧）は、電源電圧に実質的に等しくなる。
【００３８】
次に、電源電圧が十分高く、アバランシェ効果によりベースＢ−コレクタＣ１間に電流が流れたとする。この場合、ベースＢ−コレクタＣ１間に電流が流れる結果、ベースＢにはアバランシェ効果により生成された正孔が蓄積される。
この結果、ベースＢ−コレクタＣ１間を流れる電流は第１のバイポーラトランジスタを駆動し、第１のバイポーラトランジスタはオン状態となる。
【００３９】
この結果、サブコレクタ端子ｔＣ２の電圧は降下し、サブコレクタ端子ｔＣ２に接続されているコレクタ端子ｔＣ１の電圧も降下する。従って、ベースＢ−コレクタＣ１間の電圧が降下する。
【００４０】
そして、ベースＢ−コレクタＣ１間の電圧が、ベースＢ及びコレクタＣ１の接合面の降伏電圧を下回ると、コレクタＣ１からベースＢに流れ込む電流は実質的に遮断されて第１のトランジスタはオフし、サブコレクタ端子ｔＣ２の電圧は再び上昇に転じる。
【００４１】
以下、サブコレクタ端子ｔＣ２の電圧の上下が過渡的に繰り返される結果、コレクタ端子ｔＣ１の電圧（定電圧源ＲＥＦのアノードの電圧）は、コレクタＣ１とベースＢとの接合面の降伏電圧にほぼ等しい値で均衡する。
【００４２】
以上説明したように、図１の定電圧回路においては、コレクタＣ１からベースＢに実質的に電流が流れていないときは、サブコレクタＣ２−エミッタＥ間の電流の通過が抑制される。一方、コレクタＣ１からベースＢにいったん実質的に電流が流れると、サブコレクタＣ２−エミッタＥ間及びコレクタＣ１−エミッタＥ間の電流の通過が促進される。
【００４３】
このため、コレクタＣ１とベースＢとの接合面がアバランシェ降伏を起こさない状態では、定電圧源ＲＥＦのアノード−カソード間の電圧は、電源電圧にほぼ等しい。
また、コレクタＣ１とベースＢとの接合面がアバランシェ降伏を起こす状態では、定電圧源ＲＥＦのアノード−カソード間の電圧はほぼ一定の値であり、この値は、コレクタＣ１とベースＢとの接合面の降伏電圧と、降伏電圧がコレクタＣ１−ベースＢ間に印加されている状態におけるベースＢ−エミッタＥ間の電圧との和にほぼ等しい。
【００４４】
そして、図１に示す定電圧回路においては、コレクタＣ１とベースＢとの接合面に実質的に電流が流れている場合、第１のバイポーラトランジスタはオンしている。
このため、コレクタＣ１とベースＢとの接合面に流れる電流の大きさの変化に従って定電圧源ＲＥＦのアノードの電圧が実質的に変化することはなく、従って、電源電圧の変動に対して安定した出力電圧が得られる。
【００４５】
（スイッチング回路）
次に、この発明の実施の形態にかかるスイッチング回路を説明する。
図２は、この発明の実施の形態にかかるスイッチング回路の構成を示す回路図である。図示するように、このスイッチング回路は、トランジスタＱと、抵抗器Ｒと、電源ＤＣＶとより構成される。
【００４６】
図２のスイッチング回路の構成は、図示するように、コレクタ端子ｔＣ１及びサブコレクタ端子ｔＣ２が互いに接続されていない点を除いて、図１に示す定電圧回路の構成と実質的に同一である。
図２に示す構成において、サブコレクタ端子ｔＣ２は制御端Ｅｃｏｎｔを形成する。また、コレクタ端子ｔＣ１及びエミッタ端子ｔＥは、開閉する対象の電流路の両端を形成する。
【００４７】
そして、電源ＤＣＶより、負極の電位を基準として正極が正極性となるような電圧を供給すると、図２のスイッチング回路は、以下に述べる動作を行う。
【００４８】
まず、電源ＤＣＶより、負極の電位を基準として正極が正極性となるような電圧が供給されている状態で、制御端Ｅｃｏｎｔの電圧を、コレクタＣ１とベースＢとの接合面及びサブコレクタＣ２とベースＢとの接合面のいずれもアバランシェ降伏しない程度とすると、コレクタＣ１−ベースＢ間は実質的に導通せず、コレクタＣ１からベースＢ間には実質的に電流が流れない。
【００４９】
このため、第１のバイポーラトランジスタはオフ状態となり、サブコレクタ端子ｔＣ２−エミッタ端子ｔＥ間は実質的に遮断される。
【００５０】
次に制御端Ｅｃｏｎｔの電圧を上昇させ、アバランシェ効果によりベースＢ−コレクタＣ１間に電流が流れる程度にしたとする。この場合、ベースＢ−コレクタＣ１間に電流が流れる結果、ベースＢにはアバランシェ効果により生成された正孔が蓄積される。
【００５１】
この結果、ベースＢ−コレクタＣ１間を流れる電流は第１のバイポーラトランジスタを駆動し、第１のバイポーラトランジスタはオン状態となる。すなわち、サブコレクタ端子ｔＣ２−エミッタ端子ｔＥ間は実質的に導通する。
【００５２】
以上説明したように、図２のスイッチング回路においては、サブコレクタＣ２からベースＢに実質的に電流が流れていないときは、コレクタＣ１−エミッタＥ間がオンすること（すなわち、コレクタＣ１−エミッタＥ間のインピーダンスが実質的に極小となること）が抑制される。一方、サブコレクタＣ２からベースＢに実質的に電流が流れているときは、コレクタＣ１−エミッタＥ間のインピーダンスの低下が促進される。
【００５３】
そして、トランジスタＱのコレクタＣ１−ベースＢ間がアバランシェ降伏した結果コレクタＣ１−ベースＢ間に流れる降伏電流は、短時間で急激に増倍される。
このため、図２のスイッチング回路では、開閉する対象の電流路のオン及びオフが高速に行われ、スイッチングのタイミングのずれも少ない。
【００５４】
また、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、このスイッチング回路はダーリントン接続回路を含まないので、コレクタＣ１−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のサブコレクタ−エミッタ間の電圧程度に低くなるので、電力の損失も少ない。
【００５５】
（増幅回路）
次に、この発明の実施の形態にかかる増幅回路を説明する。
図３は、この増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、抵抗器ＲＦ及びＲＬと、入力端Ｅｉｎと、出力端Ｅｏｕｔと、電源ＤＣＶとを備える。トランジスタＱと、電源ＤＣＶとは、図１及び図２に示すものと実質的に同一のものである。
【００５６】
トランジスタＱのベース端子ｔＢは、入力端Ｅｉｎに接続されている。コレクタ端子ｔＣ１は、抵抗器ＲＬを介して電源ＤＣＶの正極に接続され、サブコレクタ端子ｔＣ２は、抵抗器ＲＦを介してコレクタ端子ｔＣ１に接続されている。エミッタ端子ｔＥは、電源ＤＣＶの負極に接続される。出力端Ｅｏｕｔはコレクタ端子ｔＣ１に接続される。
【００５７】
なお、図３の構成において、電源ＤＣＶは、可変電圧源より構成され、外部から供給される信号又は操作に応答して、（ａ１）及び（ａ２）として後述する条件、又は（ｂ１）及び（ｂ２）として後述する条件、又は（ｃ１）として後述する条件に合致するように、自己が発生する電圧を変化させるものとする。
【００５８】
そして、電源ＤＣＶの両極より電源電圧を印加すると、この増幅回路は、以下に述べる動作を行う。
【００５９】
まず、電源電圧が、
（ａ１）トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合においてコレクタＣ１とベースＢとの接合面及びサブコレクタＣ２とベースＢとの接合面のいずれもアバランシェ降伏しない程度の電圧であり、且つ、
（ａ２）トランジスタＱのベースＢ−エミッタＥ間に流れる電流の大きさによっては、コレクタＣ１−ベースＢ間の接合面がアバランシェ降伏する場合がある、
という程度の電圧であったとする。
【００６０】
この場合において、さらに、電源ＤＣＶの両極より電源電圧が印加され、入力端Ｅｉｎが実質的に開放されているとき（すなわち、トランジスタＱからみた、入力端Ｅｉｎとグラウンドとの間のインピーダンスが無限大と見なし得るとき）、ベースＢ−エミッタＥ間には電流が実質的に流れない。従って、上述の第１のバイポーラトランジスタはオフ状態となる。また、コレクタＣ１−ベースＢ間はアバランシェ降伏しないので、コレクタＣ１−ベースＢ間は実質的に導通しない。
【００６１】
従って、コレクタＣ１−ベースＢ間には実質的に電流が流れず、ベースＢへの電荷の蓄積も起こらない。
また、サブコレクタＣ２−エミッタＥ間もアバランシェ降伏しないので、サブコレクタＣ２−エミッタＥ間にも実質的に電流が流れない。
このため、結局、エミッタＥには電流が実質的に流れず、抵抗器ＲＬにも実質的に電流が流れない。従って、コレクタ端子ｔＣ１及び出力端Ｅｏｕｔの電圧は、電源電圧に実質的に等しくなる。
【００６２】
次に、入力端Ｅｉｎに、グラウンドに対して正極性の電圧を印加したとすると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。これにより、ベースＢには正孔が蓄積され、コレクタＣ１−ベースＢ間の降伏電圧が低下して、コレクタＣ１−ベースＢ間の接合面はアバランシェ降伏する。この結果、第１のバイポーラトランジスタはオンし、コレクタＣ１−ベースＢ間に流れる電流が増大する。
【００６３】
この結果、ベースＢにはアバランシェ効果により生成された正孔がさらに蓄積され、ベースＢの電位が上昇する。すると、ベースＢ−コレクタＣ１間を流れる電流は第２のバイポーラトランジスタを駆動し、第２のバイポーラトランジスタもオン状態となる。
【００６４】
この結果、サブコレクタＣ２−ベースＢ間にも、抵抗器ＲＬ及びＲＦを介してサブコレクタ電流が流れる。すると、サブコレクタＣ２−エミッタＥ間に流れるサブコレクタ電流によって、ベースＢへの正孔の蓄積は妨げられ、ベースＢ−エミッタＥ間の電圧は降下する。そして、コレクタＣ１−ベースＢ間の降伏電圧は上昇し、コレクタＣ１−ベースＢ間に流れる電流は減少する。
【００６５】
コレクタＣ１からベースＢに流れ込む電流が減少する結果、第２のバイポーラトランジスタはオフ状態に近づく（すなわち、サブコレクタＣ２−ベースＢ間の電流が減少する）。そして、サブコレクタＣ２−ベースＢ間の電流が減少すると、再びベースＢへの正孔の蓄積が促進され、コレクタＣ１−ベースＢ間の降伏電圧は降下して、コレクタＣ１−ベースＢ間に流れる電流は再び増大する。
【００６６】
以下、コレクタＣ１−ベースＢ間に流れる電流の増減が過渡的に繰り返される結果、コレクタＣ１−ベースＢ間（及び抵抗器ＲＬ）に流れる電流の大きさは、入力端ＥｉｎからベースＢに供給された電圧及び抵抗器ＲＦの抵抗値により定まる一定値で均衡する。
【００６７】
従って、抵抗器ＲＬの両端間の電圧は、抵抗器ＲＬの抵抗値及び抵抗器ＲＬに流れる電流の大きさに実質的に比例する。従って、出力端Ｅｏｕｔの電圧は、入力端Ｅｉｎに印加された電圧に比例する値を電源ＤＣＶの正極の電圧から差し引いた値となる。すなわち、出力端Ｅｏｕｔに発生する電圧は、入力端Ｅｉｎに印加された電圧を実質的に逆相で増幅したものとなる。
【００６８】
これにより、この増幅回路の増幅率は、電源電圧が（ａ１）及び（ａ２）として上述した条件を満たす場合、抵抗器ＲＬ及びＲＦの抵抗値に依存する。
また、抵抗器ＲＬ及びＲＦのうち少なくとも一方の抵抗値を、この増幅器の増幅率が所望の値になるように選択することにより、電源電圧が上述の（ａ１）及び（ａ２）の条件を満たす場合のこの増幅回路の増幅率を、任意の値に設定することができる。
【００６９】
また、トランジスタＱのコレクタＣ１−ベースＢ間がアバランシェ降伏した結果コレクタＣ１−ベースＢ間に流れる降伏電流は、短時間で急激に増倍される。従って、この増幅回路は、入力端ＥｉｎからベースＢに供給される電流の高速な変化に追随して、抵抗器ＲＬに流れる電流及び出力端Ｅｏｕｔの電圧を変化させる。すなわち、この増幅回路は、電源電圧が上述の（ａ１）及び（ａ２）の条件を満たすとき、通常のバイポーラトランジスタやダーリントン接続回路より構成されたものに比べ、周波数特性が優れる。
【００７０】
また、この降伏電流は、ベースに入力信号が供給されることによりコレクタＣ１−エミッタＥ間に流れる電流に比べて一般に大きいので、このような増幅回路の増幅率は、電源電圧が上述の（ａ１）及び（ａ２）の条件を満たすとき、通常のバイポーラトランジスタより構成されたものに比べ、高くなる。そして、帰還回路網による負帰還が行われることにより、歪みが少なくなる。
【００７１】
次に、電源電圧が、
（ｂ１）トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合においてコレクタＣ１とベースＢとの接合面及びサブコレクタＣ２とベースＢとの接合面のいずれもアバランシェ降伏しない程度の電圧でありながら、
（ｂ２）トランジスタＱのベースＢ−エミッタＥ間に流れる電流の大きさが、第２のバイポーラトランジスタを飽和させる程度の大きさであっても、コレクタＣ１−ベースＢ間の接合面がアバランシェ降伏しない、
という程度に低い電圧であったとする。
【００７２】
この場合も、電源ＤＣＶの両極より電源電圧が印加され、入力端Ｅｉｎが実質的に開放されている場合は、エミッタＥには電流が実質的に流れず、抵抗器ＲＬにも実質的に電流が流れない。従って、コレクタ端子ｔＣ１及び出力端Ｅｏｕｔの電圧は、電源電圧に実質的に等しくなる。
【００７３】
また、入力端Ｅｉｎに、グラウンドに対して正極性の電圧を印加すると、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。しかし、電源電圧が（ｂ２）として上述した条件を満たすため、コレクタＣ１−ベースＢ間の接合面はアバランシェ降伏しない。
【００７４】
この結果、抵抗器ＲＬに流れる電流は、入力端Ｅｉｎに印加された電圧が第１及び第２のバイポーラトランジスタにより増幅されたものを表すようになる。
従って、電源電圧が（ｂ１）及び（ｂ２）として上述した条件を満たすとき、この増幅回路の増幅率は、抵抗器ＲＬの抵抗値に依存するのに加え、第１及び第２のバイポーラトランジスタの電流増幅率に依存する。
【００７５】
従って、この増幅回路の増幅率は、電源ＤＣＶが発生する電圧を変えることにより、抵抗器ＲＬ及びＲＦの抵抗値により決まる増幅率と、第１、第２のバイポーラトランジスタの電流増幅率及び抵抗器ＲＬ、ＲＦの抵抗値により決まる増幅率と、のうち所望の一方になるよう設定することができる。
【００７６】
なお、トランジスタＱのベースＢは、通常のバイポーラトランジスタのベースより厚みが小さいものである必要はなく、従ってベースＢの耐圧も大きく確保される。
さらに、この増幅回路はダーリントン接続回路を含まないので、コレクタＣ１−エミッタＥ間の電圧も通常のバイポーラトランジスタの飽和時のサブコレクタ−エミッタ間の電圧程度に低くなり、電力の損失も少ない。
【００７７】
また、電源ＤＣＶより印加される電源電圧が、
（ｃ１）トランジスタＱのベースＢの電圧がエミッタＥの電圧に実質的に等しい場合においてコレクタＣ１とベースＢとの接合面がアバランシェ降伏する、
という程度の電圧であったとする。
【００７８】
この場合は、入力端Ｅｉｎが実質的に開放されている場合や、入力端Ｅｉｎがグラウンドと実質的に同電位である場合も、トランジスタＱのベースＢ−エミッタＥ間には、エミッタＥの電位に対するベースＢの電圧によって決まる一定量のベース電流が流れる。
この結果、コレクタＣ１−ベースＢ間（及び抵抗器ＲＬ）には、入力端ＥｉｎからベースＢに供給された電圧及び抵抗器ＲＬ、ＲＦの抵抗値により定まる一定の大きさの電流が流れる。
【００７９】
また、入力端Ｅｉｎをグラウンドより低電位とすると、トランジスタＱのベースＢからエミッタＥへと正孔が移動して、ベースへの正孔の蓄積が妨げられる。しかし、ベースＢになお蓄積されている正孔の量が、コレクタＣ１−ベースＢ間の接合面をアバランシェ降伏させるに足る量であれば、第１のバイポーラトランジスタはオンし、コレクタＣ１−ベースＢ間には、なお電流が流れる。
そして、入力端Ｅｉｎがグラウンドより低電位である状態でコレクタＣ１−ベースＢ間（及び抵抗器ＲＬ）に流れる電流の大きさも、入力端ＥｉｎからベースＢに供給された電圧及び抵抗器ＲＬ、ＲＦの抵抗値により定まる一定の値となる。
【００８０】
従って、この増幅回路は、電源電圧が（ｃ１）として上述した条件を満たす場合、入力端Ｅｉｎの電圧がグラウンドの電位を基準として正極性でない場合も、入力端Ｅｉｎに印加された電圧を増幅することができる。
【００８１】
なお、この発明の実施の形態に係る定電圧回路、スイッチング回路及び増幅回路を構成するトランジスタの構成は、上述のものに限られない。
例えば、図１の定電圧回路、図２のスイッチング回路及び図３の増幅回路において、トランジスタＱのコレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｐ型、ｎ型及びｐ型であってもよい。
【００８２】
ただし、トランジスタＱのコレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図１の定電圧回路、図２のスイッチング回路及び図３の増幅回路のいずれにおいても、電源ＤＣＶの正極が接続されるべき箇所には電源ＤＣＶの負極を接続し、電源ＤＣＶの負極が接続されるべき箇所には電源ＤＣＶの正極を接続するものとする。
【００８３】
コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合におけるトランジスタＱの動作は、コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になる点と、ベースＢに蓄積されるキャリアが正孔ではなく電子となる点とを除き、コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥの導電型がそれぞれｎ型、ｎ型、ｐ型及びｎ型である場合のトランジスタＱの動作と実質的に同一である。
【００８４】
ただし、コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥと、トランジスタＱの外部との間に流れる電流の向きが逆になるため、コレクタＣ１、サブコレクタＣ２、ベースＢ及びエミッタＥの導電型が、それぞれｐ型、ｐ型、ｎ型及びｐ型である場合、図２のスイッチング回路において、トランジスタＱのコレクタＣ１−エミッタＥ間をオン及びオフするには、制御端Ｅｃｏｎｔに印加する電圧はエミッタＥの電位に対して負極性である必要がある。
またこの場合、図３の増幅回路において、電源電圧が上述の（ｃ１）の条件を満たす場合以外では、入力端Ｅｉｎに印加される電圧が増幅されるためには、入力端Ｅｉｎに印加する電圧は、エミッタＥの電位に対して負極性である必要がある。
【００８５】
また、トランジスタＱは、例えば図４に示すように、ベースＢ−エミッタＥ間の接合面の面積が、ベースＢ−コレクタＣ１間及びベースＢ−サブコレクタＣ２間の接合面の面積より小さくなっていてもよい。
【００８６】
これにより、エミッタＥからベースＢを介してコレクタＣ１やサブコレクタＣ２に注入するキャリアの量は、わずかなベース電流により制御することができる。すなわち、トランジスタＱのベースＢの入力インピーダンスは大きくなり、また電流増幅率が大きくなる。
なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、コレクタＣ１やサブコレクタＣ２に流れるサブコレクタ電流として吸収される。
【００８７】
また、ベースＢ−エミッタＥ間の接合面の面積を小さくすることにより、これらの部分が形成するコンデンサが有する接合容量も小さくなる。このため、図４のトランジスタＱでは、良好な周波数特性を得ること（すなわち、高いトランジション周波数を得ること）もできる。
【００８８】
従って、図４のトランジスタＱより構成された図２のスイッチング回路のスイッチングの速度は向上し、また、図４のトランジスタＱより構成された図３の増幅回路の周波数特性は良好となる。
また、図４のトランジスタＱより構成された図２のスイッチング回路はわずかなベース電流によっても制御され、また、図４のトランジスタＱより構成された図３の増幅回路の入力インピーダンスは大きくなり、電流増幅率も大きくなる。
【００８９】
また、従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図４に示すトランジスタＱは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【００９０】
【発明の効果】
以上説明したように、この発明によれば、耐圧が大きく、スイッチングが高速でタイミングのずれが少なく、電力の損失が少ないスイッチング回路が実現される。
また、この発明によれば、耐圧及び増幅率が大きく、歪みや電力の損失が少ない増幅回路も実現される。
【図面の簡単な説明】
【図１】定電圧回路の構成を示す回路図である。
【図２】この発明の実施の形態にかかるスイッチング回路の構成を示す回路図である。
【図３】この発明の実施の形態にかかる増幅回路の構成を示す回路図である。
【図４】図１、図２及び図３のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
Ｑ                        トランジスタ
Ｂ                        ベース
Ｃ１                      コレクタ
Ｃ２                      サブコレクタ
Ｅ                        エミッタ
ｔＢ                      ベース端子
ｔＣ１                    コレクタ端子
ｔＣ２                    サブコレクタ端子
ｔＥ                      エミッタ端子
Ｒ、ＲＦ、ＲＬ            抵抗器
【図１】
0003662442.tif 000002
【図２】
0003662442.tif 000003
【図３】
0003662442.tif 000004
【図４】
0003662442.tif 000005