(57)【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体チップと、
前記半導体チップ主面に形成された複数の接続電極と、
前記半導体チップ主面の前記接続電極が形成されている領域以外の領域を被覆するフォトレジスト膜からなる第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記接続電極に電気的に接続された内部配線と、
前記内部配線の一部を底部に露出させたコンタクト孔を有し、前記内部配線と前記第１の絶縁膜を被覆するフォトレジスト膜からなる第２の絶縁膜と、
前記コンタクト孔の側面及び底部にスパッタリング形成されたバリアメタル層及びこのバリアメタル層上のシード層からなる複合膜と、
前記複合膜上であって前記コンタクト孔底部に形成された銅メッキ膜と、
前記コンタクト孔内に埋め込み形成された外部接続端子とを備えていることを特徴とする半導体装置。
【請求項２】
半導体素子が形成された半導体チップ主面に複数の接続電極を形成する工程と、
半導体チップ主面に第１の感光性レジストを塗布し、露光し、現像することにより、前記接続電極部分を露出させ、その他の領域を被覆する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上及びこの第１の絶縁膜から露出している前記接続電極上に所定形状の内部配線を形成する工程と、
前記第１の絶縁膜上及び前記内部配線上に第２の感光性レジストを塗布し、露光し、現像することにより前記内部配線の一部が底部に露出するコンタクト孔を有する第２の絶縁膜を形成する工程と、
前記コンタクト孔の側面及び底部にバリアメタル層及びこのバリアメタル層上のシード層からなる複合膜をスパッタリングにより形成する工程と、
前記複合膜上であって、前記コンタクト孔底部に銅メッキ膜を形成する工程と、
前記コンタクト孔に外部接続端子を埋め込み形成させる工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項３】
前記外部接続端子を形成する工程において、前記コンタクト孔に外部接続端子材料を埋め込む工程と、リフロー処理により前記外部接続端子材料をボール状に形成する工程とを有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記内部配線の材料の融点より前記外部接続端子材料の融点の方が低いことを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、とくに、半導体チップ上に直接、外部接続端子を形成するＣＳＰタイプの半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年半導体チップとほぼ同じ大きさを持つ半導体装置がチップサイズパッケージ（ＣＳＰ：Chip Size/scale Package ）などと呼ばれ注目されている。図１１は、その一例である。この半導体装置は、配線基板３０とこれよりややサイズの小さい半導体チップ３１とを一体化してなるものである。配線基板３０は、主面に内部配線と接続電極が形成されており、これらと電気的に接続されたボール状の外部接続端子３５が裏面に形成されている。半導体チップ３１は、絶縁性接着剤３３で配線基板３０の主面に形成されており、半導体チップ３１に形成されている接続電極（図示せず）は、ボンディングワイヤ３２によって配線基板３０に形成された接続電極（図示せず）に電気的に接続されている。半導体チップ３１は、接着剤３３やボンディングワイヤ３２にとともにエポキシ樹脂などの封止体３４により封止されている。
【０００３】
このタイプの半導体装置は、半導体ウェーハにトランジスタや集積回路などの半導体素子を形成してから分離切断して複数の半導体チップを形成し、各々の半導体チップを取り付けた各配線基板に対して外部接続端子を取り付けて製品を完成させていた。この半導体装置は、半導体ウェーハを半導体チップに分離切断してから製品まで幾つかの工程を必要としており、製造工程が複雑である。
このような複雑な工程を有する上記半導体装置に対して、さらにＣＳＰタイプの中でも、半導体ウェーハ上に直接、外部接続端子を形成する半導体装置が開発された。この半導体装置荷用いられる半導体チップは、小型化を可能にするベアチップと信頼性を保証するパッケージの両方の利点を持ち、さらに、ウェーハ工程が組立工程を兼ねる（半導体ウェーハを半導体チップに分離切断したときに製品となっている）という、究極の半導体装置としてとくに注目されている。
半導体チップとほぼ同じ大きさを持つ半導体装置の中でも半導体ウェーハ上に直接外部接続端子を形成する半導体装置の製造方法は、例えば、“Ball Grid Array Package:Market and Technology Developments”（TechSearch International,Inc.,p.10-11,1994) に記載されているように公知である。
【０００４】
次に、図１２乃至図１５を参照して上記半導体ウェーハに直接外部接続端子を形成する半導体装置の製造方法を説明する。図１２乃至図１４は、パッドが形成されている半導体ウェーハに外部接続端子を取り付けるまでの製造工程断面図、図１５は、その製造工程フロー図である。まず、半導体ウェーハ３６にスピンコート法でポリイミド膜３９を３μｍ程度堆積させる（１）。半導体ウェーハ３６は、主面にアルミニウムなどの金属からなる接続電極（パッド）３７が形成されている。そして、この主面は、パッド３７が形成された領域を除いて窒化シリコン（ＳｉＮ）などのパッシベーション膜３８が形成されている。ポリイミド膜３９は、このパッシベーション膜３８の上に形成されている。次に、ポリイミド膜３９の上にフォトレジスト膜４０を形成し、これをパターニングしてパッド３７が形成された領域を開口する（図１２）。パターニングされたフォトレジスト膜４０をマスクにしてポリイミド膜３９をエッチングして内部にパッド３７が露出しているコンタクト孔４１を形成する（２）。次に、フォトレジスト膜４０を取り除いてからポリイミド膜３９上とコンタクト孔４１内のパッド３７上に、例えば、Ｔｉ／Ｗなどのバリアメタル層及び、例えば、Ｃｕからなるシード層から構成された複合膜４２を薄くスパッタリング形成する（３）。
【０００５】
次に、ポリイミド膜４０及び複合膜４２の上にフォトレジスト膜４３を形成し、これをパターニングして内部配線を形成するマスクとする。そして、このマスクを用いて内部配線を構成するＣｕ膜４４及びその上に形成され接着層となるＮｉ膜４５をメッキ形成する（図１３）（４）。次に、フォトレジスト膜４３を取り除き、ポリイミド膜３９に形成された複合膜４２の上記内部配線に被覆されていない露出した部分をエッチング除去する（５）。次に、内部配線とポリイミド膜３９の上に、再度スピンコート法でポリイミド膜４６を３ｕｍ程度堆積させる（６）。次に、ポリイミド膜４６の上にフォトレジスト膜（図示せず）を形成し、これをパターニングして内部配線のＮｉ膜４５が形成された領域を開口する。パターニングされたフォトレジスト膜をマスクにしてポリイミド膜４６をエッチングして内部にＮｉ膜４５が露出しているコンタクト孔４７を形成する（７）。次に、フォトレジスト膜を取り除いてからポリイミド膜４６上とコンタクト孔４７内のＮｉ膜４５上に、例えば、Ｔｉなどのバリアメタル層及び、例えば、Ｃｕからなるシード層から構成された複合膜４８を薄くスパッタリング形成する（８）。さらに、複合膜４８上にＣｕ膜４９をメッキし、その上にＳｎＰｂソルダー膜５０を形成する。そして、この上にパターニングされたフォトレジスト膜（図示せず）を形成する（９）。次に、Ｃｕ膜４９及びソルダー膜５０をエッチングして所定の形状にパターニングする（１０）。次に、複合膜４８をエッチング除去してからソルダー膜５０をリフローしてＣｕ膜４９とＳｎＰｂ膜５０からなる外部接続端子（バンプ電極）を形成する（図１４）（１１）。
【０００６】
【発明が解決しようとする課題】
以上のように、従来の方法では、フォトレジストを用いるＰＥＰ(Photo Engraving Process) 工程を多用し、さらに絶縁膜をエッチングしなければならないので工程が複雑であり、コストが高く、製造時間が長いという問題があった。
本発明は、このような事情によりなされたものであり、製造工程を簡略化し資材を有効に利用することができる半導体装置及びその製造方法を提供する。
【０００７】
【課題を解決するための手段】
本発明は、半導体チップとほぼ同じ大きさを持つＣＳＰタイプの半導体装置に係り、半導体チップ主面に形成された接続電極と、やはりこの主面に形成された外部接続端子とを電気的に接続する内部配線にスクリーン印刷により形成された配線を用い、スクリーン印刷に利用したフォトレジストは絶縁膜に用いることを特徴とする。ウェーハ工程が組立工程を兼ねるとともに、フォトレジストを絶縁膜に用いるので資材を有効に利用することができかつ製造時間を短縮することが可能になる。
本発明の半導体装置は、半導体素子が形成された半導体チップと、前記半導体チップ主面に形成された複数の接続電極と、前記半導体チップ主面の前記接続電極が形成されている領域以外の領域を被覆するフォトレジスト膜からなる第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記接続電極に電気的に接続された内部配線と、前記内部配線の一部を底部に露出させたコンタクト孔を有し、前記内部配線と前記第１の絶縁膜を被覆するフォトレジスト膜からなる第２の絶縁膜と、前記コンタクト孔の側面及び底部にスパッタリング形成されたバリアメタル層及びこのバリアメタル層上のシード層からなる複合膜と、前記複合膜上であって前記コンタクト孔底部に形成された銅メッキ膜と、前記コンタクト孔内に埋め込み形成された外部接続端子とを備えていることを特徴としている。
【０００８】
本発明の半導体装置の製造方法は、半導体素子が形成された半導体チップ主面に複数の接続電極を形成する工程と、半導体チップ主面に第１の感光性レジストを塗布し、露光し、現像することにより、前記接続電極部分を露出させ、その他の領域を被覆する第１の絶縁膜を形成する工程と、前記第１の絶縁膜上及びこの第１の絶縁膜から露出している前記接続電極上に所定形状の内部配線を形成する工程と、前記第１の絶縁膜上及び前記内部配線上に第２の感光性レジストを塗布し、露光し、現像することにより前記内部配線の一部が底部に露出するコンタクト孔を有する第２の絶縁膜を形成する工程と、前記コンタクト孔の側面及び底部にバリアメタル層及びこのバリアメタル層上のシード層からなる複合膜をスパッタリングにより形成する工程と、前記複合膜上であって、前記コンタクト孔底部に銅メッキ膜を形成する工程と、前記コンタクト孔に外部接続端子を埋め込み形成させる工程とを備えていることを特徴としている。
【０００９】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
図１は、半導体装置の断面図である。半導体基板１の主面にはアルミニウムなどの金属からなる接続電極（電極パッド）２が形成されている。そして、この主面上には接続電極２が形成された領域を除いて窒化シリコン（ＳｉＮ）などのパッシベーション膜９が形成されている。パッシベーション膜９の上にはフォトレジスト膜からなる第１の絶縁膜３が形成されている。第１の絶縁膜３及びパッシベーション膜９には、接続電極２を露出させるコンタクト孔が形成されている。第１の絶縁膜３の上にはバリアメタル層とシード層との複合膜２１を介してスクリーン印刷で形成された内部配線６が形成されている。内部配線６は、コンタクト孔にも延在し、接続電極２と電気的に接続されている。第１の絶縁膜３及び内部配線６の上にはフォトレジスト膜からなる第２の絶縁膜７が形成されている。第２の絶縁膜７にはコンタクト孔が形成されていてその中に内部配線６の一部が露出している。このコンタクト孔から突出し、内部配線の露出部分にバリアメタル層とシード層との複合膜２２を介して形成された外部接続端子が形成されている。Ｓｎ−Ｐｂ半田からなる外部接続端子（バンプもしくはハンダボール）８は、複合膜２２の上に形成されたＣｕ膜８１上に形成されている。
【００１０】
本発明の半導体チップとほぼ同じ大きさを持つＣＳＰタイプの半導体装置は、半導体チップ主面に形成された接続電極と、やはりこの主面に形成された外部接続端子とを電気的に接続する内部配線にスクリーン印刷により形成された配線を用い、スクリーン印刷に利用したフォトレジストは第１及び第２の絶縁膜に用いるので資材を有効利用することができる。
次に、図１乃至図９を参照して半導体装置の製造工程を説明する。図は、いずれも半導体装置の製造工程断面図である。半導体基板は、ウェーハの状態で処理され、シリコンなどの半導体基板１は、半導体チップを表わしている。まず、Ａｌを１ｗｔ％及びＳｉを０．５ｗｔ％含有するＣｕから構成され厚さが１μｍの接続電極２を半導体基板１の主面に形成する。接続電極２は、半導体基板１に形成されたトランジスタや半導体集積回路などの半導体素子に電気的に接続されている。次に、この主面上に接続電極２が形成された領域を除いて窒化シリコン（ＳｉＮ）などのパッシベーション膜９を形成する（図２）。次に、半導体基板１主面上に接続電極２を被覆するようにフォトレジスト膜３を塗布する。
【００１１】
つまり、ウェーハ全面、すなわち半導体基板１主面全面に感光性で熱硬化性のノボラック樹脂系ポジタイプ液状レジストをスピンコート法により塗布し、これを加熱処理して硬化しフォトレジスト膜３を均一に形成する。なお、ノボラック樹脂系のポジタイプ液状レジストは、フェノール樹脂の一種でフェノール類とホルムアルデヒドを酸触媒の存在下で縮合する。さらにこれはアセトンやアルコールなどに溶すことができる（図３）。
次に、フォトレジスト膜３をフォトマスクを用いてＰＥＰ(Photo Engraving Process) 処理（露光・現像処理）を行ってフォトレジスト膜３にコンタクト孔を形成し、このコンタクト孔内に接続電極２を露出させる（図４）。
次に、フォトレジスト膜３上とコンタクト孔内の接続電極２上に、例えば、Ｔｉ／Ｗなどのバリアメタル層及び、例えば、Ｃｕからなるシード層から構成された複合膜２１を薄くスパッタリング形成する（図５）。この実施例では、接続電極２上にバリアメタル層及びシード層を形成しているが、本発明はこれに限定されずこれらの層を形成しない場合もある。
【００１２】
次に、通常のスクリーン印刷方式と同様にスクリーンマスク４を乗せスキージ（ゴム製）５を用いてＣｕ（融点は１０６５℃）で構成された配線材料、すなわち、粒度の小さいＣｕ粒子を含む導電ペースト（銅ペースト）６′を半導体基板１主面の複合膜２１上に印刷する。銅ペースト６′を複合膜２１に塗布し、スキージ５をスクリーンマスク４上を移動させることにより印刷が行われる。銅ペースト６′は、フォトレジスト膜３のコンタクト孔内にも充填されるので接続電極２上にも印刷されることになる。スクリーン印刷された半導体基板１は、スクリーンマスク４を外してから加熱炉に入れられ７００℃〜８００℃程度の温度で焼成される。この焼成により銅ペースト６′からＣｕを主成分とする内部配線６が形成される（図６）。次に、半導体基板１主面の全面に半導体基板１主面全面に内部配線６及びフォトレジスト膜３を被覆するように感光性で熱硬化性ノボラック樹脂系ポジタイプ液状レジストをスピンコート法により塗布し、これを加熱処理して硬化することによりフォトレジスト膜７を均一に形成する（図７）。
次に、フォトレジスト膜７をフォトマスクを用いてＰＥＰ処理（露光・現像処理）を行ってフォトレジスト膜７にコンタクト孔を形成し、このコンタクト孔内に内部配線６を部分的に露出させる（図８）。このコンタクト孔には外部接続端子（外部接続ハンダボール）が形成される。
【００１３】
次に、露出している内部配線６とフォトレジスト膜７の上に、例えば、Ｔｉなどのバリアメタル層及び、例えば、Ｃｕなどからなるシード層から構成された複合膜２２を薄くスパッタリング形成する（図９）。本発明においてはこの複合膜は形成しなくても良い。次に、複合膜２２上にＣｕ膜２３をメッキ形成する（このＣｕ膜も必要によっては使用しなくても良い）。次に、外部接続用コンタクト孔にハンダペーストを埋め込み、これをリフローして外部接続端子（外部接続ハンダボール）８をそのコンタクト孔に形成する。ハンダペーストは、６４ｗｔ％Ｓｎ及び３７ｗｔ％の組成物からなる、いわゆる、共晶ハンダ（融点；１８３℃）で構成されている。さらにリフローは、例えば、２００℃、３０分、Ｎ2 雰囲気中という条件下で行われる。
【００１４】
次に、図１０を参照して半導体装置を製造する工程を説明する。図は、ウェーハから製品としての半導体チップを形成するまでの工程フロー図である。
まず、シリコンなどからなるウェーハを用意し（▲１▼）、その各チップ領域毎にトランジスタや半導体集積回路などの半導体素子を形成する（▲２▼）。チップには半導体素子に電気的に接続された接続電極が形成され、この接続電極に電気的に接続された内部配線がスクリーン印刷により形成される。層間絶縁膜にはフォトレジスト膜を利用する（▲３▼）。次に、ウェーハの内部配線に接続するようにハンダボールといわれる外部接続端子を形成する（▲４▼）。次に、ウェーハにスクライブラインを入れて切断し、複数のチップを形成する（▲５▼）。形成されたチップを製品とする（▲６▼）。
本発明は、以上の実施例に限定されず、様々な実施例が考えられる。
内部配線の材料にはＣｕを用いたが、本発明は、Ｃｕに限らず、外部接続端子材料よりも融点が高く半導体チップに要求される電気抵抗、信頼性などを満足すれば良い。その材料としては、例えば、Ａｌ（融点は、６６０℃である）、Ｔｉ（融点は、１８２０℃である）などがある。
【００１５】
前述の実施例において、フォトレジスト材料には、ノボラック樹脂系ポジタイプの液状レジストを用いたが、他のポジタイプの液状レジストあるいはアクリル樹脂系などのネガタイプの液状レジストでもよい。さらに、ポジタイプ及びネガタイプの液状レジストとしては、上記材料以外に、エポキシ樹脂系、ビフェニル樹脂系、フェノール樹脂系、シリコーン樹脂系、ポリエステル樹脂系などがもちいられる。
本発明に用いるレジストの形態は、液状であるが、シート状でもよい。また、レジストの硬化方法は、加熱を用いたが、光などによる硬化方法もある。
【００１６】
【発明の効果】
本発明は、以上の構成により、半導体チップとほぼ同じ大きさを持つ半導体装置における半導体チップ上の接続電極と外部接続端子とを電気的に接続する内部配線の作成工程を簡略化でき、さらに半導体装置の製造コスト、製造時間を低減できるとともに資材を有効に利用することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図。
【図２】本発明の半導体装置の製造工程断面図及び平面図。
【図３】本発明の半導体装置の製造工程断面図。
【図４】本発明の半導体装置の製造工程断面図及び平面図。
【図５】本発明の半導体装置の製造工程断面図。
【図６】本発明の半導体装置の製造工程断面図及び平面図。
【図７】本発明の半導体装置の製造工程断面図。
【図８】本発明の半導体装置の製造工程断面図及び平面図。
【図９】本発明の半導体装置の製造工程断面図。
【図１０】本発明の半導体装置の製造工程フロー図。
【図１１】従来の半導体装置の断面図。
【図１２】従来の半導体装置の製造工程断面図。
【図１３】従来の半導体装置の製造工程断面図。
【図１４】従来の半導体装置の製造工程断面図。
【図１５】従来の半導体装置の製造工程フロー図。
【符号の説明】
１・・・半導体基板、    ２・・・接続電極、    ３、７・・・フォトレジスト膜、    ４・・・スクリーンマスク、    ５・・・スキージ、    ６・・・内部配線、    ６′・・・銅ペースト、    ８・・・外部接続端子（バンプもしくはハンダボール）、    ９・・・パッシベーション膜、    ２１、２２・・・複合膜、    ２３・・・Ｃｕ膜。
【図１】
0003640781.tif 000002
【図２】
0003640781.tif 000003
【図３】
0003640781.tif 000004
【図４】
0003640781.tif 000005
【図５】
0003640781.tif 000006
【図６】
0003640781.tif 000007
【図７】
0003640781.tif 000008
【図８】
0003640781.tif 000009
【図９】
0003640781.tif 000010
【図１０】
0003640781.tif 000011
【図１１】
0003640781.tif 000012
【図１２】
0003640781.tif 000013
【図１３】
0003640781.tif 000014
【図１４】
0003640781.tif 000015
【図１５】
0003640781.tif 000016