(57)【特許請求の範囲】
【請求項１】
半導体基板上に複数の感光画素を配列し光電変換した信号電荷を蓄積する信号電荷蓄積部及び蓄積した信号電荷量を読み出すための信号読み出し部を有する固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により光電変換時間を制御して駆動された固体撮像素子の出力信号を処理する信号処理回路と、を備えた固体撮像装置において、
前記駆動回路は、固体撮像素子から光電変換時間の長い第１の信号を得るための第１のパルスと固体撮像素子から光電変換時間の短い第２の信号を得るための第２のパルスを発生するパルス発生回路を有し、第１のパルスと第２のパルスで固体撮像素子を駆動し、前記固体撮像素子の信号読み出し部であるゲート電極に所定の電圧を印加して第１の信号の所定レベル以上を読み出しクリップし、クリップした第１の信号と第２の信号と加算し、加算した信号を固体撮像素子から信号処理回路へ出力するものであり、
前記信号処理回路は、前記加算した信号を増幅して出力する際に、前記クリップレベルの上下で増幅率を変えると共に、前記クリップレベルよりも大きいレベルで増幅率を変えることにより、第２の信号に対する実質的な増幅率を複数に分けて異ならせ、少なくとも一部を第１の信号に対する実質的な増幅率よりも大きくし、かつ加算した信号レベルの増大に伴い増幅率が順次小さくなるよう設定したものであることを特徴とする固体撮像装置。
【請求項２】
前記固体撮像素子は複数フィールド周期で動作し、前記感光画素の光電変換時間の制御はフィールド単位で光電変換時間の長い第１の信号と光電変換時間の短い第２の信号を交互に出力するものであることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により光電変換時間を制御して駆動された固体撮像素子の出力信号を処理する信号処理回路と、を備えた固体撮像装置において、
前記駆動回路は、固体撮像素子から光電変換時間の長い第１の信号を得るための第１のパルスと固体撮像素子から光電変換時間の短い第２の信号を得るための第２のパルスを発生するパルス発生回路を有し、第１のパルスと第２のパルスで固体撮像素子を駆動し、固体撮像素子より得られた第１の信号と第２の信号を信号処理回路へ出力するものであり、
前記信号処理回路は、第２の信号に対する増幅率を第１の信号に対する増幅率より大きく設定して各々の信号を増幅し、増幅した第１の信号と第２の信号を加算して１つの信号に合成するものであることを特徴とする固体撮像装置。
【請求項４】
半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により光電変換時間を制御して駆動された固体撮像素子の出力信号を処理する信号処理回路と、を備えた固体撮像装置において、
前記駆動回路は、固体撮像素子から光電変換時間の長い第１の信号を得るための第１のパルスと固体撮像素子から光電変換時間の短い第２の信号を得るための第２のパルスを発生するパルス発生回路を有し、第１のパルスと第２のパルスで固体撮像素子を駆動し、固体撮像素子より得られた第１の信号と第２の信号を信号処理回路へ出力するものであり、
前記信号処理回路は、第２の信号に対する実質的な増幅率を複数に分けて異ならせ、少なくとも一部を第１の信号に対する実質的な増幅率よりも大きくし、かつ第２の信号レベルの増大に伴い増幅率が順次小さくなるよう設定し、増幅した第１の信号と第２の信号を加算して１つの信号に合成するものであることを特徴とする固体撮像装置。
【請求項５】
前記固体撮像素子は出力回路を２つ備え、第１の出力回路から第１の信号を出力し第２の出力回路から第２の信号を出力し、該出力した第１及び第２の信号を前記信号処理回路へ入力するものであることを特徴とする請求項３又は４記載の固体撮像装置。
【請求項６】
前記信号処理回路は、第１の信号出力を高レベルクリップ回路によって、所定以上の信号レベルをクリップし、クリップした第１の信号と第２の信号を加算して１つの信号に合成することを特徴とする請求項３又は４記載の固体撮像装置。
【請求項７】
請求項１〜６の何れかに記載の固体撮像装置と、前記固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、前記固体撮像素子の受光部に被写体の像を結像するレンズと、前記同期パルス発生回路からの同期パルスに応じて動作し、前記信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする撮像システム。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、固体撮像装置に係わり、特に感光画素の光電変換時間を異ならせて動解像度の向上をはかった固体撮像装置とそれを用いた撮像システムに関する。
【０００２】
【従来の技術】
ＣＣＤ（電荷転送素子）等を用いた固体撮像素子は、小型，軽量，高信頼性，保守がしやすい等の多くの特徴があり、広い分野の電子式カメラに応用されている。また、最近ではＨＤ−ＴＶカメラ（高精細テレビジョンカメラ）用としても開発され、実用化されている。
【０００３】
ＨＤ−ＴＶカメラでは、多画素，ワイド画面（アスペクト比９：１６）で高精細な画像が得られているため、動いている被写体を撮像した時に、システムによる動解像度の劣化が著しく、画質を大幅に低下させる。この対策として従来、ＮＴＳＣ方式では固体撮像素子の感光画素の光電変換時間を可変する電子シャッタ動作が採用されている。しかしながら、電子シャッタ動作では信号量が減少するため、Ｓ／Ｎが劣化する問題がある。この問題を以下に、簡単に説明する。
【０００４】
標準動作では、撮像素子の感光画素の光電変換時間を１／６０秒として動作させている。この時間に被写体が移動すると、モニタ再生像上で動いた被写体がボケてしまい、システム上の動解像度が劣化する。この対策として電子シャッタ動作により、例えば光電変換時間を１／１０（通常１／１２５〜１／１０００秒に可変できる）として動作させる。この場合、光電変換時間が１／１０となり信号量も１／１０と大幅に減少するため、Ｓ／Ｎが大幅に劣化する。
【０００５】
【発明が解決しようとする課題】
このように現在のテレビカメラでは、動いている被写体を撮像した時にシステムによる動解像度の劣化が発生し、画質を著しく低下させる。特に次世代のＨＤ−ＴＶカメラでは、ワイド画面で高精細な画像が得られるため、動解像度の劣化による画質はさらに悪くなる。この対策として電子シャッタ動作があるが、感度が低下するためゲインアップによるノイズの増加や、レンズ絞りを開くことにより焦点深度が浅くなるなどの問題がある。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、Ｓ／Ｎの劣化を抑えて動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置とそれを用いた撮像システムを提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、次のような構成を採用している。
即ち本発明（請求項１）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第２の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第２の信号に対する増幅率を第１の信号に対する増幅率より大きく設定した信号処理回路とを具備してなることを特徴とする。
【０００８】
また本発明（請求項２）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第２の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第２の信号に対する増幅率を複数に分けて異ならせ、少なくとも一部を第１の信号に対する増幅率よりも大きくし、かつ加算した信号レベルの増大に伴い増幅率が順次小さくなるよう設定した信号処理回路とを具備してなることを特徴とする。
【０００９】
また本発明（請求項４）は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする。
【００１０】
ここで、本発明の望ましい実施態様としては、次のものがあげられる。
(1) 固体撮像素子はフィールド周期で動作し、フィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力する。
(2) 固体撮像素子はフィールド周期で動作し、各フィールドにおいて光電変換時間の長い信号と光電変換時間の短い信号を出力する。
(3) 固体撮像素子は複数フィールド周期で動作し、複数フィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力する。例えば、２フィールドで１フレームを構成し、フレーム単位で１フィールド期間蓄積した信号と２フィールド期間蓄積した信号を交互に出力する。
(4) 固体撮像素子は垂直方向に隣接する２画素の信号を加算するものであり、各画素はフィールド毎に光電変換時間が長いものと短いものに交互に切り替わり、かつ隣接する加算画素では光電変換時間が異なっている。
【００１１】
また本発明（請求項５）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号と光電変換時間の短い第２の信号を別々に出力する手段と、第２の信号に対する増幅率を第１の信号に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して１つの信号にする信号処理回路とを具備してなることを特徴とする。
【００１２】
また本発明（請求項６）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に、垂直方向に隣接する画素の一方の光電変換時間をＴb 、他方の光電変換時間をＴa ＋Ｔc （＝Ｔb ）に設定し、かつフィールド毎に各々の画素で光電変換時間をＴb とＴａ＋Ｔc に交互に切り替える駆動回路と、光電変換時間Ｔb で得られる信号Ｑb 及び光電変換時間Ｔc で得られる信号Ｑc を加算した信号Ｑb ＋Ｑc と光電変換時間Ｔa で得られる信号Ｑa とを別々に出力する手段と、信号Ｑa に対する増幅率を信号Ｑb ＋Ｑc に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して１つの信号にする信号処理回路とを具備してなることを特徴とする。
【００１３】
また本発明（請求項７）は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする。
【００１４】
ここで、本発明の望ましい実施態様としては、次のものがあげられる。
(1) 水平方向に隣接する感光画素間には感光画素の信号電荷を垂直方向に転送する垂直ＣＣＤがそれぞれ配置され、これらの垂直ＣＣＤの端部には、垂直ＣＣＤで転送された信号電荷を水平方向に転送するための水平ＣＣＤが２本配置されていること。
(2) 垂直方向に隣接する感光画素の一方の光電変換時間が長く、他方の光電変換時間が短いこと。
(3) 垂直方向に隣接する感光画素の一方の光電変換時間が長く、他方の光電変換時間が短く、かつ各々の画素においてフィールド毎に光電変換時間が交互に切り替えられること。
【００１５】
【作用】
本発明（請求項１〜４）によれば、固体撮像素子の駆動において電子シャッタ動作を利用しているため、動いている被写体を撮像した時に発生する動解像度の劣化が防止できる。さらに、固体撮像素子の信号処理において、光電変換時間が短い信号に対する増幅率を上げることにより、モニタ再生画像で目立ちやすい小信号レベルのノイズを増加させないため、Ｓ／Ｎの劣化を防止できる。つまり、従来の電子シャッタ動作とは異なり、Ｓ／Ｎの劣化を招くことなく動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。
【００１６】
また本発明（請求項５〜７）によれば、固体撮像素子では光電変換時間が短い信号で動解像度の良い信号が得られ、光電変換時間が長い信号でＳ／Ｎの良い信号が得られる。この２つの信号を信号処理回路で加算する時、ノイズがモニタ再生画像で目立ちやすい小信号レベルではＳ／Ｎの良い信号成分を多くすることでＳ／Ｎの劣化を防止する。さらに、ノイズがモニタ再生画像で目立ち難い大きな信号レベルでは動解像度が良い信号成分を多くする。このようにして、Ｓ／Ｎの劣化を抑えて動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。
【００１７】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
（実施例１）
図１は本発明の第１の実施例に係わる固体撮像装置を示す概略構成図であり、撮像素子部と信号処理部を示している。撮像素子部はＦＩＴ−ＣＣＤとなっており、感光画素ＰＤ、イメージ部の信号電荷転送部である垂直ＣＣＤ（Ｉ−ＣＣＤ）、１フィールド期間のメモリ部（Ｍ）、信号電荷を排出するためのドレイン（ＩＤ）、メモリ部（Ｍ）と水平ＣＣＤ（Ｈ−ＣＣＤ）間の分離ゲート（ＢＧゲート）、出力信号リセットトランジスタ（Ｒ）、オンチップアンプ（Ａ）などで構成される。
【００１８】
また、ＦＩＴ−ＣＣＤの出力信号ＳigOSの信号処理回路（信号再生回路）は、増幅率の異なるＡ1 ，Ａ2 のアンプと、その出力を切換えて１つの信号とするスイッチＳ1 ，Ｓ2 と、入力信号ＳigOSの所定レベルを検出するコンパレータＣと、コンパレータＣの出力を反転するインバータＮと、出力信号ＳigM の高レベルをクリップするホワイトクリップ（Ｗ．ＣＬＩＰ）回路で構成されている。
【００１９】
イメージ部は４相の駆動パルス（φＩ1 〜φＩ4 ）、ストレージ部も４相の駆動パルス（φＳ1 〜φＳ4 ）、また水平ＣＣＤは２相パルス（φＨ1 、φＨ2 ）で駆動される。これらの駆動パルスは、図示しない駆動回路から供給される。
【００２０】
このＦＩＴ−ＣＣＤでは、感光画素ＰＤ部で光電変換時間Ｔa ，Ｔb の期間蓄積した信号電荷を第１の信号読出し及び第２の信号読出しでＩ−ＣＣＤ部へ転送する。感光画素ＰＤの光電変換時間は、第１フィールドではＰＤ1 がＴb 期間、ＰＤ3 がＴa 期間とし、第２フィールドではＰＤ1 がＴa 期間、ＰＤ3 がＴb 期間とし、信号電荷の蓄積を行う。
【００２１】
本実施例におけるＦＩＴ−ＣＣＤの第（Ｉ）の動作方式を図２に示す。ＶBLはブランキング信号、φＩ1 ，φＩ3 はイメージ部の感光画素ＰＤ1 ，ＰＤ3 から信号を垂直ＣＣＤ（Ｉ−ＣＣＤ）に転送するゲートとＩ−ＣＣＤの４相駆動の転送ゲートを兼ねた電極に印加するパルス、ＰＤ1 ，ＰＤ3 はそれぞれ感光画素ＰＤ1 ，ＰＤ3 の信号電荷量を示している。
【００２２】
第１フィールド期間にＰＤ1 に蓄積された信号電荷Ｑは、φＩ1 のＰ11パルスでＩ−ＣＣＤに読出され、高速転送排出パルスＳＯによってＦＩＴ−ＣＣＤのＩＤ部より排出される。従って、信号として用いるＱb 電荷はＰ11とＰ12期間のＴb 期間のみ蓄積される。ＰＤ3 における信号電荷Ｑa は、φＩ3 のＰ32パルスからＰ33パルスのＴa 期間蓄積される。
【００２３】
そして、Ｐ12，Ｐ33のパルスでＩ−ＣＣＤに読出されＩ−ＣＣＤで加算される。さらに、高速フレーム転送パルスＦＴでメモリ部へ転送され、水平ＣＣＤを経て出力される。水平ＣＣＤの出力信号ＳigOSとしては、Ｑa とＱb を加算した信号が得られる。なお、この信号を図５（ａ）に示しておく。
【００２４】
また、第２フィールドでは第１フィールドと逆に、ＰＤ1 でＴa 期間の信号Ｑa を、ＰＤ3 でＴb 期間の信号Ｑb を蓄積する動作を行う。これらの動作によりＰＤ1 とＰＤ3 の信号の重み付けが異なり、垂直解像度が向上するメリットがある。
【００２５】
ＰＤ1 ，ＰＤ3 の信号電荷Ｑa ，Ｑb がＱkpレベルでクリップされるように、φＩ1 ，φＩ3 のＶfsレベルをセットする。Ｑkpレベル以下の小信号レベルではＱa により光電変換時間が長くなり、Ｓ／Ｎの良い信号が得られる。Ｑkpレベル以上の大信号では、電子シャッタ動作によりＱb の動解像度の良い信号が得られる。これらの信号（Ｑa ，Ｑb ）を加算した出力信号では、動解像度が良くＳ／Ｎの劣化しない信号が得られる。
【００２６】
ここで、上記のクリップ動作をより詳しく説明する。図３は、ＦＩＴ−ＣＣＤの画素部の断面図とポテンシャル図を示している。図３（ａ）の画素部は、ｐ型の基板に感光画素ＰＤ部とＣＣＤ転送部がｎ型で形成され、感光画素ＰＤ部の信号読出しはＩ−ＣＣＤ部の転送電極と同じφＩ1 ，φＩ3 のポリＳｉ電極と共通化している。
【００２７】
第１フィールドのｔ3 時の感光画素ＰＤ1 ，ＰＤ3 の信号電荷の蓄積状態を、図３（ｂ）に示す。ＰＤ部でオーバフローした信号電荷は、Ｉ−ＣＣＤへ流れ込む。図３（ｃ）のｔ4 時には、ＰＤ1 部で蓄積した信号電荷をφＩ1 のゲートにＶfs電圧を印加し、ポテンシャルをφfsレベルとしＩ−ＣＣＤへ読出す。ＰＤ3 部では、図３（ｂ）と同様にオーバフローした信号電荷ＱはＩ−ＣＣＤ部へ流れ出す。即ち、大きな信号電荷をクリップした状態となる。このレベルは、φＩ1,3 の印加電圧ＶH レベルを制御し、ポテンシャルφH を変化させることで制御できる。
【００２８】
図３（ｄ）のｔ5 時には、Ｉ−ＣＣＤの信号電荷の排出と光電変換時間の短い信号電荷Ｑb をＰＤ1 部で蓄積する。そして、図３（ｅ）のｔ6 時にφＩ1 ，φＩ3 のゲートにＶfs電圧（ポテンシャルφfs）を印加してＩ−ＣＣＤ部に読出す。この動作により、ＰＤ1 部で光電変換時間の短い信号電荷Ｑb を、ＰＤ3 部では大きな信号電荷をクリップしたＱa が得られる。クリップ信号レベルは、ポテンシャルφfs−φH で制限されるため、φfs又はφH のレベルのいずれかを制御してもよい。
【００２９】
図４は、Ｉ−ＣＣＤ部のポテンシャルφと感光画素ＰＤで光電変換した信号電荷Ｑを示している。第１フィールド期間では、感光画素ＰＤ1 でＴb 期間の光信号が光電変換されＱb が蓄積される。また、感光画素ＰＤ3 ではＴa 期間の光信号が光電変換されＱa の信号電荷が蓄積される。
【００３０】
ｔ1 時には、φＩ1 ，φＩ3 にＶfsの読出し電圧が印加され、信号電荷Ｑa ，Ｑb がＩ−ＣＣＤ部に読出される。このとき、φＩ2 ，φＩ4 はφL レベルに設定してある。次のｔ2 時には、φＩ3 ，φＩ4 ，φＩ1 をφH レベルとし、信号電荷Ｑa ＋Ｑb の加算をＩ−ＣＣＤ部で行う。この後、高速ＦＴパルス（φＩ1 ，φＩ2 ，φＩ3 ，φＩ4 の４相パルス）にてメモリ部へ転送し、第２フィールド期間に水平ＣＣＤを経て、出力アンプＡで電圧に変換して出力する。
【００３１】
第２フィールド期間の光電変換は、第１フィールドと光電変換時間を入れ替えて、感光画素ＰＤ1 でＴa 期間、ＰＤ3 でＴb 期間とし、信号電荷をそれぞれＱa ，Ｑb 蓄積する。ｔ1 時には、第１フィールドと同様にＩ−ＣＣＤ部に信号電荷Ｑa ，Ｑb を読出す。ｔ2 時には、第１フィールドとは異なり、φＩ1 ，φＩ2 ，φＩ3 をφH レベルとし、φＩ4 をφL レベルとする。すると、第１フィールド時と異なった感光画素の信号電荷Ｑa ＋Ｑb の信号が得られる。
【００３２】
この結果、ＣＣＤの出力信号は、図５（ａ）に示すＱa とＱb を加算した信号が得られる。この出力信号ＳigOSはＶkpレベル以下がＱa ＋Ｑb の成分で、Ｖkp以上の信号がＱb の成分で構成される。
【００３３】
次に、ＦＩＴ−ＣＣＤの出力信号ＳigOSの信号処理回路（信号再生回路）の動作について説明する。この回路は図１に示すように、増幅率の異なるＡ1 ，Ａ2 のアンプ、スイッチＳ1 ，Ｓ2 、コンパレータＣ、インバータＮ、ホワイトクリップ（Ｗ．ＣＬＩＰ）回路で構成されている。
【００３４】
入力信号ＳigOSがＶkpレベルより小さい時、コンパレータＣの出力がＨレベルとなりスイッチＳ1 をＯＮにする。このとき、インバータＮの出力は、ＬレベルとなりスイッチＳ2 はＯＦＦにする。このときの出力信号ＳigM ＝ＳigOS×Ａ1 （増幅率）となる。
【００３５】
また、入力信号ＳigOSがＶkpレベルより大きいときは、コンパレータＣの出力がＬレベルとなりスイッチＳ1 をＯＦＦにする。一方、インバータＮの出力はＨレベルとなりスイッチＳ2 をＯＮにする。このときの出力信号はＳigM ＝ＳigOS×Ａ2 （増幅率）となる。出力信号ＳigM が大きくなり過ぎたときは、ホワイトクリッパ（Ｗ、ＣＬＩＰ）回路にてＶw.c.レベル以上の信号をクリップする。
【００３６】
この信号再生回路動作による光電変換特性（光入力に対する信号の変化を表わす特性）を図５（ｂ）に示す。クリップレベルＶkp以上で増幅率を上げることにより、光電変換時間の短い信号に対する増幅率が上がり、光入力に対する出力信号の傾きも大きくなっている。
【００３７】
ＦＩＴ−ＣＣＤの出力信号ＳigOSは、異なった光電変換時間の信号（Ｑa ＋Ｑb ）を加算しているため、光入力レベルＩkp以上で傾きを持った信号となる。信号処理回路の出力信号ＳigM は、アンプの増幅度をＡ2 ＞Ａ1 とし、Ｖkpレベルで切換えているため、Ｖkp点で傾きのない出力信号ＳigM が得られる。また、出力信号ＳigM は、Ｖw.c レベルで高レベルの信号をクリップしている。
【００３８】
出力信号ＳigM は、Ｖkpレベル以上の信号は、光電変換時間が短い信号Ｑb の成分であり、動解像度の良い信号が得られる。また、Ｖkpレベル以下では光電変換時間が長い信号Ｑa の成分であり、Ｖkpレベル以下の信号のＳ／Ｎを劣化させない信号が得られる。ここで、モニタの再生画像で目立ちやすいノイズ成分は一般にＶkpよりも小さいため、クリップレベルＶkp以上で増幅率を上げることによるノイズの増大は殆どない。
【００３９】
一般にモニタ再生像上のノイズは、１０％程度以下の低信号レベルではノイズが、１００％信号レベル時に比較して約１０倍検知しやすくなっている。このシステム的な特徴を生かして、例えば１０％以下の信号を光電変換時間を１／６０秒と長くしてノイズの少ない信号とし、１０％以上の信号を光電変換時間を１／１０（１／６００秒）とし、動解像度の良い信号を得る。そして、信号再生回路にてＶkp点を標準信号Ｍの１０％に設定することによって、１０％以上の信号の増幅度を１０％以下の信号の１０倍としてモニタで再生することで、モニタ再生画像上でＳ／Ｎの劣化がなく、動解像度の良い信号が得られる。
【００４０】
このように本実施例によれば、システム的な特徴を生かした、低信号レベルと高信号レベルの光電変換時間を異ならせた撮像素子の駆動と、高信号レベルの信号（光電変換時間の短い信号）の増幅度を大きくする信号再生回路により、ＳＮ比の劣化がなく動解像度の良いモニタ再生画像が得られるようになる。
（実施例２）
次に、本発明の第２の実施例について説明する。基本的な回路構成は図１と同様であるが、この実施例では、撮像素子部の動作方式が異なっている。本実施例における撮像素子部の動作方式（II）を図６に示す。この方式は、第（Ｉ）の方式より信号量を２倍に増大させることができる（Ｑa ，Ｑb とも）。
【００４１】
ＰＤ1 では、光電変換時間Ｔa とＴb の両方の信号Ｑa1，Ｑb1が得られるように、φＩ1 のＰ11にＶfs1 を印加し、Ｐ12にＶfs2 の電圧を印加する。同様にＰＤ3 でも、φＩ3 のＰ31にＶfs1 、Ｐ32にＶfs2 を印加しＱa3，Ｑb3の信号電荷を得る。そして、Ｉ−ＣＣＤ内で図４と同様にＱa1，Ｑb1，Ｑa3，Ｑb3を加算し、ＦＩＴ−ＣＣＤ出力信号ＳigOSでＱa ＋Ｑb が得られる。Ｑa （Ｑa1＋Ｑa3）は、１フィールド期間の長い時間蓄積した信号であり、Ｑb （Ｑb1＋Ｑb3）はＴb 期間の電子シャッタ動作で得た信号である。
【００４２】
Ｑa のクリップ信号レベルＶkpはＰ11，Ｐ31のＶfs1 電圧が設定する。Ｑkpより大きな信号電荷は、Ｖfs1 より大きな読出し電圧Ｖfs2 で読出す。ＦＩＴ−ＣＣＤの出力ＳigOSでは、Ｑkpより小さな信号Ｑa は１フィールド期間蓄積したＳ／Ｎの良い信号が得られ、Ｑkpより大きな信号Ｑb はＴb 期間の電子シャッタ動作した動解像度の良い信号が得られる。
【００４３】
図７に、本実施例におけるクリップ動作を説明するために、ＦＩＴ−ＣＣＤの画素部の断面図とポテンシャル図を示す。図７（ａ）は図３（ａ）と同じ構成となっている。
【００４４】
図７（ｂ）のｔ1 時には、感光画素ＰＤで光電変換した信号電荷を蓄積している。図７（ｃ）のｔ2 時には、読出しゲートＩ−ＣＣＤ（φＩ1 ，φＩ3 ）にＶfs1 電圧を印加（ポテンシャルφfs1 ）し、φfs1 以上の信号電荷をＩ−ＣＣＤ部へ読出す。即ち、Ｑa の信号は、φfs1 以上の大きな信号電荷をクリップした動作ができる。
【００４５】
そして、図７（ｄ）のｔ3 時に再び光電変換時間の短い信号電荷Ｑb をＰＤ部に蓄積する。さらに、図７（ｅ）のｔ4 時にＩ−ＣＣＤ（φＩ1 ，φＩ3 ）にＶfs2 電圧を印加（ポテンシャルφfs2 ）し、Ｑa ＋Ｑb の信号電荷をＩ−ＣＣＤ部に読出す。
【００４６】
なお、図７（ｃ）のｔ2 時にクリップ動作を行わない小さな信号電荷の時には、Ｑa の信号の光電変換時間がＴa ＋Ｔb となる。クリップ動作時には、Ｑa の信号の光電変換時間がＴa 、Ｑb の光電変換時間がＴb となる。
（実施例３）
図８は、本発明の第３の実施例に係わる撮像システムの回路構成を示すブロック図である。この装置は、光信号を集光するレンズ４１、ＦＩＴ−ＣＣＤ４２、カメラ用同期パルス発生回路４３、ＣＣＤ駆動Ａパルス発生回路４４、Ｂパルス発生回路４５、駆動パルスミックス回路４６、ＣＣＤドライバ４７、信号再生回路４８、プロセスアンプ５０で構成される。
【００４７】
感光画素ＰＤ1 ，ＰＤ3 の光電変換時間（蓄積時間）Ｔa ，Ｔb の制御は、駆動Ａパルス発生回路（光電変換時間Ｔa ）４４と駆動Ｂパルス発生回路（光電変換時間Ｔb ）４５の出力をパルスミックス回路４６でミックスすることにより行われ、同時にＣＣＤ４２をドライバ４７で駆動できる。
【００４８】
ＣＣＤ４２の出力信号ＳigOSは、信号再生回路４８内でレベルスライス回路Ｃ4 ，Ｃ5 ，Ｃ6 を使って３つに分離され、増幅度の異なったアンプＡ4 ，Ａ5 ，Ａ6 により増幅される。Ａ4 ，Ａ5 ，Ａ6 によりそれぞれ増幅された信号出力Ｓig1 ，Ｓig2 ，Ｓig3 を加算回路５１で加算し、ＳigM として信号再生回路４８より出力する。そして、プロセスアンプ５０にて黒レベルセット、γ補正、ＢＬＫ処理などを行い、ビデオ出力信号を得る。
【００４９】
この信号再生回路４８の入力信号ＳigOSと出力信号ＳigM の光電変換特性を図９に示す。ＳigOSは、出力信号Ｖkp以下がＳ／Ｎの良いＳigA で、Ｖkp以上が動解像度の良いＳigB が得られる。光電変換時間が異なるためＶkp点によって光入力レベルに対して傾きを持った（knee特性）ＳigOSが得られる。この動作により、飽和入力光量がＩm1からＩm2に増大する利点もあることが分かる。従来の飽和光量はＩm1である。
【００５０】
信号再生回路４８では、入力光量のＩkp点以下をＳig1 、Ｉkp〜Ｉm1の範囲をＳig2 、Ｉm1以上をＳig3 と分離し、信号処理している。標準のビデオ出力信号（７００ｍＶp-p 、１００％）レベルをＶm とし、光入力レベル０〜Ｉm までが信号再生回路出力で傾きが直線に変化するようにアンプＡ4 ，Ａ5 のゲインを調整し、Ｓig3 のレベルは、モニタで再生できるようにＶm 点より傾きを持たせて圧縮できるアンプＡ6 のゲイン設定とする。
【００５１】
以上の駆動方式と信号再生回路により、モニタ上でノイズ検知レベルの高い小さな信号レベル（Ｖkp点以下）はＳ／Ｎの良い信号Ｑa の成分とし、ノイズが比較的検知しづらい大きな信号レベル（Ｖkp点以上）は、動解像度の良い信号Ｑb の成分とすることでモニタ再生像上でＳ／Ｎの劣化がなく、動解像度の良い信号が得られる。
（実施例４）
次に、本発明の第４の実施例について説明する。基本的な回路構成は図１と同様であるが、この実施例では、撮像素子部の動作方式が異なっている。本実施例における撮像素子部の動作方式(III) を図１０に示す。
【００５２】
この方式は、光電変換時間の長い方の感光画素の光電変換時間Ｔa を１フレーム（２フィールド）期間とし、Ｓ／Ｎの良い信号Ｑa を得る。さらに、光電変換時間の短い方の感光画素では光電変換時間Ｔb を１フィールド期間とし、信号Ｑb を得る。この方式を用いることによって動解像度の劣化なしにＳ／Ｎを改善できる。
【００５３】
なお、本発明は上述した各実施例に限定されるものではない。実施例では、感光画素を垂直方向で加算して、インタレース撮像方式で説明したが、全感光画素の信号を独立に順次読出すプロブレススキャン撮像方式にも適用することができる。光電変換時間は、長い方も短い方も任意に設定できる。例えば、短い方の光電変換時間を１／３０秒、長い方の光電変換時間を１／１５秒とすることや、また短い方の光電変換時間を１／６０秒よりも短くすることなども可能である。また、異なった光電変換時間を３つ以上とすることで、信号レベルに対応した動解像度の改善ができる。
【００５４】
また、信号処理回路はアナログ処理方式で説明したが、これをデジタル処理にすることで信号再生動作が確実に実行でき、被写体に対応した動作が簡単に行えるようになる。さらに、光電変換部にアモルファスシリコンなどの光電変換膜をＣＣＤ上部に積層した光電変換膜積層型ＣＣＤにも用いることができる。また、本発明ではＦＩＴ−ＣＣＤで説明したが、ＦＩＴ−ＣＣＤに限らず、ＩＴ−ＣＣＤなどにも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
（実施例５）
図１１は、本発明の第５の実施例に係わる固体撮像装置の概略構成図であり、撮像素子部と駆動回路部及び信号処理部を示している。撮像素子部は、インターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ）１０を用い、感光画素ＰＤ１１、信号電荷Ｑを転送するための垂直ＣＣＤ（Ｖ−ＣＣＤ）１２と２線方式の水平ＣＣＤ（Ｈ−ＣＣＤ）１３、信号電荷Ｑを電圧に変換して出力するためのオンチップアンプＡ１４、また感光画素ＰＤ１１の余分な信号を掃出するためのドレインＳＤ１５からなる。
【００５５】
駆動回路部は、ＣＣＤの駆動タイミング発生回路１６とＶ−ＣＣＤ用ドライバ１７からなる。また、信号処理部は、２線出力信号Ｓa ，Ｓb に対応して利得の異なるアンプ１８と２線出力信号Ｓa ，Ｓb を１線出力信号Ｓm にするための加算回路１９からなる。
【００５６】
タイミング発生回路１６では、感光画素１１のＰＤ1 ，ＰＤ2 に入射する光を信号電荷に変換し、蓄積するための光電変換時間Ｔa ，Ｔb の２種類を発生させる。このとき、光電変換時間はＴa ≦Ｔb となるように設定する。そして、ドライバ１７(17a,17b) を使って感光画素１１のＰＤ1 の光電変換時間をＴa とし、ＰＤ2 の光電変換時間をＴb に設定する。この結果として感光画素ＰＤ1 ，ＰＤ2 で得られた信号電荷を、Ｑa ，Ｑb とする。
【００５７】
上記の信号電荷Ｑa ，Ｑb を垂直ＣＣＤ１２を動作させ２本の水平ＣＣＤ１３(13a,13b) へ別々に転送する。具体的には、信号電荷Ｑa を水平ＣＣＤ１３ａに転送し、信号電荷Ｑb を水平ＣＣＤ１３ｂに転送する。そして、水平ＣＣＤ転送電極φＨ1 ，φＨ2 にパルスを印加し、オンチップアンプ１４(14a,14b) へ転送して電圧に変換し、信号電荷Ｑa を電圧信号Ｓa 、信号電荷Ｑb を電圧信号Ｓb として撮像素子より出力する。
【００５８】
光電変換時間が短かい信号Ｓa は、光電変換時間の長い信号Ｓb より動いている被写体の解像度（動解像度）が良い。しかし、光電変換時間が短かいため信号レベルがＳb と比較して小さくなる。そこで、信号処理部で動解像度は良いが信号レベルが小さいＳa の信号のアンプゲインをＧa とし、動解像度は良くないが信号レベルが大きいＳb の信号のアンプゲインをＧb とする。このとき、アンプゲインをＧa ≧Ｇb と設定し、そのアンプ出力を加算回路１９を用いて１線出力信号Ｓm とする。この動作により、Ｓm の信号では動解像度の良い信号が得られる。従来の電子シャッタ動作と異なり、光電変換時間の短い信号Ｓa に光電変換時間の長い信号Ｓb 成分を混合するためＳ／Ｎが改善できる。
【００５９】
図１２に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。ＶＢＬは同期信号の垂直ブランキング信号、Ｐta，Ｐtbは感光画素ＰＤa ，ＰＤb の光電変換時間を制御するためのパルス、Ｑpda ，Ｑpdb は感光画素ＰＤa ，ＰＤb に時間的に蓄積する信号電荷量を示している。
【００６０】
感光画素ＰＤa の信号電荷は、まず第１フィールド期間中に蓄積した信号電荷をＰtaのパルスＰ1 によって垂直ＣＣＤに読み出し、掃出ドレインＳＤに読み出す。そして、次のＰ2 パルスまでの期間のＴa 時間に再蓄積した信号電荷Ｑa が信号電荷となる。Ｑa の信号電荷は、電子シャッタが動作した信号となるため、動解像度の良い信号が得られる。
【００６１】
一方、感光画素ＰＤb の信号電荷は１フィールド期間中ずっと蓄積し、ＰtbのＰ3 パルスで垂直ＣＣＤへ転送する。この信号電荷Ｑb は、光電変換時間が長く信号電荷量が大きいため、Ｓ／Ｎの良い信号が得られる。そして、これらの信号電荷Ｑa ，Ｑb は、垂直ＣＣＤ及び水平ＣＣＤを経てオンチップアンプで電圧に変換しＣＣＤより出力する。
【００６２】
次に、第２フィールドも第１フィールドと同じ動作を行い、動解像度の良い信号電荷Ｑa と信号電荷量の大きいＱb の信号を得る。
図１３に本実施例における信号処理部の動作を示す。横軸に入射光量、縦軸に各部の信号電圧を示す。図１３（ａ）は、ＩＴ−ＣＣＤ１０の２線出力信号の一方Ｓa の信号を示す。また、図１３（ｂ）にもう一方のＳb の信号を示す。Ｓa の信号は信号レベルは小さいが動解像度の良い信号が得られる。一方、Ｓb の信号は、動解像度は良くないが信号レベルが大きいため、Ｓ／Ｎの良い信号が得られる。
【００６３】
次に、Ｓa の信号をＧa 倍した信号を図１３（ｃ）に示す。また、Ｓb の信号をＧb 倍（この時は×１）した信号を図１３（ｄ）に示す。この２つのアンプのゲインがＧa ＞Ｇb となっているため、Ｇa ×Ｓa 信号では、動解像度の良い信号レベルが増大している。
【００６４】
そして、２つの信号（Ｇa ×Ｓa ＋Ｇb ×Ｓb ）を加算した信号Ｓm では、動解像度の良い信号成分Ｓa とＳ／Ｎの良い成分Ｓb により、従来の電子シャッタ動作と違い、動解像度を改善してもＳ／Ｎの良い信号が得られる。例えば、光電変換時間をＴa ：Ｔb ＝１／１０：１とし、アンプゲインをＧa ：Ｇb ＝１０：１とすることで、動解像度を約１０倍改善することができる。
（実施例６）
図１４は、本発明の第６の実施例に係わる固体撮像装置を示す概略構成図である。なお、図１１と同一部分には同一符号を付して、ここではその説明は省略する。
【００６５】
本実施例が第５の実施例と異なる点は、タイミング発生回路１６にフィールドＦＩ毎にＴa とＴb を切換えるスイッチを設けたことにある。この駆動により、第１フィールドでは、感光画素ＰＤ1 で信号電荷Ｑa を、ＰＤ2 で信号電荷Ｑb を蓄積する。次の第２フィールドでは、感光画素ＰＤ1 で信号電荷Ｑb を、ＰＤ2 で信号電荷Ｑa を蓄積する。これらの信号電荷Ｑa ，Ｑb を信号処理部で加算することによって、垂直方向で１画素ずれ、さらに信号の重み付けが光電変換時間をＴa ＜Ｔb とした時、信号電荷量をＱa ＜Ｑb となるため、垂直解像度が向上する。その他は、第５の実施例と同じ構成で同じ動作を行う。
【００６６】
図１５に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。感光画素ＰＤ1 の信号電荷を読み出すパルス（又は、信号電荷の蓄積時間を定めるパルス）ＰＦ1 は、光電変換時間Ｔb とＴa がフィールド毎に入れ替っている。また、感光画素ＰＤ2 を読み出すパルスＰＦ2 は、ＰＦ1 とインターレース関係でＴa とＴb がフィールド毎に入れ替わる。
【００６７】
このような駆動パルスによって、感光画素ＰＤ1 に蓄積される信号電荷Ｑfd1 は、フィールド毎にＱb とＱa が入れ替わる。また、感光画素ＰＤ2 の信号電荷Ｑfd2 は、フィールド毎にＱfd1 と反対にＱa とＱb が入れ替わる。信号処理は、図１３と同様の処理を行う。
（実施例７）
図１６は、本発明の第７の実施例に係わる固体撮像装置を示す概略構成図である。なお、図１１と同一部分には同一符号を付して、ここではその説明は省略する。
【００６８】
本実施例の装置構成は、第６の実施例である図１４と同じである。第６の実施例と異なる点は、第１フィールドでは感光画素ＰＤ1 の信号電荷をＰ1 パルスにより読み出した後、ＰＤ2 側へ転送する。そして、感光画素ＰＤ2 の信号電荷をＰ3 パルスで読み出した時に加算することである。
【００６９】
第５及び第６の実施例では、Ｐ1 パルスで読み出した信号電荷をＳＤ部へ排出していたが、本実施例ではこれを信号電荷Ｑb として用いることで、さらにＱb の信号電荷量を大きくできＳ／Ｎを改善できる。第２フィールドでは、第６の実施例と同様、垂直方向に１画素ずらして第１フィールドと同様の動作を行う。その他は、第６の実施例と同じ動作を行う。
【００７０】
図１７に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。動作的には、第６の実施例と同じで、第６の実施例で排出していた信号電荷ＱC を垂直ＣＣＤで信号電荷Ｑb'と加算してＱb の信号とすることで、Ｓ／Ｎの良い信号電荷Ｑb が増加し、さらにＳ／Ｎの良い信号が得られる。
（実施例８）
図１８（ａ）に、本発明の第８の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例を適用できる。
【００７１】
ＣＣＤ出力信号Ｓa はＶak点をニー（knee）ポイントとしてＶak以上の信号増幅度を大きくするニー伸長回路を通す。一方、信号Ｓb はＶbk点をニーポイントとして、Ｖbk以上の信号増幅度を小さくするニー圧縮回路を通す。そして、得られたそれぞれの信号ＳakとＳbkを加算回路で加算してＳm 信号とする。
【００７２】
本実施例における入射光量に対する出力信号の特性を、図１９（ａ）〜（ｅ）に示す。図１９（ａ）にＣＣＤ出力信号Ｓa を示す。信号レベルは小さいが、動解像度の良い信号が得られる。図１９（ｂ）にＣＣＤ出力信号Ｓb を示す。信号Ｓa よりＳb の方が光電変換時間が長い分だけ大きな信号レベルが得られる。このため、Ｓ／Ｎ比の良い信号がＳb より得られる。
【００７３】
次に、図１９（ｃ）に示すように、Ｓa 信号が入射信号Ｉk より大きな入射光量の時（Ｖakレベル以上）増幅度を大きくする。即ち、入射光量がＩk よりも大きくなった時、ニー伸長回路により増幅度を大きくしてニー伸長動作を行う。これにより、Ｋ点（Ｖak以上）より傾きが大きくなる信号Ｓakが得られる。
【００７４】
一方、図１９（ｄ）に示すように、Ｓb 信号が入射信号ＩK より大きな入射光量の時（Ｖbkレベル以上）増幅度を小さくする。即ち、入射光量がＩk よりも大きくなった時、ニー圧縮回路により増幅度を小さくしてニー伸長動作を行う。これにより、Ｋ点（Ｖbk以上）より傾きが小さくなる信号Ｓbkが得られる。
【００７５】
そして、２つの信号ＳakとＳbkを加算してＳm 信号が得られる。Ｓm 信号は、図１９（ｅ）に示すように入射光量がＩk より小さい時、動解像度の良い信号成分Ｓa を小さくし、Ｓ／Ｎの良い信号成分Ｓb を大きくする。また、入射光量がＩk より大きい時、動解像度の良い信号成分Ｓa を大きくし、Ｓ／Ｎの良い信号成分Ｓb を小さくすることもできる。
【００７６】
このような信号処理により、モニタ上でノイズが目立ちやすい小さな信号レベルではＳ／Ｎを良くし、ノイズが比較的目立ちにくい大きな信号レベルは、動解像度の良い信号成分Ｓa を大きくし、動解像度の改善効果をより大きくすることができる。
（実施例９）
図１８（ｂ）に、本発明の第９の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例を適用できる。
【００７７】
ＣＣＤ出力信号Ｓa はアンプによりＧ倍する。一方、信号Ｓb は、γ回路により入射光量が小さい時は増幅度を大きくし、入射光量が大きい時の増幅度が小さくなるように増幅する。そして、２つの信号（Ｇ×Ｓa とγ×Ｓb ）を加算して１つの信号Ｓm を得る。
【００７８】
本実施例における入射光量に対する出力信号の特性を、図２０（ａ）〜（ｅ）に示す。ＣＣＤ出力信号Ｓa とＳb は図２０（ａ）と図２０（ｂ）に示す。これらの特性は、図１９の（ａ）（ｂ）と同じである。図２０（ｃ）では、入力信号Ｓa をＧ倍して直線的に増加する信号ＧＳa を示す。一方、図２０（ｄ）では、Ｓb の信号がγ回路により入射光量が小さい時に増幅度が大きく、入射光量が大きくなるにしたがって増幅度が小さくなるようなγＳb の特性が得られる。
【００７９】
この２つの信号（Ｇ×Ｓa とγ×Ｓb ）を加算して１つの信号Ｓm を得る。このＳm 信号の特性を図２０（ｅ）に示す。
本実施例では、第８の実施例と同様にモニタ上でノイズが目立ちやすい小さな出力信号レベルでは、動解像度の良い信号成分Ｓa レベルを小さくし、Ｓ／Ｎの良い信号Ｓb 成分を大きくしている。また、モニタ上でノイズが目立ちにくい大きな出力信号レベルでは、動解像度の良い信号成分Ｓa レベルを大きくし、Ｓ／Ｎの良い信号Ｓb 成分を小さくすることで、動解像度の改善効果を高めている。その他の信号処理方式を用いて信号Ｓa 成分とＳb 成分比を変えることでも、同様の動解像度の改善ができる。
（実施例１０）
図１８（ｃ）に、本発明の第１０の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例が適用できる。
【００８０】
ＣＣＤ出力信号Ｓa は、ニー圧縮回路によりＶak以上の信号増幅度を小さくする。そして、Ｖamレベルより大きくなった時にクリップ動作を行う。この回路で得られた信号をＳakとする。そして、Ｓb 信号は高レベルクリップ回路によりＶbmより大きな信号をクリップする。その出力をＳbm信号とし、２つの信号ＳakとＳbmを加算した信号をＳm 信号とする。
【００８１】
本実施例における入射光量に対する出力信号の特性を、図２１（ａ）〜（ｅ）に示す。ＣＣＤ出力信号Ｓa の特性を図２１（ａ）に示し、Ｓb の特性を図２１（ｂ）に示す。信号Ｓb は入射光量Ｉm'より大きな信号は飽和してしまいＶbm' でクリップした信号となる。このとき、クリップレベルが画素毎に大きく異なるため、１８（ｃ）に示した高レベルクリップ回路により図２１（ｄ）に示すようにＶbmレベルでクリップするようにする。このときの最大入射光量を、Ｉm とする。
【００８２】
一方、ＣＣＤ出力信号Ｓa は光電変換時間が短かいため、入射光量がＩm'より大きくなっても飽和せずにＶam' まで増加する。この信号を利用して、ニー圧縮回路により図２１（ｃ）に示すように入射光量Ｉm より大きな信号の増幅度を小さくする。即ち、Ｋ点より大きな信号を圧縮した動作を行う。また、Ｓakの信号もＶamレベルでクリップし、画素毎の飽和のバラツキをカットする。
【００８３】
そして、２つの信号を加算した信号Ｓm は、図２１（ｅ）の特性を示す。最大入射光量を従来のＩm よりＮ倍大きなレベルまで信号が得られる。例えば、信号Ｓa の光電変換時間を１フィールドの１／１０に設定することで、最大入射光量が約１０倍（Ｎ＝１０）向上できる。
（実施例１１）
図２２は、本発明の第１１の実施例に係わる撮像システムの回路構成を示すブロック図である。この実施例は、第３の実施例のような撮像システムを構成するに際し、第５〜第７の実施例における固体撮像装置を用いたものである。具体的には、光信号を集光するレンズ２０、ＩＴ−ＣＣＤ１０、カメラ用同期パルス発生回路２１、タイミング発生回路１６，ＣＣＤドライバ１７、信号再生回路２８、プロセスアンプ２２で構成される。
【００８４】
光電変換時間Ｔa ，Ｔb の制御は同期パルス発生回路２１からの同期パルスを受けるタイミング発生回路１６で行い、同時にＣＣＤ１０をドライバ１７により駆動する。ＣＣＤ１０の出力信号Ｓai，Ｓb を信号再生回路２８内で利得の異なるアンプ１８で増幅し、加算回路１９により合成し、信号Ｓm として出力する。そして、プロセスアンプ２２にて黒レベルセット、γ補正、ＢＬＫ処理などを行い、ビデオ出力信号を得る。
【００８５】
このような構成であっても、第５〜第７の実施例と同様な効果が得られるのは勿論のことである。
なお、本発明は上述した各実施例に限定されるものではない。実施例では、撮像素子にＩＴ−ＣＣＤを用いたが、ＩＴ−ＣＣＤに限らずＦＩＴ−ＣＣＤなどにも適用できる。また、光電変換部にアモルファスシリコンなどの光電変換膜をＣＣＤ上部に積層した光電変換膜積層型ＣＣＤにも用いることができる。また、撮像素子の出力信号を別々に取り出すために２線出力方式を用いたが、３線出力方式でもよく、１線出力方式で時間的に分割して光電変換時間の異なる信号を出力してよい。
【００８６】
また、実施例では感光画素での光電変換時間の異なる信号を別々の画素で蓄積したが、同一の画素を用いても実施できる。さらに実施例では、インターレース方式で説明したが、ノンインターレース方式でも実施できる。また、光電変換時間単位をフィールド単位としたが、数フィールド単位でもフレーム単位、数フムーム単位でも任意に長い光電変換時間と短かい光電変換時間を設定することができる。
【００８７】
また、信号処理回路はアナログ処理方式で説明したが、これをデジタル処理にすることで信号処理方式の自由度が増大する。さらに、メモリを使用することで長い光電変換時間の信号や静止している信号を加算することで、さらにＳ／Ｎの良い信号が得られる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００８８】
【発明の効果】
以上詳述したように本発明（請求項１〜４）によれば、低信号レベルと高信号レベルの光電変換時間を異ならせた撮像素子の駆動と、高信号レベル以上の信号（光電変換時間の短い信号）の増幅度を大きくする信号処理回路を用いることによって、動いている被写体を撮像した時に発生する動解像度の改善がＳ／Ｎの劣化なしに実現できる。つまり、Ｓ／Ｎの劣化を招くことなく動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置を実現することが可能となる。
【００８９】
また、本発明（請求項５〜７）によって、光信号の光電変換時間を異ならせた撮像素子の駆動により、動解像度の良い信号と信号レベルの減少を抑えたＳ／Ｎの良い信号を撮像素子より出力する。そして、信号処理回路を用いて２つの信号を加算し１つの信号とする。この時、モニタ上でノイズが目立つ小さな信号レベルでは、Ｓ／Ｎの良い信号成分を大きくする。また、ノイズが目立ちにくい大きな信号レベルでは、動解像度の良い信号成分を大きくなるように加算する。この動作によりＳ／Ｎの劣化を抑えて動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施例に係わる固体撮像装置を示す概略構成図。
【図２】第１の実施例における固体撮像装置の第（Ｉ）の動作方式を示す図。
【図３】第１の実施例におけるクリップ動作を説明するためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャルを示す図。
【図４】第１の実施例におけるＩ−ＣＣＤ部のポテンシャルφと感光画素ＰＤで光電変換した信号電荷Ｑを示す図。
【図５】第１の実施例における信号再生回路動作による光電変換特性（光入力に対する信号の変化を表わす特性）を示す図。
【図６】第２の実施例における固体撮像装置の第（II）の動作方式を示す図。
【図７】第２の実施例におけるクリップ動作を説明するためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャルを示す図。
【図８】第３の実施例に係わる撮像システムの回路構成を示すブロック図。
【図９】第３の実施例における信号再生回路の入力信号ＳigOSと出力信号ＳigM の光電変換特性を示す図。
【図１０】第４の実施例における固体撮像装置の第(III) の動作方式を示す図。
【図１１】第５の実施例に係わる固体撮像装置を示す概略構成図。
【図１２】第５の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１３】第５の実施例における信号処理部の動作を示す図。
【図１４】第６の実施例に係わる固体撮像装置を示す概略構成図。
【図１５】第６の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１６】第７の実施例に係わる固体撮像装置を示す概略構成図。
【図１７】第７の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１８】第８〜第１０の実施例における信号処理部の構成を示す図。
【図１９】第８の実施例における入射光量に対する出力信号の特性を示す図。
【図２０】第９の実施例における入射光量に対する出力信号の特性を示す図。
【図２１】第１０の実施例における入射光量に対する出力信号の特性を示す図。
【図２２】第１１の実施例に係わる撮像システムの回路構成を示すブロック図。
【符号の説明】
ＰＤ…感光画素
Ｉ−ＣＣＤ…垂直信号電荷転送部
Ｈ−ＣＣＤ…水平信号電荷転送部
Ｍ…１フィールド期間のメモリ部
ＩＤ…信号排出用ドレイン
ＢＧ…分離ゲート
Ａ…オンチップアンプ
Ｒ…リセットトランジスタ
Ａ1 ，Ａ2 …アンプ
Ｓ1 ，Ｓ2 …スイッチ
Ｃ…コンパレータ
Ｎ…インバータ
Ｗ．ＣＬＩＰ…ホワイトクリップ回路
１０…インターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ）
１１…感光画素ＰＤ
１２…垂直ＣＣＤ（Ｖ−ＣＣＤ）
１３…水平ＣＣＤ（Ｈ−ＣＣＤ）
１４…オンチップアンプ
１５…ドレインＳＤ
１６…駆動タイミング発生回路
【図１】
0003654928.tif 000002
【図２】
0003654928.tif 000003
【図３】
0003654928.tif 000004
【図４】
0003654928.tif 000005
【図５】
0003654928.tif 000006
【図６】
0003654928.tif 000007
【図７】
0003654928.tif 000008
【図８】
0003654928.tif 000009
【図９】
0003654928.tif 000010
【図１０】
0003654928.tif 000011
【図１１】
0003654928.tif 000012
【図１２】
0003654928.tif 000013
【図１３】
0003654928.tif 000014
【図１４】
0003654928.tif 000015
【図１５】
0003654928.tif 000016
【図１６】
0003654928.tif 000017
【図１７】
0003654928.tif 000018
【図１８】
0003654928.tif 000019
【図１９】
0003654928.tif 000020
【図２０】
0003654928.tif 000021
【図２１】
0003654928.tif 000022
【図２２】
0003654928.tif 000023