(57)【特許請求の範囲】
【請求項１】
第一、第二及び第三端子をそれぞれ有すると共に、前記第一端子に印加される電圧によって前記第二端子と前記第三端子との間がオンまたはオフとなるように制御される第一のスイッチ素子及び第二のスイッチ素子とを備え、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、前記第一のスイッチ素子の第一端子と前記第二のスイッチ素子の第二端子との間、及び前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第三端子をグランドに接続し、前記第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して前記電圧源の電圧印加によって前記第一のスイッチ素子をオフさせると共に前記第二のスイッチ素子をオンさせるようにし、前記電圧源の電圧が所定の電圧以下に低下したときに前記第二のスイッチ素子がオフ、前記第一のスイッチ素子がオンとなるようにしたことを特徴とする電圧低下検出回路。
【請求項２】
前記第二のスイッチ素子の第一端子とグランドとの間に前記第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続したことを特徴とする請求項１記載の電圧低下検出回路。
【請求項３】
前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間、及び前記第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続したことを特徴とする請求項１または２記載の電圧低下検出回路。
【請求項４】
前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間に定電圧素子を接続したことを特徴とする請求項１乃至３のいずれかに記載の電圧低下検出回路。
【請求項５】
前記第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、前記第三のスイッチ素子を、前記第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成したことを特徴とする請求項１乃至４のいずれかに記載の電圧低下検出回路。
【請求項６】
前記第一のスイッチ素子及び前記第二のスイッチ素子をバイポーラトランジスタで構成し、前記第一端子、第二端子及び第三端子をそれぞれ前記バイポーラトランジスタのベース、コレクタ及びエミッタとしたことを特徴とする請求項１乃至５のいずれかに記載の電圧低下検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばＤＣーＤＣコンバータに使用されて電池の電圧が所定値以下に低下したことを検出するための電圧低下検出回路に関する。
【０００２】
【従来の技術】
図６に従来の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成例を示す。電圧源として使用される電池３１は一般に内部抵抗３１ａを有し、公称電圧１．５ボルトの乾電池を二個直列に接続したものである。そして、その電圧はスイッチ３２を介して電圧低下検出回路３３とスイッチングレギュレータ用制御回路（以下、制御回路という）３４、トランス３５に印加される。
【０００３】
電圧低下検出回路３３は第一のトランジスタ３３ａ、第二のトランジスタ３３ｂ、第三のトランジスタ３３ｃ（いずれもＮＰＮトランジスタ）を有し、第一のトランジスタ３３ａのエミッタがグランドに接続され、第二のトランジスタ３３ｂのエミッタが第三のトランジスタ３３ｃのコレクタに、第三のトランジスタ３３ｃのエミッタがグランドに接続される。第一のトランジスタ３３ａのコレクタと第二のトランジスタ３３ｂのコレクタとにはそれぞれ給電抵抗３３ｄ、３３ｅによって電池３１の電圧が印加される。また、第一のトランジスタ３３ａのベースが第二のトランジスタ３３ｂのコレクタに接続されると共にコンデンサ３３ｆによってグランドに接続され、第二のトランジスタのベースには電池３１の電圧を分圧するバイアス抵抗３３ｇ、３３ｈによってバイアス電圧が印加され、電池３１のから供給されている電圧が所定値以上では第二のトランジスタ３３ｂはオンとなるようにされている。
【０００４】
制御回路３４は集積回路化されており、電源電圧供給端子（以下、電源端子という）３４ａ、制御電圧入力端子（以下、制御端子という）３４ｂ、出力端子３４ｃ、誤差電圧入力端子（以下、誤差端子という）３４ｄ、グランド端子３４ｅを有し、内部に鋸歯状波発振回路とパルス幅変調回路（いずれも図示せず）が構成されている。そして、電源端子３４ａに電池３１の電圧が供給され、制御端子３４ｂが第一のトランジスタ３３ａのコレクタに接続され、グランド端子３４ｅがグランドに接続される。以上の構成において制御端子３４ｂに電圧が印加されると出力端子３４ｃから所定のデューティ比を有する連続パルス（繰り返し周波数は数１０ＫＨｚ〜数１００ＫＨｚ）が出力される。また、制御端子３４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波発振回路やパルス幅変調回路の動作が停止するようになっている。
【０００５】
トランス３５の一次巻き線３５ａの一端には電池３１の電圧が印加される。また、制御回路３４の出力端子３４ｃにはＦＥＴ３６のゲートが接続される。ＦＥＴ３６のドレインは一次巻き線３５ａの他端に、ソースはグランドに接続される。この結果、ＦＥＴ３６はオン／オフ動作を行い、トランス３５の一次巻き線３５ａに断続的に電流が流れ、二次巻き線３５ｂに電圧が誘起する。
トランス３５の二次巻き線３５ｂの一端には整流ダイオード３７が接続され、他端はグランドに接続される。二次巻き線３５ｂに誘起した電圧は整流ダイオード３７で整流され平滑コンデンサ３８によって平滑され、負荷３９に供給される。
また、平滑された電圧は制御回路３４の誤差端子３４ｄに印加されると共にバイアス抵抗３３ｉ、３３ｊによって分圧されたバイアス電圧が第三のトランジスタ３３ｃのベースに印加され、第三のトランジスタ３３ｃがオン状態を保持するようになっている。
【０００６】
以上の構成において、電池３１の電圧が所定値（例えば、１．６ボルト）より高い場合には、第二のトランジスタ３３ｂがオン、第一のトランジスタ３３ａはオフとなり、制御回路３４の制御端子３４ｂには給電抵抗３３ｄから電圧が供給される。そして、制御回路３４の出力端子３４ｃからパルスが出力され、ＦＥＴ３６がスイッチング動作を行い、トランス３５の二次巻き線３５ｂに電圧が誘起し、負荷３９に直流電圧が供給される。
【０００７】
ここで、電池３１の電圧が所定値まで低下してくると、電圧低下検出回路３３では、第二のトランジスタ３３ｂのベース電圧も低下して第二のトランジスタ３３ｂがオフとなり、そのコレクタの電圧が高くなり、その結果、第一のトランジスタ３３ａはオンとなって電池３１の電圧の低下が検出され、制御端子３４ｂの電圧はローレベル（ほぼ０ボルト）となる。この結果、出力端子３４ｃからはパルスが出力されず、負荷３９に供給する直流電圧が発生しなくなり、従って、第三のトランジスタ３３ｃもオフとなって第一のトランジスタ３３ａのオン状態を保持するようになっている。
【０００８】
【発明が解決しようとする課題】
ところで、電池３１の使用期間が長くなると、電圧の低下と共に内部抵抗３１ａが増加し、負荷状態での電圧は無負荷状態での電圧（電池の内部起電力）よりも大きく降下する。このような電池３１を使用して負荷状態での電圧（電圧低下検出回路３３に印加されている電圧）が所定の電圧以下となった場合、従来の電圧低下検出回路３３では、先ず、第二のトランジスタ３３ｂがオフ、第一のトランジスタ３３ａがオンとなって制御回路３４から出力されていたパルスが停止しトランス３５に電流が供給されなくなる。すると電池３１はほぼ無負荷状態となって電圧低下検出回路３３への供給電圧が急速に上昇し、同時に負荷３９に供給されていた直流電圧は平滑コンデンサ３８に充電されていた電圧の放電によって徐々に低下していく。
【０００９】
この過程では、第三のトランジスタ３３ｃは依然としてオン状態を保持しているので、再び電圧低下検出回路３３の第二のトランジスタ３３ｂがオン、第一のトランジスタ３３ａがオフとなって制御回路３４が動作を開始してパルスを発生する。すると、トランス３５に電流が供給されて電池３１は負荷状態となり、負荷状態の電圧が低下し、再度電圧低下検出回路３３が電圧の低下を検出して制御回路の動作を停止する。このようにして、制御回路３４は電圧低下検出回路の検出の繰り返しによって動作と動作停止とを繰り返していわゆるチャタリング現象を起こしながら、最終的には動作停止状態となり、負荷３９へ供給されている直流電圧が０ボルトまで低下する。
【００１０】
以上のように、チャタリング現象が起きると負荷３９が異常な動作を起こすことがあり、最悪の場合には負荷３９が破壊されるおそれがある。
【００１１】
そこで、本発明の電圧低下検出回路では、電圧の低下を検出した場合には、その後電圧が上昇しても、電圧の低下を検出する以前の状態に再び復帰することのないようにすることを目的としている。
【００１２】
【課題を解決するための手段】
以上のような課題を解決するため、本発明の電圧低下検出回路は、第一、第二及び第三端子をそれぞれ有すると共に、前記第一端子に印加される電圧によって前記第二端子と前記第三端子との間がオンまたはオフとなるように制御される第一のスイッチ素子及び第二のスイッチ素子とを備え、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、前記第一のスイッチ素子の第一端子と前記第二のスイッチ素子の第二端子との間、及び前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、前記第一のスイッチ素子及び前記第二のスイッチ素子の各第三端子をグランドに接続し、前記第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して前記電圧源の電圧印加によって前記第一のスイッチ素子をオフさせると共に前記第二のスイッチ素子をオンさせるようにし、前記電圧源の電圧が所定の電圧以下に低下したときに前記第二のスイッチ素子がオフ、前記第一のスイッチ素子がオンとなるようにした。
【００１３】
また、本発明の電圧低下検出回路は、前記第二のスイッチ素子の第一端子とグランドとの間に前記第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続した。
【００１４】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間、及び前記第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続した。
【００１５】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子の第二端子と前記第二のスイッチ素子の第一端子との間に定電圧素子を接続した。
【００１６】
また、本発明の電圧低下検出回路は、前記第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、前記第三のスイッチ素子を、前記第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成した。
【００１７】
また、本発明の電圧低下検出回路は、前記第一のスイッチ素子及び前記第二のスイッチ素子をバイポーラトランジスタで構成し、前記第一端子、第二端子及び第三端子をそれぞれ前記バイポーラトランジスタのベース、コレクタ及びエミッタとした。
【００１８】
【発明の実施の形態】
以下、本発明の電圧低下検出回路を図１乃至図５を参照して説明する。図１は本発明の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図、図２は本発明の電圧低下検出回路の動作を説明する波形図、図３乃至図５は本発明の電圧低下検出回路の他の構成図である。
【００１９】
電池１は電圧源として使用され、ここでは、公称電圧が１．５ボルトの乾電池を二個直列に接続しており、内部抵抗１ａを有している。内部抵抗１ａは一般には使用された電力の総計に対応して増加し、無負荷状態の電圧である内部起電力も低下する。そして、電池１からの電圧はスイッチ２を介して電圧低下検出回路３とスイッチングレギュレータ用制御回路（以下、制御回路という）４、トランス５に印加される。
【００２０】
電圧低下検出回路３は三端子を有する三個のスイッチ素子、例えば、バイポーラトランジスタ３ａ、３ｂ、３ｃを備えているが、バイポーラトランジスタの代わりにＦＥＴ等を使用することも可能である。ここではＮＰＮ型のバイポーラトランジスタ（以下、単にトランジスタという）を使用した例で説明し、各トランジスタ３ａ、３ｂ、３ｃのベース３ａ１、３ｂ１、３ｃ１を第一端子、コレクタ３ａ２、３ｂ２、３ｃ２を第二端子、エミッタ３ａ３、３ｂ３、３ｃ３を第三端子とする。第一のスイッチ素子である第一のトランジスタ３ａのエミッタ３ａ３はグランドに接続され、第二のスイッチ素子である第二のトランジスタ３ｂのエミッタ３ｂ３は第三のスイッチ素子である第三のトランジスタ３ｃのコレクタ３ｃ２に、第三のトランジスタ３ｃのエミッタ３ｃ３はグランドに接続される。
【００２１】
第一のトランジスタ３ａのコレクタ３ａ２と第二のトランジスタ３ｂのコレクタ３ｂ２とにはそれぞれ給電用抵抗素子（以下、給電抵抗）３ｄ、３ｅによって電池１の電圧が印加される。また、第一のトランジスタ３ａのベース３ａ１が第二のトランジスタ３ｂのコレクタ３ｂ２に接続されると共に起動用の第一のコンデンサ３ｆによってグランドに接続され、第二のトランジスタ３ｂのベース３ｂ１には第一のトランジスタ３ａのコレクタ３ａ２に現れる電圧を分圧するバイアス用の抵抗素子（バイアス抵抗）３ｇ、３ｈによってバイアス電圧が印加される。また、第二のトランジスタ３ｂのベース３ｂ１は第二のコンデンサ３ｉによってグランドに接続される。第二のコンデンサ３ｉの容量値は、第一のコンデンサ３ｆの容量値よりも小さい。
【００２２】
制御回路４は集積回路化されており、電源電圧供給端子（以下、電源端子という）４ａ、制御電圧入力端子（以下、制御端子という）４ｂ、出力端子４ｃ、誤差電圧入力端子（以下、誤差端子という）４ｄ、グランド端子４ｅを有し、内部に鋸歯状波発振回路とパルス幅変調回路（いずれも図示せず）が構成されている。そして、制御端子４ｂに所定値以上の電圧が印加された場合に出力端子４ｃから所定のデューティ比を有する連続パルス（繰り返し周波数は数１０ＫＨｚ〜数１００ＫＨｚ）が出力される。このデューティ比は誤差端子４ｄに入力される電圧に対応して制御される。また、制御端子４ｂの電圧がほぼ０ボルトに低下すると鋸歯状波発信回路やパルス幅変調回路の動作が停止するようになっている。
【００２３】
トランス５の一次巻き線５ａの一端には電池１の電圧が印加され、他端はスイッチ用のＦＥＴ６のドレインに接続される。ＦＥＴ６のゲートは制御回路４の出力端子４ｃに接続され、ソースはグランドに接続される。
以上の構成によってＦＥＴ６はオン／オフのスイッチング動作を行い、トランス５の一次巻き線５ａに断続的に電流が流れ、二次巻き線５ｂに電圧が誘起する。
【００２４】
トランス５の二次巻き線５ｂの一端には整流ダイオード７が接続され、他端はグランドに接続される。二次巻き線５ｂに誘起した電圧は整流ダイオード７で整流され平滑コンデンサ８によって平滑され、負荷９に供給される。なお、トランス５の二次巻き線５ｂは、一次巻き線５ａを通じてＦＥＴ６のドレイン電流が流れた時に二次巻き線５ｂに誘起する電圧が整流ダイオード７の順方向電流を流す向きとなるように巻かれている。
【００２５】
また、平滑された電圧は制御回路４の誤差端子４ｄに印加されると共にバイアス抵抗３ｊ、３ｋによって分圧されたバイアス電圧が第三のトランジスタ３ｃのベース３ｃ１に印加され、第三のトランジスタ３ｃがオン状態を保持するようになっている。ここで、平滑された電圧を誤差端子４ｄに入力するのは、電源端子４ａに加えられた電圧が或る程度変化しても負荷９に供給される電圧をほぼ一定に保つためである。即ち、トランス５の二次巻き線５ｂに誘起する電圧が低下すると制御回路４がそれを検出し、出力端子４ｃから出力される連続パルスのハイレベル（Ｈレベル）の割合が大きくなるようにデューティ比が制御される。
【００２６】
以上の構成において、スイッチ２によって電池１の電圧が電圧低下検出回路３に印加されると、まず、第一のトランジスタ３ａのベース３ａ１の電圧は第一のコンデンサ３ｆの存在によって最初は０ボルトとなっているので、第一のトランジスタはオフである。従って、そのコレクタに接続された制御回路４の制御端子４ｂには給電抵抗３ｄを介して電圧が印加され、制御回路４の出力端子４ｃにパルスが出力される。すると、負荷９に直流電圧が供給されると共にその分圧電圧が第三のトランジスタ３ｃのベース３ｃ１に加わり、第三のトランジスタ３ｃはオンする状態となる。一方、この過程で、第二のトランジスタ３ｂはバイアス抵抗３ｇ、３ｈによってオンし、そのコレクタ３ｂ２電圧はほぼ０ボルトとなり、その結果、第一のトランジスタ３ａのオフ状態が保持される。
【００２７】
ここで、電池１の内部起電力（無負荷状態の電圧）が低下し、また、内部抵抗１ａも増加した状態で使用され、電圧低下検出回路３等に供給されている実際の電圧（以下、負荷状態の電圧といい、図１のラインＬの電圧を指す）が所定値（例えば１．６ボルト）以下まで低下したときの動作を図２で説明する。なお、図２の横軸は時間を示すが数値そのものが時間数を示しているわけではない。また、縦軸は電圧を示す。
【００２８】
先ず、図２Ａに示すように内部起電力が低下してくると、それに伴って、図２Ｂ（ｂ１部）に示すように負荷状態の電圧も低下してくる。さらに、第二のトランジスタ３ｂのベース３ｂ１の電圧も図２Ｃ（ｃ１部）に示すように低下する。この過程で、第二のトランジスタ３ｂのベース電流が減少していくので、コレクタの電圧、従って第一のトランジスタ３ａのベース３ａ１電圧は図２Ｄ（ｄ１部）に示すように徐々に上昇していく。この段階では第一のトランジスタ３ａはオフ状態を保持しそのコレクタ電圧は図２Ｅ（ｅ１部）に示すように高くなっている。そして、負荷状態の電圧が所定値まで低下した時点（図２のＴの位置）で第二のトランジスタ３ｂは完全にオフとなり、図２Ｄ（ｄ２）に示すようにそのコレクタの電圧は高くなる。そして、第一のトランジスタ３ａはオンとなってコレクタ３ａ２の電圧は図２Ｅ（ｅ２）に示すようにほぼ０ボルトに低下し、それに伴って、第二のトランジスタ３ｂのベース３ｂ１の電圧も図２Ｃ（ｃ２部）に示すようにほぼ０ボルトに低下する。
【００２９】
すると、制御回路４の動作は停止し、トランス５に電流が供給されなくなり、電池１はほぼ無負荷状態となる。そのため、図１のラインＬの電圧は図２Ｂ（ｂ２）に示すように、電池１の内部起電力（図２Ａ参照）とほぼ同じ無負荷状態の電圧まで上昇する。
【００３０】
ところで、制御回路４の動作が停止しても負荷９に供給されていた直流電圧は急激には低下しないので第三のトランジスタ３ｃのベース３ｃ１には少しの間はバイアス電圧が加わっているが、このような状態でラインＬの電圧がほぼ無負荷状態の電圧に上昇しても、第二のトランジスタ３ｂのベース３ｂ１には第一のトランジスタ３ａのコレクタ３ａ２から電圧が帰還される状態で供給されるようになっており、しかも、第一のトランジスタ３ａがオン状態でそのコレクタ電圧はほぼ０ボルトとなっているので、第二のトランジスタ３ｂが再びオンとなることはない。従って、電圧低下検出回路３は自己保持され、いわゆるチャタリング現象は起きない。
【００３１】
図３乃至図５は本発明の電圧低下検出回路の他の構成例を示し、図１に示す電圧低下検出回路３におけるバイアス抵抗３ｇ、３ｈを省略し、代わりに、第一のトランジスタ３ａのコレクタ３ａ２と第二のトランジスタ３ｂのベース３ｂ１とを定電圧素子を介して直流的に接続した構成となっている。図３では定電圧素子としてダイオード３ｍを一個、図４では二個直列にして用いた構成を示し、アノードを第一のトランジスタ３ａのコレクタ３ａ２に、カソードを第二のトランジスタ３ｂのベース３ｂ１に接続している。また、図５ではツェナーダイオード３ｎを用いた構成を示し、そのカソードを第一のトランジスタ３ａのコレクタに３ａ２、アノードを第二のトランジスタ３ｂのベースに３ｂ１接続している。
【００３２】
このように、定電圧素子を設けることによって、第二のトランジスタ３ｂのベース電位は第一のトランジスタ３ａのコレクタ電位よりも定電圧素子の電圧降下分だけ低くなる。
従って、負荷状態の電圧が第二のトランジスタ３ｂのベース電位と低電圧素子の電圧の和に近づくと第二のトランジスタ３ｂのベース電流は急激に減少し、オン状態であった第二のトランジスタ３ｂがオフとなり、それに伴って第一のトランジスタ３ａがオンとなる。
このように、第二のトランジスタ３ｂのベース電位と低電圧素子の電圧の和により動作電圧が設定できるので、動作電圧設定のためのバイアス抵抗３ｇ、３ｈを削除しても電圧低下検出回路３の自己保持動作は可能となる。なお、第二のトランジスタ３ｂがオフとなる電圧を調整するために、バイアス抵抗とダイオードなどの定電圧素子とを組み合わせることも可能である。
【００３３】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第一端子と第一のスイッチ素子の第二端子との間に定電圧素子を接続したので、第二のスイッチ素子に対するバイアス用の抵抗素子を削除しても、電圧源が所定の電圧以下で確実にオフとすることができる。
【００３４】
【発明の効果】
本発明の電圧低下検出回路は、第一のスイッチ素子及び第二のスイッチ素子の各第二端子をそれぞれ別個の給電用の抵抗素子を介して電圧源に接続し、第一のスイッチ素子の第一端子と第二のスイッチ素子の第二端子との間、及び第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間をそれぞれ直流的に接続し、第一のスイッチ素子及び第二のスイッチ素子の各第三端子をグランドに接続し、第一のスイッチ素子の第一端子とグランドとの間に第一のコンデンサを接続して電源の電圧印加によって第一のスイッチ素子をオフさせると共に第二のスイッチ素子をオンさせるようにし、電源の電圧が所定の電圧以下に低下したときに第二のスイッチ素子がオフ、第一のスイッチ素子がオンとなるようにしたので、自己保持されて、その後電圧源の電圧が上昇しても第二のスイッチ素子がオン、第一のスイッチ素子がオフとはならず、チャタリング現象を起こさない。
【００３５】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第一端子とグランドとの間に第一のコンデンサの容量値よりも小さな容量値の第二のコンデンサを接続したので、第二のスイッチ素子がノイズによってオンからオフへ、またオフからオンへ変わる誤動作を起こすことはない。
【００３６】
また、本発明の電圧低下検出回路は、第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間、及び第二のスイッチ素子の第一端子とグランドとの間にそれぞれバイアス用の抵抗素子を接続したので、電圧源の電圧が所定の電圧以上では第一のスイッチ素子を確実にオン、所定の電圧以下では確実にオフとすることができる。
【００３７】
また、本発明の電圧低下検出回路は、第一のスイッチ素子の第二端子と第二のスイッチ素子の第一端子との間に定電圧素子を接続したので、第二のスイッチ素子に対するバイアス用の抵抗素子を削除しても電圧源の電圧が所定の電圧以上では第一のスイッチ素子を確実にオン、所定の電圧以下では確実にオフとすることができる。
【００３８】
また、本発明の電圧低下検出回路は、第二のスイッチ素子の第三端子とグランドとの間に第三のスイッチ素子を設け、第三のスイッチ素子を、第一のスイッチ素子がオン時にオフとなり、オフ時にオンとなるように構成したので、確実に自己保持できる。
【００３９】
また、本発明の電圧低下検出回路は、第一のスイッチ素子及び第二のスイッチ素子をバイポーラトランジスタで構成し、第一端子、第二端子及び第三端子をそれぞれバイポーラトランジスタのベース、コレクタ及びエミッタとしたので、最も簡単な構成で電圧低下検出回路を実現できる。
【図面の簡単な説明】
【図１】本発明の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図である。
【図２】本発明の電圧低下検出回路の動作を説明する波形図である。
【図３】本発明の電圧低下検出回路の他の構成図である。
【図４】本発明のの電圧低下検出回路の他の構成図である。
【図５】本発明のの電圧低下検出回路の他の構成図である。
【図６】従来の電圧低下検出回路を使用したＤＣ−ＤＣコンバータの構成図である。
【符号の説明】
１  電池（電圧源）
１ａ  内部抵抗
２  スイッチ
３  電圧低下検出回路
３ａ  第一のトランジスタ（第一のスイッチ素子）
３ａ１    ベース（第一端子）
３ａ２  コレクタ（第二端子）
３ａ３  エミッタ（第三端子）
３ｂ  第二のトランジスタ（第二のスイッチ素子）
３ｂ１    ベース（第一端子）
３ｂ２  コレクタ（第二端子）
３ｂ３  エミッタ（第三端子）
３ｃ  第三のトランジスタ（第三のスイッチ素子）
３ｃ１  ベース（第一端子）
３ｃ２  コレクタ（第二端子）
３ｃ３  エミッタ（第三端子）
３ｄ、３ｅ  給電抵抗（給電用抵抗素子）
３ｆ  第一のコンデンサ
３ｇ、３ｈ、３ｊ、３ｋ  バイアス抵抗
３ｉ  第二のコンデンサ
３ｍ  ダイオード（定電圧素子）
３ｎ  ツェナーダイオード（定電圧素子）
４  制御回路
４ａ  電源電圧供給端子
４ｂ  制御電圧入力端子
４ｃ  出力端子
４ｄ  誤差電圧入力端子
４ｅ  グランド端子
５  トランス
５ａ  一次巻き線
５ｂ  二次巻き線
６  ＦＥＴ
７  整流ダイオード
８  平滑コンデンサ
９  負荷
【図１】
0003616278.tif 000002
【図２】
0003616278.tif 000003
【図３】
0003616278.tif 000004
【図４】
0003616278.tif 000005
【図５】
0003616278.tif 000006
【図６】
0003616278.tif 000007