(57)【特許請求の範囲】
【請求項１】
ＧＭＳＫ伝送システムにおけるキャリア信号の周波数変調に使用するためのディジタルＧＭＳＫフィルタであって、
該ディジタルＧＭＳＫフィルタは多数の個別電流源（Ｉ１〜Ｉ１４）を含み、該多数の個別電流源（Ｉ１〜Ｉ１４）は個々の電流値を有し、前記電流源は個々に変調すべきディジタル信号に従って制御ロジックモジュールを介して制御され、該制御ロジックモジュールはシフトレジスタを含み、該シフトレジスタには変調すべきディジタル信号のビットがシフトインされ、全電流は出力側抵抗（５６０）を介して電圧値に変換され、該電圧値は電圧制御発振器を制御し、これによって前記キャリア信号の周波数が変調される、ＧＭＳＫ伝送システムにおけるキャリア信号の周波数変調に使用するためのディジタルＧＭＳＫフィルタにおいて、
前記シフトレジスタには一方の側から変調ビットの値「論理１」がシフトインされ、反対側から変調ビットの値「論理０」がシフトインされ、
前記シフトレジスタのシフト方向は停止、左へ、右への間で切り換え可能であることを特徴とする、ＧＭＳＫ伝送システムにおけるキャリア信号の周波数変調に使用するためのディジタルＧＭＳＫフィルタ。
【請求項２】
個別電流源（Ｉ１〜Ｉ１４）の個々の電流値は非線形に重み付けされることを特徴とする、請求項１記載のディジタルＧＭＳＫフィルタ。
【請求項３】
個別電流源（Ｉ１〜Ｉ１４）の個々の電流値の重み付けは、全電流としてそれぞれ電流源のそれぞれの接続乃至は遮断によってガウス曲線状特性曲線が得られるように行われることを特徴とする、請求項２記載のディジタルＧＭＳＫフィルタ。
【請求項４】
シフトレジスタはいわゆる長いループ及びいわゆる短いループを有し、前記長いループにおいては前記シフトレジスタは常に完全に「論理１」か又は完全に「論理０」で充填され、前記短いループにおいてはシフト方向が前記シフトレジスタの所定の位置において変化され、シフトが１クロックだけ抑制されることを特徴とする、請求項１〜３のうちの１項記載のディジタルＧＭＳＫフィルタ。
【請求項５】
シフトレジスタの長いループにおいて、シフト方向は変調すべき次のビットに依存して変化されることを特徴とする、請求項４記載のディジタルＧＭＳＫフィルタ。
【発明の詳細な説明】
【０００１】
本発明は一般的に前置接続されたガウスフィルタを有する周波数シフトの変調システム、いわゆるＧＭＳＫ変調システムに関する。とりわけ、本発明は、このようなＧＭＳＫ変調システムに対する改善されたＧＭＳＫフィルタに関する。
【０００２】
今日のワイヤレス電話システム又は移動無線システムではしばしばＧＭＳＫ変調が使用される。前置接続されたガウスフィルタを有するこの変調システム、いわゆるＧＭＳＫ変調システム（ガウシアン最小シフトキーイング変調システム）では、キャリア信号がガウスフィルタリングされたディジタルデータ信号によって変調される。この場合、この変調のためには周波数変調（ＦＭ変調）又は直交変調が使用され得る。直交変調は非常に精確に互いに適合する線形のＩパス及びＱパス及び付加的な移動シフタ及びミキシングモジュールを必要とするので、実現するには比較的コスト高である。従って、コストの理由からしばしばより簡単に実装できるＦＭ変調が使用される。
【０００３】
ＦＭ変調では電圧制御発振器、いわゆるＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）が使用される。この変調に使用されるディジタルデータ信号はこのためにまず最初にガウスフィルタによってフィルタリングされる。このガウスフィルタは本来のデータ信号であるディジタル方形信号の若干の平滑化に使用される。このガウスフィルタはいわばローパスフィルタであり、あまりにも急激な位相ジャンプが生じないようにするのである。これによってより狭帯域の変調されたキャリア信号が実現される。ガウスフィルタの出力側において得られる信号は、次いで電圧制御発振器（ＶＣＯ）を制御する。
【０００４】
ガウスフィルタは様々なやり方で実現される。このガウスフィルタは、シーメンス社のワイヤレスＤＥＣＴ電話において実現されるように、例えば、個別構成素子を有するアナログフィルタ素子として構成される。もしくは、例えばフィリップス及びＮＳＣ社のワイヤレス電話において実現されているようにディジタルフィルタとして構成される。
【０００５】
これまでの通常のＧＭＳＫフィルタの場合、ディジタル的な前処理及び続いてＸビットディジタルアナログ変換器（Ｄ／Ａ変換器）によるディジタルアナログ変換が行われる。このディジタルアナログ変換の際に、あらゆるディジタルアナログ変換の場合のように、Ｄ／Ａ変換器のステップ関数によって否応なく量子化誤差が存在する。この量子化誤差は、Ｄ／Ａ変換器の分解能を、すなわちこのＤ／Ａ変換器のビット幅を増大することによってこのＤ／Ａ変換器において発生するステップを小さくすることによって低減される。
【０００６】
電流源原理に従って作動する通常のＤ／Ａ変換器はバイナリで重み付けされた電流源を有する。個別電流源はこの場合電流を送出し、この電流は基準電流Ｉｒｅｆのバイナリの倍数である。すなわち、これらの電流は、値Ｉｒｅｆ，２＊Ｉｒｅｆ，４＊Ｉｒｅｆ．．．２＾Ｎ＊Ｉｒｅｆを有する。単純な加算によって各ディジタル値が生じる。このＤ／Ａ変換器おける問題は、最上位ビット（ＭＳＢ）への切り換えの際に、最大基準電流を除く全基準電流の総和から最大基準電流への切り換えが行われることによって発生する。これらの基準電流が正確に整合されてない場合には、そして実際にはほぼ常にそうなのであるが、変換器特性曲線にジャンプが存在する。これによって高周波側波帯信号が発生され、これらの高周波側波帯信号は上述の側波帯抑制を損なう。
【０００７】
電圧出力側を有するＤ／Ａ変換器の場合には、基準電圧が加算される。これらの電圧はアクティブにバッファを介して又はパッシブに抵抗を介して加算される。しかし、パッシブなやり方の場合には、出力側抵抗は一定ではなく比較的高オーム抵抗である。さらに、抵抗は集積にはとくに良好には適していない。なぜなら、これらの抵抗はその実装のために大きな面積を必要とするからである。従って、通常、電圧はバッファを介して加算される。このバッファは（ここでは１０ＭＨｚのオーダの）十分に大きい帯域幅を有する。しかし、このようなバッファはその実装には比較的大きな面積を必要とし多くの電流を消費する。
【０００８】
さらに、通常のＤ／Ａ変換器はディジタルフィルタを必要とする。このディジタルフィルタはしばしばリードオンリーメモリ（ＲＯＭ）に格納されたテーブルとして実現される。
【０００９】
使用されるＧＭＳＫフィルタはますます進む電子機器の小型化の流れの中で最小の面積で実現されねばならない。しかし、同時にフィルタはできるだけ高精度を持たなくてはならない。
国際公開ＷＯ９７／０４５２５にはディジタルＧＭＳＫフィルタが記述されている。このディジタルＧＭＳＫフィルタは多数の個別電流源の電流の総和によって和電流を発生し、この和電流が抵抗によって相応の電圧値に変換される。所望のフィルタ機能に従って重み付けされた電流源はこの場合シフトレジスタを介して制御される。
国際公開ＷＯ９７／３３４１４ＡにはＧＭＳＫ変調用のパルス形成のための装置が示されている。この装置により受信されるディジタルデータストリームはリードオンリーメモリ、ロジック回路及びディジタル・アナログ変換器によってＶＣＯに対するアナログ制御信号に変換される。
重み付けされたＧＭＳＫアナログ信号を発生するための更に別のディジタル・アナログ変換器が欧州特許出願ＥＰ０７４３７５９Ａ１に記述されている。
【００１０】
従って、本発明の課題は、最小の面積で実装でき、できるだけ高精度を有するＧＭＳＫフィルタを提供することである。
【００１１】
上記課題は、本発明のディジタルＧＭＳＫフィルタによって解決される。このフィルタはＤ／Ａ変換器に対して電流出力側を有するパラレルなＤ／Ａ変換器を使用する。この場合、アナログ出力信号は、個別電流源からの個別電流の加法的合成から生じる全電流から成る。
【００１２】
本発明のフィルタにおいて使用される電流源はいわゆるディフェレンシャル電流源である。この名称「ディフェレンシャル電流源」は、この場合、この電流源がそれぞれ変換器特性曲線のステップから次のステップへと進むために必要な電流を供給することを指し示している。この場合、このフィルタの実現に必要なチップ面積は最大和電流によってのみ決定され、電流源の個数によっては決定されない。
【００１３】
このディフェレンシャル電流源の個別電流は外部抵抗において直接ＶＣＯの制御に必要な制御電圧に変換され、この結果、従来技術のＤ／Ａ変換器とは対照的に出力側バッファは必要ない。
【００１４】
このディフェレンシャル電流源の電流値はこの場合線形ではなくガウス曲線状に重み付けされている。これによってディジタルフィルタリングを省略することができる。
シフトレジスタの本発明の構成（両側から入力可能及びシフト方向の切り換え可能）によって、個別電流源は有利に制御可能である。
【００１５】
電圧制御発振器（ＶＣＯ）はこの場合とりわけバラクタが使用される場合にはその動作パラメータの大きなバラツキを有する。それゆえ、ＶＣＯの所定の周波数変化範囲を達成するために、製造の際に制御電圧を調整しなければならない。この変調変化範囲調整は本発明のＧＭＳＫフィルタではディフェレンシャル電流源の基準電流の整合によって行われる。
【００１６】
まとめると、本発明のディジタルＧＭＳＫフィルタは、最大和電流によってのみ決定される小さいチップ面積に実装されるフィルタを実現する。このフィルタは出力側バッファを必要としない。ディフェレンシャル電流源の電流のガウス曲線状の重み付けによってディジタルフィルタリングを省くことが実現される。さらに、これによって、正確なガウス曲線状の変換器特性曲線が実現される。
【００１７】
次に本発明のディジタルＧＭＳＫフィルタの詳細な説明を図面の図に基づいて行われる。
【００１８】
図１は本発明のディジタルＧＭＳＫフィルタの概略図を示し、
図２はテーブルに電流源及びこれらの電流源の相互接続から得られる全電流の設計仕様を示し、
図３は本発明のＧＭＳＫフィルタが適用されるＧＭＳＫ変調器の出力信号を示し、
図４はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有する変調シーケンスにおいて順次接続されるかを示し、
図５はテーブルにおいて本発明のＧＭＳＫフィルタのどの電流源が値００１０１を有する変調シーケンスにおいて順次接続されるかを示し、
図６はテーブルにおいて電流源を制御するためのシフトレジスタのシフト方向の調整を示し、
図７はテーブル形式において電流源を制御するためのシフトレジスタの長いループ又は短いループの実行に対する判定を示す。
【００１９】
図１は本発明のディジタルＧＭＳＫフィルタの概略図を示す。このＧＭＳＫフィルタはその上側部分に１４個の個別電流源Ｉ１〜Ｉ１４を有する。これらの電流源の異なる個別電流値は基準電流Ｉｒｅｆによって発生される。これらの電流源は全部で１４個のスイッチｂ１〜ｂ１４を介して個々に共通線路に接続される。参照符号ＶＤＤＴＸＤＡはこの場合電流源に対する給電電圧を示す。
【００２０】
下側部分には図１において個別電流源のスイッチングのための制御ロジックモジュールが示されている。この制御ロジックモジュールは基本的に個々のセルによって示されたシフトレジスタから成る。電流源のスイッチングのためのロジックは１８ビットサーモメータ・コードによって作動する。この場合、「論理１」は左から及び「論理０」は右からシフトレジスタにシフトされる。これは、図面ではこのシフトレジスタの左側の「１」及びこのシフトレジスタの右側の「０」によって示されている。シフト方向は「停止」、「左へ」及び「右へ」の間で切り換え可能である。シフトクロックは、ここに図示された実施例では１０．３６８ＭＨｚであり、このロジックモジュールの左側に図示されているように外部からこの制御ロジックモジュールに供給される。このシフトレジスタの精確な機能は後で図４及び５に基づいて詳しく説明する。このモジュールの左側に示されているように、この制御ロジックモジュールには、とりわけ送信すべきビットシーケンスを示す信号ＴＸＤＡＱ、送信すべきビットシーケンスが到着するクロックであるクロック１．１５２ＭＨｚ、上記のシフトクロック１０．３６８ＭＨｚが供給される。さらに、この制御ロジックモジュールはＲＥＳＥＴＱ入力側を有する。このＲＥＳＥＴＱ入力側によってこの制御ロジックモジュールは所定の初期状態にリセットされる。この制御ロジックモジュールにはシフトレジスタの下にさらにメモリが示されている。なぜなら、信号ＴＸＤＡは時点ｎにも時点ｎ＋１にも必要とされるからである。
【００２１】
図２はテーブルにおいて電流源及びこれらの電流源の相互接続から得られる全電流の設計仕様を示している。左の列には１４個のここで使用される電流源Ｉ１〜Ｉ１４が記載されている。真ん中の列には各々の個別電流源の電流値が見える。個別電流源の電流値は、電流源の変化する相互接続によるこれらの電流値によってできるだけエラーなくガウシアン変換器特性曲線が得られるように選択される。右の列には個別電流源の部分電流を次々と加算することから得られる全電流が図示されている。ここに示された電流は相対的な値であり、つまりは全電流値１．０に正規化された値である。
【００２２】
図３は、本発明のＧＭＳＫフィルタが適用されたＧＭＳＫ変調器の出力信号を示す。上部の縁にはこの変調に使用されるバイナリ値のシーケンスの例が示されている。この場合にはシーケンス００１０１００１１である。下の水平軸は時間軸であり、左の垂直軸は相対的な全電流値を示す。
【００２３】
図４はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有する変調シーケンスにおいて順次接続されるかを示す。バイナリ変調値の００１１シーケンスにおいて、シフトレジスタのいわゆる長いループがサーモメータ・コードによって実行される。
【００２４】
図５はテーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１０１を有する変調シーケンスにおいて順次接続されるかを示す。ここに図示された００１０１シーケンスにおいて、シフトレジスタのいわゆる短いループがサーモメータ・コードによって実行される。
【００２５】
個別電流源を制御するためにこのシフトレジスタにおいて使用されるコードはサーモメータ・コード（ｔｈｅｒｍｏｍｅｔｅｒ−ｃｏｄｅ）と呼ばれる。なぜなら、このコードは水銀柱が上下するサーモメータのように見えるからである。つまり、「論理１」に関して常に１ビットだけより多くなるか又は１ビットだけより少なくなるかである。この場合、より下位の全てのビットはこの場合レベル「論理１」を有する。サーモメータ・コードを有するここで使用されるシフトレジスタは短いループ及び長いループを有する。短いループは０１０又は１０１ビットシーケンスに対して実行される。これに対して、長いループは００１１又は１１００ビットシーケンスに対して実行される。短いループが実行されるか又は長いループが実行されるかの判定は電流源Ｉ７のスイッチングにおいて実施される。長いループにおいては、このシフトレジスタは常に完全に「論理１」によって充填されるか又は完全に空であるか、すなわち完全に「論理０」によって充填されているかのいずれかである。短いループにおいては、シフト方向は位置５及び位置１３で変化され、１クロックのあいだシフトが抑制される。長いループにおいては、シフト方向は変調クロック（この場合は１．１５２ＭＨｚ）の各上昇エッジによって変化される。シフト方向は変調すべき次のビットに依存する。
【００２６】
シフト方向の判定は図６にテーブルによって図示されている。
【００２７】
図７にはテーブル形式で長いループの実行又は短いループの実行に対する判定が示されている。
【００２８】
これら両方の図において、ＴＸＤＡ（ｎ）は時点ｎにおける変調ビット、より詳しく言えば変調ビットの値を示し、ＴＸＤＡ（ｎ＋１）は時点ｎ＋１における変調ビットの値を示す。
【００２９】
全体をまとめると、本発明はディジタルＧＭＳＫフィルタを提供する。この本発明のディジタルＧＭＳＫフィルタでは別個のディジタルフィルタは必要ない。なぜなら、「フィルタリング」はすでに電流源の非線形重み付けによって実現されるからである。サーモメータ・コードを有するシフトレジスタを介する電流源の制御によって常にそれぞれ１つの電流源だけが接続乃至は遮断され、この結果、常に出力電流の単調な上昇乃至は降下が実現される。個別電流源の個々の重み付けによって、サンプリング値は実際的には量子化誤差なしで得られる。出力側バッファは必要ない。なぜなら、電流は単純に負荷抵抗において加算され得るからである。
【図面の簡単な説明】
【図１】本発明のディジタルＧＭＳＫフィルタの概略図を示す。
【図２】テーブルに電流源及びこれらの電流源の相互接続から得られる全電流の設計仕様を示す。
【図３】本発明のＧＭＳＫフィルタが適用されるＧＭＳＫ変調器の出力信号を示す。
【図４】テーブルに本発明のＧＭＳＫフィルタのどの電流源が値００１１を有する変調シーケンスにおいて順次接続されるかを示す。
【図５】テーブルにおいて本発明のＧＭＳＫフィルタのどの電流源が値００１０１を有する変調シーケンスにおいて順次接続されるかを示す。
【図６】テーブルにおいて電流源を制御するためのシフトレジスタのシフト方向の調整を示す。
【図７】テーブル形式において電流源を制御するためのシフトレジスタの長いループ又は短いループの実行に対する判定を示す。
【符号の説明】
Ｉ１〜Ｉ１４  個別電流源
ｂ１〜ｂ１４  スイッチ
ＶＤＤＴＸＤＡ  給電電圧
５６０  出力側抵抗
【図１】
0003624161.tif 000002
【図２】
0003624161.tif 000003
【図３】
0003624161.tif 000004
【図４】
0003624161.tif 000005
【図５】
0003624161.tif 000006
【図６】
0003624161.tif 000007
【図７】
0003624161.tif 000008