【手続補正書】
【提出日】令和3年6月11日(2021.6.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
【図１】実施例１に係る半導体パッケージにおける基本的なリード構造を説明する図である。
【図２】中空配線構造を有するリードフレームの製造の基本的理論の説明図である。
【図３】本発明の実施例２に係る半導体パッケージの外部接続用リードフレーム（ベアチップ接続型）の製造工程を説明する図である。
【図４】本発明の実施例２に係る半導体パッケージの外部接続用リードフレーム（ベアチップ非接続型）の製造方法の製造工程を説明する図である。
【図５】本発明の実施例３に係る半導体パッケージの内部上下接続用リードフレームの製造工程を説明する図である。
【図６】本発明の実施例４に係る積層用両面外部端子付き半導体装置の製造方法の代表的製造工程を説明する図である。
【図７】図６に図示した各工程の通りに製造することで得られる積層用両面外部端子付き半導体装置の断面模式図である。
【図８】図６の各工程のうち図６（Ｂ）においてＮｉの保護鍍金層１５のない内部上下接続用リードフレーム３１を使用するとともに、図６（Ｄ）においてＮｉの保護鍍金層３６の鍍金工程を省略して製造された積層用両面外部端子付き半導体装置の断面模式図である。
【図９】図６の各工程のうち、図６（Ｄ）においてＮｉの保護鍍金層１５の鍍金工程により製造された積層用両面外部端子付き半導体装置の断面模式図である。
【図１０】図６の各工程のうち図６（Ｂ）において外部接続用リードフレーム３０ａのみとし、製造された片面外部端子付き半導体装置の断面模式図である。
【図１１】図６の各工程のうち、図６（Ａ）において、半導体チップ３３をフェイスダウンさせ、バンプ４１をランド部２０ｂにフリップチップ接合することにより製造された積層用両面外部端子付き半導体装置の断面模式図である。
【図１２】図６に図示した各工程により製造することで得られる、半導体チップ（ベアチップ）３３の上下に放熱板２５を配した積層用両面外部端子付き半導体装置の断面模式図である。（図では圧着し放熱板に錫合金鍍金をしているが、錫合金溶融接合もできる。またニッケルなどの保護鍍金に変更もできる）
【図１３】図６に図示した各工程により製造することで得られる、半導体チップ（ベアチップ）３３の上下に放熱板２５を配し、放熱板２５を内部上下接続用リードフレーム３１に接続して熱伝導路を構成した積層用両面外部端子付き半導体装置の断面模式図である。（図では圧着し放熱板に錫合金鍍金をしているが、錫合金溶融接合もできる。またニッケルなどの保護鍍金に変更もできる）
【図１４】図６に図示した各工程により製造することで得られる、半導体チップ（ベアチップ）３３の上下に放熱板２５を配し、放熱板２５を中空配線を介し内部上下接続用リードフレーム３１に接続して熱伝導路を形成し、且つグランド端子と一体化して耐ノイズ性を向上させた積層用両面外部端子付き半導体装置の断面模式図である。（図では圧着し放熱板に錫合金鍍金をしているが、錫合金溶融接合もできる。またニッケルなどの保護鍍金に変更もできる）
【図１５】本発明の実施例５に係る半導体パッケージの下段外部接続用リードフレーム（ベアチップ接続型）の製造方法の製造工程を説明する図である。
【図１６】本発明の実施例５に係る半導体パッケージの上段外部接続用リードフレーム（ベアチップ非接続型）の製造方法の製造工程を説明する図である。
【図１７】本発明の実施例５に係る半導体パッケージの上段外部接続用リードフレーム（ベアチップ非接続型）の製造方法において、内部チップ部品４４を実装する場合の製造工程を説明する図である。
【図１８】本発明の実施例６に係る半導体パッケージの内部上下接続用リードフレームの製造方法の製造工程を説明する図である。
【図１９】本発明の実施例６に係る半導体パッケージの内部上下接続用リードフレームの製造方法において、さらにフラックス転写工程を追加した製造工程を説明する図である。
【図２０】本発明の実施例７に係る積層用両面外部端子付き半導体装置の製造方法の製造工程を説明する図である。
【図２１】図２０に図示した各工程により製造することで得られる、下面側に突起状外部端子４５を配し、半導体チップ３３の上下に放熱板２５を配し、放熱板２５を内部上下接続用リードフレーム３１ｂで接続して熱伝導路４２を形成した積層用両面外部端子付き半導体装置の断面模式図である。（図では内部上下接続用の端子は錫合金溶融接合してある）
【図２２】図２０に図示した各工程により製造することで得られる、下面側に突起状外部端子４５を配し、半導体チップ３３の上下に放熱板２５を配し、下側の放熱板２５の下面側にも放熱板２５全面に亘り突起状外部端子と同構造の広面積突起状外部端子４５ａを配した積層用両面外部端子付き半導体装置の断面模式図である。（図では内部上下接続用の端子は錫合金溶融接合してある）
【図２３】図２０に図示した各工程により製造することで得られる、下面側に突起状外部端子４５を配し、半導体チップ３３の上下に放熱板２５を配し、下側の放熱板２５の下面側にも複数の突起状外部端子４５をフィン状に設け、放熱板２５を内部上下接続用リードフレーム３１ｂに中空配線を介し接続して熱伝導路４２を形成し、且つグランド端子と一体化して耐ノイズ性を向上させる構造とした積層用両面外部端子付き半導体装置の断面模式図である。（図では内部上下接続用の端子は錫合金溶融接合してある）
【図２４】図２０に図示した各工程により製造することで得られる、下面側に突起状外部端子４５を配し、パッケージ内に内部チップ部品４４を搭載した積層用両面外部端子付き半導体装置の断面模式図である。（図では内部上下接続用の端子は錫合金溶融接合してある）
【図２５】パッケージ内に内部チップ部品４４を搭載した積層用両面外部端子付き半導体装置の断面模式図である。（図では内部上下接続用の端子は錫合金溶融接合してある）
【図２６】パッケージ内に内部チップ部品４４を搭載した積層用両面外部端子付き半導体装置の断面模式図である。図６、の工程で得られるもので外部端子とならないものに関しては保護鍍金はされてない。
【図２７】本発明の実施例８に係る積層半導体装置及びその製造方法を説明する図である。ただし外部端子は突起付の場合の実装状態を示す。
【図２８】本発明の実施例９に係る積層半導体装置及びその製造方法を説明する図である。ただし外部端子は突起無の場合の実装状態を示す。
【図２９】本発明の実施例１０に係る半導体パッケージのリードフレームの製造方法の製造工程を説明する図である。
【図３０】本発明の実施例１１に係る半導体パッケージのリードフレームの製造方法の製造工程を説明する図である。
【図３１】本発明の実施例１２に係る半導体パッケージのリードフレームの製造方法の製造工程を説明する図である。
【図３２】本発明の実施例１３に係る積層用両面外部端子付き半導体装置の製造工程を説明する図である。
【図３３】本発明の実施例１４に係る積層用両面外部端子付き半導体装置の製造工程を説明する図である。
【図３４】本発明の実施例１５に係る積層半導体装置の製造方法によって製造される積層半導体装置を表す図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
また、図１（ｃ）は、実施例３，６で詳しく説明するような内部上下接続用リードフレームの基本構造である。図１（ｃ）において、同型の配線パターンが転写された下部レジスト９ａ及び上部レジスト９ｂの間には、導電性の基材をエッチングすることにより形成された、双錐台状の脚台２ｃ、リード部４ｆ、及びフレーム台３が形成されている。この場合、最終的には下部レジスト９ａ及び上部レジスト９ｂは剥離され、双錐台状の脚台２ｃの下面及び上面（図１（ｃ）で下部レジスト９ａの上面及び上部レジスト９ｂの下面と接している面）が、内部上下接続用端子として用いられる。下部レジスト９ａの上面を除く平面（即ち、脚台２ｃの下面側のランドを除く平面）を「下側の端子水準面」、上部レジスト９ｂの下面を除く平面（即ち、脚台２ｃの上面側のランドを除く平面）を「上側の端子水準面」と呼ぶ。リード部４ｆの下側及び上側は、オーバーエッチングにより下部レジスト９ａの上面及び上部レジスト９ｂの下面（即ち、下側及び上側の端子水準面）とは隔離されている。このように、オーバーエッチングによって下側及び上側の端子水準面から隔離され、両脚台の端子水準面との間に中空空間が形成されたリード構造を、本明細書では「中空菱形リード構造」（midair rhombus lead structure）と呼ぶ。本発明の半導体パッケージにおける内部上下接続用のリード構造は、このオーバーエッチングによって形成される中空菱形リード構造を有することを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
（Ｆ）最後に、アルカリエッチング液などにより、耐エッチング金属レジスト層１２をレジスト材として基材１０のエッチングを行う。耐エッチング金属レジスト層１２は配線パターンが転写されているが、配線パターンには、電極端子であるランド部と、ランド部間を接続するリード部とを有する。このときのエッチングでは、リード部のエッジ直下のサイドエッチのエッチング量Ｄがリード部の半幅ｗlead／２よりも大きく且つランド部の半幅ｗland／２よりも小さくなるようにオーバーエッチングを行う。これにより、リード部を、エッチングにより蝕刻された基材１０から完全に離隔した状態とする。これにより、図１（ａ）のような耐エッチング金属レジスト層１２のリード部による中空配線構造が形成される。尚、図３（ｃ）（Ｆ）において、外面側の耐エッチング金属レジスト層（別基材）１２ａは、半導体チップの実装後、基材１０，上面側の耐エッチング金属レジスト層１２，及び貴金属鍍金層１４などをモールド樹脂により封止した後、選択的エッチングによって除去される。これにより、基材１０のエッチング後に残留した基材１０からなる脚台２２の下面は、最終的に外部電極端子となる（実施例４参照）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
以上のような工程により製造される内部上下接続用リードフレームは、図５（ａ），（ｂ）に示した様な構造となる。図５（ａ）において、［１］，［２］は外部接続用リードフレームと接続するための内部上下接続端子用の端子部２０ｃと中空菱形リード構造のリード部２１ａとを上方から視た平面図を表し、図５（ｂ）の［１］，［２］は、それぞれ、図５（ａ）の［１］，［２］をＡ−Ａ線方向から視た断面図を表す。図５（ａ），（ｂ）の［１］，［２］において、上下接続用端子部２０ｃ，リード部２１ａは、工程（Ｂ）のエッチングで蝕刻形成されている。それぞれのリード部２１ａは、工程（Ｂ）のエッチングで基材を蝕刻して形成された断面が凹弯曲辺菱形状の中空菱形リード構造となっている（図１（ｃ）参照）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
（Ｂ）次に、外部接続用リードフレーム３０ａの上面所定位置に、内部上下接続用リードフレーム３１を位置合わせし、銀ペースト又は錫合金の溶融リフローにより接合し、さらに内部上下接続用リードフレーム３１の上面所定位置に、外部接続用リードフレーム３０ｂを位置合わせし、又は銀ペースト又は錫合金の溶融リフローにより一括して接合する。このとき、外部接続用リードフレーム３０ａ，３０ｂのランド部２０，２０ｂ’（図３（ａ）（ｂ）参照）が、それに対向する内部上下接続用リードフレーム３１の各端子部２０ｃ（図５（ａ）（ｂ）参照）と接合する。そして、この図ではＵＶ硬化樹脂などによる仮止めを位置合わせのために先に行っているが、行わなくてもよい。この仮止めは、パッケージの側部に設けられた仮止め孔４７に樹脂を注入し硬化させることにより行う。この際の各リードフレーム３０ａ，３０ｂ，３１の位置決めは、リードフレームの枠部の上下に貫通して設けられた位置決め孔４８を用いて行う。または上下金型（図示せず）により各リードフレーム３０ａ，３１，３０ｂを挟み込んで内部上下接続用端子部２０ｃを上下からモールド金型により圧着し、次にトランスファ方式などによりモールディングを行い、モールド樹脂３５を各リードフレーム３０ａ，３１，３０ｂの中空領域に充填して硬化させる。このとき、下側の外部接続用リードフレーム３０ａの外面側の耐エッチング金属レジスト層１２ａ、及び上側の外部接続用リードフレーム３０ｂの外面側の耐エッチング金属レジスト層１２ａは、モールド樹脂３５が漏れ出ない状態とする。尚、モールド樹脂３５は硬化時に硬化収縮するため、これにより、外部接続用リードフレーム３０ａ，３０ｂのランド部２０は内部上下接続用リードフレーム３１に強固に圧着が保持される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
（Ｄ）次に、この場合はパッケージ外面に露出した金属部分にニッケル鍍金又は錫鍍金を行う場合、保護鍍金層３６を形成する。これは、イオンマイグレーションによりＣｕ等のイオンが拡散してマイグレーション不良が発生することを予防するための措置である。従って、このニッケル鍍金は省略することもできる。次いで、液状鍍金レジストをパッケージ外面にスプレー塗布などし、露光／現像することによって、外部接続に使用しない不必要な外部電極端子の部分の表面を鍍金レジスト層３７で被覆する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
以上のような工程により製造されるベアチップ接続用の外部接続用リードフレームは、図１５（ａ），（ｂ）に示した様な構造となる。図１５（ａ）において、［１］は、外部接続端子用のランド部２０ａと中空配線構造のリード部２１とを上方から視た平面図である。［２］は、内部上下接続用リードフレームを接続するための内部上下接続端子用のランド部２０ｂ’と中空配線構造のリード部２１とを上方から視た平面図である。ここでは上面に貴金属鍍金などがされているが、しなくてもよい［３］，［４］は、半導体チップをワイヤボンディングするための内部接続端子用のランド部２０ｂと中空配線構造のリード部２１とを上方から視た平面図を表す。外部接続端子用のランド部２０ａ及び内部上下接続端子用のランド部２０ｂ’は平面視で円形または方形であり、内部接続端子用のランド部２０ｂは平面視で方形または円形である。内部接続端子用のランド部２０ｂ及び内部上下接続端子用のランド部２０ｂ’の上面には貴金属鍍金２４がされている。図１５（ｂ）の［１］，［２］，［３］，［４］は、それぞれ、図１５（ａ）の［１］，［２］，［３］，［４］をＡ−Ａ線方向から視た断面図を表す。図１５（ａ），（ｂ）の［１］，［２］，［３］，［４］において、ランド部２０ａ，２０ｂ，２０ｂ’の下部には、工程（Ｇ）のエッチングで蝕刻形成された脚台２２が形成されており、ランド部２０ａ，２０ｂ，２０ｂ’はこの脚台２２により、その下部のベース２３（外面側の基材１０の平野面部分）の上面側に支持されている。一方、それぞれのリード部２１の下部のハーフエッチングされた基材１０は、工程（Ｇ）のエッチングで蝕刻除去されており中空配線構造となっている。また、外部接続端子用のランド部２０ａの真下のベース２３の下面側（外面側）には、ランド部２０ａと同形相の外部端子用レジスト材２６が設けられている（図１（ｂ）参照）。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
図１９は、本発明の実施例６に係る半導体パッケージの内部中継用リードフレームの製造方法において、さらにフラックス転写工程を追加した製造工程を説明する図である。図１９において、工程（Ａ）〜（Ｄ）は図１８と同様である。図１９では、工程（Ｄ）の後に、工程（Ｅ）において、内部上下接続用リードフレームの上下の端子部２０ｃにフラックスが両面転写される。フラックスは、主に無洗浄などのフラックスなどが使用される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
ここで、外部接続用リードフレーム３０ｃ、内部上下接続用リードフレーム３１ｂ及び外部接続用リードフレーム３０ｄの接合について補足説明する。これらのリードフレーム間の接合方法としては、圧着や銀ペーストによる接着を用いることも可能であるが、本実施例では錫合金の無洗浄のフラックス又は還元雰囲気内でのリフローによる溶融接合を用いている。図２０（Ｂ１），（Ｂ２）は、図２０（Ｂ）の点線枠部分を抜き出した図である。図２０（Ｂ１），（Ｂ２）において、パッケージの側部には、上段の外部接続用リードフレーム３０ｄから下段の外部接続用リードフレーム３０ｃまで連通し下端が盲端となった仮止め孔４７と、上段の外部接続用リードフレーム３０ｄから下段の外部接続用リードフレーム３０ｃまで貫通する位置決め孔４８が設けられている。よって、位置決め孔４８を用いて位置決めが行われる。また、仮止めをする場合には、仮止め孔４７に、耐エッチング性のＵＶ硬化樹脂などを流し込んで硬化させ仮止めする。図２０（Ｂ１）は、片面ずつ又は両面同時にフラックス４６を転写した中段の内部上下接続用リードフレーム３１ｂを、下段の外部接続用リードフレーム３０ｃのランド部２０ｂ’の表面の金鍍金及び上段の外部接続用リードフレーム３０ｄのランド部２０ｂ’の表面の錫合金鍍金と合わせた状態を示している。フラックスは、主に無洗浄フラックスなどが使用される。この状態で、赤外線や熱風などで錫合金を溶かして接合する。この場合の（Ｂ２）の４６部が溶融してフィレット（裾広がりの形状：fillet）が形成されている理由は図１６、図１７の１４ａの錫合金鍍金とで溶融接合されたからであり、他は濡れ性が悪く良好なフィレットは形成されてない。また、フラックスを使用しない場合は、還元雰囲気でのリフローによる接合が行われる。図２０（Ｂ２）は、錫合金鍍金されたリードフレーム３１ｂ，３０ｃ，３０ｄの端子同士がリフロー接合された状態を示す。これらのリードフレーム３１ｂ，３０ｃ，３０ｄを仮止めしない場合には、おおまかな位置合わせ後の精密な位置合わせは、錫合金の溶融によるセルフアラインメントによって、位置合わせされることになる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
図２１は、図２０に図示した各工程により製造することで得られる、下面側に突起状外部端子４５を配し、半導体チップ３３の上下に放熱板２５を配し、放熱板２５を内部上下接続用リードフレーム３１に接続して熱伝導路４２を形成した積層用両面外部端子付き半導体装置の断面模式図である。この例では、外部接続用リードフレーム３０ｃ，内部上下接続用リードフレーム３１，外部接続用リードフレーム３０ｄを積層接続した形成構造としている。内部上下接続用リードフレーム３１の端子部２０ｃを上下の放熱板２５に錫合金溶融接合して、熱伝導路４２を形成し、パッケージの上下面からパッケージ外部環境へ放熱することができるように形成されている。このように、パッケージ外部環境へ放熱できるようにすれば、複数の半導体装置を積層した場合でも良好な放熱特性を維持することが可能となる。尚、外部接続用リードフレーム３０ｃ，３０ｄに設けられた放熱板２５は、図１５，１６で説明した外部接続用リードフレームの製造工程において、工程（Ａ）で使用する配線パターンに放熱板２５のパターンを入れることで、図１５，１６の製造工程をそのまま用いて、外部接続用リードフレーム３０ｃ，３０ｄ内に形成することができる。但し、半導体チップマウントは絶縁体接着層ではなく伝熱性のよい銀ペーストなどによる搭載となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１６６
【補正方法】変更
【補正の内容】
【０１６６】
（Ｄ）次に、液状鍍金レジストをパッケージ両外面にシャワー塗布などして露光／現像することにより、パッケージ外面に露出した外部電極端子３９のうち、外部接続に使用しない不必要な外部電極端子及び位置決め孔と仮止め孔を鍍金レジスト層３７により被覆する。そして、鍍金レジスト層３７で被覆されていない外部電極端子３９に対し、錫合金４０による鍍金を行う。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１７２
【補正方法】変更
【補正の内容】
【０１７２】
（Ｅ）最後に、ニッケルエッチングと鍍金を兼用のレジストで行った場合は一括して、下面側未使用外部電極端子及び上面側未使用外部電極端子の部分の被覆したレジスト８６を剥離する。ニッケルエッチングと鍍金を別々のレジストで行った場合はそれぞれ耐ニッケルエッチングレジストを塗布と露光／現像し同部分に被覆し、ニッケルエッチング後に剥離し、且つ鍍金レジスト塗布と露光／現像し同部分に被覆して各鍍金後に鍍金レジスト剥離を行う、また鍍金レジストをニッケル鍍金レジストと錫合金レジストに分けた場合もそれぞれにレジストを塗布と露光／現像し同部分に被覆しニッケル鍍金後にニッケル鍍金レジストを剥離し、且つ錫合金レジスト塗布と露光／現像し同部分に被覆し、錫合金鍍金後に錫合金レジスト剥離を行う。さらに仮止用及び位置決め孔注入樹脂３５ａを剥離する。これにより、突起状外部端子４５を備えたパッケージングされた積層用両面外部端子付き半導体装置が完成する。この段階で、突起状外部端子４５を含めた図３３（Ｅ）のパッケージの全厚みは、約０．４ｍｍとなる。尚、図３３において、符号３８で示した部分は枠部であり、符号Ｌｄで示した点線はダイジングラインである。その後、枠部３８及び他のパッケージングから切り離すダイジングカット工程やパンチング工程などにより、それぞれの半導体装置のパッケージを個片化する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１７８
【補正方法】変更
【補正の内容】
【０１７８】
１  ベース（別基材又は基材）
２，２ａ，２ｂ，２ｃ  脚台
３  フレーム台（基材）
４ａ，４ｂ  ランド部
４ｃ  導電性レジストパターン
４ｃ’  レジストパターン（導電性・非導電性を問わず）
４ｄ，４ｅ，４ｆ  リード部
５  貴金属鍍金層（下地バリア鍍金の場合あり）
６  エッチング残りの突起
７  サイドエッチ
８  外部端子用レジストパターン層（導電性・非導電性を問わず）
９ａ  下部レジストパターン（導電性・非導電性を問わず）
９ｂ  上部レジストパターン（導電性・非導電性を問わず）
１０  基材
１１  耐金属鍍金用のレジスト層
１２  耐エッチング金属レジスト層
１２ａ  外面側の耐エッチング金属レジスト層（ベース）
１３  バリア鍍金且つ貴金属鍍金用のレジスト層
１３ａ  鍍金用のレジスト層
１４  貴金属鍍金層（下地バリア鍍金の場合あり）
１４ａ  錫合金鍍金層（下層にニッケルなどの保護鍍金層含む場合もある）
１４ａ’  溶融錫合金層
１５  保護鍍金層（溶融接合用錫合金層を含む）
１６  耐エッチングレジスト層
２０，２０ａ，２０ｂ，２０ｂ’  ランド部
２０ａ’  チップ部品取付ランド部
２０ｃ  上下接続用端子部（内部上下接続用リードフレームにおける）
２１，２１ａ  リード部
２２  脚台
２２ａ  放熱板脚台
２３  ベース（別基材の場合あり）
２４  貴金属鍍金層（下地バリア鍍金の場合あり）
２５  放熱板
２６  外部端子用レジストパターン層
３０ａ，３０ｂ，３０ｃ，３０ｄ  外側段リードフレーム
３１，３１ｂ  内部上下接続用リードフレーム
３２  絶縁体接着層
３２’ 導電伝熱性ペースト（銀ペーストなど）
３２ａ  導電伝熱性ペースト
３３  半導体チップ（ベアチップ）
３３ａ  半導体接続パッド（電極端子）
３４  ボンディングワイヤ
３５  モールド樹脂
３５ａ  仮止用樹脂
３６  保護鍍金層
３７  鍍金レジスト層
３８  枠部
３９  外部電極端子
４０  錫合金鍍金（放熱板の場合はニッケルなどの保護鍍金だけの場合あり）
４０ａ  錫合金鍍金付外部端子
４１  バンプ（金属突起）
４２  熱伝導路
４３  グランド端子
４４  内部チップ部品
４５  突起状外部端子
４５ａ広面積突起状外部端子
４６  フラックス
４７  仮止め孔
４８  位置決め孔
４９  母基板
５０  積層半導体装置
５１ａ，５１ｂ  両面外部端子半導体装置
５２  片面外部端子半導体装置
６１，６３  層間接合部
６２，６４  母基板接合部
６５  母基板側の接続ランド
７０  母材（別基材）
７１，７３，７５，７８  レジスト層
７２，７２ａ  基材
７４  配線層
７６  下地鍍金層（バリア鍍金層）
７７  貴金属鍍金層
７８  金属レジスト層
７９  保護鍍金層
８０ａ，８０ｂ  外側段リードフレーム
８１  内部上下接続用リードフレーム
８５  耐アルカリエッチングレジスト層（太厚）
８６  耐Ｎｉエッチングレジスト層兼ニッケル鍍金・錫合金鍍金レジスト層
８７  Ｎｉ鍍金層
８８  錫合金鍍金層
９０ａ，９０ｂ  積層用両面外部端子付き半導体装置
９０ｃ  積層用片面外部端子付き半導体装置
９１  母基板
９２  母基板ランド
９３  母基板ソルダーレジスト
９４  錫合金フィレット
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2021108369.tif 000001
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図３４
【補正方法】変更
【補正の内容】
【図３４】
2021108369.tif 000002