(57)【特許請求の範囲】
【請求項１】
信号絶縁器を有し１対のトランジスタを出力段として用いてなる駆動部と、電圧駆動形半導体素子の状態を監視する状態監視部と、その監視電圧が所定値を越えたとき過電流として検知する検知手段と、前記半導体素子に印加される電圧を徐々に降下させる可変電圧源を持つ過電流保護部と、前記半導体素子がターンオンしたのちの一定期間だけ前記可変電圧源を動作させるワンショット回路と、前記検知手段の出力を一定期間遅延させるタイマーとを設け、タイマー時間後のワンショット終了時点で故障と判断したときは半導体素子に印加している電圧を徐々に降下させる一方、正常と判断したときは可変電圧源の動作を停止させて、半導体素子に印加されている電圧を正規の電圧に戻すことを特徴とする電圧駆動形半導体素子の駆動回路。
【請求項２】
前記可変電圧源を、前記半導体素子がターンオンした後の一定期間だけ動作する第１の可変電圧源と、過電流故障の判別後の故障時に動作する第２の可変電圧源とに分け、両可変電圧源の時定数を互いに異ならせることを特徴とする請求項１に記載の電圧駆動形半導体素子の駆動回路。
【請求項３】
前記状態監視部を、前記半導体素子の電圧を抵抗分圧によって検出し、その検出値と前記１対のトランジスタへの入力信号との排他的論理和をとって半導体素子の状態を監視する構成とすることを特徴とする請求項１に記載の電圧駆動形半導体素子の駆動回路。
【請求項４】
前記状態監視部の出力を、電力変換装置を構成する１対の半導体素子の対向する駆動回路に互いに入力し、故障信号が入力されたときはその信号によって短絡保護動作をさせるとともに、一方の半導体素子が故障している場合は、オン信号を受け付けずにオフ状態のままとすることを特徴とする請求項３に記載の電圧駆動形半導体素子の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、絶縁ゲート形バイポーラトランジスタ（以下、ＩＧＢＴとも略記する）やＭＯＳ形ＦＥＴなどの電圧駆動形半導体素子の駆動回路、特にインバータ等の電力変換装置において、短絡事故時などに生じる過電流から半導体素子を保護する機能を備えた電圧駆動形半導体素子の駆動回路に関する。
【０００２】
【従来の技術】
以下の説明では、電圧駆動形半導体素子としてＩＧＢＴを用いる場合につき、説明する。
電力変換装置において、運転中の過電流故障の中で素子破壊につながる故障として、短絡事故がある。すなわち、短絡事故が発生すると、ＩＧＢＴ素子には直流定格の１０倍程度の短絡電流が流れる。そこで、この短絡電流を通常のターンオフ動作で遮断すると、その電流遮断時には、図７（イ）に破線で示すように、ＩＧＢＴのコレクタ−エミッタ間電圧ＶCEの跳ね上がり電圧ＶCEP が過大となり、この電圧ＶCEP が素子耐圧以上となって素子破壊につながるおそれが生じるわけである。
このような過電流保護方式として、出願人は先に図８に示すような回路を提案している。これは、短絡事故時に、ＩＧＢＴのゲート−エミッタ間電圧ＶGEを、図７（ハ）の実線波形のように一定の時定数で徐々に減少させるもので、こうすることにより、コレクタ電流Ｉｃの減少速度が図７（ロ）のように小さくなり、電流遮断時の電圧ＶCEの跳ね上がり電圧ＶCEP を低減することができる。
【０００３】
図８についてもう少し具体的に説明する。同図の符号４は主スイッチング素子としてのＩＧＢＴ、５は信号絶縁用フォトカプラ、６，７はそれぞれオンゲート電圧（Ｖ１）印加用電圧源，オフゲート電圧（Ｖ２）印加用電圧源を示す。
ここで、その通常動作につき説明する。フォトカプラ５がオンするとトランジスタ８はオフ，トランジスタ９はオン，トランジスタ１０はオフとなって、ＩＧＢＴ４のゲート−エミッタ間には抵抗１１を介してオンゲート電圧Ｖ１が印加される。オンゲート電圧が与えられるとＩＧＢＴ４はオンし、そのコレクタ−エミッタ間電圧はオン電圧（ＶCE(ON)と記す）まで低下する。したがって、
ＶZD(13)＋ＶBE(14)＞Ｖ２＋ＶCE(ON)＋ＶF(15) 
ＶZD(13)：ツェナーダイオード１３のしきい値電圧
ＶBE(14)：トランジスタ１４のベースエミッタ間電圧（ＶBE）
ＶF(15) ：ダイオード１５の順方向電圧
の関係が成立するように部品を予め選定しておくことにより、ＩＧＢＴ４のオン状態ではトランジスタ１４をオフにすることができる。
【０００４】
次に、フォトカプラ５がオフになるとトランジスタ８がオンし、トランジスタ９がオフ，トランジスタ１０がオンとなって、ＩＧＢＴ４のゲート−エミッタ間には抵抗１１を介してオフゲート電圧Ｖ２が印加されＩＧＢＴ４はオフとなる。
さて、ＩＧＢＴ４のオン期間中に短絡事故が発生した場合には、そのコレクタ−エミッタ間電圧の増加に伴い、
ＶZD(13)＋ＶBE(14)＜Ｖ２＋ＶCE(ON)＋ＶF(15) 
となり、トランジスタ１４が導通する。これにより、コンデンサ２０の電荷は抵抗１８（Ｒ２）を介して放電される。このとき、Ｒ１，Ｒ２≧Ｒ３と選定しておくことにより、コンデンサ２０の両端電圧とＶ２との差の電圧がダイオード２１およびトランジスタ１０を介して、ＩＧＢＴ４のゲート−エミッタ間に印加される。この電圧は、時間の経過とともに徐々に減少する。ＩＧＢＴ４に流れる短絡電流は、ゲート−エミッタ間に印加される電圧に依存することから、ゲート−エミッタ間電圧の減少に対応して、短絡電流も減少する。したがって、過電流をしゃ断する際の電流の減少率（−ｄｉ／ｄｔ）を小さな値に抑制できる。
【０００５】
【発明が解決しようとする課題】
ＩＧＢＴインバータの短絡事故では、その短絡経路にインダクタンスＬｓがあり、このインダクタンスＬｓにより短絡電流が抑制される場合がある。
図９（イ）はインダクタンスＬｓがある場合の短絡回路であり、同（ロ）にその動作波形を示す。
すなわち、ＩＧＢＴがオンすると短絡現象が発生し、そのコレクタ電流Ｉｃは電源電圧Ｅｄと、インダクタンスＬｓとによって決まる電流増加率（ｄｉ／ｄｔ＝Ｅｄ／Ｌｓ・ｔ）で増加し、ＩＧＢＴ素子の流し得る最大電流値で増加が止まる（図９（ロ）のｔ＝ｔ１参照）。
次に、コレクタ電流Ｉｃが一定値（Ｉｃｐ）になると、ＩＧＢＴのコレクタ−エミッタ間電圧ＶCEが増加し、その値はインダクタンスＬｓに蓄えられたエネルギーによって、電源電圧Ｅｄ＋ΔＶになる（図９（ロ）のｔ＝ｔ１以降）。ただし、ΔＶは、スナバコンデンサ７０３の容量をＣ１として、
ΔＶ＝√（Ｌｓ／Ｃ１）・Ｉｃｐ
と表わされる。
【０００６】
上記のような短絡事故では、下記のように従来の短絡保護方式が有効に働かず素子破壊につながる、という問題がある。
（１）従来の短絡保護方式では、ＶCEの電圧値によって過電流を検知するようにしているため、コレクタ電流Ｉｃが最大電流値になってから（図９（ロ）のｔ＝ｔ２参照）、保護機能が働く。保護作用によってコレクタ電流Ｉｃが減衰すると、減衰した電流は図９（イ）のスナバ回路７００に流れ込み、スナバ電圧は増加する。スナバ電圧はＶCEと等しいため、図９（ロ）に示すｔ＝ｔ２時点におけるＶCEは電源電圧Ｅｄ以上に過充電されており、保護作用によってさらに充電され、素子耐圧を越えて素子破壊される可能性がある。
（２）上記過充電による素子破壊を防ぐには、スナバコンデンサ７０３の容量Ｃ１を大きくすれば良いが、そうするとスナバ回路が大型化し、コストアップになる。
（３）ＶCE電圧値が過電流の検知レベルに達しない期間（図９（ロ）のｔ＝ｔ１以前）に通常オフ信号が入り、大電流（通常過電流レベル以上）を通常遮断したような場合、素子のいわゆる安全動作領域（ＡＳＯ）逸脱による素子破壊の可能性がある。
したがって、この発明の課題は、電圧駆動形半導体素子の短絡事故などで生じた過電流から、確実に素子の保護を図ることにある。
【０００７】
【課題を解決するための手段】
このような課題を解決するため、この発明では、ＩＧＢＴのターンオン後にゲート電圧を減少させる保護動作を行ない、その一定期間後に故障の有無を判断し、故障と判断したときは保護動作を継続させ、正常と判断したときは保護動作を止めて、正規のゲート電圧値に戻すようにしている。
すなわち、短絡状態のＩＧＢＴ素子が流せる電流は、図１０に示す出力特性によって決まる。出力特性は飽和領域と活性領域に区分けされ、短絡状態は活性領域となる。この活性領域は図示のように、コレクタ−エミッタ間電圧を変化させてもコレクタ電流Ｉｃの変化は小さいが、ゲート電圧値ＶGEの変化によってコレクタ電流Ｉｃが大きく変化する領域である。
【０００８】
そこで、ＩＧＢＴのターンオン後に保護動作を働かせて、ゲート電圧を減少させる。ＩＧＢＴが短絡状態であれば、ゲート電圧値が正規の電圧値よりも低いため、素子に流れる短絡電流は正規のゲート電圧値で決まる最大電圧値まで増加されずに低い電流値に抑制される。短絡電流の増加が止まるとコレクタ−エミッタ間電圧が増加し、ＩＧＢＴは活性領域に入る。つまり、ゲート電圧値を減少させれば、短絡電流値の低い値で強制的に活性領域に入れることができる。この状態で、故障判別させて保護動作を継続させれば、短絡電流値を抑制して過電流保護機能を有効に生かすことができる。
ＩＧＢＴが短絡状態でなければ、ゲート電圧を減少させてもコレクタ−エミッタ間電圧の増加がないため、故障判別させて保護動作を中止し、ゲート電圧を正規の電圧値に戻せば、通常の動作になる。
【０００９】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す構成図である。
図８と比較すれば明らかなように、この例は可変電圧源１０３と素子電圧を監視して故障を検出する故障検知回路１００とを分離し、その間にトランジスタ１０のオフ信号によって一定の期間可変電圧源１０３を動作させるワンショット回路１０１と、素子電圧を監視して故障を検出する故障検知回路１００の出力信号を一定期間遅延させるタイマー回路１０２を付加した点が特徴である。
【００１０】
図１の動作について、図２を参照して説明する。まず、ターンオン動作から説明する。
いま、フォトカプラ５がオンするとトランジスタ８がオフする（図２のｔ＝ｔ０参照）。その結果、トランジスタ９がオンし、トランジスタ１０がオフとなって、ＩＧＢＴ４のゲート−エミッタ間には抵抗１１を介してオンゲート電圧Ｖ１が印加され、ＩＧＢＴ４はターンオンする。ＩＧＢＴ４はターンオン後のｔ＝ｔ１の時点で、トランジスタ１０のオフによってワンショット回路１０１が動作し、可変電圧源１０３のトランジスタ１４を動作させる。トランジスタ１４がオンすると、コンデンサ２０の電荷は抵抗１８（Ｒ２）を介して放電され、コンデンサ２０の両端の電圧とＶ２との差の電圧がダイオード２１およびトランジスタ１０を介して、ＩＧＢＴ４のゲート−エミッタ間に印加される。すなわち、ＩＧＢＴ４のゲート電圧ＶGEは、時間の経過とともに徐々に減少することになる。このゲート電圧ＶGEの低下は、時刻ｔ＝ｔ２まで続く。
【００１１】
トランジスタ１０のオフ信号が入力された時点で、素子電圧を監視して故障を検出する故障検知回路１００の出力側に設けられたタイマー回路１０２が動作し、そのタイマー時間後のワンショット終了時点ｔ＝ｔ２時点で故障判別が行なわれる。故障判別の関係式は下記のようになる。
正常：ＶZD(50)＋ＶBE(52)＞Ｖ２＋ＶCE(ON)＋ＶF(15)…第１式
異常：ＶZD(50)＋ＶBE(52)＜Ｖ２＋ＶCE(ON)＋ＶF(15)…第２式
そして、ｔ＝ｔ２時点で、故障判別結果が正常（上記第１式の関係を満たす場合）であれば、ゲート電圧ＶGEの低下を止め、正規のゲート電圧値Ｖ１に戻す。この場合のＩＧＢＴ４のコレクタ−エミッタ間電圧ＶCEと、コレクタ電流Ｉｃ波形を図２（ホ）に示す。
【００１２】
これに対し、故障判別結果が異常（故障：上記第２式の関係を満たす場合）の場合は、ゲート電圧ＶGEの低下を継続させる。この場合のＩＧＢＴ４のコレクタ−エミッタ間電圧ＶCEと、コレクタ電流Ｉｃ波形を図２（ヘ）に示す。図２（ニ）にも示すように、時刻ｔ＝ｔ２以降もゲート電圧ＶGEが低下するため、コレクタ電流Ｉｃが図２（ヘ）のように抑制されることになる。ＩＧＢＴ４はコレクタ電流がなくなると、コレクタ−エミッタ間電圧が増加する。すなわち、素子の最大電流（正規のゲート電圧値ＶGE＝Ｖ１印加時）よりも低い電流値で、活性領域に入るわけである。時刻ｔ＝ｔ２で故障判別し、さらにゲート電圧ＶGEの低下を継続させることで、安全にＩＧＢＴ４をオフすることができる。
【００１３】
図３はこの発明の第２の実施形態を示す回路図である。
同図からも明らかなように、図１との相違点はゲート電圧ＶGEを低下させる時定数の異なる可変電圧源７０，８０を設けた点にある。図３の動作について、図４を参照して説明する。
ＩＧＢＴ４がターンオンした後、ワンショット回路１０１が動作すると可変電圧源７０のトランジスタ７１がオンする。可変電圧源７０の放電時定数は可変電圧源８０よりも小さく、可変電圧源８０よりも速くゲート電圧を低下させる。短絡故障時には、ゲート電圧を急峻に下げられるため、短絡電流を図１の例よりも低減できる効果がある。
【００１４】
タイマー回路１０２のタイマー時間後の時刻ｔ＝ｔ２で、故障判別が行なわれるとともに、もう１つの可変電圧源８０のトランジスタ８１がオンし、さらにゲート電圧ＶGEの低下を継続させる。可変電圧源８０の時定数は大きく、可変電圧源７０よりもゆっくりとゲート電圧ＶGEを低下させる。ゲート電圧ＶGEが時間の経過とともに徐々に減少することで、コレクタ電流Ｉｃの変化率が低くなって図９（イ）に示すようなスナバ回路に流れ込む電流が少なくなるため、スナバ電圧が増加しなくなり、図１の例よりも安全にＩＧＢＴ４をオフすることができる利点が得られる。
【００１５】
図５はこの発明の第３の実施の形態を示す回路図である。図１との相違点は、ＩＧＢＴ４のコレクタ−エミッタ間電圧を抵抗Ｒ100，Ｒ101によって分圧してＩＧＢＴ４のゲート駆動回路の電圧検出部２００に引き込み、その検出値によりＩＧＢＴ４の状態監視を行なうようにした点にある。
この場合のＩＧＢＴ４の状態監視は、コレクタ−エミッタ間電圧ＶCEの抵抗分圧値Ｒ100／（Ｒ100＋Ｒ101）・ＶCN（この値は、ゲート駆動回路のグランドラインを規準にしている。）と、故障設定値（ＶZD(201)＋ＶBE(203)）との比較により行なわれる。すなわち、
Ｒ100／（Ｒ100＋Ｒ101）・ＶCN＞ＶZD(201)＋ＶBE(203)…第３式
Ｒ100／（Ｒ100＋Ｒ101）・ＶCN＜ＶZD(201)＋ＶBE(203)…第４式
の判定を行ない、第３式が成立するときは電圧検出部２００のトランジスタ２０３がオンし、反転アンプを介してハイ（Ｈ）レベルの信号を出力する。また、第４式が成立するときはトランジスタ２０３がオフし、反転アンプを介してロー（Ｌ）レベルの信号を出力する。
【００１６】
その出力とトランジスタ８の出力との排他的論理和（ＥＸＯＲ：１０４）をとることにより、表１の関係から故障か否かが判別できる。
故障（１）は、オン信号が入っているのにコレクタ−エミッタ間電圧が低下しないため図１の場合と同じ判別となり、図１の場合と同様の保護動作が行なわれる。
故障（２）の判別は次の通りである。つまり、ＩＧＢＴ４がオフの場合、そのコレクタ−エミッタ間電圧には主回路電圧が印加される。これに対し、オフ信号を与えても、ＩＧＢＴ４のコレクタ−エミッタ間電圧に主回路電圧が出なければ素子故障である。そこで、この条件によりＩＧＢＴの状態監視を行ない、その情報を外部の制御装置へ出力する。
【表１】
0003661813.tif 000002
【００１７】
図６はこの発明の第４の実施形態を示す回路図である。
これは、図５の状態監視情報を受け、故障信号が入力された場合は、その信号により短絡保護動作を行なうものである。また、ＩＧＢＴ素子がオフ時の場合にはオン信号を受け付けず、オフ状態のままにするインターロック部３００を設置している。
このように、直列接続されたＩＧＢＴ同志の状態を監視することで、短絡保護動作を安全かつ瞬時に行なうようにする。さらに、一方の素子がオフの場合、対向側の素子が故障している場合には、健全な素子にはオン信号を受け付けず、オフ状態のままにするなどすれば、短絡状態を未然に防ぐことができる。
【００１８】
【発明の効果】
この発明によれば、ＩＧＢＴのターンオン後にゲート電圧を減少させる保護動作を実行し、その一定期間後に故障の有無を判断させ、故障と判断したときは保護動作を継続させ、正常と判断したときは保護動作を止めて、正規のゲート電圧値に戻すことで、電圧駆動形半導体素子の短絡故障などで生じる過電流から確実に半導体素子を保護することが可能になるという利点が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を示す回路図である。
【図２】図１の動作を説明するための波形図である。
【図３】この発明の第２の実施の形態を示す回路図である。
【図４】図３の動作を説明するための波形図である。
【図５】この発明の第３の実施の形態を示す回路図である。
【図６】この発明の第４の実施の形態を示す構成図である。
【図７】従来例を説明するための波形図である。
【図８】従来例を示す回路図である。
【図９】短絡故障時の模擬回路とその電圧，電流波形の説明図である。
【図１０】ＩＧＢＴの出力特性例を示す特性図である。
【符号の説明】
１，３，１１，１２，１７，１８，１９，２２，５１，５３，５４，５５，７２，８２，２０２，２０４，Ｒ100 ，Ｒ101 …抵抗、２，１３，５０，２０１…ツェナーダイオード、１５，２１…ダイオード、４，４１，４２…ＩＧＢＴ、５…フォトカプラ、６，７…電源、８，９，１０，１４，２３，５２，７１，８１，２０３…トランジスタ、２０…コンデンサ、２４…加算点、７０，８０，１０３…可変電圧源、１００…故障検知回路、１０１…ワンショット回路、１０２…タイマー回路、１０４…排他的論理和（ＥＸＯＲ）、２００…電圧検出部、３００…インターロック部。
【図１】
0003661813.tif 000003
【図２】
0003661813.tif 000004
【図３】
0003661813.tif 000005
【図４】
0003661813.tif 000006
【図５】
0003661813.tif 000007
【図６】
0003661813.tif 000008
【図７】
0003661813.tif 000009
【図８】
0003661813.tif 000010
【図９】
0003661813.tif 000011
【図１０】
0003661813.tif 000012