(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、
前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させると共に、
水平ブランキング期間において、前記アナログスイッチトランジスタの全てをオフさせるオフ期間を設け、該オフ期間において、対向電極電位の前記入力信号に対する極性を反転させて対向電極電位のレベルを変化させ、対向電極電位のレベルが変化して所与の期間が経過した後に、前記アナログスイッチトランジスタのうち最初にオンさせるべきアナログスイッチトランジスタをオンさせることを特徴とする駆動方法。
【請求項２】
請求項１において、
水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けることを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶装置の駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
薄膜トランジスタ（以下ＴＦＴと呼ぶ）を用いたアクティブマトリクス型の液晶装置の例として特公平６−５４７８、特公平６−６８６７３に示される従来技術がある。この従来技術では、画素ＴＦＴが接続されるＭ本の信号線に、ｍ個を１ブロックとしたｎブロックのアナログスイッチが接続される。そしてアナログスイッチのオン・オフを所与の制御信号で制御し、液晶パネルから引き出される信号線の端子数を１／ｎにしようとするものである。端子数を減らすことで、実装の簡易化、コストの低減化が図られる。
【０００３】
しかしながら上記従来技術には以下のような課題があった。
【０００４】
第１に、上記アナログスイッチを画素ＴＦＴと同様にＴＦＴにより形成した場合、このアナログスイッチ（以下アナログスイッチＴＦＴと呼ぶ）の信頼性の確保が困難であるという問題があった。即ち液晶装置の信号線には、液晶容量、保持容量、画素ＴＦＴの拡散領域の容量等、種々の容量が寄生し、これらの容量を充放電するために信号線には多くの電流が流れる。特にｎブロックのアナログスイッチＴＦＴを設ける構成では、上記種々の容量の充放電に許される時間は短く、短時間で所与の電位に充放電しなければならないため、アナログスイッチＴＦＴに流れる電流は更に多くなる。長期間に亘ってＴＦＴに多くの電流が流れると、ＴＦＴのしきい値電圧がシフトしてしまう。第２に、データドライバと信号線との間にアナログスイッチＴＦＴが介在すると、このアナログスイッチＴＦＴが有するオン抵抗、アナログスイッチＴＦＴを設けたことで生じた寄生配線抵抗により、画素への印加電圧が低下する、或いは画素間で印加電圧がばらつく等の問題が生じた。印加電圧の低下、バラツキは、表示品質を劣化させたり、設計を困難にさせる要因となる。
【０００５】
第３に、液晶装置では低コスト化、低消費電力化を如何にして実現するかも課題となる。
【０００６】
本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置の駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
上記課題を解決するために本発明に係る液晶装置は、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させると共に、水平ブランキング期間において、前記アナログスイッチトランジスタの全てをオフさせるオフ期間を設け、該オフ期間において、対向電極電位の前記入力信号に対する極性を反転させて対向電極電位のレベルを変化させ、対向電極電位のレベルが変化して所与の期間が経過した後に、前記アナログスイッチトランジスタのうち最初にオンさせるべきアナログスイッチトランジスタをオンさせることを特徴とする。
【００２７】
このように１Ｈコモン振り反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができ、表示特性を劣化させることなく信頼性を確保できる。またデータドライバを低耐圧のプロセスで形成でき、低コスト化を図れる。
【００２８】
【００２９】
【００３０】
また本発明では、水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けているため、オフ期間の間に対向電圧、走査線の電位を変化させることが可能となる。また対向電極電位のレベルが変化して所与の期間が経過した後に、前記アナログスイッチトランジスタのうち最初にオンさせるべきアナログスイッチトランジスタをオンさせているため、低消費電力も実現できる。
【００３１】
また本発明は、水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に或いは前記第１の電位又は前記第２の電位に変化した後に、前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けることを特徴とする。このようにすれば、信号線に残存するデータをリセットできクロストークを防止できる。
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。
【００４３】
（実施例１）
図１に実施例１の構成を示す。アクティブマトリクスエリア１０には、Ｎ行×Ｍ列に画素ＴＦＴ８が配置され、これらの画素ＴＦＴのゲート電極に接続されるＮ本の走査線と、ソース領域に接続されるＭ（ｍ×ｎ）本の信号線が形成されている。これらのＭ本の信号線にはアナログスイッチＴＦＴ（２０-11〜２０-nm）が接続される。アナログスイッチＴＦＴは、隣接するｍ個を１ブロックとしてｎブロックに分割されており、アナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）が１番目のブロック、（２０-21、２０-22〜２０-2m）が２番目のブロック・・・（２０-n1、２０-n2〜２０-nm）がｎ番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）のゲート電極は第１の配線２２-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-21、２０-22〜２０-2m）・・・（２０-n1、２０-n2〜２０-nm）のゲート電極は、第２の配線２２-2・・・２２-nにより共通接続される。
【００４４】
また異なるブロックに含まれ隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-n1）のソース領域は第２の配線２４-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-12、２０-22〜２０-n2）・・・（２０-1m、２０-2m〜２０-nm）のソース領域は、第２の配線２４-2・・・２４-mにより共通接続される。
【００４５】
このようにアナログスイッチＴＦＴをｍ個ずつｎブロックに分割し、第１の配線に加える制御信号でアナログスイッチＴＦＴのオン・オフを制御することで、信号線の端子数を１／ｎにすることができる。即ちアナログスイッチＴＦＴが無い場合にはＭ本存在した信号線の端子数を、ｍ（＝Ｍ／ｎ）本にできる。そしてデータドライバは、ｍ本の第２の配線２４-1〜２４-mに接続されることになり、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化を図れる。
【００４６】
本実施例の第１の特徴は、第２の配線２４-1〜２４-mを介してアナログスイッチＴＦＴ２０-11〜２０-nmのソース領域に供給する入力信号の振幅を５Ｖ以下にした点にある。このようにすることで、アナログスイッチＴＦＴのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。
【００４７】
図２に、アナログスイッチＴＦＴのしきい値電圧シフト量と動作時間との関係に関する測定結果を示す。Ｖｇ＝２０Ｖとし、負荷容量Ｃは、標準的な液晶パネルでの負荷容量と同じになるようにＣ＝１０ｐＦ程度としている。また動作周波数ｆは３２０ＫＨＺとしている。本実施例ではｎブロックに分割されるアナログスイッチＴＦＴを設け、データドライバの個数（或いは端子数）を減らしているため（例えば１／ｎに減らす）、画素電極の充放電に許される時間が通常よりも短くなっている。このため上記動作周波数ｆも高くしている。アナログスイッチＴＦＴに供給する入力信号に相当する１０Ｖ振幅（Ｖｄ＝１０Ｖ）の矩形波信号を加えた場合のしきい値シフト特性はＧのようになり、５Ｖ振幅（Ｖｄ＝５Ｖ）の矩形波信号を加えた場合はＨのようになる。Ｖｄ＝１０Ｖの場合には、２００時間程度でしきい値電圧が１Ｖシフトしてしまう。一方、アナログスイッチＴＦＴのソース領域に加える入力信号の振幅を５Ｖとした場合、即ちＶｄ＝５Ｖの場合には、１００００時間程度までしきい値電圧のシフト量を１Ｖ以下に保てる。
【００４８】
しきい値電圧のシフト量が１Ｖより大きくなると、画素電極に対するデータの書き込み量が不足し（画素電極の電位を所望の電位にできなくなる）、コントラスト比が低下する等の問題が生じる。特に、例えばアナログスイッチＴＦＴのしきい値電圧が１Ｖ程度であった場合には、しきい値電圧がマイナス側に１Ｖ程度シフトすると、アナログスイッチＴＦＴはデプレッションモードになってしまい、アナログスイッチＴＦＴがオフ状態であっても電流がリークしてしまい、これは表示特性の劣化につながる。
【００４９】
液晶装置の信頼性を十分なものとするためには、少なくとも１０００時間程度までしきい値電圧のシフト量を１Ｖ以下に保つ必要があり、数千時間程度まで１Ｖ以下であることが望ましい。Ｖｄ＝１０Ｖの場合には、図２に示すように２００時間程度でシフト量が１Ｖよりも大きくなってしまい、１０００時間で２Ｖ程度シフトしてしまうため、信頼性確保の上で非常に問題がある。本実施例では、アナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にすることで、ソース領域の端部での電界集中を緩和できる。これにより１００００時間程度までしきい値電圧のシフト量を１Ｖ以下に保つことができ、十分なマージンを保ちながら信頼性を確保できる。更に、入力信号の振幅を５Ｖ以下とすることで、アナログスイッチＴＦＴの突き抜け電圧の差（後に詳細に説明する）を減少でき、液晶へのＤＣ印加電圧も低くできる。
【００５０】
なお図２では、Ｖｄ＝１０Ｖの場合との比較を適正に行うため、Ｖｄ＝５Ｖの場合にもＶｇ＝２０Ｖとして測定を行っている。しかしながら、Ｖｄ＝５Ｖ（入力信号の振幅が５Ｖ）の場合にはＶｇ＝１５Ｖであっても、Ｖｄ＝１０ＶでＶｇ＝２０Ｖの場合と同様の書き込み性能を確保できる。そしてその場合には、しきい値電圧のシフト量は図２のＨに示すものよりも更に減少し、信頼性が向上する。また信頼性を更に向上するためにはＶｄ＝３Ｖ以下とすることが望ましい。なお図２のＩに、Ｖｄ＝５Ｖで動作周波数３２ＫＨの場合の測定結果を参考のため併記する。
【００５１】
本実施例の第２の特徴は、画素ＴＦＴとアナログスイッチＴＦＴとを、多結晶（ポリ）シリコンにより形成すると共にガラス基板上に一体形成する点にある。アナログスイッチＴＦＴには入力信号が加えられ、所与の期間内に画素電極への充放電を完了しないと表示特性が劣化するため、アナログスイッチＴＦＴのオン抵抗を低減する必要がある。特にアナログスイッチＴＦＴをｎブロックに分割しデータドライバの個数を減らしている場合には、オン抵抗の低減化に対する要求は更に厳しいものとなる。ところが非晶質（アモルファス）シリコンＴＦＴは移動度が非常に低く、画素ＴＦＴに使用できても、アナログスイッチＴＦＴに使用することは上記オン抵抗の問題から実用上不可能であった。本実施例では、画素ＴＦＴとアナログスイッチＴＦＴとを、非晶質のものに比べ移動度が非常に高い多結晶ポリシリコンで形成している。これにより、画素ＴＦＴとアナログスイッチＴＦＴのガラス基板上への一体形成化を実用上可能にしている。画素ＴＦＴとアナログスイッチＴＦＴとをガラス基板上に一体形成することで、液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。
【００５２】
次に図３を用いて、画素ＴＦＴとアナログスイッチＴＦＴを一体形成する場合の製造方法及びデバイス構造について説明する。まずガラス基板３０上にガラス基板からの不純物の拡散を防止するための下地絶縁膜３２を堆積させた後、多結晶シリコン薄膜３４を堆積させる。この多結晶シリコン薄膜３４の結晶性を向上させることが、電界効果移動度の増加には必要となる。そこで、レーザーアニールや固相成長法等を用いて多結晶シリコン薄膜を再結晶化したり、非晶質シリコン薄膜を結晶化して多結晶シリコン化したものを使用する。この多結晶シリコン膜３４を島状にパターニングした後、ゲート絶縁膜３６を堆積させる。
【００５３】
次にゲート電極（メタル）３８を形成し、その後、燐イオン等の不純物を全面にドーピングする。次に層間絶縁膜（ＳｉＯ2）４０を形成し、金属薄膜（Ａｌ）４２で信号線等を形成し、透明導電膜（ＩＴＯ）４４で画素電極を形成し、パシベーション膜４６を形成すれば、画素ＴＦＴとアナログスイッチＴＦＴとを一体形成した基板が完成する。この基板に配向処理を施し、配向処理を同様に施した対向基板を数μｍのギャップを介して対向させ、液晶を封入すれば液晶装置が完成する。
【００５４】
本実施例の第３の特徴は、データドライバの各々の出力端子からアナログスイッチＴＦＴのソース領域までの配線抵抗を略一定にしたことにある。図４に本実施例のレイアウトパターン例を示す。図４において、例えばデータドライバの出力端子５０-1、５０-2、５０-3等からアナログスイッチＴＦＴ２０-11、２０-12、２０-13等までの配線抵抗を略一定にしている。具体的には、図５（Ａ）に示すように、アナログスイッチＴＦＴから第２の配線への引出線５２-1、５２-2、５２-3の太さを変化させている。即ち長い引出線を太くし短い引出線を細くし、これによりこの引出線の抵抗を互いに一定にしている。低温プロセスでＴＦＴを形成する場合には、これらの引き出し線はアルミに比べて抵抗の高い金属（クロム、タンタル等）で形成される可能性が高いため、この引出線の抵抗の大小は大きな問題となる。また図４のＤに示す部分において、図５（Ｂ）に示すようにＥ、Ｆ、Ｇ、Ｈの部分の太さを変化させている。即ち図４のレイアウトパターンでは、図５（Ｂ）のＩに示す部分の配線ピッチ（データドライバの出力端子のピッチ）とＪに示す部分の配線ピッチが異なるものとなるため、Ｈの部分の配線長Ｌ２が、Ｅの部分の配線長Ｌ１に比べて長くなる。そこでＨの部分の配線をＥの部分よりも太くし、この部分における抵抗を一定にしている。
【００５５】
データドライバの出力端子から画素電極までの経路に寄生する抵抗の大小は表示特性に大きな影響を与える。この抵抗が高いと、所与の期間内での画素電極の充放電が完了しなくなるおそれがあるからである。特に本実施例では、データドライバの出力端子から画素電極までの経路の抵抗にアナログスイッチＴＦＴのオン抵抗が加わり、またｎ分割されたアナログスイッチＴＦＴを用いるため、許容される画素電極への書き込み時間が短い。従ってこの経路の抵抗に対する設計条件は非常に厳しいものとなる。本実施例では、図５（Ａ）、（Ｂ）に示すような種々の工夫を施し、データドライバの出力端子からアナログスイッチＴＦＴのソース領域までの抵抗を略一定にしている。これによりアナログスイッチＴＦＴの存在に起因する表示特性の劣化を最小限に抑えることができる。なお従来のアナログスイッチＴＦＴを設けない構成の液晶装置では、図４のアクティブマトリクスエリア１０の上側に信号線がそのまま引き出され、アクティブマトリクスエリア１０の上側にはデータドライバの出力端子が均等に配列される。このためデータドライバの出力端子の各々からアクティブマトリクスエリアまでの配線抵抗の異同は大きな問題とはなっていなかった。
【００５６】
本実施例の第４の特徴は、図４に示すように、アクティブマトリクスエリア１０の上側及び下側にアナログスイッチＴＦＴを半数ずつ配置し、上側のアナログスイッチＴＦＴに例えば奇数番目の信号線を接続すると共に下側のアナログスイッチＴＦＴに偶数番目の信号線を接続した点にある（以下、このような配線をクシ歯配線と呼ぶ）。クシ歯配線にすることで、データドライバの動作周波数を半分にできる。また上側のデータドライバと下側のデータドライバの出力の極性を互いに反転させることで信号線反転駆動、ドット反転駆動を容易に実現できる。しかしながらアナログスイッチＴＦＴを設けない従来の構成では、クシ歯配線を実現するためには、データドライバをアクティブマトリクスエリア１０の上下に配置しなければならず（後述する図６（Ｂ）参照）、これは液晶装置の外形寸法の大型化、回路基板配線の複雑化などの問題を引き起こす。本実施例によれば、ｎブロックのアナログスイッチＴＦＴを設けることでデータドライバの個数を減らすことができる。従って、クシ歯配線を行ったとしても、液晶装置の外形寸法を小型化でき、回路基板配線を簡易化できる。
【００５７】
（実施例２（参考例））
実施例２（参考例）は、データドライバ（ＩＣ）、走査ドライバ（ＩＣ）の実装に関する実施例（参考例）であり、図６（Ａ）にその構成を示す。図６（Ａ）に点線で示す部分がアクティブマトリクスエリア（表示画面）６０である。液晶材料は、ＣＦ（カラーフィルタ）基板６２とＴＦＴ基板６４との間に狭持される。領域６６には、アナログスイッチＴＦＴ及びその配線が配置されている。データドライバ７０はＴＡＢテープ６８を用いて実装されている。データドライバ７２、走査ドライバ７４も同様である。回路基板７６上には、データドライバ７０、７２、走査ドライバ７４に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。
【００５８】
本実施例（参考例）の第１の特徴は、アナログスイッチＴＦＴをアクティブマトリクスエリア６０の上側及び下側に半数ずつ配置すると共に図４に示すようなクシ歯配線とし、データドライバと走査ドライバとを、ＣＦ基板６２及びＴＦＴ基板６４から成る液晶パネルの同一辺に実装する点にある。
【００５９】
比較のために図６（Ｂ）に、アナログスイッチＴＦＴが設けられていない液晶装置においてクシ歯配線を行った場合の実装例を示す。このような液晶装置でクシ歯配線を行うと、アクティブマトリクスエリア（表示画面）６０の上側及び下側にデータドライバ７０及び７２を実装する必要があり、このため液晶装置の外形寸法Ｌ４が大きくなってしまう。
【００６０】
またこの比較例では、ｎブロックに分割されたアナログスイッチＴＦＴが設けられていないため、データドライバの個数を減らすことができず、液晶パネルの上側及び下側に複数のデータドライバが実装される。このため回路基板の配線が非常に複雑化する。またデータドライバは、通常、非常に高い周波数で動作するため、このデータドライバからのノイズ（電磁放射）が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶装置の表示特性に悪影響に及ぼす。そして液晶パネルの上下に複数のデータドライバが実装される図６（Ｂ）の構成では、ノイズ源となるデータドライバの占める面積が大きくなるため、このノイズをシールドして有効なＥＭＩ対策を施すことは容易ではない。
【００６１】
一方、図６（Ａ）に示す本実施例（参考例）の構成では、データドライバと走査ドライバとが同一辺に実装され、液晶パネルの上下にデータドライバが実装されていないため、外形寸法Ｌ３をＬ４に比べて小さくでき、携帯用電子機器等に最適な液晶装置を提供できる。またデータドライバの個数が少なく走査ドライバと同一辺にデータドライバが形成されるため、回路基板の配線を非常に単純化できる。更にノイズ源となるデータドライバの占める面積が小さいため、データドライバからのノイズをシールドしてＥＭＩ対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。
【００６２】
本実施例（参考例）の第２の特徴は、液晶パネルの例えば左辺に、上側から順にデータドライバ７０、走査ドライバ７４、データドライバ７２を実装し、上側のアナログスイッチＴＦＴとデータドライバ７０とを接続する配線パターンと、下側のアナログスイッチＴＦＴとデータドライバ７４とを接続する配線パターンとを上下対称に形成する点にある。図４を例にとれば、Ｐに示す配線パターンとＱに示す配線パターンとが上下対称に形成されている。従ってレイアウトパターンを作成する際には、まず上側の配線パターンＰを作成し、これを上下対称に変換して下側の配線パターンＱを形成すればよいため、レイアウトパターンの作成が容易となる。また図６（Ｂ）の回路基板７６の配線パターンも上下対称となるため設計が容易となる。更に配線パターンＰ、Ｑを上下対称に形成することで、上側のデータドライバから上側のアナログスイッチＴＦＴまでの配線抵抗と、下側のデータドライバから下側のアナログスイッチＴＦＴまでの配線抵抗とを同一にできる。これにより上側及び下側のアナログスイッチＴＦＴに接続される画素電極での駆動条件を互いに同一にでき、表示特性の向上を図れる。また上側及び下側のデータドライバとして同一回路構成のものを用いることができ、設計が容易となる。更に本実施例（参考例）ではクシ歯配線とすることで、信号線反転（ソースライン反転）駆動、ドット反転駆動等も容易に行うことができ、表示特性を更に向上できる。
【００６３】
このように本実施例（参考例）では、アナログスイッチＴＦＴを設け、クシ歯配線にし、データドライバの実装位置を工夫すること等で種々の特有の効果を得ている。なお図６（Ａ）では、データドライバを左辺の上下に１個ずつ実装しているが、左辺の上下に２個以上ずつ実装しても構わない。
【００６４】
（実施例３）
図７に実施例３の構成を示す。実施例３では、アナログスイッチＴＦＴは、実施例１と異なり隣接しないｍ個を１ブロックとしてｎブロックに分割されており、アナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）が１番目のブロック、（２０-12、２０-22〜２０-m2）が２番目のブロック・・・（２０-1n、２０-2n〜２０-mn）がｎ番目のブロックになる。そして同一ブロックに含まれ隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）のゲート電極は第１の配線２２-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-12、２０-22〜２０-m2）・・・（２０-1n、２０-2n〜２０-mn）のゲート電極は、第２の配線２２-2・・・２２-nにより共通接続される。また異なるブロックに含まれ隣接するアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1n）のソース領域は第２の配線２４-1により共通接続される。同様にアナログスイッチＴＦＴ（２０-21、２０-22〜２０-2n）・・・（２０-m1、２０-m2〜２０-mn）のソース領域は、第２の配線２４-2・・・２４-mに共通接続される。このように構成することで、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化が可能となる。
【００６５】
そして本実施例の第１の特徴は、実施例１の図２と同様に、第２の配線２４-1〜２４-mを介してアナログスイッチＴＦＴのソース領域に供給する入力信号の振幅を５Ｖ以下とする点にある。これによりアナログスイッチＴＦＴのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。
【００６６】
また本実施例の第２の特徴は、画素ＴＦＴとアナログスイッチＴＦＴとを、多結晶シリコンにより形成すると共にガラス基板上に一体形成する点にある。これにより液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。この場合の製造方法及びデバイス構成は図３に既に示してある通りである。
【００６７】
また本実施例の第３の特徴は、データドライバの各々の出力端子からアナログスイッチＴＦＴのソース領域までの配線抵抗を略一定にしたことにある。これによりアナログスイッチＴＦＴの存在に起因する表示特性の劣化を最小限に抑えることができる。なお図８に本実施例のレイアウトパターン例を示す。
【００６８】
また本実施例の第４の特徴は、図８に示すように、アクティブマトリクスエリア１０の上側及び下側に前記アナログスイッチＴＦＴを半数ずつ配置し、クシ歯配線にした点にある。クシ歯配線にすることで、データドライバの動作周波数を半分できると共に、信号線反転駆動、ドット反転駆動を容易に実現できる。また本実施例ではクシ歯配線にした場合でも、データドライバの個数を減らすことができ、ノイズ源となるデータドライバの占める面積を小さくできる。これによりデータドライバからのノイズをシールドしてＥＭＩ対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。またデータドライバへの配線が形成される回路基板の設計も容易となる。
【００６９】
実施例３の構成は実施例１に比べて以下の優位点を持つ。実施例１では、１つのブロックは隣接するｍ個のアナログスイッチＴＦＴで構成される。そして１番目のブロックに対応する信号線にデータを書き込む場合には、第１の配線２２-1を用いてアナログスイッチＴＦＴ（２０-11、２０-12〜２０-1m）を同時にオンしてデータを書き込む。２番目のブロックに書き込む場合は、アナログスイッチＴＦＴ（２０-21、２０-22〜２０-2m）を同時にオンしてデータを書き込む。このため、１番目と２番目のブロックに対応するアクティブマトリクスエリアの領域の境界Ｒ（図１参照）に縞が生じる可能性がある。またデータドライバから近いブロックに対応するアクティブマトリクスエリアの領域と遠いブロックのものとでは、駆動条件が異なることになるため、横方向のクロストークが生じる可能性がある。一方、実施例３では、１つのブロックは隣接しないｍ個のアナログスイッチＴＦＴで構成されるため、上記したような問題が生じない。
【００７０】
（実施例４（参考例））
実施例４（参考例）は、図９に示すように、画素ＴＦＴが配置されるアクティブマトリクスエリア８２と、アナログスイッチＴＦＴ部８４と、走査ドライバ回路８６とを、多結晶シリコンＴＦＴで形成すると共にガラス基板８０上に一体形成する実施例（参考例）である。ここでアナログスイッチＴＦＴ部８４では、図１及び図７に示すように、Ｍ（ｎ×ｍ）本の信号線に接続されると共に、ｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチＴＦＴを含む。一体形成を行う場合の製造方法及デバイス構造については、図３を用いて既に説明した通りである。多結晶シリコンＴＦＴは、移動度が高いため、アナログスイッチＴＦＴを形成するものとして最適である。そしてアナログスイッチＴＦＴに要求されるような低いオン抵抗を有する多結晶シリコンＴＦＴを用いれば、走査ドライバ回路の形成も容易である。本実施例（参考例）では、この点に着目してアナログスイッチＴＦＴ部８４と走査ドライバ回路８６とを一体形成している。そして走査ドライバ回路をガラス基板８０上に形成することで、液晶装置の外形寸法の小型化、コストの低減化を図れる。
【００７１】
特に本実施例（参考例）では、走査ドライバ回路８６を、画素ＴＦＴ及びアナログスイッチＴＦＴと同一極性のＴＦＴから成るダイナミック型又はスタティック型のシフトレジスタにより形成することが望ましい。例えば画素ＴＦＴ及びアナログスイッチＴＦＴがＮチャネルである場合には、ＮチャネルのＴＦＴのみから成るシフトレジスタにより、Ｐチャネルである場合には、ＰチャネルのＴＦＴのみから成るシフトレジスタにより形成する。このように同一極性のＴＦＴのみを使用することで、製造プロセスの簡易化、回路規模の縮小、コストの低減化を図れる。なおＮチャネルのＴＦＴは移動度が高い点で優れており、ＰチャネルのＴＦＴはデバイス特性が安定している点で優れている。
【００７２】
図１０（Ａ）に、レオシス型のダイナミック型シフトレジスタの構成例を示し、図１０（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１、ＣＬＫ２はノンオーバラップのクロックであり正電源の代わりにもなっている。図１０（Ｂ）に示すように、ＣＬＫ１＝Ｈレベルで、入力データＤＩＮが取り込まれ保持される。次にＣＬＫ２＝Ｈレベルになると、保持されたデータがノードＰに転送され保持される。そして次にＣＬＫ１＝Ｈレベルになると、ノードＰに保持されたデータが、ノードＱに出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、電源がＧＮＤのみでよく、正電源が必要ない点にある。
【００７３】
図１１（Ａ）に、レオシス型のダイナミック型シフトレジスタの他の例を示し、図１１（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１＝Ｈレベルで入力データＤＩＮが取り込まれノードＡに保持される。次にＣＬＫ２＝Ｈレベルになると、保持されたデータがノードＢ、Ｃに転送され、ノードＣに保持される。そして次にＣＬＫ１＝Ｈレベルになると、保持されたデータがノードＤ、Ｅに転送される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、図１０（Ａ）と異なり正電源は必要であるが、容量の数を減らせる点にある。
【００７４】
以上説明したダイナミック型シフトレジスタは、回路構成が簡易であり、回路面積を小さくできるという利点を有している。
【００７５】
図１２（Ａ）に、ブートストラップド・ロード付きの２相スタティック型シフトレジスタの構成例を示し、図１２（Ｂ）にそのタイミングチャートを示す。ＣＬＫ１＝Ｈレベルで入力データＤＩＮが読み込まれ、ノードＰ及びＱにスタティックに保持される。次にＣＬＫ２＝Ｈとなると、保持されたデータがノードＲに出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタは回路構成は複雑であるが、スタティックにデータを保持できるため、雑音に強いという利点を有する。
【００７６】
以上の構成のシフトレジスタによれば、全てのＴＦＴをＮチャネルで構成できるため、ＮチャネルのアナログスイッチＴＦＴと画素ＴＦＴとを基板上に一体形成した場合に、製造プロセスの簡易化、回路規模の縮小化等を図れる。
【００７７】
（実施例５（参考例））
図１３（Ａ）に実施例５（参考例）の構成例を示し、図１３（Ｂ）にＣＤ面での断面図を示す。液晶材料を封入するためのシール部９０がＣＦ基板９８とＴＦＴ基板１００の間に設けられている。液晶材料は封入口１０２により封入され、封入口１０２は封止材１０４により封止される。データドライバ１０６、１０８、走査ドライバ１１０は、図６（Ａ）と同様に液晶パネルの同一辺に設けられており、回路基板１１２には配線、コンデンサ等が設けられている。
【００７８】
本実施例（参考例）では、シール部９０が二重構造になっており、液晶材料が封入される第１の封入エリア９２と、第１の封入エリア９２から分離され乾燥した空気等の気体が封入される第２の封入エリア９４が設けられる。本実施例（参考例）の第１の特徴は、アナログスイッチＴＦＴ、或いはアナログスイッチＴＦＴ及びその配線を、この第２の封入エリア９４に形成した点にある。このようにすることで、図１３（Ｂ）に示すように、アナログスイッチＴＦＴ１０２、その配線を、乾燥した空気等の気体で封入できる。これにより、アナログスイッチＴＦＴ、配線領域での耐湿性を向上できる。水分による腐食の度合いは電界強度に依存し、アナログスイッチＴＦＴは前述のように電流が多く流れ電界強度が高い部分が多い。従って、アナログスイッチＴＦＴを気体で封入し、耐湿性を向上させれば、信頼性の向上を図れ、しきい値電圧のシフト量も更に小さくできる。またアナログスイッチＴＦＴを気体で封入することで、絶縁膜を使用しなくても回路の保護が可能になる。そしてアナログスイッチＴＦＴの上方に、誘電率の高い絶縁膜、液晶材料が存在する場合に比べ、配線に寄生する容量等を低減できる。これにより表示特性を向上できる。
【００７９】
本実施例（参考例）の第２の特徴は、図１３（Ａ）に示すように、アクティブマトリクスエリア（表示画面）９６の上側及び下側に第２の封入エリア９４を設け、右側（又は左側）に液晶材料の封入口１０２を設け、上側及び下側の第２の封入エリア９４に、アナログスイッチＴＦＴを半数ずつ配置した点にある。このようにすることでクシ歯配線が可能となり、ドット反転駆動等の実現も容易となる。そしてアクティブマトリクスエリア９６右側には、第２の封入エリア９４もデータドライバ１０６、１０８、走査ドライバ１１０も設けられていないため、この右側から液晶材料を封入することができる。なお本実施例（参考例）では、第２の封入エリアは、アクティブマトリクスエリア９６の少なくとも上下に設けられていればよく、例えば図１３（Ａ）のＥに示す部分の封入エリアは必ずしも必要ない。しかしながら、Ｅに示す部分に第２の封入エリアを設ければ、例えば図４のＤに示すような配線領域での寄生容量を減らすことができ、表示特性の向上を期待できる。
【００８０】
第２の封入エリア９４への気体の封入は例えば以下のようにして実現する。まずシール部９０を基板上に印刷し、ＣＦ基板９８とＴＦＴ基板１００とを張り合わせ、真空雰囲気にする。この時、例えば図１３（Ａ）のＦに示す部分等に小さな封入口を形成しておく。次に、封入口１０２の付近に液晶材料を置き、大気雰囲気に戻すと、液晶材料が封入口１０２を介して第１の封入エリア９２に流れ込む。この時、第２の封入エリア９４には、Ｆ等に形成した封入口を介して気体が流れ込む。真空状態を解除した時の大気の状態を乾燥した空気の状態としておけば、第２の封入エリア９４に乾燥した空気が流れ込む。その後、封入口１０２を封止材１０４により封止し、Ｆの部分の封入口も所与の封止材により封止する。これにより、第１の封入エリア９２には液晶材料を、第２の封入エリア９４には乾燥した空気等を封入できる。
【００８１】
アナログスイッチＴＦＴの保護、耐湿性の改善を図る他の手法としては、図１４に示すように、アナログスイッチＴＦＴ１０２、或いはアナログスイッチＴＦＴ及びその配線を、液晶材料よりも誘電率の低い絶縁膜１１４で覆う手法が考えられる。絶縁膜１１４で覆うことで、アナログスイッチＴＦＴ１０２を構成する配線等が腐食するのを防止でき、信頼性を向上できる。また誘電率の低い絶縁膜を用いることで、寄生容量を低減でき、表示特性を向上できる。
【００８２】
なお、寄生容量を更に低減するためには、アナログスイッチＴＦＴのみならず、アクティブマトリクスエリア９６に形成される信号線をも、液晶材料よりも誘電率の低い絶縁膜で覆うことが望ましい。信号線の上には誘電率の高い液晶材料１０４が存在するため、信号線に寄生する容量は非常に大きなものとなる。信号線の上を、誘電率の低い絶縁膜で覆えば、この問題を解決でき、アナログスイッチＴＦＴを流れる充放電電流を小さくでき、表示特性、信頼性の向上を図れる。
【００８３】
（実施例６）
実施例６は液晶装置の駆動方法に関する実施例である。実施例１、３で説明したように、アナログスイッチＴＦＴのしきい値電圧のシフト量を適正なものにするためには、アナログスイッチＴＦＴのソース領域に供給する入力信号の振幅を５Ｖ以下にすることが望ましい。しかしながら、この場合、通常の駆動方法を用いると以下のような問題が生じる。
【００８４】
図１５に、フィールド反転駆動を行った場合の駆動波形の例を示す。液晶は交流駆動する必要があるため、信号線に加える信号Ｖｓを、所与の電位Ｖｃを中心に所与の期間毎に極性反転する必要がある。このため図１５に示すようにＶｓの振幅は非常に広いものとなる。そして通常のＴＮ液晶では±５程度の電圧を印加する必要があるため、ＶＳの振幅も１０Ｖ程度必要となる。なお対向電極に与える電位Ｖｃｏｍは、画素ＴＦＴがオフするときに生じる突き抜け電圧を補償するために、Ｖｓの中心電位Ｖｃよりも△Ｖだけ低い電位となっている。ここで△Ｖの平均値＝Ｖｃ−Ｖｃｏｍの関係が成り立っている。
【００８５】
このように図１５に示す駆動波形では、Ｖｓの振幅を１０Ｖ程度と広くする必要がある。従って、アナログスイッチＴＦＴの入力信号の振幅も広くする必要があり、入力信号の振幅を５Ｖ以下にできない。そこで本実施例では、図１６に示すように、対向電極に与える電位の前記入力信号に対する極性を１水平走査期間毎に反転させる駆動を行っている（以下、１Ｈコモン振り駆動と呼ぶ）。図１５では、Ｖｓの極性をＶｃを中心にして１フィールド毎に反転させていたが、１Ｈコモン振り駆動では、Ｖｃｏｍの極性が１水平走査期間毎に反転するため、Ｖｓの極性反転を行う必要がない。このためＶｓの振幅を小さくすることができる。これにより、表示品質を保ちながらアナログスイッチＴＦＴの入力信号を５Ｖ以下にすることが可能となる。更にデータドライバを低動作電圧化でき、５Ｖ耐圧の製造プロセスで形成することが可能となり、データドライバの小型化、低消費電力化、低コスト化を図れる。このように１Ｈコモン振り駆動によれば、アナログスイッチＴＦＴの信頼性向上と、データドライバの低動作電圧化等を両立できる。なお図１６では、突き抜け電圧による悪影響を防止するため、△Ｖの平均値＝Ｖｓの平均値−Ｖｃｏｍの平均値となる関係を成り立たせている。
【００８６】
次に図１７を用いて本実施例の他の駆動方法を説明する。図１７では、アナログスイッチＴＦＴの入力信号を５Ｖ以下にするため、走査線毎の４値ゲート駆動（以下、１Ｈ４値ゲート駆動と呼ぶ）を用いている。１Ｈ４値ゲート駆動では、図１７に示すように、走査線に与える信号Ｖｇａｔｅ１、Ｖｇａｔｅ２に選択電位、非選択電位、非選択電位よりも電位の低い第１の電位、非選択電位よりも電位の高い第２の電位を持たせる。そして選択電位から第１の電位を一定期間保った後に非選択電位になる場合と、選択電位から第２の電位を一定期間保った後に非選択電位になる場合とを走査線毎に交互に切り替える。ここで図１６とは異なりＶｃｏｍの電位は切り替えられず一定になる。またこの１Ｈ４値ゲート駆動では、画素電極と前段の走査線との間に保持容量が形成されている。図１７に示すように選択期間Ｔ１後に例えばＴ２として２水平走査期間分だけ走査線に非選択電位とは異なる電位が与えられる。そしてＴ２後は、Ｖｇａｔｅ１の走査線ではＶ１だけ保持容量の電位が上げられ、一方、Ｖｇａｔｅ２の走査線ではＶ２だけ保持容量の電位が下げられる。これによりＶｃｏｍを極性反転した場合と同様の効果を得ることができる。従ってＶｓを極性反転する必要がなくなり、Ｖｓの振幅を小さくでき、アナログスイッチＴＦＴの入力信号を５Ｖ以下にすることが可能となる。この結果、信頼性の向上、データドライバの低動作電圧化を図れる。
【００８７】
１Ｈコモン振り駆動では、対向電極に与える電位を変化させるだけでよいため、実現が容易であるという利点がある。また１Ｈコモン振り駆動では、対向電極の電位を極性反転しなければならないため、消費電力が増加するという問題点がある。一方、１Ｈ４値ゲート電極駆動によれば、対向電極の電位は一定であるため消費電力を少なくできる。しかしながら走査線に与える電位を制御する走査ドライバ回路が複雑になるという問題点がある。
【００８８】
次に図１８（Ａ）、（Ｂ）を用いて本実施例の更なる他の駆動方法を説明する。この駆動法では、図４、図８に示すように、アクティブマトリクスエリアの上側及び下側にアナログスイッチＴＦＴを半数ずつ配置すると共に、信号線をクシ歯配線にする。そしてアナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にすると共に、隣接する信号線に与える電位の対向電極電位に対する極性を反転させる信号線反転（ソースライン反転）駆動を行う。例えば図１８（Ｂ）に示すように、上側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは５Ｖ〜１０Ｖとし、第２フィールドでは０〜５Ｖとする。一方、下側のアナログスイッチＴＦＴの出力信号の範囲を、第１フィールドでは０Ｖ〜５Ｖとし、第２フィールドでは５〜１０Ｖとする。またＶｃｏｍは５ＶのＤＣ電圧にする。このようにすることで、１フィールドの期間内では、アナログスイッチＴＦＴの出力信号の振幅は５Ｖ以下となり、入力信号の振幅も５Ｖ以下にできる。そして第１フィールドから第２フィールドに切り替わると、上側のアナログスイッチＴＦＴの出力信号範囲は５〜１０Ｖから０〜５Ｖに切り替わりＶｃｏｍを中心に極性反転する。一方、下側のアナログスイッチＴＦＴの出力信号範囲も０〜５Ｖから５〜１０Ｖに切り替わりＶｃｏｍを中心に極性反転する。従って、液晶に印加されるＤＣ電圧を０Ｖにできる。即ちこの駆動方法によれば、アナログスイッチＴＦＴの入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にＤＣ電圧が印加されることを防止できる。
【００８９】
以下、表示品質の向上等を図るための駆動方法の種々の手法について説明する。
【００９０】
本実施例では、図１９のＰに示すように、水平ブランキング期間において、全てのアナログスイッチＴＦＴをオフさせる期間を設けている。図１９においてＧ１〜Ｇｎはブロック選択信号であり、図１、図７の第１の配線２２-1〜２２-nに与えられる信号である。例えばＰに示すオフ期間の間に対向電極Ｖｃｏｍを極性反転すれば（１Ｈコモン振り駆動）、低消費電力化が可能となる。即ちアナログスイッチＴＦＴをオフにすると信号線等はフローティング状態になる。従って、この時にＶｃｏｍを極性反転すれば、信号線等と対向電極とで形成される寄生容量での充放電電流を無くすことができる。また１Ｈ４値ゲート駆動の場合には、Ｐに示すオフ期間の間に、走査線に与える電位を変化させれば、低消費電力化等を図れる。またこの手法で、アナログスイッチＴＦＴがオフし信号線がフローティング状態になるのは水平ブランキング期間であるため、信号線がフローティング状態になることで表示特性が劣化する等の問題もない。またアナログスイッチＴＦＴのオフ期間を設けることで、この期間にデータドライバで発生したノイズ等が信号線に伝わることを防止できる。
【００９１】
また本実施例では、図２０のＱ、Ｒに示すように、Ｖｃｏｍの極性を反転させた後に全てのアナログスイッチＴＦＴをオンさせ、信号線に所与のリセット電位を与えるリセット期間を設けている。このようにデータ書き込み期間の前にリセット期間を設け信号線の電位を所与のリセット電位に設定すれば、前回に書かれたデータが信号線等に残存しクロストークが生じるという問題を解消できる。また図２０では、Ｖｃｏｍを極性反転した後に信号線をリセット電位に設定する。従ってデータの書き込みを行う前に、信号線の電位を、標準的なリセット電位にプリチャージできることになり、その後のデータの書き込みが容易となる。
【００９２】
また本実施例では、図２１に示すように、ラインメモリを用いて映像信号のデータの並び替え処理を行っている。即ち図７に示す構成の液晶装置では、例えば第１の配線２２-1が選択されると、隣接しないアナログスイッチＴＦＴ（２０-11、２０-21〜２０-m1）が接続される信号線に対して第２の配線２４-1、２４-2〜２４-mを介してデータが同時に書き込まれる。この時、データが書き込まれる信号線は隣接しないため、映像信号のデータをそのまま書き込むことはできない。そこで本実施例では、図２１に示すように、ラインメモリを用いてデータの並び替え処理を行い、並び替え処理が施された信号を、第２の配線及び隣接しないｍ個のアナログスイッチＴＦＴを介して信号線に書き込んでいる。このようにすることで図７のような構成でも、適切なデータを信号線に書き込むことができる。そして図７の構成によれば、図１の構成に比べ、ブロック間の境界で縞が発生せず、またデータドライバから近いブロックと遠いブロックとの間で駆動条件をほぼ同一にでき、表示特性を向上できる。
【００９３】
（実施例７）
実施例７は、アナログスイッチＴＦＴの突き抜け電圧の補償に関する実施例である。図２２（Ａ）にアナログスイッチＴＦＴの等価回路を示す。アナログスイッチＴＦＴがオフする瞬間に生じる突き抜け電圧△Ｖは、下式のように表せる。
△Ｖ＝△Ｖｇ×Ｃｇｄ／（Ｃｇｄ＋ＣＯ）                  （１）
ここで△Ｖｇは、アナログスイッチＴＦＴの選択信号Ｖｇの電圧変化量である。またＣｇｄは、アナログスイッチＴＦＴのゲート・ドレイン間容量である。
【００９４】
ＴＦＴのゲート・ドレイン間容量Ｃｇｄは、図２２（Ｂ）に示すように、重なり容量Ｃｇｄ０と反転層１２０によるチャネル容量Ｃｇｄｃとの和となる。重なり容量Ｃｇｄ０にはゲートバイアス依存性はないが、チャネル容量Ｃｇｄｃにはゲートバイアス依存性がある。即ち図２２（Ｃ）に示すように、チャネル容量Ｃｇｄｃは、ゲート・ドレイン間電圧Ｖｇｄがしきい値電圧Ｖｔｈを超えると増加する。
【００９５】
一方、アナログスイッチＴＦＴの駆動タイミングチャートは図２２（Ｄ）のように表される。ここで、アナログスイッチＴＦＴへの入力信号Ｖｉｎが＋Ｖ１の場合（ケース１）と、＋Ｖ２の場合（ケース２）とを考える。アナログスイッチＴＦＴがオフする瞬間に、いずれの場合も上式（１）にしたがった突き抜け電圧が発生するが、ケース１とケース２とではゲートバイアスが異なるため、見かけ上のゲート・ドレイン間容量Ｃｇｄが異なってくる。即ち図２２（Ｃ）に示すように、ケース１の方がケース２よりも反転層１２０のチャネル容量Ｃｇｄｃが寄与する範囲のゲートバイアスを多く用いているため、ケース１の方が見かけ上のＣｇｄの値が大きくなる。従って上式（１）から明らかなように、図２２（Ｄ）に示す△Ｖａと△Ｖｂとの間には、
△Ｖａ＞△Ｖｂ                                          （２）
の関係が成立することになる。即ち、アナログスイッチＴＦＴの入力信号Ｖｉｎの大小により突き抜け電圧の値が変化し、これにより次のような問題が生じる。
【００９６】
図２３（Ａ）において、Ｐは、突き抜け電圧が無いとした場合のアナログスイッチＴＦＴの出力特性であり、Ｑは、実際のアナログスイッチＴＦＴの出力特性である。本来は、液晶には±Ｖ１〜±Ｖ２の正負対称な信号が印加されるべきだが、突き抜け電圧が発生することで、±Ｖ１’〜±Ｖ２’の正負非対称な信号が出力される。このため液晶にＤＣ電圧が印加され、残像や焼きつきの問題が生じる。しかも、突き抜け電圧は、上式（２）に示すようにバイアス条件により大きさが異なるため、液晶に印加される電圧の白レベルと黒レベルの間の電圧も異なるものとなる。即ち本来とは異なる階調表示となってしまう。
【００９７】
そこで本実施例では、アナログスイッチＴＦＴのソース領域に供給する入力信号の電位の大小により変化する突き抜け電圧を補償する補正を行った入力信号を、アナログスイッチトランジスタのソース領域に供給している。例えば図２３（Ｂ）において、Ｒは、補正が行われたアナログスイッチＴＦＴの入力信号であり、Ｓは、その場合のアナログスイッチＴＦＴの出力特性である。このようにアナログスイッチＴＦＴの突き抜け電圧をあらかじめ補正した入力信号を用いれば、突き抜け電圧によって電圧シフトした信号を、±Ｖ１〜±Ｖ２の正負対称な信号にすることができる。これにより残像や焼きつきの問題を回避できると共に、適正な階調表示が可能となる。
【００９８】
突き抜け電圧を補償する補正の手法としては、種々のものが考えられる。例えば実際の液晶装置において突き抜け電圧等を実測する。そして実測した突き抜け電圧を△Ｖａ、△Ｖｂとした場合に、図２３（Ｂ）のＲに示すような変換を行うルックアップテーブルを設け、このルックアップテーブルによりアナログスイッチＴＦＴの入力信号を変換する。より具体的には、デジタルの映像信号或いはアナログの映像信号をＡ／Ｄ変換したものに対して、上記ルックアップテーブルを用いて補正を行う。そして補正を行った信号をＤ／Ａ変換してアナログスイッチＴＦＴに入力すればよい。
【００９９】
（実施例８（参考例））
実施例８（参考例）は、アナログスイッチＴＦＴが設けられた液晶装置を内蔵する表示システムに関する実施例（参考例）である。図２４において、コンピュータ等のアナログの映像信号発生装置１３０から発生されたアナログＲ、Ｇ、Ｂの映像信号はＡ／Ｄコンバータ１３２でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログＲ、Ｇ、Ｂの映像信号に変換した上でＡ／Ｄコンバータ１３２に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのＡ／Ｄコンバータ１３２は不要となる。次に、ラインメモリ１３４を用いてデータの並び替え処理を行う。即ち図７に示す構成の液晶装置では、隣接しない信号線に同時にデータを書き込む必要があるため、図２１で既に説明したようなデータの並べ替え処理が必要となる。並べ替え処理を行うと、複数のデータを同時に書き込むことが可能となり、データ転送周波数を低下させることが可能となる。この場合には、データ転送周波数の変換処理を周波数変換回路１３６により行う。周波数変換が行われた信号は、Ｄ／Ａコンバータを内蔵するデータドライバ１３８に入力される。データ転送周波数を低くすることで、データドライバ１３８も低速で動かすことが可能となり、データドライバ１３８の低コスト化、回路規模の縮小が可能となる。データドライバ１３８の出力はアナログスイッチＴＦＴ部１４０に入力され、これにより信号線にデータが書き込まれる。
【０１００】
なお図４、図８に示すように、アクティブマトリクスエリアの上側及び下側に半数ずつアナログスイッチＴＦＴを配置し、信号線をクシ歯配線にする場合には、周波数変換回路１３６によりデータ転送周波数を１／２倍する。そして、上側、下側のアナログスイッチＴＦＴに接続される第１、第２のデータドライバに周波数変換された信号を供給する。これにより第１、第２のデータドライバの動作周波数を半分にすることができ、データドライバの低コスト化を図れる。そして、クシ歯配線とすることで、信号線反転駆動、ドット反転駆動が可能となる。更にデータドライバを図６（Ａ）に示すように実装することで、表示システムの小型化、ノイズの効果的な除去、回路基板の設計の容易化等が可能となる。
【０１０１】
なお本発明は、上記実施例１〜実施例８で説明したものに限られるものではなく、これらと均等な種々の変形実施が可能である。例えば本発明に係る液晶装置のレイアウト構成は、図４、図８に示すものが特に望ましいが、アナログスイッチＴＦＴの配置、配線の仕方等についてはこれらと異なる種々のものを採用できる。また本発明の液晶装置の実装の形態は図６（Ａ）に示すものが特に望ましいが、データドライバ、走査ドライバの配置位置、個数、実装手法、アナログスイッチＴＦＴの配置位置等について、これとは異なる種々の変形実施が可能である。
なお、本実施形態に係る液晶装置では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接するｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接しないｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下としてもよい。
この構成によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を少なくでき、装置をコンパクト化できる。そしてアナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。
また本実施形態では、前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成してもよい。この構成によれば、多結晶シリコンのＴＦＴを用いることで、アナログスイッチトランジスタのオン抵抗を低くでき、画素トランジスタとアナログスイッチトランジスタの一体形成化が実用上可能になる。
また本実施形態では、前記第２の配線に入力信号を供給するデータドライバの各々の出力端子から前記アナログスイッチトランジスタのソース領域までの配線抵抗を略一定としてもよい。このようにすればラインムラ、輝度ムラの発生を有効に防止できる。
また本実施形態では、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続してもよい。このようにクシ歯配線とすることで信号線反転駆動、ドット反転駆動の実現が容易となり、データドライバの動作周波数を低減できる。しかもクシ歯配線とした場合の装置の外形寸法の大型化、回路基板配線の複雑化等の問題も、この構成によれば解消できる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタとを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも１つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも１つの走査ドライバとを液晶パネルの同一辺に実装してもよい。
この構成によれば、ｎブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を減らすことができ、データドライバと走査ドライバとを液晶パネルの同一辺に実装できる。これにより装置の外形寸法の小型化、ノイズの低減、回路基板配線の簡易化等が可能となる。
また本実施形態では、液晶パネルの左側及び右側のいずれか一方の辺に、上側から順に第１のデータドライバ、走査ドライバ、第２のデータドライバを実装し、アクティブマトリクスエリアの上側に配置されるアナログスイッチトランジスタと前記第１のデータドライバとを接続する配線パターンと、アクティブマトリクスエリアの下側に配置されるアナログスイッチトランジスタと前記第２のデータドライバとを接続する配線パターンとを上下対称に形成してもよい。このように配線パターンを上下対称にすることで、レイアウトパターンの作成が容易となると共に、表示特性の向上も図れる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含み、前記第２の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下としてもよい。
この構成によれば、アナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。また各ブロックに対応するアクティブマトリクスエリアの領域の境界での縞の発生等を防止できる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含み、前記画素トランジスタと、前記アナログスイッチトランジスタと、前記走査線に信号を供給するための走査ドライバ回路とを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成してもよい。
多結晶シリコンＴＦＴは、移動度が高く、アナログスイッチトランジスタを形成するものとして最適である。そしてアナログスイッチトランジスタに要求されるような低いオン抵抗を有する多結晶シリコンＴＦＴを用いれば、走査ドライバ回路の形成も容易となる。
また本実施形態では、前記走査ドライバ回路を、前記画素トランジスタ及び前記アナログスイッチトランジスタと同一極性の薄膜トランジスタから成るダイナミック型又はスタティック型のシフトレジスタにより形成してもよい。このようにすれば同一極性のＴＦＴのみ使用して液晶装置を形成できるため、製造プロセスの簡易化、回路規模の縮小化を図れる。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、液晶材料が封入される第１の封入エリア及び該第１の封入エリアから分離され気体が封入される少なくとも１つの第２の封入エリアが設けられた二重構造のシール部とを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、前記第２の封入エリア内に形成してもよい。
この構成によれば、アナログスイッチトランジスタ等を気体により密封できるため、耐湿性の改善、信頼性の向上、寄生容量の軽減化を図れる。また第２の封入エリアへの気体も簡易に行うことができ、新たな工程の付加も少ないという利点がある。
また本実施形態では、前記画素トランジスタが配置されるアクティブマトリクスエリアの少なくとも上側及び下側に前記第２の封入エリアを設け、アクティブマトリクスエリアの右側及び左側のいずれか一方に液晶材料の封入口を設け、アクティブエリアの上側及び下側の第２の封入エリアに、前記アナログスイッチトランジスタを半数ずつ配置してもよい。このようにすれば、クシ歯配線を行った場合でもアナログスイッチトランジスタの封入が可能となる。また第２の封入エリアはアクティブマトリクスエリアの上下に設けられるため、右側又は左側から液晶の封入が可能となる。この時、封入口が無い方にデータドライバ、走査ドライバ等を実装することが望ましい。
また本実施形態では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ってもよい。
アナログスイッチトランジスタ及び配線を絶縁膜で覆うことで、アナログスイッチトランジスタの保護、信頼性の向上を図れる。そして誘電率が液晶よりも小さい絶縁膜を用いることで、寄生容量を小さくでき、表示特性の向上を図れる。
また本実施形態では、前記信号線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ってもよい。このようにすれば、信号線の寄生容量を小さくでき、表示特性を更に向上できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させるようにしてもよい。
このように１Ｈコモン振り反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができ、表示特性を劣化させることなく信頼性を確保できる。またデータドライバを低耐圧のプロセスで形成でき、低コスト化を図れる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、走査線に与える信号に選択電位、非選択電位、該非選択電位よりも電位の低い第１の電位、該非選択電位よりも電位の高い第２の電位を持たせ、選択電位から該第１の電位を一定期間保った後に非選択電位になる場合と、選択電位から該第２の電位を一定期間保った後に非選択電位になる場合とを走査線毎に切り替えてもよい。
このように１Ｈ４値ゲート反転駆動を行うことで、アナログスイッチトランジスタの入力信号を５Ｖ以下にしても、液晶に対して十分な大きさの印加電圧を加えることができると共に、データドライバの低コスト化を図れる。更に対向電極の電位の極性を反転する必要がないため、消費電力を低減できる。
また本実施形態では、水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けてもよい。このようにすれば、オフ期間の間に対向電圧、走査線の電位を変化させることが可能となる。
また本実施形態では、水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に或いは前記第１の電位又は前記第２の電位に変化した後に、前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けてもよい。このようにすれば、信号線に残存するデータをリセットできクロストークを防止できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、ｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、該アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にすると共に、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に隣接する信号線に与える電位の該対向電極電位に対する極性を反転させてもよい。
このようにクシ歯配線にすると共に信号線反転駆動を行うことで、アナログスイッチトランジスタの入力信号の振幅を５Ｖ以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にＤＣ電圧が印加されることを防止できる。
また本実施形態に係る駆動方法では、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線とを含む液晶装置に用いられる駆動方法であって、ラインメモリを用いて映像信号のデータの並び替え処理を行い、並び替え処理が施された信号を、前記第２の配線及び隣接しないｍ個のアナログスイッチトランジスタを介して信号線に書き込むようにしてもよい。
この構成によれば、隣接しないｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチトランジスタを用いる構成の液晶装置において、信号線にデータを適正に書き込むことができる。
また本実施形態に係る表示システムでは、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ（＝ｍ×ｎ）本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、隣接しないｍ個を１ブロックとしてｎブロックに分割されるＭ個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないｍ個のアナログスイッチトランジスタのゲート電極を共通接続するｎ本の第１の配線と、異なるブロックに含まれ隣接するｎ個のアナログスイッチトランジスタのソース領域を共通接続するｍ本の第２の配線と、該映像信号発生装置からのデジタル信号又は該映像信号発生装置からのアナログ信号をＡ／Ｄ変換したデジタル信号が入力され、該デジタル信号のデータの並び替え処理又は該並び替え処理及びデータ転送周波数を低下させる処理を行う処理手段と、該処理手段からの信号をＤ／Ａ変換し、該信号を前記アナログスイッチトランジスタに供給するデータドライバとを含むようにしてもよい。
この構成によれば、隣接しないｍ個を１ブロックとしてｎブロックに分割されるアナログスイッチトランジスタを用いる場合において、信号線にデータを適正に書き込むことができる。またデータ転送周波数を低下させることで、データドライバの低速化、低コスト化を図れる。
また本実施形態に係る表示システムでは、薄膜トランジスタにより形成され、Ｎ行×Ｍ列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるＮ本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるＭ本の信号線と、薄膜トランジスタにより形成されると共に前記Ｍ本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるＭ個のアナログスイッチトランジスタと、上側のアナログスイッチトランジスタに接続される第１のデータドライバと、下側のアナログスイッチトランジスタに接続される第２のデータドライバと、該第１、第２のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ−１）番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線が接続され、前記処理手段が前記データ転送周波数を１／２倍にするようにしてもよい。
この構成によれば、第１、第２のデータドライバを低速化できると共に、第１、第２のデータドライバを走査ドライバと共に液晶パネルの同一辺に形成することも可能となる。
【図面の簡単な説明】
【図１】  実施例１の液晶装置の構成例を示す図である。
【図２】  しきい値電圧のシフト量と動作時間との関係について示す図である。
【図３】  画素ＴＦＴとアナログスイッチＴＦＴとをガラス基板上に一体形成する手法について説明するための図である。
【図４】  実施例１のレイアウトパターンの一例を示す図である。
【図５】  図５（Ａ）、（Ｂ）は、配線抵抗を均一化する手法について説明するための図である。
【図６】  図６（Ａ）は、実施例２の構成例を示す図であり、図６（Ｂ）は比較例を示す図である。
【図７】  実施例３の液晶装置の構成例を示す図である。
【図８】  実施例３のレイアウトパターンの一例を示す図である。
【図９】  実施例４（参考例）の液晶装置の構成例を示す図である。
【図１０】  図１０（Ａ）、（Ｂ）は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１１】  図１１（Ａ）、（Ｂ）は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１２】  図１２（Ａ）、（Ｂ）は、スタティック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。
【図１３】  図１３（Ａ）は実施例５（参考例）の液晶装置の構成例を示す図であり、図１３（Ｂ）はその断面図である。
【図１４】  実施例５（参考例）の他の例を示す図である。
【図１５】  フィールド反転駆動の駆動波形について示す図である。
【図１６】  実施例６に係る１Ｈコモン振り反転駆動の駆動波形について示す図である。
【図１７】  実施例６に係る１Ｈ４値ゲート駆動の駆動波形について示す図である。
【図１８】  図１８（Ａ）、（Ｂ）は、クシ歯配線で信号線反転駆動を行う手法について説明するための図である。
【図１９】  アナログスイッチＴＦＴのオフ期間を設ける手法について説明するための図である。
【図２０】  アナログスイッチＴＦＴのリセット期間を設ける手法について説明するための図である。
【図２１】  ラインメモリを用いたデータの並べ替え処理について説明するための図である。
【図２２】  図２２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、突き抜け電圧について説明するための図である。
【図２３】  図２３（Ａ）、（Ｂ）は、実施例７に係る突き抜け電圧の補正手法について説明するための図である。
【図２４】  実施例８（参考例）に係る表示システムの例を示す図である。
【符号の説明】
８  画素ＴＦＴ、  １０  アクティブマトリクスエリア（表示画面）、
２０-11〜２０-nm  アナログスイッチＴＦＴ、  ２２-1〜２２-n  第１の配線、
２４-1〜２４-m  第２の配線、  ３０  ガラス基板、  ３２  下地絶縁膜、
３４  多結晶シリコン膜、  ３６  ゲート絶縁膜、  ３８  ゲート電極、
４０  層間絶縁膜、  ４２  金属薄膜、  ４４  透明導電膜、
６０  アクティブマトリクスエリア、  ６２  ＣＦ基板、  ６４  ＴＦＴ基板、
６８  ＴＡＢテープ、  ７０、７２  データドライバ、  ７４  走査ドライバ、
７６  回路基板、  ８０  ガラス基板、  ８２  アクティブマトリクスエリア、
８４  アナログスイッチＴＦＴ部、  ８６  走査ドライバ回路、
９０  シール部、  ９２  第１の封入エリア、  ９４  第２の封入エリア、
９６  アクティブマトリクスエリア、  ９８  ＣＦ基板、
１００  ＴＦＴ基板、  １０２  封入口、  １０４  封止材、
１０６、１０８  データドライバ、  １１０  走査ドライバ、
１１２  回路基板、  １１４  絶縁膜、  １３０  映像信号発生装置、
１３２  Ａ／Ｄコンバータ、  １３４  ラインメモリ、
１３６  周波数変換回路、  １３８  Ｄ／Ａ内蔵データドライバ、
１４０  アナログＴＦＴ部
【図１】
0003637909.tif 000002
【図２】
0003637909.tif 000003
【図３】
0003637909.tif 000004
【図４】
0003637909.tif 000005
【図５】
0003637909.tif 000006
【図６】
0003637909.tif 000007
【図７】
0003637909.tif 000008
【図８】
0003637909.tif 000009
【図９】
0003637909.tif 000010
【図１０】
0003637909.tif 000011
【図１１】
0003637909.tif 000012
【図１２】
0003637909.tif 000013
【図１３】
0003637909.tif 000014
【図１４】
0003637909.tif 000015
【図１５】
0003637909.tif 000016
【図１６】
0003637909.tif 000017
【図１７】
0003637909.tif 000018
【図１８】
0003637909.tif 000019
【図１９】
0003637909.tif 000020
【図２０】
0003637909.tif 000021
【図２１】
0003637909.tif 000022
【図２２】
0003637909.tif 000023
【図２３】
0003637909.tif 000024
【図２４】
0003637909.tif 000025