(57)【特許請求の範囲】
【請求項１】
ＡＴＭ装置内における基板間のＡＴＭセル転送方式において、データ処理基板からＡＴＭセルデータ信号とデータ信号に同期したクロック信号を入力し、上記ＡＴＭセルデータ信号から上記クロック信号をタイミングパルスとして規定のアイドルセルを廃棄するセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存するセル保存手段と、冗長構成された分配クロック信号を入力し、分配クロック信号を選択する選択手段と、選択された分配クロック信号をタイミングパルスとして上記セル保存手段に保存されたアイドルセル以外のＡＴＭセルが保存されていないときデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたことを特徴とするＡＴＭセル転送方式。
【請求項２】
ＡＴＭ装置内における基板間のＡＴＭセル転送方式において、データ処理基板からＡＴＭセルデータ信号とデータ信号に同期したクロック信号を入力し、上記ＡＴＭセルデータ信号から上記クロック信号をタイミングパルスとして規定のアイドルセルを廃棄するセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存するセル保存手段と、クロック信号を生成するクロック生成手段と、生成されたクロック信号をタイミングパルスとして上記セル保存手段に保存されたアイドルセル以外のＡＴＭセルが保存されていないときデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたことを特徴とするＡＴＭセル転送方式。
【請求項３】
ＡＴＭ装置内における基板間のＡＴＭセル転送方式において、冗長構成された第一のデータ処理基板から第一のＡＴＭセルデータ信号とデータ信号に同期した第一のクロック信号を入力し、上記第一のＡＴＭセルデータ信号から上記第一のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第一のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第一のセル保存手段と、第二のデータ処理基板から第二のＡＴＭセルデータ信号とデータ信号に同期した第二のクロック信号を入力し、上記第二のＡＴＭセルデータ信号から上記第二のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第二のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第二のセル保存手段と、冗長構成された分配クロック信号を入力し、分配クロック信号を選択する選択手段と、選択された分配クロック信号をタイミングパルスとして上記第一のセル保存手段に保存されたアイドルセル以外のＡＴＭセルと上記第二のセル保存手段に保存されたアイドルセル以外のＡＴＭセルを読み出し選択するデータ選択手段とデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたことを特徴とするＡＴＭセル転送方式。
【請求項４】
セル保存手段は、セル廃棄手段が廃棄したアイドルセルの周期をタイミングパルスとしてアイドルセル以外のＡＴＭセルを保存し、保存されたアイドルセル以外のＡＴＭセルデータを選択された分配クロック信号をタイミングパルスとして周期的に読み出すことを特徴とする請求項３記載のＡＴＭセル転送方式。
【請求項５】
ＡＴＭ装置内における基板間のＡＴＭセル転送方式において、冗長構成された第一のデータ処理基板から第一のＡＴＭセルデータ信号とデータ信号に同期した第一のクロック信号を入力し、上記第一のＡＴＭセルデータ信号から上記第一のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第一のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第一のセル保存手段と、第二のデータ処理基板から第二のＡＴＭセルデータ信号とデータ信号に同期した第二のクロック信号を入力し、上記第二のＡＴＭセルデータ信号から上記第二のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第二のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第二のセル保存手段と、クロック信号を生成するクロック生成手段と、生成されたクロック信号をタイミングパルスとして上記第一のセル保存手段に保存されたアイドルセル以外のＡＴＭセルと上記第二のセル保存手段に保存されたアイドルセル以外のＡＴＭセルを読み出し選択するデータ選択手段とデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたことを特徴とするＡＴＭセル転送方式。
【請求項６】
データ処理基板からＡＴＭセルデータ信号のみを入力し、上記ＡＴＭセルデータ信号からクロック信号を抽出するクロック抽出手段を備えたことを特徴とする請求項１〜請求項５のいずれかに記載のＡＴＭセル転送方式。
【請求項７】
セル廃棄手段、セル保存手段、セル生成手段は識別可能な特定のセルを処理することを特徴とする請求項１〜請求項６のいずれかに記載のＡＴＭセル転送方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＡＴＭ（非同期転送モード）装置内のディジタル信号伝送において、誤り無くＡＴＭセルデータを転送する為のＡＴＭセル転送方式に関する。
【０００２】
【従来の技術】
図７は例えば特開平５−６８０２４号公報に示された従来の系切り替え方式を示すブロック図である。図において、２５，２８は０系のクロック及びフレーム同期信号、２６，２９は１系のクロック及びフレーム同期信号、２７は切り替え信号である。１８は０系クロック２５及び１系クロック２６を切り替え信号２７により選択し選択クロック３０を出力する選択回路、２１は０系フレーム同期信号２８及び１系フレーム同期信号２９を切り替え信号２７により選択し選択フレーム同期信号３１を出力する選択回路である。２２は選択クロック３０に追従し出力クロック３５を発生するＰＬＬ回路、２３は切り替え信号２７の変化を検出し変化点パルス３２を出力する検出回路、２４は変化点パルス３２により動作するタイマ回路である。１９はタイマ回路２４からの制御信号３３により、選択フレーム同期信号３１を制御する制御回路、２０は出力クロック３５により動作し制御回路１９の出力により位相同期され出力フレーム同期信号３４を発生するカウンタ回路である。
【０００３】
次に動作を説明する。切り替え信号２７により選択回路１８は０系クロック２５及び１系クロック２６を切り替え信号２７により選択クロック３０を出力し、選択回路２１は０系フレーム同期信号２８及び１系フレーム同期信号２９を切り替え信号２７により選択し、選択フレーム同期信号３１を出力する。また、ＰＬＬ回路２２は選択クロック３０に追従し出力クロック３５を発生する。
検出回路２３は切り替え信号２７の変化を検出し、タイマ回路２４を動作させる。制御回路１９はタイマ回路２４の動作している間、カウンタ回路２０を位相同期しないように制御し、カウンタ回路２０は位相同期化が行われていない間、自走により出力フレーム同期信号３４を出力する。このように、切り替え信号２７により０系クロック２５、１系クロック２６及び０系フレーム同期信号２８、１系フレーム同期信号２９等の入力クロック信号を変えた時に、出力クロック３５及び出力フレーム同期信号３４等の出力クロック信号の乱れを最小限に抑える。
【０００４】
図８は例えば上記切り替え方式を選択回路とした従来のＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図において、１，２はＡＴＭ装置を構成するデータ処理基板Ａおよびデータ処理基板Ｂである。１０ａ，１０ｂは冗長構成されたクロック分配回路、１１はデータ処理基板１から出力しデータ処理基板２に入力するデータ信号、１３ａ，１３ｂは冗長構成されたクロック分配回路１０ａ，１０ｂから出力しデータ処理基板１，２に入力する分配クロック信号である。また、３，４はデータ処理基板１を構成するデータ処理回路及び選択回路、８，９はデータ処理基板２を構成するデータ処理回路及び選択回路である。３６は分配クロック信号を選択回路４が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号、３７は分配クロック信号を選択回路９が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号である。また選択回路４，９は上記従来の系切り替え方式を用いている。
【０００５】
次に動作を説明する。
データ処理基板１は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路４は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３６を生成する。データ処理回路３は上記選択クロック信号３６をタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１をデータ処理基板２に出力する。
【０００６】
データ処理基板２は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路９は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３７を生成する。データ処理回路８は上記選択クロック信号３７をタイミングパルスとして、データ処理基板１から入力したデータ信号１１のＡＴＭセルデータを処理する。
【０００７】
【発明が解決しようとする課題】
従来のＡＴＭセル転送方式を用いたＡＴＭ装置は以上のように構成されていたので、データ処理基板間のデータ伝送において誤り無くＡＴＭセルデータを転送する為には、基板内でデータ処理回路のタイミングパルスとして使用するクロック信号の乱れを最小限に抑える必要があった。例えばクロック信号の内、クロックの乱れの許容範囲は１クロック周期となり、データ処理回路が高速化すると乱れを抑えることが非常に困難になる。また、乱れが許容範囲を超えた場合、データ処理基板間のＡＴＭセルデータ転送に誤りが発生するという問題点があった。
【０００８】
この発明は上記の問題点を解決するもので、データ処理基板間のデータ伝送に対して、基板内でデータ処理回路のタイミングパルスとして使用するクロック信号に乱れがあっても、誤り無くＡＴＭセルデータを転送することが出来るＡＴＭセル転送方式を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係るＡＴＭセル転送方式は、データ処理基板からＡＴＭセルデータ信号とデータ信号に同期したクロック信号を入力し、上記ＡＴＭセルデータ信号から上記クロック信号をタイミングパルスとして規定のアイドルセルを廃棄するセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存するセル保存手段と、冗長構成された分配クロック信号を入力し、上記分配クロック信号を選択する選択手段と、選択された分配クロック信号をタイミングパルスとして上記セル保存手段に保存されたアイドルセル以外のＡＴＭセルが保存されていないときデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたものである。
【００１０】
また、クロック信号を生成するクロック生成手段と、生成されたクロック信号をタイミングパルスとして上記セル保存手段に保存されたアイドルセル以外のＡＴＭセルが保存されていないときデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたものである。
【００１１】
また、冗長構成された第一のデータ処理基板から第一のＡＴＭセルデータ信号とデータ信号に同期した第一のクロック信号を入力し、上記第一のＡＴＭセルデータ信号から上記第一のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第一のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第一のセル保存手段と、第二のデータ処理基板から第二のＡＴＭセルデータ信号とデータ信号に同期した第二のクロック信号を入力し、上記第二のＡＴＭセルデータ信号から上記第二のクロック信号をタイミングパルスとして規定のアイドルセルを廃棄する第二のセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存する第二のセル保存手段と、冗長構成された分配クロック信号を入力し、上記分配クロック信号を選択する選択手段と、選択された分配クロック信号をタイミングパルスとして上記第一のセル保存手段に保存されたアイドルセル以外のＡＴＭセルと上記第二のセル保存手段に保存されたアイドルセル以外のＡＴＭセルを読み出し選択するデータ選択手段とデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたものである。
【００１２】
また、セル保存手段は、セル廃棄手段が廃棄したアイドルセルの周期をタイミングパルスとしてアイドルセル以外のＡＴＭセルを保存し、保存されたアイドルセル以外のＡＴＭセルデータを選択された分配クロック信号をタイミングパルスとして周期的に読み出すものである。
【００１３】
また、クロック信号を生成するクロック生成手段と、生成されたクロック信号をタイミングパルスとして上記第一のセル保存手段に保存されたアイドルセル以外のＡＴＭセルと上記第二のセル保存手段に保存されたアイドルセル以外のＡＴＭセルを読み出し選択するデータ選択手段とデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたものである。
【００１４】
また、データ処理基板からＡＴＭセルデータ信号のみを入力し、上記ＡＴＭセルデータ信号からクロック信号を抽出するクロック抽出手段を備えたものである。
【００１５】
また、セル廃棄手段、セル保存手段、セル生成手段は識別可能な特定のセルを処理するものである。
【００１６】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１であるＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図１において、１，２はＡＴＭ装置を構成するデータ処理基板Ａおよびデータ処理基板Ｂである。１０ａ，１０ｂは冗長構成されたクロック分配回路、１１及び１２はデータ処理基板１から出力しデータ処理基板２に入力するデータ信号及びクロック信号、１３ａ，１３ｂは冗長構成されたクロック分配回路１０ａ，１０ｂから出力しデータ処理基板１，２に入力する分配クロック信号である。また、３，４はデータ処理基板１を構成するデータ処理回路及び選択回路、５，６，７，８及び９はデータ処理基板２を構成するセル廃棄回路、セル保存回路、セル生成回路、データ処理回路及び選択回路であり、セル廃棄回路５は規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。３６は分配クロック信号を選択回路４が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号、３７は分配クロック信号を選択回路９が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号である。セル保存回路６は選択クロック信号３６及び選択クロック信号３７の乱れを吸収する為の十分なバッファ機能を持つものである。
【００１７】
次に動作を説明する。データ処理基板１は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力する。選択回路４は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３６を生成する。データ処理回路３は上記選択クロック信号３６をタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１及びクロック信号１２をデータ処理基板２に出力する。
【００１８】
データ処理基板２は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路９は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３７を生成する。セル廃棄回路５は上記データ信号１１から上記クロック信号１２をタイミングパルスとして規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存する。
【００１９】
また、上記セル保存回路６は選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。このとき、セル保存回路６は選択クロック信号３６及び選択クロック信号３７の乱れを吸収する為の十分なバッファを持ち、誤り無くアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００２０】
実施の形態２．
図２はこの発明の実施の形態２であるＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図２において、１，２はＡＴＭ装置を構成するデータ処理基板Ａ及びデータ処理基板Ｂである。１１及び１２はデータ処理基板１から出力しデータ処理基板２に入力するデータ信号及びクロック信号である。３はデータ処理基板１を構成するデータ処理回路、１４はデータ処理回路３のタイミングパルスであるクロック信号３８を生成するクロック生成回路である。また、５，６，７及び８はデータ処理基板２を構成するセル廃棄回路、セル保存回路、セル生成回路及びデータ処理回路であり、セル廃棄回路５は規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。１５はセル保存回路６、セル生成回路７及びデータ処理回路８のタイミングパルスであるクロック信号３９を生成するクロック生成回路である。セル保存回路６はクロック信号３８及びクロック信号３９の偏差及び乱れを吸収する為の十分なバッファ機能を持つものである。
【００２１】
次に動作を説明する。データ処理基板１は、クロック生成回路１４で生成されたクロック信号３８をタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１及びクロック信号１２をデータ処理基板２に出力する。データ処理基板２は、上記データ信号１１、上記クロック信号１２を入力する。セル廃棄回路５は上記データ信号１１から上記クロック信号１２をタイミングパルスとして規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存する。
【００２２】
また、上記セル保存回路６はクロック生成回路１５で生成されたクロック信号３９をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。このとき、セル保存回路６はクロック信号３８及びクロック信号３９の偏差及び乱れを吸収する為の十分なバッファを持ち、各データ処理基板にクロック信号を分配しなくても、誤り無くアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００２３】
実施の形態３．
図３はこの発明の実施の形態３であるＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図３において、１ａ，１ｂはＡＴＭ装置を構成する冗長構成されたデータ処理基板Ａ、２はデータ処理基板Ｂ、１０ａ、１０ｂは冗長構成されたクロック分配回路である。１１ａ及び１２ａはデータ処理基板１ａから出力しデータ処理基板２に入力するデータ信号及びクロック信号、１１ｂ及び１２ｂはデータ処理基板１ｂから出力しデータ処理基板２に入力するデータ信号及びクロック信号、１３ａ，１３ｂは冗長構成されたクロック分配回路１０ａ，１０ｂから出力しデータ処理基板１ａ，１ｂ，２に入力する分配クロック信号である。
【００２４】
また、３ａ，４ａはデータ処理基板１ａを構成するデータ処理回路及び選択回路、３ｂ，４ｂはデータ処理基板１ｂを構成するデータ処理回路及び選択回路、５ａ，５ｂ，６ａ，６ｂ，７，８及び９はデータ処理基板２を構成する第１のセル廃棄回路、第２のセル廃棄回路、第１のセル保存回路、第２のセル保存回路、セル生成回路、データ処理回路及び選択回路であり、セル廃棄回路５ａ，５ｂは規定のアイドルセルを廃棄し、セル保存回路６ａ，６ｂはアイドルセル以外のＡＴＭセルを保存し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。３６ａ，３６ｂは分配クロック信号を選択回路４ａ，４ｂが選択し、選択後の分配クロック信号を基準として生成した選択クロック信号、３７は分配クロック信号を選択回路９が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号である。１６は冗長構成されたデータ処理基板１ａ，１ｂに対応して、データ処理基板２において冗長構成されたセル廃棄回路５ａ，５ｂ、セル保存回路６ａ，６ｂからのＡＴＭセルデータを選択する選択回路である。第１及び第２のセル保存回路６ａ，６ｂは選択クロック信号３６ａ，３６ｂ及び選択クロック信号３７の乱れを吸収する為の十分なバッファ機能を持つものである。
【００２５】
次に動作を説明する。データ処理基板１ａは、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力する。選択回路４ａは分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３６ａを生成する。更に、データ処理回路３ａは上記選択クロック信号３６ａをタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１ａ及びクロック信号１２ａをデータ処理基板２に出力する。また、データ処理基板１ｂは、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力する。選択回路４ｂは分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３６ｂを生成する。更に、データ処理回路３ｂは上記選択クロック信号３６ｂをタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１ｂ及びクロック信号１２ｂをデータ処理基板２に出力する。
【００２６】
データ処理基板２は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路９は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３７を生成する。
第１のセル廃棄回路５ａは上記データ信号１１ａから上記クロック信号１２ａをタイミングパルスとして規定のアイドルセルを廃棄し、第１のセル保存回路６ａはアイドルセル以外のＡＴＭセルを保存する。第２のセル廃棄回路５ｂは上記データ信号１１ｂから上記クロック信号１２ｂをタイミングパルスとして規定のアイドルセルを廃棄し、第２のセル保存回路６ｂはアイドルセル以外のＡＴＭセルを保存する。
【００２７】
また、冗長構成された上記第１のセル保存回路６ａは選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、同様に上記第２のセル保存回路６ｂは選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、選択回路１６は冗長構成された上記第１及び第２のセル保存回路６ａ，６ｂから読み出されたＡＴＭセルを選択し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。このとき、第１及び第２のセル保存回路６ａ，６ｂは選択クロック信号３６ａ，３６ｂ及び選択クロック信号３７の乱れを吸収する為の十分なバッファを持ち、冗長構成されたデータ処理基板１ａ，１ｂを切り替えたときでも誤り無くアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００２８】
上記実施の形態３において、冗長構成されたデータ処理基板１ａ，１ｂは、選択クロック信号３６ａ，３６ｂをタイミングパルスとして周期的にアイドルセルを挿入している場合、冗長構成されたデータ処理基板１ａ，１ｂは周期的にアイドルセルが挿入されたデータ信号１１ａ，１１ｂ及びクロック信号１２ａ，１２ｂをデータ処理基板２に出力する。データ処理基板２は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路９は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３７を生成する。
【００２９】
第１のセル廃棄回路５ａは上記データ信号１１ａから上記クロック信号１２ａをタイミングパルスとして規定のアイドルセルを廃棄する。上記データ信号１１ａには周期的にアイドルセルが挿入されているので、第１のセル保存回路６ａはタイミングセル以外のＡＴＭセルを第１のセル廃棄回路５ａが廃棄したアイドルセルをタイミングパルスとして保存する。第２のセル廃棄回路５ｂは上記データ信号１１ｂから上記クロック信号１２ｂをタイミングパルスとして規定のアイドルセルを廃棄する。上記データ信号１１ｂには周期的にアイドルセルが挿入されているので、第２のセル保存回路６ｂはアイドルセル以外のＡＴＭセルを第２のセル廃棄回路５ｂが廃棄したアイドルセルをタイミングパルスとして保存する。
【００３０】
また、冗長構成された上記第１のセル保存回路６ａは選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを周期的に読み出し、同様に上記第２のセル保存回路６ｂは選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを周期的に読み出す。冗長構成されたデータ処理基板１ａ，１ｂにいて、分配クロック信号１３ａ，１３ｂを基準として周期的にアイドルセルを挿入しているので、上記第１及び第２のセル保存回路６ａ，６ｂから読み出されたＡＴＭセルデータはセル単位の同期が取れている。選択回路１６は冗長構成された上記第１及び第２のセル保存回路６ａ，６ｂから読み出されたＡＴＭセルを選択し、セル生成回路７は上記第１及び第２のセル保存回路６ａ，６ｂが選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを周期的に読み出し禁止しているタイミングでアイドルセルを生成する。このとき、第１及び第２のセル保存回路６ａ，６ｂは選択クロック信号３６ａ，３６ｂ及び選択クロック信号３７の乱れを吸収する為の十分なバッファを持ち、冗長構成されたデータ処理基板１ａ，１ｂを切り替えたときでも誤り無く且つセルが重複したり、損失したりせずにアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００３１】
実施の形態４．
図４はこの発明の実施の形態４であるＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図４において、１ａ，１ｂはＡＴＭ装置を構成する冗長構成されたデータ処理基板Ａ、２はデータ処理基板Ｂ、１１ａ及び１２ａはデータ処理基板１ａから出力しデータ処理基板２に入力するデータ信号及びクロック信号、１１ｂ及び１２ｂはデータ処理基板１ｂから出力しデータ処理基板２に入力するデータ信号及びクロック信号である。
【００３２】
また、３ａはデータ処理基板１ａを構成するデータ処理回路、１４ａはデータ処理回路３ａのタイミングパルスであるクロック信号３８ａを生成するクロック生成回路である。また、３ｂはデータ処理基板１ｂを構成するデータ処理回路、１４ｂはデータ処理回路３ｂのタイミングパルスであるクロック信号３８ｂを生成するクロック生成回路である。５ａ，５ｂ，６ａ，６ｂ，７及び８はデータ処理基板２を構成する第１のセル廃棄回路、第２のセル廃棄回路、第１のセル保存回路、第２のセル保存回路、セル生成回路及びデータ処理回路であり、セル廃棄回路５ａ，５ｂは規定のアイドルセルを廃棄し、セル保存回路６ａ，６ｂはアイドルセル以外のＡＴＭセルを保存し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。１５は第１及び第２のセル保存回路６ａ，６ｂ、セル生成回路７及びデータ処理回路８のタイミングパルスであるクロック信号３９を生成するクロック生成回路である。１６は冗長構成されたデータ処理基板１ａ，１ｂに対応して、データ処理基板２において冗長構成された第１及び第２のセル廃棄回路５ａ，５ｂ、第１及び第２のセル保存回路６ａ，６ｂからのＡＴＭセルデータを選択する選択回路である。第１及び第２のセル保存回路６ａ，６ｂはクロック信号３８ａ，３８ｂ及びクロック信号３９の乱れを吸収する為の十分なバッファ機能を持つものである。
【００３３】
次に動作を説明する。データ処理基板１ａは、クロック生成回路１４ａで生成されたクロック信号３８ａをタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１ａ及びクロック信号１２ａをデータ処理基板２に出力する。また、データ処理基板１ｂは、クロック生成回路１４ｂで生成されたクロック信号３８ｂをタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１ｂ及びクロック信号１２ｂをデータ処理基板２に出力する。第１のセル廃棄回路５ａは上記データ信号１１ａから上記クロック信号１２ａをタイミングパルスとして規定のアイドルセルを廃棄し、第１のセル保存回路６ａはアイドルセル以外のＡＴＭセルを保存する。第２のセル廃棄回路５ｂは上記データ信号１１ｂから上記クロック信号１２ｂをタイミングパルスとして規定のアイドルセルを廃棄し、第２のセル保存回路６ｂはアイドルセル以外のＡＴＭセルを保存する。
【００３４】
また、冗長構成された上記第１のセル保存回路６ａはクロック生成回路１５で生成されたクロック信号３９をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、同様に上記第２のセル保存回路６ｂはクロック生成回路１５で生成されたクロック信号３９をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、データ選択回路１６は冗長構成された上記第１及び第２のセル保存回路６ａ，６ｂから読み出されたＡＴＭセルを選択し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。このとき、第１及び第２のセル保存回路６ａ，６ｂはクロック信号３８ａ，３８ｂ及びクロック信号３９の乱れを吸収する為の十分なバッファを持ち、冗長構成されたデータ処理基板１ａ、１ｂを切り替えたときでも誤り無くアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００３５】
実施の形態５．
図５はこの発明の実施の形態５であるＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。図５において、１，２はＡＴＭ装置を構成するデータ処理基板Ａ及びデータ処理基板Ｂである。１０ａ，１０ｂは冗長構成されたクロック分配回路、１１はデータ処理基板１から出力しデータ処理基板２に入力するデータ信号、１３ａ，１３ｂは冗長構成されたクロック分配回路１０ａ，１０ｂから出力しデータ処理基板１，２に入力する分配クロック信号である。また、３，４はデータ処理基板１を構成するデータ処理回路及び選択回路、１７，５，６，７，８及び９はデータ処理基板２を構成するクロック抽出回路、セル廃棄回路、セル保存回路、セル生成回路、データ処理回路及び選択回路であり、クロック抽出回路１７はデータ信号１１より抽出クロック信号４０を抽出して出力し、セル廃棄回路５は規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。３６は分配クロック信号を選択回路４が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号、３７は分配クロック信号を選択回路９が選択し、選択後の分配クロック信号を基準として生成した選択クロック信号である。セル保存回路６は抽出クロック信号４０及び選択クロック信号の乱れを吸収する為の十分なバッファ機能を持つものである。
【００３６】
次に動作を説明する。データ処理基板１は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力する。選択回路４は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３６を生成する。データ処理回路３は上記選択クロック信号３６をタイミングパルスとしてＡＴＭセルデータを処理し、データ信号１１をデータ処理基板２に出力する。
【００３７】
データ処理基板２は、冗長構成されたクロック分配回路１０ａ及び１０ｂよりクロック及びフレーム同期信号等の分配クロック信号１３ａ及び１３ｂを入力し、選択回路９は分配クロック信号を選択し、選択後の分配クロック信号を基準として選択クロック信号３７を生成する。クロック抽出回路１７は入力したデータ信号１１よりクロック信号を抽出し、抽出クロック信号４０を出力する。セル廃棄回路５は上記データ信号１１から上記抽出クロック信号４０をタイミングパルスとして規定のアイドルセルを廃棄し、セル保存回路６はアイドルセル以外のＡＴＭセルを保存する。
【００３８】
また、上記セル保存回路６は選択クロック信号３７をタイミングパルスとしてアイドルセル以外のＡＴＭセルを読み出し、セル生成回路７はセルが保存されていないときデータの連続性を保つためアイドルセルを生成する。このとき、セル保存回路６は抽出クロック信号４０及び選択クロック信号３７の乱れを吸収する為の十分なバッファを持ち、誤り無くアイドルセル以外のＡＴＭセルデータをデータ処理回路８に転送する。
【００３９】
実施の形態６．
また、上記実施の形態１，２，３，４，５において、規定のアイドルセルの代わりに識別可能な特定のセルを処理しても同様の効果が得られる。
【００４０】
通常、データ処理基板間のデータ伝送においてはクロック信号の乱れが起き、その乱れが大きい場合、データを連続的に伝送しているため伝送回路のバッファから溢れる場合があるが、この発明では、アイドルセルを廃棄することによって、バッファが溢れデータが損失することを防ぐことができる。
図６は送信側の基板内クロックが受信側の基板内クロックより一時的に早くなり、各基板のクロックに乱れが生じた場合の動作のタイミングチャートを示す。図中、ａは送信側基板のＡＴＭセルデータ、ｂは送信側基板の基板内クロック、ｃは受信側基板で受信データよりセル廃棄手段でアイドルセルを廃棄したＡＴＭセルデータ、ｄは受信データと並送もしくは抽出されたクロック、ｅは受信側基板のセル保存手段より読み出したＡＴＭセルデータ、ｆは受信側基板のセル生成手段でアイドルセルを生成したＡＴＭセルデータ、ｇは受信側基板のクロックである。
この発明によれば、アイドルセルを廃棄、保存、生成する手段を基板間インターフェースに適用することにより、クロック選択時等に各基板のクロックに乱れが生じた場合でも、データが損失することなく、正常に基板間のデータ伝送が可能となる。
【００４１】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００４２】
請求項１及び請求項２の発明は、クロック信号をタイミングパルスとして規定のアイドルセルを廃棄するセル廃棄手段と、アイドルセル以外のＡＴＭセルを保存するセル保存手段と、セル保存手段に保存されたアイドルセル以外のＡＴＭセルが保存されていないときデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたので、タイミングパルスとしてのクロック信号に乱れがあっても、誤り無くアイドルセル以外のＡＴＭセルデータを転送することができる。
【００４３】
請求項３，４，５の発明は、第一及び第二のセル廃棄手段と、第一及び第二のセル保存手段と、第一及び第二のセル保存手段にそれぞれ保存されたアイドルセル以外のＡＴＭセルを読み出しデータの連続性を保つためアイドルセルを生成するセル生成手段とを備えたので、データ処理基板を切り換えたときでも誤り無く且つセルが重複したり、損失したりせずにアイドルセル以外のＡＴＭセルデータを転送することができる。
【００４４】
請求項６の発明は、データ処理基板からＡＴＭセルデータのみを入力し、ＡＴＭセルデータ信号からクロック信号を抽出するクロック抽出手段を備えたので、抽出クロック信号に乱れがあっても誤り無くアイドルセル以外のＡＴＭセルデータを転送することができる。
【００４５】
請求項７の発明は、規定のアイドルセルの代りに識別可能な特定のセルを処理の対象としたものであり、クロック信号等に乱れがあっても、誤り無く識別可能な特定のセル以外のＡＴＭセルデータを転送することができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１を示すＡＴＭセル転送方式を用いたＡＴＭ装置のブロック図である。
【図２】  この発明の実施の形態２を示すＡＴＭセル転送方式を用いたＡＴＭ装置のブロック図である。
【図３】  この発明の実施の形態３を示すＡＴＭセル転送方式を用いたＡＴＭ装置のブロック図である。
【図４】  この発明の実施の形態４を示すＡＴＭセル転送方式を用いたＡＴＭ装置のブロック図である。
【図５】  この発明の実施の形態５を示すＡＴＭセル転送方式を用いたＡＴＭ装置のブロック図である。
【図６】  この発明の各基板のクロックに乱れが生じた場合の動作を示すタイミングチャートである。
【図７】  従来の系切り替え方式を示すブロック図である。
【図８】  従来のＡＴＭセル転送方式を用いたＡＴＭ装置を示すブロック図である。
【符号の説明】
１，１ａ，１ｂ  データ処理基板Ａ、２  データ処理基板Ｂ、３，３ａ，３ｂデータ処理回路、４，４ａ，４ｂ  選択回路、５，５ａ，５ｂ  セル廃棄回路、６，６ａ，６ｂ  セル保存回路、７  セル生成回路、８  データ処理回路、９選択回路、１１，１１ａ，１１ｂ  データ信号、１２、１２ａ，１２ｂ  クロック信号、１３ａ，１３ｂ  分配クロック信号、１４，１５  クロック生成回路、１６  データ選択回路、１７  クロック抽出回路。
【図１】
0003656325.tif 000002
【図２】
0003656325.tif 000003
【図３】
0003656325.tif 000004
【図４】
0003656325.tif 000005
【図５】
0003656325.tif 000006
【図６】
0003656325.tif 000007
【図７】
0003656325.tif 000008
【図８】
0003656325.tif 000009