(57)【特許請求の範囲】
【請求項１】
変換表を用いてデジタルデータを符号語に変換し、ＮＲＺＩ信号として出力するデジタル変調装置におけるＤＳＶ算出方法であって、
使用する全種類のデータに対応する符号語と、その各符号語の終端でのＤＳＶとを記憶し、
入力されるデジタルデータを順次変換した符号語毎に、その符号語をＮＲＺＩ信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をＮＲＺＩ信号に変換したときの終端での値の判別結果１ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別し、
その判別結果がローレベルのときには、当該符号語の終端でのＤＳＶの正負の符号をそのままにし、前記判別結果がハイレベルのときには、当該符号語の終端でのＤＳＶの正負の符号を反転させ、
前記順次変換される各符号語の終端でのＤＳＶを上記判別結果に応じた反転処理後に累積加算することを特徴とするＤＳＶ算出方法。
【請求項２】
変換表を用いてデジタルデータを符号語に変換し、ＮＲＺＩ信号として出力するデジタル変調装置におけるＤＳＶ算出装置であって、
使用する全種類のデータに対応する符号語と、その各符号語の終端でのＤＳＶとを記憶する記憶手段と、
入力されるデジタルデータを順次変換した符号語毎に、その符号語をＮＲＺＩ信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をＮＲＺＩ信号に変換したときの終端での値の判別結果１ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別する判別手段と、
該判別手段の判別結果がハイレベルのときにのみ、前記記憶手段から出力される当該符号語の終端でのＤＳＶの正負の符号を反転させる符号反転手段と、
前記記憶手段から前記デジタルデータの符号語への変換に伴って出力され、前記符号反転手段によって処理されたＤＳＶを累積加算する加算手段と
からなることを特徴とするＤＳＶ算出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光ディスク装置などに用いられるデジタル変調装置に関し、特にデジタルデータを変換表を用いて符号語に変換し、ＮＲＺＩ（非ゼロ復帰逆転：Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｖｅｒｔｅｄ）信号として出力するデジタル変調装置において、変換後のＤＳＶ（デジタル総和値：Ｄｉｇｉｔａｌ  Ｓｕｍ  Ｖａｌｕｅ）を算出する方法およびその装置に関する。
【０００２】
【従来の技術】
デジタルデータの記録方法や通信方法にはさまざまな方法および規格があり、それぞれに適した用途に使われている。
たとえばＲＺ（ゼロ復帰：Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号は２進数表記された符号語の“０”をＬｏｗ、“１”をＨｉｇｈで表現し、それぞれの信号の間には基準状態であるＬｏｗが挟まれている。例えば、符号列“０１０１１”をＮＲ信号で表したのが図３である。
【０００３】
また、基準状態であるＬｏｗを表現せずに、符号を表す信号のみを送るＮＲＺ（非ゼロ復帰：Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）信号と呼ばれるものもある。この信号はＮＲ信号に比べて信号間に余裕がないため同期にはより精度が必要になるが、基準状態を挟まなくても良いため、短い信号スペースで符号を表現できる。これは記録時には記録密度向上に、通信時には信号の転送速度向上に役立つ。符号列“０１０１１”をこのＮＲＺ信号で表したのが図４である。
【０００４】
さらに、この発明に関するデジタル変調装置によって変換出力する信号であるＮＲＺＩ信号がある。
このＮＲＺＩ信号とは、符号語が“１”（Ｈｉｇｈ）のとき信号を反転し、“０”（Ｌｏｗ）のときには前の信号状態を維持する信号である。
このＮＲＺＩ信号によって符号列“０１０１１”を表したのが図５である。
【０００５】
光ディスクなどの記録媒体にデジタルデータを記録する際には、しばしばＮＲＺＩ信号が用いられる。この時、記録する符号列の低周波成分を抑圧するために、ＤＳＶと呼ばれるデジタル総和値を計算する。このＤＳＶは、例えば符号“１”を「＋１」、符号“０”を「−１」として符号列の先頭から終端までの値を累積した値のことであり、符号列の直流分に相当する。
【０００６】
記録媒体への記録の際にこの直流分が大きいと、記録されたデータを再生時に２値化する場合に、この２値化の閾値がふらついてしまい、読み出しエラーを起こし易くなる。また、記録・再生時におけるサーボ・エラー信号にも変動を起こしてしまう。
このため、光ディスクなどの記録装置は記録データのＤＳＶを計算し、このＤＳＶの絶対値が大きくならないように、適当な変換を施してデータを記録する。
【０００７】
このＮＲＺＩ信号を生成する従来の技術として、特開平９−１６２７４４号公報に見られるようなものがある。これは、記録するデータの変調用に複数の変換表を持ち、変換時にその複数の変換表による変換結果のＤＳＶをそれぞれ計算し、直流分の少ない信号を生成できる変換表を選択して変換を行なうデジタル変調装置である。
【０００８】
より具体的には、１つのデータ語を前置変換器によって候補となる複数の符号語（１６ビットの並列符号）に変換し、それを複数の並列直列変換器でそれぞれ直列の符号語に変換し、それぞれその符号語のＤＳＶを積算してカウントした後、その各直列の符号語を複数の直列並列変換器によって再び並列の符号語に変換して一旦記憶する。そして、次に再びＤＳＶ制御可能な状態が発生したときに、その時点までのＤＳＶの絶対値をより小さくできる方の符号語を選択するようにしている。
【０００９】
図６と図７は、それぞれ図５に示した例とは異なる符号列に対しするＮＲＺＩ信号とＤＳＶを計算した例を示している。図６はＮＲＺＩ信号がローレベル（Ｌｏｗ）から始まった場合、図７はＮＲＺＩ信号がハイレベル（Ｈｉｇｈ）から始まった場合を示す。
【００１０】
【発明が解決しようとする課題】
しかしなから、従来のデジタル変調装置におけるＤＳＶ算出方法では、符号列を１ビットずつ検出してそのレベルに応じた値の加算又は減算を行なっていたため処理が遅くなってしまうという問題があった。
また、特開平９−１６２７４４号公報に開示されているものでは、前述のように複数の並列直列変換器と直列並列変換器を使用するため、回路規模も大きくなってしまうという問題があった。
【００１１】
この発明は上記の問題に鑑み、デジタル変調装置においてＤＳＶを高速で算出でき、しかも回路規模も大きくならないＤＳＶの算出方法および算出装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明によるデジタル変調装置におけるＤＳＶ算出方法は、変換表を用いてデジタルデータを符号語に変換し、ＮＲＺＩ信号として出力するデジタル変調装置において、上記の目的を達成するため次の手順でＤＳＶを算出する。
まず、使用する全種類のデータに対応する符号語と、その各符号語の終端でのＤＳＶとを記憶する。
その後、入力されるデジタルデータを順次変換した符号語毎に、その符号語をＮＲＺＩ信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をＮＲＺＩ信号に変換したときの終端での値の判別結果１ビットとからなるのパラレルデータに対するビット単位の排他的論理和処理によって判別する。
【００１３】
そして、その判別結果がローレベルのときには、当該符号語の終端でのＤＳＶの正負（＋，−）の符号をそのままにし、その判別結果がハイレベルのときには、当該符号語の終端でのＤＳＶの正負の符号を反転させる。
上記順次変換される各符号語の終端でのＤＳＶを上記処理後に累積加算して、ＤＳＶを算出する。
【００１４】
この発明によるデジタル変調装置におけるＤＳＶ算出装置は、変換表を用いてデジタルデータを符号語に変換し、ＮＲＺＩ信号として出力するデジタル変調装置において、上記の目的を達成するため、次の（ａ）から（ｄ）の各手段によってＤＳＶ算出装置を構成する。
【００１５】
（ａ）使用する全種類のデータに対応する符号語と、その各符号語の終端でのＤＳＶとを記憶する記憶手段、
（ｂ）入力されるデジタルデータを順次変換した符号語毎に、その符号語をＮＲＺＩ信号に変換したときの終端での値がハイレベルかローレベルかを、該符号語の各ビットと直前の符号語をＮＲＺＩ信号に変換したときの終端での値の判別結果１ビットとからなるパラレルデータに対するビット単位の排他的論理和処理によって判別する判別手段、
（ｃ）該判別手段の判別結果がハイレベルのときにのみ、上記記憶手段から出力される当該符号語の終端でのＤＳＶの正負の符号を反転させる符号反転手段、
（ｄ）上記記憶手段から上記デジタルデータの符号語への変換に伴って出力され、上記符号反転手段によって処理されたＤＳＶを累積加算する加算手段、
【００１６】
【発明の実施の形態】
以下に、図面と表を用いてこの発明の実施の形態を説明する。
図１は、この発明によるデジタル変調装置におけるＤＳＶ算出装置の一実施形態を示すブロック図であり、このＤＳＶ算出装置によって、この発明によるＤＳＶ算出方法を実施することができる。
【００１７】
この図１においてレジスタ１とＲＯＭ２はデジタル変調装置の変換部に相当し、レジスタ１は入力データの８ビットの並列データを格納し、それをＲＯＭ２のアドレス入力にそのまま出力する。
ＲＯＭ２は、使用する全種類のデータに対応する符号語と、その各符号語の終端でのＤＳＶとを記憶する記憶手段であり、使用する全種類の８ビットデータにな対応する１６ビットの符号語と、その各符号語をローレベルから始まるＮＲＺＩ信号にした場合における終端でのＤＳＶ（以下「ＤＳＶ変化量」という）を、表１にその一部を示すような変換表として記憶している。
【００１８】
【表１】
0003615063.tif 000002
【００１９】
さらに、排他的論理和（ＥＯＲ）回路３，レジスタ４，符号反転回路５，加算器６，およびレジスタ７を備えており、これらによってＤＳＶ算出部を構成している。
ＲＯＭ２はレジスタ１から入力される８ビットデータをアドレスとして、表１に示したような変換表から１６ビットの符号語を読み出して、ＮＲＺＩ変換する符号語出力とするとともに、排他的論理和回路３にも入力させる。同時に、その符号語のＤＳＶ変化量も読み出して出力し、符号反転回路５のデータ入力とする。各レジスタ１，４，７はクロックの入力周期で記憶データを更新する。
【００２０】
排他的論理和回路３は、１７ビットの入力データに対してビット単位で排他的論理和処理を行なう。この入力のうち１６ビットはＲＯＭ２から与えられる符号語のデータであり、残りの１ビットはレジスタ４に保存された前のクロックにおける排他的論理和回路３の出力である。
【００２１】
ＮＲＺＩ信号が始点と終点で正負の符号が反転しているか否かは、ＮＲＺＩ変換前の符号語中の“１”の数による。この数が奇数である場合には、図６および図７に示した例のようにＮＲＺＩ信号の始点と終点で符号が反転する。
逆に、“１”の数が偶数の場合には、始点と終点の正負の符号は一致する（反転しない）。
一方、同じ符号語であっても、ＮＲＺＩ信号に変換した後の終端でのＤＳＶは、図７に示したようにＮＲＺＩ信号がハイレベルから始まった場合には、図６に示したようにローレベルから始まった場合とその絶対値は同じであるが、正負の符号が反転する。
【００２２】
したがって、前の符号語のＮＲＺＩ信号がローレベルで終わっているか、ハイレベルで終わっているかによって、今回の符号語に対するＮＲＺＩ信号の始めのレベルが決まり、それがハイレベルの場合には、表１の変換表によるＤＳＶ変化量の正負（＋，−）の符号を反転してから、そこまでのＤＳＶに加算することにより、ＮＲＺＩ信号全体のＤＳＶを計算することができる。
【００２３】
ＮＲＺＩ信号の終端のレベルは、前の符号語のＮＲＺＩ信号の終端のレベルと今回の符号語中に“１”が奇数個あるか偶数個あるかによって決まる。
前の符号語のＮＲＺＩ信号の終端がローレベルの場合には、今回の符号語中に“１”が奇数個あれば、そのＮＲＺＩ信号の終端のレベルは反転してハイレベルになり、“１”が偶数個あれば反転しないのでローレベルになる。
前の符号語のＮＲＺＩ信号の終端がハイレベルの場合には、今回の符号語中に“１”が奇数個あれば、そのＮＲＺＩ信号の終端のレベルは反転してローレベルになり、“１”が偶数個あれば反転しないのでハイレベルになる。
【００２４】
そこで、前の符号語のＮＲＺＩ信号の終端のレベルをレジスタ４が記憶し、今回の符号語のＮＲＺＩ信号の終端のレベルを、排他的論理和回路３が判定する。排他的論理和は、入力された符号語中の“１”の数が奇数の際には“１”と、偶数の際には“０”と、レジスタ４からの入力値（前のＮＲＺＩ信号の終端のレベルがローレベルのときは“０”，ハイレベルのときは“１”）との排他的論理和を出力するのと同じ結果となる。
【００２５】
すなわち、排他的論理和回路３の出力は、常に今回のＮＲＺＩ信号の終端のレベルを、ローレベルは“０”またはハイレベルは“１”で表わしている。
そこで、この排他的論理和回路３の出力をレジスタ４に格納し、そのレジスタ４の値を符号反転回路５のトリガ端子に入力する。
【００２６】
符号反転回路５は、トリガ入力が“１”の場合には、前のＮＲＺＩ信号がハイレベルで終わったことを示しているため、ＲＯＭ２から出力されたＤＳＶ変化量の正負の符号を反転して加算器６に出力する。
逆にトリガ入力が“０”の場合には、前のＮＲＺＩ信号がローレベルで終わったことを示しているため、ＤＳＶ変化量の正負の符号を反転することなくそのまま加算器に出力する。
【００２７】
加算器６は符号反転回路５から入力するＤＳＶ変化量と、前のクロックにおける加算器６の出力を保持しているレジスタ７の値とを加算する。そのため、加算器６の出力は、クロックが入力した時点におけるＤＳＶの累計値となる。
このように変換された符号語をＮＲＺＩ信号にした際のＤＳＶの変化量を変換表で保存することにより、ＮＲＺＩ信号のパラレルデータをシリアルデータに変換して１ビットずつ検出する必要がなくなり、処理速度が向上する。また、並列直列変換器および直列並列変換器を省くことができ、回路規模を縮小することができる。
【００２８】
以下に、連続する８ビットデータを図１の装置で変調するときのＤＳＶ算出方法を、図２のタイミングチャートを用いて説明する。
入力データは、０，１，２，……の順に入力する８ビットデータの列であるものとし、変換表は表１に示したものを用いる。
【００２９】
まず、図２に示すクリアのパルスによってレジスタ４，７をクリアし、最初のクロックの立上りタイミングで入力された最初の８ビットデータ「０」をレジスタ１に保存する。レジスタ１に記録された値はＲＯＭ２のアドレス入力にそのまま与えられる。それによってＲＯＭ２は、その８ビットデータ“００００００００”に対応する変換表の１６ビットの符号語をＮＲＺＩ信号に変換するために出力し、排他的論理和回路３にも入力させる。同時にその符号語のＤＳＶ変化量「＋６（１０進数）」を出力して符号反転回路５のデータ入力とする。
【００３０】
この最初のクロックがレジスタ４に与えられた時、レジスタ４はクリアされているので、その出力による符号反転回路５のトリガ入力は“０”であるため、符号反転回路５に入力したＤＳＶ変化量「＋６」は符号反転することなく、そのまま加算器６の一方の入力として与えられる。このとき、レジスタ７もクリアされていて、その出力である加算器６の他方の入力値は「０（１０進数）」であるから、加算器６は「０＋６」による「＋６」をＤＳＶの累計として出力する。この出力値「＋６」はレジスタ７に記憶される
【００３１】
このとき、排他的論理和回路３はレジスタ１からの「０」に対するＲＯＭ２の出力の符号語“００１０００１００１００００００”（“１”が奇数個）の各ビットとレジスタ４の出力である“０”との排他的論理和処理を行ない、その結果の“１”を出力している。
【００３２】
次のクロックの立ち上がりタイミングで、次の入力データ「１（８ビットデータ）」をレジスタ１に保存する。それがＲＯＭ２のアドレス入力となり、その８ビットデータ“０００００００１”を符号語“００１００００００００１０００１”に変換して出力し、それが排他的論理和回路３に入力される。同時にＲＯＭ２はこの符号語のＤＳＶ変化量である「＋４（１０進数）」を出力して、符号反転回路５のデータ入力とする。
【００３３】
同じクロックの立ち上がりタイミングで、レジスタ４は先の排他的論理和回路３の処理結果である“１”を記憶して、それを符号反転回路５のトリガ入力とする。したがって、符号反転回路５はＲＯＭ２から入力したＤＳＶ変化量「＋４」の正負の符号を反転させて「−４」を出力する。
加算器６は、この値「−４」とレジスタ４に記憶されている前回のＤＳＶの累計「＋６」との和「−４＋６」を計算し、ＤＳＶの累計として、「＋２」を出力し、それをレジスタ７に記憶させる。
【００３４】
このとき、排他的論理和回路３は、ＲＯＭ２からの符号語“００１００００００００１０００１”（“１”が奇数個）の各ビットとレジスタ４からの“１”との排他的論理和処理を行ない、その処理結果として“０”を出力する。
以下同様にして、順次入力される８ビツトデータを変換した符号語の終点でのＮＲＺＩ信号がハイレベルかローレベルかを排他的論理和回路３の処理によってレジスタ４に記憶し、その記憶値が“１”（ハイレベル）の時にはＲＯＭ２から各符号語毎に出力されるＤＳＶ変化量の正負の符号を、符号反転回路５で反転させ、レジスタ４の記憶値が“０”（ローレベル）の時には上記符号の反転を行なわず、加算器６によって累積加算して、変調後のＤＳＶを算出する。
【００３５】
【発明の効果】
以上説明してきたように、この発明によれば、デジタル変調装置において符号語のパラレルデータをシリアルデータに変換して１ビットずつ検出する必要がなくなり、ＤＳＶを高速で算出することができる。また、並列直列変換器および直列並列変換器を省くことができるので、回路規模を縮小することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態を示すＤＳＶ算出装置を備えたデジタル変調装置のブロック図である。
【図２】図１の装置を用いてＤＳＶを算出する例を説明するためのタイミング図である。
【図３】符号列“０１０１１”のＲＺ信号による表現を示す図である。
【図４】符号列“０１０１１”のＮＲＺ信号による表現を示す図である。
【図５】符号列“０１０１１”のＮＲＺＩ信号による表現を示す図である。
【図６】２進数の「０」に対応する符号語“００１０００１００１００００００”をローレベルから始まるＮＲＺＩ信号で表現した場合のＤＳＶの変化を示す図である。
【図７】同じくその符号語をハイレベルから始まるＮＲＺＩ信号で表現した場合のＤＳＶの変化を示す図である。
【符号の説明】
１，４，７：レジスタ    ２：ＲＯＭ
３：排他的論理和（ＥＯＲ）回路
５：符号反転回路    ６：加算器
【図１】
0003615063.tif 000003
【図２】
0003615063.tif 000004
【図３】
0003615063.tif 000005
【図４】
0003615063.tif 000006
【図５】
0003615063.tif 000007
【図６】
0003615063.tif 000008
【図７】
0003615063.tif 000009