【手続補正書】
【提出日】令和3年10月21日(2021.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
層間絶縁膜を介して半導体基板の表面上に形成されたエミッタ電極と、
前記半導体基板の裏面上に形成されたコレクタ電極と、
前記コレクタ電極に接し、前記半導体基板の裏面に形成された第１導電型の第１半導体層と、
前記第１半導体層よりも内側に形成された第２導電型の第２半導体層と、
前記半導体基板の表面に沿って配置された中心領域セルと、
前記半導体基板の平面方向において、前記中心領域セルより外側に位置し、前記中心領域セルとチップ終端ガードリング領域との間に配置された外周領域セルと、を備え、
前記中心領域セルは、前記エミッタ電極と前記半導体基板との間に形成されたトレンチと、
ゲート絶縁膜を介して前記トレンチの内側に形成され、前記層間絶縁膜を介して前記エミッタ電極と絶縁されたゲート電極と、
前記ゲート絶縁膜に接して形成され、かつ、前記半導体基板より不純物濃度の高い第２導電型の第３半導体層と、
エミッタコンタクトを介して前記エミッタ電極の前記半導体基板側に接して形成され、かつ、前記第１半導体層より不純物濃度の高い第１導電型の第４半導体層と、
前記ゲート絶縁膜に接し、かつ、前記第３半導体層の前記半導体基板側に形成され、かつ、前記第４半導体層より不純物濃度の低い第１導電型の第５半導体層と、
前記第４半導体層の前記半導体基板側の表面に接し、かつ、前記第５半導体層より前記半導体基板側に突出して形成され、キャリア濃度が前記第４半導体層より低い第１導電型の第６半導体層と、
前記第６半導体層の前記コレクタ電極側表面に接して形成され、かつ、不純物濃度が前記半導体基板より高い第２導電型の第７半導体層を含み、
前記外周領域セルは、前記トレンチと、前記ゲート電極と、前記第４半導体層と、前記第５半導体層と、前記第６半導体層を有するとともに、
前記外周領域セルは、前記第３半導体層と前記第７半導体層とのうち少なくとも一方を持たないことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記外周領域セルは、前記ゲート絶縁膜に接して形成され、かつ、前記半導体基板より不純物濃度の高い第２導電型の第３半導体層を有することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記外周領域セルは、前記第６半導体層の前記コレクタ電極側表面に接して形成され、かつ、不純物濃度が前記半導体基板より高く前記第２半導体層より低い第２導電型の第７半導体層を有することを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、
前記半導体基板の平面方向において、前記中心領域セルと前記外周領域セルの間に中間領域セルを備え、
前記中間領域セルは、前記トレンチと、前記ゲート電極と、前記第４半導体層と、前記第５半導体層と、前記第６半導体層と、前記第７半導体層を有するとともに、前記第３半導体層を持たないことを特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置であって、
前記ゲート電極は、前記トレンチの内側に、前記トレンチの形状に沿って形成されたトレンチゲート電極であることを特徴とする半導体装置。
【請求項６】
請求項１から４のいずれか１項に記載の半導体装置であって、
前記ゲート電極は、前記トレンチの内側に、前記トレンチの側壁に沿って形成されたサイドウォール形状のサイドゲート電極であり、
前記トレンチの内側に、エミッタコンタクトを介して前記エミッタ電極に接続されたPoly-Siフィールドプレートをさらに備えることを特徴とする半導体装置。
【請求項７】
請求項１から４のいずれか１項に記載の半導体装置であって、
前記ゲート電極は、前記半導体基板の平面方向において、ストライプ状に配置さていることを特徴とする半導体装置。
【請求項８】
一対の直流端子と、
交流の相数と同数の交流端子と、
前記一対の直流端子間に接続され、スイッチング素子と逆極性のダイオードの並列回路を２個直列に接続したスイッチングレッグと、を備え、
前記並列回路の相互接続点が、異なる交流端子に接続された交流の相数と同数の電力変換単位を構成する電力変換装置であって、
前記スイッチング素子は、請求項１から７のいずれか１項に記載の半導体装置であることを特徴とする電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記課題を解決するために、本発明は、層間絶縁膜を介して半導体基板の表面上に形成されたエミッタ電極と、前記半導体基板の裏面上に形成されたコレクタ電極と、前記コレクタ電極に接し、前記半導体基板の裏面に形成された第１導電型の第１半導体層と、前記第１半導体層よりも内側に形成された第２導電型の第２半導体層と、前記半導体基板の表面に沿って配置された中心領域セルと、前記半導体基板の平面方向において、前記中心領域セルより外側に位置し、前記中心領域セルとチップ終端ガードリング領域との間に配置された外周領域セルと、を備え、前記中心領域セルは、前記エミッタ電極と前記半導体基板との間に形成されたトレンチと、ゲート絶縁膜を介して前記トレンチの内側に形成され、前記層間絶縁膜を介して前記エミッタ電極と絶縁されたゲート電極と、前記ゲート絶縁膜に接して形成され、かつ、前記半導体基板より不純物濃度の高い第２導電型の第３半導体層と、エミッタコンタクトを介して前記エミッタ電極の前記半導体基板側に接して形成され、かつ、前記第１半導体層より不純物濃度の高い第１導電型の第４半導体層と、前記ゲート絶縁膜に接し、かつ、前記第３半導体層の前記半導体基板側に形成され、かつ、前記第４半導体層より不純物濃度の低い第１導電型の第５半導体層と、前記第４半導体層の前記半導体基板側の表面に接し、かつ、前記第５半導体層より前記半導体基板側に突出して形成され、キャリア濃度が前記第４半導体層より低い第１導電型の第６半導体層と、前記第６半導体層の前記コレクタ電極側表面に接して形成され、かつ、不純物濃度が前記半導体基板より高い第２導電型の第７半導体層を含み、前記外周領域セルは、前記トレンチと、前記ゲート電極と、前記第４半導体層と、前記第５半導体層と、前記第６半導体層を有するとともに、前記外周領域セルは、前記第３半導体層と前記第７半導体層とのうち少なくとも一方を持たないことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図２は、図１ＢのＡ−Ａ’部の断面図である。中心領域セル２０１は、エミッタ電極３０１と半導体基板３０８との間に形成されたトレンチ（後述する図４の符号５０１）と、トレンチの内側に形成され、絶縁層（層間絶縁膜３０２）を介してエミッタ電極３０１と絶縁されたゲート電極（トレンチゲート２０４）と、トレンチに形成されたゲート絶縁膜３１０と、ゲート絶縁膜３１０に接して形成され、かつ、半導体基板３０８より不純物濃度の高い第２導電型の第３半導体層（n+ソース層）３０３と、エミッタコンタクト２０３を介して、エミッタ電極３０１の半導体基板３０８側の表面に接して形成され、かつ、第１半導体層（ｐ型コレクタ層）３１２より不純物濃度の高い第１導電型の第４半導体層（浅いp+層）３０４と、ゲート絶縁膜３１０に接し、かつ、第３半導体層（n+ソース層）３０３の半導体基板３０８側に形成され、かつ、第４半導体層（浅いp+層）３０４より不純物濃度の低い第１導電型の第５半導体層（pベース層）３０５と、第４半導体層（浅いp+層）３０４の半導体基板３０８側の表面に接し、かつ、第５半導体層（pベース層）３０５より半導体基板３０８側に突出して形成され、キャリア濃度が第４半導体層（浅いp+層）３０４より低い、第１導電型の第６半導体層（深いp+層）３０６と、第６半導体層（深いp+層）３０６のコレクタ電極３１３側表面に接して形成され、かつ、不純物濃度が半導体基板３０８より高い第２導電型の第７半導体層（深いn層）３０７を含んで形成されている。