(57)【特許請求の範囲】
【請求項１】
デジタル信号プロセッサ（１０）であって、
（ａ）１次データバス（１２）、
（ｂ）１次命令バス（１４）、
（ｃ）前記１次命令バス（１４）に動作可能に結合されたプログラム制御ユニット（１６）であって、該プログラム制御ユニット（１６）は、
（ｉ）アルゴリズムを記憶するプログラムメモリ（２２）であって、該アルゴリズムは複数の操作を含み、かつ該複数の操作の内の少なくとも幾つかはマルチ命令ワードを含むもの、
（ｉｉ）第１の制御信号が受信された時に前記複数の操作の内の少なくとも１つを一時的に記憶しかつ第２の制御信号が受信された時に前記複数の操作の内の少なくとも１つを前記１次命令バス（１４）に提供する命令レジスタ（２４）、そして
（ｉｉｉ）前記プログラムメモリ（２２）に動作可能に結合されたプログラムコントローラ（２６）であって、該プログラムコントローラ（２６）は第１および第２の制御信号を発生するもの、
を含む前記プログラム制御ユニット（１６）、そして
（ｄ）前記プログラム制御ユニット（１６）および前記１次データバス（１２）に動作可能に結合された演算ユニット（１８）であって、該演算ユニット（１８）は、
（ｉ）演算論理ユニット（３２）、
（ｉｉ）入力側に前記演算論理ユニット（３２）の出力が接続され、出力側に前記１次データバス（１２）と２次データバス（４４）が結合されたアキュムレータ（３４）、
（ｉｉｉ）前記１次データバス（１２）に動作可能に結合された第１の入力レジスタ（３６）、
（ｉｖ）前記１次データバス（１２）に動作可能に結合された第２の入力レジスタ（３８）、
（ｖ）前記第１の入力レジスタ（３６）の出力、前記アキュムレータ（３４）の出力、前記１次データバス（１２）の出力を入力とし、前記演算論理ユニット（３２）へ出力する第１のマルチプレクサ（４０）であって、前記アキュムレータ（３４）の出力は前記２次データバス（４４）を介して入力され、かつ、該２次データバス（４４）は前記１次データバス（１２）よりも少ない寄生容量を有するもの、
（ｖｉ）前記第２の入力レジスタ（３８）の出力、前記１次データバス（１２）の出力、および前記第１の入力レジスタ（３６）の出力を入力として結合された第２のマルチプレクサ（４６）、そして
（ｖｉｉ）符号拡張を備えたバレルシフタ（４８）であって、該バレルシフタ（４８）の入力側に前記第２のマルチプレクサ（４６）の出力が結合され、該バレルシフタ（４８）の出力側に前記演算論理ユニット（３２）が結合されているもの、
を含む前記演算ユニット（１８）、
を具備することを特徴とするデジタル信号プロセッサ（１０）。
【請求項２】
適応差分パルス符号変調器（１００）であって、
（ａ）１次データバス（１２）、
（ｂ）１次命令バス（１４）、
（ｃ）前記１次命令バス（１４）に動作可能に結合されたプログラム制御ユニット（１６）であって、該プログラム制御ユニット（１６）は、
（ｉ）アルゴリズムを記憶するプログラムメモリ（２２）であって、該アルゴリズムは複数の操作を含み、かつ該複数の操作の内の少なくとも幾つかはマルチ命令ワードを含むもの、
（ｉｉ）第１の制御信号が受信された時に前記複数の操作の内の少なくとも１つを一時的に受信しかつ記憶し、かつ第２の制御信号が受信された時に前記複数の操作の内の少なくとも１つを前記１次命令バス（１４）に提供する命令レジスタ（２４）、そして
（ｉｉｉ）前記プログラムメモリ（２２）に動作可能に結合されたプログラムコントローラ（２６）であって、該プログラムコントローラ（２６）は第１および第２の制御信号を発生するもの、
を含む前記プログラム制御ユニット（１６）、
（ｄ）前記プログラム制御ユニット（１６）および前記１次データバス（１２）に動作可能に結合された演算ユニット（１８）であって、該演算ユニット（１８）は、
（ｉ）演算論理ユニット（３２）、
（ｉｉ）入力側に前記演算論理ユニット（３２）の出力が結合され、出力側に前記１次データバス（１２）と２次データバス（４４）が結合されたアキュムレータ（３４）、
（ｉｉｉ）前記１次データバス（１２）に動作可能に結合された第１の入力レジスタ（３６）、
（ｉｖ）１次データバス（１２）に動作可能に結合された第２の入力レジスタ（３８）、
（ｖ）前記第１の入力レジスタ（３６）の出力、前記アキュムレータ（３４）の出力、前記１次データバス（１２）の出力を入力とし、前記演算論理ユニット（３２）へ出力する第１のマルチプレクサ（４０）であって、前記アキュムレータ（３４）の出力は前記２次データバス（４４）を介して入力され、かつ、該２次データバス（４４）は前記１次データバス（１２）よりも少ない寄生容量を有するもの、
（ｖｉ）前記第２の入力レジスタ（３８）の出力、前記１次データバス（１２）の出力、および前記第１の入力レジスタ（３６）の出力を入力として結合された第２のマルチプレクサ（４６）、そして
（ｖｉｉ）符号拡張を備えたバレルシフタ（４８）であって、該バレルシフタ（４８）の入力側に前記第２のマルチプレクサ（４６）の出力が結合され、該バレルシフタ（４８）の出力側に前記演算論理ユニット（３２）が結合されているもの、
を含む前記演算ユニット（１８）、そして
（ｅ）アナログ−デジタル・デジタル−アナログ・デジタルフィルタ（１１０）であって、
（ｉ）アナログ信号を受信しかつ該アナログ信号のデジタル表現を生成するシグマ−デルタ変換器（１０４）、
（ｉｉ）前記シグマ−デルタ変換器（１０４）に動作可能に結合されたデジタルフィルタ（１１２）であつて，該デジタルフィルタ（１１２）は前記アナログ信号のデジタル表現をろ波してろ波された信号を生成し、該ろ波された信号は前記１次データバス（１２）に供給されるもの、
（ｉｉｉ）前記１次データバス（１２）から受信されたデジタル情報に基づきろ波されたデジタル情報を生成する受信デジタルフィルタ（１１４）、そして
（ｉｖ）前記受信デジタルフィルタ（１１４）に動作可能に結合されたアナログフィルタ（１１６）であって、該アナログフィルタ（１１６）は前記ろ波されたデジタル情報をアナログ信号に変換するもの、
を含むアナログ−デジタル・デジタル−アナログ・デジタルフィルタ（１１０）、
を具備することを特徴とする適応差分パルス符号変調器（１００）。
【請求項３】
デジタル信号プロセッサ（１０）内での命令の処理方法であって、
（ａ）命令を取り出す段階、
（ｂ）該命令がマルチ命令ワードである場合に複数の操作を行なう段階、
（ｃ）前記命令がバレルシフト命令である場合にキャリーと共にバレルシフト操作を行なう段階、
（ｄ）前記命令がアキュムレータ（３４）からのデータを必要とする場合に２次データバス（４４）を介して第１のマルチプレクサ（４０）にアキュムレータ（３４）からデータを転送する段階、
（ｅ）前記命令が演算命令である場合に演算計算を行なう段階、そして
（ｆ）前記命令が乗算命令である場合に乗算を行なうためにデジタルフィルタ（１１０）内に配置された乗算器（５０）を使用する段階、
を具備することを特徴とするデジタル信号プロセッサ（１０）内での命令の処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は一般的には信号処理システムに関し、かつより特定的には電力を低減したデジタル信号プロセッサおよび適応差分（ａｄａｐｔｉｖｅ  ｄｉｆｆｅｒｅｎｔｉａｌ）パルス符号変調（ＡＤＰＣＭ）コーダ／デコーダ（ＣＯＤＥＣ）に関する。
【０００２】
【従来の技術】
デジタル信号プロセッサおよびＡＤＰＣＭコーデック（ＣＯＤＥＣ）は技術的に知られており、かつそれらの設計および構造上の革新によってデジタルをベースとした通信システムにおける大きな飛躍が支持されている。デジタル信号プロセッサ（ＤＳＰ）は典型的にはデータバス、命令バス、プログラム制御ユニット、データメモリ、プログラムメモリ、および演算ユニットを含む。データバスはデータメモリ、外部メモリ、演算ユニット、および制御ユニットの間でデータを転送するための手段を提供する。命令バスは前記プログラム制御ユニットがプログラムメモリから命令を取り出すことができるようにする手段を提供し、かつそのような命令を演算ユニットに提供する。命令およびデータを受けると、演算ユニットは該データに対して指示された操作を行ない、該操作は論理的操作、演算機能、またはそれらの組み合わせとすることができる。
【０００３】
ＡＤＰＣＭコーデックは典型的にはＤＳＰに含まれる構成要素ならびに付加的な構成要素から構成される。該付加的な構成要素は典型的にはアナログ−デジタル（Ａ／Ｄ）変換器およびデジタル−アナログ（Ｄ／Ａ）変換器を含む。Ａ／Ｄ変換器は典型的にはシグマ−デルタ変調器およびデジタルフィルタの双方を含む。動作においては、前記シグマ−デルタ変調器はアナログ信号を受けかつそのデジタル表現を生成する。デジタルフィルタはこのデジタル表現をろ波してサンプリング処理で導入されたノイズを除去する。得られたデジタル信号はＤＳＰ部分で処理される。同時に、デジタル信号が受信されかつＤＳＰ部分によって逆処理され（ｒｅｖｅｒｓｅ  ｐｒｏｃｅｓｓｅｄ）、続いてＤ／Ａ変換器に提供される。Ｄ／Ａ変換器は受信デジタルフィルタ、デジタル変調器、およびアナログフィルタを備え前記処理されたデジタル信号をアナログ信号に変換する。
【０００４】
よく知られているように、ＡＤＰＣＭコーデックは、とりわけ、デジタルコードレス電話システムにおいて使用され、この場合ＡＤＰＣＭコーデックは携帯用手持ち型ユニットおよびベースステーションの双方に存在する。アナログデータは携帯用ユニットに配置されたＡＤＰＣＭコーデックによってユーザに送信されかつユーザから受信される。これらのＡＤＰＣＭコーデックは、組み合わせて、携帯用ユニットとベースユニットとの間で、デジタル形式で、通信を可能にする。
【０００５】
【発明が解決しようとする課題】
技術が進歩したため、ＤＳＰおよびＡＤＰＣＭコーデックによる低電力消費の要求が顕著になってきている。当業者が容易に理解するように、電力消費は、ＤＳＰまたはＡＤＰＣＭコーデックのような、集積回路（ＩＣ）において、動作電圧を下げることによって低減できる。しかしながら、動作電圧が低下すると、ＤＳＰの構成部品のスイッチング時間が増大する。増大したスイッチング時間を補償するため、システムクロックはより低い速度で走行し、それによってＤＳＰの動作速度を低下させる。
【０００６】
ＤＳＰにおける、他の電力低減技術はバスの容量、またはその影響または効果、を低減させることである。知られているように、容量はバスの長さを短縮することによって低減できる。これは容量を低減するが、常には達成可能なものではない。より大きな容量のための過剰な電力消費はまたバスの使用を制限することによりあるいはシステムの動作速度を低下させることによって低減できる。これらの技術の各々は、付加的なダイ面積、より低い動作速度、またはより複雑な符号化のような関連する結果を有する。
【０００７】
従って、電力消費要求がより低いが、上に述べた制約のないＤＳＰおよび／またはＡＤＰＣＭコーデックの必要性が存在する。
【０００８】
【課題を解決するための手段】
一般に、本発明は低減された電力消費およびより高い性能を有するデジタル信号プロセッサ（ＤＳＰ）および／または適応差分パルス符号変調（ＡＤＰＣＭ）トランスコーダのための方法および装置を提供する。これは２様の操作を含むよう命令ワードを修正し、バレルシフト命令を使用し、かつ演算ユニット内に第２のデータバスを加えることによって達成される。そのような方法および装置により、低い電圧要求を有するＤＳＰまたはＡＤＰＣＭコーデックの電力消費が動作速度に影響を与えることなくあるいはダイを増大することなく低減される。
【０００９】
【発明の実施の形態】
図１は、１次データバス１２，１次命令バス１４、プログラム制御ユニット１６、演算ユニット１８を含むデジタル信号プロセッサ（ＤＳＰ）１０を示す。１次データバス１２および１次命令バス１４の双方は技術的によく知られた構造のものでありかつここではこれ以上詳細には説明しない。
【００１０】
プログラム制御ユニット１６はプログラムメモリ２２、命令レジスタ２４、およびプログラムコントローラ２６を含む。プログラムメモリ２２はＤＳＰの動作を制御するアルゴリズムを含む。これらのアルゴリズムは複数の操作を含み、該複数の操作の内の少なくとも幾つかはマルチ命令ワード（ｍｕｌｔｉ−ｉｎｓｔｒｕｃｔｉｏｎ  ｗｏｒｄｓ）を含むことが好ましい。これらのマルチ命令ワードは従来のワードが含んでいたものよりも多くの情報を含み、かつ典型的には１つのマルチ命令ワードで少なくとも２つの操作を可能にする。このようにして、マルチ命令ワードは演算機能および論理機能の双方を含むことができる。論理機能は分岐命令、データ転送命令、あるいは任意の他の論理的命令を含むことができ、一方演算機能はＡ＋Ｂ，Ａ−Ｂ，Ａ  ＡＮＤ（アンド）  Ｂ，Ａ  ＸＯＲ（排他的論理和）  Ｂ，−Ａ＋Ｂ，Ａ＋｜Ｂ｜，およびＡ＊Ｂのような数多くの演算機能の内の任意のものを含むことができる。従って、本発明のデジタルプロセッサ１０において利用可能な演算操作はより多くの複雑な演算操作を与えられた数のクロックサイクル内で行なうことができるようにする。複雑な演算操作が従来のＤＳＰよりも少ないサイクルで行なうことができるから、ＤＳＰ１０の電力消費が低減される。このため、従来技術のプロセッサと比較してＤＳＰ１０の動作速度が低減できおよび／または入力電圧が低減でき、従来技術のプロセッサと等価な性能レベルを維持する。
【００１１】
プログラムコントローラ２６は命令がどのようにしてプログラムメモリ２２から取り出されかつ命令バス１４に発行されるかを決定する。プログラムコントローラ２６は命令レジスタ２４を制御する第１の制御信号２８および第２の制御信号３０を生成する。命令レジスタ２４は第１の制御信号２８が受信された時前記複数の操作の内の少なくとも１つを一時的に格納しかつ第２の制御信号３０が受信された時に命令を１次命令バス１４によって演算ユニット１８に提供する。
【００１２】
演算ユニット１８は演算論理ユニット３２、アキュムレータ３４、第１の入力レジスタ３６、第２の入力レジスタ３８、第１のマルチプレクサ４０、ラッチ４２、第２のマルチプレクサ４６，および符号拡張を備えたバレルシフタ（ｂａｒｒｅｌ  ｓｈｉｆｔｅｒ  ｗｉｔｈ  ｓｉｇｎ  ｅｘｔｅｎｓｉｏｎ）４８を含む。演算ユニット１８はまたプログラム制御ユニット１６から１次命令バスによって命令を受けるための命令デコーダ４９を含むことが好ましい。
【００１３】
演算論理ユニット３２は現在の命令で決定される種々の演算操作を行なう。演算論理ユニット３２はアキュムレータ３８にデータを提供し、ラッチ４２からおよびバレルシフタ４８からデータを受信する。データは１次データバス１２を介して演算ユニット１８に入り、かつ第１の入力レジスタ３６、第２の入力レジスタ３８，第１のマルチプレクサ４０、および第２のマルチプレクサ４６に入れられる。データが演算ユニット１８に入る経路は行われる命令によって決定される。さらに、アルゴリズムによっては１次データバス１２によって２つのデータ読み出しが行われることを要求するかもしれない。従って、操作が行われるまでにデータをバッファリングするため複数の入力経路およびレジスタが存在する。第１の入力レジスタ３６、第１のマルチプレクサ４０、および第２のマルチプレクサ４６の間のデータ経路はデータが、必要に応じて、演算機能を行なうために伝達できるようにする。
【００１４】
演算命令は演算論理ユニット３２が単に１次データバス１２から直接受信したデータに操作を行なうことを要求してもよい。しかしながら、多くの演算操作はアキュムレータ３４の内容が再び計算において使用されることを必要とする。従来のＤＳＰはアキュムレータ３４の内容が該アキュムレータ３４から、１次データバス１２を通り、第１の入力レジスタ３６、第２の入力レジスタ３８、第１のマルチプレクサ４０、または第２のマルチプレクサ４６へと転送し戻されることを必要とした。この操作は典型的には余分のクロックサイクルを必要としかつ演算ユニット１８が高い寄生容量を有する１次データバス１２によるアクセスのために余分の電力を消費するようにさせる。本発明のＤＳＰ１０は２次データバス４４を含み、該２次データバス４４はアキュムレータ３４の内容を直接第１のマルチプレクサ４０に転送する。２次データバス４４は１次データバス１２よりも低い寄生容量を有し、かつ従って、ＤＳＰ１０の電力消費は引き続く操作においてアキュムレータ３４の内容を使用する演算操作の間において低減される。さらに、１次データバス１２はそのような操作の間に必要とされないから、該１次データバス１２は他の操作のために使用することができ、ＤＳＰ１０の性能をさらに増大させる。
【００１５】
符号拡張を備えたバレルシフタ４８は符号キャリーを持たないシフタよりも少ないサイクルでシフトが行なわれるようにする。従来のバレルシフタは符号拡張を含んでおらずかつ従ってシフトされる値の先行部分にゼロを挿入した。従って、従来のバレルシフタによれば、シフトされているデータの符号が損傷されていないことを保証するため得られた結果に対して余分の命令を行なわなければならなかった。本発明のバレルシフタ４８はシフトを行なうために必要とされるサイクル数を低減し、かつ従って、シフトを行なうためにＤＳＰ１０によって消費される電力を低減する。典型的な動作においては、この改善のみでかなりの電力消費の節約を可能にする。
【００１６】
命令デコーダ４９は１次命令バス１４から受信した操作を解釈しかつ該操作が条件付きであるかまたは無条件、操作であるかを判定する。受信した操作が条件付き操作である場合は、命令デコーダ４９はその条件が適合しているか否かを判定する。その条件が適合している場合、それは残りの命令を操作のために進める。しかしながら、前記条件が適合していない場合は、それは該命令を操作のために演算ユニット１８に送らずかつ不必要な操作を防止する。従来のＤＳＰは分岐命令を有していた。しかしながら、非計算サイクル（ｎｏｎ−ｃｏｍｐｕｔａｔｉｏｎａｌ  ｃｙｃｌｅｓ）が行なわれる時に電力を消費した。本発明の条件付き命令により、命令のより利口な実行が行なわれかつ無駄な命令は行なわれない。従って、命令デコーダ４９はまたＤＳＰ１０の電力消費の低減を助ける。
【００１７】
本発明のＤＳＰはまた演算乗算機能を行なう外部乗算器２０を含むのが好ましい。該乗算器２０は好ましくは乗算器５０、結果レジスタ５１、乗算コントローラ５２，乗算（または乗数）レジスタ５４，および被乗数レジスタ５６を含む。乗算命令が命令デコーダ４９において受信された時、該命令デコーダ４９は乗算器２０を演算操作を行なうよう制御する。命令デコーダ４９は乗算コントローラ５２に割込み信号５３を介して乗算に備えるよう通知する。乗数レジスタ５４および被乗数レジスタ５６は演算論理ユニット３２からデータを受信しかつ該データを乗算器５０に供給する。乗算器５０は、次に、結果を結果レジスタ５１に与え、該結果レジスタ５１はデータをラッチする。命令デコーダ４９は次に１次データバス１２への前記結果の発行を制御するために結果レジスタ５１に結果ルーティング信号を発行する。
【００１８】
命令デコーダ４９は、条件付き命令の結論を決定することにより、演算ユニット１８が不必要な命令を行なうことを防止し、これはまた電力消費を低減する。さらに、２次データバス４４はアキュムレータ３４が１次データバス１２にアクセスすることなく直接データを第１のマルチプレクサ４０に伝達できるようにする。データバス１２による同等のデータ転送によるよりもこのデータ転送によればより少ない電力が消費される。符号拡張を備えたバレルシフタ４８はデータシフトのために必要とされる操作の数を低減し、従って余分のステップを必要とすることなく符号の完全性を維持する。より少ない操作はＤＳＰ１０がより少ない電力を消費することができるようにする。
【００１９】
従って、本発明のＤＳＰ１０はより低いクロッキング周波数における性能を維持することによってＤＳＰ１０の電力消費を低減する重要な改善を含む。ＤＳＰ１０に対して利用できるマルチ命令ワードは命令が並列に開始できるようにし、それによって与えられたタスクを行なうために必要なクロックサイクルを少なくする。さらに、演算ユニット１８にとって利用できる余分の演算機能は同じ利点を与える。従って、本発明のＤＳＰ１０はより低い電圧およびより低いクロック周波数で動作し、かつ従ってより少ない電力を消費する。
【００２０】
図２は、本発明の適応差分パルス符号変調器（ＡＤＰＣＭ）コーダ／デコーダ（コーデック：ＣＯＤＥＣ）１００を示す。ＡＤＰＣＭコーデック１００はＤＳＰ１０を構成する構成要素ならびに付加的な構成要素を含む。該付加的な構成要素はシグマ−デルタ変調器１０４およびＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０を含む。シグマ−デルタ変調器１０４はアナログ信号１０２を該アナログ信号のデジタル表現１０６に変換する。Ａ／Ｄ−Ｄ／Ａデジタルフィルタ１１０はデジタルフィルタ（または送信デジタルフィルタ）１１２、受信デジタルフィルタ１１４，デジタル変調器１１５，アナログフィルタ１１６、乗算器５０、および乗算器コントローラ５２を具備する。
【００２１】
前記シグマ−デルタ変調器はアナログ信号１０２を受信しかつ該アナログ信号のデジタル表現１０６を生成する。デジタルフィルタ１１２はアナログ信号のデジタル表現１０６を受信し、それをろ波してデータ変換処理において生成される高周波ノイズを除去し、かつ該データをリニアなフォーマット（ｌｉｎｅａｒ  ｆｏｒｍａｔ）で１次データバス１２に提供する。受信デジタルフィルタ１１４は１次データバス１２からリニアなフォーマットでデータを受信し、該データをろ波し、かつ該データをリニアなフォーマットでデジタル変調器１１５に送信する。デジタル変調器１１５は前記デジタルデータを受信しかつ該データの縮小されたビット表現（ｒｅｄｕｃｅｄ  ｂｉｔ  ｒｅｐｒｅｓｅｎｔａｔｉｏｎ）を出力する。アナログフィルタ１１６は次にデジタル変調器１１５から信号を受信し、該信号をろ波し、かつ交換されたアナログ信号１０８を出力する。典型的には、変換されたアナログ信号１０８は次にスピーカを介してユーザに伝送されあるいは標準的な電話線によって中央局に伝送される。
【００２２】
乗算器５０および乗算器コントローラ５２はＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０によって行なわれるデジタルろ波処理における重要な機能を推進する。Ａ／Ｄ−Ｄ／Ａデジタルフィルタ１１０はデジタルろ波処理において使用するために専用の乗算器を必要とするから、乗算器５０がＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０内に存在する。しかしながら、本発明のＡＤＰＣＭコーデック１００における構造は演算ユニット１８が乗算操作を行なうためにＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０内の乗算器５０にアクセスできるようにする。演算ユニット１８内に配置された、乗算または乗数レジスタ５４および被乗数レジスタ５６は専用のデータラインを介してデータを乗算器５０に供給する。演算ユニット１８からの割込みライン５３は乗算器コントローラ５２への入力を提供し、該乗算器コントローラ５２は演算ユニット１８によるアクセスに応じて乗算器５０の動作に割込みをかけあるいは動作を中断させる。
【００２３】
演算ユニット１８が乗算操作を要求する場合、それは乗数レジスタ５４に乗数値をロードしかつ被乗数レジスタ５６に被乗数をロードする。演算ユニット１８は次に乗算器コントローラに割り込み５３を発行する。乗算器コントローラ５２は乗算器５０に割込みをかけ、乗算器５０に乗数レジスタ５４および被乗数レジスタ５６の内容をロードするよう指令し、かつ乗算器５０に乗算を行なうよう指令する。いったん乗算が完了すると、乗算器５０は乗算の結果を結果レジスタ５１に出力しかつ次に結果ルーティング信号を介して演算ユニットにより指令されて１次データバス１２によって結果を選択的に出力する。演算ユニット１８による乗算器５０の使用は乗算サイクルの間にディスエーブルされるＡ／Ｄ−Ｄ／Ａデジタルフィルタ１１０の操作にほとんど影響を与えない。本発明のＡＤＰＣＭコーデック１００は、従って、乗算器を、共に乗算器５０を必要とする、Ａ／Ｄ−Ｄ／Ａデジタルフィルタ１１０および演算ユニット１８の間で共有することによって電力消費の低減に貢献する。
【００２４】
図３はＤＳＰ１０またはＡＤＰＣＭコーデック１００における命令の処理方法を示す。該方法は装置の電力消費を低減するような方法で命令を処理する。該方法はブロック１３０で始まり、そこである命令がプログラムメモリ２２から命令レジスタ２４に取り出されかつ１次命令バス１４を介して命令デコーダ４９に与えられる．次に、判断ブロック１３２において、該命令が条件付き命令であるか否かが判定される。もしそれが条件付き命令であれば、本方法はブロック１３４に進み、そこでその条件が適合しているか否かが判定される。もし、ブロック１３４において、条件が適合していなければ、本方法はブロック１３０に戻る。従って、条件が満たされない場合に電力消費が低減される。
【００２５】
もし、判断ブロック１３２において、命令が条件付き命令でないかあるいは条件が適合していれば、本方法は判断ブロック１３６に進み、そこで該命令がバレルシフト命令であるか否かが判定される。もし該命令がバレルシフト命令であれば、本方法はブロック１３８に進み、そこでキャリーと共にバレルシフトが行なわれる。ブロック１３８から本方法はブロック１４０に進む。もしブロック１３６において、命令がバレルシフト命令でなければ、本方法はブロック１４０に進み、そこで命令がアキュムレータ内容を必要とするか否かが判定する。もし該命令がアキュムレータ内容が第１のマルチプレクサ４０に書き込まれることを必要としていれば、本方法はブロック１４２に進み、そこで２次データバス４４が使用されてアキュムレータ３４の内容を第１のマルチプレクサ４０に転送する。ブロック１４２から、本方法はブロック１４０に進む。
【００２６】
もし、判断ブロック１４０において、命令がアキュムレータ内容を必要としなければ、本方法は判断ブロック１４４に進み、そこで命令がアドバンスド演算操作（ａｄｖａｎｃｅｄ  ａｒｉｔｈｍｅｔｉｃ  ｏｐｅｒａｔｉｏｎｓ）を必要とするか否かが判定される。もし命令がアドバンスド演算計算を必要とすれば、本方法はブロック１４６に進み、そこでアドバンスド演算命令が実行される。ブロック１４６から、本方法はブロック１４８に進む。もし、判断ブロック１４４において、命令がアドバンスド演算命令を必要としなければ、本方法はブロック１４８に進み、そこで命令が乗算命令であるか否かが判定される。もし命令が乗算命令であれば、本方法はブロック１５０に進み、そこでＤＳＰ１０に関連するデジタルフィルタ内に含まれる乗算器を使用して乗算命令が実行される。ブロック１５０から、本方法はブロック１３０に戻る。もし、ブロック１４８において、命令が乗算命令でなければ、本方法はブロック１３０に戻る。
【００２７】
【発明の効果】
本発明は低減された電力消費およびより高い性能を有するデジタル信号プロセッサ（ＤＳＰ）および／または適応差分パルス符号変調（ＡＤＰＣＭ）トランスコーダのための方法および装置を提供する。そのような方法および装置により、低い電圧要求を有するＤＳＰまたはＡＤＰＣＭコーデックの電力消費が動作速度に影響を与えることなくあるいはダイ面積を増大することなく低減される。
【図面の簡単な説明】
【図１】本発明に係わるデジタル信号プロセッサを示すブロック図である。
【図２】本発明に係わる適応差分パルス符号変調器を示すブロック図である。
【図３】本発明に係わるＤＳＰまたはＡＤＰＣＭコーデックを実現するために使用される処理を示す論理図である。
【符号の説明】
１０  デジタル信号プロセッサ（ＤＳＰ）
１２  １次データバス
１４  １次命令バス
１６  プログラム制御ユニット
１８  演算ユニット
２２  プログラムメモリ
２４  命令レジスタ
２６  プログラムコントローラ
３２  演算論理ユニット
３４  アキュムレータ
３６  第１の入力レジスタ
３８  第２の入力レジスタ
４０  第１のマルチプレクサ
４２  ラッチ
４８  符号拡張を備えたバレルシフタ
４９  命令デコーダ
５０  乗算器
５１  レジスタ
５２  乗算器コントローラ
５４  乗数レジスタ
５６  被乗数レジスタ
１０４  シグマ−デルタ変換器
１１０  Ａ／Ｄ−Ｄ／Ａデジタルフィルタ
１１２  デジタルフィルタ
１１４  受信デジタルフィルタ
１１５  デジタル変調器
１１６  アナログフィルタ
【図１】
0003665409.tif 000002
【図２】
0003665409.tif 000003
【図３】
0003665409.tif 000004