(57)【特許請求の範囲】
【請求項１】
第１表示ラスタ・メモリ、ラスタ組み合わせ器、及びラスタ表示器を有する表示セクションと、
取込みメモリ及びラスタ化セクションとを具え、
該取込みメモリ及びラスタ化セクションは、
波形レコードが取込まれると取込んだ波形レコードを蓄積し、上記取込んだ波形レコードが必要になると上記取込んだ波形レコードをラスタライザに供給する取込みメモリと、
上記取込んだ波形レコードのデータを圧縮及び／又は組み合わせして、詳細な輝度情報を有するピクセル・データを発生する上記ラスタライザと、
上記詳細な輝度情報を有するピクセル・データを蓄積する第１取込みラスタ・メモリと、
該第１取込みラスタ・メモリからの上記詳細な輝度情報を有するピクセル・データを受け、粗い輝度情報を有するピクセル・データを発生する輝度マッピング回路と、
上記第１取込みラスタ・メモリよりも容量が小さく、上記粗い輝度情報を有するピクセル・データを蓄積する第２取込みラスタ・メモリと、
該第２取込みラスタ・メモリから上記粗い輝度情報を有するピクセル・データを受け、上記粗い輝度情報を有するピクセル・データを上記表示セクションの上記ラスタ組み合わせ器に供給するデータ伝送手段とを具え、
上記表示セクションは、第２表示ラスタ・メモリを更に有し、
上記第１及び第２表示ラスタ・メモリは、交互に表示用データを発生して上記ラスタ表示器及び上記ラスタ組み合わせ器に供給すると共に、交互に上記ラスタ組み合わせ器の出力を受けることを特徴とするデジタル・オシロスコープ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、被観測信号のアクティビティを表す取込み電圧対時間データを、デジタル・オシロスコープで表示するのに適する形式に処理することに関する。また、本発明は、特に、かかるデータを、可変輝度表示用に、単位ピクセル当たり複数ビットの輝度情報を含む形式に効率的に高速取込み及びラスタ化することに関する。
【０００２】
【従来の技術】
デジタル・オシロスコープは、一般に、ラスタ走査表示を用いて、これらオシロスコープのユーザに対して、電気信号のアクティビティを示している。コンピュータ・スクリーンで毎日見ているようなラスタ走査表示の各々は、ピクセルの２次元配列で構成されており、各ピクセル位置は、行番号及び列番号で唯一無二に定まる。かかる表示の内、最も簡単で安価なものは、単一ビット表示である。この単一ビット表示では、メモリから表示すべき情報を導出するが、このメモリでは、各ピクセルに関連した輝度情報は、１ビットである。かかる表示においては、情報の単一ビットは、そのビットに関連したピクセルがオンであるか又はオフであるかを決定する。オンは、所定値の輝度を用いてピクセルを明るくすることを示し、オフは、ピクセルが全く明るくされないことを示す。
【０００３】
単一ビット表示の代わりの一層複雑で高価な表示は、マルチビット表示である。このマルチビット表示は、輝度を可変できるし（グレー・スケールとしても知られている）、又は、明るさの指標の代わりに色を可変することもできる。可変輝度表示の各ピクセルに関連したメモリの記憶場所には、輝度情報の多数ビットが蓄積されている。この輝度情報は、可変輝度レベルの番号を示し、これらレベルに応じてピクセルが照明される。単一ビット表示のピクセルと同様に、マルチビット表示のピクセルは、オフ、即ち、暗い状態を示すが、単一値の明るさの代わりに、ピクセルは、多数の値を有する。典型的には、利用可能な値の数は、２N−１である。なお、Ｎは、ラスタ・メモリの各アドレスにおけるメモリの深さである。よって、例えば、深さが４ビットのラスタ走査メモリは、最大の明るさまでの部分的明るさとしての１５レベルと、暗い状態、即ち、オフ状態とを維持できる。ピクセル輝度は、輝度又は明るさと同様に、異なる色にも変換できる。
【０００４】
この膨大な量のデータにより、マルチビット表示は、特に、被観測電気信号が完全な繰り返しではなく、ある部分のアクティビティが他の部分よりも少ない場合、この電気信号波形の動きに関してより多くの情報を知らせることができる。参考として組み入れたカタヤマ等のアメリカ合衆国特許第４９４９９３１号「シェーディング・トーン表示を行うデジタル波形表示装置」は、デジタル可変輝度表示を行うシステムを記載している。
【０００５】
典型的には、デジタル・オシロスコープは、回路ノードに現れた電圧を周期的にサンプリングすることにより、そのノードにおける動きに関する情報を取り込む。オシロスコープのプローブ先端をこのノードに接触させ、このオシロスコープのプローブ及びフロント・エンドは、その信号、若しくはこの信号の所定の分圧値又は倍数値を正確に写し取り、アナログ・デジタル変換器に供給する。このアナログ・デジタル変換器の出力は、一連のマルチビット・データ・ワードであり、取込みメモリに蓄積される。連続的に取り込まれたサンプルは、取込みメモリ内の連続した関連アドレスに蓄積され、時間軸に関連付けられる。これらアドレスは、最後には、時間軸に戻される。なお、これらアドレスの１つずつが、オシロスコープのラスタ走査表示のｘ軸に沿った水平距離として表される。
【０００６】
典型的なデジタル・オシロスコープにおいて、取込みメモリ記憶場所のデータ内容から導出した電圧振幅値は、明るくされたピクセルの垂直位置（行番号）を決定する一方、この取込みメモリのアドレスから導出した時間値は、水平位置（列番号）を決定する。２次元ラスタ・メモリの内容を形成するために、取込みメモリの記憶内容及びアドレスを展開する処理は、ラスタ化として知られている。
【０００７】
ラスタ化処理の出力は、通常、ラスタ・メモリに先在するいくつかの記憶内容と組み合わされ、その結果の合成ラスタ内容は、その後、減衰処理のいくつかのソートを規則的に受ける。デジタル持続性及び減衰に関するこれ以上の情報は、参考として組み入れた以下のアメリカ合衆国特許、即ち、アラパット等のアメリカ合衆国特許第５４４０６７６号「ピクセル輝度グラデーションによるラスタ走査波形表示ラスタライザ」、アラパット等のアメリカ合衆国特許第５３８７８９６号「適合減衰によるラスタ走査表示」、ロング等によるアメリカ合衆国特許第５２５４９８３号「ラスタ走査オシロスコープ表示用デジタル合成グレー・スケール」に記載されている。
【０００８】
オシロスコープ表示の設定と、取込んだ波形データとの任意特定の組み合わせに対して、取込んだデータ点を時間（ｘ軸）対電圧（ｙ軸）表示ラスタにマッピングする、ある機能が存在する。このマッピング機能は、マッピングすべきサンプルの数と、ラスタ表示内のピクセル列の数との間である比が含まれている。この比は、１：１にできるが、通常は、Ｎ：１又は１：Ｎである。マッピングすべきピクセルの列よりも多いデータ点が存在すると、ある形式のデータ圧縮及び／又はデシメーションを用いる。デシメーションとは、Ｎ番目のデータ点を除く総てを廃棄して、利用可能な情報の一部を無視することを意味する。一方、圧縮とは、取込みメモリ内の多数の時間位置からのデータを、ラスタ走査表示における１つの水平位置、即ち、ピクセルの単一の列にマッピングすることを意味する。ピクセルの列よりも少ないデータ点が存在すれば、即ち、上記の１：Ｎの場合、一般的には、ある種の補間又は等化時間サンプリングを用いる。本発明の場合、より詳細には後述する等化時間サンプリングを用いる。
【０００９】
長年の間、デジタル・オシロスコープでは、効果的に処理され、ユーザに表示されるプローブ先端のアクティビティの割合が制限されていた。不慣れなユーザや、アナログ・オシロスコープにのみ精通しているユーザは、デジタル・オシロスコープのプローブ先端のアクティビティのほとんど又は総てをユーザが見ているという印象を受けるが、多くの環境において、その表示は、実は、そこで生じた実際のアクティビティのわずかな割合を示しているに過ぎない。これは、オシロスコープが、信号を取り込むよりも多くの時間を、信号処理に費やすためである。信号が完全に繰り返しならば、１つの波形が丁度他の波形と同様なため、このライブ時間の損失は問題にならない。しかし、信号がある種の間欠性異常状態を示す場合、ライブ時間の割合が低いので、かかる異常を検出できない。したがって、ユーザが実際に観察できるプローブ先端の信号アクティビティの割合及び波形スループットを増加させることが、いよいよ、最新のデジタル・オシロスコープ設計のゴールである。参考として組み入れたメアドウ等のアメリカ合衆国特許第５４１２５７９号「高速取込みシステムによるデジタル・オシロスコープ用低速表示方法」は、取込みを、交互に（ピンポンやり取りとして知られている）表示バッファで合成させて、一方の表示バッファの記憶内容が、表示すべきデータ源として使用されている期間中に、他方の表示バッファが更にデータを集め合成するのに使用されるオシロスコープを記載している。しかし、この特許に記載されたこの設計の低速表示は、単位ピクセル当たり単一ビットの輝度データを供給するのみなので、アナログ状のグレー・スケール、即ち、可変輝度機能がなかった。
【００１０】
非常に多くの波形を処理する能力は、デジタル・オシロスコープにおいて非常に望ましい機能である。参考として組み入れたイサリッジ等のアメリカ合衆国特許第５５３０４５４号「強化されたデューティ・サイクルによる信号モニタ用デジタル・オシロスコープ・アーキテクチャ」は、各波形レコードが短く、トリガ事象の周波数が充分に高い場合に、単位秒当たり４０万波形までを取り込むことができるオシロスコープを記載している。このオシロスコープは、アナログ・オシロスコープの性能を多少エミュレーションし、そのライブ時間の割合は、タイムベースの設定、オンになっているチャンネルの数、トリガ事象の有用性に応じて、約６％から約９９％まで変化する。
【００１１】
このイサリッジの４５４特許に記載されたアーキテクチャの速度は、２個のラスタ・メモリ、即ち、取込みシステムのラスタ・メモリ及び表示システムのラスタ・メモリを用いて達成する。これらラスタ・メモリの第１メモリは、ラスタ取込みメモリと呼ばれ、取込まれた波形がほとんど連続的に供給される。高速取込みラスタライザ及び同種の迅速な画像組み合わせ器により波形を取り込むとほぼ同じ程度の高速で、これら波形をラスタ取込みメモリ内にラスタ化し、合成している。よって、多くの波形が合成された後、単位ピクセル当たり単位ビットのラスタ取込みメモリの記憶内容を、単位ピクセル当たり多数ビットの表示ラスタ・メモリに転送する。ここで、この記憶内容が、予め表示されたデータと組み合わされる。この表示ラスタ・メモリの記憶内容は、上述の如きデジタル・パーシスタンス制御を受けるので、各ピクセルの輝度が時間と共に減衰する。
【００１２】
多くのユーザ、特に、アナログ・オシロスコープのいくらかの経験があるユーザにとって、可変輝度は、被観測信号のアクティビティに関する情報を有効に伝える。これらユーザの多くは、アナログ・オシロスコープの動きに似たいくつかの動きを熱望している。例えば、アナログ・オシロスコープが水平走査期間中に垂直偏位を行って、プローブ先端の信号アクティビティの実時間映像を与えると、これら偏位により発生したラインの傾きの逆関数として、これら偏位が表示の輝度を変化させることになる。これが生じる理由は、ＣＲＴの陰極電子銃が、輝度制御の設定に応じた一定の電子を供給し、単位時間の軌跡の長さが、任意特定の掃引速度に関連したｘ軸距離により最小に決まるが、この軌跡の長さが、いくつか又は総てのｙ軸偏位より長くなるためである。また、ｙ軸偏位は、対応するｘ軸距離の大きな倍数になれるので、一定の利用可能な電子ビーム・エネルギーが、このより長い距離にわたって拡がると、この電子ビーム・エネルギーが大きな係数で減少する。よって、アナログ・オシロスコープは、このオシロスコープが描くラインの傾きの逆関数でラインの輝度が本質的に変化する。
【００１３】
波形スループットが高いアナログ・オシロスコープ及びデジタル・オシロスコープの更に望ましい他の特徴は、他の点では繰り返しである信号内に生じる間欠信号異常を検出する能力である。ライブ時間の短い古いデジタル・オシロスコープは、あるクラスの間欠信号アクティビティを検出するように設計された特殊なトリガ・モードが少なくとも存在しないと、間欠信号アクティビティの観察ができそうもなくなる。アナログ・オシロスコープは、この間欠的で異常の信号の動きの存在を示すぼんやりしたトレースを表示する。もちろん、信号が間欠過ぎると、トレースの輝度がぼんやりして、オシロスコープの操作者が完全に見逃すかもしれない。
【００１４】
【発明が解決しようとする課題】
非常に多くの波形レコードを高速に取込み且つラスタ化でき、最高の効率で、これらを適切に可変輝度表現に合成及び圧縮でき、リソースを無駄にすることなく又は速度を落とすことなく、これら表現を適切な表示セクションに効率的に移動できるデジタル・オシロスコープ・アーキテクチャが望まれている。
【００１５】
【課題を解決するための手段】
本発明によれば、可変輝度又はカラーの表示による高い波形スループットのデジタル・オシロスコープ・アーキテクチャを提供する。このアーキテクチャは、表示セクションと、１個以上の取込みメモリ及びラスタ化セクションとを含んでいる。表示セクションは、少なくとも１個の表示ラスタ・メモリと、ラスタ組み合わせ器と、ラスタ表示器とを含んでいる。好適な実施例において、２個の表示ラスタ・メモリが２つの機能を交互に実行する。一方がデータを表示し、そのデータのコピーをラスタ組み合わせ器に供給する間、他方がラスタ組み合わせ器の出力を受ける。ラスタ組み合わせ器は、表示器にデータを供給する表示ラスタ・メモリからの古いラスタ・データを受け、それを、１個以上の取込みメモリ及びラスタ化セクションからの届いた新たなデータと組み合わせる。このラスタ組み合わせ器の出力は、他の表示ラスタ・メモリに進む。取込みメモリ及びラスタ化セクションの各々は、波形レコードが取り込まれるとこれら波形レコードを蓄積する取込みメモリと、この取込みメモリからの取込み波形レコードを組み合わせ及び圧縮し、且つその結果の単位ピクセル当たり多ビットのデータを取込みラスタ・メモリに配置するラスタライザとを含んでいる。取込みラスタ・メモリからのデータを、単位ピクセル当たりより少ないビットの取込みラスタ・メモリにマッピングする。この単位ピクセル当たりより少ないビットのラスタ・メモリ内のデータは、次に、表示セクションのラスタ組み合わせ器に伝送される。好適実施例において、これは、ダイレクト・メモリ・アクセス処理により行う。
【００１６】
【発明の実施の形態】
図１を参照すると、取込んだデータの流れの簡略されたブロック図が示されている。取込んだデータは、本発明によるオシロスコープの取込みメモリ及びラスタ化セクション２００を介して、表示セクション３００に入力する。垂直スケーリング及び垂直オフセットの機能がデジタル化の前に適用されるので、この図において、これら機能を直接見ることができないが、これらは、取込みプロセス１０の一部である。プロセス制御器１８０に管理されるトリガ回路１５は、入力信号及び他の判断基準（図示せず）をモニタし、トリガ条件を満足したことを取込み回路１０及びプロセス制御器１８０に伝える。
【００１７】
プロセス制御器１８０は、タイマー及びステート・マシンを含んでおり、これらにより、後述するが図１には示さないいくつかのオプションとしての処理を含む取込み及びラスタ化処理の総てを制御できる。理解できる如く、プロセス制御器１８０は、取込みメモリ及びラスタ化セクション２００のほとんどの部分と共に、トリガ回路１５及び取込み回路１０にコマンド及び情報を送ると共に、これらから種々の信号を受ける。データが準備できると、プロセス制御器１８０は、ラスタ組み合わせ器８０に通知する。プロセス制御器１８０は、トリガ回路１５をモニタし、適切な時点、即ち、ラスタ化するのに充分な取込みがあるか、又は、最初のトリガからか、新たなデータが表示器１１０に到達した最後の表示更新から充分な時間が経過した時、取込み回路１０及びラスタライザ３０を動作開始させる。
【００１８】
データが表示器１１０に到達すると、プロセス制御器１８０は、輝度マッピング５０に引き続き、データ伝送手段であるＤＭＡ回路７０の動作を開始させる。詳細に後述するように、プロセス制御器１８０は、取込み中断が必要な時を判断し、トリガ位置計算機を動作させ、ブレーク・ポイントを計算する。
【００１９】
取込みプロセス１０の出力として、データ対時間データ・アドレス対が、取込みメモリ２０に蓄積される。取込みメモリ２０は、５１２Ｋサンプル長までの２個の波形レコードを保持できるが、各々７６８サンプルを含む２５６個の短い波形レコードまで保持できるように分割することもできる。各サンプルの記憶場所は、２５６個の可能な電圧振幅レベルの１個を定める８ビットの情報を蓄積する。これら電圧振幅レベルの内の２００個は、ピクセル当たり２１ビットの２００×５００取込みラスタ・メモリ４０の各列における２００個のピクセル位置の１個に対応する。
【００２０】
各取込みメモリ及びラスタ化セクション２００は、単位秒当たり１００,０００波形レコードを取り込むことができ、１取込み当たり全体で５００ナノ秒の場合、各レコードは、５００データ点を含んでおり、各データ点は１ナノ秒間隔で取り込まれる。多数の取込みメモリ及びラスタ化セクション２０は、特に、２個又は４個の場合、互いにインターリーブして、１個のオシロスコープ・チャンネルで利用可能な全体のスループットを２倍又は４倍にできる。表示セクション３００のラスタ組み合わせ器８０は、表示セクション３００内で、これら多数の取込みメモリ及びラスタ化セクション２００の出力をマルチプレックスして、一緒にする。
【００２１】
逆に言えば、１チャンネルよりも多いチャンネルを、１個の取込みメモリ及びラスタ化セクション２００にマルチプレックスできる。また、ラスタ組み合わせ器８０の代替えのバージョンにより、これら多数のチャンネルを、より少ない取込みメモリ及びラスタ化セクション２００にデマルチプレックスして、表示ラスタ・メモリ９０及び１００の各ピクセル記憶場所における特別なタグ・ビットを用いることにより、ラスタ表示器１１０上に分離した複数チャンネルとして表示できる。これらタグ・ビットにより、複数チャンネルに優先順位を付けるか、層状にして、２個以上のチャンネルが重なった場合、上になった１チャンネルの輝度のみを表示する。代わりに、２個以上のチャンネルが重なったときに、もし望むならば、これら２個以上のチャンネルからの輝度を互いに加算することもできる。
【００２２】
ラスタ組み合わせ器８０は、輝度変化をカラー変化に変換するようにも作れる。この場合、必要ならば、適切にサポートするような変更を表示ラスタ・メモリ９０及び１００並びにラスタ表示器１００に行う。
【００２３】
次に、図２を参照する。簡略化するために、この図では、クロック及びタイミング信号、並びにプロセス制御器１８０からの制御信号を示していない点に留意されたい。ラスタ化処理３０は、アドレス制御器３１が発生したアドレスに応じて、取込みメモリ２０からの適切なサンプルをアクセスする。アドレス制御器３１は、１単位目盛りの時間設定を受け、表１に示す情報の部分により予めプログラミングされている。よって、これら単位目盛り当たりの時間設定をアドレスに変換することができる。これらアドレスは、圧縮幅及び取込みの深さの所望組み合わせに反映する。取込みの深さは、各ピクセルの輝度を決定する際に関与する。表１の内容の残りは、プロセス制御器１８０に伝えられる。
【００２４】
アドレス制御器３１は、連続的なサンプル・オフセット及びバッファ選択情報をデータ・バッファ３２に供給する一方、プロセス制御器１８０（図１に示す）が指示したように取込みデータをフェッチする。また、アドレス制御器３１は、各列の終わりを識別するので、カウンタ・ブロック３６を適切にリセットでき且つラッチできる。これら制御は、実際には、データ・パイプラインに沿って進むので、この制御は、データの流れを追う。ラスタの更新には、圧縮処理よりも長い時間がかかるので、この圧縮処理は、その時の圧縮動作の終わりにて中止される。
【００２５】
【表１】
0003640832.tif 000002
【００２６】
表１は、異なる単位目盛り値の時間設定に用いる値を含んでいる。表１に示される最も左側の列は、インデックス番号を含んでおり、このインデックス番号により、特定の行と、これら行が含んでいる複数組のデータとを参照できる。次の列である単位目盛り当たりの時間は、本発明を実施する第１オシロスコープの総ての水平設定に対する事項を含んでいる。カウント列は、対応する単位目盛り当たりの時間設定にて、各ラスタ化処理の入力として用いる取込みレコードがいくつかを示している。等化時間動作（更に後述する）において、各ラスタ化サイクル期間中に、２５６個のレコードの１個のみを処理している。しかし、メモリ内のバッファの数である２５６は、非等化時間設定、インデックス番号９、単位目盛り当たり５０ナノ秒に匹敵する数１２８の２倍である。サイズ列は、この設定において、各ラスタ化レコードにいくつのデータ点を蓄積したかを示し、使用列は、ラスタ化を実行するのに実際にいくつのデータ点を用いたかを示している。
【００２７】
等化時間又はデシメーションの列は、取込みハードウェアが実行する等化時間で満たす量又はデシメーション（事実上棄てる）の量に関する情報を含んでいる。等化時間サンプリングは、取込みハードウェアが実行できるよりも実際に高速である掃引速度又はサンプル・レートに対応して、多数の取込みによりデータを効果的に取り込む技術である。等化時間サンプリングにより生じた取込みレコードの場合、連続データ点の非連続的な取込みにより生じた取込みレコードの仮定的な特性と、このレコードを生じるためにサンプリングした波形が完全な繰り返しではないという事実とから、異常が生じるかもしれない。
【００２８】
次の最後の列である拡大／圧縮は、ラスタ化処理の期間中に実行される拡大又は圧縮の量に関する情報を含んでいる。これは、これら要素、即ち、拡大及び圧縮と、その前の列である等化時間での満たし又はデシメーションからの要素とを組み合わせたものである。これら要素は、取込みメモリ２０内のレコードにどのサンプルが寄与したか、また最後に、取込みラスタ・メモリ４０に送られたラスタ化結果にどのサンプルが影響したかを判断する。単一チャンネル・モードで動作している単一の取込みメモリ及びラスタ化セクションでは、取込んだ取込み結果の処理に９４％を費やしているのに比較して、実時間の６％を取込みに費やしている。
【００２９】
インデックス行番号９で、単位目盛り値の時間が５０ナノ秒の列は、最高の実時間設定となっている。行番号９より上の総ての行で、単位目盛り当たり５０ナノ秒よりも速い単位目盛り当たりの時間設定では、等化時間サンプリングを用いる必要がある。この等化時間サンプリングとは、多数のレコードを集めて、各レコードからのいくつかのデータ点のみを用いて、複合データ・レコードを作ることである。この場合、行番号０において、２５０個の取込みの各々から２個のデータ点のみを用いて、単位目盛り当たり２００ピコ秒を達成する。このオシロスコープは、１ナノ秒ごとに１回、サンプルを取り込んで、単位レコード当たり２個のデータ点のみが、１レコードの時間フレーム内となる。水平タイムベース上で単位目盛り当たり２００ピコ秒で、単位表示当たり１０目盛りの場合、各表示は、端から端までわずか２ナノ秒である。２５０個のレコードの各々から２個のサンプルを組み合わせて、単位表示当たり５００個のレコードを、１個の等化時間画像内に複合化できる。
【００３０】
インデックス番号９より下の行において、デシメーションを用いてレコード長を制限し、圧縮を用いて、レコード内に含まれる点がスクリーン上に取る距離を短くする。例えば、単位目盛り当たり５００ミリ秒の場合、１０目盛り幅のスクリーンは、５秒を表す。単位ナノ秒当たり１サンプルのサンプル・レートにおいて、５０億個のサンプルが５秒間に利用可能である。１０,０００によるデシメーションによって、５００,０００個のデータ点を集めることができる。圧縮係数が１０００で５００,０００個のデータ点を圧縮すると、単位表示当たり５００個の点と、単位目盛り当たり５０個の点が生じる。
【００３１】
再び図２を参照する。アドレス制御器３１により特定された取込みメモリ２０からのデータをデータ・バッファ３２に伝達する。データ・バッファ３２は、全部で６４×１６バイトのデータを保持できる一方、このバッファは、１６ナノ秒ごとに８バイトのみを実際に受ける。データ・バッファ３２が取込みデータの８バイトの１セットを、サンプルからベクトルへの変換器３３に供給している間に、次の伝達により、取込みメモリ２０から他の８バイトで満たされる。１６ナノ秒当たり８バイトとは、取込みデータの単一サンプル点当たり２ナノ秒のアクセス時間に匹敵する。
【００３２】
取込みメモリ２０からの８ビット・データは、２５６個の垂直電圧レベルを定める一方、取込みラスタ・メモリは、２００ピクセルを含む垂直列を有する。よって、２００個の垂直ピクセル位置のどれにも対応しない８ビット出力で定めた５６個の特別な電圧レベルが存在する。勿論、２８個が、表示スクリーンに対応する２００個の垂直ピクセル位置の底部よりも低い電圧を表し、２８個が、２００個のピクセル位置及びスクリーンの頂部よりも上の電圧を表す。このスクリーンは、典型的には、目盛りを表し、９個の水平線がこの表示の８個の垂直目盛りを表す。これら垂直目盛りの各々は、取込みラスタ・メモリ４０の各列内の２００ピクセルの２５個からのデータを受ける。詳細に後述するように、このデータが実際のスクリーンに達する前に、１対２の垂直拡大が生じ、最終的には、表示の各垂直（及び水平）目盛りは、５０ピクセルに対応する。
【００３３】
２８個の頂部の値及び２８個の底部の値は、各列の２００ピクセルに直接的には影響せず、詳細に後述する如く、対象の列内の２００ピクセルに影響するベクトルの傾斜を定める計算において用いることによって、これらの値は、間接的な影響に作用する。ベクトルの傾き計算に影響することは、ベクトル内のピクセルが受ける増分輝度値への影響に作用する。
【００３４】
２８個の頂部及び底部の値は、互いにも作用する。クリップ対スクリーン機能がアクティブであり、総ての現在のベクトルが頂部２８個又は底部２８個の垂直位置にある、即ち、現在の列内の総ての点が一方の方向に又は他方の方向に沿ってスクリーンから外れると、特別なタグ・ビットが取込みメモリ４０内の１番目又は２００番目の位置にセットされて、その状態を示す。
【００３５】
図２について続ける。サンプル・ベクトル変換器３３は、各ベクトル頂部及び底部信号の発生に関連して、３個のサンプル・データ点Ｎ、Ｎ−１及びＮ−２を試験する。総ての信号データが単調ならば、２個のデータ点で充分である。しかし、データ内の接近した湾曲点の可能性については、３点を用いる必要がある。サンプル・ベクトル変換器３３は、高及び低信号を絶対値減算器３４に供給する。高及び低信号の最大差は、２５５個の垂直増分である。これは、これら増分が、各々８ビットのデータ・サンプルにより可能性を秘めて定まった完全スパンの値から導出されたためである。絶対値減算器３４は、垂直（又は電圧）変化値ｄＶを発生し、ルックアップ・テーブル３５に転送される。ルックアップ・テーブル３５は、垂直変化値ｄＶを用いて、現在のベクトルに対する適切な重みＷを見つける。ここで述べた実施においては、Ｗは、０から３１までの値である。一般に、Ｗは、ｄＶ／ｄＴと逆関係となる値である。特定の単位目盛り当たりの時間設定に対して、ｄＴは、ラスタ化されるピクセルの各列により表される距離と一定関係がある。Ｗをどの様に計算するかというこれ以上の情報は、参考として組み入れたシエゲル等のアメリカ合衆国特許第５５５０９６３号「デジタル的に圧縮した波形の等級分け表示」を参照されたい。
【００３６】
サンプル・ベクトル変換器３３は、１対の頂部及び底部信号を２００カウンタ・ブロック３６に供給する。これら信号は、夫々、現在のサンプル・データ点の結果として描かれる符号なしベクトルの長さを定める１から２００までの値を規定する。定義された領域内の各カウンタは、ルックアップ・テーブル３５のベクトル重み出力であるＷの値により増分される。１個のデータ点に関連した８ビットの電圧振幅値は、ラスタ化処理期間中に、潜在的に大きな拡大を施される点に留意されたい。そのデータが特定する位置は、前のデータ点によって特定される位置から離れた完全な垂直スクリーン距離にまで及ぶので、１個の取込みデータ点のベクトル化の結果、２００個もの多くのピクセルが更新を必要とする。１９ビット・カウントと４タグ・ビットがあり、これらは、後で、２００個のピクセル位置の各々における２１ビットの情報に圧縮されるので、８ビットの単一データ点に対する総合的なラスタ化処理は、２１ビットの取込みラスタ・メモリ４０内の４２００ビットもの多くの状態に影響する。よって、これは、取込みメモリ及びラスタ化セクション２００の波形スループット、よって、デジタル・オシロスコープ全体（限定された数のかかるセクションを利用可能）のスループットをデータ拡大が不必要に妨害しないようにするのに重要である。
【００３７】
図３を参照する。２００カウンタ・ブロック３６及びラッチ３７が、それら入力及び出力に沿って詳細に示されている。図３の左側部分は、２００個の４ビット・チャンネル・タグ・レジスタ３６Ｂのバンクである。図３の中央部分は、２００個の１９ビット・カウント３６Ａの配列である。カウンタ・ブロック３６内のカウンタ用の１９ビット長が、他のアプリケーション内で同じ回路を用いる両立性の一部として、選択される。Ｗの最大値は３１であり、２19／３１＝１６９１２なので、この深さによる最大圧縮係数は、１６,０００である。
【００３８】
頂部及び底部入力信号は、各々８ビットの長さで、２００個の１９ビット・カウントの１個を識別する。重みＷは、０から３１までの値を特定する５ビット信号であり、これにより、頂部及び底部により定められたベクトル内の各１９ビット・カウントが増分される。図３の右側部分は、２００個の２３ビット・ラッチ３７のバンクである。２００個の２３ビット・ラッチ３７は、出力用に、２００個の４ビット・チャンネル・タグ・レジスタ３６Ｂ及び２００個の１９ビット・カウント３６Ａの配列の両方の内容を保持する。一方、これらレジスタ及びカウンタは、（クリア信号を用いて）クリアされ、これらを用いて、データの次の列を累積する。カウンタのこの配列は、実施するのに比較的高価であり、典型的には、取込みメモリからアクセスできるサンプル・データよりも遅いレートでベクトルを描画できる。これらカウンタと共にラッチ３７を含むことにより、カウンタ内に次の列を描画している期間中に、現在の列を更新可能である。よって、このリソースを充分に利用しないということを避けられる。
【００３９】
ラスタ・アドレス発生器４５が発生するアドレスにより、加算器３８は、２００個の２３ビット・ラッチ３７のバンク内の輝度データの１９ビットを、一連の読出し・変更・書込み動作によって、取込みラスタ・メモリ４０の適切な列の既存の内容に加算する。同じ読出し・変更・書込み動作期間中に、４ビットのチャンネル・タグを、取込みラスタ・メモリ４０からの対応ビットと論理和処理する。１個の取込みメモリ及びラスタ化セクション２００にマルチプレックスされたチャンネルの数を記述するには充分な数であるチャンネル識別ビットは、輝度基準能力のあるＭＳＢを犠牲にして、２１ビット・ピクセルに束ねられる。
【００４０】
優先コード化により、重なったチャンネルの領域における輝度を求めるとき、チャンネル当たりのスループットが低くなるが、必要なダイナミック・レンジも小さくなる。４チャンネルに対して、（どの輝度を表示するかを決定するチャンネルの優先度の代わりに）重なった領域が互いに加算されると、最悪な場合が生じる。輝度情報に対して利用可能なのは、わずか１７ビットである。重なっている輝度が加算するので、この情報は直ぐに飽和する。最大輝度更新重みＷが３１なので、飽和を生じる更新の最小数は、２17／３１＝４３３８である。単位秒当たり１００,０００波形を取り込むとき、４３３８取込み毎に更新する必要があるということは、最小更新必要レートが単位秒当たり２３回であることを意味する。正規化更新レートは、単位秒当たり３０回及び６０回の間なので、この条件は、通常容易に満足される。チャンネル識別は、２１ビット・ピクセルに束ねられて、ＭＳＢの輝度能力が棄てられる。１個の取込みメモリ及びラスタ化セクション２００内でラスタ化されたチャンネルの数を扱うのに必要なビットのみが犠牲になる。
【００４１】
取込みラスタ・メモリ４０は、ピクセルの２００×５００配列をサポートするのに２６８Ｋバイトのメモリを必要とする。このメモリの８バイトとは、同時にアクセス可能である。よって、各アクセスには、３ピクセルの各々に対して２１ビットのデータ（１ビットは無駄にされる）を含んでいる。２００ピクセルの列は、３ピクセルの各々に対して６７回のアクセスが必要である。よって、８（バイト／アクセス）×６７（アクセス／列）×５００（列／表示）＝２６８Ｋ（バイト／表示）である。
【００４２】
図４を参照する。実際に構成した実施例において、１個の大型組み合わせ取込みメモリ２０、４０内で、取込みメモリ２０及び取込みラスタ・メモリ４０を組み合わせることは、有効であることが判った。また、この説明でのここまでで、この説明は、従来の電圧対時間の、即ち、ＹＴの表示に限定されたが、図４においては、ＸＹ又はＸＹＺの如き他のモードも、１つの全体的設計の中に組み込めることが判る。アドレス・ソース選択器４６は、その複数のソースの１個として、ＥＴ／ＸＹ／ＸＹＺアドレス・ソース４１と共に、ラスタ・アドレス発生器４５と、２５６×１６ＲＡＭ３１Ａ及び２×８ポインタ伸張３１Ｂとしてここで示す（図２の）アドレス制御器３１の２個の部分とを有する。ポインタ伸張は、単一の＞６５５３６バッファをラスタ化するために供給される。ラスタ化処理は、多数の小さなバッファ、単一の大きなバッファ、又は、これらの中間のバッファ上で動作するので、ＲＡＭ対長さによる無駄な空間と、同時にラスタ化できるカウントとの間で、トレードオフが行われる。
【００４３】
図２で上述したことと共に、図４に示したことに関連する処理を更に説明する。サンプル・プロセッサ３３’は、サンプル・ベクトル変換器３３に対応する。図４は、図２で行った頂部及び底部信号と、高及び低信号との間の区別を示していない。しかし、底部信号が、マルチプレクサ４４を介してアドレス・ソースＥＴ／ＸＹ／ＸＹＺ４１への可能性のある入力の１つであることを示している。マルチプレクサ４４の他の入力は、選択されたＡ／Ｄデータである。「選択されたＡ／Ｄデータ」をＸＹ及びＸＹＺモードで用いるが、データ・プロセス、取込みデータ・バッファ、デルタから輝度へのマップ、及び取込みキュー・ポインタは、ＸＹ及びＸＹＺモードでは用いない。デルタ・輝度マップ及びカウンタ・ブロック３６は、等化時間（ＥＴ）動作期間中は用いない。
【００４４】
図２に示した加算器３８は、図４において、２１ビット飽和加算器が３個の場合としてより詳細に示されている。飽和加算器は、オーバーフローしない、即ち、ＭＳＢキャリアを発生しないが、その代わり、これら加算器がフルになったときに、総てが１の最大値に留まる。（組み合わせ）取込みメモリ２０、４０への読出し及び書込みアクセスの各々は、１６ナノ秒かかり、６４ビット幅である。よって、読出し・変更・書込みサイクルを、３２ナノ秒ごとに３個の２１ビット・ピクセルに対して実行できる。これは、単位ピクセルの更新当たりの平均時間が１０．６７ナノ秒である。したがって、１列内の２００ピクセル総てを更新するのにかかる最長時間は、６７×３２ナノ秒、即ち、２．１４４  秒である。よって、各列に対する入力データは、取込みメモリからの１３４×８／７＝１５４データ点を含んでいるならば、取込みラスタ・メモリ４０の更新時間は、ラスタ化速度を制限せず、このラスタ化処理速度自体が制限要因になる。（組み合わせ）取込みメモリ２０、４０をアクセスして、１６ナノ秒ごとに並列に８バイトを供給できるので、取込み波形データが処理されるよりも８倍も高速に、この波形データを読み出すことができる。データ・バッファ３２は、並行処理として１２８個までの８バイト取込みシーケンスを保持できるので、ラスタ化処理の出力で取込みラスタ・メモリを更新するために、（組み合わせ）取込みメモリ帯域幅の８７．５％を利用可能である。
【００４５】
この設計におけるように、単位列当たりのピクセルの数が２００（Ｍ＝１００ピクセル／列）で、各ピクセルを更新するのに必要な平均時間が１０．６７ナノ秒（Ｐ＝１０．６７ナノ秒／ピクセル更新）ならば、ラスタライザのスループット・レートは、２．１３４μ秒／列（Ｍ＊Ｐ＝２．１３４μ秒／列）である。そして、単一の新たなデータ点を基にしたベクトルを描画する時間が１６ナノ秒（Ｄ＝１６ナノ秒／サンプル対）で、取込みデータの単一のサンプル対をアクセスするのに必要な平均時間が２ナノ秒（Ａ＝２ナノ秒）ならば、取込みラスタ・メモリを更新するのに利用可能な時間は、Ｄ−Ａ、即ち、１４ナノ秒である。よって、単位列当たりの取込みピクセルＮと、各列内の圧縮ピクセルＣとの最大組み合わせＮ＊Ｃは、ラスタライザを完全な占有状態に維持するのに用いるが、（充分なトリガが利用可能であると仮定すると）、Ｎ＊Ｃ＝（Ｍ＊Ｐ）／（Ｄ−Ａ）、即ち、Ｎ＊Ｃ＝（２１３４ナノ秒／列）／１４ナノ秒、即ち、Ｎ＊Ｃ＝１５２．４ピクセルとなる。そして、適切な圧縮係数Ｃが既知ならば、Ｎは、Ｎ＞１５２．４／Ｃにより計算できる。この効率関数は、図４に示す設計に特定され、出力帯域幅及び入力帯域幅は、単一の全体のメモリ帯域幅、即ち、ＤからＡを減算した値を占める。
【００４６】
より一般的な効率関数は、図２に関連して得られる。ここでは、入力及び出力帯域幅は、互いに独立している。この場合、Ｃ、Ｐ及びＭが決まれば、取込みの理想的回数Ｎは、Ｎ＝（Ｍ＊Ｐ）／（Ｃ＊Ｄ）となる。この方法で、オシロスコープ・ラスタライザを設計し、プログラムすることにより、充分な数のトリガがあれば、総ての時間／目盛りにおける一定のサンプル／秒レートにて画像をスクリーンに供給することが可能である。均一な取込みレートを維持するために、ラスタ化の単一パスで用いる場合の２倍の数の取込みバッファを有することが重要である。この方法において、現在はラスタ化されていないバッファ内に取込みを持続できる。これらバッファは、交互に取り込まれ、ラスタ化される２個のバンクとして配置してもよいし、表示更新期限、即ち、所望数のレコードが取り込まれたときにラスタ化を開始するバッファの環状キューとして配置してもよい。
【００４７】
再び図１を参照する。単位ピクセル当たり２１ビットの２００×５００の取込みラスタ・メモリ４０は、５０にマッピングされ、第２の短い深さで単位ピクセル当たり４ビットで同じ平面（２００×５００）ディメンションの取込みラスタ・メモリ６０に入る。この短い単位ピクセル当たり４ビットの取込みメモリ６０は依然２００×５００ピクセル位置を含んでいる。しかし、各ピクセルは、それに関連した輝度情報の単位ピクセル当たり４ビットのみを有しているので、１６レベルの輝度を単に表示できる。このマッピング５０は、１６輝度レベルの境界を（単調に）定義する１５個のブレーク・ポイントを用いることにより、達成できる。一実施例において、マッピング５０は、１６ナノ秒ごとに並列に３個の２１ビット・ピクセル値入力を処理するように構成されている。このアプローチには、３個の２１ビット・ピクセル値の１６ナノ秒の読みと、８バイト幅メモリへの３個の４ビット・ピクセル値出力の５個のグループを対応する１６ナノ秒での書込みとの間に、数個のパイプライン遅延が必要である。マッピング動作は、取込みラスタ・メモリ４０内に蓄積されたデータの利用に依存するので、そのデータを出すことは、全体的な利用を束縛する他の要因であり、帯域幅を制限する。マッピング用にデータを出すことは、各表示更新に対して約６００  秒、又は約．６ｍ秒／３０ｍ秒を使う。この結果、ラスタ化処理の効率を２％長引かせる。
【００４８】
短い単位ピクセル当たり４ビットのラスタ・メモリ６０の内容は、ダイレクト・メモリ・アクセス（ＤＭＡ）処理７０により、表示セクション３００内のラスタ組み合わせ器８０に転送される。表示セクション３００は、２個の表示ラスタ・メモリ９０及び１００を含んでいる。これらラスタ・メモリは、単位ピクセル当たり４ビットにもできるし、チャンネル識別及び色つけのために付加ビットを含むこともできる。４個のタグ・ビットは、４個の独立チャンネル、又はチャンネルの１６個の組み合わせを識別できる。
【００４９】
２個の表示ラスタ・メモリ９０及び１００の一方である９０は、現在の表示用のデータをラスタ表示器１１０に供給する間、その内容は、ラスタ組み合わせ器８０により、短い単位ピクセル当たり４ビットの取込みラスタ・メモリ６０の内容と組み合わされる。この処理の出力を、他の表示ラスタ・メモリ１００内に蓄積する。表示器１１０の垂直帰線時間の間、２個の表示ラスタ・メモリ９０及び１００は、機能的にスワッピングされ、ラスタ組み合わせ器８０の出力を他方の表示ラスタ・メモリ９０内に蓄積する一方、その入力及びラスタ表示器１１０の入力が表示ラスタ・メモリ１００に供給される。ラスタ組み合わせ処理期間中、取込みラスタ・メモリの２００個の垂直位置が、２個の表示ラスタ・メモリ９０及び１００内の４００個の位置に拡大される。望むならば、上のライン及び下のラインの平均化の如きより複雑な手段を用いることができるが、簡単な実施例において、これは、データの各ラインの複製により行われる。
【００５０】
ある実施においては、各取込みメモリ及びラスタ化セクション２００は、オシロスコープの１チャンネルに関連したデータを扱うのみであるが、別の実施例においては、多数チャンネルからのデータを単一の取込みメモリ及びラスタ化セクション２００に置くことが可能である。これが行われるとき、各取込みメモリ・レコードにおいて、異なるチャンネルからのサンプルをインターリーブするので、特定チャンネルからの各サンプルは、データ・レコードにおいて分離した一定の予め定まった数の位置にある。単一の水平タイムベースをマルチプレックスして用いることによりチョップして２個以上の信号を表示できるというアナログ・オシロスコープの用語を参考にすると、取込みメモリ及びラスタ化セクション２００を用いるこの方法は、チョップ・モードになぞらえる。異なるチャンネルからのデータがチョップ・モードでインターリーブされると、各ピクセルに関連した特別ビット内のラスタ化処理４０により、個別のチャンネルに関連したデータにタグを付けるので、各ピクセルの内容にどのチャンネルが影響するかを後で判断できる。２００カウンタ・ブロック３６において、カウンタの一部である１９ビットのわきに、チャンネルのタグを付ける４個の特別ビットがある。
【００５１】
上述したシステムにおいて最大スループットを維持するために、取込みは、バッチにて処理する。必要な速度でラスタ化処理に絶えず利用可能な取込みデータの流れを維持するために、前の取込みの終了から平均信号取込みラスタ化時間が経過した後、次の取込みを開始しなければならない。しかし、次のトリガがいつ生じるかを知ることなく、又は、たとえ次のトリガが生じたとしても、データをサンプリングし、このデータを取込みメモリに移動することにより、取込みが開始する。依然、取込みメモリ及びラスタ化セクション２００のゴールは、知覚可能な中断がなく、データの流れが表示セクション３００に向かうように維持することである。よって、データを出力し続ける能力がその動作の過程によって不可能ならば、ラスタ化処理３０は、受信すべきトリガを不確実に待つことはできない。
【００５２】
この問題を扱うために、プロセス制御器１８０は、まだ行われていないが次の取込みが利用可能となった後の経過時間の追跡を維持する。かかる遅いトリガ・インターバルが経過すると、プロセス制御器１８０は、トリガ回路１５にトリガを既に受けたかを質問する。トリガを受けたならば、いかなる事象においても、もうじき完了する取込みを諦めることはない。しかし、トリガを受けておらず、プロセス制御器１８０が、その質問に応答してトリガ回路１５からトリガ受信信号を受けていなければ、現在の取込み処理を中断し、その部分的な結果を（非直線性補正回路１３０が存在すれば、この回路を介して）輝度マッピング回路５０に送る。典型的には、遅いトリガ・インターバルは、連続した取込みの間の時間長の１０倍のオーダーにある。これにより、約９０％の時間で、均一に分布した遅いトリガを検出できる。この解決法により、通常の取込み遅延プラス遅いトリガ・インターバルにほぼ等しいインバータで到達する周期的な遅いトリガが存在するという他の問題が生じる。ほとんど総てのこれらトリガを見逃すのを避けるために、ある期間、例えば、通常の取込みレート数の１０倍の５０％から１５０％までにわたって、遅いトリガ・インターバルをランダムに可変できる。
【００５３】
単位ピクセル当たり２１ビットの取込みラスタ・メモリ４０の統計的データベースが深く、高スループットの可変輝度ラスタ化処理３０がデータを供給する上述の設計では、従来のラスタライザでは見えないアーティファクトを見ることができる。特に、取込み処理１０からのＡ／Ｄ差動非直線性（Ａ／Ｄ  ＤＮＬ）が、水平帯となり、表示器１１０で見ることができる。また、タイムベース選択に、等化時間設定を使用する必要があると、時間補間非直線性（ＴＩＮＬ）が、表示器１１０に垂直帯として現れる。
【００５４】
先ず、図５を参照する。非直線性補正回路１３０を用いて、取込みラスタ・メモリ４０から輝度マッピング処理５０へ移動するピクセル輝度データとして、これら要因を補償できる。図６Ａ及びＢを参照する。図６Ａに示すように、個別のピクセル輝度を、乗算器１３１によりＡ／Ｄ差動非直線性用補正係数と連続的に乗算し、また、乗算器１３２により時間補間非直線性と乗算する。または、図６Ｂに示すように、先ず１３１で、Ａ／Ｄ  ＤＮＬ及びＴＩＮＬ補正係数を互いに乗算し、次に、これら組み合わせた補正係数を、乗算器１３４でピクセル輝度に適用する。
【００５５】
図５に戻る。補正ルックアップ・テーブル１５０により、補正係数を非直線性補正回路１３０に供給する。これら補正係数であるＡ／Ｄ  ＤＮＬ及びＴＩＮＬの両方がピクセル単位で変化すると、図２に示すラスタ・アドレス発生器４５からのラスタ・アドレスによりアクセスされる（必要ならば、適切な遅延を伴う）。直線性補正を用いると、輝度マッピング回路５０への入力は、図６Ａの乗算器１３２の出力からか、又は、図６Ｂの乗算器１３４の出力である。これら乗算器の一方又は他方が、図５に非直線性補正ブロックとして示されている。
【００５６】
補正ルックアップ・テーブル１５０に必要な補正係数は、工場で、又は、機器に構成ソフトウェアを組み込むことにより、定めることができる。ＤＮＬ及びＴＩＮＬが、機器の使用年数及び温度に適切であるならば、１組の工場決定値で充分である。そうでなければ、向上した精度が望ましいならば、機器の信号経路補正ソフトウェアがユーザの要求に応じて校正を行える。
【００５７】
理想的な正弦波又はある他の既知の理想的波形をＡ／Ｄに供給し、デジタル化し、各デジタル化レベルに対するヒット率の統計値を累積して、Ａ／Ｄ  ＤＮＬ補正係数を決定することができる。波形が各電圧レベルにある時点に比例する取込み統計値を、理想的な波形の既知の統計値と比較して、統計的に一致した適切な補正係数を決定する。
【００５８】
時間補間非直線性用の補正係数を決定するために、スコープへの非同期の最初のトリガをトリガ回路に供給し、ヒットした分布のヒストグラムの概観を均一な平均レベルと比較する。この均一な平均レベルは、理想的に完全に線形な時間補間器で期待できる。また、適切な補正係数は、実際のデータを理想と一致するようにする。
【００５９】
上述のラスタ化方法に応じて、取込みデータの直線性輝度累積を実行することは、累積した輝度の一般的レベルが、累積した取込みの数に正比例することを意味する。このラスタは、スクリーンが更新される各時点で、周期的にクリアされるか、減衰される。更新間の時間が一定でなければ、これは、しばしば他のプロセッサのアクティビティ、他の表示のアクティビティ、又はデータ依存ラスタ・コピー時間に帰さないので、累積した取込みラスタ・メモリ内容の固定スケーリングは、観察できる非信号関連輝度変動を導く。また、指数関数的減衰が、表示更新間の累積取込みラスタ・メモリ内容に適用されると、状態ｑｕｏに達するまで、全体的な輝度を構成する初期遷移がマップ内に存在する。これらの効果は、除去するのが望ましい不要なアーティファクトである。
【００６０】
ラスタライザにて、処理を終わらせるには、取込みの線形累積により輝度変化とすることが最も簡単であるが、ユーザの視点から最適な表現は、より非直線性である。例えば、ユーザは、ほとんど滅多に起きない事象に強い関心を時々持つので、総ての非ゼロのピクセルを最も明るい輝度にマップして画像を表示したがる。代わりに、ピクセル・ヒット率のある領域と、対応する累積輝度とが存在し、取込みデータが影響する周波数において、微妙な差をより明確に区別するために、ユーザは、利用可能なダイナミック輝度の全レンジにマッピングしようとする。
【００６１】
ユーザが制御可能な輝度マッピング機能により、上述のゴールのセットの両方をアドレス指定できる。これにより、利得の制御と、移動カーブのオフセットを制御できる。ユーザの視点から、かかる制御は、夫々コントラスト及び明るさとして現れる。図７に示し後述する如く実施した場合、伝達関数を変更できるこの手段は、最大ピクセル輝度基準値の大きさを制御し、マッピング関数を作る１５個のブレーク・ポイントの小数部のサイズを制御する。１５個のブレーク・ポイントの各々は、対応する小数部と最大ピクセル輝度基準値とを乗算して求める。これら小数部は、ユーザが変更できる正規化された伝達関数を定義する一方、最大ピクセル輝度値は、取込みラスタ・メモリ内の予測データ累積用のスケーリングを行う。
【００６２】
図５及び図７を参照する。輝度マッピング処理５０は、ブレーク・ポイント値により制御される。図７は、どのようにこれらブレーク・ポイントを輝度マッピング回路内に用いて、所望の方法で単位ピクセル当たりのビットを確立するかを示している。１５個のブレーク・ポイント値の割り当てにより、１６個の輝度レベルの境界を定める。これら輝度レベルは、単位ピクセル当たり４ビットのマッピングによって発生する。
【００６３】
図７に示す回路は、逐次近似デジタル化として動作し、ピクセルのビット・カウントを低減する。しかし、先ず、２１ビット・ピクセル輝度ワードを整えて、どんなタグ・ビットも除去する。タグ・ビットが存在するならば、これらタグ・ビットは、最上位ビット（ＭＳＢ）であり、多くてこれらの４個が存在し、これら４個のＭＳＢをアンド・ゲート５１にて４ビット・タグ・マスクと論理積処理する。左側に示すタグ・ビット／値のテーブル５９は、いくつのタグ・ビットが存在するかを示している。右に示す１６進の値を表す複数ビットにより、これらタグ・ビットをマスクするので、入力ピクセル輝度値を総て表す１７から２１ビットを発生する。
【００６４】
５２で、入力ピクセル輝度値をブレーク・ポイント８と比較する。このブレーク・ポイント８は、マスクされた入力ピクセル輝度値内のビット数のＭＳＢに対応する値、即ち、最大ピクセル輝度値の２分の１を有する。入力ピクセル輝度値がブレーク・ポイント８の値よりも大きいと、マッピングされた４ビット・ピクセル輝度値のビット３（ＭＳＢ）は、１である。逆に言えば、入力ピクセル輝度値がブレーク・ポイント８の値よりも小さければ、マッピングされた４ビット・ピクセル輝度値のビット３（ＭＳＢ）は、ゼロである。同様な方法で、５４が入力ピクセル輝度値を、入力ピクセル輝度値範囲の夫々１／４及び３／４を表すブレーク・ポイント４又はブレーク・ポイント１２のいずれかと比較して、マッピングされた４ビット・ピクセル輝度値のビット２を決定する。比較する値が１／４又は３／４のいずれかであるかは、前の比較５２の結果により、マルチプレクサ５３のどの出力を選択するかに依存する。
【００６５】
同様に、最初の２回の比較５２、５４の結果が、マルチプレクサ５５の入力を選択し、入力ピクセル輝度値が、最大入力輝度値の夫々１／８、３／８、５／８又は７／８を表すブレーク・ポイント２、６、１０又は１４と５６で比較される。この比較５６の結果は、マッピングされた４ビット輝度値のビット１である。この処理は、１つの追加時間で繰り返され、最初の３回の比較５２、５４、５６の結果に応じて、マルチプレクサ５７の出力が、ブレーク・ポイント１、３、５、７、９、１１、１３又は１５の１個となり、その出力が５８で入力ピクセル輝度値と比較されて、ビット０の状態を定める。この処理の出力は、マッピングされたビンを探す２進検索として特徴付けることができる４ビット・ピクセル輝度値である。
【００６６】
入力ピクセル輝度値及びブレーク・ポイントが通常は総て２１ビットの整数であるが、タグ・ビットがあれば、入力ピクセル輝度値のＭＳＢをゼロに強要し、範囲内に制限されたブレーク・ポイントが作られる。これは、総てのブレーク・ポイントのスケールを、値の減少した最大ピクセル輝度基準値の小数部に落とす。
【００６７】
詳細に上述した実施例とは別の実施例を用いて、実際のマッピングを実行できる。ハードウェア又はソフトウェアで実現したルックアップ・テーブル、又は、２進検索又はある他のソート機能を実施するソフトウェア・アルゴリズムも用い、ブレーク・ポイント及びそれらが表す小数部に応じて、入力ピクセル輝度値を出力ピクセル輝度値に変換できる。本発明の最も重要な観点及び実際の値は、多くの方法にて、最大ピクセル輝度基準値の大きさを変更できるものであり、また、ブレーク・ポイントを種々に定義できるものである。よって、伝達関数は、２個のピクセル輝度の代表値の間で変形できる。出力ビットの数が入力ビットの数よりも小さい限り、入力ビット及び出力ビットの数を変更できる。可能な出力輝度値の数Ｎは、２の累乗以外にもできる。伝達を実施するのに用いる小数部及びブレーク・ポイントの数は、Ｎ−１未満にできるので、マッピング機能の対称性を変えたり、部分的になくせる。
【００６８】
最大ピクセル基準値を確立するために、また、入力ビットの大きな数で表される最大ピクセル輝度値を簡単に決定するために、多くの興味深い可能な方法がある。操作者は、輝度制御を用いて、最大ピクセル輝度基準値を設定できる。別の方法で実際に実施することにより、操作者は、自動輝度オン・モード及び自動輝度オフ・モードの間での選択ができる。自動輝度オン・モードにおいて、データ経路のどこかにハードウェア又はソフトウェアによる調整を行って、最大ピクセル基準値を、最大入力ピクセル輝度値の実際の輝度値の関数にできる。これとは逆に、自動輝度オフ・モードにおいて、最大輝度基準値を、輝度データが取込みラスタ・メモリ４０内に累積される時間量の関数にできる。自動輝度モード概念での上述の使用は、ここでは好適実施例に現れているが、オン・モードは、最大入力ピクセル輝度値の実際の輝度値以外のある要因に依存でき、オフ・モードは、取込んだ時間以外の他の要因に依存できる。
【００６９】
最大ピクセル輝度基準値は、取込みラスタ・メモリ４０内の蓄積されたピクセルの平均ピクセル輝度値の関数で得られる。代わりに、最大ピクセル輝度基準値は、取込みラスタ・メモリ４０内に蓄積されたピクセルの平均のゼロでないピクセル輝度値の関数でも得られる。
【００７０】
上述に本来的に説明したように、自動輝度オフの場合において、用いる最大ピクセル値は、取込みが画像内に累積される時間量に正比例した理論上の最大ピクセル輝度値である。この自動輝度オフのオプションにより、全体的な処理は、アナログ・オシロスコープのアーティファクトを複製したものである、即ち、表示輝度がユーザのトリガ・レートに依存する。ある状況において、これは、付加的な情報、特に、信号レートの質的な指示をユーザに送る。他の状況においては、この動きが好ましくないので、自動輝度オンと、総ての事象の自動的なスケーリングの代わりに、実際の最大限の輝度にする。取込み用に用いる時間のみに依存した理論的最大ピクセル輝度を用いると、実際に受けた最大ピクセル輝度に基づいたスケーリングを用いることから得た画像と比較した場合、存在する画像にミスマッチが生じる。通常、充分なトリガが利用可能なとき、このシステムは、これら基準のどれを用いるかに関係なく、同じ画像を発生することを期待される。実際には、これらは、非常に困難であり、どれを用いるかをユーザが制御できることが望ましい。
【００７１】
存在する最大スルー・レートに応じて、最大ピクセル輝度に広いダイナミック・レンジが生じる。例えば、一定電圧レベルに維持された信号用の最大ピクセル輝度値は、１ピクセル列に関連した時間内で、表示の総ての２００個の電圧レベルに拡がった信号の２００倍の大きさである。この全体的輝度レベルの変化は、ｄｖ／ｄｔ重み係数Ｗが与えられると、非常に大きくなる。この重み係数Ｗは、最大の信号と、垂直変化のない信号との間の輝度差で、３１：１の他の要因となり、全体的な輝度差係数が６２００：１となる。（関連したトリガに対して）輝度変化に関連したこの信号を補償する１つの方法は、理論的最大ピクセル輝度に基づく時間を効率係数で乗算することである。この効率係数は、期待理論最大ピクセル輝度に対する実際の最大ピクセル輝度の比に基づいており、これ自体は、取込みカウント倍した圧縮係数に等しい。よって、全体として、システムは、理論的最大ピクセル輝度＝取込み係数＊スケール係数＊（実際の最大ピクセル輝度／（取込み時間＊圧縮係数））を計算する。
【００７２】
最大ピクセル輝度基準値を計算する更に別の方法は、平均のゼロでないピクセル輝度、又は、ゼロ・ピクセルを含んだ平均ピクセル輝度に基づく。ある実施においては、ハードウェアは、ゼロでないピクセルの総てと、総てのピクセル輝度の和とをカウントする手段を含んでおり、これらアプローチのいずれかを利用できるようにしている。
【００７３】
再び図５を参照する。もし、しかし、単に、稀な事象を強調するためのイネーブル信号がアクティブならば、輝度マッピング５０の出力は、次に輝度変換器１２０により操作される。操作者が稀な事象を強調し、より頻繁に起きる事象を強調しないことを望めば、操作者制御により、この信号を活性化する。イネーブルされると、輝度変換器１２０は、ピクセルの明るさを変更して、稀な事象を強調する。この最も簡単な実施において、これは、総てのゼロでないピクセル輝度を補正する。これにより、最低の明るさのピクセルを最高の明るさにし、最高の明るさのピクセルを最も暗くする。中間の明るさのピクセルは、最小の影響を受けるか、又は、全く影響を受けない。単一のルックアップ・テーブル又は複数のテーブルを用いて、他のより複雑なアルゴリズムを使用できる。このテーブルの作成又は選択は、ユーザの制御の下に行われ、マッピングを含んで、ユーザは、輝度又はカラーのいずれかで、生じる複数の周波数の間を選択して、ハイライトをできる。
【００７４】
本発明の好適実施例を図示し説明したが、広い概念において本発明から逸脱することなく、多くの変形及び変更が可能であることが当業者には明らかであろう。
【００７５】
【発明の効果】
上述の如く、本発明によれば、のデジタル・オシロスコープは、非常に多くの波形レコードを高速に取込み且つラスタ化でき、最高の効率で、これらを適切に可変輝度表現に合成及び圧縮でき、リソースを無駄にすることなく又は速度を落とすことなく、これら表現を適切な表示セクションに効率的に移動できる。
【図面の簡単な説明】
【図１】本発明による取込んだデータの流れの簡略化したブロック図であり、この取込んだデータは、取込みメモリ及びラスタ化セクションを介して、オシロスコープの表示セクションに流れる。
【図２】ラスタ化処理が、どのように取込みメモリから供給されたデータを操作し、取込みラスタ・メモリ用のデータを発生するかを示すブロック図である。
【図３】図２及び４に示すカウンタ及びラッチ・ブロックの入力、出力及び一部を示す詳細なブロック図である。
【図４】可変輝度ラスタライザの特定の好適実施例のブロック図である。
【図５】表示準備処理における輝度マッピング及び稀な事象の強化を行うことを示す簡略化したブロック図である。
【図６】非直線性補正を実行できる２つの方法を示すブロック図である。
【図７】スケーリング及び利得が制御可能な方法で単位ピクセル当たりのビット低減を行うための輝度マッピング回路の回路図である。
【図１】
0003640832.tif 000003
【図２】
0003640832.tif 000004
【図３】
0003640832.tif 000005
【図４】
0003640832.tif 000006
【図５】
0003640832.tif 000007
【図６】
0003640832.tif 000008
【図７】
0003640832.tif 000009