(57)【特許請求の範囲】
【請求項１】
発光面積が異なる複数の発光エレメントを有し、ＤＣ電流で発光する表示器と、
前記複数の発光エレメントそれぞれに電流を供給する定電流源と、
前記複数のエレメントの面積に応じた電流を前記発光エレメントに供給する電流制御回路と、を備え、
前記複数の発光エレメントの面積情報が、前記表示器の内部に設けられた、面積に対応した抵抗値を持つ抵抗から読み出され、前記電流制御回路が必要に応じて前記面積情報を読み出して複数の発光エレメントの発光輝度がほぼ一定になるように前記定電流源を補正することを特徴とする発光表示装置。
【請求項２】
前記定電流源が定電流ＦＥＴであり、前記電流制御回路が前記定電流ＦＥＴのゲート電圧を制御することにより前記複数の発光エレメントの面積に応じた電流を前記発光エレメントに供給することを特徴とする請求項１に記載の発光表示装置。
【請求項３】
発光特性の劣化を検出する劣化検出回路と、
前記劣化検出回路から出力される劣化情報と前記複数の発光エレメントの面積情報とを演算する信号処理回路と、を備え、
前記電流制御回路が、前記信号処理回路の出力データに基づいて前記表示器の劣化による発光輝度低下を低減し、複数の発光エレメントの発光輝度がほぼ一定になるように前記ゲート電圧を補正すること特徴とする請求項２に記載の発光表示装置。
【請求項４】
前記定電流ＦＥＴが、駆動能力の異なる複数の定電流ＦＥＴを有することを特徴とする請求項２に記載の発光表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＤＣ電流で発光する表示器とその駆動回路を有する発光表示装置に関し、詳しくは、異なる面積の複数の表示エレメントを持つ表示器の発光輝度差を低減するための補正処理を行う発光表示器駆動回路に関するものである。
【０００２】
【従来の技術】
従来の発光表示装置における発光表示器駆動回路の模式図、及び、従来の発光表示器のエレメント形状を、それぞれ図８、図９に示す。図８に示すように、表示エレメント８０１から８２０はマトリックス状に接続されている。また、スイッチング機能を持つ流れ出しの定電流源８２１の出力が表示エレメント８０１、８０６、８１１、８１６のプラス電極側に接続されている。同様に定電流源８２２の出力が表示エレメント８０２、８０７、８１２、８１７に、定電流源８２３の出力が表示エレメント８０３、８０８、８１３、８１８に、定電流源８２４の出力が表示エレメント８０４、８０９、８１４、８１９に、定電流源８２５の出力が表示エレメント８０５、８１０、８１５、８２０に接続されている。一方、グラウンドに対して電流を流し込むスイッチ８２６が表示エレメント８０１、８０２、８０３、８０４、８０５のマイナス電極側に接続されている。同様に、スイッチ８２７が表示エレメント８０６、８０７、８０８、８０９、８１０に、スイッチ８２８が表示エレメント８１１、８１２、８１３、８１４、８１５に、スイッチ８２９が表示エレメント８１６、８１７、８１８、８１９、８２０に接続されている。
【０００３】
図９に示すように、従来例では発光表示器９０１内に配置された表示エレメント８０１〜８２０の面積は同一であり、定電流源８２１〜８２５は同一の電流を供給する。このため、すべての表示エレメントの電流密度が等しくなり、ほぼ等しい輝度が得られる。
各表示エレメントをオン・オフするために定電流源８２１〜８２５はスイッチング機能を有しており、それぞれの定電流源をオン・オフ出来る。一方、スイッチ８２６〜８２９は時分割で順次一つづつオンし、同時に複数のスイッチがオンする事はない。表示エレメント８０１を点灯する場合は、定電流源８２１とスイッチ８２６をオンする。同様に定電流源８２１〜８２５とスイッチ８２６〜８２９の組み合わせですべての表示エレメントを選択的に点灯する事が出来る。
【０００４】
以上のような構成により、非常に多数の発光エレメントを並べてドットマトリックス表示を行い、多様な表示を行う事が出来る。
【０００５】
【発明が解決しようとする課題】
小型・ローパワーが要求される腕時計などの表示器としてドットマトリックス表示を用いると、ドライバの消費電力及びチップサイズが大きくなり、また、細かなドットマトリックス表示を用いなければ美しい文字表示ができない。この場合、セグメント表示が有利であるが、各セグメントの面積を同一にする事が困難であり、このため同一電流値の定電流源で駆動すると、セグメントにより電流密度が変化し、輝度差が生じる。
【０００６】
特に、隣り合ったセグメント間の輝度差は数％の差でも気になる。このため、セグメント間の輝度補正を行なわないと表示品質が著しく低下して、特に高いファッション性が要求される腕時計等に用いる事ができない。
【０００７】
【課題を解決するための手段】
本発明の発光表示器駆動回路においては、上記課題を解決する手段として表示セグメントをドライブする定電流源であるＭＯＳ−ＦＥＴのゲート電圧により電流値を可変として、セグメント面積情報、あるいは発光特性の劣化情報などを用いて前記ゲート電圧を制御する。あるいは複数のＦＥＴのオン・オフの組み合わせで電流を制御する。これにより、各セグメントの輝度差を視覚上問題無いレベルまで補正できる。
【０００８】
【発明の実施の形態】
本発明による発光表示装置によれば、  発光面積が異なる複数の発光エレメントを有する発光表示器と、複数の発光エレメントそれぞれに電流を供給する定電流源と、複数のエレメントの面積に応じた電流を前記発光エレメントに供給する電流制御回路と、を有する構成としたので、複数のエレメントの発光輝度がほぼ等しくなるよう各発光エレメントに供給する電流を個別に補正することが可能になり、各表示エレメント間の輝度のバラツキを低減できる、という効果がある。
【０００９】
また、定電流源に定電流ＦＥＴを用いて、電流制御回路が定電流ＦＥＴのゲート電圧を制御することにより、複数のエレメントの面積に応じた電流を各発光エレメントに供給する構成とした。そのため、各表示エレメント間の輝度のバラツキを低減できる、という効果がある。また、駆動能力の異なる複数の定電流ＦＥＴを用いるこにより、更に細かい制御が可能になる。
【００１０】
さらに、複数のエレメントの面積情報が発光表示器の内部に組み込まれるように構成したため、電流制御回路が必要に応じて面積情報を読み出して複数のエレメントの発光輝度がほぼ一定になるように各発光エレメントに供給する電流を補正することが可能になる。ここで、定電流源に定電流ＦＥＴを用いている場合には、電流制御回路が必要に応じて面積情報を読み出して複数のエレメントの発光輝度がほぼ一定になるように定電流ＦＥＴのゲート電圧を補正することにより、各発光エレメントに供給する電流が制御される。そのため、各表示エレメント間の輝度のバラツキを精度良く低減できる、という効果がある。
【００１１】
さらに、発光特性の劣化を検出する劣化検出回路と、劣化検出回路から出力される劣化情報と複数のエレメントの面積情報とを演算する信号処理回路と、を備え、電流制御回路が信号処理回路の出力データに基づいて発光表示器の劣化による発光輝度低下を低減し、複数のエレメントの発光輝度がほぼ一定になるように各発光エレメントに供給する電流を補正する構成とした。ここで、定電流源に定電流ＦＥＴを用いている場合には、電流制御回路が定電流ＦＥＴのゲート電圧を補正することにより、各発光エレメントに供給する電流が制御される。このように、発光エレメントに供給する電流の補正が可能な構成としたため、表示エレメントに経時変化による劣化が発生しても、各表示エレメント間の輝度のバラツキを精度良く低減できる、という効果がある。
【００１２】
【実施例】
本発明の発光表示装置の概略構成を表すブロック図を図１に示す。表示エレメント６には定電流源４が接続され、この定電流源４の内部にはＰチャネルのＭＯＳ−ＦＥＴ５が設けられ、ＦＥＴ５の定電流特性により安定した電流が表示エレメントに供給される。このＦＥＴ５のゲートには電流制御回路３が接続されている。電流制御回路３はＦＥＴ５のオフ制御を行い、更に、信号処理回路２からのデータに基づいてＦＥＴ５の定電流値の制御を行う。信号処理回路２にはレジスタなどに保存されたセグメント面積データと、劣化検出回路１からの劣化データが供給され、これらのデータを用いてあらかじめ決められた演算処理を行う事により、表示エレメント６の発光エレメント間の輝度差や劣化による輝度低下を補正する事が可能になる。
【００１３】
劣化検出回路１は表示エレメント６の電圧−電流特性などの変化を測定する事により劣化の程度を推定し、これを補償するためのデータを発生する。
本発明に関わる発光表示器の表示部を図２に示す。発光表示パネル７には、比較的大きな８字形状の７セグメント表示要素８が左側に４桁、比較的小さな８字形状の７セグメント表示要素９が右側に２桁設けられている。この左側の４桁で時刻の時分を表示し、右側の２桁で秒の表示を行う時計表示用の発光表示パネルである。表示要素８を構成する７個のセグメント間にも面積に差があり、更に、比較的小さな表示要素９とも面積に差がある。少なくとも数種類の面積に合わせて、駆動電流を変えて駆動する必要がある。
【００１４】
本発明の駆動電流制御の具体例を説明する回路図を図３に示す。一つの表示エレメント６に三つの定電流ＦＥＴ１２、１３、１４が接続されている。これらのＦＥＴ１２、１３、１４のそれぞれの駆動能力を異ならせ、例えば、電流駆動能力を１対２対４とすることが考えられる。このように、電流駆動能力の異なる複数のＦＥＴのオンの組み合わせにより電流を細かく制御することができる。
【００１５】
電流制御回路１１の出力がＦＥＴ１２、１３、１４のゲートに加えられ、これらのＦＥＴ１２、１３、１４をオン／オフ制御している。さらに、電流制御回路１１に補正データ発生回路１０からのセグメント面積データなどを供給することにより、このデータに応じた電流制御が行なわれることとなる。このように、比較的簡単な構成の回路によりセグメント面積に応じた電流設定ができる。
【００１６】
図４に、本発明の別の実施例である駆動電流制御を説明する回路図を示す。一つの表示エレメント６を電流ドライブするＦＥＴ１６が設けられ、ＦＥＴ１６のゲートにはＦＥＴ１５のゲートとドレインが接続され、カレントミラー回路を構成している。ＦＥＴ１５に対してＦＥＴ１７、１８、１９が電流を供給するようになっており、これらのＦＥＴも前述のＦＥＴ１２、１３、１４と同様に、それぞれ１対２対４など駆動能力を変えている。電流制御回路１１は図３と同様にＦＥＴ１７、１８、１９をオン／オフ制御し、最終的にＦＥＴ１６の駆動電流値を制御している。また、補正データ発生回路１０も図３と同様なので説明を省略する。この回路においては、ＦＥＴ１５、ＦＥＴ１７、１８、１９は電流駆動能力の少ない小型のものを使用できる点で有利であり。また、ＦＥＴ１６の電流制御のリニアリティが高く、扱いやすい。
【００１７】
図５に、本発明の駆動電流制御の更に別の実施例を説明する回路図を示す。二つの表示エレメント２８と２９はそれぞれＦＥＴ２３とＦＥＴ２５で電流ドライブされている。これらのＦＥＴ２３とＦＥＴ２５のゲートにはそれぞれコンデンサ２２とコンデンサ２４が接続され、ゲート電圧を保持し、ＦＥＴ２３とＦＥＴ２５の電流をコントロールしている。更に、ＦＥＴ２３とＦＥＴ２５のゲートにはそれぞれスイッチ２６とスイッチ２７を通してＤ／Ａコンバータ２０の出力が接続される。補正制御回路２１がＤ／Ａコンバータ２０のデータ設定／制御及びスイッチ２６とスイッチ２７の制御を行なっている。補正制御回路２１は、二つの発光エレメント２８と２９の発光タイミングに合わせて、始めに表示エレメント２８の電流を設定する為のデータをＤ／Ａコンバータ２０に送り、Ｄ／Ａコンバータ２０が表示エレメント２８用の制御電圧を出力した後でスイッチ２６を閉じ、コンデンサ２２を短時間で制御電圧まで充電し、その後すぐにスイッチ２６を開く。コンデンサ２２はこの制御電圧を保持し、設定されたほぼ一定の電流を表示エレメント２８に供給する。補正制御回路２１はスイッチ２６を開いた後で次に表示エレメント２９の電流を設定する為のデータをＤ／Ａコンバータ２０に送り、Ｄ／Ａコンバータ２０が表示エレメント２９用の制御電圧を出力した後でスイッチ２７を閉じ、コンデンサ２４を充電し、その後スイッチ２７を開く。このような構成により、一つのＤ／Ａコンバータ２０で複数の定電流ＦＥＴの電流制御を行なう事ができ、回路規模の縮小が可能となる。
【００１８】
本発明の駆動電流制御の更に他の実施例である回路図を図６に示す。表示エレメント６はＦＥＴ３４で電流ドライブされ、ＦＥＴ３４のゲートとソース間にはコンデンサ３３とスイッチ３２が並列に設けられている。ＦＥＴ３４のゲートは更にスイッチ３６に接続され、スイッチ３６の他端はコンデンサ３１に接続されている。さらに、コンデンサ３１の他端はプラス電源に接続されている。コンデンサ３１とスイッチ３６の接続点と接地との間にはスイッチ３５が設けられている。スイッチ３２、スイッチ３５、スイッチ３６はスイッチ制御回路３０によりオン／オフ制御される。
【００１９】
初めに、スイッチ３２を短時間オンすることによりコンデンサ３３に残っている電荷を放電する。次に、スイッチ３５をオンしてコンデンサ３１を接地電位まで充電する。その後、スイッチ３５をオフし、スイッチ３６をオンする。これにより、コンデンサ３１の電荷の大部分がコンデンサ３３に移動し、その後スイッチ３６をオフする。コンデンサ３３の容量はコンデンサ３１の容量に比べて大きいので、コンデンサ３３の電位差増加は比較的少ない。スイッチ３２をオフしたまま以上のスイッチ３５、３６の制御を繰り返すと繰り返し回数に応じてコンデンサ３３の電位差及びＦＥＴ３４のゲート・ソース間電圧が増加する。これによりこれらの操作の回数で表示エレメント６に流す電流を制御できる。
【００２０】
以上説明した以外にも、表示エレメントに電流を供給するＦＥＴのゲートにコンデンサを並列接続し、抵抗を通して繰り返しパルスを供給する事により、パルスを抵抗とコンデンサで平滑して、ほぼ一定の電圧をＦＥＴのゲートに供給し、パルスのデューティ比により電流をコントロールする方法を用いる事も可能である。
【００２１】
また、定電流ＦＥＴのオフをゲート電圧で制御する替わりに直列に別のＦＥＴを設けて、このＦＥＴをオフする構成も可能である。
次に、表示エレメントの面積データの発生について説明する。データ発生の一つの手段として、表示エレメント面積に応じたデジタルデータを予めＲＯＭ（読み出し専用メモリー）に用意しておき、発光するエレメントに応じて面積データをＲＯＭから読み出して電流制御に用いる事ができる。ＲＯＭはプログラマブルな物でも良い。
【００２２】
また、別の手段による構成を図７に示す。図７による構成では、発光表示パネル内に表示エレメントとその表示エレメントの面積に対応した抵抗値を持つ抵抗を設けることにより、面積情報を読み出し可能にしている。さらに、表示エレメント４０、４２、４４、４６の面積に対応して、高抵抗値の抵抗３９、４１、４３、４５が設けられている。これらの抵抗は透明電導膜などで形成可能である。これらの素子はマトリックス状に接続されている。図７では、表示エレメント４０、抵抗３９、表示エレメント４２、抵抗４１が端子３７に接続され、表示エレメント４４、抵抗４３、表示エレメント４６、抵抗４５が端子３８に接続されている。それぞれの素子の反対側は抵抗３９、抵抗４３が端子４７に、表示エレメント４０、表示エレメント４４が端子４９に、抵抗４１、抵抗４５が端子５０に、表示エレメント４２、表示エレメント４６が端子４８に接続されている。
【００２３】
端子３７、３８、４８、４９の組み合わせにより表示エレメント４０、４２、４４、４６が選択的に点灯される。一方、端子３７、３８、４７、５０の組み合わせで抵抗３９、４１、４３、４５が選択される。
選択された抵抗は外部抵抗とで分圧させ、その電圧をＡ／Ｄ変換する事により読み取る。この測定は表示動作とは別に面積データ測定モードで行われ、パネル交換時など初期化を行った時に１回行われ、面積情報はメモリに保存される。
【００２４】
なお、抵抗３９、４１、４３、４５の値を小さくすると、端子３７、３８間でリーク電流が流れることとなり、非点灯の表示エレメントにも電流が流れて微発光してしまう。これを防止するため少なくとも数十ｋΩ以上の抵抗値が必要で、数百ｋΩ以上が望ましい。また、上記クロストークを低減するため抵抗のマトリックスにダイオードを直列に追加する事が望ましい。ダイオードとして、発光をマスクした小型発光ダイオードを用いる事が考えられる。
【００２５】
一方、抵抗値測定には表示エレメント４０、４２、４４、４６も影響する。この影響を低減するため、測定のために抵抗に加える電圧を低くする必要があり、１〜２Ｖ程度に制限する事が望ましい。
更に、各表示エレメントに一定電圧を加えて流れる電流を測定すれば、電流と面積がほぼ比例するため面積情報を読み出す事が可能である。また、各表示エレメントの静電容量成分を、交流インピーダンスあるいはＣＲ時定数を測定して求める事も可能である。
【００２６】
【発明の効果】
本発明の発光表示器駆動回路を用いる事により、美しい文字表示と低電力・ローコストが得られるセグメント表示でも、各セグメント間の輝度バラツキをほとんど気にならないレベルにまで低減する事ができる。このため、腕時計などの、小型・ローパワー・ローコスト・ファッション性が要求される製品に用いると製品としての完成度を高める事ができ、本発明を用いる事による効果は大きい。
【図面の簡単な説明】
【図１】本発明の発光表示器駆動回路のブロック図
【図２】図１の発光表示器駆動回路で駆動する発光表示器の平面図
【図３】本発明の駆動電流制御を説明するための回路図
【図４】本発明の別の駆動電流制御を説明するための回路図
【図５】本発明の更に別の駆動電流制御を説明するための回路図
【図６】本発明の更に別の駆動電流制御を説明するための回路図
【図７】本発明の電流補正データ入力の一例を説明する発光表示パネル内部回路図
【図８】従来例を示す回路図
【図９】従来例を示す発光表示器の平面図
【符号の説明】
１    劣化検出回路
２    信号処理回路
３    電流制御回路
４    定電流源
５    ＦＥＴ
６    表示エレメント
７    発光表示パネル
【図１】
0003616729.tif 000002
【図２】
0003616729.tif 000003
【図３】
0003616729.tif 000004
【図４】
0003616729.tif 000005
【図５】
0003616729.tif 000006
【図６】
0003616729.tif 000007
【図７】
0003616729.tif 000008
【図８】
0003616729.tif 000009
【図９】
0003616729.tif 000010