(57)【特許請求の範囲】
【請求項１】
複数のブロックに分割されたメモリセルアレイを有する半導体装置のリフレッシュ方法であって、
アドレス信号の変化を検出した信号である検出信号を発生する、検出信号発生ステップと、
前記検出信号にもとづいて、前記メモリセルアレイをリフレッシュする、リフレッシュステップと、
を有し、
前記半導体装置のメモリセルのデータの読み出しまたは書き込みが可能な状態であるオペレーション状態中の場合には、前記検出信号発生ステップにおける前記アドレス信号は、前記半導体装置のアドレス信号であって、
前記半導体装置のメモリセルのデータの読み出しまたは書き込みが不可能であり、かつ前記半導体装置および他の半導体装置を含むシステムは動作中である待機状態中の場合には、前記検出信号発生ステップにおける前記アドレス信号は、前記他の半導体装置のアドレス信号である、半導体装置のリフレッシュ方法。
【請求項２】
請求項１において、
前記検出信号発生ステップは、
前記オペレーション状態中、前記半導体装置のアドレス信号の変化を検出した信号である第１検出信号を発生する、第１検出信号発生ステップと、
前記待機状態中、前記他の半導体装置のアドレス信号の変化を検出した信号である第２検出信号を発生する、第２検出信号発生ステップと、
を備え、
前記リフレッシュステップは、
前記第１検出信号にもとづいて、前記複数のブロックのうち、前記メモリセルのデータの書き込みまたは読み込みをすべきブロック以外のブロックに対してリフレッシュする、第１リフレッシュステップと、
前記第２検出信号にもとづいて、前記複数のブロックに対してリフレッシュする、第２リフレッシュステップと、
を備える、半導体装置のリフレッシュ方法。
【請求項３】
請求項２において、
前記第１リフレッシュステップは、
前記第１検出信号にもとづいて、前記複数のブロックの各々に対してリフレッシュ要求を発生する、第１リフレッシュ要求ステップと、
前記第１リフレッシュ要求にもとづいて、前記複数のブロックのうち、前記メモリセルのデータの書き込みまたは読み込みをすべきブロック以外のブロックに対してリフレッシュを実施する、第１リフレッシュ実施ステップと、
を含む、半導体装置のリフレッシュ方法。
【請求項４】
請求項３において、
前記メモリセルのデータの書き込みまたは読み込みをすべきブロックに対してデータの書き込みまたは読み込みを実施する、外部アクセス実施ステップを備え、
前記第１検出信号にもとづいて、前記外部アクセス実施ステップと前記第１リフレッシュ実施ステップとを同期させる、半導体装置のリフレッシュ方法。
【請求項５】
請求項３または４において、
前記第１検出信号発生から次の第１検出信号発生までの期間中に、前記第１リフレッシュ実施ステップは終了する、半導体装置のリフレッシュ方法。
【請求項６】
請求項２〜５のいずれかにおいて、
前記第２検出信号は、前記半導体装置の待機状態中の一部の期間に、発生可能とする、半導体装置のリフレッシュ方法。
【請求項７】
複数のブロックに分割されたメモリセルアレイを有する半導体装置であって、
前記半導体装置のアドレス信号または他の半導体装置のアドレス信号が入力される、アドレスバッファと、
前記アドレスバッファから出力された前記アドレス信号が入力され、前記アドレス信号の変化を検出した信号である検出信号を発生する、検出信号発生回路と、
前記検出信号にもとづき、前記メモリセルアレイをリフレッシュする、リフレッシュ制御回路と、
リフレッシュタイミング信号を発生する、リフレッシュタイミング信号発生回路と、
前記リフレッシュタイミング信号が入力され、前記アドレスバッファにアドレスバッファ制御信号を出力する、アドレスバッファ制御回路と、
を備え、
前記アドレスバッファ制御信号は、
前記半導体装置のメモリセルのデータの読み出しまたは書き込みが不可能でかつ前記半導体装置を含むシステムは動作中である前記半導体装置の待機状態中であって、さらに前記リフレッシュタイミング信号がアクティブの場合、前記アドレスバッファが、前記他の半導体装置のアドレス信号を前記検出信号発生回路に出力可能になるように制御し、
前記待機状態中であって、さらに前記リフレッシュタイミング信号がノンアクティブの場合、前記アドレスバッファが、前記他の半導体装置のアドレス信号を前記検出信号発生回路に出力不可能になるように制御する、半導体装置。
【請求項８】
請求項７において、
前記リフレッシュ制御回路は、
前記複数のブロックの各々に対応して設けられ、前記検出信号にもとづいて、前記複数のブロックの各々に対してリフレッシュ要求信号を発生する、複数のリフレッシュ要求信号発生回路と、
前記複数のブロックの各々に対応して設けられ、前記リフレッシュ要求信号にもとづいて、前記複数のブロックのうち、前記前記メモリセルのデータの書き込みまたは読み込みをすべきブロック以外のブロックに対してリフレッシュ実施信号を発生する、複数のブロックコントロールと、
を含む、半導体装置。
【請求項９】
請求項８において、
前記複数のブロックコントロールのうち、前記前記半導体装置のメモリセルのデータの読み出しまたは書き込みすべきブロックに対応しているブロックコントロールは、前記前記半導体装置のメモリセルのデータの読み出しまたは書き込みすべきブロック対して外部アクセス実施信号を発生し、
前記複数のブロックコントロールは、前記検出信号にもとづき、前記外部アクセス実施信号の発生と前記リフレッシュ実施信号の発生とを同期させる、半導体装置。
【請求項１０】
請求項７〜９のいずれかにおいて、
前記前記半導体装置のメモリセルのデータの読み出しまたは書き込みすべきブロックを選択するためのブロック選択信号を、前記複数のブロックの各々に対応して発生する、ブロック選択信号発生回路を備え、
前記ブロック選択信号発生回路は、前記半導体装置の待機状態中、すべての前記ブロック選択信号をノンアクテッブにする、半導体装置。
【請求項１１】
請求項７〜１０のいずれかに記載の前記半導体装置と、
前記半導体装置のアドレス信号と、前記他の半導体装置のアドレス信号のバスラインが共通である前記他の半導体装置と、
を備える、メモリシステム。
【請求項１２】
請求項７〜１１のいずれかに記載の前記半導体装置を備える、電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リフレッシュによりデータを保持する半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器に関する。
【０００２】
【背景技術】
半導体メモリの一つに、ＶＳＲＡＭ（Ｖｉｒｔｕａｌｌｙ  Ｓｔａｔｉｃ  ＲＡＭ）がある。ＶＳＲＡＭのメモリセルは、ＤＲＡＭのメモリセルと同じであるが、ＶＳＲＡＭは、列アドレスと行アドレスとをマルチプレックスする必要がない。また、ユーザは、リフレッシュを考慮せずに、ＶＳＲＡＭを使用できる（リフレッシュの透過性）。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、リフレッシュによりデータを保持する半導体装置、そのリフレッシュ方法、メモリシステムおよび電子機器を提供することである。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置のリフレッシュ方法は、
複数のブロックに分割されたメモリセルアレイを有する半導体装置のリフレッシュ方法であって、
前記半導体装置をオペレーション状態にする、オペレーションステップと、
前記オペレーション状態中、前記半導体装置のアドレス信号の変化を検出した信号である第１検出信号を発生する、第１検出信号発生ステップと、
前記第１検出信号にもとづいて、前記複数のブロックのうち、外部アクセスすべきブロック以外のブロックに対してリフレッシュをする、第１リフレッシュステップと、
を備える。
【０００５】
本発明によれば、外部アクセスすべきブロックに対する外部アクセス中に、リフレッシュすべきブロックに対してリフレッシュをするので、半導体装置を効率的に動作させることができる。また、本発明によればクロックにもとづかないで、リフレッシュを行える。
【０００６】
第１検出信号には、例えば、ＡＴＤ（Ａｄｄｒｅｓｓ  Ｔｒａｎｓｉｔｉｏｎ  Ｄｅｔｅｃｔｏｒ：アドレス遷移検出）信号がある。ＡＴＤ信号については、［半導体装置の構成］の欄の（Ｆ）で詳細に説明している。
【０００７】
アドレス信号とは、例えば、半導体装置に入力される外部からのアドレス信号をそのまま、アドレス信号として用いてもよい。また、この外部からのアドレス信号をブロックアドレス信号、列アドレス信号、行アドレス信号に換え、これらの信号をアドレス信号にしてもよい。
【０００８】
外部アクセスすべきブロックの数は、一つ、または、それより多くすることができる。外部アクセスすべきブロックの数は、半導体装置の設計において任意に決めることができる。
【０００９】
ブロックに対してリフレッシュをするとは、例えば、ブロックのある行のメモリセルに対するリフレッシュを意味する。行は１行でもよいし、複数行でもよい。これらは、半導体装置の設計において任意に決めることができる。
【００１０】
外部アクセスとは、例えば、メモリセルへのデータの読み出しまたは書き込みを意味する。
【００１１】
（２）本発明に係る半導体装置のリフレッシュ方法は、以下のようにすることができる。
【００１２】
前記第１リフレッシュステップは、
前記第１検出信号にもとづいて、前記複数のブロックの各々に対してリフレッシュ要求を発生する、第１リフレッシュ要求ステップと、
前記第１リフレッシュ要求にもとづいて、前記複数のブロックのうち、前記外部アクセスすべきブロック以外のブロックに対してリフレッシュを実施する、第１リフレッシュ実施ステップと、
を含む。
【００１３】
（３）本発明に係る半導体装置のリフレッシュ方法は、以下のようにすることができる。
【００１４】
前記外部アクセスすべきブロックに対して外部アクセスを実施する、外部アクセス実施ステップを備え、
前記第１検出信号にもとづいて、前記外部アクセス実施ステップと前記第１リフレッシュ実施ステップとを同期させる。
【００１５】
これによれば、あるブロックに外部アクセスをしようとするとき、そのブロックではリフレッシュ中ということを防ぐことが可能となる。
【００１６】
（４）本発明に係る半導体装置のリフレッシュ方法は、以下のようにすることができる。
【００１７】
前記第１検出信号発生から次の第１検出信号発生までの期間中に、前記第１リフレッシュ実施ステップは終了する。
【００１８】
これによれば、あるブロックに対して外部アクセスをしようとするとき、そのブロックではリフレッシュ中ということはなく、外部アクセスが遅れることはない。
【００１９】
（５）本発明に係る半導体装置のリフレッシュ方法は、以下のようにすることができる。
【００２０】
前記半導体装置を待機状態にする、待機ステップと、
前記待機状態中、他の半導体装置のアドレス信号の変化を検出した信号である第２検出信号を発生する、第２検出信号発生ステップと、
前記第２検出信号にもとづいて、前記複数のブロックに対してリフレッシュを行う、第２リフレッシュステップと、
を備える。
【００２１】
これによれば、半導体装置が待機状態中でも、クロックを用いることなく、第２検出信号にもとづいて、前記複数のブロックに対してリフレッシュを行うことができる。
【００２２】
なお、第２検出信号には、例えば、第１検出信号が発生する回路に、他の半導体装置のアドレス信号を流すことにより発生する信号がある。よって、第１検出信号がＡＴＤ信号ならば、第２検出信号もＡＴＤ信号となる。
【００２３】
（６）本発明に係る半導体装置のリフレッシュ方法は、以下のようにすることができる。
【００２４】
前記第２検出信号は、前記半導体装置の待機状態中の一部の期間に、発生可能とする。
【００２５】
これによれば、前記半導体装置の待機状態中において、第２検出信号の発生回数を少なくできるので、半導体装置の低消費電力化ができる。
【００２６】
（７）本発明に係る半導体装置は、
複数のブロックに分割された、メモリセルアレイと、
アドレス信号の変化を検出した信号である検出信号を発生する、検出信号発生回路と、
前記検出信号にもとづき、前記複数のブロックのうち、前記外部アクセスすべきブロック以外のブロックに対してリフレッシュを行う、リフレッシュ制御回路と、
を備える。
【００２７】
本発明によれば、（１）で説明したことと同様のことが言える。なお、検出信号は、上記第１検出信号、第２検出信号と同じ意味である。また、検出信号発生回路には、例えば、ＡＴＤ信号発生回路がある。
【００２８】
（８）本発明に係る半導体装置は、以下のようにすることができる。
【００２９】
前記リフレッシュ制御回路は、
前記複数のブロックの各々に対応して設けられ、前記検出信号にもとづいて、前記複数のブロックの各々に対してリフレッシュ要求信号を発生する、複数のリフレッシュ要求信号発生回路と、
前記複数のブロックの各々に対応して設けられ、前記リフレッシュ要求信号にもとづいて、前記複数のブロックのうち、前記外部アクセスすべきブロック以外のブロックに対してリフレッシュ実施信号を発生する、複数のブロックコントロールと、
を含む。
【００３０】
（９）本発明に係る半導体装置は、以下のようにすることができる。
【００３１】
前記複数のブロックコントロールのうち、前記外部アクセスすべきブロックに対応しているブロックコントロールは、前記外部アクセスすべきブロック対して外部アクセス実施信号を発生し、
前記複数のブロックコントロールは、前記検出信号にもとづき、前記外部アクセス実施信号の発生と前記リフレッシュ実施信号の発生とを同期させる。
【００３２】
これによれば、（３）で説明したことと同様のことが言える。
【００３３】
（１０）本発明に係る半導体装置は、以下のようにすることができる。
【００３４】
前記半導体装置は、前記アドレス信号が入力される、アドレスバッファを備え、
前記半導体装置の待機状態中に、他の半導体装置のアドレス信号が、前記半導体装置に入力可能になるように前記アドレスバッファを制御する、アドレスバッファ制御回路を備える。
【００３５】
これによれば、（５）で説明したことと同様のことが言える。
【００３６】
（１１）本発明に係る半導体装置は、以下のようにすることができる。
【００３７】
リフレッシュタイミング信号を発生する、リフレッシュタイミング信号発生回路を備え、
前記複数のリフレッシュ要求信号発生回路の各々は、前記リフレッシュタイミング信号にもとづいて、各々に対応する前記複数のブロックに対して前記リフレッシュ要求信号を発生する。
【００３８】
（１２）本発明に係る半導体装置は、以下のようにすることができる。
【００３９】
前記半導体装置の待機状態中、前記アドレスバッファ制御回路は、ノンアクティブの前記リフレッシュタイミング信号にもとづき、前記他の半導体装置のアドレス信号が、前記半導体装置に入力不可能になるように、前記アドレスバッファを制御する。
【００４０】
これによれば、前記半導体装置の待機状態中において、検出信号の発生回数を少なくできるので、半導体装置の低消費電力化ができる。
【００４１】
（１３）本発明に係る半導体装置は、以下のようにすることができる。
【００４２】
前記外部アクセスすべきブロックを選択するためのブロック選択信号を、前記複数のブロックの各々に対応して発生する、ブロック選択信号発生回路を備え、
前記ブロック選択信号発生回路は、前記半導体装置の待機状態中、すべての前記ブロック選択信号をノンアクテッブにする。
【００４３】
これによれば、半導体装置の待機状態中、全てのブロックに対してリフレッシュ実施信号を発生させることができるので、全てのブロックに対してリフレッシュを行うことができる。
【００４４】
（１４）本発明に係るメモリシステムは、
上記（１０）〜（１３）のいずれかに記載の前記半導体装置と、
前記半導体装置と、前記アドレス信号のバスラインが共通である前記他の半導体装置と、
を備える。
【００４５】
本発明によれば、半導体装置の待機状態中でも、バスラインを介して、他の半導体装置のアドレス信号が半導体装置に入力可能である。このため、半導体装置の待機状態中でも、検出信号にもとづいて、半導体装置のリフレッシュを行おうことが可能である。
【００４６】
（１５）本発明に係る電子機器は、上記（７）〜（１３）のいずれかの半導体装置を備える。
【００４７】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面を用いて具体的に説明する。本実施形態は、ＶＳＲＡＭに本発明を適用したものである。
【００４８】
［半導体装置の構成］
まず、本実施形態の構成を説明する。図１は、本実施形態に係る半導体装置１の回路ブロック図である。以下、各ブロックについて説明する。
【００４９】
（Ａ）データ入出力バッファ１０には、１６ビットのデータ（Ｉ／Ｏ０〜Ｉ／Ｏ１５）が入出力される。
【００５０】
（Ｂ）メモリセルアレイ２０には、複数のメモリセルがアレイ状に配置されている。メモリセルは、ｎ型ＭＯＳトランジスタであるアクセストランジスタと、データを保持するキャパシタと、を含む。メモリセルアレイ２０は、四つのブロック２２、つまり、ブロック（０）２２Ａ、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄ、に分けられている。メモリセルアレイ２０が、例えば、１６Ｍビットとすると、各ブロック２２は、それぞれ、例えば、４Ｍビットとなる。なお、本発明においては、メモリセルアレイ２０は二以上のブロックに分割されていればよい。ブロックの個数は、奇数個、偶数個、いずれでもよい。
【００５１】
各ブロック２２は、それぞれ、複数のワード線と、これらのワード線と交差する複数のビット線対と、これらのワード線とこれらのビット線対との交点に対応して設けられた上記メモリセルと、を備える。ワード線は、それぞれ、ブロック２２の各行にあるメモリセルと対応している。つまり、あるワード線を選択することにより、そのワード線と対応する行のメモリセルが選択される。
【００５２】
各ブロック２２は、それぞれ、行デコーダ２４および列デコーダ２６を備える。行デコーダ２４により、上記ワード線が選択される。列デコーダ２６により、上記ビット線対が選択される。
【００５３】
（Ｃ）アドレスバッファ６０には、外部アクセス（例えば、読み出しまたは書き込み）のためのアドレス信号Ａ′０〜Ａ′１９が外部から入力される。アドレス信号Ａ′０、Ａ′１は、ブロックアドレス信号Ａ０、Ａ１に割り当てられる。つまり、ブロックアドレス信号Ａ０は、最下位のアドレス信号Ａ′０が割り当てられる。ブロックアドレス信号Ａ１は、最下位より一つ上のアドレス信号Ａ′１が割り当てられる。ブロックアドレス信号Ａ０、Ａ１をもとにして、外部アクセスされるメモリセルが配置されているブロック２２が選択される。
【００５４】
アドレス信号Ａ′２〜Ａ′７は、列アドレス信号Ａ２〜Ａ７に割り当てられる。列アドレス信号Ａ２〜Ａ７は、列デコーダ２６Ａ〜２６Ｄに入力する。列アドレス信号Ａ２〜Ａ７をもとにして、各ブロック２２の列アドレスが選択される。
【００５５】
アドレス信号Ａ′８〜Ａ′１９は、行アドレス信号Ａ８〜Ａ１９に割り当てられる。行アドレス信号Ａ８〜Ａ１９は、後で説明する行プリデコーダ３０Ａ〜３０Ｄに入力する。行アドレス信号Ａ８〜Ａ１９をもとにして、各ブロック２２の行アドレスが選択される。なお、ブロックアドレス信号、列アドレス信号、行アドレス信号の順番で、アドレス信号Ａ′０〜Ａ′１９が割り当てられているが、これと異なる順番でもよい。なお、アドレスバッファ６０については、［アドレスバッファおよびアドレスバッファ制御回路］の欄で詳細に説明する。
【００５６】
（Ｄ）アドレスバッファ制御回路１６０は、アドレスバッファ制御信号を出力する。アドレスバッファ制御信号は、アドレスバッファ６０に入力する。アドレスバッファ制御信号により、外部からのアドレス信号Ａ′０〜Ａ′１９がアドレスバッファ６０を介して半導体装置１に入力可能としたり、入力不可能とする制御をする。なお、アドレスバッファ制御回路１６０については、［アドレスバッファおよびアドレスバッファ制御回路］の欄で詳細に説明する。
【００５７】
（Ｅ）ブロック選択信号発生回路８０には、ブロックアドレス信号Ａ０、Ａ１が入力される。ブロック選択信号発生回路８０からは、ブロック（０）選択信号〜ブロック（３）選択信号が出力される。
【００５８】
ブロックアドレス信号（Ａ０、Ａ１）が、（Ｌレベル、Ｌレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（０）選択信号、および、Ｌレベルのブロック（１）〜（３）選択信号が出力される。Ｈレベルのブロック（０）選択信号をもとに、ブロック（０）２２Ａが選択される。
【００５９】
ブロックアドレス信号（Ａ０、Ａ１）が、（Ｈレベル、Ｌレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（１）選択信号、および、Ｌレベルのブロック（０）、（２）、（３）選択信号が出力される。Ｈレベルのブロック（１）選択信号をもとに、ブロック（１）２２Ｂが選択される。
【００６０】
ブロックアドレス信号（Ａ０、Ａ１）が、（Ｌレベル、Ｈレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（２）選択信号、および、Ｌレベルのブロック（０）、（１）、（３）選択信号が出力される。Ｈレベルのブロック（２）選択信号をもとに、ブロック（２）２２Ｃが選択される。
【００６１】
ブロックアドレス信号（Ａ０、Ａ１）が、（Ｈレベル、Ｈレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（３）選択信号、および、Ｌレベルのブロック（０）、（１）、（２）選択信号が出力される。Ｈレベルのブロック（３）選択信号をもとに、ブロック（３）２２Ｄが選択される。なお、ブロック選択信号発生回路８０については、［ブロック選択信号発生回路］の欄で詳細に説明する。
【００６２】
（Ｆ）ＡＴＤ（Ａｄｄｒｅｓｓ  Ｔｒａｎｓｉｔｉｏｎ  Ｄｅｔｅｃｔｏｒ：アドレス遷移検出）信号発生回路１５０には、アドレスバッファ６０から出力した、ブロックアドレス信号Ａ０、Ａ１、列アドレス信号Ａ２〜Ａ７、行アドレス信号Ａ８〜Ａ１９が入力する。ＡＴＤ信号発生回路１５０は、信号Ａ０〜Ａ１９の変化毎に、パルス状のＡＴＤ信号を発生する回路である。同じアドレスを選択し続けている間、ＡＴＤ信号は発生しない。ＡＴＤ信号は、メモリセルに外部アクセス（例えば、読み出しまたは書き込み）をする際の一連の動作、つまり、ワード線の選択、ビット線対の選択、データの読み出しまたは書き込み制御のトリガーとなる。本実施形態の特徴の一つとして、ＡＴＤ信号にもとづいて、メモリセルのリフレッシュをしている。なお、ＡＴＤ信号発生回路１５０については、［ＡＴＤ信号発生回路］の欄で詳細に説明する。
【００６３】
（Ｇ）ＲＦ（リフレッシュ）タイミング信号発生回路７０は、リング発振回路を含み、ＲＦ（リフレッシュ）タイミング信号を発生する。ＲＦタイミング信号発生回路７０は、定期的にＲＦタイミング信号をＨレベル（アクティブ）にする。このＨレベルのＲＦタイミング信号をもとに、次に述べるＲＦ（リフレッシュ）要求信号が定期的にＨレベル（アクティブ）にされる。
【００６４】
（Ｈ）ＲＦ（リフレッシュ）要求信号発生回路５０は、各ブロック２２に対応して設けられている。よって、本実施形態では、四つのＲＦ要求信号発生回路５０、つまり、ＲＦ要求信号（０）発生回路５０Ａ、ＲＦ要求信号（１）発生回路５０Ｂ、ＲＦ要求信号（２）発生回路５０Ｃ、ＲＦ要求信号（３）発生回路５０Ｄがある。
【００６５】
各ＲＦ要求信号発生回路５０には、ＲＦタイミング信号発生回路７０からのＲＦタイミング信号が入力される。ＲＦ要求信号発生回路５０からは、ＲＦ要求信号が出力される。つまり、ＲＦ要求信号（０）発生回路５０Ａからは、ＲＦ要求信号（０）が出力され、ＲＦ要求信号（１）発生回路５０Ｂからは、ＲＦ要求信号（１）が出力され、ＲＦ要求信号（２）発生回路５０Ｃからは、ＲＦ要求信号（２）が出力され、ＲＦ要求信号（３）発生回路５０Ｄからは、ＲＦ要求信号（３）が出力される。なお、ＲＦ要求信号発生回路５０については、［ＲＦ要求信号発生回路］の欄で詳細に説明する。
【００６６】
（Ｉ）ブロックコントロール４０は、各ブロック２２に対応して設けられている。よって、本実施形態では、四つのブロックコントロール４０、つまり、ブロック（０）コントロール４０Ａ、ブロック（１）コントロール４０Ｂ、ブロック（２）コントロール４０Ｃ、ブロック（３）コントロール４０Ｄを備える。ブロックコントロール４０Ａ〜４０Ｄには、それぞれに対応するＲＦ要求信号（０）〜ＲＦ要求信号（３）およびブロック（０）選択信号〜ブロック（３）選択信号が入力される。
【００６７】
ブロックコントロール４０Ａ〜４０Ｄは、それらに対応するブロック２２Ａ〜２２Ｄにおいて、外部アクセス実施またはリフレッシュ実施のコントロールをするものである。つまり、あるタイミングで、各ブロックコントロール４０には、それぞれに対応する、Ｈレベル（アクティブ）のＲＦ要求信号（０）〜ＲＦ要求信号（３）が入力される。そして、アクティブ（Ｈレベル）のブロック選択信号が入力された、いずれか一のブロックコントロール４０（例えば、ブロック（０）コントロール４０Ａ）からは、Ｈレベル（アクティブ）の外部アクセス実施信号が出力される。この外部アクセス実施信号をもとに、上記一のブロックコントロール４０と対応するブロック２２（例えば、ブロック（０）２２Ａ）において、該当するメモリセルで外部アクセスが行われる。
【００６８】
一方、残り全ての他のブロックコントロール４０（例えば、ブロック（１）コントロール４０Ｂ、ブロック（２）コントロール４０Ｃ、ブロック（３）コントロール４０Ｄ）には、Ｌレベル（ノンアクティブ）のブロック選択信号が入力されているので、これらのブロックコントロール４０からは、Ｈレベル（アクティブ）のリフレッシュ実施信号が出力される。これらのリフレッシュ実施信号をもとに、上記残り全ての他のブロックコントロール４０と対応するブロック２２（例えば、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄ）において、該当する行のメモリセルのリフレッシュが行われる。なお、ブロックコントロール４０については、［ブロックコントロール］の欄で詳細に説明する。
【００６９】
（Ｊ）ＲＦカウンタ１００は、通常のカウンタと同様の構成をしている。ＲＦカウンタ１００から、リフレッシュアドレス信号ＲＦＡ８〜ＲＦＡ１９が出力され、それらの信号は、行プリデコーダ３０Ａ〜３０Ｄに入力する。リフレッシュアドレス信号ＲＦＡ８〜ＲＦＡ１９をもとにして、各ブロック２２の各々に対してリフレッシュすべき行のメモリセルが選択される。
【００７０】
（Ｋ）行プリデコーダ３０Ａ〜３０Ｄは、それぞれに対応する行デコーダ２４Ａ〜２４Ｄに、ワード線を駆動するための信号を供給するものであり、以下のような動作をする。行プリデコーダ３０Ａ〜３０Ｄには、ＲＦカウンタ１００からのリフレッシュアドレス信号ＲＦＡ８〜ＲＦＡ１９および行アドレス信号Ａ８〜Ａ１９が入力されている。例えば、ブロック（０）２２Ａが外部アクセスすべきブロック２２のとき、行プリデコーダ３０Ａには、Ｈレベル（アクティブ）の外部アクセス実施信号（０）が入力し、行プリデコーダ３０Ｂ〜３０Ｄには、それぞれ、Ｈレベル（アクティブ）のＲＦ実施信号（１）〜（３）が入力される。これにより、行プリデコーダ３０Ａは、外部アクセスするメモリセルを選択するワード線を駆動するための信号を、行デコーダ２４Ａに供給する。一方、行プリデコーダ３０Ｂ〜３０Ｄは、リフレッシュする行のメモリセルを選択するワード線を駆動するための信号を、それぞれ、行デコーダ２４Ｂ〜２４Ｄに供給する。なお、行プリデコーダ３０Ａ〜３０Ｄについては、［行プリデコーダ］の欄で詳細に説明する。
【００７１】
（Ｌ）ＲＦカウンタコントロール９０には、ＲＦ要求信号発生回路５０からのＲＦ要求信号（０）〜ＲＦ要求信号（３）が入力される。ＲＦカウンタコントロール９０は、カウントアップ信号を出力する。カウントアップ信号はＲＦカウンタ１００に入力する。なお、ＲＦカウンタコントロール９０については、［ＲＦカウンタコントロール］の欄で詳細に説明する。
【００７２】
（Ｍ）半導体装置１は、ＣＳコントロール１１０、および、ＺＺコントロール１２０を備える。ＣＳコントロール１１０、ＺＺコントロール１２０の説明の前に、オペレーションおよびスタンバイについて説明する。半導体装置１には、オペレーション状態とスタンバイ状態とがある。オペレーション状態のときは、外部アクセスが可能となる。スタンバイ状態のときは、外部アクセスが不可能となる。なお、スタンバイ状態でもリフレッシュは行われる。
【００７３】
ＣＳコントロール１１０は、チップセレクト信号／ＣＳ′が外部から入力され、チップセレクト信号／ＣＳを出力する。ＺＺコントロール１２０は、スヌーズ信号／ＺＺ′が外部から入力され、スヌーズ信号／ＺＺを出力する。チップセレクト信号／ＣＳがＬレベルで、スヌーズ信号／ＺＺがＨレベルのとき、オペレーション状態となる。チップセレクト信号／ＣＳがＨレベルで、スヌーズ信号／ＺＺがＨレベルのとき、待機状態となる。チップセレクト信号／ＣＳがＨレベルで、スヌーズ信号／ＺＺがＬレベルのとき、パワーダウン状態となる。パワーダウン状態では、半導体装置１の消費電流が最少の状態となる。なお、待機状態とは、例えば、半導体装置１を含むシステムは動作中であるが、半導体装置１はチップセレクト信号／ＣＳにより選択されていない状態をいう。パワーダウン状態とは、例えば、半導体装置１を含むシステムが待機中である状態をいう。
【００７４】
（Ｎ）ＷＥコントロール１３０には、ライトイネーブル信号／ＷＥ′が外部から入力され、ライトイネーブル信号／ＷＥを出力する。ＷＥコントロール１３０については、［ＷＥコントロール］の欄で詳細に説明する。
【００７５】
（Ｏ）ＯＥコントロール１４０には、アウトプットイネーブル信号／ＯＥ′が外部から入力され、アウトプットイネーブル信号／ＯＥを出力する。
【００７６】
（Ｐ）半導体装置１は、例えば、携帯機器のような電子機器に応用することができる。図２は、携帯電話機のシステムの一部のブロック図である。ＶＳＲＡＭが半導体装置１である。ＣＰＵ、ＶＳＲＡＭ、フラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）は、アドレス信号Ａ′０〜Ａ′１９のバスラインにより、相互に接続されている。また、ＣＰＵ、ＶＳＲＡＭ、フラッシュメモリは、データ信号Ｉ／Ｏ０〜Ｉ／Ｏ１５のバスラインにより、相互に接続されている。さらに、ＣＰＵは、バスラインにより、キーボードおよびＬＣＤドライバと接続されている。ＬＣＤドライバは、バスラインにより、液晶表示部と接続されている。ＣＰＵ、ＶＳＲＡＭおよびフラッシュメモリでメモリシステムを構成している。
【００７７】
ＶＳＲＡＭ（半導体装置１）が、オペレーション状態のとき、ＣＰＵからＶＳＲＡＭに、ＶＳＲＡＭに外部アクセスするためのアドレス信号Ａ′０〜Ａ′１９が送られる。一方、ＶＳＲＡＭが、待機状態およびパワーダウン状態のとき、ＣＰＵからＶＳＲＡＭに、ＶＳＲＡＭに外部アクセスするためのアドレス信号Ａ′０〜Ａ′１９は送られない。
【００７８】
但し、ＶＳＲＡＭが待機状態中でも、フラッシュメモリがオペレーション状態中ならば、ＣＰＵからフラッシュメモリに、フラッシュメモリに外部アクセスするためのアドレス信号Ａ′０〜Ａ′１９が送られる。ＶＳＲＡＭとフラッシュメモリとは、共通のバスラインである。このため、フラッシュメモリに外部アクセスするためのアドレス信号Ａ′０〜Ａ′１９が、ＶＳＲＡＭにも入力される。これにより、ＶＳＲＡＭ（半導体装置１）が待機状態中であっても、ＡＴＤ信号が発生するので、ＡＴＤ信号にもとづいてリフレッシュを行うことができる。これは、本実施形態の特徴の一つであり、［半導体装置のリフレッシュ動作］の｛スタンバイ状態｝の欄で説明する。
【００７９】
［半導体装置のリフレッシュ動作］
半導体装置１の外部アクセス（例えば、データの読み出しおよび書き込み）は、通常のＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）と同じなので説明を省略する。半導体装置１のリフレッシュ動作について、オペレーション状態、待機状態、パワーダウン状態、に分けて、説明する。
【００８０】
｛オペレーション状態｝
図１および図３を用いて、半導体装置１のオペレーション状態中のリフレッシュ動作を説明する。図３は、半導体装置１のオペレーション状態を説明するためのタイミングチャートである。チップセレクト信号／ＣＳはＬレベルであり、かつ、スヌーズ信号／ＺＺはＨレベルであるので、オペレーション状態となっている。
【００８１】
アドレスとは、外部アクセスされるメモリセルのアドレスである。アドレスは、ブロックアドレス信号Ａ０、Ａ１、列アドレス信号Ａ２〜Ａ７、行アドレス信号Ａ８〜Ａ１９により特定される。アドレスの変化毎に、ＡＴＤ信号発生回路１５０は、パルス状のＡＴＤ信号を発生する。
【００８２】
ブロックアドレスとは、選択されるブロック２２（つまり、外部アクセスされるメモリセルが属するブロック２２）のアドレスである。例えば、アドレスＡはブロック（１）２２Ｂにあり、アドレスＢ、Ｃはブロック（０）２２Ａにあり、アドレスＤはブロック（２）２２Ｃにある。
【００８３】
さて、時刻ｔ０で、ＲＦタイミング信号がＨレベル（アクティブ）となる。ＲＦタイミング信号がＨレベルの状態で、最初のＡＴＤ信号（ｓ１）にもとづいて、ＲＦ要求信号（０）〜（３）がＨレベル（アクティブ）となる（時刻ｔ１）。この仕組みは、［ＲＦ要求信号発生回路］の｛オペレーション状態および待機状態のときの動作｝の欄で説明している。
【００８４】
時刻ｔ１では、ブロック（０）が選択されている。ＡＴＤ信号（ｓ１）およびブロック（０）の選択にもとづいて、ブロック（０）コントロール４０Ａから、Ｈレベル（アクティブ）の外部アクセス実施信号（０）が出力される。一方、残りのブロックコントロール４０から、ＡＴＤ信号（ｓ１）およびＲＦ要求信号（１）〜ＲＦ要求信号（３）にもとづいて、ＲＦ実施信号（１）〜（３）が出力される。これらの仕組みは、［ブロックコントロール］の欄で説明している。
【００８５】
時刻ｔ１後、外部アクセスすべきメモリセル（このメモリセルはブロック（０）に位置する）では、外部アクセス実施信号（０）により、外部アクセスがなされる。つまり、行デコーダ２４Ａと列デコーダ２６Ａとにより選択されたメモリセルにおいて、外部アクセス（例えば、書き込みまたは読み出し）動作がなされる。一方、残りのブロックでは、ＲＦ実施信号（１）〜（３）により、リフレッシュすべき行（例えば、第ｎ行）のメモリセルにおいて、リフレッシュがなされる。これらの仕組みは、［行プリデコーダ］の欄で説明している。
【００８６】
リフレッシュに必要な期間経過後、ＲＦ要求信号（１）〜（３）がＬレベル（ノンアクティブ）となる。これにより、ＲＦ実施信号（１）〜（３）がＬレベル（ノンアクティブ）となるので、リフレッシュが終了する（時刻ｔ２）。この仕組みは、［ブロックコントロール］の欄で説明している。
【００８７】
ブロックアドレスがブロック（０）の選択期間中、ブロック（０）２２Ａのリフレッシュすべき第ｎ行のメモリセルでは、リフレッシュが延期される。ブロックアドレスが、ブロック（０）から他のブロックに変わったとき、ブロック（０）のリフレッシュすべき第ｎ行のメモリセルでは、リフレッシュが行われる。これを詳細に説明する。時刻ｔ３（ＡＴＤ信号（ｓ２）発生）において、ブロックアドレスが、ブロック（０）２２Ａからブロック（２）２２Ｃに変わる。ＲＦ要求信号（０）は、Ｈレベル（アクティブ）状態なので、ＨレベルのＡＴＤ信号（ｓ２）およびＨレベルのＲＦ要求信号（０）にもとづいて、ブロック（０）コントロール４０Ａから、ＨレベルのＲＦ実施信号（０）が出力される。これにより、ブロック（０）２２Ａでは、ブロック（０）の選択期間に他の各ブロック２２でリフレッシュされた行と同じ行（第ｎ行）のメモリセルがリフレッシュされる。そして、リフレッシュに必要な期間経過後、ＲＦ要求信号（０）がＬレベルとなる。これにより、ＲＦ実施信号（０）がＬレベルとなるので、リフレッシュが終了する（時刻ｔ４）。そして、ＬレベルのＲＦ要求信号（０）〜（３）により、ＲＦタイミング信号発生回路７０がリセットされ、ＲＦタイミング信号がＬレベル（ノンアクティブ）になる。
【００８８】
以上により、オペレーション状態中における、ブロック（０）〜（３）の第ｎ行のワード線により選択されるメモリセルに対するリフレッシュが終了する。
【００８９】
なお、各ブロック２２の第ｎ行のワード線には、次の二つの意味があるが、本実施形態ではいずれでもよい。第１の意味は、各ブロック２２において、幾何学的位置が同じ位置にあるワード線である。第２の意味は、各ブロック２２において、アドレス空間上の同じ行、つまり、ブロックコントロール４０からみて同じ行にあるワード線である。第２の意味の場合、各ブロック２２の第ｎ行のワード線は、必ずしも、幾何学的位置が同じではない。
【００９０】
｛待機状態｝
次に、図１および図４を用いて、半導体装置１の待機状態中のリフレッシュ動作を説明する。図４は、半導体装置１の待機状態を説明するためのタイミングチャートである。チップセレクト信号／ＣＳはＨレベルであり、かつ、スヌーズ信号／ＺＺはＨレベルであるので、待機状態となっている。
【００９１】
図２に示すように、半導体装置１（ＶＳＲＡＭ）とフラッシュメモリとは、アドレス信号Ａ′０〜Ａ′１９のバスラインが共通である。従って、半導体装置１が待機状態であっても、フラッシュメモリがオペレーション状態中であれば、フラッシュメモリのアドレス信号が、アドレスバッファ６０を介して、半導体装置１に入力される。このため、図４に示すように、アドレスが選択されている。よって、半導体装置１が待機状態であっても、ＡＴＤ信号が発生するので、ＡＴＤ信号にもとづいて、各ブロック２２において、リフレッシュすべき行のメモリセルのリフレッシュを行うことができる。
【００９２】
但し、半導体装置１が待機状態のとき、ライトイネーブル（ＷＥ）およびアウトプットイネーブル（ＯＥ）を不可能なので、半導体装置１のメモリセルへの外部アクセスは禁止される。この仕組みは、［ＷＥコントロール］の欄で説明している。
【００９３】
さて、時刻ｔ１０で、ＲＦタイミング信号がＨレベルとなる。ＲＦタイミング信号がＨレベルの状態で、最初のＡＴＤ信号（ｓ４）にもとづいて、ＲＦ要求信号（０）〜（３）がＨレベルとなる（時刻ｔ１１）。この仕組みは、［ＲＦ要求信号発生回路］の｛オペレーション状態および待機状態のときの動作｝の欄で説明している。
【００９４】
待機状態では、いずれのブロック（０）〜（３）も選択されないので、ブロックコントロール４０から、ＨレベルのＲＦ実施信号（０）〜（３）が出力される。フラッシュメモリのアドレス信号がアドレスバッファ６０を介して半導体装置１に入力しているのに、このようにできる理由は、［ブロック選択信号発生回路］の欄で説明している。
【００９５】
時刻ｔ１１後、すべてのブロック２０において、リフレッシュすべき行のメモリセルで、リフレッシュがなされる。そして、リフレッシュに必要な期間経過後、ＲＦ要求信号（０）〜（３）がＬレベルとなる。これにより、ＲＦ実施信号（０）〜（３）がＬレベルとなるので、リフレッシュが終了する（時刻ｔ１２）。そして、ＲＦタイミング信号がＬレベルになる。これらの動作は、上記｛オペレーション状態｝の時刻ｔ１〜ｔ２の説明箇所と同じなので説明を省略する。
【００９６】
以上により、待機状態中における、ブロック（０）〜（３）のリフレッシュすべき行（例えば、第ｎ行）のワード線と接続されたメモリセルに対するリフレッシュが終了する。
【００９７】
ところで、本実施形態は、待機時において、ＲＦタイミング信号がＬレベルのとき、ＡＴＤ信号を発生しないようにしている。これにより、低消費電力化を図ることができる。この仕組みについては、［アドレスバッファおよびアドレスバッファ制御回路］の｛待機状態（ＲＦタイミング信号Ｌレベル）｝の欄で説明している。なお、本実施形態では、ＲＦタイミング信号がＬレベルのとき、ＡＴＤ信号が発生しないので、リフレッシュは行われない。しかしながら、ＲＦタイミング信号がＬレベルのときでも、ＡＴＤ信号を発生するようし、リフレッシュが行われるようにしてもよい。
【００９８】
｛パワーダウン状態｝
次に、図１および図５を用いて、半導体装置１のパワーダウン状態中のリフレッシュ動作を説明する。図５は、半導体装置１のパワーダウン状態を説明するためのタイミングチャートである。チップセレクト信号／ＣＳはＨレベルであり、かつ、スヌーズ信号／ＺＺはＬレベルであるので、パワーダウン状態となっている。
【００９９】
パワーダウン状態中、外部からアドレス信号が半導体装置１に入力しないので、ＡＴＤ信号が発生しない。このため、ＲＦタイミング信号の立ち上げをもとにして、リフレッシュを行っている。すなわち、時刻ｔ２０で、ＲＦタイミング信号がＨレベル（アクティブ）に立ち上がる。これにより、ＲＦ要求信号（０）〜（３）がＨレベル（アクティブ）となる。この仕組みは、［ＲＦ要求信号発生回路］の｛パワーダウン状態のときの動作｝の欄で説明している。この後の動作は、｛待機状態｝の時刻ｔ１１以後の説明と同じである。
【０１００】
以上が半導体装置１のリフレッシュ動作である。本実施形態では、リフレッシュ可能期間内（本実施形態において、リフレッシュ可能期間とは、あるリフレッシュ要求信号の立ち上げから始まり、次のリフレッシュ要求信号の立ち上げまでの期間である。リフレッシュ可能期間内でリフレッシュが行われる。図１５参照）に、各ブロック２２の第ｎ行のワード線で選択されるメモリセルにおいて、リフレッシュが行われ、次のリフレッシュ可能期間内に、各ブロック２２の第ｎ＋１行のワード線で選択されるメモリセルにおいて、リフレッシュが行われる。そして、最後の行（本実施形態では、第４０９５行）のワード線で選択されるメモリセルにおいて、リフレッシュが行われると、最初の行（第０行）のワード線で選択されるメモリセルにおいて、リフレッシュが行われる。以上の一連の動作が繰り返される。第ｎ行は、各ブロック２２の幾何学的に同じ位置にある場合でもよいし、同じ位置にない場合でもよい。
【０１０１】
ここで、本実施形態の主な効果を説明する。図３に示すように、本実施形態では、オペレーション状態中、ある一のブロック２２（例えば、ブロック（０）２２Ａ）で外部アクセス中に、そのブロック２２以外、残り全ての他のブロック２２（例えば、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄ）のリフレッシュすべき行のメモリセルのリフレッシュをするので、半導体装置１を効率的に動作させることができる。
【０１０２】
また、本実施形態では、ＡＴＤ信号またはＲＦタイミング信号にもとづき、ブロック２２のリフレッシュすべき行のメモリセルのリフレッシュを行っている。このため、リフレッシュのタイミングをとるためのクロックが不要となる。特に、外部クロックを用いて、リフレッシュのタイミングをとる場合、半導体装置１に新たに外部クロック端子を設ける必要がある。本実施形態では、この必要がないので、半導体装置１の入出力インターフェイス（例えば、アドレスバッファ６０、データ入出力バッファ１０、ＣＳコントロール１１０）を、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）と同じにすることができる。よって、半導体装置１をＳＲＡＭとみなして使用することができる。
【０１０３】
また、本実施形態では、ＡＴＤ信号にもとづいてリフレッシュする場合、あるＡＴＤ信号から次のＡＴＤ信号までの期間中（例えば、図３に示すＡＴＤ信号ｓ２発生からＡＴＤ信号ｓ３発生までの期間中）に、リフレッシュが開始されたブロック（図３で言えば、ブロック（０））については、この期間内にリフレッシュすべき行のメモリセルのリフレッシュを終えている。このため、外部アクセスすべきメモリセルのアドレスの選択期間（図３で言えば、Ｄの選択期間）が終わって、次の、外部アクセスすべきメモリセルのアドレスの選択期間（図３で言えば、Ｅの選択期間）になったとき、次の、外部アクセスすべきメモリセルでは、リフレッシュ中ということはなく、外部アクセスが遅れることはない。なお、この効果を達成するためには、外部からのアドレス信号Ａ′０〜Ａ′１９の周期（例えば、５０ｎｓ〜１００ｎｓ）をリフレッシュ実施信号がＨレベルの期間（例えば、２０ｎｓ〜４０ｎｓ）より長くすればよい。すなわち、リフレッシュの開始から終了までの期間は、ほぼ、リフレッシュ実施信号がＨレベルの期間と等しい。一方、外部からのアドレス信号は、所定の周期で半導体装置１に入力される。アドレス信号が変化しない場合（つまり、ある周期のアドレス信号と次の周期のアドレス信号とが同じ）、アドレスは変化しないので、ＡＴＤ信号が発生しない。このように、ＡＴＤ信号は、外部からのアドレス信号の周期に依存するので、外部からのアドレス信号の周期をリフレッシュ実施信号の発生期間より長くすればよい。
【０１０４】
また、本実施形態では、ブロック（０）２２Ａ〜ブロック（３）２２Ｄの選択は、ブロックアドレス信号Ａ０、Ａ１によりなされる。つまり、外部からのアドレス信号Ａ′０〜Ａ′１９のうち、下位を、ブロックアドレス信号に割り当てている。アドレス信号は下位になるほど、頻繁に変わるので、外部アクセスされるブロック２２は絶えず変わりやすい。したがって、このように、ブロックアドレス信号を割り当てると、あるブロック２２において、リフレッシュが延期され続けるのを防ぐことが可能となる。よって、全てのブロック２２でのリフレッシュの確実性を高めることができる。
【０１０５】
［アドレスバッファおよびアドレスバッファ制御回路］
次に、アドレスバッファ６０およびアドレスバッファ制御回路１６０について説明する。図６は、アドレスバッファ６０の回路ブロック図である。図７は、アドレスバッファ制御回路１６０の回路ブロック図である。
【０１０６】
図６に示すように、アドレスバッファ６０は、アドレス信号Ａ′０〜Ａ′１９に対応した数、つまり、２０個の入力制御部６４−０〜６４−１９を備える。入力制御部６４−０〜６４−１９には、それぞれに対応する、アドレス信号Ａ′０〜Ａ′１９が外部から入力され、それぞれに対応する信号Ａ０〜Ａ１９（ブロックアドレス信号、列アドレス信号、行アドレス信号）が出力される。また、アドレスバッファ６０には、アドレスバッファ制御回路１６０（図７）からのアドレスバッファ制御信号が入力される。
アドレスバッファ６０およびアドレスバッファ制御回路１６０の動作を半導体装置１のオペレーション状態、待機状態（ＲＦタイミング信号Ｈレベル）、待機状態（ＲＦタイミング信号Ｌレベル）、パワーダウン状態に分けて、説明する。
【０１０７】
｛オペレーション状態｝
オペレーション状態のとき、チップセレクト信号／ＣＳがＬレベルであり、スヌーズ信号／ＺＺがＨレベルである。図７に示すように、Ｌレベルのチップセレクト信号／ＣＳが、アドレスバッファ制御回路１６０に入力する。このＬレベルの信号は、インバータ１６７により反転され、Ｈレベルの信号となり、ＮＯＲゲート１６３の入力端子１６３ｂに入力される。これにより、ＮＯＲゲート１６３から出力されたＬレベルの信号は、ＮＡＮＤゲート１６１の入力端子１６１ｂに入力される。これにより、ＮＡＮＤゲート１６１はＨレベルの信号を出力し、このＨレベルの信号は、インバータ１６５により反転され、Ｌレベルの信号となる。このＬレベルの信号がアドレスバッファ制御信号となる。
【０１０８】
図６に示すように、Ｌレベルのアドレスバッファ制御信号がアドレスバッファ６０に入力し、各入力制御部６４−０〜６４−１９に入力する。このときの入力制御部６４−０〜６４−１９の動作について、入力制御部６４−０を例として説明する。Ｌレベルのアドレスバッファ制御信号は、入力制御部６４−０にあるｐＭＯＳ６１およびｎＭＯＳ６３のゲートに印加される。ｐＭＯＳ６１はＯＮし、ｎＭＯＳ６３はＯＦＦする。
【０１０９】
一方、外部からのアドレス信号Ａ０′は、入力制御部６４−０に配置され、ｐＭＯＳ６６とｎＭＯＳ６８からなるＣＭＯＳインバータに入力される。上記のとおり、ｐＭＯＳ６１はＯＮ、ｎＭＯＳ６３はＯＦＦである。このため、アドレス信号Ａ０′は、ＣＭＯＳインバータにより反転し、さらにインバータ６５により反転し、ブロックアドレス信号Ａ０として、アドレスバッファ６０から出力される。つまり、外部からのアドレス信号Ａ０′が半導体装置１に入力され、ブロックアドレス信号Ａ０として割り当てられる。入力制御部６４−１〜６４−１９も、入力制御部６４−０と同様の構成および動作をする。
【０１１０】
｛待機状態（ＲＦタイミング信号Ｈレベル）｝
待機状態のとき、チップセレクト信号／ＣＳがＨレベルであり、スヌーズ信号／ＺＺがＨレベルである。図７に示すように、ＨレベルのＲＦタイミング信号がアドレスバッファ制御回路１６０に入力する。このＨレベルの信号は、ＮＯＲゲート１６３の入力端子１６３ｂに入力される。これにより、ＮＯＲゲート１６３からは、Ｌレベルの信号が出力される。この後は、上記｛オペレーション状態｝と同じようにして、外部からのアドレス信号Ａ０′が半導体装置１に入力され、ブロックアドレス信号Ａ０として割り当てられる。但し、アドレス信号Ａ′０〜Ａ′１９は、図２に示すフラッシュメモリのアドレス信号なので、半導体装置１のメモリセルアレイ２０のメモリセルでは外部アクセスされない。本実施形態では、半導体装置１の待機状態中、フラッシュメモリのアドレス信号により、ＡＴＤ信号を発生させ、ＡＴＤ信号をもとにしてリフレッシュするのである。フラッシュメモリ以外にこのような使用をできるメモリとしては、例えば、ＳＲＡＭ、他のＶＳＲＡＭがある。
【０１１１】
｛待機状態（ＲＦタイミング信号Ｌレベル）｝
図７に示すように、Ｈレベルのチップセレクト信号／ＣＳがアドレスバッファ制御回路１６０に入力している。このＨレベルの信号は、インバータ１６７により反転され、Ｈレベルとなり、ＮＯＲゲート１６３の入力端子１６３ａに入力される。また、ＬレベルのＲＦタイミング信号がアドレスバッファ制御回路１６０に入力し、ＮＯＲゲート１６３の入力端子１６３ｂに入力する。
【０１１２】
これらにより、ＮＯＲゲート１６３から出力されたＨレベルの信号は、ＮＡＮＤゲート１６１の入力端子１６１ｂに入力する。ＮＡＮＤゲート１６１の入力端子１６１ａには、Ｈレベルのスヌーズ信号／ＺＺが入力されているので、ＮＡＮＤゲート１６１からはＬレベルの信号が出力される。このＬレベルの信号はインバータ１６５により反転され、Ｈレベルの信号となる。このＨレベルの信号がアドレスバッファ制御信号となる。
【０１１３】
図６に示すように、Ｈレベルのアドレスバッファ制御信号は、ｐＭＯＳ６１およびｎＭＯＳ６３のゲートに印加される。ｐＭＯＳ６１はＯＦＦし、ｎＭＯＳ６３はＯＮする。これにより、外部からのアドレス信号Ａ′０が、Ｌレベル、Ｈレベル、いずれでも、ＣＭＯＳインバータ（ｐＭＯＳ６６、ｎＭＯＳ６８）からは、常に、Ｌレベルの信号が出力される。つまり、外部からのアドレス信号Ａ′が半導体装置１に入力するのを禁止する。よって、ＲＦタイミング信号がＬのとき、ＡＴＤ信号が発生しないので、半導体装置１の低消費電力化を図れる。なお、上記のように、ＲＦタイミング信号がＨレベルのとき、ＡＴＤ信号が発生するので、待機状態中であって、ＨレベルのＲＦタイミング信号の期間が、ＡＴＤ信号の発生可能期間となる。
【０１１４】
｛パワーダウン状態｝
パワーダウン状態のとき、本実施形態では外部からのアドレス信号が存在しないので、アドレスバッファ６０には、外部からのアドレス信号が入力することはない。なお、パワーダウン状態のとき、外部からのアドレス信号が存在する場合、アドレスが変化してもＡＴＤ信号を発生させないように、アドレスバッファ制御回路１６０で制御してもよい。
【０１１５】
［ＡＴＤ信号発生回路］
次に、ＡＴＤ信号発生回路１５０について説明する。図８は、ＡＴＤ信号発生回路１５０の回路ブロック図である。図８に示すように、ＡＴＤ信号発生回路１５０は、ＮＯＲゲート１５２、および、信号（ブロックアドレス信号、列アドレス信号、行アドレス信号）Ａ０〜Ａ１９に対応した数、つまり、２０個の信号変化検出部１５２−０〜１５２−１９を備える。信号変化検出部１５２−０〜１５２−１９には、それぞれに対応する、信号Ａ０〜Ａ１９がアドレスバッファ６０（図１）から入力される。信号Ａ０〜Ａ１９のうち、少なくともいずれか一つがＬレベルからＨレベル、または、その逆になったとき（つまり、アドレスの変化）、ＡＴＤ信号発生回路１５０から、パルス状のＡＴＤ信号が出力される。
【０１１６】
信号変化検出部１５２−０〜１５２−１９の回路構成について、信号変化検出部１５２−０を用いて説明する。信号変化検出部１５２−０に入力される信号Ａ０が、ＨレベルからＬレベルに変化したり、ＬレベルからＨレベルに変化すると、信号変化検出部１５２−０は、パルス状のＡＴＤＡ０信号を出力する。信号Ａ０が、例えば、Ｈレベルを初期状態とし、信号Ａ０がＨレベルからＬレベルに変化したとする。
【０１１７】
信号変化検出部１５２−０には、Ｈレベルの信号Ａ０が入力している。このＨレベルの信号Ａ０は、ＮＡＮＤゲート１５１の入力端子１５１ａに入力される。また、このＨレベルの信号Ａ０は、遅延回路１５７を通り、インバータ１５９により反転され、Ｌレベルの信号となり、ＮＡＮＤゲート１５１の入力端子１５１ｂに入力される。これらにより、ＮＡＮＤゲート１５１から出力されたＨレベルの信号は、ＮＡＮＤゲート１５５の入力端子１５５ａに入力される。
【０１１８】
一方、上記Ｈレベルの信号Ａ０は、インバータ１５４により反転され、Ｌレベルの信号となり、ＮＡＮＤゲート１５３の入力端子１５３ａに入力される。また、上記Ｈレベルの信号Ａ０は、インバータ１５４により反転され、Ｌレベルの信号となり、遅延回路１５６を通り、インバータ１５８により反転され、Ｈレベルの信号となり、ＮＡＮＤゲート１５３の入力端子１５３ｂに入力される。これらにより、ＮＡＮＤゲート１５３から出力されたＨレベルの信号は、ＮＡＮＤゲート１５５の入力端子１５５ｂに入力される。
【０１１９】
以上により、ＮＡＮＤゲート１５５から出力される信号は、Ｌレベルとなり、ＡＴＤＡ０信号は発生しない。
【０１２０】
上記状態において、信号Ａ０が、例えば、ＨレベルからＬレベルに変化したとする。Ｌレベルの信号Ａ０により、入力端子１５１ａに入力する信号は、ＨレベルからＬレベルに変化する。よって、ＮＡＮＤゲート１５１から出力される信号はＨレベルのままである。
【０１２１】
一方、上記Ｌレベルの信号Ａ０により、入力端子１５３ａに入力する信号は、ＬレベルからＨレベルに変化する。入力端子１５３ｂには遅延回路１５６が接続されているので、入力端子１５３ｂに入力されている信号は、まだ、Ｈレベルである。これらにより、ＮＡＮＤゲート１５３からは出力される信号はＨレベルからＬレベルに変化する。従って、ＮＡＮＤゲート１５５からは、ＡＴＤＡ０信号（Ｈレベル）が出力される。
【０１２２】
入力端子１５３ｂに入力している信号は、一定期間経過後、ＨレベルからＬレベルになる。なぜなら、上記ＬレベルのＡ０信号は、インバータ１５４で反転され、遅延回路１５６を通り、インバータ１５８で反転され、入力端子１５３ｂに入力するからである。入力端子１５３ｂに入力している信号が、ＨレベルからＬレベルに変化することにより、ＮＡＮＤゲート１５３から出力される信号は、ＬレベルからＨレベルとなる。よって、一定期間経過後、ＡＴＤＡ０信号（Ｈレベル）の出力が停止する。
【０１２３】
信号変化検出部１５２−１〜１５２−１９の回路構成も信号変化検出部１５２−０の回路構成と同じであり、それぞれに入力される信号Ａ１〜Ａ１９が、ＨレベルからＬレベルに変化したり、ＬレベルからＨレベルに変化すると、信号変化検出部１５２−１〜１５２−１９は、それぞれ、パルス状のＡＴＤＡ１〜ＡＴＤＡ１９信号を出力する。
【０１２４】
パルス状のＡＴＤＡ０〜ＡＴＤＡ１９信号のうち、少なくともいずれか一つが発生したとき、ＮＯＲゲート１５２からパルス状の信号が出力される。この信号がＡＴＤ信号発生回路１５０の出力されるパルス状のＡＴＤ信号となる。
【０１２５】
［ブロック選択信号発生回路］
次に、ブロック選択信号発生回路８０について、図９を用いて詳細に説明する。図９は、ブロック選択信号発生回路８０の回路ブロック図である。ブロック選択信号発生回路８０には、チップセレクト信号／ＣＳ、ブロックアドレス信号Ａ０、Ａ１が入力される。ブロック選択信号発生回路８０からは、ブロック（０）選択信号〜ブロック（３）選択信号が出力される。ブロック選択信号発生回路８０は、次の（Ａ）〜（Ｅ）になるように、その論理回路が構成されている。
【０１２６】
（Ａ）チップセレクト信号／ＣＳがＬレベル、ブロックアドレス信号（Ａ０、Ａ１）が、（Ｌレベル、Ｌレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（０）選択信号が出力され、かつ、Ｌレベル（ノンアクティブ）のブロック（１）選択信号、ブロック（２）選択信号、ブロック（３）選択信号が出力される。
【０１２７】
（Ｂ）チップセレクト信号／ＣＳがＬレベル、ブロックアドレス信号（Ａ０、Ａ１）が、（Ｈレベル、Ｌレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（１）選択信号が出力され、かつ、Ｌレベル（ノンアクティブ）のブロック（０）選択信号、ブロック（２）選択信号、ブロック（３）選択信号が出力される。
【０１２８】
（Ｃ）チップセレクト信号／ＣＳがＬレベル、ブロックアドレス信号（Ａ０、Ａ１）が、（Ｌレベル、Ｈレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（２）選択信号が出力され、かつ、Ｌレベル（ノンアクティブ）のブロック（０）選択信号、ブロック（１）選択信号、ブロック（３）選択信号が出力される。
【０１２９】
（Ｄ）チップセレクト信号／ＣＳがＬレベル、ブロックアドレス信号（Ａ０、Ａ１）が、（Ｈレベル、Ｈレベル）のとき、ブロック選択信号発生回路８０から、Ｈレベル（アクティブ）のブロック（３）選択信号が出力され、かつ、Ｌレベル（ノンアクティブ）のブロック（０）選択信号、ブロック（１）選択信号、ブロック（２）選択信号が出力される。
【０１３０】
（Ｅ）チップセレクト信号／ＣＳがＨレベルのとき、ブロック選択信号発生回路８０から、Ｌレベル（ノンアクティブ）のブロック（０）選択信号、ブロック（１）選択信号、ブロック（２）選択信号、ブロック（３）選択信号が出力される。
【０１３１】
なお、待機状態中、ＡＴＤ信号を発生させるために、フラッシュメモリのアドレス信号がアドレスバッファ６０を介して半導体装置１に入力している。待機状態では、チップセレクト信号／ＣＳがＨレベルである。よって、いずれのブロック（０）〜（３）も選択されないで、ブロック選択信号発生回路８０からは、Ｌレベル（ノンアクティブ）のブロック（０）選択信号〜ブロック（３）選択信号が出力される。この結果、ブロックコントロール４０から、Ｈレベル（アクティブ）のＲＦ実施信号（０）〜（３）が出力されるので、全てのブロック２２において、リフレッシュすべき行のメモリセルのリフレッシュが行われる。
【０１３２】
［ブロックコントロール］
次に、ブロックコントロール４０について、ブロック（０）コントロール４０Ａを例として詳細に説明する。図１０は、ブロック（０）コントロール４０Ａおよびこれに関連する回路の回路ブロック図である。ブロック（０）コントロール４０Ａは、外部アクセス実施信号（０）発生回路４２、ＲＦ実施信号（０）発生回路４４、遅延回路４６、ＡＮＤゲート４８およびインバータ４９を備える。
【０１３３】
ブロック（０）２２Ａが選択される（外部アクセスされる）場合の動作を説明する。この場合、Ｈレベル（アクテッブ）のブロック（０）選択信号、および、Ｈレベル（アクテッブ）のＲＦ要求信号（０）が、ブロック（０）コントロール４０Ａに入力される。
【０１３４】
これにより、ＡＮＤゲート４８には、Ｈレベルのブロック（０）選択信号およびＨレベルのＲＦ要求信号（０）が入力される。これにより、ＡＮＤゲート４８からは、Ｌレベルの信号が出力され、このＬレベルの信号はＲＦ実施信号（０）発生回路４４に入力される。
【０１３５】
一方、外部アクセス実施信号（０）発生回路４２には、Ｈレベルのブロック（０）選択信号が入力される。
【０１３６】
ＡＴＤ信号発生回路１５０からのＡＴＤ信号は、外部アクセス実施信号（０）発生回路４２およびＲＦ要求信号（０）発生回路５０に入力する。外部アクセス実施信号（０）発生回路４２には、Ｈレベルのブロック（０）選択信号が入力されているので、ＡＴＤ信号にもとづいて、外部アクセス実施信号（０）発生回路４２からＨレベル（アクティブ）の外部アクセス実施信号（０）が出力される。なお、ＲＦ実施信号（０）発生回路４４には、ＡＮＤゲート４８からのＬレベルの信号が入力されているので、ＲＦ実施信号（０）発生回路４４からは、Ｌレベル（ノンアクティブ）のＲＦ実施信号（０）が出力される。Ｈレベルの外部アクセス実施信号（０）が、ブロック（０）コントロール４０Ａの出力信号となる。
【０１３７】
次に、ブロック（０）２２Ａが選択されない（外部アクセスされない）場合の動作を説明する。Ｌレベル（ノンアクテッブ）のブロック（０）選択信号、および、Ｈレベル（アクテッブ）のＲＦ要求信号（０）が、ブロック（０）コントロール４０Ａに入力される。
【０１３８】
これにより、ＡＮＤゲート４８には、Ｌレベルのブロック（０）選択信号およびＨレベルのＲＦ要求信号（０）が入力される。これにより、ＡＮＤゲート４８からはＨレベルの信号が出力され、このＨレベルの信号はＲＦ実施信号（０）発生回路４４に入力される。
【０１３９】
一方、外部アクセス実施信号（０）発生回路４２には、Ｌレベルのブロック（０）選択信号が入力される。
【０１４０】
ＡＴＤ信号発生回路１５０からのＡＴＤ信号は、外部アクセス実施信号（０）発生回路４２およびＲＦ要求信号（０）発生回路５０に入力する。ＲＦ実施信号（０）発生回路４４には、ＡＮＤゲート４８からのＨレベルの信号が入力されているので、ＡＴＤ信号にもとづいて、ＲＦ実施信号（０）発生回路４４からＨレベル（アクティブ）のＲＦ実施信号（０）が出力される。なお、外部アクセス実施信号（０）発生回路４２には、Ｌレベルのブロック（０）選択信号が入力されているので、外部アクセス実施信号（０）発生回路４２からは、Ｌレベル（ノンアクティブ）の外部アクセス実施信号（０）が出力される。Ｈレベル（アクティブ）のＲＦ実施信号（０）が、ブロック（０）コントロール４０Ａの出力信号となる。
【０１４１】
なお、ＲＦ実施信号（０）は、遅延回路４６にも入力されている。よって、ＨレベルのＲＦ実施信号（０）は、遅延回路４６に入力される。遅延回路４６は、リフレッシュに必要な時間（例えば、２０ｎｓ〜４０ｎｓ）後、Ｈレベルのリセット信号を出力する。このリセット信号はインバータ４９で反転され、Ｌレベルのリセット信号となり、ＲＦ要求信号（０）発生回路５０Ａのリセット（／Ｒ）に入力される。この結果、ＲＦ要求信号（０）がＬレベル（ノンアクティブ）となる。これにより、ＲＦ実施信号（０）がＬレベル（ノンアクティブ）となるので、リフレッシュが終了する。
【０１４２】
他のブロックコントロール４０Ｂ〜４０Ｄも、ブロック（０）コントロール４０Ａと同様の構成をし、同様の動作をする。以上のように、本実施形態では、オペレーション状態中、ＡＴＤ信号にもとづいて、あるブロックコントロール４０からの外部アクセス実施信号の発生（Ｈレベル）と、残り全ての他のブロックコントロール４０からのＲＦ実施信号の発生（Ｈレベル）と、を同期させている。
【０１４３】
［ＲＦ要求信号発生回路］
図１１は、ＲＦ要求信号発生回路５０の回路ブロック図である。ＲＦ要求信号発生回路５０には、ＡＴＤ信号発生回路１５０からのＡＴＤ信号、ＺＺコントロール１２０からのスヌーズ信号／ＺＺ、ＲＦタイミング信号発生回路７０からのＲＦタイミング信号、ブロックコントロール４０からのリセット信号が、それぞれ、入力される。そして、ＲＦ要求信号発生回路５０からは、ＲＦ要求信号が出力される。ＲＦ要求信号発生回路５０の具体的動作について説明する。
【０１４４】
｛オペレーション状態および待機状態のときの動作｝
半導体装置１のオペレーション状態中および待機状態中では、Ｈレベルのスヌーズ信号／ＺＺがＮＡＮＤゲート５５の入力端子５５ｂに入力している。そして、ＨレベルのＲＦタイミング信号が、ＮＡＮＤゲート５３の入力端子５３ｂに入力した状態で、ＲＦ要求信号発生回路５０にＡＴＤ信号（Ｈレベル）が入力すると、ＡＴＤ信号（Ｈレベル）がインバータ５７により反転され、Ｌレベルとなり、このＬレベル信号がＮＡＮＤゲート５５の入力端子５５ａに入力する。これにより、ＮＡＮＤゲート５５から出力されたＨレベルの信号が、ＮＡＮＤゲート５３の入力端子５３ａに入力する。
【０１４５】
入力端子５３ａ、５３ｂには、Ｈレベルの信号が入力されているので、ＮＡＮＤゲート５３からはＬレベルの信号が出力され、このＬレベル信号は、フリップフロップ５１の／Ｓ入力に入力される。これにより、フリップフロップ５１がセットされる。以上のようして、ＲＦ要求信号（０）〜（３）がＨレベル（アクティブ）となる。
【０１４６】
｛パワーダウン状態のときの動作｝
半導体装置１のパワーダウン状態中、Ｌレベルのスヌーズ信号／ＺＺがＮＡＮＤゲート５５の入力端子５５ｂに入力している。これにより、ＮＡＮＤゲート５５からは、Ｈレベルの信号が出力される。このＨレベルの信号は、ＮＡＮＤゲート５３の入力端子５３ａに入力される。この状態で、ＨレベルのＲＦタイミング信号がＮＡＮＤゲート５３の入力端子５３ｂに入力すると、ＮＡＮＤゲート５３からはＬレベルの信号が出力される。このＬレベル信号は、フリップフロップ５１の／Ｓ入力に入力される。これにより、フリップフロップ５１がセットされ、フリップフロップ５１から、ＨレベルのＲＦ要求信号が出力される。以上のようして、ＲＦ要求信号（０）〜（３）がＨレベル（アクティブ）となる。
【０１４７】
一方、ＬレベルのＲＦタイミング信号がＮＡＮＤゲート５３の入力端子５３ｂに入力すると、ＮＡＮＤゲート５３からはＨレベルの信号が出力される。このＨレベル信号は、フリップフロップ５１の／Ｓ入力に入力されるので、フリップフロップ５１はセットされない。よって、ＲＦタイミング信号がＬレベルのとき、ＲＦ要求信号（０）〜（３）がＬレベル（ノンアクティブ）となる。
【０１４８】
［行プリデコーダ］
次に、行プリデコーダ３０Ａ〜３０Ｄについて、行プリデコーダ３０Ａを例として詳細に説明する。図１２は、行プリデコーダ３０Ａおよびこれに関連する回路の回路ブロック図である。行プリデコーダ３０Ａは、行アドレス信号Ａ８〜Ａ１９に対応した数、つまり、１２個の選択部３２−１〜３２−１２を備える。選択部３２−１〜３２−１２は、それぞれ、行アドレス信号またはリフレッシュアドレス信号の選択をする。
【０１４９】
選択部３２−１〜３２−１２は、それぞれ、スイッチ＆ラッチ回路３４、３６および判定回路３８を備える。スイッチ＆ラッチ回路３４には、行アドレス信号（選択部３２−１でいうと行アドレス信号Ａ８）が入力する。スイッチ＆ラッチ回路３６には、ＲＦカウンタ１００からのリフレッシュアドレス信号（選択部３２−１でいうとリフレッシュアドレス信号ＲＦＡ８）が入力する。
【０１５０】
判定回路３８には、ブロック（０）コントロール４０Ａ（図１）からの信号、つまり、Ｈレベルの外部アクセス実施信号（０）、または、ＨレベルのＲＦ実施信号（０）のいずれかが入力される。判定回路３８に、Ｈレベルの外部アクセス実施信号（０）が入力したことを、判定回路３８が判定したとき、判定回路３８は、行アドレスラッチ信号を出力する。行アドレスラッチ信号は、スイッチ＆ラッチ回路３４に入力するので、スイッチ＆ラッチ回路３４には、行アドレス信号がラッチされ、出力される。これにより、行プリデコーダ３０Ａは、行アドレス信号Ａ８〜Ａ１９を出力する。これは、外部アクセスすべきメモリセルを選択するワード線を駆動するための信号である。この駆動信号は、行デコーダ２４Ａに入力される。この駆動信号をもとに、行デコーダ２４Ａは、外部アクセスすべきメモリセルが属する行のワード線を選択する。
【０１５１】
一方、判定回路３８に、ＨレベルのＲＦ実施信号（０）が入力したことを、判定回路３８が判定したとき、判定回路３８は、ＲＦアドレスラッチ信号を出力する。ＲＦアドレスラッチ信号は、スイッチ＆ラッチ回路３６に入力するので、スイッチ＆ラッチ回路３６には、リフレッシュアドレス信号がラッチされ、出力される。これにより、行プリデコーダ３０Ａは、リフレッシュアドレス信号ＲＦＡ８〜ＲＦＡ１９を出力する。これは、リフレッシュすべき行のメモリセルを選択するワード線を駆動するための信号である。この駆動信号は、行デコーダ２４Ａに入力される。この駆動信号をもとに、行デコーダ２４Ａは、リフレッシュすべき行のワード線を選択する。
【０１５２】
行プリデコーダ３０Ｂ〜３０Ｄも、行プリデコーダ３０Ａと同様の構成をし、同様の動作をする。
【０１５３】
［ＷＥコントロール］
ＷＥコントロール１３０について、詳細に説明する。図１３は、ＷＥコントロール１３０の回路ブロック図である。ＷＥコントロール１３０の回路の構成は、図６に示す選択回路６４−０と同じである。よって、ＷＥコントロール１３０の回路の構成要素について、図６に示す選択回路６４−０の構成要素と同一のものには、同一の符号を用いる。これにより、ＷＥコントロール１３０の回路の構成の説明を省略する。
【０１５４】
半導体装置１のオペレーション状態中、Ｌレベルのチップセレクト信号／ＣＳがＷＥコントロール１３０に入力する。このＬレベルの信号は、ＷＥコントロール１３０にあるｐＭＯＳ６１およびｎＭＯＳ６３のゲートに印加される。ｐＭＯＳ６１はＯＮし、ｎＭＯＳ６３はＯＦＦする。外部からのライトイネーブル信号／ＷＥ′は、ｐＭＯＳ６６とｎＭＯＳ６８からなるＣＭＯＳインバータに入力される。上記のとおり、ｐＭＯＳ６１はＯＮ、ｎＭＯＳ６３はＯＦＦである。このため、ライトイネーブル信号／ＷＥ′は、ＣＭＯＳインバータにより反転し、さらにインバータ６５により反転し、ライトイネーブル信号／ＷＥとして、ＷＥコントロール１３０から出力される。つまり、外部からのライトイネーブル信号／ＷＥ′が半導体装置１に入力され、半導体装置１はライトイネーブルとなる。
【０１５５】
半導体装置１の待機状態中およびパワーダウン状態中、Ｈレベルのチップセレクト信号／ＣＳがＷＥコントロール１３０に入力する。Ｈレベルのチップセレクト信号／ＣＳ信号は、ｐＭＯＳ６１およびｎＭＯＳ６３のゲートに印加される。ｐＭＯＳ６１はＯＦＦし、ｎＭＯＳ６３はＯＮする。これにより、外部からのライトイネーブル信号／ＷＥ′が、Ｌレベル、Ｈレベル、いずれでも、ＣＭＯＳインバータ（ｐＭＯＳ６６、ｎＭＯＳ６８）からは、常に、Ｌレベルの信号が出力される。つまり、外部からのライトイネーブル信号／ＷＥ′が半導体装置１に入力するのを禁止する。これにより、半導体装置１のライトイネーブルが不可能となる。
【０１５６】
なお、ＯＥコントロール１４０も、ＷＥコントロール１３０と同様の構成および動作をする。
【０１５７】
［ＲＦカウンタコントロール］
上記のように、本実施形態において、外部からアクセスされているブロック２２ではリフレッシュが延期される。本実施形態は、全てのブロック２２でのリフレッシュを確実にするため、図１に示すように、ＲＦカウンタコントロール９０を設けている。
【０１５８】
ＲＦカウンタコントロール９０は、全てのブロック２２において、第ｎ行のワード線により選択されるメモリセルのリフレッシュ終了後、カウントアップ信号を発生する。これにより、ＲＦカウンタ１００の計数値が一つ増加し、ＲＦカウンタ１００は、それに対応するリフレッシュアドレス信号ＲＦＡ８〜ＲＦＡ１９を出力する。ＲＦカウンタ１００からのこの出力により、行プリデコーダ３０Ａ〜３０Ｄは、第ｎ＋１行のワード線を駆動するための信号を供給する。
【０１５９】
図１４は、ＲＦカウンタコントロール９０の回路ブロック図である。ＲＦカウンタコントロール９０は、ＮＯＲゲート９２と、ＮＡＮＤゲート９４と、遅延回路９６と、インバータ９８と、を備える。
【０１６０】
ＮＯＲゲート９２には、ＲＦ要求信号（０）〜（３）が入力される。ＮＯＲゲート９２の出力信号は、ＮＡＮＤゲート９４に入力される。これには、二つの経路がある。一つは、ＮＯＲゲート９２の出力端子からＮＡＮＤゲート９４の入力端子９４ａへ直接つながる経路である。他の一つは、遅延回路９６、インバータ９８を介して、ＮＯＲゲート９２の出力端子からＮＡＮＤゲート９４の入力端子９４ｂへつながる経路である。ＮＡＮＤゲート９４からは、アクティブロウのカウントアップ信号が出力される。
【０１６１】
ＲＦカウンタコントロール９０がカウントアップ信号を出力する仕組みを、図１、図１４および図１５を用いて説明する。図１５は、半導体装置１の、ある期間におけるオペレーション状態のタイミングチャートである。チップセレクト信号／ＣＳはＬレベルであり、オペレーション状態となっている。
【０１６２】
時刻ｔ０〜時刻ｔ２までの半導体装置１の動作は、図３に示すタイミングチャートの時刻ｔ０〜時刻ｔ２までのそれの動作と同じである。つまり、ブロック（１）２２Ｂ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄにおいて、第ｎ行のワード線により選択されるメモリセルのリフレッシュが行われる。
【０１６３】
次のＲＦタイミング信号がＨレベルとなった（時刻ｔ５）後、最初のＡＴＤ信号（ｓ５）の発生にもとづいて、ＲＦ要求信号（１）〜（３）がＨレベルとなる（時刻ｔ６）。
【０１６４】
時刻ｔ１から始まり、時刻ｔ６で終わる期間（この期間を、リフレッシュ可能期間とい、この期間中、各ブロック２２において、一回のリフレッシュが可能となる。）、ブロック（０）２２Ａが選択され続けているので、ブロック（０）２２Ａでは、第ｎ行のワード線により選択されるメモリセルのリフレッシュが行われない（あるリフレッシュ可能期間でのリフレッシュの延期）。このため、このリフレッシュ可能期間では、ＲＦ要求信号（０）がＨレベルのままであるので、ＮＯＲゲート９２はＬレベルの信号を出力する。よって、このリフレッシュ可能期間では、ＮＡＮＤゲート９４がＨレベルの信号を出力するので、カウントアップ信号は発生しない。
【０１６５】
よって、次のリフレッシュ可能期間においても、各ブロック２２で、同じ行、つまり、第ｎ行のワード線で選択されるメモリセルのリフレッシュが行われる。詳しく説明すると、時刻ｔ６で、ブロック（１）２２Ｂが選択されるので、外部アクセス実施信号（１）、ＲＦ実施信号（０）、（２）、（３）が、Ｈレベルとなる。これにより、ブロック（０）２２Ａ、ブロック（２）２２Ｃ、ブロック（３）２２Ｄにおいて、第ｎ行のワード線で選択されるメモリセルのリフレッシュが行われる。
【０１６６】
時刻ｔ７において、ブロックアドレスが、ブロック（１）からブロック（２）に変わる。ＲＦ要求信号（１）は、Ｈレベルの状態なので、ＲＦ実施信号（１）がＨレベルとなる。このＲＦ実施信号（１）により、ブロック（１）２２Ｂでは、第ｎ行のワード線で選択されるメモリセルにおいて、リフレッシュが行われる。そして、所定時間経過後、ＲＦ要求信号（１）がＬレベルとなる。これにより、ＲＦ実施信号（１）がＬレベルとなり、リフレッシュが終了する（時刻ｔ８）。以上により、ブロック（０）〜（３）の第ｎ行のワード線で選択されるメモリセルに対するリフレッシュが終了する。
【０１６７】
時刻ｔ８において、全てのＲＦ要求信号（０）〜（３）がＬレベルとなるので、ＮＯＲゲート９２からは、Ｈレベルの信号が出力される。ＮＡＮＤゲート９４の入力端子９４ａには、直ちに、Ｈレベルの信号が入力される。入力端子９４ｂには、Ｈレベルの信号が入力され続けているので、ＮＡＮＤゲート９４からは、アクティブロウ（Ｌレベル）のカウントアップ信号が出力される（時刻ｔ９）。なお、ＮＯＲゲート９２から出力されるＨレベルの信号は、遅延回路９６を通り、インバータ９８でＬレベルの信号となり、入力端子９４ｂに入力されるので、ＮＡＮＤゲート９４から出力される信号は、直ちにＨレベルとなる。
【０１６８】
カウントアップ信号によりＲＦカウンタ１００の計数値が一つ増加し、ＲＦカウンタ１００は、それに対応するリフレッシュアドレス信号、つまり、次のリフレッシュされるべき行に対応するアドレス信号を出力する。ＲＦカウンタ１００からのこの出力により、リフレッシュ実施信号が入力された行プリデコーダ３０Ａ〜３０Ｄからは、次のリフレッシュすべき行である第ｎ＋１行のワード線で選択されるメモリセルのリフレッシュをするための信号が供給される。
【０１６９】
以上のように、本実施形態では、あるリフレッシュ可能期間に、全てのブロック２２において、第ｎ行のワード線で選択されるメモリセルのリフレッシュが行われるまで、第ｎ＋１行のワード線で選択されるメモリセルにおいて、リフレッシュが行われない。このため、全ての行のメモリセルにおいて、リフレッシュを確実にすることができる。
【０１７０】
ところで、ＲＦカウンタコントロール９０を設ける場合、リフレッシュの実力値（メモリセルがデータを保持できる時間）と、リフレッシュサイクル数（各ブロック２２のワード線の本数。本実施形態では、４０９６本）を考慮して、リフレッシュ可能期間（リフレッシュ可能期間は、ＲＦタイミング信号およびＡＴＤ信号で決まり、リフレッシュ可能期間の長さは、ＡＴＤ信号が最短周期（アドレスＡ０〜Ａ１９の変化の最短周期）で発生している条件下では、ＲＦタイミング信号の周期と等しい。）を決めなければならない。つまり、例えば、リフレッシュの実力値が２００ｍｓ、リフレッシュサイクル数が約４０００回（ワード線の本数が４０９６本だから）の条件下で、ＲＦタイミング信号の周期（リフレッシュ可能期間）を５０μｓとする。
【０１７１】
５０μｓ×４０００＝２００ｍｓ
この条件では、一回でもリフレッシュが延期されると、データを保持できなくなる。このため、例えば、ＲＦタイミング信号の周期（リフレッシュ可能期間）を４５μｓとする。
【０１７２】
４５μｓ×４０００＝１８０ｍｓ
（２００ｍｓ−１８０ｍｓ）÷４５μｓ≒４４４回
ＲＦタイミング信号の周期（リフレッシュ可能期間）を４５μｓとすれば、４４４回までリフレッシュの延期をしても、データを保持できる。
【０１７３】
なお、図１５に示すように、リフレッシュ可能期間（時刻ｔ１〜時刻ｔ６）において、ブロック（０）２２Ａの第ｎ行のワード線と接続されたメモリセルでは、まだ、リフレッシュが行われていない。本実施形態では、次のリフレッシュ可能期間（時刻ｔ６〜）において、第ｎ行（同じ行）のワード線と接続されたメモリセルのリフレッシュを行っている。しかしながら、本発明はこれに限定されず、第ｎ＋１行のワード線と接続されたメモリセルのリフレッシュをしてもよい。
【０１７４】
［半導体装置の電子機器への応用例］
図１６は、図２に示す携帯電話機のシステムを備える携帯電話機６００の斜視図である。携帯電話機６００は、キーボード６１２、液晶表示部６１４、受話部６１６およびアンテナ部６１８を含む本体部６１０と、送話部６２２を含む蓋部６２０と、を備える。
【図面の簡単な説明】
【図１】本実施形態に係る半導体装置の回路ブロック図である。
【図２】本実施形態に係る半導体装置を備えた、携帯電話機のシステムの一部のブロック図である。
【図３】本実施形態に係る半導体装置のオペレーション状態を説明するためのタイミングチャートである。
【図４】本実施形態に係る半導体装置の待機状態を説明するためのタイミングチャートである。
【図５】半導体装置のパワーダウン状態を説明するためのタイミングチャートである。
【図６】本実施形態に係る半導体装置に備えられたアドレスバッファの回路ブロック図である。
【図７】本実施形態に係る半導体装置に備えられたアドレスバッファ制御回路の回路ブロック図である。
【図８】本実施形態に係る半導体装置に備えられたＡＴＤ信号発生回路の回路ブロック図である。
【図９】本実施形態に係る半導体装置に備えられたブロック選択信号発生回路の回路ブロック図である。
【図１０】本実施形態に係る半導体装置に備えられたブロックコントロールおよびこれに関連する回路の回路ブロック図である。
【図１１】本実施形態に係る半導体装置に備えられたＲＦ要求信号発生回路の回路ブロック図である。
【図１２】本実施形態に係る半導体装置に備えられた行プリデコーダおよびこれに関連する回路の回路ブロック図である。
【図１３】本実施形態に係る半導体装置に備えられたＷＥコントロールの回路ブロック図である。
【図１４】本実施形態に係る半導体装置に備えられたＲＦカウンタコントロールの回路ブロック図である。
【図１５】本実施形態に係る半導体装置の、ある期間におけるオペレーション状態のタイミングチャートである。
【図１６】図２に示す携帯電話機のシステムを備える携帯電話機の斜視図である。
【符号の説明】
１  半導体装置
１０  データ入出力バッファ
２０  メモリセルアレイ
２２  ブロック
２２Ａ  ブロック（０）
２２Ｂ  ブロック（１）
２２Ｃ  ブロック（２）
２２Ｄ  ブロック（３）
２４  行デコーダ
２４Ａ〜２４Ｄ  行デコーダ
２６  列デコーダ
２６Ａ〜２６Ｄ  列デコーダ
３０Ａ〜３０Ｄ  行プリデコーダ
３２−１〜３２−１２  選択部
３４  スイッチ＆ラッチ回路
３６  スイッチ＆ラッチ回路
３８  判定回路
４０  ブロックコントロール
４０Ａ  ブロック（０）コントロール
４０Ｂ  ブロック（１）コントロール
４０Ｃ  ブロック（２）コントロール
４０Ｄ  ブロック（３）コントロール
４２  外部アクセス実施信号（０）発生回路
４４  ＲＦ実施信号（０）発生回路
４６  遅延回路
４８  ＡＮＤゲート
４９  インバータ
５０  ＲＦ要求信号発生回路
５０Ａ  ＲＦ要求信号（０）発生回路
５０Ｂ  ＲＦ要求信号（１）発生回路
５０Ｃ  ＲＦ要求信号（２）発生回路
５０Ｄ  ＲＦ要求信号（３）発生回路
５１  フリップフロップ
５３  ＮＡＮＤゲート
５３ａ、５３ｂ  入力端子
５５  ＮＡＮＤゲート
５５ａ、５５ｂ  入力端子
５７  インバータ
６０  アドレスバッファ
６１  ｐＭＯＳ
６３  ｎＭＯＳ
６４−０〜６４−１９  入力制御部
６５  インバータ
６６  ｐＭＯＳ
６８  ｎＭＯＳ
７０  ＲＦタイミング信号発生回路
８０  ブロック選択信号発生回路
９０  ＲＦカウンタコントロール
９２  ＮＯＲゲート
９４  ＮＡＮＤゲート
９４ａ、９４ｂ  入力端子
９６  遅延回路
９８  インバータ
１００  ＲＦカウンタ
１１０  ＣＳコントロール、
１２０  ＺＺコントロール
１３０  ＷＥコントロール
１４０  ＯＥコントロール
１５０  ＡＴＤ信号発生回路
１５１  ＮＡＮＤゲート
１５１ａ、１５１ｂ  入力端子
１５２  ＮＯＲゲート
１５２−０〜１５２−１９  信号変化検出部
１５３  ＮＡＮＤゲート
１５３ａ、１５３ｂ  入力端子
１５４  インバータ
１５５  ＮＡＮＤゲート
１５５ａ、１５５ｂ  入力端子
１５６  遅延回路
１５７  遅延回路
１５８  インバータ
１５９  インバータ
１６０  アドレスバッファ制御回路
１６１  ＮＡＮＤゲート
１６１ａ、１６１ｂ  入力端子
１６３  ＮＯＲゲート
１６３ａ、１６３ｂ  入力端子
１６５  インバータ
１６７  インバータ
【図１】
0003624811.tif 000002
【図２】
0003624811.tif 000003
【図３】
0003624811.tif 000004
【図４】
0003624811.tif 000005
【図５】
0003624811.tif 000006
【図６】
0003624811.tif 000007
【図７】
0003624811.tif 000008
【図８】
0003624811.tif 000009
【図９】
0003624811.tif 000010
【図１０】
0003624811.tif 000011
【図１１】
0003624811.tif 000012
【図１２】
0003624811.tif 000013
【図１３】
0003624811.tif 000014
【図１４】
0003624811.tif 000015
【図１５】
0003624811.tif 000016
【図１６】
0003624811.tif 000017