(57)【特許請求の範囲】
【請求項１】
差動入力端子と差動出力端子とを備え、差動増幅回路を任意の段数、縦続接続した第１の増幅回路と、
前記第１の増幅回路の前記差動出力端子に接続され、前記第１の増幅回路の差動出力をレベルシフトして出力するための差動出力端子を備える第１のレベルシフト回路と、
前記第１の増幅回路の前記差動出力端子に最も近い差動増幅回路と等価なものであって、前記第１の増幅回路の前記差動出力端子に最も近い前記差動増幅回路と電源が共通とされる共に、所定の直流電圧が供給される第２の増幅回路と、
前記第２の増幅回路の出力をレベルシフトする、前記第１のレベルシフト回路と等価な第２のレベルシフト回路と、
前記第２のレベルシフト回路の直流出力電圧を一定に保つように、前記差動出力端子に最も近い前記差動増幅回路および前記第２の増幅回路の電源電圧を制御する演算増幅器と
を備えることを特徴とするレベルシフト回路付き増幅回路。
【請求項２】
請求項１において、
前記第２の増幅回路は、前記第１の増幅回路の前記差動出力端子に最も近い差動増幅回路の片側の増幅回路と等しい構成とされると共に、前記第２のレベルシフト回路は、前記差動出力をレベルシフトする第１のレベルシフト回路の片側と等しい構成とされる
ことを特徴とするレベルシフト回路付き増幅回路。
【請求項３】
請求項１または請求項２において、ＩＣ化されていることを特徴とするレベルシフト回路付きの増幅回路。
【請求項４】
請求項３において、
前記第１の増幅回路を構成するトランジスタと、前記第２の増幅回路を構成するトランジスタのサイズを等しく構成すると共に、前記第１のレベルシフト回路を構成するトランジスタと、前記第２のレベルシフト回路を構成するトランジスタのサイズを等しく構成した
ことを特徴とするレベルシフト回路付き増幅回路。
【請求項５】
請求項３において、
前記第２の増幅回路を構成するトランジスタのサイズが、前記第１の増幅回路を構成するトランジスタのサイズの１／Ｎ（Ｎは２以上の整数）になるように構成すると共に、前記第２のレベルシフト回路を構成するトランジスタのサイズが、前記第１のレベルシフト回路を構成するトランジスタのサイズの１／Ｎ（Ｎは２以上の整数）になるように構成した
ことを特徴とするレベルシフト回路付き増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えば、オシロスコープのような計測機器の増幅回路に用いて好適なレベルシフト回路付き増幅回路に関する。
【０００２】
【従来の技術】
オシロスコープでは、計測して波形表示する対象は、直流から高周波信号帯域までの広帯域にわたる。また、最近のオシロスコープでは、数１００ＭＨｚ〜数ＧＨｚの信号を扱う必要があるため、高速性も要求されている。オシロスコープに用いられる増幅回路は、通常、ＩＣ（半導体集積回路）化されるが、上述の広帯域および高速性の要求を満足するものとされている。
【０００３】
ところで、半導体集積回路プロセスにおいては、高速性を達成するためには周波数特性の優れているＮＰＮトランジスタを使って設計するのが望ましい。
【０００４】
ＩＣ内部では、増幅回路は一般的に差動増幅回路で構成されるが、ＮＰＮトランジスタのみを使って多段の増幅回路を構成すると、出力電位が次第に正方向にシフトしてしまうという問題点があった。
【０００５】
図３は、差動増幅回路を２段、カスケードに接続（縦続接続）した増幅回路１５０の構成を説明するための図である。この図３において、１０１，１０２および２０１，２０２は、それぞれ、エミッタ接地差動増幅回路１００および２００を構成するＮＰＮトランジスタである。１０３，１０４および２０３，２０４は、それぞれ、差動増幅回路１００および２００の負荷抵抗、１０５，１０６および２０５，２０６は、それぞれ、差動増幅回路１００および２００のエミッタ負帰還抵抗、１０７および２０７は、それぞれ、差動増幅回路１００および２００の定電流源である。そして、１５１は、増幅回路１５０の差動入力端子、１５２は増幅回路１５０の差動出力端子である。
【０００６】
差動増幅回路１００および２００において、負荷抵抗１０５，１０６および２０５，２０６の一端側は、それぞれ正電源ＶＣＣに接続され、負荷抵抗１０５，１０６および２０５，２０６の他端側は、それぞれＮＰＮトランジスタ１０１，１０２および２０１，２０２のコレクタに接続されている。
【０００７】
また、定電流源１０７，２０７の一端は、それぞれ負電源ＶＥＥに接続され、定電流源１０７，２０７の他端は、エミッタ負帰還抵抗１０３と１０４との接続中点およびエミッタ負帰還抵抗２０３と２０４との接続中点に接続されている。
【０００８】
そして、ＮＰＮトランジスタ１０１，１０２のコレクタ（差動増幅回路１００の出力端）は、それぞれＮＰＮトランジスタ２０１，２０２のベース（差動増幅回路２００の入力端）に接続されている。
【０００９】
上記のような構成のカスケード２段接続差動増幅回路からなる増幅回路１５０においては、差動入力端子１５１の対の入力で同相に変化する電圧Ｖｉｎ（ｃｏｍｍｏｎ）と、出力端子１５２の対の出力で同相に変化する電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）との関係は、
Ｖｏｕｔ（ｃｏｍｍｏｎ）＞Ｖｉｎ（ｃｏｍｍｏｎ）
となる。以下、この明細書において、差動入力および差動出力において、同相に変化する電圧をコモンモード電圧という。
【００１０】
上述したオシロスコープなどの計測装置のような、直流から高周波までの広帯域アプリケーションにおいては、出力端子１５２のコモンモード電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）は、０Ｖ付近であることが望ましく、このような出力端子１５２でのコモンモード電圧の上昇の問題を改善する必要がある。
【００１１】
例えば、図４に示すように、増幅回路１５０の２段目の差動増幅回路を、ＰＮＰトランジスタ２０８、２０９で構成された差動増幅回路２００Ｐとするようにすれば、入力端子１５１のコモンモード電圧Ｖｉｎ（ｃｏｍｍｏｎ）と、出力端子１５２のコモンモード電圧Ｖｏｕｔ（ｃｏｍｍｏｎ）とをほぼ同電位にすることができる。
【００１２】
しかし、この図４の構成の場合には、一般に高周波特性に劣るＰＮＰトランジスタを用いて２段目の差動増幅回路２００Ｐを構成しているので、増幅回路１５０全体の高速性が損なわれるという欠点がある。
【００１３】
そこで、オシロスコープなどの計測機器のように、高速で、かつ、直流から高周波までの広帯域アプリケーションに用いることができる増幅回路を構成する場合には、図３に示すようなＮＰＮトランジスで各段の差動増幅回路１００、２００を構成すると共に、出力端子１５２のコモンモード電圧を０Ｖ付近にレベルシフトするレベルシフト回路を、増幅回路１５０の差動出力端子１５２の後に接続するようにしている。
【００１４】
図５は、増幅回路１５０にレベルシフト回路が付加された増幅回路１６０の一例を説明するための図で、図３と同一の構成要素には同一の符号を付してある。
【００１５】
図５において、３００はレベルシフト回路であり、その差動出力端子１５３が、この例の場合の増幅回路１５０の差動出力端子となる。このレベルシフト回路３００は、ＮＰＮトランジスタ３０１，３０２と、直列にｎ段接続されたダイオード群３０３，３０４、定電流源３０５，３０６とからなる。
【００１６】
レベルシフト回路３００のＮＰＮトランジスタ３０１，３０２のベースは、最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタ、つまり、出力端子１５２に接続され、ＮＰＮトランジスタ３０１，３０２のコレクタは、正電源ＶＣＣに接続され、ＮＰＮトランジスタ３０１，３０２のエミッタは、直列にｎ段接続されたダイオード群３０３，３０４の一端（アノード側）に接続されている。ダイオード群３０３，３０４の他端（カソード側）は、定電流源３０５，３０６の一端に接続され、定電流源３０５，３０６の他端は負電源ＶＥＥに接続されている。
【００１７】
そして、この例の場合の増幅回路１６０の差動出力端子１６２は、ダイオード群３０３，３０４のそれぞれの他端（カソード側）から出力信号を取り出している。
【００１８】
図５の構成において、レベルシフト回路３００の電圧シフト量Ｖｓｆｔは、ＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧をＶｂｅ、直列接続されたダイオード群３０３，３０４のダイオード１個あたりのアノード−カソード間電圧（ダイオードの順方向電圧）をＶｆとすると、次のように表される。
【００１９】
Ｖｓｆｔ＝Ｖｂｅ＋ｎ×Ｖｆ
したがって、必要とするレベルシフト量に応じて、ダイオード群３０３，３０４におけるダイオードの直列接続数ｎを選べばよい。
【００２０】
しかし、従来使われてきた上述のようなレベルシフト回路３００では、温度変化によって、ＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅおよびダイオードの順方向電圧Ｖｆが変化するため、レベルシフト量を一定に保てないという欠点があった。
【００２１】
例えばＶｂｅ＝Ｖｆ＝０．７Ｖ、ｎ＝５とすると、レベルシフト量Ｖｓｆｔ＝４．２Ｖとなるが、ＶｂｅおよびＶｆの温度変化として、例えばその代表的な値−２ｍＶ／℃があった場合、１００℃の温度変化で、１．２Ｖのレベルシフト量変化が発生してしまうことになる。
【００２２】
また、上述の図５の構成の場合、正電源ＶＣＣの電圧変動や、定電流源２０７の変動によっても、差動出力端子１６２のコモンモード電圧が変動するという欠点があった。
【００２３】
このような温度変化の影響や電源変動の影響を防いで、差動出力端子１６２のコモンモード電圧を０Ｖ付近に固定するための構成として、図６に示すような増幅回路構成が用いられてきた。図６において、図３から図５と同一の構成要素には同一の符号を付している。
【００２４】
この図６の例においては、ダイオード群３０３の他端（カソード側）とダイオード群３０４の他端（カソード側）との間、つまり、対の出力端子１６２の間には、抵抗３０７および３０８が直列に接続される。これら抵抗３０７，３０８の抵抗値は、互いに等しく、かつ、対の出力端子１６２につながる負荷抵抗に比べて十分大きな値、例えば、１ｋΩ〜数ｋΩとされる。このような大きな抵抗値にするのは、抵抗３０７、３０８が負荷として見えないようにするためである。
【００２５】
そして、抵抗３０７と抵抗３０８との接続中点３０９は演算増幅器３０の負入力端子に接続される。この例では、演算増幅器３０の正入力端子は０Ｖに設定される。演算増幅器３０の出力端子は、最終段の差動増幅回路２００の負荷抵抗２０５と負荷抵抗２０６との接続中点２０８に接続される。
【００２６】
以上のような構成においては、抵抗３０７と抵抗３０８との接続中点３０９には、差動出力端子１６２の差動出力の平均値、つまり、コモンモード電圧が発生する。そして、この接続中点３０９に得られるコモンモード電圧には、トランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅおよびダイオード群３０３，３０４の順方向電圧Ｖｆの温度変化分も含まれる。
【００２７】
そして、演算増幅器３０は、この接続中点３０９に得られるコモンモード電圧が、０Ｖになるように、負荷抵抗２０５と負荷抵抗２０６との接続中点２０８の電圧を制御する。
【００２８】
こうして、図６のように構成したレベルシフト回路付きの増幅回路１６０によれば、演算増幅器３０の帰還作用で、レベルシフト回路３００のレベルシフト量が温度変化しても、差動出力端子１６２のコモンモード電圧を安定化することができる。
【００２９】
【発明が解決しようとする課題】
しかしながら、図６の構成においては、増幅回路１６０の入力として、差動増幅回路１００、２００が飽和するような入力があると、差動出力端子１６２に現れる出力波形には歪みが発生するという欠点がある。
【００３０】
図７は、上述のような増幅回路に、差動増幅回路が飽和するようなパルスを入力したときの動作を示したもので、図７（Ａ）に示す波形４０１および４０２は、演算増幅器３０による帰還がない場合に差動出力端子１６２に得られる差動出力波形であり、また、図７（Ｂ）に示す波形４０３および４０４は、図６のように、演算増幅器３０による帰還がある場合に差動出力端子１６２に得られる差動出力波形である。
【００３１】
図７（Ａ）の場合には、コモンモード電圧分のシフトはあるものの、出力波形４０１の正方向の振幅と出力波形４０２の負方向の振幅との間にはアンバランスがほとんど生じていない。
【００３２】
一方、図７（Ｂ）の演算増幅器３０による帰還がある場合には、差動増幅回路が飽和したときには、差動出力波形４０３および４０４において、正方向の振幅と負方向の振幅にアンバランスが生じ、差動出力端子１６２に現れる波形４０３、４０４に歪みが生じていることがわかる。
【００３３】
この波形歪みが生じる理由は、差動増幅回路が飽和したときには、差動出力の正方向の振幅と負方向の振幅のアンバランスのため、抵抗３０７と抵抗３０８との接続中点の電圧が差動出力端子１６２のコモンモード電圧に等しくなくなるためである。すなわち、演算増幅器３０の負入力端子に入力される信号が、図７（Ｂ）の点線４０５で示すように、パルス状に変動することとなり、演算増幅器３０の応答時間の範囲で、負荷抵抗２０５および負荷抵抗２０６の接続中点の電圧が変動するために、波形歪みが発生する。
【００３４】
この現象は演算増幅器３０の開ループ利得が高いときに、より顕著になり、例えばオシロスコープでは、増幅回路１６０の入力として過大入力があった後に、数マイクロ秒のオーダで波形観測が不可能になる場合がある。
【００３５】
オシロスコープでは、パルスの立ち上がりや立ち下がり、０Ｖ近傍の波形を精細に観測する場合など、入力パルスの振幅を拡大して表示するようにする場合があり、このような場合には、増幅回路１６０の入力は、差動増幅回路１００、２００が飽和するようなものとなる。
【００３６】
したがって、オシロスコープに、このようなレベルシフト回路付き増幅回路１６０が用いられた場合、その入力として、差動増幅回路が飽和するようなものが入力されたときにも、できるだけ波形歪みが生じないようにすることは重要である。特に、ナノ秒オーダでの波形観測を行なう場合のある最近の広帯域のオシロスコープにとっては、過大入力があった後に数マイクロオーダで波形観測ができなくなるのは非常に大きな問題であり、過大入力が入った後にできるだけ速く波形観測ができるようにすることが重要である。
【００３７】
回路１６０の差動出力端子１６２の差動出力についての同様の波形歪みは、負荷抵抗２０５，２０６の抵抗値のばらつきや、抵抗３０７，３０８の抵抗値のばらつきでも発生する。これらの抵抗２０５、２０６、３０７、３０８の抵抗値にばらつきがある場合には、増幅回路１５０の差動増幅回路１００、２００が飽和しない場合にも、回路１６０の差動出力端子１６２に現れる出力波形には歪みが発生することになる。
【００３８】
以上のように、図６に示したレベルシフト回路付きの増幅回路１６０では、原理的には温度変動、電源変動等の影響によらず、出力コモンモード電圧を一定に保てるが、実際には、入力に大きな振幅が入ってきて、差動増幅回路が飽和したり、抵抗のばらつきがあったりした場合に、差動出力に波形歪みが発生するという欠点があった。
【００３９】
この発明は、以上の問題に鑑みて、増幅回路を構成する差動増幅回路の飽和時や、抵抗のばらつきによっても、波形歪みを発生しない、モノリシックＩＣ化に適した高精度なレベルシフト回路付きの増幅回路を提供することを目的とするものである。
【００４０】
【課題を解決するための手段】
上記課題を解決するために、この発明によるレベルシフト回路付き増幅回路は、
差動入力端子と差動出力端子とを備え、差動増幅回路を任意の段数、縦続接続した第１の増幅回路と、
前記第１の増幅回路の前記差動出力端子に接続され、前記第１の増幅回路の差動出力をレベルシフトして出力するための差動出力端子を備える第１のレベルシフト回路と、
前記第１の増幅回路の前記差動出力端子に最も近い差動増幅回路と等価なものであって、前記第１の増幅回路の前記差動出力端子に最も近い前記差動増幅回路と電源が共通とされる共に、所定の入力が供給される第２の増幅回路と、
前記第２の増幅回路の出力をレベルシフトする、前記第１のレベルシフト回路と等価な第２のレベルシフト回路と、
前記第２のレベルシフト回路の直流出力電圧を一定に保つように、前記差動出力端子に最も近い前記差動増幅回路および前記第２の増幅回路の電源電圧を制御する演算増幅器と
を備えることを特徴とする。
【００４１】
【作用】
上記の構成のレベルシフト回路付き増幅回路においては、第１のレベルシフト回路の電圧シフト量変動と、第２のレベルシフト回路の電圧シフト量変動とは等しくなる。したがって、直流電圧のみを出力する第２のレベルシフト回路の出力電圧を一定に保つように演算増幅器で帰還をかけることにより、第１のレベルシフト回路の出力のコモンモード電圧も一定に保つことができる。
【００４２】
さらに、第１の差動増幅回路に過大振幅が入力されて飽和した場合にも、第２の差動増幅回路および第２のレベルシフト回路には直流電圧しか現れないので、安定した帰還動作が可能になり、図７（Ｂ）のような波形歪みが発生しない。
【００４３】
【発明の実施の形態】
以下、この発明によるレベルシフト回路付き増幅回路の実施の形態を、図面を参照して説明する。
【００４４】
［第１の実施の形態］
図１は、第１の実施の形態のレベルシフト付き増幅回路１６０の回路構成を示す図で、この第１の実施の形態は、前述の例と同様に、２段の差動増幅回路１００、２００をカスケードに接続（縦続接続）した増幅回路を第１の増幅回路１５０とした場合の例であり、かつ、ＩＣ化されたものである。そして、この実施の形態では、前述の場合と同様に、差動出力端子１６２に得られる差動出力のコモンモード電圧を、０Ｖにする場合である。なお、図１において、前述の図３から図６の回路と同一の構成要素には同一の符号を付している。
【００４５】
この第１の実施の形態において、第１の増幅回路１５０は、差動増幅回路１００と差動増幅回路２００との２段の差動増幅回路からなり、差動入力端子１５１と、差動出力端子１５２とを備える。差動増幅回路２００は、差動出力端子１５２に最も近い差動増幅回路である。前述もしたように、差動増幅回路１００は、ＮＰＮトランジスタ１０１，１０２からなるエミッタ接地差動増幅回路の構成であり、また、差動増幅回路２００は、ＮＰＮトランジスタ２０１，２０２からなるエミッタ接地差動増幅回路の構成である。
【００４６】
１０５，１０６および２０５，２０６は、それぞれ、差動増幅回路１００および２００の負荷抵抗、１０７，２０７は、それぞれ、差動増幅回路１００および２００の定電流源、１０３，１０４および２０３，２０４は、それぞれ、差動増幅回路１００および２００のエミッタ負帰還抵抗である。
【００４７】
差動増幅回路１００の負荷抵抗１０５，１０６の一端側は互いに接続され、その接続点は、正電源ＶＣＣに接続される。また、負荷抵抗１０５，１０６の他端側は、ＮＰＮトランジスタ１０１，１０２のコレクタに、それぞれ接続されている。ＮＰＮトランジスタ１０１，１０２のエミッタは、エミッタ負帰還抵抗１０３，１０４を通じて互いに接続されており、それらエミッタ負帰還抵抗１０３，１０４の接続中点は、定電流源１０７の一端に接続され、定電流源１０７の他端は負電源ＶＥＥに接続されている。
【００４８】
差動増幅回路２００の負荷抵抗２０５，２０６の一端側は互いに接続され、その接続点２０８は、演算増幅器３０の出力端に接続される。負荷抵抗２０５，２０６の他端側は、ＮＰＮトランジスタ２０１，２０２のコレクタに、それぞれ接続されている。ＮＰＮトランジスタ２０１，２０２のエミッタは、エミッタ負帰還抵抗２０３，２０４を通じて互いに接続されており、それらエミッタ負帰還抵抗２０３，２０４の接続中点は、定電流源２０７の一端に接続され、定電流源２０７の他端は負電源ＶＥＥに接続されている。
【００４９】
そして、差動入力端子１５１からの差動入力は、差動増幅回路１００のＮＰＮトランジスタ１０１，１０２のベースに供給される。差動増幅回路１００のＮＰＮトランジスタ１００、１０１のコレクタは、それぞれ、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のベースに接続されている。
【００５０】
３００は第１のレベルシフト回路であり、増幅回路１６０の差動出力端子１６２と、第１の増幅回路１５０の差動出力端子１５２との間に設けられている。この第１のレベルシフト回路３００は、ＮＰＮトランジスタ３０１，３０２と、直列にｎ段接続されたダイオード群３０３，３０４、定電流源３０５，３０６とからなる。
【００５１】
第１のレベルシフト回路３００のＮＰＮトランジスタ３０１，３０２のベースは、第１の増幅回路１５０の最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタに接続され、ＮＰＮトランジスタ３０１，３０２のコレクタは、正電源ＶＣＣに接続され、ＮＰＮトランジスタ３０１，３０２のエミッタは、直列にｎ段接続されたダイオード群３０３，３０４の一端（アノード側）に接続されている。ダイオード群３０３，３０４の他端（カソード側）は、定電流源３０５，３０６の一端に接続され、定電流源３０５，３０６の他端は負電源ＶＥＥに接続されている。
【００５２】
そして、増幅回路１６０の差動出力端子１６２は、ダイオード群３０３，３０４のそれぞれの他端（カソード側）から導出されている。必要とするレベルシフト量に応じて、ダイオード群３０３，３０４におけるダイオードの直列接続数ｎが選ばれる。
【００５３】
１０は、差動増幅回路２００と等価な第２の増幅回路である。この第２の増幅回路１０は、第１の増幅回路１５０の出力段の差動増幅回路２００の差動出力のコモンモード電圧と等しい電圧を得るためのものである。したがって、完璧を期すのであれば、初段の差動増幅回路１００と等価の増幅回路部分をも含むような構成とした方が良いが、縦続接続の多段の差動増幅回路では同相信号除去比（ＣＭＲＲ；Ｃｏｍｍｏｎ  Ｍｏｄｅ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ）により前段の影響はほとんど受けないので、この実施の形態のように、最終段の差動増幅回路２００に等価な第２の増幅回路１０を設けるだけで十分である。
【００５４】
第２の増幅回路１０は、この例では、ＮＰＮトランジスタ１１と、その負荷抵抗１２と、そのエミッタ負帰還抵抗１３と、定電流源１４と、直流電圧を出力する電源１５とを備えて構成されている。
【００５５】
そして、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタは、第２のレベルシフト回路２０に接続されると共に、負荷抵抗１２を通じて差動増幅回路２００の負荷抵抗２０５および２０６の接続中点に接続されている。また、ＮＰＮトランジスタ１１のエミッタは、抵抗１３を通じて定電流源１４の一端に接続され、この定電流源１４の他端は負電源ＶＥＥに接続されている。そして、ＮＰＮトランジスタ１１のベースには、直流電源１５からの固定の直流電圧が入力されている。
【００５６】
直流電源１５は、例えば、差動入力端子１５１の入力電圧が０Ｖのときに、第１の増幅回路１５０の最終段の差動増幅回路２００の差動出力に現れる、入力に対するコモンモード電圧の上昇分に相当する電圧値のものとされる。
【００５７】
そして、この第１の実施の形態では、第２の増幅回路１０を差動増幅回路２００と等価とするために、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２と、第２の増幅回路１０のＮＰＮトランジスタ１１とは、ＩＣ内において同一サイズとしている。また、差動増幅回路２００の負荷抵抗２０５，２０６と、第２の増幅回路１０の負荷抵抗１２とは等しい抵抗値とし、同様に、差動増幅回路２００のエミッタ負帰還抵抗２０３，２０４と、第２の増幅回路１０のエミッタ抵抗１３とは等しい抵抗値としている。さらに、定電流源２０７と、定電流源１４の電流値の値を２：１に選んでいる。
【００５８】
したがって、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタ出力のコモンモードの電圧に関しては、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタ出力は、同等のものとなる。
【００５９】
第２の増幅回路１０は、差動増幅回路２００と同じ差動構成のものとしても良いが、そのようにした場合には、回路規模が大きくなると共に、電流が無駄に消費されるという問題がある。そして、この例では、第２の増幅回路１０では、ＮＰＮトランジスタ１１のベースへ供給される入力は、固定電圧とされて、無信号とされており、無信号時であれば、差動構成でなくとも、エミッタ接地トランジスタ増幅器は同様の動作をする。これらの点を考慮して、この実施の形態では、この第２の増幅回路１０は、差動増幅回路２００の片側と等しい構成を備えるものとされている。
【００６０】
第２のレベルシフト回路２０は、第２の増幅回路１０の出力のレベルシフトを行なうもので、第１のレベルシフト回路３００と等価に構成される。上述のように第２の増幅回路１０は差動増幅回路２００の片側の構成としたので、この第２のレベルシフト回路２０も、第１のレベルシフト回路３００の片側と等しい構成とされる。
【００６１】
この例の第２のレベルシフト回路２０は、ＮＰＮトランジスタ２１と、第１のレベルシフト回路３００のダイオード群３０３，３０４の一方と等しい数だけ直列に接続されたダイオード群２２と、定電流源２３を備えて構成されている。
【００６２】
ＮＰＮトランジスタ２１のベースは、第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタに接続され、ＮＰＮトランジスタ２１のエミッタは直列にｎ段接続されたダイオード群の一端（アノード側）に接続されている。ＮＰＮトランジスタ２１のコレクタは正電源ＶＣＣに接続されている。ダイオード群２２の他端（カソード側）は、定電流源２３の一端に接続され、定電流源２３の他端側は負電源ＶＥＥに接続されている。
【００６３】
第２のレベルシフト回路２０を、第１のレベルシフト回路３００と等価とするために、この第１の実施の形態においては、ＩＣ内において、ＮＰＮトランジスタ３０１，３０２，２１は同一サイズとし、ダイオード群３０３，３０４，２２も同一サイズで直列接続数も等しくする。さらに、定電流源３０５，３０６，２３の電流値も等しく選んでいる。
【００６４】
したがって、第１のレベルシフト回路３００のＮＰＮトランジスタ３０１、３０２のベースエミッタ間電圧Ｖｂｅと、第２のレベルシフト回路２０のＮＰＮトランジスタ２１のベース−エミッタ間電圧Ｖｂｅとは等しく、また、第１のレベルシフト回路３００のダイオード群３０３，３０４と第２のレベルシフト回路２０のダイオード群２２の各ダイオードの順方向電圧Ｖｆは等しくなる。そして、第１および第２のレベルシフト回路３００および２０を、ＩＣ内の近接した位置に設けることにより、上記ベース−エミッタ間電圧Ｖｂｅおよび上記各ダイオードの順方向電圧Ｖｆの温度特性もほぼ等しくなる。
【００６５】
以上のような構成の第２のレベルシフト回路２０のダイオード群２２の他端（カソード側）は、演算増幅器３０の負入力端子に接続される。この演算増幅器３０の正入力端子は、この例では、接地されて０Ｖとされている。演算増幅器３０の出力端は、差動増幅回路２００の負荷抵抗２０５および２０６の接続中点に接続されると共に、第２の増幅回路１０の抵抗１２の一端に接続されている。
【００６６】
次に、以上のように構成した第１の実施の形態の動作について説明する。
【００６７】
すなわち、第１の増幅回路１５０の最終段の差動増幅回路２００のＮＰＮトランジスタ２０１，２０２のコレクタに得られる差動出力のコモンモード電圧のレベルシフト分は、前述の図５の例において説明したように、第１のレベルシフト回路３００により除去されるように、レベルシフトされる。
【００６８】
そして、この第１の実施の形態においては、第２のレベルシフト回路２０のダイオード群のカソード側の端部の電圧が０Ｖとなるように、演算増幅器３０による帰還制御により、差動増幅回路２００および第２の増幅回路１０の電源電圧が制御される。第２のレベルシフト回路２０のダイオード群のカソード側の端部には、第１のレベルシフト回路３００から導出される差動出力端子１６２のコモンモード電圧に対応する電圧が得られるので、上記演算増幅器３０による帰還制御により、差動出力端子１６２のコモンモード電圧は一定になるように制御されるものである。
【００６９】
すなわち、第１のレベルシフト３００のＮＰＮトランジスタ３０１，３０２のベース−エミッタ間電圧Ｖｂｅやダイオード群３０３，３０４の各ダイオードの順方向電圧Ｖｆが温度特性を持っていても、常に、差動出力端子１６２の差動出力のコモンモード電圧は一定にすることができる。
【００７０】
例えば、第１の増幅回路１５０の差動入力端子１５１の入力電圧が０Ｖのときには、第２のレベルシフト回路２０の出力電圧が０Ｖになるように、演算増幅器３０によって差動増幅回路２００および第２の増幅回路１０の電源電圧が制御される帰還がかけられることによって、第１のレベルシフト回路３００の差動出力端子１６２のコモンモード電圧も０Ｖに設定することができる。
【００７１】
そして、差動入力端子１５１に、差動増幅回路２００が飽和するような大きな振幅の入力が入ってきた場合や、負荷抵抗２０５，２０６にばらつきがある場合にも、この第１の実施の形態においては、第２の増幅回路１０では、直流成分についての増幅を行なうものであって、演算増幅器３０には、直流成分以外の信号が入力されることはないから、負荷抵抗２０５，２０６の中点電圧は直流的に保たれることになる。
【００７２】
したがって、この第１の実施の形態によれば、簡単な構成で過大入力が入力された場合や、負荷抵抗にばらつきがある場合にも、前述の図６の例の場合に説明したような波形歪みを発生しないレベルシフト回路付きの増幅回路を提供することができる。
【００７３】
そして、この第１の実施の形態によれば、演算増幅器３０の負側入力端子には、第２のレベルシフト回路２０のダイオード群２２のカソード側端の電圧を印加すれば良く、前述の図６の場合のようなコモンモード電圧取り出し用の抵抗３０７、３０８は不要である。したがって、この第１の実施の形態の増幅回路の場合には、これら抵抗３０７と３０８の抵抗値のばらつきによる波形歪みも発生しない。
【００７４】
次に、第１の実施の形態のレベルシフト回路付き増幅回路のＩＣ化回路の、より具体的な回路構成例を図２を用いて説明する。なお、図２において、図１と同一の構成要素には同一の符号を付している。
【００７５】
図２において、４０，４５，４６，４７，４８，４９，２４，２５，２６，２７は抵抗、４１，４２，４３，４４，５０，５１，５２，５３はＮＰＮトランジスタである。ＮＰＮトランジスタ４１，４２，４３，４４と、抵抗４０，４５，４６，４７，４８は、カレントミラー回路を構成している。
【００７６】
そして、ＮＰＮトランジスタ４２と抵抗４６は、差動増幅回路１００の定電流源１０７を構成するものであり、ＮＰＮトランジスタ４３と抵抗４７は、差動増幅回路２００の定電流源２０７を構成するものであり、また、ＮＰＮトランジスタ４４と抵抗４８は、第２の増幅回路１０の定電流源１４を構成するものである。
【００７７】
同様に、ＮＰＮトランジスタ５０，５１，５２，５３と、抵抗４９，５４，５５，５６，５７は、カレントミラー回路を構成している。そして、ＮＰＮトランジスタ５１と抵抗５５は、第２のレベルシフト回路２０の定電流源２３を構成するものであり、ＮＰＮトランジスタ５２と抵抗５６は、第１のレベルシフト回路２０の定電流源３０５を、ＮＰＮトランジスタ５３と抵抗５７は、第２のレベルシフト回路２０の定電流源３０６を、それぞれ構成するものである。
【００７８】
まず、カレントミラー回路の動作について説明する。ここでは簡単のため電流増幅率Ｈｆｅは無限大とする。
【００７９】
例としてＮＰＮトランジスタ４１，４２，４３，４４からなるカレントミラー回路を取り上げると、ＮＰＮトランジスタ４１のコレクタ電流Ｉｃは、抵抗４０の抵抗値をＲ４０（Ω）、抵抗４５の抵抗値をＲ４５（Ω）、ＮＰＮトランジスタ４１のベース−エミッタ間電圧をＶｂｅとすると、
Ｉｃ＝（Ｖｅｅ−Ｖｂｅ）／（Ｒ４０＋Ｒ４５）
と表される。
【００８０】
ＮＰＮトランジスタ４１，４２，４３のサイズを等しくとり、抵抗４５，４６，４７の抵抗値を等しくすると、ＮＰＮトランジスタ４１，４２，４３のベースは共通電位になっているので、抵抗４５，４６，４７には等しい電圧が印可され、その結果としてＮＰＮトランジスタ４１，４２，４３のコレクタ電流は、いずれも等しく、上式で表される値となる。
【００８１】
また、ＮＰＮトランジスタ４４のサイズを、ＮＰＮトランジスタ４１，４２，４３のサイズの１／２とし、抵抗４８の抵抗値を、抵抗４５，４６，４７の抵抗値の２倍にすると、ＮＰＮトランジスタ４４のコレクタ電流値は、ＮＰＮトランジスタ４１，４２，４３のコレクタ電流値の１／２になる。
【００８２】
ＮＰＮトランジスタ５０，５１，５２，５３からなるカレントミラー回路も同様である。
【００８３】
カレントミラー回路の均一性を高めるためには、ＮＰＮトランジスタ４１，４２，４３，４４を近接配置することと、抵抗４５，４６，４７，４８を近接配置することが必要である。
【００８４】
さらに、ＮＰＮトランジスタ４４のサイズを、ＮＰＮトランジスタ４１，４２，４３のサイズの半分にするためには、トランジスタ４１，４２，４３は、トランジスタ４４のサイズのトランジスタを２個並列に接続するのが望ましい。同様に、抵抗４８の抵抗値を、抵抗４５，４６，４７の抵抗値の２倍にするには、抵抗４８は、抵抗４５，４６，４７のサイズの抵抗を２個直列に接続するのが望ましい。
【００８５】
同様に、差動増幅回路２００および第２の増幅回路１０のＮＰＮトランジスタ２０１，２０２および１１と、負荷抵抗２０５，２０６，１２およびエミッタ負帰還抵抗２０３，２０４および１３も近接配置することによって、第１の増幅回路１５０と、第２の増幅回路１０の直流特性を等しくすることができる。
【００８６】
すなわち、差動入力端子１５１が無信号時に、ＮＰＮトランジスタ２０１，２０２および１１のコレクタ電圧は、いずれも等しくなる。
【００８７】
さらに同様に、第１および第２のレベルシフト回路３００および２０において、トランジスタ５０，５１，５２，５３および抵抗５４，５５，５６，５７からなるカレントミラー回路の各素子を近接配置すると共に、ＮＰＮトランジスタ３０１，３０２および２１と、ｎ段直列接続したダイオード群３０３，３０４および２２を近接配置することにより、第１および第２のレベルシフト回路３００および２０の直流特性も等しくすることができる。
【００８８】
すなわち、差動入力端子１５１が無信号時に、第２のレベルシフト回路２０のダイオード群２２のカソード電圧と、差動出力端子１６２のコモンモード電圧を等しくすることができるので、演算増幅器３０を用いてダイオード群２２のカソード電圧が０Ｖになるように帰還をかけることにより、差動出力端子１６２のコモンモード電圧を０Ｖに保つことができる。
【００８９】
上記作用は、差動入力端子１５１に過大入力が入って、第１の増幅回路１５０の差動増幅回路が飽和した場合でも、第２の増幅回路１０および第２のレベルシフト回路２０には影響を及ぼさないのは明らかであろう。また、負荷抵抗２０５，２０６に抵抗値のばらつきがある場合でも同様である。
【００９０】
以上説明したように、この第１の実施の形態によれば、簡単な回路で、差動出力端子のコモンモード電圧を０Ｖに設定することができ、従来の構成のように過大入力時や負荷抵抗のばらつきによって生じる波形歪みを発生しないレベルシフト回路付きの増幅回路を提供することができる。
【００９１】
［第２の実施の形態］
上述の第１の実施の形態においては、第２の増幅回路１０と差動増幅回路２００とを等価するために、また、第１および第２のレベルシフト回路３００および２０を等価とするために、それらの回路において対応するＮＰＮトランジスタのサイズ、対応する負荷抵抗の抵抗値、対応するカレントミラーの電流値は、互いに等しく設定していた。
【００９２】
しかし、この発明は、それに限定されるものではなく、対応するＮＰＮトランジスタのサイズ、対応する負荷抵抗の抵抗値、対応するカレントミラーの電流値を変化させた構成とすることも可能である。
【００９３】
例えば、この第２の実施の形態では、ＮＰＮトランジスタ４１，４２，４３に比べてＮＰＮトランジスタ４４のサイズを１／８にし、抵抗４８の値を抵抗４５，４６，４７の８倍にする。すると、第２の増幅回路１０の定電流源１４の電流値であるＮＰＮトランジスタ４４のコレクタ電流の値は、第１の増幅回路１５０の定電流源１０７および２０７の電流値の１／８に設定することができる。
【００９４】
同時に、第２の増幅回路１０の負荷抵抗１２の値を、差動増幅回路２００の負荷抵抗２０５，２０６の４倍に、また、第２の増幅回路１０のエミッタ負帰還抵抗１３の値を、差動増幅回路２００のエミッタ負帰還抵抗２０３，２０４の４倍に設定する。このようにすれば、第１の実施の形態と同様に、差動増幅回路２００のＮＰＮトランジスタ２０１，２０２および第２の増幅回路１０のＮＰＮトランジスタ１１のコレクタ電圧は等しく設定することができる。
【００９５】
さらに、ＮＰＮトランジスタ５１のサイズを、ＮＰＮトランジスタ５０，５２，５３の１／４にし、抵抗５５の抵抗値を、抵抗５４，５６，５７の４倍にし、ＮＰＮトランジスタ２１のサイズを、ＮＰＮトランジスタ３０１，３０２の１／４にし、ダイオード群２２のサイズを、ダイオード群３０３，３０４の１／４に設定する。このようにすれば、前述した第１の実施の形態と同様の効果を実現することができる。
【００９６】
この第２の実施の形態によれば、電流値を小さくできるので、回路全体の低消費電力化と、省スペース化を図ることができ、ＩＣ化回路として非常に有効である。また、省スペース化により、第２の増幅回路１０の部分および第２のレベルシフト回路２０の部分を、第１の増幅回路の差動増幅回路２００および第１のレベルシフト回路３００の近傍に配置することも容易であるので、温度特性も、それらの間で同じにすることができるようにする。
【００９７】
なお、第２の実施の形態の以上の説明では電流比を１／４に設定したが、これに限定されるものでなく、任意の値に設定できることは勿論である。なお、実際には、あまり大きな比を選ぶと、ＮＰＮトランジスタのサイズが小さくなって、精度が悪くなったり、高抵抗が必要になるなどの問題が出てくるので、適当な比を選ぶことが必要になる。
【００９８】
［他の実施の形態］
以上の実施の形態の説明では、差動出力端子１６２のコモンモード電圧は、０Ｖに設定する場合としてきたが、これに限定されるものでなく、演算増幅器３０の正入力端子を、０Ｖではない任意の電圧に設定すれば、差動出力端子１６２のコモンモード電圧も任意の値に設定できることは明らかであるろう。
【００９９】
また、以上の説明では、第１の増幅回路１５０の差動増幅回路のカスケード接続の段数は２段であったが、これに限定されるものではなく、３段以上であっても良いことは言うまでもない。
【０１００】
また、上記の説明では、トランジスタはＮＰＮ型のバイポーラジャンクショントランジスタとして説明してきたが、この発明は、電界効果型トランジスタ（ＦＥＴ）を用いて構成する場合にも適用できるものである。
【０１０１】
さらに、レベルシフト回路３００および２０は、ダイオードをｎ段直列に接続したものも用いる構成としたが、ダイオードの代りに抵抗を直列に接続して、レベルシフトするようにしたものを用いても良い。
【０１０２】
【発明の効果】
以上説明したように、この発明によれば、差動出力端子のコモンモード電圧を一定に保ちながら、増幅回路の過大入力時や、負荷抵抗ばらつきがあっても、差動出力に波形歪みを発生しないレベルシフト回路付き増幅回路を提供することが可能である。
【０１０３】
したがって、この発明による増幅回路を、オシロスコープなどの計測装置に用いた場合には、いわゆる飽和回復特性（波形を表示する表示画面からはみ出すような過大波形が入力されて増幅回路が飽和した後、どれだけ時間が経過したら測定可能な状態になるかという特性）に優れたオシロスコープを提供することができる。
【０１０４】
また、この発明によるレベルシフト回路付き増幅回路は、ＩＣ化に適しているので、小型化に適しているという利点も有する。
【図面の簡単な説明】
【図１】この発明によるレベルシフト回路付き増幅回路の第１の実施の形態を示す回路図である。
【図２】第１の実施の形態の、より具体的な回路構成を示す図である。
【図３】差動増幅回路を任意の段数、縦続接続した増幅回路の一例の回路図である。
【図４】差動増幅回路を任意の段数、縦続接続した増幅回路の他の一例の回路図である。
【図５】従来のレベルシフト回路付き増幅回路の一例を示す回路図である。
【図６】従来のレベルシフト回路付き増幅回路の他の一例を示す回路図である。
【図７】図６の従来例の場合における過大入力時の波形歪みをシミュレーションにより求めた図である。
【符号の説明】
１５０  第１の増幅回路
１５１  差動入力端子
１５２  差動出力端子
１６０  レベルシフト回路付き増幅回路
１６２  差動出力端子
１００，２００  差動増幅回路
１０１，１０２，２０１，２０２  ＮＰＮトランジスタ
１０５，１０６，２０５，２０６  負荷抵抗
１０７，２０７  定電流源
３００  第１のレベルシフト回路
３０１，３０２  ＮＰＮトランジスタ
３０３，３０４  ダイオード群
３０５，３０６  定電流源
１０  第２の増幅回路
１１  ＮＰＮトランジスタ
１２  負荷抵抗
１４  定電流源
１５  直流電源
２０  第２のレベルシフト回路
２１  ＮＰＮトランジスタ
２２  ダイオード群
２３  定電流源
３０  演算増幅器
【図１】
0003633889.tif 000002
【図２】
0003633889.tif 000003
【図３】
0003633889.tif 000004
【図４】
0003633889.tif 000005
【図５】
0003633889.tif 000006
【図６】
0003633889.tif 000007
【図７】
0003633889.tif 000008