(57)【特許請求の範囲】
【請求項１】
少なくとも一方が透明な一対の基板と、
前記一対の基板に挟持された液晶層とを備え、
前記一対の基板の一方には、複数の走査配線と、前記複数の走査配線にマトリクス状に形成された複数の信号配線と、前記複数の信号配線と前記複数の走査配線とのそれぞれの交点に対応して形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタに接続された複数の画素電極と、前記複数の走査配線に接続され、前記複数の画素電極との間に、前記一対の基板に対して支配的に平行な電界が生じるように形成された複数の対向電極を有するアクティブマトリクス液晶表示装置において、
前記複数の信号配線及び複数の薄膜トランジスタの上方に絶縁層を介して重畳するように前記複数の対向電極を配置し、
前記絶縁層下方、且つ薄膜トランジスタ上方にカラーフィルタ層を配置したことを特徴とするアクティブマトリクス液晶表示装置。
【請求項２】
請求項１記載のアクティブマトリクス液晶表示装置において、
前記カラーフィルタ層のＲＧＢ各色領域のうち隣接する２色の領域は、前記薄膜トランジスタ上で重なって配置されたことを特徴とするアクティブマトリクス液晶表示装置。
【請求項３】
請求項１記載のアクティブマトリクス液晶表示装置において、
前記対向電極，前記絶縁膜、及びカラーフィルタ層を介して前記薄膜トランジスタの上方に柱状スペーサを配置したことを特徴とするアクティブマトリクス液晶表示装置。
【請求項４】
少なくとも一方が透明な一対の基板と、
前記一対の基板に挟持された液晶層とを備え、
前記一対の基板の一方には、複数の走査配線と、前記複数の走査配線にマトリクス状に形成された複数の信号配線と、前記複数の信号配線と前記複数の走査配線とのそれぞれの交点に対応して形成された複数の薄膜トランジスタと、前記複数の薄膜トランジスタに接続された複数の画素電極と、前記複数の走査配線に接続され、前記複数の画素電極との間に、前記一対の基板に対して支配的に平行な電界が生じるように形成された複数の対向電極を有するアクティブマトリクス液晶表示装置において、
前記複数の信号配線及び複数の薄膜トランジスタの上方に絶縁層を介して重畳するように前記複数の対向電極を配置し、
１つの画素領域が２分割されるように、前記１つの画素領域内に１本の画素電極と２本の対向電極が配置されたことを特徴とするアクティブマトリクス液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス液晶表示装置に係り、特にＩＰＳ（In-PlaneSwitching)方式（＝横電界方式）のアクティブマトリクス液晶表示装置に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタ（ＴＦＴ）に代表されるアクティブ素子を用いたアクティブマトリクス液晶表示装置は、ＣＲＴと同等の高画質でＣＲＴよりも低消費電力及び小型であることから、パソコンやワークステーションなどのモニターとして使用されつつある。
【０００３】
このようにモニター用途に適した液晶表示装置の一形態として、ＩＰＳ方式のアクティブマトリクス液晶表示装置がある。この液晶表示装置の構成は、同一基板上に走査配線，信号配線，共通配線を配置し、２つの電極（画素電極と対向電極）を櫛歯状に形成することにより、液晶に印加する電界の方向を基板面にほぼ平行な方向としていることが特徴である。このＩＰＳ方式の液晶表示装置は、従来の液晶表示装置と比較して広視野角という特徴があり、直視型モニター用途に最適である。
【０００４】
図４は、このような従来のＩＰＳ方式のアクティブマトリクス液晶表示装置における１つの画素部の平面構造を示し、図５は、そのＢ−Ｂ′断面構造を示している。
【０００５】
図４において、１０１はＣｒで形成した走査配線、１０２はアモルファスシリコンで形成した半導体層、１０３はＣｒで形成した信号配線、１０６はＣｒで形成した画素電極、１０７及び１０７′はＣｒで形成した対向電極、４０１はＣｒで形成した共通配線、４０２はブラックマトリクスである。
【０００６】
このような構成の液晶表示装置では、対向電極１０７と信号配線１０３の間に隙間がある。この間隙部には画素表示用の有効な電界が印加することができないばかりでなく、常時変化する信号配線電圧により光漏れが発生するため、遮光する必要がある。
【０００７】
また、信号配線１０３と共通配線４０１の間隙部も、常時印加されている直流電圧により光漏れが発生するため、遮光する必要がある。また、走査配線１０１と対向電極１０７，１０７′の端部の間の間隙部も同じ理由により遮光する必要がある。さらに光リーク電流による薄膜トランジスタ（ＴＦＴ）の誤動作を防ぐため、ＴＦＴ上部も遮光する必要がある。このようなことから、この液晶表示装置は、ブラックマトリクス４０２で画素部を遮光するようにしているために、開口率が低い。共通配線４０１があることも開口率が低くなる１つの原因である。図５に示すように、ＴＦＴ２１６が配置された部分でＴＦＴ基板２１４及び対向基板２１５の間隙が急激に狭くなっている。
【０００８】
これは、
１）パシベーション膜２０５を厚くしてＴＦＴ基板２１４を平坦化することは液晶駆動電圧の増加を伴うために採用できない、
２）対向基板２１５にＴＦＴ部に対向させて設けたブラックマトリクス４０２は光リーク電流によるＴＦＴの誤動作を防止するために省略できない、
ためである。
【０００９】
この液晶表示装置では、このＴＦＴ部に位置するスペーサビーズ（以下、単にビーズという）２１１がセルギャップを規定する。ところが、ＴＦＴ部の面積は画素全体の１／１００程度であるため、ＴＦＴ部にビーズ２１１が配置される割合は１／１００以下となる。このため、スペーサビーズ２１１がＴＦＴ部に配置されず基板が支持されない領域では、セルギャップが不均一になり、セルギャップが不均一性に起因して表示輝度が不均一になる。
【００１０】
しかして、ビーズ２１１の分散量を増加してセルギャップを均一化しようとすると、ＴＦＴ部に位置するビーズ数が増加すると共に開口部に位置するビーズ数も増加する。従って、セルギャップが均一化する反面、開口部に位置するビーズ周辺で光漏れが生じコントラストが低下する。
【００１１】
なお、２０１はガラス基板、２０２はゲート絶縁層、２０４はコンタクト層、２０６は配向膜、２０７はガラス基板、２０８はカラーフィルタ層、２０９は保護膜であり、平坦化膜としての機能も有する、２１０は配向膜、２１２は液晶層、２１３，２１７は偏光板である。
【００１２】
【発明が解決しようとする課題】
このＩＰＳ方式の液晶表示装置を従来のＴＮ方式の液晶表示装置と比較した場合、次のような２つの課題がある。
【００１３】
その１つは、消費電力が高いことである。これは、ＩＰＳ方式の液晶表示装置は、開口率が低く、従来のＴＮ方式の液晶表示装置と同等の輝度を得るためには、バックライトの消費電力が高くなるためである。
【００１４】
ＩＰＳ方式の液晶表示装置の開口率が低い原因は、
１）櫛歯状電極が光を透過しない、
２）対向基板上に配置されたブラックマトリクス（以下、ＢＭという）が開口部の一部を遮光する、
ためである。
【００１５】
ＢＭが遮光する領域は、走査配線及び信号配線の縁端部及びＴＦＴ部である。走査配線及び信号配線の縁端部を遮光する理由は、その部分に光漏れが発生するためであり、ＴＦＴを遮光する理由は、光リーク電流によるＴＦＴの誤動作を防止するためである。ＢＭの面積は、遮光すべき光漏れ発生領域及びＴＦＴが形成されている基板（以下、ＴＦＴ基板という）とＢＭが形成されている基板（以下、対向基板）の合わせ裕度を見込んで、ＢＭの面積は光漏れ発生領域及びＴＦＴ領域より大きめに設定されている。
【００１６】
これが、さらに開口率を低くする要因になる。消費電力を低減するには、開口率を増加する必要がある。
【００１７】
もう１つの課題は、ＩＰＳ方式の液晶表示装置は、表示輝度の均一性が低いという課題がある。これは、ＩＰＳ方式の液晶表示装置では輝度特性のしきい値電圧が一対の基板に挟まれた液晶層の厚さ（セルギャップ）に反比例するために、セルギャップに不均一性があると、それが輝度の不均一性となって表示に現われてしまうためである。
【００１８】
ＴＮ方式の液晶表示装置ではしきい値電圧はセルギャップに依存しないため、表示輝度の均一性が比較的高い。表示輝度の均一性を向上するには、基板面内におけるセルギャップの均一性をＴＮ方式の液晶表示装置よりも厳しくする必要がある。しかし、現状の方法でセルギャップを均一化しようとすると、コントラストが低下するという、別の課題が発生する。以下、この２番目の課題の原因について説明する。
【００１９】
セルギャップが不均一で且つセルギャップを均一化しようとするとコントラストの低下が起きる原因は、２枚の基板表面に凹凸があり、且つセルギャップ形成にビーズを用いるためである。
【００２０】
凹凸を有する２枚の基板でビーズを挟持してセルギャップを形成する場合、セルギャップを規定するのは基板間隔が最も狭い領域に挟まれたビーズである。アクティブマトリクス液晶表示装置では、基板間隔が最も狭い領域は、ＴＦＴ部である。
【００２１】
このＴＦＴ部では、一方の基板で最も凸なＴＦＴ部と、他方の基板で最も凸なカラーフィルタとＴＦＴ遮光用ブラックマトリクスの重なり部とが向き合った構成となっており、基板間隔が最も狭くなっている。
【００２２】
ＴＦＴ部の面積は画素面積の約１／１００である。ＴＦＴ基板にビーズを分散した場合、凸部はその他の平坦な部分と較べてビーズが乗りにくいことを考え併せると、ＴＦＴ部にビーズが挟持される確率は１／１００以下である。例えば、１００個のビーズを分散した場合、９９個のビーズはＴＦＴ部以外の画素部に位置することになり基板支持に寄与しない。ビーズによって基板が支持されない領域ではセルギャップが不均一になりやすく、これがＩＰＳ方式の液晶表示装置では表示輝度の不均一性を引き起こす。
【００２３】
表示輝度の均一性を向上するためには、セルギャップを均一化する必要がある。ビーズの分散量を増加してセルギャップを均一化しようとすると、ＴＦＴ部に位置するビーズの数が増加すると共に開口部に位置するビーズの数も増加する。一般にビーズ周辺では液晶の配向不良に起因して光漏れが発生する。このため、セルギャップが均一化する反面、開口部に位置するビーズの周辺の光漏れによりコントラストが低下する。従って、ビーズの分散量を増加することによってセルギャップを均一化するとコントラストの低下が起きる。均一化に必要なビーズの分散量を減らすためには、一対の基板の表面凹凸を減らして平坦化することが必要である。
【００２４】
以上まとめると、ＩＰＳ方式のアクティブマトリクス液晶表示装置には、
１）消費電力が高い、
２）表示輝度の均一性が低い、
という課題がある。これらの課題を克服するためには、
１）開口率を向上させてバックライトの消費電力を軽減する、
２）コントラストの低下が生じないようにセルギャップを均一化する、
必要がある。
【００２５】
本発明の目的は、コントラストが高いＩＰＳ方式のアクティブマトリクス液晶表示装置、即ち、不要な遮光膜の要らないＩＰＳ方式のアクティブマトリクス液晶表示装置を提供することである。
【００２６】
【課題を解決するための手段】
これらの課題を解決する第１の構造として、ＩＰＳ方式のアクティブマトリクス液晶表示装置において、画素電極との間で表示のために液晶を基板面と支配的に平行に駆動する電界を生じさせる対向電極の一部を信号電極の上に絶縁膜を介して形成する。そして、この基板面に垂直な方向から見た信号電極が形成された領域が対向電極が形成された領域と走査配線が形成された領域に含まれ、はみ出ないようにする。又、アクティブ素子上に絶縁膜を介して、対向電極の一部を形成してもよい。
【００２７】
この構成の第１の特徴は、従来のＩＰＳ方式のアクティブマトリクス液晶表示装置が具備していた共通配線を省略し、共通配線を走査配線で兼用した、特開平8−62578号公報に記載されたような、共通配線レス構成であることである。共通配線レス構成をベースとした前記構成を採用することにより、従来の液晶表示装置において対向基板に設けていたＢＭを削除することができるため、開口率が向上し、かつ対向基板の平坦性が向上する。
【００２８】
従来はアクティブ素子及び走査配線及び信号配線の縁端部の光漏れ領域を遮光するために必要だったＢＭを削除できる理由は、
１）アクティブ素子の上方に配置された対向電極が該アクティブ素子を遮光する、
２）対向電極及び走査配線で信号配線が完全に覆われるため、信号配線縁端部の光漏れが解消する、
３）共通配線レス構成であるため、特開平8−62578号公報に記載のように、走査配線縁端部は光漏れがなく遮光不要である、
ためである。
【００２９】
このうち、２）において対向電極及び走査配線で信号配線を完全に覆うため、本発明の構成では、対向電極の端部が対応する走査配線上に重なるように形成することで実現している。
【００３０】
このような構成を採用することにより信号配線縁端部の光漏れが完全に解消できるのは、本発明で共通配線レス構成を採用しているためである。
【００３１】
これは、共通配線レス構成では特開平8−62578号公報に記載のように、液晶表示動作の殆どの期間中、対向電極と対応する走査配線に印加される電圧が等しいため、対向電極の端部を対応する走査配線上に重ねても光漏れが生じないためである。
【００３２】
一方、従来の共通配線を有する構成では、液晶表示動作の殆どの期間中、対向電極と対応する走査配線に直流電圧が印加されるため、対向電極の端部を対応する走査配線近傍に近接させると、信号配線縁端部の光漏れ領域を低減する反面、上記直流電圧によって対向電極の端部と対応する走査配線の間の領域で光漏れが生じてしまう。
【００３３】
従って、従来の構成では、本発明の対向電極の端部を対応する走査配線上に重ねる構造を採用しても、信号配線縁端部の光漏れを完全に解消することはできず、共通電極を有さないコモンレス構造でこそ効果を有する発明である。
【００３４】
前記構成において、前記複数の対向電極は配向膜を介して液晶層に接するために、液晶組成物と対向電極との電気化学的な反応に起因した不良発生を防ぐためには、前記複数の対向電極を構成する材料としてはＮｂまたは窒化Ｎｂといった電気化学的に安定な材料が望ましい。
【００３５】
セルギャップの形成にビーズを用いず、ＴＦＴ基板上に設けた高さ一定の柱状スペーサを用い、前記スペーサを前記一対の基板で挟持することによりセルギャップを形成すれば、セルギャップの均一性が向上する。柱状スペーサを配置する位置として、画素電極の周期的な配置に併せて一定周期で等間隔に配置することが望ましい。
【００３６】
特に、前記対向電極を介してアクティブ素子の上方に前記スペーサを配置すると、この部分は基板間隔が最も狭くなっているため、柱状スペーサの高さを最も低くすることができる。
【００３７】
従って、柱状スペーサ材料が削減することができ、柱状スペーサ形成に要する時間が短縮することができる。
【００３８】
また、柱状スペーサは対向電極を介してアクティブ素子の上方に配置されるため、アクティブ素子上方の電位は対抗電極の電位に保たれ、柱状スペーサの影響を受けることがないため、柱状スペーサをアクティブ素子の上方に配置することによってアクティブ素子が誤動作することはない。
【００３９】
前記複数の対向電極を構成する材料として、電気化学的に安定なインジウム錫酸化物等の導電性酸化物を用いることもできるが、これらの材料は透明であるため、ＴＦＴを遮光する必要がある。この場合には、前記対向電極を介してアクティブ素子の上方に遮光性を有する柱状のスペーサを配置すれば、セルギャップの均一化とＴＦＴの遮光が同時に達成することができる。ＴＦＴの上方に小さな
ＢＭを形成して遮光することも可能である。
【００４０】
なお、アクティブ素子としてＴＦＴを用いた場合、絶縁層を介してＴＦＴの上方に設けられた対向電極はゲート電極の機能を有する（いわゆる２重ゲートTFT構造）ために、移動度が増加しＴＦＴのスイッチング性能が増加する効果が得られる。
【００４１】
【発明の実施の形態】
（実施形態１）
図１は、実施形態１における１つの画素部の平面構造を示している。１０１はＣｒで形成した走査配線、１０２はアモルファスシリコンで形成した半導体層、１０３はＣｒで形成した信号配線、１０４はＣｒで形成した画素電極端子、105はＣｒで形成した保持容量端子、１０６は画素電極、１０７及び１０７′は対向電極である。
【００４２】
図２は、図１における画素部をＡ−Ａ′線に沿って切断した断面構造を示している。２０１はガラス基板、２０２は窒化シリコンで形成したゲート絶縁層、
２０３は酸化シリコンで形成した絶縁層、２０４は燐が添加されたｎ+ 型アモルファスシリコンで形成したコンタクト層、２０５は有機絶縁膜からなるパシベーション層、２０６は配向膜、２０７はガラス基板、２０８はカラーフィルタ層、２０９は保護膜、２１０は配向膜、２１１はスペーサビーズ、２１２は液晶層、２１３は偏光板、２１４はＴＦＴ基板、２１５は対向基板、２１６は薄膜トランジスタ（ＴＦＴ）である。
【００４３】
図１及び２に示した実施形態１のアクティブマトリクス液晶表示装置は、以下のようにして作成する。
【００４４】
ＴＦＴ基板２１４は、次のようにして作成する。先ず、コーニング１７３７ガラス基板２０１上に厚さ約３００ｎｍのＣｒ膜をスパッタリング法により形成する。ホトエッチングによりこのＣｒ膜をパターニングして走査配線１０１を形成する。その上にプラズマ化学気相成長（ＣＶＤ）法により、厚さ２５０ｎｍの窒化シリコン、厚さ５０ｎｍの酸化シリコン層、厚さ２００ｎｍのアモルファスシリコン層、厚さ５０ｎｍの燐が添加されたｎ+ 型アモルファスシリコン層を連続形成する。各層の形成に用いた原料ガスは以下の通りである：ＳｉＨ4＋ＮＨ3＋Ｎ2（窒化シリコン層），ＳｉＨ4＋Ｎ2Ｏ（酸化シリコン層），ＳｉＨ4＋Ｈ2(アモルファスシリコン層)，ＳｉＨ4＋Ｈ2＋ＰＨ3(ｎ+ 型アモルファスシリコン層)。そして、ホトエッチングによりｎ+ 型アモルファスシリコン層，アモルファスシリコン層，酸化シリコン層を同時に島状加工することにより、半導体層１０２及び絶縁層２０３を形成する。
【００４５】
この上にスパッタリング法を用いて形成した厚さ３００ｎｍのＣｒをホトエッチングによりパターニングして、信号配線１０３，画素電極端子１０４、及び保持容量端子１０５、を形成する。さらに、信号配線１０３及び画素電極端子104で覆われていない半導体層１０２上のｎ+ 型アモルファスシリコン層をエッチングすることによって、信号配線１０３，画素電極端子１０４と半導体層１０２の間にコンタクト層２０４を形成する。さらにこの上にスピンコーティング法により厚さ約１０００ｎｍのポリイミドからなるパシベーション膜２０５を形成する。ホトエッチングによりパシベーション膜２０５及びゲート絶縁層２０２にコンタクトホールを形成した後に、スパッタリング法により厚さ３００ｎｍの金属薄膜を形成後、ホトエッチングにより前記金属薄膜をパターニングして、画素電極１０６，対向電極１０７，１０７′を形成する。
【００４６】
これにより、コンタクトホールを介して、画素電極１０６と画素電極端子104及び保持容量端子１０５が接続され、対向電極１０７と走査配線１０１が接続される。
【００４７】
そして、ゲート絶縁層２０２の走査配線１０１と保持容量端子１０５に挟持された部分が保持容量となる。その上にスピンコーティング法により厚さ約２００ｎｍの配向膜２０６を形成する。以上により、ＴＦＴ基板２１４が完成する。
【００４８】
対向基板２１５は次のようにして作成する。先ず、コーニング１７３７からなるガラス基板２０７上に、スピンコーティング法により厚さ５００ｎｍのカラーフィルタ２０８を形成する。その上に、スピンコーティング法により厚さ５００ｎｍの保護膜２０９及び厚さ２００ｎｍの配向膜２１０を形成する。
【００４９】
ＴＦＴ基板２１４及び対向基板２１５は、その配向膜２０６及び２１０の表面を配向処理した後に、酸化シリコンからなる直径約４μｍのビーズ２１１を挟持するように対向させて形成したセルギャップ間に液晶組成物を封入して液晶層
２１２を形成する。最後に、ＴＦＴ基板２１４及び対向基板２１５の表面に偏光板を貼り付けて、液晶パネルを完成する。
【００５０】
この実施形態では、信号配線１０３及びＴＦＴ２１６の上方に絶縁性のパシベーション膜２０５を介して該信号配線１０３及びＴＦＴ２１６に重畳するように、対向電極１０７を配置し、対向電極１０７の端部が対応する走査配線１０１上に位置し、対向電極１０７及び走査配線１０１が占有する領域の中に、信号配線１０３が占有する領域が含まれる。従って、特願平9−151886 号の明細書及び図面にも記載されているように信号配線１０３の縁端部の光漏れが解消するために、信号配線１０３縁端部を遮光するＢＭが不要となる。ＴＦＴ２１６は対向電極１０７によって遮光される。
【００５１】
また、この液晶表示装置は、パシベーション膜２０５及びゲート絶縁層２０２に連続して開けたコンタクトホールを介して対向電極１０７が走査配線１０１に接続された特開平8−62578号公報に記載されたような共通配線レス構成になっている。従って、この走査配線１０１の縁端部では光漏れが発生しないため遮光不要となる。
【００５２】
従って、この液晶表示装置は、対向基板に設けていたＢＭは不要である。この結果、従来よりも開口率が約２０％向上し、約６０％となった。また、この構成では、パシベーション膜２０５の厚さを厚くすることによりＴＦＴ基板２１４の平坦性が向上し、ＢＭがないため対向基板２１５の平坦性も向上した。そのために、所定のセルギャップを維持するために必要なビーズは、１画素あたり１個以下（従来は３個程度必要）とすることができ、コントラストが向上する。しかも、この構成では、液晶に電圧を印加するために用いる画素電極１０６及び対向電極１０７，１０７′がパシベーション膜２０５上に形成されているため、パシベーション膜２０５の厚さを厚くしても液晶駆動電圧は増加しない。
【００５３】
この構成において、画素電極１０６及び対向電極１０７，１０７′は配向膜
２０６を介して液晶層２１２に触れるので、電気化学的に安定な材料で構成することが望ましい。Ｎｂまたは窒化Ｎｂを用いたところ、液晶パネルの寿命試験において画素電極１０６及び対向電極１０７，１０７′の腐食は起こらなかった。なお、この実施形態において、ＴＦＴ構成はいわゆる２重ゲートＴＦＴ構造であるために、従来ＴＦＴ構造と比べて移動度が約１０％向上した。また、この実施形態のＴＦＴ構成は、窒化シリコンからなるゲート絶縁層２０２と半導体層
１０２の間に酸化シリコン膜からなる絶縁層２０３が介在したＰＣＴ出願JP96−3467号の明細書及び図面に記載されたようなＭＮＯＳ構造であり、共通配線レス方式の駆動に必要なエンハンスメント型ＴＦＴ特性が得られる。
【００５４】
（実施形態２）
図３は、実施形態２における画素部の断面構造を示している。本実施例は、ビーズ２１１の代わりにＴＦＴ基板２１４上に形成した柱状スペーサ３０１をTFT基板２１４及び対向基板２１５で挟持することによってセルギャップを形成する構成である。柱状スペーサ３０１は、例えばＳＯＧ(Spin on Glass）法により形成した厚さ４μｍの酸化シリコン膜をホトエッチングによりパターニングして形成する。
【００５５】
対向電極１０７及びパシベーション膜２０５を介してＴＦＴ２１６の上方に柱状スペーサ３０１を配置したところ、柱状スペーサ３０１を小さく（低く）することができ、この柱状スペーサ３０１の形成に要する時間が短縮できた。これは、実際には、この部分は基板間隔が最も狭くなっているために、所定のセルギャップを得るために必要な柱状スペーサの高さが最も低くなるためである。また、柱状スペーサ３０１とＴＦＴ２１６の間に対向電極１０７が介在するために、
ＴＦＴ２１６の上方の電位は対抗電極１０７の電位に保たれることから、柱状スペーサの電気的な性質によって電界が乱れてＴＦＴ２１６が誤動作することはない。
【００５６】
（実施形態３）
対向電極１０７を構成する材料として、電気化学的に安定なインジウム錫酸化物等の導電性酸化物を用いることもできる。この場合、対向電極１０７は透明となるため、ＴＦＴ２１６に対する遮光手段が必要となる。この遮光手段は、このＴＦＴ２１６に対向させた小さなＢＭを設けることにより実現できる。
【００５７】
また、樹脂ＢＭ材料のような遮光性を有する材料で形成した柱状スペーサ301をＴＦＴ２１６の上方に配置するようにすれば、均一なセルギャップの形成と
ＴＦＴ２１６の遮光をともに達成することができる。
【００５８】
（実施形態４）
図６は、実施形態４における画素部の断面構造を示している。この実施形態では、カラーフィルタ層２０８をＴＦＴ基板側、特にパシベーション膜２０５の下部に設けたことを特徴とする。このような構成にすると、パシベーション膜205がカラーフィルタ層２０８の保護膜２０９の役割を果たすため、保護膜２０９を省略できるため、部材削減による低コスト化の効果がある。
【００５９】
図７は、実施形態４における画素部の平面構造を示している。この図にはカラーフィルタ層２０８のＲＧＢ各色領域の端部を太線で示してある。図６及び図７に示すように、カラーフィルタ層２０８のＲＧＢ各色領域の一方の端部をＴＦＴ上に配置した。対向電極１０７，パシベーション膜２０５、及びカラーフィルタ層２０８を介してＴＦＴ２１６の上方に柱状スペーサ３０１を配置したところ、柱状スペーサ３０１をさらに小さく（低く）することができ、この柱状スペーサ３０１の形成に要する時間が短縮できた。これは、ＴＦＴ上でカラーフィルタ層２０８の隣接する２色の領域が重なり、この部分で対向基板との間隙が更に狭くなったために、所定のセルギャップを得るために必要な柱状スペーサの高さがさらに低くなるためである。尚、カラーフィルタ層２０８が対向基板上にある図３に示した実施形態でもこの効果を得ることができる。
【００６０】
（実施形態５）
図８は、実施形態５における画素部の平面構造を示している。この構造では、１本の画素電極１０６と２本の対向電極１０７で画素が２分割されるいわゆる２分割画素構造となっている。このような画素構造は、液晶表示装置の精細度（単位長さ当たりの画素数）が約１５０dpi(dot par inch）以上の高精細のＩＰＳ方式の液晶表示装置で採用される。このように高精細なＩＰＳ方式の液晶表示装置では、画素サイズは、図１に示した４分割画素構造の約半分程度になる。
【００６１】
従って、１画素の面積に対する配線及びＢＭの遮光面積の割合は４分割画素構造よりも更に大きくなる。従って、共通配線及びＢＭを省略し、対向電極１０７を信号配線１０３及び半導体層１０２に重畳した画素構造を採用したことによって、特に大きな開口率向上効果を得ることができた。また、このように小さな画素ではビーズに起因した光漏れによるコントラスト低下の割合が大きくなるため、実施形態２の柱状スペーサを採用した結果、大幅にコントラストが向上した。
【００６２】
【発明の効果】
本発明によれば、対向基板に設けるＢＭを削除または小型化することができるために、開口率が向上し、基板が平坦化する。そして、開口率の向上により消費電力が低減し、基板の平坦化によってセルギャップの均一性が向上すると共に所定のセルギャップの形成に必要なビーズの数が減少するためにコントラストが向上する。
【００６３】
また、光漏れの原因となるビーズを用いずに、ＴＦＴ基板上に設けた柱状のスペーサを用いてセルギャップを形成することにより、セルギャップの均一性とコントラストを共に向上させることができる。
【００６４】
以上のように、本発明によれば、開口率及びセルギャップの均一性が向上し、低消費電力で表示輝度の均一性が高く、高コントラストなアクティブマトリクス液晶表示装置が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態における画素部の平面構造を示す平面図である。
【図２】図１における画素部のＡ−Ａ′線に沿った断面構造を示す側面図である。
【図３】本発明の他の実施形態における画素部の断面構造を示す側面図である。
【図４】従来の液晶表示装置における画素部の平面構造を示す平面図である。
【図５】図４における画素部のＢ−Ｂ′線に沿った断面構造を示す側面図である。
【図６】本発明の一実施例の平面構造を示す図である。
【図７】図６の平面構造の断面構造を示す図である。
【図８】本発明の一実施例の平面構造を示す図である。
【符号の説明】
１０１…走査配線、１０２…半導体層、１０３…信号配線、１０４…画素電極端子、１０５…保持容量端子、１０６…画素電極、１０７，１０７′…対向電極、２０１…ガラス基板、２０２…ゲート絶縁層、２０３…ＳｉＯ2 絶縁層、204…コンタクト層、２０５…パシベーション膜、２０６，２１０…配向膜、２０７…ガラス基板、２０８…カラーフィルタ層、２０９…保護膜、２１１…スペーサビーズ、２１２…液晶層、２１３…偏光板、２１４…ＴＦＴ基板、２１５…対向基板、３０１…柱状スペーサ、４０１…共通配線、４０２…ブラックマトリクス。
【図１】
0003661443.tif 000002
【図２】
0003661443.tif 000003
【図３】
0003661443.tif 000004
【図４】
0003661443.tif 000005
【図５】
0003661443.tif 000006
【図６】
0003661443.tif 000007
【図７】
0003661443.tif 000008
【図８】
0003661443.tif 000009