(57)【特許請求の範囲】
【請求項１】
誘電絶縁材からなる絶縁層と、パターン導体からなる配線層とによって構成される回路層が複数積層された回路部と、
上記回路層における上記配線層の一部に設けられた互いに平行な一対の線路からなる第１のフィルタ線路と第２のフィルタ線路とが、異なる上記回路層に、上記一対の線路の長尺方向が互いに略平行に対向するようにそれぞれ形成されると共に、上記回路層の積層方向に相対する一端部で電気的に接続されているフィルタ素子とを備え、
上記フィルタ素子が、上記第１のフィルタ線路を薄膜技術によって上記第２のフィルタ線路よりも厚みを薄く、幅を狭く形成させた高インピーダンス線路と、上記第２のフィルタ線路を厚膜技術によって形成させた低インピーダンス線路とによって構成されているフィルタ回路装置。
【請求項２】
上記フィルタ素子が、上記第１のフィルタ線路を、上記第２のフィルタ線路が形成された上記回路層の上記絶縁層よりも低い誘電率を有する低誘電絶縁材からなる低誘電絶縁層と、上記配線層とによって構成される低誘電回路層に形成させている請求項１記載のフィルタ回路装置。
【請求項３】
誘電絶縁材からなる絶縁層と、パターン導体からなる配線層とによって構成される回路層を複数形成する回路層形成工程と、
複数の上記回路層の何れかに、上記配線層の一部に設けられた互いに平行な一対の線路からなる第１のフィルタ線路を形成する第１の線路形成工程と、
上記第１のフィルタ線路が形成された上記回路層以外の上記回路層の何れかに、上記配線層の一部に設けられた互いに平行な一対の線路からなる第２のフィルタ線路を形成する第２の線路形成工程と、
複数の上記回路層を積層させることで回路部を形成する回路部形成工程と、
上記回路層を積層させる際に、上記第１のフィルタ線路と上記第２のフィルタ線路とを、上記一対の線路の長尺方向が互いに略平行となるように対向させて積層させると共に、上記回路層の積層方向に相対する一端部で電気的に接続させることによってフィルタ素子を形成させる素子形成工程とを有し、
上記第１の線路形成工程において、上記第１のフィルタ線路を薄膜技術によって上記第２のフィルタ線路よりも厚みを薄く、幅を狭く形成させた高インピーダンス線路として形成させ、
上記第２の線路形成工程において、上記第２のフィルタ線路を厚膜技術によって低インピーダンス線路として形成させるフィルタ回路装置の製造方法。
【請求項４】
上記第１の線路形成工程おいては、上記第１のフィルタ線路を、上記第２のフィルタ線路が形成された上記回路層の上記絶縁層よりも低い誘電率を有する低誘電絶縁材からなる低誘電絶縁層と、上記配線層とによって構成された低誘電回路層に形成させる請求項３記載のフィルタ回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フィルタ素子を有するフィルタ回路装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年では、例えば無線ＬＡＮ、各種通信端末等、マイクロ波帯もしくはミリ波帯をキャリアとする高周波アプリケーションにおいても、機器や回路基板の小型化、薄型化の要求が強くなっている。このような高周波アプリケーションの回路基板においては、例えばローパスフィルタ（ＬＰＦ）、ハイパスフィルタ（ＨＰＦ）、バンドパスフィルタ（ＢＰＦ）等のフィルタ回路を、インダクタンスやコンデンサ等のチップ部品を用いた集中定数設計ではなく、マイクロストリップラインやストリップライン等といった分布定数にて設計させている。
【０００３】
例えば、図２４に示すフィルタ回路１００には、分布定数で設計されたフィルタ素子として平面型構造のＢＰＦ１０１を有している。このフィルタ回路１００においては、例えばプリント基板やセラミック基板等といった誘電体基板１０２上に、マイクロストリップラインとして銅や金めっきが施されたニッケル等による導体線路１０３が形成されることでＢＰＦ１０１を構成している。なお、誘導体基板１０２には、裏面に全面に亘ってグランド部（図示せず。）が形成されている。
【０００４】
このようなＢＰＦ１０１では、導体線路１０３の形状を最適化させることにより所望の周波数帯域の信号を選択的に透過させることが可能となる。また、このＢＰＦ１０１は、誘電体基板１０２上に形成されたパターン配線全体の一部分であり平面型構造を有していることから、誘電体基板１０２上に例えば印刷加工やリソグラフィ加工等によってパターン配線を形成する際に一括して形成させることが可能である。
【０００５】
このフィルタ回路１００では、ＢＰＦ１０１が平面型構造であり、導体線路１０３を通過波長λの略λ／４の長さの重なりをもって配列させていることから、導体線路１０３の長さが通過波長λによって規定される。これにより、このフィルタ回路１００では、導体線路１０３の長さにある程度の大きさが必要となり、導体線路１０３の占有面積を小さくすることが困難なことから、小面積化に限界がある。
【０００６】
このため、図２５に示すフィルタ回路１１０では、占有面積が小さいフィルタ素子としてＢＰＦ１１１を用いることにより小面積化させることが提案されている。このＢＰＦ１１１は、例えば積層プリント基板等といった誘電絶縁材からなる絶縁層１１２を有する積層基板１１３の内層に略平行に配置された一対の共振器線路１１４を形成させた三層構造、いわゆるトリプレート構造を有している。
【０００７】
具体的に、このＢＰＦ１１１おいて、一対の共振器線路１１４は、長手方向の略中央部付近で低インピーダンス線路（太い線路）１１５と、高インピーダンス線路（細い線路）１１６とが接続されたインピーダンスステップ構造を有しており、これらのうちの高インピーダンス線路１１６の略中央部付近には給電配線１１７がそれぞれ接続されている。このＢＰＦ１１１おいては、一対の共振器線路１１４が絶縁層１１２を介して上下が接地導体となる二つのグランド部１１８ａ、１１８ｂで挟持されている。そして、このＢＰＦ１１１おいては、二つのグランド部１１８ａ、１１８ｂが一対の共振器線路１１４を囲む複数のビア１１９で層間接続されていると共に、これらのグラント部１１８ａ、１１８ｂ、ビア１１９により層内の共振器線路１１４がシールドされている。
【０００８】
このフィルタ回路１１０おいては、一対の共振器線路１１４が通過波長λの略１／４の長さの線路を平行に配置させることにより、これら平行に配置された線路が容量結合されることで構成されているが、一対の共振器線路１１４をインピーダンスステップ構造とすることによって平行に配置された線路の長さを通過波長λの１／４以下に短くすることができ、ＢＰＦ１１１の占有面積を小さくして小型化が図れる。
【０００９】
このフィルタ回路１１０においては、図２６に示すように、ＢＰＦ１１１を等価回路的に示した場合、並列共振回路が容量結合された構成となる。具体的には、二つのうち一方の共振器線路１１４とグランド部１１８ａ、１１８ｂとの間に接続されたキャパシタＣ１とインダクタンスＬ１とからなる並列共振回路ＰＲ１と、二つのうち他方の共振器線路１１４とグランド部１１８ａ、１１８ｂとの間に接続されたキャパシタＣ２とインダクタンスＬ２とからなる並列共振回路ＰＲ２とが、一対の共振器線路１１４の間に生じるキャパシタＣ３を介して容量結合された構成となっている。
【００１０】
【発明が解決しようとする課題】
上述したフィルタ回路１１０では、一対の共振器線路１１４が、低インピーダンス線路１１５と、高インピーダンス線路１１６とのインピーダンス比を大きくするほど平行に配置された線路を更に短縮でき、フィルタ素子の占有面積を小さくして小型化が図れる。具体的には、低インピーダンス線路１１５に対してより薄く、細くした高インピーダンス線路１１６を形成することでフィルタ回路１１０の更なる小型化が図れる。
【００１１】
しかしながら、フィルタ回路１１０においては、上述した共振器線路１１４を例えばめっき法等といった厚膜技術により成膜された金属層をエッチング処理等でパターン形成させることから、高インピーダンス線路１１６の厚みを０．０７５ｍｍ以下にすることが困難であり、小型化に限界が生じている。
【００１２】
また、このフィルタ回路１１０においては、一対の共振器線路１１４における高インピーダンス線路１１６を限界まで薄くした場合、高インピーダンス線路１１６を精度良く形成することが困難となり、歩留まりの低下やフィルタ特性の劣化が生じることがある。
【００１３】
そこで、本発明は、このような従来の事情に鑑みて提案されたものであり、フィルタ特性の劣化が防止されると共に、フィルタ素子の占有面積を小さくして更なる小型化が図られたフィルタ回路装置及びその製造方法を提供することを目的に提案されたものである。
【００１４】
【課題を解決するための手段】
上述した目的を達成する本発明に係るフィルタ回路装置は、誘電絶縁材からなる絶縁層と、パターン導体からなる配線層とによって構成される回路層が複数積層された回路部と、回路層における配線層の一部に設けられた互いに平行な一対の線路からなる第１のフィルタ線路と第２のフィルタ線路とが、異なる回路層に、一対の線路の長尺方向が互いに略平行となるようにそれぞれ形成されると共に、回路層の積層方向に相対する一端部で電気的に接続されているフィルタ素子とを備え、フィルタ素子が、第１のフィルタ線路を薄膜技術によって第２のフィルタ線路よりも厚みを薄く、幅を狭く形成させた高インピーダンス線路と、第２のフィルタ線路を厚膜技術によって形成させた低インピーダンス線路とによって構成されている。
【００１５】
このフィルタ回路装置では、フィルタ素子の高インピーダンス線路となる第１のフィルタ線路が、薄膜技術によって厚膜技術で形成された低インピーダンス線路となる第２のフィルタ線路より大幅に厚みが薄く、幅が狭く形成されていることから、高インピーダンス線路と低インピーダンス線路とのインピーダンスの比を大きくすることができ、回路層の配線層に形成される一対の線路の長さを大幅に短縮させる。
【００１６】
このフィルタ回路装置では、フィルタ素子の高インピーダンス線路を薄膜技術で形成しており、この高インピーダンス線路を厚膜技術で形成した場合に比べて厚みが薄く、寸法のばらつきが抑えられた薄細線路が精度良く形成される。
【００１７】
また、上述した目的を達成する本発明に係るフィルタ回路装置の製造方法は、誘電絶縁材からなる絶縁層と、パターン導体からなる配線層とによって構成される回路層を複数形成する回路層形成工程と、複数の回路層の何れかに、配線層の一部に設けられた互いに平行な一対の線路からなる第１のフィルタ線路を形成する第１の線路形成工程と、第１のフィルタ線路が形成された回路層以外の回路層の何れかに、配線層の一部に設けられた互いに平行な一対の線路からなる第２のフィルタ線路を形成する第２の線路形成工程と、複数の回路層を積層させることで回路部を形成する回路部形成工程と、回路層を積層させる際に、第１のフィルタ線路と第２のフィルタ線路とを、一対の線路の長尺方向が互いに略平行となるように対向させて積層させると共に、回路層の積層方向に相対する一端部で電気的に接続させることによってフィルタ素子を形成させる素子形成工程とを有している。そして、本発明に係るフィルタ回路装置の製造方法は、第１の線路形成工程において、第１のフィルタ線路を薄膜技術によって第２のフィルタ線路よりも厚みを薄く、幅を狭く形成させた高インピーダンス線路として形成させると共に、第２の線路形成工程において、第２のフィルタ線路を厚膜技術によって低インピーダンス線路として形成させる。
【００１８】
このフィルタ回路装置の製造方法では、フィルタ素子の高インピーダンス線路となる第１のフィルタ線路を薄膜技術によって形成させており、この高インピーダンス線路が、厚膜技術によって形成させた低インピーダンス線路となる第２のフィルタ線路よりも大幅に厚みを薄く、幅を狭く形成されることから、高インピーダンス線路と低インピーダンス線路とのインピーダンスの比を大きくさせ、フィルタ素子を構成する一対の線路の長さが大幅に短縮でき、更なる小型化が図られたフィルタ回路装置を製造させる。
【００１９】
このフィルタ回路装置の製造方法では、フィルタ素子の高インピーダンス線路を薄膜技術で形成させており、高インピーダンス線路を厚膜技術で形成させて場合に比べて厚みを薄くさせると共に、厚み寸法のばらつきを抑制させて精度良く形成させることから、フィルタ特性の劣化が防止されたフィルタ素子を有するフィルタ回路装置を歩留まり良く製造させる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として図１に示したフィルタ回路装置１は、携帯通信端末機器等に備えられた送受信部において高周波信号の処理等を行う高周波回路を構成している。フィルタ回路装置１は、第１の回路部２と、第１の回路部２の主面（以下、形成面と記す。）２ａ上に形成された第２の回路部３と、第１の回路部２と第２の回路部３とに跨って形成されたフィルタ素子４とを備えている。
【００２１】
フィルタ回路装置１は、第１の回路部２が、形成面２ａ上に形成された第２の回路部３に対する電源系や制御系の配線部或いはベース基板９０に対する実装面２ｂを有している。フィルタ回路装置１は、第２の回路部３の表面を実装面３ａとして半導体チップ、ＩＣ（integrated circuit）チップ、ＬＳＩ（Large-scale Integrated Circuit）チップといった半導体部品９１が実装されると共に、シールドカバー９２が組み付けられて実装面３ａ全体が封装されることになる。
【００２２】
第１の回路部２は、両面基板からなるコア基板５をコアにして、このコア基板５の両主面上に樹脂層と配線層とが複数積層された構成となっている。第１の回路部２においては、コア基板５が樹脂層５ａと、この樹脂層５ａの両主面上に形成された金属層５ｂとによって形成され、これら金属層５ｂが例えばエッチング処理等によってパターニングされることで、一方が第１の配線層６になり、他方が第２の配線層７になる。
【００２３】
コア基板５においては、樹脂層５ａに低誘電率で低いＴａｎδ有する、すなわち優れた高周波特性を有する誘電絶縁材、例えばポリフェニレンエーテル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）、セラミック或いはセラミックと有機材料の混合体等を用いることによって形成されている。また、コア基板５としては、機械的剛性とともに耐熱性、耐薬品性を有し、例えば上述した材料によって形成された基材よりもさらに廉価なエポキシ系銅貼基板ＦＲ−５等も用いられる。
【００２４】
コア基板５における金属層５ｂ、すなわち第１の配線層６及び第２の配線層７は、例えばＣｕ等の導電性の高い金属層からなり、めっき法等の厚膜技術によって樹脂層の両主面上に成膜され、エッチング処理等でパターン形成されている。
【００２５】
第１の回路部２においては、コア基板５の第１の配線層６上に第１の樹脂付金属膜８が接合されると共に、第２の配線層７上に第２の樹脂付金属膜９が接合されている。第１の樹脂付金属膜８は、樹脂層８ａと金属膜８ｂとによって構成され、樹脂層８ａがコア基板５の第１の配線層６と対向するように接合され、金属膜８ｂが例えばエッチング処理等によってパターニングされることでパターン導体となった第３の配線層１０が形成されることになる。また、第２の樹脂付金属膜９は、樹脂層９ａと金属膜９ｂとによって構成され、樹脂層９ａがコア基板５の第２の配線層７と対向するように接合され、金属膜９ｂが例えばエッチング処理等によってパターニングされることでパターン導体となった第４の配線層１１が形成されることになる。
【００２６】
第１の樹脂付金属膜８及び第２の樹脂付金属膜における樹脂層８ａ、９ａは、コア基板の樹脂層５ａと同様に、低誘電率で低いＴａｎδ有すると共に、優れた高周波特性を有する材料によって形成されている。第１の樹脂付金属膜８及び第２の樹脂付金属膜における金属層８ｂ、９ｂ、すなわち第３の配線層１０及び第４の配線層１１は、導電性の高いＣｕ層からなり、めっき法等の厚膜技術によって樹脂層８ａ、９ａの主面上に成膜され、エッチング処理等でパターン形成されている。
【００２７】
そして、第１の回路部２においては、第１の樹脂付金属膜８の第３の配線層１０上及び第２の樹脂付金属膜９の第４の配線層１１上にここでは図示しない樹脂付金属膜がそれぞれ樹脂層側で対向するように接合され、これら樹脂付金属膜に研磨処理が施されて第３の配線層１０及び第４の配線層１１が露出するまで研磨されることになる。これにより、第１の回路部２においては、第３の配線層１０及び第４の配線層１１のパターン導体の間に樹脂層が埋め込まれることになり、第３の配線層１０及び第４の配線層１１が露出する面が高精度に平坦化されることになる。
【００２８】
第１の回路部２は、以上のように構成されている。ここでは、高精度に平坦化された第３の配線層１０側上に第２の回路部３が形成されることから、第３の配線層１０が露出する面を形成面２ａとして説明する。なお、第１の回路部２においては、第４の配線層１１が露出している側の主面に第２の回路部３を形成させても良い。ここでは、形成面２ａに対して反対側の主面、すなわち第４の配線層１１が露出している側の主面をベース基板９０に対向して実装させる実装面２ｂとして説明する。
【００２９】
第２の回路部３は、高精度に平坦化された第１の回路部２の形成面２ａ上に樹脂層と配線層とが複数積層された構成となっている。具体的に、第２の回路部３は、第１の回路部２の形成面２ａ上に第１の絶縁層１２、第１の導体層１３、第２の絶縁層１４、第２の導体層１５、第３の絶縁層１６、第３の導体層１７が順次積層された構成となっている。
【００３０】
第２の回路部３において、複数の絶縁層は、コア基板の樹脂層５ａと同様に、低誘電率で低いＴａｎδ有すると共に、優れた高周波特性を有する誘電絶縁材によって形成されている。第２の回路部３において、複数の導体層は、例えばＣｕ等の導電性の高い金属層からなり、スパッタリング法や化学蒸着（CVD:Chemical Vapor Deposition）法等といった薄膜技術によって各絶縁層の層間に成膜され、エッチング処理等でパターン形成されている。また、第２の回路部３においては、複数の導体層間に、これら導体層を互いに電気的に接続させるビア１８が複数設けられており、これらのビア１８が複数の導体層を層間接続させている。
【００３１】
フィルタ素子４は、例えばインダクタンスやコンデンサ等のチップ部品を用いた集中定数設計ではなく、マイクロストリップラインやストリップライン等といった分布定数にて設計されている。このフィルタ素子４は、図２及び図３に示すように、第１の回路部２における第３の配線層１０の一部に設けられた一対の第１の共振器線路（以下、第１の線路と記す。）１９ａ、１９ｂと、第２の回路部３における形成面２ａから数えて２番目の導体層、すなわち第２の導体層１５の一部に設けられた一対の第２の共振器線路（以下、第２の線路と記す。）２０ａ、２０ｂとが積層されており、これら一対の線路がビアやスルーホール等からなる接続部２１によって選択的に接続されている。
【００３２】
このフィルタ素子４は、積層されている第１の線路１９ａ、１９ｂと第２の線路２０ａ、２０ｂとの間に、回路部２における形成面２ａから数えて１番目の導体層、すなわち第１の導体層１３の一部に設けられた第１のグランド部２２が設けられており、この第１のグランド部２２が第２の線路２０ａ、２０ｂに対する接地導体となる。
【００３３】
フィルタ素子４において、第１の線路１９ａ、１９ｂは、それぞれ直線状を呈し、幅方向が対向するように略平行に配置されている。フィルタ素子４において、第２の線路２０ａ、２０ｂは、第１の線路１９ａ、１９ｂと同様に、それぞれ直線状を呈し、幅方向が対向するように略平行に配置されている。また、フィルタ素子４においては、第１の線路１９ａの直上に第２の線路２０ａが形成され、第１の線路１９ｂの直上に第２の線路２０ｂが形成されていると共に、これらのフィルタ回路装置１の厚み方向に対向する線路同士が接続部２１によってそれぞれ一端部で電気的に接続されている。具体的には、第１の線路１９ａ及び第２の線路２０ａの相対する一端部と、第１の線路１９ｂ及び第２の線路２０ｂの相対する一端部とが、それぞれ接続部２１によって接続されている。
【００３４】
フィルタ素子４において、一対の第２の線路２０ａ、２０ｂには、長手方向の略中央部付近から、第２の線路２０ａ、２０ｂの対向する方向とは反対の方向に突出するように給電部２３がそれぞれ設けられている。そして、第２の線路２０ａ、２０ｂには、接続部２１と接続されている一端部とは反対側の他端部に、第１のグランド部２２と接続する短絡ビア２４がそれぞれ設けられている。
【００３５】
フィルタ素子４においては、第１の線路１９ａ、１９ｂの直下、すなわち第１の回路部２における第１の配線層６の一部に第２のグランド部２５ａと、第２の線路２０ａ、２０ｂの直上、すなわち第２の回路部３における形成面２ａから数えて３番目の導体層となる第３の導体層１７の一部に第３のグランド部２５ｂとが形成されている。フィルタ素子４においては、第１の線路１９ａ、１９ｂ及び第２の線路２０ａ、２０ｂの周囲に、第１のグランド部２２と、第２のグランド部２５ａと、第３のグランド部２５ｂとを電気的に層間接続させるビアやスルーホール等からなるシールド部２６が複数形成されている。これにより、フィルタ素子４においては、第２のグランド部２５ａ、第３のグランド部２５ｂ及びシールド部２６が、第１の線路１９ａ、１９ｂ及び第２の線路２０ａ、２０ｂをシールドすることになる。
【００３６】
具体的に、このフィルタ素子４において、第１の線路１９ａ、１９ｂは、その長さが７ｍｍ程度、幅が１ｍｍ程度、厚みが１００μｍより厚くなるように、比誘電率が３．８程度の誘電絶縁材を有する厚みが０．７ｍｍ程度の第１の回路部２の形成面２ａから露出するように第３の配線層１０の一部に低インピーダンス線路として形成されている。このフィルタ素子４において、第２の線路２０ａ、２０ｂは、その長さが７ｍｍ程度、幅が５０μｍ程度、厚みが５０μｍより薄くなるように、比誘電率が２．６５程度の誘電絶縁材を厚みが２０μｍ程度になるように成膜させた第２の絶縁層１４上の第２の導体層１３の一部に高インピーダンス線路として形成されている。
【００３７】
以上のような構成のフィルタ回路装置１では、フィルタ素子４の高インピーダンス線路となる一対の第２の線路２０ａ、２０ｂが第２の回路部３の第２の導体層１５の一部に形成されており、この第２の導体層１５がスパッタリング法やＣＶＤ法といった薄膜技術によって形成されている。このため、このフィルタ回路装置１では、一対の第２の線路２０ａ、２０ｂをメッキ法といった厚膜技術で形成された低インピーダンス線路となる一対の第１の線路１９ａ、１９ｂよりも大幅に厚みを薄くして精度良く形成させることが可能である。
【００３８】
したがって、このフィルタ回路装置１では、フィルタ素子４において、薄膜技術により精度良く大幅に薄く形成された一対の第２の線路２０ａ、２０ｂと、厚膜技術により形成された一対の第１の線路１９ａ、１９ｂとのインピーダンスの比を大きくできることから、これら一対の共振器線路の長さを大幅に短縮することが可能となり更なる小型化が図れる。
【００３９】
このフィルタ回路装置１では、フィルタ素子４において、一対の第２の線路２０ａ、２０ｂが薄膜技術により薄く形成されていることから、例えばめっき法といった厚膜技術により共振器線路を形成する場合に比べて厚みが大幅に薄く、厚み寸法のばらつきが抑制された一対の第２の線路２０ａ、２０ｂを精度良く形成することが可能であり、フィルタ特性の劣化が防止される。
【００４０】
このフィルタ回路装置１は、フィルタ素子４が、一対の第１の線路１９ａ、１９ｂと、一対の第２の線路２０ａ、２０ｂとが誘電絶縁材を介して積層させられた状態で、これら一対の線路の長手方向の一端部同士が接続部２２で接続された構造、すなわち一対の共振器線路が誘電絶縁材を挟むように接続部２２で折り返されたような構造になっている。
【００４１】
したがって、このフィルタ回路装置１では、フィルタ素子４における第１の線路１９ａ、１９ｂ及び第２の線路２０ａ、２０ｂの長さを、フィルタ素子４と同じ周波数帯域に用いる一対の共振器線路を平面で形成した場合の共振器線路の長さに比べて半分以下にできることから、フィルタ素子４の占有面積を小さくして小型化することが可能である。
【００４２】
このフィルタ回路装置１では、フィルタ素子４の高インピーダンス線路となる一対の第２の線路２０ａ、２０ｂを、低インピーダンス線路となる一対の第１の線路１９ａ、１９ｂが形成されている第１の回路部２よりも低い比誘電率を有する誘電絶縁材により形成された第２の絶縁層１４上に設けられていることから、これら一対の共振器線路の長さを更に短縮させることが可能となる。
【００４３】
このフィルタ回路装置１では、フィルタ素子４において、一対の第１の線路１９ａ、１９ｂと一対の第２の線路２０ａ、２０ｂとの層間に第１のグランド部２２が設けられおり、この第１のグランド部２２が一対の第１の線路１９ａ、１９ｂと一対の第２の線路２０ａ、２０ｂとの間でシールドとして機能することから、これら一対の共振器導体線同士が干渉することで生じるフィルタ特性の劣化を防止する。
【００４４】
次に、上述したフィルタ回路装置１の製造方法について説明する。フィルタ回路装置１は、先ず、第１の回路部２を形成する。この第１の回路部２の作製工程について、以下図４〜図１２を参照しながら詳細に説明する。
【００４５】
第１の回路部作製工程は、図４に示すように、コア基板５の表裏主面に第１の配線層６、第２の配線層７、コア基板５を貫く複数のビア３０を形成する第１の配線層形成工程ｓ−１と、コア基板５の表裏主面に第１の樹脂付金属膜８と第２の樹脂付金属膜９とをそれぞれ接合する第１の樹脂付金属膜接合工程ｓ−２と、これらの樹脂付金属膜８、９とにビア３１を形成するビア形成工程ｓ−３と、第１の樹脂付金属膜８の金属層８ｂに第３の配線層１０を形成すると共に、第２の樹脂付金属膜９の金属層９ｂに第４の配線層１１を形成する第２の配線層形成工程ｓ−４とを経て回路部中間体３２を作製する。
【００４６】
第１の回路部作製工程は、回路部中間体３２に第３の配線層１０を被覆する第３の樹脂付金属膜３３と、第４の配線層１１を被覆する第４の樹脂付金属膜３４とを接合する第２の樹脂付金属膜接合工程ｓ−５と、第３の樹脂付金属膜３３と第４の樹脂付金属膜３４とに対して研磨処理を施して第３の配線層１０が露出する形成面２ａを形成する研磨工程ｓ−６とを経て第１の回路部２を作製することになる。
【００４７】
以上のような工程によって第１の回路部２を作製する際は、図５に示すように、例えばＣｕ等の導電性の高い金属層からなる金属層５ｂが樹脂層５ａの表裏主面にめっき法等で成膜されたコア基板５を用意する。このコア基板５における樹脂層５ａは、優れた高周波特性を有する誘電絶縁材で形成されている。
【００４８】
次に、コア基板５には、図６に示すように、第１の配線層形成工程ｓ−１が施される。コア基板５には、例えばドリルやレーザ等による孔穿加工が施されてビアホール３０ａが複数形成され、これらビアホール３０ａの内壁に例えばめっき等が施されて導電ペースト３０ｂが埋め込まれた後に、めっき等によって蓋形成が行われることで樹脂層５ａの表裏主面に成膜された金属層５ｂを電気的に接続させるビア３０が形成される。ビア３０では、ビアホール３０ａ内に導電ペースト３０ｂが埋め込まれ後に、ビアホール３０ａの開口部をめっき等で蓋形成されていることから、直上にビア等を形成させることが可能である。
【００４９】
コア基板５には、樹脂層５ａの表裏主面に成膜された金属層５ｂそれぞれに、例えばフォトリソグラフ処理等が施されることにより、これら金属層５ｂがそれぞれパターニングされて樹脂層５ａの表裏主面にパターン導体として第１の配線層６と第２の配線層７とが形成される。第１の配線層形成工程ｓ−１において、第１の配線層６には、フィルタ素子４における第２のグランド部２５ａも他のパターン導体と一緒に形成される。
【００５０】
次に、コア基板５には、図７に示すように、第１の樹脂付金属膜接合工程ｓ−２が施される。コア基板５には、第１の配線層６を被覆するように第１の樹脂付金属膜８が接合されると共に、第２の配線層７を被覆するように第２の樹脂付金属膜９が接合される。これら第１の樹脂付金属膜８及び第２の樹脂付金属膜９は、例えばＣｕ等の導電性の高い金属からなる金属膜８ｂ、９ｂが、優れた高周波特性を有する誘電絶縁材からなる樹脂層８ａ、９ａの一方主面全面にめっき法等によって成膜された構成となっている。これら第１の樹脂付金属膜８及び第２の樹脂付金属膜９は、コア基板５における第１の配線層６上及び第２の配線層７上に例えば接着樹脂、いわゆるプリプレグ樹脂によって接合されることになる。なお、これら第１の樹脂付金属膜８及び第２の樹脂付金属膜９では、樹脂層８ａ、９ａが熱可塑性樹脂によって形成されている場合、プリプレグ樹脂を用いずに接合させることも可能である。
【００５１】
次に、第１の樹脂付金属膜８及び第２樹脂付金属膜９には、図８に示すように、ビア形成工程ｓ−３が施される。第１の樹脂付金属膜８及び第２樹脂付金属膜９には、コア基板５を貫くビア３０と同様にして、ビア３１が形成される。具体的には、第１の樹脂付金属膜８に第１の配線層６と第１の樹脂付金属膜８の金属膜８ｂとを電気的に接続させるビア３１ａと、第２の樹脂付金属膜９に第２の配線層７と第２の樹脂付金属膜９の金属膜９ｂとを電気的に接続させるビア３１ｂとを形成させる。ビア形成工程ｓ−３において、第１の樹脂付金属膜８には、ビア３１ａと同様にして、フィルタ素子４が形成される領域を囲むようにシールド部２６の一部としてシールドビア２６ａも形成される。
【００５２】
次に、第１の樹脂付金属膜８及び第２樹脂付金属膜９には、図９に示すように、第２の配線層形成工程ｓ−４が施される。第１の樹脂付金属膜８及び第２樹脂付金属膜９には、第１の配線層６及び第２の配線層７を形成する際の工程と同様にして第３の配線層１０及び第４の配線層１１が形成される。具体的には、金属膜８ｂ、９ｂそれぞれに例えばフォトリソグラフ処理等が施されることにより、これら金属膜８ｂ、９ｂがそれぞれパターニングされて第１の樹脂付金属膜８の樹脂層８ａ上にパターン導体として第３の配線層１０が形成されると共に、第２の樹脂付金属膜９の樹脂層９ａ上にパターン導体として第４の配線層１１が形成される。
【００５３】
第２の配線層形成工程ｓ−４おいて、第３の配線層１０には、第１の配線層６の一部に設けられている第２のグランド部２５ａの直上に、一対の第１の線路１９ａ、１９ｂが他のパターン導体と一緒に形成される。これら一対の第１の線路１９ａ、１９ｂは、めっき法といった厚膜技術により形成された第３の配線層１０の一部に設けられていることから、その厚みが１００μｍより厚く形成されることになる。また、第４の配線層１１は、フィルタ回路装置１をベース基板９０に実装させた際にマザー基板からの電力の供給部や、電気信号の入出力部として機能する入出力端子部３５となる。以上のようにして、回路部中間体３２が形成される。
【００５４】
次に、回路部中間体３２には、図１０及び図１１に示すように、第２の樹脂付金属膜接合工程ｓ−５が施される。回路部中間体３２には、第３の配線層１０を被覆するように第３の樹脂付金属膜３３が接合されると共に、第４の配線層１１を被覆するように第４の樹脂付金属膜３４が接合される。第３の樹脂付金属膜３３及び第４の樹脂付金属膜３４は、上述した樹脂付金属膜と同様、例えばＣｕ等の導電性の高い金属からなる金属膜３３ａ、３４ａが、優れた高周波特性を有する誘電絶縁材からなる樹脂層３３ｂ、３４ｂの一方主面全面にめっき法等によって成膜された構成となっている。
【００５５】
第３の樹脂付金属膜３３及び第４の樹脂付金属膜３４は、第３の配線層１０上及び第４の配線層１１上にプリプレグ樹脂によって回路部中間体３２の両主面に接合されることになる。なお、これら第３の樹脂付金属膜３３及び第４の樹脂付金属膜３４は、樹脂層３３ｂ、３４ｂが熱可塑性樹脂によって形成されている場合、プリプレグ樹脂を用いずに接合させることも可能である。
【００５６】
次に、第３の樹脂付金属膜３３及び第４の樹脂付金属膜３４には、図１２に示すように、研磨工程ｓ−６が施される。第３の樹脂付金属膜３３及び第４の樹脂付金属膜３４には、例えばアルミナとシリカの混合液からなる研磨材等により、金属膜３３ａ、３４ａが臨む両主面全体に研磨処理が施される。
【００５７】
具体的に、第３の樹脂付金属膜３３には、第３の配線層１０が露出するまで研磨処理が施される。第４の樹脂付金属膜３４には、第４の配線層１１を露出させることなく樹脂層３４ｂが所定の厚みΔｘを残すようにして研磨処理が施される。これにより、第３の配線層１０が露出する面は、パターン導体の間に樹脂層３３ｂが埋め込まれることになり、高精度に平坦化された形成面２ａとなる。以上のようにして、形成面２ａにフィルタ素子４における第１の線路１９ａ、１９ｂが形成された第１の回路部２が作製される。なお、この第１の回路部２おいては、各樹脂層に比誘電率を３．８程度とする比較的に高い誘電率を有する誘電絶縁材が用いられている。
【００５８】
この第１の回路部２では、後述する第２の回路部作製工程において、第３の配線層１０上に第２の回路部３が形成されることになり、第２の回路部３が第３の配線層１０を薬品、機械的或いは熱的負荷から保護することから、第３の配線層１０が露出するまで樹脂層３３ｂに研磨処理が施されている。第１の回路部２は、係る構成によって後述する第２の回路部作製工程において、第３の配線層１０が第２の回路部３に対する電源系の配線部や制御系の配線部或いはグランド部を構成することになる。
【００５９】
また、第１の回路部２では、係る構成によって後述する第２の回路部作製工程において、第４の配線層１１が残された樹脂層３４ｂによって薬品や機械的或いは熱的負荷から保護されることになる。そして、第１の回路部２においては、第４の配線層１１が、第２の回路部３を形成した後に、上述した樹脂層３４ｂが切削除去することにより露呈されて入出力端子部３５を構成することになる。
【００６０】
上述した第１の回路部作製工程は、回路部中間体３２を作製する工程を従来の多層基板の作製工程と同様とすることで、多層基板の作製プロセスをそのまま適用可能であるとともに、量産性も高いといった特徴を有している。なお、第１の回路部作製工程については、上述した工程に限定されるものではなく、従来採用されている種々の多層基板の作製工程が採用されても良いことは勿論である。
【００６１】
次に、第２の回路部３の作製工程について、以下図１３〜図１９を参照しながら詳細に説明する。第２の回路部作製工程は、図１３に示すように、第１の回路部２の形成面２ａ上に第１の絶縁層１２を形成する第１の絶縁層形成工程ｓ−７と、第１の絶縁層１２の表面に第１の導体層１３を形成する第１の導体層形成工程ｓ−８と、第１の絶縁層１２と第１の導体層１３とからなる第１の単位配線層３６にビア１８等を形成するビア形成工程ｓ−９とを経る。
【００６２】
第２の回路部作製工程は、第１の単位配線層３６上に、第２の絶縁層１４と第２の導体層１５とからなる第２の単位配線層３７を形成する第２の単位配線層形成工程ｓ−１０と、第２の単位配線層３７上に第３の絶縁層１６と第３の導体層１７とからなる第３の単位配線層３８を形成する第３の単位配線層形成工程ｓ−１１とを経て第２の回路部３を作製させることになる。
【００６３】
以上のような工程によって第２の回路部３を作製する際は、図１４に示すように、先ず、第１の回路部２の形成面２ａに第１の絶縁層形成工程ｓ−７が施される。第１の回路部２の形成面２ａには、低誘電率で低いＴａｎδ有すると共に優れた高周波特性を有する誘電絶縁材が全面に亘って供給され、この誘電絶縁材からなる第１の絶縁層１２が形成される。第１の絶縁層１２となる誘電絶縁材には、例えばベンゾシクロブテン（ＢＣＢ）、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマ（ＬＣＰ）或いはエポキシ樹脂やアクリル系樹脂等が用いられる。ここでは、第１の誘電層１２を比誘電率が２．６５程度の低い誘電率を有する誘電絶縁材で形成させている。第１の絶縁層１２の形成方法としては、比較的に形成する厚み等を制御し易い、例えばスピンコート法、カーテンコート法、ローリコート法、ディップコート法等が適用される。
【００６４】
次に、第１の絶縁層１２には、図１５に示すように、第１の導体層形成工程ｓ−８が施される。第１の絶縁層１２には、例えばスパッタリング法やＣＶＤ法等といった薄膜技術により、その表面全面に亘って金属膜３９が成膜される。この金属膜３９は、例えばＣｕ等の導電性の高い金属が５０μｍより薄く成膜された状態になっている。
【００６５】
次に、金属膜３９には、図１６に示すように、パターンニング処理が施される。これにより、金属膜３９は、第１の導体層１３となる。具体的には、金属膜３９に例えばフォトリソグラフ処理等が施されることにより、これら金属膜３９がパターニングされて第１の絶縁層１２上にパターン導体として第１の導体層１３が形成される。このとき、第１の導体層１３には、その一部に、フィルタ素子４における第１のグランド部２２も他のパターン導体と一緒に形成される。このようにして、第１の絶縁層１２と第１の導体層とによって構成される第１の単位配線層３６が形成される。
【００６６】
次に、第１の単位配線層３６には、図１７に示すように、ビア形成工程ｓ−９が施される。第１の単位配線層３６には、例えばドリルやレーザ等による孔穿加工が施されてビアホール１８ａが複数形成され、これらビアホール１８ａの内壁に例えばめっき等が施されて導電ペースト１８ｂが埋め込まれた後に、スパッタリング法やＣＶＤ法等によって金属膜による蓋形成が行われることで第３の配線層１０と電気的に接続させるビア１８が形成される。ビア１８においては、ビアホール１８ａ内に導電ペースト１８ｂが埋め込まれ後に、ビアホール１８ａの開口部を金属膜等で蓋形成されていることから、直上にビア等を形成させることが可能である。
【００６７】
このビア形成工程ｓ−９において、第１の単位配線層３６には、ビア１８と同様にして、フィルタ素子４における接続部２１の一部として接続ビア２１ａが一対の第１の線路１９ａ、１９ｂの一端に接続されるようにそれぞれ形成される。また、第１の単位配線層３６には、ビア１８と同様にして、フィルタ素子４におけるシールド部２６の一部としてシールドビア２６ａの直上にシールドビア２６ｂが複数形成される。
【００６８】
次に、第１の単位配線層３６には、図１８に示すように、第２の単位配線層形成工程ｓ−１０が施される。第１の単位配線層３６上には、第１の絶縁層１２及び第１の導体層１３と同様の材料を用いると共に、同様の工程を経ることにより、第２の絶縁層１４と第２の導体層１５とによって構成される第２の単位配線層３７が形成される。この第２の単位配線層３７にも、ビア形成工程ｓ−９と同様にしてビア１８が形成される。
【００６９】
第２の単位配線層形成工程ｓ−１０において、第２の導体層１５には、第３の配線層１０の一部に設けられている一対の第１の線路１９ａ、１９ｂと対向するように一対の第２の線路２０ａ、２０ｂが他のパターン導体と一緒に形成される。これら一対の第２の線路２０ａ、２０ｂは、スパッタリング法やＣＶＤ法といった薄膜技術により形成された第２の導体層１５の一部に設けられていることから、その厚みが５０μｍより薄くなるように形成されている。
【００７０】
第２の単位配線層形成工程ｓ−１０において、第２の導体層１５には、一対の第２の線路２０ａ、２０ｂの長手方向の略中央部付近から、一対の第２の線路２０ａ、２０ｂが対向する方向とは反対の方向に突出するように図１８には図示されていない給電部２３が他のパターン導体と一緒に形成される。
【００７１】
また、第２の単位配線層形成工程ｓ−１０において、第２の単位配線層３７には、ビア１８と同様にして、フィルタ素子４における接続部２１の一部として上接続ビア２１ｂが第１の単位配線層３６に形成された下接続ビア２１ａの直上に一対の第２の線路２０ａ、２０ｂの一端部に接続されて形成される。第２の単位配線層３７には、ビア１８と同様にして、フィルタ素子４における図１８には図示されていない短絡ビア２４が一対の第２の線路２０ａ、２０ｂの他端部を第１のグランド部２２に短絡させるように形成される。
【００７２】
第２の単位配線層３７には、ビア１８と同様にして、フィルタ素子４におけるシールド部２６の一部としてシールドビア２６ｂの直上にシールドビア２６ｃが複数形成される。これにより、接続部２１は、下接続ビア２１ａと上接続ビア２１ｂとによって構成されることになる。
【００７３】
次に、第２の単位配線層３７には、図１９に示すように、第３の単位配線層形成工程ｓ−１１が施される。第２の単位配線層３７上には、第１の絶縁層１２及び第１の導体層１３と同様の材料を用いると共に、同様の工程を経ることにより、第３の絶縁層１６と第３の導体層１７とによって構成される第３の単位配線層３８が形成される。この第３の単位配線層３８にも、ビア形成工程ｓ−９と同様にしてビア１８が形成される。第３の単位配線層形成工程ｓ−１１において、第３の導体層１７には、フィルタ素子４における第３のグランド部２５ｂも他のパターン導体と一緒に形成される。
【００７４】
第３の単位配線層形成工程ｓ−１１において、第３の単位配線層３８には、ビア１８と同様にして、フィルタ素子４におけるシールド部２６の一部としてシールドビア２６ｃの直上にシールドビア２６ｄが複数形成される。これにより、シールド部２６は、シールドビア２６ａ〜２６ｄによって構成されることになる。
【００７５】
以上のようにして、第１の回路部２の第３の配線層１０の一部に設けられた一対の第１の線路１９ａ、１９ｂと、第２の回路部３の第２の導体層１５の一部に設けられた一対の第２の線路２０ａ、２０ｂとが誘電絶縁材を介して積層させられた構造のフィルタ素子４が形成される。また、このようにして、パターン導体である導体層が薄膜技術によって形成されている第２の回路部３が作製される。
【００７６】
次に、第１の回路部２には、図２０に示すように、形成面２ａとは反対側の主面、すなわち実装面２ｂ上に露出している樹脂層３４ｂに例えばアルミナとシリカの混合液からなる研磨材等を用いた研磨処理が施される。これにより、第１の回路部２は、実装面２ｂに第４の配線層１１が露出することになる。
【００７７】
次に、第１の回路部２の実装面２ｂ及び第２の回路部３の第３の単位配線層側の主面には、図２１に示すように、レジスト層４０ａ、４０ｂが全面に亘って形成される。このレジスト層４０ａ、４０ｂには、例えばフォトリソグラフ法等により所定の位置に第４の配線層１０や第３の導体層１７を露出させる開口部４１ａ、４１ｂが設けられる。そして、これらの開口部４１ａ、４１ｂには、図２２に示すように、例えばＡｕやＮｉからなる電極端子４２ａ、４２ｂがメッキ法等により形成される。以上のようにして、第１の回路部２と第２の回路部３とに跨って形成されたフィルタ素子４を有するフィルタ回路装置１が製造される。
【００７８】
上述したフィルタ回路装置１の製造方法では、フィルタ素子４の高インピーダンス線路となる一対の第２の線路２０ａ、２０ｂを第２の回路部３の第２の導体層１５の一部に形成させており、この第２の導体層１５をスパッタリング法やＣＶＤ法といった薄膜技術によって形成させている。このため、このフィルタ回路装置１の製造方法では、一対の第２の線路２０ａ、２０ｂをメッキ法といった厚膜技術で形成させた低インピーダンス線路となる一対の第１の線路１９ａ、１９ｂよりも大幅に厚みを薄くして精度良く形成させることが可能である。
【００７９】
したがって、このフィルタ回路装置１の製造方法では、フィルタ素子４において、薄膜技術により精度良く大幅に薄く形成させた一対の第２の線路２０ａ、２０ｂと、厚膜技術により形成させた一対の第１の線路１９ａ、１９ｂとのインピーダンスの比を大きくできることから、これら一対の共振器線路の長さを大幅に短縮して更なる小型化が図られたフィルタ回路装置１が得られる。
【００８０】
このフィルタ回路装置１の製造方法では、フィルタ素子４における一対の第２の線路２０ａ、２０ｂを薄膜技術によって大幅に薄く形成させていることから、例えばめっき法といった厚膜技術により共振器線路を形成する場合に比べて厚みを大幅に薄くさせると共に、厚み寸法のばらつきを抑制させた一対の第２の線路２０ａ、２０ｂを精度良く形成することが可能となり、フィルタ特性の劣化が防止されたフィルタ素子４を有するフィルタ回路装置１を歩留まり良く製造させる。
【００８１】
このフィルタ回路装置１の製造方法では、一対の第１の線路１９ａ、１９ｂと、一対の第２の線路２０ａ、２０ｂとが誘電絶縁材を介して積層させられた状態で、これら一対の線路の長手方向の一端部同士が接続部２２で接続された構造、すなわち一対の共振器線路が誘電絶縁材を挟むように接続部２２で折り返されたような構造のフィルタ素子４を有するフィルタ回路装置１が製造される。
【００８２】
したがって、このフィルタ回路装置１の製造方法では、フィルタ素子４における第１の線路１９ａ、１９ｂ及び第２の線路２０ａ、２０ｂの長さを、例えばフィルタ素子４と同じ周波数帯域に用いる一対の共振器線路を平面で形成した場合の共振器線路の長さに比べて半分以下にできることから、フィルタ素子４の占有面積を小さくして小型化が図られたフィルタ回路装置１が得られる。
【００８３】
このフィルタ回路装置１の製造方法では、フィルタ素子４の高インピーダンス線路となる一対の第２の線路２０ａ、２０ｂを、低インピーダンス線路となる一対の第１の線路１９ａ、１９ｂが形成されている第１の回路部２よりも低い比誘電率を有する誘電絶縁材からなる第２の絶縁層１４上に形成させていることから、これら一対の共振器線路の長さを更に短縮させることが可能となる。
【００８４】
このフィルタ回路装置１の製造方法では、フィルタ素子４における第１のグランド部２２を、一対の第１の線路１９ａ、１９ｂと一対の第２の線路２０ａ、２０ｂとの層間に形成させており、第１のグランド部２２が一対の第１の線路１９ａ、１９ｂと一対の第２の線路２０ａ、２０ｂとの間でシールドとして機能することから、これら一対の共振器導体線同士が干渉することで生じるフィルタ特性の劣化が防止されたフィルタ素子４を有するフィルタ回路装置１が得られる。
【００８５】
上述したフィルタ回路装置１においては、図２３に示すように、ベース基板９０に実装されると共に、第２の回路部３上に例えばフリップチップ法等によって半導体部品９１が実装され、これら半導体部品９１をシールドカバー９２が覆って保護するようにされている。フィルタ回路装置１において、ベース基板９０に実装される際は、第２の回路部３側に形成された電極端子４２ａが、半導体部品９１に接続される接続端子を構成する。フィルタ回路装置１において、ベース基板９０に実装される際は、第１の回路部２の実装面２ｂに露出する第４の配線層１１と電気的に接続されている電極端子４２ｂが、ベース基板９０に対する接続端子として機能することになる。
【００８６】
【発明の効果】
以上、詳細に説明したように、本発明によれば、フィルタ素子の高インピーダンス線路となる第１のフィルタ線路を薄膜技術によって形成させており、第１のフィルタ線路を厚膜技術で形成された低インピーダンス線路より大幅に厚みを薄く、幅を狭くできることから、高インピーダンス線路と低インピーダンス線路とのインピーダンスの比が大きくなり、フィルタ素子を構成する一対の線路の長さを大幅に短縮してフィルタ回路装置の更なる小型化が図れる。
【００８７】
本発明によれば、フィルタ素子の高インピーダンス線路が薄膜技術によって形成されており、高インピーダンス線路を厚膜技術で形成した場合に比べて厚みを薄くすると共に、厚み寸法のばらつきを抑制させて精度良く形成させることから、フィルタ特性が優れたフィルタ素子を有するフィルタ回路装置を歩留まり良く製造できる。
【００８８】
本発明によれば、回路装置の内層に、高インピーダンス線路と低インピーダンス線路とを回路層の積層方向に絶縁層を介して略平行に対向させると共に、高インピーダンス線路と低インピーダンス線路とにおける回路層の積層方向に対向する線路の一端部同士を電気的に接続させた構造のフィルタ素子、すなわち一対の線路が誘電絶縁材を介して一端部で折り返された構造のフィルタ素子を形成させている。
【００８９】
したがって、本発明によれば、一対の線路が一端部で折り返された構造のフィルタ素子における一対の線路の長さを、フィルタ素子を構成する一対の線路を平面的に形成した場合の線路の長さに比べて半分以下にできることから、フィルタ素子の占有面積を小さくすることが可能となり、フィルタ回路装置の小型化が図れる。
【００９０】
本発明によれば、フィルタ素子の高インピーダンス線路が、低インピーダンス線路を有する回路層を構成する絶縁層よりも低い誘電率を有する低誘電絶縁材による低誘電絶縁層と、配線層とで構成される低誘電回路層に形成されていることから、フィルタ素子における一対の線路の長さを更に短縮させることが可能となる。
【図面の簡単な説明】
【図１】本発明に係るフィルタ回路装置がベース基板に実装された状態を示す縦断面図である。
【図２】同フィルタ回路装置に備わるフィルタ素子を一部透視して示す斜視図である。
【図３】同フィルタ回路装置に備わるフィルタ素子であり、同図（ａ）は第３のグランド部を示す平面図、同図（ｂ）は第２の共振器線路を示す平面図、同図（ｃ）は第１のグランド部を示す平面図、同時（ｄ）は第１の共振器線路を示す平面図、同図（ｅ）は第２のグランド部を示す平面図である。
【図４】同フィルタ回路装置における第１の回路部の作製工程図である。
【図５】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、コア基板を示す縦断面図である。
【図６】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、第１の配線層及び第２の配線層が形成された状態を示す縦断面図である。
【図７】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、コア基板に第１の樹脂付金属膜及び第２の樹脂付金属膜を接合させる状態を示す縦断面図である。
【図８】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、第１の樹脂付金属膜及び第２の樹脂付金属膜にビアが形成された状態を示す縦断面図である。
【図９】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、回路部中間体を示す縦断面図である。
【図１０】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、回路部中間体に第３の樹脂付金属膜及び第４の樹脂付金属膜を接合させる状態を示す縦断面図である。
【図１１】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、回路部中間体に第３の樹脂付金属膜及び第４の樹脂付金属膜を接合させた状態を示す縦断面図である。
【図１２】同フィルタ回路装置における第１の回路部の作製工程を説明するため図であり、第１の回路部を示す縦断面図である。
【図１３】同フィルタ回路装置における第２の回路部の作製工程図である。
【図１４】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、形成面に第１の絶縁層が形成された状態を示す縦断面図である。
【図１５】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第１の絶縁層上に金属膜が形成された状態を示す縦断面図である。
【図１６】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第１の導体層が形成された状態を示す縦断面図である。
【図１７】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第１の単位配線層にビアが形成された状態を示す縦断面図である。
【図１８】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第１の単位配線層上に第２の単位配線層が形成された状態を示す縦断面図である。
【図１９】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第２の単位配線層上に第３の単位配線層が形成された状態を示す縦断面図である。
【図２０】同フィルタ回路装置における第２の回路部の作製工程を説明するため図であり、第１の回路部上に回路部が形成された状態を示す縦断面図である。
【図２１】同フィルタ回路装置の作製工程を説明するため図であり、レジスト層が形成された状態を示す縦断面図である。
【図２２】同フィルタ回路装置の作製工程を説明するため図であり、フィルタ回路装置を示す縦断面図である。
【図２３】同フィルタ回路装置をベース基板に実装させた状態を示す縦断面図である。
【図２４】平面型構造のバンドパスフィルタを有するフィルタ回路を示す概略平面図である。
【図２５】トリプレート構造のバンドパスフィルタを有するフィルタ回路であり、同図（ａ）は一部を透視して示す斜視図、同図（ｂ）は上層のグランド部を示す平面図、同図（ｃ）は共振器線路を示す平面図、同図（ｄ）は下層のグランド部を示す平面図である。
【図２６】トリプレート構造のバンドパスフィルタを等価回路的に示す模式図である。
【符号の説明】
１  フィルタ回路装置、２  第１の回路部、３  第２の回路部、４  フィルタ素子、５  コア基板、６  第１の配線層、７  第２の配線層、８  第１の樹脂付金属膜、９  第２の樹脂付金属膜、１０  第３の配線層、１１  第４の配線層、１２  第１の絶縁層、１３  第１の導体層、１４  第２の絶縁層、１５  第２の導体層、１６  第３の絶縁層、１７  第３の導体層、１８  ビア、１９ａ，１９ｂ  第１の共振器線路、２０ａ，２０ｂ  第２の共振器線路、２１  接続部、２２  第１のグランド部、２３  給電部、２４  短絡ビア、２５ａ  第２のグランド部、２５ｂ  第３のグランド部、２６  シールド部
【図１】
0003649183.tif 000002
【図２】
0003649183.tif 000003
【図３】
0003649183.tif 000004
【図４】
0003649183.tif 000005
【図５】
0003649183.tif 000006
【図６】
0003649183.tif 000007
【図７】
0003649183.tif 000008
【図８】
0003649183.tif 000009
【図９】
0003649183.tif 000010
【図１０】
0003649183.tif 000011
【図１１】
0003649183.tif 000012
【図１２】
0003649183.tif 000013
【図１３】
0003649183.tif 000014
【図１４】
0003649183.tif 000015
【図１５】
0003649183.tif 000016
【図１６】
0003649183.tif 000017
【図１７】
0003649183.tif 000018
【図１８】
0003649183.tif 000019
【図１９】
0003649183.tif 000020
【図２０】
0003649183.tif 000021
【図２１】
0003649183.tif 000022
【図２２】
0003649183.tif 000023
【図２３】
0003649183.tif 000024
【図２４】
0003649183.tif 000025
【図２５】
0003649183.tif 000026
【図２６】
0003649183.tif 000027