(57)【特許請求の範囲】
【請求項１】
主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第１の絶縁膜で覆われている半導体基板を準備する工程と、
前記第１の絶縁膜及び前記パッドの上に、下地導電膜を形成する工程と、
前記下地導電膜の上に、粘度が３０００〜４０００ｃｐｓのフォトレジスト原料液の塗布とキュアとを交互に２回繰り返すことにより、厚さが２００μｍのときの波長４３６ｎｍにおける紫外線透過率が９０％以上となる材料からなる厚さ５０μｍ以上のフォトレジスト膜を形成する工程と、
前記フォトレジスト膜の前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程と、
前記開口の底面に露出した前記下地導電膜上に、導電性のバンプ電極を堆積する工程と、
前記フォトレジスト膜を除去する工程と
を有する半導体装置の製造方法。
【請求項２】
前記バンプ電極を堆積する工程において、前記バンプ電極の上面が前記フォトレジスト膜の上面よりも低くなるように前記バンプ電極を堆積する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記バンプ電極を堆積する工程において、前記バンプ電極が前記フォトレジスト膜の上面から突出し、その突出の高さが前記フォトレジスト膜の厚さよりも低い請求項１に記載の半導体装置の製造方法。
【請求項４】
前記フォトレジスト膜を除去する工程の後、さらに、前記バンプ電極を加熱して溶融させ、ほぼ球状にする工程を含む請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記開口を形成する工程の後、さらに、前記フォトレジスト膜の表面の親水性を向上させる工程を含み、
前記バンプ電極を堆積する工程において、前記開口の底面に露出した前記下地導電膜表面をメッキすることにより、前記バンプ電極を堆積する請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記親水性を向上させる工程において、前記フォトレジスト膜の表面を酸素プラズマによりアッシング処理する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記親水性を向上させる工程において、前記半導体基板を有機溶剤に浸漬させる請求項５に記載の半導体装置の製造方法。
【請求項８】
前記開口を形成する工程の後、さらに、前記半導体基板を第１の液体中に浸漬させ、該第１の液体を減圧雰囲気下におく工程を含み、
前記バンプ電極を堆積する工程において、前記半導体基板を前記第１の液体中から取り出し、メッキ液中に浸漬させ、前記開口の底面に露出した前記下地導電膜表面をメッキすることにより、導電性のバンプ電極を堆積し、
前記第１の液体が、前記導電性のバンプ電極を堆積する工程におけるメッキ処理に悪影響を及ぼさない請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記バンプ電極を堆積する工程が、前記半導体基板をメッキ液に浸漬させ、該メッキ液を減圧雰囲気下において、前記開口の底面に露出した前記下地導電膜表面をメッキする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記フォトレジスト膜を除去する工程において、前記半導体基板をレジスト除去液に浸漬させ、レジスト除去液を攪拌しながら前記フォトレジスト膜の除去を行う請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記バンプ電極を堆積する工程において、第１の金属からなるバンプ下層部を堆積し、その上に前記第１の金属よりも低融点の第２の金属もしくは導電性樹脂からなるバンプ上層部を堆積する請求項１〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記バンプ電極を堆積する工程において、第１の金属からなるバンプ下層部を堆積し、その上に前記第１の金属よりも酸化されにくい第２の金属からなるバンプ上層部を堆積する請求項１〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記バンプ電極を堆積する工程が、前記半導体基板を電解メッキ液中に浸漬させ、前記開口の底面に露出した前記下地導電膜表面を電解メッキすることにより、導電性のバンプ電極を堆積する工程を含み、堆積したバンプ電極の高さが高くなるに従い、電流密度を増加させてメッキを行う請求項１に記載の半導体装置の製造方法。
【請求項１４】
前記開口を形成する工程が、前記フォトレジスト膜を選択的に露光して現像し、前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程を含み、前記フォトレジスト膜を現像する際に、前記半導体基板を回転させながら前記フォトレジスト膜を現像液に晒して現像を行う第１のサブ工程と、その後回転速度を上げ、現像液により膨潤したフォトレジストを除去する第２のサブ工程とを繰り返し実行する請求項１に記載の半導体装置の製造方法。
【請求項１５】
前記第２のサブ工程における前記半導体基板の回転数を、前回の第２のサブ工程における回転数よりも高くする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第２のサブ工程における前記半導体基板の回転数が、前記第１のサブ工程における回転数の２倍以上である請求項１４または１５に記載の半導体装置の製造方法。
【請求項１７】
前記開口を形成する工程が、前記フォトレジスト膜を選択的に露光して現像し、前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程を含み、前記フォトレジスト膜を現像する際に、前記半導体基板を回転させながら前記フォトレジスト膜を現像液に晒して現像を行う第１のサブ工程と、その後前記半導体基板表面にガスを吹き付けて、現像液により膨潤したフォトレジストを除去する第２のサブ工程とを繰り返し実行する請求項１に記載の半導体装置の製造方法。
【請求項１８】
前記開口を形成する工程が、前記フォトレジスト膜を選択的に露光して現像し、前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程を含み、前記フォトレジスト膜を現像する際に、前記半導体基板を現像液中に浸漬させ、現像液を攪拌しながら現像を行う請求項１に記載の半導体装置の製造方法。
【請求項１９】
主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第１の絶縁膜で覆われている半導体基板を準備する工程と、
前記第１の絶縁膜及び前記パッドの上に、下地導電膜を形成する工程と、
前記下地導電膜の上に、第１のフォトレジスト膜を形成する工程と、
前記第１のフォトレジスト膜を選択的に露光して現像し、前記パッドに対応する位置から、基板面内のバンプ電極を形成すべき位置まで延在する第１の開口を形成する工程と、
前記第１の開口の底面に露出した前記下地導電膜上に導電性部材をメッキすることにより、配線を形成する工程と、
前記第１のフォトレジスト膜を除去し、前記下地導電膜及び前記配線上に、粘度が３０００〜４０００ｃｐｓのフォトレジスト原料液の塗布とキュアとを交互に２回繰り返すことにより、厚さが２００μｍのときの波長４３６ｎｍにおける紫外線透過率が９０％以上となる材料からなる厚さ５０μｍ以上の第２のフォトレジスト膜を形成する工程と、
前記第２のフォトレジスト膜を選択的に露光して現像し、前記バンプ電極を形成すべき領域に第２の開口を形成する工程と、
前記第２の開口の底面に露出した前記配線の上に、導電性のバンプ電極を堆積する工程と、
前記第２のフォトレジスト膜を除去する工程と
を有する半導体装置の製造方法。
【請求項２０】
前記バンプ電極を堆積する工程において、前記バンプ電極の上面が前記フォトレジスト膜の上面よりも低くなるように前記バンプ電極を堆積する請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記バンプ電極を堆積する工程において、第１の金属からなるバンプ下層部を堆積し、その上に前記第１の金属よりも低融点の第２の金属からなるバンプ上層部を堆積する請求項１９または２０に記載の半導体装置の製造方法。
【請求項２２】
前記バンプ電極を堆積する工程において、第１の金属からなるバンプ下層部を堆積し、その上に前記第１の金属よりも酸化されにくい第２の金属からなるバンプ上層部を堆積する請求項１９または２０に記載の半導体装置の製造方法。
【請求項２３】
前記バンプ電極を堆積する工程において、前記バンプ下層部を堆積した後、前記バンプ上層部を堆積する前に、半田に対して前記バンプ上層部よりも高い拡散バリア性を持つ第３の金属からなるバンプ中層部を堆積する請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記第２のフォトレジスト膜を除去する工程の後、さらに、前記下地導電膜のうち前記配線で覆われていない部分を除去する工程と、
前記半導体基板の表面のうち、前記バンプ電極が形成されていない領域を覆う第２の絶縁膜を、該第２の絶縁膜が前記バンプ電極の頭頂部を除く領域の少なくとも一部に接触するように形成する工程と
を含む請求項２０〜２３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特にフリップチップボンディングに適したバンプ電極を有する半導体装置の製造方法及び半導体装置に関する。
【０００２】
近年、半導体集積回路装置の高集積化、多機能化が進み、集積回路装置と外部装置との接続用電極数が増加している。一方、小型化の要求もますます進んでおり、バンプ電極を用いたいわゆるフリップチップボンディングにより実装される場合が増加している。
【０００３】
【従来の技術】
図１１を参照して、従来例によるバンプ電極の形成方法を説明する。
【０００４】
図１１（Ａ）に示すように、半導体基板２００の表面上に絶縁膜２０１が形成され、その一部の領域上にアルミニウム（Ａｌ）からなるパッド２０２が形成されている。絶縁膜２０２の他の領域は絶縁膜２０３で覆われている。パッド２０２及び絶縁膜２０３の上に、基板全面を覆う金属膜２０４が形成されている。
【０００５】
金属膜２０４の上に厚さ数ミクロンのフォトレジスト膜２０５を塗布し、フォトレジスト膜２０５のパッド２０２に対応する領域に開口２０５ａを形成する。電解メッキにより、開口２０５ａの底面に露出した金属膜２０４の表面上に、ＳｎＰｂ合金からなるバンブ部材２０６を堆積する。バンプ電極２０６は、開口２０５ａ内を埋め尽くした後、開口２０５ａの端部からフォトレジスト膜２０５の表面上にはみ出し、きのこ型になる。
【０００６】
その後、フォトレジスト膜２０５を除去し、バンプ電極２０６で覆われていない領域の金属膜２０４を、エッチングして除去する。
【０００７】
図１１（Ｂ）に示すように、基板を加熱してリフロー処理を行う。きのこ型のバンブ部材２０６が、ほぼ球状になる。このようにして、パッド２０２上にバンプ電極２０６が形成される。
【０００８】
【発明が解決しようとする課題】
図１１に示す従来例では、メッキによりバンプ電極を堆積するときに、図１１（Ａ）に示すように、バンプ電極２０６がきのこ型になりパッド２０２を中心としてその周囲に広がる。このため、パッド２０２の配列ピッチが微細になった場合に、相互に隣接するバンプ電極同士が接触しやすくなる。また、図１１（Ｂ）に示すほぼ球状のバンプ電極２０６の高さを、均一に揃えることが困難である。
【０００９】
転写法を用いて、パッド部分に半田ボールを形成する方法も知られているが、この方法でも、パッドの配列ピッチの微細化に対応することが困難である。
【００１０】
本発明の目的は、バンプ電極の配列ピッチの微細化に適した半導体装置の製造方法及び半導体装置を提供することである。
【００１１】
【課題を解決するための手段】
本発明の一観点によると、主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第１の絶縁膜で覆われている半導体基板を準備する工程と、前記第１の絶縁膜及び前記パッドの上に、下地導電膜を形成する工程と、前記下地導電膜の上に、粘度が３０００〜４０００ｃｐｓのフォトレジスト原料液の塗布とキュアとを交互に２回繰り返すことにより、厚さが２００μｍのときの波長４３６ｎｍにおける紫外線透過率が９０％以上となる材料からなる厚さ５０μｍ以上のフォトレジスト膜を形成する工程と、前記フォトレジスト膜の前記パッドに対応する位置に、前記下地導電膜の表面を露出させる開口を形成する工程と、前記開口の底面に露出した前記下地導電膜上に、導電性のバンプ電極を堆積する工程と、前記フォトレジスト膜を除去する工程とを有する半導体装置の製造方法が提供される。
【００１２】
フォトレジスト膜の厚さを５０μｍ以上としているため、このフォトレジスト膜に設けた開口内にバンプ電極を堆積し、高さ５０μｍ程度のバンプ電極を形成することができる。開口からはみ出すことなくバンプ電極を堆積することができるため、微細なピッチで配列したパッド上に、再現性よくバンプ電極を形成することができる。
【００１３】
バンプ電極を堆積する工程において、半導体基板を電解メッキ液中に浸漬させ、開口の底面に露出した下地導電膜表面を電解メッキすることにより、導電性のバンプ電極を堆積するとともに、堆積したバンプ電極の高さが高くなるに従い、電流密度を増加させてメッキを行ってもよい。
【００１４】
開口のアスペクト比が高いときには、メッキされる金属イオンが開口の底部まで輸送されにくい。このため、電流密度を少なめに設定しておき、メッキ速度を遅くしておくことが好ましい。メッキが進み、開口が浅くなると、金属イオンが開口の底部まで輸送されやすくなるため、電流密度を増加させ、メッキ速度を速くすることができる。
【００１５】
開口を形成する工程において、フォトレジスト膜を選択的に露光して現像し、パッドに対応する位置に、下地導電膜の表面を露出させる開口を形成する。フォトレジスト膜を現像する際に、半導体基板を回転させながらフォトレジスト膜を現像液に晒して現像を行う第１のサブ工程と、その後回転速度を上げ、現像液により膨潤したフォトレジストを除去する第２のサブ工程とを繰り返し実行してもよい。
【００１６】
フォトレジスト膜が厚く、現像すべき部分のアスペクト比が高い場合には、現像液により膨潤したフォトレジストが、現像された部分の底部に滞留しやすい。現像後、基板の回転速度を上げることにより、滞留したフォトレジストを除去し、現像を進めることができる。
【００１７】
フォトレジスト膜を現像する際に、半導体基板を回転させながらフォトレジスト膜を現像液に晒して現像を行う第１のサブ工程と、その後半導体基板表面にガスを吹き付けて、現像液により膨潤したフォトレジストを除去する第２のサブ工程とを繰り返し実行してもよい。
【００１８】
ガスの吹き付けにより、膨潤したフォトレジストを除去し、現像を進めることができる。
【００１９】
フォトレジスト膜を現像する際に、半導体基板を現像液中に浸漬させ、現像液を攪拌しながら現像を行ってもよい。
【００２０】
現像液を攪拌することにより、膨潤したフォトレジストを除去し、現像を進めることができる。
【００２１】
本発明の他の観点によると、主表面の一部の領域に導電性材料からなるパッドが露出し、主表面の他の領域が第１の絶縁膜で覆われている半導体基板を準備する工程と、前記第１の絶縁膜及び前記パッドの上に、下地導電膜を形成する工程と、前記下地導電膜の上に、第１のフォトレジスト膜を形成する工程と、前記第１のフォトレジスト膜を選択的に露光して現像し、前記パッドに対応する位置から、基板面内のバンプ電極を形成すべき位置まで延在する第１の開口を形成する工程と、前記第１の開口の底面に露出した前記下地導電膜上に導電性部材をメッキすることにより、配線を形成する工程と、前記第１のフォトレジスト膜を除去し、前記下地導電膜及び前記配線上に、粘度が３０００〜４０００ｃｐｓのフォトレジスト原料液の塗布とキュアとを交互に２回繰り返すことにより、厚さが２００μｍのときの波長４３６ｎｍにおける紫外線透過率が９０％以上となる材料からなる厚さ５０μｍ以上の第２のフォトレジスト膜を形成する工程と、前記第２のフォトレジスト膜を選択的に露光して現像し、前記バンプ電極を形成すべき領域に第２の開口を形成する工程と、前記第２の開口の底面に露出した前記配線の上に、導電性のバンプ電極を堆積する工程と、前記第２のフォトレジスト膜を除去する工程とを有する半導体装置の製造方法が提供される。
【００２２】
パッドから配線を引出し、パッドとは異なる位置にバンプ電極を形成することができる。例えば、ワイヤボンディング用に配置されたパッドを有する半導体チップに、フリップチップボンディング用のバンプ電極を、チップ内にほぼ一様に分散配置することができる。
【００２７】
【発明の実施の形態】
図１〜図３を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００２８】
図１（Ａ）に示すように、シリコン基板１の表面に、ＭＯＳトランジスタ４等の半導体素子を含む電子回路が形成されており、これら半導体素子を覆うように、例えばＳｉＯ2 からなる絶縁膜２が形成されている。図１（Ｂ）以降の図面では、半導体素子４の記載を省略する。絶縁膜２の一部の領域上に、例えばＡｌからなるパッド３が形成されている。パッド３は、シリコン基板１の表面に形成された電子回路に電気的に接続されている。図１（Ａ）では、１つのパッドを代表して表しているが、実際には、複数のパッド３がピッチ１５０μｍで配列している。なお、パッド３を、Ｔｉ、Ｃｕ等を微量添加したＡｌ合金、Ｃｕ若しくはＣｕを主原料とした合金、またはＡｕ等で形成してもよい。
【００２９】
絶縁膜２の表面のうち、パッド３により覆われていない領域は、カバー膜５で覆われている。カバー膜５は、例えば下層のフォスフォシリケートガラス（ＰＳＧ）膜と上層のポリイミド膜との２層構造を有する。
【００３０】
このように準備された基板の表面上に、下地導電膜６を形成する。下地導電膜６は、基板全面を覆う厚さ２００〜５００ｎｍのＴｉ膜６ａと、Ｔｉ膜６ａの表面のうちパッド３に対応する領域を覆う厚さ２００〜５００ｎｍのＮｉ膜６ｂにより構成される。Ｔｉ膜６ａは、例えばＴｉターゲットをＡｒ雰囲気中でスパッタすることにより堆積される。Ｎｉ膜は、例えばＮｉターゲットをＡｒ雰囲気中でスパッタすることにより堆積される。Ｎｉ膜のパターニングは、例えばＨＮＯ3 の希釈液を用いたウェットエッチングにより行う。
【００３１】
下地導電膜６は、後述する電解メッキ工程において陰極として作用する。Ｔｉ膜６ａは、下地表面とＮｉ膜６ｂとの密着性を高める。Ｎｉ膜６ｂは、その上にメッキされる金属とＴｉ膜６ａとの密着性を高める。
【００３２】
なお、図１（Ａ）では、既にパターニングされたＮｉ膜６ｂを形成している場合を示しているが、Ｎｉ膜を基板全面に残しておき、電解メッキ後に、不要なＮｉ膜を除去してもよい。本実施例のように、電解メッキ前にＮｉ膜をパターニングしてＮｉ膜６ｂを形成しておくと、電解メッキ後のＮｉ膜のパターニングが不要になる。
【００３３】
図１（Ｂ）に示すように、基板上に、厚さ約１５０μｍのフォトレジスト膜１０を形成する。フォトレジスト膜１０として、例えば、アクリル系樹脂をベースとし、多官能アクリレート化合物を架橋剤とした高分子材料を用いることができる。実施例で用いたフォトレジスト膜１０は、厚さを１４０μｍとしたときの、波長４３６ｎｍの紫外光に対する透過率がほぼ１００％のものである。以下、フォトレジスト膜１０の形成方法について説明する。
【００３４】
まず、粘度３８００ｃｐｓのフォトレジスト原料液を、室温にて、回転数１０００ｒｐｍ、塗布時間１０秒の条件で基板表面にスピン塗布する。温度１００℃で６分間の中間キュアを行うことにより、厚さ７５μｍのフォトレジスト膜が得られる。再度、同一条件でフォトレジスト原料液をスピン塗布し、温度１００度で２０分間のキュアを行う。２回のスピン塗布により、厚さ約１５０μｍのフォトレジスト膜１０が得られる。
【００３５】
フォトレジスト原料液の粘度が低すぎると、厚い膜を得ることが困難になる。基板の回転数を下げれば厚い膜が得られるが、均一な膜厚とすることが困難になる。逆に、フォトレジスト原料液の粘度が高すぎると、液中に気泡が入りやすくなり、取扱いに不便である。このため、フォトレジスト原料液として、粘度３０００〜４０００ｃｐｓのものを用いることが好ましい。
【００３６】
また、厚いフォトレジスト膜を紫外光で十分露光するためには、例えば、フォトレジスト膜の厚さが２００μｍのときの波長４３６ｎｍにおける光透過率が９０％以上となるようなレジスト材料を用いることが好ましい。
【００３７】
図２（Ａ）に示すように、フォトレジスト膜１０の、パッド３に対応する領域に、直径５４μｍの開口１１を形成する。すなわち、開口３のアスペクト比は、約２．８である。以下、開口１１の形成方法を説明する。
【００３８】
波長４３６ｎｍの紫外光を用いて、フォトレジスト膜１０を選択的に露光する。基板をスピナで回転させながら、フォトレジスト膜１０の表面にテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）系の専用現像液を３０℃に加熱し、霧状にして吹き付ける。フォトレジスト膜１０が現像され、開口１１が形成される。なお、現像液の温度を２３〜７０℃の範囲とした場合に、良好な現像を行えることが確認できた。
【００３９】
フォトレジスト膜１０の厚さが約１５０μｍと厚いため、現像により形成された開口部が深くなると、現像液により膨潤したフォトレジストが開口部内に滞留し、現像されにくくなる。膨潤したフォトレジストの滞留を防止するために、基板を比較的低速で回転させながら現像を行う第１のサブ工程と、回転数を上げて滞留したフォトレジストを遠心力で除去する第２のサブ工程とを繰り返し行うことが好ましい。例えば、第１のサブ工程では、回転数を約１００ｒｐｍとし、第２のサブ工程では、回転数を２００〜１０００ｒｐｍとする。
【００４０】
開口の深さが深くなるに従って、滞留したフォトレジストが除去されにくくなる。このため、第２のサブ工程における回転数を、前回の第２のサブ工程における回転数よりも高くすることが好ましい。なお、滞留したフォトレジストを効率的に除去するためには、第２のサブ工程における回転数を、第１のサブ工程における回転数の２倍以上とすることが好ましい。
【００４１】
また、第２のサブ工程で回転数を上げる代わりに、基板表面にガスを吹き付けて、膨潤したフォトレジストを除去してもよい。なお、回転数の上昇とガスの吹き付けの両方を行ってもよい。
【００４２】
また、現像液を霧状にして吹き付ける代わりに、基板を現像液中に浸漬させ、現像液を攪拌してもよい。現像液を攪拌することにより、膨潤し開口内に滞留したフォトレジストを開口外に排出するすることができる。
【００４３】
図２（Ｂ）に示すように、開口１１の底面に露出した下地導電膜６の上に、ＳｎＰｂ合金からなる厚さ約１４０μｍのバンプ電極１２を堆積する。バンプ電極１２の堆積は、例えば、アルキルスルフォン酸ベースのＳｎＰｂ共晶メッキ液を用いた電解メッキにより行う。このとき、下地導電膜６が陰極として作用する。
【００４４】
なお、電解メッキ液中に基板を浸漬させる前に、フォトレジスト膜１０の表面の親水性を向上させる処理を行うことが好ましい。親水性を向上させることにより、基板をメッキ液中に浸漬させるときの開口１１内への気泡の取り込みを抑制することができる。
【００４５】
親水性を向上させる処理として、例えば、酸素プラズマ中でフォトレジスト膜１０の表面をアッシングしても良いし、イソプロピルアルコール等の有機溶剤に浸漬させてもよい。
【００４６】
また、開口１１を形成した後に、基板を、電解メッキ処理に悪影響を及ぼさない液体中に浸漬させ、減圧雰囲気下においてもよい。例えば、２〜３分間、圧力２００〜３００Ｔｏｒｒの減圧雰囲気下におき、その後大気圧に戻す。減圧雰囲気下におくことにより、開口１１内に残留している気泡を効果的に開口１１外に排出することができる。電解メッキに悪影響を及ぼさない液体として、例えば純水、電解メッキ液が挙げられる。効果的に気泡を除去するためには、減圧雰囲気の圧力を３００Ｔｏｒｒ以下とすることが好ましい。予め、開口１１内を湿らせておくことにより、電解メッキ液中に浸漬するときの気泡の発生を抑制することができる。
【００４７】
また、電解メッキを行っている期間、電解メッキ液を減圧雰囲気下においてもよい。
【００４８】
開口１１が深い場合には、開口１１の深い領域にＰｂイオンやＳｎイオンが輸送され難い。このため、開口１１の深い領域の金属イオン濃度が薄くなり、メッキの効率が低下する。低下した金属イオン濃度を回復させるために、ある期間ごとに通電を停止してもよいし、ある間隔をおいて断続的に逆向きの電圧を印加してもよい。例えば、３〜４分間通電し、２０秒間通電を停止してもよい。また、順方向の電圧を５秒間印加し、逆方向の電圧を０．１秒間印加してもよい。
【００４９】
バンプ電極１２の堆積が進み、開口１１が浅くなると、メッキ箇所へ金属イオンが輸送され易くなる。このため、電解メッキを開始した当初は電流密度を比較的少なくしてバンプ電極１２の堆積速度を遅くし、ある程度バンプ電極１２が堆積して開口１１が浅くなると、電流密度を高くしてバンプ電極１２の堆積速度を速くしてもよい。例えば、電解メッキ当初の電流密度を２Ａ／ｄｍ2 とし、徐々に電流密度を増加させ、最終的に電流密度を８Ａ／ｄｍ2 としてもよい。
【００５０】
電解メッキを行っている期間中は、陰極表面で水素ガスが発生する。電解メッキ中に、ある期間ごとに通電を停止したり、ある間隔をおいて断続的に逆向きの電圧を印加することにより、水素ガスによる気泡の滞留を防止することができる。
【００５１】
本実施例では、開口１１のアスペクト比を約２．８としたが、アスペクト比を、より大きくしてもよい。ただし、バンプ電極１２で開口１１内を再現性よく埋め込むためには、開口１１のアスペクト比を５以下とすることが好ましい。
【００５２】
バンプ電極１２を堆積した後、基板を温度約８０℃のレジスト剥離液に浸漬させ、窒素ガスでバブリングしながらフォトレジスト膜１０を除去する。なお、レジスト剥離液の温度を、室温〜１２０℃としてもよい。また、厚いフォトレジスト膜１０の除去を容易に行うために、レジスト除去液を攪拌してもよい。
【００５３】
フォトレジスト膜１０を除去した後、バンプ電極１２で覆われていない領域の下地導電膜６を除去する。Ｔｉ膜６ａのエッチングは、例えば過酸化水素と水酸化アンモニウムとの混合液を用いて行うことができる。Ｎｉ膜６ｂは予めパターニングされているため、この段階でエッチングする必要はない。
【００５４】
その後、半導体装置１を、チップ単体に切断する。チップ表面にフラックスを塗布し、温度２５０℃程度まで加熱し、バンプ電極１２をリフローさせる。
【００５５】
図３は、リフロー後のバンプ部分の断面図を示す。高さ約７０μｍのほぼ球状のバンプ電極１２が得られた。
【００５６】
上記第１の実施例では、図２（Ｂ）に示すように、バンプ電極１２を堆積した状態で、バンプ電極１２が開口１１内に収まり、その周囲にはみ出さない。このため、パッド３の配列ピッチが狭い場合にも、相互に隣接するバンプ電極の接触を防止できる。
【００５７】
上記第１の実施例では、図２（Ｂ）のフォトレジスト膜１０の厚さを１５０μｍとした場合を説明した。フォトレジスト膜１０の厚さは、バンプ電極１２の必要とされる体積、パッド３の配列ピッチ等により選択される。十分な量のバンプ電極１２を堆積するためには、フォトレジスト膜１０の厚さを５０μｍ以上とすることが好ましい。
【００５８】
上記第１の実施例では、バンプ電極としてＳｎＰｂ合金を用いた場合を説明した。その材料として、例えば、Ｓｎ、Ｐｂ、Ｓｎを主成分とした合金が挙げられる。また、バンプ電極として、これらの金属よりも融点の高いＡｕ、Ｐｄ、Ｎｉ、Ｃｕを用いてもよい。高融点の金属を使用する場合には、図３で示したリフロー処理を行わず、ほぼ円柱状のバンプ電極が得られる。また、これらの金属膜を積層してもよい。
【００５９】
図４（Ａ）は、バンプ電極１２を、ＮｉやＣｕからなるバンプ下層部１２ａと、ＡｕやＰｄからなるバンプ上層部１２ｂで構成した場合を示す。バンプ電極１２の上層部が、下層部よりも酸化されにくい金属で形成されているため、フリップチップボンディングする時の接触不良の発生を抑制することができる。
【００６０】
図４（Ｂ）は、バンプ電極１２を、Ａｕ、Ｐｄ、Ｎｉ、Ｃｕ等の融点の高い金属からなるバンプ下層部１２ａと、Ｓｎ、Ｐｂ、ＳｎＰｂ合金、Ｓｎを主成分とした合金等からなるバンプ上層部１２ｃで構成した場合を示す。バンプ上層部１２ｃのみをリフローさせて、その表面を凸面状にしている。
【００６１】
このバンプ電極１２を用いてフリップチップボンディングすると、バンプ電極１２の先端部のみが横方向にはみ出す。図３に示すほぼ球状のバンプ電極を用いる場合に比べて、横方向へのはみ出し量を少なくすることができる。
【００６２】
上記第１の実施例では、バンプ電極を電解メッキにより堆積する場合を説明したが、その他の方法で堆積してもよい。例えば、無電解メッキによりＮｉまたはＣｕ等を堆積してもよい。
【００６３】
次に、図５を参照して、第１の実施例の他の変形例による半導体装置の製造方法について説明する。
【００６４】
図５は、第１の実施例の図２（Ｂ）の状態に対応する断面図を示す。図２（Ｂ）では、バンプ電極１２の厚さが、フォトレジスト膜１０の厚さよりも薄い場合を示した。すなわち、バンプ電極１２の上面がフォトレジスト膜１０の上面よりも低くなっている。これに対し、図５では、バンプ電極１２ｄがフォトレジスト膜１０の上面から突出している。このようにバンプ電極１２ｄの上端をフォトレジスト膜１０の上面から突出させると、開口１１のアクペクト比を大きくすることなく、１つのパッド３上に、より大きな体積のバンプ電極１２ｄを堆積することができる。
【００６５】
なお、相互に隣接するバンプ電極間の接触を回避するために、バンプ電極１２ｄの突出の高さを、フォトレジスト膜１０の厚さよりも低くすることが好ましい。
【００６６】
次に、図６及び図７を参照して、第２の実施例による半導体装置の製造方法について説明する。
【００６７】
図６は、第２の実施例により作製される半導体チップの概略平面図を示す。半導体チップ３０の周縁部に沿って、複数のパッド３１が配列している。パッド３１は、ワイヤボンディングによる実装を行うためのものである。チップ内にほぼ一様にバンプ電極３２が分布している。各バンプ電極３２は、配線３３により、対応するパッド３１に電気的に接続されている。
【００６８】
上記第１の実施例による方法では、パッド３１が配置されている位置にバンプ電極が形成される。パッド３１が、チップ内にほぼ一様に分散して配置されている場合には、バンプ電極もチップ内にほぼ一様に分散される。しかし、図６に示すようなワイヤボンディング用のチップを、そのままフリップチップボンディング用として使用しようとすると、バンプ電極がチップの周縁部にのみ配置されることになる。
【００６９】
チップの周縁部でのみボンディングすると、応力が周縁部に集中し、信頼性低下の要因になる。図６に示すように、バンプ電極３２をチップ内にほぼ一様に分散させることにより、応力の集中を緩和し、信頼性を高めることができる。
【００７０】
次に、図７を参照して、第２の実施例による半導体装置の製造方法について説明する。
【００７１】
図７（Ａ）に示すように、シリコン基板４０の表面上に、例えばＳｉＯ2 からなる絶縁膜４１が形成されている。なお、シリコン基板４０の表面には、図１（Ａ）に示すＭＯＳトランジスタ４と同様に、半導体素子が形成されている。絶縁膜４１の一部の領域上に、例えばＡｌからなるパッド４２が形成されている。パッド４２は、シリコン基板４０の表面に形成された半導体素子に電気的に接続されている。図７（Ａ）では、１つのパッドを代表して表しているが、実際には、図６に示すように、複数のパッドが半導体チップの周縁部に沿って、ピッチ１５０μｍで配列している。
【００７２】
絶縁膜４１の表面のうち、パッド４２に覆われていない領域は、カバー膜４３で覆われている。カバー膜４３は、例えば下層のフォスフォシリケートガラス（ＰＳＧ）膜と上層のポリイミド膜との２層構造を有する。
【００７３】
このように準備された基板の表面上に、下地導電膜４４を形成する。下地導電膜４４は、厚さ１５０ｎｍのＣｒ膜と、その上の厚さ１０００ｎｍのＣｕ膜の２層構造を有する。Ｃｒ膜及びＣｕ膜は、それぞれ例えばＣｒターゲット及びＣｕターゲットをＡｒ雰囲気中でスパッタすることにより堆積される。
【００７４】
下地導電膜４４は、後述する電解メッキ工程において陰極として作用する。Ｃｒ膜は、下地表面とＣｕ膜との密着性を高める。Ｃｕ膜は、その上にメッキされる金属とＣｒ膜との密着性を高める。
【００７５】
下地導電膜４４の上に、厚さ約５μｍのフォトレジスト膜４５を形成する。フォトレジスト膜４５に、パッド４２が配置された領域から、それに対応するバンプ電極が形成されるべき領域まで延在する開口４６を形成する。開口４６の底面に、下地導電膜４４の一部が露出する。
【００７６】
開口４６の底面に露出した下地導電膜４４の上に、電解メッキによりＣｕからなる厚さ約４μｍの配線４７を堆積する。配線４７の堆積後、フォトレジスト膜４５を除去する。
【００７７】
図７（Ｂ）に示すように、基板上に厚さ約１１０μｍのフォトレジスト膜５０を形成する。フォトレジスト膜５０の形成は、図１（Ｂ）のフォトレジスト１０と同様の方法で行う。フォトレジスト膜５０の、バンプ電極を形成すべき領域に開口５１を形成する。開口５１の底面に、配線４７の一部が露出する。開口５１の形成は、図２（Ａ）に示す開口１１の形成と同様の方法で行う。
【００７８】
開口５１の底面に露出した配線４７の上に、電解メッキにより、Ｃｕからなる厚さ９０μｍのバンプ下層部５２ａと、Ｐｄからなる厚さ１０μｍのバンプ上層部５２ｂを堆積する。２層構造のバンプ電極５２が形成される。電解メッキは、図２（Ｂ）のバンプ電極１２の堆積の場合と同様の方法で行う。
【００７９】
図７（Ｃ）に示すように、フォトレジスト膜５０を除去する。フォトレジスト膜５０の除去は、図２（Ｂ）に示すフォトレジスト膜１０の除去と同様の方法で行う。下地導電膜４４のうち配線４７で覆われていない部分をエッチングする。上層のＣｕ膜用のエッチャントとして、例えば酢酸と過酸化水素水との混合液を用い、下層のＣｒ膜用のエッチャントとして、例えば塩酸希釈液を用いることができる。下層導電膜４４の上層のＣｕ膜のエッチング時に、配線４７の表面層及びバンプ下層部５２ａの表面層もややエッチングされるが、これらは、下層導電膜４４の厚さに比べて十分厚いため、問題はない。下地導電膜４４が配線４７と同一形状にパターニングされる。
【００８０】
図７（Ｄ）に示すように、基板表面のうちバンプ電極５２が形成された領域をマスクし、印刷法により、基板上に絶縁膜５４を形成する。絶縁膜５４の材料は、例えばエポキシである。このようにして、パッド４２とは異なる位置に、当該パッド４２に接続されたバンプ電極５２が形成される。
【００８１】
上記第２の実施例による構成では、バンプ電極５２が、その周囲を絶縁膜５４で支持される。半導体チップを実装基板に搭載した後、半導体チップと実装基板との熱膨張の差に起因する応力により、バンプ電極５２が配置された領域において、カバー膜４３と下地電極膜４４とが剥離する場合がある。バンプ電極５２の周囲を絶縁膜５４で支持することにより、この剥離を抑制することができる。
【００８２】
上記第２の実施例では、図７（Ｂ）に示すフォトレジスト膜５０の厚さを１１０μｍとしたが、その他の厚さとしてもよい。ただし、バンプ５２を十分な高さとするために、フォトレジスト膜５０の厚さを５０μｍ以上とすることが好ましい。
【００８３】
バンプ電極５２の上面がフォトレジスト膜５０の上面よりも高くなると、バンプ電極５２の上端が横方向に広がった形状になる。図７（Ｂ）に示すように、バンプ電極５２の上面がフォトレジスト膜５０の上面よりも低くなるように堆積することにより、上端の広がりを防止することができる。
【００８４】
また、バンプ電極５２を、図４（Ｂ）と同様に、比較的高融点の金属からなるバンプ下層部と、その上に形成された比較的低融点の金属からなるバンプ上層部とにより構成してもよい。
【００８５】
上記第２の実施例では、図７（Ａ）に示す下地金属膜４４をＣｒとＣｕとの２層構造とした場合を説明したが、その他の層構造としてもよい。例えば、Ｃｒ、Ｔｉ、Ｍｏ、もしくはこれらの金属の合金からなる最下層、Ｃｕ、Ａｌ、Ａｇもしくはこれらの金属の合金またはＣｒＣｕ合金からなる中間層、及びＣｒ、Ｐｄ、Ｎｉ、Ａｕもしくはこれらの金属の合金からなる最上層を含む３層構造としてもよい。最下層は、下地表面と中間層との密着性を高める。最上層は、中間層の酸化防止機能を有する。但し、中間層にＡｇを用いる場合は、Ｐｄ、Ｎｉ、Ａｕを最上層として用いる。このとき、最上層は、バンプ電極５２との密着力を高める機能を有する。
【００８６】
上記第２の実施例で用いた下地金属膜４４の表面に約１００ｍｍの間隔をおいて一対の電極を接触させ、ウエハ内の広がり抵抗を測定したところ、約０．５Ωであった。広がり抵抗が大きくなると、図７（Ｂ）の工程で電解メッキにより堆積したバンプ電極５２の高さが、ウエハ面内で均一にならなくなる。バンプ電極５２の高さを均一にするためには、下地金属膜４４の上述の広がり抵抗を０．５Ω以下とすることが好ましい。
【００８７】
上記第２の実施例では、図７（Ｄ）に示すように、バンプ電極５２をＣｕからなるバンプ下層部５２ａとＰｄからなるバンプ上層部５２ｂとの２層構造とした場合を説明したが、３層構造としてもよい。例えば、バンプ下層部５２ａとバンプ上層部５２ｂとの間に、半田に対してバンプ上層部５２ｂよりも拡散バリア性の高い材料からなるバンプ中間部５２ｃを挿入してもよい。
【００８８】
図８（Ａ）は、バンプ中層部５２ｃを挿入した場合の基板の断面図を示す。バンプ中間層５２ｃは、例えば厚さ１〜３μｍのＮｉ膜により構成され、バンプ上層部５２ｂは、例えば厚さ０．１〜０．７μｍのＰｄ膜により構成される。バンプ中層部５２ｃ及びバンプ上層部５２ｂは、第２の実施例の図７（Ｂ）に示す工程において、バンプ下層部５２ａを堆積した後、続いてＮｉ膜及びＰｄ膜を電解メッキすることにより形成される。
【００８９】
Ｎｉからなるバンプ中層部５２ｃは、バンプ電極５２の上に接合される半田に対する拡散バリア層として機能する。Ｐｄからなるバンプ上層部５２ｂは酸化されにくいため、半田に対する高い濡れ性を維持できる。このため、バンプ電極５２の上に半田を接合して実装基板に実装する場合に、半田内におけるボイドの発生を抑制することができ、接合強度を高め、信頼性を向上させることができる。
【００９０】
また、上記第２の実施例では、図７（Ｄ）に示す絶縁膜５４を印刷法により形成する場合を説明したが、その他の方法で形成してもよい。
【００９１】
図８（Ｂ）は、絶縁膜５４をスピン塗布法を用いて形成した場合を示す。まず、基板全面に有機絶縁材料をスピン塗布し、ベーキングして乾燥させる。その後、バンプ電極５２上の余分な絶縁材料を除去することにより、絶縁膜５４が形成される。
【００９２】
この場合には、絶縁膜５４がバンプ電極５２の表面のうち、頭頂部を除く大部分の領域を被覆する。このため、バンプ電極５２を、より強力に支持することができる。
【００９３】
次に、図９を参照して、第３の実施例による半導体装置の製造方法について説明する。図７（Ａ）に示す配線４７を堆積するまでの工程は、上述の第２の実施例の場合と同様である。配線４７を堆積した後、フォトレジスト膜４５を除去する。
【００９４】
図９（Ａ）に示すように、Ｃｒ／Ｃｕの積層構造を有する下地導電膜４４のうち配線４７で覆われていない部分を除去する。エッチャントは、図７（Ｃ）に示す工程で下地導電膜４４をエッチングする場合と同様である。下地導電膜４４が配線４７と同一形状にパターニングされる。
【００９５】
図９（Ｂ）に示すように、配線４７を覆うように、基板上にポリイミドからなる厚さ約５μｍの絶縁膜６０を形成する。配線４７の表面の一部を露出させる２つの開口６１および６２を形成する。開口６１内には、後にバンプ電極が形成される。開口６２の位置には、後にプローブ用パッドが配置される。
【００９６】
絶縁膜６０として感光性のポリイミドを使用する場合は、絶縁膜６０を直接露光し、現像することにより開口６１及び６２を形成することができる。また、絶縁膜６０としてアルカリ可溶性のポリイミドを使用する場合は、絶縁膜６０の上にフォトレジスト膜を塗布し、このフォトレジスト膜の露光、現像に続いて、同一の現像液で絶縁膜６０をエッチングすることにより、開口６１及び６２を形成することができる。
【００９７】
図９（Ｃ）に示すように、絶縁膜６０の表面及び開口６１と６２の内面を覆うように、他の下地導電膜６３を形成する。他の下地導電膜６３は、下層の厚さ１５０ｎｍのＣｒ膜とその上の厚さ１０００ｎｍのＣｕ膜の２層構造を有する。他の下地導電膜６３の上にフォトレジスト膜６４を形成し、開口６１に対応する位置に開口６５を形成する。他の下地導電膜６３を陰極として用い、電解メッキ法により、開口６５内にバンプ電極６６を堆積する。バンプ電極６６は、Ｃｕからなるバンプ下層部６６ａと、Ｐｄからなるバンプ上層部６６ｂとの２層構造を有する。
【００９８】
フォトレジスト膜６４の形成、開口６５の形成、バンプ電極６６の堆積は、それぞれ図７（Ｂ）に示すフォトレジスト膜５０の形成、開口５１の形成、及びバンプ電極５２の堆積と同様の方法で行う。
【００９９】
図９（Ｄ）に示すように、フォトレジスト膜６４を除去し、その後他の下地導電膜６３のうちバンプ電極６６で覆われていない部分を除去する。開口６２の底面に、配線４７の表面の一部が露出する。
【０１００】
図９（Ｄ）の半導体装置を図７（Ｄ）の半導体装置と比較すると、バンプ電極６６と絶縁膜６０との界面に他の下地導電膜６３が挿入され、配線４７の一部が開口６２を通して露出している点が異なる。バンプ電極６６と絶縁膜６０との界面に他の下地導電膜６３を挿入することにより、両者の密着性を高め、バンプ電極６６を、より強力に支持することができる。また、開口６２の底面に露出した配線４７の表面を、検査のためのプローブ用パッドとして用いることができる。
【０１０１】
図１０は、第３の実施例の変形例による半導体装置の断面図を示す。図９（Ｄ）に示す半導体装置とは、配線４７が下部配線４７ａと上部配線４７ｂとの２層構造になっている点、及びバンプ電極６６がほぼ球状になっている点が異なる。下部配線４７ａは例えばＣｕにより形成され、上部配線４７ｂは、例えばＰｄ、Ｎｉ、Ａｕ等により形成される。バンプ電極６６は、例えばＳｎＰｂ合金で形成される。
【０１０２】
配線４７をＣｕ膜１層で構成すると、バンプ電極６６をリフローさせる時に、ＳｎＰｂ合金が、配線４７と絶縁膜６４との界面に侵入する場合がある。配線４７の上層をＰｄ、Ｎｉ、またはＡｕで形成することにより、ＳｎＰｂ合金の侵入を防止することができる。
【０１０３】
検査のためのプローブをＳｎＰｂ合金のバンプ電極６６に接触させると、プローブの先端が汚れてくる。開口６２の底面に露出した配線４７にプローブを接触させることにより、その先端の汚れを防止することができる。
【０１０４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【０１０５】
【発明の効果】
以上説明したように、本発明によれば、微細なピッチのバンプ電極を、再現性よく形成することができる。また、バンプ電極をパッドの位置と異なる位置に配置することにより、ワイヤボンディング用のチップとフリップチップボンディング用のチップを共通化することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その１）である。
【図２】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その２）である。
【図３】本発明の第１の実施例による半導体装置の製造方法を説明するための基板の断面図（その３）である。
【図４】第１の実施例の変形例による半導体装置の断面図である。
【図５】第１の実施例の変形例による半導体装置の製造方法を説明するための基板の断面図である。
【図６】第２の実施例による半導体装置の製造方法で作製した半導体チップのパッドとバンプ電極との配置を示すための概略平面図である。
【図７】本発明の第２の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【図８】第２の実施例の変形例による半導体装置の断面図である。
【図９】本発明の第３の実施例による半導体装置の製造方法を説明するための基板の断面図である。
【図１０】第３の実施例の変形例による半導体装置の断面図である。
【図１１】従来例による半導体装置の断面図である。
【符号の説明】
１  シリコン基板
２  絶縁膜
３  パッド
４  ＭＯＳトランジスタ
５  カバー膜
６  下地電極膜
１０  フォトレジスト膜
１１  開口
１２  バンプ電極
３０
３１、４２  パッド
３２、５２、６６  バンプ電極
３３  配線
４０、４７  シリコン基板
４１  絶縁膜
４３  カバー膜
４４、６３  下地電極膜
４５、５０、６０、６４  フォトレジスト膜
４６、５１、６１、６２、６５  開口
【図１】
0003654485.tif 000002
【図２】
0003654485.tif 000003
【図３】
0003654485.tif 000004
【図４】
0003654485.tif 000005
【図５】
0003654485.tif 000006
【図６】
0003654485.tif 000007
【図７】
0003654485.tif 000008
【図８】
0003654485.tif 000009
【図９】
0003654485.tif 000010
【図１０】
0003654485.tif 000011
【図１１】
0003654485.tif 000012