(57)【特許請求の範囲】
【請求項１】
複数の画素を有し、
同一基板側に、格子状に配置された複数のゲイト線及び複数のソース線と、複数のコモン線とが設けられ、前記画素ごとに薄膜トランジスタ、画素電極及びコモン電極が設けられ、前記画素電極と前記コモン電極間の電圧により液晶の配向を制御するアクティブマトリクス型表示装置であって、
前記複数の画素において、それぞれ、前記薄膜トランジスタのゲイト電極は前記ゲイト線に接続され、前記薄膜トランジスタのソースは前記ソース線に接続され、前記画素電極は前記薄膜トランジスタのドレインに接続され、前記コモン電極は前記コモン線に接続され、
前記画素を上面から見た同一平面において、前記画素電極と前記ゲイト線の間、及び前記画素電極と前記ソース線との間には、前記画素電極が前記ゲイト線及び前記ソース線と隣接しないように、前記コモン電極又は前記コモン線のいずれかが配置されていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１において、隣り合う二列ごとに、共通に一本のコモン線が設けられていることを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１において、前記画素電極を上面から見た形状は、コの字型であることを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項１又は２において、前記画素電極を上面から見た形状は、矩形渦巻状であることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項１において、前記画素電極を上面から見た形状は、渦巻状であることを特徴とするアクティブマトリクス型表示装置。
【請求項６】
複数の画素を有し、
同一基板側に、格子状に複数のゲイト線と複数のソース線が配置され、複数のコモン線が前記複数のゲイト線と平行に配置され、前記画素ごとに薄膜トランジスタ、画素電極及びコモン電極が設けられ、前記画素電極と前記コモン電極間の電圧により液晶の配向を制御するアクティブマトリクス型表示装置であって、
前記複数の画素において、それぞれ、前記薄膜トランジスタのゲイト電極は前記ゲイト線に接続され、前記薄膜トランジスタのソースは前記ソース線に接続され、前記画素電極は前記薄膜トランジスタのドレインに接続され、前記コモン電極は前記コモン線に接続され、
前記画素を上面から見た同一平面において、前記画素電極と前記ゲイト線の間には、前記画素電極が前記ゲイト線と隣接しないように、前記コモン電極又は前記コモン線のいずれかが配置され、
前記画素電極は、前記次行のソース線と隣接する部分において、前記コモン電極と絶縁膜を介して重なっていることを特徴とするアクティブマトリクス型表示装置。
【請求項７】
請求項６において、前記画素電極を上面から見た形状は、コの字型であることを特徴とするアクティブマトリクス型表示装置。
【請求項８】
複数の画素を有し、
同一基板側に、格子状に複数のゲイト線と複数のソース線が配置され、複数のコモン線が前記複数のソース線と平行に配置され、前記画素ごとに薄膜トランジスタ、画素電極及びコモン電極が設けられ、前記画素電極と前記コモン電極間の電圧により液晶の配向を制御するアクティブマトリクス型表示装置であって、
前記複数の画素において、それぞれ、前記薄膜トランジスタのゲイト電極は前記ゲイト線に接続され、前記薄膜トランジスタのソースは前記ソース線に接続され、前記画素電極は前記薄膜トランジスタのドレインに接続され、前記コモン電極は前記コモン線に接続され、
前記画素を上面から見た同一平面において、前記画素電極と前記ソース線との間には、前記画素電極が前記ソース線と隣接しないように、前記コモン電極又は前記コモン線のいずれかが配置されており、
隣り合う二列ごとに、共通に一本のコモン線が設けられていることを特徴とするアクティブマトリクス型表示装置。
【請求項９】
複数の画素を有し、
同一基板側に、格子状に複数のゲイト線と複数のソース線が配置され、複数のコモン線が前記複数のゲイト線と平行に配置され、前記画素ごとに薄膜トランジスタ、画素電極及びコモン電極が設けられ、前記画素電極と前記コモン電極間の電圧により液晶の配向を制御するアクティブマトリクス型表示装置であって、
前記複数の画素において、それぞれ、前記薄膜トランジスタのゲイト電極は前記対応する行のゲイト線に接続され、前記薄膜トランジスタのソースは前記ソース線に接続され、前記画素電極は薄膜トランジスタのドレインに接続され、前記コモン電極は前記コモン線に接続され、
前記画素を上面から見た同一平面において、前記画素電極と前記ゲイト線との間には、前記画素電極が前記ゲイト線と隣接しないように、前記コモン電極又は前記コモン線のいずれかが配置されていることを特徴とするアクティブマトリクス型表示装置。
【請求項１０】
請求項９において、隣り合う二行ごとに、共通に一本のコモン線が設けられていることを特徴とするアクティブマトリクス型表示装置。
【請求項１１】
請求項８乃至１０のいずれか１項において、前記画素電極を上面から見た形状は、矩形渦巻状であることを特徴とするアクティブマトリクス型表示装置。
【請求項１２】
請求項１乃至１１のいずれか１項において、前記コモン電極の電位を所定の値に保つことを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、アクティブマトリクス型の表示装置に関するものである。特に、表示装置の素子基板の配線・電極構造に関するものである。
【０００２】
【従来の技術】
従来より一対の基板間に液晶を挟んで保持し、この液晶にそれぞれの基板の表面に配置された一対の電極から電界を印加し、液晶の光学特性を変化させることによって、表示を行う構成が知られている。
【０００３】
この従来より用いられている構成は、電界を基板に対して垂直に加えることにより、液晶分子を基板と平行な方向に配したり、基板に垂直な方向に配したりすることを基本的な動作とする。このような動作を行わせることにより、液晶の電気光学的な特性を変化させて、表示を行っている。
【０００４】
しかし、液晶分子を基板に垂直な方向に配するということは、表示に際して、液晶の光学異方性の影響が大きく表れてしまうことになる。
【０００５】
例えば、基板に垂直な方向から表示を見た場合と、垂直方向から少しずれた方向から表示を見た場合を考える。この場合、後者の視点からの表示は、液晶分子の長軸に対して少し傾いた視点からのものとなる。このことは、前者の視点からのものと比較して光学特性が大きく変化してしまうことを意味する。
【０００６】
この現象の具体的な例としては、ディスプレイを少し斜めから見ると表示が不鮮明になったり、暗くなったりする場合の例を挙げることができる。
【０００７】
一般にこの問題は視野角の問題として知られている。即ち、液晶ディスプレイの視野角がブラウン管やエレクトロルミネセンス型（ＥＬ型）の表示装置に比較して狭いという問題として知られている。
【０００８】
このような問題を解決する構成として、特公昭６３−２１９０７号公報に記載された構成が知られている。
【０００９】
この構成においては、液晶分子が基板に平行な方向において回転することにより、その光学特性を変化させる。従って、液晶分子が基板に対して垂直になることがなく、前述の視野角の問題を解決することができる。
【００１０】
図２１にこのような基板に平行な方向に液晶分子が回転するような動作を実現するための画素の従来例の構成を示す。
【００１１】
図２１に示す構成において、ゲイト線１１、ソース線１２は格子状に配置されている。ゲイト線１１は薄膜トランジスタ１３のゲイト電極に信号を与えるための信号線であり、またソース線１２は薄膜トランジスタ１３のソースに画像データの信号を供給するための信号線である。
【００１２】
薄膜トランジスタ１３のドレインに接続された画素電極１４は、櫛型の形状を有し、他方の櫛型の電極１５と噛み合うように配置されている。
【００１３】
他方の櫛形電極１５は所定の電位に保たれた配線１６から延在している。
【００１４】
このような構成とすると、櫛型に形成された一対の電極１４と１５間において、基板の表面に平行な方向に電界が形成され、それによって液晶分子が基板に平行な方向に回転するような動作を行わすことができる。
【００１５】
しかし、図２１に示す構成においては、１７で示される領域において、ソース線１２と画素電極１４の一部とが隣合う構成となっている。更に、１８で示される領域においても、ゲイト線１１と画素電極１４の一部とが隣合う構成となっている。これは、画素電極１４が、ソース線１２及びゲイト線１１との間での相互干渉を受け易い状態であり、不正確な画像が表示されてしまう原因となる。
【００１６】
図２１に示す構成は、櫛形の電極１５を配線１６によって列毎に接続したものである。これに対して、図２２に示す構成は、櫛形の電極を所定の電位を有する配線を行毎に接続したものである。しかしながら、図２２に示すような配置を採用した場合でも、電極間の相互干渉の問題は存在する。
【００１７】
図２２に示す構成においては、ゲイト線２１、ソース線２２は格子状に配置され、ゲイト線２１は薄膜トランジスタ２３のゲイト電極に信号を与えるための信号線であり、またソース線２２は薄膜トランジスタ２３のソースに画像データの信号を供給するための信号線である。また、薄膜トランジスタ２３のドレインには、画素電極２４が接続されている。
【００１８】
また、櫛形の電極２５は、所定の電位を有する配線２６から延在した電極であり、画素電極２４と互いに噛み合うような櫛型に形成されている。これら２つの電極２４と２５間において基板に平行な方向に電界が形成される。
【００１９】
図２２に示す構成においても２７で示される領域において、画素を構成する電極２４とソース線２２との相互干渉を受け易い状態となる。更に、２８で示す領域においても、画素電極２４とゲイト線２１との間で相互干渉を受け易い状態となっている。
【００２０】
【発明が解決しようとする課題】
本明細書で開示する発明は、液晶ディスプレイが有する視野角の狭さの問題を解決した構成を提供することを課題とする。また、基板に平行な方向に電界を印加することにより表示を行う構成における問題を解消し、鮮明な画像を表示することができる構成を提供することを課題とする。
【００２１】
【課題を解決するための手段】
上述の問題点を解決するために本発明に係る表示装置の構成は、
アクティブマトリクス型の液晶表示装置であって、
基板上に格子状に配置されたゲイト線及びソース線と、
各画素に配置され、前記ゲイト線に接続されたゲイトと、前記ソース線に接続されたソースとを有する薄膜トランジスタと、
該薄膜トランジスタのドレインに接続された第１の電極と、
所定の電位に保たれたコモン線と、
該コモン線から延在する第２の電極とを有し、
前記第１の電極と前記第２の電極とは互いに噛み合うような渦巻形状に配置されていることを特徴とする表示装置。
【００２２】
更に、本発明に係る表示装置の他の構成は、
アクティブマトリクス型の液晶表示装置であって、
基板上に格子状に配置されたゲイト線及びソース線と、
各画素に配置され、前記ゲイト線に接続されたゲイトと、前記ソース線に接続されたソースとを有する薄膜トランジスタと、
該薄膜トランジスタのドレインに接続された第１の電極と、
所定の電位に保たれたコモン線と、
前記コモン線に接続された第２の電極と、
を有し、
前記第１の電極と前記第２の電極とは、互いの内部に入り込むように配置されていることを特徴とする表示装置。
【００２３】
更に本発明に係る表示装置の他の構成は、
アクティブマトリクス型の液晶表示装置の画素において、
基板上に形成された薄膜トランジスタのドレインに接続された第１の電極と、該第１の電極との間において前記基板面に平行な成分を有する電界を発生させるための第２の電極と、
を有し、
前記第１の電極と前記第２の電極それぞれは渦巻状の形状を有し、前記基板面内において互いに噛み合う状態で配置されていることを特徴とする表示装置。
【００２４】
更に、本発明に係る表示装置の他の構成は、
アクティブマトリクス型の液晶表示装置の画素において、
同一基板上に渦巻状に噛み合った一対の電極が形成されており、
前記一対の電極間に基板に概略平行な成分を有した電界が形成される構成を有することを特徴とする表示装置。
【００２５】
【発明の実施の形態】
本明細書で開示する発明に係る表示装置は、同一基板上に画素電極と対向基板とを配置するようにしたものであり、本発明の実施形態の一例を図１を用いて説明する。
【００２６】
図１には、アクティブマトリクス型の液晶表示装置であって、
基板上に格子状に配置されたゲイト線１０１及びソース線１０２と、
各画素に配置され、前記ゲイト線１０１に接続されたゲイトと、前記ソース線１０２に接続されたソースとを有する薄膜トランジスタ１００と、
該薄膜トランジスタ１００のドレインに接続された第１の電極１０３と、
所定の電位に保たれたコモン線１０４と、
該コモン線１０４から延在する第２の電極１０５とを有する表示装置を示す。
【００２７】
図１において、前記第１の電極１０３と前記第２の電極１０５とは互いに噛み合うような渦巻形状に配置されている。
【００２８】
或いは、前記第１の電極１０３と前記第２の電極１０５とは、互いの内部に入り込むように配置されている。
【００２９】
図１に示す構成においては、基板に平行な方向に主な電界の成分を形成するために第１の電極１０３および第２の電極１０５は同一平面上に形成されていることが好ましい。なお、必ずしも、第１の電極１０３と第２の電極１０５は同一層内に存在していなくともよく、第１の電極１０３と第２の電極１０４とは絶縁膜を隔てて、異なる層内に存在してもよい。
【００３０】
本発明においては、第１の電極と第２の電極を同一基板内に形成すると同時に薄膜トランジスタに接続された第１の電極が、ソース線又はゲイト線のうち少なともの一方の信号線がつくる電界に干渉されないようにするのが好ましい。
【００３１】
従って、第１の電極が電界に干渉されないようにするために、本発明では、前記基板面内において前記第１の電極と前記ソース線の間隙、又は前記第１の電極と前記ゲイト線の間隙のうち、少なくともいずれか一方の間隙に配置されている領域を前記第２の電極が有する構成とすることが好ましい。
【００３２】
上記の構成の実施形態の１つとして、図１に示すように、前記基板面内において、前記第２の電極１０５が、前記第１の電極１０３と前記ソース線１０２の間隙、および前記第１の電極１０３と前記ゲイト線１０１の間隙双方に配置されている領域を有する構成をとりうる。
【００３３】
或いは、図１２に示すように、前記基板面内において、前記第２の電極３４２は、前記第１の電極３４１と前記ソース線１０２の間隙だけに配置されている領域を少なくとも有する構成をとりうる。
【００３４】
また、図１２に示すように、前記基板面内において、前記第２の電極３５２は、前記第１の電極３５１と前記ゲイト線１０１の間隙だけに配置されている領域を少なくとも有する構成をとりうる。
【００３５】
【実施例】
〔実施例１〕
図１は本実施例のアクティブマトリックス型の液晶表示装置の１単位の画素部の概略の上面図であり、図２は図１における線Ａ−Ａ’による概略の断面図である。
【００３６】
図２に示すように、素子基板２００において、ガラス又は石英等の基板２０１上には、薄膜トランジスタ１００のシリコン膜から成る活性層２０２、ゲイト絶縁膜２０３が順次に積層され、酸化珪素膜等からなるゲイト絶縁膜２０３上に、薄膜トランジスタ１０１のゲイトに接続されたゲイト線１０１（スキャン線ともいう）が形成される。  更に、酸化珪素膜等の第１の層間絶縁膜２０４が形成され、活性層２０２のソース／ドレインのコンタクトホールが形成されて、ソースと接続されるソース線（ソース線ともいう）１０２が形成される。次に、第２の層間絶縁膜２０５が形成され、活性層２０２のドレインのコンタクトホールが形成されて、第２の層間絶縁膜２０５上にドレインに接続された矩形渦巻状の画素電極１０３と、コモン線１０４、コモン線１０４から延在する矩形渦巻状のコモン電極１０５が形成される。更に、その表面に樹脂等からなる保護膜２０６、配向膜２０７が順次に形成される。
【００３７】
更に、素子基板２００と対向される対向基板２１０において、ガラス又は石英等の基板２１１の表面に配向膜２１２が配置される。素子基板２００と対向基板２１０は配向膜２０７、２１２側を内側にして、図示しないシール材により貼り合わされて、これらの基板２００、２１０の間隙に液晶材料２１３が封入されている。
【００３８】
また、図３は図１に示す電極・配線をマトリクス状に際の構成図であり、図４は素子基板のブロック構成図である。
図４に示すように、ゲイト線１０１とソース線１０２はマトリックス状に配置され、ゲイト線１０１はゲイト線ドライバ４０１に接続され、ソース線１０２はソース線ドライバ４０２に接続されている。
【００３９】
また、コモン電極１０５は行毎にコモン線１０４に接続されている。コモン線１０４は所定の電位Ｖcom に固定されているため、全てのコモン電極１０５は等しい電位Ｖcom に固定される。なお、電位Ｖcom は例えば接地電位とすればよい。
【００４０】
更に、図１に示すように、コモン線１０４から延在した矩形渦巻状のコモン電極１０５に対して、薄膜トランジスタ１００のドレインに接続され画素電極１０３は噛み合うように、かつ電極間距離をＸ軸方向、Ｙ軸方向とも一定にされて配置されている。
【００４１】
図１に示す構成においては、一対の画素電極１０３とコモン電極１０５が対向された画素が構成される。表示の際には、これらの２つの電極１０３と１０４間に電界が生じて、当該画素領域上に存在する液晶材料２１３に電界が印加されて、表示が行われる。
【００４２】
図２に示すように、画素電極１０３とコモン電極１０５は同一平面内に構成されているので、この電界は基板２０１の表面に概略平行な方向に主な成分を有し、この電界によって、液晶分子は基板２０１に平行な方向に力を受ける。従って、電極１０３と１０４間の電界を制御することにより、液晶分子の配向を制御することができ、この液晶分子の配向が変化し、その電気光学特性が変化するため、表示を行うことができる。
【００４３】
図１に示す構成においては、薄膜トランジスタ１００のドレインに接続された画素電極１０３はコモン電極１０５によって囲まれ、かつゲイト線１０１及びソース線１０２から隔てられている状態となっている。
【００４４】
従って、コモン電極１０３を所定の電位に固定することによって、画素電極１０３がゲイト線１０１とソース線１０２からの影響を受けることを抑制することができるので、画素の周囲において滲みのない鮮明で、正確な画像を表示することができる。
【００４５】
更に、図１に示す構成では、一つの画素において、その中心付近に向かって渦巻状に一対の電極１０３、１０５が互いに噛み合うように延在しているので、電極の端部において形成される周辺からの干渉による影響が出にくいという特徴を有する。
【００４６】
これは、それぞれの電極１０３、１０５の端部が画素の中心部に存在することによる。画素の中心部においては、上記のような周辺からの干渉による影響が小さなものとなるからである。
【００４７】
本実施例では、画素電極１０３と、コモン電極１０５とが重ならないので、図２に示すように同一の層内に形成するようにしたが、絶縁物によりこ画素電極１０３と、コモン電極１０５とを上下間で分離してもよい。この場合には、画素電極１０３とコモン電極１０５の上下の順序は問わないが、電極１０３、１０５間で基板に平行な電界の強度を液晶分子の配向を制御することが可能な値とすることが必要になる。
【００４８】
また、図３、４に示すように、本実施例では、コモン線１０４によってコモン電極１０５を行毎に接続したが、列毎にコモン電極１０５を接続してもよい。
この場合の、アクティブマトリクス型液晶表示装置のブロック図を図５に示す。図５において、図４と同一の符号は同一の部材を示す。
【００４９】
〔実施例２〕
本実施例は実施例１の改良例であり、画素電極の渦巻きの巻き数を増加したものである。図６は、本実施例のアクティブマトリックス型の液晶表示装置の１単位の画素部の概略の上面図であり、図１と同一の符号は同一の部材を示す。
【００５０】
図６においては、図１の画素電極１０３よりも、画素電極３０１の電極の巻数を増加している。これに対応して、コモン電極３０２の巻き数も増加され、コモン電極３０２によって、画素電極３０１を取り囲んで、画素電極３０１がゲイト線１０１とソース線１０２とに隣接しないようにしたものである。
【００５１】
〔実施例３〕
実施例１では、図１に示すように、画素電極１０３とコモン電極１０５間での電界は紙面内において、２つのＸ軸方向の線分、Ｙ軸方向の成分を有することになるため、液晶分子の配向方向が一様でない。このため、一般的に使用されている直線偏光軸を有する偏光板を使用することが困難であるので、場所毎に偏向軸が異なるような特別な偏光板が必要となる。更に、このような偏光板は位置合わせに困難を伴う。
【００５２】
本実施例は実施例１の変形例であり、上記の問題点を解消して、一様な直線偏光軸を有する一般的な偏光板を使用するできるようにしたものである。
【００５３】
図７は本実施例の画素部の概略の上面図であり、図８は図７における線Ｂ−Ｂ’による概略の断面図である。なお、図７、８において、図１、２と同一の符号は同一の部材を示す。
【００５４】
本実施例は、実施例１の画素電極１０３、コモン電極１０５の配置を基板面内で変形したものである。
実施例１では、画素電極１０３とコモン電極１０５をＸ軸、Ｙ軸両方向に等間隔に配置したが、本実施例では、画素電極３１１とコモン電極３１２の電極間隔を部分的にＸ軸方向の間隔を縮小するようにしている。
なお、他の部材の構成は実施例と同様である。
【００５５】
画素電極３１１とコモン電極３１２間の電界は殆ど基板の表面に平行であるが、このようにＸ軸方向の電極間隔を縮小させることで、この電界のＸ軸方向の成分を小さくして、主にＹ成分のみに電界を有するようにすることができる。従って、液晶材料２１３に基板面に平行に電界を印加することができると同時に、液晶分子の配向の方向を一様にすることができるので、一様な直線偏光軸を有する一般的な偏光板の使用が可能になる。
更に、電極間隔を縮小することによって、画素部の開口率が向上されると共に、基板間隔が縮小された電極は画素に並列に接続された補助容量として機能させることができるという効果も生ずる。
【００５６】
この補助容量の容量は、画素電極３１１とコモン電極３１２が近接している部分の長さで決定することができるので、画素電極３０１、コモン電極３０２の巻数を制御することによって、この補助容量の容量を制御することができる。
【００５７】
例えば、図６に示す画素において、画素電極３０１とコモン電極３０２とのＸ軸方向の間隔を縮小することで、画素電極３０１とコモン電極３０２が近接している部分をより長くできるので、より大きな補助容量を付加することができる。
【００５８】
〔実施例４〕
本実施例は実施例３の変形例であり、画素部の開口率を向上するようにしたものである。図９は本実施例のアクティブマトリックス型の液晶表示装置の１単位の画素部の概略の上面図であり、図１０は図９における線Ｃ−Ｃ’による概略の断面図である。なお、図９、１０において、図１、２と同一の符号は同一の部材を示す。
【００５９】
実施例３では、同一平面内で画素電極３１１とコモン電極３１２のＸ軸方向の間隔を縮小したが、本実施例では、図９に示すように、画素電極３２２とコモン電極３２３のＸ軸方向の間隔を更に縮小して、電極３２１、３２２の矩形渦巻きの一辺を重ねるようにしたものである。
【００６０】
このため、画素電極３１１とコモン電極３１２が上下間でショートしないように、図１０に示すように、第３の層間絶縁膜２３０によって画素電極３２１とコモン電極３２２とを上下方向で分離している。なお、画素電極３２１とコモン電極３２２との上下の位置関係を入れ換えてもよい。
【００６１】
本実施例も、実施例２と同様に、Ｘ軸方向の電極３２１と３２２間の距離を縮小させることにより、これらの電極３２１と３２２間に発生する電界の成分を、基板面に平行で、かつ殆どＸ成分のない、Ｙ成分を主とすることができる。このため、液晶材料２１３に基板面に平行に電界を印加することが可能であり、かつ液晶分子の回転軸の方向を一様にすることができるので、一様な直線偏光軸を有するような一般的な偏光板を使用することができる。
【００６２】
更に、電極３２１と３２２はその重なる部分でより大きな補助容量として機能させることができる。また、画素電極３２１とコモン電極３２２を間隔を更に縮小して、重ねるようにしため、画素部の開口率をより向上することができる。
【００６３】
〔実施例５〕
図１１に本実施例の概略の構成を示す。本実施例に示す構成は、薄膜トランジスタ１００のドレインに接続された画素電極３３１と、コモン線１０４から延在するコモン電極３３１とを曲線形状にしたことを特徴とする。
なお、図１１において、図１と同一の符号は、同一の部材を示し、電極３３１、３３２以外は、実施例１と同様の構成を有する。従って図４に示すように、ゲイト線１０１、ソース線１０２、コモン線１０４は、格子状に配置されている。
【００６４】
図１１に示すような構成とすると、電極３３１、３３２のパターンが直角に曲がるような形状が存在しないので、電極間に均一な電界を形成することができる。
【００６５】
〔実施例６〕
上述した実施例１〜５においては、画素電極をゲイト線、ソース線双方に隣接しないように、コモン電極を画素電極とソース線との間隙、及び画素電極とゲイト線との間隙とに配置される形状としたが、以下に示す実施例では、画素電極がソース線又はゲイト線の何れか一方の信号線と隣接しないように、コモン電極を画素電極とソース線又はゲイト線何れか一方との間隙に配置される形状としたものである。
【００６６】
この場合には、画素電極はゲイト線又はソース線いずれか一方の電位の影響を被ることになるが、コモン電極の占有面積を縮小することができるため、表示に有効な領域の面積が大きくなるという利点が生ずる。
【００６７】
本実施例はコモン電極を画素電極とソース線との間隙に配置されるようにしたものであり、図１２は本実施例の画素領域の概略の上面図であり、図１と同一の符号は同一の部材を示す。
【００６８】
ゲイト線１０１とソース線１０２が、薄膜トランジスタ１００に接続されて格子状に配置されている。薄膜トランジスタ１００のドレインには、矩形渦巻状の画素電極３４１が接続されている。更に、所定の電位に固定されたコモン線１０４から延在したコモン電極３４２は、画素電極３４１と同様な矩形渦巻状に形成されている。
【００６９】
図１２に示す構成においては、一対の電極３４１と３４２によって画素が構成されている。この２つの電極が組となって、当該画素領域上に存在する液晶に対して基板に平行な方向を有する電界（主に基板に平行な方向を有する）を印加する構成となっている。
【００７０】
この構成においては、ソース線１０２が所定の電位に固定されたコモン線１０４から延在したコモン電極３４２によって囲まれた状態となって、画素電極３４１がソース線１０２と隣接しないようにしている。コモン線１０４の電位は適当な電位に設定すればよく、たとえば接地電位とすることができる。
【００７１】
上記の構成では、画素電極３４１がソース線１０２の電位の影響を受けることを抑制することができるので、画素の周囲において滲みのない鮮明な画像を表示することができる。
【００７２】
本実施例においては、薄膜トランジスタ１００のドレインに接続された画素電極３４１に対して、互いの渦巻形状が噛み合うように同じ平面内にコモン線１０４から延在したコモン電極３４２が配置される。そして、これら一対の電極３４１と３４２の間隔は概略等間隔とされ、これらの電極３４１、３４２間において電界が形成される。
【００７３】
この電界は、基板に概略平行な方向に主な成分を有する電界であり、この電界によって液晶分子は、基板に平行な方向に力を受ける。そしてこの電界強度を制御することにより、液晶分子はこの電界に従い回転する。
【００７４】
そしてこの液晶分子の回転によって、液晶の電気光学特性が変化し、表示を行うことができる。
【００７５】
図１２に示す方式は、一つの画素において、その中心付近に向かって渦巻状に一対の電極３４１、３４２が互いに噛み合うように延在しているので、電極の端部は周辺部との干渉による影響が出にくいという特徴を有する。
【００７６】
これは、それぞれの電極の端部が画素の中心部に存在することによる。画素の中心部においては、周辺部との干渉による影響が小さなものとなる。
【００７７】
なお、図１２に示す画素の配置状態をマトリクス状に形成したアクティブマトリス型の液晶表示装置の配線の状態を図５に示す。
【００７８】
〔実施例７〕
本実施例はコモン電極を画素電極とゲイト線との間隙に配置されるようにしたものであり、図１３は本実施例の画素領域の概略の上面図であり、図１と同一の符号は同一の部材を示す。
【００７９】
ゲイト線１０１とソース線１０２が、薄膜トランジスタ１００に接続されて格子状に配置されている。薄膜トランジスタ１００のドレインには、矩形渦巻状の画素電極３５１が接続されている。更に、所定の電位に固定されたコモン線１０４から延在したコモン電極３５２は、画素電極３５１と同様な矩形渦巻状に形成されている。
【００８０】
図１３に示す構成においては、基板面内で概略等間隔に対峙された一対の電極３５１と３５２によって画素が構成されている。この２つの電極が組となって、当該画素領域上に存在する液晶に対して基板に平行な方向を有する電界（主に基板に平行な方向を有する）を印加する構成となっている。
なお、本実施例の素子基板の構成は図４に示す構成となる。
【００８１】
この構成においては、ゲイト線１０１が所定の電位に固定されたコモン線１０４から延在したコモン電極３５２によって囲まれた状態となって、画素電極３４１がソース線１０２と隣接しないようにしている。コモン線１０４の電位は適当な電位に設定すればよく、たとえば接地電位とすることができる。
【００８２】
上記の構成では、画素電極３４１がソース線１０２の電位の影響を受けることを抑制することができるので、画素の周囲において滲みのない鮮明な画像を表示することができる。
【００８３】
〔実施例８〕
本実施例は、実施例６に示す構成に比較してコモン線の配線数を少なくすることができる構成に関する。図１４は本実施例の概略の上面図であり、図１６は本実施例の素子基板の構成図である。
【００８４】
図１４には、２つの画素領域の概要が示されている。図１４に示す構成においては、２つの画素のそれぞれに薄膜トランジスタ５０７と５０８が配置されている。薄膜トランジスタ５０７、５０８において、それぞれのゲイトには同一行のゲイト線５０１が接続され、ソースはソース線５０５、５０６にそれぞれ接続されている。更に、ドレインには矩形渦巻状の画素電極５０２、５０３がそれぞれ接続されている。  なお、図１６において、５５１はゲイト線ドライバであり、５５２はソース線ドライバである。
【００８５】
図１４に示す構成においては、５０４で示されるコモン線が隣接した２つの列毎に共通なものとなっている。コモン線５０４からコモン電極５０９と５１０が延在し、それぞれ画素電極５０２と５０３に概略等間隔に対向して配置されている。このため、電極５０２と５０９間、電極５０３と５１０間に基板面に平行な電界が生じて、表示を行うことができる。
【００８６】
本実施例の場合には、図１４に示すように１本のコモン線５０４を隣接する２つの列で共有しているため、コモン線の本数はソース線の本数の１／２にすることができる。これは図５と図１６を比較すれば明らかである。
【００８７】
なお、本実施例では、画素電極５０２、５０３、コモン電極５０９、５１０の形状を実施例６と同様あるいは、鏡面対称な形状としたが、実施例１〜５に示す電極と同様な形状として、画素電極をゲイト線、ソース線とも隣接しないようにしてもよい。
【００８８】
更に、図１４において、画素電極５０２、５０３とゲイト線５０１との間隙にもコモン線からの延在部分を配置して、画素電極５０２、５０３がゲイト線５０１、ソース線５０５、５０６とも隣接しないようにすることもできる。
【００８９】
〔実施例９〕
本実施例は、実施例７に示す構成に比較してコモン線の配線数を少なくすることができる構成に関する。図１５は本実施例の概略の上面図であり、図１７は本実施例の素子基板の構成図である。
【００９０】
図１５には、２つの画素領域の概要が示されている。図１５に示す構成においては、２つの画素のそれぞれに薄膜トランジスタ５２７と５２８が配置されている。薄膜トランジスタ５２７、５２８において、それぞれのソースには同一行のソース線５２１が接続され、ゲイトにはソース線５２５、５２６がそれぞれ接続されている。更に、ドレインには矩形渦巻状の画素電極５２２、５２３がそれぞれ接続されている。
なお、図１７において、５５１はゲイト線ドライバであり、５５２はソース線ドライバである。
【００９１】
図１５に示す構成においては、５２４で示されるコモン線が隣接した２つの行毎に共通なものとなっている。コモン線５２４からはコモン電極５２９と５３０が延在し、それぞれ画素電極５２２と５２３に概略等間隔に対向して配置されている。このため、電極５２２と５２９間、電極５２３と５３０間に基板面に平行な電界が生じて、表示を行うことができる。
【００９２】
本実施例の場合には、図１５に示すように１本のコモン線５２４を隣接する２つの行で共有しているため、コモン線の本数はソース線の本数の１／２にすることができる。これは図４と図１７を比較すれば明らかである。
【００９３】
〔実施例１０〕
本実施例は、図１８に示すようにゲイト線６０５と６０６、さらにソース線６０７と６０８とで囲まれる領域に配置された２つの画素６０１と６０２を１組として、１つの画素を構成することを特徴とする。
【００９４】
これらの２つの画素は以下の４つの状態を表示することができる。即ち、６０１と６０２の画素が共にＯＦＦの状態、６０１の画素がＯＦＦで６０２の画素がＯＮの状態、６０１の画素がＯＮで６０２の画素がＯＦＦの状態、６０１と６０２の画素が共にＯＮの状態を選択することができる。
【００９５】
このような組み合わせを行うことで、４階調の表示を行うことができる。
【００９６】
なお図１８において、６０３と６０４で示される領域は、６０１、６０２とは別の画素を構成する領域である。
【００９７】
また図１８に示す構成が特徴とするのは、コモン線６０９が２×２のマトリクス状に配置された４つの画素６０１と６０２と６０３と６０４とにおいて共通である。
更に、本実施例の場合には、４つの画素６０１〜６０４のコモン電極を列方向で１本のコモン線６０９で接続するようにしているため、コモン線６０９の本数は、ソース線の本数に対して１／２になる。このため、本実施例の場合も実施例８と同様に、素子基板の構成は図１６のようになる。
【００９８】
従って、図１８に示す構成とすることで、画素の電極構成が複雑でも配線は簡略化したものとすることができる。
【００９９】
〔実施例１１〕
本実施例の概略の構成を図１９に示す。図１９に示すのは、ゲイト線７０１とソース線７０２と７０３、さらにコモン線７０４によって囲まれた領域に２つの画素領域を配置したことを特徴とする。
【０１００】
図１９において、薄膜トランジスタ７０７のドレインに接続された画素電極７０５と、コモン線７０４から延在したコモン電極７０９とは対向して配置され、一対の電極を構成する。これらの一対の電極により画素領域が構成され、これら一対の電極間において基板に平行な方向に電界が形成される。
【０１０１】
同様に、薄膜トランジスタ７０８のドレインに接続された画素電極７０６と、、コモン線７０４から延在したコモン電極７１０とは、互いに対になって一対の電極を成し、画素領域を構成している。一対の電極７０６と７１０間で基板面に平行な電界が形成される。
【０１０２】
本実施例では、それそれの画素領域において、画素電極７０５、７０６とソース線７０２、７０３とが隣接しないように、これらの電極間をコモン電極７０９、７１０によって隔てているため、ソース線の電位の影響を抑制することができるため、良好な表示を行うことができる。
【０１０３】
〔実施例１２〕
図２０に本実施例の構成を示す。図２０に示す構成は、ゲイト線８０１、８０４と、ソース線８０２、８０３とで囲まれた領域に４つの画素領域が配置されている。
【０１０４】
これらの４つ薄膜トランジスタ８０６〜８０９のドレインには矩形渦巻状の画素電極８１０〜８１３がそれぞれ接続され、所定の電位に固定されたコモン線８０５から延在したコモン電極８１４〜８１７はそれぞれ画素電極８１０〜８１３に同一平面内で対向して配置されて、４つの画素を形成する。
【０１０５】
この４つの画素はそれぞれ独立に利用することもできる。また４つを１群として画素を構成し、面積階調表示を行わすこともできる。
【０１０６】
４つの画素電極８１０〜８１３はそれぞれコモン電極８１４〜８１７によって、ソース線８０２、８０３と隣接しないようにされているため、良好な表示を行うことができる。
【０１０７】
また、隣接する２つの行毎にコモン電極は１本のコモン線に接続されているため、コモン線の本数をゲイト線の本数が１／２になる。従って、本実施例の素子基板の構成は図１７に示される。
【０１０８】
上記の実施例では、薄膜トランジスタをプレナー型としたが、スタガー型等の他構造の薄膜トランジスタを使用することも可能である。この場合には、薄膜トランジスタの電極・配線の接続構造にあわせて、ゲイト線、ソース線、コモン線、画素電極の積層順序を決定すればよく、コモン線と画素電極が重ならない限り、同一層内に配置することが可能である。
【０１０９】
また、上記の実施例では、液晶表示装置について説明したが、本発明は他の電気光学表示装置に応用することも可能である。例えば、エレクトロルミネセンス型（ＥＬ型）表示装置に応用することができる。この場合には、素子基板、対向基板の配向膜を省略し、液晶材料の代わりにＥＬ材料を使用すればよい。本発明では、同一基板上に配置された対向電極によって基板の表面に平行な電界が発生するため、ＥＬ材料を均一に発光させることができる。
【０１１０】
【発明の効果】
本明細書で開示する発明に係る表示装置は、同一基板上に画素電極と対向基板とを配置するようにしたため以下のような効果を得る。
【０１１１】
他方の基板には配線を形成する必要が無くなるので、パネル作製工程が容易になり、また基板貼り合わせするための基板間隔のマージンが増大するため、基板の位置合わせが容易になる。
【０１１２】
更に、電極・配線を精度良く形成することが可能になり、電極間距離を正確にすることができるので、画素を高密度に形成することができる。
【０１１３】
更に、従来では、基板間で液晶材を誘電体とする負荷容量が発生しているが、本発明では、同一基板上に画素電極と対向基板とを配置するようにしたため、
このような負荷容量が生成することが無くなるため、動作速度が向上され、更に消費電力を削減することもできる。
【０１１４】
また、液晶ディスプレイが有する視野角の狭さの問題を解決した構成を提供することができる。
【０１１５】
更に、本発明では、基板に平行な方向に電界を印加することにより表示を行う構成における問題を解消したため、即ち、薄膜トランジスタのドレイン接続された画素電極（第１の電極）が、少なくともゲイト線又はソース線のいずれか一方と隣接しないようにして、更には、ゲイト線、ソース線双方とも隣接しないようにして、画素電極の電位の乱れを抑制したため、鮮明な画像を表示することができる構成を提供することができる。
【０１１６】
従って、本発明に係る表示装置は、例えば、高精細化が要求されるような空間光変調器として使用することができる。
【図面の簡単な説明】
【図１】    実施例１の画素領域の上面図である。
【図２】    図１の線Ａ−Ａ’における断面図である。
【図３】    実施例のアクティブマトリクスの配線構成を示す図。
【図４】    実施例１の素子基板のブロック構成図である。
【図５】    図４の変形例の素子基板のブロック構成図である。
【図６】    実施例２の画素領域の上面図である。
【図７】    実施例３の画素領域の上面図である。
【図８】    図７の線Ｂ−Ｂ’における断面図である。
【図９】    実施例４の画素領域の上面図である。
【図１０】  図９の線Ｃ−Ｃ’における断面図である。
【図１１】  実施例５の画素領域の上面図である。
【図１２】  実施例６の画素領域の上面図である。
【図１３】  実施例７の画素領域の上面図である。
【図１４】  実施例８の画素領域の上面図である。
【図１５】  実施例９の画素領域の上面図である。
【図１６】  実施例８の素子基板のブロック構成図である。
【図１７】  実施例９の素子基板のブロック構成図である。
【図１８】  実施例１０の画素領域の上面図である。
【図１９】  実施例１１の画素領域の上面図である。
【図２０】  実施例１２の画素領域の上面図である。
【図２１】  従来例の画素領域の上面図である。
【図２２】  他の従来例の画素領域の上面図である。
【符号の説明】
１０１          ゲイト線（ゲイト線）
１０３          画素電極
１０４          コモン線
１０５          コモン電極
１０２          ソース線（ソース線）
１００          薄膜トランジスタ
２００          素子基板
２１０          対向基板
６０１、６０２、６０３、６０４          画素
６０５、６０６                      ゲイト線
６０７、６０８                      ソース線
６０９                              コモン線
７０１                  ゲイト線
７０２、７０３          ソース線
７０４                  コモン線
７０５、７０６          画素電極
７０７、７０８  薄膜トランジスタ
７０９、７１０        コモン電極
８０１、８０４                                  ゲイト線
８０２、８０３                                  ソース線
８０５                                          コモン線
８０６、８０７、８０８、８０９          薄膜トランジスタ
８１０、８１１、８１２、８１３                  画素電極
８１４、８１５、８１６、８１７                コモン電極
【図１】
0003649635.tif 000002
【図２】
0003649635.tif 000003
【図３】
0003649635.tif 000004
【図４】
0003649635.tif 000005
【図５】
0003649635.tif 000006
【図６】
0003649635.tif 000007
【図７】
0003649635.tif 000008
【図８】
0003649635.tif 000009
【図９】
0003649635.tif 000010
【図１０】
0003649635.tif 000011
【図１１】
0003649635.tif 000012
【図１２】
0003649635.tif 000013
【図１３】
0003649635.tif 000014
【図１４】
0003649635.tif 000015
【図１５】
0003649635.tif 000016
【図１６】
0003649635.tif 000017
【図１７】
0003649635.tif 000018
【図１８】
0003649635.tif 000019
【図１９】
0003649635.tif 000020
【図２０】
0003649635.tif 000021
【図２１】
0003649635.tif 000022
【図２２】
0003649635.tif 000023