(57)【特許請求の範囲】
【請求項１】
コマンド信号に応答すると共に、システム・クロックのアクティブ・エッジに同期して動作して、各々が複数の記憶セルを有する多数のバンク・メモリ・アレイ（22/24）を具備するメモリ装置（20）において、
選択されたコマンド信号に応答して、前記システム・クロックの第１アクティブ・エッジで、前記多数のバンク・メモリ・アレイの内の指定された１つに対してのオートリフレッシュ動作を制御するオートリフレッシュ・コマンドを始動するコマンド・デコーダ／コントローラ（26/28）を備え、
前記多数のバンク・メモリ・アレイの内の前記指定された１つが、前記システム・クロックの前記第１アクティブ・エッジで始動された前記オートリフレッシュ・コマンドの実行に先行して予め決定され、そして、
前記多数のバンク・メモリ・アレイの内の前記指定された１つが、どのバンクが次にリフレッシュされるべきかを指定するコマンドに基づくと共に、前記多数のバンク・メモリ・アレイをリフレッシュする既知の引き続く順番に基づいて予め決定されることを特徴とするメモリ装置。
【請求項２】
前記メモリ装置がバンク・アドレス信号にも応答し、該メモリ装置が、前記システム・クロックの前記第１アクティブ・エッジで受信された前記バンク・アドレス信号に基づいて、前記多数のバンク・メモリ・アレイの内の前記指定された１つを指定するリフレッシュ・コントローラ回路を更に備える、請求項１に記載のメモリ装置。
【請求項３】
前記コマンド・デコーダ／コントローラが選択されたコマンド信号に応答して、前記指定バンク・メモリ・アレイに対する前記オートリフレッシュ動作中、前記指定されたバンク・メモリ・アレイではない前記多数のバンク・メモリ・アレイの第２バンク・メモリ・アレイに対する、前記オートリフレッシュ動作ではない第２動作を制御する第２コマンドを始動する、請求項１に記載のメモリ装置。
【請求項４】
リフレッシュされるべき行のアドレスを増分するためのリフレッシュ・カウンタを更に備え、該リフレッシュ・カウンタが前記多数のバンク・メモリ・アレイの各々に対して別個のカウンタ部分を有する、請求項２に記載のメモリ装置。
【請求項５】
前記メモリ装置がシンクロナス・ダイナミック・ランダム・アクセス・メモリである、請求項１に記載のメモリ装置。
【請求項６】
前記メモリ装置がシンクロナス・グラフィック・ランダム・アクセス・メモリである、請求項１に記載のメモリ装置。
【請求項７】
多数のバンク・メモリ・アレイ（22/24）を有すると共に、コマンド信号に応答し、システム・クロックのアクティブ・エッジに同期して動作するメモリ装置（20）を動作する方法において、
リフレッシュされるべき前記多数のバンク・メモリ・アレイの内の１つを指定する段階と、
前記システム・クロックの第１アクティブ・エッジで、選択されたコマンド信号に応答して、前記多数のバンク・メモリ・アレイの内の前記指定された１つに対してのオートリフレッシュ動作を制御するオートリフレッシュ・コマンドを始動する段階と、の諸段階を含み、そして、
前記多数のバンク・メモリ・アレイの内の前記指定された１つが、どのバンクが次にリフレッシュされるべきかを指定するコマンドに基づくと共に、前記多数のバンク・メモリ・アレイをリフレッシュする既知の引き続く順番に基づいて前記指定段階中に指定されることを特徴とする方法。
【請求項８】
前記多数のバンク・メモリ・アレイの内の前記指定された１つが、前記システム・クロックの前記第１アクティブ・エッジで受信されたバンク・アドレス信号に基づいて、前記指定段階中に指定される、請求項７に記載の方法。
【請求項９】
前記指定段階が、前記システム・クロックの前記第１アクティブ・エッジに先行して実行される、請求項７に記載の方法。
【請求項１０】
前記指定バンク・メモリ・アレイに対する前記オートリフレッシュ動作中、前記指定バンク・メモリ・アレイではない前記多数のバンク・メモリ・アレイの内の第２バンク・メモリ・アレイに対する、オートリフレッシュ動作ではない第２動作を制御する第２コマンドを始動する段階を、更に備える、請求項７に記載の方法。
【請求項１１】
前記方法が、シンクロナス・ダイナミック・ランダム・アクセス・メモリ装置内で実行される、請求項７に記載の方法。
【請求項１２】
前記方法が、シンクロナス・グラフィック・ランダム・アクセス・メモリ装置内で実行される、請求項７に記載の方法。
【発明の詳細な説明】
発明の分野
この発明は半導体メモリ集積回路に関し、より詳細には、シンクロナス・ダイナミック・ランダム・アクセス・メモリ及びシンクロナス・グラフィック・ランダム・アクセス・メモリ等のシンクロナス・ランダム・アクセス・メモリに関する。
発明の背景
シンクロナス・ダイナミック・ランダム・アクセス・メモリ（SDRAM）及びシンクロナス・グラフィック・ランダム・アクセス・メモリ（SGRAM）等のシンクロナス・ランダム・アクセス・メモリ（同期ランダムアクセスメモリ）は、シンクロナス・メモリ・システム内で動作するように設計されている。よって、全ての入力及び出力信号は、電源が切られた際やセルフリフレッシュ・モード時のクロック・イネーブル信号を除いて、システム・クロックのアクティブ・エッジと同期する。
SDRAMはダイナミック・メモリ動作性能の点において著しい進歩を見せている。例えば幾つかのSDRAMでは、該SDRAM内にデータ記憶を為すために行及び列の形態で組織された複数の記憶セルから成るメモリ・アレイをアドレス指定すべく、列アドレスを自動的に発生することによって、高速データ速度で、バースト・モードでのバースト・データを同期的に提供することができる。更に、もしSDRAMはメモリ・アレイから成る２つ以上のバンクを含めば、該SDRAMは、好ましくは、プリチャージ時間を隠すべく、それら２つ以上のバンクの間でのインターリーブを許容する。SGRAMはSDRAMとは異なって、ある一定の列ブロック書込み機能、及び、マスク書込み或はビット毎の書込み機能を提供して、高性能グラフィック用途に対応している。
非同期DRAMにおいて、ひとたび行及び列のアドレスがDRAMに発せられて、行アドレス・ストローブ信号及び列アドレス・ストローブ信号が起動解除させられると、DRAMメモリはプリチャージされて他のアクセスに対して利用可能となる。他の行はDRAMアレイ内でアクセスされ得ないが、それは先行する行のアクセスが完了するまである。
対照的にSDRAMでは、該SDRAMメモリ・アレイにおける複数の記憶セルから成る行のアクセス及びプリチャージに対して別個のコマンドを要求する。ひとたび行アドレス及び列アドレスが多数のバンク・メモリ・アレイを有するSDRAM形態のSDRAMに提供されると、アクセスされているバンク・メモリ・アレイはアクティブのままである。内部的に発生された行アドレス・ストローブはアクティブを維持し、選択された列はPRECHARGE（プリチャージ）コマンドが起動解除して、メモリ・アレイの選択された行をプリチャージするまで開である。
SDRAMにおいての転送動作は、PRECHARGEコマンド動作の実行を含んで、先行してアクセスされたバンク・メモリ・アレイを起動解除してプリチャージし、そしてACTIVE（アクティブ）コマンド動作を実行を含んで、行アドレスをレジスタ（一時記憶）して転送動作においてアクセスされるべきバンク・メモリ・アレイを起動し、更に、転送READ（読出し）コマンド或はWRITE（書込み）コマンドの実行を含んで、列アドレスをレジスタ（一時記憶）してバースト・サイクルを開始する。
現行のSDRAM及びSGRAMにおいて、AUTO−REFRESH（オートリフレッシュ）・コマンドがリフレッシュが要求されるたびに必要とされる。Konishi等の合衆国特許第5,384,745号には、リフレッシュ・コマンドに応じてリフレッシュされる多数のメモリ・バンクを有するSDRAM等の内の１つが記載されている。現行のSDRAM及びSGRAMにおけるオートリフレッシュ動作中、マルチバンク・メモリ装置の全てのバンク・メモリ・アレイはアイドル状態である。更には、SDRAM或はSGRAMのユーザは、どのバンクがリフレッシュ状態にあるのかを知らない。先行技術に係るSDRAM或はSGRAMは、典型的には、行アドレスの各カウント中、２つのバンク間の切換えによってオートリフレッシュ動作を実行する。例えば、オートリフレッシュ動作はバンク０の行０をリフレッシュすることによって実行され、行アドレスを増分する前に、バンクはバンク１の行０をリフレッシュすべく切換えられる。次いで、オートリフレッシュ動作中に内部的に発生される行アドレスは、行１まで増分されてバンクはバンク０の行１がリフレッシュされるように切換えられ、次いでバンクはバンク１の行１をリフレッシュするように切換えられる。この複数バンク間の交替は、メモリ装置の全てのバンク内の全ての行がリフレッシュされるまで続行される。SDRAM及びSGRAMにおける改善されたオートリフレッシュ動作が要望されている。
発明の概要
本発明はコマンド信号に応答すると共に、システム・クロックのアクティブ・エッジに同期して動作するメモリ装置を提供するものである。メモリ装置は多数のバンク・メモリ・アレイを含む。各バンク・メモリ・アレイは複数の記憶セルを含む。コマンド・デコーダ／コントローラは選択されたコマンド信号に応答して、システム・クロックの第１アクティブ・エッジで、多数のバンク・メモリ・アレイの内の特定の１つのバンク・メモリ・アレイに対してのオートリフレッシュ動作を制御するオートリフレッシュ・コマンドを始動する。
本発明の一実施例において、メモリ装置はバンク・アドレス信号に対しても応答する。この実施例におけるメモリ装置は、システム・クロックの第一アクティブ・エッジで受信されたバンク・アドレス信号に基づいて、多数のバンク・メモリ・アレイの内の指定された１つを指定するリフレッシュ・コントローラ回路を更に含む。本発明の他の実施例において、多数のバンク・メモリ・アレイの内の指定された１つは、システム・クロックの第１アクティブ・エッジで始動されたオートリフレッシュ・コマンドを実行する前に予め決定されている。多数のバンク・メモリ・アレイの内の１つは本発明の一実施例において予め決定されており、それは、どのバンク・メモリ・アレイが初期的にリフレッシュされかに基づいて、且つ、バンク・メモリ・アレイをリフレッシュする引き続く既知の順番に基づいている。
コマンド・デコーダ／コントローラは、好ましくは、選択されたコマンド信号に応じて、指定されたバンク・メモリ・アレイに対するオートリフレッシュ動作中に第２動作を制御する第２コマンドを始動し、それは、指定されたバンク・メモリ・アレイではない多数のバンク・メモリ・アレイの内の第２バンク・メモリ・アレイに対するオートリフレッシュ動作ではない。
本発明のメモリ装置の一実施例は、多数のバンク・メモリ・アレイの各々に対する別個カウンタ部分を有するリフレッシュ・カウンタを含み、リフレッシュされるべき行のアドレスを増分する。
本発明の一好適実施例において、メモリ装置はシンクロナス・ダイナミック・アクセス・メモリ（SDRAM）である。本発明の他の好適実施例において、メモリ装置はシンクロナス・グラフィック・ランダム・アクセス・メモリ（SGRAM）である。
オートリフレッシュ動作が実行されているバンク・メモリ・アレイは指定されているので、本発明に従ったメモリ装置のユーザは、オートリフレッシュ動作中にリフレッシュ状態にないバンク・メモリ・アレイに対するコマンドを実行可能である。
【図面の簡単な説明】
図１は、本発明に従ったSDRAMのブロック線図である。
図２は、オートリフレッシュ・モード中の図１に示されたSDRAMにおいて、入力してくるバンク・アドレス信号によって指定されたバンク内で実行されているオートリフレッシュ動作を示すタイミング線図である。
図３は、図１に示されるSDRAMの一実施例において利用されているリフレッシュ・カウンタのブロック線図である。
図４は、オートリフレッシュ・モード中の図１に示されたSDRAMにおいて、予め決定された指定バンク内で実行されているオートリフレッシュ動作を示すタイミング線図である。
図５は、モード・レジスタの初期化中及びロード中における図１のSDRAM内の所定の指定バンクで始動しているオートリフレッシュ動作を示すタイミング線図である。
図６は、入力されてくるバンク・アドレス信号によって指定されたバンク０内で実行されているオートリフレッシュ動作と、図１に示されるSDRAMのバンク１内の読取り動作に従ったアクティブ動作とを示すタイミング線図である。
好適実施例の説明
好適実施例の以下の詳細な説明において、この明細書の一部を形成する添付図面が参照されるが、その中には本発明が実施され得る複数の特定実施例が例示目的で示されている。理解して頂きたいことは、本発明の範囲から逸脱することなしに、他の実施例が利用可能であり、構造的或は論理的な変更が為され得ることである。それ故に以下の詳細な説明は、限定的意味合いで解釈されるべきではなく、本発明の範囲は添付の請求の範囲で定義される。
本発明に従ったシンクロナス（同期）・ダイナミック・ランダム・アクセス・メモリ（SDRAM）は、ブロック線図形態で図１内において符号20で全般的に示されている。このSDRAM20の回路の多くが、マイクロン・テクノロジー・インコーポレーション社の機能仕様書に詳細に説明されている、対応するマイクロン・テクノロジー・インコーポレーション社のMT48LC4M4R1  S4メグ×4SDRAM等の公知のSDRAMにおける回路と同様である。
本発明はSDRAMに限定されず、本発明はシンクロナス・グラフィック・ランダム・アクセス・メモリ（SGRAM）等の他のシンクロナス・ランダム・アクセス・メモリ装置にも同等に適用される。本発明に係るSGRAMの動作は、SDRAMの動作と同様である。よって、SGRAMは図面中には示されていない。SGRAMはSDRAMとは異なって、高性能グラフィック用途に適合すべく、特定の列ブロック書込み機能及びマスク書込み或はビット毎の書込み機能を提供している。本発明に係るSGRAMの回路の多くが、マイクロン・テクノロジー・インコーポレーション社の1995DRAMデータ・ブックに詳細に説明されている、対応するマイクロン・テクノロジー・インコーポレーション社のMT41LC256K32D4（Ｓ）256K×32SGRAM等の公知のSGRAMにおける回路と同様である。
図１に示されているように、SDRAM20はバンク（bank）０のメモリ・アレイ22及びバンク１のメモリ・アレイ24を含み、これら双方は共に、データ記憶用に行及び列で組織された複数の記憶セルを含む。SDRAM20の一実施例において、各バンク・メモリ・アレイは2048行×1024列からそれぞれが成る４つの別個のアレイを含む。
電力がSDRAM20のピンVcc及びVssに供給される。典型的なSDRAM20は、3.3V（ボルト）環境等の低電圧環境で最適なメモリ性能を提供する。システム・クロック（CLK）信号がCLK入力ピンを介して、そして、クロック・イネーブル信号（CKE）がCKE入力ピンを介して、それぞれSDRAM20へ提供される。CLK信号は、CKE信号の状態に基づいて、起動されて起動解除される。SDRAM20の全ての入出力信号は、電源が切られている最中及びセルフリフレッシュ・モード中のCKE入力信号を除いて、CLK信号のアクティブ移行エッジ（図１に示される実施例での正の移行エッジ）に同期させられている。
チップ選択（CS＊）入力ピンは、低の際にコマンド・デコーダ26をイネーブルと為し、高の際にそれをディスエーブルと為すCS＊信号を入力する。コマンド・デコーダ26はコマンド・コントローラ28内に含まれている。コマンド・デコーダ26は、RAS＊ピンでの行アドレス・ストローブ（RAS＊）信号、CAS＊ピンでの列アドレス・ストローブ（CAS＊）信号、並びに、WE＊ピンでの書込みイネーブル（WE＊）信号を含む制御信号を受信する。このコマンド・デコーダ26は、これらRAS＊信号、CAS＊信号、並びにWE＊信号をデコード（複号化）して、コマンド・コントローラ28を特定のコマンド動作シーケンス状態にする。コマンド・コントローラ28は、バンク０のメモリ・アレイ22及びバンク１のメモリ・アレイ24からの制御された読出し中或はそれらに対する制御された書込み中等々のデコードされたコマンドに基づいて、SDRAM20の様々な回路を制御する。バンク・アドレス（BA）信号はBA入力ピンに提供されて、どのバンク・メモリ・アレイがコマンド・コントローラ28で発せられた特定のコマンドによって動作されるべきかを定義する。
アドレス入力ビットは入力ピンA0乃至A10に提供される。以下に説明されるように、行及び列双方のアドレス入力ビットはこれらアドレス入力ピンに提供される。書込み転送動作中、データは入力／出力ピン（DQ1乃至DQ4）を介してSDRAMへ供給される。読出し転送動作中、データは入力／出力ピンDQ1乃至DQ4を介してSDRAM20からクロック同期して引出される。入力／出力マスク信号はDQM入力ピンに提供されて、データ入力バッファ（又はデータ・イン・バッファ）30及びデータ出力バッファ（又はデータ・アウト・バッファ）32に対する非持続性バッファを提供する。
SDRAM20は電源投入されて所定の方法で初期化されなければならない。更にバンク０及びバンク１のメモリ・アレイ22,24の双方はプリチャージされてアイドル状態に置かれなければならない。バンク・メモリ・アレイのプリチャージは、以下により詳細に説明されるプリチャージ・コマンド動作によって実行される。ひとたびアイドル状態にあれば、２つのAUTO−REFRESH（オートリフレッシュ）動作が実行なれなければならない。ひとたびこれら２つのAUTO−REFRESH動作が実行されると、SDRAM20はモード・レジスタ40のプログラミングに対して利用可能となる。モード・レジスタ40は、SDRAM20が電源投入された際に未知の状態を有するものと仮定する。結果として、任意の動作コマンドを実行する前にモード・レジスタ40は設定或はプログラムされなければならない。
モード・レジスタ40は典型的には持続性レジスタであり、このモード・レジスタがひとたびプログラムされると、該モード・レジスタが再プログラムされるまで或はSDRAM20が電力を失うまで、プログラム操作コードを保持する。SDRAM20の潜在的なプログラム可能なオプションの殆どは、このモード・レジスタ40内に記憶されている操作コード内に定義されている。典型的なモード・レジスタ40は、低状態でレジスタ（一時記憶）されているCS＊、RAS＊、CAS＊、並びにWE＊によって決定されるSET  MODE  REGISTER（モード・レジスタの設定）コマンドと組合されて、BA入力ピン及びA0乃至A10アドレス入力を介して所望の操作コードを提供することによってプログラムされる。
ノーオペレーション（NOP）・コマンドがSDRAM20に対して提供され得て、他の欲せざるコマンドがアイドル中或は待機状態中にレジスタされることを防止している。
２つのリフレッシュ・コマンドがSDRAM20内で典型的には利用可能であり、それらはAUTO−REFRESH（オートリフレッシュ）・コマンド及びSELF−REFRESH（セルフリフレッシュ）・コマンドである。AUTO−REFRESHコマンドは、メモリ・アレイをリフレッシュすべく、リフレッシュ・コントローラ34及びリフレッシュ・カウンタ38によって以下に詳細に説明されるように実行される。SELF−REFRESHコマンドは、リフレッシュ・コントローラ34、セルフリフレッシュ発信器及びタイマ36、並びにリフレッシュ・カウンタ38によって以下に説明されるように実行される。セルフリフレッシュ発信器及びタイマ36は内部的にクロック信号を発生して、オートリフレッシュ・コマンドがセルフリフレッシュ・モード中に生じた際の内部タイミングを提供する。
AUTO−REFRESHコマンドは、高であるWE＊を伴ってCS＊、RAS＊、並びにCAS＊を低でレジスタすることによって始動される。AUTO−REFRESHコマンドは、好ましくは、SDRAM20を動作している間に利用される。AUTO−REFRESHコマンドは非持続性であり、それ故にリフレッシュが要求される毎に発せられる必要がある。
行のアドレス指定は内部リフレッシュ・コントローラ34及びリフレッシュ・カウンタ38によって生成される。よって、A0乃至A10アドレス入力は、AUTO−REFRESHコマンド中、「ドントケア（don't  care）」状態として処理される。4096個の行を有するSDRAM20の一実施例において、これら全4,096個の行は64ms毎にリフレッシュされる必要がある。それ故に、15,625マイクロ秒毎に分布されたAUTO−REFRESHコマンドを提供することは、このリフレッシュ要件に合致して、各行がリフレッシュされることを保証する。リフレッシュの好適ではない代替形態は、64ms毎の最小サイクル速度でのバーストで全4,096個のAUTO−REFRESHコマンドを発することによって達成される。
SELF−REFRESHコマンドは、高のWE＊を伴ってCKE、CS＊、RAS＊、並びにCAS＊を低にレジスタすることによって始動される。コマンド入力信号は、CKEがディスエーブルと為されている以外は、AUTO−REFRESHコマンドと同等であることを留意すべきである。ひとたびSELF−REFRESHコマンドがレジスタされると、SDRAM20に対する全入力は、CKEが低に維持されなければならない等のCKEを除いて、「ドントケア」となる。
ひとたびSELF−REFRESHモードがSELF−REFRESHコマンドと係合すると、SDRAM20はそれ自体の内部クロッキングを提供して、それ自体のAUTO−REFRESH動作を実行させる。この内部クロッキングはセルフリフレッシュ発信器及びタイマ36によって実行される。このようにして、SDRAM20は、不定期間の間、SELF−REFRESHモードに維持され得る。AUTO−REFRESHモード中と同様に、SELF−REFRESHモード中のアドレス指定はリフレッシュ・コントローラ34及びリフレッシュ・カウンタ38によって実行される。
SELF−REFRESHモードを出るには、システム・クロックがCKEの高への移行に先行して安定しなければならない。ひとたびCKEが高へ遷移すると、SDRAM20は、内部的にリフレッシュされている任意のバンク・メモリ・アレイの完了のために要求される時間量に対して発せられるNOPコマンドを有する必要がある。
オートリフレッシュ・モード中、BA信号によって指定されたバンク・メモリ・アレイ内で実行されている、SDRAM20の一実施例内でのオートリフレッシュ動作は、タイミング線図の形態で図２に示されている。図２に示されているように、BA信号がオートリフレッシュ動作の初期化中にドントケアとなっている先行技術に係るSDRAM或はSGRAMとは異なり、SDRAM20のこの実施例における各オートリフレッシュ動作は、BAピンに提供されたBA信号の状態によって指定されたバンク・メモリ・アレイに対するものである。
好ましくは、AUTO−REFRESHコマンドは複数のバンク間で交替せず、その代りに、指定されたバンクにおける２つ以上の行がバンク切換え前にオートリフレッシュされる。例えば一実施例におけるリフレッシュ・カウンタ38は、SDRAM20における指定バンクの行０を提供し、次いで該指定されたバンクの行１を提供し、次いで該指定バンクの行２を提供し、‥‥、そして最後に該指定バンクの行2,048を提供する。この実施例において、ひとたび１つのバンク・メモリ・アレイがオートリフレッシュされると、その他のバンク・メモリ・アレイがオートリフレッシュ可能となる。他の好適実施例において、リフレッシュ・カウンタ38は、他のバンクへの切換えよりは、指定バンクの行を通じて部分的に或は全体的にカウントする。この実施例において、リフレッシュ・カウント38は、好ましくは、バンク切換えに先行して１から2048までの任意の数の行を通じてカウントする。
SDRAM20の一好適実施例に利用されているリフレッシュ・カウンタ38は、ブロック線図の形態で図３に示されている。SDRAM20のこの好適実施例は、SDRAMの各バンク・メモリ・アレイに対する別個のリフレッシュ・カウンタ部分を含む。例えば図３に示されているように、リフレッシュ・カウンタ38はリフレッシュ・カウンタ・バンク０部分（又はリフレッシュ・カウンタのバンク０部分）38Aと、リフレッシュ・カウンタ・バンク１部分（又はリフレッシュ・カウンタのバンク１部分）38Bとを含む。もし各バンク・メモリ・アレイが2048個の行を有すれば、各リフレッシュ・カウンタ・バンク部分は11ビットを含んで、現行リフレッシュ状態の現存する行アドレスを保持する。これは、バンク・メモリ・アレイ毎に2048個の行をアドレス指定すべく、11ビットを具備する１つのカウンタ部分を有する単一部分のカウンタ38とは対照的である。各バンクに専用のリフレッシュ・カウンタ部分を持たせることによって、オートリフレッシュ動作は所与の指定バンク内での行リフレッシュにわたって部分的に停止し得る。例えばオートリフレッシュ動作は、バンク０内の行０乃至行８に対して実行され得て、バンク１へ切換えられて、アドレス指定された行に対してオートリフレッシュを実行する。オートリフレッシュ動作がバンク０へ戻ると、リフレッシュ・カウンタ・バンク０部分38A内に保持されたカウントは、バンク０の行８に対してリフレッシュが最後に実行されていること示し、その結果、次のリフレッシュが行９か或は、バンク切換えに先行してリフレッシュされるべき何れかの行で始まる。
オートリフレッシュ・モード中、SDRAM20の代替的実施例での予め決定された指定バンク・メモリ・アレイにおいて実行されるオートリフレッシュ動作は、タイミング線図の形態で図４に示されている。本発明に係るSDRAM或はSGRAMのこの実施例におけるBA信号は、オートリフレッシュの初期化中、ドントケアである。それにもかかわらず、AUTO−REFRESHコマンドを発する前に、複数のバンクの内の１つがオートリフレッシュされるべきバンクとして予め決定される。好ましくは、AUTO−REFRESHコマンドは複数バンク間で交替されず、むしろ指定された所定バンク・メモリ・アレイの全2048個の行がバンクを切換える前にその所定バンク内でリフレッシュされる。このようにして、他のコマンドはリフレッシュされていないバンク・メモリ・アレイ内で実行可能である。
この実施例の場合、BA信号がバンクを指定するために使用されていないので、メモリ装置のユーザはどのバンクでAUTO−REFRESHコマンドが実行されているのかを追跡しなければならない。図５におけるタイミング線図は、モード・レジスタ40の初期化中及びロード中に、SDRAM20内の予め決定された指定バンクで始まるオートリフレッシュ動作を示している。２つのバンクのSDRAM20について上述したように、それら両バンク・メモリ・アレイがプリチャージされてアイドル状態に置かれた後、２つのオートリフレッシュ動作がモード・レジスタ40のプログラミングに先行して実行される。図５で示唆されているように、初期AUTO−REFRESHコマンドがバンク０のメモリ・アレイ内で始動される。AUTO−REFRESHコマンドが、バンク切換えに先行して全2048個の行のリフレッシュを完了するので、ユーザは、初期オートリフレッシュがSDRAM20内で実行されていることの知識に基づいてどのバンクでオートリフレッシュ動作が実行されているのかを追跡することができ、そしてその後、バンクをリフレッシュする順序を追跡することができる。２つのバンクのシステムにおいて、現行バンクの知識がバンクが切換えられる毎に、単にビットを切換えることによって維持され得る。
代替実施例において、メモリ装置のユーザは、初期化中、どのバンクでAUTO−REFRESHコマンドが実行されているかを追跡し始める必要がなく、その代りに、メモリ装置のユーザは特別なAUTO−REFRESHコマンド或はある種の他の特別なコマンドを発して、次のオートリフレッシュ動作はバンク０等の予め設定されたバンクで、或はユーザ決定バンクで実行されようとしていることを指示する。その特別なコマンドが発せられた後、ユーザは、上述されたように、現行のオートリフレッシュ動作はどのバンクで実行中であるのかを追跡しなければならない。
本発明に係るSDRAM或はSGRAMの実施例の全ては、メモリ装置のユーザが、マルチバンク・システム内のどのバンク・メモリ・アレイがリフレッシュ中であるかを知ることを可能としている。一実施例において、ユーザは、２つのバンクを有するメモリ装置におけるBAピンに対するか、或は、３つ以上のバンクを具備するメモリ装置のおける多数のBAピンに対するBA信号によってのAUTO−REFRESHコマンドの始動で、リフレッシュされるべきバンクを指定する。他の実施例において、第１リフレッシュは既知のバンクに対してであり、引き続いてリフレッシュされるバンクの順番は既知である。何れの場合においても、本発明によれば、１つのみのバンク（リフレッシュされるべき指定されたバンク）が所与の時間でアイドル中である必要性がある。よって、他のコマンドは指定バンクに対するオートリフレッシュ動作中にリフレッシュ状態ではない他のバンクに対して実行可能である。
図２、図４、並びに図５に示されるｔrc時間は、リフレッシュからリフレッシュまで或はリフレッシュからACTIVE（アクティブ）・コマンドまでのコマンド期間を表わし、リフレッシュ状態ではないバンク内でのコマンド実行に利用され得る。例えば、アクティブ及び読出し動作がバンク１のメモリ・アレイにおいて実行されている間の、バンク０のメモリ・アレイでのオートリフレッシュが、タイミング線図の形態で図６に示されている。図６に示されているように、オートリフレッシュ・コマンドは、リフレッシュされるべき指定バンク・メモリ・アレイとしてバンク０を指定することによって始動される。引き続いて、ACTIVEコマンドはバンク１内に始動されて、バンク１のメモリ・アレイの行を起動する。２の読出し待ち時間を具備する読出しコマンドが実行されて、その起動された行の列ｍからデータが読み出される。この転送動作はバンク０に対しての、２つのAUTO−REFRESHコマンド間で実行される。AUTO−REFRESHコマンドの後にACTIVEコマンドが示されているが、バンク１に対するこのACTIVEコマンドは、図６に示される第1AUTO−REFRESHコマンドの前に実行され得る。
図６はACTIVEコマンド及びREAD（読出し）コマンドを示しているが、メモリ装置の当業者であれば理解されるように、データをSDRAM20に書込む書込み動作或は他の動作も、ｔrc時間中の２つのAUTO−REFRESHコマンドの間に実行され得る。更に、読出し動作はデータの１列に対して示されているが、もし、その動作がｔrcによって表わされる時間中の２つのAUTO−REFRESHコマンドの間に実行され得れば、長さ２、４、８、或は全ページのバーストに対して適合するように容易に拡張され得るであろう。更には、上述したSDRAM20の実施例は２つのバンクから成るメモリ装置を言及しているが、本発明は、４つ或は８つのバンクから成るメモリ装置等の任意のマルチバンク・シンクロナス・メモリ装置に適合される。
以上、好適実施例の説明の目的で特定の実施例が図示され説明されたが、当業者であれば理解されるように、同一目的を達成すべく意図された広範で様々な代替的及び／或は均等的な実施形態を、本発明の範囲から逸脱することなしに、図示され説明された特定の実施例の代りに置き換えることができることである。電気的技術、コンピュータ技術、並びに電気通信技術の当業者であれば、本発明は非常に広範で様々な実施例において実行され得ることを容易に理解するであろう。それ故に、この発明は請求の範囲及びその均等物のみによって限定されることが明確に意図されている。
【図３】
0003616834.tif 000002
【図１】
0003616834.tif 000003
【図２】
0003616834.tif 000004
【図４】
0003616834.tif 000005
【図５】
0003616834.tif 000006
【図６】
0003616834.tif 000007