(57)【特許請求の範囲】
【請求項１】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１のスイッチ（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２のスイッチ（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３のスイッチ（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４のスイッチ（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５のスイッチ（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６のスイッチ（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）を基準電位（ＧＮＤ）に接続するか開放するか選択する第７のスイッチ（ＦＥＴ７）と、
前記第１の信号端子（ＲＦ１）を基準電位（ＧＮＤ）に接続するか開放するか選択する第８のスイッチ（ＦＥＴ８）と、
前記第４の信号端子（ＲＦ４）を基準電位（ＧＮＤ）に接続するか開放するか選択する第９のスイッチ（ＦＥＴ９）と、
前記第３の信号端子（ＲＦ３）を基準電位（ＧＮＤ）に接続するか開放するか選択する第１０のスイッチ（ＦＥＴ１０）とを備え、
前記第７，第８，第９および第１０のスイッチ（ＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０）のオン時の特性インピーダンスが、前記第６，第１，第４および第３の信号端子（ＲＦ６，ＲＦ１，ＲＦ４，ＲＦ３）と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしたことを特徴とする高周波スイッチ回路。
【請求項２】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）と基準電位（ＧＮＤ）との間に接続された第７の電界効果トランジスタ段（ＦＥＴ７）と、
前記第１の信号端子（ＲＦ１）と前記基準電位（ＧＮＤ）との間に接続された第８の電界効果トランジスタ段（ＦＥＴ８）と、
前記第４の信号端子（ＲＦ４）と前記基準電位（ＧＮＤ）との間に接続された第９の電界効果トランジスタ段（ＦＥＴ９）と、
前記第３の信号端子（ＲＦ３）と前記基準電位（ＧＮＤ）との間に接続された第１０の電界効果トランジスタ段（ＦＥＴ１０）と、
前記第１から第１０までの電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）の制御端子に第１から第１０までの制御バイアス電圧（ＣＴＬ１〜ＣＴＬ１０）を印加する第１から第１０までの制御線とを備え、
前記第７、第８、第９および第１０の電界効果トランジスタ段（ＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０）のオン時の特性インピーダンスが、前記第６、第１、第４および第３の信号端子（ＲＦ６，ＲＦ１，ＲＦ４，ＲＦ３）と接続される第１、第２、第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしたことを特徴とする高周波スイッチ回路。
【請求項３】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）と基準電位（ＧＮＤ）との間に直列に接続された第７の電界効果トランジスタ段（ＦＥＴ７）および第１の抵抗器（Ｒ４）と、前記第１の信号端子（ＲＦ１）と前記基準電位（ＧＮＤ）との間に直列に接続された第８の電界効果トランジスタ段（ＦＥＴ８）および第２の抵抗器（Ｒ３）と、
前記第４の信号端子（ＲＦ４）と前記基準電位（ＧＮＤ）との間に直列に接続された第９の電界効果トランジスタ段（ＦＥＴ９）および第３の抵抗器（Ｒ１）と、
前記第３の信号端子（ＲＦ３）と前記基準電位（ＧＮＤ）との間に直列に接続された第１０の電界効果トランジスタ段（ＦＥＴ１０）および第４の抵抗器（Ｒ２）と、
前記第１から第１０までの電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）の制御端子に第１から第１０までの制御バイアス電圧（ＣＴＬ１〜ＣＴＬ１０）を印加する第１から第１０までの制御線とを備え、
前記第７の電界効果トランジスタ段（ＦＥＴ７）のオン時の特性インピーダンスと前記第１の抵抗器（Ｒ４）の抵抗値との和が、前記第６の信号端子（ＲＦ６）と接続される第１の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第８の電界効果トランジスタ段（ＦＥＴ８）のオン時の特性インピーダンスと前記第２の抵抗器（Ｒ３）の抵抗値との和が、前記第１の信号端子（ＲＦ１）と接続される第２の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第９の電界効果トランジスタ段（ＦＥＴ９）のオン時の特性インピーダンスと前記第３の抵抗器（Ｒ１）の抵抗値との和が、前記第４の信号端子（ＲＦ４）と接続される第３の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第１０の電界効果トランジスタ段（ＦＥＴ１０）のオン時の特性インピーダンスと前記第４の抵抗器（Ｒ２）の抵抗値との和が、前記第３の信号端子（ＲＦ３）と接続される第４の外部回路の特性インピーダンスとの整合条件を満たすようにしたことを特徴とする高周波スイッチ回路。
【請求項４】
前記第１から第１０の電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）に印加する制御バイアス電圧（ＣＴＬ１〜ＣＴＬ１０）を生成する論理回路を備えたことを特徴とする請求項２または３に記載の高周波スイッチ回路。
【請求項５】
前記第１から第１０の電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）は、複数の電界効果トランジスタの直列接続回路によって構成されていることを特徴とする請求項２または３に記載の高周波スイッチ回路。
【請求項６】
前記電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）を構成する電界効果トランジスタはそれぞれマルチゲート電界効果トランジスタであることを特徴とする請求項２または３に記載の高周波スイッチ回路。
【請求項７】
第１から第１０までの各電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）と前記第１から第４までの各抵抗器（Ｒ４，Ｒ３，Ｒ１，Ｒ２）は半導体基板上に形成されていることを特徴とする請求項３に記載の高周波スイッチ回路。
【請求項８】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１のスイッチ（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２のスイッチ（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３のスイッチ（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４のスイッチ（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５のスイッチ（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６のスイッチ（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）を基準電位（ＧＮＤ）に接続するか開放するか選択する第７のスイッチ（ＦＥＴ７）と、
前記第１の信号端子（ＲＦ１）を基準電位（ＧＮＤ）に接続するか開放するか選択する第８のスイッチ（ＦＥＴ８）と、
前記第４の信号端子（ＲＦ４）を基準電位（ＧＮＤ）に接続するか開放するか選択する第９のスイッチ（ＦＥＴ９）と、
前記第３の信号端子（ＲＦ３）を基準電位（ＧＮＤ）に接続するか開放するか選択する第１０のスイッチ（ＦＥＴ１０）とを備え、
前記第７，第８，第９および第１０のスイッチ（ＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０）のオン時の特性インピーダンスが、前記第６，第１，第４および第３の信号端子（ＲＦ６，ＲＦ１，ＲＦ４，ＲＦ３）と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにした高周波スイッチ回路と、
前記第１，第３，第４および第６の信号端子（ＲＦ１，ＲＦ３，ＲＦ４，ＲＦ６）にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナ（５，６，２，１）と、
前記第２の信号端子（ＲＦ２）に接続されて第１，第２，第３および第４のアンテナ（５，６，２，１）において受信した高周波信号を入力する受信部（４）と、
前記第５の信号端子（ＲＦ５）に接続されて高周波信号を前記第３および第４のアンテナ（２，１）に出力する送信部（３）とを具えたことを特徴とする通信端末装置。
【請求項９】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）と基準電位（ＧＮＤ）との間に接続された第７の電界効果トランジスタ段（ＦＥＴ７）と、
前記第１の信号端子（ＲＦ１）と前記基準電位（ＧＮＤ）との間に接続された第８の電界効果トランジスタ段（ＦＥＴ８）と、
前記第４の信号端子（ＲＦ４）と前記基準電位（ＧＮＤ）との間に接続された第９の電界効果トランジスタ段（ＦＥＴ９）と、
前記第３の信号端子（ＲＦ３）と前記基準電位（ＧＮＤ）との間に接続された第１０の電界効果トランジスタ段（ＦＥＴ１０）と、
前記第１から第１０までの電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）の制御端子に第１から第１０までの制御バイアス電圧（ＣＴＬ１〜ＣＴＬ１０）を印加する第１から第１０までの制御線とを備え、
前記第７，第８，第９および第１０の電界効果トランジスタ段（ＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０）のオン時の特性インピーダンスが、前記第６，第１，第４および第３の信号端子（ＲＦ６，ＲＦ１，ＲＦ４，ＲＦ３）と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにした高周波スイッチ回路と、
前記第１，第３，第４および第６の信号端子（ＲＦ１，ＲＦ３，ＲＦ４，ＲＦ６）にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナ（５，６，２，１）と、
前記第２の信号端子（ＲＦ２）に接続されて第１，第２，第３および第４のアンテナ（５，６，２，１）において受信した高周波信号を入力する受信部（４）と、
前記第５の信号端子（ＲＦ５）に接続されて高周波信号を前記第３および第４のアンテナ（２，１）に出力する送信部（３）とを具えたことを特徴とする通信端末装置。
【請求項１０】
第１，第２，第３，第４，第５および第６の信号端子（ＲＦ１〜ＲＦ６）と、
前記第１の信号端子（ＲＦ１）と前記第２の信号端子（ＲＦ２）とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段（ＦＥＴ１）と、
前記第２の信号端子（ＲＦ２）と前記第３の信号端子（ＲＦ３）とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段（ＦＥＴ２）と、
前記第２の信号端子（ＲＦ２）と前記第４の信号端子（ＲＦ４）とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段（ＦＥＴ３）と、
前記第４の信号端子（ＲＦ４）と前記第５の信号端子（ＲＦ５）とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段（ＦＥＴ４）と、
前記第５の信号端子（ＲＦ５）と前記第６の信号端子（ＲＦ６）とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段（ＦＥＴ５）と、
前記第２の信号端子（ＲＦ２）と前記第６の信号端子（ＲＦ６）とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段（ＦＥＴ６）と、
前記第６の信号端子（ＲＦ６）と基準電位（ＧＮＤ）との間に直列に接続された第７の電界効果トランジスタ段（ＦＥＴ７）および第１の抵抗器（Ｒ４）と、前記第１の信号端子（ＲＦ１）と前記基準電位（ＧＮＤ）との間に直列に接続された第８の電界効果トランジスタ段（ＦＥＴ８）および第２の抵抗器（Ｒ３）と、
前記第４の信号端子（ＲＦ４）と前記基準電位（ＧＮＤ）との間に直列に接続された第９の電界効果トランジスタ段（ＦＥＴ９）および第３の抵抗器（Ｒ１）と、
前記第３の信号端子（ＲＦ３）と前記基準電位（ＧＮＤ）との間に直列に接続された第１０の電界効果トランジスタ段（ＦＥＴ１０）および第４の抵抗器（Ｒ２）と、
前記第１から第１０までの電界効果トランジスタ段（ＦＥＴ１〜ＦＥＴ１０）の制御端子に第１から第１０までの制御バイアス電圧（ＣＴＬ１〜ＣＴＬ１０）を印加する第１から第１０までの制御線とを備え、
前記第７の電界効果トランジスタ段（ＦＥＴ７）のオン時の特性インピーダンスと前記第１の抵抗器（Ｒ４）の抵抗値との和が、前記第６の信号端子（ＲＦ６）と接続される第１の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第８の電界効果トランジスタ段（ＦＥＴ８）のオン時の特性インピーダンスと前記第２の抵抗器（Ｒ３）の抵抗値との和が、前記第１の信号端子（ＲＦ１）と接続される第２の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第９の電界効果トランジスタ段（ＦＥＴ９）のオン時の特性インピーダンスと前記第３の抵抗器（Ｒ１）の抵抗値との和が、前記第４の信号端子（ＲＦ４）と接続される第３の外部回路の特性インピーダンスとの整合条件を満たし、
かつ前記第１０の電界効果トランジスタ段（ＦＥＴ１０）のオン時の特性インピーダンスと前記第４の抵抗器（Ｒ２）の抵抗値との和が、前記第３の信号端子（ＲＦ３）と接続される第４の外部回路の特性インピーダンスとの整合条件を満たすようにした高周波スイッチ回路と、
前記第１，第３，第４および第６の信号端子（ＲＦ１，ＲＦ３，ＲＦ４，ＲＦ６）にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナ（５，６，２，１）と、
前記第２の信号端子（ＲＦ２）に接続されて第１，第２，第３および第４のアンテナ（５，６，２，１）において受信した高周波信号を入力する受信部（４）と、
前記第５の信号端子（ＲＦ５）に接続されて高周波信号を前記第３および第４のアンテナ（２，１）に出力する送信部（３）とを具えたことを特徴とする通信端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体基板上に形成されるスイッチ半導体集積回路としての２入力４出力型の高周波スイッチ回路、およびそれを用いて構成される携帯電話端末等の通信端末装置に関するものである。本発明は、特に低挿入損失かつ高アイソレーションが要求される２入力４出力型の高周波スイッチ回路、およびそれを用いて構成される通信端末装置に好適なものである。
【０００２】
【従来の技術】
今日、自動車電話や携帯電話端末等を始めとする移動体通信ビジネスの発展は目覚しい。昨今では世界各国において様々な移動体通信システムの運用が開始されている。一方、これらの移動体通信システムでは、多くの携帯電話端末の信号処理部分に半導体電界効果トランジスタ（Ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）が使用されている。
【０００３】
特に携帯性が重要視される携帯電話端末の場合、小型化と、低電圧駆動と、低消費電力化とを同時に実現できる半導体集積回路素子としてＧａＡｓ電界効果トランジスタを用いたモノリシック  マイクロウェーブ  ＩＣ（ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  ＩＣ））が盛んに開発されている。中でも携帯電話端末内で高周波信号を切り替える高周波スイッチ回路の開発が重要となってきている。
【０００４】
電界効果トランジスタをスイッチングデバイスとして使用するには、電界効果トランジスタのゲート端子に印加するバイアス電圧を制御する必要がある。例えば、ゲート端子にピンチオフ電圧よりも十分に高いゲートバイアスを印加してドレイン−ソース間を低インピータンスにすることにより電界効果トランジスタをオン状態に制御し、逆にゲート端子にピンチオフ電圧よりも十分に低いゲートバイアスを印加してドレイン−ソース間を高インピータンスにすることにより電界効果トランジスタをオフ状態に制御することができる。
【０００５】
このようにして、ＧａＡｓ電界効果トランジスタ単体で用いる場合、挿入損失は小さいが、アイソレーションを高くできないという問題がある。電界効果トランジスタ単体において高アイソレーションを得るには電界効果トランジスタのゲート幅を小さくすれば良いが、ゲート幅を小さくするとオン抵抗が増大するため、挿入損失が増加するという問題があり、低挿入損失、高アイソレーションの両立は難しい。
【０００６】
このように電界効果トランジスタ単体での低挿入損失、高アイソレーションの両立は難しいが、電界効果トランジスタを組み合わせることにより、この問題の解決が図られている。
【０００７】
このような構成のスイッチ回路の例として、信号経路に対してシリーズ電界効果トランジスタとシャント電界効果トランジスタをそれぞれ１個ずつ組み合わせてなるＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｕａｌ  Ｔｈｒｏｗ）スイッチがある。この構成にすることにより、オフ状態のシリーズ電界効果トランジスタより容量成分を介して漏れてくるＲＦ信号をオン状態にあるシャントの電界効果トランジスタがグラウンドに引き込むことができ、高アイソレーションが得られるようになる。
【０００８】
また、ＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）通信方式を用いるデジタル携帯電話端末では、付属アンテナと外部アンテナ（検査用アンテナ）との切り替え、および携帯電話端末に内蔵されている送信部と受信部との切り替えにＤＰＤＴ（Ｄｕａｌ  Ｐｏｌｅ  Ｄｕａｌ  Ｔｈｒｏｗ）スイッチが用いられる。ＤＰＤＴスイッチは第１、第２の入力端子と第１、第２の出力端子をもち、第１、第２の入力端子からの信号を第１、第２の出力端子にそれぞれ出力するか、逆に第２、第１の出力端子に出力するかを切り替え出力するスイッチである。
【０００９】
このＤＰＤＴスイッチを用いた装置例として、通信端末装置について説明する。
【００１０】
図５にこのＤＰＤＴスイッチを用いた通信端末装置のＲＦ信号処理部分であるＲＦ部を示す。この通信端末装置は、２つのアンテナ１，２と送信部（ＴＸ）３および受信部（ＲＸ）４との接続を切り替えることができるようになっている。
【００１１】
そのために、ＤＰＤＴスイッチ７は、４個の信号端子ＲＦ２，ＲＦ４，ＲＦ５，ＲＦ６を有している。また、信号端子ＲＦ２と信号端子ＲＦ４とを連絡する信号経路にスイッチＳ３を挿入接続（シリーズ接続）し、信号端子ＲＦ４と信号端子ＲＦ５とを連絡する信号経路にスイッチＳ４を挿入接続（シリーズ接続）し、信号端子ＲＦ５と信号端子ＲＦ６とを連絡する信号経路にスイッチＳ５を挿入接続（シリーズ接続）し、信号端子ＲＦ６と信号端子ＲＦ２とを連絡する信号経路にスイッチＳ６を挿入接続（シリーズ接続）している。そして、信号端子ＲＦ２には受信部４が接続され、信号端子ＲＦ５には送信部３が接続され、信号端子ＲＦ６にはアンテナ１が接続され、信号端子ＲＦ４にはアンテナ２が接続されている。
【００１２】
この構成を用いた場合、受信部４への信号を２つのアンテナ１，２から切り替えて入力することができ、また送信部３からの信号を各々２つのアンテナ１，２へ切り替えて出力することができる。
【００１３】
ところが、現在の携帯電話端末のアンテナ部は、ダイバーシティ受信を行うため、送受信アンテナであるホイップアンテナと受信アンテナである内蔵アンテナの２つで構成され、また携帯電話端末の出荷検査を行うために、ホイップアンテナと内蔵アンテナに対応する２つの検査用アンテナで構成されるため、高周波スイッチの構成としては、アンテナ側端子として第１アンテナ（ホイップアンテナ）、第２アンテナ（内蔵アンテナ）、第３アンテナ（第１アンテナに対応する検査用アンテナ）、第４アンテナ（第２アンテナに対応する検査用アンテナ）にそれぞれ接続される４つの信号端子がある。なお、第３および第４アンテナに接続されるアンテナ端子は検査端子と呼ばれ、出荷検査時に検査用アンテナに接続されるが、通常使用時はオープンになっている。
【００１４】
そのため、高周波スイッチは、送受信の切り替え、第１アンテナおよび第２アンテナと第３アンテナおよび第４アンテナとの切り替え、受信アンテナダイバーシティのための受信アンテナ切り替えの３種類の切り替え機能をもち、いずれのパスも高周波スイッチ内部で接続できるように構成されている。
【００１５】
この高周波スイッチ回路を用いた装置例として、通信端末装置について説明する。
【００１６】
図６にこの高周波スイッチを用いた通信端末装置のＲＦ信号処理部分であるＲＦ部を示す。この通信端末装置は、高周波スイッチ回路として図５で示したＤＰＤＴスイッチ７に代えて、２入力４出力型スイッチ８を用いている。この２入力４出力型スイッチは、図５で示したＤＰＤＴスイッチ７の構成に以下の構成を追加している。すなわち、２つの信号端子ＲＦ１，ＲＦ３を設け、信号端子ＲＦ２と信号端子ＲＦ１とを連絡する信号経路にスイッチＳ１を挿入接続（シリーズ接続）し、信号端子ＲＦ２と信号端子ＲＦ３とを連絡する信号経路にスイッチＳ２を挿入接続（シリーズ接続）している。そして、信号端子ＲＦ１にアンテナ５を接続し、信号端子ＲＦ３にアンテナ６を接続している。上記のアンテナ１，２はそれぞれホイップアンテナとホイップアンテナに対応した検査用アンテナ、アンテナ５，６はそれぞれ内蔵アンテナと内蔵アンテナに対応した検査用アンテナである。
【００１７】
図７は図６に示した２入力４出力型スイッチ８の具体的な構成を示す回路図である。図７において、ＦＥＴ１〜ＦＥＴ６は、スイッチＳ１〜Ｓ６をそれぞれ構成するシリーズの電界効果トランジスタである。ＦＥＴ７は信号端子ＲＦ６を基準電位（ＧＮＤ）に接続するシャントの電界効果トランジスタ、ＦＥＴ８は信号端子ＲＦ１を基準電位（ＧＮＤ）に接続するシャントの電界効果トランジスタである。各電界効果トランジスタＦＥＴ１〜ＦＥＴ８は各々制御バイアス電圧ＣＴＬ１〜ＣＴＬ１０によってオンオフが制御される。その他の構成については、図６について説明したとおりである。特に、電界効果トランジスタＦＥＴ７，ＦＥＴ８は、従来例では単に基準電位（ＧＮＤ）と導通させるだけの機能を有し、外部回路と整合させる特性インピーダンスは有していない。
【００１８】
つぎに、図６および図７に示した通信端末装置の送受信動作を説明する。ＴＤＭＡ方式においては、送信動作と受信動作は同時に実行されない。そのため、制御バイアス電圧ＣＴＬ１〜ＣＴＬ８のハイ・ローを切り替えることにより送信動作と受信動作とを期間を分けて行うよう制御している。これらの制御バイアス電圧ＣＴＬ１〜ＣＴＬ８に基づく２入力４出力スイッチ８の動作状態を図８に真理値表として示す。
【００１９】
まず、信号端子ＲＦ１−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ２−ＲＦ１）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ１，ＦＥＴ７がオン状態となり、電界効果トランジスタＦＥＴ２〜ＦＥＴ６，ＦＥＴ８がオフ状態になることから、信号端子ＲＦ１−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ１−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００２０】
次に、信号端子ＲＦ３−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ２−ＲＦ３）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ２，ＦＥＴ７，ＦＥＴ８がオン状態となり、電界効果トランジスタＦＥＴ１，ＦＥＴ３〜ＦＥＴ６がオフ状態になることから、信号端子ＲＦ３−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ３−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００２１】
次に、信号端子ＲＦ６−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ２−ＲＦ６）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ４，ＦＥＴ６，ＦＥＴ８がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ３，ＦＥＴ５，ＦＥＴ７がオフ状態になることから、信号端子ＲＦ６−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ６−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００２２】
次に、信号端子ＲＦ４−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ２−ＲＦ４）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ３，ＦＥＴ５，ＦＥＴ７，ＦＥＴ８がオン状態となり、電界効果トランジスタＦＥＴ１，ＦＥＴ２，ＦＥＴ４，ＦＥＴ６がオフ状態になることから、信号端子ＲＦ４−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ４−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００２３】
次に、信号端子ＲＦ５−信号端子ＲＦ６間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ５−ＲＦ６）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ３，ＦＥＴ５，ＦＥＴ８がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ２，ＦＥＴ４，ＦＥＴ６，ＦＥＴ７がオフ状態になることから、信号端子ＲＦ５−信号端子ＲＦ６間が低損失状態になり、信号端子ＲＦ５−信号端子ＲＦ６間の信号経路はＲＦ信号を伝えることができるようになる。
【００２４】
次に、信号端子ＲＦ５−信号端子ＲＦ４間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図８のＯＮＰＯＲＴ（ＲＦ５−ＲＦ４）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ４，ＦＥＴ６〜ＦＥＴ８がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ３，ＦＥＴ５がオフ状態になることから、信号端子ＲＦ５−信号端子ＲＦ４間が低損失状態になり、信号端子ＲＦ５−信号端子ＲＦ４間の信号経路はＲＦ信号を伝えることができるようになる。
【００２５】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、特定の経路に信号を通過させた時に、開放端の経路はどの経路とも接続していない構成となっている。例えば、図８における、信号端子ＲＦ１−信号端子ＲＦ２間をオン状態にした場合、信号端子ＲＦ３および信号端子ＲＦ４はセット実装状態で開放端となり、これらの信号端子ＲＦ３およびＲＦ４を通る経路で定在波が発生する。
【００２６】
上記の定在波が発生している経路（信号端子ＲＦ３，ＲＦ４を通る経路）と、信号経路（信号端子ＲＦ１−信号端子ＲＦ２間）とは電界効果トランジスタＦＥＴ２，ＦＥＴ３などをオフ状態にすることにより分離しているが、電界効果トランジスタＦＥＴ２，ＦＥＴ３のオフ状態は、コンデンサとみなすことができ、信号経路と定在波の発生している経路とはコンデンサで分離されているとみなされる。この時、分離のためのコンデンサでは、定在波の影響を完全に除去することができず、その影響のため信号経路における挿入損失が特定の周波数で急激に悪化するという挿入損失の周波数依存性の問題があった。つまり、挿入損失の帯域内リプルが発生するという問題があった。
【００２７】
図９に従来構成における挿入損失の測定結果を示す。横軸が周波数、縦軸が挿入損失である。図９に示されるように、ある周波数において急激に挿入損失が悪化することが見られる。
【００２８】
ＤＰＤＴスイッチにシャントの電界効果トランジスタを接続した構成は、特開平９−５５６８２号公報などで公開されているが、ＤＰＤＴスイッチでは、オープン状態になる端子が存在しないが、２入力４出力型スイッチでは、信号経路以外の４端子がオープン状態になりうる。
【００２９】
半導体基板上のオープン状態の端子はボンディングワイヤを介してリードと接続され、半導体基板、ボンディングワイヤ、リードで半導体装置を構成する。リードはプリント基板上の配線、その他の素子と接続されている。このオープン状態の端子では、このような様々なものが接続されることにより共振回路ができてしまい、この共振の影響がオープン状態の端子に影響を及ぼし、オープン状態の端子と電界効果トランジスタＦＥＴを介して接続している信号に影響を及ぼす。
【００３０】
この点がＤＰＤＴスイッチと本発明の２入力４出力スイッチの大きな違いである。
【００３１】
本発明の目的は、挿入損失の周波数依存性を改善できる高周波スイッチ回路およびそれを用いた通信端末装置を提供することである。
【００３２】
【課題を解決するための手段】
この目的を達成するために、本発明の高周波スイッチ回路、つまり２入力４出力型スイッチ回路は、携帯電話端末の高周波スイッチ回路で開放端となる経路を外部インピータンスと整合させるスイッチを有していることを特徴とする。また、通信端末装置は、上記の高周波スイッチ回路を用いて構成されている。
【００３３】
具体的に説明すると、第１の発明の高周波スイッチ回路は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１のスイッチと、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２のスイッチと、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３のスイッチと、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４のスイッチと、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５のスイッチと、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６のスイッチと、第６の信号端子を基準電位に接続するか開放するか選択する第７のスイッチと、第１の信号端子を基準電位に接続するか開放するか選択する第８のスイッチと、第４の信号端子を基準電位に接続するか開放するか選択する第９のスイッチと、第３の信号端子を基準電位に接続するか開放するか選択する第１０のスイッチとを備えている。そして、第７，第８，第９および第１０のスイッチのオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしている。
【００３４】
この構成によれば、第６，第１，第４および第３の信号端子を基準電位に接続するか開放するか選択する第７，第８，第９および第１０のスイッチを設け、第７，第８，第９および第１０のスイッチのオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしたので、第６，第１，第４および第３の信号端子を各々信号経路に使用しないときに第７，第８，第９および第１０のスイッチを各々導通させることにより、信号経路への定在波の影響を抑えることができ、挿入損失の周波数依存性を改善できる。
【００３５】
第２の発明の高周波スイッチ回路は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段と、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段と、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段と、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段と、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段と、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段と、第６の信号端子と基準電位との間に接続された第７の電界効果トランジスタ段と、第１の信号端子と基準電位との間に接続された第８の電界効果トランジスタ段と、第４の信号端子と基準電位との間に接続された第９の電界効果トランジスタ段と、第３の信号端子と基準電位との間に接続された第１０の電界効果トランジスタ段と、第１から第１０までの電界効果トランジスタ段の制御端子に第１から第１０までの制御バイアス電圧を印加する第１から第１０までの制御線とを備えている。そして、第７，第８，第９および第１０の電界効果トランジスタ段のオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしている。
【００３６】
この構成によれば、第６，第１，第４および第３の信号端子と基準電位との間に第７，第８，第９および第１０の電界効果トランジスタ段を設け、第７，第８，第９および第１０の電界効果トランジスタ段のオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしたので、第６，第１，第４および第３の信号端子を各々信号経路に使用しないときに第７，第８，第９および第１０の電界効果トランジスタ段を各々動作させることにより、信号経路への定在波の影響を抑えることができ、挿入損失の周波数依存性を改善できる。
【００３７】
第３の発明の高周波スイッチ回路は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段と、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段と、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段と、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段と、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段と、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段と、第６の信号端子と基準電位との間に直列に接続された第７の電界効果トランジスタ段および第１の抵抗器と、第１の信号端子と基準電位との間に直列に接続された第８の電界効果トランジスタ段および第２の抵抗器と、第４の信号端子と基準電位との間に直列に接続された第９の電界効果トランジスタ段および第３の抵抗器と、第３の信号端子と基準電位との間に直列に接続された第１０の電界効果トランジスタ段および第４の抵抗器と、第１から第１０までの電界効果トランジスタ段の制御端子に第１から第１０までの制御バイアス電圧を印加する第１から第１０までの制御線とを備えている。そして、第７の電界効果トランジスタ段のオン時の特性インピーダンスと第１の抵抗器の抵抗値との和が、第６の信号端子と接続される第１の外部回路の特性インピーダンスとの整合条件を満たし、かつ第８の電界効果トランジスタ段のオン時の特性インピーダンスと第２の抵抗器の抵抗値との和が、第１の信号端子と接続される第２の外部回路の特性インピーダンスとの整合条件を満たし、かつ第９の電界効果トランジスタ段のオン時の特性インピーダンスと第３の抵抗器の抵抗値との和が、第４の信号端子と接続される第３の外部回路の特性インピーダンスとの整合条件を満たし、かつ第１０の電界効果トランジスタ段のオン時の特性インピーダンスと第４の抵抗器の抵抗値との和が、第３の信号端子と接続される第４の外部回路の特性インピーダンスとの整合条件を満たすようにしている。
【００３８】
この構成によれば、第６，第１，第４および第３の信号端子と基準電位との間に第７，第８，第９および第１０の電界効果トランジスタ段と第１，第２，第３および第４の抵抗器との直列回路を各々設け、第７，第８，第９および第１０の電界効果トランジスタ段のオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにしたので、第６，第１，第４および第３の信号端子を各々信号経路に使用しないときに第７，第８，第９および第１０の電界効果トランジスタ段を各々動作させることにより、挿入損失の周波数依存性を改善できる。しかも、インピーダンスを抵抗器によって実現しているので、電界効果トランジスタ段の動作時のインピーダンスを小さくすることができ、抵抗器を半導体基板上に形成することによって、第７，第８，第９および第１０の電界効果トランジスタのサイズを小さくでき、したがってチップサイズを低減することができる。
【００３９】
第４の発明の通信端末装置は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１のスイッチと、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２のスイッチと、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３のスイッチと、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４のスイッチと、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５のスイッチと、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６のスイッチと、第６の信号端子を基準電位に接続するか開放するか選択する第７のスイッチと、第１の信号端子を基準電位に接続するか開放するか選択する第８のスイッチと、第４の信号端子を基準電位に接続するか開放するか選択する第９のスイッチと、第３の信号端子を基準電位に接続するか開放するか選択する第１０のスイッチとを備え、第７，第８，第９および第１０のスイッチのオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにした高周波スイッチ回路と、第１，第３，第４および第６の信号端子にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナと、第２の信号端子に接続されて第１，第２，第３および第４のアンテナにおいて受信した高周波信号を入力する受信部と、第５の信号端子に接続されて高周波信号を第３および第４のアンテナに出力する送信部とを具えている。
【００４０】
この構成によれば、第１の発明の高周波スイッチ回路と同様の作用を有する。
【００４１】
第５の発明の通信端末装置は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段と、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段と、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段と、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段と、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段と、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段と、第６の信号端子と基準電位との間に接続された第７の電界効果トランジスタ段と、第１の信号端子と基準電位との間に接続された第８の電界効果トランジスタ段と、第４の信号端子と基準電位との間に接続された第９の電界効果トランジスタ段と、第３の信号端子と基準電位との間に接続された第１０の電界効果トランジスタ段と、第１から第１０までの電界効果トランジスタ段の制御端子に第１から第１０までの制御バイアス電圧を印加する第１から第１０までの制御線とを備え、第７，第８，第９および第１０の電界効果トランジスタ段のオン時の特性インピーダンスが、第６，第１，第４および第３の信号端子と接続される第１，第２，第３および第４の外部回路の特性インピーダンスとの整合条件をそれぞれ満たすようにした高周波スイッチ回路と、第１，第３，第４および第６の信号端子にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナと、第２の信号端子に接続されて第１，第２，第３および第４のアンテナにおいて受信した高周波信号を入力する受信部と、第５の信号端子に接続されて高周波信号を第３および第４のアンテナに出力する送信部とを具えている。
【００４２】
この構成によれば、第２の発明の高周波スイッチ回路と同様の作用を有する。
【００４３】
第６の発明の通信端末装置は、第１，第２，第３，第４，第５および第６の信号端子と、第１の信号端子と第２の信号端子とを連絡する第１の信号経路に挿入接続された第１の電界効果トランジスタ段と、第２の信号端子と第３の信号端子とを連絡する第２の信号経路に挿入接続された第２の電界効果トランジスタ段と、第２の信号端子と第４の信号端子とを連絡する第３の信号経路に挿入接続された第３の電界効果トランジスタ段と、第４の信号端子と第５の信号端子とを連絡する第４の信号経路に挿入接続された第４の電界効果トランジスタ段と、第５の信号端子と第６の信号端子とを連絡する第５の信号経路に挿入接続された第５の電界効果トランジスタ段と、第２の信号端子と第６の信号端子とを連絡する第６の信号経路に挿入接続された第６の電界効果トランジスタ段と、第６の信号端子と基準電位との間に直列に接続された第７の電界効果トランジスタ段および第１の抵抗器と、第１の信号端子と基準電位との間に直列に接続された第８の電界効果トランジスタ段および第２の抵抗器と、第４の信号端子と基準電位との間に直列に接続された第９の電界効果トランジスタ段および第３の抵抗器と、第３の信号端子と基準電位との間に直列に接続された第１０の電界効果トランジスタ段および第４の抵抗器と、第１から第１０までの電界効果トランジスタ段の制御端子に第１から第１０までの制御バイアス電圧を印加する第１から第１０までの制御線とを備え、第７の電界効果トランジスタ段のオン時の特性インピーダンスと第１の抵抗器の抵抗値との和が、第６の信号端子と接続される第１の外部回路の特性インピーダンスとの整合条件を満たし、かつ第８の電界効果トランジスタ段のオン時の特性インピーダンスと第２の抵抗器の抵抗値との和が、第１の信号端子と接続される第２の外部回路の特性インピーダンスとの整合条件を満たし、かつ第９の電界効果トランジスタ段のオン時の特性インピーダンスと第３の抵抗器の抵抗値との和が、第４の信号端子と接続される第３の外部回路の特性インピーダンスとの整合条件を満たし、かつ第１０の電界効果トランジスタ段のオン時の特性インピーダンスと第４の抵抗器の抵抗値との和が、第３の信号端子と接続される第４の外部回路の特性インピーダンスとの整合条件を満たすようにした高周波スイッチ回路と、第１，第３，第４および第６の信号端子にそれぞれ電気的に接続された第１，第２，第３および第４のアンテナと、第２の信号端子に接続されて第１，第２，第３および第４のアンテナにおいて受信した高周波信号を入力する受信部と、第５の信号端子に接続されて高周波信号を第３および第４のアンテナに出力する送信部とを具えている。
【００４４】
この構成によれば、第３の発明の高周波スイッチ回路と同様の作用を有する。
【００４５】
【発明の実施の形態】
以下、本発明の実施の状態について、図面を参照しながら説明する。
【００４６】
［実施の形態１］
図１に本発明の高周波スイッチ回路、つまり２入力４出力型スイッチ回路の回路図を示す。本発明の２入力４出力型のスイッチ回路において、図７に示す従来の２入力４出力型スイッチ回路と異なる点は、信号端子ＲＦ３，信号端子ＲＦ４に対してシャントの位置関係にある電界効果トランジスタＦＥＴ１０、電界効果トランジスタＦＥＴ９を接続した点である。すなわち、信号端子ＲＦ３と基準電位（ＧＮＤ）との間に電界効果トランジスタＦＥＴ１０を接続し、信号端子ＲＦ４と基準電位（ＧＮＤ）との間に電界効果トランジスタＦＥＴ９を接続している。
【００４７】
この場合、電界効果トランジスタＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０は、従来例とは異なり信号端子ＲＦ６，ＲＦ１，ＲＦ４，ＲＦ３にそれぞれ接続される第１，第２，第３および第４の外部回路の特性インピータンスと整合するように、特性インピーダンスが設計されている。
【００４８】
電界効果トランジスタＦＥＴ１〜ＦＥＴ６は対応する２つの信号端子間を導通させるか開放させるかを選択するスイッチとして機能し、電界効果トランジスタＦＥＴ７〜ＦＥＴ１０は対応する信号端子を基準電位に接続、すなわち接地するか開放するか選択するスイッチとして機能し、上記したように、導通状態で外部回路と整合する特性インピーダンスを有している。
【００４９】
その他の回路構成については、図７に示した従来例と同様である。
【００５０】
この場合、制御バイアス電圧ＣＴＬ１〜ＣＴＬ１０として、図３の２入力４出力型スイッチの動作状態に示す制御バイアス電圧を印加することにより、いずれかのアンテナから受信部へ、あるいは送信部からいずれかのアンテナへＲＦ信号を伝えることができる。
【００５１】
この２入力４出力型スイッチでは、入力端子を信号端子ＲＦ２と信号端子ＲＦ５とし、出力端子を信号端子ＲＦ１，信号端子ＲＦ３，信号端子ＲＦ４，信号端子ＲＦ６とした。
【００５２】
この２入力４出力型スイッチ回路で信号端子ＲＦ１−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ１０を図３のＯＮＰＯＲＴ（ＲＦ２−ＲＦ１）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ１，ＦＥＴ７，ＦＥＴ９，ＦＥＴ１０がオン状態となり、電界効果トランジスタＦＥＴ２〜ＦＥＴ６，ＦＥＴ８がオフ状態になることから、信号端子ＲＦ１−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ１−信号端子ＲＦ２の信号経路はＲＦ信号を伝えることができるようになる。
【００５３】
また、信号端子ＲＦ３，ＲＦ４，ＲＦ６は接地される。これによってアイソレーションが高められている。信号端子ＲＦ５と信号端子ＲＦ２の間は２段の電界効果トランジスタによって分離されているので、信号端子ＲＦ５については、特に接地しなくても、十分なアイソレーションが得られる。
【００５４】
この時、これまでの２入力４出力型スイッチでは、信号端子ＲＦ３および信号端子ＲＦ４の経路の状態が決まらないため、セット実装状態で開放端となり、開放端となる信号端子ＲＦ４，ＲＦ３と接続されるボンディングワイヤやリード、またリードと接続するプリント基板上の配線や素子によって引き起こされる共振の影響により、信号端子ＲＦ３，ＲＦ４を通る経路で定在波が発生していたが、本発明の実施の形態１の２入力４出力型スイッチでは、電界効果トランジスタＦＥＴ９，ＦＥＴ１０を動作（オン）状態にすることにより信号端子ＲＦ３，ＲＦ４の経路を、外部回路の特性インピーダンスに対してインピーダンス整合した特性インピーダンスで接地することができる。そのため、基板実装状態でもこれらの経路への定在波の影響を及ぼさない状態にできる。
【００５５】
これは、開放端となる信号端子ＲＦ３，ＲＦ４と接続されるボンディングワイヤやリード、またリードと接続するプリント基板上の配線や素子によって引き起こされる共振を、開放端となる端子をシャントの電界効果トランジスタＦＥＴ９，ＦＥＴ１０で外部回路との整合条件を保った状態で接地することにより、開放端と電界効果トランジスタＦＥＴ２，ＦＥＴ３で接続されている信号経路に共振の影響を及ぼさないようにすることが可能となるためである。
【００５６】
本実施の形態１においては、電界効果トランジスタＦＥＴ７，ＦＥＴ８，ＦＥＴ９，ＦＥＴ１０は約５０μｍのゲート幅を有しており、オン時の特性インピーダンスを約５０Ωとし、外部回路の特性インピータンスと整合するよう設計されている。実施の形態１における電圧定在波比は１．５である。
【００５７】
ここで、定在波について説明する。定在波の発生は、信号端子に接続されるものによって影響されるため、外部回路によって変化する。したがって、定在波の発生を抑えることができるかどうかは、回路によって異なるが、発生した定在波の影響が信号経路に及ぶのを本発明の実施の形態によると抑制することができる。
【００５８】
なお、定在波比は、ある入力電力に対して反射電力を測定し、以下の式から求めることができる。
【００５９】
電力定在波比＝（入力電力＋反射電力）／（入力電力−反射電力）
上記の値が１に近いのが望ましく、２．０以下であれば、実用可能である。１．５という値は実用可能な範囲に入っている。
【００６０】
次に、信号端子ＲＦ３−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図３のＯＮＰＯＲＴ（ＲＦ２−ＲＦ３）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ２，ＦＥＴ７，ＦＥＴ８，ＦＥＴ９がオン状態となり、電界効果トランジスタＦＥＴ１，ＦＥＴ３〜ＦＥＴ６，ＦＥＴ１０がオフ状態になることから、信号端子ＲＦ３−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ３−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００６１】
また、信号端子ＲＦ１，ＲＦ４，ＲＦ６が接地される。これによってアイソレーションが高められている。信号端子ＲＦ５と信号端子ＲＦ２の間は２段の電界効果トランジスタによって分離されているので、信号端子ＲＦ５については、特に接地しなくても、十分なアイソレーションが得られる。
【００６２】
次に、信号端子ＲＦ６−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図３のＯＮＰＯＲＴ（ＲＦ２−ＲＦ６）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ４，ＦＥＴ６，ＦＥＴ８〜ＦＥＴ１０がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ３，ＦＥＴ５，ＦＥＴ７がオフ状態になることから、信号端子ＲＦ６−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ６−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００６３】
また、信号端子ＲＦ１，ＲＦ３，ＲＦ４が接地される。また、電界効果トランジスタＦＥＴ４がオンになることにより、信号端子ＲＦ５も接地される。これによってアイソレーションが高められている。
【００６４】
次に、信号端子ＲＦ４−信号端子ＲＦ２間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図３のＯＮＰＯＲＴ（ＲＦ２−ＲＦ４）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ３，ＦＥＴ５，ＦＥＴ７，ＦＥＴ８，ＦＥＴ１０がオン状態となり、電界効果トランジスタＦＥＴ１，ＦＥＴ２，ＦＥＴ４，ＦＥＴ６，ＦＥＴ９がオフ状態になることから、信号端子ＲＦ４−信号端子ＲＦ２間が低損失状態になり、信号端子ＲＦ４−信号端子ＲＦ２間の信号経路はＲＦ信号を伝えることができるようになる。
【００６５】
また、信号端子ＲＦ１，ＲＦ３，ＲＦ６が接地される。また、電界効果トランジスタＦＥＴ５がオンになることにより、信号端子ＲＦ５が接地される。これによってアイソレーションが高められている。
【００６６】
次に、信号端子ＲＦ５−信号端子ＲＦ６間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図３のＯＮＰＯＲＴ（ＲＦ５−ＲＦ６）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ３，ＦＥＴ５，ＦＥＴ８〜ＦＥＴ１０がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ２，ＦＥＴ４，ＦＥＴ６，ＦＥＴ７がオフ状態になることから、信号端子ＲＦ５−信号端子ＲＦ６間が低損失状態になり、信号端子ＲＦ５−信号端子ＲＦ６間の信号経路はＲＦ信号を伝えることができるようになる。
【００６７】
また、信号端子ＲＦ１，ＲＦ３，ＲＦ４が接地される。また、電界効果トランジスタＦＥＴ３がオンになることにより、信号端子ＲＦ２が接地される。これによってアイソレーションが高められている。
【００６８】
次に、信号端子ＲＦ５−信号端子ＲＦ４間をオン状態にする場合について述べる。この時、各制御バイアス電圧ＣＴＬ１〜ＣＴＬ８を図３のＯＮＰＯＲＴ（ＲＦ５−ＲＦ４）で示すような電圧にする。その結果、電界効果トランジスタＦＥＴ４，ＦＥＴ６〜ＦＥＴ８，ＦＥＴ１０がオン状態となり、電界効果トランジスタＦＥＴ１〜ＦＥＴ３，ＦＥＴ５，ＦＥＴ９がオフ状態になることから、信号端子ＲＦ５−信号端子ＲＦ４間が低損失状態になり、信号端子ＲＦ５−信号端子ＲＦ４間の信号経路はＲＦ信号を伝えることができるようになる。
【００６９】
また、信号端子ＲＦ１，ＲＦ３，ＲＦ６が接地される。また、電界効果トランジスタＦＥＴ６が接地されることにより、信号端子ＲＦ２が接地される。これによってアイソレーションが高められている。
【００７０】
図４に実施の形態１における挿入損失の測定結果を示す。横軸が周波数、縦軸が挿入損失である。図４に示されるように、実施の形態１によれば、特定の周波数における急激な挿入損失の悪化は生じない。
【００７１】
この構成によって、セット基板実装状態で開放端となる経路において発生している定在波の影響を、送受信経路に及ぼさなくすることができ、特定の経路において発生していた挿入損失の帯域内リプルをなくすことができる。
【００７２】
［実施の形態２］
図２に本発明の２入力４出力型のスイッチ回路を示す。本実施の形態２が実施の形態１と異なる点は、電界効果トランジスタＦＥＴ７〜ＦＥＴ１０のそれぞれのそれぞれ端子と接地（ＧＮＤ）との間に抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４を挿入した点である。これらの抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４は電界効果トランジスタＦＥＴ７〜ＦＥＴ１０とともに、半導体基板上にイオン注入法により作成したものである。
【００７３】
実施の形態２の構成により、開放端となる端子が接続するボンディングワイヤやリード、またリードと接続する基板上の配線や素子によって引き起こされる共振を、開放端となる端子をシャント電界効果トランジスタＦＥＴ９，ＦＥＴ１０，ＦＥＴ７，ＦＥＴ８と抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４との合成インピータンスを外部回路のインピータンスと整合させることができるため、開放端と電界効果トランジスタで接続されている信号経路に共振の影響を及ぼさないようにすることが可能となる。
【００７４】
本実施の形態２においては、電界効果トランジスタＦＥＴ９，ＦＥＴ１０，ＦＥＴ７，ＦＥＴ８のオン時の特性インピーダンスと抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の合計の抵抗値を各々約５０Ωとし、外部インピータンスと整合するよう設計されている。実施の形態２における電圧定在波比は１．６である。
【００７５】
この実施の形態２における挿入損失の測定結果は、図４に示したものと同じである。
【００７６】
この実施の形態をとることにより、実施の形態１と比べ電界効果トランジスタサイズを小さくすることができることからチップサイズを小さくすることができるという利点がある。
【００７７】
この構成によって、セット基板実装状態で開放端となる経路において発生している定在波の影響を、送受信経路に及ぼさなくすることができ、特定の経路において発生していた挿入損失の帯域内リプルをなくすことができる。
【００７８】
なお上記の実施例においては、電界効果トランジスタＦＥＴ１から電界効果トランジスタＦＥＴ１０に制御バイアス電圧ＣＴＬ１〜ＣＴＬ１０をそれぞれ印加する場合について述べたが、各制御端子に印加する制御バイアス電圧を、論理回路を用いて生成することができる。
【００７９】
電界効果トランジスタＦＥＴ１〜ＦＥＴ１０のオンオフを制御するには、１０個の電界効果トランジスタＦＥＴ１〜ＦＥＴ１０に制御バイアス電圧を与えるための１０本の入力端子が必要であるが、今回の回路構成の場合、６つの経路のうちの１つを選択する構成であるので、図３に示した真理値表（入力が６個で、出力が１０個）を実現する論理回路を作成すれば、入力端子が６個で済む。さらに６つ経路から１つの経路の選択は、３本の信号線の状態の組み合わせによって実現できるので、入力端子は３個で済むことになる。
【００８０】
さらに上記の実施の形態においては、各電界効果トランジスタは１段構成で示していたが、それぞれの電界効果トランジスタを多段構成とすることができる。
【００８１】
また上記の実施の形態においては、電界効果トランジスタとしてシングルゲート電界効果トランジスタを用いる場合について述べたが、本発明は、これに限らずマルチゲート電界効果トランジスタを用いる場合にも適用できる。
【００８２】
【発明の効果】
以上のように、本発明の高周波スイッチ回路およびそれを用いた通信端末装置は、開放端となる信号端子を基準電位に接続するか開放するか選択するスイッチを設け、このスイッチの導通時の特性インピーダンスを、外部回路の特性インピーダンスと整合するように設定したことにより、挿入損失の帯域内リプルを除去することができ、挿入損失の周波数依存性をなくすことができる。
【００８３】
また、本発明の高周波スイッチ回路およびそれを用いた通信端末装置は、開放端となる信号端子と基準電位との間に、外部回路の特性インピーダンスと整合する特性インピーダンスを動作時に有する電界効果トランジスタまたは電界効果トランジスタおよび抵抗器の直列回路を接続したことにより、挿入損失の帯域内リプルを除去することができ、挿入損失の周波数依存性をなくすことができる。特に、電界効果トランジスタおよび抵抗器の直列回路を接続した場合には、整合のためのインピーダンスを抵抗器の抵抗で分担することができ、電界効果トランジスタを小さくでき、したがってチップサイズを小さくすることができる。
【図面の簡単な説明】
【図１】シャント電界効果トランジスタを備えた本発明の実施の形態１の高周波スイッチ回路である２入力４出力型スイッチの具体構成を示す回路図である。
【図２】シャント電界効果トランジスタを備えた本発明の実施の形態２の高周波スイッチ回路である２入力４出力型スイッチの具体構成を示す回路図である。
【図３】図１および図２の２入力４出力型スイッチの動作を示す真理値表である。
【図４】図１および図２の２入力４出力型スイッチの挿入損失特性を示す特性図である。
【図５】従来のＤＰＤＴスイッチを用いた通信端末装置のＲＦ部を示す回路図である。
【図６】従来の２入力４出力型スイッチを用いた通信端末装置のＲＦ部を示す回路図である。
【図７】従来の２入力４出力型スイッチの具体構成を示す回路図である。
【図８】図７の２入力４出力型スイッチの動作を示す真理値表である。
【図９】図７に示す２入力４出力型スイッチの挿入損失特性を示す特性図である。
【符号の説明】
ＦＥＴ１〜ＦＥＴ１０    電界効果トランジスタ
ＣＴＬ１〜ＣＴＬ１０    制御バイアス電圧
Ｒ１〜Ｒ４    抵抗器
【図１】
0003616343.tif 000002
【図２】
0003616343.tif 000003
【図３】
0003616343.tif 000004
【図４】
0003616343.tif 000005
【図５】
0003616343.tif 000006
【図６】
0003616343.tif 000007
【図７】
0003616343.tif 000008
【図８】
0003616343.tif 000009
【図９】
0003616343.tif 000010