(57)【特許請求の範囲】
【請求項１】
ＦＭ−ＣＷレーダ方式における電圧制御発振器出力をＦＭ変調する変調信号送受信装置であって、
送信部は、
変調信号の所定時間経過後毎の周波数遷移を示す周波数傾きデータをデジタルデータとして保持し出力する傾きデータ出力部と、
前記傾きデータ出力部から出力された周波数傾きデータを対応するアナログ傾斜階段信号に変換するデジタル−アナログ変換器と、
前記デジタル−アナログ変換器からの傾斜階段信号を逐次積分することによって変調信号を生成する積分回路と、
前記積分回路からの変調信号によってＦＭ変調信号を出力する電圧制御発振器と、
前記電圧制御発振器からのＦＭ変調信号を外部目標へ放射する送信アンテナと、を有し、
受信部は、
外部目標からの反射信号を受信する受信アンテナと、
前記受信アンテナからの反射信号と前記電圧制御発振器からのＦＭ変調信号の一部とを混合してビート信号を生成する混合器と、
前記混合器からのビート信号を周波数解析し、抽出したピークデータの周波数に隣接する所定周波数範囲内にある前記ピークデータから所定レベル以下のピークデータを除去したビート信号を出力する信号処理と、
を有する
ことを特徴とする変調信号送受信装置。
【請求項２】
前記電圧制御発振器のＶ−ｆ特性を基に所定区間で分割した変調周波数幅（Δｆ）毎の各周波数ポイントとなる電圧を求めることで、各周波数ポイント電圧間の電位差（周波数傾き）に相当する周波数傾きデータを求める請求項１記載の装置。
【請求項３】
前記変調信号は前記電圧制御発振器のＶ−ｆ特性に基いて補正された三角変調信号であり、それを前記電圧制御発振器に供給することによってＦＭ変調の直線性を補正する請求項１又は２記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＦＭ−ＣＷレーダに関し、特にＦＭ−ＣＷレーダ装置の回路規模の低減と距離・速度誤差の低減とを両立させたＦＭ−ＣＷレーダ方式における変調信号発生装置に関するものである。
【０００２】
【従来の技術】
ＦＭ−ＣＷレーダは、目標物との相対速度及び距離を同時に計測でき、自動車の車間距離の監視装置等として広く用いられている。ＦＭ−ＣＷレーダによる上記計測において、三角波変調の直線性（リニアリティ）が悪いと、送信波と受信波のミキシング波形の周波数広がりを招き、探知性能の低下及び距離・速度精度の劣化となることが周知されている。そのため、従来からＦＭ−ＣＷレーダには種々の三角波変調信号波形の補正回路が用いられてきた。
【０００３】
図１〜４は、従来のＦＭ−ＣＷレーダ装置の一構成例を示したものである。
図１において、変調信号発生回路１からの三角波変調信号が波形補正回路２に入力される。波形補正回路２は、後段の電圧制御発振器（ＶＣＯ）３の電圧−周波数特性（Ｖ−ｆ特性）の非線型性を補償するために入力された三角波変調信号に所定の補正を加える。
【０００４】
電圧制御発振器３は、前記補正後の三角波変調信号の入力によって線形性が補償されたＦＭ高周波発振信号を出力する。その信号は送信アンテナ５を介して外部の目標物体である自動車等に向けて放射される。その反射波は受信アンテナ６で受信され、その受信信号は方向性結合器４を介して前記送信信号の一部が分岐された信号と混合器７で混合される。その結果、送信信号と受信信号との位相差によるビート信号から目標物体までの距離と相対速度が検出８される。この位相差の測定精度を向上させるには、電圧制御発振器３の三角変調出力の線形性が重要な要素となる。
【０００５】
図２は、電圧制御発振器（ＶＣＯ）３の変調電圧−変調周波数特性の一例を示したものである。
図２の実線曲線９に示すように、電圧制御発振器３の変調周波数は変調電圧に対して非線形な特性を有している。従って、その変調周波数を線形に変化させるには図２の点線曲線１０で示すような入力電圧の補正が必要になる。
【０００６】
図３は、従来の波形補正回路２の一例を示しており、ここではダイオード折れ線近似回路の回路要部を示している。
図３に示すように、変調信号発生回路１から入力された三角波変調信号は異なる増幅率Ａ１〜Ａｎの増幅器２１〜２２で増幅され、その出力はダイオードスイッチ２３〜２４で出力レベルの大きい側が選択される。
【０００７】
それにより、図２の点線曲線１０上の複数ポイントに近似する折れ線出力特性が得られる。なお、本例では入力信号として三角波変調信号を用いているが、入力信号に方形パルス等を用い、さらに増幅器２１〜２２に代えて積分回路を使用しても同様なダイオード折れ線近似回路を構成することができる。
【０００８】
図４は、別の従来例として図１の点線枠内をデジタル回路で構成した例を示している。
図４では、メモリ（ＭＥＭ）２５に予め図２の点線曲線で示す補正後の三角波変調信号の各波形点をデジタルデータとして記憶しておく。それを所定周期で繰り返し読み出すことで次段のデジタル−アナログ変換器（Ｄ／Ａ）２６からは補正されたアナログ三角波変調信号が出力される。
【０００９】
【発明が解決しようとする課題】
しかしながら、図３のダイオード折れ線近似を用いた補正回路では、補正精度向上のために補正ポイントを増加させると、部品点数が増加し、回路が複雑となってコスト上昇につながるという問題があった。また、補正ポイントの調整も回路相互間のレベル比較によるため、１つの補正ポイントの調整が他の補正ポイントに影響を与え、調整ポイントの増加は調整工数の増大につながるという問題もあった。さらに、ミリ波発振回路３の単調増加特性及び単調減少特性等のバラツキを考慮すると、それぞれの特性に応じて個別の回路を設ける必要があり、その結果回路規模が増大するという問題もあった。
【００１０】
一方、図４のメモリ２５とデジタル−アナログ変換器（Ｄ／Ａ）２６とを用いる構成では、メモリ２５内に図２の点線曲線１０のように補正された三角波変調波形のサンプリングデータを多数格納しておく必要がある。そのため、所望の精度を実現するには大容量のメモリ２５と高精度なデジタル−アナログ変換器２６が必要となり、コスト的に高価なものになるという問題があった。
【００１１】
ところで、制限された折れ線近似点の数、サンプリングポイント数、及び前記各点の微細な調整ズレ等は、変調信号をミキシングした後のビート信号に影響することが分かっている。すなわち、このビート信号をＦＦＴ処理によって周波数解析すると、上記の制限による信号の不連続性によって本来あるべき周波数ピークの前後に隣接する周波数ピーク（ピーク割れ）が発生することになる。
【００１２】
その結果、本来の受信周波数以外にあたかも別の周波数が存在するように見えてしまい、探知性能の低下や誤検出等が発生することになる。このため、上記図３及び４のいずれの場合にも所望の探知性能を実現するにはそれなりの回路規模及びコストが必要となり、上述した各問題点を根本的に解決することはできなかった。
【００１３】
そこで本発明の目的は、上記種々の問題に鑑み、ＦＭ−ＣＷレーダの距離及び速度誤差を低減する直線性の補正を行ないながら、その回路規模の低減化を達成し、同時にその調整精度や調整工数のコスト及び誤検出をも低減したＦＭ−ＣＷレーダ方式における変調信号発生装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明によれば、ＦＭ−ＣＷレーダ方式における電圧制御発振器出力をＦＭ変調する変調信号発生装置であって、変調信号の所定時間経過後毎の周波数遷移を示す周波数傾きデータをデジタルデータとして保持し出力する傾きデータ出力部と、前記傾きデータ出力部から出力された周波数傾きデータを対応するアナログ傾斜階段信号に変換するデジタル−アナログ変換器と、前記デジタル−アナログ変換器からの傾斜階段信号を逐次積分することによって変調信号を生成する積分回路と、で構成された変調信号発生装置が提供される。
【００１５】
前記電圧制御発振器のＶ−ｆ特性を基に所定区間で分割した変調周波数幅（Δｆ）毎の各周波数ポイントの電圧を求め、各周波数ポイント電圧間の電圧（周波数傾き）に対応した周波数傾きデータを求る。その周波数ポイント間の遷移時間を前所定時間経過毎の時間とする。
【００１６】
また本発明によれば、さらに前記積分回路で生成された変調信号と同一周期のバイアス補正値を発生させるバイアス補正回路と、前記積分回路で生成された変調信号と前記バイアス補正回路からのバイアス値とを加算する加算回路と、前記加算回路でバイアスされた変調信号を積分して２次関数で補正された変調信号を生成する別の積分回路と、で構成された変調信号発生装置が提供される。
【００１７】
さらに本発明によれば、受信したビート信号を周波数解析し、その際に発生したピーク周波数の割れについて最大パワーデータに隣接する所定周波数範囲内のピークデータを除去する信号処理部が設けられる。
【００１８】
【発明の実施の形態】
図５は、本発明によるＦＭ−ＣＷレーダ装置の基本構成例を示したものである。
図５において、傾きデータ出力部１１は、図２の点線曲線１０に示すような補正された変調信号（三角波や鋸波等）を所定時間経過毎の周波数遷移量を示す周波数傾きデータとしてデジタル的に保持する。また、図２に一点鎖線で示すように本発明ではミリ波発振回路（ＶＣＯ）のＶ−ｆ特性を基に、所定区間で分割した変調周波数幅（Δｆ）毎の各周波数ポイントの電圧を求め、各周波数ポイント電圧間の電位差（図２の上側特性の周波数傾きに相当）に相当する前記周波数傾きデータを求める（図２の上側特性参照）。また、そのＶ−ｔ特性（図２の下側特性参照）からその周波数ポイント間の遷移時間（所定時間経過毎）が求まる。
【００１９】
前記変調信号は前記電圧制御発振器のＶ−ｆ特性に基いて補正された三角変調信号であり、それを前記電圧制御発振器に供給することによってＦＭ変調の直線性を補正する。デジタル−アナログ変換器（Ｄ／Ａ）１２は、前記傾きデータ出力部１１から所定時間経過後毎に一定周期で繰り返し出力される周波数傾きデジタルデータをアナログ変換して対応する傾斜階段信号を生成する。積分回路は、前記デジタル−アナログ変換器１２からの傾斜階段信号を逐次積分することで前記補正された変調信号をアナログ的に生成する。
【００２０】
電圧制御発振器３、送信アンテナ５、受信アンテナ６、方向性結合器４、及び混合器７の動作は図１の従来例と同様である。従って、ここでは更に説明しない。次に、信号処理部１４では、混合器７からのビート信号に対して後述するような本発明による隣接周波数ピークの削除処理が行なわれ、本来のピーク周波数からなるビート信号が受信出力８される。
【００２１】
図６は、本発明の第１の実施例を示したものである。また、図７は、図６の動作波形の一例を示したものである。
図６において、図５の各ブロックと対応するブロックには同一符号を付している。本例では、図５の傾きデータ出力部をマイクロコンピュータ１１で構成している。マイクロコンピュータ１１は、内臓又は外部のＲＯＭ等に格納した周波数傾きデータをその入出力ポートやバス出力等によって次段のデジタル−アナログ変換器（Ｄ／Ａ）１２へ出力する。デジタル−アナログ変換器１２は、それをアナログ信号に変換して傾斜階段信号（ａ）を生成する。積分回路１３は、入力された傾斜階段信号を積分して補正された三角波変調信号（ｂ）を出力する。
【００２２】
図７の（ａ）には、前記傾斜階段信号の一例を示している。本例では基準点（ｒｅｆ）を始点として一定時間ｔの経過毎にその時点のレベルを基準に次の積分波形の傾斜を与える周波数傾きデータがマイクロコンピュータ１１から出力される。その結果、図７の（ｂ）に示すように６×ｔ時間を１周期とするミリ波ユニット３のＶ−ｆ特性の補正がなされた三角変調信号波形が得られる。
【００２３】
このように、本発明では従来の補正された三角変調波形を忠実にサンプリングする場合（図４参照）にくらべ各データの絶対レベルが必要とされない。従って、例えば積分傾斜に相当する差分データのみをメモリに格納しておき、マイクロコンピュータ１１内のレジスタやアキュームレータ等を使った加減演算によってその差分データから前記傾斜階段信号（ａ）を順次作り出すことができる。また、最終波形は積分回路１３によってアナログ的に生成されるためデジタル−アナログ変換器１２の精度も従来例のようには要求されない。
【００２４】
また、図７では一定時間ｔ毎にデータが出力される簡易な例を示しているが、傾斜が急峻に変化する波形領域とそれ以外の領域とで前記時間ｔを可変にし（前者を密に、後者を疎にする）、少ないデータ量で忠実に波形を生成することも可能である。さらに、本発明の周波数傾きデータは図７の（ｂ）に示すように後段の積分回路１３で積分されることを前提に設定されるため、前記積分回路１３の時定数を利用した波形補間作用によってそのデータ出力間隔ｔをより大きくすることができ、図４の従来例に比べて一層のデータ削減が達成される。
【００２５】
なお、図６の構成からも分かるように、マイクロコンピュータ１１はＦＭ−ＣＷレーダ装置全体の制御を行なうマイクロコンピュータがそのまま流用でき、もしワンチップタイプのマイクロコンピュータならデジタル−アナログ変換器（Ｄ／Ａ）１２も内臓（本発明では精度を要求しない）されており、また上述したように周波数傾きデータ量は小さい。従って、１個のワンチップマイクロコンピュータに簡易なＣＲ積分回路１３を付加するだけで本発明の第１の実施例は実現可能である。これから、本発明は図３に示した従来のアナログ回路構成と比べて回路規模及びコスト等の面で明らかに優位であることが分かる。
【００２６】
図８は、本発明の第２の実施例を示したものである。また、図９は、図８の動作波形の一例を示したものである。
図８でも、図５の各ブロックと対応するブロックには同一符号を付している。本例では、図７のブロックにデジタル−アナログ変換器（Ｄ／Ａ）１５、加算回路１６、及び積分回路１７が追加されている。
【００２７】
図８のマイクロコンピュータ１１、デジタル−アナログ変換器１２、及び積分回路１３の動作は図６及び７で説明したものと同じである。図９の（ａ）には図７の（ｂ）の波形を再掲載している。本実施例では第２のデジタル−アナログ変換器１５が追加され、マイクロコンピュータ１１からの出力データによって図７の（ａ）の波形の周期と同じ時間周期Ｔ（＝６ｔ）で所定レベルの方形パルス信号（ｂ）が出力される。
【００２８】
加算回路１６は、オペアンプ回路等による一般的なアナログ加算演算を行ない、その出力（ｃ）は図９の（ｃ）に示すような出力波形信号となる。前記出力波形信号は次段の積分回路１７に入力され、そこでさらに積分された波形は図９の（ｄ）に示すような変調信号となる。このように本実施例によれば、マイクロコンピュータ１１に格納される周波数傾きデータ値及びその量は図６の第１の実施例と同じでありながら、最終的に得られる変調信号はより連続的な補正が与えられたものとなる。
【００２９】
従って、上記第２の実施例の補正された三角波変調信号を使用すると、ビート信号をＦＦＴ処理によって周波数解析する際に本来あるべき周波数ピークの前後に発生する周波数ピーク割れを顕著に低減することができる。このように、本実施例によれば、図４の従来例における大容量メモリと高精度なデジタル−アナログ変換器の代わりに、精度の要求されないデジタル−アナログ変換器１５、簡易なオペアンプ加算回器１６、及びＣＲ積分器１７を使ってより滑らかな補正が与えられた三角波変調信号を生成することができる。
【００３０】
図１０〜１２には、図５の本発明の基本構成における信号処理部１４の動作を示している。
図１０には、ビート信号のピーク割れ波形の一例を示している。このように本来のビート信号の両側に小さなピーク信号が発生する。この発生原因については先に説明した通りである。図１１は、本発明による信号処理部１４のピーク割れ処理動作の原理を示しており、図１２にはその処理フロー例を示している。
【００３１】
本発明ではピーク割れを除去するために以下の方法をとる。
（１）本来のピークからそれぞれ数ＫＨｚはなれた周波数範囲にあるピークデータは本来のピークの割れである可能性が高いためそのピークデータを除去する。
（２）上記条件時に合うピークデータが複数ある場合には、本来のピークパワーを基準とした所定レベル以下のピークパワーも削除する。
【００３２】
ここでは、具体的に図１２の処理フローについて説明する。
先ず、ステップＳ１０でビート信号をＦＦＴ解析する。それによって最大ピークパワーｐとその周波数ｆとを求める（Ｓ１１）。次に、図１１に示すように前記周波数ｆを中心にその前後周波数幅ａ以内（ｘ＝ｆ−ａ又はｘ＝ｆ＋ａ）にピークが存在し（Ｓ１２）、そのピークパワーが前記最大ピークパワーｐから所定レベルｂ以下（ｐ−ｂ＞ｙ）の場合に（Ｓ１３）、その信号がピーク割れ信号と判断してそのピーク信号データを削除する（Ｓ１４）。
【００３３】
この処理によってピーク割れのないビート信号が出力される。本信号処理は本発明の第１の実施例のように、回路規模の削減によって変調信号波形上に補正ポイント（折れ線ポイント）が存在するような不連続な三角変調信号を用いた場合に特に有効である。本構成によりハードウェア削減によって生じた欠点が別の又は追加のハードウェアではなく既存の信号処理部１４のソフトウェア処理によって補完されるからである。これにより、規模の大きなハードウェアを使用した場合と同等の誤検出低減効果が達成され、また初期精度の調整も疎調整ですむため調整工数が削減される。
【００３４】
【発明の効果】
以上述べたように、本発明によればＦＭ−ＣＷレーダの距離及び速度誤差を低減する直線性の補正を行ないながら、その回路規模の低減化を達成し、同時にその調整精度や調整工数のコスト及び誤検出をも低減したＦＭ−ＣＷレーダ装置を提供することが可能となる。
【図面の簡単な説明】
【図１】従来のＦＭ−ＣＷレーダ装置の一構成例を示した図である。
【図２】電圧制御発振器の変調電圧−変調周波数特性の一例を示した図である。
【図３】ダイオード折れ線近似回路の回路要部を示した図である。
【図４】メモリとＡ／Ｄ回路を用いたデジタル回路構成例を示した図である。
【図５】本発明によるＦＭ−ＣＷレーダ装置の基本構成例を示した図である。
【図６】本発明の第１の実施例を示した図である。
【図７】図６の動作波形の一例を示した図である。
【図８】本発明の第２の実施例を示した図である。
【図９】図８の動作波形の一例を示した図である。
【図１０】ビート信号のピーク割れ波形の一例を示した図である。
【図１１】信号処理部の動作原理を図式的に示した図である。
【図１２】信号処理部の処理フローの一例を示した図である。
【符号の説明】
１…変調信号発生回路
２…波形補正回路
３…電圧制御発振回路（ミリ波ユニット）
４…方向性結合器
５、６…アンテナ
７…混合器
１１…傾きデータ出力部（マイクロコンピュータ）
１２、１５、２６…デジタル−アナログ変換器
１３、１７…積分回路
１４…信号処理部
１６…加算回路
２１、２２…増幅器
２３、２４…ダイオード
２５…メモリ
【図１】
0003719917.tif 000002
【図２】
0003719917.tif 000003
【図３】
0003719917.tif 000004
【図４】
0003719917.tif 000005
【図５】
0003719917.tif 000006
【図６】
0003719917.tif 000007
【図７】
0003719917.tif 000008
【図８】
0003719917.tif 000009
【図９】
0003719917.tif 000010
【図１０】
0003719917.tif 000011
【図１１】
0003719917.tif 000012
【図１２】
0003719917.tif 000013