(57)【特許請求の範囲】
【請求項１】
アクティブＭＥＳＦＥＴのソース／ドレイン電流飽和電流値の工程依存的な変化を補償するための電流補償回路であって、
前記アクティブＭＥＳＦＥＴのドレイン端子に結合された第１端子、及び電源電圧に結合された第２端子を有し、前記アクティブＭＥＳＦＥＴを通じてドレイン電流に比例する電圧降下を発生させるドレイン抵抗と、
前記アクティブＭＥＳＦＥＴのソース端子に結合されたドレイン端子を有する補償ＭＥＳＦＥＴと、
前記補償ＭＥＳＦＥＴのソース端子に結合されるとともにゲート端子に容量的に結合された第１端子、及び接地に結合された第２端子を有するソース抵抗と、
前記ドレイン抵抗の第１端子に結合された第１端子、固定比率の電圧を出力する第２端子、及び接地に結合された第３端子を有し、前記アクティブＭＥＳＦＥＴのドレイン電流の大きさと関連して大きさが変化する制御電圧を供給するため前記第２端子が前記補償ＭＥＳＦＥＴのゲートに結合された補償電圧分配器と、
電源電圧に結合される第１端子、電源電圧の固定比率の電圧を出力する第２端子、及び接地に結合された第３端子を有し、ＤＣバイアス電圧を供給するため前記第２端子が前記アクティブＭＥＳＦＥＴのゲート端子に結合されたバイアス電圧分配器と
を具備することを特徴とする電流補償回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブＭＥＳＦＥＴのソース／ドレイン電流を安定化させるための電流補償回路に関する。
【０００２】
【従来の技術】
ゲート電圧が印加されないときの電界効果トランジスタ（ＦＥＴ）のソース／ドレイン間の飽和電流Ｉdss はＦＥＴの重要なパラメータである。ＦＥＴのＩdss の値はＦＥＴの製造工程に依存する。ゲート電圧が印加されたときのソース／ドレイン間の電流の値Ｉdsは素子の特性Ｉdss に依存する。即ち、Ｉdss が増加するに従いＩdsが増加する。
そこで、工程条件を注意深く制御したり、バイアスのための大きいソース抵抗を使用することなどの種々の技術によってＩdss の変化を抑制している。
【０００３】
【発明が解決しようとする課題】
しかるに、工程条件でＩdss を制御することは歩留りを低くし、また大きい抵抗を使用することは電力消耗を増加させる。
従って、本発明の目的は、歩留りを低下させず、かつ電力消耗を増加させずにアクティブＭＥＳＦＥＴのＩdss を安定化させ得る電流補償回路を提供することにある。
【０００４】
【課題を解決するための手段】
上記の課題を解決し上記の目的を達成するために本発明は、アクティブＭＥＳＦＥＴのドレイン電流に対応する電圧を発生させるドレイン抵抗と、このドレイン抵抗で発生した電圧に応答して前記アクティブＭＥＳＦＥＴを制御し、アクティブＭＥＳＦＥＴのドレイン／ソース電流の値を安定化させる安定化回路とを具備することを特徴とする電流補償回路とする。
【０００５】
より具体的には、アクティブＭＥＳＦＥＴのドレイン端子に結合された第１端子、及び電源電圧に結合された第２端子を有し、前記アクティブＭＥＳＦＥＴを通じてドレイン電流に比例する電圧降下を発生させるドレイン抵抗と、前記アクティブＭＥＳＦＥＴのソース端子に結合されたドレイン端子を有する補償ＭＥＳＦＥＴと、この補償ＭＥＳＦＥＴのソース端子に結合されるとともにゲート端子に容量的に結合された第１端子、及び接地に結合された第２端子を有するソース抵抗と、前記ドレイン抵抗の第１端子に結合された第１端子、固定比率の電圧を出力する第２端子、及び接地に結合された第３端子を有し、前記アクティブＭＥＳＦＥＴのドレイン電流の大きさと関連して大きさが変化する制御電圧を供給するため前記第２端子が前記補償ＭＥＳＦＥＴのゲートに結合された補償電圧分配器とを具備することを特徴とする電流補償回路とする。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１に示すように、アクティブＭＥＳＦＥＴ（以下アクティブＦＥＴと言う）１０はソース端子１２、ドレイン端子１４及びゲート端子１６を有する。ドレイン端子１４はドレイン抵抗Ｒｄの第１端子に結合され、ドレイン抵抗Ｒｄの第２端子は電源のＶDD端子に結合される。アクティブＦＥＴ１０のソース端子１２は安定化回路２０に結合される。
【０００７】
安定化回路２０は補償ＭＥＳＦＥＴ（以下第２ＦＥＴと言う）２２を含む。第２ＦＥＴ２２はドレイン端子２４がアクティブＦＥＴ１０のソース端子１２に結合されるとともに、バイパスキャパシタ２５を通じて接地に結合される。第２ＭＥＳＦＥＴ２２のソース端子２６はソース抵抗Ｒｓの第１端子に結合され、ソース抵抗Ｒｓの第２端子は接地に結合される。また、ソース端子２６はキャパシタ３０を通じて第２ＦＥＴ２２のゲート端子２８に結合される。
【０００８】
安定化回路２０は補償電圧分配器３２を含む。補償電圧分配器３２の第１端子はドレイン抵抗Ｒｄの第１端子に結合され、補償電圧分配器３２の第３端子は接地に結合される。補償電圧分配器３２の第１端子と第３端子間に抵抗Ｒ３とＲ4 が直列に接続され、その中間点が出力ノード（第２端子）３３となっており、この出力ノード３３が第２ＦＥＴ２２のゲート端子２８に結合される。
【０００９】
バイアス電圧分配器３４は電源電圧に結合される第１端子、接地に結合される第３端子を有し、この第１、第３端子間に抵抗Ｒ１，Ｒ２が直列接続される。抵抗Ｒ１，Ｒ２の接続点である第２端子は、バイアス電圧を供給するためアクティブＦＥＴ１０のゲート端子１６に結合される。
【００１０】
このような回路の動作を説明する。アクティブＦＥＴ１０及び第２ＦＥＴ２２のＤＣゲート電圧はバイアス電圧分配器３４と補償電圧分配器３２によりそれぞれ決定される。それら分配器３４，３２の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の値はＩdsの靜的状態を所定値に設定するように選択される。しかし、既述したように、工程に依存するＩdss の変化によりＩds値が所定値から変化するようになる。
【００１１】
よく知られたように、抵抗Ｒｄを通じた電圧降下はアクティブＦＥＴ１０を通じて流れるＩdsに比例し、アクティブＦＥＴ１０と第２ＦＥＴ２２のＩdsは直列接続されるから同様な値となる。Ｉdsの値がＩdss の不所望な増加に起因して所定値よりも大きい場合は抵抗Ｒｄの第１端子での電圧は減少する。電圧のこのような減少は補償電圧分配器３２を通じて流れる電流を減少させ第２ＦＥＴ２２のゲート電圧を減少させる。したがって、第２ＦＥＴ２２を通じて流れるＩdsが減少し、対応してアクティブＦＥＴ１０を通じて流れるＩdsが減少する。従って、アクティブＦＥＴ１０のＩdsは所定値に近似するようになる。
【００１２】
反対に、アクティブＦＥＴ１０のＩdsの値が所定値よりも小さい場合は抵抗Ｒｄの第１端子の電圧が増加する。したがって、上述と逆の作用が生じ、その結果としてアクティブＦＥＴ１０のＩdsが所定値に近似するようになる。
【００１３】
このようにして安定化回路２０はＩdsを所定の値に補償する。この安定化回路２０によれば、Ｉdss の変化に対して、Ｉds変化で５０％の改善が得られた。したがって、この安定化回路２０の包含は、Ｉdss 改善のための工程条件の制御を不要にし、歩留りを向上させる。また、電力消耗も少ない。
【００１４】
以上、本発明の好ましい実施の形態を説明した。しかし、本発明はこれに限定されず、種々の変更と代替が可能なことは当該技術分野の平均程度の技術を有する者には明白である。
【００１５】
【発明の効果】
以上説明したように本発明の電流補償回路によれば、工程条件の制御を必要とせず歩留りを低下させず、かつ電力消耗を増加させずにアクティブＭＥＳＦＥＴのソース／ドレイン電流を安定化させることができる。
【図面の簡単な説明】
【図１】本発明の電流補償回路の実施の形態を示す回路図。
【符号の説明】
１０  アクティブＭＥＳＦＥＴ
２０  安定化回路
２２  補償ＭＥＳＦＥＴ
３２  補償電圧分配器
３４  バイアス電圧分配器
【図１】
0003709284.tif 000002