(57)【特許請求の範囲】
【請求項１】
高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、
主クロックの周波数を１/３に低下させた補助クロックを発生させるための分周器と、
前記主クロック周期で入力データを用いてモデリングされた所定の伝達関数においてそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、
前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値を三つのステート単位に出力させるための直列/並列データ変換部と、
基数２ビタビを３個結合したトレリスに基づいて構成され、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されている三つのステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、
前記補助クロック周期でパス選択信号を保存し、該パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部と、
前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部とを備えることを特徴とする光ディスク用基数８ビタビ検出器。
【請求項２】
前記加算比較選択部は、加算時オーバーフローを防止させるためのオーバーフロー制御部をさらに備えることを特徴とする請求項１に記載の光ディスク用基数８ビタビ検出器。
【請求項３】
前記パスメモリ部は、
前記パス選択信号に基づき経路を選択してくれるマルチプレクサと、
選択された経路のデータ値を貯蔵する状態レジスタとをさらに備えることを特徴とする請求項１に記載の光ディスク用基数８ビタビ検出器。
【請求項４】
高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、
主クロックの周波数を１/４に低下させた補助クロックを発生させるための分周器と、
前記主クロック周期で入力データを用いてモデリングされた所定の伝達関数においてそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、
前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値を四つのステート単位に出力させるための直列/並列データ変換部と、
基数２ビタビを４個結合したトレリスに基づいて構成され、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されている四つのステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、
前記補助クロック周期でパス選択信号を保存し、該パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部と、
前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部とを備えることを特徴とする光ディスク用基数１６ビタビ検出器。
【請求項５】
前記加算比較選択部は、加算時オーバーフローを防止させるためのオーバーフロー制御部をさらに備えることを特徴とする請求項４に記載の光ディスク用基数１６ビタビ検出器。
【請求項６】
前記パスメモリ部は、
前記パス選択信号に基づき経路を選択してくれるマルチプレクサと、
選択された経路のデータ値を貯蔵する状態レジスタとをさらに備えることを特徴とする請求項４に記載の光ディスク用基数１６ビタビ検出器。
【請求項７】
高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、
主クロックの周波数を１/Ｎに低下させた補助クロックを発生させるための分周器と、
前記主クロック周期で入力データを利用してモデリングされた所定の伝達関数でそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、
前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値をＮ個ステート単位に出力させるための直列/並列データ変換部と、
基数２ビタビをＮ個結合したトレリスに基づいて構成され、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されているＮ個ステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、
前記補助クロック周期でパス選択信号を保存し、該パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部と、
前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部とを備え、
前記Ｎは２以上であることを特徴とする光ディスク用高倍速ビタビ検出器。
【請求項８】
前記加算比較選択部は、加算時オーバーフローを防止させるためのオーバーフロー制御部をさらに備えることを特徴とする請求項７に記載の光ディスク用高倍速ビタビ検出器。
【請求項９】
前記パスメモリ部は、
前記パス選択信号に基づき経路を選択してくれるマルチプレクサと、
選択された経路のデータ値を貯蔵する状態レジスタとを備えることを特徴とする請求項７に記載の光ディスク用高倍速ビタビ検出器。
【請求項１０】
前記状態レジスタは、フリップフロップであることを特徴とする請求項３に記載の基数８ビタビ検出器。
【請求項１１】
前記状態レジスタは、フリップフロップであることを特徴とする請求項６に記載の基数１６ビタビ検出器。
【請求項１２】
前記状態レジスタは、フリップフロップであることを特徴とする請求項９に記載の基数２Ｎ  ビタビ検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光ディスク信号復元装置に係り、さらに詳しくは複数のクロック周期で複数のステートに対する一つの新たなステートメトリック演算を一度に施させ光ディスクで再生される信号を高速で復元させるための基数（radix）８と基数１６の高倍速ビタビ検出器に関する。
【０００２】
【従来の技術】
光チャネルは簡単な部分応答(Partial Response:ＰＲ)特性でモデリングが可能であり、これを用いてビタビ検出器を使用できる。部分応答の意味は隣接した多数個のデータシンボルから情報を抽出して一つのシンボルを復元することである。言い換えれば、一つのデータシンボルがチャネルを通過しつつ隣接した多数個のデータシンボルに影響を与えることであり、このような特性をデータシンボル復元に活用できる。
【０００３】
光チャネルの特性はデータシンボルの密度、トラック間の間隔、光ピックアップの特性、使用される変調方式の特性により決定される。従って、チャネルの特性に最も類似していながら簡潔な伝達関数を探し出し、高倍速光媒体再生のための部分応答最尤システム(partial response maximum likelihood (ＰＲＭＬ) system)に使用されるビタビ検出方法及び装置が開発されている。
【０００４】
光チャネルの特性を簡単な畳み込み符号器の形態にモデリングできるが、一例にモデリングされた伝達関数の拘束長さ(constraint length)が４ならばステート数は２k-1である８個を有しうる。しかし、ＥＦＭ方式でコーディングされたデータは信号転換間隔が３Ｔ以上に制限される。
【０００５】
図１は既存の光ディスクシステムにおいて、データ復元のために使用された光ディスク用基数２ビタビ検出器のトレリス(trellis)ブロック図である。
【０００６】
この際、光ディスクシステムのＲＬＬ(２、１０)コードの特性により、１Ｔ、２Ｔ(Ｔは信号の周期)の信号が存在しないため、“＋１−１＋１”、“−１＋１−１”の状態は除去され６個の状態で構成されており、トレリス経路も１Ｔ、２Ｔの信号が発生しないよう簡単に構成されている。
【０００７】
図２は既存の光ディスクシステム用基数２ビタビ検出器の構造図であって、図１に示したトレリスをビタビ検出器で具現したことである。
【０００８】
図２に示した通り、既存のビタビ検出器はブランチメトリック計算部(ＢＭＣ)２、加算比較選択部４、パスメモリ８を備える。
【０００９】
既存のビタビ検出器は、一つのクロック毎に一つのデータシンボルが入力される。これにより、ブランチメトリック計算部(ＢＭＣ)２は入力データシンボル毎に入力信号と５個の基準レベルとの差の絶対値である＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩＤ、−ＭＡＸの５種のブランチメトリックを求める。
【００１０】
加算比較選択部４は、ブランチメトリック計算部２で生成した５種のブランチメトリックと以前に貯蔵していたステートメトリック(state metric)を加えて新たなステートメトリックを求め、最小のステートメトリックを選択してサバイバルパス(survival path)を決める。この際、ステートメトリック値のオーバーフローが発生しないよう全てのステートメトリックを監視していてから全て一定した値以上の値を有すれば、全てのステートメトリックで特定した値を差し引くオーバーフローコントロール動作を行う。
【００１１】
パスメモリ８は加算比較選択部４で選択したサバイバルパスに該当する順次的な出力信号を保存していてから出力する。
【００１２】
既存の光ディスクシステム用ビタビ検出器を構成しているブランチメトリック計算部２、加算比較選択部４、パスメモリ８は全て入力信号が入ってくる速度であるチャネルクロックと等速度で動作する。
【００１３】
それで、簡単な引き算演算と絶対値演算のみを行うブランチメトリック計算部２や制御信号に応じてデータの交換のみを行うパスメモリ８はビタビ検出器の動作速度をアップするのには大きな困難がない。
【００１４】
しかし、加算比較選択部４は、ブランチメトリックとステートメトリックをトレリス構造により加えて新たなステートメトリックを求める段階と、サバイバルパスを求めるため、ステートメトリック値を比較して最小値を有するステートメトリックを決める段階、及びそれぞれのステートメトリックにおいてオーバーフローが発生することを防止するための演算を行ってから次のクロックで使用される新たなステートメトリックを求める段階の複雑な演算を一つのクロックに行う。
【００１５】
従って、加算比較選択部４の複雑な演算段階は、倍速競争が激しくなっている光ディスク市場において高速のビタビ検出器を具現するのに大きな障害になっている。
【００１６】
【発明が解決しようとする課題】
本発明は前述したような問題点を改善するために案出されたもので、その目的はトレリス構造を基数８に変えることにより、加算比較選択部がチャネルクロックより１/３の速度で動作できるようにした高倍速ビタビ検出器を提供するところにある。
【００１７】
本発明の他の目的は、トレリス構造を基数１６に変えることにより、加算比較選択部がチャネルクロックより１/４の速度で動作できるようにした高倍速ビタビ検出器を提供するところにある。
【００１８】
【課題を解決するための手段】
前述した目的を達成するために、高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、主クロックの周波数を１/３に低下させた補助クロックを発生させるための分周器と、前記主クロック周期で入力データを用いてモデリングされた所定の伝達関数でそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値を３個ステート単位に出力させるための直列/並列データ変換部と、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されている３個ステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、前記補助クロック周期でパス選択信号を保存し、該パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部、及び前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部と、を備えることを特徴とする光ディスク用基数８ビタビ検出器が提供される。
【００１９】
前記他の目的を達成するため、高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、主クロックの周波数を１/４に低下させた補助クロックを発生させるための分周器と、前記主クロック周期で入力データを用いてモデリングされた所定の伝達関数でそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値を四つのステート単位に出力させるための直列/並列データ変換部と、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されている四つのステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、前記補助クロック周期でパス選択信号を保存し、前記パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部と、前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部と、を備えることを特徴とする光ディスク用基数１６ビタビ検出器が提供される。
【００２０】
前記さらに他の目的を達成するため、高倍速光ディスクの信号復元装置に適用されるビタビ検出装置において、主クロックの周波数を１/Ｎに低下させた補助クロックを発生させるための分周器と、前記主クロック周期で入力データを用いてモデリングされた所定の伝達関数でそれぞれのブランチメトリック値を計算するためのブランチメトリック計算部と、前記主クロック周期で前記ブランチメトリック計算部で計算されたそれぞれのブランチメトリック値をＮ個ステート単位に出力させるための直列/並列データ変換部と、前記補助クロック周期で前記直列/並列データ変換部から入力されるブランチメトリック値と貯蔵されているＮ個ステート以前のステートメトリック値を加算し、加算結果が最小の値を新たなステートメトリック値と決定して出力し、これに対するパス選択信号を出力させるための加算比較選択部と、前記補助クロック周期でパス選択信号を保存し、該パス選択信号に応ずるデータを並列に出力させるためのパスメモリ部と、前記補助クロック周期で前記パスメモリ部の並列出力データを直列データに変換させるための並列/直列データ変換部と、を備えることを特徴とする光ディスク用高倍速ビタビ検出器が提供される。
【００２１】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施形態による光ディスク用高倍速ビタビ検出器をさらに詳しく説明する。
【００２２】
本発明の第１実施形態では基数８構造を有するビタビ検出器について説明する。基数８構造は既存の基数２を３段連結したことである。
【００２３】
図３Ａは基数２ビタビを三つ結合した場合のトレリスブロック図であって、入力信号は光ディスクのチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
【００２４】
図３Ａの一番目入力信号である＋１＋１＋１を例として説明すれば、入力信号である＋１＋１＋１に＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋１)。ここに＋１を加えれば＋ＭＡＸになり(＋ＭＡＸ/＋１)、さらに＋１を加えれば＋ＭＡＸになる(＋ＭＡＸ/＋１)。
【００２５】
すなわち、入力信号(＋１＋１＋１)が三つの動作クロックを使用して各クロック毎に(＋１)、(＋１)、(＋１)の基数２形態のトレリスを３段通過すれば、最終出力信号が(＋１＋１＋１)になる。
【００２６】
ところが、このように入力信号が基数２を３回通過したことを入力信号が一つの基数８を通過したことと表現できる。
【００２７】
図３Ｂは本発明に係る光ディスクシステム用基数８ビタビ検出器のトレリスブロック図であり、図３Ｃは基数２ビタビを三つ結合した場合の入力信号に応ずる状態変化と出力値を示した表である。
【００２８】
一般に、基数大きさを上げれば演算回路の複雑度が共に増加するため多くの利得を得にくいが、光ディスクシステムに合わせて適用されたトレリスの構造では基数を上げても複雑度がさほど多く増加しないことが分かる。
【００２９】
トレリスの入力は、五つのレベルと入力信号との差の絶対値を示すブランチメトリックの組み合わせになり、出力は各ブランチに当る出力値になる。
【００３０】
図４は図３において表現された基数８トレリスを用いた光ディスクシステム用ビタビ検出器を示す。本発明に係る光ディスクシステム用基数８ビタビ検出器は、ブランチメトリック計算部１０、直列/並列変換部２０、加算比較選択部３０、パスメモリ４０、並列/直列変換部５０及びクロック分周回路６０と、を備える。
【００３１】
図５はブランチメトリックを求めるブランチメトリック計算部１０に関する。ブランチメトリック計算部１０は、基準値変換器２１０と絶対値計算部２１２、２１４、２１６、２１８、２２０を備え、主クロック周期で入力されるデータを用いてそれぞれのブランチに当るメトリック値を計算する。
【００３２】
基準値変換器２１０は、光ディスクのチャネル特性ＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)においてａ、ｂの値をどう決めるかによって相違になる基準ＭＡＸ値と基準ＭＩＤ値を決定する回路であって、その値はマイコンレジスタ７０により変更される。
【００３３】
絶対値計算部２１２、２１４、２１６、２１８、２２０は入力データとそれぞれの状態基準値のユークリッド距離(Euclidean distance)を計算して＋ＭＡＸメトリック、＋ＭＩＤメトリック、ＺＥＲＯメトリック、−ＭＩＤメトリック、−ＭＡＸメトリックの５種のブランチメトリックを求める。
【００３４】
ブランチメトリック計算部１０は、ビタビ検出器の基数と関係なく共通に使用され、チャネルクロックを分周せず、チャネルクロックと同一なクロックを使用して動作される。
【００３５】
直列/並列変換部２０では主クロックを用いてブランチメトリック計算部１０において三つのクロック周期中に計算された三つのトレリスブロック図に対するそれぞれのブランチメトリック値を並列に変換させ加算比較選択部３０１〜３０６に出力する。
【００３６】
クロック分周回路６０は、主クロックを分周して周波数を１/３に低下させた補助クロックを発生させ加算比較選択部３０、パスメモリ４０に提供する。
【００３７】
図６は基数−８ビタビ検出器に使用された加算比較選択部の構造を示す図である。
【００３８】
加算比較選択部３０は図３Ｂに示したトレリスの構造に基づき構成されたもので、加算比較選択部３０１〜３０６には補助クロック周期で直列/並列変換部２０から出力される三つのブランチメトリック値が入力される。
【００３９】
そして、加算比較選択部３０１〜３０６は、ブランチメトリック計算部１０で生成した５種のブランチメトリックと以前に貯蔵されていたステートメトリック(state metric)を加えて新たなステートメトリックを求める。それで、最小大きさのステートメトリックを選択してサバイバルパス(survival path)を決定し、選択された最小の新たなステートメトリック値と決定された経路選択結果(ＰＳ : path selection)を出力する。
【００４０】
オーバーフロー制御部（ＯＶＣ）３１１〜３１６は選択されたステートメトリック値のオーバーフローが発生しないよう全てのステートメトリックを監視していてから全て一定した値以上の値を有すれば、全てのステートメトリックから特定値を差し引いて新たなステートメトリック値(ｎｓｍ : new state metric)を出力する。
【００４１】
ビタビ検出器は、無限の入力データについて連続的に処理すべきである。これにより、ステートメトリック値は以前ステートメトリック値と選択されたブランチメトリック値を累積し続けるので、持続的に増加する。しかし、ステートメトリック値のうち最大値と最小値との差異が無限定大きくならず、いずれの値に収斂される。これは一つのステートに遷移される二つのステートメトリック値から常に小さい値を選択するからである。
【００４２】
図７は基数８ビタビ検出器に使用されるパスメモリの構造を示す図である。
【００４３】
マルチプレクサ（ＭＵＸ）４０１〜４０６は、加算比較選択部３０１〜３０６で生成された経路選択結果ｐｓを用いて実際に候補になる経路のうちサバイバルパスに当るレジスタ値を選択する。この際、状態レジスタ４１１〜４１６の最下位３ビットにはトレリスの出力値を貯蔵しつつ既存値は最上位方向に３ビットシフトされ、既存に貯蔵された最上位３ビット値はパスメモリ部４０の出力になる。
【００４４】
そして、パスメモリ部４０の３ビット出力は並列/直列変換部５０を介してチャネルクロック速度で１ビットずつ出力して最終ビタビ検出器の出力を生成する。
【００４５】
次は本発明の第２実施形態について説明する。
【００４６】
本発明の第２実施形態では基数１６構造を有するビタビ検出器について説明する。基数−１６構造は既存の基数２を４段連結したことである。
【００４７】
図８Ａは基数２ビタビを四つ結合した場合のトレリスブロック図であって、入力信号は光ディスクのチャネル特性がＰＲ[ａ、ｂ、ｂ、ａ](すなわち、ａ＋ｂｚ-1＋ｂｚ-2＋ａｚ-3)と仮定した。
【００４８】
従って、チャネルを通過した３Ｔ〜１１Ｔのデータ波形が＋ＭＡＸ、＋ＭＩＤ、ＺＥＲＯ、−ＭＩＤ、−ＭＡＸの５種のレベルを有することができる。
【００４９】
ところが、以上のように入力信号が基数２形態のトレリスを４段通過したことを入力信号が一つの基数１６を通過したことと表現できる。
【００５０】
図８Ｂは本発明に係る光ディスクシステム用基数１６ビタビ検出器のトレリスブロック図であり、図８Ｃは基数２ビタビを四つ結合した場合の入力信号に応ずる状態変化と出力値を示した表である。
【００５１】
図８Ｂにおいて、基数１６を使用すれば一つの動作クロックを使用して四つのデータを同時に得る。
【００５２】
図９は図８において表現された基数１６トレリスを用いた光ディスクシステム用ビタビ検出器を示す。本発明に係る光ディスクシステム用基数１６ビタビ検出器は、ブランチメトリック計算部１６１、直列/並列変換部１６２、加算比較選択部１６３、パスメモリ１６４、並列/直列変換部１６５及びクロック分周回路１６６と、を備える。
【００５３】
ブランチメトリック計算部１６１は、ビタビ検出器の基数と関係なく共通に使用され、チャネルクロックを分周せずチャネルクロックと同一なクロックを使用して動作される。
【００５４】
直列/並列変換部１６２においては主クロックを用いてブランチメトリック計算部１６１において四つのクロック周期中に計算された四つのトレリスブロック図に対するそれぞれのブランチメトリック値を並列に変換させ加算比較選択部５０１〜５０６に出力する。
【００５５】
クロック分周回路１６６は、主クロックを分周して周波数を１/４に低下させた補助クロックを発生させ加算比較選択部１６３、パスメモリ１６４に提供する。
【００５６】
図１０は基数１６ビタビ検出器に使用された加算比較選択部の構造を示す図面である。
【００５７】
加算比較選択部１６３は、図８Ｂに示したトレリスの構造に基づき構成されたもので、加算比較選択部５０１〜５０６には補助クロック周期で直列/並列変換部１６２から出力される四つのブランチメトリック値が入力される。
【００５８】
そして、加算比較選択部５０１〜５０６は、ブランチメトリック計算部１６１で生成した５種のブランチメトリックと以前に貯蔵していたステートメトリックを加えて新たなステートメトリックを求める。それで、最小のステートメトリックを選択してサバイバルパス(survival path)を決め、選択された最小の新たなステートメトリック値と決定された経路選択結果(ｐｓ : path selection)を出力する。
【００５９】
オーバーフロー制御部（ＯＶＣ）５１１〜５１６は選択されたステートメトリック値のオーバーフローが発生しないよう全てのステートメトリックを監視していてから全て一定した値以上の値を有すれば、全てのステートメトリックから特定の値を差し引いて新たなステートメトリック値(ｎｓｍ : new state metric)を出力する。
【００６０】
図１１は基数１６ビタビ検出器に使用されるパスメモリの構造を示す図面である。
【００６１】
マルチプレクサ（ＭＵＸ）６０１〜６０６は加算比較選択部５０１〜５０６で生成された経路選択結果ｐｓを利用して実際に候補になる経路のうちサバイバルパスに当るレジスタ値を選択する。この際、状態レジスタ６１１〜６１６の最下位４ビットにはトレリスの出力値を貯蔵しつつ既存値は最上位方向に４ビットシフトされ、既存に貯蔵されていた最上位４ビット値はパスメモリ部１６４の出力になる。
【００６２】
そして、パスメモリ部１６４の４ビット出力は、並列/直列変換部１６５を介してチャネルクロック速度で１ビットずつ出力して最終ビタビ検出器の出力を生成する。
【００６３】
従って、本発明で提案した基数８ビタビ検出器は基数２の３段に該当するトレリスを１段に再構成したことで、チャネルクロックの１/３に当るクロックで加算比較選択部及び経路メモリを動作させうる。
【００６４】
また、本発明で提案した基数１６ビタビ検出器は基数２の４段に当るトレリスを１段に再構成したもので、チャネルクロックの１/４に該当するクロックで加算比較選択部及び経路メモリを動作させうる。
【００６５】
本発明は前述した実施形態に限らず、本発明の思想を損なわない範囲内で当業者による変形が可能なことは勿論である。
【００６６】
従って、本発明で権利を請求する範囲は詳細な説明の範囲内に定められることではなく、請求の範囲に限定される。
【００６７】
【発明の効果】
以上述べた通り、本発明によれば既存のビタビ検出装置と同一な動作を行いながらも動作速度をアップさせ高倍速に対応できるようにした光ディスク用基数８または基数１６のビタビ検出装置が提供されるため、演算過程が複雑な加算比較選択部とパスメモリの動作チャネルをチャネルクロックより遅くして高速動作を可能にする。
【００６８】
また、基数８または基数１６ビタビ構造を活用して３クロックまたは４クロック当り一回の演算により三つまたは四つのステートにおいて一つの新たなステートメトリック値を計算することができる。
【図面の簡単な説明】
【図１】  既存の光ディスクシステム用基数２ビタビ検出器のトレリスブロック図である。
【図２】  既存の光ディスクシステム用基数２ビタビ検出器の構造図である。
【図３Ａ】  基数２ビタビを三つ結合した場合のトレリスブロック図である。
【図３Ｂ】  本発明に係る光ディスクシステム用基数８ビタビ検出器のトレリスブロック図である。
【図３Ｃ】  基数２ビタビを三つ結合した場合の入力信号に応ずる状態変化と出力値を示した表である。
【図４】  本発明に係る光ディスクシステム用基数８ビタビ検出器の構造図である。
【図５】  本発明に係る光ディスクシステム用基数８ビタビ検出器のブランチメトリック計算部の構造図である。
【図６】  本発明に係る光ディスクシステム用基数８ビタビ検出器の加算比較選択部の構造図である。
【図７】  本発明に係る光ディスクシステム用基数８ビタビ検出器のパスメモリの構造図である。
【図８Ａ】  基数２ビタビを四つ結合した場合のトレリスブロック図である。
【図８Ｂ】  本発明に係る光ディスクシステム用基数１６ビタビ検出器のトレリスブロック図である。
【図８Ｃ】  基数２ビタビを四つ結合した場合の入力信号による状態変化と出力値を示した表である。
【図９】  本発明に係る光ディスクシステム用基数１６ビタビ検出器の構造図である。
【図１０】  本発明に係る光ディスクシステム用基数１６ビタビ検出器の加算比較選択部の構造図である。
【図１１】  本発明に係る光ディスクシステム用基数１６ビタビ検出器のパスメモリの構造図である。
【符号の説明】
１０、１６１  ブランチメトリック計算部
２０、１６２  直列/並列変換部
３０、１６３  加算比較選択部
４０、１６４  パスメモリ
５０、１６５  並列/直列変換部
６０、１６６  クロック分周回路
７０  マイコンレジスタ
２１０  基準値変換器
３０１〜３０６、５０１〜５０６  加算比較選択部
３１１〜３１６、５１１〜５１６  オーバーフロー制御部（ＯＶＣ）
４０１〜４０６、６０１〜６０６  マルチプレクサ（ＭＵＸ）
４１１〜４１６、６１１〜６１６  状態レジスタ
【図１】
0003709159.tif 000002
【図２】
0003709159.tif 000003
【図３Ａ】
0003709159.tif 000004
【図３Ｂ】
0003709159.tif 000005
【図３Ｃ】
0003709159.tif 000006
【図４】
0003709159.tif 000007
【図５】
0003709159.tif 000008
【図６】
0003709159.tif 000009
【図７】
0003709159.tif 000010
【図８Ａ】
0003709159.tif 000011
【図８Ｂ】
0003709159.tif 000012
【図８Ｃ】
0003709159.tif 000013
【図９】
0003709159.tif 000014
【図１０】
0003709159.tif 000015
【図１１】
0003709159.tif 000016