(57)【特許請求の範囲】
【請求項１】
第１の所定の値を有する第１のデータ信号と第２の所定の値を有する第２のデータ信号の間でスイッチするデータ出力信号に応答して、負荷が接続されている、集積回路の出力パッドを駆動するための装置において、
前記データ出力信号を受信するために接続された入力と、前記出力パッドに前記データ出力信号を伝送し、前記出力パッドにおいて、前記負荷によって決まる第１の信号遷移速度で、前記第１のデータ信号から前記第２のデータ信号への遷移、及び、前記第２のデータ信号から前記第１のデータ信号への遷移が行なわれるようにするための出力とを備えた第１の駆動手段と、
前記データ出力信号の遷移の向きが正に向かう場合には、正に向かい、また、前記データ出力信号の遷移が負に向かう場合には、負に向かうような勾配を示す所定の基準信号を発生するための手段であって、出力と前記データ出力信号の各遷移に応じて前記所定の基準信号をトリガするための入力とを備えた信号発生手段と、
前記信号発生手段の前記出力に接続された第１の入力と、前記第１の駆動手段に結合された第２の入力とを備え、前記データ出力信号が前記第１、第２のデータ信号間の遷移中に、前記所定の基準信号の前記勾配と前記出力パッドにおける前記データ出力信号の前記第１の信号遷移速度とを比較するための比較手段と、
前記比較手段に結合された入力と、前記出力パッドに結合された出力とを備え、前記データ出力信号が前記第１、第２のデータ信号間の遷移中に、前記出力パッドで有する前記第１の信号遷移速度が前記所定の基準信号の前記勾配よりも緩やかな場合、前記所定の基準信号によって決まる速度で前記出力パッドを駆動するための第２の駆動手段と、
を備えたことを特徴とする駆動装置。
【請求項２】
前記信号発生手段は、前記所定の基準信号の前記勾配が前記集積回路のプロセス、電圧範囲及び動作温度範囲の関数になるように、前記所定の基準信号を発生することを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記比較手段が、前記所定の基準信号の前記勾配と前記出力パッドにおける前記データ出力信号が前記第１、第２のデータ信号間を遷移中に有する前記第１の信号遷移速度とが実質的に同じとした場合、前記第１の駆動手段によって前記第１の遷移速度の制御が行われることを特徴とする請求項１に記載の駆動装置。 
【請求項４】
集積回路の出力許可信号に結合され、第１、第２の所定の論理状態レベルでそれぞれ表される第１、第２の論理状態間を所定の遷移速度で遷移するデータ出力信に応答して、該集積回路の出力パッドを駆動するための装置において、
（１） 前記集積回路から前記データ出力信号を受信するための入力と、
前記入力に接続され、かつ第１の駆動装置出力を有し、前記データ出力信号が前記第１の所定の論理状態レベルから前記第２の所定の論理状態レベルに遷移するとき、前記出力パッドに第１の所定のスイッチング信号を与える第１の出力駆動装置と、
前記入力に接続され、かつ第２の駆動装置出力を有し、前記データ出力信号が前記第２の所定の論理状態レベルから前記第１の所定の論理状態レベルにスイッチングするとき、前記出力パッドに第２の所定のスイッチング信号を与える第２の出力駆動装置と、
前記第１、第２の駆動装置出力に接続された入力と前記出力パッドに接続された出力とを有する直列抵抗を備え、前記出力パッドに前記第１、第２の所定のスイッチング信号をそれぞれ伝送するための出力区間と、
を備えた第１の出力駆動回路と、
（２） 前記第１の出力駆動回路から出力許可信号を受信するための入力を備え、前記データ出力信号が正の向きの遷移中に前記出力許可信号により第１の基準信号の発生をトリガして、正の向きの勾配を有する該第１の基準信号を発生するための第１の信号発生器と
前記第２の出力駆動回路から出力許可信号を受信するための入力を備え、前記データ出力信号が負の向きの遷移中に前記出力許可信号により第２の基準信号の発生をトリガして、負の向きの勾配を有する該第２の基準信号を発生するための第２の信号発生器と、
を備えた信号発生回路と、
（３） 前記第１の信号発生器に接続された第１比較器第１入力と、前記直列抵抗の出力に接続された第１比較器第２入力と、第１比較器出力とを有する第１比較器と、
前記第２の信号発生器に接続された第２比較器第１入力と、前記直列抵抗の出力に接続された第２比較器第２入力と、第２比較器出力とを有する第１比較器と、
を備えた比較回路と、
（４） 前記第１比較器出力に接続された入力と、前記出力パッドに接続された出力とを有し、前記第１の基準信号の正の向きの勾配が前記第１の所定のスイッチング信号の遷移よりも速いときは、前記第１の基準信号に基いた遷移速度で前記出力パッドを駆動するための第３の出力駆動装置と、
前記第２比較器出力に接続された入力と、前記出力パッドに接続された出力とを有し、前記第２の基準信号の負の向きの勾配が前記第２の所定のスイッチング信号の遷移よりも速いときは、前記第２の基準信号に基いた遷移速度で前記出力パッドを駆動するための第４の出力駆動装置と、
を備えた第２の出力駆動回路と、
を備えた出力パッド駆動装置。
【請求項５】
前記第１、第２の信号発生器のそれぞれは、前記集積回路のプロセス、電圧範囲及び動作温度範囲で定まるバイアスレベルと適合した前記第１、第２の基準信号を発生することを特徴とする請求項４に記載の出力パッド駆動装置。
【請求項６】
前記比較回路が、前記信号発生回路から発生される前記第１、第２の基準信号のいずれかの前記勾配が前記所定の遷移速度と実質的に同じとした場合、前記第１の出力駆動回路が、前記出力パッドにおける前記データ出力信号のスイッチングを制御することを特徴とする請求項４に記載の出力パッド駆動装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に、集積回路（ＩＣ）の出力パッド駆動回路構成に関するものであり、とりわけ、集積回路用負荷適応パッド・駆動回路のための方法及び装置に関するものである。
【０００２】
【従来の技術】
マイクロプロセッサ及びメモリのようなデジタル論理集積回路（「ダイ」及び「チップ」としても知られる）は、「１」と称する場合もある高論理状態、または、「０」と称する場合もある低論理状態として出力信号を発生する。各論理状態出力信号は、例えば、高については直流５ボルト、低については０ボルトといったように、所定の定常状態の信号レベルである。一般に、ＩＣ出力駆動回路段には、抵抗器を介して、「パッド」と称される選択されたＩＣ出力端末に直列に接続された電界効果トランジスタ（ＦＥＴ）が含まれている。この先行技術は、図１に示されている。出力される論理信号「ＤＡＴＡ」は、ＦＥＴ(P1,N1)のゲートに加えられ、特定のパッドに関する出力許可信号と共に、出力パッドを駆動する。すなわち、それは、データ出力信号レベル間においてパッドをスイッチする出力駆動回路の機能である。この基本出力駆動回路は、１０〜１００オームの出力抵抗を備え、比較的小さい駆動回路ＦＥＴを備えるように設計されている。この場合、この回路は、設計仕様速度またはそれに近い速度で最小負荷キャパシタンスの駆動を行うように設計されている。
【０００３】
トランジスタ・ゲートが何分の１ミクロン単位で測定される集積回路製作テクノロジの現在の技術的水準においては、この作業極めて単純であるように思えるが、組立に用いられるプロセス（例えば、バイポーラ対ＣＭＯＳ、０．５ミクロン対０．３５ミクロン等）、電圧及び電流負荷、静電気放電（ＥＳＤ）サージ、動作温度、負荷キャパシタンス等、工程に影響を与える多くの要因がある。電流の遷移が生じると、チップに、ｄｉ／ｄｔ電磁妨害ノイズ（ＥＭＩ）が発生する。チップには多数のパッドが設けられているので、チップのアース・バスに多量のインダクタンスを生じる可能性がある。多数のパッドにおける信号が同時に状態をスイッチすると、アース・ラインに大きいノイズ・スパイクが発生する。従って、システム・アーキテクチャ設計者は、出力駆動回路の構成時にこうした不測の事態を考慮しなければならない。
【０００４】
例えば、米国特許第５，０３９，８７４号（Ａｎｄｅｒｓｏｎ；本発明と共通の譲受人に譲渡された）では、第２の駆動回路を選択的に追加して、出力パッドにおける信号遷移速度を増すことによって、チップ・パッドにおけるノイズが処理される。米国特許第４，８２５，０９９号（Ｂａｒｔｏｎ）では、可制御スイッチ式電流ミラー回路を用いることによって、電流サージ問題が処理される。ＥＰ  ５９１７５０（ＤＥ４２３３８５０）では、負荷電流ピークの防止が取り扱われており、パッドが、出力トランジスタの第１の出力電圧範囲において電流制御素子として駆動され、第２の電圧範囲において電圧制御素子として駆動されるようになっている。しかし、これらの方法のどれにも、高データ出力信号レベルと低データ出力信号レベルの間における出力パッド信号の遷移中に、出力負荷状態が補助パッド駆動を必要としているか否かを判定することに関して、アクティブ・フィードバックを可能にするものはない。
【０００５】
【発明が解決しようとする課題】
従って、本発明の目的は、チップの特定のパッドに取り付けられた負荷に関係なく、ＩＣ出力パッドにおいてほぼ一定の出力信号遷移速度を発生する負荷適応パッド駆動装置を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によれば、その基本態様において、第１の所定の値を有する第１のデータ信号と第２の所定の値を有する第２のデータ信号の間においてスイッチするデータ出力信号に応答し、負荷が接続された集積回路の出力パッドを駆動するための装置が得られる。該装置には、データ信号を受信するための入力と、パッドにデータ信号を伝送し、パッドにおいて、負荷によって決まるパッドにおける遷移速度で、第１のデータ信号から第２のデータ信号へのスイッチング、及び、第２のデータ信号から第１のデータ信号へのスイッチングが行なわれるようにするための出力を備えた、第１の駆動回路と、データ信号の遷移が正に向かう場合には、正に向かい、また、データ信号の遷移が負に向かう場合には、負に向かうような勾配を示す所定の基準信号を発生するための信号発生器と、信号発生器に接続された第１の入力と、第１の駆動回路に結合された第２の入力を備え、所定の基準信号の勾配とパッドにおけるスイッチング・データ信号の遷移速度を比較するための比較器と、比較器に結合された入力と、パッドに結合された出力を備え、遷移速度が基準信号の勾配よりも緩やかな場合、基準信号によって決まる速度でパッドを駆動するための第２の駆動回路が含まれている。
【０００７】
さらに、本発明には、「１」に相当する第１の論理状態レベルと「０」に相当する第２の論理状態レベルの間でスイッチする集積回路のデータ出力信号に応答して、集積回路出力パッドを駆動するための方法が含まれており、該駆動方法には、データ出力信号と所定の遷移速度を有する所定の基準信号を比較するステップと、前記論理状態レベル間における前記データ出力信号レベルの遷移速度が、前記所定の基準信号の遷移速度以上の場合、前記データ出力信号で前記出力パッドを駆動するステップと、前記論理状態レベル間における前記データ出力信号レベルの遷移速度が、前記所定の基準信号の遷移速度より低い場合、前記所定の基準信号で前記出力パッドを駆動するステップが含まれている。
【０００８】
本発明の利点は、広い範囲の容量負荷に対するパッド・駆動回路として、ほぼ一定した出力速度が得られるということである。
【０００９】
本発明のもう１つの利点は、パッドが定常状態の場合、ＥＭＩ伝導が低減するということである。
【００１０】
本発明のもう１つの利点は、プロセス、電圧、及び、温度変動に関して、出力速度がほぼ補償されるということである。
【００１１】
本発明のさらにもう１つの利点は、パッド電圧が供給限界値、すなわち、チップ・バイアス電圧ＶDD及び大地電位に近いポイントにおいて、出力が抵抗性であり、電流が小さいので、遷移終了時におけるリンギングが減少するということである。
【００１２】
本発明のさらにもう１つの利点は、ｄｉ／ｄｔが他の設計よりも少なく、ＥＭＩが減少するということである。
【００１３】
本発明の他の目的、特徴、及び、利点については、以下の詳細な説明、及び、同様の参照番号が全ての図を通して同様の特徴を表している、添付の図面を検討することによって明らかになるであろう。
【００１４】
【実施例】
次に、発明者が現在のところ最良であるとみなしている本発明の実施態様を示す、本発明の特定の実施例について詳細に言及することにする。適用可能な場合には、代替実施例についても簡単に述べることにする。
【００１５】
図２には、本発明による負荷適応集積回路の出力パッド駆動装置が示されている。チップ上において、いくつかの集積回路出力パッド２０３が特定の負荷に結合されている。負荷は、例えば、１０〜１４０ピコファラッド（ｐＦ）といったある範囲の容量値を備えることが可能である。抵抗ベースの出力駆動回路２０５には、出力抵抗Ｒ1が含まれている（出力駆動回路２０５の詳細については図１を参照されたい、ここで、Ｒ1＝ＲOUT）。各パッドに接続された負荷は変動する可能性があるので、出力駆動回路２０５は、最小の容量負荷のために、最低速度でパッド２０３を駆動するように設計されている。すなわち、ＤＡＴＡ遷移及び出力許可信号(OUTPUT ENABLE)が出力駆動回路２０５に入力されると、出力駆動回路２０５は、その範囲の最小負荷に合わせた設計に基づいてパッド２０３を駆動することになりがちである。負荷のキャパシタンスが大きくなっても、出力駆動回路２０５は、やはり、同じ強さで駆動する、すなわち、各パッドに取り付けられた特定の負荷に従ってそのパッドに適応することはない。本発明の装置２０１には、所定の基準信号を出力して、パッド２０３におけるＤＡＴＡ出力信号の遷移速度（負荷によって左右される）と基準信号の勾配との比較に用いられる基準信号出力を発生する基準勾配信号発生器を設けることによって、必要な適応能力が備わっている。
【００１６】
図２に示す実施例の場合、出力駆動回路２０５の各ＦＥＴのゲートに対する信号は、それぞれ、正に向かう基準勾配信号発生器２０７（Ｐ1ゲートに対する）と、負に向かう基準勾配信号発生器２０９（Ｎ1ゲートに対する）に結合されている。従って、出力許可及びＤＡＴＡ遷移生起時に、勾配信号発生器２０７、２０９の一方が、開始信号を受信する。すなわち、パッド２０３が低出力状態から高出力状態に遷移することになる場合には、正に向かう基準勾配信号発生器２０７が開始信号を受信すると、トリガされ、パッド２０３が高出力状態から低出力状態に遷移することになる場合には、負に向かう基準勾配信号発生器２０９が開始信号を受信することになる。パッド２０３における出力は、各勾配信号発生器２０７、２０９にプロセス、電圧及び温度（ＰＶＴ）バイアス信号が供給されると、ほぼ正規化できることが明らかになっている。ＰＶＴバイアス入力の目的は、発生する基準勾配信号が、そのチップについて企図されたプロセス及び電圧に関係なく、環境動作温度変化に関して、同じ勾配、すなわち、遷移「速度」になるようにすることにある。すなわち、ＰＶＴバイアスは、信号発生器が、製作プロセス、用いられる電圧レベル、及び、動作温度に関係なく平坦な応答を生じるようにあらかじめ決定される。当該技術の熟練者には明らかなように、ＰＶＴバイアスを発生するための可能性のある実施案が数多く存在するが、ＰＶＴバイアスで一定の電流を発生させ、ゲート・キャパシタンスのかなり大きい放電を生じさせることによって、基準勾配信号を発生させる提案がなされている。従って、基準勾配信号によって、電源電圧の一方のＶｄｄまたは大地電位から開始し、開始信号から所定の時間が経つと、他の電源電圧で終了する標準勾配電圧が発生する。
【００１７】
出力ＰＡＤ２０３信号及び適正に選択された勾配信号発生器２０７または２０９の出力は、それぞれ、比較器２１１（発生器２０７用）、２１３（発生器２０９用）に送られる。すなわち、低から高への遷移の場合、比較器２１１が、正に向かう勾配信号発生器２０７からの基準勾配信号とＰＡＤ（２０３）に生じる信号遷移を比較し、高から低への遷移の場合、比較器２１３が、負に向かう勾配信号発生器２０９からの基準勾配信号とＰＡＤに生じる信号遷移を比較する。
【００１８】
両比較器は、パッド２０３に接続された補助出力駆動回路に連結される。比較器２１１の出力は、ＦＥＴ  Ｐ2のゲートに送られる。ＦＥＴ  Ｐ2のソースは、回路バイアス電圧ＶDDに接続され、ＦＥＴ  Ｐ2のドレインは、パッド２０３の入力に接続される。比較器２１３の出力は、ＦＥＴ Ｎ2のゲートに送られる。ＦＥＴ  Ｎ2のソースは、回路アースに接続され、ＦＥＴ  Ｎ2のドレインは、パッド２０３の入力に接続される。ＦＥＴ  Ｐ2及びＮ2は、出力駆動回路２０５のＦＥＴ  Ｐ1及びＮ1（図１も参照されたい）に比べると、例えば、相対的に３〜１０倍は大きい。従って、ＦＥＴ  Ｐ2及びＮ2は、かなり大きく、従って、オンにするのにより多くの入力を必要とするので、パッド２０３が、抵抗器Ｒ1を介した引き上げを行い、比較器２１１、２１３によって決まる信号発生器２０７、２０９の信号出力と同じ速度で、デジタル出力レベル間の遷移を行っている場合、ＦＥＴ  Ｐ2 またはＮ2はオンにならない。
【００１９】
負荷キャパシタンスが、出力駆動回路２０５について企図されている最小値より大きくなると、すなわち、出力駆動回路２０５がパッド遷移を十分に速く（すなわち最小設計負荷による程度の速さで）生じさせると、比較器２１１、２１３は、それぞれのＦＥＴ Ｐ2、Ｎ2を駆動して、パッド２０３の遷移勾配が、それぞれ、適用可能な勾配発生器２０７、２０９によって発生した基準勾配信号の勾配と確実に整合するようにする。比較器２１１、２１３は、ソース及び基板が比較すべき２つの信号のうち最も大きい正の信号に結合されるＰタイプ・トランジスタとすることが可能である。これによって、パッド電圧が基準勾配に遅れると、比較器トランジスタをオンにすることが可能なり、これを増幅することによって、適合するＦＥＴ Ｐ2 またはＮ2を駆動することが可能になる。比較器２１１、２１３の設計によれば、パッド２０３の電圧が供給限界（ＶDDまたは大地電位）から１ボルトの差に近づくポイントで、出力が、大きいＦＥＴ Ｐ2またはＮ2をオフにし始め、供給限界から約０．６ボルトのポイントで、大きいＦＥＴが完全にオフになり、供給限界までの残りについては、パッド電圧の引き上げを出力駆動回路２０５に任せることになる。負荷と整合するようにパッドの遷移速度を適応させるだけでなく、この特徴によって、パッド２０３のスイッチングに必要な電流が、パッドがゼロ・ボルトになる前に、ごく小さい値に達することが可能になるので、遷移終了時のリンギングが大幅に減少する。
【００２０】
当該技術の熟練者には明らかなように、前述した本発明は、さまざまな回路設計によって実施可能である。図２に示す実施例は、Ｐ／Ｎタイプの論理回路をなすように設計されているが、図３Aと図３Bに示す代替実施例は、Ｎタイプ論理回路をなすように設計されている。両図における配線３０１、３０２、３０３及び３０４は互いに同じ配線を示す。
【００２１】
以下において、時間の単位nsを省略している。図４Ａには、比較するのに適した速度でパッドにおける低から高への遷移（ｔ＝５０．０）及び高から低への遷移（ｔ＝１００．０）を生じさせる典型的な出力駆動回路（例えば、図１）が示されているが、ここで、波形１、２、及び、３は、それぞれ、２０ｐＦ、７５ｐＦ、及び、１５０ｐＦの負荷に関するパッドにおける信号の遷移波形であり、波形４は、パッドにおけるＤＡＴＡ出力信号の遷移波形である。図４Ｂにはアース電流が示されている。図４Ｃ及び４Ｄには、本発明による出力波形が示されている。
【００２２】
図４Ａの場合、ＤＡＴＡ信号４が低から高に向かうｔ＝５０における異なる負荷に関して、パッド電圧（V(V))１、２、３の遷移が遅れること、及び、パッドにおける遷移が各負荷キャパシタンスの増大より遅く、パッド３の容量負荷が最大であることに留意されたい。ＤＡＴＡ信号４が高から低に向かうｔ＝１００において、増大する各負荷毎に遅れの相違が生じるだけでなく、パッドが供給限界に達すると、もっと小さい容量負荷にかなりのリンギングも生じることになる。図４Ｂでは、極めて急峻な電流（i)の遷移ｄｉ／ｄｔがｔ＝１００＋（矢印４００参照）において生じることに留意されたい。この急激な電流変化が電磁妨害（ＥＭＩ）の原因である。
【００２３】
次に、本発明に関する図４Ｃ及び４Ｄの比較を行うことにする。図４Ａにおいて、典型的な出力駆動回路が、低から高へ３つの異なる上昇時間を示したが、図４Ｃに示すところでは、各パッドは、約ｔ＝６０．０において、すなわち、ＤＡＴＡ信号のスイッチングに約１０ナノ秒遅れて高に達する。同様に、高から低への遷移の場合、図４Aには負荷によって決まる、各パッド毎に異なる降下時間が示されている。本発明の場合には、ｔ＝１００＋においてリンギングが生じないが、先行技術による駆動回路では整定がかなり困難であることを示している点にも留意すべきである。
【００２４】
さらに、アース電流の波形を比較すると、先行技術による装置が、望ましくないＥＭＩを生じることになる、ゼロから３００ミリアンペアのピークへの急激なｄｉ／ｄｔを示すところで（図４Ｂのｔ＝１００．１〜１００．２５）、本発明の場合は、より長い時間をかけて（図４Ｄのｔ＝１００．１〜１００．７）変化する勾配を示し、ピークは２１７ミリアンペアにしかならない。
【００２５】
従って、特定のチップの出力パッドにおける負荷変動を補償するだけでなく、遷移時点におけるパッド信号のＥＭＩ及び誘導跳ね返りも低減する、負荷適応パッド駆動回路が立証されたことになる。本発明の望ましい実施例に関する以上の説明は、例示及び解説を目的として示されたものである。網羅的であろうとか、あるいは、開示の形態そのままに本発明を限定しようとかする意図はない。当該技術に従事する熟練者には多くの修正及び変更が明らかであることは明白である。同様に、解説した任意のプロセスのステップを他のステップに置き換えることによって、同じ結果を得ることも可能である。該実施例は、本発明の原理及びその最良の態様による実際の応用例を最も明確に説明し、これによって、当該技術の他の熟練者が本発明を理解し、企図される特定の用途に適した、さまざま実施例を考案し、さまざまな修正を加えることができるようにするために、選択され、解説された。本発明の範囲は、付属の請求項及びその同等物によって規定されるものとする。以下に、実施態様のいくつかを例示して発明の理解の助けとする。
【００２６】
（実施態様１）
第１の所定の値を有する第１のデータ信号と第２の所定の値を有する第２のデータ信号の間でスイッチするデータ出力信号（ＤＡＴＡ）に応答して、負荷が接続されている集積回路出力パッド（２０３）を駆動するための装置において、
前記第１、第２のデータ信号を受信するために接続された入力と、前記パッド（２０３）に前記第１、第２のデータ信号を伝送し、前記パッド（２０３）において、前記負荷によって決まる前記パッド（２０３）における遷移速度で、前記第１のデータ信号から前記第２のデータ信号へのスイッチング、及び、前記第２のデータ信号から前記第１のデータ信号へのスイッチングが行なわれるようにするための出力を備えた第１の駆動手段（２０５）と、
前記第１のデータ信号第２データ信号への遷移の向きが正に向かう場合には、正に向かい、また、前記データ信号の遷移が負に向かう場合には、負に向かうような勾配を示す所定の基準信号を発生するための信号発生手段（２０７、２０９）と、
前記信号発生手段（２０７、２０９）に接続された第１の入力と、前記第１の駆動手段（２０５）に結合された第２の入力を備え、前記所定の基準信号の前記勾配と前記パッド（２０３）におけるスイッチング・データ信号の前記遷移速度を比較するための比較手段（２１１、２１３）と、
前記比較手段（２１１、２１３）に結合された入力と、前記パッド（２０３）に結合された出力とを備え、前記遷移速度が前記基準信号の前記勾配よりも緩やかな場合、前記基準信号によって決まる速度に該遷移速度を近づけるため前記パッド（２０３）を駆動するための第２の駆動手段（Ｐ２、Ｎ２）と、
を備えたことを特徴とする駆動装置。
【００２７】
（実施態様２）
前記信号発生手段（２０７、２０９）は、前記勾配が前記集積回路のプロセス、電圧範囲及び動作温度範囲の関数になるように、前記所定の基準信号を発生することを特徴とする実施態様１に記載の駆動装置（２０１）。
（実施態様３）
さらに、前記パッド（２０３）における前記データ信号が、それぞれ、前記第１の所定の値と前記第２の所定の値の所定の公差内に含まれる場合、前記第１の駆動手段（２０５）によって前記遷移速度の制御が行われることを特徴とする実施態様１に記載の駆動装置（２０１）。
【００２８】
（実施態様４）
「１」に相当する第１の論理状態レベルと「０」に相当する第２の論理状態レベルの間でスイッチする集積回路のデータ出力信号（ＤＡＴＡ）に応答して、集積回路出力パッド（２０３）を駆動するための方法において、
データ出力信号（２０５、Ｒ１）と所定の遷移速度を有する所定の基準信号（２０７、２０９）を比較するステップと、
前記論理状態レベル間における前記データ出力信号レベルの遷移速度が、前記所定の基準信号の遷移速度以上の場合、前記データ出力信号で前記出力パッド（２０３）を駆動するステップと、
前記論理状態レベル間における前記データ出力信号レベルの遷移速度が、前記所定の基準信号の遷移速度より低い場合、前記所定の基準信号で前記出力パッド（２０３）を駆動するステップとを特徴とする駆動方法。
【図面の簡単な説明】
【図１】集積回路に関する典型的な従来技術による駆動回路の回路図である。
【図２】本発明の一実施例の駆動装置の概略回路図である。
【図３Ａ】本発明の代替実施例の前半に関する概略回路図である。
【図３Ｂ】本発明の代替実施例に後半に関する概略回路図である。
【図４Ａ】図１に示す駆動回路、３つの異なる容量負荷に関するパッド電圧遷移を示す波形図である。
【図４Ｂ】図４Ａに示す遷移に対応するアース電流の波形図である。
【図４Ｃ】図３に示す本発明の駆動回路の場合のパッド電圧遷移を示す波形図である。
【図４Ｄ】図４Ｃに示す遷移に対応するアース電流の波形図である。
【符号の説明】
２０１  出力パッド駆動装置（駆動回路）
２０３  出力パッド
２０５  出力駆動回路
２０７  基準勾配信号発生器
２０９  基準勾配信号発生器
２１１  比較器
２１３  比較器
【図１】
0003709006.tif 000002
【図２】
0003709006.tif 000003
【図３Ａ】
0003709006.tif 000004
【図３Ｂ】
0003709006.tif 000005
【図４Ａ】
0003709006.tif 000006
【図４Ｂ】
0003709006.tif 000007
【図４Ｃ】
0003709006.tif 000008
【図４Ｄ】
0003709006.tif 000009