(57)【特許請求の範囲】
【請求項１】
基板上に絵素電極がマトリクス状に形成され、該絵素電極の周辺部を通って、複数の走査配線および複数の信号配線が形成され、両配線の交差位置近傍に、絵素電極を駆動する薄膜トランジスタが形成されたアクティブマトリクス基板において、
前記薄膜トランジスタを被覆する絶縁層上には、前記走査配線を覆うと共に、少なくとも前記薄膜トランジスタのチャネル領域を覆って形成された第１の金属膜が形成され、
前記絵素電極と前記薄膜トランジスタのドレイン領域との間を接続する第２の金属膜が、前記第１の金属膜とは分離した状態で、前記絶縁層上に貫通形成され、
前記第１の金属膜は、前記薄膜トランジスタのドレイン領域とは独立して電圧が印加されるように構成されていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１において、
前記第２の金属膜は、前記絵素電極とは異なる材料であって前記第１の金属膜と同じ材料の金属により構成されていることを特徴とするアクティブマトリクス基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置等に用いられるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
従来、液晶表示装置として、高いコントラストを有し、絵素数が制約されないなどの利点があるアクティブマトリクス型表示装置が用いられている。このアクティブマトリクス型表示装置に用いられるアクティブマトリクス基板においては、絶縁性基板上にマトリクス状に配した絵素電極が、薄膜トランジスタ（ＴＦＴ）などのアクティブ素子を用いて独立駆動される。
【０００３】
図５に、ＴＦＴをアクティブ素子として用いたアクティブマトリクス基板の一例を示す。このアクティブマトリクス基板は、基板１１上に、複数のゲートバスライン１と複数のソースバスライン２とが設けられている。各ゲートバスライン１と各ソースバスライン２との交差位置近傍には、両ラインに接続されてＴＦＴ２６が設けられている。ＴＦＴ２６には、絵素電極が接続されており、この絵素電極と対向電極との間に液晶が封入されて絵素５７が形成されている。ＴＦＴ２６は、ゲート駆動回路５４からゲートバスライン１を通じて送られるゲート信号により制御されている。そして、ソース駆動回路５２からソースバスライン２を通じて送られる映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオフ状態の間、絵素５７に保持される。さらに、絵素５７と並列に付加容量用配線８に接続された付加容量２７が形成されており、上記映像信号の保持性が向上されている。
【０００４】
このアクティブマトリクス基板は、具体的には例えば図６のようになっている。このアクティブマトリクス基板において、ＴＦＴ２６は絶縁性基板１１上に形成された半導体層３０を有している。この半導体層３０の上に、ゲート絶縁膜１３が形成され、さらにゲート絶縁膜１３の上にゲートバスラインから分岐されたゲート電極３が形成されている。その状態の基板のほぼ全面に、第１の層間絶縁膜１４が形成されている。
【０００５】
この第１の層間絶縁膜１４とゲート絶縁膜１３とを貫通してコンタクトホール７ａ、７ｂが開口されている。第１の層間絶縁膜１４の上には、ソースバスラインから分岐されたソース電極９およびドレイン電極１０が形成されており、コンタクトホール７ａ、７ｂを通じて半導体層３０に接続されている。
【０００６】
さらに基板のほぼ全面に、第２の層間絶縁膜１７が形成され、この第２の層間絶縁膜１７には、コンタクトホール７ｃが開口されている。コンタクトホール７ｃを充填するように金属膜２５が形成され、第２の層間絶縁膜１７の上には、金属膜２５と接続して絵素電極４が形成されている。この金属膜２５（図中、網掛け部分）が形成されていることにより、オーミックコンタクトをとることができる。
【０００７】
また、ゲート絶縁膜１３の上には、ゲートバスライン１と平行に付加容量用配線８から分岐された付加容量用電極６が設けられ、付加容量が形成されている。
【０００８】
このアクティブマトリクス基板において、ＴＦＴ２６はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造とされている。この構造においては、多結晶シリコンからなる半導体層３０は、５つの領域を有しており、チャネル部１２とソース領域およびドレイン領域となる高濃度不純物領域２４との間に、高濃度不純物領域に比べて不純物濃度が低い中濃度不純物領域２３が１．５〜２μｍの幅で形成されている。この中濃度不純物領域２３においては、高濃度不純物領域２４に比べて抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させることができる。また、デュアルゲート構造のＴＦＴに比べて、ＴＦＴの面積を小さくできるため、液晶表示装置の開口率を大きくできる。よって、液晶表示装置を小型化高精細化することができる。
【０００９】
【発明が解決しようとする課題】
しかし、上記のようなアクティブマトリクス基板では、液晶表示装置に用いられた場合、光の照射により半導体層３０のチャネル部２２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶表示装置の表示コントラストが低くなる虞れがある。光の照射を防ぐために、この基板の対向基板上に遮光膜を形成することもできるが、その場合は液晶表示装置の開口率が低くなる虞れがある。
【００１０】
本発明は、上記の問題点を解決するものであり、その目的は、ＴＦＴのオフ電流の増加を防止でき、開口率が大きい液晶表示装置を実現できるアクティブマトリクス基板を提供することである。
【００１１】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、基板上に絵素電極がマトリクス状に形成され、該絵素電極の周辺部を通って、複数の走査配線および複数の信号配線が形成され、両配線の交差位置近傍に、絵素電極を駆動する薄膜トランジスタが形成されたアクティブマトリクス基板において、前記薄膜トランジスタを被覆する絶縁層上には、前記走査配線を覆うと共に、少なくとも前記薄膜トランジスタのチャネル領域を覆って形成された第１の金属膜が形成され、前記絵素電極と前記薄膜トランジスタのドレイン領域との間を接続する第２の金属膜が、前記第１の金属膜とは分離した状態で、前記絶縁層上に貫通形成され、前記第１の金属膜は、前記薄膜トランジスタのドレイン領域とは独立して電圧が印加されるように構成されていることを特徴としており、そのことにより上記目的が達成される。
【００１２】
また、前記第２の金属膜は、前記絵素電極とは異なる材料であって前記第１の金属膜と同じ材料の金属により構成されていてもよい。
【００１３】
以下、本発明の作用について説明する。
【００１４】
本発明では、遮光膜で走査配線を覆うことにより、走査配線からの電界を遮蔽し、その電界による表示品位低下の問題を防止することが出来る。
【００１５】
さらに、第１の金属膜に独立して電圧を印加することにより、薄膜トランジスタのオン電流を増加させ、オフ電流を減少させることができる。
【００１６】
また、絵素電極と薄膜トランジスタとの間の接続不良を防止することが出来る。
【００１７】
また、この基板を液晶表示装置に用いた場合、この金属膜が形成されている部分には、この基板の対向基板に遮光膜を形成する必要がなくなるので、液晶表示装置の開口率を大きくすることができる。
【００１８】
更に、走査配線、信号配線、絵素電極を、絶縁層によって、それぞれ別々の層に形成すれば、絵素電極と走査配線、信号配線とがショートする恐れがなく、絵素電極を走査配線や信号配線とオーバーラップさせて形成することができるので、液晶表示装置の開口率をさらに大きくすることができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２０】
（実施形態１）
図１は、本発明の一実施形態であるアクティブマトリクス基板を示す平面図であり、図２は、図１のＡ−Ａ´線による断面図である。このアクティブマトリクス基板は、絶縁性基板１１上に、ゲートバスライン１とソースバスライン２とが縦横に形成され、両ラインで囲まれた領域に絵素電極４が形成されている。また、この絵素電極４を駆動するためにＴＦＴが接続されている。
【００２１】
このアクティブマトリクス基板において、ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶縁性基板１１上に形成された半導体層３０を有している。この半導体層３０を覆うようにして、基板のほぼ全面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁膜１３の上にゲートバスライン１から分枝されたゲート電極３が形成されている。その状態の基板のほぼ全面に第１の層間絶縁膜１４が形成されている。
【００２２】
この第１の層間絶縁膜１４とゲート絶縁膜１３とを貫通してコンタクトホール７ａ、７ｂが開口されている。第１の層間絶縁膜１４の上には、ソースバスライン２から分岐されたソース電極９およびドレイン電極１０が形成されており、コンタクトホール７ａ、７ｂを通じて半導体層３０に接続されている。
【００２３】
第１の層間絶縁膜１４の上には、第２の層間絶縁膜１７がさらに形成され、この第２の層間絶縁膜１７には、コンタクトホール７ｃが開口されている。コンタクトホール７ｃを充填するように金属膜２５（図中、網掛け部分）が形成され、第２の層間絶縁膜１７の上にも金属膜１５（図中、網掛け部分）が形成されている。さらに金属膜２５に接続して、絵素電極４が形成されている。金属膜１５は、図２に示すように、半導体層３０のチャネル部１２と中濃度不純物領域を覆っており、独立した電圧がかけられるようになっている。
【００２４】
また、ゲート絶縁膜１３の上には、ゲートバスライン１と平行に付加容量用配線８から分岐された付加容量用電極６が設けられ、付加容量が形成されている。
【００２５】
このアクティブマトリクス基板は、以下のようにして作製される。
【００２６】
まず、絶縁性基板１１上に、厚さ４０〜８０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶＤ法により形成する。次に、ＳｉＯ2またはＳｉＮXからなる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッタリングにより積層し、これをパターニングしてゲート絶縁膜１３を形成する。このゲート絶縁膜１３は、上記多結晶シリコン膜を熱により酸化して形成したものとしてもよい。
【００２７】
その上に、リンをドープした多結晶シリコンからなる層をＣＶＤもしくはスパッタリング法により、厚さ４５０ｎｍに積層し、パターニングしてゲートバスライン１、ゲート電極３および付加容量用配線６を形成する。次に、フォトリソグラフィーにより半導体層３０以外の領域にレジストパターンを形成し、このレジストパターンとゲート電極３をマスクとして、半導体層３０に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で注入した。さらに、半導体層３０において、ゲート電極３から１．５〜２μｍ離れた領域にレジストの抜きパターンを形成し、リンを３０ｋｅｖ、１×１０15ｃｍ-2の条件で注入した。このことにより、半導体層３０にチャネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領域２３、ソース領域およびドレイン領域となる高濃度不純物領域２４が形成される。
【００２８】
次に、基板の全面に、ＣＶＤ法により、ＳｉＯ2からなる第１の層間絶縁膜１４を厚さ約３００ｎｍ〜１０００ｎｍに形成して、ウェットエッチングまたはドライエッチングにより、コンタクトホール７ａ、７ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、ＣＶＤにより厚み約６００ｎｍのソースバスライン２、ソース電極９およびドレイン電極１０を形成する。ソース電極９およびドレイン電極１０は、それぞれ、コンタクトホール７ａおよび７ｂを充填するように形成される。
【００２９】
さらに、基板の全面に、ＣＶＤ法により、ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２の層間絶縁膜１７を形成し、ウェットエッチングまたはドライエッチングによりコンタクトホール７ｃを設ける。そして、ＴｉＷやＷＳｉなどからなる金属膜２５および１５をスパッタリングにより約１２０〜１５０ｎｍの厚みにデポし、その後ドライエッチングによりパターン形成した。これにより、コンタクトホールに充填された金属膜２５と、半導体層３０のチャネル部１２を覆い、中濃度不純物領域と幅方向に対して１μｍ重なる金属膜１５とが同時に形成される。金属膜２５および１５は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよく、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１５の厚みは、材料により異なるが、光の透過を防止できる厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みがあれば、ほぼ遮光できる。好ましくは、１００オングストローム〜数１０００オングストロームである。
【００３０】
次に、スパッタリング法によりＩＴＯからなる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成してアクティブマトリクス基板とする。ＩＴＯのエッチング時において、金属膜２５がダメージを受ける場合には、金属膜２５上にオーバーラップさせてＩＴＯパターンを形成しておけばよい。
【００３１】
（参考例）
図３は、参考例であるアクティブマトリクス基板を示す平面図であり、図４は、図３のＡ−Ａ´線による断面図である。このアクティブマトリクス基板は、金属膜１６（図中、斜線部分）が、実施形態１の金属膜２５および１５の代わりに形成されており、図３に示すように、半導体層３０のチャネル部１２、中濃度不純物領域２３および高濃度不純物領域２４は完全に覆われている。この金属膜１６は、図３に示すように、絵素電極４のエッジとなる部分に接している。作製方法としては、実施形態１と同様に行うことができる。
【００３２】
このように、上述した本発明の実施形態１および参考例においては、絵素電極と薄膜トランジスタのドレイン領域とを接続する金属により遮光膜が形成されていることから、新たな工程を付加することなく遮光膜を形成することが可能となっている。
【００３３】
以下に、このようにして作製された実施形態１および参考例のアクティブマトリクス基板について、ＴＦＴの特性試験を行った結果を示す。図７は、実施形態１および参考例のアクティブマトリクス基板の電流−電圧特性を示す図である。ここで、横軸はゲート電圧、縦軸はドレイン電流とし、ソース・ドレイン間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流値である。尚、表１においては、比較例として、図５に示すような、金属膜がＴＦＴ部分に設けられていない従来のアクティブマトリクス基板を併せて示す。
【００３４】
【表１】
0003633874.tif 000002
【００３５】
上記の図７および表１から理解されるように、実施形態１および２のアクティブマトリクス基板においては、光照射時のＴＦＴのオフ電流を減少させることができた。さらに、金属膜１５に電圧を印加することにより、ＴＦＴのオン電流を増加させ、オフ電流を減少させることができる。
【００３６】
また、参考例においては、絵素電極４のエッジとなる部分に接して、金属膜１６が形成されており、絵素電極４と同じ電位になっている。よって、液晶表示装置に用いられた場合には、該エッジにおける液晶分子の配向乱れを抑制することもできる。
【００３７】
【発明の効果】
以上のように、本発明によれば、遮光膜で走査配線を覆うことにより、走査配線からの電界を遮蔽し、その電界による表示品位低下の問題を防止することが出来る。
【００３８】
また、ＴＦＴのチャネル部が充分遮光されているので、光が照射された時にチャネル部の特性が変化してオフ電流が増加されることがない。さらに、第１の金属膜に独立して電圧を印加することにより、薄膜トランジスタのオン電流を増加させ、オフ電流を減少させることができる。
【００３９】
また、液晶表示装置に用いられた場合に、金属膜が形成されている部分には、この基板の対向基板上に、別の遮光膜を形成する必要がないので、液晶表示装置の開口率を大きくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のアクティブマトリクス基板の平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】本発明の参考例のアクティブマトリクス基板の平面図である。
【図４】図３のＡ−Ａ’線による断面図である。
【図５】一般的なアクティブマトリクス基板の模式図である。
【図６】従来のアクティブマトリクス基板の断面図である。
【図７】ＴＦＴの特性試験を行った結果を示す図である。
【符号の説明】
３      ゲート電極
４      絵素電極
６      付加容量用電極
７ａ    コンタクトホール
７ｂ    コンタクトホール
７ｃ    コンタクトホール
９      ソース電極
１０    ドレイン電極
１２    チャネル部
１３    ゲート絶縁膜
１４    第１の層間絶縁膜
１５    金属膜
１６    金属膜
１７    第２の層間絶縁膜
２３    中濃度不純物領域
２４    高濃度不純物領域
２５    金属膜
３０    半導体層
【図１】
0003633874.tif 000003
【図２】
0003633874.tif 000004
【図３】
0003633874.tif 000005
【図４】
0003633874.tif 000006
【図５】
0003633874.tif 000007
【図６】
0003633874.tif 000008
【図７】
0003633874.tif 000009