(57)【特許請求の範囲】
【請求項１】
その入力端子に入力信号を受ける増幅器と、
上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な第１の位相余裕が６０度に所定値を加えて得られる第１の値とされる第１の帰還経路と、
上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な第２の位相余裕が６０度から上記所定値を減じて得られる第２の値又はその近似値とされる第２の帰還経路とを含む帰還増幅回路を具備することを特徴とする光伝送装置。
【請求項２】
請求項１において、
上記増幅器は、そのベースに上記入力信号を受ける第１のトランジスタと、この第１のトランジスタのコレクタ側に設けられる負荷抵抗とを含み、
上記第１の帰還経路は、上記第１のトランジスタのコレクタ及びベース間に設けられる第１の帰還抵抗を含み、
上記第２の帰還経路は、そのベースが上記第１のトランジスタのコレクタに結合される第２のトランジスタを含むエミッタフォロア回路と、このエミッタフォロア回路の出力端子と上記第１のトランジスタのベースとの間に設けられる第２の帰還抵抗とを含むものであることを特徴とする光伝送装置。
【請求項３】
請求項２において、
上記第１の帰還経路の上記第１の位相余裕は、上記第１の帰還経路のループ利得が１となるときに上記第１の値にセットされ、
上記第２の帰還経路の上記第２の位相余裕は、上記第２の帰還経路のループ利得が１となるときに上記第２の値にセットされることを特徴とする光伝送装置。
【請求項４】
請求項１乃至３のいずれか１項において、
上記帰還増幅回路は、差動形態とされる一対の上記第１のトランジスタと、これらの第１のトランジスタに対応して設けられる一対の上記第１及び第２の帰還経路とを含む差動型帰還増幅回路であることを特徴とする光伝送装置。
【請求項５】
請求項４において、
上記帰還増幅回路は、第１の電源電圧と上記一対の第１のトランジスタのベースとの間にそれぞれ設けられ電流信号たる上記入力信号の直流成分を流すための一対のバイパス抵抗を含むものであることを特徴とする光伝送装置。
【請求項６】
請求項４又は請求項５において、
上記帰還増幅回路は、上記一対の第１のトランジスタを基本素子とするトランスインピーダンス型増幅回路と、このトランスインピーダンス型の下段に設けられる利得調整回路と、この利得調整回路の下段に設けられるトランスアドミッタンス型増幅回路とを含むものであることを特徴とする光伝送装置。
【請求項７】
請求項１において、
上記第１の帰還経路の上記第１の位相余裕は、上記第１の帰還経路のループ利得が１となるときに上記第１の値にセットされ、
上記第２の帰還経路の上記第２の位相余裕は、上記第２の帰還経路のループ利得が１となるときに上記第２の値にセットされることを特徴とする光伝送装置。
【請求項８】
請求項１において、
光信号を受信し、該光信号を電流信号に変換するホトダイオードと、
上記電流信号を電圧信号に変換し、該電圧信号を上記入力信号として上記増幅器の入力端子に与えるプリアンプと、
上記増幅器の上記出力端子からの出力信号を受信し、該出力信号からクロック信号を抽出するクロック抽出回路と、
上記増幅器からの出力信号を受信し、上記クロック抽出回路によって生成された上記クロック信号の所定のレベルに同期して上記増幅器の出力信号のレベルを決定し、データを与える識別回路と、
上記増幅器からの上記出力信号を受信し、上記出力信号の振幅を検出し、上記増幅器からの上記出力信号の上記振幅が所定の振幅となるように上記増幅器の制御信号を生成する利得制御回路とを更に具備して成ることを特徴とする光伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光伝送装置に関し、ディジタル光信号を電気信号に変換する広帯域光受信装置又は光受信モジュールならびにその周波数特性の改善に利用して特に有効な技術に関する。
【０００２】
【従来の技術】
数ＧＨｚ（ギガヘルツ）を越えるディジタル光信号を電気信号に変換する光伝送装置として広帯域光受信装置又は光受信モジュールの開発が、進められている。これらの広帯域光受信装置又は光受信モジュールに必要とされる特性は、光信号の周波数が直流に近い周波数から伝送ビットレートに近い周波数までの周波数成分を有する広帯域信号であるため、それに使用される各種半導体集積回路自体ないし各種増幅回路自体の周波数特性を広帯域化することが、重要となってくることが分かった。
【０００３】
バイポーラトランジスタ（以下、単にトランジスタと略称する）を基本素子とし、数ＧＨｚ（ギガヘルツ）台の高周波信号に対応しうる広帯域の帰還増幅回路が、例えば、１９８９年１２月付『ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｖｏｌ．２４，Ｎｏ．６』第１７４４頁〜第１７４８頁に記載されている。
【０００４】
上記帰還増幅回路は、図７に例示されるように、トランスアドミッタンス型増幅回路とトランスインピーダンス型増幅回路とを備える。上記トランスアドミッタンス型増幅回路は、電圧信号とされる反転入力信号ＶＩｎＢ及び非反転入力信号ＶＩｎＴをそれぞれ受けるベースを有する一対の差動形態のトランジスタＴ４１及びＴ４２を含む。同様に、トランスインピーダンス型増幅回路は、トランジスタＴ４１及びＴ４２のコレクタにそれぞれ結合されるベースを有する一対の差動形態のトランジスタＴ１１及びＴ１２を含む。トランジスタＴ１１及びＴ１２のコレクタ及びベース間には、帰還抵抗ＲＦ１１又はＲＦ１２がそれぞれ設けられる。また、トランジスタＴ１１及びＴ１２のコレクタ電位は、それぞれ、トランジスタＴ５及びＴ６あるいはＴ７及びＴ８を含む２段構造のエミッタフォロア回路を経た後、帰還増幅回路の電圧信号たる反転出力信号ＯｕｔＢ又は非反転出力信号ＯｕｔＴとなる。トランジスタＴ４１及びＴ４２のエミッタ間には、エミッタ抵抗Ｒ４１及びＲ４２と実質に並列形態に、いわゆるピーキング容量Ｃ１が設けられる。これによって、帰還増幅回路の高周波域における帯域幅の拡大が図られる。
【０００５】
一方、図７の帰還増幅回路では、帯域劣化を起こしやすいトランスインピーダンス型増幅回路の周波数特性が、帰還増幅回路全体の周波数特性に強い影響を与える。また、このトランスインピーダンス型増幅回路において、帰還抵抗ＲＦ１１及びＲＦ１２は、図８に示されるように、トランジスタＴ１１又はＴ１２からなるオープンループ型増幅器Ａに対して、その帰還利得をβ０とし位相遅延をφ０とする単一の帰還ループ（帰還経路）を構成する。さらに、培風館発行、Ｐ．Ｒ．グレイ及びＲ．Ｇ．メイヤー共著、永田譲監訳『アナログ集積回路設計技術』の第１１７頁等によれば、帰還増幅回路は、そのループ利得が１となる点での位相余裕つまり１８０度から帰還ループの位相遅延φ０を減じた値が６０度とされるとき、最も平坦かつ広帯域な周波数特性を有するものとされる。
【０００６】
【発明が解決しようとする課題】
本願発明者等は、この発明に先立って、広帯域の光受信モジュールを開発するため、上記のような帰還増幅回路を基本構成とするＡＧＣ増幅回路の検討ないしそのモノリシックＬＳＩ（半導体集積回路装置）化の検討を行い、次の問題点に直面した。すなわち、図７の帰還増幅回路では、帰還増幅回路の帯域幅を拡大するためピーキング容量Ｃ１が設けられる。このピーキング容量Ｃ１を半導体基板上で実現するためには比較的大きなレイアウト面積が必要となり、これによってモノリシックＬＳＩのチップサイズが大きくなり、その低コスト化が阻害される。また、ピーキング容量Ｃ１自体に無視できない対基板容量や直列抵抗等の寄生成分が存在し、充分な周波数特性を得ることが困難であるこのとがわかった。さらに、このピーキング容量Ｃ１がエミッタ抵抗Ｒ４１及びＲ４２に並列結合されることで、ピーキング周波数近傍で信号の過剰な位相回転等が起こることも分かった。さらに、これに対処するため、トランスインピーダンス型増幅回路のループ利得が１となる点での位相余裕を６０度に設計しようとしても、単一の帰還ループを有する帰還増幅回路ではこれも難しく、帰還増幅回路に所望の周波数特性を持たせるまでに至らない。
【０００７】
この発明の目的は、広帯域な周波数特性を有する光伝送装置を提供することにある。この発明の他の目的は、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を含む光受信モジュールないし光受信装置を提供することにある。この発明のさらに他の目的は、低コスト化を図ることが可能な光受信モジュールないし光受信装置にある。この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、本発明にかかる光伝送装置に採用されるＡＧＣ増幅回路等の帰還増幅回路は、その入力端子に入力信号を受ける増幅器と、上記増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が６０度に所定値を加えた値とされる第１の帰還経路と、第１の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が６０度から上記所定値を減じた値又はその近似値とされる第２の帰還経路と、を基本に構成される。
【０００９】
上記した手段によれば、ピーキング容量を設けることなく、しかも例えば約９０度又は３０度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができる。この結果、帰還増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載するモノリシックＬＳＩ、さらには、これらを含む光伝送装置ないし受信モジュール等の周波数特性を改善することができる。さらに、モノリシックＬＳＩ等のチップサイズを縮小し、その低コスト化を図ることができる。これによって、本発明にかかるモノリシックＬＳＩを含む光伝送装置、光受信モジュールないし光受信装置等の低コスト化を達成することができる。
【００１０】
【発明の実施の形態】
図１０は、本発明にかかる光伝送装置ないし光受信装置とされる光受信モジュール１００を示している。光ファイバ１０１により伝送されてきた、約１０Ｇｂ／ｓ（ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）（正確には、２．４８８Ｇｂ／ｓ＊４＝９．９５２Ｇｂ／ｓ）のディジタル光信号は、レンズ１０２により集光され、ホトダイオード１０３に入力される。ディジタル光信号は、ホトダイオード１０３で電流信号に光電変換され、変換された電流信号がプリアンプ１０４に入力される。プリアンプ１０４は上記電流信号を増幅した後、その増幅された電流信号を電流電圧変換して電圧信号を発生する。上記電流電圧変換された電圧信号は、その利得が自動制御される増幅回路（ＡＧＣアンプ）１０５へ入力される。
【００１１】
ＡＧＣアンプ１０５の出力信号の振幅は振幅検波及び利得制御回路１０６によって検出され、上記振幅検波及び利得制御回路１０６は、ＡＧＣアンプ１０５の出力信号の振幅が所定の信号振幅になるように、ＡＧＣアンプ１０５の制御端子へ制御信号を出力する。すなわち、ＡＧＣアンプ１０５は帰還制御される。一方、ＡＧＣアンプ１０５の出力信号はＳＡＷフィルタなどの狭帯域フィルタやＰＬＬなどのから構成されるクロック抽出回路１０７へ入力され、受信されたディジタル光信号から、たとえば、１０ＧＨｚのクロック信号が抽出される。識別回路（弁別回路）１０８は、上記クロック抽出回路１０７から生成されたクロック信号のハイレベルないしはローレベルに同期して、ＡＧＣアンプ１０５の出力信号のハイレベル”１”ないしローレベル”０”の判定を行う。それによって、入力されたディジタル光信号がディジタルデータに変換される。上記識別回路の出力信号は、１対４のデマルチプレクサ（ＤＭＵＸ）に入力され、それぞれ、約２．５ＧＨｚの４本の信号へ変換される。
【００１２】
このような光受信モジュール１００において、入力される光信号は直流に近い周波数から伝送ビットレートに近い周波数までの周波数成分を持つ広帯域な信号であるので、信号振幅の検出及びディジタル信号の再生をするためには、この広帯域においてホトダイオード１０３からＡＧＣアンプ１０５の出力までの利得周波数特性が、ほぼ平坦な状態、すなわち、均一な状態であることが必要とされる。もし、この帯域内での上記利得周波数特性が大きな変動を有するならば、信号パターンにより検出される信号振幅が変動することになる。それによって、増幅系のどこかの部分で、回路の利得飽和マージン（利得飽和余裕）を減少させたり、あるいは、振幅不足を引き起こす事になる。さらに、周波数特性の非平坦性は信号波形歪みを誘起し、識別点での実効的な信号振幅の劣化をおこす。そのため、識別回路１０８において、識別感度不足が生じ、データ再生の誤り率が増大してしまう事になる。
【００１３】
また、利得周波数特性の変動は、多くの場合、信号の群遅延特性が平坦でないことを意味し、抽出されたクロック信号のジッタ成分の増加を引き起こし、識別回路１０８での識別タイミングマージンを減少されてしまう。
【００１４】
このように、光受信モジュール１００におけるプリアンプ１０４からの識別回路１０８までのアナログ系信号を扱う回路においては、その総合利得の周波数特性が平坦であることが厳しく要求される。上記総合利得の平坦性を実現するためのは、それぞれの回路ブロック（１０４から１０８）での利得平坦性を十分に確保することが、各回路ブロック（１０４−１０８）での利得飽和マージンを確保する意味でも、もっとも簡潔な方法と考えられる。このため、ＡＧＣアンプ１０５の利得周波数特性の平坦性は特に重要である。
【００１５】
近年の基幹伝送系に用いられる光ファイバー伝送装置、すなわち、電話局間をつなぐ信号線の信号伝送系は、その経済性から時分割多重方式が採用されており、そのビットレートは、１０Ｇビット／秒（以下、１０Ｇｂ/ ｓ）の伝送ビットレートが実現されようとしている。このようなビットレートのディジタル電気信号を増幅するＡＧＣアンプ１０５に用いられる半導体技術には、最先端のデバイス製造プロセスが用いられる。しかしながら、それであっても十分に余裕を持ったＡＧＣアンプを作成するのはきわめて困難であり、簡単に形成できるものではない。以下においては、本発明が図面を参照して説明される。
【００１６】
図１には、この発明が適用されたＡＧＣアンプ１０５に採用される帰還増幅回路の第１実施例の回路図が示されている。また、図２には、図１の帰還増幅回路の基本構成図が示され、図３には、その一実施例の周波数特性図が示されている。これらの図をもとに、この実施例の帰還増幅回路の構成及び動作ならびにその特徴について説明する。なお、この実施例の帰還増幅回路は、図示されない他の回路素子とともにモノリシックＬＳＩ（大規模集積回路）に搭載され、バイポーラ集積回路の製造技術により単結晶シリコンのような１個の半導体基板上に形成される。以下の回路図において、図示されるバイポーラトランジスタはすべてＮＰＮ型トランジスタである。
【００１７】
図１において、この実施例の帰還増幅回路は、そのベースに電流信号たる入力信号Ｉｎを受けるトランジスタＴ１を含む。トランジスタＴ１のコレクタは、所定の負荷抵抗ＲＬを介して回路の電源電圧（第１電源電位）に結合され、そのエミッタは、直接回路の接地電位（第２電源電位）に結合される。これにより、トランジスタＴ１は、図２に示されるオープンループ型の増幅器Ａを構成し、電流信号たる入力信号Ｉｎを反転増幅して、そのコレクタにおいて電圧信号に変換する。
【００１８】
帰還増幅回路は、さらに、増幅器Ａの出力端子つまりトランジスタＴ１のコレクタとその入力端子つまりトランジスタＴ１のベースとの間に設けられる帰還抵抗ＲＦ１と、トランジスタＴ２及び定電流源Ｓ１からなるエミッタフォロア回路とを含む。このうち、帰還抵抗ＲＦ１は、図２に示される第１の帰還ループ１を構成し、この帰還ループ１の帰還利得β１を加味した実質的な位相遅延φ１は、特に制限されないが、図９に示されるように、９０≦φ１＜１２０とされる。これにより、帰還ループ１の位相遅延φ１の１８０度との差分つまり位相余裕は、６０度に所定値つまり（１２０−φ１）度を加えた値とされる。なお、信号がエミッタフォロア回路を通過すると、その位相が回ること知られている。本発明は、この現象を利用している。
【００１９】
一方、トランジスタＴ２及び定電流源Ｓ１からなるエミッタフォロア回路は、トランジスタＴ１のコレクタ電位つまり増幅器Ａの出力信号を帰還増幅回路の出力信号Ｏｕｔとして後段回路に伝達する。また、その出力端子つまりトランジスタＴ２のエミッタと増幅器Ａの入力端子つまりトランジスタＴ１のベースとの間に設けられる帰還抵抗ＲＦ２とともに、図２に示される第２の帰還ループ２を構成し、この帰還ループ２の帰還利得β２を加味した実質的な位相遅延φ２は、図９に示されるように、１２０＜φ２＜１８０とされる。これにより、帰還ループ２の位相遅延φ２の１８０度との差分つまり位相余裕は、６０度から上記所定値つまり（φ２−１２０）度を減じた値とされる。所望の帰還利得βｄ及び位相遅延１２０度は、図９に示すように、帰還ループ１の利得β１，帰還ループ２の利得β２を適当に選びベクトル合成することによりられる。この結果、帰還ループ１及び帰還ループ２を合計した帰還増幅回路の実質的な位相遅延は、図３，図９に示されるように、約１２０度となり、その位相余裕は約６０度となる。
【００２０】
ところで、帰還増幅回路は、培風館発行、Ｐ．Ｒ．グレイ及びＲ．Ｇ．メイヤー共著、永田譲監訳『アナログ集積回路設計技術』の第１１７頁等で示されるように、そのループ利得が１となる点での位相余裕が６０度とされるとき、最も平坦かつ広帯域な周波数特性を有する。このため、位相余裕が例えば約９０度とされる帰還ループ１のみに着目した場合、帰還増幅回路の周波数特性は、図３（ｅ）に示されるように、その利得が高周波域において緩やかに低下し、その帯域幅は狭くなるが、位相余裕が例えば約３０度とされる帰還ループ２のみに着目した場合には、その利得が高周波域において一時的なピーキングを生じて帯域幅は広くなるが、このピーキングによって過剰な位相回転が起こり、信号の群遅延の平坦性が損なわれる。
【００２１】
しかし、二重の帰還ループを含む本実施例の場合、全体としての位相余裕は約６０度となるため、帰還増幅回路は、ピーキング容量を必要とすることなく、最も平坦かつ広帯域な周波数特性を有するものとなる。また、ピーキング容量が設けられないことで、ピーキング容量の寄生分による影響をなくし、帰還増幅回路の帯域内における信号の線形性を保つことができるとともに、帰還増幅回路をトランジスタ及び抵抗のみで構成し、そのレイアウト所要面積を縮小できる。これらのことから、比較的容易に設計可能な二つの帰還ループ１及び帰還ループ２をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができる。この結果、帰還増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載するモノリシックＬＳＩの周波数特性を改善することができるとともに、モノリシックＬＳＩのチップサイズを縮小し、その低コスト化を図ることができるものである。
【００２２】
図４には、この発明が適用された帰還増幅回路の第２の実施例の回路図が示されている。なお、この実施例の帰還増幅回路は、前記図１の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。図４のトランジスタＴ１１及びＴ１２は、図１のトランジスタＴ１に対応し、図４のトランジスタＴ２１及びＴ２２，負荷抵抗ＲＬ１及びＲＬ２，帰還抵抗ＲＦ１１及びＲＬ１２，帰還抵抗ＲＦ２１及びＲＬ２２ならびに定電流源Ｓ１１及びＳ１２は、図１のトランジスタＴ２，負荷抵抗ＲＬ，帰還抵抗ＲＦ１，帰還抵抗ＲＦ２ならびに定電流源Ｓ１にそれぞれ対応する。
【００２３】
図４において、この実施例の帰還増幅回路は、そのエミッタが共通結合されることで差動形態とされる一対のトランジスタＴ１１及びＴ１２を含む。これらのトランジスタＴ１１及びＴ１２の共通結合されたエミッタは、定電流源Ｓ２を介して回路の接地電位に結合され、そのベースには、電流信号たる非反転入力信号ＩｎＴ及び反転入力信号ＩｎＢがそれぞれ供給される。また、トランジスタＴ１１及びＴ１２のコレクタ電位は、トランジスタＴ２１及びＴ２２を含む一対のエミッタフォロア回路を経た後、帰還増幅回路の非反転出力信号ＯｕｔＴ及び反転出力信号ＯｕｔＢとなり、図示されない後段回路に供給される。
【００２４】
これにより、この実施例の帰還増幅回路は、いわゆる差動型増幅回路として機能し、安定した差動増幅動作を行うとともに、帰還抵抗ＲＦ１１及びＲＦ２１と帰還抵抗ＲＬ１２又はＲＬ２２とを含む二つの帰還ループを持つことで、前記図１の実施例と同様な効果を得ることができるものである。
【００２５】
図５には、この発明が適用された帰還増幅回路の第３の実施例の回路図が示されている。なお、この実施例は、前記図４の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
【００２６】
図５において、この実施例の帰還増幅回路は、回路の電源電圧と差動形態とされるトランジスタＴ１１及びＴ１２との間にそれぞれ設けられる一対のバイパス抵抗Ｒ３１及びＲ３２を含む。これらのバイパス抵抗Ｒ３１及びＲ３２は、それぞれ、非反転入力端子ＩｎＴ及び反転入力端子ＩｎＢから流出する電流信号たる入力信号の直流成分に対応したバイパス電流を流し、この直流成分が負荷抵抗ＲＬ１又はＲＬ２に流されることによるトランジスタＴ１１及びＴ１２のコレクタ電位の低下を防止すべく作用する。その結果、信号出力端子ＯｕｔＢないしＯｕｔＴに接続されるべき次段回路の信号電圧が、十分に確保される。この結果、前記図１の実施例の効果に加えて、トランジスタＴ１１及びＴ１２のダイナミックレンジを拡大し、電源電圧の絶対値を圧縮して、モノリシックＬＳＩの低電圧化を図ることができる。なお、ものものの入力インピーダンス以上のバイパス抵抗Ｒ３１及びＲ３２を接続しても、上記バイパス抵抗Ｒ３１及びＲ３２は並列接続されるので、入力インピーダンスの合成成分は低下する。
【００２７】
図６には、この発明が適用された帰還増幅回路の第４の実施例の回路図が示されている。なお、この実施例は、前記図４の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。
【００２８】
図６において、この実施例の帰還増幅回路は、いわゆるＡＧＣ増幅回路１０５（図１０参照）であって、２対のトランジスタＴ３１及びＴ３２ならびにＴ３３及びＴ３４からなる利得調整回路と、一対のトランジスタＴ４１及びＴ４２を含むいわゆるトランスアドミッタンス型増幅回路とを備える。このうち、利得調整回路を構成するトランジスタＴ３１及びＴ３３ならびにＴ３２及びＴ３４のコレクタは、それぞれ共通結合された後、上段のトランスインピーダンス型増幅回路の非反転入力端子ＩｎＴ又は反転入力端子ＩｎＢすなわちトランジスタＴ１１又はＴ１２のベースにそれぞれ結合され、トランジスタＴ３１及びＴ３２ならびにＴ３３及びＴ３４の共通結合されたエミッタは、下段のトランスアドミッタンス型増幅回路を構成するトランジスタＴ４１又はＴ４２のコレクタに結合される。また、トランジスタＴ３１及びＴ３４の共通結合されたベースには、図示されない利得制御回路から非反転利得制御信号ＡＧＣＴが供給され、トランジスタＴ３２及びＴ３３の共通結合されベースには、反転利得制御信号ＡＧＣＢが供給される。
【００２９】
一方、トランスアドミッタンス型増幅回路を構成するトランジスタＴ４１及びＴ４２のエミッタは、エミッタ抵抗Ｒ４１及びＲ４２を介して共通結合され、さらに定電流源Ｓ３を介して回路の接地電位に結合される。また、トランジスタＴ４１のベースには、電圧信号たる反転入力信号ＶＩｎＢが供給され、トランジスタＴ４２のベースには、非反転入力信号ＶＩｎＴが供給される。
【００３０】
これにより、トランジスタＴ４１及びＴ４２を基本素子とするトランスアドミッタンス型増幅回路は、電圧信号たる非反転入力信号ＶＩｎＴ及び反転入力信号ＶＩｎＢを増幅しつつ、トランジスタＴ４１又はＴ４２のコレクタにおいて電流信号に変換する。また、トランジスタＴ３１及びＴ３２ならびにＴ３３及びＴ３４を基本素子とする利得調整回路は、トランスアドミッタンス型増幅回路により得られる電流信号を、非反転利得制御信号ＡＧＣＴ及び反転利得制御信号ＡＧＣＢの電位に応じて非反転入力信号ＩｎＴ又は反転入力信号ＩｎＢに振り分け、帰還増幅回路の実質的な利得を制御する。さらに、トランジスタＴ１１及びＴ１２を基本素子とするトランスインピーダンス型増幅回路は、電流信号たる非反転入力信号ＩｎＴ及び反転入力信号ＩｎＢを増幅しつつ、電圧信号たる非反転出力信号ＯｕｔＴ又は反転出力信号ＯｕｔＢとして後段回路に出力する。
【００３１】
これらのことから、この実施例の帰還増幅回路では、利得調整回路が設けられることで、その機能性が高められるとともに、トランスインピーダンス型増幅回路及びトランスアドミッタンス型増幅回路が組み合わされることで、その帯域幅がさらに拡大され、その周波数特性がさらに改善されるものとなる。
【００３２】
以上の実施例から得られる作用効果は、下記の通りである。すなわち、
（１）モノリシックＬＳＩに搭載されるＡＧＣ増幅回路等の帰還増幅回路を、その入力端子に入力信号を受ける増幅器と、増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が６０度に所定値を加えた値とされる第１の帰還経路と、第１の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が６０度から上記所定値を減じた値又はその近似値とされる第２の帰還経路とを基本に構成することで、ピーキング容量を設けることなく、しかも例えば約９０度又は３０度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することができるという効果が得られる。
【００３３】
（２）上記（１）項により、帰還増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載するモノリシックＬＳＩ等の周波数特性を改善することができるとともに、モノリシックＬＳＩ等のチップサイズを縮小し、その低コスト化を図ることができるという効果が得られる。
【００３４】
（３）上記（１）項及び（２）項において、上記帰還増幅回路を対構成とすることで、安定した動作特性を有する差動型帰還増幅回路を実現することができるという効果が得られる。
【００３５】
（４）上記（１）項ないし（３）項において、回路の電源電圧と差動型帰還増幅回路の非反転及び反転入力端子との間に、電流信号たる非反転又は反転入力信号の直流成分をバイパスするためのバイパス抵抗を設けることで、差動トランジスタのコレクタ電位の低下を防止し、そのダイナミックレンジを拡大して、モノリシックＬＳＩ等の低電圧化を図ることができるという効果が得られる。
【００３６】
（５）上記（１）項ないし（４）項において、トランスインピーダンス型増幅回路の下段に、利得調整回路及びトランスアドミッタンス型増幅回路を設けることで、帯域幅のさらなる拡大と周波数特性のさらなる改善とを図ったＡＧＣ増幅回路を実現することができるという効果が得られる。従って、このようなＡＧＣ増幅回路を光伝送装置ないし光受信モジュールに適用するとによって、光伝送装置ないし光受信モジュールの低コスト化、広帯域な周波数特性化、帯域内での線形性の良好化ないし平坦化が達成できる。
【００３７】
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図１において、帰還ループ１及び帰還ループ２の具体的構成は、その位相遅延すなわち位相余裕に関する条件が満たされる限りにおいて、種々の実施形態を採りうる。すなわち、例えば帰還ループ１が、約１００度つまり６０度＋約４０度の位相余裕を持つ場合、帰還ループ２は、６０度−約４０度つまり約２０度の位相余裕を持つようにすればよい。図６において、帰還増幅回路は、図５の抵抗Ｒ３１及びＲ３２に相当するバイパス抵抗を含むことができるし、必ずしも利得調整回路を備えることを必須条件とはしない。図１，図４，図５ならびに図６において、帰還増幅回路の具体的回路構成は、これらの実施例による制約を受けないし、その電源電圧の極性やトランジスタの導電型等も、種々の実施形態を採りうる。
【００３８】
以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野である光伝送装置ないし光受信モジュールないしそれに利用されるモノリシックＬＳＩならびにこれに搭載される帰還増幅回路に適用した場合について説明したが、それに限定されるものではなく、例えば、同様な帰還増幅回路を搭載する各種のアナログ集積回路やこれを含む通信装置等にも適用できる。この発明は、少なくとも帰還増幅回路を搭載する半導体装置ならびにこれを含む装置又はシステムに広く適用できる。
【００３９】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、モノリシックＬＳＩに搭載されるＡＧＣ増幅回路等の帰還増幅回路を、その入力端子に所定の入力信号を受ける増幅器と、増幅器の入力端子及び出力端子間に設けられその帰還利得を加味した実質的な位相余裕が６０度に所定値を加えた値とされる第１の帰還経路と、第１の帰還経路と並列形態に設けられその帰還利得を加味した実質的な位相余裕が６０度から上記所定値を減じた値又はその近似値とされる第２の帰還経路とを基本に構成することで、ピーキング容量を設けることなく、しかも例えば約９０度又は３０度の位相余裕をそれぞれ有し比較的容易に設計可能な二つの帰還経路をもとに、レイアウト所要面積が小さく、帯域内での線形性が良好で平坦かつ広帯域な周波数特性を有する帰還増幅回路を実現することもできる。この結果、帰還増幅回路を含むＡＧＣ増幅回路ならびにこれを搭載するモノリシックＬＳＩ等の周波数特性を改善することができるとともに、モノリシックＬＳＩ等のチップサイズを縮小し、その低コスト化を図ることができる。それによって、光伝送装置ないし光受信モジュールの低コスト化、広帯域な周波数特性化、帯域内での線形性の良好化ないし平坦化が達成できる。
【図面の簡単な説明】
【図１】この発明が適用された帰還増幅回路の第１の実施例を示す回路図である。
【図２】図１の帰還増幅回路の基本構成図である。
【図３】図１の帰還増幅回路の一実施例を示す周波数特性図である。
【図４】この発明が適用された帰還増幅回路の第２の実施例を示す回路図である。
【図５】この発明が適用された帰還増幅回路の第３の実施例を示す回路図である。
【図６】この発明が適用された帰還増幅回路の第４の実施例を示す回路図である。
【図７】従来の帰還増幅回路の一例を示す回路図である。
【図８】図７の帰還増幅回路の基本構成図である。
【図９】この発明を説明するためのベクトル図である。
【図１０】この発明が適用される光伝送装置と光受信モジュールのブロック図を示す。
【符号の説明】
Ａ……オープンループ増幅器、φ０〜φ２……帰還ループ位相遅延、β０〜β２……帰還ループ帰還利得、Ｉｎ，ＩｎＴ，ＩｎＢ……入力信号（電流信号）、ＶＩｎＴ，ＶＩｎＢ……入力信号（電圧信号）、Ｏｕｔ，ＯｕｔＴ，ＯｕｔＢ……出力信号（電圧信号）、ＡＧＣＴ，ＡＧＣＢ……利得制御信号、Ｔ１〜Ｔ２，Ｔ１１〜Ｔ１２，Ｔ２１〜Ｔ２２，Ｔ３１〜Ｔ３４，Ｔ４１〜Ｔ４２，Ｔ５〜Ｔ８……ＮＰＮ型バイポーラトランジスタ、ＲＬ，ＲＬ１〜ＲＬ２……負荷抵抗、ＲＦ１〜ＲＦ２，ＲＦ１１〜ＲＦ１２，ＲＦ２１〜ＲＦ２２……帰還抵抗、Ｒ３１〜Ｒ３２……バイパス抵抗、Ｒ４１〜Ｒ４２，Ｒ５〜Ｒ８……エミッタ抵抗、Ｓ１〜Ｓ３，Ｓ１１〜Ｓ１２……定電流源、Ｃ１……ピーキング容量、１００……光受信装置（光受信モジュール）、１０１……光ファイバー、１０２……レンズ、１０３……ホトダイオード、１０４……プリアンプ、１０５……ＡＧＣアンプ、１０６……振幅検出及び利得制御回路、１０７……クロック検出回路、１０８……識別回路。
【図１】
0003636569.tif 000002
【図２】
0003636569.tif 000003
【図３】
0003636569.tif 000004
【図４】
0003636569.tif 000005
【図５】
0003636569.tif 000006
【図６】
0003636569.tif 000007
【図７】
0003636569.tif 000008
【図８】
0003636569.tif 000009
【図９】
0003636569.tif 000010
【図１０】
0003636569.tif 000011