(57)【特許請求の範囲】
【請求項１】
送信側から送信された第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子を介してそれぞれ位相の異なる複数の第２の疑似雑音符号を発生する疑似雑音符号発生手段と、
受信した上記第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで上記複数の第２の疑似雑音符号を選択して出力するセレクタ手段と、
上記第１の疑似雑音符号と上記セレクタ手段から供給される上記複数の第２の疑似雑音符号とを１ビツトずつ順次乗算処理する乗算手段と、
上記乗算手段による乗算結果を上記第２の疑似雑音符号の各位相ごとに順次累積加算し、上記第１の疑似雑音符号と上記第２の疑似雑音符号との一周期分までの累積加算結果をそれぞれ算出する加算手段と、
上記累積加算結果を各位相ごとの相関値として複数記憶する記憶手段と、
上記複数の相関値のうち所定の基準値を超えた相関値に対応する上記第２の疑似雑音符号の位相を、上記第１の疑似雑音符号の位相として検出する検出手段と
を具えることを特徴とする疑似雑音符号の同期捕捉装置。
【請求項２】
第１の疑似雑音符号によつて拡散された送信データを受信して受信データを得る受信手段と、
上記受信データに含まれる上記第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子を介してそれぞれ位相の異なる複数の第２の疑似雑音符号を発生する疑似雑音符号発生手段と、
上記第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで上記複数の第２の疑似雑音符号との相関値をそれぞれ並列的に算出する相関算出手段と、
上記相関値の信号レベルに基づいて上記第１の疑似雑音符号の位相と同期した第２の疑似雑音符号を検出する位相検出手段と、
上記位相検出手段によつて検出した第２の疑似雑音符号に基づいて上記受信データを逆拡散することにより復調する復調手段と
を具えることを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図９）
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）ＣＤＭＡ方式の概要
（２）受信装置の構成（図１）
（３）第１の実施の形態
（３−１）同期捕捉装置の構成（図２）
（３−２）ＰＮ符号発生部の構成（図３〜図５）
（３−３）動作及び効果
（４）第２の実施の形態
（４−１）同期捕捉装置の構成（図６及び図７）
（４−２）ＰＮ符号発生部の構成（図８）
（４−３）動作及び効果
（５）他の実施の形態
発明の効果
【０００３】
【発明の属する技術分野】
本発明は疑似雑音符号の同期捕捉装置及び受信装置に関し、例えばＣＤＭＡ（Code Division Multiple Access : 符号分割多重）方式のセルラー電話システム（以下、これをＣＤＭＡセルラーと呼ぶ）の受信装置に設けられる疑似雑音符号（以下、これをＰＮ符号：Pseudo random Noise sequence code と呼ぶ）の同期捕捉装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、ＣＤＭＡセルラーにおいてはビツト係列パターン及び位相の異なる独立なＰＮ符号を拡散符号として用いることにより送信信号の搬送波をスペクトラム拡散し、通信容量を大きくして多元接続を可能にしている。
【０００５】
このＣＤＭＡセルラーでは、送信側（例えば基地局）において送信時に送信データによつて搬送波を一次変調（例えばＱＰＳＫ（Quadrature Phase Shift Keying ）変調）し、この一次変調された搬送波に対してＰＮ符号を乗算することにより２次変調して搬送波の周波数スペクトラムを拡散して送信する。
【０００６】
受信側（例えば移動局）では、受信信号に対して送信側で用いられたものと同一ビツト係列パターンのＰＮ符号でかつ位相の一致したものを乗算することにより逆拡散を行つて一次変調出力を得、当該一次変調出力を復調することにより受信データを復元するようになされている。
【０００７】
すなわち、受信側では送信側で乗算したＰＮ符号と同一ビツト係列パターンのＰＮ符号を発生するＰＮ符号発生部を有し、当該ＰＮ符号発生部によつて送信側と同一ビツト係列パターン及び同一位相のＰＮ符号を発生して受信信号に乗算するようになされている。
【０００８】
ところで、受信側においては電源投入時に送信側から送られてくる送信信号を受信した際に、送信側で乗算されたＰＮ符号の位相が分からない。従つて受信側では、同期捕捉装置によつて送信側で用いられたＰＮ符号の位相と受信側のＰＮ符号発生部によつて発生するＰＮ符号の位相とを同期させる必要がある。このような同期捕捉装置について次に説明する。
【０００９】
図９に示すように、１は全体として従来の同期捕捉装置を示し、アンテナ（図示せず）を介して受信した受信信号に当該受信信号の搬送波と同一周波数の復調用搬送波を乗算することにより不要高周波成分を除去してベースバンド信号を取出し、そのベースバンド信号をアナログ／デイジタル変換することにより得られた受信データＤ１を乗算器２に入力する。ここで受信データＤ１は送信側においてスペクトル拡散されたＰＮ符号データである。
【００１０】
ＰＮ符号発生部３はコントローラ４の制御に基づいて送信側と同一ビツト係列パターンの符号系列でなるＰＮ符号を発生すると共に、ＰＮ符号の位相を動かしてそれぞれ位相の異なるＰＮ符号Ｄ２を順次乗算器２に出力する。乗算器２はＰＮ符号発生部３から供給されるＰＮ符号Ｄ２の各ビツトと、対応する受信データＤ１の各ビツトとをそれぞれ乗算し、その乗算結果Ｄ３を加算器５に送出する。
【００１１】
このとき受信データＤ１の位相とＰＮ符号発生部３から供給されるＰＮ符号Ｄ２の位相とが一致すると、逆拡散が成立して乗算結果Ｄ３の信号レベルが大きくなる。従つて受信データＤ１の位相とＰＮ符号発生部３から供給されるＰＮ符号Ｄ２の位相とが一致しない限り、乗算結果Ｄ３の信号レベルが大きくなることはない。
【００１２】
加算器５は加算値保持回路６によつて保持された１つ前までの累積加算出力Ｄ４が供給され、当該累積加算出力Ｄ４を乗算結果Ｄ３に加算して順次加算値保持回路６に送出する。このようにして加算値保持回路６はＰＮ符号Ｄ２の一周期分の乗算結果Ｄ３を全て累積加算することにより算出した累積加算結果Ｄ５をコントローラ４の制御によつてメモリ７に送出すると共に、次の累積加算結果を算出するために今まで保持していた累積加算データをクリアする。メモリ７はこうして送られてくる一周期分の累積加算結果Ｄ５を相関値として順次格納する。
【００１３】
このように同期捕捉装置１は、位相の異なる複数のＰＮ符号Ｄ２毎に受信データＤ１との相関値を算出してメモリ７に順次格納する。コントローラ４は、メモリ７に記憶した累積加算出力Ｄ４の相関値が所定の基準値を越えた場合に、その相関値が得られたときのＰＮ符号の位相を、送信側において用いられたＰＮ符号の位相としたものとして、その位相情報Ｓ１０を検出する。
【００１４】
これにより、受信側では同期捕捉装置１によつて検出した送信側のＰＮ符号の位相情報Ｓ１０を後段の復調部に供給し、当該復調部におけるＰＮ符号発生器によつて送信側と同期した位相のＰＮ符号を用いて逆拡散することにより受信信号を復調し得るようになされている。
【００１５】
【発明が解決しようとする課題】
ところでかかる構成の同期捕捉装置においては、送信側で乗算したＰＮ符号の位相と同期をとるために、ＰＮ符号発生部３から発生した複数のＰＮ符号Ｄ２と受信データＤ１との相関値を順次算出し、当該相関値が所定の基準値を越えるまで相関値を算出し続ける必要がある。
【００１６】
このため同期捕捉装置では、特に受信機の電源投入時において初めて同期獲得する場合に、相関値が所定の基準値を越えるまで各位相毎のＰＮ符号Ｄ２と受信データＤ１との相関値を順次算出しなければならず、同期獲得に多大な時間を要するという問題があつた。
【００１７】
また受信装置としては、内部の同期捕捉装置における同期獲得までの処理に時間がかかると、電源投入時から通話可能な状態になるまでの待ち時間が長くなると共に同期獲得するまでに無駄な電力消費が生じるという問題があつた。
【００１８】
本発明は以上の点を考慮してなされたもので、簡易な構成で疑似雑音符号の位相を短時間で検出し得る疑似雑音符号の同期捕捉装置及び受信装置を提案しようとするものである。
【００１９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、送信側から送信された第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子を介してそれぞれ位相の異なる複数の第２の疑似雑音符号を発生する疑似雑音符号発生手段と、受信した第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号を選択して出力するセレクタ手段と、第１の疑似雑音符号とセレクタ手段から供給される複数の第２の疑似雑音符号とを１ビツトずつ順次乗算処理する乗算手段と、当該乗算手段による乗算結果を第２の疑似雑音符号の各位相ごとに順次累積加算し、第１の疑似雑音符号と第２の疑似雑音符号との一周期分までの累積加算結果をそれぞれ算出する加算手段と、累積加算結果を各位相ごとの相関値として複数記憶する記憶手段と、複数の相関値のうち所定の基準値を超えた相関値に対応する第２の疑似雑音符号の位相を、第１の疑似雑音符号の位相として検出する検出手段とを設けるようにする。
【００２０】
これにより、第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子からなる簡易な構成によりそれぞれ位相の異なる複数の第２の疑似雑音符号を発生させ得ることに加え、第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号と第１の疑似雑音符号とを１組の乗算手段及び加算手段だけで見掛け上並列的に算出することができるため、簡易な構成でかつ短時間で相関値を算出し同期捕捉することができる。
【００２１】
また本発明においては、第１の疑似雑音符号によつて拡散された送信データを受信して受信データを得る受信手段と、受信データに含まれる第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子を介してそれぞれ位相の異なる複数の第２の疑似雑音符号を発生する疑似雑音符号発生手段と、第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号との相関値をそれぞれ並列的に算出する相関算出手段と、相関値の信号レベルに基づいて第１の疑似雑音符号の位相と同期した第２の疑似雑音符号を検出する位相検出手段と、当該位相検出手段によつて検出した第２の疑似雑音符号に基づいて受信データを逆拡散することにより復調する復調手段とを設けるようにする。
【００２２】
これにより、第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子からなる簡易な構成によりそれぞれ位相の異なる複数の第２の疑似雑音符号を発生させ得ることに加え、第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号と第１の疑似雑音符号とをそれぞれ並列的に算出し、その相関値の信号レベルに基づいて第１の疑似雑音符号の位相と同期した第２の疑似雑音符号を検出し、当該第２の疑似雑音符号に基づいて受信データを逆拡散することにより復調することができるため、簡易な構成でかつ短時間で受信データを復調することができる。
【００２３】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２４】
（１）ＣＤＭＡ方式の概要
ＣＤＭＡセルラーにおいては、フオワードリンク（基地局から移動局方向）チヤネルを、パイロツトチヤネル、シンクチヤネル、ページングチヤネル、トラフイツクチヤネルの４つのチヤネルによつて構成するようになされている。
【００２５】
このうちパイロツトチヤネルはＰＮ符号のみを繰り返し送信するチヤネルであり、受信側においてＰＮ符号の同期獲得、維持及びクロツク再生に用いられている。因みにこのパイロツトチヤネルでは通信データの送信は行われない。
【００２６】
またシンクチヤネルは基地局と移動局との間でシステムクロツクの時間的同期をとるために用いられるチヤネルであり、ページングチヤネルはハンドオフに必要な情報や着信時の端末呼び出し情報を送信するチヤネルである。さらにトラフイツクチヤネルは音声情報等の実際の通信データを送信するチヤネルである。
【００２７】
従つて実際のＣＤＭＡセルラーでは、ＰＮ符号だけからなる送信信号が送信側からパイロツトチヤネルを介して常時出力されており、受信側では電源投入時にまずこのパイロツトチヤネルを介して送信信号を受信し、受信した受信信号とＰＮ符号発生部において発生した位相の異なる複数のＰＮ符号との相関値を算出することにより送信側で用いられたＰＮ符号の位相を検出する。続いて受信側では、他のシンクチヤネルやページングチヤネル及びトラフイツクチヤネル等で受信した受信信号に対して、送信側で用いられたＰＮ符号の位相と同期したＰＮ符号を乗算することにより逆拡散を行つて復調処理するようになされている。
【００２８】
（２）受信装置の構成
図１において、１０は全体としてＣＤＭＡセルラーにおける本発明の受信装置を示し、アンテナ１１を介して受信したパイロツトチヤネルの受信信号Ｓ１を高周波回路１２に入力する。高周波回路１２は受信信号Ｓ１に当該受信信号Ｓ１の搬送波と同一周波数の復調用搬送波を乗算することにより不要高周波成分を除去してベースバンド信号を取出し、そのベースバンド信号をアナログ／デイジタル変換することにより受信データＤ１０を得、これを同期捕捉装置１３に送出する。ここで受信データＤ１０は、スペクトラム拡散されたＰＮ符号データである。
【００２９】
同期捕捉装置１３は制御回路１５の制御に基づいて受信データＤ１０の位相情報Ｓ１１を検出し、当該位相情報Ｓ１１を制御回路１５に出力する。制御回路１５はＣＰＵ（Central Processing Unit ）でなり、位相情報Ｓ１１を復調回路１４に供給する。
【００３０】
この後受信装置１０は、他の例えばトラフイツクチヤネルを介して受信した受信信号Ｓ１を高周波回路１２によつて所定の信号処理を行い、得られた受信データＤ１０を復調回路１４に送出する。復調回路１４は、受信データＤ１０に対して制御回路１５から供給された位相情報Ｓ１１に基づいて内部のＰＮ符号発生器によつて送信側と位相の同期したＰＮ符号を発生し、当該ＰＮ符号を用いて受信データＤ１０を逆拡散して復調処理することにより、受信データＤ１０から音声情報Ｓ２を復元して出力端子１６を介して後段のスピーカ（図示せず）から音声を出力するようになされている。
【００３１】
（３）第１の実施の形態
（３−１）同期捕捉装置の構成
次に図２においては、本発明の同期捕捉装置１３の回路構成を示し、受信データＤ１０を１ビツトずつ４つの乗算器２１〜２４にそれぞれ入力する。ＰＮ符号発生部２５は、マイクロコンピユータでなるコントローラ２６の制御により送信側で用いられたＰＮ符号と同一ビツト系列パターンの符号系列で、かつそれぞれの位相が異なる４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生し、当該ＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ乗算器２１〜２４にそれぞれ出力する。
【００３２】
乗算器２１〜２４はそれぞれ与えられたＰＮ符号Ｄ２１〜Ｄ２４と受信データＤ１０とを１ビツトずつ並列的に乗算し、その乗算結果Ｄ３１〜Ｄ３４を加算器２７〜３０にそれぞれ出力する。ここで乗算結果Ｄ３１〜Ｄ３４は、受信データＤ１０とＰＮ符号Ｄ２１〜Ｄ２４との位相が一致したときに信号レベルが大きくなる。加算器２７〜３０は入力した乗算結果Ｄ３１〜Ｄ３４と加算値保持回路３１〜３４からそれぞれ与えられる１つ前の加算値出力とを加算し、その加算結果Ｄ３７〜Ｄ４０を加算値保持回路３１〜３４にそれぞれ出力する。
【００３３】
加算値保持回路３１〜３４はコントローラ２６によつて制御され、加算器２７〜３０によつてＰＮ符号Ｄ２１〜Ｄ２４の一周期分の乗算結果が全て累積加算されると、当該累積加算結果Ｄ４１〜Ｄ４４を受信データＤ１０とＰＮ符号Ｄ２１〜Ｄ２４とのそれぞれの相関値としてメモリ３５に格納すると共に今まで保持していた累積加算データをクリアする。
【００３４】
コントローラ２６は、メモリ３５にそれぞれ格納された各位相毎の相関値のうち所定の基準値を越える相関値を検出すると、当該相関値に対応するＰＮ符号の位相情報Ｓ１１を送信側において用いられたＰＮ符号の位相と判断してこれを後段の制御回路１１に出力する。ところで、ＰＮ符号Ｄ２１〜Ｄ２４は４次（一周期が１５（２4 −１）ビツト）のＭ系列符号であるものとして次にＰＮ符号発生部の詳細な構成を説明する。
【００３５】
（３−２）ＰＮ符号発生部の構成
図３に示すようにＰＮ符号発生部２５は、ＰＮ符号発生器５１と４つのオフセツト発生器５２〜５５とから構成されている。ＰＮ符号発生器５１はコントローラ２６から供給されるクロツクＣＬＫ１に基づいて発生したＰＮ符号Ｄ５０を４ビツト幅のバスを介してオフセツト発生器５２〜５５にそれぞれパラレルに供給する。
【００３６】
オフセツト発生器５２〜５５はコントローラ２６から４ビツト幅のバスを介してそれぞれ供給される制御データＤ５１〜Ｄ５４に基づいて位相を任意に設定できるようになされており、ＰＮ符号発生器５１から供給されるＰＮ符号Ｄ５０を基に位相が任意に異なる４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して１ビツトずつ出力するようになされている。
【００３７】
従つてＰＮ符号発生部２５は、４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して出力した後、コントローラ２６から次の制御データＤ５１〜Ｄ５４が供給されることにより、先程出力したＰＮ符号Ｄ２１〜Ｄ２４とは異なる位相を持つ４種類のＰＮ符号を同様に発生して出力する。
【００３８】
このようにＰＮ符号発生部２５は、コントローラ２６から供給される４ビツトの制御データＤ５１〜Ｄ５４により位相を任意に設定して出力し得るようになされている。
【００３９】
次にＰＮ符号発生器５１及びオフセツト発生器５２の回路構成について説明する。ここでオフセツト発生器５３〜５５についてはオフセツト発生器５２の回路構成と同一であるため省略する。
【００４０】
実際上図４に示すように、ＰＮ符号発生器５１は内部にＰＮ符号の周期（１５ビツト）に応じた４段の循環型のシフトレジスタＳＲ１〜ＳＲ４及び１個のエクスクルーシブオア回路ＥＸ４を有し、コントローラ２６から供給されるクロツク信号ＣＬＫ１に基づいて各シフトレジスタＳＲ１〜ＳＲ４に格納されている各データを順次隣（矢印方向）にシフトすると共にオフセツト発生器５２にそれぞれ出力する。
【００４１】
オフセツト発生器５２は内部に４段のアンド回路Ａ１〜Ａ４及び３段のエクスクルーシブオア回路ＥＸ１〜ＥＸ３を有し、ＰＮ符号発生器５１の各シフトレジスタＳＲ１〜ＳＲ４から供給されるデータを各アンド回路Ａ１〜Ａ４の一方の入力端に入力すると共に、他方の入力端には位相オフセツト量を決定する４ビツトの制御データＤ５１をコントローラ２６から入力する。
【００４２】
またオフセツト発生器５２は、各アンド回路Ａ１〜Ａ４のアンド出力をエクスクルーシブオア回路ＥＸ１〜ＥＸ３の一方又は他方の入力端に供給すると共に、エクスクルーシブオア回路ＥＸ３の出力をエクスクルーシブオア回路ＥＸ２の一方の入力端に出力し、エクスクルーシブオア回路ＥＸ２の出力をエクスクルーシブオア回路ＥＸ１の一方の入力端に出力し、当該エクスクルーシブオア回路ＥＸ１からの出力を最終的なＰＮ符号Ｄ２１の符号系列として出力するようになされている。
【００４３】
このように、ＰＮ符号発生部２５においてはＰＮ符号発生器５１の各シフトレジスタＳＲ１〜ＳＲ４から出力されるデータと、コントローラ２６から供給される制御データＤ５１とに基づいて、ビツト系列パターンが同一の符号系列でその位相が任意に設定されるＰＮ符号Ｄ２１をオフセツト発生器５２によつて発生して出力するようになされている。
【００４４】
例えば、図５においてはＰＮ符号発生器５１の各シフトレジスタＳＲ１〜ＳＲ４からオフセツト発生器５２に同時に出力される４ビツトのデータ列を表したものである。ＰＮ符号発生器５１はシフトレジスタＳＲ１〜ＳＲ４に（０、０、０、１）が初期値として入力されると、クロツクＣＬＫ１のタイミングで順次データを隣にシフトすると共に、オフセツト発生器５２にそれぞれ出力することにより、データ列がクロツクＣＬＫ１毎に（１、１、０、０）、（０、１、１、０）……と変化し、一周期（１５通り）までそれぞれ異なるデータ列が出力される。
【００４５】
従つてＰＮ符号発生部２５においては、ＰＮ符号発生器５１によつてこれらのデータ列が１５通りに変化すると共に、その変化に応じてオフセツト発生器５２のアンド回路Ａ１〜Ａ４及びエクスクルーシブオア回路ＥＸ１〜ＥＸ３によつて演算した演算結果を位相の任意に設定されたＰＮ符号Ｄ２１として１ビツトずつ出力する。
【００４６】
続いてＰＮ符号発生部２５においては、オフセツト発生器５２にコントローラ２６から次の制御データＤ５１が供給されると、当該制御データＤ５１に応じて位相が数ビツトだけオフセツトされたＰＮ符号Ｄ２１を出力する。このようにＰＮ符号発生部２５は、制御データＤ５１を任意に設定することにより、ＰＮ符号Ｄ２１の位相を任意に動かすことができる。
【００４７】
（３−３）動作及び効果
以上の構成において、同期捕捉装置１３はＰＮ符号発生部２５により位相のそれぞれ異なる４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生し、それぞれのＰＮ符号Ｄ２１〜Ｄ２４と受信データＤ１０とを乗算器２１〜２４、加算器２７〜３０及び加算値保持回路３１〜３４によつてそれぞれ並列的に乗算及び累積加算処理を行い、これらの累積加算結果Ｄ４１〜Ｄ４４を相関値としてメモリ３５にそれぞれ格納する。
【００４８】
これにより同期捕捉装置１３は送信側で用いられたＰＮ符号の位相情報Ｓ１１を検出する際に用いる相関値を従来に比べて４倍の速度で算出することができる。従つて同期捕捉装置１３は、送信側で用いられたＰＮ符号の位相情報Ｓ１１を従来に比べて１／４に短縮した時間で検出することができ、かくして受信装置１０全体としての処理時間を１／４にすることができる。
【００４９】
以上の構成によれば、受信装置１０は同期捕捉装置１３によつて位相がそれぞれ異なる４種類のＰＮ符号Ｄ２１〜Ｄ２４を同時に発生し、これらのＰＮ符号Ｄ２１〜Ｄ２４と受信データＤ１０との相関値をそれぞれ並列的に算出するようにしたことにより、同期検出に用いる相関値を４倍の速度で算出し得、かくして送信側で用いられたＰＮ符号の位相情報Ｓ１１を１／４に短縮した時間で検出することができる。
【００５０】
この結果、受信装置１０は同期獲得までの処理時間を短縮することにより、電源投入時から通話可能な状態になるまでの待ち時間が短くなると共に、消費電力を低減することができる。
【００５１】
（４）第２の実施の形態
（４−１）同期捕捉装置の構成
図２との対応部分に同一符号を付して示す図６において、６０は第２の実施の形態における同期捕捉装置を示し、第１の実施の形態における同期捕捉装置１３が４組の乗算器２１〜２４及び加算器２７〜３０によつて構成されていたのに対して、１組の乗算器６１及び加算器６２によつて構成されている。
【００５２】
ＰＮ符号発生部６３は、第１の実施の形態におけるＰＮ符号発生部２５と同様に送信側で用いられたＰＮ符号と同一ビツト系列パターンの符号系列で、かつそれぞれの位相が異なる４種類のＰＮ符号Ｄ７１〜Ｄ７４を同時に発生し、これらをセレクタ６４に出力する。
【００５３】
コントローラ６５はマイクロコンピユータでなり、セレクタ６４を制御することにより、図７に示すように乗算器６１が受信データＤ１０の１ビツトデータが次に変化するまでの期間（以下、これを１チツプと呼ぶ）内において４種類のＰＮ符号Ｄ７１〜Ｄ７４を順次選択して出力する。すなわちコントローラ６５は、１チツプを４分割し、最初の１／４チツプでＰＮ符号Ｄ７１の１ビツトを乗算器６１に出力し、２番目の１／４チツプでＰＮ符号Ｄ７２の１ビツトを乗算器６１に出力し、３番目の１／４チツプでＰＮ符号Ｄ７３の１ビツトを乗算器６１に出力し、最後の１／４チツプでＰＮ符号Ｄ７４の１ビツトを乗算器６１に出力する。
【００５４】
またコントローラ６５は、マルチプレクサ６６及び加算セレクタ６７を制御しており、ＰＮ符号Ｄ７１と受信データＤ１０との乗算結果Ｄ８１をマルチプレクサ６６によつて加算値保持回路３１に出力し、当該加算値保持回路３１からの加算値を最初の１／４チツプの間に加算セレクタ６７を介して加算器６２に供給する。
【００５５】
これによりコントローラ６５は、最初の１／４チツプの間に、乗算器６１による乗算結果Ｄ８１と加算値保持回路３１によつて１つ前に保持された加算値とを加算器６２によつて累積加算し、当該加算結果を加算値保持回路３１に保持するようになされている。
【００５６】
同様にコントローラ６５は、２番目の１／４チツプの間に、乗算器６１による乗算結果Ｄ８２と加算値保持回路３１によつて１つ前に保持された加算値とを加算器６２によつて累積加算し、当該加算結果を加算値保持回路３２に保持するようになされている。
【００５７】
またコントローラ６５は、３番目の１／４チツプの間及び最後の１／４チツプの間に同様の処理を繰り返すことにより、１チツプの間に受信データＤ１０と各位相ごとのＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加算処理を行う。これにより、同期捕捉装置６０は受信データＤ１０と各ＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加算処理を１チツプの間に見掛け上並列的に行つたことになる。
【００５８】
コントローラ６５は一周期分の乗算及び加算処理を終了すると加算値保持回路３１〜３４にそれぞれ保持された累積加算結果Ｄ９１〜Ｄ９４を相関値としてメモリ３５に格納すると共に、今まで保持していた累積加算データをクリアする。
【００５９】
そしてコントローラ６５は、メモリ３５にそれぞれ格納された各位相毎の相関値のうち所定の基準値を越える相関値を検出すると、当該相関値に対応するＰＮ符号の位相情報Ｓ１１を送信側において用いられたＰＮ符号の位相と判断し、これを後段の制御回路１５に出力する。
【００６０】
（４−２）ＰＮ符号発生部の構成
次に、ＰＮ符号発生部６３の構成を図８に示す。この図８に示すようにＰＮ符号発生部６３は、第１の実施の形態におけるＰＮ符号発生器５１及びオフセツト発生器５２と、３つの遅延素子７３〜７５とから構成されている。
【００６１】
第１の実施の形態と同様に、ＰＮ符号発生器５１はコントローラ６５から供給されるクロツクＣＬＫ１を基にＰＮ符号Ｄ５０を発生し、４ビツト幅のバスを介してオフセツト発生器５２に供給する。
【００６２】
オフセツト発生器５２は、コントローラ６５から４ビツト幅のバスを介して供給される制御データＤ５１に基づいて位相を任意に設定したＰＮ符号Ｄ２１を１ビツトずつ出力すると共に、遅延素子７３〜７５に順次供給する。これによりオフセツト発生器５２は、遅延素子７３〜７５を介して位相が１ビツトずつオフセツトされたＰＮ符号Ｄ２１〜Ｄ２４を１ビツトずつ同時に出力し得るようになされている。なおＰＮ符号発生器５１及びオフセツト発生器５２の回路構成については第１の実施の形態において示した図４と同様であるため、ここでは省略する。
【００６３】
（４−３）動作及び効果
以上の構成において、同期捕捉装置６０はＰＮ符号発生部６３により位相がそれぞれ異なる４種類のＰＮ符号Ｄ７１〜Ｄ７４を同時に発生し、セレクタ６４によつて１チツプを４分割したそれぞれの１／４チツプの間にＰＮ符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加算処理を行うようにしたことにより、１組の乗算器６１及び加算器６２によつて受信データＤ１０と４種類の位相を持つＰＮ符号Ｄ７１〜Ｄ７４との乗算結果Ｄ８１〜Ｄ８４を並列的に算出することができる。
【００６４】
このように同期捕捉装置６０は、１組の乗算器６１及び加算器６２によつて１チツプの間に受信データＤ１０と４種類の位相を持つＰＮ符号Ｄ７１〜Ｄ７４との乗算及び加算処理を行うようにしたことにより、第１の実施の形態における同期捕捉装置１３と同様にＰＮ符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加算処理を４組の乗算器及び加算器を用いて並列的に行つたときと同様に従来の４倍の速さで相関値を算出することができる。
【００６５】
従つて同期捕捉装置６０は、送信側で用いられたＰＮ符号の位相情報Ｓ１１を従来に比べて１／４に短縮した時間で検出することができ、かくして受信装置１０全体としての処理時間を１／４にすることができる。
【００６６】
また同期捕捉装置６０は、１組の乗算器６１及び加算器６２によつて相関値を従来の４倍の速さで算出できることにより、第１の実施の形態における同期捕捉装置１３に比べて回路構成をより簡素化及び小型化すると共に消費電力を低減することができる。
【００６７】
以上の構成によれば、受信装置１０は同期捕捉装置６０によつて１チツプの間に４種類のＰＮ符号Ｄ７１〜Ｄ７４と受信データＤ１０との乗算及び加算処理を行うようにしたことにより、同期検出に用いる相関値を４倍の速度で算出し得、かくして送信側で用いられたＰＮ符号の位相情報Ｓ１１を１／４に短縮した時間で検出できる。
【００６８】
この結果、受信装置１０は同期獲得までの処理時間を短縮することにより、電源投入時から通話可能な状態になるまでの待ち時間が短くなると共に、消費電力を低減することができる。
【００６９】
（５）他の実施の形態
なお上述の第１及び第２の実施の形態においては、ＰＮ符号発生部２５及び６３によつて位相がそれぞれ異なる４種類のＰＮ符号を発生するようにした場合について述べたが、本発明はこれに限らず、位相がそれぞれ異なるＰＮ符号をｎ種類同時に発生するようにしても良い。この場合、上述の第１及び第２の実施の形態と同様に相関値を算出するまでの処理時間を１／ｎに短縮することができる。
【００７０】
また上述の第１の実施の形態においては、ＰＮ符号発生部２５として図３に示すようなＰＮ符号発生器５１と４つのオフセツト発生器５２〜５５とからなる構成のものを用いるようにした場合について述べたが、本発明はこれに限らず、第２の実施の形態におけるＰＮ符号発生部６３のようにＰＮ符号発生器５１とオフセツト発生器５２と３つの遅延素子７３〜７５とからなる構成（図８）のものを用いるようにしても良い。
【００７１】
さらに上述の第２の実施の形態においては、ＰＮ符号発生部６３として図８に示すようなＰＮ符号発生器５１とオフセツト発生器５２と３つの遅延素子７３〜７５とからなる構成のものを用いるようにした場合について述べたが、本発明はこれに限らず、第１の実施の形態におけるＰＮ符号発生部２５のようにＰＮ符号発生器５１と４つのオフセツト発生器５２〜５５とからなる構成（図３）のものを用いるようにしても良い。
【００７２】
さらに上述の第１及び第２の実施の形態においては、一周期が１５ビツトのＰＮ符号を用いるようにした場合について述べたが、本発明はこれに限らず、さらに多くのビツト数を一周期とするＰＮ符号を用いた受信装置に本発明の同期捕捉装置１３及び６０を適用するようにしても良い。
【００７３】
さらに上述の第１及び第２の実施の形態においては、ＰＮ符号の一周期分全ての累積加算結果を相関値として算出するようにした場合について述べたが、本発明はこれに限らず、必ずしも一周期分全て乗算及び加算処理する必要はなく、コントローラ２６及び６５によつて受信データＤ１０の一周期のうちの上位所定の数ビツトのみ演算処理した累積加算結果を相関値として用いるようにしても良い。これにより、相関値を算出するまでの算出時間をさらに短縮することができる。
【００７４】
さらに上述の第１及び第２の実施の形態においては、位相検出手段としてのコントローラ２６及び６５によつて相関値が所定の基準値を越えた場合に当該相関値に対応するＰＮ符号の位相情報Ｓ１１を送信側において用いられたＰＮ符号の位相と同期したものとして検出するようにした場合について述べたが、本発明はこれに限らず、最大の相関値に対応するＰＮ符号の位相情報を送信側において用いられたＰＮ符号の位相として検出するようにしても良い。
【００７５】
さらに上述の第２の実施の形態においては、ＰＮ符号発生部６３において位相を１ビツトずつオフセツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して出力するようにした場合について述べたが、本発明はこれに限らず、遅延素子７３〜７５によるオフセツト量の設定を変更することにより数ビツト間隔ずつ位相をオフセツトしたＰＮ符号Ｄ２１〜Ｄ２４を同時に発生して出力するようにしても良い。
【００７６】
さらに上述の実施の形態においては、受信手段としてアンテナ１１及び高周波回路１２を用いて無線通信する場合の受信装置に本発明の同期捕捉装置１３及び６０を適用するようにした場合について述べたが、本発明はこれに限らず、無線通信による受信装置でなく有線通信による受信装置に適用するようにしても良い。
【００７７】
【発明の効果】
上述のように本発明によれば、第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子からなる簡易な構成によりそれぞれ位相の異なる複数の第２の疑似雑音符号を発生させ得ることに加え、第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号と第１の疑似雑音符号とを１組の乗算手段及び加算手段だけで見掛け上並列的に算出することができるため、簡易な構成でかつ短時間で相関値を算出し同期捕捉することができる疑似雑音符号の同期捕捉装置を実現できる。
【００７８】
また本発明によれば、第１の疑似雑音符号と同一ビツト系列パターンの符号系列を基準に１個のオフセツト発生器及び複数の遅延素子からなる簡易な構成によりそれぞれ位相の異なる複数の第２の疑似雑音符号を発生させ得ることに加え、第１の疑似雑音符号における１チツプ内を時分割したそれぞれのタイミングで複数の第２の疑似雑音符号と第１の疑似雑音符号とをそれぞれ並列的に算出し、その相関値の信号レベルに基づいて第１の疑似雑音符号の位相と同期した第２の疑似雑音符号を検出し、当該第２の疑似雑音符号に基づいて受信データを逆拡散することにより復調することができるため、簡易な構成でかつ短時間で受信データを復調することができる受信装置を実現できる。
【図面の簡単な説明】
【図１】本発明による受信装置の全体構成を示すブロツク図である。
【図２】本発明の第１の実施の形態における同期捕捉装置の構成を示すブロツク図である。
【図３】本発明の第１の実施の形態におけるＰＮ符号発生部の構成を示すブロツク図である。
【図４】本発明の第１の実施の形態におけるＰＮ符号発生器及びオフセツト発生器の構成を示す回路図である。
【図５】本発明の第１の実施の形態におけるＰＮ符号発生器のデータ列を示す略線図である。
【図６】本発明の第２の実施の形態における同期捕捉装置の構成を示すブロツク図である。
【図７】本発明の第２の実施の形態における時分割処理を示す略線図である。
【図８】本発明の第２の実施の形態におけるＰＮ符号発生部の構成を示すブロツク図である。
【図９】従来の同期捕捉装置の構成を示すブロツク図である。
【符号の説明】
１、１３、６０……同期捕捉装置、２、２１〜２４、６１……乗算器、３、２５、６３……ＰＮ符号発生部、４、２６、６５……コントローラ、５、２７〜３０、６２……加算器、６、３１〜３４……加算値保持回路、７、３５……メモリ、５１……ＰＮ符号発生器、５２〜５５……オフセツト発生器、６４……セレクタ。
【図１】
0003712156.tif 000002
【図２】
0003712156.tif 000003
【図３】
0003712156.tif 000004
【図４】
0003712156.tif 000005
【図５】
0003712156.tif 000006
【図６】
0003712156.tif 000007
【図７】
0003712156.tif 000008
【図８】
0003712156.tif 000009
【図９】
0003712156.tif 000010