(57)【特許請求の範囲】
【請求項１】
種類の異なる複数の内部抵抗がそれぞれ内蔵されるとともに、多ビットバスにそれぞれ接続された複数のプロセッサ及びコントロールＬＳＩと、
前記複数のプロセッサ及び前記コントロールＬＳＩからそれぞれ通知される前記多ビットバスへの接続に関する接続情報信号に応じて前記複数のプロセッサ及び前記コントロールＬＳＩのそれぞれの終端抵抗を決定し、前記複数のプロセッサ及び前記コントロールＬＳＩにそれぞれの前記複数の内部抵抗の中から１つの内部抵抗を選択することをそれぞれ指示する複数の終端抵抗制御信号をそれぞれ送信する終端抵抗制御部とを有し、
前記複数のプロセッサ及び前記コントロールＬＳＩは、前記終端抵抗制御信号に応じて前記１つの内部抵抗を前記終端抵抗としてそれぞれ選択する
ことを特徴とするマルチプロセッサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、終端抵抗自動変更技術に係り、特に、プロセッサとコントロールＬＳＩの中に種類の異なる複数の終端抵抗を持つことで、多ビットバスに接続されるプロセッサとコントロールＬＳＩの数に応じてプロセッサ及びコントロールＬＳＩ内部の終端抵抗を選ぶことができるマルチプロセッサ装置に関する。
【０００２】
【従来の技術】
複数の装置が接続される多ビットバスにおける終端抵抗のインピーダンスを自動的に変更する終端抵抗自動変更技術の従来技術としては、例えば、特開平１０−１３３７９２号公報に記載のものがある（第１従来技術）。上記第１従来技術は、インピーダンスの変更が可能な終端抵抗部と、バス上の異常検出信号により終端抵抗部のインピーダンスを制御するインピーダンスコントロール部とで構成されることを特徴とする終端抵抗のインピーダンスを自動的に変更する終端装置である。
【０００３】
第１従来技術によれば、複数の装置が接続される多ビットバスのシステムにおいて、多ビットバス上の信号の波形歪みで発生するパリティエラーなどの異常検出信号を使用し、終端装置のインピーダンスを自動的に変更することにより、バス上の信号の波形歪みをなくし、システムの誤動作を防止することができるといった効果が開示されている。
【０００４】
また、他の従来技術としては、例えば、特開平１０−１９８４７３号公報に記載のものがある（第２従来技術）。上記第２従来技術は、バス配線に接続される機能回路の数や種別が変更されても信号の波形歪みが発生せず、結果として、データ転送の高速化を図ることができるようになるバスシステムを提供することを目的とするものであって、バス配線の特性インピーダンスに対する影響度が互いに等しい複数の回路基板が挿抜されるバスシステムであって、バス配線と、バス配線の端に接続された終端用可変抵抗器と、終端用可変抵抗器の抵抗値を、当該バスシステムに装着された回路基板の数に応じて変更する制御回路とを備えている。
【０００５】
このような第２従来技術によれば、バス配線に接続される機能回路の数や種別が変更されても、それに合わせて終端抵抗の最適化がなされるため、従来の装置と比較して、バスを流れる信号の波形歪みが著しく減少できるといった効果が開示されている。また、信号の波形歪みを抑制できれば、データ転送を高速に行えるバスシステムの提供が可能となるといった効果が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来技術には以下に掲げる問題点があった。まず第１の問題点は、多ビットバスの信号波形の整形が難しいことである。その理由は、多ビットバス上に接続されるプロセッサとコントロールＬＳＩの数が一定でないために、多ビットバスのインピーダンスを一定にすることが難しいからである。
【０００７】
そして第２の問題点は、終端抵抗が基板上で広いエリアを必要とするため、小型・軽量化が難しいことである。その理由は、プロセッサとコントロールＬＳＩの外部に終端抵抗が設けられ、多ビットバスのビット数が多ければ多いほど基板上で終端抵抗が占める割合が大きいからである。
【０００８】
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、多ビットバスに接続されるプロセッサとコントロールＬＳＩの数に応じてプロセッサ及びコントロールＬＳＩ内部の終端抵抗を選ぶことができるマルチプロセッサ装置を提供する点にある。
【０００９】
【課題を解決するための手段】
この発明の請求項１記載の本発明の要旨は、種類の異なる複数の内部抵抗がそれぞれ内蔵されるとともに、多ビットバスにそれぞれ接続された複数のプロセッサ及びコントロールＬＳＩと、前記複数のプロセッサ及び前記コントロールＬＳＩからそれぞれ通知される前記多ビットバスへの接続に関する接続情報信号に応じて前記複数のプロセッサ及び前記コントロールＬＳＩのそれぞれの終端抵抗を決定し、前記複数のプロセッサ及び前記コントロールＬＳＩにそれぞれの前記複数の内部抵抗の中から１つの内部抵抗を選択することをそれぞれ指示する複数の終端抵抗制御信号をそれぞれ送信する終端抵抗制御部とを有し、前記複数のプロセッサ及び前記コントロールＬＳＩは、前記終端抵抗制御信号に応じて前記１つの内部抵抗を前記終端抵抗としてそれぞれ選択することを特徴とするマルチプロセッサ装置に存する。
【００１０】
【発明の実施の形態】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るマルチプロセッサ装置７０を説明するための機能ブロック図であって、プロセッサ数が３個の場合の終端抵抗を決定するケースを示している。図１において、１，２，３はプロセッサ、１１，１２，１３，２１，２２，２３，３１，３２，３３，６１，６２，６３は内部抵抗、５０は終端抵抗制御部、５１，５２，５３，５４は終端抵抗制御信号、５５は接続情報信号、６０はコントロールＬＳＩ（大規模集積回路）、７０は本実施の形態のマルチプロセッサ装置、１０１は多ビットバスを示している。
【００１１】
図１を参照すると、本実施の形態のマルチプロセッサ装置７０は、多ビットバス１０１に接続されたプロセッサ１，２，３と、多ビットバス１０１に接続されたコントロールＬＳＩ６０と、プロセッサ１，２，３及びコントロールＬＳＩ６０の内部に設けられている種類の異なる複数の終端抵抗を取り込むとともに、多ビットバス１０１に接続されるプロセッサ１，２，３及びコントロールＬＳＩ６０の数に応じて、プロセッサ１，２，３及びコントロールＬＳＩ６０内部の終端抵抗の有無、及び終端抵抗の値を選択できる終端抵抗制御部５０を中心にして構成されている。
【００１２】
多ビットバス１０１は、取り外し可能なプロセッサ１，２，３と、取り外し可能なコントロールＬＳＩ６０に接続されている。
【００１３】
プロセッサ１には内部抵抗１１，１２，１３が内蔵されている。プロセッサ２には内部抵抗２１，２２，２３が内蔵されている。プロセッサ３には内部抵抗３１，３２，３３が内蔵されている。そして、コントロールＬＳＩ６０には内部抵抗６１，６２，６３が内蔵されている。
【００１４】
本実施の形態のマルチプロセッサ装置７０では、プロセッサ１，２，３及びコントロールＬＳＩ６０の接続情報を接続情報信号５５として終端抵抗制御部５０へ通知する。終端抵抗制御部５０は、接続情報信号５５に応じて、プロセッサ１，２，３及びコントロールＬＳＩ６０の終端抵抗値を制御する。
【００１５】
プロセッサ１は、終端抵抗制御部５０からの終端抵抗制御信号５１を基に内部抵抗１１，１２，１３をスイッチして自己の終端抵抗値を制御する。
【００１６】
同様に、プロセッサ２は、終端抵抗制御部５０からの終端抵抗制御信号５２を基に内部抵抗２１，２２，２３をスイッチして自己の終端抵抗値を制御する。
【００１７】
同様に、プロセッサ３は、終端抵抗制御部５０からの終端抵抗制御信号５３を基に内部抵抗３１，３２，３３をスイッチして自己の終端抵抗値を制御する。
【００１８】
同様に、コントロールＬＳＩ６０は、終端抵抗制御部５０からの終端抵抗制御信号５４を基に内部抵抗６１，６２，６３をスイッチして自己の終端抵抗値を制御する。
【００１９】
次に、マルチプロセッサ装置７０の動作について説明する。本実施の形態の終端抵抗制御部５０は、図１に示すように、プロセッサ１，２，３及びコントロールＬＳＩ６０に対して終端抵抗制御信号５１，５２，５３，５４を介して内部抵抗１３，２３，３３，６３（図１中四角の枠で囲んである）を選択するように通知する機能を有している。
【００２０】
このため、終端抵抗制御部５０は、図１に示すように、３プロセッサ構成（プロセッサ１、プロセッサ２及びプロセッサ３の３プロセッサ構成）の場合、接続情報信号５５を参照して、多ビットバス１０１の接続情報を知ることにより、多ビットバス１０１に接続されたプロセッサ１，２，３、及びコントロールＬＳＩ６０の終端抵抗を決定する。その後に、プロセッサ１に内部抵抗１３の選択を指示する終端抵抗制御信号５１を送信する。これに応じて、プロセッサ１は内部抵抗１３を終端抵抗として選択する。同時に、プロセッサ２に内部抵抗２３の選択を指示する終端抵抗制御信号５２を送信する。これに応じて、プロセッサ２は内部抵抗２３を終端抵抗として選択する。同時に、プロセッサ３に内部抵抗３３の選択を指示する終端抵抗制御信号５３を送信する。これに応じて、プロセッサ３は内部抵抗３３を終端抵抗として選択する。同時に、コントロールＬＳＩ６０に内部抵抗６３の選択を指示する終端抵抗制御信号５４を送信する。これに応じて、コントロールＬＳＩ６０は内部抵抗６３を終端抵抗として選択する。
【００２１】
以上の結果、プロセッサ数が変更になっても大きく構成を変更することがなく、多ビットバス１０１のインピーダンスを一定に保つことができる。
【００２２】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係るマルチプロセッサ装置７０を説明するための機能ブロック図であって、プロセッサ数が２個の場合の終端抵抗を決定するケースを示している。プロセッサ数が図１とは異なるため、プロセッサ内部で終端される抵抗が図１とは異なっている。図２において、１，２はプロセッサ、１１，１２，１３，２１，２２，２３，６１，６２，６３は内部抵抗、５０は終端抵抗制御部、５１，５２，５４は終端抵抗制御信号、５５は接続情報信号、６０はコントロールＬＳＩ、７０は本実施の形態のマルチプロセッサ装置、１０１は多ビットバスを示している。
【００２３】
本実施の形態のマルチプロセッサ装置７０は、多ビットバス１０１に接続されたプロセッサ１，２と、多ビットバス１０１に接続されたコントロールＬＳＩ６０と、プロセッサ１，２及びコントロールＬＳＩ６０の内部に設けられている種類の異なる複数の終端抵抗を取り込むとともに、多ビットバス１０１に接続されるプロセッサ１，２及びコントロールＬＳＩ６０の数に応じて、プロセッサ１，２及びコントロールＬＳＩ６０内部の終端抵抗の有無、及び終端抵抗の値を選択できる終端抵抗制御部５０を中心にして構成されている。
【００２４】
多ビットバス１０１は、取り外し可能なプロセッサ１，２と、取り外し可能なコントロールＬＳＩ６０に接続されている。
【００２５】
プロセッサ１には内部抵抗１１，１２，１３が内蔵されている。プロセッサ２には内部抵抗２１，２２，２３が内蔵されている。そして、コントロールＬＳＩ６０には内部抵抗６１，６２，６３が内蔵されている。
【００２６】
本実施の形態のマルチプロセッサ装置７０では、プロセッサ１，２及びコントロールＬＳＩ６０の接続情報を接続情報信号５５として終端抵抗制御部５０へ通知する。終端抵抗制御部５０は、接続情報信号５５に応じて、プロセッサ１，２及びコントロールＬＳＩ６０の終端抵抗値を制御する。
【００２７】
プロセッサ１は、終端抵抗制御部５０からの終端抵抗制御信号５１を基に内部抵抗１１，１２，１３をスイッチして自己の終端抵抗値を制御する。
【００２８】
同様に、プロセッサ２は、終端抵抗制御部５０からの終端抵抗制御信号５２を基に内部抵抗２１，２２，２３をスイッチして自己の終端抵抗値を制御する。
【００２９】
同様に、コントロールＬＳＩ６０は、終端抵抗制御部５０からの終端抵抗制御信号５４を基に内部抵抗６１，６２，６３をスイッチして自己の終端抵抗値を制御する。
【００３０】
次に、マルチプロセッサ装置７０の動作について説明する。本実施の形態の終端抵抗制御部５０は、図２に示すように、プロセッサ１，２及びコントロールＬＳＩ６０に対して終端抵抗制御信号５１，５２，５４を介して内部抵抗１２，２２，６２（図２中四角の枠で囲んである）を選択するように通知する機能を有している。
【００３１】
このため、終端抵抗制御部５０は、図２に示すように、２プロセッサ構成（プロセッサ１及びプロセッサ２の２プロセッサ構成）の場合、接続情報信号５５を参照して、多ビットバス１０１の接続情報を知ることにより、多ビットバス１０１に接続されたプロセッサ１，２、及びコントロールＬＳＩ６０の終端抵抗を決定する。その後に、プロセッサ１に内部抵抗１２の選択を指示する終端抵抗制御信号５１を送信する。これに応じて、プロセッサ１は内部抵抗１２を終端抵抗として選択する。同時に、プロセッサ２に内部抵抗２２の選択を指示する終端抵抗制御信号５２を送信する。これに応じて、プロセッサ２は内部抵抗２２を終端抵抗として選択する。同時に、コントロールＬＳＩ６０に内部抵抗６２の選択を指示する終端抵抗制御信号５４を送信する。これに応じて、コントロールＬＳＩ６０は内部抵抗６２を終端抵抗として選択する。
【００３２】
以上の結果、プロセッサ数が変更になっても大きく構成を変更することがなく、多ビットバス１０１のインピーダンスを一定に保つことができる。
【００３３】
以上説明したように上記第１実施の形態及び第２実施の形態によれば、以下に掲げる効果を奏する。まず第１の効果は、プロセッサ１，２，３（またはプロセッサ１，２）とコントロールＬＳＩ６０の数によらず、多ビットバス１０１のインピーダンスを一定に保つことができ、その結果、プロセッサ１，２，３（またはプロセッサ１，２）とコントロールＬＳＩ６０の特性・性能向上を図ることができることである。その理由は、プロセッサ１，２，３（またはプロセッサ１，２）とコントロールＬＳＩ６０に種類の異なる複数の内部抵抗を内蔵させることにより、プロセッサ数に応じて終端抵抗の抵抗値を変更できるためである。
【００３４】
そして第２の効果は、高密度設計及び小型・軽量化が両立できることである。その理由は、プロセッサ１，２，３（またはプロセッサ１，２）とコントロールＬＳＩ６０に最適化された終端抵抗を内蔵することにより、基板上の抵抗が不要になるためである。
【００３５】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、上記各実施の形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。
【００３６】
【発明の効果】
本発明は以上のように構成されているので、以下に掲げる効果を奏する。まず第１の効果は、プロセッサとコントロールＬＳＩの数によらず、多ビットバスのインピーダンスを一定に保つことができ、その結果、プロセッサとコントロールＬＳＩの特性・性能向上を図ることができることである。その理由は、プロセッサとコントロールＬＳＩに種類の異なる複数の内部抵抗を内蔵させることにより、プロセッサ数に応じて終端抵抗の抵抗値を変更できるためである。
【００３７】
そして第２の効果は、高密度設計及び小型・軽量化が両立できることである。その理由は、プロセッサとコントロールＬＳＩに最適化された終端抵抗を内蔵することにより、基板上の抵抗が不要になるためである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るマルチプロセッサ装置を説明するための機能ブロック図である。
【図２】本発明の第２の実施の形態に係るマルチプロセッサ装置を説明するための機能ブロック図である。
【符号の説明】
１，２，３…プロセッサ
１１，１２，１３，２１，２２，２３，３１，３２，３３，６１，６２，６３…内部抵抗
５０…終端抵抗制御部
５１，５２，５３，５４…終端抵抗制御信号
５５…接続情報信号
６０…コントロールＬＳＩ
７０…マルチプロセッサ装置
１０１…多ビットバス
【図１】
0003709329.tif 000002
【図２】
0003709329.tif 000003