(57)【特許請求の範囲】
【請求項１】
供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、
互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、
ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、
前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、
前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、
前記デジタルデータ線による前記第一のスイッチ群の各スイッチ素子のオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、
前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第三のスイッチと、
前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、
前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路。
【請求項２】
前記制御手段は、前記第一のスイッチ群の各スイッチをオフとし、前記第三及び第四のスイッチをオンとする第一の動作状態に制御し、
この第一の動作状態において、これ等駆動トランジスタ及び飽和トランジスタを前記信号線からの電流を入力とする前記カレントミラー回路として動作させ、前記駆動トランジスタの各々に前記電流供給能力比に応じた電流を流せるようなゲート電圧を、これ等各トランジスタの共通ゲートに記憶せしめるようにしたことを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、
互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、
前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、
前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、
前記デジタルデータ線による前記第一のスイッチ群の各スイッチのオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、
前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第三のスイッチと、
前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、
前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路。
【請求項４】
前記制御手段は、前記第一のスイッチ群の各スイッチをオフとし、前記第三及び第四のスイッチをオンとする第一の動作状態に制御し、
この第一の動作状態において、前記駆動トランジスタを前記信号線からの電流を入力とするカレントミラー回路として動作させ、前記駆動トランジスタの各々に前記電流供給能力比に応じた電流を流せるようなゲート電圧を、これ等各トランジスタの共通ゲートに記憶せしめるようにしたことを特徴とする請求項３に記載の発光素子駆動回路。
【請求項５】
前記制御手段は、前記第三及び第四のスイッチをオフとし、前記第二のスイッチ群の各スイッチをオンとして前記第一のスイッチ群の各スイッチを前記デジタルデータ線によるオンオフ制御を可能とする第二の動作状態に制御し、
この第二の動作状態において、前記デジタルデータ線に前記発光素子の輝度の階調を決定するデジタルデータが印加されることで、前記発光素子に目的の階調に対応する前記発光素子の電流−輝度特性に合った電流を供給できるようにしたことを特徴とする請求項２または４に記載の発光素子駆動回路。
【請求項６】
前記第一のスイッチ群の各スイッチは自己保持機能を有しており、
前記制御手段は、前記第二のスイッチ群の各スイッチ、第三及び第四のスイッチをオフとして第三の動作状態に制御し、
この第三の動作状態において、前記第一のスイッチ群の各スイッチの自己保持機能により前記第二の動作状態で決定された目的の階調に対応する電流の供給を維持できるようにしたことを特徴とする請求項５に記載の発光素子駆動回路。
【請求項７】
前記制御手段は、前記第一の動作状態から前記第二の動作状態への移行時において、前記第三のスイッチを前記第四のスイッチよりも早くオフとすることを特徴とする請求項５または６に記載の発光素子駆動回路。
【請求項８】
供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、
互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、
ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、
前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、
前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、
前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、
前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第二のスイッチと、
前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、
前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路。
【請求項９】
前記制御手段は、前記第一のスイッチ群の各スイッチをオフとし、前記第二及び第三のスイッチをオンとする第一の動作状態に制御し、
この第一の動作状態において、これ等駆動トランジスタ及び飽和トランジスタを前記信号線からの電流を入力とする前記カレントミラー回路として動作させ、前記駆動トランジスタの各々に前記電流供給能力比に応じた電流を流せるようなゲート電圧を、これ等各トランジスタの共通ゲートに記憶せしめるようにしたことを特徴とする請求項８に記載の発光素子駆動回路。
【請求項１０】
供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、
互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、
前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、
前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、
前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、
前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第二のスイッチと、
前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、
前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路。
【請求項１１】
前記制御手段は、前記第一のスイッチ群の各スイッチをオフとし、前記第二及び第三のスイッチをオンとする第一の動作状態に制御し、
この第一の動作状態において、前記駆動トランジスタを前記信号線からの電流を入力とするカレントミラー回路として動作させ、前記駆動トランジスタの各々に前記電流供給能力比に応じた電流を流せるようなゲート電圧を、これ等各トランジスタの共通ゲートに記憶せしめると共に、前記デジタルデータ線に前記発光素子の輝度の階調を決定するデータを供給するようにしたことを特徴とする請求項１０に記載の発光素子駆動回路。
【請求項１２】
前記制御手段は前記第二及び第三のスイッチをオフとして第二の動作状態に制御し、
この第二の動作状態において、前記第一のスイッチ群の各スイッチが、前記ラッチの記憶した前記第一の動作状態で供給された前記階調を決定するデジタルデータによる制御されることで、前記発光素子に目的の階調に対応する前記発光素子の電流−輝度特性に合った電流を供給できることを特徴とする請求項９または１１に記載の発光素子駆動回路。
【請求項１３】
前記発光素子が表示する階調に変更がない場合には、前記デジタルデータ線に前記階調を決定するデジタルデータを供給せず、前記ラッチの記憶したデジタルデータにより前記第一のスイッチ群の各スイッチが制御されることで、前記発光素子に目的の階調に対応する前記発光素子の電流−輝度特性に合った電流を供給できることを特徴とする請求項１２記載の発光素子駆動回路。
【請求項１４】
前記制御手段は、前記第一の動作状態から前記第二の動作状態への移行時において、前記第二のスイッチを前記第三のスイッチよりも早くオフとすることを特徴とする請求項１２または１３に記載の発光素子駆動回路。
【請求項１５】
前記信号線には、常時、前記階調の最小値に対応した電流以外の一定電流が供給されていることを特徴とする請求項１〜１４いずれかに記載の発光素子駆動回路。
【請求項１６】
前記トランジスタ及びスイッチはポリシリコンＴＦＴ（Thin Film Transistor）であることを特徴とする請求項１〜１５いずれかに記載の発光素子駆動回路。
【請求項１７】
前記第三及び第四のスイッチは同極性のポリシリコンＴＦＴであることを特徴とする請求項１〜６いずれかに記載の発光素子駆動回路。
【請求項１８】
前記第二及び第三のスイッチは同極性のポリシリコンＴＦＴであることを特徴とする請求項８〜１３いずれかに記載の発光素子駆動回路。
【請求項１９】
供給電流に応じた輝度で発光する発光素子が複数個マトリックス状に配置されており、これ等発光素子のそれぞれ対応して設けられた請求項１〜１８いずれかに記載の発光素子駆動回路を含むことを特徴とする発光表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発光素子駆動回路及びそれを用いた発光表示装置に関し、特に供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路及びそれを用いた発光表示装置に関するものである。
【０００２】
【従来の技術】
供給される電流によって階調表示が可能な発光素子を複数個マトリックス状に配列して、これ等発光素子を制御信号により線順次走査（アクティブ表示）を行う発光表示装置がある。かかる発光表示装置においては、１画素毎に上記の発光素子を設け、これ等各発光素子にそれぞれ対応して駆動回路を配置するようになっている。
【０００３】
かかる発光表示装置において、階調制御を行う方法として、特開平１１−２８１４１９号公報に開示のものがある。当該公報において、従来例としてあげられている構成及び動作について、図１７及び図１９を参照しつつ説明する。図１７の回路構成は図１９に示した表示装置におけるＫ行Ｌ列目の１画素分の表示部の構成を示している。
【０００４】
この表示部は、信号線Ｌと、電源線Ｖと、接地線Ｇと、制御線Ｋと、ＴＦＴ１（Thin Film Transistor：薄膜トランジスタ）と、スイッチＳＷ１と、容量Ｃと、発光素子Ｐとにより構成されている。ＴＦＴ１は、ソース端が接地線Ｇに接続されており、スイッチＳＷ１は制御線Ｋにより制御されるものであり、ＴＦＴ１のゲート端と信号線Ｌとの間に設けられている。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間に設けられており、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの間に設けられている。
【０００５】
この回路の動作は以下の通りである。第Ｋラインが選択されて制御線Ｋに“Ｈ（ハイレベル）”の信号が印加されると、図１７中のスイッチＳＷ１はオン状態になる。この時、信号線Ｌには、目的の階調の輝度を得るために、発光素子Ｐの電流−輝度特性に応じた電流を供給するような電圧が印加され、この電圧がＴＦＴ１のゲート端子に印加される。この電圧が容量Ｃにより保持（記憶）されることで、第Ｋライン以外の別のラインが選択されてスイッチＳＷ１がオフになった場合も保持される。この動作により、発光素子Ｐは期待された階調の輝度を保持できるのである。
【０００６】
この図１７に示した回路の問題点は、ＴＦＴ１は一般にポリシリコンＴＦＴで作成されるのであるが、ポリシリコンＴＦＴはゲート電圧に対する電流能力のばらつきが大きいため、同じ電圧をゲートに印加しても発光素子ごとに供給される電流が異なってしまい、輝度も変わるため、表示装置として画質が低下する点である。
【０００７】
そこで、上記公報はかかる図１７の回路の問題点を改善したものであり、図１８にその回路例を示している。なお、図１８において、図１７と同等部分は同一符号にて示している。図１８においても、図１９におけるＫ行Ｌ列目の１画素分の表示部構成を示している。この表示部は、信号線Ｌ、電源線Ｖ、接地線Ｇ、制御線Ｋ、ＴＦＴ１，２、スイッチＳＷ１，２、容量Ｃ、発光素子Ｐにより構成されている。
【０００８】
ＴＦＴ１は、ソース端が接地されており、ＴＦＴ２は、ソース端が接地され、ゲート端−ドレイン端間がショートされており、スイッチＳＷ１は制御線Ｋにより制御され、信号線ＬとＴＦＴ２のドレイン端との間に設けられている。スイッチＳＷ２は制御線Ｋにより制御され、ＴＦＴ１，２のゲート端間に設けられている。容量ＣはＴＦＴ１のゲート端と接地線Ｇとの間にあり、発光素子ＰはＴＦＴ１のドレイン端と電源線Ｖとの間に設けられている。
【０００９】
この回路の動作は、以下の通りである。第Ｋラインが選択されて制御線Ｋに“Ｈ”の信号が印加されると、スイッチＳＷ１，２はオン状態になる。この時、信号線Ｌには、目的の階調の輝度を得るために、発光素子Ｐの電流−輝度特性に応じた電流を流す。この電流はＴＦＴ２のドレイン−ソース間に流れ、ＴＦＴ２はゲート−ドレイン端子がショートされているために、ゲート電圧はＴＦＴ２トランジスタが飽和領域で本電流を流すような電圧に設定される。ＴＦＴ１はＴＦＴ２とカレントミラー構成をしているため、ＴＦＴ２と同じ特性である場合、ＴＦＴ１にはＴＦＴ２と同じ電流、つまり信号線Ｌに流れる電流と同じ電流が流れて発光素子Ｐに供給される。
【００１０】
この後、第Ｋライン以外の別のラインが選択された場合でも、容量Ｃによりゲート電圧が保持（記憶）されることで、ＴＦＴ１は上記と同一の電流を発光素子Ｐに供給し、発光素子Ｐは期待された階調の輝度を保持できるのである。
【００１１】
上記例では、信号線Ｌに発光素子Ｐの電流−輝度特性に応じた電流を供給するのであるが、単一の画素ではなく、表示装置として、例えば６４階調の表示を実現するためには、列毎のばらつきなしに高精度の６４レベルの電流を供給しなければ、列毎の表示画質が低下する。つまり、多出力・多階調・高精度の電流供給回路を必要とする。
【００１２】
しかし、液晶表示装置向けに多出力・多階調・高精度の電圧を出力できる駆動回路（ドライバ）は考案されているが、電流を供給するような駆動回路はほとんど考案されておらず、また、集積回路上に実現するのが難しい。また、最も低い輝度に対応する暗表示での電流値は、明表示に比べ非常に小さい。そのため、暗表示の場合、明表示に比べ、信号線Ｌや表示素子Ｐの持つ容量負荷Ｃを充電するのに時間がかかり、電流を記憶する時間が増大する。従って、高精細表示では、１ラインの選択期間が短くなり、暗表示に対応する電流を記憶することができなくなることがある。
【００１３】
【発明が解決しようとする課題】
供給電流により輝度が決まるような発光素子を使用した表示装置において、第１の問題点は、ポリシリコンＴＦＴのゲート電圧によって変動する電流能力を利用して、ポリシリＴＦＴのゲート電圧に印加する電圧を調整することで、発光素子に供給する電流を決める方式の表示装置では、輝度にばらつきが現れやすい点である。その理由は、ポリシリコンＴＦＴの場合、ゲート電圧と電流能力がばらつきやすく、同じ電圧を印加しても発光表示素子に供給する電流が異なるためである。
【００１４】
第２の問題点は、電流供給駆動によって上記ばらつきを減らすことができるが、そのためには、多出力・多階調・高精度の電流供給する駆動回路が必要な点である。その理由は、多出力・多階調・高精度の電流供給する駆動回路は、現状ほとんど存在せず、集積回路上に実現するのが難しいためである。
【００１５】
第３の問題点は、電流供給駆動の場合、最も低い輝度を表示する場合には、最も低い値の電流値を供給する必要があるが、電流値が低いため、その電流値を記憶するのに必要な時間が長くなる点である。その理由は、特定の電流値を記憶する場合、その電流により配線の容量負荷や、ポリシリコンＴＦＴの持つ容量負荷を充電する必要があるが、その充電するスピードは、電流値に反比例するためである。
【００１６】
本発明の目的は、高精度な表示を可能とすると共に、動作の高速化、構成の簡易化、消費する電力の低下をも実現し得る発光素子駆動回路及びそれを用いた発光表示装置を提供することである。
【００１７】
【課題を解決するための手段】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチ素子からなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線による前記第一のスイッチ群の各スイッチのオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第三のスイッチと、前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００１８】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線による前記第一のスイッチ群の各スイッチのオンオフ制御を可能とするか否かを定める複数のスイッチからなる第二のスイッチ群と、前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第三のスイッチと、前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第四のスイッチと、前記第一〜第四のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００１９】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、ゲートとドレインとが短絡されて飽和動作を行い前記複数の駆動トランジスタと共にカレントミラー回路を構成する飽和トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、前記飽和トランジスタのゲートと前記駆動トランジスタのゲートとの間に設けられた第二のスイッチと、前記飽和トランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００２０】
本発明によれば、供給電流に応じた輝度で発光する発光素子を駆動する発光素子駆動回路であって、互いにゲートが共通接続され前記発光素子に電流を供給すべく所定の電流供給能力比を有する複数の駆動トランジスタと、前記駆動トランジスタの各ドレインと前記発光素子との間にそれぞれ設けられた複数のスイッチからなる第一のスイッチ群と、前記発光素子の輝度の階調を決定すべく前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のデジタルデータ線と、前記デジタルデータ線の各データをラッチして前記第一のスイッチ群の各スイッチのオンオフ制御をなす複数のラッチからなるラッチ群と、前記駆動トランジスタのうちの一つのトランジスタのゲートとドレインとの間に設けられた第二のスイッチと、前記一つのトランジスタのドレインとこのトランジスタの電流を定める信号線との間に設けられた第三のスイッチと、前記第一〜第三のスイッチのオンオフ制御をなす制御手段とを含むことを特徴とする発光素子駆動回路が得られる。
【００２１】
上記のように構成された本発明においては、ポリシリコンＴＦＴにばらつきが存在しても、画素ごとに電流を記憶するため、発光素子には精度の高い電流を供給することができ、高精度な発光表示装置を提供することができる。また、階調表示はデジタル信号により制御でき、供給する電流値は１種類のみであるため、装置全体、特に駆動回路（ドライバ）の構成も簡単になる。さらに、記憶する電流値を、階調表示に必要な最も小さな電流値である必要がなく、中間レベルや最大の電流値とすることが可能であり、また、常に一定の値なので変化分だけ充電すればよいため、負荷に充電する時間を短くすることができ、それに伴い電流を記憶する時間も短縮できる。さらにはまた、各画素にラッチ回路を設けることで、同一階調を表示する場合にはデジタルデータの書き込みをする必要がなくなるため、消費電力を少なくすることができる。
【００２２】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施の形態につき説明する。以下の全ての説明においては、輝度表示の階調度を“８＝２の３乗”とするが、一般的には、２のｎ乗の階調度に適用されることは明白である。
【００２３】
図１は本発明の第一の実施の形態を示す図である。本発明の実施の形態は、Ｋ行Ｌ列目の画素の表示部として、４個のＰ（チャネル）型ポリシリコン薄膜トランジスタPchTFT0 〜3 と、第一のスイッチ群ＳＷ1A〜3Aと、第二のスイッチ群ＳＷ1B〜3Bと、２個のスイッチＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐとを備える。また、図では、電圧保持用容量ＣをPchTFT1 〜3 のゲート端子と電源線Ｖとの間に備えるように示しているが、ＴＦＴ素子のゲート浮遊容量を当該容量Ｃとして用いても良く、別に容量を付加しても良い。
【００２４】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位とし、ドレイン端子には各々スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡されており、発光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御される。
【００２５】
発光素子Ｐの他の一端は接地線Ｇと接続されている。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。PchTFT0 はPchTFT1 〜3 のうち最も電流能力の大きなPchTFT3 と同じ電流供給能力を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース端子と同電位とし、ゲート端子とドレイン端子とは短絡されている。
【００２６】
スイッチＳＷ0Aは信号線ＬとPchTFT0 のドレイン端子との間に設けられており、制御線ＫＡにより制御される。スイッチＳＷ0BはPchTFT0 のゲート端子とPchTFT1 〜3 のゲート端子との間に設けられており、制御線ＫＡによって制御される。制御線ＫＡとＫＢとは制御部１により制御されるものとする。
【００２７】
図１に示した回路の動作を図２のタイミングチャートに従い説明する。ただし、各々のスイッチは制御信号が“Ｈ”の場合オン、“Ｌ（ローレベル）”の場合オフとする。
【００２８】
第一の動作状態である電流記憶期間では、制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の、例えば４階調目の電流が流れるようにする。この時、PchTFT0 のゲート電圧とドレイン電圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調目に対応する電流がPchTFT0 に流れるような電圧が加えられる。PchTFT0 とPchTFT1 〜3 とはカレントミラー回路構成であるために、PchTFT0 の電流に対し、１／４：１／２：１の電流を流すことができる状態になっている。
【００２９】
第二の動作状態である階調決定期間では、制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図３に示すように、表示したい階調に従って“Ｈ”又は“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。例えば、０階調を表示する場合には、データ線Ｄ0 〜Ｄ2 を“Ｌ”とすることで、発光素子Ｐに供給される電流は０、つまり０階調となる。２階調の表示には、Ｄ0 、Ｄ1 を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の３／４倍、つまり３階調目に対応する電流を発光素子Ｐに供給できる。また、７階調を表示する場合には、Ｄ0 〜Ｄ2 を“Ｈ”とすることで、４階調目の電流の７／４倍、つまり７階調目に対応する電流を発光素子Ｐに供給できる。
【００３０】
第三の動作状態である出力期間では、制御線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチＳＷ1A〜3Aは、自己保持機能を有するスイッチであるものとすると、階調決定時の状態を保持し、発光素子Ｐには階調決定時で選択された電流が供給されるため、発光素子Ｐは期待された階調にて発光を維持することになる。これ等スイッチＳＷ1A〜3Aとして、後述するように、ポリシリコンＴＦＴを使用すれば、そのゲート端には容量が形成されるので、この容量により自己保持が可能である。また、上記ポリシリコンＴＦＴのゲートと一定電位の間に適当な容量値を持つ容量を備えることで、前記ポリシリコンＴＦＴのゲート端に形成される容量を使用した場合よりもより安定な自己保持機能が実現できる。
【００３１】
なお、スイッチＳＷ1A〜3Aは、第一の動作状態の初期時において、制御部１によって強制的に自己保持機能がリセットされ、全てオフ状態にリセットされるものとする。
【００３２】
以上のような動作を行うことにより、隣接領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は最も低い階調により充電する時間よりも短時間ですみ、常に一定値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００３３】
次に、図１に示した第一の実施の形態における具体的な実施例を図４に示し、その動作タイミングチャートを図５に示す。本実施例は、第一のスイッチ群（ＳＷ1A〜ＳＷ3A）、第二のスイッチ群（ＳＷ1B〜ＳＷ3B）、２個のスイッチ（ＳＷ0A、ＳＷ0B）として、それぞれPch ポリシリコンＴＦＴを使用した（PchTFT1-2 〜3-2 、PchTFT1-3 〜3-3 、PchTFT0-2 、PchTFT0-3 ）ものである。本実施例では、PchTFTを用いているため、図１の回路例の動作タイミングチャート（図２参照）に対して、制御線の“Ｈ”、“Ｌ”が逆となっている。また、入力デジタルデータＤ0 〜Ｄ2 と階調度との関係を図６に示す。入力デジタルデータも上述のデータに対し“Ｈ”、“Ｌ”が逆となっている。動作の意味する内容は、先の例と同じである。
【００３４】
本発明の第一の実施の形態における他の具体的な実施例を図７に示し、その動作タイミングチャートを図８に示す。本実施例では、上述の実施例におけるスイッチングノイズの影響を最小限に抑えるために制御線を追加している。その他の構成要素は図４に示した実施例と同じである。本実施例では、３本の制御線ＫＡ、ＫＢ、ＫＣを備え、制御線ＫＡによりPchTFT0-2 のゲート電圧を制御し、制御線ＫＢによりPchTFT0-3 を制御し、制御線ＫＣによりPchTFT1-3 〜3-3 を制御する。これ等各制御線の制御は制御部１により行われる。
【００３５】
本実施例において、第一の動作状態である電流記憶期間は制御線ＫＣの立ち上げ、PchTFT0-3 をOFF 状態にすることにより終了し、その後制御線ＫＡを立ち上げ、PchTFT0-2 をOFF とする。その後の動作は上述の図４の実施例と同じである。
【００３６】
本実施例では、第一の動作状態の終了時において、制御線ＫＡはまだ“Ｌ”状態であり、PchTFT0-2 によるスイッチングノイズは、記憶される電流に影響を与えない。従って、本実施例において記憶される電流は、上述の図４の実施例と比べ精度を高くすることができる。
【００３７】
本発明の第一の実施の形態の具体的な更に他の実施例を図９に示す。本実施例は、第一の実施例でＰチャネルポリシリコンＴＦＴを使用した代わりに、ＮチャネルポリシリコンＴＦＴを備えたものである。従って、上述の図４の実施例にて、PchTFT0 〜3 の代わりに、NchTFT0 〜3 を備える。また、図４の実施例における電源線から接地線までの発光素子、第一のスイッチ群（ＳＷ1A〜3A）、NchTFT0 〜3 の順序が、本実施例では逆の順序となっている。本実施例における動作タイミングチャートを図１０に示す。スイッチ動作の意味するところは、第一の実施例と同じである。
【００３８】
また、図７の実施例のPchTFTの代わりに、同様に、NchTFTを用いて同じ機能を実現できる。この場合も、制御信号と入力デジタルデータは信号を反転し、“Ｈ”の代わりに“Ｌ”、“Ｌ”の代わりに“Ｈ”とすれば良いことになる。
【００３９】
本発明の第二の実施形態を図１１に示す。本例でも、Ｋ行Ｌ列目の画素の表示部として、３個のＰ型ポリシリコン薄膜トランジスタPchTFT0 〜n と、３個の第一のスイッチ群ＳＷ1A〜ＳＷ3Aと、３個の第二のスイッチ群ＳＷ1B〜ＳＷ3Bと、２個のスイッチＳＷ0A、ＳＷ0Bと、制御線ＫＡと、制御線ＫＢと、信号線Ｌと、３本のデータ線Ｄ0D〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐ、制御線を制御するための制御部１とを備える。ただし、電圧保持用容量ＣはPchTFT1 〜3 のゲート浮遊容量でも良く、またこれ等PchTFT1 〜3 のゲート端子と一定電位との間に、積極的に設ける場合がある。
【００４０】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位とし、ドレイン端子には各々スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡され、発光素子Ｐの一端に接続されており、スイッチＳＷ1A〜3Aは、各々制御線ＫＢによって制御されるスイッチＳＷ1B〜3Bを通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素子Ｐの他の一端は接地線Ｇと接続される。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。
【００４１】
スイッチＳＷ0Aは信号線ＬとPchTFT3 のドレイン端子との間に設けられており、制御線ＫＡにより制御される。スイッチＳＷ0BはPchTFT3 のゲート端子とドレイン端子との間に設けられており、制御線ＫＡによって制御される。
【００４２】
この回路の動作タイミングチャートを図１２に示す。ただし、各々のスイッチは制御信号が“Ｈ”の場合オン、“Ｌ”の場合オフとする。第一の動作状態である電流記憶期間では、制御線ＫＡと制御線ＫＢとを“Ｈ”とし、データ線Ｄ0 〜Ｄ2 を“Ｌ”とする。従って、スイッチＳＷ0A、ＳＷ0B、ＳＷ1B〜3Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の４階調目の電流が流れるようにする。この時、PchTFT3 は、ゲート−ドレイン間が短絡されているため飽和領域で動作し、４階調目に対応する電流が流れるような電圧がゲート端子に蓄積される。PchTFT1 〜3 のゲート電圧は短絡されているため同電位であり、PchTFT1 、2 はPchTFT3 に対しカレントミラー構成となっているため、PchTFT1 〜3 が流すことができる電流比は、４階調目の電流に対し、１／４：１／２：１となっている。
【００４３】
第二の動作状態である階調決定期間では、制御線ＫＡを“Ｌ”、制御線ＫＢを“Ｈ”とする。この時、スイッチＳＷ0A、ＳＷ0Bはオフ、スイッチＳＷ1B〜3Bはオンとなる。また、データ線Ｄ0 〜Ｄ2 は、図１３に示すように、表示したい階調に従って“Ｈ”又は“Ｌ”として、スイッチＳＷ1A〜3Aをオン／オフする。例えば、０階調を表示する場合には、Ｄ0 〜Ｄ2 を“Ｌ”とすることで、発光素子Ｐに供給する電流は０、つまり０階調となる。３階調の表示には、Ｄ0 、Ｄ1 を“Ｈ”、Ｄ2 を“Ｌ”とすることで、４階調目の電流の３／４倍つまり３階調目に対応する電流を発光素子Ｐに供給できる。７階調を表示する場合には、Ｄ0D〜Ｄ3 を“Ｈ”とすることで、４階調目の電流の７／４倍、つまり７階調目に対応する電流を発光素子Ｐに供給できる。
【００４４】
第三の動作状態である出力期間では、制御線ＫＡと制御線ＫＢを“Ｌ”とする。この時、スイッチＳＷ1A〜3Aは、図１の例と同様に、その自己保持機能により階調決定時の状態を保持し、発光素子Ｐには階調決定時で選択された電流が供給されるため、発光素子Ｐは期待された階調にて発光を維持するのである。
【００４５】
以上のような動作を行うことにより、隣接領域にあるPchTFT1 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は、最も低い階調により充電する時間よりも短時間ですみ、常に一定電流値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、この記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００４６】
本実施の形態は、上述の第一の実施の形態に比べ、ＴＦＴの数が少ない構成である。さらに、PchTFT3 は、信号線Ｌに流れる電流を記憶し、発光素子Ｐにそのまま供給するため、上述の第一の実施の形態に発光素子に供給する電流の精度も高くなるという特徴を持つ。また、本実施の形態において、上述の第一の実施の形態と同様に、上述した各具体的実施例に対応する実施例を実現できることは明白である。
【００４７】
本発明の第三の実施の形態を図１４に示す。Ｋ行Ｌ列目の画素の表示部として、４個のＰチャネルポリシリコン薄膜トランジスタPchTFT0 〜3 と、３個の第一のスイッチ群ＳＷ1A〜3Aと、３個のラッチＬ１〜Ｌ３と、２個のスイッチＳＷ0A、0Bと、制御線Ｋと、信号線Ｌと、３本のデータ線Ｄ0 〜Ｄ2 と、電源線Ｖと、接地線Ｇと、発光素子Ｐと、制御部１とを備える。ただし、電圧保持用容量Ｃをについては、上述した各実施の形態の場合と同様である。
【００４８】
図１５に本実施の形態で使用するラッチの例を示しており、３個のインバータと、ノアゲートと、スイッチとからなる周知の構成であり、その詳細は省略する。なお、図１５におるスイッチは制御線Ｋにより制御されるものとする。
【００４９】
PchTFT１〜3 は、全ゲート端子が共通接続されており、全ソース端子の電位も同電位であり、ドレイン端子には各スイッチＳＷ1A〜3Aの一端が接続されている。スイッチＳＷ1A〜3Aの他端は短絡されており、発光素子Ｐの一端に接続されている。スイッチＳＷ1A〜3Aは、制御線Ｋによって制御されるラッチＬ１〜Ｌ３を通して、データ線Ｄ0 〜Ｄ2 によって制御される。発光素子Ｐの他の一端は接地線Ｇと接続されている。また、PchTFT1 〜3 の各々の電流供給能力比は、発光素子Ｐの電流−輝度特性が一般に比例関係にあるため、１：２：４とする。
【００５０】
PchTFT0 は、PchTFT1 〜3 中最も電流能力の大きなPchTFT3 と同じ電流能力を持ち、PchTFT0 のソース端子はPchTFT1 〜3 のソース端子と同電位とされ、ゲート端子とドレイン端子は短絡されている。スイッチＳＷ0Aは信号線ＬとPchTFT0 のドレイン端子との間に設けられており、制御線Ｋにより制御される。スイッチＳＷ0BはTFT0のゲート端子とPchTFT1 〜3 のゲート端子との間に設けられおり、制御線Ｋによって制御される。
【００５１】
本実施の形態の動作タイミングチャートを図１６に示す。第一の動作状態である電流記憶＋階調決定期間では、制御線Ｋを“Ｈ”とする。従って、スイッチＳＷ0A、ＳＷ0Bはオン、スイッチＳＷ1A〜3Aはオフとなる。また、信号線Ｌには、発光素子Ｐの電流−輝度特性より、０〜７階調の内の４階調目の電流が流れるようにする。この時、PchTFT0 のゲート電圧とドレイン電圧、PchTFT1 〜3 のゲート電圧は同電位であり、４階調目に対応する電流がPchTFT0 に流れるような電圧が加えられる。
【００５２】
PchTFT0 とPchTFT1 〜3 とによりカレントミラーが構成されているため、PchTFT0 の電流に対し、１／４：１／２：１の電流を流すことができる状態になっている。一方、データ線Ｄ0 〜Ｄ2 は、表示したい階調に従って“Ｈ”又は“Ｌ”とし、ラッチＬ１〜Ｌ３に表示階調をラッチさせる。
【００５３】
第二の動作状態である出力期間では、制御線Ｋを“Ｌ”とする。この時、スイッチＳＷ0A、ＳＷ0BはOFF 、スイッチＳＷ1A〜3Aは、ラッチＬ１〜Ｌ３にラッチされた階調データに従ってオン／オフする。よって、発光素子Ｐには選択された電流が供給されるため、発光素子は期待された階調にて発光する。
【００５４】
以上のような動作を行うことにより、隣接領域にあるPchTFT0 〜PchTFT3 の特性ばらつきにしか影響されない精度の高い電流を、発光素子Ｐに供給することができるため、高精度な表示が可能となる。また、記憶される電流値は最も低い階調に対応する電流値に比べ十分高く、配線などの負荷を充電する時間は最も低い階調により充電する時間よりも短時間ですみ、常に一定値であるため、記憶動作が高速になり第一の動作状態の電流記憶期間を短縮できる。さらに、記憶される電流値は、単一レベルであり、階調制御はデジタル動作により行われるため、簡単な構成の駆動回路（ドライバ）により、画素部を制御できる。
【００５５】
また、本実施の形態では、ラッチＬ１〜Ｌ３を使用しているため、制御線の数が少なくてすむ。さらに、同じ階調を表示する場合には、デジタルデータを再度書き込む必要がなく、消費電力を少なくすることができる。
【００５６】
この図１４に示した実施の形態においても、上述した図４や図７のＴＦＴによるスイッチ構成や、また、図１１の構成にも同様に適用できることは明白である。その場合には、制御線が上述の例よりも少なく、消費電力を少なくすることができる。
【００５７】
上記の各実施の態様においては、信号線Ｌに流す電流としては、階調度０以外の電流であれば良く、最大電流や、他の階調に対応する電流でも動作を行うことが可能であるが、この場合の電流は、第一の実施の形態や第三の実施の形態におけるPchTFT0 の電流供給能力を記憶する電流に対応する電流とする。この時、電流を記憶するのに必要な時間が、最大の電流の場合に比べ、長くなる。ただし、信号線に流れる電流が小さくなるため、消費電力を少なくすることができる。
【００５８】
【発明の効果】
第１の効果は、電圧を印加して発光素子の輝度を制御する場合に比べ、高精度な階調表示ができる発光表示装置が可能な点である。その理由は、電流を記憶するようにすることで、隣接領域にあるポリシリコン薄膜トランジスタの特性ばらつきにしか影響されないためである。
【００５９】
第２の効果は、従来の電流駆動方法に比べ、発光表示装置全体の構成の簡易化が可能となる点である。その理由は、従来の電流駆動法においては、階調数分の高精度な電流値を各画素に供給する必要があった。本発明では、任意の一種類の電流値のみで良く、階調制御はデジタルデータで行うことができるため、発光表示装置、特に駆動回路（ドライバ）の構成が簡易化される。
【００６０】
第３の効果は、従来の電流駆動方法に比べ、高速に動作することができる発光表示装置が可能な点である。その理由は、従来の電流駆動法においては、すべての階調に対応する電流を記憶する必要があり、最低の電流値では、配線負荷などへの充電時間が長時間必要であった。本発明では、記憶する電流を前階調の内の中央レベルに設定することができるため、充電時間が短くてすみ、高速動作が可能となる。
【００６１】
第４の効果は、従来の駆動法よりも、消費電力の少ない発光表示装置が可能な点である。その理由は、階調制御をデジタル制御によって行うため、各画素にラッチを設けることで、同じ画素で同一階調を表示する場合には、再度デジタルデータを書き込む必要がないためである。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示す図である。
【図２】図２の動作タイミングチャートである。
【図３】図１の回路のデジタル階調データの例である。
【図４】図１の具体的な実施例を示す図である。
【図５】図４の動作タイミングチャートである。
【図６】図４の回路のデジタル階調データの例である。
【図７】図１の具体的な他の実施例を示す図である。
【図８】図７の動作タイミングチャートである。
【図９】図１の具体的な別の実施例を示す図である。
【図１０】図９の動作タイミングチャートである。
【図１１】本発明の第二の実施の形態を示す図である。
【図１２】図１１の動作タイミングチャートてある。
【図１３】図１１の回路のデジタル階調データ例である。
【図１４】本発明の第三の実施の形態を示す図である。
【図１５】図１４のラッチの例を示す図である。
【図１６】図１４の動作タイミングチャート
【図１７】従来の発光表示駆動装置の一例を示す図である。
【図１８】従来の発光表示駆動装置の他の例を示す図である。
【図１９】表示装置の概略図である。
【符号の説明】
１  制御部
Ｌ  信号線
Ｇ  接地線
ＫＡ，ＫＢ，ＫＣ  制御線
Ｐ  発光素子
Ｖ  電源線
Ｄ0 〜Ｄ2   デジタル階調データ
PchTFT0 〜PchTFT3 ，
PchTFT1-2 〜PchTFT3-2 ，
PchTFT1-3 〜PchTFT3-3   Ｐ型薄膜トランジスタ
NchTFT0 〜NchTFT  Ｎ型薄膜トランジスタ
Ｃ  容量
ＳＷ0A，ＳＷ0B，
ＳＷ1A〜ＳＷ3A，
ＳＷ1B〜ＳＷ3B  スイッチ
【図１】
0003656580.tif 000002
【図２】
0003656580.tif 000003
【図３】
0003656580.tif 000004
【図４】
0003656580.tif 000005
【図５】
0003656580.tif 000006
【図６】
0003656580.tif 000007
【図７】
0003656580.tif 000008
【図８】
0003656580.tif 000009
【図９】
0003656580.tif 000010
【図１０】
0003656580.tif 000011
【図１１】
0003656580.tif 000012
【図１２】
0003656580.tif 000013
【図１３】
0003656580.tif 000014
【図１４】
0003656580.tif 000015
【図１５】
0003656580.tif 000016
【図１６】
0003656580.tif 000017
【図１７】
0003656580.tif 000018
【図１８】
0003656580.tif 000019
【図１９】
0003656580.tif 000020