(57)【特許請求の範囲】
【請求項１】
半導体基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜に窒素イオンを注入することにより、前記シリコン酸化膜に窒素原子を導入する工程と、
前記シリコン酸化膜をエッチングすることにより、ゲート絶縁膜を形成する工程と、を含み、
前記窒素イオンを注入する工程は、前記シリコン酸化膜のエッチング後に形成される前記ゲート絶縁膜の表面付近に、前記窒素原子の分布のピークがくるように行われる、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に窒素原子が導入されたゲート絶縁膜を形成する工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図２（ａ）〜（ｃ）は、従来の半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、シリコン基板上に窒素原子が導入されたゲート絶縁膜を形成する工程を有するものである。
【０００３】
シリコン酸化膜にＮ原子を導入したゲート絶縁膜を用いることにより、Ｎ原子を導入していないシリコン酸化膜に比べてゲート絶縁膜の比誘電率を上げることができる。従って、同じ容量のゲート絶縁膜を作製する場合、Ｎ原子を導入したゲート絶縁膜は膜厚を厚くすることが可能となるので、ゲート電極からシリコン基板への不純物の染み出しを抑制するバリア性を高めることができるという利点がある。
【０００４】
以下、具体的なゲート絶縁膜の作製方法について説明する。
まず、図２（ａ）に示すように、シリコン基板１０１の表面上に熱酸化法により犠牲酸化膜１０２を形成する。次に、シリコン基板１０１の表面に犠牲酸化膜１０２を介してＮイオン１０３をイオン注入する。これにより、シリコン基板１０１の表面にＮ原子１０３ａが導入される。
【０００５】
この後、図２（ｂ）に示すように、犠牲酸化膜１０２を除去する。これにより、シリコン基板の表面が露出する。次に、図２（ｃ）に示すように、シリコン基板１０１の表面に熱酸化法によりゲート酸化膜１０４を形成する。このゲート酸化膜１０４にはＮ原子が導入されている。この後、ゲート電極及びソース／ドレイン領域の拡散層などを形成し、ＭＯＳトランジスタが完成される。
【０００６】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、犠牲酸化膜１０２を介してシリコン基板１０１の表面に直接Ｎイオンを打ち込むため、シリコン基板の表面にダメージが残る。このようにダメージが残っているシリコン基板１０１の表面にゲート酸化膜１０４を形成するため、ゲート酸化膜の膜質が低下する。特に、ゲート酸化膜１０４とシリコン基板１０１の界面にダメージが残ることにより、トランジスタ特性に影響を与え、トランジスタの品質低下の原因となる。
【０００７】
また、ゲート酸化膜１０４の膜厚は例えば３〜５ｎｍ程度と薄く形成することが望ましいので、シリコン基板１０１におけるＮ原子を導入する深さを制御することが困難である。つまり、ゲート酸化膜とシリコン基板の界面にダメージが残らないようにＮ原子を導入する深さを制御することは容易でない。従って、上記従来の半導体装置の製造方法では、ゲート酸化膜の膜質が低下しやすく、トランジスタの品質も低下しやすい。
【０００８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ゲート絶縁膜と半導体基板の界面に生じるダメージを低減し、ゲート絶縁膜の膜質を向上させる半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜に窒素イオンを注入することにより、前記シリコン酸化膜に窒素原子を導入する工程と、前記シリコン酸化膜をエッチングすることにより、ゲート絶縁膜を形成する工程と、を含み、前記窒素イオンを注入する工程は、前記シリコン酸化膜のエッチング後に形成される前記ゲート絶縁膜の表面付近に、前記窒素原子の分布のピークがくるように行われる。
【００１０】
上記半導体装置の製造方法によれば、最終的にゲート絶縁膜となる部分の表面付近にピークがくるようにシリコン酸化膜に窒素イオンをイオン注入しているため、窒素原子が半導体基板中に分布しにくく、ゲート絶縁膜と半導体基板の界面にダメージが生じることを抑制できる。そして、シリコン酸化膜の表面側からエッチングすることにより、シリコン酸化膜中のダメージを受けた部分を除去できるので、膜質の良いゲート絶縁膜を形成することができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施の形態について説明する。
図１（ａ），（ｂ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、シリコン基板上に窒素原子が導入されたゲート絶縁膜を形成する工程を有するものである。
【００１２】
まず、図１（ａ）に示すように、シリコン基板１の表面上に熱酸化法により最終的なゲート絶縁膜の膜厚の２倍〜１００倍程度の厚さ（例えば１０ｎｍ以上）のシリコン酸化膜２を形成する。
【００１３】
この後、シリコン酸化膜２にＮイオン３をイオン注入する。これにより、シリコン酸化膜２にＮ原子３ａが導入される。このイオン注入では、シリコン酸化膜２において最終的にゲート絶縁膜２ａとなる部分の表面付近にピークがくるようにする。これにより、ゲート絶縁膜とシリコン基板の界面に生じるイオン注入時のダメージを抑制することができる。
【００１４】
次に、図１（ｂ）に示すように、シリコン酸化膜２を表面側からエッチングする。この際のエッチングはウエットエッチングでもドライエッチングでも良い。これにより、シリコン酸化膜を所定の厚さ（例えば３〜５ｎｍ程度）にし、シリコン基板１の表面にはシリコン酸化膜からなるゲート絶縁膜２ａが形成される。このゲート絶縁膜２ａはシリコン酸化膜にＮ原子が導入されたものである。この後、ゲート電極及びソース／ドレイン領域の拡散層などを形成し、ＭＯＳトランジスタが完成される。
【００１５】
上記実施の形態によれば、最終的なゲート絶縁膜２ａの表面付近にピークがくるようにシリコン酸化膜２にＮイオン３をイオン注入しているため、Ｎ原子がシリコン基板中に分布しにくく、ゲート絶縁膜２ａとシリコン基板１の界面にダメージが生じることを抑制できる。そして、シリコン酸化膜２の表面側からエッチングすることにより、シリコン酸化膜２中のダメージを受けた部分を除去できるので、膜質の良いゲート絶縁膜２ａを形成することができる。従って、このようなゲート絶縁膜２ａを用いることにより、トランジスタの品質低下を防止することができる。
【００１６】
また、ゲート絶縁膜２ａより厚いシリコン酸化膜２にＮイオン３をイオン注入しているため、従来の半導体装置の製造方法のように犠牲酸化膜を介してシリコン基板の表面にＮイオンをイオン注入するのに比較してＮ原子を導入する深さの制御性を良くすることができる。従って、ゲート絶縁膜２ａとシリコン基板１の界面にダメージが生じることを抑制することが容易となる。従って、ゲート絶縁膜の膜質を向上させることができ、トランジスタの品質を向上させることができる。
【００１７】
また、本実施の形態では、シリコン酸化膜にＮ原子を導入したゲート絶縁膜２ａを用いているため、Ｎ原子を導入していないシリコン酸化膜に比べてゲート絶縁膜の比誘電率を上げることができる。このため、同じ容量のゲート絶縁膜を作製する場合、Ｎ原子を導入したゲート絶縁膜は膜厚を厚くすることが可能となるので、ゲート電極からシリコン基板への不純物の染み出しを抑制するバリア性を高めることができる。また、導入したＮ原子によってもバリア性が高められる。特に、Ｐ型ＭＯＳＦＥＴ(metal oxide semiconductor field effect transistor)については、ゲート電極からシリコン基板へのＢ原子の突き抜け現象を抑えることができる。従って、ＭＯＳＦＥＴの能力を高めることができる。
【００１８】
また、従来の半導体装置の製造方法では、犠牲酸化膜を形成し、Ｎイオンをイオン注入し、犠牲酸化膜を除去した後、ゲート酸化膜を形成している。これに対して、本実施の形態では、厚いシリコン酸化膜２を形成し、Ｎイオン３をイオン注入し、シリコン酸化膜２を表面側からエッチングしてゲート酸化膜２ａを形成している。従って、本実施の形態では、従来の半導体装置の製造方法に比べて工程を簡略化することができる。
【００１９】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態では、本発明をＭＯＳトランジスタに適用しているが、これに限定されるものではなく、他のトランジスタに本発明を適用することも可能であり、例えばフラッシュメモリにおけるフローティングゲートと半導体基板の間の絶縁膜やフローティングゲートとコントロールゲートの間に位置する絶縁膜に本発明を適用することも可能である。
【００２０】
また、上記実施の形態において、Ｎイオン３のイオン注入条件、シリコン酸化膜２の膜厚、ゲート絶縁膜２ａの膜厚などは、適宜適切な条件を採用して実施することが可能である。
【００２１】
【発明の効果】
以上説明したように本発明によれば、最終的にゲート絶縁膜となる部分の表面付近にピークがくるようにシリコン酸化膜に窒素イオンをイオン注入している。したがって、ゲート絶縁膜と半導体基板の界面に生じるダメージを低減し、ゲート絶縁膜の膜質を向上させることができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は、本発明の実施の形態による半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｃ）は、従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
１，１０１…シリコン基板
２…シリコン酸化膜
２ａ…ゲート絶縁膜
３，１０３…窒素イオン（Ｎイオン）
３ａ，１０３ａ…窒素原子（Ｎ原子）
１０２…犠牲酸化膜
１０４…ゲート酸化膜
【図１】
0003719380.tif 000002
【図２】
0003719380.tif 000003