(57)【特許請求の範囲】
【請求項１】
ｍビツト単位の画像データを送信するための画像データ送信方法であつて、
上記画像データの同期タイミングを設定させるための同期データを送信せずにｍビツトの上記画像データを送信する場合には、ｍビツトの上記画像データを変換することによりｎ（但しｎ＞ｍ）ビツトの変換後データを生成し、当該生成した変換後データを直列送信する第１のステツプと、
上記同期データとｍビツトの上記画像データとを送信する場合には、ｍビツトの上記画像データに対して上記同期データを示すｎ−ｍビツトの直列コードを付加することによりｎビツトの付加後データを生成し、当該生成した付加後データを直列送信する第２のステツプと
を有し、
上記第１のステツプでは、
ｍビツトのデータと、いかなる組み合わせで順次直列送信されても同一論理ビツトがｋ（但しｋ＜ｎ−ｍ）個以上連続しないように選択されたｎビツトのデータとを対応付けてなる変換表に基づいて、ｍビツトの上記画像データを変換することによりｎビツトの上記変換後データを生成し、
上記第２のステツプでは、
ｍビツトの上記画像データに対して、上記同一論理ビツトがｋ個以上連続した特定ビツト列を含む上記直列コードを付加することにより、ｎビツトの上記付加後データを生成する
ことを特徴とする画像データ送信方法。
【請求項２】
上記変換表は、
上記ｍビツトのデータと上記ｎビツトのデータとをそれぞれ分割して対応付けている
ことを特徴とする請求項１に記載の画像データ送信方法。
【請求項３】
上記直列コードは、直列化された上記画像データの前に対して付加される
ことを特徴とする請求項１に記載の画像データ送信方法。
【請求項４】
上記同期データは、垂直同期データ及び水平同期データである
ことを特徴とする請求項１に記載の画像データ送信方法。
【請求項５】
ｍビツト単位の画像データを受信するための画像データ受信方法であつて、
伝送路を介して直列受信したｎ（但しｎ＞ｍ）ビツトの受信データから、上記画像データの同期タイミングを設定させるための同期データを示すｎ−ｍビツトの直列コードを検出する第１のステツプと、
上記第１のステツプによつてｎビツトの上記受信データから上記直列コードを検出した場合には、上記同期タイミングを設定すると共にｎビツトの上記受信データから上記直列コードを除くことによりｍビツトの上記画像データを得る第２のステツプと、
上記第１のステツプによつてｎビツトの上記受信データから上記直列コードを検出しない場合には、ｎビツトの上記受信データを変換することによりｍビツトの上記画像データを得る第３のステツプと
を有し、
上記第１のステツプでは、
ｎビツトの上記受信データから、同一論理ビツトがｋ（但しｋ＜ｎ−ｍ）個以上連続した特定ビツト列が含まれる上記直列コード中の上記特定ビツト列を検出することにより上記直列コードを検出し、
上記第３のステツプでは、
いかなる組み合わせで順次直列送信されても上記同一論理ビツトがｋ個以上連続しないように選択されたｎビツトのデータと、ｍビツトのデータとを対応付けてなる変換表に基づいて、ｎビツトの上記受信データを変換することによりｍビツトの上記画像データを得る
ことを特徴とする画像データ受信方法。
【請求項６】
上記変換表は、
上記ｍビツトのデータと上記ｎビツトのデータとをそれぞれ分割して対応付けている
ことを特徴とする請求項５に記載の画像データ受信方法。
【請求項７】
上記直列コードが検出された上記受信データは、直列化された上記画像データの前に対して上記直列コードが付加されてなる
ことを特徴とする請求項５に記載の画像データ受信方法。
【請求項８】
上記同期データは、垂直同期データ及び水平同期データである
ことを特徴とする請求項５に記載の画像データ受信方法。
【発明の詳細な説明】
【０００１】
【目次】
以下の順序で本発明を説明する。
発明の属する技術分野
従来の技術（図６及び図７）
発明が解決しようとする課題（図８及び図９）
課題を解決するための手段（図５）
発明の実施の形態（図１〜図５）
（１）実施例の構成
（１−１）画像表示システムの構成
（１−２）画像データ変換の規則
（２）実施例の動作
（３）実施例の効果
（４）他の実施例
発明の効果
【０００２】
【発明の属する技術分野】
本発明は画像データ送信方法及び画像データ受信方法に関し、例えばコンピユータで処理する画像を表示する液晶表示装置に代表されるデジタル制御の表示装置に画像データを伝送する際に適用し得る。
【０００３】
【従来の技術】
図６に示すように、この種の液晶表示装置１は、一般に、コンピユータで処理するデジタルの３原色画像データＳ１〜Ｓ６をそれぞれの原色毎にアナログ化した画像信号Ｓ１０〜Ｓ１２が伝送される。液晶表示装置１は、この画像信号Ｓ１０〜Ｓ１２をアナログデジタルコンバータ５〜７によつてデジタルの画像データＳ１３〜Ｓ１８に戻してリアルタイムで画像の表示状態を制御している。
【０００４】
この方法は、表示画素数及び階調の増加に応じて高速、多ビツトのアナログデジタルコンバータが必要になるため、液晶表示装置の製造コストが増大するという欠点があつた。このため、図７に示すように、コンピユータ内で並列に処理されている画像データＳ２１〜Ｓ２６を並列で液晶表示装置１０に伝送する方法が一部で採用されている。
【０００５】
【発明が解決しようとする課題】
ところで、図８に示すように、複数の芯線を束ねた伝送ケーブル１３で画像データＳ２７〜Ｓ３２を並列に伝送する場合は、伝送された画像データＳ２７〜Ｓ３２間の相互干渉によつてスキユー（同期ずれ）やクロストークが発生する。このため、伝送ケーブル１３の伝送容量及び伝送距離が制限されると共に、伝送ケーブル１３やコネクタが大型化するという問題があつた。
これを避けるため、画像データを直列化して伝送することが考えられる。この方法によれば、画像データのスキユーやクロストークを排除して画像データを伝送することができる。
【０００６】
ところが、図９（Ｂ）に示すように、従来の直列化では、１枚の画像のそれぞれの画素(0,0) 〜(X,Y) の画像データを単純にあるビツト数で１ワードとなる直列の画像データに変換していた。因みに、図９（Ａ）に示すように、１枚の画像は、水平及び垂直方向にそれぞれＸ個及びＹ個の画素で構成されている。
この変換方法では、ヘツダと呼ばれる制御データを画像データに付加して、受信した直列の画像データを再び画素毎の画像データに戻すときのワード同期を確立する必要があつた。
【０００７】
ところが、このヘツダの１ワードは、画像データの１ワードを構成するビツト数と異なるビツト数で構成されていた。このため、液晶表示装置内の画像制御回路は、直列の画像データからワード長さが異なるヘツダを識別して取り出す必要があるため、複雑な構成となるという欠点がある。
【０００８】
この方法では、ヘツドを取り出すとき画像データが中断され、安定して受信できないという問題があつた。さらにデジタルの画像データを並列に伝送する方法でも、画像データを伝送するケーブルに加えて、垂直同期データ及び水平同期データを伝送するそれぞれ専用のケーブルが別個に必要であるため、コネクタや伝送ケーブルが大きくなつて取扱いが煩雑になるという欠点があつた。
【０００９】
本発明は以上の点を考慮してなされたもので、画像データの送受信を中断させずに画像データ及び同期データを１つの伝送路によつて送受信し得る画像データ送信方法及び画像データ受信方法を提案しようとするものである。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、ｍビツト単位の画像データを送信するための画像データ送信方法であつて、画像データの同期タイミングを設定させるための同期データを送信せずにｍビツトの画像データを送信する場合には、ｍビツトの画像データを変換することによりｎ（但しｎ＞ｍ）ビツトの変換後データを生成し、当該生成した変換後データを直列送信する第１のステツプと、同期データとｍビツトの画像データとを送信する場合には、ｍビツトの画像データに対して同期データを示すｎ−ｍビツトの直列コードを付加することによりｎビツトの付加後データを生成し、当該生成した付加後データを直列送信する第２のステツプとを有し、第１のステツプでは、ｍビツトのデータと、いかなる組み合わせで順次直列送信されても同一論理ビツトがｋ（但しｋ＜ｎ−ｍ）個以上連続しないように選択されたｎビツトのデータとを対応付けてなる変換表に基づいて、ｍビツトの画像データを変換することによりｎビツトの変換後データを生成し、第２のステツプでは、ｍビツトの画像データに対して、同一論理ビツトがｋ個以上連続した特定ビツト列を含む直列コードを付加することにより、ｎビツトの付加後データを生成するようにした。
【００１１】
また本発明においては、ｍビツト単位の画像データを受信するための画像データ受信方法であつて、伝送路を介して直列受信したｎ（但しｎ＞ｍ）ビツトの受信データから、画像データの同期タイミングを設定させるための同期データを示すｎ−ｍビツトの直列コードを検出する第１のステツプと、第１のステツプによつてｎビツトの受信データから直列コードを検出した場合、同期タイミングを設定すると共にｎビツトの受信データから直列コードを除くことによりｍビツトの画像データを得る第２のステツプと、第１のステツプによつてｎビツトの受信データから直列コードを検出しない場合、ｎビツトの受信データを変換することによりｍビツトの画像データを得る第３のステツプとを有し、第１のステツプでは、ｎビツトの受信データから、同一論理ビツトがｋ（但しｋ＜ｎ−ｍ）個以上連続した特定ビツト列が含まれる直列コード中の特定ビツト列を検出することにより直列コードを検出し、第３のステツプでは、いかなる組み合わせで順次直列送信されても同一論理ビツトがｋ個以上連続しないように選択されたｎビツトのデータと、ｍビツトのデータとを対応付けてなる変換表に基づいて、ｎビツトの受信データを変換することによりｍビツトの画像データを得るようにした。
【００１２】
この結果、送信側から直列送信されるｎビツトのデータには常に画像データが含まれる。これにより受信側は、送信側から直列受信したｎビツトのデータから常に画像データを得ることができる。
【００１３】
【発明の実施の形態】
以下図面について、本発明の一実施例を詳述する。
【００１４】
（１）実施例の構成
（１−１）画像表示システムの構成
図１は全体として画像表示システム２０を示し、本体２１においてデータクロツクＳ４０とｍビツト並列の画像データＳ４１〜Ｓ５７とこれの同期データＳ５８及びＳ５９とを時分割多重によつて重畳してｎビツト直列のデータコードＳ６０を生成する。画像表示システム２０は、このデータコードＳ６０を１本の伝送路としての伝送ケーブル２２を介して液晶表示装置２３に与えて、データコードＳ６０をデータブロツクＳ６１とｍビツト並列の画像データＳ６２〜Ｓ７８とこれの同期データＳ７９及びＳ８０とに戻す。
これにより、画像表示システム２０は、本体２１において並列処理している画像を液晶表示装置２３の画像表示部２４上に表示する際の表示状態を画素毎の画像データを途切れさせずにリアルタイムで制御する。
【００１５】
本体２１は、マイクロコンピユータ（図示せず）で制御され、外部より与えられた画像データをビデオＲＡＭ（図示せず）に展開している。本体２１は、ビデオＲＡＭ上の画素毎のｍビツト並列の画像データをそれぞれのビツトでなる画像データＳ４０〜Ｓ５７によつて、集積回路構成の符号化回路２５に与える。これにより、本体２１は、符号化回路２５において画素毎のｍビツトをｍ＜ｎであるｎビツトコードに変換して、それぞれのｎビツトコードで１ワードを構成したデータコードＳ６０を生成させる。
【００１６】
但し、同期データＳ５８及びＳ５９を伝送するとき、本体２１は、符号化回路２５において同期データＳ５８及びＳ５９を、ｋ＜ｎ−ｍとして同一論理ビツトがｋ個連続した特定ビツト列を含むｎ−ｍビツトコードに符号化する。またこのとき本体２１は、画素の画像データの符号化を停止させる。続いて、本体２１は、符号化回路２５において同期データＳ５８又はＳ５９を示すｎ−ｍビツトコードを、符号化しなかつたｍビツトの画像データの先頭に付加して、他のワードと同一のｎビツトでワードを構成する。
【００１７】
液晶表示装置２３は、集積回路構成の復号化回路２６において直列のデータコードＳ６０から同期データを得て、この同期データに基づいたタイミングでデータコードＳ６０をｎビツト毎に区切つてそれぞれのワードを弁別する。データコードＳ６０の全てのワードがｎビツトで構成されていることにより、復号化回路２６内のワードを弁別する回路を簡易に構成することができる。液晶表示装置２３は、復号化回路２６においてそれぞれのワードをｎビツトコードからｍビツトに戻し、ｍビツトのそれぞれのビツトでなる並列の画像データＳ６１〜Ｓ７８を画像制御回路２７に与える。
【００１８】
但し、ワードの先頭側のｎ−ｍビツトから同一論理ビツトがｋ個連続した特定ビツト列を復号化回路２６において検出すると、液晶表示装置２３は同期データを得たと判断する。これにより、液晶表示装置２３は、特定ビツト列に応じて垂直同期データＳ７９や水平同期データＳ８０を復号化回路２６において生成して、画像制御回路２７に与える。
【００１９】
続いて、液晶表示装置２３は、特定ビツト列を含むｎ−ｍビツトコードを除いたｍビツトを復号化回路２６において復号することなく画像制御回路２７に与える。これにより、液晶表示装置２３は、途切れないｍビツト並列の画素データＳ６１〜Ｓ７８のタイミングを画像制御回路２７において垂直同期データＳ７９や水平同期データＳ８０によつて制御して、画像を画像表示部２４に表示させる。
【００２０】
復号化回路２６は、例えばｋが５である場合、図２に示す同期データ検出回路２８を有し、直列のデータコードＳ６０をこの同期データ検出回路２８に与えて、同一論理ビツトが５個連続した特定ビツト列を検出する。同期データ検出回路２８は、データコードＳ６０を４つのＤフリツプフロツプ２９〜３２で順次遅延させて１クロツク期間〜４クロツク期間遅延させた遅延画像データＳ８１〜Ｓ８４を生成する。
【００２１】
同期データ検出回路２８は、現在のデータコードＳ６０と遅延画像データＳ８１〜Ｓ８４とをアンド回路３３及びナンド回路３４に条件入力として与える。
同期データ検出回路２８は、４入力アンド回路３３及び４入力ナンド回路３４のそれぞれの出力Ｓ８５及びＳ８６をオア回路３５に条件入力として与える。これにより、同期データ検出回路２８は、データコードＳ６０の論理「１」が５個連続した特定ビツト列と、論理「０」が５個連続した特定ビツト列とを検出することができる。
【００２２】
（１−２）画像データ変換の規則
本体２１は、符号化回路２５においてｍビツトをｎビツトコードに変換する際に、所定の変換表を使用して、データコードＳ６０が以下に示す第１〜第４の条件を満たすよう変換している。液晶表示装置２３は、この所定の変換表を使用して、データコードＳ６０のそれぞれのワードのｎビツトコードをｍビツトに逆変換する。
【００２３】
この所定の変換表は、ｍビツトをｎビツトコードに変換したときのｎビツトコードの全ての組合せにおいて同一論理ビツトの最大連続数ｊがｊ＜ｋを満たすようにｎビツトの任意の論理配列のみが採用されている。またこの所定の変換表によつて任意のｍビツトと任意のｎビツトコードとが重複しないよう対応付けられる。
【００２４】
符号化回路２５は、第１〜第４の条件に加えて、上述したように、直列のデータコードＳ６０のそれぞれのワードを常にｎビツトで構成すると共に、全てのワードに画素データを含ませて画素データの伝送を途切れさせないように処理している。
【００２５】
第１の条件は、直列のデータコードＳ６０からクロツクを抽出し易くするため、データコードＳ６０が多量のデータ遷移を含んでいることである。第２の条件は、データコードＳ６０の論理「１」及び論理「０」の比が同等又はこれに近いことである。第３の条件は、データコードＳ６０のｎビツトコードをｍビツトに戻すときのそれぞれのワードの区切りを検出できる性質をデータコードＳ６０が有することである。第４の条件は、直列化のため冗長ビツトを元データに付加する場合、付加ビツト数が元データに比して少ないことである。
【００２６】
第１の条件は、電圧が昇降を繰り返す直列のデータコードＳ６０から直列データの論理「０」と論理「１」とを切り出すタイミング信号、即ちクロツクを復号化回路２６において抽出するために必要である。復号化回路２６は、クロツクをＰＬＬ（Phase Locked Loop ）回路やＳＡＷフイルタ共振等で抽出する。ところが、データ遷移が少ないと、ＰＬＬ回路は離調し易くなり、フイルタの出力は低下する。このためデータ遷移は、４〜５ビツト毎に１回以上発生することが望ましい。
【００２７】
例えば、撮像対象を撮像して得たいわゆる生の画像データでは、黒色を表示画面全面に表示した完全な黒色画像に対応した画像データが有り得るため、データ遷移が極端に少なくなることがある。このため、並列の画像データを直列に変換するとき、元の画像データは一般に何らかのデータ列に変換（コーデイング）されてデータ遷移が増やされる。
【００２８】
データ遷移を増やす際には、一般にスクランブルやｍビツトｎビツト変換が使用される。前者は、疑似乱数発生回路を用いて、同一論理ビツトが長時間継続するデータが発生することを確率的に阻止する方法である。後者は、ｍビツトの元データをある規則に従つてｎビツトのデータに変換することによつて、データ遷移を強制的に発生させる方法である。受信側においては、これらの逆変換によつて元データを再生する。
上述したように、符号化回路２５は、後者を採用している。
【００２９】
第２の条件は、直列データを高い伝送レートで伝送する過程で発生する信号波形の歪みや減衰に対して、受信マージンを確保する、即ち直流レベルを容易に再生するための条件である。この第２の条件を満たすには、論理「１」と論理「０」との比が１：７〜７：１以内であることが望ましい。
【００３０】
第３の条件は、送信側において、ある時点の画素データとして１つのセツトであつた多ビツトのデータ（ワード）を受信側において１つのセツトとして切り出すタイミングを検出するための条件である。この第３の条件を満たすには、一般に直列データのどこかに直列データの他の部分には絶対に存在しない、又は極めて稀にしか存在しない特定ビツト列を含むデータ列いわゆるヘツダが挿入される。この直列コードとしてのヘツダによつて、ワードを切り出すタイミングを送信側から受信側に伝送することができる。上述したように、符号化回路２５は、同一論理ビツトがｋ個連続した特定ビツト列を含むｎ−ｍビツトコードをヘツダとして挿入して同期タイミングを伝える。
【００３１】
第４の条件は、上述した第３の条件を満たす目的で付加されるビツト、例えばｍビツトｎビツト変換で増えるビツトやヘツダのビツトが元データに比して少量であるということである。この第４の条件は、直列データの伝送レートが過度に上昇することを抑えて、直列伝送ハードウエアの負担を軽くするための条件であり、元データの1.4 倍を越えないことが望ましい。
【００３２】
（２）実施例の動作
以上の構成において、液晶表示装置２３の表示画面の横及び縦の画素数がそれぞれ1024及び768 であるとし、画素毎に赤色、緑色及び青色のそれぞれの階調を６ビツトで表示して６×３＝18ビツト分の262,144 色を表示するとする。また表示速度は80〔画面／秒〕であるとし、同期データが垂直同期データ及び水平同期データで構成されるとする。この表示を実現する際、本体２１は、80〔画面／秒〕×1024〔列〕×768 〔行〕≒62.9×106 〔個／秒〕の画素の画像データを画像制御回路２７に与える必要がある。
【００３３】
このとき図３に示すように、本体２１は、１枚の画像毎に走査線上の最初の画素(0,0) から最後の画素(1023,767)までの画素毎の18ビツトの画像データを独立に、又は水平同期データや垂直同期データと共に、同期データの論理レベルに応じた異なる手順に従つて24ビツトデータコードに変換して伝送する。
【００３４】
まず水平同期データ及び垂直同期データが論理「０」レベルである（以下、これを同期データが不活性であるという）ときを説明する。このとき、本体２１は、符号化回路２５において画素毎の18ビツト画像データを３ビツト毎に区分し、それぞれの３ビツトを図４で示す符号化変換表としての変換表ＴＢＬ１に従つて対応付けて４ビツトコードに変換する。
【００３５】
続いて、本体２１は、18ビツトに対応して得た６つの４ビツトコードを順次直列に並べて24ビツトコードのワードを生成する。これにより、画素毎の画像データは18ビツトから24ビツトに変換されたことになる。ここで、ｍ＝18、ｎ＝24であり、これは、ｍ＜ｎを満たしている。
因みに、変換表ＴＢＬ１上の４ビツトコード「００１０」、「００１１」、「０１０１」、「０１１０」、「１００１」、「１０１０」、「１０１１」及び「１１００」は、任意の３ビツトデータとそれぞれ対応付けて良い。
【００３６】
次に、水平同期データ又は垂直同期データが１である（以下、これを同期データが活性であるという）ときを説明する。図３に示すように、このときは、水平同期データだけが論理「１」である状態と、水平同期データ及び垂直同期データが同時に論理「１」である状態とが存在する。
【００３７】
同期データが活性であるとき、本体２１は、符号化回路２５においてｎ−ｍ＝６ビツトコードでなるヘツダの後に、18ビツト画素データを順次並べて24ビツトコードを生成する。水平同期データだけが論理「１」であるとき、本体２１は、符号化回路２５においてヘツダをビツト列「１０００００」で構成する。また両方の同期データが論理「１」であるとき、本体２１は、符号化回路２５においてヘツダをビツト列「０１１１１１」で構成する。
【００３８】
これにより、ヘツダには論理「０」又は論理「１」が５個連続した特定ビツト列が含まれていることになる。従つて、ｋ＝５となり、これは、ｋ＜ｎ−ｍを満たしている。このようにして図５に示すように、本体２１は、18ビツト画像データをヘツダと共に全て24ビツトコードに変換して順次連結し、画素毎の画像データが途切れない直列のデータコードＳ６０を生成する。
【００３９】
次に、図５に示す直列のデータコードＳ６０が、上述した第１の条件〜第４の条件を満たしていることを説明する。まず、直列のデータコードＳ６０を構成する1024ワードのうち、同期データが不活性であるときに対応したワードが圧倒的な比率（1023／1024）を占めることが分かる。図４に示した変換表ＴＢＬ１では、４ビツトコードのデータ遷移が少なくとも１回発生している。これにより、直列のデータコードＳ６０は、全体として最低25％の確率でデータ遷移を発生させてクロツクを容易に抽出することができ、第１の条件を満足させている。
【００４０】
また変換表ＴＢＬ１の４ビツトコードで最も論理「１」又は論理「０」に偏つたコードでも論理「１」と論理「０」との比は１：３である。これにより、画像データが特定の４ビツトコードに全て変換されても、論理「１」と論理「０」との比は１：３〜３：１に限定される。従つて、データコードＳ６０は、直流レベルを容易に再生することができ、第２の条件を満足させている。
【００４１】
次に、変換表ＴＢＬ１上の４ビツトコードは、いずれをどの順序で組合せて直列に並べても論理「１」がｋ＝５個以上連続することも、論理「０」がｋ＝５個以上連続することも無い。これにより、24ビツトコードの先頭６ビツトから論理「１」又は論理「０」が５個連続した特定ビツト列を検出したとき、液晶表示装置２３は、ヘツダが挿入されて同期データが活性であるタイミングを伝送されたと判断することができる。
【００４２】
従つて、液晶表示装置２３は、画素の画像データを中断することなく、このヘツダを、直列のデータコードＳ６０の１ワード＝24ビツトの区切りを認識してｎビツト直列コードをｍビツト並列の画像データＳ６１〜Ｓ７８に戻すためのワード同期を確立する基準として使用することができる。また液晶表示装置２３は、ヘツダを受信しているときも画素の画像データを中断することがないことにより、画素の画像データを常に安定して受信することができる。
伝送中に画像データが途切れても、液晶表示装置２３は、特定ビツト列を検出することによつて、新しい水平走査線の同期タイミングを容易に得ることができる。従つて、データコードＳ６０は、第３の条件を満足させている。
【００４３】
また、データコードＳ６０のワード長さが全て同一であることにより、ヘツダのワードと画像データのワードとを別個にカウントする必要がなく、ワードをカウントする回路を簡易に構成することができる。
【００４４】
因みに、同期データが活性であるとき、ヘツダに続いて、変換されていない18ビツトの画像データが伝送される。この18ビツトの画像データによつて、偶然論理「１」が５個以上連続したり、論理「０」が５個以上連続することがあり得る。このため、同期データ検出回路２８においてヘツダ内の特定ビツト列を一度検出した後、少なくとも次のワードに切り換わる迄、同期データ検出回路２８の検出機能を停止して、同期データが活性であるタイミングの誤検出を防止することができる。
【００４５】
最後に、データコードＳ６０は、画素毎のデータが元の画像データに比して６ビツト増加している。このときのデータコードＳ６０の伝送レートは、62.9×106 ×24＝1.51×109 ビツト／秒となる。一方、元の画像データの伝送レートは、62.9×106 ×18＝1.13×109 〔ビツト／秒〕となる。データコードＳ６０と元の画像データとの伝送レートの比は1.33となり、元データの1.4 倍を越えない。この比は、ハードウエアの負担の観点から、実際上、許容される。これにより、データコードＳ６０は第４の条件を満足させている。
【００４６】
（３）実施例の効果
以上の構成によれば、ｎ＞ｍ及びｋ＜ｎ−ｍとして、同期データを送信しないときは、画素毎のｍビツトの画像データを、いかなる組み合わせで順次直列に送信しても同一論理ビツトがｋ個以上連続しないｎビツトコードＳ６０に変換してこれを直列に送信し、同期データを送信するときは、画素のｍビツトの画像データをコード化しないで直接直列に並べ、これに同一論理ビツトがｋ個連続した特定ビツト列を含むｎ−ｍビツトを直列に並べたヘツダを付加することにより、並列の画像データの送受信を中断させずに並列の画像データ及び同期データを１つの伝送ケーブル２２によつて送受信することができる。
【００４７】
また液晶表示装置２３への画像データの伝送距離を並列デジタルやアナログで伝送する場合に比して一段と大きくすることができる。
さらに低コストで小さなコネクタと、１本だけであることによる一段と大きな柔軟性に富んだ伝送ケーブルとによつて画像データを伝送することができる。
【００４８】
（４）他の実施例
なお上述の実施例においては、ｍ＝18、ｎ＝24、ｋ＝５及びｊ＝４とする場合について述べたが、本発明はこれに限らず、ｎ、ｍ、ｋ及びｊをｎ＞ｍ、ｋ＜ｎ−ｍ及びｊ＜ｋとなる条件下で任意の数に設定しても良い。
【００４９】
また上述の実施例においては、18ビツトから24ビツトコードに変換する際、３ビツトから４ビツトコードに変換し、この４ビツトコードを組合せで24ビツトコードを得る場合について述べたが、本発明はこれに限らず、任意の数のビツトコードを組合せて目的のビツト数のコードを得る場合にも適用できる。
【００５０】
さらに上述の実施例においては、液晶表示装置を使用する場合について述べたが、本発明はこれに限らず、画像をデジタル信号で制御する任意の画像表示装置、例えばプラズマデイスプレイを使用する場合にも適用できる。
【００５１】
さらに上述の実施例においては、直列のデータコードＳ６０を伝送ケーブル１３によつて伝送する場合について述べたが、本発明はこれに限らず、直列化した画像データを電波や赤外線で伝送する場合にも適用できる。
【００５２】
【発明の効果】
上述のように本発明によれば、送信側から直列送信されるｎビツトのデータには常に画像データが含まれるので、これにより受信側は送信側から直列受信したｎビツトのデータから常に画像データを得ることができ、かくして画像データを安定して受信することができる画像データ送信方法及び画像データ受信方法を実現することができる。
【図面の簡単な説明】
【図１】本発明による画像データ送信方法及び画像データ受信方法の一実施例による画像表示システムの構成を示す略線的ブロツク図である。
【図２】同期データ検出回路の説明に供する接続図である。
【図３】画素毎の並列画像データ及び同期データのタイミングを示すタイミング図である。
【図４】３ビツトデータと４ビツトコードとを対応付けた変換表を示す図表である。
【図５】直列画像データのデータ配列を示す略線図である。
【図６】従来の画像データ伝送方法を示す略線図である。
【図７】従来の画像データ伝送方法を示す略線図である。
【図８】並列伝送によるスキユー及びクロストークを示す波形図である。
【図９】画素配置及び従来の直列化による画像データの配列を示す略線図である。
【符号の説明】
１、１０……液晶表示装置、２〜４……デジタルアナログコンバータ、５〜７……アナログデジタルコンバータ、８、１１、２７……画像制御回路、９、１２、２４……画像表示部、１３、２２……伝送ケーブル、２０……画像表示システム、２１……本体、２３……液晶表示装置、２５……符号化回路、２６……復号化回路、２８……同期データ検出回路、２９〜３２……Ｄフリツプフロツプ、３３……アンド回路、３４……ナンド回路、３５……オア回路。
【図１】
0003661890.tif 000002
【図２】
0003661890.tif 000003
【図３】
0003661890.tif 000004
【図４】
0003661890.tif 000005
【図５】
0003661890.tif 000006
【図６】
0003661890.tif 000007
【図７】
0003661890.tif 000008
【図８】
0003661890.tif 000009
【図９】
0003661890.tif 000010