(57)【特許請求の範囲】
【請求項１】
複数のインク室を並べたインクジェットヘッドと、このヘッドの各インク室にそれぞれ対応した最大ｎビットの階調印字データを受信する受信手段と、この受信手段が受信した印字データをセレクト入力するデコード手段と、複数の通電信号を入力する手段と、この入力手段が入力する複数の通電信号の中から前記デコード手段のデコード結果によって１つの通電信号を決定する手段と、ビット数ｍ（ｍ＜ｎ）によって印字データの受信経路を変更する受信経路変更手段とを備え、
前記ｍビット階調印字データを受信した時、前記受信経路変更手段は前記インク室に対応する受信手段に当該インク室の印字データ及びその周辺のインク室の印字データが入るようにし、当該インク室の印字データとその周辺のインク室の印字データによって複数の通電信号から一つの通電信号を決定することを特徴とするインクジェットヘッド駆動装置。
【請求項２】
受信手段は、最大ｎビットのパラレル印字データとして取込む多段構成のｎビットパラレルシフトレジスタで構成され、受信経路変更手段は、ｍ（１≦ｍ≦ｎ）ビットのシリアル印字データをｍビット毎にシリアルパラレル変換する変換手段と、この変換手段が変換したパラレル印字データをｍビット単位で前記多段構成のｎビットパラレルシフトレジスタに転送する手段で構成したことを特徴とする請求項１記載のインクジェットヘッド駆動装置。
【請求項３】
１ラインの印字が終了し、次の１ラインの印字のために多段構成のｎビットパラレルシフトレジスタがパラレル印字データを新たに取込んだ時に、前記ｎビットパラレルシフトレジスタ内に前回のパラレル印字データが残らないようにダミーデータを付加したことを特徴とする請求項２記載のインクジェットヘッド駆動装置。
【請求項４】
受信手段は、最大ｎビットのシリアル印字データとして取込むｎ段のシフトレジスタの多段構成からなり、受信経路変更手段は、受信する印字データの階調数がｍ（１≦ｍ≦ｎ）ビットの場合には、ｍビットのシリアル印字データをシフトした後、さらに前記ｎ段のシフトレジスタ内の後段にシフトするとともに次段のｎ段のシフトレジスタに転送する手段で構成したことを特徴とする請求項１記載のインクジェットヘッド駆動装置。
【請求項５】
１ラインの印字が終了し、次の１ラインの印字のために多段構成のシフトレジスタがシリアル印字データを新たに取込んだ時に、ｎ段のシフトレジスタ内に前回の印字データが残らないようにダミーデータを付加したことを特徴とする請求項４記載のインクジェットヘッド駆動装置。
【請求項６】
前記インクジェットヘッドは、隣接したインク室が互いに同時にインク吐出ができない構成であり、かつ、同時にインク吐出ができるインク室グループにおいて複数の通電信号から１つの通電信号を選択して各インク室を駆動する時、グループ内における当該インク室の周囲のインク室の印字データを参照することを特徴とする請求項１乃至５のいずれか１記載のインクジェットヘッド駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シリアル印字データを受信し、この受信した印字データによって通電信号を選択し、この通電信号によりインク室を駆動する駆動波形を発生して階調印字を行うインクジェットヘッド駆動装置に関する。
【０００２】
【従来の技術】
複数のインク室を並べたインクジェットヘッドを使用したインクジェットプリンタは、例えば、電気−機械変換素子を使用してインク室内に振動を与え、この振動によりインク室内に圧力変化を起こしてインク吐出口からインクを吐出させて印字を行う構成になっている。このようなインクジェットプリンタでは隣接したあるいは近接したインク室が同時に振動する場合には相互干渉が生じ、その結果インク室が単独で振動する場合とは異なる圧力変化が生じ、インク室からのインク吐出量が変化して印字品質が一定にならないなどの問題があった。
【０００３】
このようなことから、例えば、特開昭６２−１１６１５４号公報では、各インク室を駆動する駆動信号を隣接するインク室の駆動回路に抵抗器を介して与える構成とし、あるインク室を駆動信号で駆動する場合に隣接したインク室も同時に駆動される場合には自己の駆動信号と隣接したインク室の駆動信号を減算回路に入力し、この減算回路で隣接するインク室の駆動量に応じて発生する干渉圧力に見合う分の電圧を減算して補正した駆動パルスによりインク室を駆動する構成にして対処していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した公報のものは、常に隣接したインク室のみを干渉の対象とするものであり、しかも、補正量が抵抗器により一義的に決まるものであり、周囲のインク室からの干渉による精度の高い補正ができなかった。特に、インクジェットヘッドを使用して階調印字を行う場合のようにインクの吐出量に高い精度が要求される場合には補正が不十分であった。
【０００５】
そこで各請求項記載の発明は、周囲のインク室からの干渉の度合いをこれらインク室に対応する印字データから適格に捕らえてインク室を駆動する駆動波形の修正を行うことにより、精度の高いインク吐出量の補正ができ、これにより印字品質を十分に高めることができるインクジェットヘッド駆動装置を提供する。
【０００６】
【課題を解決するための手段】
請求項１記載の発明は、複数のインク室を並べたインクジェットヘッドと、このヘッドの各インク室にそれぞれ対応した最大ｎビットの階調印字データを受信する受信手段と、この受信手段が受信した印字データをセレクト入力するデコード手段と、複数の通電信号を入力する手段と、この入力手段が入力する複数の通電信号の中からデコード手段のデコード結果によって１つの通電信号を決定する手段と、ビット数ｍ（ｍ＜ｎ）によって印字データの受信経路を変更する受信経路変更手段とを備え、ｍビット階調印字データを受信した時、受信経路変更手段は前記インク室に対応する受信手段に当該インク室の印字データ及びその周辺のインク室の印字データが入るようにし、当該インク室の印字データとその周辺のインク室の印字データによって複数の通電信号から一つの通電信号を決定することにある。
【００１０】
請求項２記載の発明は、請求項１記載のインクジェットヘッド駆動装置において、受信手段は、最大ｎビットのパラレル印字データとして取込む多段構成のｎビットパラレルシフトレジスタで構成され、受信経路変更手段は、ｍ（１≦ｍ≦ｎ）ビットのシリアル印字データをｍビット毎にシリアルパラレル変換する変換手段と、この変換手段が変換したパラレル印字データをｍビット単位で多段構成のｎビットパラレルシフトレジスタに転送する手段で構成したことにある。
【００１１】
請求項３記載の発明は、請求項２記載のインクジェットヘッド駆動装置において、１ラインの印字が終了し、次の１ラインの印字のために多段構成のｎビットパラレルシフトレジスタがパラレル印字データを新たに取込んだ時に、ｎビットパラレルシフトレジスタ内に前回のパラレル印字データが残らないようにダミーデータを付加したことにある。
【００１２】
請求項４記載の発明は、請求項１記載のインクジェットヘッド駆動装置において、受信手段は、最大ｎビットのシリアル印字データとして取込むｎ段のシフトレジスタの多段構成からなり、受信経路変更手段は、受信する印字データの階調数がｍ（１≦ｍ≦ｎ）ビットの場合には、ｍビットのシリアル印字データをシフトした後、さらにｎ段のシフトレジスタ内の後段にシフトするとともに次段のｎ段のシフトレジスタに転送する手段で構成したことにある。
【００１３】
請求項５記載の発明は、請求項４記載のインクジェットヘッド駆動装置において、１ラインの印字が終了し、次の１ラインの印字のために多段構成のシフトレジスタがシリアル印字データを新たに取込んだ時に、ｎ段のシフトレジスタ内に前回の印字データが残らないようにダミーデータを付加したことにある。
【００１４】
請求項６記載の発明は、請求項１乃至５のいずれか１記載のインクジェットヘッド駆動装置において、インクジェットヘッドは、隣接したインク室が互いに同時にインク吐出ができない構成であり、かつ、同時にインク吐出ができるインク室グループにおいて複数の通電信号から１つの通電信号を選択して各インク室を駆動する時、グループ内における当該インク室の周囲のインク室の印字データを参照することにある。
【００１５】
【発明の実施の形態】
本発明の実施の形態を図面を参照して説明する。
（第１の実施の形態）
この実施の形態は、図１に示すように、受信手段として、各画素１ビットからなるシリアル印字データＳＩを取込むｋ段のシフトレジスタ１1，１2，１3，…，１k-1，１kからなるシフトレジスタ装置２を設け、このシフトレジスタ装置２の各シフトレジスタ１1〜１kにより１ラインの印字データをシフトクロックＳＦＣＫに同期して順次シフトしつつ取込むようになっている。なお、各シフトレジスタ１1〜１kはリセット信号ＲＳＴによりリセットされるようになっている。
【００１６】
前記シフトレジスタ装置２の各シフトレジスタ１1〜１kに１ラインの印字データが取込まれると、ラッチ信号ＬＴＮによりラッチ回路３にラッチするようになっている。
【００１７】
また、ｋ個のインク室を並べたインクジェットヘッドの各インク室を駆動する駆動波形を出力する出力ピンＯＵＴ1〜ＯＵＴkを設け、デコード手段と選択手段を備えたｋ個の通電信号選択回路４1，４2，４3，…，４k-1，４kからそれぞれヘッドドライバ５1，５2，５3，…，５k-1，５kに選択した通電信号を出力し、前記各ヘッドドライバ５1〜５kから各出力ピンＯＵＴ1〜ＯＵＴkに駆動波形を出力するようになっている。
【００１８】
すなわち、前記各通電信号選択回路４1〜４kは、３個の入力端子ＩＮ1，ＩＮ2，ＩＮ3を設け、入力端子ＩＮ2に駆動する当該インク室に対応したｊビット、すなわち、１ビットの印字データを入力している。そして、入力端子ＩＮ1には隣接する前段側のインク室に対応した１ビットの印字データを入力し、入力端子ＩＮ3には隣接する後段側のインク室に対応した１ビットの印字データを入力している。すなわち、入力端子ＩＮ1、ＩＮ3には当該インク室の周辺のインク室のｋビット、すなわち、２ビットの印字データを入力している。なお、初段の通電波形選択回路４1の入力端子ＩＮ1と最終段の通電波形選択回路４kの入力端子ＩＮ3は接地している。
【００１９】
そして、前記各通電波形選択回路４1〜４kは、各入力端子ＩＮ1，ＩＮ2，ＩＮ3から入力される（ｊ＋ｋ）ビットである３ビットの印字データを、内蔵しているデコード手段に入力し、そのデコード出力により通電信号発生回路（図示せず）から発生する表１に示すような８階調の通電信号ＴＰ1〜ＴＰ8の１つを選択し、この選択した通電信号をそれぞれヘッドドライバ５1，５2，５3，…，５k-1，５kに供給し、この各ヘッドドライバ５1〜５kから対応する各出力ピンＯＵＴ1〜ＯＵＴkに対して通電信号に対応した駆動波形を出力するようになっている。なお、通電信号ＴＰ1は接地レベルの信号である。また、デコード手段は論理ゲート回路により容易に構成されるものである。
【００２０】
すなわち、前記各通電信号選択回路４1〜４kは、入力端子ＩＮ2から入力する１ビットの印字データが対応するインク室を駆動する通電信号を選択するための本来の印字データであるが、入力端子ＩＮ1、ＩＮ3から入力する隣接したインク室に対応した印字データを参照し、その印字データの内容によって選択する通電信号を変更するようになっている。
【００２１】
【表１】
0003637227.tif 000002
【００２２】
このような構成においては、図２に示すように、シフトレジスタ装置２の各シフトレジスタ１1〜１kにシフトクロックＳＦＣＫに同期して１ラインの印字データＳＩ（１０１１１…０００）が取込まれ、ラッチ信号ＬＴＮによりラッチ回路３にラッチされると、例えば、ｊ（ｊ＝１〜ｋ）番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータは「０１１」のようになり、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータは「１１１」のようになる。
【００２３】
従って、ｊ番目の通電信号選択回路は３ビットデータ「０１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ4を選択して対応するヘッドドライバに供給し、また、ｊ−１番目の通電信号選択回路は３ビットデータ「１１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ8を選択して対応するヘッドドライバに供給する。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図２に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図２に示すようなｊ−１ピン出力波形となる。
【００２４】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室に隣接するインク室に対応した２ビットの印字データとの計３ビットの印字データに基づいて通電信号ＴＰ1〜ＴＰ8から１つを選択しているので、隣接したインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００２５】
また、駆動回路をこの実施の形態のような構成にすることにより、当該インク室の印字データが“０”であっても、表１よりＴＰ1、ＴＰ2、ＴＰ5、ＴＰ6が選択できるので、当該インク室のデータが“０”であっても、周囲の駆動状態によって駆動波形を出力することも可能である。
【００２６】
また、この実施形態では当該インク室に対して両隣りのインク室の印字データを参照する構成となっているが、通電信号選択回路の入力を増やして、より多くのインク室を参照するようにし、必要に応じて組合わせを増やし、その分通電信号を増やせば、より広範囲のインク室を参照して通電信号を選択できるようになることは言うまでもない。
（第２の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図３に示すように、最大ｎ＝４ビットの階調パラレルコードを印字データとして取込むｋ段構成の４ビットパラレルシフトレジスタ１２1，１２2，…１２k-1，１２k及びｍビット（但し、１≦ｍ≦２）階調のシリアル印字データＳＩをｍビット毎にパラレルデータに変換する最大４ビットのパラレル変換ができるシリアルパラレル変換回路１１により受信手段を構成している。また、最終段の４ビットパラレルシフトレジスタ１２kから転送されるｍビットのパラレル印字データをシリアルデータに変換して出力端子ＳＯに出力するシリアルデータ出力回路１５を設けている。
【００２７】
すなわち、前記シリアルパラレル変換回路１１のデータ出力端子Ｑ1〜Ｑ4を初段のパラレルシフトレジスタ１２1のデータ入力端子Ｄ1〜Ｄ4に接続し、初段〜ｋ−１段目のパラレルシフトレジスタ１２1〜１２k-1のデータ出力端子Ｑ1〜Ｑ4をそれぞれ２段〜ｋ段目のパラレルシフトレジスタ１２2〜１２kのデータ入力端子Ｄ1〜Ｄ4に接続し、最終段であるｋ段目のパラレルシフトレジスタ１２kのデータ出力端子Ｑ1〜Ｑ4を前記シリアルデータ出力回路１５のデータ入力端子Ｄ1〜Ｄ4に接続している。そして、前記シリアルパラレル変換回路１１、各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５にそれぞれリセット信号ＲＳＴ、シフトクロックＳＦＣＫを供給している。また、前記各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５にそれぞれイネーブル信号ＥＮＢを供給するとともに前記シリアルデータ出力回路１５に有効ビットセレクト信号ＳＬＴ１，ＳＬＴ２を供給している。
【００２８】
また、前記各パラレルシフトレジスタ１２1〜１２kのデータ出力端子Ｑ1〜Ｑ4をそれぞれラッチ回路１３の各入力端子Ｄ［１：４］に接続している。前記ラッチ回路１３は、ラッチ信号ＬＴＮが入力するタイミングで前記各パラレルシフトレジスタ１２1〜１２kのデータ出力端子Ｑ1〜Ｑ4からのパラレルデータをそれぞれラッチするようになっている。前記ラッチ回路１３がラッチした各パラレルデータを通電信号選択回路１４に供給している。
【００２９】
前記通電信号選択回路１４は、デコード手段を内蔵し、ラッチ回路１６からの各パラレルデータをデコード手段に入力し、そのデコード出力によりそれぞれ各段について通電信号発生回路（図示せず）から発生する表２に示すような１６階調の通電信号ＴＰ1〜ＴＰ16から１つを選択してそれぞれ各段のヘッドドライバ５1〜５kに供給している。
【００３０】
【表２】
0003637227.tif 000003
【００３１】
このような構成においては、例えば、１画素が１ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩ及びイネーブル信号ＥＮＢの入力タイミングは図４に示すようになる。すなわち、イネーブル信号ＥＮＢがハイレベルの状態でリセット信号ＲＳＴがローレベルからハイレベルに立ち上がると、シリアルパラレル変換回路１１、各パラレルシフトレジスタ１２1〜１２k及びシリアルデータ出力回路１５がそれぞれ初期化され、この状態でシリアル印字データＳＩ及びシフトクロックＳＦＣＫがシリアルパラレル変換回路１１に入力すると、シリアルパラレル変換回路１１はシフトクロックＳＦＣＫのタイミングでシリアル印字データＳＩを４ビットのパラレルデータに変換し、各パラレルシフトレジスタ１２1〜１２kはこの変換したパラレルデータをシフトクロックＳＦＣＫのタイミングで順次シフトすることになる。
【００３２】
このとき、シリアル印字データＳＩの入力に先立って図中Ｓ1で示すようなシフトクロックを３個入力することでシリアル印字データＳＩの入力前にダミーデータ「０００」を入力する。これにより、シリアル印字データＳＩの最初の１ビットが入力したとき直ちに４ビットのパラレルデータに変換できる。各パラレルシフトレジスタ１２1〜１２kに格納される４ビットのパラレルデータは、最下位１ビットが対応する印字データであり、残りの上位３ビットは隣接する上位段の印字データとなる。
【００３３】
こうして各パラレルシフトレジスタ１２1〜１２kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各パラレルシフトレジスタ１２1〜１２kから４ビットパラレルデータがラッチ回路１３にラッチされる。そして、ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００３４】
例えば、ｊ番目の画素に対するラッチ出力が「０１０１」、ｊ−１番目の画素に対するラッチ出力が「１０１１」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「０１０１」に基づいて通電信号ＴＰ6を選択し、ｊ−１番目の画素に対してはデータ「１０１１」に基づいて通電信号ＴＰ12を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図４に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図４に示すようなｊ−１ピン出力波形となる。
【００３５】
このように１画素が１ビットの場合には自己に対応する印字データの他、隣接する上位段３ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００３６】
また、１画素が２ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩ及びイネーブル信号ＥＮＢの入力タイミングは図５に示すようになる。すなわち、イネーブル信号ＥＮＢが２ビット毎にハイレベルとなり、この状態でシフトクロックＳＦＣＫが入力してシリアルパラレル変換回路１１及び各パラレルシフトレジスタ１２1〜１２kが動作する。シリアルパラレル変換回路１１はシフトクロックＳＦＣＫのタイミングでシリアル印字データＳＩを４ビットのパラレルデータに変換し、各パラレルシフトレジスタ１２1〜１２kはこの変換したパラレルデータをシフトクロックＳＦＣＫのタイミングで順次シフトすることになる。
【００３７】
このとき、シリアル印字データＳＩの入力に先立って図中Ｓ2で示すようなシフトクロックを２個入力することでシリアル印字データＳＩの入力前にダミーデータ「００」を入力する。これにより、シリアル印字データＳＩの先頭２ビットが入力したとき直ちに４ビットのパラレルデータに変換できる。各パラレルシフトレジスタ１２1〜１２kに格納される４ビットのパラレルデータは、下位２ビットが対応する印字データであり、残りの上位２ビットは隣接する上位段の印字データとなる。
【００３８】
こうして各パラレルシフトレジスタ１２1〜１２kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各パラレルシフトレジスタ１２1〜１２kから４ビットパラレルデータがラッチ回路１３にラッチされる。そして、ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００３９】
例えば、ｊ番目の画素に対するラッチ出力が「００１１」、ｊ−１番目の画素に対するラッチ出力が「１１１０」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「００１１」に基づいて通電信号ＴＰ4を選択し、ｊ−１番目の画素に対してはデータ「１１１０」に基づいて通電信号ＴＰ15を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図５に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図５に示すようなｊ−１ピン出力波形となる。
【００４０】
このように１画素が２ビットの場合には自己に対応する印字データの他、隣接する上位段２ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００４１】
なお、この実施の形態においてシリアル印字データＳＩに付加するダミーデータの数を変更することで参照する周囲のデータの内容を変更することができる。例えば、１画素が１ビットの場合、ここでは３個のダミーデータを付加したが、例えば付加するダミーデータを２個にすると、自己に対応する１ビットの印字データは常にシフトレジスタのＱ2出力となり、Ｑ3及びＱ4出力は隣接する上位段２ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。また、１画素が２ビットの場合、ここでは２個のダミーデータを付加したが、例えば付加するダミーデータを１個にすると、自己に対応する２ビットの印字データは常にシフトレジスタのＱ2、Ｑ3出力となり、Ｑ4出力は隣接する上位段１ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。
【００４２】
このように付加するダミーデータの数を変更することにより参照する周囲のデータ、すなわち、参照する周囲のインク室を簡単に変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００４３】
なお、この実施の形態の装置は１画素が４ビットの印字データに対しても対処することができる。但し、この場合はシフトレジスタの出力Ｑ1〜Ｑ4の全てが自己に対応したデータであるので、周囲の印字データを参照することはできない。
（第３の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図６に示すように、受信手段をｋ段のセレクタ付きシフトレジスタ２１1，２１2，２１3，…２１k-1，２１kにより構成している。その他の構成は第２の実施の形態と同様である。
【００４４】
前記各セレクタ付きシフトレジスタ２１1〜２１kは、図７に示すように、直列接続した４段のＤ形フリップフロップ２２，２３，２４，２５とセレクタ回路２６からなり、シリアル印字データＳＩを初段のフリップフロップ２２の入力端子Ｄに入力し、初段乃至３段目の各フリップフロップ２２，２３，２４の出力端子Ｑの出力を２段目乃至４段目の各フリップフロップ２３，２４，２５の入力端子Ｄに入力し、最終段のフリップフロップ２５の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ｃに入力している。
【００４５】
また、初段のフリップフロップ２２の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ａに入力し、２段目のフリップフロップ２３の出力端子Ｑの出力を前記セレクタ回路２６の入力端子Ｂに入力している。また、前記各フリップフロップ２２，２３，２４，２５の出力端子Ｑの出力を４ビットパラレルデータＱ1〜Ｑ4としてラッチ回路１３の各入力端子Ｄ［１：４］に供給している。なお、前記各フリップフロップ２２，２３，２４，２５はリセット信号ＲＳＴによりリセットされるようになっている。
【００４６】
前記セレクタ回路２６は、２ビットの制御信号ＭＳＬＴ（ＭＳＬＴ1，ＭＳＬＴ2）により入力端子Ａ〜Ｃから入力されるデータのうちどのデータを出力端子Ｙに出力するかを選択するもので、ＭＳＬＴ1＝０、ＭＳＬＴ2＝０であれば入力端子Ａからの入力を選択し、ＭＳＬＴ1＝１、ＭＳＬＴ2＝０であれば入力端子Ｂからの入力を選択し、ＭＳＬＴ1＝１、ＭＳＬＴ2＝１であれば入力端子Ｃからの入力を選択するようになっている。
【００４７】
このような構成においては、例えば、１画素が１ビットの場合にはリセット信号ＲＳＴ、シフトクロックＳＦＣＫ、シリアル印字データＳＩの入力タイミング及び制御信号ＭＳＬＴ1、ＭＳＬＴ2のレベルは図８に示すようになる。すなわち、制御信号をＭＳＬＴ1＝０、ＭＳＬＴ2＝０に設定する。そして、リセット信号ＲＳＴにより各セレクタ付きシフトレジスタ２１1〜２１kの各フリップフロップ２２〜２５がリセットされる。この状態でシフトクロックＳＦＣＫによりシリアル印字データＳＩが各シフトレジスタ２１1〜２１kに順次シフトして格納される。このとき、シリアル印字データＳＩの入力に先立って図中Ｓ3で示すようなシフトクロックを３個入力することでシリアル印字データＳＩの入力前にダミーデータ「０００」を入力する。これにより、シリアル印字データＳＩの最初の１ビットとダミーデータとで４ビットのパラレルデータを作成することができる。
【００４８】
初段のシフトレジスタ２１1にシリアル印字データＳＩの最初の１ビットが入力し、次のシフトクロックＳＦＣＫで２ビット目が初段のシフトレジスタ２１1に入力するとき、初段のシフトレジスタ２１1の初段のフリップフロップ２２の出力端子Ｑからセレクタ回路２６を介して２段目のシフトレジスタ２１2に最初の１ビット目がシフトされる。勿論、シフトレジスタ２１1内においては初段のフリップフロップ２２からの出力が２段目のフリップフロップ２３にシフトされる。
【００４９】
従って、シリアル印字データＳＩが、例えば、「１０１００…」であれば、１ラインの印字データのシフトが終了した時点では、最終段のシフトレジスタ２１kからの４ビットパラレルデータＱ1〜Ｑ4は「０００１」となり、ｋ−１段目のシフトレジスタ２１k-1からの４ビットパラレルデータＱ1〜Ｑ4は「００１０」となる。
【００５０】
そして、各シフトレジスタ２１1〜２１kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各シフトレジスタ２１1〜２１kから４ビットパラレルデータＱ1〜Ｑ4がラッチ回路１３にラッチされる。このとき、４ビットパラレルデータＱ1〜Ｑ4のうち、最下位１ビットＱ1が対応する印字データであり、残りの上位３ビットＱ2〜Ｑ4は隣接する上位段の印字データになっている。
【００５１】
ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００５２】
例えば、ｊ番目の画素に対するラッチ出力が「０１０１」、ｊ−１番目の画素に対するラッチ出力が「１０１１」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「０１０１」に基づいて通電信号ＴＰ6を選択し、ｊ−１番目の画素に対してはデータ「１０１１」に基づいて通電信号ＴＰ12を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図８に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図８に示すようなｊ−１ピン出力波形となる。
【００５３】
このように１画素が１ビットの場合には自己に対応する印字データの他、隣接する上位段３ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００５４】
また、１画素が２ビットの場合には図９に示すように制御信号をＭＳＬＴ1＝１、ＭＳＬＴ2＝０に設定する。また、シリアル印字データＳＩの入力に先立って図中Ｓ4 で示すようなシフトクロックを２個入力することでシリアル印字データＳＩの入力前にダミーデータ「００」を入力する。これにより、シリアル印字データＳＩの先頭２ビットとダミーデータとで４ビットのパラレルデータを作成することができる。
【００５５】
初段のシフトレジスタ２１1にシリアル印字データＳＩの先頭２ビットが入力し、次のシフトクロックＳＦＣＫで３ビット目が初段のシフトレジスタ２１1に入力するとき、初段のシフトレジスタ２１1の２段目のフリップフロップ２３の出力端子Ｑからセレクタ回路２６を介して２段目のシフトレジスタ２１2に最初の１ビット目がシフトされる。勿論、シフトレジスタ２１1内においては２段目のフリップフロップ２３からの出力が３段目のフリップフロップ２４にシフトされる。
【００５６】
従って、シリアル印字データＳＩが、例えば、「１０１００…」であれば、１ラインの印字データのシフトが終了した時点では、最終段のシフトレジスタ２１kからの４ビットパラレルデータＱ1〜Ｑ4は「００１０」となり、ｋ−１段目のシフトレジスタ２１k-1からの４ビットパラレルデータＱ1〜Ｑ4は「１０１０」となる。
【００５７】
そして、各シフトレジスタ２１1〜２１kに１ライン分の印字データが格納されると、ラッチ信号ＬＴＮが入力し、各シフトレジスタ２１1〜２１kから４ビットパラレルデータＱ1〜Ｑ4がラッチ回路１３にラッチされる。このとき、４ビットパラレルデータＱ1〜Ｑ4のうち、下位２ビットＱ1，Ｑ2が対応する印字データであり、残りの上位２ビットＱ3，Ｑ4は隣接する上位段の印字データになっている。
【００５８】
ラッチ回路１３にラッチされた４ビットパラレルデータは各出力端子Ｑ［１：４］から通電信号選択回路１４に供給される。通電信号選択回路１４では各画素毎に４ビットデータに基づいて通電信号ＴＰ1〜ＴＰ16から１つを選択し、この選択した通電信号をそれぞれ該当するヘッドドライバ５1〜５kに供給する。
【００５９】
例えば、ｊ番目の画素に対するラッチ出力が「００１０」、ｊ−１番目の画素に対するラッチ出力が「１０１０」とすると、通電信号選択回路１４はｊ番目の画素に対してはデータ「００１０」に基づいて通電信号ＴＰ3を選択し、ｊ−１番目の画素に対してはデータ「１０１０」に基づいて通電信号ＴＰ11を選択することになる。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図９に示すようなｊピン出力波形となり、又、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図９に示すようなｊ−１ピン出力波形となる。
【００６０】
このように１画素が２ビットの場合には自己に対応する印字データの他、隣接する上位段２ビットのデータを参照し、そのデータ内容により通電信号を選択するので、この場合も周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正を行うことができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００６１】
なお、この実施の形態においてシリアル印字データＳＩに付加するダミーデータの数を変更することで参照する周囲のデータの内容を変更することができる。例えば、１画素が１ビットの場合、ここでは３個のダミーデータを付加したが、例えば付加するダミーデータを２個にすると、自己に対応する１ビットの印字データは常にシフトレジスタのＱ2出力となり、Ｑ3及びＱ4出力は隣接する上位段２ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。また、１画素が２ビットの場合、ここでは２個のダミーデータを付加したが、例えば付加するダミーデータを１個にすると、自己に対応する２ビットの印字データは常にシフトレジスタのＱ2、Ｑ3出力となり、Ｑ4出力は隣接する上位段１ビットのデータとなり、Ｑ1出力は隣接する下位段１ビットのデータとなる。
【００６２】
このように付加するダミーデータの数を変更することにより参照する周囲のデータ、すなわち、参照する周囲のインク室を簡単に変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００６３】
なお、この実施の形態の装置は１画素が４ビットの印字データに対しても対処することができる。但し、この場合はシフトレジスタの出力Ｑ1〜Ｑ4の全てが自己に対応したデータであるので、周囲の印字データを参照することはできない。
（第４の実施の形態）
なお、前述した実施の形態と同一の部分には同一の符号を付し異なる部分について述べる。この実施の形態は、図１０に示すように、受信手段を、ｋ段のシフトレジスタ１1，１2，１3，…１k-1，１kの前後に１ビットずつシフトレジスタ３１，３２を追加した構成にしている。そして、これに合わせて前後に１ビットずつ追加したラッチ回路３３を使用している。また、ラッチ回路３３からの出力の先端の１ビットを初段の通電信号選択回路４1の入力端子ＩＮ1に供給するとともに後端の１ビットを最終段の通電信号選択回路４kの入力端子ＩＮ3に供給している。その他の構成は第１の実施の形態と同様である。
【００６４】
このような構成においては、例えば、図１１に示すように、１ラインの印字データをシフトさせるシフトクロックＳＦＣＫの前後にそれぞれ１個のシフトクロックＳ5，Ｓ6を追加する。これにより、各シフトレジスタ３１，１1〜１k，３２にシフトクロックＳＦＣＫに同期して１ラインのシリアル印字データＳＩの前後にそれぞれ１ビットのダミーデータ「０」を付加して取込ませる。そして、１ライン分の印字データの取込みが終了すると、ラッチ信号ＬＴＮによりラッチ回路３３にその印字データをラッチさせる。
【００６５】
例えば、シリアル印字データが「１０１１１…」であれば、ラッチ回路３３にラッチされるデータは前後に「０」を付加した「０１０１１１…０」となる。従って、ラッチ回路３３から最終段の通電信号選択回路４kの各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータは「０１０」になる。例えば、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが「０１１」で、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが「１１１」であるとすると、ｊ番目の通電信号選択回路は３ビットデータ「０１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ4を選択して対応するヘッドドライバに供給し、また、ｊ−１番目の通電信号選択回路は３ビットデータ「１１１」に基づいて通電信号ＴＰ1〜ＴＰ8から通電信号ＴＰ8を選択して対応するヘッドドライバに供給する。こうしてｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１１に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１１に示すようなｊ−１ピン出力波形となる。
【００６６】
図１１においては１ラインの印字データをシフトさせるシフトクロックＳＦＣＫの前後にそれぞれ１個のシフトクロックＳ5，Ｓ6を追加した場合を示したが、シフトクロックを追加する位置を変更すれば参照するデータの範囲を簡単に変更でき、これにより選択する通電信号を変更することができる。
【００６７】
例えば、図１２に示すように、１ラインに使用するシフトクロックＳＦＣＫの前に２個のシフトクロックＳ7を追加すれば各通電信号選択回路４1〜４kの入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータのうち、入力端子ＩＮ1に入力する１ビットが自己の印字データで入力端子ＩＮ2，ＩＮ3に入力する２ビットを参照するデータとすることができる。すなわち、隣接する上位段側の２ビットを参照データにでき、例えば、ｋ−２段目のインク室を駆動する場合にｋ−１段目とｋ段目のインク室の駆動状態を加味して駆動波形の選択ができることになる。
【００６８】
従って、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「０１１」から「１０１」に変化し、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「１１１」から「０１１」に変化するようになる。この結果、選択する通電信号が変化し、ｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１２に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１２に示すようなｊ−１ピン出力波形となる。
【００６９】
また、例えば、図１３に示すように、１ラインに使用するシフトクロックＳＦＣＫの後に２個のシフトクロックＳ8を追加すれば各通電信号選択回路４1〜４kの入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力する３ビットデータのうち、入力端子ＩＮ3に入力する１ビットが自己の印字データで入力端子ＩＮ1，ＩＮ2に入力する２ビットを参照するデータとすることができる。すなわち、隣接する下位段側の２ビットを参照データにでき、例えば、ｋ段目のインク室を駆動する場合にｋ−１段目とｋ−２段目のインク室の駆動状態を加味して駆動波形の選択ができることになる。
【００７０】
従って、ｊ番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「０１１」から「１１１」に変化し、ｊ−１番目の通電信号選択回路の各入力端子ＩＮ1，ＩＮ2，ＩＮ3に入力される３ビットデータが、例えば「１１１」から「１１０」に変化するようになる。この結果、選択する通電信号が変化し、ｊ番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１３に示すようなｊピン出力波形となり、また、ｊ−１番目のヘッドドライバから出力するインク室駆動用の駆動波形は図１３に示すようなｊ−１ピン出力波形となる。
【００７１】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室の周囲のインク室に対応した２ビットの印字データとの計３ビットの印字データに基づいて通電信号ＴＰ1〜ＴＰ8から１つを選択しているので、周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。
【００７２】
しかも、ダミーデータを追加する位置を変更することで簡単に参照データを変更することができる。従って、インクジェットヘッドの各インク室からのインク吐出の特性などに応じて周囲のインク室からの干渉による影響を修正するために使用する参照範囲を変更することができ、より精度の高いインク吐出量の補正ができる。
【００７３】
なお、前述した各実施の形態は、自己の印字データと周囲の参照データからなるバイナリデータによって予め設定された複数の通電信号から１つを選択することで駆動波形の変更を行うようにしたが必ずしもこれに限定するものではなく、例えば、自己の印字データによって複数の通電信号から１つを選択し、この選択した通電信号の時間幅を参照データに基づいて変化させ、これにより駆動波形を変更するものであってもよい。
（第５の実施の形態）
この実施の形態は、図１４に示すように、出力スイッチ回路７１を設けている。この出力スイッチ回路７１は、出力端子Ｔ1，Ｔ2，Ｔ3，Ｔ4を設け、この各出力端子Ｔ1〜Ｔ4の個々に対して３個のアナログスイッチ７２1，７２2，７２3、７３1，７３2，７３3、７４1，７４2，７４3、７５1，７５2，７５3を接続し、各アナログスイッチ７２1，７３1，７４1，７５1の入力部に通電信号ＴＰ1を入力し、各アナログスイッチ７２2，７３2，７４2，７５2の入力部に通電信号ＴＰ2を入力し、各アナログスイッチ７２3，７３3，７４3，７５3の入力部に通電信号ＴＰ3を入力している。前記各アナログスイッチに対する制御信号はレベル変換回路７６から供給するようになっている。
【００７４】
７７は通電信号選択回路で、この通電信号選択回路７７は、論理ゲート回路からなるデコード手段を内蔵し、シフトクロックに同期してシフトレジスタ７８に入力した印字データをラッチ回路７９にラッチした後の印字データにおいて、駆動する当該インク室の印字データＤ2とその両隣りの印字データＤ1、Ｄ3を前記デコード手段に入力し、印字データＤ1〜Ｄ3の組合わせで表３に示すように通電信号ＴＰ1〜ＴＰ3のいずれかを選択するように前記レベル変換回路７６に対して信号Ｃ1，Ｃ2，Ｃ3を出力し、さらに、このレベル変換回路７６から前記各アナログスイッチに対して制御信号を出力して各アナログスイッチを選択的にスイッチング制御するようになっている。
【００７５】
すなわち、表３によれば、当該インク室の印字データが“１”で両隣りの印字データが“０”であれば通電信号ＴＰ1を選択し、当該インク室の印字データが“１”で隣りどちらかの印字データが“１”であれば（ＯＲ条件）通電信号ＴＰ2を選択し、当該インク室の印字データが“０”、あるいは当該インク室の印字データが“１”で両隣りの印字データも“１”であれば通電信号ＴＰ3を選択するようになっている。
【００７６】
【表３】
0003637227.tif 000004
【００７７】
なお、通電信号ＴＰ2を選択する条件としてここではＯＲ条件の場合を述べたが、当該インク室の印字データが“１”で両隣りの印字データも“１”であれば通電信号ＴＰ2を選択するというＡＮＤ条件にすることは容易にできる。また、階調データの場合などはデータが存在するか否かを判別する回路にして、そのフラグデータを基に通電信号を選択することも可能である。
【００７８】
このような構成にすることにより、前述した各実施の形態のような通電信号の変更方法（パルス幅変更）に加えて、アナログスイッチに与える信号を自由な形にできるので、電圧値の異なった通電信号や波形の傾きを異ならせた波形を入力すれば、印字データによってそれらの波形を選択できる。
【００７９】
図１５は、この実施の形態における各部の動作タイミングの一例を示す図で、図中通電信号ＴＰ1〜ＴＰ3は異なった電圧、異なったパルス幅、異なった波形の傾斜をもつ信号であり、出力スイッチ回路７１の各アナログスイッチの入力部に入力される。
【００８０】
今、シフトレジスタ７８に対してシフトクロックＳＦＣＫに同期して印字データＳＩが入力され、シフト終了後、シフトレジスタ７８の印字データは次の印字タイミングも兼ねているラッチ信号ＬＴＮによってラッチ回路７９にラッチされる。ラッチ回路７９にラッチされた印字データはそれぞれ当該インク室とその両隣りのインク室に入力される。これにより、通電信号選択回路７７においては当該インク室に対して、当該インク室の印字データＤ2とその両隣りのインク室の印字データＤ1、Ｄ3が入力される。
【００８１】
例えば、ｊ番目の通電信号選択回路７７への入力が“０１１”、ｊ−１番目の通電信号選択回路７７への入力が“０１０”の場合、表３に従い、ｊピン出力には通電信号ＴＰ2が出力されるようにｊ番目のインク室に対応するアナログスイッチから通電信号ＴＰ2を出力するアナログスイッチがオンするように通電信号選択回路７７からレベル変換回路７６にＣ1＝Ｌ、Ｃ2＝Ｈ、Ｃ3＝Ｌの信号が出力され、また、ｊ−１ピン出力には通電信号ＴＰ1が出力されるようにｊ−１番目のインク室に対応するアナログスイッチから通電信号ＴＰ1を出力するアナログスイッチがオンするように通電信号選択回路７７からレベル変換回路７６にＣ1＝Ｈ、Ｃ2＝Ｌ、Ｃ3＝Ｌの信号が出力される。
【００８２】
そして、この各信号がレベル変換回路７６でレベル変換されてアナログスイッチの制御端子に入力される。こうして、ｊピン出力、ｊ−１ピン出力には選択された通電信号に基づいた駆動波形が出力されることになる。
【００８３】
このようにあるインク室からインク吐出を行う場合に、そのインク室に対応した１ビットの印字データとこのインク室の周囲のインク室に対応した２ビットの印字データの３ビットのデータに基づいて通電信号ＴＰ1〜ＴＰ3から１つを選択しているので、周囲のインク室からの干渉の度合いに応じて駆動するインク室に供給する駆動波形の修正ができ、従って、周囲のインク室からのクロストークの影響があっても精度の高いインク吐出量の補正ができ、印字品質を十分に高めることができる。しかも、通電信号ＴＰ1〜ＴＰ3として、異なった電圧、異なったパルス幅、異なった波形の傾斜をもつ信号を設定でき、より精度の高い補正が可能になる。
【００８４】
次に、前述した各実施の形態で使用するインクジェットヘッドの具体的構成について述べる。
図１６及び図１７に示すものはノーマルモードタイプのインクジェットヘッドで、これは基板４１の上に、図中矢印方向に分極し、上下に個別電極４３を形成した圧電部材４２を所定のピッチで等間隔に接着固定し、この圧電部材４２の上に底面に共通電極４４を形成した天板４５を導電性接着剤により固定し、基板４１、圧電部材４２及び天板４５で囲まれた空間でインク室４６を形成している。前記天板４５の後端部には各インク室４６にインクを供給する共通インク室４７を形成し、かつ、インク室４６の先端にインク吐出口４８を開孔したオリィフィスプレート４９を接着固定するとともにインク室４６の後端を封止部材５０で封止している。
【００８５】
このヘッドは圧電部材４２の上下の個別電極間に所定の電圧が印加されると圧電部材４２が上下に変形してインク室４６の体積が変化し、これによりインク室内に圧力変化が生じてインク吐出口４８からインク滴が吐出して印字を行うものである。圧電部材４２の個別電極間に印加する電圧は前述した各実施の形態の出力ピンＯＵＴ1〜ＯＵＴkから出力される駆動波形により与えられるようになっている。
【００８６】
このようなヘッドでは、隣接するインク室と隔壁を構成する圧電部材４２を共有し、又、インク供給のための共通インク室４７を介して各インク室４６が互いに連通しているので、隣接したインク室は勿論、隣接したインク室以外の周囲のインク室とも相互に影響し合う。また、隣接したインク室を同時に駆動することはできない。通常は、２つおきのインク室同士を１つのグループとして３グループに分割し、各グループのインク室をタイミングをずらして駆動する、いわゆる３分割駆動により動作させる構成になっている。従って、ある１つのグループのインク室を駆動するときには残りの２つのグループのインク室は駆動を停止している状態にある。
【００８７】
このようなことから、このヘッドを使用する場合には、１つのグループのインク室を駆動する場合に、そのグループの各インク室を駆動する印字データを受信手段を構成するシフトレジスタに格納することになる。従って、両側に隣接するインク室の印字データを参照データとして通電信号を選択する制御を行う場合には、実際に使用する参照データは同一のグループ内における隣合うインク室、すなわち、ヘッド全体から見た場合にはあるインク室の両側２つのインク室を飛ばした次のインク室を隣合うインク室と見なし、そのインク室の印字データを参照データとして使用する。
【００８８】
このような制御を行うことで、例えば同一グループの隣合うインク室が同時に動作することで相互に影響し合うことが生じてもそれを加味して通電信号を選択することができ、インク室の動作が互いに影響し合ってもインク室からは常に適切な量のインク滴を吐出させることが可能になり、印字品質を高めることができる。
【００８９】
なお、ここでは圧電部材を上下に変形してインク室の体積を変化させるノーマルモードタイプのインクジェットヘッドについて述べたが、このヘッドに類似した構造のヘッドとして圧電部材を左右に変形してインク室の体積を変形させる、いわゆる、シェアモードタイプのインクジェットヘッドがあるが、このヘッドに対しても全く同様な方法で制御することができる。
【００９０】
また、図１８及び図１９に示すものはバブルジェット式と呼ばれるインクジェットヘッドで、これは基板５１の上に隔壁５２を所定のピッチで等間隔に接着固定し、この隔壁５２の上に天板５３を接着固定し、基板５１、隔壁５２及び天板５３で囲まれた空間でインク室５４を形成している。そして、各インク室５４内底部に抵抗体層５５を形成し、この抵抗体層５５の上に電極層５６を形成し、これらを保護層５７で覆った発熱素子５８を設けている。前記天板５３の後端部には各インク室５４にインクを供給する共通インク室５９を形成し、かつ、インク室５４の先端にインク吐出口６０を開孔したオリィフィスプレート６１を接着固定するとともにインク室５４の後端を封止部材６２で封止している。
【００９１】
このヘッドは発熱素子５８に所定の駆動パルスを印加すると、発熱素子周囲のインクが急激に加熱され、膜沸騰現象によりインク室５４の内部の圧力が増大し、インク吐出口６０からインク滴が吐出して印字を行うものである。発熱素子５８に印加する駆動パルスは前述した各実施の形態の出力ピンＯＵＴ1〜ＯＵＴkから出力される駆動波形により与えられるようになっている。
【００９２】
このようなヘッドでは、インク供給のための共通インク室５９を介して各インク室５４が互いに連通しているので、隣接したインク室は勿論、隣接したインク室以外の周囲のインク室とも相互に影響し合う。すなわち、共通インク室５９を介して他のインク室から圧力が伝搬しインク室内の圧力変動に影響を受ける。又、このヘッドの場合は隣接したインク室を同時に駆動することができる。
【００９３】
従って、このヘッドを使用して印字を行う場合には、あるインク室を駆動するときに隣接したインク室やそれ以外の周囲のインク室の駆動状態によってあるインク室への影響の度合いが異なる。従って、これら周囲のインク室の印字データを参照データとして通電信号を選択する制御を行うことにより、インク室の動作が相互に影響し合うことが生じてもそれを加味して通電信号を選択することができ、各インク室からは常に適切な量のインク滴を吐出させることが可能になり、印字品質を高めることができる。
【００９４】
【発明の効果】
各請求項記載の発明によれば、周囲のインク室からの干渉の度合いをこれらインク室に対応する印字データから適格に捕らえてインク室を駆動する駆動波形の修正を行うことにより、精度の高いインク吐出量の補正ができ、これにより印字品質を十分に高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路ブロック図。
【図２】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図３】本発明の第２の実施の形態を示す回路ブロック図。
【図４】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図５】同実施の形態において１画素２ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図６】本発明の第３の実施の形態を示す回路ブロック図。
【図７】同実施の形態におけるセレクタ付きシフトレジスタの構成を示す図。
【図８】同実施の形態において１画素１ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図９】同実施の形態において１画素２ビットのシリアル印字データを扱うときの各部の動作を説明するためのタイミング図。
【図１０】本発明の第４の実施の形態を示す回路ブロック図。
【図１１】同実施の形態において１画素１ビットのシリアル印字データの前後にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１２】同実施の形態において１画素１ビットのシリアル印字データの前にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１３】同実施の形態において１画素１ビットのシリアル印字データの後にダミーデータを付加したときの各部の動作を説明するためのタイミング図。
【図１４】本発明の第５の実施の形態を示す回路ブロック図。
【図１５】同実施の形態における動作を説明するためのタイミング図。
【図１６】各実施の形態で使用するインクジェットヘッドの一例を示す部分横断面図。
【図１７】図１６に示すインクジェットヘッドの縦断面図。
【図１８】各実施の形態で使用するインクジェットヘッドの他の例を示す部分横断面図。
【図１９】図１８に示すインクジェットヘッドの縦断面図。
【符号の説明】
１1〜１k…シフトレジスタ
３…ラッチ回路
４1〜４k…通電信号選択回路
【図１】
0003637227.tif 000005
【図２】
0003637227.tif 000006
【図３】
0003637227.tif 000007
【図４】
0003637227.tif 000008
【図５】
0003637227.tif 000009
【図６】
0003637227.tif 000010
【図７】
0003637227.tif 000011
【図８】
0003637227.tif 000012
【図９】
0003637227.tif 000013
【図１０】
0003637227.tif 000014
【図１１】
0003637227.tif 000015
【図１２】
0003637227.tif 000016
【図１３】
0003637227.tif 000017
【図１４】
0003637227.tif 000018
【図１５】
0003637227.tif 000019
【図１６】
0003637227.tif 000020
【図１７】
0003637227.tif 000021
【図１８】
0003637227.tif 000022
【図１９】
0003637227.tif 000023