(57)【特許請求の範囲】
【請求項１】
第一の電極層、第一の型のキャリアおよび該第一の型のキャリアとは正負の異なる第二の型のキャリアの両方のキャリアの通過を阻止する絶縁層、光電変換半導体層、該光電変換半導体層への前記第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を積層した光電変換素子を有する光電変換装置において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード（イ）〜（ハ）を切り替えて動作させる為のスイッチ手段を有することを特徴とする光電変換装置。
（イ）  前記光電変換素子から前記第二の型のキャリアを放出するアイドリングモード
（ロ）  前記光電変換素子内に蓄積された前記第一の型のキャリアをリフレッシュするリフレッシュモード
（ハ）  入射光量に応じて前記第一の型のキャリアと前記第二の型のキャリアの対を発生し、前記第一の型のキャリアを蓄積する光電変換モード
【請求項２】
前記アイドリングモードにおける前記光電変換素子の第一の電極層の電位から第二の電極層の電位を差し引いた電位差（Ｖｄｇ［ｉｄｌｅ］）が、前記光電変換モードにおける前記光電変換素子の第一の電極層の電位から第二の電極層の電位を差し引いた電位差（Ｖｄｇ［ｒｅａｄ］）より小さい正の値（０＜Ｖｄｇ［ｉｄｌｅ］＜Ｖｄｇ［ｒｅａｄ］）であることを特徴とする請求項１記載の光電変換装置。
【請求項３】
各層にゼロの電界を与える光電変換素子休止モードを有する請求項１又は請求項２記載の光電変換装置。
【請求項４】
第一の電極層、第一の型のキャリアおよび該第一の型のキャリアとは正負の異なる第二の型のキャリアの両方のキャリアの通過を阻止する絶縁層、光電変換半導体層、該光電変換半導体層への前記第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を積層した光電変換素子を有する光電変換装置の駆動方法において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード（イ）〜（ハ）を有することを特徴とする光電変換装置の駆動方法。
（イ）  前記光電変換素子から前記第二の型のキャリアを放出するアイドリングモード
（ロ）  前記光電変換素子内に蓄積された前記第一の型のキャリアをリフレッシュするリフレッシュモード
（ハ）  入射光量に応じて前記第一の型のキャリアと前記第二の型のキャリアの対を発生し、前記第一の型のキャリアを蓄積する光電変換モード
【請求項５】
前記アイドリングモードにおける前記光電変換素子の第一の電極層の電位から第二の電極層の電位を差し引いた電位差（Ｖｄｇ［ｉｄｌｅ］）が、前記光電変換モードにおける前記光電変換素子の第一の電極層の電位から第二の電極層の電位を差し引いた電位差（Ｖｄｇ［ｒｅａｄ］）より小さい正の値（０＜Ｖｄｇ［ｉｄｌｅ］＜Ｖｄｇ［ｒｅａｄ］）であることを特徴とする請求項４記載の光電変換装置の駆動方法。
【請求項６】
各層にゼロの電界を与える光電変換素子休止モードを有する請求項４又は請求項５記載の光電変換装置の駆動方法。
【請求項７】
前記光電変換素子を一次元または二次元的に複数個配置し、前記光電変換素子毎にスイッチ素子を接続すると共に、全光電変換素子を複数のｎブロックに分割し、各ブロック毎に前記スイッチ素子を動作させることにより前記複数のｎブロックに分割したｎ×ｍ個の全光電変換素子の光信号をマトリクス信号配線により出力し、前記マトリクス信号配線の交差部が、少なくとも第一電極層、絶縁層、半導体層、第二の電極層の順の積層構造で構成され、この積層構造の各層が前記光電変換素子の第一の電極層、絶縁層、光電変換半導体層、第二の電極層の各層と同一層から形成されていることを特徴とする請求項１〜３のいずれかの請求項に記載の光電変換装置。
【請求項８】
入力された放射線を光にかえる蛍光体を有する請求項１〜３、７のいずれかの請求項に記載の光電変換装置を備えるとともに、
該光電変換装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録する為の記録手段と、前記信号処理手段からの信号を表示する為の表示手段と、前記信号処理手段からの信号を電送する為の電送手段と、前記放射線を発生させるための放射線源と、を備えていることを特徴とするシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光電変換装置、その駆動方法及びそれを有するシステムに係わり、たとえばファクシミリ、デジタル複写機あるいはＸ線撮像装置等の等倍読み取りを行うことの可能な一次元もしくは二次元の光電変換装置、その駆動方法及びそれを有するシステムに好適に用いられるものである。
【０００２】
【従来の技術】
従来、ファクシミリ、デジタル複写機あるいはＸ線撮像装置等の読み取り系としては縮小光学系とＣＣＤ型センサを用いた読み取り系が用いられていたが、近年、水素化アモルファスシリコン（以下、「ａ−Ｓｉ」と記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取るいわゆる密着型センサの開発がめざましい。特にａ−Ｓｉは光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下、「ＴＦＴ」と記す）としても用いることができるので光電変換半導体層とＴＦＴの半導体層とを同時に形成することができる利点を有している。
【０００３】
図２４は従来の光センサの構成断面図を示す。図２４（ａ）、図２４（ｂ）は二種類の光センサの層構成を示し、図２４（ｃ）は共通した代表的な駆動方法を示している。図２４（ａ）、図２４（ｂ）は共にフォト・ダイオード型の光センサであり、図２４（ａ）はＰＩＮ型、図２４（ｂ）はショットキー型と称されている。図２４（ａ）及び図２４（ｂ）において、１は少なくとも表面が絶縁性の基板、２は下部電極、３はｐ型半導体層（以下、「ｐ層」と記す）、４は真性半導体層（以下、「ｉ層」と記す）、５はｎ型半導体層（以下、「ｎ層」と記す）、および６は透明電極である。図２４（ｂ）に示したショットキー型では下部電極２の材料を適当に選び、下部電極２からｉ層４に電子が注入されないようショットキーバリア層が形成されている。図２４（ｃ）において、１０は上記光センサを記号化して表わした光センサを示し、１１は電源、１２は電流アンプ等の検出部を示している。光センサ１０中Ｃで示された方向は図２４（ａ）、図２４（ｂ）中の透明電極６側、Ａで示された方向が下部電極２側であり電源１１はＡ側に対しＣ側に正の電圧が加わるように設定されている。
【０００４】
ここで動作を簡単に説明する。図２４（ａ）及び図２４（ｂ）に示されるように、矢印で示された方向から光が入射され、ｉ層４に達すると、光は吸収され電子とホールが発生する。ｉ層４には電源１１により電界が印加されているため電子はＣ側、つまりｎ層５を通過して透明電極６に移動し、ホールはＡ側、つまり下部電極２に移動する。よって光センサ１０に光電流が流れたことになる。また、光が入射しない場合ｉ層４で電子もホールも発生せず、また、透明電極６内のホールはｎ層５がホールの注入阻止層として働き、下部電極２内の電子は図２４（ａ）に示したＰＩＮ型ではｐ層３が、図２４（ｂ）に示したショットキー型ではショットキーバリア層が、電子の注入阻止層として働き、電子、ホール共に移動できず、電流は流れない。したがって、光の入射の有無で電流が変化し、これを図２４（ｃ）の検出部１２で検出すれば光センサとして動作する。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の光センサで充分ＳＮ比が高く、低コストの光電変換装置を実際に生産するのは簡単ではない。以下、その理由について説明する。
【０００６】
第一の理由は、図２４（ａ）に示すＰＩＮ型、図２４（ｂ）に示すショットキー型は共に２カ所に注入阻止層が必要なところにある。
【０００７】
ＰＩＮ型センサにおいて注入阻止層であるｎ層５は電子を透明電極６に導くのを阻止すると同時にホールがｉ層４に注入するのを阻止する特性が必要である。また、ショットキー型センサにおいては、ショットキーバリア層４が下部電極からの電子を阻止し、ｎ層５からのホールを阻止する特性が必要である。このどちらかの特性を逸すれば光電流が低下したり、光が入射しない時の電流（以下、「暗電流」と記す）が発生、増加することになりＳＮ比の低下の原因になる。この暗電流はそれ自身がノイズと考えられると同時にショットノイズと呼ばれるゆらぎ、いわゆる量子ノイズを含んでおりたとえ検出部１２で暗電流を差し引く処理をしても、暗電流に伴う量子ノイズを小さくすることはできない。通常この特性を向上させるため、ｉ層４やｎ層５の成膜の条件や、作成後のアニールの条件の最適化を図る必要がある。しかし、もう一つの注入阻止層であるｐ層３についても電子ホールが逆ではあるが同等の特性が必要であり、同様に各条件の最適化が必要である。通常、前者ｎ層の最適化と後者ｐ層の最適化の条件は同一でなく、両者の条件を同時に満足させるのは簡単ではない。つまり、同一光センサ内に二カ所の相対する特性の注入阻止層が必要なことは高ＳＮ比の光センサの形成を難しくする。これはショットキー型を示す図２４（ｂ）においても同様である。また図２４（ｂ）に示すショットキー型においては片方の注入阻止層にショットキーバリア層を用いている。これは下部電極２とｉ層４の仕事関数の差を利用するもので、下部電極２の材料が限定されたり、界面の局在準位の影響が特性に大きく影響する。従って、これらの条件の全てを理想的に満足させるのは簡単ではない。また、さらにショットキーバリア層の特性を向上させるために、下部電極２とｉ層４の間に１００オングストローム前後の薄いシリコンや金属の酸化膜、窒化膜を形成することも報告されている。これはトンネル効果を利用し、ホールを下部電極２に導き、電子のｉ層４への注入を阻止する効果を向上させるもので、やはり仕事関数の差を利用している。このため下部電極２の材料の限定は必要である。また電子の注入の阻止とトンネル効果によるホールの移動という逆の性質を利用するため酸化膜や窒化膜は１００オングストローム前後と非常に薄いところに限定され、かつ、厚さや膜質の制御は難しく生産性を上げることは簡単ではない。
【０００８】
また、注入阻止層が２カ所必要なことは生産性を低下させコストアップの要因となる。これは注入阻止層が特性上重要なため２カ所中１カ所でもゴミ等で欠陥が生じた場合、光センサとしての特性が得られないからである。
【０００９】
第二の理由を図２５を用いて説明する。図２５は薄膜の半導体層で形成した電界効果型トランジスタ（ＴＦＴ）の層構成を示している。ＴＦＴは光電変換装置を形成するうえで制御部の一部として利用することがある。図２５中、図２４と同一構成部材については同一番号で示してある。図２５において、７はゲート絶縁膜であり、６０は上部電極である。形成法を順を追って説明する。絶縁性基板１上にゲート電極として働く下部電極２、ゲート絶縁膜７、ｉ層４、ｎ層５、ソース、ドレイン電極として働く上部電極６０を順次成膜し、上部電極６０をエッチングによりソース、ドレイン電極を形成し、その後ｎ層５をエッチングによりチャネル部を構成している。ＴＦＴの特性はゲート絶縁膜７とｉ層４の界面の状態に敏感で通常その汚染を防ぐために同一真空内で連続に堆積する。
【００１０】
従来の光センサをこのＴＦＴと同一基板上に形成する場合この層構成が問題となりコストアップや特性の低下を招く。この理由は図２４で示した従来の光センサの構成が、図２４（ａ）に示したＰＩＮ型が基板側から順に電極／ｐ層／ｉ層／ｎ層／電極、図２４（ｂ）に示したショットキー型が基板側から順に電極／ｉ層／ｎ層／電極という構成であるのに対し、ＴＦＴは電極／絶縁膜／ｉ層／ｎ層／電極という構成で両者が異なるからである。これは各成膜を同一プロセスで順に形成できないことを示す。つまり、プロセスの複雑化による歩留まりの低下、コストアップを招く。また、ｉ層／ｎ層を共通の工程で同時に形成するにはゲート絶縁層７やｐ層３のエッチング工程が必要となる。これは、先に述べた光センサの重要な層である注入阻止層のｐ層３とｉ層４が同一真空内で連続的に成膜できなかったり、ＴＦＴの重要なゲート絶縁膜７とｉ層４の界面がゲート絶縁膜のパターンニングのためのエッチングにより汚染される可能性を意味するとともに、特性の劣化やＳＮ比の低下の原因になり得る。
【００１１】
また、前述した図２４（ｂ）のショットキー型センサの特性を改善するため、下部電極２とｉ層４の間に酸化膜や窒化膜を形成する場合は膜構成の順を同一とすることができる。しかしながら、先に述べたように酸化膜や窒化膜は１００オングストローム前後とする必要がありゲート絶縁膜７と共用することはできない。図２６にゲート絶縁膜７とＴＦＴの歩留まりについて、我々が実験した結果の一例を示す。ゲート絶縁膜厚が１０００オングストローム以下で歩留まりは急激に低下し、８００オングストロームで約３０％、５００オングストロームで歩留まり０％、２５０オングストロームではＴＦＴの動作すら確認できなかった。トンネル効果を利用した光センサの酸化膜や窒化膜と、電子やホールを絶縁しなければならないＴＦＴのゲート絶縁膜を共用化することが通常できないことはデータが示している。
【００１２】
またさらに、図示はしていないが電荷や電流の積分値を得るのに必要となる素子である容量素子（以下、「コンデンサ」と記す）を従来の光センサと同一の構成でリークが少ない良好な特性ものを作るのは難しい。コンデンサは２つの電極間に電荷を蓄積するのを目的とするため電極間の中間層には必ず電子とホールの移動を阻止する層が必要であるのに対し、従来の光センサは電極間に半導体層のみ、または電子又はホールが移動可能な層を利用しているため熱的に安定したリークの少ない良好な特性の中間層を得るのは難しいからである。
【００１３】
このように光電変換装置を構成するうえで重要な素子であるＴＦＴやコンデンサとプロセス的にまたは特性的にマッチングが良くないことは複数の光センサを一次元もしくは二次元に多数配置しこの光信号を順次検出するようなシステム全体を構成するうえで工程が多くかつ複雑になるため歩留まりを上げることは簡単ではなく、低コストで高性能多機能な装置を作るうえで問題となると考えられる。
【００１４】
（発明の目的）
本発明の目的はＳＮ比が高く、特性が安定している光電変換装置、及びその駆動方法及びそれを有するシステムを提供することを目的とする。
【００１５】
具体的には、本発明の光電変換装置は、実際に使用していない状態においても光電変換素子に弱い電界を与えることにより、実際に使用を始めるとき瞬時に使用可能なＳ／Ｎの高い状態にすることができ、結果的に使い勝手のよい高品質な光電変換素子を提供すること、即ち常にＳＮ比が高く、特性が安定している光電変換装置を提供することを目的とする。
【００１６】
又、本発明は歩留まりが高く、特性が安定している光電変換装置及びそれを有するシステムを提供することを目的とする。
【００１７】
加えて本発明は、ＴＦＴと同一プロセスで形成することが可能で、生産プロセスの複雑化を生じること無く、低コストで作製可能な光電変換装置、及びその駆動方法及びそれを有するシステムを提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたもので、第一の電極層、第一の型のキャリアおよび該第一の型のキャリアとは正負の異なる第二の型のキャリアの両方のキャリアの通過を阻止する絶縁層、光電変換半導体層、該光電変換半導体層への前記第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を積層した光電変換素子を有する光電変換装置において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード（イ）〜（ハ）を切り替えて動作させる為のスイッチ手段を有することを特徴とする光電変換装置。
【００１９】
（イ）  前記光電変換素子から前記第二の型のキャリアを放出するアイドリングモード
（ロ）  前記光電変換素子内に蓄積された前記第一の型のキャリアをリフレッシュするリフレッシュモード
（ハ）  入射光量に応じて前記第一の型のキャリアと前記第二の型のキャリアの対を発生し、前記第一の型のキャリアを蓄積する光電変換モード
また、本発明は、第一の電極層、第一の型のキャリアおよび該第一の型のキャリアとは正負の異なる第二の型のキャリアの両方のキャリアの通過を阻止する絶縁層、光電変換半導体層、該光電変換半導体層への前記第一の型のキャリアの注入を阻止する注入阻止層、第二の電極層を積層した光電変換素子を有する光電変換装置の駆動方法において、
前記光電変換素子の各層に電界を与える以下の三つの動作モード（イ）〜（ハ）を有することを特徴とする光電変換装置の駆動方法。
【００２０】
（イ）  前記光電変換素子から前記第二の型のキャリアを放出するアイドリングモード
（ロ）  前記光電変換素子内に蓄積された前記第一の型のキャリアをリフレッシュするリフレッシュモード
（ハ）  入射光量に応じて前記第一の型のキャリアと前記第二の型のキャリアの対を発生し、前記第一の型のキャリアを蓄積する光電変換モード
更に、本発明は、入力された放射線を光にかえる蛍光体を有する上記の光電変換装置を備えるとともに、
該光電変換装置からの信号を処理する信号処理手段と、前記信号処理手段からの信号を記録する為の記録手段と、前記信号処理手段からの信号を表示する為の表示手段と、前記信号処理手段からの信号を電送する為の電送手段と、前記放射線を発生させるための放射線源と、を備えていることを特徴とするシステムである。
【００２１】
【発明の実施の形態】
以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。
（実施形態１）
まず、本発明の理解の容易化のために、アイドリングモードを有しない光電変換装置について説明を行う。
【００２２】
図１１（ａ）及び図１１（ｂ）は、それぞれ順に、光電変換装置の光電変換素子を説明するための模式的層構成図、光電変換装置の概略的回路図である。
【００２３】
図１１（ａ）において、１はガラスなどで形成される少なくとも表面が絶縁性の基板、２はＡｌやＣｒなどで形成される下部電極である。７０は電子、ホール共に通過を阻止する窒化シリコン（ＳｉＮ）などで形成される絶縁層であり、その厚さはトンネル効果により電子、ホールが通過できないほどの厚さである５００オングストローム以上に設定される。４は水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）の真性半導体ｉ層で形成される光電変換半導体層、５は光電変換半導体層４に透明電極６側からのホールの注入を阻止するａ−Ｓｉのｎ+層で形成される注入阻止層、透明電極６はＩＴＯのようなインジウム又はスズを含む化合物、酸化物などで形成される。
【００２４】
図１１（ｂ）において、１００は図１１（ａ）で示した光電変換素子を記号化したもので、Ｄが透明電極６側、Ｇが下部電極２側の電極を示している。１２０は光電変換素子１００に流れる電流を検出する検出部、１１０は電源部である。電源部１１０はＤ電極に正の電位を与える正電源１１８、負の電位を与える負電源１１９、ＧＮＤの電位を与えるＧＮＤ端子と、それらの三者を切り換えるスイッチ１１３で構成される。スイッチ１１３はリフレッシュモードではｒｅｆｒｅｓｈ側の負電源１１９に、光電変換モードではｒｅａｄ側の正電源１１８に、光電変換素子休止モードではｓｔｏｐ側のＧＮＤ端子に接続されるよう制御される。
【００２５】
光電変換素子休止モードとは、光電変換素子への印加バイアスをＧＮＤ電位に変え、光電変換素子を動作させない休止状態にすることである。光電変換素子の両端を同電位（ＧＮＤ）にすることにより、光電変換素子のフラットバンド電圧（ＶFB）の絶対値が小さくなるように作用する。なお、光電変換素子休止モードがなくても光電変換装置を動作させることは可能である。ただし、光電変換素子休止モードを設けることで、光電変換素子が動作中に移動したＶFBを元に戻すことが可能となり、その結果常に安定した状態で光電変換素子を使用することができ、光電変換装置の性能を向上させることが可能となる。また、複数の光電変換素子を用いる場合、複数の光電変換素子のＶFBのバラツキをも小さくすることが可能となり、更に光電変換装置としての性能の向上をもたらすことになる。
【００２６】
ここで光電変換素子１００の動作について説明する。図１２（ａ）、図１２（ｂ）はそれぞれ光電変換素子１００のリフレッシュモードおよび光電変換モードの動作を示す光電変換部のエネルギーバンド図で、光電変換素子の各層の厚さ方向の状態を表している。
【００２７】
図１２（ａ）のリフレッシュモード（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。この時一部のホールと電子はｎ層５、ｉ層４において再結合して消滅する。充分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される（図１２（ａ））。
【００２８】
この状態で図１２（ｂ）の光電変換モード（ｂ）になると、Ｄ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。しかしホールはｎ層５が注入阻止層として働くためｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動し絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できないため、ｉ層４内に留まることになる。この時電子はＤ電極に移動し、ホールはｉ層４内の絶縁層７０界面に移動するため、素子内の電気的中性を保つため、電流がＧ電極から検出部１２０に流れる。この電流は光により発生した電子・ホール対に対応するため入射した光に比例する（図１２（ｂ））。
【００２９】
ある期間光電変換モード（ｂ）を保った後、再びリフレッシュモード（ａ）の状態になると、ｉ層４内に留まっていたホールは前述のようにＤ電極に導かれ、同時にこのホールに対応した電荷が検出部１２０に流れる。このホールの量は光電変換モード期間に入射した光の総量に対応し、検出部１２０に流れる電荷は光の総量に対応する。この時、ｉ層４内に注入される電子の量に対応した電荷も流れるが、この量はおよそ一定なため差し引いて検出すればよい。
【００３０】
つまり、光電変換部１００は、リアルタイムに入射する光の量を出力すると同時に、ある期間に入射した光の総量も出力することもできる。このことは本構成例の光電変換素子の大きな特徴といえる。検出部１２０は目的に応じて電子の流れ又はホールの流れのどちらか一方、もしくは両方を検出すればよい。また、図１２（ｃ）は後述するように、入射する光の照度が強い場合の図１２（ｂ）からしばらく経過した結果の状態図を示す。
【００３１】
ここで図１３を用いて上述した光電変換装置の動作について説明する。
【００３２】
図１３は図１１の光電変換装置における動作のタイミングチャートである。図中Ｖdgは光電変換部１００のＧ電極に対するＤ電極の電位であり、Ｐは光の入射の状態を示し、オンで光が入射状態、オフで光の入射がない。つまりダーク状態を示している。Ｉｓは検出部１２０に流れ込む電流を示し、横軸方向は時間の経過を示す。
【００３３】
初めにスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されるとリフレッシュモードに入り、Ｖdgは負電圧となり、図１２（ａ）のようにホールが掃き出され、また電子がｉ層４に注入されるにともない検出部１２０には図１３のＥで示される負の突入電流Ｅが流れる。その後リフレッシュモードが終了し、スイッチ１１３がｒｅａｄ方向に接続されると、ｉ層４内の電子が掃き出され正の突入電流Ｅ′が流れ光電変換モードに入る。この時光が入射されているとＡで示される光電流Ａが流れる。もし同様な動作でダーク状態であればＡ′で示されるように電流は流れない。よって光電流Ａを直接、もしくは一定の期間、光電流Ａを積分すれば光の入射を検出できる。
【００３４】
また、Ａの状態からスイッチ１１３がｒｅｆｒｅｓｈ方向に接続されると突入電流Ｂが流れる。これは直前の光電変換モード期間における光の入射の総量に反映された量になり、この突入電流Ｂを積分もしくは積分相当の値を得ればよい。直前の光電変換モードで光が入射していなければ突入電流はＢ′のように小さくなり、その差を検出すれば、光の入射を検出できる。また前述の突入電流Ｅ′やＥ″はおよそ突入電流Ｂ′と等しいため、突入電流Ｂからこれらを差し引いてもよい。
【００３５】
また、さらに、同じ光電変換モード期間であっても光の入射の状態が変化すれば、Ｃ，Ｃ′のようにＩｓは変化する。これを検出しても光の入射状態を検出できる。つまり、必ずしも検出機会ごとに毎回リフレッシュモードにする必要はないことを示している。
【００３６】
しかしながら、何らかの理由により、光電変換モードの期間が長くなったり、入射する光の照度が強い場合、Ｄのように光の入射があるにもかかわらず電流が流れないことがある。これは図１２（ｃ）のように、ｉ層４内にホールが多数留まり、このホールのためｉ層４内の電界が小さくなり、発生した電子がＤ電極に導びかれなくなり、ｉ層４内のホールと再結合してしまうからである。この状態で光の入射の状態が変化すると、電流が不安定に流れることもあるが、再びリフレッシュモードにすればｉ層４内のホールは掃き出され、次の光電変換モードではＡ″のようにＡと等しい電流が得られる。
【００３７】
以上の説明において、入射光は一定で説明したが、入射光の強弱によりＡ，Ｂ，Ｃの電流はともに連続的に変化し、入射光の有無の検出に限らず、強弱についても定量的に検出できることはいうまでもない。
【００３８】
また、前述の説明において、リフレッシュモードで、ｉ層４内のホールを掃き出す場合、全てのホールを掃き出すのが理想であるが、一部のホールを掃き出すだけでも効果はあり、光電流であるＡもしくはＣにおいて全てを掃き出した場合と値は変わらず、問題はない。また、常に一定量が残るように掃き出せば、Ｂの電流によっても光の量を定量的に検出することができる。つまり、次の光電変換モードでの検出機会において電流値がＤの状態、すなわち図１２（ｃ）の状態にならなければよく、リフレッシュモードのＶdgの電圧、リフレッシュモードの期間、および、ｎ層５の注入阻止層の特性を決めればよい。
【００３９】
また、さらに、リフレッシュモードにおいて、ｉ層４への電子の注入は必要条件でなく、Ｖdgの電圧は負に限定されるものでもない。ホールの一部がｉ層４から掃き出されればよい。ホールが多数ｉ層４に留まっている場合には、たとえＶdgが正の電圧であってもｉ層４内の電界はホールをＤ電極に導く方向に加わるからである。ｎ層５の注入阻止層の特性も同様に電子をｉ層４に注入できることが必要条件ではない。
【００４０】
図１４（ａ）、図１４（ｂ）、図１４（ｃ）、図１４（ｄ）は、それぞれ検出部の構成例を示したものである。１２１は電流Ａｍｐで代表される電流計、１２２は電圧計、１２３は抵抗器、１２４はコンデンサ、１２５はスイッチ素子、１２６はオペアンプである。
【００４１】
図１４（ａ）は直接電流を検出するもので、電流計１２１の出力は電圧や、増幅された電流である。図１４（ｂ）は電流を抵抗器１２３に流して電圧を電圧計１２２で検出している。図１４（ｃ）は電荷をコンデンサ１２４に蓄積し、その電圧を電圧計１２２で検出している。図１４（ｄ）はオペアンプ１２６により電流の積分値を電圧として検出している。図１４（ｃ）、図１４（ｄ）においてスイッチ素子１２５は毎回の検出に対して初期値を与える役割をし、検出の方法によって高抵抗の抵抗器に置き換えることも可能である。
【００４２】
電流計や電圧計は、トランジスタやこれを組み合わせたオペアンプ、抵抗、コンデンサ等で構成し、高速で動作するものを使用することができる。検出部はこれら４種に限定するものでなく、電流もしくは電荷を直接もしくは積分値を検出できればよく、電流もしくは電圧値を検出する検出器と、抵抗器、コンデンサ、スイッチ素子を組合せ、複数の光電変換部を同時もしくは順次出力するよう構成することもできる。
【００４３】
ラインセンサやエリアセンサを構成する場合は、電源部の配線やスイッチ素子と組合せてマトリックスで例えば１０００ケ以上の光電変換部の電位を制御し、また検出して電気信号として出力する。この場合、スイッチ素子やコンデンサ、抵抗の一部は光電変換部と同一基板上に構成するとＳＮ比や、コスト面で有利である。この場合、光電変換部は代表的なスイッチ素子であるＴＦＴと同一膜構成のため同一プロセスで同時に形成することが可能であり低コストの高ＳＮ比の光電変換装置が実現できる。
【００４４】
次に、リフレッシュモードにおけるリフレッシュ電圧値による光電変換装置の特性の違いについて説明する。
【００４５】
図１５はＴＦＴ１７００及び電源１１１５で構成される光電変換装置の１ビット等価回路図であり、図１６がその動作を示すタイミングチャートである。
【００４６】
ここでは、ＴＦＴ１７００を介して光電変換素子１００のＧ電極に正の電位を与えるリフレッシュの場合であるところの図１５に示した光電変換装置の１ビット等価回路図を用いて説明を行う。そして光電変換素子１００のＤ電極の電位は電源１１４によりＶD に設計され、リフレッシュ動作時のＧ電極の電位は電源１１１５によりＶrGに設定されるものとする。
【００４７】
まず図１１（ａ）に示す光電変換素子１００のＧ電極の電位（Ｖ0 ）をＤ電極の電位（ＶD ）以上にリフレッシュする場合（Ｖ0 ＝ＶrG≧ＶD ）について説明する。このような状態にリフレッシュされると光電変換素子１００のｉ層４内に留まっていたホール及びｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされていたホールの全てがＤ電極に完全に掃き出される。逆に電子はこのときＤ電極からｉ層４内へ流れ込み、その一部はｉ層４と絶縁層７０との界面に存在する界面欠陥にトラップされる。以下、この電流を負の突入電流という。そしてリフレッシュ動作終了後、光電変換素子１００のＧ電極の電位をＧＮＤ電位等に初期化する時、ｉ層４内および界面欠陥にトラップされていた電子が全てＤ電極へ掃き出される。以下、この電流を正の突入電流という。ｉ層４と絶縁層７０との界面に存在する界面欠陥は一般にエネルギー準位が深い為、界面欠陥位置に存在する電子及びホールを移動させるエネルギー、及びほかの位置から界面欠陥位置へ電子及びホールを移動させるエネルギーは相対的に高く、見かけ上の移動度も低くなる。その為、正の突入電流がゼロになるまで即ち界面欠陥にトラップされていた電子の全てがＤ電極へ掃き出されるまで数十マイクロ秒から数秒かかることになり、Ｇ電極リセット動作が終了しても大きな突入電流が流れる。その結果、Ｇ電極が持つ容量に蓄積された電荷の中にはノイズ成分である突入電流による電荷が含まれ、結果的にその電荷分ＳＮ比が低下してしまうのである。
【００４８】
上記の理由について、更に図１５と図１６を用いて詳細に説明する。図１６のＰａ，Ｐｂ，Ｐｃ，Ｐｄは、各々図１５におけるスイッチ素子１１２５、転送用ＴＦＴ１３００、リフレッシュ用ＴＦＴ１７００、リセット用ＴＦＴ１４００を駆動するパルスのタイミングを示している。ここでＨは各駆動素子をオン状態にするハイレベルを示しており、一般に結晶シリコン半導体スイッチ素子では＋５Ｖ〜＋１２Ｖ、ａ−Ｓｉ  ＴＦＴでは＋８Ｖ〜＋１５Ｖ位が用いられる。又、Ｌは一般的に０Ｖが多く用いられる。ＩｓとＶ0 は、図１５中の矢印で示す様に、各々光電変換素子１００に一定の信号光が照射された状態において、矢印の方向へ流れる電流とＧ電極の電位を示している。ここで、Ｐａ〜Ｐｄのパルス幅を２０μｓの動作時におけるＩｓとＶ0 を図１６に示している。
【００４９】
図１６において、光電変換素子１００のＧ電極電位Ｖ0 はＰｃのリフレッシュ用パルス立ち上がりから、Ｐｄのリセット用パルス立ち上がりまで一定の高い電位に保たれている。その為正の突入電流はその間に発生せず、Ｐｄのパルス立ち上がり時に初めて、界面欠陥にトラップされていた電子の掃き出しによると考えられる正の突入電流が発生している。この正の突入電流が減衰しほぼゼロになるまで、我々の作製した装置では約８０〜１００μ秒かかる為、Ｇ電極がもつ容量に信号電荷を蓄積しはじめるＰｄのパルスの立ち下がり時には、正の突入電流が多く発生しており、図中の斜線で示した部分の電荷及び電圧値がノイズ成分として蓄積されてしまうのである。その結果その蓄積積分ＳＮ比が低下してしまうのである。正の突入電流を低減する方法としてはＰｄの初期化パルスの時間を長くすることが考えられるが、その時間にも限界があり、又時間を長くすることにより装置全体の信号読み取り時間が長くなり、装置の低速化即ち性能ダウンを引き起こすことになる。
【００５０】
次に図１７を用いて光電変換素子１００をリフレッシュさせる時の印加電圧の条件について説明する。図１７は光電変換素子１００のエネルギーバンド図であり、両端の各々の電極（Ｄ電極及びＧ電極）は開放（オープン）状態である。光電変換素子１００は一般にいわれているＭＩＳ（Metal-Insulator-Semiconductor）構造であり両端の電極に加わる電圧条件により全容量が相対的に小さい状態（デプレッション状態）と全容量が相対的に大きい状態（アキュムレーション状態）が現れる。
【００５１】
図１７における各デバイスの両端はオープンであるが、エネルギーバンド図については図１７（ｂ）の場合が上記デプレッション状態のエネルギーバンド図と同じであり、図１７（ｃ）の場合がアキュムレーション状態のエネルギーバンド図と同じである。
【００５２】
一般にＭＩＳ型のコンデンサは、作製直後において図１７の（ａ）の状態即ちｉ層のバンドがフラットな状態（フラットバンド電圧ＶFB＝０Ｖ）又は図１７（ｂ）の状態即ち若干デプレッション状態（３Ｖ≧ＶFB＞０Ｖ）であることが多い。又、ＭＩＳコンデンサの両端に電圧を加えることによりＶFBはある程度任意の正及び負の値にすることも可能である。
【００５３】
図１１（ｂ）に示す１ビット回路を図１３に示すタイミングで駆動する場合リフレッシュ時間は光電変換時間より短くすることが可能となる。２次元的に光電変換素子を配列しマトリクス駆動を行う場合は光電変換素子の数が増えれば増えるほどリフレッシュ時間と光電変換時間の比は大きくなる。
【００５４】
又、一般にＭＩＳ型コンデンサのフラットバンド電圧ＶFBは、電界、時間、温度に大きく依存することが知られているが、本発明の光電変換装置における光電変換素子はリフレッシュ時においてフラットバンド電圧ＶFBは正の電圧方向へ移動し、反対に光電変換時にはフラットバンド電圧ＶFBは負の電圧方向へ移動する。
【００５５】
よって本発明の図１１に示す光電変換装置における光電変換素子はフラットバンド電圧ＶFBが結果的に負の電圧方向に移動し、光電変換素子のダイナミックレンジを小さくしてしまう。そうなると、光電変換装置としてのＳＮ比は小さくなり、安定した特性が得られなくなってしまう。
【００５６】
又、ここで正の突入電流（減衰時間が長く、且つ電流値が大であること）をもたらす電圧値の条件を以下においてまとめる。まず、光電変換素子１００のｉ層のフラットバンド電圧ＶFBがゼロの時はリフレッシュ時のＧ電極の電位（ＶrG）はＤ電極の電位（ＶD ）より高ければ、即ちＶrG＞ＶD であれば、上述した問題の正の突入電流が流れる。
【００５７】
又、光電変換素子１００のｉ層のフラットバンド電圧ＶFBがゼロでない時はリフレッシュ時のＧ電極の電位（ＶrG）はＤ電極の電位（ＶD ）からＶFBを差し引いた電圧値よりも高ければ、即ちＶrG≧ＶD−ＶFBであれば上述した問題の正の突入電流が流れるのである。
【００５８】
上記のメカニズムを図１８を用いて説明する。図１８はＶrG≧ＶD −ＶFBの場合の光電変換素子１００のエネルギーバンド図で図１８（ａ）の下部電極２から透明電極６の各層の厚さ方向の状態を表している。リフレッシュ動作の図１８（ａ）において、Ｄ電極はＧ電極に対して負の電位が与えられているため、ｉ層４中の黒丸で示されたホールは電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。又、ｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはある程度の時間を費しＤ電極に導かれ、ｉ層４に注入された電子のうち一部は逆に、ある程度の時間を費してｉ層４と絶縁層７０の界面欠陥にトラップされる。この時一部のホールと電子はｎ層５、ｉ層４において再結合して消滅する。十分に長い時間この状態が続けばｉ層４内のホールはｉ層４から掃き出される。この状態で光電変換動作の図１８（ｂ）になるとＤ電極はＧ電極に対して正の電位が与えられるためｉ層４中の電子は瞬時にＤ電極に導かれる。そしてｉ層４と絶縁層７０の界面欠陥にトラップされていた電子は、ある程度時間を費してＤ電極へ導かれる。この界面欠陥にトラップされていた電子が前述した問題の突入電流の原因である。ここでホールはｎ層５が注入阻止層として働く為、ｉ層４に導かれることはない。この状態でｉ層４内に光が入射すると、光は吸収され電子・ホール対が発生する。この電子は電界によりＤ電極に導かれ、ホールはｉ層４内を移動しｉ層４と絶縁層７０の界面に達する。しかし、絶縁層７０内には移動できない為、ｉ層４内に留まることになる。そしてある期間光電変換動作の図１８（ｂ）を保った後の状態が図１８（ｃ）である。
【００５９】
次に、このようなリフレッシュ条件における光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）について説明する。図１５に示される光電変換素子１００のＤ・Ｒを電荷量で示すと、Ｄ・Ｒ＝ＶrG×ＣS となる。ここでＣS は光電変換素子１００の容量である。よって、光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）はリフレッシュ電圧ＶrGが高いほど大きくなる。そのため光電変換素子１００に照射される信号光が多く得られる場合は光による信号量を多く得ることができるのでＳＮ比が大きくなる。
【００６０】
次に、光電変換素子１００のＧ電極の電位（Ｖ0 ）をＤ電極の電位（ＶD）以下にリフレッシュする場合（ＶrG＜ＶD −ＶFB）について説明する。
【００６１】
図１９は、光電変換装置の１ビットの概略的等価回路図である。図２０は図１９の光電変換装置を実際に駆動した時のタイミングチャートである。
【００６２】
図１９において図１５と同じ番号で示される部分については同じものを示しているので説明は省略する。図１５に示される概略的等価回路と図１９に示される概略的等価回路との違いはＴＦＴ１７００に接続される電源１１１５の大きさである。なお、ここで光電変換素子１００は図１１（ａ）と同一の構造をしているので、ｉ層と第２の電極層との間の注入阻止層はｎ型であり、注入が阻止されるキャリアはホールである。その為注入が阻止されるキャリア１個の電荷をｑとすると、この場合もｑ＞０となる。
【００６３】
なお、図１９において信号検出部は図１９の点線内の検出手段とＴＦＴ１３００及びハイレベルパルスＰｂを印加する手段を含む。
【００６４】
図１９において図１５と異なる点は、光電変換素子１００のリフレッシュ動作においてＧ電極に正の電位を与える電源１１１５の電位ＶrGを、Ｄ電極に正の電位を与える電源１１４の電位ＶD に比べて低くしている点のみである。詳細にいえば、光電変換素子１００には、ｉ層のエネルギーバンドをフラットにする為にＧ電極に印加するフラットバンド電圧（ＶFB）が存在するので実際には、図１５の例ではＶrG≧ＶD −ＶFBの状態で駆動していたのに対し、図１９ではＶrG＜ＶD −ＶFBの状態で駆動するのである。
【００６５】
次に図２０においてＶrG＜ＶD −ＶFBの状態での光電変換装置の動作を説明する。図２０において図１６と異なる点は、光電変換素子１００の電流Ｉｓと電流ＩｓによるＧ電極の電位Ｖ0 の振舞いである。
【００６６】
図２０において、Ｐｃのリフレッシュパルスが立ち上がり、光電変換素子１００のＧ電極に電圧ＶrG（ＶrG＜ＶD −ＶFB）が印加されると光電変換素子１００のｉ層内に留まっていたホールの一部がＤ電極に掃き出される。この時、ｉ層と絶縁層の界面欠陥にトラップされていたホールのほぼ全てはそのままの状態であると考えられる。又、この時電子はＤ電極に掃き出された一部のホールに相当する量もしくはそれ以下の数量がＤ電極からｉ層内へ流れ込むが、ｉ層内における電界はＧ電極側の電位が低い為、ｉ層と絶縁層の界面欠陥にトラップされる電子はほぼゼロであると考えられる。よって図２０におけるＩｓはＰｃのリフレッシュパルス立ち上がり時において小さな負の突入電流しか生じることなく、又減衰時間も短くなっている。又、Ｐｃのリフレッシュパルス立ち上がりからＰｄのＧ電極リセットパルス立ち上がりまでのＧ電極の電圧Ｖ0 はＶrGにほぼ一致しており、その電位はＶD −ＶFBより下がっていることを図２０は示している。
【００６７】
次にＧ電極リセットパルスが立ち上がり、光電変換素子１００のＧ電極がＧＮＤに接地されるとｉ層内に留まっていた若干の電子は全てＤ電極に流れ出すことになる。この時、ｉ層と絶縁層の界面欠陥には電子は存在しない為、電子は少量で且つ瞬時に流れ出ると考えられる。又、この時界面欠陥に存在するホールはほとんど移動しないと思われる。よってＰｄのＧ電極リセットパルス立ち上がり時において、Ｉｓは小さな正の突入電流しか生じることなく、又減衰時間も短くなっている。ＰｄのＧ電極リセットパルスの立ち上がりから立ち下がりまでを約２０マイクロ秒で動作させると、図のように光電変換動作開始となるＰｄのパルスの立ち下がり時には、ほぼ突入電流はゼロになる。よってＰｄのパルスの立ち下がりから蓄積されはじめる電荷は、ほぼすべてが光電変換素子１００内に入射した信号光による電荷となり、その信号電圧を読み出すことによりＳＮ比の高い情報を得ることが可能となる。
【００６８】
上述した構成例における基本的なメカニズムについて図を用いてさらに以下に説明する。
【００６９】
図２１（ａ）〜図２１（ｃ）はＶrG＜ＶD −ＶFBの場合の光電変換素子１００の動作を示すエネルギーバンド図であり、図１８（ａ）〜図１８（ｃ）に示したエネルギーバンド図に対応している。
【００７０】
リフレッシュ動作の図２１（ａ）において、Ｄ電極はＧ電極に対して正の電位が与えられている為、ｉ層４中の黒丸で示されたホールの一部が電界によりＤ電極に導かれる。同時に白丸で示された電子はｉ層４に注入される。ここでｉ層４と絶縁層７０の界面欠陥にトラップされていたホールはほとんど移動せず、又電子が界面欠陥にトラップされることもない。
【００７１】
この状態で光電変換動作の図２１（ｂ）になるとＧ電極はＤ電極に対して更に大きな負の電位が与えられる為、ｉ層４中の電子は瞬時にＤ電極に導かれるが、界面欠陥にトラップされた電子はほとんど存在しない為、先に説明した図１５の光電変換装置で問題となる突入電流はほとんど存在しなくなる。
【００７２】
そしてある期間光電変換動作の図２１（ｂ）を保った後の状態の図２１（ｃ）になる。
【００７３】
このようにＶrG＜ＶD −ＶFBの条件にリフレッシュする場合においては、ｉ層４と絶縁層７０の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となる。
【００７４】
しかしながら、このようなリフレッシュ条件おける、図１９に示される光電変換素子１００のダイナミックレンジ（Ｄ・Ｒ）は、Ｄ・Ｒ＝ＶrG×ＣS となり、ＶrG≧ＶD −ＶFBの場合に比べてＶrG＜ＶD −ＶFBの場合のダイナミックレンジは小さくなる。その為信号処理が多い場合には、信号光による発生電荷が飽和し、ＳＮ比を下げることが生じる。
【００７５】
このような図１９〜図２１の条件で駆動する光電変換素子を説明するための模式的層構成図及び光電変換装置の概略的回路図の例が図２２（ａ）及び図２２（ｂ）である。
【００７６】
図２２（ａ），（ｂ）において図１１（ａ），（ｂ）と同じ番号で示される部分は同じものを示す。ここで図２２は図１１に対応しており、図１１と異なる点は図２２（ｂ）において、光電変換モードで接続される電源が電圧差の大きな正の電源１１１に、リフレッシュモードで接続される電源が電圧差の小さな正の電源１１２にかわっていることである。
【００７７】
図２２（ｂ）の回路動作においても、図１９〜図２１の説明で述べたことと同様に、ｉ層４と絶縁層７０の界面欠陥に電子が存在することはほとんどない為、電子の出入りに長い時間を費すことがなくなり、結果的にノイズ成分となる突入電流を大きく削減することが可能となり、ダイナミックレンジは小さくなる。
【００７８】
ここで上述した光電変換装置において、ＳＮ比を保ち特性を安定させるべき項目について再度説明する。
【００７９】
図１１に示す１ビット回路を図１３に示すタイミングで駆動する場合リフレッシュ時間は光電変換時間より短くすることが可能となる。２次元的に光電変換素子を配列しマトリクス駆動を行う場合は光電変換素子の数が増えれば増えるほどリフレッシュ時間と光電変換時間の比は大きくなる。
【００８０】
又、一般にＭＩＳ型コンデンサのフラットバンド電圧ＶFBは、電界、時間、温度に大きく依存することが知られているが、図１１に示す光電変換装置における光電変換素子はリフレッシュ時においてフラットバンド電圧ＶFBは正の電圧方向へ移動し、反対に光電変換時にはフラットバンド電圧ＶFBは負の電圧方向へ移動する。
【００８１】
よって図１１に示す光電変換装置における光電変換素子はフラットバンド電圧ＶFBが結果的に負の電圧方向に移動し、光電変換素子のダイナミックレンジを小さくしてしまう。そうなると、光電変換装置としてのＳＮ比は小さくなり、安定した特性が得られなくなってしまう。
【００８２】
更に、図２２に示す光電変換装置における光電変換素子は、リフレッシュ時及び光電変換時共にフラットバンド電圧ＶFBは負の電圧方向へ移動するため、フラットバンド電圧ＶFBが結果的に負の電圧方向に移動し、光電変換素子のダイナミックレンジを小さくしてしまう。そうなると、光電変換装置としてのＳＮ比は小さくなり、安定した特性が得られなくなってしまう。
【００８３】
又、以上述べたように光電変換装置における光電変換素子のフラットバンド電圧ＶFBが負の電圧方向へ移動すると更に、光電変換装置としての特性の不具合が生じる場合があることが判ってきた。
【００８４】
図２３は図１９〜図２２と同様にＶrG＜ＶD −ＶFBの条件にリフレッシュする場合であり、且つＶFB＜０の場合の光電変換素子休止モードから実際に駆動条件のバイアスが印加された直後の光電変換部のエネルギーバンド図を示している。
【００８５】
図２３（ａ），（ｂ）は、図１２、図１８及び図２１と同様に光電変換素子１００のリフレッシュモード及び光電変換モードの動作を示す光電変換部のエネルギーバンド図である。
【００８６】
図２３（ｃ）は、光電変換素子１００の両端にＧＮＤ電位が接続された状態、即ち光電変換素子休止モードを表している。図２３のそれぞれの状態を以下において説明する。
【００８７】
図２３（ｃ）は、リフレッシュ時及び光電変換時共にフラットバンド電圧ＶFBが負の電圧方向へ移動した状態の光電変換部のエネルギーバンド図であり、光電変換素子１００の両端にＧＮＤ電位が接続された状態、即ち光電変換素子休止モードを表している。このとき図で示すようにｉ層４と絶縁層７０の界面欠陥に電子が注入されてしまう。そして次にＶrG＜ＶD −ＶFBの条件にリフレッシュされた状態が図２３（ａ）である。
【００８８】
図２３（ａ）では、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子が徐々にＤ電極方向にでていくことがうかがえる。この様子は、図１８（ａ）のリフレッシュモードから図１８（ｂ）の光電変換モードに移るときに生じる突入電流と同じ電流であるため、ｉ層４と絶縁層７０の界面欠陥にトラップされていた電子は、ある程度時間を費してＤ電極へ導かれる。その為図２３（ｂ）になってもその突入電流は流れ続けるのである。図２３（ｂ）の状態においてこの原因で流れる電流は蓄積されるので全てノイズ成分となる。
【００８９】
本発明はｉ層４と絶縁層７０の界面欠陥に注入された電子を放出するため、あるいは電子がｉ層４と絶縁層７０の界面欠陥に注入されるのを防止するためにアイドリングモードを設けたものである。以下、本発明の実施形態として、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させる場合について説明する。ここで、ｉ層４と絶縁層７０の界面への電子注入は、光電変換素子休止モードがあってもなくても起こる現象なので、光電変換素子休止モードがなくてもアイドリングモードが必要となる。
【００９０】
以下に説明する本発明の実施形態はアイドリングモードを有する点を除き、その構成及び動作は上述した光電変換装置と同じである。
【００９１】
図１は本発明の第１の実施形態に係る光電変換装置の１ビットの等価回路図である。図１において図２２（ｂ）と同じ番号で示される部分は同じものを示す。
【００９２】
図１の等価回路図の構成が図２２（ｂ）と異なる点は、図２３で説明した、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させるために、実際に使用していない状態においても光電変換素子に弱い電界を与える状態、即ちアイドリングモードが設けられている点である。
【００９３】
具体的には、アイドリングモードにする為のｉｄｌｅ端子及び正の電源１１６が追加されており、光電変換素子１００がアイドリングモード時に、光電変換モード時と同じ方向の小さな電界が印加されるよう電源１１６が配置されている。厳密に言えば、アイドリングモードにおける光電変換素子の第一の電極層の電位から、第二の電極層の電位を差し引いた電位差（Ｖdg［idle］）が、光電変換モードにおける光電変換素子の第一の電極層の電位から、第二の電極層の電位を差し引いた電位差（Ｖdg［read］）より小さい正の値（０＜Ｖdg［idle］＜Ｖdg［read］）ということになる。
【００９４】
０＜Ｖdg［idle］＜Ｖdg［read］という条件の理由は、フラットバンド電圧ＶFBが負の電圧方向へ必要以上に移動することを防ぐためである。又、アイドリングモードにおける光電変換素子の第一の電極層の電位から、第二の電極層の電位を差し引いた電位差（Ｖdg［idle］）とリフレッシュモードにおける光電変換素子の第一の電極層の電位から、第二の電極層の電位を差し引いた電位差（Ｖdg［refresh］）との電位関係は、Ｖdg［refresh］がリフレッシュモードにおけるリフレッシュ時間の長さに依存するため一概には記述することが難しい。
【００９５】
図１のような回路にすることにより、光電変換素子１００は光電変換素子休止モード（ｓｔｏｐ側にスイッチ１１３が接続された状態）と、アイドリングモード（ｉｄｌｅ側にスイッチ１１３が接続された状態）と、光電変換モード（ｒｅａｄ側にスイッチ１１３が接続された状態）とリフレッシュモード（ｒｅｆｒｅｓｈ側にスイッチ１１３が接続された状態）を、順番に切り替えて駆動することが可能となり、上記で説明したように、フラットバンド電圧ＶFBが負の電圧方向へ必要以上に移動することを防ぎつつ、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させることが可能となり、実際に使用を始めるとき瞬時に使用可能なＳ／Ｎの高い状態にすることができ、結果的に使い勝手のよい高品質な光電変換素子を供給すること、即ち常にＳＮ比が高く、特性が安定している光電変換装置を供給することが可能となる。
（実施形態２）
図２は本発明の光電変換装置の第２の実施形態を示す全体回路図であり、図３（ａ）は本実施形態中の１画素に相当する各素子の一例を説明するための模式的平面図、図３（ｂ）は図３（ａ）のＡ−Ｂ線における模式的断面図である。図２において、Ｓ１１〜Ｓ３３は光電変換素子で下部電極側をＧ、上部電極側をＤで示している。Ｃ１１〜Ｃ３３は蓄積用コンデンサ、Ｔ１１〜Ｔ３３は転送用ＴＦＴである。Ｖs は読み出し用電源、Ｖg はリフレッシュ用電源、Ｖi はアイドリング用電源、ＧＮＤ電位は光電変換素子休止用電位であり、各電源及びＧＮＤ電位は各々スイッチＳＷs ，スイッチＳＷg ，スイッチＳＷi ，ＳＷt を介して全光電変換素子Ｓ１１〜Ｓ３３のＧ電極に接続されている。ここで、センサのＧ電極に印加される各電源の電位は０＞Ｖg ＞Ｖs 、及び０＞Ｖi ＞Ｖs と設定している。スイッチＳＷs ，スイッチＳＷg ，スイッチＳＷi ，スイッチＳＷt 、は直接にシフトレジスタＳＲ３に接続されており、スイッチＳＷs ，スイッチＳＷg ，スイッチＳＷi ，スイッチＳＷt は同時にオンしないように制御されている。又、各スイッチのオン時間は任意に設定可能である。
【００９６】
１画素は１個の光電変換素子とコンデンサ、およびＴＦＴで構成され、その信号出力は信号配線ＳＩＧにより検出用集積回路ＩＣに接続されている。本実施形態の光電変換装置は計９個の画素を３つのブロックに分け１ブロックあたり３画素の出力を同時に転送しこの信号配線ＳＩＧを通して検出用集積回路ＩＣによって順次出力に変換され出力される（Ｖout ）。また１ブロック内の３画素を横方向に配置し、３ブロックを順に縦に配置することにより各画素を二次元的に配置している。
【００９７】
図中破線で囲んだ部分は大面積の同一絶縁基板上に形成されているが、このうち第１画素に相当する部分の模式的平面図を図３（ａ）に示す。また図中破線Ａ−Ｂで示した部分の模式的断面図を図３（ｂ）に示す。Ｓ１１は光電変換素子、Ｔ１１はＴＦＴ、Ｃ１１はコンデンサ、およびＳＩＧは信号配線である。本実施形態においてはコンデンサＣ１１と光電変換素子Ｓ１１とは特別に素子を分離しておらず、光電変換素子Ｓ１１の電極の面積を大きくすることによりコンデンサＣ１１を形成している。これは本実施形態の光電変換素子とコンデンサが同じ層構成であるから可能なことである。また、画素上部にはパッシベーション用窒化シリコン膜ＳｉＮとヨウ化セシウム等の蛍光体ＣｓＩが形成されている。上方よりＸ線（Ｘ−ｒａｙ）が入射すると蛍光体ＣｓＩより光（破線矢印）に変換され、この光が光電変換素子に入射される。
【００９８】
次に図２乃至図４を用いて上述した光電変換装置の動作について説明する。
【００９９】
図４は本実施形態の動作の一例を示すタイミングチャートである。
【０１００】
先ずはじめにシフトレジスタＳＲ３のＳＴ信号がＨｉ状態であり、全ての光電変換素子Ｓ１１〜Ｓ３３は休止状態になっている。この状態からシフトレジスタＳＲ３のＩＤ信号がＨｉ状態になり、全ての光電変換素子Ｓ１１〜Ｓ３３のｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させる。
【０１０１】
その後、シフトレジストＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３，ｓｇ１〜ｓｇ３にＨｉが印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がオンし導通し、全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＧＮＤ電位になる（積分検出器Ａｍｐの入力端子はＧＮＤ電位に設計されているため）。同時にシフトレジスタＳＲ３がＲＦにＨｉを出力しスイッチＳＷg がオンし全光電変換素子Ｓ１１〜Ｓ３３のＧ電極はリフレッシュ用電源Ｖg の電位になる。その後全光電変換素子Ｓ１１〜Ｓ３３はリフレッシュモードになりリフレッシュされる。つぎにシフトレジスタＳＲ３がＲＦにＬ0 を、ＲＥにＨｉを出力しスイッチＳＷg がオフし、スイッチＳＷs がオンし、全光電変換素子Ｓ１１〜Ｓ３３のＧ電極は読み取り用電源Ｖs により負電位になる。すると全光電変換素子Ｓ１１〜Ｓ３３は光電変換モードになり同時にコンデンサＣ１１〜Ｃ３３は初期化される。この状態でシフトレジスタＳＲ１およびＳＲ２により制御配線ｇ１〜ｇ３，ｓｇ１〜ｓｇ３にＬ0 が印加される。すると転送用ＴＦＴ・Ｔ１１〜Ｔ３３とスイッチＭ１〜Ｍ３がオフし全光電変換素子Ｓ１１〜Ｓ３３のＤ電極はＤＣ的にはオープンになるがコンデンサＣ１１〜Ｃ３３によって電位は保持される。しかしこの時点ではＸ線は入射されていないため全光電変換素子Ｓ１１〜Ｓ３３には光は入射されず光電流は流れない。又、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させていたため、このときノイズ成分となる突入電流が生ずることがなく、使用可能なＳ／Ｎの高い状態になっている。
【０１０２】
この状態でＸ線がパルス的に出射され人体等を通過し蛍光体ＣｓＩに入射されると光に変換され、その光がそれぞれの光電変換素子Ｓ１１〜Ｓ３３に入射する。この光は人体等の内部構造の情報が含まれている。この光により流れた光電流は電荷としてそれぞれのコンデンサＣ１１〜Ｃ３３に蓄積されＸ線の入射終了後も保持される。つぎにシフトレジスタＳＲ１により制御配線ｇ１にＨｉの制御パルスが印加され、シフトレジスタＳＲ２の制御配線ｓｇ１〜ｓｇ３への制御パルス印加によって転送用ＴＦＴ・Ｔ１１〜Ｔ３３、スイッチＭ１〜Ｍ３を通してｖ１〜ｖ３が順次出力される。これにより人体等の内部構造の二次元的情報がｖ１〜ｖ９として得られる。
【０１０３】
その後、シフトレジスタＳＲ３のＲＥはＬ0 になる。
【０１０４】
静止画像を得る場合はここまでの動作であるが動画像を得る場合はここまでの動作を操り返す。図４の最後のタイミングチャートでは、動作開始時と同じ信号が光電変換素子Ｓ１１〜Ｓ３３に入射し、その結果ｖ１〜ｖ９に動作開始時と同じ信号がＶout に出力されていることが判る。そして、動作の最後に再びシフトレジスタＳＲ３のＳＴ信号がＨｉ状態となり、全ての光電変換素子Ｓ１１〜Ｓ３３が休止状態になっている。
【０１０５】
ここで動作の比較のため、光電変換素子をアイドリングモードにしない場合を図５に示す。
【０１０６】
図５は図４と同様に本実施形態の動作を示すタイミングチャートである。図４と異なるところは、はじめシフトレジスタＳＲ３のＳＴ信号がＨｉ状態であり、全ての光電変換素子Ｓ１１〜Ｓ３３は休止状態になっている状態の後、シフトレジスタＳＲ３のＩＤ信号がＨｉ状態にならず、全ての光電変換素子Ｓ１１〜Ｓ３３のｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させていないところである。
【０１０７】
その為、図４と同様の信号が光電変換素子Ｓ１１〜Ｓ３３に入射し、その結果ｖ１〜ｖ９に動作開始時と同じ信号がＶout に出力されるはずのところが、斜線で示した分のノイズ成分である突入電流による電荷により、正しい出力値が表されていないことが判る。しかしながら、同様の動作が続けられていくに従い、ｖ１〜ｖ９に正常な信号がＶout に出力されていることが判る。
【０１０８】
本実施形態の光電変換装置は第１の実施形態と同様に、光電変換素子Ｓ１１〜Ｓ３３は光電変換素子休止モードと、アイドリングモードと、光電変換モードとリフレッシュモードを、順番に切り替えて駆動することが可能となり、上記で説明したように、フラットバンド電圧ＶFBが負の電圧方向へ必要以上に移動することを防ぎつつ、光電変換素子休止モード中にｉ層４と絶縁層７０の界面欠陥に注入されていた電子をＤ電極方向に放出させることが可能となり、実際に使用を始めるとき瞬時に使用可能なＳ／Ｎの高い状態にすることができ、結果的に使い勝手のよい高品質な光電変換素子を供給すること、即ち常にＳＮ比が高く、特性が安定している光電変換装置を供給することが可能となる。
【０１０９】
本実施形態では光電変換素子のＧ電極が共通に接続され、この共通の配線をスイッチＳＷg とスイッチＳＷs とスイッチＳＷi とスイッチＳＷt を介してリフレッシュ用電源Ｖg 、読み出し用電源Ｖs 、アイドリング用電源Ｖi 及び光電変換素子休止用ＧＮＤ電位に接続しているため、全光電変換素子を同時にリフレッシュモードと光電変換モードとアイドリングモード及び光電変換素子休止モードに切り換えることができる。このため複雑な制御なくして１画素あたり１個のＴＦＴで光出力を得ることができる。
【０１１０】
又、本実施形態では９個の画素を３×３に二次元配置し３画素ずつ同時に、３回に分割して転送・出力したがこれに限らず、例えば縦横１ｍｍあたり５×５個の画素を２０００×２０００個の画素として二次元的に配置すれば４０ｃｍ×４０ｃｍのＸ線検出器が得られる。これをＸ線フィルムの代わりにＸ線発生器と組み合わせＸ線レントゲン装置を構成すれば胸部レントゲン検診や乳ガン検診あるいは躯体の非破壊検査に使用できる。するとフィルムと異なり瞬時にその出力をＣＲＴなどの画像出力機で映し出すことが可能で、さらに出力をディジタルに変換しコンピュータで画像処理して目的に合わせた出力に変換することも可能である。また光磁気ディスクに保管もでき、過去の画像を瞬時に検索することもできる。また感度もフィルムより良く人体に影響の少ない微弱なＸ線で鮮明な画像を得ることもできる。
【０１１１】
図６、図７に２０００×２０００個の画素を持つ検出器の実装の一例を示す概念図を示す。２０００×２０００個の検出器を構成する場合図２で示した破線内の素子を縦・横に数を増せば良いが、この場合制御配線もｇ１〜ｇ２０００と２０００本になり信号配線ＳＩＧもｓｉｇ１〜ｓｉｇ２０００と２０００本になる。またシフトレジスタＳＲ１や検出用集積回路ＩＣも２０００本の制御・処理をしなければならず大規模となる。これをそれぞれ１チップの素子で行うことは１チップが非常に大きくなり製造時の歩留りや価格等で不利である。そこで、シフトレジスタＳＲ１は例えば１００段ごと１個のチップに形成し、２０個（ＳＲ１−１〜ＳＲ１−２０）を使用すればよい。また検出用集積回路も１００個の処理回路ごと１個のチップに形成し、２０個（ＩＣ１〜ＩＣ２０）を使用する。
【０１１２】
図６には左側（Ｌ）に２０チップ（ＳＲ１−１〜ＳＲ１−２０）と下側（Ｄ）に２０チップ実装し、１チップあたり１００本の制御配線、信号配線をおのおのワイヤーボンディングでチップと接続している。図６中破線部は図２の破線部に相当する。また外部への接続は省略している。また、ＳＷg ，ＳＷs ，ＳＷi，Ｖg，ＶS，Ｖi，ＲＦ等も省略している。集積用回路ＩＣ１〜ＩＣ２０からは２０本の出力（Ｖout ）があるが、これらはスイッチ等を介して１本にまとめたり、２０本をそのまま出力し並列処理すればよい。
【０１１３】
あるいは図７に示すように左側（Ｌ）に１０チップ（ＳＲ１−１〜ＳＲ１−１０）、右側（Ｒ）に１０チップ（ＳＲ１−１１〜ＳＲ１−２０）と上側に１０チップ（ＩＣ１〜１０）、下側（Ｄ）に１０チップ（ＩＣ１１〜２０）を実装してもよい。この構成は上・下・左・右側（Ｕ・Ｄ・Ｌ・１Ｒ）にそれぞれ各配線を１０００本ずつに振り分けているため、各辺の配線の密度が小さくなり、また各辺のワイヤーボンディングの密度も小さく、歩留りが向上する。配線振り分けは左側（Ｌ）にｇ１，ｇ３，ｇ５，…ｇ１９９９、右側（Ｒ）にｇ２，ｇ４，ｇ６，…ｇ２０００とし、つまり奇数番目の制御線を左側（Ｌ）、偶数番目の制御線を右側（Ｒ）に振り分ける。こうすると各配線は等間隔に引き出され配線されるので密度の集中なく一層歩留りが向上する。また、上側（Ｕ）下側（Ｄ）への配線も同様に振り分ければよい。また、図示していないが別の実施形態として配線の振り分けは左側（Ｌ）にｇ１〜ｇ１００，ｇ２０１〜ｇ３００，…ｇ１８０１〜ｇ１９００、右側（Ｒ）にｇ１０１〜ｇ２００，ｇ３０１〜ｇ４００，…ｇ１９０１〜ｇ２０００を振り分け、つまり、１チップごと連続な制御線を振り分け、これを左・右側（Ｌ・Ｒ）交互に振り分ける。こうする、１チップ内は連続に制御でき、駆動タイミングが楽で回路を複雑にしなくてよく安価なものが使用できる。上側（Ｕ）、下側（Ｄ）についても同様で、連続な処理が可能で安価な回路が使用できる。
【０１１４】
また、図６、図７に示される例は共に１枚の基板上に破線部の回路を形成した後、その基板上にチップを実装してもよいし、別の大きな基板上に破線部の回路基板とチップを実装してもよい。また、チップをフレキシブル基板上に実装して破線部の回路基板に貼り付け接線してもよい。
【０１１５】
またこのような非常に多くの画素をもつ大面積の光電変換装置は従来の光センサを用いた複雑な工程では不可能であったが、本発明の光電変換装置の工程は各素子を共通な膜で同時に形成しているため工程数が少なく、簡易的な工程で済むため高歩留まりが可能で低コストで大面積・高性能の光電変換装置の生産を可能としている。また、コンデンサと光電変換素子とが同じ素子内で構成でき、実質上素子を半減することが可能でさらに歩留まりを向上できる。
（実施形態３）
図８は本発明の光電変換装置を用いたシステム全体を表す模式的ブロック図である。６００１はａ−Ｓｉセンサ基板である。この図では複数のシフトレジスタＳＲ１を直列に、また検出用集積回路ＩＣも複数で駆動している。検出用集積回路ＩＣの出力は処理回路６００８内のアナログ−デジタル変換器６００２に入力されデジタル化される。この出力は固定パターン補正用の引き算器６００３を介してメモリ６００４に記憶される。メモリの中の情報はコントローラ６００５により制御されバッファ６００６を介し信号処理手段としてのイメージプロセッサに転送され、そこで画像処理される。
【０１１６】
図９（ａ）、図９（ｂ）は本発明をＸ線検出用の光電変換装置に適用した場合の模式的構成図及び模式的断面図である。
【０１１７】
光電変換素子とＴＦＴはａ−Ｓｉセンサ基板６０１１内に複数個形成され、シフトレジスタＳＲ１と検出用集積回路ＩＣが実装されたフレキシブル回路基板６０１０が接続されている。フレキシブル回路基板６０１０の逆側は回路基板ＰＣＢ１、ＰＣＢ２に接続されている。前記ａ−Ｓｉセンサ基板６０１１の複数枚が基台６０１２の上に接着され大型の光電変換装置を構成する基台６０１２の下には処理回路６０１８内のメモリ６０１４をＸ線から保護するため鉛板６０１３が実装されている。ａ−Ｓｉセンサ基板６０１１上にはＸ線を可視光に変換するための蛍光体６０３０例えばＣｓＩが、塗布または貼り付けられている。前述の図２で説明したＸ線検出方法と同じ原理に基づき、Ｘ線を検出することができる。本実施形態では図９（ｂ）に示されるように全体をカーボンファイバー製のケース６０２０に収納している。
【０１１８】
図１０は本発明の光電変換装置のＸ線診断システムへの応用例を示したものである。
【０１１９】
Ｘ線チューブ６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、蛍光体を上部に実装した光電変換装置６０４０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して蛍光体は発光し、これを光電変換して、電気的情報を得る。この情報はディジタルに変換されイメージプロセッサ６０７０により画像処理され制御室のディスプレイ６０８０で観察できる。
【０１２０】
また、この情報は電話回線６０９０等の伝送手段により遠隔地へ転送でき、別の場所のドクタールームなどディスプレイ６０８１に表示もしくは光ディスク等の保存手段に保存することができ、遠隔地の医師が診断することも可能である。またフィルムプロセッサ６１００によりフィルム６１１０に記録することもできる。
【０１２１】
【発明の効果】
以上説明したように、本発明の光電変換装置によれば、アイドリングモードと、リフレッシュモードと光電変換モードとを、切り替えて駆動することが可能となり、フラットバンド電圧ＶFBが負の電圧方向へ必要以上に移動することを防ぎつつ、電子（例えば、光電変換素子休止モード中に光電変換半導体層と絶縁層の界面欠陥に注入されていた電子）を第二の電極方向に放出させることが可能となり、実際に使用を始めるとき瞬時に使用可能なＳ／Ｎの高い状態にすることができ、結果的に使い勝手のよい高品質な光電変換素子を供給すること、即ち常にＳＮ比が高く、特性が安定している光電変換装置、その駆動方法及びそれを有するシステムを供給することが可能となる。
【０１２２】
また上記したような優れた特性を有する光電変換装置を利用することでより低コストで大面積・高機能・高特性のファクシミリやＸ線レントゲン装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態１の光電変換装置を説明するための１ビット等価回路図である。
【図２】本発明の実施形態２の光電変換装置を説明するための概略的回路図である。
【図３】（ａ）は本発明の光電変換装置の一形態を説明する為の模式的平面図、（ｂ）は模式的断面図である。
【図４】本発明の光電変換装置の動作の一形態を説明するためのタイミングチャートである。
【図５】本発明の光電変換装置の動作の一形態を説明するためのタイミングチャートである。
【図６】本発明の光電変換装置の実装形態を説明するための模式的配置構成図である。
【図７】本発明の光電変換装置の実装形態を説明するための模式的配置構成図である。
【図８】本発明の光電変換装置を有するシステムの一形態を説明するためのシステム構成図である。
【図９】（ａ）はＸ線検出用装置に適用した場合の一形態を説明する模式的構成図、（ｂ）は模式的断面図である。
【図１０】本発明の光電変換装置を有するシステムの一形態を説明するためのシステム構成図である。
【図１１】（ａ）は光電変換部の構成例を説明する模式的断面図、（ｂ）は概略的回路図である。
【図１２】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１３】光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図１４】（ａ）〜（ｄ）は検出部の構成例を説明するための概略的回路図である。
【図１５】本発明の光電変換装置を説明するための概略的回路図である。
【図１６】光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図１７】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１８】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図１９】光電変換装置を説明するための概略的回路図である。
【図２０】光電変換装置の動作の一例を説明するためのタイミングチャートである。
【図２１】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図２２】（ａ）は光電変換部の構成例を説明する模式的断面図、（ｂ）は概略的回路図である。
【図２３】光電変換部のエネルギー状態を説明するためのエネルギーバンド図である。
【図２４】光センサの構成の一例を説明する模式的断面図及び概略的回路図である。
【図２５】光センサの構成の一例を説明する模式的断面図である。
【図２６】光センサのゲート絶縁膜の厚さに対する歩留まりの関係を示すグラフである。
【符号の説明】
１  絶縁基板
２  下部電極
４  ｉ層
５  ｎ層
６  透明電極
７０  絶縁層
１００  光電変換素子
２００  リフレッシュ用ＴＦＴ
３００  転送用ＴＦＴ
４００  リセット用ＴＦＴ
１１１，１１２，１１６  電源
１１３  スイッチ手段
【図１】
0003636579.tif 000002
【図２】
0003636579.tif 000003
【図３】
0003636579.tif 000004
【図４】
0003636579.tif 000005
【図５】
0003636579.tif 000006
【図６】
0003636579.tif 000007
【図７】
0003636579.tif 000008
【図８】
0003636579.tif 000009
【図９】
0003636579.tif 000010
【図１０】
0003636579.tif 000011
【図１１】
0003636579.tif 000012
【図１２】
0003636579.tif 000013
【図１３】
0003636579.tif 000014
【図１４】
0003636579.tif 000015
【図１５】
0003636579.tif 000016
【図１６】
0003636579.tif 000017
【図１７】
0003636579.tif 000018
【図１８】
0003636579.tif 000019
【図１９】
0003636579.tif 000020
【図２０】
0003636579.tif 000021
【図２１】
0003636579.tif 000022
【図２２】
0003636579.tif 000023
【図２３】
0003636579.tif 000024
【図２４】
0003636579.tif 000025
【図２５】
0003636579.tif 000026
【図２６】
0003636579.tif 000027