(57)【特許請求の範囲】
【請求項１】
キャパシタの容量を測定するための方法であって、
（ａ） 前記キャパシタを少なくとも部分的に放電して、前記キャパシタにかかる電圧を測定し、初期電圧を得るステップと、
（ｂ） 定電流値および時間間隔を選択して、予め定められた値を有する電荷パケットを与えるステップと、
（ｃ） 前記電荷パケットを前記キャパシタに運び、これによって全蓄積電荷に比例する電圧を生成するステップと、
（ｄ） 前記キャパシタの電圧を予め定められた最小電圧と比較して、前記キャパシタの電圧が前記予め定められた最小電圧を超えるか否かを判定するステップと、
（ｅ） 前記予め定められた最小電圧が前記キャパシタの電圧を超えれば、ステップ（ｂ），（ｃ）および（ｄ）を繰返して、前記キャパシタにおける前記全蓄積電荷および対応する最終電圧を与えるステップとを備え、ここに異なる定電流値および異なる時間間隔が選択されて異なる所定値を有する電荷パケットを与えることができ、
（ｆ）  前記初期電圧を前記最終電圧から減算して差動電圧を得て、前記キャパシタ上の前記全蓄積電荷を前記差動電圧によって除算することによって前記容量を計算するステップとを含む、方法。
【請求項２】
第１の電荷パケットの所定値は第２の電荷パケットの所定値と異なる、請求項１に記載の容量を測定するための方法。
【請求項３】
第１の選択された定電流値は第２の選択された定電流値と異なる、請求項２に記載の容量を測定するための方法。
【請求項４】
第１の選択された時間間隔は第２の選択された時間間隔と異なる、請求項２に記載の容量を測定するための方法。
【請求項５】
キャパシタの容量を測定するための装置であって、
前記キャパシタに結合するのに適した入力端子と、
前記入力端子に結合されて、前記キャパシタを放電して、前記キャパシタにかかる電圧を測定し、初期電圧を得る放電回路と、
前記入力端子に結合されて、所定の電荷パケットを運び、前記キャパシタ上に全電荷を蓄積し、これによって前記キャパシタにかかる、予め定められた最小電圧を超える最終電圧を生成する充電回路とを備え、前記充電回路は、１つ以上の定電流源と、１つ以上のパルス幅発生器とを含み、前記定電流源および前記パルス幅発生器は異なる所定値を有する電荷パケットを与えるように組合せて選択可能であり、
前記キャパシタに結合されて、前記キャパシタに運ばれる電荷パケットに応答して前記キャパシタに発生するキャパシタ電圧を、プロセッサによって与えられる予め定められた最小電圧と繰り返し比較するコンパレータをさらに備え、前記プロセッサは、各電荷パケットが運ばれるのに続いて前記最終電圧に到達したか否かを判定し、もしも前記予め定められた最小電圧が前記キャパシタ電圧を超えれば、定電流源およびパルス幅発生器の組合せを選択して次の電荷パケットの値を与え、
前記キャパシタ上の前記電荷の値をストアするメモリをさらに備え、
前記プロセッサは、前記初期電圧を前記最終電圧から減算して差動電圧を得て、前記キャパシタ上の前記全蓄積電荷を前記差動電圧によって除算することによって前記容量を計算する、装置。
【請求項６】
前記充電回路は、
第１の所定のレベルの定電流を前記キャパシタに供給する第１の選択可能な定電流発生器と、
第１のパルス幅を発生して前記第１の選択可能な定電流発生器を第１の時間間隔に亘ってゲーティングし、前記所定の電荷パケットの最初のものを発生する第１の選択可能なパルス幅発生器とを含む、請求項５に記載の装置。
【請求項７】
前記充電回路は、
第２の所定のレベルの定電流を前記キャパシタに供給する第２の選択可能な定電流発生器と、
第２のパルス幅を発生して前記第２の選択可能な定電流発生器を第２の時間間隔に亘ってゲーティングし、前記所定の電荷パケットの第２のものを発生する第２の選択可能なパルス幅発生器とを含み、前記処理手段は前記第１および第２の所定の電荷パケットを組合せて全電荷を与えかつ前記最終電圧を発生する、請求項６に記載の装置。
【発明の詳細な説明】
【０００１】
【発明の背景】
この発明は、一般的に容量の測定に関し、特に、最終電圧が判定されるまで未知の値のキャパシタに既知の値の電荷パケットを運び、次に既知の全電荷量および測定された電圧に基づいて容量を計算することによって容量を測定することに関する。
【０００２】
容量測定は、デジタルマルチメータなどの計測器の重要な特徴である。いずれもフルーク・コーポレイション（Ｆｌｕｋｅ  Ｃｏｒｐｏｒａｔｉｏｎ）に譲渡される米国特許第５，０７３，７５７号および米国特許第５，１３６，２５１号は、未知のキャパシタがそのＲＣレートにおいて基準電圧まで完全に充電されると同時に、充電電流に比例する電流がデュアルスロープ積分アナログ−デジタルコンバータ（ＡＤＣ）のストレージキャパシタに蓄積される、小容量および大容量を測定するための方法を開示する。小容量はＡＤＣの１積分周期において完全に充電され得るが、大容量は完全に充電されるのにいくつかの積分周期を必要とした。いずれの場合においても、積分ＡＤＣのストレージキャパシタ上にストアされる比例電荷は、ストアされた電荷の量によって決められる期間にわたる「非積分」周期の間に除去され、その時間を測定して容量値の指標をもたらすようにした。
【０００３】
これらの先行技術の容量測定手法は、未知のキャパシタが完全に充電されるのを待つことによる過度に長い測定時間のため満足のいくものではなかったため、測定されるキャパシタにかかる線形ランプ電圧を生成するために定電流源が用いられるという、１９９９年３月１２日出願の係属中の米国特許出願連続番号第０９／２６７，５０４号に開示される容量測定システムの開発につながった。これにより、差動電圧（ΔＶ）および差分時間（ΔＴ）を測定し、これらの比から容量を計算することが可能となった。幅広い範囲のキャパシタに対して測定速度および精度がともに向上したが、これは、必要とされるパラメータを集めるために複雑なマルチプルスロープのアナログ−デジタルコンバータを用いる比較的遅いプロセスであった。
【０００４】
これらすべての先行技術の方法の問題は、キャパシタの値が未知であるため、測定を行なうことのできる正しい範囲を探すためにかなりの労力が費やされることである。また、特に所与の範囲の下端近くにおいて、容量値は分解能圧縮のため歪むことがある。
【０００５】
【発明の概要】
この発明によれば、最終電圧が判定されるまで未知の値のキャパシタに既知の値の電荷パケットを運び、既知の全電荷量および測定された電圧に基づいて容量が計算される、容量を測定するための装置および方法が提供される。
【０００６】
この発明の他の目的、特徴および利点は、添付の図面に関連して以下の説明を読む際に当業者には明らかになるであろう。
【０００７】
【詳細な説明】
図１は、この発明の原理の理解を助けるためにもたらされ、あるキャパシタに関連づけられる基本的な電流および電圧の関係を示す。容量の教科書どおりの定義としては、電圧−電流の関係ｉ＝Ｃ  ｄｅ／ｄｔであり、これからキャパシタ電圧は以下のように定義づけられる。
【０００８】
【数１】
0003624184.tif 000002
【０００９】
これにより、キャパシタに運ばれる電流が一定であれば、キャパシタが経時的に定電流を積分するにつれて電圧が線形に変化するという周知の概念の理解がもたらされる。これは図１にも見られ、時間間隔ΔＴにわたって運ばれる定電流ｉはランプ電圧ΔＶを生じる。また、どの時間間隔にわたる電流の積分も、キャパシタにおいて蓄積される電荷Ｑであり、以下のとおりである。
【００１０】
【数２】
0003624184.tif 000003
【００１１】
このように、図１において電流波形によって囲まれる区域は電荷Ｑに等しいということができる。最後に、Ｑ＝ＣＶであるため、キャパシタにわたっての蓄積された電荷Ｑおよび電圧ΔＶが既知であれば、容量値Ｃを計算できるのがわかるであろう。
【００１２】
図２は、入力端子１２に接続されるキャパシタ１０の容量値を測定するためのこの発明による容量測定システムの概略図である。同様に入力端子１２に接続されるのは、プログラム可能な定電流源１４、放電スイッチ１６、比較器１８およびアナログ−デジタルコンバータ（ＡＤＣ）２０である。これらのデバイスのすべてに動作可能に結合されるのはマイクロプロセッサ（μＰ）２４であり、これは関連のメモリ２６および表示装置２８を含む。
【００１３】
図２のすべての回路要素は当業者にとり周知であるが、プログラム可能な定電流源１４については、その目的を完全に理解するために幾分か詳細に説明するのが望ましいであろう。プログラム可能な定電流源１４の見方の１つとしては、これが特定された時間間隔（ｄｔ）の間、ある量の定電流（ｉ）をキャパシタ１０に運ぶことから、実際には電荷パケット発生器であるということである。適当なプログラム可能な定電流源の詳細は図３に示す。示されているのは、複数の定電流発生器３０Ａ、３０Ｂ、３０Ｃ、…、３０ｎであり、その各々は異なる既知のまたは予め定められた値の定電流を発生する。これらの値は、利用することができる適当な時間間隔の利用可能性および特定のシステムに応じて、どんな所望のシーケンスにおいて増加してもよく、たとえば１マイクロアンペア（μＡ）、２μＡ、４μＡ、８μＡなど、たとえばバイナリシーケンスにおいて、または、たとえば１μＡ、２μＡ、５μＡ、１０μＡなど何らかの他のシーケンスにおいて増加してもよい。定電流発生器３０Ａ、３０Ｂ、３０Ｃ、…、３０ｎの各々に結合されるのは、それぞれ対応のＡＮＤゲート３２Ａ、３２Ｂ、３２Ｃ、…、３２ｎである。ＡＮＤゲート３２Ａ−３２ｎの各々の一方入力は１／ｎ・セレクタ３４からであり、これは適当にはアドレスカウンタであってもよく、定電流発生器３０Ａ−３０ｎの１つを選択する。ＡＮＤゲート３２Ａ−３２ｎの各々の他方入力は選択可能なパルス幅発生器３６からであり、これは活性化時に、選択されたまたは予め定められた幅のパルスをもたらし、選択された定電流発生器を正確な既知の時間間隔の間ゲートオンする。１／ｎ・セレクタ３４の入力およびパルス幅発生器３６の入力はマイクロプロセッサ２４に与えられる。このため、電荷パケットｑ０をキャパシタ１０に送るためには、マイクロプロセッサ２４はどの電流発生器がゲートオンされることとなりかつどの時間間隔においてそれがなされるかを選択し、プログラム可能な定電流源１４の出力として所望の値
【００１４】
【数３】
0003624184.tif 000004
【００１５】
をもたらす。
キャパシタ１０の容量の値を定めるための図２のシステムの動作を図４に示されるプログラムに関連して説明する。
【００１６】
ステップ４０において、マイクロプロセッサ２４はシステムを初期化する。比較器１８の（＋）入力は、ＶＲＥＦ（０）の印加により僅かにゼロボルトより上に設定され、放電スイッチ１６が閉じられる。キャパシタ１０上のどんな電圧もスイッチ１６を介して放電される。
【００１７】
ステップ４２において、マイクロプロセッサ２４は比較器１８の出力を監視することによってキャパシタ１０が放電されたかどうかを調べる。キャパシタ電圧がステップ４０において設定されたしきい値より低い場合、比較器１８の出力は高くなり、キャパシタ電圧がＶＲＥＦ（０）より小さいことをマイクロプロセッサ２４に知らせる。そこで、放電スイッチ１６が開かれる。
【００１８】
比較器１８がここで、しきい値電圧と比較してキャパシタ電圧を監視するための電圧監視装置として用いられていることを指摘すべきであろう。当業者には認識されるであろうように、この比較器は高速ＡＤＣで置換することができ、電圧しきい値レベルはマイクロプロセッサ２４に関連づけられるファームウェアまたはソフトウェアにおいてセットアップすることができる。
【００１９】
ステップ４４において、キャパシタ１０にかかる電圧ＶＣ（０）は、ＡＤＣ２０によって測定されメモリ２６に記憶される。実際の読取り時間を調整して、誘電吸収の影響を見越すようにしてもよく、これにより、少量の電荷がキャパシタの物理的構成において再分配されることからキャパシタ電圧が僅かに増加することにつながる。このような場合、スイッチ１６は短期間にわたって再び閉じられ、残留電荷を除去し、それから再び開かれ、新しいＶＣ（０）読取りを行なうことができるようにする。
【００２０】
再び、比較器１８が高速ＡＤＣで置換された場合、そのＡＤＣは、比較器１８およびＡＤＣ２０の双方が単一の高速ＡＤＣによって置換され得るという点において二重の役割を果たし得る。プログラムはしきい値が満たされたことを示してもよく、ＡＤＣ読取りが記憶されてもよい。
【００２１】
ステップ４６において、マイクロプロセッサ２４は、プログラム可能な定電流源１４の適当な電流レベルおよび間隔の組合せを選択することによって利用可能な最も低い電荷パケット値ｑ０を選択し、ＡＤＣ２０のフルスケールの入力仕様に対し２分の１より僅かに下である電圧ＶＲＥＦにおいてトリップするように比較器１８を設定する。
【００２２】
ステップ４８において、マイクロプロセッサ２４は既知の時間間隔にわたってプログラム可能な電流源１４からキャパシタ１０へ電流を導き、電圧比較器１８の出力を監視しながらキャパシタ上に電荷パケットｑ０を与える。
【００２３】
ステップ５０において、電圧比較器１８がトリップするのに失敗した場合、これは、キャパシタ１０に運ばれた電荷パケットがステップ４６において設定されたトリップレベルに達する電圧を生成するには不十分であったことを意味する。電圧比較器１８がトリップした場合、キャパシタ１０に与えられた電荷がステップ４６において設定したトリップレベル以上の電圧を生成したことを意味する。
【００２４】
ステップ５２において、電荷ｑ０が与えられた後に電圧比較器１８がトリップしない場合、ステップ４８を繰返し、これによってキャパシタに電荷Ｑ＝ｑ０＋ｑ０が与えられるようにする。キャパシタ１０に運ばれた新しい電荷パケットが依然としてトリップレベルに達する電圧を生成するのに不十分である場合、マイクロプロセッサ２４は新しい電荷パケットｑ１＝２ｑ０を与えるための電流レベル／時間間隔組合せを選択し、この電荷パケットをキャパシタ１０へ導く。キャパシタ１０上の全電荷量Ｑが比較器１８をトリップする電圧を生成するまでステップ４８、５０および５２が繰返され、このことは、キャパシタ１０によって生成される電圧がＡＤＣ２０の特定された動作ウィンドウの２分の１スケールとフルスケールとの間のどこかの点にあることを示す。マイクロプロセッサ２４はキャパシタ１０に運ばれた電荷パケットの経過を追い、全電荷量Ｑがメモリ２６に記憶される。
【００２５】
比較器１８をトリップするのに十分な電圧を生成する電流レベル／時間間隔の組合せを見出すための数回の試みを可能にする予め定められた時間が経過してもなお比較器１８がトリップするのに失敗した場合、これはキャパシタが何らかの理由で電荷をとらないことを意味するためテストが終了される。
【００２６】
ステップ５４において、比較器１８がトリップした後、マイクロプロセッサ２４は次にＡＤＣ２０がキャパシタ１０上の最終電圧ＶＣ（Ｆ）を測定することを可能にする。短い時間が経過した後に２回目の読取りを行なって最終電圧ＶＣ（Ｆ）が１回目の読取りと同じであることを確かめてもよい。なぜならば、これが僅かでも低かった場合は、キャパシタが漏れており少量の電荷が流れ出したことを示しているためである。
【００２７】
ステップ５６において、容量は以下の等式に従ってマイクロプロセッサ２４によって計算される。
【００２８】
【数４】
0003624184.tif 000005
【００２９】
これはｑｎ＝ｑ０＋ｑ１＋ｑ２＋…＋ｑｎ−１の場合である。さらに、以下に説明するようにバイナリシーケンスに対し、ＱＴ＝ｑＯ２（Ｎ−１）であることを示すことができ、ここでｑ０は最小電荷パケットであり、Ｎは、ステップ４６において設定されたトリップレベルが超過されたことを示す比較器１８に対する充電周期の数である。
【００３０】
以下の表から、キャパシタ１０上の全電荷量Ｑがバイナリシーケンスにおいて増加することが分かる。
【００３１】
【表１】
0003624184.tif 000006
【００３２】
この充電シーケンスにより、たとえば８桁ある値などの広範囲の容量値を有するキャパシタを適当な容量範囲を探すことなく非常に迅速に判定することが可能となる。また、キャパシタはほぼゼロからフルスケールの２分の１からフルスケールまでの間であるＡＤＣ動作ウィンドウの上半分における電圧まで一連の段階において充電されるため、測定分解能は測定範囲にわたって一定である。測定範囲のいずれの端においても分解能圧縮は見られない。ここに説明する手法のダイナミックレンジは電荷パケットを生成するのに用いられる電流レベルおよび時間間隔によってのみ制限され、よって、プログラム可能な電流発生器１４の能力に依存する。たとえば、ＡＤＣ２０による初期および最終電圧測定値からΔＶ＝１．００ボルトが計算されたと仮定する。Ｑｍｉｎ＝ｑ０＝０．５μＡ×２００μｓｅｃ＝１００ｐＣｏｕｌｏｍｂｓに対し、１００ｐＦの容量が測定され得る。一方、１０，０００μＦキャパシタは１ｍＡの電流源で約５秒で測定できる。このことは、８桁ある容量値範囲（１００ｐＦから１０，０００μＦまで）を表わし、または、３桁の分解能が必要である場合、６桁の範囲が含まれる。
【００３３】
このことから、容量測定に対する自動範囲決定が自動的にここに説明する方法の一部をなし、範囲探索プログラムおよび手法の必要がなくなることが理解されるであろう。キャパシタは初期電圧値から最終電圧値まで充電され、容量値はキャパシタ上の全電荷量から定められるため、容量範囲の下端において見られる値の分解能圧縮が回避され、このことは先行技術に対して著しい改善を示す。同様に、ＲＣ時定数曲線の上端において見られる値の圧縮も回避される。さらに、誘電吸収の問題を有する不良キャパシタまたは漏れのあるキャパシタを検出することができる。
【００３４】
この発明の好ましい実施例を示し説明したが、当業者には、この発明のより広い局面においてこの発明から逸脱することなく数多くの変更および修正を加えてもよいことが明らかになるであろう。たとえば、電圧比較器１８を高速ＡＤＣで置換して開始および最終電圧決断を行なってもよい。したがって、添付の特許請求の範囲はこの発明の真の範囲内に含まれるすべてのそのような変更および修正を含むことが意図される。
【図面の簡単な説明】
【図１】この発明の理解を助けるための、キャパシタに関連づけられる基本的な電流および電圧の関係を示す図である。
【図２】この発明に従った容量測定システムの概略図である。
【図３】図２のシステムにおいて用いるのに適したプログラム可能な定電流源の概略図である。
【図４】図２のシステムの動作を示すプログラムリストの図である。
【符号の説明】
１０  キャパシタ、１２  入力端子、１４  プログラム可能な定電流源、１６放電スイッチ、１８  比較器、２０  アナログ−デジタルコンバータ（ＡＤＣ）、２４  マイクロプロセッサ、２６  メモリ、２８  表示装置、３０Ａ−３０ｎ  定電流発生器、３２Ａ−３２ｎ  ＡＮＤゲート、３４  １／ｎ・セレクタ、３６  パルス幅発生器。
【図１】
0003624184.tif 000007
【図２】
0003624184.tif 000008
【図３】
0003624184.tif 000009
【図４】
0003624184.tif 000010