(57)【特許請求の範囲】
【請求項１】
四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路を用い、
前記Ｈブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入し、二個の半導体スイッチング素子を導通させたときに前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流れるスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、
前記半導体スイッチング素子の二個が導通した後、所定のブランキング期間の間は前記半導体スイッチング素子の導通を維持することを特徴とする誘導性負荷駆動方法。
【請求項２】
前記導通が遮断される半導体スイッチング素子は一個であることを特徴とする請求項１記載の誘導性負荷駆動方法。
【請求項３】
四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、
電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、
前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、
前記維持すべきスイッチング電流を小さくする場合、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させ、前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、
所定周期で前記半導体スイッチング素子の二個を導通させて前記検出電圧を発生させ、該検出電圧と前記小さくされた基準電圧とを比較して前記誘導性負荷に流れる電流の大きさが所望の値まで小さくなったか否かを判断することを特徴とする誘導性負荷駆動方法。
【請求項４】
前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視することを特徴とする請求項３記載の誘導性負荷駆動方法。
【請求項５】
四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、
前記電源から前記誘導性負荷に供給される電流は流れ、前記誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出して半導体スイッチング素子の導通状態を遮断状態に切り替え、前記誘導性負荷に流れるスイッチング電流の大きさを所定レベルに維持するように構成されたＨブリッジ回路制御装置であって、
前記半導体スイッチング素子の二個が導通状態にされた後、所定のブランキング期間の間は前記半導体スイッチング素子二個の導通を維持するように構成されたことを特徴とするＨブリッジ回路制御装置。
【請求項６】
前記スイッチング電流の大きさを所定レベルに維持するために前記誘導性負荷に蓄積されたエネルギーを解放する際、前記四個の半導体スイッチング素子の一個だけを導通させるように構成されたことを特徴とする請求項５記載のＨブリッジ回路制御装置。
【請求項７】
四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出するように構成されたＨブリッジ回路制御装置であって、
前記スイッチング電流の大きさを小さくするために前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、
所定周期で前記半導体スイッチング素子の二個を導通させ、電源から前記誘導性負荷に電流を供給して前記検出電圧を発生させ、
該検出電圧の大きさを検出して前記誘導性負荷に流れる電流が所望の大きさまで小さくなったか否かを判断するように構成されたことを特徴とするＨブリッジ回路制御装置。
【請求項８】
前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視するように構成されたことを特徴とする請求項７記載のＨブリッジ回路制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体スイッチング素子を用いて誘導性負荷にスイッチング電流を流す技術にかかり、特に、半導体スイッチング素子と誘導性負荷によってＨブリッジを構成し、その誘導性負荷に流れるスイッチング電流を制御する誘導性負荷駆動方法、及びＨブリッジ回路制御装置に関する。
【０００２】
【従来の技術】
一般に、ステッピングモーターは、回転可能な可動磁石から成るローターを有しており、その周囲に電磁石から成る駆動コイルが複数個配置されて構成されている。それら駆動コイルを選択し、所定の大きさの電流をパルス状に流すことで、ローターの位置や回転数をオープンループで制御できることから、便利なモーターとして広く用いられている。
【０００３】
そのようなステッピングモーターを駆動するために、一定の方向に電流を流すユニポーラ駆動方法や、正逆いずれの向きにも電流を流せるバイポーラ駆動方式が広く使用されている。
【０００４】
いずれの駆動方式でも、ステッピングモーターの基本となる回転量(ステップ角)は、駆動コイルの配置個数で決まってくる。しかし近年では、回転時の振動抑制や、回転角の精密制御のために、図１２(ａ)に示すように、駆動コイルに流す定電流を段階的に変化させて、ローターを基本ステップ角よりも小さい角度で過渡的に停止させるマイクロ・ステップ駆動が行われるようになってきた。
【０００５】
そのマイクロステップ駆動を行う場合、Ｈブリッジ回路内に電流検出抵抗を挿入し、電源からステッピングモーターに供給された電流の大きさを電流検出抵抗が出力する検出電圧として検出し、所定の基準電圧と比較して半導体スイッチング素子をオン／オフさせ、図１２(ｂ)に示すような、一定の大きさのスイッチング電流１０２を駆動コイルに流すことで、基本ステップ角よりも細かい角度で静止させていた。
【０００６】
そして、例えば駆動コイルに流すスイッチング電流の大きさを、電流Ｉ2からそれよりも小さい電流Ｉ3に変える場合には、半導体スイッチング素子全てをオフさせて回生電流を流し、駆動コイルに蓄積されたエネルギーを電源へ移行させることで、符号１０３で示す右肩下がりの波形のように、駆動コイルに流す電流を急速に減少させることが行われていた。
【０００７】
ところで、Ｈブリッジ回路の駆動回路に負電圧が入力されないようにするために、Ｈブリッジ回路内に挿入される電流検出抵抗は、電源に回生される電流が流れないように接続されているのが普通である。従って、電源回生によってスイッチング電流を減少させる間は、駆動コイルに流れている電流を検出することができない。
【０００８】
そこで従来技術では、スイッチング電流が所定の値になると見込まれる時間Ｔの間だけ回生電流を流していた。その場合、ステッピングモーターに流れる電流が、例えば符号１０４で示す電流量のように、必要以上に小さくなったり、あるいは減少させたい電流量まで小さくならないうちに所定のスイッチング電流を流すための定常動作に移行して駆動コイルに電流が供給されたりしてしまい、ステッピングモーターに振動を生じる原因となっていた。また、このような時間設定による電源回生を行う場合には、ステッピングモーターの種類を変更する度にインダクタンスの大きさや等価抵抗の大きさが変わるため、ステッピングモーター毎に適切な時間を見出し、電源回生を行う時間を設定し直さなければならず、煩雑であり、その解決が望まれていた。
【０００９】
更に、駆動コイルに蓄積されたエネルギーを放出する際には、フライホイールダイオードに電流を流す必要があるが、近年普及してきたパワーＩＣに内蔵できるフライホイールダイオードはｐｎ接合ダイオードであり、しかも、その逆方向回復時間(リバース・リカバリータイム：Ｔｒｒ)が長いため、駆動コイルに蓄積されていたエネルギーを放出する期間が終了し、駆動コイルを電源に接続し、駆動コイルに電流を供給する際に、順方向電流の流れていたフライホイールダイオードに逆方向に貫通電流が流れてしまっている。
【００１０】
また、駆動コイルに流すスイッチング電流を一定の大きさに保つため、半導体素子の一つをオンさせたまま、他の半導体スイッチング素子の一つをオン／オフさせると、駆動コイルの一端の電位が大きく振れてしまう。ステッピングモーター内では、駆動コイルのインダクタンス成分と等価的に並列接続されたストレイキャパシタが存在するので、そのように駆動コイルの一端の電位が大きく振れると、ストレイキャパシタを充電するために突入電流が流れてしまう。
【００１１】
これら貫通電流や突入電流が電流検出抵抗に流れた場合には、駆動コイルのインダクタンス成分には流れていない大きな電流を検出してしまうこととなり、その結果、パワーＩＣが誤動作をしてしまうという問題があった。
【００１２】
このような誤動作を防止するために、従来技術では、電流検出抵抗にノイズ除去フィルターを設ける等の対策が採られているが、非常にコスト高になるという欠点があるため、その解決が望まれていた。
【００１３】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたもので、その目的の一つは、ノイズ除去フィルターが不要な誘導性負荷駆動方法、及びＨブリッジ回路制御装置を提供することにある。
【００１４】
また、本発明の他の目的は、誘導性負荷に流れるスイッチング電流を減少させる際、所望の大きさまで減少されたことを検出できる誘導性負荷駆動方法、及びＨブリッジ回路制御装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明方法は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路を用い、前記Ｈブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入し、二個の半導体スイッチング素子を導通させたときに前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流れるスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、前記半導体スイッチング素子の二個が導通した後、所定のブランキング期間の間は前記半導体スイッチング素子の導通を維持することを特徴とする。
【００１６】
この場合、請求項２記載の発明のように、前記導通が遮断される半導体スイッチング素子は一個であることが望ましい。
【００１７】
また、請求項３記載の発明方法は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持する誘導性負荷駆動方法であって、前記維持すべきスイッチング電流を小さくする場合、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させ、前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、所定周期で前記半導体スイッチング素子の二個を導通させて前記検出電圧を発生させ、該検出電圧と前記小さくされた基準電圧とを比較して前記誘導性負荷に流れる電流の大きさが所望の値まで小さくなったか否かを判断することを特徴とする。
【００１８】
この場合には、請求項４に記載された発明方法のように、前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視することが望ましい。
【００１９】
請求項５記載の発明装置は、四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、前記電源から前記誘導性負荷に供給される電流は流れ、前記誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出して半導体スイッチング素子の導通状態を遮断状態に切り替え、前記誘導性負荷に流れるスイッチング電流の大きさを所定レベルに維持するように構成されたＨブリッジ回路制御装置であって、前記半導体スイッチング素子の二個が導通状態にされた後、所定のブランキング期間の間は前記半導体スイッチング素子二個の導通を維持するように構成されたことを特徴とする。
【００２０】
この場合、請求項６記載の発明装置のように、前記スイッチング電流の大きさを所定レベルに維持するために前記誘導性負荷に蓄積されたエネルギーを解放する際、前記四個の半導体スイッチング素子の一個だけを導通させるように構成することが好ましい。
【００２１】
また、請求項７記載の発明装置は、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように挿入された電流検出抵抗に生じる検出電圧を検出するように構成されたＨブリッジ回路制御装置であって、前記スイッチング電流の大きさを小さくするために前記誘導性負荷に蓄積されたエネルギーを前記電源に回生させる際、所定周期で前記半導体スイッチング素子の二個を導通させ、電源から前記誘導性負荷に電流を供給して前記検出電圧を発生させ、該検出電圧の大きさを検出して前記誘導性負荷に流れる電流が所望の大きさまで小さくなったか否かを判断するように構成されたことを特徴とする。
【００２２】
その場合には、請求項８記載の発明のように、前記半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、前記検出電圧を無視するように構成することが好ましい。
【００２３】
このような本発明の構成によれば、四個の半導体スイッチング素子と、各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、電源から誘導性負荷に供給される電流が流れるように電流検出抵抗を挿入したので、二個の半導体スイッチング素子を導通したときに電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して検出電圧が大きければ半導体スイッチング素子の導通を遮断させると誘導性負荷に蓄積されていたエネルギーがフライホイールダイオードを介して解放され、該誘導性負荷に流れるスイッチング電流を所定の大きさに維持することが可能となる。
【００２４】
その半導体スイッチング素子の二個が導通した直後は、フライホイールダイオードが順方向バイアス状態から逆方向バイアス状態へと切り替わる。このときに、そのダイオードのＴｒｒ(逆方向回復時間)の間だけダイオード特性は失われ、貫通電流が流れてしまう。
【００２５】
その貫通電流が電流検出抵抗に流れると、誘導性負荷に流れている電流は小さいのに検出電圧が基準電圧を超えてしまう。そこで二個のスイッチング素子が導通した後、所定のブランキング期間の間は前記検出電圧を無視し、貫通電流に起因する誤動作が生じないようにした。これにより、ノイズ除去フィルターを設ける必要がなくなる。
【００２６】
その場合、半導体スイッチング素子の一個だけの導通を遮断して誘導性負荷に流れるスイッチング電流を所定の大きさに維持するようにすれば、導通している一個の半導体スイッチング素子と１個の前記フライホイールダイオードとで、誘導性負荷に蓄積されたエネルギーを解放させる電流経路が形成され、半導体スイッチング素子の順方向飽和電圧と、フライホイールダイオードの順方向降下電圧とで誘導性負荷に蓄積されたエネルギーの消費が行われるので誘導性負荷に流れる電流は緩やかに減衰され、スイッチング電流の変動を小さくすることができる。
【００２７】
また、四個の半導体スイッチング素子と、前記各半導体スイッチング素子にそれぞれ逆並列接続されたフライホイールダイオードとで誘導性負荷に順逆双方向に電流を流せるように構成されたＨブリッジ回路内に、電源から前記誘導性負荷に供給される電流は流れ、誘導性負荷から電源に回生される電流は流れないように電流検出抵抗を挿入し、前記電流検出抵抗が出力する検出電圧と所定の基準電圧とを比較して、前記半導体スイッチング素子の導通を遮断させ、前記誘導性負荷に流すスイッチング電流を所定の大きさに維持するとき、維持すべきスイッチング電流を小さくする場合に、前記基準電圧を小さくし、前記四個の半導体スイッチング素子の全てを遮断させると、前記誘導性負荷に蓄積されたエネルギーが電源に回生され、スイッチング電流の大きさを素早く小さくすることが可能となる。
【００２８】
その際、誘導性負荷から電源に回生される電流は電流検出抵抗には流れず、誘導性負荷に流れている電流の大きさが分からないので、所定周期で前記半導体スイッチング素子の二個を導通させて電流検出抵抗に電流を流して検出電圧を発生させ、その検出電圧と小さくされた基準電圧とを比較するようにすれば、誘導性負荷に流れる電流が所望の値まで小さくなったか否かを判断することが可能となる。
【００２９】
この場合も電源に回生される電流が流れていたフライホイールダイオードは、その逆方向回復時間の間はダイオード特性が失われるので、半導体スイッチング素子の二個が導通されてから所定のブランキング期間の間は、検出電圧を無視するようにすれば、貫通電流によるノイズのため、実際に誘導性負荷に流れる電流によるよりも検出電圧が大きくなり、誘導性負荷に流れる電流が小さくなりすぎるようなことがなくなる。
【００３０】
【発明の実施の形態】
本発明装置の実施の形態を本発明方法と共に図面を用いて説明する。
【００３１】
(１) 全体の概要
図６を参照し、３はステッピングモーター制御装置であり、本発明の一実施の形態のＨブリッジ回路制御装置２と、Ｈブリッジ回路４とを有している。
【００３２】
Ｈブリッジ回路４は、フライホイールダイオードＤ2、Ｄ1がそれぞれ逆並列接続されたＰＮＰトランジスタＱ1、Ｑ2と、フライホイールダイオードＤ4、Ｄ3が逆並列接続されたＮＰＮトランジスタＱ3、Ｑ4と、誘導性負荷(駆動コイル)ＬとのＨブリッジ接続によって構成されており、各トランジスタＱ1〜Ｑ4のベース端子はＨプリッジ回路制御装置２に接続されている。該Ｈブリッジ回路制御装置２はＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の組か、又はＰＮＰトランジスタＱ2とＮＰＮトランジスタＱ4の組か、いずれか一方の組を導通させ誘導性負荷Ｌに電源９から順逆いずれの方向にも電流を流せるように構成されており、その状態でオンしていたトランジスタをオフさせて、誘導性負荷Ｌに蓄積されたエネルギーによって、フライホイールダイオードＤ1〜Ｄ4を介して電流を流せるように構成されている。
【００３３】
これらトランジスタＱ1〜Ｑ4と、フライホイールダイオードＤ1〜Ｄ4と、Ｈブリッジ回路制御装置２とは同じチップ中に形成されており、１チップのパワーＩＣ構造にされている。
【００３４】
ＮＰＮトランジスタＱ3、Ｑ4の互いに接続されたエミッタ端子と、フライホイールダイオードＤ3、Ｄ4の互いに接続されたカソード端子との間には、ディスクリート部品で構成された電流検出抵抗ＲSが挿入され、フライホイールダイオードＤ3、Ｄ4のカソード端子がグラウンド電位に置かれており、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の組がオンして電源９から誘導性負荷Ｌに供給された供給電流６1と、ＰＮＰトランジスタＱ3とＮＰＮトランジスタＱ4の組がオンして電源９から供給された供給電流６2とのいずれもが電流検出抵抗ＲSからグラウンド電位に流れ、該電流検出抵抗ＲSの一端から、その供給電流６1、６2の大きさに応じた値の検出電圧ＶSが出力され、Ｈブリッジ回路制御装置２に入力されるように構成されている。
【００３５】
(２) 内部ブロック図の概要
そのＨブリッジ回路制御装置２の内部ブロック図を図１に示す。
Ｈブリッジ回路制御装置２は、制御回路５を有しており、該制御回路５内には２個の三入力ＮＡＮＤ３２、３１と、２個の二入力ＡＮＤ３３、３４と、インバーター３０1、３０2とが設けられている。
【００３６】
三入力ＮＡＮＤ３１、３２の出力端子はＰＮＰトランジスタＱ1、Ｑ2のベース端子にそれぞれ接続されており、また、二入力ＡＮＤ３３、３４の出力端子はＮＰＮトランジスタＱ3、Ｑ4のベース端子にそれぞれ接続されている。
【００３７】
三入力ＮＡＮＤ３１と二入力ＡＮＤ３３の各入力端子の１個には、外部から導入されたトランジスタ選択線２０がそれぞれ接続されており、また、三入力ＮＡＮＤ３２と二入力ＡＮＤ３４の各入力端子の１個には、前記選択線２０がそれぞれインバーター３０1、３０2を介して接続されている。
【００３８】
この選択線２０から入力される信号がハイのときは、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の組は導通できるが、ＰＮＰトランジスタＱ2とＮＰＮトランジスタＱ4の組は導通できず、ローのときはＰＮＰトランジスタＱ2とＮＰＮトランジスタＱ4の組が導通できるがＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の組は導通できない。従って、いずれか一方の組しか導通できず、電源９が短絡しないようにされている。以下、トランジスタ選択線２０がハイであり、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の組だけが導通できるようにされているものとする。
【００３９】
この制御回路５内には、インバーター３０3、３０4が設けられており、該インバーター３０3の出力端子は三入力ＮＡＮＤ３１、３２と二入力ＡＮＤ３３、３４の入力端子に接続されている。インバーター３０4の出力端子は三入力ＮＡＮＤ３１、３２の残りの入力端子に接続されている。従って、インバーター３０3、３０4の出力が共にハイのときにＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とが共にオンし、電源９から誘導性負荷Ｌに供給電流６1が供給される。インバーター３０3の出力がローのときは、インバーター３０4の出力に関わらずＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3は共にオフする。インバーター３０3の出力がハイであって、インバーター３０4の出力がローのときは、ＰＮＰトランジスタＱ1はオフし、ＮＰＮトランジスタＱ3はオンする。
【００４０】
(３) 動作の概要
いま、インバーター３０3、３０4の出力が共にハイであり、誘導性負荷Ｌに供給電流が流れているものとすると、検出抵抗ＲSには、図２中に符号ＶSで示す検出電圧が発生している。
【００４１】
その状態からインバーター３０3の出力がローになると、ＰＮＰトランジスタＱ1がオフし、誘導性負荷Ｌの両端に発生する逆起電力によって、図７に示すように、ＮＰＮトランジスタＱ3と電流検出抵抗ＲSとフライホイールダイオードＤ3とで形成される電流経路に転流電流６3が流れ、該誘導性負荷Ｌに蓄積されていたエネルギーが熱として消費される。
【００４２】
その転流電流６3が流れている状態から、再度インバーター３０3の出力がハイになると、ＰＮＰトランジスタＱ1がオンし、誘導性負荷Ｌには、図６に示す電流経路によって電源９から供給電流６1が再び供給される。
【００４３】
このとき、フライホイールダイオードＤ3は、順バイアス状態から急に逆バイアス状態にされるので、ＰＮ接合ダイオードの逆方向回復時間Ｔrrの間だけダイオード特性が失われてしまうので、図８に示すように、ＰＮＰトランジスタＱ1に流れた電流６4の一部は、フライホイールダイオードＤ3を逆向きに流れ、貫通電流６6としてグラウンドへ抜けてしまう。
【００４４】
また、このとき同時に、誘導性負荷ＬのＰＮＰトランジスタＱ1のコレクタに接続された側が、グラウンド電位よりもフライホイールダイオードＤ3の順方向降下電圧分だけ低い電位から電源９の電源電圧まで急に振られてしまうので、ＰＮＰトランジスタＱ1に流れる電流６4の残りの部分は、ステッピングモーター内で誘導性負荷Ｌに並列に存在するストレイキャパシタＣを充電する突入電流６5となり、この突入電流が検出抵抗ＲSに流れる。
この突入電流６5によって、電流検出抵抗ＲSには、図２の符号ＶNで示すノイズが発生し、検出電圧ＶSに重畳されてしまう。
【００４５】
このノイズＶNを排除する手順について、Ｈブリッジ回路制御装置２の動作に即して説明する。該Ｈブリッジ回路制御装置２は、前記制御回路５の他、コンパレーター２４と、可変基準電圧回路２２と、電圧切替検出回路２３と、発信器２６とを有しており、コンパレーター２４、可変基準電圧回路２２、電圧切替検出回路２３、発信器２６の出力は制御回路５に入力されるように接続されている。
【００４６】
発信器２６は、外付の抵抗とコンデンサーとによって、図２のタイミングチャートに示すように、鋸歯状波ＶTを出力するように構成されている。ＰＮＰトランジスタＱ1及びＮＰＮトランジスタＱ3と鋸歯状波ＶTの関係を先に説明しておくと、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とは、鋸歯状波ＶTの電圧が増加から減少に転じるときにオンするようにされている。従って、誘導性負荷Ｌには電源９から所定周期で電流６1が供給され始めることになる。
【００４７】
他方、ＮＰＮトランジスタＱ3のオンを維持し、誘導性負荷Ｌに流すスイッチング電流を所定の大きさに維持する場合には、ＰＮＰトランジスタＱ1が、検出電圧ＶSが可変基準電圧回路２２が出力する可変基準電圧ＶRを超えたときにオフされ、図７に示す転流電流６3を流して誘導性負荷Ｌに蓄積されたエネルギーを消費するように構成されている。
【００４８】
(４) 定常動作
その動作をより詳細に説明すると、前記制御回路５には、前記三入力ＮＡＮＤ３１等の他、基準電圧回路５０と、負エッジ検出回路５１と、正エッジ検出回路５８と、４個のＦＦ(フリップフロップ)５４〜ＦＦ５７と、２個の三入力ＮＯＲ５２、５３と、インバーター３０5、３０6とが設けられており、発信器２６が出力する鋸歯状波ＶTは、負エッジ検出回路５１に入力されており、該負エッジ検出回路５１は、図２の符号Ｖ1で示すような、鋸歯状波ＶTの立上りでハイ、立下がりでローとなる信号を出力する。その信号はインバーター３０5に入力されており、該インバーター３０5は、その信号を反転した信号Ｖ2をＦＦ５４、５５のリセット端子に出力する。
【００４９】
ＦＦ５４〜ＦＦ５７の４個フリップフロップは、図１１に示すように、それぞれ二個のＮＰＮトランジスタと定電流負荷とから成る二個のコンパレーター９１、９２を有しており、該コンパレーター９１、９２は互いの一つの入出力をたすき掛けに接続されて構成されており、残りの入力がセット端子Ｓとリセット端子Ｒにされ、また、リセット端子Ｒ側にされたコンパレーター９２の出力は出力端子Ｑとして外部に取り出されている。これらＦＦ５４〜ＦＦ５７は、リセット端子Ｒがハイの状態では、出力端子Ｑの状態は必ずローとなるようにされている(リセット端子優先)。
【００５０】
ＦＦ５４〜ＦＦ５７のセット端子Ｓ、リセット端子Ｒと出力端子Ｑの関係を真理値表に示すと下記表１のようになる。なお、ＦＦ５４〜ＦＦ５７は、必ずしもバイポーラトランジスタで構成されている必要はなく、下記表１のような真理値表の動作をすれば、ＣＭＯＳによって構成させることも可能である。
【００５１】
【表１】
0003665419.tif 000002
【００５２】
鋸歯状波ＶTの電圧が増加している間はＦＦ５４、５５のリセット端子Ｒはハイの状態が維持されるので、その出力端子Ｑはローの状態が維持される。ＦＦ５４の出力端子Ｑはインバーター３０3を介して三入力ＮＡＮＤ３１と二入力ＡＮＤ３３とに接続されているので、鋸歯状波ＶTの電圧が増加している間は、三入力ＮＡＮＤ３１と二入力ＡＮＤ３３とにはハイが入力される。
【００５３】
いま、ＦＦ５６の出力端子Ｑがハイの状態を維持するものとすると、該ＦＦ５６が出力するハイの信号は三入力ＮＯＲ５２、５３に入力されており、該三入力ＮＯＲ５２、５３が出力する信号は、残りの入力の状態によらずローが維持される。
【００５４】
ＦＦ５４のセット端子Ｓは、その維持されたローが入力されるので、出力端子Ｑはローの状態が維持される。従って、インバーター３０3は三入力ＮＡＮＤ３１と二入力ＡＮＤ３３とにハイを出力し続ける。
【００５５】
前記トランジスタ選択線２０はハイの状態にされており、三入力ＮＡＮＤ３１と二入力ＡＮＤ３３とは、入力端子が全てハイであるときにＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とをそれぞれオンさせるから、ＮＰＮトランジスタＱ3はオンしたままとなり、ＰＮＰトランジスタＱ1は、インバーター３０4の出力がハイ、即ちＦＦ５４の出力端子Ｑがローのときにオン、ハイのときにオフする。
【００５６】
そのインバーター３０4には、ＦＦ５５が出力する、図２の符号Ｖ3で示す信号が入力されており、該ＦＦ５５のリセット端子Ｒには前記インバーター３０5が出力する信号Ｖ2が入力されているから、負エッジ検出回路５１が出力する信号Ｖ1がローとなり、信号Ｖ2がハイとなったときにリセット端子Ｒが叩かれ、ＦＦ５５が出力する信号Ｖ3はローとなり、ＰＮＰトランジスタＱ1がオンする。
【００５７】
他方、ＦＦ５５のセット端子Ｓにはコンパレーター２４の出力ＶCが入力されており、更にそのコンパレーター２４の非反転入力端子には前記検出電圧ＶSが入力され、また、反転入力端子には可変基準電圧回路２２が出力する可変基準電圧ＶRが入力されている。
【００５８】
コンパレーター２４の出力ＶCは、電流検出抵抗ＲSに流れる供給電流６1が未だ少なく、検出電圧ＶSが可変基準電圧ＶRを下回っているとローとなり、供給電流６1が増加し、検出電圧ＶSが可変基準電圧ＶRを超えるとハイとなるので、ＦＦ５５のセット端子Ｓは検出電圧ＶSが可変基準電圧ＶRを超えたときに叩かれ、出力信号Ｖ3はハイとなり、このときＰＮＰトランジスタＱ1がオフさせられる。
【００５９】
ＰＮＰトランジスタＱ1がオフした後、鋸歯状波ＶTの電圧が減少し始めるとインバーター３０5が出力する信号Ｖ2がハイとなり、ＦＦ５５のリセット端子Ｒが叩かれ、ＦＦ５５が出力する信号Ｖ3がローにされるので、ＰＮＰトランジスタＱ1はまたオンする。
【００６０】
このとき、図８の符号６5で示す突入電流が電流検出抵抗ＲSに流れるので、コンパレーター２４の非反転入力端子に、パルス状のノイズＶNが重畳された検出電圧ＶSが入力されてしまう。そのノイズＶNが基準電圧ＶRよりも大きい場合、コンパレーター２４から図２の符号ＶPで示すパルスが出力されてしまう。
【００６１】
１チップパワーＩＣ中に形成されたｐｎ接合のフライホイールダイオードでは、Ｔｒｒの長さは約０．１〜０．２μsecであり、その間ＰＮＰトランジスタＱ1が活性動作をし、ストレイキャパシタＣの一端の電位を、そのＴｒｒが経過する間にグラウンド電位よりもフライホイールダイオードＤ3の順方向降下電圧分だけ低い電位から電源９の電源電圧まで振るから、そのＴｒｒが終了するまでの間、突入電流６5が流れる。従って、ノイズＶNの幅はＴｒｒの長さと同じであり、パルスＶPはその幅を超えない。
【００６２】
鋸歯状波ＶTの電圧が減少し始め、ＰＮＰトランジスタＱ1がオンしてから今度は鋸歯状波ＶTの電圧が増加し始めるまでの時間、即ち、信号Ｖ2がハイの期間が約２μsecの幅になるように設定されているので、少なくともコンパレーター２４からパルスＶPが出力される間はＦＦ５５のリセット端子Ｒはハイの状態が維持される。従って、パルスＶPがＦＦ５５のセット端子を叩いても出力信号Ｖ3はローのままであり、突入電流６5によってＰＮＰトランジスタＱ1がオフすることはない。
【００６３】
このように信号Ｖ2がハイの期間は電流検出抵抗ＲSの出力する検出電圧ＶSが無視されているので、その期間を第１のブランキング期間Ｂ1と呼ぶことにする。その第１のブランキング期間Ｂ1が終了するとＦＦ５５のリセット端子Ｒに入力される信号Ｖ2はローとなり、ＦＦ５５が動作できる状態となり、ＰＮＰトランジスタＱ1のオフが可能となる。その状態になった後、電源９から誘導性負荷Ｌに供給される電流６1が増加し、検出電圧ＶSが可変基準電圧ＶRを超えるとコンパレーター２４の出力ＶCはハイになり、ＦＦ５５のセット端子Ｓが叩かれてＰＮＰトランジスタＱ1がオフする。
【００６４】
以上説明した動作の間中、ＮＰＮトランジスタＱ3はオンのままである。従って、ＰＮＰトランジスタＱ1がオフ状態にあるときは、誘導性負荷Ｌに蓄積されたエネルギーによって、図７に示すような、ＮＰＮトランジスタＱ3とフライホイールダイオードＤ3とで形成される電流経路を転流電流６3が流れ、ＮＰＮトランジスタＱ3やフライホイールダイオードＤ3によって熱として消費され、ゆっくり減衰させられる。
【００６５】
以上は可変基準電圧ＶRが一定である場合であり、ＦＦ５５が出力する信号Ｖ3は一定周期でローになってＰＮＰトランジスタＱ1をオンさせ、コンパレーター２４が一定周期でオフさせるから、誘導性負荷Ｌには、電源９から供給される供給電流６1と蓄積されたエネルギーを放出する転流電流６3とが交互に流れ、それによって形成されるスイッチング電流は一定の大きさに保たれる。
【００６６】
(５) スイッチング電流減衰動作
次に、可変基準電圧ＶRの電圧を小さくし、誘導性負荷Ｌに流すスイッチング電流を減少させる場合について説明する。
【００６７】
このＨブリッジ回路制御装置２の外部には、基準電圧を切り替えるための信号を発生する回路が設けられており、その回路が出力する基準電圧切替信号Ｉ0、Ｉ1は、可変基準電圧回路２２と電圧切替回路２３に入力されている。
その基準電圧切替信号Ｉ0、Ｉ1は、それぞれハイ／ローの二値をとる信号であり、可変基準電圧回路２２は、基準電圧切替信号Ｉ0、Ｉ1の値の組合せに対応する四種類の大きさの可変基準電圧ＶRを出力できるように構成されている。
【００６８】
また、基準電圧切替信号Ｉ0、Ｉ1は、電圧切替検出回路２３にも入力されており、前記基準電圧切替信号Ｉ0、Ｉ1のいずれか一つがローからハイに切り替わり、可変基準電圧回路２２が可変基準電圧ＶRを小さくする際に、電圧切替検出回路２３はローからハイに切り替わる正エッジを検出し、図３の符号Ｖ5で示すパルスを出力する。そのパルスＶ5はＦＦ５６のリセット端子Ｒに入力され、該ＦＦ５６は出力端子Ｑから出力する信号Ｖ6をハイからローに変更する。その信号Ｖ6は三入力ＮＯＲ５２、５３に入力され、かくてスイッチング電流を減少させる動作が開始される。
【００６９】
三入力ＮＯＲ５３には、ＦＦ５６が出力する信号Ｖ6の他、コンパレーター５９の出力Ｖ8と負エッジ検出回路５１が出力する信号Ｖ1も入力されている。該コンパレーター５９の反転入力端子には基準電圧回路５０が出力する基準電圧Ｖ'Rが入力され、非反転入力端子には発信器２６が出力する鋸歯状波ＶTが入力されており、基準電圧Ｖ'Rと鋸歯状波ＶTとを比較して、鋸歯状波ＶTが基準電圧Ｖ'Rを超えている間、出力Ｖ8をハイにするように構成されている。信号Ｖ6はローであるから、図３に示すように、その出力Ｖ8と負エッジ検出回路５１が出力する信号Ｖ1とが共にローとなったときに、三入力ＮＯＲ５３が出力する信号Ｖ11はハイになる。
【００７０】
他方、三入力ＮＯＲ５２には、前記ＦＦ５６が出力する信号Ｖ6の他、コンパレーター５９の出力Ｖ8と、コンパレーター２４の出力ＶCを反転させるインバーター３０6が出力する信号とが入力されている。
【００７１】
可変基準電圧ＶRが小さくされた当初は、誘導性負荷Ｌに流れる電流はあまり減少しておらず、検出電圧ＶSは大きいので、コンパレーター２４の出力ＶCはハイであり、三入力ＮＯＲ５２にはインバーター３０6からローの信号が入力されている。
【００７２】
また、信号Ｖ6はローであるから、三入力ＮＯＲ５２の出力信号は、コンパレーター５９の出力Ｖ8がハイのときロー、ローのときハイとなる。即ち、三入力５２はコンパレーター５９のインバーターとして動作し、出力Ｖ8を反転させた図３の符号Ｖ9で示す信号をＦＦ５４のセット端子ＳとＦＦ５７のリセット端子Ｒとに出力する。
【００７３】
ＦＦ５４のリセット端子Ｒには、負エッジ検出回路の出力Ｖ1がインバーター３０5で反転された信号Ｖ2が入力されている。ＦＦ５４はリセット端子Ｒがハイの状態では必ず出力端子Ｑはローになるように構成にされているから、該ＦＦ５４が出力する信号は、図３の符号Ｖ10で示すように、鋸歯状波ＶTの電圧が減少している間だけローとなる。
【００７４】
三入力ＮＯＲ５２が出力する信号Ｖ9と三入力ＮＯＲ５３が出力する信号Ｖ11とは、同期しており、ＦＦ５７のセット端子Ｓがハイのときは、そのリセット端子Ｒもハイであるから、該ＦＦ５７の出力端子Ｑはローが維持される。
【００７５】
ＦＦ５４から出力される信号Ｖ10はインバーター３０3で反転されて三入力ＮＡＮＤ３１と二入力ＡＮＤ３３に出力される。
三入力ＮＡＮＤ３１には、ＦＦ５５が出力する信号Ｖ3がインバーター３０4で反転されて入力されているが、誘導性負荷Ｌに流れる電流が減少しきらないうちはＦＦ５５のセット端子Ｓはハイの状態が維持される。このとき、そのリセット端子Ｒには、鋸歯状波ＶTの電圧が減少している間だけハイとなる信号Ｖ2が入力される。リセット端子Ｒの入力が優先されるため、ＦＦ５５が出力する信号Ｖ3は、鋸歯状波ＶTが減少している間はローとなり、その信号がインバーター３０4で反転されて三入力ＮＡＮＤ３１に入力される。
【００７６】
従って、三入力ＮＡＮＤ３１の入力端子が全てハイとなり、ＰＮＰトランジスタＱ1がオンするのは、信号Ｖ3と信号Ｖ10とが共にローの間だけであり、それは鋸歯状波ＶTの電圧が減少している期間である。このとき、二入力ＡＮＤ３３に入力される信号も全てハイとなるから、ＮＰＮトランジスタＱ3もオンし、電源９から誘導性負荷Ｌに供給電流６1が供給され、電流検出抵抗ＲSに電流が流れ、検出電圧ＶSが発生する。
【００７７】
この検出電圧ＶSと可変基準電圧ＶRとがコンパレーター２４で比較され、その結果の出力ＶCがインバーター３０6を介して三入力ＮＯＲ５２に入力される。鋸歯状波ＶTの電圧が減少し始めたとき、即ち、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とがオンした瞬間からＴｒｒの期間、フライホイールダイオードＤ1、Ｄ3に、図１０に示すような貫通電流６8、６9が流れてしまう。それらのうちの貫通電流６8は電流検出抵抗ＲSに流れるから、検出電圧ＶSにノイズが重畳されてしまう。特に、誘導性負荷Ｌに流れる電流が充分小さくなり、検出電圧ＶSが可変基準電圧ＶRを下回ったときに発生するノイズは、回路動作を不安定にする。
【００７８】
このＨブリッジ回路制御装置２では、電源回生の際の検出電圧ＶSにそのようなノイズが重畳されている場合でも、鋸歯状波ＶTが基準電圧ＶRを下回るまで、三入力ＮＯＲ５２にハイが入力されている。鋸歯状波ＶTの電圧が減少し始めたときから基準電圧ＶRを下回るまでの期間を第２のブランキング期間Ｂ2と呼ぶことにすると、その第２のブランキング期間の間は、三入力ＮＯＲ５２の一つの入力端子にハイが入力されているので、他の入力端子にノイズが重畳されて来ても出力端子Ｑはローの状態が維持され、従って、ノイズが発生してもＦＦ５４、５７が誤動作するようなことはない。
【００７９】
前述したように、インバーター３０3の出力がハイとなるのは鋸歯状波ＶTの電圧が減少している期間だけであるから、鋸歯状波ＶTの電圧が増加する期間、即ち、信号Ｖ10がハイの期間はインバーター３０3の出力はローであり、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3の両方がオフする。オンからオフに転じるときに、誘導性負荷Ｌに蓄積されたエネルギーによって逆起電力が発生し、図９に示すように、誘導性負荷Ｌ、フライホイールダイオードＤ2、電源９、フライホイールダイオードＤ3の経路で回生電流６7が流れる。この回生電流６7は、電源９が有する出力コンデンサーを充電するので、誘導性負荷Ｌから放出されたエネルギーは電源９へと移動されることとなる。
【００８０】
この回生電流６7により誘導性負荷Ｌに蓄積されていたエネルギーを放出させる時間は、誘導性負荷Ｌに蓄積されたエネルギーで転流電流６3を流し、ＮＰＮトランジスタＱ3とフライホイールダイオードＤ3、電流検出抵抗ＲSとで、熱として消費させる場合よりも短く、急速に電流が減衰する。
【００８１】
なお、回生電流６7は電流検出抵抗ＲSを通らないので、その間、コンパレーター２４の非反転入力端子は電流検出抵抗ＲSを介してグラウンド電位に接続され、出力ＶCはローになる。出力ＶCはインバーター３０6を介して三入力ＮＯＲに出力されるから、該三入力ＮＯＲ５２の出力Ｖ9は、回生電流６7が流れているときはローとなり、ＦＦ５４のセット端子Ｓが叩かれたり、ＦＦ５７がリセットされたりすることはない。
【００８２】
(６) 定常動作への復帰
次に、誘導性負荷Ｌに流れる電流が減衰し、検出電圧ＶSが可変基準電圧ＶRを下回ったことを検出する動作について説明する。
誘導性負荷Ｌに流れる電流が減衰している間は、三入力ＮＯＲ５３には、前記ＦＦ５６が出力する信号Ｖ6と、負エッジ検出回路が出力する信号Ｖ1と、コンパレーター５９が出力する信号Ｖ8とが入力されているが、検出電圧ＶSが可変基準電圧ＶRよりも大きいうちは、信号Ｖ6はローのままであり、三入力ＮＯＲ５２の出力に影響を与えない。従って、この三入力ＮＯＲ５３が出力する信号Ｖ11は、図４に示すように、信号Ｖ8と信号Ｖ1とのいずれか一方がハイのときにロー、信号Ｖ8と信号Ｖ1とが両方共にローとなるときだけハイになる。
【００８３】
即ち、この信号Ｖ11がハイとなるのは、鋸歯状波ＶTの電圧が下がっているときであり、且つ基準電圧Ｖ'Rを下回っているときである。
【００８４】
その信号Ｖ11はＦＦ５７のセット端子Ｓに入力されるが、リセット端子Ｒに入力される信号Ｖ9は、インバーター３０6がローを出力し続けているうちは信号Ｖ11と同じタイミングでハイになっているので、ＦＦ５７の出力端子Ｑはローのままである。
【００８５】
その状態から、図５に示すように、誘導性負荷Ｌに流れる電流ＩLが減少し、ＰＮＰトランジスタＱ1とＮＰＮトランジスタＱ3とがオンしたときに発生した検出電圧ＶSが、可変基準電圧ＶRよりも小さくなっていると(符号Ｕで示す時点)、コンパレーター２４がの出力ＶCはローになり、インバーター３０6から三入力ＮＯＲ５２にハイの信号が出力され、該三入力ＮＯＲ５２から出力される信号Ｖ9はローになるので、ＦＦ５７のリセット端子Ｒがローになる。
このＦＦ５７のセット端子には、信号Ｖ11が入力されているが、該信号Ｖ11はそのときハイであるので、ＦＦ５７の出力端子Ｑはハイとなり、正エッジ検出回路５８がそのローからハイへ切り替わる正エッジを検出し、１パルスのハイ信号をＦＦ５６のセット端子に出力する。
【００８６】
するとＦＦ５６の出力端子Ｑはローからハイに切り替かわり、三入力ＮＡＮＤ５２、５３に入力される。従って、三入力ＮＡＮＤ５２、５３の出力Ｖ9、Ｖ11共にローとなり、以後は、三入力ＮＡＮＤ５４、５７の他の入力端子の状態によらずにローが出力される。
【００８７】
従って、ＦＦ５６の出力Ｑはハイのままであり、ＦＦ５４のセット端子ＳとＦＦ５７のリセット端子Ｒとはローの状態に固定されるので、ＮＰＮトランジスタＱ3は前述したようにオンしたままとなり、ＰＮＰトランジスタＱ1のオン／オフによって誘導性負荷Ｌに流れるスイッチング電流が一定レベルに保たれる。このときは、前述した、図７の転流電流６3によって誘導性負荷Ｌに蓄積されたエネルギーが消費される。
【００８８】
(７) 他の形態
以上は、半導体スイッチング素子にバイポーラートランジスタを用いたパワーＩＣ構造のＨブリッジ回路制御装置の場合を説明したが、ＩＣ構造のものに限定されるものではない。また、ＭＯＳトランジスタを用いたＨブリッジ回路を駆動する誘導性負荷駆動方法、及びＨブリッジ回路制御装置も本発明に含まれる。また、フライホイールダイオードはｐｎ接合ダイオードに限定されるものではなく、誘導性負荷Ｌのストレイキャパシタのために、突入電流が流れるようなものを広く含む。
【００８９】
【発明の効果】
請求項１又は請求項５記載の発明では、ノイズ除去フィルターが不要となり、コスト低減が図れる。
請求項２又は請求項６記載の発明では、誘導性負荷に蓄積されたエネルギーをゆっくり放出できるので、スイッチング電流の電流変動を小さくでき、ステッピングモーターの振動が少なくなる。
【００９０】
請求項３又は請求項７記載の発明では、誘導性負荷に流れるスイッチング電流を減少させる際、所望の大きさまで減少されたか否かを検出できるので、誘導性負荷に流れる電流が小さくなりすぎたり、大きいうちに定常動作に移行したりすることがなくなる。また、ステッピングモーターの種類毎に回生電流を流す期間を設定し直す必要がなくなる。
請求項４又は請求項８記載の発明では、貫通電流によるノイズの影響を排除できるので、電源回生を行っている際に誘導性負荷に流れる電流を正確に検出することができ、誤動作が生じなくなる。
【図面の簡単な説明】
【図１】  本発明のＨブリッジ回路制御装置の一例
【図２】  その定常動作を説明するためのタイミングチャート
【図３】  可変基準電圧が切り替えられたときの動作を説明するためのタイミングチャート
【図４】  電源回生が行われているときの動作を説明するためのタイミングチャート
【図５】  電源回生の際の電流の減少の様子を説明するためのタイミングチャート
【図６】  電源から誘導性負荷に供給される電流の経路を説明するためのブロック図
【図７】  誘導性負荷に蓄積されたエネルギーを熱として放出させる場合に流す転流電流の電流経路を示した図
【図８】  貫通電流が流れる電流経路を示した図
【図９】  誘導性負荷に蓄積されたエネルギーを電源に回生させる場合の電流経路を示した図
【図１０】  電源回生の際の貫通電流の経路を示した図
【図１１】  本発明のＨブリッジ回路制御装置に用いられているフリップフロップの構成を説明するための回路図
【図１２】  (ａ)：ステッピングモーターをマイクロステップ動作させる場合に流す電流を説明するためのグラフ  (ｂ)：従来技術のＨブリッジ回路制御装置の電流制御方法を説明するためのグラフ
【符号の説明】
２……Ｈブリッジ回路制御装置
Ｄ1〜Ｄ4……フライホイールダイオード    Ｌ……誘導性負荷
Ｑ1〜Ｑ4……半導体スイッチング素子  ＲS……電流検出抵抗
ＶS……検出電圧
【図１】
0003665419.tif 000003
【図２】
0003665419.tif 000004
【図３】
0003665419.tif 000005
【図４】
0003665419.tif 000006
【図５】
0003665419.tif 000007
【図６】
0003665419.tif 000008
【図７】
0003665419.tif 000009
【図８】
0003665419.tif 000010
【図９】
0003665419.tif 000011
【図１０】
0003665419.tif 000012
【図１１】
0003665419.tif 000013
【図１２】
0003665419.tif 000014