(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に形成された第２導電型の半導体領域と、
前記半導体領域に形成された第２導電型のコンタクト用拡散領域と、
前記コンタクト用拡散領域から離間し且つ前記コンタクト用拡散領域を包囲するように  前記半導体領域内に形成された第１導電型の分離拡散領域と、
前記分離拡散領域と前記コンタクト用拡散領域との間に位置する前記半導体領域の上に形成されたフィールド絶縁膜と、
前記コンタクト用拡散領域と電気的に接続された金属電極と、
前記コンタクト用拡散領域から離間し且つ基板法線方向から見て前記コンタクト用拡散領域を包囲するように前記フィールド絶縁膜上にフローティング状態で環状に形成された複数のプレート電極と、
前記フィールド絶縁膜と前記複数のプレート電極との上に形成された層間絶縁膜とを備え、
前記金属電極は、前記金属電極の一部として複数の略環状金属電極と、前記複数の略環状金属電極を前記コンタクト用拡散領域に接続する連結部とを有しており、
前記複数の略環状金属電極は、前記複数のプレート電極のそれぞれの直上を、それぞれに対応した１つの略環状金属電極のみで前記層間絶縁膜を介して覆っており、前記複数の略環状金属電極と前記複数のプレート電極のそれぞれとは、互いに容量結合しており、
前記第２導電型のコンタクト用拡散領域に囲まれた前記第２導電型の半導体領域には、ＣＭＯＳ回路と、抵抗および容量のいずれか一つまたは両方とが設けられている、高耐圧半導体装置。
【請求項２】
前記高耐圧半導体装置は、高電圧側駆動回路を含むインバータ制御用高耐圧半導体装置であり、
前記高電圧側駆動回路は、前記ＣＭＯＳ回路と、前記抵抗および前記容量のいずれか一つまたは両方とを含んでいる、請求項１に記載の高耐圧半導体装置。
【請求項３】
前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、
前記複数の略環状金属電極のうちの少なくとも１つは、当該略環状金属電極と容量結合しているプレート電極よりも狭い横幅を有する、請求項１または２に記載の高耐圧半導体装置。
【請求項４】
前記金属電極は、前記複数のプレート電極のうちの最も前記コンタクト用拡散領域寄りに位置するプレート電極の上面の全てを前記層間絶縁膜を介して覆っている部分を有している、請求項１から３の何れか一つに記載の高耐圧半導体装置。
【請求項５】
前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、
前記複数の略環状金属電極のそれぞれの横幅は、前記コンタクト用拡散領域から離れるほど狭くなっている、請求項１から４の何れか一つに記載の高耐圧半導体装置。
【請求項６】
前記複数のプレート電極のそれぞれの下に位置する前記半導体領域の上部に、第１導電型の複数のガードリング領域が形成されている、請求項１から５の何れか一つに記載の高耐圧半導体装置。
【請求項７】
前記第１導電型の半導体基板と、前記第２導電型の半導体領域との間の高電圧側駆動回路用素子領域に対応した位置に、第２導電型の埋込領域が形成されている、請求項１から６の何れか一つに記載の高耐圧半導体装置。
【請求項８】
前記金属電極および前記層間絶縁膜の上に形成された表面保護膜と、前記表面保護膜上に形成された封止樹脂部とをさらに有する、請求項１から７の何れか一つに記載の高耐圧半導体装置。
【請求項９】
前記表面保護膜は、ポリイミド系樹脂から構成された上層と、それよりも下層に、無機系材料から構成された絶縁層とを含む多層膜である、請求項８に記載の高耐圧半導体装置。
【請求項１０】
第１導電型の半導体基板上に形成された絶縁層と、
前記絶縁層上に配置された第２導電型の半導体領域と、
前記半導体領域に形成された第２導電型のコンタクト用拡散領域と、
前記コンタクト用拡散領域から離間し且つ前記コンタクト用拡散領域を包囲するように  前記半導体領域内に形成された分離用絶縁領域と、
前記分離用絶縁領域と前記コンタクト用拡散領域との間に位置する前記半導体領域の上に形成されたフィールド絶縁膜と、
前記コンタクト用拡散領域と電気的に接続された金属電極と、
前記コンタクト用拡散領域から離間し且つ基板法線方向から見て前記コンタクト用拡散領域を包囲するように前記フィールド絶縁膜上にフローティング状態で環状に形成された複数のプレート電極と、
前記フィールド絶縁膜と前記複数のプレート電極との上に形成された層間絶縁膜とを備え、
前記金属電極は、前記金属電極の一部として複数の略環状金属電極と、前記複数の略環状金属電極を前記コンタクト用拡散領域に接続する連結部とを有しており、
前記複数の略環状金属電極は、前記複数のプレート電極のそれぞれの直上を、それぞれに対応した１つの略環状金属電極のみで前記層間絶縁膜を介して覆っており、前記複数の略環状金属電極と前記複数のプレート電極のそれぞれとは、互いに容量結合しており、
前記第２導電型のコンタクト用拡散領域に囲まれた前記第２導電型半導体領域には、ＣＭＯＳ回路と、抵抗および容量のいずれか一つまたは両方とが設けられている、高耐圧半導体装置。
【請求項１１】
前記高耐圧半導体装置は、高電圧側駆動回路を含むインバータ制御用高耐圧半導体装置であり、
前記高電圧側駆動回路は、前記ＣＭＯＳ回路と、前記抵抗および前記容量のいずれか一つまたは両方とを含んでいる、請求項１０に記載の高耐圧半導体装置。
【請求項１２】
前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、
前記複数の略環状金属電極のうちの少なくとも１つは、当該略環状金属電極と容量結合しているプレート電極よりも狭い横幅を有する、請求項１０または１１に記載の高耐圧半導体装置。
【請求項１３】
前記金属電極は、前記複数のプレート電極のうちの最も前記ドレイン拡散領域寄りに位置するプレート電極の上面の全てを前記層間絶縁膜を介して覆っている部分を有している、請求項１０から１２の何れか一つに記載の高耐圧半導体装置。
【請求項１４】
前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、
前記複数の略環状金属電極のそれぞれの横幅は、前記ドレイン拡散領域から離れるほど狭くなっている、請求項１０から１３の何れか一つに記載の高耐圧半導体装置。
【請求項１５】
前記複数のプレート電極のそれぞれの下に位置する前記半導体領域の上部に、第１導電型の複数のガードリング領域が形成されている、請求項１０から１４の何れか一つに記載の高耐圧半導体装置。
【請求項１６】
前記金属電極および前記層間絶縁膜の上に形成された表面保護膜と、前記表面保護膜上に形成された封止樹脂部とをさらに有する、請求項１０から１５の何れか一つに記載の高耐圧半導体装置。
【請求項１７】
前記表面保護膜は、ポリイミド系樹脂から構成された上層と、それよりも下層に、無機系材料から構成された絶縁層とを含む多層膜である、請求項１６に記載の高耐圧半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高耐圧半導体装置に関する。特に、インバ−タ制御用高耐圧半導体装置に関する。
【０００２】
【従来の技術】
従来のインバータ制御用高耐圧半導体装置を使用した例として、照明用インバータ制御システムを図１６に示す。図１６は、照明用インバ−タ制御システムの概略構成を示している。
【０００３】
図１６に示した照明用インバ−タ制御システムは、蛍光灯１００を含むＬＣ共振回路と、蛍光灯１００に電力を供給するための高耐圧パワーＮｃｈＭＯＳＦＥＴ１０１、１０２と、高耐圧パワ−ＮｃｈＭＯＳＦＥＴ１０１を駆動するための高電圧側駆動回路１０５と、高耐圧パワ−ＭＯＳＦＥＴ１０２を駆動するための低電圧側駆動回路１０６とを有している。高電圧側駆動回路１０５は、インバータ制御用高耐圧半導体装置によって構成されている。なお、高耐圧パワ−ＮｃｈＭＯＳＦＥＴ１０１、１０２は、ディスクリート型の素子である。照明用インバ−タ制御システムは、さらに、高電圧側駆動回路用電源電圧Ｖ２を与えるための高耐圧ダイオ−ド１０４およびコンデンサ１０３と、蛍光灯駆動用の高電圧電源端子１１０と、低電圧側駆動回路用電源端子１０７と、蛍光灯を駆動するための出力端子１０９とを有している。
【０００４】
蛍光灯駆動用の高電圧電源端子１１０に印加するＶ１は、交流電源を整流した直流電圧であり、最大６００Ｖ程度の高電圧である。一方、低電圧側駆動回路用電源端子１０７に印加するＶ３は、低電圧側駆動回路の電源電圧であり、通常１５Ｖ程度の低電圧である。そして、高電圧側駆動回路用の電源端子１０８に印加するＶ２は、低電圧側駆動回路電圧Ｖ３と高耐圧ダイオード１０４とコンデンサ１０３と高耐圧パワ−ＮｃｈＭＯＳ１０１、１０２とによって規定される電圧であり、高耐圧パワ−ＮｃｈＭＯＳ１０１、１０２のＯＮ・ＯＦＦ動作に従って、Ｖ３の電圧１５Ｖ程度の電圧から、（Ｖ１＋Ｖ３）の高電圧６１５Ｖ程度までの範囲を動く。
【０００５】
次に、照明用インバ−タ制御システムの動作の概要を説明する。
【０００６】
まず、Ｖ３＝１５Ｖ、Ｖ１＝６００Ｖを与えた初期状態において、通常、蛍光灯駆動用出力端子電圧Ｖ４はＧＮＤ電位に近い状態に設定される。したがって、この状態においては、高耐圧ダイオード１０４の順方向動作によってコンデンサ１０３の充電が行われ、Ｖ２は、Ｖ３＝１５Ｖから、高耐圧ダイオード１０４の順方向電圧分を引いた値に設定される。
【０００７】
次に、低電圧側制御信号によって高耐圧Ｎｃｈパワ−ＭＯＳＦＥＴ１０２がＯＦＦ状態に設定され、且つ、高電圧側制御信号により高耐圧パワ−ＭＯＳＦＥＴ１０１がＯＮ状態に設定される。これにより、蛍光灯１００を含むＬＣ共振回路のコンデンサの充電が行われる。この時、蛍光灯駆動用出力端子電圧Ｖ４は、高耐圧パワ−ＭＯＳＦＥＴ１０１がＯＮすることによって、ＧＮＤ電位付近からＶ１＝６００Ｖ程度の電位（Ｖ１から高耐圧パワ−ＮｃｈＭＯＳＦＥＴ１０１のオン電圧を引いた電圧）まで上昇する。その際、コンデンサ１０３の充電が行われるため、高電圧側駆動回路の実質的な電源電圧となるＶ２とＶ４との電位差は初期の電圧Ｖ３＝１５Ｖ程度の電位（Ｖ３から高耐圧ダイオ−ド１０４の順方向電圧を引いた電圧）を保持することができる。このようにして、Ｖ２は、Ｖ３＝１５Ｖ程度の電位から、（Ｖ１＋Ｖ３）＝６１５Ｖ程度の電位まで上昇する。
【０００８】
その後、高電圧側制御信号によって高耐圧パワ−ＮｃｈＭＯＳ１０１がＯＦＦ状態に設定され、且つ、低電圧側制御信号によって高耐圧パワ−ＮｃｈＭＯＳ１０２がＯＮ状態に設定されるため、蛍光灯１００が放電する。この時、蛍光灯駆動用出力端子電圧Ｖ４は、高耐圧パワ−ＮｃｈＭＯＳ１０２がＯＮ状態になることにより、Ｖ１＝６００Ｖ程度の電位（Ｖ１から高耐圧パワーＮｃｈＭＯＳ１０１のオン電圧を引いた電位）から、ＧＮＤ電位付近（ＧＮＤ電位から高耐圧パワ−ＮｃｈＭＯＳ１０２のオン電圧を足した電位）に下降する。その際、コンデンサ１０３が充電されているため、高電圧側駆動回路の実質的な電源電圧となるＶ２とＶ４の電位差はＶ３＝１５Ｖ程度の電位（Ｖ３から高耐圧ダイオード１０４の順方向電圧を引いた電圧）を保持することができる。このようにして、Ｖ２は（Ｖ１＋Ｖ３）＝６１５Ｖ程度の電位から  Ｖ３＝１５Ｖ程度の電位に下降する。
【０００９】
上述した動作が、蛍光灯を含むＬＣ共振回路が充・放電する際の一周期の動作である。
【００１０】
近年、照明分野で用いられるインバータ制御システムの低電圧側駆動回路（図１６中の符号１０６）と高電圧側駆動回路（図１６中の符号１０５）及びその他の制御回路を集積化することが検討されている。この種の高電圧側駆動回路（図１６中の符号１０５）は一般的にフローテイングブロックと称される回路ブロックであり、電源端子１０８は固定電位にバイアスされず、フローティング状態になっている。このフローティングブロックを集積化した場合の断面構造を図１７に示す。
【００１１】
図１７に示したフローテイングブロックは、Ｐ型半導体基板１と、基板上に形成された低濃度のＮ型不純物を含む半導体領域２と、Ｎ型の埋込拡散領域３と、素子間を電気的に分離するＰ型の分離拡散領域４と、半導体領域２に電源端子１０８の電位を与えるための高濃度のコンタクト用Ｎ型拡散領域６と、半導体領域２に電位を与えるための金属電極２５と、分離拡散領域４及びＰ型半導体基板１に電位を与えるための金属電極３３とを有している。
【００１２】
分離拡散領域４とＮ型拡散領域６との間には、薄い酸化膜１５及び厚い酸化膜１６が形成されており、酸化膜１５及び１６上には、金属電極３３と同電位に設定されたポリシリコン製のプレート電極１７ｂと、電気的にフローテイングとなっているポリシリコン製のプレート電極１８ｂと金属電極２５に接続されたポリシリコン製のプレート電極１９ｂが形成されている。プレート電極１７ｂ・１８ｂ・１９ｂの上には、層間絶縁膜３４が形成されており、層間絶縁膜３４の上には、電気的にフローテイングとなっている金属電極４０及び金属電極４１が形成されている。そして、金属電極４０・４１の上には、表面保護膜３５が形成されており、さらに、封止用樹脂３６が形成されている。
【００１３】
図１７に示した構成において、コンタクト用Ｎ型拡散領域６に囲まれた領域には、高電圧側駆動回路を構成するＣＭＯＳ・容量・抵抗などの素子が形成されている。この素子が形成されている領域を「高電圧側駆動回路用素子領域」と呼ぶこととする。
【００１４】
図１７に示した高電圧側駆動回路用素子領域内には、高電圧側駆動回路の一部を構成するＮｃｈＭＯＳのＰ型ボデイ拡散領域７と、Ｐ型ボデイ拡散領域７内に形成されたＮｃｈＭＯＳのＮ型ソース及びドレイン拡散領域（８、９）と、ＮｃｈＭＯＳのポリシリコンゲート電極２２とが形成されている。Ｎ型ソース及びドレイン拡散領域（８、９）には、ＮｃｈＭＯＳのソース及びドレイン金属電極（２６、２７）が接続されている。また、高電圧側駆動回路の一部を構成するＰｃｈＭＯＳのＰ型ソース及びドレイン拡散領域（１０、１１）と、ＰｃｈＭＯＳのポリシリコンゲート電極２３と、ＰｃｈＭＯＳのソース及びドレイン金属電極（２８、２９）も形成されている。これらによって、ＣＭＯＳトランジスタ素子（ＣＭＯＳインバータ）が形成されている。
【００１５】
また、容量素子の一方の電極となるＰ型拡散領域１２と、Ｐ型拡散領域１２に接続される金属電極３０と、容量素子の他方の電極となるポリシリコン製の電極２４とが形成されており、これらによって容量素子が形成されている。さらに、高電圧側駆動回路の一部を構成するＰ型拡散抵抗１３と、Ｐ型拡散抵抗１３の金属電極３１及び３２も形成されている。これらによって、抵抗素子が形成されている。
【００１６】
図１７に示した構成において、金属電極２５には、図１６に示した高電圧側駆動回路用の電源電圧Ｖ２が与えられ、そして、分離拡散領域４に接続する金属電極３３には、ＧＮＤ電位が与えられる。また、ＣＭＯＳを構成するＮｃｈＭＯＳのＰ型ボデイ拡散領域７は、高電圧側駆動回路のＶ４の電位となる。
【００１７】
上述した照明用インバータ制御システムの動作の説明から理解できるように、Ｖ２が与えられる金属電極２５、ポリシリコン製のプレート電極１９ｂ、及びコンタクト用Ｎ型拡散領域６は、１５Ｖ程度の低電圧から６１５Ｖ程度の高電圧まで変化する。一方、図１６中のＶ４の電位は、図１７において、ＮｃｈＭＯＳのＰ型ボデイ拡散領域７の電位となるから、Ｐ型ボデイ拡散領域７の電位は、ＧＮＤ電位付近からＶ１＝６００Ｖ程度の電位まで変化する。その際、金属電極２５、ポリシリコン製のプレート電極１９ｂ、高濃度拡散領域６とＮｃｈＭＯＳのＰ型ボデイ拡散領域７の電位差は、１５Ｖ程度の電位差に保持される。
【００１８】
したがって、Ｐ型半導体基板１及びＰ型分離拡散領域４と、低濃度Ｎ型半導体領域２との間のＰＮ接合には、６１５Ｖ程度の高電圧が印加される。図１７に示した構成において、プレート電極１７ｂ、１８ｂ、１９ｂは、フィールドプレートの一種であり、その上に形成された層間絶縁膜３４の更に上に形成されるフローティング金属電極４０、４１との容量結合によって、金属電極２５からプレート電極１７ｂまでの電位を分圧して、半導体領域２表面の電位分布が局部的に集中しないようにする役割を有している。
【００１９】
図１８は、図１７に示したフローテイングブロックの平面構造を示している。図面を見やすくするため、ポリシリコン製のプレート電極１７ｂ、１８ｂ、１９ｂと、金属電極２５、３３、４０、４１及びコンタクト用Ｎ型拡散領域６だけを表記している。
【００２０】
ポリシリコン製のプレート電極１７ｂ、１８ｂ、１９ｂは、所定の幅を有し、且つ、コーナー部が円弧の形状を持った略長方形環状の形状である。プレート電極１７ｂ、１８ｂ、１９ｂの上層に位置する金属電極２５、３３、４０、４１の形状は、所定の幅を有し、且つ、コーナー部が円弧の形状を持った略長方形環状の形である。ただし、その一部は、切り取られている。切り取られた部分には、高電圧側制御信号を伝搬するための金属配線４９が配置されている。そして、金属電極２５及びコンタクト用Ｎ型拡散領域６で囲まれた領域には、高電圧側駆動回路用の素子が配置されている。
【００２１】
次に、図１７および図１８に示した構成によって、どうやって、高耐圧の半導体装置を実現しているかについて説明する。図１９は、図１７に示した構成における寄生容量を示している。一方、図２０は、図１７に示した構成の高耐圧半導体装置に、高電圧（６００Ｖ）を与えた時の電位分布を示している。図２０では、各電位毎の等電位線を破線で表している。
【００２２】
図１９に示すように、プレート電極１７ｂとフローティング金属電極４０との間には寄生容量Ｃ１が存在し、フローティング金属電極４０とプレート電極１８ｂとの間には寄生容量Ｃ２が存在し、プレート電極１８ｂとフローティング金属電極４１との間には寄生容量Ｃ３が存在し、そして、フローティング金属電極４１とプレート電極１９ｂとの間には寄生容量Ｃ４が存在する。これらの寄生容量Ｃ１〜Ｃ４による直列接続回路の分圧作用によって、プレート電極１８ｂの電位を設定して、半導体領域２に適切な電位分布を与えている。このようにして、適切な電位分布を与えることができることにより、高耐圧半導体装置が実現される。なお、図１９中の封止用樹脂３６との間に生じる寄生容量Ｃ５およびＣ６については、通常は存在しないものと考えられるものであり、そのことについては後述する。
【００２３】
次に、図２０を参照する。図２０は、常温時における従来の高耐圧半導体装置の電位分布の概念を説明するための模式図である。なお、本願発明者は、図２０に示した電位分布と、本願発明者が行ったシュミレーションの結果とが同様の傾向を示すことを確認している。
【００２４】
図２０に示した電位分布は、Ｐ型の半導体基板１、Ｐ型の分離拡散領域３、プレート電極１７ｂおよび金属電極３３に０（Ｖ）を与え、Ｎ型拡散領域６、プレート電極１９ｂ、金属電極２５に６００（Ｖ）を与えた場合のものを例示している。図２０から理解できるように、プレート電極１９ｂにＮ型拡散領域６と同じ６００（Ｖ）の高電位が与えられると、プレート電極１８ｂには、６００（Ｖ）と０（Ｖ）との中間電位が与えられることになる。これによって、半導体領域２内の電位分布を表す等電位線は垂直方向となり、且つほぼ等間隔になる。その結果、半導体領域２内の電界集中を緩和することができ、高耐圧の特性を維持することができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、５００（Ｖ）以上の高電圧、例えば６００（Ｖ）を金属電極２５に印加したまま、周囲温度１５０℃の高温状態で動作させると金属電極２５と金属電極３３の間の耐圧（図１６において、Ｖ２を印加する端子１０８とＧＮＤとの間の耐圧）が劣化するという現象が生じる。この現象は、高温バイアス試験という寿命試験で再現することができ、高温バイアス試験において、金属電極２５の印加電圧を大きくするとその耐圧劣化が顕著になり、印加電圧を下げると耐圧劣化が少なくなる傾向がある。
【００２６】
高温バイアス試験における金属電極２５とＧＮＤ間の耐圧劣化については、そのメカニズムはまだ解明されておらず推論の域を出ない。しかし、次のようなことが推論できる。
【００２７】
一般的に半導体チップは、封止用樹脂で封止され、水分が樹脂パッケージの中に浸透しないように対策されている。しかし、封止用樹脂として一般的に用いられるノボラックエポキシ樹脂には０．９％〜１．６％の水酸基ＯＨが含まれており、この水酸基ＯＨが高温時に活性化して、一般的には絶縁物として考えられている封止用樹脂３６が半絶縁状態（高抵抗で導通する状態）になる。
【００２８】
通常、高耐圧半導体装置は、半導体チップを封止用樹脂３６でモールドしており、複数の外部端子（図示せず）と半導体チップ上の複数のパッド（図示せず）との間をそれぞれ金属ワイヤ（図示せず）によって接続している。それらの金属ワイヤには接地電位である０（Ｖ）、電源電圧である６００（Ｖ）、および制御信号がそれぞれ印加されるから、上述した理由で封止用樹脂３６が半絶縁状態になれば、６００（Ｖ）と０（Ｖ）との中間電位が表面保護膜３５の表面に与えられるものと推測される。半導体チップのレイアウトで左右されることであるが、例えば、半導体チップ上の絶縁ゲート型トランジスタの側に接地用パッド（図示せず）が設けられ、電源用パッド（図示せず）がそこから離れた位置に設けられている場合、絶縁ゲート型トランジスタ上の封止用樹脂３６が約１００（Ｖ）の中間電位になることがあり得る。そのようなことを考え合わせて、高温バイアス試験時に半導体チップの表面保護膜３５と封止用樹脂３６との界面が１００（Ｖ）の電位を持った場合を仮定し、その時の電位分布がどのようになるかを本願発明者は検討した。
【００２９】
以下、図２１を参照しながら、高温バイアス試験時における電位分布について説明する。図２１は、図２０で説明したのと同じバイアス条件の下、高温状態にした高温バイアス試験をしている最中の電位分布を想定した図である。図２１では、等電位線を破線で示している。
【００３０】
図２１に示した状態においては、フローティング金属電極４０には、上述した寄生容量Ｃ１、Ｃ２が付属する他に、封止用樹脂３６との間に形成される寄生容量Ｃ５が存在する（図１９参照）。また、フローティング金属電極４１についても、前述した寄生容量Ｃ３、Ｃ４が付属する他に、封止用樹脂３６との間に形成される寄生容量Ｃ６が存在する。したがって、寄生容量Ｃ５、Ｃ６が、寄生容量Ｃ１〜Ｃ４に対して同程度の容量値を持つ場合、高温バイアス試験中に封止用樹脂３６が半絶縁状態になり、封止用樹脂３６におけるフローティング金属電極４０、４１上の箇所が１００（Ｖ）になると、室温では約４５０（Ｖ）であったフローティング金属電極４１の電位が、寄生容量Ｃ６の影響によって約３００（Ｖ）に低下する。それと同様に、室温では約１５０（Ｖ）であったフローティング金属電極４０の電位は、寄生容量Ｃ５の影響で約１３０（Ｖ）に低下する。それに応じて、プレート電極１８ｂの電位は、室温で約３００（Ｖ）だったものが２００（Ｖ）程度に低下する。その結果、図２１に示すように、半導体領域２と酸化膜１６との界面を横切る等電位線のうち、２００（Ｖ）以上の部分は、Ｎ型拡散領域６の方向へと傾き、そして、その界面における酸化膜１６側の電位は、Ｎ型の半導体領域２表面に対して負電位になる。
【００３１】
なお、Ｎ型の半導体領域２と酸化膜１６との界面において、酸化膜１６側が高温雰囲気中で負電位になると、その界面のＳｉ−Ｈ、Ｓｉ−ＯＨなどの結合が破壊され、正の固定電荷が発生することが報告されている（日科技連出版社発行の著書『半導体デバイスの信頼性技術』）。このような現象が起きて、半導体領域２と酸化膜１６との界面に正の固定電荷が発生すると、酸化膜１６中に負の可動電荷も発生する。すると、酸化膜１６中の負の可動電荷は、金属電極２５の正の高電位に時間の経過と共に引き寄せられ、酸化膜１６中の金属電極２５寄りに負電荷が多く分布する領域が生じる一方、負の可動電荷が発生した元々の箇所に正の固定電荷が多く分布する領域が生じる。すなわち、金属電極２５に近い酸化膜１６中の界面には負電荷が多く存在するため、半導体領域２中の正孔が引き寄せられ、Ｎ型の半導体領域２の表面がＰ型に反転してＰ型反転層４３になる。また正の固定電荷が残存した領域では、半導体領域２中の電子が引き寄せられ、半導体領域２中の電子密度が局部的に高くなり、半導体領域２の表面近傍にＮ型蓄積層４２が生じる。
【００３２】
このようにして、図２１に示したＰ型反転層４３とＮ型蓄積層４２とが半導体領域２の表面に形成された場合、Ｐ型反転層４３の、Ｎ型拡散領域６に近い部分で電界集中が発生する。このような電界集中は、高耐圧半導体装置の耐圧を経時的に劣化させるものと考えられる。
【００３３】
次に、図２２および図２３を参照しながら、第２の従来例としての高耐圧半導体装置を説明する。図２２は、第２の従来例の高耐圧半導体装置の要部断面を示しており、図２３は、図２２に示した構成における寄生容量を示している。なお、図２２、図２３中の部位において、第１の従来例（図１７）と同じ部位には同じ符号を付与して説明を省略する。
【００３４】
図２２に示した高耐圧半導体装置は、Ｐ型のガードリング領域４４、４５を設けることによって半導体装置の高耐圧化を図ったものである。図２２に示した第２の従来例と、図１７に示した第１の従来例との違いは、第２の従来例では、フローティング金属電極（図１７中の４０、４１）を設けていない点、およびＮ型の半導体領域２内にＰ型のガードリング領域４４、４５が形成されている点である。
【００３５】
図２３に示すように、従来の半導体装置では、プレート電極１７ｂとガードリング領域４４との間に寄生容量Ｃ７が存在し、ガードリング領域４４とプレート電極１８ｂとの間に寄生容量Ｃ８が存在し、プレート電極１８ｂとガードリング領域４５との間に寄生容量Ｃ９が存在し、そして、ガードリング領域４５とプレート電極１９ｂとの間に寄生容量Ｃ１０が存在する。これらの寄生容量Ｃ７〜Ｃ１０による直列回路によって、金属電極２５と金属電極３３との間に印加される電圧を分圧し、ガードリング領域４４、４５およびプレート電極１８ｂの電位を設定している。少なくとも、室温状態ではそのように考えても支障はない。
【００３６】
この構成において、第１の従来例と同様に高温バイアス試験を行うと、封止用樹脂３６が半絶縁状態となり、その結果、表面保護膜３５表面が６００（Ｖ）と０（Ｖ）との中間電位を持つことになる。その中間電位が約１００（Ｖ）という低い電位になったとすれば、封止用樹脂３６とプレート電極１８ｂとの間に寄生容量Ｃ１１が存在するため、例えば、室温であれば約３００（Ｖ）になるプレート電極１８ｂの電位が約２００（Ｖ）まで低下するようなことが起こる。すると、図２２に示すように、ガードリング領域４４と４５との間にＰ型反転層４３が生じて、ガードリング領域４４と４５との間が導通し、高耐圧半導体装置の耐圧が低下する。
【００３７】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、高温で使用しても耐圧の劣化が生じない優れた信頼性を有する高耐圧半導体装置を提供することにある。
【００３８】
【課題を解決するための手段】
本発明による高耐圧半導体装置は、第１導電型の半導体基板上に形成された第２導電型の半導体領域と、前記半導体領域に形成された第２導電型のコンタクト用拡散領域と、前記コンタクト用拡散領域から離間し且つ前記コンタクト用拡散領域を包囲するように前記半導体領域内に形成された第１導電型の分離拡散領域と、前記分離拡散領域と前記コンタクト用拡散領域との間に位置する前記半導体領域の上に形成されたフィールド絶縁膜と、前記コンタクト用拡散領域と電気的に接続された金属電極と、前記コンタクト用拡散領域から離間し且つ基板法線方向から見て前記コンタクト用拡散領域を包囲するように前記フィールド絶縁膜上にフローティング状態で環状に形成された複数のプレート電極と、前記フィールド絶縁膜と前記複数のプレート電極との上に形成された層間絶縁膜とを備え、前記金属電極は、前記金属電極の一部として複数の略環状金属電極と、前記複数の略環状金属電極を前記コンタクト用拡散領域に接続する連結部とを有しており、前記複数の略環状金属電極は、前記複数のプレート電極のそれぞれの直上を、それぞれに対応した１つの略環状金属電極のみで前記層間絶縁膜を介して覆っており、前記複数の略環状金属電極と前記複数のプレート電極のそれぞれとは、互いに容量結合しており、前記第２導電型のコンタクト用拡散領域に囲まれた前記第２導電型の半導体領域には、ＣＭＯＳ回路と、抵抗および容量のいずれか一つまたは両方とが設けられている。
【００３９】
ある好適な実施形態において、前記高耐圧半導体装置は、高電圧側駆動回路を含むインバータ制御用高耐圧半導体装置であり、前記高電圧側駆動回路は、前記ＣＭＯＳ回路と、前記抵抗および前記容量のいずれか一つまたは両方とを含んでいる。
【００４０】
ある好適な実施形態において、前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、前記複数の略環状金属電極のうちの少なくとも１つは、当該略環状金属電極と容量結合しているプレート電極よりも狭い横幅を有する。
【００４１】
ある好適な実施形態において、前記金属電極は、前記複数のプレート電極のうちの最も前記コンタクト用拡散領域寄りに位置するプレート電極の上面の全てを前記層間絶縁膜を介して覆っている部分を有している。
【００４２】
ある好適な実施形態において、前記金属電極は、前記金属電極の一部として、複数の略環状金属電極を有しており、前記複数の略環状金属電極のそれぞれの横幅は、前記コンタクト用拡散領域から離れるほど狭くなっている。
【００４３】
ある好適な実施形態において、前記複数のプレート電極のそれぞれの下に位置する前記半導体領域の上部に、第１導電型の複数のガードリング領域が形成されている。
【００４４】
ある好適な実施形態において、前記第１導電型の半導体基板と、前記第２導電型の半導体領域との間の高電圧側駆動回路用素子領域に対応した位置に、第２導電型の埋込領域が形成されている。
【００４５】
本発明による他の高耐圧半導体装置は、第１導電型の半導体基板上に形成された絶縁層と、前記絶縁層上に配置された第２導電型の半導体領域と、前記半導体領域に形成された第２導電型のコンタクト用拡散領域と、前記コンタクト用拡散領域から離間し且つ前記コンタクト用拡散領域を包囲するように前記半導体領域内に形成された分離用絶縁領域と、前記分離用絶縁領域と前記コンタクト用拡散領域との間に位置する前記半導体領域の上に形成されたフィールド絶縁膜と、前記コンタクト用拡散領域と電気的に接続された金属電極と、前記コンタクト用拡散領域から離間し且つ基板法線方向から見て前記コンタクト用拡散領域を包囲するように前記フィールド絶縁膜上にフローティング状態で環状に形成された複数のプレート電極と、前記フィールド絶縁膜と前記複数のプレート電極との上に形成された層間絶縁膜とを備え、前記金属電極は、前記金属電極の一部として複数の略環状金属電極と、前記複数の略環状金属電極を前記コンタクト用拡散領域に接続する連結部とを有しており、前記複数の略環状金属電極は、前記複数のプレート電極のそれぞれの直上を、それぞれに対応した１つの略環状金属電極のみで前記層間絶縁膜を介して覆っており、前記複数の略環状金属電極と前記複数のプレート電極のそれぞれとは、互いに容量結合しており、前記第２導電型のコンタクト用拡散領域に囲まれた前記第２導電型半導体領域には、ＣＭＯＳ回路と、抵抗および容量のいずれか一つまたは両方とが設けられている。
【００４６】
ある好適な実施形態において、前記高耐圧半導体装置は、高電圧側駆動回路を含むインバータ制御用高耐圧半導体装置であり、前記高電圧側駆動回路は、前記ＣＭＯＳ回路と、前記抵抗および前記容量のいずれか一つまたは両方とを含んでいる。
【００４７】
ある好適な実施形態において、前記金属電極は、前記金属電極の一部として、複数の環状金属電極を有しており、前記複数の環状金属電極のうちの少なくとも１つは、当該環状金属電極と容量結合しているプレート電極よりも狭い横幅を有する。
【００４８】
ある好適な実施形態において、前記金属電極は、前記複数のプレート電極のうちの最も前記ドレイン拡散領域寄りに位置するプレート電極の上面の全てを前記層間絶縁膜を介して覆っている部分を有している。
【００４９】
ある好適な実施形態において、前記金属電極は、前記金属電極の一部として、複数の環状金属電極を有しており、前記複数の環状金属電極のそれぞれの横幅は、前記ドレイン拡散領域から離れるほど狭くなっている。
【００５０】
ある好適な実施形態において、前記複数のプレート電極のそれぞれの下に位置する前記半導体領域の上部に、第１導電型の複数のガードリング領域が形成されている。
【００５２】
ある好適な実施形態において、前記金属電極および前記層間絶縁膜の上に形成された表面保護膜と、前記表面保護膜上に形成された封止樹脂部とをさらに有する。
【００５３】
ある好適な実施形態において、前記表面保護膜は、ポリイミド系樹脂から構成された上層と、それよりも下層に、無機系材料から構成された絶縁層とを含む多層膜である。
【００５４】
本発明の高耐圧半導体装置によれば、フィールド絶縁膜上にフローティング状態で形成された複数のプレート電極のそれぞれの上に位置する層間絶縁膜上に略環状金属電極が延在しており、その略環状金属電極と複数のプレート電極のそれぞれとが互いに容量結合している。このため、この容量結合により構成される容量直列回路によって、プレート電極直下の半導体領域部分の電位とプレート電極の上に位置する層間絶縁膜上の略環状金属電極の電位とを分圧して、フローティング状態のプレート電極に適切なバイアス電圧を与えることが可能となる。その結果、半導体領域表面に発生し易いＰ型反転層を抑制することができるため、抵抗および容量のいずれか一つまたは両方とを含む高耐圧半導体装置の耐圧を高温時においても確保することができ、それにより、信頼性に優れた高耐圧半導体装置を実現することができる。
【００５５】
複数のプレート電極のうち、最も高電位側のプレート電極が、層間絶縁膜を介して金属電極により全て覆われている場合には、ストレスを受け易い表面保護膜が絶縁不良を起こしても、下層の半導体領域に対して安定な電位を与えることができる。このため、高温時の耐圧劣化を防止できるだけでなく、表面保護膜の絶縁不良に起因する耐圧不良も防止することができる。
【００５６】
【発明の実施の形態】
以下、図面を参照しながら、本発明による実施形態を説明する。以下の図面においては、説明の簡潔さのため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。以下の実施形態では、１００Ｖ以上（例えば、５００〜８００Ｖ）の耐圧を有する高耐圧半導体装置に焦点を合わせて説明する。なお、本発明は、以下の実施形態に限定されない。
（実施形態１）
図１から図３を参照しながら、実施形態１にかかる高耐圧半導体装置を説明する。図１は、本実施形態の高耐圧半導体装置の断面構成を模式的に示しており、図２は、本実施形態の高耐圧半導体装置の平面構成を模式的に示している。図２では、図面を見やすくするためにポリシリコン製のプレート電極と金属電極、及び、コンタクト用Ｎ型拡散領域のみ表示している。
【００５７】
図１に示した高耐圧半導体装置は、プレート電極１８ａ、１９ａと、それらの上に位置する層間絶縁膜３４を介して設けられた金属電極２５の一部（２５−１、２５−２）とを互いに容量結合させることによって、高温時における耐圧の劣化を防止している。高温時における耐圧の劣化を防止する機構については後述する。本実施形態の高耐圧半導体装置は、ＰＮ接合分離技術を用いて構成されており、プレート電極１８ａ、１９ａおよび金属電極２５の一部（２５−１、２５−２）の内側（中央部）に位置する高電圧側駆動回路用素子領域内に、ＣＭＯＳ回路（ＣＭＯＳトランジスタ）と、抵抗および容量のいずれか一つまたは両方とから構成された高電圧側駆動回路が形成されている。図２に示すように、高電圧側駆動回路用素子領域内の高電圧側駆動回路は、金属配線４９を介して高電圧側制御信号によって制御することができる。この高電圧側駆動回路は、インバータ制御システムの低電圧側駆動回路と組み合わせて、インバータ制御システムを構成することができる。当該高電圧側駆動回路を含むインバータ制御システムは、照明用、ＰＤＰ用、モータ用など、インバータ制御回路を用いる各種用途に使用することができる。
【００５８】
なお、本実施形態では、ＰＮ接合分離用の金属配線３３の外側の領域に、インバータ制御システムの低電圧側駆動回路（図１６中の１０６）が形成されており、高電圧側駆動回路と低電圧側駆動回路とは、１チップのＩＣ内に含まれている。ただし、この構成に限らず、高電圧側駆動回路と、低電圧側駆動回路とを別々に構成してもよい。
【００５９】
本実施形態の高耐圧半導体装置の構成をさらに詳述する。本実施形態の高耐圧半導体装置は、Ｐ型の半導体基板１と、半導体基板１に低濃度Ｎ型不純物を導入することによって形成された半導体領域２とを有している。本実施形態では、半導体領域２は、基板１の上部（基板表面を含む）に形成されている。半導体領域２の中央寄り表面には、高濃度Ｎ型不純物を導入させてなるコンタクト用拡散領域６が形成されており、半導体基板１と半導体領域２との界面の中央部には、Ｎ型埋込領域３が形成されている。また、半導体領域２には、Ｎ型拡散領域６から離間し且つＮ型拡散領域６を包囲するように、Ｐ型不純物を導入させてなる分離用拡散領域４が形成されている。高濃度Ｎ型拡散領域６に囲まれた低濃度Ｎ型半導体領域２内には、ＣＭＯＳ、容量、抵抗のような高電圧側駆動回路用素子が配置されている。
【００６０】
分離拡散領域４上には、厚さの薄い酸化膜１５が形成されており、酸化膜１５の上には、ドープドポリシリコンからなるプレート電極１７ａが形成されている。分離拡散領域４と高濃度Ｎ型拡散領域６との間に位置する半導体領域２の上には、厚さの厚い酸化膜（フィールド絶縁膜）１６が形成されている。フィールド絶縁膜１６上には、Ｎ型拡散領域６から離間し且つ基板法線方向から見てＮ型拡散領域６を包囲するように複数のプレート電極１８ａ、１９ａが形成されている。プレート電極１８ａ、１９ａは、それぞれ、電気的にフローティング状態になっており、ドープドポリシリコンから構成されている。また、酸化膜１５、１６およびプレート電極１７ａ、１８ａ、１９ａ上には、酸化膜または窒化膜などから構成された層間絶縁膜３４が形成されている。
【００６１】
分離拡散領域４には、分離用金属電極３３が接続されている。また、コンタクト用Ｎ型拡散領域６には、金属電極２５が接続されている。金属電極２５の一部（２５−１、２５−２）は、プレート電極１８ａ、１９ａのそれぞれの上に位置する層間絶縁膜３４上に延在しており、金属電極２５の一部（２５−１、２５−２）とプレート電極１８ａ、１９ａのそれぞれとは、互いに容量結合している。
【００６２】
なお、金属電極２５の一部２５−１、２５−２は、連結部２５−３および金属電極本体（２５）を介して、コンタクト用Ｎ型拡散領域６に電気的に接続されている。さらに、金属電極２５（２５−１〜２５−３）、金属電極２６〜３３を覆うように層間絶縁膜３４上に表面保護膜３５が形成されており、そして、その上をモールドする封止用樹脂３６が形成されている。
【００６３】
本実施形態の表面保護膜３５は、例えば、シリケートガラス、シリコンナイトライド、ポリイミド系樹脂から構成されている。あるいは、これらの組み合わせによって構成してもよく、表面保護膜３５は、積層膜として構成してもよい。表面保護膜３５を積層膜として構成する場合、上層には、ポリイミド系樹脂からなる絶縁層を形成するのが好ましい。その場合、下層には、無機材料からなる絶縁層（例えば、シリケートガラス層、シリコンナイトライド層）が形成される。ポリイミド系樹脂としては、ポリイミド樹脂の他、ポリアミドイミド樹脂、ポリアミド酸樹脂（ポリイミド樹脂の前駆体）などを挙げることができる。そして、本実施形態の封止用樹脂３６は、例えば、ノボラックエポキシ樹脂等から構成されている。
【００６４】
なお、ポリイミド系樹脂は、ノボラックエポキシ樹脂とは異なって高温（１５０℃）でも高い絶縁性を維持するので、信頼性の有機絶縁膜として活用することができる。また、ＣＶＤ法で形成する場合の無機系の絶縁膜と比較して、ポリイミド系樹脂は、その膜厚を制御し易いという利点もある。例えば、ポリイミド系樹脂の前駆体の粘度を高めたり、その前駆体を２度塗りすることにより、容易に膜厚を厚くすることができる。それゆえ、表面保護膜３５が、ポリイミド樹脂層から構成されている場合や、ポリイミド樹脂層を例えば最上層に有する多層膜から構成されている場合には、表面保護膜の厚さを容易に制御することができる。表面保護膜３５の厚さを厚くすると、プレート電極１８ａ、１９ａと封止用樹脂３６との容量結合を小さくすることができるため、高温時の耐圧劣化を防ぐ効果をより大きくすることができる。
【００６５】
本実施形態における半導体領域２は、低濃度Ｎ型不純物を導入して構成するものであり、そして、Ｐ型の半導体基板１とＮ型の半導体領域２との界面には、Ｎ型の埋込拡散層３が存在する。このＮ型埋込拡散領域３の存在により、局部的に設けた埋込拡散領域３と半導体基板１のＰＮ接合でブレークダウン現象を起こさせて、絶縁ゲート型トランジスタのドレインに印加される印加電圧を制限することができ、その結果、静電気、電源サージ、落雷等によるサージに対する耐圧を高めることができる。また、Ｐ型半導体基板１との接合面からＮ型半導体領域２内に拡がる空乏層が、高電圧側駆動回路を構成するＰ型拡散層（例えば、７、１２、１３）に到達すると、いわゆるパンチスルー現象により、Ｐ型拡散層（例えば、７、１２、１３）からＰ型半導体基板１に電流が漏れるという不具合が発生するのであるが、Ｎ型の埋込拡散層３は、このような不具合を防止する役割も担っている。
【００６６】
ただし、本実施形態においては、Ｎ型埋込拡散層３がある場合の構成を示したが、Ｎ型埋込拡散層３はなくてもよい。その場合、Ｐ型の半導体基板１上にＮ型のエピタキシャル層を成長させた構成にしても良いし、Ｐ型の半導体基板１に選択的にＮ型ウエルを形成し、そのＮ型ウエルを半導体領域２として活用しても良い。Ｎ型ウエルを半導体領域２として活用する場合には、分離領域（分離拡散領域）４を形成せずに、Ｎ型ウエルの半導体領域２に、ＣＭＯＳ、容量、抵抗を形成することも可能である。
【００６７】
Ｐ型の半導体基板１上にＮ型のエピタキシャル層を成長させた構成の場合には、Ｎ型のエピタキシャル層の厚さを比較的厚くして、Ｐ型半導体基板１とＮ型エピタキシャル層との接合面からＮ型エピタキシャル層内に拡がる空乏層が、高電圧側駆動回路を構成するＰ型拡散層（例えば、７、１２、１３）に達しないようにすればよい。また、Ｐ型の半導体基板１に選択的にＮ型ウエルを形成する場合には、Ｎ型ウエルを比較的深く形成して、Ｐ型半導体基板１とＮ型ウエル層との接合面からＮ型ウエル層内に拡がる空乏層が、Ｐ型拡散層（例えば、７、１２、１３）に達しないようにすればよい。
【００６８】
以上に説明した耐圧は、主に、高耐圧半導体装置の初期耐圧に関するものである。以下に、高温バイアス状態における寿命試験であってもその初期耐圧を維持することができる動作原理について説明する。
【００６９】
図３に示すように、プレート電極１８ａと半導体領域２との間には寄生容量Ｃａ１が存在し、プレート電極１９ａと半導体領域２との間には寄生容量Ｃａ２が存在している。また、プレート電極１８ａと金属電極２５−１との間には、寄生容量Ｃｂ１が存在しており、プレート電極１９ａと金属電極２５−２との間には、寄生容量Ｃｂ２が存在している。そして、金属電極２５−１と封止用樹脂３６との間には寄生容量Ｃｃ１が存在し、金属電極２５−２と封止用樹脂３６との間には寄生容量Ｃｃ２が存在している。なお、金属電極２５−１、２５−２には、金属電極２５の印加電圧Ｖ２＝６００（Ｖ）が印加されるため、寄生容量Ｃｃ１、Ｃｃ２は、プレート電極１８ａ、１９ａにまで影響を及ぼさない。したがって、寄生容量Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２の影響について考えれば良い。
【００７０】
プレート電極１８ａの電位は、その直下に位置する部分の半導体領域２の電位と金属電極２５の電圧Ｖ２＝６００（Ｖ）との電位差を、Ｃａ１とＣｂ１との直列回路で分圧した電位となる。また、プレート電極１９ａの電位は、その直下に位置する部分の半導体領域２の電位と金属電極２５の電圧６００（Ｖ）との電位差を、Ｃａ２とＣｂ２との直列回路で分圧した電位となる。このことを前提として、以下さらに説明を続ける。
【００７１】
本実施形態の高耐圧半導体装置では、分離拡散領域４とコンタクト用Ｎ型拡散領域６の間の領域のうち、Ｎ型埋込拡散領域３が無い部分においては、いわゆるリサーフと呼ばれる技術を活用して初期耐圧を確保する。その原理を次に説明する。
【００７２】
通常、分離拡散領域４および半導体基板１を０（Ｖ）にした状態で、金属電極２５に高電圧側駆動回路用電圧Ｖ２を与える。その印加電圧Ｖ２を０（Ｖ）から徐々に上げてゆくと、まだそのＶ２が低い時には、Ｐ型の分離拡散領域４とＮ型の半導体領域２とのＰＮ接合による空乏層は、分離拡散領域４から半導体領域２に向けてコンタクト用Ｎ型拡散領域６の方向に伸びる。それと同時に、Ｎ型半導体領域２と半導体基板１とのＰＮ接合からも空乏層が伸びてゆく。
【００７３】
さらに電圧を上げると、Ｎ型半導体領域２のＮ型埋込拡散領域３が無い部分は空乏層で埋まり、いわゆる完全空乏化の状態になる。完全空乏化の状態においては、空乏層の形状に起因して生じる電界集中が緩和されるため、ポテンシャル分布は均一になり、その結果、耐圧が向上する。このように、半導体領域内を空乏化することにより、電界を緩和し半導体装置の耐圧を確保する技術をリサーフ技術と呼んでいる。この技術によれば、横方向の距離を長くとると、単位距離あたりの電位差が小さくなり、電界強度は小さくなるため、より高耐圧特性を得ることができる。
【００７４】
図１〜図３に示した構成では、金属電極２５にＶ２＝６００（Ｖ）の電圧を与えても、図１におけるコンタクト用Ｎ型拡散領域６の近傍では空乏化されないように、分離拡散領域４とコンタクト用Ｎ型拡散領域６との距離を確保した高耐圧のデバイス設計がなされている。そして、この構成においては、空乏層内ではＰＮ接合からの距離に依存して電位が変化し、まだ空乏化されていない部分は同電位となる。
【００７５】
以上のことからわかるように、図１〜図３に示した構成においては、コンタクト用Ｎ型拡散領域６に一番近いプレート電極１９ａ直下に位置する部分の半導体領域２の電位は、ドレイン電圧よりも幾分下がる程度であり、約５００（Ｖ）程度になる。また、分離拡散領域４とコンタクト用Ｎ型拡散領域６との間の分離拡散領域４寄りのプレート電極１８ａ直下に位置する半導体領域２の部分の電位は、Ｖ２印加電圧６００（Ｖ）の半分より少なめの電位となり、約２４０（Ｖ）になる。
【００７６】
これらを基にして、前述したプレート電極１８ａの電位を検証すると、その電位は、プレート電極１８ａ直下の半導体領域２部分の電位（約２４０Ｖ）と、金属電極２５−１の電圧６００（Ｖ）との電位差を、Ｃａ１とＣｂ１の直列回路で分圧した電位となるので、約４２０（Ｖ）となる。また、プレート電極１９ａの電位を検証すると、その電位は、その直下の半導体領域２部分の電位（約５００Ｖ）と金属電極２５−２の電圧６００（Ｖ）との電位差を、Ｃａ２とＣｂ２の直列回路で分圧した電位となるので、約５５０（Ｖ）となる。これと同じ条件での電位分布の概念図を図４に示す。図４は、金属電極２５に６００Ｖを印加した場合のポテンシャル分布を示しており、０Ｖ、１００Ｖ、２００Ｖ、３００Ｖ、４００Ｖ、５００Ｖ、６００Ｖの等電位線を破線で表している。なお、図４に示した電位分布は、本願発明者が行ったシミュレーションの結果と同様の傾向を示すものである。
【００７７】
図２１に示したように、従来の構成においては、５００（Ｖ）以上の高電圧（例えば、６００Ｖ）を金属電極２５に印加したまま、周囲温度１５０℃の高温状態で動作させると金属電極２５と金属電極３３の間の耐圧（図１６において、Ｖ２を印加する端子１０８とＧＮＤとの間の耐圧）が劣化するという現象が生じる。
【００７８】
しかしながら、本実施形態の高耐圧半導体装置では、同様に、５００（Ｖ）以上の高電圧（例えば、６００Ｖ）を金属電極２５に印加したまま、周囲温度１５０℃の高温状態で動作させても、図４に示したような電位分布は維持され、金属電極２５と金属電極３３の間における耐圧の劣化は生じない。その理由は、本実施形態では、複数のプレート電極（１８ａ、１９ａ）のそれぞれの直上の層間絶縁膜３４上にまで金属電極２５を延在させて、プレート電極（１８ａ、１９ａ）と金属電極（２５−１、２５−２）とを容量結合させているため、表面保護膜３５以上の上層の影響を殆ど受けないようにすることができるからである。
【００７９】
図４から理解できるように、酸化膜１６と半導体領域２との界面では、半導体領域２のほぼ全域にわたって酸化膜１６側が高電位になる。このため、高温バイアス試験をしても、従来例のように負の可動電荷が発生しない。したがって、Ｐ型反転層の発生を防止することができ、高温バイアス試験で初期耐圧が劣化する心配を取り除くことができる。
【００８０】
つまり、本実施形態の高耐圧半導体装置では、複数のプレート電極（１８ａ、１９ａ）のそれぞれの直上の層間絶縁膜３４上にまで金属電極２５を延在させて、プレート電極（１８ａ、１９ａ）と金属電極（２５−１、２５−２）とを容量結合させているため、プレート電極（１８ａ、１９ａ）とその直上の金属電極（２５−１、２５−２）との間の寄生容量と、そのプレート電極（１８ａ、１９ａ）直下の半導体領域２との間の寄生容量との直列回路で分圧された電圧によって、そのプレート電極（１８ａ、１９ａ）の電位を決定することができ、表面保護膜３５以上の上層の影響を殆ど受けないようにすることができる。その結果、フローティング状態の各プレート電極（１８ａ、１９ａ）に半導体領域２よりも高い電位を安定して与えることができ、高温バイアス信頼性試験においても金属電極２５と金属電極３３の間の耐圧（図１６において、Ｖ２を印加する電源端子１０８とＧＮＤとの間の耐圧）が劣化しない高耐圧半導体装置を実現することができる。
【００８１】
上述した本実施形態の構成では、プレート電極１８ａ、１９ａの横幅と金属電極２５−１、２５−２の横幅とを等しくしている。この構成においては、Ｃａ１とＣｂ１の直列回路によってほぼ１／２の分圧を行うので、プレート電極１８ａの電位と、その直下に位置する部分の半導体領域２の電位との差が約１８０（Ｖ）となる。場合によっては、その差電圧が大きいために、プレート電極１７ａ寄りのプレート電極１８ａ端部の近傍で電界集中が大きくなり、初期耐圧が十分に確保できない問題が生じるおそれがある。そこで、この問題を回避すべく、プレート電極と半導体領域との電位差を小さくするように、以下の実施形態２のような改変を行ってもよい。
（実施形態２）
図５は、実施形態２にかかる高耐圧半導体装置の断面構造を模式的に示している。本実施形態では、上記実施形態１と異なり、金属電極２５−１、２５−２の横幅がプレート電極１８ａ、１９ａの１／２倍になるように構成されている。
【００８２】
実施形態２の高耐圧半導体装置を実施形態１のものと同様に検証すると、本実施形態の構成においては、プレート電極１８ａ直下に位置する部分の半導体領域２の電位（約２４０Ｖ）と、金属電極２５−１の電圧６００（Ｖ）との電位差を、Ｃａ１とＣｂ１の直列回路で分圧したものがプレート電極１８ａと半導体領域２との電位差（約１２０Ｖ）となるので、プレート電極１８ａは、約３６０（Ｖ）となる。また、プレート電極１９ａの電位を検証すると、その電位は約５３０（Ｖ）となる。それは、プレート電極１９ａの電位は、その直下の半導体領域２部分の電位（約５００Ｖ）と金属電極２５−２の電圧６００（Ｖ）との電位差を、Ｃａ２とＣｂ２の直列回路で分圧した電位となるからである。
【００８３】
これと同じ条件での電位分布の概念図も、図５にあわせて示してある。図５中の破線は、等電位線を表している。なお、図５に示した電位分布は、本願発明者が行ったシミュレーションの結果と同様の傾向を示すものである。
【００８４】
図５から理解できるように、酸化膜１６と半導体領域２との界面では、半導体領域２のほぼ全域にわたって酸化膜１６側が高電位になる。その結果、Ｐ型反転層の発生を防止して高温バイアス試験での耐圧劣化を防止することができる。しかも、金属電極２５−１、２５−２の横幅をプレート電極１８ａ、１９ａと等しくした上記実施形態１の実験結果に比べると、金属電極２５−１、２５−２の横幅を１／２倍した本実施形態の実験結果の方が、プレート電極１８ａのプレート電極１７ａ寄り端部における電界集中を緩和することができることがわかった。具体的には、上記実施形態１の例に比べて約２００（Ｖ）大きい初期耐圧が本実施形態の構成で得られ、初期耐圧は約７００（Ｖ）となった。
【００８５】
本実施形態では、プレート電極（１８ａ、１９ａ）と金属電極（２５−１、２５−２）との容量結合よりも、プレート電極（１８ａ、１９ａ）と半導体領域２との容量結合の方を大きくすることができるため、プレート電極（１８ａ、１９ａ）とその直下の半導体領域２との電位差を小さくすることができ、その結果、プレート電極１８ａのプレート電極１７ａ寄り端部での電界集中を緩和することができ、初期耐圧を十分に確保することができる。しかも、その耐圧は高温バイアス試験においても劣化しない。
【００８６】
実施形態１および２において本願発明者が行った実験で使用した条件を示すと、Ｐ型の半導体基板１は、抵抗率５０Ω・ｃｍのものを使用し、Ｎ型の半導体領域２は、抵抗率５Ω・ｃｍで厚み１５μｍとし、Ｎ型の埋込拡散領域３は、１×１０15（ｃｍ-3）の不純物濃度のピークを持ち、深さ方向に約８μmの幅を持っている。膜厚の厚い酸化膜（フィールド酸化膜）１６の厚みは、２μｍとした。層間絶縁膜３４は、１．２μｍ厚のＣＶＤ膜と、８．５ｗｔ％のリンを含んだ１．８μｍ厚のＣＶＤ膜とを積層した２層構造とした。また、表面保護膜３５は、４．０ｗｔ％のリンを含んだ０．５μｍ厚のＣＶＤ膜と、１．０μｍの窒化膜とを積層した２層構造のものを用いた。これらの条件の下での実験により、高温バイアス試験において金属電極２５と金属電極３３の間の耐圧（図１６中の端子１０８とＧＮＤとの間の耐圧）が劣化しない良好な結果が得られた。
【００８７】
なお、実施形態２においては、金属電極２５−１、２５−２は、その直下に位置するプレート電極１８ａ、１９ａの１／２の横幅としたが、半導体装置に要求される耐圧が低め（例えば、５００Ｖ程度のもの）であれば、少し太め（例えば、２／３倍）の横幅であれば良いし、逆に高めの耐圧が要求されるのであれば、少し細め（例えば、１／４倍）の横幅に設定すれば良い。
【００８８】
上述の実施形態２の構成は、如何なる状況でも表面保護膜３５の絶縁性を確保することができるという前提に立ったものであり、金属電極２５−１、２５−２の横幅をプレート電極１８ａ、１９ａの横幅に対して一律に（１／２倍と）狭くされている。しかし、この構成の場合、仮に表面保護膜３５の欠陥が生じて絶縁性が損なわれたときに、高電位側のプレート電極１９ａがその影響を受け易くなるという不都合が生じるおそれがある。そこで、この不都合を回避すべく、以下の実施形態３のような改変を行ってもよい。
（実施形態３）
図６は、実施形態３にかかる高耐圧半導体装置の要部断面構造を模式的に示している。本実施形態では、上記実施形態２と異なり、プレート電極に対する金属電極との容量結合と、半導体領域２との容量結合との割合をプレート電極毎に異ならせた構成にしている。この構成によって、表面保護膜３５の絶縁性が損なわれた場合でも、高電位側のプレート電極１９ａへの影響を小さくすることが可能となる。
【００８９】
図６に示した構成においては、環状の金属電極２５−１の横幅をプレート電極１８ａの１／２幅にした上で、環状の金属電極２５−２の横幅を広くしている。つまり、最もＮ型拡散領域６寄りに位置するプレート電極１９ａの上面の全てを層間絶縁膜３４を介して覆うように、環状の金属電極２５−２の横幅を広くした構成にしている。その他の点については、上記実施形態１および２と同じであるため、説明を省略する。
【００９０】
本実施形態のように、環状の金属電極２５−２の横幅を下層部に位置するプレート電極１９ａの横幅よりも広くしても、プレート電極１９ａと金属電極２５−２との間の寄生容量Ｃｂ２の値はほとんど変わらないため、実質的に上記実施形態と同様な作用・効果を得ることができる。
【００９１】
また、図６における金属電極２５−２の横幅を更に広げてドレイン用金属電極２５と一体化させて、図７に示すような金属電極２５−４にしても、上記実施形態と同様な作用・効果を得ることができる。なお、図７は、図６に示した構成の改変例であり、金属電極２５−４と、Ｐ型のガードリング領域４４、４５とを設けたこと以外は、図６に示した構成と同じである。Ｐ型のガードリング領域４４、４５の働きについては後述する。なお、図７においてＰ型のガードリング領域４４、４５を設けない構成にすることも可能である。
【００９２】
図７に示した構成では、フローティング状態のプレート電極１９ａの上層を金属電極２５−４で完全に覆っているため、表面保護膜３５に欠陥が生じて絶縁不良状態になったとしても、金属電極２５−４にドレイン電圧が与えられるため、絶縁不良の影響は金属電極２５−４で遮断され、下層部に位置するプレート電極１９ａやその直下に位置する半導体領域２部分に悪影響を与えない。
【００９３】
一方、分離拡散領域４寄りに形成されたフローティング状態のプレート電極１８ａは、半導体領域２との間の寄生容量Ｃａ１と、環状の金属電極２５−１との間の寄生容量Ｃｂ１との直列回路による分圧で電位が決まる。そして、金属電極２５−１の横幅がプレート電極の横幅の１／２となっているため、Ｃａ１／Ｃｂ１が約２倍の状態であり、プレート電極１８ａの電位は、その直下の半導体領域２部分の電位より少し高めに設定される。したがって、半導体領域２の表面にＰ型反転層が生じることは無く、それゆえ、高温バイアス試験のような寿命試験を行っても、耐圧の劣化は生じない。また、半導体領域２表面の電位が金属電極２５−１と２５−２（または２５−４）によって段階的に下げられるため、局部的な電界集中は避けられ、高い初期耐圧が得られる。
【００９４】
なお、表面保護膜３５に欠陥が生じた場合でも、金属電極２５−１は、金属電極２５に接続されているため、絶縁不良の影響を受けずに、印加電位を維持することができる。また、絶縁不良によって金属電極２５−１の周辺部が導電性を持つと、その導電性を持った部分が金属電極２５−１と同じ電位となり、その結果、寄生容量Ｃｂ１が等価的に大きくなって、プレート電極１８ａの電位が多少高めに設定される。すなわち、ストレスの影響を受け易い表面保護膜３５が絶縁不良を起こしても、その絶縁不良が程度の小さなものであれば、信頼性に殆ど影響しない高信頼性の高耐圧半導体装置を実現することができる。
【００９５】
上述した実施形態（図１〜図７など）では、２つのフローティング状態のプレート電極（１８ａ、１９ａ）を用いた例で説明したが、これに限定されない。例えば、プレート電極を更に増やして３つや４つとし、その上層にそれぞれの金属電極を設けることも可能である。 図８は、図７に示した実施形態の改変例であり、プレート電極を５つに増やし、且つ、Ｐ型のガードリング領域を４つに増やしたものである。この構成で実験した場合でも、高温バイアス試験において金属電極２５と金属電極３３の間の耐圧（図１６中の端子１０８とＧＮＤとの間の耐圧）が劣化しない良好な結果が得られた。
【００９６】
図８に示した構成の条件を例示すると、次のようである。Ｐ型の半導体基板１は、抵抗率５０Ω・ｃｍのものを使用し、Ｎ型の半導体領域２は、抵抗率５Ω・ｃｍで厚み２０μｍとし、Ｎ型の埋込拡散領域３は、１×１０15（ｃｍ-3）の不純物濃度のピークを持ち、深さ方向に約８μmの幅を持っている。Ｐ型のガードリング領域４４、４５、４６、４７は、５×１０16（ｃｍ-3）の不純物表面濃度を持ち、接合深さは５μｍである。ちなみに、Ｐ型のガードリング領域を配置しない構造においては、Ｎ型の半導体領域２は、抵抗率５Ω・ｃｍ、厚み１５μｍとし、厚みを薄めに設定して、半導体領域２の周縁部を空乏化し易くして、リサーフ技術を活用できるように配慮する必要がある。
【００９７】
膜厚の厚い酸化膜（フィールド酸化膜）１６の厚みは、２μｍとした。層間絶縁膜３４は、１．２μｍ厚のＣＶＤ膜と、８．５ｗｔ％のリンを含んだ１．８μｍ厚のＣＶＤ膜とを積層した２層構造とした。また、表面保護膜３５は、４．０ｗｔ％のリンを含んだ０．５μｍ厚のＣＶＤ膜と、１．０μｍの窒化膜とを積層した２層構造のものを用いた。プレート電極１７ａ、１８ａ、１９ａ、２０ａ、２１ａは、リンをドープしたＮ型のポリシリコン電極を用いた。図８に示す断面での各プレート電極の厚さは、０．５μｍであり、横幅は、１８μｍである。また、各プレート電極の間隔は、３μｍである。金属電極２５−１、２５−２、２５−４は、Ｓｉを１％添加したＡｌ電極を用いており、その厚さは、１．２μｍである。金属電極２５−１、２５−２の横幅は、７μｍであり、金属電極２５−４とプレート電極２０ａとの重なりは、６μｍである。図８に示した本実施形態の構成は、耐圧のマージを確保する上で最も好ましいと本願発明者が考えたものであり、上記の条件は、本願発明者が最良と考えたものである。なお、原理を説明する上で簡略化した図４および図５の構造の条件は、上記の寸法等と多少異なる。
【００９８】
また、次のような改変もすることができる。例えば、複数の金属電極の横幅をコンタクト用Ｎ型拡散領域６から離れるごとに段階的に狭くすれば、電界集中をより緩和することができ、高い初期耐圧を確保できる他、表面保護膜の絶縁不良に対する影響をより受けにくくすることができる。つまり、このような構成の場合、Ｎ型拡散領域６から遠ざかるほどプレート電極と半導体領域２との容量結合が大きくなるので、プレート電極と半導体領域との電位差が小さくなる。このため、半導体領域の全域に渡って電界集中を軽減することができ、その結果、初期耐圧を高くすることができる。しかも、その耐圧は高温バイアス試験においても劣化しない。
【００９９】
上記実施形態では、金属電極２５の一部（２５−１等）を略長方形環状にしたが、図９に示すように、高電圧側駆動回路用素子領域を略円形にして、基板法線方向から見て金属電極２５の一部が放射状となるように構成してもよい。すなわち、金属電極２５の一部とプレート電極１８ａ、１９ａとが交差するようにした金属電極２５にしてもよい。このような構成にしても、上記実施形態と同様に、高温バイアス試験時に負の可動電荷の発生を防止することができ、初期耐圧の劣化を抑制することができる。また、図１０に示すように、放射状に延びた金属電極２５の一部の根本を太くすれば、表面保護膜３５の絶縁性が損なわれた場合でも、高電位側のプレート電極への影響を小さくすることができる。
【０１００】
さらに、高電圧側駆動回路用素子領域が略長方形の場合でも、図１１に示すように、金属電極２５の一部を放射状に構成することもできる。この構成の場合も、表面保護膜３５の絶縁性が損なわれても、高電位側のプレート電極への影響を小さくするために、放射状に延びた金属電極２５の一部の根本を太くすることが好ましい。
（実施形態４）
次に、図１２を参照しながら、実施形態４にかかる高耐圧半導体装置を説明する。図１２は、本実施形態の高耐圧半導体装置の要部断面構造を模式的に示している。本実施形態は、誘電体分離構造を有している点において、ＰＮ接合分離構造を有する上記実施形態と異なる。同様の点については、説明の簡潔化を図るため省略する。
【０１０１】
本実施形態の高耐圧半導体装置は、誘電体分離法を用いて半導体領域２の周辺を絶縁物で完全に包囲した構造を有している。すなわち、Ｐ型の半導体基板１上に形成された張り合わせ用酸化膜３７の上に半導体領域２が形成され、半導体領域２の周辺にトレンチ溝が形成され、そのトレンチ溝内に分離用酸化膜３８とポリシリコン層３９とが埋設された構成となっている。
【０１０２】
次に、この構成の動作を説明する。通常は、プレート電極１７ａ、半導体基板１、Ｎ型半導体領域４８を接地電位とし、金属電極２５に高電圧側駆動回路用電源電圧Ｖ２を印加する。
【０１０３】
図１２に示した構成において、金属電極２５の電圧Ｖ２を徐々に上昇させると、分離用酸化膜３８からＮ型拡散領域６に向かって横方向に空乏層が広がり、一方、貼り合わせ用酸化膜３７からは上方向に空乏層が広がる。金属電極２５の電圧Ｖ２の大きさに応じて空乏層の広がりが変動する間は、高耐圧半導体装置の耐圧は維持される。その空乏層がＮ型拡散領域６のような高濃度Ｎ型不純物の領域にぶつかり電界強度が上昇すると、ブレークダウン現象が起きる。
【０１０４】
このように、半導体領域２の分離方法を変更した本実施形態の構成においても、上述した実施形態１の構成と同様にリサーフ技術を適用することができる。また、半導体領域２上の構造を上記実施形態２または３と同じようにすれば、同様に耐圧に関する信頼性（特に、高温バイアスによる寿命試験）をより向上させることができる。本実施形態のような誘電体分離構造を採用した場合、半導体領域２と半導体基板１との間の寄生容量が極めて小さくすることができるため、高周波特性または高速スイッチング特性と高耐圧特性との両方を満足する半導体装置を実現することができるため利点が大きい。
（実施形態５）
次に、図１３を参照しながら、実施形態５にかかる高耐圧半導体装置を説明する。図１３は、本実施形態の高耐圧半導体装置の要部断面構造を模式的に示している。本実施形態の高耐圧半導体装置は、図５に示した実施形態２の構成におけるプレート電極１８ａ、１９ａの直下に位置する半導体領域２に、ガードリング領域４４および４５が付加された構成を有している。他の点については、実施形態２の構成と同様であり、説明の簡潔化を図るため省略する。
【０１０５】
本実施形態の構成においては、分離拡散領域４とコンタクト用Ｎ型拡散領域６との間に位置する半導体領域２内にＰ型不純物を拡散することによって、ガードリング領域４４と４５とが形成されている。ガードリング領域４４は、プレート電極１８ａ直下に位置し、一方、ガードリング領域４５は、プレート電極１９ａ直下に位置している。
【０１０６】
分離拡散領域４とコンタクト用Ｎ型拡散領域６との間にガードリング領域４４、４５を形成した場合、Ｐ型の分離拡散領域４とＮ型の半導体領域２とのＰＮ接合で生じる空乏層が横方向に広がる時に、ガードリング領域４４や４５から広がる空乏層とくっつき合って、空乏層全体の曲率を大きくすることができ、その結果、電界集中を緩和して初期耐圧を大幅に向上することができる。
【０１０７】
本実施形態においては、プレート電極１８ａ、１９ａと金属電極２５との間の寄生容量Ｃｂ１、Ｃｂ２と、プレート電極１８ａ、１９ａとガードリング領域４４、４５表面との間の寄生容量Ｃａ１、Ｃａ２との直列回路によって、プレート電極１８ａ、１９ａの電位が決定されるため、ガードリング領域４４、４５の表面電位や半導体領域２の表面電位よりも、プレート電極１８ａ及び１９ａの電位を高電位に設定することができる。その結果、半導体領域２表面の電位よりも酸化膜１６側の電位を高くすることができ、高温バイアス試験時にＮ型の半導体領域２の表面にＰ型反転層が生じることを防止することができる。これにより、初期の耐圧が劣化しないような優れた信頼性を得ることができる。
【０１０８】
なお、図１３に示した構成に対し、次のような改変を行うことも可能である。図１４Ａは、図１３に示した構成の改変例を示しており、半導体領域２を誘電体分離した構造を有している。より詳細に説明すると、図１４Ａに示した高耐圧半導体装置では、Ｐ型の半導体基板１上に張り合わせ用酸化膜３７が形成され、且つ、その上にＮ型の半導体領域２が配置されたＳＯＩ基板を用いている。当該ＳＯＩ基板には、分離用溝が形成されており、その分離用溝には、分離用酸化膜３８及びポリシリコン層３９が埋設されている。半導体領域２が誘電体分離されている点以外は、図１１に示した構成と基本的には変わらないため、同様の点については、説明を省略する。
【０１０９】
誘電体分離構造を採用した場合にも、ＰＮ接合分離構造と同じようにリサーフ技術を活用できることは、上記実施形態４で説明した通りであり、図１４Ａに示した構成の耐圧特性は、図１３に示した構成のものとほぼ同等となる。したがって、誘電体分離構造を採用することによって、高耐圧特性の信頼性と高周波特性の両方を満足する高耐圧半導体装置を実現することができる。
【０１１０】
さらに、図１４Ａに示した構成を、図１４Ｂに示すような構成にすることも可能である。図１４Ｂに示した構成は、図１４ＡにおけるＮ型拡散領域６に一番近い金属電極２５−２を金属電極２５と一体化したものである。
【０１１１】
このような構成にすると、Ｎ型拡散領域６に一番近いプレート電極１９ａの上を金属電極２５−４で完全に覆って、プレート電極１９ａをドレイン電圧に近い電位にすることができる。その結果、表面保護膜３５が絶縁不良を起こしても、その下層部への悪影響を阻止することができる。また、分離拡散領域４に近いプレート電極１８ａの横幅に対して、プレート電極１８ａの上層に位置する環状の金属電極２５−１の横幅を１／２倍としているため、直下の半導体領域２部分との容量結合を大きくすることができる。その結果、その半導体領域２部分との電位差を余り大きくしないようにすることができ、局所的な電界集中を避けることができ、初期耐圧を高くすることができる。さらに、表面保護膜３５が絶縁不良を起こして、金属電極２５−１の周辺部が導電性を持つようになったとしても、寄生容量が等価的に大きくなり、プレート電極１８ａの電位が多少大きめに設定されるだけなので、高耐圧に関する信頼性が殆ど損なわれないという利点も得られる。
【０１１２】
上述の実施形態では、分離領域（分離拡散領域、分離用溝など）とともに、半導体領域２が形成された例を示したが、分離領域は必ずしも必要でなく、分離領域なしで半導体領域２を形成し、その半導体領域２に半導体素子（ＣＭＯＳ回路、抵抗、容量）を形成することも可能である。分離領域なしで半導体領域２を形成するには、例えば、図１５（ａ）から（ｃ）に示すようにすればよい。
【０１１３】
まず、図１５（ａ）に示すように、例えば低濃度Ｐ型の半導体基板１上にレジスト１０１を形成し、次いで、レジスト１０１をマスクとして、半導体基板１に、低エネルギーイオン注入と高エネルギーイオン注入との２段階のイオン注入を行う。図１５（ａ）中の点線１１５は高エネルギーイオン注入の注入位置を表しており、点線１１６は低エネルギーイオン注入の注入位置を表している。その後、加熱処理を行うと、図１５（ｂ）に示すような、Ｎ型ウェル領域（半導体領域）２を得ることができる。
【０１１４】
その後は、レジスト１０２をマスクとしてイオン注入を行い、加熱処理を行えば、図１５（ｃ）に示すように、拡散領域１１８（例えば、Ｐ型ウェルとしてのＰ型拡散層７など）を形成すればよい。このようにして、Ｎ型ウェル領域（半導体領域）２が形成された後は、公知の技術を利用して、Ｎ型ウェル領域（半導体領域）２に半導体素子を形成することができるので、上記実施形態で説明したようなデバイス構造を実現することができる。
【０１１５】
本実施形態のＮ型ウェル領域２を形成する場合、例えば、Ｎ型不純物としてリンを使用するとき、加速エネルギー７０ＫｅＶ〜３００ＫｅＶの低エネルギーイオン注入によって半導体基板の表面から浅い位置にリンを注入し、そして、加速エネルギー５００ＫｅＶ〜５ＭｅＶの高エネルギーイオン注入によって半導体基板の表面から深い位置にリンをイオン注入した後、加熱処理を行えばよい。
【０１１６】
図１５（ａ）から（ｃ）で説明した技術を用いると、エピタキシャル層を用いないでよいこと、および／または、半導体領域２を包囲する分離領域を形成する必要が無いため、工程数を大幅に簡略化することができ、その結果、製造コストを大幅に削減することができるというメリットが得られる。
【０１１７】
また、図１５（ａ）から（ｃ）に示した技術に基づいて、同一基板上に複数の半導体装置を作製する場合、図１５（ｄ）に示すように、隣接するＮ型ウェル領域２−１、２−２の間は、低濃度Ｐ型の半導体基板１のみで電気的分離を行うことになる。この構成を有するデバイスにおいて、半導体基板１の表面上に形成された金属配線（不図示）に高電位が印加されると、その金属配線直下に位置する半導体基板１の表面がＮ型に反転して、Ｎ型反転層が生じ易くなる。すると、Ｎ型ウェル領域２−１と２−２との間（図１５（ｄ）中のｘ）にリーク電流が流れ易くなるので、トランジスタ同士の電気的分離が不完全になりやすい。
【０１１８】
ただし、この電気的分離の問題は、Ｎ型ウェル領域２−１と２−２との離間距離ｘを十分確保すれば、解決することができる。したがって、高電位が印加される出力トランジスタについての離間距離ｘは大きくし、一方、集積比率の大きい小信号処理用のトランジスタについての離間距離ｘは小さくすれば、半導体装置（ＩＣ）の集積度を損なわずに、電気的分離を行うことができる。
【０１１９】
また、図１５（ｅ）に示すように、Ｎ型ウェル領域２−１と２−２との間の表面にＰ型の高濃度分離拡散領域１１９を形成することによっても、当該電気的分離の問題を解決することができる。このように高濃度分離拡散領域１１９（１１９−１、１１９−２）を形成すると、金属配線（不図示）の印加電圧にかかわらず、金属配線直下に位置する半導体基板１の表面にＮ型反転層が発生することを防止することができる。そのため、高電圧が印加される複数の出力トランジスタ（半導体領域２−１，２−２）同士の離間距離ｘを小さくしても、良好な電気的絶縁を得ることができ、そして、高耐圧半導体装置の集積度を高めることが可能となる。
【０１２０】
以上、本発明の好ましい例について説明したが、こうした記述は限定事項ではなく、勿論、種々の変形が可能である。
【０１２１】
【発明の効果】
本発明の高耐圧半導体装置によれば、フィールド絶縁膜上にフローティング状態で形成された複数のプレート電極のそれぞれの上に位置する層間絶縁膜上に複数の略環状金属電極が延在しており、その複数の略環状金属電極と複数のプレート電極のそれぞれとが互いに容量結合しているため、高温で使用しても耐圧が劣化しない信頼性に優れた高耐圧半導体装置を提供することができる。本発明の高耐圧半導体装置が、高電圧側駆動回路を含むインバータ制御用高耐圧半導体装置である場合には、高温で使用する場合でも優れた信頼性を有するインバータ制御システムを構成することができる。
【図面の簡単な説明】
【図１】実施形態１にかかる高耐圧半導体装置の要部断面構造を示す要部断面図である。
【図２】実施形態１にかかる高耐圧半導体装置の要部平面構造を示す要部平面図である。
【図３】実施形態１にかかる高耐圧半導体装置の寄生容量を説明するための断面図である。
【図４】実施形態１にかかる高耐圧半導体装置の電位分布を説明するための断面図である。
【図５】実施形態２にかかる高耐圧半導体装置の要部断面構造と電位分布を示す要部断面図である。
【図６】実施形態３にかかる高耐圧半導体装置の要部断面構造を示す要部断面図である。
【図７】実施形態３の改変例の要部断面構造を示す要部断面図である。
【図８】実施形態３の改変例の要部断面構造を示す要部断面図である。
【図９】実施形態３の改変例の平面構造を示す平面図である。
【図１０】実施形態３の改変例の平面構造を示す平面図である。
【図１１】実施形態３の改変例の平面構造を示す平面図である。
【図１２】実施形態４にかかる高耐圧半導体装置の要部断面構造を示す要部断面図である。
【図１３】実施形態５にかかる高耐圧半導体装置の要部断面構造を示す要部断面図である。
【図１４Ａ】実施形態５の改変例の要部断面構造を示す要部断面図である。
【図１４Ｂ】実施形態５の改変例の要部断面構造を示す要部断面図である。
【図１５】（ａ）から（ｃ）は、分離領域なしで半導体領域２を形成する方法を説明するための工程断面図である。（ｄ）は、半導体基板１のみで電気的分離を行う構成を模式的に示す断面図であり、そして、（ｅ）は、高濃度分離拡散領域１０９が形成された構成を模式的に示す断面図である。
【図１６】インバータ制御システムの一例である、照明用インバータ制御システムの概要構成図である。
【図１７】第１の従来例の要部断面構造を示す要部断面図である。
【図１８】第一の従来例の要部平面構造を示す要部平面図である。
【図１９】第一の従来例の寄生容量を説明するための断面図である。
【図２０】第１の従来例における常温時の電位分布を説明するための断面図である。
【図２１】第１の従来例における高温バイアス試験時の耐圧劣化を説明するための断面図である。
【図２２】第２の従来例である高耐圧半導体装置の耐圧劣化を説明するための断面図である。
【図２３】第２の従来例である高耐圧半導体装置の寄生容量を説明するための断面図である。
【符号の説明】
１    Ｐ型半導体基板
２    Ｎ型半導体領域
３    Ｎ型埋込拡散領域
４    Ｐ型分離拡散領域
６    Ｎ型高濃度拡散領域
７    高電圧側駆動回路用ＮｃｈＭＯＳのボデイ拡散領域
８    高電圧側駆動回路用ＮｃｈＭＯＳのソース拡散領域
９    高電圧側駆動回路用ＮｃｈＭＯＳのドレイン拡散領域
１０  高電圧側駆動回路用ＰｃｈＭＯＳのソース拡散領域
１１  高電圧側駆動回路用ＰｃｈＭＯＳのドレイン拡散領域
１２  高電圧側駆動回路用ＭＯＳ容量の電極用Ｐ型拡散領域
１３  高電圧側駆動回路用Ｐ型拡散抵抗
１５  薄い酸化膜
１６  厚い酸化膜
１８ａ、１８ｂ、１９ａ、２０ａ、２１ａ  フローティング状態のプレート電極
１７ａ、１７ｂ、１９ｂ  プレート電極
２２  高電圧側駆動回路用ＮｃｈＭＯＳのゲート電極
２３  高電圧側駆動回路用ＰｃｈＭＯＳのゲート電極
２４  高電圧側駆動回路用ＭＯＳ容量の電極
２５  Ｎ型半導体領域２に電位を与えるための金属電極
２５−１、２５−２  ２５に接続されている金属電極
２５−３  金属電極２５、２５−１、２５−２を接続するための連結部
２５−４  プレート電極１９ａを覆うように延長された、半導体領域２に電位
を与えるための金属電極
２６  高電圧側駆動回路用ＮｃｈＭＯＳのソース金属電極
２７  高電圧側駆動回路用ＮｃｈＭＯＳのドレイン金属電極
２８  高電圧側駆動回路用ＰｃｈＭＯＳのソース金属電極
２９  高電圧側駆動回路用ＰｃｈＭＯＳのドレイン金属電極
３０  高電圧側駆動回路用ＭＯＳ容量の金属電極
３１、３２  高電圧側駆動回路用抵抗の金属電極
３３  Ｐ型分離拡散領域とＰ型基板に電位を与えるための金属電極
３４  層間絶縁膜
３５  表面保護膜
３６  封止用樹脂
３７  張り合わせ用酸化膜
３８  分離用酸化膜
３９  ポリシリコン層
４０、４１  フローテイング金属電極
４２  Ｎ型蓄積層
４３  Ｐ型反転層
４４、４５、４６、４７  Ｐ型ガードリング拡散領域
４８  Ｎ型半導体領域
４９  高電圧側制御信号用の金属配線
１０１、１０２  高耐圧Ｎｃｈパワ−ＭＯＳトランジスタ
１０３  コンデンサ
１０４  高耐圧ダイオード
１０５  高電圧側駆動回路ブロック（フローテイングブロック）
１０６  低電圧側駆動回路ブロック
１０７  低電圧側駆動回路用電源端子
１０８  高電圧側駆動回路用電源端子
１０９  蛍光灯駆動用出力端子
１１０  蛍光灯駆動用高電圧端子
【図１】
0003654872.tif 000002
【図２】
0003654872.tif 000003
【図３】
0003654872.tif 000004
【図４】
0003654872.tif 000005
【図５】
0003654872.tif 000006
【図６】
0003654872.tif 000007
【図７】
0003654872.tif 000008
【図８】
0003654872.tif 000009
【図９】
0003654872.tif 000010
【図１０】
0003654872.tif 000011
【図１１】
0003654872.tif 000012
【図１２】
0003654872.tif 000013
【図１３】
0003654872.tif 000014
【図１４Ａ】
0003654872.tif 000015
【図１４Ｂ】
0003654872.tif 000016
【図１５】
0003654872.tif 000017
【図１６】
0003654872.tif 000018
【図１７】
0003654872.tif 000019
【図１８】
0003654872.tif 000020
【図１９】
0003654872.tif 000021
【図２０】
0003654872.tif 000022
【図２１】
0003654872.tif 000023
【図２２】
0003654872.tif 000024
【図２３】
0003654872.tif 000025