(57)【特許請求の範囲】
【請求項１】
その入力（Ｉｎ１）がバス加入者と結合され，その出力（Ｏｕｔ１）とが１対の相補的なバス線（Ｈ，Ｌ）の第１のバス線（Ｈ）と結合されている第１のドライバ回路（１，１０，１１）と，
その出力（Ｏｕｔ２）が１対の相補的なバス線（Ｈ，Ｌ）の第２のバス線（Ｌ）と結合され，前記第１のドライバ回路（１，１０，１１）に対して相補的に作用する第２のドライバ回路（２，２０，２１）と，
を有する，バス加入者を１対の相補的なバス線（Ｈ，Ｌ）を備えたバスに結合するための，特に車両内のバスインターフェイスにおいて，
前記第２のドライバ回路（２，２０，２１）の入力（Ｉｎ２）は，前記第１のドライバ回路（１，１０，１１）の出力（Ｏｕｔ１）と以下のように，結合される，
即ち，前記２つのドライバ回路（１，１０，１１；２，２０，２１）の２つの入力（Ｏｕｔ１，Ｏｕｔ２）の間に接続された分圧器（３，４）の中間取出し点（ＵＭ）を介して，前記第２のドライバ回路（２，２０，２１）の前記入力（Ｉｎ２）が前記第１のドライバ回路（１，１０，１１）の前記出力（Ｏｕｔ１）と結合される，
ことを特徴とするバス加入者をバスに結合するバスインターフェイス。
【請求項２】
前記第２のドライバ回路（２，２０，２１）は，制御器として形成されており，前記制御器は分圧器（３，４）の中間取出し点（ＵＭ）を電位的に予め定められた値に制御する，
ことを特徴とする請求項１に記載のバスインターフェイス。
【請求項３】
前記第２のドライバ回路（２，２０，２１）は，演算増幅器（２）を有している，ことを特徴とする請求項１又は２に記載のバスインターフェイス。
【請求項４】
前記第１のドライバ回路（１，１０，１１）は，前記入力（Ｉｎ１）に車両通信コンポーネントの信号を得る，ことを特徴とする請求項１，２あるいは３項のうちいずれか１項に記載のバスインターフェイス。
【請求項５】
前記バスは，コントローラ−エリア−ネットワーク−バスである，ことを特徴とする請求項１，２，３あるいは４項のうちいずれか１項に記載のバスインターフェイス。
【請求項６】
バス加入者を１対の相補的なバス線（Ｈ，Ｌ）を有するバスに結合する方法であって，その場合に
前記バス加入者は，第１のドライバ回路（１，１０，１１）の入力（Ｉｎ１）と結合され，かつ前記第１のドライバ回路（１，１０，１１）の出力（Ｏｕｔ１）は，１対の相補的なバス線（Ｈ，Ｌ）の第１のバス線（Ｈ）と結合され，かつ
前記第１のドライバ回路（１，１０，１１）に対して相補的に作用する第２のドライバ回路（２，２０，２１）の出力（Ｏｕｔ２）は，１対の相補的なバス線（Ｈ，Ｌ）の第２のバス線（Ｌ）と結合される，前記方法において，
前記第２のドライバ回路（２，２０，２１）の入力（Ｉｎ２）は，前記第１のドライバ回路（１，１０，１１）の出力（Ｏｕｔ１）と以下のように，結合される，
即ち，前記２つのドライバ回路（１，１０，１１；２，２０，２１）の２つの出力（Ｏｕｔ１，Ｏｕｔ２）の間に接続されている分圧器（３，４）の中間取出し点（ＵＭ）を介して，前記第２のドライバ回路（２，２０，２１）の前記入力（Ｉｎ２）が前記第１のドライバ回路（１，１０，１１）の前記出力（Ｏｕｔ１）と結合される，
ことを特徴とするス加入者をバスに結合する方法。
【請求項７】
前記第２のドライバ回路（２，２０，２１）は制御器（２０，２１）として作用し，前記制御器は分圧器（３，４）の中間取出し点（ＵＭ）を電位的に予め定められた値に制御する，
ことを特徴とする請求項６に記載の方法。
【請求項８】
前記第２のドライバ回路（２，２０，２１）は，演算増幅器として作用する，ことを特徴とする請求項６に記載の方法。
【請求項９】
前記第１のドライバ回路（１，１０，１１）は，前記入力（Ｉｎ１）に車両通信コンポーネントの信号を得る，ことを特徴とする請求項６，７あるいは８項のうちいずれか１項に記載の方法。
【請求項１０】
前記バスは，コントローラ−エリア−ネットワーク−バスである，ことを特徴とする請求項６，７，８あるいは９項のうちいずれか１項に記載の方法。
【発明の詳細な説明】
【０００１】
技術分野
本発明は，請求項１の上位概念に記載のバスインターフェイスと，請求項６の上位概念に記載のバス加入者をバスに結合する方法に関する。
【０００２】
従来の技術
バスインターフェイスあるいは結合方法は，例えば車両内のコントローラ−エリア−ネットワーク−バス（ＣＡＮ−Ｂｕｓ）について，知られている。かかるバスは，１対のバス線を有しており，その一方のバス線は時間経過において，他のバス線に対して各々相補的な信号レベルを有する。バスインターフェイスは，通信コンポーネント，システム及び／又はサブシステムなどのバス加入者（Busteilnehmer）をバスに逆相で結合するために使用される。１対のドライバ回路を有する，特にその出力が第１のバス線に結合されている第１のドライバ回路と，その出力が第２のバス線と結合されている第１のドライバ回路に対して相補的に作動する第２のドライバ回路とを有するバスインターフェイスが知られている。その場合に，各ドライバ回路は切替え素子を有しており，その場合に一方の切替え素子はｐ−チャネルトランジスタとして，そして他方はｎ−チャネルトランジスタとして実現されている。
【０００３】
かかるバスインターフェイスにおいては，２つのドライバ回路の入力はバス加入者と結合されている。２つの入力の一方に設けられたインバータ素子によって，２つのドライバ回路の逆相の駆動がもたらされる。しかし，このように構成された２つのドライバ回路の逆相の駆動は，経過時間の差，各々使用されるｐ−チャネルトランジスタあるいはｎ−チャネルトランジスタの差異及び／又は構成部分の許容誤差によって２つのドライバ回路の出力信号間の位相ずれ及び非対称性をもたらす。従って，出力信号が十分正確に逆相ではない危険が存在し，そのことが特に出力とバス線上での増大された高周波の放射をもたらす。
【０００４】
ＵＳ６１１１４３１は，外部回路に差信号を伝達するためのドライバ回路に関する。この解決によれば，ドライバ回路は，複数のトランジスタＰ２１，Ｐ２２及びＰ３３を有している。構成素子Ｒ３１によって，ドライバ回路において出力側が短絡した場合のトランジスタＮ２１，Ｎ２２の損傷が防止される。トランジスタＮ１１とＮ１２は，同様な方法で，ドライバ回路に発生する短絡に対して保護される。第１の演算増幅器ＯＰＡＭＰ１によって，トランジスタＰ２１とＰ２２が制御され，トランジスタＮ１１とＮ１２は，別途の第２の演算増幅器ＯＰＡＭＰ２によって制御される。２つのインバータＩＶ３１，ＩＶ３４及びＮＯＲゲート３１，３４あるいはＮＯＲゲート３２，３３の配置によって，トランジスタＮ２２とＮ２３あるいはトランジスタＮ２１とＮ２４が交互にオンあるいはオフされる。
【０００５】
発明の利点
それに対して，請求項１に示す特徴を有する本発明にかかるバスインターフェイスは，第２のドライバ回路を駆動するために第１のドライバ回路の出力信号を使用することにより，２つの出力信号のより良いかつ明確な逆相性を得ることができる，という利点を有している。出力信号の電圧ストロークを一定に維持することができる。従って，高周波の放射は，減少される。
【０００６】
本発明において重要なことは，さらに，第２のドライバ回路を駆動するために，ドライバ回路の出力の間に分圧器を設けて，中間電圧を取り出すことである。第２のドライバ回路は，制御回路として構成することができ，その制御回路は分圧器の中間電圧を予め設定された値に，特に供給電圧の半分に制御する。第２のドライバ回路は，演算増幅器によって形成されるのが好ましい。バスは，車両内で今日一般的であるように，ＣＡＮ−バスとすることができ，それは特にシリアルのバスである。本発明は，また，バス加入者をバスへ結合する方法に関する。
【０００７】
受信信号においてのみアクティブにされる差出力を有する作動増幅器の使用も効果的である。
【０００８】
実施例
図１に示すバスインターフェイスは，入力Ｉｎ１におけるバス加入者（図示せず）と，出力Ｏｕｔ１，Ｏｕｔ２における導線Ｈ，Ｌを有するバスとの間に接続されるように定められている。
【０００９】
バスは，代表的には，車両内で使用されるようなシリアルのコントローラ−エリア−ネットワーク−バスである。バスは，２つの相補的な導線Ｈ，Ｌを有しており，その信号レベルは互いに対して逆相となり，即ち，一方のバス線上の信号レベルが低レベルである場合には，他方のバス線上の信号は高レベルとなる。
【００１０】
２つのバス線Ｈ，Ｌ上の信号が逆相であることは，２つのドライバ回路１，１０，１１，２，２０，２１によって保証される。切替え素子１と抵抗１０，１１を有する第１のドライバ回路１，１０，１１は，入力側においてバス加入者と接続されている。切替え素子１が導通している場合には，出力導線Ｏｕｔ１が高レベルとなる。切替え素子１が阻止されている場合には，出力信号Ｏｕｔ１はそれに応じて低レベルである。第２のドライバ回路２，２０，２１は，入力側においてバス加入者とは接続されておらず，その入力Ｉｎ２に第１のドライバ回路１，１０，１１の出力Ｏｕｔ１から来る信号を得る。この信号は，２つの出力Ｏｕｔ１，Ｏｕｔ２の間に接続された抵抗３，４を有する分圧器の中央で取り出される。
【００１１】
抵抗３，４，５，６を介して，出力における非作動レベルが調節される。Ｕは，供給電圧を示している。
【００１２】
第２のドライバ回路２，２０，２１は，制御回路として機能するように接続される演算増幅器２を有する。制御回路は，反転入力の抵抗２０と非反転入力の電圧源２１によって，２つの抵抗３，４により形成される分圧器の中間電圧ＵＭが半分の供給電圧Ｕ／２に制御されるように，調節される。従って，出力信号Ｏｕｔ１が上昇した場合には，中間電圧ＵＭも上昇する。この中間電圧ＵＭは，演算増幅器２０の反転入力にフィードバックされる。反転入力における入力電圧の上昇に対する反応として，演算増幅器２０は，入力電圧の上昇に応じて出力Ｏｕｔ２の信号レベルを低下させ，このことにより，レベルＵＭは半分の供給電圧Ｕ／２にセットされる。出力信号Ｏｕｔ１が低下した場合には，上述した機構が逆転し，出力信号Ｏｕｔ２はハイレベルになる。従って，２つの出力信号Ｏｕｔ１とＯｕｔ２の互いに対する逆相が得られる。
【００１３】
ドライバ回路２，２０，２１は，第１のドライバ回路１，１０，１１の出力Ｏｕｔ１の信号に従って制御される。それによって，２つのドライバ回路１，１０，１１あるいは２，２０，２１内で経過時間の差及び構成部品の許容誤差に起因する出力信号の非同期性が最小限にされる。このことにより，２つのバス線Ｈ，Ｌの，より良好かつ明確な逆相性とより小さい高周波放射がもたらされる。
【００１４】
図２Ａ，Ｂは，従来技術のバスインターフェイスにおける電圧の時間推移を，本発明にかかるバスインターフェイスのものと対比させている。
【００１５】
図２Ａは，従来技術のバスインターフェイスにおける信号推移の時間ダイアグラムを示している。バスインターフェイスの各々の出力における信号Ｏｕｔ１，Ｏｕｔ２の間に，時間的なずれが明確に認識される。それに従って，中間電圧ＵＭは，高いピークを有している。さらに，２つの出力電圧Ｏｕｔ１とＯｕｔ２の電圧ストロークは，異なる大きさである。
【００１６】
図２Ｂは，本発明にかかるバスインターフェイスにおける上述した信号の推移を示している。制御器として形成されたドライバ回路２，２０，２１は，中間電圧ＵＭを一定のＵ／２に調節し，２つの出力電圧Ｏｕｔ１とＯｕｔ２の間に時間的なずれは生じず，２つの出力信号Ｏｕｔ１とＯｕｔ２は，同一の電圧ストロークを有している。
【００１７】
１対の相補的なバス線ＨＬを有するバスにバス加入者を結合する方法によれば，バス加入者は，第１のドライバ回路１，１０，１１の入力Ｉｎ１と結合され，第１のドライバ回路１，１０，１１の出力Ｏｕｔ１は，相補的なバス線の対の第１のバス線Ｈと結合される；第１のバス線１，１０，１１に対して相補的に作用する第２のドライバ回路の出力Ｏｕｔ２は，相補的なバス線ＨＬの第２のバス線Ｌと結合され，その場合に，第２のドライバ回路２，２０，２１の入力Ｉｎ２は，第１のドライバ回路１，１０，１１の出力Ｏｕｔ１と，以下のように結合される。即ち，２つのドライバ回路１，１０，１１；２，２０，２１の２つの出力Ｏｕｔ１，Ｏｕｔ２の間に接続された分圧器３，４の中間取出し点ＵＭを介して，第２のドライバ回路２，２０，２１の入力Ｉｎ２が第１のドライバ回路１，１０，１１の出力Ｏｕｔ１と結合される。
【００１８】
参照符号リスト
１  切替え素子
２  演算増幅器
３  分圧器抵抗
４  分圧器抵抗
５  抵抗
６  抵抗
１０  抵抗
１１  抵抗
２０  抵抗
２１  電圧源
Ｈ，Ｌ  バス線
Ｉｎ１  入力
Ｉｎ２  入力
Ｏｕｔ１  出力
Ｏｕｔ２  出力
ＵＭ  中間電圧
Ｕ  供給電圧
【図面の簡単な説明】
図面
実施例と図面を用いて，本発明を詳細に説明する。
【図１】  本発明にかかるバスインターフェイスを示しており，
【図２】  図２Ａは，従来の技術のバスインターフェイスにおける信号推移を示す時間ダイアグラムであって，図２Ｂは，本発明にかかるバスインターフェイスにおける信号推移を示す時間ダイアグラムである。
【図１】
0003712707.tif 000002
【図２】
0003712707.tif 000003