(57)【特許請求の範囲】
【請求項１】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、
その各々が、データ線をグループ分けした複数のデータ線群の各々に対応して設けられる複数の電圧設定回路を含み、
前記各電圧設定回路が、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、対向電極の電圧が極性反転するタイミングの後の所与の期間において、データ線の電圧を第１、第２の電源の他方の電源側に変化させることを特徴とする駆動回路。
【請求項２】
請求項１において、
複数の基準電圧を発生する基準電圧発生回路と、
発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換するデジタル／アナログ変換回路と、
デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力する出力回路とを含み、
前記複数の電圧設定回路が、前記基準電圧発生回路が含む複数のインピーダンス変換回路であることを特徴とする駆動回路。
【請求項３】
請求項２において、
前記基準電圧発生回路が、
複数の抵抗素子が直列接続されるラダー抵抗を有し、そのラダー抵抗のＭ個（Ｍ≧４）の電圧分割端子にＭ個の電圧を出力する第１の電圧分割回路と、
前記第１の電圧分割回路からのＭ個の各電圧が各入力端子に入力され、基準電圧を生成するための各電圧を各出力端子に出力するＭ個のインピーダンス変換回路とを含み、
前記複数の電圧設定回路が、Ｍ個の前記インピーダンス変換回路のうち、第１、第２の電源側のインピーダンス変換回路を少なくとも除くＫ個（２≦Ｋ≦Ｍ−２）のインピーダンス変換回路であることを特徴とする駆動回路。
【請求項４】
請求項３において、
前記基準電圧発生回路が、
複数の抵抗素子が直列接続されるラダー抵抗を有し、そのラダー抵抗のＭ個の電圧分割端子にＭ個の前記インピーダンス変換回路の出力端子が接続され、ラダー抵抗のＮ個（Ｎ≧２×Ｍ）の電圧分割端子である基準電圧出力端子に基準電圧を出力する第２の電圧分割回路を含むことを特徴とする駆動回路。
【請求項５】
請求項２乃至４のいずれかにおいて、
デジタル／アナログ変換回路の出力端子とデータ線との間に設けられる第１のスイッチング素子群と、
複数のインピーダンス変換回路の出力端子とデータ線との間に設けられる第２のスイッチング素子群とを含み、
対向電極の電圧が極性反転するタイミングの後の所与の期間において、前記第１のスイッチング素子群がオフになり、前記第２のスイッチング素子群がオンになることを特徴とする駆動回路。
【請求項６】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、
その各々がデータ線をグループ分けした複数のデータ線群の各々に対応して設けられる複数のインピーダンス変換回路を有し、複数の基準電圧を発生する基準電圧発生回路と、
発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換するデジタル／アナログ変換回路と、
デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力する出力回路と、
デジタル／アナログ変換回路の出力端子とデータ線との間に設けられる第１のスイッチング素子群と、
前記複数のインピーダンス変換回路の出力端子とデータ線との間に設けられる第２のスイッチング素子群とを含み、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転するタイミングの後の所与の期間において、前記第１のスイッチング素子群がオフになり、前記第２のスイッチング素子群がオンになることを特徴とする駆動回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線がハイインピーダンス状態に設定されることを特徴とする駆動回路。
【請求項８】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、
その各々が、データ線をグループ分けした複数のデータ線群の各々に対応して設けられる複数の電圧設定回路を含み、
前記各電圧設定回路が、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、データ線の電圧を第１、第２の電源の他方の電源側に変化させ、
対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線がハイインピーダンス状態に設定されることを特徴とする駆動回路。
【請求項９】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、
複数の基準電圧を発生する基準電圧発生回路と、
発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換するデジタル／アナログ変換回路と、
デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力する出力回路とを含み、
前記基準電圧発生回路が含む１又は複数のインピーダンス変換回路が、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、データ線の電圧を第１、第２の電源の他方の電源側に変化させ、
対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線がハイインピーダンス状態に設定されることを特徴とする駆動回路。
【請求項１０】
請求項１乃至９のいずれかの駆動回路と、
前記駆動回路により駆動される表示パネルと、
を含むことを特徴とする電気光学装置。
【請求項１１】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動方法であって、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、
データ線をグループ分けした複数のデータ線群毎に設けられる各電圧設定回路を用いて、対向電極の電圧が極性反転するタイミングの後の所与の期間において、データ線の電圧を第１、第２の電源の他方の電源側に変化させることを特徴とする駆動方法。
【請求項１２】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動方法であって、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、
データ線をグループ分けした複数のデータ線群毎に設けられる各電圧設定回路を用いて、データ線の電圧を第１、第２の電源の他方の電源側に変化させ、
対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線をハイインピーダンス状態に設定することを特徴とする駆動方法。
【請求項１３】
複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動方法であって、
基準電圧発生回路を用いて、複数の基準電圧を発生し、
発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換し、
デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力すると共に、
表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、
前記基準電圧発生回路が含む１又は複数のインピーダンス変換回路を用いて、データ線の電圧を第１、第２の電源の他方の電源側に変化させ、
対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線をハイインピーダンス状態に設定することを特徴とする駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、駆動回路、電気光学装置及び駆動方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来より、携帯電話機などの電子機器に用いられる液晶パネルとして、単純マトリクス方式の液晶パネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）などのスイッチング素子を用いたアクティブマトリクス方式の液晶パネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易であるという利点がある反面、多色化や動画表示が難しいという不利点がある。一方、アクティブマトリクス方式は、多色化や動画表示に適しているという利点がある反面、低消費電力化が難しいという不利点がある。
【０００４】
そして、近年、携帯電話機などの携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式の液晶パネルに代えて、アクティブマトリクス方式の液晶パネルが用いられるようになってきた。
【０００５】
さて、アクティブマトリクス方式の液晶パネルでは、表示パネルのデータ線を駆動するデータ線駆動回路の出力回路の中に、インピーダンス変換回路として機能するボルテージフォロワ接続の演算増幅器が設けられていた。このような演算増幅器を出力回路に設ければ、データ線の電圧変動を最小限に抑えることができ、データ線の電圧を短時間で所望の階調電圧に設定することが可能になる。
【０００６】
しかしながら、このような演算増幅器を出力回路に設けると、無駄に消費される電流が多くなり、消費電流が大きくなるという問題点がある。特に、この演算増幅器は、データ線の本数と同じ個数だけ設けられる。従って、各演算増幅器の消費電力が増えると、データ線駆動回路の消費電力は、演算増幅器の個数の分だけ増えてしまい、消費電力の悪化は更に深刻なものとなる。
【０００７】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力で表示パネルを駆動できる駆動回路、これを含む電気光学装置及び駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、その各々が、データ線をグループ分けした複数のデータ線群の各々に対応して設けられる複数の電圧設定回路を含み、前記各電圧設定回路が、表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、データ線の電圧を第１、第２の電源の他方の電源側に変化させる駆動回路に関係する。
【０００９】
本発明では、例えば第１のデータ線群には第１の電圧設定回路、第２のデータ線群には第２の電圧設定回路、第３のデータ線群には第３の電圧設定回路というように、複数の電圧設定回路が設けられる。そして、対向電極の電圧が極性反転することで、表示パネルの寄生容量等が原因となってデータ線の電圧が変化した場合に、電圧設定回路が、変化したデータ線電圧を逆方向に変化させる。そして、データ線電圧を第１、第２の電源の間の電圧に設定する。これにより、その後に、データ線電圧を短時間で適正な電圧（階調電圧等）に設定できるようになり、表示特性を維持しながら低消費電力化を図れる。
【００１０】
また本発明では、前記各電圧設定回路が、対向電極の電圧が極性反転するタイミングの後の所与の期間において、データ線の電圧を第１、第２の電源の他方の電源側に変化させてもよい。
【００１１】
この場合の所与の期間は、例えば、対向電極電圧の極性反転タイミングと画素電極へのデータ信号の書き込み確定タイミングの間にある期間である。
【００１２】
また本発明では、複数の基準電圧を発生する基準電圧発生回路と、発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換するデジタル／アナログ変換回路と、デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力する出力回路とを含み、前記複数の電圧設定回路が、前記基準電圧発生回路が含む複数のインピーダンス変換回路であってもよい。
【００１３】
この場合に、基準電圧発生回路が含む任意のインピーダンス変換回路を、電圧設定回路として用いることができる。
【００１４】
また本発明では、前記基準電圧発生回路が、複数の抵抗素子が直列接続されるラダー抵抗を有し、そのラダー抵抗のＭ個（Ｍ≧４）の電圧分割端子にＭ個の電圧を出力する第１の電圧分割回路と、前記第１の電圧分割回路からのＭ個の各電圧が各入力端子に入力され、基準電圧を生成するための各電圧を各出力端子に出力するＭ個のインピーダンス変換回路とを含み、前記複数の電圧設定回路が、Ｍ個の前記インピーダンス変換回路のうち、第１、第２の電源側のインピーダンス変換回路を少なくとも除くＫ個（２≦Ｋ≦Ｍ−２）のインピーダンス変換回路であってもよい。
【００１５】
このようにすることで、データ線電圧を、第１、第２の電源の間の中間電圧に設定できるようになる。
【００１６】
また本発明では、前記基準電圧発生回路が、複数の抵抗素子が直列接続されるラダー抵抗を有し、そのラダー抵抗のＭ個の電圧分割端子にＭ個の前記インピーダンス変換回路の出力端子が接続され、ラダー抵抗のＮ個（Ｎ≧２×Ｍ）の電圧分割端子である基準電圧出力端子に基準電圧を出力する第２の電圧分割回路を含んでもよい。
【００１７】
このようにすれば、Ｍ個のインピーダンス変換回路のインピーダンス変換機能を利用して、Ｎ個の基準電圧の出力端子での出力インピーダンスを低くすることが可能になる。
【００１８】
また本発明では、デジタル／アナログ変換回路の出力端子とデータ線との間に設けられる第１のスイッチング素子群と、複数のインピーダンス変換回路の出力端子とデータ線との間に設けられる第２のスイッチング素子群とを含み、対向電極の電圧が極性反転するタイミングの後の所与の期間において、前記第１のスイッチング素子群がオフになり、前記第２のスイッチング素子群がオンになるようにしてもよい。
【００１９】
このようにすれば、第２のスイッチング素子群をオンにすることで、電圧設定回路を用いて、データ線電圧を所定電圧に設定できる。そして、その後に、第１のスイッチング素子群をオンにし、第２のスイッチング素子群をオフにすることで、データ線電圧を、適正な階調電圧に設定できるようになる。
【００２０】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動回路であって、複数の基準電圧を発生する基準電圧発生回路と、発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換するデジタル／アナログ変換回路と、デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力する出力回路とを含み、前記基準電圧発生回路が含む１又は複数のインピーダンス変換回路が、表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、データ線の電圧を第１、第２の電源の他方の電源側に変化させる駆動回路に関係する。
【００２１】
本発明によれば、対向電極の電圧が極性反転することでデータ線の電圧が変化した場合に、基準電圧発生回路が含む１又は複数のインピーダンス変換回路が、変化したデータ線電圧を逆方向に変化させる。そして、データ線電圧を第１、第２の電源の間の電圧に設定する。これにより、その後にデータ線電圧を短時間で適正な電圧（階調電圧等）に設定できるようになり、表示特性を維持しながら低消費電力化を図れる。
【００２２】
また本発明では、対向電極の電圧が極性反転するタイミングを含む所与の期間において、データ線がハイインピーダンス状態に設定されてもよい。
【００２３】
このようにすれば、対向電極の電圧の極性反転により駆動回路の出力端子側に流れ込んで来る電荷を、電源側に戻すことが可能になり、低消費電力化を実現できる。
【００２４】
また本発明は、上記のいずれかの駆動回路と、前記駆動回路により駆動される表示パネルとを含む電気光学装置に関係する。
【００２５】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動方法であって、表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、データ線をグループ分けした複数のデータ線群毎に設けられる各電圧設定回路を用いて、データ線の電圧を第１、第２の電源の他方の電源側に変化させる駆動方法に関係する。
【００２６】
また本発明は、複数の画素と、複数の走査線と、複数のデータ線とを有する表示パネルを駆動するための駆動方法であって、基準電圧発生回路を用いて、複数の基準電圧を発生し、発生された複数の基準電圧を用いて、デジタル階調データをアナログ階調電圧に変換し、デジタル／アナログ変換回路からのアナログ階調電圧をデータ線に出力すると共に、表示パネルの各画素が有する画素電極と電気光学物質を挟んで対向する対向電極の電圧が極性反転することでデータ線の電圧が第１、第２の電源の一方の電源側に変化した場合に、前記基準電圧発生回路が含む１又は複数のインピーダンス変換回路を用いて、データ線の電圧を第１、第２の電源の他方の電源側に変化させる駆動方法に関係する。
【００２７】
【発明の実施の形態】
以下、本実施形態について図面を用いて詳細に説明する。
【００２８】
なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２９】
１．電気光学装置
図１に、本実施形態の電気光学装置（狭義には液晶装置）の構成例を示す。この電気光学装置は、携帯電話、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、或いはＧＰＳ(Global Positioning System)などの種々の電子機器に組み込むことができる。
【００３０】
図１の電気光学装置は、表示パネル５１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、データ線駆動回路５２０（狭義にはソースドライバ）、走査線駆動回路５３０（狭義にはゲートドライバ）、コントローラ５４０、電源回路５４２を含む。なお、電気光学装置にこれらの全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３１】
ここで表示パネル５１２（電気光学パネル）は、複数の走査線（狭義にはゲート線）と、複数のデータ線（狭義にはソース線と）と、走査線及びデータ線により特定される画素を含む。この場合、データ線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義には画素用スイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の電気光学装置を構成できる。
【００３２】
より具体的には、表示パネル５１２はアクティブマトリクス基板（例えばガラス基板）により構成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ１〜ＧＩ（Ｉは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ１〜ＳＪ（Ｊは２以上の自然数）とが配置されている。また、走査線ＧＫ（１≦Ｋ≦Ｉ、Ｋは自然数）とデータ線ＳＬ（１≦Ｌ≦Ｊ、Ｌは自然数）との交差点に対応する位置に画素が設けられ、各画素は、薄膜トランジスタＴＦＴ-ＫＬ（広義には画素用スイッチング素子）、画素電極ＰＥ−ＫＬを含む。
【００３３】
ＴＦＴ-ＫＬのゲート電極は走査線ＧＫに接続され、ＴＦＴ-ＫＬのソース電極はデータ線ＳＬに接続され、ＴＦＴ-ＫＬのドレイン電極は画素電極ＰＥ-ＫＬに接続されている。この画素電極ＰＥ-ＫＬと、画素電極ＰＥ-ＫＬと液晶素子（広義には電気光学物質）を挟んで対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬ-ＫＬ（電気光学物質の容量）及び補助容量ＣＳ-ＫＬが形成されている。そして、ＴＦＴ-ＫＬ、画素電極ＰＥ-ＫＬ等が形成されるアクティブマトリクス基板と、対向電極ＣＯＭが形成される対向基板との間に液晶が封入され、画素電極ＰＥＫＬと対向電極ＣＯＭの間の印加電圧に応じて液晶素子の透過率が変化するようになっている。
【００３４】
なお、対向電極ＣＯＭに与えられる電圧ＶＣＯＭ（第１、第２のコモン電圧）は、電源回路５４２により生成される。また、対向電極ＣＯＭを対向基板上にベタに形成せずに、各走査線に対応するように帯状に形成してもよい。
【００３５】
データ線駆動回路５２０は、画像データに基づいて表示パネル５１２のデータ線Ｓ１〜ＳＪを駆動する。一方、走査線駆動回路５３０は、表示パネル５１２の走査線Ｇ１〜ＧＩを順次走査駆動する。
【００３６】
コントローラ５４０は、図示しない中央処理装置（Central Processing Unit：以下、ＣＰＵと略す）等のホストにより設定された内容に従って、データ線駆動回路５２０、走査線駆動回路５３０及び電源回路５４２を制御する。
【００３７】
より具体的には、コントローラ５４０は、データ線駆動回路５２０及び走査線駆動回路５３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５４２に対しては、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。
【００３８】
電源回路５４２は、外部から供給される基準電圧に基づいて、表示パネル５１２の駆動に必要な各種の電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。
【００３９】
なお、図１では、電気光学装置がコントローラ５４０を含む構成になっているが、コントローラ５４０を電気光学装置の外部に設けてもよい。或いは、コントローラ５４０と共にホストを電気光学装置に含めるようにしてもよい。
【００４０】
また、走査線駆動回路５３０、コントローラ５４０、電源回路５４２の少なくとも１つをデータ線駆動回路５２０に内蔵させてもよい。また、データ線駆動回路５２０、走査線駆動回路５３０、コントローラ５４０、電源回路５４２の一部又は全部を表示パネル５１２上に形成してもよい。
【００４１】
２．データ線電圧の変動
さて、液晶素子には、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動などがある。
【００４２】
ここで、走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（１又は複数の走査線毎）に極性反転される。例えば、第Ｋの走査期間（第Ｋの走査線の選択期間）では正極性の電圧が液晶素子に印加され、第Ｋ＋１の走査期間では負極性の電圧が印加され、第Ｋ＋２の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第Ｋの走査期間では負極性の電圧が液晶素子に印加され、第Ｋ＋１の走査期間では正極性の電圧が印加され、第Ｋ＋２の走査期間では負極性の電圧が印加されるようになる。
【００４３】
そして、この走査ライン反転駆動では、対向電極ＣＯＭの電圧ＶＣＯＭ（以下、コモン電圧と呼ぶ）が走査期間毎に極性反転される。
【００４４】
より具体的には図２に示すように、正極の期間Ｔ１（第１の期間）ではコモン電圧ＶＣＯＭはＶＣ１（第１のコモン電圧）になり、負極の期間Ｔ２（第２の期間）ではＶＣ２（第２のコモン電圧）になる。
【００４５】
ここで、正極の期間Ｔ１は、データ線（画素電極）の電圧ＶＳがコモン電圧ＶＣＯＭよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線電圧ＶＳがコモン電圧ＶＣＯＭよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。また、ＶＣ２は、所与の電圧を基準としてＶＣ１を極性反転した電圧である。
【００４６】
このようにコモン電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図れる。
【００４７】
しかしながら、このようにコモン電圧ＶＣＯＭを極性反転すると、液晶容量ＣＬや補助容量ＣＳやＴＦＴの寄生容量などによる容量カップリング効果により、データ線電圧（画素電極電圧）が変動してしまうという問題が生じる。
【００４８】
この場合、図３に示すような構成の駆動回路を採用すれば、上記のような問題をある程度解消できる。
【００４９】
例えば図３において、基準電圧発生回路６２０はγ補正用のラダー抵抗を含み、複数の基準電圧を発生する。ＤＡＣ６３０（デジタル／アナログ変換回路）は、基準電圧発生回路６２０からの複数の基準電圧を用いて、デジタル階調データ（Ｒ、Ｇ、Ｂ用データ）をアナログ階調電圧に変換する。出力回路６４０は、ＤＡＣ６３０からのアナログ階調電圧をデータ線に出力する。
【００５０】
図３に示す構成の駆動回路では、出力回路６４０が、ボルテージフォロワ接続の演算増幅器（広義にはインピーダンス変換回路）を含み、この演算増幅器により各データ線を駆動する。従って、コモン電圧ＶＣＯＭが極性反転することでデータ線電圧に変動が生じても、この電圧変動を最小限に抑えることができ、図４（Ａ）に示すように、短時間でデータ線電圧（画素電極電圧）を所望の階調電圧に設定できる。
【００５１】
しかしながら、図３の駆動回路では、全てのデータ線に、消費電力が大きい演算増幅器が接続される。このため、消費電力が非常に大きくなってしまうという問題点がある。
【００５２】
そこで本実施形態では図５に示すような構成の駆動回路を採用している。
【００５３】
即ち図５では、出力回路４０は、演算増幅器を含まず、ＤＡＣ３０の出力端子とデータ線との間の接続のオン・オフを行うスイッチング素子などを含む。そして、出力回路４０に演算増幅器を含ませない代わりに、基準電圧発生回路２０に、ボルテージフォロワ接続の演算増幅器（広義にはインピーダンス変換回路）を含ませている。
【００５４】
この図５の構成では、出力回路４０が演算増幅器を含まない。従って、図３の構成に比べて、演算増幅器の個数の分だけ消費電力を低減できる。特に、図５の構成は、データ線の本数が多い場合に低消費電力化の効果が非常に大きくなる。
【００５５】
しかしながら、図５の構成では、出力回路４０が演算増幅器を含まないため、コモン電圧ＶＣＯＭの極性反転によりデータ線電圧（画素電極電圧）に変動が生じた場合に、データ線電圧を短時間で所望の階調電圧に設定することが難しいという問題点がある。即ち、図４（Ｂ）に示すように、データ線電圧ＶＳを適正な電圧に戻すのに多くの時間を要してしまい、画素電極ＰＥの電圧が確定するタイミングまでに、データ線電圧ＶＳを所望の階調電圧に設定できないという問題が生じる。
【００５６】
この場合に、図５に示すように基準電圧発生回路２０に演算増幅器（インピーダンス変換回路）を含ませることで、この問題点を、ある程度解消できる。
【００５７】
しかしながら、図５のように基準電圧発生回路２０に演算増幅器を含ませたとしても、電圧分割端子ＶＴからの基準電圧が階調電圧として全画素に書き込まれている状態でコモン電圧ＶＣＯＭが極性反転すると、データ線が所望の電圧に到達するまでに多くの時間を要してしまう。即ち、所望の電圧に到達するまでの時間が、ラダー抵抗の抵抗値（Ｒ）と寄生容量（ＣＬ、ＣＳ、データ線容量等）とで決まる時定数の分だけ遅れてしまう。そして、このような事態を防止するために、ラダー抵抗の抵抗値を小さくすると、今度は、ラダー抵抗に定常的に流れる電流が増え、基準電圧発生回路２０の消費電力が増えてしまうという問題が生じる。
【００５８】
このように図５の構成は、出力回路４０の消費電力を軽減できるという利点がある反面、データ線電圧（画素電極電圧）の変動を抑えることが困難となったり、基準電圧発生回路２０の消費電力が増えてしまうなどの技術的課題がある。
【００５９】
３．極性反転時におけるデータ線電圧の設定
以上のような技術的課題を解決するために、本実施形態では次のような駆動手法を採用している。
【００６０】
即ち本実施形態では図６に示すように、データ線をグループ分けしたデータ線群ＳＧ１、ＳＧ２、ＳＧ３に対応して、電圧設定回路６０、６２、６４（狭義にはインピーダンス変換回路）を設ける。なお、電圧設定回路を複数個設けずに、１個だけ設ける構成も可能である。
【００６１】
ここで、データ線群ＳＧ１はデータ線Ｓ１、Ｓ４、Ｓ７・・・Ｓ５２３、Ｓ５２６のグループであり、データ線群ＳＧ２はデータ線Ｓ２、Ｓ５、Ｓ８・・・Ｓ５２４、Ｓ５２７のグループである。またデータ線群ＳＧ３はデータ線Ｓ３、Ｓ６、Ｓ９・・・Ｓ５２５、Ｓ５２８のグループである。そして、電圧設定回路６０はデータ線群ＳＧ１（Ｓ１、Ｓ４・・・Ｓ５２６）の電圧を設定し、電圧設定回路６２はデータ線群ＳＧ２（Ｓ２、Ｓ５・・・Ｓ５２７）の電圧を設定する。また電圧設定回路６４はデータ線群ＳＧ３（Ｓ３、Ｓ６・・・Ｓ５２８）の電圧を設定する。
【００６２】
そして本実施形態では図７（Ａ）の信号波形例に示すように、対向電極の電圧ＶＣＯＭが極性反転することで、データ線電圧ＶＳがＶＤＤＲ（第１の電源）、ＶＳＳ（第２の電源）の一方側に変化した場合に、電圧設定回路６０、６２、６４が、データ線電圧ＶＳを他方の電源側に変化させる電圧設定を行う。即ち、ＶＣＯＭの極性反転タイミングの後の所与の期間（極性反転タイミングと画素電極へのデータ信号の書き込みが確定するタイミングの間にある所与の期間）に、データ線電圧ＶＳを他方の電極側の電圧（ＶＤＤＲとＶＳＳの間の中間電圧）に変化させる。
【００６３】
例えばコモン電圧ＶＣＯＭの極性反転によりデータ線電圧ＶＳがＶＤＤＲ側（一方側）に変化した場合には、図７（Ａ）のＢ１に示すように、電圧設定回路６０、６２、６４がＶＳをＶＳＳ側（他方側）に変化させる電圧設定を行う。一方、ＶＣＯＭの極性反転によりＶＳがＶＳＳ側（一方側）に変化した場合には、Ｂ２に示すように、ＶＳをＶＤＤＲ側（他方側）に変化させる電圧設定を行う。
【００６４】
このようにすることで、コモン電圧ＶＣＯＭが極性反転することでデータ線電圧ＶＳ（画素電極電圧）に変動が生じた場合にも、ＶＳを短時間で所望の階調電圧に設定できるようになる。
【００６５】
例えば図７（Ｂ）に本実施形態の駆動手法を用いない場合の信号波形例を示す。図７（Ｂ）ではＶＣＯＭの極性反転時に電圧設定回路によるデータ線電圧ＶＳの設定が行われない。従って、データ線電圧ＶＳを適正な電圧に戻すのに多くの時間を要してしまい、画素電極電圧が確定するタイミングまでに、データ線電圧ＶＳを所望の階調電圧にするのが間に合わなくなるという問題が生じる。
【００６６】
これに対して本実施形態では、図７（Ａ）に示すように、このような問題を解消できる。そして、図５に示すような回路構成を採用した場合にも、データ線電圧ＶＳを短時間で適切な階調電圧に設定できるようになる。
【００６７】
また本実施形態では、データ線Ｓ１〜Ｓ５２８がＳＧ１、ＳＧ２、ＳＧ３にグループ分けされると共に、複数の電圧設定回路６０、６２、６４が設けられる。従って、データ線電圧の設定時に表示パネルとの間で大電流が流れた場合にも、この大電流を、複数のラインＬ１、Ｌ２、Ｌ３により分散して流すことが可能になる。従って、電圧設定回路６０、６２、６４に接続されるラインＬ１、Ｌ２、Ｌ３がエレクトロン・マイグレーションにより断線してしまう事態も防止できる。
【００６８】
なお、図６では、データ線を３つのグループＳＧ１、ＳＧ２、ＳＧ３にグループ分けしているが、２つのグループに分けたり、４つ以上のグループに分けてもよい。また、グループ分けの仕方も任意であり、例えば、ＳＧ１にＳ１〜Ｓ１７６を含ませ、ＳＧ２にＳ１７７〜Ｓ３５２を含ませ、ＳＧ３にＳ３５３〜Ｓ５２８を含ませるというようなグループ分けにしてもよい。
【００６９】
また、図６では、３つの電圧設定回路６０、６２、６４を設けているが、２つの電圧設定回路を設けたり、４つ以上の電圧設定回路を設けてもよい。
【００７０】
さて、図６において、ＤＡＣ３０（デジタル／アナログ変換回路）の出力端子Ｑ１〜Ｑ５２８とデータ線Ｓ１〜Ｓ５２８との間には、スイッチング素子ＳＡ１〜ＳＡ５２８（第１のスイッチング素子群）が設けられている。
【００７１】
また、電圧設定回路６０、６２、６４（インピーダンス変換回路）の出力端子とデータ線Ｓ１〜Ｓ５２８の間にはスイッチング素子ＳＢ１〜ＳＢ５２８（第２のスイッチング素子群）が設けられている。
【００７２】
具体的には、電圧設定回路６０の出力端子（Ｌ１）とデータ線Ｓ１、Ｓ４・・・Ｓ５２３、Ｓ５２６（データ線群ＳＧ１）の間には、スイッチング素子ＳＢ１、ＳＢ４・・・ＳＢ５２３、ＳＢ５２６が設けられる。また、電圧設定回路６２の出力端子（Ｌ２）とデータ線Ｓ２、Ｓ５・・・Ｓ５２４、Ｓ５２７（データ線群ＳＧ２）の間には、スイッチング素子ＳＢ２、ＳＢ５・・・ＳＢ５２４、ＳＢ５２７が設けられる。また、電圧設定回路６４の出力端子（Ｌ３）とデータ線Ｓ３、Ｓ６・・・Ｓ５２５、Ｓ５２８（データ線群ＳＧ３）の間に、スイッチング素子ＳＢ３、ＳＢ６・・・ＳＢ５２５、ＳＢＳ２５８が設けられる。
【００７３】
そして本実施形態では図８に示すように、ＶＣＯＭの極性反転タイミングＴＭＩの後の期間ＴＢ（極性反転タイミングＴＭＩとデータ信号の書き込み確定タイミングＴＭＷ１又はＴＭＷ２の間にある期間）において、スイッチング素子ＳＡ１〜ＳＡ５２８（第１のスイッチング素子群）がオフになる。またスイッチング素子ＳＢ１〜ＳＢ５２８（第２のスイッチング素子群）がオンになる。
【００７４】
即ち、期間ＴＢにおいて、スイッチング素子ＳＡ１〜ＳＡ５２８をオン・オフ制御するスイッチング信号ＳＡが非アクティブ（スイッチング素子をオフにするレベル）になる。また、スイッチング素子ＳＢ１〜ＳＢ５２８をオン・オフ制御するスイッチング信号ＳＢがアクティブ（スイッチング素子をオンにするレベル）になる。
【００７５】
そして、ＴＢに続く期間ＴＡにおいて、スイッチング信号ＳＡがアクティブになり、スイッチング素子ＳＡ１〜ＳＡ５２８がオンになる。また、スイッチング信号ＳＢが非アクティブになり、スイッチング素子ＳＢ１〜ＳＢ５２８がオフになる。
【００７６】
このようにすることで図７（Ａ）のＢ１、Ｂ２に示すように、スイッチング信号ＳＢがアクティブになる期間ＴＢにおいて、電圧設定回路６０、６２、６４の電圧設定により、データ線Ｓ１〜Ｓ５２８の電圧がＶＳＳ側又はＶＤＤＲ側に変化するようになる。そして、期間ＴＢに続く期間ＴＡにおいて、データ線Ｓ１〜Ｓ５２８の電圧を、ＤＡＣ３０からの適正な階調電圧に設定することが可能になる。
【００７７】
なお、本実施形態では図８のＣ１、Ｃ２に示すように、コモン電圧ＶＣＯＭの極性反転タイミングＴＭＩを含む期間ＴＺにおいて、データ線がハイインピーダンス状態に設定される。これは、この期間ＴＺにおいて、スイッチング素子ＳＡ１〜ＳＡ５２８、ＳＢ１〜ＳＢ５２８を共にオフにすることで実現できる。
【００７８】
このようにデータ線をハイインピーダンス状態に設定すれば、コモン電圧ＶＣＯＭの極性反転により駆動回路の出力端子側に流れ込んで来る電荷を、電源側に戻すことが可能になり、低消費電力化を実現できる。
【００７９】
なお、本実施形態で説明するスイッチング素子（ＳＡ１〜ＳＡ５２８、ＳＢ１〜ＳＢ５２８及び後述するスイッチング素子）は、Ｎ型トランジスタやＰ型トランジスタで実現してもよいし、トランスファーゲート（Ｎ型トランジスタとＰ型トランジスタのドレイン領域及びソース領域を互いに接続することで構成されるゲート）により実現してもよい。
【００８０】
４．駆動回路の構成
図９に、本実施形態の駆動回路（データ線駆動回路）の構成例を示す。
【００８１】
この駆動回路は、データラッチ１０、レベルシフタ１２、バッファ１４を含む。また、基準電圧発生回路２０、ＤＡＣ３０（デジタル／アナログ変換回路、電圧選択回路、電圧生成回路）、出力回路４０、スイッチング信号生成回路５０を含む。なお、駆動回路にこれらの全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００８２】
図９において、データラッチ１０は、表示メモリであるＲＡＭからのデータをラッチする。レベルシフタ１２は、データラッチ１０の出力の電圧レベルをシフトする。バッファ１４は、レベルシフタ１２からのデータをバッファリングして、デジタル階調データとしてＤＡＣ３０に出力する。
【００８３】
基準電圧発生回路２０は、階調電圧を生成するための複数の基準電圧を発生する。より具体的には、この基準電圧発生回路２０は、複数の抵抗素子が直列接続されるラダー抵抗を有する。そして、ラダー抵抗の電圧分割端子（基準電圧発生端子）に基準電圧を発生する。
【００８４】
この場合、基準電圧発生回路２０には、図５に示すようなインピーダンス変換回路（狭義にはボルテージフォロワ接続の演算増幅器）を含ませることが望ましい。より具体的には、基準電圧発生回路２０に第１、第２の電圧分割回路を含ませ、第１の電圧分割回路が有するラダー抵抗のＭ個の電圧分割端子からのＭ個（例えば７個）の電圧を、Ｍ個のインピーダンス変換回路の入力端子に入力する。また、第２の電圧分割回路が有するラダー抵抗のＭ個の電圧分割端子に、Ｍ個のインピーダンス変換回路の出力端子を接続すると共に、そのラダー抵抗のＮ個（Ｎ≧２×Ｍ）の電圧分割端子である基準電圧出力端子に、Ｎ個（例えば６４個）の基準電圧を出力するようにする。
【００８５】
ＤＡＣ３０は、基準電圧発生回路２０からの複数の基準電圧を用いて、バッファ１４からのデジタル階調データをアナログ階調電圧に変換する。より具体的には、デジタル階調データをデコードし、デコード結果に基づいて、複数の基準電圧のいずれかを選択し、選択した基準電圧をアナログ階調電圧として出力回路４０に出力する。このＤＡＣ３０が有するデコーダはＲＯＭなどを用いて実現できる。
【００８６】
出力回路４０は、ＤＡＣ３０からのアナログ階調電圧をデータ線に伝達する回路である。この出力回路４０には、ＤＡＣ３０の出力端子とデータ線との間の接続のオン・オフ制御を行うスイッチング素子（コモン電圧の極性反転時にデータ線をハイインピーダンス状態に設定するためのスイッチング素子）を含ませることができる。更に具体的には、この出力回路４０には、図６に示すようなスイッチング素子ＳＡ１〜ＳＡ５２８、ＳＢ１〜ＳＢ５２８などを含ませることができる。
【００８７】
スイッチング信号生成回路５０は、基準電圧発生回路２０、ＤＡＣ３０、出力回路４０が有する種々のスイッチング素子をオン・オフ制御するためのスイッチング信号を生成する。より具体的にはスイッチング信号生成回路５０は、図６で説明したようなスイッチング素子ＳＡ１〜ＳＡ５２８、ＳＢ１〜ＳＢ５２８をオン・オフ制御するためのスイッチング信号ＳＡ、ＳＢ等を生成する。
【００８８】
５．基準電圧発生回路
さて、図６に示す電圧設定回路６０、６２、６４としては、図１０に示すように、基準電圧発生回路２０が含むボルテージフォロワ接続の演算増幅器ＯＰＡ、ＯＰＢ、ＯＰＣ（広義にはインピーダンス変換回路）を用いることが望ましい。より具体的には、スイッチング素子ＳＢ１、ＳＢ４・・・ＳＢ５２６（スイッチング素子群ＳＧ１）に接続されるラインＬ１を、基準電圧発生回路２０の演算増幅器ＯＰＡに接続し、スイッチング素子ＳＢ２、ＳＢ５・・・ＳＢ５２７（スイッチング素子群ＳＧ２）に接続されるラインＬ２を、演算増幅器ＯＰＢに接続する。また、スイッチング素子ＳＢ３、ＳＢ６・・・ＳＢ５２８（スイッチング素子群ＳＧ３）に接続されるラインＬ３を、演算増幅器ＯＰＣに接続する。
【００８９】
このようにすれば、データ線の電流（電荷）の引き抜き用の電圧設定回路を、新たに別に設ける必要がなくなり、回路の小規模化を図れる。
【００９０】
即ち本実施形態では図５で説明したように、ＤＡＣ３０とデータ線の間に演算増幅器を設けない代わりに、基準電圧発生回路２０に演算増幅器を含ませる構成にしている。この図５の構成にすることで、全てのデータ線に演算増幅器が接続される図３の構成に比べて、回路の小規模化と低消費電力化を図れる。
【００９１】
そして本実施形態では、この基準電圧発生回路２０に含まれる演算増幅器ＯＰＡ、ＯＰＢ、ＯＰＣを更に有効利用するために、これらのＯＰＡ、ＯＰＢ、ＯＰＣを図６の電圧設定回路６０、６２、６４としても使用している。
【００９２】
このようにすれば、スイッチング素子ＳＢ１〜ＳＢ５２８と演算増幅器ＯＰＡ、ＯＰＢ、ＯＰＣ（電圧設定回路）の間を、ラインＬ１〜Ｌ３を用いてバイパス接続（直結）できるようになる。即ち、基準電圧発生回路２０が含む抵抗素子を介することなく、演算増幅器ＯＰＡ、ＯＰＢ、ＯＰＣの出力をスイッチング素子ＳＢ１〜ＳＢ５２８に接続できる。これにより、データ線Ｓ１〜Ｓ５２８側から見た駆動回路の出力インピーダンスを低くできる。この結果、図７（Ａ）のＢ１、Ｂ２に示すように、データ線電圧ＶＳを短時間で所望の電圧に設定できるようになり、表示特性を向上できる。
【００９３】
図１１に、基準電圧発生回路２０の構成例を示す。
【００９４】
この基準電圧発生回路２０は、その７個の電圧分割端子（広義にはＭ個の電圧分割端子）に電圧Ｖ０’、Ｖ４’、Ｖ１３’、Ｖ３１’、Ｖ５０’、Ｖ５９’、Ｖ６３’（広義にはＭ個の電圧）を出力する第１の電圧分割回路８０を含む。
【００９５】
また基準電圧発生回路２０は、第１の電圧分割回路からの電圧Ｖ０’、Ｖ４’、Ｖ１３’、Ｖ３１’、Ｖ５０’、Ｖ５９’、Ｖ６３’が各入力端子に入力されるボルテージフォロワ接続の演算増幅器ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、ＯＰ５、ＯＰ６、ＯＰ７（広義にはＭ個のインピーダンス変換回路）を含む。これらの演算増幅器ＯＰ１〜ＯＰ７は、基準電圧ＧＶ０〜ＧＶ６３を生成するための電圧Ｖ０、Ｖ４、Ｖ１３、Ｖ３１、Ｖ５０、Ｖ５９、Ｖ６３を出力端子に出力する。
【００９６】
また基準電圧発生回路２０は、演算増幅器ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４、ＯＰ５、ＯＰ６、ＯＰ７と第２の電圧分割回路９０の間に設けられるスイッチング素子ＳＣ１〜ＳＣ７（第３のスイッチング素子群）を含む。なお、これらのスイッチング素子ＳＣ１〜ＳＣ７を設けない構成としてもよい。
【００９７】
また基準電圧発生回路２０は、その７個の電圧分割端子（広義にはＭ個の電圧分割端子）に、スイッチング素子ＳＣ１〜ＳＣ７を介して演算増幅器ＯＰ１〜ＯＰ７の出力端子が接続され、その６４個の電圧分割端子（広義にはＮ個の電圧分割端子）である基準電圧出力端子に基準電圧を出力する第２の電圧分割回路９０を含む。
【００９８】
さて、本実施形態では、基準電圧発生回路２０が含む図１１の演算増幅器ＯＰ４、ＯＰ４、ＯＰ５を、図６の電圧設定回路６０、６２、６４（図１０のＯＰＡ、ＯＰＢ、ＯＰＣ）として使用している。即ち、７個（Ｍ個）の演算増幅器ＯＰ１〜ＯＰ７（インピーダンス変換回路）のうち、ＶＤＤＲ（第１の電源）側、ＶＳＳ（第２の電源）側の演算増幅器ＯＰ１、ＯＰ２、ＯＰ６、ＯＰ７を除く３個（Ｋ個）の演算増幅器ＯＰ３、ＯＰ４、ＯＰ５を、図６の電圧設定回路６０、６２、６４として使用している。
【００９９】
この場合、演算増幅器ＯＰ３、ＯＰ４、ＯＰ５の出力電圧Ｖ１３、Ｖ３１、Ｖ５０（入力電圧Ｖ１３’、Ｖ３１’、Ｖ５０’）は、ＶＤＤＲ（第１の電源）とＶＳＳ（第２の電源）の中間の電圧となる。従って、これらの演算増幅器ＯＰ３、ＯＰ４、ＯＰ５の出力電圧Ｖ１３、Ｖ３１、Ｖ５０を用いてデータ線電圧ＶＳを設定すれば、ＶＳをＶＤＤＲとＶＳＳの中間電圧に設定できる。従って、図７（Ａ）のＢ１、Ｂ２に示すように、データ線電圧ＶＳをＶＤＤＲとＶＳＳの中間電圧に設定した後に、ＶＳを階調電圧に設定できるようになる。
【０１００】
即ち、データ線電圧ＶＳが、ＶＤＤＲやＶＳＳの電圧やそれに近い電圧に設定されてしまうと、その後にＶＳを階調電圧に設定するのに時間がかかってしまうという問題がある。本実施形態のように、ＶＤＤＲ側、ＶＳＳ側の演算増幅器ＯＰ１，ＯＰ２、ＯＰ６、ＯＰ７ではなく、ＶＤＤＲとＶＳＳの中間に配置される演算増幅器ＯＰ３、ＯＰ４、ＯＰ５を電圧設定回路６０、６２、６４として使用すれば、このような問題を解消できる。
【０１０１】
また本実施形態では、複数の演算増幅器ＯＰ３、ＯＰ４、ＯＰ５を用いてデータ線群毎に電圧設定を行っているので、ラインＬ１、Ｌ２、Ｌ３に流れる電流量を少なくでき、エレクト・マイグレーションによる断線も防止できる。
【０１０２】
なお、図１１において、演算増幅器ＯＰ２、ＯＰ３、ＯＰ４、ＯＰ５、ＯＰ６を電圧設定回路として使用したり、ＯＰ３、ＯＰ４だけを電圧設定回路として使用したり、ＯＰ４、ＯＰ５だけを電圧設定回路として使用することも可能である。即ち、本実施形態では、演算増幅器ＯＰ１、ＯＰ７以外の任意の演算増幅器を、電圧設定回路として使用できる。
【０１０３】
また、図１２に示すように、基準電圧発生回路２０に、第１の電圧分割回路８０を設ける一方で、第２の電圧分割回路９０を設けない構成にしてもよい。
【０１０４】
即ち、図１２では、第１の電圧分割回路８０が電圧Ｖ０’〜Ｖ６３’を電圧分割端子に出力する。そして、演算増幅器ＯＰ１〜ＯＰ６４（インイーダンス変換回路）の入力端子には、これらの電圧Ｖ０’〜Ｖ６３’が入力される。そして、演算増幅器ＯＰ１〜ＯＰ６４は、スイッチング素子ＳＣ１〜ＳＣ６４を介して、基準電圧出力端子に基準電圧ＧＶ０〜ＧＶ６３を出力する。
【０１０５】
この場合にも、ＶＤＤＲ、ＶＳＳ側の演算増幅器ＯＰ１、ＯＰ６４以外の任意の演算増幅器（ＶＤＤとＶＳＳの中間に配置される演算増幅器ＯＰ３２、ＯＰ３３、ＯＰ３４等）を、電圧設定回路として使用できる。
【０１０６】
図１３に、第１の電圧分割回路８０の構成例を示す。
【０１０７】
この第１の電圧分割回路８０は、複数の抵抗素子Ｒ１〜Ｒ１２が電源ＶＤＤＲ、ＶＳＳ間に直列接続されるラダー抵抗８２を有する。そして、そのラダー抵抗８２の電圧分割端子ＶＴ１１〜ＶＴ１７に電圧Ｖ０’、Ｖ４’、Ｖ１３’、Ｖ３１’、Ｖ５０’、Ｖ５９’、Ｖ６３’を出力する。
【０１０８】
なお図１３において、電圧分割端子ＶＴ１２〜ＶＴ１６は、抵抗Ｒ２〜Ｒ１０の各８個のタップから任意のタップを選択することができる電圧分割端子である。どのタップを用いるかは、レジスタ（４ビット）の設定により選択できる。そして、どのタップを選択するかによって、種々のγ補正特性を得ることができる。
【０１０９】
図１４に、第１の電圧分割回路８０の他の構成例を示す。
【０１１０】
図１４の第１の電圧分割回路８０は、抵抗素子ＲＰ１〜ＲＰ１２が直列接続される正極性用のラダー抵抗８４と、抵抗素子ＲＭ１〜ＲＭ１２が直列接続される負極性用のラダー抵抗８６を有する。
【０１１１】
そして、正極性用のラダー抵抗８４は、コモン電圧ＶＣＯＭが正極性となる期間（図２の期間Ｔ１）において使用される。一方、負極性用のラダー抵抗８６は、ＶＣＯＭが負極性となる期間（図２の期間Ｔ２）において使用される。
【０１１２】
より具体的には、ＶＣＯＭの正極期間においては、スイッチング素子ＳＷＰがオンになり、ＳＷＭがオフになる。また、ＶＤＤＲには正極性の電圧が与えられる。そして、スイッチング素子ＳＷＰＭ２〜ＳＷＰＭ７が、正極性用のラダー抵抗８４の電圧分割端子ＶＴＰ１２〜ＶＴＰ１７と演算増幅器ＯＰ１〜ＯＰ７の入力端子とを接続する。
【０１１３】
一方、ＶＣＯＭの負極期間においては、スイッチング素子ＳＷＭがオンになり、ＳＷＰがオフになる。また、ＶＤＤＲには負極性の電圧が与えられる。そして、スイッチング素子ＳＷＰＭ２〜ＳＷＰＭ７が、負極性用のラダー抵抗８６の電圧分割端子ＶＴＭ１２〜ＶＴＭ１７と演算増幅器ＯＰ１〜ＯＰ７の入力端子とを接続する。
【０１１４】
一般的に、ＶＣＯＭの正極期間と負極期間とではγ補正特性（階調特性）が非対称になる。そして、このようにγ補正特性が非対称になる場合にも、図１４のように正極性用、負極性用のラダー抵抗８４、８６を設ければ、ＶＣＯＭの正極期間、負極期間の各期間に最適なγ補正を行うことが可能になる。
【０１１５】
図１５に、第２の電圧分割回路９０の構成例を示す。
【０１１６】
この第２の電圧分割回路９０は、複数の抵抗素子Ｒ２１〜Ｒ２６が直列接続されるラダー抵抗９２を有する。そして、そのラダー抵抗９２の電圧分割端子ＶＴＲ０、ＶＴＲ４、ＶＴＲ１３、ＶＴＲ３１、ＶＴＲ５０、ＶＴＲ５９、ＶＴＲ６３（広義にはＭ個の電圧分割端子）には、スイッチング素子ＳＣ１〜ＳＣ７を介して、演算増幅器ＯＰ１〜ＯＰ７の出力端子が接続される。また、そのラダー抵抗９２の電圧分割端子ＶＴＲ０〜ＶＴＲ６３（広義にはＮ個の電圧分割端子）である基準電圧出力端子に、基準電圧ＧＶ０〜ＧＶ６３を出力する。
【０１１７】
なお、電圧分割端子ＶＴＲ［１：３］、ＶＴＲ［５：１２］・・・は、図１６に示すように、抵抗素子Ｒ２１、Ｒ２２・・・・を更に抵抗分割することで得られる端子である。
【０１１８】
図１５に示す構成の第２の電圧分割回路９０によれば、インピーダンス変換機能を有する演算増幅器ＯＰ１〜ＯＰ７を利用して、基準電圧ＧＶ０〜ＧＶ６３を供給できる。従って、電圧分割端子ＶＴＲ０〜ＶＴＲ６３での出力インピーダンスを低くできる。この結果、図５のように出力回路４０に演算増幅器を設けない構成の場合にも、比較的短時間で、データ線電圧（画素電極電圧）を所望の階調電圧に設定することが容易になる。
【０１１９】
図１７に、第２の電圧分割回路９０の他の構成例を示す。
【０１２０】
この第２の電圧分割回路９０は、抵抗素子ＲＬ２１〜ＲＬ２６が直列接続される低抵抗（例えば１０ＫΩ）の第１のラダー抵抗９４と、抵抗素子ＲＨ２１〜ＲＨ２６が直列接続される高抵抗（例えば２０ＫΩ）の第２のラダー抵抗９６を含む。
【０１２１】
また第２の電圧分割回路９０は、第１の抵抗切替用スイッチング部１００を含む。この第１の抵抗切替用スイッチング部１００は、第１のラダー抵抗９４の７個（広義にはＭ個）の電圧分割端子ＶＴＬ０、ＶＴＬ４、ＶＴＬ１３、ＶＴＬ３１、ＶＴＬ５０、ＶＴＬ５９、ＶＴＬ６３と、第２のラダー抵抗９６の７個（広義にはＭ個）の電圧分割端子ＶＴＨ０、ＶＴＨ４、ＶＴＨ１３、ＶＴＨ３１、ＶＴＨ５０、ＶＴＨ５９、ＶＴＨ６３のいずれかを、演算増幅器ＯＰ１〜ＯＰ７（インピーダンス変換回路）の出力端子に接続するスイッチング素子群を含む。
【０１２２】
なお、図１７では、第１の抵抗切替用スイッチング部１００が、図１１のスイッチング素子ＳＣ１〜ＳＣ７の機能を実現している。
【０１２３】
また第２の電圧分割回路９０は、第２の抵抗切替用スイッチング部１０２を含む。この第２の抵抗切替用スイッチング部１０２は、第１のラダー抵抗９４の６４個（広義にはＮ個）の電圧分割端子ＶＴＬ０〜ＶＴＬ６３と、第２のラダー抵抗９６の６４個（広義にはＮ個）の電圧分割端子ＶＴＨ０〜ＶＴＨ６３のいずれかを、６４個（広義にはＮ個）の基準電圧ＧＶ０〜ＧＶ６３の出力端子に接続するスイッチング素子群を含む。
【０１２４】
なお、第１、第２の抵抗切替用スイッチング部１００、１０２は、演算増幅器ＯＰ１、ＯＰ７の出力端子を、基準電圧ＧＶ０、ＧＶ６３の出力端子に直接に接続するためのスイッチング素子も含む。
【０１２５】
また、図１７のスイッチング素子ＳＷＲＬは、低抵抗の第１のラダー抵抗９４を使用する時にオンになり、高抵抗の第２のラダー抵抗９６を使用する時にオフになる。一方、スイッチング素子ＳＷＲＨは、高抵抗の第２のラダー抵抗９６を使用する時にオンになり、低抵抗の第１のラダー抵抗９４を使用する時にオフになる。これらのスイッチング素子ＳＷＲＬ、ＳＷＲＨを設けることで、無駄な電流が第１、第２のラダー抵抗９４、９６に流れるのを防止でき、低消費電力化を図れる。
【０１２６】
また、図１７のスイッチング素子ＳＷＶＳＳは、演算増幅器ＯＰ７の出力Ｖ６３を基準電圧ＧＶ６３として使用せずに、電源ＶＳＳの電圧を基準電圧ＧＶ６３として使用する場合にオンになる。
【０１２７】
図１７に示すような低抵抗の第１のラダー抵抗９４と高抵抗の第２のラダー抵抗９６を設け、状況に応じて第１、第２のラダー抵抗９４、９６を切り替えて使用することで、駆動能力の向上と低消費電力化を両立できるようになる。
【０１２８】
即ち、低抵抗の第１のラダー抵抗９４を使用すると、基準電圧出力端子の出力インピーダンスを低くできるという利点がある反面、ラダー抵抗に定常的に流れる電流が増加するという不利点がある。一方、高抵抗の第２のラダー抵抗９６を使用すると、ラダー抵抗に定常的に流れる電流を減少できるという利点がある反面、基準電圧出力端子の出力インピーダンスが高くなるという不利点がある。
【０１２９】
従って、第１、第２のラダー抵抗９４、９６を切り替えて使用するようにすれば、ラダー抵抗に流れる電流を最小限に抑えながら、基準電圧出力端子の出力インピーダンスをできる限り低くすることが可能になる。
【０１３０】
６．出力回路
図９の駆動回路が含む出力回路４０としては種々の構成のものを採用できる。
【０１３１】
例えば、アモルファス（非晶質）シリコンによりＴＦＴが形成される表示パネル（広義には第１の種類の表示パネル）では、図１８（Ａ）に示すように、Ｒ、Ｇ、Ｂ（広義には第１、第２、第３の色成分）の各々のデータ線（ソース線）について、これに対応したデータ線出力端子が、ドライバＩＣ（駆動回路）に設けられる。
【０１３２】
一方、低温ポリシリコン（多結晶シリコン）によりＴＦＴが形成される表示パネル（広義には第２の種類の表示パネル）では、回路の一部をパネル上に形成できる。このため、ドライバＩＣ、表示パネル間の配線本数を減らすべく、図１８（Ｂ）に示すように、Ｒ、Ｇ、Ｂ用のデータ信号を多重化して伝達するデータ線を用いて、表示パネルとドライバＩＣを接続する手法を採用できる。
【０１３３】
即ち、この図１８（Ｂ）の手法では、ドライバＩＣ側に、マルチプレクス（multiplex)用スイッチング素子ＭＳＷＲ、ＭＳＷＧ、ＭＳＷＢを設ける。そして、このスイッチング素子ＭＳＷＲ、ＭＳＷＧ、ＭＳＷＢを用いて、Ｒ、Ｇ、Ｂ用のデータ信号を多重化し、１本のデータ線Ｓを用いて表示パネル側に伝達する。
【０１３４】
一方、表示パネル側には、デマルチプレクス(demultiplex)用のスイッチング素子ＤＳＷＲ、ＤＳＷＧ、ＤＳＷＢを設ける。そして、１本のデータ線Ｓにより多重化して伝達されるＲ、Ｇ、Ｂ用のデータ信号を、デマルチプレクス用スイッチング素子ＤＳＷＲ、ＤＳＷＧ、ＤＳＷＢを用いて分離し、Ｒ、Ｇ、Ｂ用の各画素に伝える。より具体的には、これらのスイッチング素子ＤＳＷＲ、ＤＳＷＧ、ＤＳＷＢを、図１９に示すようなスイッチング信号ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬを用いてオン・オフ制御し、Ｒ、Ｇ、Ｂ用のデータ信号を分離する。なお図１９において、ＬＰは水平同期信号（ラッチパルス）である。
【０１３５】
この図１８（Ｂ）の手法によれば、表示パネル、ドライバＩＣ間の配線本数を減らすことができるため、実装面積を小さくでき、装置をコンパクト化できるという利点がある。
【０１３６】
本実施形態の出力回路４０は、図１８（Ｂ）に示すようなマルチプレクス用スイッチング素子ＭＳＷＲ、ＭＳＷＧ、ＭＳＷＢを含むものであってもよい。このような構成の出力回路４０においても、ＶＣＯＭの極性反転タイミング後の期間においてデータ線Ｓの電圧ＶＳをＶＤＤＲ側又はＶＳＳに変化させることで、ＶＳを短時間で所望の階調電圧に設定できるようになる。
【０１３７】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１３８】
例えば、本実施形態では、ＴＦＴを用いたアクティブマトリクス型液晶装置に本発明の駆動回路を適用する場合について説明したが、本発明はこれに限定されない。例えば、アクティブマトリクス型液晶装置以外の液晶装置に本発明の駆動回路を適用したり、エレクトロルミネッセンス（ＥＬ）装置、有機ＥＬ装置、プラズマディスプレイ装置などの電気光学装置に本発明の駆動回路を適用することも可能である。
【０１３９】
また、駆動回路の構成も図５〜図１９で説明した構成に限定されず、これらと均等な種々の構成を採用できる。
【０１４０】
また、本発明は、走査ライン反転駆動に限らず、他の反転駆動方式を採用する場合にも適用可能である。
【０１４１】
また、明細書中の記載において広義な用語（電圧設定回路、演算増幅器、画素用スイッチング素子、電気光学物質、電気光学パネル、電気光学装置、第１の電源、第２の電源等）として引用された用語（演算増幅器、インピーダンス変換回路、ＴＦＴ、液晶素子、表示パネル、液晶装置、ＶＤＤＲ、ＶＳＳ等）は、明細書中の他の記載においても広義な用語に置き換えることができる。
【０１４２】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【図１】電気光学装置（液晶装置）の構成例を示すブロック図である。
【図２】走査ライン反転駆動について説明するための図である。
【図３】出力回路に演算増幅器を含ませた構成の駆動回路について説明するための図である。
【図４】図４（Ａ）、（Ｂ）は、データ線電圧の変動について説明するための図である。
【図５】出力回路に演算増幅器を含ませない構成の駆動回路について説明するための図である。
【図６】極性反転タイミングの後の期間において、データ線を所定電圧に設定する回路について説明するための図である。
【図７】図７（Ａ）、（Ｂ）は、コモン電圧、データ線電圧の信号波形例である。
【図８】極性反転タイミングの後の期間において、データ線を所定電圧に設定する駆動方法について説明するための図である。
【図９】駆動回路の構成例を示す図である。
【図１０】基準電圧発生回路が含む演算増幅器を電圧設定回路として使用する手法について説明するための図である。
【図１１】基準電圧発生回路の構成例を示す図である。
【図１２】基準電圧発生回路の他の構成例を示す図である。
【図１３】第１の電圧分割回路の構成例を示す図である。
【図１４】第１の電圧分割回路の他の構成例を示す図である。
【図１５】第２の電圧分割回路の構成例を示す図である。
【図１６】電圧分割端子について説明するための図である。
【図１７】第２の電圧分割回路の他の構成例を示す図である。
【図１８】図１８（Ａ）、（Ｂ）は、アモルファスシリコンＴＦＴパネルや低温ポリシリコンＴＦＴパネルでのデータ線の接続手法について説明するための図である。
【図１９】Ｒ、Ｇ、Ｂ用のデータ信号を多重化して伝送する手法について説明するための図である。
【符号の説明】
ＳＡ１〜ＳＡ５２８    スイッチング素子（第１のスイッチング素子群）
ＳＢ１〜ＳＢ５２８    スイッチング素子（第２のスイッチング素子群）
ＳＣ１〜ＳＣ５２８    スイッチング素子（第３のスイッチング素子群）
Ｌ１〜Ｌ３  ライン
Ｓ１〜Ｓ５２８  データ線
ＳＧ１〜ＳＧ３  データ線群
ＶＤＤＲ    第１の電源
ＶＳＳ      第２の電源
ＶＣＯＭ    コモン電圧（対向電極の電圧）
ＶＳ        データ線電圧
ＬＰ        水平同期信号
ＯＰ１〜ＯＰ７                  演算増幅器（インピーダンス変換回路）
ＤＳＷＲ、ＤＳＷＧ、ＤＳＷＢ    デマルチプレクス用スイッチング素子
Ｒ１〜Ｒ１２                    抵抗素子
ＶＴ１１〜ＶＴ１７              電圧分割端子
ＲＰ１〜ＲＰ１２                抵抗素子
ＲＭ１〜ＲＭ１２                抵抗素子
ＶＴＰ１２〜ＶＴＰ１７          電圧分割端子
ＶＴＭ１２〜ＶＴＭ１７          電圧分割端子
ＳＷＰＭ、ＳＷＭ、ＳＷＰＭ２〜ＳＷＰＭ７  スイッチング素子
Ｒ２１〜Ｒ２６                  抵抗素子
ＶＴＲ０〜ＶＴＲ６３            電圧分割端子
ＶＴＬ０〜ＶＴＬ６３            電圧分割端子
ＶＴＨ０〜ＶＴＨ６３            電圧分割端子
１０    データラッチ
１２    レベルシフタ
１４    バッファ
２０    基準電圧発生回路
３０    ＤＡＣ（デジタル／アナログ変換回路）
４０    出力回路
５０    スイッチング信号生成回路
６０、６２、６４  電圧設定回路
８０    第１の電圧分割回路
８２    ラダー抵抗
８４    正極性用ラダー抵抗
８６    負極性用ラダー抵抗
９０    第２の電圧分割回路
９２    第１のラダー抵抗（低抵抗）
９４    第２のラダー抵抗（高抵抗）
１００  第１の抵抗切替用スイッチング部
１０２  第２の抵抗切替用スイッチング部
５１２  表示パネル
５２０  データ線駆動回路（ソースドライバ）
５３０  走査線駆動回路（ゲートドライバ）
５４０  コントローラ
５４２  電源回路
【図１】
0003649211.tif 000002
【図２】
0003649211.tif 000003
【図３】
0003649211.tif 000004
【図４】
0003649211.tif 000005
【図５】
0003649211.tif 000006
【図６】
0003649211.tif 000007
【図７】
0003649211.tif 000008
【図８】
0003649211.tif 000009
【図９】
0003649211.tif 000010
【図１０】
0003649211.tif 000011
【図１１】
0003649211.tif 000012
【図１２】
0003649211.tif 000013
【図１３】
0003649211.tif 000014
【図１４】
0003649211.tif 000015
【図１５】
0003649211.tif 000016
【図１６】
0003649211.tif 000017
【図１７】
0003649211.tif 000018
【図１８】
0003649211.tif 000019
【図１９】
0003649211.tif 000020