(57)【特許請求の範囲】
【請求項１】
電気負荷に電流を流すための電流経路に、２つの出力端子が直列に接続される出力トランジスタと、
該出力トランジスタと同種且つ同極性であると共に、前記出力トランジスタとは直接接続されないトランジスタであって、２つの出力端子のうちの一方が所定電位に接続された電流検出用トランジスタと、
該電流検出用トランジスタの前記所定電位とは反対側の出力端子に、一方の端子が接続された電流経路形成用素子と、
該電流経路形成用素子の前記電流検出用トランジスタとは反対側の端子と、前記出力トランジスタの両出力端子と、前記電流検出用トランジスタの両出力端子とに接続されると共に、前記電流検出用トランジスタの両出力端子間の電位差が、前記出力トランジスタの両出力端子間の電位差の所定倍となるように、前記電流経路形成用素子の前記電流検出用トランジスタとは反対側の端子の電位を変化させる電圧制御回路と、
を備え、前記出力トランジスタの両出力端子間に流れる電流を、前記電流検出用トランジスタを介して前記電流経路形成用素子に流れる電流に基づき検出するよう構成されたこと、
を特徴とする電流検出回路。
【請求項２】
請求項１に記載の電流検出回路において、
前記電圧制御回路は、
前記出力トランジスタの両出力端子のうちで高電位側の出力端子の電圧と前記電流検出用トランジスタの両出力端子のうちで低電位側の出力端子の電圧とを分圧する第１抵抗器及び第２抵抗器と、
前記出力トランジスタの両出力端子のうちで低電位側の出力端子の電圧と前記電流検出用トランジスタの両出力端子のうちで高電位側の出力端子の電圧とを分圧する第３抵抗器及び第４抵抗器と、
前記第１抵抗器及び第２抵抗器により分圧された電圧と前記第３抵抗器及び第４抵抗器により分圧された電圧とが一致するように、前記電流経路形成用素子の前記電流検出用トランジスタとは反対側の端子の電位を変化させる演算増幅器と、
を備えていることを特徴とする電流検出回路。
【請求項３】
請求項１又は請求項２に記載の電流検出回路において、
前記出力トランジスタと前記電流検出用トランジスタは、ＭＯＳトランジスタであること、
を特徴とする電流検出回路。
【請求項４】
請求項３に記載の電流検出回路において、
前記出力トランジスタのゲートとソースとの間に駆動電圧を印加する第１の駆動回路と、
前記電流検出用トランジスタのゲートとソースとの間に前記駆動電圧と同等の駆動電圧を印加する第２の駆動回路と、
を備えたことを特徴とする電流検出回路。
【請求項５】
請求項１又は請求項２に記載の電流検出回路において、
前記出力トランジスタと前記電流検出用トランジスタは、バイポーラトランジスタであること、
を特徴とする電流検出回路。
【請求項６】
請求項５に記載の電流検出回路において、
前記出力トランジスタのベースとエミッタとの間に駆動電流を流す第１の駆動回路と、
前記電流検出用トランジスタのベースとエミッタとの間に前記駆動電流と同等の駆動電流を流す第２の駆動回路と、
を備えたことを特徴とする電流検出回路。
【請求項７】
請求項１ないし請求項６の何れかに記載の電流検出回路において、
前記電流経路形成用素子は、
一方の出力端子が前記電流検出用トランジスタの前記所定電位とは反対側の出力端子に接続され、他方の出力端子が前記電圧制御回路に接続されたトランジスタであって、カレントミラー回路の一部を成す第１のトランジスタであり、
更に、当該電流検出回路は、
前記第１のトランジスタと共に前記カレントミラー回路を構成し、前記第１のトランジスタに流れる電流に比例した電流を流す第２のトランジスタを備えていること、
を特徴とする電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力トランジスタに流れる電流を検出するための電流検出回路に関する。
【０００２】
【従来の技術】
従来より、この種の電流検出回路として、米国特許第５０８１３７９号及び特開昭６２−２４７２６８号公報に開示されているものがある。
即ち、上記公報に開示の電流検出回路は、図５に示す如く、ドレインが電源電圧（直流電源の高電位側）ＶＤに接続され、ソースが電気負荷Ｌを介して接地電位（直流電源の低電位側）に接続された、ＮチャネルＭＯＳトランジスタからなる出力トランジスタＱ１と、この出力トランジスタＱ１と同種且つ同極性であり（つまり、ＮチャネルＭＯＳトランジスタであり）、そのドレインとゲートの各々が出力トランジスタＱ１のドレインとゲートとに共通接続された電流検出用トランジスタＱ２と、電流検出用トランジスタＱ２のソースと接地電位との間の電流経路に、ドレインとソースが直列に接続されると共に、ドレインとゲートが互いに接続されたＮチャネルＭＯＳトランジスタＱ４と、このＭＯＳトランジスタＱ４と共にカレントミラー回路を構成するＮチャネルＭＯＳトランジスタＱ５と、を備えている。
【０００３】
更に、上記公報に開示の電流検出回路には、電流検出用トランジスタＱ２のソース電圧を出力トランジスタＱ１のソース電圧に一致させるための手段として、非反転入力端子（＋端子）が出力トランジスタＱ１のソースに接続され、反転入力端子（−端子）が電流検出用トランジスタＱ２のソースに接続された演算増幅器ＯＰと、電流検出用トランジスタＱ２のソースとＭＯＳトランジスタＱ４のドレインとの間に、ソースとドレインが直列に接続され、ゲートが演算増幅器ＯＰの出力端子に接続されたＰチャネルＭＯＳトランジスタからなる電圧制御用トランジスタＱ３と、が設けられている。
【０００４】
そして、この電流検出回路では、出力トランジスタＱ１と電流検出用トランジスタＱ２の両ゲートに共通のゲート電圧が印加されて、両トランジスタＱ１，Ｑ２に電流が流れると、演算増幅器ＯＰの出力によって駆動される電圧制御用トランジスタＱ３のドレイン−ソース間電圧が、電流検出用トランジスタＱ２のソース電圧と出力トランジスタＱ１のソース電圧とが一致するように変化する。
【０００５】
このため、出力トランジスタＱ１と電流検出用トランジスタＱ２における各端子間の電位差が全て等しくなって、電流検出用トランジスタＱ２には、出力トランジスタＱ１に流れる電流（即ち、電気負荷Ｌに流れる負荷電流）ＩQ1に対し、電流検出用トランジスタＱ２と出力トランジスタＱ１とのトランジスタサイズの比に応じた電流ＩQ2が正確に流れることとなり、その電流ＩQ2が電圧制御用トランジスタＱ３を介してＭＯＳトランジスタＱ４に流れる。
【０００６】
すると、ＭＯＳトランジスタＱ４と共にカレントミラー回路を構成するＭＯＳトランジスタＱ５には、電流検出用トランジスタＱ２に流れる電流ＩQ2を所定倍した電流ｉが流れることとなるため、この電流検出回路では、ＭＯＳトランジスタＱ５に流れる電流ｉに基づいて、出力トランジスタＱ１に流れる電流ＩQ1を検出するようにしている。
【０００７】
つまり、上記従来の電流検出回路では、電気負荷Ｌに電流を流すための電流経路に直列に接続された出力トランジスタＱ１のドレインと、電流検出用トランジスタＱ２のドレインとを共通接続すると共に、演算増幅器ＯＰ及び電圧制御用トランジスタＱ３により、出力トランジスタＱ１のソース電圧と同等の電圧を電流検出用トランジスタＱ２のソースに印加して、両トランジスタＱ１，Ｑ２のドレイン−ソース間電圧を一致させ、これにより、出力トランジスタＱ１に流れる電流ＩQ1を精度良く検出できるようにしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の電流検出回路では、ノイズなどにより、出力トランジスタＱ１のドレインとソースとに急峻な同相の電圧変動が発生すると、出力トランジスタＱ１のドレイン−ソース間電圧が変化していないにも拘らず、電流検出用トランジスタＱ２のドレイン−ソース間電圧が変化してしまい、高精度な電流検出を安定して行うことができないという問題がある。
【０００９】
具体的に説明すると、上記従来の電流検出回路では、出力トランジスタＱ１のドレイン側に急峻な電圧変動（以下、ノイズという）が発生すると、電流検出用トランジスタＱ２のドレインは出力トランジスタＱ１のドレインに直接接続されているため、電流検出用トランジスタＱ２のドレインにも、上記ノイズが発生する。
【００１０】
ここで、出力トランジスタＱ１の動作速度は比較的速いため、出力トランジスタＱ１のソースにも、上記ノイズと同相のノイズが発生し、この結果、出力トランジスタＱ１のドレイン−ソース間電圧（即ち、ドレインとソースとの電位差）は、殆ど変化しない。
【００１１】
これに対し、電流検出用トランジスタＱ２のソース電圧は、演算増幅器ＯＰ及び電圧制御用トランジスタＱ３によって調整されるよう構成されているため、出力トランジスタＱ１のソース電圧がノイズにより変動すると、演算増幅器ＯＰ及び電圧制御用トランジスタＱ３が、電流検出用トランジスタＱ２のソース電圧を出力トランジスタＱ１のソース電圧に一致させようとして動作する。
【００１２】
ところが、演算増幅器ＯＰ及び電圧制御用トランジスタＱ３からなる回路部分の動作速度は、一般に出力トランジスタＱ１の動作速度よりも遅いため、出力トランジスタＱ１のドレイン−ソース間電圧が変化していないにも関わらず、電流検出用トランジスタＱ２のドレイン−ソース間電圧が変化してしまい、この結果、電流の検出値が不安定なものになってしまうのである。
【００１３】
本発明は、こうした問題に鑑みなされたものであり、ノイズに影響されることなく、高精度な電流検出を安定して行うことができる電流検出回路を提供することを目的としている。
【００１４】
【課題を解決するための手段、及び発明の効果】
本発明の電流検出回路においては、電気負荷に電流を流すための電流経路に、出力トランジスタの２つの出力端子が直列に接続される。
そして、出力トランジスタと同種且つ同極性であると共に、出力トランジスタとは直接接続されない電流検出用トランジスタを備えており、この電流検出用トランジスタの一方の出力端子は、所定電位に接続され、他方の出力端子は、電流経路形成用素子の一方の端子に接続されている。
【００１５】
そして更に、上記電流経路形成用素子の電流検出用トランジスタとは反対側の端子と、出力トランジスタの両出力端子と、電流検出用トランジスタの両出力端子とが、電圧制御回路に接続されており、この電圧制御回路は、電流検出用トランジスタの両出力端子間の電位差が、出力トランジスタの両出力端子間の電位差の所定倍となるように、上記電流経路形成用素子の電流検出用トランジスタとは反対側の端子の電位を変化させる。
【００１６】
尚、同種且つ同極性とは、例えば、出力トランジスタがＮチャネルＭＯＳトランジスタであれば、電流検出用トランジスタもＮチャネルＭＯＳトランジスタであり、出力トランジスタがＰＮＰトランジスタ（ＰＮＰ型のバイポーラトランジスタ）であれば、電流検出用トランジスタもＰＮＰトランジスタである、とった関係を意味している。
【００１７】
このように本発明の電流検出回路においては、電圧制御回路により、電流検出用トランジスタの両出力端子間の電位差が出力トランジスタの両出力端子間の電位差の所定倍となるように、電流経路形成用素子の電流検出用トランジスタとは反対側の端子の電位が調節される。
【００１８】
よって、例えば上記所定倍を１に設定しておき（つまり、電流検出用トランジスタの両出力端子間の電位差が、出力トランジスタの両出力端子間の電位差と同じになるように、電圧制御回路の動作特性を設定しておき）、出力トランジスタと電流検出用トランジスタとの各々を、両トランジスタの制御端子と一方の出力端子との間の電位差が同じになるように駆動して、その両トランジスタに電流が流れるようにすれば、出力トランジスタと電流検出用トランジスタにおける各端子間の電位差が全て等しくなるため、電流検出用トランジスタには、出力トランジスタに流れる電流（即ち、電気負荷に流れる負荷電流）に対して、当該電流検出用トランジスタと出力トランジスタとのトランジスタサイズの比に応じた電流が正確に流れることとなり、この電流が電流経路形成用素子に流れる。
【００１９】
そして、このように電流検出用トランジスタを介して電流経路形成用素子に流れる電流に基づいて、出力トランジスタの両出力端子間に流れる電流が精度良く検出される。
ここで特に、本発明の電流検出回路では、出力トランジスタと電流検出用トランジスタとが直接接続されておらず、しかも、電流検出用トランジスタの出力端子の電圧（絶対電位）を制御するのではなく、電流検出用トランジスタの両出力端子間の電位差を、電圧制御回路により出力トランジスタの両出力端子間の電位差に応じて制御する構成を採っているため、出力トランジスタの両出力端子に同相の電圧変動が発生した場合、即ち、出力トランジスタの出力端子の絶対電位は変化するものの両出力端子間の電位差は変化しないといった状況では、電圧制御回路は実質的に動作せず、電流検出用トランジスタの両出力端子間の電位差は変化しない。
【００２０】
従って、本発明の電流検出回路によれば、出力トランジスタの両出力端子に急峻な同相の電圧変動が発生すると、出力トランジスタの両出力端子間の電位差が変化していないにも拘らず電流検出用トランジスタの両出力端子間の電位差が変化してしまう、といった従来回路での欠点を一掃して、ノイズに影響されることなく高精度な電流検出を安定して行うことができるようになる。
【００２１】
尚、上記説明では、電圧制御回路が、電流検出用トランジスタの両出力端子間の電位差を出力トランジスタの両出力端子間の電位差に一致させる場合について説明したが、電流検出用トランジスタの両出力端子間の電位差と、出力トランジスタの両出力端子間の電位差との比（上記所定倍）は、出力トランジスタと電流検出用トランジスタの特性などに応じて、１以外の値に設定してもよい。
【００２２】
一方、上記説明において、出力トランジスタ及び電流検出用トランジスタの制御端子とは、両トランジスタが請求項３に記載の如くＭＯＳトランジスタである場合には、ゲートであり、両トランジスタが請求項５に記載の如くバイポーラトランジスタである場合には、ベースである。
【００２３】
そして、出力トランジスタと電流検出用トランジスタとの各々を、その制御端子と一方の出力端子との間の電位差が同じになるように駆動するには、請求項４或いは請求項６に記載の如く構成すれば良い。
即ち、出力トランジスタ及び電流検出用トランジスタとして、請求項３に記載の如くＭＯＳトランジスタを用いた場合には、請求項４に記載の電流検出回路のように、出力トランジスタのゲートとソースとの間に駆動電圧を印加する第１の駆動回路と、電流検出用トランジスタのゲートとソースとの間に前記駆動電圧と同等の駆動電圧を印加する第２の駆動回路とを設ければよい。そして、この請求項４に記載の電流検出回路によれば、出力トランジスタのゲート−ソース間電圧と電流検出用トランジスタのゲート−ソース間電圧とを一致させつつ、その両トランジスタを各々独立に駆動することができる。
【００２４】
また、出力トランジスタ及び電流検出用トランジスタとして、請求項５に記載の如くバイポーラトランジスタを用いた場合には、請求項６に記載の電流検出回路のように、出力トランジスタのベースとエミッタとの間に駆動電流を流す第１の駆動回路と、電流検出用トランジスタのベースとエミッタとの間に前記駆動電流と同等の駆動電流を流す第２の駆動回路とを設ければよい。そして、この請求項６に記載の電流検出回路によれば、出力トランジスタのベース−エミッタ間電圧と電流検出用トランジスタのベース−エミッタ間電圧とを一致させつつ、その両トランジスタを各々独立に駆動することができる。
【００２５】
ところで、電圧制御回路の具体的で好適な構成としては、請求項２に記載のものである。
即ち、請求項２に記載の電流検出回路では、電圧制御回路が、出力トランジスタの両出力端子のうちで高電位側の出力端子の電圧と電流検出用トランジスタの両出力端子のうちで低電位側の出力端子の電圧とを分圧する第１抵抗器及び第２抵抗器と、出力トランジスタの両出力端子のうちで低電位側の出力端子の電圧と電流検出用トランジスタの両出力端子のうちで高電位側の出力端子の電圧とを分圧する第３抵抗器及び第４抵抗器と、演算増幅器とを備えており、その演算増幅器が、第１抵抗器及び第２抵抗器により分圧された電圧と第３抵抗器及び第４抵抗器により分圧された電圧とが一致するように、電流経路形成用素子の電流検出用トランジスタとは反対側の端子の電位を変化させるように構成されている。
【００２６】
そして、この請求項２に記載の電流検出回路によれば、簡単な回路構成で電圧制御回路の動作を実現することができ、また、電流検出用トランジスタの両出力端子間の電位差と出力トランジスタの両出力端子間の電位差との比（上記所定倍）を、第１〜第４抵抗器の抵抗値により簡単に設定することができる。
【００２７】
一方、本発明の電流検出回路においては、例えば、電流経路形成用素子として、所定の抵抗値を有する抵抗器を用い、その抵抗器の両端に生じる電位差を測定することで、出力トランジスタの両出力端子間に流れる電流を検出するように構成することができる。
【００２８】
また、請求項７に記載のように、電流経路形成用素子として、一方の出力端子が電流検出用トランジスタの前記所定電位とは反対側の出力端子に接続され、他方の出力端子が電圧制御回路に接続されたトランジスタであって、カレントミラー回路の一部を成す第１のトランジスタを用い、更に、その第１のトランジスタと共に前記カレントミラー回路を構成して、第１のトランジスタに流れる電流に比例した電流を流す第２のトランジスタを設けるように構成しても良い。
【００２９】
つまり、このような請求項７に記載の電流検出回路において、第２のトランジスタには、電流経路形成用素子としての第１のトランジスタに流れる電流（即ち、電流検出用トランジスタに流れる電流）に比例した電流が流れることとなるため、この第２のトランジスタに流れる電流を測定することで、出力トランジスタの両出力端子間に流れる電流を精度良く検出することができる。
【００３０】
尚、カレントミラー回路において、第１のトランジスタに流れる電流と第２のトランジスタに流れる電流との比は、第１及び第２の両トランジスタのトランジスタサイズによって決まるカレントミラー回路のカレントミラー比であり、様々な値に適宜設定することができる。
【００３１】
【発明の実施の形態】
以下、本発明が適用された実施形態について図面を用いて説明する。尚、本発明は、下記の実施形態に限定されることなく、本発明の技術的範囲に属する限り、種々の形態を採り得ることは言うまでもない。
【００３２】
［第１実施形態］
まず図１は、第１実施形態の電流検出回路を表す回路図である。
図１に示すように、第１実施形態の電流検出回路は、ドレインが直流電源の高電位側（以下、電源電圧ＶＤ１という）に接続され、ソースが電気負荷Ｌを介して直流電源の低電位側（以下、接地電位という）に接続された、ＮチャネルＭＯＳトランジスタからなる出力トランジスタ１と、この出力トランジスタ１と同種且つ同極性のＮチャネルＭＯＳトランジスタであって、出力トランジスタ１と同一のプロセスにより出力トランジスタ１とはトランジスタサイズ（即ち、幾何学的寸法）が異なるように形成された電流検出用トランジスタ２とを備えている。
【００３３】
そして更に、本第１実施形態の電流検出回路は、出力トランジスタ１を駆動するための駆動回路３と、電流検出用トランジスタ２を駆動するための駆動回路４と、コレクタが自己のベースと電流検出用トランジスタ２のドレインとに接続された電流経路形成用素子及び第１のトランジスタとしてのＰＮＰトランジスタ５ａと、ベースとエミッタがＰＮＰトランジスタ５ａのベースとエミッタに夫々接続されて、ＰＮＰトランジスタ５ａと共にカレントミラー回路５を構成する第２のトランジスタとしてのＰＮＰトランジスタ５ｂと、両ＰＮＰトランジスタ５ａ，５ｂのエミッタ，出力トランジスタ１のドレインとソース，及び電流検出用トランジスタ２のドレインとソースに接続されて、出力トランジスタ１のドレイン−ソース間電圧（即ち、ドレインとソースとの電位差）と同じ電位差を、電流検出用トランジスタ２のドレイン−ソース間に発生させる電圧制御回路６とを備えている。
【００３４】
ここで、駆動回路３は、定電流源３ａと、カソードが定電流源３ａの下流側と出力トランジスタ１のゲートとに接続され、アノードが出力トランジスタ１のソースに接続されたツェナーダイオード３ｂとから構成されている。
また同様に、駆動回路４は、定電流源４ａと、カソードが定電流源４ａの下流側と電流検出用トランジスタ２のゲートとに接続され、アノードが電流検出用トランジスタ２のソースに接続されたツェナーダイオード４ｂとから構成されている。
【００３５】
そして、駆動回路３の定電流源３ａが流す一定電流と、駆動回路４の定電流源４ａが流す一定電流は、互いに同じ値に設定されており、また、駆動回路３のツェナーダイオード３ｂのツェナー電圧と、駆動回路４のツェナーダイオード４ｂのツェナー電圧は、互いに同じ値に設定されている。
【００３６】
次に、電圧制御回路６は、出力トランジスタ１のドレイン及びソースのうちで高電位側であるドレインに一端が接続された第１抵抗器Ｒ１と、電流検出用トランジスタ２のドレイン及びソースのうちで低電位側であるソースに一端が接続され、他端が第１抵抗器Ｒ１の出力トランジスタ１とは反対側の端部に接続された第２抵抗器Ｒ２と、出力トランジスタ１のドレイン及びソースのうちで低電位側であるソースに一端が接続された第３抵抗器Ｒ３と、電流検出用トランジスタ２のドレイン及びソースのうちで高電位側であるドレインに一端が接続され、他端が第３抵抗器Ｒ３の出力トランジスタ１とは反対側の端部に接続された第４抵抗器Ｒ４と、第１抵抗器Ｒ１と第２抵抗器Ｒ２との接続点に非反転入力端子（＋端子）が接続され、第３抵抗器Ｒ３と第４抵抗器Ｒ４との接続点に反転入力端子（−端子）が接続され、ＰＮＰトランジスタ５ａ，５ｂのエミッタに出力端子が接続された演算増幅器ＯＰとから構成されている。
【００３７】
そして、この電圧制御回路６では、演算増幅器ＯＰの出力端子が、ＰＮＰトランジスタ５ａ，５ｂのエミッタに接続される出力端子Ｊ１となり、第１抵抗器Ｒ１の第２抵抗器Ｒ２とは反対側の端部が、出力トランジスタ１のドレインに接続される入力端子Ｊ２となり、第３抵抗器Ｒ３の第４抵抗器Ｒ４とは反対側の端部が、出力トランジスタ１のソースに接続される入力端子Ｊ３となり、第４抵抗器Ｒ４の第３抵抗器Ｒ３とは反対側の端部が、電流検出用トランジスタ２のドレインに接続される入力端子Ｊ４となり、第２抵抗器Ｒ２の第１抵抗器Ｒ１とは反対側の端部が、電流検出用トランジスタ２のソースに接続される入力端子Ｊ５となっている。
【００３８】
尚、本第１実施形態において、上記抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の各抵抗値は、全て同じ値に設定されている。
一方、本第１実施形態の電流検出回路において、出力トランジスタ１のドレインは、端子２０を介して電源電圧ＶＤ１に接続されており、出力トランジスタ１のソースは、端子２２を介して電気負荷Ｌの接地電位とは反対側に接続されている。
【００３９】
また、電流検出用トランジスタ２のソースは、低電位側端子２４に接続されており、その低電位側端子２４は、定電流源３ａ，４ａの電源電圧よりも低く且つ演算増幅器ＯＰが出力可能な最低電圧と等しい電位（本第１実施形態では、接地電位）に接続されている。
【００４０】
そして、本第１実施形態の電流検出回路においては、ＰＮＰトランジスタ５ｂのコレクタが電流検出端子２６に接続されており、この電流検出端子２６から流れ出す電流Ｉ3 により、出力トランジスタ１のドレイン−ソース間に流れる電流（即ち、出力トランジスタ１のドレイン電流であって、電気負荷Ｌに流れる負荷電流）Ｉ1 を検出するようになっている。
【００４１】
次に、上記のように構成された電流検出回路の動作について説明する。
まず、駆動回路３において、定電流源３ａからの一定電流がツェナーダイオード３ｂに流れることにより、ツェナーダイオード３ｂのカソード−アノード間にツェナー電圧が生じ、そのツェナー電圧が出力トランジスタ１のゲート−ソース間に駆動電圧として印加されて、出力トランジスタ１がオンする。また同様に、駆動回路４において、定電流源４ａからの一定電流がツェナーダイオード４ｂに流れることにより、ツェナーダイオード４ｂのカソード−アノード間にツェナー電圧が生じ、そのツェナー電圧が電流検出用トランジスタ２のゲート−ソース間に駆動電圧として印加されて、電流検出用トランジスタ２がオンする。
【００４２】
そして、前述したように、ツェナーダイオード４ｂのツェナー電圧は、ツェナーダイオード３ｂのツェナー電圧と同じ値に設定されているため、出力トランジスタ１のゲート−ソース間と、電流検出用トランジスタ２のゲート−ソース間には、同等の駆動電圧が各々印加されることとなる。
【００４３】
このように出力トランジスタ１と電流検出用トランジスタ２とがオン状態になると、電源電圧ＶＤ１から出力トランジスタ１（ドレイン→ソース）を介して、電気負荷Ｌに負荷電流Ｉ1 が流れる。そして、この時、出力トランジスタ１はオン抵抗を有するため、出力トランジスタ１のドレイン−ソース間に電位差が発生する。
【００４４】
すると、電圧制御回路６（詳しくは演算増幅器ＯＰ）は、電流検出用トランジスタ２のドレイン−ソース間電圧が、出力トランジスタ１のドレイン−ソース間電圧と同じになるように、ＰＮＰトランジスタ５ａ，５ａのミッタ電圧を調節する。
【００４５】
具体的には、出力トランジスタ１のドレイン電圧と電流検出用トランジスタ２のソース電圧とが、第１抵抗器Ｒ１及び第２抵抗器により分圧され、また、出力トランジスタ１のソース電圧と電流検出用トランジスタ２のドレイン電圧とが、第３抵抗器Ｒ３及び第４抵抗器Ｒ４により分圧される。
【００４６】
そして、演算増幅器ＯＰが、自己の出力端子の電圧（即ち、ＰＮＰトランジスタ５ａ，５ｂのエミッタ電圧）を、第１抵抗器Ｒ１及び第２抵抗器Ｒ２により分圧された電圧と第３抵抗器Ｒ３及び第４抵抗器Ｒ４により分圧された電圧とが一致するように変化させる。
【００４７】
ここで、第１抵抗器Ｒ１と第２抵抗器Ｒ２との抵抗値の比（Ｒ２／Ｒ１）と、第３抵抗器Ｒ３と第４抵抗器Ｒ４との抵抗値の比（Ｒ４／Ｒ３）とが同一であれば、電流検出用トランジスタ２のドレイン−ソース間電圧が、出力トランジスタ１のドレイン−ソース間電圧に対して（Ｒ２／Ｒ１＝Ｒ４／Ｒ３）倍となるように、演算増幅器ＯＰの出力端子の電圧が変化する。そして、本実施形態においては、前述したように各抵抗器Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値が全て同じ値に設定されているため、ＰＮＰトランジスタ５ａ，５ａのミッタ電圧は、電流検出用トランジスタ２のドレイン−ソース間電圧が、出力トランジスタ１のドレイン−ソース間電圧の１倍となるように調節されるのである。
【００４８】
このような電圧制御回路６の作用により、電流検出用トランジスタ２のドレイン−ソース間電圧が出力トランジスタ１のドレイン−ソース間電圧と等しくなるように制御されると、両トランジスタ１，２における各端子間の電位差が全て等しくなり、両トランジスタ１，２は、飽和／非飽和の全動作領域にて、その動作点が一致するため、電流検出用トランジスタ２（ドレイン→ソース）には、電圧制御回路６の演算増幅器ＯＰの出力端子からＰＮＰトランジスタ５ａを経由して、出力トランジスタ１に流れる電流（即ち、電気負荷Ｌに流れる負荷電流）Ｉ1 に対し電流検出用トランジスタ２と出力トランジスタ１とのトランジスタサイズの比（即ち、幾何学的寸法の面積比）に応じた電流Ｉ2 が正確に流れる。
【００４９】
すると、ＰＮＰトランジスタ５ａと共にカレントミラー回路５を構成するＰＮＰトランジスタ５ｂには、ＰＮＰトランジスタ５ａに流れる電流（即ち、電流検出用トランジスタ２に流れる電流）Ｉ2 に比例した電流Ｉ3 が流れることとなる。そして、上記電流Ｉ3 が、電流検出端子２６から当該電流検出回路の外部へ流れ出るため、その電流Ｉ3 を監視することで、出力トランジスタ１のドレイン−ソース間に流れる電流Ｉ1 が検出される。
【００５０】
尚、ＰＮＰトランジスタ５ａに流れる電流Ｉ2 とＰＮＰトランジスタ５ｂに流れる電流Ｉ3 との比は、両トランジスタ５ａ，５ｂのトランジスタサイズによって決まるカレントミラー回路５のカレントミラー比である。
このような第１実施形態の電流検出回路において、出力トランジスタ１と電流検出用トランジスタ２とのトランジスタサイズの比をｍ：１とすると、出力トランジスタ１に流れる電流Ｉ1 と電流検出用トランジスタ２に流れる電流Ｉ2 との関係は、下記の式１のようになる。
【００５１】
【数１】
Ｉ2 ＝Ｉ1 ／ｍ  …（式１）
また、カレントミラー回路５のカレントミラー比をｎ：１（＝１／ｎ倍）とすると、ＰＮＰトランジスタ５ｂを経由して電流検出端子２６から流れ出す電流Ｉ3 は、下記の式２のようになる。
【００５２】
【数２】
Ｉ3 ＝Ｉ2 ／ｎ  …（式２）
よって、上記式１及び式２より、電流検出端子２６から流れ出す電流Ｉ3 は、下記の式３の如く表される。
【００５３】
【数３】
Ｉ3 ＝Ｉ1 ／（ｍ×ｎ）  …（式３）
式３から分かるように、電流Ｉ3 は、出力トランジスタ１に流れる電流Ｉ1 に比例すると共に、その比例定数は、出力トランジスタ１と電流検出用トランジスタ２のトランジスタサイズ比ｍと、カレントミラー回路５のカレントミラー比ｎだけに依存し、他の条件には関係が無いことが分かる。
【００５４】
そして、カレントミラー回路５では、ＰＮＰトランジスタ５ａ，５ｂの温度特性が相殺され、また、出力トランジスタ１と電流検出用トランジスタ２においても、互いの温度特性が相殺されるため、温度変化に影響されずに、上記式１〜式３が成立する。
【００５５】
従って、本第１実施形態の電流検出回路によれば、出力トランジスタ１に流れる電流Ｉ1 を極めて精度良く検出することができる。
そして特に、本第１実施形態の電流検出回路では、出力トランジスタ１と電流検出用トランジスタ２とが直接接続されておらず、しかも、電流検出用トランジスタ２のドレイン或いはソースの電圧を制御するのではなく、電流検出用トランジスタ２のドレイン−ソース間電圧を、電圧制御回路６により出力トランジスタ１のドレイン−ソース間電圧に応じて制御する構成を採っている。
【００５６】
このため、出力トランジスタ１のドレインとソースとに同相の電圧変動が発生した場合、即ち、出力トランジスタ１のドレイン及びソースの絶対電位は変化するもののドレイン−ソース間電圧は変化しないといった状況では、電圧制御回路６は実質的に動作せず、電流検出用トランジスタ２のドレイン−ソース間電圧は変化しない。
【００５７】
よって、前述した従来回路と同様の構成を採用した場合には、ノイズなどにより出力トランジスタ１のドレインとソースに急峻な同相の電圧変動が発生すると、出力トランジスタ１のドレイン−ソース間電圧が変化していないにも拘らず電流検出用トランジスタ２のドレイン−ソース間電圧が変化してしてしまう、という問題が生じるが、本第１実施形態の電流検出回路によれば、そのような従来回路での欠点を一掃して、ノイズに影響されることなく高精度な電流検出を安定して行うことができるようになる。
【００５８】
尚、本第１実施形態においては、駆動回路３が第１の駆動回路に相当し、駆動回路４が第２の駆動回路に相当している。
［第２実施形態］
次に、図２は、第２実施形態の電流検出回路を表す回路図である。
【００５９】
図２に示すように、本第２実施形態の電流検出回路は、図１に示した第１実施形態の電流検出回路に対し、下記の（１）〜（４）の４点のみが異なっている。（１）まず、電流検出用トランジスタ２のドレインが、高電位側端子２５に接続されており、その高電位側端子２５は、演算増幅器ＯＰが出力可能な最高電圧と等しい電位（本第２実施形態では、電源電圧ＶＤ１）に接続されている。
【００６０】
（２）次に、カレントミラー回路５に代えて、カレントミラー回路７が設けられており、そのカレントミラー回路７は、コレクタが自己のベースと電流検出用トランジスタ２のソースとに接続された電流経路形成用素子及び第１のトランジスタとしてのＮＰＮトランジスタ７ａと、ベースとエミッタがＮＰＮトランジスタ７ａのベースとエミッタに夫々接続された第２のトランジスタとしてのＮＰＮトランジスタ７ｂと、から構成されている。
【００６１】
そして、両ＮＰＮトランジスタ７ａ，７ｂのエミッタが、電圧制御回路６を構成する演算増幅器ＯＰの出力端子に接続されている。
（３）また、電圧制御回路６において、第１抵抗器Ｒ１と第２抵抗器Ｒ２との接続点が、演算増幅器ＯＰの反転入力端子（−端子）に接続され、第３抵抗器Ｒ３と第４抵抗器Ｒ４との接続点が、演算増幅器ＯＰの非反転入力端子（＋端子）に接続されている。
【００６２】
（４）そして、本第２実施形態の電流検出回路においては、ＮＰＮトランジスタ７ｂのコレクタが電流検出端子２６に接続されており、この電流検出端子２６からＮＰＮトランジスタ７ｂのコレクタへ流れ込む電流Ｉ3 により、出力トランジスタ１のドレイン−ソース間に流れる電流Ｉ1 を検出するようになっている。
【００６３】
以上のように構成された第２実施形態の電流検出回路においても、駆動回路３，４の各々により、出力トランジスタ１と電流検出用トランジスタ２とがオンされ、電源電圧ＶＤ１から出力トランジスタ１を介して、電気負荷Ｌに負荷電流Ｉ1 が流れる。
【００６４】
そして、電圧制御回路６により、電流検出用トランジスタ２のドレイン−ソース間電圧が出力トランジスタ１のドレイン−ソース間電圧と同じになるように、ＮＰＮトランジスタ７ａ，７ｂのエミッタ電圧が調節されて、電流検出用トランジスタ２に、出力トランジスタ１に流れる電流Ｉ1 に応じた電流Ｉ2 が正確に流れ、更に、カレントミラー回路７を構成するＮＰＮトランジスタ７ｂに、電流検出用トランジスタ２に流れる電流Ｉ2 に比例した電流Ｉ3 が流れることとなる。
【００６５】
よって、電流検出端子２６からＮＰＮトランジスタ７ｂのコレクタへ流れ込む電流Ｉ3 を監視することで、出力トランジスタ１のドレイン−ソース間に流れる電流Ｉ1 が精度良く検出される。
そして、本第２実施形態の電流検出回路においても、前述した第１実施形態の電流検出回路と全く同様に、出力トランジスタ１と電流検出用トランジスタ２とが直接接続されておらず、電流検出用トランジスタ２のドレイン−ソース間電圧を、電圧制御回路６により出力トランジスタ１のドレイン−ソース間電圧に応じて制御する構成を採っているため、ノイズに影響されることなく高精度な電流検出を安定して行うことができる。
【００６６】
［第３実施形態］
次に、図３は、第３実施形態の電流検出回路を表す回路図である。
図３に示すように、本第３実施形態の電流検出回路では、図１に示した第１実施形態の電流検出回路と比較して、出力トランジスタ１のソースが、端子２２を介して接地電位に直接接続されており、出力トランジスタ１のドレインが、端子２０を介して電気負荷Ｌの電源電圧ＶＤ１とは反対側に接続されている。そして、それ以外の構成については、第１実施形態の電流検出回路と全く同様である。
【００６７】
つまり、第１実施形態の電流検出回路では、出力トランジスタ１を電気負荷Ｌよりも高電位側に配置した、所謂ハイサイド形式を採っていたが、本第３実施形態の電流検出回路では、出力トランジスタ１を電気負荷Ｌよりも低電位側に配置した、所謂ロウサイド形式を採っている。
【００６８】
そして、本第３実施形態の電流検出回路によっても、第１実施形態の電流検出回路と全く同様に動作して、第１及び第２実施形態の電流検出回路と全く同じ効果を得ることができる。
［第４実施形態］
次に、図４は、第４実施形態の電流検出回路を表す回路図である。
【００６９】
図４に示すように、本第４実施形態の電流検出回路では、図２に示した第２実施形態の電流検出回路と比較して、出力トランジスタ１のソースが、端子２２を介して接地電位に直接接続されており、出力トランジスタ１のドレインが、端子２０を介して電気負荷Ｌの電源電圧ＶＤ１とは反対側に接続されている。そして、それ以外の構成については、第２実施形態の電流検出回路と全く同様である。
【００７０】
つまり、第２実施形態の電流検出回路は、第１実施形態の電流検出回路と同様のハイサイド形式を採っていたが、本第４実施形態の電流検出回路では、第３実施形態の電流検出回路と同様のロウサイド形式を採っている。
そして、本第４実施形態の電流検出回路によっても、第２実施形態の電流検出回路と全く同様に動作して、前述した第１〜第３実施形態の電流検出回路と全く同じ効果を得ることができる。
【００７１】
［その他］
前述した各実施形態の電流検出回路では、出力トランジスタ１及び電流検出用トランジスタ２として、ＮチャネルＭＯＳトランジスタを用いたが、ＰチャネルＭＯＳトランジスタを出力トランジスタ１及び電流検出用トランジスタ２として用い、回路を構成するようにしても良い。また、両トランジスタ１，２として、バイポーラトランジスタやＭＩＳ（Metal-Insulator-Semiconductor ）トランジスタを用いるようにしても良い。
【００７２】
例えば、両トランジスタ１，２として、ＮチャネルＭＯＳトランジスタではなく、ＮＰＮトランジスタを用いる場合には、前述した図１〜図４において、ドレインに代えてコレクタを、ソースに代えてエミッタを、ゲートに代えてベースを、夫々、回路接続に用いれば良い。そして、この場合には、駆動回路３の定電流源３ａによって、出力トランジスタのベースとエミッタとの間に駆動電流（ベース電流）が流され、駆動回路４の定電流源４ａによって、電流検出用トランジスタのベースとエミッタとの間に出力トランジスタの駆動電流と同等の駆動電流が流されることとなる。
【００７３】
一方、前述した各実施形態におけるカレントミラー回路５，７についても、バイポーラトランジスタに代えて、ＭＯＳトランジスタを用いて構成したり、或いは、他の構成のカレントミラー回路を用いることができる。
また、駆動回路３，４についても、出力トランジスタ１と電流検出用トランジスタ２とのゲート−ソース間電圧がほぼ等しくなる構成であれば、他の回路構成を用いることができる。
一方更に、前述した各実施形態では、電流経路形成用素子として、カレントミラー回路５，７の一部を成すトランジスタ５ａ，７ａを用いたが、カレントミラー回路５，７を設ける代わりに、電流検出用トランジスタ２と演算増幅器ＯＰの出力端子との間に電流経路形成用素子としての抵抗器を直列に設け、その抵抗器の両端の電位差を監視することで、出力トランジスタ１に流れる電流Ｉ1 を検出するように構成しても良い。つまり、上記抵抗器の両端に生じる電位差により、その抵抗器及び電流検出用トランジスタ２に流れる電流Ｉ2 が分かるため、その電流Ｉ2 に基づき出力トランジスタ１の電流Ｉ1 を検出するのである。
【００７４】
また、前述した各実施形態では、電流検出用トランジスタ２のドレイン−ソース間電圧を、出力トランジスタ１のドレイン−ソース間電圧と等しくさせるようにしたが、電流検出用トランジスタ２のドレイン−ソース間電圧と、出力トランジスタ１のドレインソース間電圧との比は、１以外の値に設定するようにしてもよい。
【００７５】
例えば、第１抵抗器Ｒ１と第２抵抗器Ｒ２との抵抗値の比（Ｒ２／Ｒ１）と、第３抵抗器Ｒ３と第４抵抗器Ｒ４との抵抗値の比（Ｒ４／Ｒ３）とを、共に２に設定しておけば、電流検出用トランジスタ２のドレイン−ソース間電圧が出力トランジスタ１のドレイン−ソース間電圧に対して２倍となるように、演算増幅器ＯＰの出力端子の電圧が変化することとなる。そして、このような倍数値は、出力トランジスタ１と電流検出用トランジスタ２の特性などに応じて適宜設定すれば良い。
【図面の簡単な説明】
【図１】  第１実施形態の電流検出回路を表す回路図である。
【図２】  第２実施形態の電流検出回路を表す回路図である。
【図３】  第３実施形態の電流検出回路を表す回路図である。
【図４】  第４実施形態の電流検出回路を表す回路図である。
【図５】  従来の電流検出回路を表す回路図である。
【符号の説明】
１…出力トランジスタ    Ｌ…電気負荷    ２…電流検出用トランジスタ
３，４…駆動回路    ３ａ，４ａ…定電流源
３ｂ，４ｂ…ツェナーダイオード    ５，７…カレントミラー回路
５ａ，５ｂ…ＰＮＰトランジスタ    ７ａ，７ｂ…ＮＰＮトランジスタ
６…電圧制御回路    ＯＰ…演算増幅器    Ｒ１…第１抵抗器
Ｒ２…第２抵抗器    Ｒ３…第３抵抗器    Ｒ４…第４抵抗器
２４…低電位側端子    ２５…高電位側端子    ２６…電流検出端子
【図１】
0003680513.tif 000002
【図２】
0003680513.tif 000003
【図３】
0003680513.tif 000004
【図４】
0003680513.tif 000005
【図５】
0003680513.tif 000006