(57)【特許請求の範囲】
【請求項１】
R-Sn-Ti-Oを主成分とするアモルファス組成物からなるキャパシタ用誘電体膜において、Rはジルコニウム(Zr)及びハフニウム（Hf）からなる群から選択されることを特徴とするキャパシタ用誘電体膜であって、
前記アモルファス組成物の主成分はRxSnyTizOwからなり、0.1≦ｘ≦1.8、0.1≦ｙ≦1.6、0.2≦ｚ≦1.9、及び2.0≦ｗ≦4.0であり、ｘ＋ｙ＋ｚ＝２であり、
約200℃に保持した基板上に堆積した場合、10ｋHzで測定した前記組成物の誘電率εは55以上で、前記組成物の性能指数は16.9μC/cm2以上であることを特徴とするキャパシタ用誘電体膜。
【請求項２】
ｘは約０．３であり、ｙは約０．９であり、ｚは約０．８であることを特徴とする請求項１に記載の誘電体膜。
【請求項３】
ｘは約０．４であり、ｙは約０．４であり、ｚは約１．２であることを特徴とする請求項１に記載の誘電体膜。
【請求項４】
前記アモルファス組成物に窒素をドープしたことを特徴とする請求項１に記載の誘電体膜。
【請求項５】
前記アモルファス組成物はＲxＳｎyＴｉzＯwＮvからなり、０．１ｘ≦１．８、０．１≦ｙ≦１．６、０．２≦ｚ≦１．９、２．０≦ｗ≦４．０、および、０．０１≦ｖ≦０．０３であり、ｘ＋ｙ＋ｚ＝２であり、
約２００℃に保持した基板上に堆積した場合、１０ＫＨｚで測定した前記組成物の誘電率εは６０より大きく、前記組成物の性能指数は２２．６μＣ／ｃｍ２より大きいことを特徴とする請求項４に記載の誘電体膜。
【請求項６】
ｘは約０．４であり、ｙは約０．４であり、ｚは約１．２であることを特徴とする請求項５に記載の誘電体膜。
【請求項７】
1対の電極と、該電極間に配置された請求項1に記載の誘電体材料層からなることを特徴とするキャパシタ。
【請求項８】
前記アモルファス組成物はＲxＳｎyＴｉzＯwからなり、０．１≦ｘ≦１．８、０．１≦ｙ≦１．６、０．２≦ｚ≦１．９、および、２．０≦ｗ≦４．０であり、ｘ＋ｙ＋ｚ＝２であることを特徴とする請求項７に記載のキャパシタ。
【請求項９】
前記アモルファス組成物はＲxＳｎyＴｉzＯwＮvからなり、０．１≦ｘ≦１．８、０．１≦ｙ≦１．６、０．２≦ｚ≦１．９、２．０≦ｗ≦４．０、および、ｖは約０．０２であり、ｘ＋ｙ＋ｚ＝２であることを特徴とする請求項７に記載のキャパシタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｒ−Ｓｎ−Ｔｉ−Ｏのアモルファス薄膜からなる誘電体材料（ただし、ＲはＺｒおよびＨｆからなる群から選択される。）に関し、特に、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスのキャパシタへの応用
に関する。
【０００２】
【従来の技術】
薄膜キャパシタ用の誘電体層として使用するための高い誘電率を有する材料が研究されている。マイクロエレクトロニクス回路がますます集積化されるとともに、より小さいコンポーネントに対する需要が強くなっている。小型化の追求は、ＤＲＡＭのセル設計およびデバイスに関して特に強い。より小さいフィーチャサイズへの集積回路の移行は、以前に使用されていた材料よりも大きい誘電率（ε）を有する薄膜誘電体の開発に対する関心を引き起こしている。例えば、一般に、ａ−ＳｉＯx膜が、集積回路デバイスのＤＲＡＭキャパシタにおける誘電体材料として使用されている。セルサイズが小さくなったため、設計者は非常に薄いａ−ＳｉＯx膜の使用に頼ってきたが、このような膜は、その有限の破壊電界により、低下した信頼性を示す。従って、新たな誘電体材料の開発に向けた努力がなされている。ａ−ＳｉＯx膜の固有の限界は、高い誘電率および適度の破壊電界を有する材料で置き換えることによって回避される可能性がある。
【０００３】
高いεの値および性能示数を有する材料に注目が集中している。性能示数は、材料の誘電率（ε）と破壊電界（Ｅbr）の積である。換言すれば、誘電率（ε）に破壊電界（Ｅbr）［ＭＶ／ｃｍ］を乗じた値が性能示数（εＥbr）［μＣ／ｃｍ2］に等しい。性能示数は、膜厚によらないため、誘電体材料の有効性の尺度の有用な単位である。
【０００４】
特に、誘電体材料として、ａ−Ｔａ2Ｏ5（アモルファス五酸化タンタル）、ａ−ＴｉＯx、および結晶ｘ−（Ｂａ，Ｓｒ）ＴｉＯ3の使用が注目を受けている。これらの材料はそれぞれ利点および欠点を有する。例えば、ａ−ＴａＯx膜の比較的高い誘電率および大きい性能示数は特に関心を引いている。しかし、集積回路で使用するにはさらに高い誘電率（および破壊電界）の誘電体膜が望ましく、ａ−ＴｉＯxやｘ−（Ｂａ，Ｓｒ）ＴｉＯ3のような材料に対する関心を高めている。他方、ａ−Ｔａ2Ｏ5およびａ−ＴｉＯxは、一般に集積回路製造と両立するとみなされる元素からなるが、ＢａやＳｒは問題がある。従って、高い誘電率を有するとともに、シリコンチップ集積回路製造と両立する材料が有用である。
【０００５】
このように、高い誘電率、大きい破壊電界、およびシリコンチップ集積回路製造との両立性を有する、キャパシタを備えた集積回路で用いられる誘電体材料に対する需要がある。本発明の発明者によって、Ｒ−Ｓｎ−Ｔｉ−Ｏのアモルファス薄膜がこの目的に有効であることが発見された。ただし、Ｒは、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）からなる群から選択される。
【０００６】
【発明が解決しようとする課題】
これまで、Ｚｒ−Ｔｉ−Ｓｎ−Ｏセラミクス（結晶形または多結晶形）は、中程度の誘電率と、低い誘電率温度係数を含めて、そのマイクロ波特性のために、有用であると報告されている。しかし、これまで研究された組成はそのような応用で使用する場合に代表的なものである。すなわち、それらの組成は必然的に均質相に入る。（Ｚｒ，Ｓｎ）ＴｉＯ4の薄膜は、ハイブリッド集積回路のキャパシタの誘電体コンポーネントとして有用であると報告されている（O. Nakagawara, Y. Toyoda, M. Kobayashi, Y. Yoshino, Y. Katayama, H. Tabata, and T. Kawai, "Electrical Properties of (Zr,Sn)TiO4 Dielectric Thin Film Prepared by Pulsed Laser Deposition", J. Appl. Phys. 80, 388 (1996)（以下「Nakagawara」として引用する。）参照）。しかし、Nakagawaraは、アモルファス膜では誘電率の相対的低下があり、その低下の原因は材料のイオン分極率の低下にあると報告している。Nakagawaraによって報告された膜は構造的には結晶ｘ−（Ｚｒ，Ｓｎ）ＴｉＯ4に近く、均質な結晶相に入る組成を志向する従来の教示に従ったものであり、誘電率がおよそε＝２２の膜を報告している。
【０００７】
【課題を解決するための手段】
しかし、本発明の発明者は、ジルコニウム−スズ−チタン−酸化物またはハフニウム−スズ−チタン−酸化物のアモルファス組成を有する材料は、一般に最適であるとみなされている均質結晶相の外部にあるが、薄い誘電体材料として有効であって、キャパシタの面積を大幅に縮小することが可能であることを発見した。発明者はさらに、好ましい誘電体材料の組成として、（Ｚｒ0.2Ｓｎ0.2Ｔｉ0.6）2ＯxＮvという組成を発見した。これは、２００℃に保持した基板上に堆積した場合、誘電率は約６１で、破壊電界は４．１ＭＶ／ｃｍである。これにより性能示数はεＥbr＝２２．１μＣ／ｃｍ2となり、これは最良のａ−ＴａＯxの約３倍であり、高品質のａ−ＳｉＯx堆積膜の約７倍である。さらに、本発明による膜は比較的安定であり、シリコン集積回路製造で用いられる通常のバックエンド処理に耐える。
【０００８】
本発明は、Ｒ−Ｓｎ−Ｔｉ−Ｏのアモルファス組成を主成分として使用する誘電体薄膜に関する。ただし、Ｒは、ジルコニウム（Ｚｒ）およびハフニウム（Ｈｆ）からなる群から選択される。誘電体薄膜組成の好ましい範囲は、ＲxＳｎyＴｉzＯwを中心とする。ただし、０．１≦ｘ≦１．８、０．１≦ｙ≦１．６、０．２≦ｚ≦１．９、および、２．０≦ｗ≦４．０であり、ｘ＋ｙ＋ｚ＝２である。好ましくは、ｘは約０．４であり、ｙは約０．４であり、ｚは約１．２であり、ｗは約４．０である。さらに、本発明は、膜の誘電率特性および均一性を改善するために窒素をドープしたアモルファス組成に関する。また、本発明は、２つの電極間に配置された本発明の誘電体材料からなるキャパシタに関する。
【０００９】
【発明の実施の形態】
本発明により得られる誘電体薄膜は、Ｒ−Ｓｎ−Ｔｉ−Ｏのアモルファス組成からなる。ただし、ＲはＺｒまたはＨｆであり、高い誘電率ε（すなわち、約３０）を有することにより、キャパシタに用いた場合、キャパシタの面積を小さくすることができる。以下の説明は３つの部分に分けられる。パートＡでは、本発明の応用について、ＤＲＡＭキャパシタにおける本発明の誘電体材料の使用に関して説明する。パートＢでは、本発明の誘電体材料の好ましい組成について説明する。最後に、パートＣでは、本発明の誘電体膜を基板上に堆積する方法について説明する。
【００１０】
Ａ．応用例
例として、図１に、本発明の誘電体層を組み込んだ代表的な積層キャパシタＤＲＡＭ設計の断面図を示す。しかし、本発明はＤＲＡＭセルでの使用に限定されるものではなく、ハイブリッド集積回路や他のデバイスのキャパシタのような他の応用例でも使用可能である。
【００１１】
ＤＲＡＭアプリケーションで用いられる最も一般的なセル設計は、トランスファゲート（例えば、ＭＯＳ電界効果トランジスタすなわちＭＯＳＦＥＴ）と、キャパシタからなるストレージノードとを含む。図１において、基板１０は、一般にシリコンからなる。基板１０は、ＭＯＳＦＥＴのために拡散されたソース１４およびドレイン１６と、ＭＯＳＦＥＴゲート構造１８ａ、１８ｂを含む。基板１０の表面上には、フィールド酸化物パターン（ＦＯＸ）１２が堆積される。キャパシタは、シリコン基板１０上に堆積され、誘電体材料の薄膜２４によって分離された下部電極２２および上部電極２６からなる。電極２２、２６は、Ｔｉ、ＴｉＮ、Ａｌ、０．５％のＣｕをドープしたＡｌ、あるいは当業者に周知の、ＤＲＡＭアプリケーション用の電極を形成するためのその他の材料からなる。誘電体膜２４は、下部電極２２と上部電極２６の間の空間を充填し、Ｚｒ−Ｓｎ−Ｔｉ−ＯまたはＨｆ−Ｓｎ−Ｔｉ−Ｏからなる。いずれも、窒素をドープすることが可能である。下部電極２２および上部電極２６は、誘電体薄膜２４を間に挟んで、キャパシタを形成する。絶縁層２０が、ゲート構造１８ａ、１８ｂからキャパシタを分離することも可能である。
【００１２】
Ｂ．好ましい組成
Ｚｒ−Ｓｎ−Ｔｉ−Ｏ系（Ｎのドープなし）における組成の関数としての、性能示数の本質的傾向の概略を図２の斜線領域４０に示す。この領域４０は、単一相多結晶領域の外部のアモルファス薄膜領域を表す。好ましい組成範囲は、図２に示されるように、アモルファス材料ＺｒxＳｎyＴｉzＯwにおいて、ｘ、ｙ、およびｚは以下のとおりである。
０．２≦ｘ≦０．７（Ｚｒ）
０．３５≦ｙ≦１．２（Ｓｎ）
０．６≦ｚ≦１．２（Ｔｉ）
ただし、ｘ＋ｙ＋ｚ＝２
【００１３】
さらに、有用な性能示数（すなわち、緩和された基準３．０μＣ／ｃｍ2以上）の誘電体材料は、Ｚｒ−Ｓｎ−Ｔｉ−Ｏ系では非常に広い組成範囲にわたって得られる。その範囲は以下のとおりである。
０．１≦ｘ≦１．８（Ｚｒ）
０．１≦ｙ≦１．６（Ｓｎ）
０．２≦ｚ≦１．８（Ｔｉ）
ただし、ｘ＋ｙ＋ｚ＝２
【００１４】
図３に、およその組成がＺｒ0.3Ｓｎ0.8Ｔｉ0.9Ｏ2（上記の好ましい範囲内）の膜の領域上に形成されたキャパシタの電流−電圧特性を示す。電流密度対電界をプロットしてある。Ｔｉの割合が比較的低いため、２００℃で測定したこの膜の誘電率はε＝５５であった。この特定のキャパシタの性能示数は１６．９μＣ／ｃｍ2であった。
【００１５】
Ｚｒ−Ｓｎ−Ｔｉ−Ｏ−Ｎ系（Ｎのドープあり）における組成の関数としての、性能示数の本質的傾向の概略を図４の斜線領域４２に示す。この領域４２は、単一相多結晶領域の外部のアモルファス薄膜領域を表す。好ましい組成範囲は、図４に示されるように、アモルファス材料ＺｒxＳｎyＴｉzＯwＮvにおいて、ｘ、ｙ、およびｚは以下のとおりである。
０．２５≦ｘ≦０．７（Ｚｒ）
０．２５≦ｙ≦０．７（Ｓｎ）
１．０≦ｚ≦１．４（Ｔｉ）
ただし、ｘ＋ｙ＋ｚ＝２
【００１６】
最良の特性は、Ｚｒ0.4Ｓｎ0.4Ｔｉ1.2ＯwＮvという組成を中心とする領域にある。ただし、ｗはおよそ４．０であり、ｖはおよそ０．０２である。一方、有用な性能示数（すなわち、緩和された基準３．０μＣ／ｃｍ2以上）の誘電体材料は、Ｚｒ−Ｓｎ−Ｔｉ−Ｏ−Ｎ系では非常に広い組成範囲にわたって得られる。その範囲は以下のとおりである。
０．１≦ｘ≦１．８（Ｚｒ）
０．１≦ｙ≦１．４（Ｓｎ）
０．２≦ｚ≦１．９（Ｔｉ）
ただし、ｘ＋ｙ＋ｚ＝２
【００１７】
図５に、およその組成がＺｒ0.4Ｓｎ0.4Ｔｉ1.2ＯwＮv（図４の好ましい範囲内）の膜の領域上に形成されたキャパシタの電流−電圧特性を示す。電流密度対電界をプロットしてある。２００℃で測定したこの膜の誘電率はε＝６２．２であった。この特定のキャパシタの性能示数は２２．６μＣ／ｃｍ2であった。上記では、好ましい組成は特にジルコニウムについて記載されているが、本発明によれば、与えられた同じパラメータの範囲内で、ＨｆをＺｒの代わりに置き換えることが可能である。
【００１８】
Ｃ．サンプル調製
膜は、軸外または軸上のいずれの反応性スパッタリングにより調製することも可能である。無線周波数反応性スパッタリングにより膜を堆積するのに用いられる装置を図６に示す。装置およびプロセスの説明は、Ｚｒ−Ｓｎ−Ｔｉ−Ｏ（Ｎのドープのあるものとないもの）の組成を堆積することに関して行うが、同じプロセスを用いて、以下で述べるＺｒガンの代わりにＨｆターゲットガンを用いることにより、Ｈｆ−Ｔｉ−Ｓｎ−Ｏの膜を堆積することも可能である。
【００１９】
図６において、装置は、平面マグネトロンスパッタガン３１、３２、および３３を有する真空容器３０からなる。ガン３１、３２、および３３は、直径２インチ（５．０８ｃｍ）のターゲットを有し、ターゲットに向かい合うように配置され（すなわち、被覆されるべき基板３４のほうを向く）、それぞれＺｒ、Ｔｉ、およびＳｎを堆積する。ターゲットは、対向する基板の端から約２センチメートルに配置され、その形状は一般に長方形である。各スパッタガンは、ＲＦ電源（３１ａ、３２ａ、および３３ａ）に接続され、自己バイアスされる。ガンは、例えば、１５０Ｗ（Ｚｒガン３１）、７５Ｗ（Ｔｉガン３２）、および２０Ｗ（Ｓｎガン３３）で動作し、基板の中心点に適当なＺｒ−Ｔｉ−Ｓｎ−Ｏ組成を提供する。堆積が実行される全圧は、例えば、軸外スパッタリングでは３０ｍＴｏｒｒであり、軸上スパッタリングでは４．０ｍＴｏｒｒであり、以下で説明するようにさまざまな流量を用いて行われる。
【００２０】
誘電体薄膜の堆積に用いられる基板３４は、一般に、約５５００Åの熱酸化物、４５０ÅのＴｉ、および６００ÅのＴｉＮで被覆されたシリコンウェハからなる。堆積プロセスの前に、基板３４は、タンタルバネクリップ３５ａ、３５ｂ、および３５ｃを用いて、厚いアルミニウム基板ホルダ（図６の視野からは隠れている）にマウントされる。基板３４は、堆積プロセス中にＲＦパワー（約１０Ｗが好ましい）を供給して膜の表面移動度を高めるために、電源３４ａに接続される。基板ホルダ（図示せず）は、タンタルワイヤ放射ヒータ用いて加熱され、基板ホルダに挿入されたクロメル／アルメル熱電対でモニタされる。堆積プロセス中は温度を一定に保つことが好ましい。
【００２１】
図２に示されるようなＺｒ−Ｔｉ−Ｓｎ−Ｏの組成の軸外スパッタリング堆積の場合、以下のステップが用いられる。まず、基板３４を用意し、上記のように、または、約６０ｎｍのＴｉＮで、被覆する。この基板を、タンタルクリップ３５ａ、３５ｂ、および３５ｃを用いて基板ホルダにマウントし、基板がＺｒスパッタガンターゲット３１から約６センチメートル、Ｔｉスパッタガンターゲット３２から約４センチメートル、Ｓｎスパッタガンターゲット３３から約６．５センチメートルになるように配置される。好ましくは、スパッタガン３１、３２、および３３は、同一水平面上に位置し、図６に示すように、ターゲットが互いに９０度の角度で内側に向かい合うように配置される。基板３４は、上面がターゲットの水平面に平行になるように配置され、ターゲットの平面の下約３．５センチメートルに配置される。
【００２２】
基板３４を真空容器３０内に適当に配置した後、堆積プロセスが実行される。真空容器内の背圧は、およそ５×１０-6Ｔｏｒｒ以下の圧力まで排気される。基板３４の温度を約２００℃まで上昇させ、１０〜２０℃の範囲内に維持する。次に、酸素（Ｏ2）ガスを、アルゴンガスとともに、それぞれ１０ｓｃｃｍおよび１５ｓｃｃｍで導入する（ただし、「ｓｃｃｍ」は、毎分標準（すなわち、標準状態の圧力および温度での）立方センチメートルのことである）。スパッタリングガスの圧力を約３０．０ｍＴｏｒｒまで上昇させる。次に、ＲＦ電源３４ａ、３１ａ、３２ａ、および３３ａを起動し、ＲＦパワーを、上記のように、それぞれ１０Ｗ、７５Ｗ、１５０Ｗ、および２０Ｗで基板３４およびスパッタガン３１、３２、および３３に加える。各ＲＦ電源３１ａ、３２ａ、３３ａ、および３４ａ用のＲＦ整合回路を調整して、反射パワーを最小にする。スパッタ堆積を約２０分間実行した後、ＲＦパワーとガスの供給を切る。その後、システムを開放し、サンプルを取り出す。
【００２３】
窒素をドープした誘電体膜を得るためには、酸素およびアルゴンガスとともに窒素ガスを真空容器内に注入する必要があることを除いては、同じプロセスを使用可能である。この場合、使用されるガス流量は、例えば、Ｎ2ガスが約５ｓｃｃｍ、Ｏ2ガスが約１０ｓｃｃｍ、およびＡｒガスが約１０ｓｃｃｍである。
【００２４】
軸上スパッタリング堆積プロセス（１つの複合スパッタリングガンによる）もまた有効であり、プロセス時間を短縮する。この応用例の場合、６０％Ｔｉ、２０％Ｚｒ、および２０％Ｓｎ（原子％で）の組成を有する複合Ｚｒ−Ｓｎ−Ｔｉ金属ターゲットが、直径２インチ（５．０８ｃｍ）のスパッタガンに適している。軸外堆積のプロセスに従って、基板を基板ホルダにマウントし、熱接点用にＴａクリップを用いて適所に保持する。基板を、複合金属ターゲットから約３．０センチメートルに配置し、基板の表面をターゲットと平行にし、ターゲットの中心に向ける。背圧ガス、基板温度、およびガス流量のパラメータは、上記の軸外堆積の場合と同じである（背圧ガスは、５×１０-6Ｔｏｒｒ以下まで排気され、基板の温度は約２００℃に維持され、Ｏ2ガスを１０ｓｃｃｍで、アルゴンガスを１５ｓｃｃｍで導入する）。しかし、スパッタリングガスの圧力は、約４．０ｍＴｏｒｒに上昇させる。複合スパッタリングガンに加えられるＲＦパワーは約１００Ｗであり、ＲＦ整合回路で調整して、反射パワーを最小にする。スパッタ堆積を５分間実行した後、ＲＦパワーとガスの供給を切る。基板が約１００℃まで冷却された後、システムを開放し、サンプルを取り出す。
【００２５】
約２００℃の温度で、相対的に高い酸素分圧に少量の窒素を加えて、堆積を実行するのが有効である。窒素は、酸素空格子点によって生成されるトラップを埋め合わせるように作用して、均一な誘電体材料となると考えられている。埋め合わせる他のカチオンまたはアニオンによるドーピングも使用可能である。酸素空格子点（トラップ）の密度は、酸素圧力、基板温度、全圧、ターゲット配置、基板バイアスなどの他のプロセスパラメータによっても補償される。
【００２６】
以上、本発明の実施例について説明したが、本発明の原理に従って、さまざまな変形例を考えることが可能である。本発明のハイブリッド集積回路は、上記の例や調製方法に限定されるものではない。例えば、Ｒ−Ｓｎ−Ｔｉ−Ｏ（ただしＲはＺｒまたはＨｆ）を主成分とするキャパシタの誘電体薄膜を形成するには、上記の無線周波数（ＲＦ）マグネトロンスパッタリング法の代わりに、イオンビームスパッタリング、化学蒸着、電子サイクロトロン共鳴スパッタリング、またはレーザアブレーションのような他の方法も使用可能である。さらに、膜は、酸素トラップを埋め合わせる低濃度の適当な元素（例えば、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ａｌ、あるいはＩｎ）でドープすることも可能である。
【００２７】
【発明の効果】
以上述べたごとく、本発明によれば、高い誘電率、大きい破壊電界、およびシリコンチップ集積回路製造との両立性を有する、キャパシタを備えた集積回路で用いられる誘電体材料が実現される。
【図面の簡単な説明】
【図１】本発明による誘電体層からなるＤＲＡＭセル設計の一実施例の概略断面図である。
【図２】本発明によるＺｒ−Ｓｎ−Ｔｉ−Ｏ系の好ましい組成の領域を示す概略組成図である。
【図３】本発明により形成された、図２の組成を有するキャパシタの代表的な電流−電圧特性を示す図である。
【図４】本発明によるＺｒ−Ｓｎ−Ｔｉ−Ｏ−Ｎ系の好ましい組成の領域を示す概略組成図である。
【図５】本発明により形成された、図４の組成を有するキャパシタの代表的な電流−電圧特性を示す図である。
【図６】本発明による誘電体薄膜を形成する際に用いられる３ガン無線周波数スパッタリングシステムの概略上面図である。
【符号の説明】
１０  基板
１２  フィールド酸化物パターン（ＦＯＸ）
１４  ソース
１６  ドレイン
１８  ＭＯＳＦＥＴゲート構造
２０  絶縁層
２２  下部電極
２４  誘電体薄膜
２６  上部電極
３０  真空容器
３１  平面マグネトロンスパッタガン
３１ａ  ＲＦ電源
３２  平面マグネトロンスパッタガン
３２ａ  ＲＦ電源
３３  平面マグネトロンスパッタガン
３３ａ  ＲＦ電源
３４  基板
３４ａ  ＲＦ電源
３５  タンタルバネクリップ
【図１】
0003649917.tif 000002
【図２】
0003649917.tif 000003
【図３】
0003649917.tif 000004
【図４】
0003649917.tif 000005
【図５】
0003649917.tif 000006
【図６】
0003649917.tif 000007