(57)【特許請求の範囲】
【請求項１】
フラッシュメモリにおけるデコーダ回路において、
ローアドレス信号によって出力信号が決定される第１デコーディング手段と、前記第１デコーディング手段の出力信号及び消去信号によってグローバルワードラインを選択するための第２デコーディング手段からなるグローバルローデコーダと、
前記グローバルローデコーダから出力されるグローバルワードライン信号によって第１電圧供給信号またはコラムセクタアドレス信号を選択的に伝達する第１及び第２トランジスターと、
セクタワードラインの電圧に応じて第１電圧供給信号を伝達する第３トランジスターと、
それぞれのゲートに前記第３トランジスターから前記第１電圧供給信号を受け、前記第１及び第２トランジスターの動作によって伝達された第１電圧供給信号またはコラムセクタアドレス信号によって、第１電圧供給信号または第２電圧供給信号を選択的にセクタワードラインに伝達する第４及び第５トランジスターとを備えたローカルローデコーダと、
からなることを特徴とするフラッシュメモリ用デコーダ回路。
【請求項２】
前記第２乃至第４トランジスターはPMOSトランジスターであり、前記第１及び第５トランジスターはNMOSトランジスターであることを特徴とする請求項１記載のフラッシュメモリ用デコーダ回路。
【請求項３】
フラッシュメモリにおけるデコーダ回路において、
ローアドレス信号によって選択されたグローバル選択信号によって第１電圧または接地電圧を選択的に伝達する第１及び第２トランジスターと、前記第１及び第２トランジスターの動作によって伝達された電圧によって第１電圧または第２電圧を選択的にグローバルワードラインに伝達する第３及び第４トランジスターとを備えたグローバルローデコーダと、
前記グローバルワードラインを入力にし、
第１コラムセクタアドレスの電圧に応じてグローバルワードラインの電圧をワードラインに出力する第５トランジスターと、
第２コラムセクタアドレスの電圧に応じてグローバルワードラインの電圧をワードラインに出力する第６トランジスターと、
第１コラムセクタアドレスの電圧に応じて接地電圧をワードラインに出力する第７トランジスターとを備えたローカルローデコーダと、
からなることを特徴とするフラッシュメモリ用デコーダ回路。
【請求項４】
前記第１及び第３トランジスターはNMOSトランジスターであり、前記第２及び第４トランジスターはPMOSトランジスターであることを特徴とする請求項３記載のフラッシュメモリ用デコーダ回路。
【請求項５】
前記第５トランジスターはPMOSトランジスターであり、前記第６及び第７トランジスターはNMOSトランジスターであることを特徴とする請求項５記載のフラッシュメモリ用デコーダ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はセクタ別書き込み（ｗｒｉｔｅ）が可能なフラッシュメモリ装置においてグローバルローデコーダ（Ｇｌｏｂａｌ  Ｌｏｗ  Ｄｅｃｏｄｅｒ）を用い、コラム方向にセクタを分けるときグローバルローデコーダの出力を入力とするローカルローデコーダ（Ｌｏｃａｌ  Ｌｏｗ  Ｄｅｃｏｄｅｒ）をセクタ数だけ増加することができるフラッシュメモリ装置におけるローデコーダ回路に関する。
【０００２】
【従来の技術】
一般にフラッシュメモリ素子は電気的プログラム及び消去機能を有する。セクタ別プログラムが可能なフラッシュメモリ素子において通常書き込み周期は１０万回以上保障されなければならない。この時、単位セルのゲートで受けるストレスの回数は一つのワードライン（Ｗｏｒｄ  Ｌｉｎｅ）に連結された単位セルの個数になり、単位セルのドレーンで受けるストレスの回数は一つのビットライン（Ｂｉｔ  Ｌｉｎｅ）に連結された単位セルの個数になる。図１は従来用いられてきたローデコーダの回路図である。
【０００３】
先ず、読み込みモード（Ｒｅａｄ  Ｍｏｄｅ）において第１電圧供給信号（ＳｎＶｐｐｘ）はＶｄｄ電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）及びＸＲＳＴは接地電圧レベルにスイッチングされる。この時，Ｐモストランジスター（ｈｐ１）がターンオンされ全ての接続点（Ｎｏｄｅ）ＡはＶｄｄ電圧レベルを有することになり、接続点ＡにかかるＶｄｄ電圧レベルはＮモストランジスター（ｔｈｎ）をターンオンさせるとセクタワードライン（ＳｎＷＬ）に接地電圧レベルを有するようにさせる。
【０００４】
一方、ローアドレス信号（ＸＢＰＲＥＤ及びＸＣＰＲＥＤ）及びセクタ信号（Ｓ）を入力とするナンドゲート（Ｉ）によって選択された一つのＸｎＣＯＭのみが接地電圧レベルを有することになりこの時、一つのＸＡＰＲＥＤのみＶｄｄ電圧レベルになることによって選択しようとするローデコーダのＮモストランジスター（ｈｎ）がターンオンされ、選択されたローデコーダの接続点Ａが接地電圧レベルを有することになる。したがって、接続点Ａにかかる接地電圧レベルはＰモストランジスター（ｈｐ３）をターンオンさせてセクタワードライン（ＳｎＷＬ）にＶｄｄ電圧レベルを有するようにする。
【０００５】
次に、プログラムモード（Ｐｒｏｇｒａｍ  Ｍｏｄｅ）において選択されたセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｐｐ電圧レベルにスイッチングされ、全ての第２電圧供給信号（（ＳｎＶｅｅｘ）は接地電圧レベルにスイッチングされ，ＸＲＳＴは第１電圧供給信号（ＳｎＶｐｐｘ）がＶｐｐｘ電圧レベルになる前までは接地電圧レベルを有しておりＶｐｐ電圧レベルになると選択されたセクタのＸＲＳＴがＶｐｐ電圧レベルになるようにスイッチングされる。更に、選択されなかったセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｄｄ電圧レベルを保持し、選択されなかったセクタのＸＲＳＴは接地電圧レベルを保持することによって選択されなかったセクタのワードライン（ＳｎＷＬ）は接地電圧レベルを有することになる。
【０００６】
一方、ローアドレス信号（ＸＢＰＲＥＤ及びＸＣＰＲＥＤ）及びセクタ信号（Ｓ）を入力とするナンドゲート（ＮＡＮＤ  Ｇａｔｅ；Ｉ）によって選択された一つのＸｎＣＯＭは接地電圧レベルを有することになりこの時、一つのＸＡＰＲＥＤのみＶｄｄ電圧レベルになることによって選択しようとするローデコーダのＮモストランジスター（ｈｎ）がターンオンされ、選択されたローデコーダの接続点Ａが接地電圧レベルを有することになる。したがって、接続点Ａにかかる接地電圧レベルはＰモストランジスター（ｈｐ３）をターンオンさせてセクタワードライン（ＳｎＷＬ）にＶｐｐ電圧レベルを有するようにする。
【０００７】
最後に、消去モード（Ｅｒａｓｅ  Ｍｏｄｅ）において選択されたセクタの第１電圧供給信号（ＳｎＶｐｐｘ）は接地電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）は−Ｖｐｐ電圧レベルにスイッチングされてＸＲＳＴは接地電圧レベルにスイッチングされる。また、選択されなかったセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｄｄ電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）及びＸＲＳＴが接地電圧レベルにスイッチングされる。
【０００８】
結局、選択されなかったセクタの接続点ＡはＶｄｄ電圧レベルになるため、これに対するセクタワードライン（ＳｎＷＬ）は接地電圧レベルを有する。
【０００９】
一方、選択されたローデコーダはＮモストランジスター（ｔｈｎ）がターンオンされた全てのワードライン（ＳｎＷＬ）は−Ｖｐｐ電圧レベルを有する。
【００１０】
上述したようなローデコーダはコラム（Ｃｏｌｕｍｎ）方向にセクタを分けるときコラムセクタの数と等しいローデコーダ数が増加するためローデコーダのＸｎＣＯＭ数も増加し、プリデコーダ（Ｐｒｅｄｅｃｏｄｅｒ）出力負荷及びアドレスバッファ出力負荷が比例して増加するため接近時間（Ａｃｃｅｓｓ  Ｔｉｍｅ）が遅延され、更にチップの大きさもそのくらい大きくなる問題が発生する。
【００１１】
したがって、本発明はセクタ別書き込みが可能なフラッシュメモリ装置においてグローバルローデコーダを用いて、コラム方向にセクタを分けるときグローバルローデコーダの出力を入力とするローカルローデコーダをセクタ数だけ増加させることによってローアドレス信号（Ｌｏｗ  Ａｄｄｒｅｓｓ  Ｐａｔｈ）による負荷（ｌｏａｄｉｎｇ）を最小化してチップの大きさを小さくしながら接近時間を増加させることができるフラッシュメモリ装置においてのローデコーダ回路を提供することをその目的とする。
【００１２】
上述した目的を達成するための本発明に係るフラッシュメモリ用デコーダ回路の代表的な構成は、フラッシュメモリにおけるデコーダ回路において、ローアドレス信号によって出力信号が決定される第１デコーディング手段と、前記第１デコーディング手段の出力信号及び消去信号によってグローバルワードラインを選択するための第２デコーディング手段からなるグローバルローデコーダと、前記グローバルローデコーダから出力されるグローバルワードライン信号によって第１電圧供給信号またはコラムセクタアドレス信号を選択的に伝達する第１及び第２トランジスターと、セクタワードラインの電圧に応じて第１電圧供給信号を伝達する第３トランジスターと、前記第１及び第２トランジスターの動作によって伝達された第１電圧供給信号またはコラムセクタアドレス信号によって、第１電圧供給信号または第２電圧供給信号を選択的にセクタワードラインに伝達する第４及び第５トランジスターとを備えたローカルローデコーダと、からなることを特徴とする。
【００１３】
以下に、本発明を添付した図面を参照して詳細に説明すると次のとおりである。
【００１４】
図２は本発明の第１実施例によるグローバルローデコーダの回路図であり、ローアドレス信号（ＸＡＰＲＥＤ，ＸＢＰＲＥＤ及びＸＣＰＲＥＤ）によって第１デコーデイング手段（１１１）の出力信号が決定される。また、第１デコーデイング手段（１１１）の出力信号は消去信号（Ｅ）とともに第２デコーデイング手段（１１２）に入力されてグローバルワードライン（ＧＷＬ）が選択される。上記第１及び第２デコーデイング手段（１１１及び１１２）はナンドゲートからなる。すなわち、読み出しモード及びプログラムモードにおいては多数のグローバルワードライン（ＧＷＬ）のうち一つだけＶｄｄ電圧レベルに選択され、消去モード（Ｅ）においては消去信号（Ｅ）が接地電圧レベルになるためグローバルローデコーダにおいて全てのグローバルワードライン（ＧＷＬ）の出力信号はＶｄｄ電圧レベルを有することになる。
【００１５】
図３は図２のグローバルローデコーダの出力信号であるグローバルワードライン（ＧＷＬ）を入力としてコラムセクタアドレス（ＳｎＣＯＭ）の組み合わせによって選択されたコラムセクタのセクタワードライン（ＳｎＷＬ）にのみグローバルワードライン（ＧＷＬ）の出力電圧が伝達されるようにし、選択されなかったコラムセクタのセクタワードライン（ＳｎＷＬ）には接地電圧レベルになるように構成したローカルローデコーダの回路図である。
【００１６】
このローカルローデコーダの動作をモード別に説明すると次のとおりである。
【００１７】
先ず、読み込みモードにおいて全てのコラムセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｄｄ電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）は接地電圧レベルにスイッチングされる。コラムセクタにおいて選択されたコラムセクタアドレス（Ｃｏｌｕｍｎ  Ｓｅｃｔｏｒ  Ａｄｄｒｅｓｓ；ＳｎＣＯＭ）は接地電圧レベルにスイッチングされ、選択されなかったコラムセクタにおいてはＶｄｄ電圧レベルになるようにスイッチングされる。結局、選択されなかったグローバルワードライン（ＧＷＬ）によってローカルローデコーダにおいては第２トランジスター（Ｔ２）をターンオンさせて接続点ＢがＶｄｄ電圧レベルになり、この接続点Ｂにかかる電圧は第５トランジスター（Ｔ５）をターンオンさせてセクタワードライン（ＳｎＷＬ）が接地電圧レベルになるようにする。
【００１８】
一方、選択されたグローバルワードライン（ＧＷＬ）はＶｄｄ電圧レベルになり第１トランジスター（Ｔ１）をターンオンさせると、これによって接続点Ｂはコラムセクタによるコラムセクタアドレス（ＳｎＣＯＭ）の電圧になる。したがって選択されなかったコラムセクタのコラムセクタアドレス（ＳｎＣＯＭ）はＶｄｄ電圧レベルであるため第５トランジスター（Ｔ５）をターンオンさせるとセクタワードライン（ＳｎＷＬ）は接地電圧レベルになるが、選択されたコラムセクタのコラムセクタアドレス（ＳｎＣＯＭ）は接地電圧になるため第４トランジスター（Ｔ４）をターンオンさせるとセクタワードライン（ＳｎＷＬ）がＶｄｄ電圧レベルを有するようになる。したがって全てのセクタワードライン（ＳｎＷＬ）のうち選択された一つのセクタワードライン（ＳｎＷＬ）のみＶｄｄ電圧レベルを有することになり、その他のセクタワードライン（ＳｎＷＬ）は接地電圧レベルを有するようになる。
【００１９】
次に、プログラムモードにおいて選択されたセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｐｐ電圧レベルにスイッチングされ、選択されなかったセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｐｐ電圧レベルにスイッチングされ、全ての第２電圧供給信号（ＳｎＶｅｅｘ）は接地電圧レベルにスイッチングされる。更に選択されたコラムセクタのコラムセクタアドレス（ＳｎＣＯＭ）は接地電圧レベルにスイッチングされ、選択されなかったコラムセクタアドレス（ＳｎＣＯＭ）はＶｄｄ電圧レベルにスイッチングされる。したがって選択されなかったグローバルワードライン（ＧＷＬ）は第２トランジスター（Ｔ２）をターンオンさせると接続点ＢがＶｄｄ電圧レベルになる。この接続点ＢにかかるＶｄｄ電圧レベルは第５トランジスター（Ｔ５）をターンオンさせると該当するセクタワードライン（ＳｎＷＬ）は接地電圧レベルになる。
【００２０】
一方、選択されたグローバルワードライン（ＧＷＬ）は第１トランジスター（Ｔ１）をターンオンさせ、これによって接続点Ｂはコラムセクタによるコラムセクタアドレス（ＳｎＣＯＭ）電圧になる。この時、選択されなかったコラムセクタにおいては第３及び第５トランジスター（Ｔ３及びＴ５）をターンオンさせるとセクタワードライン（ＳｎＷＬ）が接地電圧レベルになる。選択されたコラムセクタにおいては第４トランジスター（Ｔ４）をターンオンさせてセクタワードライン（ＳｎＷＬ）がＶｐｐ電圧レベルになるようにする。
【００２１】
したがって、全てのセクタワードライン（ＳｎＷＬ）のうち選択された一つのセクタワードライン（ＳｎＷＬ）のみＶｐｐ電圧レベルになり、その他のセクタワードライン（ＳｎＷＬ）は接地電圧レベルになる。
【００２２】
チップの大きさ（Ｌａｙｏｕｔ）問題のため第１電圧供給信号（ＳｎＶｐｐｘ）及び第２電圧供給信号（ＳｎＶｅｅｘ）を多数個のローカルデコーダにおいて共有する場合プログラムモードにおいて選択されたコラムセクタのコラムセクタアドレス（ＳｎＣＯＭ）の電圧はＶｐｐ電圧レベルになるようにし、共通第１電圧供給信号（ＳｎＶｐｐｘ）及び第１電圧供給信号（ＳｎＶｐｐｘ）を有する選択されなかったコラムセクタのカラムセクタアドレス（ＳｎＣＯＭ）はＶｐｐ電圧レベルを有するようにすると上述した動作と同一の動作をする。
【００２３】
最後に消去モードにおいて選択されたセクタの第１電圧供給信号（ＳｎＶｐｐｘ）は接地電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）は−Ｖｐｐ電圧レベルにスイッチングされる。また、選択されなかったセクタの第１電圧供給信号（ＳｎＶｐｐｘ）はＶｄｄ電圧レベルにスイッチングされ、第２電圧供給信号（ＳｎＶｅｅｘ）は接地電圧レベルにスイッチングされる。グローバルローデコーダの出力であるグローバルワードライン（ＧＷＬ）は全てＶｄｄ電圧レベルであるためグローバルワードライン（ＧＷＬ）によって第１トランジスター（Ｔ１）をターンオンさせると接続点Ｂはコラムセクタによるコラムセクタアドレス（ＳｎＣＯＭ）電圧になる。この時、選択されなかったセクタの第１電圧供給信号（ＳｎＶｐｐｘ）及びコラムセクタアドレス（ＳｎＣＯＭ）はＶｄｄ電圧レベルであるため接続点ＢはＶｄｄ電圧レベルになり第５トランジスター（Ｔ５）をターンオンさせるため選択されなかったセクタのセクタワードライン（ＳｎＷＬ）はすべて接地電圧レベルになる。
【００２４】
一方、選択されたセクタの第１電圧供給信号（ＳｎＶｐｐｘ）は接地電圧レベルであり、第２電圧供給信号（ＳｎＶｅｅｘ）は−Ｖｐｐ電圧レベルであり、コラムセクタアドレス（ＳｎＣＯＭ）は接地電圧レベルになるため選択されたセクタの全てのローカルローデコーダの第５トランジスター（Ｔ５）をターンオンさせると選択されたセクタの全てのセクタワードライン（ＳｎＷＬ）は−Ｖｐｐ電圧レベルになる。
【００２５】
図４は本発明の第２実施例によるグローバルローデコーダの回路図であり、ローアドレス信号によって選択されたグローバルローデコーダのＸｎＣＯＭはＶｄｄ電圧レベルを有する。
【００２６】
各モード別に動作を説明すると先ず、読み出しモードにおいてＶｐｐｘはＶｄｄ電圧レベルにスイッチングされ、Ｖｅｅｘは接地電圧レベルにスイッチングされる。この時、選択されたグローバルローデコーダのＸｎＣＯＭはＶｄｄ電圧レベルであるため第２トランジスター（Ｔ１２）をターンオフされる。第１トランジスター（Ｔ１１）がターンオンされると接続点Ｂは接地電圧レベルになる。第４トランジスター（Ｔ１４）がターンオンされるとグローバルワードライン（ＧＷＬ）はＶｄｄ電圧レベルを有する。
【００２７】
一方、選択されなかったグローバルローデコーダのＸｎＣＯＭは接地電圧レベルであるため第２トランジスター（Ｔ１２）をターンオンさせて接続点ＢがＶｄｄ電圧レベルになろことによって第３トランジスター（Ｔ１３）をターンオンさせると選択されなかったグローバルワードライン（ＧＷＬ）は接地電圧レベルを有することになる。
【００２８】
次にプログラムモードにおいて選択されたローセクタアドレスによってグローバルローデコーダのＶｐｐｘがＶｐｐ電圧レベルにスイッチングされ、選択されなかったグローバルローデコーダのＶｐｐｘはＶｄｄ電圧レベルにスイッチングされる。この時、選択されたグローバルローデコーダは第１トランジスター（Ｔ１１）がターンオンされると接続点Ｂが接地電圧レベルになる。これによって第４トランジスター（Ｔ１４）がターンオンされて選択されたグローバルワードライン（ＧＷＬ）はＶｐｐ電圧レベルを有することになる。
【００２９】
一方、選択されなかったグローバルローデコーダのＸｎＣＯＭは接地電圧レベルであるため第２トランジスター（Ｔ１２）をターンオンさせて接続点ＢがＶｐｐ電圧レベルになるようにし、第３トランジスター（Ｔ１３）をターンオンさせると選択されなかったグローバルワードライン（ＧＷＬ）は接地電圧レベルを有することになる。
【００３０】
最後に消去モードにおいてローセクタアドレスによって選択されたグローバルローデコーダのＶｐｐｘは接地電圧レベルにスイッチングされ、選択されなかったグローバルローデコーダのＶｐｐｘはＶｄｄにスイッチングされる。又、選択されたグローバルローデコーダのＶｅｅｘは−ＶＰＰ電圧レベルにスイッチングされ、選択されなかったグローバルローデコーダのＶｅｅｘは接地電圧レベルにスイッチングされる。さらに、消去モードにおいてのみ消去命令によってのみＸｎＣＯＭがＶｄｄ電圧レベルになるためローセクタアドレスによって選択されたローセクタのＶｅｅｘが−Ｖｐｐ電圧レベルである。したがって、選択されたローセクタのグローバルローデコーダにおいて第１及び第３トランジスタ（Ｔ１１及びＴ１３）がターンオンされグローバルワードライン（ＧＷＬ）は全て−Ｖｐｐ電圧レベルを有することになる。
【００３１】
一方、選択されなかったグローバルローデコーダのＶｅｅｘは接地電圧レベルになり、ＶｐｐｘはＶｄｄ電圧レベルになることによって第２及び第３トランジスタ（Ｔ１２及びＴ１３）はターンオンされてグローバルワードライン（ＧＷＬ）は接地電圧レベルになる。
【００３２】
図５は図４のグローバルワードライン（ＧＷＬ）を入力とし第１及び第２コラムセクタアドレス（ＳｎＣＯＭ及びＳｎＣＯＭ）の組み合わせによって選択されたコラムセクタにのみグローバルワードライン（ＧＷＬ）の電圧レベルが伝達されるようにし、選択されなかったコラムセクタのワードライン（ＳｎＷＬ）は接地電圧レベルになるように構成されたローカルローデコーダ回路図である。
【００３３】
ローカルローデコーダのＶｐｐｘ及びＶｅｅｘはグローバルローデコーダのＶｐｐｘ及びＶｅｅｘのように各モードに合うようにスイッチングされる。更に、ローカルデコーダのゲート入力である第１及び第２コラムセクタアドレス（ＳｎＣＯＭ及びＳｎＣＯＭＢ）とＶｐｐｘ及びＶｅｅｘの組み合わせによって選択されたコラムセクタのローカルーローデコーダにおいて第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）はターンオンされるが、選択されなかったコラムセクタのローカルローデコーダにおいて第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）はターンオンされ、第７トランジスタ（Ｔ１７）はターンオンされてワードライン（ＳｎＷＬ）は接地電圧レベルを有すことになる。
【００３４】
モード別に動作を説明すると、先ず、読み出しモードにおいてＶｐｐｘはＶｄｄ電圧レベルになり，Ｖｅｅｘは接地電圧レベルになり、選択されたグローバルワードライン（ＧＷＬ）にはＶｄｄ電圧レベルが入力され、選択されなかったグローバルワードライン（ＧＷＬ）に接地電圧レベルを保持する。この時、第１コラムセクタアドレス（ＳｎＣＯＭ）が接地電圧レベルにスイッチングされ、第２コラムセクタアドレス（ＳｎＣＯＭＢ）がＶｄｄ電圧レベルにスイッチングされることによって選択されたコラムセクタは第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオンさせ、第７トランジスタ（Ｔ１７）をターンオフさせるとグローバルワードライン（ＧＷＬ）のＶｄｄ電圧レベルはそのままワードライン（ＳｎＷＬ）に伝達される。
【００３５】
一方、第１コラムセクタアドレス（ＳｎＣＯＭ）がＶｄｄ電圧レベルにスイッチングされ、第２コラムセクタアドレス（ＳｎＣＯＭＢ）が接地電圧レベルにスイッチングされることによって選択されたコラムセクタは第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオフさせ、第７トランジスタ（Ｔ１７）をターンオンさせて全てのワードライン（ＳｎＷＬ）は接地電圧レベルを有するようにする。
【００３６】
次に、プログラムモードにおいて選択されたグローバルワードライン（ＧＷＬ）はＶｐｐ電圧レベルになり、ＶｐｐｘはＶｐｐ電圧レベルになる。又、選択されなかったグローバルワードライン（ＧＷＬ）は接地電圧レベルになり、ＶｐｐｘはＶｄｄ電圧レベルになり，Ｖｅｅｘは接地電圧レベルになる。第１コラムセクタアドレス（ＳｎＣＯＭ）がＶｄｄ電圧レベルで、第２コラムセクタアドレス（ＳｎＣＯＭＢ）が接地電圧レベルになって選択されなかったローセクタはローカルローデコーダにおいて第５トランジスタ（ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオフさせ、第７トランジスタ（Ｔ１７）をターンオンさせることによってワードライン（ＳｎＷＬ）に接地電圧レベルを有するようにする。
【００３７】
一方、第１コラムセクタアドレス（ＳｎＣＯＭ）が接地電圧レベルで、第２コラムセクタアドレス（ＳｎＣＯＭＢ）がＶｄｄ電圧レベルであればローカルローデコーダにおいて第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオンさせ、第７トランジスタ（Ｔ１７）をターンオフさせるとグローバルワードライン（ＧＷＬ）の電圧レベルがそのままワードライン（ＳｎＷＬ）に伝達される。結局、一つのワードライン（ＳｎＷＬ）のみがＶｐｐ電圧レベルを有しその他の全てのワードライン（ＳｎＷＬ）は接地電圧レベルを有することになる。
【００３８】
最後に、消去モードにおいてローセクタアドレスによって選択されたグローバルワードライン（ＧＷＬ）は−Ｖｐｐ電圧レベルになり、Ｖｐｐｘは接地電圧レベルになり、Ｖｅｅｘは−Ｖｐｐ電圧レベルになる。更に、選択されなかったグローバルワードライン（ＧＷＬ）はＶｄｄ電圧レベルになり、ＶｐｐｘはＶｄｄ電圧レベルになりＶｅｅｘは接地電圧レベルになる。選択されなかったローセクタの第１コラムセクタアドレス（ＳｎＣＯＭ）はＶｄｄ電圧レベルになり、第２コラムセクタアドレス（ＳｎＣＯＭＢ）は接地電圧レベルになることによって第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオフさせ、第７トランジスタ（Ｔ１７）をターンオンさせて全てのローカルローデコーダのワードライン（ＳｎＷＬ）に接地電圧レベルを有するようにする。
【００３９】
選択されたローセクタのうち選択されたコラムセクタの第１コラムセクタアドレス（ＳｎＣＯＭ）は−Ｖｐｐ電圧レベルになり、第２コラムセクタアドレス（ＳｎＣＯＭＢ）は接地電圧レベルになる。更に、選択されなかったコラムセクタの第１コラムセクタアドレス（ＳｎＣＯＭ）は接地電圧レベルになり、第２コラムセクタアドレス（ＳｎＣＯＭＢ）は−Ｖｐｐ電圧レベルになる。
【００４０】
結局、ローセクタアドレスによってグローバルワードライン（ＧＷＬ）が−Ｖｐｐ電圧レベルになっても選択されたコラムセクタのローカルローデコーダのみ第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオンさせ、第７トランジスタ（Ｔ１７）をターンオフさせてグローバルワードライン（ＧＷＬ）の電圧レベルをワードライン（ＳｎＷＬ）にそのまま伝達し、選択されなかったコラムセクタのローカルローデコーダの第５トランジスタ（Ｔ１５）及び第６トランジスタ（Ｔ１６）をターンオフさせ、第７トランジスタ（Ｔ１７）をターンオンさせると選択されなかったコラムセクタのローカルローデコーダのワードライン（ＳｎＷＬ）に接地電圧レベルを有するようにする。
【００４１】
上述したように本発明によればセクタ別書き込みが可能なフラッシュメモリ装置においてグローバルローデコーダを用いて、コラム方向にセクタを分けるときグローバルローデコーダの出力を入力とするローカルデコーダをセクタ数だけ増加させてローアドレス信号による負荷を最小化することによって接近時間を減少させることができ、用いるローカルローデコーダの回路が簡単でチップの大きさを減少することができるとともにポンピング電圧（Ｐｕｍｐｉｎｇ  Ｖｏｌｔａｇｅ）であるＶｐｐ及び−Ｖｐｐに対する負荷を減少することによって安定した動作を実現することができる卓越した効果がある。
【図面の簡単な説明】
【図１】一般のローデコーダを図示した回路図。
【図２】本発明の第１実施例によるグローバルローデコーダを図示した回路図。
【図３】１本発明の第１実施例によるローカルローデコーダを図示した回路図。
【図４】本発明の第２実施例によるグローバルローデコーダを図示した回路図。
【図５】本発明の第２実施例によるローカルローデコーダを図示した回路図。
【符号の説明】
Ｔ１：第１トランジスタ            Ｔ２：第２トランジスタ
Ｔ３：第３トランジスタ            Ｔ４：第４トランジスタ
Ｔ５：第５トランジスタ            ｈｐ１乃至ｈｐ３：Ｐモストランジスタ
ｈｎ及びｔｈｎ：Ｎモストランジスタ
【図１】
0003665197.tif 000002
【図２】
0003665197.tif 000003
【図３】
0003665197.tif 000004
【図４】
0003665197.tif 000005
【図５】
0003665197.tif 000006