(57)【特許請求の範囲】
【請求項１】
誤り訂正符号として畳み込み符号が用いられ、多値多位相方式でデジタル変調されて伝送されたデータを受信するデータ受信装置において、
前記伝送されたデータから、シンボルを構成するＩ成分とＱ成分を抽出する抽出手段と、
前記Ｉ成分とＱ成分により構成される前記シンボルの各ビット毎に、前記ビットに対するメトリックとして、前記シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、前記シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方を計算するメトリック計算手段と、
前記メトリック計算手段により計算された前記メトリックを用いて、前記畳み込み符号を軟判定復号する復号手段と
を備えることを特徴とするデータ受信装置。
【請求項２】
前記復号手段は、ビタビ復号器であり、状態遷移のパスに対応する前記事後確率の積からブランチメトリックを計算する
ことを特徴とする請求項１に記載のデータ受信装置。
【請求項３】
前記メトリック計算手段は、前記メトリックとして、前記シンボルを構成するビットの値が０である場合に対する条件付き事後確率と前記シンボルを構成するビットの値が１である場合に対する条件付き事後確率の一方を計算し、
前記復号手段は、ビタビ復号器であり、前記シンボルを構成するビットの値が０である場合に対する条件付き事後確率と前記シンボルを構成するビットの値が１である場合に対する条件付き事後確率の他方に対応するブランチメトリックを計算するとき、前記シンボルを構成するビットの値が０である場合に対する条件付き事後確率と前記シンボルを構成するビットの値が１である場合に対する条件付き事後確率の一方を用いる
ことを特徴とする請求項１に記載のデータ受信装置。
【請求項４】
前記事後確率は、指数関数の形式で表されており、
前記復号手段は、ビタビ復号器であり、状態遷移のパスに対応する前記事後確率の和からブランチメトリックを計算する
ことを特徴とする請求項１に記載のデータ受信装置。
【請求項５】
誤り訂正符号として畳み込み符号が用いられ、多値多位相方式でデジタル変調されて伝送されたデータを受信するデータ受信方法において、
前記伝送されたデータから、シンボルを構成するＩ成分とＱ成分を抽出し、
前記Ｉ成分とＱ成分により構成される前記シンボルの各ビット毎に、前記ビットに対するメトリックとして、前記シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、前記シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方を計算し、
計算された前記メトリックを用いて、前記畳み込み符号を軟判定復号する
ことを特徴とするデータ受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ受信装置および方法に関し、特に、畳み込み符号と多値多位相変調方式を用いて伝送されたデータを確実に復号することができるようにしたデータ受信装置および方法に関する。
【０００２】
【従来の技術】
米国においては、デジタル放送が既に開始されている。ヨーロッパでも、デジタルテレビ放送を導入するために、標準化組織Digital Video Broadcasting(DVB)が結成され、その標準方式がまとめられようとしている。このデジタル放送については、例えば、日経エレクトロニクス１９９６．１．１５（ｎｏ．６５３）ページ１３９乃至１５１に、「ディジタル放送，米国についで欧州も実用へ」として紹介されている。
【０００３】
ディジタル放送を行う場合、その消費電力ができるだけ少なくなるようにすることが望まれる。このような電力制限の厳しい通信路においては、一般的に、誤り訂正符号を用いて符号化利得を得て電力の低減が図られている。この様なシステムにおいては、送信側で誤り訂正符号化を行い、受信側で誤り訂正復号を行うのが一般的である。特に信号電力対雑音電力比（Ｃ／Ｎ比）の小さい通信路においては、畳み込み符号が有利であり、この符号はビタビ復号法を用いることにより、容易に軟判定復号を行うことができ、高利得を得ることができる。
【０００４】
図９は、畳み込み符号とＱＰＳＫ変調方式を用いた従来のデータ送信装置の構成例を表している。情報源１より出力された１ビットシリアルデータは、畳み込み符号化器２に入力され、２ビットの符号系列Ｘ，Ｙが生成される。この符号系列Ｘ，Ｙは、信号点割り当て回路３に入力される。信号点割り当て回路３は、符号系列Ｘ，Ｙで表されるデータを信号点に割り当て、相互に直交する同相成分（Ｉ成分）と直交成分（Ｑ成分）で表される信号点の座標データＩ，Ｑを出力する。変調器４は、例えば、OFDM(Orthogonal Frequency Division Multiplex)方式で、Ｉ成分とＱ成分をデジタル変調し、アンテナ５を介して電波で出力するようになされている。
【０００５】
図１０は、畳み込み符号化器２の構成例を表している。この例においては、情報源１より出力された１ビットのシリアルデータが端子２１から入力され、遅延回路２２，２３により、それぞれ１クロック分ずつ順次遅延された後、加算器２４と２５に出力されている。加算器２４にはまた、端子２１の出力と遅延回路２２の出力とが供給されており、加算器２４は、これらのデータを加算（排他的論理和演算）した後、端子２６からデータＸとして出力するようになされている。また、加算器２５は、端子２１の出力と遅延回路２３の出力を加算（排他的論理和演算）して、端子２７からデータＹとして出力するようになされている。
【０００６】
すなわち、この実施例においては、１ビットの入力に対して、遅延回路２２と２３の内部状態から定まる２ビットの符号Ｘ，Ｙが出力されることになる。この例の場合、拘束長が３、内部遅延素子が２、状態数が４、符号化率が１／２となる。
【０００７】
図１１は、この畳み込み符号化器２の状態遷移図を表している。この畳み込み符号化器２の状態遷移は、次のようになる。
【０００８】
すなわち、例えば、状態００（遅延素子２２の出力と遅延素子２３の出力が共に０の状態）において、端子２１から０が入力されると、端子２６，２７から、（ＸＹ）＝（００）が出力され、状態００に遷移する。状態００から１が入力されると、（ＸＹ）＝（１１）が出力され、状態は１０に遷移する。状態０１から０が入力されると、（ＸＹ）＝（１１）が出力され、状態００に遷移する。状態０１から１が入力されると、（ＸＹ）＝（００）が出力され、状態１０に遷移する。
【０００９】
他の状態においても、図１１に示すように、０または１の入力に対して、図示した出力が出され、図示した状態に遷移する。
【００１０】
信号点割り当て回路３では、入力されたデータＸ，Ｙが伝送路上のシンボルへ割り当てられる。割り当ては、例えば図１２に示すように、ＱＰＳＫ方式に従って行われる。すなわち、
（Ｘ，Ｙ）＝（０，０）のとき、（Ｉ，Ｑ）＝（１／√２，１／√２）、
（Ｘ，Ｙ）＝（０，１）のとき、（Ｉ，Ｑ）＝（１／√２，−１／√２）、
（Ｘ，Ｙ）＝（１，０）のとき、（Ｉ，Ｑ）＝（−１／√２，１／√２）、
（Ｘ，Ｙ）＝（１，１）のとき、（Ｉ，Ｑ）＝（−１／√２，−１／√２）
のように割り当てが行われる。
【００１１】
変調器４では、入力されるシンボルＳのＩ成分とＱ成分に従って、搬送波を変調し、アンテナ５を介して送信する。
【００１２】
図１３は、図９のデータ送信装置より送信されたデータを受信する従来のデータ受信装置の構成例を表している。復調器３２は、アンテナ３１を介して受信した電波を復調し、Ｉ成分信号とＱ成分信号を出力する。Ｉ信号成分とＱ信号成分のデータは、ビタビ復号器３３に入力され、ビタビ復号され、再生情報３４として出力されるようになされている。
【００１３】
次に、その動作について説明する。
【００１４】
アンテナ３１で受けた受信信号は、復調器３２で復調されて、各シンボルのＩ成分とＱ成分のデータが得られる。このＩ成分とＱ成分はビタビ復号器３３に供給される。
【００１５】
ビタビ復号器３３では、畳み込み符号化器２の状態遷移（図１１）に従ってビタビ復号を行う。図１４にビタビ復号器３３の構成例を示す。入力端子６２−１，６２−２には、復調器３２より出力されたデータＩ，Ｑが、それぞれ入力される。これらのデータＩ，Ｑは、ブランチメトリック演算回路６３−１乃至６３−４に入力されている。ブランチメトリック演算回路６３−１においては、入力データ（Ｉ，Ｑ）と図１２に示した座標点（１／√２，１／√２）との距離を、ブランチメトリックとして演算する。同様に、ブランチメトリック演算回路６３−２乃至６３−４においては、入力データ（Ｉ，Ｑ）と座標点（１／√２，−１／√２），（−１／√２，１／√２）または（−１／√２，−１／√２）との距離が演算されるようになされている。
【００１６】
ブランチメトリック演算回路６３−１の出力（ブランチメトリック）ＢＭ００と、ブランチメトリック演算回路６３−４の出力（ブランチメトリック）ＢＭ１１は、ＡＣＳ（Add Compare Select）回路６４−１に入力されている。同様に、ブランチメトリック演算回路６３−２の出力（ブランチメトリック）ＢＭ０１とブランチメトリック演算回路６３−３の出力（ブランチメトリック）ＢＭ１０が、ＡＣＳ回路６４−２に入力され、ブランチメトリック演算回路６３−１の出力（ブランチメトリック）ＢＭ００とブランチメトリック演算回路６３−４の出力（ブランチメトリック）ＢＭ１１が、ＡＣＳ回路６４−３に入力され、ブランチメトリック演算回路６３−２の出力（ブランチメトリック）ＢＭ０１とブランチメトリック演算回路６３−３の出力（ブランチメトリック）ＢＭ１０が、ＡＣＳ回路６４−４に入力されている。
【００１７】
ＡＣＳ回路６４−１にはまた、ステートメトリック記憶装置６６−１の出力（ステートメトリック）ＳＭ００とステートメトリック記憶装置６６−２の出力（ステートメトリック）ＳＭ０１が入力されており、ＡＣＳ回路６４−２には、ステートメトリック記憶装置６６−３の出力（ステートメトリック）ＳＭ１０とステートメトリック記憶装置６６−４の出力（ステートメトリック）ＳＭ１１が入力されている。同様に、ＡＣＳ回路６４−３には、ステートメトリック記憶装置６６−１の出力（ステートメトリック）ＳＭ００とステートメトリック記憶装置６６−２の出力（ステートメトリック）ＳＭ０１が入力されており、ＡＣＳ回路６４−４には、ステートメトリック記憶装置６６−３の出力（ステートメトリック）ＳＭ１０とステートメトリック記憶装置６６−４の出力（ステートメトリック）ＳＭ１１が入力されている。
【００１８】
ＡＣＳ回路６４−１乃至６４−４は、入力された一方のブランチメトリックＢＭとそれに対応するステートメトリックＳＭを加算するとともに、他方のブランチメトリックＢＭとそれに対応するステートメトリックＳＭを加算する。そして、２つの加算結果を比較し、その比較結果に対応して、小さい方の加算値を対応するステートメトリック記憶装置６６−１乃至６６−４に、新たなステートメトリックＳＭとして出力するとともに、その選択結果を表す信号ＳＥＬ００乃至ＳＥＬ１１をパスメモリ６５に出力している。パスメモリ６５にはまた、ステートメトリック記憶装置６６−１乃至６６−４に記憶されている、ステートメトリックＳＭ００乃至ＳＭ１１が入力されている。
【００１９】
ステートメトリック記憶装置６６−１乃至６６−４は、端子６１から入力される信号によりリセットされるようになされている。パスメモリ６５は、端子６７から復号結果を出力するようになされている。
【００２０】
次に、その動作について説明する。
【００２１】
ブランチメトリック演算回路６３−１では、入力データ（Ｉ，Ｑ）と座標点（１／√２，１／√２）との距離がブランチメトリックＢＭ００として計算される。同様にブランチメトリック演算回路６３−２では入力データ（Ｉ，Ｑ）と座標点（１／√２，−１／√２）との距離、ブランチメトリック演算回路６３−３では入力データ（Ｉ，Ｑ）と座標点（−１／√２，１／√２）との距離、ブランチメトリック演算回路６３−４では入力データ（Ｉ，Ｑ）と座標点（−１／√２，−１／√２）との距離が、ブランチメトリックＢＭ０１，ＢＭ１０，ＢＭ１１としてそれぞれ計算される。
【００２２】
ＡＣＳ回路６４−１では畳み込み符号化器２の状態遷移に従って次の２つの式が計算され、尤度の大きい方、すなわち、計算結果の小さい方が選択され、その選択情報ＳＥＬは後段のパスメモリ６５に、その計算結果ＳＭはステートメトリック記憶装置６６−１に、それぞれ供給される。
【００２３】
ＳＭ００＋ＢＭ００      （１）
ＳＭ０１＋ＢＭ１１      （２）
【００２４】
ここで、ＳＭ００は、１単位時間前のステートメトリック記憶装置６６−１の値、ＳＭ０１は、１単位時間前のステートメトリック記憶装置６６−２の値、ＢＭ００は、ブランチメトリック演算回路６３−１の演算結果、ＢＭ１１は、ブランチメトリック演算回路６３−４の演算結果を、それぞれ表している。
【００２５】
式（１）の計算結果の方が小さければＳＥＬ００＝０が、式（２）の計算結果の方が小さければＳＥＬ００＝１が、後段のパスメモリ６５に供給される。そして、前者の場合、ＳＭ００＋ＢＭ００が、後者の場合、ＳＭ０１＋ＢＭ１１が、それぞれステートメトリック記憶装置６６−１に、新たなステートメトリックＳＭ００として記憶される。
【００２６】
この計算を図１１にそって説明する。状態００に到達するパスは２本あり、１本目は状態００で０が入力され、００を出力するパスで、比較される計算式は式（１）のようになり、２本目は状態０１で０が入力され、１１を出力するパスで、比較される計算式は式（２）のようになる。計算結果のうち小さいほうが新たなステートメトリックＳＭ００としてステートメトリック記憶装置６６−１に供給される。
【００２７】
同様の動作が、ＡＣＳ回路６４−２乃至６４−４においても行われる。なお、ステートメトリック記憶装置６６−１乃至６６−４は、システムが動作する初期段階で０にリセットされる。この制御は図には示していない制御装置から端子６１を介して行われる。
【００２８】
パスメモリ６５では、図１１の状態遷移図に従って、ＡＣＳ回路６４−１乃至６４−４からの選択情報ＳＥＬ００乃至ＳＥＬ１１を用いて、入力データすなわち復号データの選択、記憶、伝搬を行う。
【００２９】
図１５は、ブランチメトリック演算回路６３−１の構成例を表している。端子６２−１より入力されたデータＩは、減算回路５１に入力され、発生回路５２が出力する１／√２が減算されるようになされている。減算回路５１の出力は、乗算回路５３に分岐して入力され、乗算される（すなわち、自乗される）ようになされている。乗算回路５３の出力は、加算回路５４に入力されている。
【００３０】
同様に、端子６２−２より入力されたデータＱが、減算回路５５に入力され、発生回路５６が出力する１／√２が減算されるようになされている。減算回路５５の出力は、乗算回路５７に分岐して入力され、乗算（自乗）されるようになされている。乗算回路５７の出力は、加算回路５４に入力されている。加算回路５４は、乗算回路５３の出力と乗算回路５７の出力とを加算し、ブランチメトリックＢＭ００として出力するようになされている。
【００３１】
すなわち、この例においては、減算回路５１が、Ｉ−１／√２を出力し、これが乗算回路５３において自乗され、乗算回路５３から（Ｉ−１／√２）2が出力される。同様に、減算回路５５が、Ｑ−１／√２を出力し、この値が乗算回路５７により自乗され、乗算回路５７は（Ｑ−１／√２）2を出力する。加算回路５４は、乗算回路５３の出力と乗算回路５７の出力の加算値（Ｉ−１／√２）2＋（Ｑ−１／√２）2をブランチメトリックＢＭ００として出力する。
【００３２】
ブランチメトリック演算回路６３−２乃至６３−４においても、図１５に示した場合と同様の構成の回路により、同様の演算が行われる。但し、ブランチメトリック演算回路６３−２においては、発生回路５２の出力は１／√２、発生回路５６の出力は−１／√２とされる。また、ブランチメトリック演算回路６３−３においては、発生回路５２と５６の出力は、それぞれ−１／√２と１／√２とされ、ブランチメトリック演算回路６３−４においては、それぞれ−１／√２と−１／√２とされる。
【００３３】
図１６にパスメモリ６５のブロック図を示す。端子７１−１乃至７１−４には、ＡＣＳ回路６４−１乃至６４−４より出力された選択情報ＳＥＬ００乃至ＳＥＬ１１が入力されている。これらの選択情報ＳＥＬ００乃至ＳＥＬ１１は、それぞれ２入力１出力のセレクタ７３−１乃至７３−４に制御信号として入力されている。また、セレクタ７３−１には、２つの入力として、端子７２−１から固定データ０が入力されている。同様に、セレクタ７３−２乃至７３−４には、端子７２−２乃至７２−４から、それぞれ２入力として固定データ０，１または１が入力されている。
【００３４】
セレクタ７３−１乃至７３−４は、選択情報ＳＥＬ００乃至ＳＥＬ１１に対応して、２つの入力のうちの一方を選択し、後段のレジスタ８１−１乃至８１−４に出力する。但し、この第１列目のセレクタ７３−１乃至７３−４には、上述したように、端子７２−１乃至７２−４から２入力として同一のデータが入力されているため、レジスタ８１−１乃至８１−４には、それぞれ０，０，１または１が記憶されることになる。
【００３５】
以下、同様に、ｎ列（図１６の例の場合、４列）のセレクタとレジスタからなる構成が設けられている。すなわち、第２列目においては、セレクタ７４−１乃至７４−４とレジスタ８２−１乃至８２−４が設けられている。セレクタ７４−１には、前列のレジスタ８１−１の出力とレジスタ８１−２の出力が供給されている。セレクタ７４−２には、レジスタ８１−３の出力とレジスタ８１−４の出力が入力され、セレクタ７４−３には、レジスタ８１−１の出力とレジスタ８１−２の出力が入力され、セレクタ７４−４には、レジスタ８１−３の出力とレジスタ８１−４の出力が入力されている。そして、セレクタ７４−１乃至７４−４は、選択情報ＳＥＬ００乃至ＳＥＬ１１の値に対応して、２入力のうちの一方を選択し、後段のレジスタ８２−１乃至８２−４に出力する処理を行う。例えば、レジスタ７４−１は、選択情報ＳＥＬ００が０であるとき、レジスタ８１−１の出力を選択し、選択情報ＳＥＬ００が１であるとき、レジスタ８１−２の出力を選択し、出力するようになされている。
【００３６】
最終列のレジスタ８４−１乃至８４−４の出力は、４入力１出力のセレクタ８５に入力されている。
【００３７】
最小値比較回路８８には、端子８７−１乃至８７−４から、図１４のステートメトリック記憶装置６６−１乃至６６−４より出力されたステートメトリックＳＭ００乃至ＳＭ１１が入力されている。最小値比較回路８８は、４つのステートメトリックの大きさを比較し、最小のものを選択する。そして、ステートメトリックＳＭ００が最小であったとき、データ００を出力し、ステートメトリックＳＭ０１が最小であったとき、データ０１を出力し、ステートメトリックＳＭ１０が最小であったとき、データ１０を出力し、ステートメトリックＳＭ１１が最小であったとき、データ１１を出力する。セレクタ８５は、最小値比較回路８８からの入力が００であるとき、レジスタ８４−１の出力を選択し、０１であるとき、レジスタ８４−２の出力を選択し、１０であるとき、レジスタ８４−３の出力を選択し、１１であるとき、レジスタ８４−４の出力を選択し、端子８６から復号結果として出力するようになされている。端子７２−１乃至７２−４の固定値は、それぞれの状態に対応する復号情報を意味する。
【００３８】
このような、パスメモリ６５の結線は、図１１の状態遷移図に基づいている。パスメモリ６５の構成のうち、最上行は状態００に、第２行目は状態０１に、第３行目は状態１０に、最下行は状態１１に、それぞれ対応する。また、第１列目は復号情報の取り込みを行う。図１１によれば、状態００に到達するパスは、状態００と状態０１からの２本存在する。それぞれのパスに対応する入力ビットすなわち復号情報は、いずれの場合も０である。そこで、状態００（最上行）における第１列では、選択情報ＳＥＬ００によってそれに対応する復号情報０が選択されるように、セレクタ７３−１の入力端子が配線されている。
【００３９】
第１列目においては、状態０１、状態１０、状態１１に対しても同様にして結線されている。
【００４０】
第２列目以降においては、復号系列の選択、伝搬および記憶が行われる。図１１によれば、状態００に到達するパスは、状態００、状態０１からの２本存在する。そこで、状態００における第２列では、選択情報ＳＥＬ００によって、それに対応する状態からのデータが選択されるように、セレクタ７４−１の入力端子が配線されている。
【００４１】
第２列目の第２行乃至第４行の状態０１、状態１０、状態１１においても同様にして結線されている。
【００４２】
パスメモリ６５の最終列では、記憶された４つの復号データから、最も尤度の大きいパスに対応するデータが最終的な復号データとして出力される。「最も尤度の大きいパス」とは、４つのステートメトリックＳＭ００乃至ＳＭ１１のうち、最小の値を持つものに対応するパスであり、セレクタ８５で、その時点におけるステートメトリックの最小値に対応するパス、すなわち、最も尤度の大きいパスが選択されることになる。
【００４３】
【発明が解決しようとする課題】
従来のデータ受信装置においては、上述したように、ビタビ復号器３３のブランチメトリック演算回路６３−１乃至６３−４において、受信信号Ｉ，Ｑと仮定する信号点との距離を計算し、その結果を、その仮定する信号点に対応するパスのブランチメトリックとする。そして、ＡＣＳ回路６４−１乃至６４−４において、ブランチメトリックを、対応するパスメトリック（ステートメトリック）と加算し、２つのパスの加算値を比較するようにしている。
【００４４】
しかしながら、この演算により復号を行うには、伝送路がガウス伝送路であることを前提としている。換言すれば、所定の受信信号を受信したときの条件付き事後確率が、ガウス分布の積で表すことができることを前提としている。
【００４５】
【数１】
0003654391.tif 000002
【００４６】
ここで、Ｒtは、時刻ｔにおける受信信号、｛Ｒt｝は、受信信号系列、Ｓi,tは、時刻ｔにおける伝送シンボルを構成する第ｉビットの値、｛Ｓi,t｝は、伝送するビットデータ系列を、それぞれ表す。Ｐ（｛Ｓi,t｝｜｛Ｒt｝）は、受信信号｛Ｒt｝を受信したとき、送信シンボルの第ｉビット目がＳi,tである事後確率を表す。σは、伝送路の雑音電力の１／２の平方根を表す。
【００４７】
すなわち、上記式が、最も大きくなるような系列｛Ｓi,t｝を復号結果としている。このとき、比較に際して、すべてのパスに共通な係数の項は省略可能であり、指数関数においても指数部のみの比較でよいので、結局、次式が最小となるような系列｛Ｓi,t｝を復号結果とすればよいことになる。
【００４８】
【数２】
0003654391.tif 000003
【００４９】
しかしながら、ガウス伝送路以外の伝送路においては、事後確率が距離と１対１に対応しなくなる。その結果、従来のビタビ復号器３３は、入力されるデータが、ガウス伝送路を伝送されてきたＱＰＳＫ信号であるという仮定が成立しない場合には、適用することができない課題があった。
【００５０】
本発明は、このような状況に鑑みてなされたものであり、伝送路がガウス伝送路ではない場合においても、伝送データを復号することができるようにするものである。
【００５１】
【課題を解決するための手段】
請求項１に記載のデータ受信装置は、伝送されたデータから、シンボルを構成するＩ成分とＱ成分を抽出する抽出手段と、Ｉ成分とＱ成分により構成されるシンボルの各ビット毎に、ビットに対するメトリックとして、シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方を計算するメトリック計算手段と、メトリック計算手段により計算されたメトリックを用いて、畳み込み符号を軟判定復号する復号手段とを備えることを特徴とする。
【００５２】
請求項５に記載のデータ受信方法は、伝送されたデータから、シンボルを構成するＩ成分とＱ成分を抽出し、Ｉ成分とＱ成分により構成されるシンボルの各ビット毎に、ビットに対するメトリックとして、シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方を計算し、計算されたメトリックを用いて、畳み込み符号を軟判定復号することを特徴とする。
【００５３】
請求項１に記載のデータ受信装置および請求項５に記載のデータ受信方法においては、伝送されたデータから、抽出されたＩ成分とＱ成分により構成されるシンボルの各ビット毎に、ビットに対するメトリックとして、シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方が計算され、計算されたメトリックを用いて、畳み込み符号が軟判定復号される。
【００５４】
【発明の実施の形態】
図１は、本発明のデータ受信装置の第１の実施例を表している。図１において、従来の図１３に示す場合と対応する部分には、同一の符号を付してある。図１の実施例においては、復調器３２（抽出手段）の出力するＩ信号とＱ信号が、メトリック計算回路１０１（メトリック計算手段）に入力され、メトリックが計算されるようになされている。メトリック計算回路１０１より出力されたデータ（メトリック）ＭＩ0，ＭＩ1，ＭＱ0，ＭＱ1は、ビタビ復号器３３（復号手段）に入力され、復号されるようになされている。その他の構成は、図１３における場合と同様である。
【００５５】
メトリック計算回路１０１は、図２に示すように構成される。図２に示すように、図１の復調器３２により分離抽出されたＩ信号とＱ信号は、確率計算回路１１１−１乃至１１１−４に入力される。確率計算回路１１１−１では、図１２に示すＱＰＳＫの００に対応するシンボルＳ００が送信され、受信信号Ｒを受信する確率Ｐ（Ｓ００∩Ｒ）が計算される。以下、同様に、確率計算回路１１１−２においては、ＱＰＳＫの０１に対応するシンボルＳ０１が送信され、受信信号Ｒが受信される確率Ｐ（Ｓ０１∩Ｒ）が計算され、確率計算回路１１１−３においては、ＱＰＳＫの１０に対応するシンボルＳ１０が送信され、受信信号Ｒが受信される確率Ｐ（Ｓ１０∩Ｒ）が計算される。そして、確率計算回路１１１−４においては、ＱＰＳＫの１１に対応するシンボルＳ１１が送信され、受信信号Ｒが受信される確率Ｐ（Ｓ１１∩Ｒ）が計算される。
【００５６】
加算回路１１２−１は、Ｉ成分を構成するビット（第１のビット）が０であるシンボル、すなわち、Ｓ００，Ｓ０１に対する確率を計算する確率計算回路１１１−１，１１１−２の出力の入力を受け、その和を演算する。加算回路１１２−２は、Ｉ成分を構成するビット（第１のビット）が１であるシンボル、すなわち、Ｓ１０，Ｓ１１に対する確率を計算する確率計算回路１１１−３，１１１−４の出力の入力を受け、その和を演算する。
【００５７】
加算回路１１２−３は、Ｑ成分を構成するビット（第２のビット）が０であるシンボル、すなわち、Ｓ００，Ｓ１０に対する確率を計算する確率計算回路１１１−１，１１１−３の出力の入力を受け、その和を演算する。加算回路１１２−４は、Ｑ成分を構成するビット（第２のビット）が１であるシンボル、すなわち、Ｓ０１，Ｓ１１に対する確率を計算する確率計算回路１１１−２，１１１−４の出力の入力を受け、その和を演算する。
【００５８】
これに対して、加算回路１１３は、ＱＰＳＫの全てのシンボル、すなわち、Ｓ００，Ｓ０１，Ｓ１０，Ｓ１１に対する確率を計算する確率計算回路１１１−１乃至１１１−４の出力の入力を受け、その和を演算する。割算回路１１４−１は、加算回路１１２−１の出力を加算回路１１３の出力で割り算し、割算回路１１４−２は、加算回路１１２−２の出力を加算回路１１３の出力で割り算し、割算回路１１４−３は、加算回路１１２−３の出力を加算回路１１３の出力で割り算し、割算回路１１４−４は、加算回路１１２−４の出力を加算回路１１３の出力で割り算するようになされている。
【００５９】
次に、その動作について説明する。
【００６０】
アンテナ３１で受信した信号は、復調器３２で復調されて、ＱＰＳＫのシンボルのＩ成分とＱ成分のデータが抽出される。このＩ成分とＱ成分のデータは、メトリック計算回路１０１に供給される。メトリック計算回路１０１では、ＱＰＳＫのシンボルのＩ成分とＱ成分を構成するビットに対するメトリックを計算する。
【００６１】
ここにおけるメトリックとは、次式によって規定される、所定の受信信号を受信したときに、その受信信号を構成するビットに対する条件付き事後確率を意味する。
Ｐ（ｂｉ＝０｜Ｒ）＝Ｐ（ｂｉ＝０∩Ｒ）／Ｐ（Ｒ）      （６）
【００６２】
ここで、Ｐ（ｂｉ＝０｜Ｒ）は、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信したとき、送信シンボルのｉビット目が０である条件付き事後確率を、Ｐ（Ｒ）は、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信する確率を、Ｐ（ｂｉ＝０∩Ｒ）は、ｉビット目が０であるシンボルが送信され、受信信号Ｒ（Ｉｒ，Ｑｒ）が受信される確率を、それぞれ表している。
【００６３】
同様に、次式（７）によって、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信したとき、送信シンボルのｉビット目が１である条件付き事後確率を求めることができる。
Ｐ（ｂｉ＝１｜Ｒ）＝Ｐ（ｂｉ＝１∩Ｒ）／Ｐ（Ｒ）      （７）
【００６４】
ここで、Ｐ（ｂｉ＝１｜Ｒ）は、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信したとき、送信シンボルのｉビット目が１である条件付き事後確率を、Ｐ（Ｒ）は、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信する確率を、Ｐ（ｂｉ＝１∩Ｒ）は、ｉビット目が１であるシンボルが送信され、受信信号Ｒ（Ｉｒ，Ｑｒ）が受信される確率を、それぞれ表している。
【００６５】
また、次式（８）によっても、受信信号Ｒ（Ｉｒ，Ｑｒ）を受信したとき、送信シンボルのｉビット目が１である条件付き事後確率を求めることができる。
Ｐ（ｂｉ＝１｜Ｒ）＝１−Ｐ（ｂｉ＝１｜Ｒ）      （８）
【００６６】
メトリック計算回路１０１では、入力されたＩ信号（Ｉｒ）とＱ信号（Ｑｒ）から、ＱＰＳＫのシンボルの
Ｉ成分を構成する第１のビットが０である場合に対するメトリックＭＩ0、
Ｉ成分を構成する第１のビットが１である場合に対するメトリックＭＩ1、
Ｑ成分を構成する第２のビットが０である場合に対するメトリックＭＱ0、
Ｑ成分を構成する第２のビットが１である場合に対するメトリックＭＱ1、
をそれぞれ計算し、出力する。
【００６７】
各々のメトリックの計算は、前述の式（６）に従って次のように行われる。
0003654391.tif 000004
【００６８】
ここで、Ｐ（Ｓj∩Ｒ）は、シンボルＳjが送信され、受信信号Ｒが受信される確率を表し、ΣＰ（Ｓj∩Ｒ）は、ｉ番目のビットが０であるすべてのシンボルＳｊについての確率Ｐ（Ｓj∩Ｒ）の和を表している。
【００６９】
一方、Ｐ（Ｓk∩Ｒ）は、シンボルＳkが送信され、受信信号Ｒが受信される確率を表し、ΣＰ（Ｓk∩Ｒ）は、ＱＰＳＫで定義されるすべてのシンボルＳkについての確率Ｐ（Ｓk∩Ｒ）の和を表している。
【００７０】
図２において、確率計算回路１１１−１は、Ｐ（Ｓ００∩Ｒ）、すなわち、ＱＰＳＫの００に対応するシンボルＳ００が送信され、受信信号Ｒを受信する確率を計算する。確率計算回路１１１−２は、Ｐ（Ｓ０１∩Ｒ）、すなわち、ＱＰＳＫの０１に対応するシンボルＳ０１が送信され、受信信号Ｒを受信する確率を計算する。確率計算回路１１１−３は、Ｐ（Ｓ１０∩Ｒ）、すなわち、ＱＰＳＫの１０に対応するシンボルＳ１０が送信され、受信信号Ｒを受信する確率を計算する。確率計算回路１１１−４は、Ｐ（Ｓ１１∩Ｒ）、すなわち、ＱＰＳＫの１１に対応するシンボルＳ１１が送信され、受信信号Ｒを受信する確率を計算する。
【００７１】
加算回路１１２−１乃至１１２−４は、式（１１）の分子を計算する回路で、加算回路１１２−１は、第１のビットが０のシンボル、すなわち、
Ｓ００、Ｓ０１
に対する確率の和を求める。
加算回路１１２−２は、第１のビットが１のシンボル、すなわち、
Ｓ１０、Ｓ１１
に対する確率の和を求める。
加算回路１１２−３は、第２のビットが０のシンボル、すなわち、
Ｓ００、Ｓ１０
に対する確率の和を求める。
加算回路１１２−４は、第２のビットが１のシンボル、すなわち、
Ｓ０１、Ｓ１１
に対する確率の和を求める。
【００７２】
加算回路１１３は、式（１１）の分母を計算する回路で、ＱＰＳＫのすべてのシンボル、すなわち、
Ｓ００、Ｓ０１、Ｓ１０、Ｓ１１、
に対する確率の和を求める。
【００７３】
割算回路１１４−１乃至１１４−４は、加算回路１１２−１乃至１１２−４の出力を加算回路１１３の出力でそれぞれ割り算する計算器であり、式（１１）を計算し、その計算結果として、メトリックＭＩ0，ＭＩ1，ＭＱ0，ＭＱ1をそれぞれ出力する。
【００７４】
メトリック計算回路１０１の演算結果ＭＩ0，ＭＩ1，ＭＱ0，ＭＱ1は、ビタビ復号器３３に供給される。ビタビ復号器３３では、畳み込み符号化器２の状態遷移に従ってビタビ復号を行い、再生情報３４を得る。
【００７５】
図１のビタビ復号器３３は、例えば図３に示すように構成される。すなわち、入力端子６２−１乃至６２−４には、図２に示すメトリック計算回路１０１の割算回路１１４−１乃至１１４−４が出力するメトリックＭＩ0，ＭＩ1，ＭＱ0，ＭＱ1が入力されるようになされている。乗算回路１２１−１は、入力端子６２−１より入力されたメトリックＭＩ0と、入力端子６２−３より入力されたメトリックＭＱ0を乗算し、乗算結果をブランチメトリックＢＭ００として出力するようになされている。乗算回路１２１−２は、入力端子６２−１より入力されたメトリックＭＩ0と、入力端子６２−４より入力されたメトリックＭＱ1を乗算し、乗算結果をブランチメトリックＢＭ０１として出力している。同様に、乗算回路１２１−３は、入力端子６２−２より入力されたメトリックＭＩ1と、入力端子６２−３より入力されたメトリックＭＱ0を乗算し、乗算結果をブランチメトリックＢＭ１０として出力し、乗算回路１２１−４は、入力端子６２−２より入力されたメトリックＭＩ1と、入力端子６２−４より入力されたメトリックＭＱ1とを乗算し、その乗算結果をブランチメトリックＢＭ１１として出力するようになされている。
【００７６】
乗算回路１２１−１の出力（ブランチメトリック）ＢＭ００と、乗算回路１２１−４の出力（ブランチメトリック）ＢＭ１１は、ＡＣＳ（Accumulate Compare Select）回路１２２−１に入力されている。同様に、乗算回路１２１−２の出力（ブランチメトリック）ＢＭ０１と、乗算回路１２１−３の出力（ブランチメトリック）ＢＭ１０が、ＡＣＳ回路１２２−２に入力され、乗算回路１２１−１の出力（ブランチメトリック）ＢＭ００と、乗算回路１２１−４の出力（ブランチメトリック）ＢＭ１１が、ＡＣＳ回路１２２−３に入力され、乗算回路１２１−２の出力（ブランチメトリック）ＢＭ０１と、乗算回路１２１−３の出力（ブランチメトリック）ＢＭ１０が、ＡＣＳ回路１２２−４に入力されている。
【００７７】
ＡＣＳ回路１２２−１にはまた、ステートメトリック記憶装置６６−１の出力（ステートメトリック）ＳＭ００とステートメトリック記憶装置６６−２の出力（ステートメトリック）ＳＭ０１が入力されており、ＡＣＳ回路１２２−２には、ステートメトリック記憶装置６６−３の出力（ステートメトリック）ＳＭ１０とステートメトリック記憶装置６６−４の出力（ステートメトリック）ＳＭ１１が入力されている。同様に、ＡＣＳ回路１２２−３には、ステートメトリック記憶装置６６−１の出力（ステートメトリック）ＳＭ００とステートメトリック記憶装置６６−２の出力（ステートメトリック）ＳＭ０１が入力されており、ＡＣＳ回路１２２−４には、ステートメトリック記憶装置６６−３の出力（ステートメトリック）ＳＭ１０とステートメトリック記憶装置６６−４の出力（ステートメトリック）ＳＭ１１が入力されている。
【００７８】
その他の構成は、図１４における場合と同様である。
【００７９】
次に、その動作について説明する。乗算回路１２１−１では、Ｉ成分を構成するビットの値が０である場合に対するメトリックＭＩ0と、Ｑ成分を構成するビットの値が０である場合に対するメトリックＭＱ0の積（Ｉ成分を構成する第１のビットの値が０であり、かつ、Ｑ成分を構成する第２のビットの値が０である確率）を計算し、ブランチメトリックＢＭ００として出力する。このブランチメトリックＢＭ００は、畳み込み符号化器２の符号出力００に対応している。
【００８０】
同様にして、乗算回路１２１−２は、Ｉ成分を構成するビットの値が０である場合に対するメトリックＭＩ0と、Ｑ成分を構成するビットの値が１である場合に対するメトリックＭＱ1の積（Ｉ成分を構成する第１のビットの値が０であり、かつ、Ｑ成分を構成する第２のビットの値が１である確率）を計算し、ブランチメトリックＢＭ０１として出力する。このブランチメトリックＢＭ０１は、畳み込み符号化器２の符号出力０１に対応している。
【００８１】
乗算回路１２１−３は、Ｉ成分を構成するビットの値が１である場合に対するメトリックＭＩ1と、Ｑ成分を構成するビットの値が０である場合に対するメトリックＭＱ0の積（Ｉ成分を構成する第１のビットの値が１であり、かつ、Ｑ成分を構成する第２のビットの値が０である確率）を計算し、ブランチメトリックＢＭ１０として出力する。このブランチメトリックＢＭ１０は、畳み込み符号化器２の符号出力１０に対応する。乗算回路１２１−４においては、Ｉ成分を構成するビットの値が１である場合に対するメトリックＭＩ1と、Ｑ成分を構成するビットの値が１である場合に対するメトリックＭＱ1の積（Ｉ成分を構成する第１のビットの値が１であり、かつ、Ｑ成分を構成する第２のビットの値が１である確率）を計算し、ブランチメトリックＢＭ１１として出力する。このブランチメトリックＢＭ１１は、畳み込み符号化器２の符号出力１１に対応している。
【００８２】
ＡＣＳ回路１２２−１は、畳み込み符号化器２の状態遷移（図１１）に従って、次の２つの式の計算を行う。
ＳＭ００×ＢＭ００      （１２）
ＳＭ０１×ＢＭ１１      （１３）
【００８３】
ここでＳＭ００は、１単位時間前のステートメトリック記憶装置６６−１の値、ＳＭ０１は、１単位時間前のステートメトリック記憶装置６６−２の値、ＢＭ００は、乗算回路１２１−１の演算結果、ＢＭ１１は、乗算回路１２１−４の演算結果をそれぞれ表している。
【００８４】
そして、ＡＣＳ回路１２１−１は、尤度の大きい方、すなわち、上記（１２）式と（１３）式のうち、計算結果の大きい方を選択し、その選択情報ＳＥＬ００を後段のパスメモリ６５に出力するとともに、式（１２）と式（１３）を計算して得られた結果のうち大きい方を、後段のステートメトリック記憶装置６６−１に供給し、記憶させる。すなわち式（１２）の計算結果の方が大きければ、ＳＥＬ００＝０とし、式（１３）の計算結果の方が大きければ、ＳＥＬ００＝１とする。また、前者の場合、ＳＭ００×ＢＭ００が、後者の場合、ＳＭ０１×ＢＭ１１が、それぞれステートメトリック記憶装置６６−１に、新たなステートメトリックＳＭ００として記憶される。
【００８５】
この計算を図１１にそって説明する。状態００に到達するパスは２本あり、１本目は状態００で０が入力され、００を出力するパスで、比較される計算式は式（１２）のようになり、２本目は状態０１で０が入力され、１１を出力するパスで、比較される計算式は式（１３）のようになる。計算結果のうち大きい方が新たなステートメトリックＳＭ００としてステートメトリック記憶装置６６−１に供給される。
【００８６】
同様の動作が、ＡＣＳ回路１２２−２乃至１２２−４においても行われる。なお、ステートメトリック記憶装置６６−１乃至６６−４は、システムが動作する初期段階で０にリセットされる。この制御は図には示していない制御装置から端子６１を介して行われる。
【００８７】
パスメモリ６５では、図１１の状態遷移図に従って、ＡＣＳ回路１２２−１乃至１２２−４からの選択情報ＳＥＬ００乃至ＳＥＬ１１を用いて、入力データすなわち復号データの選択、記憶、伝搬を行う。このパスメモリ６５は、図１６に示した場合と同様に構成され、その動作も同様であるので、その説明は省略する。
【００８８】
図４は、データ受信装置の他の実施例を表している。この実施例においては、メトリック計算回路１０１が、復調器３２の出力するＩ信号とＱ信号から、Ｉ成分を構成するビットの値が０である場合に対するメトリックＭＩ0と、Ｑ成分を構成するビットの値が０である場合に対するメトリックＭＱ0のみを生成し、Ｉ成分を構成するビットの値が１である場合に対するメトリックＭＩ1と、Ｑ成分を構成するビットの値が１である場合に対するメトリックＭＱ1は生成しないようになされている。その他の構成は、図１における場合と同様である。
【００８９】
図４の実施例におけるメトリック計算回路１０１は、図５に示すように構成される。この図５のメトリック計算回路１０１を、図２のメトリック計算回路１０１と比較して明らかなように、図５の実施例においては、図２における加算回路１１２−２，１１２−４と、割算回路１１４−２，１１４−４が省略された構成とされている。その他の構成は、図２における場合と同様である。
【００９０】
このように、図５に示すメトリック計算回路１０１においては、Ｉ成分を構成する第１のビットが０である場合に対するメトリックＭＩ0と、Ｑ成分を構成する第２のビットが０である場合に対するメトリックＭＱ0が生成され、これがビタビ復号器３３に供給される。
【００９１】
図６は、図４に示すビタビ復号器３３の構成例を表している。この実施例においては、入力端子６２−１にメトリックＭＩ0が入力され、入力端子６２−２にメトリックＭＱ0が入力されるようになされている。そして、入力端子６２−１より入力されたメトリックＭＩ0は、乗算回路１２１−１，１２１−２に入力されるとともに、反転回路１３１−１に入力され、そのビットがすべて反転された後、乗算回路１２１−３，１２１−４に入力されるようになされている。また、入力端子６２−２より入力されたメトリックＭＱ0が、乗算回路１２１−１，１２１−３に入力されるとともに、反転回路１３１−２に入力され、そのすべてのビットが反転された後、乗算回路１２１−２，１２１−４に入力されるようになされている。その他の構成は、図３における場合と同様である。
【００９２】
すなわち、Ｉ成分を構成するビットが０である場合に対するメトリックＭＩ0と、Ｉ成分を構成するビットが１である場合に対するメトリックＭＩ1には、理論的に次の式に示す関係が成立する。
ＭＩ1＝１−ＭＩ0      （１４）
【００９３】
メトリックＭＩ0，ＭＩ1が４ビットの２進数で表されるものとすると、確率１（メトリックの最大値）は１１１１で表される。このとき式（１４）は次のように表すことができる。
ＭＩ1＝１１１１−ＭＩ0      （１５）
【００９４】
この演算は、次式より簡略化して求めることができる。
ＭＩ1＝−［ＭＩ0］      （１６）
【００９５】
ここで、−［ＭＩ0］は、ＭＩ0のすべてのビットの値を反転させたものを意味する。反転回路１３１−１は、この式（１６）の演算を行うものである。
【００９６】
同様に、反転回路１３１−２において、入力端子６２−２より入力されたメトリックＭＱ0のすべてのビットを反転させて、−［ＭＱ0］を演算することにより、メトリックＭＱ1を求めることができる。
【００９７】
従って、これらの処理により、図３における場合と同様に、４つのメトリックＭＩ0，ＭＩ1，ＭＱ0，ＭＱ1が求められたことになり、以後、図３における場合と同様の処理を行うことが可能となる。
【００９８】
図２または図５の確率確率計算回路１１１−１乃至１１１−４における計算方法として、伝送路によって様々な計算法が考えられるが、ガウス伝送路を仮定した場合には、例えば、確率計算回路１１１−１において、以下のように確率を指数関数として計算することができる。
Ｐ（Ｓ００∩Ｒ）
＝（１／（（２π）1/2σ））ｅｘｐ（−（||Ｓ００−Ｒ||2）／（２σ2）
）                                                              （１７）
【００９９】
ここで、σは伝送路の雑音電力の１／２の平方根を表す。すなわち、２σ2が伝送路の雑音電力を表す。||Ｓ００−Ｒ||は、シンボルＳ００とＲとのユークリッド距離である。
【０１００】
さらに、式（１７）のうち、後段のビタビ復号器３３における最尤復号の際に選択されるパスの比較に関与していない部分１／（２π）1/2σは、省略することができるので、結局、確率計算回路１１１−１では、次の式（１８）を計算すればよい。
Ｐ（Ｓ００∩Ｒ）＝ｅｘｐ（−（||Ｓ００−Ｒ||2）／（２σ2））  （１８）
【０１０１】
このように、確率を、式（１８）のように表現した場合、確率、従って、それを基に演算されるメトリックは、実質的に指数関数の指数部（式（１８）における（−（||Ｓ００−Ｒ||2）／（２σ2））の部分）で表現されることになる。
【０１０２】
このように、事後確率を、指数関数で計算するようにした場合（ガウス伝送路ではなくても事後確率を指数関数で計算することは可能である）、図１あるいは図４におけるメトリック計算回路１０１においては、事後確率を指数表現したものの指数部から、復号で比較に関与する項のみを抽出して生成することになる。このとき、図１のビタビ復号器３３は、図７に示すように構成することができ、図４のビタビ復号器３３は、図８に示すように構成することができる。
【０１０３】
図７の実施例においては、図３における乗算回路１２１−１乃至１２１−４が、加算回路１４１−１乃至１４１−４により構成されている。その他の構成は、図３における場合と同様である。
【０１０４】
すなわち、図７の実施例においては、入力端子６２−１乃至６２−４に、メトリックＭＩ0乃至ＭＱ1の指数部が入力されるため、ブランチメトリックＢＭ００乃至ＢＭ１１は、加算処理により得ることができる。このため、この実施例においては、乗算回路に代えて加算回路が設けられている。その他の動作は、図３における場合と同様である。
【０１０５】
図８のビタビ復号器３３においても、入力端子６２−１と６２−２には、それぞれＩ成分を構成するビットの値が０である場合に対するメトリックＭＩ0の指数部と、Ｑ成分を構成するビットの値が０である場合に対するメトリックＭＱ0の指数部が入力される。従って、図６における乗算回路１２１−１乃至１２１−４に代えて、加算回路１４１−１乃至１４１−４が設けられている。また、反転回路１３１−１，１３１−２に代えて、指数部の最大値から入力を減算して出力する減算回路１５１−１，１５１−２が設けられている。その他の動作は、図６における場合と同様である。
【０１０６】
以上のように、いずれの実施例においても、データのビット毎にビットに対するメトリックを計算するようにしたので、誤り訂正符号が用いられ、ＱＰＳＫ方式でデータ変調して伝送されたデータを軟判定処理することができ、その結果、受信したデータを座標上最も近いシンボルとして硬判定処理する場合に較べて、正確に復号処理を行うことができる。
【０１０７】
なお、この誤り訂正符号を用いて行われる誤り訂正処理は、ビタビ復号器３３で実行される。
【０１０８】
上記実施例においては、ＱＰＳＫ方式でデータを変調し、復調するようにしたが、このほか、１６ＱＡＭ、６４ＱＡＭ、２５６ＱＡＭなどの、多値多位相変調方式を採用する場合においても、本発明は適用することが可能である。
【０１０９】
【発明の効果】
以上の如く、請求項１に記載のデータ受信装置および請求項５に記載のデータ受信方法によれば、シンボルを構成するビット毎に、ビットに対するメトリックとして、シンボルを構成するビットの値が０である場合に対する条件付き事後確率と、シンボルを構成するビットの値が１である場合に対する条件付き事後確率との少なくとも一方を計算するようにしたので、誤り訂正符号を用い、多値多位相方式でデジタル変調され、ガウス伝送路、または、それ以外の伝送路を介して伝送されたデータを、正確に復号することが可能となる。
【図面の簡単な説明】
【図１】本発明のデータ受信装置の第１の実施例の構成を示すブロック図である。
【図２】図１のメトリック計算回路の構成例を示すブロック図である。
【図３】図１のビタビ復号器の構成例を示すブロック図である。
【図４】本発明のデータ受信装置の第２の実施例の構成を示すブロック図である。
【図５】図４のメトリック計算回路の構成例を示すブロック図である。
【図６】図４のビタビ復号器の構成例を示すブロック図である。
【図７】図１のビタビ復号器の他の構成例を示すブロック図である。
【図８】図４のビタビ復号器の他の構成例を示すブロック図である。
【図９】従来のデータ送信装置の構成例を示すブロック図である。
【図１０】図９の畳み込み符号化器の構成例を示すブロック図である。
【図１１】図１０の畳み込み符号化器の状態遷移を説明する図である。
【図１２】ＱＰＳＫの信号点配置を説明する図である。
【図１３】従来のデータ受信装置の構成例を示すブロック図である。
【図１４】図１３のビタビ復号器の構成例を示すブロック図である。
【図１５】図１４のブランチメトリック演算回路の構成例を示すブロック図である。
【図１６】図１４のパスメモリの構成例を示すブロック図である。
【符号の説明】
３２  復調器，  ３３  ビタビ復号器，  ３４  再生情報，  １０１  メトリック計算回路，  １１１−１乃至１１１−４  確率計算回路，  １１２−１乃至１１２−４，１１３  加算回路，  １１４−１乃至１１４−４  割算回路
【図１】
0003654391.tif 000005
【図２】
0003654391.tif 000006
【図３】
0003654391.tif 000007
【図４】
0003654391.tif 000008
【図５】
0003654391.tif 000009
【図６】
0003654391.tif 000010
【図７】
0003654391.tif 000011
【図８】
0003654391.tif 000012
【図９】
0003654391.tif 000013
【図１０】
0003654391.tif 000014
【図１１】
0003654391.tif 000015
【図１２】
0003654391.tif 000016
【図１３】
0003654391.tif 000017
【図１４】
0003654391.tif 000018
【図１５】
0003654391.tif 000019
【図１６】
0003654391.tif 000020