(57)【特許請求の範囲】
【請求項１】
伝送回線を経由して、メッセージ信号をＨＤＬＣフレームにより送信及び受信する信号送受信方法において、
データリンクプロトコルの処理手段は、各送達確認待ち信号のデータ長とデータリンクヘッダ長を合計した信号長を保持する送達確認待ち信号長テーブルと、上記送達確認待ち信号のデータ長とデータリンクヘッダ長を合計した信号長を全送達確認待ち信号について累計した信号長を示す送達確認待ち総信号長カウンタを備えることにより、該送達確認待ち総信号長カウンタの値が予め設定した閾値より大の場合にはメッセージ信号の送信を阻止し、
該カウンタの値が予め設定した閾値以下の場合には、データリンク信号を回線送信インタフェースに送信すると共に、該送信確認待ち信号長テーブルに該メッセージのデータ長とデータリンクヘッダ長を合計した信号長を保持し、また該信号長を該カウンタに加算し、
相手局からデータリンクの送達確認あるいは再送要求を受信すると、該送達確認待ち信号長テーブルを参照し、送達確認されたメッセージ及び紛失したメッセージの信号長を読み取り、該信号長を該カウンタから減算することを特徴とするＨＤＬＣ信号送受信方法。
【請求項２】
伝送回線を経由して、メッセージ信号をＨＤＬＣフレームにより送信及び受信するＨＤＬＣ信号装置において、
メッセージ信号を生成及び終端するメッセージ処理手段と、
該メッセージ処理手段が生成したメッセージをデータリンク信号にマッピングし、また相手局から受信したデータリンク信号からメッセージを再生して上記メッセージ処理手段に送信するデータリンク信号処理手段と、
該データリンク信号処理手段で生成したデータリンク信号を回線送信インタフェース経由で相手局に送信し、また相手局から回線受信インタフェースに受信した信号からデータリンク信号を再生し、該データリンク信号処理手段に送信する回線インタフェース処理手段とを備え、
該データリンク信号処理手段には、上記メッセージ処理手段から受信したメッセージを保持するメッセージ信号保持手段と、
該メッセージ信号保持手段からメッセージ信号を読み出し、データリンクフレームにマッピングし、上記回線インタフェース処理手段に送信する手段と、
該メッセージを該回線インタフェース処理手段に送信時に、該メッセージ信号のデータ長とデータリンクヘッダ長を合計した値を保持する信号長保持手段と、送達確認待ち信号のデータ長とデータリンクヘッダ長の累算値を保持する送達確認待ち総信号長保持手段と、
上記回線インタフェース処理手段から受信したデータリンク信号が、送達確認を含む場合あるいは再送要求を含む場合に、送達確認されたメッセージ及び紛失したメッセージのデータ長とデータリンクヘッダ長を合計した値を該信号長保持手段から読み取り、該送達確認待ち総信号長保持手段から減算する手段を具備し、該送達確認待ち総信号長保持手段が保持する値が、予め設定した閾値を越える場合は、メッセージの送信を抑止することを特徴とするＨＤＬＣ信号装置。
【請求項３】
請求項１に記載のＨＤＬＣ信号送受信方法を実行するためのＨＤＬＣ信号送受信用プログラム。
【請求項４】
請求項３に記載のＨＤＬＣ信号送受信用プログラムを格納したことを特徴とするコンピュータにより読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送回線を経由してメッセージ信号をＨＤＬＣフレームにより送信及び受信する信号送受信方法及び信号装置に関し、詳細には、データリンクで送達確認待ち中の送信信号長総計が閾値を超えないように制御するＨＤＬＣ系プロトコル信号送受信方法及び信号装置、ならびにプログラムとそれを格納する記録媒体に関する。
【０００２】
【従来の技術】
ＨＤＬＣは、高能率かつ信頼度の高い伝送制御手順（データリンク層手順）として知られている。この伝送制御手順によれば、連続転送が可能であり、ある範囲で応答なしに先送りすることができ、またＣＲＣを採用しており、データの誤り発見率も高いという特長を持つ。
図４は、従来の一般的なＨＤＬＣ信号装置の構成例を示す図である。
図４に示すように、従来のＨＤＬＣ信号装置は、回線送信インタフェースにデータリンクより上位レイヤのメッセージを送信し、また回線受信インタフェースからはデータリンクより上位レイヤのメッセージを受信するためのものである。ＨＤＬＣ信号装置１内には、メッセージ処理部４と、データリンク信号処理部２と、回線インタフェース処理部３とが設けられる。データリンク処理部３内には、メッセージ信号送信キュー５と、データリンク信号送信処理部６と、データリンク信号受信処理部７と、送信確認待ち信号数カウンタ８とが配置される。また、回線インタフェース処理部３内には、送信信号ＦＩＦＯ９と、回線送信部１０と、回線受信部１１と、受信信号ＦＩＦＯ１２とが配置されている。
【０００３】
メッセージ処理部４は、メッセージを生成するとメッセージ送信キュー５に生成したメッセージをキューイングする。
データリンク信号送信処理部６は、送信確認待ち信号数カウンタ８が示す値が予め設定した閾値（最大アウトスタンディング数）より小である場合には、プロトコルの動作に従ってメッセージ信号送信キュー５内の送信メッセージをデータリンク信号にマッピングし、送信信号ＦＩＦＯ９に送信するとともに、送信確認待ち信号数カウンタ８の値を１つ加算する。
回線送信部１０は、送信信号ＦＩＦＯ９内に信号がある場合は、信号の先頭にフラグパターン‘０１１１１１１０’を付与し、その信号のビットパターンに‘１１１１１’パターン検出時には‘１１１１１０’に変換し、‘１１１１１’パターン以外についてはトランスペアレントに回線送信インタフェースに送信する。
【０００４】
回線受信部１１は、回線インタフェースで受信したビットパターンからフラグを除去し、受信信号に‘１１１１１０’パターン検出時には、これを‘１１１１１’信号に変換して、データリンク信号を取り出し、受信信号ＦＩＦＯ１２に送信する。
データリンク信号受信処理部７は、受信信号ＦＩＦＯ１２からデータリンク信号を読み取り、読み取ったデータリンク信号からメッセージを取り出し、メッセージ処理部４に送信するとともに、そのデータリンク信号が送達確認通知あるいは再送要求を含む場合は、送達確認されたメッセージの個数あるいは紛失したメッセージの個数を、送達確認待ち信号数カウンタ８から減算する。
なお、ＨＤＬＣ系プロトコルの送受信処理に関しては、ＩＳＯ−３３０９（ＨＤＬＣ）、あるいはＴＴＣ標準Ｘ２５（ＬＡＰＢ）、Ｑ９２１（ＬＡＰＤ）、Ｑ７０３（ＭＴＰレベル２）等の記載を参考にすることができる。
【０００５】
【発明が解決しようとする課題】
図４の構成例における問題点としては、（ａ）メッセージ処理部４からのバースト送信が発生すると、送信信号ＦＩＦＯ９における遅延が大きくなるという問題がある。また、（ｂ）一般にデータリンクのプロトコルでは、転送遅延時間が著しく長くなると、プロトコル動作上不具合が生じるという問題がある。
例えば、ＴＴＣ標準Ｑ７０３に準拠したデータリンクの場合、レベル１リンク速度＝４．８ｋｂｉｔ／ｓのものがあるが、最大アウトスタンディング数＝４０、最大信号長＝２７２バイトのため、最悪条件では、送信信号ＦＩＦＯ９での遅延は最大約１８秒になる。ＭＴＰ２では、ＭＳＵ（データフレーム）送信時にＴ７タイマ（応答遅延タイマ：４．８ｋｂｉｔ／ｓリンクでは３秒）を起動し、送達確認が戻る前にＴ７タイマが満了になると、リンクを解放してしまう。
【０００６】
このため、自局から相手局への送信方向の回線使用率が１に近い負荷でリンクを使用中に、相手局から自局へ、Ｔ７タイマより長い間隔でメッセージの送信があると、自局が相手局に返送する送達確認が、送信信号ＦＩＦＯ９で著しく遅延するため、相手局でＴ７タイマが満了し、リンク解放になる可能性がある。
その他、一般にデータリンクのプロトコルでは、送達確認をタイマにより監視するため、リンク速度、アウトスタンディング数、信号長及びタイマの関係によっては不要なリンク解放が発生する懸念がある。
ところが、送信信号ＦＩＦＯ９での遅延を小さくするため、送信信号ＦＩＦＯ９のサイズを最大アウトスタンディング数に比べて小さくすると、図４の構成の場合、送信信号ＦＩＦＯ９で信号のオーバーフローによる信号廃棄が発生し、リンク性能が劣化する。
あるいは、送信信号ＦＩＦＯ９がオーバーフロー時には、データリンク信号送信処理部６の動作を停止し、送信信号ＦＩＦＯ９での信号廃棄を防止する構成も考えられるが、その場合、送信信号ＦＩＦＯ９からデータリンク信号処理部２に対して新たな信号線が必要になる。
【０００７】
別の対策として、特願平１１−２１０２７１号明細書および図面に記載の『ＡＴＭ信号送信方法及びＡＴＭ信号装置』の方法を適用し、データリンク送信処理部２で単位時間当りに送信するデータリンクの信号長の合計が回線速度を超えないように制御する方法も考えられる。上記公報に記載の技術では、ＡＴＭインタフェースへの適用を前提とし、メッセージの信号長から、ＡＴＭインタフェースでの信号長を簡易な計算で求めることができたため、データリンク信号送信処理部６での速度調整を十分効果的に実現していた。ところで、上記ＡＴＭインタフェースと異なって本発明のようなＨＤＬＣ系プロトコルの場合、データリンク信号中の連続して‘１’が５つ続くパターン（１１１１１）を‘１１１１１０’に置き換えて送信する特質を有している。このため、データリンク信号送信処理部６で回線インタフェースでの信号長を厳密に計算することができない。従って、上記公報の技術をＨＤＬＣ系プロトコルに適用した場合、‘１’の比率が大きいデータを多数送信したときに送信信号のビットレートが最悪で２０％程度回線速度を上回り、いずれ送信信号ＦＩＦＯ９で滞留が発生する。従って、十分な効果を奏しないことになる。
【０００８】
そこで、本発明の目的は、これら従来の課題を解決し、送信信号ＦＩＦＯにおける信号のオーバーフローを防止すると同時に、送信信号ＦＩＦＯでの最大遅延時間を小さくし、リンク解放が発生しないようにするＨＤＬＣ信号送受信方法及びＨＤＬＣ信号装置、ならびにそのプログラムと記録媒体を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明のＨＤＬＣ信号送受信方法は、信号送信時に‘１１１１１’パターン検出時に‘１１１１１０’に変換して送信する特質を有するＨＤＬＣ系プロトコルのデータリンクレイヤで、送達確認待ち信号のメッセージ長及びデータリンクヘッダ長の合計が、閾値を越えないようにＨＤＬＣプロトコルデータリンク信号の送信を制御することを特徴としている。
【００１０】
具体的には、以下の手段を有する。
すなわち、本発明のＨＤＬＣ信号送受信方法は、データリンクプロトコルの処理手段において、各送達確認待ち信号のデータ長とデータリンクヘッダ長を合計した信号長を保持する送達確認待ち信号長テーブルと、送達確認待ち信号のデータ長とデータリンクヘッダ長を合計した信号長を全送達確認待ち信号について累計した信号長を示す送達確認待ち総信号長カウンタを持ち、
該送達確認待ち総信号長カウンタの値が予め設定した閾値より大の場合にはメッセージ信号の送信を阻止し、
該カウンタの値が予め設定した閾値以下の場合には、データリンク信号を回線送信インタフェースに送信すると共に、該送信確認待ち信号長テーブルに該メッセージのデータ長とデータリンクヘッダ長を合計した信号長を保持し、また該信号長を該カウンタに加算し、
相手局からデータリンクの送達確認あるいは再送要求を受信すると、該送達確認待ち信号長テーブルを参照し、送達確認されたメッセージ及び紛失したメッセージの信号長を読み取り、該信号長を該カウンタから減算することを特徴としている。
【００１１】
なお、通常のＨＤＬＣ系プロトコルのデータリンクヘッダ長は固定長のため、上記計算は容易に実現可能である。例えば、ＭＴＰレベル２プロトコルの場合、メッセージ転送に使用するＭＳＵ（有意信号ユニット）のデータリンクレイヤヘッダ長は、ＬＩ（信号長表示）を除き、信号先頭のフラグを含めると５バイト（固定）である。
また、本発明は、上記方法を適用したＨＤＬＣ信号装置として具体化することが可能である。
【００１２】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明の一実施例を示すＨＤＬＣ信号装置の構成図である。
図１のＨＤＬＣ信号装置は、回線送信インタフェースにデータリンクレイヤより上位レイヤのメッセージを送信し、また回線受信インタフェースからデータリンクレイヤより上位レイヤのメッセージを受信するためのものである。
なお、図１に示す実施例装置は、ＨＤＬＣプロトコルに本発明を適用した場合を示しているが、信号送信時に‘１１１１１’パターン検出時に‘１１１１１０’に変換して送信する特質を有するＨＤＬＣ系プロトコル、例えばＩＳＯ−３３０９（ＨＤＬＣ）、あるいはＴＴＣ標準Ｘ２５（ＬＡＰＢ）、Ｑ９２１（ＬＡＰＤ）、Ｑ７０３（ＭＴＰレベル２）等に容易に適用可能である。
【００１３】
ＨＤＬＣ信号装置１００内には、メッセージ処理部４００と、データリンク信号処理部２００と、回線インタフェース処理部３００とが設けられる。
データリンク信号処理部２００内には、メッセージ信号送信キュー２０１と、データリンク信号送信処理部２０２と、データリンク信号受信処理部２０３と、送達確認待ち信号長テーブル２０５と、送達確認待ち総信号長カウンタ２０４とが配置される。
また、回線インタフェース処理部３００内には、送信信号ＦＩＦＯ２０１と、回線送信処理部３０２と、回線受信処理部３０３と、受信信号ＦＩＦＯ３０４とが配置される。
送達確認待ち信号長テーブル２０５には、データリンク信号のシーケンス番号モジュロに相当する１２８面の信号長保持レジスタ２０６−１〜２０６−１２８（以下、２０６で代表する）が格納される。
【００１４】
図２は、図１におけるデータリンク信号送信処理部の動作フローチャートである。
メッセージ処理部４００は、メッセージを生成すると、メッセージ送信キュー２０１に生成したメッセージをキューイングする。
データリンク信号送信処理部２０２は、プロトコル動作によりメッセージの送信が可能か否かを判別し（ステップ１０１）、可能であれば、次にメッセージ信号送信キューにメッセージが有るか否かを判別し（ステップ１０２）、メッセージが有れば、次に送信確認待ち総信号長カウンタ２０４を参照し、予め設定した閾値以下であるか否かを判別する（ステップ１０３）。閾値以下の場合は、プロトコルの動作に従ってメッセージ送信キュー２０１内のメッセージをデータリンク信号にマッピングし、送信信号ＦＩＦＯ３０１に送信すると共に、該送信確認待ち信号数カウンタ２０４に該メッセージのメッセージ長とデータリンクレイヤのヘッダ長の合計を加算し、また該メッセージに付与したデータリンクレイヤのシーケンス番号に該当する信号長保持レジスタ２０６に、該メッセージのメッセージ長とデータリンクレイヤヘッダ長の合計を書き込む（ステップ１０４）。
【００１５】
一方、送信確認待ち総信号長カウンタ２０４の値が予め設定した閾値より大の場合には（ステップ１０３）、送達確認待ち総信号長カウンタ２０４の値が閾値以下になるまでメッセージの送信を抑止する。
回線送信部３０２は、送信信号ＦＩＦＯ３０１内に信号がある場合は、信号の先頭にフラグパターン‘０１１１１１１０’を付与し、該信号のビットパターンに‘１１１１１’パターン検出時には、これを‘１１１１１０’に変換し、‘１１１１１’パターン以外についてはトランスペアレントに回線送信インタフェースに送信する。
【００１６】
図３は、図１におけるデータリンク信号受信処理部の動作フローチャートである。
データリンク信号受信処理部２０３は、受信信号ＦＩＦＯ３０１に受信信号が有るか否かを判別し（ステップ２０１）、受信信号が有れば、受信信号に対してプロトコル仕様に基づく処理を実施する（ステップ２０２）。すなわち、受信信号ＦＩＦＯ３０１からデータリンク信号を読み取り、該データリンク信号からメッセージを取り出し、メッセージ処理部４００に送信する。それと並行して、該データリンク信号が送達確認通知あるいは再送要求を含むか否かを判別し（ステップ２０３）、いずれかを含む場合には、送達確認されたメッセージ及び紛失したメッセージのシーケンス番号に対応する信号長保持レジスタ２０６の値を、送達確認待ち総信号長カウンタ２０４から減算する（ステップ２０４）。
【００１７】
（閾値の設定例）
以下、閾値の設定例について説明する。送信信号ＦＩＦＯ３０１内に滞留しうる信号バイト数は、閾値をＳバイトとすると、Ｓの値と送信するデータ内での‘１１１１１’パターンの出現頻度に依存する。送信するデータのビットパターンがランダムであると仮定すると、任意の５ビットが‘１１１１１’である確率は１／３２になるため、送信信号ＦＩＦＯ３０１内に滞留しうる信号バイト数は、Ｓ＊３３／３２となる。
送信するデータのビットパターンが全て‘１１１１１’の場合には、送信信号ＦＩＦＯ３０１内に滞留しうる信号バイト数は、Ｓ＊６／５になる。
【００１８】
ＨＤＬＣプロトコルとしてＭＴＰレベル２を仮定すると、閾値＝Ｓは、以下の式（１）を満足する必要がある。ただし、式（１）で決まるＳの上限に対して、非常に小さい値を閾値に設定すると、リンクの性能が低くなる可能性があるため、注意が必要である。
ＲＴＤ＋Ｔ１＋Ｔ２＋Ｓ＊６／５／Ｖ＜Ｔ７タイマ・・・・・・・・・（１）
ここで、ＲＴＤ＝往復伝搬遅延時間
Ｔ１＝自局のデータリンク信号処理部での処理遅延時間
Ｔ２＝相手局のデータリンク信号処理部での処理遅延時間
Ｔ７タイマ＝相手局での送達確認監視タイマ
Ｓ＝閾値
Ｖ＝回線速度
である。
【００１９】
（プログラムおよびその記録媒体）
図２および図３に記載されたデータリンク信号送信処理部の動作フローおよびデータリンク信号受信処理部の動作フローをプログラムに変換し、ＣＤ−ＲＯＭ等の記録媒体に格納しておけば、ＨＤＬＣ信号装置のプロセッサにその記録媒体を実装し、プログラムをローディングして、実行させることにより、本発明を容易に実現することができる。また、そのプロセッサからネットワークを介して他のプロセッサに上記プログラムをダウンロードすることにより、他のプログラムにおいても本発明を容易に実現できる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、信号送信時に‘１１１１１’パターン検出時に、これを‘１１１１１０’に変換して送信するＨＤＬＣ系プロトコルのデータリンクレイヤにおいて、送達確認待ち信号のデータサイズ及びデータリンクヘッダ長のオーバーヘッドの合計が、閾値を越えないようにＨＤＬＣプロトコルデータリンク信号の送信を制御するので、その結果、送信信号ＦＩＦＯにおける信号のオーバーフローが防止されるとともに、送信信号ＦＩＦＯでの最大遅延時間を小さくして、リンク解放が発生しないようにすることができる、という効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すＨＤＬＣ信号装置のブロック構成図である。
【図２】本発明の一実施例を示すデータリンク信号送信処理部の動作フローチャートである。
【図３】本発明の一実施例を示すデータリンク信号受信処理部の動作フローチャートである。
【図４】従来技術によるＨＤＬＣ信号装置の一例を示すブロック構成図である。
【符号の説明】
１００…ＨＤＬＣ信号装置、２００…データリンク信号処理部、
３００…回線インタフェース処理部、４００…メッセージ処理部、
２０１…メッセージ信号送信キュー、２０２…データリンク信号送信処理部、
２０５…送達確認待ち信号長テーブル、
２０６−１〜２０６−１２８…信号長保持レジスタ、
２０４…送達確認待ち総信号長カウンタ、
２０３…データリンク信号受信処理部、３０１…送信信号ＦＩＦＯ、
３０２…回線送信部、３０３…回線受信部、３０４…受信信号。
【図１】
0003709462.tif 000002
【図２】
0003709462.tif 000003
【図３】
0003709462.tif 000004
【図４】
0003709462.tif 000005