(57)【特許請求の範囲】
【請求項１】
入力画像情報を符号化する符号化装置において、
入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償手段と、
上記動き補償手段からの動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出手段と、
上記入力画像情報と上記予測誤差検出手段により検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理手段と、
上記シャフリング処理手段からの合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化手段と
を備えることを特徴とする符号化装置。
【請求項２】
上記シャフリング処理手段は、予め設定された抽出ポイント情報に基づいて、上記入力画像情報及び上記予測誤差検出手段により検出された上記予測誤差情報からブロック単位に情報を抽出し、該抽出した抽出情報を合成して等長化単位の上記合成情報とすることを特徴とする請求項１記載の符号化装置。
【請求項３】
上記符号化手段は、上記シャフリング処理手段からの上記合成情報に対して上記符号化処理を行ない、上記符号化処理により得られる符号化情報に上記動きベクトルを付加することを特徴とする請求項１又は２記載の符号化装置。
【請求項４】
入力画像情報を符号化する符号化方法において、
入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償ステップと、
上記動き補償ステップによる動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出ステップと、
上記入力画像情報と上記予測誤差検出ステップにより検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理ステップと、
上記シャフリング処理ステップによって得られた合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化ステップと
を有することを特徴とする符号化方法。
【請求項５】
入力画像情報を符号化して記録する記録装置において、
入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償手段と、
上記動き補償手段からの動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出手段と、
上記入力画像情報と上記予測誤差検出手段により検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理手段と、
上記シャフリング処理手段からの合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化手段と、
上記符号化手段によって得られた符号化情報を記録する記録手段と
を備えることを特徴とする記録装置。
【請求項６】
上記シャフリング処理手段は、予め設定された抽出ポイント情報に基づいて、上記入力画像情報及び上記予測誤差検出手段により検出された上記予測誤差情報からブロック単位に情報を抽出し、該抽出した抽出情報を合成して等長化単位の上記合成情報とすることを特徴とする請求項５記載の記録装置。
【請求項７】
上記符号化手段は、上記シャフリング処理手段からの上記合成情報に対して上記符号化処理を行ない、上記符号化処理により得られる符号化情報に上記動きベクトルを付加することを特徴とする請求項５又は６記載の記録装置。
【請求項８】
入力画像情報を符号化して記録する記録方法において、
入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償ステップと、
上記動き補償ステップによる動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出ステップと、
上記入力画像情報と上記予測誤差検出ステップにより検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理ステップと、
上記シャフリング処理ステップによって得られた合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化ステップと、
上記符号化ステップによって得られた符号化情報を記録する記録ステップと
を有することを特徴とする記録方法。
【請求項９】
ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化手段と、
上記復号化手段からの符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理手段と、
上記復号化手段からの動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償手段と、
上記動き補償手段からの動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力手段と
を備えることを特徴とする復号化装置。
【請求項１０】
上記デシャフリング処理手段は、予め設定された並べ替え情報に基づいて、上記復号化手段からの符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離することを特徴とする請求項９記載の復号化装置。
【請求項１１】
ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化ステップと、
上記復号化ステップによって得られた符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理ステップと、
上記復号化ステップによって取得された動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償ステップと、
上記動き補償ステップによる動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力ステップと
を有することを特徴とする復号化方法。
【請求項１２】
記録媒体から、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報を再生する再生手段と、
上記再生手段によって再生された上記符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化手段と、
上記復号化手段からの符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理手段と、
上記復号化手段からの動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償手段と、
上記動き補償手段からの動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力手段と
を備えることを特徴とする再生装置。
【請求項１３】
記録媒体から、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報を再生する再生ステップと、
上記再生ステップによって再生された上記符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化ステップと、
上記復号化ステップによって得られた符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理ステップと、
上記復号化ステップによって取得された動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償ステップと、
上記動き補償ステップによる動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力ステップと
を有することを特徴とする再生方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、動き補償予測方式により例えば画像情報を圧縮して磁気テープ等の記録媒体に記録したり通信路を通じて伝送する符号化装置と、記録媒体から読み出したあるいは通信路から伝送された圧縮情報を動き補償予測復号化方式にて復号化処理して元の例えば画像情報に復元する復号化装置に関する。
【０００２】
【従来の技術】
一般に、テレビジョン放送やＶＴＲ等に記録される動画は時間的に連続する静止画の列として扱われている。例えば、ＮＴＳＣ方式のテレビジョン放送では、１秒間に２９．９７枚の静止画（１枚の静止画をフレームと呼ぶ。）を連続して送ることにより動画像を得るようにしている。
【０００３】
上記フレームの時間間隔は、約０．０３秒と短いため、前後の連続するフレーム間の相関はかなり高い。従って、動画を圧縮する場合は、フレーム内符号化方式を単独で行なうよりも、フレーム間符号化方式と組み合わせて用いれば、更に圧縮効率を上げることが可能となる。このようにフレーム内符号化方式とフレーム間符号化方式を組み合わせた符号化方式を一般にハイブリッド符号化方式と称している。
【０００４】
このハイブリッド符号化方式には、その基本となるフレーム間符号化方式と、その効率を更に高めた動き補償付きフレーム間符号化方式とがある。
【０００５】
フレーム間符号化方式は、その構成上、画像をフレーム単位で扱う必要があり、フレームデータを保持するためのフレームメモリなどハードウェア規模や符号化遅延時間が大きくなりやすい。従って、現在では、上記不都合を避けるため、比較的簡単な方式である予測符号化が多く使われている。
【０００６】
この予測符号化における予測関数としは、フレーム内予測符号化と同様に、最も簡単なものは２フレーム間の対応する位置の画素間の差分をとるフレーム間予測符号化であり、ＣＣＩＲの勧告７２３などに用いられている。予測に使うフレームの数を増やせば、予測効率が上がることはフレーム内予測符号化の場合と同じであるが、コストや遅延時間が大きくなるため、現在では最大２フレームまでが実用範囲であり、ＭＰＥＧでは、前後の２フレームが使用されている。
【０００７】
フレーム間符号化の手法としては、予測符号化のほか、変換符号化やサブバンド符号化など、各種の符号化技術を用いることが検討されているが、符号化効率を上げるためには、多くのフレームを必要とし、遅延時間やコストが無視できないため、以下に説明する動き補償付きフレーム予測符号化が主に使われている。
【０００８】
画像の中に動きの速い物体がある場合、単純にフレーム間の差分をとると、前後のフレームで対応する点が大きくずれ、予測の精度が上がらない。そこで、前後のフレームを比較して物体の動きを検出し、前フレームの中の物体を動いた量だけずらしてから次のフレームを予測することにより、予測誤差を減らすことができ、圧縮効率を上げることができる。この操作を動き補償と称している。
【０００９】
上記動き検出方法には、輝度の時空間勾配を調べる方法や、フーリエ変換して位相を調べる方法もあるが、ブロックマッチング法が最もコストパフォーマンスがよく、現時点において一般に使われている。
【００１０】
この方法では、画像を小さなブロックに分け、着目するブロックが前フレームのどの位置から来たかを、画素間の差の絶対値和を調べながらサーチしていく。ブロックの大きさをＮ画素とし、サーチの範囲をＭ画素とすると、ブロック当たりＭ×Ｎ回の加減算が必要であり、演算コストがかさむため、階層サーチや予測サーチなどの高速化手段が考えられている。動き量は、動きベクトルとして復号側に送られる。
【００１１】
【発明が解決しようとする課題】
上記のようにＭＰＥＧなどに代表される動き補償予測を用いた画像圧縮方式は、符号化の順番は、フレーム画像においてマクロブロック幅にストライプ状に左から右、上から下である。また、フレーム内符号化、フレーム間符号化（片方向予測，両方向予測）はそれぞれ時間的に集中して行なわれる。
【００１２】
従って、符号化されたデータ量は、空間内においては、画像の局所的性質の差（画面の上が単純な画で下が複雑な画など）によって大きく変動する。また、フレーム単位に見ても、フレーム内符号化の際はデータ量が多く、フレーム間符号化の際はデータ量が少なくなり、その大小の差は動画像の動きの成分によって大きく変動する（静止画に近いと差は大きく、変形を伴った動きが多いと差は小さくなる）。
【００１３】
例えば、一番単純なフレーム内符号化とフレーム間符号化がそれぞれ１フレームずつの２フレーム周期の符号化におけるレートコントロールを上記のようなシステムで考えると、画質のばらつき（フレーム内，フレーム間）を最小に抑えつつ、一定のデータ量を実現するためには最初に２フレームのデータを分析して量子化値を予測し、次に、実際の符号化を行なう必要がある。
【００１４】
ところが、量子化値の予測を２フレームで行なうのは非常に大きなハードウェアを必要とする。つまり、予測に何フレームもかかってしまうため、メモリのハードが増加し、処理時間が非常に長くなるという不都合がある。
【００１５】
このことから、ハードウェア及び処理時間をそれほどかけずにレートコントロールを行なう方法としてＭＰＥＧなどでは以前に符号化した情報を使う帰還型の制御方式を採用している。
【００１６】
しかし、この方法では、画質のばらつきを最小に抑えつつ符号量を一定にコントロールすることはできない。特に、急激に画像が変化したときなどに、符号量を一定に保とうとすると、フレーム内での局部的な画質のばらつき、フレーム間での画質のばらつきをもたらす。
【００１７】
また、ヘリカルスキャン型のＶＴＲへの応用を考えた場合、符号量が、フレーム内においても、フレーム間においても変動するため、画面のある決まった位置の符号化信号をトラックのある決まった位置に配置することが困難である。
【００１８】
従って、高速サーチを考えた場合、サーチ画に必要な空間内符号化信号を効率よく再生することができず、安定した高速サーチ画質を維持することが困難である。また、テープの長手方向のエラー，ヘッドクロッグなど再生時のエラーに対して修正可能な符号化信号の配置が困難となる。
【００１９】
本発明は、上記の課題に鑑みてなされたもので、その目的とするところは、フレーム内及びフレーム間の画質を均一に保ちつつ、符号量を正確にコントロールすることができる符号化装置及び復号化装置を提供することにある。
【００２０】
また、本発明の他の目的は、画面のある決まった位置の符号化信号を例えば磁気テープ等の記録媒体における記録トラックのある決まった位置に配置記録することができ、例えばＶＴＲへの応用において、サーチ画の再生効率を上げることができる符号化装置及び復号化装置を提供することにある。
【００２１】
また、本発明の他の目的は、磁気テープ等の記録媒体における長手方向のエラー，ヘッドクロッグなど、再生時のエラーに対して修正可能な符号化信号の配置記録ができる符号化装置及び復号化装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明は、入力画像情報Ｄｖを符号化する符号化装置において、入力画像情報Ｄｖに対する動きベクトルｖ１及びｖ２を検出して予測による動き補償を行なう動き補償手段１と、この動き補償手段１からの動き補償情報と入力画像情報Ｄｖとの予測誤差情報Ｄｅを検出する予測誤差検出手段１７と、入力画像情報Ｄｖと予測誤差検出手段１７により検出された予測誤差情報Ｄｅをそれぞれブロック単位に抽出するとともに、抽出した抽出情報を等長化単位に合成して出力するシャフリング処理手段２と、シャフリング処理手段２からの合成情報Ｄｃを、符号量又は符号長が目標値以下となるように符号化処理する符号化手段４２及び４３とを備えて構成する（請求項１記載の発明）。
また、入力画像情報を符号化する符号化方法において、入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償ステップと、上記動き補償ステップによる動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出ステップと、上記入力画像情報と上記予測誤差検出ステップにより検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理ステップと、上記シャフリング処理ステップによって得られた合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化ステップとを設けて構成する（請求項４記載の発明）。
また、入力画像情報を符号化して記録する記録装置において、入力画像情報Ｄｖに対する動きベクトルｖ１及びｖ２を検出して予測による動き補償を行なう動き補償手段１と、この動き補償手段１からの動き補償情報と入力画像情報Ｄｖとの予測誤差情報Ｄｅを検出する予測誤差検出手段１７と、入力画像情報Ｄｖと予測誤差検出手段１７により検出された予測誤差情報Ｄｅをそれぞれブロック単位に抽出するとともに、抽出した抽出情報を等長化単位に合成して出力するシャフリング処理手段２と、シャフリング処理手段２からの合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化手段４２及び４３と、符号化手段４２及び４３によって得られた符号化情報を記録する記録手段４とを備えて構成する（請求項５記載の発明）。
また、入力画像情報を符号化して記録する記録方法において、入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償ステップと、上記動き補償ステップによる動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出ステップと、上記入力画像情報と上記予測誤差検出ステップにより検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理ステップと、上記シャフリング処理ステップによって得られた合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化ステップと、上記符号化ステップによって得られた符号化情報を記録する記録ステップとを設けて構成する（請求項８記載の発明）。
【００２３】
この場合、上記シャフリング処理手段２を、予め設定された抽出ポイント情報に基づいて、上記入力画像情報Ｄｖ及び予測誤差検出手段１７により検出された予測誤差情報Ｄｅからブロック単位に情報を抽出し、その抽出した抽出情報を合成して等長化単位の上記合成情報とするように構成してもよい（請求項２，６記載の発明）。
【００２４】
また、上記符号化手段３において、上記シャフリング処理手段２からの上記合成情報Ｄｃに対して上記符号化処理を行ない、上記符号化処理により得られる符号化情報ｄｖに上記動きベクトルｖ１及びｖ２を付加するようにしてもよい（請求項３，７記載の発明）。
【００２５】
次に、本発明に係る復号化装置は、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報ｄｖから、動きベクトルｖ１及びｖ２を取得するとともに、上記圧縮符号化情報ｄｖを復号化処理して符号化再生情報Ｄｃを得る復号化手段８２と、この復号化手段８２からの符号化再生情報Ｄｃをブロック単位に並べ替えてフレーム内符号化再生情報Ｄｖｉと予測誤差再生情報Ｄｅとに分離するデシャフリング処理手段８３と、この復号化手段８２からの動きベクトルｖ１及びｖ２に基づいて、上記フレーム内符号化再生情報Ｄｖｉに対して動き補償を行なう動き補償手段８４と、この動き補償手段８４からの動き補償情報Ｄｔと上記予測誤差再生情報Ｄｅに基づいて得られるフレーム間符号化再生情報Ｄｖｅと上記フレーム内符号化再生情報Ｄｖｉを出力して再生画像情報Ｄｖを得る出力手段８５とを設けて構成する（請求項９記載の発明）。
また、本発明に係る復号化方法は、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化ステップと、上記復号化ステップによって得られた符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理ステップと、上記復号化ステップによって取得された動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償ステップと、上記動き補償ステップによる動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力ステップとを設けて構成する（請求項１１記載の発明）。
また、本発明に係る再生装置は、記録媒体から、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報ｄｖを再生する再生手段８１と、再生手段８１によって再生された符号化情報ｄｖから、動きベクトルｖ１及びｖ２を取得するとともに、上記圧縮符号化情報ｄｖを復号化処理して符号化再生情報Ｄｃを得る復号化手段８２と、この復号化手段８２からの符号化再生情報Ｄｃをブロック単位に並べ替えてフレーム内符号化再生情報Ｄｖｉと予測誤差再生情報Ｄｅとに分離するデシャフリング処理手段８３と、この復号化手段８２からの動きベクトルｖ１及びｖ２に基づいて、上記フレーム内符号化再生情報Ｄｖｉに対して動き補償を行なう動き補償手段８４と、この動き補償手段８４からの動き補償情報Ｄｔと上記予測誤差再生情報Ｄｅに基づいて得られるフレーム間符号化再生情報Ｄｖｅと上記フレーム内符号化再生情報Ｄｖｉを出力して再生画像情報Ｄｖを得る出力手段８５とを備えた構成する（請求項１２記載の発明）。
また、本発明に係る再生方法は、記録媒体から、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報を再生する再生ステップと、上記再生ステップによって再生された上記符号化情報から、動きベクトルを取得するとともに、上記符号化情報を復号化処理して符号化再生情報を得る復号化ステップと、上記復号化ステップによって得られた符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理ステップと、上記復号化ステップによって取得された動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償ステップと、上記動き補償ステップによる動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力ステップとを設けて構成する（請求項１３記載の発明）。
【００２６】
この場合、上記デシャフリング処理手段８３を、予め設定された並べ替え情報に基づいて、上記復号化手段８２からの符号化情報Ｄｃをブロック単位に並べ替えてフレーム内符号化再生情報Ｄｖｉと予測誤差再生情報Ｄｅとに分離するように構成してもよい（請求項１０記載の発明）。
【００２７】
【作用】
本発明に係る符号化装置においては、まず、入力画像情報Ｄｖが、動き補償手段１に入力されて動きベクトルｖ１及びｖ２が検出され、この動きベクトルｖ１及びｖ２に基づいて予測による動き補償が行なわれる。この動き補償手段１からの動き補償情報Ｄｔは、後段の予測誤差検出手段１７に入力されて、入力画像情報Ｄｖとの予測誤差情報Ｄｅが検出される。
【００２８】
上記入力画像情報Ｄｖ及び上記予測誤差検出手段１７からの予測誤差情報Ｄｅは、後段のシャフリング処理手段２に入力されてブロック単位にそれぞれ所定の規則に従って抽出され、更に等長化単位に合成される。この合成情報Ｄｃは、後段に接続された符号化手段３に供給される。
【００２９】
この符号化手段３に供給された合成情報Ｄｃは、符号量又は符号長が目標値以下となるように符号化処理されることになる。この場合、上記合成情報Ｄｃは、入力画像情報Ｄｖ及び予測誤差情報Ｄｅのそれぞれからブロック単位に一様に抽出して等長化単位で合成した情報となっているため、それぞれの等長化単位の合成情報間で、直交変換後の例えば量子化に用いられる量子化値（量子化スケーリングファクタ）のばらつきが少なくなり、フレーム内での部分的な画質のばらつき及びフレーム間での画質のばらつきを抑制することができる。即ち、画質をフレーム内及びフレーム間にて均一にすることができる。
【００３０】
また、上記のように、合成情報Ｄｃが等長化単位となっているため、可変長符号化後のデータ量（符号量）が一定になり、しかも、可変長符号化後のデータに入力情報Ｄｖに関する圧縮符号データ、即ちフレーム内符号化データが存在することになるため、例えば画面上のある決まった位置の符号化情報を磁気テープ等の記録媒体における記録フォーマットのある決まった領域（箇所）に配置記録することが可能となる。その結果、例えば磁気ヘッドにてサーチ動作を行なう際に、該磁気ヘッドにてフレーム内符号化データの部分が必ず再生されることになり、サーチ画像の再生を効率よく行なうことができる。
【００３１】
また、入力画像情報Ｄｖと予測誤差情報Ｄｅとがそれぞれ所定の規則に従って抽出されて合成されることから、１フレームの画像で見たとき、その画像がブロック単位にその配列が変更され、その結果、磁気テープの傷（特に、磁気テープの長手方向の傷）や磁気ヘッドのクロッグ等によるエラーの集中がなくなり、修正不可能という問題がなくなる。特に、上記所定の規則を適宜設定することにより、上記エラーに対する修正可能な情報の配列が達成でき、より画質の向上を図ることが可能となる。
【００３２】
次に、請求項２記載の本発明に係る符号化装置においては、上記請求項１記載の発明と同様に、入力画像情報Ｄｖ及び予測誤差検出手段１７からの予測誤差情報Ｄｅが、後段のシャフリング処理手段２に入力されてブロック単位にそれぞれ所定の規則に従って抽出され、更に等長化単位に合成されることになる。
【００３３】
この場合、シャフリング処理手段２にて、予め設定された抽出ポイント情報に基づいて、上記入力画像情報及び予測誤差情報からブロック単位に情報が抽出され、更にこれら抽出情報が合成されて等長化単位の合成情報Ｄｃとされる。この合成情報Ｄｃは、後段の符号化手段３に入力される。
【００３４】
この請求項２記載の発明に係る符号化装置においても、上記請求項１記載の発明と同様に、符号化手段３に入力される合成情報Ｄｃが、入力情報Ｄｖ及び予測誤差情報Ｄｅのそれぞれからブロック単位に一様に抽出して等長化単位で合成した情報となっているため、それぞれの等長化単位の間で量子化値のばらつきが少なくなり、再生画質をフレーム内及びフレーム間にて均一にすることができる。
【００３５】
また、上記のように、合成情報Ｄｃが等長化単位となっているため、可変長符号化後のデータ量（符号量）が一定になり、例えば画面上のある決まった位置の符号化情報を記録媒体における記録フォーマットのある決まった領域（箇所）に配置記録することが可能となる。その結果、例えばサーチ画像の再生を効率よく行なうことができると共に、磁気テープの長手方向のエラー，ヘッドクロッグなどの再生時のエラーに対して修正可能な符号化情報の配置を実現することが容易になる。
【００３６】
次に、請求項３記載の本発明に係る符号化装置においては、上記シャフリング処理手段２からの合成情報Ｄｃが符号化手段３に供給されて符号化処理され、この符号化情報に、動きベクトル（動き補償手段１にて検出された動きベクトルｖ１及びｖ２）が付加されることになる。
【００３７】
この請求項３記載の発明においては、符号化手段３にて符号化情報に動きベクトルｖ１及びｖ２を付加するようにしているため、復号側において動きベクトルｖ１及びｖ２を利用しての復号処理が可能になり、符号化情報ｄｖから入力画像情報Ｄｖへの復元を確実に行なわせることが可能となる。
本発明に係る符号化方法，記録装置，記録方法における作用も、本発明に係る符号化装置におけるのと全く同様である。
【００３８】
次に、請求項９記載の本発明に係る復号化装置においては、まず、復号化手段８２にて、圧縮符号化情報ｄｖから動きベクトルｖ１及びｖ２が取得されるとともに、この圧縮符号化情報ｄｖが復号化処理されて符号化再生情報Ｄｃとして出力される。
【００３９】
上記復号化手段８２からの符号化再生情報Ｄｃは、デシャフリング処理手段において、所定の規則に従って、ブロック単位に並べ替えられてフレーム内符号化再生情報Ｄｖｉと予測誤差再生情報Ｄｅとに分離される。
【００４０】
その後、動き補償手段８４において上記復号化手段８２からの動きベクトルｖ１及びｖ２に基づいて、上記フレーム内符号化再生情報Ｄｖｉに対して動き補償が行なわれる。
【００４１】
そして、出力手段８５からは、上記動き補償手段８４からの動き補償情報Ｄｔと上記予測誤差再生情報Ｄｅに基づいて得られるフレーム間符号化再生情報Ｄｖｅと、上記フレーム内符号化再生情報Ｄｖｉとが出力されて、結果として元の入力画像情報に復元された再生画像情報Ｄｖが取り出されることになる。
【００４２】
この場合、上記圧縮符号化情報ｄｖが、入力画像情報Ｄｖとその動き補償による予測誤差情報Ｄｅとをある規則に従ってブロック単位に抽出してある単位のデータ長に合成した情報を圧縮符号化した情報である場合、上記デシャフリング処理手段８３において、復号化手段８２から出力される符号化再生情報Ｄｃを、上記合成に係る規則と反対の規則に従って、ブロック単位に抽出して並べ替えることにより、元の情報、即ち入力画像情報（フレーム内符号化再生情報Ｄｖｉ）と予測誤差再生情報Ｄｅに変換されることになる。
【００４３】
このことから、この復号化装置においては、請求項１〜３に記載した本発明に係る符号化装置に対応した復号化装置を得ることができ、入力画像情報Ｄｖとその動き補償による予測誤差情報Ｄｅとがブロック単位に並べ替えられて合成され、更に該合成情報Ｄｃが圧縮符号化された圧縮情報ｄｖを効率よく復元することが可能となる。
【００４４】
次に、請求項１０記載の本発明に係る復号化装置においては、上記請求項９記載の発明と同様に、復号化手段８２からの符号化再生情報Ｄｃが、後段のデシャフリング処理手段８３に入力されて、所定の規則に従って、ブロック単位に並べ替えられてフレーム内符号化再生情報Ｄｖｉと予測誤差再生情報Ｄｅとに分離されることになる。
【００４５】
この場合、デシャフリング処理手段８３にて、予め設定された並べ替え情報に基づいて、上記復号化手段８２からの符号化情報Ｄｃがブロック単位に並べ替えられてフレーム内符号化再生情報と予測誤差再生情報とに分離される。
【００４６】
この請求項１０記載の発明においても、上記請求項９記載の発明と同様に、上記圧縮符号化情報Ｄｃが、入力画像情報Ｄｖとその動き補償による予測誤差情報Ｄｅとをある規則に従ってブロック単位に抽出してある単位のデータ長に合成した情報を圧縮符号化した情報である場合、このデシャフリング処理手段８３において、復号化手段８２から出力される符号化再生情報を、それぞれ並べ替え情報（上記合成に係る規則と反対の規則とする）に従って、ブロック単位に抽出して並べ替えることにより、元の情報、即ち入力画像情報（フレーム内符号化再生情報）Ｄｖｉと予測誤差再生情報Ｄｅに変換されることになる。
【００４７】
これにより、請求項１〜３に記載した本発明に係る符号化装置に対応した復号化装置を得ることができ、入力画像情報Ｄｖとその動き補償による予測誤差情報Ｄｅとがブロック単位に並べ替えられて合成され、更に該合成情報Ｄｃが圧縮符号化された圧縮情報ｄｖを効率よく復元することが可能となる。
本発明に係る復号方法，再生装置，再生方法における作用も、本発明に係る符号化装置におけるのと全く同様である。
【００４８】
【実施例】
以下、本発明に係る符号化装置及び復号化装置を例えばデジタルＶＴＲ用に適用した実施例（以下、実施例に係る符号化装置及び復号化装置と記す）を図１〜図１１を参照しながら説明する。
【００４９】
［符号化装置の構成］
【００５０】
まず、実施例に係る符号化装置は、図１に示すように、デジタルコンポーネント映像データ（Ｙ，Ｒ−Ｙ，Ｂ−Ｙ：以下、単に映像データと記す）Ｄｖを画像圧縮し、更に記録用の符号化を施して符号化データとして記録媒体である例えば磁気テープに記録する装置であり、特に後述するように符号量を目標値以下にする等長化処理を行なう手段が組み込まれている。
【００５１】
具体的には、この符号化装置は、図示するように、入力された映像データＤｖを両方向に動き補償を行なう動き補償処理回路１と、この動き補償処理回路１からの予測誤差データＤｅと映像データＢＤｖをブロック単位にそれぞれ所定の規則に従って抽出し、これら抽出したデータを等長化単位に合成して合成データＤｃとして出力するシャフリング処理回路２と、このシャフリング処理回路２からの合成データＤｃを圧縮処理するデータ圧縮処理回路３と、このデータ圧縮処理回路３から出力される符号化データｄｖを磁気テープに記録するための信号形態に変換して磁気テープに記録する記録ユニット４を有して構成されている。
【００５２】
［符号化装置における動き補償処理回路］
【００５３】
動き補償処理回路１は、入力された１フレーム分の映像データＤｖを１フレーム期間保持する第１のフレームメモリ１１と、この第１のフレームメモリ１１から出力された１フレーム分遅延された映像データＢＤｖを更に１フレーム期間保持する第２のフレームメモリ１２を有する。
【００５４】
即ち、これらフレームメモリ１１及び１２は、入力された映像データＤｖをそれぞれ１フレームの時間差をもった３つのデータに並列化するものであり、第１のフレームメモリ１１から出力される映像データＢＤｖを基準に考えると、第２のフレームメモリ１２から出力される映像データは、基準映像データＢＤｖに対し、１フレーム前の映像データであり（以下、１フレーム前データＦＤｖと記す）、第１のフレームメモリ１１に入力される映像データは、基準映像データＢＤｖに対し、１フレーム後の映像データとなる（以下、１フレーム後データＲＤｖと記す）。
【００５５】
また、この動き補償処理回路１は、基準映像データＢＤｖと１フレーム後データＲＤｖから、該１フレーム後データＲＤｖの基準映像データＢＤｖに対する動きベクトル（第１の動きベクトル）ｖ１と、基準映像データＢＤｖと１フレーム前データＦＤｖから、該１フレーム前データＦＤｖの基準映像データＢＤｖに対する動きベクトル（第２の動きベクトル）ｖ２を検出する動きベクトル検出回路１３と、１フレーム後データＲＤｖが示す画像を上記動きベクトル検出回路１３からの第１の動きベクトルｖ１で示す移動量ほど移動させて基準映像データＢＤｖに対する動き補償を行なう第１の動き補償回路１４と、１フレーム前データＦＤｖが示す画像を上記動きベクトル検出回路１３からの第２の動きベクトルｖ２で示す移動量ほど移動させて基準映像データＢＤｖに対する動き補償を行なう第２の動き補償回路１５とを有する。
【００５６】
即ち、第１の動き補償回路１４から出力されるデータは、基準フレームとその直後のフレームの両フレーム間における片方向動き補償予測データＤｓｒであり、第２の動き補償回路１５から出力されるデータは、基準フレームとその直前のフレームの両フレーム間における片方向動き補償予測データＤｓｆである。
【００５７】
上記動きベクトル検出回路１３は、例えば８×８ブロックによるブロックマッチング法が採用されている。
【００５８】
上記第１及び第２の動き補償回路１４及び１５の後段には、第１の動き補償回路１４からの動き補償予測データＤｓｒと第２の動き補償回路１５からの動き補償予測データＤｓｆとを加算する加算器１６が接続されている。従って、この加算器１６から出力されるデータは、第１及び第２の動き補償回路１４及び１５から出力される片方向動き補償予測データＤｓｒ及びＤｓｆの平均値であり、これは、基準フレームを基準にしてその前後のフレームを考慮した両方向動き補償予測データＤｔにほかならない。
【００５９】
上記加算器１６の後段には、第１のフレームメモリ１１から出力された基準映像データＢＤｖから上記加算器１６からの両方向動き補償予測データＤｔを減算して基準映像データＢＤｖの予測誤差データＤｅとして出力する減算器１７が接続されている。この減算器１７の後段には、第１のフレームメモリ１１からの基準映像データＢＤｖと上記減算器１７からの予測誤差データＤｅとを選択的に切り換えるスイッチング回路１８が接続されている。
【００６０】
上記スイッチング回路１８は、減算器１７の出力側に接続された第１の固定接点１８ａと、第１のフレームメモリ１１の出力側に接続された第２の固定接点１８ｂと、データ圧縮処理回路３の入力側に接続された可動接点１８ｃとを有して構成されている。
【００６１】
また、この動き補償処理回路１には、図示しない同期分離回路からの垂直同期信号ＶＤの供給に基づいて検出信号Ｓｖを発生する検出回路１９と、この検出回路１９からの検出信号Ｓｖの入力に基づいて、上記スイッチング回路１８の可動接点１８ｃを第１又は第２の固定接点１８ａ又は１８ｂに選択的に切り換えるための制御信号Ｐｃを出力するスイッチング制御回路２０とが接続されている。
【００６２】
即ち、上記スイッチング制御回路２０は、検出回路１９からの垂直同期信号ＶＤの検出に基づく検出信号Ｓｖの入力に基づいてスイッチング回路１８に対し、１フレーム期間、可動接点１８ｃを第１の固定接点１８ａ側又は第２の固定接点１８ｂ側に設定するための制御信号Ｐｃを与える。
【００６３】
［シャフリング処理回路］
【００６４】
シャフリング処理回路２は、例えば図２に示すように、２つのメモリ（第１及び第２のメモリＭ１及びＭ２）と、各メモリＭ１及びＭ２への入力データの書込みアドレスを発生する書込みアドレス発生器２１と、各メモリＭ１及びＭ２からの出力データの読出しアドレスを発生する読出しアドレス発生器２２と、後述する各種スイッチング回路２３〜２８と、図示しない同期分離回路からの垂直同期信号ＶＤ及び水平同期信号ＨＤに基づいて上記各アドレス発生器２１及び２２へのタイミング信号Ｓｔや各メモリＭ１及びＭ２への書込みイネーブル信号ＷＥ及び読出しイネーブル信号ＲＥ並びに上記各種スイッチング回路２３〜２８への切換え信号Ｓｗを作成して出力するメモリ制御回路２９とを有して構成されている。上記第１及び第２のメモリＭ１及びＭ２の各容量は、それぞれ２フレーム分の画像データが記憶できる容量となっている。
【００６５】
上記各種スイッチング回路２３〜２８のうち、第１のスイッチング回路２３は、メモリ制御回路２９からの読出しイネーブル信号ＲＥを該メモリ制御回路２９からの切換え信号Ｓｗに基づいて選択的に第１又は第２のメモリＭ１又はＭ２に供給する回路であり、第１のメモリＭ１の読出しイネーブル入力端子に接続された第１の固定接点２３ａと、第２のメモリＭ２の読出しイネーブル入力端子に接続された第２の固定接点２３ｂと、メモリ制御回路２９からの読出しイネーブル信号ＲＥが供給される可動接点２３ｃとを有して構成されている。
【００６６】
第２のスイッチング回路２４は、メモリ制御回路２９からの書込みイネーブル信号ＷＥを上記切換え信号Ｓｗに基づいて選択的に第１又は第２のメモリＭ１又はＭ２に供給する回路であり、第１のメモリＭ１の書込みイネーブル入力端子に接続された第１の固定接点２４ａと、第２のメモリＭ２の書込みイネーブル入力端子に接続された第２の固定接点２４ｂと、メモリ制御回路２９からの書込みイネーブル信号ＷＥが供給される可動接点２４ｃとを有して構成されている。
【００６７】
第３のスイッチング回路２５は、前段の図１で示すスイッチング回路１８からの入力データが供給される入力データラインＬｉｎ又は出力データを後段に送出するための出力データラインＬｏｕｔ  を、上記メモリ制御回路２９からの切換え信号Ｓｗに基づいて、第１のメモリＭ１におけるデータ入出力端子と電気的に接続する回路であり、入力データラインＬｉｎに接続された第１の固定接点２５ａと、出力データラインＬｏｕｔ  に分岐点ｂを介して接続された第２の固定接点２５ｂと、第１のメモリＭ１のデータ入出力端子に接続された可動接点２５ｃとを有して構成されている。
【００６８】
第４のスイッチング回路２６は、上記入力データラインＬｉｎ又は上記出力データラインＬｏｕｔ  を、上記切換え信号Ｓｗに基づいて、第２のメモリＭ２におけるデータ入出力端子と電気的に接続する回路であり、入力データラインＬｉｎに分岐点ａを介して接続された第１の固定接点２６ａと、出力データラインＬｏｕｔ  に接続された第２の固定接点２６ｂと、第２のメモリＭ２のデータ入出力端子に接続された可動接点２６ｃとを有して構成されている。
【００６９】
第５のスイッチング回路２７は、書込みアドレス発生器２１からの書込みアドレスＡｗ又は読出しアドレス発生器２２からの読出しアドレスＡｒを上記切換え信号Ｓｗに基づいて選択的に第１のメモリＭ１に供給する回路であり、書込みアドレス発生器２１の出力側に接続された第１の固定接点２７ａと、読出しアドレス発生器２２の出力側に接続された第２の固定接点２７ｂと、第１のメモリＭ１のアドレス入力端子に接続された可動接点２７ｃとを有して構成されている。
【００７０】
第６のスイッチング回路２８は、書込みアドレス発生器２１からの書込みアドレスＡｗ又は読出しアドレス発生器２２からの読出しアドレスＡｒを上記切換え信号Ｓｗに基づいて選択的に第２のメモリＭ２に供給する回路であり、書込みアドレス発生器２１の出力側に接続された第１の固定接点２８ａと、読出しアドレス発生器２２の出力側に接続された第２の固定接点２８ｂと、第２のメモリＭ２のアドレス入力端子に接続された可動接点２８ｃとを有して構成されている。
【００７１】
書込みアドレス発生器２１は、メモリ制御回路２９からのタイミング信号Ｓｔの入力に基づいて計数を行い、その計数データを書込みアドレスＡｗとして出力し、かつメモリ制御回路２９からのリセット信号Ｓｒに基づいて内部の計数データをリセットするアドレスカウンタ３０が組み込まれて構成されている。
【００７２】
上記リセット信号Ｓｒは、２フレーム期間に１回の割り合いでメモリ制御回路２９から出力される。また、タイミング信号Ｓｔは、２フレーム期間に、２フレームのライン数２Ｖと１ラインのサンプル数Ｌで決まる２フレーム分の画素数（２＊Ｌ＊Ｖ）を後述する離散コサイン変換でのブロックサイズ（８×８＝６４）で除算した数（２＊Ｌ＊Ｖ／６４）のクロック（パルス）数を有する信号である。そして、上記アドレスカウンタ３０は、タイミング信号Ｓｔ中のクロックの立ち上がり（あるいは立ち下がり）に基づいて計数する。即ち、２フレームの期間、タイミング信号Ｓｔの入力に基づいて書込みアドレスＡｗが順次更新されることになる。
【００７３】
読出しアドレス発生回路２２は、メモリ制御回路２９からのタイミング信号Ｓｔの入力に基づいて計数を行ない、かつメモリ制御回路２９からのリセット信号Ｓｒに基づいて内部の計数データをリセットするアドレスカウンタ３１と、内部に多数の読出しアドレス値が配列格納されたアドレス変換テーブルが記憶されたデータＲＯＭ３２を有して構成されている。データＲＯＭ３２は、上記アドレスカウンタ３１から出力される計数データをアドレス変換テーブルの読出しアドレスとして順次読出しアドレス値を読み出して出力する。
【００７４】
ここで、データＲＯＭ３２に記憶されている読出しアドレス値について説明する。この読出しアドレス値は、上記アドレスカウンタ３１からの計数データ等をパラメータとした以下に示す関係式に従った数値となっている。
【００７５】
Ｌ：１ラインのサンプル数
Ｖ：１フレームのライン数
Ｓ：１等長化単位に含まれるブロック数
ｃａ：アドレスカウンタの計数データ
ｒａ：データＲＯＭに格納された読出しアドレス値
Ｐ：（Ｌ＊Ｖ）／６４に対して素の関係をもつ数
ｚ，ｂ：中間変数
【００７６】
ｂ＝ｃａ／６４
ｚ＝（Ｐ＊（ｂｍｏｄ（Ｓ／２）））ｍｏｄ（（Ｌ＊Ｖ）／６４）
ｒａ＝（ｃａｍｏｄ８）＋（（ｃａ／８）ｍｏｄ８）＊Ｌ＋（ｚｍｏｄ（Ｌ／８））＊８＋（ｚ／（Ｌ／８））＊８＊Ｌ＋（（ｂ／（Ｓ／２））ｍｏｄ２）＊Ｌ＊Ｖ
【００７７】
なお、上記関係式において、ｍｏｄは、割り算の余りを計算する演算子である。また、入力の映像データＤｖは、ノンインターレースの形で入ってくるものとし、後述するＤＣＴのブロックサイズは、８×８とする。
【００７８】
次に、上記構成を有するシャフリング処理回路２の動作を説明する。まず、例えば２フレームの最初の時点でメモリ制御回路２９からリセット信号Ｓｒが出力され、これにより、書込みアドレス発生器２１及び読出しアドレス発生器２２の両アドレスカウンタ３０及び３１がリセットされる。そして、この時点からこれら両アドレスカウンタ３０及び３１において２フレーム期間、メモリ制御回路２９からのタイミング信号Ｓｔの入力に基づいて計数が行なわれる。
【００７９】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第１のスイッチング回路２３の可動接点２３ｃが第２の固定接点２３ｂ側に切り換わり、第２のスイッチング回路２４の可動接点２４ｃが第１の固定接点２４ａ側に切り換わる。これによって、メモリ制御回路２９からの書込みイネーブル信号ＷＥ及び読出しイネーブル信号ＲＥがそれぞれ第１のメモリＭ１及び第２のメモリＭ２に入力される。
【００８０】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第３のスイッチング回路２５の可動接点２５ｃが第１の固定接点２５ａ側に切り換わり、第４のスイッチング回路２６の可動接点２６ｃが第２の固定接点２６ｂ側に切り換わる。これによって、図１で示す前段のスイッチング回路１８を通じて第１のフレームメモリ１１からの基準映像データＢＤｖが第１のメモリＭ１に入力されることになる。
【００８１】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第５のスイッチング回路２７の可動接点２７ｃが第１の固定接点２７ａ側に切り換わり、第６のスイッチング回路２８の可動接点２８ｃが第１の固定接点２８ａ側に切り換わる。これによって、書込みアドレス発生器２１からの書込みアドレスＡｗが順次第１のメモリＭ１に供給されることになり、この第１のメモリＭ１に入力されている基準映像データＢＤｖがブロック単位に書込みアドレスＡｗに従って順次書き込まれることになる。即ち、第１のメモリＭ１中、例えばアドレス１〜アドレス（Ｌ＊Ｖ／６４）の領域に基準映像データＢＤｖが書き込まれることになる。
【００８２】
次に、上記２フレーム中、最初の１フレーム期間が終了し、次の１フレーム期間となった段階においては、図１で示すスイッチング制御回路２９からの制御信号Ｐｃの入力に基づいてスイッチング回路１８の可動接点１８ｃが減算器１７側に切り換わり、このシャフリング処理回路２には、動き補償処理回路１からの予測誤差データＤｅが入力されることになる。このとき、シャフリング処理回路２の第１〜第６のスイッチング回路２３〜２８は、各可動接点２３ｃ〜２８ｃの状態が維持されたままであるため、第１のメモリＭ１には、第２のスイッチング回路２４を介して書込みイネーブル信号ＷＥが入力され、第５のスイッチング回路２７を介して書込みアドレスＡｗが供給される。これにより、第１のメモリＭ１の１フレーム以降には今度は予測誤差データＤｅがブロック単位に書込みアドレスＡｗに従って順次書き込まれることになる。即ち、第１のメモリＭ１中、例えばアドレス（Ｌ＊Ｖ／６４）＋１〜アドレス（２＊Ｌ＊Ｖ／６４）の領域に予測誤差データＤｅが書き込まれることになる。
【００８３】
そして、次の２フレームの最初の時点において、メモリ制御回路２９から切換え信号Ｓｗが出力され、これによって、各スイッチング回路２３〜２８の可動接点２３ｃ〜２８ｃが上記とは逆の状態に切り換わる。即ち、第１のスイッチング回路２３の可動接点２３ｃは第１の固定接点２３ａ側に、第２のスイッチング回路２４の可動接点２４ｃは第２の固定接点２４ｂ側に、第３のスイッチング回路２５の可動接点２５ｃは第２の固定接点２５ｂ側に、第４のスイッチング回路２６の可動接点２６ｃは第１の固定接点２６ａ側に、第５及び第６のスイッチング回路２７及び２８の可動接点２７ｃ及び２８ｃは第２の固定接点２７ｂ及び２８ｂ側にそれぞれ切り換わる。
【００８４】
これによって、第１のメモリＭ１に読出しイネーブル信号ＲＥと読出しアドレス発生器２２からの読出しアドレスＡｒが供給され、第２のメモリＭ２に書込みイネーブル信号ＷＥと書込みアドレス発生器２１からの書込みアドレスＡｗが供給される。
【００８５】
従って、上記２フレーム中、最初の１フレーム期間においては、第２のメモリＭ２に前段からの基準映像データＢＤｖが書込みアドレスＡｗに従って順次書き込まれ、次の１フレーム期間において前段からの予測誤差データＤｅが書込みアドレスＡｗに従って順次書き込まれることになる。
【００８６】
一方、第１のメモリＭ１においては、読出しアドレス発生器２２におけるアドレスカウンタ３１からの計数データに基づくデータＲＯＭ（アドレス変換テーブル）からの読出しアドレスＡｒに従って基準映像データＢＤｖと予測誤差データＤｅとがそれぞれブロック単位に、かつ所定ブロック数の基準映像データＢＤｖと所定ブロック数の予測誤差データＤｅとで１つの等長化単位のデータ長（ブロック長）となる配列で読み出されることになる。
【００８７】
例えば、１等長化単位のデータ長が、図３に示すように、２０ブロックであるとすると、前半の１０ブロックを構成するデータとして、第１のメモリＭ１中、基準映像データＢＤｖが格納されている領域（例えばアドレス１〜アドレス（Ｌ＊Ｖ／６４））から上記関係式に従った読出しアドレスＡｒに基づいて基準映像データＢＤｖが読み出される。その後、後半の１０ブロックを構成するデータとして、第１のメモリＭ１中、予測誤差データＤｅが格納されている領域（例えばアドレス（Ｌ＊Ｖ／６４）＋１〜アドレス（２＊Ｌ＊Ｖ／６４））から上記関係式に従った読出しアドレスＡｒに基づいて予測誤差データＤｅが読み出される。即ち、これら上記関係式に基づく読出しアドレスＡｒに従って読み出された１０ブロックの基準映像データＢＤｖと１０ブロックの予測誤差データＤｅとがシリーズに合成されて第３のスイッチング回路２５を通じて出力データラインＬｏｕｔ  に送出されることになる。
【００８８】
これらの動作は、２フレーム期間繰り返し行なわれ、２フレーム期間が経過した段階で、第１のメモリＭ１に格納されている基準映像データＢＤｖ及び予測誤差データＤｅがすべて読み出されることになる。
【００８９】
そして、次の２フレーム期間において、今度は第２のメモリＭ２に格納されている基準映像データＢＤｖと予測誤差データＤｅが読出しアドレス発生器２２からの読出しアドレスＡｒに従ってブロック単位に、かつ１等長化単位のデータ長にシリーズに合成されて順次第４のスイッチング回路２６を通じて出力データラインＬｏｕｔ  に読み出される。
【００９０】
上記一連の動作が順次繰り返されることによって、このシャフリング処理回路２からは、基準映像データＢＤｖと予測誤差データＤｅがブロック単位に、かつ１等長化単位のデータ長にシリーズに合成されて出力されることになる。
【００９１】
なお、上記関係式の各種パラメータ（ラインのサンプル数Ｌ，１フレームのライン数Ｖ及び１等長化単位に含まれるブロック数Ｓ）は送出する映像データＤｖの規模や仕様によって決定される。
【００９２】
［データ圧縮処理回路］
【００９３】
データ圧縮処理回路３は、図１に示すように、前段のシャフリング処理回路２からの合成データＤｃをブロック単位に離散コサイン変換するＤＣＴ回路４１と、後述する可変長符号化器４４での可変長符号化処理にて得られる符号量を目標値以下に制御するための量子化値（量子化スケーリングファクタ）を予測する量子化値予測回路４２と、上記ＤＣＴ回路４１から出力される係数データＤｋを量子化値予測回路４２にて予測した量子化値にて再量子化する量子化器４３と、この量子化器４３からの量子化データを可変長符号化してデータ圧縮を行なう可変長符号化器４４と、この可変長符号化器４４からの可変長符号化データに対して記録符号化を行なう記録符号化器４５とを有して構成されている。
【００９４】
上記記録符号化器４５は、図示しないが、データ圧縮処理回路３における可変長符号化器４４からの可変長符号化データに、動きベクトル検出回路１３からの動きベクトルデータｖ１及びｖ２と、同期符号やＩＤ情報等を付加する合成回路と、この合成回路からのデータをＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｅｃｔｉｏｎ  Ｃｏｄｅ）の積符号構成となるようにブロック化し、更にこのブロック化されたデータにアウターパリティ符号及びインナーパリティ符号を付加するＥＣＣエンコーダを有して構成されている。
【００９５】
上記量子化値予測回路４２は、本出願人がすでに出願した発明（特開平５−２８４４５８号公報参照）に係るものであり、ここでは、簡単にその構成内容を説明すると、図４に示すように、二分木探索法によって、目標ビットレート内で最小のスケーリングファクタＦｎ  を決定する第１ブロック５１と、ＤＣＴ回路からの係数データＤｋに存在する以前のスケーリングファクタ情報を抽出することによって、例えばダビング時にそのスケーリングファクタに補正を行なうことを可能とする第２のブロック５２とを有して構成されている。
【００９６】
具体的に第１及び第２のブロック５１及び５２について説明すると、まず、第１のブロック５１は、図５に示すように、第１から第ｎまでのｎ段の量子化コントローラ５３１  〜５３ｎ  が直列接続されたものである。各コントローラ５３１  〜５３ｎ  にはＤＣＴ回路４１からの係数データＤｋが供給され、そこで決定されたスケーリングファクタが次の段に送られる。そして、最後のコントローラ５３ｎ  から第２のブロック５２に対するスケーリングファクタＦｎ  が取り出される。
【００９７】
ここで、スケーリングファクタがｎビットのコード信号であり、選択しうるスケーリングファクタの総数を２ｎ  であるとすると、ビットレートは、スケーリングファクタの増加に対して単調減少とされているので、この性質を利用して二分木探索法に基づいてスケーリングファクタを決定することが可能となる。
【００９８】
即ち、図５の構成において、１段目のコントローラ５３１  でスケーリングファクタの最上位ビットを決定し、２段目ではその次のビットを、３段目ではその次というようにして、ｎ段のコントローラ５３１  〜５３ｎ  で決定する。各段のコントローラ５３１  〜５３ｎ  は、図６に示す構成をしている。
【００９９】
図６において、６１が前段からのＤＣＴ係数データＤｋを前段からのスケーリングファクタＦｋ−１  によって量子化する量子化器である。量子化器６１の出力がコード長コンバータ６２に供給される。コンバータ６２は、図１中の可変長符号化器４４と同一の可変長符号化を各係数データＤｋに対して行なった時に、発生する可変長コードのコード長を発生する。実際には、コンバータ６２はＲＯＭで構成される。このコード長が累算器６３に供給される。
【０１００】
累算器６３は、加算回路６４とラッチ回路６５で構成される。加算回路６４には、コード長とラッチ回路６５のフィードバックされた出力とが供給される。累算器６３によって、等長化期間の累算値Ｂｋが演算される。この累算値Ｂｋが比較器６６に供給され、目標ビットレートＢｔと比較される。比較器６６の出力がロジック回路６７に供給される。ロジック回路６７には、前段のスケーリングファクタＦｋ−１  が供給される。ロジック回路６７からスケーリングファクタＦｋ  が得られる。更に、ＤＣＴ係数データＤｋは、同期用（ＳＹＮＣ）メモリ６８を介して次段に送られる。
【０１０１】
図６に示される第ｋ段目の処理について考えてみる。前段からスケーリングファクタＦｋ−１  を受け取り、量子化器６１が等長化単位のＤＣＴ係数データＤｋを量子化する。これを可変長符号化したときの符号長をコンバータ６２により求め、累算器６３によって等長化単位で符号長の総和Ｂｋを求める。この総和Ｂｋと目標ビットレートを実現させるための等長化単位の符号の総和Ｂｔとを比較器２６で比較する。ロジック回路６７により、以下のように、スケーリングファクタＦｋ  を求めることができる。ＳＹＮＣメモリ６８は、処理に要した分だけ係数データを遅延する。
【０１０２】
Ｆｋ  ＝Ｆｋ−１  ＋２ｎ−ｋ  −２ｎ−ｋ−１          （Ｂｋ＞Ｂｔ）
Ｆｋ  ＝Ｆｋ−１  −２ｎ−ｋ−１                                      （Ｂｋ≦Ｂｔ）
【０１０３】
ここで、最初の段のコントローラ５３１  に供給されるスケーリングファクタＦ０  をＦ０  ＝２ｎ  −１−２ｎ−１  とすれば、図５に示すようなｎ段の構成でビットレートを目標の値内に入れることができるスケーリングファクタＦｎ  が得られる。簡単に言えば、選択しうるスケーリングファクタの範囲を２分し、ＢｋとＢｔの比較を行い、次に、更に２分してＢｋとＢｔの比較を行なうといった処理によって、スケーリングファクタの値をその最上位ビットから最下位ビットに向かって順番に決定し、Ｂｋ≦Ｂｔとなるときの値をＦｎ  とするものである。
【０１０４】
次に、第２ブロック５２について説明する。このブロック５２では、上述のように、第１ブロック５１で得られたスケーリングファクタＦｎ  にダビング時の補正を行なう。ダビングした場合、第１ブロック５１で決定されるスケーリングファクタＦｎ  は、原画像から第１世代画像を作った時の値よりも小さくなってしまう。
【０１０５】
しかし、量子化がＤＣＴ係数データＤｋをスケーリングファクタで割ることであり、逆量子化が量子化された係数にスケーリングファクタを掛けることであることを考えると、原画像をＤＣＴしたときのＤＣＴ係数データＤｋが比較的ランダムであるのに対し、ダビングした画像をＤＣＴした時のＤＣＴ係数データＤｋは以前のスケーリングファクタの倍数に近い関係であることが予想される。
【０１０６】
ここで、一つのＤＣＴブロックから発生したＤＣＴ係数データＤｋをスケーリングファクタで割り、その剰余を等長化単位（例えば４０ＤＣＴブロック）で総和をとり、正規化したもの（即ち、エラー）をすべてのスケーリングファクタについてプロットしてみると、原画像をＤＣＴしたものに関しては、このエラーがスケーリングファクタに対して単調増加である。しかしながら、スケーリングファクタ（例えば７３）で原画像を量子化して作った第１世代画像をダビングするときに、これをＤＣＴしたときのエラーは、いくつかの極小値をもっている。これらの極小値はスケーリングファクタが７３である点及びそれの約数の関係になるような点である。
【０１０７】
従って、第１ブロック５１の手法によりスケーリングファクタをある程度決め、このスケーリングファクタＦｎ  より大きくなる方向の近傍で剰余の総和（エラー）の最小値が存在するかを見つけ出し、それを最終的なスケーリングファクタＳＦとして採用すればよい。
【０１０８】
ここで、大きくなる方向としたのは、上述のように、ビットレートのみを考慮してスケーリングファクタを決定するときには、もとのスケーリングファクタより小さな値が求められることに基づいている。更に、第１ブロック５１で求められたスケーリングファクタＦｎ  は、約数まで小さくならず、約数を誤ってスケーリングファクタとすることがない。
【０１０９】
上記の点に注目して、第２ブロック５２は、図７に示す構成でこの極小値をとるスケーリングファクタＳＦを見い出すものである。即ち、この第２ブロック５２には、第１ブロック５１からＤＣＴ係数データＤｋ及びスケーリングファクタＦｎ  が供給され、以下のように決定された補正値（０，１，２，・・・・又はｎ）が加算回路７８で付加され、スケーリングファクタＳＦが得られる。
【０１１０】
図７では、エラーを求めるために、ＤＣＴ係数データＤｋが入力されるｎ個のセクションが並列的に設けられている。各セクションには、量子化器７１（１）〜７１ｎ  、逆量子化器７２０  〜７２ｎ  、減算器７３０  〜７３ｎ  、絶対値化回路７４０  〜７４ｎ  及び累算器７５０  〜７５ｎ  が設けられている。
【０１１１】
図中で最も上のセクションについて説明すると、その量子化器７１０  及び逆量子化器７２０  には、第１ブロック５１からのスケーリングファクタＦｎ  がそのまま供給される。
【０１１２】
このスケーリングファクタＦｎ  によって、ＤＣＴ係数データＤｋが量子化器７１０  において量子化され、次に逆量子化器７２０  で逆量子化され、これと元の係数との差が減算器７３０  で求められ、その差の絶対値が絶対値化回路７４０  で求められ、累算器７５０  によってこの絶対値の等長化単位についての総和（エラー）が求められる。このエラーが最小値検出回路７７に供給される。
【０１１３】
他のセクションによっても同様にしてスケーリングファクタの候補についてのエラーが求められ、このエラーが最小値検出回路７７に供給される。スケーリングファクタの候補としては、Ｆｎ  に加えて、Ｆｎ  ＋１，Ｆｎ  ＋２，・・・・Ｆｎ  ＋ｎが使用され、これらの候補が加算回路７６１  ，７６２  ，・・・・７６ｎ  で生成され、対応するセクションに供給される。
【０１１４】
最小値検出回路７７は、各セクションで求められたエラーのうちで最小のものを検出し、検出されたものと対応する補正値０，１，２，・・・・，又はｎを発生し、この補正値を加算回路７８に出力する。ＳＹＮＣメモリ７９は、時間を合わせるためのものである。
【０１１５】
上記構成に係る量子化値予測回路４２においては、例えば、ダビング時にＤＣＴ係数データＤｋのみからスケーリングファクタの情報を得ることができ、原画像から第１世代テープを作成するときのものと同一のスケーリングファクタによって第２世代テープを得ることができる。例えば、第１ブロック５１で求められたスケーリングファクタＦｎ  が例えば６８であるときには、第２ブロック５２において補正値（例えば５）が加算され、正しいスケーリングファクタ（ＳＦ＝７３）が求められる。
【０１１６】
上記量子化値予測回路４２は、ダビング時だけでなく、原画像から第１世代テープを作成するときでも誤動作のおそれがなく、動作を切り換える必要がない。これは、原画像からの場合、剰余の総和であるエラーがスケーリングファクタに対して単調増加の関係にあるからである。例えば（７３）のスケーリングファクタＦｎ  が第１ブロック５１で求められたときには、第２ブロック５２で上述の処理を行なっても、（７３）のスケーリングファクタについてのエラーが最小であり、この値がスケーリングファクタＳＦとして出力される。
【０１１７】
［記録ユニット］
【０１１８】
一方、図１で示す記録ユニット４は、図示しないが、各パリティ符号が付加されたデータをシリアルデータに変換するチャンネルエンコーダと、このチャンネルエンコーダから出力されるシリアルデータを増幅する増幅器と、この増幅器からの増幅されたシリアルデータを磁気テープに例えばヘリカルスキャン方式で磁気的に記録する記録用磁気ヘッドを有して構成されている。
【０１１９】
［復号化装置］
【０１２０】
次に、本実施例に係る復号化装置は、図８に示すように、磁気テープに磁気記録された記録データＷｄを再生し、後段において復号化処理するための信号形態（再生データ）ｄｖに変換する再生ユニット８１と、この再生ユニット８１からの再生データｄｖに対してデータ伸長処理（エラー訂正及びデータ復号化）して圧縮処理前の合成データＤｃ、即ち基準映像データＢＤｖと予測誤差データＤｅがブロック単位に、かつ１等長化単位のデータ長にシリーズに合成されたデータに変換するデータ伸長処理回路８２と、このデータ伸長処理回路８２からの再生合成データＤｃをブロック単位に並べ替えてフレーム内符号化再生データＤｖｉと予測誤差再生データＤｅとに分離するデシャフリング処理回路８３と、予測誤差再生データＤｅに対して両方向に動き補償を行なってフレーム間符号化再生データ（再生映像データ）Ｄｖｅを得る動き補償処理回路８４と、フレーム内符号化再生データ（再生映像データ）Ｄｖｉとフレーム間符号化再生データ（再生映像データ）Ｄｖｅをそれぞれ順番に出力する出力回路８５とを有して構成されている。
【０１２１】
［再生ユニット］
【０１２２】
そして、上記再生ユニット８１は、図示しないが、磁気テープに磁気記録されたデータＷｄをシリアルデータとして再生する再生用磁気ヘッドと、この再生用磁気ヘッドからのシリアルデータを増幅する増幅器と、この増幅器からの増幅されたシリアルデータをデータ検出してシリアル／パラレル変換するチャンネルデコーダを有して構成されている。
【０１２３】
［データ伸長処理回路］
【０１２４】
上記データ伸長処理回路８２は、上記再生ユニット８１におけるチャンネルデコーダからのパラレルデータに対して記録復号化処理を行なう記録復号化器９１と、この記録復号化器９１からの復号化データに対して可変長復号化処理する可変長復号化器９２と、この可変長復号化器９２からの量子化データを逆量子化して係数データを得る逆量子化器９３と、この逆量子化器９３からの係数データを逆離散コサイン変換して８×８単位のブロックデータに変換する逆離散コサイン変換回路（ＩＤＣＴ回路）９４を有して構成されている。
【０１２５】
上記データ伸長処理回路８２中の記録復号化器９１は、再生ユニット８１におけるチャンネルデコーダからのパラレルデータに付加されているインナーパリティ符号及びアウターパリティ符号に基づいてエラー訂正を行い、更にエラー訂正されたデータを可変長符号のワード単位に分解するＥＣＣデコーダと、このＥＣＣデコーダからのデータに含まれている動きベクトルデータｖ１及びｖ２，量子化値，垂直同期信号ＶＤ等を検出する検出回路を有して構成されている。
【０１２６】
上記検出回路は、垂直同期信号ＶＤの検出に基づいてスイッチング制御回路８６に検出信号Ｓｖを出力する。
【０１２７】
［デシャフリング処理回路］
【０１２８】
次に、デシャフリング処理回路８３について図９を参照しながら説明する。なお、図２と対応するものについては同符号を記す。
【０１２９】
このデシャフリング処理回路８３は、図示するように、上記符号化装置におけるシャフリング処理回路２とほぼ同じ構成を有するが、書込みアドレス発生器２１がアドレスカウンタ３０とデータＲＯＭ３２を有して構成され、読出しアドレス発生器２２がアドレスカウンタ３１を有して構成されている点で異なる。
【０１３０】
また、この書込みアドレス発生器２１におけるデータＲＯＭ３２には、上記シャフリング処理回路２における読出しアドレス発生器２２のデータＲＯＭ３２に格納されているアドレス変換テーブルと同じ内容の変換テーブルが格納されている。この場合、上記関係式との関係では、ｃａが書込みアドレス発生回路におけるアドレスカウンタの計数データであり、ｒａをｗａ：データＲＯＭに格納された書込みアドレス値に書き換えた関係式となる。
【０１３１】
ｂ＝ｃａ／６４
ｚ＝（Ｐ＊（ｂｍｏｄ（Ｓ／２）））ｍｏｄ（（Ｌ＊Ｖ）／６４）
ｗａ＝（ｃａｍｏｄ８）＋（（ｃａ／８）ｍｏｄ８）＊Ｌ＋（ｚｍｏｄ（Ｌ／８））＊８＋（ｚ／（Ｌ／８））＊８＊Ｌ＋（（ｂ／（Ｓ／２））ｍｏｄ２）＊Ｌ＊Ｖ
【０１３２】
上記デシャフリング処理回路８３の動作を説明すると、まず、例えば２フレームの最初の時点でメモリ制御回路２９からリセット信号Ｓｒが出力され、これにより、書込みアドレス発生器２１及び読出しアドレス発生器２２の両アドレスカウンタ３０及び３１がリセットされる。そして、この時点からこれら両アドレスカウンタ３０及び３１において２フレーム期間、メモリ制御回路２９からのタイミング信号Ｓｔの入力に基づいて計数が行なわれる。
【０１３３】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第１のスイッチング回路２３の可動接点２３ｃが第２の固定接点２３ｂ側に切り換わり、第２のスイッチング回路２４の可動接点２４ｃが第１の固定接点２４ａ側に切り換わる。これによって、メモリ制御回路２９からの書込みイネーブル信号ＷＥ及び読出しイネーブル信号ＲＥがそれぞれ第１のメモリＭ１及び第２のメモリＭ２に入力される。
【０１３４】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第３のスイッチング回路２５の可動接点２５ｃが第１の固定接点２５ａ側に切り換わり、第４のスイッチング回路２６の可動接点２６ｃが第２の固定接点２６ｂ側に切り換わる。これによって、ＩＤＣＴ回路９３からの再生合成データＤｃが第１のメモリＭ１に入力されることになる。
【０１３５】
また、上記２フレームの最初の時点でメモリ制御回路２９からの切換え信号Ｓｗに基づいて、第５のスイッチング回路２７の可動接点２７ｃが第１の固定接点２７ａ側に切り換わり、第６のスイッチング回路２８の可動接点２８ｃが第１の固定接点２８ａ側に切り換わる。これによって、書込みアドレス発生器２１におけるアドレスカウンタ３０からの計数データに基づくデータＲＯＭ（アドレス変換テーブル）３２からの書込みアドレスに従って再生合成データＤｃがそれぞれ８×８ブロック単位に第１のメモリＭ１上に展開されることになる。
【０１３６】
例えば、１等長化単位のデータ長が、図３に示すように、２０ブロックであるとすると、前半の１０ブロックを構成するデータが、第１のメモリＭ１中、基準映像データ（即ち、フレーム内符号化再生データ）Ｄｖｉが格納されるべき領域（例えばアドレス１〜アドレス（Ｌ＊Ｖ／６４））の上記関係式に従った書込みアドレスＡｗに書き込まれる。その後、後半の１０ブロックを構成するデータが、第１のメモリＭ１中、予測誤差再生データＤｅが格納されるべき領域（例えばアドレス（Ｌ＊Ｖ／６４）＋１〜アドレス（２＊Ｌ＊Ｖ／６４））の上記関係式に従った書込みアドレスＡｗに書き込まれる。
【０１３７】
これらの動作は、２フレーム期間繰り返し行なわれ、２フレーム期間が経過した段階で、第１のメモリＭ１にフレーム内符号化再生データＤｖｉ及び予測誤差再生データＤｅがすべて展開されることになる。
【０１３８】
そして、次の２フレームの最初の時点において、メモリ制御回路２９から切換え信号Ｓｗが出力され、これによって、各スイッチング回路２３〜２８の可動接点２３ｃ〜２８ｃが上記とは逆の状態に切り換わる。
【０１３９】
これによって、第１のメモリＭ１に読出しイネーブル信号ＲＥと読出しアドレス発生器２２からの読出しアドレスＡｒが供給され、第２のメモリＭ２に書込みイネーブル信号ＷＥと書込みアドレス発生器２１からの書込みアドレスＡｗが供給される。
【０１４０】
従って、上記２フレーム中、最初の１フレーム期間においては、第１のメモリＭ１からフレーム内符号化再生データＤｖｉが読み出されて、第３のスイッチング回路２５を通じて出力データラインＬｏｕｔ  に供給され、後段の動き補償処理回路８４側に送出される。そして、次の１フレーム期間において、第１のメモリＭ１から今度は予測誤差再生データＤｅが読み出され、第３のスイッチング回路２５を通じて出力データラインＬｏｕｔ  に供給され、後段の動き補償処理回路８４側に送出される。
【０１４１】
一方、第２のメモリＭ２においては、ＩＤＣＴ回路９４からの再生合成データＤｃが書込みアドレス発生器２１からの書込みアドレスＡｗに従ってブロック単位に並べ替えられてフレーム内符号化再生データＤｖｉと予測誤差再生データＤｅとに分離展開される。
【０１４２】
そして、次の２フレーム期間において、今度は第２のメモリＭ２に格納されているフレーム内符号化再生データＤｖｉと予測誤差再生データＤｅが読出しアドレス発生器２２からの読出しアドレスＡｒに従って読み出されることになる。
【０１４３】
上記一連の動作が順次繰り返されることによって、このデシャフリング処理回路８３からは、フレーム内符号化再生データＤｖｉと予測誤差再生データＤｅが順番に出力されることになる。
【０１４４】
［復号化装置における動き補償処理回路］
【０１４５】
次に、動き補償処理回路８４は、図８に示すように、デシャフリング処理回路８３からの１フレーム分の符号化再生データ（フレーム内符号化再生データＤｖｉ又は予測誤差再生データＤｅ）を１フレーム期間保持する第１のフレームメモリ１０１と、この第１のフレームメモリ１０１から出力された１フレーム分遅延された符号化再生データＤｖｉ又はＤｅを更に１フレーム期間保持する第２のフレームメモリ１０２を有する。
【０１４６】
即ち、第１のフレームメモリ１０１から出力される符号化再生データＢＤｖを基準に考えると、第２のフレームメモリ１０２から出力される符号化再生データは、基準符号化再生データＢＤｖに対し、１フレーム前の符号化再生データであり（以下、１フレーム前データＦＤｖと記す）、第１のフレームメモリ１０１に入力される符号化再生データは、基準符号化再生データＢＤｖに対し、１フレーム後の符号化再生データとなる（以下、１フレーム後データＲＤｖと記す）。
【０１４７】
従って、第１のフレームメモリ１０１から出力される基準符号化再生データＢＤｖが例えばｎフレーム目に関するフレーム内符号化再生データＤｖｉである場合、両方向予測を対象としたとき、１フレーム前データＦＤｖは、（ｎ−２）フレームと（ｎ−１）フレーム間の動き補償予測及び（ｎ−１）フレームとｎフレーム間の動き補償予測に係る両方向の予測誤差再生データＤｅとなり、１フレーム後データＲＤｖは、ｎフレームと（ｎ＋１）フレーム間の動き補償予測及び（ｎ＋１）フレームと（ｎ＋２）フレーム間の動き補償予測に係る両方向の予測誤差再生データＤｅとなる。
【０１４８】
第１のフレームメモリ１０１から出力される基準符号化再生データＢＤｖが例えば両方向予測を対象としたものであって、（ｎ−２）フレームと（ｎ−１）フレーム間の動き補償予測及び（ｎ−１）フレームとｎフレーム間の動き補償予測に係る両方向の予測誤差再生データＤｅである場合、１フレーム前データＦＤｖは、（ｎ−２）フレームに関するフレーム内符号化再生データＤｖｉであり、１フレーム後データＲＤｖは、ｎフレームに関するフレーム内符号化再生データＤｖｉである。
【０１４９】
また、この動き補償処理回路８４は、上記デシャフリング処理回路８３からの１フレーム後データＲＤｖに対し、記録復号化器９１における検出回路にて検出した動きベクトルデータｖ１に基づいて動き補償を行なう第１の動き補償回路１０３と、第２のフレームメモリ１０２からの１フレーム前データＦＤｖに対し、上記検出回路にて検出した動きベクトルデータｖ２に基づいて動き補償を行なう第２の動き補償回路１０４とを有する。
【０１５０】
第１の動き補償回路１０３は、１フレーム後データＲＤｖが例えばｎフレームに関するフレーム内符号化再生データＤｖｉである場合、上記検出回路からの動きベクトルデータｖ１が示す移動量ほど移動させて、（ｎ−１）フレームに対しての動き補償を行なう。第２の動き補償回路１０４は、１フレーム前データＦＤｖが例えば（ｎ−２）フレームに関するフレーム内符号化再生データＤｖｉである場合、上記検出回路からの動きベクトルデータｖ２が示す移動量ほど移動させて、（ｎ−１）フレームに対しての動き補償を行なう。
【０１５１】
即ち、第１の動き補償回路１０３から出力されるデータは、動き補償の対象となるフレームとその直後のフレームの両フレーム間における片方向動き補償予測データＤｓｒであり、第２の動き補償回路１０４から出力されるデータは、動き補償の対象となるフレームとその直前のフレームの両フレーム間における片方向動き補償予測データＤｓｆである。
【０１５２】
上記第１及び第２の動き補償回路１０３及び１０４の後段には、第１の動き補償回路１０３からの動き補償予測データＤｓｒと第２の動き補償回路１０４からの動き補償予測データＤｓｆとを加算する第１の加算器１０５が接続されている。従って、この第１の加算器１０５から出力されるデータは、第１及び第２の動き補償回路１０３及び１０４から出力される片方向動き補償予測データＤｓｒ及びＤｓｆの平均値であり、これは、動き補償の対象となるフレームを基準にしてその前後のフレームを考慮した両方向動き補償予測データＤｔにほかならない。
【０１５３】
上記第１の加算器１０５の後段には、該第１の加算器１０５からの両方向動き補償予測データＤｔと第１のフレームメモリ１０１から出力された予測誤差再生データＤｅとを加算してフレーム間符号化再生データ（再生映像データ）Ｄｖｅとして出力する第２の加算器１０６が接続されている。
【０１５４】
また、出力回路８５は、第２の加算器１０６の出力側に接続された第１の固定接点８５ａと、第１のフレームメモリ１０１の出力側に接続された第２の固定接点８５ｂと、後段の信号処理系に続く可動接点８５ｃとを有して構成されている。
【０１５５】
出力回路８５の可動接点８５ｃは、スイッチング制御回路８６からの制御信号Ｐｃによって選択的に切り換わるようになっている。このスイッチング制御回路８６は、記録復号化器９１における検出回路からの垂直同期信号ＶＤの検出に基づく検出信号Ｓｖの入力に基づいて出力回路８５に対し、１フレーム期間、可動接点８５ｃを第１の固定接点８５ａ側又は第２の固定接点８５ｂ側に設定するための出力制御信号Ｐｃを与える。
【０１５６】
次に、上記本実施例に係る符号化装置及び復号化装置の記録再生処理動作について図１０及び図１１も参照しながら説明する。
【０１５７】
［符号化装置の動作］
【０１５８】
まず、初期状態では、例えばスイッチング回路１８は、その可動接点１８ｃが第２の固定接点１８ｂと電気的に接続された状態となっている。
【０１５９】
そして、図３に示すように、例えば第１フレームＦ１の映像データＤｖに続いて第２フレームＦ２の映像データが入力された段階（即ち、２フレームの最初の段階）においては、後段のシャフリング処理回路２に対して第１のフレームメモリ１１からの第１フレームＦ１の映像データＤｖが入力されることとなり、この第１フレームＦ１の映像データＤｖがシャフリング処理回路２内の第１のメモリＭ１に書き込まれることになる。
【０１６０】
次に、第３フレームＦ３の映像データＤｖが入力された段階では、同期分離回路（図示せず）からの垂直同期信号ＶＤの入力に基づいて、スイッチング制御回路２０から制御信号Ｐｃが出力され、これにより、スイッチング回路１８の可動接点１８ｃが第１の固定接点１８ａ側に切り換わる。そして、上記入力された第３フレームＦ３の映像データＤｖ，第１のフレームメモリ１１からの第２フレームＦ２の映像データＤｖ及び第２のフレームメモリ１２からの第１フレームＦ１の映像データＤｖがそれぞれ動きベクトル検出回路１３に供給され、この動きベクトル検出回路１３において、第２フレームＦ２の映像データＤｖを基準とした動きベクトルｖ１及びｖ２が検出される。
【０１６１】
具体的には、第２フレームＦ２を現フレーム、第１フレームＦ１を参照フレームとしたブロックマッチング法によって、第１フレームＦ１の第２フレームＦ２に対する動きベクトルｖ２が検出され、第２フレームＦ２を現フレーム、第３フレームＦ３を参照フレームとしたブロックマッチング法によって、第３フレームＦ３の第２フレームＦ２に対する動きベクトルｖ１が検出される。
【０１６２】
一般的に説明すると、上記動きベクトル検出回路１３は、（ｎ−１）フレーム，ｎフレーム及び（ｎ＋１）フレームの各映像データＤｖに基づいて、ｎフレームの映像データＤｖを基準とした動きベクトルｖ１及びｖ２が検出される。即ち、ｎフレームを現フレーム、（ｎ−１）フレームを参照フレームとしたブロックマッチング法によって、（ｎ−１）フレームのｎフレームに対する動きベクトル（以下、第２の動きベクトルと記す）ｖ２が検出され、ｎフレームを現フレーム、（ｎ＋１）フレームを参照フレームとしたブロックマッチング法によって、（ｎ＋１）フレームのｎフレームに対する動きベクトル（第１の動きベクトルと記す）ｖ１が検出される。
【０１６３】
そして、第１の動き補償回路１４は、第３フレームＦ３の映像データＤｖを第１の動きベクトルｖ１が示す移動量ほど移動させて第１の動き補償予測データＤｓｒとして出力し、第２の動き補償回路１５は、第１フレームＦ１の映像データＤｖを第２の動きベクトルｖ２が示す移動量ほど移動させて第２の動き補償予測データＤｓｆとして出力する。
【０１６４】
これらの動き補償予測データＤｓｒ及びＤｓｆは、後段の加算器１６にて加算され、この加算器１６からは、第１フレームＦ１の第２フレームＦ２に対する動き補償予測データＤｓｆと第３フレームＦ３の第２フレームＦ２に対する動き補償予測データＤｓｒとを合算したデータ、即ち両方向動き補償予測データＤｔが出力されることになる。この両方向動き補償予測データＤｔは後段の減算器１７に供給されることになる。
【０１６５】
そして、この減算器１７において、第１のフレームメモリ１１からの第２フレームＦ２の映像データＤｖと加算器１６からの上記両方向動き補償予測データＤｔとが減算処理され、両方向予測誤差データＤｅとして出力される。
【０１６６】
上記減算器１７からの両方向予測誤差データＤｅは、スイッチング回路１８を通じてシャフリング処理回路２に供給され、該シャフリング処理回路２における第１のメモリＭ１に書き込まれることになる。
【０１６７】
次に、第４フレームＦ４の映像データＤｖが入力された段階では、同期分離回路からの垂直同期信号ＶＤの入力に基づいて、スイッチング制御回路２０から制御信号Ｐｃが出力され、これにより、スイッチング回路１８の可動接点１８ｃが第２の固定接点１８ｂ側に切り換わり、これにより、後段のシャフリング処理回路２に対して第１のフレームメモリ１１からの第３フレームＦ３の映像データＤｖが入力されることとなり、この第３フレームＦ３の映像データＤｖがシャフリング処理回路２内の第２のメモリＭ２に書き込まれることになる。このとき、シャフリング処理回路２の第１のメモリＭ１から１フレーム分の容量を有する合成データＤｃ（第１フレームＦ１に関する映像データＤｖと第２フレームＦ２に関する予測誤差データＤｅとがブロック単位に、かつ等長化単位のデータ長に合成されたデータ）が順次出力されることになる。
【０１６８】
上記シャフリング処理回路２からの合成データＤｃは、後段のデータ圧縮処理回路３にて圧縮符号化処理されて圧縮合成データｄｖとして記録ユニット４から出力されることになる。
【０１６９】
次に、第５フレームＦ５の映像データＤｖが入力された段階では、垂直同期信号の入力に基づいてスイッチング回路１８の可動接点１８ｃが第１の固定接点１８ａ側に切り換わる。そして、上記入力された第５フレームＦ５の映像データＤｖ，第１のフレームメモリ１１からの第４フレームＦ４の映像データＤｖ及び第２のフレームメモリ１２からの第３フレームＦ３の映像データＤｖがそれぞれ動きベクトル検出回路１３に供給され、この動きベクトル検出回路１３において、第２フレームＦ２の映像データＤｖを基準とした第１及び第２の動きベクトルｖ１及びｖ２が検出される。
【０１７０】
そして、第１の動き補償回路１４は、第５フレームＦ５の映像データＤｖを第１の動きベクトルｖ１が示す移動量ほど移動させて第１の動き補償予測データＤｓｒとして出力し、第２の動き補償回路１５は、第３フレームＦ３の映像データＤｖを第２の動きベクトルｖ２が示す移動量ほど移動させて第２の動き補償予測データＤｓｆとして出力する。
【０１７１】
これらの動き補償予測データＤｓｒ及びＤｓｆは、後段の加算器１６にて加算され、この加算器１６からは、第３フレームＦ３の第４フレームＦ４に対する動き補償予測データＤｓｆと第５フレームＦ５の第４フレームＦ４に対する動き補償予測データＤｓｒとを合算したデータ、即ち両方向動き補償予測データＤｔが出力されることになる。この両方向動き補償予測データＤｔは後段の減算器１７に供給されることになる。
【０１７２】
そして、この減算器１７において、第１のフレームメモリ１１からの第４フレームＦ４の映像データＤｖと加算器１６からの上記両方向動き補償予測データＤｔとが減算処理され、両方向予測誤差データＤｅとして出力される。
【０１７３】
上記減算器１７からの両方向予測誤差データＤｅは、スイッチング回路１８を通じてシャフリング処理回路２に供給され、該シャフリング処理回路２における第２のメモリＭ２に書き込まれることになる。
【０１７４】
このとき、シャフリング処理回路２の第１のメモリＭ１から１フレーム分の容量を有する合成データＤｃ（第１フレームＦ１に関する映像データＤｖと第２フレームＦ２に関する予測誤差データＤｅとがブロック単位に、かつ等長化単位のデータ長に合成されたデータ）が順次出力されることになり、該合成データＤｃは、後段のデータ圧縮処理回路３にて圧縮符号化処理されて圧縮合成データｄｖとして記録ユニット４から出力されることになる。
【０１７５】
上記記録ユニット４からの２フレーム分の合成データＤｃは、磁気テープ上に例えば８本のヘリカルトラックとして記録される。また、このとき、動きベクトル検出回路１３からの動きベクトルデータｖ１及びｖ２がそれぞれ記録符号化器４５における合成回路にて符号化データｄｖと合成されて、例えば、記録ユニット４における記録用磁気ヘッドにて磁気テープの補助トラック又は映像トラックの補助スペースをトレースするタイミングで記録ユニット４から出力されることとなり、該動きベクトルデータｖ１及びｖ２は、磁気テープ上の補助トラック又は上記スペースに記録されることになる。
【０１７６】
次に、第６フレームＦ６の映像データＤｖが入力された段階では、スイッチング回路１８の可動接点１８ｃが第２の固定接点１８ｂ側に切り換わり、これにより、後段のシャフリング処理回路２に対して第１のフレームメモリ１１からの第５フレームＦ５の映像データＤｖが入力されることとなり、この第５フレームＦ５の映像データＤｖがシャフリング処理回路２内の第１のメモリＭ１に書き込まれることになる。このとき、シャフリング処理回路２の第２のメモリＭ２から１フレーム分の容量を有する合成データ（第３フレームＦ３に関する映像データＤｖと第４フレームＦ４に関する予測誤差データＤｅとがブロック単位に、かつ等長化単位のデータ長に合成されたデータ）が順次出力されることになる。
【０１７７】
上記シャフリング処理回路２からの合成データＤｃは、後段のデータ圧縮処理回路３にて圧縮符号化処理されて圧縮合成データｄｖとして記録ユニット４から出力されることになる。
【０１７８】
次に、第７フレームＦ７の映像データＤｖが入力された段階では、スイッチング回路１８の可動接点１８ｃが第１の固定接点１８ａ側に切り換わる。これによって、加算器１６からは、第５フレームＦ５の第６フレームＦ６に対する動き補償予測データＤｓｆと第７フレームＦ７の第６フレームＦ６に対する動き補償予測データＤｓｒとを合算したデータ、即ち両方向動き補償予測データＤｔが出力されることになる。この両方向動き補償予測データＤｔは後段の減算器１７に供給されることになる。
【０１７９】
そして、この減算器１８において、第１のフレームメモリ１１からの第６フレームＦ６の映像データＤｖと加算器１６からの上記両方向動き補償予測データＤｔとが減算処理され、両方向予測誤差データＤｔｅとして出力される。
【０１８０】
上記減算器１７からの両方向予測誤差データＤｅは、スイッチング回路１８を通じてシャフリング処理回路２に供給され、該シャフリング処理回路２における第２のメモリＭ２に書き込まれることになる。
【０１８１】
このとき、シャフリング処理回路２の第１のメモリＭ１から１フレーム分の容量を有する合成データＤｃ（第３フレームＦ３に関する映像データＤｖと第４フレームＦ４に関する予測誤差データＤｅとがブロック単位に、かつ等長化単位のデータ長に合成されたデータ）が順次出力されることになり、該合成データＤｃは、後段のデータ圧縮処理回路３にて圧縮符号化処理されて圧縮合成データｄｖとして記録ユニット４から出力されることになる。
【０１８２】
上記記録ユニット４からの２フレーム分の合成データＤｃは、磁気テープ上に例えば８本のヘリカルトラックとして記録される。また、このとき、動きベクトル検出回路１３からの動きベクトルデータｖ１及びｖ２がそれぞれ記録符号化器４５における合成回路にて符号化データｄｖと合成されて、例えば磁気テープ上の補助トラック又は上記スペースに記録されることになる。
【０１８３】
上記一連の処理が繰り返されて、第１のメモリＭ１又は第２のメモリＭ２に展開されたｎフレームに関する映像データＤｖと（ｎ＋１）フレームに関する予測誤差データＤｅとが、シャフリング処理回路２の読出しアドレス発生器２２におけるデータＲＯＭ３２内のアドレス変換テーブルから計数データ順次に読み出された読出しアドレス値に従ってブロック単位に抽出され、かつ等長化単位に合成され、合成データＤｃとして後段のデータ圧縮処理回路３に入力され、圧縮合成データｄｖとして磁気テープに記録されることになる。
【０１８４】
［復号化装置の動作］
【０１８５】
次に、復号化装置における動作を図４に基づいて説明する。初期状態では、例えば出力回路８５は、その可動接点８５ｃが第２の固定接点８５ｂと電気的に接続された状態となっている。
【０１８６】
そして、まず、再生ユニット８１にて第１フレームＦ１に関する映像データＤｖと第２フレームＦ２に関する予測誤差データＤｅの圧縮合成データｄｖが再生されてデータ伸長処理回路８２から２フレーム分の容量を有する再生合成データＤｃが出力された段階では、デシャフリング処理回路８３において、上記再生合成データＤｃが書込みアドレス発生器２１からの書込みアドレスＡｗに従ってブロック単位に並べ替えられて第１のメモリＭ１上に展開されることになる。即ち、第１のメモリＭ１におけるアドレス１〜アドレス（Ｌ＊Ｖ／６４）の領域に第１フレームＦ１に関する再生映像データ（フレーム内符号化再生データ）Ｄｖｉが書き込まれ、第１のメモリＭ１におけるアドレス（Ｌ＊Ｖ／６４）＋１〜アドレス（２＊Ｌ＊Ｖ／６４）の領域に第２フレームＦ２に関する予測誤差再生データＤｅが書き込まれる。
【０１８７】
次に、再生ユニット８１にて第３フレームＦ３に関する映像データＤｖと第４フレームＦ４に関する予測誤差データＤｅの圧縮合成データｄｖが再生されてデータ伸長処理回路８２から２フレーム分の容量を有する再生合成データＤｃが出力された段階では、デシャフリング処理回路８３において、上記再生合成データＤｃが書込みアドレス発生器２１からの書込みアドレスＡｗに従ってブロック単位に並べ替えられて第２のメモリＭ２上に展開されることになる。即ち、第２のメモリＭ２におけるアドレス１〜アドレス（Ｌ＊Ｖ／６４）の領域に第３フレームＦ３に関するフレーム内符号化再生データＤｖｉが書き込まれ、第２のメモリＭ２におけるアドレス（Ｌ＊Ｖ／６４）＋１〜アドレス（２＊Ｌ＊Ｖ／６４）の領域に第４フレームＦ４に関する予測誤差再生データＤｅが書き込まれる。
【０１８８】
このとき、前半の１フレーム期間において、第１のメモリＭ１から第１フレームＦ１に関するフレーム内符号化再生データＤｖｉが読み出されて後段の第１のフレームメモリ１０１に供給されることになる。
【０１８９】
後半の１フレーム期間においては、第１のメモリＭ１から第２フレームＦ２に関する予測誤差再生データＤｅが読み出される。また、記録復号化器９１における検出回路にて検出された垂直同期信号ＶＤに基づいてスイッチング制御回路８６から出力制御信号Ｐｃが出力され、出力回路８５における可動接点８５ｃが第２の固定接点８５ｂ側に切り換わり、これにより、出力回路８５から第１のフレームメモリ１０１からの第１フレームＦ１に関するフレーム内符号化再生データ（再生映像データ）Ｄｖｉが出力されることになる。
【０１９０】
次に、再生ユニット８１にて第５フレームＦ５に関する映像データＤｖと第６フレームＦ６に関する予測誤差データＤｅの圧縮合成データｄｖが再生されてデータ伸長処理回路８２から２フレーム分の容量を有する再生合成データＤｃが出力された段階では、デシャフリング処理回路８３において、上記再生合成データＤｃが書込みアドレス発生器２１からの書込みアドレスＡｗに従ってブロック単位に並べ替えられて第１のメモリＭ１上に展開されることになる。
【０１９１】
このとき、前半の１フレーム期間において、第２のメモリＭ２から第３フレームＦ３に関するフレーム内符号化再生データＤｖｉが読み出されて後段の第１のフレームメモリ１０１に供給されることになり、また、記録復号化器９１における検出回路にて検出された垂直同期信号ＶＤに基づいて、出力回路８５における可動接点８５ｃが第１の固定接点８５ａ側に切り換わる。
【０１９２】
この場合、デシャフリング処理回路８３から出力された第３フレームＦ３に関するフレーム内符号化再生データＤｖｉと第２のフレームメモリ１０２から出力された第１フレームＦ１に関するフレーム内符号化再生データＤｖｉがそれぞれ第１及び第２の動き補償回路１０３及び１０４に供給される。
【０１９３】
第１の動き補償回路１０３では、第３フレームＦ３に関するフレーム内符号化再生データＤｖｉを、記録復号化器９１における検出回路にて検出した第１の動きベクトルｖ１が示す移動量ほど移動させて第１の動き補償予測データＤｓｒとして出力し、第２の動き補償回路１０４では、第１フレームＦ１に関するフレーム内符号化再生データＤｖｉを第２の動きベクトルｖ２が示す移動量ほど移動させて第２の動き補償予測データＤｓｆとして出力する。
【０１９４】
これらの動き補償予測データＤｓｒ及びＤｓｆは、後段の第１の加算器１０５にて加算され、この第１の加算器１０５からは、第１フレームＦ１の第２フレームＦ２に対する動き補償予測データＤｓｆと第３フレームＦ３の第２フレームＦ２に対する動き補償予測データＤｓｒとを合算したデータ、即ち両方向動き補償予測データＤｔが出力されることになる。この両方向動き補償予測データＤｔは、後段の第２の加算器１０６に供給されることになる。
【０１９５】
第２の加算器１０６においては、第１のフレームメモリ１０１からの第２フレームＦ２に関する両方向予測誤差再生データＤｅと上記第１の加算器１０５からの上記両方向動き補償予測データＤｔとが加算処理され、第２フレームＦ２を基準とするフレーム間符号化再生データＤｖｅとして出力される。この再生データＤｖｅは、出力回路８５を通じて後段側に送出されることになる。
【０１９６】
そして、後半の１フレーム期間においては、第２のメモリＭ２から第４フレームＦ４に関する予測誤差再生データＤｅが読み出される。また、記録復号化器９１における検出回路にて検出された垂直同期信号ＶＤに基づいてスイッチング制御回路８６から出力制御信号Ｐｃが出力され、出力回路８５における可動接点８５ｃが第２の固定接点８５ｂ側に切り換わり、これにより、出力回路８５から第１のフレームメモリ１０１からの第３フレームＦ３に関するフレーム内符号化再生データ（再生映像データ）Ｄｖｉが出力されることになる。
【０１９７】
以下同様に、再生ユニット８１にて第ｎフレームに関する映像データＤｖと第（ｎ＋１）フレームに関する予測誤差データＤｅの圧縮合成データｄｖが再生されてデータ伸長処理回路８２から２フレーム分の容量を有する再生合成データＤｃが出力された段階では、デシャフリング処理回路８３において、上記再生合成データＤｃが書込みアドレス発生器２１からの書込みアドレスＡｗに従ってブロック単位に並べ替えられて第１のメモリＭ１上あるいは第２のメモリＭ２上に展開されることになる。
【０１９８】
このとき、前半の１フレーム期間において、第１のメモリＭ１あるいは第２のメモリＭ２から第（ｎ−２）フレームに関するフレーム内符号化再生データＤｖｉが読み出されて後段の第１のフレームメモリ１０１に供給されることになり、また、記録復号化器９１における検出回路にて検出された垂直同期信号ＶＤに基づいて、出力回路８５における可動接点８５ｃが第１の固定接点８５ａ側に切り換わる。
【０１９９】
この場合、デシャフリング処理回路８３から出力された第（ｎ−２）フレームに関するフレーム内符号化再生データＤｖｉと第２のフレームメモリ１０２から出力された第（ｎ−４）フレームに関するフレーム内符号化再生データＤｖｉがそれぞれ第１及び第２の動き補償回路１０３及び１０４に供給される。これにより、第２の加算器１０６において、第１のフレームメモリ１０１からの第（ｎ−３）フレームに関する両方向予測誤差再生データＤｅと上記第１の加算器１０５からの上記両方向動き補償予測データＤｔとが加算処理され、第（ｎ−３）フレームを基準とするフレーム間符号化再生データＤｖｅとして出力される。この再生データＤｖｅは、出力回路８５を通じて後段側に送出されることになる。
【０２００】
そして、後半の１フレーム期間においては、第１のメモリＭ１あるいは第２のメモリＭ２から第（ｎ−１）フレームに関する予測誤差再生データＤｅが読み出される。また、記録復号化器９１における検出回路にて検出された垂直同期信号ＶＤに基づいてスイッチング制御回路８６から出力制御信号Ｐｃが出力され、出力回路８５における可動接点８５ｃが第２の固定接点８５ｂ側に切り換わり、これにより、出力回路８５から第１のフレームメモリ１０１からの第（ｎ−２）フレームに関するフレーム内符号化再生データ（再生映像データ）Ｄｖｉが出力されることになる。
【０２０１】
このように、本実施例に係る符号化装置においては、入力された映像データＤｖが、動き補償処理回路１に入力されて動きベクトルｖ１及びｖ２が検出され、この動きベクトルｖ１及びｖ２に基づいて両方向予測による動き補償が行なわれ、この動き補償データＤｔが、後段の減算器１７において映像データＤｖと差分がとられて予測誤差データＤｅとして出力される。
【０２０２】
上記入力された映像データＤｖ及び上記減算器１７からの予測誤差データＤｅは、後段のシャフリング処理回路２において、一旦第１のメモリＭ１又は第２のメモリＭ２に格納され、その後、読出しアドレス発生器２２からの読出しアドレスＡｒに従って、第１のメモリＭ１又は第２のメモリＭ２からブロック単位に抽出されて、等長化単位に合成される。この合成データＤｃは、後段に接続されたデータ圧縮処理回路３に供給される。
【０２０３】
このデータ圧縮処理回路３に供給された合成データＤｃは、ＤＣＴ回路４１にて離散コサイン変換された後、量子化値予測回路４２及び量子化器４３にて等長化処理され、更に後段の可変長符号化器４４にて可変長符号化されて圧縮符号化処理されることになる。
【０２０４】
この場合、上記合成データＤｃは、映像データＤｖ及び予測誤差データＤｅのそれぞれからブロック単位に一様に抽出して等長化単位で合成したデータとなっているため、それぞれの等長化単位の合成データＤｃ間で、ＤＣＴ後の例えば量子化に用いられる量子化値（量子化スケーリングファクタ）のばらつきが少なくなり、フレーム内での部分的な画質のばらつき及びフレーム間での画質のばらつきを抑制することができる。即ち、画質をフレーム内及びフレーム間にて均一にすることができることとなる。
【０２０５】
また、上記のように、合成データＤｃが等長化単位となっているため、可変長符号化後のデータ量（符号量）が一定になり、しかも、可変長符号化後の圧縮合成データｄｖに入力映像データＤｖに関する圧縮符号データ、即ちフレーム内符号化データが存在することになるため、例えば画面上のある決まった位置の符号化データを磁気テープにおける記録フォーマットのある決まった領域（箇所）に配置記録することが可能となる。
【０２０６】
具体的に説明すると、等長化単位に合成された合成データＤｃを後段の可変長符号化器４４にて可変長符号化して圧縮合成データｄｖとした際、該圧縮合成データｄｖの圧縮符号量は目標値以下となり、磁気テープの１トラックに圧縮合成データの１単位あるいはその倍数を記録することが可能となる。しかも、この圧縮合成データｄｖには、映像データＤｖから上記関係式に従って抽出したデータ（フレーム内符号化データを構成するデータの一部）が含まれることになる。
【０２０７】
その結果、例えば磁気ヘッドにてサーチ動作を行なう際に、該磁気ヘッドにてフレーム内符号化データの部分が必ず再生されることになり、サーチ画像の再生を効率よく行なうことができることになる。
【０２０８】
また、映像データＤｖと予測誤差データＤｅとがそれぞれ所定の規則（上記関係式で示す規則）に従って抽出されて合成されることから、１フレームの画像で見たとき、その画像がブロック単位にその配列が変更され、その結果、磁気テープの傷（特に、磁気テープの長手方向の傷）や磁気ヘッドのクロッグ等によるエラーの集中がなくなり、修正不可能という問題がなくなる。特に、上記所定の規則を適宜設定することにより、上記エラーに対する修正可能な情報の配列が達成でき、より画質の向上を図ることが可能となる。
【０２０９】
また、本実施例に係る符号化装置においては、記録符号化器４５内の合成回路にて圧縮合成データｄｖに動き補償処理回路１にて検出した動きベクトルｖ１及びｖ２を付加するようにしているため、復号側において動きベクトルｖ１及びｖ２を利用しての復号処理が可能になり、圧縮合成データｄｖから再生映像データＤｖへの復元を確実に行なわせることが可能となる。
【０２１０】
次に、本実施例に係る復号化装置においては、記録復号化器９１の検出回路にて圧縮合成データｄｖから動きベクトルｖ１及びｖ２が抽出され、また、この圧縮合成データｄｖは、データ伸長処理回路８２にて復号化処理されて再生合成データＤｃとして出力される。
【０２１１】
このデータ伸長処理回路８２からの再生合成データＤｃは、デシャフリング処理回路８３において、書込みアドレス発生器２１からの書込みアドレスＡｗに従って、ブロック単位に並べ替えられてフレーム内符号化再生データＤｖｉと予測誤差再生データＤｅとに分離される。
【０２１２】
その後、動き補償処理回路８４において、上記記録復号化器９１の検出回路からの動きベクトルｖ１及びｖ２に基づいて、上記フレーム内符号化再生データＤｖｉに対して両方向の動き補償が行なわれる。
【０２１３】
そして、出力回路８５からは、上記動き補償処理回路８４からの動き補償データＤｔと第１のフレームメモリ１０１からの予測誤差再生データＤｅに基づいて得られるフレーム間符号化再生データＤｖｅと、上記フレーム内符号化再生データＤｖｉとが交互に出力されて、結果として元の入力映像データに復元された再生映像データＤｖが取り出されることになる。
【０２１４】
この場合、上記圧縮合成データｄｖが、入力映像データＤｖとその動き補償による予測誤差データＤｅとを所定の規則に従ってブロック単位に抽出して等長化単位のデータ長に合成したデータ（合成データＤｃ）を圧縮符号化したデータであることから、上記デシャフリング処理回路８３において、データ伸長処理回路８２から出力される再生合成データＤｃを、上記合成に係る規則と反対の規則に従って、ブロック単位に抽出して並べ替えることにより、元の情報、即ち入力映像データ（フレーム内符号化再生データ）Ｄｖｉと予測誤差再生データＤｅに変換されることになる。
【０２１５】
即ち、上記実施例に係る符号化装置に対応した復号化装置を得ることができ、入力映像データＤｖとその動き補償による予測誤差データＤｅとが所定の規則に従ってブロック単位に抽出されて合成されてなる合成データＤｃが圧縮符号化された圧縮合成データｄｖを効率よく復元することが可能となる。
【０２１６】
なお、上記実施例においては、符号化装置にて作成された圧縮合成データｄｖを磁気テープに記録し、この記録された圧縮合成データｄｖを復号化装置にて再生して元の映像データＤｖに復元させるデジタルＶＴＲに適用した例を示したが、その他、圧縮合成データｄｖを光ファイバ等の通信路を通して伝送し、伝送された圧縮合成データｄｖを元の映像データＤｖに復元するデータ通信装置にも適用することができる。
【０２１７】
この場合、記録符号化処理を行なうＥＣＣエンコーダと記録復号化処理を行なうＥＣＣデコーダの各符号化処理及び復号化処理の変換パラメータを使用される通信路の特性に合わせて作成すればよい。
【０２１８】
また、上記実施例においては、円盤状の記録媒体である例えば記録可能な光磁気ディスクに対して圧縮合成データｄｖを記録再生する場合にも適用させることができる。
【０２１９】
この場合、磁界変調方式及び光変調方式のどちらを使用してもよく、磁界変調方式を採用した場合は、上記記録ユニット４における記録用磁気ヘッドとして、圧縮合成データｄｖの論理値に応じた外部磁界を発生する磁界発生手段（励磁コイル）と、光磁気ディスクの記録層（垂直磁化膜）をキュリー点以上に熱するレーザ光照射手段（光学ピックアップ）を用い、再生ユニット８１における再生用磁気ヘッドとして、上記光学ピックアップを兼用させることで実現させることができる。
【０２２０】
また、光変調方式を採用した場合においては、上記記録用磁気ヘッドの代わりに一定の外部磁界を発生する励磁コイルと、圧縮合成データｄｖの論理値に応じて光磁気ディスクの記録層（垂直磁化膜）を選択的にキュリー点に以上に熱するレーザ光照射手段（光学ピックアップ）を用い、上記再生用磁気ヘッドとして、上記光学ピックアップを兼用させることで実現させることができる。
【０２２１】
【発明の効果】
上述のように、請求項１記載の本発明に係る符号化装置によれば、入力画像情報を符号化する符号化装置において、入力画像情報に対する動きベクトルを検出して予測による動き補償を行なう動き補償手段と、上記動き補償手段からの動き補償情報と上記入力画像情報との予測誤差情報を検出する予測誤差検出手段と、上記入力画像情報と上記予測誤差検出手段により検出された上記予測誤差情報をブロック単位にそれぞれ所定の規則に従って抽出するとともに、該抽出した抽出情報を等長化単位に合成して出力するシャフリング処理手段と、上記シャフリング処理手段からの合成情報を、符号量又は符号長が目標値以下となるように符号化処理する符号化手段とを備えて構成したので、それぞれの等長化単位の合成情報間で、直交変換後の例えば量子化に用いられる量子化値（量子化スケーリングファクタ）のばらつきが少なくなり、フレーム内での部分的な画質のばらつき及びフレーム間での画質のばらつきを抑制することができる。即ち、画質をフレーム内及びフレーム間にて均一にすることができる。
【０２２２】
また、上記のように、合成情報が等長化単位となっているため、可変長符号化後のデータ量（符号量）が一定になり、しかも、可変長符号化後のデータに入力情報に関する圧縮符号データ、即ちフレーム内符号化データが存在することになるため、例えば画面上のある決まった位置の符号化情報を磁気テープ等の記録媒体における記録フォーマットのある決まった領域（箇所）に配置記録することが可能となる。その結果、例えば磁気ヘッドにてサーチ動作を行なう際に、該磁気ヘッドにてフレーム内符号化データの部分が必ず再生されることになり、サーチ画像の再生を効率よく行なうことができる。
【０２２３】
また、入力画像情報と予測誤差情報とがそれぞれ所定の規則に従って抽出されて合成されることから、１フレームの画像で見たとき、その画像がブロック単位にその配列が変更され、その結果、磁気テープの傷（特に、磁気テープの長手方向の傷）や磁気ヘッドのクロッグ等によるエラーの集中がなくなり、修正不可能という問題がなくなる。特に、上記所定の規則を適宜設定することにより、上記エラーに対する修正可能な情報の配列が達成でき、より画質の向上を図ることが可能となる。
【０２２４】
また、請求項２記載の本発明に係る符号化装置によれば、上記構成において、上記シャフリング処理手段を、予め設定された抽出ポイント情報に基づいて、上記入力画像情報及び上記予測誤差検出手段により検出された上記予測誤差情報からブロック単位に情報を抽出し、該抽出した抽出情報を合成して等長化単位の上記合成情報とする構成としたので、上記請求項１記載の発明と同様に、符号化手段に入力される合成情報が、入力情報及び予測誤差情報のそれぞれからブロック単位に一様に抽出して等長化単位で合成した情報となっているため、それぞれの等長化単位の間で量子化値のばらつきが少なくなり、再生画質をフレーム内及びフレーム間にて均一にすることができる。
【０２２５】
また、上記のように、合成情報が等長化単位となっているため、可変長符号化後のデータ量（符号量）が一定になり、例えば画面上のある決まった位置の符号化情報を記録媒体における記録フォーマットのある決まった領域（箇所）に配置記録することが可能となる。その結果、例えばサーチ画像の再生を効率よく行なうことができると共に、磁気テープの長手方向のエラー，ヘッドクロッグなどの再生時のエラーに対して修正可能な符号化情報の配置を実現することが容易になる。
【０２２６】
また、請求項３記載の本発明に係る符号化装置によれば、上記構成において、上記符号化手段にて、上記シャフリング処理手段からの上記合成情報に対して符号化処理を行ない、上記符号化処理により得られる符号化情報に上記動きベクトルを付加するようにしたので、復号側において動きベクトルを利用しての復号処理が可能になり、符号化情報から入力画像情報への復元を確実に行なわせることが可能となる。
本発明に係る符号化方法，記録装置，記録方法においても、本発明に係る符号化装置におけるのと全く同様な効果が得られる。
【０２２７】
次に、請求項９記載の本発明に係る復号化装置によれば、ブロック単位に抽出され等長化単位に合成された画像情報と予測誤差情報が符号量又は符号長を目標値以下とするように符号化処理されている符号化情報から、動きベクトルを取得するとともに、上記圧縮符号化情報を復号化処理して符号化再生情報を得る復号化手段と、上記復号化手段からの符号化再生情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するデシャフリング処理手段と、上記復号化手段からの動きベクトルに基づいて、上記フレーム内符号化再生情報に対して動き補償を行なう動き補償手段と、上記動き補償手段からの動き補償情報と上記予測誤差再生情報に基づいて得られるフレーム間符号化再生情報と上記フレーム内符号化再生情報を出力して再生画像情報を得る出力手段とを設けるようにしたので、請求項１〜３に記載した本発明に係る符号化装置に対応した復号化装置を得ることができ、入力画像情報とその動き補償による予測誤差情報とがブロック単位に並べ替えられて合成され、更に該合成情報が符号化された符号化情報を効率よく復元することが可能となる。
【０２２８】
また、請求項１０記載の本発明に係る復号化装置によれば、上記構成において、上記デシャフリング処理手段を、予め設定された並べ替え情報に基づいて、上記復号化手段からの符号化情報をブロック単位に並べ替えてフレーム内符号化再生情報と予測誤差再生情報とに分離するように構成したので、上記請求項９記載の本発明に係る復号化装置と同様に、請求項１〜３に記載した本発明に係る符号化装置に対応した復号化装置を得ることができ、入力画像情報とその動き補償による予測誤差情報とがブロック単位に並べ替えられて合成され、更に該合成情報が符号化された符号化情報を効率よく復元することが可能となる。
本発明に係る復号方法，再生装置，再生方法においても、本発明に係る復号装置におけるのと全く同様な効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る符号化装置を例えばデジタルＶＴＲ用に適用した実施例（以下、実施例に係る符号化装置と記す）の構成を示すブロック図である。
【図２】実施例に係る符号化装置におけるシャフリング処理回路の構成を示すブロック図である。
【図３】シャフリング処理回路にて作成される合成データ（等長化単位データ）の構成例を示す説明図である。
【図４】実施例に係る符号化装置における量子化値予測回路の構成を示すブロック図である。
【図５】量子化値予測回路における第１ブロックの構成を示すブロック図である。
【図６】第１ブロックにおけるｋ段目の量子化コントローラの構成を示すブロック図である。
【図７】量子化値予測回路における第２ブロックの構成を示すブロック図である。
【図８】本発明に係る復号化装置を例えばデジタルＶＴＲ用に適用した実施例（以下、実施例に係る復号化装置と記す）の構成を示すブロック図である。
【図９】実施例に係る復号化装置におけるデシャフリング処理回路の構成を示すブロック図である。
【図１０】実施例に係る符号化装置での処理動作を示す説明図である。
【図１１】実施例に係る復号化装置での処理動作を示す説明図である。
【符号の説明】
１  動き補償処理回路
２  シャフリング処理回路
３  データ圧縮処理回路
４  記録ユニット
１１及び１２  第１及び第２のフレームメモリ
１３  動きベクトル検出回路
１４及び１５  第１及び第２の動き補償回路
１６  加算器
１７  減算器
１８  スイッチング回路
２１  書込みアドレス発生器
２２  読出しアドレス発生器
２３〜２８  第１〜第６のスイッチング回路
２９  メモリ制御回路
３０及び３１  アドレスカウンタ
３２  データＲＯＭ
４１  ＤＣＴ回路
４２  量子化値予測回路
４３  量子化器
４４  可変長符号化器
４５  記録符号化器
８１  再生ユニット
８２  データ伸長処理回路
８３  デシャフリング処理回路
８４  動き補償処理回路
８５  出力回路
９１  記録復号化器
９２  可変長復号化器
９３  逆量子化器
９４  ＩＤＣＴ回路
１０１及び１０２  第１及び第２のフレームメモリ
１０３及び１０４  第１及び第２の動き補償回路
１０５及び１０６  第１及び第２の加算器
【図１】
0003624444.tif 000002
【図２】
0003624444.tif 000003
【図３】
0003624444.tif 000004
【図４】
0003624444.tif 000005
【図５】
0003624444.tif 000006
【図６】
0003624444.tif 000007
【図７】
0003624444.tif 000008
【図８】
0003624444.tif 000009
【図９】
0003624444.tif 000010
【図１０】
0003624444.tif 000011
【図１１】
0003624444.tif 000012