(57)【特許請求の範囲】
【請求項１】
スイッチング電源に対して出力する駆動信号を生成する駆動信号生成手段と、
前記駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を出力するパルス信号出力手段と、
前記パルス信号出力手段により出力されたパルス信号に含まれる直流成分を除去するハイパスフィルタ手段と、
前記ハイパスフィルタ手段により直流成分が除去された信号を積分する積分手段とを備え、
前記駆動信号生成手段は、前記スイッチング電源装置の出力電圧並びに当該出力電圧の目標電圧を示す各信号および前記積分手段により積分された信号に基づいて前記駆動信号を生成し、
前記所定のレベル値は、前記スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とするスイッチング電源装置用制御装置。
【請求項２】
前記ハイパスフィルタは、二次以上のハイパスフィルタであることを特徴とする請求項１記載のスイッチング電源装置用制御装置。
【請求項３】
スイッチング電源に対して出力する駆動信号を生成する駆動信号生成手段と、
前記駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を出力するパルス信号出力手段と、
前記パルス信号出力手段により出力されたパルス信号を積分する機能と前記パルス信号から直流成分を除去するハイパスフィルタ機能とを融合させた演算手段とを備え、
前記駆動信号生成手段は、前記スイッチング電源の出力電圧並びに当該出力電圧の目標電圧を示す各信号および前記演算手段により演算された信号に基づいて前記駆動信号を生成し、
前記所定のレベル値は、前記スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とするスイッチング電源装置用制御装置。
【請求項４】
前記演算手段は、当該演算手段の伝達関数Ｈ（Ｚ）が
１／（１−ｂ＊Ｚ-1）    （ｂは係数）
であることを特徴とする請求項３記載のスイッチング電源装置用制御装置。
【請求項５】
前記演算手段は、当該演算手段の伝達関数Ｈ（Ｚ）が
（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）]    （ｂ１，ｂ２は係数）
であることを特徴とする請求項３記載のスイッチング電源装置用制御装置。
【請求項６】
スイッチング電源装置に対して出力する駆動信号を生成する駆動信号生成手段と、
前記駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を出力するパルス信号出力手段と、
前記パルス信号出力手段により出力されたパルス信号に含まれる直流成分を除去する第一のハイパスフィルタと、
前記第一のハイパスフィルタにより直流成分が除去された信号を積分する積分手段と、
前記積分手段により積分された信号に含まれる直流成分を除去する第二のハイパスフィルタとを備え、
前記駆動信号生成手段は、前記スイッチング電源装置の出力電圧並びに当該出力電圧の目標電圧を示す各信号および前記第二のハイパスフィルタにより直流成分が除去された信号に基づいて前記駆動信号を生成し、
前記所定のレベル値は、前記スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とするスイッチング電源装置用制御装置。
【請求項７】
前記第一のハイパスフィルタおよび前記第二のハイパスフィルタは、一次のハイパスフィルタであることを特徴とする請求項６記載のスイッチング電源装置用制御装置。
【請求項８】
前記駆動信号生成手段は、
前記出力電圧と前記目標電圧との差分を示す信号と前記直流成分が除去された信号とを比較する比較手段と、
所定の間隔で前記駆動信号のレベルをローレベルからハイレベルに切り替えるとともに、前記比較手段により比較された結果に基づいて当該駆動信号のレベルをハイレベルからローレベルに切り替える切替手段とを含んで構成されることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング電源装置用制御装置。
【請求項９】
請求項１〜８のいずれか１項に記載のスイッチング電源装置用制御装置を備えることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置用制御装置およびスイッチング電源装置に関する。
【０００２】
【従来の技術】
パソコン等の電化製品等に用いられるスイッチング電源装置は、電化製品等を安定して稼動させるために、出力電圧を一定にする必要がある。このような出力電圧を一定にする方法の一つとして、電流モード制御がある。この電流モード制御は、例えば、電源回路内に設けられたインダクタに流れる電流の値を検出し、この検出値と目標値とに基づいてインダクタに流れる電流の大きさを制御することによって、出力電圧が一定となるように制御するものである。このような電流モード制御は、デジタル制御およびアナログ制御のいずれにおいても実現可能である。この電流モード制御を、デジタル制御によりを実現する場合には、実電流をアナログ信号からデジタル信号に変換（ＡＤ変換）する必要がある。したがって、デジタル制御で電流モード制御を実現する場合には、ＡＤ変換を行う分、変換後のデジタル信号の値が実電流の値よりも遅れてしまい、実電流との間に誤差が生じる。この誤差は、安定した高速応答性が求められるスイッチング電源装置にとって悪影響を及ぼす原因となる。そこで、上述したＡＤ変換をした後のデジタル信号（実電流）を用いるのではなく、インダクタに流れる電流を推定し、この推定に基づいて生成されたデジタル信号を用いて出力電圧を一定にする方法が、例えば、特許文献１に開示されている。この特許文献１に記載された技術は、電圧レギュレータのインダクタに流れる電流を推定することにより、推定電流を生成し、この推定電流に基づいて電圧レギュレータの出力電圧を一定に制御している。
【０００３】
【特許文献１】
特表２００２−５３００３６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した推定電流は、スイッチング電源装置の回路内にある種々の負荷による影響を考慮せずに生成されるため、推定電流には直流成分が付加される。これにより、推定電流と実電流との間に誤差が生じてしまう。特許文献１に記載された技術では、この誤差を解消するために電流検出器を設け、この電流検出器で検出した実電流に基づいて、１スイッチング周期に２回、推定電流の値を実電流の値に補正している。すなわち、上述した特許文献１に記載された技術では、推定電流を補正するために電流検出器を備える必要がある。したがって、電源回路の構成が複雑になるという問題がある。
【０００５】
そこで、本発明は、上述した課題を解決するために、デジタル制御におけるスイッチング電源装置の構成をより簡素化させることができるスイッチング電源装置用制御装置およびスイッチング電源装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明のスイッチング電源装置用制御装置は、スイッチング電源装置に対して出力する駆動信号を生成する駆動信号生成手段と、駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を出力するパルス信号出力手段と、パルス信号出力手段により出力されたパルス信号に含まれる直流成分を除去するハイパスフィルタ手段と、ハイパスフィルタ手段により直流成分が除去された信号を積分する積分手段とを備え、駆動信号生成手段は、スイッチング電源装置の出力電圧並びに当該出力電圧の目標電圧を示す各信号および積分手段により積分された信号に基づいて駆動信号を生成し、上記所定のレベル値は、スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とする。
【０００７】
この発明によれば、パルス信号出力手段により、駆動信号の出力レベルに対応した所定のレベル値を有するパルス信号が出力されるため、例えば、推定電流の増加時および減少時の傾きを示すレベル値に対応するパルス信号を出力することができる。また、ハイパスフィルタ手段により、上記パルス信号から直流成分が除去され、積分手段により、直流成分除去後の信号が積分されることによって、積分された後の信号（例えば、推定電流信号）が、直流成分の影響を受けて発散してしまうことを防止することができるとともに、直流成分の影響により生じる誤差を極力減少させることができる。これにより、積分された後の信号（例えば、推定電流信号）は、実電流により近い信号となる。このような信号に基づいて駆動信号が生成されるため、実電流を用いた電流モード制御により近い制御が可能となり、高速応答性が要求されるスイッチング電源装置に、より安定した定電圧制御を行わせることができる。
【０００８】
本発明のスイッチング電源装置用制御装置において、ハイパスフィルタは、二次以上のハイパスフィルタにすることが好ましい。このようにすれば、スイッチング電源装置用制御装置は、より確実に直流成分を除去させることができる。
【０００９】
本発明のスイッチング電源装置用制御装置は、スイッチング電源装置に対して出力する駆動信号を生成する駆動信号生成手段と、駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を出力するパルス信号出力手段と、パルス信号出力手段により出力されたパルス信号を積分する機能とパルス信号から直流成分を除去するハイパスフィルタ機能とを融合させた演算手段とを備え、駆動信号生成手段は、スイッチング電源の出力電圧並びに当該出力電圧の目標電圧を示す各信号および演算手段により演算された信号に基づいて駆動信号を生成し、上記所定のレベル値は、スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とする。
【００１０】
この発明によれば、パルス信号出力手段により、駆動信号の出力レベルに対応した所定のレベル値を有するパルス信号が出力されるため、例えば、推定電流の増加時および減少時の傾きを示すレベル値に対応するパルス信号を出力することができる。また、直流成分を除去する機能と積分する機能とを融合した演算手段により、所定のレベル値を有するパルス信号が演算されることで、演算された後の信号（例えば、推定電流信号）が、直流成分の影響を受けて発散してしまうことを防止することができるとともに、直流成分の影響により生じる誤差を極力減少させることができる。これにより、積分された後の信号（例えば、推定電流信号）は、実電流により近い信号となる。このような信号に基づいて駆動信号が生成されるため、実電流を用いた電流モード制御により近い制御が可能となり、高速応答性が要求されるスイッチング電源装置に、より安定した定電圧制御を行わせることができる。
【００１１】
本発明のスイッチング電源装置用制御装置において、演算手段は、当該演算手段の伝達関数Ｈ（Ｚ）が１／（１−ｂ＊Ｚ-1）または（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）]    （ｂ，ｂ１，ｂ２は係数）であることが好ましい。
【００１２】
本発明のスイッチング電源装置用制御装置は、スイッチング電源装置に対して出力する駆動信号を生成する駆動信号生成手段と、駆動信号生成手段により生成された駆動信号の出力レベルであるハイレベルとローレベルにそれぞれ対応させた所定のレベル値を有するパルス信号を生成するパルス信号生成手段と、パルス信号出力手段により出力されたパルス信号に含まれる直流成分を除去する第一のハイパスフィルタと、第一のハイパスフィルタにより直流成分が除去された信号を積分する積分手段と、積分手段により積分された信号に含まれる直流成分を除去する第二のハイパスフィルタとを備え、駆動信号生成手段は、スイッチング電源装置の出力電圧並びに当該出力電圧の目標電圧を示す各信号および第二のハイパスフィルタにより直流成分が除去された信号に基づいて駆動信号を生成し、上記所定のレベル値は、スイッチング電源に含まれるインダクタに流れる実電流の増加時または減少時における傾きに対応するレベル値であることを特徴とする。
【００１３】
この発明によれば、パルス信号出力手段により、駆動信号の出力レベルに対応した所定のレベル値を有するパルス信号が出力されるため、例えば、推定電流の増加時および減少時の傾きを示すレベル値に対応するパルス信号を出力することができる。また、第一のハイパスフィルタおよび第二のハイパスフィルタにより、積分手段で信号が積分される前後においてそれぞれ直流成分を除去することで、直流成分がより確実に除去されるため、第二のハイパスフィルタにより出力される信号（例えば、推定電流信号）が、直流成分の影響を受けて発散してしまうことを防止することができるとともに、直流成分の影響により生じる誤差を極力減少させることができる。これにより、積分された後の信号（例えば、推定電流信号）は、実電流により近い信号となる。このような信号に基づいて駆動信号が生成されるため、実電流を用いた電流モード制御により近い制御が可能となり、高速応答性が要求されるスイッチング電源装置に、より安定した定電圧制御を行わせることができる。
【００１４】
本発明のスイッチング電源装置用制御装置において、第一のハイパスフィルタおよび第二のハイパスフィルタは、一次のハイパスフィルタであることが好ましい。このようにすれば、回路構成をより簡素化させることができる。
【００１５】
本発明のスイッチング電源装置用制御装置において、駆動信号生成手段は、出力電圧と目標電圧との差分を示す信号と直流成分が除去された信号とを比較する比較手段と、所定の間隔で駆動信号のレベルをローレベルからハイレベルに切り替えるとともに、比較手段により比較された結果に基づいて当該駆動信号のレベルをハイレベルからローレベルに切り替える切替手段とを含んで構成されることが好ましい。このようにすれば、出力電圧と目標電圧の差分信号と、直流成分が除去された後の誤差のより少ない信号との比較結果により、駆動信号のレベルがハイレベルとなる期間を制御することができる。
【００１６】
【発明の実施の形態】
以下、本発明に係るスイッチング電源装置用制御装置の実施形態を図面に基づき説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。
【００１７】
図１は、本実施形態におけるスイッチング電源装置１の電気回路構成を例示する図である。本実施形態におけるスイッチング電源装置１はＤＣ−ＤＣコンバータであり、図１に示すようにスイッチング素子２，３と、インダクタ４と、コンデンサ５と、ＡＤ変換部６と、コントローラＩＣ７（スイッチング電源装置用制御装置）とを有する。
【００１８】
電源Ｐは、スイッチング電源装置１に入力電圧Ｖｉを印加する。スイッチング素子２，３は、スイッチング機能を有する素子であり、例えば、電界効果トランジスタ（ＦＥＴ）等のトランジスタが該当する。スイッチング素子２，３のゲートには、コントローラＩＣ７から出力されるＰＷＭ信号（駆動信号）ＫＳが入力される。スイッチング素子２およびスイッチング素子３は、ＰＷＭ信号ＫＳのレベルに基づいてそれぞれが交互にＯＮ状態とＯＦＦ状態とを繰り返す。具体的に説明すると、ＰＷＭ信号ＫＳのレベルがハイレベルである場合には、スイッチング素子２がＯＮ状態となりスイッチング素子３がＯＦＦ状態となる。一方、ＰＷＭ信号ＫＳのレベルがローレベルである場合には、スイッチング素子２がＯＦＦ状態となりスイッチング素子３がＯＮ状態となる。
【００１９】
インダクタ４およびコンデンサ５は、出力電圧Ｖｏを安定させるためのＬＣフィルタ（平滑回路）として機能する。ＡＤ変換部６は、出力電圧Ｖｏを示すアナログ信号をデジタル信号に変換する。
【００２０】
負荷Ｌは、スイッチング電源装置１から出力される出力電圧Ｖｏの供給先であり、例えば、ＰＣ端末等に用いられるＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）が該当する。このような、ＣＰＵやＭＰＵは、省電力モードを有しており、省電力モードから通常モードに移行する際に、負荷変動が急激に増大するという特徴がある。
【００２１】
コントローラＩＣ７は、負荷Ｌに供給する出力電圧Ｖｏの目標値である目標電圧Ｖｒと出力電圧Ｖｏとに基づいてＰＷＭ信号ＫＳを生成する。ここで、図２を参照してコントローラＩＣ７の回路構成を説明する。図２に示すように、コントローラＩＣ７は、加算器１１と、乗算器１２と、ＰＷＭ信号生成回路（駆動信号生成手段）２０と、セレクタ（パルス信号出力手段）１３と、演算回路３０とを有する。
【００２２】
加算器１１は、出力電圧Ｖｏを示すデジタル信号および目標電圧Ｖｒを示すデジタル信号に基づいて、（Ｖｒ−Ｖｏ）の値を示す信号ＶＳを出力する。すなわち、加算器１１は、出力電圧Ｖｏ（負）と目標電圧Ｖｒ（正）を加算することにより、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）を算出する。
【００２３】
乗算器１２は、差分電圧値（Ｖｒ−Ｖｏ）を示す信号ＶＳに基づいて、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳを出力する。すなわち、乗算器１２は、出力電圧Ｖｏと目標電圧Ｖｒとの差分電圧値（Ｖｒ−Ｖｏ）に、乗算器１２の係数であるＧを乗算することにより、差分電圧値（Ｖｒ−Ｖｏ）をＧ倍した値であるＧ（Ｖｒ−Ｖｏ）を算出する。
【００２４】
ＰＷＭ信号生成回路２０は、乗算器１２から出力されたＧ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳおよび演算回路３０から出力された推定電流信号Ｉｅ（後述）に基づいてＰＷＭ信号ＫＳを生成する。ここで、図２に示すように、ＰＷＭ信号生成回路２０は、コンパレータ（比較手段）２１と、ＲＳフリップフロップ（切替手段）２２と、ＡＮＤ回路２３とを有する。
【００２５】
コンパレータ２１は、Ｇ（Ｖｒ−Ｖｏ）の値を示す制御信号ＧＳおよび推定電流信号Ｉｅ（後述）に基づいて、これらの信号を比較した結果を示す信号ＣＳを出力する。すなわち、コンパレータ２１は、Ｇ（Ｖｒ−Ｖｏ）の値とＩｅの値とを比較して、Ｇ（Ｖｒ−Ｖｏ）の値がＩｅの値よりも大きい場合には、ローレベルの信号ＣＳを出力し、Ｇ（Ｖｒ−Ｖｏ）の値がＩｅの値以下の場合には、ハイレベルの信号ＣＳを出力する。すなわち、信号ＣＳは、Ｉｅの値が、Ｇ（Ｖｒ−Ｖｏ）の値以上である場合にのみ、ハイレベルとなる。
【００２６】
ＲＳフリップフロップ２２は、マスタークロックＭＣを分周したパルスに基づいて生成された信号ｃｌｋ１とコンパレータ２１から出力された信号ＣＳとに基づいて、信号ＦＳを出力する。すなわち、ＲＳフリップフロップ２２の一方の入力側であるＳ（Set）には信号ｃｌｋ１が入力され、他方の入力側であるＲ（Reset）には信号ＣＳが入力され、出力側であるQからはハイレベルの信号ＦＳまたはローレベルの信号ＦＳのいずれか一方が出力される。
【００２７】
ＡＮＤ回路２３は、マスタークロックＭＣを分周したパルスに基づいて生成された信号ｃｌｋ２とＲＳフリップフロップ２２から出力された信号ＦＳとに基づいて、スイッチング素子２，３の駆動信号であるＰＷＭ信号ＫＳを出力する。すなわち、ＡＮＤ回路２３は、信号ｃｌｋ２と信号ＦＳの論理積を演算し、その演算結果をＰＷＭ信号ＫＳとして出力する。
【００２８】
セレクタ１３は、ＰＷＭ信号ＫＳに基づいて、“α”または“−β”のいずれかのレベル値を示すパルス信号ＰＳを出力する。ここで、“α”の値は、スイッチング電源装置１のインダクタ４に流れる実電流の増加時における傾きであり、“−β”の値は、インダクタ４に流れる実電流の減少時における傾きを示す値である。したがって、これらの“α”および“−β”の値を用いることによって、インダクタ４に流れる実電流を推定することが可能となる。そこで、本実施形態では、この“α”および“−β”のレベル値を有するパルス信号ＰＳに基づいて生成され得る信号Ｉｅを、推定電流信号と記載することにする。本実施形態におけるスイッチング電源装置１は、この推定電流信号Ｉｅを用いて定電圧制御を行うものである。なお、“α”および“−β”の値は、一般にスイッチング電源装置１の回路構成によって定まるものであり、予めセレクタ１３に設定される値である。
【００２９】
演算回路３０は、セレクタ１３から出力されたパルス信号ＰＳに基づいて、推定電流信号Ｉｅを出力する。ここで、図２に示すように、演算回路３０は、ハイパスフィルタ（ＨＰＦ）３１と、積分器３２とを有する。
【００３０】
ハイパスフィルタ３１は、二次のハイパスフィルタであり、セレクタ１３により出力されたパルス信号ＰＳに含まれる直流成分を除去するフィルタ回路である。ハイパスフィルタ３１を備えることによって、パルス信号ＰＳに含まれる直流成分が除去されるため、直流成分のない信号を積分器３２に入力することができる。
【００３１】
積分器３２は、ハイパスフィルタ３１によって直流成分が除去された後の信号を積分する回路である。積分器３２を備えることによって、上述した“α”および“−β”のレベル値を有するパルス信号ＰＳを積分することができる。すなわち直流成分が取り除かれたパルス信号ＰＳを積分することができる。これにより、積分器３２から出力される推定電流信号Ｉｅが直流成分の影響を受けて発散してしまうことを防止することができる。このように、ハイパスフィルタ３１および積分器３２により構成される演算回路３０を備えることによって、実電流との間に生じる誤差の原因となる直流成分による影響を受けずに推定電流信号Ｉｅを生成することができるため、実電流により近い推定電流の生成が可能となる。したがって、本実施形態におけるスイッチング電源装置１では、推定電流信号の値を、実電流値に補正する手段（例えば、実電流値を検出するための電流検出器等）を省略することが可能となり、スイッチング電源装置１の構成を簡素化することができる。
【００３２】
ここで、図３を参照して、演算回路３０の詳細回路構成について説明する。図３に示すように、演算回路３０は、二次のハイパスフィルタ３１と、積分器３２とを有する。二次のハイパスフィルタ３１は、遅延器であるＤフリップフロップ３１Ａ〜３１Ｄと、乗算係数が“２”である乗算器３１Ｅと、乗算係数が“ｂ１＋ｂ２”である乗算器３１Ｆと、乗算係数が“ｂ１＊ｂ２”である乗算器３１Ｇと、加算器３１Ｈとを有する。この回路構成は、以下に記載する式１により表されるハイパスフィルタ３１の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３３】
0003708084.tif 000002
【００３４】
また、演算回路３０の積分器３２は、遅延器であるＤフリップフロップ３２Ａと、加算器３２Ｂとを有する。この回路構成は、以下に記載する式２により表される積分器３２の伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３５】
１／（１−Ｚ-1）  ・・・  （式２）
【００３６】
なお、本実施形態においては、ハイパスフィルタ３１が二次のハイパスフィルタである場合について説明しているが、ハイパスフィルタ３１を二次に限定する必要はない。すなわち、ハイパスフィルタ３１は、一次以上のハイパスフィルタであれば、いずれのハイパスフィルタであっても適用可能である。ここで、演算回路３０を、一次のハイパスフィルタ３１Ｓと、積分器３２とで構成した場合の詳細回路図を図４に示し、説明する。図４に示すように一次のハイパスフィルタ３１Ｓは、遅延器であるＤフリップフロップ３１ＳＡ，３１ＳＢと、乗算係数が“ｂ”である乗算器３１ＳＣと、加算器３１ＳＤとを有する。この回路構成は、以下に記載する式３により表されるハイパスフィルタ３１Ｓの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００３７】
（１−Ｚ-1）／（１−ｂ＊Ｚ-1）  ・・・  （式３）  （ｂは係数）
【００３８】
次に、図５に示すタイミングチャートを参照して、推定電流信号Ｉｅを生成する原理について説明する。図５（ａ）は、スイッチング電源装置１における各種制御の基準信号となるマスタークロックＭＣのパルス波形を示す図である。図５（ａ）に示すように、マスタークロックＭＣは、一定の間隔でローレベル“０”とハイレベル“１”の信号が交互に繰り返されて出力される。図５（ｂ）は、コントローラＩＣ７のＡＮＤ回路２３から出力されるＰＷＭ信号ＫＳのパルス波形を示す図である。図５（ｂ）に示すように、ＰＷＭ信号ＫＳは、ローレベル“０”とハイレベル“１”の信号が交互に繰り返されて出力される。図５（ｃ）は、コントローラＩＣ７のセレクタ１３から出力されるパルス信号ＰＳのパルス波形を示す図である。図５（ｃ）に示すように、パルス信号ＰＳは、レベル値が“α”である信号とレベル値が“−β”である信号が交互に繰り返されて出力される。図５（ｄ）は、コントローラＩＣ７の演算回路３０から出力される推定電流信号Ｉｅのデジタル波形を示す図である。図５（ｄ）に示すように、推定電流信号Ｉｅは、推定電流信号Ｉｅの増加時には“α”レベルずつ段階的に増加する信号が繰り返し出力され、推定電流信号Ｉｅの減少時には“β”レベルずつ段階的に減少する信号が繰り返し出力される。なお、図５（ｂ）〜（ｄ）に示す各信号は、図５（ａ）に示すマスタークロックＭＣにおける所定のパルスの立ち上がりに同期してレベルの切り替え動作を行う。
【００３９】
まず、図５（ｂ）に示すように、時間ｔ１において、ＰＷＭ信号ＫＳがローレベルからハイレベルに切り替わると、パルス信号ＰＳは、“−β”レベルから“α”レベルに切り替わる（図５（ｃ））。次に、時間ｔ３において、ＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わると（図５（ｂ））、パルス信号ＰＳは、“α”レベルから“−β”レベルに切り替わる（図５（ｃ））。すなわち、パルス信号ＰＳは、ＰＷＭ信号ＫＳがハイレベルである期間（例えば、時間ｔ１〜ｔ３）には、レベル値が“α”である信号を出力し、ＰＷＭ信号ＫＳがローレベルである期間（例えば、時間ｔ３〜ｔ５）には、レベル値が“−β”である信号を出力する。
【００４０】
一方、時間ｔ１において、パルス信号ＰＳが“−β”レベルから“α”レベルに切り替わると（図５（ｃ））、推定電流信号Ｉｅは、マスタークロックＭＣが立ち上がるごとに（例えば、時間ｔ１，ｔ２）、レベルが“α”レベルずつ増加する（図５（ｄ））。次に、時間ｔ３において、パルス信号ＰＳが“α”レベルから“−β”レベルに切り替わると（図５（ｃ））、推定電流信号Ｉｅは、マスタークロックＭＣが立ち上がるごとに（例えば、時間ｔ３，ｔ４）、レベルが“β”レベルずつ減少する（図５（ｄ））。このように、推定電流信号Ｉｅは、ＰＷＭ信号ＫＳがハイレベルである期間（例えば、時間ｔ１〜ｔ３）には、マスタークロックＭＣが立ち上がるごとにレベル値が“α”レベルずつ増加し、ＰＷＭ信号ＫＳがローレベルである期間（例えば、時間ｔ３〜ｔ５）には、マスタークロックＭＣが立ち上がるごとにレベル値が“β”レベルずつ減少する。
【００４１】
これは、本実施形態におけるスイッチング電源装置１が、ＰＷＭ信号ＫＳがハイレベルである場合には、スイッチング電源装置１のスイッチング素子２がＯＮ状態となり、インダクタ４に流れる電流が、傾き“α”により増加するように構成されているとともに、ＰＷＭ信号ＫＳがローレベルである場合には、スイッチング電源装置１のスイッチング素子３がＯＮ状態となり、インダクタ４に流れる電流が、傾き“β”により減少するように構成されていることを示す。
【００４２】
次に、図６に示すタイミングチャートを参照して、コントローラＩＣ７のＰＷＭ生成回路２０における信号の流れについて説明する。図６（ａ）は、コントローラＩＣ７の乗算器１２から出力される制御信号ＧＳの波形を示す図である。図６（ｂ）は、コントローラＩＣ７の演算回路３０から出力される推定電流信号Ｉｅの波形を示す図である。図６（ｂ）に示すように、推定電流信号Ｉｅは、図６（ａ）に示す制御信号ＧＳの値に到達するまでは上昇し、制御信号ＧＳの値に到達した時点で下降に転じる。図６（ｃ）は、コンパレータ２１から出力される信号ＣＳのパルス波形を示す図である。図６（ｃ）に示すように、信号ＣＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図６（ｄ）は、スイッチング電源装置１のマスタークロックＭＣに基づいて生成された信号ｃｌｋ１のパルス波形を示す図である。図６（ｄ）に示すように、信号ｃｌｋ１は、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図６（ｅ）は、ＲＳフリップフロップ２２から出力される信号ＦＳのパルス波形を示す図である。図６（ｅ）に示すように、信号ＦＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。図６（ｆ）は、マスタークロックＭＣに基づいて生成された信号ｃｌｋ２のパルス波形を示す図である。図６（ｆ）に示すように、信号ｃｌｋ２は、所定の間隔でローレベルとハイレベルの信号が交互に繰り返されて出力されている。図６（ｇ）は、ＡＮＤ回路２３から出力されるＰＷＭ信号ＫＳのパルス波形を示す図である。図６（ｇ）に示すように、ＰＷＭ信号ＫＳは、ローレベルとハイレベルの信号が交互に繰り返されて出力されている。
【００４３】
まず、時間ｔ１１において、推定電流信号Ｉｅの値が制御信号ＧＳの値に到達すると（図６（ａ），（ｂ））、コンパレータ２１から出力される信号ＣＳがローレベルからハイレベルに切り替わる（図６（ｃ））。信号ＣＳがローレベルからハイレベルに切り替わると（図６（ｃ））、ＲＳフリップフロップ２２から出力される信号ＦＳがリセットされてハイレベルからローレベルに切り替わる（図６（ｅ））。信号ＦＳがハイレベルからローレベルに切り替わると（図６（ｅ））、ＡＮＤ回路２３から出力されるＰＷＭ信号ＫＳがハイレベルからローレベルに切り替わる（図６（ｇ））。すなわち、推定電流信号Ｉｅの値が、Ｇ（Ｖｒ−Ｖｏ）の値に到達した場合には、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態（ハイレベル）からＯＦＦ状態（ローレベル）に切り替わることになる。
【００４４】
次に、時間ｔ１２において、信号ｃｌｋ２がハイレベルからローレベルに切り替わると（図６（ｆ））、ＡＮＤ回路２３から出力されるＰＷＭ信号ＫＳは、強制的にローレベルに切り替えられる（図６（ｇ））。すなわち、信号ｃｌｋ２は、駆動信号であるＰＷＭ信号ＫＳがＯＮ状態（ハイレベル）として継続する期間を制限する機能を有する。
【００４５】
次に、時間ｔ１３において、信号ｃｌｋ１がローレベルからハイレベルに切り替わると（図６（ｄ））、ＲＳフリップフロップ２２から出力される信号ＦＳがセットされてローレベルからハイレベルに切り替わる（図６（ｅ））。信号ＦＳがローレベルからハイレベルに切り替わると（図６（ｅ））、ＡＮＤ回路２３から出力されるＰＷＭ信号ＫＳがローレベルからハイレベルに切り替わる（図６（ｇ））。すなわち、信号ｃｌｋ１がローレベルからハイレベルに切り替わると、駆動信号であるＰＷＭ信号ＫＳがＯＦＦ状態（ローレベル）からＯＮ状態（ハイレベル）に切り替わることになる。
【００４６】
したがって、ＰＷＭ生成回路２０では、信号ｃｌｋ１が、ローレベルからハイレベルに切り替わると、ＰＷＭ信号ＫＳがＯＦＦ状態からＯＮ状態に切り替わり、推定電流信号Ｉｅの値が、Ｇ（Ｖｒ−Ｖｏ）の値に到達すると、ＰＷＭ信号ＫＳがＯＮ状態からＯＦＦ状態に切り替わる。
【００４７】
以上のように、本実施形態におけるスイッチング電源装置１では、コントローラＩＣ７に、上述したセレクタ１３を備えることによって、ＰＷＭ信号ＫＳの出力レベルに対応した所定のレベル値（“α”および“−β”）を有するパルス信号ＰＳが出力されるため、推定電流の増加時および減少時の傾き（“α”および“−β”）を示すパルス信号を出力することができる。
【００４８】
また、ハイパスフィルタ３１および積分器３２を有する演算回路３０を備えることによって、ハイパスフィルタ３１により直流成分が除去されたパルス信号ＰＳが積分器３２によって積分されるため、積分後の推定電流信号Ｉｅが、直流成分の影響を受けて発散してしまうことを防止することができるとともに、直流成分の影響により生じる実電流との誤差を極力減少させることができる。このように、推定電流信号Ｉｅが、実電流との誤差の原因となる直流成分による影響を受けずに生成されることにより、実電流により近い推定電流を生成することができる。したがって、推定電流信号の値を、実電流値に補正する手段を省略することが可能となり、スイッチング電源装置１の構成を簡素化することができる。
【００４９】
また、実電流により近い推定電流信号に基づいて駆動信号を生成するため、実電流を用いた電流モード制御により近い制御が可能となり、高速応答性が要求されるスイッチング電源装置１に、より安定した定電圧制御を行わせることができる。
【００５０】
このように、本実施形態に係るスイッチング電源装置は、誤差のより少ない推定電流信号に基づいて安定した定電圧制御を行うことができるため、例えば、省電力モードから通常モードに移行するＰＣ端末等のように、負荷変動が急激に増大し、かつ、高速応答性が要求される機器に適用した場合であっても、誤差による影響を最小限に抑えることができ、安定した定電圧制御を行うことが可能である。
【００５１】
なお、上述した実施形態においては、演算回路３０がハイパスフィルタ３１と積分器３２により構成されている場合について説明しているが、演算回路３０の構成はこれに限定されない。例えば、図７ないし図９に示すような回路構成を有する演算回路であってもよい。図７は、一次のハイパスフィルタが有する機能と積分器が有する機能とを融合した演算回路３０Ｘの詳細回路構成を示す図である。ここで、この演算回路３０Ｘの回路構成には、一次のハイパスフィルタと積分器とを別個に連続して組み合わせた回路構成は含まれない。図７に示す演算回路３０Ｘは、遅延器であるＤフリップフロップ３０ＸＡと、乗算係数が“ｂ”である乗算器３０ＸＢと、加算器３０ＸＣとを有する。この回路構成は、以下に記載する式４により表される演算回路３０Ｘの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００５２】
１／（１−ｂ＊Ｚ-1）  ・・・  （式４）  （ｂは係数）
【００５３】
この式４は、上述した一次のハイパスフィルタの伝達関数（式３）と積分器の伝達関数（式２）とを乗算して求められたものである。
【００５４】
図８は、二次のハイパスフィルタと積分器とを融合した演算回路３０Ｙの詳細回路構成を示す図である。図８に示す演算回路３０Ｙは、遅延器であるＤフリップフロップ３０ＹＡ〜３０ＹＣと、乗算係数が“ｂ１＋ｂ２”である乗算器３０ＹＤと、乗算係数が“ｂ１＊ｂ２”である乗算器３０ＹＥと、加算器３０ＹＦとを有する。この回路構成は、以下に記載する式５により表される演算回路３０Ｙの伝達関数Ｈ（Ｚ）に基づいて構成されている。
【００５５】
（１−Ｚ-1）／[（１−ｂ１＊Ｚ-1）（１−ｂ２＊Ｚ-1）]  ・・・  （式５）
（ｂ１，ｂ２は係数）
【００５６】
この式５は、上述した二次のハイパスフィルタの伝達関数（式１）と積分器の伝達関数（式２）とを乗算して求められたものである。
【００５７】
図９は、一次のハイパスフィルタ３１Ｓと、乗算器３２とを有する演算回路３０Ｚの詳細回路構成を示す図である。図９に示すように、乗算器３２は、二つの一次のハイパスフィルタ３１Ｓに挟まれて配置されており、一方の一次のハイパスフィルタ３１Ｓから出力された信号を入力するとともに、この乗算器３２で乗算した後の信号を他方の一次のハイパスフィルタ３１Ｓに出力する。なお、図９に示す遅延器３２Ａは、乗算器３２と、当該乗算器３２の出力側に配置された一次のハイパスフィルタ３１Ｓとで共用される。この回路構成は、上述した式３により表される一次のハイパスフィルタの伝達関数と、式２により表される積分器の伝達関数に基づいてそれぞれ構成されている。
【００５８】
【発明の効果】
本発明に係るスイッチング電源装置用制御装置およびスイッチング電源装置によれば、デジタル制御におけるスイッチング電源の構成をより簡素化させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態におけるスイッチング電源装置の回路構成図である。
【図２】図１に示すコントローラＩＣの回路構成図である。
【図３】図２に示す演算回路の詳細回路構成図である。
【図４】図２に示す演算回路の詳細回路構成図である。
【図５】推定電流の原理を説明するタイミングチャートである。
【図６】ＰＷＭ信号生成回路におけるタイミングチャートである。
【図７】変形例における演算回路の詳細回路構成図である。
【図８】変形例における演算回路の詳細回路構成図である。
【図９】変形例における演算回路の詳細回路構成図である。
【符号の説明】
１・・・スイッチング電源装置、２，３・・・スイッチング素子、４・・・インダクタ、５・・・コンデンサ、６・・・ＡＤ変換部、７・・・コントローラＩＣ、Ｌ・・・負荷、Ｐ・・・電源、１１・・・加算器、１２・・・乗算器、１３・・・セレクタ、２０・・・ＰＷＭ信号生成回路、２１・・・コンパレータ、２２・・・ＲＳフリップフロップ、２３・・・ＡＮＤ回路、３０、３０Ｘ，３０Ｙ，３０Ｚ・・・演算回路、３１，３１Ｓ・・・ハイパスフィルタ、３２・・・積分器。
【図１】
0003708084.tif 000003
【図２】
0003708084.tif 000004
【図３】
0003708084.tif 000005
【図４】
0003708084.tif 000006
【図５】
0003708084.tif 000007
【図６】
0003708084.tif 000008
【図７】
0003708084.tif 000009
【図８】
0003708084.tif 000010
【図９】
0003708084.tif 000011