(57)【特許請求の範囲】
【請求項１】
幅が約１．１５μmの斜面とその両側に平坦面を有する基板上にｎ型クラッド層を形成する工程と、
前記ｎ型クラッド層上に幅が約１．１５μmの斜面を持つ活性層を形成する工程と、
前記活性層の上にｐ型クラッド層の下部層を形成する工程と、
ｎ型ドーパントとｐ型ドーパントを交互にドープしながら化合物半導体層を前記ｐ型クラッド層の前記下部層の上に成長することによって、前記基板の前記斜面に実質的に平行な領域には前記ｐ型クラッド層の中間部を形成し、前記平坦面に平行な領域にはｎ型電流狭窄層を形成する工程と、
前記ｎ型電流狭窄層と前記ｐ型クラッド層の前記中間部の上に前記ｐ型クラッド層の上部層を形成する工程と、
半導体レーザの光出力端面とその近傍に亜鉛の拡散によってレーザ窓構造が形成されるように、酸化亜鉛を７０重量％以上含有する酸化亜鉛と酸化シリコンを含有する膜の拡散源を前記ｐ型クラッド層の上層部上に被着する工程と、
加熱により前記拡散源から亜鉛を拡散する工程とを有し、
前記拡散源から亜鉛を拡散する工程は、前記加熱の時間と温度を制御することにより前記亜鉛を前記活性層の斜面の部分のすべてを含み、かつ前記活性層の斜面の部分よりも下側に０．１５μｍを超えて拡散する工程であることを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記拡散源から亜鉛を拡散する工程は、前記亜鉛を前記活性層よりも下側に０．３μｍを超えて拡散する工程であることを特徴とする請求項１記載の化合物半導体装置の製造方法。
【請求項３】
前記活性層は、AlGaInP／GaInAsPの系で構成されていることを特徴とする請求項１又は２の何れか一に記載の化合物半導体装置の製造方法。
【請求項４】
前記拡散源は、スパッタ成長によって前記化合物半導体層上に被着されることを特徴とする請求項１乃至３の何れか一に記載の化合物半導体装置の製造方法。
【請求項５】
前記スパッタ成長に使用されるターゲットの組成は、前記酸化亜鉛の組成が７０重量％以上含まれていることを特徴とする請求項４記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体レーザにおいて、活性層は禁制帯幅（エネルギーバンドギャップ）が狭く、その端面はレーザ発振時に高光密度の状態に晒されるので、その端面では非発光再結合による光吸収が生じ易い。そして、半導体レーザの動作出力を上げていくと活性層端面の光吸収量が大きくなって温度が上昇し、その温度上昇により禁制帯幅がさらに小さくなって光吸収量がさらに増え、ついにはＣＯＤ(Catastrophic Optical Damage) 破壊が生じる。
【０００３】
そのようなＣＯＤ破壊を抑制するために、半導体レーザの活性層の端面に上から亜鉛（Zn）を拡散して活性層の禁制帯幅を広くすることが知られている。
そのような亜鉛の拡散による半導体レーザの端面窓構造の形成工程を、図１、図２に基づいて説明する。なお、図１、図２は、半導体レーザの共振器長方向の断面を示している。
【０００４】
まず、図１(a) に示すように、n-GaAs基板101 上に、n-AlGaInP よりなるｎ型クラッド層102 、GaInP ／AlGaInP よりなるＭＱＷ活性層103 、p-AlGaInP よりなるｐ型クラッド層104 、p-GaAsよりなるコンタクト層105 をＭＯＶＰＥ法により順に形成する。
その後に、コンタクト層105 上にSiO2よりなる拡散防止マスク106 をＣＶＤ法により形成し、さらに、拡散防止マスク106 をパターニングして端面近傍に拡散窓106aを形成する。
【０００５】
続いて、図１(b) に示すように、拡散窓106aを通してコンタクト層105 をエッチングする。
次に、図１(c) に示すように、酸化亜鉛(ZnO) と二酸化シリコン（SiO2）が５０重量％ずつ混合されたZnO/SiO2膜107 とSiO2よりなるカバー膜108 をスパッタ法により拡散窓106a内と拡散防止膜106 上に順に形成する。ここで、SiO2は、III-Ｖ族半導体層にIII 族のベーカンシーを形成するために５０重量％程度は必要と考えられていた。
【０００６】
さらに、図２(a) に示すように、加熱処理によりZnO/SiO2膜107 内のZnを拡散窓106aを通してＭＱＷ活性層103 に向けて拡散すると、レーザ端面にはZn拡散領域である窓構造109 が形成される。
次に、図２(b) に示すように、拡散防止膜106 とZnO/SiO2膜107 とカバー膜108 をエッチングにより除去した後に、コンタクト層105 上と拡散窓106a内にSiO2パッシベーション膜（不図示）をＣＶＤにより形成し、さらにSiO2パッシベーション膜をパターニングして共振器長方向に長いストライプ状開口（不図示）を形成する。
【０００７】
その後に、ストライプ状開口を通してコンタクト層105 上にｐ側電極110 を接続するとともに、n-GaAs基板101 の下面にｎ電極111 を形成する。レーザ光は図２(c) 中、矢印の方向に出射される。
ところで、Zn拡散によるＭＱＷ層の禁制帯幅増大は、図３に示すようにZn濃度に依存する。図３は、室温（２５℃）においてホトルミネッセンス（ＰＬ）法により測定した結果を示し、ＰＬ波長シフトの増加はＭＱＷ層の禁制帯幅の増加を示している。
【０００８】
【発明が解決しようとする課題】
ところで、図１、図２に示した工程に従ってＳ3 (Self-aligned Stepped Substrate)型半導体レーザにZn拡散領域である窓構造を形成したところ、ＣＯＤレベルの向上はあまり見られなかった。
そこで、レーザ端面領域におけるZnの拡散深さをＳＥＭ写真により評価したところ、活性層103 の下、約０．１５μｍ程度までしか拡散しておらず、拡散が浅いことがＣＯＤレベルが向上しない原因になっているものと考えられる。
【０００９】
しかし、ZnO とSiO2をそれぞれ５０重量％ずつ含むZnO/SiO2膜をZn拡散源とした場合には、加熱拡散時間を長くしてもZnの拡散位置をさらに深くすることができないことが、本発明者等の実験によって明らかになった。
Zn拡散領域の下端（以下、Zn拡散フロントともいう。）を深くするために、本願発明者等はウェハにさらに深い窪みを物理的に設けることを考えたが、作製プロセスが複雑になるので好ましくない。
【００１０】
本発明の目的は、レーザ端面窓構造のＣＯＤ耐量を従来よりも大きくすることができる程度にZnO/SiO2膜からのZn拡散位置を深くし、または、ZnO/SiO2膜の加熱時間によってZn拡散フロント位置を容易に制御するすることができる化合物半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記した課題は、幅が約１．１５μmの斜面とその両側に平坦面を有する基板上にｎ型クラッド層を形成する工程と、前記ｎ型クラッド層上に幅が約１．１５μmの斜面を持つ活性層を形成する工程と、前記活性層の上にｐ型クラッド層の下部層を形成する工程と、ｎ型ドーパントとｐ型ドーパントを交互にドープしながら化合物半導体層を前記ｐ型クラッド層の前記下部層の上に成長することによって、前記基板の前記斜面に実質的に平行な領域には前記ｐ型クラッド層の中間部を形成し、前記平坦面に平行な領域にはｎ型電流狭窄層を形成する工程と、前記ｎ型電流狭窄層と前記ｐ型クラッド層の前記中間部の上に前記ｐ型クラッド層の上部層を形成する工程と、半導体レーザの光出力端面とその近傍に亜鉛の拡散によってレーザ窓構造が形成されるように、酸化亜鉛を７０重量％以上含有する酸化亜鉛と酸化シリコンを含有する膜の拡散源を前記ｐ型クラッド層の上層部上に被着する工程と、加熱により前記拡散源から亜鉛を拡散する工程とを有し、前記拡散源から亜鉛を拡散する工程は、前記加熱の時間と温度を制御することにより前記亜鉛を前記活性層の斜面の部分のすべてを含み、かつ前記活性層の斜面の部分よりも下側に０．１５μｍを超えて拡散する工程であることを特徴とする化合物半導体装置の製造方法により解決する。
【００１２】
上記した化合物半導体装置の製造方法において、前記拡散源から亜鉛を拡散する工程は、前記亜鉛を前記活性層よりも下側に０．３μｍを超えて拡散する工程であることを特徴する。
【００１４】
次に、本発明の作用について説明する。
本発明によれば、酸化亜鉛を７０重量％含む酸化亜鉛・酸化シリコン混合膜（ZnO/SiO2膜）を化合物半導体層、例えば半導体レーザを構成する多層構造半導体層の上に被着し、その後に加熱によりZnO/SiO2膜から亜鉛を化合物半導体層内に拡散するようにしている。
【００１５】
ZnO/SiO2膜中の酸化亜鉛の含有量は、酸化シリコンによるIII 族元素ベーカンシーの形成を考慮すると５０重量％程度にすることが考えられていたが、実験によれば酸化亜鉛の含有量が５０重量％程度であると、Zn拡散フロントが浅くなってしまい、例えば半導体レーザの活性層のＣＯＤレベルを高くできない。
これに対して、ZnO/SiO2膜中の酸化亜鉛の含有量を７０重量％にすると、Zn拡散フロントを深くすることができ、温度、時間の制御によってその深さを調整することが容易になり、しかも酸化シリコンは５０重量％より低い含有量であってもよいことが、本発明者等の実験により確認された。
【００１６】
これにより、半導体レーザの活性層の端面領域の下の深い位置まで亜鉛を拡散してレーザ窓構造を形成してＣＯＤレベルを高くすることができた。
【００１７】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
図４〜図８は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図である。
次に、図４に示す多層構造が形成されるまでの工程を説明する。
【００１８】
主面が（１００）面から（１１１）Ａ面方向に６゜オフした直径２インチのn-GaAs基板１を用意する。n-GaAs基板１には、ｎ型不純物としてシリコンが約４×１０18cm-3の濃度でドープされている。
そのようなn-GaAs基板１の主面上にストライプ状のレジスト（不図示）を形成した後に、レジストに覆われない部分をフッ酸含有液を用いて深さ約０．５μｍ程度エッチングすると、その主面には段差が形成される。レジストに覆われた主面を上側主面１ａとしエッチングにより現れた主面を下側主面１ｂとすると、上側主面１ａと下側主面１ｂの境界には約（４１１）Ａ面の面方位を有する幅約１．１５μｍの斜面１ｃが形成される。その斜面１ｃは、例えば＜０１１＞方向に延びるストライプ状となっている。
【００１９】
続いて、n-GaAs基板１上からレジストを除去した後に、n-GaAs基板１上の上側主面１ａ、下側主面１ｂ及び斜面１ｃ上に厚さ１．０μmのn-GaAsよりなるバッファ層２を形成する。バッファ層２では、n-GaAs基板１の斜面１ｃの上に約（４１１）Ａ面の面方位で斜面２ａが現れる。
バッファ層２を構成するGaAs層は、ソースガスとしてトリエチルガリウム（ＴＥGa：Ga(C2H5)3）とアルシン（AsH3）を用いてＭＯＶＰＥ法により形成される。そのGaAs層を成長する際には、ｎ型ドーパント原料としてジシラン（Si2H6）を用いてｎ型不純物を導入する。バッファ層２中のｎ型不純物の濃度は約５×１０17cm-3である。
【００２０】
なお、バッファ層２から後述のコンタクト層９までの複数の層は全て、基板温度６８０℃、成長雰囲気圧力５０Torrとした条件下でＭＯＶＰＥ法により連続して形成されるものとし、それらの層を成長するためのソースガスは水素キャリアガスとともに成長雰囲気中に供給される。
次に、バッファ層２上に、厚さ約１．５μｍ程度のn-(Al0.7Ga0.3)0.5In0.5P よりなるｎ型クラッド層３を形成する。ｎ型クラッド層３の成長の際には、トリメチルアルミニウム（ＴＭAl:Al(CH3)3)とＴＥGaとＴＭInとホスフィンを用い、また、ｎ型ドーパントとしてジシランを用いてｎ型クラッド層３中のｎ型不純物濃度を５×１０17cm-3とする。ｎ型クラッド層３は、それぞれn-GaAs基板１の斜面１ｃにほぼ平行な上側の斜面３ａを有し、その斜面３ａの横にn-GaAs基板１の主面１ａ，１ｂに平行な平坦面を有する。
【００２１】
続いて、ｎ型クラッド層３上にＭＱＷ活性層４と第１のｐ型クラッド層５を順に形成し、さらにその上に第１及び第２のｎ型電流挟窄層６ａ，６ｂと第２のｐ型クラッド層７形成する。
ＭＱＷ活性層４は、ｎ型クラッド層３の斜面３ａに平行な幅１．１５μｍのストライプ状の斜面４ａを有し、また、第１のｐ型クラッド層５はＭＱＷ活性層４の斜面４ａに平行な上側の斜面５ａを有している。
【００２２】
ＭＱＷ活性層４は、厚さ５ｎｍのGa0.42In0.58P量子井戸層と厚さ５ｎｍの（Al0.5Ga0.5）0.5In0.5Pバリア層の３周期で構成されている。バリア層は、ソースガスとしてＴＥGa、ＴＭIn及びホスフィンを用いて形成され、量子井戸層は、ソースガスとしてＴＭAl、ＴＥGa、ＴＭIn及びホスフィンを用いて形成される。
第１のｐ型クラッド層５の厚さ０．６μmのp-(Al0.7Ga0.3)0.5In0.5P層から構成される。第１のｐ型クラッド層５を成長するためのソースガスとしてＴＭAlとＴＥGaとＴＭInとホスフィンを用い、ｐ型ドーパントとしてジエチル亜鉛（ＤＥＺ：(C2H5)2Zn）を用いる。第１のｐ型クラッド層５内のｐ型不純物濃度は、斜面５ａの領域では７×１０17cm-3、平坦面の領域では１．２×１０17cm-3となっている。
【００２３】
ｎ型電流挟窄層６ａ，６ｂと第２のｐ型クラッド層７は、ｐｎ交互ドープによって同時に形成される。即ち、第１のｐ型クラッド層５上にｎ型ドーパントとｐ型ドーパントを交互に供給しながら(Al0.7Ga0.3)0.5In0.5P 層を形成すると、ｎ型ドーパントとｐ型ドーパントの取り込み率の面方位依存性により、第１のｐ型クラッド層５の平坦面上ではｎ型ドーパントを優先的に取り込んでｎ型の(Al0.7Ga0.3)0.5In0.5P 層が成長し、また、第１のｐ型クラッド層５の斜面上ではｐ型ドーパントを優先的に取り込んでｐ型の(Al0.7Ga0.3)0.5In0.5P 層が成長する。そのｎ型の(Al0.7Ga0.3)0.5In0.5P 層はｎ型電流挟窄層６ａ，６ｂとなり、ｐ型の(Al0.7Ga0.3)0.5In0.5P 層は第２のｐ型クラッド層７となる。
【００２４】
電流狭窄層６ａ、６ｂと第２のｐ型クラッド層７は、ともにソースガスとしてＴＭAlとＴＥGaとＴＭInとホスフィンを用いるとともに、ｐ型ドーパントソースであるＤＥＺとｎ型ドーパントソースであるH2Seを交互に供給して０．３５μmの厚さに形成される。
これにより、第１のｐ型クラッド層５の斜面５ａの上には第２のｐ型クラッド層７が形成され、また、その両側の第１のｐ型クラッド層５の平坦部上には第１及び第２のｎ型電流狭窄層６ａ、６ｂが形成されることになる。例えば、第２のｐ型クラッド層７の実質的なｐ型不純物濃度は７×１０17cm-3であり、第１及び第２のｎ型電流狭窄層６ａ、６ｂの実質的なｎ型不純物濃度は６×１０17cm-3となる。
【００２５】
次に、ｎ型電流狭窄層６ａ、６ｂと第２のｐ型クラッド層７の上に、p-(Al0.7Ga0.3)0.5In0.5Pよりなる第３のｐ型クラッド層８を０．７５μmの厚さに形成する。第３のｐ型クラッド層８を成長するためのソースガスとしてＴＭAlとＴＥGaとＴＭInとホスフィンを用い、ｐ型ドーパントとしてジエチル亜鉛（ＤＥＺ：(C2H5)2Zn）を用いる。第３のｐ型クラッド層８内のｐ型不純物濃度は、斜面８ａの領域では７×１０17cm-3となり、平坦面の領域では１．２×１０17cm-3層となっている。第３のｐ型クラッド層８には、第１のｐ型クラッド層５の斜面５ａに平行な斜面８ａが形成される。
【００２６】
これにより、第１及び第２のｎ型電流挟窄層６ａ，６ｂの上下には第１及び第３のｐ型クラッド層５，８が存在することになるので、ＭＱＷ活性層４の斜面４ａの両側の上方にはｐｎｐ接合が存在することになる。
次に、第３のｐ型クラッド層８上にｐ+ 型のGaAsよりなるコンタクト層９を形成する。コンタクト層９は、GaAs層を成長するためのソースガスとしてＴＥGaとアルシンを用い、ｐ型ドーパントソースとしてＤＥＺを用いる。このコンタクト層９は、第３のｐ型クラッド層８の斜面８ａに平行な斜面９ａを有し、その斜面９ａの領域のｐ型不純物濃度は例えば２ラ１０18cm-3である。
【００２７】
以上により、ＭＯＶＰＥ法による各化合物半導体層の成長を終了する。
次に、図５に示す構造が形成されるまでの工程を説明する。
まず、SiO2よりなる拡散防止膜１０をコンタクト層９上にＣＶＤ法により約２００ｎｍの厚さに形成する。そして、レジストとフッ酸を用いたフォトリソグラフィー法により拡散防止膜１０をパターニングすることにより、レーザ両端面近傍のＭＱＷ活性層４の斜面４ａ及びその周辺の上方に例えば１０μｍ×１０μｍの大きさの拡散窓１０ａを形成する。
【００２８】
続いて、拡散窓１０ａを通してコンタクト層９をフッ酸含有液によりエッチング除去して第３のｐ型クラッド層８の一部を露出させる。
次に、図６に示すように、ZnO を７０〜９０重量％、SiO2を３０〜１０重量％の割合で含む混合物よりなるターゲットを用いるＲＦスパッタ法により、Zn拡散源となるZnO/SiO2膜１１を拡散防止膜１０上と拡散窓１０ａ内の第３のｐ型クラッド層８上とに２００ｎｍの厚さに形成する。さらに、ZnO/SiO2膜１１上に、SiO2のカバー膜１２をＣＶＤ法により１００ｎｍの厚さに形成する。
【００２９】
その後に、図７に示すように、カバー膜１２、ZnO/SiO2膜１１等が形成されたGaAs基板１を窒素雰囲気に置き、例えば５５０℃で２０分間、熱処理を行うと、ZnO/SiO2膜１１中の亜鉛(Zn)は拡散窓１０ａを通してＭＱＷ活性層４の両端部に向けて拡散する。なお、ZnO/SiO2膜１１中のSiO2は、III-Ｖ族半導体層におけるIII 族のベーカンシーを形成するものである。
【００３０】
これにより、拡散窓１０ａの下方では、ＭＱＷ活性層４よりも下方０．７μｍの深さまでZn拡散の窓構造１３が形成される。これにより、Znが拡散した窓構造１３内に限って、ＭＱＷ活性層４の禁制帯幅（エネルギーバンドギャップ）が広くなるとともに、ｎ型電流挟窄層６ａ，６ｂが実質的に消滅する。
次に、図８に示すように、カバー膜１２、ZnO/SiO 2 膜１１及び拡散防止膜１０を例えばフッ酸（ＨＦ）によって除去する。
【００３１】
その後に、図９に示すように、窓構造１３上方の第３のｐ型クラッド層８上とコンタクト層９上にSiO2よりなるパッシベーション膜１４を形成し、ついで、パッシベーション膜１４をパターニングして、第３のｐ型クラッド層８の斜面８ａに沿ってストライプ状開口１４ａを形成する。
続いて、ストライプ状開口１４ａを通してコンタクト層９に接続されるAu/Zn/Auよりなるｐ型電極１５をパッシベーション膜１４上に形成し、さらに、Au／AuGeよりなるｎ側電極１６をn-GaAs基板１の下面に形成する。
【００３２】
その後に、ＭＱＷ活性層４の一端面側にＨＲ(high-reflection) 膜１７を形成し、反射面にＡＲ(antireflection)膜１８を形成する。
ところで、上述したＳ3 型半導体レーザの製造工程において、Znの拡散源として用いるZnO/SiO2膜１１におけるZnO とSiO2との割合がZn拡散フロントにどのような影響を及ぼすかについて５５０℃で加熱拡散する実験をしたところ、図１１に示すような結果が得られた。なお、図１１に示す結果は、Zn拡散源の組成以外は全て同じ条件下で得られた。
【００３３】
図１１の一点鎖線と黒丸は、ZnOとSiO2がそれぞれ５０重量％の場合のZnの拡散深さを示しており、加熱拡散時間を長くしても、ＭＱＷ活性層４から０．１５μｍより下方には拡散しなかった。
これに対して、図１１の△、▽、□はそれぞれ、ZnOに対するSiO2の割合が７０重量％対３０重量％、８０重量％対２０重量％、９０重量％対１０重量％である場合のZn拡散深さを示し、ＭＱＷ活性層４から下方に０．１５μｍより深くなる位置、例えば０．４μｍ〜１．４μｍの位置まで深くすることが可能になる。しかも、ZnO/SiO2膜１１中のZnOの割合が７０重量％以上になると、加熱拡散時間を長くするほどZn拡散深さ（拡散フロント）を増すことが可能になり、深さの制御が容易になる。
【００３４】
なお、ZnO/SiO2膜中のSiO2は、少なくとも１０重量％は必要である。
ZnO に対するSiO2の割合がそれぞれ５０重量％であるZnO/SiO2膜を使用してＭＱＷ活性層３よりも０．１５μｍ深い領域までZnを拡散させてZn拡散窓構造が形成されたＳ3 型半導体レーザの電流と出力の関係を測定したところ、図１２の破線に示すような特性が得られた。
【００３５】
これに対して、ZnO に対するSiO2の割合が９０重量％対１０重量％のZnO/SiO2膜１１を使用し、温度５５０℃で２０分間の条件でZnを拡散させてＭＱＷ活性層４よりも０．７μｍ深い領域までZn拡散窓構造１３が形成されたＳ3 型半導体レーザの電流と出力の関係を測定したところ、図１２の実線に示すような特性が得られ、図１２の破線の特性に比べてＣＯＤレベルが２倍以上向上することが分かった。
【００３６】
なお、Zn拡散により形成されるZn拡散窓構造１３は、活性層４の斜面にほぼ平行で活性層４よりも下側に０．３μｍの深さがあれば、十分なＣＯＤレベルが得られる。
ところで、上述した実施形態では、半導体レーザについて説明したが、ZnO/SiO2膜を使用して亜鉛を化合物半導体層上面から約１．８５μｍより深く拡散させたい場合に、拡散源としてZnO を７０重量％以上含むZnO/SiO2膜を使用すれば、その深さを容易に制御できる。即ち。Znはｐ型ドーパントであり、受光素子、ＥＬ等の化合物半導体装置のｐ型領域を形成する際に使用され、そのような化合物半導体装置の製造工程においてもZnO を７０重量％以上含むZnO/SiO2膜を使用すれば、亜鉛の拡散深さを容易に制御できる。
【００３７】
【発明の効果】
以上述べたように本発明によれば、酸化亜鉛を７０重量％含む酸化亜鉛・酸化シリコン混合膜（ZnO/SiO2膜）を化合物半導体層、例えば半導体レーザを構成する多層構造半導体層の上に被着し、その後に加熱によりZnO/SiO2膜から亜鉛を化合物半導体層内に拡散するようにしているので、Zn拡散フロントを深くすることができ、しかも温度、時間の制御によってその深さを調整することが容易になった。これにより、半導体レーザの活性層の端面領域の下の深い位置まで亜鉛を拡散してレーザ窓構造を形成してＣＯＤレベルを高くすることができた。
【図面の簡単な説明】
【図１】図１(a) 〜(c) は、従来の半導体レーザの形成工程を示す断面図（その１）である。
【図２】図２(a) 〜(c) は、従来の半導体レーザの形成工程を示す断面図（その２）である。
【図３】図３は、ZnO/SiO2膜を用いて拡散された活性層中の亜鉛の濃度とＰＬ波長シフトの関係を示す図である。
【図４】図４は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その１）である。
【図５】図５は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その２）である。
【図６】図６は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その３）である。
【図７】図７は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その４）である。
【図８】図８は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その５）である。
【図９】図９は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その６）である。
【図１０】図１０は、本発明の実施形態に係るＳ3 型半導体レーザの形成工程を示す斜視図（その７）である。
【図１１】図１１は、本発明の実施形態に係るZnO/SiO2膜を用いて拡散された亜鉛拡散深さと拡散加熱時間の関係と、従来のZnO/SiO2膜を用いて拡散された亜鉛拡散深さと拡散加熱時間の関係を示す図である。
【図１２】図１２は、本発明の実施形態に係るＳ3 型半導体レーザの電流・出力特性と、従来のＳ3 型半導体レーザの電流・出力特性を示す図である。
【符号の説明】
１…n-GaAs基板、２…バッファ層、３…ｎ型クラッド層、４…ＭＱＷ活性層、６ａ，６ｂ…ｎ型電流挟窄層、５，７，８ｐ型クラッド層、９…コンタクト層、１０…拡散防止膜、１１…ZnO/SiO2膜、１２…カバー膜、１３…Zn拡散窓構造。
【図１】
0003719705.tif 000002
【図２】
0003719705.tif 000003
【図３】
0003719705.tif 000004
【図４】
0003719705.tif 000005
【図５】
0003719705.tif 000006
【図６】
0003719705.tif 000007
【図７】
0003719705.tif 000008
【図８】
0003719705.tif 000009
【図９】
0003719705.tif 000010
【図１０】
0003719705.tif 000011
【図１１】
0003719705.tif 000012
【図１２】
0003719705.tif 000013