(57)【特許請求の範囲】
【請求項１】
ＣＰＵと前記ＣＰＵに属するＥＥＰＲＯＭおよびブートプログラムとを有するＥＣＵと、
前記ＥＣＵに接続されて前記ＣＰＵとの間でシリアル信号を通信するための外部書込装置とを備え、
前記シリアル信号により前記ＥＥＰＲＯＭの内容を書き換えるＥＥＰＲＯＭ書込装置において、
前記ＥＣＵは、前記ＣＰＵに関連する書込制御手段と、リセットパルス発生手段とを含み、
前記書込制御手段は、前記ＥＥＰＲＯＭに格納されている通常制御プログラムに基づいて動作中の前記ＣＰＵが、前記外部書込装置からのシリアル信号である書込許可情報を受信したことに応答して、前記ブートプログラムの一部により前記ＣＰＵに対する書込許可信号を生成し、
前記リセットパルス発生手段は、前記書込許可信号の発生時および停止時に前記ＣＰＵに対するリセットパルスを生成し、
前記ＣＰＵは、前記書込許可信号および前記リセットパルスに応答して、前記ＥＥＰＲＯＭによる通常動作モードから前記ブートプログラムによる前記ＥＥＰＲＯＭへの書込モードに切り換えられるとともに、
前記書込制御手段は、前記ブートプログラムに基づいて動作中の前記ＣＰＵが、前記外部書込装置からのシリアル信号であるデータ送信終了情報を受信したことに応答して、前記書込許可信号を停止し、
前記ＣＰＵは、前記書込許可信号の停止にともなうリセットパルスに応答して、前記ブートプログラムによる前記ＥＥＰＲＯＭへの書込モードから、前記ＥＥＰＲＯＭによる通常動作モードに切り換え復帰することを特徴とするＥＥＰＲＯＭ書込装置。
【請求項２】
前記ＥＣＵは、前記ＣＰＵおよび前記ブートプログラムと関連する書込制御回路およびリセットパルス発生回路を含み、
前記書込制御手段は、前記ブートプログラム、前記書込制御回路および前記リセットパルス発生回路により構成され、
前記ブートプログラムは、前記外部書込装置からのシリアル信号の受信開始に応答して前記書込許可信号を生成し、
前記書込制御回路は、前記書込許可信号に応答して、前記ＣＰＵを前記書込モードに切り換えるための書込モード設定信号を生成し、
前記リセットパルス発生回路は、前記書込モードの開始時および終了時に、前記ＣＰＵに対するリセットパルスを生成することを特徴とする請求項１に記載のＥＥＰＲＯＭ書込装置。
【請求項３】
前記書込制御手段は、前記ブートプログラムにより構成され、
前記ブートプログラムの内で前記外部書込装置から前記ＥＥＰＲＯＭへのデータの書込制御を実行する書込モードのプログラムは、前記書込モードの開始に際して前記ＥＣＵ内のＲＡＭに転送されており、
前記ＣＰＵは、前記ＲＡＭと協働して前記外部書込装置から前記ＥＥＰＲＯＭへのデータの書込制御を実行することを特徴とする請求項１または請求項２に記載のＥＥＰＲＯＭ書込装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえば車載のＥＣＵ（電子制御装置）に内蔵されたＥＥＰＲＯＭ（フラッシュメモリなど）を外部からのシリアル信号により書き換えるＥＥＰＲＯＭ書込装置に関し、特に外部書込装置からのシリアル信号のみの入力によりＥＣＵ側で自動的に書込許可となる構成とし、外部書込装置とＥＣＵとの通信端子構成および回路構成を簡略化したＥＥＰＲＯＭ書込装置に関するものである。
【０００２】
【従来の技術】
従来より、車載のＥＣＵには、車両制御用の種々のプログラムが格納されている。また、制御プログラムの内容は、たとえば特開昭６３−２２３９０１号公報（特許２７５３２２５号）に参照されるように、電気的にデータ消去および書換が可能なＥＥＰＲＯＭに書き込まれており、必要に応じて外部書込装置を接続することにより適宜書き換えられるようになっている。
【０００３】
一般に、ＥＥＰＲＯＭの書込処理は、ＥＥＰＲＯＭを含むＩＣ回路に書込許可信号を供給して、ＩＣ回路を書込モードに切り換えた後に、アドレスデータおよびメモリデータを供給することにより実施されている。
【０００４】
図５は外部書込装置を用いた従来のＥＥＰＲＯＭ書込装置を示すブロック構成図である。
図５において、外部書込装置１は、書込処理時に車載のＥＣＵ２に接続されて、書込許可信号ＷＡおよびシリアル信号ＳＥを生成する。
【０００５】
ＥＣＵ２は、外部書込装置１を接続するための入力端子２１および２２と出力端子２３とを有し、入力端子２１および２２を介して書込許可信号ＷＡおよびシリアル信号ＳＥを取り込み、出力端子２３を介して外部書込装置１にシリアル信号ＳＲを出力する。
【０００６】
ＥＣＵ２は、制御演算処理部となるマイクロコンピュータ（以下、「マイコン」という）３と、マイコン３と関連する書込制御回路４、リセットパルス発生回路５、ＣＰＵ動作監視回路６、通信回路７およびゲート回路８とを備えている。
【０００７】
マイコン３は、マイコン本体を構成するＣＰＵ３０と、ＣＰＵ３０に属するＥＥＰＲＯＭたとえばフラッシュメモリ３１、ブートプログラム３２およびＲＡＭ３３とを備えている。
【０００８】
以下、ＥＥＰＲＯＭとしてフラッシュメモリ３１を用いた場合を例にとって説明する。
ブートプログラム３２は、書込準備用の立ち上げプログラムなどを格納しており、フラッシュメモリ３１は、ＣＰＵ３０のシーケンスプログラムなどを格納している。
【０００９】
書込制御回路４は、外部書込装置１から供給された書込許可信号ＷＡを書込モード設定信号ＷＭに変換して、マイコン３内のＣＰＵ３０に入力する。
書込モード設定信号ＷＭは、マイコン３に必要な書込許可および動作モードの決定を行う。
【００１０】
リセットパルス発生回路５は、外部書込装置１から供給された書込許可信号ＷＡに応答して、マイコン３内のＣＰＵ３０に対するリセットパルスＲＳを生成する。
【００１１】
ＣＰＵ動作監視回路６は、マイコン３内のＣＰＵ３０から周期的に供給されるウォッチドック信号の有無に応答して、リセットパルスＲＳを生成する。
通信回路７は、外部書込装置１とマイコン３との間のシリアル信号ＳＥおよびＳＲの双方向通信を行う。
【００１２】
ゲート回路８は、ＣＰＵ動作監視回路６からのリセットパルスＲＳよりもリセットパルス発生回路５からのリセットパルスＲＳを優先するように、リセットパルスＲＳを通過させてＣＰＵ３０に入力する。
【００１３】
次に、図６（通常動作）および図７（書込み割込み）のフローチャートを参照しながら、図５に示した従来のＥＥＰＲＯＭ書込装置の動作について説明する。なお、あらかじめ、マイコン３内のフラッシュメモリ３１には、任意のシステム制御プログラムが書き込まれているものとする。
【００１４】
図６において、まず、電源投入によりＥＣＵ２およびマイコン３を動作させると（ステップＳ１）、通常制御プログラムが起動して、通常のシステム制御プログラムにより、ＥＣＵ２およびマイコン３が動作する（ステップＳ２）。
【００１５】
ここで、外部書込装置１から書込許可信号ＷＡが供給されると、書込み割込み（図７参照）が発生し、書込み割込みが終了すると、図６の処理ルーチンにリターンする。以下、電源が切断されると（ステップＳ２０）、図６の通常処理は終了する。
【００１６】
図７において、まず、書込制御回路４は、書込許可信号ＷＡに応答して、マイコン３の書込許可および動作モード設定用の書込モード設定信号ＷＭを生成する（ステップＳ３）。これにより、マイコン３においては、書込モードへの切換処理が実行される（ステップＳ４）。
【００１７】
また、書込許可信号ＷＡの供給と同時に、リセットパルス発生回路５は、マイコン３にリセットパルスＲＳを供給し（ステップＳ５）、ウォッチドック信号ＷＤが停止する（ステップＳ６）。
【００１８】
上記処理ステップＳ３〜Ｓ６の完了後、リセットパルス発生回路５は、マイコン３へのリセットパルスＲＳの供給を停止する（ステップＳ７）。これにより、マイコン３は、書込モードでの動作に遷移するとともに、内蔵のブートプログラム３２の内容が転送されて起動する（ステップＳ８）。
【００１９】
ブートプログラム３２が起動された後、外部書込装置１およびマイコン３は、シリアル信号ＳＥおよびＳＲの通信により、シリアル信号ＳＥに基づくフラッシュメモリ３１へのデータ書込処理を開始する（ステップＳ９）。
【００２０】
以下、シリアル信号ＳＥの入力（書込処理）が終了したか否かを判定し（ステップＳ１０）、書込処理が終了した（すなわち、ＹＥＳ）と判定されれば、外部書込装置１は、書込処理の終了を示すＣＰＵ３０からのシリアル信号ＳＲに応答して書込許可信号ＷＡの供給を停止する（ステップＳ１１）。
【００２１】
これにより、マイコン３においては、通常動作モードへの切換処理が実行される（ステップＳ１２）。
これと同時に、ＣＰＵ動作監視回路６は、ゲート回路８を介してリセットパルスＲＳをＣＰＵ３０に入力する（ステップＳ１３）。
【００２２】
すなわち、リセットパルス発生回路５によるリセット制御動作が中止し、ＣＰＵ動作監視回路６からのリセットパルスＲＳがマイコン３に供給される。
上記処理ステップＳ１１〜Ｓ１３の完了後、リセットパルス発生回路５は、マイコン３へのリセットパルスＲＳの供給を停止する（ステップＳ１４）。
【００２３】
これにより、図７の処理ルーチンが終了して、通常のシステム制御プログラム（図６参照）が起動し、ＥＣＵ２の本来の動作に戻る。
このように、書込終了時における書込許可信号ＷＡの供給停止により、マイコン３は、書込モードから解除されて、通常のシステム制御プログラムによる動作モードに切り換えられる（ステップＳ２）。
【００２４】
しかしながら、上記従来装置においては、通常の制御動作には関与せずにデータ書込時のみに関与する構成として、外部書込装置１からＥＣＵ２に書込許可信号ＷＡを送信するための入力端子２１を必要としている。
【００２５】
また、図５には示されていないが、外部書込装置１とＥＣＵ２との間には、書込許可信号ＷＡに専用の入出力端子のみならず、両者を結合させる電線（ハーネス）の設定が必要となる。
【００２６】
【発明が解決しようとする課題】
従来のＥＥＰＲＯＭ書込装置は以上のように、フラッシュメモリ３１が内蔵されたマイコン３の動作モードを書込モードに切り換えるために、外部書込装置１からＥＣＵ２に対して専用の書込許可信号ＷＡを送信する必要があるので、書込許可信号ＷＡのための入力端子２１などを必要とし、回路構成を簡略化することができないという問題点があった。
【００２７】
この発明は上記のような問題点を解決するためになされたもので、外部書込装置からＥＣＵに対して書込許可信号を供給しなくても、外部書込装置からのシリアル信号のみの入力によりＥＣＵ側で自動的に書込許可となる構成とし、外部書込装置とＥＣＵとの通信端子構成および回路構成を簡略化したＥＥＰＲＯＭ書込装置を得ることを目的とする。
【００２８】
【課題を解決するための手段】
この発明の請求項１に係るＥＥＰＲＯＭ書込装置は、ＣＰＵとＣＰＵに属するＥＥＰＲＯＭおよびブートプログラムとを有するＥＣＵと、ＥＣＵに接続されてＣＰＵとの間でシリアル信号を通信するための外部書込装置とを備え、シリアル信号によりＥＥＰＲＯＭの内容を書き換えるＥＥＰＲＯＭ書込装置において、ＥＣＵは、ＣＰＵに関連する書込制御手段と、リセットパルス発生手段とを含み、書込制御手段は、ＥＥＰＲＯＭに格納されている通常制御プログラムに基づいて動作中のＣＰＵが、外部書込装置からのシリアル信号である書込許可情報を受信したことに応答して、ブートプログラムの一部によりＣＰＵに対する書込許可信号を生成し、リセットパルス発生手段は、書込許可信号の発生時および停止時にＣＰＵに対するリセットパルスを生成し、ＣＰＵは、書込許可信号およびリセットパルスに応答して、ＥＥＰＲＯＭによる通常動作モードからブートプログラムによるＥＥＰＲＯＭへの書込モードに切り換えられるとともに、書込制御手段は、ブートプログラムに基づいて動作中のＣＰＵが、外部書込装置からのシリアル信号であるデータ送信終了情報を受信したことに応答して、書込許可信号を停止し、ＣＰＵは、書込許可信号の停止にともなうリセットパルスに応答して、ブートプログラムによるＥＥＰＲＯＭへの書込モードから、ＥＥＰＲＯＭによる通常動作モードに切り換え復帰するものである。
【００２９】
また、この発明の請求項２に係るＥＥＰＲＯＭ書込装置は、請求項１において、ＥＣＵは、ＣＰＵおよびブートプログラムと関連する書込制御回路およびリセットパルス発生回路を含み、書込制御手段は、ブートプログラム、書込制御回路およびリセットパルス発生回路により構成され、ブートプログラムは、外部書込装置からのシリアル信号の受信開始に応答して書込許可信号を生成し、書込制御回路は、書込許可信号に応答して、ＣＰＵを書込モードに切り換えるための書込モード設定信号を生成し、リセットパルス発生回路は、書込モードの開始時および終了時に、ＣＰＵに対するリセットパルスを生成するものである。
【００３０】
また、この発明の請求項３に係るＥＥＰＲＯＭ書込装置は、請求項１において、書込制御手段は、ブートプログラムにより構成され、ブートプログラムの内で外部書込装置からＥＥＰＲＯＭへのデータの書込制御を実行する書込モードのプログラムは、書込モードの開始に際してＥＣＵ内のＲＡＭに転送されており、ＣＰＵは、ＲＡＭと協働して外部書込装置からＥＥＰＲＯＭへのデータの書込制御を実行するものである。
【００３１】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図について説明する。
図１はこの発明の実施の形態１を示すブロック構成図であり、前述（図５参照）と同様のものについては、同一符号を付して詳述を省略する。
【００３２】
図１において、外部書込装置１Ａは、シリアル信号ＳＥのみを出力し、ＥＣＵ２Ａは、通信端子として、入力端子２２および出力端子２３のみを有する。
また、ＥＣＵ２Ａは、マイコン３Ａ、書込制御回路４Ａ、リセットパルス発生回路５Ａ、ＣＰＵ動作監視回路６、通信回路７およびゲート回路８を備えている。
【００３３】
マイコン３Ａは、前述と同様のフラッシュメモリ３１およびＲＡＭ３３と、書込許可時の自動立ち上げ機能を含むＣＰＵ３０Ａおよびブートプログラム３２Ａとを備えている。
【００３４】
ＥＣＵ２Ａ内の書込制御回路４Ａおよびリセットパルス発生回路５Ａは、マイコン３Ａ内のＣＰＵ３０Ａおよびブートプログラム３２Ａと関連している。
【００３５】
ＣＰＵ３０Ａと関連したブートプログラム３２Ａ、書込制御回路４Ａおよびリセットパルス発生回路５Ａは、外部書込装置１Ａからのシリアル信号ＳＥの受信開始に応答して、ＣＰＵ３０Ａに対する書込許可信号ＷＡおよび書込モード設定信号ＷＭを生成するための書込制御手段を構成している。
【００３６】
すなわち、ブートプログラム３２Ａは、外部書込装置１Ａからのシリアル信号ＳＥの受信開始に応答して書込許可信号ＷＡを生成し、書込制御回路４Ａは、書込許可信号ＷＡに応答して、ＣＰＵ３０Ａを書込モードに切り換えるための書込モード設定信号ＷＭを生成する。
【００３７】
リセットパルス発生回路５Ａは、書込許可信号ＷＡに応答して、また、ＣＰＵ動作監視回路６と関連して、書込モードの開始時および終了時に、ＣＰＵ３０Ａに対するリセットパルスＲＳを生成する。
【００３８】
ＣＰＵ３０Ａは、書込許可信号ＷＡに基づく書込モード設定信号ＷＭに応答して、通常動作モードからフラッシュメモリ３１への書込モードに切り換えられるようになっている。
【００３９】
図１において、書込許可信号ＷＡは、外部書込装置１Ａから供給されるのではなく、外部書込装置１ＡとＥＣＵ２Ａとの間のシリアル通信のみによって、ＥＣＵ２Ａ内で自動的に生成されて処理される。
【００４０】
次に、図２のフローチャートを参照しながら、図１に示したこの発明の実施の形態１の動作について説明する。
図２において、前述（図６参照）と同様のステップについては、同一符号を付して詳述を省略する。また、ステップＳ６、Ｓ１３に続くリセットパルスＲＳの解除ステップＳ７、Ｓ１４は、前述と同様なので、ここでは図示を省略する。
【００４１】
まず、電源投入後のステップＳ２において、通常のシステム制御プログラムで動作中のマイコン３Ａは、外部書込装置１Ａとの間で通信を行う。
また、ＣＰＵ動作監視回路６は、マイコン３Ａの動作確認用のウォッチドック信号ＷＤによりマイコン３Ａの動作を監視し、ウォッチドック信号ＷＤの異常を検出すると、マイコン３ＡにリセットパルスＲＳを送出する。
【００４２】
ここで、フラッシュメモリ３１に対して書込動作を開始する場合、外部書込装置１Ａは、書込許可情報を含むシリアル信号ＳＥをＥＣＵ２Ａ内のマイコン３Ａに送信する。
【００４３】
このとき、マイコン３Ａは、書込開始指示の有無を判定しており（ステップＳ１５）、書込許可情報の入力により書込開始指示が有り（すなわち、ＹＥＳ）と判定して書込モードに切り換える（ステップＳ４Ａ）。
【００４４】
すなわち、マイコン３Ａは、外部書込装置１Ａからの通信情報に書込許可情報が含まれていた場合、ＥＣＵ２Ａ内の書込制御回路４Ａおよびリセットパルス発生回路５Ａに書込許可信号ＷＡを入力する。
【００４５】
書込制御回路４Ａは、マイコン３Ａからの書込許可信号ＷＡを受信すると、書込モード設定信号ＷＭを生成して、マイコン３Ａの書込許可端子およびモード設定端子に入力する。
【００４６】
リセットパルス発生回路５Ａは、マイコン３Ａからの書込許可信号ＷＡを受信すると、リセットパルスＲＳを生成し、ゲート回路８を介してリセットパルスＲＳをマイコン３Ａに入力する（ステップＳ５）。
【００４７】
リセットパルスＲＳの入力により、マイコン３Ａは、ウォッチドック信号ＷＤを停止して（ステップＳ６）、書込許可情報の受信確認信号を外部書込装置１Ａに送信する。
このとき、ゲート回路８は、リセットパルス発生回路５ＡからのリセットパルスＲＳを優先してマイコン３Ａに入力する。
【００４８】
外部書込装置１Ａは、書込許可情報の受信確認信号を含むシリアル信号ＳＲがマイコン３Ａから送信されてきた後に、書込動作を開始する。
すなわち、書込動作を自動的に立ち上げるためのブートプログラム３２Ａの内容を転送し（ステップＳ８Ａ）、フラッシュメモリ３１に対する書込動作を開始する（ステップＳ９）。
【００４９】
このとき、マイコン３Ａは、書込制御回路４Ａから書込モード設定信号ＷＭが入力された後、リセットパルス発生回路５ＡからのリセットパルスＲＳによってリセットされた後に書込動作を開始する。
【００５０】
以下、マイコン３Ａは、外部書込装置１Ａからマイコン３Ａに送信される書込終了情報の有無を判定し（ステップＳ１０Ａ）、外部書込装置１Ａからの書込終了情報が有り（すなわち、ＹＥＳ）と判定されれば、書込許可信号ＷＡを停止して通常動作モードに切り換える（ステップＳ１２Ａ）。
【００５１】
すなわち、書込制御回路４Ａは、書込許可信号ＷＡの停止に応答して、マイコン３Ａへの書込モード設定信号ＷＭの出力を停止する。
【００５２】
また、リセットパルス発生回路５Ａは、書込許可信号ＷＡの停止に応答して、マイコン３Ａに対するリセットパルスＲＳによる制御を停止する。これにより、マイコン３Ａのリセット端子制御は、ＣＰＵ動作監視回路６からのリセットパルスＲＳにより決定される。
【００５３】
さらに、書込動作中のマイコン３Ａはウォッチドック信号ＷＤを出力していないので（ステップＳ１６）、ＣＰＵ動作監視回路６は、マイコン３Ａに対するリセットパルスＲＳを出力する（ステップＳ１３）。これらの動作により、マイコン３Ａは、通常のシステム制御プログラム動作を再開する（ステップＳ１７）。
【００５４】
このように、フラッシュメモリ３３へのデータ書込時において、外部書込装置１Ａは、入力端子２２（通信インターフェイス）を介してＥＣＵ２Ａに書込許可情報を送信し、ＥＣＵ２Ａは、書込許可情報（ステップＳ１５）に応答して自動的に書込モードに遷移する（ステップＳ４Ａ）。
【００５５】
また、外部書込装置１Ａは、ＥＣＵ２Ａから出力端子２３（通信インターフェイス）を介して書込モードヘの遷移完了信号（シリアル信号ＳＲ）を受信すると、フラッシュメモリ３１ヘの書込データを送信し（ステップＳ９）、書込データの送信が完了すると送信終了信号を送信する。
【００５６】
一方、ＥＣＵ２Ａは、外部書込装置１Ａから送信されてくる書込データをフラッシュメモリ３１に書き込み、送信終了信号（ステップＳ１０Ａ）を受信すると、通常の動作モードヘ遷移する（ステップＳ１２Ａ）。
【００５７】
このように、外部書込装置１Ａから書込許可信号ＷＡを供給することなく、外部書込装置１ＡとＥＣＵ２Ａとの間の通常の通信インターフェイス（シリアル通信：ＳＣＩ）を用いて書込許可情報を送信することにより、ＥＣＵ２Ａ内で書込動作を実現することができる。
【００５８】
したがって、ＥＣＵ２Ａにはシリアル信号ＳＥ、ＳＲ用の通信端子２２、２３のみを設ければよく、フラッシュメモリ３３への書込専用の通信端子（図５内の入力端子２１）が不要となり、回路構成が簡略化されてコストダウンを実現することができる。
【００５９】
また、ＥＣＵ２Ａは、書込制御回路４Ａ、リセットパルス発生回路５Ａおよびゲート回路８を含み、従来のＥＣＵ２（図５参照）と近似した構成を有しているので、入力端子２１を追加するのみで従来の外部書込装置１を接続することもでき、従来装置とハードウェアを兼用することもできる。
【００６０】
実施の形態２．
なお、上記実施の形態１では、書込制御回路４Ａおよびリセットパルス発生回路５Ａを有するＥＣＵ２Ａ（図１参照）について説明したが、書込制御回路４Ａおよびリセットパルス発生回路５Ａの機能をマイコン内のブートプログラムに含めてもよい。
【００６１】
これにより、書込制御回路４Ａ、リセットパルス発生回路５Ａおよびゲート回路８が省略されて、ＥＣＵ内の構成をさらに簡略化することができる。
【００６２】
以下、ブートプログラムのみにより書込制御手段を構成したこの発明の実施の形態２を図について説明する。
図３はこの発明の実施の形態２を示すブロック構成図であり、前述（図１参照）と同様のものについては、同一符号を付して詳述を省略する。
【００６３】
図３において、ＥＣＵ２Ｂは、マイコン３Ｂ、ＣＰＵ動作監視回路６および通信回路７のみを有する。マイコン３Ｂは、ＣＰＵ３０Ｂと、ＣＰＵ３０Ｂに属するフラッシュメモリ３１、ブートプログラム３２ＢおよびＲＡＭ３３とを有する。ＣＰＵ３０Ｂと関連するブートプログラム３２Ｂは、書込制御手段を構成している。
【００６４】
この場合、書込許可信号は、外部書込装置１ＡとＥＣＵ２Ｂとの間の書込許可情報の通信に応答して、ＣＰＵ３０Ｂおよびブートプログラム３２Ｂとの間で処理される。
【００６５】
次に、図４のフローチャートを参照しながら、図３に示したこの発明の実施の形態２の動作について説明する。
図４において、前述（図２参照）と同様のステップについては、同一符号を付して詳述を省略する。
【００６６】
まず、システム制御プログラムで動作中のマイコン３Ｂは、外部書込装置１Ａとの間で通信を行い、ＣＰＵ動作監視回路６は、ウォッチドック信号ＷＤの異常検出時にリセットパルスＲＳを生成する。
【００６７】
前述と同様に、外部書込装置１Ａは、書込動作開始時に、マイコン３Ｂに書込許可情報を送信し、マイコン３Ｂから受信確認信号（遷移完了信号）が送信された後に書込動作を開始する（ステップＳ９）。
【００６８】
また、マイコン３Ｂは、外部書込装置１Ａからの書込許可情報（ステップＳ１５）に応答して書込モードに遷移し、外部書込装置１Ａに受信確認信号を送信して書込動作を開始する（ステップＳ９）。
【００６９】
さらに、書込動作の終了は、外部書込装置１Ａからマイコン３Ｂに送信される書込終了情報（ステップＳ１０Ａ）に応答して行われ、マイコン３Ｂは、外部書込装置１Ａからの書込終了情報により通常動作モードに遷移し、システム制御プログラム動作を再開する（ステップＳ１７）。
【００７０】
この場合、ステップＳ１５において、書込開始指示が有り（すなわち、ＹＥＳ）と判定されると、書込モードへの切換（ステップＳ４Ｂ）が実行され、続いて、書込制御回路およびリセットパルス発生回路の機能を含むブートプログラム３２Ｂの内容が転送される（ステップＳ８Ｂ）。
【００７１】
したがって、ブートプログラム３２Ｂは、外部書込装置１Ａからの書込許可情報に応答して書込モード設定信号ＷＭを生成し、これをマイコン３Ｂに入力することにより、マイコン３Ｂを書込モードに切り換えさせる。
【００７２】
このように、書込制御手段の機能を全てブートプログラム３２Ｂ内に含めることにより、ＥＣＵ２Ｂ内のハードウェア構成をさらに簡略化してコストダウンを実現することができる。
【００７３】
なお、上記各実施の形態では、マイコン内のＥＥＰＲＯＭとしてフラッシュメモリ３１を用いた場合について説明したが、フラッシュメモリ３１以外のＥＥＰＲＯＭを用いてもよい。
【００７４】
【発明の効果】
以上のようにこの発明の請求項１によれば、ＣＰＵとＣＰＵに属するＥＥＰＲＯＭおよびブートプログラムとを有するＥＣＵと、ＥＣＵに接続されてＣＰＵとの間でシリアル信号を通信するための外部書込装置とを備え、シリアル信号によりＥＥＰＲＯＭの内容を書き換えるＥＥＰＲＯＭ書込装置において、ＥＣＵは、ＣＰＵに関連する書込制御手段と、リセットパルス発生手段とを含み、書込制御手段は、ＥＥＰＲＯＭに格納されている通常制御プログラムに基づいて動作中のＣＰＵが、外部書込装置からのシリアル信号である書込許可情報を受信したことに応答して、ブートプログラムの一部によりＣＰＵに対する書込許可信号を生成し、リセットパルス発生手段は、書込許可信号の発生時および停止時にＣＰＵに対するリセットパルスを生成し、ＣＰＵは、書込許可信号およびリセットパルスに応答して、ＥＥＰＲＯＭによる通常動作モードからブートプログラムによるＥＥＰＲＯＭへの書込モードに切り換えられるとともに、書込制御手段は、ブートプログラムに基づいて動作中のＣＰＵが、外部書込装置からのシリアル信号であるデータ送信終了情報を受信したことに応答して、書込許可信号を停止し、ＣＰＵは、書込許可信号の停止にともなうリセットパルスに応答して、ブートプログラムによるＥＥＰＲＯＭへの書込モードから、ＥＥＰＲＯＭによる通常動作モードに切り換え復帰するようにし、外部から書込許可信号を供給することなくシリアル信号のみによりＥＣＵ側で書込可能となるように構成したので、外部書込装置とＥＣＵとの通信端子構成および回路構成を簡略化したＥＥＰＲＯＭ書込装置が得られる効果がある。
【００７５】
また、この発明の請求項２によれば、請求項１において、ＥＣＵは、ＣＰＵおよびブートプログラムと関連する書込制御回路およびリセットパルス発生回路を含み、書込制御手段は、ブートプログラム、書込制御回路およびリセットパルス発生回路により構成され、ブートプログラムは、外部書込装置からのシリアル信号の受信開始に応答して書込許可信号を生成し、書込制御回路は、書込許可信号に応答して、ＣＰＵを書込モードに切り換えるための書込モード設定信号を生成し、リセットパルス発生回路は、書込モードの開始時および終了時に、ＣＰＵに対するリセットパルスを生成するように構成したので、回路構成を簡略化するとともに、従来装置をハードウェア構成を兼用することのできるＥＥＰＲＯＭ書込装置が得られる効果がある。
【００７６】
また、この発明の請求項３によれば、請求項１または請求項２において、書込制御手段は、ブートプログラムにより構成され、ブートプログラムの内で外部書込装置からＥＥＰＲＯＭへのデータの書込制御を実行する書込モードのプログラムは、書込モードの開始に際してＥＣＵ内のＲＡＭに転送されており、ＣＰＵは、ＲＡＭと協働して外部書込装置からＥＥＰＲＯＭへのデータの書込制御を実行するので、回路構成をさらに簡略化してコストダウンを実現したＥＥＰＲＯＭ書込装置が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すブロック構成図である。
【図２】この発明の実施の形態１の動作を示すフローチャートである。
【図３】この発明の実施の形態２を示すブロック構成図である。
【図４】この発明の実施の形態２の動作を示すフローチャートである。
【図５】従来のＥＥＰＲＯＭ書込装置を示すブロック構成図である。
【図６】従来のＥＥＰＲＯＭ書込装置の通常動作を示すフローチャートである。
【図７】従来のＥＥＰＲＯＭ書込装置の割込み動作を示すフローチャートである。
【符号の説明】
１Ａ  外部書込装置、２Ａ、２Ｂ  ＥＣＵ、３Ａ、３Ｂ  マイコン、４Ａ  書込制御回路、５Ａ  リセットパルス発生回路、６  ＣＰＵ動作監視回路、２２  入力端子、２３  出力端子、３０Ａ、３０Ｂ  ＣＰＵ、３１  フラッシュメモリ、３２Ａ、３２Ｂ  ブートプログラム、ＲＳ  リセットパルス、ＳＥ、ＳＲ  シリアル信号、ＷＡ  書込許可信号、ＷＤ  ウォッチドック信号、ＷＭ  書込モード設定信号、Ｓ４Ａ、Ｓ４Ｂ  書込モードに切り換えるステップ、Ｓ５  リセットパルスを発生するステップ、Ｓ８Ａ、Ｓ８Ｂ  ブートプログラムを転送するステップ、Ｓ９  書込動作を開始するステップ、Ｓ１０Ａ  書込動作の終了を判定するステップ、Ｓ１５  書込開始指示の有無を判定するステップ。
【図１】
0003633406.tif 000002
【図２】
0003633406.tif 000003
【図３】
0003633406.tif 000004
【図４】
0003633406.tif 000005
【図５】
0003633406.tif 000006
【図６】
0003633406.tif 000007
【図７】
0003633406.tif 000008