(57)【特許請求の範囲】
【請求項１】
マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を常駐する制御記憶ＲＡＭと、前記制御記憶ＲＡＭの単位領域毎の有効無効を示すフラグ、および、前記制御記憶ＲＡＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報を格納するＲＡＭ領域ＴＡＧ制御部と、初期設定時に前記ＲＡＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込む初期設定手段と、前記ＲＡＭ領域ＴＡＧ制御部内の単位領域ＴＡＧ情報に従い対応するマイクロ命令を主記憶装置から読み出し前記制御記憶ＲＡＭに書き込む主記憶データ読み出し手段と、を有することを特徴とするマイクロプロセッサ装置。
【請求項２】
前記初期設定時に、前記制御記憶ＲＡＭの物理的な不具合な部分に格納される前記単位領域に対応する前記有効無効フラグを無効にする前記ＲＡＭ領域ＴＡＧ制御部を有することを特徴とする請求項１記載のマイクロプロセッサ装置。
【請求項３】
マイクロ命令の一部を保持するキャッシュデータアレイと、対応するキャッシュＴＡＧ情報を保持するキャッシュアドレスアレイと、マイクロ命令実行時にマイクロ命令のアドレスである制御記憶索引アドレスを生成する制御記憶アドレス生成部と、前記制御記憶索引アドレスの上位の予め定められたビットを第１のＴＡＧとし、前記第１のＴＡＧと前記ＲＡＭ領域ＴＡＧ制御部からの前記単位領域ＴＡＧとを比較し、また、前記第１のＴＡＧと前記キャッシュアドレスアレイからの前記キャッシュＴＡＧ情報とを比較し、前記有効無効フラグが有効を示しかつ前記単位領域ＴＡＧに一致するものがあれば前記制御記憶ＲＡＭからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする請求項１または２記載のマイクロプロセッサ装置。
【請求項４】
前記制御記憶ＲＡＭからのマイクロ命令読み出しでエラーを検出すると、前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする請求項３記載のマイクロプロセッサ装置。
【請求項５】
マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を常駐する制御記憶ＲＯＭと、前記制御記憶ＲＯＭの単位領域毎の有効無効を示すフラグ、および、前記制御記憶ＲＯＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報を格納するＲＯＭ領域ＴＡＧ制御部と、初期設定時に前記ＲＯＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込む初期設定手段と、を有することを特徴とするマイクロプロセッサ装置。
【請求項６】
マイクロ命令の一部を保持するキャッシュデータアレイと、対応するキャッシュＴＡＧ情報を保持するキャッシュアドレスアレイと、マイクロ命令実行時にマイクロ命令のアドレスである制御記憶索引アドレスを生成する制御記憶アドレス生成部と、前記制御記憶索引アドレスの上位の予め定められたビットを第１のＴＡＧとし、前記第１のＴＡＧと前記ＲＯＭ領域ＴＡＧ制御部からの前記単位領域ＴＡＧとを比較し、また、前記第１のＴＡＧと前記キャッシュアドレスアレイからの前記キャッシュＴＡＧ情報とを比較し、前記有効無効フラグが有効を示しかつ前記単位領域ＴＡＧに一致するものがあれば前記制御記憶ＲＯＭからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする請求項５記載のマイクロプロセッサ装置。
【請求項７】
前記制御記憶ＲＯＭからのマイクロ命令読み出しでエラーを検出すると、前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする請求項６記載のマイクロプロセッサ装置。
【請求項８】
マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を制御記憶ＲＡＭに常駐させるステップと、
前記制御記憶ＲＡＭの単位領域毎の有効無効を示すフラグを設定するステップと、
前記制御記憶ＲＡＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報をＲＡＭ領域ＴＡＧ制御部に格納するステップと、
初期設定時に前記ＲＡＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込むステップと、
前記ＲＡＭ領域ＴＡＧ制御部内の単位領域ＴＡＧ情報に従い対応するマイクロ命令を主記憶装置から読み出し前記制御記憶ＲＡＭに書き込むステップと、含むことを特徴とするマイクロプロセッサ制御方法。
【請求項９】
前記初期設定時に、前記制御記憶ＲＡＭの物理的な不具合な部分に格納される前記単位領域に対応する前記有効無効フラグを無効にするステップを含むことを特徴とする請求項８記載のマイクロプロセッサ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマイクロプロセッサ装置、および、マイクロプロセッサ制御方法に関し、特に単位領域に等分したマイクロ命令を常駐するマイクロプロセッサ装置、および、マイクロプロセッサ制御方法に関する。
【０００２】
【従来の技術】
従来のマイクロ命令制御のマイクロプロセッサ装置においては、マイクロプログラムを記憶した制御記憶装置と制御記憶キャッシュにより処理の高速化を実現している。この制御記憶装置には、マイクロプログラムの記憶容量、読み出し速度の点からＲＯＭが使用されるのが一般的である。しかし、制御記憶ＲＯＭでは、書き換えが必要になったときには、制御記憶ＲＯＭの作り替えのみならず、マイクロプロセッサの設計ラインまで影響が及ぶことから、書き替え費用は莫大になるという問題があった。
【０００３】
その対策として、例えば、特開昭６３−０６８９３０号公報に詳述された方式では、システムの性能を上げる基本命令即ちよく使用する基本命令は制御記憶ＲＯＭに入れておき、あまり使用しない特殊な命令は、必要が生じたときに外部記憶装置からキャッシュ経由で制御記憶ＲＡＭに格納するやり方をとっている。
【０００４】
【発明が解決しようとする課題】
上述した従来の特開昭６３−０６８９３０号公報に詳述された方式であっても、ＲＯＭの書き換えを完全になくすことは出来ず、書き換えが必要になったときには、制御記憶ＲＯＭの作り替えのみならず、マイクロプロセッサの設計ラインまで影響が及ぶことから、書き替え費用は莫大になるという問題があった。特に、最近の多種多様な顧客志向のシステム開発では、システムの性能を上げる基本命令も異なることが多く、制御記憶ＲＯＭ内に固定化させることが難しくなっている。さらに、現在は、ますます短納期が求められており、バグが内在することもさけられないのが現実である。
【０００５】
又、制御記憶ＲＯＭの物理的な故障や制御記憶ＲＯＭに割り付けたマイクロ命令に不具合が生じた場合、該マイクロプロセッサは使用不可能になるという問題があった。
【０００６】
本発明は、制御記憶にＲＡＭを用い、マイクロプロセッサ内に常駐させるマイクロ命令の変更が容易で、制御記憶の物理的な故障や制御記憶に割り付けたマイクロ命令に不具合が生じても使用可能なマイクロプロセッサ装置を提供する。
【０００７】
【課題を解決するための手段】
本発明の第１のマイクロプロセッサ装置は、マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を常駐する制御記憶ＲＡＭと、前記制御記憶ＲＡＭの単位領域毎の有効無効を示すフラグ、および、前記制御記憶ＲＡＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報を格納するＲＡＭ領域ＴＡＧ制御部と、初期設定時に前記ＲＡＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込む初期設定手段と、前記ＲＡＭ領域ＴＡＧ制御部内の単位領域ＴＡＧ情報に従い対応するマイクロ命令を主記憶装置から読み出し前記制御記憶ＲＡＭに書き込む主記憶データ読み出し手段と、を有することを特徴とする。
【０００８】
本発明の第２のマイクロプロセッサ装置は、前記第１のマイクロプロセッサ装置であって、前記初期設定時に、前記制御記憶ＲＡＭの物理的な不具合な部分に格納される前記単位領域に対応する前記有効無効フラグを無効にする前記ＲＡＭ領域ＴＡＧ制御部を有することを特徴とする。
【０００９】
本発明の第３のマイクロプロセッサ装置は、前記第１、または第２のマイクロプロセッサ装置であって、マイクロ命令の一部を保持するキャッシュデータアレイと、対応するキャッシュＴＡＧ情報を保持するキャッシュアドレスアレイと、マイクロ命令実行時にマイクロ命令のアドレスである制御記憶索引アドレスを生成する制御記憶アドレス生成部と、前記制御記憶索引アドレスの上位の予め定められたビットを第１のＴＡＧとし、前記第１のＴＡＧと前記ＲＡＭ領域ＴＡＧ制御部からの前記単位領域ＴＡＧとを比較し、また、前記第１のＴＡＧと前記キャッシュアドレスアレイからの前記キャッシュＴＡＧ情報とを比較し、前記有効無効フラグが有効を示しかつ前記単位領域ＴＡＧに一致するものがあれば前記制御記憶ＲＡＭからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする。
【００１０】
本発明の第４のマイクロプロセッサ装置は、前記第３のマイクロプロセッサ装置であって、前記制御記憶ＲＡＭからのマイクロ命令読み出しでエラーを検出すると、前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする。
【００１１】
本発明の第５のマイクロプロセッサ装置は、マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を常駐する制御記憶ＲＯＭと、前記制御記憶ＲＯＭの単位領域毎の有効無効を示すフラグ、および、前記制御記憶ＲＯＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報を格納するＲＯＭ領域ＴＡＧ制御部と、初期設定時に前記ＲＯＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込む初期設定手段と、を有することを特徴とする。
【００１２】
本発明の第６のマイクロプロセッサ装置は、前記第５のマイクロプロセッサ装置であって、マイクロ命令の一部を保持するキャッシュデータアレイと、対応するキャッシュＴＡＧ情報を保持するキャッシュアドレスアレイと、マイクロ命令実行時にマイクロ命令のアドレスである制御記憶索引アドレスを生成する制御記憶アドレス生成部と、前記制御記憶索引アドレスの上位の予め定められたビットを第１のＴＡＧとし、前記第１のＴＡＧと前記ＲＯＭ領域ＴＡＧ制御部からの前記単位領域ＴＡＧとを比較し、また、前記第１のＴＡＧと前記キャッシュアドレスアレイからの前記キャッシュＴＡＧ情報とを比較し、前記有効無効フラグが有効を示しかつ前記単位領域ＴＡＧに一致するものがあれば前記制御記憶ＲＯＭからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする。
【００１３】
本発明の第７のマイクロプロセッサ装置は、前記第６のマイクロプロセッサ装置であって、前記制御記憶ＲＯＭからのマイクロ命令読み出しでエラーを検出すると、前記キャッシュアドレスアレイからの前記キャッシュＴＡＧに一致するものがあれば前記キャッシュデータアレイからのマイクロ命令の読み出しを指示し、前記単位領域ＴＡＧに有効で一致するものがなく前記キャッシュＴＡＧに一致するものがない場合は主記憶装置からのマイクロ命令読み出しを指示する読み出しデータ判定回路と、を有することを特徴とする。
【００１４】
本発明の第１のマイクロプロセッサ制御方法は、マイクロ命令全体をＮ個の単位領域に等分した内のＭ個の単位領域に含まれるマイクロ命令を制御記憶ＲＡＭに常駐させるステップと、
前記制御記憶ＲＡＭの単位領域毎の有効無効を示すフラグを設定するステップと、
前記制御記憶ＲＡＭに常駐するマイクロ命令に対応する単位領域を示すアドレスであるＭ個の単位領域ＴＡＧ情報をＲＡＭ領域ＴＡＧ制御部に格納するステップと、
初期設定時に前記ＲＡＭ領域ＴＡＧ制御部にＭ個の単位領域ＴＡＧ情報を書き込むステップと、
前記ＲＡＭ領域ＴＡＧ制御部内の単位領域ＴＡＧ情報に従い対応するマイクロ命令を主記憶装置から読み出し前記制御記憶ＲＡＭに書き込むステップと、を含むことを特徴とする。
【００１５】
本発明の第２のマイクロプロセッサ制御方法は、前記第１のマイクロプロセッサ制御方法であって、前記初期設定時に、前記制御記憶ＲＡＭの物理的な不具合な部分に格納される前記単位領域に対応する前記有効無効フラグを無効にするステップを含むことを特徴とする請求項８記載のマイクロプロセッサ制御方法。
【００１６】
［作用］
本発明は制御記憶ＲＡＭと制御記憶キャッシュをマイクロプロセッサ内に内蔵し、全マイクロ命令の写しをマイクロプロセッサ外の主記憶装置に格納するマイクロ命令制御によるマイクロプロセッサ装置において、マイクロプロセッサ内の制御記憶ＲＡＭを任意の容量で分割し分割した各領域に任意のマイクロ命令を任意の組み合わせで割付可能とすることを特徴とする。
【００１７】
図３において制御記憶ＲＡＭ３０はＲＡＭ領域３０ａ〜３０ｄに４等分されており図１のマイクロ命令３中の任意のマイクロ命令群３ａ、３ｂ、３ｃ、３ｄがそれぞれ格納されている、また図２のＲＡＭ領域ＴＡＧ制御部２０には前記ＲＡＭ領域３０ａ〜３０ｄにそれぞれ格納されている前記マイクロ命令群３ａ、３ｂ、３ｃ、３ｄに対応するＴＡＧ情報を格納するＲＡＭ領域ＴＡＧ２２ａ〜２２ｄがあり該ＲＡＭ領域ＴＡＧ２２ａ〜２２ｄは対応するＲＡＭ領域が有効であるか無効であるかのフラグも格納している、また該ＲＡＭ領域ＴＡＧ２２ａ〜２２ｄの情報は書き込み手段２１により任意に変更可能である。
【００１８】
よって制御記憶ＲＡＭ３０にマイクロ命令３中の任意のマイクロ命令群３ａ〜３ｄを任意の組み合わせで格納可能とすることでマイクロ命令３の一切の変更を伴わずマイクロプロセッサ装置の使用用途に応じた性能等で最も適したマイクロ命令がマイクロプロセッサ内に常駐可能となる。
【００１９】
また制御記憶ＲＡＭ３０のＲＡＭ領域３０ａ〜３０ｄは独立して制御している、よって各領域を個々に縮退可能なため制御記憶ＲＡＭ３０の故障による性能低下を最小限に押さえられる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１はマイクロプロセッサと周辺装置を示す図、図２は本発明のマイクロプロセッサ装置の一実施の形態を示すブロック図、図３は図２におけるＲＡＭ領域ＴＡＧ制御部２０と制御記憶ＲＡＭ３０との関係を示す図、図４は図２における読み出しデータ判定回路５０のアルゴリズムを示すフロチャートである。
【００２２】
図１を参照すると、１はマイクロプロセッサを示し該マイクロプロセッサ１の外部に全マイクロ命令の写しであるマイクロ命令３を格納する主記憶装置２がアドレスパス８００とデータパス９００を介して接続されている。またマイクロプロセッサの使用用途または性能等でマイクロプロセッサ内への常駐に最も適したマイクロ命令３中の任意の領域をマイクロ命令群３ａ〜３ｄとする。初期設定手段４はマイクロプロセッサの初期設定段階においてマイクロプロセッサ内の制御記憶ＲＡＭに対してマイクロ命令群３ａ〜３ｄを常駐させるための指示をマイクロプロセッサ内のＲＡＭ領域ＴＡＧ制御部に指示を出すと共にマイクロプロセッサ内の制御記憶キャッシュの初期化も行う。
【００２３】
図２を参照すると、制御記憶索引アドレス生成部１０はマイクロプロセッサ１が処理するマイクロ命令が格納されているアドレスである制御記憶索引アドレス１００を生成する。該制御記憶索引アドレスはＴＡＧ情報を示す１００ａとマイクロプロセッサ内に常駐している制御記憶キャッシュ４０と制御記憶ＲＡＭ３０を索引する索引１００ｂから構成され、主記憶装置２を索引する場合は制御記憶索引アドレス１００を用いる。制御記憶ＲＡＭ３０は前記マイクロ命令群３ａ〜３ｄを格納し、ＲＡＭ領域ＴＡＧ制御部２０は制御記憶ＲＡＭ３０に格納したマイクロ命令群３ａ〜３ｄに対応するフラグおよびＴＡＧ情報を制御保持する。制御記憶キャッシュ４０はセットアソシアティブ方式で制御されキャッシュアドレスアレイ４０ａとキャッシュデータアレイ４０ｂから構成される。読み出しデータ判定回路５０はＲＡＭ領域ＴＡＧ情報２００とキャッシュアドレスアレイ４０ａの出力４００のＴＡＧ情報と制御記憶索引アドレス１００ａを比較し制御記憶ＲＡＭ３０とキャッシュデータアレイ４０ｂと主記憶装置２の出力のうちどのデータを選択するかを判定する。主記憶データ読み出し手段８０は初期設定時にＲＡＭ領域アドレスＴＡＧ制御部２０出力のＲＡＭ領域ＴＡＧ情報２００をもとに対応するマイクロ命令群３ａ〜３ｄを主記憶装置２からアドレスパス８００とデータパス９００を介し読み出す、また読み出しデータ判定回路５０が制御記憶ＲＡＭ３０、制御記憶キャッシュ４０に該当するデータが存在しないと判定した場合、またはエラー検出回路６１にて制御記憶ＲＡＭ３０かキャッシュデータアレイ４０ｂの出力にエラーが検出された場合に主記憶装置２から同様の手段にて該当するマイクロ命令を取り出す。データ選択部６０は読み出しデータ判定信号５００により制御記憶ＲＡＭ３０かキャッシュデータアレイ４０ｂか主記憶装置２の出力のうちいずれかのデータを選択し６００に出力する。マイクロ命令供給部７０は６００に出力されたデータを処理し７００にマイクロ命令として供給する。マイクロ命令処理部７１は７００に出力されたマイクロ命令を処理する。
【００２４】
次に、図３を参照すると、ＲＡＭ領域ＴＡＧ２２ａ〜２２ｄは制御記憶ＲＡＭ３０のＲＡＭ領域３０ａ〜３０ｄの有効フラグと格納されているマイクロ命令群３ａ〜３ｄのＴＡＧ情報を各々保持している。書き込み手段２１は初期設定手段４の指示７００によりＲＡＭ領域ＴＡＧ２２ａ〜２２ｄの格納している情報を任意に書き換え可能である。またＲＡＭ領域ＴＡＧ２２ａ〜２２ｄの情報をＲＡＭ領域ＴＡＧ情報として２００に出力している。また制御記憶ＲＡＭ３０の読み出しーデータでエラーを検出した場合はエラー検出回路６１の出力６１０により該当するＲＡＭ領域ＴＡＧのフラグ情報を無効にする。
【００２５】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２６】
本発明の実施の形態においてマイクロ命令３は４０９６ワード（２の１２乗）で構成されているものとする、よって各マイクロ命令のアドレスは１２ビットで表現される。またマイクロプロセッサ１内に内蔵されている制御記憶ＲＡＭ３０のＲＡＭ領域３０ａ〜３０ｄと制御記憶キャッシュ４０のキャッシュデータアレイ４０ｂへのマイクロ命令の格納単位を２５６ワードとする。またマイクロ命令３を２５６ワード毎に分割するとアドレスが０００＃〜０ＦＦ＃と１００＃〜１ＦＦ＃と２００＃〜２ＦＦ＃・・Ｆ００〜ＦＦＦ＃の１６領域に分けられ各領域はアドレスの上位４ビットで判別可能である、以後この２５６ワード毎の領域を判別するアドレス上位４ビットをＴＡＧと呼ぶ。ＲＡＭ領域３０ａ〜３０ｄにはマイクロプロセッサ１に常駐させた場合にマイクロプロセッサ装置の使用用途や性能等で一番有効であると判断された前記１６領域中の４つの領域のマイクロ命令が割り付けられる。本実施例のマイクロプロセッサ装置においては図３で示したように図１の主記憶装置２に格納してあるマイクロ命令３中の任意のマイクロ命令群３ａ〜３ｄを前記制御記憶ＲＡＭ３０に割り付けマイクロプロセッサ１に常駐させた場合がマイクロプロセッサ装置の使用用途や性能等で一番有効であると仮定する。
【００２７】
制御記憶キャッシュ４０はセットアソシアティブ方式で制御される。キャッシュアドレスアレイ４０ｂへのマイクロ命令登録単位を１６ワードとし、以降この単位をブロックと呼ぶ、よってキャッシュデータアレイ４０ｂには最大１６個（１６ワード×１６ブロック＝２５６ワード）のブロックが登録可能である。キャッシュアドレスアレイ４０ａは１６ワードで構成され各ワードには前記キャッシュデータデータアレイ４０ｂに登録されている各ブロックに対応したＴＡＧ情報とブロックが有効であるか無効であるかを示すフラグが登録される。
【００２８】
まず、初期設定時にマイクロプロセッサ１外の初期設定手段４から図３の書き込み手段２１に初期設定指示７００が送出されＲＡＭ領域ＴＡＧ２２ａ〜２２ｄのＴＡＧ情報格納部にマイクロ命令群３ａ〜３ｄのＴＡＧ情報をそれぞれ格納すると同時にＲＡＭ領域ＴＡＧ２２ａ〜２２ｄのフラグ情報もそれぞれ有効にする。次に図２の主記憶データ読み出し手段８０はＲＡＭ領域ＴＡＧ情報２００を参照し図１の主記憶装置２からマイクロ命令群３ａ〜３ｄをアドレスパス８００とデータパス９００を介して読み出し、図３の制御記憶ＲＡＭ３０の該当するＲＡＭ領域３０ａ〜３０ｄにそれぞれ格納する。またＲＡＭ領域３０ａ〜３０ｄのいずれかが物理的な不具合等で使用不可能な場合は書き込み手段２１によりＲＡＭ領域ＴＡＧ２２ａ〜２２ｄの該当する領域のフラグ情報を無効にし制御記憶ＲＡＭ３０の一部のみを使用不可能にすることで制御記憶ＲＡＭ３０の故障等による性能低下を最小限に抑えることが可能である。また初期設定手段４は初期設定動作としてキャッシュアドレスアレイ４０ａの全ブロックのフラグ情報を無効にする。
【００２９】
次に、図２のマイクロプロセッサ装置の動作について、図を参照して説明する。
【００３０】
制御記憶アドレス生成部１０でマイクロプロセッサ１が実行するマイクロ命令のアドレスである制御記憶索引アドレス１００を生成する、該制御記憶索引アドレスの上位４ビット１００ａをＴＡＧ情報とし下位８ビット１００ｂでキャッシュデータアレイ４０ｂと制御記憶ＲＡＭ３０を、また下位８ビット中の上位４ビットでキャッシュアドレスアレイ４０ａを同時に索引し出力データ４００と４１０と３００をそれぞれ読み出す。また前記制御記憶索引動作と同期して読み出しデータ判定回路５０にて前記制御記憶索引アドレス１００のＴＡＧ情報１００ａとＲＡＭ領域ＴＡＧ情報２００と前記キャッシュアドレスアレイ４０ａの読み出しデータを比較し、制御記憶ＲＡＭ３０かキャッシュデータアレイ４０ｂか主記憶装置２のデータを選択するか判定し読み出しデータ判定結果５００を出力する。
【００３１】
前述の読み出しデータ判定回路５０によるデータ判定時にＲＡＭ領域ＴＡＧ２２ａ〜２２ｄに格納されているフラグ情報またはキャッシュアドレスアレイ４０ａの出力４００のフラグ情報が有効でない領域のＴＡＧ情報は無効とする。またＲＡＭ領域ＴＡＧ２２ａ〜２２ｄの全てのフラグ情報が無効な場合（制御記憶ＲＡＭ３０が使用不可能）でもマイクロ命令は主記憶データ読み出手段８０を介して主記憶装置２から供給可能である。以上説明した読み出しデータ判定回路５０の詳細動作が図４のフロチャートである。
【００３２】
読み出しデータ判定結果５００が主記憶装置２だった場合は主記憶読み出し手段８０がアドレスパス８００とデータパス９００を介して制御記憶索引アドレス１００に該当するマイクロ命令を含むブロックを主記憶装置２から読み出しデータ選択部６０に供給すると同時にキャッシュデータアレイ４０ｂに登録する。またキャッシュアドレスアレイ４０ａの前記ブロックを登録したキャッシュデータアレイに対応するワードにＴＡＧ情報（制御記憶索引アドレス１００ａ）を書き込む。
【００３３】
制御記憶索引動作時にエラー検出回路６１で制御記憶ＲＡＭ３０またはキャッシュアドレス４０ａまたはキャッシュデータアレイ４０ｂの読み出しデータにエラーを検出した場合も同様に主記憶データ読みだし動作を実行しマイクロ命令供給動作を継続する。制御記憶ＲＡＭ３０でエラーを検出した場合はＲＡＭ領域ＴＡＧ制御部２０の該当するＲＡＭ領域ＴＡＧ２２ａ〜２２ｄのフラグ情報を無効にする。制御記憶キャッシュ４０でエラーを検出した場合も同様にキャッシュアドレスアレイ４０ａの該当するブロックのフラグを無効にする。
【００３４】
次に読み出しデータ判定結果５００により３００と４１０と９００に出力されているデータのうち一つをデータ選択部６０で選択し６００に出力する。
【００３５】
マイクロ命令供給部７０ではデータ６００を受けマイクロ命令として７００に出力する。マイクロ命令処理部７１ではマイクロ命令７００を入力として該当する処理を実行する。
【００３６】
尚、制御記憶ＲＡＭの他に制御記憶ＲＯＭと制御記憶キャッシュを併用しマイクロ命令をマイクロプロセッサ内に内蔵するようなマイクロプロセッサ装置においても該制御記憶ＲＯＭを本発明と同様に分割制御した場合に制御記憶ＲＯＭ故障時の性能低下が最小限に抑えられることはいうまでもない。
【００３７】
【発明の効果】
以上説明したように、本発明の第１の効果は、制御記憶ＲＡＭを用い、マイクロ命令中の任意のマイクロ命令群を任意の組み合わせで格納可能であるようにしたことにより、マイクロプロセッサ装置の使用用途や性能において最も適したマイクロ命令をマイクロプロセッサ内に常駐させることが可能になるということである。
【００３８】
第２の効果は、マイクロプロセッサに内蔵の制御記憶ＲＡＭを分割制御し、障害部分は主記憶装置から読むことが出来るようにしたことにより、制御記憶ＲＡＭ故障時の性能低下が最小限に抑えられるということである。
【図面の簡単な説明】
【図１】マイクロプロセッサと周辺装置を示す図である。
【図２】本発明のマイクロプロセッサ装置の一実施の形態を示すブロック図である。
【図３】図２におけるＲＡＭ領域ＴＡＧ制御部２０と制御記憶ＲＡＭ３０との関係を示す図である。
【図４】図２における読み出しデータ判定回路５０のアルゴリズムを示すフロチャートである。
【符号の説明】
１    マイクロプロセッサ
２    主記憶装置
３    マイクロ命令
４    初期設定手段
１０    制御記憶索引アドレス生成部
２０    ＲＡＭ領域ＴＡＧ制御部
２１    書き込み手段
２２ａ〜２２ｄ    ＲＡＭ領域ＴＡＧ
３０    制御記憶ＲＡＭ
３０ａ〜３０ｄ    ＲＡＭ領域
４０    制御記憶キャッシュ
４０ａ    キャッシュアドレスアレイ
４０ｂ    キャッシュデータアレイ
５０    読み出しデータ判定回路
６０    データ選択部
６１    エラー検出回路
７０    マイクロ命令供給部
７１    マイクロ命令処理部
８０    主記憶データ読み出し手段
【図１】
0003616541.tif 000002
【図２】
0003616541.tif 000003
【図３】
0003616541.tif 000004
【図４】
0003616541.tif 000005