(57)【特許請求の範囲】
【請求項１】
低パワーモードを有するコントローラサブシステムと、低パワーモードを有するアナログサブシステムとを備える分離構成型オーディオコーデック装置であって、
該アナログサブシステムは、このアナログサブシステムへインタフェースするアナログソースデバイスにて事象の発生を示す信号を含み、
該アナログサブシステム内の該信号は、該アナログサブシステムにおいてウェークアップ手順を開始させることができるものであり、該アナログサブシステムは、さらに該信号を含む中断レジスタから成るものであることを特徴とする分離構成型オーディオコーデック装置。
【請求項２】
前記アナログサブシステムがさらに、
前記信号をマスキングする中断コントローラを含むものである請求項１に記載の装置。
【請求項３】
前記アナログサブシステムが、
ＡＣリングと、
前記コントローラサブシステムからのビット信号またはウェークアップ信号のいずれかに応答して前記ＡＣリンク内でウェークアップ手順を開始させるＯＲゲートと、を含むものである請求項１に記載の装置。
【請求項４】
前記分離構成型オーディオコーデック装置が、前記アナログソースデバイスからのアナログ信号に対して、少なくとも７５ｄＢの信号対ノイズ比を維持できるようになっている請求項１に記載の装置。
【請求項５】
前記アナログサブシステムから電気的に絶縁されて配置された中断センサをさらに含む請求項１に記載の装置
【請求項６】
前記中断センサを前記アナログサブシステムから電気的に絶縁する光学カプラをさらに含む請求項５に記載の装置。
【請求項７】
低パワーモードを有するコントローラサブシステムと、低パワーモードを有するアナログサブシステムとを備える分離構成型オーディオコーデック装置であって、
該アナログサブシステムは、このアナログサブシステムへインタフェースするアナログソースデバイスにて事象の発生を示す信号を含み、
該アナログサブシステム内の信号は、該コントローラサブシステムにおいてウェークアップ手順を開始させることができるものであることを特徴とする分離構成型オーディオコーデック装置。
【請求項８】
前記アナログサブシステムが、前記アナログサブシステムとコントローラサブシステムとの間を接続する時分割多重化シリアルバスを介して、前記コントローラサブシステム内のウェークアップ手順を開始させるようになっている請求項７に記載の装置。
【請求項９】
前記時分割多重化シリアルバスはビットクロックラインを含む
ことを特徴とする請求項８に記載の装置。
【請求項１０】
前記アナログサブシステムが、前記ビットクロックラインを活性化させることにより、前記コントローラサブシステム内のウェークアップ手順を開始させるようになっている請求項９に記載の装置。
【請求項１１】
アナログサブシステムと、コントローラサブシステムとを含む分離構成型のオーディオコーデックシステムを低パワーモードで動作させる方法であって、
該アナログサブシステム内の少なくとも１個の機能ブロックを該低パワーモードにするステップと、
該コントローラサブシステム内の少なくとも１個の機能ブロックを該低パワーモードにするステップと、
該アナログサブシステム内でウェークアップ手順を開始させるために周辺デバイスから該アナログサブシステムに対して信号を直接提供するステップと、
該コントローラサブシステム内でウェークアップ手順を開始させるために、該周辺デバイスと該アナログサブシステムからの該信号を該コントローラサブシステムに対して提供するステップと、を含むことを特徴とする方法。
【請求項１２】
分離構成型のオーディオコーデック装置のアナログサブシステム部において、
該分離構成型オーディオコーデック装置のコントローラサブシステム部からイネーブルされたときに、活性化される、該アナログサブシステム内のビットクロックと、
該アナログソースデバイスで発生した中断事象を示す信号を含む該アナログサブシステム部内の中断レジスタと、
該信号をマスキングする機能を有する中断コントローラとを備え、
該アナログサブシステム部は、該ビットクロックからの出力がサイクル化される活性モード状態で、および該ビットクロックからの該出力が一定レベルに維持される停止された低パワーモードで動作可能であり、
該アナログサブシステム部は、該信号の検出に応答して該活性モードにおかれるようになっていることを特徴とするアナログサブシステム部。
【請求項１３】
前記信号と前記コントローラサブシステム部からの活性化信号との間のＯＲ機能ブロックであって、前記ビットクロックが、前記コントローラサブシステム部により活性化される際にサイクル化されるようになっている
ＯＲ機能ブロックをさらに含む請求項１２記載のアナログサブシステム部。
【請求項１４】
前記アナログサブシステム部にインタフェースするアナログデバイスに対し、少なくとも７５ｄＢの信号対ノイズ比を維持するようになっている請求項１２に記載のアナログサブシステム部。
【請求項１５】
中断センサをさらに含む請求項１２に記載アナログサブシステム部。
【請求項１６】
前記中断センサが、電話線からのリング検出器である請求項１５に記載のアナログサブシステム部。
【請求項１７】
前記中断センサが、前記アナログサブシステム部に対し外部に配置されるようになっている請求項１５に記載のアナログサブシステム部。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＴＤＭシリアルインタフェースを用いた２つの個別のサブシステム間の中断メカニズムに関し、特に電話線を介した電話機のような中断する周辺デバイスを有する低パワーモード用に用いられる分離構造（スプリッタアーキテクチャ）のオーディオコーデックシステムに関する。
【０００２】
【従来の技術】
電話機の音声の効率的かつ安価なデジタル化は、コーデックと称する集積デバイスを用いて長年に亘って行われている。コーデックは、アナログ信号とパルス符号変調（Pulse Code Modulation −ＰＣＭ）デジタル信号との間を変換するのに必要な回路を組み合わせる集積回路あるいは他の電子デバイスである。
【０００３】
初期の頃のコーデックは、８ＫＨｚのレートのアナログ信号を電話機用の８ビットＰＣＭに変換していた。近年効率的でかつ安価なコーデックが、４８ＫＨｚのサンプリングレートのアナログ信号を電話線に必要とされる以上の高品質用に１６ビットのステレオ信号（およびさらに２０ビットのステレオ信号までも）に変換するよう拡張されている。高品質のオーディオ機能により、今日のコーデックは、ＣＤプレーヤー，モデム，コンピュータ，デジタルスピーカー等の一般消費者向けのステレオ装置内に実際に応用されている。
【０００４】
これらのより高級な目的用にコーデックを開発することにより、信号対ノイズ（Ｓ／Ｎ）比を少なくとも７５ｄＢ（さらには９０ｄＢ）に改善する必要がある。このような高いＳ／Ｎ比を達成する主要な第１ステップは、従来のコーデックを２つの個別のサブシステムおよび／または個別の集積回路（ＩＣ）に分離することである。
【０００５】
これらの２つのサブシステムは、ホストプロセッサへのデジタルインタフェースを処理するコントローラサブシステムと、アナログ信号を混合し変換しデジタルインタフェースを処理するアナログサブシステムである。この分離したデジタル／アナログアーキテクチャは、"Audio Codec '97 Component Specification", Revision 1.03, September 15, 1996（以下「ＡＣ '９７仕様書」と称する）として近年文書化されている。
【０００６】
図３に示すように公知の分離構成型のオーディオコーデックは、ホストプロセッサ４００と、オーディオコーデック（ＡＣ）コントローラサブシステム４０２と、ＡＣアナログサブシステム４０４とを有する。このＡＣアナログサブシステム４０４は、ごく限られた量のデジタル回路を有するが大部分のデジタル制御回路は、ＡＣコントローラサブシステム４０２内で実行される。ＡＣコントローラサブシステム４０２とＡＣアナログサブシステム４０４との間の接続は、ＡＣアナログサブシステム４０４のＡＣリンク４０６により制御される５線の時分割多重化（ＴＤＭ）インタフェースとして規定されている。
【０００７】
このＡＣコントローラサブシステム４０２は、スタンドアローンデバイスあるいは周辺要素相互接続（Peripheral Component Interconnect −ＰＣＩ）インタフェースデバイスのようなより大きなデバイスの一部のいずれでもよい。ＰＣＩは、プロセッサ−独立の自己構成型のローカルバスである。別の構成としては、ＡＣコントローラサブシステム４０２は、中央演算処理装置（ＣＰＵ）の一部でもよい。
【０００８】
この分離型デジタル／アナログアーキテクチャ（即ち、ＡＣコントローラサブシステム４０２とＡＣアナログサブシステム４０４）の機能のために、前記のＡＣ '９７仕様書は、多くの一般消費者に関連したオーディオのニーズを満足させることにより大きな市場を確保するために大きなフレキシビリティを有している。例えば、従来のＡＣアナログサブシステム４０４は、複数のソースからの入力を受け入れ、これら複数のソースからのアナログ信号をデジタル形式で混合するインタフェースを有する。アナログ信号ソースは、モデムまたは電話線を含む。
【０００９】
図４は、従来のＡＣコントローラサブシステム４０２と、ＡＣアナログサブシステム４０４と、ＡＣリンク４０６の関連する特徴を表す。
【００１０】
多くの一般消費者用のデバイスは、バッテリを使用しているがそのパワーを保存している場合にはバッテリは長寿命となる。このため従来公知のＡＣコントローラサブシステム４０２とＡＣアナログサブシステム４０４は、電力管理機能を有し、電力消費は低パワーモード（中断モードまたはスリープモードとも称する）に入ることにより大幅に低減している。
【００１１】
従来のデバイスにおいては、ＡＣコントローラサブシステム４０２はＡＣアナログサブシステム４０４のＡＣリンク４０６を低パワーモードにし、全てのクロック信号，同期信号，データ信号は、図４に示すようにＡＣアナログサブシステム４０４のコマンド復号部分５００内のパワーダウンレジスタをイネーブルすることにより中断している。
【００１２】
ところが不都合なことに、現在公知のＡＣコントローラサブシステム４０２とＡＣアナログサブシステム４０４は、ＡＣリンク４０６とＡＣアナログサブシステム４０４を低パワーモードにするためには、２つの方法しかない。これらの方法にもかかわらずウェークアップ（作業開始）タスクを開始し実行するものはＡＣコントローラサブシステム４０２である。
【００１３】
外部水晶５０６と内部クロック回路５０４は、１２．２８８ＭＨｚのビットクロック信号をＡＮＤゲート５０８の第１入力に与える。低パワーイネーブル信号はＡＣコントローラサブシステム４０２のコマンド／データ部分５２０から出て、ＴＤＭシリアルライン５５０を介してＡＣアナログサブシステム４０４のコマンド復号部分５００内のレジスタを設定する。
【００１４】
低パワーイネーブル信号５６０は、ＡＮＤゲート５０８の第２入力に与えられ、低パワーイネーブル信号５６０によりイネーブルされたときにビットクロック信号５５４がＡＣアナログサブシステム４０４によりＡＣコントローラサブシステム４０２に与えられるようにする。低パワーイネーブル信号５６０によりディスエーブルされたときには、ビットクロック信号５５４はＡＣコントローラサブシステム４０２をクロックするのが阻止される。
【００１５】
ＡＣコントローラサブシステム４０２内のカウンタ５２２（数２５６によるわり算）は、ビットクロック信号５５４の２５６サイクルがフレーム中断レジスタ５２４を設定した後、フレーム信号を与える。
【００１６】
ＡＣコントローラサブシステム４０２とＡＣアナログサブシステム４０４との間の全ての通信は、ＡＣアナログサブシステム４０４へのイネーブル信号を含む双方向ＴＤＭバス５５０−５５８により行われる。例えば、ＡＣアナログサブシステム４０４内の様々なレジスタは、ＡＣコントローラサブシステム４０２によりＡＣアナログサブシステム４０４の様々な素子を低パワーモード，中断モード，スリープモードにする。表１は、ＡＣ '９７仕様書により規定された分離型デジタル／アナログのアーキテクチャオーディオコーデックデバイスの従来のパワーダウンレジスタのビット割当を示す。
【００１７】
表１−パワーダウンレジスタ
ビット                          機能
ＰＲ０    ＡＤＣ内のＰＣＭとインプットＭｕｘのパワーダウン
ＰＲ１    ＤＡＣ外のＰＣＭのパワーダウン
ＰＲ２    アナログミキサパワーダウン（Ｖｒｅｆはオン）
ＰＲ３    アナログミキサパワーダウン（Ｖｒｅｆはオフ）
ＰＲ４    デジタルインタフェース（ＡＣリンク）のパワーダウン
ＰＲ５    インターナルクロックディスエーブル
ＰＲ６    ＨＰアンプのパワーダウン
ＰＲ７    モデムＡＤＣ／ＤＡＣがオフ（サポートされていれば）
【００１８】
ビット信号ＰＲ０−ＰＲ３と、ビット信号ＰＲ５−ＰＲ７は、ＡＣアナログサブシステム４０４の様々な構成素子を低パワー（中断，スリープ）モードにする。パワーダウンレジスタへのシーケンシャルな書き込みは、ＡＣアナログサブシステム４０４または他の機能ブロックを一時にパワーダウンするための正常動作中に行われる。パワーダウンが可能なＡＣアナログサブシステム４０４上の所望の機能ブロックがパワーダウンされると、ビットＰＲ４への最終書き込みがＡＣアナログサブシステム４０４のデジタルインタフェースとＡＣリンク４０６とを低パワーモードにする。
【００１９】
ＡＣアナログサブシステム４０４のコマンド復号部分５００内のパワーダウンレジスタは、論理低レベル時にＡＣコントローラサブシステム４０２のコマンド／データ部分５２０に与えられるＴＤＭデータ入力５５２と、ビットクロック信号５５４を論理低レベルにしてそれを保持する。その後ＡＣコントローラサブシステム４０２は、同期ライン５５６を駆動し、ＡＣリンク４０６が低パワーモードにプログラムした後シリアルＴＤＭデータアウトライン５５０をロウにする。
【００２０】
一旦ＡＣリンク４０６がビットクロック信号５５４を中断するよう指示されると、即ちテーパーモードに入ると特別なウェークアッププロトコールのみが用いられてＡＣリンク４０６を活性モードに戻す、その理由は正規のオーディオ出力と入力フレームは、ビットクロック信号５５４が存在しない場合には通信しないからである。一旦パワーダウンされると、ＡＣリンク４０６の再活性化がパワーダウンがトリガされたフレーム後の最少の４個のオーディオフレームが経過した後同期ライン５５６の活性化により確定される。
【００２１】
ＡＣリンク４０６を低パワーモードから取り出し、コールドリセットおよびウォームリセットにするには、従来は２つの方法しか存在しない。コールドリセットは、ＡＣコントローラサブシステム４０２から全てのＡＣアナログサブシステム４０４の制御レジスタをリセット値上のデフォルトパワーに初期化するリセットライン５５８を確定することにより達成される。ウォームリセットの場合には、ＡＣコントローラサブシステム４０２は同期ライン５５６をＡＣリンク４０６に送り、これはＡＣアナログサブシステム４０４の制御レジスタの値を現在のＡＣアナログサブシステム４０４の制御レジスタの値を変えることなく行われる。
【００２２】
同期ライン５５６は、ウォームリセットを実行するためにビットクロック信号５５４の存在しないとき、少なくとも最少の１マイクロ秒の間、高状態でなければならない。新たなオーディオフレームの誤った検出、その結果発生するＡＣアナログサブシステム４０４の誤った励起を回避するために、ＡＣリンク４０６は同期ライン５５６が再び低状態でサンプルされるまでビットクロック信号５５４の活動に応答しない。
【００２３】
図５Ａに示すように、従来の分離構成型オーディオコーデックは、ＡＣアナログサブシステム４０４の動作を先ず中断し、その後必要によりＡＣコントローラサブシステム４０２の動作を中断し、最終的に最大の電力消費の節約を達成するために、低パワーモードにしている。従来の分離構成型オーディオコーデックシステムのウェークアップシーケンスは、図５Ｂに示すように図５Ａのそれの逆に行われる。即ち先ずホストプロセッサ４００および／またはＡＣコントローラサブシステム４０２が正常の動作をし、最後にＡＣアナログサブシステム４０４が活性状態にされる。
【００２４】
したがって、ＡＣアナログサブシステム４０４が低パワーモードに入るとＡＣコントローラサブシステム４０２のみがＡＣアナログサブシステム４０４をウェークアップすることができる。ＡＣアナログサブシステム４０４即ちアナログ信号ソースデバイスのみにインタフェースされている周辺デバイスで発生した事象は、現在公知のＡＣコントローラサブシステム４０２をウェークアップすることはできない。
【００２５】
かくして現在の分離構成型オーディオコーデックでは、システムが周辺デバイスで発生した事象に応じるよう設計されている場合には、ＡＣアナログサブシステム４０４は低パワーモードに入ることはできない。例えば、電話線からの来入呼の検出に応じて従来のＡＣアナログサブシステム４０４は低パワー（中断，スリープ）モードからウェークアップすることはできない。
【００２６】
【発明が解決しようとする課題】
従って本発明の目的は、電力消費を節約しながら（低パワーモードからの）立ち上がり時間の早い分離構成型オーディオコーデックを提供することである。
【００２７】
【課題を解決するための手段】
本発明は、公知の分離構成型オーディオコーデックを改善する。特に本発明は、それぞれが低パワーモードを有するコントローラサブシステムとアナログサブシステムの両方を有する分離構成型オーディオコーデックを提供する。本発明のアナログサブシステムは、アナログサブシステムにインタフェースするアナログソースデバイスでの事象の発生を示す中断信号を含む。ウェークアップ手順は、周辺デバイスからの中断信号に基づいてアナログサブシステムおよび／またはコントローラサブシステム内で開始される。
【００２８】
さらに本発明は、低パワーモードにおいてアナログサブシステムとコントローラサブシステムを含む分離構成型オーディオコーデックシステムを動作させる方法を提供する。本発明の方法においては、アナログサブシステムの少なくとも１個の機能ブロックが低パワーモードに置かれ、信号が周辺デバイスから直接アナログサブシステムに送られて、アナログサブシステムおよび／またはコントローラサブシステム内のウェークアップ手順を開始させる。
【００２９】
【発明の実施の形態】
図１は、本発明による分離構成型のオーディオコーデックシステムのブロック図である。本明細書に示されてない特徴部分については、オーディオコーデック '９７仕様書に基づく。
【００３０】
本発明の第１実施例は、電話線をインタフェースする分離構成型のオーディオコーデックである。本発明のこの分離構成型のオーディオコーデックシステムは、ＡＣコントローラサブシステム１０２とＡＣアナログサブシステム１０４を有し、これらの詳細はＡＣ '９７仕様書に記載されている。
【００３１】
パワー（電力）管理を目的としてＡＣアナログサブシステム１０４とＡＣコントローラサブシステム１０２を低パワーモードに置き、一方電話線からの来入呼を待機状態にするのが望ましい。従来の分離構成型オーディオコーデックは、ＡＣアナログサブシステム１０４に入力される電話線を介して来入呼があると直ちにウェークアップはしない。本発明の分離構成型オーディオコーデックシステムは、ＡＣアナログサブシステム１０４を低パワーモードにして、ＡＣコントローラサブシステム１０２がウェークアップする前でも来入呼を検知するとウェークアップさせる。
【００３２】
例えば、本発明により電話線がモデムに接続されているラップトップコンピュータあるいはハンドヘルドのコンピュータは、ＡＣアナログサブシステム１０４を来入したファクシミリ信号が到達するまで低パワーモードに置く。その後来入するファクシミリ信号を受信すると、ＡＣアナログサブシステム１０４は５線のＴＤＭシリアルバスを介して分離構成型のオーディオコーデックシステム内でウェークアッププロセスを開始してＡＣコントローラサブシステム１０２へウェークアップ状態を通知する。
【００３３】
図１には本発明の分離構成型のオーディオコーデックシステムが電話線１９２を介して接続された電線インタフェース１９４にインタフェースされている。中断センサ１８６は、中断センサ信号１８４を光学アイソレータ１９７を介してＡＣアナログサブシステム１０４に出力して電気的絶縁状態を形成する。この実施例における中断センサ１８６は、電線インタフェース１９４からのリング検出信号１９６によりトリガされる。
【００３４】
好ましくはこのような中断センサ１８６は、ＡＣアナログサブシステム１０４から光学的に絶縁されており、ＡＣアナログサブシステム１０４内への電気ノイズの導入を最少にするのがよい。しかし、敏感でないアプリケーションにおいては光学的絶縁は必ずしも必要ではない。例えば、ある種の中断センサは、絶縁が必要でないようなローカルな電話線に対してオフフック検知のような電気的絶縁は必要ではない。
【００３５】
実際には、ＡＣアナログサブシステム１０４内で含まれるあるいはＡＣアナログサブシステム１０４にインタフェースされるアナログ信号デバイスに関連する所望の事象の発生を検知するようなデバイスを、直接的にあるいは絶縁させながら光学的にあるいは他の手段でＡＣアナログサブシステム１０４にインタフェースしてもよい。当然のことながら、中断センサ１８６は必要によっては適当な電気的絶縁を行ってＡＣアナログサブシステム１０４内に配置してもよい。
【００３６】
本発明の分離構成型オーディオコーデックシステムは、従来の意味で即ちＡＣコントローラサブシステム１０２の要求により低パワーモードからウェークアップすることができる。表１に示したビット信号ＰＲ４は、ＡＣコントローラサブシステム１０２のコマンド／データ部分１２０内でイネーブルされ、ＡＣアナログサブシステム１０４内のＡＣリンク１０６のコマンド復号部分１００に５線時分割多重化（ＴＤＭ）シリアル出力データバス５５０を介して送られる。
【００３７】
イネーブルされないビット信号ＰＲ４は、コマンド復号部分１００からのウェークアップ信号，活性化信号あるいは状態活性化信号であるイネーブル信号１９８に対応する。このイネーブル信号１９８は、第１ＡＮＤゲート１７２内のシステムクロック信号をゲート処理し、第１ＡＮＤゲート１７２の出力がＯＲゲート１７０によりゲート処理されて最終的にＡＣコントローラサブシステム１０２へビットクロック信号５５４として出力される。図１のＡＮＤゲート，ＯＲゲートあるいは他の論理ゲートを使用することは、論理結果が同一または等価である限り任意である。
【００３８】
ビット信号ＰＲ４がイネーブルされていないと（あるいはビット信号ＰＲ４がイネーブルされている場合でも）、第２のイネーブル信号はＡＣアナログサブシステム１０４へ入力される中断センサ１８６からの中断信号を検知すると、ＯＲゲート１７０を介してシステムクロック信号３１０が通過できるようにする。この第２のイネーブル信号は、第２ＡＮＤゲート１７４の第１入力に相当し、クロック１０５からの１２．２８８ＭＨｚシステムクロック信号３１０が第２ＡＮＤゲート１７４への第２入力となる。
【００３９】
かくして第２イネーブル信号は、第２ＡＮＤゲート１７４を介してシステムクロック信号３１０をゲート処理し、さらにＯＲゲート１７０によりゲート処理される。システムクロック信号３１０の速度は、外部水晶１０７とクロック１０５の値に基づくビットレートに相当する。
【００４０】
したがって、ＡＣコントローラサブシステム１０２と中断センサ１８６の両方は、ＡＣアナログサブシステム１０４を活性化、即ちウェークアップする独立した機能を有する。
【００４１】
ＡＣアナログサブシステム１０４が所定の間、例えば現在のオーディオコーデック仕様書（即ちＡＣ '９７仕様書）によれば４フレームの間低パワーモードにいた後、ＡＣコントローラサブシステム１０２はＡＣアナログサブシステム１０４がビットクロック信号５５４を検出することによりウェークアップ手順を開始したことを検出する。このビットクロック信号５５４で新たな活性化を検出すると、ウェークアップ中断レジスタ１２６はＡＣコントローラサブシステム１０２内で設定される。
【００４２】
ＡＣコントローラサブシステム１０２が低パワーモードにあるときに、そのカウント状態を保持する静的、即ち非揮発性の数２５６のわり算カウンタが、ＡＣアナログサブシステム１０４からの偶発的なウェークアップリクエストを阻止するために具備される。通常の動作においては、２５６でのわり算クロックであるカウンタ１２２は、フレーム中断レジスタ１２４を周期的にトリガするためにビットクロック信号５５４のビットサイクルをカウントする。
【００４３】
この阻止する方法により、ビットクロック信号５５４はＡＣコントローラサブシステム１０２がＡＣアナログサブシステム１０４がウェークアップ手順を開始したことを検出する前にＡＣコントローラサブシステム１０２に対し、少なくとも２５６のクロックサイクルを与えなければならない。
【００４４】
それ以外の場合には、ＡＣコントローラサブシステム１０２が低パワー状態の間、そのレジスタおよび他の処理作業（housekeeping chores）の状態を周期的にチェックすると、状態カウンタ１２２内での偶発的なカウントをクリアする。状態カウンタ１２２内でのカウントがＡＣコントローラサブシステム１０２が低パワー状態の間、状態カウンタ１２２の状態を周期的にチェックしているときに、そのカウントが２５５未満の時には偶発的なものと見なされる。
【００４５】
ホストプロセッサとＡＣコントローラサブシステム１０２とＡＣアナログサブシステム１０４が低パワー状態にある時は、図２は本発明による分離構成型オーディオコーデックシステムのウェークアップシーケンスを示す。ＡＣコントローラサブシステム１０２とＡＣアナログサブシステム１０４の両方が低パワーモードにあるときは、ＡＣアナログサブシステム１０４は、来入呼からのような中断信号を最初に検出する。
【００４６】
その後ＡＣアナログサブシステム１０４がＡＣコントローラサブシステム１０２に対し、５線ＴＤＭバス（特にビットクロック信号５５４）により活性化することによりＡＣアナログサブシステム１０４の呼び覚まし状態となるよう警告し、かくしてＡＣコントローラサブシステム１０２内のパワーアップ手順を開始する。次にＡＣコントローラサブシステム１０２がＡＣアナログサブシステム１０４内の必要なパワーアップ手順を完結させる。
【図面の簡単な説明】
【図１】本発明による分離構成型のオーディオコーデックの一実施例を表す図
【図２】本発明による電話線からの中断事象から発信され、ＡＣコントローラサブシステムをウェークアップする前にＡＣアナログサブシステムを最初にウェークアップするＡＣアナログサブシステムとＡＣコントローラサブシステムとホスト構成要素のウェークアップ順序を示す図
【図３】ホストプロセッサとＡＣコントローラサブシステムとＡＣアナログサブシステムの間の基本的接続構成を示す従来例のブロック図
【図４】従来のＡＣコントローラサブシステムとＡＣアナログサブシステムの拡大部分図
【図５】Ａ  スリープモードに入るＡＣアナログサブシステムとＡＣコントローラサブシステムとホスト構成要素の従来の順番を表す図Ｂ  ウェークアップモードに入るホストとＡＣコントローラサブシステムとＡＣアナログサブシステム構成要素の従来の順番を表す図
【符号の説明】
１００，５００  コマンド復号部分
１０２，４０２  オーディオコーデック（ＡＣ）コントローラサブシステム
１０３，５０２  サンプル同期回路
１０４，４０４  ＡＣアナログサブシステム
１０５，５０４  内部クロック回路
１０６，４０６  ＡＣリンク
１０７，５０６  外部水晶
１２０，５２０  コマンド／データ部分
１２２，５２２  状態カウンタ
１２４，５２４  フレーム中断レジスタ
１２６  ウェークアップ中断レジスタ
１７０  ＯＲゲート
１７２  第１ＡＮＤゲート
１７４  第２ＡＮＤゲート
１８０  中断レジスタ
１８２  中断コントローラ
１８４  中断センサ信号
１８６  中断センサ
１９０  公衆交換電話網
１９２  電話線
１９４  電話線インタフェース
１９６  リング検出信号
１９７  光学アイソレータ
１９８  イネーブル信号
３１０  システムクロック信号
４００  ホストプロセッサ
５０８  ＡＮＤゲート
５５０  ＴＤＭデータ出力データバス
５５２  ＴＤＭデータ入力
５５４  ビットクロック信号
５５６  同期ライン
５５８  リセットライン
５６０  低パワーイネーブル信号
【図１】
0003703974.tif 000002
【図２】
0003703974.tif 000003
【図３】
0003703974.tif 000004
【図４】
0003703974.tif 000005
【図５】
0003703974.tif 000006