(57)【特許請求の範囲】
【請求項１】
ヘテロ接合型バイポーラトランジスタをなす窒化物半導体装置であって、
そのベース層を、エミッタ層をなすＧaＮ系半導体よりもバンドギャップエネルギの小さいＩn1-xＧaxＮ1-yＡsy系半導体、またはＩn1-mＧamＮ1-kＰk系半導体にて構成すると共に、
前記エミッタ層には、該エミッタ層よりもバンドギャップエネルギの小さいＧaＮＡsまたはＧaＮＰからなるコンタクト層を設けたことを特徴とするヘテロ接合型窒化物半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高温動作特性に優れ、高出力動作可能なＧａＮ系のヘテロ接合型バイポーラトランジスタをなす窒化物半導体装置に関する。
【０００２】
【関連する背景技術】
ワイドバンドギャップのエミッタを備えたヘテロ接合型バイポーラトランジスタ（ＨＢＴ）は、ホモ接合型のトランジスタには見られない優れた特徴、即ち、高い電流利得が得られ、また高速動作が可能である等の優れた特徴を有する。
ちなみに従来一般的なＧａＡｓ系のヘテロ接合型バイポーラトランジスタは、例えば半絶縁性のＧａＡｓ基板上に、有機金属気相成長（ＭＯＣＶＤ）法を用いてｎ型のＧａＡｓコレクタ層、ｐ型のＧａＡｓベース層を順に成長させ、更にその上にバンドギャップエネルギの大きいｎ型のＡｌＧａＡｓエミッタ層を成長させて製造される。尚、上記ＧａＡｓはトリメチルガリウム（ＴＭＧ）とアルシン（ＡｓＨ３）とを原料として形成され、またＡｌＧａＡｓは上記原料にトリメチルアルミニウム（ＴＭＡ）を加えることで形成される。また上記ｐ型のＧａＡｓベース層にはＢｅ等のｐ型不純物をイオン注入することもある。
【０００３】
しかる後、その表面にプラズマＣＶＤ装置を用いてＳｉＯ２膜等を堆積させた後、該ＳｉＯ２膜をフォトレジストおよび化学エッチング処理を施してパターニングし、前述したエミッタ層、ベース層、およびコレクタ層をそれぞれ選択的に露出させながら電極を形成する。これらの電極は、ｎ型電極材としてＴｉ／Ａｌ／Ｔｉを、またｐ型電極材としてＡｕ／Ｚｎ／Ａｕを蒸着することにより形成される。しかる後、これらの各電極に配線を施すことでヘテロ接合型のバイポーラトランジスタが完成される。
【０００４】
【発明が解決しようとする課題】
ところで上述したＧａＡｓよりも高温動作特性に優れ、しかも高出力特性に優れるＧａＮやＡｌＧａＮ等のワイドギャップなＧａＮ系半導体を用いてヘテロ接合型トランジスタを実現しようとした場合、如何にして欠陥の少ないヘテロ接合構造を得るかが大きな課題となっている。しかもエミッタ層、ベース層、更にはコレクタ層における接触抵抗を如何にして小さくするかと言う点でも課題が多く、従来より種々研究が進められている。
【０００５】
本発明はこのような事情を考慮してなされたもので、その目的は、高温動作特性に優れ、高出力動作可能なＧａＮ系のヘテロ接合型バイポーラトランジスタであるヘテロ接合型窒化物半導体装置を提供することにある。
即ち、本発明はワイドギャップなＧａＮ系半導体による欠陥の少ないヘテロ接合構造を実現し、またエミッタ層、ベース層、およびコレクタ層における接触抵抗を十分小さくした素子構造のＧａＮ系半導体を用いたヘテロ接合型トランジスタを提供することを目的としている。
【０００６】
【課題を解決するための手段】
上述した目的を達成するべく本発明に係るヘテロ接合型窒化物半導体装置は、エミッタ層にバンドギャップの大きいＧaＮ等の窒化物化合物半導体を用い、ベース層に、上記エミッタ層をなすＧaＮ系半導体よりもバンドギャップエネルギの小さいＩn1-xＧaxＮ1-yＡsy系半導体、またはＩn1-mＧamＮ1-kＰk系半導体を用いることで上記エミッタ層でのキャリアの閉じ込め効果を高め、一方、前記エミッタ層には該エミッタ層よりもバンドギャップエネルギの小さいＧaＮＡsまたはＧaＮＰからなるコンタクト層を設け、このコンタクト層を介して前記エミッタ層の電極を形成することでその接触抵抗を小さく抑えたことを特徴としている。この場合、コンタクト層の厚みを５０ｎｍ以下にすることが望ましい。
【０００７】
ちなみに前記エミッタ層をなすＧaＮ系半導体としては、例えばＧaＮ，ＡlＧaＮ，ＩnＧaＮ，ＧaＮＰ，ＧaＮＡs，またはＩnＧaＡlＮが用いられる。或いは上述したベース層およびコレクタ層よりもバンドギャップエネルギの大きいＩn1-xＧaxＮ1-yＡsy系半導体、またはＩn1-mＧamＮ1-kＰk系半導体をエミッタ層として用いることも可能である。
【００１０】
即ち、コレクタ層およびエミッタ層にそれぞれバンドギャップエネルギの小さいコンタクト層を上述した如く設けることで、コレクタ層およびエミッタ層の電極が形成される最上表面の電子親和力を高め、ベース層のみならずコレクタ層およびエミッタ層においてもその電極となる金属とのエネルギ的な障壁を小さくして、そのオーミック接触を改善することを特徴としている。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係るヘテロ接合型窒化物半導体装置の例として、ＧａＮ系半導体を用いたヘテロ接合型バイポーラトランジスタについて説明する。
この実施形態に係るヘテロ接合型バイポーラトランジスタは、超高真空装置を用い、ガスソース分子線エピタキシャル成長（ＧＳＭＢＥ）法によりサファイヤやＳｉＣ、またはシリコン等からなる基板１上に、例えば図１に示すようにコレクタ層、ベース層、エミッタ層を含む半導体層を順にエピタキシャル成長させて実現される。
【００１２】
具体的には先ずジメチルヒドラジン（５×１０−５Ｔｏｒｒ）とＧａ（５×１０−７Ｔｏｒｒ）とをガスソース原料として用い、成長温度６４０℃で５００ｎｍ厚のＧａＮバッファ層２を前記基板１上に結晶成長させる。次いでこのＧａＮバッファ層２上にＧａ（５×１０−７Ｔｏｒｒ）とアンモニア［ＮＨ３］（５×１０−６Ｔｏｒｒ）とを原料として、８５０℃の成長温度でノンドープのＧａＮ層３を２μｍ厚に成長させる。
【００１３】
しかる後、後述するコレクタ電極とのコンタクト層４をなすｎ型導電性のＩｎ１−ｘＧａｘＮ１−ｙＡｓｙ系半導体を、具体的にはＩｎ０．１Ｇａ０．９Ｎ０．９５Ａｓ０．０５を１００ｎｍ厚に結晶成長させる。特にこのコンタクト層４は、ｎ＋型およびｎ型のコンタクト層４ａ，４ｂとして２段階に形成され、電極形成に用いられるｎ＋型コンタクト層４ａについては、その厚みを５０ｎｍ以下とすることが望ましい。尚、このようなコンタクト層４は、そのガスソース原料としてＩｎ（１×１０−７Ｔｏｒｒ）、Ｇａ（６×１０−７Ｔｏｒｒ）、アルシン（８×１０−７Ｔｏｒｒ）、アンモニア［ＮＨ３］（５×１０−６Ｔｏｒｒ）、およびＳｉ（５×１０−９Ｔｏｒｒ）を用いて形成される。
【００１４】
次いで上記コンタクト層４上に、コレクタ層５をなすｎ型のＧａＮを２００ｎｍ厚に形成する。このｎ−ＧａＮコレクタ層５は、その原料としてアンモニア［ＮＨ３］（５×１０−５Ｔｏｒｒ）とＧａ（７×１０−７Ｔｏｒｒ）とＳｉ（５×１０−９Ｔｏｒｒ）とを用い、７８０℃の成長温度で形成される。
しかる後、上記ｎ−ＧａＮコレクタ層５上にｐ型のベース層６をなすＩｎ１−ｘＧａｘＮ１−ｙＡｓｙ系半導体、具体的にはＩｎ０．１Ｇａ０．９Ｎ０．９５Ａｓ０．０５を１００ｎｍ厚に結晶成長させる。このベース層６は、その原料としてアンモニア［ＮＨ３］（５×１０−６Ｔｏｒｒ）、Ｇａ（６×１０−７Ｔｏｒｒ）、Ｉｎ（１×１０−７Ｔｏｒｒ）、アルシン（８×１０−７Ｔｏｒｒ）、およびマグネシウム（１×１０−８Ｔｏｒｒ）を用いて形成される。このＩｎ０．１Ｇａ０．９Ｎ０．９５Ａｓ０．０５からなるベース層６のエネルギバンドギャップは、次に示すエミッタ層よりも小さなものである。
【００１５】
その後、このベース層６上にエミッタ層７をなすｎ型のＧａＮを、その原料としてアンモニア［ＮＨ３］（５×１０−５Ｔｏｒｒ）、Ｇａ（５×１０−７Ｔｏｒｒ）とＳｉ（５×１０−９Ｔｏｒｒ）とを用いて５００ｎｍ厚に形成する。そしてこのｎ−ＧａＮエミッタ層７上に後述するエミッタ電極とのコンタクト層８をなすｎ型導電性のＧａＮ０．９Ａｓ０．１を５０ｎｍ厚に結晶成長させる。コンタクト層８についても、ｎ型およびｎ＋型の２段階のコンタクト層８ａ，８ｂとして形成され、その原料としてはアンモニア［ＮＨ３］（５×１０−６Ｔｏｒｒ）、Ｇａ（５×１０−７Ｔｏｒｒ）、アルシン（１×１０−６Ｔｏｒｒ）、およびＳｉ（５×１０−９Ｔｏｒｒ）が用いられる。
【００１６】
以上のようにして基板１上にコレクタ層５，ベース層６，およびエミッタ層７を含む多層膜構造のＧａＮ系エピタキシャル膜を形成したならば、次に図２に示すように該ＧａＮ系エピタキシャル膜をエッチング加工し、電極を形成してヘテロ接合型のバイポーラトランジスタとする。
即ち、その表面にプラズマＣＶＤ装置を用いてＳｉＯ２膜等を堆積させた後、該ＳｉＯ２膜をフォトレジストを用いてパターニングし、パターンニングされたＳｉＯ２膜をマスクとしてドライエッチング法によりｎ＋型およびｎ型のＧａＮＡｓコンタクト層８およびｎ型のＧａＮエミッタ層７を選択的にエッチングし、ベース層６を露出させる。しかる後、露出させたベース層６上に再度ＳｉＯ２膜を堆積させ、このＳｉＯ２膜をパターンニングする。そしてこのＳｉＯ２膜をマスクとして前記ベース層６とｎ−ＧａＮコレクタ層５、更にコンタクト層４の一部であるｎ型のＩｎＧａＮＡｓコンタクト層４ｂを選択的にエッチングし、ｎ＋型のＩｎＧａＮＡｓコンタクト層４ａを露出させる。このようなエッチング処理によってコレクタ層５，ベース層６，およびエミッタ層７が順次階段状に露出される。特にコレクタ層５は、そのコンタクト層４であるｎ＋型のＩｎＧａＮＡｓ層４ａを露出させ、またエミッタ層７は、そのコンタクト層８であるｎ＋型のＧａＮＡｓ層８ｂを露出させた素子構造として形成される。
【００１７】
しかる後、上述した如く露出された各層の表面にＳｉＯ２膜を堆積させ、フォトレジストを用いて該ＳｉＯ２膜をパターニングし、コレクタ層５が備えたコンタクト層４ａ，およびエミッタ層７が備えたコンタクト層８ｂがそれぞれ部分的に露出するようにエッチングする。そしてこれらの露出されたコンタクト層４ａ，８ｂ上にｎ型電極材であるＴｉ，Ａｌ，Ａｕを順次蒸着形成し、Ｔｉ／Ａｌ／Ａｕからなるコレクタ電極５ａおよびエミッタ電極７ａをそれぞれ形成する。
【００１８】
次いでベース層６上に堆積させたＳｉＯ２膜をパターニングし、該ベース層６が選択的に露出するようにエッチングする。そして露出したベース層６上にｐ型電極材であるＮｉ，Ａｕを順次蒸着し、Ｎｉ／Ａｕからなるベース電極６ａを形成する。このようにして電極形成した後、所定の電極配線を施すことでヘテロ接合型バイポーラトランジスタが完成される。
【００１９】
かくして上述した如く構成されるＧａＮ系半導体を用いたヘテロ接合型バイポーラトランジスタによれば、そのベース層６としてエミッタ層７をなすｎ−ＧａＮよりもエネルギバンドギャップが小さいＩｎ０．１Ｇａ０．９Ｎ０．９５Ａｓ０．０５が用いられているので、該エミッタ層７にキャリアが効率的に閉じ込められることになり、ＧａＮがワイドギャップであることと相俟って高温動作が可能で、且つ高出力動作に優れた動作特性を示すことになる。
【００２０】
またＴｉ／Ａｌ／Ａｕからなるコレクタ電極５ａを、前記ベース層６よりもエネルギバンドギャップの小さいｎ＋型のＩｎＧａＮＡｓコンタクト層４ａ上に蒸着形成するので、上記コレクタ電極５との電子親和力を高めることができ、そのエネルギ的な障壁を小さくしてオーミック接触性を十分に高め、接触抵抗を低くすることができる。またＴｉ／Ａｌ／Ａｕからなるエミッタ電極７ａを、前記ベース層６よりもエネルギバンドギャップの小さいｎ＋型のＧａＮＡｓコンタクト層８ｂ上に蒸着形成するので、同様にしてその接触抵抗を低くすることができる。更にはベース電極６ａについては、エネルギバンドギャップの小さいＩｎＧａＮＡｓからなるベース層６上に直接形成するので、この電極形成部位における接触抵抗も十分に小さく抑えることができる。この結果、各電極のコンタクト抵抗をそれぞれ小さく抑えることができるので、高性能なバイポーラトランジスタの実現に大きく寄与することが可能となる。
【００２１】
尚、本発明は上述した実施形態に限定されるものではない。例えば上述した実施形態においてはガスソースＭＢＥ法を用いてエピタキシャル膜を成長させたが、有機金属気相成長（ＭＯＣＶＤ）法を用いてエピタキシャル膜を成長させることも可能である。この場合には有機金属としてトリメチルガリウム（ＴＭＧ）やトリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）等を用い、またＶ族原料としてアンモニアを用い、更にｎ型のドーパントとしてシラン、ｐ型のドーパントとしてビスシクロペンタジエニルマグネシウム等を用いるようにすれば良い。
【００２２】
また実施形態においてはＩｎＧａＮＡｓ系化合物半導体を用いてヘテロ接合型バイポーラトランジスタを実現したが、ＩｎＧａＮＰ系の化合物半導体を用いることも可能である。この場合には、コレクタ層５のｎ型導電性コンタクト層４としてＩｎ０．１Ｇａ０．９Ｎ０．９６Ｐ０．０４を、Ｉｎ（１×１０−７Ｔｏｒｒ）、Ｇａ（６×１０−７Ｔｏｒｒ）、フォスフィン（８×１０−７Ｔｏｒｒ）、アンモニア［ＮＨ３］（７×１０−６Ｔｏｒｒ）、およびＳｉ（５×１０−９Ｔｏｒｒ）を原料として１００ｎｍ厚に形成し、その上にｎ型のＧａＮをコレクタ層５を形成する。次いでコレクタ層５上にｐ型のベース層６としてＩｎ０．１Ｇａ０．９Ｎ０．９５Ｐ０．０５を、その原料としてＩｎ（１×１０−７Ｔｏｒｒ）、Ｇａ（６×１０−７Ｔｏｒｒ）、フォスフィン（８×１０−７Ｔｏｒｒ）、アンモニア［ＮＨ３］（７×１０−５Ｔｏｒｒ）、およびマグネシウム（１×１０−８Ｔｏｒｒ）を用いて１００ｎｍ厚に形成する。しかる後、ｎ型のＧａＮをエミッタ層７として形成し、更にそのコンタクト層８としてｎ型導電性のＧａＮ０．９Ｐ０．１を、その原料としてＧａ（５×１０−７Ｔｏｒｒ）、フォスフィン（２×１０−６Ｔｏｒｒ）、アンモニア［ＮＨ３］（９×１０−６Ｔｏｒｒ）、およびＳｉ（５×１０−９Ｔｏｒｒ）を用いて５０ｎｍ厚に形成するようにすれば良い。
【００２３】
また上記エミッタ層７にｎ型のＧａＮを用いることに代えて、ＡｌＧａＮ，ＡｌＩｎＧａＮ，ＩｎＧａＮ，ＧａＮＰ，ＧａＮＡｓ，ＩｎＧａＡｓＮまたはＩｎＧａＡｓＮＰ等を用いることも可能である。この場合には、ベース層６には上記エミッタ層７の形成材料と同じものを用い、その組成を変えることでベース層６のバンドギャップエネルギが上記エミッタ層７よりも小さくなるように設定すれば良い。更には前述したコンタクト層４，８についても、その組成を変えることで上述したバンドギャップエネルギの条件が満たされるようにすれば良く、要はその要旨を逸脱しない範囲で種々変形して実施することができる。
【００２４】
【発明の効果】
以上説明したように本発明によれば、エミッタ層にバンドギャップの大きいＧａＮ系の化合物半導体を用い、ベース層に上記エミッタ層よりもバンドギャップエネルギの小さいＩｎ１−ｘＧａｘＮ１−ｙＡｓｙ系半導体、またはＩｎ１−ｍＧａｍＮ１−ｋＰｋ系半導体を用いてヘテロ接合型バイポーラトランジスタを実現しているので、エミッタ層でのキャリアの閉じ込め効果を十分に高めることができ、ＧａＮ系化合物半導体がワイドギャップであることと相俟って高温動作が可能で、且つ高出力動作に優れた動作特性を高めたヘテロ接合型窒化物半導体装置を実現することができる。
【００２５】
しかもエミッタ層が、該エミッタ層よりもバンドギャップエネルギの小さいＧａＮＡｓまたはＧａＮＰからなるコンタクト層を備え、またコレクタ層がベース層よりもバンドギャップエネルギの小さいＩｎ１−ｘＧａｘＮ１−ｙＡｓｙ系半導体、またはＩｎ１−ｍＧａｍＮ１−ｋＰｋ系半導体からなるコンタクト層を備えて、これらのコンタクト層を介して電極形成がなされるので、その接触抵抗を十分に小さく抑えることができ、高性能なバイポーラトランジスタの実現に大きく寄与しうる等の実用上多大なる効果が奏せられる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るヘテロ接合型窒化物半導体装置をなすエピタキシャル膜の成長過程と構造を説明するための図。
【図２】本発明の一実施形態に係るヘテロ接合型窒化物半導体装置の概略的な素子構造を示す図。
【符号の説明】
１    基板
２    ＧａＮバッファ層
３    ノンドープＧａＮ層
４    コンタクト層
５    コレクタ層
５ａ  コレクタ電極
６    ベース層
６ａ  ベース電極
７    エミッタ層
７ａ  エミッタ電極
８    コンタクト層
【図１】
0003615068.tif 000002
【図２】
0003615068.tif 000003