(57)【特許請求の範囲】
【請求項１】
（ａ）集積回路を有する半導体基板の第１の面からの凹部内に導電部を形成すること、
（ｂ）前記半導体基板を第２の面からの一部を除去して薄くして、前記導電部を前記第１の面から前記第２の面に貫通させること、
（ｃ）前記半導体基板に補強部材を設けた状態で前記半導体基板を切断して、複数の個片を得ること、
を含み、
前記（ａ）工程終了後、前記導電部を介して、前記半導体基板の電気的特性の検査工程を行う半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記導電部を、最表部にロウ材層を有するように形成する半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で、前記導電部を、最表部に金層を有するように形成する半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記（ｂ）工程前に、前記検査工程を行う半導体装置の製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記補強部材は、前記半導体基板の前記第１及び第２の面のいずれか一方の面側に貼り付けられるテープと、前記テープの支持体と、を有する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の方法によって製造されてなる複数の半導体装置をスタックすることをさらに含む半導体装置の製造方法。
【請求項７】
（ａ）集積回路を有する半導体基板の第１の面からの凹部内に導電部を形成すること、
（ｂ）前記半導体基板を第２の面からの一部を除去して薄くして、前記導電部を前記第１の面から前記第２の面に貫通させること、
（ｃ）前記半導体基板に補強部材を設けた状態で前記半導体基板を切断して、複数の個片を得ること、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
３次元実装形態の半導体装置が開発されている。また、半導体基板に貫通電極を形成し、半導体基板をスタックして上下の貫通電極を接合することが知られている。従来の方法では、半導体基板の電気的特性の検査工程は、貫通電極の形成工程前に行っていた。検査工程では、検査ツールの端子を電極（アルミパッド）に接触させていたので、電極の表面に痕跡が残ることがあった。これによって、貫通電極の形成工程の信頼性が低下し、半導体装置の歩留まりが低下することがあった。
【０００３】
本発明の目的は、半導体装置の製造方法について、その信頼性の向上を図ることにある。
【特許文献１】特開２００２−３５９３４７号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置の製造方法は、（ａ）集積回路を有する半導体基板の第１の面からの凹部内に導電部を形成すること、
（ｂ）前記半導体基板を第２の面からの一部を除去して薄くして、前記導電部を前記第１の面から前記第２の面に貫通させること、
（ｃ）前記半導体基板を切断して、複数の個片を得ること、
を含み、
前記（ａ）工程終了後、前記導電部を介して、前記半導体基板の電気的特性を検査する。本発明によれば、導電部の形成工程終了後に、半導体基板の電気的特性を検査するので、検査工程によって導電部の形成工程の信頼性を低下させることがない。したがって、半導体装置の製造方法の信頼性の向上を図ることができる。
（２）この半導体装置の製造方法において、
前記（ａ）工程で、前記導電部を、最表部にロウ材層を有するように形成してもよい。これによれば、ロウ材層は、柔らかいので、例えば検査ツールの端子を滑らせずに確実に接触保持させることができる。また、仮に最表部に端子の痕跡が形成されても、その後の工程でロウ材層の少なくとも一部を溶融させることによって、その痕跡をなくすことができる。
（３）この半導体装置の製造方法において、
前記（ａ）工程で、前記導電部を、最表部に金層を有するように形成してもよい。これによれば、金層は、柔らかいので、例えば検査ツールの端子を滑らせずに確実に接触保持させることができる。また、仮に最表部に端子の痕跡が形成されても、その後の工程で金層の少なくとも一部を溶融させることによって、その痕跡をなくすことができる。
（４）この半導体装置の製造方法において、
前記（ｂ）工程前に、前記検査工程を行ってもよい。これによれば、薄型化工程後の半導体基板を検査する場合に比べて、半導体基板の取り扱いが容易になる。詳しくは、半導体基板の損傷を防止することができる。
（５）この半導体装置の製造方法において、
前記（ｃ）工程は、
（ｃ１）前記半導体基板に補強部材を設けること、
（ｃ２）前記検査工程を行うこと、
（ｃ３）前記半導体基板を切断すること、
を含んでもよい。これによれば、半導体基板は補強部材によって補強されているので、半導体基板の取り扱いが容易になる。詳しくは、半導体基板の損傷を防止することができる。
（６）この半導体装置の製造方法において、
前記補強部材は、前記半導体基板の前記第１及び第２の面のいずれか一方の面側に貼り付けられるテープと、前記テープの支持体と、を有してもよい。
（７）本発明に係る半導体装置の製造方法は、上記方法によって製造されてなる複数の半導体装置をスタックすることをさらに含む。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）〜図４は、本発明を適用した実施の形態に係る半導体装置の製造方法を示す図である。
【０００６】
まず、半導体基板（例えばシリコン基板）１０を用意する。半導体基板１０は、半導体ウエハであってもよいし、半導体チップであってもよい。半導体基板１０には、集積回路１２が形成されている。半導体ウエハの場合には複数の集積回路１２が形成され（図３（Ａ）参照）、半導体チップの場合には１つの集積回路１２が形成されている。半導体基板１０には、集積回路１２に電気的に接続された電極（例えばパッド）１４が形成されている。１つの集積回路１２に１グループの複数の電極１４が形成されている。いずれかのグループの複数の電極１４は、集積回路１２の領域の端部（例えば矩形領域の対向する２辺又は４辺）に沿って配列されていてもよい。電極１４は、アルミニウム又は銅などの金属で形成され、薄く平らに形成されている。本実施の形態によれば、電極１４を介して電気的特性の検査を行わなくて済むので、電極１４の損傷を防ぐことができる。したがって、後述の貫通電極（導電部３０）の形成工程の信頼性を向上させることができ、半導体装置の歩留まりの向上を図ることができる。
【０００７】
半導体基板１０には、１層又はそれ以上の層のパッシベーション膜１６，１８が形成されている。パッシベーション膜１６，１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。図１（Ａ）に示す例では、パッシベーション膜１６上に、電極１４と、集積回路１２と電極１４を接続する配線（図示せず）とが形成されている。また、他のパッシベーション膜１８が電極１４の表面の少なくとも一部を避けて形成されている。パッシベーション膜１８は、電極１４の表面を覆って形成した後、その一部をエッチングして電極１４の一部を露出させてもよい。エッチングにはドライエッチング及びウェットエッチングのいずれを適用してもよい。パッシベーション膜１８のエッチングのときに、電極１４の表面がエッチングされてもよい。
【０００８】
本実施の形態では、半導体基板１０に、その第１の面２０から凹部２２（図１（Ｃ）参照）を形成する。第１の面２０は、電極１４が形成された側（集積回路１２が形成された側）の面である。凹部２２は、集積回路１２の素子及び配線を避けて形成する。図１（Ｂ）に示すように、電極１４に貫通穴２４を形成してもよい。貫通穴２４の形成には、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。電極１４の下にパッシベーション膜１６が形成されている場合、これにも貫通穴２６（図１（Ｃ）参照）を形成する。電極１４のエッチングがパッシベーション膜１６で止まる場合、貫通穴２６の形成には、電極１４のエッチングに使用したエッチャントを別のエッチャントに換えてもよい。その場合、再び、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成してもよい。
【０００９】
図１（Ｃ）に示すように、貫通穴２４（及び貫通穴２６）と連通するように、半導体基板１０に凹部２２を形成する。貫通穴２４（及び貫通穴２６）と凹部２２を合わせて、凹部ということもできる。凹部２２の形成にも、エッチング（ドライエッチング又はウェットエッチング）を適用することができる。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。あるいは、凹部２２の形成に、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ等）を使用してもよい。レーザは、貫通穴２４，２６の形成に適用してもよい。一種類のエッチャント又はレーザによって、凹部２２及び貫通穴２４，２６の形成を連続して行ってもよい。凹部２２の形成には、サンドブラスト加工を適用してもよい。
【００１０】
図１（Ｄ）に示すように、凹部２２の内側に絶縁層２８を形成してもよい。絶縁層２８は、酸化膜又は窒化膜であってもよい。例えば、半導体基板１０がＳｉから形成されている場合、絶縁層２８はＳｉＯ2であってもよいしＳｉＮであってもよい。絶縁層２８は、凹部２２の底面に形成する。絶縁層２８は、凹部２２の内壁面に形成する。ただし、絶縁層２８は、凹部２２を埋め込まないように形成する。すなわち、絶縁層２８によって凹部を形成する。絶縁層２８は、パッシベーション膜１６の貫通穴２６の内壁面に形成してもよい。絶縁層２８は、パッシベーション膜１８上に形成してもよい。
【００１１】
絶縁層２８は、電極１４の貫通穴２４の内壁面に形成してもよい。絶縁層２８は、電極１４の一部（例えばその上面）を避けて形成する。電極１４の表面全体を覆って絶縁層２８を形成し、その一部をエッチング（ドライエッチング又はウェットエッチング）して、電極１４の一部を露出させてもよい。エッチングは、リソグラフィ工程によってパターニングされたレジスト（図示せず）を形成した後に行ってもよい。
【００１２】
次に、凹部２２内（例えば絶縁層２８の内側）に導電部３０（図２（Ｄ）参照）を形成する。導電部３０は、１層で形成してもよいし、複数層で形成してもよい。本実施の形態では、導電部３０は、下地部３２、中心部３４及び最表部３６を含む。図２（Ａ）に示すように、導電部３０の下地部３２を形成した後に、その中心部３４を形成する。中心部３４は、その上面（最表部３６が設けられる面）が平坦になるように形成する。中心部３４は、Ｃｕ，Ｗ，ドープドポリシリコン（例えば低温ポリシリコン）のいずれかで形成することができる。下地部３２は、少なくともバリア層を含んでもよい。バリア層は、中心部３４又は次に説明するシード層の材料が、半導体基板１０（例えばＳｉ）に拡散することを防止するものである。バリア層は、中心部３４とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。中心部３４を電気メッキで形成する場合、下地部３２は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、中心部３４と同じ材料（例えばＣｕ）で形成する。なお、導電部３０（少なくともその中心部３４）は、無電解メッキやインクジェット方式によって形成してもよい。
【００１３】
図２（Ｂ）に示すように、下地部３２をパッシベーション膜１８上にも形成した場合、図２（Ｃ）に示すように、下地部３２のパッシベーション膜１８（及び絶縁層２８）上の部分をエッチングする。
【００１４】
図２（Ｄ）に示すように、中心部３４の外側（例えば上面）に最表部３６を形成する。最表部３６は、ロウ材からなるロウ材層であってもよい。すなわち、導電部３０を、その最表部３６にロウ材層を有するように形成してもよい。ロウ材層は、例えばハンダで形成し、軟ろう（soft solder）及び硬ろう（hard solder）のいずれで形成してもよい。ロウ材層は、中心部３４の上面以外の領域をレジストで覆って形成してもよい。変形例として、最表部３６は、少なくとも金（Ａｕ）を含む金層であってもよい。
【００１５】
こうして、導電部３０を形成することができる。導電部３０の一部は、半導体基板１０の凹部２２内に位置する。凹部２２の内壁面と導電部３０との間には絶縁層２８が介在するので、両者の電気的な接続が遮断される。導電部３０は、電極１４（集積回路１２）と電気的に接続されている。例えば、電極１４の絶縁層２８からの露出部に導電部３０が接触していてもよい。導電部３０は、電極１４の領域内にのみ設けてもよい。導電部３０は、少なくとも凹部２２の上方で突出していてもよい。例えば、導電部３０は、パッシベーション膜１８（及び絶縁層２８）より突出していてもよい。なお、変形例として、下地部３２をパッシベーション膜１８上に残した状態で、中心部３４を形成してもよい。その場合、中心部３４と連続した層がパッシベーション膜１８の上方にも形成されるので、その層はエッチングする。
【００１６】
本実施の形態では、導電部３０の形成工程終了後に、半導体基板１０の電気的特性の検査を行う。これによって、集積回路１２、電極１４及び導電部３０などによる不良の発見を行うことができる。不良を発見した場合には、その不良個所をマーキングしておくことが好ましい。図３（Ａ）に示すように、電気的特性の検査は、検査ツール（例えばプローバ）４０の端子（例えばニードル）４２を、半導体基板１０の電気的接続部に接触させて行う。端子４２を導電部３０（図３（Ａ）では最表部３６）に接触させてもよい。導電部３０に端子４２の接触の痕跡を残してもよい。最表部３６がロウ材層（又は金層）である場合、ロウ材層（又は金層）は柔らかいので、端子４２を滑らせずに確実に導電部３０に接触保持させることができる。したがって、信頼性の高い検査工程を行うことができる。また、最表部３６の少なくとも一部をその後の工程（例えば半導体装置の実装工程）で溶融させる場合には、最表部３６に形成された端子４２の接触による痕跡をなくすことができ、半導体装置の信頼性の低下を招くこともない。
【００１７】
図３（Ａ）に示すように、半導体基板１０の薄型化工程（図３（Ｂ）参照）前に、電気的特性の検査工程を行ってもよい。これによれば、薄型化工程後の半導体基板１０を検査する場合に比べて、半導体基板１０の取り扱い（検査ステージへの搬送など）が容易になる。詳しくは、半導体基板１０の損傷（割れなど）を防止することができる。
【００１８】
なお、導電部３０の形成工程前（例えば集積回路１２及び電極１４が形成された時点）に、半導体基板１０の電気的特性の検査を行わないことが好ましい。すなわち、電極１４の表面に端子４２の接触の痕跡を残さなくて済むので、導電部３０の形成工程（例えばリソグラフィ工程など）の信頼性が向上する。
【００１９】
図３（Ｂ）に示すように、半導体基板１０を第２の面２１からの一部を除去して薄くする。例えば、機械的方法及び化学的方法の少なくとも１つの方法によって削ってもよい。半導体基板１０は、砥石などで表面を研削・研磨してもよいし、エッチング加工を施してもよい。半導体基板１０の薄型化工程は、複数回に分割して行ってもよい。例えば、１回目の薄型化工程で凹部２２に形成された絶縁層２８が露出する手前まで研削・研磨し、２回目以降の薄型化工程で、絶縁層２８を露出させてもよい。導電部３０（詳しくはその凹部２２内の部分）が絶縁層２８に覆われた状態で突出するように、半導体基板１０の第２の面２１をエッチングしてもよい。エッチングは、半導体基板（例えばＳｉ）１０に対するエッチング量が絶縁層（例えばＳｉＯ2）２８に対するエッチング量よりも多くなる性質のエッチャントによって行ってもよい。エッチャントは、ＳＦ6又はＣＦ4又はＣｌ2ガスであってもよい。エッチングは、ドライエッチング装置を使用して行ってもよい。あるいは、エッチャントは、フッ酸及び硝酸の混合液あるいはフッ酸、硝酸及び酢酸の混合液であってもよい。
【００２０】
こうして、導電部３０を、第１の面２０から第２の面２１に貫通させる。導電部３０は、貫通電極と呼ばれる。導電部３０は、第１及び第２の面２０，２１の少なくとも一方の面（図３（Ｂ）では両面）から突起している。導電部３０の第２の面２１からの突起部分は、絶縁層２８で覆われていてもよい。その場合には、後の工程で導電部３０を絶縁層２８から露出させる。あるいは、薄型化工程によって、導電部３０を絶縁層２８から露出させてもよい。
【００２１】
その後、半導体基板１０を切断（例えばダイシング）して、複数の個片（半導体装置５０）を得る（図３（Ｄ）参照）。隣同士の集積回路１２の間を切断してもよい。補強部材６０上で半導体基板１０を切断してもよい。詳しくは、半導体基板１０の第１及び第２の面２０，２１のいずれか一方の面側に補強部材６０を設けて、他方の面側から半導体基板１０を切断してもよい。補強部材６０は、第１及び第２の面２０，２１のいずれか一方の面側に貼り付けられるテープ６２と、テープ６２の支持体６４と、を有してもよい。テープ６２は、エネルギー硬化性（例えば紫外線硬化性）を有してもよい。支持体６４は、リング状に形成され、テープ６２の外周端部を支持してもよい。変形例として、補強部材は、半導体基板１０を第１及び第２の面２０，２１のいずれか一方の面側から補強する図示しないプレート（例えばガラス又はプラスチックプレート）であってもよい。プレート上に接着剤が塗布され、半導体基板１０を一時的に接着保持してもよい。
【００２２】
図３（Ｃ）に示すように、上述の薄型化工程前の検査工程（図３（Ａ）参照）に代えて（あるいはそれとともに）、薄型化工程後であって切断工程前に半導体基板１０の電気的特性の検査工程を行ってもよい。これによって、少なくとも薄型化工程による不良の発見を行うことができる。上述の補強部材６０上で、検査工程を行ってもよい。これによれば、半導体基板１０は補強部材６０によって補強されているので、半導体基板１０の取り扱い（検査ステージへの搬送など）が容易になる。詳しくは、半導体基板１０の損傷（割れなど）を防止することができる。検査工程のその他の詳細は、上述した内容を適用することができる。
【００２３】
図３（Ｄ）に示す切断工程では、カッタ（例えばダイサ）６６を使用して切断してもよいし、レーザ（例えばＣＯ2レーザ、ＹＡＧレーザ）を使用して切断してもよい。切削して切断工程を行ってもよい。
【００２４】
図４に示すように、本実施の形態に係る半導体装置の製造方法は、上述の方法によって製造された複数の半導体装置５０をスタックすることをさらに含む。こうして、スタック構造の半導体装置１を製造することができる。上下の半導体装置５０の電気的接続を、導電部３０を介して図ってもよい。導電部３０同士をロウ材を介して電気的に接続してもよい。複数の半導体装置は、封止材５２で封止されている。最も外側（図４では最下段）の半導体装置５０に、配線層（再配置配線層）５４を形成してもよい。配線層５４の一部（例えばランド部）を樹脂層５６上に形成してもよい。配線層５４の一部（例えばランド部）に外部端子（例えばハンダボール）５８を設けてもよい。図４に示す例では、半導体装置１は、回路基板１０００の配線パターン１１００に電気的に接続されている。
【００２５】
本実施の形態によれば、導電部３０の形成工程終了後に、半導体基板１０の電気的特性を検査するので、検査工程によって導電部３０の形成工程の信頼性を低下させることがない。したがって、半導体装置の製造方法の信頼性の向上を図ることができる。その他の効果の詳細は、上述した内容を適用することができる。なお、本実施の形態に係る方法によって製造された半導体装置を有する電子機器として、図５には、ノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００２６】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２７】
【図１】図１（Ａ）〜図１（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
【００２８】
１０…半導体基板、  １２…集積回路、  ２２…凹部、  ３０…導電部、
３６…最表部、  ５０…半導体装置、  ６０…補強部材、  ６２…テープ、
６４…支持体
【図１】
0003690407.tif 000002
【図２】
0003690407.tif 000003
【図３】
0003690407.tif 000004
【図４】
0003690407.tif 000005
【図５】
0003690407.tif 000006
【図６】
0003690407.tif 000007