(57)【特許請求の範囲】
【請求項１】
第一の基板上に複数のアドレス電極とそれを覆う第一の誘電体層とを設け、第二の基板上に面放電用の複数の表示電極とそれを覆う第二の誘電体層とを設け、前記第一の基板と第二の基板とを前記アドレス電極と表示電極とが交差するように対向配置し、前記アドレス電極の間に設けられた隔壁により当該アドレス電極の方向に延びる放電空間を形成し、更に発光の為の蛍光体を有してなり、前記表示電極をスキャンしながら前記アドレス電極と前記表示電極との間でアドレス放電を順に発生させ、当該放電により前記第二の誘電体層上に蓄積された電荷を利用して前記表示電極間に面放電を発生させるプラズマディスプレイパネルにおいて、
前記複数の表示電極が形成された有効表示領域の外側に、前記第一または第二の基板上に形成され、該放電空間に露出され、所定の電位に接続されたリーク電極部を有することを特徴とするプラズマディスプレイパネル。
【請求項２】
第一の基板上に複数のアドレス電極とそれを覆う第一の誘電体層とを設け、第二の基板上に面放電用の複数の表示電極とそれを覆う第二の誘電体層とを設け、前記第一の基板と第二の基板とを前記アドレス電極と表示電極とが交差するように対向配置し、前記アドレス電極の間に設けられた隔壁により当該アドレス電極の方向に延びる放電空間を形成し、更に発光の為の蛍光体を有してなり、前記表示電極をスキャンしながら前記アドレス電極と前記表示電極との間でアドレス放電を順に発生させ、当該放電により前記第二の誘電体層上に蓄積された電荷を利用して前記表示電極間に面放電を発生させるプラズマディスプレイパネルにおいて、
前記アドレス電極が、前記複数の表示電極が形成された有効表示領域の外側の領域において、該放電空間に露出される部分を有することを特徴とするプラズマディスプレイパネル。
【請求項３】
請求項２記載のプラズマディスプレイパネルにおいて、前記アドレス電極の露出部分上には前記第一の誘電体層が設けられていないことを特徴とする。
【請求項４】
請求項３記載のプラズマディスプレイパネルにおいて、前記第一の誘電体層上に蛍光体層が形成され、前記アドレス電極の露出部分上には当該蛍光体層が設けられていないことを特徴とする。
【請求項５】
請求項２記載のプラズマディスプレイパネルにおいて、前記アドレス電極の露出部分は、前記第一の誘電体層で被覆されている部分より耐酸化性が高いことを特徴とする。
【請求項６】
第一の基板上に複数のアドレス電極とそれを覆う第一の誘電体層とを設け、第二の基板上に面放電用の複数の表示電極と該複数の表示電極の外側に並設されるダミー表示電極とそれら表示電極およびダミー電極を覆う第二の誘電体層とを設け、前記第一の基板と第二の基板とを前記アドレス電極と表示電極とが交差するように対向配置し、前記アドレス電極の間に設けられた隔壁により当該アドレス電極の方向に延びる放電空間を形成し、更に発光の為の蛍光体を有してなり、前記表示電極をスキャンしながら前記アドレス電極と前記表示電極との間でアドレス放電を順に発生させ、当該放電により前記第二の誘電体層上に蓄積された電荷を利用して前記表示電極間に面放電を発生させるプラズマディスプレイパネルにおいて、
前記アドレス電極が、前記複数の表示電極が形成された有効表示領域の外側の領域であって前記ダミー表示電極に対向する部分において、該放電空間に露出される部分を有することを特徴とするプラズマディスプレイパネル。
【請求項７】
請求項６記載のプラズマディスプレイパネルにおいて、前記アドレス電極の露出部分は、前記第一の誘電体層で被覆されている部分より耐酸化性が高いことを特徴とする。
【請求項８】
第一の基板上に複数のアドレス電極とそれを覆う第一の誘電体層とを設け、第二の基板上に面放電用の複数の表示電極とそれを覆う第二の誘電体層とを設け、前記第一の基板と第二の基板とを前記アドレス電極と表示電極とが交差するように対向配置し、前記アドレス電極の間に設けられた隔壁により当該アドレス電極の方向に延びる放電空間を形成し、更に発光の為の蛍光体を有してなり、前記表示電極をスキャンしながら前記アドレス電極と前記表示電極との間でアドレス放電を順に発生させ、当該放電により前記第二の誘電体層上に蓄積された電荷を利用して前記表示電極間に面放電を発生させるプラズマディスプレイパネルにおいて、
前記複数の表示電極が形成された有効表示領域の外側に、第二の基板上に形成され、該放電空間に露出され、所定の電位に接続されたリーク電極を有することを特徴とするプラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以下単にＰＤＰと称する。）に係り、特に３電極面放電構造のＡＣ型ＰＤＰの偶発放電を防止した構造に関する。
【０００２】
【従来の技術】
面放電のＡＣ型ＰＤＰは、大画面のフルカラー表示装置として注目されている。特に、３電極面放電構造のＰＤＰは、表示側のガラス基板上に面放電を発生する複数の平行な表示電極（以下Ｘ電極、Ｙ電極と称する。）を形成し、反対側のガラス基板上にＸ，Ｙ電極と直交するアドレス電極と蛍光体を形成している。そしてＰＤＰの駆動は、Ｘ，Ｙ電極間に放電開始電圧を越える大電圧を印加してリセットし、スキャン電極であるＹ電極とアドレス電極との間で放電させ、Ｘ，Ｙ電極間に維持電圧を印加し蓄積された壁電荷を利用して輝度に応じた維持放電を行わせることを基本とする。
【０００３】
後に詳述するが、Ｙ電極とアドレス電極との間で生じたプラズマ放電の結果、空間電荷が発生し、その大部分がＸ，Ｙ電極上の誘電体層上に蓄積される。また、発生した空間電荷の一部は、隣のスキャン電極とＹ電極との書き込み放電の種火として利用される。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の様に発生した空間電荷はその一部がスキャンと共に移動し、最初と最後のスキャン電極付近で蓄積されていく。その結果、蓄積された電荷による大電圧で偶発的に放電が発生し、画質の劣化を招くことになる。この現象は必ずしも明確に解明されていないが、少なくとも維持放電に利用されない電荷がアドレス電極上に蓄積される為に発生することは確認されている。
【０００５】
そこで、本発明は上記した偶発放電の発生を防止することができるＰＤＰの構造を提供することを目的とする。
【０００６】
更に、本発明の目的は、偶発放電の原因となる電荷の蓄積をなくすことができるＰＤＰの構造を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的は、本発明によれば、表面上に複数のアドレス電極と、該アドレス電極を被覆する第一の誘電体層とが形成された第一の基板と、表面上に前記アドレス電極と交差する面放電用の複数の平行な表示電極と、該表示電極を被覆する第二の誘電体層とが形成された第二の基板とを有し、該第一と第二の基板が放電空間を介して対向配置されたプラズマディスプレイパネルにおいて、
前記複数の表示電極が形成された有効表示領域の外側に、前記第一または第二の基板上に形成され、該放電空間に露出され、所定の電位に接続されたリーク電極部を有することを特徴とするプラズマディスプレイパネルを提供することにより達成される。
【０００８】
本発明は、より具体的には、前記アドレス電極が、前記複数の表示電極が形成された有効表示領域の外側の領域において、該放電空間に露出される部分を有する。
【０００９】
またそのアドレス電極の露出部分は、前記第一の誘電体層で被覆されている部分より耐酸化性が高いことを特徴とする。
【００１０】
更に、本発明の別の例では、前記アドレス電極が、前記複数の表示電極が形成された有効表示領域の外側の領域であってダミー表示電極に対向する部分において、該放電空間に露出される部分を有する。
【００１１】
本発明によれば、有効表示領域外にアドレス放電によって従来蓄積されていた空間電荷をリークさせる構造を提供し、偶発放電に至る電荷の異常蓄積をなくすことができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１３】
図１は、本発明の実施の形態のＰＤＰの分解斜視図である。また、図２は、そのＰＤＰの表示電極対に沿った断面図である。両方の図を参照してその基本的な構造について説明する。１０は表示側のガラス基板で、図の上側の方向に光が出ていく。２０は、背面側のガラス基板である。表示側のガラス基板１０上には、透明電極１１とその上（図面上は下）に形成された導電性の高いバス電極１２からなる表示電極対としてのＸ電極１３ＸとＹ電極１３Ｙが形成され、ＰｂＯ等の低融点ガラスからなる誘電体層１４とＭｇＯからなる保護層１５で覆われている。バス電極１２は、透明電極１１の導電性を補うために、Ｘ電極とＹ電極の反対側端部に沿って設けられる。透明電極１１は、例えばＩＴＯにより形成され、バス電極１２は例えばＣｒ／Ｃｕ／Ｃｒの３層構造よりなる。
【００１４】
背面ガラス基板２０上には、例えばシリコン酸化膜からなる下地のパッシベーション膜２１上に、ストライプ状のアドレス電極Ａ１，Ａ２，Ａ３が設けられ、誘電体層２２で覆われている。アドレス電極Ａ１〜Ａ３は、例えばＣｒ／Ｃｕ／Ｃｒの３層構造よりなり、誘電体層２２はＰｂＯ等の低融点ガラスからなる。また、アドレス電極Ａ１，Ａ２，Ａ３に隣接するようにストライプ状の隔壁（リブ）２３が形成される。この隔壁２３は、ＰｂＯ等の低融点ガラスからなり、アドレス放電時の隣接セルへの影響を断つためにと光のクロストークを防ぐための二つの機能を有する。隣接するリブ２３毎に赤、青、緑の蛍光体層２４Ｒ，２４Ｇ，２４Ｂがアドレス電極上及びリブ壁面を被覆するように塗り分けられている。
【００１５】
また、図２に示される通り、表示側基板１０と背面側基板２０とは約１００μｍ程度のギャップを保って組み合わされ、その間の空間２５にはＮｅ＋Ｘｅの放電用の混合ガスが封入される。
【００１６】
図３は、上記の３電極面放電型のＰＤＰのＸ，Ｙ電極とアドレス電極との関係を示すパネルの平面図である。Ｘ電極Ｘ１〜Ｘ１０は横方向に並行して配列されかつ基板端部において共通接続され、Ｙ電極Ｙ１〜Ｙ１０はＸ電極の間にそれぞれ設けられかつ個別に基板端部に導出されている。これらのＸ，Ｙ電極はそれぞれ対になって表示ラインを形成し、表示のための維持放電電圧が交互に印加される。尚、ＸＤ１，ＸＤ２及びＹＤ１，ＹＤ２はそれぞれ有効表示領域の外側に設けられるダミー電極であり、パネルの周辺部分の製造プロセスによる非線形性の特性を緩和する為に設けられている。図３中は、上下左右に１本または１対づつ設けられているが、これらのダミー電極の数は適宜選択される。そして、背面側基板２０上に設けられるアドレス電極Ａ１〜Ａ１４は、Ｘ，Ｙ電極と直交して設けられる。
【００１７】
Ｘ，Ｙ電極はペアになって維持放電電圧が交互に印加され、Ｙ電極は情報を書き込む時のスキャン電極としても利用される。アドレス電極は、情報を書き込む時に利用され、情報に従ってアドレス電極とスキャン対象のＹ電極との間でプラズマ放電が発生される。従って、アドレス電極には１セル分の放電電流しか流す必要がない。また、その放電電圧は、Ｙ電極との組み合わせで決まるので、比較的低電圧での駆動が可能である。このような低電流、低電圧駆動が、大表示画面を可能にしている。
【００１８】
図４は、具体的なＰＤＰの駆動方法を説明する為の電極印加電圧波形図である。それぞれの電極に印加される電圧は、例えば、Ｖｗ＝１３０Ｖ，Ｖｓ＝１８０Ｖ，Ｖａ＝５０Ｖ，−Ｖｓｃ＝−５０Ｖ，−Ｖｙ＝−１５０Ｖであり、Ｖａｗ，Ｖａｘはそれぞれの他の電極に印加される電圧の中間電位に設定される。
【００１９】
３電極面放電型のＰＤＰの駆動では、１つのサブフィールドがリセット期間、アドレス期間、及び維持放電期間（表示期間）から構成される。そして、１フレームは複数のサブフィールドで構成される。
【００２０】
リセット期間では、時刻ａ−ｂにて共通接続されたＸ電極に全面書き込みパルスが印加され、パネル全面でＸＹ電極間で放電が発生する（図中Ｗ）。この放電で空間２５に発生した電荷のうち、正電荷が電圧の低いＹ電極側に引き寄せられ、負電荷が電圧の高いＸ電極側に引き寄せられる。その結果、書き込みパルスがなくなる時刻ｂにて、今度はＸ電極とＹ電極間に上記の引き寄せられて誘電体層１４上に蓄積された電荷による高電界により、再度放電が発生する（図中Ｃ）。その結果、全てのＸ，Ｙ電極上の電荷が中和されてしまい、パネル全体のリセットが終了する。期間ｂ−ｃはその電荷の中和に要する時間である。
【００２１】
次に、アドレス期間（図中ｃ−ｄ）では、Ｙ電極に−５０Ｖ（−Ｖｓｃ）、Ｘ電極に５０Ｖ（Ｖａ）を印加し、Ｙ電極に対してスキャンパルス−１５０Ｖ（−Ｖｙ）を順に印加しながら、アドレス電極に表示情報に従ったアドレスパルス５０Ｖ（Ｖａ）を印加する。この結果、アドレス電極とスキャン電極との間に２００Ｖの大電圧が印加され、プラズマ放電（アドレス放電）が発生する。この時、リセット終了時にアドレス電極上の誘電体層２２上に多少の正電荷が残っており、この正電荷がアドレス放電の種火として利用される。アドレス放電では、印加パルスがリセット時の全面書き込みパルス程は大きな電圧及びパルス幅ではないので、パルスの印加が終了しても蓄積電荷による反対の放電は生じない。そして、放電によって発生した空間電荷は、５０Ｖ印加のＸ電極側及びアドレス電荷側に負電荷が、−５０Ｖ印加のＹ電極側に正電荷がそれぞれの誘電体層１４，２２上に壁電荷として蓄積される。
【００２２】
この点は、図５の偶発放電の説明図のアドレス放電（Ａ）（Ｂ）によりより理解される。図に示される通り、アドレス放電で発生し蓄積されるＸ電極とＹ電極上の蓄積電荷は、後の維持放電期間（図４中ｄ以降）での維持放電の為のメモリ機能を果たす。即ち、後の維持放電電圧がＸ，Ｙ電極間に印加されると、アドレス期間に放電して壁電荷が蓄積されているセルのＸ，Ｙ電極間に、その維持パルス電圧と蓄積電荷の電圧とが重畳されて、維持放電がＸ，Ｙ電極間で発生する。
【００２３】
図５（Ｃ）（Ｄ）に示される様に、スキャンパルス（−Ｖｙ）がＹ電極を移動していくに従い、空間電荷の例えば正電荷が図５の左側に移動し、負電荷は右側に移動し、両端でそれぞれ蓄積されるものと思われる。そして、上記のメモリ機能として利用されないアドレス電極上の電荷は、その後の維持放電期間でも放電せず、蓄積され（図５（Ｃ））、やがて表示領域の周辺、特に上下端のＹ電極近傍からアドレス電極に沿って偶発的に放電を発生させる（図５（Ｄ））。
【００２４】
最後に、維持放電期間では、アドレス期間で記憶された壁電荷を利用して、表示の輝度に応じた表示の放電が行われる。即ち、Ｘ，Ｙ電極間に、壁電荷があるセルでは放電するが壁電荷のないセルでは放電しない程度の維持パルスが印加される。その結果、アドレス期間で壁電荷が蓄積されたセルではＸ，Ｙ電極間で交互に放電が繰り返される。この放電パルスの数に応じて、表示の輝度が表現される。従って、このサブフィールドを複数回にわたり重み付けした維持放電期間で繰り返すことで多階調表示を可能にする。そして、ＲＧＢのセルで組み合わせることでフルカラー表示を実現できる。
【００２５】
［偶発放電対策］
図５に示される通り、Ｘ，Ｙ電極上に形成された誘電体層１４上には、壁電荷が蓄積されて維持放電期間での放電に利用される。しかし、上下端のＹ電極近傍に転送されて蓄積された電荷は、Ｙ電極のスキャンによる転送がなくしかも維持放電の種火としての利用がない。その為、上下端に蓄積された電荷は複数回のスキャン期間を経て大量に蓄積され、図５（Ｄ）の様に偶発放電の原因となる。
【００２６】
そこで、本発明では、有効表示領域の上下端の表示電極対Ｘ，Ｙの外側に、アドレス放電によって転送されて蓄積された空間電荷をリークする構造を採用して、偶発放電の原因となる空間電荷の蓄積を防止する。
【００２７】
図６は、空間電荷の蓄積を防止する為の構造を示す断面図である。アドレス電極Ａに沿った断面図であり、ガラス基板１０、２０の両端を示す為に基板中央部分を省略している。表示側のガラス基板１０と背面側のガラス基板２０とは、例えばＰｂＯ等の低融点ガラスからなるシール材２６により封止されている。アドレス電極Ａは、前述した通りガラス基板２０上にシリコン酸化膜２１上に形成された導電層である。そして、その上に誘電体層２２及び蛍光体層２４が形成されている。図６の構造では、表示電極対Ｘ１，Ｙ１〜Ｘ１０，Ｙ１０が形成されている有効表示領域３０の外側の領域３２において、誘電体層２２と蛍光体層２４が除去され、アドレス電極Ａが放電空間に露出されている。有効表示領域内では、アドレス電極ＡはＹ電極との間でアドレス放電を発生させる為に、その上に誘電体層２２を形成している。しかし、有効表示領域３２の外側では、その様な機能は必要ないので、その部分３２では誘電体層２２が除去されている。
【００２８】
この様に、アドレス放電によって表示電極対Ｘ，Ｙの上下端に転送されてきた空間電荷は、領域３２での露出されたアドレス電極Ａを介してリークされるので、空間電荷が蓄積されることはない。尚、リークされる電荷は、ＰＤＰの駆動用のパルス電圧に影響を与える程の量ではないので、表示の為の駆動制御に影響を及ぼすことはない。従って、アドレス電極に印加される電圧のレベルに応じて、適宜正電荷または負電荷がリークされて、偶発放電につながる電荷の蓄積が防止される。
【００２９】
更に、図６の例では、有効表示領域３０の外側に設けられたダミーの表示電極対ＸＤ１，ＹＤ１及びＸＤ２，ＹＤ２に対向する部分のアドレス電極Ａを露出している。かかる構成にすることで、ダミーの表示電極対間でサステイン放電させて余剰電荷を放電空間を経由して露出されたアドレス電極Ａに積極的に逃がすことができる。
【００３０】
図７は、空間電荷の蓄積を防止する為の別の構造を示す断面図である。図７の例では、誘電体層２２が除去された領域でのアドレス電極Ａとして、耐酸化性の電極層２７を設ける。ガラス基板２０上のアドレス電極Ａの構造は、前述した通り例えばＣｒ／Ｃｕ／Ｃｒの３層構造になっている。最下層のＣｒ層は、ガラス基板２０或いはガラス層２１との密着性を高める機能を持ち、最上層のＣｒ層は、導電率の高いＣｕ層の熱による変形を防止する機能を有している。
【００３１】
ところが、２枚のガラス基板１０、２０をシール材２６により封止する工程では、ガラス基板１０側に例えばＰｂＯ等の低融点ガラスを形成し、両ガラス基板を約４００℃の焼成温度下にて１２０分間の焼成を行う。その際に、アドレス電極のＣｒ層が酸化されない様に、その上の誘電体層２２や蛍光体層２４で被覆した状態でガラス封止している。
【００３２】
そこで、図７の例では、空間電荷をリークする為に有効表示領域３０の外側の領域３２でアドレス電極を露出しているので、その露出部分を耐酸化性、耐熱性が高い銀ペースト層２７で構成している。それ以外のＣｒ層の部分は全て誘電体層２２で被覆したままになっている。製造プロセスとしては、Ｃｒ／Ｃｕ／Ｃｒの三層構造のアドレス電極をガラス基板２０上にスパッタリング法で形成し、リソグラフ工程により領域３２の部分をエッチング除去し、その上に銀ペースト層２７を形成する。そして、誘電体層２２を形成した後に焼成し、最後に領域３２の部分の誘電体層２２を除去して銀ペースト層２７を露出させる。
【００３３】
銀ペースト層２７が形成されている領域３２以外のアドレス電極Ａは、全て誘電体層２２に被覆されて、シール材２６による封止の焼成工程を施される。そして、その焼成後にガラス基板２０の両端のシール材２６の外側で、アドレス電極Ａが露出されてパッドＰＡとなり、フレキシブルケーブルＦＣに熱圧着されてドライバ回路３４に接続される。尚、図７では簡単の為に、左側のみフレキシブルケーブルＦＣの構成が示されている。
【００３４】
かかる構成にすることで、シール焼成時の焼成雰囲気下であっても露出したアドレス電極Ａが酸化されることはない。そして、空間電荷をリークさせることができる。
【００３５】
図８は、空間電荷の蓄積を防止する為の別の構造を示す断面図である。この例では、図６と比較して有効表示領域３０の外側の領域３２にて、誘電体層２２のみを除去した例である。蛍光体層２４は粗い膜であり、空間電荷は蛍光体層２４を介して露出されたアドレス電極Ａにリークされる。この場合でも、図７の如く、露出されたアドレス電極を銀ペースト層２７で構成することで、シール封止工程での酸化を防止することができる。
【００３６】
図９は、空間電荷の蓄積を防止する為の別の構造を示す断面図である。この例では、ガラス基板１０側の有効表示領域３０の外側の上下端に空間電荷をリークさせるリーク電極２８を形成する。リーク電極２８の構造は、例えば耐酸化性の高い銀ペースト膜等が好ましい。リーク電極２８を所定の低電位に保つことで、正、負の電荷がリークすることができる。リーク電極２８は、例えば、上下端の表示電極対に並べて設けられる。
【００３７】
図１０は、更に空間電荷の蓄積を防止する為の別の構造を示す断面図である。この例では、有効表示領域３０の外側にダミー表示電極対ＸＤ，ＹＤが形成されているダミー領域３２があり、その外側の領域２４において、アドレス電極Ａの誘電体層２２と蛍光体層２４が除去されている。アドレス放電期間において、ダミー表示電極対とアドレス電極Ａとの間で放電を行わせて、ダミー領域の外側の領域３４で空間電荷をリークさせる。それ以外の構成は、図６の場合と同じである。
【００３８】
図１１は、更に空間電荷の蓄積を防止する為の別の構造を示す断面図である。この例では、図１０の露出されたアドレス電極の部分を、図７の如く銀ペースト等の耐酸化性のある物質で構成している。その他の部分は、前述した通りである。
【００３９】
尚、上記の実施例では、２本づつの表示電極対間で面放電を発生させる例を説明したが、本発明はこれに限らず、例えば表示電極を等間隔に配列して表示電極とその両側の表示電極との間で面放電を発生させる構成にしたパネルの場合も適用可能である。
【００４０】
【発明の効果】
以上説明した通り、本発明によれば、ＰＤＰの有効表示領域の外側にアドレス放電で転送されて蓄積される余剰電荷がリークされる構造を採用したので、その電荷が蓄積されて偶発放電を招くことが防止される。また、アドレス電極を露出する時は、その露出部分を耐酸化性の高い材料で構成することで、封止工程等の焼成工程で酸化されることはない。
【００４１】
また、ダミー表示電極対に対向する部分のアドレス電極を露出させる構成にすることで、ダミー表示電極対間での放電を利用して有効に余剰電荷を放電空間を介してリークさせることができる。また、ダミー表示電極対の外側の領域でアドレス電極を露出させる構造でもリークさせることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＰＤＰの分解斜視図である。
【図２】本発明の実施の形態のＰＤＰの断面図である。
【図３】３電極面放電型のＰＤＰの表示電極対（Ｘ，Ｙ電極）とアドレス電極との関係を示すパネルの平面図である。
【図４】ＰＤＰの駆動方法を説明する為の電極印加電圧波形図である。
【図５】偶発放電の説明図である。
【図６】空間電荷の蓄積を防止する為の構造を示す断面図である。
【図７】空間電荷の蓄積を防止する為の別の構造を示す断面図である。
【図８】空間電荷の蓄積を防止する為の別の構造を示す断面図である。
【図９】空間電荷の蓄積を防止する為の別の構造を示す断面図である。
【図１０】空間電荷の蓄積を防止する為の別の構造を示す断面図である。
【図１１】空間電荷の蓄積を防止する為の別の構造を示す断面図である。
【符号の説明】
１０、２０    ガラス基板
１３Ｘ，Ｙ    表示電極対
１４          誘電体層
Ａ１，Ａ２    アドレス電極
２２          誘電体層
２４          蛍光体層
２８          リーク電極
３２、３４    アドレス電極露出領域
【図１】
0003636250.tif 000002
【図２】
0003636250.tif 000003
【図３】
0003636250.tif 000004
【図４】
0003636250.tif 000005
【図５】
0003636250.tif 000006
【図６】
0003636250.tif 000007
【図７】
0003636250.tif 000008
【図８】
0003636250.tif 000009
【図９】
0003636250.tif 000010
【図１０】
0003636250.tif 000011
【図１１】
0003636250.tif 000012