(57)【特許請求の範囲】
【請求項１】
Ｓｉ基板上に、ＥｕＳｉ2 をＳｉと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行うＥｕ3 ＳｉＯ3 又はＥｕ2 ＳｉＯ4 からなる発光薄膜の製造方法。
【請求項２】
Ｓｉ基板上に、ＥｕＳｉ2 をＳｉと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ってＥｕ3 ＳｉＯ3 又はＥｕ2 ＳｉＯ4 からなる発光薄膜を作製し、該発光薄膜上にＩＴＯ電極を形成することを特徴とする光デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光通信、自発光表示装置、光集積回路、発光源等に用いられる発光薄膜及び光デバイスの製造方法に関するものである。
【０００２】
【従来の技術】
現在のエレクトロニクス技術を支えているシリコン（Ｓｉ）半導体は、間接遷移型であり、発光効率が非常に低いため、ＯＥ（光・電気）ＩＣ及び表示材料等に使用されている発光デバイスには、有機材料、並びにＧａＡｓ、ＧａＮ等発光効率の高い直接遷移型の化合物半導体が用いられている。
【０００３】
しかし、これらの材料は、（１）材料の安定性、（２）酸化膜の質、（３）資源の豊富さ、（４）集積回路作製技術等の点において、Ｓｉ半導体と比較して劣るため、室温で強く光るＳｉ半導体の出現が待望されている。
【０００４】
このような背景のもと、近年、Ｓｉ半導体をナノ構造化することによって強い発光を実現しようとする試みが活発になってきている。例えば、Ｓｉ／Ｇｅの超格子を作製し、バンドの折り返し効果を利用して、間接遷移型半導体を直接遷移型半導体に変える方法［Ｓ．Ｆｕｋａｔｓｕ，Ｈ．Ｙｏｓｈｉｄａ，Ａ．Ｆｕｊｉｗａｒａ，Ｙ．Ｔａｋａｈａｓｈｉ，Ｙ．Ｓｈｉｒａｋｉ，ａｎｄ  Ｒ．Ｉｔｏ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６１，８０４（１９９２）．］、Ｓｉの１次元または０次元ナノ構造を作製して、その量子効果を利用してＳｉ半導体から発光を引き出す方法［Ｈ．Ｔａｋａｇｉ，Ｈ．Ｏｇａｗａ，Ｙ．Ｙａｍａｚａｋｉ，Ａ．Ｉｓｈｉｚａｋｉ，ａｎｄ  Ｔ．Ｎａｋａｇｉｒｉ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５６，２３７９（１９９０）．］等が報告されている。
【０００５】
また、近年ではＳｉ基板を電気化学的にエッチングする方法でポーラスＳｉ構造を作製し、この材料から発光を引き出す方法も注目を集めている［Ｌ．Ｔ．Ｃａｎｈａｍ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５７，１０４６（１９９０）］。
【０００６】
【発明が解決しようとする課題】
しかしながら、Ｓｉ／Ｇｅの超格子の作製においては、成長させるＳｉならびにＧｅの格子間隔が等しくないため、Ｓｉ／Ｇｅの超格子界面において格子のミスマッチが生じ、界面欠陥が必然的に多く生じてしまう。ひいては、この欠陥が無輻射センターとなり強い発光が期待できないといった問題点を有する。
【０００７】
Ｓｉの１次元または０次元ナノ構造を作製して、その量子効果を利用してＳｉ半導体から発光を引き出す方法においては、発光を引き出すために必要とするこれらのナノ構造の大きさは、２ｎｍから５ｎｍと非常に小さいため、（１）これらの構造を制御性良く作製すること（大きさをそろえること）、（２）ナノ構造では比表面積が膨大になるためこの表面を如何に無輻射センターを形成しないように終端するか、及び長期間にわたって安定な表面終端を行なうこと、（３）２ｎｍから５ｎｍのナノ構造に電極を作製する場合、ナノ構造と電極との接点が非常に小さいので、接点に大きな電界がかかり寿命が極端に短くなる等の問題点を有する。
【０００８】
また、ポーラスＳｉ構造では、ポーラスなナノ構造表面に膨大な水素が終端しており、この水素は容易に脱離してしまうため、その物理的ならびに化学的性質が極端に不安定である等の問題点を有する。
【０００９】
ところで、蛍光体材料である、Ｅｕ、Ｃｅ、Ｔｂ等は、従来より蛍光灯、Ｘ線感光体等に使用されている高輝度発光体として知られている。しかしながら、これらの材料とＳｉ半導体を融合させる試みはほとんどなく、また、あったとしても、非常に費用のかかる分子線エピタキシー並びにイオン注入技術を必要とする（Ｐ．Ｂｅａｌｌｏｕｌ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６３，１９５４（１９９３））ため、実用化に際しては、大量生産性、価格等の点で問題点を有する。
【００１０】
また、このように高価な装置を使用して、試料を作製しているのにも関わらず、Ｓｉ上に積んだＥｕをドープしたＣａ・Ｆ2 層では、電流注入で発光させる際に、非常に輝度が低い等の問題点を有している。
【００１１】
本発明は、上記問題点を除去し、輝度が高く、化学的性質が安定で、価格を低減できる発光薄膜及びその光デバイスの製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕発光薄膜の製造方法において、Ｓｉ基板上に、ＥｕＳｉ2 をＳｉと共にスパッタし、次いでアニーリング処理を施し、スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行うＥｕ3 ＳｉＯ3 又はＥｕ2 ＳｉＯ4 からなる発光薄膜を製造する。
【００１３】
〔２〕光デバイスの製造方法であって、Ｓｉ基板上に、ＥｕＳｉ2 をＳｉと共にスパッタし、次いでアニーリング処理を施し、スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ってＥｕ3 ＳｉＯ3 又はＥｕ2 ＳｉＯ4 からなる発光薄膜を作製し、その発光薄膜上にＩＴＯ電極を形成することを特徴とする。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図を参照しながら説明する。
【００１５】
図１は本発明の第１実施例を示す発光薄膜を有する発光素子の構成図である。
【００１６】
まず、Ｓｉ基板１上に発光薄膜２を堆積する前に、自然酸化膜を除去し、界面抵抗を下げ、電流注入を行なう際に加える電圧降下をなるべく小さくする。
【００１７】
この時、自然酸化膜の除去は、ｂａｆｆｅｒｅｄ  ＮＨ4 Ｆ並びに希釈ＨＦ（１〜１０％）等にＳｉ基板１を５〜２０分浸透することによって行なわれる。発光薄膜２を堆積すべきＳｉ基板１は、なるべく低抵抗なものが良いが、ここではｐ型３〜５Ω・ｃｍのものを用いた。ｐ型かｎ型の選択は、将来的に発光薄膜２上に堆積する電極の種類によって決定する。ここでは、将来的に堆積する電極として、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）透明電極３を選択し、これがｎ型であることから、Ｓｉ基板１をｐ型のものに選択した。
【００１８】
自然酸化膜除去後、直ちにＳｉ基板１に発光薄膜２を蒸着する。ここでは、具体的には無線周波マイクロ波スパッタリング法について詳述するが、膜を堆積する方法は、この限りではなく、他にも、レーザーアブレーション法、電子ビーム蒸着等種々の方法で堆積可能である。スパッタリングは、直径１００ｍｍのＳｉディスクをスパッタリングターゲットとして、この上に、９９．９％ＥｕＳｉ2 粉末を１０〜１０００ｍｇの分量を、直径５０ｍｍ程度の円形に一様にこのＳｉディスク上に分散させて、これをＳｉディスクと同時にスパッタリングすることによって行なわれた。この際ＥｕＳｉ2 は必ずしも粉体である必要はなく、通常のスパッタリングターゲットのように焼結したものでも、後の実施例で述べる効果を得ることができる。また、ＥｕＳｉ2 以外にも種々の希土類金属シリサイド粉体を混入して（例えばＬａＳｉ2 、ＣｅＳｉ2 、ＰｒＳｉ2 、ＮｄＳｉ2 、ＳｍＳｉ2 、ＧｄＳｉ2 、ＥｕＳｉ2 、ＴｂＳｉ2 、ＤｙＳｉ2 、ＨｏＳｉ2 、ＥｒＳｉ2 、ＴｍＳｉ2 、ＹｂＳｉ2 、ＬｕＳｉ2 、Ｃｒ3 Ｓｉ、ＭｎＳｉ、等）スパッタリングを行なうことによって、よりスペクトル幅の広い白色エレクトロルミネッセンスを得ることができる。
【００１９】
スパッタリング条件としては、圧力０．５ＰａのＡｒ雰囲気ガス（純度９９．９９９％）中において、加えるＲＦパワーは１００Ｗ、堆積温度（Ｓｉ基板１温度）３００℃で行なった。堆積されたＥｕＳｉ2 の膜厚はおよそ２μｍであった。本発明者等の研究結果によれば、最適な膜厚は、０．０５μｍから１０μｍの範囲である。これより薄いと発光効率が低下し、これより厚いと膜の抵抗が大きいため、電流が流れ難くなることになる。また、スパッタリング時に酸素をＡｒガスと同程度加えて膜の堆積を行なうと、後に得られるエレクトロルミネッセンスの輝度をよりあげることが可能となる。
【００２０】
しかしながら、ここでは、作製方法の単純性を採用してＡｒ雰囲気ガス中でスパッタリングを行なった。スパッタリング処理の後、堆積した膜中、並びに界面の欠陥を低減させるため、真空中で１０００℃、１５分間のアニーリング処理を行なった。ここでも、アニーリング時に酸素を多少加えるとエレクトロルミネッセンスの輝度をより上げることが可能となる。しかしながら、ここでは、作製方法の単純性および現象の再現性を加味して真空雰囲気中でアニーリング処理を行なった。
【００２１】
このようにして作製された発光薄膜２を、Ｘ線光電子分光、Ｘ線回析で構造回析すると、化学量論がＥｕ：０．２４、Ｓｉ：０．１５、Ｏ：０．６１である膜が形成されている。これらの化学量論を有する膜としてはＥｕＳｉＯ3 とＥｕ2 ＳｉＯ4 が形成されていると考えられる。
【００２２】
また、透過電子顕微鏡観察などで構造解析すると、このような処理を施した膜は、平均粒径が９ｎｍのＥｕＳｉＯ3 またはＥｕ2 ＳｉＯ4 の微粒子の集合体になっていることが分かる。このように無酸素中でスパッタリング並びにアニーリング処理を施しても、比表面積が大きい微粒子が形成されているため、必然的に雰囲気ガスを吸着し易くなり、特に酸素を取り込み易くなる。このような理由により、膜中にかなりの量の酸素が含まれる。この酸素は、発光輝度を上げる効果を有するが、このように、無酸素処理でもかなりの量の酸素が含まれるため、そのコントロールが難しい。そのため、本願発明者等は酸素を導入して、膜を堆積並びにアニーリングする過程についての記述を省いた。
【００２３】
このようにして作製された発光薄膜２であるＥｕＳｉＯ3 とＥｕ2 ＳｉＯ4 膜（以下、ＥＳＯ膜と略称する）からエレクトロルミネッセンスを得るために、ＩＴＯ透明電極３をＲＦスパッタリング法でおよそ１００ｎｍ程度の厚さで発光薄膜２上に堆積した。このようにして、エレクトロルミネッセンスを得るために上記過程を経て作製した光デバイスの構造を図１に示す。なお、図１において４はＡｌ電極であり、Ｅは直流電源である。
【００２４】
この光デバイスのＳｉ基板１のＡｌ電極４側を、＋極、ＩＴＯ透明電極３側を−極にして電圧をかけると、図２に示すような白色発光を示す。この図において、ａは図２のように扇形にパターニングされたＩＴＯ膜（３）、ｂはＳｉ基板（１）、ｃはボンディングワイヤである。このエレクトロルミネッセンスの輝度を輝度計で測定すると、３０Ｖのバイアス電圧で１３０Ｃｄ／ｍ2 の値を示した。この時の発光層の大きさはおよそ５ｍｍ2 であり、一様な面発光を示す。この面発光の大きさは、蒸着するＩＴＯ透明電極３の大きさで決まっており、工業化を念頭に置いた場合、得られるデバイスの大きさは、ここでは、Ｓｉ基板１の大きさで決定されており、現在の段階では、直径が３０〜４０ｃｍのものが利用できる。
【００２５】
また、この方法は、スパッタリング法を利用しているので、発光薄膜２を蒸着する基板は、Ｓｉ以外にも、ディスプレー材料等に使用されているＩＴＯ付き石英ガラス等の利用も可能である。ＩＴＯ付き石英ガラスを利用することによって、２５０ｃｍ×２５０ｃｍ以上の面積を有する白色面発光を得ることができ、大面積ディスプレーに好適な材料となる。高輝度化、発光電圧の低閾値化のためには、パラメーターとして、スパッタリング時の酸素量、ＥｕＳｉとＳｉのスパッタリング量の割合、発光薄膜２の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。
【００２６】
図１に示した発光デバイスが示すエレクトロルミネッセンスのスペクトルを図３に示す。図３において、縦軸はＥＬ強度（相対単位）、横軸は波長（ｎｍ）を示している。
【００２７】
図３に示すように、発光スペクトルの帯域は４００〜８００ｎｍのほぼ可視域全域にわたる。この広帯域な発光スペクトルは、Ｅｕ２価イオンの（４ｆ）６（５ｄ）→（４ｆ）７遷移によるものと考えられる。この広帯域なスペクトル中に存在する図中に矢印で示したいくつかのシャープなピークは、Ｅｕ３価の５Ｄｊ→７Ｆｊ′遷移によるものと考えられる。
【００２８】
このように、本実施例によって作製された発光薄膜は、大部分がＥｕの２価であるが、多少Ｅｕの３価を含んだ構造をしている。発光の量子効率は、この発光デバイスでは、およそ、０．１％を記録した。この量子効率の改善については、パラメーターとして、スパッタリング時の酸素量、ＥｕＳｉとＳｉのスパッタリング量の割合、発光層の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。
【００２９】
図４はこの発光デバイスの電流電圧特性図であり、縦軸は電流密度Ｊ（ｍＡ／ｃｍ2 ）、横軸は電圧（Ｖ）である。この膜の非抵抗は電流が低い領域（１０-6Ａ／ｃｍ2 ）で評価することができ、およそ、１０10Ω・ｃｍと高抵抗な膜になる。この値より、ここで作製された発光薄膜は、殆ど、絶縁体とみなすことができる。このような絶縁体に電流を注入すると、通常のダイオード特性［Ｊ＝Ｊ0 ｅｘｐ（ｑＶ／ｎｋＴ）］には従わずに、電流が電圧の１〜３乗の関数（Ｊ＝ｋＶa ）（ａは１から３を取る）となる空間電荷制限電流となる。このような、空間電荷制限電流の形態で発光を示すデバイスとしては、他にも、抵抗の高い有機薄膜に電流を注入して発光を得る有機のエレクトロルミネッセンスが良く知られている。
【００３０】
図５はこの発光デバイスの電流に対する発光強度を示す図であり、縦軸はＥＬ強度（相対単位）、横軸は電流密度Ｊ（ｍＡ／ｃｍ2 ）である。発光の立ち上がりは、０．４ｍＡ／ｃｍ2 の電流密度Ｊより観測される。これより、図４の電流電圧特性から、発光は５〜６Ｖより始まり、絶縁体にも関わらず比較的低電圧より発光が観測される。これは、５Ｖ動作が基準となっている現代のエレクトロニクス技術においては非常に好適なものである。電流と発光強度のグラフから、エレクトロルミネッセンスの強度は、電流の２乗に比例していることが分かる。これは、電子と正孔が両側の電極より注入され励起子状態を形成し、これらの有するエネルギーがＥｕ2+またはＥｕ3+に移動した結果、発光するという事実を示している。このエレクトロルミネッセンスがほぼ絶縁破壊を示す電圧の逆バイアス領域まで全く発光を示さず、順バイアス領域のみで発光を示すという事実は、このエレクトロルミネッセンスが薄膜中に形成された高電界によるキャリアの加速及び発光センター等への衝突によってエネルギー移動をしているのではなく、上記で論じたようにキャリア（電子と正孔）が発光薄膜に注入されている事実を示している。
【００３１】
図６はこの発光デバイスから得られるエレクトロルミネッセンスの時間応答特性を示す図であり、縦軸の上部は電圧（Ｖ）、縦軸の下部はＥＬ（相対単位）、横軸は時間（μｓ）である。変調には、変調周波数１ＭＨｚ、振幅２７．５Ｖ、定常バイアス２０Ｖの正弦波を用いた。変調する電圧波形ａに対し、エレクトロルミネッセンスは面全体で変調され、図６の下部のような変調波形ｂを示す。
【００３２】
このように、本発明による発光デバイスは１ＭＨｚ変調周波数でもエレクトロルミネッセンスを変調することが可能であり、この発光デバイスの面全体を利用して並列信号を作製すると、１０12／ｓ（テラｂｉｔｓ）以上のビット数を有する信号処理を行なうことができる。エレクトロルミネッセンスが示す変調波形ｂは変調を行なう電圧波形ａに対し多少のゆがみを生じるが、これは、Ｅｕ2+ならびにＥｕ3+の蛍光寿命が、サブμｓ程度の緩和時定数を持つからである。変調波形ｂが示す電圧下降時の波形のテールからＥｕ2+ならびにＥｕ3+の緩和時定数を評価することができ、およそ０．５μｓと見積もることができる。
【００３３】
上記した発光デバイスの作製方法は、ＥｕＳｉ2 をスパッタリングターゲットとして作製された発光薄膜並びに発光デバイスであるが、これに限るものでなく、以下に示すようなデバイスへの適用も可能である。
【００３４】
次に、本発明の第２実施例について説明する。
【００３５】
図７は本発明の第２実施例を示す光結合素子の概略構成図である。
【００３６】
図７に示すように、この光結合素子は、発光素子と受光素子とをモノリシックに基板上に形成し、更に発光素子から発された光を受光素子に伝送する光伝送手段としての光導波路を備えるものである。発光素子１１は、ｐ型単結晶Ｓｉ基板１０にＥＳＯ膜１２を形成し、更に、その上にＩＴＯからなる透明電極１３を形成したものである。受光素子１４は、ｐ型単結晶Ｓｉ基板１０の表面にＥＳＯ膜またはｎ型の微結晶を含有する非晶質ＳｉＣ（シリコンカーボン）層１５を形成したものである。非晶質ＳｉＣ層１５上にはＩＴＯ膜からなる透明電極１６が形成され、ｐ型単結晶Ｓｉ基板１０の裏面にはＡｌ層である電極１７が形成されている。また、光導波路は、透明電極１３、１６上及び発光素子１１と受光素子１４との間に、バリウムホウケイ酸ガラス１９で形成されている。なお、１８は石英ガラスである。
【００３７】
次に、この実施例の光結合素子の製法について説明する。
【００３８】
まず、第１実施例にならって、ＥＳＯ膜１２を形成する。その後、ｐ型単結晶Ｓｉ基板１０〔結晶面（１００）、抵抗率０．１〜４０Ωｃｍ〕の裏面にＡｌを蒸着してオーミックコンタクトをとり、Ａｌ電極１７を形成する。
【００３９】
次に、受光素子１４に、ＥＳＯ膜ではなく、非晶質ＳｉＣ膜を使用する場合には、ｎ型の微結晶を含有する非晶質ＳｉＣ膜１５を電子サイクロトロン共鳴プラズマＥＣＲ−ＣＶＤ法により堆積させる。そのような場合には、以下のような条件を用いると良好な膜を作製することができる。
【００４０】
すなわち、ガス圧０．００１〜０．００８Ｔｏｒｒ、投入電力２００〜３５０Ｗ、ＳｉＨ4 ：ＣＨ4 ：ＰＨ3 ：Ｈ2 ＝１：１〜３：０．００５〜０．０３：１００〜２００、基板温度１５０〜３５０℃である。なお、本発明者等が調べたところでは、電子サイクロトロン共鳴プラズマＣＶＤ法のガス圧が０．００１Ｔｏｒｒ未満では、エッチング効果で下地のＳｉ基板１０にダメージを与える。また、０．００８Ｔｏｒｒを超えると、プラズマが安定せず、ｎ型の微結晶を含有する非晶質ＳｉＣ層１５が作製不可能となる。また、基板温度が１５０℃未満では、ｎ型の微結晶を含有する非晶質ＳｉＣ層１５が作製不可能となることが分かった。
【００４１】
次に、電子ビーム蒸着装置を用い、ＩＴＯ膜を堆積させた後、発光素子１１と受光素子１４との間のＩＴＯ膜を除去することによって、ＩＴＯ透明電極１３，１６を形成する。
【００４２】
次に、スパッタ成膜装置を用いて、石英ガラス１８を約３μｍの厚さに形成した後、ＩＴＯ透明電極１３，１６の一部が露出するようにパターニングする。
【００４３】
そして、更に、その上に、スパッタ成膜装置を用いて、バリウムホウケイ酸ガラス１９を約１μｍの厚さに成膜して光導波路を形成する。ここで、透明電極１３，１６の一部を露出させるために、バリウムホウケイ酸ガラス１９の両端部を除去するが、発光素子１１が発する光を効率よく光導波路に取り入れることができ、且つ、受光素子１１に光を効率よく入射できるように、バリウムホウケイ酸ガラス１９をパターニングすることが必要である。
【００４４】
最後に、Ａｌ電極１７を接地し、透明電極１３，１６を電源に接続することにより、図７に示す光結合素子を得ることができる。図７において、Ａは電流計、Ｅは直流電源である。
【００４５】
次に、本実施例の光結合素子の動作について説明する。
【００４６】
発光素子１１に電気信号が入力されると、ＥＳＯ膜１２で発光し、その光が光導波路に入る。光導波路を形成しているバリウムホウケイ酸ガラス１９の屈折率ｎ2 は１．５３で、石英ガラス１８の屈折率ｎ1 （＝１．４５９）及び空気の屈折率ｎ（＝１）よりも大きいため、光を光導波路内で全反射させて受光素子１４の側に伝送することができる。そして、光導波路内を伝送してきた光が受光素子１４の上部からＥＳＯ膜またはｎ型の微結晶を含有する非晶質ＳｉＣ層１５に入ると、受光素子１４で入射光に起因した起電力が発生し、電気信号の転送が行われる。
【００４７】
本実施例では、発光素子１１及び受光素子１４を単結晶Ｓｉ基板１０上に作製することができる。
【００４８】
このため、この発光素子１１と、Ｓｉを用いて形成した受光素子１４とをモノリシックＳｉ基板１０上に形成することが可能になり、化合物半導体を用いて作製した従来の光結合素子に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性の高い光結合素子を得ることができる。
【００４９】
したがって、本実施例の光結合素子は、高い信頼性、信号転送の高速性が要求されるコンピュータ用素子等として使用するのに好適である。
【００５０】
例えば、上記の実施例では、受光素子を構成するｎ型半導体としてｎ型の微結晶を含有する非晶質ＳｉＣ膜を用いた場合について説明したが、本発明はこれに限定されるものではなく、例えば、ｎ型の微結晶を含有する非晶質ＳｉＣ膜の代わりにｎ型の非晶質ＳｉＣを用いても原理的に受光素子を実現できる。この場合、非晶質ＳｉＣを形成するには、通常のＰＶＣＶＤ法を用いればよいので、製法が容易であるという利点がある。しかし、非晶質ＳｉＣのバンドギャップと導電率はバンドギャップ２．０ｅＶの所で、導電率１０-5Ｓ／ｃｍであり、微結晶を含有する非晶質ＳｉＣ膜に比べてバンドギャップ、導電率共に低い値を示すため、発光輝度が低下するという欠点もある。
【００５１】
また、上記の実施例において、ＥＳＯ膜上のＩＴＯ膜の代わりに、例えばＡｕ層を直接形成してもよい。
【００５２】
更に、上記の実施例において、光結合素子を構成する各半導体を、その伝導型が異なる半導体を用いて形成してもよい。この場合、光結合素子を作製するのにｎ型の基板を用いた場合には、透明電極としてｐ型の膜を選択する必要がある。これには、例えばＧａＮ等の膜が使用できる。
【００５３】
このように、本実施例によれば、発光素子をｐ型半導体とｎ型半導体とでＥＳＯ膜を挟んだ構成としたことにより、発光層であるＥＳＯ膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをＳｉを用いて基板上にモノリシックに形成することによって、従来のように化合物半導体を用いて作製した場合に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性を高めることができる。したがって、コンピュータ用素子等として使用するのに好適な光結合素子を提供することができる。
【００５４】
次に、本発明の第３実施例について説明する。
【００５５】
図８は本発明の第３実施例を示す光結合回路素子の概略構成図である。
【００５６】
図８に示すように、この実施例の光結合回路素子２１は、ＥＳＯ膜２３で光信号を送信する光送信素子２２を組み込んだｐ型単結晶Ｓｉ基板２４と、光送信素子２２からの光信号を受信する受光素子２６を組み込んだ基板２５とを、光送信素子２２、受光素子２６が対向配置となる状態で接合したものである。
【００５７】
光送信素子２２は、ｐ型の単結晶Ｓｉ基板２４に形成したＥＳＯ膜２３と、このＥＳＯ膜２３上に下部ＩＴＯ膜２８を成膜するとともに、この下部ＩＴＯ膜２８及びｐ型単結晶Ｓｉ基板２４の一面の露出部分に亘って透明な絶縁膜としてのＳｉＯ2 膜２９を成膜している。
【００５８】
受光素子２６は、他方の単結晶Ｓｉからなる基板２５の下面に形成したＥＳＯ又はｎ型の微結晶を含有する非晶質ＳｉＣ層３０からなり、このｎ−μＣ−ＳｉＣ３０及び基板２５の下面の一部に上部ＩＴＯ膜３１を成膜するとともに、この上部ＩＴＯ膜３１及び基板２５の下面の露出部分に亘って透明な絶縁膜としてのＳｉＯ2 膜３２を成膜している。
【００５９】
光送信素子２２、受光素子２６は、図８に示すように、ＳｉＯ2 膜２９，３２を介して対向配置に接合され、且つ、ＳｉＯ2 膜２９，３２は透明な接着剤３３により一体的に接合されている。なお、図８中、３４はｐ型単結晶Ｓｉ基板２４の他面に設けたＡｌ電極、３５は基板２５の他面に設けたＡｌ電極である。
【００６０】
次に、上記した光結合回路素子の製造工程について、図９を参照して説明する。
【００６１】
（１）まず、図９（ａ）に示すように、前記実施例にならってｐ型単結晶Ｓｉ基板２４の上部にＥＳＯ膜２３を形成する。その後、ｐ型単結晶Ｓｉ基板２４の裏面にＡｌを蒸着してオーミックコンタクトを取りＡｌ電極３４を形成する。
【００６２】
次に、ＥＳＯ膜２３上に、下部ＩＴＯ膜２８を成膜すると共にそのパターニングを行う。そして、この下部ＩＴＯ膜２８及び単結晶Ｓｉ基板２４の一面の露出部分に亘って透明な絶縁膜としてのＳｉＯ2 膜２９をプラズマＣＶＤ又はスパッタリングにより成膜し、そのパターニングを行うことで、光送信素子２２側の製造が完了する。
【００６３】
（２）次に、図９（ｂ）に示すように、Ａｌ電極３５を設けた単結晶Ｓｉからなる基板２５の下面に、ＥＳＯ膜またはｎ型の微結晶を含有する非晶質ＳｉＣ層３０を成膜し、そのパターニングを行った後、このｎ型の微結晶を含有する非晶質ＳｉＣ層３０及び基板２５の下面の一部に上部ＩＴＯ膜３１を成膜し、そのパターニングを行う。さらに、上部ＩＴＯ膜３１及び基板２５の下面の露出部分に亘って透明な絶縁膜としてのＳｉＯ2 膜３２をプラズマＣＶＤ又はスパッタリングにより成膜してそのパターニングを行うことで、受光素子２６側の製造が完了する。
【００６４】
（３）このようにして、光送信素子２２側、受光素子２６側の各要素を形成した後、図９（ｃ）に示すように、光送信素子２２側のＳｉＯ2 膜２９、受光素子２６側のＳｉＯ2 膜３２を重ね合わせ、これらの端部領域に透明な接着剤３３を充填することにより、図８に示す光結合回路素子２１を得ることができる。
【００６５】
図１０は光結合回路素子２１の発光試験を行う構成を示すものであり、光送信素子２２のＡｌ電極３４を接地し、下部ＩＴＯ膜２８にパルス発振器３６を接続するとともに、受光素子２６側のＡｌ電極３５を接地し、さらに、受光素子２６側の上部ＩＴＯ膜３１に電流計３７及び直流電源Ｅを接続したものである。
【００６６】
このような回路構成で、パルス発振器３６により、−１０Ｖの振幅を有するパルス電圧を光送信素子２２に加えると、光送信素子２２から受光素子２６に向けて光が送信され、受光素子２６に接続した電流計３７に図１１に示す波形の電流が流れることを確認できた。
【００６７】
上述した構成の光結合回路素子２１によれば、ｐ型単結晶Ｓｉ基板２４は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ＥＳＯ膜２３を用いた構造の光送信素子２２を容易に組み込むことができ、したがって、光結合回路素子２１は、低コストで信頼性も良好となる。
【００６８】
また、光送信素子２２としてＥＳＯ膜２３を用いているので、簡便で優れた光信号の送信機能を発揮させることができる。
【００６９】
このように、第３実施例によれば、低コストで信頼性も高く優れた光送信機能を発揮するとともに、マルチプロセッサアーキテクチャの要請にも対応し得る光結合回路素子を提供することができる。
【００７０】
次に、本発明の第４実施例について説明する。
【００７１】
図１２は本発明の第４実施例を示す光送信素子の概略構成図である。
【００７２】
図１２に示すように、この光送信素子４１は、ｐ型の単結晶Ｓｉ基板４２上にＥＳＯ膜４３を用いた光送信部４４と、この光送信部４４から送出される光信号を入力電気信号に応じて変調するＦＥＴ４８からなるスイッチング変調素子４５とを形成したものである。
【００７３】
光送信部４４は、ｐ型の単結晶Ｓｉ基板４２の一方の端部側に形成したＥＳＯ膜４３と、このＥＳＯ膜４３上に形成したＩＴＯ膜４７とを具備している。スイッチング変調素子４５は、ｐ型単結晶Ｓｉ基板４２上に積層構造に成膜したＦＥＴ４８により構成されている。
【００７４】
次に、本実施例の光送信素子４１の製造工程について、図１３（ａ）〜（ｄ）を参照して説明する。
【００７５】
（１）まず、図１３（ａ）に示すように、一面にＡｌ（又はＡｕ）層４２ａを蒸着して、オーミック接触させたｐ型単結晶Ｓｉ基板４２を用意し、このｐ型単結晶Ｓｉ基板４２の他面に絶縁層としてのＳｉＯ2 膜５１をプラズマＣＶＤ、スパッタ、熱酸化のいずれかの方法により成膜する。次に、ＳｉＯ2 膜５１のパターニングを行った後、イオン注入又は拡散によりｐ型単結晶Ｓｉ基板４２の上部に一対のｎ+ 層５２，５３を形成するとともに、ＳｉＯ2 膜５１を貫いて一対のｎ+ 層５２，５３に接触するＡｌ又はＣｒ又はＩＴＯ等からなる内部電極層５４を成膜する。
【００７６】
（２）次に、図１３（ｂ）に示すように、その内部電極層５４をパターニングして一対のｎ+ 層５２，５３に接触したソース電極５５、ドレイン電極５６及び前記ＳｉＯ2 膜５１上のゲート電極５７を形成する。
【００７７】
（３）次に、図１３（ｃ）に示すように、前記ＳｉＯ2 膜５１をパターニングし、プラズマＣＶＤ又はスパッタにより絶縁層としてのＳｉＯ2 膜（又はＳｉ3 Ｎ4 膜）５８を、ソース電極５５、ドレイン電極５６、ゲート電極５７を覆うように成膜し、パターニングする。単結晶Ｓｉ基板４２上の上述したスイッチング変調素子４５の形成領域の隣にＥＳＯ膜４３を前記実施例にならって作製する。この時、前記スイッチング変調素子４５の性能を損失しないように、ＥＳＯ膜４３のアニーリング温度を６００℃以下に低くする。また、ＥＳＯ膜４３の堆積手法によっては、ＥＳＯ膜４３中に格子欠陥等が多数生じ、アニーリング温度を１０００℃以上に上げなければならない必要性が生じるが、その場合には、ＥＳＯ膜４３の作製、アニーリングプロセスをスイッチング変調素子４５の作製プロセスの前段階に持ってくることも可能である。
【００７８】
（４）次に、図１３（ｄ）に示すように、ＥＳＯ膜４３上に、ＩＴＯ膜４７を成膜し、これらのパターニングを行うことで、光送信部４４を形成する。
【００７９】
更に、前記ＳｉＯ2 膜５８を再度パターニングし、ＳｉＯ2 膜５８にソース電極５５、ドレイン電極５６、ゲート電極５７への上面への穴開けを行った後、ソース電極５５に接触する金属電極６０、ドレイン電極５６に接触する金属電極６１、ゲート電極５７へ接触する金属電極６２を成膜する。ドレイン電極５６に接触する金属電極６１は、前記ＩＴＯ膜４７にも接触させる。
【００８０】
さらに、ｐ型単結晶Ｓｉ基板４２のＡｌ層４２ａに電源部（直流電源）Ｅの陽極を接続するとともに、前記ソース電極５５に接触する金属電極６０を接地することにより、図１２に示す光送信素子４１を得ることができる。
【００８１】
この光送信素子４１の等価回路を図１４に示す。
【００８２】
本発明の光送信素子４１は、入力にＦＥＴをオンする以上の信号が入力された時に、光送信部が発光するものである。
【００８３】
本実施例の光送信素子４１は一枚のｐ型単結晶Ｓｉ基板４２上に、ＥＳＯ膜４３を用いた光送信部４４と、この光送信部４４から送出される光信号を入力電気信号に応じて変調するスイッチング変調素子４５とを形成したものである。ｐ型単結晶Ｓｉからなる単結晶Ｓｉ基板４２は、ＧａＡｓ等の化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ＥＳＯ膜４３を用いた光送信部４４と、この光送信部４４を変調する、入力信号４９によってオンオフ制御されるスイッチング変調素子４５とを従来の半導体製造プロセスにより容易に組み込むことができ、したがって、本実施例の光送信素子４１は、低コストで信頼性も良好となる。
【００８４】
また、光送信部４４としてＥＳＯ膜４３を用いているので、簡便で優れた光送信機能を発揮させることができる。
【００８５】
さらに、ｐ型単結晶Ｓｉ基板４２上にスイッチング変調素子４５と、光送信部４４とをモノリシックに形成したので、単一のウエハ上に画素としての光送信部４４とそのスイッチング変調素子４５とを高密度に搭載でき、高集積度を図ることができる。
【００８６】
次に、前記光送信素子４１を多数マトリックス状に展開して構成したより実用的な光送信素子４１Ａについて図１５乃至図１７を参照して説明する。
【００８７】
図１５、図１６に示す光送信素子４１Ａは、複数の光送信素子４１の各光送信部４４を一枚のｐ型単結晶Ｓｉ基板４２上に列設する構成としたものである。
【００８８】
そして、各光送信部４４に対して各スイッチング変調素子４５に図１７に示すように、入力信号を、１，１，１，０，１，０，０，１，０…，１，０，１，０，１，０…（ＦＥＴ４８がＯＮする閾値電圧以上が１で、それ以外は０）というように電圧信号として供給することにより、各光送信部４４から各々変調された光信号を受光部７０の各受光素子７１にパラレルに送る光多重送信が可能となる。
【００８９】
このように構成したので、この第４実施例によれば、次のような効果を奏することができる。
【００９０】
（１）低コストで信頼性も高く優れた光送信機能を発揮させることが可能な光送信素子を提供することができる。
【００９１】
（２）変調素子を、ｐ型単結晶Ｓｉの半導体基板上に光送信部とモノリシックに形成したので、単一のウエハ上に光送信部とその変調素子とを高密度に搭載でき、集積度が高く実用価値の大きい光送信素子を提供することができる。
【００９２】
次に、本発明の第５実施例について説明する。
【００９３】
図１８は本発明の第５実施例を示す第１の光−光変換素子の概略構成図、図１９はその光−光変換素子にバイアスを加えていないときのバンド図、図２０はその光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【００９４】
図１８に示すように、この光−光変換素子は、受光素子であるホトダイオード８２と発光素子８４とを垂直方向に集積したものである。ホトダイオード８２は、ｐ型単結晶Ｓｉ基板９２の裏面にｎ+ 型単結晶Ｓｉ層９４を作製し、ｐｎ接合で形成したものである。ｎ+ 型単結晶Ｓｉ層９４上にはＡｌ電極８６ａを形成している。また、発光素子８４は、ｐ型単結晶Ｓｉ基板９２の表面にＥＳＯ層９６を形成し、さらにその上にはＩＴＯ膜で透明電極８６ｂを形成している。この光−光変換素子にバイアスを加えていないときのバンド図を図１９に示す。
【００９５】
次に、図１８に示す光−光変換素子の製法について説明する。
【００９６】
上記実施例にのっとって作製されたＥＳＯ／Ｓｉの裏面にｎ+ 型単結晶Ｓｉ層９４を形成する。このｎ+ 型単結晶Ｓｉ層９４はイオン注入法又は拡散法を用いて作製する。そして、ｎ+ 型単結晶Ｓｉ層９４上にＡｌを蒸着してオーミックコンタクトをとり、Ａｌ電極８６ａを形成する。
【００９７】
最後に、電子ビーム蒸着装置を用い、ＥＳＯ膜９６上にＩＴＯ膜を堆積させて透明電極８６ｂを形成することにより、図１８に示す光−光変換素子を得ることができる。
【００９８】
次に、第１の光−光変換素子の動作について説明する。
【００９９】
図２０に示すように、光−光変換素子に電圧を加えると、ホトダイオード８２は逆バイアス状態になり、発光素子８４は順バイアス状態になる。ホトダイオード８２側から光が入射すると、ｐ型単結晶Ｓｉ基板９２で電子と正孔の対が光励起されて生成する。そして、これらのキャリアのうち、電子はｎ+ 型単結晶Ｓｉ層９４に移動し、正孔はＥＳＯ膜９６に移動する。また、発光素子８４には順バイアスが加わるため、ＥＳＯ膜９６には、ｎ型のＩＴＯ膜から電子が注入されるので、ＥＳＯ膜９６で電子と正孔が再結合して、光が放射される。
【０１００】
単結晶Ｓｉのエネルギーギャップは、１．１２ｅＶであるので、この光−光変換素子では、波長１．１μｍの近赤外光まで感知することができる。しかも、ＥＳＯ膜９６は、波長４００〜８００ｎｍの白色の光を発光するので、この光−光変換素子では、赤外光を入射させて可視光を放出させることができる。尚、ホトダイオード８２側から光が入射しない場合には、ｎ+ 型単結晶Ｓｉ層９４とｐ型単結晶Ｓｉ基板９２が逆バイアス状態であるため、正孔がＥＳＯ膜９６に注入されないので、発光しない。
【０１０１】
この発光素子と、Ｓｉを用いて形成した受光素子とを垂直方向に集積することによって、光−光変換素子をすべてＳｉで作製することができるので、化合物半導体を用いて作製した従来のものに比べて、構造が簡易で、製造コストが安く、しかも信頼性を高めることができ、また、幅が１２インチ以上の大きい面積のものであっても作ることができるという利点がある。したがってこの第１の光−光変換素子は、光コンピュータ用素子や波長変換素子等として用いるのに好適である。
【０１０２】
次に、本発明の第５実施例の第２の光−光変換素子について図面を参照して説明する。図２１は本発明の第５実施例の第２の光−光変換素子の概略構成図、図２２はこの光−光変換素子にバイアスを加えていない場合のバンド図、図２３はこの光−光変換素子にバイアスを加えた場合のバンド図、図２４はこの光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【０１０３】
第２の光−光変換素子が第１の光−光変換素子と異なる点は、受光素子としてホトトランジスタ８２ａを用いた点である。ホトトランジスタ８２ａは、ｐ型単結晶Ｓｉ基板９２下にｎ型単結晶Ｓｉ層９９とｐ+ 型単結晶Ｓｉ層１００とを形成したｐｎｐ構造のものである。その他の構成は第１の光−光変換素子と同様であり、第１の光−光変換素子と同様の構成を有するものには同一の符号を付すことによりその詳細な説明を省略する。
【０１０４】
この第２の光−光変換素子にバイアスを加えていない場合のバンド図を図２２に示す。
【０１０５】
第２の光−光変換素子を作製するには、上記実施例で作製したＥＳＯ／Ｓｉのｐ型単結晶Ｓｉ基板９２の裏面にｎ型単結晶Ｓｉ層９９をエピタキシャル成長させて形成する。
【０１０６】
そして、ｎ型単結晶Ｓｉ層９９上に拡散法またはイオン注入法によりｐ+ 型単結晶Ｓｉ層１００を形成することにより、ホトトランジスタ８２ａが形成される。また、ｐ+ 型単結晶Ｓｉ層１００上にＡｌを蒸着してオーミックコンタクトをとり、Ａｌ電極８６ａを形成する。
【０１０７】
最後に、ＥＳＯ膜９６上に、ＩＴＯ膜で透明電極８６ｂを形成して、図２１に示す光−光変換素子を得ることができる。
【０１０８】
次に、第２の光−光変換素子の動作について説明する。
【０１０９】
まず、図２３に示すように、光−光変換素子に電圧を加えると、ホトトランジスタ８２ａのｐ+ 型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９は順バイアス状態に、ｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２は逆バイアス状態になる。また、発光素子８４は順バイアス状態になる。このとき、ホトトランジスタ８２ａでは、電圧は主にｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２との間にかかるため、ｐ+ 型単結晶Ｓｉ層１００の正孔は、ｐ型単結晶Ｓｉ基板９２には注入されない。
【０１１０】
そして、ホトトランジスタ８２ａ側から光が入射すると、図２４に示すように、ｐ型単結晶Ｓｉ基板９２で光が吸収され、電子と正孔の対が生成される。これらのキャリアのうち、電子はｎ型単結晶Ｓｉ層９９に移動し、そこに溜まる。このため、ｐ+ 型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９はより順バイアス状態となり、ｐ+ 型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９間の正孔に対する障壁が小さくなる。したがって、ｐ+ 型単結晶Ｓｉ層１００の正孔は、ｎ型単結晶Ｓｉ層９９及びｐ型単結晶Ｓｉ基板９２を通過し、ｐ型単結晶Ｓｉ基板９２で生成された正孔と共に、ＥＳＯ膜９６に移動する。ＥＳＯ膜９６には、ＩＴＯ膜８６ｂから電子が注入されるため、ＥＳＯ膜９６で電子と正孔の再結合が起こり、可視光が放射される。
【０１１１】
第２の光−光変換素子では、受光素子としてホトトランジスタを用いたことにより、応答速度がホトダイオードを用いた場合に比べて遅くなるが、光増幅ができ、発光輝度を増やすことができる。その他の効果は第１の光−光変換素子と同様である。
【０１１２】
また、上記の各実施例において、ＩＴＯ膜の代わりに、例えばＡｕ層を直接形成してもよい。図２５にその光−光変換素子の概略構成図、図２６にその光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図を示す。なお、図１８と同じ部分については、同じ符号を付してそれらの説明は省略するが、この場合も構造が非常に簡単になるが、発光輝度が小さくなるという欠点がある。
【０１１３】
このように、第５実施例によれば、発光素子をｐ型半導体とｎ型半導体とででＥＳＯ膜を挟んだ構成としたことにより、発光層であるＥＳＯ膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをＳｉを用いて垂直方向に集積することによって、従来のように化合物半導体で作製した場合に比べて製造コストが安く、信頼性を高めることができ、また大きい面積のものであっても作ることができる。
【０１１４】
したがって光コンピュータ用素子や波長変換素子等として用いるのに好適な光−光変換素子を提供することができる。
【０１１５】
次に、本発明の第６実施例について詳細に説明する。
【０１１６】
図２７は本発明の第６実施例を示す表示装置の断面図である。
【０１１７】
この図に示すように、この表示装置１０１は、ｐ型の単結晶Ｓｉ基板１０２上に、ＥＳＯ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。発光素子１０４は、ｐ型単結晶Ｓｉ基板１０２の一方の端部側に形成したＥＳＯ膜１０３と、このＥＳＯ膜１０３上に形成したＩＴＯ膜１０７とを具備している。前記スイッチ素子１０５は、単結晶Ｓｉ基板１０２上に積層構造に成膜したトランジスタ１０８により構成されている。
【０１１８】
次いで、表示装置１０１の製造工程について、図２８を参照して説明する。
【０１１９】
（１）まず、図２８（ａ）に示すように、一面にＡｌ（又はＡｕ）１０２ａを蒸着してオーミック接触させたｐ型単結晶Ｓｉ基板１０２を用意し、このｐ型単結晶Ｓｉ基板１０２の他面に絶縁層としてのＳｉＯ2 膜１１１をプラズマＣＶＤ、スパッタ、熱酸化のいずれかの方法により成膜する。次に、ＳｉＯ2 膜１１１のパターニングを行なった後、イオン注入又は拡散によりｐ型単結晶Ｓｉ基板１０２の上部に一対のｎ+ 層１１２，１１３を形成するとともに、ＳｉＯ2 膜１１１を貫いて一対のｎ+ 層１１２，１１３に接触するＡｌ又はＣｒ又はＩＴＯ等からなる内部電極層１１４を成膜する。
【０１２０】
（２）次に、図２８（ｂ）に示すように、その内部電極層１１４をパターニングして、一対のｎ+ 層１１２，１１３に接触したソース電極１１５、ドレイン電極１１６及び前記ＳｉＯ2 膜１１１上のゲート電極１１７を形成する。
【０１２１】
（３）次に、図２８（ｃ）に示すように、前記ＳｉＯ2 膜１１１をパターニングし、プラズマＣＶＤ又はスパッタにより、絶縁層としてのＳｉＯ2 膜（又はＳｉ3 Ｎ4 膜）１１８をソース電極１１５、ドレイン電極１１６、ゲート電極１１７を覆うように成膜し、パターニングする。次に、単結晶Ｓｉ基板１０２上の上述したスイッチ素子１０５の形成領域の隣にＥＳＯ膜１０３を作製する。この時、前記スイッチ素子１０５の性能を損失しないように、ＥＳＯ膜１０３のアニーリング温度を６００℃以下に低くする。また、ＥＳＯ膜１０３の堆積手法によっては、ＥＳＯ膜１０３中に格子欠陥等が多数生じ、アニーリング温度を１０００℃以上に上げなければならない必要性が生じるが、その場合には、ＥＳＯ膜１０３の作製、アニーリングプロセスをスイッチ素子１０５の作製プロセスの前段階に持ってくることも可能である。
【０１２２】
（４）次に、図２８（ｄ）に示すように、ＥＳＯ膜１０３上に、ＩＴＯ膜１０７を成膜し、これらのパターニングを行なうことで、発光素子１０４を形成する。さらに、ＳｉＯ2 膜１１８を再度パターニングし、ＳｉＯ2 膜１１８上にドレイン電極１１６、ゲート電極１１７への上面への穴開けを行なった後、ドレイン電極１１６に接触する金属電極１２１、ゲート電極１１７へ接触する金属電極１２２を成膜する。ドレイン電極１１６に接触する金属電極１２１は、前記ＩＴＯ膜１０７にも接触させる。
【０１２３】
このような製造方法により、図２７に示す発光素子１０４、トランジスタ１０８が一画素に形成された表示装置１０１を得ることができる。この表示装置１０１の等価回路を図２９に示す。
【０１２４】
本実施例の表示装置１０１は、一枚の単結晶Ｓｉ基板１０２上に、ＥＳＯ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。単結晶Ｓｉからなるｐ型単結晶Ｓｉ基板１０２は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ＥＳＯ膜１０３を用いた構造の発光素子１０４とこの発光素子１０４を選択するスイッチ素子１０５とを従来の半導体製造プロセスにより容易に組み込むことができる。
【０１２５】
したがって、本実施例の表示装置１０１は、低コストで信頼性も良好となる。
【０１２６】
また、発光素子として、ＥＳＯ膜を用いているので、簡便で優れた表示機能を発揮させることができる。
【０１２７】
さらに、駆動回路を、単結晶Ｓｉ基板上に表示装置とモノリシックに形成できるので、単一のウエハ上に表示装置とそのスイッチ素子とを高密度に搭載できる。
【０１２８】
次に、上述した表示装置１０１を多数マトリックス状に展開して構成したより実用的な表示装置１０１Ａについて図３０、図３１、図３２を参照して説明する。
【０１２９】
図３０に等価的に示す表示装置１０１Ａは、図２８及び図２９に示した各発光素子１０４を単位画素として、４８０行×４８０列のマトリックス状に構成したものである。
【０１３０】
そして、各発光素子２０４を選択する選択素子２０５の各ソース電極２１５を列方向に配置したデータ線…，ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲート電極２２２を行方向に配置したゲート線…，ｉ−１，ｉ，ｉ＋１，…に各々接続している。
【０１３１】
このような構成の表示装置１０１Ａにおいて、１分間に６０枚の画像を表示しようとすると、ゲート線…，ｉ−１，ｉ，ｉ＋１，…には、図示しない駆動回路、たとえばシフトレジスタで（１／６０）×（１／４８０）＝３４μｓｅｃのパルスを順次送ればよい。また、データについては、３４μｓｅｃの間に、１，２，…，ｊ−１，ｊ，ｊ＋１，…の各画素にデータを加える必要があるので、３４μｓｅｃ／４８０＝７１ｎｓｅｃのパルスをデータ線…，ｊ−１，ｊ，ｊ＋１，…に順次送ればよい。この場合、メモリに１ライン分ためておいて１ライン一括して送るようにすることも可能である。
【０１３２】
また、各発光素子２０４の発光制御は以下のようにして行なう。
【０１３３】
例えば、（ｉ，ｊ）の発光素子２０４を明らかにしようとすれば、ｉにゲートパルスが、ｊにデータパルスが同時に入るようにすればよい。また、ゲート線ｉ−１にゲートパルスを送り、データ線１，３，…，ｊ，ｊ＋２，…にデータ線を送った場合には、図３２に示すように、（ｉ−１，１），（ｉ−１，３），…，（ｉ−１，ｊ），（ｉ−１，ｊ＋２），…の各発光素子２０４が発光し、これらの間の各発光素子２０４は発光しない。
【０１３４】
図３３は、既述した構成の表示装置１０１Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シフトレジスタ３３２を、データ線…，ｊ−１，ｊ，ｊ＋１，…用に水平シフトレジスタ３３１を組み込んだ表示装置１０１Ｂを示す。
【０１３５】
また、図３４は、記述した構成の表示装置１０１Ａのゲート線…，ｉ−１，ｉ，ｉ＋１，…用に垂直シフトレジスタ３３２を、データ線…，ｊ−１，ｊ，ｊ＋１，…用にメモリ３３３を組み込んだ表示装置１０１Ｃを示す。
【０１３６】
このような表示装置１０１Ｂ，１０１Ｃの場合、駆動回路（垂直シフトレジスタ３３２、水平シフトレジスタ３３１、メモリ３３３）は１ウエハ上ではなく外付けしワイヤボンディングにより接続してもよいが、１つのウエハ上にモノリシックに組み込んだ方が集積度の向上を図る上でより利点が多い。
【０１３７】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【０１３８】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下の効果を奏する。
【０１３９】
（１）低コストで信頼性も高く優れた表示機能を発揮させることが可能な表示装置を提供することができる。
【０１４０】
（２）駆動回路を単結晶Ｓｉの半導体基板上に表示装置とモノリシックに形成したので、単一のウエハ上に表示装置と素子とその駆動回路とを高密度に搭載でき、集積度が高く実用価値の大きい表示装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の第１実施例を示す発光薄膜を有する発光素子の構成図である。
【図２】  本発明の第１実施例を示す発光薄膜を有する発光素子の発光状態を示す図である。
【図３】  本発明の第１実施例を示す発光薄膜を有する発光素子のエレクトロルミネッセンスのスペクトル図である。
【図４】  本発明の第１実施例を示す発光薄膜を有する発光素子の電流電圧特性図である。
【図５】  本発明の第１実施例を示す発光素子の電流に対する発光強度を示す図である。
【図６】  本発明の第１実施例を示す発光素子から得られるエレクトロルミネッセンスの時間応答特性を示す図である。
【図７】  本発明の第２実施例を示す光結合素子の概略構成図である。
【図８】  本発明の第３実施例を示す光結合回路素子の概略構成図である。
【図９】  本発明の第３実施例を示す光結合回路素子の製造工程断面図である。
【図１０】  本発明の第３実施例を示す光結合回路素子の発光試験を行う構成図である。
【図１１】  本発明の第３実施例を示す光結合回路素子の動作電流の波形を示す図である。
【図１２】  本発明の第４実施例を示す光送信素子の概略構成図である。
【図１３】  本発明の第４実施例を示す光送信素子の製造工程断面図である。
【図１４】  本発明の第４実施例を示す光送信素子の等価回路図である。
【図１５】  本発明の第４実施例を示す光送信素子を多数マトリックス状に展開して構成した回路図である。
【図１６】  本発明の第４実施例を示す複数の光送信素子の各光送信部を一枚の単結晶Ｓｉ基板上に列設した状態を示す図である。
【図１７】  本発明の第４実施例を示す光送信素子の光送信部に対して各スイッチング変調素子への入力信号を示す図である。
【図１８】  本発明の第５実施例を示す第１の光−光変換素子の概略構成図である。
【図１９】  本発明の第５実施例を示す第１の光−光変換素子にバイアスを加えていないときのバンド図である。
【図２０】  本発明の第５実施例を示す第１の光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【図２１】  本発明の第５実施例を示す第２の光−光変換素子の概略構成図である。
【図２２】  本発明の第５実施例を示す第２の光−光変換素子にバイアスを加えていない場合のバンド図である。
【図２３】  本発明の第５実施例を示す第２の光−光変換素子にバイアスを加えた場合のバンド図である。
【図２４】  本発明の第５実施例を示す第２の光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【図２５】  本発明の光−光変換素子のＩＴＯ膜の代わりに、Ａｕ層を直接形成した場合の光−光変換素子の概略構成図である。
【図２６】  図２５に示す光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【図２７】  本発明の第６実施例を示す表示装置の断面図である。
【図２８】  本発明の第６実施例を示す表示装置の製造工程断面図である。
【図２９】  本発明の第６実施例を示す表示装置の等価回路図である。
【図３０】  本発明の第６実施例を示す表示装置を多数マトリックス状に展開して構成した表示装置を示す図である。
【図３１】  図３０に示す表示装置のゲートに印加されるパルス（その１）を示す図である。
【図３２】  図３０に示す表示装置のゲートに印加されるパルス（その２）を示す図である。
【図３３】  図３０に示す表示装置のゲート線に垂直シフトレジスタを、データ線に水平シフトレジスタを組み込んだ表示装置を示す図である。
【図３４】  図３０に示す表示装置のゲート線に垂直シフトレジスタを、データ線にメモリを組み込んだ表示装置を示す図である。
【符号の説明】
１，２５    Ｓｉ基板
２    発光薄膜
３，１３，１６，８６ｂ    ＩＴＯ透明電極
４，１７，３４，３５，８６ａ    Ａｌ電極
Ｅ    直流電源
１０，２４，４２，９２，１００，１０２    ｐ型単結晶Ｓｉ基板
１１，８４，１０４，２０４    発光素子
１２，２３，４３，９６，１０３    ＥＳＯ膜
１４，２６，７１    受光素子
１５，３０    ＥＳＯ膜またはｎ型の微結晶を含有する非晶質ＳｉＣ層
１８    石英ガラス
１９    バリウムホウケイ酸ガラス
２１    光結合回路素子
２２，４１，４１Ａ    光送信素子
２８    下部ＩＴＯ膜
２９，３２，５１，１１１，１１８    ＳｉＯ2 膜
３１    上部ＩＴＯ膜
３３    透明な接着剤
３６    パルス発振器
３７    電流計
４２ａ，１０２ａ    Ａｌ（又はＡｕ）層
４４    光送信部
４５    スイッチング変調素子
４７，１０７    ＩＴＯ膜
４８    ＦＥＴ
４９    入力信号
５２，５３    ｎ+ 層
５４，１１４    内部電極層
５５，１１５，２１５    ソース電極
５６，１１６    ドレイン電極
５７，１１７，２２２    ゲート電極
５８    ＳｉＯ2 膜（又はＳｉ3 Ｎ4 膜）
６０，６１，６２，１２１，１２２    金属電極
７０    受光部
８２    ホトダイオード
８２ａ    ホトトランジスタ
９４    ｎ+ 型単結晶Ｓｉ層
９９    ｎ型単結晶Ｓｉ層
１０１，１０１Ａ，１０１Ｂ，１０１Ｃ    表示装置
１０５    スイッチ素子
１０８    トランジスタ
１１２，１１３    ｎ+ 層
２０５    選択素子
３３１    水平シフトレジスタ
３３２    垂直シフトレジスタ
３３３    メモリ
【図１】
0003637236.tif 000002
【図２】
0003637236.tif 000003
【図３】
0003637236.tif 000004
【図４】
0003637236.tif 000005
【図５】
0003637236.tif 000006
【図６】
0003637236.tif 000007
【図７】
0003637236.tif 000008
【図８】
0003637236.tif 000009
【図９】
0003637236.tif 000010
【図１０】
0003637236.tif 000011
【図１１】
0003637236.tif 000012
【図１２】
0003637236.tif 000013
【図１３】
0003637236.tif 000014
【図１４】
0003637236.tif 000015
【図１５】
0003637236.tif 000016
【図１６】
0003637236.tif 000017
【図１７】
0003637236.tif 000018
【図１８】
0003637236.tif 000019
【図１９】
0003637236.tif 000020
【図２０】
0003637236.tif 000021
【図２１】
0003637236.tif 000022
【図２２】
0003637236.tif 000023
【図２３】
0003637236.tif 000024
【図２４】
0003637236.tif 000025
【図２５】
0003637236.tif 000026
【図２６】
0003637236.tif 000027
【図２７】
0003637236.tif 000028
【図２８】
0003637236.tif 000029
【図２９】
0003637236.tif 000030
【図３０】
0003637236.tif 000031
【図３１】
0003637236.tif 000032
【図３２】
0003637236.tif 000033
【図３３】
0003637236.tif 000034
【図３４】
0003637236.tif 000035