(57)【特許請求の範囲】
【請求項１】
アクティブマトリクス回路と、
周辺駆動回路と、
を同一基板上に集積化した構成を有し、
前記基板上には液晶を封止するシール部が配置され、
前記シール部の下には、前記周辺駆動回路と、前記アクティブマトリクス回路の薄膜トランジスタを構成する材料を積層した凸部が重なることなく併設され、
前記凸部は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも突出していることを特徴とする液晶表示パネル。
【請求項２】
アクティブマトリクス回路と、
周辺駆動回路と、
を同一基板上に集積化した構成を有し、
前記基板上には液晶を封止するシール部が配置され、
前記シール部の下には、前記周辺駆動回路と、前記アクティブマトリクス回路の薄膜トランジスタを構成する材料を積層した凸部が重なることなく併設され、
前記凸部は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも高さが高いことを特徴とする液晶表示パネル。
【請求項３】
アクティブマトリクス回路と、
周辺駆動回路と、
を同一基板上に集積化した構成を有し、
前記基板上には液晶を封止するシール部が配置され、
前記シール部の下には、前記周辺駆動回路と、前記アクティブマトリクス回路の薄膜トランジスタを構成する材料を積層した部分が重なることなく併設され、
前記薄膜トランジスタを構成する材料を積層した部分は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも積層された層の数が多いことを特徴とする液晶表示パネル。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記周辺駆動回路は、シフトレジスト回路、バッファ回路又はサンプリング回路の少なくとも１つを有することを特徴とする液晶表示パネル。
【請求項５】
請求項１乃至４のいずれか１項において、
前記シール部は、前記周辺駆動回路上に形成されることを特徴とする液晶表示パネル。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記薄膜トランジスタは、トップゲイト型の薄膜トランジスタであることを特徴とする液晶表示パネル。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の液晶表示パネルが搭載されている装置。
【請求項８】
請求項７において、
前記装置とは、デジタルスチールカメラ、電子カメラ、ビデオムービー、携帯型のパーソナルコンピュータ、カーナビゲーションシステム、投射型の画像表示装置、ビデオカメラのうちのいずれか１つであることを特徴とする装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、周辺駆動回路を一体化したアクティブマトリクス型の液晶表示パネルの構成に関する。またそのパネルを利用した各種装置に関する。
【０００２】
従来より、アクティブマトリクス型の液晶表示パネルが知られている。これは、ガラス基板や石英基板上にアクティブマトリクス回路と該回路を駆動するための周辺駆動回路とを集積化した構成を有している。
【０００３】
このような構成においては、画面表示に不要な部分の面積を極力小さくするための工夫がされている。即ち、周辺駆動回路に占有される面積を極力小さくするような努力がされている。
【０００４】
一方、液晶表示パネルにおいては、一対の基板間に液晶を保持するために周辺部にシール材と称される液晶を閉じ込めるための封止材料が配置されている。
【０００５】
上記の画面表示に不要な部分の面積を極力小さくする工夫の一つとして、上記シール材の占める面積を削減することも求められている。
【０００６】
【発明が解決しようとする課題】
周辺駆動回路を一体化したアクティブマトリクス型の液晶表示パネルにおいては、周辺駆動回路に発生する不良が問題となる。
【０００７】
特に周辺駆動回路上にシール材を配置した構成では、上記周辺駆動回路における不良の発生が多くなる。
【０００８】
この問題は以下の様な理由で発生する。即ち、シール材中には、基板間隔を維持するためのフィラーと呼ばれる一種のスペーサーが含まれている。
【０００９】
一般に周辺駆動回路は非常に高い集積度を有している。このような状況においては、上記フィラーの直下に存在することになる周辺駆動回路の薄膜トランジスタや配線にフィラーからの圧力（この圧力は局所的に極めて大きなものと推定される）が加わり、断線やコンタクト不良、さらには半導体層の分断が発生し易くなる。
【００１０】
一方、アクティブマトリクス領域においてもスペーサーと呼ばれる球状の基板間隔保持手段が利用されるが、アクティブマトリクス領域は、集積度が低いので、スペーサーの存在による不良の発生は周辺駆動回路程問題とならない。
【００１１】
本明細書で開示する発明は、周辺駆動回路を内蔵したアクティブマトリクス型の液晶表示パネルにおいて、画素マトリクス回路の領域以外の面積を極力削減した構成を提供することを課題とする。
【００１２】
そして上記構成を前提として、シール材から受ける圧力によって周辺駆動回路が破壊されてしまわないような構成を提供することを課題とする。
【００１３】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図１にその具体的な作製工程を示すように、
アクティブマトリクス回路（画素回路）と、
周辺駆動回路と、
を同一基板１０１上に集積化した構成を有し、
前記周辺駆動回路上にはシール部（図２の２０６がシール材）が配置され、
前記周辺駆動回路には薄膜トランジスタを構成する材料を積層した凸部（積層スペーサー）が形成され、
前記凸部は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも突出（図１（Ｄ）参照）していることを特徴とする。
【００１４】
他の発明の構成は、図１にその具体的な作製工程を示すように、
アクティブマトリクス回路（画素回路）と、
周辺駆動回路と、
を同一基板１０１上に集積化した構成を有し、
前記周辺駆動回路上にはシール部（図２の２０６がシール材）が配置され、
前記周辺駆動回路には薄膜トランジスタ以外に薄膜トランジスタを構成する材料を積層した凸部（積層スペーサー）が形成され、
前記凸部は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも高さが高いこと（図１（Ｄ）参照）を特徴とする。
【００１５】
他の発明の構成は、図１にその具体的な作製工程を示すように、
アクティブマトリクス回路（画素回路）と、
周辺駆動回路と、
を同一基板１０１上に集積化した構成を有し、
前記周辺駆動回路上にはシール部（図２の２０６がシール材）が配置され、
前記周辺駆動回路には薄膜トランジスタ以外に薄膜トランジスタを構成する材料を積層した凸部が形成され、
前記凸部はスペーサーとしての機能を有していることを特徴とする。
【００１６】
他の発明の構成は、図１にその具体的な作製工程を示すように、
アクティブマトリクス回路（画素回路）と、
周辺駆動回路と、
を同一基板１０１上に集積化した構成を有し、
前記周辺駆動回路上にはシール部（図２の２０６がシール材）が配置され、
前記周辺駆動回路には薄膜トランジスタ以外に薄膜トランジスタを構成する材料を積層した部分（積層スペーサー）が形成され、
前記薄膜トランジスタを構成する材料を積層した部分は前記周辺駆動回路を構成する薄膜トランジスタが配置された部分よりも積層された層の数が多いこと（図１（Ｄ）参照）を特徴とする。
【００１７】
【発明の実施の形態】
図１（Ｄ）や図２に示すように、集積度の高い周辺駆動回路の駆動回路や画素回路を構成する各種薄膜を全て積層した凸部（積層スペーサー）を形成することにより、この部分にシール材２０６内のスペーサー２０４からの圧力を集中させ、周辺駆動回路を構成する薄膜トランジスタや配線が損傷してしまうことを抑制することができる。
【００１８】
【実施例】
〔実施例１〕
本実施例では、周辺駆動回路を一体化したアクティブマトリクス型の画液表示パネルを示す。図１以下に作製工程を示す。
【００１９】
本実施例では、画素回路（アクティブマトリクス回路）と、画素回路を駆動するための周辺駆動回路とで構成される液晶パネルを構成する場合の例を示す。周辺駆動回路というのは、例えば、シフトレジスタ回路、バッファー回路、サンプリング回路とで構成される。
【００２０】
まずガラス基板１０１上に図示しない下地膜を成膜する。基板としては石英基板を利用するこもできる。ここでは、下地膜として、酸化珪素膜を３０００Åの厚さにプラズマＣＶＤ法で成膜する。
【００２１】
次に図示しない非晶質珪素膜を５００Åの厚さに減圧熱ＣＶＤ法でもって成膜する。
【００２２】
次にレーザー光の照射を行い、上記非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。結晶性珪素膜を得る方法としては、他の手段を利用するのでもよい。
【００２３】
そして得られた結晶性珪素膜をパターニングすることにより、１０２で示されるパターンと、１０３〜１０５で示されるパターンと、１０６〜１０８で示されるパターンとを形成する。
【００２４】
ここで、１０２で示されるパターンが積層スペーサーを構成する半導体パターンとなる。また、１０３〜１０５で示されるパターンが周辺駆動回路に配置される薄膜トランジスタの活性層パターンとなる。また、１０６〜１０８で示されるパターンが画素回路（アクティブマトリクス回路）に配置される薄膜トランジスタの活性層パターンとなる。
【００２５】
積層スペーサーというのは、ＴＦＴ側基板において、意図的に形成された全ての構成要素を積層した凸部である。この積層スペーサーを周辺駆動回路に配置すると、基板間を保持するスペーサーからの圧力がこの積層スペーサーに集中して加わる。そして、周辺駆動回路を構成する薄膜トランジスタや配線に加わる圧力を緩和させることができる。
【００２６】
本実施例においては、図示される薄膜トランジスタを全てＮチャネル型の薄膜トランジスタとする。一般に、周辺駆動回路はＰチャネル型の薄膜トランジスタとＮチャネル型の薄膜トランジスタとでもって構成される。また画素回路には、ＰまたはＮチャネル型の薄膜トランジスタが配置される。
【００２７】
半導体層のパターニングが終了したら、ゲイト電極（およびそこから延在したゲイト配線）を構成するためのアルミニウム膜（図示せず）を成膜する。ここでは、スカンジウムを0 ・18重量％含有させたアルミニウムターゲットを利用して、スパッタ法によりアルミニウム膜を４０００Åの厚さに成膜する。
【００２８】
そしてこのアルミニウム膜をパターニングすることにより、１１０、１１１、１１２で示されるアルミニウムパターンを形成する。ここで、１１０は積層スペーサーを構成するアルミニウムパターンである。１１１は周辺駆動回路に配置される薄膜トランジスタのゲイト電極である。１１２は画素回路に配置される薄膜トランジスタのゲイト電極である。
【００２９】
次に得られたアルミニウムパターンを陽極とした陽極酸化を行うことにより、陽極酸化膜１１３、１１４、１１５を形成する。ここでは、陽極酸化膜の厚さを１０００Åと厚さとする。こうして、図１（Ａ）に示す状態を得る。
【００３０】
陽極酸化膜の代わりに金属膜や窒化珪素膜を利用することができる。また陽極酸化膜の代わりに、酸化性雰囲気中でのプラズマ処理により酸化膜（プラズマ酸化膜）を形成するのでもよい。
【００３１】
図１（Ａ）に示す状態を得たら、第１の層間絶縁膜１１６として、窒化珪素膜をプラズマＣＶＤ法でもって３０００Åの厚さに成膜する。（図１（Ｂ））
【００３２】
そして、コンタクトホールの形成を行い、チタン膜とアルミニウム膜とチタン膜との積層膜でなる金属膜をスパッタ法でもって成膜する。
【００３３】
そしてこの３層でなる金属膜をパターニングすることにより、１１７で示されるパターンと、１１８で示されるソース電極、１１９で示されるドレイン電極、１２０で示されるソース電極、１２１で示されるドレイン電極とを形成する。ここで、１１７で示されるパターンは、積層スペーサーを構成するためのものである。こうして図１（Ｂ）に示す状態を得る。
【００３４】
次に第２の層間絶縁膜として樹脂層１２２を１５０００Åの厚さに形成する。この樹脂層１２２はポリイミドで構成する。また形成方法は、スピンコート法を利用する。樹脂層１２２は、その表面を平坦化できるという特徴がある。
【００３５】
次にスパッタ法によりチタン膜を３０００Åの厚さに成膜し、これをパターニングすることにより、１２４で示されるパターンと１２５で示されるパターンを形成する。
【００３６】
ここで、１２４で示されるパターンは、積層スペーサーを構成するためのチタン膜パターンである。１２５は、ＢＭ（ブラックマトリクス）である。このＢＭは、画素回路の薄膜トランジスタを遮光する機能も有している。
【００３７】
次に第３の層間絶縁膜１２６として、樹脂膜を形成する。ここではポリイミドを材料として利用し、スピンコート法により３０００Åの厚さに樹脂層１２６を形成する。
【００３８】
そしてコンタクトホールの形成を行う。さらにＩＴＯ膜を全面にスパッタ法により１０００Åの厚さに成膜する。そしてこれをパターニングし、１２７で示されるパターンと１２８で示されるＩＴＯでなる画素電極を形成する。画素電極はドレイン電極１２１にコンタクトする。
【００３９】
ここで、画素電極１２８とＢＭ（ブラックマトリクス）１２５とが重なる部分に補助容量が形成される。こうして図１（Ｄ）に示す状態を得る。
【００４０】
また、積層スペーサー部にもＩＴＯパターン１２７をダミーで残存させる。このようにすることで、積層スペーサー部を全体の中で一番厚く積層された部分とすることができる。即ち、構成要素の全てが積層され、一定面積以上を有した凸部として存在させることができる。こうして図１（Ｄ）に示す状態を得る。
【００４１】
次に図２に示すように対向ガラス基板２０１（または石英基板）を用意する。対向ガラス基板２０１には、対向電極２０２、配向膜２０３を形成する。
【００４２】
２０６で示されるのはシール材である。２０４、２０５で示されるのは、シール材内に含まれているスペーサーである。２０７は液晶である。液晶２０７は、シール材２０６によって、液晶セル内に封止される。
【００４３】
図２に示すような構成においては、スペーサー２０４、２０５からの圧力は積層スペーサー部に集中して加わる。これは、積層スペーサー部がある程度の面積を有した最も盛り上がった部分であるからである。
【００４４】
積層スペーサー部に匹敵する高さ（厚さ）を有するのは、画素部分のＢＭと画素電極とが重なった部分である。しかし、その面積は小さく、また画素回路は集積度が高くないので、スペーサー２０８から受ける圧力による、配線の断線やＴＦＴの不良は問題とはならない。
【００４５】
図２に示すような構成とする場合に特に有用なのは、集積度の高い周辺駆動回路部における断線やＴＦＴの動作不良を防げることである。
【００４６】
以上示したように、積層スペーサーを設けることにより、周辺駆動回路一体型のアクティブマトリクス型の液晶表示パネルにおいて、周辺駆動回路部にシール部を重ねて配置した構造としても、シール材中に含まれるスペーサーによって受ける圧力により、周辺駆動回路が損傷してしまうことを抑制することができる。
【００４７】
〔実施例２〕
本実施例は、周辺駆動回路以外に各種演算回路やメモリー回路を同一基板上に集積化した構造に本明細書で開示する発明を利用する場合の例を示す。
【００４８】
周辺駆動回路一体型の液晶表示パネル装置をさらに発展させた構造として、システムオンパネルと呼ばれる構造が提案されている。これは、各種演算回路やメモリー回路をもアクティブマトリクス回路や周辺駆動回路に加えて同一基板上に集積化した構造を有している。
【００４９】
この構造は、情報処理端末としての機能を１枚のガラス基板上に集積化してしまうことにより、情報処理端末をより小型化しようとするためのものである。
【００５０】
このような構造においても、装置を小型するために、画素回路（アクティブマトリクス回路）以外の領域を削減することが求められる。従って、シール部と各種集積回路（この集積回路は各種演算回路やメモリー回路を構成する）とが重なった構造が必要とされる。
【００５１】
このような場合に、実施例１で示すような積層スペーサーを配置することにより、集積度の高い各種演算回路やメモリー回路を構成する集積回路がシール材料中のスペーサーからの圧力により破壊されることを防ぐことができる。
【００５２】
〔実施例３〕
本明細書に開示する発明は、周辺駆動回路を一体化したアクティブマトリクス型の液晶表示パネルを利用した各種装置に組み込むことができる。
【００５３】
周辺駆動回路を一体化したアクティブマトリクス型の液晶表示パネルにおいては、周辺駆動回路に高い集積度が要求されるので、本明細書で開示する発明を利用することは非常に有用である。
【００５４】
図３（Ａ）に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される撮影装置である。
【００５５】
この装置は、カメラ部２００２に配置されたＣＣＤカメラ（または適当な撮影手段）で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体２００１に配置された液晶表示パネル２００３に表示する機能を有している。装置の操作は、操作ボタン２００４によって行われる。
【００５６】
本明細書に開示する発明を利用した場合、液晶表示パネルの画像が表示されない領域を極力小さくすることができるので、装置全体の小型化を図ることができる。
【００５７】
図３（Ｂ）に示すのは、携帯型のパーソナルコンピュータ（情報処理装置）である。この装置は、本体２１０１に装着された開閉可能なカバー（蓋）２１０２に液晶表示パネル２１０４が備えられ、キーボード２１０３から各種情報を入力したり、各種演算操作を行うことができる。
【００５８】
図３（Ｃ）に示すのは、カーナビゲーションシステム（情報処理装置）にフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部２３０４と液晶表示パネル２３０２を備えた本体から構成されている。
【００５９】
ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン２３０３によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。
【００６０】
図３（Ｄ）に示すのは、投射型の画像表示装置の例である。図において、光源２４０２から発せられた光は、液晶表示パネル２４０３によって光学変調され、画像となる。画像は、ミラー２４０４、２４０５で反射されてスクリーン２４０６に映し出される。
【００６１】
図３（Ｅ）に示すのは、ビデオカメラ（撮影装置）の本体２５０１にビューファインダーと呼ばれる表示装置が備えられた例である。
【００６２】
ビューファインダーは、大別して液晶表示パネル２５０２と画像が映し出される接眼部２５０３とから構成されている。
【００６３】
図３（Ｅ）に示すビデオカメラは、操作ボタン２５０４によって操作され、テープホルダー２５０５に収納された磁気テープに画像が記録される。また図示しないカメラによって撮影された画像は液晶表示パネル２５０２に表示される。また表示装置２５０２には、磁気テープに記録された画像が映し出される。
【００６４】
図３（Ｅ）に示すような構成においては、液晶表示パネルにおける表示部（画素領域）以外の占める面積を極力小さくすることが要求される。従って、実施例１で示したような構成を採用することは非常に有用となる。
【００６５】
【発明の効果】
本明細書で開示する発明を利用することにより、周辺駆動回路を内蔵したアクティブマトリクス型の液晶表示装置において、画素マトリクス回路の領域以外の面積を極力削減した構成を提供することができる。
【００６６】
そして上記構成を前提として、シール材から受ける圧力によって周辺駆動回路が破壊されてしまわないような構成を提供することができる。
【図面の簡単な説明】
【図１】  発明を利用したアクティブマトリクス型の液晶パネルの断面作製工程を示す図。
【図２】  発明を利用したアクティブマトリクス型の液晶パネルの一断面を示す図。
【図３】  発明を利用した液晶パネルを応用した装置を示す図。
【符号の説明】
１０１                  ガラス基板（または石英基板）
１０２                  半導体層パターン
１０３                  ソース領域
１０４                  チャネル形成領域
１０５                  ドレイン領域
１０６                  ソース領域
１０７                  チャネル形成領域
１０８                  ドレイン領域
１０９                  ゲイト絶縁膜
１１０                  アルミニウムパターン
１１１、１１２          ゲイト電極
１１３、１１４、１１５  陽極酸化膜
１１６                  第１の層間絶縁膜（窒化珪素膜）
１１７                  金属膜パターン
１１８                  ソース電極
１１９                  ドレイン電極
１２０                  ソース電極
１２１                  ドレイン電極
１２２                  第２の層間絶縁膜（樹脂膜）
１２４                  チタン膜
１２５                  ＢＭ（ブラックマトリクス）
１２６                  第３の層間絶縁膜（樹脂膜）
１２７                  ＩＴＯパターン
１２８                  画素電極（ＩＴＯ）
２０１                  対向基板（ガラス基板または石英基板）
２０２                  対向電極（ＩＴＯ電極）
２０３                  配向膜
２０４、２０５          シール材２０６内のスペーサー
２０６                  シール材
２０７                  液晶
２０８                  画素に配置されたスペーサー
２０９                  配向膜
【図１】
0003640224.tif 000002
【図２】
0003640224.tif 000003
【図３】
0003640224.tif 000004