【手続補正書】
【提出日】令和3年8月17日(2021.8.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力されたアナログ信号と参照信号とを比較する比較器と、
前記比較器による比較結果に基づいて生成された複数のビットを含むデジタル信号のうちの互いに異なる１ビットのビット信号を各々が保持する複数の第１ビットメモリと、
前記複数の第１ビットメモリの各々から出力される前記ビット信号が共通に入力される出力回路と、
前記出力回路から出力される前記ビット信号を伝送する伝送線と、
１つのデジタル信号のビット信号が前記複数の第１ビットメモリから前記出力回路に順次出力されるように、前記出力回路に前記ビット信号を出力する第１ビットメモリを、前記複数の第１ビットメモリから順次選択する第１走査回路と、
を有することを特徴とするＡＤ変換装置。
【請求項２】
入力されたアナログ信号と参照信号とを比較する比較器と、
前記比較器による比較結果に基づいて生成された複数のビットを含むデジタル信号のうちの互いに異なる１ビットのビット信号を各々が保持する複数の第１ビットメモリと、
前記複数の第１ビットメモリの各々から出力される前記ビット信号を伝送する伝送線と、
前記ビット信号を出力する第１ビットメモリを、前記複数の第１ビットメモリから順次選択する第１走査回路と、
前記複数の第１ビットメモリの各々から出力される前記ビット信号が前記伝送線を介して共通に入力される入力回路と、
前記入力回路から出力される前記ビット信号を受けることにより、互いに異なる１ビットのビット信号を各々が保持する複数の第２ビットメモリと、
前記入力回路から出力される前記ビット信号を受ける第２ビットメモリを、前記複数の第２ビットメモリから順次選択する第２走査回路と、
を有することを特徴とするＡＤ変換装置。
【請求項３】
前記複数の第１ビットメモリの各々から出力される前記ビット信号が前記伝送線を介して共通に入力される入力回路と、
前記入力回路から出力される前記ビット信号を受けることにより、互いに異なる１ビットのビット信号を各々が保持する複数の第２ビットメモリと、
前記入力回路から出力される前記ビット信号を受ける第２ビットメモリを、前記複数の第２ビットメモリから順次選択する第２走査回路と、
を更に有することを特徴とする請求項１に記載のＡＤ変換装置。
【請求項４】
１つの前記入力回路が前記ビット信号を出力する前記複数の第２ビットメモリの個数は、１つの前記出力回路に前記ビット信号を共通に入力する前記複数の第１ビットメモリの個数以上である
ことを特徴とする請求項３に記載のＡＤ変換装置。
【請求項５】
１つの前記入力回路が前記ビット信号を出力する前記複数の第２ビットメモリの個数は、１つの前記出力回路に前記ビット信号を共通に入力する前記複数の第１ビットメモリの個数の倍数である
ことを特徴とする請求項４に記載のＡＤ変換装置。
【請求項６】
前記比較器と前記複数の第１ビットメモリとを各々が有する第１のＡＤ変換部及び第２のＡＤ変換部を有し、
前記第１のＡＤ変換部における前記比較器と前記複数の第１ビットメモリの配置と、前記第２のＡＤ変換部における前記比較器と前記複数の第１ビットメモリの配置とが対称である
ことを特徴とする請求項１乃至５のいずれか１項に記載のＡＤ変換装置。
【請求項７】
前記複数の第１ビットメモリのうちの第１の個数の第１ビットメモリを用いて前記デジタル信号が保持される第１のモードと、
前記複数の第１ビットメモリのうちの、前記第１の個数よりも少ない第２の個数の第１ビットメモリを用いて前記デジタル信号が保持される第２のモードと、
が切り替え可能である
ことを特徴とする請求項１乃至６のいずれか１項に記載のＡＤ変換装置。
【請求項８】
前記第１のモードと前記第２のモードの切り替えは、前記第１走査回路により選択される第１ビットメモリの個数を変更することにより行われる
ことを特徴とする請求項７に記載のＡＤ変換装置。
【請求項９】
前記複数の第１ビットメモリを有するメモリ領域を複数個有し、
第１の個数のメモリ領域に含まれる前記複数の第１ビットメモリを用いて前記デジタル信号が保持される第１のモードと、
前記第１の個数よりも少ない第２の個数のメモリ領域に含まれる前記複数の第１ビットメモリを用いて前記デジタル信号が保持される第２のモードと、
が切り替え可能である
ことを特徴とする請求項１乃至６のいずれか１項に記載のＡＤ変換装置。
【請求項１０】
前記第１のモードと前記第２のモードの切り替えは、前記第１走査回路により選択されるメモリ領域の個数を変更することにより行われる
ことを特徴とする請求項９に記載のＡＤ変換装置。
【請求項１１】
時間に応じて値が変化するカウント信号を生成するカウンタを更に有し、
前記参照信号は、電位が時間に応じて単調増加又は単調減少するランプ信号であり、
前記複数の第１ビットメモリは、前記比較器の出力信号のレベルが変化したタイミングに応じたカウント信号を前記ビット信号として保持する
ことを特徴とする請求項１乃至１０のいずれか１項に記載のＡＤ変換装置。
【請求項１２】
前記比較器、前記複数の第１ビットメモリ、前記出力回路及び前記伝送線を各々が有する第１のＡＤ変換部及び第２のＡＤ変換部を有する
ことを特徴とする請求項１に記載のＡＤ変換装置。
【請求項１３】
前記比較器、前記複数の第１ビットメモリ、前記複数の第２ビットメモリ及び前記入力回路を各々が有する第１のＡＤ変換部及び第２のＡＤ変換部を有する
ことを特徴とする請求項２に記載のＡＤ変換装置。
【請求項１４】
入射光に応じた電荷を生成する光電変換部と、
前記電荷に基づくアナログ信号が入力される請求項１乃至１３のいずれか１項に記載のＡＤ変換装置と、
を有することを特徴とする撮像装置。
【請求項１５】
積層された第１チップと第２チップとを有し、
前記光電変換部は、前記第１チップに配されており、
前記複数の第１ビットメモリは、前記第２チップに配されている
ことを特徴とする請求項１４に記載の撮像装置。
【請求項１６】
前記比較器は複数のトランジスタを含み、
前記複数のトランジスタの一部は、前記第１チップに配されており、
前記複数のトランジスタの他の一部は、前記第２チップに配されている
ことを特徴とする請求項１５に記載の撮像装置。
【請求項１７】
積層された第１チップと第２チップと第３チップとを有し、
前記光電変換部は、前記第１チップに配されており、
前記比較器は、前記第２チップに配されており、
前記複数の第１ビットメモリは、前記第３チップに配されている
ことを特徴とする請求項１４に記載の撮像装置。
【請求項１８】
前記光電変換部で生成された電荷が転送されるフローティングディフュージョン領域を更に有し、
前記比較器は、入力トランジスタを有し、
前記入力トランジスタのゲートが前記フローティングディフュージョン領域に接続されている
ことを特徴とする請求項１４乃至１７のいずれか１項に記載の撮像装置。
【請求項１９】
請求項１４乃至１８のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。
【請求項２０】
請求項１４乃至１８のいずれか１項に記載の撮像装置を有する移動体であって、
前記撮像装置から出力される信号に基づいて前記移動体の制御を行う制御部を有する
ことを特徴とする移動体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一観点によれば、入力されたアナログ信号と参照信号とを比較する比較器と、前記比較器による比較結果に基づいて生成された複数のビットを含むデジタル信号のうちの互いに異なる１ビットのビット信号を各々が保持する複数の第１ビットメモリと、前記複数の第１ビットメモリの各々から出力される前記ビット信号が共通に入力される出力回路と、前記出力回路から出力される前記ビット信号を伝送する伝送線と、１つのデジタル信号のビット信号が前記複数の第１ビットメモリから前記出力回路に順次出力されるように、前記出力回路に前記ビット信号を出力する第１ビットメモリを、前記複数の第１ビットメモリから順次選択する第１走査回路と、を有することを特徴とするＡＤ変換装置が提供される。