(57)【特許請求の範囲】
【請求項１】
複数のデータ信号線と複数の走査信号線の交差により形成される画素位置に、画素を配置して成る画像表示部と、
走査信号を順次前記走査信号線に供給する走査信号線選択手段と、
を有する画像表示装置において、
各々の前記画素位置に対応する画素データを時系列的に有する画像信号をサンプリングして、そのサンプリング周期よりも長い時間長に変換されたＮ個の相展開信号をＮ本の相展開信号線に並列に出力する相展開手段と、
各々の前記データ信号線にそれぞれ接続され、前記Ｎ個の相展開信号の一つをそれぞれ入力とし、該相展開信号中の前記画素データをサンプリング期間にサンプリングして、前記データ信号線にデータ信号として供給する複数のサンプリング用スイッチング手段と、
前記相展開信号の時間長に相当する期間よりも短い前記サンプリング期間に対応するサンプリング期間信号を、前記サンプリング用スイッチング手段に供給するデータ信号線動手段と、
各々の前記データ信号線に前記データ信号を供給するための前記サンプリング期間の前のプリチャージ期間に、各々の前記データ信号線をプリチャージする複数のプリチャージ用スイッチング手段と、
を有し、
前記複数のサンプリング用スイッチング手段及び前記複数のプリチャージ用スイッチング手段とは、各々の前記データ信号線の一端側に並列接続され、
前記相展開手段は、Ｎ個の前記相展開信号の各々の前記画素データの切り換え位置を一致させるように、Ｎ本の前記相展開信号線にＮ個の前記相展開信号を並列に出力し、
前記データ信号線駆動手段は、
入力信号を基準クロックの一周期ずつ順次シフトして送出するシフトレジスタを有し、
前記シフトレジスタの出力信号に基づき前記サンプリング期間の開始時期を一致させるように共通のサンプリング期間信号を生成して、前記複数のサンプリング用スイッチング手段に供給し、
前記シフトレジスタの出力信号に基づきプリチャージ期間の開始時期を一致させるように共通のプリチャージ期間信号を生成して、前記複数のプリチャージ用スイッチに供給してなり、
ｍ（１≦ｍ≦一本の走査信号線上の総画素数／前記相展開信号線の総数）番目に同時駆動されるデータ信号線に接続されたＮ個の前記サンプリング用スイッチング手段に、一水平走査期間内の（３ｍ−２）番目の前記シフトレジスタ出力をサンプリング期間信号として供給し、
該（３ｍ−２）番目の前記シフトレジスタ出力を、（ｍ＋１）番目に同時駆動されるデータ信号線に接続された他のＮ個のプリチャージ用スイッチング手段に供給することを特徴とする画像表示装置。
【請求項２】
請求項１において、
前記画像表示部は、一対の基板間に液晶を介在させた液晶パネルであり、
複数の前記サンプリング用スイッチング手段は、一方の前記基板上に形成された複数の薄膜トランジスタで構成され、
前記データ信号線駆動手段からの前記サンプリング期間信号は、各々の前記薄膜トランジスタのゲートに供給されることを特徴とする画像表示装置。
【請求項３】
請求項１において、
前記画像表示部は、一対の基板間に液晶を介在させた液晶パネルであって、前記データ信号線を介して前記画素の一端に印加される電圧と、該画素の他端に印加される電圧との差電圧を前記画素位置の前記液晶に印加し、かつ前記液晶に印加される電界の極性を反転して駆動するものであり、
前記相展開手段の前段に、入力される画像信号から、極性反転基準電位に対して第１の極性で前記画素を駆動する第１極性画像信号と、前記第１の極性とは逆極性の第２の極性で前記画素を駆動する第２極性画像信号とを生成して、前記第１、第２極性画像信号のいずれか一方を極性反転タイミング信号に基づいて前記相展開手段に出力する極性反転手段がさらに設けられ、
前記相展開手段は、前記第１、第２極性画像信号を相展開して、第１、第２極性相展開信号を出力することを特徴とする画像表示装置。
【請求項４】
請求項１において、
前記画像表示部は、一対の基板間に液晶を介在させた液晶パネルであって、前記データ信号線を介して前記画素の一端に印加される電圧と、該画素の他端に印加される電圧との差電圧を前記画素位置の前記液晶に印加し、かつ前記液晶に印加される電界の極性を反転して駆動するものであり、
前記相展開手段の後段に、前記Ｎ個の相展開信号の一つから、極性反転基準電位に対して第１の極性で前記画素を駆動する第１極性相展開信号と、前記第１の極性とは逆極性の第２の極性で前記画素を駆動する第２極性相展開信号とを生成して、前記第１、第２極性相展開信号のいずれか一方を極性反転タイミング信号に基づいて出力する極性反転手段がさらに設けられたことを特徴とする画像表示装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記データ信号線を前記第１の極性でプリチャージする第１のプリチャージ電位と、前記データ信号線を前記第２の極性でプリチャージする第２のプリチャージ電位とを、前記走査信号線を選択する毎に切り換えて前記複数のプリチャージ用スイッチング手段に供給するプリチャージ電位供給手段をさらに設けたことを特徴とする画像表示装置。
【請求項６】
複数のデータ信号線と複数の走査信号線の交差により形成される画素位置に、画素を配置して成る画像表示部と、
走査信号を順次前記走査信号線に供給する走査信号線選択手段と、
を有し、前記画素に印加される電圧の極性を極性反転基準電位に対して所定期間毎に反転させて駆動する画像表示装置において、
各々の前記画素位置に対応する画素データを時系列的に有する画像信号をサンプリングして、そのサンプリング周期よりも長い時間長に変換されたＮ個の相展開信号をＮ本の相展開信号線に並列に出力する相展開手段と、
各々の前記データ信号線にそれぞれ接続され、前記Ｎ個の相展開信号の一つをそれぞれ入力とし、該相展開信号中の前記画素データをサンプリング期間にサンプリングして、前記データ信号線にデータ信号として供給する複数のサンプリング用スイッチング手段と、
前記相展開信号の時間長に相当する期間よりも短い前記サンプリング期間に対応するサンプリング期間信号を、前記サンプリング用スイッチング手段に供給するデータ信号線駆動手段と、
各々の前記データ信号線に前記データ信号を供給するための前記サンプリング期間の前のプリチャージ期間に、各々の前記データ信号線をプリチャージする複数のプリチャージ用スイッチング手段と、
を有し、
前記複数のサンプリング用スイッチング手段及び前記複数のプリチャージ用スイッチング手段とは、各々の前記データ信号線の一端側に並列接続され、
前記複数のプリチャージ用スイッチング手段の奇数番目に接続された第１のプリチャージラインと、
前記複数のプリチャージ用スイッチング手段の偶数番目に接続された第２のプリチャージラインと、
前記データ信号線を極性反転基準電位に対して第１の極性でプリチャージする第１のプリチャージ電位と、前記データ信号線を前記極性反転基準電位に対して第２の極性でプリチャージする第２のプリチャージ電位とを、前記走査信号線を選択する毎に切り換えて、前記第１，第２のプリチャージラインに供給するプリチャージ電位供給手段と、
をさらに設けたことを特徴とする画像表示装置。
【請求項７】
請求項１乃至６のいずれかに記載の画像表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型液晶表示装置等の画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば、アクティブマトリクス型の液晶表示装置では、一走査信号ラインに複数接続されたＴＦＴ（薄膜トランジスタ）等のスイッチング素子を介して、各画素の液晶層にデータを書き込む動作を、点順次駆動により実施している。
【０００３】
ところで、近年のマルチメディア対応の要求に答えるため、例えばパーソナルコンピュータ（ＰＣ）またはエンジニアリング・ワークステーション（ＥＷＳ）にて、ビデオ信号などの自然画を表示する場合には、例えば２５６階調などの多階調化への対応が望まれている。
【０００４】
この多階調化への対応を、従来のディジタルドライバにて実現しようとすると、入力信号数がビット数倍だけ多く必要となる。例えば、２５６階調のカラー表示の場合には、３本（Ｒ，Ｇ，Ｂ）×８ビット＝２４本の入力信号数となる。
【０００５】
一方、アナログドライバであれば、カラー表示の場合でも３本、白黒表示の場合では１本の入力信号数で済む。さらに、ディジタルドライバは階調特性が離散的であるのに対して、アナログドライバでは階調特性が連続的であり、通常の映像信号に基づく表示に適する利点もある。
【０００６】
ところで、アクティブマトリクス型液晶表示装置では、上述の点順次駆動のために、画像信号中のデータをＴＦＴスイッチなどによりサンプルホールドする必要がある。このとき、ＴＦＴなどのスイッチング特性が入力画像信号の周波数に対して十分に追従できないという問題が生ずる。ドライバ内蔵の表示装置の場合は、外付けドライバを用いた表示装置の場合に比べて、サンプルホールド用ＴＦＴの能力が低く、その問題がより顕著となる。また、多数の画素を有する高精細な表示装置の場合は、入力画像信号の周波数が高くなることから、上記問題がより顕著となる。
【０００７】
このため、図３８に示すように、入力画像信号を例えば６つのパラレル信号に相展開し、１画素あたりのデータ長を長くして、液晶パネルに入力される信号周波数を低くする技術が提案されている（特願平６−３１６９８８号）。
【０００８】
この相展開により、例えばサンプルホールドスイッチとしてのＴＦＴの周波数特性が十分でなくても、１画素あたりのデータ長を長くして、解像度を高くできる。
【０００９】
図３８に示すように、６相展開されてそれぞれ並列出力される各々の相展開信号のデータ長は、基準クロックの６周期分の長さとなっている。
【００１０】
これをＴＦＴなどのサンプルホールドスイッチにてサンプリングする際に、例えばＴＦＴのゲートに入力されるサンプリング期間信号により設定されるサンプリング期間を、当初は図３８に示すように、基準クロックの８周期分の長さに設定することを試みた。
【００１１】
ＴＦＴのスイッチングの追従性を考慮して、相展開信号中のデータ長に対して十分なサンプリング期間を設定したからである。また、このサンプリング期間を有するサンプリング期間信号は、シフトレジスタのみを用いることで容易に生成できたからである。
【００１２】
しかしながら、本発明者の実験によれば、図３９に模式的に示すように、例えば矢印１を画面２に表示しようしたとき、この矢印１の走査方向後段に、破線で示すゴースト３が生ずる場合があることが判明した。
【００１３】
また、液晶にかかる電圧の偏りによる表示むらをなくし、液晶にかかる直流電流による液晶の劣化などを防ぐために、液晶に印加される電圧の極性を所定のタイミングで反転させる極性反転駆動が行われている。極性反転駆動とは、液晶の一端に、液晶の他端に印加される電位を基準として異なる極性（正又は負の極性）の電圧を印加する駆動である。なお、本明細書における極性とは、液晶の両端に印加される電圧の極性を意味する。極性反転駆動するには、アクティブマトリクス型では、液晶を挟んで画素電極と対向する共通電極に印加する電位を変化させるか、あるいは、画素電極に印加される画像信号の電圧振幅の中間電位を基準として、画像信号の電位レベルを変化させる。
【００１４】
ここで、走査信号線を選択する毎に極性反転を行ういわゆるライン反転あるいはこれにドット反転を組み合わせた極性反転駆動方式が知られている。この場合、同一データ信号線に接続され、かつ、異なる走査信号線に接続された２つの画素に順次表示上で例えば同じ黒を書き込む場合でも、極性反転駆動のために各々の黒画像データの信号レベルは異なっている。このとき、データ信号線自体が寄生容量を持つため、データ信号線の電位を、正極性の黒電位から負極性の黒電位に変化させるのに時間を要する。
【００１５】
従来技術によれば、相展開信号中のデータ長に対して十分なサンプリング期間を設定しているので、データ信号線を充放電するのに十分な時間を確保できた。しかしながら、上述のゴーストの問題を解消し得ないので、サンプリング期間の設定に改善の余地があり、この際に併せて、サンプリング期間中にデータ信号線をデータ電位となるまで充放電させる必要がある。
【００１６】
そこで、本発明の目的とするところは、入力画像信号を相展開しながらも、ゴーストを低減又は防止でき、しかも、データ信号線を充放電するのに十分な時間を確保して、画像信号中の画素データに忠実な電圧を画素に供給して画質を向上することができる画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器を提供することにある。
【００１７】
本発明の他の目的は、ドットクロックの高速化に伴い点順次駆動ではサンプルホールド動作に追従できない場合でも、ゴーストを低減又は防止しながら表示駆動でき、しかも、画像信号の画素データに忠実な電圧を画素に供給して画質を向上することができる画像表示装置、画像表示方法及表示駆動装置並びにそれを用いた電子機器を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る画像表示装置は、複数のデータ信号線と複数の走査信号線の交差により形成される画素位置に、画素を配置して成る画像表示部を有する。走査信号線選択手段は、走査信号を順次前記走査信号線に供給する。ここで、画素に印加される電圧の極性は、所定期間毎に反転されて駆動される。相展開手段は、各々の前記画素位置に対応するデータを時系列的に有する画像信号をサンプリングして、そのサンプリング周期よりも長いデータ長に変換された複数の相展開信号を並列に出力する。各々の前記データ信号線にそれぞれ接続された複数のサンプリング手段は、前記複数の相展開信号の一つをそれぞれ入力とし、前記相展開信号中の前記データをサンプリングして、前記データ信号線にデータ信号として供給する。データ信号線駆動手段は、前記相展開信号のデータ長に相当する期間よりも短いサンプリング期間を持つサンプリング期間信号を生成して、前記サンプリング用スイッチング手段に供給する。
【００１９】
複数のプリチャージ用スイッチング手段は、各々の前記データ信号線に前記データ信号を供給するための前記サンプリング期間の前のプリチャージ期間に、該サンプリング期間にてサンプリングされる画素データに基づいて前記画素に印加される電圧の極性と同一極性で各々の前記データ信号線をプリチャージする。
【００２０】
本発明は、本発明の課題の一つであるゴーストの低減又は防止のために、以下のように機能する。
【００２１】
まず、本発明者は、ゴーストの発生原因が、図４０の通り、サンプリング手段を介して画素に供給される波形に不要な成分が混入することにあると解析した。この波形中への不要な成分の混入は、図３８に示す通り、相展開信号のデータ長がドットクロックの６周期であるのに対して、サンプリング期間がドットクロックの８周期と長くなっていることに起因している。
【００２２】
このため、図３８にて例えばビデオｎの信号線を例に挙げると、サンプリング期間信号Ｓ／Ｈ（ｎ）、Ｓ／Ｈ（ｎ＋６）、Ｓ／Ｈ（ｎ＋１２）は、それぞれオーバーラップ期間を有するので、例えばＳ／Ｈ（ｎ＋６）のサンプリング期間の初期では、サンプリング期間信号Ｓ／Ｈ（ｎ）によりサンプリングされるデータまでも、Ｓ／Ｈ（ｎ＋６）のサンプリング期間信号によりサンプリングされてていた。
【００２３】
この場合の現象を、液晶層に供給される電位波形で観察して見た。この結果、サンプリング手段の書き込み能力に依存して、図４０のように、矢印１のデータが一旦書き込まれることの影響を受けて、波形中に不要な成分が混入し、本来低くなるべきレベルの領域が、同図のゴースト３と対応する位置でレベルが高くなることが分かった。
【００２４】
本発明では、図９、図１４、図１８及び図２２に象徴的に示すように、相展開信号のデータ長よりも、サンプリング期間を必ず短く設定できるため、本来のデータでない他のデータの影響が少なくなり、ゴーストを低減又は防止できる。
【００２５】
本発明の課題の他の一つとして、サンプリング期間内にデータ電位までデータ信号線を充放電するために、本発明は以下の通り機能する。
【００２６】
すなわち、各々のデータ信号線にデータ信号を供給するためのサンプリング期間の前のプリチャージ期間に、該サンプリング期間にてサンプリングされる画素データに基づいて前記画素に印加される電圧の極性と同一極性で各々の前記データ信号線をプリチャージしている。このため、プリチャージ期間にて既に、データ信号線の電位はプリチャージ電位まで達しているので、サンプリング期間では、プリチャージ電位からデータ電位になるまでデータ信号線を充放電すればよい。特に、上述した通り本発明では相展開信号の電位をサンプリングするためのサンプリング期間を従来技術よりも短くしているが、プリチャージを実施することで、この短いサンプリング期間でも上述の充放電を達成できる。従って、サンプリング期間にて、画像データを正確にサンプリングできると共に、そのサンプリングされたデータ電位にて、データ信号線に確実に充放電させることができ、画質が向上する。
【００２７】
本発明では、複数のサンプリング用スイッチング手段及び複数のプリチャージ用スイッチング手段とを、各々の前記データ信号線の一端に並列接続することが好ましい。
【００２８】
データ信号線の両端にそれぞれ各スイッチング手段を接続する場合に比べて、回路レイアウトが容易となる。
【００２９】
この場合、データ信号線駆動手段は、サンプリング期間信号に基づいて、複数のプリチャージ用スイッチング手段をプリチャージ期間に亘ってオンさせるプリチャージ期間信号を生成し、複数のプリチャージ用スイッチング手段に供給することが好ましい。
【００３０】
こうすると、サンプリング期間及びプリチャージ期間を設定する回路が共用化され、その期間信号のためのラインの引き回し長さも短くでき、ラインが有する寄生容量に起因した期間信号の遅延を短縮できる。これにより、サンプリング期間とプリチャージ期間とをほぼ設計通りに設定でき、両期間が信号の遅延に起因してオーバラップすることを防止できる。
【００３１】
本発明の相展開手段は、Ｎ個の相展開信号の画素データの先頭位置を、基準クロックに基づき順次ずらして、Ｎ個の相展開信号をＮ本の相展開信号線に並列に出力することができる。この場合、データ信号線駆動手段は、サンプリング期間の開始時期を順次ずらして設定するサンプリング期間信号を生成する。これにより、一本の前記走査信号に接続された前記画素を点順次で駆動することができる。さらにデータ信号駆動手段は、一のデータ信号線についてサンプリング期間を設定するためのサンプリング期間信号を、他のデータ信号線についてプリチャージ期間を設定するためのサンプリング期間信号として兼用する。こうすると、データ信号線駆動回路の回路規模が縮小し、回路レイアウトが容易となる。
【００３２】
本発明では、データ信号線駆動手段が、入力信号を順次シフトする複数段構成を有し、各段の出力信号が、次段の出力信号と一部位相が重なるタイミングで出力されるシフトレジスタと、各々のサンプリング用スイッチング手段に接続され、前記シフトレジスタからの互いに信号位相が重なる２つの前記出力信号が入力され、その論理積をサンプリング期間信号としてサンプリング用スイッチング手段に出力する複数の論理積回路と、を有することができる。
【００３３】
より具体的には、シフトレジスタは、基準クロックの一周期の２Ｋ（Ｋは自然数）倍のパルス幅を持つ入力信号を基準クロックの一周期ずつ順次シフトして送出する。図８（Ａ）の例では、Ｋ＝４で、入力信号ＤＸのパルス幅はドットクロックＤＣの一周期の８倍である。図１３の例では、Ｋ＝３で、入力信号ＤＸのパルス幅はドットクロックＤＣの一周期の６倍である。図１７の例では、Ｋ＝２で、入力信号ＤＸのパルス幅はドットクロックＤＣの一周期の４倍である。
【００３４】
さらに、各々のサンプリング用スイッチング手段に接続された論理積回路は、シフトレジスタからのシフト量の異なる２つの出力が入力され、その論理積をサンプリング期間信号としてサンプリング用スイッチング手段に出力している。
【００３５】
これにより、ｋ（１≦ｋ≦一本の走査信号線上の総画素数）番目のサンプリング用スイッチング手段に接続された論理積回路には、１水平走査期間内のｋ番目と（ｋ＋Ｋ）番目のシフトレジスタ出力が入力され、それらの論理積となるサンプリング期間信号に基づくサンプリング期間は、基準クロックの一周期のＫ倍となる。
【００３６】
Ｋ＝４の実施例を示す図７では、例えばｋ＝１とすると、１番目と５番目のシフトレジスタ出力が論理積回路１６０ａに入力され、図８の通りサンプリング期間は、ドットクロックＤＣの一周期の４（＝Ｋ）倍である。
【００３７】
Ｋ＝３の実施例である図１２では、例えばｋ＝１とすると、１番目と４番目のシフトレジスタ出力が論理積回路１６０ａに入力され、図１３の通りサンプリング期間は、ドットクロックＤＣの一周期の３（＝Ｋ）倍である。
【００３８】
Ｋ＝２の実施例である図１６では、例えばｋ＝１とすると、１番目と３番目のシフトレジスタ出力が論理積回路１６０ａに入力され、図１７の通りサンプリング期間は、ドットクロックＤＣの一周期の２（＝Ｋ）倍である。
【００３９】
この場合、データ信号線駆動手段は、複数の論理積回路の出力に基づいて生成されたサンプリング期間信号を前記のサンプリング用スイッチング手段に供給し、そのサンプリング期間信号を、該信号が供給されるサンプリング用スイッチとは並列接続されないプリチャージ用スイッチに供給する。これにより、サンプリング期間信号をプリチャージ期間信号として兼用することができる。
【００４０】
本発明では、相展開手段は、Ｎ個の相展開信号の各々の画素データの先頭を一致させて、Ｎ本の相展開信号線にＮ個の相展開信号を並列に出力することができる。これにより、図２２に象徴的に示すように、一本の走査信号線に接続された複数の画素を、相展開信号線の総数Ｎずつに同時駆動することができる。この場合、データ信号線駆動手段は、Ｎ個のサンプリング用スイッチング手段に対して、サンプリング期間の開始時期を一致させた共通のサンプリング期間信号を供給する。さらにデータ信号線駆動手段は、その共通のサンプリング期間信号を、Ｎ個のサンプリング用スイッチング手段とそれぞれ並列関係に無い他のＮ個のプリチャージ用スイッチング手段に、共通のプリチャージ期間信号として供給する。これにより、サンプリング期間信号をプリチャージ期間信号として兼用できる。
【００４１】
さらに、データ信号線駆動手段は、入力信号を基準クロックの一周期ずつ順次シフトして送出するシフトレジスタを有し、ｍ（１≦ｍ≦一本の走査信号線上の総画素数／前記相展開信号線の総数）番目に同時駆動されるデータ信号線に接続されたＮ個のサンプリング用スイッチング手段に、一水平走査期間内の（３ｍ−２）番目のシフトレジスタ出力をサンプリング期間信号として供給することができる。より具体的には、このシフトレジスタは、基準クロックの一周期の２Ｋ（Ｋは自然数）倍のパルス幅を持つ入力信号を、基準クロックの一周期ずつ順次シフトして送出する。
【００４２】
図２１の例では、Ｋ＝４で、入力信号ＤＸのパルス幅はドットクロックＤＣの一周期の８倍である。
【００４３】
こうすると、ｍ（１≦ｍ≦一本の走査信号線上の総画素数／相展開信号線の総数）番目の同時駆動時には、１水平走査期間内の（３ｍ−２）番目のシフトレジスタ出力が複数のサンプリング用スイッチング手段に入力され、サンプリング用スイッチング手段に設定されるサンプリング期間は、基準クロックの一周期のＫ倍となる。
【００４４】
図２０の例では、例えばｍ＝１番目の同時駆動では、３ｍ−２＝１番目のシフトレジスタ出力が、Ｎ＝６個のサンプリング用スイッチング手段１０６に入力されている。同様に、ｍ＝２番目の同時駆動では、３ｍ−２＝４番目のシフトレジスタ出力が、次の６個のサンプリング手段１０６に入力され、ｍ＝３番目の同時駆動では、３ｍ−２＝７番目のシフトレジスタ出力が、次の６個のサンプリング用スイッチング手段１０６に入力されている。さらに、その（３ｍ−２）番目のシフトレジスタ出力を、（ｍ＋１）番目に同時駆動されるデータ信号線に接続された他のＮ個のプリチャージ用スイッチング手段に供給することができる。これにより、サンプリング期間信号をプリチャージ期間信号として兼用できる。
【００４５】
本発明では、全てのデータ信号線についてのプリチャージ期間を、水平帰線期間内に設定してもよい。こうすると、プリチャージ期間を設定するためのタイミング信号の生成は、水平同期信号に基づいて容易に生成できる。
【００４６】
本発明の画像表示部は、一対の基板間に液晶を介在させた液晶パネルで構成できる。この場合、複数のサンプリング用スイッチング手段は、一方の基板上に形成された複数の薄膜トランジスタで構成することができる。そして、データ信号線駆動手段からのサンプリング期間信号は、各々の前記薄膜トランジスタのゲートに供給される。
【００４７】
ＴＦＴは書き込み能力に限界があるが、データ長の長い画素データを持つ相展開信号が入力されることで十分なサンプリング期間を確保でき、しかもサンプリング期間中に前回の画素データが書き込まれることがないので、波形中に不要な成分が混入することが低減し、ゴーストの発生を有効に防止できる。
【００４８】
本発明では、相展開手段の前段に、入力される画像信号から、極性反転基準電位に対して第１の極性で画素を駆動する第１極性画像信号と、この第１の極性とは逆極性の第２の極性で画素を駆動する第２極性画像信号とを生成して、第１、第２極性信号のいずれか一方を相展開手段に出力する極性反転手段をさらに設けることができる。このとき、相展開手段は、前記第１、第２極性画像信号に基づいて、第１、第２極性相展開信号を出力する。
【００４９】
さらに、極性反転手段は、第１、第２極性画像信号の一方を出力する第１の極性反転手段と、第１、第２極性画像信号の他方を出力する第２の極性反転手段と、を有することができる。
【００５０】
本発明では、複数の極性反転手段を相展開手段の後段に設けることもできる。この場合、複数の極性反転手段は、複数の相展開信号の一つから、極性反転基準電位に対して第１の極性で画素を駆動する第１極性相展開信号と、第１の極性とは逆極性の第２の極性で画素を駆動する第２極性相展開信号とを生成して、第１、第２極性相展開信号のいずれか一方をそれぞれ前記複数のサンプリング手段に出力する。
【００５１】
これら各々の極性反転手段は、第１、第２極性相展開信号の一方を出力する第１の極性反転手段と、第１、第２極性相展開信号の他方を出力する第２の極性反転手段と、を有することができる。
【００５２】
本発明では、複数の相展開信号（又は第１、第２極性相展開信号）を切り換えて複数のサンプリング手段に供給する切換手段と、相展開手段での展開順序を変更制御し、かつ展開順序に対応させて切換手段にて複数の相展開信号（又は第１、第２極性相展開信号）の供給先を変更制御する変更制御手段と、をさらに有することができる。こうすると、相展開信号毎に生ずる例えばＤＣオフセット成分のばらつきが、画面の縦ラインにて強調されることを防止できる。
【００５３】
本発明では、データ信号線を第１の極性でプリチャージする第１のプリチャージ電位と、データ信号線を第２の極性でプリチャージする第２のプリチャージ電位とを、走査信号線を選択する毎に切り換えて複数のプリチャージ用スイッチング手段に供給するプリチャージ電位供給手段をさらに設けることができる。
【００５４】
これにより、走査信号線を選択する毎に第１，第２の極性間でプリチャージ電位を切り換えられる。
【００５５】
本発明ではさらに、複数のプリチャージ用スイッチング手段の奇数番目に接続された第１のプリチャージラインと、複数のプリチャージ用スイッチング手段の偶数番目に接続された第２のプリチャージラインと、第１のプリチャージ電位と第２のプリチャージ電位との間で走査信号線を選択する毎に切り換えて第１，第２のプリチャージラインに供給するプリチャージ電位供給手段と、をさらに設けることができる。こうすると、いわゆるドット毎の極性反転駆動が可能となる。
【００５６】
また、本発明は、画像表示部を駆動する表示駆動装置を、画像表示部に対して外付け回路とすることもできる。
【００５７】
【発明の実施の形態】
以下、本発明をアクティブマトリクス型液晶表示装置に適用した実施例を、図面を用いて具体的に説明する。
【００５８】
（１）第１実施例
（装置の概略構成）
図１に、第１実施例に係る液晶表示装置の全体概要が示されている。同図に示すように、この液晶表示装置は、電子機器例えば液晶プロジェクタのライトバルブとして用いる小型液晶表示装置であり、液晶パネルブロック１０と、タイミング回路ブロック２０と、データ処理ブロック３０とに大別される。
【００５９】
タイミング回路ブロック２０は、クロック信号ＣＬＫと同期信号ＳＹＮＣとが入力され、所定のタイミング信号を出力するものである。
【００６０】
データ処理回路ブロック３０は、相展開回路３２と、増幅・反転回路３４を有する。相展開回路３２は、一本の画像信号（本実施例では白黒の濃淡表示であり、画像信号は一本である）Ｄａｔａが入力され、画素情報をＮ相展開（図１ではＮ＝６相としてある）したＮ相の相展開信号を並列に出力するものである。なお、液晶パネルブロック１０中の液晶パネル１００が３原色のカラーフィルタを有するカラー液晶パネルの場合には、前記相展開回路３２には、Ｒ，Ｇ，Ｂの３本の画像信号が入力され、この３本の画像信号から例えば６本の相展開信号を生成することができる。このＮ相展開については後述する。
【００６１】
増幅・反転回路３４は、Ｎ本の相展開信号を、液晶パネルの駆動に必要な電圧に増幅し、必要に応じて、極性反転基準電位を基準として極性反転するものである。なお、図１に示す増幅・反転回路３４と相展開回路３２との位置を逆転させても良い。すなわち、画像信号を増幅・反転回路３４にて増幅・極性反転させた後に、相展開回路３２にて相展開しても良い。
【００６２】
本実施例のデータ処理回路ブロック３０の出力ラインは、６相展開を実施していることから、図１に示すとおり、Ｄａｔａ１〜Ｄａｔａ６の６本に分岐されている。
【００６３】
液晶パネルブロック１０は、液晶パネル１００と、走査側駆動回路１０２と、データ側駆動回路１０４と、プリチャージ駆動回路１７０とを、同一回路基板上に備えている。なお、これら駆動回路は、液晶パネル基板とは分離して、外付けＩＣとして構成しても良い。
【００６４】
液晶パネル１００上には、例えば図１の行方向に沿って伸びる複数の走査信号ライン１１０と、例えば列方向に沿って伸びる複数のデータ信号ライン１１２とが形成されている。なお、本実施例では、走査信号ライン１１０の総数を４９２本とし、データ信号ライン１１２の総数を６５２本としている。この各ライン１１０，１１２の交差によって形成される画素位置には、スイッチング素子１１４と液晶層１１６とが直列に接続されて表示要素が構成され、これが画素を形成している。このスイッチング素子１１４がオンする期間を選択期間と称し、オフする期間を非選択期間と称する。選択期間にスイッチング素子１１４を介して液晶層１１６に供給された電圧を、非選択期間にて保持する保持容量（図示せず）が液晶層１１６に接続されている。本実施例では、スイッチング素子１１４を、例えば３端子型スイッチング素子としており、例えばＴＦＴにて構成している。これに限らず、２端子型スイッチング素子例えばＭＩＭ（金属−絶縁層−金属）素子、ＭＩＳ（金属−絶縁層−半導体層）素子などを用いることができる。なお、本実施例の液晶パネル１００は、２端子型または３端子型のスイッチングを用いたアクティブマトリクス型の液晶表示パネルに限らず、単純マトリクス型の液晶表示パネルなど、他の種々の液晶パネルであってもよい。本実施例の液晶パネル１００は、走査信号ライン１１０、データ信号ライン１１２及びそれに接続されるＴＦＴが形成された第１の基板を有する。この第１の基板にはさらに、ＴＦＴに接続された画素電極と、この画素電極を片側電極とする保持容量とが形成されている。液晶パネル１００はさらに、第１の基板と対向して配置され、共通電極が形成された第２の基板を有する。そして、第１，第２の基板間に液晶が封入されて、液晶パネル１００が構成される。各画素位置の液晶層は、一端を画素電極、他端を共通電極として、両極の電極により電界が印加される。
【００６５】
走査側駆動回路１０２は、複数の走査信号ライン１１０ａ，１１０ｂ…の中から、走査信号ライン１１０を順次選択するための選択期間が設定された走査信号を出力するものである。
【００６６】
データ側駆動回路１０４は、データ処理回路ブロック３０の出力線である６本の相展開信号ラインＤａｔａ１〜Ｄａｔａ６と、液晶パネル１００のデータ信号ライン１１２ａ，１１２ｂ…との間に配置されたサンプルホールドスイッチ１０６に対して、液晶パネル１００を点順次時駆動するためのサンプリング期間信号を出力するものである。
【００６７】
なお、第１の相展開信号ラインＤａｔａ１は、サンプルホールドスイッチ１０６ａを介して、第１のデータ信号ライン１１２ａと接続されている。同様にして第２〜第６の相展開信号ラインＤａｔａ２〜Ｄａｔａ６は、各々のサンプルホールドスイッチ１０６ｂ〜１０６ｆを介して、第２〜第６のデータ信号ライン１１２ｂ〜１１２ｆにそれぞれ接続されている。また、第１の相展開信号ラインＤａｔａ１は、サンプルホールドスイッチ１０６ｇを介して、第７のデータ信号ライン１１２ｇにも接続されている。以下同様にして、第１の相展開信号ラインＤａｔａ１は、６本先のデータ信号ライン１１２に接続されている。第２〜第６の相展開信号ラインＤａｔａ２〜Ｄａｔａ６も同様に、第２〜第６のデータ信号ライン１１２ｂ〜１１２ｆよりも６の整数倍目となる各々のデータ信号ラインに順次接続されている。
【００６８】
プリチャージ駆動回路１７０は、プリチャージ用スイッチ１７２ａ、１７２ｂ…を所定のタイミングにてオンさせて、第１のプリチャージライン１７４ａ又第２のプリチャージライン１７４ｂを、各データ信号ライン１１２ａ，１１２ｂ…に接続して、データ信号ライン１１２をプリチャージするためのものである。この第１，第２のプリチャージライン１７４ａ，１７４ｂには、スイッチ１９０を介して、第１のプリチャージ電位ＰＶ１，第２のプリチャージ電位ＰＶ２が、走査信号ラインを選択する毎に切り換えられて供給される。本実施例ではドット反転駆動を実施することから、奇数番目のデータ信号ライン１７２ａ，１７２ｃ…は第１のプリチャージライン１７４ａに接続され、偶数番目のデータ信号ライン１７２ｂ，１７２ｄ…は第２のプリチャージライン１７４ｂに接続されている。なお、このプリチャージ動作の詳細については後述する。
【００６９】
（Ｎ相展開の動作について）
次に、図２を参照して、データ処理回路ブロック３０における相展開回路３２での、Ｎ相展開例えば６相展開の動作について説明する。
【００７０】
図２に示すとおり、データ処理回路ブロック３０に入力される画像信号は、液晶パネル１００の各画素に対応するデータを時系列的に有するアナログ信号となっている。６相展開を実施する相展開回路３２は、この画像信号を基準クロック例えばドットクロックＤＣにてサンプリングしている。そして、この画像信号をサンプリングして、そのサンプリング周期よりも長いデータ長に変換された６つの相展開信号を生成している。本実施例では、ドットクロックＤＣの一周期の整数倍のデータ長に伸張して、６本の並列な相展開信号に展開している。この意味で、この相展開回路３２は、データ長を伸張する機能と、シリアルな画像信号をパラレルな画像信号にシリアル−パラレル変換する機能とを有する。例えば、第１の相展開信号ラインＤａｔａ１に出力される第１の相展開信号は、画像信号の例えば第１、第７、第１３画素目のデータが、それぞれドットクロックＤＣの一周期の６倍のデータ長に伸張される。同様にして、６画素先のデータが前記データ長に順次伸張される。
【００７１】
第２の相展開信号ラインＤａｔａ２に出力される第２の相展開信号も同様に、第２，第８，第１４画素目などのデータが、前記データ長に伸張されて出力されている。
【００７２】
本実施例では、この伸張及び展開動作を、アナログインターフェースＩＣを用いて行っており、アナログの画像信号を６相展開している。
【００７３】
なお、第１実施例においては、第１〜第６の相展開信号ラインＤａｔａ１〜Ｄａｔａ６に出力される第１〜第６の相展開信号は、各々の画素データの先頭位置がドットクロックＤＣの一周期だけ順次ずれた状態で出力される。
【００７４】
（６相展開回路及び極性反転回路の具体例の説明）
図３、図４及び図５に、６相展開回路及び極性反転回路の具体例が示されている。図３において、相展開回路３２は、スイッチ５００ａ〜５００ｆと、コンデンサ５０２ａ〜５０２ｆと、バッファ５０４ａ〜５０４ｆとで構成される。そして、スイッチ５００ａ〜５００ｆには、例えば図６に示すように位相がずれたサンプリングクロックＳＣＬＫ１〜ＳＣＬＫ６が、それぞれ一対一に対応して入力される。各スイッチ５００ａ〜５００ｆは、そのクロックによりオンされた時に、データをサンプリングして、その後段のコンデンサ５０２ａ〜５０２ｆにデータの電荷をチャージさせる。各スイッチ５００ａ〜５００ｆは、そのクロックによりオフされている間に、データ電位を保持する。これにより、図６に示すように、バッファ５０４ａ〜５０４ｆを介して６相展開信号が得られる。
【００７５】
各バッファ５０４ａ〜５０４ｆの後段には、増幅回路５０６ａ〜５０６ｆと、極性反転回路５０８ａ〜５０８ｆとが設けられている。この増幅回路と極性反転回路の一例が図４、図５に示されている。
【００７６】
図４に示すとおり、増幅回路は例えばビデオアンプ（オペアンプでもよい）５１０にて構成されている。極性反転回路は、抵抗Ｒ１，Ｒ２及び第１トランジスタＴＲ１で構成された極性反転部５２０と、抵抗Ｒ３と第２トランジスタＴＲ２とで構成されたバッファ５３０と、抵抗Ｒ４と第３トランジスタＴＲ３とで構成されたバッファ５４０と、バッファ５３０、５４０の出力を択一的に選択するスイッチＳＷ１とを有する。
【００７７】
説明の便宜上、ビデオアンプ５１０の出力が図４の通りの矩形波である場合について説明する。ここで、図４の抵抗Ｒ１とＲ２との抵抗値がほぼ等しく、Ｖｄｄを１２Ｖとする。この場合、図４の点Ａと点Ｂの各電位は、例えば図４に示す通り、中間の電位例えば６Ｖを境にほぼ線対称の電位となる。点Ａの電位は、例えば黒レベルが１１Ｖ、白レベルが７Ｖであり、点Ｂの電位は、例えば黒レベルが１Ｖ、白レベルが５Ｖである。このように、点Ａ及び点Ｂに現れる２つの画像信号は、両信号の黒レベルの間の極性反転基準電位を基準として極性が反転している。本実施例では、点Ｂに現れる信号を負極性の画像信号とし、点Ａに現れる信号を正極性の画像信号とする。なお、極性反転の基準となる電位は、電源電位Ｖｄｄとグランド電位ＧＮＤの中心電位、つまりアナログ画像信号の振幅中心電位Ｖｒｅｆとなる。
【００７８】
点Ｂに現れる負極性の信号は、バッファ５４０を介して端子Ｃに出力され、点Ａに現れる正極性の信号は、バッファ５３０を介して端子Ｄに現れる。そして、これら正極性、負極性の相展開信号の一方が、極性反転タイミング信号に基づいて切り換えられるスイッチＳＷ１により選択されて出力される。
【００７９】
本実施例では、図３２に示すように、走査信号線の延びる方向での１ドット毎に極性反転駆動し、かつ、データ線信号線の伸びる方向で１ライン毎に極性反転駆動しており、これに合うように極性反転タイミングが定められている。なお、プリチャージが必要な場合とは、少なくとも１ライン毎に極性反転駆動しているものであり、ドット反転は不可欠ではない。
【００８０】
図５は、図３に示す増幅回路５０６ａ〜５０６ｆと、極性反転回路５０８ａ〜５０８ｆの他の例を示している。図５では、増幅回路５１０、差動増幅回路５５０、５６０を設けている。増幅回路５１０を介して差動増幅回路５５０に入力される画像信号のレベルは、前述の振幅中心電位Ｖｒｅｆに対して正極性の電位とされて、差動増幅回路５５０より端子Ｃに出力される。同様に、増幅回路５１０を介して差動増幅回路５６０に入力される画像信号のレベルは、前述の振幅中心電位Ｖｒｅｆに対して負極性の電位とされて、差動増幅回路５６０より端子Ｄに出力される。各端子Ｃ，Ｄの電位は、極性反転タイミング信号に基づいてスイッチＳＷ１を切り換えることで、選択して出力される。
【００８１】
なお、図３の例では、相展開後に増幅及び極性反転を実施しているため、６系統の増幅回路５０６ａ〜５０６ｆと、６系統の極性反転回路５０８ａ〜５０８ｆが必要となる。ただし、信号増幅前の信号振幅が小さい段階で、コンデンサ５０２ａ〜５０２ｆにその信号の電荷をチャージできるため、チャージ時間が速く、高速化に対応できる利点がある。
【００８２】
（データサンプリングの構成について）
次に、本実施例の特徴的構成であるデータ側駆動回路１０４の詳細について、図７の回路図及び図８のタイミングチャートを用いて説明する。
【００８３】
このデータ側駆動回路１０４は、図７に示すとおり、第１〜第４列のシフトレジスタ１２０〜１５０を有している。これら各シフトレジスタ１２０〜１５０は、図８（Ａ）に示す共通のシフトデータとなる入力信号ＤＸを入力する。この入力信号ＤＸは、図８（Ａ）に示すとおり、ドットクロック信号ＤＣの８周期に亘ってＨＩＧＨとなる信号とされている。また、第１列のシフトレジスタ１２０には、図７に示す第１クロック信号ＣＬＸ１とその第１反転クロツク信号とが入力される。第１クロック信号ＣＬＸ１は、図８（Ａ）に示すとおり、入力信号ＤＸの半パルス幅のパルスが、入力信号ＤＸのパルス幅の周期で繰り返し出力される。同様に、第２列から第４列のシフトレジスタ１３０〜１５０には、第２〜第４クロック信号ＣＬＸ２〜ＣＬＸ４及びその反転クロック信号がそれぞれ入力される。第２〜第４のクロック信号ＣＬＸ２〜ＣＬＸ４は、その立ち上がり時期が、第１のクロック信号ＣＬＸ１の立ち上がり時期よりも、ドットクロックＤＣの１周期毎に順次ずれたものである。
【００８４】
各列のシフトレジスタ１２０〜１５０は、それぞれ多段のマスタースレイブ型クロックドインバータを含んで構成されている。第１のシフトレジスタ１２０の第１段について説明すれば、マスターとなる第１のクロックドインバータ１２１ａと、インバータ１２１ｂとが直接に接続され、このインバータ１２１ｂの入出力線を結ぶ帰還線に、スレイブとなる第２のクロックドインバータ１２１ｃが接続されている。マスターとなるクロックドインバータ１２１ａは、第１クロック信号ＣＬＸ１がＨＩＧＨである時に、入力クロック信号ＤＸを反転して出力する。スレイブとなる第２のクロックドインバータ１２１ｃも同様に、第１反転クロック信号／ＣＬＸ１がＨＩＧＨであるときに、インバータ１２１ｂの出力信号を反転して出力する。
【００８５】
この第１列のシフトレジスタ１２０における第１段目の動作を、図８（Ａ）のタイミングチャートを参照して説明する。なお、参考までに、走査側駆動回路１０２により出力される各種信号波形を、図８（Ｂ）に示した。
【００８６】
入力クロック信号ＤＸがＨＩＧＨとなる前半部分（ドットクロックＤＣの４周期分）においては、第１クロック信号ＣＬＸ１がＨＩＧＨとなり、第１のクロックドインバータ１２１ａの出力として、入力信号ＤＸを反転したＬＯＷが出力される。このＬＯＷ信号は、インバータ１２１ｂにて反転され、第１列シフトレジスタ１２０の第１段目の出力としてまず、図８（Ａ）のＳＲ１−ＯＵＴ１に示すとおり、入力クロック信号ＤＸの前半部分だけＨＩＧＨが出力される。
【００８７】
入力クロック信号ＤＸの後半部分については、クロック信号ＣＬＸ１がＬＯＷになるのに対して、スレイブの第２のクロックドインバータ１２１ｃに入力される第１反転クロック信号／ＣＬＸ１がＨＩＧＨとなる。この第２クロックドインバータ１２１ｃに入力される信号は、インバータ１２１ｂからのＨＩＧＨ信号であり、結果として、第２のクロックドインバータ１２１ｃからの出力は、この入力ＨＩＧＨ信号を反転したＬＯＷ信号となる。このＬＯＷ信号は、インバータ１２１ｂにて反転される。したがって、第１列のシフトレジスタ１２０における第１段目の出力である第１の出力信号ＳＲ１−ＯＵＴ１の後半部分もＨＩＧＨ信号が出力される。
【００８８】
なお、図８（Ａ）のＳＲ１−ＯＵＴ１、…ＳＲ４−ＯＵＴ１、…ＳＲ３−ＯＵＴ２は、第１〜第４列のシフトレジスタ１２０〜１５０の出力を示す。符号のＳＲ１〜ＳＲ４はシフトレジスタの第１列〜第４列を示し、符号のＯＵＴ１、ＯＵＴ２…は、各シフトレジスタの第１段番目、第２段目…の出力を示す。
【００８９】
第２〜第３の出力信号ＳＲ２−ＯＵＴ１〜ＳＲ４−ＯＵＴ１は、第２列から第４列のシフトレジスタ１３０〜１５０の第１段目の動作により、図８（Ａ）に示すとおり、第１の出力信号ＳＲ１−ＯＵＴ１の立ち上がりから、ドットクロックＤＣの１周期分だけ順次ずれた状態で出力される。
【００９０】
第５番目の出力信号ＳＲ１−ＯＵＴ２は、第１列のシフトレジスタ１２０の第２段目のマスタースレイブ型クロックドインバータを用いて生成される。
【００９１】
この第１列〜第４列のシフトレジスタ１２０〜１５０の出力信号を、そのままサンプルホールドスイッチ１０６ａ，１０６ｂ…に出力すると、図３８〜図４０にて説明した従来のゴースト現象が生じてしまう。
【００９２】
そこで、この第１実施例においては、第１列〜第４列のシフトレジスタ１２０〜１５０と、サンプルホールドスイッチ１０６ａ，１０６ｂ…との間に、ナンド回路１６０ａ，１６０ｂ…と、インバータ１６２ａ，１６２ｂ…とを設けている。
【００９３】
このナンド回路とインバータとは、シフトレジスタから出力された２つのタイミング信号の論理積をとる回路として機能する。
【００９４】
第１のデータ信号ライン１１２ａに接続されたサンプルホールドスイッチ１０６ａの前段に設けられるナンド回路１６０ａには、第１列のシフトレジスタ１２０の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ１と、第２段目からの第５の出力信号ＳＲ１−ＯＯＴ２とが入力される。従って、このナンド回路１６０ａ及びその後段のインバータ１６２ａを経由して得られるサンプリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信号ＳＲ１−ＯＵＴ１と、第５の出力信号ＳＲ１−ＯＵＴ２との論理積となり、図８（Ａ）に示すとおり、ドットクロックＤＣの４周期の期間がサンプリング期間として設定されることになる。
【００９５】
図８（Ａ）のＳＬ１−Ｄａｔａ１、…ＳＬ４−Ｄａｔａ４、…は、サンプルホールドスイッチ１０６ａ、…１０６ｄ、…のＴＦＴのゲートに印加され、ＨｉｇｈレベルのときにそのＴＦＴをオンさせる。その信号をＳＬ（ｎ）−Ｄａｔａ（ｍ）で表わしたとき、符号Ｄａｔａ（ｍ）のｍ（ｍ＝１〜６）は、その信号によりサンプリングされる相展開信号ラインＤａｔａ１〜６の番号を示す。符号ＳＬ（ｎ）のｎは、サンプリング期間信号の順番を示す。
【００９６】
第２のデータ信号ライン１１２ｂに接続されたサンプルホールドスイッチ１０６ｂの前段では、ナンド回路１６０ｂに対して、第２列のシフトレジスタ１３０の第１段目からの信号ＳＲ２−ＯＵＴ１と、第２段目からの信号ＳＲ２−ＯＵＴ２とが入力される。従って、このナンド回路１６０ｂ及びその後段のインバータ１６２ｂを経由して得られる第２番目のサンプリング期間信号ＳＬ２−Ｄａｔａ２は、第１番目のサンプリング期間信号ＳＬ１−Ｄａｔａ１よりも、ドットクロックＤＣの１周期だけ立ち上がりが遅れるが、サンプリング期間は同様にドットクロックＤＣの４周期の期間となる。なお、第３のデータ信号ライン以降のデータ信号ラインの場合も同様である。
【００９７】
（データサンプリング動作について）
図９は、各々のサンプルホールドスイッチ１０６に入力される相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング期間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示している。図９では、相展開信号Ｄａｔａ１をサンプリングするサンプリング期間信号ＳＬ１−Ｄａｔａ１、ＳＬ７−Ｄａｔａ１及びＳＬ１３−Ｄａｔａ１を示している。第１のサンプルホールドスイッチ１０６ａには、図９に示すとおり、ドットクロックＤＣの６周期分のデータ長を有する情報が、このサンプルホールドスイッチ１０６ａを構成するＴＦＴのソースラインに入力される。一方、サンプルホールドスイッチ１０６ａを構成するＴＦＴのゲートには、ナンド回路１６０ａ、インバータ１６２ａを経由したサンプリング期間信号ＳＬ１−Ｄａｔａ１が入力されている。このサンプリング期間信号Ｓｌ−Ｄａｔａ１は、相展開信号のデータ長がドットクロック信号の６周期分であるのに対して、その前後で１周期分が除去された４周期分のサンプリング期間（Ｈｉｇｈの期間）に設定されている。
【００９８】
このようなサンプリング期間を設定することで、たとえサンプルホールドスイッチ１０６をＴＦＴにて構成し、このＴＦＴの書き込み能力に限界があったとしても、液晶表示上、前回のデータに影響されない、換言すればゴーストのない液晶表示を行うことができる。
【００９９】
この理由は、サンプルホルードスイッチ１０６を構成するＴＦＴのゲートは、相展開信号線上の画像データが安定した後に、サンプリング期間信号のＨｉｇｈレベルにより開かれることになるからである。しかも、この相展開信号線上のデータが変化しないうちに、ＴＦＴのゲートが閉じられるからである。さらに、同じ相展開信号線Ｄａｔａ１に接続されるサンプルホールドスイッチ１０６ａ、１０６ｇ、１０６ｎ…は、ＳＬ１−Ｄａｔａ１、ＳＬ７−Ｄａｔａ１、ＳＬ１３−Ｄａｔａ１のＨｉｇｈレベルの期間のずれから明らかなように、ゲートの開閉タイミングをずらして駆動され、複数のゲートが同時に開となることはない。このように、相展開信号のデータ長の中の安定したデータ領域についてのみサンプリング期間を設定することで、前回のデータに影響を受けない安定したデータのみを、データ信号ライン１１２に送出することができる。このデータは、走査側駆動回路１０２からの走査信号によりＯＮするスイッチング素子１１４を介して、液晶層１１６及び保持容量に書き込まれることになる。
【０１００】
以下、同様にして、サンプリングスイッチ１０６ｂ，１０６ｃ…を介して、安定したデータが、順次対応するデータ信号ライン１１２ｂ，１１２ｃ…に送出され、第１番目の走査信号ライン１１０ａにスイツチング素子１１４を介して接続された液晶層１１６への書き込みが点順次駆動により実施される。その後は、走査側駆動回路１０２からの走査信号により、第２番目以降の走査信号ライン１１０に接続されたスイッチング素子１１４を順次ＯＮさせながら、上述のデータの書き込みを繰り返し実施することになる。
【０１０１】
（プリチャージ動作について）
本実施例装置では、各データ信号ラインについての上述したサンプリング期間の前に、そのサンプリング期間にてサンプリングされる画素データに基づき画素に印加される電圧の極性と同一極性で、各々のデータ信号線をプリチャージしている。
【０１０２】
このプリチャージの必要性について、図１０（Ａ）（Ｂ）を用いて簡単に説明する。まず、最初の選択期間にて走査信号線１１０ａを選択し（ＴＦＴ１１４ａがオン）、データ信号線１１２ａを介して、液晶セル１１６ａに、図１０（Ａ）に示す対向基板電極（共通電極）を基準として負の黒レベル電位Ｂ１を書き込んで黒表示を行った場合を考える。一水平走査後の次の選択期間にて、走査信号線１１０ｂを選択し（ＴＦＴ１１４ｂがオン）、前回と同じデータ信号線１１２ａを介して、液晶セル１１６ｂに、正の黒レベル電位Ｂ２を書き込んで黒表示を行う。この場合、同じ黒表示であっても極性が反転されているため、図１０（Ａ）に示すように、黒レベル電位Ｂ１とＢ２とは最も電位差が大きい。
【０１０３】
このため、画像信号自体によってデータ信号線の寄生容量Ｃを充電するには、図１０（Ａ）の「Ｒ１」に示すように、サンプリング期間ＴSAM内にデータ信号線の電位を黒レベル電位Ｂ１よりＢ２へと変化させなければならない。
【０１０４】
ところが、本実施例では、上述した通り従来の図３８のサンプリング期間よりもさらに短くしているため、このサンプリング期間ＴSAM内にデータ信号線を黒レベル電位Ｂ１よりＢ２へ、あるいはその逆で黒レベル電位Ｂ２よりＢ１へと変化させることが困難となる。
【０１０５】
そこで、図１０（Ａ）に示すサンプリング期間ＴSAMに先立つプリチャージ期間ＴPREにて、画像信号により画素に印加される電圧の極性と同一極性である第２のプリチャージ電位ＰＶ２にて、データ信号線１１２ａをプリチャージしている。こうすると、プリチャージ期間ＴPREに黒レベル電位Ｂ１より第２のプリチャージ電位ＰＶ２と比較的短時間にてプリチャージすることができる。その後のサンプリング期間ＴSAMでは、第２のプリチャージ電位ＰＶ２から黒レベル電位Ｂ２へと変化させるだけでよい。このプリチャージ期間ＴPRE及びサンプリング期間ＴSAMでのデータ信号線の寄生容量Ｃの充電（放電）量が少ないため、短時間で充放電ができる。
【０１０６】
本実施例において、プリチャージ駆動回路１７０にて設定されるプリチャージ期間について、図１１を参照して説明する。
【０１０７】
図１１は、一水平走査期間Ｈnと次の水平走査期間Ｈn+1とに亘る期間における各々のデータ信号線のサンプリング期間ＴSAMを示している。プリチャージ期間ＴPREは、水平走査期間の開始からサンプリング期間ＴSAMの開始までのいずれかの時期に設定される。
【０１０８】
各データ信号線について共通のプリチャージ期間を設定するには、水平帰線期間Ｂn，Ｂn+1…に設定すればよい。この水平帰線期間Ｂn，Ｂn+1…では、いずれのデータ信号線についてもサンプリング期間が設定されないからである。
【０１０９】
図１１から明らかなように、あるデータ信号線について設定されるサンプリング期間の前に設定すべきプリチャージ期間として、他のデータ信号線についてサンプリング期間をそのまま利用することができる。例えば、データ信号線１１２ａのサンプリング期間ＴSAMａ（ｎ）を、図１１の破線で示すように、例えばデータ信号線１１２ｅ又は１１２ｆなどのサンプリング期間ＴSAMｅ（ｎ），ＴSAMｆ（ｎ）の前に設定すべきプリチャージ期間ＴPREｅ（ｎ），ＴPREｆ（ｎ）として兼用できる。データ信号線１１２ａのサンプリング期間ＴSAMａ（ｎ）は、データ信号線１１２ｅ，１１２ｄ…のサンプリング期間ＴSAMｅ（ｎ），ＴSAMｆ（ｎ）…とオーバーラップしないからである。こうすると、図１に示すデータ側駆動回路１０４とは別個にプリチャージ回路１７０を設ける必要がない。なお、データ側駆動回路１０４及びプリチャージ駆動回路１７０として機能する一つのデータ線駆動回路を用いた実施例については、図１５〜図１９に示す第３実施例にて詳細を後述する。
【０１１０】
（２）第２実施例
この第２実施例は、ドットクロックの６周期分のデータ長を持つ相展開信号と、ドットクロックの３周期分のサンプリング期間を持つサンプリング期間信号とを用いて、液晶表示駆動を実施するものである。
【０１１１】
図１２に示す通り、データ側駆動回路１０４は、第１〜第３列のシフトレジスタ２００〜２２０を有している。これら各シフトレジスタ２００〜２２０は、図１３に示す通り共通のシフトデータとなる入力信号ＤＸを入力する。この入力信号ＤＸは、図１３に示すとおり、ドットクロック信号ＤＣの６周期に亘ってＨＩＧＨとなる信号とされている。また、第１列のシフトレジスタ２００には、図１３に示す第１クロック信号ＣＬＫ１とその第１反転クロツク信号／ＣＫＬ１とが入力される。第１クロック信号ＣＬＫ１は、図１３に示すとおり、入力信号ＤＸの半パルス幅のパルスが、入力信号ＤＸのパルス幅の周期で繰り返し出力される。同様に、第２列、第３列のシフトレジスタ２１０，２２０には、第２、第３クロック信号ＣＬＫ２、ＣＬＫ３及びその反転クロック信号／ＣＬＫ２、／ＣＬＫ３がそれぞれ入力される。第２、第３のクロック信号ＣＬＫ２、ＣＬＫ３は、その立ち上がり時期が、第１のクロック信号ＣＬＫ１の立ち上がり時期よりも、ドットクロックＤＣの１周期毎に順次ずれたものである。
【０１１２】
各列のシフトレジスタ２００〜２２０は、それぞれ多段のマスタースレイブ型クロックドインバータを含んで構成されている。
【０１１３】
この第１列〜第３列のシフトレジスタ２００〜２２０の出力信号ＳＲ１−ＯＵＴ１、…ＳＲ３−ＯＵＴ２は、図１３に示す通りとなる。
【０１１４】
第１のデータ信号ライン１１２ａに接続されたサンプルホールドスイッチ１０６ａの前段に設けられるナンド回路１６０ａには、第１列のシフトレジスタ２００の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ１と、第２段目からの第４の出力信号ＳＲ１−ＯＵＴ２とが入力される。従って、このナンド回路１６０ａ及びその後段のインバータ１６２ａを経由して得られるサンプリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信号ＳＲ１−ＯＵＴ１と、第４の出力信号ＳＲ４−ＯＵＴ２との論理積となり、図１３に示すとおり、ドットクロックＤＣの３周期のＨｉｇｈ期間がサンプリング期間として設定されることになる。
【０１１５】
同様に、第２のデータ信号ライン１１２ｂに接続されたサンプルホールドスイッチ１０６ｂの前段では、ナンド回路１６０ｂに対して、第２列のシフトレジスタ２１０の第１段目からの信号ＳＲ２−ＯＵＴ１と、第２段目からの信号ＳＲ２−ＯＵＴ２とが入力される。従って、このナンド回路１６０ｂ及びその後段のインバータ１６２ｂを経由して得られる第２番目のサンプリング期間信号ＳＬ２−Ｄａｔａ２は、第１番目のサンプリング期間信号ＳＬ１−Ｄａｔａ１よりも、ドットクロックＤＣの１周期だけ立ち上がりが遅れるが、サンプリング期間は同様にドットクロックＤＣの３周期のＨｉｇｈ期間となる。なお、第３のデータ信号ライン以降のデータ信号ラインの場合も同様である。
【０１１６】
なお、図１３の７番目のサンプリング期間信号ＳＬ７−Ｄａｔａ１は、第１番目のサンプリング期間信号ＳＬ１−Ｄａｔａ１と同一の相展開信号ラインＤａｔａ１をサンプリングする信号である。図１３から明らかなように、両者のサンプリング期間はずらして設定される。
【０１１７】
（データサンプリング動作について）
図１４は、各々のサンプリングスイッチ１０２に入力される相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング期間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示している。この図１４は図９と同様の波形を示している。例えば、第１のサンプルホールドスイッチ１０６ａには、図１４に示すとおり、ドットクロックＤＣの６周期のデータ長を有する情報が、このサンプルホールドスイッチ１０６ａを構成するＴＦＴのソースラインに入力される。一方、サンプルホールドスイッチ１０６ａを構成するＴＦＴのゲートには、ナンド回路１６０ａ、インバータ１６２ａを経由したサンプリング期間信号ＳＬ１−Ｄａｔａ１が入力されている。このサンプリング期間信号ＳＬ１−Ｄａｔａ１は、図１４に示す通り、相展開信号のデータ長がドットクロック信号の６周期分であるのに対して、その前後で１．５周期分が除去された３周期分のサンプリング期間に設定されている。従って、第１実施例と同様にして、前回のデータの影響を受けない安定したデータを書き込むことが可能となる。
【０１１８】
（プリチャージ動作について）
この第２実施例においては、第１実施例に対してサンプリング期間の長さが異なるだけであるので、図１１と同様にしてプリチャージ期間を設定することができる。
【０１１９】
（３）第３実施例
この第３実施例は、ドットクロツクの６周期分のデータ長を持つ相展開信号と、ドットクロツクの２周期分のサンプリング期間を持つサンプリング期間信号とを用いて、液晶表示駆動を実施するものである。
【０１２０】
第１実施例と異なる点は、図１，図７に示すデータ側駆動回路などを、図１５、図１６に示すものに変更した点である。すなわち、この第３実施例では、図１，図７に示すデータ側駆動回路１０４及びプリチャージ駆動回路１７０を、図１５に示す一つのデータ信号線駆動回路１８０に変更した点である。このデータ信号線駆動回路１８０は、プリチャージ期間の設定とサンプリング期間の設定とに兼用される。
【０１２１】
（データ信号線駆動回路の構成について）
図１６に示す通り、データ信号線駆動回路１８０は、第１、第２列のシフトレジスタ３００、３１０を有している。これら各シフトレジスタ３００、３１０に共通に入力されるシフトデータとなる入力信号ＤＸは、図１７に示すとおり、ドットクロック信号ＤＣの４周期に亘ってＨＩＧＨとなる信号とされている。また、第１列のシフトレジスタ３００には、図１６に示す第１クロック信号ＣＬＫ１とその第１反転クロック信号とが入力される。第１クロック信号ＣＬＫ１は、図１７に示すとおり、入力信号ＤＸの半パルス幅のパルスが、入力信号ＤＸのパルス幅の周期で繰り返し出力される。同様に、第２列のシフトレジスタ３１０には、第２のクロック信号ＣＬＫ２及びその反転クロック信号がそれぞれ入力される。第２のクロック信号ＣＬＫ２は、その立ち上がり時期が、第１のクロック信号ＣＬＫ１の立ち上がり時期よりも、ドットクロックＤＣの１周期だけずれたものである。
【０１２２】
各列のシフトレジスタ３００、３１０は、それぞれ多段のマスタースレイブ型クロックドインバータを含んで構成されている。
【０１２３】
この第１列、第２列のシフトレジスタ３００、３１０の出力信号ＳＲ１−ＯＵＴ１、…ＳＲ１−ＯＵＴ４は、図１７に示す通りとなる。
【０１２４】
第１のデータ信号ライン１１２ａに接続されたサンプルホールドスイッチ１０６ａの前段に設けられるナンド回路１６０ａには、第１列のシフトレジスタ３００の第１段目からの第１の出力信号ＳＲ１−ＯＵＴ１と、第２段目からの第３の出力信号ＳＲ１−ＯＵＴ２とが入力される。従って、このナンド回路１６０ａ及びその後段のインバータ１６２ａを経由して得られるサンプリング期間信号ＳＬ１−Ｄａｔａ１は、第１の出力信号ＳＲ１−ＯＵＴ１と、第３の出力信号ＳＲ１−ＯＵＴ２との論理積となり、図１７に示すとおり、ドットクロックＤＣの２周期の期間がサンプリング期間として設定されることになる。
【０１２５】
同様に、第２のデータ信号ライン１１２ｂに接続されたサンプルホールドスイッチ１０６ｂの前段では、ナンド回路１６０ｂに対して、第２列のシフトレジスタ３１０の第１段目からの信号ＳＲ２−ＯＵＴ１と、第２段目からの信号ＳＲ２−ＯＵＴ２とが入力される。従って、このナンド回路１６０ｂ及びその後段のインバータ１６２ｂを経由して得られる第２番目のサンプリング期間信号ＳＬ２−Ｄａｔａ２は、第１番目のサンプリング期間信号ＳＬ１−Ｄａｔａ１よりも、ドットブロックＤＣの１周期だけ立ち上がりが遅れるが、サンプリング期間は同様にドットクロックＤＣの２周期の期間となる。なお、第３のデータ信号ライン以降のデータ信号ラインの場合も同様である。
【０１２６】
また、この第３実施例では、図１５，図１６に示す通り、例えばデータ信号線１１２ａの一端に、サンプルホールドスイッチ１０６ａと、プリチャージ用スイッチ１７２ａとを並列に接続している。他のデータ信号線についても同様である。
【０１２７】
さらにこの第３実施例では、図１６に示す通り、インバータ１６２ａより得られるサンプリング期間信号ＳＬ１−Ｄａｔａ１を、サンプリング用スイッチ１０６ｄと並列接続されたプリチャージ用スイッチ１７２ｄの制御端子に入力させている。この結果、データ信号線１１２ａのためのサンプリング期間信号ＳＬ１−Ｄａｔａ１は、データ信号線１７２ｄのためのプリチャージ期間信号として兼用される。このように、第３実施例では、ｎ本目のデータ信号線のためのサンプリング期間信号を、ｎ＋３本目のデータ信号線のためのプリチャージ期間信号として兼用している。
【０１２８】
（データサンプリング動作について）
図１８は、各々のサンプリングスイッチ１０２に入力される相展開信号Ｄａｔａ１〜Ｄａｔａ６と、サンプリング期間信号ＳＬ（ｎ）−Ｄａｔａ（ｍ）との関係を示している。この図１８は図９と同様の信号の波形を示している。例えば、第１のサンプルホールドスイッチ１０６ａには、同図に示すとおり、ドットクロックＤＣの６周期分のデータ長を有する情報が、このサンプルホールドスイッチ１０６ａを構成するＴＦＴのソースラインに入力される。一方、サンプルホールドスイッチ１０６ａを構成するＴＦＴのゲートには、ナンド回路１６０ａ、インバータ１６２ａを経由したサンプリング期間信号ＳＬ１−Ｄａｔａ１が入力されている。このサンプリング期間信号ＳＬ１−Ｄａｔａ１は、相展開信号のデータ長がドットクロック信号ＤＣの６周期分であるのに対して、その前後で２周期分が除去された２周期分のサンプリング期間に設定されている。従って、第１、第２実施例と同様にして、前回のデータの影響を受けない安定したデータを書き込むことが可能となる。
【０１２９】
（プリチャージ動作について）
このデータサンプリングの前に実施されるプリチャージ動作について、図１９を参照して説明する。図１９は、各データ信号線について設定されるプリチャージ期間ＴPREとサンプリング期間ＴSAMとの関係を示している。
【０１３０】
上述した通り、データ信号線駆動回路１８０は、ｎ本目のデータ信号線について設定されるサンプリング期間を、ｎ＋３本目のデータ信号線のプリチャージ期間として利用している。すなわち、図１９に示す通り、１本目のデータ信号線１１２ａについて設定されたサンプリング期間を４本目のデータ信号線１１２ｄのためのプリチャージ期間として兼用している。同様に、２本目のデータ信号線１１２ｂについて設定されたサンプリング期間を５本目のデータ信号線１１２ｅのためのプリチャージ期間として兼用している。このように、サンプリング期間信号をプリチャージ信号として兼用できるので、図１５，図１６に示すように、データ信号線の一端側にプリチャージ用スイッチ及びサンプリング用スイッチを並列接続させ、それらのスイッチを駆動するデータ信号線駆動回路１８０を一つ設けるだけで済む。従って、図１の場合と比較して回路規模が縮小し、回路レイアウトが容易になると共に、回路基板の小型化に寄与できる。
【０１３１】
ここで、同一のデータ信号線について設定されたプリチャージ期間とサンプリング期間との間には、図１８に示すドットクロックＤＣの１周期分の間隔が設けられる。従って、プリチャージ用スイッチ１７２ａ，１７２ｂ…をオフしてプリチャージが完了したデータ信号線について、サンプリングされたデータ電位を供給することが可能となる。特に、プリチャージ期間を設定するプリチャージ期間信号の供給ラインが引き回され、その供給ラインの寄生容量に起因して遅延が生じても、上述した間隔によりプリチャージ用スイッチとサンプリング用スイッチとが同時にオンされる事態を防止できる。もし、両スイッチが同時にオンされると、本来のデータ以外の電位がサンプリングされ、画質が劣化してしまうが、本実施例はその弊害を防止できる。
【０１３２】
ここで、第１実施例でのプリチャージ期間を設定を説明した図１１においては、プリチャージ期間とサンプリング期間との間に第３実施例と同じ間隔をあけるためには、ｎ本目のデータ信号線のためのサンプリング期間を、ｎ＋５本目のデータ信号線のためのプリチャージ期間として設定しなければならない。この点、第３実施例では、サンプリング期間の長さを第１実施例の場合よりも短くすることで、プリチャージ期間信号のラインの引き回し長さを短くでき、回路レイアウトがより簡易となり、プリチャージ期間信号の遅延も少なくなる。
【０１３３】
（４）第４実施例
この第４実施例は、第１及び第３実施例の点順次駆動を、相展開数と同数の例えば６画素同時駆動に変更したものである。例えばエンジニアリング・ワークステーション（ＥＷＳ）であると、ドットクロックが高周波数化（例えば１３０ＭＨｚ）され、点順次駆動のための位相差は１０ｎｓｅｃ以下となる。この場合、サンプルホールドスイッチをＴＦＴとすると、到底スイッチングが追従できない。従って、このような場合に複数同時駆動が有効である。以下、この第４実施例を図２０〜図２２を参照して説明する。
【０１３４】
（データ処理回路ブロックの構成及び相展開信号について）
第４実施例においては、第１〜第６の相展開信号ラインＤａｔａ１〜Ｄａｔａ６に出力される第１〜第６の相展開信号は、６画素同時書き込みを実現するために、各々の画素データの切り換わりの先頭位置が、図２２に示すように一致している。
【０１３５】
このために、この第４実施例では、図２０に示すデータ処理ブロック３０は、相展開回路３２と増幅・反転回路３４との間に、サンプルホールド回路３６を増設している。相展開回路３２にて第１回目のサンプルホールド動作により、図２の通り、各相展開信号の各々の画素データの先頭位置は、ドットクロックＤＣの１周期ずつずれることになる。しかし、その後段のサンプルホールド回路３６にて一括して再度サンプルホールドすることで、図２２に示す通り、第１〜第６の相展開信号ラインＤａｔａ１〜Ｄａｔａ６に出力される第１〜第６の相展開信号は、各々の画素データの先頭位置が一致する。なお、後段のサンプルホールド回路３６として、バッファメモリを用いることができる。また、相展開回路３２の前段に、増幅・反転回路３４を配置しても良い。
【０１３６】
（データ側駆動回路の構成及びその動作について）
図２０に示す通り、データ側駆動回路１０４は、第１列のシフトレジスタ４００を有している。このシフトレジスタ４００に入力されるシフトデータとなる入力信号ＤＸ、クロック信号ＣＬＫ及びその反転クロック信号は、図８（Ａ）に示す第１実施例の入力信号ＤＸ、第１クロック信号ＣＬＸ及びその反転クロック信号と同一である。すなわち、入力信号ＤＸは、図２１に示す通り、ドットクロック信号ＤＣの８周期に亘ってＨＩＧＨとなる信号とされている。また、クロック信号ＣＬＫは、図２１に示すとおり、入力信号ＤＸの半パルス幅のパルスが、入力信号ＤＸのパルス幅の周期で繰り返し出力される。
【０１３７】
シフトレジスタ４００は、多段のマスタースレイブ型クロックドインバータを含んで構成されている。このシフトレジスタ４００の各段の出力信号ＳＬ１、…ＳＬ８は、図２１に示す通りとなる。
【０１３８】
そして、この第４実施例では、第１〜第６のデータ信号ライン１１２ａ〜１１２ｆに接続されたサンプルホールドスイッチ１０６ａ〜１０６ｆのゲートには、シフトレジスタ４００の第１段目からの第１の出力信号ＳＬ１が共通して入力される。
【０１３９】
同様にして、第７〜第１２のデータ信号ライン１１２ｇ〜１１２ｌに接続されたサンプルホールドスイッチ１０６ｇ〜１０６ｌのゲートには、シフトレジスタ４００の第４段目からの第４の出力信号ＳＬ４が共通して入力される。なお、第１３のデータ信号ライン以降のデータ信号ラインの場合も同様である。
【０１４０】
この結果、図２２に示すように、ドットクロックＤＣの６周期のデータ長の相展開信号に対して、ドットクロックＤＣの４周期の期間がサンプリング期間として共通に設定されることになる。従って、第１〜第３実施例と同様にして、前回のデータの影響を受けない安定したデータを書き込むことが可能となる。
【０１４１】
なお、この第４実施例では、第１実施例と同じ入力信号ＤＸ、クロック信号ＣＬＸ及びその反転クロック信号を用いたが、第２、第３実施例の対応する信号を用いることができる。第２実施例の信号を用いると、ドットクロックＤＣの３周期の期間がサンプリング期間として共通に設定される。同様に、第３実施例の信号を用いると、ドットクロックＤＣの２周期の期間がサンプリング期間として共通に設定される。
【０１４２】
（プリチャージ動作について）
第４実施例におけるプリチャージのタイミングについて、図２３を参照して説明する。この第４実施例では、同時にサンプリングされる６本のデータ信号線１１２（ｇ）〜１１２（ｌ）のサンプリング期間ＴSAM２の前に設定されるプリチャージ期間ＴPRE２として、同時にサンプリングされる６本のデータ信号線１１２ａ〜１１２ｈのサンプリング期間ＴSAM１を兼用している。これに代えて、水平帰線期間内に、全てのデータ信号線をプリチャージすることも可能である。
【０１４３】
（５）第５実施例
この第５実施例は、第１〜第３実施例の変形例であり、図２４に示すとおり、データ処理回路ブロック３０にて、まず増幅及び極性反転を行い、その後に６相展開を実施している。この場合、図２４に示す通り、増幅・極性反転回路３４は一系統だけで済む。従って、図３の場合と比較して回路規模が縮小し、６本の相展開信号ライン間の信号電位のばらつきは、６系統のサンプルホールド回路のＤＣオフセット分のみとなり少なくなる。なお、図３の場合の６本の相展開信号ライン間の信号電位のばらつきは、６個のビデオアンプでのゲインのばらつきが上乗せされてより大きくなる。図２４の増幅・極性反転回路３４は図５の構成を用いても良く、下記にて説明する第６実施例以降についても同様である。
【０１４４】
（６）第６実施例
この第６実施例は、第４実施例の変形例であり、第５実施例と同様に、図２５に示すとおり、データ処理回路ブロック３０にてまず増幅及び極性反転を行い、その後に６相展開を実施している。この場合、図２５に示す通り、増幅・極性反転回路３４は一系統だけで済む。従って、図３の場合と比較して回路規模が縮小し、６本の画像信号ラインの信号電位のばらつきもすくなくなる。
【０１４５】
図２６は、図２５の回路の動作を説明するタイミングチャートである。図２５の相展開回路３２の出力が、図２６に示す１回目のサンプルホールド出力に対応し、６相展開された信号となるのは上述の通りである。図２５のサンプルホールド回路３６に設けられたスイッチ５５０ａ〜５５０ｆは、図２６の第２のサンプルホールドクロックＳＣＬＫ７に基づいて同時にオン・オフ駆動される。この結果、図２５のバッファ５５４ａ〜５５４ｆの出力は、図２６の２回目のサンプルホールド出力として示すように、各々の画素データの先頭位置が一致する。プリチャージ動作については、第４実施例と同様に実施できる。
【０１４６】
（７）第７実施例
この第７実施例は、図２５の変形例を示し、図２７に示す通り、相展開回路３２の後段に、２つのサンプルホールド回路３６、３８を設けている。図２８は、図２７の回路の動作を説明するタイミングチャートである。図２７の相展開回路３２の出力が、図２８に示す１回目のサンプルホールド出力に対応し、６相展開された信号となる。図２７のサンプルホールド回路３６に設けられたスイッチ５５０ａ〜５５０ｃは、図２８のサンプリングクロックＳＣＬＫ７に基づいて同時にオン・オフ駆動される。この結果、図２７のバッファ５５４ａ〜５５４ｃ出力は、図２８の２回目のサンプルホールド出力として示すように、各々の画素データの先頭位置が一致する。図２７のサンプルホールド回路３６に設けられたスイッチ５５０ｄ〜５５０ｆは、図２８のサンプリングクロックＳＣＬＫ８に基づいて同時にオン・オフ駆動される。この結果、図２７のバッファ５５４ａ〜５５４ｃ出力は、図２８の２回目のサンプルホールド出力として示すように、各々の画素データの先頭位置が一致する。図２７の最終段のサンプルホールド回路３８に設けられたスイッチ５６０ａ〜５６０ｆは、図２８のサンプリングクロックＳＣＬＫ９に基づいて同時にオン・オフ駆動される。この結果、図２７のバッファ５６４ａ〜５６４ｆの出力は、図２８の３回目のサンプルホールド出力として示すように、各々の画素データの先頭位置が一致する。
【０１４７】
こうすると、各回のデータサンプリングにおいて、６相展開されたデータ長のデータ領域の端部でない部分を常にサンプリングできる。従って、液晶パネルの表示要素に供給される波形に不要な成分が混入することが防止され、画質が向上する。この場合のプリチャージ動作も、第４実施例と同様にして実施される。
【０１４８】
（８）第８実施例
この第８実施例は、液晶パネルの１ドット及び１ライン毎の極性反転駆動を可能とし、かつ、６本の相展開信号ライン間での信号のばらつきの偏りを低減するものである。
【０１４９】
図２９に示すとおり、ビデオアンプ５１０の出力を入力する第１、第２の極性反転回路６００、６１０が設けられている。この第１、第２の極性反転回路６００、６１０の回路構成は図４と同じであり、最終段のスイッチをそれぞれ第１のスイッチＳＷ１、第２のスイッチＳＷ２とする。この第１、第２のスイッチＳＷ１，２は、ドット反転駆動の場合に、互いに異なる極性を選択するように駆動される。ライン反転のみを行う場合には、この第１、第２のスイッチＳＷ１，２は互いに同一極性を選択するように駆動される。
【０１５０】
第１のスイッチＳＷ１の出力は、相展開回路３４の１、３、５番目のスイッチ５００ａ，５００ｃ，５００ｅに入力される。第２のスイッチＳＷ２の出力は、相展開回路３４の２、４、６番目のスイッチ５００ｂ，５００ｄ，５００ｆに入力される。
【０１５１】
１番目から６番目のスイツチ５００ａ〜５００ｆを駆動するサンプリングクロックＳＨＣＬ１〜ＳＨＣＬ６は、図３０に示すように６種類用意され、セレクト信号Ｓ１〜Ｓ６に基づいてタイミング発生回路ブロック２０にて発生される。この装置では、液晶パネル１０の駆動の水平同期と垂直同期に基づいて、６種類のサンプリングクロックＳＨＣＬ１〜ＳＨＣＬ６の供給を、Ｓ１〜Ｓ６のパターンの中から選択して切り換えている。このために、タイミング発生回路２０内には水平同期信号をカウントする６進カウンタが設けられている。６進カウンタがカウントする毎に、換言すれば、図１の走査信号線１１０が新たに選択される一水平走査（１Ｈ）毎に、セレクト信号Ｓ１〜Ｓ６を順に切り換えて出力する。
【０１５２】
ここで、相展開回路３２の出力となるバッファ５０４ａ〜５０４ｆの相展開信号出力をそれぞれＶ１〜Ｖ６と略称する。この出力Ｖ１〜Ｖ６を、画素位置に並べ替えした場合に、図３１に示す駆動法が考えられる。
【０１５３】
図３１は、１ライン目はセレクト信号Ｓ１、２ライン目はセレクト信号Ｓ２、３ライン目はセレクト信号Ｓ３、…６ライン目はセレクト信号Ｓ６に従ってサンプリング順序を切り換え、以降のラインではこれを繰り返している。図３１中の＋，−はデータの極性を示し、第１，第２のスイッチＳＷ１，ＳＷ２を、タイミング発生回路ブロック２０からの信号により切り換えることで、図３１の通りのいわゆるドット反転駆動が可能となる。図３１の駆動出力は、シリアル画素データａ１，ａ２…（１ライン目）、ｂ１，ｂ２…（２ライン目）で表すと、図３２の通りに各画素に供給されなければならない。
【０１５４】
この第８実施例では、図３１の出力を図３２の通りに各画素に供給されるように、６本の相展開信号出力ライン５０５ａ〜５０５ｆと、６本の相展開信号供給ラインＤａｔａ１〜Ｄａｔａ６との接続を切り換える接続切換回路（ローテーション回路）７００を設けている。この切換は、上述の相展開回路３４での相展開順序の切換と同期して行う必要があり、タイミング発生回路ブロック２０からの信号に基づいて、図３０に示す６通りの中から選ばれる。この切換により、図３２に示すドット反転駆動を実現できる。
【０１５５】
ここで、この第８実施例によれば、６本の相展開信号ライン途中の例えばアンプのゲインのばらつきがあったとしても、例えばある一つのアンプのゲインが高くても、従来のように明るい画素が液晶パネル１００の縦方向に連続することがなく、斜め方向にちらばるため、視覚上目立たなくすることができる。
【０１５６】
（９）第９実施例
上述の各実施例の画像表示装置を用いて構成される電子機器は、図３３に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、上述のタイミング回路ブロック２０に相当するクロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、上述の各実施例のデータ処理回路ブロック３０に相当し、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、上述の増幅・極性反転回路、相展開回路、ローテーション回路等の他、ガンマ補正回路及びクランプ回路等を含むことができる。駆動回路１００４は、上述の走査側駆動回路１０２、データ側駆動回路１０４及びプリチャージ駆動回路１６０、あるいはデータ線駆動回路１８０を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【０１５７】
このような構成の電子機器として、図３４に示す液晶プロジェクタ、図３５に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図３６に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１５８】
図３４に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。  図３４において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚のアクティブマトリクス型液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【０１５９】
図３５に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
【０１６０】
図３６に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
【０１６１】
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくとも液晶表示パネルが構成される。一方の透明基板に、図３３に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図２９の場合には回路基板１３０８に搭載できる。
【０１６２】
図３６はページャの構成を示すものであるから回路基板１３０８が必要となる。しかし、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図３７に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【０１６３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置、ＣＲＴ等を用いた画像表示装置にも適用可能である。また、相展開数、相展開信号のデータ長及びそれに対するサンプリング期間の長さ、あるいはプリチャージ期間の設定位置及び長さ等は、上記実施例以外の各種の変形が可能である。
【０１６４】
また、上記実施例においては、アナログ画像信号を相展開してサンプルホールドする例に基づいて説明したが、実施例における相展開やサンプリングのための容量をデジタルメモリとすることができる。この場合、デジタル画像信号を、並列な４ビットのデータとしてＤａｔａ１−１〜１−４、…Ｄａｔａ６−１〜６−４の相展開信号に変換し、Ｄａｔａ１−１〜１−４を同一サンプリング期間信号によりラッチ回路にてサンプリングする。ラッチ回路の出力は、Ｄ／Ａ変換やパルス幅変調されて、データ信号線に出力され、スイッチング素子１１４を介して液晶層１１６に供給される。
【０１６５】
また、上記実施例においては、ＴＦＴを画素のスイッチング素子として用いた例を説明したが、スイッチング素子はＭＩＭ等の２端子素子でもよい。この場合、走査信号線とデータ信号線との間に２端子素子と液晶層とが直列接続されて画素が構成されるので、両信号線の差電圧が画素に供給される。
【０１６６】
また、上記実施例においては、ＴＦＴをスイッチング素子として用い、液晶パネルの素子が形成された基板をガラスや石英の基板としたが、これに代えて半導体基板を用いることもできる。この場合、ＴＦＴではなく、ＭＯＳトランジスタがスイッチング素子となる。
【０１６７】
【図面の簡単な説明】
【図１】図１は、本発明の第１実施例に係るアクティブマトリクス型液晶表示装置の概略説明図である。
【図２】図２は、６相展開駆動を説明するための概略説明図である。
【図３】図３は、図１のデータ処理回路ブロックの回路構成例を示す回路図である。
【図４】図４は、図３に示す増幅・極性反転回路の具体例を示す回路図である。
【図５】図５は、図３に示す増幅・極性反転回路の他の具体例を示す回路図である。
【図６】図６は、図３の相展開回路の動作を示すタイミングチャートである。
【図７】図７は、第１実施例のデータ側駆動回路の詳細を示す回路図である。
【図８】図８（Ａ）は図７に示すデータ側駆動回路のタイミングチャート、図８（Ｂ）は走査側駆動回路のタイミングチャートである。
【図９】図９は、第１実施例の相展開信号のデータ長と、サンプリング期間の関係を示す特性図である。
【図１０】図１０（Ａ）（Ｂ）は、プリチャージ動作を説明するための概略説明図である。
【図１１】図１１は、第１実施例でのプリチャージ期間を説明するための概略説明図である。
【図１２】図１２は、本発明の第２実施例のデータ側駆動回路の詳細を示す回路図である。
【図１３】図１３は、図１２に示すデータ側処理回路のタイミングチャートである。
【図１４】図１４は、第２実施例の相展開信号のデータ長と、サンプリング期間の関係を示す特性図である。
【図１５】図１５は、第２実施例でのプリチャージ期間を説明するための概略説明図である。
【図１６】図１６は、本発明の第３実施例のデータ信号線駆動回路の詳細を示す回路図である。
【図１７】図１７は、図１６に示すデータ信号線駆動回路のタイミングチャートである。
【図１８】図１８は、第３実施例の相展開信号のデータ長と、サンプリング期間の関係を示す特性図である。
【図１９】図１９は、第３実施例でのプリチャージ期間を説明するための概略説明図である。
【図２０】図２０は、本発明の第４実施例のデータ側駆動回路及びデータ処理回路ブロックの詳細を示す回路図である。
【図２１】図２１は、図２０に示すデータ側駆動回路のタイミングチャートである。
【図２２】図２２は、第４実施例の相展開信号のデータ長と、サンプリング期間の関係を示す特性図である。
【図２３】図２３は、第４実施例でのプリチャージ期間を説明するための概略説明図である。
【図２４】図２４は、本発明の第５実施例のデータ処理回路ブロックの構成例を示す回路図である。
【図２５】図２５は、本発明の第６実施例のデータ処理回路ブロックの構成例を示す回路図である。
【図２６】図２６は、図２５の回路での相展開動作を示すタイミングチャートである。
【図２７】図２７は、本発明の第７実施例のデータ処理回路ブロックの構成例を示す回路図である。
【図２８】図２８は、図２７の回路での相展開動作を示すタイミングチャートである。
【図２９】図２９は、本発明の第８実施例のデータ処理回路ブロックの構成例を示す回路図である。
【図３０】図３０は、図２９に示す相展開回路に入力されるサンプリング期間信号の種類と、それに対応して接続切換回路にて切り換えられるライン接続状態を説明するための概略説明図である。
【図３１】図３１は、ドット毎の極性反転駆動の際の図２９に示すバッファ出力を画素位置に並び替えた概略説明図である。
【図３２】図３２は、図３１の駆動により達成されるドット毎の極性反転駆動の際の画素データの極性を示す概略説明図である。
【図３３】図３３は、本発明の第９実施例に係る電子機器のブロック図である。
【図３４】図３４は、本発明が適用されるプロジェクタの概略説明図である。
【図３５】図３５は、本発明が適用されるパーソナルコンピュータの外観図である。
【図３６】図３６は、本発明が適用されるページャの分解斜視図である。
【図３７】図３７は、外付け回路を備えた液晶表示装置の一例を示す概略斜視図である。
【図３８】図３８は、相展開したときの問題点を説明するための概略説明図である。
【図３９】図３９は、図３８の相展開信号を用いて画像表示したときのゴーストの発生を説明するための概略説明図である。
【図４０】図４０は、図３９のゴーストが生ずる波形であって、液晶層に供給される電圧波形を模式的に示す波形図である。
【符号の説明】
１０  液晶パネルブロック
２０  タイミング回路ブロック
３０  データ処理ブロック
３２  相展開回路
３４  増幅・反転回路
３６  サンプルホールド回路
１００  液晶パネル
１０２  走査側駆動回路
１０４  データ側駆動回路
１０６  サンプルホールドスイッチ
１１０  走査信号ライン
１１２  データ信号ライン
１１４  スイッチング素子
１１６  液晶層
１２０〜１５０  シフトレジスタ
１７０  プリチャージ駆動回路
１７２ａ，ｂ  プリチャージ用スイッチ
１７４ａ，ｂ  第１，第２のプリチャージライン
１８０  データ信号線駆動回路
３００，３１０  シフトレジスタ
【図１】
0003661324.tif 000002
【図２】
0003661324.tif 000003
【図３】
0003661324.tif 000004
【図４】
0003661324.tif 000005
【図５】
0003661324.tif 000006
【図６】
0003661324.tif 000007
【図７】
0003661324.tif 000008
【図８】
0003661324.tif 000009
【図９】
0003661324.tif 000010
【図１０】
0003661324.tif 000011
【図１１】
0003661324.tif 000012
【図１２】
0003661324.tif 000013
【図１３】
0003661324.tif 000014
【図１４】
0003661324.tif 000015
【図１５】
0003661324.tif 000016
【図１６】
0003661324.tif 000017
【図１７】
0003661324.tif 000018
【図１８】
0003661324.tif 000019
【図１９】
0003661324.tif 000020
【図２０】
0003661324.tif 000021
【図２１】
0003661324.tif 000022
【図２２】
0003661324.tif 000023
【図２３】
0003661324.tif 000024
【図２４】
0003661324.tif 000025
【図２５】
0003661324.tif 000026
【図２６】
0003661324.tif 000027
【図２７】
0003661324.tif 000028
【図２８】
0003661324.tif 000029
【図２９】
0003661324.tif 000030
【図３０】
0003661324.tif 000031
【図３１】
0003661324.tif 000032
【図３２】
0003661324.tif 000033
【図３３】
0003661324.tif 000034
【図３４】
0003661324.tif 000035
【図３５】
0003661324.tif 000036
【図３６】
0003661324.tif 000037
【図３７】
0003661324.tif 000038
【図３８】
0003661324.tif 000039
【図３９】
0003661324.tif 000040
【図４０】
0003661324.tif 000041