(57)【特許請求の範囲】
【請求項１】
所定数の画素を検出単位とし、該検出単位における隣接する２画素のデータ量の差分を全て求め、
該検出単位の画素のうち中央に配される２画素のデータ量の差分である第１差分の絶対値が最大となるとき、前記第１差分以外の差分であるとともに前記第１差分値と同符号となる第２差分と前記第１差分との差が大きくなるように、前記検出単位を構成する画素のデータ量を変化させることを特徴とする画像処理装置。
【請求項２】
前記第１差分の絶対値が最大となるとき、前記第１差分と同符号となる前記第２差分の絶対値が更に前記第１差分の絶対値との差よりも閾値となる所定の値分だけ大きくなったときに、前記第２差分と前記第１差分との差が大きくなるように、前記検出単位を構成する画素のデータ量を変化させることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
ライン状に配された画素において、前記検出単位を１画素毎ずらすことを特徴とする請求項１又は請求項２に記載の画像処理装置。
【請求項４】
前記検出単位となる画素の数が４つであることを特徴とする請求項１〜請求項３のいずれかに記載の画像処理装置。
【請求項５】
前記検出単位となる画素が第１画素、第２画素、第３画素、第４画素の４つの画素であり、
前記第２画素と前記第３画素とのデータ量の差分の絶対値が、前記第１画素と前記第２画素とのデータ量の差分の絶対値及び前記第３画素と前記第４画素とのデータ量の差分の絶対値よりも大きいとき、
前記第１画素と前記第２画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第１画素と前記第２画素とのデータ量の差分を小さくするとともに、前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させ、
又、前記第３画素と前記第４画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第３画素と前記第４画素とのデータ量の差分を小さくするとともに、前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させることを特徴とする請求項４に記載の画像処理装置。
【請求項６】
前記検出単位となる画素が第１画素、第２画素、第３画素、第４画素の４つの画素であり、
前記第２画素と前記第３画素とのデータ量の差分の絶対値が、前記第１画素と前記第２画素とのデータ量の差分の絶対値及び前記第３画素と前記第４画素とのデータ量の差分の絶対値よりも大きいとき、
前記第１画素と前記第２画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素の絶対値とのデータ量の差分との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第１画素と前記第２画素とのデータ量の差分を所定の値で割った商を求め、この求めた商を前記第１画素と前記第２画素とのデータ量の差分から引いて前記第１画素と前記第２画素とのデータ量の差分を小さくするとともに、前記求めた商を前記第２画素と前記第３画素とのデータ量の差分に加えることによって前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させ、
又、前記第３画素と前記第４画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第３画素と前記第４画素とのデータ量の差分を所定の値で割った商を求め、この求めた商を前記第３画素と前記第４画素とのデータ量の差分から引いて前記第３画素と前記第４画素とのデータ量の差分を小さくするとともに、前記求めた商を前記第２画素と前記第３画素とのデータ量の差分に加えることによって前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させることを特徴とする請求項４に記載の画像処理装置。
【請求項７】
隣接する第１画素と第２画素との差分を求める第１差分手段と、
隣接する第２画素と第３画素との差分を求める第２差分手段と、
隣接する第３画素と第４画素との差分を求める第３差分手段と、
前記第１、第２差分手段で求めた差分の絶対値の差を閾値と比較する第１比較手段と、
前記第２、第３差分手段で求めた差分の絶対値の差を閾値と比較する第２比較手段と、
前記第２差分手段の差分の絶対値が前記第１差分手段の差分の絶対値よりも大きく、且つ、前記第１、第２差分手段で求めた差分の絶対値の差が閾値より大きいとき、前記第１差分手段で求めた差分を所定の値で割ってその商を求める第１演算手段と、
前記第２差分手段の差分の絶対値が前記第３差分手段の差分の絶対値よりも大きく、且つ、前記第２、第３差分手段で求めた差分の絶対値の差が閾値より大きいとき、前記第３差分手段で求めた差分を所定の値で割ってその商を求める第２演算手段と、
前記第１演算手段及び第２演算手段で求めた商を前記第２差分手段で求めた差分に加算する第１加算手段と、
前記第１演算手段で求めた商を前記第１差分手段で求めた差分から減算する第１減算手段と、
前記第２演算手段で求めた商を前記第３差分手段で求めた差分から減算する第２減算手段と、
前記第１画素のデータ量に前記第１減算手段からの出力を加算して前記第２画素のデータ量とする第２加算手段と、
前記第２画素のデータ量と第２加算手段からの出力とが入力されるとともに、前記第１演算手段が動作したとき、第２加算手段からの出力を第２画素のデータ量として変換する第１変換手段と、
該第１変換手段からの第２画素のデータ量に前記第１加算手段からの出力を加算する第３加算手段と、
前記第３画素のデータ量と第３加算手段からの出力とが入力されるとともに、前記第１演算手段又は前記第２演算手段が動作したとき、第３加算手段からの出力を第３画素のデータ量として変換する第２変換手段と、
該第２変換手段からの第３画素のデータ量に前記第２減算手段からの出力を加算して前記第４画素のデータ量とする第４加算手段と、
前記第４画素のデータ量と第４加算手段からの出力とが入力されるとともに、前記第２演算手段が動作したとき、第４加算手段からの出力を第４画素のデータ量として変換する第３変換手段と、
を有することを特徴とする画像処理装置。
【請求項８】
前記第１差分手段に前記第１画素と前記第２画素のデータ量を同時に入力するために、前記第２画素のデータ量を一時記憶する第１記憶手段と、
前記第２差分手段に前記第２画素と前記第３画素のデータ量を同時に入力するために、前記第３画素のデータ量を一時記憶する第２記憶手段と、
前記第３差分手段に前記第３画素と前記第４画素のデータ量を同時に入力するために、前記第４画素のデータ量を一時記憶する第３記憶手段と、
前記第２加算手段からの出力と、前記第２画素のデータ量とを同時に第１変換手段に入力するために、前記第２画素のデータ量を一時記憶する第４記憶手段と、
前記第３加算手段からの出力と、前記第３画素のデータ量とを同時に第２変換手段に入力するために、前記第３画素のデータ量を一時記憶する第５記憶手段と、
前記第４加算手段からの出力と、前記第４画素のデータ量とを同時に第３変換手段に入力するために、前記第４画素のデータ量を一時記憶する第６記憶手段と、
を有することを特徴とする請求項７に記載の画像処理装置。
【請求項９】
前記第１記憶手段と前記第４記憶手段、前記第２記憶手段と前記第５記憶手段、前記第３記憶手段と前記第６記憶手段が、それぞれ、同一の記憶手段であることを特徴とする請求項８に記載の画像処理装置。
【請求項１０】
前記画像処理装置が、複数方向毎に、その方向に隣接した画素のデータ量を演算処理することを特徴とする請求項７〜請求項９のいずれかに記載の画像処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高精細な画像を得るために画像内のエッジ強調を行う画像処理装置に関する。
【０００２】
【従来の技術】
従来より、インターレース方式の画像や解像度変更した画像において、画像データの無い画素に近接した画素の画像データを、空間的に又は時間的に、補間することによって画像データを生成して、画像データの無い画素にこの画像データを与えることにより、その画像を再生している。このとき、画像データの無い画素は、空間的に近接した画素の画像データに近い値のデータが与えられるため、再生される画像は、輪郭（エッジ）が鮮明でないぼけた画像となってしまう。そのため、２次の空間微分であるラプラシアンを各画素の画像データに加算することによって、画像のエッジ強調を行うラプラシアン処理が用いられている。
【０００３】
しかしながら、このように単純にラプラシアンを加算することによって、画像のエッジ強調を行ったとき、ノイズ成分も強調されることとなり、その画像の粒状性を悪化させる恐れがあった。このような問題点を解決するために、特開平５−９４５１５号公報や特開平９−９１４１９号公報において、ノイズ成分の影響の少ないエッジ強調を行うことができる画像処理装置が提供されている。
【０００４】
【発明が解決しようとする課題】
この特開平５−９４５１５号公報では、ラプラシアンとブラックピークとを比較してそのデータの小さなものを取り出すブラックピーク演算を行い、又、ラプラシアンとホワイトピークとを比較したそのデータの大きなものを取り出すホワイトピーク演算を行う。このようにして、ブラックピーク演算及びホワイトピーク演算を行うことで、その振幅成分の小さいラプラシアンを除去することにより、ノイズ成分によるラプラシアンを除去する。しかしながら、このように、ブラックピーク及びホワイトピークなどの閾値を用いたとき、この閾値よりも小さくなるエッジについては強調されることが無いため、変化率の小さなエッジについては、エッジ強調されず、ぼけたエッジになってしまう。
【０００５】
又、特開平９−９１４１９号公報では、画像の各画素のエッジデータを検出し、このエッジデータの出現頻度を計測した後、この出現頻度に応じて、ラプラシアンに与える強調係数を変化させる。このように強調係数を変化させて、ラプラシアン処理を行うことで、画像の粒状性の悪化を防止することができる。しかしながら、この強調係数を選択するために、各画素のエッジデータを検出してその出現頻度を計測する必要があるので、その演算処理に時間がかかる。又、予め、実験などによって、エッジデータに応じた強調係数を求める必要があるので、この実験時における画像とパターンの異なる画像について適応させたとき、画像ムラが発生する恐れがある。
【０００６】
上記のような問題を鑑みて、本発明は、ノイズ成分の影響の小さいエッジ強調を行うことが可能な画像処理装置を提供することを目的とする。又、本発明の他の目的は、階調性の良好な画像が再生できるように、画素のデータ量の変化率に応じたエッジ強調を行う画像処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の画像処理装置は、所定数の画素を検出単位とし、該検出単位の画素のうち中央に配される２画素のデータ量の差分である第１差分の絶対値が最大となるとき、前記第１差分以外の差分であるとともに前記第１差分値と同符号となる第２差分と前記第１差分との差が大きくなるように、前記検出単位を構成するデータ量を変化させることを特徴とする。
【０００８】
このような画像処理装置において、前記第１差分の絶対値が最大となるとき、前記第１差分と同符号となる前記第２差分の絶対値が更に前記第１差分の絶対値との差よりも閾値となる所定の値分だけ大きくなったときに、前記第２差分と前記第１差分との差が大きくなるように、前記検出単位を構成する２画素のデータ量を変化させることによって、ノイズ成分による影響の少ないより高精細な画像を生成することができる。
【０００９】
又、ライン状に配された画素において、前記検出単位を１画素毎ずらして、該検出単位における隣接する２画素のデータ量の差分を全て求め、該検出単位の画素のうち中央に配される２画素のデータ量の差分の絶対値が最大となり且つ差分が同符号となるとき、このデータ量の差分を更に大きくするように前記２画素のデータ量を変化させることによって、このライン状に配された画素によって再生される画像を階調性の良好なものにすることができる。
【００１０】
又、上記のような画像処理装置において、前記検出単位となる画素の数を４つとしても良い。このような画像処理装置において、前記検出単位となる画素を第１画素、第２画素、第３画素、第４画素としたとき、前記第２画素と前記第３画素とのデータ量の差分の絶対値が、前記第１画素と前記第２画素とのデータ量の差分の絶対値及び前記第３画素と前記第４画素とのデータ量の差分の絶対値よりも大きいとき、前記第１画素と前記第２画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第１画素と前記第２画素とのデータ量の差分を小さくするとともに、前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させ、又、前記第３画素と前記第４画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第３画素と前記第４画素とのデータ量の差分を小さくするとともに、前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させることによって、この変化させたデータ量に基づいて階調性の良好な画像を再生することができる。
【００１１】
又、前記検出単位となる画素を第１画素、第２画素、第３画素、第４画素としたとき、前記第２画素と前記第３画素とのデータ量の差分の絶対値が、前記第１画素と前記第２画素とのデータ量の差分の絶対値及び前記第３画素と前記第４画素とのデータ量の差分の絶対値よりも大きいとき、前記第１画素と前記第２画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第１画素と前記第２画素とのデータ量の差分を所定の値で割った商を求め、この求めた商を前記第１画素と前記第２画素とのデータ量の差分から引いて前記第１画素と前記第２画素とのデータ量の差分を小さくするとともに、前記求めた商を前記第２画素と前記第３画素とのデータ量の差分に加えることによって前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させ、又、前記第３画素と前記第４画素とのデータ量の差分の絶対値と前記第２画素と前記第３画素とのデータ量の差分の絶対値との差が閾値となる所定の値より大きく且つ差分が同符号の場合は、前記第３画素と前記第４画素とのデータ量の差分を所定の値で割った商を求め、この求めた商を前記第３画素と前記第４画素とのデータ量の差分から引いて前記第３画素と前記第４画素とのデータ量の差分を小さくするとともに、前記求めた商を前記第２画素と前記第３画素とのデータ量の差分に加えることによって前記第２画素と前記第３画素とのデータ量の差分を大きくして、前記第２画素と前記第３画素のそれぞれのデータ量を変化させることによって、画素のデータ量の変化率に応じてそのデータ量を変化させることができる。そのため、この変化させたデータ量に基づいて画像を再生したとき、階調性の良好な画像が再生される。
【００１２】
又、本発明の画像処理装置は、隣接する第１画素と第２画素との差分を求める第１差分手段と、隣接する第２画素と第３画素との差分を求める第２差分手段と、隣接する第３画素と第４画素との差分を求める第３差分手段と、前記第１、第２差分手段で求めた差分の絶対値の差を閾値と比較する第１比較手段と、前記第２、第３差分手段で求めた差分の絶対値の差を閾値と比較する第２比較手段と、前記第２差分手段の差分の絶対値が前記第１差分手段の差分の絶対値よりも大きく、且つ、前記第１、第２差分手段で求めた差分の絶対値の差が閾値より大きいとき、前記第１差分手段で求めた差分を所定の値で割ってその商を求める第１演算手段と、前記第２差分手段の差分の絶対値が前記第３差分手段の差分の絶対値よりも大きく、且つ、前記第２、第３差分手段で求めた差分の絶対値の差が閾値より大きいとき、前記第３差分手段で求めた差分を所定の値で割ってその商を求める第２演算手段と、前記第１演算手段及び第２演算手段で求めた商を前記第２差分手段で求めた差分に加算する第１加算手段と、前記第１演算手段で求めた商を前記第１差分手段で求めた差分から減算する第１減算手段と、前記第２演算手段で求めた商を前記第３差分手段で求めた差分から減算する第２減算手段と、前記第１画素のデータ量に前記第１減算手段からの出力を加算して前記第２画素のデータ量とする第２加算手段と、前記第２画素のデータ量と第２加算手段からの出力とが入力されるとともに、前記第１演算手段が動作したとき、第２加算手段からの出力を第２画素のデータ量として変換する第１変換手段と、該第１変換手段からの第２画素のデータ量に前記第１加算手段からの出力を加算する第３加算手段と、前記第３画素のデータ量と第３加算手段からの出力とが入力されるとともに、前記第１演算手段又は前記第２演算手段が動作したとき、第３加算手段からの出力を第３画素のデータ量として変換する第２変換手段と、該第２変換手段からの第３画素のデータ量に前記第２減算手段からの出力を加算して前記第４画素のデータ量とする第４加算手段と、前記第４画素のデータ量と第４加算手段からの出力とが入力されるとともに、前記第２演算手段が動作したとき、第４加算手段からの出力を第４画素のデータ量として変換する第３変換手段と、を有することを特徴とする。
【００１３】
【発明の実施の形態】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図１は、本実施形態の画像処理装置の内部構造を示すブロック図である。図１の画像処理装置は、アナログ信号として入力される各画素の輝度情報である画像データをデジタル信号に変換するＡ／Ｄ変換部１と、使用者によるキー操作などによって与えられる解像度に応じて画像データを補間する解像度変換部２と、この解像度変換部２から送出される画像データより画像のエッジ強調を行うエッジ強調部３と、このエッジ強調部３から送出される画像データに基づいて表示部５の各画素に信号を与えて画像を再生するとともに解像度変換部２及びエッジ強調部３の制御を行うコントローラ４と、表示部５とを有する。
【００１４】
このような画像処理装置は、例えば、エリアセンサやラインセンサから読み取ったセンサ上の各画素の画像データや、記録媒体に記憶された画像データや、パーソナルコンピュータなどから出力される画像データが入力される。この入力された各画素の画像データがＡ／Ｄ変換部１で、例えば８ビットのデジタル信号に変換され、解像度変換部２に送出される。解像度変換部２では、例えば、この画像処理装置に備えられる画像の拡大、縮小を行うためのスイッチ（不図示）などを使用者が操作することによって、画像の解像度が与えられる。そして、Ａ／Ｄ変換部１から送出される画像データを基に、この与えられた解像度に応じた画素数の画像データを生成する。
【００１５】
この解像度変換部２において、例えば、多タップのデジタルフィルタ構成による拡大縮小方法やウェーブレット変換を用いた方法で行うことによって、その解像度に応じた画素数の画像データが生成される。このように解像度変換部２で変換された画像データがエッジ強調部３に送出される。このエッジ強調部３の動作について、図２及び図３のフローチャートを基に説明する。又、図５，６は、このフローチャートに応じてエッジ強調部３を動作させたときの各画素の画像データの変遷を表したもので、図５，６内の画素ａ，ｂ，ｃ，ｄ内の数値は、各画素の画像データを表す。
【００１６】
まず、図２のフローチャートにおける動作が実行されて、図４のように配された画素Ｇ11〜Ｇmnに与える垂直方向の画像データが処理される。まず、垂直方向に隣接した図４の画素Ｇ11，Ｇ21，Ｇ31，Ｇ41の画像データが選択されて、処理が始まる。以下、図４の画素Ｇ11，Ｇ21，Ｇ31，Ｇ41を図５の画素ａ，ｂ，ｃ，ｄとして説明する。この画素ａ，ｂ，ｃ，ｄは、まず、画素ｂから画素ａの画像データの差分（以下、「上の差分」と呼ぶ。）、画像ｃから画像ｂの画像データの差分（以下、「中央の差分」と呼ぶ。）、画像ｄから画像ｃの画像データの差分（以下、「下の差分」と呼ぶ。）が求められる（ＳＴＥＰ１）。今、図５（ａ）のように、画素ａ，ｂ，ｃ，ｄの画像データが、それぞれ、３，７，１４，１７となるとき、上の差分、中央の差分、下の差分が、それぞれ、４，７，３となる。
【００１７】
このように隣接する画素の差分が求められると、上の差分、中央の差分、下の差分のそれぞれの絶対値が比較されて、中央の差分の絶対値が最大となるか判定される（ＳＴＥＰ２）。このとき、中央の差分の絶対値が最大となれば、次のＳＴＥＰ３に移行し、上の差分と中央の差分が同符号か否かが判定される。このとき、同符号であれば、次のＳＴＥＰ４に移行し、上の差分と中央の差分との差が閾値ＨＤより大きいか否かが判定される。このとき、閾値ＨＤより大きければ、次のＳＴＥＰ５に移行する。
【００１８】
今、上の差分、中央の差分、下の差分がそれぞれ４，７，３であるので、その絶対値を比較したとき、中央の差分が最大となり、ＳＴＥＰ３に移行する。そして、ＳＴＥＰ３では、上の差分と中央の差分が同符号であるため、ＳＴＥＰ４に移行する。又、ＳＴＥＰ４では、閾値ＨＤを１とすると、上の差分と中央の差分の差が３となり、閾値ＨＤより大きくなるので、次のＳＴＥＰ５に移行する。
【００１９】
ＳＴＥＰ５では、上の差分を閾値ＨＥで割って商を求め、この商の少数部分を切り捨てる。そして、この商の整数部分を上の差分から引いた値を新たな上の差分に置き換える（ＳＴＥＰ６）。又、中央の差分にＳＴＥＰ５で求めた商の整数部分を加えた値を新たな中央の差分に置き換える（ＳＴＥＰ７）。今、ＳＴＥＰ５で閾値ＨＥを２とすると、上の差分である４からこの閾値ＨＥとなる２を割ったとき、その商の整数部分は２となる。この商の整数部分となる２を、ＳＴＥＰ６及びＳＴＥＰ７で適用することによって、上の差分が４−２で４から２に、中央の差分が７＋２で７から９に、置き換えられる。
【００２０】
このように、ＳＴＥＰ７の処理が終わると、ＳＴＥＰ８に移行する。又、ＳＴＥＰ３で上の差分と中央の差分が同符号でないとき、又は、ＳＴＥＰ４で上の差分と中央の差分の差が閾値ＨＤよりも小さいときも、ＳＴＥＰ８に移行する。ＳＴＥＰ８〜ＳＴＥＰ１２では、下の差分と中央の差分について、ＳＴＥＰ３〜ＳＴＥＰ７と同様の処理を行う。
【００２１】
即ち、まず、下の差分と中央の差分が同符号か判定し（ＳＴＥＰ８）、次に、下の差分と中央の差分の差が閾値ＨＤより大きいか判定する（ＳＴＥＰ９）。そして、下の差分と中央の差分が同符号で、且つ、その差が閾値ＨＤより大きいとき、下の差分を閾値ＨＥで割った商を求め、その小数部分を切り捨てる（ＳＴＥＰ１０）。その後、この求めた商の整数部分を下の差分から引いて新たな下の差分に置き換えるとともに（ＳＴＥＰ１１）、求めた商の整数部分をもとの中央の差分又はＳＴＥＰ８で置き換えた中央の差分に加えて新たな中央の差分に置き換える（ＳＴＥＰ１２）。
【００２２】
今、中央の差分、下の差分がそれぞれ７，３であるので、ＳＴＥＰ８では、下の差分と中央の差分が同符号であるため、ＳＴＥＰ９に移行する。又、ＳＴＥＰ９では、閾値ＨＤが１であるので、下の差分と中央の差分の差が４となり、閾値ＨＤより大きくなるため、次のＳＴＥＰ１０に移行する。そして、ＳＴＥＰ１０で、閾値ＨＥが２であるので、下の差分である３からこの閾値ＨＥとなる２を割ったとき、その商の整数部分は１となる。この商の整数部分となる１を、ＳＴＥＰ１１及びＳＴＥＰ１２で適用することによって、下の差分が３−１で３から２に、中央の差分が９＋１で９から１０に、置き換えられる。
【００２３】
このように、ＳＴＥＰ１２までの処理が行われると、画素ａの画像データ、上の差分、中央の差分、下の差分を用いて、画素ｂ，ｃ，ｄの画像データが変換される（ＳＴＥＰ１３）。又、ＳＴＥＰ８で下の差分と中央の差分が同符号でないとき、又は、ＳＴＥＰ９で下の差分と中央の差分の差が閾値ＨＤ以下のときも、ＳＴＥＰ１３に移行して同様の処理が行われる。今、画素ａの画像データ、上の差分、中央の差分、下の差分がそれぞれ３，２，１０，２となるので、画素ｂ，ｃ，ｄの画像データが５，１５，１７と置き換えられる。
【００２４】
そして、変換した画素ｂ，ｃ，ｄの画像データが上限である最大値Ｍ（例えば、８ビットの画像データであるならば、２５５が最大値Ｍとなる。）よりも大きいか判定され（ＳＴＥＰ１４）、その画像データが最大値Ｍよりも大きくなる画素の画像データが最大値Ｍに置き換えられる（ＳＴＥＰ１５）。尚、ＳＴＥＰ１４で最大値Ｍより大きい画像データとなる画素が無いときは、ＳＴＥＰ１６に移行する。
【００２５】
最後に、変換した画素ｂ，ｃ，ｄが下限である最小値ｍ（例えば、８ビットの画像データであるならば、０が最小値ｍとなる。）よりも小さいか判定され（ＳＴＥＰ１６）、その画像データが最小値ｍよりも小さくなる画素の画像データが最小値ｍに置き換えられる（ＳＴＥＰ１７）。
【００２６】
このように画素ａ，ｂ，ｃ，ｄである画素Ｇ11，Ｇ21，Ｇ31，Ｇ41（図４）の処理が行われると、垂直方向に１画素分ずれた画素Ｇ21，Ｇ31，Ｇ41，Ｇ51について、ＳＴＥＰ１〜ＳＴＥＰ１７の処理が行うため、処理を行う画素を１画素分ずらして（ＳＴＥＰ１８）、ＳＴＥＰ１に戻る。又、画素Ｇ11，Ｇ21，Ｇ31，Ｇ41の処理を行うとき、ＳＴＥＰ２で中央の画素の絶対値が最大でないとき、又はＳＴＥＰ１６で最小値ｍより小さな画像データが検出できなかったときは、ＳＴＥＰ１８を経て次の処理を行う画素を画素Ｇ21，Ｇ31，Ｇ41，Ｇ51とし、ＳＴＥＰ１に戻る。
【００２７】
このように、ＳＴＥＰ１〜ＳＴＥＰ１８の動作が繰り返され、画素Ｇ(m-3)1，Ｇ(m-2)1，Ｇ(m-1)1，Ｇm1の画像データまで処理されると、画素Ｇ12，Ｇ22，Ｇ32，Ｇ42の画像データについて、ＳＴＥＰ１〜ＳＴＥＰ１８の処理が行われる。このようにして、図４のように配された画素が１列ずつ、垂直方向に隣接した４画素毎に図２のフローチャートで示した処理が行われることによって、水平方向のエッジ強調が行われる。
【００２８】
又、図２のフローチャートに示す処理を行う際に、４つの隣接した画素ａ，ｂ，ｃ，ｄの画像データが図５（ｂ）のように、５，１０，１８，１５となるとき、上の差分、中央の差分、下の差分が５，８，−３となる。このとき、中央の差分の絶対値が最大であるので、ＳＴＥＰ３〜ＳＴＥＰ１７の処理が行われる。今、閾値ＨＤ及び閾値ＨＥがそれぞれ１，２となるとき、上の差分と中央の差分が同符号で且つその差が１より大きいので、ＳＴＥＰ５〜ＳＴＥＰ７の処理が行われ、上の差分、中央の差分がそれぞれ３，１０に置き換えられる。
【００２９】
一方、下の差分と中央の差分が異符号となるため、ＳＴＥＰ１０〜ＳＴＥＰ１２のような置き換え処理が行われず、中央の差分、下の差分はそれぞれ１０，−３となる。このように、上の差分、中央の差分、下の差分が３，１０，−３となるため、処理後の画素ａ，ｂ，ｃ，ｄの画像データが、それぞれ、５，８，１８，１５となる。
【００３０】
又、図２のフローチャートに示す処理を行う際に、４つの隣接した画素ａ，ｂ，ｃ，ｄの画像データが図５（ｃ）のように、５，３，１０，１５となるとき、上の差分、中央の差分、下の差分が−２，７，５となる。このとき、中央の差分の絶対値が最大であるので、ＳＴＥＰ３〜ＳＴＥＰ１７の処理が行われる。今、閾値ＨＤ及び閾値ＨＥがそれぞれ１，２となるとき、上の差分と中央の差分が異符号となるので、ＳＴＥＰ５〜ＳＴＥＰ７のような置き換え処理が行われず、上の差分、中央の差分はそれぞれ−２，７となる。
【００３１】
一方、下の差分と中央の差分が同符号で且つその差が１より大きいため、ＳＴＥＰ１０〜ＳＴＥＰ１２の処理が行われ、中央の差分、下の差分はそれぞれ９，３に置き換えられる。このように、上の差分、中央の差分、下の差分が−２，９，３となるため、処理後の画素ａ，ｂ，ｃ，ｄの画像データが、それぞれ、５，３，１２，１５となる。
【００３２】
図６に、閾値ＨＤ及び閾値ＨＥを変えたときの画素ａ，ｂ，ｃ，ｄの画像データの変遷を示す。図５（ａ）のように画像データがそれぞれ３，７，１４，１，７となる４つの画素ａ，ｂ，ｃ，ｄを処理する時の動作について説明する。図６（ａ）のように、閾値ＨＤ、閾値ＨＥをそれぞれ１，４としたとき、上の差分と中央の差分の差及び下の差分と中央の差分の差がそれぞれ閾値ＨＤである１より大きいので、ＳＴＥＰ５〜ＳＴＥＰ８及びＳＴＥＰ１０〜ＳＴＥＰ１２の処理が行われる。
【００３３】
このとき、ＳＴＥＰ５で上の差分を閾値ＨＥである４で割った商の整数部分が１、ＳＴＥＰ１０で下の差分を閾値ＨＥである４で割った商の整数部分が０となる。よって、上の差分、中央の差分、下の差分がそれぞれ３，８，３となり、画素ａ，ｂ，ｃ，ｄの画像データが３，６，１４，１７となる。
【００３４】
又、図６（ｂ）のように、閾値ＨＤ、閾値ＨＥをそれぞれ３，２としたとき、上の差分と中央の差分の差が閾値ＨＤである３以下となるため、ＳＴＥＰ５〜ＳＴＥＰ８の処理は行われない。又、下の差分と中央の差分の差が閾値ＨＤである３より大きいので、ＳＴＥＰ１０〜ＳＴＥＰ１２の処理が行われる。このとき、ＳＴＥＰ１０で下の差分を閾値ＨＥである２で割った商の整数部分が１となる。よって、上の差分、中央の差分、下の差分がそれぞれ４，８，２となり、画素ａ，ｂ，ｃ，ｄの画像データが３，７，１５，１７となる。
【００３５】
更に、図２のフローチャートで示した処理の後に、水平方向に隣接した４画素毎に図３のフローチャートで示した処理を行う。図３に示すフローチャートは、図２に示すフローチャートで垂直方向に隣接した４画素について行った処理と同様の処理を、水平方向に隣接した４画素について行うためのフローチャートである。即ち、水平方向に隣接した４画素を左からｅ，ｆ，ｇ，ｈとしたとき、まず、ＳＴＥＰ２１で、画素ｆから画素ｅの画像データの差分（以下、「左の差分」と呼ぶ。）、画素ｇから画素ｆの画像データの差分（以下、「中央の差分」と呼ぶ。）、画素ｈから画素ｇの画像データの差分（以下、「右の差分」と呼ぶ。）が求められる。
【００３６】
そして、ＳＴＥＰ２２で、中央の差分の絶対値が最大となるか判定され、中央の差分の絶対値が最大となるとき、ＳＴＥＰ２３以下の処理が行われる。ＳＴＥＰ２３〜ＳＴＥＰ２７では、ＳＴＥＰ３〜ＳＴＥＰ７の処理と同様の処理が、左の差分と中央の差分について行われる。そして、ＳＴＥＰ２８〜ＳＴＥＰ３２では、ＳＴＥＰ８〜ＳＴＥＰ１２の処理と同様の処理が、右の差分と中央の差分で行われる。
【００３７】
このように、ＳＴＥＰ２３〜ＳＴＥＰ３２の処理が行われると、ＳＴＥＰ３３〜ＳＴＥＰ３７で、ＳＴＥＰ１３〜１７と同様の処理が、画素ｅ，ｆ，ｇ，ｈの画像データについて行われ、画素ｅ，ｆ，ｇ，ｈの画像データが置き換えられる。このように、ＳＴＥＰ３７までの処理が行われると、ＳＴＥＰ３８で次に行う４画素を水平方向に１画素毎ずらし、ＳＴＥＰ２１からの処理を行う。
【００３８】
このように、画素Ｇ11，Ｇ12，Ｇ13，Ｇ14（図４）についてＳＴＥＰ２１〜ＳＴＥＰ３７の処理が行われると、ＳＴＥＰ３８を経て、水平方向に１画素分ずれた画素Ｇ12，Ｇ13，Ｇ14，Ｇ15について、ＳＴＥＰ２１〜ＳＴＥＰ３７の処理が行う。そして、このＳＴＥＰ２１〜ＳＴＥＰ３８の動作が繰り返され、画素Ｇ1(n-3)，Ｇ1(n-2)，Ｇ1(n-2)，Ｇ1nの画像データまで処理されると、画素Ｇ21，Ｇ22，Ｇ23，Ｇ24の画像データについて、ＳＴＥＰ２１〜ＳＴＥＰ３８の処理が行われる。このようにして、図４のように配された画素が１行ずつ、水平方向に隣接した４画素毎に図３のフローチャートで示した処理が行われることによって、垂直方向のエッジ強調が行われる。
【００３９】
このエッジ強調部３で画像の水平方向及び垂直方向のエッジ強調が行われた画像データがコントローラ４に送出され、コントローラ４では、この画像データに基づいて、表示部５の画素毎に信号を与えて、表示部５に画像を再生する。
【００４０】
＜第２の実施形態＞
第２の実施形態について、図面を参照して説明する。尚、本実施形態で使用する画像処理装置は、第１の実施形態と同様、図１に示す画像処理装置であり、エッジ強調部３以外の動作については第１の実施形態と同様である。よって、エッジ強調部３の内部構成及び動作について、以下に説明する。
【００４１】
エッジ強調部３の内部構成を、図７に示す。図７のエッジ強調部３は、垂直方向処理部３ａと、水平方向処理部３ｂとから構成される。垂直方向処理部３ａは、解像度変換部２から送出される画像データが入力される入力端子ＩＮと、１行に配された画素分の画像データが記憶されるラインメモリ１１ａ，１２ａ，１３ａと、垂直方向に隣接した画素の画像データの差分を求める差分回路１４ａ，１５ａ，１６ａと、差分回路１４ａ，１５ａ，１６ａの絶対値を求める絶対値算出回路１７ａ，１８ａ，１９ａと、差分回路１４ａ，１５ａの出力の符号、差分回路１５ａ，１６ａの出力の符号をそれぞれ比較する符号比較回路２０ａ，２１ａと、絶対値算出回路１７ａ，１８ａの出力、絶対値算出回路１８ａ，１９ａの出力をそれぞれ比較する比較回路２２ａ，２３ａとを有する。
【００４２】
又、垂直方向処理部３ａは、符号比較回路２０ａと比較回路２２ａの出力、符号比較回路２１ａと比較回路２３ａの出力がそれぞれ入力されるＡＮＤ回路２４ａ，２５ａと、ＡＮＤ回路２４ａ，２５ａから出力によってそれぞれ動作するセレクタ回路２６ａ，２７ａと、ルックアップテーブル２８ａ，２９ａと、差分回路１４ａ，１６ａの出力にセレクタ回路２６ａ，２７ａの出力をそれぞれ乗算する乗算回路３０ａ，３１ａと、乗算回路３０ａ，３１ａの出力から少数部分を切り捨てる小数点切捨回路３２ａ，３３ａと、差分回路１４ａ，１６ａの出力から小数点切捨回路３２ａ，３３ａの出力を減算する減算回路３４ａ，３５ａと、差分回路１５ａに小数点切捨回路３２ａ，３３ａの出力を加算する加算回路３６ａとを有する。
【００４３】
更に、垂直方向処理部３ａは、１行に配された画素分の画像データが記憶されるラインメモリ３７ａ，４０ａ，４３ａと、比較回路２２ａ，２３ａの出力が入力されるＯＲ回路４６ａと、入力端子ＩＮから入力される画像データに減算回路３４ａの出力を加算する加算回路３８ａと、比較回路２２ａより信号が与えられるとともにラインメモリ３７ａの出力と加算回路３８ａの出力を選択するセレクタ回路３９ａと、セレクタ回路３９ａの出力に加算回路３６ａの出力を加算する加算回路４１ａと、ＯＲ回路４６ａより信号が与えられるとともにラインメモリ４０ａの出力と加算回路４１ａの出力を選択するセレクタ回路４２ａと、セレクタ回路４２ａの出力に減算回路３５ａの出力を加算する加算回路４４ａと、比較回路２３ａより信号が与えられるとともにラインメモリ４３ａの出力と加算回路４４ａの出力を選択するセレクタ回路４５ａとを有する。
【００４４】
水平方向処理部３ｂは、１画素分の画像データが記憶されるディレイ回路１１ｂ，１２ｂ，１３ｂと、水平方向に隣接した画素の画像データの差分を求める差分回路１４ｂ，１５ｂ，１６ｂと、差分回路１４ｂ，１５ｂ，１６ｂの絶対値を求める絶対値算出回路１７ｂ，１８ｂ，１９ｂと、差分回路１４ｂ，１５ｂの出力の符号、差分回路１５ｂ，１６ｂの出力の符号をそれぞれ比較する符号比較回路２０ｂ，２１ｂと、絶対値算出回路１７ｂ，１８ｂの出力、絶対値算出回路１８ｂ，１９ｂの出力をそれぞれ比較する比較回路２２ｂ，２３ｂとを有する。
【００４５】
又、水平方向処理部３ｂは、符号比較回路２０ｂと比較回路２２ｂの出力、符号比較回路２１ｂと比較回路２３ｂの出力がそれぞれ入力されるＡＮＤ回路２４ｂ，２５ｂと、ＡＮＤ回路２４ｂ，２５ｂから出力によってそれぞれ動作するセレクタ回路２６ｂ，２７ｂと、ルックアップテーブル２８ｂ，２９ｂと、差分回路１４ｂ，１６ｂの出力にセレクタ回路２６ｂ，２７ｂの出力をそれぞれ乗算する乗算回路３０ｂ，３１ｂと、乗算回路３０ｂ，３１ｂの出力から少数部分を切り捨てる小数点切捨回路３２ｂ，３３ｂと、差分回路１４ｂ，１６ｂの出力から小数点切捨回路３２ｂ，３３ｂの出力を減算する減算回路３４ｂ，３５ｂと、差分回路１５ｂに小数点切捨回路３２ｂ，３３ｂの出力を加算する加算回路３６ｂとを有する。
【００４６】
更に、水平方向処理部３ｂは、１画素分の画像データが記憶されるディレイ回路３７ｂ，４０ｂ，４３ｂと、比較回路２２ｂ，２３ｂの出力が入力されるＯＲ回路４６ｂと、セレクタ回路４５ａより送出される画像データに減算回路３４ｂの出力を加算する加算回路３８ｂと、比較回路２２ｂより信号が与えられるとともにディレイ回路３７ｂの出力と加算回路３８ｂの出力を選択するセレクタ回路３９ｂと、セレクタ回路３９ｂの出力に加算回路３６ｂの出力を加算する加算回路４１ｂと、ＯＲ回路４６ｂより信号が与えられるとともにディレイ回路４０ｂの出力と加算回路４１ｂの出力を選択するセレクタ回路４２ｂと、セレクタ回路４２ｂの出力に減算回路３５ｂの出力を加算する加算回路４４ｂと、比較回路２３ｂより信号が与えられるとともにディレイ回路４３ｂの出力と加算回路４４ｂの出力を選択するセレクタ回路４５ｂとを有する。
【００４７】
尚、以下、「差分回路」を「ＳＵＢ」、「絶対値算出回路」を「ＡＢＳ」、「比較回路」を「ＣＯＭＰ」、「セレクタ回路」を「ＳＥＬ」、「ルックアップテーブル」を「ＬＵＴ」、「小数点切捨回路」を「ＩＮＴ」、「ＡＮＤ回路」を「ＡＮＤ」、「ＯＲ回路」を「ＯＲ」、「ディレイ回路」を「ＤＥＬＡＹ」と呼ぶ。
【００４８】
今、図８のような水平方向に６画素、垂直方向に５画素の画像データを、このエッジ強調回路３で処理するときの動作を説明する。尚、Ｇ11〜Ｇ56が画素を表す。即ち、この画像データによって、５行のラインに６画素ずつ配された表示装置によって、画像が再生される。まず、解像度変換装置２より１行のライン毎に、そのラインに配された６画素分の画像データが入力端子ＩＮに入力される。尚、図８において、方形で表すのが１つの画素を示すデータである。
【００４９】
まず、３ライン分の画像データが入力端子ＩＮに入力され、図９（ａ）のように、１行目の画素Ｇ11〜Ｇ16の画像データがラインメモリ１３ａに、２行目の画素Ｇ21〜Ｇ26の画像データがラインメモリ１２ａに、３行目の画素Ｇ31〜Ｇ36の画像データがラインメモリ１１ａに一時記憶される。このとき、入力端子ＩＮからラインメモリ１１ａに、ラインメモリ１１ａからラインメモリ１２ａに、ラインメモリ１２ａからラインメモリ１３ａに、それぞれ画像データが送出される。
【００５０】
又、入力端子ＩＮからラインメモリ３７ａに、ラインメモリ３７ａからＳＥＬ３９ａを介してラインメモリ４０ａに、ラインメモリ４０ａからＳＥＬ４２ａを介してラインメモリ４３ａに画像データが送出される。そして、１行目の画素Ｇ11〜Ｇ16の画像データがラインメモリ４３ａに、２行目の画素Ｇ21〜Ｇ26の画像データがラインメモリ４０ａに、３行目の画素Ｇ31〜Ｇ36の画像データがラインメモリ３７ａに一時記憶される。
【００５１】
このとき、ラインメモリ１３ａに１行目の画像データが送出されるまで、ラインメモリ１１ａ〜１３ａ、ラインメモリ３７ａ，４０ａ，４３ａ及びＳＥＬ３９ａ，４２ａ以外の回路は動作しないようにコントローラ４によって制御される。又、ＳＥＬ３９ａ，４２ａは、それぞれＣＯＭＰ２２ａ及びＯＲ４６ａから信号が与えられず、ラインメモリ３７ａ，４０ａからの出力を選択して出力する。
【００５２】
ラインメモリ１３ａに１行目の画像データが記憶されると、入力端子ＩＮ、ラインメモリ１１ａからそれぞれ画素Ｇ41，Ｇ31の画像データがＳＵＢ１４ａに、ラインメモリ１１ａ，１２ａからそれぞれ画素Ｇ31，Ｇ21の画像データがＳＵＢ１５ａに、ラインメモリ１２ａ，１３ａからそれぞれ画素Ｇ21，Ｇ11の画像データがＳＵＢ１６ａに送出される。このとき、同時に、入力端子ＩＮからラインメモリ１１ａに画素Ｇ41の画像データが、ラインメモリ１１ａからラインメモリ１２ａに画素Ｇ31の画像データが、ラインメモリ１２ａからラインメモリ１３ａに画素Ｇ21の画像データが、それぞれ送出される。尚、以下の動作において、画素Ｇmnの画像データをＧmnと表す。
【００５３】
又、ＳＵＢ１４ａでは画素Ｇ31の画像データから画素Ｇ41の画像データを引いた差分（Ｇ31−Ｇ41）が、ＳＵＢ１５ａでは画素Ｇ21の画像データから画素Ｇ31の画像データを引いた差分（Ｇ21−Ｇ31）が、ＳＵＢ１６ａでは画素Ｇ11の画像データから画素Ｇ21の画像データを引いた差分（Ｇ11−Ｇ21）が求められる。このＳＵＢ１４ａ，１５ａ，１６ａの出力がそれぞれＡＢＳ１７ａ，１８ａ，１９ａに送出され、ＡＢＳ１７ａ，１８ａ，１９ａでそれぞれの画素の差分の絶対値｜Ｇ31−Ｇ41｜、｜Ｇ21−Ｇ31｜、｜Ｇ11−Ｇ21｜が求められる。
【００５４】
又、ＳＵＢ１４ａ，１５ａの出力が符号比較回路２０ａに送出されて、差分（Ｇ31−Ｇ41）、（Ｇ21−Ｇ31）の符号が比較され、ＳＵＢ１５ａ，１６ａの出力が符号比較回路２１ａに送出されて、差分（Ｇ21−Ｇ31）、（Ｇ11−Ｇ21）の符号が比較される。符号比較回路２０ａはＳＵＢ１４ａ，１５ａの出力が同符号のとき、符号比較回路２１ａはＳＵＢ１５ａ，１６ａの出力が同符号のとき、それぞれＨｉの信号を出力する。
【００５５】
そして、ＡＢＳ１７ａ，１８ａの出力がＣＯＭＰ２２ａに送出され、｜Ｇ21−Ｇ31｜−｜Ｇ31−Ｇ41｜＞ＨＤであるか判定される。（尚、ＨＤは、第１の実施形態の閾値ＨＤと同様の値である。）このとき、ＡＢＳ１８ａ，１９ａの出力がＣＯＭＰ２３ａに送出され、｜Ｇ21−Ｇ31｜−｜Ｇ11−Ｇ21｜＞ＨＤであるか判定される。このＣＯＭＰ２２ａはＡＢＳ１７ａ，１８ａの出力の差が閾値ＨＤより大きいとき、ＣＯＭＰ２３ａはＡＢＳ１８ａ，１９ａの出力の差が閾値ＨＤより大きいとき、それぞれＨｉの信号を出力する。
【００５６】
上記した符号比較回路２０ａ及びＣＯＭＰ２２ａの出力がＡＮＤ２４ａに、同じく上記した符号比較回路２１ａ及びＣＯＭＰ２３ａの出力がＡＮＤ２５ａに送出され、このＡＮＤ２４ａ，２５ａの出力がそれぞれＳＥＬ２６ａ，２７ａに送出される。ＳＥＬ２６ａ，２７ａでは、ＡＮＤ２４ａ，２５ａの出力がＨｉとなるとき、それぞれ、ＬＵＴ２８ａ，２９ａより１／ＨＥ（ＨＥは、第１の実施形態の閾値ＨＥと同様の値である。）を選択する。
【００５７】
即ち、今、差分（Ｇ21−Ｇ31）、（Ｇ31−Ｇ41）が同符号で、且つ、｜Ｇ21−Ｇ31｜−｜Ｇ31−Ｇ41｜＞ＨＤとなるとき、ＳＥＬ２６ａがＬＵＴ２８ａより１／ＨＥを選択する。又、差分（Ｇ11−Ｇ21）、（Ｇ21−Ｇ31）が同符号で、且つ、｜Ｇ21−Ｇ31｜−｜Ｇ11−Ｇ21｜＞ＨＤとなるとき、ＳＥＬ２７ａがＬＵＴ２９ａより１／ＨＥを選択する。尚、ＬＵＴ２８ａ，２９ａは、共に、０、１／ＨＥの二つの値を記憶している。
【００５８】
そして、このＳＥＬ２６ａ，２７ａで選択された値がそれぞれ乗算回路３０ａ，３１ａに送出され、同じく乗算回路３０ａ，３１ａのそれぞれに送出されるＳＵＢ１４ａ，１６ａの出力にかけられる。即ち、ＳＥＬ２６ａ，２７ａがＬＵＴ２８ａ，２９ａから選択した値をｋ（ｋは０又は１／ＨＥ）とすると、乗算回路３０ａ，３１ａの出力がそれぞれ、ｋ×（Ｇ31−Ｇ41）、ｋ×（Ｇ11−Ｇ21）となる。
【００５９】
この乗算回路３０ａ，３１ａの出力がそれぞれＩＮＴ３２ａ，３３ａに入力されて、その小数部分が切り捨てられて、その整数部部のみが出力される。即ち、今、セレクタ２６ａで１／ＨＥが選択され、乗算回路３０ａの出力（Ｇ31−Ｇ41）／ＨＥが整数部分Ａと小数部分Ｂとで表されるとき、その整数部分ＡのみがＩＮＴ３２ａより減算回路３４ａ及び加算回路３６ａに送出される。一方、セレクタ２６ａで０が選択され、乗算回路３０ａの出力が０となるときは、ＩＮＴ３２ａから０が減算回路３４ａ及び加算回路３６ａに送出される。
【００６０】
又、セレクタ２７ａで１／ＨＥが選択され、乗算回路３１ａの出力（Ｇ11−Ｇ21）／ＨＥが整数部分Ａ’と小数部分Ｂ’とで表されるとき、その整数部分Ａ’のみがＩＮＴ３３ａより減算回路３５ａ及び加算回路３６ａに送出される。一方、セレクタ２７ａで０が選択され、乗算回路３１ａが０となるときは、ＩＮＴ３３ａから０が減算回路３５ａ及び加算回路３６ａに送出される。
【００６１】
そして、減算回路３４ａ、加算回路３６ａ、減算回路３５ａの出力が、それぞれ、加算回路３８ａ，４１ａ，４４ａに送出される。よって、加算回路３８ａが、入力端子ＩＮに入力される画素の画像データに減算回路３４ａによって新たに生成された差分が加えられた画像データを出力する。即ち、今、ＩＮＴ３２ａの出力をＣ（Ｃは０又はＡ）とすると、加算回路３８ａには、入力端子ＩＮより画素Ｇ41の画像データが、そして減算回路３４ａより（Ｇ31−Ｇ41）−Ｃが送出される。よって、加算回路３８ａの出力がＧ31−Ｃとなる。
【００６２】
この加算回路３８ａの出力Ｇ31−Ｃとラインメモリ３７ａに記憶された画素Ｇ31の画像データが同時にＳＥＬ３９ａに送出される。尚、ＳＥＬ３９ａは、ＣＯＭＰ２２ａの出力がＨｉのとき、加算回路３８ａの出力を選択し、又、ＣＯＭＰ２２ａの出力がＬｏｗのとき、ラインメモリ３７ａからの出力を選択する。そして、このＳＥＬ３９ａが選択した値を画素Ｇ31の新たな画像データＧ31’（Ｇ31’はＧ31又はＧ31−Ｃ）としてラインメモリ４０ａに送出する。
【００６３】
又、このとき、ＩＮＴ３３ａの出力をＣ’（Ｃ’は０又はＡ’）とすると、加算回路４１ａには、ＳＥＬ３９ａより画素Ｇ31の新たな画像データＧ31’が、そして加算回路３６ａより（Ｇ21−Ｇ31）＋Ｃ＋Ｃ’が送出される。よって、加算回路４１ａの出力がＧ31’＋（Ｇ21−Ｇ31）＋Ｃ＋Ｃ’となる。即ち、ＳＥＬ３９ａの出力がＧ31のとき、ＩＮＴ３２ａからの出力Ｃは０であるので、加算回路４１ａの出力がＧ21＋Ｃ’となる。又、ＳＥＬ３９ａの出力がＧ31−Ｃのとき、（Ｇ31−Ｃ）＋（Ｇ21−Ｇ31）＋Ｃ＋Ｃ’より加算回路４１ａの出力がＧ21＋Ｃ’となる。
【００６４】
この加算回路４１ａの出力Ｇ21＋Ｃ’とラインメモリ４０ａに記憶された画素Ｇ21の画像データが同時にＳＥＬ４２ａに送出される。尚、ＳＥＬ４２ａは、ＯＲ４６ａの出力がＨｉのとき、加算回路４１ａの出力を選択し、又、ＯＲ４６ａの出力がＬｏｗのとき、ラインメモリ４０ａからの出力を選択する。即ち、ＣＯＭＰ２２ａ又はＣＯＭＰ２３ａのどちらか一方の出力がＨｉとなるとき、加算回路４１ａの出力を選択する。そして、このＳＥＬ４２ａが選択した値を画素Ｇ21の新たな画像データＧ21’（Ｇ21’はＧ21又はＧ21＋Ｃ’）としてラインメモリ４３ａに送出する。
【００６５】
又、このとき、加算回路４４ａには、ＳＥＬ４２ａより画素Ｇ21の新たな画像データＧ21’が、そして減算回路３５ａより（Ｇ11−Ｇ21）−Ｃ’が送出される。よって、加算回路４４ａの出力がＧ21’＋（Ｇ11−Ｇ21）−Ｃ’となる。即ち、ＳＥＬ４２ａの出力がＧ21のとき、ＩＮＴ３３ａからの出力Ｃ’は０であるので、加算回路４４ａの出力がＧ11となる。又、ＳＥＬ４２ａの出力がＧ21＋Ｃ’のとき、（Ｇ21＋Ｃ’）＋（Ｇ11−Ｇ21）−Ｃ’より加算回路４４ａの出力がＧ11となる。
【００６６】
この加算回路４４ａの出力Ｇ11とラインメモリ４３ａに記憶された画素Ｇ11の画像データが同時にＳＥＬ４５ａに送出される。尚、ＳＥＬ４５ａは、ＣＯＭＰ２３ａの出力がＨｉのとき、加算回路４４ａの出力を選択し、又、ＣＯＭＰ２３ａの出力がＬｏｗのとき、ラインメモリ４３ａからの出力を選択する。そして、このＳＥＬ４５ａが選択した値を画素Ｇ11の新たな画像データとしてＤＥＬＡＹ１１ｂ，３７ｂに送出する。
【００６７】
このように、画素Ｇ11の画像データがＳＥＬ４５ａから出力されると、ラインメモリ１１ａ，１２ａ，１３ａ及びＤＥＬＡＹ１１ｂに格納されるデータが図９（ｂ）のようになる。即ち、ラインメモリ１１ａに画素Ｇ32〜Ｇ36及び画素Ｇ41の画像データが、ラインメモリ１２ａに画素Ｇ22〜Ｇ26及び画素Ｇ31の画像データが、ラインメモリ１３ａに画素Ｇ12〜Ｇ16及び画素Ｇ21の画像データが、ＤＥＬＡＹ１１ｂに画素Ｇ11の画像データが格納される。
【００６８】
そして、上記のような処理が、垂直方向に隣接する４つの画素Ｇ12，Ｇ22，Ｇ32，Ｇ42の画像データ、及び画素Ｇ13，Ｇ23，Ｇ33，Ｇ43の画像データについて施され、ＳＥＬ４５ａより画素Ｇ13の画像データが送出されると、ラインメモリ１１ａ，１２ａ，１３ａ及びＤＥＬＡＹ１１ｂ，１２ｂ，１３ｂに格納されるデータが図９（ｃ）のような状態になる。即ち、ラインメモリ１１ａに画素Ｇ41〜Ｇ43及び画素Ｇ34〜Ｇ36の画像データが、ラインメモリ１２ａに画素Ｇ31〜Ｇ33及び画素Ｇ24〜Ｇ26の画像データが、ラインメモリ１３ａに画素Ｇ21〜Ｇ23及び画素Ｇ14〜Ｇ16の画像データが、ＤＥＬＡＹ１１ｂ，１２ｂ，１３ｂのそれぞれに画素Ｇ13，Ｇ12，Ｇ11の画像データが格納される。
【００６９】
このとき、ＳＥＬ４５ａからＤＥＬＡＹ３７ｂに、ＤＥＬＡＹ３７ｂからＳＥＬ３９ｂを介してＤＥＬＡＹ４０ｂに、ＤＥＬＡＹ４０ｂからＳＥＬ４２ｂを介してＤＥＬＡＹ４３ｂに画像データが送出される。そして、画素Ｇ11の画像データがＤＥＬＡＹ４３ｂに、画素Ｇ12の画像データがＤＥＬＡＹ４０ｂに、画素Ｇ13の画像データがＤＥＬＡＹ３７ｂに一時記憶される。
【００７０】
このとき、ＤＥＬＡＹ１３ｂに画素Ｇ11の画像データが送出されるまで、ＤＥＬＡＹ１１ｂ〜１３ｂ、ＤＥＬＡＹ３７ｂ，４０ｂ，４３ｂ及びＳＥＬ３９ｂ，４２ｂ以外の回路は動作しないようにコントローラ４によって制御される。又、ＳＥＬ３９ｂ，４２ｂは、それぞれＣＯＭＰ２２ｂ及びＯＲ４６ｂから信号が与えられず、ＤＥＬＡＹ３７ｂ，４０ｂからの出力を選択して出力する。
【００７１】
そして、垂直方向に隣接する４つの画素Ｇ14，Ｇ24，Ｇ34，Ｇ44の画像データについて施され、ＳＥＬ４５ａより画素Ｇ14が送出されると、ＳＥＬ４５ａ、ＤＥＬＡＹ１１ｂからそれぞれ画素Ｇ14，Ｇ13の画像データがＳＵＢ１４ｂに、ＤＥＬＡＹ１１ｂ，１２ｂからそれぞれ画素Ｇ13，Ｇ12の画像データがＳＵＢ１５ｂに、ＤＥＬＡＹ１２ｂ，１３ｂからそれぞれ画素Ｇ12，Ｇ11の画像データがＳＵＢ１６ｂに送出される。このとき、同時に、ＳＥＬ４５ａからＤＥＬＡＹ１１ｂに画素Ｇ14の画像データが、ＤＥＬＡＹ１１ｂからＤＥＬＡＹ１２ｂに画素Ｇ13の画像データが、ＤＥＬＡＹ１２ｂからＤＥＬＡＹ１３ｂに画素Ｇ12の画像データが、それぞれ送出される。
【００７２】
このように、水平方向に隣接する画素Ｇ11，Ｇ12，Ｇ13，Ｇ14の画像データがそれぞれ、同時にＳＵＢ１４ｂ，１５ｂ，１６ｂに送出されると、ブロック１４ｂ〜４５ｂが上述したブロック１４ａ〜４５ａの動作を行う。即ちＳＵＢ１４ｂ，１５ｂ，１６ｂで差分（Ｇ13−Ｇ14）、（Ｇ12−Ｇ13）、（Ｇ11−Ｇ12）のそれぞれが、そして、ＡＢＳ１７ｂ，１８ｂ，１９ｂでその絶対値｜Ｇ13−Ｇ14｜、｜Ｇ12−Ｇ13｜、｜Ｇ11−Ｇ12｜のそれぞれが求められる。
【００７３】
そして、差分（Ｇ13−Ｇ14）、（Ｇ12−Ｇ13）が同符号で、且つ、｜Ｇ12−Ｇ13｜−｜Ｇ13−Ｇ14｜＞ＨＤのとき、符号比較回路２０ｂ及びＣＯＭＰ２２ｂのそれぞれからＨｉの信号が送出され、ＳＥＬ２６ｂがＬＵＴ２８ｂより１／ＨＥを選択する。一方、符号比較回路２０ｂ及びＣＯＭＰ２２ｂのどちらか一方からＬｏｗの信号が送出されると、ＳＥＬ２６ｂがＬＵＴ２８ｂより０を選択する。このようにＳＥＬ２６ｂが選択した値ｋ（ｋは０又は１／ＨＥ）が乗算回路３０ｂに送出され、乗算回路３０ｂよりｋ×（Ｇ13−Ｇ14）がＩＮＴ３２ｂに送出される。
【００７４】
又、差分（Ｇ12−Ｇ13）、（Ｇ11−Ｇ12）が同符号で、且つ、｜Ｇ12−Ｇ13｜−｜Ｇ11−Ｇ12｜＞ＨＤのとき、符号比較回路２１ｂ及びＣＯＭＰ２３ｂのそれぞれからＨｉの信号が送出され、ＳＥＬ２７ｂがＬＵＴ２９ｂより１／ＨＥを選択する。一方、符号比較回路２１ｂ及びＣＯＭＰ２３ｂのどちらか一方からＬｏｗの信号が送出されると、ＳＥＬ２７ｂがＬＵＴ２９ｂより０を選択する。このようにＳＥＬ２７ｂが選択した値ｋ（ｋは０又は１／ＨＥ）が乗算回路３１ｂに送出され、乗算回路３１ｂよりｋ×（Ｇ11−Ｇ12）がＩＮＴ３３ｂに送出される。
【００７５】
そして、セレクタ２６ｂで１／ＨＥが選択され、乗算回路３０ｂの出力（Ｇ13−Ｇ14）／ＨＥが整数部分Ｄと小数部分Ｅとで表されるとき、その整数部分ＤのみがＩＮＴ３２ｂより減算回路３４ｂ及び加算回路３６ｂに送出される。一方、セレクタ２６ｂで０が選択され、乗算回路３０ｂの出力が０となるときは、ＩＮＴ３２ｂから０が減算回路３４ｂ及び加算回路３６ｂに送出される。
【００７６】
又、セレクタ２７ｂで１／ＨＥが選択され、乗算回路３１ｂの出力（Ｇ11−Ｇ12）／ＨＥが整数部分Ｄ’と小数部分Ｅ’とで表されるとき、その整数部分Ｄ’のみがＩＮＴ３３ｂより減算回路３５ｂ及び加算回路３６ｂに送出される。一方、セレクタ２７ｂで０が選択され、乗算回路３１ｂが０となるときは、ＩＮＴ３３ｂから０が減算回路３５ｂ及び加算回路３６ｂに送出される。
【００７７】
そして、減算回路３４ｂ、加算回路３６ｂ、減算回路３５ｂの出力が、それぞれ、加算回路３８ｂ，４１ｂ，４４ｂに送出される。よって、今、ＩＮＴ３２ｂの出力をＦ（Ｆは０又はＤ）とすると、加算回路３８ｂが、ＳＥＬ４５ａより送出される画像データＧ14に減算回路３４ｂより新たに生成された差分（Ｇ13−Ｇ14）−Ｆが加えられた画像データＧ13−Ｆを出力する。
【００７８】
この加算回路３８ｂの出力Ｇ13−ＦとＤＥＬＡＹ３７ｂに記憶された画素Ｇ13の画像データが同時にＳＥＬ３９ｂに送出される。尚、ＳＥＬ３９ｂは、ＣＯＭＰ２２ｂの出力がＨｉのとき、加算回路３８ｂの出力を選択し、又、ＣＯＭＰ２２ｂの出力がＬｏｗのとき、ＤＥＬＡＹ３７ｂからの出力を選択する。そして、このＳＥＬ３９ｂが選択した値を画素Ｇ13の新たな画像データＧ13’（Ｇ13’はＧ13又はＧ13−Ｆ）としてＤＥＬＡＹ４０ｂに送出する。
【００７９】
又、このとき、ＩＮＴ３３ｂの出力をＦ’（Ｆ’は０又はＤ’）とすると、加算回路４１ｂには、ＳＥＬ３９ｂより画素Ｇ31の新たな画像データＧ13’が、そして加算回路３６ｂより（Ｇ12−Ｇ13）＋Ｆ＋Ｆ’が送出される。よって、加算回路４１ｂの出力がＧ13’＋（Ｇ12−Ｇ13）＋Ｆ＋Ｆ’となる。即ち、ＳＥＬ３９ｂの出力がＧ13のとき、ＩＮＴ３２ｂからの出力Ｆは０であるので、加算回路４１ｂの出力がＧ12＋Ｆ’となる。又、ＳＥＬ３９ｂの出力がＧ13−Ｆのとき、（Ｇ13−Ｆ）＋（Ｇ12−Ｇ13）＋Ｆ＋Ｆ’より加算回路４１ｂの出力がＧ12＋Ｆ’となる。
【００８０】
この加算回路４１ｂの出力Ｇ12＋Ｆ’とＤＥＬＡＹ４０ｂに記憶された画素Ｇ12の画像データが同時にＳＥＬ４２ｂに送出される。尚、ＳＥＬ４２ｂは、ＯＲ４６ｂの出力がＨｉのとき、加算回路４１ｂの出力を選択し、又、ＯＲ４６ｂの出力がＬｏｗのとき、ＤＥＬＡＹ４０ｂからの出力を選択する。即ち、ＣＯＭＰ２２ｂ又はＣＯＭＰ２３ｂのどちらか一方の出力がＨｉとなるとき、加算回路４１ｂの出力を選択する。そして、このＳＥＬ４２ｂが選択した値を画素Ｇ12の新たな画像データＧ12’（Ｇ12’はＧ12又はＧ12＋Ｆ’）としてＤＥＬＡＹ４３ｂに送出する。
【００８１】
又、このとき、加算回路４４ｂには、ＳＥＬ４２ｂより画素Ｇ12の新たな画像データＧ12’が、そして減算回路３５ｂより（Ｇ11−Ｇ12）−Ｆ’が送出される。よって、加算回路４４ｂの出力がＧ12’＋（Ｇ11−Ｇ12）−Ｆ’となる。即ち、ＳＥＬ４２ｂの出力がＧ12のとき、ＩＮＴ３３ｂからの出力Ｆ’は０であるので、加算回路４４ｂの出力がＧ11となる。又、ＳＥＬ４２ｂの出力がＧ12＋Ｆ’のとき、（Ｇ12＋Ｆ’）＋（Ｇ11−Ｇ12）−Ｆ’より加算回路４４ｂの出力がＧ11となる。
【００８２】
この加算回路４４ｂの出力Ｇ11とＤＥＬＡＹ４３ｂに記憶された画素Ｇ11の画像データが同時にＳＥＬ４５ｂに送出される。尚、ＳＥＬ４５ｂは、ＣＯＭＰ２３ｂの出力がＨｉのとき、加算回路４４ｂの出力を選択し、又、ＣＯＭＰ２３ｂの出力がＬｏｗのとき、ＤＥＬＡＹ４３ｂからの出力を選択する。そして、このＳＥＬ４５ｂが選択した値を画素Ｇ11の新たな画像データとして出力端子ＯＵＴを介してコントローラ４に出力する。
【００８３】
このように画素Ｇ11の画像データが出力端子ＯＵＴより出力されると、ラインメモリ１１ａ，１２ａ，１３ａ及びＤｅｌａＹ１１ｂ，１２ｂ，１３ｂに格納される画像データは図９（ｄ）のようになる。即ち、ラインメモリ１１ａに画素Ｇ41〜Ｇ44及び画素Ｇ35，Ｇ36の画像データが、ラインメモリ１２ａに画素Ｇ31〜Ｇ34及び画素Ｇ25，Ｇ26の画像データが、ラインメモリ１３ａに画素Ｇ21〜Ｇ24及び画素Ｇ15，Ｇ16の画像データが、ＤＥＬＡＹ１１ｂ，１２ｂ，１３ｂのそれぞれに画素Ｇ14，Ｇ13，Ｇ12の画像データが格納される。
【００８４】
上記のような動作を繰り返し行うことによって、ラインメモリ１１ａ，１２ａ，１３ａ及びＤｅｌａＹ１１ｂ，１２ｂ，１３ｂに格納される画像データが図９（ｅ）のようになる。即ち、出力端子ＯＵＴより画素Ｇ13の画像データが出力されるとともに、画素Ｇ21の画像データがＳＥＬ４５ａより送出されたときである。このとき、画素Ｇ21は、画素Ｇ14〜Ｇ16と別のライン上に配された画素であるため、他の画素と水平方向に隣接関係にない。
【００８５】
よって、コントローラ４によってブロック１４ｂ〜３６ｂの動作が停止され、水平方向処理部３ｂにおいて、上記のような処理が行われない。そして、このブロック１４ｂ〜３６ｂは、図９（ｆ）のように、画素Ｇ21の画像データがＤＥＬＡＹ１３ｂに格納されるとともに、画素Ｇ24の画像データがＳＥＬ４５ａより送出されるとき、動作が開始する。その後、上述した動作が繰り返されることによって、画素Ｇ11〜Ｇ56の画像データが処理され、図８における画像の各画像データがエッジ強調された画像データとなる。
【００８６】
尚、本実施形態では省略しているが、図７において、入力端子ＩＮとラインメモリ３７ａ及び加算回路３８ａとの間や、ＳＥＬ４５ａとＤＥＬＡＹ３７ｂ及び加算回路３８ｂとの間にディレイ回路を設けることによって、ＳＥＬ３９ａ，３９ｂに同時にデータを入力することができる。
【００８７】
＜第３の実施形態＞
第３の実施形態について、図面を参照して説明する。尚、本実施形態で使用する画像処理装置は、第１の実施形態と同様、図１に示す画像処理装置であり、エッジ強調部以外の動作については第１の実施形態と同様である。よって、エッジ強調部の内部構成及び動作について、以下に説明する。
【００８８】
エッジ強調部３’の内部構成を、図１０に示す。尚、図１０のエッジ強調部３において、第２の実施形態のエッジ強調部３（図７）と同様の目的で使用する部分については同一の符号を付して、その詳細な説明は省略する。
【００８９】
図１０に示すエッジ強調部３’は、図７のラインメモリ１１ａ，１２ａ，１３ａとラインメモリ３７ａ，４０ａ，４３ａを共通としたラインメモリ１１ｃ，１２ｃ，１３ｃが垂直方向処理部３ａ’に設けられ、又、図７のＤＥＬＡＹ１１ｂ，１２ｂ，１３ｂとＤＥＬＡＹ３７ｂ，４０ｂ，４３ｂを共通としたＤＥＬＡＹ１１ｄ，１２ｄ，１３ｄが水平方向処理部３ｂ’に設けられる。又、ＳＵＢ１４ａには入力端子ＩＮから入力される画像データとＳＥＬ３９ａからの出力が、ＳＵＢ１５ａにはＳＥＬ３９ａ，４２ａからの出力が、ＳＵＢ１６ａにはＳＥＬ４２ａ，４５ａからの出力が与えられる。
【００９０】
そして、ＳＵＢ１４ｂにはＳＥＬ４５ａ，３９ｂからの出力が、ＳＵＢ１５ｂにはＳＥＬ３９ｂ，４２ｂからの出力が、ＳＵＢ１６ｂにはＳＥＬ４２ｂ，４５ｂからの出力が与えられる。又、加算回路３８ａ，４１ａ，４４ａは、それぞれ、ＤＥＬＡＹ４８ａ，４９ａ，５０ａを介して、入力端子ＩＮ、ＳＥＬ３９ａ，４２ａより画像データが送出される。更に、加算回路３８ｂ，４１ｂ，４４ｂは、それぞれ、ＤＥＬＡＹ４８ｂ，４９ｂ，５０ｂを介して、ＳＥＬ４５ａ、ＳＥＬ３９ｂ，４２ｂより画像データが送出される。
【００９１】
このような構成のエッジ強調部３’において、ブロック１４ａ〜３６ａ，４６ａ及びブロック１４ｂ〜３６ｂ，４６ｂは、第２の実施形態のエッジ強調部３のブロック１４ａ〜３６ａ，４６ａ及びブロック１４ｂ〜３６ｂ，４６ｂと同様の動作を行う。よって、その動作についての説明は、第２の実施形態の動作を参照として省略する。
【００９２】
以下に、垂直方向処理部３ａ’内のラインメモリ１１ｃ，１２ｃ，１３ｃ、ＳＥＬ３９ａ，４２ａ，４５ａ、加算回路３８ａ，４１ａ，４４ａ、ＤＥＬＡＹ４８ａ，４９ａ，５０ａ、及び水平方向処理部３ｂ’内のＤＥＬＡＹ１１ｄ，１２ｄ，１３ｄ、ＳＥＬ３９ｂ，４２ｂ，４５ｂ、加算回路３８ｂ，４１ｂ，４４ｂ、ＤＥＬＡＹ４８ｂ，４９ｂ，５０ｂの動作について、説明する。
【００９３】
第２の実施形態と同様、図８のように配設された画素の画像データが送出されるとき、入力端子ＩＮに、画素Ｇ41の画像データが入力されるまで、ＳＥＬ３９ａ，４２ａ，４５ａはそれぞれラインメモリ１１ｃ，１２ｃ，１３ｃに格納された画像データを選択する。そして、画素Ｇ41の画像データが入力されると、画素Ｇ11，Ｇ21，Ｇ31の画像データがそれぞれＳＥＬ３９ａ，４２ａ，４５ａより送出される。そして、ブロック１４ａ〜３６ａの各ブロックで演算処理された後、減算回路３４ａ、加算回路３６ａ、減算回路３５ａより新しく生成された差分が、加算回路３８ａ，４１ａ，４４ａのそれぞれに送出される。
【００９４】
このとき、ＤＥＬＡＹ４８ａ，４９ａ，５０ａより画素Ｇ41，Ｇ31，Ｇ21の画像データが、それぞれ、加算回路３８ａ，４１ａ，４４ａのそれぞれに送出される。このＤＥＬＡＹ４８ａ，４９ａ，５０ａは、ブロック１４ａ〜３６ａの各ブロックで演算処理された後、減算回路３４ａ、加算回路３６ａ、減算回路３５ａにて新しく生成された差分と同時に加算回路３８ａ，４１ａ，４４ａに画像データを送出するために設けられる。
【００９５】
そして、加算回路３８ａからの出力及びラインメモリ１１ｃからの出力がＳＥＬ３９ａに、加算回路４１ａからの出力及びラインメモリ１２ｃからの出力がＳＥＬ４２ａに、加算回路４４ａからの出力及びラインメモリ１３ｃからの出力がＳＥＬ４５ａに、それぞれ送出される。ＳＥＬ３９ａ，４２ａ，４５ａは、第２の実施形態と同様に、ＣＯＭＰ２２ａ，２３ａの出力に応じて、入力される２つの画像データの一方を選択し出力する。このとき、ＳＥＬ３９ａの出力がＳＵＢ１４ａ，１５ａ、ＤＥＬＡＹ４９ａ及びラインメモリ１２ｃに、ＳＥＬ４２ａの出力がＳＵＢ１５ａ，１６ａ、ＤＥＬＡＹ５０ａ及びラインメモリ１３ｃに、ＳＥＬ４５ａの出力がＳＵＢ１６ａ、ＤＥＬＡＹ４８ｂ及びＤＥＬＡＹ１１ｄに、それぞれ送出される。
【００９６】
又、水平方向処理回路ｂ’内のＤＥＬＡＹ１１ｄ，１２ｄ，１３ｄ、ＳＥＬ３９ｂ，４２ｂ，４５ｂ、加算回路３８ｂ，４１ｂ，４４ｂ、ＤＥＬＡＹ４８ｂ，４９ｂ，５０ｂの動作は、上述した垂直方向処理部３ａ’内のラインメモリ１１ｃ，１２ｃ，１３ｃ、ＳＥＬ３９ａ，４２ａ，４５ａ、加算回路３８ａ，４１ａ，４４ａ、ＤＥＬＡＹ４８ａ，４９ａ，５０ａと同様の動作を行うことにより、出力端子ＯＵＴより順次データが修正された画像データを出力することができる。
【００９７】
このように、第２の実施形態においてＳＵＢに出力するラインメモリとＳＥＬに出力するラインメモリを共通のラインメモリとし、又、第２の実施形態において、ＳＵＢに出力するＤＥＬＡＹとＳＥＬに出力するＤＥＬＡＹを共通のＤＥＬＡＹとすることによって、装置の構成を簡単化することができる。
【００９８】
尚、第１〜第３の実施形態において、解像度変換部を用いた画像処理装置を例に説明したが、インターレース方式で撮像された画像を補間する補間回路より送出される画像データをエッジ強調して画像再生する画像処理装置において、上述したエッジ強調部を適用しても構わない。又、補間を必要としない画像データをエッジ強調して画像再生する画像処理装置において、上述したエッジ強調部を適用しても構わない。
【００９９】
【発明の効果】
本発明によると、隣接する画素の差分の値を変更してこれらの画素の画像データを変更する際、その周辺に隣接する画素との差分を用いて前記隣接する画素の差分の値が変更される。そのため、画像のエッジ強調が行われて階調性の良好な画像が得られるとともに、エッジ周辺との階調の差が原画像に比べてかなり急峻なものと成らず、その画像の粒状性を抑制することができる。又、このように階調性の良い画像データが得られるため、この画像データを基に奥行きのある高精細な画像を再生することができる。
【図面の簡単な説明】
【図１】本発明の画像処理装置の内部構造を示すブロック図。
【図２】第１の実施形態において垂直方向の画素を用いたエッジ強調の処理動作を示すフローチャート。
【図３】第１の実施形態において水平方向の画素を用いたエッジ強調の処理動作を示すフローチャート。
【図４】画素の配列を示す図。
【図５】エッジ強調処理前及び処理後における画素の画像データの変遷を示す図。
【図６】エッジ強調処理前及び処理後における画素の画像データの変遷を示す図。
【図７】図１のエッジ強調部内の構成を示すブロック図。
【図８】画素の配列を示す図。
【図９】ラインセンサ及びＤＥＬＡＹに格納されるデータの変遷図。
【図１０】図１のエッジ強調部内の構成を示すブロック図。
【符号の説明】
１    Ａ／Ｄ変換部
２    解像度変換部
３    エッジ強調部
４    コントローラ
５    表示部
【図１】
0003680922.tif 000002
【図２】
0003680922.tif 000003
【図３】
0003680922.tif 000004
【図４】
0003680922.tif 000005
【図５】
0003680922.tif 000006
【図６】
0003680922.tif 000007
【図７】
0003680922.tif 000008
【図８】
0003680922.tif 000009
【図９】
0003680922.tif 000010
【図１０】
0003680922.tif 000011