(57)【特許請求の範囲】
【請求項１】
直列接続された複数の電流レンジ検出抵抗と、
これら電流レンジ検出抵抗の接続点にそれぞれ接続され、レンジ選択に応じて所定の電流を出力する複数の電流出力アンプとを備え、
負荷に小電流レンジから大電流レンジまでの所定のレンジの電流を供給することを特徴とする電流供給回路。
【請求項２】
前記電流出力アンプの出力インピーダンスは、非選択時にハイインピーダンス状態になることを特徴とする請求項１記載の電流供給回路。
【請求項３】
前記電流レンジ検出抵抗の一部を並列接続したことを特徴とする請求項１記載の電流供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流供給回路に関し、詳しくは、複数の電流出力レンジを有する回路での小電流レンジにおける過渡応答の改善に関するものである。
【０００２】
【従来の技術】
半導体集積回路試験装置は、被試験半導体デバイス（以下ＤＵＴ：Device  Under  Testという）の試験項目に応じて、ＤＵＴの駆動に必要な所定の電力を供給しなければならない。
ところで、近年の半導体デバイスの高集積化に伴い、ＤＵＴの動作時には数アンペア程度の駆動電流を必要とするが、非動作待機時は数マイクロアンペアですむというような広範囲の電流供給性能が求められるようになってきた。
【０００３】
図１０はこのような要求に対応する従来の電流供給回路の基本構成図である。図において、出力制御回路１の出力信号は増幅器２を介して電流検出抵抗群３に入力されている。なお、出力制御回路１には電圧設定信号と電流設定信号が入力されるとともに電流検出回路４から電流検出信号が入力され、さらに増幅器５を介して出力信号の一部が帰還されている。電流検出回路４は電流検出抵抗群３の両端の電圧を電流検出信号として測定している。
【０００４】
図１１は図１０の増幅器２と電流検出抵抗群３部分の詳細回路例図である。増幅器２は、トランジスタＱ１〜Ｑ９、定電流源Ｉ１，Ｉ２、抵抗Ｒ８〜Ｒ１５などで構成されている。
電流検出抵抗群３は、スイッチＳＷ１と抵抗Ｒ１との第1の直列回路、スイッチＳＷ２と抵抗Ｒ２との第2の直列回路、スイッチＳＷ３と抵抗Ｒ３との第3の直列回路とが並列に接続されたものであり、これら各抵抗Ｒ１〜Ｒ３の両端の電圧を図示しない電圧検出手段により測定して電流値を求めている。
【０００５】
図１２は図１１の電流検出抵抗群３の動作説明図である。図１２において、スイッチＳＷ１と抵抗Ｒ１との第1の直列回路を１０Ａレンジ、スイッチＳＷ２と抵抗Ｒ２との第2の直列回路を１Ａレンジ、スイッチＳＷ３と抵抗Ｒ３との第3の直列回路を１μＡレンジとする。ここで、スイッチＳＷ１〜ＳＷ３としてＦＥＴを使用すると、ＳＷ１，ＳＷ２として用いる大電流用ＦＥＴのオフ時の静電容量Ｃ１，Ｃ２は数百ｐＦから数千ｐＦになる。なお、一般に、抵抗Ｒ１は数百ｍΩ、抵抗Ｒ２は数Ω、抵抗Ｒ３は数百ｋΩである。
【０００６】
【発明が解決しようとする課題】
図１２のようにオフ時の静電容量Ｃ１，Ｃ２が比較的大きい大電流用ＦＥＴを用いる電流検出抵抗群３において、小電流レンジを選択したときの回路は、図１３のように静電容量Ｃ１，Ｃ２との合成静電容量Ｃ（＝Ｃ１＋Ｃ２）と抵抗Ｒ３との並列回路に書き替えることができる。
この結果、大電流レンジから小電流レンジに切り換える過渡応答時に合成静電容量Ｃから放電電流が流れ、定電流源として使用するときに過電流を出力してしまうことになる。
【０００７】
このような過渡応答時の過電流出力を解消する対策として、スイッチがオフ状態のときの静電容量がほとんど存在しないメカニカルリレーや水銀リレーを使用することが考えられる。
しかし、メカニカルリレーについてはスイッチング動作時のチャタリングや接点の寿命に問題があり、水銀リレーの場合にはリレーの取付位置条件がアップサイドに限定されるという実装面での制限や廃棄時の環境問題や部品コストの高さなどの問題がある。
【０００８】
本発明はこれらの問題点に着目したものであり、その目的は、大電流レンジと小電流レンジが共存する電流供給回路における過渡応答時の過電流出力を、リレーを用いることなく防止することにある。
【０００９】
【課題を解決するための手段】
このような目的を達成する請求項１の発明は、
直列接続された複数の電流レンジ検出抵抗と、
これら電流レンジ検出抵抗の接続点にそれぞれ接続され、レンジ選択に応じて所定の電流を出力する複数の電流出力アンプとを備え、
負荷に小電流レンジから大電流レンジまでの所定のレンジの電流を供給することを特徴とする。
【００１０】
これにより、従来のようなスイッチがオフの時の静電容量は存在しなくなり、過渡応答時の過電流出力を防止できる。
【００１１】
請求項２の発明は、請求項１の電流供給回路において、前記電流出力アンプの出力インピーダンスは、非選択時にハイインピーダンス状態になることを特徴とする。
【００１２】
これにより、非選択時の電流出力アンプは実質的に回路から切り離された状態になり、回路に電気的な影響を及ぼすことはない。
【００１３】
請求項３の発明は、請求項１の電流供給回路において、前記電流レンジ検出抵抗の一部を並列接続したことを特徴とする。
【００１４】
これにより、スイッチとしてＦＥＴを用いても、ＦＥＴのオフ静電容量が影響を及ぼすことはない。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態の一例の要部を示すブロック図である。図において、3個の電流レンジ検出抵抗Ｒ１〜Ｒ３は直列接続され、これら電流レンジ検出抵抗Ｒ１〜Ｒ３の接続点にはレンジ選択に応じて所定の電流を出力する複数の電流出力アンプＡＭＰ１〜ＡＭＰ３の出力端子がそれぞれ接続されている。
【００１６】
出力アンプＡＭＰ１〜ＡＭＰ３には動作のオン／オフを制御するスイッチＳＷ８〜ＳＷ１０が接続されている。そして、スイッチＳＷ８のみがオンの状態で出力アンプＡＭＰ１が動作し、スイッチＳＷ９のみがオンの状態で出力アンプＡＭＰ２が動作し、スイッチＳＷ１０のみがオンの状態で出力アンプＡＭＰ３が動作する。これらスイッチＳＷ８〜ＳＷ１０がオフの状態では出力アンプＡＭＰ１〜ＡＭＰ３の出力インピーダンスはハイインピーダンスになって動作しない。
【００１７】
図2は図１全体の具体的な回路例図、図3はスイッチＳＷ８のみがオンの状態の小電流レンジ（１μＡレンジ）の動作説明図、図４はスイッチＳＷ１０のみがオンの状態の大電流レンジ（１０Ａレンジ）の動作説明図である。
【００１８】
図３において、出力アンプＡＭＰ２，ＡＭＰ３の出力インピーダンスはハイインピーダンスになっているので、これら出力アンプＡＭＰ２，ＡＭＰ３の出力電流は無視できる。出力アンプＡＭＰ１を構成するＡＭＰ出力段１の出力電流Ｉoutは、直列接続された電流レンジ検出抵抗Ｒ１〜Ｒ３を流れる。この場合、電流の検出は、ａ−ｂ間、ｂ−ｃ間またはｃ−ｄ間のいずれかの電圧を検出することにより行う。
【００１９】
図４において、出力アンプＡＭＰ１，ＡＭＰ２の出力インピーダンスはハイインピーダンスになっているので、これら出力アンプＡＭＰ１，ＡＭＰ２の出力電流は無視できる。出力アンプＡＭＰ３を構成するＡＭＰ出力段３の出力電流Ｉoutは、直列接続された電流レンジ検出抵抗Ｒ１を流れる。この場合、電流の検出は、ｃ−ｄ間の電圧を検出することにより行う。
【００２０】
このように、本発明によれば、出力系統のリレーを不要にしているので、小電流レンジでの定電流出力時における過渡応答特性を改善できる。
【００２１】
図5は他の具体的な回路例図であり、大電流レンジの電流検出抵抗Ｒ１，Ｒ２の切替えをＦＥＴを用いたスイッチＳＷ１，ＳＷ２で行う場合のオフ静電容量の影響を除去する全体回路図である。図６は図５のスイッチＳＷ８をオンにしてスイッチＳＷ９をオフにした状態の小電流レンジ（１μＡレンジ）の動作説明図、図７は図５のスイッチＳＷ９をオンにしてスイッチＳＷ８をオフにした状態の大電流レンジ（１Ａレンジまたは１０Ａレンジ）の動作説明図である。
【００２２】
図６において、出力アンプＡＭＰ２の出力インピーダンスはハイインピーダンスになっているので、出力アンプＡＭＰ２の出力電流は無視できる。出力アンプＡＭＰ１を構成するＡＭＰ出力段１の出力電流Ｉoutは、電流レンジ検出抵抗Ｒ３と直列接続されたスイッチＳＷ１と抵抗Ｒ１との第１の直列回路またはこの第１の直列回路と並列に接続されたスイッチＳＷ２と抵抗Ｒ２との第2の直列回路を流れる。図６のようにスイッチＳＷ１をオンにしてスイッチＳＷ２をオフにした場合、ＡＭＰ出力段１の出力電流Ｉoutは抵抗Ｒ３，Ｒ１を流れる。電流の検出は、ａ−ｂ間の電圧を検出することにより行う。
【００２３】
図７において、出力アンプＡＭＰ１の出力インピーダンスはハイインピーダンスになっているので、出力アンプＡＭＰ１の出力電流は無視できる。出力アンプＡＭＰ２を構成するＡＭＰ出力段２の出力電流Ｉoutは、スイッチＳＷ１と抵抗Ｒ１との第１の直列回路またはこの第１の直列回路と並列に接続されたスイッチＳＷ２と抵抗Ｒ２との第2の直列回路を流れる。図７のようにスイッチＳＷ１をオンにしてスイッチＳＷ２をオフにした１０Ａレンジの場合、ＡＭＰ出力段２の出力電流Ｉoutは抵抗Ｒ１を流れる。電流の検出は、抵抗Ｒ１両端間の電圧を検出することにより行う。１Ａレンジの場合には、スイッチＳＷ１をオフにしてスイッチＳＷ２をオンにし、電流の検出は抵抗Ｒ２両端間の電圧を検出することにより行う。
【００２４】
図８は図6の小電流レンジ選択時の等価回路図、図9は図７の大電流レンジ選択時の等価回路図である。図８において、スイッチＳＷ２のオフ静電容量Ｃ２は数百ｐＦ〜数千ｐＦ、抵抗Ｒ１は数百ｍΩ〜数Ωであり、出力電流Ｉoutに影響を与えることはない。また、図９においても、抵抗Ｒ１に対するスイッチＳＷ２のオフ静電容量Ｃ２が小さいので、過渡応答時の過電流は１０Ａに対して十分小さい値になり、実用上無視できる。
すなわち、図５のように電流出力アンプを多段接続することにより、スイッチのオフ静電容量に起因する過渡応答時の過電流の影響を十分小さくできる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、大電流レンジと小電流レンジが共存する電流供給回路における過渡応答時の過電流出力をリレーを用いることなく防止でき、特に半導体集積回路試験装置におけるＤＵＴの駆動電流供給回路として好適である。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例の要部を示すブロック図である。
【図２】図１全体の具体的な回路例図である。
【図３】スイッチＳＷ８のみがオンの状態の小電流レンジ（１μＡレンジ）の動作説明図である。
【図４】スイッチＳＷ１０のみがオンの状態の大電流レンジ（１０Ａレンジ）の動作説明図である。
【図５】他の具体的な回路例図である。
【図６】図５の小電流レンジ（１μＡレンジ）の動作説明図である。
【図７】図５の大電流レンジ（１Ａレンジまたは１０Ａレンジ）の動作説明図である。
【図８】図6の小電流レンジ選択時の等価回路図である。
【図９】図７の大電流レンジ選択時の等価回路図である。
【図１０】従来の電流供給回路の基本構成図である。
【図１１】図１０の破線部分の詳細回路例図である。
【図１２】図１１の電流検出抵抗群３の動作説明図である。
【図１３】図１２の等価回路図である。
【符号の説明】
Ｒ１〜Ｒ３  電流レンジ検出抵抗
ＡＭＰ１〜ＡＭＰ３  電流出力アンプ
ＳＷ８〜ＳＷ１０  スイッチ
【図１】
0003664009.tif 000002
【図２】
0003664009.tif 000003
【図３】
0003664009.tif 000004
【図４】
0003664009.tif 000005
【図５】
0003664009.tif 000006
【図６】
0003664009.tif 000007
【図７】
0003664009.tif 000008
【図８】
0003664009.tif 000009
【図９】
0003664009.tif 000010
【図１０】
0003664009.tif 000011
【図１１】
0003664009.tif 000012
【図１２】
0003664009.tif 000013
【図１３】
0003664009.tif 000014