(57)【特許請求の範囲】
【請求項１】
液晶を介して互いに対向配置される透明基板のうち一方の透明基板の液晶側に、
並設されるゲート信号線と、並設されるドレイン信号線と、該ゲート信号線とドレイン信号線とで囲まれる領域である画素領域を有し、該画素領域は、
１つの対向電極と、
該対向電極と保護膜を介して重畳し、複数本並設する画素電極を備え、
前記画素電極はその両端が互いに接続され、
前記画素電極と同層に、かつ前記画素電極の間にフローティングされた導電層が形成されていることを特徴とする液晶表示装置。
【請求項２】
前記画素電極と前記フローティングされた導電層は透明電極であることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記対向電極が透明電極であることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記透明電極がＩＴＯであることを特徴とする請求項２あるいは３に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
横電界方式と称される液晶表示装置は、液晶を介して対向配置される各透明基板の一方の透明基板の液晶側の各画素領域に、画素電極とこの画素電極との間に透明基板と平行な電界（横電界）を発生せしめる対向電極とが形成されて構成されている。
【０００３】
画素電極と対向電極の間の領域を透過する光に対して、その量を前記電界が印加された液晶の駆動によって、制御するようになっている。
【０００４】
このような液晶表示装置は、表示面に対して斜めの方向から観察しても表示に変化のない、いわゆる広視野角特性に優れたものとして知られている。
【０００５】
そして、これまで、前記画素電極と対向電極は光を透過させることのない導電層で形成されていた。
【０００６】
しかし、近年、画素領域の周辺を除く領域の全域に透明電極からなる対向電極を形成し、この対向電極上に絶縁膜を介して一方向に延在し該一方向に交差する方向に並設させた透明電極からなる帯状の画素電極を形成した構成のものが知られるに到った。
【０００７】
このような構成の液晶表示装置は、横電界が画素電極と対向電極との間に発生し、依然として広視野角特性に優れるとともに、開口率が大幅に向上するようになる。
【０００８】
なお、この技術はたとえばＳＩＤ  ９９  ＤＩＧＥＳＴ：Ｐ２０２〜Ｐ２０５に記載がなされている。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような構成からなる液晶表示装置は、上述したように、画素電極とこの画素電極との間に電界を発生せしめる対向電極とが、それぞれ絶縁膜を介して異なる層として形成されているため、その電界は液晶側よりも該液晶から遠のく部分で多くの電界が分布されるのを免れない構造となっている。
【００１０】
このため、液晶中に充分な電界の分布を発生するために、画素電極と対向電極との間に比較的大きな電圧（駆動電圧）を印加しなければならなくなることが指摘されるに到った。
【００１１】
また、対向電極と画素電極が絶縁膜を介して大きな面積で重なっているために、映像信号線から画素電極との間に介在されている薄膜トランジスタ（スイッチング素子）の駆動の際の容量が増大してしまうということも指摘させるに到った。
【００１２】
本発明は、このような事情に基づいてなされたものであり、その目的は、駆動電圧を小さくできる液晶表示装置を提供することにある。
【００１３】
また、本発明の他の目的は、薄膜トランジスタの駆動の際の容量を低減できる液晶表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明による液晶表示装置は、液晶を介して互いに対向配置される透明基板のうち一方の透明基板の液晶側の画素領域に、
層を異ならしめて配置される画素電極と、この画素電極との間に透明基板と平行な成分をもつ電界を発生せしめる対向電極とを備え、
この画素電極と対向電極のうち、一方の電極は他方の電極よりも液晶に近い側の層として形成され、他方の電極は少なくとも該一方の電極の重畳される領域の周辺から外方へ延在する透明電極として形成されているとともに、
前記画素電極と対向電極との間で容量結合される導電層が形成されていることを特徴とするものである。
【００１５】
このように構成された液晶表示装置において、前記導電層は、一方の電極と他方の電極との間で容量結合されるため、該一方の電極と導電層との間においても電界が発生するようになり、この電界は透明基板と平行な成分を有するようになる。
【００１６】
さらに、容量結合された電極の間の電位は近づき、その容量自体は低下するようになる。
【００１７】
これにより、一方の電極と他方の電極との間に発生していた電界の一部は該一方の電極と導電層との間に発生する電界に振り分けられるようになり、結果として、全体の電界の分布は液晶に近い側に移行させることができるようになる。
【００１８】
このことは、駆動電圧を一定とした場合に液晶の光透過率の制御のための電界を効率化でき、また、別な観点からすれば、液晶の光透過率の制御のために電界が充分である場合には駆動電圧を低減できるという効果を奏するようになる。
【００１９】
また、容量結合された導電層と他の電極との電位差は容量分圧値により低減され、薄膜トランジスタの負荷容量が低減できるという効果も奏するようになる。
【００２０】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例について説明をする。
〔実施例１〕
《画素の構成》
図１は本発明による液晶表示装置（パネル）の画素領域における構成図であり、液晶を介して互いに対向配置される各透明基板のうちの一方の透明基板の液晶側から観た平面図である。
【００２１】
なお、同図の２−２線における断面図を図２に、３−３線における断面図を図３に、４−４線における断面図を図４に示している。
【００２２】
まず、図１において、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬがたとえばクロム（Ｃｒ）で形成されている。このゲート信号線ＧＬは後述するドレイン信号線ＤＬとで画素領域を囲むようになっている。
【００２３】
そして、この画素領域には、後述する画素電極との間で電界を発生せしめる対向電極が形成され、この対向電極は該画素領域の周辺を除く全域に形成され、透明導電体であるたとえばＩＴＯ（Indium-Tin-Oxide）から構成されている。
【００２４】
この対向電極ＣＴは、その周辺の全域を縁取るようにして該対向電極ＣＴと接続された対向電圧信号線ＣＬが形成され、この対向電圧信号線は図中左右の画素領域（ゲート信号線ＧＬに沿って配置される各画素領域）における対向電極に同様に形成された対向電圧信号線ＣＬと電気的に接続されている。
【００２５】
この対向電圧信号線ＣＬは、たとえばクロム（Ｃｒ）からなる不透明の材料で形成されている。このようにした場合、後述のドレイン信号線ＤＬとこれに近接する対向電極ＣＴの辺部との間にノイズとして作用する電界が発生しても、その部分は該対向電圧信号線ＣＬによって遮光されることから、表示品質の面からの不都合を解消できるようになる。
【００２６】
このことは、ゲート信号線ＧＬとこれに近接する対向電極ＣＴの辺部との間に発生する電界（ノイズ）による不都合も解消できることを意味する。
【００２７】
また、上述したように、対向電圧信号線ＣＬの材料をゲート信号線ＧＬと同一の材料とすることにより、それらを同一の工程で形成することにより製造工数の増大を回避させることができる効果を奏する。
【００２８】
そして、このように対向電極ＣＴ、対向電圧信号線ＣＬ、およびゲート信号線ＧＬが形成された透明基板ＳＵＢ１の上面には、それらをも被ってたとえばＳｉＮからなる絶縁膜ＧＩが形成されている。
【００２９】
この絶縁膜ＧＩは、後述のドレイン信号ＤＬに対しては対向電圧信号線ＣＴおよびゲート信号線ＧＬの層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Ｃｓｔｇの形成領域においてはその誘電体膜としての機能を有するようになっている。
【００３０】
そして、ゲート信号線ＧＬの一部（図中左下）に重畳されて薄膜トランジスタＴＦＴが形成され、この部分の前記絶縁膜ＧＩ上にはたとえばａ−Ｓｉからなる半導体層ＡＳが形成されている。
【００３１】
この半導体層ＡＳの上面にソース電極ＳＤ１およびドレイン電極ＳＤ２が形成されることによって、ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタが形成されることになる。そして、このソース電極ＳＤ１およびドレイン電極ＳＤ２はドレイン信号線ＤＬと同時に形成されるようになっている。
【００３２】
すなわち、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部が前記半導体層ＡＳの表面にまで延在されることによって薄膜トランジスタＴＦＴのドレイン電極ＳＤ２を構成するようになっている。
【００３３】
また、該ドレイン信号線ＤＬの形成の際にソース電極ＳＤ１が形成され、このソース電極ＳＤ１は画素領域内にまで延在されて後述の画素電極ＰＸとの接続を図るコンタクト部をも一体的に形成されるようになっている。
【００３４】
なお、図３に示すように、半導体層ＡＳの前記ソース電極ＳＤ１およびドレイン電極ＳＤ２との界面にはたとえばｎ型不純物がドーピングされたコンタクト層ｄ０が形成されている。
【００３５】
このコンタクト層ｄ０は、半導体層ＡＳの表面の全域にｎ型不純物ドーピング層を形成し、さらにソース電極ＳＤ１およびドレイン電極ＳＤ２の形成後において、該各電極をマスクとしてこれら各電極から露出された半導体層ＡＳの表面のｎ型不純物ドーピング層をエッチングすることによって形成されるようになっている。
【００３６】
なお、この実施例では、半導体層ＡＳは薄膜トラジスタＴＦＴの形成領域ばかりでなく、ドレイン信号線ＤＬに対するゲート信号線ＧＬ、対向電圧信号線ＣＬとの交差部にも形成されている。層間絶縁膜としての機能を強化させるためである。
【００３７】
そして、このように薄膜トランジスタＴＦＴが形成された透明基板ＳＵＢ１の表面には、該薄膜トランジスタＴＦＴをも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形成されている。薄膜トラジスタＴＦＴの液晶との直接の接触を回避するためである。
【００３８】
さらに、この保護膜ＰＳＶの上面には画素電極ＰＸとフローティングされた導電層ＦＣＴとが、たとえばＩＴＯからなる透明な導電膜によって形成されている。
【００３９】
すなわち、画素電極ＰＸは、前記対向電極ＣＴ上に重畳されて、この実施例では３本形成され、それぞれ図中ｙ方向に延在しｘ方向に等間隔に並設されて形成されている。そして、それらの両端はそれぞれｘ方向に延在する同材料層で互いに接続されるようになっている。
【００４０】
この場合、下端の同材料層は前記保護膜ＰＳＶに形成されたコンタクト孔を通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ１のコンタクト部と接続されるようになっており、また、上端の同材料層は前記対向電圧信号線ＣＬと重畳されて前記絶縁膜および保護膜を誘電体膜とする容量素子Ｃｓｔｇが形成されるようになっている。
【００４１】
この容量素子Ｃｓｔｇは、薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が画素電極ＰＸに印加された後に、該薄膜トランジスタＴＦＴがオフとなっても該映像信号が画素電極ＰＸに比較的長く蓄積される等のために設けられたものとなっている。
【００４２】
そして、各画素電極ＰＸの間には、ｙ方向に延在して配置される導電層ＦＣＴが他のいずれの電極とも接続されることなく形成されている。すなわち、この導電層ＦＣＴは信号（電圧）が印加される構成とはなっておらず、フローティングされた状態で形成されるようになっている。
【００４３】
この導電層ＦＣＴは、たとえばＩＴＯ膜から構成され、対向電極ＣＴの一部として機能するようになっている。
【００４４】
すなわち、図２に示すように、導電層ＦＣＴは前記対向電極ＣＴと画素電極ＰＸとの間で容量結合されるため、画素電極ＰＸと導電層ＦＣＴとの間においても電界が発生するようになり、この電界は透明基板ＳＵＢ１と平行な成分を有するようになる。
【００４５】
これにより、画素電極ＰＸと対向電極ＣＴとの間に発生していた電界の一部は画素電極ＰＸと導電層ＦＣＴとの間に発生する電界に振り分けられるようになり、結果として、全体の電界の分布は液晶に近い側に移行させることができるようになる。
【００４６】
このことは、駆動電圧を一定とした場合に液晶の光透過率の制御のための電界を効率化でき、また、液晶の光透過率の制御のために電界が充分である場合には駆動電圧を低減できるという効果を奏するようになる。
【００４７】
したがって、この導電層ＦＣＴは、対向電極ＣＴよりも上層に、すなわち液晶に近い側に形成することによって、その効果を増大させることができるようになる。
【００４８】
また、導電層ＦＣＴの電位は、対向電極ＣＴと隣合う画素電極ＰＸとの容量分圧値により決定され、導電層ＦＣＴの電位が対向電極ＣＴに近くなり、画素の容量Ｃｔが保持容量Ｃｓｔｇに比べて低減されるようになる。
【００４９】
このことから、本実施例では導電層ＦＣＴを画素電極ＰＸと同層に形成したものであるが、これらを層を異にして形成し、画素電極を下層に導電層ＦＣＴを上層にしてもよいことはいうまでもない。
【００５０】
そして、このように画素電極ＰＸおよび対向電極ＦＣＴが形成された透明基板の表面には該画素電極ＰＸおよび対向電極ＦＣＴをも被って配向膜ＯＲＩ１が形成されている。この配向膜ＯＲＩ１は液晶と直接に接触する膜で該液晶の初期配向方向を決定づけるものとなっている。
【００５１】
《フィルタ基板》
このように構成された透明基板はＴＦＴ基板と称され、このＴＦＴ基板と液晶を介して対向配置される透明基板はフィルタ基板と称されている。
【００５２】
フィルタ基板は、図２に示すように、その液晶ＬＣ側の面に、まず、各画素領域を画するようにしてブラックスマトリックスＢＭが形成され、このブラックスマトリックスＢＭの実質的な画素領域を決定する開口部にはそれを被ってフィルタが形成されるようになっている。
【００５３】
そして、ブラックスマトリックスＢＭおよびフィルタを被ってたとえば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの上面には配向膜ＯＲＩ２が形成されている。
【００５４】
《液晶表示パネルの全体構成》
図５は、マトリックス状に配置された各画素領域の集合によって構成される表示領域ＡＲを示す液晶表示パネルの全体構成図である。
【００５５】
透明基板ＳＵＢ２は、透明基板ＳＵＢ１に対して若干小さく形成され、その図中右側辺および下側辺は透明基板ＳＵＢ１の対応する辺とそれぞれほぼ面一となるように配置されるようなっている。
【００５６】
これにより、透明基板ＳＵＢ１の図中左側辺および上側辺は透明基板ＳＵＢ２によって被われない領域が形成され、この領域において、それぞれ、各ゲート信号線ＧＬに走査信号を供給するためのゲート信号端子Ｔｇ、各ドレイン信号線ＤＬに映像信号を供給するためのドレイン信号端子Ｔｄが形成されるようになっている。
【００５７】
透明基板ＳＵＢ２の透明基板ＳＵＢ１に対する固定は、該透明基板ＳＵＢ２の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは各透明基板ＳＵＢ１、ＳＵＢ２の間に液晶ＬＣを封入するための封入材としての機能をも有している。
【００５８】
図６は、各透明基板ＳＵＢ１、ＳＵＢ２の間に介在される液晶ＬＣはシール材ＳＬよって封入されていることを示している。
【００５９】
なお、このシール材ＳＬの一部（図５中右側）には液晶封入口ＩＮＪがあり、この液晶封入口ＩＮＪは、ここから液晶を封入した後は、図示しない液晶封止剤によって封止されるようになっている。
【００６０】
《ゲート信号端子》
図７は、各ゲート信号線に走査信号を供給するためのゲート信号端子ＧＴＭを示した構成図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＢ−Ｂ線における断面図である。
【００６１】
まず、透明基板ＳＵＢ１上にたとえばＩＴＯ膜ＩＴＯ１からなるゲート信号端子ＧＴＭが形成されている。このゲート信号端子ＧＴは対向電極ＣＴと同時に形成されるようになっている。
【００６２】
ゲート信号端子ＧＴＭの材料としてＩＴＯ膜ＩＴＯ１を用いたのは電食の発生を困難にするためである。
【００６３】
そして、このゲート信号端子ＧＴＭには、そのゲート信号線ＧＬ側の端部においてゲート信号線ＧＬが被うようにして形成されている。
【００６４】
さらに、これらゲート信号端子ＧＴＭおよびゲート信号線ＧＬを被って絶縁膜ＧＩおよび保護膜ＰＳＶが順次積層され、これら保護膜ＰＳＶおよび絶縁膜ＧＩに設けた開口によって、ゲート信号端子ＧＴＭの一部が露呈されるようになっている。
【００６５】
なお、前記絶縁膜ＧＩおよび保護膜ＰＳＶは、表示領域ＡＲにおけるそれらの延在部分として形成されるものである。
【００６６】
《ドイレン信号端子》
図８は、ドレイン信号線ＤＬに映像信号を供給するためのドレイン信号端子ＤＴＭを示した構成図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＢ−Ｂ線における断面図である。
【００６７】
まず、透明基板ＳＵＢ１上に形成されるドレイン信号端子ＤＴＭは、電食に対して信頼性のあるＩＴＯ膜ＩＴＯ１から構成され、このＩＴＯ膜ＩＴＯ１は対向電極ＣＴと同時に形成されるようになっている。
【００６８】
そして、このドレイン信号端子ＤＴＭは、絶縁膜ＧＩ上に形成されるドレイン信号線ＤＬと接続されることになるが、該絶縁膜ＧＩにコンタクト孔を形成して接続させようとする場合に以下のような不都合が発生する。
【００６９】
すなわち、ＩＴＯ膜上に形成されたＳｉＮからなる絶縁膜ＧＩは、該ＩＴＯ膜と接触する部分において白濁が生じ、その部分にコンタクト孔を形成した場合に該孔は逆テーパ状に形成され、ドレイン信号線ＤＬの接続に不良が生じる可能性を残すことになる。
【００７０】
このため、同図に示すように、ドレイン信号端子ＤＴＭの端部に重畳させてたとえばＣｒからなる金属層ｇｌを形成し、この金属層ｇｌ上の絶縁膜ＧＩにコンタクト孔を形成するようにしている。
【００７１】
そして、このコンタクト孔の形成は、該絶縁膜ＧＩの上に保護膜ＰＳＶを形成した後に行なうことによって製造工数の低減を図っていることから、該保護膜ＰＳＶに形成したコンタクト孔を通し、画素電極ＰＸと同時に形成されるＩＴＯ膜ＩＴＯ２によってドレイン信号線ＤＬと前記金属層ｇｌとの接続を行っている。
【００７２】
ここで、前記金属層ｇｌはＣｒを用いた場合を示したものであるが、ＡｌあるいはＡｌを含む材料であってもよい。この場合、上述したようにＩＴＯ膜との接触面において酸化されやすいことから、たとえば該金属層ｇｌをＴｉ／Ａｌ／Ｔｉというように、上下面のそれぞれに高融点金属層を設けた三層構造とすることによって良好な接続を図ることができるようになる。
【００７３】
《対向電圧信号端子》
図９は、対向電圧信号線ＣＬに対向電圧信号を供給するための対向電圧信号端子ＣＴＭを示した構成図で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＢ−Ｂ線における断面図である。
【００７４】
透明基板ＳＵＢ１上に形成される対向電圧信号端子ＣＴＭも、電食に対して信頼性のあるＩＴＯ膜ＩＴＯ１から構成され、このＩＴＯ膜ＩＴＯ１は対向電極ＣＴと同時に形成されるようになっている。
【００７５】
そして、この対向電圧信号端子ＣＴＭには、その対向電圧信号線ＣＬ側の端部において該対向電圧信号線ＣＬが被うようにして形成されている。
【００７６】
さらに、これら信号線を被って、表示領域ＡＲにおけるそれらの延在部分として形成される絶縁膜ＧＩおよび保護膜ＰＳＶが順次積層され、これら保護膜ＰＳＶおよび絶縁膜ＧＩに設けた開口によって、対向電圧信号端子ＣＴＭの一部が露呈されるようになっている。
【００７７】
《等価回路》
図１０は、液晶表示パネルの等価回路を該液晶表示パネルの外付け回路とともに示した図である。
【００７８】
図中ｘ方向に延在されｙ方向に並設される各ゲート信号線ＧＬには垂直走査回路Ｖによって順次走査信号（電圧信号）が供給されるようになっている。
【００７９】
走査信号が供給されたゲート信号線ＧＬに沿って配置される各画素領域の薄膜トランジスタＴＦＴは該走査信号によってオンするようになっている。
【００８０】
そして、このタイミングにあわせて映像信号駆動回路Ｈから各ドレイン信号線ＤＬに映像信号が供給されるようになっており、この映像信号は各画素領域の該薄膜トランジスタを介して画素電極に印加されるようになっている。
【００８１】
各画素領域において、画素電極とともに形成されている対向電極ＣＴには対向電圧信号線ＣＬを介して対向電圧が印加されており、それらの間に電界を発生させるようになっている。
【００８２】
そして、この電界のうち透明基板と平行な成分を有する電界（横電界）によって液晶の光透過率を制御するようになっている。
【００８３】
なお、同図において各画素領域に示したＲ、Ｇ、Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
【００８４】
《画素表示のタイミングチャート》
図１１は、液晶表示パネルに供給する各信号のタイミングチャートを示すもので、図中、ＶＧはゲート信号線ＧＬに供給する走査信号を、ＶＤはドレイン信号線に供給する映像信号を、また、ＶＣは対向電圧信号線ＣＴに供給する対向電圧信号を示している。
【００８５】
対向電圧信号ＶＣの電位を一定にした一般的なライン反転（ドッド反転）を示す駆動波形図である。
【００８６】
《液晶表示パネルモジュール》
図１２は、図５に示した液晶表示パネルに外付け回路を実装したモジュール構造を示した平面図である。
【００８７】
同図において、液晶表示パネルＰＮＬの周辺には、垂直走査回路Ｖ、映像信号駆動回路、および電源回路基板ＰＣＢ２が接続されている。
【００８８】
垂直走査回路Ｖは、複数のフィルムキャリア方式で形成された駆動ＩＣチップから構成され、その出力バンプは液晶表示パネルのゲート信号端子ＧＴＭに接続され、入力バンプはフレキシブル基板上の端子に接続されている。
【００８９】
映像信号駆動回路も、同様に、複数のフィルムキャリア方式で形成された駆動ＩＣチップから構成され、その出力バンプは液晶表示パネルのドレイン信号端子ＤＧＴＭに接続され、入力バンプはフレキシブル基板上の端子に接続されている。
【００９０】
電源回路基板ＰＣＢ２はフラットケーブルＦＣを介して映像信号駆動回路Ｈに接続され、この映像信号駆動回路ＨはフラットケーブルＦＣを介して垂直走査回路Ｖに接続されている。
【００９１】
なお、本発明では、このようなものに限定されることはなく、各回路を構成する半導体チップを透明基板ＳＵＢ１に直接搭載し、その入出力バンプのそれぞれを該透明基板ＳＵＢ１に形成された端子（あるいは配線層）に接続させるいわゆるＣＯＧ（Chip On Glass）方式にも適用できることはいうまでもない。
【００９２】
《製造方法》
図１３および図１４は上述したＴＦＴ基板の製造方法の一実施例を示す工程図である。
【００９３】
この製造は（Ａ）ないし（Ｆ）までのフォト工程を経て完成され、図中左側は画素領域を、図中右側はドレイン信号端子形成領域を示している。
以下、工程順に説明する。
【００９４】
工程（Ａ）
透明基板ＳＵＢ１を用意し、その表面の全域にたとえばスパッタリングによってＩＴＯ膜を形成する。そして、フォトリソグラフィ技術を用いて該ＩＴＯ膜を選択エッチングし、画素領域には対向電極ＣＴを、またドレイン信号端子形成領域にはドレイン信号端子ＤＴＭを形成する。
【００９５】
工程（Ｂ）
透明基板ＳＵＢ１の表面の全域にＣｒ膜を形成する。そして、フォトリソグラフィ技術を用いて該Ｃｒ膜を選択エッチングし、画素領域にはゲート信号線ＧＬおよび対向電圧信号線ＣＬを、またドレイン信号端子形成領域には中間接続体となる導電層ｇ１を形成する。
【００９６】
工程（Ｃ）
透明基板ＳＵＢ１の表面の全域にたとえばＣＶＤ法によってＳｉＮ膜を形成し絶縁膜ＧＩを形成する。
さらに、この絶縁膜ＧＩの表面の全域にたとえばＣＶＤ法によってａ−Ｓｉ層、ｎ型不純物がドーピングされたａ−Ｓｉ層を順次形成する。
そして、フォトリソグラフィ技術を用いて該ａ−Ｓｉ層を選択エッチングし、画素領域に薄膜トランジスタＴＦＴの半導体層ＡＳを形成する。
【００９７】
工程（Ｄ）
透明基板ＳＵＢ１の表面の全域に、たとえばスパッタリング法によってＣｒ膜を形成し、フォトリソグラフィ技術を用いて該Ｃｒ膜を選択エッチングし、画素領域にドレイン信号線ＤＬ、薄膜トランジスタＴＦＴのソース電極ＳＤ１およびドレイン電極ＳＤ２を、またドレイン信号端子形成領域に該ドレイン信号線ＤＬの延在部を形成する。
【００９８】
工程（Ｅ）
透明基板ＳＵＢ１の表面の全域に、たとえばＣＶＤ法によってＳｉＮ膜を形成し保護膜ＰＳＶを形成する。そして、フォトリソグラフィ技術を用いて該保護膜ＰＳＶを選択エッチングし、画素領域に薄膜トランジスタＴＦＴのドレイン電極ＳＤ２の一部を露呈させるコンタクト孔を形成するともとに、ドレイン信号端子形成領域には該保護膜ＰＳＶの下層の絶縁膜ＧＩにまで貫通させて前記導電層ｇ１の一部を露呈させるコンタクト孔を形成する。
【００９９】
工程（Ｆ）
透明基板ＳＵＢ１の表面の全域にたとえばスパッタリング法によってＩＴＯ膜ＩＴＯ２を形成する。そして、フォトリソグラフィ技術を用いて該ＩＴＯ膜を選択エッチングし、画素領域に前記コンタクト孔を通して薄膜トランジスタＴＦＴのドレイン電極ＳＤ２と接続された画素電極ＰＸ、およびフローティングされた導電層ＦＣＴを形成するとともに、ドレイン信号端子形成領域にはドレイン信号線ＤＬと前記導電層ｇ１との接続を図る接続体層を形成する。
【０１００】
〔実施例２〕
《画素の構成》
図１５は、本発明による液晶表示装置の他の実施例を示す平面図で、同図における１６−１６線における断面図、１７−１７線における断面図、１８−１８線における断面図を、それぞれ図１６、図１７、図１８に示している。
【０１０１】
実施例１に示した図（図１、図２、図３、図４）と対応しており、それと同符号のものは同一の材料を示している。
【０１０２】
実施例１と異なる構成は、まず、透明電極からなる対向電極ＣＴが絶縁膜ＧＩ上に形成され、ドレイン信号線ＤＬと同層になっている。
【０１０３】
このことは、対向電極ＣＴはゲート信号線ＧＬと異なった層として形成されていることを意味する。
【０１０４】
そして、該対向電極ＣＴのドレイン信号線ＤＬと近接する辺部に設けられる導電膜ＦＧＴは、ゲート信号線ＧＬと同層に設けられており、該対向電極ＣＴとは電気的に接続されていない状態で形成されている。
【０１０５】
このため導電膜ＦＧＴは、実施例１のように、対向電圧信号線ＣＬの一部として機能することはなく、専ら、ドレイン信号線ＤＬと対向電極ＣＴとの間にノイズとして発生する電界による液晶の光漏れ等を遮光する遮光材として機能するようになる。
【０１０６】
このように構成した場合、ドレイン信号線ＤＬと対向電極ＣＴとの間隔を狭めることができて開口率を向上させることができる効果を有する。
【０１０７】
しかし、該導電膜ＦＧＴはこのように形成することなく、対向電極ＣＴと同層に形成し、該対向電極ＣＴのドイレン信号線ＤＬと近接する辺部に一部接続させて形成してもよいことはもちろんである。
【０１０８】
そして、各画素領域のうちドレイン信号線ＤＬに沿って（ゲート信号線ＧＬに直交する方向に）配置される各画素領域の対向電極ＣＴは、互いに接続されて構成されている。
【０１０９】
すなわち、各画素領域の対向電極ＣＴは、ゲート信号線ＧＬが形成されている領域を股いで一体的に形成されている。
換言すれば、ドレイン信号線ＤＬに沿って配置される各画素領域の対向電極ＣＴは該ドレイン信号線ＤＬに沿って帯状に形成されている。
【０１１０】
この対向電極ＣＴはゲート信号線ＧＬと異なる層で形成されており、このゲート信号線ＧＬに接続されることなく形成できるからである。
【０１１１】
このように帯状に形成された対向電極Ｃは画素領域の集合体として形成される表示領域の外側から対向電圧信号が供給されるようにすれば、実施例１に示した対向電圧信号線ＣＬを形成せずに済むという効果を奏する。
【０１１２】
なお、上述した実施例では、各画素領域のうちドレイン信号線ＤＬに沿って配置される各画素領域の対向電極ＣＴを共通に構成したものである。しかし、ゲート信号線ＧＬに沿って配置される各画素領域の対向電極ＣＴを共通に構成するようにしてもよいことはいうまでもない。
【０１１３】
この場合、対向電極ＣＴはドレイン線ＤＬと異なる層で構成されていることが必要となり、たとえば実施例１の構成において適用できる。
【０１１４】
なお、この実施例では、画素電極ＰＸおよびフローティングされた導電層ＦＣＴを、それぞれゲート信号線ＧＬにより近接させて、あるいは、さらに該ゲート信号線ＧＬ上に重畳させた状態にまで延在させる（図１５参照）ことによって、該ゲート信号線Ｇｌの近傍においても画素領域としての機能を拡大させることができるようになる。
【０１１５】
このことは、ゲート信号線ＧＬの近傍において、該ゲート信号線ＧＬそれ自体にブラックマトリックスとしての機能をもたせるだけで充分となり（換言すれば、ゲート信号線ＧＬとその近傍を被うブラックマトリックスを必要としない）、開口率の大幅な向上が図れるという効果を奏する。
【０１１６】
《製造方法》
図１９および図２０は上述した実施例で示した液晶表示装置の製造方法の一実施例を示した工程図であり、図１３および図１４と対応した図となっている。
【０１１７】
実施例１の場合と比較して、対向電極ＣＴが絶縁膜ＧＩの上面に形成され、この対向電極ＣＴ上に保護膜ＰＳＶを介して画素電極ＰＸが形成されている構成の相違に対応させて、製造工程に相違を有するようになっている。
【０１１８】
〔実施例３〕
図２１は本発明による液晶表示装置の他の実施例を示す平面図で図１５に対応した図となっている。この図２１の２２−２２線における断面図を図２２に示している。
【０１１９】
同図において、図１５と同一の符号は同一の材料を示している。図１５の構成と異なる部分は、まず、ドレイン信号線ＤＬに沿って配置される各画素領域内を該ドレイン信号線ＤＬとほぼ平行に走行する対向電圧信号線ＣＬが形成されていることにある。
【０１２０】
この対向電圧信号線ＣＬは、対向電極ＣＴの直下に（あるいは直上であってもよい）に形成され、換言すれば該対向電極ＣＴに接続されて形成され、対向電極ＣＴのそれ自体の電気的抵抗を低減させる機能をもたせている。
【０１２１】
この対向電圧信号線ＣＬはたとえばドレイン信号線ＤＬと同時に形成され、該ドレイン信号線ＤＬと同一の材料からなっている。このことから、該対向電圧信号線ＣＬは、対向電極ＣＴを構成するＩＴＯよりも電気的抵抗の小さな導電層から構成されている。
【０１２２】
そして、この対向電圧信号線ＣＬは、画素領域をほぼ２等分するようにしてその中央を走行するようになっている。その両脇に存在するドレイン信号線ＤＬとの短絡を確実に回避できるように形成できるからである。
【０１２３】
さらに、この対向電圧信号線ＣＬは、図中ｙ方向に延在して形成される画素電極ＰＸのうちの一つと重畳されて形成されている。
【０１２４】
画素電極ＰＸの形成されている部分は対向電極ＣＴとともに光透過率が低減される部分となっていることから、この部分に対向電圧信号線ＣＬを位置づけさせることによって、光透過率の低減を最小限に抑えようとする趣旨である。
【０１２５】
そして、この実施例では、ドレイン信号線ＤＬの上面にＩＴＯ膜ＩＴＯ１が積層されて形成され、該ドレイン信号線ＤＬが断線されて形成された場合でも該ＩＴＯ膜ＩＴＯ１によって該断線を修復できる構成となっている。
【０１２６】
このＩＴＯ膜ＩＴＯ１は、対向電極ＣＴの形成の際に同時に形成できるので、製造工数の増大を回避できる効果を奏する。
【０１２７】
〔実施例４〕
図２３は、本発明による液晶表示装置の他の実施例を示す平面図で、その２４−２４線における断面図、２５−２５線における断面図、２６−２６線における断面図を、それぞれ図２４、図２５、図２６に示している。
図２３は図１に対応した図となっており、同一の符号は同一の材料を示している。
【０１２８】
図２３において、図１と異なる構成は、画素電極ＰＸおよびフローティングされた導電層ＦＣＴが絶縁膜ＧＩ上に形成され、対向電極ＣＴとはこの絶縁膜ＧＩを介して配置されている。すなわち、液晶側の画素電極ＰＸおよび導電層ＦＣＴは保護膜ＰＶＳ（および配向膜ＯＲＩ１）を介して配置されている。
【０１２９】
このようにした場合、液晶ＬＣ中への電気力線が保護膜ＰＶＳによる分圧効果によって増大され、該液晶ＬＣの材料として低抵抗のものを選択でき、結果として残像の少ない表示を得る効果を奏する。
【０１３０】
また、このようにした場合、図２５に示すように、薄膜トランジスタＴＦＴのソース電極ＳＤ１と画素電極ＰＸとの接続を直接行なうことができるので、たとえば保護膜ＰＳＶ等に形成したコンタクト孔を通して行なう煩雑さを解消することができる。
【０１３１】
〔実施例５〕
図２７は、本発明による液晶表示装置の他の実施例を示す平面図で、その２８−２８線における断面図、２９−２９線における断面図、３０−３０線における断面図を、それぞれ図２８、図２９、図３０に示している。
図２７は図１に対応した図となっており、同一の符号は同一の材料を示している。
【０１３２】
図２７において、図１と異なる構成は、まず、絶縁層を介して画素電極ＰＸは下層に位置づけられ、対向電極ＣＴは上層に位置づけられている。
【０１３３】
すなわち、図２８に示すように、絶縁膜ＧＩの上面に第１保護膜ＰＳＶ１が形成され、この第１保護膜ＰＳＶ１上にたとえばＩＴＯ膜によって画素電極ＰＸが形成されている。
【０１３４】
この画素電極ＰＸは画素領域の周辺を除く大部分の領域に形成された透明からなる電極で、第１保護膜ＰＳＶ１の下層に形成される薄膜トランジスタＴＦＴのソース電極とコンタクト孔を通して接続されている。
【０１３５】
そして、このように形成された画素電極ＰＸをも被って第２保護膜ＰＳＶ２が形成され、この第２保護膜ＰＳＶ２の上面に対向電極ＣＴおよびフローティングされた導電層ＦＴＣが形成されている。
【０１３６】
このうち対向電極ＣＴは、前記画素電極ＰＸに重畳される領域に図中ｙ方向に延在しｘ方向に並設される複数の帯状の電極として形成されるが、それらの両端部は各対向電極ＣＴの間の領域を除く他の全ての領域に該各対向電極ＣＴと一体的に形成された導電膜と接続されて形成されている。
【０１３７】
換言すれば、対向電極ＣＴは、少なくとも表示領域の全域を被うようにして形成された導電膜（ＩＴＯ）のうち、前記画素電極ＰＸに重畳される領域内の導電膜に、前記導電層ＦＴＣの形成領域の周囲をくり抜く開口を形成することによって、形成されるようになっている。
【０１３８】
このように、少なくとも表示領域を被うようにして形成された導電膜（ＩＴＯ）に開口を設けることによって対向電極ＣＴおよび導電層ＦＴＣを形成することによって、これら対向電極ＣＴおよび導電層ＦＴＣとして機能する導電膜以外の他の導電膜は対向電圧信号線ＣＬとして利用でき、このようにした場合、導電膜全体の電気抵抗を大幅に低減できるという効果を奏するようになる。
【０１３９】
また、対向電極ＣＴおよび導電層ＦＴＣとして機能する導電膜以外の他の導電膜は、ゲート信号線ＧＬおよびドレイン信号線ＤＬを被った状態で形成できることになる。
【０１４０】
このことは、対向電極ＣＴおよび導電層ＦＴＣとして機能する導電膜以外の他の導電膜は従来のブラックマトリクス層としての機能をもたせることができることを意味する。
【０１４１】
液晶の光透過率を制御する透明基板ＳＵＢ１と平行な成分をもつ電界（横電界）は、対向電極ＣＴとして機能する導電層（導電層ＦＴＣも含む）と画素電極ＰＸの間において発生し、それ以外の部分では該横電界が発生し得ないからである。
【０１４２】
このため、図２８に示すように、透明基板ＳＵＢ２側にはブラックマトリクス層を形成する必要がなくなり、製造の工数の低減が図れるという効果を奏するようになる。
【０１４３】
なお、この場合、液晶として、電界が印加されない状態で黒表示ができるいわゆるノーマリブラックのものを用いることによって、前記導電層のブラックマトリックスとしての機能を強化することができるようになる。
【０１４４】
また、ゲート信号線ＧＬあるいはドレイン信号線ＤＬは、前記導電膜との間で容量を発生せしめることは否めなくなる。このことから、それらの間に介在される第１保護膜ＰＳＶ１および第２保護膜ＰＳＶ２のうちたとえば第２保護膜ＰＳＶ２を塗布で形成できる樹脂膜で構成し、この樹脂膜の膜厚を比較的大きく形成することによって該容量を小さくすることができる。
【０１４５】
〔実施例６〕
図３１は本発明による液晶表示装置の他の実施例を示す平面図であり、その３２−３２線における断面図を図３２に示している。
同図は実施例５と比較してさらに改良された構成を示すもので、図２７ないし図３０と同符号のものは同一材料を示している。
【０１４６】
実施例５の場合と異なる構成は、まず、画素電極ＰＸは絶縁膜ＧＩ上に形成され、対向電極ＣＴは該画素電極ＰＸ上に形成された第１保護膜ＰＳＶ１上に形成されている。
【０１４７】
すなわち、画素電極ＰＸと対向電極ＣＴは第１保護膜ＰＳＶを介して層を異ならしめている。
【０１４８】
そして、画素領域を除く他の領域には第２保護膜ＰＳＶ２が形成されている。この第２保護膜ＰＳＶ２は、たとえば少なくとも表示領域の全域に該第２保護膜ＰＳＶ２を形成した後に、画素領域に相当する部分を選択エッチングすることによって形成される。
【０１４９】
さらに、残存された第２保護膜ＰＳＶ２の表面には導電膜が形成されている。この導電層は対向電極ＣＴと一体に形成され、実施例５の場合と同様に、少なくとも表示領域の全域に導電膜を形成した後に、画素電極ＰＸに重畳される領域内の導電膜に、導電層ＦＴＣの形成領域の周囲をくり抜く開口を形成することによって対向電極ＣＴが形成されるようになっている。
【０１５０】
このように構成された液晶表示装置は、ゲート信号線ＧＬあるいはドレイン信号線ＤＬと前記導電層との間に第１保護膜ＰＳＶ１および第２保護膜ＰＳＶ２を介在させることによってそれらの間に発生させる容量を小さくできるとともに、画素電極ＰＸと対向電極ＣＴとの間に第１保護膜ＰＳＶ１を介在させることによってそれらの間の電界を液晶ＬＣ側へ強く発生させることができる効果を奏する。
【０１５１】
〔上記各実施例の特性比較〕
図３５は、上記実施例１、実施例２、実施例４、実施例５、および実施例６の各構成における印加電圧に対する透過率の特性を示したグラフを示している。
【０１５２】
ここで、各実施例の液晶表示装置は、いわゆる１５形ＸＧＡ規定のもので、ゲート信号線ＧＬの幅を１０μｍ、ドイレン信号線ＤＬの幅を８μｍとしたものを対象としている。
【０１５３】
同図では、比較のため、上記各実施例の他に、ＴＮ型のＴＦＴ−ＬＣＤおよびＩＰＳ型のＴＦＴ−ＬＣＤの特性をも示している。
【０１５４】
同図から、実施例１においてはその開口率が６０％、実施例２においてはその開口率が７０％、実施例４においてはその開口率が５０％、実施例５および６においてはその開口率が８０％になることが確認される。
【０１５５】
ここで、実施例５および６の場合に開口率が特に高いのは従来用いられていたブラックマトリックスを不要とした構成としたことによる。
【０１５６】
また、実施例６の場合、実施例５と比較して駆動電圧を低くできるのは、画素領域において第２保護膜ＰＳＶ２が形成されていない構成となっていることによる。
【０１５７】
〔実施例７〕
図３６は、本発明による液晶表示装置の他の実施例を示した平面図で、上述した各実施例をいわゆるマルチドメンイン方式の液晶表示装置に適用した場合を示したものである。
【０１５８】
ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界（横電界）において、各画素領域内に該横電界の方向が異なる領域を形成するようにし、各領域の液晶の分子の捩じれ方向を逆にすることにより、たとえば表示領域を左右からそれぞれ観た場合に生じる着色差を相殺させる効果を奏するようになる。
【０１５９】
図３６は、たとえば図１に対応した図となっており、一方向に延在しそれと交差する方向に並設させた帯状の各画素電極ＰＸを、前記一方向に対して角度θ（Ｐ型液晶で、配向膜のラビング方向をドレイン信号線の方向と一致づけた場合、５〜４０°が適当）に傾けて延在された後に角度（−２θ）に屈曲させて延在させることを繰り返してジグザグ状に形成したものとなっている。
【０１６０】
そして、フローティングされた導電層ＦＴＣも画素電極ＰＸと同様の形状とすることによって、これらはジグザグ状に形成されていても平行に配置された関係となっている。
【０１６１】
この場合、対向電極ＣＴは画素領域の周辺を除く領域に形成され、この対向電極ＣＴに上述した構成の各画素電極ＰＸおよび導電層ＦＴＣが重畳するように配置させるだけで、マルチドメイン方式の効果を奏することができる。
【０１６２】
そして、特に、画素電極ＰＸの屈曲部において対向電極ＣＴとの間に発生する電界は、画素電極ＰＸの他の部分において対向電極ＣＴとの間に発生する電界と全く異なることなく発生することが確かめられてる。従来はいわゆるディスクリネーション領域と称され、液晶の分子の捩じれの方向がランダムになって不透過部が発生していた。
【０１６３】
このため、画素電極ＰＸの屈曲部の近傍において光透過率の低下というような不都合が生じないという効果を奏する。
【０１６４】
なお、この実施例では、画素電極ＰＸは図中ｙ方向に延在させて形成したものであるが、図中ｘ方向に延在させるようにし、それに屈曲部を設けてマルチドメイン方式の効果を得るようにしてもよい。
【０１６５】
また、この実施例では、画素電極ＰＸに屈曲部を設けてマルチドメイン方式の効果を得るようにしたものである。
【０１６６】
しかし、画素電極ＰＸを少なくとも画素領域の周辺を除く全域に形成し、たとえば図２８に示したように、対向電極ＣＴを一方向に延在させその方向に交差する方向に並設させた構成のものにあっては、該対向電極に屈曲部を設けてマルチドメイン方式の効果を得るようにしてもよいことはいうまでもない。
【０１６７】
〔実施例８〕
図３７は本発明による液晶表示装置の他の実施例を示す平面図であり、その３８−３８線における断面図を図３８に示している。
同図は実施例１と比較してさらに改良された構成を示すもので、図１ないし図２と同符号のものは同一材料を示している。
【０１６８】
実施例１の場合と異なる構成は、まず、対向電極として機能する導電層ＦＣＴが対向電圧信号線ＣＬと画素電極ＰＸとの間のフローティングされた導電層として構成されるようになっている。
【０１６９】
すなわち、図３８に示すように、この導電層ＦＣＴは、対向電圧信号線ＣＬやゲート信号線ＧＬと同一レイヤの下部に形成された下地絶縁膜ＵＩのさらに下部に形成されている。
【０１７０】
ＩＴＯのような透明導電層で構成された導電層ＦＣＴは、図３７に示すように、その周辺部を下地絶縁膜ＵＩを介して対向電圧信号線ＣＬで重ねられている。
【０１７１】
これにより、フローティング状態ながら、下地絶縁膜ＵＩの厚さを調整することにより、導電層ＦＣＴの電位は対向電圧信号線ＣＬの電位に近くなり、対向電極の役割を果たし、液晶表示の透過率制御ができるようになる。
【０１７２】
このような構成にすることにより、実施例１では対向電極ＣＴと画素電極の重なり面積が大きいことで、これらの間に一定の確率で発生する短絡不良を低減させることができるようになる。
【０１７３】
また、図３８に示すように、薄膜トランジスタＴＦＴの駆動すべき容量が対向電圧信号線ＣＬとフローティングされた対向電極ＦＣＴの容量Ｃｔと該対向電極ＦＣＴと各々の画素電極ＰＸの間の容量Ｃｓｔｇの直並列構成となり低減させることができるようになる。
【０１７４】
なお、上述した実施例では、画素電極ＰＸと対向電極ＣＴとにおいて、その一方がドレイン信号線ＤＬおよびゲート信号線ＧＬによって囲まれた領域の少なくともその周囲を除く中央部の領域の全域に透明電極で形成し、この透明電極と重ねられるようにして他方の電極を形成したものである。
【０１７５】
しかし、前記一方の電極は他方の電極と重ねられる領域に開口が設けられていてもよいし、また、その開口の周辺部において該他方の電極と一部重ねられて形成してもよいことはいうまでもない。
【０１７６】
このようにした場合でも、画素電極ＰＸと対向電極ＣＴとの間に発生する電界（横電界）の分布に変化がないからである。
【０１７７】
また、上述した実施例では、画素電極ＰＸおよび対向電極において、そのいずれも透明な電極で構成したものである。しかし、その一方において、不透明な電極を用いてもよいことはもちろんである。
【０１７８】
すなわち、ドレイン信号線ＤＬおよびゲート信号線ＧＬによって囲まれた領域の少なくともその周囲を除く中央部の領域の全域に透明電極で対向電極を形成した場合、この対向電極と重ねられるようにして不透明な電極からなる画素電極を形成することが実施例として揚げられる。
【０１７９】
このようにしても、各実施例に示した技術的効果に相違を有するようになるものではないからである。
【０１８０】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、駆動電圧を小さくでき、薄膜トランジスタの負荷容量を小さくできるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素領域の一実施例を示す平面図である。
【図２】図１の２−２線における断面図である。
【図３】図１の３−３線における断面図である。
【図４】図１の４−４線における断面図である。
【図５】本発明による液晶表示装置に組み込まれる液晶表示パネルの外観を示す平面図である。
【図６】液晶表示パネルの各透明基板を固定しかつ液晶を封入されるシール材の構成を示す断面図である。
【図７】本発明による液晶表示装置のゲート信号端子の一実施例を示す構成図である。
【図８】本発明による液晶表示装置のドレイン信号端子の一実施例を示す構成図である。
【図９】本発明による液晶表示装置の対向電圧信号端子の一実施例を示す構成図である。
【図１０】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図１１】本発明による液晶表示装置の駆動の一実施例を示すタイミングチャートである。
【図１２】本発明による液晶表示装置において、その液晶表示パネルに外部回路を接続させた場合の平面図である。
【図１３】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図１４と組になる図である。
【図１４】本発明による液晶表示装置の製造方法の一実施例を示す工程図で、図１３と組になる図である。
【図１５】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図１６】図１５の１６−１６線における断面図である。
【図１７】図１５の１７−１７線における断面図である。
【図１８】図１５の１８−１８線における断面図である。
【図１９】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図２０と組になる図である。
【図２０】本発明による液晶表示装置の製造方法の他の実施例を示す工程図で、図１９と組になる図である。
【図２１】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図２２】図２１の２２−２２線における断面図である。
【図２３】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図２４】図２３の２４−２４線における断面図である。
【図２５】図２３の２５−２５線における断面図である。
【図２６】図２３の２６−２６線における断面図である。
【図２７】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図２８】図２７の２８−２８線における断面図である。
【図２９】図２７の２９−２９線における断面図である。
【図３０】図２７の３０−３０線における断面図である。
【図３１】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図３２】図３１の３２−３２線における断面図である。
【図３３】図３１の３３−３３線における断面図である。
【図３４】図３１の３４−３４線における断面図である。
【図３５】上述した各実施例の液晶表示装置の印加電圧−透過率の特性を示すグラフである。
【図３６】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図３７】本発明による液晶表示装置の画素領域の他の実施例を示す平面図である。
【図３８】図３７の３８−３８線における断面図である。
【符号の説明】
ＧＬ…ゲート信号線、ＧＩ…絶縁膜、ＤＬ…ドレイン信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、ＣＴ…対向電極、ＡＳ…半導体層、ＴＦＴ…薄膜トランジスタ、ＰＳＶ…保護膜、ＧＴＭ…ゲート信号端子、ＤＴＭ…ドレイン信号端子、ＣＴＭ…対向電圧信号端子、ＩＴＯ…透明導電層、ＦＴＣ…フローティングされた導電層。
【図１】
0003712899.tif 000002
【図２】
0003712899.tif 000003
【図３】
0003712899.tif 000004
【図４】
0003712899.tif 000005
【図５】
0003712899.tif 000006
【図６】
0003712899.tif 000007
【図７】
0003712899.tif 000008
【図８】
0003712899.tif 000009
【図９】
0003712899.tif 000010
【図１０】
0003712899.tif 000011
【図１１】
0003712899.tif 000012
【図１２】
0003712899.tif 000013
【図１３】
0003712899.tif 000014
【図１４】
0003712899.tif 000015
【図１５】
0003712899.tif 000016
【図１６】
0003712899.tif 000017
【図１７】
0003712899.tif 000018
【図１８】
0003712899.tif 000019
【図１９】
0003712899.tif 000020
【図２０】
0003712899.tif 000021
【図２１】
0003712899.tif 000022
【図２２】
0003712899.tif 000023
【図２３】
0003712899.tif 000024
【図２４】
0003712899.tif 000025
【図２５】
0003712899.tif 000026
【図２６】
0003712899.tif 000027
【図２７】
0003712899.tif 000028
【図２８】
0003712899.tif 000029
【図２９】
0003712899.tif 000030
【図３０】
0003712899.tif 000031
【図３１】
0003712899.tif 000032
【図３２】
0003712899.tif 000033
【図３３】
0003712899.tif 000034
【図３４】
0003712899.tif 000035
【図３５】
0003712899.tif 000036
【図３６】
0003712899.tif 000037
【図３７】
0003712899.tif 000038
【図３８】
0003712899.tif 000039