(57)【特許請求の範囲】
【請求項１】
基板に備えられ、ＭＯＳトランジスタ、深いトレンチに形成されたキャパシタ、及び、前記深いトレンチの前記ＭＯＳトランジスタが形成されている領域とは反対側の側面部に交わる、メモリ・セル間の分離のためのトレンチであって、前記深いトレンチよりも深さが浅いトレンチに形成された分離領域を含む、８平方折返しビット線ダイナミック・ランダム・アクセス・メモリを構成するメモリ・セルであって、
前記深いトレンチはその上表面にＳｉＯ2トレンチ・キャップを有し、前記分離領域は前記基板の上表面より突出した側壁を有し、前記キャパシタから外の前記基板へドーパントが拡散されることにより形成され及び前記ＭＯＳトランジスタのソース又はドレイン拡散層の一方を兼ねるＮストラップを備え、
前記基板の上表面上にゲートＳｉＯ2を介して形成され、前記分離領域の前記ＭＯＳトランジスタが形成されている領域側の前記側壁から前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方まで、前記トレンチ・キャップの上、及び前記Ｎストラップの上に重なり、かつ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体の下、隣接するメモリ・セルのＭＯＳトランジスタのゲート導体の下、及び前記両ゲート導体の間の領域の下を通って延びるゲート・ポリシリコン層をさらに含み、前記隣接するメモリ・セルのＭＯＳトランジスタのゲート導体は絶縁体層を介して前記ゲート・ポリシリコン層上に備えられ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体は、前記ゲート・ポリシリコン層上に前記ゲート・ポリシリコン層と接して備えられ、
前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方にビット線が接続されていることを特徴とするメモリ・セル。
【請求項２】
前記基板がＳＯＩ基板であり、前記分離領域の底部が前記ＳＯＩ基板を構成する埋め込みＳｉＯ2層上面とほぼ同じ深さに位置することを特徴とする請求項１記載のメモリ・セル。
【請求項３】
基板に備えられ、ＭＯＳトランジスタ、深いトレンチに形成されたキャパシタ、及び、前記深いトレンチの前記ＭＯＳトランジスタが形成されている領域とは反対側の側面部に交わる、メモリ・セル間の分離のためのトレンチであって、前記深いトレンチよりも深さが浅いトレンチに形成された分離領域を含む、８平方折返しビット線ダイナミック・ランダム・アクセス・メモリを構成するメモリ・セルであって、
前記分離領域の上表面部分が、前記深いトレンチの上表面全面を覆うように前記浅いトレンチから延長して形成され、且つ、前記基板の上表面より突出した側壁を有し、前記キャパシタから外の前記基板へドーパントが拡散されることにより形成され及び前記ＭＯＳトランジスタのソース又はドレイン拡散層の一方を兼ねるＮストラップを備え、
前記基板の上表面上にゲートＳｉＯ2を介して形成され、前記分離領域の前記ＭＯＳトランジスタが形成されている領域側の前記側壁から前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方まで、前記Ｎストラップの上に重なり、かつ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体の下、隣接するメモリ・セルのＭＯＳトランジスタのゲート導体の下、及び前記両ゲート導体の間の領域の下を通って延びるゲート・ポリシリコン層をさらに含み、
前記隣接するメモリ・セルのＭＯＳトランジスタのゲート導体は絶縁体層を介して前記ゲート・ポリシリコン層上に備えられ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体は、前記ゲート・ポリシリコン層上に前記ゲート・ポリシリコン層と接して備えられ、
前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方にビット線が接続されていることを特徴とするメモリ・セル。
【請求項４】
請求項１記載のメモリ・セル構造を製造する方法であって、
（１）深いトレンチに形成されたキャパシタと、浅いトレンチに形成された、隣接するメモリ・セルとの分離領域と、ゲートＳｉＯ2及び前記ゲートＳｉＯ2上のゲート・ポリシリコン層で覆われた活性領域と、前記深いトレンチに形成されたキャパシタから外の前記活性領域へドーパントが拡散されることにより形成されたＮストラップとを備える基板を用意するステップと、
（２）前記ゲート・ポリシリコン層上に薄い絶縁体層を付着するステップと、
（３）ゲート・ポリシリコン・コンタクト・マスクを用いて、ビット線コンタクトになる部分の上に中心が置かれた１辺がリソグラフィ・フィーチャ２つ分の大きさの四角い領域の前記絶縁体層をエッチングにより除去するステップと、
（４）ゲート導体及びゲート導体キャップをこの順序で付着するステップと、
（５）前記ゲート導体、前記ゲート導体キャップ、及び前記絶縁体層で覆われていない部分の前記ゲート・ポリシリコン層をゲート導体マスクにより前記ゲートＳｉＯ2でエッチングが止まるまでエッチングするステップと、
（６）前記エッチング後に残ったゲート導体、ゲート導体キャップおよびゲート・ポリシリコン層の側壁上にスペーサ絶縁体層を形成し、ソース又はドレイン拡散層のいずれかとなる接合部を形成し、エッチ・ストップ層及び層間絶縁体層をこの順序で形成し、前記エッチ・ストップ層及び前記層間絶縁体層にビット線コンタクト開口部を形成し、前記ビット線コンタクト開口部を介して前記ソース又はドレイン拡散層に接続する配線を形成するステップとを、この順序で含む方法。
【請求項５】
前記基板を用意する前記（１）のステップが、
（ｉ）基板に形成された深いトレンチにキャパシタを形成し、その上表面にＳｉＯ2トレンチ・キャップを形成するステップと、
（ｉｉ）前記分離領域、前記活性領域及び前記トレンチ・キャップ上に前記ゲートＳｉＯ2、前記ゲート・ポリシリコン層、及びパッドをこの順序で付着するステップと、
（ｉｉｉ）浅いトレンチ分離マスクを使用して基板に浅いトレンチをエッチングするステップと、
（ｉｖ）前記浅いトレンチにＳｉＯ2充填物を付着し、平坦化するステップとを、この順序で含むことを特徴とする、
請求項４に記載のメモリ・セル構造を製造する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には、集積回路ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）に関し、より具体的には、ＤＲＡＭセル・サイズの低減を達成するプロセス・シーケンス、セル構造、およびセル・レイアウトに関する。
【０００２】
【従来の技術】
半導体デバイスの製造は、デバイス基板の表面上にコンピュータ支援設計（ＣＡＤ）で生成したパターンを正確に転写することに依存している。通常、転写プロセスは、光リソグラフィとそれに続く様々な減法プロセス（エッチング）、加法プロセス（付着）、材料改変プロセス（たとえば、酸化、イオン注入など）を使用して行われる。光リソグラフィのパターン化は、金属層にエッチングしたコンピュータ生成パターンの拡大イメージを含むフォトマスクと呼ばれる金属被覆水晶板の照射を行うものである。この照射を施したイメージは、サイズが低減され、デバイス基板上の感光充填物ムにパターン化される。
【０００３】
必要な密度を達成するため、１Ｇビット時代のＤＲＡＭでは、リソグラフィ・フィーチャサイズの２乗の約８倍の面積のセルが必要になる。従来の「８平方」折返しビット線ＤＲＡＭセルでは、リソグラフィ・フィーチャ１つ分のトランスファ・デバイス・チャネル長を必要とする。しかし、トランスファ・デバイス・チャネル長がこの時間フレーム内でリソグラフィ・フィーチャ１つ分（約０．１８μｍ）にスケーリングする見込みはなさそうである。
【０００４】
【発明が解決しようとする課題】
したがって、本発明の一目的は、リソグラフィ・フィーチャ２つ分のトランスファ・デバイス・チャネル長を可能にする８平方折返しビット線ＤＲＡＭセル用のプロセス・シーケンス、セル構造、およびセル・レイアウトを提供することにある。
【０００５】
また、本発明の一目的は、深いトレンチのカラー（collar）またはキャップの付着の解消、あるいはワード線間キャパシタンスの低減を可能にするような、プロセス・シーケンスを提供することにもある。
【０００６】
【課題を解決するための手段】
本発明によれば、リソグラフィ・フィーチャ２つ分のトランスファ・デバイス・チャネル長を可能にする８平方折返しビット線ＤＲＡＭセル用のプロセス・シーケンス、セル構造、およびセル・レイアウトが提供される。本発明の方法によって作成されるセルでは、８平方折返しビット線ＤＲＡＭセル中に２リソグラフィ・フィーチャのトランスファ・デバイス・チャネル長が可能になる。この方法では、スペーサ定義のフィーチャのない従来の処理技法を使用し、従来の構造を使用する。このセルは、１つの追加マスク（ゲート・ポリ・コンタクト（ＧＰＣ）マスク）と最小限の追加処理のみ必要とする。
【０００７】
プロセス・シーケンスは、深いトレンチ（ＤＴ）の処理と、それに続くＳｉＯ2の付着、平坦化、およびパッド・ストリップの付着から始まる。次に、ゲートＳｉＯ2、ポリシリコン、パッドが付着される。この構造は、浅いトレンチ分離マスクを使用してエッチングされ、ＳｉＯ2が充填される。平坦化後、薄い絶縁体が付着され、ゲート・ポリ・コンタクト・マスクによってもう一度この構造がエッチングされる。次に、ゲート導体が付着される。最終エッチング後、配線が追加される。
【０００８】
【発明の実施の形態】
プロセス・シーケンスの概要を以下に示す。注入マスクのように本発明にとって重要ではない所与のステップは省略されており、適宜、挿入することができる。
【０００９】
次に添付図面、特に図１を参照すると、同図には本発明のステップを示す流れ図が示されている。まず、ブロック１では、セルに対して深いトレンチ（ＤＴ）の処理が施される。これは、ＮウェルとＰウェルを形成し、続いて研磨止めとして保護窒化物を付着することによって、達成される。基板に深いトレンチをエッチングし、トレンチ表面に沿って絶縁体を形成することによって、トレンチ・キャパシタが形成される。トレンチは、ドーピングしたポリシリコンで充填される。このポリシリコンは第１のレベルまでくぼみが設けられ、絶縁カラー（collar）が付着され、エッチングされる。第１のレベルの上に、導電ポリシリコンの第２の層が付着され、くぼみが設けられる。このくぼみのために、ストラップを形成できるように、表面の下までポリシリコンがエッチングされる。
【００１０】
この第１のステップ後の構造を図２に示す。図２には、深いトレンチの処理後のセルの断面図が示されている。また、周辺１１領域とアレイ１２領域の両方が示されている。アレイ領域１２では、Ｐウェル１３とＮ＋埋込みプレート１４がトレンチ１５を取り囲んでいる。Ｐウェル１３の上にはパッド１６が付着されている。トレンチ１５内には、ノード誘電体１７とポリシリコン充填物１８が付着されている。カラー（collar）１９と第２のポリシリコン充填物２０はトレンチ１５の次の領域を充填している。トレンチ１５の一番上の層には、ストラップ・ポリシリコン２１が付着されている。
【００１１】
図１に戻ると、次にブロック２に示すように、ＳｉＯ2トレンチ・キャップ付着、平坦化、パッド・ストリップが行われる。このステップ後の構造を図３に示す。図３では、ポリシリコン２１の上のトレンチ１５内にＳｉＯ2トレンチ・キャップ２２が付着されている。トレンチ・キャップ２２の付着後、トレンチ・キャップ２２が平坦化され、パッド１６が除去される。図１のブロック３に示す第３のステップでは、ゲートＳｉＯ2、ゲート・ポリシリコン、パッドが付着される。図４では、ゲートＳｉＯ2２３とゲート・ポリシリコン２４が付着されている。新しいパッド２５が構造全体を覆っている。
【００１２】
図１のブロック４に示す第４のステップは、浅いトレンチ分離（ＳＴＩ）マスクによるエッチング、ＳｉＯ2による充填、平坦化、パッド・ストリップの追加である。この第４のステップについては図５に示す。この場合、構造のエッチングの際にＳＴＩマスクが使用されている。このエッチング後、ＳＴＩ  ＳｉＯ2充填物２６が付着され、平坦化される。パッド２５は除去されている。ストラップ・ポリシリコン２１の付着後の熱処理により、ドーパントがトレンチから外に拡散し、Ｎストラップ外方拡散２７が形成される。この拡散は、ＤＲＡＭセルのノード拡散として機能する。
【００１３】
図１のブロック５に示す第５のステップでは、薄い絶縁体（３０ｎｍのＳｉＯ2）が付着され、ゲート・ポリ・コンタクト（ＧＰＣ）マスクによってエッチングされる。図６では、薄い絶縁体２８が付着されている。ＧＰＣマスクは、周辺領域から薄い絶縁体２８を完全に除去し、標準のＣＭＯＳ構造の形成を可能にするように設計されている。アレイ内のＧＰＣマスクは、１辺あたりリソグラフィ・フィーチャが約２つ分の大きさで、ビット線コンタクトになる部分の上に中心が置かれた四角い領域から薄い絶縁体２８を除去するように設計されている。
【００１４】
図１のブロック６に示す第６のステップでは、ゲート導体（ＧＣ、ポリシリコン、またはＷＳｉx）とＧＣキャップ（Ｓｉ3Ｎ4）が付着される。この第６のステップについては図７に示す。ゲート導体２９とゲート導体キャップ３０が付着されている。この時点でアレイの表面は、ほぼ薄い絶縁体２８の厚さ分（３０ｎｍ）だけ周辺領域の表面より高くなっている。この厚さは、後続処理で障害が発生しないように十分薄くなるように選ばれている。
【００１５】
図１のブロック７に示す第７のステップでは、ＧＣマスクを使用してゲート導体がエッチングされる。これについては図８に示す。まず、ＧＣマスクを使用してゲート導体キャップ３０がエッチングされる。次に、マスキング・フォトレジストが除去され、ゲート導体２９とゲート・ポリシリコン２４が選択的にＳｉ3Ｎ4およびＳｉＯ2までエッチングされる。この構造の各種領域では、このエッチングがゲート・キャップ３０、ゲートＳｉＯ2２３、薄い絶縁体２８、またはＳＴＩ充填物２６で停止する。
【００１６】
ブロック８に示す最終ステップは、スペーサ、接合部、不動態層、コンタクトの追加である。これについては図９に示す。ゲートの側壁上にＳｉＯ2／Ｓｉ3Ｎ4のスペーサ３３が構築される。注入／拡散によってソース／ドレイン拡散３２が形成される。不動態／エッチ・ストップ層（Ｓｉ3Ｎ4）３６と第１の絶縁体（ＳｉＯ2）３５が付着される。この第１の絶縁体３５によりビット線コンタクト開口部がエッチングされ、不動態／エッチ・ストップ層３６で止まる。次に、この不動態／エッチ・ストップ層がエッチングされ、ビット線コンタクト拡散３２への接触が可能になり、ビット線コンタクト開口部内のゲート側壁上に不動態／エッチ・ストップ材料からなる追加スペーサ３４が残る。
【００１７】
本発明の第２の実施例を図１０に示す。この場合は絶縁体上シリコン（ＳＯＩ）基板から始め、図９に示すセルを構築するために使用したシーケンスを使用する。ＳＯＩ基板の使用により、ＤＴカラーの解消と、プレート、ウェル、分離処理の潜在的な単純化を可能にする。図１０に示すように、この構造は図９の構造と同様であるが、開始基板がＳＯＩ基板である点が異なっている。この場合、ＳＴＩの底部は、デバイス・シリコン層の下部表面と同じくらい浅くすることができ、トレンチ・カラーを解消することもできる。というのは、トレンチの側壁上の垂直寄生電界効果トランジスタ（ＦＥＴ）が除去されているからである。
【００１８】
本発明の第３の実施例を図１１に示す。ＳｉＯ2、ゲート・ポリシリコン、パッドが先に付着され、続いて深いトレンチの処理が行われるように、列挙したプロセス・ステップが再配置されている。図１に示すステップ２は除去され、ワード線間キャパシタンスが減少する。深いトレンチの処理後、プロセス・ステップは図１に示す順にステップ４〜８へ進む。ゲート付着はＤＴ処理の前に置かれているが、これは他の理由（熱供給（thermal budget））から望ましくない場合もある。図１１に示すように、図示の構造は図９の構造と同様であるが、ゲート・ポリシリコンがトレンチの上に重ならない点が異なっている。この違いの結果、ゲート・ポリシリコンと通過ワード線との間の重なり領域が低減され、ワード線と通過ワード線との間のキャパシタンスが低減される。
【００１９】
第４の実施例では、プロセス・ステップがもう一度再配置されている。プロセス・ステップは、図１のステップ１のように深いトレンチの処理から始まる。次に、図１のステップ４のように、セルが浅いトレンチ分離マスクでエッチングされ、ＳｉＯ2で充填される。ただし、ＳＴＩ充填物はＳｉ表面よりかなり上のレベルまで平坦化され（たとえば、１００ｎｍで、１５ｎｍ程度まで可能である）、ゲートＳｉＯ2とゲート・ポリシリコンが付着され、ゲート・ポリシリコンはＳＴＩの最上部まで平坦化される（周辺部については平坦化マスクが必要な場合もある）。前述のステップから理解できるように、ＳＴＩ充填物が平坦化される高さによって、ポリシリコンの高さが決まる。次に、プロセスは図１のステップ５〜８の通りに進む。
【００２０】
本発明の方法によって構築したセルにとって有利な点は数多くある。本発明の方法によって作成されたセルでは、８平方折返しビット線ＤＲＡＭセル中に２リソグラフィ・フィーチャのトランスファ・デバイス・チャネル長が可能になる。このセルは、側壁イメージ技法を使用せずに、従来のプレーナ・デバイスを使用して製造される。この方法では、スペーサ定義のフィーチャのない従来の処理技法を使用し、従来の構造（たとえば、垂直デバイスなし）を使用する。周辺領域には、従来の相補型金属酸化膜半導体（ＣＭＯＳ）構造が構築される。このセルは、１つの追加マスク（ＧＰＣ）と最小限の追加処理のみ必要とする。
【００２１】
ＤＴ内で第２および第３のポリシリコンくぼみエッチングを行う際に、ＳＴＩ平坦化パッドが所定の位置に存在しない。したがって、ＤＴ側壁上の埋込みストラップ開口部の深さがより制御しやすくなる。また、この特徴により、ＳＴＩの深さをより浅くすることもできる。ＳＴＩは、Ｓｉ表面よりかなり上のレベルまで平坦化されるので、この構造の特性はＳＴＩ平坦化許容誤差に対する感度が低くなる。ゲート・ポリシリコンはデバイスのＳＴＩバウンド・エッジを取り囲んでいないので、この取り囲みの深さに対するデバイス特性の依存状態が解消される。ＳＴＩ充填後、ＳＴＩバウンド拡散エッジは露出されないので、接合エッジ不動態の改善が期待できる。ビット線コンタクト（ＣＢ）エッチ・ストップＳｉ3Ｎ4はＳＴＩバウンド接合エッジの上に重ならないので、エッチ保護の上のＣＢの増加が期待できる。また、ノード拡散は埋込みストラップ外方拡散によってのみ形成され、ノードへの接合注入がまったくないので、このセルの保持特性は、ノード拡散の縮小とノード拡散での注入損傷なしという２つの理由から改善される可能性がある。
【００２２】
好ましい実施例に関して本発明を説明してきたが、当業者には、特許請求の範囲の精神および範囲内で変更して本発明を実施することができることが分かるだろう。
【００２３】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００２４】
［１］基板に備えられ、ＭＯＳトランジスタ、深いトレンチに形成されたキャパシタ、及び、前記深いトレンチの前記ＭＯＳトランジスタが形成されている領域とは反対側の側面部に交わる、メモリ・セル間の分離のためのトレンチであって、前記深いトレンチよりも深さが浅いトレンチに形成された分離領域を含む、８平方折返しビット線ダイナミック・ランダム・アクセス・メモリを構成するメモリ・セルであって、
前記深いトレンチはその上表面にＳｉＯ2トレンチ・キャップを有し、前記分離領域は前記基板の上表面より突出した側壁を有し、前記キャパシタから外の前記基板へドーパントが拡散されることにより形成され及び前記ＭＯＳトランジスタのソース又はドレイン拡散層の一方を兼ねるＮストラップを備え、
前記基板の上表面上にゲートＳｉＯ2を介して形成され、前記分離領域の前記ＭＯＳトランジスタが形成されている領域側の前記側壁から前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方まで、前記トレンチ・キャップの上、及び前記Ｎストラップの上に重なり、かつ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体の下、隣接するメモリ・セルのＭＯＳトランジスタのゲート導体の下、及び前記両ゲート導体の間の領域の下を通って延びるゲート・ポリシリコン層をさらに含み、前記隣接するメモリ・セルのＭＯＳトランジスタのゲート導体は絶縁体層を介して前記ゲート・ポリシリコン層上に備えられ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体は、前記ゲート・ポリシリコン層上に前記ゲート・ポリシリコン層と接して備えられ、
前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方にビット線が接続されていることを特徴とするメモリ・セル。
［２］前記基板がＳＯＩ基板であり、前記分離領域の底部が前記ＳＯＩ基板を構成する埋め込みＳｉＯ2層上面とほぼ同じ深さに位置することを特徴とする［１］記載のメモリ・セル。
［３］基板に備えられ、ＭＯＳトランジスタ、深いトレンチに形成されたキャパシタ、及び、前記深いトレンチの前記ＭＯＳトランジスタが形成されている領域とは反対側の側面部に交わる、メモリ・セル間の分離のためのトレンチであって、前記深いトレンチよりも深さが浅いトレンチに形成された分離領域を含む、８平方折返しビット線ダイナミック・ランダム・アクセス・メモリを構成するメモリ・セルであって、
前記分離領域の上表面部分が、前記深いトレンチの上表面全面を覆うように前記浅いトレンチから延長して形成され、且つ、前記基板の上表面より突出した側壁を有し、前記キャパシタから外の前記基板へドーパントが拡散されることにより形成され及び前記ＭＯＳトランジスタのソース又はドレイン拡散層の一方を兼ねるＮストラップを備え、
前記基板の上表面上にゲートＳｉＯ2を介して形成され、前記分離領域の前記ＭＯＳトランジスタが形成されている領域側の前記側壁から前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方まで、前記Ｎストラップの上に重なり、かつ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体の下、隣接するメモリ・セルのＭＯＳトランジスタのゲート導体の下、及び前記両ゲート導体の間の領域の下を通って延びるゲート・ポリシリコン層をさらに含み、
前記隣接するメモリ・セルのＭＯＳトランジスタのゲート導体は絶縁体層を介して前記ゲート・ポリシリコン層上に備えられ、当該メモリ・セルの前記ＭＯＳトランジスタのゲート導体は、前記ゲート・ポリシリコン層上に前記ゲート・ポリシリコン層と接して備えられ、
前記ＭＯＳトランジスタのソース又はドレイン拡散層の他方にビット線が接続されていることを特徴とするメモリ・セル。
［４］上記［１］記載のメモリ・セル構造を製造する方法であって、
（１）深いトレンチに形成されたキャパシタと、浅いトレンチに形成された、隣接するメモリ・セルとの分離領域と、ゲートＳｉＯ2及び前記ゲートＳｉＯ2上のゲート・ポリシリコン層で覆われた活性領域と、前記深いトレンチに形成されたキャパシタから外の前記活性領域へドーパントが拡散されることにより形成されたＮストラップとを備える基板を用意するステップと、
（２）前記ゲート・ポリシリコン層上に薄い絶縁体層を付着するステップと、
（３）ゲート・ポリシリコン・コンタクト・マスクを用いて、ビット線コンタクトになる部分の上に中心が置かれた１辺がリソグラフィ・フィーチャ２つ分の大きさの四角い領域の前記絶縁体層をエッチングにより除去するステップと、
（４）ゲート導体及びゲート導体キャップをこの順序で付着するステップと、
（５）前記ゲート導体、前記ゲート導体キャップ、及び前記絶縁体層で覆われていない部分の前記ゲート・ポリシリコン層をゲート導体マスクにより前記ゲートＳｉＯ2でエッチングが止まるまでエッチングするステップと、
（６）前記エッチング後に残ったゲート導体、ゲート導体キャップおよびゲート・ポリシリコン層の側壁上にスペーサ絶縁体層を形成し、ソース又はドレイン拡散層のいずれかとなる接合部を形成し、エッチ・ストップ層及び層間絶縁体層をこの順序で形成し、前記エッチ・ストップ層及び前記層間絶縁体層にビット線コンタクト開口部を形成し、前記ビット線コンタクト開口部を介して前記ソース又はドレイン拡散層に接続する配線を形成するステップとを、この順序で含む方法。
［５］前記基板を用意する前記（１）のステップが、
（ｉ）基板に形成された深いトレンチにキャパシタを形成し、その上表面にＳｉＯ2トレンチ・キャップを形成するステップと、
（ｉｉ）前記分離領域、前記活性領域及び前記トレンチ・キャップ上に前記ゲートＳｉＯ2、前記ゲート・ポリシリコン層、及びパッドをこの順序で付着するステップと、
（ｉｉｉ）浅いトレンチ分離マスクを使用して基板に浅いトレンチをエッチングするステップと、
（ｉｖ）前記浅いトレンチにＳｉＯ2充填物を付着し、平坦化するステップとを、この順序で含むことを特徴とする、［４］に記載のメモリ・セル構造を製造する方法。
【図面の簡単な説明】
【図１】本発明のステップを示す流れ図である。
【図２】深いトレンチの処理後のセル構造の断面図である。
【図３】ＳｉＯ2トレンチ・キャップ付着、平坦化、パッド・ストリップ後のセル構造の断面図である。
【図４】ゲートＳｉＯ2、ゲート・ポリシリコン、パッドの付着後のセル構造の断面図である。
【図５】浅いトレンチ分離エッチング、平坦化、パッド・ストリップ後のセル構造の断面図である。
【図６】薄い絶縁体付着と、ゲート・ポリシリコン・コンタクト（ＧＰＣ）マスクおよびエッチング後のセル構造の断面図である。
【図７】ゲート導体およびゲート・キャップ付着後のセル構造の断面図である。
【図８】ゲート導体マスクおよびエッチング後のセル構造の断面図である。
【図９】スペーサ、接合部、不動態層、コンタクト、配線後のセル構造の断面図である。
【図１０】本発明の代替実施例により構築したセル構造の断面図である。
【図１１】本発明の第２および第３の代替実施例により構築したセル構造の断面図である。
【図１２】本発明の実施例によるセル・レイアウトを示す図である。
【符号の説明】
１１  周辺
１２  アレイ
１３  Ｐウェル
１４  Ｎ＋埋込みプレート
１５  トレンチ
１６  パッド
１７  ノード誘電体
１８  ポリシリコン
１９  カラー
２０  第２のポリシリコン充填物
２１  ストラップ・ポリシリコン
２２  ＳｉＯ2トレンチ・キャップ
２３  ゲートＳｉＯ2
２４  ゲート・ポリシリコン
２５  パッド
２６  ＳＴＩ  ＳｉＯ2充填物
２７  Ｎストラップ外方拡散
２８  薄い絶縁体
２９  ゲート導体
３０  キャップ
３１  ＧＣマスク／エッチング
３２  ソース／ドレイン拡散
３３  スペーサ
３４  追加スペーサ
３５  第１の絶縁体
３６  不動態／エッチ・ストップ層
【図１】
0003640486.tif 000002
【図２】
0003640486.tif 000003
【図３】
0003640486.tif 000004
【図４】
0003640486.tif 000005
【図５】
0003640486.tif 000006
【図６】
0003640486.tif 000007
【図７】
0003640486.tif 000008
【図８】
0003640486.tif 000009
【図９】
0003640486.tif 000010
【図１０】
0003640486.tif 000011
【図１１】
0003640486.tif 000012
【図１２】
0003640486.tif 000013