(57)【特許請求の範囲】
【請求項１】
読取対象領域を撮像して得られるｎビットの階調の画像データに対して、これをｍ（ｍ＜ｎ）ビットの階調の画素データとして取りこむ場合において、
前記画像データのうち所定個数の判定用の画素を選択し、
選択された各画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数が判定用のしきい値を超える最も上位のビットを開始ビットと判定し、
前記画像データの各画素データに対して上記判定された開始ビットから下位のｍビットの画素データを有効値とすることを特徴とする画像データ取込方法。
【請求項２】
撮像手段により読取対象領域を撮像して得られるｎビット階調の画像データが与えられるとその画像データからあらかじめ指定された個数の判定用の画素を選択する選択手段と、
この選択手段により選択された複数の画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数を計数すると共に、その計数個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する判定手段と、
前記画像データの各画素データに対して上記判定された開始ビットから下位に向けて取込み対象となるｍビットの画素データを有効値とする画素データ取込手段とを備えたことを特徴とする画像データ取込み装置。
【請求項３】
画像データ取込み装置の制御手段に、
撮像手段により読取対象領域を撮像して得られるｎビット分解能の画像データが与えられるとその画像データからあらかじめ指定された個数の判定用の画素を選択する処理と、
選択された複数の画素の画素データについて数値データが出現する上位のビットをみたときに同じビットとなる画素の個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する処理と、
前記画像データの各画素データに対して上記判定された開始ビットから下位に向けて取込対象となるｍビットの画素データを取り込む処理を実行させることを特徴とする画像データ取込プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、読取対象領域に存在する明暗パターンからなる情報コードを読取る情報コード読取装置等に好適な画像データ取込方法，画像データ取込み装置および画像データ取込プログラムに関する。
【０００２】
【発明が解決しようとする課題】
例えば、画像データ取込み装置は、読取対象領域内の情報コードを読取るにあたり、その撮像部分を構成する部品としてＣＭＯＳイメージセンサが、コスト，消費電力の特性面でＣＣＤセンサより優れている点から採用される傾向にある。このようなＣＭＯＳイメージセンサを使用する一般的なモジュールはＡ／Ｄ変換器の分解能の向上に伴い、従来の８ビットＡ／Ｄ変換器により８ビットの画素データとして出力するものに加えて１０ビットＡ／Ｄ変換器により１０ビットの画素データとして出力するものも安価に提供されつつある。
【０００３】
この場合、画像データとして１０ビットの画素データのものを処理するには、情報を取込むためのメモリの増加や処理時間の増加を招くので、好ましくない面がある。
【０００４】
ところで、使用する画像メモリとしては一般的に８ビット、１６ビット、３２ビットと８ビットの倍数単位で扱うものが主流である。したがって、ＣＭＯＳイメージセンサの出力としてＡ／Ｄ変換器の１０ビット出力を上述したメモリに蓄えるように構成すると、８ビットの倍数単位で記憶するメモリにおいては１画素１０ビットのデータを１６ビット単位で記憶する必要があることから不必要なメモリの増大を招くことになる。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、不必要なメモリの増大を防ぎつつ処理時間の増加を招くことがない画像データ取込方法，この方法を利用した画像データ取込み装置及び画像データ取込プログラムを提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の画像データ取込方法は、画素データのうち所定個数の判定用の画素を選択し、選択された各画素の画素データについて所定個数の判定用の画素を選択し、選択された各画素の画素データについて数値データが出現する上位のビットをみたときに同じビット値となる画素の個数が判定用のしきい値を超える最も上位のビットを開始ビットと判定し、前記画像データの各画素データに対して上記判定された開始ビットから下位のｍビットの画素データを有効値とするため、ｎビットで記憶させるメモリを用意することなく不必要なメモリの増大を防ぎ、ｍビットで処理するため処理時間の増加を招くことをなくすることができる。
【０００７】
尚、画像データ取込み装置において要求される解像度は、白点及び黒点の明暗レベルとして、白と黒との判別が成されればよいため、従来のものと同様に低くても良いとされている。
【０００８】
請求項２記載の画像データ取込装置によれば、選択手段は、画像データからあらかじめ指定された個数の判定用の画素を選択し、判定手段は、当該画素の画素データについて数値データが出現する上位ビットをみたときに同じビット値となる画素の個数を計数すると共に、その計数個数が判定用のしきい値を超えるときのビットのうちの最も上位のビットを開始ビットと判定する。また、画素データ取込手段は、前記画像データの各画素データに対して判定された開始ビットから下位に向けて取込対象となるｍビットの画素データを有効値とする。これにより、明暗の解像度を維持した状態においてｍビットの有効なデータを得られると共にコストの低減を図ることができる。
【０００９】
【発明の実施の形態】
以下本発明の画像データ取込方法を使用した画像データ取込装置を、情報コード読取装置１に適用した一実施形態につき、図面を参照して説明する。尚、以下の説明においては、本発明の特徴的な構成を有する電気的構成を中心に述べる。
図１は、情報コード読取装置１の要部の電気的構成を示している。
情報コード読取装置１は、全体の制御を行うＣＰＵ２を中心として構成されている。ＣＰＵ（Central Processing Unit）２は、プログラムメモリ３が接続されており、このプログラムメモリ３にあらかじめ記憶されているプログラムを読み出して他に接続される各構成要素を動作させるようになっている。
【００１０】
ＣＰＵ２には、プログラムメモリ３の他、エリアセンサ４，ワークメモリ５，キー操作部６，通信インターフェース７，表示部８及び画像メモリコントローラ９が接続されている。
【００１１】
撮像手段としてのエリアセンサ４は、例えばＣＭＯＳイメージセンサ及び図示しないＡＧＣ（Automatic Gain Control）等とからなるもので、読取対象領域Ｐに光を照射する図示しない照明用発光ダイオードからの光の反射を受けてＣＰＵ２からのタイミング信号にしたがって読取対象領域Ｐを所定の走査方向で各画素毎に撮像し、撮像された画像データをアナログ信号としてアンプ１０に出力するようになっている。
【００１２】
アンプ１０は、エリアセンサ４により撮像された画像データのアナログ信号を所定の増幅度で増幅し、Ａ／Ｄ変換器１１に出力するように構成されている。
【００１３】
Ａ／Ｄ変換器１１は、ＣＰＵ２からのタイミング信号にしたがって、アンプ１０により増幅された信号を画素毎の画像データとして１０ビットで量子化し、取込みデータ判定回路１２及び画像データ取込み回路１３に出力するように構成されている。
【００１４】
なお、この実施形態において用いているエリアセンサ４は、アンプ１０及びＡ／Ｄ変換器１１を一体に備えたモジュールとして提供されているものである。
【００１５】
取込みデータ判定回路１２及び画像データ取込み回路１３は、相互に接続されており例えばマイクロコンピュータ，ＲＯＭ，ＲＡＭ等からなるもので、ＲＯＭには画像データを取込む際に、１０ビット分解能の画像データから８ビット分解能の画素データを有効値とするように設定するプログラムが記憶されており、また、ＲＡＭにはそのプログラムを実行するためのワークメモリ領域が確保されている。
【００１６】
また、取込みデータ判定回路１２及び画像データ取込み回路１３は、例えば３種類（複数種類）の取込みモード（以降、それぞれ取込みモード▲１▼，▲２▼，▲３▼と記述する）を後述する手順にしたがって設定選択し、８ビット分解能の画素データを有効値として画像メモリ１４に格納するように構成されている。尚、初期状態として取込みモード▲１▼に設定されている。尚、取込みデータ判定回路１２及び画像データ取込み回路１３により本発明における制御手段としてのデータ処理回路１５が構成されている。
【００１７】
画像メモリ１４は、取込みデータ判定回路１２，画像データ取込み回路１３及び画像メモリコントローラ９に接続されている。画像メモリ１４は、明暗を記録するための画像データメモリ（図示せず）等から構成されている。また、画像メモリ１４は、１読取対象領域分以上の画素データを、１画素データに対して８ビットで格納できるようにメモリ領域が割り当てられており、格納された画素データに対するアドレスを接続される各構成要素から指定でき、内容を読取書込可能に構成されている。
【００１８】
画像メモリコントローラ９は、ＣＰＵ２からの制御信号に基づいて画像メモリ１４のアドレスを指定することで、画像メモリ１４の内容を読取書込可能に構成されている。
【００１９】
ワークメモリ５にはプログラム動作時のワークエリアが割り当てられている。またキー操作部６は、例えばファンクションキーにより構成されており各種情報を入力可能に構成されている。通信インターフェース７は、外部に接続される例えばコンピュータとのデータ通信可能に構成されており、表示部８は読み込んだ２次元コードなどを表示するために用いられる。
【００２０】
上記構成の作用につき説明する。
以下、読取対象領域Ｐを撮像する際に１読取対象領域分の画素データが画像メモリ１４に記憶される過程を説明する。
【００２１】
まず、読取対象領域Ｐで反射される光が情報コード読取装置１のエリアセンサ４に入射する。エリアセンサ４は、ＣＰＵ２からのタイミング信号にしたがって、読取対象領域Ｐを撮像して得たアナログ信号をアンプ１０に出力する。アンプ１０は、所定の増幅度でアナログ信号を増幅しＡ／Ｄ変換器１１に出力する。
【００２２】
Ａ／Ｄ変換器１１は、ＣＰＵ２からのタイミング信号にしたがって、増幅されたアナログ信号を画素毎の画像データとして１０ビット分解能で量子化したディジタル信号に変換し、取込みデータ判定回路１２及び画像データ取込み回路１３に出力する。図２（ａ），図２（ｂ），図２（ｃ）は、それぞれ画像取込みモード▲１▼，▲２▼，▲３▼毎の処理動作を模式的に表わす図を示しており、また、図３は、取込みデータ判定回路１２及び画像データ取込み回路１３が行う画像取込み処理のフローチャートを示している。
【００２３】
画像データ取込み回路１３は、画像データを順次画素毎に取込み、あらかじめ設定されている画像取込みモード▲１▼で１読取対象領域分の画素データを画像メモリ１４に記憶させる。
【００２４】
また、１０ビットの階調の画像データが与えられると画像データのうち所定個数の判定用の画素を選択する。図４（ａ），（ｂ），（ｃ）は、このときに選択される判定用の画素を読取対象領域Ｐに対する領域Ｓとして図面内にハッチングすることにより示している。尚、読取対象領域Ｐは所定の検査区域にあらかじめ分割されており、その検査区域を図中破線で示している。また、７×７個の検査区域に分割しているが、これは理解を容易化するための簡易モデルを示しており、実際には６４０×４８０画素程度の領域に対して所定の検査区域に分割するものである。
【００２５】
また、選択される判定用の画素としては、図４（ａ）に示すように読取対象領域Ｐの例えば略中央の水平方向の走査線に対応する特定ライン部分の領域Ｓ、図４（ｂ）に示すように読取対象領域Ｐの例えば略中央部の検査区域に対応する特定エリア部分の領域Ｓ、図４（ｃ）に示すように読取対象領域Ｐに含まれる全画素に対応する領域Ｓなどが挙げられるが、本実施形態においては、図４（ｃ）に示すように全画素に対応する領域Ｓで画像取込み処理を行う形態につき説明する。
【００２６】
取込みデータ判定回路１２は、３種類の取込みモードのうち初期状態として取込みモード▲１▼を設定選択し、この所定の取込みモード▲１▼で画像データを取込む（ステップＳ１）。このとき、取込みデータ判定回路１２は、画像データの選択された画素について上位２ビット、すなわち、最上位ビットｂ９及び最上位から２ビット目ｂ８を取込み、この取込みデータを判断する（ステップＳ２）。すなわち、取込みデータ判定回路１２は、選択された判定用の画素に対して、最上位ビットｂ９が有効（例えば「１」とする）となる個数を計数し、また、最上位から２ビット目ｂ８が「１」となる個数を計数して判断する。
【００２７】
そして、取込みデータ判定回路１２は、最上位ビットｂ９が「１」となる個数があらかじめ定められた所定の判定用のしきい値ｎ１を超えるか否かを判定する（ステップＳ３）。このとき、取込みデータ判定回路１２は、判定用のしきい値ｎ１を超えるときには（ステップＳ３：Ｙｅｓ）、画像データ取込みモードを▲１▼に設定選択する（ステップＳ４）。また所定の個数ｎ１を超えていないときには（ステップＳ３：Ｎｏ）、最上位から２ビット目ｂ８が「１」となる個数が判定用のしきい値ｎ２を超えるか否かを判定する（ステップＳ５）。
【００２８】
取込みデータ判定回路１２は、ステップＳ５において、ｎ２を超えると判定したときには、画像データ取込みモードを▲２▼に設定選択する（ステップＳ６）。逆にステップＳ５においてｎ２を超えないと判定したときには、画像データ取込みモードを▲３▼に設定選択する（ステップＳ７）。すなわち、取込みデータ判定回路１２が判定するいずれのビットも判定用のしきい値（この場合ｎ１，ｎ２）を超えないときには、取込みデータ判定回路１２において判定されない上位のビットから下位に８ビットを有効値として画像メモリ１４に記憶させることになる。
【００２９】
ステップＳ４，Ｓ６，Ｓ７のいずれかの処理が終了すると、取込みデータ判定回路１２は、画像データ取込み回路１３に取込みモードを示すモード情報を出力し、画像データ取込み回路１３は、後述するように設定選択された取込みモードで再度画像データを取込む（ステップＳ８）。以下、取込みモード▲１▼，▲２▼，▲３▼における処理内容について図２（ａ）ないし図２（ｃ）を参照して説明する。
【００３０】
＜取込みモード▲１▼における処理内容について＞
取込みモード▲１▼は、１０ビットで得られたＡ／Ｄ変換器１１の出力について最上位を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、図２（ａ）に示すように、ステップＳ４において画像データ取込みモードが▲１▼に設定選択された場合には、画像データ取込み回路１３は、ビットｂ９〜ｂ２の８ビットについて画像メモリ１４に記憶させる。
【００３１】
＜取込みモード▲２▼における処理内容について＞
取込みモード▲２▼は、最上位から２ビット目を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、画像データ取込み回路１３は、ビットｂ８〜ｂ１の８ビットについて画像メモリ１４に記憶させる。
【００３２】
＜取込みモード▲３▼における処理内容について＞
取込みデータ判定回路１２が判定するいずれのビットも判定用のしきい値を超えないときには、取込みデータ判定回路１２において判定されない上位のビットから下位に８ビットを有効値として画像メモリ１４に記憶させることになる。取込みモード▲３▼は、最上位から３ビット目を開始ビットとして下位に８ビットで画像メモリ１４に記憶させるモードを示している。すなわち、画像データ取込み回路１３は、ビットｂ７〜ｂ０の８ビットについて画像メモリ１４に記憶させるモードである。
【００３３】
まとめると、取込みモード▲１▼の場合には読取対象領域Ｐの撮像画像を通常の明るさ、取込みモード▲２▼の場合には読取対象領域Ｐの撮像画像の明るさを２倍、取込みモード▲３▼の場合には読取対象領域Ｐの撮像画像の明るさを４倍にして全ての画素データに対する基準レベルを一定に設定し有効値とすることになる。
【００３４】
このようにした後、設定選択された取込みモードで画像データを更新して取込む（ステップＳ８）。すなわち、ＣＰＵ２は、画像メモリコントローラ９を介して画像メモリ１４に記憶された内容が更新されたことを検出し、再度エリアセンサ４，アンプ１０，Ａ／Ｄ変換器１１，取込みデータ判定回路１２及び画像データ取込み回路１３を通じて設定選択された取込みモードで画像メモリ１４に記憶させる。ＣＰＵ２は、ステップＳ８において画像メモリコントローラ９を介して画像メモリ１４に画像データが更新されたことを検出すると、ＣＰＵ２は、従来より行われているデコード処理を行う（ステップＳ９）。
【００３５】
このデコード処理は、読取対象領域Ｐに存在する情報コードを判定するための解読処理を示しており、従来手順にそって行われるものでありその説明を省略する。尚、情報コードは、図５（ａ）〜図５（ｄ）に示すようなコードなどにも適用できる。
【００３６】
このような実施形態によれば、取込みデータ判定回路１２が、判定用のしきい値を超える最も上位のビットを開始ビットと判定し、画像データの各画素データに対して上記判定された開始ビットから下位の８ビットの画素データを有効値として画像メモリ１４に記憶させているので、有効となる画素データが含まれる画素データを画像メモリ１４に記憶させることができ、不必要なメモリの増大を防ぎつつ処理時間の増加を招かないようにすることができる。
【００３７】
また、全ての画素におけるデータの基準レベルを一定にしているので、特に読取対象領域Ｐ面に照射される外来光の影響を低減することができ、また、情報コード読取装置１としては目的解像度を維持しつつ、ｍビットの有効なデータを得られると共にコストの低減を図ることができる。
【００３８】
（他の実施形態）
本発明は、上記実施形態に何ら限定されるものではなく、特に以下に示す拡張または変形が可能である。
ステップＳ５における処理は、次のように変更することもできる。取込みデータ判定回路１２は、選択された各画素の画素データについて数値データが出現する最も上位のビット（この場合ＭＳＢ(Most Significant Bit)のｂ９）の「１」を計数して判定用のしきい値と比較し、このしきい値を超えていない画素データに対してのみ２番目の上位のビット（ｂ８）の「１」を計数するようにする。このようにしても上記実施形態と同一の作用効果が得られる。
【００３９】
上記実施形態においては、取込みデータ判定回路１２及び画像データ取込み回路１３は、マイクロコンピュータ，ＲＯＭ，ＲＡＭ等から構成されているとしたが、ＰＬＤ（Programmable Logic Device)，ＦＰＧＡ(Field Programmable Gate Array)等でハード的に論理演算する構成としても良い。
【図面の簡単な説明】
【図１】本発明の実施形態を示す電気的構成図
【図２】画像データ取込み回路及び取込みデータ判定回路の動作を模式的に示す図
【図３】情報コード読取装置の制御動作を示すフローチャート
【図４】読取対象領域に対する判定用の画素の選択領域を概略的に示す図
【図５】情報コードの一例を示す図
【符号の説明】
１は情報コード読取装置（画像データ取込み装置）、２はＣＰＵ、４はエリアセンサ（撮像手段）、１２は取込みデータ判定回路（判定手段）、１３は画像データ取込み回路（選択手段）、１４は画像メモリ、１５はデータ処理回路（制御手段）である。
【図１】
0003709811.tif 000002
【図２】
0003709811.tif 000003
【図３】
0003709811.tif 000004
【図４】
0003709811.tif 000005
【図５】
0003709811.tif 000006