(57)【特許請求の範囲】
【請求項１】
クロック信号をデータ信号の変化点で読込む読込み手段と、この読込み手段の読込み結果と前記データ信号との論理演算をなす論理演算手段と、この論理演算出力を計数するカウンタ手段とを含み、このカウンタ手段のカウント結果により前記クロックの前記データに対する同期はずれを検出するようにしたことを特徴とするクロック同期はずれ検出回路。
【請求項２】
前記クロック信号を約９０度遅延する遅延器を更に含み、前記読込み手段はこの遅延クロック信号を読込むようにしたことを特徴とする請求項１記載のクロック同期はずれ検出回路。
【請求項３】
前記読込み手段は、前記遅延器による遅延クロック信号をデター入力とし前記データ信号をクロック入力とするフリップフロップであることを特徴とする請求項２記載のクロック同期はずれ検出回路。
【請求項４】
前記論理演算手段は、前記フリップフロップの反転出力と前記データ信号との論理積を出力する論理積回路であることを特徴とする請求項３記載のクロック同期はずれ検出回路。
【請求項５】
前記カウンタ手段は、一定時間毎に前記論理演算出力を計数して計数値が所定値に達した時に同期はずれを示す検出信号を生成するよう構成されていることを特徴とする請求項１〜４いずれか記載のクロック同期はずれ検出回路。
【請求項６】
クロック信号をデータ信号の変化点で読込む読込み手段と、この読込み手段の読込み結果を計数するカウンタ手段とを含み、このカウンタ手段のカウント結果により前記クロックの前記データに対する同期はずれを検出するようにしたことを特徴とするクロック同期はずれ検出回路。
【請求項７】
前記クロック信号を約９０度遅延する遅延器を更に含み、前記読込み手段はこの遅延クロック信号を読込むようにしたことを特徴とする請求項６記載のクロック同期はずれ検出回路。
【請求項８】
前記読込み手段は、前記遅延器による遅延クロック信号をデター入力とし前記データ信号をクロック入力とするフリップフロップであることを特徴とする請求項７記載のクロック同期はずれ検出回路。
【請求項９】
前記カウンタ手段は、一定時間毎に前記読込み手段の出力を計数して計数値が所定値に達した時に同期はずれを示す検出信号を生成するよう構成されていることを特徴とする請求項６〜８いずれか記載のクロック同期はずれ検出回路。
【請求項１０】
前記カウンタ手段は、入力を一定時間毎にカウントするカウンタと、このカウンタ値と前記所定値とを比較する比較手段とを含み、この比較結果を同期はずれ検出信号としたことを特徴とする請求項１〜９いずれか記載のクロック同期はずれ検出回路。
【請求項１１】
前記カウンタを前記一定時間毎にリセットするための手段を、更に含むことを特徴とする請求項１０記載のクロック同期はずれ検出回路。
【請求項１２】
前記カウンタ手段は、入力を一定時間毎にカウントして前記所定値に達した時に出力レベルが遷移するカウンタと、前記カウンタの出力レベル遷移タイミングで所定レベルを取り込んで前記一定時間保持する第一のフリップフロップと、この第一のフリップフロップの保持レベルを前記一定時間毎に取り込んで保持する第二のフリップフロップとを含み、この第二のフリップフロップの保持出力を同期はずれ検出信号としたことを特徴とする請求項１〜９いずれか記載のクロック同期はずれ検出回路。
【請求項１３】
前記カウンタと前記第一のフリップフロップを前記一定時間毎にリセットするリセットパルスを生成する手段を、更に含むことを特徴とする請求項１２記載のクロック同期はずれ検出回路。
【請求項１４】
前記リセットパルスは、前記第二のフリップフロップのデータ取り込みタイミングパルスとしても使用されることを特徴とする請求項１３記載のクロック同期はずれ検出回路。
【請求項１５】
前記データ取り込みタイミングパルスを所定時間遅延して前記リセットパルスとして出力する遅延手段を、更に含むことを特徴とする請求項１４記載のクロック同期はずれ検出回路。
【請求項１６】
請求項１〜１５いずれか記載のクロック同期はずれ検出回路を含むことを特徴とする光受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はクロック同期はずれ検出回路及びそれを用いた光受信装置に関し、特に光受信装置においてデータ信号に対するクロック信号の同期はずれ状態を検出するためのクロック同期はずれ検出回路及びそれを用いた光受信装置に関するものである。
【０００２】
【従来の技術】
光受信装置へのデータ信号断やＳ／Ｎ劣化時に、アラームを発出することは、伝送路品質を保持するのに必須の機能である。データ信号断やＳ／Ｎ劣化を検出するのに一般におこなわれる方法の一つとして、クロック再生をおこなうＰＬＬ（Phase Locked Loop ）回路の電圧制御発振器の周波数制御電圧を用いる方法がある。すなわち、データ断やＳ／Ｎ劣化時には、ＰＬＬ回路がロック状態から大きくはずれ、結果として、電圧制御発振器の周波数制御電圧がロック状態の電圧から大きずれるので、この周波数制御電圧が所定値ずれたときに、アラームを発出する方法である。
【０００３】
【発明が解決しようとする課題】
光受信装置へのデータ信号のＳ／Ｎが劣化すると、データ信号のジッタ（データ信号本来の周波数近傍で、データ１ビット毎に周波数が変動すること）が増えてランダムノイズに近づくので、ＰＬＬ回路の電圧制御発振器をロック状態に引き込むよう周波数制御電圧が大きく変動する。
【０００４】
一方、所定の伝送路品質が保たれている場合でも、実際には、データ信号に多少ジッタが存在しており、この場合でもＰＬＬ回路の電圧制御発振器をロック状態に引き込むよう周波数制御電圧が変動している。したがって、従来のように電圧制御発振器の周波数制御電圧を用いる方法では、正常時とアラーム時の判定のためのしきい値の設定が困難であり、Ｓ／Ｎ劣化やデータ信号断のときに確実にアラームを発出することが不可能となる。
【０００５】
本発明の目的は、データ信号にジッタが存在していても、クロック信号のデータに対する同期はずれを確実に検出することが可能なクロック同期はずれ検出回路を提供することである。
【０００６】
【課題を解決するための手段】
本発明によれば、クロック信号をデータ信号の変化点で読込む読込み手段と、この読込み手段の読込み結果と前記データ信号との論理演算をなす論理演算手段と、この論理演算出力を計数するカウンタ手段とを含み、このカウンタ手段のカウント結果により前記クロックの前記データに対する同期はずれを検出するようにしたことを特徴とするクロック同期はずれ検出回路が得られる。
【０００７】
また、本発明によれば、クロック信号をデータ信号の変化点で読込む読込み手段と、この読込み手段の読込み結果を計数するカウンタ手段とを含み、このカウンタ手段のカウント結果により前記クロックの前記データに対する同期はずれを検出するようにしたことを特徴とするクロック同期はずれ検出回路が得られる。
【０００８】
更に、本発明によれば、これらクロック同期はずれ検出回路を含むことを特徴とるす光受信装置が得られる。
【０００９】
本発明の作用を述べる。クロック信号を遅延回路にて９０度遅延させたクロック信号を、フリップフロップのデータ入力（Ｄ）として、このクロック信号をデータの変化点で読込む。このフリップフロップの反転出力とデータ信号との論理積をＡＮＤ回路で得る。そして、この論理積出力をカウンタ回路でカウントし、このカウンタ回路の出力によりクロックのデータに対する同期はずれを検出する。すなわち、データ信号に同期したクロックを９０°遅延させてデータ信号の変化点（立上がりまたは立下がり）を読込み、この読込み結果とデータ信号との論理積で得られるパルス（同期はずれパルス）またはパルスの立上がりをカウントして、この値が一定値以上になるとクロック同期はずれ検出アラームを発出するよう構成する。よって、同期はずれを確実に検出できる。
【００１０】
【発明の実施の形態】
以下に、図面を参照しつつ本発明の実施例を説明する。図１は本発明の実施例を示す回路図である。図１において、本実施例は、入力データ信号に同期したクロック信号（ＣＬＫ）を９０°遅延させる遅延回路１と、この遅延回路１の出力をデータ入力（Ｄ）とし、データ信号をクロック入力（Ｃ）とするＤフリップフロップ２と、このＤフリップフロップ２の反転出力とデータ信号との論理積を演算するＡＮＤ回路３と、このＡＮＤ回路３からの出力パルスを計数し、この計数したパルスの数が一定値以上になると、クロック同期はずれ検出アラームを発出するカウンタ回路４とから構成されている。
【００１１】
図２〜図４を用いて図１に示した実施例の回路の動作説明をおこなう。図２は正常時すなわち周波数同期時の動作波形例を示す図である。データ信号に同期したクロック信号（ＣＬＫ）を、遅延回路１により９０°遅延したクロック信号をＣＬＫ９０とする。なお、この遅延回路１はクロック信号を正確に９０度遅延する必要はなく、約９０度遅延させるものであれば良い。その理由は、フリップフロップ２においては、データ信号の変化点でクロック信号を読込むのであるから、正常時において、データ信号の変化点がクロックパルスのハイレベルの中間点にくるような位相関係であればよいからである。
【００１２】
周波数同期時は、ＣＬＫの立下がりは、常にデータ信号のクロスポイントに一致している。このとき、フリップフロップ２は常にＣＬＫ９０のハイレベルを読込むため、フリップフロップ２の反転出力は常にロウレベルＶＬとなる。従って、ＡＮＤ回路３の出力は、常にロウレベルＶＬとなる。このときカウンタ回路４はカウントするパルスの入力が無いので、クロック同期はずれ検出アラームを発出しない。
【００１３】
図３は周波数同期はずれ時の動作波形例を示す図である。データ信号とクロック信号とが同期していないときは、データ信号とＣＬＫの周波数がずれているので、フリップフロップ２がＣＬＫ９０を読込む位置が毎回ずれていくことになる。すなわち、ＣＬＫ９０のハイレベルを読込む間は、フリップフロップ２の反転出力はＶＬとなり、ＣＬＫ９０のロウレベルを読込む間は、フリップフロップ２の反転出力はＶＨとなる。従って、フリップフロップ２の出力がＶＨとなる間だけ、ＡＮＤ回路３の出力にデータ信号が出力される。
【００１４】
図４はデータ信号のＳ／Ｎ劣化時の動作波形例を示す図である。データ信号のＳ／Ｎ劣化はデータ信号のクロスポイントのジッタ増加として現れる。この場合、データ信号に同期しているものの、クロスポイント位置の時間軸方向の分布に依存する確率でＣＬＫ９０のロウレベルＶＬを読込むことになる。このため、フリップフロップ２の出力がＶＨなる間だけ、クロスポイント位置の時間軸方向の分布に依存する確率で、ＡＮＤ回路３の出力にデータ信号が出力される。
【００１５】
本実施例では、周波数同期時はＣＬＫの立下がりが、データ信号のクロスポイントに一致しているが、ＣＬＫの立上がりが、データ信号のクロスポイントに一致していてもよい。
【００１６】
図１に示したカウンタ回路４の具体的構成例を図５に示す。カウンタ４１は、同期はずれパルス、または同期はずれパルスの立ち上がりの数をあらかじめ決められた時間内にカウントし、同期はずれパルス、または同期はずれパルスの立ち上がりの数があらかじめ決められた数以上になると、「１」を出力するものである。
【００１７】
Ｄフリップフロップ４２は、カウンタ４１からの「１」出力がある毎に、データ端子Ｄの「１」を読込んでＤフリップフロップ４３のデータ端子Ｄに「１」を出力するものである。Ｄフリップフロップ４３は、リセットパルスを受ける毎に、Ｄフリップフロップ４２の出力を読込んで出力する。同期はずれパルス、または同期はずれパルスの立ち上がりがある一定値以上ある場合には、Ｄフリップフロップ４２の出力が「１」となり、アラームとして「１」を出力する。
【００１８】
遅延素子４４は、Ｄフリップフロップ４３がＤフリップフロップ４２の出力を読込んだ直後に、カウンタ４１とＤフリップフロップ４２とをリセットするという順序関係を確実にするために挿入されているものである。なお、回路設計上、読込みとリセットとの順序関係が確実に行なわれるならば、特になくてもよいものである。
【００１９】
図６及び図７を参照して図５のカウンタ回路４の動作を説明する。ＡＮＤ回路３からの同期はずれパルス、または同期はずれパルスの立ち上がりは、カウンタ回路４内のカウンタ４１に入力される。カウンタ４１は、同期はずれパルス、または同期はずれパルスの立ち上がりの数を、あらかじめ決められた一定時間内カウントし、同期はずれパルス、または同期はずれパルスの立ち上がりの数があらかじめ決められた数以上になると、「１」を出力する。このあらかじめ決められた一定時間は、データ信号の周期よりも大であることは当然である。
【００２０】
図６の時刻Ｔ２において、カウンタ４１はリセットパルスによりリセットされて同期はずれパルス、または同期はずれパルスの立ち上がりの数のカウントを開始する。あらかじめ決められた数に達すると、「１」を出力する。Ｄフリップフロップ４２はカウンタ４１からの「１」データ出力の立ち上がりで、データ端子Ｄの「１」を読込んでその値を出力し、次のリセットパルスが来るまで「１」を保持する。すなわち、あらかじめ決められた時間（本実施例では、リセットパルスの間隔）以内における同期はずれパルス、または同期はずれパルスの立ち上がり数があらかじめ決められた数以上存在する場合は、Ｄフリップフロップ４２の出力は「１」となる。
【００２１】
Ｄフリップフロップ４３は、リセットパルスの周期でＤフリップフロップ４２の出力を読出し、このとき、Ｄフリップフロップ４２の出力が「１」であれば、アラームを発出する。
【００２２】
図６を用いてアラームの発出／解除を詳細に説明する。時刻Ｔ１において、カウンタ４１の出力はリセットパルスでリセットされると同時に、同期はずれパルス、または同期はずれパルスの立ち上がりのカウントを開始する。しかし、時刻Ｔ１から時刻Ｔ２の間は、この間の同期はずれパルス、または同期はずれパルスの立ち上がりがないため、カウンタ４１の出力およびＤフリップフロップ４２の出力は「０」のままであり、時刻Ｔ２において、Ｄフリップフロップ４３はＤフリップフロップ４２の出力「０」を読込んでアラームを発出しない。
【００２３】
時刻Ｔ２において、カウンタ４１の出力はリセットパルスでリセットされると同時に、同期はずれパルス、または同期はずれパルスの立ち上がりのカウントを開始する。あらかじめ決められた「１」データの数に達すると「１」を出力する。Ｄフリップフロップ４２は、カウンタ４１の出力が「０」から「１」への変化点でデータ端子の「１」を読込んで、時刻Ｔ３のリセットパルスが来るまで「１」出力を保持する。時刻Ｔ３では、Ｄフリップフロップ４３は、時刻Ｔ３直前のＤフリップフロップ４２の出力「１」を読込んで、その出力は「１」となり、アラームが発出される。
【００２４】
時刻Ｔ３から時刻Ｔ４の間では、同期はずれパルス、または同期はずれパルスの立ち上がりがないので、カウンタ４１の出力およびＤフリップフロップ４２の出力はともに「０」となる。時刻Ｔ４において、Ｄフリップフロップ４３はＤフリップフロップ４２の出力「０」を読込んで「０」を出力し、アラームは解除される。
【００２５】
時刻Ｔ５から時刻Ｔ６の間は、同期はずれパルス、または同期はずれパルスの立ち上がりがわずかにあるが、所定の数に満たないため、カウンタ４１の出力およびはＤフリップフロップ４２の出力は「０」のままであり、時刻Ｔ６においてもＤフリップフロップ４３は、Ｄフリップフロップ４２の出力「０」を読込んでアラームを発出しない。この状態は、データ信号のジッタによりクロスポイント位置が時間軸方向にある確率で分布するために現れる同期はずれパルス、または同期はずれパルスの立ち上がりであり、真に同期はずれを起こしているわけではないので、アラームを発出してはならない。
【００２６】
図７（Ａ）は図１の実施例のカウンタ回路４の他の構成を示す図である。カウンタ５１はＡＮＤ回路３からの同期はずれパルス、または同期はずれパルスの立ち上がりの数をタイマ５２で定められる一定時間カウントする。一定時間経過後はリセットされ、再びタイマ５２で定められる一定時間カウントを始める。
【００２７】
タイマ５２はカウンタ５１のカウント時間を与え、設定された時間経過後カウンタ５１をリセットする。比較器５３はカウンタ５１でカウントした同期はずれパルス、または同期はずれパルスの立ち上がりの数が、あらかじめ決められた数以上の場合、アラームを発出する。
【００２８】
図７（Ｂ）を用いてこのカウンタ回路４の動作を説明する。ＡＮＤ回路３からの同期はずれパルス、または同期はずれパルスの立ち上がりはカウンタ回路４に入力される。カウンタ回路４のカウンタ５１は、時刻Ｔ１から同期はずれパルス、または同期はずれパルスの立ち上がりの数をカウント開始し、時刻Ｔ２でカウントを終了し、カウント結果を比較器４３に出力する。
【００２９】
比較器５３では、カウンタ５１がカウントした同期はずれパルス、または同期はずれパルスの立ち上がりの数をあらかじめ決められた設定値と比較して、設定値以上ならばアラームを発出する。時刻Ｔ２において、タイマ５２はカウンタ５１をリセットし、カウンタ５１は再び同期はずれパルス、または同期はずれパルスの立ち上がりの数をカウントし始める。
【００３０】
時刻Ｔ２から、カウンタ５１は同期はずれパルス、または同期はずれパルスの立ち上がりの数をカウントし、時刻Ｔ３に比較器５３に出力する。時刻Ｔ２から時刻Ｔ３の間に、カウンタ５１がカウントした同期はずれパルス、または同期はずれパルスの立ち上がりの数は、比較器５３の設定値以上となってアラームを発出する。
【００３１】
ここで、ＷＤＭ方式等の光通信システムに用いられる光受信装置において、伝送路品質を保持するために種々の規定がＩＴＵ（International Telecommunication Union ）で定められている。この様な光通信システムでは、データ信号の同一符号の連続（符号「１」または「０」が連続すること）する許容ビット数の最大値は、ＩＴＵの規定によれば、７２ビットと定められている。この様に同符号連続のビット数が大なる場合には、図１に示した構成に代えて、図８に示す構成が考えられる。すなわち、図８においては、図１に示したＡＮＤ回路３を省略して、フリップフロップ２の反転出力を直接カウンタ回路４へ入力し、このフリップフロップ２の反転出力をカウンタ回路４にてカウントする構成である。
【００３２】
図９は図８の構成の動作例を示す波形図である。データ信号として、同符号連続が多ビットであり、この場合、カウンタ回路４のカウント周期を、許容ビット数の最大値（７２ビット）よりも、極めて大に設定しておけば、図９のフリップフロップ２の反転出力をカウンタ回路４で直接カウントして、このカウント値を所定基準値と比較することで、アラーム発出が可能となることは明白である。
【００３３】
以上述べた各実施例のクロック同期はずれ検出回路は、上述した光受信装置に使用すると効果的であり、論理回路構成であるので、ＩＣ（ＬＳＩ）化が容易に可能となり、光受信装置のＬＳＩ化に好適となるものである。
【００３４】
【発明の効果】
以上のべたように、本発明によれば、データ信号に同期したクロックを９０°遅延させ、この遅延クロックをデータ信号の変化点（立ち上がりまたは、立ち下がり）で読込み、この読込み結果とデータ信号との論理積で得られるパルス（同期はずれパルス）、またはパルスの立ち上がりをカウントして、この値が一定値以上になるとクロック同期はずれ検出アラームを発出するようにしたので、同期はずれを確実に検出できるという効果がある。
【００３５】
また、９０°遅延させたクロックをデータ信号の変化点（立ち下がりまたは、立ち上がり）で読み込むため、データ信号のジッタ幅がクロックのハイレベルの幅以内であればアラームを発出する事がない、すなわちデータにジッタが存在する場合でも誤動作がないという効果もある。
【００３６】
更に、カウンタは論理回路で構成されるので、アラーム発出のしきい値となる同期はずれパルスの数を容易に決めることができ、データのジッタ等ノイズに強い。また、カウント時間を容易に設定できるので、アラーム発出時間設定の自由度が大きい。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す図である。
【図２】図１の回路の正常時の動作を示すタイミングチャートである。
【図３】図１の回路の周波数同期はずれ時の動作を示すタイミングチャートである。
【図４】図１の回路のＳ／Ｎ劣化時の動作を示すタイミングチャートである。
【図５】図１の回路のカウンタ回路４の一例を示す図である。
【図６】図５のカウンタ回路の動作を示すタイミングチャートである。
【図７】（Ａ）は図１の回路のカウンタ回路４の他の例を示す図、（Ｂ）はその動作を示すタイミングチャートである。
【図８】本発明の他の実施例の構成を示す回路図である。
【図９】図８の回路の動作を示す波形図である。
【符号の説明】
１  遅延回路
２  フリップフロップ
３  ＡＮＤ回路
４  カウンタ回路
【図１】
0003637014.tif 000002
【図２】
0003637014.tif 000003
【図３】
0003637014.tif 000004
【図４】
0003637014.tif 000005
【図５】
0003637014.tif 000006
【図６】
0003637014.tif 000007
【図７】
0003637014.tif 000008
【図８】
0003637014.tif 000009
【図９】
0003637014.tif 000010