(57)【特許請求の範囲】
【請求項１】
入射する電磁波を電荷に変換する変換層と、
格子状に配された複数の走査線および信号線により形成される画素領域毎に設けられ、上記変換層で生成された電荷を収集する画素電極と、
上記走査線、信号線および画素電極に接続されたスイッチング素子とを備え、
上記画素電極で収集された電荷を上記スイッチング素子を介して順次読み出すことでイメージ信号を出力するイメージセンサにおいて、
上記スイッチング素子は、トランジスタであり、
上記画素電極は、スイッチング素子上に保護膜を介して配され、スイッチング素子上の画素電極は、ダブルゲートトランジスタの一方のゲート電極として作用し、
１画素あたりにおける、上記信号線と上記画素電極との間の静電容量は、上記画素電極で収集された電荷を該電荷が読み出されるまで保持するための画素容量の１／１００以下であることを特徴とするイメージセンサ。
【請求項２】
上記信号線または走査線と、上記画素電極との間には、層間絶縁膜が形成されていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
上記信号線は、隣り合う上記画素電極間に配されていることを特徴とする請求項１または２に記載のイメージセンサ。
【請求項４】
上記走査線と上記画素電極とは、重なるように配されていることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
上記信号線に接続される上記スイッチング素子と、上記画素電極とは、重なるように配されていることを特徴とする請求項１ないし４のいずれか１項に記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光やＸ線等の電磁波を電荷に変換し、順次読み出すことでイメージ信号を出力するイメージセンサに関するものである。
【０００２】
【従来の技術】
従来から、液晶表示装置等に用いられるアクティブマトリクス基板においては、個々の独立した画素電極がマトリクス状に配置されている。この画素電極のそれぞれに設けられている薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子を走査線によって順次選択し、スイッチング素子を介して信号線の電位を各画素電極に書き込むことで、画像表示が実現されている。
【０００３】
ところで、このようなアクティブマトリクス基板は、イメージセンサに適用することができる。例えば、アクティブマトリクス基板の上層に、入射する光やＸ線等の電磁波を直接電荷に変換する変換層を形成し、ここで発生した電荷を強電圧によって各画素の容量に蓄積させ、これを順次読み出すタイプのイメージセンサがある。これは、例えば特開平４−２１２４５８号公報に記載されているような形態をとるものであって、変換層において生成された電荷が画素容量により画素電極に蓄積されることで、被写体の形態に応じてそれぞれの画素に電荷としてのデータが保存される。そして、その電荷を、例えば上記液晶表示装置の場合と同様に順次走査線を選択してゆくことで、選択された画素のデータがスイッチング素子を介して信号線に読み出される。信号線の他端に設けられているオペアンプ等の信号読み出し回路からは、該イメージセンサに映された被写体像が画像データとして取り出される。
【０００４】
このような形態のイメージセンサにおいて、変換層を形成する前の段階であるアクティブマトリクス基板部分の製造に関しては、上記液晶表示装置の生産プロセスをそのまま展開して、画素容量の大きさやスイッチング素子の時定数等をイメージセンサ用に最適化するだけで実現可能である。従って、アクティブマトリクス基板部分の製造にあたっては、新たな設備投資等を必要とせず、安価に生産することが可能である。
【０００５】
図７は、従来からのアクティブマトリクス基板を用いた基本的なイメージセンサの具体的な一構造例を示す断面図である。この構造は、Ｍ．Ｉｋｅｄａ他による“Real-time Iamging Flat Panel X-Ray Detector ”（ＡＭ−ＬＣＤ’９９）に記載されているものである。
【０００６】
同図に示すイメージセンサを製造するには、まず、透明絶縁性基板１００上に、ゲート電極１０１および図示しない画素容量電極、ゲート絶縁膜１０２、半導体層１０３、ソース・ドレイン電極となるｎ+−Ｓｉ層１０４、信号線となる金属層１０５および透明導電膜１０６、保護膜１０７を順次形成してスイッチング素子１０８を形成する。さらに、Ｘ線から電荷への変換を行う変換層１０９と、変換層１０９に電圧を印加するための電極となる金層１１０とをこの順に蒸着することにより、イメージセンサの基板部分が完成する。このイメージセンサにおいては、上記透明導電膜１０６が、変換層１０９で変換された電荷を蓄積する画素電極となる。
【０００７】
一方、イメージセンサは、各画素電極に電荷を与える液晶表示装置とは異なり、各画素電極に蓄積された電荷を読み出すものである。このため、通常はある一定周期で読み出されるべきところが、故障や信号読み出しプログラムの不具合等で正常な読み出しが行われなかった場合等では、予想外の大きな電荷が画素電極に蓄積されてしまい、これが高電圧となってアクティブマトリクス基板を破壊するおそれがある。
【０００８】
このことについては、“Characteristics of dual-gate thin-film transistors for applications in digital radiology”（ＮＲＣ’９６）において、Ｄ．Ｗａｅｃｈｔｅｒらによって論じられている。過剰な電荷の蓄積によるアクティブマトリクス基板の破壊を防ぐための方法として、画素電極をスイッチング素子上に延伸し、これをダブルゲートトランジスタの一方のゲート電極として作用させ、ある一定の電圧以上ではトランジスタが導通状態となって電荷が開放される構造が提案されている。このような構造のうち、特に効果があるイメージセンサの構造を図８に示す。
【０００９】
図８に示すように、イメージセンサは、図示しないアクティブマトリクス基板上に、信号線１２１、画素電極１２２、絶縁膜１２３、トランジスタ１２４、ゲート電極１２５、ドレイン電極１２６、画素容量１２７、変換層１２８および半導体層１２９が形成されている。このイメージセンサの構造としては、信号線１２１と異なる層に画素電極１２２を配置し、これら両層の間が絶縁膜１２３で隔たれているために、トランジスタ１２４のチャネル部Ｌを画素電極１２２が全体的に覆うことのできる、いわゆるマッシュルーム構造が提案されている。このような構造にすることにより、画素電極１２２が高電圧に上昇することを防止することができる。
【００１０】
【発明が解決しようとする課題】
一般に、イメージセンサでは、アクティブマトリクス基板における画素電極の占める面積の割合が大きい程、変換層で発生した電荷を効率良く画素電極に収集することができる。このため、画素電極の面積は大きい方が望ましいが、図７に示すように、通常のアクティブマトリクス基板では平面的に信号線から離して画素電極を配置することから、おのずと画素電極の大きさには限界が生ずる。
【００１１】
一方、図８に示す構造においては、上述したように、信号線１２１と画素電極１２２との間に絶縁膜１２３が存在する。従って、画素電極１２２の面積を大きくするために、画素電極１２２を信号線１２１に重なるように配置しても、信号線１２１と画素電極１２２との間の絶縁は保たれる。
【００１２】
しかしながら、このような構造では信号線１２１と画素電極１２２との間に静電容量が発生する。このため、信号読み出し回路側から見た信号線１２１の全体での静電容量が増加する。これにより、取り出される信号のノイズが増加し、Ｓ／Ｎ比の低下を招来する。従って、信号線１２１に重なるように画素電極１２２を配置することはできず、このため、画素電極１２２の大きさは図７に示すような従来のアクティブマトリクス基板における画素電極の大きさ程度しか見込めないことになる。
【００１３】
即ち、イメージセンサでは、画素電極で収集された電荷を該電荷が読み出されるまで保持するための画素容量を大きくとっている場合が多いため、信号線１２１と画素電極１２２との間の静電容量は、そのままの静電容量値が信号線１２１の負荷となることが多い。一方、一般に、オペアンプ等の信号読み出し回路で発生したノイズは、信号線１２１の静電容量と帰還容量との比に準じたゲインで増幅される。このため、ノイズを減らすためには、信号線１２１全体の静電容量を減らすことが重要であり、その有効手段として、信号線１２１と画素電極１２２との間の静電容量を減らすことが重要となる。
【００１４】
また、信号線１２１と画素電極１２２との間の静電容量が増加すると、Ｘ線照射部分のイメージに対応した画素電位の変動に伴い、信号線１２１と画素電極１２２との間における１画素あたりの静電容量に対応する分だけ信号線１２１の電位変動が生じるという問題がある。
【００１５】
例えば、ある走査線が選択されて、信号線１２１を介して信号の読み出しが行われている場合にも、他の画素電極には電荷が蓄積され続けており、一方、信号線１２１には、これとは逆極性で、信号線１２１と画素電極１２２との間の静電容量に比例する電荷が蓄積され続ける。この信号線１２１に蓄積される電荷量は画面全体における入射された電磁波の如何によってそれぞれ異なる。ある画素からの信号の読み出しの際には、信号線１２１と平行な方向に隣接する画素の信号に対応する、信号線１２１に蓄積された電荷がノイズとして読み出し中の信号に重畳される。これにより、いわゆるクロストークが発生し、正しい画像データが得られないこととなる。
【００１６】
このように、従来のイメージセンサにおいては信号線と画素電極との間の静電容量によりノイズが生じ、Ｓ／Ｎ比の低下を招来していた。また、そのノイズによりクロストークが発生し、信頼性の高いイメージ信号を得ることが困難であった。
【００１７】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、信号線と画素電極との間の静電容量を抑制することにより、ノイズの増加を防止してＳ／Ｎ比の向上を図ることができ、信頼性の高いイメージ信号を得ることができるイメージセンサを提供することにある。
【００１８】
【課題を解決するための手段】
本発明のイメージセンサは、上記の課題を解決するために、入射する電磁波を電荷に変換する変換層と、格子状に配された複数の走査線および信号線により形成される画素領域毎に設けられ、上記変換層で生成された電荷を収集する画素電極と、走査線、信号線および画素電極に接続されたスイッチング素子とを備え、上記画素電極で収集された電荷を上記スイッチング素子を介して順次読み出すことでイメージ信号を出力するイメージセンサにおいて、上記スイッチング素子は、トランジスタであり、上記画素電極は、スイッチング素子上に保護膜を介して配され、スイッチング素子上の画素電極は、ダブルゲートトランジスタの一方のゲート電極として作用し、１画素あたりにおける、上記信号線と上記画素電極との間の静電容量は、上記画素電極で収集された電荷を該電荷が読み出されるまで保持するための画素容量の１／１００以下であることを特徴としている。
【００１９】
一般に、１画素あたりにおける、信号線と画素電極との間の静電容量をＣsdとし、画素容量をＣpixとし、画素電極に蓄積される電荷の最小値をＱdminとし、画素電極に蓄積される電荷の最大値をＱdmaxとすると、信号線に蓄積され、信号線と画素電極との間の静電容量に比例する電荷がノイズとして読み出し中のイメージ信号に重畳されて生じるクロストークが発生しないようにするためには、Ｃsd＜Ｃpix×Ｑdmin／Ｑdmaxを満たさなければならない。
【００２０】
ここで、Ｑdmax／Ｑdminは、画素電極に蓄積された電荷を読み出す検出信号のダイナミックレンジの比を表す。また、イメージセンサがセンサとして機能するためには、ダイナミックレンジとして最低でも１００程度必要とされる。
【００２１】
一方、上記の構成によれば、信号線と画素電極との間の静電容量は、画素容量の１／１００以下である。これにより、信号線と画素電極との間の静電容量によってノイズが生じたとしても、電荷がノイズとして読み出し中のイメージ信号に重畳されて生じるクロストークの発生を、イメージセンサに最低でも必要とされる１００程度のダイナミックレンジにわたって防止することができる。
【００２２】
このように、画素電極と信号線との間の静電容量を抑制することにより、ノイズの増加を防止することができる。従って、Ｓ／Ｎ比の向上を図ることができ、信頼性の高いイメージ信号を得ることができる。
【００２３】
上記イメージセンサは、信号線または走査線と画素電極との間に、層間絶縁膜が形成されていることが好ましい。
【００２４】
上記の構成によれば、信号線と画素電極との間が層間絶縁膜により絶縁されていることにより、画素電極を、信号線に重なるように配することができる。従って、画素電極の面積を大きくとることができ、変換層で生成された電荷を効率よく収集することができる。また、層間絶縁膜が形成されていることにより、信号線および走査線に起因する電界をシールドすることができ、変換層の動作不良の抑制を図ることができる。また、例えば、層間絶縁膜の厚さを十分厚くし、誘電率を低くすることにより、信号線と画素電極との間の静電容量の増加を防止することができ、Ｓ／Ｎ比の低下を抑制することができる。
【００２５】
上記イメージセンサは、信号線が、隣り合う画素電極間に配されていることが好ましい。
【００２６】
上記の構成によれば、信号線と画素電極とが重ならない構成とすることができ、これにより、信号線と画素電極との間の静電容量をより小さくすることができる。従って、ノイズの増加を防止することができ、Ｓ／Ｎ比の向上を図ることができる。
【００２７】
上記イメージセンサは、走査線と画素電極とが重なるように配されていることが好ましい。
【００２８】
通常、イメージセンサにおいて、画素電極に蓄積された電荷を読み出すイメージ信号のノイズに影響を及ぼすのは、信号線と画素電極との間の静電容量である。このため、走査線と画素電極とが重なって配されていても、検出信号のノイズにはほとんど影響がない。
【００２９】
上記の構成によれば、信号線と画素電極とは重ならないが、走査線と画素電極とは重なっている構成とすることができる。これにより、画素電極が、走査線にも信号線にも重ならないように配されている場合と比較すると、信号線と画素電極との間の静電容量を増加させることなく、画素電極の面積を大きくとることができる。従って、変換層で生成された電荷を効率よく収集することができる。
【００３０】
上記イメージセンサは、信号線に接続されるスイッチング素子と、画素電極とが重なるように配されていることが好ましい。
【００３１】
上記の構成によれば、画素電極の面積を大きくとることができる。従って、画素電極は、変換層で生成された電荷を効率よく収集することができる。
【００３２】
また、スイッチング素子上（例えばソース電極上）の画素電極をダブルゲートトランジスタの一方のゲート電極として作用させることができる。これにより、ある一定の電圧以上ではスイッチング素子が導通状態となって、過剰な電荷を信号線に逃がすことができる。従って、例えば、故障や信号読み出しプログラムの不具合等で電荷の正常な読み出しが行われなかった場合等でも、予想外の大きな電荷が画素電極に蓄積されて、これが高電圧となることを防止することができる。この結果、イメージセンサで用いられる、例えば、アクティブマトリクス基板の破壊を防止することができる。
【００３３】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図３に基づいて説明すれば、以下の通りである。
【００３４】
本実施の形態に係るフラットパネル型イメージセンサ（以下、イメージセンサと称する）は、図２に示すように、アクティブマトリクス基板２０上に、変換層１６および金層１７がこの順に配されている。変換層１６は、セレン（Ｓｅ）を主成分とする材料からなり、入射する光やＸ線等の電磁波を電荷に変換する。ここで、主成分とは、５０ｗｔ％以上の含有率を有するということである。金層１７には電源１８が接続されており、金層１７は変換層１６に電圧を印加するための電極となる。これにより、変換層１６には正バイアスが与えられる。
【００３５】
以下に、図１、図２に基づいて、アクティブマトリクス基板２０について詳しく説明する。なお、図１はアクティブマトリクス基板２０の平面図であり、図２は図１のＡ−Ａ’線矢視断面図である。
【００３６】
アクティブマトリクス基板２０は、画素容量電極２、走査線３、信号線４、絶縁性基板５、ゲート電極６、ゲート絶縁膜７、半導体層８、ソース電極９ａ、ドレイン電極９ｂ、金属層１０ａ・１０ｂ、透明導電膜１１ａ・１１ｂ、保護膜１２、層間絶縁膜１３および画素電極１４を有している。
【００３７】
このアクティブマトリクス基板２０は、絶縁性基板５上に、格子状に配設された信号線４・４および走査線３・３に囲まれて各画素（画素領域）が形成され、また、該信号線４および走査線３の交差部の近傍にはスイッチング素子としての薄膜トランジスタ（ＴＦＴ：Thin Film Transistor、以下ＴＦＴと称する）１が形成されている。
【００３８】
絶縁性基板５はアクティブマトリクス基板２０における支持基板であり、絶縁性を有する材料からなる。
【００３９】
また、ＴＦＴ１は図２に示すように、ゲート電極６、ゲート絶縁膜７、信号線４、半導体層８、ソース電極９ａ、ドレイン電極９ｂ、金属層１０ｂ、透明導電膜１１ｂ等で以て構成されている。
【００４０】
なお、ＴＦＴ１のソース電極９ａに接続するように設けられた透明導電膜１１ａおよび金属層１０ａは信号線４を構成する。
【００４１】
ＴＦＴ１のソース電極９ａ・ドレイン電極９ｂは、各々信号線４と透明導電膜１１ｂとに接続されている。つまり、信号線４は、信号線４としての直線部分と、ＴＦＴ１を構成するための延長部分とを備えている。また、透明導電膜１１ｂは、ＴＦＴ１と後述する画素容量（Ｃpix）２ａとをつなぐように設けられている。
【００４２】
ゲート絶縁膜７は、ゲート電極６および画素容量電極２を覆うように設けられており、ゲート電極６上に位置する部位がＴＦＴ１におけるゲート絶縁膜として作用し、画素容量電極２上に位置する部位は画素容量２ａにおける誘電体層として作用する。即ち、画素容量２ａは、ゲート絶縁膜７、並びにゲート絶縁膜７を介して画素容量２ａと対向配置された画素容量電極２および透明導電膜１１ｂにより構成されており、画素容量電極２と透明導電膜１１ｂとの重畳領域によって形成されている。画素容量２ａにより、画素電極１４は、収集して蓄積した電荷を読み出されるまで保持することができる。
【００４３】
また、半導体層８は、信号線４と透明導電膜１１ｂとを結ぶ電流の通路である。
【００４４】
保護膜１２は、その材料として窒化シリコンや酸化シリコンが用いられることが多く、絶縁性基板５上に、ほぼ全面（ほぼ全領域）にわたって形成されている。また、保護膜１２の膜厚は、数百ｎｍである。保護膜１２は、ＴＦＴ１の信頼性を向上させるべく、透明導電膜１１ｂと信号線４とを保護すると共に、電気的な絶縁分離を図っている。ＴＦＴ１上の領域には、後述する層間絶縁膜１３が配されていないため、画素電極１４の一部と保護膜１２とは接触している。また、保護膜１２は、その所定位置にコンタクトホール１５を有している。
【００４５】
層間絶縁膜１３は、例えばポジ型の感光性を有するアクリル系透明樹脂からなる。例えば、層間絶縁膜１３の比誘電率は３、厚さは２μｍが好適である。層間絶縁膜１３は、走査線３または信号線４と、画素電極１４との間に形成されており、また、上記コンタクトホール１５は層間絶縁膜１３を貫通している。また、ＴＦＴ１上に層間絶縁膜１３は配されていない。
【００４６】
画素電極１４は透明導電膜層であり、変換層１６で生成された電荷を収集し、蓄積する。画素電極１４は、コンタクトホール１５を埋めるようにして形成されており、画素電極１４は透明導電膜１１ｂに接続されている。これにより、画素電極１４はドレイン電極９ｂに接続されている。また、画素電極１４は、各画素毎に、各画素のほぼ全面にわたって形成されており、その端縁部は、走査線３あるいは信号線４の一部と層間絶縁膜１３を介して重なっている。
【００４７】
以下に、イメージセンサの製造工程の一例について説明する。
【００４８】
絶縁性基板５上に、金属膜を成膜した後、フォトリソグラフィー、およびドライエッチングもしくはウェットエッチングにより、ＴＦＴ１のゲート電極６、走査線３および画素容量電極２を形成する。
【００４９】
次に、ゲート絶縁膜７、半導体層８、および、ｎ+−Ｓｉ層を連続して積層した後に、パターニングする。なお、ｎ+−Ｓｉ層は、後にＴＦＴ１のソース電極９ａおよびドレイン電極９ｂとなる。
【００５０】
次に、信号線４を構成することとなる透明導電膜１１および金属層１０を連続して積層した後、まず金属層１０をパターニングする。このパターニングにより金属層１０ａ・１０ｂが形成される。続いて、透明導電膜１１のパターニングを行う。これにより、透明導電膜１１ａ・１１ｂが形成される。なお、これらの配線やパターンを二層の積層構造としているのは、積層時のダスト等による断線に対する冗長としての効果や、上層の金属層１０をパターニングする際の半導体層８やゲート絶縁膜７へのダメージ防止等を目的としたものである。
【００５１】
続いて、保護膜１２を成膜し、後に成膜される画素電極１４と透明導電膜１１ｂとを接続するためのコンタクトホール１５となる部分をエッチングによって除去する。
【００５２】
さらに、感光性のアクリル系透明樹脂をスピン塗布法により、２μｍの厚さで塗布する。その後、塗布されたアクリル系透明樹脂のうち、コンタクトホール１５に対応する部分およびＴＦＴ１上の領域を露光し、通常のフォトリソグラフィー工程と同様の現像処理を施す。これにより、層間絶縁膜１３が形成される。
【００５３】
続いて、画素電極１４となる透明導電膜を成膜し、エッチングによりパターニングする。
【００５４】
上記のようにして、イメージセンサにおけるアクティブマトリクス基板２０が製造される。
【００５５】
そして、上記のようにして得られたアクティブマトリクス基板２０上に、例えば、真空蒸着法によって変換層１６を蒸着し、その後、金層１７を蒸着する。
【００５６】
なお、画素容量２ａの大きさは、層間絶縁膜１３に設けられたコンタクトホール１５の大きさ、即ち、画素容量２ａにおいて、保護膜１２に接触する画素電極１４の面積によって決定される。
【００５７】
以上のように、層間絶縁膜１３は、走査線３または信号線４と、画素電極１４との間に形成されている。これにより、信号線４と画素電極１４とが層間絶縁膜１３を介して重なる構成とすることができる。従って、画素電極１４の面積を大きくとることができ、開口率の向上を図ることができるため、変換層１６で生成された電荷を効率よく収集することができる。また、層間絶縁膜１３が形成されていることにより、信号線４および走査線３に起因する電界をシールドすることができ、変換層１６の動作不良の抑制を図ることができる。
【００５８】
ここで、画素電極１４は層間絶縁膜１３を介して信号線４と重なるように配されているが、層間絶縁膜１３の膜厚は十分厚く、誘電率も低いため、信号線４と画素電極１４との間の静電容量の増加を招来することはなく、Ｓ／Ｎ比の低下の原因となるノイズの増加を防止することができる。
【００５９】
さらに、ＴＦＴ１上には層間絶縁膜１３が配されていないため、保護膜１２を介してＴＦＴ１上にも画素電極１４を配している。これにより、画素電極１４の面積を大きくとることができ、変換層１６で生成された電荷を効率よく収集することができる。
【００６０】
また、保護膜１２を介してＴＦＴ１上にも画素電極１４を配することができることにより、ＴＦＴ１のソース電極９ａ上の画素電極１４をダブルゲートトランジスタの一方のゲート電極として作用させることができる。これにより、ある一定の電圧以上ではＴＦＴ１が導通状態となって、過剰な電荷を信号線４に逃がすことができる。従って、例えば、故障や信号読み出しプログラムの不具合等で電荷の正常な読み出しが行われなかった場合等でも、予想外の大きな電荷が画素電極１４に蓄積されて、これが高電圧となることを防止することができる。この結果、アクティブマトリクス基板２０の破壊を防止することができる。
【００６１】
なお、高電圧による破壊の懸念がない場合や、ダブルゲートの効果としてＴＦＴ１と画素電極１４との間に十分な膜厚の絶縁膜があった方が望ましい場合には、ＴＦＴ１上の層間絶縁膜１３をパターニングによって取り除かず、保護膜１２と層間絶縁膜１３との２層構造とすることもできる。また、ＴＦＴ１上に層間絶縁膜１３を配置する場合には、保護膜１２の形成そのものを省くことも考えられる。さらに、信号線４と画素電極１４との間の静電容量は、後述するように、画素容量２ａの１／１００以下であることが望ましいが、ＴＦＴ１上の層間絶縁膜１３を取り除くことによって、信号線４と画素電極１４との間の静電容量が増加して、画素容量２ａの１／１００を超えるような場合には、ＴＦＴ１上に層間絶縁膜１３を配置しておくことが望ましい。
【００６２】
イメージセンサとは、例えば入射する電磁波がＸ線の場合には、イメージセンサのフラットパネルに入射したＸ線量の二次元的分布に基づき画像を形成する装置である。この装置を使用する際には、Ｘ線源が別途用意され、物体はＸ線源とイメージセンサとの間に配置される。
【００６３】
また、イメージセンサの動作原理は以下の通りである。
【００６４】
イメージセンサにおいて、変換層１６で生成した電荷は、画素電極１４に蓄積される。これにより、物体から放出された電磁波に応じて、それぞれの画素に電荷としてのデータ（電位データ）が蓄積される。また、画素電極１４は、透明導電膜１１ｂを介してＴＦＴ１のドレイン電極９ｂに接続されている。例えば、順次走査線３をスキャンすると、走査線３によって選択された画素において、画素電極１４の保持するデータがＴＦＴ１を介して信号線４に読み出される。この信号線４の他端には、これらデータを信号（イメージ信号）として読み出すために、オペアンプ等の信号読み出し回路が設けられている。この信号読み出し回路により、イメージセンサに映し出された物体の像が画像データとして取り出される。
【００６５】
一般に、各画素電極に電荷を与えて保持し、保持された電荷の容量の大きさによって表示を行う液晶表示装置とは異なり、イメージセンサでは、画素電極１４で収集された電荷を該電荷が読み出されるまで画素電極１４において保持する。従って、画素容量２ａを大きくとっている場合が多いため、信号線４と画素電極１４との間の静電容量（以下、静電容量と称する）はそのままの静電容量値が信号線４の負荷となることが多い。一方、一般に、オペアンプ等の信号読み出し回路で発生したノイズは、静電容量と帰還容量との比に準じたゲインで増幅される。このため、ノイズを減らすためには、静電容量を減らすことが重要となる。
【００６６】
また、静電容量が増加すると、Ｘ線照射部分のイメージに対応した画素電位の変動に伴い、１画素あたりの静電容量に対応する分だけ信号線４の電位変動が生じるという問題がある。
【００６７】
例えば、ある走査線３が選択されて、信号線４を介して信号の読み出しが行われている場合にも、他の画素電極１４には電荷が蓄積され続けており、信号線４には、これとは逆極性で、静電容量に比例する電荷が蓄積され続ける。この信号線４に蓄積される電荷量は画面全体のイメージの如何によってそれぞれ異なる。ある画素からの信号の読み出しの際には、信号線４と平行な方向に隣接する画素の信号に対応する、信号線４に蓄積された電荷がノイズとして読み出し中の信号に重畳される。これにより、いわゆるクロストークが発生し、正しいデータが得られないこととなる。従って、静電容量を小さく抑える必要がある。
【００６８】
ここで、クロストークの最大発生量を見積もる。走査線３を１ライン読み出す期間中に、１画素あたりの静電容量（以下、静電容量Ｃsdと称する）により信号線４に供給される電荷量の最大値Ｑsdmaxは次式（１）
Ｑsdmax＝ｎ×Ｃsd×Ｖsdmax／ｎ
＝Ｃsd×Ｑdmax／Ｃpix              …（１）
によって求めることができる。
【００６９】
ただし、
Ｃsdは１画素あたりの信号線４と画素電極１４との間の静電容量、
Ｑsdmaxは走査線３を１ライン読み出す期間中に静電容量Ｃsdにより信号線４に供給される電荷量の最大値、
ｎは走査線３の本数、
Ｖsdmaxは信号線４と画素電極１４との間における電圧差の最大値、
Ｑdmaxは画素電極１４に蓄積される電荷の最大値、
Ｃpixは画素容量２ａである。
【００７０】
また、クロストークが発生しないようにするには、次式（２）
Ｑsdmax＜Ｑdmin                    …（２）
で表されるように、走査線３を１ライン読み出す期間中に静電容量Ｃsdにより信号線４に供給される電荷量の最大値Ｑsdmaxは、画素電極１４に蓄積される電荷の最小値Ｑdminよりも小さくなければならない。
【００７１】
イメージセンサにあっては、静電容量の増加が、画素電極１４に蓄積された電荷を読み出す検出信号のＳ／Ｎ比の低下につながる。このため、静電容量を抑制することが望ましい。しかも、静電容量は極めて低いレベルが要求される。
また、上記式（１）、（２）により、静電容量Ｃsdは次式（３）
Ｃsd＜Ｃpix×Ｑdmin／Ｑdmax            …（３）
で表される。
【００７２】
ここで、Ｑdmax／Ｑdminは、画素電極１４に蓄積された電荷を読み出す検出信号のダイナミックレンジの比を表す。一般に、イメージセンサがセンサとして機能するためには、ダイナミックレンジとして最低でも１００程度必要とされる。従って、式（３）より、クロストークが発生しないようにするためには、静電容量Ｃsdは画素容量２ａの１／１００以下であることが好ましい。
【００７３】
なお、イメージセンサの性能によって、例えば、１０ビット（１０２４階調）をフルに用いた精度を持つような場合には、最小データ単位、即ち、デジタル変換の精度は、最大データの１／１０２４となる。これがデジタル化することによって生じるデータ精度の限界値であり、即ち、ダイナミックレンジは１０００程度になると考えられる。このような場合には、静電容量Ｃsdは画素容量２ａの１／１０００以下に極力近づけるようにすることが望ましいことはいうまでもない。
【００７４】
このように、静電容量Ｃsdを画素容量２ａの１／１００以下とすることにより、静電容量によってノイズが生じたとしても、イメージセンサに最低でも必要とされる１００程度のダイナミックレンジにわたって、電荷がノイズとして読み出し中のイメージ信号に重畳されて生じるクロストークの発生を防止することができる。即ち、静電容量を抑制することにより、ノイズの増加を防止することができる。従って、Ｓ／Ｎ比の向上を図ることができ、信頼性の高いイメージ信号を得ることができる。これにより、イメージセンサに映された物体の像は、画素電極１４で収集された電荷をイメージ信号として読み出す回路（信号読み出し回路）から、十分に信頼性の高い画像データとして取り出すことができる。
【００７５】
ところで、画素電極１４は、その面積を大きくとるため、図１に示すように、走査線３および信号線４と層間絶縁膜１３を介して重なるように形成されている。この場合、層間絶縁膜１３の誘電率を低くし、その膜厚をある程度厚くすることにより静電容量を小さくしている。
【００７６】
しかしながら、イメージセンサは極めて小さな静電容量が要求されるため、層間絶縁膜１３の特性を最適化するだけでは不十分である。そこで、さらに静電容量を小さくするための構造を図３に示す。
【００７７】
図３（ａ）に示すように、画素電極１４は、走査線３と信号線４とにより形成される画素領域、即ち、走査線３・３と信号線４・４とにより囲まれた領域よりも内側に配されていることが望ましい。なお、画素電極１４と信号線４とが重なってない領域においても、空間的な電位の広がりによって静電容量は発生するが、その値は信号線４と画素電極１４とが重なる領域が有るか無いかで急激に変化する。そこで、図３（ａ）に示すように、画素電極１４が信号線４と重ならないように配されている、即ち、信号線４は、走査線３と平行方向に隣り合う画素電極１４・１４間に配されていることにより、静電容量を小さくすることができ、ノイズの低減を図ることができる。これにより、Ｓ／Ｎ比の向上を図ることができる。
【００７８】
なお、図３（ａ）に示すように、画素電極１４が、走査線３および信号線４と重ならない構造とすることにより、画素電極１４の面積は小さくなり、開口率が減少することとなるが、イメージセンサは、液晶表示装置ほど開口率の多少の減少が大きな問題とはならない。
【００７９】
ただし、画素の形状や電界のかかり具合によっては、画素電極１４の面積をより大きくすることが望まれる場合がある。このような場合は図３（ｂ）に示すように、画素電極１４が、信号線４とは重ならないが、走査線３とは重なるように配されていることが望ましい。即ち、信号線４は走査線３と平行方向に隣り合う画素電極１４・１４の間に配されており、また、走査線３と画素電極１４とは層間絶縁膜１３を介して重なっている。
【００８０】
通常、イメージセンサにおいて、画素電極１４に蓄積された電荷を読み出す検出信号のノイズに影響を及ぼすのは静電容量である。このため、走査線３と画素電極１４とが重なって配されていても、検出信号のノイズにはほとんど影響がない。
【００８１】
従って、図３（ａ）に示す構造と比較すると、図３（ｂ）に示す構造とすることにより、静電容量を増加させることなく画素電極１４の面積を大きくすることができる。これにより、画素電極１４は、変換層１６で生成した電荷を効率よく収集することができる。また、図３（ａ）に示す構造と同様に、図３（ｂ）に示す構造としても、画素電極１４と信号線４とが重畳しないため静電容量を小さくすることができ、ノイズの低減を図ることができる。
【００８２】
〔実施の形態２〕
本発明の実施の他の形態について図３（ａ）、図４ないし図６に基づいて説明すれば、以下の通りである。なお、実施の形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記してその説明を省略する。
【００８３】
図４は、本実施の形態のイメージセンサの構成を示す平面図である。本実施の形態に係るイメージセンサは、実施の形態１と同様、ＴＦＴ１、保護膜１２および画素電極１４を有するアクティブマトリクス基板上に、変換層１６と金層１７とを有する。ただし、実施の形態１のアクティブマトリクス基板２０とは異なり、本実施の形態のアクティブマトリクス基板上に層間絶縁膜１３は形成されていない。また、画素電極１４は、図３（ａ）に示した構造と同様、走査線３および信号線４と重ならない形状となっている。また、ＴＦＴ１上には画素電極１４は形成されておらず、画素電極１４は信号線４と同層に配されている。
【００８４】
図４に示すように、信号線４と画素電極１４とが重ならない構造とし、信号線４と画素電極１４との隙間が幅Ｗを有していても、イメージセンサで問題となる非常に低いレベルの静電容量は存在する。そこで、幅Ｗの範囲を好ましい範囲に設定し、静電容量Ｃsdが画素容量２ａの１／１００以下となるようにする。
【００８５】
ここで、イメージセンサで問題となるような極めて低いレベルの静電容量Ｃsdを電界シミュレータで見積もる。信号線４と画素電極１４との間における、１μｍあたりの静電容量Ｃsdを、アクティブマトリクス基板の上層の比誘電率を１として電界シミュレータにより計算した結果を図５に示す。同図において、横軸は信号線４と画素電極１４との隙間の幅Ｗ（μｍ）とし、縦軸は信号線４と対向して静電容量Ｃsdを構成する画素電極１４の端部の長さ１μｍあたりの静電容量Ｃsd（Ｆ／μｍ）としている。
【００８６】
本実施の形態において、信号線４方向の画素ピッチは１５０μｍとし、画素容量２ａは１．５ｐＦとしている。このとき、信号線４との間に静電容量Ｃsdを形成する画素電極１４の長さＸは、信号線４と平行方向においてＴＦＴ１を構成する部分を除いた端部の長さＸ1＋Ｘ2である。これらＸ1，Ｘ2は、それぞれ信号線４方向の画素ピッチより幾分少ない百数十μｍである。これにより、信号線４との間に静電容量Ｃsdを形成する画素電極１４の長さＸは、約２５０μｍとなる。従って、静電容量Ｃsdを画素容量２ａの１／１００以下である１５ｆＦ以下とするためには、静電容量Ｃsdは、１５ｆＦを２５０μｍで除するところにより、０．０６ｆＦ以下とする必要がある。図５に示すグラフより、信号線４と対向して静電容量Ｃsdを構成する画素電極１４の端部の長さ１μｍあたりの静電容量Ｃsdを０．０６ｆＦ以下とするには、幅Ｗは５μｍ以上必要であることがわかる。
【００８７】
ここで、幅Ｗは５μｍ以上必要であるという上記見積もりは、アクティブマトリクス基板の上層の比誘電率を１とした場合の見積もりである。実際のイメージセンサでは、アクティブマトリクス基板の上層に電磁波を電荷に変換する変換層１６を備えている。例えば、変換層１６がセレンを主成分とする層であるとき、その比誘電率は１ではないため、信号線４と画素電極１４との間における、長さ１μｍあたりの静電容量Ｃsdを電界シミュレータにより計算した結果は図６のようになる。図６において、横軸は信号線４と画素電極１４との隙間の幅Ｗ（μｍ）とし、縦軸は信号線４と対向して静電容量Ｃsdを構成する画素電極１４の端部の長さ１μｍあたりの静電容量Ｃsd（Ｆ／μｍ）としている。
【００８８】
図５を用いた見積もりと同様に、静電容量Ｃsdが、長さ１μｍあたり０．０６ｆＦ以下とするためには、図６に示すグラフによると、幅Ｗは２５μｍ以上必要であることがわかる。
【００８９】
以上のように、アクティブマトリクス基板上に層間絶縁膜が形成されていなくても、信号線４と画素電極１４とが重ならないような構造とし、信号線４と画素電極１４との間の幅Ｗを適切な値とすることにより、静電容量Ｃsdを画素容量２ａの１／１００以下とし、非常に低いレベルとすることができる。従って、Ｓ／Ｎ比の向上を図ることができ、ノイズの増加を防止することができる。これにより、イメージセンサに映された物体の像は、画素電極１４で収集された電荷をイメージ信号として読み出す回路（信号読み出し回路）から、十分に信頼性の高い画像データとして取り出すことができる。
【００９０】
【発明の効果】
以上のように、本発明のイメージセンサは、上記スイッチング素子は、トランジスタであり、上記画素電極は、スイッチング素子上に保護膜を介して配され、スイッチング素子上の画素電極は、ダブルゲートトランジスタの一方のゲート電極として作用し、１画素あたりにおける、信号線と画素電極との間の静電容量が、画素電極で収集された電荷を該電荷が読み出されるまで保持するための画素容量の１／１００以下である構成である。
【００９１】
一般に、信号線に蓄積され、信号線と画素電極との間の静電容量に比例する電荷がノイズとして読み出し中のイメージ信号に重畳されて生じるクロストークが発生しないようにするためには、１画素あたりにおける、信号線と画素電極との間の静電容量が、画素容量にダイナミックレンジの逆数を乗じた値より小さくなければならない。また、イメージセンサがセンサとして機能するためには、ダイナミックレンジとして最低でも１００程度必要とされる。
【００９２】
一方、上記の構成によれば、信号線と画素電極との間の静電容量は、画素容量の１／１００以下である。これにより、信号線と画素電極の間の静電容量によってノイズが生じたとしても、電荷がノイズとして読み出し中のイメージ信号に重畳されて生じるクロストークの発生を、イメージセンサに最低でも必要とされる１００程度のダイナミックレンジにわたって防止することができる。この結果、ノイズの増加を防止することができる。従って、Ｓ／Ｎ比の向上を図ることができ、信頼性の高いイメージ信号を得ることができるといった効果を奏する。
【００９３】
本発明のイメージセンサは、信号線または走査線と、画素電極との間に、層間絶縁膜が形成されている構成である。
【００９４】
これにより、画素電極を、信号線に重なるように配することができ、画素電極の面積を大きくとることができる。また、層間絶縁膜が形成されていることにより、信号線および走査線に起因する電界をシールドすることができる。従って、変換層で生成された電荷を効率よく収集することができ、また、変換層の動作不良の抑制を図ることができるといった効果を奏する。
【００９５】
本発明のイメージセンサは、信号線が、隣り合う画素電極間に配されている構成である。
【００９６】
これにより、信号線と画素電極との間の静電容量をより小さくすることができ、ノイズの増加を防止することができる。従って、Ｓ／Ｎ比の向上を図ることができるといった効果を奏する。
【００９７】
本発明のイメージセンサは、走査線と画素電極とが重なるように配されている構成である。
【００９８】
通常、イメージセンサにおいて、読み出されるイメージ信号にノイズとして影響を及ぼすのは、信号線と画素電極との間の静電容量である。このため、走査線と画素電極とが重なって配されていても、ノイズにはほとんど影響がない。
【００９９】
これにより、画素電極が走査線にも信号線にも重ならないように配されている場合と比較すると、信号線と画素電極との間の静電容量を増加させることなく、画素電極の面積を大きくとることができる。従って、画素電極が、変換層で生成された電荷を効率よく収集することができるといった効果を奏する。
【０１００】
本発明のイメージセンサは、信号線に接続されるスイッチング素子と、画素電極とが重なるように配されている構成である。
【０１０１】
これにより、画素電極の面積を大きくとることができ、また、スイッチング素子上の画素電極をダブルゲートトランジスタの一方のゲート電極として作用させることができる。
【０１０２】
従って、変換層で生成された電荷を効率よく収集することができ、また、イメージセンサで用いられる、例えば、アクティブマトリクス基板の破壊を防止することができるといった効果を奏する。
【図面の簡単な説明】
【図１】  本発明の実施の一形態に係るイメージセンサの構成を示す概略の平面図である。
【図２】  図１に示すイメージセンサのＡ−Ａ’線矢視断面図である。
【図３】  （ａ）は図１に示すイメージセンサにおける画素電極と信号線とが重ならない場合の構成を示す平面図であり、（ｂ）は図１に示すイメージセンサにおける画素電極と信号線とが重ならない場合の他の構成を示す平面図である。
【図４】  本発明の実施の他の形態に係るイメージセンサの構成を示す概略の平面図である。
【図５】  アクティブマトリクス基板の上層の比誘電率を１として電界シミュレータにより計算した場合の、画素電極と信号線との隙間の幅と、長さ１μｍあたりの画素電極と信号線との間における静電容量との関係を示すグラフである。
【図６】  アクティブマトリクス基板の上層に変換層が形成されているとして電界シミュレータにより計算した場合の、画素電極と信号線との隙間の幅と、長さ１μｍあたりの画素電極と信号線との間における静電容量との関係を示すグラフである。
【図７】  従来のイメージセンサの構成を示す断面図である。
【図８】  従来の他のイメージセンサの構成を示す断面図である。
【符号の説明】
１    ＴＦＴ（薄膜トランジスタ、スイッチング素子）
２    画素容量電極
２ａ  画素容量
３    走査線
４    信号線
５    絶縁性基板
６    ゲート電極
７    ゲート絶縁膜
８    半導体層
９ａ  ソース電極
９ｂ  ドレイン電極
１０ａ  金属層（信号線）
１１ａ  透明導電膜（信号線）
１１ｂ  透明導電膜
１３    層間絶縁膜
１４    画素電極
１５    コンタクトホール
１６    変換層
２０    アクティブマトリクス基板
【図１】
0003708440.tif 000002
【図２】
0003708440.tif 000003
【図３】
0003708440.tif 000004
【図４】
0003708440.tif 000005
【図５】
0003708440.tif 000006
【図６】
0003708440.tif 000007
【図７】
0003708440.tif 000008
【図８】
0003708440.tif 000009