(57)【特許請求の範囲】
【請求項１】
クロックに同期された一連の外部命令と各外部命令の間のクック数を格納するためのマクロ格納手段と、
前記クロックを計数するための計数手段と、
クロックに同期された外部命令と前記マクロ格納手段から読み出された命令を選択するための選択手段と、
前記マクロ格納手段から読み出されたクロック数と前記計数手段の出力を比較する比較手段と、
マクロ格納命令に応じて前記一連の外部命令と前記計数手段によって計数されたクロック数が前記マクロ格納手段に格納されるように制御し、マクロ遂行命令に応じて前記選択手段が前記マクロ格納手段を選択するようにして前記マクロ格納手段に格納された一連の命令が順次読み出されるようにし、読み出されたクロック数と前記計数手段の出力との比較において双方が一致する場合に次の命令の読み出しを制御するマクロ制御手段と、
を備えることを特徴とするマクロ命令機能を有する同期式半導体メモリ装置。
【請求項２】
前記マクロ格納手段は、前記一連の外部命令とクロック数を一つの単位とする複数のマクロ組合せと、各マクロ組合せのマクロ名称と最初アドレス情報から構成されたマクロマッピングテーブルを格納することを特徴とする請求項１記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項３】
前記マクロ格納手段は読取り専用メモリで構成されたことを特徴とする請求項１又は２に記載のマクロ命令機能を有する半導体メモリ装置。
【請求項４】
前記読取り専用メモリに格納されたマクロ命令はテスト命令であることを特徴とする請求項３記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項５】
前記マクロ格納手段は不揮発性メモリで構成されたことを特徴とする請求項１又は２に記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項６】
前記マクロ制御手段は、前記命令間のクロック数が前記計数手段の計数値上限を超過する場合にはダミー命令と上限計数値を２つの命令の間に格納することを特徴とする請求項１乃至５のいずれかに記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項７】
前記マクロ格納命令及びマクロ遂行命令は外部から入力されるマクロ制御信号とアドレス信号の組合せで決定されることを特徴とする請求項１乃至６のいずれかに記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項８】
クロックに同期された一連の外部命令と各外部命令の間の間隔情報を格納するための複数のマクロ格納手段と、
前記クロックを計数するための計数手段と、
クロックに同期された外部命令と前記複数のマクロ格納手段から読み出された命令を選択するための第１選択手段と、
前記複数のマクロ格納手段から読み出された複数の間隔情報を選択するための第２選択手段と、
前記第２選択手段によって選択された間隔情報と前記計数手段の出力を比較する比較手段と、
マクロ格納命令に応じて前記一連の命令と前記計数手段によって計数された命令の間の間隔情報を前記複数のマクロ格納手段の中から選択されたマクロ格納手段に格納し、マクロ遂行命令に応じて前記第１及び第２選択手段が前記複数のマクロ格納手段の中から一つを選択するように制御し、前記第２選択手段を通じて読み出された間隔情報と計数手段の出力の比較において双方が一致する場合に、選択されたマクロ格納手段から一連の命令が順次読み出されるように制御するマクロ制御手段と、
を備えることを特徴とするマクロ命令機能を有する同期式半導体メモリ装置。
【請求項９】
前記外部命令の入力端子と前記複数のマクロ格納手段との間に接続され、前記一連の外部命令を解釈するための命令解釈手段を更に備えることを特徴とする請求項８記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項１０】
前記複数のマクロ格納手段の一部は読取り専用メモリで構成されたことを特徴とする請求項８又は９に記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項１１】
前記マクロ制御手段は、複数のマクロ格納手段の中から一つのマクロ格納手段に格納される一連の命令が格納容量を超過する場合に、超過した命令をもう一つのマクロ格納手段に連続的に格納することを特徴とする請求項８乃至１０のいずれかに記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項１２】
命令を格納するための補助マクロ格納手段を更に備え、前記マクロ制御手段は、前記マクロ格納手段に格納される一連の命令が格納容量を超過する場合に、超過した命令を前記補助マクロ格納手段に格納することを特徴とする請求項８乃至１１のいずれかに記載のマクロ命令機能を有する同期式半導体メモリ装置。
【請求項１３】
マクロ命令実行信号をバッファリングする出力バッファと、
前記出力バッファを通じて出力されるマクロ命令実行信号を外部へ出力するための出力端子と、
をさらに備えることを特徴とする請求項８乃至１２のいずれかに記載のマクロ命令機能を有する半導体メモリ装置。
【請求項１４】
前記マクロ制御手段は、前記複数のマクロ格納手段の中の一つのマクロ格納手段にテストマクロ命令を格納することを特徴とする請求項８乃至１３のいずれかに記載のマクロ命令機能を有する半導体メモリ装置。
【請求項１５】
前記テストマクロ命令が格納されるマクロ格納手段はＲＯＭから構成されたことを特徴とする請求項１４記載のマクロ命令機能を有する半導体メモリ装置。
【請求項１６】
クロックに同期された一連の外部命令と各外部命令の間のクロック数を格納するためのマクロ格納手段と、
クロックに同期された外部命令と前記マクロ格納手段から読み出された命令を選択するための選択手段と、
命令と命令の間のクロック数の情報がコーディングされた外部の命令コードを入力として復号化する命令デコーダと、
マクロ格納命令に応じて、前記命令デコーダから提供される命令と対応するクロック数を前記マクロ格納手段に直接ローディングするマクロローディング手段と、
を備えたことを特徴とするマクロ命令機能を有する同期式半導体メモリ装置。
【請求項１７】
マクロ制御信号と選択命令を入力する段階と、
前記選択命令に応じて複数のマクロ格納手段の中から一つを選択する段階と、
マクロ格納命令を入力する段階と、
前記マクロ格納命令に応じてクロックを計数する計数手段を初期化させる段階と、
チップ選択信号に応じて有効な動作命令と、この動作命令に対応する前記計数手段でカウントされたクロック数をマクロ格納手段に順次格納する段階と、
マクロ終了命令に応じてマクロ格納を終了する段階と、
を備えることを特徴とするマクロ命令機能を有する同期式半導体メモリ装置のマクロ格納方法。
【請求項１８】
マクロ制御信号と選択命令を入力する段階と、
前記選択命令に応じて複数のマクロ格納手段の中から指定されたマクロ格納手段を選択する段階と、
マクロ実行命令を入力する段階と、
前記マクロ実行命令に応じてクロックを計数する計数手段を初期化させる段階と、
前記選択されたマクロ格納手段から動作命令と対応するクロック数を読み出す段階と、
読み出されたクロック数と前記計数手段でカウントされたクロック数とを比較する段階と、
前記比較されたクロック数が一致する場合に読み出された動作命令を内部命令として実行し、前記計数手段を初期化させ、前記選択されたマクロ格納手段の次の動作命令とクロック数を読み出して制御する段階と、
前記段階の繰り返しで一連のマクロ命令が全て行われるとマクロ命令実行を終了する段階と、
を備えることを特徴とするマクロ命令機能を有する同期式半導体メモリ装置のマクロ実行方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期式半導体メモリ装置とマクロ命令の格納及び実行方法に係り、特にマクロ命令機能を有する同期式半導体メモリ装置とマクロ命令の格納及び実行方法に関する。
【０００２】
【従来の技術】
マルチメディアの中核を占めているパーソナルコンピュータの性能が急速に向上しており、その市場は拡大及び成長を続けている。これはＣＰＵの性能向上に負うところが大きく、年ごとに演算処理能力が向上してその動作周波数が段々高速化されている。これにより、メモリの速度改善も一層速くなっている。
【０００３】
最近、高速化されたメモリとして同期式ＤＲＡＭが開発されている。この同期式ＤＲＡＭではシステムのクロック信号に同期して動作命令を行うので、動作命令と動作命令の間の間隔をクロック数より知り得ることができる。
【０００４】
【発明が解決しようとする課題】
一般に、半導体メモリ装置に与えられる命令が同一形式で繰り返される規則性があっても、外部から命令を毎回一々繰り返さなければならない。したがって、ＣＰＵにとってメモリアクセス時に必要な命令の頻度が相対的に増加するので、アクセス速度を増加させるためには大きい帯域幅（Bandwidth ）が要求される。ここで、帯域幅とは秒当たり伝送可能なデータ量を意味する。ＣＰＵの動作速度が高速化するに従いメモリの動作速度の高速化も要求されるため、帯域幅を増加させているが、チップサイズの増大を招いてコストを上昇させるという問題がある。
【０００５】
一方、コンピュータは一連の動作命令を組み合わせたマクロ命令機能をもっている。マクロ命令とは予め組み合わせられた一連の動作命令をセットし、マクロ命令が入力されると、システムがセットされた一連の動作命令を順次行うことにより、繰り返される複数の動作命令の入力回数を減らして使用上の便利性を図るものである。
【０００６】
本発明は、かかる従来の技術の問題点を解決するためのもので、一度のマクロ命令によって一連の命令を行うようにメモリを制御し得るマクロ命令機能を有する同期式半導体メモリ装置を提供すると共に、マクロ命令の格納及び実行方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するため、請求項１記載の発明によるマクロ命令機能を有する同期式半導体メモリ装置は、クロックに同期された一連の外部命令と各外部命令の間のクロック数を格納するためのマクロ格納手段と、前記クロックを計数するための計数手段と、クロックに同期された外部命令と前記マクロ格納手段から読み出された命令を選択するための選択手段と、前記マクロ格納手段から読み出されたクロック数と前記計数手段の出力を比較する比較手段と、マクロ格納命令に応じて前記一連の外部命令と前記計数手段によって計数されたクロック数が前記マクロ格納手段に格納されるように制御し、マクロ遂行命令に応じて前記選択手段が前記マクロ格納手段を選択するようにして前記マクロ格納手段に格納された一連の命令が順次読み出されるようにし、読み出されたクロック数と前記計数手段の出力との比較において双方が一致する場合に次の命令の読み出しを制御するマクロ制御手段とを備えることを特徴とする。
【０００８】
この構成によれば、マクロ格納命令に応じてクロックに同期された一連の外部命令と各外部命令の間のクロック数が格納される。その後、マクロ遂行命令に応じて、マクロ格納手段に格納されたクロックが読み出されて計数手段にて計数されたクロックと比較され、双方が一致する毎にマクロ格納手段に格納された一連の命令が順次読み出される。このように、一連の命令を格納させておき、外部からの一つのマクロ命令のみで複数の命令を順次実行できるので、ＣＰＵは、メモリアクセス時に必要な命令の頻度が相対的に減るために、小さい帯域幅を使用してもメモリを効果的にアクセスすることができる。また、本メモリ装置を扱うユーザーに対してその人の環境に適した命令を作ることができる自由度を与えることができる。
【０００９】
請求項８記載の発明によるマクロ命令機能を有する同期式半導体メモリ装置は、クロックに同期された一連の外部命令と各外部命令の間の間隔情報を格納するための複数のマクロ格納手段と、前記クロックを計数するための計数手段と、クロックに同期された外部命令と前記複数のマクロ格納手段から読み出された命令を選択するための第１選択手段と、前記複数のマクロ格納手段から読み出された複数の間隔情報を選択するための第２選択手段と、前記第２選択手段によって選択された間隔情報と前記計数手段の出力を比較する比較手段と、マクロ格納命令に応じて前記一連の命令と前記計数手段によって計数された命令の間の間隔情報を前記複数のマクロ格納手段の中から選択されたマクロ格納手段に格納し、マクロ遂行命令に応じて前記第１及び第２選択手段が前記複数のマクロ格納手段の中から一つを選択するように制御し、前記第２選択手段を通じて読み出された間隔情報と計数手段の出力の比較において双方が一致する場合に、選択されたマクロ格納手段から一連の命令が順次読み出されるように制御するマクロ制御手段とを備えることを特徴とする。
【００１０】
上記構成によれば、複数のマクロ格納手段を備え、マクロ格納命令に応じてそのうちの一つに一連の命令と計数された命令の間の間隔情報が格納される。そして、マクロ遂行命令に応じて複数のマクロ格納手段のうちの一つが選択されると共に、マクロ格納手段に格納された間隔情報と計数手段にて計数されたクロックと比較され、双方が一致する毎にマクロ格納手段に格納された一連の命令が順次読み出される。
【００１１】
請求項１７記載の発明によるマクロ命令機能を有する同期式半導体メモリ装置のマクロ格納方法は、マクロ制御信号と選択命令を入力する段階と、前記選択命令に応じて複数のマクロ格納手段の中から一つを選択する段階と、マクロ格納命令を入力する段階と、前記マクロ格納命令に応じてクロックを計数する計数手段を初期化させる段階と、チップ選択信号に応じて有効な動作命令と、この動作命令に対応する前記計数手段でカウントされたクロック数をマクロ格納手段に順次格納する段階と、マクロ終了命令に応じてマクロ格納を終了する段階とを備えることを特徴とする。
【００１２】
請求項１８記載の発明によるマクロ命令機能を有する同期式半導体メモリ装置のマクロ実行方法は、マクロ制御信号と選択命令を入力する段階と、前記選択命令に応じて複数のマクロ格納手段の中から指定されたマクロ格納手段を選択する段階と、マクロ実行命令を入力する段階と、前記マクロ実行命令に応じてクロックを計数する計数手段を初期化させる段階と、前記選択されたマクロ格納手段から動作命令と対応するクロック数を読み出す段階と、読み出されたクロック数と前記計数手段でカウントされたクロック数とを比較する段階と、前記比較されたクロック数が一致する場合に読み出された動作命令を内部命令として実行し、前記計数手段を初期化させ、前記選択されたマクロ格納手段の次の動作命令とクロック数を読み出して制御する段階と、前記段階の繰り返しで一連のマクロ命令が全て行われるとマクロ命令実行を終了する段階とを備えることを特徴とする。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明をより詳細に説明する。
【００１４】
図１は本発明によるマクロ命令機能を有する同期式半導体メモリ装置の好ましい実施の形態を示すブロック図である。
【００１５】
同図において、この実施の形態の同期式半導体メモリ装置は、クロックＣＬに同期された一連の外部命令（ＲＡＳＢ，ＣＡＳＢ，ＷＥＢ，ＡＤＤＲ）と各外部命令の間のクロック数（ＣＣ＝０，３，１０，２）を格納するためのマクロ格納手段１０と、クロックＣＬを計数するための計数手段２０と、クロックＣＬに同期された外部命令とマクロ格納手段１０から読み出された命令を選択するための選択手段３０と、マクロ格納手段１０から読み出されたクロック数と計数手段２０の出力を比較する比較手段４０と、マクロ格納命令に応じて一連の外部命令と計数手段２０によって計数されたクロック数がマクロ格納手段１０に格納されるように制御し、マクロ遂行命令に応じて選択手段３０がマクロ格納手段１０を選択するようにして、マクロ格納手段１０に格納された一連の命令が順次読み出されるようにし、読み出されたクロック数と計数手段２０の出力の比較において双方が一致した場合に次の命令の読み出しを制御するマクロ制御手段５０とを備えている。
【００１６】
マクロ格納手段１０は多様なメモリで構成可能であり、ＲＯＭ、不揮発性メモリ、ラッチ、ＳＲＡＭセル、ＤＲＡＭセルなどのいずれも使用可能である。特に、ＲＯＭで構成する場合にはマクロ命令を永久的に記憶させることができ、このようなマクロ命令をデフォールトマクロ（default MACRO ）と定義できる。即ち、使用頻度の多いマクロ命令はＲＯＭのような格納手段に記憶させることができる。例えば、メモリのテスト命令をデフォールトマクロ命令にする場合には、半導体メモリ装置では別途のテスト用端子が不要となり、またテストタイミングが減ることから、テスト時に並列処理数を増加できるので、生産性の向上に大きく寄与できる。不揮発性メモリで構成する場合には毎回パワーアップ時にマクロ命令をマクロ格納手段１０に格納する手間を省くことができる。
【００１７】
一方、命令の間のクロック数が計数手段２０の計数値上限を超過する場合には、図２に示すようにダミー命令ＮＯＰと上限計数値２５６が２つの命令の間に格納される。
【００１８】
次に、図３は本発明によるマクロ命令機能を有する同期式半導体メモリ装置の好ましい他の実施の形態の構成を示すブロック図である。
【００１９】
同図において、この実施の形態の同期式半導体メモリ装置は、複数のマクロ格納手段１０1 、１０2 、…、１０n と、クロックＣＬに同期された外部命令と複数のマクロ格納手段１０1 、１０2 、…、１０n から読み出された命令を選択するための第１選択手段３０と、第２選択手段６０によって選択された間隔情報と計数手段２０の出力を比較する比較手段４０と、複数のマクロ格納手段１０1 、１０2 、…、１０n から読み出された複数のクロック数の中の一つを選択するための第２選択手段６０と、マクロ命令実行信号をバッファリングする出力バッファ７０と、出力バッファ７０を通じて出力されるマクロ命令実行信号を外部へ出力するための出力端子８０と、一連の外部命令を解釈するための命令解釈手段９０とを備えている。
【００２０】
マクロ制御手段５０は、マクロ格納命令に応じて一連の命令と計数手段２０によって計数された命令の間のクロック数を複数のマクロ格納手段１０1 、１０2 、…、１０n の中から選択されたマクロ格納手段１０に格納し、且つマクロ遂行命令に応じて第１及び第２選択手段３０、６０が複数のマクロ格納手段１０1 、１０2 、…、１０n の中から一つを選択するように制御し、第２選択手段６０を通じて読み出されたクロック数と計数手段２０の出力を比較して一致した場合に、選択されたマクロ格納手段１０から一連の命令が順次読み出されるように制御する。
【００２１】
命令解釈手段９０はＲＡＳＢ，ＣＡＳＢ，・・・などの入力を解釈する。解釈されたＡｃｔ，ライト（Ｗｒｉｔｅ），リード（Ｒｅａｄ），・・・などがマクロ格納手段１０に格納される。この命令解釈手段９０は有効命令とＮＯＰ（No Operation）を区分するために必要である。本発明では、マクロ制御手段５０がチップ選択信号ＣＳＢを入力としてマクロ格納時にこれを区分する。
【００２２】
図４を参照すると、本発明のマクロ命令はマクロ制御信号ＭＡＣ及びアドレス信号ＡＤＤＲによって与えられる。即ち、アドレス信号の上位２ビットの組合せによってマクロ格納、マクロ格納終了、マクロ実行などの命令が構成され、残りのアドレスビットの組合せで複数のマクロ格納手段１０1 、１０2 、…、１０n の選択情報を構成する。したがって、第１選択手段３０は、マクロ制御信号ＭＡＣがハイ（Ｈｉｇｈ）状態のときには、指定されたアドレスの値に応じて複数のマクロ格納手段１０1 、１０2 、…、１０n のうち、指定されたマクロ格納手段１０から読み出された命令を選択して出力し、ロー（Ｌｏｗ）状態のときには外部命令を選択して出力する。
【００２３】
複数のマクロ格納手段１０1 、１０2 、…、１０n のうち、一つのマクロ格納手段に格納される一連の命令が格納容量を超過するような場合には、超過した命令がもう一つのマクロ格納手段に連続的に格納される。例えば、図５に示すように、マクロ格納手段１０1 の格納容量が超過した場合、超過分は隣のマクロ格納手段１０2 に格納される。この場合、マクロ格納手段１０2 はマクロ格納手段１０1 に属することになるので、この図では１０1 ’で表している。なお、一つのマクロ格納手段に格納される一連の命令が格納容量を超過するような場合には、図６に示すように、超過した命令を格納するための補助マクロ格納手段１２を設けるようにしても良い。
【００２４】
また、図７に示すように、各マクロ格納手段１０1 、１０2 、…、１０n に一連の外部命令とクロック数を一つの単位とする複数のマクロ組合せと、各マクロ組合せのマクロ名称と最初アドレス情報から構成されたマクロマッピングテーブル１４を格納することもできる。即ち、図７のマッピングテーブルからＣＮ値を読読み取ってＣＮ＝１００に対応するマクロ格納手段の場所を見つけてマクロ命令を行うこともできる。このような方法はマクロ格納手段１０の記憶場所の効率的な利用に寄与する。
【００２５】
次に、前記のように構成された本発明のマクロ命令機能を有する同期式半導体メモリ装置の動作を説明する。
【００２６】
本発明ではノーマルモードの場合には選択手段３０が外部命令を選択し、外部命令を内部命令として入力して動作を行う。
【００２７】
図８は本発明によるマクロ命令のアルゴリズムを示す。本発明のマクロ格納方法は、マクロ制御信号ＭＡＣと選択命令がマクロ制御手段５０に入力されると、マクロ制御手段５０は入力された選択命令に応じて選択信号ＲＳを発生して複数のマクロ格納手段１０1 、１０2 、…、１０n の中から一つを選択し、マクロ格納命令ＳＴを発生してマクロ格納手段を制御する。また、リセット信号ＲＥを発生して計数手段２０を初期化する。
【００２８】
次いで、マクロ制御手段５０は、チップ選択信号ＣＳＢに応じて有効な動作命令と、この動作命令に対応する計数手段２０でカウントされたクロック数をマクロ格納手段に順次格納させる。例えば、ＲＡＳＢ命令の入力にはＲＡＳアクティブの命令とクロック数「０」を格納し、３クロック後にライト（Ｗｒｉｔｅ）命令とクロック数「３」を格納し、１０クロック後にリード（Ｒｅａｄ）命令とクロック数「１０」を格納する方式で一連の命令とクロック数を順次格納した後、最後の命令であるプリチャージ命令と以前命令とのクロック数の差のクロック数「２」を格納する。
【００２９】
このような一連の命令と対応するクロック数の格納が完了すると、アドレス信号によるマクロ終了命令が入力され、このマクロ終了命令に応じてマクロ格納を終了する。このような格納動作時、第１選択手段３０は外部命令を選択して格納と同時に入力された外部命令を内部命令として出力する。したがって、半導体メモリ装置の内部回路では内部命令を実行する。
【００３０】
一方、本発明のマクロ実行方法は、マクロ制御手段５０に外部からマクロ制御信号ＭＡＣとアドレス信号ＡＤＤＲによる選択命令が入力され、これにより選択命令に応じて複数のマクロ格納手段１０1 、１０2 、…、１０n のうち、指定されたマクロ格納手段を選択する。そして、選択されたマクロ格納手段１０の命令とクロック数がそれぞれ選択されるように、第１選択手段３０、第２選択手段６０をマクロ制御手段５０によって制御する。
【００３１】
次に、マクロ実行命令が入力されると、このマクロ実行命令に応じて計数手段２０が初期化されて最初の命令が読み出される時点からクロックを計数し始める。選択されたマクロ格納手段１０から動作命令に対応する読み出されたクロック数と計数手段２０でカウントされたクロック数とを比較手段４０で比較し、一致した場合には、一致信号をマクロ制御手段５０に供給する。
【００３２】
マクロ制御手段５０では、比較されたクロック数が一致する場合には、次の命令制御信号をマクロ格納手段１０に供給して、選択されたマクロ格納手段１０の次の動作命令とクロック数を読み出して制御し、計数手段２０を初期化する。このような段階の繰り返しで一連のマクロ命令が全て行われると、マクロ命令実行を終了する。このようなマクロ命令の遂行中に新しい命令が入力されるのはチップ選択信号ＣＡＢによって知ることができる。この場合には次のような措置が施されることができる。
【００３３】
１．マクロ実行を中止する。
【００３４】
２．マクロ実行をホールドする。
【００３５】
３．マクロ実行中の命令との同時進行が可能なら同時進行し、そうでなければ無視する。
【００３６】
４．新しい命令を無視する。
【００３７】
マクロ実行中止、ホールディングまたは無視のような場合にはチップ外部へその状況を知らせることもできる。
【００３８】
図９を参照すると、マクロ命令を直接マクロ格納手段に格納させることもできる。また、マクロ制御信号ＭＡＣとアドレス信号の上位２ビットの組合せによって直接入力モードを設定する。次に、データ入力或いはアドレス入力を通じて外部から一連の命令と対応するクロック数を２進コードとしてチップに入力し、チップではデコーダ１００を介して命令を解釈し、解釈された命令とクロック数をマクロローディング手段１１０を介してマクロ格納手段に格納する。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、同期式半導体メモリ装置に一連の命令を組み合わせて格納させ、外部から一つのマクロ命令のみで複数の命令を順次実行させることができるので、次のような効果を奏でる。
【００４０】
まず、第一に、本発明の同期式半導体メモリ装置を扱うＣＰＵは、メモリアクセス時に必要な命令の頻度が相対的に減るために、小さい帯域幅（Bandwidth ）を使用してもメモリを効果的にアクセスすることができる。
【００４１】
第二に、メモリ制御手段などの設計時に自分なりのマクロ命令セットを持ち、これを用いて設計することにより、効率的で体系的な接近が可能である。つまり、上位システム設計者に自分の環境に適したマクロ命令を作って使用することのできる自由を与えるより機能的に先立った新しい概念のメモリを得ることができる。
【図面の簡単な説明】
【図１】本発明によるマクロ命令機能を有する同期式半導体メモリ装置の好ましい実施の形態を示すブロック図である。
【図２】命令の間のクロック数が計数手段の最高値を超過した場合のマクロ処理を説明するための図である。
【図３】本発明によるマクロ命令機能を有する同期式半導体メモリ装置の好ましい他の実施の形態を示すブロック図である。
【図４】本発明によるマクロ制御信号とマクロ命令体系を説明するための図である。
【図５】マクロ組合せの命令数がマクロ格納手段の容量を超過した場合の処理の一例を説明するための図である。
【図６】マクロ組合せの命令数がマクロ格納手段の容量を超過した場合の他の処理例を説明するための図である。
【図７】本発明によるマクロ格納手段の格納領域をより効率的に使用する一例を説明するための図である。
【図８】本発明によるマクロ命令のアルゴリズムを説明するための図である。
【図９】本発明によるマクロ命令の直接格納方法を説明するための図である。
【符号の説明】
１０、１０1 、１０2 、…、１０n   マクロ格納手段
１２  補助マクロ格納手段
１４  マクロマッピングテーブル
２０  計数手段
３０  第１選択手段
６０  第２選択手段
４０  比較手段
５０  マクロ制御手段
７０  出力バッファ
８０  出力端子
９０  命令解釈手段
１１０  マクロローディング手段
【図１】
0003656876.tif 000002
【図２】
0003656876.tif 000003
【図３】
0003656876.tif 000004
【図４】
0003656876.tif 000005
【図５】
0003656876.tif 000006
【図６】
0003656876.tif 000007
【図７】
0003656876.tif 000008
【図８】
0003656876.tif 000009
【図９】
0003656876.tif 000010