(57)【特許請求の範囲】
【請求項１】
真空容器と該真空容器内に被処理体を支持する為の支持手段、とを有するプラズマ処理装置において、
前記真空容器内のプラズマ発生空間にガスを導入する手段と、
前記プラズマ発生空間内に前記ガスのプラズマを発生させる手段と、
前記プラズマから負イオンを引き出して被処理体に供給する手段と、
を具備しており、
前記プラズマから負イオンを引き出して被処理体に供給する手段は、正の電圧が印加されるグリッド電極及び正の電位が印加される前記支持手段であり、
前記支持手段に印加される正の電圧Ｖsと、前記グリッド電 極に印加する正の電圧Ｖeとの関係が、Ｖe＞Ｖs＞０であることを特徴とするプラズマ処理装置。
【請求項２】
前記プラズマを発生させる手段は、平行平板型、ＩＣＰ型、マグネトロン型、ＥＣＲ型、ヘリコン波型、表面波型、平板マルチスロットアンテナによる表面波干渉型、ＲＬＳＡ型から選択される電気エネルギー供給源であることを特徴とする請求項１に記載のプラズマ処理装置。
【請求項３】
前記プラズマ発生空間内に発生したプラズマを、前記プラズマ発生空間とは離れたプラズマ処理空間の中へ拡散させる手段を有することを特徴とする請求項１に記載のプラズマ処理装置。
【請求項４】
前記プラズマ処理空間内に発生しているプラズマのポテンシャルＶpと、前記グリッド電極に印加した正の電圧Ｖeとの関係が、Ｖe＞Ｖp＞０であることを特徴とする請求項１に記載のプラズマ処理装置。
【請求項５】
前記被処理体に対して、正の直流電圧又はパルス状電圧を印加する手段を有することを特徴とする請求項１に記載のプラズマ処理装置。
【請求項６】
前記支持手段と前記被処理体とを電気的に絶縁する手段を有することを特徴とする請求項５に記載のプラズマ処理装置。
【請求項７】
前記被処理体から放出される二次電子を捕獲する手段を有することを特徴とする請求項１に記載のプラズマ処理装置。
【請求項８】
プラズマ発生空間内にガスを導入して発生させたプラズマを、該プラズマ発生空間に連通するプラズマ処理空間に載置された被処理体に照射するプラズマ処理方法において、
グリッド電極を設け、該グリッド電極に正の直流電圧を印加し、かつ被処理体を支持する為の支持手段に正の直流電流を印加することにより、該プラズマから負イオンのみを取り出し加速して前記被処理体に供給し、
前記支持手段に印加される正の電圧Ｖsと、前記グリッド電極に印加する正の電圧Ｖeとの関係が、Ｖe＞Ｖs＞０であることを特徴とするプラズマ処理方法。
【請求項９】
前記ガスは、ハロゲン元素又は酸素から選択される少なくとも一つの元素を含むガスであることを特徴とする請求項８に記載のプラズマ処理方法。
【請求項１０】
前記プラズマ発生空間内で発生したプラズマを、前記プラズマ処理空間内に向けて拡散させることにより負イオンを生成することを特徴とする請求項８に記載のプラズマ処理方法。
【請求項１１】
前記支持手段に対して、正の直流電圧又はパルス状電圧を印加することにより、所定のエネルギーを持って負イオンを前記被処理体に入射させることを特徴とする請求項８に記載のプラズマ処理方法。
【請求項１２】
前記支持手段と前記被処理体との間に電気的に絶縁する手段を設け、該支持手段から電気的に絶縁された状態にある該被処理体に、負イオンを入射させることを特徴とする請求項８に記載のプラズマ処理方法。
【請求項１３】
前記被処理体から放出される二次電子を捕獲する手段を設けることにより、該被処理体に負イオンを入射させるとともに、該被処理体から放出された二次電子を捕獲することを特徴とする請求項８に記載のプラズマ処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマ処理装置及びプラズマ処理方法に係る。より詳細には、負イオンを大量に発生させるとともに、当該負イオンを被処理体に入射させることによって、被処理体に対してエッチングやクリーニング等不要物の除去を行うことが可能なプラズマ処理装置に関する。本発明に係るプラズマ装置は、半導体に代表される薄膜を利用する分野の製造プロセスにおいて好適に用いられる。
【０００２】
【従来の技術】
従来のプラズマプロセスでは、例えば集積回路プロセス技術シリーズ、半導体ドライエッチング技術（徳山魏編著、産業図書（株）発行）、４１ページに開示されているように、主に正イオンを利用してきた。図９は、従来使われてきた平行平板型プラズマエッチング装置の一例を示す模式的な断面図である。図９において、９０１は高周波電源、９７１は高周波印加電極、９０９は半導体基板、９７２はイオンシース、９７３はプラズマ、９７４は真空容器、９７５は接地電極、９０４はプロセスガス導入口である。この装置では、プラズマを生成するために高周波を印加する電極９７１が真空容器９７４内に設置されている。また、処理される被処理体９０９は、高周波が印加される電極９７１上に設置されている。電極９７１に高周波を印加すると、平行に配置された接地電極９７５と高周波印加電極９７１との間に、プラズマ９７３が生成される。この時、プラズマ９７３と高周波印加電極９７１および真空容器９７４の間には、プラズマ９７３中のイオンと電子の移動度の差によりイオンシース９７２と呼ばれる、電子の欠乏した領域が発生し、電極に対してプラズマは平均して正の電位となる。高周波を印加している電極９７１では、接地している電極９７５に比べてプラズマに対する電位差が大きく、最大で数百Ｖとなることもある。このようなシースの電位にプラズマ９７３内の正イオンが加速されて、被処理体９０９にある一定のエネルギーを持って入射する。従来の装置は、この正イオンからなるエネルギー粒子を利用して、基体表面のエッチングおよびクリーニングを行っていた。
【０００３】
しかしながら、従来用いられてきた正イオンによる処理では、処理中に被処理体表面に正電荷が蓄積する。これは、イオンと電子の熱運動による横方向の速度差に起因するものであり、軽い電子は横方向速度大きいため深い穴の底までは到達しないが、イオンは質量が大きいため横方向速度が小さく、深い穴の底まで到達するために、深い穴の底で正の電荷が蓄積すると言う現象である。またこの帯電現象は、イオンのエネルギー衝撃による二次電子の放出により、さらに増幅される。この帯電により、電界効果トランジスタのゲート酸化膜に絶縁耐圧以上の大きな電界がかかり絶縁破壊を起こす異常や、レジストマスクの帯電によりクーロン力で被処理体に入射する正イオンの軌道が曲げられ、エッチング形状が崩れるなどの問題点が発生していた。
【０００４】
例えば、図２に示す断面構造を有する半導体基板に対して、正イオンを用いクリーニング処理した場合、シリコン基板２２１表面のビアホール２３０底には、自然酸化膜またはエッチングの際のイオン衝撃により導入される結晶欠陥が残留しているため、このまま第二層金属配線２３２を形成すると、自然酸化膜や結晶欠陥によりビアホール２３０の抵抗値が上昇し、回路遅延や配線の導通不良をもたらすことが知られている。そこで、これらの残留物はクリーニング等により除去する必要がある。但し、クリーニング処理後に大気中に取り出すと、清浄となった表面に再び自然酸化膜が成長するため、クリーニングから第二層金属配線２３２形成の間は真空中に維持したままにするのが望ましい。従来、この要求を満たすクリーニング方法として、プラズマを用いる方法が広く一般的に使われている。ここで問題となるのがプラズマによるチャージアップ現象である。このクリーニングを従来の正イオン処理で行った場合、プラズマより導入された正電荷は第一層金属配線２２６を通ってゲート電極２２４に流れ、最終的には、シリコン基板２２１とゲート電極２２４との間に存在するゲート酸化膜２２３に電圧がかかる。この電圧が破壊電圧に達するとゲート酸化膜２２３は静電破壊に至り、また破壊電圧以下でもゲート酸化膜２２３に微少なトンネル電流が流れることにより、その寿命が著しく劣化するという問題があった。
【０００５】
上述したとおり、これまで、半導体製造プロセスでは正イオンのみが利用され、負イオンはほとんど利用されていなかった。しかし、上記正イオンの問題を解消する目的から、最近になって負性原子を含むプロセスプラズマ中での負イオンが注目され、負イオンを利用するプラズマ処理方法として次に示す方法が提案されている。
（１）特開平8-181125号公報には、正イオンと負イオンの交互照射による帯電のないプラズマ処理が提案されている。しかしこの方法では、入射するイオンの電荷は正負が同数であるためチャージニュートラリティーが維持されている様に見えるが、実は上述した通り、イオンのエネルギー衝撃による二次電子の放出が発生している。基体表面からの二次電子放出は、入射イオンのエネルギーが１０ｅＶ程度以上で発生するため、エネルギー粒子を用いたプロセスでは、二次電子放出による被処理体表面の帯電は避けることができない。以上の事実を考慮すると、上記技術においても、正イオンのみによる処理に比べれば程度は軽いものの、被処理体表面はやはり正に帯電してしまうという問題があった。
（２）水谷等の文献［Mizutani, T. and Nishimatsu, S.,“Sputtering Yield and Radiation Damage by Neutral Beam Bombardment," J. Vac, Sci. & Technol., Vol. A6, p1417, (1988)］には、中性粒子による帯電のないプラズマ処理が 提案されている。しかしこの方法においても、入射する粒子は電荷を持っていないが、粒子のエネルギー衝撃による二次電子の放出は同様に起こるため、被処理体表面はやはり正に帯電してしまい、この問題は依然解消されていない。
【０００６】
【発明が解決しようとする課題】
本発明は、負イオンを連続的にかつ安定して生成するとともに、当該負イオンを被処理体に入射させることによって、被処理体に対してエッチングやクリーニング等を行うことが可能であり、その結果、高いエッチング速度や少ないチャージアップダメージを実現できる、プラズマ処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明に係るプラズマ処理装置は、真空容器と該真空容器内に被処理体を支持する為の支持手段、とを有するプラズマ処理装置において、  前記真空容器内のプラズマ発生空間にガスを導入する手段と、前記プラズマ発生空間内に前記ガスのプラズマを発生させる手段と、前記プラズマから負イオンを引き出して被処理体に供給する手段と、を具備しており、前記プラズマから負イオンを引き出して被処理体に供給する手段は、正の電圧が印加されるグリッド電極及び正の電位が印加される前記支持手段であり、前記支持手段に印加される正の電圧Ｖsと、前記グリッド電 極に印加する正の電圧Ｖeとの関係が、Ｖe＞Ｖs＞０であることを特徴とする。
【０００８】
本発明に係るプラズマ処理方法は、プラズマ発生空間内にガスを導入して発生させたプラズマを、該プラズマ発生空間に連通するプラズマ処理空間に載置された被処理体に照射するプラズマ処理方法において、
グリッド電極を設け、該グリッド電極に正の直流電圧を印加し、かつ被処理体を支持する為の支持手段に正の直流電流を印加することにより、該プラズマから負イオンのみを取り出し加速して前記被処理体に供給し、
前記支持手段に印加される正の電圧Ｖsと、前記グリッド電極に印加する正の電圧Ｖeとの関係が、Ｖe＞Ｖs＞０であることを特徴とする。
【０００９】
【発明の実施の形態】
以下では、本発明に係るプラズマ処理装置及びプラズマ処理方法の構成及びその作用について、図面を参照して説明する。
【００１０】
図１は、本発明に係るプラズマ処理装置の一例を示す模式的な断面図である。図１において、１０１は高周波電源、１０２は電気エネルギー供給源としてのプラズマ生成用アンテナ、１０３はプラズマ発生空間、１０４はプロセスガス導入口、１０５は被処理体の処理空間、１０６は必要に応じて設けられる第一の予備グリッド、１０７必要に応じて設けられるは第二の予備グリッド、１０８はグリッド電極、１０９は被処理体、１１０は絶縁板、１１１は被処理体の支持台、１１２はプラズマ、１１３は排気手段、１１４は排気系である。
【００１１】
図１のプラズマ処理装置では、以下の手順によって被処理体に対してプラズマ処理が行われる。
【００１２】
まず、プロセスガス導入口１０４よりプラズマ生成室１０３の中にフッ素、塩素、臭素、沃素等のハロゲン元素を含むガス又は酸素を含むガスを導入するとともに、プラズマ生成用アンテナ１０２に高周波電力を印加することによりプラズマを生成する。そして、プラズマ発生空間１０３から見て下流側に位置する被処理体の処理空間１０５に生成したプラズマを拡散させる。ここで用いるプラズマの発生方法は、平行平板型、ＩＣＰ（Inductive Coupling Plasma）型、マグネ トロン型、ＥＣＲ（Electron Cyclotron Resonance）型、ヘリコン波型、表面波型、平板マルチスロットアンテナによる表面波干渉型、ＲＬＳＡ（Radial Line Slot Antenna）型の何れでも良いが、プラズマ発生空間１０３から見て下流側に位置する処理空間１０５に生成したプラズマ１１２を拡散させる際に、プラズマ密度が減少することを考えると、プラズマ密度は可能な限り高い方が好ましい。また図１ではプラズマ発生空間１０３と処理空間１０５を同一の排気手段１１３及び排気系１１４で排気しているが、高いプラズマ密度と最適な被処理体の処理を同時に実現するために、プラズマ発生空間１０３と処理空間１０５を個別の排気手段及び排気系で排気しても構わない。
【００１３】
負イオンが発生する過程は、以下の通りである。
【００１４】
まず、図１０に、正イオン、負イオン、電子密度の、プラズマからの距離依存性を示す。同図に示す通り、プラズマ発生部では正イオンと電子が生成されているが、プラズマ生成部から離れた場所では、拡散の過程で正イオンと電子の再結合や、中性原子、分子と電子の結合による負イオンの生成が起こる。
【００１５】
ハロゲン分子への電子の付着断面積は、例えば文献（H.Healey Phil. Mag.26, 940(1938)及びM.V.Kurepa and D.S.Belic J.Phys. B:Molec. Phys.Vol.11, PP3719-3729(1978)）に記述されている。H.Healey Phil. Mag.26, 940(1938)の結果を図１１に示す。同図より、ハロゲン系分子への電子付着解離断面積は、約２ｅＶにピークを持つことが分かる。電子付着解離の反応式は以下の通りである。
【００１６】
反応式：Ｘ2＋ｅ-→Ｘ+＋Ｘ-＋ｅ-
ここで、Ｘはハロゲン元素を表す。
以上の反応により、負イオンが生成される。
【００１７】
通常、半導体製造プロセスに使用されるプラズマの電子温度は、５ｅＶ程度である。
【００１８】
しかし、プラズマ発生部より下流に拡散するプラズマ中の電子は、電場からのエネルギーが与えられていないため電子温度が低くなり、中性分子との結合確率が高くなる。また、電気陰性度の高い負性ガス、例えばフッ素、塩素、臭素、沃素等のハロゲンガスのプラズマ中では、中性原子、分子と電子の結合が起こりやすく、負イオンが多量に生成される。
【００１９】
以上のようにして生成された、負イオンを多量に含むプラズマより負イオンのみを取り出すために、１つの例では、真空容器中にグリッド電極１０８を設ける。そして必要に応じて第一の予備グリッド電極１０６及び第二の予備グリッド電極１０７を設置する。又、グリッド電極を設けずに被処理体の支持台１１１に正の電圧を印加してもよいし、グリッド１つだけにしてそれに正の電圧を印加してもよい。例えば、第一、第二の予備グリッド電極それぞれにＶ1，Ｖ2の正の直流電圧を印加し、その電圧はＶ2＞Ｖ1＞Ｖp＞０となるようにする。ここでＶpはプラズマポテンシャルであり、通常は数Ｖの値を示す。このようなグリッド電極の配置により、負イオンはＶ2−Ｖp（ｅＶ）というエネルギーで加速され、２枚のグリッドに対して垂直方向かつ被処理体１０９の方向に引き出される。Ｖ1，Ｖ2の値を調整することにより、負イオンのエネルギーを任意に調整することが可能である。
【００２０】
ところで、中性粒子を利用するプラズマ処理装置としては、例えば特開平９−８２６８９号公報にも同様にプラズマ下流に２枚のグリッドを有する構造が示されているが、中性粒子を取り出すためには２枚のグリッドに逆の極性の電位を与えている。これに対して、本発明に係る装置は、負イオンを取り出すために、２枚のグリッドの両方に正の電位を与えるという点で異なっている。
【００２１】
また図１では負イオン引き出し用として３つのグリッド電極を設置する例を示したが、負イオン引き出しのためには、最低限１枚以上のグリッド電極があれば良い。このようにして引き出された負イオンの下流方向に被処理体の支持台１１１を設置する。
【００２２】
さらに、支持台１１１の直前に配されているグリッド電極１０８は二次電子捕獲の役目もになう。この場合は、支持台１１１とグリッド電極１０８のそれぞれに正の直流電圧Ｖs，Ｖ3を印加し、Ｖ3＞Ｖs＞０となるように電圧値を設定する。
【００２３】
従って、プラズマ中より引き出された負イオンは、Ｖs−Ｖp（ｅＶ）のエネルギーを持って、被処理体１０９に入射する。また、被処理体１０９の表面より放出された二次電子は、Ｖ3−Ｖsの電位に加速されて二次電子捕獲用として機能するグリッド１０８に捕獲され、被処理体１０９の表面に過剰の負の電荷がたまるのを防止することができる。ゆえに、本発明に係る装置では、Ｖ3，Ｖsの電位を調整することにより、被処理体１０９への負イオンの入射エネルギーおよび基体表面からの二次電子放出量を任意に調整することが可能である。また、支持台１１１上に直接被処理体１０９を設置すると、被処理体１０９の表面に蓄積した負電荷が被処理体１０９上に形成されたゲート酸化膜（不図示）を通して支持台１１１に流れ込み、結果としてゲート酸化膜破壊をもたらす。この防止効果より向上させるため、支持台１１１と被処理体１０９との間に絶縁性の板１１０を設置する。絶縁性板１１０の材質としては、例えばアルミナ、窒化アルミニウムなどが考えられるが、絶縁性であり且つプラズマ耐性が高い性質を有している材料は全て適用することが可能である。
【００２４】
本発明に係る装置を用い、被処理体を負イオンのみを用いてプラズマ処理する利点は以下の通りである。
【００２５】
▲１▼負イオンが被処理体（例えば半導体基板）に入射しても、入射エネルギーが１０ｅＶ以上あれば二次電子が放出されるため、被処理体の負への帯電は防がれる。また、入射エネルギーが数十ｅＶ以上となり、二次電子の放出数が２個以上となった場合でも、参考文献（応用物理、第６５巻、第６号（１９９６）、５８７ページ）によると、正に帯電した被処理体に電子が引き戻される作用が働くため、電圧は数Ｖで安定するという効果が期待できる。特開平７−１２２５３９号公報では、２０ｅＶ以下の低エネルギーイオンによる処理が提案されているが、２０ｅＶ以上のエネルギーでも上記帯電抑制効果は失われることはない。
【００２６】
▲２▼また、負イオンが入射した被処理体の表面の温度は、正イオンが入射した場合に比べて低いという利点がある。これは、正イオンが中性原子に戻る反応は１７ｅＶの発熱反応であるのに対し、負イオンが中性原子に戻る反応は３ｅＶの吸熱反応であることに起因している。その結果、負イオンが被処理体に入射しても、イオン入射点近傍での局所的な基体の表面温度が正イオン入射の時と比べて低くなるので、基体に対する熱的なダメージ（例えば結晶の乱れやフォトレジストマスクの変質など）を小さく抑えることができる。
【００２７】
上述したように、本発明に係るプラズマ処理装置では、負イオンを用いることにより、被処理体の表面の帯電がなく、ゲート酸化膜の静電破壊やイオンの曲がりによるエッチング形状異常のない、また、被処理体に対する熱的なダメージが少ない、良好なプラズマ処理が実現できる。
【００２８】
本発明に用いられるプラズマ化されるガス、即ち負イオンの源となるガスは、ハロゲン元素を含むガス、酸素を含むガスである。
【００２９】
具体的にはＦ2、Ｃｌ2、Ｉ2、Ｂｒ2、等のハロゲン元素単体ガス、ＣＦ4、Ｃ2Ｆ6、Ｃ3Ｆ8、ＣＣｌ2Ｆ2、ＣＢｒＦ3、ＣＣｌ4、Ｃ2Ｃｌ2Ｆ4、ＢＣｌ3、ＮＦ3等のハロゲン化合物ガス、Ｏ2、Ｏ3等の酸素を含むガスである。
【００３０】
本発明に用いられる支持台やグリッド電極に与えられる電圧は、被処理体に負イオンを優先的に供給し得るに充分な電圧である。具体的には支持台に印加される電圧は、好ましくは＋５０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜＋２００Ｖである。
【００３１】
グリッド電極に印加される電圧は、好ましくは＋２０Ｖ〜＋２００Ｖ、より好ましくは＋８０Ｖ〜＋２００Ｖである。
【００３２】
グリッドを図１のように複数にしたり、支持台とグリッドの両方に負イオン供給の為の電圧を印加する場合には、上述の相対関係を保つようにすることが、望ましい。
【００３３】
そして、本発明による処理としては、エッチング、アッシング、クリーニング等の不要物の除去処理である。
【００３４】
具体的には、シリコン、酸化シリコン、窒化シリコン等のシリコン及びシリコン化合物のエッチング、金属（合金も含む）シリサイド等のエッチング、フォトレジストのアッシング、フォトレジストの変質硬化膜のアッシングやクリーニング、半導体や絶縁体やシリサイドや金属からなる表面上の異物のクリーニング、自然酸化膜の除去等である。
【００３５】
図４は、ゲート電極形成のためのドライエッチング工程の中のオーバーエッチングステップにおける基板の断面構造を示す模式図である。図４において、４２１は基板、４２３は絶縁膜、４２４は電極、４３１はフォトレジストマスク、４３２は正イオン、４３３は負イオン、４３４は電子、４３５はノッチング、４３６は二次電子である。ここで、オーバーエッチングステップとは、電極４２４のエッチングがほとんど終了した後、ウエハ面内の均一性などの問題から、部分的に残留した僅かなゲート電極膜を完全に除去するために行う過剰な時間のエッチングのことである。
【００３６】
図４（ａ）は、正イオンを用いドライエッチングした場合を示す模式的な断面図である。交流電場１周期の間で正イオン４３２と電子４３４が交互に基板４２１に入射することにより、基板４２１表面の帯電量を一定に保っている。しかし、電子４３４は正イオン４３２に比べて質量が軽くその軌道を容易に曲げられるため、図４（ａ）に示すように、断面形状の縦横比（アスぺクト比）の大きい、即ち深い穴の底には電子４３４よりも正イオン４３２の到達量が多くなり、正に帯電してしまう。その結果、図４（ａ）に示すような密集して並んだ配線の一番外の配線では、配線のない領域との間に電位差が発生し、その電界でイオンが曲げられることにより、ノッチング４３５と呼ばれる形状異常が発生する。
【００３７】
一方、図４（ｂ）は上記工程に負イオンを適用した場合である。図４（ｂ）に示すように、負イオン４３３は質量が大きいため、アスぺクト比に依存せず均一に基板４２１表面に入射し、基板４２１表面は僅かに負に帯電する。負イオン入射により発生する二次電子４３６は、負に帯電した基板４２１表面に再付着することはなく、二次電子捕獲用グリッド（不図示）に捕獲され、基板４２１表面が大きく正または負に帯電することはない。このように、負イオンのみを用いた処理を行うことにより基板４２１表面が均一に負に帯電している状況では、局所的な電界の発生によりイオンの軌道が曲げられることはなく、形状異常のないゲート電極の加工が達成されると考えられる。
【００３８】
【実施例】
以下に実施例をあげて本発明をより詳細に説明するが、本発明がこれら実施例に限定されることはない。
【００３９】
（実施例１）
本例では、図１に示す装置を、半導体製造プロセスにおける多層配線の、異なる配線層間を接続するビアホール形成プロセスにおいて、上層金属配線を成膜する前のクリーニングプロセスに適用した例を示す。その際、被処理体１０９としては、図２に示す断面構造を形成するため半導体基板を用いた。図２において、２２１はシリコン基板、２２２は素子分離絶縁膜、２２３はゲート酸化膜、２２４はゲート電極、２２５は第一層間酸化膜、２２６は第一層金属配線、２２７は第一層金属配線のバリアメタル、２２８は第一層金属配線の反射防止膜、２２９は第二層間酸化膜、２３０はドライエッチングにより形成したビアホール、２３１は反射防止膜表面の薄い酸化層である。
【００４０】
第２層間酸化膜まで形成された半導体基板２２１を、図１に示した装置の基体支持台１１１上に設置した。
【００４１】
その後、排気手段１１３により排気系１１４を介してプラズマ発生空間１０３及び処理空間１０５を排気し、各室内の真空度が５×１０-6Ｔｏｒｒとなるまで減圧した。次いで、プラズマ発生空間１０３にガスを導入する手段であるプロセスガス導入口１０４から、プラズマ発生空間１０３内にＳＦ6ガス１５０ｓｃｃ ｍを供給し、排気系１１４に設置されたスロットルバルブ（不図示）を調整して圧力を５０ｍＴｏｒｒに設定した。そして、ガスに電気エネルギーを供給し、プラズマ発生空間１０３内にプラズマを発生させる手段であるプラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷの電力を供給し、プラズマ発生空間１０３内にプラズマ１１２を発生させた。
【００４２】
ここで生成した電子は、下流側に拡散するに従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦx（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオンを生成する。生成した負イオンを取り出すため、第１の予備グリッド１０６に接地電位に対して＋５０Ｖ、第２の予備グリッド１０７に接地電位に対して＋７５Ｖの直流電圧を印加した。更に、半導体基板支持台１１１には接地電位に対して＋１００Ｖ、グリッド電極１０８には接地電位に対して＋１０５Ｖの直流電圧を印加した。下流に拡散したプラズマの電位は１Ｖ程度になっていると考えられるため、上記電圧を各予備グリッド及びグリッド電極に印加した場合、半導体基板１０９には約１００ｅＶのエネルギーで負イオンを入射させていることになる。
【００４３】
以上に示したフッ素負イオンによるプラズマエッチング処理を基板１０９に対して３０秒間実施した後、基板１０９を大気に曝すことなく真空に保持したまま金属配線成膜室（不図示）へと移動し、第２層金属配線の堆積を行った。更に、フォトレジストによるパターニング及びドライエッチング等の工程を経て、第２層金属配線を形成し、半導体素子の特性を評価した（不図示）。
【００４４】
（比較例１）
本例では、図９に示した従来の装置及び従来の方法を用い、被処理体を正イオンでクリーニング処理した点が、実施例１と異なる。他の点は、実施例１と同様とした。
【００４５】
図３は、ビアホールのクリーニング処理を行った半導体素子の、ゲート酸化膜が破壊に至る電荷（Ｑbd）を調査した結果を示すグラフであり、（ａ）は従来方法（比較例１）を用いた場合、（ｂ）は本発明の方法（実施例１）を用いた場合を示す。図３より、従来方法で作製した素子は、電荷（Ｑbd）が０（Ｃ）や１０（Ｃ）でも破壊に至る素子が発生した。これに対して、本発明を用いて作製した素子は、ゲート酸化膜の性能劣化を起こした素子は全くないことが分かった。
【００４６】
このように、本発明である負イオンのみによる処理を行った場合、第一層金属配線２２６の電位は半導体素子の動作電圧である数Ｖ以下に抑えられるため、静電破壊はもちろん起こらず、またその寿命もほとんど劣化することはないことが明らかとなった。
【００４７】
（実施例２）
本例では、半導体製造プロセスにおける、ゲート電極形成工程に塩素ガスの負イオンを適用した例を示す。その際、実施例１と同様に、プロセス装置としては図１の装置を用いた。
【００４８】
Ｓｉウエハ表面のゲート酸化膜上にゲート電極膜を３００ｎｍ堆積後に、フォトレジストでパターニングした構造を持った基板（不図示）を、図１に示した装置の基板支持台１１１上に設置した。その後、排気系を介してプラズマ発生空間１０３及び処理空間１０５を排気し、その真空度が５×１０-6Ｔｏｒｒとなるまで減圧した。
【００４９】
次に、プラズマ発生空間１０３内にＣｌ2ガス１００ｓｃｃｍ、ＨＢｒガス５ ０ｓｃｃｍを供給し、排気系に設置されたスロットルバルブを調整して圧力を２０ｍＴｏｒｒに設定した。ここで、１３．５６ＭＨｚの高周波電源１０１より、プラズマ生成アンテナ１０２に１ｋＷの電力を供給し、プラズマ発生空間１０３内にプラズマを発生させた。ここで生成した電子は、下流側に拡散するに従い徐々に温度が低下し、Ｃｌ、Ｂｒラジカルへの付着やＣｌ2，ＨＢｒ分子との付着 解離が起こり、Ｃｌ-、Ｂｒ-イオンを生成する。生成した負イオンを取り出すため、第１の予備グリッド１０６に接地電位に対して＋４０Ｖ、第２の予備グリッド１０７に接地電位に対して＋６０Ｖの直流電圧を印加した。
【００５０】
更に、半導体基板支持台１１１には接地電位に対して＋８０Ｖ、グリッド電極１０８には接地電位に対して＋８５Ｖの直流電圧を印加した。下流に拡散したプラズマの電位は１Ｖ程度になっていると考えられるため、上記電圧を各グリッドに印加した場合、半導体基板１０９には約８０ｅＶのエネルギーで負イオンを入射させていることになる。プラズマ発光強度をモニターしながら、以上に示した塩素及び臭素負イオンによる処理を行った所、約３５秒でエッチングの終点を検出した。
【００５１】
その後、ガス流量をＣｌ2ガス７５ｓｃｃｍ、ＨＢｒガス７５ｓｃｃｍに、圧 力を５０ｍＴｏｒｒに、また印加電圧を、第１の予備グリッドに＋２０Ｖ，第２の予備グリッドに＋３０Ｖ，支持台に＋５０Ｖ，グリッド電極に＋５５Ｖに変更し、３５秒間オーバーエッチングを行った。
【００５２】
上記処理方法を終えた後、基体を装置より取り出し、ＳＥＭを用いてその断面形状を観察した。その結果、図４（ｂ）に示すようなノッチングのない加工形状が得られた。
【００５３】
（実施例３）
本例では、半導体製造プロセスにおける、第二層金属配線形成エッチング後のフォトレジスト及び側壁保護膜除去のためのドライクリーニングに適用した例を示す。その際、実施例１と同様に、プロセス装置としては図１の装置を用いた。図５は、第二層金属配線形成のためのドライエッチング工程終了後の本例により作製される素子の半導体基板の断面構造を示す模式図である。図５において５２１はシリコンからなる半導体基板、５２２は素子分離酸化膜、５２３はゲート酸化膜、５２４はゲート電極、５２５は第一層間酸化膜、５２７は１層目配線のバリアメタル、５２６は１層目配線、５２８は１層目配線の反射防止膜、５３１はフォトレジストマスク、５４１は側壁保護膜である。
【００５４】
上記構成からなる被処理体では、１層目配線５２６のドライエッチングによる加工が終了した後の半導体基板表面には、不要となったフォトレジストマスク５３１及び配線の側壁に付着した側壁保護膜５４１（フォトレジストやシリコンの変質硬化膜）が存在するため、これを除去する必要がある。これらの膜を除去する方法として、酸素に微量に弗化炭素を添加したガスを用いてプラズマ処理を行う方法が多用されている。このプラズマ処理を従来の正イオン処理で行った場合、プラズマより導入された正電荷は第一層金属配線５２６を通ってゲート電極５２４に流れ、最終的には、シリコン基板５２１とゲート電極５２４の間に存在するゲート酸化膜５２３に電圧がかかる。この電圧が破壊電圧に達するとゲート酸化膜５２３は静電破壊に至り、また破壊電圧以下でもゲート酸化膜５２３に微少なトンネル電流が流れることにより、その寿命を著しく劣化させるという問題があった。これに対し、本発明に係る負イオンのみによるプラズマ処理を行った場合には、第一層金属配線５２６の電位はデバイスの動作電圧である数Ｖ以下に抑えられるため、静電破壊はもちろん起こらず、またその寿命もほとんど劣化することはないと考えられる。
【００５５】
そこで、図１に示す装置を用い、以下に示すような実験を行った。
【００５６】
図５に示した構造を持った半導体基板を、図１に示した装置の基板支持台１１１上に設置した。その後、排気手段１１３により排気系１１４を介してプラズマ発生空間１０３及び半導体基板の処理空間１０５を排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで減圧した。その後、プラズマ発生空間１０３内にＯ2 ガス９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気系に設置されたスロッ トルバルブ（不図示）を調整して圧力を５０ｍＴｏｒｒに設定した。そして、ガスに電気エネルギーを供給し、プラズマ発生空間１０３内にプラズマを発生させる手段であるプラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷの電力を供給し、プラズマ発生空間１０３内にプラズマ１１２を発生させた。
【００５７】
ここで生成した電子は、下流側に拡散するに従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへの付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオンを取り出すため、第１の予備グリッド１０６に接地電位に対して＋５０Ｖ、第２の予備グリッド１０７に接地電位に対して＋７５Ｖの直流電圧を印加した。更に、半導体基板支持台１１１には接地電位に対して＋１００Ｖ、グリッド電極１０８には接地電位に対して＋１０５Ｖの直流電圧を印加した。下流に拡散したプラズマの電位は１Ｖ程度になっていると考えられるため、上記電圧を各グリッドに印加した場合、半導体基板１０９には約１００ｅＶのエネルギーで負イオンを入射させていることになる。以上に示したフッ素負イオン及び酸素負イオンによるプラズマ処理を被処理体１０９に対して２０秒間実施し、側壁保護膜５４１を除去した後、プラズマ発生空間１０３内に供給するガスをＯ2ガス１００ｓｃｃｍのみに変更し、６０秒間 処理を行って残留したフォトレジストマスク５３１を完全に灰化除去した。処理終了後、半導体基板を装置より取り出し、半導体素子の特性を評価した。
【００５８】
（比較例２）
本例では、図９に示した従来の装置及び従来の方法を用い、被処理体を正イオンでクリーニング処理した点が、実施例３と異なる。他の点は、実施例３と同様とした。
【００５９】
従来方法（比較例２）と本発明の方法（実施例３）でレジストマスク及び側壁保護膜除去処理を行った半導体素子のゲート酸化膜の破壊に至るまでの電荷（Ｑbd）を調査した結果、図３と同様の結果が得られた。すなわち、ビアホールのクリーニング処理を行った半導体素子のゲート酸化膜の破壊に至るまでの電荷（Ｑbd）を調査した結果と同様の結果であることが分かった。つまり、従来方法で作製した素子は、電荷（Ｑbd）が０（Ｃ）や１０（Ｃ）でも破壊に至る素子が発生するのに対して、本発明を用いた素子は、ゲート酸化膜の性能劣化を起こした素子は全くないことが確認された。
【００６０】
（実施例４）
本例では、半導体製造プロセスにおける、ＤＲＡＭの容量素子の電極への接続孔の底のクリーニングに適用した例を示す。その際、実施例１と同様に、プロセス装置としては図１の装置を用いた。
【００６１】
図６は、ＤＲＡＭの容量素子のプレート電極への接続孔の底に変質層を有する半導体基板の断面構造を示す模式図である。図６において、６２１はシリコン基板、６２２は素子分離酸化膜、６５１はソース／ドレイン、６２３はゲート酸化膜、６２４はゲート電極、６２５は第１層間絶縁膜、６５２は蓄積電極、６５３は誘電休膜、６５４はプレート電極、６２９は第２層間絶縁膜、６５５はコンタクトホール、６５６はコンタクトホール底の変質層である。
【００６２】
ドライエッチング後のコンタクトホール６５５の底には、図６に示すような自然酸化膜またはエッチングの際のイオン衝撃により導入される結晶欠陥に起因する変質層６５６が残留しているため、このまま金属配線を形成すると、自然酸化膜や結晶欠陥によりコンタクトホールの抵抗値が上昇し、回路遅延や配線の導通不良をもたらす。そこで、この変質層６５６はクリーニングにより除去する必要がある。従来は、この変質層６５６を除去するため、正イオンによるクリーニング処理を行っていたが、プレート電極６５４に正の電荷が蓄積され、誘電体膜６５３の破壊や信頼性の劣化をもたらすという問題があった。これに対し、本発明に係る負イオンのみによるプラズマ処理を行った場合には、プレート電極６５４の帯電は数Ｖに抑えられるため、誘電体膜６５３の劣化はほとんどないと考えられる。
【００６３】
そこで、図１に示す装置を用い、以下に示すような実験を行った。
【００６４】
図６に示した構造を持った半導体基板を、図１に示した装置の基板支持台１１１上に設置した。その後、排気手段１１３により排気系１１４を介してプラズマ発生空間１０３及び半導体基板の処理空間１０５を排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで減圧した。その後、プラズマ発生空間１０３内にＳＦ6ガス１５０ｓｃｃｍを供給し、排気系１１４に設置されたスロットルバルブ（ 不図示）を調整して圧力を５０ｍＴｏｒｒに設定した。
【００６５】
そして、ガスに電気エネルギーを供給し、プラズマ発生空間１０３内にプラズマを発生させる手段であるプラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷの電力を供給し、プラズマ発生空間１０３内にプラズマ１１２を発生させた。
【００６６】
ここで生成した電子は、下流側に拡散するに従い徐々に温度が低下し、Ｆラジカルへの付着やＳＦx（ｘ＝１〜６）分子との付着解離が起こり、Ｆ-イオンを生成する。生成した負イオンを取り出すため、第１の予備グリッド１０６に接地電位に対して＋５０Ｖ、第２の予備グリッド１０７に接地電位に対して＋７５Ｖの直流電圧を印加した。
【００６７】
更に、半導体基板支持台１１１には接地電位に対して＋１００Ｖ、グリッド電極１０８には接地電位に対して＋１０５Ｖの直流電圧を印加した。下流に拡散したプラズマの電位は１Ｖ程度になっていると考えられるため、上記電圧を各グリッドに印加した場合、半導体基板１０９には約１００ｅＶのエネルギーで負イオンを入射させていることになる。
【００６８】
以上に示したフッ素負イオンによるプラズマ処理を被処理体１０９に対して２０秒間実施した後、基体を真空に保持したまま金属配線成膜室へと移動し、第１層金属配線の堆積を行った。更に、金属配線形成工程、保護膜形成工程等の工程を経て、メモリー素子を形成し、その特性を評価した。
【００６９】
（比較例３）
本例では、図９に示した従来の装置及び従来の方法を用い、被処理体を正イオンでクリーニング処理した点が、実施例４と異なる。他の点は、実施例４と同様とした。
【００７０】
従来方法（比較例３）と本発明の方法（実施例４）で、コンタクトホールのクリーニング処理を行った素子の、高温交流ストレスを加えた後の不良率を調査した。その際、サンプル数は５００個であり、ストレス条件は、温度１５０℃、駆動電圧５Ｖで書き込み／読み出し動作を連続１０００時間行った。その結果、従来方法の正イオンでクリーニング処理した素子では０．５％の不良が発生したのに対して、本発明に係る負イオンでクリーニング処理した素子は、不良は全く発生しないことが確認された。
【００７１】
（実施例５）
本例では、半導体製造プロセスにおける、ＥＥＰＲＯＭのフローティングゲート電極のドライエッチング加工後の側壁保護膜除去工程に適用した例を示す。その際、実施例１と同様に、プロセス装置としては図１の装置を用いた。
【００７２】
図７は、ＥＥＰＲＯＭのフローティングゲート電極が側壁保護膜を有する半導体基板の断面構造を示す模式図である。図７において、７２１はシリコン基板、７２２は素子分離膜、７２３はゲート酸化膜、７６１はフローティングゲート電極、７６２はＯＮＯ膜と呼ばれる、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層膜、７６３はコントロールゲート電極、７３１はフォトレジストマスタ、７４１はフローティングゲートのドライエッチング中に堆積した側壁保護膜である。
【００７３】
上記側壁保護膜にはシリコンがかなりの割合で含まれているため、酸素プラズマによるアッシング処理では除去することができない。そのため、フッ素等ハロゲン系のガスを添加したプラズマを用いて除去する必要がある。従来技術である正イオンによるプラズマ処理を行った場合は、電気的にフローティングとなっているフローティングゲート７６１への電荷の蓄積や、酸化物と窒化物からなるＯＮＯ膜７６２の窒化膜／酸化膜界面での電荷のトラップが発生し、メモリーの誤動作の原因となっていた。一方、本発明である負イオンを用いてクリーニングを行うと、チャージアップのほとんどないプラズマ処理が実現されるため、上記不良は全く発生しないと考えられる。電荷の蓄積量を評価する方法として、図７に示した断面構造を有する素子でメモリーセルを作製し、その閾値のシフト量を評価する方法がある。この方法によれば、正イオンを用いた従来方法で作製したセルでは、正電荷が蓄積すると閾値がマイナス側にシフトし、負電荷が蓄積すると閾値がプラス側にシフトする現象があった。また、蓄積電荷量が大きいほど閾値のシフト量も大きくなる傾向にあった。
【００７４】
そこで、上記現象を確認するため、以下に示すような実験を行った。
【００７５】
図７に示した構造を持った半導体基板を、図１に示した装置の基板支持台１１１上に設置した。その後、排気手段１１３により排気系１１４を介してプラズマ発生空間１０３及び半導体基板処理空間１０５を排気し、各室の真空度が５×１０-6Ｔｏｒｒとなるまで減圧した。その後、プラズマ発生空間１０３内にＯ2ガ ス９５ｓｃｃｍ、ＣＦ4ガス５ｓｃｃｍを供給し、排気系１１４に設置されたス ロットルバルブ（不図示）を調整して圧力を５０ｍＴｏｒｒに設定した。
【００７６】
そして、ガスに電気エネルギーを供給し、プラズマ発生空間１０３内にプラズマを発生させる手段であるプラズマ生成アンテナ１０２に、１３．５６ＭＨｚの高周波電源１０１から１ｋＷの電力を供給し、プラズマ発生空間１０３内にプラズマ１１２を発生させた。
【００７７】
ここで生成した電子は、下流側に拡散するに従い徐々に温度が低下し、Ｆラジカル、Ｏラジカルへの付着やＣＦx（ｘ＝１〜６）やＯ2分子との付着解離が起こり、Ｏ-及びＦ-イオンを生成する。生成した負イオンを取り出すため、第１の予備グリッド１０６に接地電位に対して＋５０Ｖ、第２の予備グリッド１０７に接地電位に対して＋７５Ｖの直流電圧を印加した。
【００７８】
更に、半導体基板支持台１１１には接地電位に対して＋１００Ｖ、グリッド電極１０８には接地電位に対して＋１０５Ｖの直流電圧を印加した。下流に拡散したプラズマの電位は１Ｖ程度になっていると考えられるため、上記電圧を各グリッドに印加した場合、半導体基板１０９には約１００ｅＶのエネルギーで負イオンを入射させていることになる。
【００７９】
以上に示したフッ素負イオン及び酸素負イオンによるプラズマ処理を被処理体１０９に対して２０秒間実施し、側壁保護膜７４１を除去した後、プラズマ発生空間１０３内に供給するガスをＯ2ガス１００ｓｃｃｍのみに変更し、６０秒間 処理を行って残留したフォトレジストマスク７３１を完全に除去した。処理終了後、半導体基板に対して残りのメモリー製造工程を全て行い、メモリー素子として完成させた。
【００８０】
（比較例４）
本例では、図９に示した従来の装置及び従来の方法を用い、被処理体を正イオンでクリーニング処理した点が、実施例５と異なる。他の点は、実施例５と同様とした。
【００８１】
正イオンによるプラズマ処理である従来方法（比較例４）と、負イオンによるプラズマ処理である本発明の方法（実施例５）で作製した、各メモリーセルの閾値の度数分布を調査した。
【００８２】
図８は、メモリーセルの閾値の度数分布を示すグラフであり、（ａ）は従来方法（比較例４）を用いた場合、（ｂ）は本発明の方法（実施例５）を用いた場合を示す。図８より、正イオンを用いた従来方法で作製したメモリーセルの閾値は分布幅が広いのに対して、負イオンを用いた本発明の方法で作製したメモリーセルの閾値は分布幅が狭いことが明らかとなった。また、負イオン処理の閾値は蓄積電荷がないとしてシミュレーションした結果と良く一致しているが、正イオン処理の場合は、シミュレーション結果に対してマイナス側にシフトしていることも分かった。
【００８３】
以上の結果より、負イオンを用いてクリーニング処理することにより、チャージアップのほとんどないプラズマ処理が実現できることが確認された。
【００８４】
【発明の効果】
以上説明したように、本発明によれば、負イオンを大量に発生させるとともに、当該負イオンを被処理体に入射させることによって、被処理体に対してエッチングやクリーニング等を行うことが可能な、プラズマ処理装置を提供することができる。その際、本装置では負イオンのみ用いていることから、被処理体表面の帯電が少なく（すなわち、チャージアップダメージの少なく）、ゲート酸化膜の静電破壊やイオンの曲がりによるエッチング形状異常が生じない、良好なプラズマ処理が実現できる。
【図面の簡単な説明】
【図１】本発明に係るプラズマ処理装置の一例を示す模式的な断面図である。
【図２】本発明の第一の実施例に係る半導体基板の断面構造を示す模式図である。
【図３】ビアホールのクリーニング処理を行った半導体素子の、ゲート酸化膜が破壊に至る電荷（Ｑbd）を調査した結果を示すグラフであり、（ａ）は従来方法（比較例１）を用いた場合、（ｂ）は本発明の方法（実施例１）を用いた場合を示す。
【図４】ゲート電極形成のためのドライエッチング工程の中のオーバーエッチングステップにおける半導体基板の断面構造を示す模式図であり、（ａ）は正イオンを用いた場合を、（ｂ）は負イオンを用いた場合を示す。
【図５】第二層金属配線形成のためのドライエッチング工程終了後の半導体基板の断面構造を示す模式図である。
【図６】ＤＲＡＭの容量素子のプレート電極への接続孔の底に変質層を有する半導体基板の断面構造を示す模式図である。
【図７】ＥＥＰＲＯＭのフローティングゲート電極が側壁保護膜を有する半導体基板の断面構造を示す模式図である。
【図８】メモリーセルの閾値の度数分布を示すグラフであり、（ａ）は従来方法を用いた場合、（ｂ）は本発明の方法を用いた場合を示す。
【図９】従来のプラズマ処理装置の一例を示す模式的な断面図である。
【図１０】正イオン、負イオン、電子密度のプラズマからの距離依存性を示すグラフ。
【図１１】ハロゲン系断面積の電子エネルギー依存性を示すグラフである。
【符号の説明】
１０１  高周波電源、
１０２  プラズマ生成用アンテナ、
１０３  プラズマ生成室、
１０４  プロセスガス導入口、
１０５  被処理体の処理空間、
１０６  第一の予備グリッド、
１０７  第二の予備グリッド、
１０８  グリッド電極、
１０９  被処理体、
１１０  絶縁板、
１１１  被処理体の支持台、
１１２  プラズマ、
１１３  排気手段、
１１４  排気系、
２２１  シリコン基板、
２２２  素子分離絶縁膜、
２２３  ゲート酸化膜、
２２４  ゲート電極、
２２５  第一層間酸化膜、
２２６  第一層金属配線、
２２７  第一層金属配線のバリアメタル、
２２８  第一層金属配線の反射防止膜、
２２９  第二層間酸化膜、
２３０  ドライエッチングにより形成したビアホール、
２３１  反射防止膜表面の薄い酸化層、
２３２  第二層金属配線、
４２１  シリコン基板、
４２３  ゲート酸化膜、
４２４  ゲート電極、
４３１  フォトレジストマスタ、
４３２  正イオン、
４３３  負イオン、
４３４  電子、
４３５  ノッチング、
４３６  二次電子、
５２１  シリコン基板、
５２２  素子分離酸化膜、
５２３  ゲート酸化膜、
５２４  ゲート電極、
５２５  第一層間酸化膜、
５２７  １層目配線のバリアメタル、
５２６  １層目配線、
５２８  １層目配線の反射防止膜、
５３１  フォトレジストマスク 、
５４１  側壁保護膜、
６２１  シリコン基板、
６２２  素子分離酸化膜、
６５１  ソース／ドレイン、
６２３  ゲート酸化膜、
６２４  ゲート電極、
６２５  第１層間絶縁膜、
６５２  蓄積電極、
６５３  誘電体膜、
６５４  プレート電極、
６２９  第２層間絶縁膜、
６５５  コンタクトホール、
６５６  コンタクトホール底の変質層、
７２１  シリコン基板、
７２２  素子分離膜、
７２３  ゲート酸化膜、
７６１  フローティングゲート電極、
７６２  ＯＮＯ膜と呼ばれる、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜の積層膜、
７６３  コントロールゲート電極、
７３１  フォトレジストマスク、
７４１  フローテイングゲートのドライエッチング中に堆積した側壁保護膜、
９０１  高周波電源、
９７１  高周波印加電極、
９０９  半導体基板、
９７２  イオンシース、
９７３  プラズマ、
９７４  真空容器、
９７５  接地電極、
９０４  プロセスガス導入口。
【図１】
0003703332.tif 000002
【図２】
0003703332.tif 000003
【図３】
0003703332.tif 000004
【図４】
0003703332.tif 000005
【図５】
0003703332.tif 000006
【図６】
0003703332.tif 000007
【図７】
0003703332.tif 000008
【図８】
0003703332.tif 000009
【図９】
0003703332.tif 000010
【図１０】
0003703332.tif 000011
【図１１】
0003703332.tif 000012