(57)【特許請求の範囲】
【請求項１】
電極が形成されてなる半導体チップにおいて、前記電極が形成されてなる第１の面と前記第１の面とは異なる第２の面とに跨って形成されるとともに、前記電極に接続して外部接続端子が形成され、前記第１の面に形成されてなる前記外部接続端子と、前記第２の面に形成されてなる前記外部接続端子には、互いに組み合わせ可能なＶ字型の凹凸部が形成されてなることを特徴とする半導体チップ。
【請求項２】
前記第２の面に形成されてなる前記外部接続端子は、前記電極と平面的に重なる部位を少なくとも含んで設けられることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記外部接続端子は、アルミニウムまたはアルミニウム合金からなることを特徴とする請求項１または請求項２に記載の半導体チップ。
【請求項４】
前記半導体チップに形成される金属配線層は、銅または銅合金からなることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体チップ。
【請求項５】
電極が形成されてなる半導体チップを複数層積層してなる半導体装置において、
各半導体チップに形成されてなる前記電極には外部接続端子が接続してなり、前記外部接続端子は、前記電極が形成された第１の面と前記第１の面とは異なる第２の面とに跨って形成されてなり、前記第１の面に形成されてなる前記外部接続端子と、前記第２の面に形成されてなる前記外部接続端子には、互いに咬み合うＶ字型の凹凸部が設けられ、一方の半導体チップの前記第１の面に形成された前記外部接続端子と、他方の半導体チップの前記第２の面に形成された前記外部接続端子とを咬合し、複数の半導体チップを積層し、前記外部接続端子により接続されてなることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置が実装されてなることを特徴とする回路基板。
【請求項７】
請求項６に記載の回路基板を有することを特徴とする電子機器。
【請求項８】
請求項１ないし請求項４のいずれかに記載の半導体チップの製造方法において、半導体チップに成形型を当接させて当該半導体チップと当該成形型とにより成形空間を形成する工程と、前記成形空間内に成形材料を射出する工程と、射出された前記成形材料から前記成形型を離脱する工程と、射出された前記成形材料の表面に導電膜を形成する工程と、を少なくとも有することを特徴とする半導体チップの製造方法。
【請求項９】
メッキ法により前記成形材料の表面に導電膜を形成することを特徴とする請求項８に記載の半導体チップの形成方法。
【請求項１０】
請求項１ないし請求項４のいずれかに記載の半導体チップの製造方法において、半導体チップに成形型を当接させて当該半導体チップと当該成形型とにより成形空間を形成する工程と、前記成形空間内に成形材料を射出する工程と、射出された前記成形材料から前記成形型を離脱する工程と、射出された前記成形材料を脱脂する工程と、脱脂した前記成形材料を焼成する工程と、を少なくとも有することを特徴とする半導体チップの製造方法。
【請求項１１】
前記半導体チップに形成された金属配線層の融点未満の温度で脱脂することを特徴とする請求項１０に記載の半導体チップの製造方法。
【請求項１２】
前記半導体チップに形成された金属配線層の融点未満の温度で焼成することを特徴とする請求項１０または請求項１１に記載の半導体チップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップおよびその製造方法、回路基板ならびに電子機器に係り、特に複数個積層または連設して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体チップの分野においては、近年半導体チップの小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップ（装置）を設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体チップは、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、特開平６−３７２５０号の発明がある。すなわち、サイズの異なる半導体チップを、能動面を上に向けた状態でサイズの大きいものから順に積み上げ、次に各半導体チップの電極をワイヤでリードに接続し、さらに、これら全体を樹脂で封止して単一の半導体チップとするものである。また、別な事例として、特開平１１−１３５７１１号のように、インターポーザと呼ばれる配線基板の片面または両面に半導体チップを実装し、この配線基板を複数枚積層して貼り合わせるスタック型のものも開発されてきた。
【０００３】
【発明が解決しようとする課題】
ところが、上述の従来技術のように、半導体チップを相互に接着しながら積み上げたり、インターポーザに半導体チップを１つ１つ実装し、さらにインターポーザ間を電気的に接続する工程は、多大な時間とコストを要するものであり、ＤＲＡＭ（Dynamic Random Access Memory）などを複数個実装するマルチチップパッケージ型の半導体チップの製造コストを上昇させる原因となっている。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、多数の半導体チップを複数層積層して、あるいは平面的に連設して実装するのに好適な半導体チップおよびその製造方法、その半導体チップを実装した回路基板ならびに電子機器を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明は、電極が形成されてなる半導体チップにおいて、前記電極が形成されてなる第１の面と前記第１の面とは異なる第２の面とに跨って形成されるとともに、前記電極に接続して外部接続端子が形成され、前記第１の面に形成されてなる前記外部接続端子と、前記第２の面に形成されてなる前記外部接続端子には、互いに組み合わせ可能な略Ｖ字型の凹凸部が形成されてなることを特徴とするものとした。
【０００６】
このように構成した本発明においては、外部接続端子を、電極を形成した第１の面と第２の面とに跨って設けたので、第１の面または第２の面のいずれの面においても電気的接続が可能となる。そして、複数個の半導体チップを積層する場合、それぞれの外部接続端子の形状が異なる部分同士が咬合するように積層すれば、アライメントも同時に行うことができる。
【０００７】
また、上記の半導体チップにおいて、前記第２の面に形成されてなる前記外部接続端子は、前記他方の面の前記電極と平面的に重なる部位を少なくとも含んで設けられることを特徴とするものとした。
【０００８】
このように構成した本発明においては、半導体チップを複数層に渡って積層した場合、上下に隣接する半導体チップ同士をそれぞれに設けられた外部接続端子で電気的に接続することができる。
【００１０】
このように構成した本発明においては、複数個の半導体チップを積層する場合、それぞれの外部接続端子の形状が異なる部分同士が咬合するように積層すれば、アライメントも同時に行うことができる。
【００１１】
また、上記の半導体チップにおいて、前記外部接続端子は、アルミニウムまたはアルミニウム合金からなることを特徴とするものとした。
【００１２】
このように構成した本発明においては、外部接続端子を融点の低い金属で形成するので、外部接続端子を金属射出成型法により形成する場合、脱脂、焼成の際の加熱温度を比較的に低くすることができ、加熱に起因する半導体チップへのストレスを低減できる。なお、半導体チップの金属配線層を形成する金属の融点は、外部接続端子を形成する金属の融点よりも高いことが好ましい。
【００１３】
また、上記の半導体チップにおいて、前記半導体チップに形成される金属配線層は、銅または銅合金からなることを特徴とするものとした。
【００１４】
このように構成した本発明においては、半導体チップの金属配線層の融点が比較的に高いものとなるので、外部接続端子を金属射出成型法により形成する場合、脱脂、焼成時の加熱による金属配線層の溶融変形等を抑えることができる。なお、外部接続端子を形成する金属の融点は、金属配線層を形成する金属の融点よりも低いことが好ましい。
【００１５】
そして、電極が形成されてなる半導体チップを複数層積層してなる半導体装置において、各半導体チップに形成されてなる前記電極には外部接続端子が接続してなり、前記外部接続端子は、前記電極が形成された第１の面と前記第１の面とは異なる第２の面とに跨って形成されてなり、前記第１の面に形成されてなる前記外部接続端子と、前記第２の面に形成されてなる前記外部接続端子には、互いに咬み合う略Ｖ字型の凹凸部が設けられ、一方の半導体チップの前記第１の面に形成された前記外部接続端子と、他方の半導体チップの前記第２の面に形成された前記外部接続端子とを咬合し、複数の半導体チップを積層し、前記外部接続端子により接続されてなることを特徴とするものとした。
【００１６】
このように構成した本発明においては、隣接する半導体チップ同士を外部接続端子によって接続することができるので、これらの半導体チップ同士を接続するための補助的手段が不要となる。
【００１８】
このように構成した本発明においては、隣接する半導体チップ同士を外部接続端子によって接続することができ、さらに、外部接続端子がアライメント機能を有するので、アライメントのための工程が不要となる。
【００１９】
また、回路基板において、上記の半導体装置の半導体装置が実装されてなることを特徴とするものとした。
【００２０】
このように構成した本発明においては、上述の半導体装置の必要とする実装面積がベアチップ相当なので、従来よりも小型化された回路基板を提供することができる。
【００２１】
また、電子機器において、請求項８に記載の回路基板を有することを特徴とする。
【００２２】
このように構成した本発明においては、従来よりも小型化された回路基板を利用するので、電子機器自体の小型化を図ることが容易になる。
【００２３】
そして、半導体チップの製造方法において、半導体チップに成形型を当接させて当該半導体チップと当該成形型とにより成形空間を形成する工程と、前記成形空間内に成形材料を射出する工程と、射出された前記成形材料から前記成形型を離脱する工程と、射出された前記成形材料の表面に導電膜を形成する工程と、を少なくとも有することを特徴とするものとした。
【００２４】
このように構成した本発明においては、半導体チップを成形型の一部として利用するので、半導体チップの表面に成型材料を所定の形状で付着させることが容易にできる。さらに、成形後の成形材料に導電性を持たせることが容易にできる。
【００２５】
また、上記の半導体装置の製造方法において、メッキ法により前記成形材料の表面に導電膜を形成することを特徴とものとした。
【００２６】
このように構成した本発明においては、成形後の成形材料に導電性を持たせる工程を一般的に行われているメッキ法で行うので、比較的低コストで導電膜の形成を行うことができる。
【００２７】
さらに、半導体チップの製造方法において、半導体チップに成形型を当接させて当該半導体チップと当該成形型とにより成形空間を形成する工程と、前記成形空間内に成形材料を射出する工程と、射出された前記成形材料から前記成形型を離脱する工程と、射出された前記成形材料を脱脂する工程と、脱脂した前記成形材料を焼成する工程と、を少なくとも有することを特徴とするものとした。
【００２８】
このように構成した本発明においては、半導体チップを成形型の一部として利用するので、半導体チップの表面に成型材料を所定の形状で付着させることが容易にできる。また、成型材料は、その大きさが焼成時にやや縮小するので、半導体チップの一方の面側に形成された部分と他方の面に形成された部分とにより、半導体チップが挟み込まれた状態になる。よって、成形材料を焼成するだけで、外部接続端子が半導体チップに固着されるので、接着剤等で貼りつけする工程が不要となる。
【００２９】
また、前記半導体チップに形成された金属配線層の融点未満の温度で脱脂することを特徴とするものとした。
【００３０】
このように構成した本発明においては、成形材料の脱脂時の加熱により金属配線層が溶融変形することを防止できる。
【００３１】
また、前記半導体チップに形成された金属配線層の融点未満の温度で焼成することを特徴とするものとした。
【００３２】
このように構成した本発明においては、成形材料の焼成時の加熱により金属配線層が溶融変形することを防止できる。
【００３３】
【発明の実施の形態】
以下に、本発明に係る半導体チップおよびその製造方法、回路基板ならびに電子機器に関する好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００３４】
図１は、本発明の実施の形態に係る半導体チップを示す斜視図である。また、図２は、本発明の実施の形態に係る半導体チップの説明図であり、（１）は当該半導体チップの平面図であり、（２）は当該半導体チップの側面図である。また、図３は、本発明の実施の形態に係る半導体チップを積層した状態を示す側面図である。また、図４は、本発明の実施の形態に係る半導体チップのＭＩＤによる製造工程の説明図である。また、図５は、本発明の実施の形態に係る半導体チップのＭＩＭによる製造工程の説明図である。さらに、図６は、外部接続端子の変形例を示す説明図（１）であり、（１）は半導体チップを積層する場合における側面図であり、半導体チップを平面的に連設する場合における平面図である。また、図７は、外部接続端子の変形例を示す説明図（２）であり、（１）は周辺部全体に電極パッドを設けた半導体チップに設けた状態を示す平面図であり、（２）は半導体チップの１つの周側面に外部接続端子を集中させた状態を示す平面図である。また、図８は、本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。また、図９は、図８に示した回路基板を備えた電子機器の説明図（１）である。さらに、図１０は、図８に示した回路基板を備えた電子機器の説明図（２）である。
【００３５】
図１に示すように、本発明の実施の形態に係る半導体チップ１０は、外部接続端子２０を能動素子の形成面（以下、能動面１２とする）と能動面１２の裏面とに跨って設けている。外部接続端子２０は、後述するように、銅（Ｃｕ）または銅合金、あるいは液晶ポリマーに金メッキを施したものであり、その表面全体に渡って導電性を有する。また、図２（１）に示すように、半導体チップ１０の能動面側において、半導体チップ１０の電極パッド１６を覆うように設けられている。同時に、図２（２）に示すように、半導体チップの周側面１８にも形成されるとともに、能動面１２の裏面１４側においては、電極パッド１６の裏側、つまり電極パッド１６と平面的に重なる部位を覆うように設けられている。よって、外部接続端子２０に対して端子などを接続させれば、その端子などと電極パッド１６が接続されることになる。
【００３６】
また、外部接続端子２０は、後述する製造方法で形成されることにより、能動面１２側に形成された部分と裏面１４側に形成された部分とで半導体チップ１０を挟み付けた状態で固着されている。なお、半導体チップ１０の表面は、電極パッド１６以外すべて図示しない保護膜が形成されている。この保護膜は、シリコン酸化膜（ＳｉＯ2）により形成されており、半導体チップ１０内部の図示しない能動素子や金属配線層等を保護するものである。なお、この保護膜はシリコン窒化膜（ＳｉＮ）で形成しても良い。
【００３７】
したがって、この実施の形態に係る半導体チップ１０は、能動面１２、周側面１８、裏面１４のいずれの面においても、電極パッド１６との電気的接続を行うことができる。また、図３に示すように、半導体チップ１０を複数層に渡って積層する半導体装置に応用する場合、各半導体チップ１０の外部接続端子２０は、積層された状態において相互に接続可能な状態になるので、半導体チップ１０同士をワイヤー等で接続する工程が不要になる。また、複数個の半導体チップ１０を平面的に連設する場合も、やはり隣り合う外部接続端子２０が相互に接続可能な状態になるので、半導体チップ１０同士をワイヤー等で接続する工程が不要になる。
【００３８】
なお、各半導体チップ１０の接着は、半導体チップ１０の接着面同士を接着剤で接着すれば良い。接着剤の代わりに、異方性導電ペースト（ＡＣＰ）や異方性導電シート（ＡＣＦ）を用いれば、接続される外部接続端子２０の間に導電粒子が介在した状態で接着されるので、さらに好ましい。また、半導体チップ１０全体を樹脂で封止しても良い。半導体チップ１０を複数層に渡って積層する半導体装置においては、最下層の外部接続端子の裏面側の部分にバンプを形成し、このバンプを介して基板等に接続されるものとしても良い。
【００３９】
また、半導体チップ１０の内部に形成される金属配線層の材料は、後述するＭＩＭにより外部接続端子を形成する場合は、外部接続端子の材料よりも融点の高いものが好ましく、比較的安価で、かつ一般的に利用されている銅（Ｃｕ）または銅合金が最も好適である。また、金（Ａｕ）を用いても良い。くわえて、半導体チップ１０の内部にプラグが形成される場合は、プラグの材料も外部接続端子の材料よりも融点の高いものが好ましく、タングステン（Ｗ）が最も好ましい。
【００４０】
また、外部接続端子２０は、電極パッド１６との電気的導通が確実に確保できるならば、電極パッド１６の一部のみを覆うようにしても良い。また、外部接続端子２０の形成範囲は、図２（１）および（２）に示した範囲に限られるものではなく、（１）少なくとも一部が電極パッド１６に接続され、（２）隣り合う外部接続端子同士が接触せず、（３）半導体チップ１０を能動面１２と裏面１４から挟み付けて固着することが可能な形状であれば、半導体チップの表面にどのような形状で設けても構わない。外部接続端子２０の形状を適宜変えることにより、図３のような、同一の大きさの半導体チップを積層する場合ばかりでなく、大きさの異なる半導体チップを積層する場合にも応用できる。
【００４１】
さらに、外部接続端子２０については、隣接して設けられる半導体チップの外部接続端子同士が咬み合うように、その表面に凹凸部を設けることが好ましい。例えば、図６（１）は、半導体チップ１０ａと半導体チップ１０ｂとを積層した状態を示している。外部接続端子２０ａの裏面１４ａ側の部分と、外部接続端子２０ｂの能動面１２ｂ側の部分とには、相互に咬み合うような略Ｖ字型の凹凸を設けている。したがって、半導体チップ１０ｂ上に半導体チップ１０ａを積層する際は、概略の位置合わせを行った上で、これらを接近させれば、外部接続端子２０ａ、２０ｂの上述した部分が咬み合うことにより位置合わせされる。
【００４２】
したがって、図６（１）に示したような凹凸部を設ければ、半導体チップの概略の位置合わせを行うだけでも、半導体チップ同士を正確な位置に積層することが容易にできる。なお、図６（１）のものは２層に積層する例を示したが、積層される半導体チップの外部接続端子２０の形状を、この例のように統一すれば、３層以上のものにも適用できることは言うまでもない。さらに、上述の例においては、咬み合わせる部分を略Ｖ字型としたが、相互に咬み合わせることが可能であれば、これ以外の形状にしても良い。
【００４３】
また、図６（２）に示すように、半導体チップ１０ｃと半導体チップ１０ｄとを平面的に連設する場合においても、外部接続端子２０ｃおよび外部接続端子２０ｄの半導体チップ１０ｃ、１０ｄの周側面側の部分を互いに咬み合うように凹凸部を形成すれば、半導体チップ１０ｃと半導体チップ１０ｄとを正確な位置に連接することが可能となる。くわえて、１つの外部接続端子に図６（１）と（２）とに示した凹凸部を一緒に形成して、半導体チップを積層する場合と、平面的に連設する場合との両方に対応可能としても良い。
【００４４】
次に、本発明の実施の形態に係る半導体チップの製造方法について説明する。この実施の形態における外部接続端子は、ＭＩＤ（Mold Interconnect Device）またはＭＩＭ（Metal Injection Molding）のいずれかの方法によって形成される。後述するように、ＭＩＭは、加熱工程が必要であり、ＭＩＤよりも工程管理に困難性を伴うが、形成された外部接続端子が半導体チップを強く挟み付けて保持するという利点もある。
【００４５】
まず、ＭＩＤを用いた製造方法について、図４に基づいて説明する。第１の工程として、図４（Ａ）に示すように、半導体チップ１０に金型３０ａ、３０ｂを装着して、半導体チップ１０と金型３０ａ、３０ｂとにより成形空間３２を設ける。成形空間３２は、形成される外部接続端子と同一形状に形成されており、ここに成形材料が射出される。
【００４６】
次に、第２の工程として、図４（Ｂ）に示すように、成形空間３２に成形材料２２を射出する。成形材料２２は、液晶ポリマーにパラジウムを混練したもの（コンパウンド）である。なお、成形材料２２は、液晶ポリマー以外のものでも、液晶ポリマーと同等程度の耐熱性（液晶ポリマーの場合、耐熱温度は２百数十度）のある樹脂ならば他のものでも良い。また、後述する無電解メッキ工程により導電膜を形成する触媒となるものであるならば、パラジウム以外のものを混練しても良い。射出後に金型３０ａ、３０ｂを離脱すると、図４（Ｃ）に示すように、外部接続端子基材２４が形成される。なお、外部接続端子基材２４自体は導電性を有さない。
【００４７】
次に、第３の工程として、図４（Ｄ）に示すように、無電解メッキにより外部接続端子基材２４の表面に無電解メッキにより導電膜２６を形成する。メッキ溶液中の金属は、前述したパラジウムを触媒として析出し、導電膜２６が形成される。なお、導電膜２６は、下地としてニッケルメッキを施し、さらにその表面に金メッキをして形成することが最も好ましい。また、銅、金またはニッケルのいずれかのみで形成しても良い。
【００４８】
以上の工程により、外部接続端子基材２４の表面に導電膜２６が形成された外部接続端子が形成される。この製造方法は、一般的に行われているプラスチック射出成形と無電解メッキにより製造するので、工程管理も容易であり、外部接続端子の最も好ましい製造方法と言える。
【００４９】
次に、ＭＩＭを用いた製造方法について、図５に基づいて説明する。まず、第１の工程として、図５（Ａ）に示すように、半導体チップ１０に金型３０ａ、３０ｂを装着して、半導体チップ１０と金型３０ａ、３０ｂとにより成形空間３２を設ける。成形空間３２は、形成される外部接続端子と同一形状に形成されており、ここに成形材料が射出される。
【００５０】
次に、第２の工程として、図５（Ｂ）に示すように、成形空間３２に成形材料２２を射出する。成形材料２２は、外部接続端子の材料となる金属の粉末とバインダとを事前に混練したもの（コンパウンド）である。なお、金属粉末の平均粒径は、一般的に０．２〜２００μｍのものが用いられているが、この実施の形態は、この粒径に限定されるものではない。また、金属の粉末とバインダとを混練したものからペレットを形成し、このペレットを射出しても良い。
【００５１】
また、この実施の形態において用いる金属粉末としては、アルミニウム（Ａｌ）か、あるいはアルミニウムを主たる成分として銅よりも融点の低い他の金属を添加したものが好ましい。なぜならば、後述する脱脂または焼成の工程において、半導体チップを高温雰囲気内に比較的長時間さらすことになるが、特に焼成は、少なくとも外部接続端子の材料となる金属の融点まで上げて行う。よって、外部接続端子の材料となる金属の融点よりも、金属配線層の材料となる金属の融点の方が低いと、長時間にわたって焼成を行っている間に金属配線層が溶融変形し、半導体チップが損壊することになる。そこで、ここで用いる金属粉末としては、金属配線層の好適な材料として示した銅よりも相当程度融点の低いアルミニウム、あるいはアルミニウム合金が好適である。
【００５２】
また、バインダとしては、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合対等のポリオレフィン、ポリメチル（メタ）アクリレート、ポリブチル（メタ）アクリレート等のアクリル系樹脂、ポリスチレン等のスチレン系樹脂、ポリ塩化ビニル、ポリ塩化ビニルデン、ポリアミド、ポリエステル、ポリエーテル、ポリビニルアルコール、またはこれらの共重合体等の各種樹脂を用いることができる。また、これらの樹脂のうち複数のものを用いても良い。また、バインダにフタル酸エステルなどの可塑剤を添加しても良い。
【００５３】
次に、第３の工程として、図５（Ｃ）に示すように、脱脂炉４０内において、成形材料２２の脱脂（バインダの除去）を行う。具体的には、まず、脱脂炉４０の内部を、真空または減圧状態、または、窒素ガス、アルゴンガス等の不活性ガスを充填した状態にする。さらに、この内部を１００〜６００℃の範囲に加熱する。以上の雰囲気、温度とした脱脂炉４０に成形材料２２を設けた半導体チップを０．５〜４０時間程度置く。これにより、成形材料２２からバインダが除去される。
【００５４】
次に、第４の工程として、図５（Ｄ）に示すように、焼成炉４２内に置いて、成形材料２２の焼成を行う。具体的には、６６０〜９００℃程度で、１〜８時間程度加熱することにより、成形材料２２の金属粉末を焼成し、金属焼成体を形成する。なお、焼成時は、焼成炉４２内を、真空または減圧状態、または、窒素ガス、アルゴンガス等の不活性ガス雰囲気とすることが好ましい。なお、焼成後の外部接続端子は、射出直後の成形材料２２よりもその大きさが１〜５％程度縮小する。よって、半導体チップの能動面側に設けられた部分と、裏面側に設けられた部分との間隔も縮小することになるので、外部接続端子のこれらの部分が半導体チップを強く挟み付け、外部接続端子が半導体チップに完全に固着される。
【００５５】
なお、上述の各工程の説明において述べた処理温度、処理時間や雰囲気として使用するガスは事例として取り上げたものにすぎず、成形材料や使用する装置等の各種条件に応じてこれら以外のものとしても良い。また、上述の各工程のいずれかにおいて、他の方法により代替可能であれば、その方法を採用しても良い。
【００５６】
以上のように、本発明の実施の形態においては、上述の外部接続端子を有する半導体チップ同士の電気的接続が容易にできる。また、外部接続端子自体がアライメントの機能を有するので、半導体チップのアライメントが容易にできる。さらに、外部接続端子を形成するための一連の工程のみで、半導体チップの能動面、周側面および裏面に外部接続端子を設けることができる。
【００５７】
なお、以上説明した実施の形態においては、半導体チップの能動面の周辺部のうち、２辺の近傍に電極パッドが形成されているものを取り上げたが、図７（１）に示すように、能動面の周辺部全体に電極パッドが形成されているものに外部接続端子２０を設けても良い。また、外部接続端子同士が接触しないように配置可能であれば、能動面の周辺部以外の部位に電極パッドが設けられているものに形成しても良い。さらに、図７（２）に示すように、外部接続端子２０を半導体チップ１０の特定の周側面に集中させて配置しても良い。このようにすると、外部接続端子を集中させた周側面を基板に接続させて、つまり半導体チップを基板上に直立させた状態で設けることが可能となる。
【００５８】
また、上述の実施の形態においては、半導体チップに形成されたすべての電極パッドに外部接続端子を接続して設けるものとしたが、一部分の電極パッドに対して設けるものとしても良い。さらに、１つの半導体チップに対して、上述の実施の形態の外部接続端子のいずれか２つ以上を混在させて設けても良い。くわえて、半導体チップのアライメントのみを目的として、あるいは半導体チップ間の間隔保持のみを目的として、電極パッドに接続されないダミーの外部接続端子を形成しても良い。また、本発明に係る半導体チップは、複数個平面的に連設させるとともに、連設させた半導体チップを複数層積層させて半導体装置を製造する場合にも好適に用いることができる。
【００５９】
以上のように、本発明の実施の形態に係る半導体装置においては、半導体チップを複数層積層して１つの半導体装置を形成する場合において、積層された半導体チップ相互の電気的接続を行うための工程が容易になる。また、実装面積の縮小化を図ることができる。
【００６０】
また、図８には、本発明の実施の形態に係る半導体装置１１０を実装した回路基板１００を示してた。回路基板１００には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１００には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置１１０の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【００６１】
なお、半導体装置１１０は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板１００を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【００６２】
そして、この回路基板１００を備える電子機器の一例として、図９にノート型パーソナルコンピュータ１２０を示した。さらに、図１０に示す携帯電話１３０にも好適に用いることができる。
【００６３】
【発明の効果】
以上に説明したように、本発明によれば、電極が形成されてなる半導体チップにおいて、前記電極を形成した一方の面と他方の面とに跨って形成されるとともに、前記電極に接続してなる外部接続端子を有する構成としているため、半導体チップと基板等の電気的接続が容易でき、複数の半導体チップを積層して、あるいは平面的に連設して実装することが容易になる。ひいては、半導体装置の製造コストの低減化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体チップを示す斜視図である。
【図２】本発明の実施の形態に係る半導体チップの説明図であり、（１）は当該半導体チップの平面図であり、（２）は当該半導体チップの側面図である。
【図３】本発明の実施の形態に係る半導体チップを積層した状態を示す側面図である。
【図４】本発明の実施の形態に係る半導体チップのＭＩＤによる製造工程の説明図である。
【図５】本発明の実施の形態に係る半導体チップのＭＩＭによる製造工程の説明図である。
【図６】外部接続端子の変形例を示す説明図（１）であり、（１）は半導体チップを積層する場合における側面図であり、半導体チップを平面的に連設する場合における平面図である。
【図７】外部接続端子の変形例を示す説明図（２）であり、（１）は周辺部全体に電極パッドを設けた半導体チップに設けた状態を示す平面図であり、（２）は半導体チップの１つの周側面に外部接続端子を集中させた状態を示す平面図である。
【図８】本発明の実施の形態に係る半導体装置を実装した回路基板の説明図である。
【図９】図８に示した回路基板を備えた電子機器の説明図（１）である。
【図１０】図８に示した回路基板を備えた電子機器の説明図（２）である。
【符号の説明】
１０    半導体チップ
１０ａ  半導体チップ
１０ｂ  半導体チップ
１０ｃ  半導体チップ
１０ｄ  半導体チップ
１２    能動面
１２ａ  能動面
１２ｂ  能動面
１４    裏面
１４ａ  裏面
１４ｂ  裏面
１６    電極パッド
１８    周側面
２０    外部接続端子
２０ａ  外部接続端子
２０ｂ  外部接続端子
２０ｃ  外部接続端子
２０ｄ  外部接続端子
２２    成形材料
２４    外部接続端子基材
２６    導電膜
３０ａ  金型
３０ｂ  金型
３２    成形空間
４０    脱脂炉
４２    焼成炉
１００  回路基板
１１０  半導体装置
１２０  ノート型パーソナルコンピュータ
１３０  携帯電話
【図１】
0003661516.tif 000002
【図２】
0003661516.tif 000003
【図３】
0003661516.tif 000004
【図４】
0003661516.tif 000005
【図５】
0003661516.tif 000006
【図６】
0003661516.tif 000007
【図７】
0003661516.tif 000008
【図８】
0003661516.tif 000009
【図９】
0003661516.tif 000010
【図１０】
0003661516.tif 000011