(57)【特許請求の範囲】
【請求項１】
複数の受光素子および複数の垂直転送レジスタが形成された受光面を有するインターライン転送方式のイメージセンサ、
前記複数の受光素子にそれぞれ対応する複数の色要素が配置された色フィルタ、
前記受光面への入射光を機械的に遮断するシャッタ部材、
第１期間の第１露光を前記複数の受光素子の一部である複数の第１受光素子に施す第１露光手段、
第２期間の第２露光を前記複数の受光素子の他の一部である複数の第２受光素子に施す第２露光手段、
前記第１露光によって生成された第１電荷および前記第２露光によって生成された第２電荷を前記イメージセンサから個別に出力する出力手段、および
前記出力手段によって出力された第１電荷および第２電荷に基づいて１画面分の静止画像を生成する生成手段を備え、
前記複数の色要素の各々は複数色のいずれか１つを有し、
前記複数の色要素は前記複数色が各々に割り当てられた複数の色ブロックによって形成され、
前記複数の受光素子は特定方向において所定数毎に前記第１受光素子および前記第２受光素子の間で切り換わり、
前記所定数は前記複数の色ブロックの各々において前記特定方向に存在する色要素の数と一致し、そして
前記第１期間は前記第２期間よりも短くかつ前記第２期間と時期的に重複する、ディジタルカメラ。
【請求項２】
前記複数の第１受光素子に第１電荷読み出しパルスを印加する第１印加手段、
前記複数の第２受光素子に第２電荷読み出しパルスを印加する第２印加手段、および
前記複数の第１受光素子および前記複数の第２受光素子に電荷掃き捨てパルスを印加する第３印加手段をさらに備え、
前記第１露光手段は、前記第１印加手段，前記第３印加手段および前記シャッタ部材のいずれか２つを制御して前記第１露光を行い、
前記第２露光手段は、前記第２印加手段，前記第３印加手段および前記シャッタ部材のいずれか２つを制御して前記第２露光を行う、請求項１記載のディジタルカメラ。
【請求項３】
前記第１露光手段は、前記第１露光の開始時期および終了時期を前記第３印加手段および前記第１印加手段によってそれぞれ制御し、
前記第２露光手段は、前記第２露光の開始時期および終了時期を前記第３印加手段および前記シャッタ部材によってそれぞれ制御する、請求項２記載のディジタルカメラ。
【請求項４】
前記第１露光手段は、前記第１露光の開始時期および終了時期を前記第１印加手段および前記シャッタ部材によってそれぞれ制御し、
前記第２露光手段は、前記第２露光の開始時期および終了時期を前記第３印加手段および前記シャッタ部材によってそれぞれ制御する、請求項２記載のディジタルカメラ。
【請求項５】
前記特定方向は垂直方向および水平方向の少なくとも一方向である、請求項１ないし４のいずれかに記載のディジタルカメラ。
【請求項６】
前記イメージセンサはＣＣＤイメージャである、請求項１ないし５のいずれかに記載のディジタルカメラ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、ディジタルカメラに関し、特にたとえば、第１露光によってイメージセンサで生成された第１電荷と第２露光によってイメージセンサで生成された第２電荷とに基づいて１画面分の静止画像信号を生成する、ディジタルカメラに関する。
【０００２】
【従来の技術】
従来のこの種のディジタルカメラの一例が、平成１１年３月１６日付けで出願公開された特開平１１−７５１１８号公報［Ｈ０４Ｎ５／３３５，Ｈ０４Ｎ５／２３２］に開示されている。この従来技術は、長時間露光によって得られた電荷および長時間露光の後の短時間露光によって得られた電荷を合成することによって、ダイナミックレンジが拡大された静止画像信号を生成しようとするものである。
【０００３】
【発明が解決しようとする課題】
しかし、従来技術では、上述のように、短時間露光が長時間露光の後に実行される。このため、露光に要するトータルの時間が長くなり、高速で移動する被写体を撮影したときに、撮影画像にブレが生じるという問題があった。
【０００４】
それゆえに、この発明の主たる目的は、撮影された被写体像にブレが生じるのをできるだけ防止することができる、ディジタルカメラを提供することである。
【０００５】
【課題を解決するための手段】
この発明のディジタルカメラは、複数の受光素子および複数の垂直転送レジスタが形成された受光面を有するインターライン転送方式のイメージセンサ、複数の受光素子にそれぞれ対応する複数の色要素が配置された色フィルタ、受光面への入射光を機械的に遮断するシャッタ部材、第１期間の第１露光を複数の受光素子の一部である複数の第１受光素子に施す第１露光手段、第２期間の第２露光を複数の受光素子の他の一部である複数の第２受光素子に施す第２露光手段、第１露光によって生成された第１電荷および第２露光によって生成された第２電荷をイメージセンサから個別に出力する出力手段、および出力手段によって出力された第１電荷および第２電荷に基づいて１画面分の静止画像を生成する生成手段を備え、複数の色要素の各々は複数色のいずれか１つを有し、複数の色要素は複数色が各々に割り当てられた複数の色ブロックによって形成され、複数の受光素子は特定方向において所定数毎に第１受光素子および第２受光素子の間で切り換わり、所定数は複数の色ブロックの各々において特定方向に存在する色要素の数と一致し、そして第１期間は第２期間よりも短くかつ第２期間と時期的に重複する、ディジタルカメラである。
【０００６】
【作用】
イメージセンサは、複数の受光素子および複数の垂直転送レジスタが形成された受光面を有するインターライン転送方式のイメージセンサである。複数の受光素子は、色フィルタ上に配置された複数の色要素にそれぞれ対応する。また、受光面への入射光は、シャッタ部材によって機械的に遮断される。
第１露光手段は、複数の受光素子の一部である複数の第１受光素子に第１期間の第１露光を施し、第２露光手段は、複数の受光素子の他の一部である複数の第２受光素子に第２期間の第２露光を施す。出力手段は、第１露光によって生成された第１電荷および第２露光によって生成された第２電荷をイメージセンサから個別に出力し、生成手段は、出力された第１電荷および第２電荷に基づいて１画面分の静止画像を生成する。
ここで、複数の色要素の各々は、複数色のいずれか１つを有する。また、複数の色要素は、複数色が各々に割り当てられた複数の色ブロックによって形成される。さらに、複数の受光素子は特定方向において所定数毎に第１受光素子および第２受光素子の間で切り換わり、所定数は複数の色ブロックの各々において特定方向に存在する色要素の数と一致する。また、第１期間は、第２期間よりも短く、かつ第２期間と時期的に重複する。
【０００７】
第１期間および第２期間を時期的に重複するようにしたことで、トータルの露光期間が短くなる。このため、高速に移動する被写体を撮影したときに生じる撮影画像のブレが抑制される。また、互いに異なる期間の露光によって生成された第１電荷および第２電荷に基づいて１画面分の静止画像信号を生成することで、ダイナミックレンジが拡大される。
【０００８】
この発明のある例では、第１印加手段が複数の第１受光素子に第１電荷読み出しパルスを印加し、第２印加手段が複数の第２受光素子に第２電荷読み出しパルスを印加し、そして第３印加手段が複数の第１受光素子および複数の第２受光素子の両方に電荷掃き捨てパルスを印加する。このとき、第１露光手段は、第１印加手段，第３印加手段およびシャッタ部材のいずれか２つを制御して第１露光を行い、第２露光手段は、第２印加手段，第３印加手段およびシャッタ部材のいずれか２つを制御して第２露光を行う。これによって、第１期間を第２期間よりも短くできるとともに、第１期間と第２期間とを時期的に重複させることができる。
【０００９】
ある好ましい例では、第１露光手段は、第１露光の開始時期および終了時期を第３印加手段および第１印加手段によってそれぞれ制御し、第２露光手段は、第２露光の開始時期および終了時期を第３印加手段およびシャッタ部材によってそれぞれ制御する。
【００１０】
別の好ましい例では、第１露光手段は、第１露光の開始時期および終了時期を第１印加手段およびシャッタ部材によってそれぞれ制御し、第２露光手段は、第２露光の開始時期および終了時期を第３印加手段およびシャッタ部材によってそれぞれ制御する。
【００１５】
【発明の効果】
この発明によれば、第１期間および第２期間を時期的に重複させることでトータルの露光期間が短くなる。このため、高速に移動する被写体を撮影したときに生じる撮影画像のブレをできるだけ抑制することができる。また、互いに異なる期間の露光によって生成された第１電荷および第２電荷に基づいて１画面分の静止画像信号を生成するようにしたため、静止画像信号のダイナミックレンジを拡大することができる。
【００１６】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１７】
【実施例】
図１を参照して、この実施例のディジタルカメラ１０は、光学レンズ１２，メカニカルシャッタ１４および補色フィルタ１６を含む。被写体の光像は、このような部材を通して、上下逆向きの状態でＣＣＤイメージャ１８の受光面に照射される。
【００１８】
ディスプレイ３４にリアルタイムの動画像（スルー画像）を表示するとき、タイミングジェネレータ（ＴＧ）２６は、１フレーム期間毎にプリ露光を行ない、各々のプリ露光によって生成された画素信号（電荷）を間引き方式でＣＣＤイメージャ１８から読み出す。読み出された画素信号はＣＤＳ／ＡＧＣ回路２０によって周知のノイズ除去およびレベル調整を施され、このような処理を施された画素信号がＡ／Ｄ変換器２２によってディジタル信号に変換される。スイッチＳＷ１は信号処理回路３２側に接続され、Ａ／Ｄ変換器２２から出力された画素信号は、画像合成回路２４による合成処理を施されることなく信号処理回路３２に入力される。信号処理回路３２は、入力された画素信号に所定の信号処理を施してＹＵＶ信号を生成し、生成したＹＵＶ信号をディスプレイ３４に与える。この結果、ディスプレイ３４にスルー画像が表示される。
【００１９】
シャッタボタン３０が押されると、ＣＰＵ２８はＴＧ２６に全画素読み出しを命令する。すると、ＴＧ２６は再度プリ露光を行ない、このプリ露光によって得られた全ての画素信号をインタレーススキャン方式で読み出す。読み出された画素信号は上述と同じ要領で信号処理回路３２に与えられる。このとき、信号処理回路３２は、与えられた画素信号をＹＵＶ信号に変換するとともに、変換されたＹＵＶ信号に含まれるＹ成分を１フレーム期間にわたって積分する。ＣＰＵ２８は、信号処理回路３２から積分値（輝度評価値）を取り込み、取り込んだ輝度評価値に基づいて露光期間を算出する。ただし、ダイナミックレンジを拡大するために２つの露光期間（第１露光期間および第２露光期間）が求められる。第１露光期間および第２露光期間が求められると、ＣＰＵ２８は、ＴＧ２６およびメカニカルシャッタ１４を制御して、第１露光期間および第２露光期間に従う合計２回の本露光を行なう。
【００２０】
ＣＣＤイメージャ１８からは、まず第１露光期間の本露光によって生成された電荷（第１露光画素信号）が出力され、続いて、第２露光期間の本露光によって生成された電荷（第２露光画素信号）が出力される。第１露光画素信号および第２露光画素信号のいずれも、ＣＤＳ／ＡＧＣ回路２０によるノイズ除去およびゲイン調整を経て、Ａ／Ｄ変換器２２でディジタル信号に変換される。スイッチＳＷ１は本露光が開始される時点で画像合成回路２４側に接続され、Ａ／Ｄ変換器２２から出力された第１露光画素信号および第２露光画素信号は画像合成回路２４に入力される。画像合成回路２４は、第１露光画素信号および第２露光画素信号に合成処理を施し、ダイナミックレンジが拡大された合成画素信号（静止画像信号）を生成する。
【００２１】
信号処理回路３２は、合成画素信号にスルー画像出力時と同様の信号処理を施してＹＵＶ信号を生成し、生成したＹＵＶ信号をディスプレイイ３４に出力する。ディスプレイ３４には、本露光時の被写体像（フリーズ画像）が表示される。信号処理回路３２はさらに、ＣＰＵ２８からの処理命令に応答して、上述の信号処理で生成されたＹＵＶ信号にＪＰＥＧ圧縮を施す。そして、ＪＰＥＧ圧縮によって生成された圧縮ＹＵＶ信号を記録媒体３６に記録する。
【００２２】
補色フィルタ１６は、図２に示すようにＹｅ，Ｃｙ，ＭｇおよびＧの色要素を含む。補色フィルタ１６を水平方向に眺めると、奇数ラインではＹｅおよびＣｙの色要素が１画素毎に交互に配置され、偶数ラインではＧおよびＭｇの色要素が１画素毎に交互に配置される。また、補色フィルタ１６を垂直方向に眺めると、奇数列にはＧおよびＹｅが１画素毎に交互に配置され、偶数列にはＭｇおよびＣｙが１画素毎に交互に配置される。つまり、補色フィルタ１６には、水平方向２画素および垂直方向２画素のマトリクス（色ブロック）が複数形成される。
【００２３】
図３を参照して、ＣＣＤイメージャ１８はインターライン転送方式のイメージセンサである。受光面に形成された複数の受光素子（画素）１８ａは、補色フィルタ１６の複数の色要素に１対１で対応する。各受光素子１８ａでは、Ｙｅ，Ｃｙ，ＭｇおよびＧのいずれか１つの色成分に対応する電荷が、光電変換によって生成される。生成された電荷は、垂直転送レジスタ１８ｂに読み出された後、垂直方向に転送される。垂直転送レジスタ１８ｂの終端まで転送されると、電荷は水平転送レジスタ１８ｃによって水平方向に転送され、ＣＣＤイメージャ１８から出力される。このような電荷の読み出し処理および転送処理は、ＴＧ２６から出力される駆動パルスに応答して行なわれる。
【００２４】
図４に示すように、垂直転送レジスタ１８ｂは複数のメタルＭＶによって形成され、各受光素子１８ａには２つのメタルＭＶが割り当てられる。各メタルＭＶには、ＴＧ２６から出力された駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢまたはＶ４のいずれか１つが印加される。垂直方向に連続する４つの画素に注目したとき、下から１ライン目（第１ライン）のＧ／Ｍｇ画素に割り当てられたメタルＭＶには駆動パルスＶ１ＡおよびＶ２が印加され、下から２ライン目（第２ライン）のＹｅ／Ｃｙ画素に割り当てられたメタルＭＶには駆動パルスＶ３ＡおよびＶ４が印加される。また、下から３ライン目（第３ライン）のＧ／Ｍｇ画素に割り当てられたメタルＭＶには駆動パルスＶ１ＢおよびＶ２が印加され、下から４ライン目（第４ライン）のＹｅ／Ｃｙ画素に割り当てられたメタルＭＶには駆動パルスＶ３ＢおよびＶ４が印加される。各々の垂直列を形成する複数の画素をこのような４画素の集合と考えたとき、駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４は、上述の要領で各々の４画素に与えられる。
【００２５】
図５に示すように、水平転送レジスタ１８ｃもまた複数のメタルＭＨによって形成される。ただし、各メタルＭＨは、垂直転送レジスタ１８ｂが設けられた列および受光素子１８ａが設けられた列に１つずつ割り当てられる。垂直転送レジスタ１８ｂの列のメタルＭＨには駆動パルスＨ１が与えられ、受光素子１８ａの列のメタルＭＨには駆動パルスＨ２が与えられる。
【００２６】
ＴＧ２６は、具体的には図６に示すように構成される。Ｈカウンタ２６ａのカウント値（水平カウント値）は、画素クロックに応答してインクリメントされ、かつ水平同期信号に応答してリセットされる。一方、Ｖカウンタ２６ｂのカウント値（垂直カウント値）は、水平同期信号に応答してインクリメントされ、かつ垂直同期信号に応答してリセットされる。水平カウント値および垂直カウント値のいずれも、デコーダ２６ｃ〜２６ｎに与えられる。
【００２７】
デコーダ２６ｃおよび２６ｄの各々は、水平カウント値および垂直カウント値に基づいて上述の駆動パルスＨ１およびＨ２を発生する。デコーダ２６ｅは水平カウント値および垂直カウント値に基づいてタイミングパルスＸＳＵＢを発生し、ドライバ２６ｐは、デコーダ２６ｅからのタイミングパルスＸＳＵＢならびにＣＰＵ２８からの露光期間データに基づいて電荷掃き捨てパルスＶｓｕｂを発生する。
【００２８】
デコーダ２６ｆ〜２６ｈの各々は、水平カウント値および垂直カウント値に基づいてタイミングパルスＸＶ１，ＸＳＧ１ＡおよびＸＳＧ１Ｂを発生し、ドライバ２６ｑは、デコーダ２６ｆ〜２６ｈからのタイミングパルスＸＶ１，ＸＳＧ１ＡおよびＸＳＧ１Ｂに基づいて駆動パルスＶ１ＡおよびＶ１Ｂを発生する。デコーダ２６ｉは水平カウント値および垂直カウント値に基づいてタイミングパルスＸＶ２を発生し、ドライバ２６ｒはデコーダ２６ｉからのタイミングパルスＸＶ２に基づいて駆動パルスＶ２を発生する。
【００２９】
デコーダ２６ｊ〜２６ｍの各々は、水平カウント値および垂直カウント値に基づいてタイミングパルスＸＶ３，ＸＳＧ２ＡおよびＸＳＧ２Ｂを発生し、ドライバ２６ｓは、デコーダ２６ｊ〜２６ｍからのタイミングパルスＸＶ３，ＸＳＧ２ＡおよびＸＳＧ２Ｂに基づいて駆動パルスＶ３ＡおよびＶ３Ｂを発生する。デコーダ２６ｎは水平カウント値および垂直カウント値に基づいてタイミングパルスＸＶ４を発生し、ドライバ２６ｔはデコーダ２６ｎからのタイミングパルスＸＶ４に基づいて駆動パルスＶ４を発生する。
【００３０】
シャッタボタン３０が操作されたとき、電荷掃き捨てパルスＶｓｕｂ，駆動パルスＶ１Ａ，Ｖ３Ａ，Ｖ１ＢおよびＶ３Ｂは図７に示すタイミングで変化する。まず、電荷掃き捨てパルスＶｓｕｂが継続して出力される。各受光素子１８ａで生成された全ての電荷は、電荷掃き捨てパルスＶｓｕｂに応答して掃き捨てられる。第１露光期間および第２露光は、電荷掃き捨てパルスＶｓｕｂの出力が中止されると同時に開始される。第１露光期間が経過すると、ＸＳＧ１Ａ成分およびＸＳＧ３Ａ成分の各々が駆動パルスＶ１ＡおよびＶ３Ａに重畳される。これによって、図４に示す第１ラインおよび第２ラインの受光素子１８ａに蓄積された電荷が垂直転送レジスタ１８ｂに読み出される。第１露光期間は、この読み出しによって終了する。読み出された電荷（第１露光電荷）は、駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４によって垂直方向に転送され、その後、水平転送パルス１８ｃを経て出力される。
【００３１】
メカニカルシャッタ１４は、第１露光電荷が垂直転送および水平転送を施される途中で開状態から閉状態に移行し、これによって第２露光期間が終了する。第２露光によって第３ラインおよび第４ラインの受光素子１８ａに蓄積された電荷（第２露光電荷）は、駆動パルスＶ１Ｂに重畳されたＸＳＧ１Ｂ成分ならびに駆動パルスＶ３Ｂに重畳されたＸＳＧ２Ｂ成分によって垂直転送レジスタ１８ｂに読み出される。読み出された第２露光電荷は駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４によって垂直方向に転送され、その後、水平転送レジスタ１８ｃを経て出力される。ここで、ＸＳＧ１Ｂ成分およびＸＳＧ２Ｂ成分は第１露光電荷の出力が完了した後に出力され、第１露光電荷および第２露光電荷が垂直転送レジスタ１８ｂまたは水平転送レジスタ１８ｃで混合されることはない。
【００３２】
図８を参照して、ＸＳＧ１Ａ成分およびＸＳＧ２Ａ成分の出力前後（Ａ期間）の詳しい動作を説明する。期間ｔ１では、駆動パルスＶ１Ａ，Ｖ１ＢおよびＶ２がゼロレベルをとり、駆動パルスＶ３Ａ，Ｖ３ＢおよびＶ４はマイナスレベルをとる。期間ｔ２では駆動パルスＶ４がマイナスレベルからゼロレベルに変化し、期間ｔ３では駆動パルスＶ１Ａがゼロレベルからプラスレベルに変化する。駆動パルスＶ１Ａがプラスレベルに変化することで、第１ラインのＧ／Ｍｇ画素から電荷が読み出される。読み出された電荷は、第１ラインのＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＡおよびＶ２が印加）ならびに第２ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）に蓄積される。
【００３３】
期間ｔ４では駆動パルスＶ１Ａがプラスレベルからゼロレベルに戻り、期間ｔ５では駆動パルスＶ４がゼロレベルからマイナスレベルに戻る。駆動パルスＶ４がゼロレベルからマイナスレベルに変化することで、期間ｔ３に読み出された電荷は、第１ラインのＧ／Ｍｇ画素に対応する２つのメタルＭＶに蓄積される。期間ｔ６では、駆動パルスＶ１ＡおよびＶ１Ｂがマイナスレベルに変化し、駆動パルスＶ３ＡおよびＶ３Ｂがマイナスレベルからゼロレベルに変化する。このときゼロレベルをとるのは駆動パルスＶ２，Ｖ３ＡおよびＶ３Ｂであり、電荷は、第４ラインのＹｅ／Ｃｙ画素に割り当てられた他方のメタルＭＶ（Ｖ３Ｂが印加）および第１ラインのＧ／Ｍｇ画素に割り当てられた一方のメタルＭＶ（Ｖ２が印加）に蓄積される。期間ｔ７では、駆動パルスＶ４がマイナスレベルからゼロレベルに変化し、これによって電荷は第４ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）にも蓄積される。
【００３４】
期間ｔ８では、駆動パルスＶ３Ａがゼロレベルからプラスレベルに変化し、これによって第２ラインのＹｅ／Ｃｙ画素から電荷が読み出される。読み出された電荷は、第２ラインのＹｅ／Ｃｙ画素に割り当てられた２つのメタルＭＶ（Ｖ３ＡおよびＶ４が印加）ならびに第３ラインのＧ／Ｍｇ画素に割り当てられた一方のメタルＭＶ（Ｖ２が印加）に蓄積される。期間ｔ９では駆動パルスＶ３Ａがプラスレベルからゼロレベルに戻り、期間ｔ１０では駆動パルスＶ２がゼロレベルからマイナスレベルに変化する。駆動パルスＶ２がマイナスレベルに変化することで、電荷は、第２ラインおよび第４ラインのＹｅ／Ｃｙ画素に割り当てられた２つのメタルＭＶ（Ｖ３ＡまたはＶ３ＢとＶ４とが印加）に蓄積される。
【００３５】
期間ｔ１１では駆動パルスＶ１ＡおよびＶ１Ｂがマイナスレベルからゼロレベルに戻り、駆動パルスＶ３ＡおよびＶ３Ｂがゼロレベルからマイナスレベルに戻る。これによって、電荷は、第１ラインおよび第３ラインのＧ／Ｍｇ画素に割り当てられた他方のメタルＭＶ（Ｖ１ＡまたはＶ１Ｂが印加）ならびに第２ラインおよび第４ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）に蓄積される。期間ｔ１２では、駆動パルスＶ２がマイナスレベルからゼロレベルに変化し、駆動パルスＶ４がゼロレベルからマイナスレベルに変化する。このとき、電荷は、第１ラインおよび第３ラインのＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＡまたはＶ１ＢとＶ２とが印加）に蓄積される。
【００３６】
第１露光によって生成された電荷は、このようにして第１ラインのＧ／Ｍｇ画素および第２ラインのＹｅ／Ｃｙ画素から垂直転送レジスタ１８ｂに読み出され、互いに混合されることなく垂直方向に転送される。なお、第３ラインのＧ／Ｍｇ画素および第４ラインのＹｅ／Ｃｙ画素からの電荷の読み出しは行われず、第２露光による電荷の蓄積が引き続き行なわれる。
【００３７】
図９を参照して、ＸＳＧ１Ｂ成分およびＸＳＧ２Ｂ成分の出力前後（Ｂ期間）の詳しい動作を説明する。期間ｔ１では、駆動パルスＶ１Ａ，Ｖ１ＢおよびＶ２がゼロレベルをとり、駆動パルスＶ３Ａ，Ｖ３ＢおよびＶ４はマイナスレベルをとる。期間ｔ２では駆動パルスＶ４がマイナスレベルからゼロレベルに変化し、期間ｔ３では駆動パルスＶ１Ｂがゼロレベルからプラスレベルに変化する。第３ラインのＧ／Ｍｇ画素に蓄積された電荷は、期間ｔ３に読み出される。読み出された電荷は、第３ラインのＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＢおよびＶ２が印加）ならびに第４ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）に蓄積される。
【００３８】
期間ｔ４では駆動パルスＶ１Ｂがプラスレベルからゼロレベルに戻り、期間ｔ５では駆動パルスＶ４がゼロレベルからマイナスレベルに戻る。駆動パルスＶ４がゼロレベルからマイナスレベルに変化することで、期間ｔ３に読み出された電荷は、第３ラインのＧ／Ｍｇ画素に対応する２つのメタルＭＶに蓄積される。期間ｔ６では、駆動パルスＶ１ＡおよびＶ１Ｂがマイナスレベルに変化し、駆動パルスＶ３ＡおよびＶ３Ｂがマイナスレベルからゼロレベルに変化する。このとき電荷は第２ラインのＹｅ／Ｃｙ画素に割り当てられた他方のメタルＭＶ（Ｖ３Ａが印加）および第３ラインのＧ／Ｍｇ画素に割り当てられた一方のメタルＭＶ（Ｖ２が印加）に蓄積される。期間ｔ７では、駆動パルスＶ４がマイナスレベルからゼロレベルに変化し、これによって電荷は第２ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）にも蓄積される。
【００３９】
期間ｔ８では、駆動パルスＶ３Ｂがゼロレベルからプラスレベルに変化し、これによって第４ラインのＹｅ／Ｃｙ画素から電荷が読み出される。読み出された電荷は、第４ラインのＹｅ／Ｃｙ画素に割り当てられた２つのメタルＭＶ（Ｖ３ＢおよびＶ４が印加）ならびに第１ラインのＧ／Ｍｇ画素に割り当てられた一方のメタルＭＶ（Ｖ２が印加）に蓄積される。期間ｔ９では駆動パルスＶ３Ｂがプラスレベルからゼロレベルに戻り、期間ｔ１０では駆動パルスＶ２がゼロレベルからマイナスレベルに変化する。電荷は、第２ラインおよび第４ラインのＹｅ／Ｃｙ画素に割り当てられた２つのメタルＭＶ（Ｖ３ＡまたはＶ３ＢとＶ４とが印加）に蓄積される。
【００４０】
期間ｔ１１では駆動パルスＶ１ＡおよびＶ１Ｂがマイナスレベルからゼロレベルに戻り、駆動パルスＶ３ＡおよびＶ３Ｂがゼロレベルからマイナスレベルに戻る。これによって、電荷は、第１ラインおよび第３ラインのＧ／Ｍｇ画素に割り当てられた他方のメタルＭＶ（Ｖ１ＡまたはＶ１Ｂが印加）ならびに第２ラインおよび第４ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ４が印加）に蓄積される。期間ｔ１２では、駆動パルスＶ２がマイナスレベルからゼロレベルに変化し、駆動パルスＶ４がゼロレベルからマイナスレベルに変化する。このとき、電荷は、第１ラインおよび第３ラインのＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＡまたはＶ１ＢとＶ２とが印加）に蓄積される。
【００４１】
第２露光によって生成された電荷は、このようにして第３ラインのＧ／Ｍｇ画素および第４ラインのＹｅ／Ｃｙ画素から垂直転送レジスタ１８ｂに読み出され、垂直方向に個別に転送される。
【００４２】
ＣＰＵ２８は、具体的には図１０に示すフロー図に従って動作する。電源が投入されると、まずステップＳ１でスイッチＳＷ１を信号処理回路３２側に接続し、次にステップＳ３でシャッタボタン３０が押されたかどうか判断する。ここでＮＯであればステップＳ５に進み、スルー画像の表示処理を行なう。つまり、ＴＧに間引き読み出しを命令するとともに、信号処理回路３２に処理命令を与える。これによってＣＣＤイメージャ１２から一部の画素信号が出力され、出力された画素信号は、ＣＤＳ／ＡＧＣ回路２０，Ａ／Ｄ変換器２２およびスイッチＳＷ１を経て信号処理回路３２に入力される。信号処理回路３２は、入力された画素信号をＹＵＶ信号に変換し、変換したＹＵＶ信号をディスプレイ３４に出力する。これによって、スルー画像が表示される。
【００４３】
シャッタボタン３０が押されるとステップＳ３でＹＥＳと判断し、ステップＳ７でプリ露光および全画素読み出しをＴＧ２６命令する。ステップＳ９では、ステップＳ７のプリ露光によって生成された画素信号に基づく輝度評価値を信号処理回路３２から取り込み、続くステップＳ１１では、取り込んだ輝度評価値に基づいて第１露光時間および第２露光時間を算出する。ステップＳ１１の処理が完了すると、ステップＳ１３でスイッチＳＷ１を画像合成回路２４側に接続し、ステップＳ１５でＴＧ２６に本露光を命令するとともに所定タイミングでメカニカルシャッタ１４を閉じる。これよって、第１露光画素信号および第２露光画素信号がＣＣＤイメージャ１８から出力され、出力された各々の画素信号は画像合成回路２４によって合成される。ステップＳ１７では、信号処理回路３２に記録処理命令を与える。画像合成回路２４から出力された合成画素信号は、信号処理回路３２においてＹＵＶ信号に変換されるとともにＪＰＥＧ圧縮を施され、圧縮ＹＵＶ信号が記録媒体３６に記録される。記録処理が行なわれる間、合成画素信号に基づくＹＵＶ信号はディスプレイ３４にも出力され、これによってフリーズ画像が表示される。記録処理を終えると、ステップＳ１９でメカニカルシャッタ１４を開いてからステップＳ１に戻る。
【００４４】
ステップＳ１５で本露光が命令されたとき、ＴＧ２６は図１１に示すフロー図に従って動作する。ただし、ＴＧ２６は上述のようにハードウェアによって構成されるため、このフロー図は説明の便宜上用いられるものである。また、本露光が命令された時点では、水平転送のための駆動パルスＨ１およびＨ２ならびに垂直転送のための駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４は既に出力されており、電荷掃き捨てパルスＶｓｕｂも垂直同期信号に応答して出力されている。
【００４５】
まずドライバ２６ｐが、ステップＳ２１で露光時間データに基づいて露光開始タイミングかどうかを判断し、露光開始タイミングとなったときにステップＳ２３で電荷掃き捨てパルスＶｓｕｂの出力を停止する。これによって、第１露光および第２露光が開始される。デコーダ２６ｇおよび２６ｋは、ステップＳ２５で第１露光期間が経過したかどうか判断し、第１露光期間が経過したとき、ステップＳ２７でタイミングパルスＸＳＧ１ＡおよびＸＳＧ２Ａを出力する。タイミングパルスＸＳＧ１Ａはドライバ２６ｑによって駆動パルスＶ１Ａに重畳され、タイミングパルスＸＳＧ２Ａはドライバ２６ｓによって駆動パルスＶ３Ａに重畳される。これによって、第１ラインのＧ／Ｍｇ画素および第２ラインのＹｅ／Ｃｙ画素から電荷（第１露光電荷）が読み出され、第１露光が終了する。読み出された電荷は、垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃを経てＣＣＤイメージャ１８から出力される。
【００４６】
ステップＳ２７の処理の後、所定タイミングでメカニカルシャッタ１４が閉じられ、これによって第２露光が終了する。デコーダ２６ｈおよび２６ｍは、ステップＳ２９で第１露光電荷の出力が完了したかどうかを判断し、出力が完了したときステップＳ３１でタイミングパルスＸＳＧ１ＢおよびＸＳＧ２Ｂを出力する。タイミングパルスＸＳＧ１Ｂはドライバ２６ｑによって駆動パルスＶ１Ｂに重畳され、タイミングパルスＸＳＧ２Ｂはドライバ２６ｓによって駆動パルスＶ３Ｂに重畳される。これによって、第３ラインのＧ／Ｍｇ画素および第４ラインのＹｅ／Ｃｙ画素から電荷（第２露光電荷）が読み出される。この第２露光電荷の出力が完了すると、ステップＳ３３でＹＥＳと判断され、本露光処理が終了する。
【００４７】
この実施例によれば、電荷掃き捨てパルスＶｓｕｂの出力の中止によって第１露光および第２露光が同時に開始される。また、第１露光電荷の読み出しによって第１露光が終了されるとともに、メカニカルシャッタの閉動作の各々によって第２露光が終了される。これによって、第１露光期間が第２露光期間よりも短くなりかつ第１露光期間および第２露光期間が時期的に重複する。したがって、第１露光電荷（第１露光画素信号）および第２露光電荷（第２露光画素信号）を画像合成回路によって合成することで、ダイナミックレンジが拡大されたかつブレの少ない合成画素信号（静止画像信号）を生成することができる。
【００４８】
また、この実施例では、イメージセンサの受光面が、Ｙｅ，Ｃｙ，ＭｇおよびＧの色要素が配置された補色フィルタによって覆われる。ここで、ＧおよびＭｇの色要素は第１ラインおよび第３ラインに割り当てられ、ＹｅおよびＣｙの色要素は、第２ラインおよび第４ラインに割り当てられる。つまり、Ｙｅ，Ｃｙ，ＭｇおよびＧの色要素が第１露光を施される受光素子（第１受光素子）および第２露光を施される受光素子（第２受光素子）のいずれにも割り当てられる。さらに、第１受光素子および第２受光素子は、垂直方向において２つ（色ブロックの垂直方向における色要素数に一致）ずつ交互に配置される。このため、第１露光画素信号および第２露光画素信号はいずれもＹｅ，Ｃｙ，ＭｇおよびＧの色成分を含み、かつ第１露光画素信号によって形成されるイメージと第２露光画素信号によって形成されるイメージとが互いに大きくずれることはない。
【００４９】
他の実施例のディジタルカメラ１０は、上述と同様に（図１〜図５に示すように）構成されるため、構成に関する重複した説明は省略する。異なるのは、ＣＣＤイメージャ１８に第１露光および第２露光を施すときのＴＧ２６の動作およびＣＰＵ２６の処理である。
【００５０】
シャッタボタン３０が操作されたとき、電荷掃き捨てパルスＶｓｕｂ，駆動パルスＶ１Ａ，Ｖ３Ａ，Ｖ１ＢおよびＶ３Ｂは図１２に示すタイミングで変化する。まず、電荷掃き捨てパルスＶｓｕｂが継続して出力され、各受光素子１８ａで生成された全ての電荷が、電荷掃き捨てパルスＶｓｕｂによって掃き捨てられる。電荷掃き捨てパルスＶｓｕｂの出力が中止されると、第２露光期間が開始される。第２露光の開始から所定期間が経過すると、第１ラインおよび第２ラインの受光素子１８ａに蓄積された電荷が、駆動パルスＶ１Ａに重畳されたＸＳＧ１Ａ成分ならびに駆動パルスＶ３Ａに重畳されたＸＳＧ２Ａ成分によって垂直転送レジスタ１８ｂに読み出される。ここで読み出された電荷は不要電荷であり、第１露光期間はこの読み出しによって開始される。
【００５１】
第１露光の開始から所定期間が経過すると、メカニカルシャッタ１４が開状態から閉状態に移行し、これによって第１露光および第２露光の両方が終了する。第１露光および第２露光が終了すると、スミア成分を含む不要電荷を排除するために垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃがＣＰＵ２８によってリセットされる。所定のリセット期間が経過すると、第３ラインおよび第４ラインの受光素子１８ａに蓄積された電荷（第２露光電荷）が、駆動パルスＶ１Ｂに重畳されたＸＳＧ１Ｂ成分ならびに駆動パルスＶ３Ｂに重畳されたＸＳＧ２Ｂ成分によって垂直転送レジスタ１８ｂに読み出される。読み出された第２露光電荷は駆動パルスＶ１ＢおよびＶ３Ｂによって垂直方向に転送され、その後、水平転送レジスタ１８ｃを経て出力される。
【００５２】
第２露光電荷の読み出しが完了すると、垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃがＣＰＵ２８によって再度リセットされ、所定のリセット期間の経過後、ＸＳＧ１Ａ成分が重畳された駆動パルスＶ１ＡおよびＸＳＧ２Ａ成分が重畳された駆動パルスＶ１Ｂが出力される。これによって、第１露光期間に蓄積された電荷が、第１ラインおよび第２ラインの受光素子１８ａから垂直転送レジスタ１８ｂに読み出される。読み出された第１露光電荷は、水平転送レジスタ１８ｃを経て出力される。２回目のＸＳＧ１Ａ成分およびＸＳＧ２Ａ成分の出力時期（期間Ａ）およびＸＳＧ１Ｂ成分およびＸＳＧ２Ｂ成分の出力時期（期間Ｂ）においては、各駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４は、上述の図８および図９に示すように変化する。一方、１回目のＸＳＧ１Ａ成分およびＸＳＧ２Ａ成分の出力時期（期間Ｃ）では、各駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２，Ｖ３Ａ，Ｖ３ＢおよびＶ４は図１３に示すように変化する。
【００５３】
図１３を参照して、期間ｔ１では、駆動パルスＶ１Ａ，Ｖ１Ｂ，Ｖ２およびＶ３Ａがゼロレベルをとり、駆動パルスＶ３ＢおよびＶ４はマイナスレベルをとる。期間ｔ２では駆動パルスＶ３Ｂがマイナスレベルからゼロレベルに変化し、期間ｔ３では駆動パルスＶ１ＡおよびＶ３Ａがゼロレベルからプラスレベルに変化する。これによって、第１ラインのＧ／Ｍｇ画素および第２ラインのＹｅ／Ｃｙ画素に蓄積された電荷が読み出される。第１ラインのＧ／Ｍｇ画素から読み出された電荷は、同じＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＡおよびＶ２が印加）および第４ラインのＹｅ／Ｃｙ画素に割り当てられた一方のメタルＭＶ（Ｖ３Ｂが印加）に蓄積される。第２ラインのＹｅ／Ｃｙ画素から読み出された電荷は、同じＹｅ／Ｃｙ画素に割り当てられた他方のメタルＭＶ（Ｖ３Ａが印加）および第３ラインのＧ／Ｍｇ画素に割り当てられた２つのメタルＭＶ（Ｖ１ＢおよびＶ２が印加）に蓄積される。
【００５４】
このようにして垂直転送レジスタ１８ｂに読み出された電荷は、期間ｔ４以降で垂直方向に転送されていく。ただし、この電荷は不要電荷であり、後段の信号処理においては意味をなさない。
【００５５】
ＣＰＵ２８は、具体的には図１４示すフロー図を処理する。ただし、このフロー図のステップＳ４１〜Ｓ５３ならびにステップＳ５７およびＳ５９の処理は、図１０に示すステップＳ１〜Ｓ１３ならびにＳ１７およびＳ１９と同じであるため、重複した説明を省略する。ステップＳ５５では、本露光をＴＧ２６に命令し、第１露光および第２露光が終了するタイミングでメカニカルシャッタ１６を閉じ、そして第１露光および第２露光の終了後の所定期間ならびに第２露光電荷の読み出しが終了した後の所定期間に垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃをリセットする。
【００５６】
ＴＧ２６は、図１５に示すフロー図に従って動作する。ステップＳ６１では、ドライバ２６ｐが、ＣＰＵ２８からの露光時間データに基づいて第２露光開始タイミングであるかどうか判断する。第２露光開始タイミングとなると、同じドライバ２６ｐがステップＳ６３で電荷掃き捨てパルスＶｓｕｂの出力を停止する。デコーダ２６ｇおよび２６ｋは、ステップＳ６５で第１露光開始タイミングとなったかどうかを判断し、ＹＥＳと判断されたときにステップＳ６７でタイミングパルスＸＳＧ１ＡおよびＸＳＧ２Ａを出力する。これによって、第１ラインのＧ／Ｍｇ画素および第２ラインのＹｅ／Ｃｙ画素から不要電荷が読み出され、このときから第１露光が開始される。
【００５７】
第１露光が開始されてから所定期間が経過すると、ＣＰＵ２８がメカニカルシャッタ１４を閉じるとともに垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃをリセットする。メカニカルシャッタ１４が閉じられることで第１露光および第２露光が同時に終了し、垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃがリセットされることで不要電荷が排除される。
【００５８】
所定のリセット期間が経過すると、デコーダ２６ｈおよび２６ｍがステップＳ６９でタイミングパルスＸＳＧ１ＢおよびＸＳＧ２Ｂを出力する。これによって、第３ラインのＧ／Ｍｇ画素および第４ラインのＹｅ／Ｃｙ画素から電荷（第２露光電荷）が読み出される。読み出された第２露光電荷は、垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃを通して出力される。ＣＰＵ２８は、第２露光電荷の出力が完了するタイミングで垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃをリセットし、各レジスタ１８ｂおよび１８ｃに残留している第２露光電荷を排除する。ステップＳ７１は、所定のリセット期間が経過するタイミングで実行される。このステップでは、デコーダ２６ｇおよび２６ｋがタイミングパルスＸＳＧ１ＡおよびＸＳＧ２Ａを出力し、これによって第１ラインのＧ／Ｍｇ画素および第２ラインのＹｅ／Ｃｙ画素から第１露光電荷が読み出される。読み出された第１露光電荷は、垂直転送レジスタ１８ｂおよび水平転送レジスタ１８ｃを経て出力される。第１露光電荷の出力が完了するとステップＳ７３でＹＥＳと判断され、本露光が終了する。
【００５９】
この実施例によれば、電荷掃き捨てパルスＶｓｕｂの出力の中止によって第２露光が開始されるとともに、不要電荷の読み出しによって第１露光が開始される。また、メカニカルシャッタの閉動作によって第１露光および第２露光が同時に終了される。これによって、第１露光期間が第２露光期間よりも短くなりかつ第１露光期間および第２露光期間が時期的に重複する。したがって、第１露光電荷（第１露光画素信号）および第２露光電荷（第２露光画素信号）を画像合成回路によって合成することで、ダイナミックレンジが拡大されたかつブレの少ない合成画素信号（静止画像信号）を生成することができる。
【００６０】
また、この実施例でも、イメージセンサの受光面はＹｅ，Ｃｙ，ＭｇおよびＧの色要素が配置された補色フィルタによって覆われ、Ｙｅ，Ｃｙ，ＭｇおよびＧの全ての色が第１露光を施される受光素子（第１受光素子）および第２露光を施される受光素子（第２受光素子）に割り当てられる。また、第１受光素子および第２受光素子は、垂直方向において２つ（色ブロックの垂直方向における色要素数に一致）ずつ交互に配置される。したがって、第１露光画素信号および第２露光画素信号はいずれもＹｅ，Ｃｙ，ＭｇおよびＧの色成分を含み、かつ第１露光画素信号および第２露光画素信号のレベルに大きなずれが生じることはない。
【００６１】
なお、上述の２つの実施例では、イメージセンサの受光面に補色フィルタを装着するようにしているが、補色フィルタの代わりに原色フィルタを用いてもよいことはもちろんである。また、上述の２つの実施例ではイメージセンサとしてＣＣＤ型のイメージセンサを用いているが、この発明にはＣＭＯＳ型のイメージセンサを用いることもできる。さらに、上述の２つの実施例で用いられるＣＣＤイメージャはインターレーススキャン型のＣＣＤイメージャであるが、プログレッシブスキャン型（各受光素子に３つのメタルが割り当てられる）のＣＣＤイメージャを用いてもよい。さらに、上述の２つの実施例では、第１受光素子および第２受光素子を垂直方向において２つ（色ブロックの垂直色要素数）毎に交互に配置するようにしたが、第１受光素子および第２受光素子は、水平方向において２つ毎に交互に配置してもよく、また垂直方向および水平方向の両方において２つ毎に、つまりモザイク状に配置してもよい。
【図面の簡単な説明】
【図１】この発明の一実施例を示すブロック図である。
【図２】図１実施例に適用される補色フィルタを示す図解図である。
【図３】図１実施例に適用されるＣＣＤイメージャを示す図解図である。
【図４】図３に示すＣＣＤイメージャの一部の拡大図である。
【図５】図３に示すＣＣＤイメージャの他の一部の拡大図である。
【図６】図１実施例に適用されるＴＧを示すブロック図である。
【図７】図１実施例の動作の一部を示すタイミング図である。
【図８】図８に示すＡ期間の動作を示すタイミング図である。
【図９】図８に示すＢ期間の動作を示すタイミング図である。
【図１０】図１実施例に適用されるＣＰＵの動作を示すフロー図である。
【図１１】図１実施例に適用されるＴＧの動作を示すフロー図である。
【図１２】この発明の他の実施例の動作の一部を示すタイミング図である。
【図１３】図１２に示すＣ期間の動作を示すタイミング図である。
【図１４】図１２実施例に適用されるＣＰＵの動作を示すフロー図である。
【図１５】図１２実施例に適用されるＴＧの動作を示すフロー図である。
【符号の説明】
１０…ディジタルカメラ
１４…メカニカルシャッタ
１６…補色フィルタ
１８…ＣＣＤイメージャ
２４…画像合成回路
２６…ＴＧ
２８…ＣＰＵ
【図１】
0003615454.tif 000002
【図２】
0003615454.tif 000003
【図３】
0003615454.tif 000004
【図４】
0003615454.tif 000005
【図５】
0003615454.tif 000006
【図６】
0003615454.tif 000007
【図７】
0003615454.tif 000008
【図８】
0003615454.tif 000009
【図９】
0003615454.tif 000010
【図１０】
0003615454.tif 000011
【図１１】
0003615454.tif 000012
【図１２】
0003615454.tif 000013
【図１３】
0003615454.tif 000014
【図１４】
0003615454.tif 000015
【図１５】
0003615454.tif 000016