(57)【特許請求の範囲】
【請求項１】
シフトレジスタ部と，サンプリングラッチ部と，ホールディングラッチ部と，ディジタル／アナログ変換部と，出力バッファ部とから構成された液晶表示装置のソース駆動回路において，
上位電圧（ＶＨ）と下位電圧（ＶＬ）との間の電圧を均等に分割した電圧が充電され，それぞれの一の端末が接地されたｎ個の外部キャパシタ（ｎは２以上の整数）と，
前記ｎ個の外部キャパシタが接続され，前記ｎ個の外部キャパシタで奇数番目のソース線キャパシタから段階的に極性電圧を回復することによって，奇数番目のソース線の前記均等に分割した電圧を実現するための第１極性変調部と，
前記ｎ個の外部キャパシタが接続され，ｎ個の外部キャパシタで偶数番目のソース線キャパシタから段階的に極性電圧を回復することによって，偶数番目のソース線の前記均等に分割した電圧を実現するための第２極性変調部と，
極性変調フェーズにおいて，前記第１極性変調部または前記第２極性変調部の出力を選択し，グレースケールフェーズにおいて，出力バッファの出力を選択し，前記選択された出力を画素に出力する，複数のマルチプレクサと，
から構成されることを特徴とする，液晶表示装置のソース駆動回路。
【請求項２】
前記ｎ個の外部キャパシタはドライバチップの外部に取り付けられ，
前記第１，第２の極性変調部は，前記ｎ個の外部キャパシタを前記液晶表示装置の電源供給源またはソース線に連結する複数のスイッチから構成されることを特徴とする，請求項１に記載の液晶表示装置のソース駆動回路。
【請求項３】
前記各スイッチは，ＮＭＯＳトランジスタから構成されることを特徴とする，請求項２に記載の液晶表示装置のソース駆動回路。
【請求項４】
前記ＮＭＯＳトランジスタは，各々異なる大きさを有するように構成されることを特徴とする，請求項３に記載の液晶表示装置のソース駆動回路。
【請求項５】
前記各スイッチは，ＮＭＯＳトランジスタとＰＭＯＳトランジスタを混用して構成されることを特徴とする，請求項２に記載の液晶表示装置のソース駆動回路。
【請求項６】
前記ｎ個のキャパシタには負の映像信号の一定のグレー値に該当する電圧（ＶＬ）から正の映像信号の一定のグレー値に該当する電圧（ＶＨ）までに及ぶ電圧を均等に分割した電圧が充電されていることを特徴とする，請求項２に記載の液晶表示装置のソース駆動回路。
【請求項７】
前記各外部キャパシタのキャパシタ値が前記ソース線キャパシタのキャパシタ値よりさらに大きく構成されることを特徴とする，請求項２に記載の液晶表示装置のソース駆動回路。
【請求項８】
前記第１の極性変調部は第１のシフトレジスタを含み，
前記第２の極性変調部は第２のシフトレジスタを含み，
前記第１のシフトレジスタが前記ｎ個の外部キャパシタを前記第１の極性変調部の奇数番目のソース線に接続するスイッチに接続され，
前記第２のシフトレジスタが前記ｎ個の外部キャパシタを前記第２の極性変調部の偶数番目のソース線に接続するスイッチに接続され，
前記第１，第２のシフトレジスタのシフト指示は互いに逆になることを特徴とする，請求項１に記載の液晶表示装置のソース駆動回路。
【請求項９】
前記第１，第２の極性変調部はそれぞれ１つのシフトレジスタを含み，
前記シフトレジスタは，
前記ｎ個の外部キャパシタを前記第１の極性変調部内の奇数番目のソース線に接続するスイッチと，前記ｎ個の外部キャパシタを前記第２の極性変調部内の偶数番目のソース線に接続するスイッチと，を制御するｎ個の信号を伝えるｎ個の出力線を持ち，
前記シフトレジスタからのｎ個の出力線のうちｋ番目の出力線は，前記ｎ個の外部キャパシタのうちｋ番目の外部キャパシタを前記第１の極性変調部内の奇数番目のソース線に接続するスイッチと，前記ｎ個の外部キャパシタのうち（ｎ−ｋ＋１）番目の外部キャパシタを前記第２の極性変調部内の偶数番目のソース線に接続するスイッチと，に接続され，
前記シフトレジスタには，互いに，逆のスイッチ接続順序であることを特徴とする，請求項１に記載の液晶表示装置のソース駆動回路。
【請求項１０】
シフトレジスタ部と，サンプリングラッチ部と，ホールディングラッチ部と，ディジタル／アナログ変換部と，出力バッファ部とから構成された液晶表示装置のソース駆動回路において，
上位電圧（ＶＨ）と下位電圧（ＶＬ）との間の電圧を均等に分割した電圧が充電され，それぞれの一の端末が接地されたｎ個の外部キャパシタ（ｎは２以上の整数）と，
前記ｎ個の外部キャパシタが接続され，前記ｎ個の外部キャパシタで奇数番目のソース線キャパシタから段階的に極性電圧を回復することによって，奇数番目のソース線の前記均等に分割した電圧を実現するための第１極性変調部と，
前記ｎ個の外部キャパシタが接続され，ｎ個の外部キャパシタで偶数番目のソース線キャパシタから段階的に極性電圧を回復することによって，偶数番目のソース線の前記均等に分割した電圧を実現するための第２極性変調部と，
極性変調フェーズにおいて，前記第１極性変調部または前記第２極性変調部の出力を選択し，グレースケールフェーズにおいて，出力バッファの出力を選択し，前記選択された出力を画素に出力する，複数の選択スイッチと，
から構成されることを特徴とする，液晶表示装置のソース駆動回路。
【請求項１１】
前記ｎ個の外部キャパシタはドライバチップの外部に取り付けられ，
前記第１，第２の極性変調部は，前記ｎ個の外部キャパシタを前記液晶表示装置の電源供給源またはソース線に連結する複数のスイッチから構成されることを特徴とする，請求項１０に記載の液晶表示装置のソース駆動回路。
【請求項１２】
前記各スイッチは，ＮＭＯＳトランジスタから構成されることを特徴とする，請求項１１に記載の液晶表示装置のソース駆動回路。
【請求項１３】
前記ＮＭＯＳトランジスタは，各々異なる大きさを有するように構成されることを特徴とする，請求項１２に記載の液晶表示装置のソース駆動回路。
【請求項１４】
前記各スイッチは，ＮＭＯＳトランジスタとＰＭＯＳトランジスタを混用して構成されることを特徴とする，請求項１１に記載の液晶表示装置のソース駆動回路。
【請求項１５】
前記ｎ個のキャパシタには負の映像信号の一定のグレー値に該当する電圧（ＶＬ）から正の映像信号の一定のグレー値に該当する電圧（ＶＨ）までに及ぶ電圧を均等に分割した電圧が充電されていることを特徴とする，請求項１１に記載の液晶表示装置のソース駆動回路。
【請求項１６】
前記各外部キャパシタのキャパシタ値が前記ソース線キャパシタのキャパシタ値よりさらに大きく構成されることを特徴とする，請求項１１に記載の液晶表示装置のソース駆動回路。
【請求項１７】
前記第１の極性変調部は第１のシフトレジスタを含み，
前記第２の極性変調部は第２のシフトレジスタを含み，
前記第１のシフトレジスタが前記ｎ個の外部キャパシタを前記第１の極性変調部の奇数番目のソース線に接続するスイッチに接続され，
前記第２のシフトレジスタが前記ｎ個の外部キャパシタを前記第２の極性変調部の偶数番目のソース線に接続するスイッチに接続され，
前記第１，第２のシフトレジスタのシフト指示は互いに逆になることを特徴とする，請求項１０に記載の液晶表示装置のソース駆動回路。
【請求項１８】
前記第１，第２の極性変調部はそれぞれ１つのシフトレジスタを含み，
前記シフトレジスタは，
前記ｎ個の外部キャパシタを前記第１の極性変調部内の奇数番目のソース線に接続するスイッチと，前記ｎ個の外部キャパシタを前記第２の極性変調部内の偶数番目のソース線に接続するスイッチと，を制御するｎ個の信号を伝えるｎ個の出力線を持ち，
前記シフトレジスタからのｎ個の出力線のうちｋ番目の出力線は，前記ｎ個の外部キャパシタのうちｋ番目の外部キャパシタを前記第１の極性変調部内の奇数番目のソース線に接続するスイッチと，前記ｎ個の外部キャパシタのうち（ｎ−ｋ＋１）番目の外部キャパシタを前記第２の極性変調部内の偶数番目のソース線に接続するスイッチと，に接続され，
前記シフトレジスタには，互いに，逆のスイッチ接続順序であることを特徴とする，請求項１０に記載の液晶表示装置のソース駆動回路。
【請求項１９】
キャパシタを備えた複数のソース線と，負の映像信号または正の映像信号を前記複数のソース線に適用するための出力バッファと，前記ソース線を通して供給される映像信号を表現するための液晶パネルと，ｎ個の外部キャパシタ（ｎは２以上の整数）と，を含む液晶表示装置のソース駆動方法において，
（ａ）前記負の映像信号の一定のグレー値に該当する電圧（ＶＬ）から前記正の映像信号の一定のグレー値に該当する電圧（ＶＨ）までに及ぶ電圧を均等に分割した電圧で，前記ｎ個の外部キャパシタを充電するステップと，
（ｂ）奇数番目のソース線キャパシタが前記ｎ個の外部キャパシタに接続されることによって，奇数番目のソース線キャパシタが，前記ｎ個の外部キャパシタからの均等に分割した電圧で充電され，同時に，前記ｎ個の外部キャパシタが，偶数番目のソース線キャパシタに接続されることにより，偶数番目のソース線キャパシタから段階的に極性電圧を回復し，その結果，偶数番目のソース線キャパシタが段階的に放電するステップと，
（ｃ）偶数番目のソース線キャパシタが前記ｎ個の外部キャパシタに接続されることによって，偶数番目のソース線キャパシタが，前記ｎ個の外部キャパシタからの均等に分割した電圧で充電され，同時に，前記ｎ個の外部キャパシタが，奇数番目のソース線キャパシタに接続されることにより，奇数番目のソース線キャパシタから段階的に極性電圧を回復し，その結果，奇数番目のソース線キャパシタが段階的に放電するステップと，
（ｄ）前記（ｂ）ステップまたは前記（ｃ）ステップにより極性が変調されたソース線キャパシタに，前記出力バッファの電圧が映像信号として適用されることで，グレースケールの決定を実行するステップと，
を含むことを特徴とする，液晶表示装置のソース駆動方法。
【請求項２０】
前記（ｂ）ステップまたは前記（ｃ）ステップにおいて，
前記上位電圧（ＶＨ）と前記下位電圧（ＶＬ）との間で及ぶ電圧スイングが行われることを特徴とする，請求項１９に記載の液晶表示装置のソース駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，消費電力を減少させることの可能な液晶表示装置のソース駆動回路及びその駆動方法に関する。
【０００２】
【従来の技術】
最近，映像信号を表示する表示素子として液晶表示装置がさらに大きい関心を引き，このような液晶表示装置の駆動に関する研究が盛んに行われている。
【０００３】
一般に液晶表示装置は大きく液晶パネル部と駆動部に分けられる。
液晶パネル部は，ピクセル電極及び薄膜トランジスタがマトリックス形態で配列される下側ガラス基板と，共通電極及びカラーフィルタ層が形成される上側ガラス基板と，上側，下側ガラス基板の間に満たされる液晶層から構成される。
【０００４】
また，駆動部は，外部から入力される映像信号を処理して複合同期信号を出力する映像信号処理部と，映像信号処理部から出力される複合同期信号が入力されて水平同期信号及び垂直同期信号を分離して出力し，モード（ＮＴＳＣ，ＰＡＬＳＥＣＡＭ）選択信号によってタイミングを制御する制御部と，制御部の出力信号によって液晶パネル部のソースラインに信号電圧を供給するソースドライバと，制御部の出力信号によって液晶パネル部の走査ラインに順次駆動電圧を印加するゲートドライバなどから構成される。
【０００５】
以下に，図１８〜図２７を参考しながら，従来の液晶表示装置のソース駆動回路及びその駆動方法を説明する。
【０００６】
図１８は従来の薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）の構成図である。薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）は，図１８に示したように，複数個のゲートラインＧＬと複数のソースラインＳＬなどの交差点に複数の画素を有する液晶パネル１０と，液晶パネル１０のソースラインＳＬを介して各々の画素に映像信号を提供するソース駆動部２０と，液晶パネルのゲ−トラインＧＬを選択して複数の画素をオンさせるゲート駆動部３０から構成される。
【０００７】
画素は，ゲートがゲートラインＧＬと連結され，ドレインがソースラインＳＬと連結された複数の薄膜トランジスタ１と，薄膜トランジスタのソースと各々並列連結された貯蔵キャパシタＣｓと，液晶キャパシタＣｌｃとから構成される。
【０００８】
図１９は従来の液晶表示装置によるソース駆動回路の構成図である。従来のソース駆動回路の一例として，３８４チャンネル６ビットドライバを示した。すなわち，ＲＧＢデータが各々６ビットから成り，カラムライン（データ）は３８４ラインから構成されたソースドライバである。ソース駆動回路は，図１９に示したように，シフトレジスタ部２１と，サンプリングラッチ部２２と，ホールディングラッチ部２３と，ディジタル／アナログ変換部２４と，出力バッファ部２５とから構成される。
【０００９】
シフトレジスタ部２１は，水平同期信号パルスＨＳＹＮＣをソースパルスクロックＨＣＬＫによってシフトさせてラッチイネーブルクロックをサンプリングラッチ部２２から出力する。
【００１０】
サンプリングラッチ部２２は，シフトレジスタ部２１から出力されるラッチイネーブルクロックによってディジタルＲ，Ｇ，Ｂデータをカラムライン別にサンプリングしてラッチさせる。
【００１１】
ホールディングラッチ部２３は，サンプリングラッチ部２２にラッチされたＲ，Ｇ，Ｂデータをロード信号ＬＤによって同時に伝えられてラッチされる。
【００１２】
ディジタル／アナログ変換部２４はホールディングラッチ部２３に貯蔵されたディジタルＲ，Ｇ，ＢデータをアナログＲ，Ｇ，Ｂデータに変換する。
【００１３】
出力バッファ部２５は，アナログ信号で変換されたＲ，Ｇ，Ｂデータに該当する信号の電流を増幅してパネルのソースラインへ出力する。
【００１４】
上述のように構成されたソース駆動回路は，１水平周期の間にディジタルＲ，Ｇ，Ｂデータをサンプルリングし，ホールディングした後にアナログＲ，Ｇ，Ｂデータで変換し，これを電流増幅して出力することになるが，ホールディングラッチ部２３がｎ番目カラムラインに該当するＲ，Ｇ，Ｂデータをホールディングしていたら，サンプリングラッチ部２２はｎ＋１番目のカラムラインに該当するＲ，Ｇ，Ｂデータをサンプリングすることになる。
【００１５】
図２０は従来の液晶表示装置によるゲート駆動回路の構成図である。ゲート駆動回路は，図２０に示したように，シフトレジスタ部３１，レベルシフタ部３２，また出力バッファ部３３から構成される。
【００１６】
シフトレジスタ部３１は垂直同期信号パルスＶＳＹＮＣをゲートパルスクロックによってシフトさせて走査ラインを順次イネーブルさせる。
【００１７】
レベルシフタ部３２は走査ラインに印加される信号を順次レベルシフトさせて出力バッファ部３３へ出力する。従って，出力バッファ部３３と連結された複数個の走査ラインを順次イネーブルされる。
【００１８】
上述のように構成された従来の薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）の駆動方法を説明すると以下の通りである。まず，ソース駆動部２０のサンプリングラッチ部２２は順次一つずつの画素の映像データがサンプリングされ，ホールディングラッチ部２３はソースラインＳＬなどに該当する映像データを貯蔵する。
【００１９】
また，ゲート駆動部３０はゲートライン選択信号ＧＬＳを出力して複数のゲートラインＧＬの中で一つのゲートラインＧＬを順次選択する。
【００２０】
従って，選択されたゲートラインＧＬに連結された複数の薄膜トランジスタ１がターンオンされてソース駆動部２０のホールディングラッチ部２３に貯蔵された映像データがドレインに印加されることによって映像データが液晶パネル１０に表示される。その後，上述のような動作が繰り返されて映像データが液晶パネル１０に表示される。
【００２１】
この時，ソース駆動部２０は，ＶＣＯＭ，陽の映像信号（ｐｏｓｉｔｉｖｅ  ｖｉｄｅｏ  ｓｉｇｎａｌ），及び，陰の映像信号（ｎｅｇａｔｉｖｅ  ｖｉｄｅｏ  ｓｉｇｎａｌ）を液晶パネル１０に提供して映像データを液晶パネル１０に表示することになる。
【００２２】
図２１は，図１８の画像信号の電圧範囲を示した図である。すなわち，図２１に示したように，薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）の動作の時，液晶に直接ＤＣ電圧が掛からないようにするためにフレームが変わるごとに，陽の映像信号と陰の映像信号と交代で画素に印加し，このために，薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）の上板の電極に陽の映像信号を陰の映像信号の中間電圧であるＶＣＯＭを印加する。
【００２３】
ところが，ＶＣＯＭに基づき，液晶に陽の映像信号と陰の映像信号を交代で印加する場合液晶の光伝達曲線が一致しないことになってフリッカーが発生される。
従って，前記フリッカーの発生を減らすために図２２〜図２３に示したように，フレーム反転（Ｆｒａｍｅ  Ｉｎｖｅｒｓｉｏｎ）方式，ライン反転方式，カラム反転方式，及び，ドット反転方式などの４つの反転方式（反転駆動方式）が各々用いられる。
【００２４】
まず，図２２はフレーム反転方式として，フレームが変わる場合だけ映像信号の極性が変化される方式であり，図２３はライン反転方式として，ゲートラインＧＬが変わるごとに映像信号の極性が変わる方式である。また，図２４はカラム反転方式として，ソースラインＳＬが変わる時とフレームが変わるごとに映像信号の極性が変わる方式であり，図２５はドット反転方式として各ソースラインＳＬのゲートラインＧＬが変わる時とフレームが変わるごとに映像信号の極性が変わる方式である。
【００２５】
このとき画質はフレーム反転方式，ライン反転方式，カラム反転方式，ドット反転方式の順で良好であり，その画質に比例して極性が変わる場合の数が増加されることによって電力消耗も増加される。その一例を図２６に示した従来の液晶表示装置を駆動するためのドット反転方式方式を参考して説明すると以下の通りである。
【００２６】
図２６はドット反転方式の時，液晶パネル１０へ入力される奇数のソースラインＳＬまたは偶数のソースラインＳＬの波形を示したもので，ゲートラインＧＬが変わるごとに常時ソースラインＳＬの映像信号がＶＣＯＭに基づき極性が変化されることを示している。
【００２７】
このとき，薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のパネル全体が同じグレーを表していると仮定すると，ソースラインＳＬの映像信号の変化幅ＶはＶＣＯＭと陽の映像信号の変化幅またはＶＣＯＭと陰の映像信号の変化幅の２倍となる。従って，従来のドット反転方式はゲートラインＧＬが変わるごとに映像信号のＶＣＯＭに基づき陽から陰へ，陰から陽へ変わるので多くの電力を消耗することになる。
【００２８】
すなわち，図２６はノーマリーホワイト（ｎｏｒｍａｌｌｙ−ｗｈｉｔｅ−ｍｏｄｅ）液晶でブラックイメージを表示する場合の映像信号スイング幅を示したもので，毎水平周期ごと大幅の電圧変動が必要で，かかる電圧変動はもっぱら出力段増幅器の電源ＶＤＤによって供給されたエネルギーから成され，２水平周期（Ｈ）ごと消費電力が発生する。
【００２９】
図２７はキャパシタンス負荷を駆動するための一般のＣＭＯＳ回路を示した回路図である。図２７に示したように，ＰＭＯＳトランジスタＰ１のソースを電源段ＶＨに連結し，ドレインはＮＭＯＳトランジスタＮ１のドレインに連結して出力段にし，ＮＭＯＳトランジスタＮ１のソースは他の電源段ＶＬに連結し，ＮＭＯＳトランジスタＮ１とＰＭＯＳトランジスタＰ１のゲートには出力信号（または入力信号）の周波数Ｆが入力され，ＮＭＯＳトランジスタＮ１とＰＭＯＳトランジスタＰ１のドレインとＮＭＯＳトランジスタＮ１のソース間には負荷キャパシタＣＬＯＡＤが連結される。
【００３０】
上述のように構成された従来のＣＭＯＳ駆動回路の消費電力ＰＣＯＮＶは，（式１）のように与えられる。
（式１）ＰＣＯＮＶ＝ＣＬＯＡＤ・ＶＨ（ＶＨ−ＶＬ）・Ｆ
【００３１】
（式１）においてＣＬＯＡＤは負荷キャパシタＣＬＯＡＤの容量（キャパシタンス：Ｃａｐａｃｉｔａｎｃｅ）であり，Ｆは出力信号（または入力信号）の周波数である。また，電源ＶＨ＞ＶＬである。
【００３２】
【発明が解決しようとする課題】
ところで，上述のような従来の液晶表示装置のソース駆動方法においては，ソース駆動消費電力は映像信号のスイング幅に比例するので２水平周期ごと電力が発生して電力消費が大きいという問題点があった。
【００３３】
本発明は，従来の液晶表示装置のソース駆動方法が有する上記問題点に鑑みてなされたものであり，本発明の目的は，電圧スイング幅が大きい極性変調の消費電力を減らすとともに増幅器の駆動消費電力を減らすことの可能な，新規かつ改良された液晶表示装置のソース駆動回路及びソース駆動方法を提供することである。
【００３４】
【課題を解決するための手段】
上記課題を解決するため，本発明の液晶表示装置のソース駆動回路は，シフトレジスタ部と，サンプリングラッチ部と，ホールディングラッチ部と，ディジタル／アナログ変換部また出力バッファ部とから構成された液晶表示装置のソース駆動回路において，上位電圧（ＶＨ）と下位電圧（ＶＬ）との間の電圧を均等に分割した電圧が充電され，それぞれの一の端末が接地されたｎ個の外部キャパシタ（ｎは２以上の整数）と，前記ｎ個の外部キャパシタが接続され，前記ｎ個の外部キャパシタで奇数番目のソース線キャパシタから段階的に極性電圧を回復することによって，奇数番目のソース線の前記均等に分割した電圧を実現するための第１極性変調部と，前記ｎ個の外部キャパシタが接続され，ｎ個の外部キャパシタで偶数番目のソース線キャパシタから段階的に極性電圧を回復することによって，偶数番目のソース線の前記均等に分割した電圧を実現するための第２極性変調部と，極性変調フェーズにおいて，前記第１極性変調部または前記第２極性変調部の出力を選択し，グレースケールフェーズにおいて，出力バッファの出力を選択し，前記選択された出力を画素に出力する，複数のマルチプレクサと，から構成されることを特徴とする。
【００３５】
また，上記課題を解決するため，本発明の液晶表示装置のソース駆動方法は，キャパシタを備えた複数のソース線と，負の映像信号または正の映像信号を前記複数のソース線に適用するための出力バッファと，前記ソース線を通して供給される映像信号を表現するための液晶パネルと，ｎ個の外部キャパシタ（ｎは２以上の整数）と，を含む液晶表示装置のソース駆動方法において，（ａ）前記負の映像信号の一定のグレー値に該当する電圧（ＶＬ）から前記正の映像信号の一定のグレー値に該当する電圧（ＶＨ）までに及ぶ電圧を均等に分割した電圧で，前記ｎ個の外部キャパシタを充電するステップと，（ｂ）奇数番目のソース線キャパシタが前記ｎ個の外部キャパシタに接続されることによって，奇数番目のソース線キャパシタが，前記ｎ個の外部キャパシタからの均等に分割した電圧で充電され，同時に，前記ｎ個の外部キャパシタが，偶数番目のソース線キャパシタに接続されることにより，偶数番目のソース線キャパシタから段階的に極性電圧を回復し，その結果，偶数番目のソース線キャパシタが段階的に放電するステップと，（ｃ）偶数番目のソース線キャパシタが前記ｎ個の外部キャパシタに接続されることによって，偶数番目のソース線キャパシタが，前記ｎ個の外部キャパシタからの均等に分割した電圧で充電され，同時に，前記ｎ個の外部キャパシタが，奇数番目のソース線キャパシタに接続されることにより，奇数番目のソース線キャパシタから段階的に極性電圧を回復し，その結果，奇数番目のソース線キャパシタが段階的に放電するステップと，（ｄ）前記（ｂ）ステップまたは前記（ｃ）ステップにより極性が変調されたソース線キャパシタに，前記出力バッファの電圧が映像信号として適用されることで，グレースケールの決定を実行するステップと，を含むことを特徴とする。
【００３６】
【発明の実施の形態】
以下に添付図面を参照しながら，本発明にかかる液晶表示装置のソース駆動回路及びソース駆動方法の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３７】
図１は，本発明によるドット反転方式（ドット反転駆動方式）による画像信号の動作範囲を示した図である。本発明による液晶表示装置のソース駆動方法である多段階ソースドライビングでは映像信号伝達を極性変調とグレースケール決定（ｇｒａｙ  ｓｃａｌｅ  ｄｅｃｉｓｉｏｎ）の２位相から分けて成される。
【００３８】
すなわち，図１のように，陰の映像の中間グレーに当たる電圧ＶＬで陽の映像の中間グレーに当たる電圧ＶＨの間の電圧変動Ｂは極性変調によって行われ，その後にグレースケール決定のための電圧変動Ｃ，Ｄはソースドライバの増幅器によって成される。なお，陰の映像信号及び陽の映像信号の中間に当たる電圧による場合に限定されず，陰の映像信号及び陽の映像信号に当たる任意の電圧範囲で用いることができる。
【００３９】
上述のように本発明のドット反転方式による消費電力発生について，極性変調によるものと増幅器によるものに分けて説明する。
【００４０】
すなわち，図１において極性変調Ｂに必要とする消費電力は極性変調の電圧ＶＨによって供給され，グレースケール表示Ｃ（この場合，ブラックイメージ）に必要とする消費電力は増幅器のＶＤＤによって供給される。
【００４１】
また，陰の映像領域の電圧ＶＬで極性変調した後，ホワイトイメージを表示するためにはＤのような電圧変動が必要となり，これもやはり増幅器のＶＤＤによって供給された電力から成される。
【００４２】
しかし陰の映像領域の電圧ＶＬで極性変調した後，ブラックイメージを表示すると増幅器によって消費電力を発生させず，さらに陽の映像領域の電圧ＶＨで極性変調するとき（電圧変動Ａ）極性変調の電圧ＶＬによって消費電力が発生する。以上説明したドット反転方式による消費電力発生を整理すると，表１に示した通りである。
【００４３】
【表１】
0003615130.tif 000002
【００４４】
なお，多段階ソース駆動回路の駆動波形をオールブラックイメージの場合の一例と，オールホワイトイメージの場合の一例とを，図２と図３に各々示した。すなわち，図２は多段階ソースドライビング方式のオールブラックイメージの駆動波形図であり，図３は多段階ソースドライビング方式のオールホワイトイメージ駆動波形図である。
【００４５】
従って，図２及び図３に示したように，本発明によるドット反転方式は一つの水平周期（Ｈ）を極性変調とグレースケール決定の２位相で分けてソース駆動が成されることが分かる。
【００４６】
このような多段階ソースドライビング方式では電圧スイング幅が大きい極性変調は多段階充電を介した電荷リカバリ方式を用いて消費電力を減少させ，増幅器はグレースケール表示に必要とする程度の消費電力だけを供給するようにして駆動消費電力を減らす。
【００４７】
上述のように消費電力を減らすことができる本発明による液晶表示装置のソース駆動回路の構成を説明すると以下の通りである。すなわち，図４〜図６は本発明による液晶表示装置のソース駆動回路を示した構成図である。
【００４８】
図４に示したように複数のマルチプレクサ部８０などは外部の制御信号ＣＯＮによる出力バッファ部５０の出力と奇数極性変調部６０及び偶数極性変調部７０の出力のうち一つを選択してピクセルに伝える。なお，薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のドット反転方式では隣のソースライン同士の信号極性が反対であるので多段階電荷駆動の方向も反対である。すなわち，奇数番目のソースラインのキャパシタに段階的充電を行う場合偶数番目のソースラインのキャパシタには段階的放電が行わなければならない。
【００４９】
従って，極性変調部を構成するスイッチなどの動作手順も反対であるので本発明のソース駆動回路では奇数番目のソースラインと偶数番目のソースラインを別に駆動できるように奇数番目のソースラインの極性変調のための奇数極性変調部６０と偶数番目ソースラインの極性変調のための偶数極性変調部７０を各々別に取り付ける。
【００５０】
本発明による液晶表示装置のソース駆動回路は，図１９のディジタル／アナログ変換部２４でアナログ信号で変換されたデータ信号の電流を増幅してパネルのソースラインに出力する出力バッファ部５０と，奇数番目のソースラインを駆動するための奇数極性変調部６０と，偶数番目ソースラインを駆動するための偶数極性変調部７０と，外部の制御信号ＣＯＮによって出力バッファ部５０の出力と奇数極性変調部６０及び偶数極性変調部７０の出力のうち，一つを選択してピクセルに出力する複数のマルチプレクサ部８０から構成される。
【００５１】
すなわち，本発明による液晶表示装置のソース駆動回路は従来の液晶表示装置のソース駆動回路の出力バッファ部５０段までは同一であり，最終出力直前に些かの変形が必要である。ここで，前記マルチプレクサ部８０は外部の制御信号ＣＯＮによって極性変調とグレースケール決定を選択する役割を果たす。
【００５２】
なお，図５に示したように，図１９のディジタル／アナログ変換部２４でアナログ変換されたデータに当たる信号の電流を増幅して出力するＡＭＰ＿Ｈ及びＡＭＰ＿Ｌから成される出力バッファ部５０の信号を各々入力されて外部の制御信号によって選択してピクセルに出力する複数の第１マルチプレクサ（ＭＵＸ＿Ａ）部８０ａと，前記第１マックス部８０ａの出力信号と奇数極性変調部６０または偶数極性変調部７０の信号を各々入力されて外部の制御信号によって一つを選択してピクセルへ出力する複数の第２マルチプレクサ（ＭＵＸ＿Ｂ）部８０ｂから構成される。
【００５３】
また，図６は，図４と図５の回路をより簡易に構成したものである。すなわち，図６に示したように，各カラムごとに，複数の第１マルチプレクサ（ＭＵＸ＿Ａ）部と複数の第２マルチプレクサ（ＭＵＸ＿Ｂ）部は，３個のスイッチに代えることができる。
【００５４】
図７は，図４及び図５のＭＵＸ＿Ｂ及びＭＵＸ＿Ａを制御する制御信号の波形図であり，図９及び図１０は図５の出力バッファ部の増幅器の回路図である。すなわち，図７に示したように，ＣＯＮ信号が“１”であれば極性変調を行い，ＣＯＮ信号が“０”であればグレースケール決定を行う。ここで，ＣＯＮは図４及び図５のＭＵＸ＿Ｂを制御するクロック信号であり，ＥＯは図５のＭＵＸ＿Ａを制御するクロック信号である。
【００５５】
図６に示した回路は図８に示した制御信号によって動作する。図８によれば，ＣＯＮ＝１の場合には極性変調を行い，ＣＯＮ＝０の場合にはグレースケールを決定する。グレースケールを表示する場合には，ＥＯ１＝０であるかまたはＥＯ２＝１であるかによって，陽の映像信号を表示するか，陽の映像信号を表示するかが決められる。
【００５６】
なお，図５の出力バッファ部５０の増幅器にはＡＭＰ＿ＨとＡＭＰ＿Ｌの２種類があり，この二つは回路構造は図９は図１０に示したようにＶＤＤ電圧が異なる。すなわち，ＡＭＰ＿Ｈ（ＶＤＤ電圧が１０Ｖ）は陽の映像領域のグレースケールだけを担当し，ＡＭＰ＿Ｌ（ＶＤＤ電圧が５Ｖ）は陰の映像領域のグレースケールだけを担当する。
【００５７】
また，図１のＤのように陰の映像領域の信号を伝える時停電圧増幅器を用いることによって高電圧増幅器だけを用いる場合に比べて消費電力を減少させることができる。
【００５８】
なお，上述のように構成される奇数及び偶数極性変調部の構成をより詳細に説明すると以下の通りである。すなわち，図１１は各極性変調部を示した回路図である。図１１のように，ＶＨでＶＬを５等分して（一般にＮ等分）負荷キャパシタンスを駆動すると消費電力Ｐｓｔｅｐｗｉｓｅは従来の（式１）より（式２）のように１／５（一般に１／Ｎ）で減少することになる。
（式２）Ｐｓｔｅｐｗｉｓｅ＝ＣＬＯＡＤＶＨ（ＶＨ−ＶＬ）Ｆ／５＝ＰＣＯＮＶ／５
【００５９】
ここで，負荷キャパシタＣＬＯＡＤはＭ個のカラムラインのキャパシタンスの合で，ここでＭは１個のソースドライバの出力数の１／２である。
【００６０】
本発明でドット反転方式のためには極性変調回路（ＰＭ）が偶数カラム奇数カラムの極性変調を反対に行わなければならないので，１個のソース駆動回路には偶数カラムと奇数カラムを分けて担当しなければならないので２個の極性変調回路（ＰＭ）が必要である。例えば，３００個の出力を有する液晶表示装置のソース駆動回路にこの方式を適用する場合，Ｍは１５０となる。
【００６１】
また，図１１の外部のキャパシタＣＥＸＴ１，ＣＥＸＴ２，ＣＥＸＴ３，ＣＥＸＴ４はソースドライバチップ外部に装着した外部のキャパシタで各々の大きさはＭ個の負荷キャパシタＣＬＯＡＤの１００倍程度の大きさを有し，各外部のキャパシタＣＥＸＴ１，ＣＥＸＴ２，ＣＥＸＴ３，ＣＥＸＴ４に電源ＶＨとＶＬを均等に分割した電圧を各々ＶＬ＋（４／５）（ＶＨ−ＶＬ），ＶＬ＋（３／５）（ＶＨ−ＶＬ），ＶＬ＋（２／５）（ＶＨ−ＶＬ），ＶＬ＋（１／５）（ＶＨ−ＶＬ）が各々充電されている。ここで電源ＶＨはＶＬより大きい。
【００６２】
また，各電源ＶＨ及びＶＬと各外部のキャパシタＣＥＸＴ１，ＣＥＸＴ２，ＣＥＸＴ３，ＣＥＸＴ４は各々外部の信号によってターンオンまたはターンオフされるスイッチＳＷ６−ＳＷ１によって負荷キャパシタと連結されるように構成される。なお，多段階ソースドライビング方式が実質的な意味を有するようにすると，消費電力低減効率とともに各ステップに所要される時間が十分に短くしなければならないし，回路の大きさが小さくなければならない。
【００６３】
上述のように本発明の液晶表示装置のソース駆動回路に用いる極性変調回路を用いた多段階ソース駆動回路の消費電力が減少する理由を説明すると以下の通りである。すなわち，図１１に示したように，外部のキャパシタＣＥＸＴ１，ＣＥＸＴ２，ＣＥＸＴ３，ＣＥＸＴ４には初期に電圧が充電されていると仮定すると，隣の外部キャパシタの間の電圧は全て均等に１／５ほどの差が発する。
【００６４】
初期に負荷キャパシタにＶＬに電圧が充電されていると仮定し，ＶＨまで充電しようとする場合，スイッチＳＷ１からＳＷ６まで順次ターンオンさせる。この時，負荷キャパシタＣＬＯＡＤの電圧はＶＬからＶＨまで段階的に上昇することになり，各段階電圧は当たる外部キャパシタで電荷を供給した結果である。
【００６５】
なお，反対にＶＨからＶＬへ放電される場合を説明すると，充電の場合には反対にスイッチＳＷ６からＳＷ１まで順次ターンオンされる。ここで各外部キャパシタＣＬＯＡＤがＶＨまで充電する過程において負荷キャパシタＣＬＯＡＤに供給した電荷ＶＬ＋（１／５）（ＶＨ−ＶＬ）をＶＬへ放電する過程で戻すことによって各外部のキャパシタが負荷キャパシタＣＬＯＡＤに供給した電力は実質的に“０”となる。
【００６６】
また，電源ＶＨによる電力供給はスイッチＳＷ６がターンオンされることによって成されるが，スイッチＳＷ６がターンオンされる直前に負荷キャパシタＣＬＯＡＤにはＶＬ＋（４／５）（ＶＨ−ＶＬ）が充電されているので電源ＶＨによって実際に充電された電圧は（１／５）（ＶＨ−ＶＬ）であり，消費電力は（式１）に示したように１／５に減少する。
【００６７】
図１２は本発明によるソース駆動回路を駆動するための極性変調回路の一実施例を示した回路図である。図１２に示したように，奇数極性変調部６０と偶数極性変調部７０は外部キャパシタを共有している。
【００６８】
また，抵抗（Ｒ）熱は外部キャパシタの初期充電電圧を決定するためのもので，ソース駆動回路の動作初期にＳＴＲ信号によって制御されるスイッチなどがターンオンされると抵抗熱に電流が流れて抵抗による電圧分配が成され，各外部キャパシタには分配された電圧などが貯蔵される。
【００６９】
一応，前記外部キャパシタに所望の電圧が貯蔵されると，ＳＴＲ信号によって各スイッチなどはターンオフさせることによって抵抗熱に不要とする電流が流れて消費電力が発生することを防止することができる。従って，図１１のように，外部キャパシタなどがチップ外部に設けられるキャパシタが抵抗熱はチップ内部に集積できる。
【００７０】
なお，図に示したように第１，第２シフトレジスタ９０ａ，９０ｂは多段階ソース駆動回路のスイッチＳＷ１〜ＳＷ６などを制御するための信号を発する。スイッチＳＷ１〜ＳＷ６などを制御する信号を一々チップ外部から供給するより，第１，第２シフトレジスタ９０ａ，９０ｂを用いて内部から生成する方が入力信号の数を減らすことができるためである。
【００７１】
ここで前記第１，第２シフトレジスタ９０ａ，９０ｂに入力される信号のうち，ＣＬＫ２は第１，第２シフトレジスタ９０ａ，９０ｂに用いるクロック信号で，ＰＭＳは第１，第２シフトレジスタ９０ａ，９０ｂのトリガー信号，ＰＭＤはシフト方向を決定する信号である。
【００７２】
第１シフトレジスタ９０ａのＰＭＤ信号が“１”が入力されると，第２シフトレジスタ９０ｂには“０”が入力される。第１シフトレジスタ９０ａまたは第２シフトレジスタ９０ｂの先端にインバータを構成して互いに反対の信号を入力されることができる。その理由は前記のように奇数極性変調部６０と偶数極性変調部７０は各スイッチのターンオン及びターンオフ順序が反対であるのでスイッチに印加されるターンオン信号の順序も反対にすべきだからである。
【００７３】
なお，第１，第２シフトレジスタ９０ａ，９０ｂを用いる代わりに図１３のように一つのシフトレジスタだけを用いるが，連結順序を反対にすることも可能である。
【００７４】
また，本発明のドット反転方式のタイミングと回路の大きさに対してシミュレーションした結果を説明すると以下の通りである。例えば，本発明による適用対象は３０インチ対角のＵＸＧＡパネル及び１４インチ対角ＸＧＡパネルである。ここでは３０インチ対角のＵＸＧＡパネルを中心と説明する。
【００７５】
現在開発された３０インチＬＣＤパネルは図１４のように，４分割駆動によって動作するので，本発明においても４分割駆動の仮定のうえ，シミュレーションを行う。前記のように４分割駆動をすると，各４分割パネルは１５インチＳＶＧＡパネルに当たる。このときのカラムラインはＣ＝１２８ｐＦ，Ｒ＝２．５ｋΩであるロードで動作し，ラインタイムは２２μｓｅｃである。
【００７６】
ここで，カラムラインのＣ及びＲ値は典型的なピクセルに対してラパエル（Ｒａｐｈａｅｌ）３Ｄシミュレーションを介して抽出した値である。実際ソースラインはＣとＲとが分散されて存在するので，図１５のように１０セグメントに分けたロードモデルを用いる。
【００７７】
なお，図１１に示したように５ステップ方式を用いると仮定する。また，極性変調に所要される時間を１水平周期（１Ｈ）の１／２以下で制限し，余分の時間を増幅器によるグレースケール表示時間に割り当てると仮定すると，ＸＧＡパネルはラインタイムが約１６μｓｅｃで，ＳＶＧＡパネルはラインタイムが約２２μｓｅｃであるので，許容されたステップ時間は約１．５μｓｅｃ，２μｓｅｃである。
【００７８】
かかるタイミング条件を満たすための図１１の各スイッチのトランジスタサイズを表２〜表５に亘って整理した。ここで，各スイッチはＮＭＯＳトランジスタだけで構成したりＮＭＯＳトランジスタとＰＭＯＳトランジスタとに分けて構成でき，各トランジスタのチャンネル長さは共通して０．６μｍである。また，極性変調は２．２５〜７．７５Ｖの電圧を負荷キャパシタＣＬＯＡＤに伝えるためのもので各々スイッチ（ＮＭＯＳトランジスタ）をオンさせるためには１０Ｖ，オフさせるためには０Ｖを印加する。このとき前記スイッチがＰＭＯＳトランジスタの場合は反対である。
【００７９】
表２は，ステップ時間＝１．５μｓｅｃ，ＮＭＯＳスイッチであるトランジスタの大きさを示したものである。表２に示したように，各スイッチをＮＭＯＳトランジスタだけで構成し，ＳＷ１，ＳＷ２，ＳＷ３は４００μｍ，ＳＷ４，ＳＷ５は５００μｍ，また一番高い電圧を伝達するＳＷ６は６００μｍの大きさで各々構成する。
【００８０】
【表２】
0003615130.tif 000003
【００８１】
表３は，ステップ時間＝１．５μｓｅｃ，ＮＭＯＳとＰＭＯＳスイッチであるトランジスタの大きさを示したものである。表３は，一番高い電圧を伝えるＳＷ６スイッチをＰＭＯＳにした場合である。これは伝えようとする電圧が高いので０Ｖをオン（ＯＮ）信号で印加するのが│ＶＧＳ│が大きくなることによって電流伝達に有利である。
【００８２】
【表３】
0003615130.tif 000004
【００８３】
すなわち，表３に示したように，ＳＷ６スイッチでＰＭＯＳトランジスタを用いるのでＮＭＯＳトランジスタを用いるのよりトランジスタ大きさ面から多少有利であることが分かる。
【００８４】
表４は，ステップ時間＝２．０μｓｅｃ，ＮＭＯＳスイッチであるトランジスタの大きさを示したものである。
【００８５】
【表４】
0003615130.tif 000005
【００８６】
表５は，ステップ時間＝２．０μｓｅｃ，ＮＭＯＳとＰＭＯＳスイッチの場合のトランジスタの大きさを示したものである。
【００８７】
【表５】
0003615130.tif 000006
【００８８】
上述のように本発明による液晶表示装置のソース駆動回路による電力消費シミュレーション結果を説明すると以下の通りである。すなわち，電力消費シミュレーション条件を表６に整理した。
【００８９】
【表６】
0003615130.tif 000007
【００９０】
ここで，表示イメージ別に提案したステップソースドライビングＡＣ電力消費シミュレーションを行った結果と既存の高電圧駆動方式におけるＡＣ電力消費シミュレーション結果を比較する。
【００９１】
まず，オールブラックイメージはパンル全体がブラックイメージ表示するときの駆動波形及びコントロール信号を図１６に示し，オールホワイトイメージ表示のための駆動波形及びコントロール信号を図１７に示した。図１６及び図１７は，表６に示した仮定の上，ＨＳＰＩＣＥシミュレーションを行った結果である。
【００９２】
すなわち，制御信号ＣＯＮによって極性変調またはグレースケール決定になっている。なお，表７，表８，表９に各々電流及び消費電力を整理した。ここで表７のＶＤＤＨ及びＶＤＤＬは図９〜図１０に示したＡＭＰ＿Ｈ及びＡＭＰ＿Ｌの電源電圧である。表７はオールブラックイメージ表示のための消費電力比較を示しており，表８はオールホワイトイメージ表示のための消費電力比較を示しており，表９はオール中間グレーイメージ表示のための消費電力比較を示している。
【００９３】
【表７】
0003615130.tif 000008
【００９４】
【表８】
0003615130.tif 000009
【００９５】
【表９】
0003615130.tif 000010
【００９６】
以上，添付図面を参照しながら本発明にかかる液晶表示装置のソース駆動回路及びソース駆動方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９７】
【発明の効果】
以上説明したように，本発明による液晶表示装置のソース駆動回路及び駆動方法には以下のような効果がある。すなわち，多段階ソース駆動方式では電圧スイング幅が大きい極性変調は多段階電荷を介した電荷リカバリ方式を用いて消費電力を減少させ，増幅器はグレースケール表示に必要とする程度の消費電力だけを供給させることによって駆動消費電力を減らすことができる。
【図面の簡単な説明】
【図１】本発明によるドット反転方式によりソース駆動回路の出力波形図。
【図２】多段階ソースドライビング方式のオールブラックイメ−ジの駆動波形図。
【図３】多段階ソースドライビング方式のオールホワイトイメ−ジの駆動波形図。
【図４】本発明による液晶表示装置のソース駆動回路を示す構成図。
【図５】本発明による液晶表示装置のソース駆動回路を示す構成図。
【図６】本発明による液晶表示装置のソース駆動回路を示す構成図。
【図７】図４，図５のＭＵＸ＿Ａ及びＭＵＸ＿Ｂを制御する制御信号の波形図。
【図８】図４，図５のＭＵＸ＿Ａ及びＭＵＸ＿Ｂを制御する制御信号の波形図。
【図９】図５の出力バッファ部の増幅器の回路図。
【図１０】図５の出力バッファ部の増幅器の回路図。
【図１１】各極性変調部を示した回路図。
【図１２】本発明によるソース駆動回路を駆動するための極性変調回路の一  実施例を示す回路図。
【図１３】本発明によるソース駆動回路を駆動するための極性変調回路の他  の実施例を示す回路図。
【図１４】３０インチ対角のＵＸＧＡパネル。
【図１５】１０セグメントに分けたロードモデル。
【図１６】オールブラックイメ−ジの表示のための駆動波形及びコントロール信号の波形図。
【図１７】オールホワイトイメ−ジの表示のための駆動波形及びコントロー  ル信号の波形図。
【図１８】従来の薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）を示した構成図。
【図１９】従来の液晶表示装置によるソース駆動回路の構成図。
【図２０】従来の液晶表示装置によるゲート駆動回路の構成図。
【図２１】図１８の画像信号の電圧範囲を示した図。
【図２２】薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のフレーム反転駆動方式を示した図。
【図２３】薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のライン反転駆動方式を示した図。
【図２４】薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のカラム反転駆動方式を示した図。
【図２５】薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）のドット反転駆動方式を示した図。
【図２６】従来のドット反転方式によるソース駆動回路の出力波形図。
【図２７】キャパシタンス負荷を駆動するための一般のＣＭＯＳ回路を示した回路図。
【符号の説明】
５０：出力バッファ部
６０：奇数極性変調部
７０：偶数極性変調部
８０：マルチプレクサ部
９０ａ，９０ｂ：第１，第２シフトレジスタ
１００：インバータ
【図１】
0003615130.tif 000011
【図２】
0003615130.tif 000012
【図３】
0003615130.tif 000013
【図４】
0003615130.tif 000014
【図５】
0003615130.tif 000015
【図６】
0003615130.tif 000016
【図７】
0003615130.tif 000017
【図８】
0003615130.tif 000018
【図９】
0003615130.tif 000019
【図１０】
0003615130.tif 000020
【図１１】
0003615130.tif 000021
【図１２】
0003615130.tif 000022
【図１３】
0003615130.tif 000023
【図１４】
0003615130.tif 000024
【図１５】
0003615130.tif 000025
【図１６】
0003615130.tif 000026
【図１７】
0003615130.tif 000027
【図１８】
0003615130.tif 000028
【図１９】
0003615130.tif 000029
【図２０】
0003615130.tif 000030
【図２１】
0003615130.tif 000031
【図２２】
0003615130.tif 000032
【図２３】
0003615130.tif 000033
【図２４】
0003615130.tif 000034
【図２５】
0003615130.tif 000035
【図２６】
0003615130.tif 000036
【図２７】
0003615130.tif 000037