(57)【特許請求の範囲】
【請求項１】
半導体チップと、この半導体チップにおける一方の面の所定領域に設けられた素子領域と、この素子領域の周辺部に形成された電極パッドとを備え、前記電極パッドと外部とを複数のボンディングワイヤにより電気的に接続した半導体装置において、
前記複数のボンディングワイヤは、前記電極パッドと接続された部位より前記外部側の部分である本体部とそれ以外の部分である先端部とで構成されており、
前記本体部は前記素子領域における前記電極パッドと対向する一面に向って延在しているとともに、前記先端部は前記本体部に対して前記素子領域における前記電極パッドと対向する一面と略平行に折れ曲がっていることを特徴とする半導体装置。
【請求項２】
半導体チップと、この半導体チップにおける一方の面の所定領域に設けられた素子領域と、この素子領域の周辺部に形成された電極パッドとを備え、前記電極パッドと外部とを複数のボンディングワイヤにより電気的に接続した半導体装置において、
前記複数のボンディングワイヤは、前記電極パッドと接続された部位より前記外部側の部分である本体部とそれ以外の部分である先端部とで構成されており、
前記ボンディングワイヤは、その一端は前記電極パッドに接続されているとともに、その他端は制御用端子に接続されており、前記半導体チップにおける前記電極パッドが形成された面には、前記制御用端子との間に前記電極パッドが配置するような領域にブロックが接続されており、前記制御用端子と前記電極パッドを結ぶ直線上に前記ブロックが位置しているものであって、
前記ボンディングワイヤの先端部の折れ曲がっている方向が、前記ブロックにおける前記制御用端子及び前記電極パッドと対向する側壁面と略平行であることを特徴とする半導体装置。
【請求項３】
前記制御用端子は、前記ボンディングワイヤの本体部の延在方向と略平行に延在していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体チップには縦型の電力素子が形成されており、この縦型の電力素子における一方の主電極は前記ブロックを介して放熱部材と電気的に接続され、前記縦型の電力素子における他方の主電極は基台と電気的に接続され、前記縦型の電力素子における制御電極は前記電極パッドと電気的に接続されていることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記半導体装置において、前記電極パッドは複数形成されるとともに、前記縦型の電力素子が複数の領域に区分けされていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ボンディングワイヤの先端部の折れ曲がっている方向が、前記素子領域の周辺部に形成された複数の前記電極パッドの整列方向と略平行であることを特徴とする請求項１乃至５の何れか１つに記載の半導体装置。
【請求項７】
前記ボンディングワイヤにおける先端部に形成された潰れ部は、その延在方向が前記ボンディングワイヤの折れ曲がっている方向とほぼ平行するように形成されていることを特徴とする請求項１乃至６の何れか１つに記載の半導体装置。
【請求項８】
前記複数の電極パッドは、その長手方向が前記ボンディングワイヤの折れ曲がっている方向とほぼ平行するように設けられていることを特徴とする請求項１乃至７の何れか１つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの表面に形成された電極パッドと外部とがワイヤボンディングによって電気的に接続された構成を有する半導体装置に関する。
【０００２】
【従来技術】
半導体チップの表裏両面から放熱するとともに表裏両面に電流を流す構成の半導体装置として、図５に示す概略断面図のような構成が考えられる。
【０００３】
図５に示されるように、この半導体装置は、２つの半導体チップ１０１、１０２を並列接続しつつ、ヒートシンクブロック１０３及び第２の放熱部材１０５と第１の放熱部材１０４との間に、これら２つの半導体チップ１０１、１０２を狭持して、第１の放熱部材１０４と第２の放熱部材１０５との間を樹脂１０９でモールドしたものである。
【０００４】
そして、２つの半導体チップとしては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１０１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）１０２とを用いている。
【０００５】
また、上記ヒートシンクブロック１０３は、半導体チップ１０１、１０２の素子形成面（表面）１０１ａ、１０２ａにそれぞれ配置されている。
【０００６】
尚、このヒートシンクブロック１０３のうち、ＩＧＢＴチップ１０１の表面１０１ａに配置されたヒートシンクブロック１０３は、後述するボンディングワイヤ１０８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ１０２の表面１０２ａに配置されたヒートシンクブロック１０３は、後述する第２の放熱部材１０５が傾かないように高さを調整するために設けられている。
【０００７】
また、上記第１の放熱部材１０４は、ＩＧＢＴチップ１０１の裏面１０１ｂ（コレクタ）及びＦＷＤチップ１０２の裏面１０２ｂ（カソード）に接続されており、上記第２の放熱部材１０５は、ＩＧＢＴチップ１０１の表面１０１ａ（エミッタ）及びＦＷＤチップ１０２の表面１０２ａ（アノード）に接続されている。
【０００８】
これらの各部材１０３〜１０５は、半導体チップ１０１、１０２からの放熱を行うと同時に、半導体チップ１０１、１０２との電気的な経路となっている。
【０００９】
従って、放熱性を確保し電気抵抗を小さくするために、半導体チップ１０１、１０２と各部材１０３〜１０５とは、はんだなどの電気伝導性及び熱伝導性を有するはんだ１０６により接合されている。
【００１０】
また、図５におけるＣ−Ｃ面を矢印方向から見た図である図６に示されるように、ＩＧＢＴチップ１０１の表面１０１ａの所望の位置に複数形成されたゲート電極パッド１１０は、ボンディングワイヤ１０８により制御用端子１０７とそれぞれ電気的に接続されている。
【００１１】
そして、図５に示されるように、第１及び第２の放熱部材１０４、１０５のうちの半導体チップ１０１、１０２又はヒートシンクブロック１０３と接合されている面とは反対側の面１０４ｂ、１０５ａが露出するようにして、半導体チップ１０１、１０２、ヒートシンクブロック１０３、第１及び第２の放熱部材１０４、１０５、制御用端子１０７及びボンディングワイヤ１０８が封止部材１０９により封止されている。
【００１２】
さらに、第１及び第２の放熱部材１０４、１０５のうちの封止部材１０９から露出した部位、即ち、第１の放熱部材１０４の裏面１０４ｂ及び第２の放熱部材１０５の表面１０５ａを冷却部材（図示せず）などに当接させて、半導体チップ１０１、１０２からの放熱を促進している。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、図６及び図５におけるＤの部分の拡大図である図７に示されるように、ボンディングワイヤ１０８の先端部は、ＩＧＢＴチップ１０１の表面１０１ａに複数形成されたエミッタ電極１１１側に突出しているため、この先端部を考慮してヒートシンクブロック１０３を配置する必要がある。
【００１４】
具体的には、ボンディングワイヤ１０８とヒートシンクブロック１０３の短絡を防止するために、エミッタ電極１１１とゲート電極パッド１１０が離間するように両者を配置する必要がある。
【００１５】
しかしながら、それによって、半導体チップ１０１の面積が大きくなってしまい、コストの増加を誘引してしまっている。
【００１６】
そこで、本発明の目的は、上記問題点に鑑み、半導体チップの面積を小さくすることにより、コストを低減した半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
請求項１に記載の半導体装置は、半導体チップと、この半導体チップにおける一方の面の所定領域に設けられた素子領域と、この素子領域の周辺部に形成された電極パッドとを備え、電極パッドと外部とを複数のボンディングワイヤにより電気的に接続した半導体装置において、複数のボンディングワイヤは、電極パッドと接続された部位より外部側の部分である本体部とそれ以外の部分である先端部とで構成されており、前記本体部は前記素子領域における前記電極パッドと対向する一面に向って延在しているとともに、前記先端部は前記本体部に対して前記素子領域における前記電極パッドと対向する一面と略平行に折れ曲がっていることを特徴としている。
【００１８】
請求項１に記載の発明によれば、ボンディングワイヤの先端部が素子領域側に突出しなくなるので、それによって、半導体チップの面積を小さくすることができ、コストの低減を図ることができる。
【００１９】
請求項２に記載の半導体装置は、半導体チップと、この半導体チップにおける一方の面の所定領域に設けられた素子領域と、この素子領域の周辺部に形成された電極パッドとを備え、前記電極パッドと外部とを複数のボンディングワイヤにより電気的に接続した半導体装置において、前記複数のボンディングワイヤは、前記電極パッドと接続された部位より前記外部側の部分である本体部とそれ以外の部分である先端部とで構成されており、前記ボンディングワイヤは、その一端は前記電極パッドに接続されているとともに、その他端は制御用端子に接続されており、前記半導体チップにおける前記電極パッドが形成された面には、前記制御用端子との間に前記電極パッドが配置するような領域にブロックが接続されており、前記制御用端子と前記電極パッドを結ぶ直線上に前記ブロックが位置しているものであって、前記ボンディングワイヤの先端部の折れ曲がっている方向が、前記ブロックにおける前記制御用端子及び前記電極パッドと対向する側壁面と略平行であることを特徴としている。そして、前記制御用端子は、請求項３に記載のように、前記ボンディングワイヤの本体部の延在方向と略平行に延在していることを特徴としている。
【００２０】
従来、電極パッドにボンディングワイヤを接続する際に、ボンディングワイヤを押さえるための治具がブロックに接触してしまうのを防止するため、電極パッドとブロックとの間にはスペースが設けられていた。
【００２１】
しかしながら、請求項２または３に記載の発明によれば、治具の動きもボンディングワイヤに沿うものとなり、治具がブロックに接触することを防止できる。
【００２２】
それによって、電極パッドとブロックとの間に設けられていたスペースが不要になるため、半導体チップの面積を小さくすることができ、コストの低減を図ることができる。
【００２３】
請求項４または５に記載の半導体装置は、半導体チップには縦型の電力素子が形成されており、この縦型の電力素子における一方の主電極はブロックを介して放熱部材と電気的に接続され、縦型の電力素子における他方の主電極は基台と電気的に接続され、縦型の電力素子における制御電極は電極パッドと電気的に接続された半導体装置において、電極パッドは複数形成されており、縦型の電力素子が複数の領域に区分けされていることを特徴としている。
【００２４】
請求項４または５に記載のような構成の半導体装置において、上記請求項２又は３に記載のような構成を適用すると、上記請求項２又は３と同様の効果を得ることができる。
請求項６は、前記ボンディングワイヤの先端部の折れ曲がっている方向が、前記素子領域の周辺部に形成された複数の前記電極パッドの整列方向と略平行であることを特徴としている。請求項７は、前記ボンディングワイヤにおける先端部に形成された潰れ部は、その延在方向が前記ボンディングワイヤの折れ曲がっている方向とほぼ平行するように形成されていることを特徴としている。請求項８は、前記複数の電極パッドは、その長手方向が前記ボンディングワイヤの折れ曲がっている方向とほぼ平行するように設けられていることを特徴としている。このような特徴を有することにより、上記請求項１と同様に、ボンディングワイヤの先端部が素子領域側に突出しなくなるので、それによって、半導体チップの面積を小さくすることができ、コストの低減を図ることができる。
【００２５】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を、図面に従って説明する。
【００２６】
図１には、本発明の一実施形態に係る半導体装置の概略断面図を示す。また、図２（ａ）には図１におけるＡ―Ａ面を矢印方向から見た図を示し、図２（ｂ）には図２（ａ）におけるＥの部分の拡大図を示し、図３には図１におけるＢの部分の拡大図を示す。
【００２７】
この図１に示されるように、本実施形態の半導体装置は、２つの半導体チップ１、２を並列接続しつつ、ヒートシンクブロック（ブロック）３及び第２の放熱部材５（放熱部材）と第１の放熱部材４（基台）との間に半導体チップ１、２を狭持して、第１の放熱部材４と第２の放熱部材５との間を樹脂９でモールドしたものである。
【００２８】
そして、本実施形態では、半導体チップとして、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が形成された半導体チップ（以下、ＩＧＢＴチップと略す）１とフライホイールダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）が形成された半導体チップ（以下、ＦＷＤチップと略す）２とを用いている。尚、これらの各半導体チップ１、２は、主としてシリコンからなり、厚みは０．５ｍｍ程度である。
【００２９】
以下、各半導体チップ１、２の外表面のうち、素子形成面側の面を表面１ａ、２ａといい、この表面１ａ、２ａとは反対側の面を裏面１ｂ、２ｂという。
【００３０】
尚、図１には示さないが、ＩＧＢＴチップ１の表面１ａにはエミッタ電極（一方の主電極）、ゲート電極（制御電極）が形成されており、裏面１ｂにはコレクタ電極（他方の主電極）が形成されている。
【００３１】
各半導体チップ１、２の表面１ａ、２ａには、電気伝導性を有する接合部材としてのはんだ６を介して、ヒートシンクブロック３の裏面３ｂが接合されている。
【００３２】
このヒートシンクブロック３のうち、ＩＧＢＴチップ１の表面１ａに配置されたヒートシンクブロック３は、後述するボンディングワイヤ８が設けられる領域を確保するために設けられており、一方、ＦＷＤチップ２の表面２ａに配置されたヒートシンクブロック３は、後述する第２の放熱部材５が傾かないように高さを調整するために設けられている。
【００３３】
また、各半導体チップ１、２の裏面１ｂ、２ｂには、電気伝導性を有する接合部材としてのはんだ６を介して、第１の放熱部材４の表面４ａが接合（電気的に接続）されており、ヒートシンクブロック３の裏面３ｂとは反対側の面である表面３ａには、電気伝導性を有する接合部材としてのはんだ６を介して、第２の放熱部材５の裏面５ｂが接合（電気的に接続）されている。
【００３４】
ヒートシンクブロック３としては、電気導電性を有する金属部材を用いることができ、本実施形態では、ヒートシンクブロック３としてＣｕを用いており、第１及び第２の放熱部材４、５としてＣｕ合金を用いている。
【００３５】
また、図２（ａ）に示されるように、ＩＧＢＴチップ１の表面１ａの所望の位置に複数形成されたゲート電極パッド１４は、ボンディングワイヤ８により制御用端子７とそれぞれ電気的に接続されている。
【００３６】
尚、ＩＧＢＴチップ１は複数のＩＧＢＴセルが並列的に集積された公知の構造を有しており、本実施形態では、この複数のＩＧＢＴセルが５つの領域に区分けされており、この５つの領域が同時に作動して１つのＩＧＢＴとして機能するように、共通に各部材１〜３の間に狭持されている。
【００３７】
また、図２（ａ）に示されるように、本実施形態では、全てのゲート電極パッド１４は各々ボンディングワイヤ８を介して制御用端子７に接続されているが、例えば、ゲート不良のある領域に相当するゲート電極パッド１４は、制御用端子７に接続されることなく、エミッタ電極１５と等電位になるように電気的に接続されていてもよい。
【００３８】
そして、図１に示されるように、各半導体チップ１、２、ヒートシンクブロック３、第１の放熱部材４の表面４ａ、第２の放熱部材５の裏面５ｂ、ボンディングワイヤ８、及び制御用端子７の一部が、一括して封止部材としての樹脂９により封止されている。
【００３９】
これにより、第１の放熱部材４の裏面４ｂと第２の放熱部材５の表面５ａ、及び制御用端子７の一部が露出した状態で各部材１〜８が封止された構成となっている。この樹脂９としては、例えば、エポキシ系モールド樹脂を用いることができる。尚、この場合、各部材１〜８を樹脂９でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。
【００４０】
また、図示しないが、樹脂９と第１及び第２の放熱部材４、５との密着力、樹脂９と各半導体チップ１、２との密着力、並びに、樹脂９とヒートシンクブロック３との密着力を強くするために、上記樹脂９をモールドする前に、各部材１〜５における樹脂９と接触する面にはコーティング樹脂が塗布されている。
【００４１】
このようにして、本実施形態の半導体装置が構成されており、この半導体装置では、各半導体チップ１、２からの発熱を、熱伝導性にも優れたはんだ６を介してヒートシンクブロック３と第１及び第２の放熱部材４、５に伝え、第１の放熱部材４の裏面４ｂ及び第２の放熱部材５の表面５ａから放熱を行うことができるようになっている。
【００４２】
さらに、第１及び第２の放熱部材４、５のうちの封止部材９から露出した部位、即ち、第１の放熱部材４の裏面４ｂ及び第２の放熱部材５の表面５ａを冷却部材（図示せず）などに当接させて、各半導体チップ１、２からの放熱を促進している。
【００４３】
ここで、図２（ａ）及び図３に示されるように、本実施形態のボンディングワイヤ８は、ゲート電極パッド１４と接続された部位より外部側の部分である本体部８ａとそれ以外の部分である先端部８ｂとで構成されており、この先端部８ｂは本体部８ａに対して折れ曲がっている。
【００４４】
具体的に説明すると、図２（ｂ）に示されるように、ボンディングワイヤ８の先端部８ｂ及びウェッジボンディング時のボンディングワイヤ８の潰れ部８ｃの延在方向が、半導体チップ１周辺とほぼ平行になっており、ボンディングワイヤ８の本体部８ａは、先端部８ｂ及び潰れ部８ｃに対して折れ曲がるように制御用端子７の方向へ伸びている。
【００４５】
従って、本実施形態のゲート電極パッド１４は、その長手方向がボンディングワイヤ８の先端部８ｂ及び潰れ部８ｃの延在方向、即ち、半導体チップ１周辺とほぼ平行するように設けられている。
【００４６】
このように、ボンディングワイヤ８の先端部８ｂが本体部８ａに対して折れ曲がっていることにより、ボンディングワイヤ８の先端部８ｂがエミッタ電極１５側に突出しなくなるので、従来技術において、ボンディングワイヤ８の先端部８ｂが突出していた領域は不要になる。
【００４７】
それによって、半導体チップ１の面積を小さくすることができ、コストの低減を図ることができる。
【００４８】
また、従来技術では、ゲート電極パッド１４にボンディングワイヤ８をウェッジボンディングする際に、ボンディングワイヤ８を押さえるための治具（図示せず）がヒートシンクブロック３に接触してしまうのを防止するため、ゲート電極パッド１４とヒートシンクブロック３との間にはスペースが設けられていた。
【００４９】
しかしながら、本実施形態のように、ボンディングワイヤ８の先端部８ｂが本体部８ａに対して折れ曲がるようにボンディングしたことにより、治具の動きもボンディングワイヤ８に沿うものとなり、治具がヒートシンクブロック３に接触することを防止できる。
【００５０】
それにより、治具がヒートシンクブロック３に接触してしまうのを防止するために設けられていたスペースが不要になるため、半導体チップ１の面積を小さくすることができ、コストの低減を一層図ることができる。
【００５１】
このように、本実施形態によれば、従来技術において、ボンディングワイヤ８の先端部８ｂが突出していた領域や治具がヒートシンクブロック３に接触してしまうのを防止するために設けられていたスペースが不要になることにより、半導体チップ１の面積を小さくすることができるが、これらの領域をエミッタ電極として確保して、これらの領域の分だけエミッタ電極１５を大きくすることもできるため、それにより、ＩＧＢＴチップ１の発熱を抑制することができる。
【００５２】
次に、上記構成の半導体装置の製造方法について、本製造方法を概略断面図にて示す工程図である図４を参照して説明する。
【００５３】
まず、第１及び第２の放熱部材４、５を板状のＣｕ合金部材などからパンチングなどにより形成する。また、ヒートシンクブロック３を形成するための板状のＣｕ部材を用意する。そして、パンチングなどによりＣｕ部材からヒートシンクブロック３の大きさのＣｕ部材を形成し、このＣｕ部材をプレスすることによりヒートシンクブロック３が完成する。
【００５４】
続いて、図４（ａ）に示されるように、第１の放熱部材４の表面４ａ上にはんだ６を介して各半導体チップ１、２を接合する。次に、各半導体チップ１、２の表面１ａ、２ａ上にはんだ６を介してヒートシンクブロック３を接合する。これにより、上記図４（ａ）に示す状態となり、このものをワーク１０とする。
【００５５】
その後、図示しないが、上述のように、ＩＧＢＴチップ１と制御用端子７とをボンディングワイヤ８により電気的に接続する。
【００５６】
次に、図４（ｂ）に示されるように、第２の放熱部材５の裏面５ｂを上にして治具１１上に搭載し、第２の放熱部材５の裏面５ｂの所望の位置にはんだ６を配設し、上記図４（ａ）に示すワーク１０を裏返しにして第２の放熱部材５上に搭載する。
【００５７】
さらに、第１の放熱部材４の裏面４ｂ上に板状の重り１２を載せる。また、治具１１には、第１及び第２の放熱部材４、５間の距離を規定するために一定の高さを持ったスペーサ１３が備えられる。この状態が図４（ｂ）に示す状態である。そして、この状態で加熱炉などに入れてはんだ６をリフローさせる。
【００５８】
その結果、重り１２によりワーク１０が加圧され、図４（ｃ）に示されるように、はんだ６が押しつぶされ、第２の放熱部材５の裏面５ｂと第１の放熱部材４の表面４ａとの距離がスペーサ１３の高さになる。これにより、第１の放熱部材４と第２の放熱部材５の平行度が調整される。
【００５９】
続いて、図示しないが、各半導体チップ１、２、第１及び第２の放熱部材４、５、ヒートシンクブロック３における樹脂９と接触する面に、コーティング樹脂を塗布する。この場合、例えばディッピング（浸漬）により塗布しても良いし、コーティング樹脂塗布用のディスペンサのノズルから滴下（または噴霧）することにより塗布しても良い。尚、制御用端子７やボンディングワイヤ８の表面にも、コーティング樹脂を塗布しておくことが好ましい。
【００６０】
その後、上記図１に示されるように、樹脂９によって各部材１〜８を封止することによって半導体装置が完成する。
【００６１】
尚、本発明は、上記実施形態に限られるものではなく、様々な態様に適用可能である。
【００６２】
例えば、上記実施形態では、接合部材としては、はんだ６を用いる例について示したが、これに限られるものではなく、その他にＡｇペーストなどを用いることができる。また、各接合部材として必ずしも同一のものを用いなくてもよい。
【００６３】
また、上記実施形態では、図２（ｂ）に示されるように、ボンディングワイヤ８の先端部８ｂ及び潰れ部８ｃは、エミッタ電極１５の長手方向に対して垂直になるように折れ曲がっているが、これに限られるものではなく、少なくともボンディングワイヤ８の先端部８ａ及び潰れ部８ｃがエミッタ電極１５の長手方向に対して平行になっていなければよい。
【００６４】
また、上記実施形態では、半導体チップとして、ＩＧＢＴチップ１を用いた構成について説明したが、これに限られるものではなく、半導体チップとしては、縦型のバイポーラトランジスタや縦型のＤＭＯＳＦＥＴを用いた構成にも適用することができる。尚、ＤＭＯＳＦＥＴを用いた場合、ＤＭＯＳＦＥＴはその内部にＦＷＤチップと同様の作用を有する寄生ダイオードを内蔵できるため、ＦＷＤチップは不要となる。
【００６５】
また、上記実施形態では、半導体チップ１、２の両面に放熱部材４、５を配設した両面放熱構造について説明したが、これに限られるものではなく、半導体チップ１、２の片面のみ、特に主面側に放熱部材を配設した片面放熱構造にも適用することができる。
【００６６】
また、半導体チップは、パワー素子としてのトランジスタ以外にも、その表面に電極パッドが形成されたものであれば何でも良い。また、樹脂でモールドされていない半導体装置にも適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体装置の概略断面図である。
【図２】（ａ）は図１におけるＡ―Ａ面を矢印方向から見た図であり、（ｂ）は（ａ）におけるＥの部分の拡大図である。
【図３】図１におけるＢの部分の拡大図である。
【図４】図１に示す半導体装置の製造方法を示す工程図である。
【図５】従来技術の半導体装置の概略断面図である。
【図６】図４におけるＣ―Ｃ面を矢印方向から見た図である。
【図７】図４におけるＤの部分の拡大図である。
【符号の説明】
１…ＩＧＢＴチップ（半導体チップ）、
２…ＦＷＤチップ（半導体チップ）
３…ヒートシンクブロック（ブロック）、
４…第１の放熱部材（基台）、
５…第２の放熱部材（放熱部材）、
１ａ、２ａ、３ａ、４ａ、５ａ…各部材の表面、
１ｂ、２ｂ、３ｂ、４ｂ、５ｂ…各部材の裏面、
６…はんだ（接合部材）、
７…制御用端子、
８…ボンディングワイヤ、
８ａ…ボンディングワイヤの本体部、
８ｂ…ボンディングワイヤの先端部、
８ｃ…潰れ部、
９…樹脂、
１０…ワーク、
１２…重り、
１３…スペーサ、
１４…ゲート電極パッド、
１５…エミッタ電極。
【図１】
0003656744.tif 000002
【図２】
0003656744.tif 000003
【図３】
0003656744.tif 000004
【図４】
0003656744.tif 000005
【図５】
0003656744.tif 000006
【図６】
0003656744.tif 000007
【図７】
0003656744.tif 000008