(57)【特許請求の範囲】
【請求項１】
ロータを回転させる誘導機と、該誘導機を駆動するインバータと、該インバータを構成するスイッチング素子と、該スイッチング素子のオン・オフ制御信号となるパルスパターンを出力するパルス成形ロジックと、該パルス成形ロジックが出力するパルスパターンを切り替えるタイマカウンタと、該タイマカウンタによるパルスパターンの切り替えを制御するＣＰＵとを備えた遠心機の制御装置に於いて、該誘導機の減速時には前記ＣＰＵにより前記パルス成形ロジックが前記インバータに出力するパルスパターンのオン・オフ信号を一定の状態に維持するための信号出力を前記ＣＰＵに入力する制御手段を有する制御装置を備えた遠心機。
【請求項２】
前記パルス成形ロジックが出力する前記インバータへのパルスパターン出力に前記ＣＰＵにより制御出力されるパルス幅変調制御信号を重畳するインバータ出力電圧調整手段を備えた前記誘導機の減速過程に於いて、前記インバータ出力電圧調整手段から出力されるパルス幅変調周波数と前記誘導機の機械的固有振動数が共振する回転数領域では、前記ＣＰＵが前記インバータ出力電圧調整手段に作用して前記インバータに印加する印加電圧を制御することを特徴とする請求項１記載の遠心機。
【発明の詳細な説明】
【０００１】
本発明は、遠心機を常に一定の減速力で静かに減速させる制御方式を備えた遠心機に関するものである。
【０００２】
【従来の技術】
遠心機の誘導機に載せたロータを急速に減速させるのに、インバータを構成するスイッチング素子のオン・オフ制御信号となるパルス成形ロジックから出力されるパルスパターンを固定して減速を行なういわゆる直流制動方式を用いると、従来はその固定されたパルスパターンのオン・オフ制御信号の組み合わせで減速力に違いが生じていた。さらに、直流制動減速途上でＣＰＵからパルス幅変調制御方式によりインバータを制御し、誘導機に印加される電圧を制御しながら誘導機の回転数を降下させる時、制動力が強い場合にはパルス幅変調周波数と誘導機固定子コアの円環振動の固有振動数とが共振し、遠心機本体から不快な異音が発生する不具合が生じていた。
【０００３】
本発明の目的は、上記した従来技術の欠点を排除し、この種の遠心機の制御装置に於いて、固定するパルスパターンを一様にし一定の減速力を得ると共に、制御上の電気的周波数と誘導機の機械的固有振動周波数との共振現象に基づく異音を抑制した新規な制御装置を備えた遠心機を提供することにある。
【０００４】
【課題を解決するための手段】
上記目的は、誘導機の減速時にはパルス成形ロジックがインバータにパルスを出力するパルスパターンを選択固定するための信号出力をＣＰＵに入力し、ＣＰＵが所定の数のパルスをタイマカウンタに出力し、それによりパルス成形ロジックで成形される最適なパルスパターンに固定してインバータに出力し単に一定の減速力が得られるように制御することにより達成される。
【０００５】
さらに、減速時はＣＰＵが誘導機の回転数を把握しながら減速力の制御を行ない、パルス幅変調周波数と誘導機本体の固有振動数とが共振する誘導機の特定回転数領域ではパルス幅制御により減速力を一時抑制することにより達成される。
【０００６】
【発明の実施の形態】
本発明の具体的実施例を以下図面に就いて詳細に説明する。
【０００７】
図１に於いて、１は遠心機全体を制御するマイクロプロセッサ（以下ＣＰＵと略記する）であり、２は発振器２０のクロック出力をＣＰＵ１の指令により分周又はワンショットパルス出力等のパルス出力を信号ライン３１を介して行なうタイマカウンタであり、３はタイマカウンタのパルス出力によりＵ＋、Ｕ−、Ｖ＋、Ｖ−、Ｗ＋、Ｗ−の６種類のパターン信号を同時に出力するパルス成形ロジックであり、４は誘導機となるモータ５を駆動するインバータである。インバータ４は図２に示すようにＵ＋、Ｖ＋、Ｗ＋の上アーム３素子、Ｕ−、Ｖ−、Ｗ−の下アーム３素子の計６個のｉＧＢＴ等から成るスイッチング素子２１から構成されており、それぞれのスイッチング素子２１はパルス成形ロジック３のパルス出力の上記６種類のパターン信号によりそれぞれが対応してオン・オフ制御され、インバータ４は交流電源２８に接続された整流素子２９の出力をコンデンサ３０で平滑した直流出力に接続されている。６は誘導機５の一方の回転軸に載置され回転する遠心分離を行なうロータであり、２２は誘導機５の反対側の回転軸に取り付けられた誘導機５の回転パルスをＣＰＵに出力するエンコーダであり、エンコーダ２２が出力する信号ライン８の回転パルスの周期からＣＰＵ１は誘導機５の回転数を計測するようになっている。７はパルスパターンを選択固定するための信号をＣＰＵ１に出力する制御手段となるＡＮＤ回路であり、パルス成形ロジック３の６種類
のパターン信号出力のうちＵ＋、Ｕ−の信号のＡＮＤ論理を取り、Ｕ＋及びＵ−信号が共に論理“１”の時論理“１”を信号ライン９を介してＣＰＵ１に出力するようになっている。
【０００８】
図２はパルス成形ロジック３から出力される６種類のパターン信号Ｕ＋、Ｕ−、Ｖ＋、Ｖ−、Ｗ＋、Ｗ−の出力状態を示した論理状態遷移図であり、タイマカウンタ２のパルス出力により１２パルス周期で図のようにａ〜ｌに状態が遷移し、Ｕ＋、Ｖ＋、Ｗ＋はそれぞれいわゆる６０°位相遅れの方形波を形成し、Ｕ−、Ｖ−、Ｗ−はそれぞれＵ＋、Ｖ＋、Ｗ＋信号に対するノンオーバラップの相補信号を形成しており、スイッチング素子２１はパターン信号が“０”の論理の時にオン、“１”の論理の時にオフ制御される。
【０００９】
２３はパルス成形ロジック３が出力するインバータ４へのパルスパターン出力のうちＵ−、Ｖ−、Ｗ−の３種類のパターン信号にパルス幅変調制御信号を重畳するインバータ出力調整手段であり、タイマカウンタ２４からは発振器２０のクロック出力を分周した一定周波数Ｔのパルスが論理“０”入力で論理“０”を出力するＵ−、Ｖ−、Ｗ−のパターン信号回路に介してそれぞれ設けられたＡＮＤ回路２５、２６、２７から構成されている。従って図３にＵ−の論理“０”区間でパルス幅変調制御されスイッチング素子Ｕ−がオンするようになっており、他の相Ｖ−、Ｗ−についても同様の動作が行われる。
【００１０】
モータ５の加速、整定時はＣＰＵ１の指令によりいわゆるすべり周波数ｆ／電圧Ｖ制御が行なわれ、周波数ｆの制御はタイマカウンタ２で発振器２０のクロック出力を分周し、パルス成形ロジック３のパターン信号によりインバータ４が動作して誘導機５に回転力を加え、電圧Ｖの制御は誘導機５に加わる電圧をタイマカウンタ２４から出力されるパルス幅変調制御信号によりなされる。
【００１１】
そして、本発明の要点となる誘導機５の直流制動時は、タイマカウンタ２のパルス出力を停止してパルス成形ロジック３のインバータ４に対するパターン信号出力を固定し、回転中の誘導機５のコイルに直流電流を流し制動を掛ける。この場合、図２のａ〜ｌのパターン出力のうち例えばｂの状態で直流電流を誘導機５に流す場合、スイッチング素子２１のうちＶ−とＷ−のみがオン状態となるため制動力が弱くなり、一方ｃの状態ではスイッチング素子２１のうちＵ＋とＶ−及びＷ−がオン状態となるから強い制動力が得られることになり、総じて強弱２種類の制動力に分かれる。本発明では、上記のうち強い制動力を常に得るためにＡＮＤ回路７を用いてｃ或いはｉの状態で直流制動が掛かるように工夫してある。
【００１２】
すなわち、直流制動時にはＣＰＵ１がタイマカウンタ２のパルス出力を一旦停止した後タイマカウンタ２にワンショットパルスを幾度か出力し、パルス成形ロジック３の動作状態を例えばＵ＋及びＵ−が論理“１”のｂの状態のパルスパターンになるとＡＮＤ回路７から信号ライン９を経由してＣＰＵ１に信号が入力され、このｂの状態であることが認識できる。このパルスパターンを基準としてＣＰＵ１が更にタイマカウンタ２に指令しタイマカウンタ２からパルス成形ロジック３にワンショットパルスを出力しｃの状態のパルスパターンをパルス成形ロジック３から出力するようにし強い制動力を得る。ｈの状態を基準としてｉ状態でパルスパターンを選択固定する場合も同様である。
【００１３】
次に、直流制動のパルスパターンを選択した後、ＣＰＵ１は減速途上にある誘導機５の回転数を信号ライン８のパルス出力周期から把握し、この回転数から適切な制動力を与えるためのパルス幅変調制御信号をタイマカウンタ２４に指令し作成する。この減速過程に於いて、予め測定されている所定の誘導機５の機械的固有振動数とタイマカウンタ２４の一定周波数Ｔのパルス幅変調制御信号が接近或いは一致する誘導機５の特定回転数領域に於いて、タイマカウンタ２４の一定周波数のパルス出力の論理“０”区間ｔの期間をしぼり制動力を弱めることにより共振現象の発生を抑制し、これに起因する異音の発生を極力小さくする。
【００１４】
本発明によれば、ロータを回転させる誘導機と、誘導機を駆動するインバータと、誘導機を駆動するためにインバータにパルスパターンを出力するパルス成形ロジックと、パルス成形ロジックが出力するパルスパターンを切り替えるタイマカウンタと、誘導機の減速時の直流制動時にはタイマカウンタのパルスパターンの切り替えを制御するＣＰＵとを有する制御装置を備えた遠心機に於いて、誘導機の減速時にはパルス成形ロジックがインバータに出力するパルスパターンを固定する制御手段と、パルス成形ロジックのＵ＋とＵ−のロジックのＡＮＤを取り誘導機が急減速可能なパルスパターンを選択固定する制御手段を設けたので、常に一定した制動力が得られる効果がある。
【００１５】
また、減速時の誘導機の特定回転数領域に於いては、パルス幅変調制御によりインバータに印加する印加電圧をＣＰＵで抑制制御するようにしたので、パルス幅変調制御用周波数と誘導機本体の固有振動数との共振を抑制することができる。
【図面の簡単な説明】
【図１】本発明の具体的実施例を示すブロック図である。
【図２】パルス成形ロジックから出力されるパターン信号の出力状態を示した図である。
【図３】パルス幅変調制御のタイミングを表した図である。
【図４】ＡＮＤ回路とワンショット信号のタイミングを表した図である。
【符号の説明】
１はＣＰＵ、２はタイマカウンタ、３はパルス成形ロジック、４はインバータ、５は誘導機、６はロータ、７はパルスパターンを選択固定するための信号出力を前記ＣＰＵに入力する制御手段、２１はスイッチング素子、２３はインバータ出力電圧調整手段。
【図１】
0003633311.tif 000002
【図２】
0003633311.tif 000003
【図３】
0003633311.tif 000004
【図４】
0003633311.tif 000005