(57)【特許請求の範囲】
【請求項１】
揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法であって、
前記印刷装置の稼働中に、前記記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視し、
前記電力が基準値よりも低下した場合に前記フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、
前記揮発性メモリに格納された格納開始アドレス情報を読み出し、
読み出した格納開始アドレス情報を前記フラッシュメモリの当該時点での格納開始アドレスから順に格納する、
ことを特徴とする印刷データ格納方法。
【請求項２】
前記電力が基準値以上となった場合に、前記フラッシュメモリから格納開始アドレス情報を読み出し、
読み出した格納開始アドレス情報を前記揮発性メモリに格納する、
ことを特徴とする請求項１記載の印刷データ格納方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、印刷データ格納方法及び印刷装置に係り、より詳しくは、揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法、及び揮発性メモリと最大書き換え可能回数が既知のフラッシュメモリとを含んで構成された記憶装置を有し、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷装置に関する。
【０００２】
【従来の技術】
近年の印刷装置では、印刷データの一時記憶装置として、フラッシュメモリを用いた半導体ディスクを内蔵したものが提案されている。上記フラッシュメモリは、不揮発性のメモリであり且つ記憶されたデータへのアクセス時間が１ミリ秒台以下と非常に高速なアクセスが可能であるので、従来からの磁気ディスクに代わる記憶装置として注目されている。
【０００３】
ところが、フラッシュメモリには、データの書き換え可能回数が５万回〜１０万回と磁気ディスクに比べると少ないという欠点がある。
【０００４】
そこで、フラッシュメモリに印刷データを記憶する際に、該フラッシュメモリの全メモリ領域をまんべんなく平均的に使用するよう制御してフラッシュメモリの寿命を伸ばす技術が特開平７−６４８３１号公報に提案されている。この特開平７−６４８３１号公報には、メモリの記憶領域を多数のセクタに分割し、分割された各セクタの使用状態をセクタ管理テーブルで管理する方式において、該セクタ管理テーブルで検索開始点を順次移動させて未使用セクタを検索し、検索されたセクタを印刷データ格納用のセクタとして選択することにより、多数のセクタの使用頻度を均等にする技術が提案されている。
【０００５】
一方、上記フラッシュメモリは非常に高価であるので、半導体ディスクはフラッシュメモリだけでなく、該フラッシュメモリよりは廉価な揮発性メモリ（例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）等）とセットで構成されることが多い。但し、装置の電源オフや不慮の事故等により電源電圧が所定値以下に低下した場合、揮発性メモリに記憶したデータは失われてしまう。
【０００６】
ところが、上記特開平７−６４８３１号公報の技術は、半導体ディスクでフラッシュメモリのみを構成要素としているため、フラッシュメモリと揮発性メモリとの併用並びに電源電圧低下時の対応については言及していない。
【０００７】
一方、フラッシュメモリへのデータの書き換え回数が所定の最大書き換え可能回数に到達してしまうと、該フラッシュメモリへは一切データの書き換えを行うことができなくなってしまい、フラッシュメモリを交換しない限り印刷装置での印刷処理を再開できなくなってしまう。従って、データの書き換え回数が所定の最大書き換え可能回数に到達する前に、ある程度の時間的な余裕をみこしてフラッシュメモリを交換することが望まれる。
【０００８】
【発明が解決しようとする課題】
本発明は、上記事実を考慮して成されたものであり、フラッシュメモリと揮発性メモリとを含んで構成された半導体ディスクを活用し、フラッシュメモリの延命を図りながら印刷データを格納する技術において、電源電圧の低下時でも印刷データの格納を安定的に継続することができる印刷データ格納方法を提供することを第１の目的とし、適切なタイミングでフラッシュメモリを交換するよう促すことができる印刷装置を提供することを第２の目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の印刷データ格納方法は、揮発性メモリとフラッシュメモリとを含んで構成された記憶装置を有する印刷装置で、フラッシュメモリのメモリ領域を先頭アドレスから最後尾アドレスまで順に循環して使用しながら、受信した印刷データを格納し、最新の印刷データの格納に使用したメモリ領域の次のアドレスを格納開始アドレスとして前記揮発性メモリに格納する印刷データ格納方法であって、前記印刷装置の稼働中に、前記記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視し、前記電力が基準値よりも低下した場合に前記フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、前記揮発性メモリに格納された格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を前記フラッシュメモリの当該時点での格納開始アドレスから順に格納する、ことを特徴とする。
【００１０】
また、請求項２記載の印刷データ格納方法は、請求項１記載の印刷データ格納方法において、前記電力が基準値以上となった場合に、前記フラッシュメモリから格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を前記揮発性メモリに格納する、ことを特徴とする。
【００１２】
上記請求項１記載の印刷データ格納方法では、印刷装置の稼働中に、記憶装置に供給される電力が予め定めた基準値よりも低下しないか常時監視する。そして、供給電力が基準値よりも低下した場合に、フラッシュメモリ及び揮発性メモリに所定の電力を所定時間供給し、揮発性メモリに格納された格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報をフラッシュメモリの当該時点での格納開始アドレスから順に格納する。
【００１３】
これにより、印刷装置の電源がオフされたとき又は電源の故障等の事故が発生したときでも、揮発性メモリに記憶された格納開始アドレス情報の消失を防止し、印刷データ格納処理を安定的に継続することができる。
【００１４】
なお、揮発性メモリに格納する格納開始アドレスの情報は、後に説明するようなフラッシュメモリの記憶領域の物理的なアドレスと、書込処理での開始アドレスをアドレス「０」と設定した論理的なアドレスと、の対応を示すテーブルによって記憶しても良い。
【００１５】
また、揮発性メモリとしてはスタティックランダムアクセスメモリ（ＳＲＡＭ）やダイナミックランダムアクセスメモリ（ＤＲＡＭ）を適用することができる。
【００１６】
上記のような請求項１記載の印刷データ格納方法において、請求項２記載の発明では、記憶装置に供給される電力が基準値以上となった場合、即ち印刷装置の電源がオンされるか又は電源が故障等から復旧した場合に、フラッシュメモリから格納開始アドレス情報を読み出し、読み出した格納開始アドレス情報を揮発性メモリに格納する。これにより、印刷装置の電源オフ又は電源の故障等で一時的にフラッシュメモリに格納された格納開始アドレス情報は、電源オン時又は電源の復旧時に揮発性メモリに戻され、フラッシュメモリを印刷データ格納専用のメモリとして使用する通常時の印刷データ格納処理に戻すことができる。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明に係る印刷装置の実施形態を説明する。
【００２１】
図１には本発明に係る印刷装置１０の要部構成図を示す。この図１に示すように、印刷装置１０の要部では、ＣＰＵ１２、操作部１３、ホストインターフェイス通信装置１４、テープインターフェイス制御装置１６、ディスクコントローラ１８、イメージ発生装置２４、及びプリンタ部インターフェイス制御装置２６が互いに内部バス３０を介して接続されている。このうちディスクコントローラ１８にはハードディスク２０と半導体ディスク２２とが接続されており、イメージ発生装置２４及びプリンタ部インターフェイス制御装置２６にはそれぞれ、実際の印刷処理を実行するプリンタ部２８が接続されている。テープインターフェイス制御装置１６には図示しない磁気テープ装填部が接続されており、該磁気テープ装填部には磁気テープ３５を装填可能とされている。ホストインターフェイス通信装置１４には外部のホストコンピュータ４０が通信回線４２を介して接続されている。さらに、操作部１３は図示しないディスプレイとキーボードとを含んで構成されている。
【００２２】
プリンタ部２８で印刷される印刷データは、ホストコンピュータ４０からホストインターフェイス通信装置１４を介して、あるいは磁気テープ３５からテープインターフェイス制御装置１６を介して入力され、内部バス３０を通ってＣＰＵ１２へ転送される。転送された印刷データはＣＰＵ１２で中間言語に翻訳された後、内部バス３０を介してディスクコントローラ１８へ転送され、ディスクコントローラ１８によって半導体ディスク２２に書き込まれる。半導体ディスク２２への印刷データの書き込みが完了した時点で、ＣＰＵ１２はプリンタ部インターフェイス制御装置２６を介してプリンタ部２８に用紙のフィード命令を出す。プリンタ部２８は、用紙をフィードし該用紙が所定の位置に到達した時点でプリンタ部インターフェイス制御装置２６を介してＣＰＵ１２に用紙到達を通知する。ＣＰＵ１２は用紙到達をもとにイメージ発生装置２４に対して印刷開始を指示する。この時ＣＰＵ１２はディスクコントローラ１８を介して半導体ディスク２２から所定ページの印刷データを読み出す。読み出された所定ページの印刷データはイメージ発生装置２４へ転送され、イメージ発生装置２４でビデオ信号に変換される。このビデオ信号はプリンタ部２８へ送信され、プリンタ部２８で所定の用紙に印刷される。
【００２３】
次に、図２を用いてディスクコントローラ１８及びその周辺機器の構成を説明する。この図２に示すように、ディスクコントローラ１８の内部では、ＭＰＵ５０、メモリ５２、バスドライバ５４、ＤＭＡコントロール回路５６、半導体ディスクコントロール回路５８、及びハードディスクコントロール回路６０が互いにディスクコントローラバス６２を介して接続されている。このうちバスドライバ５４はディスクコントローラバス６２と内部バス３０とを接続している。
【００２４】
また、ディスクコントローラ１８にはハードディスク２０及び半導体ディスク２２がそれぞれ接続されており、このうちハードディスク２０には、オペレーティングシステム（ＯＳ）、アプリケーション・ソフトウエア、フォント・ビットマップ等のデータ、即ち一度ＣＰＵ１２に読み出してしまえば以後アクセス時間が比較的長くかかっても印刷処理に支障のないデータを記憶しておく。
【００２５】
半導体ディスク２２には、ＣＰＵ１２で中間言語に翻訳された印刷データが、内部バス３０、バスドライバ５４、ディスクコントローラバス６２、半導体ディスクコントロール回路５８及び半導体ディスクデータバス６６を介して転送され、該半導体ディスク２２に一時的に記憶される。また、半導体ディスク２２からの印刷データの読み出しはイメージ発生装置２４（図１参照）の命令により実行され、半導体ディスク２２に記憶された順番に読み出され、イメージ発生装置２４へ転送される。
【００２６】
ハードディスク２０及び半導体ディスク２２へのアクセスはＤＭＡコントロール回路５６が制御する。即ち、ＤＭＡコントロール回路５６は、ハードディスク２０への各種制御信号等の入出力を行うハードディスクコントロールバス６８を制御すると共に、ハードディスク２０への各種プログラム情報等のデータの入出力を行うハードディスクデータバス７０を制御する。また、ＤＭＡコントロール回路５６は、半導体ディスク２２への各種制御信号等の入出力を行う半導体ディスクコントロールバス６４を制御すると共に、半導体ディスク２２への印刷データ等の入出力を行う半導体ディスクデータバス６６を制御する。
【００２７】
次に、図３を用いて半導体ディスク２２の概略構成を説明する。図３に示すように、半導体ディスク２２には、不揮発性フラッシュメモリで構成された主記憶部７６と、ＳＲＡＭで構成された動作時代行レジスタ７８と、主記憶部７６及び動作時代行レジスタ７８への入出力を制御する半導体ディスクコントロール部７４と、半導体ディスク２２の電源電圧を監視する電源電圧監視回路８０と、が設けられている。
【００２８】
このような半導体ディスク２２の工場出荷後最初の使用時（使用開始時）には、主記憶部７６の指定場所に予め書き込まれた該主記憶部７６の最大書き換え可能回数Ｎの情報及び製造時に発見された不良メモリセル情報が、半導体ディスクコントロール部７４によって読み出される。
【００２９】
主記憶部７６は所定サイズの多数のセクタに分割され、主記憶部７６へのデータ書き込みはセクタ単位に行われる。また、主記憶部７６の記憶領域におけるセクタの物理的な配置順を示す物理セクタアドレスから上記不良メモリセルを除くことにより、データ書き込み可能領域のみに対して仮想物理セクタアドレスを設定する。具体的には、物理セクタアドレスと仮想物理セクタアドレスとの対応を表す物理セクタアドレス／仮想物理セクタアドレス変換テーブル（以下、物理／仮想物理アドレス変換テーブルと称する）を作成する。
【００３０】
さらに、主記憶部７６へのデータ書込処理の処理プログラムからみた書込開始位置をアドレス「０」とした論理セクタアドレスを仮想物理セクタアドレスに対応して設定し、仮想物理セクタアドレスと論理セクタアドレスとの対応を表す仮想物理セクタアドレス／論理セクタアドレス変換テーブル（以下、仮想物理／論理アドレス変換テーブルと称する）を作成する。
【００３１】
そして、物理／仮想物理アドレス変換テーブル、仮想物理／論理アドレス変換テーブル、及び最大書き換え可能回数Ｎのそれぞれの情報は、動作時代行レジスタ７８に転送され、それぞれの初期設定値として記憶される。なお、使用開始時では、仮想物理／論理アドレス変換テーブルにおいて仮想セクタアドレスと論理セクタアドレスとは同一の値となる。
【００３２】
また、半導体ディスク２２への印刷データの格納処理実行時には、書き込むべきセクタアドレス（論理セクタアドレス）の情報がＭＰＵ５０（図２参照）から半導体ディスクコントロールバス６４を介し半導体ディスクコントロール部７４に通知される。半導体ディスクコントロール部７４は、動作時代行レジスタ７８内の仮想物理／論理アドレス変換テーブルを参照して上記通知された論理アドレスをその時点の仮想物理セクタアドレスに変換する。さらに、半導体ディスクコントロール部７４は、動作時代行レジスタ７８内の物理／仮想物理アドレス変換テーブルを参照して上記変換した仮想物理セクタアドレスを物理セクタアドレスに変換する。そして、半導体ディスクデータバス６６を介して印刷データを取り込み、主記憶部７６における上記物理セクタアドレスに印刷データを書き込む。
【００３３】
なお、主記憶部７６には図４に示すようなリング型ＦＩＦＯ（先入れ先出し型メモリ）９０が構成されている。リング型ＦＩＦＯ９０では、例えば、先頭セクタ９２から書き始め、書き込みが進むたびセクタ番号を更新して、最終セクタ９４の書き込みが終了すると再び先頭セクタ９２に戻る。このように書き込み位置が逐次更新され再書き込みする先頭位置が固定しないように制御される。
【００３４】
また、図５に示す平面概念図は、仮想物理セクタアドレスと論理セクタアドレスとの対応が更新されるようすを示す。例えば、印刷開始時は仮想物理セクタアドレス０を論理セクタアドレス０とみなし該仮想物理セクタアドレス０から使用する。印刷終了時に仮想物理セクタアドレス１２まで書き込まれていたとすると、次書き込みは仮想物理セクタアドレス１３を論理セクタアドレス０とみなし該仮想物理セクタアドレス１３（その時点の論理セクタアドレス０）から書き込みを始める。
【００３５】
図６には、主記憶部７６の使用開始直後の仮想物理セクタアドレス／論理セクタアドレス変換の概念を示す。この図６に示すように主記憶部７６は未使用のため、仮想物理セクタアドレスと論理セクタアドレスとは一致する。その後リングＦＩＦＯがｎ回転したとすると、主記憶部７６の残有効書換回数Ｋは、最大書き換え可能回数Ｎから上記回転数ｎを減算した（Ｎ−ｎ）回となり、この残有効書換回数Ｋ（＝Ｎ−ｎ）の情報が動作時代行レジスタ７８に記憶される。そして、第一回目の使用で仮想物理セクタアドレス１２まで書き込み処理がされていたとすると、第二回目の使用は、仮想物理セクタアドレス１３から始まる。
【００３６】
一方、図７には主記憶部７６に使用開始から第二回目の仮想物理セクタアドレス／論理セクタアドレス変換の概念を示す。この図７に示すように第一回目の使用によって、論理セクタアドレス０は仮想物理セクタアドレス１３に移動した。この間リングＦＩＦＯがｍ回転したとすると半導体ディスク２２の残有効書換回数Ｋは、前回の残有効書換回数Ｋ（＝Ｎ−ｎ）から上記回転数ｍを減算した（Ｎ−ｎ−ｍ）回となり、この残有効書換回数Ｋ（＝Ｎ−ｎ−ｍ）の情報が動作時代行レジスタ７８に記憶される。
【００３７】
なお、リングＦＩＦＯの回転数は、仮想物理セクタアドレス０を通過した回数によってカウントされる。
【００３８】
次に、本発明の電源電圧の監視、電源電圧低下時の対応に係る構成を説明する。
【００３９】
図３に示すように半導体ディスク２２への電力供給は、電源ライン７２及び電源電圧監視回路８０を介して行われる。この電源電圧監視回路８０は、電源電圧を常時監視しており、電源電圧が規定電圧より降下した場合に、電源監視信号線８２を介して半導体ディスクコントロール部７４に、電源電圧が降下した旨の警告信号を出力する。
【００４０】
上記警告信号を受け取った半導体ディスクコントロール部７４は、その時点で動作時代行レジスタ７８に記憶されているデータを、主記憶部７６の複数の指定場所にそれぞれ書き込む。なお、主記憶部７６の指定場所は、メモリセル破壊を考慮して常に２か所以上設定している。
【００４１】
電源電圧監視回路８０は図示しない電圧保持用のコンデンサを内蔵しており、上記警告信号を出力してから所定時間（主記憶部７６へのデータ書き込みが完了するまでの時間よりも長い時間）、動作時代行レジスタ７８、主記憶部７６及び半導体ディスクコントロール部７４に規定電圧以上の電力を供給する機能を有する。電源断もしくは電源電圧降下後に再度電源電圧が規定値以上に復旧した時点で、電源電圧監視回路８０は電源監視信号線８２を介して半導体ディスクコントロール部７４に、電源電圧が復旧した旨の復旧通知信号を出力する。
【００４２】
半導体ディスクコントロール部７４は上記復旧通知信号を受信した場合、主記憶部７６の指定場所に書き込まれている格納データを動作時代行レジスタ７８に書き戻す。
【００４３】
次に、本実施形態の作用を説明する。まず、図８を用いて、半導体ディスク２２の最大書き込み回数を越えないように監視する処理の制御ルーチンを説明する。なお、この処理は印刷装置１０の電源投入時にディスクコントローラ１８内のＭＰＵ５０によって実行される。
【００４４】
図８のステップ１０２では、残有効書換回数Ｋ、物理／仮想物理アドレス変換テーブル、及び仮想物理／論理アドレス変換テーブルの各情報を主記憶部７６から読み出し、動作時代行レジスタ７８に書き込む（セットする）。なお、主記憶部７６のフラッシュメモリの工場出荷後又は交換後の第１回目使用時には、残有効書換回数Ｋは最大書き換え可能回数Ｎに等しい。
【００４５】
次のステップ１０４では処理が書込処理であるか否（読取処理である）かを判定する。ここで処理が書込処理でなく読取処理である場合は、ステップ１０６へ進み読取開始セクタアドレス及び読取対象のデータのサイズをセットし、次のステップ１０８で読取対象のデータを読み取る。この読取処理が完了すると、ステップ１２８へ進み印刷処理が終了したか否かを判定する。印刷処理が残っている場合はステップ１０４へ戻る。
【００４６】
一方、ステップ１０４で処理が書込処理である場合は、ステップ１１０へ進み書込開始セクタアドレス（論理セクタアドレス０に対応する仮想物理セクタアドレス）及び書込対象のデータのサイズをセットする。次のステップ１１２では、書込開始セクタアドレスと書き込みセクタ数とに基づいて書込終了セクタアドレスを計算し、この結果から先頭アドレスを通過するか否かを判定する。ここで先頭アドレスを通過しない場合は、後述するステップ１２４へ進む。
【００４７】
一方、ステップ１１２で先頭アドレスを通過する場合は、ステップ１１４へ進み残有効書換回数Ｋを１つ減少させる。ここで、１つ減った残有効書換回数Ｋが予め定めた残有効書換回数の限界値（一例として１０）以下になった場合はステップ１１６で肯定判定されステップ１１８へ進み、主記憶装置７６への書き込みを禁止する緊急処理を実行する。例えば、主記憶装置７６への書き込みができないように、印刷装置１０の印字機能を止めるようＣＰＵ１２に依頼しプリンタ部２８を停止させる。
【００４８】
また、残有効書換回数Ｋが予め定めた残有効書換回数の警告値（一例として５０００）以下になった場合はステップ１２０で肯定判定されステップ１２２へ進み、主記憶装置７６を構成するフラッシュメモリを交換するようオペレータに促すメッセージを操作部１３のディスプレイに表示するよう、ＣＰＵ１２に要求する。
【００４９】
このステップ１２２で交換表示を要求した後、又は残有効書換回数Ｋが５０００より大きい場合は、ステップ１２４へ進み書込対象のデータを主記憶部７６の書込開始セクタアドレスから順に書き込む。この書込処理が完了すると、ステップ１２６へ進み、書き込み終了セクタアドレスの次のセクタアドレスが論理アドレス「０」となるよう、仮想物理／論理アドレス変換テーブルを更新する。
【００５０】
次のステップ１２８では上述したように印刷処理が終了したか否かを判定し、印刷処理が残っている場合はステップ１０４へ戻り、印刷処理が終了した場合はステップ１３０で当該時点での残有効書換回数Ｋを記憶すると共に、書き込み開始セクタアドレスがセットされた（上記ステップ１２６で更新された）仮想物理／論理アドレス変換テーブルを記憶して処理を終了する。
【００５１】
以上の処理により、主記憶部７６は、先頭アドレスから最後尾アドレスまで順に繰り返し使用されるので、主記憶部７６の全領域の使用頻度を均等化することができ、主記憶部７６の寿命を延ばすことができる。
【００５２】
また、主記憶部７６を印刷データ格納専用のメモリとして、動作時代行レジスタ７８を、残有効書換回数Ｋ、物理／仮想物理アドレス変換テーブル、及び仮想物理／論理アドレス変換テーブルの各情報を格納する専用のメモリとして、それぞれ使用している。主記憶部７６のみを用いて上記全ての情報を格納する場合には、該主記憶部７６内に上記残有効書換回数Ｋや各アドレス変換テーブルを格納するための固定された領域を確保する必要が生じるが、本実施形態ではその必要は無い。即ち、主記憶部７６全領域の使用頻度の均等化を図りつつ主記憶部７６を印刷データ格納専用のメモリとして有効利用することができる。
【００５３】
さらに、主記憶部７６へのデータの書き換え回数を常に監視しているので、該書き換え回数が最大書き換え可能回数に対して基準範囲内（例えば、５０００回以内）となった適正なタイミングで主記憶部７６の交換を要する旨の警告を、印刷装置１０のオペレータに発することができる。これにより、主記憶部７６を構成するフラッシュメモリへのデータの書き換え回数が最大書き換え可能回数に到達した後又は到達する直前ではなく、ある程度の時間的余裕がある時点でフラッシュメモリの交換を行うことができる。
【００５４】
次に、本発明の電源電圧の監視、電圧低下時の対応について説明する。
図３に示すように半導体ディスク２２への電力供給は、電源ライン７２及び電源電圧監視回路８０を介して行っている。ここで電源電圧監視回路８０は、電源電圧を常時監視しており、電源電圧が規定電圧より降下すると、電源監視信号線８２を介して半導体ディスクコントロール部７４に、電源電圧が降下した旨の警告信号を出力する。
【００５５】
さらに、電源電圧監視回路８０は、上記警告信号を出力してから主記憶部７６へのデータ書き込みが完了するまでの間、電源電圧監視回路８０に内蔵した電圧保持用のコンデンサから、動作時代行レジスタ７８、主記憶部７６及び半導体ディスクコントロール部７４に規定電圧以上の電力を所定時間供給する。これにより、電源電圧が降下している間でも、動作時代行レジスタ７８、主記憶部７６及び半導体ディスクコントロール部７４は所定時間動作可能となる。
【００５６】
上記電源電圧監視回路８０からの警告信号を受け取った半導体ディスクコントロール部７４は、その時点で動作時代行レジスタ７８に記憶されているデータ、即ち、残有効書換回数Ｋ、物理／仮想物理アドレス変換テーブル、及び仮想物理／論理アドレス変換テーブル等のデータを読み出し、読み出したデータを主記憶部７６の複数の指定場所にそれぞれ書き込む。
【００５７】
このように電源電圧が規定電圧より降下した場合に、動作時代行レジスタ７８に記憶されていたデータが自動的に主記憶部７６の複数の指定場所に記憶されるので、動作時代行レジスタ７８に記憶されていた上記残有効書換回数Ｋや各変換テーブル等の印刷データ格納処理に必要不可欠なデータが失われることを防止できる。これにより、印刷データ格納処理を安定的に継続することができる。
【００５８】
また、動作時代行レジスタ７８に記憶されているデータは、主記憶部７６のメモリセル破壊を考慮して常に２か所以上に記憶するので、より確実にデータを退避することができる。
【００５９】
その後、電源電圧が規定値以上に復旧すると、電源電圧監視回路８０は電源監視信号線８２を介して半導体ディスクコントロール部７４に、電源電圧が復旧した旨の復旧通知信号を出力する。半導体ディスクコントロール部７４は上記復旧通知信号を受信すると、主記憶部７６の指定場所に書き込まれている格納データを動作時代行レジスタ７８に書き戻す。このようにして元の状態に戻すことができる。
【００６０】
なお、上記実施形態で、主記憶部（不揮発性フラッシュメモリ）７６の交換を要する旨の警告は、操作部１３のディスプレイに所定の警告メッセージを表示することに限定されるものではなく、印刷装置１０にスピーカを設け該スピーカから音声でオペレータに報知しても良いし、プリンタ部２８で所定の警告メッセージを用紙に記録し排出することによりオペレータに報知しても良い。また、上記警告メッセージの表示、音声での警告、警告メッセージのプリントのうち複数を組み合わせて実行しても良い。
【００６１】
また、上記実施形態での残有効書換回数の限界値「１０」や残有効書換回数の警告値「５０００」は一例であり、これらの数値に限定されるものではない。また、上記以外に警告値を複数個（例えば、３０００、１０００、５００等）設定し、複数段階で警告を行っても良い。
【００６２】
【発明の効果】
請求項１記載の発明によれば、印刷装置の電源がオフされたとき又は電源の故障等の事故が発生したときでも、揮発性メモリに記憶された格納開始アドレス情報の消失を防止し、印刷データ格納処理を安定的に継続することができる、という効果が得られる。
【００６３】
また、請求項２記載の発明によれば、印刷装置の電源オフ又は電源の故障等で一時的にフラッシュメモリに格納された格納開始アドレス情報は、電源オン時又は電源の復旧時に揮発性メモリに戻され、フラッシュメモリを印刷データ格納専用のメモリとして使用する通常時の印刷データ格納処理に戻すことができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明に係る印刷装置の要部構成図である。
【図２】ディスクコントローラの内部構成図である。
【図３】半導体ディスクの内部構成図である。
【図４】主記憶部のリングＦＩＦＯ構成図である。
【図５】リングＦＩＦＯの平面化概念図である。
【図６】半導体ディスクの第一回使用時における仮想物理セクタアドレスと論理セクタアドレスとの対応を示す図である。
【図７】半導体ディスクの第二回使用時における仮想物理セクタアドレスと論理セクタアドレスとの対応を示す図である。
【図８】主記憶部への書き込み回数監視処理の制御ルーチンを示す流れ図である。
【符号の説明】
１０    印刷装置
１２    ＣＰＵ
１８    ディスクコントローラ
２２    半導体ディスク
５０    ＭＰＵ
５８    半導体ディスクコントロール回路
７４    半導体ディスクコントロール部
７６    主記憶部
７８    動作時代行レジスタ
８０    電源電圧監視回路
【図１】
0003661286.tif 000002
【図２】
0003661286.tif 000003
【図３】
0003661286.tif 000004
【図４】
0003661286.tif 000005
【図５】
0003661286.tif 000006
【図６】
0003661286.tif 000007
【図７】
0003661286.tif 000008
【図８】
0003661286.tif 000009