(57)【特許請求の範囲】
【請求項１】
厚膜基板（１）と、この厚膜基板上に形成された帯状の導体（２）と、この導体の一部が露出するように前記厚膜基板上に形成された絶縁膜（３）と、前記露出した導体上に電極（５）がはんだ付けされた半導体素子（４）とを有する混成集積回路装置において、
前記絶縁膜は、前記導体の一部を露出させるための開口部（７、７ａ〜７ｄ、７ｅ〜７ｒ）を有し、かつ前記帯状の導体の長手方向において前記導体上に前記開口部の両端が位置するように形成されており、
さらに、前記絶縁膜は、上部に前記半導体素子が位置する領域において前記厚膜基板が露出するように形成され、前記半導体素子と前記厚膜基板との間にモールド材を入れるための空間が確保されていることを特徴とする混成集積回路装置。
【請求項２】
前記厚膜基板上に、前記帯状の導体が複数並列配置されており、それらの帯状の導体を横切るように前記絶縁膜の開口部（７、７ａ〜７ｄ）が形成されていることを特徴とする請求項１に記載の混成集積回路装置。
【請求項３】
前記開口部（７ｅ〜７ｒ）は、前記導体の幅方向にも両端を有しており、この幅方向の両端が前記導体上に位置するように前記絶縁膜が形成されていることを特徴とする請求項１に記載の混成集積回路装置。
【請求項４】
前記厚膜基板上に、前記帯状の導体が前記長手方向に対向して離間配置されており、それらの対向配置した帯状の導体のそれぞれに前記開口部（７、７ａ〜７ｄ、７ｅ〜７ｒ）が形成されていることを特徴とする請求項１乃至３のいずれか１つに記載の混成集積回路装置。
【請求項５】
厚膜基板（１）と、
この厚膜基板上に並列配置された複数の帯状の導体（２）からなる第１の導体群（Ａ（又はＢ））と、
前記厚膜基板上に前記第１の導体群と離間して並列配置された複数の帯状の導体からなる第２の導体群（Ｃ（又はＤ））と、
前記それぞれの導体の一部が露出するように前記厚膜基板上に形成された絶縁膜（３）と、
前記露出した導体上に電極（５）がはんだ付けされた半導体素子（４）とを備え、
前記絶縁膜は、前記それぞれの導体の一部を露出させるための開口部（７、７ａ〜７ｄ、７ｅ〜７ｒ）を有し、かつ前記開口部は、前記それぞれの導体上で導体の長手方向において両端が位置するように形成されており、
さらに、前記絶縁膜は、上部に前記半導体素子が位置する領域において前記厚膜基板が露出するように形成され、前記半導体素子と前記厚膜基板との間にモールド材を入れるための空間が確保されていることを特徴とする混成集積回路装置。
【請求項６】
前記開口部（７）は、枠状のものであって、その１辺が前記第１の導体群を横切り、他の１辺が前記第２の導体群を横切るように形成されていることを特徴とする請求項５に記載の混成集積回路装置。
【請求項７】
前記開口部は、前記第１の導体群を横切るように形成された第１の開口部（７ａ（又は７ｂ））と、前記第２の導体群を横切るように形成された第２の開口部（７ｃ（又は７ｄ））を有していることを特徴とする請求項５に記載の混成集積回路装置。
【請求項８】
厚膜基板（１）と、
この厚膜基板上に、四角形における４辺の位置関係で形成され、それぞれの辺において並列配置された複数の帯状の導体（２）からなる第１乃至第４の導体群（Ａ〜Ｄ）と、
前記それぞれの導体の一部が露出するように前記厚膜基板上に形成された絶縁膜（３）と、
前記露出した導体上に電極（５）がはんだ付けされた半導体素子（４）とを備え、
前記絶縁膜は、前記それぞれの導体の一部を露出させるための開口部（７、７ａ〜７ｄ、７ｅ〜７ｒ）を有し、かつ前記開口部は、前記それぞれの導体上で導体の長手方向において両端が位置するように形成されており、
さらに、前記絶縁膜は、上部に前記半導体素子が位置する領域において前記厚膜基板が露出するように形成され、前記半導体素子と前記厚膜基板との間にモールド材を入れるための空間が確保されていることを特徴とする混成集積回路装置。
【請求項９】
前記開口部は前記第１乃至第４の導体群を横切るようにして形成された１つの開口部（７）からなることを特徴とする請求項８に記載の混成集積回路装置。
【請求項１０】
前記開口部は前記第１乃至第４の導体群の導体群毎に分離して形成された４つの開口部（７ａ〜７ｄ）からなることを特徴とする請求項８に記載の混成集積回路装置。
【請求項１１】
前記４つの開口部は四角形状の４辺の位置関係あり、それぞれのコーナー部において前記第１乃至第４群のいずれかに属する導体が形成されていることを特徴とする請求項１０に記載の混成集積回路装置。
【請求項１２】
前記開口部（７ｅ〜７ｒ）は、前記それぞれの導体上で導体の長手方向と幅方向に両端を有する多角形のものであることを特徴とする請求項５又は８に記載の混成集積回路装置。
【請求項１３】
前記開口部（７ｅ〜７ｒ）は、前記それぞれの導体上に位置するように形成された円形のものであることを特徴とする請求項５又は８に記載の混成集積回路装置。
【請求項１４】
厚膜基板（１）上に導体（２）を印刷形成し、導体の一部が露出するように絶縁膜（３）を前記厚膜基板上に印刷形成し、前記露出した導体上に半導体素子（４）の電極（５）をはんだ付けするようにした混成集積回路装置の製造方法において、
前記絶縁膜を、前記導体の長手方向において前記導体上に両端を有して開口形成するとともに、上部に前記半導体素子が位置する領域において前記厚膜基板が露出するように形成して、前記半導体素子と前記厚膜基板との間にモールド材を入れるための空間を確保したことを特徴とする混成集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、厚膜基板上に露出して形成された導体と半導体素子の電極とがはんだ付けされてなる混成集積回路装置およびその製造方法に関する。
【０００２】
【従来の技術】
図７に従来の混成集積回路装置の構成を示す。（ａ）は断面構成図、（ｂ）は半導体素子としての半導体チップを厚膜基板にはんだ付けする前の状態を示す平面図である。
混成集積回路装置は、厚膜基板１上に複数の導体２をスクリーン印刷し、導体２の一部が露出するように厚膜基板１の上に絶縁膜としての保護ガラス３をスクリーン印刷し、露出した導体２上に四角形状の半導体チップ４の電極５（表面がはんだで覆われたもの）をはんだ付けして構成される。
【０００３】
保護ガラス３は、図７（ｂ）に示すように、導体２の一部の領域（以下、導体ランドという）２ａが露出するように開口部６を有して形成されており、その導体ランド２ａに半導体チップ４の電極５がはんだ付けされる。なお、図７（ｂ）において、保護ガラス３の形成領域をハッチングで示している。
【０００４】
【発明が解決しようとする課題】
上記した従来のものでは、導体２の長手方向の１箇所を保護ガラス３で区切ることにより導体ランド２ａを形成している。
この場合、導体２と保護ガラス３のマスク合わせズレが生じなければ、全ての導体ランド２ａの面積を均一にして、半導体チップ４の電極５を良好にはんだ付けすることができる。
【０００５】
しかしながら、導体２と保護ガラス３のマスク合わせズレが生じると、導体ランド２ａの面積が一定にならない。例えば、図８（ｂ）に示すように保護ガラス３が図の右側へズレて形成された場合には、露出距離ａ、ｂが異なり、左右の導体ランド２ａの面積が不均一になる。このため、導体ランド２ａ上に供給されるはんだ高さが不均一になり、図８（ａ）に示すように半導体チップ４を適正に組み付けることができない。また、場合によっては電極５のオープン、はんだつぶれによる導体ランド２ａ間のショートなどの問題も生じうる。
【０００６】
特に、近年、ＩＣの高集積化および１チップ化により、半導体チップ４の電極数が多くなってきており、半導体チップ４の電極サイズおよび導体ランド２ａを微細化する場合には、上記した問題が顕著になる。
本発明は上記問題に鑑みたもので、導体と絶縁膜との間に位置ズレが生じても導体ランドの面積を一定にすることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至１３に記載の発明においては、絶縁膜（３）は、導体（２）の一部を露出させるための開口部（７、７ａ〜７ｄ、７ｅ〜７ｒ）を有し、かつ帯状の導体の長手方向において導体上に開口部の両端が位置するように形成されており、さらに、絶縁膜は、上部に半導体素子（４）が位置する領域において厚膜基板（１）が露出するように形成され、半導体素子と厚膜基板との間にモールド材を入れるための空間が確保されていることを特徴としている。
【０００８】
従って、導体の長手方向に絶縁膜との間で位置ズレが生じても、開口部の両端間の距離が一定であるため、導体ランドの面積を一定にすることができる。このことにより、半導体素子を適正に実装することができる。また、上部に半導体素子が位置する領域において厚膜基板が露出するように絶縁膜を形成し、半導体素子と前記厚膜基板との間にモールド材を入れるための空間を確保しているので、モールドする際のモールド材の侵入を容易にすることができる。なお、請求項１１に記載の発明のように、導体群（Ａ〜Ｄ）毎に４つの開口部（７ａ〜７ｄ）を分離して形成し、それぞれのコーナー部において導体を形成するようにすれば、コーナー部に電極を有する半導体素子においても、適正に導体ランドを形成することができる。
【００１０】
【発明の実施の形態】
（第１実施形態）
図１（ａ）に第１実施形態に係る混成集積回路装置の断面構成を示し、同図（ｂ）に半導体チップを厚膜基板にはんだ付けする前の平面構成を示す。
厚膜基板１上には、並列配置された複数の帯状の導体２が形成されており、それらは四角形の４辺の位置関係をなす第１乃至第４の導体群Ａ〜Ｄを構成している。ここで、導体ランド２ａを形成するための保護ガラス３の開口部は、図７で示した従来の開口部６と異なり、図１（ｂ）に示すように、第１乃至第４の導体群Ａ〜Ｄのそれぞれを横切るようにして形成された１つの枠状の開口部７となっている。
【００１１】
この開口部７は、それぞれの導体２の長手方向において導体２上に両端が位置しているため、開口部７が導体２に対し上下左右方向にズレても、開口部７の両端が導体２上に位置している限り、導体ランド２ａの面積は一定となる。
なお、導体２および保護ガラス３には印刷ズレがあり、また導体２と保護ガラス３との間にはマスク合わせズレがあるが、前者をαμｍ、後者を±βμｍとした時、導体２の端部と開口部７の端部との距離（図（ｂ）に示すｄ）が、α＋βμｍ以上になるように設定しておけば、図２に示すように最大限のズレが生じても、導体１上に開口部７の両端を位置させることができるため、導体ランド２ａの面積を一定にすることができる。
【００１２】
従って、導体ランド２ａ上に供給されるはんだ高さを均一にして、半導体チップ４を適正に組み付けることができる。
次に、本実施形態に係る混成集積回路装置の製造方法について図３を基に説明する。
〔図３（ａ）の導体印刷工程〕
厚膜導体１上に印刷マスク１０を設置し、導体ペースト１１をスキージ１２を用いてスクリーン印刷し、厚さ約１０μｍの導体２を形成する。
〔図３（ｂ）の焼成・乾燥工程〕
導体２が印刷された厚膜導体１を、焼成し、乾燥させる。
〔図３（ｃ）の抵抗印刷・焼成・乾燥工程〕
所望の導体２間に、混成集積回路の一部をなす抵抗体１３を印刷形成し、その後、焼成、乾燥を行う。
〔図３（ｄ）の保護ガラス印刷工程〕
印刷マスク１４を設置し、ガラスペースト１５をスキージ１６を用いてスクリーン印刷し、厚さ約１５μｍの保護ガラス３を形成する。この場合、印刷マスク１４として、保護ガラス３の形成パターンが図１（ｂ）のようになるものを用いる。
〔図３（ｅ）の焼成・乾燥工程〕
保護ガラス３が形成された厚膜導体１を、焼成し、乾燥させる。
〔図３（ｆ）のはんだ印刷工程〕
印刷マスク１７を設置し、はんだペースト１８をスキージ１９を用いてスクリーン印刷し、導体ランド２ａ上にはんだ２０を形成する。
〔図３（ｇ）の素子組付工程〕
半導体チップ４の電極５を導体ランド２ａ上のはんだ２０に位置合わせしてはんだ付けする。
（第２実施形態）
半導体チップ４のサイズが小さくコーナー部にも電極５が存在する場合には、図４に示すように、コーナー部に導体２が存在するように導体２の形成パターンを設定し、保護ガラス３の開口部を、第１乃至第４の導体群Ａ〜Ｄのそれぞれに対応して分割した開口部７ａ〜７ｄとする。
【００１３】
この場合、４つの開口部７ａ〜７ｄは四角形状の４辺の位置関係にあり、それぞれのコーナー部において、導体２が存在することになる。
従って、この実施形態においても、それぞれの開口部により導体ランド２ａの面積を一定にすることができる。
（第３実施形態）
上記した第１実施形態では、半導体チップ４と厚膜基板１との間に保護ガラス３が存在して形成されるが、このようにすると、半導体チップ４を実装後、樹脂モールドする際に、モールド材が半導体チップ４と厚膜基板１との間に入りにくくなる可能性がある。
【００１４】
そこで、この実施形態においては、図５に示すように、上部に半導体チップ４が位置する領域８において保護ガラス３を形成せずに厚膜導体１を露出させるようにしている。従って、半導体チップ４と厚膜基板１との間に空間が確保されるため、モールド材を半導体チップ４と厚膜基板１との間に入れやすくすることができる。
（第４実施形態）
上記した種々の実施形態では、導体群に対して開口部を形成するものを示したが、図６に示すように、個々の導体２に対して開口部７ｅ〜７ｒを形成するようにしてもよい。この場合、上下左右方向に導体２と保護ガラス３間においてマスク合わせズレが生じても、導体２の長手方向、幅方向に開口部３ａのそれぞれの両端が位置するため、導体ランド２ａの面積を一定にすることができる。
【００１５】
この実施形態における開口部としては、図に示すような正方形に限らず、それ以外の多角形でもよく、また円形でもよい。
また、この実施形態に対し、上記第３実施形態のように、上部に半導体チップ４が位置する領域８において保護ガラス３を形成しないようにしてもよい。
なお、上述した種々の実施形態において、厚膜基板１としては、単層の基板に限らず、絶縁膜を介して下部と上部導体が形成される厚膜２層基板や、導体が内部に何層も形成されている多層基板であってもよい。
【００１６】
また、導体上に形成する絶縁膜としては、保護ガラス以外に、絶縁ガラスを用いることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る混成集積回路装置の構成を示す図である。
【図２】図１に示すものにおいて、導体２と保護ガラス３との間に位置ズレが生じた場合の状態を示す図である。
【図３】図１に示す混成集積回路装置の製造工程を示す工程図である。
【図４】本発明の第２実施形態を示す図である。
【図５】本発明の第３実施形態を示す図である。
【図６】本発明の第４実施形態を示す図である。
【図７】従来の混成集積回路装置の構成を示す図である。
【図８】図７に示すものにおいて、導体２と保護ガラス３との間に位置ズレが生じた場合の問題点を説明するための図である。
【符号の説明】
１…厚膜基板、２…導体、３…保護ガラス、４…半導体チップ、５…電極、
７、７ａ〜７ｄ、７ｅ〜７ｒ…開口部。
【図１】
0003656307.tif 000002
【図２】
0003656307.tif 000003
【図３】
0003656307.tif 000004
【図４】
0003656307.tif 000005
【図５】
0003656307.tif 000006
【図６】
0003656307.tif 000007
【図７】
0003656307.tif 000008
【図８】
0003656307.tif 000009