(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された二酸化シリコン膜と、この二酸化シリコン膜上に成膜されたＴｉ／ＴｉＮ系のバリアメタル膜と、このバリアメタル膜上に設けられた電極配線とを備えてなる半導体装置において、前記二酸化シリコン膜が、それぞれプラズマＣＶＤで成膜され、ふっ素を残存させた第1の二酸化シリコン膜と第2の二酸化シリコン膜とでなると共に、バリアメタル膜側の前記第2の二酸化シリコン膜が、材料ガスにＳｉＨ４ガスを用いて成膜されていることを特徴とする半導体装置。
【請求項２】
第１の二酸化シリコン膜が、材料ガスにＴＥＯＳガスを用いて成膜されていることを特徴とする請求項1記載の半導体装置。
【請求項３】
半導体基板上にふっ素を残存させながらプラズマＣＶＤにより第１の二酸化シリコン膜を形成する工程と、前記第１の二酸化シリコン膜上にモノシランガスを用い、ふっ素を残存させながらプラズマＣＶＤにより第２の二酸化シリコン膜を形成する工程と、前記第２の二酸化シリコン膜上にＴｉ／ＴｉＮ系バリアメタル膜を形成する工程と、前記バリアメタル膜の形成後に所定温度で熱処理する工程とを具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、二酸化シリコン膜上にバリアメタル膜を間に介在させて電極配線を設けるようにした半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置は、搭載する機器等の小型高性能化に伴い微細化、高集積化されてきている。また、このような中で動作の高速化において、装置におけるＣＲ遅延が問題となっており、この問題の解消のために、静電容量の低減が行われている。
【０００３】
以下、従来技術を、図２を参照して説明する。図2は要部の断面図で、図２において、１は半導体基板であり、2は半導体基板1の上面に形成された層間絶縁膜の二酸化シリコン膜で、この二酸化シリコン膜2は、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｘｙｓｉａｎｅ；Ｓｉ（ＯＣ２Ｈ５）４）ガスを主原料に使用したプラズマＣＶＤ法によって所定膜厚となるように堆積させている。さらに、二酸化シリコン膜2には、誘電率を低下させることによって静電容量が低減するよう、その形成プロセスの中でフッ素（Ｆ）を膜中に残存させるようにしている。
【０００４】
また、3は二酸化シリコン膜2上に成膜されたＴｉ／ＴｉＮ系のバリアメタル膜であり、バリアメタル膜３上には、Ａｌ−Ｃｕ合金でなる電極配線４が設けられている。なお、バリアメタル膜３は図示しないが二酸化シリコン膜２側に設けられたＴｉ膜と、電極配線４側に設けられたＴｉＮ膜とでなる二重膜の構成を取っている。そして、バリアメタル膜３は積層された後にコンタクト抵抗を低減するため、所定温度での熱処理が加えられる。
【０００５】
また、電極配線４上には絶縁保護膜５が被覆されており、この絶縁保護膜５の所定位置を開孔させ、その中に露出するパッド部６に回路への給電、あるいは信号の伝達等を行うためにリードワイヤ７が接続されている。この接続はパッド部６及びリードワイヤ７に対して熱、圧力、振動などの外力が加えられ、両者の境界面に組成変形を与え、拡散接合によって行われる。
【０００６】
しかしながら上記の従来技術においては、リードワイヤ７を接合する際に、あるいは接合後において、パット部６で二酸化シリコン膜２とバリアメタル膜３との界面近傍での密着強度が低くて接合強度不足となり、パッド剥がれ等が生じる場合がある。このため、装置の信頼性を向上させる上で、二酸化シリコン膜２の誘電率を低くしながらも、二酸化シリコン膜２とバリアメタル膜３の密着性を高める必要がある。
【０００７】
そこで、その要因を究明したところ、二酸化シリコン膜２上にバリアメタル膜３を形成した後の製造過程で、例えば４００℃〜５００℃程度の温度での、多数のアニール工程を経ることになる。そして、こうしたアニール工程を経ることで、誘電率低下のために二酸化シリコン膜2の中に残存させたフッ素が、二酸化シリコン膜２とバリアメタル膜３との界面に拡散し、弗化チタン（ＴｉＦ）が形成されて両膜の密着性が低下することが判明した。
【０００８】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところはＣＲ遅延を改善すべく二酸化シリコン膜の誘電率を低くしながら、二酸化シリコン膜とバリアメタル膜との密着性を向上させることで、パット部におけるリードワイヤ接合強度を増加させ、パッド剥がれ等が生じる虞を少なくした信頼性の高い半導体装置およびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体装置およびその製造方法は、半導体基板上に形成された二酸化シリコン膜と、この二酸化シリコン膜上に成膜されたＴｉ／ＴｉＮ系のバリアメタル膜と、このバリアメタル膜上に設けられた電極配線とを備えてなる半導体装置において、二酸化シリコン膜が、それぞれプラズマＣＶＤで成膜され、ふっ素を残存させた第1の二酸化シリコン膜と第2の二酸化シリコン膜とでなると共に、バリアメタル膜側の第2の二酸化シリコン膜が、材料ガスにＳｉＨ４ガスを用いて成膜されていることを特徴とするものであり、
また、半導体基板上にふっ素を残存させながらプラズマＣＶＤにより第１の二酸化シリコン膜を形成する工程と、第１の二酸化シリコン膜上にモノシランガスを用い、ふっ素を残存させながらプラズマＣＶＤにより第２の二酸化シリコン膜を形成する工程と、第２の二酸化シリコン膜上にＴｉ／ＴｉＮ系バリアメタル膜を形成する工程と、バリアメタル膜の形成後に所定温度で熱処理する工程とを具備することを特徴とする方法である。
【００１０】
【発明の実施の形態】
以下本発明の一実施形態を、図１を参照して説明する。図１は要部の断面図で、図１において、１１は半導体基板であり、１2は半導体基板１1の上面に形成された層間絶縁膜の二酸化シリコン膜で、膜厚が８００ｎｍとなるように成膜されている。そして、この二酸化シリコン膜１2は、第１の二酸化シリコン膜１３と第２の二酸化シリコン膜１４とで構成されており、半導体基板１１側の第１の二酸化シリコン膜１３は、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｘｙｓｉａｎｅ；Ｓｉ（ＯＣ２Ｈ５）４）ガスを主原料に使用したプラズマＣＶＤ法によって形成したもので、先ず、所要の膜厚となるように堆積した後、所定の膜厚の５００ｎｍとなるよう平坦化工程を経ることにより形成されている。
【００１１】
また、第１の二酸化シリコン膜１３上に設けられた第２の二酸化シリコン膜１４は、平坦化された第１の二酸化シリコン膜１３の上面に、モノシラン（ＳｉＨ４）ガスを主原料に使用し、Ｏ２、あるいはＮ２Ｏを用いたプラズマＣＶＤ法、例えば高周波放電プラズマＣＶＤ法、マイクロ波放電プラズマＣＶＤ法によって成膜されている。そして、この成膜によって形成された第２の二酸化シリコン膜１４の膜厚は、所定膜厚の３００ｎｍとなっている。さらに、第１の二酸化シリコン膜１３と第２の二酸化シリコン膜１４とで構成された二酸化シリコン膜１2は、各膜を形成する工程の中で、静電容量を低減させるために、誘電率が低下するようフッ素（Ｆ）を各膜中に残存させるようにしている。
【００１２】
また、１５は二酸化シリコン膜１2の第２の二酸化シリコン膜１４上に成膜されたＴｉ／ＴｉＮ系のバリアメタル膜であり、バリアメタル膜１５上には、Ａｌ−Ｃｕ合金でなる電極配線１６が設けられている。なお、バリアメタル膜１５は、図示しないがＴｉ膜と、ＴｉＮ膜とでなる二重膜の構成を取っている。そしてＴｉ膜は、第２の二酸化シリコン膜１４の上に蒸着によって所定の膜厚となるように形成されており、Ｔｉ膜の上にはＴｉＮ膜が蒸着によって所定の膜厚となるように形成されている。また、バリアメタル膜１５は積層された後にコンタクト抵抗を低減するため、例えば５００℃以上の所定温度を加えての熱処理が行われる。
【００１３】
またさらに、電極配線１６上には絶縁保護膜１７が被覆されており、この絶縁保護膜１７の所定位置を開孔させ、その中に露出するパッド部１８に回路への給電、あるいは信号の伝達等を行うためにリードワイヤ１９が接続されている。この接続はパッド部１８及びリードワイヤ１９に対して熱、圧力、振動などの外力が加えられ、両者の境界面に組成変形を与え、拡散接合によって行われる。
【００１４】
このように構成することによって、ＳｉＨ４ガスを主原料に用いたプラズマＣＶＤ法で形成した第２の二酸化シリコン膜１４が、バリアメタル膜１５に隣接することになる。そして、ＳｉＨ４ガスを主原料に用いたプラズマＣＶＤ法で形成した二酸化シリコン膜の方が、ＴＥＯＳガスを主原料に用いたプラズマＣＶＤ法で形成した二酸化シリコン膜よりも膜質が密になっている。
【００１５】
このため、後続する製造過程においてアニール工程を経ても、誘電率低下のために二酸化シリコン膜１2の中に残存させたフッ素が、隣接する第２の二酸化シリコン膜１４とバリアメタル膜１５との界面に拡散し難くなり、弗化チタンが形成され難くなって両膜の密着性が向上したものとなる。この結果、リードワイヤ１９を接合する際、あるいは接合後において、パット部１８での第２の二酸化シリコン膜１４とバリアメタル膜１５との界面近傍での密着強度が向上し接合強度が増加し、パッド剥がれ等は生じ難くなって、装置の信頼性が向上したものとなる。
【００１６】
【発明の効果】
以上の説明から明らかなように、本発明によれば、二酸化シリコン膜の誘電率を低くしてＣＲ遅延の問題を改善しながら、二酸化シリコン膜とバリアメタル膜との密着性が向上してパット部におけるリードワイヤ接合強度が増加し、パッド剥がれ等が生じる虞を少なくなり、装置の信頼性が高いものとなる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態の要部を示す断面図である。
【図２】従来例の要部を示す断面図である。
【符号の説明】
１１…半導体基板
１２…二酸化シリコン膜
１３…第1の二酸化シリコン膜
１４…第2の二酸化シリコン膜
１５…バリアメタル膜
１６…電極配線
【図１】
0003708739.tif 000002
【図２】
0003708739.tif 000003