(57)【特許請求の範囲】
【請求項１】
入力する中間周波数信号を増幅する中間周波数増幅回路と、該中間周波数増幅回路の出力が無線周波数に変換された信号を受けて増幅する無線周波数増幅回路と、該無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
前記中間周波数増幅回路に設けられ、前記無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
を有することを特徴とする歪補償回路を有する送信装置。
【請求項２】
前記位相歪補償手段は、前記無線周波数増幅回路に設けられることを特徴とする請求項１記載の歪補償回路を有する送信装置。
【請求項３】
前記位相歪補償手段は、局部発振回路に設けられることを特徴とする請求項１記載の歪補償回路を有する送信装置。
【請求項４】
前記振幅歪補償手段は、ゲートバイアスをピンチオフ電圧付近に設定されたＦＥＴから構成されることを特徴とする請求項１記載の歪補償回路を有する送信装置。
【請求項５】
温度センサを備え、前記ＦＥＴのバイアス電圧を前記温度センサの出力に応じて制御して、前記振幅歪補償手段に対する温度補償を行う温度補償手段をさらに有することを特徴とする請求項４記載の歪補償回路を有する送信装置。
【請求項６】
前記位相歪補償手段は、容量可変ダイオードとブランチラインハイブリッドとから構成される移相器であり、
前記振幅歪補償手段からビート信号電圧を取り出し、前記容量可変ダイオードに印加する印加手段をさらに有することを特徴とする請求項１記載の歪補償回路を有する送信装置。
【請求項７】
前記印加手段は、前記ビート信号電圧を直流増幅する直流増幅手段を含むことを特徴とする請求項６記載の歪補償回路を有する送信装置。
【請求項８】
前記印加手段は、前記ビート信号電圧に含まれる中間周波数帯の信号を遮断するローパスフィルタを含むことを特徴とする請求項６記載の歪補償回路を有する送信装置。
【請求項９】
中間周波数増幅回路に設けられ、前記ローパスフィルタの遅延時間に相当する所定時間の遅延を行う遅延手段をさらに有することを特徴とする請求項８記載の歪補償回路を有する送信装置。
【請求項１０】
前記印加手段は、前記容量可変ダイオードに印加される前記ビート信号電圧および前記容量可変ダイオードに印加されるバイアス電圧の前記容量可変ダイオードに対する印加方向を切り替える反転スイッチを含むことを特徴とする請求項６記載の歪補償回路を有する送信装置。
【請求項１１】
温度センサを備え、前記容量可変ダイオードに印加されるバイアス電圧を前記温度センサの出力に応じて制御して、前記位相歪補償手段に対する温度補償を行う温度補償手段をさらに有することを特徴とする請求項６記載の歪補償回路を有する送信装置。
【請求項１２】
入力する中間周波数信号を増幅する中間周波数増幅回路と、該中間周波数増幅回路の出力が無線周波数に変換された信号を受けて増幅する無線周波数増幅回路と、該無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
前記中間周波数増幅回路に設けられ、ゲートバイアスをピンチオフ電圧付近に設定されたＦＥＴから構成され、前記無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
容量可変ダイオードとブランチラインハイブリッドとから構成され、前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
前記振幅歪補償手段からビート信号電圧を取り出し、前記容量可変ダイオードに印加する印加手段と、
を有することを特徴とする歪補償回路を有する送信装置。
【請求項１３】
受信側における受信電界強度情報に基づき送信出力レベルを制御する送信出力制御回路、および無線周波数増幅回路で生じる歪みを補償する歪補償回路とを有する送信装置において、
中間周波数増幅回路に設けられ、無線周波数増幅回路で発生する振幅歪に対する補償を行う振幅歪補償手段と、
局部発振回路に設けられ、前記無線周波数増幅回路で発生する位相歪に対する補償を行う位相歪補償手段と、
前記振幅歪補償手段よりも後段に設けられた送信出力制御回路と、
前記送信出力制御回路により送信出力レベルが低下されているときに、前記振幅歪補償手段の補償動作を制限する振幅歪補償制限手段と、
前記送信出力制御回路により送信出力レベルが低下されているときに、前記位相歪補償手段の補償動作を制限する位相歪補償制限手段と、
を有することを特徴とする歪補償回路を有する送信装置。
【請求項１４】
前記振幅歪補償制限手段は、前記送信出力制御回路に送られる受信電界強度情報を利用して送信出力レベルが低下されていることを認識することを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項１５】
前記位相歪補償制限手段は、前記送信出力制御回路に送られる受信電界強度情報を利用して送信出力レベルが低下されていることを認識することを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項１６】
前記振幅歪補償制限手段は、前記無線周波数増幅回路の出力電力レベルを利用して送信出力レベルが低下されていることを認識することを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項１７】
前記位相歪補償制限手段は、前記無線周波数増幅回路の出力電力レベルを利用して送信出力レベルが低下されていることを認識することを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項１８】
前記振幅歪補償手段は、ゲートバイアスをピンチオフ電圧付近に設定されたＦＥＴから構成され、
前記振幅歪補償制限手段は、前記ＦＥＴのゲートバイアスをピンチオフ電圧から離すことにより、前記振幅歪補償手段の補償動作を制限する
ことを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項１９】
前記位相歪補償手段は、前記振幅歪補償手段からビート信号電圧を受け、当該ビート信号電圧に応じて移相量を変える移相器から構成され、
前記位相歪補償制限手段は、前記移相器へ供給されるビート信号電圧を低下させることにより、前記位相歪補償手段の補償動作を制限する
ことを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【請求項２０】
前記位相歪補償手段は、容量可変ダイオードとブランチラインハイブリッドとからなる移相器で構成され、
前記位相歪補償制限手段は、前記容量可変ダイオードに供給されるバイアス電圧を変化させることにより、前記位相歪補償手段の補償動作を制限する
ことを特徴とする請求項１３記載の歪補償回路を有する送信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高度の線型性が求められる送信装置の電力増幅器の歪みを補償する歪補償回路を有する送信装置に関し、特に、マイクロ波帯やミリ波帯で使用される多重無線装置の送信部の電力増幅器の歪みを補償する歪補償回路を有する送信装置に関する。
【０００２】
マイクロ波帯やミリ波帯における通信では、１６ＱＡＭや６４ＱＡＭの多値振幅位相変調方式が多用されている。これらの通信装置に用いられる送信部の電力増幅器には厳しい線型性が要求される。
【０００３】
【従来の技術】
一般に、図２３に示すように、電力増幅器では動作レベルが飽和電力に近づくと、電力増幅器の利得が低下し〔図２３（Ａ）〕、また、電力増幅器から出力される信号の位相がずれる性質がある。位相ずれは進む場合と遅れる場合とがあり、図２３（Ｂ）には進む場合を示す。したがって、電力増幅器から出力される信号には、動作レベルが飽和電力に近づくと、振幅変調歪（以下「ＡＭ−ＡＭ歪」という）および振幅位相変調歪（以下「ＡＭ−ＰＭ歪」という）が発生する。こうした歪発生を防ぐために、飽和電力よりもかなり低い信号レベルで電力増幅器を使用することが行われてきた。この場合、電力増幅器は大型化し、消費電力も大きくなり、製品コストが高くなるという欠点があった。
【０００４】
そこで、電力増幅器で発生する歪を補償する歪補償回路を付加して、電力増幅器を飽和電力付近で動作させるようにした装置が、例えば特開昭５３−８２１１０号公報にて提案されている。図２４はこうした従来の歪補償回路を示す。
【０００５】
この歪補償回路は、電力増幅器よりも前段のＩＦ回路またはＲＦ回路に設けられるものであり、電力増幅器で発生するであろう歪成分に対応する歪成分を逆位相で予め発生させ、後段の電力増幅器で発生する歪を打ち消すものである。すなわち、入力された主信号はハイブリッド１０１，１０２によって３つの信号線路（ａ），（ｂ），（ｃ）に分配される。信号線路（ｂ）では非線型素子を用いた歪発生回路１０３によって主信号に歪を発生させる。また、信号線路（ｃ）で主信号成分の振幅と位相とをアッテネータ１０４と移相器１０５とにより調整して、信号線路（ｂ）の主信号と等振幅かつ逆位相の信号を生成する。そして、信号線路（ｂ）の出力と信号線路（ｃ）の出力とを、ハイブリッド１０６において電力合成して、主信号成分を除き、歪成分のみを取り出す。なお、この取り出された歪成分が、後段の電力増幅器で発生する歪成分に対応する振幅を持ち、かつ電力増幅器で発生する歪成分と逆位相になるように、予め歪発生回路１０３を調整する。さらに、ハイブリッド１０７で、信号線路（ａ）の主信号とハイブリッド１０６からの歪成分とを合成する。主信号と歪成分との位相関係は信号線路（ａ）に挿入されている遅延線１０８によって調整される。
【０００６】
【発明が解決しようとする課題】
しかし、こうした従来の歪補償回路は、回路構成が複雑なため回路規模が大きく、またコスト高になる。したがって、折角、電力増幅器が小型化、低コスト化されても、歪補償回路が実装された送信装置は、やはり小型化できず、製品コストを低下させることができないという問題点があった。
【０００７】
本発明はこのような点に鑑みてなされたものであり、構成が簡単で安価な歪補償回路を有する送信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明では上記目的を達成するために、図１に示すように、中間周波数（ＩＦ）増幅回路に設けられ、無線周波数（ＲＦ）増幅回路４で発生する振幅歪に対する補償を行う振幅歪補償手段１と、無線周波数増幅回路４で発生する位相歪に対する補償を行う位相歪補償手段３または位相歪補償手段５とを有することを特徴とする歪補償回路を有する送信装置が提供される。
【０００９】
位相歪補償手段３は、無線周波数増幅回路４に設けられる。
位相歪補償手段５は、局部発振（ＬＯＣ）回路に設けられる。
以上のような構成において、中間周波数（ＩＦ）の信号は周波数変換部２において無線周波数（ＲＦ）の信号に変換され、無線周波数増幅回路４を介してアンテナ（図示せず）から送信される。周波数変換部２には局部発振回路が接続され、局部発振信号が供給される。振幅歪補償手段１が、中間周波数増幅回路に設けられ、例えば、ゲートバイアスをピンチオフ電圧付近に設定されたＦＥＴから構成され、無線周波数増幅回路４で発生する振幅歪に対する補償を行う。一方、位相歪補償手段３が、無線周波数増幅回路４に設けられ、例えば、容量可変ダイオードとブランチラインハイブリッドとから成る移相器で構成され、無線周波数増幅回路４で発生する位相歪に対する補償を行う。また、位相歪補償手段３に代わって、位相歪補償手段５が、局部発振回路に設けられ、例えば、容量可変ダイオードとブランチラインハイブリッドとから成る移相器で構成され、無線周波数増幅回路４で発生する位相歪に対する補償を行う。
【００１０】
このように、ＡＭ−ＡＭ歪を中間周波数増幅回路において補償し、ＡＭ−ＰＭ歪を無線周波数増幅回路または局部発振回路において補償することができ、構成が簡単で安価な送信装置の提供が可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
まず、第１の実施の形態の原理構成を、図１（Ａ）を参照して説明する。第１の実施の形態は、中間周波数（ＩＦ）増幅回路に設けられ、無線周波数（ＲＦ）増幅回路４で発生する振幅歪に対する補償を行う振幅歪補償手段１と、無線周波数増幅回路４に設けられ、無線周波数増幅回路４で発生する位相歪に対する補償を行う位相歪補償手段３とを備える。
【００１２】
図２は第１の実施の形態の詳しい構成を示すブロック図である。図中、歪補償回路（ＬＲＺ１）１２が図１（Ａ）の振幅歪補償手段１に対応し、歪補償回路（ＬＲＺ２）２２が図１（Ａ）の位相歪補償手段３に対応する。
【００１３】
図中、ＩＦ回路１０は、ＩＦ信号を増幅する増幅器１１，１３と、ＡＭ−ＡＭ歪を補償する歪補償回路１２とから成る。ＲＦ回路２０は、不要波を除去するバンドパスフィルタ２１と、ＡＭ−ＰＭ歪を補償する歪補償回路２２と、マイクロ波帯のＲＦ信号を増幅する増幅器２３〜２５と、電力増幅器２６とから成る。ローカル回路３０は局部発振信号を増幅する増幅器３１，３２から成る。周波数変換器４０はＩＦ信号をＲＦ信号に変換する。歪補償回路１２から歪補償回路２２へは、後述の電圧Ｖｅが送られる。
【００１４】
図３は、歪補償回路１２の内部構成を示す回路図である。ＦＥＴＱ１のゲートにはゲートバイアス−ＶｇがコイルＬ１を介して印加されるとともに、ＩＦ信号がコンデンサＣ１を介して入力される。ゲートバイアス−Ｖｇは、ＦＥＴＱ１のピンチオフ電圧Ｖｐ付近に設定される。ＦＥＴＱ１のソースは接地され、ドレインには抵抗Ｒ１およびコイルＬ２を介してバイアスＶｄが印加される。ドレインからの出力は、コンデンサＣ２を介してＩＦ信号として出力されるとともに、電圧Ｖｅとして歪補償回路２２へ送られる。
【００１５】
図４は歪補償回路１２の動作を説明する図である。ＦＥＴＱ１をＡ級バイアスにて使用すると、歪補償回路１２におけるＩＦ入力電力に対するＩＦ出力電力特性はＰ２で示す特性となる。すなわち、ＩＦ入力電力が低い範囲では利得が一定であり、ＩＦ入力電力が増大するに従い、利得が減少する。しかし、本発明のようにゲートバイアス−Ｖｇを、ＦＥＴＱ１のピンチオフ電圧Ｖｐ付近に設定すると、ＦＥＴＱ１のゲートに入力されるＩＦ信号の電力レベルを増加させて行った場合、ドレイン電流Ｉｄｓは、図４に示すような特性を示す。したがって、領域４２のような範囲では、ＩＦ入力電力に対するＩＦ出力電力特性が特性Ｐ１のようになり、特性Ｐ２では利得が低下するのに対して、特性Ｐ１では利得が増加する。
【００１６】
すなわち、ゲートバイアス−Ｖｇを、ＦＥＴＱ１のピンチオフ電圧Ｖｐ付近に設定すると、領域４２では利得伸張となり、電力増幅器２６での入力信号レベル増大に伴って利得が低下する特性とは逆の特性が得られる。したがって、こうした入力レベルの増加に伴い利得が増加する動作を利用することにより、電力増幅器２６のＡＭ−ＡＭ歪成分を補償することができる。なお、歪補償回路１２はＲＦ回路に設けることも可能ではあるが、ＩＦ回路に設けることにより、ＲＦ回路に設ける場合に比べ、安価なデバイスを使用することができ、また、周波数が低いためにＲＦ回路で多用される高価な低損失誘導体基板を使用する必要もなく、コスト上のメリットが大きい。
【００１７】
図３に戻って、歪補償回路１２に、複数キャリアを基にしたＩＦ信号が入力されると、その周波数差、すなわちビート信号がＦＥＴＱ１で発生し、その電圧がドレイン回路の抵抗Ｒ１の両端で検出できる。この電圧Ｖｅは、ＩＦ信号レベルの増加とともに増大するものである。ＩＦ信号は複数キャリアを基にしたものでなくとも、変調波を基にしていれば、このビート信号はＦＥＴＱ１で発生する。このビート信号電圧Ｖｅを歪補償回路２２に制御信号として供給する。
【００１８】
図５は歪補償回路２２の内部構成を示す回路図である。すなわち、ブランチラインハイブリッド４３と可変容量ダイオードＤ１，Ｄ２とから成る移相器に対して、コイルＬ３を介して電圧Ｖｅが印加されるとともに、コンデンサＣ３を介してＲＦ信号が入力される。また、この移相器からコンデンサＣ４を介してＲＦ信号が出力される。ブランチラインハイブリッド４３は、マイクロストリップラインから成る９０°ハイブリッドである。電圧Ｖｅが可変容量ダイオードＤ１，Ｄ２に印加されることにより、電圧Ｖｅに応じて可変容量ダイオードＤ１，Ｄ２の静電容量が決まり、その結果、ブランチラインハイブリッド４３の移相量が決まる。すなわち、歪補償回路１２の抵抗Ｒ１の抵抗値とダイオードバイアス電圧Ｖｏを適当に選ぶことにより、ＲＦ入力信号レベル変化に対する位相変化量を、電力増幅器２６が示す位相変化量の逆特性の形で作り出すことができる。こうして、歪補償回路２２が、電力増幅器２６のＡＭ−ＰＭ歪成分を補償する。
【００１９】
つぎに、第２の実施の形態を説明する。
まず、第２の実施の形態の原理構成を、図１（Ｂ）を参照して説明する。第２の実施の形態は、中間周波数（ＩＦ）増幅回路に設けられ、無線周波数増幅回路４で発生する振幅歪に対する補償を行う振幅歪補償手段１と、局部発振（ＬＯＣ）回路に設けられ、無線周波数増幅回路４で発生する位相歪に対する補償を行う位相歪補償手段５とを備える。
【００２０】
図６は第２の実施の形態の詳しい構成を示すブロック図である。第２の実施の形態の構成は、第１の実施の形態の構成と類似しているので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。図中の歪補償回路１２は図１（Ｂ）の振幅歪補償手段１に対応し、歪補償回路（ＬＲＺ２）３３は図１（Ｂ）の位相歪補償手段５に対応する。
【００２１】
第２の実施の形態では、歪補償回路３３が、ＲＦ回路２０ではなく、ローカル回路３０に設けられる。歪補償回路３３の内部構成は、図５に示す第１の実施の形態の歪補償回路２２の内部構成と同じである。以下において歪補償回路３３の内部構成に言及するときには、図５に示す構成を引用する。
【００２２】
歪補償回路３３においてローカル信号の位相を変化させれば周波数変換器４０によってＲＦ信号に変換された主信号の位相も、それに伴って変化する。したがって、歪補償回路３３において、ＩＦ入力信号レベル変化に対する位相変化量を、電力増幅器２６が示す位相変化量の逆特性の形で作り出すことが可能である。これにより、歪補償回路３３が、電力増幅器２６のＡＭ−ＰＭ歪成分を補償する。
【００２３】
なお一般に、ＡＭ−ＰＭ歪補償回路を構成する移相器は通常数ｄＢの損失があり、その損失分を増幅器によって補うことになる。しかし、歪補償回路３３をローカル回路３０に設ければ、扱う信号はＲＦ回路２０と違って１周波数のキャリアのみであることから、増幅器の利得周波数偏差を厳しくする必要がない等の特性上のメリットがある。
【００２４】
つぎに、第３の実施の形態を説明する。
図７は第３の実施の形態の構成図である。第３の実施の形態の構成は、第２の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００２５】
第３の実施の形態では、歪補償回路１２と歪補償回路３３との間に直流増幅器４５を挿入する。ここで、直流増幅器４５の利得を適切に設定する。これにより、歪補償回路１２から歪補償回路３３へ送られる制御信号のレベルが調整され、すなわち、歪補償回路３３の可変容量ダイオードＤ１，Ｄ２に印加される電圧が調整され、ＡＭ−ＰＭ歪の補償動作をより最適化することが可能となる。
【００２６】
つぎに、第４の実施の形態を説明する。
図８は第４の実施の形態の構成図である。第４の実施の形態の構成は、第３の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００２７】
第４の実施の形態では、直流増幅器４５と歪補償回路３３との間にローパスフィルタ４６を挿入する。
ＩＦ回路に入力して周波数変換器４０でＲＦ信号に変換された後、ＲＦ回路で増幅され、アンテナから送出される主信号は、伝送容量で決まる周波数帯域幅をもつ。例えば、その周波数帯域幅がＩＦ７０ＭＨｚを中心に±１３ＭＨｚであるとすれば、歪補償回路１２から歪補償回路３３へ供給される制御信号の周波数は最高２６ＭＨｚまで存在することになる。一方、歪補償回路３３には、ＩＦの７０±１３ＭＨｚの主信号成分も漏れ込んでくる可能性がある。この信号成分が歪補償回路３３の可変容量ダイオードＤ１，Ｄ２によってＲＦ帯に周波数変換された後に周波数変換器４０に供給されると、周波数変換器４０のローカル入力端子−ＲＦ出力端子間のアイソレーションが有限値であることから、この信号成分が周波数変換器４０の出力に現れる。これは不要波でありながらも、主信号と同一の周波数成分を有しているだけに、除去することが不可能となる。すなわち、７０±１３ＭＨｚのＩＦ主信号成分は、歪補償回路３３に入力される前に除去されている必要がある。この除去のためにローパスフィルタ４６を使用する。したがって、ローパスフィルタ４６のカットオフ周波数は、前例の数値を用いれば、２６ＭＨｚと５７ＭＨｚとの間に設定される。伝送する主信号の周波数帯域幅が広く、かつＩＦが低い程、このローパスフィルタ４６の必要性は高い。
【００２８】
つぎに、第５の実施の形態を説明する。
図９は第５の実施の形態の構成図である。第５の実施の形態の構成は、第４の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００２９】
第５の実施の形態では、増幅器１３と周波数変換器４０との間に遅延線４７を挿入する。
ローパスフィルタ４６が急峻なカットオフ特性を持つ場合、その遅延特性により歪補償回路３３に供給する制御信号に遅延が生じる。その結果、周波数変換器４０において、ＩＦ回路側の主信号とローカル信号との間に位相ずれが発生し、ＡＭ−ＰＭ歪補償ができなくなる。遅延線４７はこの位相ずれを防止するために使用されるものであり、ローパスフィルタ４６の遅延量に相当する遅延量を、ＩＦ回路側の主信号に発生させる。これにより、ＡＭ−ＰＭ歪補償動作がより最適化される。
【００３０】
つぎに、第６の実施の形態を説明する。
図１０は第６の実施の形態の歪補償回路の構成図である。第６の実施の形態の構成は、第２の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００３１】
第６の実施の形態では、歪補償回路３３の中に切替スイッチ４８を設ける。切替スイッチ４８は、可変容量ダイオードＤ１，Ｄ２に印加される制御信号Ｖｅとダイオードバイアス電圧Ｖｏとの印加方向を逆転できるようにしている。この逆転は、可変容量ダイオードＤ１，Ｄ２の実装方向を逆にすることと同一の効果があり、可変容量ダイオードＤ１，Ｄ２の向きを電気的に切替えることになる。この回路構成により、電力増幅器２６のＡＭ−ＰＭ歪特性の遅れ位相および進み位相のいずれに対しても容易に対応することが可能となる。
【００３２】
つぎに、第７の実施の形態を説明する。
図１１は第７の実施の形態の構成図である。第７の実施の形態の構成は、第５の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００３３】
第７の実施の形態では、温度センサを内蔵した温度補償回路４９を設ける。温度補償回路４９は、歪補償回路１２のゲート電圧Ｖｇとドレイン電圧Ｖｄと、歪補償回路３３のダイオードバイアス電圧Ｖｏとを、温度センサの出力に応じて調整して、温度補償を行うようにする。これにより、いかなる温度においても、歪補償動作が最適化される。
【００３４】
つぎに、第８の実施の形態を説明する。
一般に、無線送信機では、送信出力を安定させるためにＡＬＣ回路（自動出力レベル制御回路）が設けられるとともに、受信側の受信状況に基づき送信出力を制御するＡＴＰＣ回路（送信出力電力制御回路）が設けられることが多い。そうしたＡＬＣ回路およびＡＴＰＣ回路が設けられた無線送信機に本発明を適用した場合における更なる発明を、第８の実施の形態乃至第１５の実施の形態において説明する。
【００３５】
図１２は第８の実施の形態の構成図である。第８の実施の形態の構成は、図７に示す第３の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００３６】
第８の実施の形態では、ＩＦ回路１０に更に、増幅器５０、ＡＬＣ回路５１、ＡＴＰＣ回路５２、および増幅器５３が追加される。ＡＬＣ回路５１にはＡＬＣ制御回路５５が接続され、ＡＬＣ制御回路５５は検波部５５ａと直流増幅部５５ｂとで構成される。ＡＬＣ制御回路５５は、ＲＦ回路２０の出力端に接続され、ＲＦ出力レベルを検出し、制御電圧としてＡＬＣ回路５１へ送る。ＡＬＣ回路５１は、ＡＬＣ制御回路５５から送られた制御電圧に応じて減衰量を変える減衰器であり、ＲＦ出力レベルに応じて減衰量を変えて、ＲＦ出力レベルの変動を抑制する。
【００３７】
ＡＴＰＣ回路５２は、受信側の受信電界強度に応じて受信側から送られたＳ１信号により、送信出力を設定する回路である。この例ではＳ１信号として、ディジタル信号「０」と「１」とが送られ、「０」の場合には低送信出力に設定し、「１」の場合には高送信出力に設定する。ＡＴＰＣ回路５２は、従来、歪補償回路１２よりも前段に設けられていたが、本発明では、歪補償回路１２よりも後段に設けられる。
【００３８】
ところで、ＡＴＰＣ回路５２により送信出力の大きさが切り替えられることになるが、高送信出力の場合には、ＲＦ回路２０で発生する歪が歪補償回路１２および歪補償回路３３の作動により補償される。しかし、低送信出力の場合には、ＲＦ回路２２で歪が発生されないにも拘らず、歪補償回路１２および歪補償回路３３が作動することにより、今度は歪補償回路１２および歪補償回路３３が歪発生源となってしまう。それを防止するために、低送信出力の場合には、歪補償回路１２および歪補償回路３３の作動を制限する制御回路５４および制御回路５６を設けるようにしている。すなわち、Ｓ１信号に基づき低送信出力を認識し、制御回路５４は、歪補償回路１２のＦＥＴＱ１のゲートバイアス−Ｖｇを浅く（負値の絶対値を小さく）してゲート電圧をピンチオフ電圧Ｖｐから離すようにする。また、制御回路５６は、低送信出力を認識して、歪補償回路３３に送られる電圧Ｖｅを小さくして移相量を減らすようにする。
【００３９】
図１３は制御回路５４の内部構成を示す回路図である。なお、参考まで図１３に示す歪補償回路１２の内部構成は、図３に示す構成と同一である。
制御回路５４は、アナログスイッチ５４ａ、直流増幅器５４ｂ、抵抗Ｒ２から構成される。アナログスイッチ５４ａには、電圧Ｖ１，Ｖ２が入力されていて、Ｓ１信号に応じていずれか一方が選択され、直流増幅器５４ｂおよび抵抗Ｒ２を経て、ゲートバイアス−Ｖｇが作成される。電圧Ｖ１，Ｖ２を適切に設定することにより、高送信出力の場合には、ゲートバイアス−Ｖｇを深く（負値の絶対値を大きく）してゲート電圧をピンチオフ電圧Ｖｐ付近に設定し、低送信出力の場合には、ゲートバイアス−Ｖｇを浅くしてゲート電圧をピンチオフ電圧Ｖｐから離すようにする。
【００４０】
図１４は制御回路５６の内部構成を示す回路図である。
制御回路５６は直流増幅器４５およびアナログスイッチ５６ａから構成され、アナログスイッチ５６ａは、直流増幅器４５の電源Ｖｃｃと直流増幅器４５との間に挿入される。アナログスイッチ５６ａは、Ｓ１信号に応じて、直流増幅器４５へ電源Ｖｃｃを接続したり、遮断したりする。すなわち、高送信出力の場合には、直流増幅器４５へ電源Ｖｃｃを接続して直流増幅器４５を作動させ、歪補償回路３３へ電圧Ｖｅを供給する。低送信出力の場合には、直流増幅器４５へ電源Ｖｃｃを接続せずに直流増幅器４５を不作動状態にして、歪補償回路３３へ電圧Ｖｅを供給しない。
【００４１】
このようにして、低送信出力の場合に、ＲＦ回路２０で歪が発生されないにも拘らず、歪補償回路１２および歪補償回路３３が作動することにより、歪補償回路１２および歪補償回路３３が歪発生源となってしまうことが防止される。また、歪補償回路１２は、ゲートバイアス−Ｖｇを変えられることにより利得が変化し、従来のように歪補償回路がＡＴＰＣ回路よりも後段に設けられていた場合、信号対雑音比Ｃ／Ｎが劣化するが、本発明のように、ＡＴＰＣ回路５２を、歪補償回路１２よりも後段に設けることにより、信号対雑音比Ｃ／Ｎが劣化することを防止できる。
【００４２】
つぎに、第９の実施の形態を説明する。第９の実施の形態の構成は、図１２に示す第８の実施の形態の構成と基本的に同じである。ただし、制御回路５４の内部構成だけが異なる。したがって、第９の実施の形態の説明では、第８の実施の形態の構成と同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００４３】
図１５は第９の実施の形態の制御回路５４の内部構成を示す回路図である。
第９の実施の形態の制御回路５４では、直流増幅器５４ｃおよび抵抗Ｒ３が追加され、直流増幅器５４ｃはアナログスイッチ５４ａに接続され、抵抗Ｒ３は歪補償回路１２のコイルＬ２に接続される。すなわち、Ｓ１信号に応じた直流電圧がＦＥＴＱ１のドレインに供給され、これにより、高送信出力の場合には、ＦＥＴＱ１のゲート電圧がピンチオフ電圧Ｖｐ付近に設定されたときに適合したドレイン電圧が供給される。一方、低送信出力の場合には、ＦＥＴＱ１のゲート電圧がピンチオフ電圧Ｖｐから離れた通常電圧に設定されたときに適合したドレイン電圧が供給される。
【００４４】
つぎに、第１０の実施の形態を説明する。第１０の実施の形態の構成は、図１２に示す第８の実施の形態の構成と基本的に同じである。ただし、制御回路５６の内部構成だけが異なる。したがって、第１０の実施の形態の説明では、第８の実施の形態の構成と同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００４５】
図１６は、第１０の実施の形態の制御回路５６の内部構成を示す回路図である。
第１０の実施の形態の制御回路５６では、直流増幅器４５の入力端にアナログスイッチ５６ｂが接続され、アナログスイッチ５６ｂには、各一端が接地された抵抗Ｒ４，Ｒ５が接続される。アナログスイッチ５６ｂは、Ｓ１信号に応じて、抵抗Ｒ４，Ｒ５のうちの一方を選択して直流増幅器４５の入力端に接続する。抵抗Ｒ４，Ｒ５の各抵抗値を適切に設定することにより直流増幅器４５の異なる増幅度が２つ設定される。したがって、高送信出力の場合には、電圧Ｖｅを大きく増幅して歪補償回路３３の移相量を増やし、低送信出力の場合には、電圧Ｖｅを小さく増幅して歪補償回路３３の移相量を減らすようにする。
【００４６】
つぎに、第１１の実施の形態を説明する。
図１７は、第１１の実施の形態の構成を示すブロック図である。第１１の実施の形態の構成は、図１２に示す第８の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００４７】
第１１の実施の形態では、制御回路５４および制御回路５６に対してＳ１信号を入力せず、代わりに、制御回路５４および制御回路５６に、ＡＬＣ制御回路５５の直流増幅部５５ｂがコンパレータ５７を介して接続される。コンパレータ５７は、直流増幅部５５ｂの出力するアナログの送信出力電圧を所定の閾値と比較し、Ｓ１信号と同じとなるディジタル信号「０」と「１」とを出力する。つまり、低送信出力時には「０」を出力し、高送信出力時には「１」を出力する。したがって、制御回路５４および制御回路５６は、第８の実施の形態の場合と全く同じ動作を行うことができる。
【００４８】
なお、第１１の実施の形態を、第９乃至第１０の実施の形態に適用するようにしてもよい。
つぎに、第１２の実施の形態を説明する。
【００４９】
図１８は、第１２の実施の形態の構成を示すブロック図である。第１２の実施の形態の構成は、図１２に示す第８の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。なお、図１８では歪補償回路３３、制御回路５６等の図示を省略しているが、これらは、第８の実施の形態と同じである。
【００５０】
第１２の実施の形態では、制御回路５４が設けられず、ＡＬＣ制御回路５５の直流増幅部５５ｂが直流増幅部５８を介して歪補償回路１２に接続されている。すなわち、直流増幅部５５ｂの出力する送信出力電圧を増幅して、直接ゲートバイアス−Ｖｇを得るようにしている。
【００５１】
なお、第１２の実施の形態を、第９乃至第１１の実施の形態に適用するようにしてもよい。
つぎに、第１３の実施の形態を説明する。
【００５２】
図１９は、第１３の実施の形態の構成を示すブロック図である。第１３の実施の形態の構成は、図１２に示す第８の実施の形態の構成と基本的に同じであるので、同一構成部分には同一の符号を付して説明を省略し、相違する部分だけを説明する。
【００５３】
第１３の実施の形態では制御回路５９が設けられる。制御回路５９は、Ｓ１信号に基づき、歪補償回路３３のバイアス電圧Ｖｏを制御する。歪補償回路１２からの電圧Ｖｅは歪補償回路３３へ直接送られる。制御回路５４に関する構成は第８の実施の形態の構成と同じである。
【００５４】
図２０は制御回路５９の内部構成を示す回路図である。参考まで図２０に示す歪補償回路３３の内部構成は、図５に示す構成と同一である。
制御回路５９は、アナログスイッチ５９ａから構成される。アナログスイッチ５９ａには、電圧Ｖ１，Ｖ２が入力されていて、Ｓ１信号に応じていずれか一方が選択され、選択された電圧がバイアス電圧Ｖｏとして歪補償回路３３へ供給される。これにより、送信出力の大小に応じて、電圧Ｖｅの増幅率ではなく、バイアス電圧Ｖｏが変えられ、歪補償回路３３の移相量が変えられる。
【００５５】
なお、第１３の実施の形態を、第９、第１１、および第１２の実施の形態のいずれかに適用するようにしてもよい。
つぎに、第１４の実施の形態を説明する。
【００５６】
図２１は、第１４の実施の形態の構成を示すブロック図である。第１４の実施の形態は、第１３の実施の形態に図１７の第１１の実施の形態を組み合わせたものである。すなわち、コンパレータ６０を設け、ＡＬＣ制御回路５５から送られた送信出力レベルを、コンパレータ６０によりＳ１信号と同じ信号に変換し、アナログスイッチ５９ａへ加えている。
【００５７】
なお、第１４の実施の形態を、第９、第１１、および第１２の実施の形態のいずれかに適用するようにしてもよい。
つぎに、第１５の実施の形態を説明する。
【００５８】
図２２は、第１５の実施の形態の構成を示すブロック図である。第１５の実施の形態は、第１３の実施の形態に図１８の第１２の実施の形態を組み合わせたものである。すなわち、直流増幅器６１を設け、ＡＬＣ制御回路５５から送られた送信出力レベルを、直流増幅器６１により増幅してバイアス電圧Ｖｏを直接作成している。
【００５９】
なお、第１５の実施の形態を、第９、第１１、および第１２の実施の形態のいずれかに適用するようにしてもよい。
【００６０】
【発明の効果】
以上説明したように本発明では、電力増幅器のＡＭ−ＡＭ歪をＩＦ回路において補償し、ＡＭ−ＰＭ歪をＲＦ回路あるいはローカル回路において補償するようにした。これにより、構成が簡単で安価な歪補償回路を提供することが可能となった。
【００６１】
また、制御信号のレベル調整、不要周波数の除去、遅延対策、可変容量ダイオードの印加電圧切替え、温度補償などの工夫を加えた。これにより、高性能な歪補償回路を提供することができるようになった。
【００６２】
また、ＡＴＰＣ回路を備えている送信機において、送信出力が低く設定されたときに、歪補償回路の補償動作を制限する。これにより、低送信出力時の送信機の入出力特性の直線性が確保される。
【００６３】
さらにまた、ＡＴＰＣ回路を振幅歪補償回路よりも後段に設けるようにする。これにより、信号対雑音比Ｃ／Ｎの劣化が防止される。
【図面の簡単な説明】
【図１】図１（Ａ）は本発明の第１の実施の形態の原理構成を示す図であり、図１（Ｂ）は本発明の第２の実施の形態の原理構成を示す図である。
【図２】第１の実施の形態の詳しい構成を示すブロック図である。
【図３】歪補償回路の内部構成を示す回路図である。
【図４】歪補償回路の動作を説明する図である。
【図５】歪補償回路の内部構成を示す回路図である。
【図６】第２の実施の形態の詳しい構成を示すブロック図である。
【図７】第３の実施の形態の構成図である。
【図８】第４の実施の形態の構成図である。
【図９】第５の実施の形態の構成図である。
【図１０】第６の実施の形態の歪補償回路の構成図である。
【図１１】第７の実施の形態の構成図である。
【図１２】第８の実施の形態の構成図である。
【図１３】図１２の制御回路５４の内部構成を示す回路図である。
【図１４】図１２の制御回路５６の内部構成を示す回路図である。
【図１５】第９の実施の形態の制御回路の内部構成を示す回路図である。
【図１６】第１０の実施の形態の制御回路の内部構成を示す回路図である。
【図１７】第１１の実施の形態の構成図である。
【図１８】第１２の実施の形態の構成図である。
【図１９】第１３の実施の形態の構成図である。
【図２０】第１３の実施の形態の制御回路の内部構成を示す回路図である。
【図２１】第１４の実施の形態の制御回路の内部構成を示す回路図である。
【図２２】第１５の実施の形態の制御回路の内部構成を示す回路図である。
【図２３】図２３（Ａ）は電力増幅器の動作レベルに対する利得の特性を示す図であり、図２３（Ｂ）は電力増幅器の動作レベルに対する位相の特性を示す図である。
【図２４】従来の歪補償回路を示す回路図である。
【符号の説明】
１  振幅歪補償手段
２  周波数変換部
３  位相歪補償手段
４  無線周波数増幅回路
５  位相歪補償手段
【図１】
0003708232.tif 000002
【図２】
0003708232.tif 000003
【図３】
0003708232.tif 000004
【図４】
0003708232.tif 000005
【図５】
0003708232.tif 000006
【図６】
0003708232.tif 000007
【図７】
0003708232.tif 000008
【図８】
0003708232.tif 000009
【図９】
0003708232.tif 000010
【図１０】
0003708232.tif 000011
【図１１】
0003708232.tif 000012
【図１２】
0003708232.tif 000013
【図１３】
0003708232.tif 000014
【図１４】
0003708232.tif 000015
【図１５】
0003708232.tif 000016
【図１６】
0003708232.tif 000017
【図１７】
0003708232.tif 000018
【図１８】
0003708232.tif 000019
【図１９】
0003708232.tif 000020
【図２０】
0003708232.tif 000021
【図２１】
0003708232.tif 000022
【図２２】
0003708232.tif 000023
【図２３】
0003708232.tif 000024
【図２４】
0003708232.tif 000025