(57)【特許請求の範囲】
【請求項１】
外部信号を入力し、前記外部信号の電位レベルに応じて出力端子の電位レベルを制御する出力回路であって、
前記出力端子と電源との間に配置されたHighデータ出力用トランジスタと、
前記外部信号により活性化されて前記Highデータ出力用トランジスタのゲート電極を前記電源の電圧以上の高電圧に充電する昇圧電位発生回路とを備え、
前記昇圧電位発生回路は、
入力される外部信号を設定時間遅延する遅延回路と、
前記遅延回路の出力信号の逆論理を生成する第１の逆論理回路と、
前記第１の逆論理回路とHighデータ出力用トランジスタのゲート電極との間に配置され、前記Highデータ出力用トランジスタのゲート電極を昇圧するためのキャパシタと、
前記外部信号の逆論理を生成する第２の逆論理回路と、
前記第２の逆論理回路と前記Highデータ出力用トランジスタのゲート電極との間に配置され、前記Highデータ出力用トランジスタのゲート電極を充電するための電荷転送用トランジスタと、
前記遅延回路の出力側と前記電荷転送用トランジスタのゲート電極との間に配置された分離トランジスタと、
前記外部信号の電位レベルが変化する所定期間の間、電源の電圧を越える電圧の昇圧パルスを発生する昇圧パルス発生回路とを備え、
前記昇圧パルス発生回路の昇圧パルスは、前記分離トランジスタのゲート電極に供給される
ことを特徴とする出力回路。
【請求項２】
昇圧パルス発生回路は、
入力される外部信号を設定時間遅延する遅延回路と、
前記遅延回路の出力信号の逆論理を生成する逆論理回路と、
前記逆論理回路の出力信号及び前記入力される外部信号を受けるＮＯＲ回路と、  前記ＮＯＲ回路の出力側に配置されたキャパシタと、
前記キャパシタ及び電源が並列接続された出力端子と
から成ることを特徴とする請求項１記載の出力回路。
【請求項３】
昇圧電位発生回路の電荷転送用トランジスタ及び分離トランジスタは、
しきい値電圧が、Highデータ出力用トランジスタのしきい値電圧よりも低い特性を有する
ことを特徴とする請求項１又は請求項２記載の出力回路。
【請求項４】
Highデータ出力用トランジスタのゲート電極に接続され、このゲート電極の設定電圧を越える過昇圧を防止する過昇圧防止回路を備えた
ことを特徴とする請求項１、請求項２又は請求項３記載の出力回路。
【請求項５】
過昇圧防止回路は、
電源とHighデータ出力用トランジスタのゲート電極との間に配置された過昇圧防止トランジスタであって、
前記過昇圧防止トランジスタは、ゲート電極が前記Highデータ出力用トランジスタのゲート電極に接続され、しきい値電圧が前記Highデータ出力用トランジスタのしきい値電圧以上であることを特徴とする請求項４記載の出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路における出力回路の改良に関するものである。
【０００２】
【従来の技術】
図７は、従来の出力回路を示す。同図において、１は昇圧電位発生回路、２は遅延回路、Ｃ１０１はノード２の昇圧用キャパシタ、Ｔ１０１はノード３からノード２へ電荷を転送する電荷転送用トランジスタ、Ｔ１及びＴ２はＨｉｇｈ（以降“Ｈ”と記述）データ出力用トランジスタ、Ｔ３はＬｏｗ（以降“Ｌ”と記述）データ出力用トランジスタ、Ｔ４は“Ｈ”データリセット用トランジスタ、Ｔ１０２は前記トランジスタＴ１０１のゲート電極の昇圧時にこのゲート電極をノード１から電気的に切り離すための分離トランジスタ、Ｉ１、Ｉ２、Ｉ３及びＩ４は各々インバータである。ここで、前記トランジスタＴ１〜Ｔ４及びＴ１０１，Ｔ１０２は、ＮＭＯＳエンハンスメントトランジスタであり、各トランジスタのしきい値電圧は全て所定値Ｖｔとする。入力Ａからは“Ｈ”データ出力用信号が、入力Ｂからは“Ｌ”データ出力用信号が各々取り込まれ、出力Ｃにてデータの出力が行われる。
【０００３】
以上のように構成された従来の出力回路について、次に動作の説明を行う。
【０００４】
先ず、入力Ａ及びＢを共に“Ｈ”レベルにすることにより、出力トランジスタＴ１〜Ｔ３は全て非導通状態になり、出力ＣはＨｉｇｈ−インピーダンスとなる。（この際、トランジスタＴ４、Ｔ１０１，Ｔ１０２は導通状態であり、“Ｈ”データリセット用トランジスタＴ４は、“Ｈ”データ出力用トランジスタＴ１のゲート電極（ノード２）を“Ｌ”レベルに保っている）。
【０００５】
次に、出力Ｃが“Ｈｉｇｈ−インピーダンス”から“Ｌ”レベルの出力に変化する場合の動作波形を図８に示しながら説明する。入力Ａは“Ｈ”レベルのままで、従って“Ｈ”データ出力用トランジスタＴ１、Ｔ２は非導通状態のまま、トランジスタＴ１０１、Ｔ４、Ｔ１０２は導通状態のままである。ここで、入力Ｂを“Ｈ”レベルから“Ｌ”レベルにすることにより、“Ｌ”データ出力用トランジスタＴ３が導通状態になり、出力Ｃには“Ｌ”レベルが出力される。
【０００６】
また、出力Ｃが“Ｈｉｇｈ−インピーダンス”から“Ｈ”レベル出力に変化する場合の動作波形を図９に示す。入力Ｂは、“Ｈ”レベルのままであり、“Ｌ”データ出力用トランジスタＴ３は非導通状態のままである。入力Ａを“Ｌ”レベルにすることにより、ノード３が“Ｈ”レベルとなる。このため、“Ｈ”データ出力用トランジスタＴ２は導通状態になり、出力Ｃは“Ｈ”レベルになる。しかし、出力Ｃの電圧は、“Ｈ”データ出力用トランジスタＴ２がＮＭＯＳのエンハンスメントトランジスタであるために、電位（Ｖｃｃ−Ｖｔ（しきい値電圧））までしか上昇しない。また、ノード３が“Ｈ”レベルになることにより、“Ｈ”データリセット用トランジスタＴ４が非導通状態となって、電荷がノード３から電荷転送用トランジスタＴ１０１を通じてノード２に転送されて、昇圧用キャパシタＣ１０１への電荷の充電が行われる。このとき電荷転送用トランジスタＴ１０１のゲート電極の電位もブートストラップ効果により上昇するので、ノード２は電源電圧（Ｖｃｃレベル）になるまで電荷が蓄積される。
【０００７】
その後、昇圧用キャパシタＣ１０１に十分電荷が蓄積されると、この時点で、入力Ａの信号が遅延回路２から遅れて出力されるので、ノード１が“Ｌ”レベルになって、電荷転送用トランジスタＴ１０１が非導通状態になり、ノード２とノード３とが分断される。ノード２が分断された直後、キャパシタＣ１０１のノード４側がインバータＩ４の“Ｈ”レベルの出力によって“Ｈ”レベルに引き上がるので、この昇圧用キャパシタＣ１０１によりノード２も昇圧されて、“Ｈ”データ出力用トランジスタＴ１のゲート電極の電圧はＶｃｃ＋α（＝（昇圧用キャパシタＣ１０１の容量（Ｃ１０１）／ノード２の全容量（Ｃｏ））×Ｖｃｃ）まで上がり、従って、出力Ｃは“Ｈ”データ出力用トランジスタＴ２の導通時の電圧（Ｖｃｃ−Ｖｔ）から電源電圧（Ｖｃｃ）まで引き上げられることになる。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の出力回路では、出力Ｃを電源電圧（Ｖｃｃ）まで引き上げることが困難な場合があった。
【０００９】
そこで、本発明者等が鋭意努力の結果、次のことを知悉した。即ち、出力Ｃからの“Ｈ”データ出力期間中（即ち、入力Ａが“Ｌ”レベルの期間中）に、入力Ａに任意の時間幅Δｔのノイズが入った場合には、図１１の動作波形に示すように、ノイズが入った時点から時間Δｔだけ“Ｈ”データリセット用トランジスタＴ４が導通状態になるため、予め昇圧されていたノード２の電荷がこの“Ｈ”データリセット用トランジスタＴ４を通じて引き抜かれ、その後、時間Δｔが過ぎて前記“Ｈ”データリセット用トランジスタＴ４が非導通状態になっても、一旦引き抜かれたノード２の電位は上昇しないため、“Ｈ”データ出力用トランジスタＴ１による“Ｈ”データの再出力が困難となる。すなわち、昇圧電位発生回路で昇圧された“Ｈ”データ出力用トランジスタＴ１のゲート電極の電圧が、前記のようなノイズに起因して低下してしまうため、“Ｈ”データの出力を低い電圧（Ｖｃｃ−Ｖｔ）レベルまでしか行うことができなくなる。
【００１０】
また、前記従来の出力回路において、電源の低電圧化を図ると、電源電圧Ｖｃｃに対するしきい値電圧Ｖｔの割合が大きくなるため、昇圧電位発生回路の昇圧電位の発生動作が非常に困難になる。これについて、以下、詳細に、低電源電圧Ｖｃｃで出力Ｃへ“Ｈ”データを出力する場合を例に取って説明する。尚、例示として、電源電圧Ｖｃｃ＝１．５Ｖ、しきい値電圧Ｖｔ＝０．８Ｖとして図７の回路を用いて説明する。
【００１１】
出力Ｃへ“Ｈ”データを出力する場合の動作波形を図１０に示す。入力Ｂを“Ｈ”レベルに固定しておき、入力Ａを“Ｈ”レベルから“Ｌ”レベルに変化させることにより、“Ｌ”データ出力用トランジスタＴ３は非導通状態に、“Ｈ”データ出力用トランジスタＴ２は導通状態になって、“Ｈ”データの出力が行われる。ここでは、出力Ｃは“Ｈ”データ出力用トランジスタＴ２がＮＭＯＳのエンハンスメントトランジスタであるので、電位Ｖｃｃ−Ｖｔ＝０．７Ｖまでしか上昇しない。また、入力ＡはインバータＩ３を経て遅延回路２へ入力されると同時に、電荷転送用トランジスタＴ１０１を通じてノード２へ電荷が転送され始める。しかし、このとき、分離トランジスタＴ１０２のゲート電極とノード１側とが共に電源電圧（１．５Ｖ）であるために、電荷転送用トランジスタＴ１０１のゲート電極の電位はしきい値電圧Ｖｔだけ低下して、電位Ｖｃｃ−Ｖｔ＝０．７Ｖとなり、電荷転送用トランジスタＴ１０１は非導通状態のままとなる。
【００１２】
即ち、ノード３が“Ｈ”レベルになっても、電荷転送用トランジスタＴ１０１が非導通状態であるため、昇圧用キャパシタＣ１０１のノード２側には電荷の転送は行われずに、ノード２の電位は初期値の０Ｖのままとなり、その結果、“Ｈ”データ出力用トランジスタＴ１は電源電圧（Ｖｃｃ）の“Ｈ”データの出力ができない。
【００１３】
従って、低電源電圧Ｖｃｃ＝１．５Ｖのような低電圧時には、昇圧キャパシタＣ１０１の充電が十分に行われなくなるため、“Ｈ”データ出力用トランジスタＴ１のゲート電極を昇圧できず、電源電圧（Ｖｃｃ）の“Ｈ”データの出力ができなくなる。
【００１４】
本発明は、上記のような従来の課題を解決するものであり、その目的は、低電源電圧動作時でも昇圧電位発生回路を安定して動作させて、確実に電源電圧（Ｖｃｃ）の“Ｈ”データを出力できる出力回路を提供することにある。
【００１５】
【課題を解決するための手段】
前記の問題を解決するために、本発明では、分離トランジスタＴ１０２でそのしきい値電圧Ｖｔ分の低下を招かずに、電源電圧をそのまま電荷転送用トランジスタＴ１０１のゲート電極に供給することにより、確実に電荷転送用トランジスタＴ１０１を導通状態として、昇圧キャパシタを確実に充電することとする。
【００１６】
具体的に、請求項１記載の発明の出力回路は、外部信号を入力し、前記外部信号の電位レベルに応じて出力端子の電位レベルを制御する出力回路であって、前記出力端子と電源との間に配置されたHighデータ出力用トランジスタと、前記外部信号により活性化されて前記Highデータ出力用トランジスタのゲート電極を前記電源の電圧以上の高電圧に充電する昇圧電位発生回路とを備え、前記昇圧電位発生回路は、入力される外部信号を設定時間遅延する遅延回路と、前記遅延回路の出力信号の逆論理を生成する第１の逆論理回路と、前記第１の逆論理回路とHighデータ出力用トランジスタのゲート電極との間に配置され、前記Highデータ出力用トランジスタのゲート電極を昇圧するためのキャパシタと、前記外部信号の逆論理を生成する第２の逆論理回路と、前記第２の逆論理回路と前記Highデータ出力用トランジスタのゲート電極との間に配置され、前記Highデータ出力用トランジスタのゲート電極を充電するための電荷転送用トランジスタと、前記遅延回路の出力側と前記電荷転送用トランジスタのゲート電極との間に配置された分離トランジスタと、前記外部信号の電位レベルが変化する所定期間の間、電源の電圧を越える電圧の昇圧パルスを発生する昇圧パルス発生回路とを備え、前記昇圧パルス発生回路の昇圧パルスは、前記分離トランジスタのゲート電極に供給されることを特徴とする。
【００１７】
請求項２記載の発明は、前記請求項１記載の出力回路において、昇圧パルス発生回路は、入力される外部信号を設定時間遅延する遅延回路と、前記遅延回路の出力信号の逆論理を生成する逆論理回路と、前記逆論理回路の出力信号及び前記入力される外部信号を受けるＮＯＲ回路と、前記ＮＯＲ回路の出力側に配置されたキャパシタと、前記キャパシタ及び電源が並列接続された出力端子とから成ることを特徴とする。
【００１８】
また、請求項３記載の発明は、前記請求項１又は請求項２記載の出力回路において、昇圧電位発生回路の電荷転送用トランジスタ及び分離トランジスタは、しきい値電圧が、Highデータ出力用トランジスタのしきい値電圧よりも低い特性を有することを特徴とする。
【００１９】
更に、請求項４記載の発明は、前記請求項１、請求項２又は請求項３記載の出力回路において、Highデータ出力用トランジスタのゲート電極に接続され、このゲート電極の設定電圧を越える過昇圧を防止する過昇圧防止回路を備えたことを特徴とする。
【００２０】
加えて、請求項５記載の発明は、前記請求項４記載の出力回路において、過昇圧防止回路は、電源とHighデータ出力用トランジスタのゲート電極との間に配置された過昇圧防止トランジスタであって、前記過昇圧防止トランジスタは、ゲート電極が前記Highデータ出力用トランジスタのゲート電極に接続され、しきい値電圧が前記Highデータ出力用トランジスタのしきい値電圧以上であることを特徴とする。
【００２１】
以上の構成により、請求項１ないし請求項５記載の出力回路では、外部信号の電位レベルが変化する期間では、昇圧パルス発生回路が昇圧パルスを発生し、この昇圧パルスが分離トランジスタに供給される。これにより、電源電圧Ｖｃｃは前記分離トランジスタでそのしきい値電圧分の電圧降下をせず、その電源電圧Ｖｃｃのまま電荷転送用トランジスタのゲート電極に供給される。その結果、電荷転送用トランジスタが確実に導通状態となって、この電荷転送用トランジスタによる“Ｈ”データ出力用トランジスタのゲート電極への電荷の転送（昇圧用キャパシタの充電）がスムーズにできる。よって、低電圧電源で動作させても、“Ｈ”レベル出力用トランジスタのゲート電極をＶｃｃ＋Ｖｔ以上の電圧に確実に引き上げて、“Ｈ”データ出力用トランジスタＴ１により、電源電圧Ｖｃｃレベルの“Ｈ”レベルデータを確実に出力することができる。
【００２２】
特に、請求項３記載の発明では、昇圧電位発生回路の電荷転送用トランジスタ及び分離トランジスタの各しきい値電圧が、“Ｈ”データ出力用トランジスタのしきい値電圧よりも低いので、電荷転送用トランジスタを経た電荷の充電が効率良く行われ、より一層低電圧な電源を用いた動作時でも確実に電源電圧Ｖｃｃレベルの“Ｈ”レベルデータを出力することができる。
【００２３】
また、請求項４及び請求項５記載の発明では、過昇圧防止回路によって、“Ｈ”データ出力用トランジスタのゲート電極の過昇圧が防止される。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。その前に、本発明に関連する技術として、強いノイズ耐性を持つ出力回路を説明する。
【００２５】
（本発明の関連技術）
図１は、本発明の関連技術の出力回路を示す。同図において、１は昇圧電位発生回路、２は遅延回路、Ｃ１０１はノード２の昇圧用キャパシタ、Ｔ１０１は電荷転送用トランジスタ、Ｔ１及びトランジスタＴ２は“Ｈ”データ出力用トランジスタ、Ｔ３は“Ｌ”データ出力用トランジスタ、Ｔ４は“Ｈ”データリセットトランジスタ、Ｔ５はノイズ吸収用トランジスタ（ノイズ吸収回路）、Ｔ１０２は前記電荷転送用トランジスタＴ１０１のゲート電極の昇圧時に、ノード１から電気的に切り離すための分離トランジスタ、である。また、Ａ及びＢは、各々、外部信号を入力する入力端子、Ｃは出力端子、Ｉ１〜Ｉ４は各々インバータである。
【００２６】
入力ＡからはＨｉｇｈデータ出力用信号が、入力ＢからはＬｏｗデータ出力用信号が各々取り込まれ、出力Ｃからの非出力時は、入力Ａ及び入力Ｂ共に“Ｈ”レベルとなる。
【００２７】
前記“Ｈ”データ出力用トランジスタＴ１は、電源Ｖｃｃと出力Ｃとの間に配置される。前記“Ｈ”データリセットトランジスタＴ４は、前記“Ｈ”データ出力用トランジスタＴ１のゲート電極と接地端子Ｄとの間に配置され、そのゲート電極には、入力ＡへのＨｉｇｈデータ出力用信号が入力される。ノイズ吸収用トランジスタＴ５は、前記“Ｈ”データリセットトランジスタＴ４と縦列接続され、そのゲート電極には前記昇圧電位発生回路１の遅延回路２の出力信号が入力される。
【００２８】
前記昇圧電位発生回路１において、インバータ（第１の逆論理回路）Ｉ４は、遅延回路２の出力信号の逆論理を生成し、キャパシタＣ１０１は、前記インバータＩ４の出力側と“Ｈ”データ出力用トランジスタＴ１のゲート電極との間に配置される。また、インバータ（第２の逆論理回路）Ｉ１は入力ＡからのＨｉｇｈデータ出力用信号の逆論理を生成し、電荷転送用トランジスタＴ１０１は、前記インバータＩ１と“Ｈ”データ出力用トランジスタＴ１のゲート電極との間に配置される。更に、分離トランジスタＴ１０２は、前記遅延回路２の出力側と前記電荷転送用トランジスタＴ１０１のゲート電極との間に配置され、そのゲート電極は電源Ｖｃｃに接続される。
【００２９】
次に、出力Ｃが“Ｈ”レベルを出力している際に入力Ａに任意のパルス幅Δｔのノイズが入った場合の動作波形を図２に示す。
【００３０】
先ず、入力Ａが“Ｌ”レベル、入力Ｂが“Ｈ”レベルの場合に、出力Ｃは“Ｈ”レベルになる。入力Ａにノイズが入って“Ｈ”レベルになった時、ノード２の“Ｈ”データリセット用トランジスタＴ４は導通状態になるが、ノイズ吸収用トランジスタＴ５が導通状態になるのは、入力Ａにノイズが入った後の設定時間Ｔ（遅延回路２の遅延時間）が経過した時点である。即ち、ノイズのパルス幅Δｔが遅延回路２の遅延時間Ｔより小さければ、“Ｈ”データリセット用トランジスタＴ４が導通状態になっても、ノード２の電荷は“Ｈ”データリセット用トランジスタＴ４を経て引き抜かれることはない。つまり、Δｔ＜Ｔとなるようなノイズに対しては、本構成によりノイズを吸収することができ、昇圧されたノード２の電位を安定して保持することができる。
【００３１】
また、ノード２である“Ｈ”データ出力用トランジスタＴ１のゲート電極と接地電位との間に、“Ｈ”データリセット用トランジスタＴ４とノイズ吸収用トランジスタＴ５とが縦列に接続されているので、出力Ｃの“Ｈ”レベルをリセットするとき（即ち、ノード２の電位を下げるとき）の電界の集中を防ぐこともできる。
【００３２】
（本発明の実施の形態）
以下、本発明の実施の形態について図面を参照しながら説明する。
【００３３】
図３は、本発明の実施の形態の出力回路を示す。同図において、３は昇圧パルス発生回路、４は過昇圧防止回路、Ｉ５〜Ｉ８はインバータである。前記昇圧パルス発生回路３は、入力ＡからのＨｉｇｈデータ出力用信号が“Ｈ”レベルから“Ｌ”レベルに変化し始める時点から所定時間Ｔ２までの所定期間の間、電源Ｖｃｃの電圧を越える電圧の昇圧パルスを発生する。電位発生回路１の電荷供給用トランジスタＴ１０１及び分離トランジスタＴ１０２は、共に、しきい値電圧が“Ｈ”データ出力用トランジスタＴ１のしきい値電圧よりも低い特性のものが採用される。
【００３４】
前記過昇圧防止回路４は、過昇圧防止トランジスタＴ６を有し、この過昇圧防止トランジスタＴ６は、“Ｈ”データ出力用トランジスタＴ１のゲート電極と電源Ｖｃｃとの間に配置され、そのゲート電極は前記“Ｈ”データ出力用トランジスタＴ１のゲート電極に接続され、そのしきい値電圧が前記“Ｈ”データ出力用トランジスタＴ１のしきい値電圧以上である。
【００３５】
図３における他の構成は図１と同じであるので、同一部分に同一符号を付して、その説明を省略する。
【００３６】
前記昇圧パルス発生回路３の構成を図４に示す。同図において、５は入力Ａからの信号を設定時間だけ遅延する遅延回路、Ｉ９は前記遅延回路５からの出力信号の逆論理を生成するインバータ（逆論理回路）、６は前記インバータＩ９の出力信号と前記入力Ａからの信号とを受けるＮＯＲ回路、Ｃ２０３は前記ＮＯＲ回路６の出力側に接続されたキャパシタ、７は出力端子である。前記出力端子７には、前記キャパシタＣ２０３が接続されると共に、抵抗Ｒを介して電源Ｖｃｃが接続される。前記出力端子７からの昇圧パルスは、図３の分離トランジスタＴ１０２のゲート電極に供給される。
【００３７】
前記昇圧パルス発生回路３の動作波形を図５に示す。図４の昇圧パルス発生回路３において、入力信号が“Ｈ”レベルから“Ｌ”レベルに変化したとき、ノード７は、インバータＩ５及び遅延回路５を合せた遅延時間Ｔ２が経過した後に“Ｌ”レベルから“Ｈ”レベルに変化する。入力信号とノード７とが同時に“Ｌ”レベルの時だけノード８は“Ｈ”レベルとなる。出力端子７の出力電位Ｅは、通常、電源電圧Ｖｃｃとなっているので、この時、出力端子の電位ＥはＶｃｃ＋βとなる。つまり、昇圧パルス発生回路３の出力端子７の電圧Ｅの波形は、入力信号が“Ｌ”レベルとなった後から設定時間Ｔ２の間だけＶｃｃ＋βとなり、それ以外の時は、電源電圧Ｖｃｃとなっている。
【００３８】
次に、図３において、出力Ｃが“Ｈｉｇｈ−インピーダンス”から“Ｈ”レベルに変化する場合の動作波形を図６に示す。尚、電源電圧Ｖｃｃ＝１．５Ｖ、しきい値電圧Ｖｔ＝０．８Ｖとして説明する。
【００３９】
先ず、入力Ａ及び入力Ｂを共に“Ｈ”レベルにすることにより、トランジスタＴ１〜Ｔ３が非導通状態になって、出力Ｃは“Ｈｉｇｈ−インピーダンス”となる。
【００４０】
入力Ａを“Ｌ”レベルに変化させると、“Ｈ”データリセット用トランジスタＴ４が非導通状態になると同時に、入力Ａの信号より生成される昇圧パルス信号が分離トランジスタＴ１０２のゲート電極に入力され、この状態はノード３が“Ｈ”レベルになる直前まで継続され、これに伴い、電荷転送用トランジスタＴ１０１のゲート電極は電源電圧Ｖｃｃまで上昇する。その後、ノード３が“Ｈ”レベルになると、“Ｈ”データ出力用トランジスタＴ２は導通状態になり、出力Ｃは“Ｈ”レベルになるが、その出力Ｃの電圧は、“Ｈ”データ出力用トランジスタＴ２がＮＭＯＳのエンハンスメントトランジスタであるために、Ｖｃｃ−Ｖｔ（Ｖ）＝０．７Ｖまでしか上昇しない。しかし、同時にノード３が“Ｈ”レベルになることにより、ノード３から電荷転送用トランジスタＴ１０１を通じてノード２に電荷の転送が行われて、昇圧用キャパシタＣ１０１のノード２側に電荷が蓄えられる。ノード２の電位は電源電圧Ｖｃｃまで上昇し、これに伴い、電荷転送用トランジスタＴ１０１のゲート電極の電位もブートストラップ効果により上昇する。昇圧用キャパシタＣ１０１に十分電荷蓄積された時点で、入力Ａの信号が遅延回路２により遅れて出力されると、ノード１が“Ｌ”レベルになって、電荷転送用トランジスタＴ１０１が非導通状態になり、ノード２とノード３は分断される。その直後に、昇圧用キャパシタＣ１０１のノード４側が“Ｈ”レベルになってノード２側も電位が上昇し、これにより“Ｈ”データ出力用トランジスタＴ１のゲート電圧は、Ｖｃｃ＋Ｖｔ以上に上昇するので、出力Ｃの電圧は“Ｈ”データ出力用トランジスタ２の導通時の電圧（Ｖｃｃ−Ｖｔ）から電源電圧Ｖｃｃにまで引き上げることができる。
【００４１】
以上のように、分離トランジスタＴ１０２のゲート電極に昇圧パルス発生回路３の昇圧パルスを供給して、このゲート電極の電位レベルを一時的に昇圧することにより、電源電圧Ｖｃｃ＝１．５Ｖのような低電圧電源を採用した場合においても、電荷転送用トランジスタＴ１０１のゲート電極への充電を十分に行うことができ、よって、ノード３から昇圧用キャパシタＣ１０１への充電及びノード２の昇圧動作を安定して行うことができる。
【００４２】
また、電荷転送用トランジスタＴ１０１、及び分離トランジスタＴ１０２として、“Ｈ”データ出力用トランジスタＴ１のしきい電圧よりも低いしきい値電圧のトランジスタを使用しているので、電荷転送用トランジスタＴ１０１のゲート電極及びノード２の充電時の両トランジスタＴ１０２及びＴ１０１のしきい値電圧Ｖｔ落ちによる影響を軽減することができ、ノード３からノード２への充電をより効率良く行える。よって、一層に低電源電圧時でも確実に動作する出力回路が得られる。
【００４３】
また、過昇圧防止回路３を“Ｈ”データ出力用トランジスタＴ１のゲート電極に挿入したので、“Ｈ”データ出力用トランジスタＴ１のゲート電極の電圧は、しきい値電圧Ｖｔ落ちを起さないゲート電圧（Ｖｃｃ＋ＶｔＴ６（トランジスタＴ６のしきい値））まで上昇するが、それ以上に過昇圧しようとする場合には、過昇圧防止トランジスタＴ６が導通状態になって、その過昇圧が防止される。よって、“Ｈ”データ出力用トランジスタＴ１のゲート電極に必要以上の高電圧がかかることを防止できる。
【００４４】
【発明の効果】
以上説明したように、請求項１ないし請求項５記載の出力回路によれば、低電圧電源で動作させても、“Ｈ”レベル出力用トランジスタのゲート電極をＶｃｃ＋Ｖｔ以上の電圧に確実に引き上げることができるので、電源電圧Ｖｃｃレベルの“Ｈ”レベルデータを“Ｈ”データ出力用トランジスタＴ１から確実に出力することができる効果を奏する。
【００４５】
特に、請求項３記載の発明の出力回路によれば、昇圧電位発生回路の電荷転送用トランジスタ及び分離トランジスタとして、その各しきい値電圧が“Ｈ”データ出力用トランジスタのしきい値電圧よりも低いものを使用したので、電荷転送用トランジスタを経た電荷の充電を効率良く行うことができて、より一層低電圧な電源を用いた動作時でも確実に電源電圧Ｖｃｃレベルの“Ｈ”レベルデータを出力できる。
【００４６】
また、請求項４及び請求項５記載の発明の出力回路によれば、過昇圧防止回路を設けたので、Ｈ”データ出力用トランジスタのゲート電極の過昇圧を防止できる。
【図面の簡単な説明】
【図１】本発明の関連技術の出力回路を示す図である。
【図２】同出力回路による低電圧時のノイズ波形を示す図である。
【図３】本発明の実施の形態の出力回路を示す図である。
【図４】同実施の形態の出力回路の昇圧パルス発生回路を示す図である。
【図５】同実施の形態の昇圧パルス発生回路の動作波形を示す図である。
【図６】同実施の形態の出力回路による低電圧時のＨｉｇｈ出力時の出力波形を示す図である。
【図７】従来の出力回路を示す図である。
【図８】従来の出力回路によるＬｏｗ出力時の動作波形を示す図である。
【図９】従来の出力回路によるＨｉｇｈ出力時の動作波形を示す図である。
【図１０】従来の出力回路による低電圧時のＨｉｇｈ出力時の出力波形を示す図である。
【図１１】低電圧時にノイズが入った場合の従来の出力回路の動作波形を示す図である。
【符号の説明】
Ｃ            出力端子
Ｖｃｃ          電源
Ｔ１            “Ｈ”データ出力用トランジスタ
１            昇圧電位発生回路
Ｄ            接地端子
Ｔ４            “Ｈ”データリセット用トランジスタ
Ｔ５            ノイズ吸収用トランジスタ（ノイズ吸収回路）
２            遅延回路
Ｉ４            インバータ（第１の逆論理回路）
Ｉ１            インバータ（第２の逆論理回路）
Ｃ１０１        キャパシタ
Ｃ１０２        キャパシタ（容量値：Ｃ１０２）
Ｃｏ            ノード２の全容量値
Ｔ１０１        電荷転送用トランジスタ
Ｔ１０２        分離トランジスタ
３            昇圧パルス発生回路
４            過昇圧防止回路
Ｔ６            過昇圧防止トランジスタ
５            遅延回路
Ｉ９            インバータ（逆論理回路）
６            ＮＯＲ回路
Ｃ２０３        キャパシタ
７            出力端子
【図１】
0003654878.tif 000002
【図２】
0003654878.tif 000003
【図３】
0003654878.tif 000004
【図４】
0003654878.tif 000005
【図５】
0003654878.tif 000006
【図６】
0003654878.tif 000007
【図７】
0003654878.tif 000008
【図８】
0003654878.tif 000009
【図９】
0003654878.tif 000010
【図１０】
0003654878.tif 000011
【図１１】
0003654878.tif 000012