(57)【特許請求の範囲】
【請求項１】
データ送信側に、入力される複数の送信側データチャネルのうちのいずれか１つを選択して出力するマルチプレクサと、前記マルチプレクサにいずれの送信側データチャネルを選択するかを一定周期で順次に切換えるための切換え信号を送る選択指示回路とが備えられ、
データ受信側に、前記切換え信号に基づいて、受信したデータが前記複数の送信側データチャネルのうちのいずれから送信されたものかを特定するチャネル特定信号を出力するチャネル特定回路が備えられたデータ伝送装置であって、
前記データ送信側から前記データ受信側に向けて、前記選択指示回路の前記切換えの動作と同期し且つ切換え周波数よりも低周波数のタイミング信号が出力され、
前記データ受信側に、前記タイミング信号の周波数を逓倍する受信側逓倍回路が備えられて、前記受信側逓倍回路の出力信号と同期して前記データ送信側から送信されたデータを取り込むように構成されているデータ伝送装置。
【請求項２】
前記データ送信側に、前記タイミング信号の周波数を逓倍する送信側逓倍回路と、前記マルチプレクサから入力されたデータを、前記送信側逓倍回路の出力信号と同期して前記データ受信側に対して出力するレジスタとが備えられている請求項１記載のデータ伝送装置。
【請求項３】
前記切換え信号は、設定ビット数分の信号ラインに送出され、
前記タイミング信号は、前記信号ラインのうちのいずれか１ビットの信号にて構成されている請求項１又は２記載のデータ伝送装置。
【請求項４】
前記切換え信号は、交番符号にて構成されている請求項１〜３のいずれか１項に記載のデータ伝送装置。
【請求項５】
前記データ送信側から前記データ受信側へ、送信されたデータが有効なデータか否かを示す識別信号がデータの送信と同期して出力されるように構成されている請求項１〜４のいずれか１項に記載のデータ伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ送信側に、入力される複数の送信側データチャネルのうちのいずれか１つを選択して出力するマルチプレクサと、前記マルチプレクサにいずれの送信側データチャネルを選択するかを一定周期で順次に切換えるための切換え信号を送る選択指示回路とが備えられ、データ受信側に、前記切換え信号に基づいて、受信したデータが前記複数の送信側データチャネルのうちのいずれから送信されたものかを特定するチャネル特定信号を出力するチャネル特定回路が備えられたデータ伝送装置に関する。
【０００２】
【従来の技術】
かかるデータ伝送装置は、複数の送信側データチャネルのデータをマルチプレクサによって周期的に順次切換えて出力する、いわゆる時分割多重方式のデータ伝送装置であり、例えば特許文献１や特許文献２に記載されているような電話回線網の他、種々の用途に適用されている。
このような時分割多重方式のデータ伝送では、データ送信側からデータ受信側へ、データと共に同期用のクロック信号を送信し、データ受信側は、そのクロック信号と同期してデータを取り込む形式が考えられている。
【０００３】
【特許文献１】
特開２０００−９２０７５号公報
【特許文献２】
特開２０００−２６１４８９号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来構成では、データ転送を高速化するべく同期用のクロック信号を高速化すると、データ送信側からデータ受信側へ送られる信号のうちで最も高い周波数の信号である前記クロック信号の品質がインピーダンス不整合による波形歪み等によって劣化してしまい、データの伝送可能距離が極めて短くなってしまうという不都合がある。
又、そのような信号品質の劣化を防止できる回路構成とすると、装置コストが大きく増大してしまう。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、装置コストの増大を抑制しながら、データ伝送速度を可及的に高速化する点にある。
【０００５】
【課題を解決するための手段】
上記請求項１記載の構成を備えることにより、データ送信側に、入力される複数の送信側データチャネルのうちのいずれか１つを選択して出力するマルチプレクサと、前記マルチプレクサにいずれの送信側データチャネルを選択するかを一定周期で順次に切換えるための切換え信号を送る選択指示回路とが備えられ、データ受信側に、前記切換え信号に基づいて、受信したデータが前記複数の送信側データチャネルのうちのいずれから送信されたものかを特定するチャネル特定信号を出力するチャネル特定回路が備えられたデータ伝送装置において、前記データ送信側から前記データ受信側に向けて、前記選択指示回路の前記切換えの動作と同期し且つ切換え周波数よりも低周波数のタイミング信号が出力され、前記データ受信側に、前記タイミング信号の周波数を逓倍する受信側逓倍回路が備えられて、前記受信側逓倍回路の出力信号と同期して前記データ送信側から送信されたデータを取り込むように構成されている。
【０００６】
すなわち、データ送信側からは、マルチプレクサにおける出力切換えと同期し且つその切換え周波数よりも低周波数のタイミング信号が出力され、データ受信側で、そのタイミング信号を逓倍して、受信データの取り込みクロックとして使用するため、データ送信側とデータ受信側とのデータ授受のためのタイミング調整のためにデータ送信側からデータ受信側に送られる信号の周波数を低くすることができる。
このタイミング信号の低周波数化によって、回路構成の低コスト化を図りながら、データ伝送速度を可及的に向上させることができる。
【０００７】
又、上記請求項２記載の構成を備えることにより、前記データ送信側に、前記タイミング信号の周波数を逓倍する送信側逓倍回路と、前記マルチプレクサから入力されたデータを、前記送信側逓倍回路の出力信号と同期して前記データ受信側に対して出力するレジスタとが備えられている。
すなわち、データ送信側からデータ受信側にデータを送信する場合において、単にマルチプレクサの出力をデータ受信側に送信するだけでもデータの送受信は可能であるが、データ送信側においてもデータ受信側と同様に前記タイミング信号を逓倍したクロックでレジスタからデータを送出することで、データ送信側とデータ受信側との間の同期調整をより一層精密に行うことができ、データの送信速度を一層高速化することができる。
【０００８】
又、上記請求項３記載の構成を備えることにより、前記切換え信号は、設定ビット数分の信号ラインに送出され、前記タイミング信号は、前記信号ラインのうちのいずれか１ビットの信号にて構成されている。
すなわち、マルチプレクサの出力切換えのために前記選択指示回路から出力される切換え信号のうちの１ビット分の信号ラインの信号を、そのまま前記タイミング信号として兼用しているのである。
もって、データ送信側とデータ受信側との間の同期調整がより確実なものになると共に、回路構成及び信号配線を簡素化して、より一層の低コスト化を図ることができる。
【０００９】
又、上記請求項４記載の構成を備えることにより、前記切換え信号は、交番符号にて構成されている。
前記切換え信号を交番符号によって構成することで、前記切換え信号をデータ送信側からデータ受信側に送る場合の誘導性及び容量性結合に起因する波形歪みを抑制することができ、データ送信をより一層安定化することができる。
【００１０】
又、上記請求項５記載の構成を備えることにより、前記データ送信側から前記データ受信側へ、送信されたデータが有効なデータか否かを示す識別信号がデータの送信と同期して出力されるように構成されている。
すなわち、データ送信側からは各送信側データチャネルのデータが一定周期で順次出力されるため、いずれかの送信側データチャネルが実際に意味のある有効なデータを出力していなくても、その無効なデータがデータ受信側に伝えられる。
そこで、送信されたデータが有効か否かを示す識別信号をデータの送信と同期して送出することで、データ受信側において不要なデータの取り込みを回避することができる。
【００１１】
【発明の実施の形態】
以下、本発明のデータ伝送装置を備えた写真プリント装置の実施の形態を図面に基づいて説明する。
本実施の形態で例示する写真プリント装置ＤＰは、図４に外観を示すように、いわゆるデジタルミニラボ機として知られているものであり、図３のブロック図に示すように、現像処理済みの写真フィルムやメモリーカード，ＭＯあるいはＣＤ−Ｒ等から写真プリントを作製するための画像データを取り込んで露光用画像データを生成する画像入力装置ＩＲと、画像入力装置ＩＲにて生成した露光用画像データを印画紙１に露光処理する露光・現像装置ＥＰとから構成されている。
【００１２】
〔画像入力装置ＩＲの概略構成〕
画像入力装置ＩＲには、図３に概略的に示すように、写真フィルムの駒画像を読み取るフィルムスキャナ２と、メモリーリーダ，ＭＯドライブ及びＣＤ−Ｒドライブ等を備えた外部入出力装置４と、フィルムスキャナ２の制御のほか写真プリント装置ＤＰ全体の管理を実行する主制御装置６とが備えられ、更に、主制御装置６には、仕上がりプリント画像をシミュレートしたシミュレート画像や各種の情報を表示出力するモニタ６ａと、露光条件の手動設定等や制御情報の入力操作をするための操作卓６ｂとが接続されている。
【００１３】
〔主制御装置６の構成〕
主制御装置６には、図３に概略的に示すように、フィルムスキャナ２から入力された画像データに基づいて作製したときのプリント画像を予測する演算処理を実行するシミュレート演算部１０と、フィルムスキャナ２から入力された画像データに基づいて、露光・現像装置ＥＰを露光作動させるための露光用画像データを生成する画像処理装置１１と、これらの動作を管理するコントローラ１２とが備えられている。
コントローラ１２は、フィルムスキャナ２及び後述の露光制御装置２１と共にネットワーク接続されて、相互に種々の管理情報の授受を行っている。
【００１４】
〔画像処理装置１１の構成〕
画像処理装置１１は、上述のように前記露光用画像データを生成するのであるが、その画像処理の一部として、フィルムスキャナ２にて写真フィルムの駒画像を読み取る際に、写真フィルムにキズが付いているかあるいは塵埃が付着している等により撮影された本来の画像の一部が欠落したときの補正処理（以下、この補正処理を「キズ消し処理」と称する）を行う機能を有している。
このキズ消し処理のために、フィルムスキャナ２は、赤色，緑色及び青色の読み取り画像データの他に、写真フィルムの赤外線透過画像データを出力している。写真フィルムに赤外線を照射すると、その赤外線は各感色層はそのまま透過するが、前記キズあるいは塵埃等が存在する部分ではそれらによって散乱されて赤外線透過光量が減少する。写真フィルムにおける透過光量の減少は、写真フィルム上の画像濃度の増大に対応するので、前記キズ等による赤外線透過光量の減少によって、赤外線透過画像データではキズ等が存在する部分の濃度が周囲の正常な部分よりも大きくなり、赤外線透過画像データに基づいてキズあるいは塵埃等の存否を確認できるのである。
【００１５】
上記キズ消し処理を行うために、画像処理装置１１には、図５に示すように、透過光量値の濃度データへの変換及びゲイン調整等の各種の前処理を行う前処理回路３１と、キズ又は塵埃等の存在が明確な画像データについて補正処理を実行する粗キズ消し処理回路３２と、キズ又は塵埃等による画像データであるか正常な画像データであるか判断がつきにくい画像データについて更に詳細な条件判定によってキズ又は塵埃等による画像データであるか正常な画像データであるかを最終的に判断するキズ詳細判定回路３３と、キズ詳細判定回路３３の判定結果に基づいて、粗キズ消し処理回路３２による処理後の画像データに対して最終的な画像補正を行うキズ消し処理回路３４と、キズ消し処理回路３４による最終的なキズ消し処理の準備処理を行うキズ消し前処理回路３５とが備えられている。尚、キズ消し処理における画像補正は、キズ又は塵埃等が存在する画素であると判定された画素の画像データを、その画素自身及び近傍の正常な画素の赤色，緑色及び青色の画像データを参照し、補間等によって求める処理である。
【００１６】
上記前処理回路３１等の各回路は、フィルムスキャナ２が１０×１０６画素／秒以上の速度でラスタ走査状態で入力される画像データをリアルタイムで処理するために、論理回路であるＦＰＧＡ及びＦＩＦＯメモリによって構成されている。
このような高速処理のために、画像処理装置１１内における各回路間も高速でデータ伝送を行う必要があり、そのためのデータ伝送装置ＤＴが備えられている。
【００１７】
〔データ伝送装置ＤＴ〕
画像処理装置１１内におけるデータ伝送は、前処理回路３１と粗キズ消し処理回路３２との間のように単一の伝送経路を形成するものと、粗キズ消し処理回路３２とキズ詳細判定回路３３及びキズ消し前処理回路３５との間、並びに、キズ詳細判定回路３３及びキズ消し前処理回路３５とキズ消し処理回路３４との間のようにデータの伝送経路が分岐並びに合流するものとがある。
データ伝送装置ＤＴの基本回路は、単一の伝送経路を形成する場合と分岐並びに合流する場合とで共通の回路構成をとっている。
【００１８】
以下、このデータ伝送装置ＤＴの基本回路について、図１の回路図に基づいて説明する。
このデータ伝送装置ＤＴの基本回路の説明においては、チャネル＃０（図１では「ｃｈ０」と表記）〜チャネル＃７（図１では「ｃｈ７」と表記）の８つの送信側データチャネルと、チャネル＃０（図１では「ｃｈ０’」と表記）〜チャネル＃７（図１では「ｃｈ７’」と表記）の８つの受信側データチャネルとを有し、夫々チャネル番号が対応する送信側データチャネルから受信側データチャネルへデータを送信するものとして説明する。
図１の送信側回路４１がデータ送信側に備えられ、図１の受信側回路４２がデータ受信側に備えられている。
【００１９】
〔送信側回路４１の構成〕
送信側回路４１には、チャネル＃０〜チャネル＃７の８つの送信側データチャネルのうちのいずれか１つを選択して出力するマルチプレクサ５１と、マルチプレクサ５１にいずれの送信側データチャネルを選択するかを一定周期で順次に切換えるための切換え信号を送る選択指示回路ＳＬとしてのエンコーダ５２と、エンコーダ５２から出力される３本の信号ラインのうちの１本の信号の周波数をＰＬＬ回路にて逓倍する送信側逓倍回路ＳＤとしてのＰＬＬ周波数逓倍回路５３と、送信データの出力タイミングを設定するためのＤフリップフロップ５４と、送信されたデータが有効なデータか否かを示す識別信号の出力タイミングを設定するためのＤフリップフロップ５５とが備えられ、更に各送信側データチャネルに同期調整用のＤフリップフロップ５６が備えられている。
【００２０】
尚、図１では、図示を省略しているが、各送信側データチャネル毎に、各送信チャネル上のデータが有効なデータか否かを示す１ビットの識別信号が入力されており、マルチプレクサ５１は、各送信側データチャネルの実データと前記識別信号とを連動して選択出力し、実データはＤフリップフロップ５４へ出力され、前記識別信号はＤフリップフロップ５５へ出力される。
又、本実施の形態では、各送信側データチャネルは１６ビットのデータを取り扱うのであるが、図１では、図面を見易くするために単一のＤフリップフロップ５４等で簡略化して示し、各ラインにそのビット数を表示している。
【００２１】
エンコーダ５２は、入力されるクロック信号によって交番符号（より具体的にはグレーコード）を生成し、３ビットのデータとして「ｓｔａｔｅ０」〜「ｓｔａｔｅ２」の３本の信号ライン（各１ビット）に前記切換え信号を出力している。従って、３本の信号ラインに出力される切換え信号は、クロックが入力される毎に「０００」，「００１」，「０１１」，「０１０」〜「１００」とサイクリックに順次切り替わる。このエンコーダ５２の切換え信号によって、チャネル＃０〜チャネル＃７の８つの送信側データチャネルが、エンコーダ５２に入力されるクロックで決まる一定周期で順次に切換えられて、マルチプレクサ５１から出力され、いわゆる時分割多重回路を構成している。
ＰＬＬ周波数逓倍回路５３によって生成されたクロック信号は、Ｄフリップフロップ５４及びＤフリップフロップ５５のクロック入力（図１において「ＣＫ」と表記）に入力され、ＰＬＬ周波数逓倍回路５３によって生成されるクロック信号と同期して、送信側回路４１から受信側回路４２へデータ及び前記識別信号が送信される。
【００２２】
〔受信側回路４２の構成〕
受信側回路４２には、エンコーダ５２の前記切換え信号によって、送信側回路４１から受信したデータを、チャネル＃０〜チャネル＃７の８つの受信側データチャネルに振分け指示するデコーダ６１と、各受信側データチャネル毎に備えられて、送信されて来たデータを受信側データチャネルに送るか否かをデコーダ６１の指示によって切換えるレジスタ６２（具体的にはＤフリップフロップにて構成）と、エンコーダ５２から出力される３本の信号ラインのうちの１本の信号の周波数をＰＬＬ回路にて逓倍する受信側逓倍回路ＲＤとしてのＰＬＬ周波数逓倍回路６３とが備えられている。
デコーダ６１は、エンコーダ５２から送られてくる前記切換え信号に基づいて、各受信側データチャネル夫々に対応する各レジスタ６２のイネーブル入力（図１において「ＥＮ」と表記）を順次にアクティブ状態に切換えるように動作し、前記切換え信号に基づいて、受信したデータが前記複数の送信側データチャネルのうちのいずれから送信されたものかを特定するチャネル特定信号を出力するチャネル特定回路ＣＩとして機能する。
ＰＬＬ周波数逓倍回路６３によって生成されたクロック信号は各レジスタ６２のクロック入力（図１において「ＣＫ」と表記）に入力され、送信されて来たデータを取り込むタイミングが指示される。
【００２３】
〔送信側回路４１及び受信側回路４２の動作の説明〕
次に、送信側回路４１及び受信側回路４２の動作を、図２のタイミングチャートに基づいて説明する。
図２において、最上段の「ｃｌｏｃｋ」は、図１のおけるエンコーダ５２に入力されるクロック信号を示しており、エンコーダは、このクロックと同期して上述のグレーコードを送出する。
クロック信号の入力に伴ってエンコーダが出力するグレーコードは、図２において「ｓｔａｔｅ０（最下位桁）」〜「ｓｔａｔｅ２（最上位桁）」として示すものであり、最下位桁の「ｓｔａｔｅ０」の周波数が前記クロック信号の１／４の周波数となっている。
【００２４】
マルチプレクサ５１は、このグレーコードが前記切換え信号として入力されることによってチャネル＃０〜チャネル＃７までの送信側データチャネルのうちの１つを一定周期で順次に選択して出力する。
ＰＬＬ周波数逓倍回路５３は、上記「ｓｔａｔｅ０」の信号を４倍の周波数に逓倍し、図２おいて「ｃｌｏｃｋ’」として示す信号を出力する。
この「ｃｌｏｃｋ’」をクロック入力とするＤフリップフロップ５４及びＤフリップフロップ５５が、図２において「データ」及び「識別信号」として示すように、マルチプレクサ５１の出力データを受信側回路４２へ送信する。
従って、Ｄフリップフロップ５４は、マルチプレクサ５１から入力されたデータを、送信側逓倍回路ＳＤであるＰＬＬ周波数逓倍回路５３の出力信号と同期してデータ受信側に対して出力するレジスタＲＧとして機能する。
【００２５】
一方、受信側回路４２では、図２のタイミングチャートを流用して説明すると、エンコーダ５２が出力する「ｓｔａｔｅ０（最下位桁）」〜「ｓｔａｔｅ２（最上位桁）」の３つの信号ライン（各１ビット）と、データ（１６ビット）と、前記識別信号（１ビット）とを受信し、デコーダ６１は、「ｓｔａｔｅ０（最下位桁）」〜「ｓｔａｔｅ２（最上位桁）」に基づいて、チャネル＃０〜チャネル＃７の８つの受信側データチャネルのデータ入力端に位置する各レジスタ６２の夫々に対して順次にイネーブル入力をアクティブ状態（図２において「Ｈ」レベル）として行く。
但し、デコーダ６１には前記識別信号も入力されており、該当するタイミングのチャネルのデータが有効でないときは、非アクティブ状態を維持させる。
【００２６】
ＰＬＬ周波数逓倍回路６３は、ＰＬＬ周波数逓倍回路５３と同様に、「ｓｔａｔｅ０（最下位桁）」の信号を４倍の周波数に逓倍し、図２おいて「ｃｌｏｃｋ’」として示す信号を、レジスタ６２のクロック入力に対して出力する。
前記イネーブル入力がアクティブ状態のレジスタ６２は、この「ｃｌｏｃｋ’」の立上がりエッジのタイミングで、送信側回路４１から送信されて来たデータを取り込む。
すなわち、前記切換え信号の一部である「ｓｔａｔｅ０」が、データ送信側からデータ受信側に向けて、選択指示回路ＳＬであるエンコーダ５２のマルチプレクサ５１に対する出力選択の切換え動作と同期し且つ切換え周波数よりも低周波数のタイミング信号として出力され、そのタイミング信号の周波数を受信側逓倍回路ＲＤであるＰＬＬ周波数逓倍回路６３にて逓倍して得られる出力と同期してデータが取り込まれるのである。
【００２７】
具体的な信号によって説明すると、前記識別信号が、図２に示すように、チャネル＃２及びチャネル＃４〜チャネル７の送信タイミングで「Ｈ」レベルとなって、送信データが有効であると送信しているときに、チャネル＃０については、図２において「ＥＮ０」として示すように、「ｓｔａｔｅ０（最下位桁）」〜「ｓｔａｔｅ２（最上位桁）」の切換え信号が「０００」のタイミングで「Ｈ」レベルとなり、チャネル＃０の受信側データチャネルに対応するレジスタ６２のイネーブル入力をアクティブ状態とする。この状態で、図２において「Ａ」で示す「ｃｌｏｃｋ’」の立上がりタイミングで送信側回路４１からのデータを取り込み、図２において「ｃｈ０’」として示すチャネル＃０の受信側データチャネル上のデータが更新される。
【００２８】
チャネル＃１については、前記識別信号が有効とはなっていないので、チャネル＃１に対応するレジスタ６２のイネーブル入力がアクティブ状態とはならず、チャネル＃２については、図２において「ＥＮ２」として示すように、「ｓｔａｔｅ０（最下位桁）」〜「ｓｔａｔｅ２（最上位桁）」の切換え信号が「０１１」のタイミングで「Ｈ」レベルとなり、チャネル＃２の受信側データチャネルに対応するレジスタ６２のイネーブル入力をアクティブ状態とする。この状態で、図２において「Ｂ」で示す「ｃｌｏｃｋ’」の立上がりタイミングで送信側回路４１からのデータを取り込み、図２において「ｃｈ２’」として示すチャネル＃２の受信側データチャネル上のデータが更新される。
チャネル＃３については上記チャネル＃１と同様であり、チャネル＃４〜チャネル＃７については上記チャネル＃０及び＃２と同様であるので説明を省略する。
【００２９】
以上、データ伝送装置ＤＴの基本回路の構成と動作について説明したが、この基本回路は、上述したように、チャネル＃０〜チャネル＃７の８つの送信側データチャネルと、チャネル＃０〜チャネル＃７の８つの受信側データチャネルとを有し、夫々チャネル番号が対応する送信側データチャネルから受信側データチャネルへデータを送信する形態であり、図５において、前処理回路３１から粗キズ消し処理回路３２へデータを送信するときは、上記基本回路をそのまま適用できる。
すなわち、フィルムスキャナ２から入力された各画素の赤色，緑色，青色及び赤外の各画像データを１６ビットのデータとして構成し、連続する２画素分のデータを８つの送信側データチャネルに割り振って、前記グレーコードの１サイクルで２画素分のデータを粗キズ消し処理回路３２へ送ることができる。
もちろん、８つの送信側データチャネルのうちの４つの送信側データチャネルのみを使用して、前記グレーコードの１サイクルで１画素分のデータを送信するようにしても良いし、その場合は、前処理回路３１のデータ送信タイミングと同じタイミングでデータを送信する他の処理回路が前処理回路３１の回路配置箇所近くに存在すれば、その処理回路に残りの４チャネル分を割り当てても良い。
【００３０】
一方、粗キズ消し処理回路３２からキズ詳細判定回路３３及びキズ消し前処理回路３５の双方に対して同時にデータを送信するときは、受信側回路４２の８つの受信側データチャネルのうちの４つをキズ詳細判定回路３３に割り当て、残りの４つの受信側データチャネルをキズ消し前処理回路３５に割り当てて、デコーダ６１が、キズ詳細判定回路３３に割り当てた受信側データチャネルのいずれか１つとキズ消し前処理回路３５に割り当てた受信側データチャネルのいずれか１つとに対して同時にレジスタ６２のイネーブル入力をアクティブ状態にすることで、同一のタイミングで同一のデータがキズ詳細判定回路３３及びキズ消し前処理回路３５の双方に取り込まれる。
【００３１】
更に、キズ詳細判定回路３３及びキズ消し前処理回路３５からキズ消し処理回路３４に対して同時にデータを送信するときは、送信側回路４１の８つの送信側データチャネルのうちの４つをキズ詳細判定回路３３に割り当て、残りの４つの送信側データチャネルをキズ消し前処理回路３５に割り当てれば良い。尚、この場合、キズ消し処理回路３４での処理の都合上、受信側データチャネルにおいて、同一チャネルに同一画素についてのキズ詳細判定回路３３からの受信データとキズ消し前処理回路３５からの受信データとが連続して出現する方が好都合であるときは、キズ詳細判定回路３３からの受信データとキズ消し前処理回路３５からの受信データとを一つの受信側データチャネルに受付けさせるようにデコーダ６１の処理を構成すれば良く、逆に、キズ詳細判定回路３３からの受信データとキズ消し前処理回路３５からの受信データとが、個別の信号ラインで入力される方が好都合であれば、両者が別個のチャネルに受付けられるようにデコーダ６１を構成すれば良い。
【００３２】
〔露光・現像装置ＥＰの概略構成〕
露光・現像装置ＥＰは、図３に示すように、筐体内部に、画像入力装置ＩＲから受け取った露光用の画像データの画像を印画紙１上に露光形成する露光ユニット２０と、露光ユニット２０を制御する露光制御装置２１と、露光ユニット２０にて露光された印画紙１を現像処理する現像処理装置２２と、筐体上面に配置された印画紙マガジン２３から引き出された印画紙１を多数の搬送ローラ２５等にて現像処理装置２２へ搬送する印画紙搬送系ＰＴとが設けられている。露光ユニット２０には、ＰＬＺＴ微小光シャッターをライン状に配列した露光ヘッド２０ａが備えられており、ＰＬＺＴ光シャッタ方式を採用している。
露光・現像装置ＥＰの筐体外部には、図４に示すように、現像処理部２２にて現像処理及び乾燥処理された印画紙２をオーダ毎に分類するためのソータ２６と、排出口２２ａから排出された印画紙２をソータ２６へ搬送するコンベア２７とが設けられている。
更に、印画紙搬送系ＰＴの搬送経路の途中には、印画紙マガジン２３から引き出された長尺の印画紙１を設定プリントサイズに切断するカッタ２８が備えられている。
【００３３】
〔写真プリントの作製動作〕
次に、上記構成の写真プリント装置ＤＰによる写真プリントの作製動作を概略的に説明する。
操作者が写真フィルムの駒画像について写真プリントの作製を指示入力したときは、主制御装置６は、フィルムスキャナ２に対して写真フィルムの読み取りを指令し、フィルムスキャナ２からその写真フィルムの画像データを順次受取って、画像処理装置１１にて上述の処理を含む画像処理が施されて内蔵されているメモリに記録する。
一方、操作者がメモリーカード，ＭＯあるいはＣＤ−Ｒ等の記録媒体に記録された画像データについて写真プリントの作製を指示入力したときは、主制御装置６は、外部入出力装置４の該当するドライブに画像データの読み取りを指令し、そのドライブから画像データを順次受取って、メモリに記録する。
【００３４】
主制御装置６は、入力された画像データに基づいてシミュレート演算部１０が求めたシミュレート画像をモニタ６ａに表示する。
操作者は、このモニタ６ａ上のシミュレート画像を観察して、適宜に操作卓６ｂから画像補正指示情報の入力操作を行う。
主制御装置６は、入力された前記画像補正指示情報を反映した状態で画像処理装置１１にて露光用の画像データを生成し、露光制御装置２１に送る。
露光制御装置２１は、印画紙搬送系ＰＴから得られる印画紙１の搬送情報に基づいて、印画紙１の前端が所定の露光開始位置まで搬送されて来たことを検知すると、露光ユニット２０の露光処理スピードに対応した速度で露光用画像データを露光ユニット２０へ順次送信する。
露光ユニット２０は、受け取った露光用画像データに基づいて露光ヘッド２０ａの各光シャッタを作動させて印画紙１にプリント画像の潜像を形成する。
露光ユニット２０にて露光処理された印画紙１は、印画紙搬送系ＰＴにて現像処理装置２２へ搬送されて、各現像処理タンクを順次通過することにより現像され、現像処理された印画紙１は、更に乾燥処理された後に排出口からコンベア２７上に排出され、ソータにてオーダー毎にまとめられる。
【００３５】
〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、データ伝送装置ＤＴにおけるデータ伝送経路が単一の伝送経路を構成する場合、１つの出力が２つに分岐する場合及び２つの出力が１つに合流する場合を例示しているが、このデータ伝送経路は種々に変更可能であり、例えば、図６に示すように、フィルムスキャナ等の画像データソース８１から入力された画像データを、第１処理回路８２〜第６処理回路８７の各処理回路にて処理する場合において、伝送経路の分岐と合流が複雑に錯綜する場合にも本発明を適用できる。
【００３６】
（２）上記実施の形態では、データ伝送装置ＤＴの８つのデータチャネル数を有する場合を例示しているが、９つ以上でも良いし、あるいは、７つ以下でも良い。
（３）上記実施の形態では、１つのデータチャネルのデータ幅を１６ビットとした場合を例示しているが、このデータ幅は適宜に変更しても良く、又、送受信される１６ビット幅のデータのうち一部のビットのみを有効なデータとして利用しても良い。
（４）上記実施の形態では、エンコーダ５２が出力する切換え信号として交番符号を用いているが、通常の２進コードでも良い。
【００３７】
（５）上記実施の形態では、ＰＬＬ周波数逓倍回路５３及びＰＬＬ周波数逓倍回路６３は、エンコーダ５２が出力する切換え信号のうち、最も周波数の高い最下位桁の「ｓｔａｔｅ０」の信号を逓倍してクロックを生成する場合を例示しているが、「ｓｔａｔｅ１」等の他の桁の信号を逓倍してクロックを生成するように構成しても良い。
（６）上記実施の形態では、受信側回路４２のデータ入力端にＤフリップフロップにて構成されるレジスタ６２を備える場合を例示しているが、例えばＦＩＦＯメモリ等の種々のデータ保持回路を使用することができる。
（７）上記実施の形態では、ＰＬＬ周波数逓倍回路５３及びＰＬＬ周波数逓倍回路６３は、「ｓｔａｔｅ０」の信号周波数を４倍の周波数に逓倍する場合を例示しているが、５倍以上に逓倍しても良いし、３倍以下でも良い。
（８）上記実施の形態では、本発明を写真プリント装置ＤＰの画像処理装置１１において画像データを伝送するのに適用する場合を例示しているが、その他種々の形態のデータ伝送に本発明を適用できる。
【００３８】
【発明の効果】
上記請求項１記載の構成によれば、データ送信側からは、マルチプレクサにおける出力切換えと同期し且つその切換え周波数よりも低周波数のタイミング信号が出力され、データ受信側で、そのタイミング信号を逓倍して、受信データの取り込みクロックとして使用するため、データ送信側とデータ受信側とのデータ授受のためのタイミング調整のためにデータ送信側からデータ受信側に送られる信号の周波数を低くすることができる。
このタイミング信号の低周波数化によって、回路構成の低コスト化を図りながら、データ伝送速度を可及的に向上させることができる。
【００３９】
又、上記請求項２記載の構成によれば、データ送信側においてもデータ受信側と同様に前記タイミング信号を逓倍したクロックでレジスタからデータを送出することで、データ送信側とデータ受信側との間の同期調整をより一層精密に行うことができ、データの送信速度を一層高速化することができる。
又、上記請求項３記載の構成によれば、マルチプレクサの出力切換えのために前記選択指示回路から出力される切換え信号のうちの１ビット分の信号ラインの信号を、そのまま前記タイミング信号として兼用することで、データ送信側とデータ受信側との間の同期調整がより確実なものになると共に、回路構成及び信号配線を簡素化して、より一層の低コスト化を図ることができる。
【００４０】
又、上記請求項４記載の構成によれば、前記切換え信号を交番符号によって構成することで、前記切換え信号をデータ送信側からデータ受信側に送る場合の波形歪みを抑制することができ、データ送信をより一層安定化することができる。
又、上記請求項５記載の構成によれば、いずれかの送信側データチャネルが実際に意味のある有効なデータを出力していないときは、前記識別信号によってデータ受信側において不要なデータの取り込みを回避することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかるデータ伝送装置の回路構成図
【図２】本発明の実施の形態にかかるデータ伝送装置のタイミングチャート
【図３】本発明の実施の形態にかかる写真プリント装置のブロック構成図
【図４】本発明の実施の形態にかかる写真プリント装置の外観斜視図
【図５】本発明の実施の形態にかかる画像処理装置内のブロック構成図
【図６】本発明の別実施形態にかかるブロック構成図
【符号の説明】
５１  マルチプレクサ
ＣＩ  チャネル特定回路
ＲＤ  受信側逓倍回路
ＲＧ  レジスタ
ＳＤ  送信側逓倍回路
ＳＬ  選択指示回路
【図１】
0003703029.tif 000002
【図２】
0003703029.tif 000003
【図３】
0003703029.tif 000004
【図４】
0003703029.tif 000005
【図５】
0003703029.tif 000006
【図６】
0003703029.tif 000007