(57)【特許請求の範囲】
【請求項１】
活性化領域形成用マスクパターンを有するパターニング用マスクを用いて、表面保護膜を有する半導体下地をエッチング除去し素子分離溝を形成して該素子分離溝間に所定幅を有する活性化領域を設け、前記素子分離溝を埋め込み且つ前記活性化領域上に亘って絶縁膜を設け、前記活性化領域上の該絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いてエッチング除去し、前記絶縁膜に対して前記表面保護膜が露出するように研磨を行い前記素子分離溝に前記絶縁膜が充填された素子分離部を形成する場合に、
前記パターニング用マスクを用いたときに、前記研磨後の前記活性化領域上に露出して残存する、前記表面保護膜の残膜厚の推定値に関する値の分布である残膜厚分布を利用して、前記パターニング用マスク及び前記絶縁膜除去用マスクを修正するパターニング用マスク及び絶縁膜除去用マスクの修正方法であって、
前記パターニング用マスクを修正するためのパターニング用マスクの修正設計を行うに当たり、
前記残膜厚分布の推定値に関する値のうち該値が第１の閾値よりも高い領域に対応する、前記パターニング用マスク内における第１領域を抽出するステップと、
前記第１領域のうち、前記活性化領域形成用マスクパターン外の領域に、前記半導体下地に前記所定幅以上の幅を有する第１の疑似の活性化領域を形成するための第１疑似マスクパターンを設定するステップと
を含み、
前記絶縁膜除去用マスクを修正するための絶縁膜除去用マスクの修正設計を行うに当たり、
前記第１の疑似の活性化領域上に形成される前記絶縁膜の所定領域を除去するための前記絶縁膜除去用マスクパターンを設定するステップ
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項２】
請求項１に記載のパターニング用マスク及び絶縁膜除去用マスクの修正方法において、
前記パターニング用マスクの修正設計を行うに当たり、さらに、
前記残膜厚分布の推定値に関する値のうち該値が前記第１の閾値よりも低い第２の閾値を下回る領域に対応する、前記パターニング用マスク内における第２領域を抽出するステップと、
前記第２領域のうち、前記活性化領域形成用マスクパターン外の領域に、前記半導体下地に前記所定幅未満の幅を有する第２の疑似の活性化領域を形成するための第２疑似マスクパターンを設定するステップと
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項３】
請求項１または２に記載のパターニング用マスク及び絶縁膜除去用マスクの修正方法において、
前記パターニング用マスクの修正設計を行うに当たり、さらに、
前記第１領域に、前記半導体下地に前記所定幅未満の幅を有する第２の疑似の活性化領域を形成するための第２疑似マスクパターンを設定するステップと
を含み、
前記絶縁膜除去用マスクの修正設計を行うに当たり、
前記第２の疑似の活性化領域上に形成される前記絶縁膜の所定領域を除去するための絶縁膜除去用マスクパターンを設定するステップ
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項４】
活性化領域形成用マスクパターンを有するパターニング用マスクを用いて、表面保護膜を有する半導体下地をエッチング除去し素子分離溝を形成して該素子分離溝間に所定幅を有する活性化領域を設け、前記素子分離溝を埋め込み且つ前記活性化領域上に亘って絶縁膜を設け、前記活性化領域上の該絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いてエッチング除去し、前記絶縁膜に対して前記表面保護膜が露出するように研磨を行い前記素子分離溝に前記絶縁膜が充填された素子分離部を形成する場合に、
前記パターニング用マスクを用いたときに、前記研磨後の前記活性化領域上に残存して露出する、前記表面保護膜の残膜厚の推定値に関する値の分布である残膜厚分布を利用して、前記パターニング用マスク及び前記絶縁膜除去用マスクを修正するパターニング用マスク及び絶縁膜除去用マスクの修正方法であって、
前記絶縁膜除去用マスクを修正するための絶縁膜除去用マスクの修正設計を行うに当たり、
前記残膜厚分布の推定値に関する値のうち該値が第１の閾値よりも高い領域に対応する、前記パターニング用マスク内における第１領域を抽出するステップと、
前記絶縁膜のうち、前記第１領域に対応して前記半導体下地に形成される前記活性化領域のうちで前記所定幅以上の幅を有する前記活性化領域上の部分では、前記所定領域よりも大きな領域が除去されるように、前記絶縁膜除去用マスクパターンを設定するステップと
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項５】
活性化領域形成用マスクパターンを有するパターニング用マスクを用いて、表面保護膜を有する半導体下地をエッチング除去し素子分離溝を形成して該素子分離溝間に所定幅を有する活性化領域を設け、前記素子分離溝を埋め込み且つ前記活性化領域上に亘って絶縁膜を設け、前記活性化領域上の該絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いてエッチング除去し、前記絶縁膜に対して前記表面保護膜が露出するように研磨を行い前記素子分離溝に前記絶縁膜が充填された素子分離部を形成する場合に、
前記パターニング用マスクを用いたときに、前記研磨後の前記活性化領域上に残存して露出する、前記表面保護膜の残膜厚の推定値に関する値の分布である残膜厚分布を利用して、前記パターニング用マスク及び前記絶縁膜除去用マスクを修正するパターニング用マスク及び絶縁膜除去用マスクの修正方法であって、
前記絶縁膜除去用マスクを修正するための絶縁膜除去用マスクの修正設計を行うに当たり、
前記残膜厚分布の推定値に関する値のうち該値が前記第１の閾値よりも低い相対的に低い領域に対応する、前記パターニング用マスク内における第２領域を抽出するステップと、
前記絶縁膜のうち、前記第２領域に対応して前記半導体下地に形成される前記活性化領域のうちで前記所定幅以上の幅を有する前記活性化領域上の部分では、前記所定領域よりも小さな領域が除去されるように、前記絶縁膜除去用マスクパターンを設定するステップと
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項６】
活性化領域形成用マスクパターンを有するパターニング用マスクを用いて、表面保護膜を有する半導体下地をエッチング除去し素子分離溝を形成して該素子分離溝間に所定幅を有する活性化領域を設け、前記素子分離溝を埋め込み且つ前記活性化領域上に亘って絶縁膜を設け、前記活性化領域上の該絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いてエッチング除去し、前記絶縁膜に対して前記表面保護膜が露出するように研磨を行い前記素子分離溝に前記絶縁膜が充填された素子分離部を形成する場合に、
前記パターニング用マスクを用いたときに、前記研磨後の前記活性化領域上に露出して残存する、前記表面保護膜の残膜厚の推定値に関する値の分布である残膜厚分布を利用して、前記パターニング用マスク及び前記絶縁膜除去用マスクを修正するパターニング用マスク及び絶縁膜除去用マスクの修正方法であって、
前記絶縁膜除去用マスクを修正するための絶縁膜除去用マスクの修正設計を行うに当たり、
前記残膜厚分布のうち前記残膜厚の推定値に関する値が所定範囲以外である領域に対応する、前記パターニング用マスク内における第３領域を抽出するステップと、
前記第３領域における前記残膜厚の推定値に関する値が、前記所定範囲よりも大きい場合には、
前記絶縁膜のうち、前記第３領域に対応して前記半導体下地に形成される前記活性化領域のうちで前記所定幅以上の幅を有する前記活性化領域上の部分では、前記所定領域よりも大きな領域が前記残膜厚の推定値に関する値に応じて除去されるように、前記絶縁膜除去用マスクパターンを設定するステップと、
前記第３領域における前記残膜厚の推定値に関する値が、前記所定範囲よりも小さい場合には、
前記絶縁膜のうち、前記第３領域に対応して前記半導体下地に形成される前記活性化領域のうちで前記所定幅以上の幅を有する前記活性化領域上の部分では、前記所定領域よりも小さな領域が前記残膜厚の推定値に関する値に応じて除去されるように、前記絶縁膜除去用マスクパターンを設定するステップと、
を含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項７】
請求項６に記載のパターニング用マスク及び絶縁膜除去用マスクの修正方法において、
前記絶縁膜除去用マスクを修正するための絶縁膜除去用マスクの修正設計を行うに当たり、
当該絶縁膜除去用マスクパターンによって除去される、前記所定幅以上の活性化領域上の絶縁膜の領域に関する情報を、外部から識別できるように、前記絶縁膜除去用マスクパターンの模様として描画するステップを含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項８】
請求項６に記載のパターニング用マスク及び絶縁膜除去用マスクの修正方法において、
前記パターニング用マスクを修正するためのパターニング用マスクの修正設計を行うに当たり、
該パターニング用マスクで、前記所定幅以上の活性化領域を形成する前記活性化領域形成用マスクパターンに近接する領域に、前記絶縁膜除去用マスクパターンによって除去される該前記所定幅以上の活性化領域上の絶縁膜の領域に関する情報を、外部から識別できるように、第３の疑似の活性化領域として形成するための第３疑似マスクパターンを設定するステップを含むことを特徴とするパターニング用マスク及び絶縁膜除去用マスクの修正方法。
【請求項９】
請求項１ないし８のいずれか一項に記載の前記パターニング用マスク及び前記絶縁膜除去用マスクの修正方法に用いられる、前記残膜厚分布を推定する残膜厚分布の推定方法であって、
前記パターニング用マスクが、行列配列された複数のワンチップマスク領域を具えていて、該ワンチップマスク領域の各々が、同一個数の前記マスクパターンを同一のレイアウトで具えているとき、
前記パターニング用マスクが有する前記活性化領域形成用マスクパターンの各々に対し、該活性化領域形成用マスクパターンから該活性化領域形成用マスクパターンの縁部に沿って所定幅を除去してなる縮小領域をそれぞれ生成するステップと、
前記ワンチップマスク領域を所定領域に細分化して細分化領域を生成し、該細分化領域の各々に対して、該細分化領域を定位置に含む、前記ワンチップマスク領域と同一な大きさ及び形状の領域中に占める全ての前記縮小領域の面積割合を取得するステップと、
前記面積割合に基づいて、前記ワンチップマスク領域内での前記残膜厚の分布を取得するステップと
を含むことを特徴とする残膜厚分布の推定方法。
【請求項１０】
請求項１ないし８のいずれか一項に記載の前記パターニング用マスク及び前記絶縁膜除去用マスクの修正方法に用いられる、前記残膜厚分布を推定する残膜厚分布の推定方法であって、
前記パターニング用マスクが、行列配列された複数のワンチップマスク領域を具えていて、該ワンチップマスク領域の各々が、同一個数の前記マスクパターンを同一のレイアウトで具えているとき、
前記パターニング用マスクが有する活性化領域形成用マスクパターンの各々に対し、該活性化領域形成用マスクパターンから該活性化領域形成用マスクパターンの縁部に沿って所定幅を除去してなる縮小領域を生成するステップと、
前記活性化領域形成用マスクパターンから、該活性化領域形成用マスクパターンに対応する前記縮小領域と重複する領域部分を除去して枠状領域を生成するステップと、
前記ワンチップマスク領域を所定領域に細分化して細分化領域を生成し、該細分化領域の各々に対して、該細分化領域を定位置に含む、前記ワンチップマスク領域と同一な大きさ及び形状の領域中に占める全ての前記縮小領域及び前記枠状領域のそれぞれの面積割合を取得するステップと、
前記縮小領域の面積割合及び枠状領域の面積割合に基づいて、前記ワンチップマスク領域内での前記残膜厚分布を取得するステップと
を含むことを特徴とする残膜厚分布の推定方法。
【請求項１１】
請求項１ないし１０のいずれか一項に記載の修正された前記パターニング用マスク及び前記絶縁膜除去用マスクを用いた半導体素子の製造方法であって、
前記修正されたパターニング用マスクを用いて、前記表面保護膜を有する半導体下地をエッチング除去して素子分離溝を形成して、該素子分離溝間に所定幅を有する活性化領域を設ける工程と、
前記素子分離溝を埋め込み且つ前記活性化領域上に亘って絶縁膜を設ける工程と、
前記活性化領域上の該絶縁膜の所定領域を、前記修正された絶縁膜除去用マスクを用いてエッチング除去する工程と、
前記絶縁膜に対して前記表面保護膜が露出するように研磨を行い、前記素子分離溝に前記絶縁膜が充填された素子分離部を形成する工程と
を含むことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子の製造方法、特に、半導体素子の製造方法に用いるマスクの修正に用いる残膜厚分布の推定方法、この推定方法を用いてマスクを修正する方法、及び、修正されたマスクを用いた半導体素子の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体素子の高集積化に伴い、隣接する半導体素子間を絶縁分離する素子分離技術が広く利用されている。
【０００３】
そのなかで、素子分離溝（トレンチ溝とも称する。）に埋め込まれた絶縁膜によって半導体素子間を絶縁分離するトレンチ分離法は、分離幅を著しく縮小できることから高集積化に有効である。
【０００４】
このトレンチ分離法には、一般に化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を用いた、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）−ＣＭＰ工程が含まれる。
【０００５】
このＳＴＩ−ＣＭＰ工程では、例えば、先ず、表面保護膜が設けられた半導体下地に、活性化領域形成用マスクパターンを有するパターニング用マスクを用いたエッチング除去を行ってトレンチ溝を形成する。このとき、素子分離溝間には、活性化領域（以下、アクティブ領域とも称する。）が画成される。その後、絶縁膜を、トレンチ溝を埋め込むように、且つ、活性化領域上に亘って形成する。この絶縁膜の形成を、高密度プラズマＣＶＤ（ＨＤＰ−ＣＶＤ：Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって行う。ＨＤＰ−ＣＶＤ法の後、絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いて、エッチング除去する。この所定領域とは、絶縁膜のうち、活性化領域のうちで短辺長が所定値幅（例えば、２．４μｍ以上）を有する活性化領域上の部分領域である。その後、絶縁膜に対して表面保護膜が露出するようにＣＭＰを行って、素子分離溝に絶縁膜が充填された素子分離部を形成する（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２０００−３４９１４５号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したＳＴＩ−ＣＭＰ工程では、半導体下地に、アクティブ領域が疎である領域（以下、アクティブ疎領域とも称する。）とアクティブ領域の密度が密である領域（以下、アクティブ密領域とも称する。）とを混在形成する場合がある。
【０００８】
ところが、アクティブ疎領域及びアクティブ密領域が混在形成している場合、ＣＭＰ処理の後、アクティブ疎密領域間において、アクティブ領域上に残存する表面保護膜の残膜厚の差（この差をグローバル段差とも称する。）が発生してしまう。
【０００９】
グローバル段差の発生は、ＣＭＰ処理時に、絶縁膜表面とスラリを介して接触される研磨パッド（研磨布）が、アクティブ領域の疎密状態によって弾性変形することに起因する。
【００１０】
より詳細に説明すると、アクティブ疎領域では、当該アクティブ疎領域の絶縁膜の表面が比較的平坦であることから絶縁膜に対する研磨パッドの研磨圧力が実質的に均一となる。一方、アクティブ密領域では、当該アクティブ密領域の絶縁膜の表面の凹凸が著しいため、絶縁膜に対する研磨パッドの研磨圧力が分散される。
【００１１】
その結果、アクティブ疎領域における研磨レート（研磨速度）に比べてアクティブ密領域における研磨レートが遅くなるために、アクティブ領域の疎密領域間における残膜の不均衡、すなわち、グローバル段差が発生する。
【００１２】
特に、このグローバル段差が著しく大きい場合、アクティブ疎領域ではアクティブ領域自体が削られた状態である一方で、アクティブ密領域ではアクティブ領域上に絶縁膜が残存している状態でＣＭＰ処理が終了となる。そのため、得られる半導体素子の製品歩留まりや信頼性の低下が引き起こされる。
【００１３】
この従来の課題の解決を図るため、この出願の発明者等は、鋭意研究及び試行を行った。その結果、発明者等は、アクティブ領域上に残存される表面保護膜の残膜厚分布を予め推定し、この推定された残膜厚分布を利用して、現実に使用されるマスクを修正すれば、前述の従来の課題の解決が図れることを発見した。尚、上述した残膜厚分布とは、ＣＭＰ処理後のアクティブ疎密領域間における残膜の推定値に関する値の分布を意味している。
【００１４】
そこで、この発明の目的は、パターニング用マスク及び絶縁膜除去用マスクの修正に用いられる残膜厚分布の推定方法を提供することにある。また、この発明の目的は、残膜厚分布を利用して、パターニング用マスク及び絶縁膜除去用マスクを修正する修正方法を提供することにある。
【００１５】
さらに、この発明の他の目的は、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
そこで、この発明のパターニング用マスク及び絶縁膜除去用マスクの修正方法が適用される半導体素子の製造方法は、以下に説明するように行われている。
【００１７】
すなわち、表面保護膜を有する半導体下地を、活性化領域形成用マスクパターンを有するパターニング用マスクを用いてエッチング除去して、当該下地に素子分離溝と素子分離溝間に所定幅を有する活性化領域とを形成する。その後、この素子分離溝を埋め込み、且つ、活性化領域上に亘って絶縁膜を設ける。その後、活性化領域上の絶縁膜の所定領域を、絶縁膜除去用マスクパターンを有する絶縁膜除去用マスクを用いてエッチング除去する。その後、絶縁膜に対して化学機械研磨等の研磨を行い、素子分離溝に絶縁膜が充填された素子分離部を形成する。
【００１８】
そこで、この発明によれば、研磨後の活性化領域上に露出して残存する、表面保護膜の残膜厚の推定値に関する値の分布である残膜厚分布（以下、ＣＭＰ用パターンレシオ分布とも称する。）を利用して、パターニング用マスク及び絶縁膜除去用マスクの修正を以下のようにして行う。
【００１９】
パターニング用マスクを修正するに当たり、先ず、使用するマスクに対する残膜厚分布の推定を行っておく。次に、この残膜厚分布の推定値に関する値のうち当該値が第１の閾値よりも高い領域に対応する、パターニング用マスク内における第１領域を抽出する。そして、第１領域のうち活性化領域形成用マスクパターン外の領域に、半導体下地に所定幅以上の幅を有する第１の疑似の活性化領域を形成するための第１疑似マスクパターンを設定する。
【００２０】
また、パターニング用マスクの修正に伴い絶縁膜除去用マスクを修正するに当たり、第１の疑似の活性化領域上に形成される絶縁膜の所定領域を除去するための絶縁膜除去用マスクパターンを設定する。
【００２１】
この発明の構成によれば、残膜厚分布を利用して、すなわち、これら設定されたマスクパターンの設計に基づいて、パターニング用マスク及び絶縁膜除去用マスクを修正する。すなわち、パターニング用マスクの場合は、当該パターニング用マスクの第１領域に第１疑似マスクパターンが形成されるように、当該マスクを修正することができる。
【００２２】
また、絶縁膜除去用マスクの場合には、修正されたパターニング用マスクによって半導体下地に形成される、第１の疑似の活性化領域上の絶縁膜の所定領域を除去するように、当該マスクを修正することができる。
【００２３】
こうして修正されたパターニング用マスク及び絶縁膜除去用マスクを用いてＳＴＩ−ＣＭＰ工程を行うことにより、残膜厚の推定値に関する値が高かった領域のＣＭＰ時における研磨レートを上昇させることができる。
【００２４】
その結果、チップ全面の研磨レートの不均衡が緩和されるので、グローバル段差の発生を抑制することができる。
【００２５】
【発明の実施の形態】
以下、図１から図２４を参照して、この発明の実施の形態につき説明する。
尚、各図は、この発明に係る半導体装置の一構成例を概略的に示してある。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。
【００２６】
また、この発明によれば、コンピュータを用いたプログラム処理が行われる。コンピュータは周知の通り、一例として、図２４に示すように、ＣＰＵ（中央処理装置）１１０、ＲＡＭまたはＲＯＭのようなメモリ（記憶装置）１１２、キーボードやマスクや或いはタッチパネルその他の入力部１１４、及び音声表示や画像表示装置や印字装置や或いは外部への信号出力装置その他の出力部１１６等といった所要の構成要素を具えている。ＣＰＵ１１０は、プログラムでソフトウェア処理を行うとき、種々の処理機能を達成する手段として機能する。例えば、このＣＰＵ１１０は、それぞれ後述する制御部１２０、縮小領域生成部１３０、枠状領域生成部１４０、細分化処理部１５０、パターンレシオ算出部１６０、及び領域抽出及び修正設計部１７０として機能する手段を含んでいる。
【００２７】
制御部１２０は、入力部１１４から入力された指令に基づいて、或いは、ＣＰＵ１１０の内部的に発生した指令に基づいて、他の所要の機能手段の処理の実行を制御したり、メモリ１１２に対する情報やデータ等の書込み及び又は読み出しの制御を行ったり、さらには出力部１１６への信号の出力を制御して適当に表示させるか外部へ送出する制御を行ったり、各構成要素のタイミングをとる制御を行うが、これらの点については、従来公知であるので、その詳細な説明は省略する。
【００２８】
また、メモリ１１２は、この発明の処理に必要な初期情報やデータ等を予め読み出し自在に格納し、さらには、各処理の最中に生じる情報やデータ等を読み出し自在に書き込む記憶装置である。
【００２９】
入力部１１４は、上述した初期情報やデータ等のメモリ１１２への格納を行ったり、或いは、処理の最中に外部から必要な指令を入力する装置である。
【００３０】
ＣＰＵ１１０中の他の機能手段については、後述する。
【００３１】
先ず、各実施の形態の説明に先立ち、この発明のパターニング用マスク及び絶縁膜除去用マスクの修正方法に用いられる、残膜厚分布の推定値に関する値（ＣＭＰ用パターンレシオ）の分布である残膜厚分布（ＣＭＰ用パターンレシオ分布）の推定方法の一例を以下に説明する。
【００３２】
尚、残膜厚分布の推定方法については、以下に説明する推定方法を用いるのが好適である。しかし、この発明は、以下説明する推定方法のみに限定されることなく、任意好適な残膜厚分布の推定方法をこの発明のパターニング用マスク及び絶縁膜除去用マスクの修正に用いることができる。
【００３３】
＜残膜厚分布の推定方法＞
１−１．第１の残膜厚分布（ＣＭＰ用パターンレシオ）の推定方法
図１から図６及び図２４を参照して、第１の残膜厚分布の推定方法につき説明する。尚、この第１の残膜厚分布の推定は、上述したコンピュータを用いて行っている。
【００３４】
先ず、第１の残膜厚分布の推定方法の具体的な説明に当たり、図２（Ａ）から（Ｅ）を参照して、実際の残膜発生を伴うＳＴＩ−ＣＭＰ工程を含む半導体素子の製造方法を以下に説明する。
【００３５】
尚、通常、以下に説明するパターニング用マスク及び絶縁膜除去用マスクには、大きさ及び形状の同じすなわち互いに合同なワンチップマスク領域が多数連続して行列配列されている。さらに、各ワンチップマスク領域内の活性化領域形成用マスクパターン及び絶縁膜除去用マスクパターンは、すべて同じレイアウトで設けられているものとする。
【００３６】
従って、以下の説明では、１つのワンチップマスク領域とその領域内の各マスクパターンとに関して主として説明することとする。
【００３７】
図２（Ａ）から（Ｅ）は、この発明の半導体素子の製造方法の説明に供する図であって、特に、第１の残膜厚の推定方法の説明に供する図である。
【００３８】
具体的には、図２（Ａ）に示すように、シリコン窒化（ＳｉＮ）膜等の表面保護膜１４を具える半導体下地１２とホトマスクであるパターニング用マスク２０とを対向設置させる。尚、ここでのパターニング用マスク２０は、マスク基材１８に、複数の活性化領域を形成するための活性化領域用マスクパターン１６が個別形成されたポジ型ホトマスクとした。
【００３９】
続いて、図２（Ｂ）に示すように、パターニング用マスク２０を用いて半導体下地１２に対するエッチング除去を行って、半導体下地１２に素子分離溝２４と当該素子分離溝２４間に活性化領域（この領域を、アクティブ領域とも称する。）２２とを形成する（この形成工程を、以下、ＳＴＩ形成工程と称する。）。すなわち、活性化領域２２は、素子分離溝２４で画成される。また、形成される活性化領域２２は、短辺と長辺とを有する矩形とすると、その矩形領域の短辺長（短辺幅）が大きいものと小さいものとが形成される。また、図中、４０で示す領域は活性化領域が疎である領域（この領域を、アクティブ疎領域と称する。）を示しており、及び５０で示す領域は活性化領域が密である領域（この領域を、アクティブ密領域と称する。）を示している。アクティブ疎領域とは、単位面積当たりのアクティブ領域の占有面積が小さい領域である。一方、アクティブ密領域とは、単位面積当たりのアクティブ領域の占有面積が大きい領域である。
【００４０】
続いて、素子分離溝２４を埋め込むように、且つ、各活性化領域２２上に亘って、後工程のＣＭＰ工程において被研磨膜となる絶縁膜２６を形成する（この形成工程を、以下、絶縁膜形成工程と称する。）。絶縁膜２６には、シリコン酸化膜（ＳｉＯ2）等を用いることができる。このとき、各活性化領域２２上には、各活性化領域２２の短辺長（短辺幅）の大小に依存した高さを有する絶縁膜２６が凸状に堆積されている。
【００４１】
その後、絶縁膜２６とホトマスクである絶縁膜除去用マスク３５とを対向配置させる。尚、ここでの絶縁膜除去用マスク３５は、マスク基材３１に、遮蔽パターン３３によって絶縁膜除去用マスクパターンとしての透過パターン（ブランクパターン又は窓パターンとも称する。）３４が画成されたポジ型ホトマスクとした。
【００４２】
続いて、絶縁膜除去用マスク３５を用いて、活性化領域２２のうち、短辺長が所定幅（例えば、２．４μｍ）以上の大きな活性化領域（アクティブ領域）上に堆積している絶縁膜２６の所定領域をエッチング除去する（この除去工程を、以下、絶縁膜除去工程と称する。）（図２（Ｃ））。
【００４３】
大きな活性化領域上に形成された凸状の絶縁膜は周囲に比べて高位置に頂面領域を有しているため、研磨レートへの影響が顕著となる。そのため、大きな活性化領域上の絶縁膜の一部を、後に説明するＣＭＰ工程前に除去しておくことにより、研磨レートへの影響を低減することができる。
【００４４】
絶縁膜除去工程後、絶縁膜２６と研磨パッド（不図示）との間にスラリ２８を流し込む（図２（Ｄ））。
【００４５】
続いて、図２（Ｅ）に示すように、絶縁膜２６に対してＣＭＰを行い、アクティブ疎領域及びアクティブ密領域（４０、５０）に、絶縁膜２６が素子分離溝２４に充填されてなる素子分離部３０を形成する（この形成工程を、以下、ＣＭＰ工程と称する。）。
【００４６】
具体的には、このＣＭＰを、研磨パッド（不図示）と絶縁膜２６とをスラリ２８を介して、絶縁膜に対して一定の研磨圧力をかけて摺り合わせて行う。こうして、本来は、各活性化領域２２の上方の絶縁膜２６を除去することにより、表面保護膜１４が一様に露出した時点でＣＭＰを終了するのが理想である。
【００４７】
しかしながら、実際のＣＭＰ工程時では、既に説明したように、アクティブ疎密領域（４０、５０）間において研磨圧力差が発生するため、アクティブ疎領域４０での研磨レートがアクティブ密領域５０の研磨レートよりも高くなる。
【００４８】
そのため、全ての活性化領域２２上の表面保護膜１４が露出した時点でＣＭＰ処理を終了するのが理想的であるが、実際には、こうした研磨レートの差によって、活性化領域の疎密領域（４０、５０）間での残膜厚の不均衡、すなわち、グローバル段差が発生してしまう。
【００４９】
そこで、上述したパターニング用マスクのレイアウトに基づいて、ＣＭＰ後のアクティブ疎及び密領域間における残膜の相対的な膜厚差をコンピュータを用いたシミュレーションを行って推定するのが良い。以下、第１の残膜厚分布（ＣＭＰ用パターンレシオ分布とも称する。）の推定方法につき詳細に説明する。
【００５０】
図１は、第１の残膜厚分布の推定方法を概略的に説明するためのフローチャートである。
【００５１】
先ず、図１に示すように、ステップＳ１０１において、マスク基材１８の領域又はワンチップマスク領域の材料、形状及び大きさに関する画像及び数値データと、このマスク基材１８内に設定された、活性化領域を形成すべき活性化領域形成用マスクパターン１６の材料、形状、大きさ及び位置に関する画像及び数値データを取得する。これら両データは、例えば、パターニング用マスク設計ソフトで作成されたデータファイル（例えば、ＧＤＳ２）から、図２４に示す入力部１１４を経てメモリ１１２に読み込む又は書き込むことができる。これら予め取得されたデータに基づいて、以下説明する所要の処理に必要な複数の情報を、メモリ１１２から読み出して得ることができる。
【００５２】
この構成例では、図３に示すような、ハッチングの疎密で表された活性化領域を有する評価ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）チップを形成するためのパターニング用マスクを用いて、ＳＴＩ−ＣＭＰ工程を行った場合の残膜厚分布の推定を行う。尚、図３において、ハッチングが密である領域は、パターニング用マスクのうち活性化領域形成用マスクパターンが高密度に密集している領域に相当している。また、この評価ＴＥＧチップのサイズは、ワンチップの半導体下地サイズ（チップサイズ）に相当している。
【００５３】
そこで、残膜厚分布の推定を、ワンチップマスク領域内に、上述したワンチップマスク領域内の活性化領域形成用マスクパターン１６が、図３に示すようなハッチングの疎密で区分された密集度となるように行列状に形成されたパターニング用マスクについて行う。
【００５４】
続いて、ステップＳ１０３において、すべての活性化領域形成用マスクパターンについて、当該活性化領域形成用マスクパターンから当該活性化領域形成用マスクパターンの縁部に沿って所定幅の領域を除去してなる縮小領域を生成する。この縮小領域の生成処理を、主として、図２４に示す縮小領域生成部１３０で行う。
【００５５】
そこで、図４（Ａ）に示すように、ワンチップマスク領域のパターニング用マスク２０に設定された任意のマスクパターン１６を一例に挙げて、縮小領域の生成につき説明する。
【００５６】
通常、素子分離溝を具える半導体下地上に絶縁膜を形成すると、絶縁膜の表面は素子分離溝のところで凹んだ、凹凸面となる。
【００５７】
このとき、活性化領域上を覆う絶縁膜部分は、均一な膜厚で堆積されるのではなく下地面から上方に向かうに従って内側にマイナスサイジングされた形状に堆積されるため、この絶縁膜部分は、底面領域が頂面領域よりも広い凸状の層となる（図２（Ｃ）参照）。
【００５８】
そこで、縮小領域１６ａを、形成される活性化領域上を覆う絶縁膜部分の、頂面領域と大きさ及び形状が実質的に同一な領域として生成する。
【００５９】
すなわち、ここでの縮小領域１６ａを、マスクパターン１６から当該マスクパターンに対応して形成される活性化領域のマイナスサイジング量（例えば、０．０２μｍ程度）分の削除領域１６ｘを差し引いて得られた領域とする。
【００６０】
従って、マスクパターン１６と縮小領域１６ａとは相似形の関係にある。尚、上述した削除領域１６ｘは、形成される絶縁膜の材料と膜厚がわかれば知ることが出来る。この目的のため、予め、コンピュータに入力部１１４から絶縁膜の材料と膜厚とに関する情報と、これら情報に対応するマイナスサイジング量の情報とを入力して、両情報を互いに関連付けてメモリ１１２に格納しておく。或いは、これら材料及び膜厚によって決められる削除領域を予めメモリ１１２に格納しておいても良い。縮小領域を生成するために、入力部１１４から縮小領域生成部１３０に指令を入力してメモリ１１２からマスクパターン１６の画像データを当該縮小領域生成部１３０に読み出して、出力部１１６の表示部で画像表示させる。
【００６１】
次に、入力部１１４から縮小領域生成の指令を縮小領域生成部１３０に入力すると、メモリ１１２からこの縮小領域生成部１３０にマスクパターン１６の大きさの位置と数値情報を読み出すとともに、当該マスクパターン１６に関連するマイナスサイジング量を読み出してきて、縮小領域生成部１３０で差し引き演算を行う。その結果を縮小領域生成部１３０からメモリ１１２に記憶させるとともに、出力部１１６に送出して表示部で画像表示させる。尚、この処理後の画像表示では、元のマスクパターン１６の輪郭は破線表示し、縮小領域の輪郭は実線表示するのが好ましい。
【００６２】
続いて、ステップＳ１０５において、表面保護膜の残膜厚の推定値に関する値（ＣＭＰ用パターンレシオ）を求める。この処理は、主として、図２４に示す、細分化処理部１５０とパターンレシオ算出部１６０とで行う。
【００６３】
そのために、先ず、パターニング用マスク２０の領域を形状及び大きさの等しい任意の個数に細分化して、形状及び大きさの同一の複数の細分化領域を生成する。この細分化は、コンピュータの表示画面を見ながら、適切な細分化処理の指令を入力部１１４から細分化処理部１５０に送って行えば良い。
【００６４】
この場合、少なくとも、中心となるワンチップマスク領域と、その周辺領域、すなわち、中心のワンチップマスク領域を取り囲む８個のワンチップマスク領域とに対して細分化を行えば良いが、パターニング用マスク全体の領域にわたって細分化しても良い。この点につき以下に簡単に説明する。
【００６５】
ＣＭＰ工程後の残膜厚は、周辺の活性化領域の密度の影響を受ける。そこで、この構成例では細分化領域１ユニットを中心領域とするとき、この中心領域を取り囲む複数の細分化領域、すなわち、周辺領域についても考慮する。
【００６６】
すなわち、この構成例では、先ず、入力部１１４から細分化処理部１５０に細分化情報を入力する。細分化情報は、細分化されるべきマスク領域の指定情報や、指定された領域をどの程度の座標の小領域に細分化するかの指定情報を含んでいる。細分化情報が細分化処理部１５０に入力されると、細分化処理部１５０において、例えば、図４（Ｂ）に示すように、パターニング用マスクのワンチップマスク領域Ｋ全体（例えば、１７００μｍ平方とする。）を、１ユニットとして、例えば、１００μｍ平方のサイの目状に細分化する処理が行われる。そのため、この場合には１７×１７個の細分化領域が生成される。この細分化領域の生成とともに、各細分化領域の座標位置も決められる。このワンチップマスク領域は行列状に配列されているので、中心領域と周辺の８個の全てのワンチップマスク領域に対しても１７×１７個の細分化領域が生成される。尚、細分化領域の数は１７×１７個に限定されず、任意好適な細分化領域を設定することができる。この細分化処理部１５０で生成された細分化領域に関する情報はメモリ１１２に格納されるとともに、出力部１１６に送られて表示部で表示される。
【００６７】
次に、１つのワンチップマスク領域Ｋ（図４（Ｂ）に示す領域）に着目し、このワンチップマスク領域内の全ての細分化領域に関してＣＭＰ用パターンレシオを求める。このパターンレシオは、この構成例では、１７×１７個全ての細分化領域に関して求められる。このＣＭＰ用パターンレシオを、入力部１１４からのパターンレシオ要求する指令をパターンレシオ算出部１６０に入力させて、このパターンレシオ算出部１６０において求める。
【００６８】
今、図４（Ｂ）に示すように、ある１つの細分化領域をＰとし、及びこの領域Ｐを除いたワンチップマスク領域内の残りの全ての領域をＱとする。パターンレシオ算出部１６０にパターンレシオ要求信号が入力されると、この１００μｍ平方領域Ｐと、当該１００μｍ平方領域Ｐを中心位置に配して取り囲む１７００μｍ平方内の複数個の細分化領域からなる包囲領域Ｑとを併せた領域内に占める縮小領域１６ａの面積割合をＣＭＰ用パターンレシオとして算出して取得する。
【００６９】
この構成例では、例えば、ワンチップマスク領域の中央位置に１００μｍ平方領域Ｐがあるとする。この平方領域Ｐとこれに対応する包囲領域Ｑとを併せた全領域は、ワンチップマスク領域と一致するので、この領域Ｐと包囲領域Ｑとの合算面積は、ワンチップマスク領域の面積ＳMとなる。
【００７０】
次に、パターンレシオ算出部１６０において、図４（Ｂ）に示すような、平方領域Ｐを中心としたワンチップ領域内に存在する全てのマスクパターンに対応する全ての縮小領域１６ａの合計面積ＳT0を求める。その後、パターンレシオ算出部１６０は、これら求められた面積ＳMと合計面積ＳT0とから、ＳT0／ＳMをＣＭＰ用パターンレシオとして算出して求める。
【００７１】
次に、図５に示すように、中心となる平方領域Ｐ’が、着目したワンチップマスク領域の中心の平方領域Ｐからずれた位置にあるとする。この場合には、例えば、細分化されるべきマスク領域の指定情報と小領域指定情報とを入力する。このような指定情報を含む細分化情報により、既に説明した通り、着目したワンチップマスク領域の周辺のワンチップマスク領域も同様に細分化されてメモリ１１２に格納されるとともに、出力部１１６の表示部に画像情報として映出される。この場合には、細分化処理部１５０は、この細分化処理の終了に応答して、シフトした位置にある１００μｍ平方領域Ｐ’を中心位置においた、新たな仮りのワンチップマスク領域（太破線で囲まれた領域）Ｋ’を想定して、この新たな仮りのワンチップマスク領域Ｋ’の情報をメモリ１１２に格納するとともに、出力部１１６の表示部に表示させる。尚、この仮りのワンチップマスク領域は、着目した本来のワンチップメモリ領域と形状及び大きさが同一であって、互いに合同な領域である。
【００７２】
そして、細分化処理部１５０において、この仮りのワンチップマスク領域Ｋ’内に含まれる全てのマスクパターンに対応する全ての縮小領域１６ａの合計面積ＳT1を求めるとともに、前述と同様に、ワンチップマスク領域の面積ＳMを求める。これにより、ＳT1／ＳMからＣＭＰ用パターンレシオが求められる。同様にして、１００μｍ平方領域Ｐ”を中心位置においた、新たな仮りのワンチップマスク領域（太破線で囲まれた領域）Ｋ’’を想定することにより、同様にして、この領域内に含まれる縮小領域１６ａの合計面積ＳT2を求めれば、ＳT2／ＳMからＣＭＰ用パターンレシオが求められる。
【００７３】
こうして、着目したワンチップマスク領域内に生成された全ての細分化領域、すなわち、全ユニットについて、それぞれの各ユニットを中心とした仮りのワンチップマスク領域に対して、この領域内のマスクパターンに対応する全ての縮小領域の占める面積割合、すなわち、ＣＭＰ用パターンレシオを求めることができる。上述の処理により求められた各面積ＳM、ＳT0、ＳT1及びＳT2、及びパターンレシオＳT0／ＳM、ＳT1／ＳM及びＳT2／ＳM等は、各細分化領域の座標と関連付けられて、メモリ１１２に格納されるとともに出力部１１６へと出力される。
【００７４】
尚、上述した構成例では、着目した１つの細分化領域を仮のワンチップマスク領域の中心位置に設定しているが、何らこの中心位置に限定されるものではなく、仮りのワンチップマスク領域の中心位置からシフトされた位置に設定されても良い。但し、その場合には、各仮りのワンチップマスク領域において着目された１つの細分化領域が設定される位置は、どのワンチップマスク領域においても同一の位置すなわち定位置とする。つまり、着目された細分化領域は、仮りのワンチップマスク領域毎に異なった位置には設定されない。
【００７５】
続いて、パターンレシオ算出部１６０は、ステップＳ１０７の処理として、ステップＳ１０５において取得された縮小領域の面積割合、すなわちパターンレシオに基づいて、ＣＭＰ後の残膜厚分布（この分布をＣＭＰ用パターンレシオ分布とも称する。）［％］を取得する。このパターンレシオ分布は、入力部１１４からパターンレシオ分布生成の指令をパターンレシオ算出部１６０に入力することにより、各細分化領域の位置座標とこれら細分化領域に関連するパターンレシオとをメモリ１１２から読み出して出力部１１６へ送る。このＣＭＰ用パターンレシオ分布は、コンピュータの表示画面上で表示されても良く、或いは、印刷手段で紙上にプリントアウトしても良い。また、この分布を、コンピュータのメモリ１１２に一時記憶させても良い。
【００７６】
上述した各ステップを経ることにより、図６に示すようなハッチングで区分されたようなＣＭＰ用パターンレシオ分布を得ることができる。この図では、ハッチングが密な領域ほどＣＭＰ用パターンレシオが高い（すなわち、残膜厚が厚い）領域であることを示している（図右の密度［％］参照）。
【００７７】
こうして、パターニング用マスクのレイアウトに基づいて得られた、このＣＭＰ用パターンレシオ分布の表示から、ＣＭＰ工程後のアクティブ疎密領域間における残膜の相対的な膜厚差の推定（シミュレーション）が可能となる。
【００７８】
１−２．第１の残膜厚分布の推定方法の妥当性評価
図７に、１−１の項で説明したワンチップマスク領域内でのＣＭＰ用パターンレシオ分布と、このＣＭＰ用パターンレシオ分布が得られるパターニング用マスクを用いて形成された活性化領域上にＣＭＰ工程後に残存している残膜の膜厚（残膜厚）との関係を示す。図中、横軸はＣＭＰ用パターンレシオＸ［％］であり、縦軸は残膜厚Ｙ［Å］である。
【００７９】
図７に示すように、ＣＭＰ用パターンレシオと残膜厚との関係は近似的に線形（相関係数０．７４９４）で表され、比較的良好な相関が得られた。
【００８０】
また、この近似直線（直線近似式：Ｙ＝２０．２９５Ｘ＋６３７．０６）を利用することにより、あるＣＭＰ用パターンレシオにおける残膜厚［Å］を推定することができる。
【００８１】
２−１．第２の残膜厚分布（ＣＭＰ用パターンレシオ）の推定方法
図８〜図１１及び図２４を参照して、第２の残膜厚分布の推定方法につき説明する。尚、この第２の残膜厚分布の推定も、コンピュータを用いて行っている。また、以下においても、ワンチップマスク領域に関して説明する。
【００８２】
この構成例では、絶縁膜除去工程を行わずに活性化領域２２の上側全面に絶縁膜２６を形成させたままの場合と、絶縁膜除去工程を行って活性化領域２２上の絶縁膜２６の一部を除去した場合とでは、ＣＭＰ工程時における研磨特性が相違するこの点に着目し、ＣＭＰ工程後のアクティブ疎密領域間における残膜の相対的な膜厚差を推定（シミュレーション）する、第２の残膜厚分布（ＣＭＰ用パターンレシオ）の推定方法につき詳細に説明する。尚、図８は、この発明に係る第２の残膜厚分布の推定方法を概略的に説明するためのフローチャートである。尚、パターニング用マスク及び反転マスクのレイアウトは、第１の残膜厚分布の推定のときに説明したものと同様なものとする。
【００８３】
先ず、図８に示すように、ステップＳ２０１において、入力部１１４からメモリ１１２に、マスク基材の領域の形状及び大きさに関するデータと、このマスク基材内に設計された、活性化領域を形成すべきマスクパターンの形状、大きさ及び位置に関するデータとを入力して取得する。これらデータは、第１の残膜厚分布の推定方法の場合と同様、例えば、パターニング用マスク設計ソフトで作成されたデータファイル（ＧＤＳ２）から読み込むことができる。
【００８４】
この構成例でも、第１の残膜厚分布の推定方法のステップＳ１０１での説明と同様に、図３に示すようなハッチングの疎密で表された活性化領域を有する評価ＴＥＧチップを形成するためのパターニング用マスクを用いて、ＳＴＩ−ＣＭＰ工程を行った場合の残膜厚分布の推定を行う。
【００８５】
続いて、ステップＳ２０３において、活性化領域形成用マスクパターンから当該活性化領域形成用マスクパターンの縁部に沿って所定幅を除去してなる縮小領域を生成する。この縮小領域生成処理を、既に説明したステップＳ１０３の場合と同様に、縮小領域生成部１３０で行う。
【００８６】
但し、この構成例では、縮小領域として、上述した絶縁膜除去工程で、活性化領域２２上に露出する表面保護膜１４の所定領域に相当する領域を生成する。
【００８７】
そこで、図９（Ａ）に示すように、この構成例における縮小領域１６ｂを、先ず、マスクパターン１６から当該マスクパターンの縁部に沿って内側に１．２μｍ除去した後、再び、外側に０．４μｍ延設して、生成する。尚、縮小領域１６ｂの生成は、上述したような削除及び延設といった過程を経ず、所望幅の領域の除去だけを行って生成することも可能である。いずれにしても、予めメモリ１１２に、これら生成に必要なデータが格納されているので、メモリ１１２から必要なデータを読み出してきて、これら縮小領域生成処理を行う。得られた縮小領域に関するデータはメモリ１１２に格納されるとともに、出力部１１６で表示される。
【００８８】
続いて、ステップＳ２０５において、活性化領域形成用マスクパターン１６から、当該活性化領域形成用マスクパターン１６に対応する縮小領域１６ｂと重複する領域部分を除去して枠状領域１６ｃを生成する。この枠状領域１６ｃの生成を、入力部１１４から入力させた枠状領域生成指令に基づいて、枠状領域生成部１４０で行う。
【００８９】
この構成例では、図９（Ｂ）に示すように、枠状領域１６ｃとして、上述した絶縁膜除去工程において、活性化領域２２上に残存する絶縁膜２６で形成される領域に相当する領域を生成する。この枠状領域１６ｃに関する情報は、メモリ１１２に格納させるとともに、出力部１１６に送出されて表示部に表示される。
【００９０】
続いて、ステップＳ２０７において、上述したステップＳ１０５の場合と同様にして、パターニング用マスクの領域を細分化して形状及び大きさの同一の複数の細分化領域を生成する。この細分化領域の生成を、細分化処理部１５０で行う。
【００９１】
ＣＭＰ工程後の残膜厚は、第１の残膜厚分布の推定方法で既に説明したと同様に、周辺の活性化領域の密度の影響を受ける。そこで、この構成例においても同様に、細分化領域１ユニットの周辺領域についても考慮する。
【００９２】
そこで、この構成例においても、第１の残膜厚分布の推定方法のステップＳ１０５と同様の方法で、ワンチップマスク領域中の全ユニットについて、縮小領域１６ｂの面積割合及び枠状領域１６ｃの面積割合を個別に求める。これらの面積割合は、各細分化領域のそれぞれに対して求められる。尚、枠状領域１６ｃの面積割合は、縮小領域１６ｂの面積割合の取得の方法と同様にして取得して、それぞれの細分化領域の座標（位置）情報と関連付けて、メモリ１１２に格納することが出来る。
【００９３】
そのため、先ず、これら縮小領域及び枠状領域の双方の面積割合が求められた後に、入力部１１４からＣＭＰ用パターンレシオ分布を求める指令を、パターンレシオ算出部１６０に入力する。この要求指令の入力に応答して、メモリ１１２から上述した各細分化領域の位置データとこれに関連する双方の面積割合のデータとを、パターンレシオ算出部１６０に読み込んでくる。これらデータに基づいて、パターンレシオ算出部１６０において、図１０（Ａ）に示すような、縮小領域の面積割合から得られる前駆ＣＭＰ用パターンレシオとその分布［％］、及び図１０（Ｂ）に示すような、枠状領域の面積割合から得られる前駆ＣＭＰ用パターンレシオとその分布［％］を算出して取得する。得られた各パターンレシオとそれぞれの分布との情報をメモリ１１２に格納するとともに、双方の前駆ＣＭＰ用パターンレシオ分布の情報を出力部１１６に送って、出力部１１６の表示部で表示する。
【００９４】
続いて、ステップＳ２０９において、ステップＳ２０７で取得された縮小領域及び枠状領域のそれぞれの面積割合に基づいて、ＣＭＰ工程後の残膜厚を推定可能とする残膜厚分布（ＣＭＰ用パターンレシオ分布）［％］を取得する。
【００９５】
この場合、ステップＳ２０７で求めた縮小領域及び枠状領域の面積割合を合成してＣＭＰパターンレシオを取得するに当たり、例えば、（縮小領域の面積割合）×０．２５＋（枠状領域の面積割合）で算出した。すなわち、この構成例でのＣＭＰパターンレシオ分布は、ステップＳ２０７で求めた枠状領域１６ｃの面積割合に大きく依存させた分布とした。
【００９６】
上述した各ステップを経てＣＭＰ用パターンレシオ分布を画像表示又は印字表示することにより、図１１に示すようなハッチングの疎密で区分されたようなＣＭＰ用パターンレシオ分布を得ることができる。この図では、ハッチングが密な領域ほどＣＭＰ用パターンレシオが高い（すなわち、残膜厚が厚い）領域であることを示している（図右の密度［％］参照）。
【００９７】
こうして、パターニング用マスクのレイアウトに基づいて得られた、このＣＭＰ用パターンレシオ分布の表示から、ＣＭＰ工程後のアクティブ疎密領域間における残膜の相対的な膜厚差の推定（シミュレーション）が可能となる。
【００９８】
２−２．第２の残膜厚分布の推定方法の妥当性評価
図１２に、２−１の項で説明したワンチップマスク領域内でのＣＭＰ用パターンレシオ分布と、このＣＭＰ用パターンレシオ分布が得られるパターニング用マスクを用いて形成された活性化領域上にＣＭＰ工程後に残存している残膜の膜厚（残膜厚）との関係を示す。図中、横軸はＣＭＰ用パターンレシオＸ［％］であり、縦軸は残膜厚Ｙ［Å］である。
【００９９】
図１２に示すように、ＣＭＰ用パターンレシオと残膜厚との関係は近似的に線形（相関係数０．９２２７）で表され、（１−２）で説明した第１の残膜厚分布の推定方法の場合よりも良好な相関が得られた。
【０１００】
また、この近似直線（直線近似式：Ｙ＝２４．１７７Ｘ＋３３９．９１）を利用することにより、あるＣＭＰ用パターンレシオにおける残膜厚［Å］をより高精度に推定することができる。
【０１０１】
＜第１の実施の形態＞
図１３及び図１４を参照して、この実施の形態のパターニング用マスク及び絶縁膜除去用マスクのレイアウトを、残膜厚分布（ＣＭＰ用パターンレシオ分布）を利用して、修正設計する修正方法と、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法につき説明する。尚、パターニング用マスク及び絶縁膜除去用マスクのレイアウトの修正のための設計（尚、この設計を修正レイアウトの設計または修正設計とも称する。）はコンピュータを用いて行っている。また、半導体素子の製造方法の詳細については（１−１）で既に説明しているので、ここでは重複する説明は省略する。また、以下の説明でも、１つのワンチップマスク領域とその領域内のパターニング用マスク及び絶縁膜除去用マスクとに関して主として説明することとする（以下の各実施の形態についても同様）。
【０１０２】
図１３（Ａ）は、ハッチングの疎密で表された活性化領域を有する評価ＴＥＧチップの一例を示すチップイメージ図である。図１３（Ｂ）は、このチップを形成する、パターニング用マスクから得られたＣＭＰ用パターンレシオ分布を示す図である。尚、このＣＭＰ用パターンレシオ分布は、上述した第２の残膜厚の推定方法によって得られたものであるが、これに限定されず、任意好適な残膜厚分布の推定方法を適用することができる（以下の各実施の形態についても同様）。
【０１０３】
図１４は、図１３（Ａ）及び（Ｂ）のときの処理の説明に供する図であって、ＣＭＰ用パターンレシオからパターニング用マスク及び絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１０４】
先ず、図１４に示すように、パターニング用マスクの修正設計に当たり、入力部１１４からＣＭＰ用パターンレシオ分布の表示要求の指令を、領域抽出及び修正設計部１７０に入力する。領域抽出部及び修正設計部１７０は、この指令に応答して、予めメモリ１１２に格納されている第１の閾値と、ＣＭＰ用パターンレシオとを読み出してきて、第１の閾値とＣＭＰ用パターンレシオとを比較する。この比較により、第１の閾値よりもＣＭＰ用パターンレシオの値が大きい細分化領域の固まり領域がある場合には、ＣＭＰ用パターンレシオ分布（図１３（Ｂ））から、ＣＭＰ用パターンレシオが第１の閾値よりも高い領域（すなわち、残膜厚が当該第１の閾値に対応する領域の残膜厚よりも厚い領域）Ｘに対応する、パターニング用マスクの第１領域Ａを抽出する。尚、第１の閾値とは、パターニング用マスク（図２（Ａ）〜（Ｅ）参照）中に、修正されるべきマスク形成領域が存在するかどうかを判定するための基準値であって、第１の閾値は、目的や条件に応じて、設計に応じた任意好適な値として、予めメモリに格納されるものとする。この第１領域Ａに関する位置情報は、領域抽出及び修正設計部１７０からメモリ１１２と出力部１１６とに送出される。出力部１１６は、その表示画面上に第１領域Ａを表示する。
【０１０５】
続いて、入力部１１４から領域抽出及び修正設計部１７０に対しマスク修正設計の指令が入力されると、領域抽出及び修正設計部１７０は、パターニング用マスクのマスク修正の設計を行う。
【０１０６】
この構成例では、パターニング用マスクに新たなマスクパターンを追加して修正設計を行う。その目的のために、メモリ１１２には、予め、第１の疑似マスクパターンの形状及び大きさの情報を格納しておく。第１の疑似マスクパターンの形状及び大きさは、設計に応じた任意に設定できる。この構成例では、その形状を矩形例えば正方形とする。この第１の疑似マスクパターンを使用して形成される第１の疑似の活性化領域（すなわち、ダミーアクティブ領域）の短辺の幅が２．４μｍ以上となるように、第１の疑似マスクパターンの短辺の幅を設定する。
【０１０７】
さらに第１の疑似マスクパターンの第１領域Ａのうちマスクパターン１６外の領域ａに、半導体下地１２に短辺幅が所定幅（ここでは、例として２．４μｍとする。）以上の幅を有する、第１の疑似の活性化領域を形成するための、第１の疑似マスクパターン４０ａ（ここでは、例として縦２．４μｍ×横２．４μｍの正方形としてある。）が一定間隔（ここでは、例として０．５μｍとする。）で配列されるように、修正設計する。尚、第１の疑似マスクパターン４０ａの大きさ及び形状は、領域ＸのＣＭＰ用パターンレシオの値に拘わらず固定設定されているものとする。また、この修正設計されたパターニング用マスクに関するデータは、メモリ１１２に格納されるとともに、出力部１１６に送られて画面に表示される。
【０１０８】
こうして、第１の疑似マスクパターン４０ａが追加設計されて修正されたパターニング用マスクの設計に基づいて、真のパターニング用マスクを形成する。この真のパターニング用マスクを用いてＳＴＩ形成工程を行うことにより、半導体下地に、所定幅以上の幅を有する第１の疑似の活性化領域を現実に形成することができる。
【０１０９】
また、パターニング用マスクの修正に伴い絶縁膜除去用マスクの修正設計を行う。この絶縁膜除去用マスクの修正設計も、上述したパターニング用マスクの場合と同様に、領域抽出及び修正設計部１７０で行う。
【０１１０】
ここでは、領域Ｘに対応する絶縁膜除去用マスクの第１領域Ａ’のうち絶縁膜除去用マスクパターンである透過パターン３４外の領域ａ’に、絶縁膜除去工程において第１の疑似の活性化領域上に形成された絶縁膜の所定領域を除去するため絶縁膜除去用マスクパターンである透過パターン４０ａ’を設定する（図１４参照）。
【０１１１】
こうして、透過パターン４０ａ’が追加設計されて修正された絶縁膜除去用マスクの設計に基づいて、真の絶縁膜除去用マスクを現実に修正して形成する。この修正された真の絶縁膜除去用マスクを用いて、絶縁膜除去工程を行うことにより、第１の疑似の活性化領域上の絶縁膜の所定領域を現実に除去することができる。
【０１１２】
その結果、ＣＭＰ工程での、領域Ｘに対応する領域の研磨レートを上昇させることができ、チップ全面の研磨レートの不均衡が緩和される。
【０１１３】
よって、ＣＭＰ工程後における領域Ｘに対応する領域の残膜厚が低下（すなわち、領域ＸのＣＭＰ用パターンレシオが低下）し、チップ全面での平坦性、すなわちグローバル平坦性を向上させることができる。
【０１１４】
上述した説明から明らかなように、この実施の形態によれば、ＣＭＰ用パターンレシオ分布から推測されるグローバル段差の度合いに応じて、局所的に研磨レートを上昇させるように、マスクの修正設計を行い、この修正設計に基づいて真のパターニング用マスク及び絶縁膜除去用マスクを修正することができる。
【０１１５】
その結果、こうして修正されたパターニング用マスク及び絶縁膜除去用マスクを用いてＳＴＩ−ＣＭＰ工程を行うことによりグローバル段差の発生を抑制でき、高信頼性な半導体素子を得ることができる。
【０１１６】
＜第２の実施の形態＞
図１５を参照して、この実施の形態につき説明する。図１５は、図１３（Ａ）及び（Ｂ）のときの処理の説明に供する図であって、ＣＭＰ用パターンレシオからパターニング用マスク及び絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１１７】
この実施の形態では、さらに、ＣＭＰ用パターンレシオ分布から、ＣＭＰ用パターンレシオが第１の閾値よりも低い第２の閾値を下回る領域（すなわち、残膜厚が当該第２の閾値に対応する領域の残膜厚よりも薄い領域）Ｙに対応する領域の研磨レートを低下させるように、パターニング用マスクの修正設計を行っている点が、第１の実施の形態との主な相違点である。以下に、この実施の形態のパターニング用マスクの修正設計の方法につき説明する。
【０１１８】
先ず、パターニング用マスクの修正設計に当たり、図１５に示すように、ＣＭＰ用パターンレシオ分布（図１３（Ｂ））から、ＣＭＰ用パターンレシオが第２の閾値よりも低い領域Ｙに対応する、パターニング用マスクの第２領域Ｂを抽出する。この第２領域Ｂの抽出処理は、領域抽出及び修正設計部１７０において、入力部１１４から入力される抽出指令に基づいて、第１領域Ａの抽出処理と同様な処理を経て、行われる。尚、第２の閾値は、研磨レートを低下させるための判断基準値であって、かつ、第１の閾値よりも低い値であり、この基準値は目的や条件に応じて設定される設計に応じた任意好適な値として、予め、メモリ１１２に格納されている。
【０１１９】
続いて、第２領域Ｂのうちマスクパターン１６外の空き領域（すなわちスペース領域）ｂに、半導体下地１２に所定の短辺幅（ここでは、例として２．４μｍとする。）未満の幅を有する第２の疑似の活性化領域を形成するための、第２疑似マスクパターン４２ｂ（ここでは、例として縦１μｍ×横１μｍの正方形とする。）が一定間隔（ここでは、例として０．５μｍとする。）で配列されるように、修正設計する。この第２領域Ｂのスペース領域ｂに対する第２疑似マスクパターン４２ｂの配列処理も、第１領域Ａのスペース領域ａに対する第１疑似マスクパターンの配列処理と同様な処理を経て行うことができる。
【０１２０】
さらに、この実施の形態では、第１の実施の形態で説明した領域ａのうち第１疑似マスクパターン４０ａ外の領域にも同様に、半導体下地に所定幅未満の幅を有する第２の疑似の活性化領域を形成するための第２疑似マスクパターン４２ｂを修正設計しても良い。
【０１２１】
このように、スペース領域ａにも第２疑似マスクパターン４２ｂを設定することにより、第１の疑似マスクパターン４０ａが設けられた第１領域Ａにおける残膜厚の過剰な低下を抑制することができ好適である。
【０１２２】
こうして、第２の疑似マスクパターン４２ｂが追加設計されたパターニング用マスクの設計に基づいて、真のパターニング用マスクを現実に修正して形成する。この修正された真のパターニング用マスクを用いてＳＴＩ形成工程を行うことにより、半導体下地１２に、所定の短辺幅未満の幅を有する第２の疑似の活性化領域を現実に形成することができる。
【０１２３】
尚、第２疑似マスクパターン４２ｂを第２領域Ｂのマスクパターン１６外のスペース領域ａにのみ設定し、研磨レートを局所的に低下させる構成としても良い。また、第２疑似マスクパターン４２ｂを局所的に設定することによりパターニングマスクの設計処理が複雑化する場合には、ワンチップマスク領域の設定可能な領域全域にわたって第２疑似マスクパターン４２ｂを設定しても良い。
【０１２４】
また、この実施の形態では、第２の疑似の活性化領域が所定の短辺幅未満となることから、パターニング用マスクの修正に伴う絶縁膜除去用マスクの新たな修正は行わない。
【０１２５】
すなわち、領域Ｙに対応する絶縁膜除去用マスクの第２領域Ｂ’のうち絶縁膜除去用マスクパターンである透過パターン３４外のスペース領域ｂ’には、絶縁膜除去工程において第２の疑似の活性化領域上に形成された絶縁膜を除去するための絶縁膜除去用マスクパターンの設定は行わない（図１５参照）。
【０１２６】
これにより、絶縁膜除去工程において、第２の活性化領域上の絶縁膜をすべて残存させることができる。
【０１２７】
その結果、ＣＭＰ工程での、領域Ｙに対応する領域の研磨レートを低下させることができ、チップ全面での研磨レートの不均衡が緩和される。
【０１２８】
よって、ＣＭＰ工程後における領域Ｙに対応する領域の残膜厚が上昇（すなわち、領域ＹでのＣＭＰ用パターンレシオが上昇）する一方、領域Ｘでの残膜厚は低下することから（第１の実施の形態参照）、チップ全面での平坦性、すなわちグローバル平坦性をさらに向上させることができる。
【０１２９】
上述した説明から明らかなように、この実施の形態によれば、ＣＭＰ用パターンレシオ分布から推測されるグローバル段差の度合いに応じて局所的に研磨レートが上昇／低下するように、パターニング用マスク及び絶縁膜除去用マスクを修正することができる。
【０１３０】
その結果、こうして修正されたパターニング用マスク及び絶縁膜除去用マスクを用いてＳＴＩ−ＣＭＰ工程を行うことにより第１の実施の形態よりもグローバル段差の発生を抑制でき、より高信頼性な半導体素子を得ることができる。
【０１３１】
＜第３の実施の形態＞
図１６を参照して、この実施の形態につき説明する。図１６は、図１３（Ａ）及び（Ｂ）のときの処理の説明に供する図であって、ＣＭＰ用パターンレシオからパターニング用マスク及び絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１３２】
この実施の形態では、ＣＭＰ用パターンレシオが第１の閾値よりも高い領域Ｘに対応する領域の研磨レートをさらに上昇させるように、絶縁膜除去用マスクの修正を行っている点が、第２の実施の形態との主な相違点である。
【０１３３】
第２の実施の形態では、第１領域Ａでの残膜厚の過剰な低下を配慮して、スペース領域ａにも第２の疑似マスクパターン４２ｂを設定する、パターニング用マスクの修正方法ついて説明した。
【０１３４】
しかし、実際には、逆に、第１の疑似マスクパターン４０ａのみでは領域Ｘに対応する領域における残膜厚の低下が不十分な場合もある。
【０１３５】
そこで、この実施の形態では、第２の実施の形態と同様にパターニング用マスクを修正設計した場合、領域Ｘの研磨レートをさらに上昇させる絶縁膜除去用マスクの修正設計を行う。
【０１３６】
先ず、第２の実施の形態と同様の修正が施された、真のパターニング用マスクを形成した後、ＳＴＩ工程を行う。
【０１３７】
その後、絶縁膜除去用マスクの修正設計を行うに当たり、ここでは、領域Ｘに対応する絶縁膜除去用マスクの第１領域Ａ’のうち絶縁膜除去用マスクパターン３４外のスペース領域ａ’に、絶縁膜除去工程で領域Ｘに対応する半導体下地に形成された第２の疑似の活性化領域上の絶縁膜も所定領域を除去するための絶縁膜除去用マスクパターンである透過パターン４２ｂ’を修正設計する（図１６参照）。この透過パターン４２ｂ’の修正設計を、第２の実施の形態で説明した第２の疑似マスクパターン４２ｂを設定する処理と同様な処理を経て行うことができる。
【０１３８】
こうして、絶縁膜除去用マスクパターンである透過パターン４２ｂ’が追加設計された絶縁膜除去用マスクの設計に基づいて、真の絶縁膜除去用マスクを現実に修正して形成する。この修正された真の絶縁膜除去用マスクを用いて絶縁膜除去工程を行うことにより、領域Ｘに対応する半導体下地に形成された第２の疑似の活性化領域上の絶縁膜を除去することができる。
【０１３９】
その結果、ＣＭＰ工程での、領域Ｘに対応する領域の研磨レートをさらに上昇させることができ、チップ全面での研磨レートの不均衡がさらに緩和される。
【０１４０】
よって、ＣＭＰ工程後における領域Ｘに対応する領域の残膜厚がさらに低下（すなわち、領域ＸでのＣＭＰ用パターンレシオがさらに低下。）し、チップ全面でのグローバル平坦性をより一層向上させることができる。
【０１４１】
上述した説明から明らかなように、この実施の形態によれば、領域Ｘにおける研磨レートが第２の実施の形態よりも上昇するように、絶縁膜除去用マスクを修正することができる。
【０１４２】
その結果、グローバル段差の発生がさらに抑制された、より高信頼性な半導体素子を得ることができる。
【０１４３】
＜第４の実施の形態＞
図１７を参照して、この実施の形態につき説明する。図１７は、図１３（Ａ）及び（Ｂ）のときの処理の説明に供する図であって、ＣＭＰ用パターンレシオからパターニング用マスク及び絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１４４】
この実施の形態では、ＣＭＰ用パターンレシオが第１の閾値よりも高い領域Ｘに対応する領域の研磨レートがさらに上昇するように、絶縁膜除去用マスクの修正を行っている点が、第３の実施の形態との主な相違点である。
【０１４５】
第３の実施の形態では、領域Ｘに対応する領域の研磨レートをさらに上昇させる場合について説明したが、ＣＭＰパターンレシオ分布のばらつきによっては当該領域Ｘに対応する領域の研磨レートの上昇をさらに必要とする場合がある。
【０１４６】
そこで、この実施の形態では、第３の実施の形態と同様にパターニング用マスクを修正した場合、領域Ｘの研磨レートを第３の実施の形態よりも上昇させる絶縁膜除去用マスクの修正を行う。
【０１４７】
先ず、第３の実施の形態と同様の修正が施されたパターニング用マスクを形成した後、ＳＴＩ工程を行う。
【０１４８】
その後、絶縁膜除去用マスクの修正設計を行うに当たり、ここでは、領域Ｘに対応する絶縁膜除去用マスクの第１領域Ａ’における絶縁膜除去用マスクパターンである透過パターンを、第３の実施の形態の透過パターン３４（図中、一点破線で囲まれた領域）よりも大きな領域３４’となるように修正設計する（図１７参照）。
【０１４９】
こうして、透過パターン３４’が修正設計された絶縁膜除去用マスクに基づいて、真の絶縁膜除去用マスクを現実に修正して形成する。この修正された真の絶縁膜除去用マスクを用いて絶縁膜除去工程を行うことにより、領域Ｘに対応する半導体下地に形成された所定の短辺幅以上の活性化領域上では、所定領域よりも大きな領域の絶縁膜が除去される。
【０１５０】
その結果、ＣＭＰ工程での、領域Ｘに対応する領域の研磨レートを第３の実施の形態よりも上昇させることができ、チップ全面での研磨レートの不均衡がより一層緩和される。
【０１５１】
よって、ＣＭＰ工程後における領域Ｘに対応する領域の残膜厚がより一層低下（すなわち、領域ＸでのＣＭＰ用パターンレシオがより一層低下）し、チップ全面でのグローバル平坦性をより一層向上させることができる。
【０１５２】
上述した説明から明らかなように、この実施の形態によれば、領域Ｘにおける研磨レートが第３の実施の形態よりも上昇するように、絶縁膜除去用マスクを修正することができる。
【０１５３】
その結果、グローバル段差の発生がさらに抑制された、より一層高信頼性な半導体素子を得ることができる。
【０１５４】
＜第５の実施の形態＞
図１８を参照して、この実施の形態につき説明する。図１８は、図１３（Ａ）及び（Ｂ）のときの処理の説明に供する図であって、ＣＭＰ用パターンレシオからパターニング用マスク及び絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１５５】
この実施の形態では、領域Ｘに対応する領域の研磨レートを上昇させる替わりに、ＣＭＰ用パターンレシオが第２の閾値よりも低い領域Ｙに対応する領域の研磨レートがさらに低下するように、絶縁膜除去用マスクの修正を行っている点が、第４の実施の形態の絶縁膜除去用マスクの設計方法との主な相違点である。
【０１５６】
第４の実施の形態では、領域Ｘに対応する領域の研磨レートを第３の実施の形態よりも上昇させてグローバル平坦性を向上させる場合について説明したが、この実施の形態では、逆に、領域Ｙに対応する領域の研磨レートをさらに低下させる絶縁膜除去用マスクの修正を行う。
【０１５７】
先ず、第３の実施の形態と同様の修正設計が施されたパターニング用マスクを形成した後、ＳＴＩ形成工程を行う。
【０１５８】
その後、絶縁膜除去用マスクの修正設計を行うに当たり、ここでは、領域Ｙに対応する絶縁膜除去用マスクの第２領域Ｂ’における絶縁膜除去用マスクパターンである透過パターンを、第３の実施の形態の透過パターン３４（図中、一点破線で囲まれた領域）よりも小さな領域３４’’となるように修正設計する（図１８参照）。
【０１５９】
こうして、透過パターン３４’’が修正設計された絶縁膜除去用マスクに基づいて、真の絶縁膜除去用マスクパターンを現実に修正して形成する。この修正された真の絶縁膜除去用マスクを用いて絶縁膜除去工程を行うことにより、領域Ｙに対応する半導体下地に形成された所定の短辺幅以上の活性化領域上では、所定領域よりも小さな領域の絶縁膜が除去される。
【０１６０】
その結果、ＣＭＰ工程での、領域Ｙに対応する領域の研磨レートを第３の実施の形態よりも低下させることができ、チップ全面での研磨レートの不均衡がより一層緩和される。
【０１６１】
よって、ＣＭＰ工程後における領域Ｙに対応する領域の残膜厚がより一層上昇（すなわち、領域ＹでのＣＭＰ用パターンレシオがより一層上昇）し、チップ全面でのグローバル平坦性をより一層向上させることができる。
【０１６２】
上述した説明から明らかなように、この実施の形態によれば、第４の実施の形態と同様の効果が得られる。
【０１６３】
＜第６の実施の形態＞
図１９から図２１を参照して、この実施の形態につき説明する。図１９は、ハッチングの疎密で表された活性化領域を有する評価ＴＥＧチップＡ及びチップＢの一例を示すチップイメージ図、及びこれらチップＡ及びチップＢを形成するパターニング用マスクから得られたＣＭＰ用パターンレシオ分布を示す図を示している。また、図２０及び図２１は、図１９に示すチップＡ及びチップＢの処理の説明に供する図であって、それぞれＣＭＰ用パターンレシオから絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１６４】
上述した各実施の形態では、ある一つの評価ＴＥＧチップのグローバル平坦性の向上を目的とし、ＣＭＰ用パターンレシオが相対的に高い領域や低い領域を抽出することにより、パターニング用マスク及び絶縁膜除去用マスクを修正していた。
【０１６５】
ところで、活性化領域の疎密状態が互いに大きく異なる評価ＴＥＧチップ間では、当該評価ＴＥＧチップの形成に用いるパターニング用マスクから得られるＣＭＰ用パターンレシオの範囲も互いに大きく相違する。
【０１６６】
例えば、図１９に示すように、評価ＴＥＧチップＡを形成するパターニング用マスクＡから得られる、チップＡのＣＭＰ用パターンレシオ分布のＣＭＰ用パターンレシオ範囲は３９％〜７５％であった。
【０１６７】
一方、評価ＴＥＧチップＢを形成するパターニング用マスクＢから得られる、チップＢのＣＭＰ用パターンレシオ分布のＣＭＰ用パターンレシオ範囲は１３％〜４０％であった。尚、図１９において、ハッチングが密な領域は、活性化領域が高密度に密集している領域を表している。
【０１６８】
このようにＣＭＰ用パターンレシオ範囲が大きく相違するチップＡ及びチップＢを、上述した各実施の形態のパターニング用マスク及び絶縁膜除去用マスクを用いてそれぞれ製造することにより、チップ毎のグローバル平坦性は向上される。
【０１６９】
しかし、チップ毎のグローバル平坦性は向上されるものの、残膜厚の範囲はチップ毎によってそれぞれ異なってしまう場合がある。
【０１７０】
そのため、こうしたチップＡ及びチップＢのようにパターニングが互いに異なるチップに対して、共通の残膜厚管理値を用いて簡便に管理することができない。
【０１７１】
そこで、この実施の形態では、一例として、図１９に示す評価ＴＥＧチップＡ及びＢのグローバル平坦性の向上はもとより、ＣＭＰ工程後の各チップ毎のＣＭＰ用パターンレシオ範囲が実質同様（ここでは、例として３０％〜４０％（基準ＣＭＰ用パターンレシオと称する。）とする。）となるような、パターニング用マスク及び絶縁膜除去用マスクの修正設計と、この修正設計に基づいて修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法につき説明する。
【０１７２】
先ず、上述したパターニング用マスクＡ及びパターニング用マスクＢを形成した後、ＳＴＩ工程をそれぞれ行う。尚、基準ＣＭＰ用パターンレシオは、入力部１１４からメモリ１１２に予め格納しておく。
【０１７３】
続いて、この実施の形態では、チップＡ及びチップＢの製造に用いられる絶縁膜除去用マスクＡ及びＢを以下のように修正設計する。
【０１７４】
図２０に示すように、絶縁膜除去用マスクＡの修正設計を行うに当たり、先ず、入力部１１４から領域抽出及び修正設計部１７０に、修正の指令を入力する。この修正の指令に応答して、メモリ１１２からチップＡに関するＣＭＰ用パターンレシオを読み出してＣＭＰ用パターンレシオを生成する。このチップＡに関するＣＭＰ用パターンレシオ分布（図１９参照）から、ＣＭＰ用パターンレシオ範囲が３０％〜４０％以外の領域、すなわちＣＭＰ用パターンレシオが４０％〜７５％の領域に対応する、ワンチップマスク領域内の第３領域Ｃを抽出する。ここでの第３領域Ｃは、ＣＭＰ用パターンレシオの値によって４種類（Ｃ１（４０％〜５０％）、Ｃ２（５０％〜６０％）、Ｃ３（６０％〜７０％）及びＣ４（７０％〜８０％））に分けられる。
【０１７５】
ここでの第３領域ＣのＣＭＰ用パターンレシオ（Ｃ１〜Ｃ４：４０％〜８０％）は、設定された基準ＣＭＰ用パターンレシオ範囲（３０％〜４０％）よりもすべて大きい。
【０１７６】
このような場合、第３領域Ｃに対応して半導体下地に形成される活性化領域のうちで所定の短辺幅以上の活性化領域上の絶縁膜のうち、所定領域よりも大きな領域が除去されるように、絶縁膜除去用マスクパターンをそれぞれ修正設計する。
【０１７７】
詳細には、第３領域Ｃ（Ｃ１、Ｃ２、Ｃ３及びＣ４）に対応するＣＭＰ用パターンレシオに応じて、絶縁膜除去用マスクパターンである透過パターン（３４−１、３４−２、３４−３及び３４−４）が設定されるように、絶縁膜除去用マスクパターンを修正設計する。
【０１７８】
すなわち、基準ＣＭＰ用パターンレシオよりも大きなＣＭＰ用パターンレシオ領域に対応する所定の短辺幅の活性化領域上では、当該ＣＭＰパターンレシオの増大に比例して所定領域よりも大きな領域の絶縁膜が除去されるように、絶縁膜除去用マスクパターンを修正設計する。尚、図中一点破線で囲まれた領域は、修正設計前の各透過パターン３４を示してある。また、図中、各ＣＭＰ用パターンレシオ（Ｃ１〜Ｃ４）に対応する絶縁膜除去マスクパターンを便宜上同一形状で示してあるが、種々の絶縁膜除去用マスクパターンに適用することができるのは明らかである。また、各絶縁膜除去用マスクパターンの大きさの設定は、コンピュータにＣＭＰパターンレシオによって決められた絶縁膜除去用マスクの大きさを予め格納したメモリから読み出すことにより、行うことができる。
【０１７９】
同様に、図２１に示すように、絶縁膜除去用マスクＢの修正設計を行うに当たり、先ず、チップＢに関するＣＭＰ用パターンレシオ分布（図１９参照）から、ＣＭＰ用パターンレシオ範囲が３０％〜４０％以外の領域、すなわちＣＭＰ用パターンレシオが１３％〜３０％及び４０％〜５０％の領域に対応する、ワンチップマスク領域内の第３領域Ｃを抽出する。ここでの第３領域Ｃは、ＣＭＰパターンレシオの値によって２種類（Ｃ５（２０％〜３０％）及びＣ６（４０％〜５０％））に分けられる。
【０１８０】
ここでの第３領域ＣのＣＭＰ用パターンレシオＣ５（２０％〜３０％）は、設定された基準ＣＭＰ用パターンレシオ範囲（３０％〜４０％）よりも小さく、また、Ｃ６（４０％〜５０％）は同範囲よりも大きい。
【０１８１】
このような場合も、３領域Ｃに対応して半導体下地に形成される活性化領域のうちで所定幅以上の活性化領域上の部分では、所定領域よりも大きな領域及び小さな領域の絶縁膜が除去されるように絶縁膜除去用マスクパターンを修正設計する。
【０１８２】
詳細には、第３領域Ｃ（Ｃ５及びＣ６）に対応するＣＭＰ用パターンレシオに応じて、絶縁膜除去用マスクパターンである透過パターン（３４−５及び３４−６）が設定されるように、絶縁膜除去用マスクパターンを修正設計する。尚、図中一点破線で囲まれた領域は、修正設計前の各絶縁膜除去用マスクパターン３４を示してある。
【０１８３】
すなわち、基準ＣＭＰ用パターンレシオよりも小さなＣＭＰ用パターンレシオ領域に対応する所定の短辺幅の活性化領域上では、当該ＣＭＰ用パターンレシオの減少に比例して所定領域よりも小さな領域が除去されるように、絶縁膜除去用マスクパターンを修正設計する。
【０１８４】
その後、このようにして修正設計に基づいて、真の絶縁膜除去用マスクを現実に修正して形成する。修正された真の絶縁膜除去用マスクＡ及びＢを用いて絶縁膜除去工程をそれぞれ行う。
【０１８５】
このとき、チップＡ側の、第３領域に対応する半導体下地に形成された所定の短辺幅以上の活性化領域上では、所定領域よりも大きな領域がＣＭＰ用パターンレシオに応じて除去される。一方、チップＢ側では、第３領域に対応する半導体下地に形成された所定の短辺幅以上の活性化領域上では、所定領域よりも小さな領域及び大きな領域がＣＭＰ用パターンレシオに応じて除去される。
【０１８６】
その後、ＣＭＰ工程での、チップＡ及びチップＢ全面での研磨レートの不均衡がより一層緩和される。
【０１８７】
よって、ＣＭＰ工程後における、チップＡ及びチップＢでのグローバル平坦性が向上される。さらに、これら各チップのＣＭＰ工程後の残膜厚範囲は、基準ＣＭＰ用パターンレシオ範囲（ここでは、３０％〜４０％とする。）に対応する半導体下地に形成された活性化領域上の残膜厚範囲と実質的に同じ範囲になっている。
【０１８８】
その結果、チップＡ及びチップＢのようにパターニングが互いに異なるチップ間においても、残膜厚範囲を実質的に同じになるように製造することができる。
【０１８９】
上述した説明から明らかなように、この実施の形態によれば、ＣＭＰ用パターンレシオ分布を利用して、各チップ全面でのグローバル平坦性の向上の実現はもとより、各チップ間における残膜厚範囲が実質的に同じになるように、絶縁膜除去用マスクを修正することができる。
【０１９０】
その結果、チップ間において、共通の残膜厚管理値によって製品歩留まりを管理することができるので効率的である。
【０１９１】
尚、この実施の形態では、所定幅以上の活性化領域に対する絶縁膜除去用マスクパターンサイズの修正につき説明したが、上述した第１から第５の実施の形態のように第１の疑似マスクパターンを設ける場合には、当該第１の疑似マスクパターンサイズをこの実施の形態を適用して同様に修正しても良い。
【０１９２】
＜第７の実施の形態＞
図２２を参照して、この実施の形態につき説明する。図２２は、ＣＭＰ用パターンレシオから絶縁膜除去用マスクの領域の抽出処理を説明する図である。
【０１９３】
この実施の形態では、絶縁膜除去用マスクパターンに、絶縁膜除去工程で除去される、活性化領域上の絶縁膜の領域に関する情報が外部から識別できるように描画した点が第６の実施の形態との主な相違点である。
【０１９４】
第６の実施の形態では、絶縁膜除去用マスクパターンである透過パターンによって除去される活性化領域上の絶縁膜の割合が、当該絶縁膜除去用マスクパターンが設定される領域のＣＭＰ用パターンレシオに応じて変更する構成であった。
【０１９５】
そのため、ワンチップマスク領域内に、絶縁膜の除去領域の割合が異なる絶縁膜除去用マスクパターンが複数設定された場合には、これら絶縁膜除去用マスクパターン毎にそのサイジング量を確認することは困難である。
【０１９６】
そこで、この実施の形態では、所定の短辺幅以上の活性化領域上の絶縁膜のうち絶縁膜除去工程において除去される領域に関する情報を、外部から識別できるように絶縁膜除去用マスクを修正設計する。
【０１９７】
具体的には、絶縁膜除去工程において、例えば、第６の実施の形態で説明した絶縁膜除去用マスクパターン３４−１によって、当該絶縁膜除去用マスクパターン３４−１に対応する活性化領域上の絶縁膜が当該活性化領域の頂面領域から当該頂面領域の縁部に沿って０．７μｍ除去した領域分だけ除去される場合には、当該活性化領域上に「０．７」という文字が絶縁膜によって残存するように、絶縁膜除去用マスクを修正設計する（図２２）。尚、この除去される領域に関する情報は、メモリに予め格納しておいても良いし、或いは、この情報が必要とされるときに、入力部１１４から領域抽出及び修正設計部１７０へ入力すれば良い。
【０１９８】
この実施の形態によれば、絶縁膜除去工程で除去される絶縁膜領域に関する情報を絶縁膜除去工程後に確認することができ、製造管理を効率良く行うことができる。
【０１９９】
＜第８の実施の形態＞
図２３を参照して、この実施の形態につき説明する。図２３は、ＣＭＰ用パターンレシオからパターニング用マスクの領域の抽出処理を説明する図である。
図２３を参照して、この実施の形態のパターニング用マスク及び絶縁膜除去用マスクを残膜厚分布を利用して修正する修正方法と、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法につき説明する。
【０２００】
この実施の形態では、所定幅以上の活性化領域上の絶縁膜のうち絶縁膜除去工程で除去される領域に関する情報を外部から識別できるように、パターニング用マスクを修正設計している点が、第７の実施の形態との主な相違点である。
【０２０１】
第７の実施の形態では、絶縁膜除去工程で除去される活性化領域上の絶縁膜領域に関する情報を、活性化領域上の絶縁膜による模様として残存させる場合について説明した。
【０２０２】
しかし、活性化領域上に絶縁膜によって形成された模様はＣＭＰ工程時において除去されてしまうため、ＣＭＰ工程後に再度確認することができない。
【０２０３】
そこで、この実施の形態では、所定幅以上の活性化領域上の絶縁膜のうち絶縁膜除去工程において除去される領域に関する情報を、第３の疑似の活性化領域として形成できるようにパターニング用マスクを修正設計する。
【０２０４】
具体的には、絶縁膜除去工程において、例えば、第６の実施の形態で説明した絶縁膜除去用マスクパターン３４−１によって、当該絶縁膜除去用マスクパターン３４−１に対応する活性化領域上の絶縁膜が当該活性化領域の頂面領域から当該頂面領域の縁部に沿って０．７μｍ除去した領域分だけ除去される場合には、半導体下地上に「０．７」という文字が第３の疑似の活性化領域として形成されるように、第３の疑似マスクパターン５５をパターニング用マスクに修正設計する（図２３）。
【０２０５】
この実施の形態によれば、絶縁膜除去工程で除去される絶縁膜領域に関する情報をＣＭＰ工程後においても確認することができ、製造管理を効率良く行うことができる。
【０２０６】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【０２０７】
例えば、上述した各実施の形態で用いたパターニング用マスク及び絶縁膜除去用マスクは、ポジ型／ネガ型のどちらのホトマスクであっても本発明を適用することができる。
【０２０８】
また、上述した各実施の形態では、各処理を入力部１１４から入力した指令により開始させているが、前の処理の終了に応答して次の処理が自動的に開始されるようにすることもできる。
【０２０９】
また、上述した各実施の形態では、所定幅を矩形の短辺が有する幅として説明したが、これに限定されるものではなく、目的や設計に応じて任意好適に設定することができる。
【０２１０】
【発明の効果】
上述した説明から明らかなように、この発明によれば、ＣＭＰ用パターンレシオ分布から推測されるグローバル段差の度合いに応じて、パターニング用マスク及び絶縁膜除去用マスクを修正することができる。
【０２１１】
その結果、こうして修正されたパターニング用マスク及び絶縁膜除去用マスクを用いてＳＴＩ−ＣＭＰ工程を行うことによりグローバル段差の発生が抑制され、高信頼性な半導体素子を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の残膜厚の推定方法を説明するためのフローチャートである。
【図２】この発明の第１の残膜厚の推定方法の説明に供する図である。
【図３】この発明の第１の残膜厚の推定方法の説明に供する図である。
【図４】この発明の第１の残膜厚の推定方法の説明に供する図である。
【図５】この発明の第１の残膜厚の推定方法の説明に供する図である。
【図６】この発明の第１の残膜厚の推定方法の説明に供する図である。
【図７】この発明の第１の残膜厚の推定方法の妥当性の説明に供する図である。
【図８】この発明の第２の残膜厚の推定方法を説明するためのフローチャートである。
【図９】この発明の第２の残膜厚の推定方法の説明に供する図である。
【図１０】この発明の第２の残膜厚の推定方法の説明に供する図である。
【図１１】この発明の第２の残膜厚の推定方法の説明に供する図である。
【図１２】この発明の第２の残膜厚の推定方法の妥当性の説明に供する図である。
【図１３】この発明の実施の形態の説明に供する図である。
【図１４】この発明の第１の実施の形態の説明に供する図である。
【図１５】この発明の第２の実施の形態の説明に供する図である。
【図１６】この発明の第３の実施の形態の説明に供する図である。
【図１７】この発明の第４の実施の形態の説明に供する図である。
【図１８】この発明の第５の実施の形態の説明に供する図である。
【図１９】この発明の第６の実施の形態の説明に供する図である。
【図２０】この発明の第６の実施の形態の説明に供する図である。
【図２１】この発明の第６の実施の形態の説明に供する図である。
【図２２】この発明の第７の実施の形態の説明に供する図である。
【図２３】この発明の第８の実施の形態の説明に供する図である。
【図２４】この発明の第１及び第２の残膜厚の推定方法の説明に供する図である。
【符号の説明】
１２：半導体下地
１４：表面保護膜
１６：活性化領域形成用マスクパターン
１６ａ，１６ｂ：縮小領域
１６ｃ：枠状領域
１８、３１：マスク基材
２０：パターニング用マスク
２２：活性化領域（アクティブ領域）
２４：素子分離溝
２６：絶縁膜
２８：スラリ
３０：素子分離部
３３：遮蔽パターン
３４、３４’、３４’’、３４−１、３４−２、３４−３、３４−４、３４−５、３４−６、４０ａ’、４２ｂ’：透過パターン（絶縁膜除去用マスクパターン）
３５：絶縁膜除去用マスク
４０ａ：第１の疑似マスクパターン
４２ｂ：第２の疑似マスクパターン
４０：アクティブ疎領域
５０：アクティブ密領域
５５：第３の疑似マスクパターン
【図１】
0003703799.tif 000002
【図２】
0003703799.tif 000003
【図３】
0003703799.tif 000004
【図４】
0003703799.tif 000005
【図５】
0003703799.tif 000006
【図６】
0003703799.tif 000007
【図７】
0003703799.tif 000008
【図８】
0003703799.tif 000009
【図９】
0003703799.tif 000010
【図１０】
0003703799.tif 000011
【図１１】
0003703799.tif 000012
【図１２】
0003703799.tif 000013
【図１３】
0003703799.tif 000014
【図１４】
0003703799.tif 000015
【図１５】
0003703799.tif 000016
【図１６】
0003703799.tif 000017
【図１７】
0003703799.tif 000018
【図１８】
0003703799.tif 000019
【図１９】
0003703799.tif 000020
【図２０】
0003703799.tif 000021
【図２１】
0003703799.tif 000022
【図２２】
0003703799.tif 000023
【図２３】
0003703799.tif 000024
【図２４】
0003703799.tif 000025