(57)【特許請求の範囲】
【請求項１】
電子素子を駆動する単位回路と、
前記単位回路に接続されたデータ線と、
データ信号に対応して前記単位回路へ供給される前記電子素子の駆動電流値より大きな電流を前記データ線に出力するブースタ出力手段と、
前記データ線および所定電位線間に接続され前記データ線を流れる電流を受ける電流負荷手段と、を備え、
前記単位回路における前記電子素子の駆動能力と前記電流負荷手段における電流受容能力との比が、前記データ信号に対応する前記電子素子を駆動すべき電流値と前記ブースタ出力手段の供給電流能力との比と実質的に同等である電子装置。
【請求項２】
前記データ信号に対応した駆動電流を出力する駆動電流出力手段と、
前記ブースタ出力手段と前記駆動電流出力手段の出力の一方または双方を選択して前記データ線に供給するための選択供給手段と、
前記選択供給手段からのブースタ出力と同期して前記電流負荷手段を選択的に能動とする回路手段と、を備える請求項１記載の電子装置。
【請求項３】
前記電流負荷手段は、複数に分散配置されて前記データ線に接続されており、当該電流負荷手段の電流受容能力の総和が前記比を満足するように構成されている請求項２に記載の電子装置。
【請求項４】
前記選択供給手段は、前記単位回路に出力を供給すべき出力期間の少なくとも終わりの所定期間は、前記駆動電流出力手段からの出力のみを選択して前記データ線に供給する、請求項２に記載の電子装置。
【請求項５】
前記選択供給手段は、前記単位回路に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも前記ブースタ出力手段からの出力を選択して前記データ線に供給する、請求項２に記載の電子装置。
【請求項６】
前記単位回路がマトリクス状に配置され、マトリクスの各行に配列された複数の前記単位回路に対して、前記単位回路に同時に駆動信号を順次供給する水平走査期間を有する場合において、
前記駆動電流出力手段、前記ブースタ出力手段、および前記選択供給手段からなる出力供給手段の各々は、複数の水平走査期間の中で前後する二つの水平走査期間を前記データ線に対する出力供給のための期間とし、残りの水平走査期間を前記単位回路の出力制御のための期間とする、請求項２に記載の電子装置。
【請求項７】
所定数の前記データ線が一組を構成しており、
各前記データ線に出力を供給する各前記出力供給手段は、一の信号出力期間を所定数で分割したサブ期間において、一の信号入力線から前記データ信号に基づく駆動電流値を順次記憶するように構成されている、請求項２に記載の電子装置。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の電子装置において、前記電子素子は、電流駆動素子である電子装置。
【請求項９】
請求項１乃至請求項７のいずれか一項に記載の電子装置において、前記電子素子は、電気光学素子である電子装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の電子装置を備えた電子機器。
【請求項１１】
電子素子を駆動する単位回路にデータ線を介して駆動信号を供給する電子装置の駆動方法において、
前記単位回路への前記駆動信号の供給期間の一部もしくは全期間において、外部から供給されたデータ信号に対応する駆動電流より大きなブースト電流の供給を行い、
前記ブースト電流は、前記データ線および所定電位線間に接続された電流負荷手段により受容可能に制御される電子装置の駆動方法。
【請求項１２】
前記駆動電流の大きさと前記ブースト電流の大きさとの比が、前記単位回路における前記電子素子の駆動能力と前記電流負荷手段の電流受容能力との比と実質的に同等になるように前記電流負荷手段が制御される請求項１１記載の電子装置の駆動方法。
【請求項１３】
前記駆動信号の供給期間の少なくとも終わりの所定期間は、前記外部から供給されたデータ信号に対応する駆動電流のみが前記データ線に供給される、請求項１２に記載の電子装置の駆動方法。
【請求項１４】
前記駆動信号の供給期間の少なくとも初めの所定期間は、少なくとも前記ブースト電流が前記データ線に供給される、請求項１２に記載の電子装置の駆動方法。
【請求項１５】
前記駆動信号の供給期間における初めの所定期間は少なくとも前記ブースト電流を前記データ線に供給し、当該供給期間の終わりの所定期間は少なくとも前記データ信号に対応する駆動電流を前記データ線に供給する動作を行う、請求項１２に記載の電子装置の駆動方法。
【請求項１６】
前記単位回路がマトリクス状に配置され、マトリクスの各行に配列された複数の前記単位回路に対して、前記単位回路に同時に駆動信号を順次供給する水平走査期間を有する場合において、複数の前記水平走査期間の中で前後する二つの水平走査期間では前記データ線に前記駆動信号を供給する動作を実行し、残りの水平走査期間では前記単位回路の駆動出力を制御する動作を実行する、請求項１５に記載の電子装置の駆動方法。
【請求項１７】
前記データ信号に対応する駆動電流の出力手段および前記ブースト電流手段からなる複数の出力供給手段の組で構成された２つの出力供給組の一方が、一の信号入力線から入力される前記データ信号に基づく電流値を時分割で記憶する動作を実行している間に、他方の前記出力供給組は、各々接続された前記データ線に出力を同時に供給する動作を実行する、請求項１５に記載の電子装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は有機エレクトロルミネセンス（以下、「ＥＬ」という。）等を利用する電気光学素子の駆動回路に関し、特に、低階調表示領域においても鮮明に正確な明るさで発光させるための駆動方法の改良に関する。
【０００２】
【従来の技術】
ＥＬ素子等の電気光学素子を駆動する方法として、クロストークが無く、低電力で駆動でき、電気光学素子の耐久性を向上させることが可能な、アクティブマトリックス駆動方式が利用されている。ＥＬ素子は、供給される電流の大きさに対応した輝度で発光するため、所望の明るさを得るためには正確な電流値をＥＬ素子に供給することが必要である。
【０００３】
図１３に、アクティブマトリックス駆動方式に基づく表示装置のブロック図を示す。図１３に示すように、当該表示装置では、画像を表示するための表示領域に走査線Ｖs1〜ＶsN（Ｎは走査線最大数）およびデータ線Ｉdata1〜ＩdataM（Ｍはデータ線最大数）が格子状に配置され、それぞれの線の交差部分にＥＬ素子を含む画素回路Ｐmn（１≦m≦Ｍ、１≦ｎ≦Ｎ）が配置されている。走査回路により、走査線Ｖsnが順番に選択され、Ｄ／Ａ変換器から、中間階調値に応じたデータ信号が各データ線Ｉdatamに供給される。
【０００４】
【特許文献１】
国際公開ＷＯ９８／３６４０７号パンフレット
【０００５】
【発明が解決しようとする課題】
しかしながら、表示装置において、低階調のデータ信号を書き込みには時間にかかり、書き込み不足等の問題が生ずることがある。
【０００６】
特に、電流プログラム方式と呼ばれる、階調に応じた電流レベルを有するデータ信号を供給する方式では、上記の問題が顕著となる。まず、データ線に供給するプログラム電流の値は画素（ドット）で表示される階調に対応しているため、低階調の画像に対してはデータ線を流れる電流が極めて少なくなる。電流値が小さいとデータ線の寄生容量を充放電するために時間がかかるようになるため、画素回路に所定の電流値をプログラムするまでの時間が長くなって、所定の書き込み期間（一般には１水平走査期間）内に書き込みを完了することが難しくなる。この結果、ＥＬ素子の発光効率が上昇するに従い、プログラム電流は益々少なくなり、正確な電流値を画素回路にプログラムできなくなる場合が生じていた。
【０００７】
また、低階調表示領域における電流値は数１０nA以下とトランジスタのリーク電流に近い値となる。このため、リーク電流がプログラム電流に与える影響が無視できなくなってＳ／Ｎ比が低下し、表示装置の低階調表示領域における鮮明さが悪化していた。
【０００８】
さらにディスプレイの解像度が上がるほどに、データ線の数が多くなり、画素マトリックス基板と外付けのドライバ・コントローラとの接続本数の増大、接続ピッチの縮小のため、画素マトリックス基板と接続が難しくなり、表示装置の製造コストが上昇していた。
【０００９】
【課題を解決するための手段】
上記した課題を解決するために、本発明は、比較的特性バラツキの大きい駆動手段を用いた場合でも低階調領域において鮮明に正確な明るさで画像出力でき、またデータ電流を高速に伝送して接続端子数の削減を実現し、しかもコストアップを抑制することが可能な電子装置、電子機器、および電子装置の駆動方法を提供することを目的とする。
【００１０】
本発明は、電子素子を駆動する単位回路と、単位回路に接続されたデータ線と、データ信号に対応して単位回路へ供給される電子素子の駆動電流値より大きな電流をデータ線に出力するブースタ出力手段と、データ線および所定電位線間に接続されデータ線を流れる電流を受ける電流負荷手段とを備えて、単位回路における電子素子の駆動能力と電流負荷手段における電流受容能力との比が、データ信号に対応する電子素子を駆動すべき電流値と前記ブースタ出力手段の供給電流能力との比と実質的に同等である電子装置である。
【００１１】
また、データ信号に対応した駆動電流を出力する駆動電流出力手段と、ブースタ出力手段と駆動電流出力手段の出力の一方または双方を選択してデータ線に供給するための選択供給手段と、選択供給手段からのブースタ出力と同期して電流負荷手段を選択的に能動とする回路手段とを備えていてもよい。電流負荷手段は、ブースタ電流を受容して電流に対応した電圧を生成する手段である。ここで、選択供給手段は、少なくとも一つのスイッチング素子を備えていてもよい。このスイッチング素子は、駆動電流出力手段の出力またはブースタ出力手段の出力の一方または双方の出力を禁止または許可するものである。スイッチング素子の他に、加算回路などによって所定の書き込み期間内に選択供給手段の出力能力を可変とする機能を実現可能な構成を備えていてもよい。
【００１２】
また、電流負荷手段は、複数に分散配置されて前記データ線に接続されており、当該電流負荷手段の電流受容能力の総和が前記した比を満足するように構成されていることは好ましい。出力手段に接続される一のデータ線に対して、電流負荷手段が複数設けられ、それらを総体として一の電流負荷手段として機能させる構成である。
【００１３】
選択供給手段は、単位回路に出力を供給すべき出力期間の少なくとも終わりの所定期間は、駆動電流出力手段からの出力のみを選択して前記データ線に供給するように構成してもよい。
【００１４】
また、選択供給手段は、単位回路に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくともブースタ出力手段からの出力を選択してデータ線に供給するように構成してもよい。
【００１５】
ここで、ブースタ出力手段は、同一データ信号に対し駆動電流出力手段の出力値よりも大きな出力値を出力可能に構成されていることは好ましい。大きな電流を電流負荷手段に流して、駆動基板の特性バラツキを補償した書き込み電圧をデータ線に短時間に発生させることができ、また微小電流域のＳ／Ｎを向上させるために好ましい。
【００１６】
また、単位回路への駆動信号の供給期間における初めの所定期間は少なくともブースト電流をデータ線に供給し、当該供給期間の終わりの所定期間は少なくともデータ信号に対応する駆動電流をデータ線に供給するように構成してもよい。
【００１７】
また、選択供給手段は、データ線のほぼ同一箇所において駆動電流出力手段およびブースタ出力手段からの出力を供給することが可能に構成されている。
【００１８】
また、ブースタ出力手段は、外部から供給されたデータ信号に対応した電流を前記ブースタ出力として出力するように構成してもよい。このように構成すれば、ブースタ出力電流値もデータ信号に基づいて任意の値に設定できるようになる。
【００１９】
また、駆動電流出力手段、ブースタ出力手段および選択供給手段からなる出力供給手段が一のデータ線に対して複数設けられ、一の出力供給手段がデータ信号に基づく電流値を記憶している間に、他の少なくとも一の出力供給手段がデータ線に出力を供給するように構成してもよい。
【００２０】
また、単位回路がマトリクス状に配置され、マトリクスの各行に配列された複数の前記単位回路に対して、単位回路に同時に駆動信号を順次供給する水平走査期間を有する場合において、駆動電流出力手段、ブースタ出力手段、および選択供給手段からなる出力供給手段の各々は、複数の水平走査期間の中で前後する二つの水平走査期間を前記データ線に対する出力供給のための期間とし、残りの水平走査期間を単位回路の出力制御のための期間としてもよい。
【００２１】
また、所定数の前記データ線が一組を構成しており、各データ線に出力を供給する各出力供給手段は、一の信号出力期間を所定数で分割したサブ期間において、一の信号入力線からデータ信号に基づく駆動電流値を順次記憶するように構成されていてもよい。
【００２２】
また、一対の単位回路が一のデータ線に接続されており、各単位回路には、各電子素子の出力を制御するための一対の制御線のいずれか一方が接続されており、各制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されていてもよい。近接もしくは隣接した逆位相部を有する制御信号によってデータ線腺方向に隣接する電子素子が視覚的に差のでない短時間内で逆位相に駆動され、例えばパルス駆動の断続性を補償することが可能である。
【００２３】
ここで、例えば、制御線には、所定のデューティ比のパルスが連続的に出力可能に構成されている。デューティ比を変えることによって電子素子の駆動期間を変更することができる。
【００２４】
さらに一対の制御線は、隣接する単位回路毎に交差していてもよい。交差することによって、制御線方向に隣接する電子素子が視覚的に差のでない短時間内で逆位相に駆動され、例えばパルス駆動の断続性を補償することが可能である。
【００２５】
ここで、所定数の単位回路が一組を構成しており、一対の制御線は、隣接する組の単位回路毎に交差していてもよい。所定数の単位回路単位の補償をする趣旨であり、例えば単位回路を画素回路とし、複数の原色によるカラー表示を複数原色の画素回路を組みとするカラー画素単位で行う場合である。
【００２６】
ここで、本発明の電子素子は、電流駆動素子であってもよい。さらに、本発明の電子素子は、電気光学素子であってもよい。
【００２７】
ここで、「電気光学素子」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる素子一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子には、ＥＬ素子、液晶素子、電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子（ＦＥＤ）が含まれる。
【００２８】
ここで、上記電気光学素子は、電流駆動素子、例えばエレクトロルミネッセンス（ＥＬ）素子であることが好ましい。「エレクトロルミネッセンス素子」とは、その発光性物質が有機であるか無機であるか（Ｚｎ：Ｓなど）を問わず、電界の印加によって、陽極から注入された正孔と陰極から注入された電子とが再結合する際に再結合エネルギーにより発光性物質を発光させるエレクトロルミネッセンス現象を利用したもの一般をいう。またエレクトロルミネッセンス素子は、その電極で挟まれる層構造として、発光性物質からなる発光層の他、正孔輸送層および電子輸送層のいずれかまたは双方を備えていてもよい。具体的には、層構造として、陰極／発光層／陽極の他、陰極／発光層／正孔輸送層／陽極、陰極／電子輸送層／発光層／陽極、または陰極／電子輸送層／発光層／正孔輸送層／陽極などの層構造を適用可能である。
【００２９】
また本発明は、本発明の電子装置を備えた電子機器でもある。ここで「電子機器」には限定が無いが、例えば、テレビ受像機、カーナビゲーション装置、ＰＯＳ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、およびデジタルカメラや携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、携帯電話、ビデオカメラ等の携帯機器等をいう。
【００３０】
本発明は、電子素子を備えた単位回路に出力を供給するための電子装置の駆動方法において、外部から供給されたデータ信号に対応した電流または電圧を第１の出力として出力するステップと、第１の出力の大小に対応した第２の出力を出力するステップと、第１の出力または第２の出力の一方または双方を選択して、単位回路が接続されたデータ線に供給するステップと、を備える電子装置の駆動方法である。
【００３１】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の少なくとも終わりの所定期間は第１の出力のみを選択してデータ線に供給するようにしてもよい。
【００３２】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の少なくとも初めの所定期間は少なくとも第２の出力を選択してデータ線に供給するようにしてもよい。
【００３３】
ここで、第２の出力を出力するステップでは、第１の出力の有する出力値よりも大きな出力値を有する第２の出力を出力可能に構成されていてもよい。
【００３４】
ここで、データ線に供給するステップでは、電子素子に出力を供給すべき出力期間の初めの所定期間は少なくとも第２の出力を選択してデータ線に供給し、当該出力期間の終わりの所定期間は少なくとも第１の出力を選択してデータ線に供給するようにしてもよい。
【００３５】
ここで、第２の出力を出力するステップでは、外部から供給されたデータ信号に対応した電流または電圧を第２の出力として出力するようにしてもよい。
【００３６】
ここで、第１の出力を出力するステップおよび第２の出力を出力するステップの少なくとも一方において、第１の出力または第２の出力を出力する前に、電流値または電圧値を記憶するステップを備えていてもよい。
【００３７】
ここで、第１の出力および第２の出力からなる出力供給組を一のデータ線に対して複数組出力可能な場合において、一の出力供給組が電流値または電圧値を記憶するステップを実行している間に、他の少なくとも一の出力供給組において、データ線に出力するステップを実行する。
【００３８】
ここで、複数の水平走査期間中における前後する二つの水平走査期間において各ステップを実行し、残りの水平走査期間において実行される、単位回路を制御するステップを備えていてもよい。
【００３９】
ここで、電流値または電圧値を記憶するステップでは、水平走査期間を所定数で分割したサブ期間のそれぞれにおいて、各々対応するデータ信号に基づく電流値または電圧値を記憶するようにしてもよい。
本発明は、電子素子を備える一対の単位回路が一のデータ線に接続されており、各前記単位回路には、各前記電子素子の出力を所定のデューティ比で制御する一対の制御線のいずれか一方が接続されており、各前記制御線には互いに近接もしくは隣接した逆位相部を有する制御信号が供給可能に構成されている、電子装置である。
本発明は、隣接する前記単位回路もしくは前記単位回路の組では、互いの能動期間が近接もしくは隣接した逆位相部を有するように所定のデューティ比で制御される、電子装置の駆動方法である。
【００４０】
【発明の実施の形態】
次に、本発明の好適な実施の形態を、図面を例示として参照しながら説明する。以下の形態は、本発明を実施の形態の例示に過ぎず、その適用範囲を限定するものではない。
【００４１】
＜実施形態１＞
本発明の実施形態は、電気光学素子としてＥＬ素子を利用した駆動回路を備える電気光学装置に関する。図１に当該電気光学装置を含む電子機器全体のブロック図を示す。
【００４２】
図１に示すように、当該電子機器はコンピュータにより所定の画像を表示する機能を有し、少なくとも表示回路１、駆動コントローラ２、およびコンピュータ装置３を備える。
【００４３】
コンピュータ装置３は汎用または専用のコンピュータ装置であって、各画素（ドット）に対して中間値で表される階調を表示させるためのデータ（階調表示データ）を駆動コントローラ２に出力するようになっている。カラー画像の場合には各原色を表示させるドットに対する中間階調が階調表示データで指定され、指定された各原色のドットの中間階調の合成が特定のカラー画素の色として表現される。
【００４４】
駆動コントローラ２は、例えばシリコン単結晶の基板上に形成され、少なくともＤ／Ａ変換器２１（本発明における第１および第２出力手段）、表示メモリ２２、および制御回路２３を備えている。制御回路２３はコンピュータ装置３との階調表示データの送受信を制御する他、駆動コントローラ２の各ブロックおよび表示回路１に対する各種制御信号を出力可能になっている。表示メモリ２２は、コンピュータ装置３から供給される画素ごとの階調表示データが画素（ドット）のアドレスに対応させて格納されるようになっている。Ｄ／Ａ変換器２１は、１出力当たり大小二つの電流出力能力を有するＤ／Ａ変換器（Ｄ／Ａａ、Ｄ／Ａｂ）から構成され、表示メモリ２２における各画素のアドレスから読み出されたデジタルデータである階調表示データを、対応する電流値に高精度に変換するようになっている。Ｄ／Ａ変換器２１は、データ線の数だけ（水平方向のドット数）Ｉoutを所定のタイミングで同時に出力できるようになっている。駆動回路２と表示回路１は本発明の電子装置を含んでいる。表示回路１と駆動コントローラ２との組み合わせは画像の表示機能を備え、コンピュータ装置３の有無を含めて本発明の電子機器に相当する。
【００４５】
表示回路１は、例えば低温ポリシリコンＴＦＴやα-ＴＦＴで構成され、画像を表示する表示領域１０に、水平方向にセレクト線Ｖsn（１≦ｎ≦Ｎ（Ｎは走査線数））、垂直方向にデータ線Ｉoutm（１≦ｍ≦Ｍ（Ｍはデータ線数（列数）））を配置して構成されている。セレクト線Ｖsnとデータ線Ｉoutmとの各交点には画素回路Ｐmnが配置されている。さらに表示回路１は、いずれかのセレクト線を選択するための走査回路１１および１２と、データ線を駆動する電流ブースタ回路Ｂを備えている。さらに、セレクト線に対応させて各画素回路Ｐmnにおける発光を制御するための発光制御線Ｖgn（図示しない）およびデータ線に対応させて各画素回路に電源を供給するための電源線（図示しない）が表示領域１０に配置されている。発光制御線は本発明の制御線に対応している。走査回路１１および１２は制御回路２３からの制御信号に対応させていずれかのセレクト線Ｖsnを選択し、合わせて発光制御線Ｖgnに発光制御信号を出力可能になっている。電流ブースタ回路Ｂは本発明の負荷手段に対応するもので、データ線Ｉoutmに対応した電流ブースタ回路Ｂmを備えている。電流ブースタ回路Ｂは、Ｄ／Ａ変換器２１から見てデータ線の反対側に設けられるのが、好適な作用効果を生ずるが、電流ブースタ回路Ｂの総駆動能力を変えないようにしてデータ線上に分散配置するように構成してもよい。
【００４６】
上記構成において、表示メモリ２２から読み出された各画素の階調表示データはＤ／Ａ変換器２１において対応する電流値に変換される。走査回路１１および１２によっていずれかのセレクト線Ｖsnが選択されると、そのセレクト線に接続されている画素回路Ｐxn（１≦ｘ≦Ｍ）に対し各データ線Ｉoutxに出力されているプログラム電流が書き込まれるようになっている。
【００４７】
次に、図２に基づいて本発明の実施形態１の基本的な動作を説明する。図２は、マトリクス状に配置されたドット（画素）において、データ線に対応してセレクト線Ｖsnで選択される画素回路Ｐmn、およびそれに電流を供給する定電流出力手段ＣＩmと電流ブースタ回路Ｂmを図示したものである。定電流出力回路ＣＩmは、第１および第２定電流出力回路Ｄ／Ａａ・Ｄ／Ａｂとからなる２つのＤ／Ａ変換器を備え、プログラム電流（第１定電流出力回路Ｄ／Ａａが出力する）より大きなブースト電流（第２定電流出力回路Ｄ／Ａｂが出力する）または前記プログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。ブースト電流はプログラム電流の、例えば数倍以上、望ましくは数十倍以上とすることができる。
【００４８】
図２に示すように、本実施形態において、制御回路は、画素回路Ｐmnに対してプログラム電流を供給するための電流プログラム期間の前期において少なくともブースト電流を供給させ、当該電流プログラム期間の後期においてプログラム電流を供給させる。具体的には、電流プログラム期間の前半において、選択供給手段を供給する第１スイッチング素子Ｓｗａは非導通とし、第２スイッチング素子Ｓｗｂは導通させ、また電流ブースタ回路Ｂｍを動作させて第２定電流出力回路Ｄ／Ａｂによって生成されたブースト電流をデータ線Ｉoutmに供給する。このとき、第１定電流出力回路Ｄ／Ａａと第２定電流出力回路Ｄ／Ａｂとの定電流出力能力の比を、画素回路Ｐmnと電流ブースタ回路Ｂmとの電流受容能力の比と同等にしておけば、データ線の電圧が出力電流値とデータ線の寄生容量値とに応じた時間で変化し、プログラム電流を供給した場合に本来達するべき電圧値の近くで安定する。この時点で第２スイッチング素子Ｓｗｂを遮断し、第１スイッチング素子Ｓｗａは導通させて、第１定電流出力回路Ｄ／Ａａによって高精度に生成されたプログラム電流をデータ線Ｉoutmに供給する。この動作によって、画素回路を負荷として第１定電流出力回路Ｄ／Ａａがプログラム電流を供給したときに到達する画素回路内のトランジスタＴ１（図３）のゲート・ソース間電圧Ｖgsに早く正確に到達できることになる。
【００４９】
このように本発明では、電流プログラム期間の前期においては、プログラム電流の数倍以上のプログラム電流に比例した大きな電流を供給することにより、プログラム電流のみを供給する場合や一定時間データ線にプリチャージする方法よりもデータ線Ｉoutmの電圧を早期に所定の電圧付近に到達させることができる。さらに電流プログラム期間の後期においては、電流ブースタ回路をオフすると共にシリコン駆動コントローラ２で高精度に生成された本来のプログラム電流のみを画素回路に供給して、正確なプログラム電流値を最終的にプログラムさせることができる。
【００５０】
なお、本実施形態においては、前期においてブースト電流のみを流すようにしているが、プログラム電流がブースト電流に比べ小さいことに鑑み、ブースト電流を供給する期間においても同時にプログラム電流を供給するようにし、画素回路をデータ線に接続させないようにしてもよい。
【００５１】
図３に、さらに具体的な駆動回路の構成を示す。図３は、マトリクス状に配置された一つの画素回路Ｐmnおよびその画素回路に階調表示データに対応する電流を供給する定電流出力回路ＣＩmおよび電流ブースタ回路Ｂmを示している。
【００５２】
画素回路Ｐmnは、データ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子を駆動する回路、すなわちＥＬ素子を発光させるための電流プログラム方式に対応した回路を備えている。
【００５３】
画素回路は、アナログ電流メモリ（Ｔ１、Ｔ２、Ｃ１）と、ＥＬ素子ＯＥＬＤと、アナログ電流メモリとデータ線との接続を行うスイッチングトランジスタＴ３と、アナログ電流メモリとＥＬ素子との接続を行うスイッチングトランジスタＴ４と、が図３に示すように接続されて構成される。
この画素回路の構成において、電流プログラム期間にセレクト線Ｖsnが選択されるとトランジスタＴ２およびＴ３が導通状態になる。トランジスタＴ２およびＴ３が導通状態になると、トランジスタＴ１がプログラム電流に応じた時間後に定常状態に達し、コンデンサＣ１にＩoutmに応じた電圧Ｖgsが記憶される。表示期間（発光期間）では、セレクト線Ｖsnを非選択状態としてトランジスタＴ２およびＴ３を遮断状態にし一旦データ線上の定電流を遮断した後、発光制御線Ｖgnを選択する。この結果トランジスタＴ４が導通状態となり、コンデンサＣ１に記憶された電圧Ｖgsに対応する定電流ＩoutがトランジスタＴ１およびＴ４経由で有機ＥＬ素子に供給され、当該プログラム電流に対応した階調の輝度で有機ＥＬ素子ＯＥＬＤが発光する。
【００５４】
なお図３に示した画素回路は一例であり、電流プログラムが可能なものであれば他の回路構成を適用することが可能である。
【００５５】
定電流出力回路ＣＩmは、第１電流出力回路Ｄ／Ａａと第２電流出力回路Ｄ／Ａｂからなる一対のＤ／Ａ変換器を備え、プログラム電流より大きなブースト電流またはプログラム電流のいずれか一方または双方を選択的に供給可能に構成されている。具体的には、プログラム電流を供給するための第１電流出力回路Ｄ／Ａａと、ブースト電流を供給するための第２電流出力回路Ｄ／Ａｂと、が並列にデータ線Ｉoutmに接続されて構成されている。第１電流出力回路Ｄ／Ａaと第２電流出力回路Ｄ／Ａｂとの電流駆動能力の比は、画素回路中のトランジスタＴ１と電流ブースト回路中のＴ３３との電流駆動能力の比と同等になるように設定されていることが好ましい。このときトランジスタＴ１とＴ３３は、トランジスタＴ２とＴ３１により飽和領域動作をするように設定されている。この電流駆動能力比を同等にすることにより、電流ブースタ回路を負荷手段として第２電流出力回路Ｄ／Ａｂがブースト電流をデータ線に供給したときに到達するデータ線電圧が、画素回路を負荷として第１電流出力回路Ｄ／Ａaがプログラム電流を供給したときに到達するトランジスタＴ１のゲート・ソース間電圧Ｖgsとほぼ等しい値にすることができる。電流ブースタ回路は、ドット面積の制約を受けずに大きなトランジスタサイズとすることができるので、ブースト電流は、すべての階調においてプログラム電流の数倍から数十倍以上の値とすることができる。この結果、プログラム電流が微小となる低階調領域においてもデータ線の電圧やトランジスタＴ１のゲート・ソース間電圧Ｖgsを所定の値に早く変化させることができる。
【００５６】
電流ブースタＢ中の電流ブースタ回路Ｂmは、Ｄ／Ａ変換器２１中の定電流出力回路ＣＩmと協働してブースト電流をデータ線に流すための構成を備えている。具体的には、トランジスタＴ３１〜Ｔ３３を備えている。トランジスタＴ３３がブースタトランジスタであり、トランジスタ３１がブースタイネーブル信号ＢＥに応じてブースタトランジスタＴ３３を定電流領域で導通させるスイッチ素子である。トランジスタ３２はチャージオフ信号が供給された場合にブースタトランジスタＴ３３のゲートに蓄えられた電荷を強制的に放電させブースタトランジスタＴ３３を完全に遮断状態とするものである。ブースタトランジスタＴ３３の電流出力能力と画素回路のトランジスタＴ１の電流出力能力との比は、上述したように第２電流出力回路Ｄ／Ａｂの電流出力能力と第１電流出力回路Ｄ／Ａａの電流出力能力との比と同等にしておくことが好ましい。
【００５７】
この構成において、それぞれの表示メモリ出力Ｍdataには、一走査期間毎に対応するドット（画素）の階調表示データが、一水平ライン分同時に表示メモリ２２から出力される。この階調表示データを２つの電流出力回路Ｄ／ＡaとＤ／Ａｂとが受け、共通の基準電流源（図示せず）を基にしてプログラム電流とブースト電流を生成する。書き込みイネーブル信号ＷＥaもしくはＷＥbが供給されるとトランジスタＴＩａまたはＴＩｂが導通状態になり、各電流出力変換回路からプログラム電流もしくは同時にブースト電流がデータ線に出力される。
【００５８】
次に、図４のタイミングチャートを参照して図３に示す本実施形態１の詳細な動作を説明する。図４のタイミングチャートは、走査線ｎについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための一つの水平走査期間Ｈを中心に示したものである。この１Ｈの期間が電流プログラム期間に相当している。この電流プログラム期間では、制御回路は発光制御線Ｖgnを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。表示メモリ出力線Ｍdataには各画素に対応する階調表示データが一走査期間毎に出力されている。
【００５９】
さて、時刻ｔ１において、表示メモリ出力線Ｍdatamは画素Ｐm(n-1)に関する階調表示データＤm(n-1)を送出すると、Ｄ/Ａ変換器（電流出力回路）がこれを受けて対応するプログラム電流とブースト電流を生成する。
【００６０】
時刻ｔ２からは走査線ｎに対する電流プログラム期間の前期が開始する。制御回路は書き込みイネーブル信号ＷＥｂを時刻ｔ２の後に許可状態にする。これにより、第２電流出力回路Ｄ／Ａｂからはブースト電流が出力されてデータ線Ｉoutmに出力される。走査線ｎにおける総ての画素について同時にこの書き込みイネーブル信号が供給されるので、各画素のデータ線Ｉoutmにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までデータ線の電圧を到達させることができる。時刻ｔ３でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号ＷＥｂを非許可状態にして、第２電流出力回路Ｄ／Ａｂからのブースト電流の供給を停止させる。そして、イネーブル信号ＷＥａを許可状態にすると同時にセレクト線Ｖsnを選択状態にして、残りの電流プログラム期間の後期（時刻ｔ３〜ｔ４）の間、プログラム電流のみで画素回路Ｐmnへの電流供給が行われるようにする。これによって最終的な目標電流値を正確にプログラムすることができる。
【００６１】
時刻ｔ４で電流プログラム期間が終了すると、制御回路はセレクト線を非選択状態にすると同時に発光制御線Ｖgnを選択状態にして、画素回路Ｐmnの有機ＥＬ素子ＯＥＬＤに電流を流し表示期間に移行させる。このとき、画素回路Ｐmnには新たな電流値によるプログラムが完了しているので、新しい電流値でＥＬ素子ＯＥＬＤに電流が供給され、それに対応した新たな輝度で有機ＥＬ素子ＯＥＬＤが発光する。その結果、輝度の違いによって画素Ｐmnの階調が表示されることになる。
【００６２】
以上、本実施形態１によれば、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を使用するので書き込み時間の不足やノイズの影響を排除し、再現性のよい鮮明な画像を表示させることができる。
【００６３】
なお、本実施形態１の方法を用いれば、高速にプログラム電流を画素回路に書き込むことができるので、例えば、Ｄ/Ａ変換器と画素回路の中間に本発明の駆動回路方式を取り入れた電流ラッチを設けることによって、複数の画素に対応するプログラム電流を時分割多重して書き込むことが可能となる。これによって図１に示す駆動コントローラ２と表示回路１を接続するデータ線の数を大幅に削減することができる。これを示したものが次に示す本発明の実施形態２である。
【００６４】
＜実施形態２＞
本発明の実施形態２は、上述したように、実施形態１に示したような電子装置および電子機器において、さらに発展させた態様を備えるものである。
【００６５】
図５に本実施形態２における具体的な電子装置の構成を、図８にその動作を説明するタイミングチャートを示す。図５は、色表示を行う一つのカラー画素ＰmnCと、そのカラー画素に電流を供給する電流ラッチ回路Ｌmと、Ｄ／Ａ変換器ＣＩmと、電流ブースタ回路Ｂmとを示している。各画素回路、電流ブースタ回路、および定電流出力回路（Ｄ／Ａ変換器）ＣＩmのブロック（破線で示す）は実施形態１と同様であるので説明を簡単にする。また、図７に、電流ラッチ回路Ｌmの回路例を示す。
【００６６】
本実施形態では以下の点において実施形態１の構成と異なる。まず、電流ラッチ回路Ｌｍが、新たにＤ／Ａ変換器ＣＩmと画素回路Ｐmnとの間に設けられている。すなわち、本発明の駆動方法により動作する電子装置が、Ｄ/Ａ変換器ＣＩm、電流ラッチ回路Ｌm、画素回路ＰmnC、および電流ブースタ回路Ｂmとにより構成されている。
【００６７】
電流ラッチ回路Ｌmは、Ｄ/Ａ変換器ＣＩmと協働するブースタ電流供給手段としての機能と、Ｄ/Ａ変換器ＣＩmが出力する定電流をラッチして出力する機能とを有している。また電流ラッチ回路Ｌmには、Ｄ/Ａ変換器ＣＩmと電流ラッチＬmとの間において時分割多重してシリアル化されて伝送された、最終的なプログラム電流に対応する電気信号をパラレルに変換して電流出力する機能と、画素回路に電流プログラムする時間を最大限確保するためのダブルバッファ機能と、を備えている。特に、本実施形態２では、カラー表示のための三原色、Ｒ(赤)、Ｇ(緑)、Ｂ(青)の階調表示データを一単位として扱う例を示す。ただし、本発明はこれに限定されるものではない。
【００６８】
カラー画素ＰmnCは、原色数の画素回路で構成される。ここではＲ(赤)、Ｇ(緑)、Ｂ(青)にそれぞれ対応した画素回路ＰmnR、ＰmnG、およびＰmnBによって一つのカラー画素ＰmnCが構成されている。各画素回路は同一の回路構成を備え、本発明の実施形態１で示したようにデータ線から供給されたプログラム電流の電流値を保持し保持された電流値で電気光学素子、すなわちＥＬ素子を発光させる電流プログラム方式に対応した回路を備えている。
【００６９】
電流ブースタ回路ＢmR,G,Bは、実施形態１で示した回路と同等な同一の回路構成を備え、電流ラッチ回路Ｌmと協働してブースト電流をデータ線に流すための構成を備えている。ブースタトランジスタＴ３３の電流出力能力と画素回路のトランジスタＴ１の電流出力能力との比は、電流ラッチ回路Ｌmのブースト電流出力トランジスタＴ２０の電流出力能力とプログラム電流出力トランジスタＴ１０の電流出力能力との比と同等にしておくことが好ましい。
【００７０】
以上、本実施形態２の電子装置の構成において、図示しない表示メモリ（図１参照）から一水平期間を３つの期間に分けて各表示メモリ出力線ＭdatamにＲ、Ｇ、Ｂの階調表示データが時分割して出力されてくる。Ｄ／Ａ変換器ＣＩmでは、この階調表示データを２つのＤ/Ａ変換器である第１電流出力回路Ｄ／Ａaと第２電流出力回路Ｄ／Ａｂとが受け、共通の基準電流源（図示せず）を基にしてプログラム電流とブースト電流を生成する。各時分割期間毎に書き込みイネーブル信号ＷＥaまたはＷＥbが供給されると、Ｄ／Ａ変換器ＣＩmでは、図３で説明したように、トランジスタＴ１０またはＴ２０が導通状態になり、各電流出力回路からプログラム電流もしくはブースト電流がアナログ表示データとしてシリアルデータ線Ｓdatamに出力される。それぞれのシリアルデータ線Ｓdatamには、実施形態１と同様に、時分割された期間の前半はブースト電流が電流ラッチＬmに供給される。期間の後半では、プログラム電流のみが供給され正確な電流値が電流ラッチＬmに一時保持される。これによってプログラム電流を早く正確に駆動コントローラ２から表示回路１に伝送するとともに接続端子数を任意の時分割多重度（ここでは、１／３）に比例して減らすことが可能となる。
【００７１】
ここで、本実施形態２における電流ラッチ回路Ｌmにおけるダブルバッファ構造を詳しく説明する。図６に基づいて、本実施形態におけるダブルバッファの動作原理を説明する。電流ラッチ回路Ｌmは、一つのデータ線Ｉoutmに対して二つ相似の回路が電流出力可能に配置されたダブルバッファ構造を備えている。電流ラッチ回路は、一のデータ線に対応して一対が設けられている。すなわち、データ線Ｉoutmに対しては電流ラッチ回路グループＬmxとＬmyとが並列に接続されている。ちなみに図５では、電流ラッチ回路グループＬmxは電流ラッチ回路ＬmＲx、ＬmＧxおよびＬmＢxにより、電流ラッチ回路グループＬmyは電流ラッチ回路ＬmＲy、ＬmＧyおよびＬmＢyから構成されている。それぞれの電流ラッチ回路グループのペアとなるＬmxとＬmyとは同じシリアルデータ線Ｓdatamに接続されているが、異なるタイミングでイネーブルされるラッチイネーブル信号ＬＥxおよびＬＥyによってシリアルデータ線に出力されているアナログデータをラッチ可能に構成されている。同一電流ラッチ回路グループ内であっても、異なる画素の電流ラッチ回路（例えば、ＬmRxとＬ(m+1)Rx）は、異なるシリアルデータ線Ｓdataに接続されている。制御回路２３（図１参照）は、それぞれの書き込み許可信号ＷＥおよびラッチイネーブル信号ＬＥのタイミングを調整して、一方のラッチ回路グループが前記入力アナログデータをラッチしている間に、他方のラッチ回路グループがデータ線Ｉoutにプログラム電流を出力させるように制御する。すなわち、図６の第一走査期間においては、書き込み許可信号ＷＥxが非許可状態とされラッチイネーブル信号ＬＥxが許可状態とされるため、電流ラッチ回路グループＬmxはシリアルデータＳdatamのアナログデータをラッチする。一方この第一走査期間においては、書き込み許可信号ＷＥyが許可状態とされラッチイネーブル信号ＬＥyが非許可状態とされるため、電流ラッチ回路グループＬmyはデータのラッチを禁止する一方、内部にラッチされていたアナログデータに対応する電流値をデータ線ＩoutmＡ、ＩoutmＢに出力する。続く第二走査期間においては、このラッチと電流出力との関係を双方の電流ラッチ回路グループ間で逆転させる。この操作の繰り返しにより、ひとつの画素に対する電流プログラム時間を一走査期間分確保できるので、スイッチングスピードの遅いＴＦＴ回路においても本発明のブースタ方式の画素回路プログラムを有効に機能させることが可能となる。
【００７２】
次に、図８のタイミングチャートおよび図７を参照して図５に示す本実施形態２の詳細な動作を説明する。図８のタイミングチャートは、走査線ｎについて、画像表示のためのフレーム期間を構成する複数の水平走査期間Ｈのうち、アナログ表示データの伝送と電流プログラムとを行うための二つの水平走査期間（２Ｈ）を中心に示したものである。この２Ｈの期間の後半の１Ｈが電流プログラム期間に相当している。本実施例では、この電流プログラム期間では、制御回路は発光制御線Ｖgnを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。
【００７３】
シリアルデータ線Ｓdatamには、各原色の階調に対応するアナログ表示データが時分割出力されている。ラッチ処理をする前記２Ｈの前半の期間（時刻ｔ１〜ｔ４）はシリアルデータ線の多重度（ここでは原色数３）で時分割されている。時分割された各期間において、それぞれの原色に対応するデータをラッチさせるように、制御回路はラッチイネーブル信号を出力する。
【００７４】
すなわち、時刻ｔ１においてシリアルデータ線Ｓdatamに赤色に関するアナログ表示データが送出されると、ラッチイネーブル信号ＬＥRｂが許可状態になる。これにより電流ラッチ回路グループＬmx内のＬmRxにおけるトランジスタＴ２１とＴ２２が導通し、シリアルデータ線Ｓdatamからアナログ表示データＤmnRのブースト電流がトランジスタＴ２０に流れる。ラッチイネーブル信号ＬＥＲｂが非許可状態になるとそのときのトランジスタＴ２０のゲート・ソース電圧がコンデンサＣ３に保持される。この後、ラッチイネーブル信号ＬＥRaが許可状態になるとともに、シリアルデータ線Ｓdatamがアナログ表示データＤmnRのプログラム電流に切り替わる。ラッチイネーブル信号ＬＥRaが非許可状態になる時点ｔ２で、より正確なプログラム電流をトランジスタＴ１０が供給するためのゲート・ソース電圧がコンデンサＣ２に保持される。赤色に対応した電流のラッチが終了すると、同様に時刻ｔ２から緑色ＤmnGに対応した電流のラッチが、時刻ｔ３から青色ＤmnBに対応した電流のラッチが行われる。三原色のラッチが終了すると、電流プログラム期間の前期が終了する。一方、電流ラッチ回路ＬmRy、ＬmGy、ＬmByは時刻ｔ１からｔ４までの間、書き込みイネーブル信号ＷＥbyとＷＥayとが相前後して許可状態となり、それぞれデータ線ＩoutR、ＩoutG、ＩoutBにアナログ表示データＩoutm(n-1)R、Ｉoutm(n-1)G、Ｉoutm(n-1)Bを供給する。
【００７５】
次に時刻ｔ４からは、電流ラッチ回路グループＬmxから画素回路ＰmnCへの電流プログラム期間が開始する。制御回路は書き込みイネーブル信号ＷＥbxを時刻ｔ４の後に許可状態にする。これによりトランジスタＴ２０から時刻ｔ６の手前までブースト電流が出力されてデータ線Ｉoutmに出力される。時刻ｔ４では総ての原色に関する電流値のラッチが終わっており、総ての原色について同時にこの書き込みイネーブル信号が供給されるので、各原色のデータ線ＩoutmR,G,Bにはそれぞれの電流が出力される。このブースト電流によって表示階調の小さな場合でも、すなわち目標電流値が小さくプログラムに時間が要する場合であっても短時間に目標電流値の近傍までトランジスタＴ１のゲート電圧を到達させることができる。時刻ｔ６の手前でブースト期間が終了すると、制御回路はブースト電流に関する書き込みイネーブル信号ＷＥｂxを非許可状態にして、トランジスタＴ２０からのブースト電流の供給を停止させる。制御回路は、その後書き込みイネーブル信号ＷＥaxが許可状態になると同時にセレクト線Vsnを選択し、画素回路への電流書き込みを許可状態にする。残りの電流プログラム後期の期間（ｔ6−ｔ7）は、プログラム電流のみで画素回路ＰmnCへの電流供給が行われる。これによって最終的な目標電流値を正確にプログラムすることができる。
【００７６】
ちなみに電流ラッチ回路グループＬmyについては、以上述べた電流ラッチ回路グループＬmxと同様の動作が一走査期間ずれたタイミングでプログラム電流のラッチと書き込みが行われる。
【００７７】
時刻ｔ７で電流プログラム期間が終了したら、制御回路は発光制御線Ｖgnを選択状態にして画素回路Ｐmnの有機ＥＬ素子ＯＥＬＤに電流を流し表示期間に移行させる。このとき、各原色の画素回路ＰmnR,G,Bには対応するデータ線からの新たな電流値によるプログラムが完了しているので、新しい電流値で電流が供給され、それに対応する新たな輝度で対応する色の有機ＥＬ素子ＯＥＬＤが発光する。その結果、異なる三原色の輝度の違いによってカラー画素ＰmnCの発光色が変化し新たな色で発光させることができる。
【００７８】
以上により本実施形態によれば、駆動コントローラ２と表示回路１を接続するデータ線の数を大幅に削減でき、またドットピッチを数分の１以下の低密度で接続ができるので、製造コスト削減や高信頼化ならびに接続ピッチに制約されないディスプレイの高精細化が可能となる。
【００７９】
＜実施形態３＞
本発明の実施形態３は、本発明の目的である階調(輝度)調整範囲を拡大するために実施形態２に加え、さらに発展した態様を備えるものである。特に、本実施形態３においては、有機ＥＬ素子がμsecオーダーの高速スイッチングが可能であることに着目し、実施形態１および２で示した画素回路の発光制御線Ｖgnを利用して有機ＥＬ素子をパルス駆動することを特徴とするものである。
【００８０】
図９に本実施形態３における駆動回路のブロック図を、図１０に本実施形態３の原理説明図を、図１１に本実施形態３における駆動回路のタイミングチャートを示す。図９、１１において、実施形態２と異なる部分は、画素回路の発光制御線ＶgnとＶg(n-1)の制御方法と画素回路への結線である。図９では、隣接する二つの走査線ｎとｎ−１との間で発光制御線ＶgnとＶg(n-1)とがカラー画素ごとに交差している。水平および垂直方向に隣接しているカラー画素は異なる発光制御線によって発光期間が制御されるようになっている。この隣接する発光制御線ＶgnとＶg(n-1)との間では、表示期間中に互いに発光期間が近接もしくは隣接したパルス発光制御信号が供給されるようになっている。パルス発光制御信号のパルス数は、１フレーム期間に複数あるのが好ましいが、単パルスであってもよい。その他の回路構成や動作については、実施形態２と同一であるので、説明を省略する。
【００８１】
本実施形態３は、次の動作原理上の特徴を備える。図１０に基づいて、本実施形態における発光のパルス制御についての動作原理を説明する。本実施形態において、制御回路２３（図１参照）は、表示期間中、それぞれの発光制御線に互いに近接もしくは隣接した逆位相部を有するパルス（発光制御信号）を供給するようになっている。このような構成により、垂直（列）方向に隣接する画素ＰxnとＰx(n-1)との間では、供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。また、この一対の走査線に対応する一対の発光制御線ＶgnとＶg(n+1)とが隣接するカラー画素毎に交差している。このような構成により、水平（行）方向に隣接するカラー画素ＰmnCとＰ(m+1)nCとの間でも供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっている。このため、発光制御線によって有機ＥＬ素子をフレーム周波数近くまで点滅させても明るさの変動領域が市松模様になって明るさの変動を隣接する画素が補い合うので、フリッカや擬似輪郭等の副作用現象の発生を防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。
【００８２】
本実施形態では、制御回路は、表示期間中、発光制御線に所定のデューティ比のパルスを連続的に出力するように制御する。この場合、前述したようなフリッカ防止対策が採られているため、それぞれの発光制御線Ｖgnに出力されるパルスの周波数を変えてもフリッカが生じないのである。さらにデューティ比（パルス幅）を変えることによって、画素の明るさを調節することができる。画素の明るさが低い低階調表示領域では、プログラムする電流値が少なくなるためＳ／Ｎが低下し、鮮明でない画像が表示される場合があるが、本実施形態の構成によれば、パルス周波数やデューティ比によって明るさを落とすことが可能となる。このことはプログラム電流値を変えずに発光制御線のパルス周波数やデューティ比を変えることによって、表示画面全体の明るさを調節できることを意味する。したがって、低階調表示領域および低輝度領域であってもプログラム電流を小さくしなくて済むので高いＳ／Ｎ比で鮮明な画像表示が行えるようになるのである。
この構成は、実施形態１、２のブーストプログラム方式と独立して利用してもよいが、併用することによって単独利用より広い階調(輝度)調整範囲を得ることができる。
【００８３】
次に、図１１のタイミングチャートを参照して図９に示す本実施形態３の詳細な動作を説明する。図１１のタイミングチャートは、走査線ｎとｎ-１とについて、画像表示のためのフレーム期間を構成する複数の水平走査期間のうち、電流プログラムを行うための二つの水平走査期間Ｈを中心に示したものである。
【００８４】
図１１に例示されるように、パルス駆動の周期は、数μsからフレーム周期の数分の１まで表示要求に応じて好適に設定される。これによって画素の平均輝度が下がるので、同一の輝度（階調度）を得るのにパルス駆動しない場合に比べてプログラム電流値を大きくすることができ好ましい。
【００８５】
電流ラッチ回路ＬmxとＬmyのそれぞれにおいて、この２Ｈの期間のいずれか一方がラッチ処理期間となり、他方が電流プログラムのためにラッチされた電流をデータ線に出力する期間となる。この２Ｈのラッチ処理期間および電流出力期間（電流プログラム期間）では、制御回路は発光制御線Ｖgnを非選択状態として有機ＥＬ素子ＯＥＬＤの発光を停止させておく。ただし厳密に発光を停止させなければならない期間は画素回路に対して電流が供給される電流プログラム期間であり、電流ラッチ回路に対するラッチ処理は平行して画素回路における発光処理を継続してもよい。このため、制御回路は走査線ごとに発光制御信号により発光を停止させる期間を異ならせてもよい。電流プログラム期間が終了したら、制御回路は発光制御線Ｖgnを選択状態にして画素回路Ｐmnの有機ＥＬ素子ＯＥＬＤに電流を流す。
【００８６】
本実施形態３によれば、発光制御線ＶgnとＶg(n-1)との間で出力されている発光制御信号のパルスの位相が逆転している。このため、垂直方向の画素間（ＰmnCとＰm(n-1)C）間でフリッカが発生しない。また、発光制御線ＶgnとＶg(n-1)とがカラー画素ごとに交差しているので、水平方向の画素間（ＰmnCとＰ(m+1)nC）間でもフリッカが発生しない。さらに発光制御信号のパルス周波数やデューティを変更することで、表示領域の明るさを制御することが可能である。
【００８７】
＜実施形態４＞
本実施形態は、上記実施形態で説明した電子装置において、電子素子に電気光学素子を用いて構成された電気光学装置を備える電子機器に関する。
【００８８】
図１２に、本発明の電子装置を備える電気光学装置１を適用可能な電子機器の例を挙げる。
【００８９】
図１２（ａ）は携帯電話への適用例であり、当該携帯電話３０は、アンテナ部３１、音声出力部３２、音声入力部３３、操作部３４、および電気光学装置１を備えている。このように本電気光学装置は携帯電話の表示部として利用可能である。
【００９０】
図１２（ｂ）はビデオカメラへの適用例であり、当該ビデオカメラ４０は、受像部４１、操作部４２、音声入力部４３、および本電気光学装置１を備えている。このように本電気光学装置は、ファインダーやビデオカメラの表示部として利用可能である。
【００９１】
図１２（ｃ）は携帯型パーソナルコンピュータへの適用例であり、当該コンピュータ５０は、カメラ部５１、操作部５２、および本電気光学装置１を備えている。このように本電気光学装置は、コンピュータ装置の表示部として利用可能である。
【００９２】
図１２（ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ６０は、バンド６１、光学系収納部６２および本電気光学装置１を備えている。このように本電気光学装置はヘッドマウントディスプレイにおける画像表示源として利用可能である。
【００９３】
図１２（ｅ）はリア型プロジェクターへの適用例であり、当該プロジェクター７０は、筐体７１に、光源７２、合成光学系７３、ミラー７４・７５ミラー、スクリーン７６、および本電気光学装置１を備えている。このように本電気光学装置はリア型プロジェクターの画像表示源として利用可能である。
【００９４】
図１２（ｆ）はフロント型プロジェクターへの適用例であり、当該プロジェクター８０は、筐体８２に光学系８１および本電気光学装置１を備え、画像をスクリーン８３に表示可能になっている。このように本電気光学装置はフロント型プロジェクターの画像表示源として利用可能である。
【００９５】
上記例に限らず本発明の電子装置を備えた電気光学装置は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、テレビ受像機、カーナビゲーション装置、ＰＯＳ、パーソナルコンピュータ、表示機能付きファックス装置、電子案内板、輸送車両等のインフォメーションパネル、ゲーム装置、工作機械の操作盤、電子ブック、および携帯型ＴＶ、携帯電話等の携帯機器等にも活用することができる。
【００９６】
＜その他の変形例＞
本発明は、上記各実施形態に限定されることなく、種々に変更して実施することが可能である。
【００９７】
例えば、上記実施形態１乃至３では、表示の階調度に対応して第２の出力手段であるブースト電流供給回路の出力能力を変えていたが、階調度を大括りに高中低等の複数の範囲に分けて、これに応じて第２の出力手段の出力能力を切り替えるように構成しても、本発明の目的を達成することができる。この場合、第２の出力手段は、予め想定されるデータ線の到達電圧の中心値を出力するようにしてもよい。このように構成した場合には、電流ブースタ回路を不要とすることができる。さらに、第２の出力手段は、電圧出力型のＤ／Ａ変換器として、電流プログラム期間の前期には第２の出力手段を動作させてデータ線の電圧を目標到達電圧近傍に持っていき、電流プログラム期間の後期には第１の出力手段により正確にプログラムするように構成することが好ましい。
また図３で示されるブースタトランジスタＴ３３と同一と同一のタイミングで動作するトランスファスイッチ回路を、ブースタトランジスタＴ３３が形成されている同一のアクティブ基板上でしかも選択供給手段とデータ線との間に設けて、第１の出力と第２の出力をタイミング精度よく切り替えるようにしてもよい。
【００９８】
【発明の効果】
本発明によれば、少なくとも以下に述べるような利点がある。
【００９９】
本発明によれば、第１の出力または第２の出力の一方または双方を選択して出力可能に構成したので、駆動回路の目的に応じて、本来必要な第１の出力に代えてまたはそれに加えて第２の出力を補助的に供給することができる。例えば、電流プログラムを要する表示装置に本発明を適用する場合、プログラム電流の小さな低階調表示領域においても、プログラム電流値よりも大きなブースト電流を補助的に使用してノイズの影響を排除し鮮明な画像を表示させることができる。また、この大きな電流によって短時間に目標電流値に近づけることができるので目標電流値からずれることがなくなるため、正確な明るさで画像表示できる。
【０１００】
本発明によれば、ブースト電流プログラム機能とダブルバッファ機能とを有する出力手段をデータ線に設けたので、データ線の数を大幅に削減することができる。このため、例えば、接続ピッチが制限されている表示装置に本発明を適用する場合には、高精細なディスプレイ装置を実現することが可能になる。
【０１０１】
本発明によれば、垂直方向に隣接する画素間で供給されるパルスが近接もしくは隣接した逆の位相部を有するようになっているため、パルス幅が広くなっても明るさの変動を隣接する画素が補い合うので、フリッカが発生することを防止できる。また水平方向に隣接する画素間でも一対の発光制御線が交差しているため供給されるパルスが近接もしくは隣接した逆の位相部を有するようになり、パルス幅が広くなっても明るさの変動を隣接する画素が補い合い、垂直方向と同様に、フリッカが発生することを防止できる。また画素のオンオフによる画素電源電圧の変動を相殺し、表示の均一性劣化を低減することができる。このパルス駆動の方法は、実施形態１および２とは独立に用いてもよく、これによって本発明の目的である階調（輝度）調整範囲の拡大が可能である。
【０１０２】
以上説明したように本発明によれば、電子素子、例えば電気光学変換素子の変換効率の向上や開口率の向上に対応して、階調および表示の明るさをより広い範囲で精度よく制御できる。また高速な電流プログラムが可能となることから、高解像度ディスプレイにも有効である。
【図面の簡単な説明】
【図１】  本実施形態の電子機器のブロック図である。
【図２】  実施形態１の電流ブーストの動作原理説明図である。
【図３】  実施形態１の駆動回路の回路図である。
【図４】  実施形態１の駆動回路におけるタイミングチャートである。
【図５】  実施形態２の駆動回路の回路図である。
【図６】  実施形態２のダブルバッファ式による電流ラッチ回路の動作原理説明図である。
【図７】  実施形態２における電流ラッチ回路の構成例である。
【図８】  実施形態２の駆動回路におけるタイミングチャートである。
【図９】  実施形態３の駆動回路の回路図である。
【図１０】  実施形態３のパルス駆動における画素回路間の関係を示す図である。
【図１１】  実施形態３の駆動回路におけるタイミングチャートである。
【図１２】  実施形態４における電子機器の例である。
【図１３】  アクティブマトリックス駆動方式に基づく表示装置のブロック図である。
【符号の説明】
Ｖsn…セレクト線
Ｖgn…発光制御線
Ｉdatam…データ線
Ｐmn…画素回路
ＰmnC…カラー画素
ＯＥＬＤ…有機ＥＬ素子
Ｌｍ…電流ラッチ回路
Ｂｍ…電流ブースタ回路
【図１】
0003637911.tif 000002
【図２】
0003637911.tif 000003
【図３】
0003637911.tif 000004
【図４】
0003637911.tif 000005
【図５】
0003637911.tif 000006
【図６】
0003637911.tif 000007
【図７】
0003637911.tif 000008
【図８】
0003637911.tif 000009
【図９】
0003637911.tif 000010
【図１０】
0003637911.tif 000011
【図１１】
0003637911.tif 000012
【図１２】
0003637911.tif 000013
【図１３】
0003637911.tif 000014