(57)【特許請求の範囲】
【請求項１】
ウエハ上の検査構成要素（３）に電圧を印加するためのコンタクト面（２）を有し、該コンタクト面（２）の間に前記検査構成要素（３）が配設されている、検査構造領域（１）において、
第１及び第２のコンタクト面（２）を含んでおり、該第１及び第２のコンタクト面（２）は、隣接してウエハ上で集積回路間の介在空間に配設されており、
第１及び第２のトランジスタを含んでおり、該第１及び第２のトランジスタは、それぞれ１つの検査構成要素（３）を実現しており、この場合第１のトランジスタのドレインおよびソース領域の一方と第２のトランジスタのドレインおよびソース領域の一方は、第１のコンタクト面に接続されており、また第１のトランジスタのドレインおよびソース領域の他方と第２のトランジスタのドレインおよびソース領域の他方は、第２のコンタクト面に接続されており、
前記第１のトランジスタにスイッチング電流を供給するために第１のトランジスタのゲート端子（６）に接続されるさらなるコンタクト面が含まれており、
さらに前記第２のトランジスタにスイッチング電流を供給するために第２のトランジスタのゲート端子に接続されるさらに別のコンタクト面が含まれるように構成されていることを特徴とする検査構造領域。
【請求項２】
前記検査構造領域（１）は、５０μｍ〜２００μｍの幅を有している、請求項１記載の検査構造領域。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウエハ上の検査構成要素に電圧を印加するためのコンタクト面を有し、該コンタクト面の間に前記検査構成要素が配設されている、集積化された半導体における検査構造領域（検査構造部）に関する。
【０００２】
【従来の技術】
集積回路は、単結晶シリコンディスク、いわゆるウエハ上で製造される。このウエハ上で得られる可用の面は、集積回路の面よりも圧倒的に大きいので、大抵は同一の多数の集積回路が各製造ウエハ上に収まっている。多数の集積回路の製造に対してはますますフォトリソグラフィプロセスが用いられており、その際にはウエハがマスクを介して露光される。この露光過程では例えば集積回路のエッチングすべき構造部がフォトレジスト内で定められ。合理化の理由から大抵は、隣接して並ぶ多数の集積回路に対する多くのマスクがリソグラフィフィルム上に配置され、一緒に露光を施される。このように一緒に露光される集積回路は、レチクルとも称される。個々の集積回路間には、介在空間が存在し、この介在空間において、完成された集積回路が切断やエッチング等の処理によって相互に個別化される。この場合の介在空間は化学的もしくは機械的に除去される。
【０００３】
いずれにせよこの介在空間は個別化の前の検査目的にも利用され、その際には集積回路の本来の領域の間のレチクル作製に関与するマスク上に検査構造部が設けられる。この構造部は露光を施され、個々の集積回路間の介在空間を埋めている。
【０００４】
この検査構造部は、通常はコンタクト面（いわゆるパッド）とこのコンタクト面の間に配設される検査構成要素、大抵はトランジスタからなっており、この場合はそれぞれ検査構成要素が２つのコンタクト面の間に存在する。
【０００５】
ウエハの集積回路の製造過程の後では、この検査構造領域はコンタクトされ、その上に配設された検査構成要素、例えばトランジスタの機能性が検査される。このトランジスタの機能性は、各ウエハ上の集積回路の製造プロセスの品質を表わす信頼性の高い鏡像とみなせる。従ってこの検査領域内で現れている問題は、集積回路内にも存在しているという前提に基づけば、一般的なテストの後で続けられる非常に複雑な検査手法でしか検出できなかった機能性の欠陥がそのような検査を実施する前の早期時点で抽出できるようになる。
【０００６】
集積回路の集積密度の高まりと共に、特にＤＲＡＭ，ＳＤＲＡＭ，ＲＡＭＢＵＳ，ＥＤＲＡＭなどのメモリ構成要素では、いずれにせよ次のような問題が生じている。すなわちウエハ上の限られた面上には益々多くの機能性構成要素が配設されるという問題である。それに対して集積回路間に存在する検査領域の実装密度を急激に高めることは不可能である。なぜなら使用可用なウエハ面の大半が実質的に縮小不能な多くのコンタクト面で占められるからである。それ故に集積密度の高まりと共に機能性構成要素の数と検査構成要素の数の比率は大幅に低下する。この検査可能な個別の構造部の数の低下と、それに伴う情報不足は、新たな製品開発と共に製造開始時点の従来からの技法では何一つ満足に補われてはいない。
【０００７】
ヨーロッパ特許出願  ＥＰ  ０  １３３  ９５５  Ａ１明細書からは、半導体チップの特性検査のための検査構造部が開示されており、この場合２つの端子面の間に並列回路が設けられている。検査の後では、半導体チップの特性検査のための１つ以上の構成素子が分離される。その際通常のモードではアクセスできない端子面が用いられる。１つの閾値スイッチ（例えば厚膜トランジスタ）は半導体チップの隣接する回路部分に対する検査構造部の影響を回避させる。
【０００８】
米国特許出願  ＵＳ  ５  ９４２  ７６６  明細書には、ウエハ上に配設された集積回路のＲＦパラメータ測定のための別の検査構造部が開示されている。この検査構造部は、集積回路間に配設されている。この検査構造部は、検査構成要素に対して入力側または出力側あるいはアースとして用いられるそれぞれ１つの端子面を含んでいる。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、集積回路のチップ面に関する検査可能な個別構造部ないしは検査構成要素の数を増加させることである。
【００１０】
【課題を解決するための手段】
前記課題は本発明により、第１及び第２のコンタクト面を含んでおり、該第１及び第２のコンタクト面は、隣接してウエハ上で集積回路間の介在空間に配設されており、
第１及び第２のトランジスタを含んでおり、該第１及び第２のトランジスタは、それぞれ１つの検査構成要素を実現しており、この場合第１のトランジスタのドレインおよびソース領域の一方と第２のトランジスタのドレインおよびソース領域の一方は、第１のコンタクト面に接続されており、また第１のトランジスタのドレインおよびソース領域の他方と第２のトランジスタのドレインおよびソース領域の他方は、第２のコンタクト面に接続されており、
前記第１のトランジスタにスイッチング電流を供給するために第１のトランジスタのゲート端子に接続されたさらなるコンタクト面が含まれており、
さらに前記第２のトランジスタにスイッチング電流を供給するために第２のトランジスタのゲート端子に接続されるさらに別のコンタクト面が含まれるように構成されて解決される。
【００１１】
【発明の実施の形態】
本発明の別の有利な構成例及び実施例は従属請求項に記載されている。
【００１２】
ウエハ上の検査構造領域は、電圧印加のためのコンタクト面を備え、さらにコンタクト面の間に検査構成要素を備えている。この検査構造領域のもとでは、少なくとも２つの検査構成要素が、それぞれ２つの隣接するコンタクト面の間に配設されており、これらは隣接するコンタクト面に接続し、それによってこれらのコンタクト面を介して電圧が検査構成要素に印加可能である。
【００１３】
トランジスタのゲート端子は、スイッチング電流を供給するためにさらなるコンタクト面に接続されている。それによって、トランジスタのゲート端子は相互に依存することなく制御され、これらのトランジスタは相互に依存することなく検査される。
【００１４】
それにより、検査可能な構成要素の数は、コンタクト面の間で増加する。これまでは、２つのコンタクト面の間にそれぞれ１つの検査構成要素を配置することが有利であるとみなされていた。
【００１５】
これらの検査構成要素はトランジスタである。これらのトランジスタは例えばそのソース領域が隣接するコンタクト面に接続可能であり、ドレイン領域には別の隣接するコンタクト面が接続可能である。ゲート領域は、例えば共通の電極（これは検査構造領域の検査の際にそれ専用に設けられたコンタクト面を介してスイッチオン・オフ可能である）に亘って延在していてもよい。
【００１６】
しかしながら有利にはトランジスタのゲート端子は、そのつどの電流パルスによってこれらのトランジスタ間で切換を行うために相互に別個に制御可能であってもよい。このゲート端子は、相応の線路を介してそれぞれ１つのさらなるコンタクト面に接続される。
【００１７】
既に前記したように、本発明は有利には２つの集積回路間に配設される検査構造領域に関するものであるが、しかしながら、集積回路の他の領域、例えば検査後に除去の行えないような領域における検査構造領域の提供にも適したものである。例えばプロセッサなどのように比較的大きなチップ面に配置される高度に複雑なチップのもとでも、あるいはあらゆるチップの内部においても、本発明による形態の検査構造領域は有利に設けることができる。
【００１８】
本発明による検査構造領域は有利には、５０μｍ〜２００μｍの幅を有し得る。この幅は、直列に配設可能なコンタクト面のサイズに基づいて決定され、その中で検査構成要素の配設に使用可能なスペースが定められる。
【００１９】
【実施例】
次に本発明を図面に基づき以下の明細書で詳細に説明する。
【００２０】
図１には、検査構造領域１が示されており、この領域の全長に亘ってコンタクト面２が分散して配設されている。この検査構造領域１は、半導体ウエハ上の２つの集積回路の間の切断枠、いわゆるカーフ領域に配置されている。半導体回路は、鋸型フレームに沿って検査後に切断され、それによって分離される。コンタクト面は相互に離間されている。それぞれ２つの隣接するコンタクト面の間の介在空間には検査構成要素３、例えばトランジスタが配設されている。これらのトランジスタはそのソース／ドレイン領域がそれぞれ２つの隣接するコンタクト面に接続されている。同時に各コンタクト面も２つの隣接するトランジスタに接続されており、それによって各コンタクト面は選択的にソースまたはドレイン領域に対する電圧供給源として用いることが可能である。検査構造領域の検査の際には、電圧が相応に検査端子に印加される。
【００２１】
図２には本発明による、コンタクト面２の間の２つの検査トランジスタの配置構成が示されている。但しこれは限定を意味するものではないのでトランジスタの数はさらに増やすことも可能である。各トランジスタはソース領域４とドレイン領域５並びにゲート領域６を有している。ソース領域４は導体線路７を介して２つのコンタクト面２のうちの左側のものに接続されており、それに対してドレイン領域５は、導体線路８を介して２つのコンタクト面２のうちの右側のものに接続されている。これらの回路配置構成は、２つのトランジスタ３の間で同じである。またこれらのトランジスタは、共通のソース／ドレイン／ゲート領域を有するように構成することも可能である。そのような共通領域の実現は当業者には周知である。導体線路９は、ゲート領域６に配設されこの図には示されていないコンタクト面に接続されている。それを介してこれらのトランジスタにはスイッチング電流が供給可能である。
【００２２】
当該の実施形態では、検査構造領域の２つのトランジスタ３が選択的にスイッチング可能である。例えばこれらのトランジスタのうちの上方のトランジスタがゲート側線路９を介してゲート端子６に供給されるスイッチング電流を介して導通接続されたならば、このトランジスタはその左右に配置されているコンタクト面を介して検査可能となる。この場合は、それによって下方のトランジスタが遮断される。別の設定では下方のトランジスタが線路９を介してそのゲート端子に相応に供給されるスイッチング電流によってスイッチオンされ、それに対して上方のトランジスタが遮断される。それによって下方のトランジスタの特性が検査可能となる。これにより、２つのトランジスタは検査目的で交互に活動化され得る。このことはまたこれらの２つのトランジスタが同時にスイッチオンされて並行して検査できることも含んでいる。
【００２３】
図２における上方および下方のトランジスタ３の相互に依存しない交互制御に対しては、分離された付加的コンタクト面か又は図示のコンタクト面２と同じような形態の接続パッドを設けてもよい。これらのパッド（図示されていない）は、図２に示されている左方側コンタクト面２の左側に配設され、この場合はこれらの付加的なパッドのうちの１つが上方の導体線路９に接続され、別の方は下方の導体線路９に接続される。それによって２つのトランジスタは相互に依存することなく相応の制御信号を供給され、これらのトランジスタが相互に依存することなく完全にオン・オフされるか又は所望の検査に応じて制御される。このことは、これらの２つのトランジスタが同じ信号で並行制御され得ることも含んでいる。
【００２４】
前述したような課題を解決し得る本発明による手段は、既存の介在領域（いわゆるカーフ領域）の最適な活用に結び付く。さらに必要不可欠なマクロ領域の著しい低減につながり、従来技法で周知のような欠落した検査面の補償を目的としたパッドの幾何学的形状の抑制はもはや必要ない。本発明によれば新たな実装の必要性はないのでコストの著しい削減にもつながる。総体的にみて本発明によれば、重要なトランジスタ構造部におけるスペース的な問題による不所望なカッティングが回避され、将来的なシュリンク形成や新たなＳＤＲＡＭ、ＥＤＲＡＭ製品のための最適なデバイス開発が保証される。
【図面の簡単な説明】
【図１】従来技法で公知の検査構造領域全体が示されている。
【図２】本発明による検査構造領域のコンタクト面の間に配設された検査トランジスタを示した図である。
【符号の説明】
１      検査構造領域
２      コンタクト面
３      検査構成要素（トランジスタ）
４      ソース領域
５      ドレイン領域
６      ゲート領域
７      導体線路
８      導体線路
９      導体線路
【図１】
0003616749.tif 000002
【図２】
0003616749.tif 000003