(57)【特許請求の範囲】
【請求項１】
接続孔および配線溝を有し、上記接続孔および上記配線溝が導電材料で埋め込まれた半導体装置の製造方法において、
半導体基板上に絶縁膜を形成する工程と、
上記絶縁膜に上記接続孔を形成する工程と、
上記絶縁膜に上記配線溝を形成する工程と、
上記接続孔に上記配線溝の上端より高い高さまで、第１の導電材料を埋め込んだ後、上記配線溝の上端より低い高さまで除去することにより、上記第１の導電材料を上記配線溝の底面より高い高さまで埋め込む工程と、
上記配線溝に第２の導電材料を埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
上記第１の導電材料がタングステン、アルミニウム、アルミニウム合金、銅または銅合金であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
上記第１の導電材料の上記接続孔への上記配線溝の上端より高い高さまでの埋め込みを化学気相成長法により行い、上記第２の導電材料の上記配線溝への埋め込みを物理気相成長法により行うようにしたことを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、いわゆるボーダレス接続孔構造の溝配線を用いた半導体装置の製造に適用して好適なものである。
【０００２】
【従来の技術】
半導体装置の高集積化に伴い、内部配線の寸法ルールは微細化し、配線間スペースの幅が狭くなってきている。しかしながら、半導体装置における配線の信頼性、特にエレクトロマイグレーション（ＥＭ）耐性を保証するためには、配線の断面積を確保しなければならず、配線の膜厚をあまり薄くすることができない。その結果、配線および配線間スペースのアスペクト比（高さ／幅の比）が高くなり、通常の配線を形成するプロセスにおいては、細くて厚い配線の加工技術と、狭くて深い配線間スペースへの絶縁膜の埋め込み技術とが必要になっている。
【０００３】
しかしながら、配線については、アルミニウム（Ａｌ）合金系の配線においても積層化が進み、矩形に制御して加工することが難しくなっている。その上、今後、配線の信頼性の向上および低抵抗化を図るために主流になると思われる銅（Ｃｕ）系の配線については、その加工技術に課題が多く、アスペクト比の高い配線の形成は非常に困難になることが予想される。
【０００４】
一方、アスペクト比が高い配線間スペースへの絶縁物の埋め込み技術については、バイアス電子サイクロトロン共鳴化学気相成長（バイアスＥＣＲ−ＣＶＤ）法の開発やスピンオンガラス（Spin on Glass 、ＳＯＧ）エッチバックプロセスとの複合化などによって対応が図られている。ところが、これらの方法は、プロセスが複雑化して製造コストが上がり、ターンアラウンドタイム（Turn Around Time、ＴＡＴ）も長くなるという問題を抱えている。また、絶縁膜表面のグローバルな完全平坦化を実現するためには、ダミー配線を形成したり、絶縁膜のＣＭＰ（Chemical Mechanical Polish）技術を組み合わせたりしなければならず、さらに複雑な工程を要するという問題もある。
【０００５】
そこで、これらの問題を併せて解決する技術として、最近、溝配線技術が注目されている。この溝配線技術を用いた溝配線の形成は次のように行われる。すなわち、まず、図１０に示すように、トランジスタなどの素子や素子分離領域（いずれも図示せず）が形成されているシリコン（Ｓｉ）基板１０１上に酸化シリコン（ＳｉＯ2 ）膜１０２、エッチングストッパー層としての窒化シリコン（ＳｉＮ）膜１０３、およびＳｉＯ2 膜１０４を順次形成し、ＳｉＯ2 膜１０４の表面を所定の方法により平坦化した後、この上に所定形状のレジストパターン１０５を形成する。次に、図１１に示すように、レジストパターン１０５をマスクとし、かつ、ＳｉＮ膜１０３をエッチングストッパー層として、反応性イオンエッチング（ＲＩＥ）法によりＳｉＯ2 膜１０４をエッチングすることにより配線溝１０６を形成した後、レジストパターン１０５を除去する。次に、図１２に示すように、スパッタリング法によりチタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜を順次形成して下地膜としてのＴｉＮ／Ｔｉ膜１０７を形成し、その上にＡｌ合金膜１０８を形成した後、リフロー法により配線溝１０６にＡｌ合金を埋め込む。次に、図１３に示すように、配線溝１０６に埋め込まれている部分以外の部分のＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０７をＣＭＰ法によりラッピングして除去することにより、配線溝１０６の内部にのみＡｌ合金膜１０８およびＴｉＮ／Ｔｉ膜１０７を残し、溝配線１０９を形成する。
【０００６】
この溝配線技術には次のような利点がある。すなわち、ＳｉＯ2 膜などの層間絶縁膜の平坦化を最初に一度行ってしまえば、後の工程では層間絶縁膜を平坦化する必要がない。また、アスペクト比の高い配線間スペースに層間絶縁膜を埋め込む必要がない。また、エッチングなどの微細加工を配線材料に直接施す必要がない。そして、この溝配線技術によれば、微細化の進展に伴う上述した多くの問題を解決することができる。
【０００７】
一方で、溝配線技術を用いるためには、新たに、絶縁膜に微細な配線溝を形成する技術、配線溝に配線材料を埋め込む技術、および配線溝の内部以外の部分に堆積した配線材料を除去する技術（ＣＭＰ）の開発が必要である。
【０００８】
これらの技術のうち、層間絶縁膜に微細な配線溝を形成する技術は、上述した配線材料に微細加工を直接施す技術に比べて容易である。また、配線材料を配線溝に埋め込む技術としては、配線材料としてＡｌ、Ａｌ合金およびＣｕのいずれの材料を用いる場合においても、リフロー法とＣＭＰ法との組み合わせ、高圧リフロー法とＣＭＰ法との組み合わせ、およびＣＶＤ法とＣＭＰ法との組み合わせが候補として挙げられており、現在盛んに研究されている。ここで、リフロー法は、配線材料を成膜した後、この成膜された配線材料を再結晶温度以上かつ融点以下で加熱して軟化させ、配線材料の流動性を高めて配線溝に流し込むことにより配線材料を配線溝に埋め込む方法である。高圧リフロー法は、リフロー処理を高圧ガス中で行い、配線材料を接続孔や配線溝に押し込むことにより配線材料をより深い接続孔や配線溝に埋め込む技術である。
【０００９】
特に、Ｃｕの加工性の問題および新たな低誘電率絶縁膜の適用を考慮に入れると、配線材料に直接微細加工を施す必要がなく、絶縁膜の埋め込み平坦化を行う必要のない溝配線技術の利点は大きく、今後の配線技術の主流になる可能性が高い。
【００１０】
また、溝配線技術をさらに発展させた技術として、デュアルダマシン（Dual Damascene）配線技術がある。このデュアルダマシン配線技術について、次に説明する。すなわち、図１４に示すように、まず、トランジスタなどの素子や素子分離領域（いずれも図示せず）などが形成されているＳｉ基板１１０上にＳｉＯ2 膜１１１、エッチングストッパー層としてのＳｉＮ膜１１２、およびＳｉＯ2 膜１１３を順次形成した後、これらのＳｉＯ2 膜１１１、ＳｉＮ膜１１２およびＳｉＯ2 膜１１３を貫通した接続孔１１４を形成し、さらにＳｉＯ2 膜１１３に配線溝１１５を形成する。次に、図１５に示すように、全面に下地膜としてのＴｉ／ＴｉＮ膜１１６を形成した後、ＳｉＯ2 膜１１３上にＡｌ合金膜１１７を形成する。次に、このＡｌ合金膜１１７をリフローさせ、Ａｌ合金を配線溝１１５および接続孔１１４の内部に一度に埋め込む。次に、図１６に示すように、ＣＭＰ法により配線溝１１５および接続孔１１４の内部以外の部分のＡｌ合金膜１１７およびＴｉ／ＴｉＮ膜１１６を除去することにより、溝配線を形成する。
【００１１】
このデュアルダマシン配線技術を実現するためには、絶縁膜に狭くて深い、すなわちアスペクト比の高い接続孔および配線溝を形成する技術と、配線材料を狭くて深い、すなわちアスペクト比の高い接続孔および配線溝に同時に埋め込む技術とが必要である。特に、配線材料をアスペクト比の高い接続孔および配線溝に同時に埋め込む技術については、その埋め込み能力を高めなければならない。
【００１２】
このデュアルダマシン配線技術を実現することができれば、接続孔への配線材料の充填と配線パターンの形成とを同時に行うことができるため、製造コストの大幅な削減と、ターンアラウンドタイムの短縮とを図ることができる。したがって、最終的にこのデュアルダマシン配線技術に移行する可能性もある。
【００１３】
一方、配線ルールの微細化に伴い、リソグラフィ工程およびエッチング工程による微細な接続孔の形成も、素子全体の面積の縮小を制限する要因となっている。その上、図１７に示すように、従来は、リソグラフィ工程における合わせずれを考慮して、例えば、配線パターン１２１、１２２の幅が０．３μｍである場合、接続孔１２３、１２４の部分の配線パターン１２１、１２２にそれぞれ０．１μｍ程度のマージンを持たせ、その部分での配線間スペースの幅を０．３μｍとしていた。その結果、配線ピッチの縮小がさらに困難になっていた。
【００１４】
そこで、最近は、図１８に示すように、リソグラフィ工程による配線パターン１２５、１２６の接続孔１２７、１２８の部分での合わせずれのマージンを省いた、いわゆるボーダレス接続孔構造が検討されている。このボーダレス接続孔構造には、例えば接続孔１２７、１２８の部分に合わせずれが生じたときのエレクトロマイグレーション耐性の劣化などの信頼性の問題はあるが、配線パターンの接続孔の部分にマージンを持たせた場合に比べ、配線のピッチを縮小することができるので、素子内の電流密度が低い配線などのエレクトロマイグレーション耐性が問題にならないような配線では、今後重要な技術となる。
【００１５】
したがって、このボーダレス接続孔構造は、溝配線技術を開発する際にも、必ず実現しなければならない構造と言える。
【００１６】
ここで、デュアルダマシン配線技術を用いないで、ボーダレス接続孔構造を有する溝配線を形成する場合の具体例について説明する。
【００１７】
すなわち、まず、図１９に示すように、Ｓｉ基板１３１上のＳｉＯ2 膜１３２に上述した溝配線技術により配線溝１３３を形成し、ＴｉＮ／Ｔｉ膜１３４を下地膜とした下層溝配線１３５を形成した後、ＳｉＯ2 膜１３２および下層溝配線１３５上に、ＳｉＯ2 膜１３６およびＳｉＮ膜１３７を順次形成する。次に、ＳｉＮ膜１３７上にリソグラフィ工程により所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてＲＩＥ法によりエッチングを行い、下層溝配線１３５上に接続孔１３８を形成する。その後、レジストパターンを除去する。次に、全面にＴｉＮ膜１３９を形成した後、タングステン（Ｗ）を接続孔１３８の内部に埋め込み、Ｗプラグ１４０を形成する。次に、ＣＭＰ法により接続孔１３８の内部以外の部分のＷおよびＴｉＮ膜１３９をラッピングすることにより除去する。次に、図２０に示すように、ＳｉＮ膜１３７上にＳｉＯ2 膜１４１を形成した後、リソグラフィ工程およびエッチング工程により、ＳｉＯ2 膜１４１に配線溝１４２を形成する。次に、図２１に示すように、全面にスパッタリング法によりＴｉＮ膜１４３およびＡｌ合金膜を形成した後、ＣＭＰ法により配線溝１４２の内部以外の部分に堆積したＡｌ合金膜およびＴｉＮ膜１４３を除去し、上層溝配線１４４を形成する。
【００１８】
しかしながら、このようにしてデュアルダマシン配線技術を用いないで、ボーダレス接続孔構造を有する溝配線を形成する場合には、合わせずれマージンを確保するための配線パターンを省くことにより、次のような問題が生じる。
【００１９】
すなわち、図２２に示すように、下層溝配線１３５に対する接続孔１３８の合わせずれは、下層溝配線１３５とＷプラグ１４０との接触面積が極端に減少しないため、接触抵抗の急激な増加をもたらさないが、図２３に示すように、接続孔１３８に対する配線溝１４２の合わせずれは、Ｗプラグ１４０と上層溝配線１４４との接触面積の減少に直結するため、深刻な抵抗値の増加につながる。
【００２０】
デュアルダマシン配線技術を用いてボーダレス接続孔構造を有する溝配線を形成する場合には、接続孔と配線溝とを形成してから導電材料をそれらの内部に埋め込むため、接続孔に埋め込まれた導電材料と溝配線との接触面積の問題は生じない。したがって、ボーダレス接続孔構造に対応する点からも、デュアルダマシン配線技術は有望な技術と言える。
【００２１】
【発明が解決しようとする課題】
しかしながら、デュアルダマシン配線技術を用いて溝配線を形成する場合、非常に狭くて深い接続孔と配線溝とに導電材料を同時に埋め込む必要があるが、上述したＰＶＤ法とリフロー法とを組み合わせた技術、または、ＰＶＤ法と高圧リフロー法とを組み合わせた技術を用いて、接続孔と配線溝とに導電材料を歩留り良く完全に埋め込むのは難しい。そのため、導電材料を、ＰＶＤ法により埋め込む代わりにＣＶＤ法により埋め込む必要が生じる。
【００２２】
ところが、溝配線材料としても適用することのできる材料、すなわちＡｌ、Ａｌ合金およびＣｕなどの低抵抗の導電材料を用いて、ＣＶＤ法により膜を形成すると、この膜は、スパッタリング法などのＰＶＤ法によって形成された膜に比べて不純物濃度が高く、結晶粒径が小さいため、エレクトロマイグレーション耐性などの信頼性に問題があった。また、配線信頼性を向上させるために、Ａｌ膜を形成する際にＣｕを添加することがあるが、ＣＶＤ法においてＣｕをＡｌに添加することは、ＰＶＤ法においてＣｕをＡｌに添加することに比べて難しい。
【００２３】
したがって、デュアルダマシン配線技術のように接続孔と配線溝とを先に形成する技術であっても、溝配線の信頼性を確保するためには、配線溝に埋め込む導電材料を、ＣＶＤ法により接続孔に埋め込む導電材料とは異なる導電材料にするのが望ましい。
【００２４】
しかしながら、配線溝に埋め込む導電材料と接続孔に埋め込む導電材料とが互いに異なる組成の導電材料であると、たとえ、ボーダレス接続孔構造の部分において配線溝の部分まで貫通した接続孔を形成したとしても、かえって、接続孔の近傍において、エレクトロマイグレーションによる配線不良が生じやすくなる。
【００２５】
このエレクトロマイグレーションによる配線不良を、図２４を参照して説明する。この図２４に示す半導体装置においては、ＴｉＮ／Ｔｉ膜１５１および下層Ａｌ合金層１５２により下層溝配線が構成されている。この下層溝配線は層間絶縁膜１５３および層間絶縁膜１５４に覆われている。層間絶縁膜１５４には接続孔１５５が形成されており、その内部にはＴｉＮ膜１５６を介してＷプラグ１５７が埋め込まれている。また、ＴｉＮ／Ｔｉ膜１５８および上層Ａｌ合金層１５９により、上層溝配線が構成されている。そして、下層溝配線と上層溝配線とはＷプラグ１５７およびＴｉＮ／Ｔｉ膜１５８を介して互いに接続されている。
【００２６】
しかしながら、この場合、半導体装置の動作時に、下層溝配線から上層溝配線に電子が移動するときに、接続孔１５５の周辺に電子が異種金属を横切る電流パスが存在するため、配線材料の原子流束が乱れ、接続孔１５５の近傍の上層溝配線にボイド（原子空孔）１６０が発生しやすい。
【００２７】
したがって、この発明の目的は、デュアルダマシン配線技術などのような、ボーダレス接続孔構造に対応する接続孔および配線溝を先に形成する配線技術において、接続孔に埋め込まれる導電材料と配線溝に埋め込まれる導電材料とが互いに異なる導電材料である場合においても、接続孔の近傍におけるボイドの発生を低減することができ、エレクトロマイグレーションを抑制することができ、配線信頼性が高い半導体装置の製造方法を提供することにある。
【００２８】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
接続孔および配線溝を有し、接続孔および配線溝が導電材料で埋め込まれた半導体装置の製造方法において、
半導体基板上に絶縁膜を形成する工程と、
絶縁膜に接続孔を形成する工程と、
絶縁膜に配線溝を形成する工程と、
接続孔に配線溝の上端より高い高さまで、第１の導電材料を埋め込んだ後、配線溝の上端より低い高さまで除去することにより、第１の導電材料を配線溝の底面より高い高さまで埋め込む工程と、
配線溝に第２の導電材料を埋め込む工程とを有する
ことを特徴とするものである。
【００３１】
この発明において、好適には、第１の導電材料の接続孔への配線溝の底面より高い高さまでの埋め込みを、埋め込み特性に優れた化学気相成長法により行い、溝配線の配線信頼性を確保するために、第２の導電材料の配線溝への埋め込みを物理気相成長法により行う。
【００３２】
この発明において、典型的には、第１の導電材料と第２の導電材料とは互いに異なる組成の導電材料である。
【００３３】
この発明において、絶縁膜は、具体的には、ＳｉＯ2 、ホウ素リンシリケートガラス（ＢＰＳＧ）、リンシリケートガラス（ＰＳＧ）、ホウ素シリケートガラス（ＢＳＧ）、ヒ素シリケートガラス（ＡｓＳＧ）、窒素シリケートガラス（ＮＳＧ）、ＳＯＧ、ＳｉＮ、窒化酸化シリコン（ＳｉＯＮ）、フッ化酸化シリコン（ＳｉＯＦ）などのＳｉの化合物のうちで絶縁材料として知られているものからなる。また、絶縁膜の他の例は、例えば、アモルファステフロン（ポリテトラフルオロエチレン（Poly-tetra-fluoro-ethylene））、ベンゾシクロブテン（ＢＣＢ、Benzo-Cycro-Buthen）、パリレン（Parylene）、フレア（Flare ）（フッ素化アリレンエーテル（Fluorinated-arylene-ether ））などの有機系低誘電率材料、または、それらの積層膜であり、半導体装置の製造プロセスにおける最高温度が耐熱性を満たす範囲において用いられる。
【００３４】
また、この発明において、第１の導電材料は、具体的には、Ｗ、Ａｌ、Ｃｕなどの単体金属、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ（ゲルマニウム）、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｃ（スカンジウム）およびＡｌ−Ｓｃ−ＣｕなどのＡｌ合金、およびＣｕ−Ｔｉ、Ｃｕ−Ｚｒ（ジルコニウム）などのＣｕ合金であり、これらの単体金属や合金を、Ｔｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、タンタル（Ｔａ）またはＴａＮなどからなる高融点金属膜やそれらからなる化合物層を単独または複数含む積層膜とともに用いることも可能である。これらの導電材料のうち、Ａｌ、Ａｌ合金またはＣｕの接続孔への埋め込みは、好適には、ＣＶＤ法、特に、選択ＣＶＤ法により行われる。
【００３５】
また、この発明において、第２の導電材料は、具体的には、ＡｌやＡｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ、Ａｌ−Ｇｅ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−ＳｃおよびＡｌ−Ｓｃ−ＣｕなどのＡｌ合金、ＣｕやＣｕ−Ｔｉ、Ｃｕ−ＺｒなどのＣｕ合金およびＡｇであり、その下地金属膜は、Ｔｉ、ＴｉＮ、ＴｉＯＮ、Ｗ、ＷＮ、ＴｉＷ、ＴｉＷＮ、Ｔａ、ＴａＮなどから構成される高融点金属膜や、化合物層を単独または複数含む積層膜で構成する。
【００３６】
上述のように構成されたこの発明においては、絶縁膜に形成された接続孔に、配線溝の底面より高い高さまで第１の導電材料を埋め込んだ後、配線溝に第２の導電材料を埋め込んでいることにより、ボーダレス接続孔構造に対応する接続孔および配線溝を先に形成する配線技術において、第１の導電材料と第２の導電材料との接触面積を接続孔の横断面の面積より大きくすることができるので、第１の導電材料と第２の導電材料との界面における電流密度を小さくすることができ、接続孔に埋め込まれる第１の導電材料と配線溝に埋め込まれる第２の導電材料とが互いに異なる導電材料である場合においても、接続孔の近傍におけるボイドの発生を低減することができる。
【００３７】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態の全図においては、同一または対応する部分には同一の符号を付す。
【００３８】
まず、この発明の第１の実施形態による半導体装置の製造方法について説明する。図１から図６はこの第１の実施形態による半導体装置の製造方法を示す断面図である。
【００３９】
この第１の実施形態においては、まず、図１に示すように、例えばトランジスタなどの素子や素子分離領域（いずれも図示せず）が形成されたＳｉ基板１上に例えばＳｉＯ2 膜のような層間絶縁膜２を形成した後、下層配線溝３を形成する。下層配線溝３の底部は例えばＣＭＰ法によって平坦化されている。具体的には、この下層配線溝３は次のように形成される。すなわち、例えば、まず、下層配線溝３の底面までの高さを有する層間絶縁膜を形成した後、この層間絶縁膜を例えばＣＭＰ法により平坦化する。ここで、このＣＭＰ法における研磨の条件の一例を挙げると、ＮＨ4 ＯＨベースでヒュームドシリカ含有のスラリーを用いて、研磨圧力を３００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとする。次に、平坦化された層間絶縁膜の所定部分に接続孔（図示せず）を形成する。次に、この接続孔に例えばブランケットＣＶＤ法により例えばＷを埋め込んだ後、エッチバックを行うことによりＷプラグ（図示せず）を形成する。次に、このＷプラグが形成された層間絶縁膜上に、同様にして層間絶縁膜を形成した後、その上に所定形状のレジストパターンを形成し、このレジストパターンをマスクとして例えばＲＩＥ法によりこの層間絶縁膜をエッチングすることによって下層配線溝３を形成する。その後、レジストパターンを除去する。
【００４０】
次に、スパッタリング法により全面に例えば膜厚が２０ｎｍのＴｉ膜および例えば膜厚が５０ｎｍのＴｉＮ膜を順次形成して、ＴｉＮ／Ｔｉ膜４を形成する。ここで、層間絶縁膜２上にＴｉＮ／Ｔｉ膜４を形成するのは次のような理由による。すなわち、次の工程で、層間絶縁膜２上にＡｌ合金膜を形成してこのＡｌ合金膜を高圧でリフローさせるが、このＡｌ合金膜のリフロー処理中にＡｌ合金膜が酸化されると、Ａｌ合金の下層配線溝３への埋め込みが阻害される。特に、下層配線溝３の内部に埋め込まれたＡｌ合金が下層配線溝３の側壁で層間絶縁膜２に接触して酸化されると深刻な埋め込み不良を引き起こす。そこで、層間絶縁膜２の表面をＴｉＮ／Ｔｉ膜４で覆い、Ａｌ合金と層間絶縁膜２とが直接に接触しないようにすることによってＡｌ合金の酸化を防止する。
【００４１】
また、ＴｉＮ／Ｔｉ膜４の形成におけるスパッタリング法としては、スパッタ装置内でスパッタターゲットとＳｉ基板１との間の距離を、通常７ｃｍ程度のところを１５ｃｍ以上と長くし、スパッタ粒子のＳｉ基板１への垂直入射成分を増やした方法を用いる（このようなスパッタリング法は、ＬＤ（Long Distance ）スパッタリング法、またはロングスロースパッタリング法と呼ばれる）。ここで、Ｔｉ膜の形成におけるスパッタ条件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍ、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃とする。また、このＴｉＮ膜の形成におけるスパッタ条件の一例を挙げると、例えば、雰囲気ガスとしてＡｒと窒素（Ｎ2 ）との混合ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍ、７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度を４００℃とする。
【００４２】
次に、例えばスパッタリング法によりＴｉＮ／Ｔｉ膜４上にＣｕを０．５％含んだＡｌ合金膜を形成する。このＡｌ合金膜の膜厚は例えば８００ｎｍである。ここで、このＡｌ合金膜の形成におけるスパッタ条件の一例を挙げると、例えば、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度を４００℃とする。次に、Ｓｉ基板１をリフロー炉内に入れた後、雰囲気ガスとして例えばＡｒなどの不活性ガスを、例えば１０6 Ｐａ以上の高圧で炉内に導入し、４５０℃の温度でほぼ２分間の高圧リフローを行う。これによって、Ａｌ合金膜がリフローして下層配線溝３にＡｌ合金が充填される。
【００４３】
次に、例えばＣＭＰ法により、層間絶縁膜２が露出するまで下層配線溝３の内部以外の部分のＡｌ合金膜およびＴｉＮ／Ｔｉ膜４をラッピングすることにより除去する。ここで、このＣＭＰ法による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベースでアルミナ（Ａｌ2 Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとする。以上のようにして、層間絶縁膜２に下層溝配線５が形成される。
【００４４】
次に、層間絶縁膜２および下層溝配線５上に例えばＥＣＲプラズマＣＶＤ法により例えばＳｉＯＮ膜からなる反射防止膜６を形成する。この反射防止膜６の膜厚は例えば２４ｎｍである。ここで、反射防止膜６の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとしてシラン（ＳｉＨ4 ）と一酸化二窒素（Ｎ2 Ｏ）との混合ガスを用い、それらの流量をそれぞれ５０ｓｃｃｍ、２５ｓｃｃｍとし、圧力を３３０Ｐａ、ＲＦパワーを８００Ｗ、基板加熱温度を３６０℃とする。
【００４５】
次に、反射防止膜６上に例えばプラズマＣＶＤ法によりＳｉＯ2 膜からなる層間絶縁膜７を形成する。ここで、層間絶縁膜７の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとして、テトラエトキシシラン（ＴＥＯＳ、Ｓｉ（Ｏ−Ｃ2 Ｈ5 ）4 ）を用い、その流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を４００℃とする。
【００４６】
次に、例えばプラズマＣＶＤ法により層間絶縁膜７上に例えばＳｉＮ膜からなるエッチングストッパー層８を形成する。このエッチングストッパー層８の膜厚は例えば５０ｎｍである。ここで、エッチングストッパー層８の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の混合ガスを用い、それらの流量をそれぞれ１８０ｓｃｃｍ、５００ｓｃｃｍおよび７２０ｓｃｃｍとし、圧力を７００Ｐａ、ＲＦパワーを３５０Ｗ、基板加熱温度を２５０℃とする。
【００４７】
次に、エッチングストッパー層８上に例えばプラズマＣＶＤ法により例えばＳｉＯ2 膜からなる層間絶縁膜９を形成する。ここで、層間絶縁膜９の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとして、ＴＥＯＳを用い、その流量を５０ｓｃｃｍとし、圧力を３３３Ｐａ、ＲＦパワーを１９０Ｗ、基板加熱温度を４００℃とする。
【００４８】
また、以上のように形成された反射防止膜６、層間絶縁膜７、エッチングストッパー層８および層間絶縁膜９の全体の膜厚は例えば１１００ｎｍである。
【００４９】
次に、図２に示すように、リソグラフィ工程により層間絶縁膜９上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、例えばＲＩＥ法により下層溝配線５の上面が露出するまで３段階に分けてエッチングすることにより、接続孔１０を形成する。すなわち、まず、レジストパターン（図示せず）をマスクとして、エッチングストッパー層８に達するまで層間絶縁膜９のエッチングを行う。この層間絶縁膜９のエッチングにおけるエッチング条件は、エッチングガスとして、八フッ化四炭素（Ｃ4 Ｆ8 ）、一酸化炭素（ＣＯ）およびＡｒの混合ガスを用い、それらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。次に、同じレジストパターンをマスクとしてエッチングストッパー層８のエッチングを行う。エッチングストッパー層８のエッチングにおけるエッチング条件は、層間絶縁膜９のエッチング条件において、さらにＯ2 ガスを添加したものである。具体的には、エッチングガスとして、Ｃ4 Ｆ8 、ＣＯ、Ｏ2 およびＡｒの混合ガスを用い、それらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍ、２０ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。次に、層間絶縁膜９のエッチングと同様にして層間絶縁膜７および反射防止膜６のエッチングを、下層溝配線５の上面が露出するまで行う。その後、レジストパターンを除去する。以上のようにして形成された接続孔１０の径は例えば０．３７μｍであり、アスペクト比は例えば３．０である。
【００５０】
ここで、リソグラフィ工程における合わせずれを考慮した、図１７に示したような配線パターンのマージンは配置しない。これは配線ピッチの縮小のためである。このように配線パターンにマージンを配置しないため、接続孔１０が下層溝配線５の位置からずれ、接続孔１０の一部が下層溝配線５からはみ出してしまう場合があるが、すでに述べたように、接続孔１０の内部に導電材料を埋め込んでしまえば、この埋め込まれた導電材料と下層溝配線５との接触面積を十分に確保することができるので、電気的特性に問題は生じない。
【００５１】
次に、図３に示すように、層間絶縁膜９上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして例えばＲＩＥ法によりエッチングストッパー層８までエッチングすることにより、上層配線溝１１を形成する。ここで、この上層配線溝１１の形成におけるエッチング条件の一例を挙げると、エッチングガスとしてＣ4 Ｆ8 、ＣＯおよびＡｒの混合ガスを用い、それらの流量をそれぞれ１０ｓｃｃｍ、１００ｓｃｃｍおよび２００ｓｃｃｍとし、圧力を６Ｐａ、ＲＦパワーを１６００Ｗ、基板温度を２０℃とする。その後、レジストパターンを除去する。
【００５２】
次に、図４に示すように、層間絶縁膜９の表面のクリーニングを行った後、例えば選択ＣＶＤ法により例えばＡｌなどの導電材料を、接続孔１０に、上層配線溝１１の底面から溢れるまで、すなわち上層配線溝１１の底面より高い高さまで埋め込むことによりコンタクトプラグ１２を形成する。ここで、このコンタクトプラグ１２の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとしてジメチルアルミニウムハイドライド（Dimethyl Aluminum Hydride 、ＤＭＡＨ、Ａｌ（ＣＨ3 ）2 Ｈ）を用い、その流量を０．１１ｇ／ｍｉｎとし、また、キャリアガスとしてＨ2 ガスを用い、その流量を６５０ｓｃｃｍとし、圧力を２６６Ｐａ、基板加熱温度を２００℃とする。
【００５３】
次に、層間絶縁膜９の表面の約１分間のスパッタエッチクリーニング処理を行う。このスパッタエッチクリーニング処理条件の一例を挙げると、雰囲気ガスとして、Ａｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基板加熱温度を４００℃とする。
【００５４】
次に、図５に示すように、例えばＬＤスパッタリング法により全面にＴｉ膜およびＴｉＮ膜を順次形成することによりＴｉＮ／Ｔｉ膜１３を形成する。このＴｉ膜およびＴｉＮ膜の膜厚は、例えばそれぞれ２０ｎｍおよび５０ｎｍである。ここで、Ｔｉ膜の形成におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃とする。また、ＴｉＮ膜の形成におけるスパッタ条件の一例を挙げると、雰囲気ガスとして、ＡｒおよびＮ2 の混合ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよび７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度を４００℃とする。
【００５５】
次に、真空中で連続的に例えばスパッタリング法により、ＴｉＮ／Ｔｉ膜１３上にＣｕを０．５％含んだＡｌ合金膜１４を形成する。このＡｌ合金膜１４の膜厚は例えば８００ｎｍである。ここで、Ａｌ合金膜１４の形成におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板加熱温度を４００℃とする。
【００５６】
ここで、基板加熱温度を４００℃と高温にするのは、次の理由による。すなわち、Ａｌ合金膜１４の一部は、次の工程で行われる高圧リフローによって配線溝１２の内部に押し込まれる。この高圧リフロー法によるＡｌ合金の配線溝１２への押し込みの効果を十分なものとするためには、Ａｌ合金膜１４を形成した際に配線溝１２の内部にボイド１５が残るようにし、いわゆるブリッジ形状を形成する必要がある。そこで、このブリッジ形状を形成しやすくするために、Ａｌ合金膜１４の形成における基板加熱温度を高くし、表面張力によりＡｌ合金膜１４が変形しやすくなる効果を助長させる。
【００５７】
次に、Ｓｉ基板１をリフロー炉内に入れ、Ａｌ合金膜１４を高圧でリフローさせる。すなわち、炉内における雰囲気ガスとして例えばＡｒなどの不活性ガスを、例えば１０6 Ｐａ以上の高圧で導入し、ほぼ４５０℃の温度でほぼ２分間の高圧リフローを行う。これによって、Ａｌ合金膜１４がリフローして上層配線溝１１の上部にＡｌ合金が充填されるとともに、Ａｌ合金膜１４上面の表面平坦化が行われる。
【００５８】
次に、図６に示すように、例えばＣＭＰ法により、層間絶縁膜９の面が露出するまでＡｌ合金膜１４およびＴｉＮ／Ｔｉ膜１３をラッピングすることにより除去する。このＣＭＰ法による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベースでアルミナ（Ａｌ2 Ｏ3 ）含有のスラリーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとする。
【００５９】
以上の工程を経て、コンタクトプラグ１２上に上層溝配線１６が形成される。そして、選択ＣＶＤ法によりＡｌが接続孔１０に上層配線溝１１の底面より高い高さまで埋め込まれているとともに、配線材料としての、Ｃｕを０．５％含んだＡｌ合金が上層配線溝１１の上部に埋め込まれた半導体装置が完成される。
【００６０】
以上説明したように、この第１の実施形態によれば、選択ＣＶＤ法によりＡｌを上層配線溝１１の底面より高い高さまで埋め込み、コンタクトプラグ１２を形成した後、スパッタリング法により上層配線溝１１の上部にＡｌ合金を埋め込んでいることにより、コンタクトプラグ１２と上層溝配線１６との接触面積を接続孔１０の横断面の面積より大きくすることができる。そのため、コンタクトプラグ１２と上層溝配線１６とが異なる導電材料から構成されている場合においても、接続孔１０の近傍の上層溝配線１６におけるエレクトロマイグレーション耐性の劣化を抑制することができ、上層溝配線１６の配線信頼性を向上させることができる。
【００６１】
また、この第１の実施形態によれば、接続孔１０へのＡｌの埋め込みに選択ＣＶＤ法を用い、上層配線溝１１へのＡｌ合金の埋め込みにスパッタリング法などのＰＶＤ法を用いていることにより、コンタクトプラグ１２の形成における埋め込み特性を向上させつつ、配線に適した導電材料を溝配線に用いることができるので、溝配線の形成における歩留りを向上させることができる。
【００６２】
次に、この発明の第２の実施形態による半導体装置の製造方法について説明する。図７〜図９はこの第２の実施形態による半導体装置の製造方法を示す断面図である。
【００６３】
この第２の実施形態においては、まず、第１の実施形態と同様にして、接続孔１０の上方に上層配線溝１１を形成した後、層間絶縁膜９の表面のクリーニングを行う。
【００６４】
次に、図７に示すように、全面に例えばブランケットＣＶＤ法によりＡｌ膜１７を形成する。このＡｌ膜１７の膜厚は例えば５００ｎｍである。ここで、このＡｌ膜１７の形成におけるＣＶＤ条件の一例を挙げると、反応ガスとしてＤＭＥＡＡ（Dimethylethyl amine alane 、ＡｌＨ3 ：Ｎ（ＣＨ3 ）2 Ｃ2 Ｈ5 ）を用い、その流量を０．２０ｇ／ｍｉｎとし、キャリアガスとしてＨ2 ガスを用い、その流量を６５０ｓｃｃｍとし、圧力を３００Ｐａ、基板加熱温度を３００℃とする。
【００６５】
次に、図８に示すように、全面エッチバックを行うことにより、上層配線溝１１の内部以外の部分のＡｌ膜１７と上層配線溝１１の上部のＡｌ膜１７とを除去する。この際、Ａｌ膜１７の一部が上層配線溝１１の下部に残るように、エッチバックの最適化を行う。ここで、このＡｌ膜１７の全面エッチバックの条件の一例を挙げると、エッチングガスとして、三塩化ホウ素（ＢＣｌ3 ）および塩素（Ｃｌ2 ）の混合ガスを用い、それらの流量をそれぞれ６０ｓｃｃｍおよび９０ｓｃｃｍとし、圧力を２Ｐａ、ＲＦパワーを５０Ｗ、μ波の出力を３００ｍＡとする。
【００６６】
次に、層間絶縁膜９の表面のスパッタエッチクリーニング処理をほぼ１分間行う。ここで、このスパッタエッチクリーニング処理条件の一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＲＦバイアスを１０００Ｖ、基板加熱温度を４００℃とする。
【００６７】
その後、図９に示すように、例えばＬＤスパッタリング法によりＴｉＮ／Ｔｉ膜１３を形成する。このＴｉ膜およびＴｉＮ膜の膜厚はそれぞれ例えば２０ｎｍおよび５０ｎｍである。ここで、Ｔｉ膜の形成におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてＡｒの不活性ガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板加熱温度を４００℃とする。また、ＴｉＮ膜の形成におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてＡｒおよびＮ2 の混合ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよび７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板加熱温度を４００℃とする。続いて、真空中で連続的に、例えばスパッタリング法によりＣｕを０．５％含んだＡｌ合金膜１４を形成する。このＡｌ合金膜１４の膜厚は例えば５００ｎｍである。
【００６８】
次に、Ｓｉ基板１をリフロー炉内に入れ、Ａｌ合金膜１４の約２分間のリフロー処理を行う。具体的には、例えばＡｒの不活性ガス雰囲気中において、Ａｌ合金膜１４を再結晶温度以上の温度で加熱することにより流動性を高め、上層配線溝１１の上部に流し込む。ここで、このＡｌ合金膜１４のリフローにおけるリフロー条件の一例を挙げると、Ａｒガスの圧力を０．４Ｐａ、基板加熱温度を４５０℃とする。
【００６９】
次に、例えばＣＭＰ法により上層配線溝１１の内部以外の部分のＡｌ合金膜１４およびＴｉＮ／Ｔｉ膜１３をラッピングすることにより除去する。ここで、このＣＭＰ法による研磨の条件の一例を挙げると、Ｈ2 Ｏ2 ベースでＡｌ2 Ｏ3 含有のスラリーを用いて、研磨圧力を１００ｇ／ｃｍ2 、流量を１００ｃｃ／ｍｉｎ、温度を２５〜３０℃とし、回転数については定盤を３０ｒｐｍ、研磨ヘッドを３０ｒｐｍとする。
【００７０】
以上の工程を経て、コンタクトプラグ１２上に上層溝配線１８が形成される。そして、ブランケットＣＶＤ法とエッチバック法とによりＡｌが配線溝の底面より高い高さまで埋め込まれているとともに、Ｃｕを０．５％含むＡｌ合金が上層配線溝に埋め込まれている半導体装置が完成される。
【００７１】
この第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００７２】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００７３】
例えば、上述の実施形態において挙げた数値、材料、エッチング方法および成膜方法はあくまでも例に過ぎず、必要に応じてこれと異なる数値、材料、エッチング方法および成膜方法を用いてもよい。
【００７４】
また、例えば上述の実施形態においては、上層溝配線１６、１８はコンタクトプラグ１２を介して下層溝配線５と接続されているが、溝配線１６、１８を、例えばトランジスタの拡散層などに接続するようにしてもよい。
【００７５】
また、例えば上述の第１の実施形態においては、層間絶縁膜９からの脱ガスによりＡｌ合金膜１４が酸化されるのを防止するために、層間絶縁膜９の表面のスパッタエッチクリーニング処理を行う前に、高圧リフロー法における基板加熱温度より高い温度（例えば、５００℃）でＳｉ基板１を加熱し、層間絶縁膜９の脱ガスを行うようにしてもよい。
【００７６】
【発明の効果】
以上説明したように、この発明によれば、接続孔と配線溝とを形成し、接続孔に配線溝の底面より高い高さまで第１の導電材料で埋め込み、配線溝を第２の導電材料で埋め込んでいることにより、リソグラフィ工程におけるマスクの合わせずれに起因して、接続孔の位置と配線溝の位置とにずれが生じるか否かにかかわらず、接続孔に埋め込む第１の導電材料と、配線溝に埋め込む第２の導電材料との接触面積を接続孔の横断面の面積よりも大きくすることができるので、接続孔に埋め込まれる第１の導電材料と配線溝に埋め込まれる第２の導電材料とが互いに異なる導電材料である場合でも、接続孔の近傍におけるボイドの発生を低減することができるので、エレクトロマイグレーション耐性の劣化を抑制することができ、配線信頼性が高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図２】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態による半導体装置の製造方法を説明するための断面図である。
【図７】この発明の第２の実施形態による半導体装置の製造方法を説明するための断面図である。
【図８】この発明の第２の実施形態による半導体装置の製造方法を説明するための断面図である。
【図９】この発明の第２の実施形態による半導体装置の製造方法を説明するための断面図である。
【図１０】従来の技術における溝配線の形成方法を説明するための断面図である。
【図１１】従来の技術における溝配線の形成方法を説明するための断面図である。
【図１２】従来の技術における溝配線の形成方法を説明するための断面図である。
【図１３】従来の技術における溝配線の形成方法を説明するための断面図である。
【図１４】従来の技術におけるデュアルダマシン構造を説明するための断面図である。
【図１５】従来の技術におけるデュアルダマシン構造を説明するための断面図である。
【図１６】従来の技術におけるデュアルダマシン構造を説明するための断面図である。
【図１７】従来の技術における配線および接続孔を示す平面図である。
【図１８】従来の技術におけるボーダレス接続孔構造を示す平面図である。
【図１９】従来の技術におけるボーダレス接続孔構造の形成方法を説明するための断面図である。
【図２０】従来の技術におけるボーダレス接続孔構造の形成方法を説明するための断面図である。
【図２１】従来の技術におけるボーダレス接続孔構造の形成方法を説明するための断面図である。
【図２２】従来の技術におけるボーダレス接続孔構造の形成方法の問題点を説明するための断面図である。
【図２３】従来の技術におけるボーダレス接続孔構造の形成方法の問題点を説明するための断面図である。
【図２４】従来の半導体装置の問題点を説明するための断面図である。
【符号の説明】
２、７、９・・・層間絶縁膜、３・・・下層配線溝、５・・・下層溝配線、１０・・・接続孔、１１・・・上層配線溝、１２・・・コンタクトプラグ、１６、１８・・・上層溝配線
【図１】
0003661362.tif 000002
【図２】
0003661362.tif 000003
【図３】
0003661362.tif 000004
【図４】
0003661362.tif 000005
【図５】
0003661362.tif 000006
【図６】
0003661362.tif 000007
【図７】
0003661362.tif 000008
【図８】
0003661362.tif 000009
【図９】
0003661362.tif 000010
【図１０】
0003661362.tif 000011
【図１１】
0003661362.tif 000012
【図１２】
0003661362.tif 000013
【図１３】
0003661362.tif 000014
【図１４】
0003661362.tif 000015
【図１５】
0003661362.tif 000016
【図１６】
0003661362.tif 000017
【図１７】
0003661362.tif 000018
【図１８】
0003661362.tif 000019
【図１９】
0003661362.tif 000020
【図２０】
0003661362.tif 000021
【図２１】
0003661362.tif 000022
【図２２】
0003661362.tif 000023
【図２３】
0003661362.tif 000024
【図２４】
0003661362.tif 000025