(57)【特許請求の範囲】
【請求項１】
光を電荷に変換するフォトゲ−トと、前記電荷を取り出すためのＭＯＳ型トランジスタとを一体化させた素子を有する半導体装置であって、前記素子は、絶縁膜上に半導体膜を積層した基板に形成されており、
前記フォトゲ−トを形成している前記半導体膜の厚さを、前記ＭＯＳ型トランジスタを形成している前記半導体膜の厚さよりも大としたことを特徴とする半導体装置。
【請求項２】
前記フォトゲ−トを形成している前記半導体膜と、前記トランジスタのソ−ス領域とが隣接していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板は、絶縁膜上にシリコン膜を積層したＳＯＩ基板であることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
光を電荷に変換するフォトゲ−トと、前記電荷を取り出すためのＭＯＳ型トランジスタとを一体化させた素子を有する半導体装置の製造方法において、
絶縁膜上にシリコン膜を積層したＳＯＩ基板を用いるとともに、前記絶縁膜上に積層した前記シリコン膜上に、前記フォトゲ−トの形成領域は覆われ、前記ＭＯＳ型トランジスタの形成領域は露出するように耐酸化性膜パタ−ンを成膜した状態で酸化処理を施し、それによって形成された酸化シリコン膜を取り除くことによって、厚いシリコン膜から形成される前記フォトゲ−トの形成領域と、薄いシリコン膜から形成される前記ＭＯＳ型トランジスタの形成領域とを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１ないし請求項３のいずれかに記載された半導体装置を、マトリックス状に配設した構造を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に光を電荷に変換するフォトゲ−トと、電荷を取り出すためのトランジスタとを一体化させた素子を、絶縁膜上に半導体膜を積層した基板、例えば、絶縁膜上にシリコン膜を積層したＳＯＩ基板を利用して形成する半導体装置及びその製造方法並びに電子機器に関する。
【０００２】
【従来の技術】
最近、光を電気信号として取り出す半導体装置として、フォトゲ−トとＭＯＳ型トランジスタとを一体化させた構造を有する素子が利用されている。この素子を、いわゆるバルクのシリコン基板に集積することで、フォトゲ−トで吸収した光を電荷に変換し、この電荷をＭＯＳ型トランジスタによって電気信号として取り出す半導体装置を形成している。ここで、素子間を分離するための一手段としてシリコン基板にｐｎ接合を形成し、これに逆バイアス電圧を加えることで、ｎ形部分相互において電流を貫通させないようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、半導体素子を高集積化するために、半導体集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）においてトランジスタ間を近づけて集積すると、バルクのシリコン基板に直接素子を形成する構成では、トランジスタの出力回路につながるソ−スとシリコン膜間、もしくはドレインとシリコン膜間に、無視できない接合リ−ク電流が発生してしまう。これが、暗電流となって、雑音が発生し、Ｓ／Ｎ比及びダイナミックレンジを低下させてしまう。
【０００４】
また、バルクのシリコン基板に直接素子を形成する構成では、高エネルギ−の入射光がシリコン膜の深部まで入り込み、電子−正孔対を発生させる恐れがあり、この電荷が隣接するフォトゲ−トに入り込むと、入射光と電気信号との正確な相関がとれなくなってしまう。
【０００５】
このような問題を解決するために、本発明者等は、バルクのシリコン基板上に絶縁膜を形成し、さらにその上面にシリコン膜を積層した構造を有するＳＯＩ基板のように、絶縁膜上に半導体膜を積層した基板に、半導体素子を形成することに着目した。
【０００６】
つまり、前記ＳＯＩ基板等にフォトゲ−トとＭＯＳ型トランジスタとを一体化させた素子を形成することで、無視できない接合リ−ク電流を減少させ、また、高エネルギ−の入射光による電荷がフォトゲ−トに入り込むことを抑制することが期待できる。
【０００７】
そこで、本発明は、ＳＯＩ基板等を利用して、フォトゲ−ト及びＭＯＳ型トランジスタを一体化させた素子を形成する半導体装置及びその製造方法並びに電子機器を提供することを課題としている。
【０００８】
【課題を解決するための手段】
このような課題を解決するために、請求項１に係る発明は、光を電荷に変換するフォトゲ−トと、前記電荷を取り出すためのＭＯＳ型トランジスタとを一体化させた素子を有する半導体装置であって、前記素子は、絶縁膜上に半導体膜を積層した基板に集積されており、前記フォトゲ−トを形成している前記半導体膜の厚さを、前記ＭＯＳ型トランジスタを形成している前記半導体膜の厚さよりも大としたことを特徴とする半導体装置とした。
【０００９】
請求項１に係る発明において、フォトゲ−トとＭＯＳ型トランジスタとを一体化させた素子を、絶縁膜上に半導体膜を積層した基板、例えば、請求項３に記載の発明のように、ＳＯＩ基板に形成したことによって、ＭＯＳ型トランジスタのソ−ス或いはドレインと半導体膜との間に流れる接合リ−ク電流が減少するため、Ｓ／Ｎ比及びダイナミックレンジを向上させる。
【００１０】
また、前記素子を、絶縁膜上に半導体膜を積層した基板に形成したことによって、光によって発生した電荷が半導体膜の下方にまで拡散することが抑制でき、電荷を効率よく捕集することができる。
【００１１】
さらに、フォトゲ−トを形成している半導体膜の厚さを、ＭＯＳ型トランジスタを形成している半導体膜の厚さよりも大としたことによって、フォトゲ−ト及びＭＯＳ型トランジスタに利用するためにそれぞれ最適な膜の厚さとすることが可能となる。
【００１２】
よって、フォトゲ−トにおける光変換効率及びＭＯＳ型トランジスタにおけるスイッチング動作の高速性をともに向上させるために有効である。
【００１３】
なお、本発明に係る半導体装置は、絶縁膜上に半導体膜を積層した基板に、素子を作り込むことにより形成することもできるし、或いは、別の基板上に設けられた半導体膜内に素子を作り込み、その半導体膜を基板から剥がして絶縁膜上に張り付けることにより形成することもできる。
【００１４】
また、請求項２に係る発明は、請求項１に係る発明である半導体装置において、前記フォトゲ−トを形成している前記半導体膜と、前記ＭＯＳ型トランジスタのソ−ス領域とが隣接されているものとした。
【００１５】
請求項２に係る発明において、フォトゲ−トを形成している半導体膜と、ＭＯＳ型トランジスタのソ−ス領域とを隣接させたことによって、フォトゲ−トで変換された電荷が、速やかにＭＯＳ型トランジスタのソ−ス領域に転送されるため、効率よく電荷を転送することが可能となる。
【００１６】
さらに、請求項３に係る発明は、請求項１又は請求項２に係る発明である半導体装置において、前記基板は、絶縁膜上にシリコン膜を形成したＳＯＩ基板としたものである。
【００１７】
さらに、請求項４に係る発明は、光を電荷に変換するフォトゲ−トと、前記電荷を取りだすためのＭＯＳ型トランジスタとを一体化させた素子を有する半導体装置の製造方法において、前記絶縁膜上に前記シリコン膜を積層したＳＯＩ基板を用いるとともに、前記絶縁膜上に積層した前記シリコン膜上の前記フォトゲ−ト形成領域は覆われ、前記ＭＯＳ型トランジスタの形成領域は露出するように耐酸化性膜パタ−ンを成膜した状態で酸化処理を施し、それによって形成された酸化シリコン膜を取り除くことによって、厚いシリコン膜から形成される前記フォトゲ−トの形成領域と、薄いシリコン膜から形成される前記ＭＯＳ型トランジスタの形成領域とを形成する工程を有することを特徴とする半導体装置の製造方法とした。
【００１８】
請求項４に係る発明において、フォトゲ−トとＭＯＳ型トランジスタとを一体化させた素子を、絶縁膜上にシリコン膜を積層したＳＯＩ基板に形成するという製造工程を有していることによって、素子をバルクのシリコン基板に形成する際に生じる種々の問題を阻止するために有効な半導体装置を形成することが可能となる。
【００１９】
また、絶縁膜上に積層した前記シリコン膜上に、フォトゲ−トの形成領域は覆われ、ＭＯＳ型トランジスタの形成領域は露出するように耐酸化性パタ−ンを成膜した状態で酸化処理を施し、それによって形成された酸化シリコン膜を取り除くという製造工程を有していることによって、厚さの異なるシリコン膜を容易に形成することが可能となるため、フォトゲ−ト及びＭＯＳ型トランジスタに利用するのにそれぞれ最適なシリコン膜の厚さを得ることが可能となる。
【００２０】
さらに、請求項５に係る発明は、請求項１ないし請求項３のいずれかに記載された半導体装置を、マトリックス状に配設したことを特徴とする電子機器とした。
【００２１】
請求項５に係る発明において、請求項１ないし請求項３のいずれかに記載された半導体装置を、マトリックス状に配設したことによって、平面上に微小な素子を集積することができるため、二次元の光学像を受光することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を用いて説明する。図１〜図７は、本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【００２３】
まず、実施形態における完成した半導体装置１について簡単に説明すると、図７に示すように、半導体装置１は、厚いｐ型シリコン基板２上に形成した酸化シリコンからなる絶縁膜３の上面に、薄いシリコン膜４を積層したＳＯＩ基板２０に形成されている。シリコン膜４は、光を吸収して電荷に変換するフォトゲ−ト１ａにも、電荷を取り出すためのＭＯＳ型トランジスタ１ｂにも利用されているが、フォトゲ−ト１ａに利用されているシリコン膜４は、ＭＯＳ型トランジスタ１ｂに利用されているシリコン膜４よりも厚みを持たせてある。
【００２４】
シリコン膜４の上面は、ゲ−ト酸化膜７で覆われ、さらに、その上面のフォトゲ−ト１ａと、ＭＯＳ型トランジスタ１ｂのゲ−ト１０とに対応した位置に、多結晶シリコン９からなるゲ−ト電極９ａ、９ｂが形成されている。ゲ−ト電極９ａ、９ｂの上面は、酸化シリコンからなる第１層絶縁膜１３で覆われており、該第１層絶縁膜１３には、フォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂのゲ−ト電極９ａ、９ｂにつながるコンタクト開口が施されている。該コンタクト開口部には、配線用金属１４としてアルミニウムが蒸着してある。第１層絶縁膜１３の上面は、前記第１層絶縁膜１３と同様に、酸化シリコンからなる第２層絶縁膜１５が積層してあり、その上面にアルミニウムからなる配線用金属１４を蒸着したのち、窒化シリコンからなるパッシベ−ション膜１６を積層して、前記第２層絶縁膜１５を保護している。また、フォトゲ−ト１ａを形成しているシリコン膜４とＭＯＳ型トランジスタ１ｂのソ−ス１１とは隣接して形成してある。
【００２５】
次に、半導体装置１の製造方法の一例を説明する。
【００２６】
まず、図１に示すように、厚いｐ型シリコン基板２上に形成した酸化シリコンからなる絶縁膜３の上面に、薄いシリコン膜４を成膜してＳＯＩ基板２０を形成する。ここで、市販のＳＯＩ基板を使用しても構わない。次に、ＳＯＩ基板２０上の全面に耐酸化性膜としての窒化シリコン膜を成膜し、それをパタ−ニングして、フォトゲ−ト１ａの形成領域上には、窒化シリコン膜５を積層し、ＭＯＳ型トランジスタ１ｂの形成領域は露出させた状態で、酸化処理を行う。
【００２７】
すると、図２に示すように、窒化シリコン膜５で覆ったシリコン膜４は、酸素の拡散が阻止され、酸化はほとんど起こらないが、露出していたシリコン膜４には、厚い酸化シリコン膜６が形成される。その後、ウェットエッチングにより、窒化シリコン膜５及び酸化シリコン膜６を取り除くことによって、フォトゲ−ト１ａの形成領域は厚く、ＭＯＳ型トランジスタ１ｂの形成領域は薄いシリコン膜４を得ることができる。例えば、フォトゲ−ト１ａの厚みを１μｍとし、ＭＯＳ型トランジスタ１ｂの厚みを１０００・とする。
【００２８】
次に、図３に示すように、フォトゲ−ト１ａの形成領域及びＭＯＳ型トランジスタ１ｂの形成領域をともに窒化シリコン膜５で覆った状態で、酸化処理を行い、厚い酸化シリコンからなるＬＯＣＯＳ酸化膜６０を形成することにより、フォトゲ−ト１ａとＭＯＳ型トランジスタ１ｂとを具備した素子形成領域１ｃを、他の素子形成領域（図示せず）から分離する。
【００２９】
次に、図４に示すように、図３で形成した素子形成領域１ｃ上全面に、酸化シリコンからなる薄いゲ−ト酸化膜７を形成する。次いで、公知のフォトリソグラフィ技術を利用して、フォトゲ−ト１ａの形成領域は覆い、ＭＯＳ型トランジスタ１ｂの形成領域は露出するように、レジスト８のパタ−ンを形成した状態で、ｐ形領域を形成するためのＢＦ2イオンを注入する。
【００３０】
ここで、ＭＯＳ型トランジスタ１ｂの形成領域におけるシリコン膜４には、ｐ-拡散層が形成され、これをゲ−ト１０とする。
【００３１】
次に、図５に示すように、図４の工程で形成した薄いゲ−ト酸化膜７上の全面に、公知のＣＶＤ法によって、多結晶シリコン膜９を堆積させる。ここで、ゲ−ト１ａ、１０の抵抗を下げるために、ＣＶＤ法におけるＳｉＨ4の熱分解と同時にＰを含むガスを流している。次いで、図４と同様の方法で、フォトゲ−ト１ａの形成領域及びＭＯＳ型トランジスタ１ｂにおけるゲ−ト１０の形成領域を覆い、ＭＯＳ型トランジスタのソ−ス１１及びドレイン１２の形成領域は露出するように、レジスト（図示しない）のパタ−ンを形成した状態で、ドライエッチングを施す。
【００３２】
ここで、フォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂのゲ−ト１０に対応した位置に多結晶シリコン膜９が形成され、これをフォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂのゲ−ト電極９ａ、９ｂとする。
【００３３】
そして、このレジストを除去したのちに、ｎ形領域を形成するためのＰイオンを注入する。すると、多結晶シリコン膜９を形成したフォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂのゲ−ト１０には、多結晶シリコン膜９がマスクとなるためＰイオンは侵入できないが、多結晶シリコン膜９が形成されていないＭＯＳ型トランジスタ１ｂのソ−ス１１及びドレイン１２の形成領域には、ｎ+拡散層が形成される。
【００３４】
このｎ+拡散層に、活性化ランプアニ−ルを照射することで、イオン注入によって破壊されたＳＯＩ基板２０の結晶性を回復すると同時にＰイオンを活性化させるため、自由電子や正孔がキャリアとして働くようになる。
【００３５】
次に、図６で示すように、図５の工程で形成したゲ−ト電極９ａ、９ｂ上に、酸化シリコンからなる第１層絶縁膜１３を積層する。さらに、フォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂそれぞれのゲ−ト電極９ａ、９ｂに配線を行うため、前記第１層絶縁膜１３にコンタクト開口を行う。まず、図４と同様の方法で、コンタクト開口を行うゲ−ト電極９ａ、９ｂ及びＭＯＳ型トランジスタのドレイン１２と対応する位置の第１層絶縁膜１３が露出するように、レジスト（図示しない）のパタ−ンを形成する。この状態で、ドライエッチングを施し、ゲ−ト電極９ａ、９ｂ及びＭＯＳ型トランジスタ１ｂのドレイン１２と対応する位置の第１層絶縁膜１３を除去する。そして、残ったレジストを除いたのち、コンタクト開口部に配線用金属１４としてアルミニウムを蒸着する。
【００３６】
次に、図７に示すように、第１層絶縁膜１３の上面に、図６の工程と同様に酸化シリコンからなる第２層絶縁膜１５を積層し、その上面に配線用金属１４としてアルミニウム層を蒸着したのち、エッチングによって、アルミニウムを配線部分のみに形成する。そして、酸化シリコン膜からなる第２層絶縁膜１５を保護するため、窒化シリコンからなるパッシベ−ション層１６を最上層に積層することによって、フォトゲ−ト１ａとＭＯＳ型トランジスタ１ｂとを一体化させた素子を有する半導体装置１を完成させる。
【００３７】
ここで、半導体装置１は、フォトゲ−ト１ａのゲ−ト電極９ａに電圧を加えた状態で、光を受けると、その受けた光の強度に応じた電荷をフォトゲ−ト１ａに発生させる。そして、ＭＯＳ型トランジスタ１ｂのゲ−ト電極９ｂに電圧を加えることにより、フォトゲ−ト１ａに発生させた電荷をＭＯＳ型トランジスタ１ｂのソ−ス１１より取り出して、ＭＯＳ型トランジスタ１ｂのドレイン１２より電気信号として出力する。
【００３８】
このような半導体装置１において、絶縁膜３の上面にシリコン膜４を積層したＳＯＩ基板２０に素子を形成したことによって、無視できない接合リ−ク電流、つまり暗電流を流れにくくする。よって、Ｓ／Ｎ比及びダイナミックレンジが向上するため、雑音を抑制することができる。また、素子間を近づけて作製することが可能となるため、半導体素子の高集積化に有効である。
【００３９】
また、ＳＯＩ基板２０に素子を形成したことによって、高エネルギ−の入射光であってもシリコン膜４を突き抜けて絶縁膜３で電離するため、隣接するフォトゲ−ト１ａに電荷が入り込まない。このため、入射像のコントラスト及び光変換効率を向上させる。
【００４０】
さらに、絶縁膜３上に形成したシリコン膜４の厚みを、フォトゲ−ト１ａとＭＯＳ型トランジスタ１ｂのそれぞれに最適な厚みとしたことによって、フォトゲ−ト１ａでは、光を効率よく電荷に変換し、ＭＯＳ型トランジスタ１ｂでは、電荷を効率よく電気信号として出力することができる。このため、フォトゲ−ト１ａからＭＯＳ型トランジスタ１ｂへの電荷転送効率を向上させる。
【００４１】
さらに、フォトゲ−ト１ａを形成しているシリコン膜４と、ＭＯＳ型トランジスタ１ｂのソ−ス１１とを隣接して形成したことによって、フォトゲ−ト１ａで変換した電荷を、効率よくＭＯＳ型トランジスタ１ｂに転送することが可能となる。
【００４２】
ここで、本実施の形態において、フォトゲ−ト１ａへのコンタクト開口部を、図６や図７に示すように、フォトゲ−ト１ａの頂点ではなく端部に設けることで、ＭＯＳ型トランジスタ１ｂへのコンタクト開口と同一工程でのエッチングが許容できる条件となるため、作業効率を向上させることができる。
【００４３】
さらに、フォトゲ−ト１ａとＭＯＳ型トランジスタ１ｂとを一体化させた素子を、マトリックス状に配設したことによって、平面状に微小な素子を集積することができるため、二次元の光学像を受光することが可能となる。よって、コピ−機及びスキャナ等の電子機器における画像品質を向上させることができる。
【００４４】
さらに、本実施の形態において、フォトゲ−ト１ａを形成するシリコン膜４の厚さを１μｍとし、ＭＯＳ型トランジスタ１ｂを形成するシリコン膜４の厚さを１０００・としたが、フォトゲ−ト１ａ及びＭＯＳ型トランジスタ１ｂに利用するために最適なシリコン膜４の厚さを有するのであれば、これに限らない。
【００４５】
なお、絶縁膜３、１３、１５、耐酸化性膜５、配線用金属１４、ゲ−ト電極９、パッシベ−ション膜１６等、それぞれ本実施の形態に用いた材料と同様の作用を得るものであれば、本実施の形態に限らない。
【００４６】
また、本実施の形態において、絶縁膜３上にシリコン膜４を積層したＳＯＩ基板２０を使用したが、絶縁膜３上に形成するのはシリコン膜４に限らず、他の半導体でも構わない。さらに、絶縁体として、酸化シリコンからなる絶縁膜３を使用したが、これに限らず、サファイア等他の絶縁体を使用しても構わない。
【００４７】
【発明の効果】
以上説明したように、請求項１〜請求項３に係る発明によると、フォトゲ−トとＭＯＳ型トランジスタとを一体化させた素子を、絶縁膜上に半導体膜を積層した基板、例えば、ＳＯＩ基板に形成したことによって、素子間に流れる無視できない接合リ−ク電流を減少させる。さらに、光により発生した電荷が半導体膜の下方にまで拡散することが抑制できるため、電荷を効率よく捕集することができる。このため、半導体素子の高集積化に有効であり、高感度かつ省電力性に優れた半導体装置を得ることができる。
【００４８】
また、フォトゲ−トを形成している半導体膜の厚さを、ＭＯＳ型トランジスタを形成している半導体膜の厚さよりも大としたことによって、フォトゲ−ト及びＭＯＳ型トランジスタに利用するためにそれぞれ最適な膜の厚さとすることが可能となる。このため、光変換効率の高いフォトゲ−トと、スイッチング動作の高速性に優れたＭＯＳ型トランジスタとを備えた高感度かつ省電力性の半導体装置を得ることができる。
【００４９】
特に、請求項２に係る発明によると、フォトゲ−トを形成している半導体膜と、ＭＯＳ型トランジスタのソ−ス領域とを隣接させたことによって、効率よく電荷を転送することが可能となる。このため、スイッチング動作の高速性かつ省電力性に優れた半導体装置を得ることができる。
【００５０】
また、請求項４に係る発明によると、絶縁膜上に積層したシリコン膜上に、フォトゲ−トの形成領域は覆われ、ＭＯＳ型トランジスタの形成領域は露出するように耐酸化性膜パタ−ンを成膜した状態で、酸化処理を施し、それによって形成された酸化シリコン膜を取り除くことにより、厚さの異なるシリコン膜を容易に形成することができる。よって、厚いシリコン膜から形成されるフォトゲ−トの形成領域と、薄いシリコン膜から形成されるＭＯＳ型トランジスタの形成領域とを形成することができ、フォトゲ−ト及びＭＯＳ型トランジスタに利用するためにそれぞれ最適な膜の厚さを得ることが可能となる。このため、光変換効率に高いフォトゲ−トと、スイッチング動作の高速性に優れたＭＯＳ型トランジスタとを具備した高感度かつ省電力性の半導体装置を形成することができる。
【００５１】
さらに、請求項５に係る発明によると、本発明における半導体装置を、マトリックス状に配設したことによって、平面上に微小な素子を集積することができるため、二次元の光学像を受光することが可能となる。
【００５２】
よって、コピ−機やスキャナ等の電子機器における画像品質を向上させるために有効である。
【図面の簡単な説明】
【図１】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図２】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図３】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図４】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図５】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図６】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【図７】  本発明の実施例にかかる半導体装置の製造工程の一部を示す部分拡大断面図である。
【符号の説明】
１          半導体装置
１ａ        フォトゲ−ト
１ｂ        ＭＯＳ型トランジスタ
１ｃ        素子形成領域
２          シリコン基板
２０        ＳＯＩ基板（絶縁膜上に半導体膜を積層した基板）
３          絶縁膜
４          シリコン膜
５          耐酸化性膜
６、６０    酸化シリコン膜
７          ゲ−ト酸化膜
８          レジスト
９          多結晶シリコン膜
９ａ、９ｂ  ゲ−ト電極
１０        ゲ−ト（ｐ-拡散層）
１１        ソ−ス（ｎ+拡散層）
１２        ドレイン（ｎ+拡散層）
１３        第１層絶縁膜
１４        配線用金属
１５        第２層絶縁膜
１６        パッシベ−ション膜
【図１】
0003654175.tif 000002
【図２】
0003654175.tif 000003
【図３】
0003654175.tif 000004
【図４】
0003654175.tif 000005
【図５】
0003654175.tif 000006
【図６】
0003654175.tif 000007
【図７】
0003654175.tif 000008