(57)【特許請求の範囲】
【請求項１】
所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器と、
前記データ変換器によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタと、
前記帯域通過フィルタによって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路と、
前記２値化回路から出力されるクロック信号に基づいて前記ＮＲＺ方式のデータ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを算出する算出モジュールとを備え、
前記帯域通過フィルタ及び前記２値化回路を一組の回路とし、該一組の回路が複数組直列に接続されていることを特徴とする測定装置。
【請求項２】
前記測定装置は、前記誤り率の測定を行う測定装置であって、
前記算出モジュールは、誤り測定部において、
最終組の２値化回路から出力されるクロック信号に基づいて、前記ＮＲＺ方式のデータ信号の符号を読み取る符号読取モジュールと、
前記符号読取モジュールによって読み取られた符号列と基準の符号列とを比較する符号比較モジュールと、
前記符号比較モジュールの比較結果に基づいて誤り率を算出する誤り率算出モジュールと、
を備える請求項１に記載の測定装置。
【請求項３】
前記測定装置は、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する対応する組の帯域通過フィルタ内部での緩和振動によって対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ特性及びワンダ特性の少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部において、
最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュールと、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出するジッタ及びワンダ算出モジュールと、
を備える請求項１に記載の測定装置。
【請求項４】
前記一組の回路には、前記帯域通過フィルタと前記２値化回路との間に設けられる増幅器が備えられており、前記増幅器は、それぞれ、対応する組の帯域通過フィルタによって抽出された信号成分を増幅して対応する組の２値化回路に出力する請求項１に記載の測定装置。
【請求項５】
前記複数組における２値化回路のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧に設定するようにしている請求項１に記載の測定装置。
【請求項６】
最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器と、前記位相比較器によって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器に出力する電圧制御発振器モジュールとを含む位相同期ループモジュールと、前記位相同期ループモジュールの前記位相比較器によって検出された位相差に基づいて、前記最終組の２値化回路から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュールとを備えたしきい値算出用の位相差検出モジュールと、
前記しきい値算出用の位相差検出モジュールの前記クロック信号欠落検出モジュールによって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュールの前記位相比較器によって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路における前記期間のクロック信号の欠落を補うための最適のしきい値を算出して前記最終組の２値化回路に供給するしきい値算出モジュールと、
をさらに備える請求項１に記載の測定装置。
【請求項７】
前記測定装置は、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部において、
前記最終組における２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュールと、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出するジッタ及びワンダ算出モジュールとを備え、
前記ジッタ／ワンダ測定部の前記位相差検出モジュールは、前記しきい値算出用の位相差検出モジュールと兼用されている請求項６に記載の測定装置。
【請求項８】
所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器と、
前記データ変換器によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタと、
前記帯域通過フィルタによって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路とを備え、
前記帯域通過フィルタ及び前記２値化回路を一組の回路とし、該一組の回路が複数組直列に接続されており、最終組における２値化回路から出力されるクロック信号に基づいて前記データ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを測定する測定装置に用いられるクロック再生回路。
【請求項９】
前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化する請求項８に記載のクロック再生回路。
【請求項１０】
前記一組の回路には、前記帯域通過フィルタと前記２値化回路との間に設けられる増幅器が備えられており、前記増幅器は、それぞれ、対応する組の帯域通過フィルタによって抽出された信号成分を増幅して対応する組の２値化回路に出力する請求項８に記載のクロック再生回路。
【請求項１１】
前記複数組における２値化回路のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧に設定するようにしている請求項８に記載のクロック再生回路。
【請求項１２】
前記最終組における２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器と、前記位相比較器によって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器に出力する電圧制御発振器モジュールとを含む位相同期ループモジュールと、前記位相同期ループモジュールの前記位相比較器によって検出された位相差に基づいて、前記最終組における２値化回路から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュールとを備えたしきい値算出用の位相差検出モジュールと、
前記しきい値算出用の位相差検出モジュールの前記クロック信号欠落検出モジュールによって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュールの前記位相比較器によって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路における前記期間のクロック信号の欠落を補うための最適のしきい値を算出して前記最終組の２値化回路に供給するしきい値算出モジュールと、
をさらに備える請求項８に記載のクロック再生回路。
【請求項１３】
前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部において、
前記最終組における２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュールと、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出するジッタ及びワンダ算出モジュールとを備え、
前記ジッタ／ワンダ測定部の前記位相差検出モジュールは、前記しきい値算出用の位相差検出モジュールと兼用されている請求項１２に記載のクロック再生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータ伝送システムの特性を高精度に測定する測定装置及びそれに用いられるクロック再生回路に係り、特に、ＲＺ方式のビット符号からなるデータ信号から、該データ信号が同一レベルで複数ビット分連続している期間でもクロック信号を正しく再生できるようにするための技術を採用してデータ信号の伝送に伴う誤り率やジッタやワンダ特性等を高精度に測定する測定装置及びそれに用いられるクロック再生回路に関する。
【０００２】
【従来の技術】
一般に、データ信号を伝送するデータ伝送システムやそのデータ伝送システムのジッタ特性等を測定を行う測定装置等では、データ信号から再生したクロック信号によってデータ信号の符号を読み取ったり、ジッタやワンダ特性の測定を行っている。
【０００３】
図９は、このような測定装置に用いられている従来のクロック再生回路１０の構成を示すブロック図である。
【０００４】
図９において、データ変換器１１は、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）方式で入力されるデータ信号ＤａをＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）方式のデータ信号Ｄｂに変換している。
【０００５】
ここで、ＲＺ方式は、あるビット符号とその次のビット符号の間でデータ信号の振幅を一旦基準レベルに戻す方式である。
【０００６】
また、ＮＲＺ方式は、あるビット符号とその次のビット符号との間でデータ信号の振幅を基準レベルに戻さない方式である。
【０００７】
そして、データを伝送する通常のシステムでは、同じ符号列であってもレベルの変移が少なくて済むＮＲＺ方式でデータの伝送を行っている。
【０００８】
データ変換器１１は、ＮＲＺ方式で入力されるデータ信号Ｄａ及びこのデータ信号Ｄａの反転信号の立ち上がりタイミングに同期した所定幅のパルスを生成出力する。
【０００９】
例えば、図１０Ａに示すように０，１の符号列に対応したＮＲＺ方式のデータ信号Ｄａが入力されたとき、データ変換器１１からは、図１０Ｂに示すように、データ信号Ｄａの立ち上がり、立ち下がりに同期した所定幅のパルス列からなるＲＺ方式のデータ信号Ｄｂが出力される。
【００１０】
ここで、データ信号Ｄａの符号が１ビット毎に反転している期間におけるデータ信号Ｄｂは、各符号毎にハイレベルに立ち上がってローレベルに戻るパルス列となる。
【００１１】
また、データ信号Ｄａの符号が同一で連続する期間におけるデータ信号Ｄｂは、ローレベルのままとなる。
【００１２】
したがって、このデータ信号Ｄｂをクロック信号として使用すれば、データ信号Ｄａの符号が同一で連続する期間はクロック信号が欠落することになる。
【００１３】
このような欠落期間があると、このクロック信号を使用する他の回路側での動作を保証することができなくなってしまうという問題がある。
【００１４】
このため、従来のクロック再生回路１０では、図９に示すように、データ変換器１１の後段に遅延加算回路１２を設けることにより、前述したようなクロック信号の欠落を補うようにしている。
【００１５】
この遅延加算回路１２は、データ変換器１１からＲＺ方式で出力されるデータ信号Ｄｂと、このデータ信号Ｄｂを遅延回路１２ａによって所定時間Ｔだけ遅延させた信号Ｄｂ′とをＯＲ回路（加算回路）１２ｂで論理加算して出力する。
【００１６】
ここで、例えば、遅延回路１２ａの遅延時間Ｔは、再生しようとするクロック信号の周期Ｔｃの整数倍に設定されており、例えば、遅延時間Ｔ＝Ｔｃであれば、遅延回路１２ａからは、図１０Ｃに示すように、データ信号Ｄｂを１クロック分遅延させたデータ信号Ｄｂ′が出力される。
【００１７】
そして、ＯＲ回路１２ｂからは、図１０Ｄに示すように、データ信号Ｄｂと該データ信号Ｄｂを１クロック分遅延させたデータ信号Ｄｂ′との論理和が出力される。
【００１８】
この図１０Ｄに示す出力は、図１０Ｂにおいてパルス列が出力されていない各期間に１つずつパルスを挿入した信号となるものであり、これをクロック信号とすればその欠落期間をなくすあるいは短縮することができる。
【００１９】
しかしながら、上記のように遅延加算回路１２の遅延回路１２ａの遅延時間Ｔを前記のようにクロック信号の周期Ｔｃに設定した場合、各欠落期間の先頭に１つだけしかパルスを補充することができないので、欠落期間の短縮効果としては低いという問題がある。
【００２０】
これを解決するために、図１１に示すようなクロック再生回路１０′として、遅延加算回路１２を複数段直列に設けることにより、クロック信号の欠落期間をさらに短縮することも考えられる。
【００２１】
しかるに、これではクロック再生回路としての構成が複雑化し、また、各段の遅延時間Ｔの変動やバラツキによって、再生したクロック信号に位相揺らぎが生じ、このクロック信号によるデータの識別やジッタ等の測定を正しく行うことができなくなってしまうという問題がある。
【００２２】
一方、特開平１１−３１３０５２号公報や特開２０００−１９７０４９号公報には、入力されるデータ信号からクロック信号成分を抽出するための所定の帯域特性を有する帯域通過フィルタと、この帯域通過フィルタによって抽出したクロック信号成分を所定レベルに増幅する飽和増幅器やＡＧＣ増幅器とを用いてクロック信号を再生するクロック再生回路が開示されている。
【００２３】
しかるに、このようなクロック再生回路に入力されるデータ信号中に同符号成分が著しく連続している部分が存在していたとすると、帯域通過フィルタから出力されるクロック信号には、図１２Ａに示すように、本来のクロック信号成分ａの他に、後述する帯域通過フィルタ内部での緩和振動に基づく種々の雑音成分ｂ，ｃ，ｄ，ｅ等が重畳されて現れるようになる。
【００２４】
ここで、帯域通過フィルタ内部での緩和振動とは、データ信号に同符号成分が著しく連続している期間が存在する場合に、図１２Ｂに示すように、該期間の直前まで入力されていたデータ信号に対する帯域通過フィルタ内部での振動現象のことである。
【００２５】
このような帯域通過フィルタ内部での緩和振動に基づく種々の雑音成分ｂ，ｃ，ｄ，ｅ等は、この緩和振動が存在している期間中、現れることになる。
【００２６】
この帯域通過フィルタ内部での緩和振動は、帯域通過フィルタの帯域特性の広狭に依存している。
【００２７】
すなわち、所定の搬送波周波数で伝送されるデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出する帯域通過フィルタの帯域特性が、前記所定の搬送波周波数に対応して狭い帯域特性に規定されている場合に帯域通過フィルタ内部での緩和振動が顕著に現れるようになる。
【００２８】
これに伴って、飽和増幅器やＡＧＣ増幅器から出力されるクロック信号には、図１２Ｃに示すように、本来のクロック信号成分ａ′の他に種々の雑音成分ｂ′，ｃ′，ｄ′，ｅ′等が重畳されて現れるようになる。
【００２９】
また、このような飽和増幅器やＡＧＣ増幅器は、帯域通過フィルタ内部での緩和振動が存在している期間では、図１２Ｃに示すように、非飽和領域で動作することになる。
【００３０】
このため、飽和増幅器やＡＧＣ増幅器は、単に、波形整形を行っているにすぎなく、この帯域通過フィルタ内部での緩和振動が存在している期間の出力はクロック信号として認識されないので、同符号耐力がないことになる。
【００３１】
この結果、このような飽和増幅器やＡＧＣ増幅器を用いてクロック信号を再生するクロック再生回路では、図１２Ｄに示すように、同符号連続期間では、クロック信号として正しく再生することができないので、クロック信号の欠落を招くとともに、再生したクロック信号に位相揺らぎが生じがちである。
【００３２】
したがって、上述したと同様に、このようなクロック信号では、データ信号の識別やジッタ等の測定を正しく行うことができなくなってしまうという問題がある。
【００３３】
【発明が解決しようとする課題】
本発明の目的は、上述したような問題を解決して、簡単な構成でクロック信号の欠落や位相揺らぎの発生を確実に防止し得るようにすることにより、データ信号の伝送に伴う誤り率やジッタやワンダ特性等の測定を正しく行うことができるようにした測定装置を提供することにある。
【００３４】
また、本発明の別の目的は、簡単な構成でクロック信号の欠落や位相揺らぎの発生を確実に防止し得るようすることにより、データ信号の伝送に伴う誤り率やジッタやワンダ特性等の測定を正しく行うことができるようにした測定装置に用いられるクロック再生回路を提供することにある。
【００３５】
【課題を解決するための手段】
本発明の第１の態様によると、
所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器（２２）と、
前記データ変換器によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタ（２３）と、
前記帯域通過フィルタによって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路（２５）と、
前記２値化回路から出力されるクロック信号に基づいて前記ＮＲＺ方式のデータ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを算出する算出モジュール（３３，３７，３８）とを備え、
前記帯域通過フィルタ及び前記２値化回路を一組の回路とし、該一組の回路が複数組直列に接続されていることを特徴とする測定装置が提供される。
【００３６】
本発明の第２の態様によると、前記測定装置は、前記誤り率の測定を行う測定装置であって、
前記算出モジュールは、誤り測定部において、
最終組の２値化回路から出力されるクロック信号に基づいて、前記ＮＲＺ方式のデータ信号の符号を読み取る符号読取モジュール（３１）と、
前記符号読取モジュールによって読み取られた符号列と基準の符号列とを比較する符号比較モジュール（３２）と、
前記符号比較モジュールの比較結果に基づいて前記誤り率を算出する誤り率算出モジュール（３３）と、を備える第１の態様に記載の測定装置が提供される。
【００３７】
本発明の第３の態様によると、前記測定装置は、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する対応する組の帯域通過フィルタ内部での緩和振動によって対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ特性及びワンダ特性の少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部において、
最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール（３６）と、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出するジッタ／ワンダ算出モジュール（３７，３８）と、を備える第１の態様に記載の測定装置が提供される。
【００３８】
また、本発明の第４の態様によると、前記一組の回路には、前記帯域通過フィルタ（２３）と前記２値化回路（２５）との間に設けられる増幅器（２４）が備えられており、前記増幅器（２４）は、それぞれ、対応する組の帯域通過フィルタ（２３）によって抽出された信号成分を増幅して対応する組の２値化回路（２５）に出力する第１の態様に記載の測定装置が提供される。
【００３９】
また、本発明の第５の態様によると、
前記複数組の２値化回路のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧に設定するようにしている第１の態様に記載の測定装置が提供される。
【００４０】
また、本発明の第６の態様によると、
最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器（１３６Ａ）と、前記位相比較器によって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器に出力する電圧制御発振器モジュール（１３８）とを含む位相同期ループモジュール（１３９）と、前記位相同期ループモジュールの前記位相比較器によって検出された位相差に基づいて、前記最終組の２値化回路から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュール（１４０）とを備えたしきい値算出用の位相差検出モジュール（１３６）と、前記しきい値算出用の位相差検出モジュールの前記クロック信号欠落検出モジュールによって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュールの前記位相比較器によって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路における前記期間のクロック信号の欠落を補うための最適のしきい値を算出して前記最終組の２値化回路に供給するしきい値算出モジュール（１４３）と、
をさらに備える第１の態様に記載の測定装置が提供される。
【００４１】
また、本発明の第７の態様によると、
前記測定装置は、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ特性及びワンダ特性の少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部（３５）において、
前記最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール（３６）と、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出するジッタ及びワンダ算出モジュール（３７，３８）とを備え、
前記ジッタ／ワンダ測定部の前記位相差検出モジュール（３６）は、前記しきい値算出用の位相差検出モジュール（１３６）と兼用されている第６の態様に記載の測定装置が提供される。
【００４２】
また、本発明の第８の態様によると、
所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器（２２）と、
前記データ変換器によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタ（２３）と、
前記帯域通過フィルタによって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路（２５）と、を備え、
前記帯域通過フィルタ及び前記２値化回路を一組の回路とし、該一組の回路が複数組直列に接続されており、最終組における２値化回路から出力されるクロック信号に基づいて前記データ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを測定する測定装置に用いられるクロック再生回路が提供される。
【００４３】
また、本発明の第９の態様によると、
前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化する第８の態様に記載のクロック再生回路が提供される。
【００４４】
また、本発明の第１０の態様によると、前記一組の回路には、前記帯域通過フィルタと前記２値化回路との間に設けられる増幅器（２４）が備えられており、前記増幅器（２４）は、それぞれ、対応する組の帯域通過フィルタによって抽出された信号成分を増幅して対応する組の２値化回路に出力する第８の態様に記載のクロック再生回路が提供される。
【００４５】
また、本発明の第１１の態様によると、前記複数組における２値化回路のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧に設定するようにしている第８の態様に記載のクロック再生回路が提供される。
【００４６】
また、本発明の第１２の態様によると、前記最終組における２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器（１３６Ａ）と、前記位相比較器によって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器に出力する電圧制御発振器モジュール（１３８）とを含む位相同期ループモジュール（１３９）と、前記位相同期ループモジュールの前記位相比較器によって検出された位相差に基づいて、前記最終組における２値化回路から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュール（１４０）とを備えたしきい値算出用の位相差検出モジュール（１３６）と、
前記しきい値算出用の位相差検出モジュールの前記クロック信号欠落検出モジュールによって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュールの前記位相比較器によって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路における前記期間のクロック信号の欠落を補うための最適のしきい値を算出して前記最終組の２値化回路に供給するしきい値算出モジュール（１４３）と、 をさらに備える第８の態様に記載のクロック再生回路が提供される。
【００４７】
また、本発明の第１３の態様によると、
前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、
前記複数組の帯域通過フィルタは、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、
前記複数組の２値化回路は、それぞれ、対応する組の帯域通過フィルタに入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ内部での緩和振動によって前記対応する組の帯域通過フィルタが前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、
前記算出モジュールは、ジッタ／ワンダ測定部（３５）において、
前記最終組における２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール（３６）と、
前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出する算出モジュール（３７，３８）とを備え、
前記ジッタ／ワンダ測定部（３５）の前記位相差検出モジュール（３６）は、前記しきい値算出用の位相差検出モジュール（１３６）と兼用されている第１２の態様に記載のクロック再生回路が提供される。
【００４８】
【発明の実施の形態】
以下、本発明の各実施の形態を図面を用いて説明する。
【００４９】
（第１の実施の形態）
図１は、本発明による測定装置２０及びそれに用いるクロック再生回路２１の第１の実施形態の構成を示すブロック図である。
【００５０】
この測定装置２０は、データ伝送システムの誤り測定及びジッタ／ワンダ測定に適用される。
【００５１】
この測定装置２０は、クロック再生回路２１と、誤り測定部３０及びジッタ／ワンダ測定部３５とを備えている。
【００５２】
まず、クロック再生回路２１のデータ変換器２２は、入力端子２０ａから入力される所定の搬送波周波数で伝送されるＮＲＺ方式のデータ信号ＤａをＲＺ方式のデータ信号Ｄｂに変換する。
【００５３】
このデータ変換器２２から出力されるデータ信号Ｄｂは、帯域通過フィルタ２３に入力される。
【００５４】
この帯域通過フィルタ２３は、共振素子、例えば、誘電体多層膜の共振作用によって、再生しようするクロック信号と同一周波数を有する信号成分を選択的に抽出する。
【００５５】
この場合、帯域通過フィルタの帯域特性は、ジッタ特性の測定を考慮して前記所定の搬送波周波数（ｆｃ）に対応して所定の広帯域特性を有するように規定されている。
【００５６】
例えば、帯域通過フィルタの帯域特性は、ｆｃ＝２４８８．３２ＭＨｚでは±２０ＭＨｚ、ｆｃ＝９９５３．２８ＭＨｚでは±８０ＭＨｚ、ｆｃ＝３９８１３．１２ＭＨｚでは±３２０ＭＨｚ…を有するように規定されている。
【００５７】
このような帯域通過フィルタ２３からの出力信号は増幅器２４によって増幅される。
【００５８】
この増幅器２４からの出力信号は、２値化回路２５に入力される。
【００５９】
この２値化回路２５は、論理ゲート素子や高速コンパレータ等で構成され、例えば、増幅器２４からの出力信号の電圧が、所定のしきい値Ｖｒ以上のときハイレベルとなるとともに、この所定のしきい値Ｖｒより低いときローレベルとなる信号をクロック信号Ｃとして出力する。
【００６０】
そして、このような２値化回路２５を備えたクロック再生回路２１によって再生されたクロック信号Ｃは、誤り測定部３０、及びジッタ／ワンダ測定部３５に入力される。
【００６１】
ここで、誤り測定部３０は、データ信号Ｄａの符号をクロック信号Ｃによって読み取る符号読取回路３１と、この符号読取回路３１で読み取られた符号列と所定の符号列とを比較する符号比較モジュール３２と、この符号比較モジュール３２の比較結果を受けて誤り率Ｅを算出する誤り率算出モジュール３３とによって構成されている。
【００６２】
また、ジッタ／ワンダ測定部３５は、クロック信号Ｃの基準クロック信号の位相差を検出する位相差検出回路３６と、この位相差検出回路３６から周波数１０Ｈｚ以上の信号成分を位相揺らぎ成分（ジッタ）を抽出してジッタ量Ｊを求めるジッタ算出モジュール３７と、前記位相差検出回路３６から周波数１０Ｈｚ以下の信号成分を位相揺らぎ成分（ワンダ）を抽出してワンダ量Ｗを求めるワンダ算出モジュール３８とで構成されている。
【００６３】
次に、この測定装置２０のクロック再生回路２１の動作について説明する。
【００６４】
前記と同様に、図２Ａに示すように、０，１の符号列に対応するデータ信号Ｄａがデータ変換器２２に入力されると、このデータ変換器２２からは、図２Ｂに示すように、ＲＺ方式のデータ信号Ｐｂが出力される。
【００６５】
このＲＺ方式のデータ信号Ｄｂは、データ信号Ｄａの符号反転と同期してハイレベルに立ち上がってからローレベルに戻るパルス列からなり、データ信号Ｄａの符号が反転しない期間ではローレベルのままとなる。
【００６６】
したがって、帯域通過フィルタ２３からは、図２Ｃに示すように、データ信号Ｄｂのパルスがある期間にはそのパルスに対して所定振幅の正弦波状の信号Ａが出力される。
【００６７】
また、帯域通過フィルタ２３からは、図２Ｃに示すように、データ信号Ｄｂのパルスがなくなると、それまで入力されてパルスに対する帯域通過フィルタ２３内部での緩和振動に伴う微小な振幅を有した減衰信号Ａ′が出力される。
【００６８】
ここで、帯域通過フィルタ２３内部での緩和振動とは、前述したように、データ信号に同符号成分が著しく連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する帯域通過フィルタ内部での振動現象のことである。
【００６９】
この帯域通過フィルタ内部での緩和振動は、帯域通過フィルタの帯域特性の広狭に依存している。
【００７０】
すなわち、所定の搬送波周波数で伝送される被測定用のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出する帯域通過フィルタの帯域特性が、ジッタ特性の測定を考慮して前記所定の搬送波周波数に対応して狭い帯域特性に規定されている場合に帯域通過フィルタ内部での緩和振動が顕著に現れるようになる。
【００７１】
このような帯域通過フィルタ内部での緩和振動に基づく減衰信号Ａ′は、パルスが入力されているときに出力される信号Ａと同一周波数で位相が連続し、時間の経過に伴って振幅が指数的に小さくなる。
【００７２】
そして、この振幅が所定値以上継続する時間は、帯域通過フィルタ２３の通過帯域が狭い程、長くなる。
【００７３】
この帯域通過フィルタ２３から出力された信号は、図２Ｄに示すように増幅器２４で増幅される。
【００７４】
ここで、増幅器２４は、所定振幅の正弦波状の信号Ａを、図２Ｄに示す信号Ｂのように、飽和レベルまで増幅し、微小な振幅を有した減衰信号Ａ′を、図２Ｄに示す信号Ｂ′のように、十分に大きな振幅レベルまで増幅して、２値化回路２５に出力する。
【００７５】
なお、前記したように帯域通過フィルタ２３の通過帯域が狭い場合には、減衰信号Ａ′の振幅が所定値以上継続する時間が長くなるので、増幅器２４を省略して帯域通過フィルタ２３の出力信号を２値化回路２５に直接入力させるようにしてもよい。
【００７６】
そして、２値化回路２５は、増幅器２４からの出力信号（あるいは帯域通過フィルタ２３の出力信号）をその振幅の中心に近いしきい値電圧Ｖｒによって２値化し、この２値化した信号をクロック信号Ｃとして出力する。
【００７７】
ここで、前記したように、データ信号Ｄｂのパルス列がない期間でも帯域通過フィルタ２３からは緩和振動による減衰信号Ａ′が出力され、その減衰信号Ａ′の増幅出力に対する所定のしきい値電圧Ｖｒによる２値化が２値化回路２５で行われる。
【００７８】
このため、２値化回路２５からは、増幅器２４の利得を高く設定しておくことにより、減衰信号Ａ′の振幅が非常に小さくなるまでクロック信号を継続的に出力させることができる。
【００７９】
したがって、２値化回路２５によって所定のしきい値電圧Ｖｒによる２値化を行うことにより、ＮＲＺ方式のデータ信号Ｄａが同一符号で連続したとき、すなわち、ＲＺ方式のデータ信号Ｄｂが複数ビット分同一レベルで連続したときでも、クロック信号の欠落期間をなくす、あるいは極めて短くすることができる。
【００８０】
これは、前記した従来の遅延加算回路１２を用いてクロック信号の欠落を補う方式と、上述した本発明のように帯域通過フィルタ２３からの信号を２値化回路２５によって所定のしきい値電圧Ｖｒによる２値化を行う方式とを比べたとき、両者には顕著な差異が見られる。
【００８１】
すなわち、従来方式では同一符号約７０ビットまでに対応するのが限界であったが、本発明方式では同一符号８８ビットまでの耐力が得られている。
【００８２】
図３は、図１の測定装置に用いられるクロック再生回路の動作を説明するために示す２値化回路２５の出力波形図である。
【００８３】
すなわち、図３に示すように、２値化回路２５の出力波形には本来のクロック信号成分ａしか含まれていない。
【００８４】
これは、図１２Ａ，Ｃに示した従来のクロック再生回路における飽和増幅器やＡＧＣ増幅器の出力波形には、本来のクロック信号成分ａの他に、種々の雑音成分ｂ，ｃ，ｄ，ｅ等が重畳されて現れていたのと比して、格別な差異が見られるものである。
【００８５】
すなわち、このような種々の雑音成分が２値化回路２５の出力波形には重畳されていないので、再生されるクロック信号は、クロック信号として正しく再生され、クロック信号の欠落を防止するとともに、再生したクロック信号に位相揺らぎが生じるようなことがない。
【００８６】
また、図１２Ｅに示すように、本実施の形態による２値化回路２５を用いるクロック再生回路よれば、従来の飽和増幅器やＡＧＣ増幅器を用いてクロック信号を再生するクロック再生回路では、クロック信号として正しく再生することができなかった同符号連続期間においても、クロック信号として正しく再生することができる。
【００８７】
これは、従来の飽和増幅器やＡＧＣ増幅器を用いてクロック信号を再生するクロック再生回路では、非飽和領域で動作していた部分を２値化回路２５で所定のしきい値で２値化することによって、クロック信号として識別することが可能となるためである。
【００８８】
これによっても、本発明方式のように、２値化回路２５を用いるクロック再生回路では、波形整形とともに、同符号連続耐力が大幅に改善されていることが頷ける。
【００８９】
そして、このようなクロック信号では、データ信号の識別やジッタ等の測定を正しく行うことができる。
【００９０】
このように、クロック再生回路２１は、帯域通過フィルタ２３内部での緩和振動を利用して、２値化回路２５によって所定のしきい値電圧Ｖｒによる２値化を行うことにより、同一符号が連続している期間のクロック信号の欠落を防止しているので、簡単な構成でしかも調整をすることなく、長い期間のクロック信号の欠落を防ぐことができる。
【００９１】
したがって、このクロック信号Ｃを用いて符号の読み取りを行い、その読み取った符号の誤り率を測定する誤り測定部３０は、同一符号が連続するデータ信号Ｄａであっても、その符号の読み取りを正確に行うことができ、誤り率を正確に測定することができる。
【００９２】
また、このクロック信号Ｃの位相の揺らぎを検出して、ジッタやワンダを測定するジッタ／ワンダ測定部３５においても、クロック信号Ｃの欠落やクロック再生回路２１自体による位相揺らぎに起因する測定誤差を極めて少なくすることができるので、正確な測定が可能となる。
【００９３】
（第２の実施の形態）
図４は、本発明による測定装置に用いられるクロック再生回路の第２の実施の形態の構成を示すブロック図である。
【００９４】
上記した第１の実施の形態による測定装置に用いられるクロック再生回路２１では、２値化回路２５の出力信号をクロック信号成分Ｃとして出力するようにしている。
【００９５】
しかるに、誤り測定部３０やジッタ／ワンダ測定部３５で正弦波状のクロック信号が必要な場合には、図４に示すようなクロック再生回路４１を用いることができる。
【００９６】
このクロック再生回路４１は、２値化回路２５の出力信号を帯域通過フィルタ２３の帯域特性等と同等になされている別の帯域通過フィルタ２６に入力し、その帯域通過フィルタ２６から正弦波状のクロック信号Ｃを出力させるようにしている。
【００９７】
すなわち、この実施の形態で用いられるクロック再生回路４１は、前記帯域通過フィルタ２３及び前記２値化回路２５を一組の回路とし、該一組の回路が複数組直列に接続されている。
【００９８】
（第３の実施の形態）
図５は、本発明による測定装置に用いられるクロック再生回路の第３の実施形態の構成を示すブロック図である。
【００９９】
前記したクロック再生回路２１，４１では、データ変換器２２から出力されるＲＺ方式のデータ信号Ｄｂを帯域通過フィルタ２３に直接入力している。
【０１００】
しかるに、より広帯域なジッタの測定を行う場合には、そのジッタ成分を減衰させないように帯域通過フィルタ２３の通過帯域を広くする必要があるので、その分、帯域通過フィルタ２３内部での緩和振動の継続時間が短くなる。
【０１０１】
このような場合には、例えば、図５に示すようなクロック再生回路５１のように、帯域通過フィルタ２３、増幅器２４及び２値化回路２５の組を複数組直列に接続して、クロック信号の欠落をなくすかあるいは欠落期間を短縮させれば、より広帯域なジッタを高精度に測定することができる。
【０１０２】
この場合、各組の帯域通過フィルタ２３の帯域特性は、帯域自体は同等になされているものの互いの中心周波数がずらされていることにより、全体として必要とする通過帯域をカバーし得るように設定されているものとする。
【０１０３】
なお、このように、帯域通過フィルタ２３、増幅器２４及び２値化回路２５の組を複数組直列に設けた場合でも、前記した従来の遅延加算回路１２を多段接続する場合に比べて、位相の揺らぎが発生せず、誤り測定部３０やジッタ／ワンダ測定部３５の測定への影響は極めて少ない。
【０１０４】
（第４の実施の形態）
図６Ａは、本発明による測定装置に用いられるクロック再生回路の第４の実施形態の容部の構成を示すブロック図である。
【０１０５】
図６Ｂは、図６Ａのクロック再生回路における２値化回路のしきい値電圧に対する同符号耐力の関係をテーブル化して示す図である。
【０１０６】
前記したクロック再生回路２１，４１，５１では、２値化回路２５において、増幅器２４からの出力信号（あるいは帯域通過フィルタ２３の出力信号）をその振幅の中心に近いしきい値電圧Ｖｒによって２値化し、この２値化した信号をクロック信号Ｃとして出力するようにしている。
【０１０７】
しかるに、本発明者の知見によると、本発明のクロック再生回路における２値化回路の最適なしきい値に対する同符号連続耐力とは、図６Ｂに示すような相関関係にあることが見い出されている。
【０１０８】
例えば、同符号連続が６バイトの場合、２値化回路２５の同符号耐力を最適とするしきい値電圧Ｖｓｌｉｃｅ（Ｖ）は、−０．４３５Ｖ（但し、参考値としての残留ジッタ０．０３７−０．０４６ＵＩｐｐ）である。
【０１０９】
また、同符号連続が５バイトの場合、２値化回路２５の同符号耐力を最適とするしきい値電圧Ｖｓｌｉｃｅ（Ｖ）は、−０．４２３Ｖ（但し、参考値としての残留ジッタ０．０３９−０．０４２ＵＩｐｐ）である。
【０１１０】
また、同符号連続が４バイトの場合、２値化回路２５の同符号耐力を最適とするしきい値電圧Ｖｓｌｉｃｅ（Ｖ）は、−０．３８４Ｖ（但し、参考値としての残留ジッタ０．０３５−０．０４０ＵＩｐｐ）である。
【０１１１】
また、同符号連続が３バイトの場合、２値化回路２５の同符号耐力を最適とするしきい値電圧Ｖｓｌｉｃｅ（Ｖ）は、−０．３８４Ｖ（但し、参考値としての残留ジッタ０．０３４−０．０３７ＵＩｐｐ）である。
【０１１２】
これは、前記したクロック再生回路２１，４１，５１のように、２値化回路２５のしきい値電圧Ｖｒを、単に、増幅器２４からの出力信号（あるいは帯域通過フィルタ２３の出力信号）の振幅の中心に近い値に設定したのでは、保証されない関係である。
【０１１３】
したがって、この第４の実施の形態では、上述した図６Ｂに示すような関係に基づいて、図６Ａに示すようなクロック再生回路６１を構成することにより、所望の同符号連続耐力を保証し得るような２値化回路２５のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定するようにしている。
【０１１４】
（第５の実施の形態）
図７は、上述した第４の実施の形態のクロック再生回路をさらに進展させるようにした本発明による測定装置に用いられるクロック再生回路の第５の実施の形態の容部の構成を示すブロック図である。
【０１１５】
すなわち、第５の実施の形態による測定装置に用いられるクロック再生回路７１は、図６Ａの２値化回路２５から出力されるクロック信号と基準クロック信号との位相を比較してその位相差を検出する位相比較器１３６Ａと、差検出モジュール１３６と、この位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号としてループフィルタ１３７を介して前記位相比較器１３６Ａに出力する電圧制御（水晶）発振器（ＶＣＸＯ）モジュール１３８とを含む位相同期ループモジュール１３９と、前記位相同期ループモジュール１３９の前記位相比較器１３６Ａによって検出された位相差に基づいて、前記２値化回路２５から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュール１４０とを備えた位相差検出モジュール１３６と、この位相差検出モジュール１３６のクロック信号欠落検出モジュール１４０によって前記期間のクロック信号の欠落が検出されたとき、前記位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて、前記２値化回路２５における前記期間のクロック信号の欠落を補うために、図６Ｂに示す関係を満たすような最適のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）を算出するＣＰＵ１４１と、このＣＰＵ１４１からのデジタル信号による最適のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）をアナログ信号に変換して前記２値化回路２５に供給するＤ／Ａコンバータモジュール１４２とを含むしきい値算出モジュール１４３とをさらに備えている。
【０１１６】
このような構成によれば、常に、同符号連続耐力が最適となるような２値化回路２５のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定することができる。
【０１１７】
（第６の実施の形態）
図８は、上述した第５の実施の形態のクロック再生回路をさらに進展させるようにした本発明による測定装置に用いられるクロック再生回路の第６の実施の形態の容部の構成を示すブロック図である。
【０１１８】
すなわち、第６の実施の形態による測定装置に用いられるクロック再生回路８１は、図７の位相差検出モジュール１３６を図１に示したジッタ／ワンダ測定部３５の位相差検出モジュール３６と兼用することにより、常に、同符号連続耐力が最適となるような２値化回路２５のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定することができることに加えて、測定装置全体としての構成の簡易化を図ったものである。
【０１１９】
図８において、前述した図７と同一部分には、同一参照符号を付してその説明を省略する。
【０１２０】
すなわち、この実施の形態では、図７の位相比較器１３６Ａからの出力をジッタ検出用フィルタ１４４及びワンダ検出用フィルタ１４５を介して図１のジッタ／ワンダ測定部３５におけるジッタ算出モジュール３７及びワンダ算出モジュール３８に供給するようにしている。
【０１２１】
この場合、ジッタ算出モジュール３７及びワンダ算出モジュール３８の出力をしきい値算出モジュール１４３にフィードバックすることにより、実際に測定されるジッタ特性及びワンダを加味して２値化回路２５に供給するしきい値電圧Ｖｓｌｉｃｅ（Ｖ）がさらに最適となるようにしてもよい。
【０１２２】
なお、前記した第１乃至第６の実施の形態による測定装置に用いられるクロック再生回路２１，４１，５１，６１，７１，８１は、いずれもデータ伝送システムに対する誤り測定やジッタ／ワンダの測定を行う測定装置２０に用いられるものとしている。
【０１２３】
しかるに、本発明の第１乃至第６の実施の形態による測定装置に用いられるクロック再生回路２１，４１，５１，６１，７１，８１は、他の測定装置等の用途にも使用することができる。
【０１２４】
この場合には、前記したようにＮＲＺ方式のデータ信号Ｄａをデータ変換器２２によってＲＺ方式のデータ信号Ｄｂに変換してから、クロック信号の再生を行うようにするものに限定されない。
【０１２５】
すなわち、前記した各クロック再生回路２１，４１，５１，６１，７１，８１からデータ変換器２２を省いて、ＲＺ方式で入力されるデータ信号を帯域通過フィルタ２３に直接入力して、クロック信号を再生するようにしてもよい。
【０１２６】
以上説明したように、本発明の第１の態様による測定装置は、所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器２２と、前記データ変換器２２によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタ２３と、前記帯域通過フィルタ２３によって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ２３内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路２５と、前記２値化回路から出力されるクロック信号に基づいて前記データ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを算出する算出モジュール（３３、３７，３８）とを備えている。
【０１２７】
このため、本発明の第１の態様による測定装置は、同符号連続期間のクロック信号の欠落を補うように構成されている複数組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記データ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となる。
【０１２８】
また、本発明の第１の態様による測定装置は、前記帯域通過フィルタ２３及び前記２値化回路２５を一組の回路とし、該一組の回路が複数組直列に接続されている。
このため、本発明の第１の態様による測定装置は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となる。
また、本発明の第２の態様による測定装置は、前記第１の態様による測定装置において、前記測定装置が、前記誤り率の測定を行う測定装置であって、前記算出モジュールは、誤り測定部３０において、最終組の２値化回路から出力されるクロック信号に基づいて、前記ＮＲＺ方式のデータ信号の符号を読み取る符号読取モジュール３１と、前記符号読取モジュール３１によって読み取られた符号列と基準の符号列とを比較する符号比較モジュール３２と、前記符号比較モジュール３２の比較結果に基づいて誤り率を算出する誤り率算出モジュール３３とを備えている。
【０１２９】
このため、本発明の第２の態様による測定装置は、同符号連続期間のクロック信号の欠落を補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率を正確に測定することができる。
【０１３０】
また、本発明の第３の態様による測定装置は、前記第１の態様による測定装置において、前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、複数組の帯域通過フィルタ２３は、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、複数組の２値化回路２５は、それぞれ、対応する組の帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ２３内部での緩和振動によって前記対応する組の帯域通過フィルタ２３が前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、前記算出モジュールは、最終組の２値化回路から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール３６と、前記位相差検出モジュールによって検出された位相差に基づいて、前記ジッタ及びワンダの少なくとも一方を算出する算出モジュール３７，３８と、を備えている。
【０１３１】
このため、本発明の第３の態様による測定装置は、同符号連続期間のクロック信号の欠落を補うように構成されている最終組の２値化回路から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記ジッタ及びワンダの少なくとも一方を正確に測定することが可能となる。
【０１３２】
また、本発明の第４の態様による測定装置は、前記第１の態様による測定装置において、前記一組の回路には、前記帯域通過フィルタと前記２値化回路との間に設けられる増幅器が備えられており、前記増幅器は、それぞれ、対応する組の帯域通過フィルタによって抽出された信号成分を増幅して対応する組の２値化回路に出力する。
【０１３３】
このため、本発明の第４の態様による測定装置は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となる。
【０１３４】
また、本発明の第５の態様による測定装置は、前記第１の態様による測定装置において、複数組の２値化回路２５のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定するようにしている。
【０１３５】
このため、本発明の第５の態様による測定装置は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うために、所望の同符号連続耐力を保証し得るように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となる。
【０１３６】
また、本発明の第６の態様による測定装置は、前記第１の態様による測定装置において、最終組の２値化回路２５から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器１３６Ａと、前記位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器１３６Ａに出力する電圧制御発振器モジュール１３８とを含む位相同期ループモジュール１３９と、前記位相同期ループモジュール１３９の前記位相比較器１３６Ａによって検出された位相差に基づいて、前記最終組の２値化回路２５から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュール１４０とを備えたしきい値算出用の位相差検出モジュール１３６と、前記しきい値算出用の位相差検出モジュール１３６の前記クロック信号欠落検出モジュール１４０によって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュール１３６の前記位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路２５における前記期間のクロック信号の欠落を補うための最適のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）を算出して前記最終組の２値化回路２５に供給するしきい値算出モジュール１４３と、をさらに備えている。
【０１３７】
このため、本発明の第６の態様による測定装置は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うために、常に、同符号連続耐力が最適となるように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となる。
【０１３８】
また、本発明の第７の態様による測定装置は、前記第６の態様による測定装置において、前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であって、前記複数組の帯域通過フィルタ２３は、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、前記複数組の２値化回路２５は、それぞれ、前記帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ２３内部での緩和振動によって対応する組の帯域通過フィルタ２３が前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、前記算出モジュールは、ジッタ／ワンダ測定部３５において、前記最終組の２値化回路２５から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール３６と、前記位相差検出モジュール３６によって検出された位相差に基づいて前記ジッタ及びワンダの少なくとも一方を算出する算出モジュール３７，３８と、を備え、前記ジッタ／ワンダ測定部３５の前記位相差検出モジュール３６は、前記しきい値算出用の位相差検出モジュール１３６と兼用されている。
【０１３９】
このため、本発明の第７の態様による測定装置は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することが可能となるとともに、しきい値算出用の位相差検出モジュール１３６をジッタ／ワンダ測定部３５の位相差検出モジュール３６と兼用することにより、常に、同符号連続耐力が最適となるような最終組の２値化回路２５のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定することができることに加えて、測定装置全体としての構成の簡易化を図ることができる。
【０１４０】
また、本発明の第８の態様によるクロック再生回路は、所定の搬送波周波数で伝送されるデータ信号をＮＲＺ方式のデータ信号からＲＺ方式のデータ信号に変換するデータ変換器２２と、前記データ変換器２２によって変換されたＲＺ方式のデータ信号から再生しようとするクロック信号と同一周波数を有する信号成分を抽出するもので、前記所定の搬送波周波数に対応して規定される所定の帯域特性を有する帯域通過フィルタ２３と、前記帯域通過フィルタ２３によって抽出された信号成分を所定のしきい値で２値化し、該２値化した信号を前記再生しようとするクロック信号として出力するもので、前記帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記帯域通過フィルタ２３内部での緩和振動によって前記帯域通過フィルタが前記期間に出力する信号を、前記しきい値で２値化することにより、前記期間のクロック信号の欠落を補うように構成されている２値化回路２５と、を備え、前記２値化回路２５から出力されるクロック信号に基づいて前記データ信号の伝送に伴う誤り率、ジッタ及びワンダの少なくとも一つを測定する測定装置に用いられる。
【０１４１】
このため、本発明の第８の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落を補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することを可能する。
【０１４２】
また、本発明の第８の態様によるクロック再生回路においては、複数組の帯域通過フィルタ２３及び２値化回路２５を一組の回路とし、該一組の回路が複数組直列に接続されている。
このため、本発明の第８の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することができる。
また、本発明の第９の態様によるクロック再生回路は、前記第８の態様によるクロック再生回路において、前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、前記複数組の帯域通過フィルタ２３は、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、前記複数組の２値化回路２５は、それぞれ、対応する組の帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ２３内部での緩和振動によって前記対応する組の帯域通過フィルタ２３が前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化する。
【０１４３】
このため、本発明の第９の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落を補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記ジッタ及びワンダの少なくとも一方を正確に測定することを可能とする。
【０１４４】
また、本発明の第１０の態様によるクロック再生回路は、前記第８の態様によるクロック再生回路において、前記一組の回路には、前記帯域通過フィルタ２３と前記２値化回路２５との間に設けられる増幅器２４が備えられており、前記増幅器２４は、それぞれ、対応する組の帯域通過フィルタ２３によって抽出された信号成分を増幅して対応する組の２値化回路２５に出力する。
【０１４５】
このため、本発明の第１０の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することができる。
【０１４６】
また、本発明の第１１の態様によるクロック再生回路は、前記第８の態様によるクロック再生回路において、前記複数組における２値化回路２５のしきい値として、所望の同符号連続耐力を保証し得るようなしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定するようにしている。
【０１４７】
このため、本発明の第１１の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うために、所望の同符号連続耐力を保証し得るように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することを可能とする。
【０１４８】
また、本発明の第１２の態様によるクロック再生回路は、前記第８の態様によるクロック再生回路において、前記最終組における２値化回路２５から出力されるクロック信号と基準クロック信号との位相差を検出する位相比較器１３６Ａと、前記位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて所定の周波数を有する信号を前記基準クロック信号として前記位相比較器１３６Ａに出力する電圧制御発振器モジュール１３８とを含む位相同期ループモジュール１３９と、前記位相同期ループモジュール１３９の前記位相比較器１３６Ａによって検出された位相差に基づいて、前記最終組における２値化回路２５から出力されるクロック信号における前記期間のクロック信号の欠落を検出するクロック信号欠落検出モジュール１４０とを備えたしきい値算出用の位相差検出モジュール１３６と、前記位相差検出モジュール１３６の前記クロック信号欠落検出モジュール１４０によって前記期間のクロック信号の欠落が検出されたとき、前記しきい値算出用の位相差検出モジュール１３６の前記位相比較器１３６Ａによって検出された位相差に対応する電圧出力に基づいて、前記最終組の２値化回路２５における前記期間のクロック信号の欠落を補うための最適のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）を算出して前記最終組の２値化回路２５に供給するしきい値算出モジュール１４３とをさらに備えている。
【０１４９】
このため、本発明の第１２の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うために、常に、同符号連続耐力が最適となるように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することを可能とする。
【０１５０】
また、本発明の第１３の態様によるクロック再生回路は、前記第１２の態様によるクロック再生回路において、前記測定装置が、前記ジッタ及びワンダの少なくとも一方の測定を行う測定装置であるとき、前記複数組の帯域通過フィルタ２３は、それぞれ、前記ジッタ及びワンダの少なくとも一方の測定及び前記所定の搬送波周波数に対応して規定される所定の帯域特性を有し、前記複数組の２値化回路２５は、それぞれ、対応する組の帯域通過フィルタ２３に入力されるデータ信号が複数ビット分同一レベルで連続している期間が存在する場合に、該期間の直前まで入力されていたデータ信号に対する前記対応する組の帯域通過フィルタ２３内部での緩和振動によって前記対応する組の帯域通過フィルタ２３が前記期間に出力する信号を、前記ジッタ及びワンダの少なくとも一方の測定に対応したしきい値で２値化し、前記算出モジュールは、ジッタ／ワンダ測定部３５において、最終組の前記２値化回路２５から出力されるクロック信号と基準クロック信号との位相差を検出する位相差検出モジュール３６と、前記位相差検出モジュール３６によって検出された位相差に基づいて前記ジッタ及びワンダの少なくとも一方を算出する算出モジュール３７，３８と、を備え、前記ジッタ／ワンダ測定部３５の前記位相差検出モジュール３６は、前記しきい値算出用の位相差検出モジュール１３６と兼用されている。
【０１５１】
このため、本発明の第１３の態様によるクロック再生回路は、同符号連続期間のクロック信号の欠落をさらに長期間連続的に補うように構成されている最終組の２値化回路２５から出力される欠落のないあるいは欠落期間の極めて短いクロック信号によって、測定装置が前記誤り率、ジッタ及びワンダの少なくとも一つを正確に測定することを可能とすると共に、しきい値算出用の位相差検出モジュール１３６をジッタ／ワンダ測定部３５の位相差検出モジュール３６と兼用することにより、常に、同符号連続耐力が最適となるような最終組の２値化回路２５のしきい値電圧Ｖｓｌｉｃｅ（Ｖ）に設定することができることに加えて、測定装置全体としての構成の簡易化を図ることに寄与することができる。
【図面の簡単な説明】
【図１】図１は、本発明による測定装置及びそれに用いられるクロック再生回路の第１の実施形態の構成を示すブロック図であり、
【図２】図２Ａ−Ｅは、図１の測定装置に用いられるクロック再生回路の動作を説明するために示すタイミングチャートであり、
【図３】図３は、図１の測定装置に用いられるクロック再生回路の動作を説明するために示す２値化回路の出力波形図であり、
【図４】図４は、本発明による測定装置に用いられるクロック再生回路の第２の実施形態の構成を示すブロック図であり、
【図５】図５は、本発明による測定装置に用いられるクロック再生回路の第３の実施形態の構成を示すブロック図であり、
【図６】図６Ａは、本発明による測定装置に用いられるクロック再生回路の第４の実施形態の容部の構成を示すブロック図であり、
図６Ｂは、図６Ａのクロック再生回路における２値化回路のしきい値に対する同符号耐力の関係をテーブル化して示す図であり、
【図７】図７は、本発明による測定装置に用いられるクロック再生回路の第５の実施形態の容部の構成を示すブロック図であり、
【図８】図８は、本発明による測定装置に用いられるクロック再生回路の第６の実施形態の容部の構成を示すブロック図であり、
【図９】図９は、従来のクロック再生回路の構成を示すブロック図であり、
【図１０】図１０Ａ−Ｄは、従来のクロック再生回路の動作を説明するために示すタイミングチャートであり、
【図１１】図１１は、従来のクロック再生回路の別の構成を示すブロック図であり、
【図１２】図１２Ａ−Ｄは、帯域通過フィルタによって抽出したクロック信号成分を所定レベルに増幅する飽和増幅器やＡＧＣ増幅器とを用いてクロック信号を再生する従来のクロック再生回路の動作を説明するために示す帯域通過フィルタの出力波形図及び飽和増幅器の出力波形図であり、
図１２Ｅは、本発明による図１の測定装置に用いられるクロック再生回路の動作を説明するために示す２値化回路の出力波形図である。
【図１】
0003649718.tif 000002
【図２】
0003649718.tif 000003
【図４】
0003649718.tif 000004
【図５】
0003649718.tif 000005
【図６】
0003649718.tif 000006
【図９】
0003649718.tif 000007
【図７】
0003649718.tif 000008
【図８】
0003649718.tif 000009
【図１０】
0003649718.tif 000010
【図１１】
0003649718.tif 000011
【図１２】
0003649718.tif 000012
0003649718.tif 000013
【図３】
0003649718.tif 000014