【手続補正書】
【提出日】令和3年9月24日(2021.9.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、
ブロードキャストデータ及び第１内部データに基づいて計算を実行するように構成された第１メモリセル及び第１計算ユニットを含む第１メモリバンクと、
前記ブロードキャストデータ及び第２内部データに基づいて計算を実行するように構成された第２メモリセル及び第２計算ユニットを含む第２メモリバンクと、を有し、
前記ブロードキャストデータは、一般的に（ｃｏｍｍｏｎｌｙ）、前記第１メモリバンク及び前記第２メモリバンクに提供され、
前記第１内部データは、前記第１メモリセルから読み取られ、前記第２内部データは、第２のメモリセルから読み取られることを特徴とする積層型メモリ装置。
【請求項２】
前記第１計算ユニット及び前記第２計算ユニットは、前記ブロードキャストデータに基づいて並行して計算を実行することを特徴とする請求項１に記載の積層型メモリ装置。
【請求項３】
前記第１メモリバンク及び前記第２メモリバンクのそれぞれは、複数の計算ユニットを含み、
前記第１メモリバンク及び前記第２メモリバンクのそれぞれの計算ユニットは、前記ブロードキャストデータに基づいて並列に計算を実行することを特徴とする請求項１に記載の積層型メモリ装置。
【請求項４】
前記第１メモリバンク及び前記第２メモリバンクのそれぞれは、複数のデータブロックを含み、
前記計算ユニットのそれぞれは、所定の数のデータブロックに関して割り当てられることを特徴とする請求項３に記載の積層型メモリ装置。
【請求項５】
前記第１メモリバンク及び前記第２メモリバンクのそれぞれは、グローバル入出力ライン上の信号を増幅する入出力センス増幅器と、前記グローバル入出力ラインを駆動する入出力ドライバと、を含み、
前記第１計算ユニット及び前記第２計算ユニットのそれぞれは、入出力センスアンプ及び入出力ドライバに接続されていることを特徴とする請求項１に記載の積層型メモリ装置。
【請求項６】
前記第１計算ユニット及び前記第２計算ユニットのそれぞれは、前記第１又は第２内部データを受信するための第１入力端子と、前記ブロードキャストデータを受信するための第２入力端子と、を含み、
前記第１入力端子は、前記入出力センスアンプの出力端子に接続されていることを特徴とする請求項５に記載の積層型メモリ装置。
【請求項７】
前記第２入力端子は、前記入出力ドライバの入力端子に接続されることを特徴とする請求項６に記載の積層型メモリ装置。
【請求項８】
前記複数のメモリ半導体ダイを電気的に接続するシリコン貫通ビアをさらに有し、
前記ブロードキャストデータは、前記シリコン貫通ビアを介して提供されることを特徴とする請求項１に記載の積層型メモリ装置。
【請求項９】
複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、
それぞれが、複数のメモリセルと第１データ及び第２データに基づいて計算を実行するように構成された１つ以上の計算ユニットを含む複数のメモリバンクと、有し、
前記第１データは、前記計算ユニットを含む前記メモリ半導体ダイの外部から提供され、前記第２データは、前記複数のメモリバンクの内の１つに対応する前記複数のメモリセルから読み取られ、
少なくとも２つの異なる前記メモリバンクに含まれる前記計算ユニットは、計算を並行して実行することを特徴とする積層型メモリ装置。
【請求項１０】
同じメモリバンクに含まれる前記計算ユニットは、前記第１データに基づいて並列に計算を実行することを特徴とする請求項９に記載の積層型メモリ装置。
【請求項１１】
少なくとも２つの異なるメモリバンクに含まれる前記計算ユニットは、少なくとも２つの異なる前記メモリバンクに一般的に（ｃｏｍｍｏｎｌｙ）提供される前記第１データに基づいて、並列に計算を実行することを特徴とする請求項９に記載の積層型メモリ装置。
【請求項１２】
前記計算ユニットは、前記第１データ及び前記第２データに基づいて行列計算（ｍａｔｒｉｘ  ｃａｌｃｕｌａｔｉｏｎ）を実行することを特徴とする請求項９に記載の積層型メモリ装置。
【請求項１３】
それぞれの前記計算ユニットは、前記第１データを受信するための第１入力端子と、前記第２データを受信するための第２入力端子と、を含み、
前記第１入力端子は、グローバル入出力ライン上の信号を増幅する入出力センスアンプの出力端子に接続され、
前記第２入力端子は、前記グローバル入出力ラインを駆動する入出力ドライバの入力端子に接続されることを特徴とする請求項９に記載の積層型メモリ装置。
【請求項１４】
前記メモリ半導体ダイの少なくとも１つは、前記計算ユニットを含まない入出力半導体ダイであることを特徴とする請求項９に記載の積層型メモリ装置。
【請求項１５】
前記第１データは、前記入出力半導体ダイから、前記計算ユニットを含む前記メモリ半導体ダイに直接転送されることを特徴とする請求項１４に記載の積層型メモリ装置。
【請求項１６】
それぞれの前記計算ユニットは、前記第１データ及び前記第２データに基づいて計算結果データを生成し、
前記計算結果データは、前記計算ユニットを含む前記メモリ半導体ダイから前記入出力半導体ダイに直接転送されることを特徴とする請求項１４に記載の積層型メモリ装置。
【請求項１７】
メモリシステムであって、
ホスト装置と、
相互接続装置を介して前記ホスト装置と通信するスタックメモリ装置と、
複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、
複数のメモリセルと、第１データ及び第２データとに基づいて計算を実行するように構成された１つまたは複数の計算ユニットを含む複数のメモリバンクと、を有し、
前記第１データは、前記ホスト装置から提供され、前記第２データは、前記複数のメモリバンクの内の１つに対応する前記複数のメモリセルから読み取られ、
前記ホスト装置は、前記計算ユニットがコマンドに基づいて計算を実行するように、前記第１データの転送を示すコマンドを前記スタックメモリ装置に転送することを特徴とするメモリシステム。
【請求項１８】
前記第１データは、一般的に（ｃｏｍｍｏｎｌｙ）前記メモリバンクに提供されることを特徴とする請求項１７に記載のメモリシステム。
【請求項１９】
同じメモリバンクに含まれる前記計算ユニットは、前記第１データに基づいて並列に計算を実行することを特徴とする請求項１７に記載のメモリシステム。
【請求項２０】
少なくとも２つの異なるメモリバンクに含まれる前記計算ユニットは、前記第１データに基づいて並列に計算を実行することを特徴とする請求項１７に記載のメモリシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】積層型メモリ装置及びメモリシステム
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は半導体集積回路に関し、特に、積層型メモリ装置及び積層型メモリ装置を含むシステムに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明は上記従来の積層型メモリ装置における問題点に鑑みてなされたものであって、本発明の目的は、同一のデータを入力の一部とする複数の演算を含むデータプロセスを効率良く遂行することができる積層型メモリ装置及びこれを含むメモリシステムを提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記目的を達成するためになされた本発明による積層型メモリ装置は、複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、ブロードキャストデータ及び第１内部データに基づいて計算を実行するように構成された第１メモリセル及び第１計算ユニットを含む第１メモリバンクと、前記ブロードキャストデータ及び第２内部データに基づいて計算を実行するように構成された第２メモリセル及び第２計算ユニットを含む第２メモリバンクと、を有し、前記ブロードキャストデータは、一般的に（ｃｏｍｍｏｎｌｙ）、前記第１メモリバンク及び前記第２メモリバンクに提供され、前記第１内部データは、前記第１メモリセルから読み取られ、前記第２内部データは、第２のメモリセルから読み取られることを特徴とする。
また、上記目的を達成するためになされた本発明による積層型メモリ装置は、複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、それぞれが、複数のメモリセルと第１データ及び第２データに基づいて計算を実行するように構成された１つ以上の計算ユニットを含む複数のメモリバンクと、有し、前記第１データは、前記計算ユニットを含む前記メモリ半導体ダイの外部から提供され、前記第２データは、前記複数のメモリバンクの内の１つに対応する前記複数のメモリセルから読み取られ、少なくとも２つの異なる前記メモリバンクに含まれる前記計算ユニットは、計算を並行して実行することを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するためになされた本発明によるメモリシステムは、ホスト装置と、相互接続装置を介して前記ホスト装置と通信するスタックメモリ装置と、複数のメモリ半導体ダイの内の少なくとも１つを含んで、垂直に積層された複数のメモリ半導体ダイと、複数のメモリセルと、第１データ及び第２データとに基づいて計算を実行するように構成された１つまたは複数の計算ユニットを含む複数のメモリバンクと、を有し、前記第１データは、前記ホスト装置から提供され、前記第２データは、前記複数のメモリバンクの内の１つに対応する前記複数のメモリセルから読み取られ、前記ホスト装置は、前記計算ユニットがコマンドに基づいて計算を実行するように、前記第１データの転送を示すコマンドを前記スタックメモリ装置に転送することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係る積層型メモリ装置及びメモリシステムによれば、メモリ集約的（ｍｅｍｏｒｙ−ｉｎｔｅｎｓｉｖｅ）またはデータ集約的（ｄａｔａ−ｉｎｔｅｎｓｉｖｅ）なデータプロセスをメモリ半導体ダイに含まれた複数の演算ユニットにより並列的に遂行することによって、積層型メモリ装置、ロジック半導体ダイ、及び外部装置の間に交信するデータの量を減少してデータプロセシング時間及び電力消費を減少することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
次に、本発明に係る積層型メモリ装置及びメモリシステムを実施するための形態の具体例を図面を参照しながら説明する。