(57)【特許請求の範囲】
【請求項１】
ｍビット（ｍは一定の複数）の任意数倍の長さを有する複数のパケットデータを（ｍ×ｎ）ビット幅（ｎは一定の複数）で順次出力するパケットデータ発生部（２１）と、
前記パケットデータ発生部が出力する各パケットデータの長さをｍビット単位で指定するパケット長指定手段（２２）と、
前記パケットデータ発生部が出力するパケットデータの隙間に挿入するためのｍビットの任意数倍の長さを有する複数のギャップデータを（ｍ×ｎ）ビット幅で順次出力するギャップデータ発生部（２３）と、
前記ギャップデータ発生部が出力するギャップデータの長さをｍビット単位で指定するギャップ長指定手段（２４）と、
ｍビット単位でデータの書き込みと読み出しを独立に行なうことができる２ｎ個のメモリ（３０（１）〜３０（２Ｎ））と、
前記パケット長指定手段によって指定されたパケット長と前記ギャップ長指定手段によって指定されたギャップ長とに基づいて、前記パケットデータ発生部から（ｍ×ｎ）ビット幅で出力されるパケットデータと前記ギャップデータ発生部から（ｍ×ｎ）ビット幅で出力されるギャップデータを、前記２ｎ個のメモリに対してｍビット単位で連続的に且つ巡回的に書き込む書込処理部（２５）と、
前記２ｎ個のメモリのうち、１番目からｎ番目までのメモリにそれぞれ書き込まれた各ｍビットのデータからなる（ｍ×ｎ）ビット幅のデータと、（ｎ＋１）番目から（２ｎ）番目までのメモリに書き込まれた各ｍビットのデータからなる（ｍ×ｎ）ビット幅のデータとを交互に読み出す処理を、前記書込処理部による書込処理と並行して行い、前記パケットデータ発生部が発生したパケットデータと前記ギャップデータ発生部が発生したギャップデータとが隙間なく連続するパケットストリームを（ｍ×ｎ）ビット幅で出力する読出処理部（３１）とを備えたパケットストリーム発生装置。
【請求項２】
前記書込処理部は、
前記パケット長指定手段によって指定されたパケット長と前記ギャップ長指定手段によって指定されたギャップ長とに基づいて、パケットデータおよびギャップデータの前記２ｎ個のメモリに対する書込開始位置、書込終了位置を求める書込位置検出手段（２６）と、
前記書込位置検出手段によって求められた書込開始位置、書込終了位置に基づいて、パケットデータとギャップデータに対するｍビット単位のシフト処理を行ない、パケットデータの最終のｍビットデータとギャップデータの先頭のｍビットデータとが連続し、該ギャップデータの最終のｍビットデータと次のパケットデータの先頭のｍビットデータとが連続する状態で前記２ｎ個のメモリに出力するシフト処理手段（２７）と、
前記シフト処理手段によってシフト処理されたパケットデータとギャップデータを前記２ｎ個のメモリに書き込む書込制御手段（２８）とによって構成されていることを特徴とする請求項１記載のパケットストリーム発生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パケットデータとギャップデータとが連続するパケットストリームを発生するパケットストリーム発生装置において、簡単な構成で高速動作を実現するための技術に関する。
【０００２】
【従来の技術】
パケットデータを伝送するシステムに対する試験を、実際の可動環境と近い環境で行なう場合、任意長のパケットデータの間に任意長のギャップデータが挿入されたパケットストリーム信号を試験対象システムに与える必要がある。
【０００３】
このようなパケットストリーム信号を発生するために、従来では、複数の任意長のパケットデータと複数の任意長のギャップデータとで形成された所定長のパケットストリームデータを予めメモリに格納しておき、このパケットストリームデータをメモリから読み出してシリアル変換して試験対象システムに与えている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のように予めメモリに格納された一連のパケットストリームデータを読み出す従来の方法では、パケットストリームデータの長さがメモリの容量によって制限され、パケットストリームデータを長時間にわたって出力するためには、メモリの容量が膨大になってしまう。
【０００５】
また、出力するパケットストリームデータの出力パターンを変更するためには、メモリに対するパケットストリームデータの書き換えを行なってからでなくては新たなパターンで出力することができず、パターンの切替えの待ち時間が表示用に長くなるという問題があった。
【０００６】
本発明は、この問題を解決して、少ないメモリ容量でパケットストリームデータを発生することができ、そのパターンの切替を高速に行なうことができるパケットストリーム発生装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明の請求項１のパケットストリーム発生装置は、
ｍビット（ｍは一定の複数）の任意数倍の長さを有する複数のパケットデータを（ｍ×ｎ）ビット幅（ｎは一定の複数）で順次出力するパケットデータ発生部（２１）と、
前記パケットデータ発生部が出力する各パケットデータの長さをｍビット単位で指定するパケット長指定手段（２２）と、
前記パケットデータ発生部が出力するパケットデータの隙間に挿入するためのｍビットの任意数倍の長さを有する複数のギャップデータを（ｍ×ｎ）ビット幅で順次出力するギャップデータ発生部（２３）と、
前記ギャップデータ発生部が出力するギャップデータの長さをｍビット単位で指定するギャップ長指定手段（２４）と、
ｍビット単位でデータの書き込みと読み出しを独立に行なうことができる２ｎ個のメモリ（３０（１）〜３０（２Ｎ））と、
前記パケット長指定手段によって指定されたパケット長と前記ギャップ長指定手段によって指定されたギャップ長とに基づいて、前記パケットデータ発生部から（ｍ×ｎ）ビット幅で出力されるパケットデータと前記ギャップデータ発生部から（ｍ×ｎ）ビット幅で出力されるギャップデータを、前記２ｎ個のメモリに対してｍビット単位で連続的に且つ巡回的に書き込む書込処理部（２５）と、
前記２ｎ個のメモリのうち、１番目からｎ番目までのメモリにそれぞれ書き込まれた各ｍビットのデータからなる（ｍ×ｎ）ビット幅のデータと、（ｎ＋１）番目から（２ｎ）番目までのメモリに書き込まれた各ｍビットのデータからなる（ｍ×ｎ）ビット幅のデータとを交互に読み出す処理を、前記書込処理部による書込処理と並行して行い、前記パケットデータ発生部が発生したパケットデータと前記ギャップデータ発生部が発生したギャップデータとが隙間なく連続するパケットストリームを（ｍ×ｎ）ビット幅で出力する読出処理部（３１）とを備えている。
【０００８】
また、本発明の請求項２のパケットストリーム発生装置は、請求項１のパケットストリーム発生装置において、
前記書込処理部は、
前記パケット長指定手段によって指定されたパケット長と前記ギャップ長指定手段によって指定されたギャップ長とに基づいて、パケットデータおよびギャップデータの前記２ｎ個のメモリに対する書込開始位置、書込終了位置を求める書込位置検出手段（２６）と、
前記書込位置検出手段によって求められた書込開始位置、書込終了位置に基づいて、パケットデータとギャップデータに対するｍビット単位のシフト処理を行ない、パケットデータの最終のｍビットデータとギャップデータの先頭のｍビットデータとが連続し、該ギャップデータの最終のｍビットデータと次のパケットデータの先頭のｍビットデータとが連続する状態で前記２ｎ個のメモリに出力するシフト処理手段（２７）と、
前記シフト処理手段によってシフト処理されたパケットデータとギャップデータを前記２ｎ個のメモリに書き込む書込制御手段（２８）とによって構成されていることを特徴としている。
【０００９】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したパケットストリーム発生装置２０の構成を示している。なお、この実施形態は、パケットデータおよびギャップデータの長さが８ビット（１バイト）単位（ｍ＝８）で任意に指定され、出力ビット幅（ｍ×ｎ）がＮバイト（ｎ＝Ｎ）の例を示している。
【００１０】
図１において、パケットデータ発生部２１は、パケット長指定手段２２からバイト単位で指定されたパケット長Ｌｐ（任意長）のパケットデータＰをＮバイト幅（Ｎは複数で例えば４、８、１６等）で順次出力する。
【００１１】
ギャップデータ発生部２３は、ギャップ長指定手段２４からバイト単位で指定されたギャップ長Ｌｇ（任意長）のギャップデータＧをＮバイト幅で順次出力する。
【００１２】
なお、パケット長指定手段２２およびギャップ長指定手段２４は、予め設定されたストリームパターン情報（パケットストリームを構成するパケットデータとギャップデータの長さと配列を表す情報）にしたがって、パケットデータ発生部２１とギャップデータ発生部２３に対するパケット長Ｌｐ、ギャップ長Ｌｇの指定を順次行なう。
【００１３】
パケットデータ発生部２１から出力されるパケットデータＰおよびギャップデータ発生部２３から出力されるギャップデータＧは、パケット長Ｌｐおよびギャップ長Ｌｇとともに書込処理部２５に入力される。
【００１４】
書込処理部２５は、パケット長Ｌｐとギャップ長Ｌｇとに基づいて、２Ｎ個のメモリ３０（１）〜３０（２Ｎ）に対するパケットデータＰとギャップデータＧの書込処理を行なう。
【００１５】
なお、２Ｎ個のメモリ３０（１）〜３０（２Ｎ）は、１バイト単位のデータの書き込みと読み出しとを独立に行なうことができ、且つ、書き込んだ順に読み出しができるＦＩＦＯ型のメモリであり、１バイトのデータの記憶が可能な複数（例えば最大で３２）の領域をそれぞれ有している。
【００１６】
書込処理部２５は、パケットデータ発生部２１から出力されるパケットデータＰ（ｘ）を、その先頭バイトから順に２Ｎ個のメモリ３０（１）〜３０（２Ｎ）に１バイトずつ巡回的に書き込み、そのパケットデータＰ（ｘ）の後に挿入するためにギャップデータ発生部２３から出力されるギャップデータＧ（ｘ）をパケットデータＰ（ｘ）の最後の１バイトを書き込んだメモリ３０（ｉ）の次のメモリ３０（ｉ＋１）から１バイトずつ巡回的に書き込み、そのギャップデータＧ（ｘ）の後に挿入するためにパケットデータ発生部２１から出力される次のパケットデータＰ（ｘ＋１）を、ギャップデータＧ（ｘ）の最後の１バイトを書き込んだメモリ３０（ｊ）の次のメモリ３０（ｊ＋１）から１バイトずつ巡回的に書き込むという処理を連続的に行なう。
【００１７】
上記書込処理をほぼリアルタイムに行なうために、書込処理部２５は、書込位置検出手段２６、シフト処理手段２７および書込制御手段２８を有している。
【００１８】
書込位置検出手段２６は、パケット長Ｌｐとギャップ長Ｌｇとに基づいて、パケットデータＰとギャップデータＧの２Ｎ個のメモリ３０（１）〜３０（２Ｎ）に対する書込開始位置Ｗｓ、書込終了位置Ｗｅを求める。
【００１９】
シフト処理手段２７は、書込位置検出手段２６によって求められた書込開始位置Ｗｓ、書込終了位置Ｗｅに基づいて、パケットデータＰおよびギャップデータＧに対するバイト単位のシフト処理を行ない、パケットデータＰの最終バイトとギャップデータＧの先頭バイトとが連続し、ギャップデータＧの最終バイトと次のパケットデータＰの先頭バイトとが連続する状態でメモリ３０（１）〜３０（２Ｎ）に出力する。
【００２０】
書込制御手段２８は、シフト処理手段２７によってシフト処理されたパケットデータＰとギャップデータＧを２Ｎ個のメモリ３０（１）〜３０（２Ｎ）に書き込む。
【００２１】
読出処理部３１は、２Ｎ個のメモリ３０（１）〜３０（２Ｎ）に対するデータの読出制御を行なう読出制御手段３２と、２つのＮビットのデータのいずれか選択的に出力するデータ選択手段３３とからなり、２Ｎ個のメモリ３０（１）〜３０（２Ｎ）の１番目からＮ番目までのメモリ３０（１）〜３０（Ｎ）にそれぞれ書き込まれた各１バイトのデータからなるＮバイトのデータと、（Ｎ＋１）番目から（２Ｎ）番目までのメモリ３０（Ｎ＋１）〜３０（２Ｎ）にそれぞれ書き込まれた各１バイトのデータからなるＮバイトのデータとを、その書き込み時期が早いものから順に交互に読み出して、パケットデータ発生部２１が発生した任意バイト長のパケットデータＰとギャップデータ発生部２３が発生した任意バイト長のギャップデータＧとが隙間なく連続するＮバイト幅のパケットストリームデータＳを出力する。
【００２２】
なお、この読出処理部３１によるデータの読出処理は、書込処理部２５によるデータの書込処理と並行して行なわれる。
【００２３】
次に、上記構成のパケットストリーム発生装置２０の動作を説明する。
例えば、Ｎ＝４で、パケットデータ発生部２１から、図２の（ａ）のように、パケット長Ｌｐ＝１１、Ｌｐ＝９、Ｌｐ＝８、…のパケットデータＰ（１）、Ｐ（２）、Ｐ（３）、…がＮバイト幅で順次出力され、ギャップデータ発生部２３から図２の（ｂ）のように、ギャップ長Ｌｇ＝９、Ｌｇ＝１１、…のギャップデータＧ（１）、Ｇ（２）、…が出力される場合について説明する。
【００２４】
この場合、書込処理部２５の書込位置検出手段２６は、パケットデータについてはその４（＝Ｎ）バイト幅で入力される各バイトデータの先頭バイトの基準位置番号を常に１、ギャップデータについてはその４（＝Ｎ）バイト幅で入力される各バイトデータの先頭バイトの基準位置番号を常に５（＝Ｎ＋１）とするとともに、メモリ３０（１）〜３０（８）に対して１〜８（＝２Ｎ）の位置番号を割り当てて、書込開始位置と書込終了位置を求める。
【００２５】
即ち、パケットデータＰ（１）の最初の４つのバイトデータｐ（１，１）〜ｐ（１，４）が入力されたとき、その先頭のバイトデータｐ（１，１）の基準位置番号１を書込開始位置Ｗｓ１の初期値とし、バイトデータｐ（１，１）〜ｐ（１，４）の書込終了位置Ｗｅ１を、
Ｗｅ１＝Ｗｓ１＋（Ｎバイト中の有効データのバイト数）−１
の演算で求める。なお、この演算結果が８を超える場合には、その演算結果から８を減じた値を用いる。
【００２６】
この場合、最初の４つのバイトデータｐ（１，１）〜ｐ（１，４）はすべて有効なデータであるから、書込終了位置Ｗｅ１は、
Ｗｅ１＝１＋４−１＝４
となる。
【００２７】
この書込開始位置Ｗｓ１＝１と書込終了位置Ｗｅ１＝４を受けたシフト処理手段２７は、パケットデータＰ（１）の最初のバイトデータｐ（１，１）〜ｐ（１，４）の書込開始位置Ｗｓ１と基準位置番号１との差が無いので、シフト処理を行なわずに、図３の（ａ）のように、４つのバイトデータｐ（１，１）〜ｐ（１，４）を１番目から４番目までのメモリ３０（１）〜３０（４）にそれぞれ出力し、書込制御手段２８は、書込開始位置Ｗｓ＝１に対応する１番目のメモリ３０（１）から書込終了位置Ｗｅ＝４に対応する４番目のメモリ３０（４）までに対して書込指示を行なう。
【００２８】
この結果、パケットデータＰ（１）の最初の４つのバイトデータｐ（１，１）〜ｐ（１，４）は、図３の（ｂ）に示すように、１番目から４番目のメモリ３０（１）〜メモリ３０（４）の第１領域にそれぞれ書き込まれる。
【００２９】
そして、パケットデータＰ（１）の次の４つのバイトｐ（１，５）〜ｐ（１，８）が入力されたとき、書込位置検出手段２６は、パケット長Ｌｐと前回までに書き込んだバイトデータの数とから、この４つのバイトデータｐ（１，５）〜ｐ（１，８）が全て有効なデータであると判定し、前回の書込終了位置Ｗｅ１＝４に１を加えた値５（加えた結果が９になるときにはその結果から８を減じた値１を用いる）を書込開始位置Ｗｓ２とし、書込終了位置Ｗｅ２を、
Ｗｅ２＝Ｗｓ２＋（有効データバイト数４）−１＝８
によって求める。
【００３０】
この書込開始位置Ｗｓ２＝５と書込終了位置Ｗｅ２＝８とを受けたシフト処理手段２７は、図４の（ａ）のように、バイトデータｐ（１，５）〜ｐ（１，８）を、基準位置番号１と書込開始位置Ｗｓ２＝５の差分に等しい４バイト分下位側にシフトして、５番目から8番目までのメモリ３０（５）〜３０（８）にそれぞれ出力し、書込制御手段２８は、書込開始位置Ｗｓ２＝５に対応する５番目のメモリ３０（５）から書込終了位置Ｗｅ２＝８に対応する８番目のメモリ３０（７）までに対して書込指示を与える。
【００３１】
この結果、4つのバイトデータｐ（１，５）〜ｐ（１，８）は、図４の（ｂ）のように、５番目から８番目までのメモリ３０（５）〜３０（８）の第１領域にそれぞれ書き込まれる。
【００３２】
さらに、パケットデータＰ（１）の残りの３つのバイトデータｐ（１，９）〜ｐ（１，１１）と無効な１バイトのダミーデータｄｄが入力されたとき、書込位置検出手段２６は、前回の書込終了位置Ｗｅ２＝８に１を加えた値から書込開始位置Ｗｓ３を求めるが、この場合加算結果が９となるので、その加算結果９から８を減じた値１を書込開始位置Ｗｓ３とし、書込終了位置Ｗｅ３を、
Ｗｅ３＝Ｗｓ３＋（有効データバイト数３）−１＝３
によって求める。
【００３３】
この書込開始位置Ｗｓ３＝１と書込終了位置Ｗｅ３＝３とを受けたシフト処理手段２７は、基準位置番号１と書込開始位置Ｗｓ３＝１とが等しいのでシフト処理を行なわずに、図５の（ａ）のように、３つのバイトデータｐ（１，９）〜ｐ（１，１１）とダミーデータｄｄとを、そのまま１番目から４番目までのメモリ３０（１）〜３０（４）に出力し、書込制御手段２８は、書込開始位置Ｗｓ２＝１に対応する１番目のメモリ３０（１）から書込終了位置Ｗｅ３＝３に対応する３番目のメモリ３０（３）までに対して書込指示を与える。
【００３４】
この結果、パケットデータＰ（１）の最後の有効な３つのバイトデータｐ（１，９）〜ｐ（１，１１）は、図５の（ｂ）のように、１番目から３番目までのメモリ３０（１）〜３０（３）の第２領域にそれぞれ書き込まれ、４番目のメモリ３０（４）に対する無効なダミーデータｄｄの書き込みは規制される。
【００３５】
次に、ギャップ長Ｌｇ＝９のギャップデータＧ（１）の最初の４つのバイトデータｇ（１，１）〜ｇ（１，４）が入力されると、書込位置検出手段２６は、前回の書込終了位置Ｗｅ３＝３に１を加えた値４をバイトデータｇ（１，１）〜ｇ（１，４）の書込開始位置Ｗｓ４とし、書込終了位置Ｗｅ４を、
Ｗｅ４＝Ｗｓ４＋（有効データバイト数４）−１＝７
の演算によって求める。
【００３６】
この書込開始位置Ｗｓ４＝４と書込終了位置Ｗｅ４＝７とを受けたシフト処理手段２７は、図６の（ａ）のように、バイトデータｇ（１，１）〜ｇ（１，４）を、基準位置番号５と書込開始位置Ｗｓ４＝４の差分に等しい１バイト分上位側にシフトして出力し、書込制御手段２８は、４番目から７番目までのメモリ３０（４）〜３０（７）に対して書込指示を与える。
【００３７】
この結果、バイトデータｇ（１，１）〜ｇ（１，４）は、図６の（ｂ）のように、４番目から７番目までのメモリ３０（１）〜３０（３）の第２領域にそれぞれ書き込まれる。
【００３８】
また、ギャップデータＧ（１）の次の有効な４つのバイトデータｇ（１，５）〜ｇ（１，８）が入力されると、書込位置検出手段２６は、前回の書込終了位置Ｗｅ４＝７に１を加えた値８をバイトデータｇ（１，５）〜ｇ（１，８）の書込開始位置Ｗｓ５とし、書込終了位置Ｗｅ５を、
Ｗｅ５＝Ｗｓ５＋（有効データバイト数４）−１
の演算によって求めるが、この場合、演算結果が１１となるので、書込終了位置Ｗｅ５は３（＝１１−８）となる。
【００３９】
この書込開始位置Ｗｓ５＝８と書込終了位置Ｗｅ５＝３とを受けたシフト処理手段２７は、図７の（ａ）のように、バイトｇ（１，５）〜ｇ（１，８）を、基準位置番号５と書込開始位置Ｗｓ４＝８の差分に等しい３バイト分下位側にシフトする。この際、最上位のバイトデータｇ（１，５）は、最下位のメモリ３０（８）に出力され、残りの３つのバイトデータｇ（１，６）〜ｇ（１，８）は、巡回的に上位側に戻ってメモリ３０（１）〜３０（３）に出力される。
【００４０】
また、書込制御手段２８は、８番目のメモリ３０（８）と、１番目から３番目までのメモリ３０（１）〜３０（３）に対してデータの書き込みを指示する。
この結果、バイトデータｇ（１，５）は、８番目のメモリ３０（８）の第２領域に書き込まれ、他の３つのバイトデータｇ（１，６）〜ｇ（１，８）は、１番目から３番目までのメモリ３０（１）〜３０（３）の第３領域にそれぞれ書き込まれる。
【００４１】
そして、ギャップデータＧ（１）の最後のバイトデータｇ（１，９）と３バイトのダミーデータｄｄが入力されると、書込位置検出手段２６は、前回の書込終了位置Ｗｅ５＝３に１を加えた値４を書込開始位置Ｗｓ６とし、書込終了位置Ｗｅ６を、
Ｗｅ６＝Ｗｓ６＋（有効データバイト数１）−１＝４
の演算によって求める。
【００４２】
この書込開始位置Ｗｓ６＝４と書込終了位置Ｗｅ４＝４とを受けたシフト処理手段２７は、図８の（ａ）のように、バイトデータｇ（１，９）と３バイトのダミーデータｄｄを、基準位置番号５と書込開始位置Ｗｓ６＝４の差分に等しい１バイト分上位側にシフトして、４番目から７番目までのメモリ３０（４）〜３０（７）に出力し、書込制御手段２８は、書込開始位置Ｗｓ６＝４から書込終了位置Ｗｅ６＝４までのメモリ３０（４）に対するデータの書き込みを指示する。
【００４３】
この結果、図８の（ｂ）に示すように、ギャップデータＧ（１）の最後の有効なバイトデータｇ（１，９）が、４番目のメモリ３０（４）の第３領域に記憶される。
【００４４】
上記動作は、次のパケットデータＰ（２）、ギャップデータＧ（２）、…に対しても同様に行なわれ、８つのメモリ３０（１）〜３０（８）には、パケットデータＰ（１）、ギャップデータＧ（１）、パケットデータＰ（２）、ギャップデータＧ（２）、パケットデータＰ（３）、…の順で、その第１領域から１バイトずつ隙間や重複のない連続した状態で巡回的に記憶されることになる。
【００４５】
読出処理部３１は、例えば図９に示しているように、各メモリ３０（１）〜３０（８）の第３領域までにデータが記憶された時点から、上位側の１番目から４番目までのメモリ３０（１）〜３０（４）の第１領域に記憶された各バイトデータｐ（１，１）〜ｐ（１，４）からなる４バイト幅のデータｓ１を読み出し、次のタイミングには、下位側の５番目から８番目までのメモリ３０（５）〜３０（８）の第１領域に記憶された各バイトデータｐ（１，５）〜ｐ（１，８）からなる４バイト幅のデータｓ２を読み出し、さらに次のタイミングにメモリ３０（１）〜３０（４）の第２領域に記憶された各バイトデータｐ（１，９）〜ｐ（１，１１）、ｇ（１，１）からなる４バイト幅のデータｓ３を読み出すという処理を連続的に行う。
【００４６】
このため、読出処理部３１からは、図１０に示しているように、パケットデータ発生部２１が発生した任意バイト長のパケットデータＰ（１）、Ｐ（２）、…のバイトデータとギャップデータ発生部２３が発生した任意バイト長のギャップデータＧ（１）、Ｇ（２）、…のバイトデータとが隙間なく連続するＮバイト幅のパケットストリームデータＳが出力される。
【００４７】
なお、メモリ３０（１）〜３０（８）に対する書込処理部２５の書込処理と読出処理部３１の読出処理とは、ほぼ等しいビットレートで並行して行なわれるので、長いパケットストリームＳを出力する場合でも各メモリ３０（１）〜３０（８）の領域数は少なく済む。
【００４８】
また、ストリームパターン情報を切り替えたとき、各メモリ３０（１）〜３０（８）に残っている前のパターンのデータが出力された後、直ちに新たなパターンのストリームデータを出力することができ、ストリームパターンの切替のための待ち時間が格段に短くなる。
【００４９】
なお、前記説明では、メモリに対するダミーデータｄｄの書き込みを規制していたが、ダミーデータｄｄをメモリに書き込んでからパケットデータあるいはギャップデータで上書処理してもよい。
【００５０】
また、前記したパケットストリーム発生装置２０では、２Ｎ個のメモリ３０（１）〜３０（２Ｎ）としてＦＩＦＯ型のメモリを用いていたが、データの書き込みと読み出しとを独立に行なえるメモリであればＦＩＦＯ型のメモリでなくてもよい。
【００５１】
また、前記説明では、ｍ＝８ビット（１バイト）、即ち、パケットデータとギャップデータの長さが１バイト単位で指定され、出力データ幅が（ｍ×ｎ）がＮバイトの場合について説明したが、ｍが、例えばｍ＝４、ｍ＝１６、…のように一定の複数で、データ幅がｍ×ｎ（ｎは任意の一定の複数）で表される数であれば、本発明を同様に適用できる。
【００５２】
【発明の効果】
以上説明したように、本発明のパケットストリーム発生装置は、（ｍ×ｎ）ビット幅でそれぞれ入力されるパケットデータとギャップデータの長さに基づいて、パケットデータとギャップデータとを、２ｎ個のメモリに対してｍビット単位で連続的に且つ巡回的に書き込むという処理を行ないながら、２ｎ個のメモリの１番目からｎ番目までのメモリに書き込まれた各ｍバイトのデータからなる（ｍ×ｎ）ビット幅のデータと、（ｎ＋１）番目から（２ｎ）番目までのメモリに書き込まれた各ｍバイトのデータからなる（ｍ×ｎ）ビット幅のデータを交互に読み出して（ｍ×ｎ）ビット幅のパケットストリームを出力している。
【００５３】
このため、容量の少ないメモリで長いパケットストリームを発生することができ、また、ストリームパターンの切替にも高速に対応できる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示すブロック図
【図２】実施形態の動作を説明するための図
【図３】実施形態の動作を説明するための図
【図４】実施形態の動作を説明するための図
【図５】実施形態の動作を説明するための図
【図６】実施形態の動作を説明するための図
【図７】実施形態の動作を説明するための図
【図８】実施形態の動作を説明するための図
【図９】実施形態の動作を説明するための図
【図１０】実施形態の動作を説明するための図
【符号の説明】
２０……パケットストリーム発生装置、２１……パケットデータ発生部、２２……パケット長指定手段、２３……ギャップデータ発生部、２４……ギャップ長指定手段、２５……書込処理部、２６……書込位置検出手段、２７……シフト処理手段、２８……書込制御手段、３０（１）〜３０（２Ｎ）……メモリ、３１……読出処理部、３２……読出制御手段、３３……データ選択手段
【図１】
0003656045.tif 000002
【図２】
0003656045.tif 000003
【図３】
0003656045.tif 000004
【図４】
0003656045.tif 000005
【図５】
0003656045.tif 000006
【図６】
0003656045.tif 000007
【図７】
0003656045.tif 000008
【図８】
0003656045.tif 000009
【図９】
0003656045.tif 000010
【図１０】
0003656045.tif 000011