(57)【特許請求の範囲】
【請求項１】
スイッチング素子とダイオードとを逆並列接続したスイッチング回路を２個直列接続してなる直列回路を３個備え、各直列回路の一端を共通接続すると共に他端を三相交流電源の出力端子にそれぞれ接続し、各直列回路内の直列接続点には三相負荷を接続し、かつ各直列回路の両端にスナバコンデンサのみをそれぞれ接続し、全てのスイッチング素子が高周波でスイッチングする三相交流変換装置において、
３個の直列回路のうち何れかの直列回路内の三相交流電源側のスイッチング素子をオンさせるタイミングから、前記スナバコンデンサの蓄積電荷を負荷に放電させる一定時間経過後に、前記タイミング以前からオン状態にあった他の直列回路内の共通接続側のスイッチング素子をオフさせる制御手段を備えたことを特徴とする交流変換装置。
【請求項２】
スイッチング素子とダイオードとを逆並列接続したスイッチング回路を２個直列接続してなる直列回路を２個備え、各直列回路の一端を共通接続すると共に他端を単相交流電源の出力端子にそれぞれ接続し、各直列回路内の直列接続点には単相負荷を接続し、かつ各直列回路の両端にスナバコンデンサのみをそれぞれ接続し、全てのスイッチング素子が高周波でスイッチングする単相交流変換装置において、
２個の直列回路のうち何れかの直列回路内の単相交流電源側のスイッチング素子をオンさせるタイミングから、前記スナバコンデンサの蓄積電荷を負荷に放電させる一定時間経過後に、前記タイミング以前からオン状態にあった他の直列回路内の共通接続側のスイッチング素子をオフさせる制御手段を備えたことを特徴とする交流変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源のオンオフ、交流電圧の調整、交流電力の調整等を行う交流電源装置の制御方法に特徴を有する交流変換装置に関する。
【０００２】
【従来の技術】
従来の三相交流変換回路として、図３に示す構成が知られている。この回路は、公知文献１：ＩＡＳ’９２  conference  record  pp 880〜887に記載されている回路である。
図３において、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等のスイッチング素子１〜６とダイオード７〜１２をそれぞれ逆並列接続したスイッチング回路を２個直列接続して直列回路を３個構成し、各直列回路の一端は互いに共通接続され、他端の各々には三相交流電源１９の出力端子Ｕ，Ｖ，Ｗが接続される。また、各直列回路内の直列接続点には三相負荷２０が接続され、各直列回路の両端にはスナバコンデンサ１３〜１５と放電用抵抗１６〜１８とからなる並列回路（スナバ回路）が接続されている。
【０００３】
このような構成において、スイッチング素子１〜６を特定のオンオフ比でスイッチングさせると、三相負荷２０には、三相交流電源１９の電圧より低い電圧が印加され、三相交流電圧及び三相交流電力の変換が実現される。ここで、スイッチング素子１，３，５（以下では上アーム素子と呼ぶ）用のオンオフ信号とスイッチング素子２，４，６（以下では下アーム素子と呼ぶ）用のオンオフ信号とは、互いに反転した関係にある。
【０００４】
また、上アーム信号と下アーム信号との切替時には、スナバコンデンサ１３〜１５または三相交流電源１９の短絡を防止するため、上下アーム素子が同時にオフ状態となる期間（以下ではデッドタイムと呼ぶ）が設けられる。三相負荷２０が誘導性の場合、デッドタイム期間中はスナバコンデンサ１３〜１５は負荷電流で充電され、コンデンサ電圧は上昇する。コンデンサに蓄積された電荷は次のデッドタイム期間までに放電させる必要があるため、スナバコンデンサ１３〜１５には並列に放電用抵抗１６〜１８が接続されている。
【０００５】
図４は、上記の公知文献１の説明に基づいて作成したＰＷＭ制御回路のブロック図（図４（ａ））とタイムチャート（図４（ｂ））である。この構成は、図３の負荷電圧を一定電圧に調整するための構成であり、調節器３２の出力とキャリア発生器３３の出力とが変調器３４により比較され、ＰＷＭ信号Ａが作られる。この信号はデッドタイム確保用タイマー（ｔ１）３６を通して上アーム素子のオンオフ信号Ｂになり、また、ＰＷＭ信号Ａは符号反転器（インバータ）３５により反転されたうえ、デッドタイム確保用タイマー（ｔ２）３７を通して下アーム素子のオンオフ信号Ｃとなる。
【０００６】
更に、パルス分配回路４３は、三相交流電源１９の位相関係から作られる同期信号に応じて、各スイッチング素子１〜６へ信号ＢまたはＣを分配する。図４（ｂ）のタイムチャートから、上アーム用信号Ｂと下アーム用信号Ｃとの切替時には、前記デッドタイム確保用タイマー３６または３７によって確保されるｔ１，ｔ２の期間、上下アームの両方のスイッチング素子にオフ信号が与えられている。
【０００７】
図５は、従来の単相交流変換回路の構成である。この回路は、公知文献２：IEE  Proc. - Electr. Power  Appl.,  Vol.  143,  No.4,  July  1996,  pp 323〜330に基づくものであり、ＰＷＭ方式のＡＣチョッパの主回路である。
図５において、スイッチング素子１〜４とダイオード７〜１０とを逆並列接続したスイッチング回路を２個直列接続して直列回路を２個構成する。そして、各直列回路の一端は互いに共通接続され、他端にはそれぞれ単相交流電源２１の出力端子Ｕ，Ｖが接続されると共に、各直列回路内の直列接続点には単相負荷２２が接続され、各直列回路の両端にはスナバコンデンサ１３，１４が接続されている。
【０００８】
この回路におけるスイッチング素子用のゲート信号は、上記公知文献２のＦｉｇ．２９に示されており、単相交流電源２１の半サイクル期間はスイッチング素子１，２が高周波で、スイッチング素子３，４が単相交流電源２１の周波数で各々スイッチングする。なお、制御ブロック図は図４と同じであるが、パルス分配回路４３は三相用と単相用との違いがある。
【０００９】
【発明が解決しようとする課題】
図３に示した三相交流変換回路と図４の制御方式では、デッドタイム中にスナバコンデンサ１３〜１５に蓄積された電荷を抵抗１６〜１８により放電させているため、高周波スイッチング動作では抵抗１６〜１８の損失が大きく、抵抗やその冷却装置が大型化し、高価になると共に、装置の変換効率が低下するという問題があった。
【００１０】
また、図５に示した単相交流変換回路と図４の全てのスイッチング素子が高周波でオンオフする制御方式では、放電用抵抗を持たないこと等に起因してスナバコンデンサ１３，１４の放電経路が確保できないので、上下アームスイッチング素子のデッドタイムを極小にする必要がある。従って、スイッチング時間が短くて済み、しかもばらつきの少ないスイッチング素子を選択することが要求される。このことは、部品を選別する際の制約となり、歩留まりの低下や部品の試験・選別に要する時間の増加を招き、結果として装置が高価になるという問題を生じていた。
【００１１】
そこで本発明の解決課題は、装置の小型化、低価格化を図り、部品選別の自由度や電力変換効率の向上を可能にした三相または単相の交流変換装置を提供することにある。
【００１２】
上記課題を解決するため、請求項１記載の三相交流変換装置は、スイッチング素子とダイオードとを逆並列接続したスイッチング回路を２個直列接続してなる直列回路を３個備え、各直列回路の一端を共通接続すると共に他端を三相交流電源の出力端子にそれぞれ接続し、各直列回路内の直列接続点には三相負荷を接続し、かつ各直列回路の両端にスナバコンデンサのみをそれぞれ接続し、全てのスイッチング素子が高周波でスイッチングする三相交流変換装置において、３個の直列回路のうち何れかの直列回路内の三相交流電源側のスイッチング素子をオンさせるタイミングから、前記スナバコンデンサの蓄積電荷を負荷に放電させる一定時間経過後に、前記タイミング以前からオン状態にあった他の直列回路内の共通接続側のスイッチング素子をオフさせる制御手段を備えたことにより、デッドタイム期間中にスナバコンデンサに蓄積された電荷を、スイッチング素子をオンさせるタイミングで三相負荷へ放電させるようにしたものである。
【００１３】
更に、請求項２記載の単相交流変換装置は、スイッチング素子とダイオードとを逆並列接続したスイッチング回路を２個直列接続してなる直列回路を２個備え、各直列回路の一端を共通接続すると共に他端を単相交流電源の出力端子にそれぞれ接続し、各直列回路内の直列接続点には単相負荷を接続し、かつ各直列回路の両端にスナバコンデンサのみをそれぞれ接続し、全てのスイッチング素子が高周波でスイッチングする単相交流変換装置において、２個の直列回路のうち何れかの直列回路内の単相交流電源側のスイッチング素子をオンさせるタイミングから、前記スナバコンデンサの蓄積電荷を負荷に放電させる一定時間経過後に、前記タイミング以前からオン状態にあった他の直列回路内の共通接続側のスイッチング素子をオフさせる制御手段を備えたことにより、請求項１の発明と同様に、デッドタイム期間中にスナバコンデンサに蓄積された電荷を、スイッチング素子をオンさせるタイミングで単相負荷へ放電させるようにしたものである。
【００１４】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は本発明の第１実施形態を示しており、この実施形態は、図３と同様に三相交流電源１９の交流電力を変換して三相負荷２０に供給する三相交流変換装置に関するものである。
図３と同一の構成要素には同一の参照符号を付してあり、１〜６はそれぞれ２個直列接続されるＩＧＢＴ等のスイッチング素子、７〜１２は各スイッチング素子１〜６に逆並列接続されたダイオード、１３〜１５は各々２個のスイッチング素子からなる３個の直列回路の両端に接続されたスナバコンデンサである。
【００１５】
図３と同様に、前記３つの直列回路の一端は共通接続され、他端は三相交流電源１９の出力端子Ｕ，Ｖ，Ｗにそれぞれ接続されていると共に、各直列回路内の接続点には三相負荷２０が接続されている。
【００１６】
図２は、図１のスイッチング素子１〜６用のオンオフ信号を作り出すＰＷＭ制御回路のブロック図（図２（ａ））とタイムチャート（図２（ｂ））である。
この実施形態の動作を、三相交流電源１９のＵ相から三相負荷２０を介してＶ相とＷ相へ電流が流れるモードで説明する。図２（ａ）の制御回路は、図１の負荷電圧を一定電圧に調整するための構成であり、調節器３２の出力とキャリア発生器３３の出力とが変調器３４により比較され、ＰＷＭ信号Ａが作られる。このＰＷＭ信号Ａは、デッドタイム確保用タイマー（ｔ１）３６を通してＵ相上アーム素子１のオンオフ信号Ｂになり、同時に、符号反転器３５により反転されたうえデッドタイム確保用タイマー（ｔ２）３７を通してＵ相下アーム素子２のオンオフ信号Ｃとなる。
【００１７】
更に、前記信号Ｂから放電時間確保用タイマー（ｔ３）３８を通して信号Ｄが作られる。このタイマー（ｔ３）３８は、スナバコンデンサ１３〜１５から三相負荷２０へ電荷を放電させる際の放電時間を確保するためのものである。
そして、上記信号Ｄはデッドタイム確保用タイマー（ｔ４）４０を通してＶ相、Ｗ相の上アーム素子３，５のオンオフ信号Ｅになる。また、信号Ｄは符号反転器３９により反転され、デッドタイム確保用タイマー（ｔ５）４１を通してＶ相、Ｗ相の下アーム素子４，６のオンオフ信号Ｆとなる。
【００１８】
なお、三相交流電源１９のＶ相から三相負荷２０を介してＷ相とＵ相へ電流を流すモードと、Ｗ相から三相負荷２０を介してＵ相とＶ相へ電流を流すモードも同様に説明できる。一例を挙げれば、Ｖ相から三相負荷２０を介してＷ相とＵ相へ電流を流すモードにおいては、信号Ｂ，Ｃが各々Ｖ相上アーム素子３、下アーム素子４のオンオフ信号となり、信号ＥがＷ相、Ｕ相上アーム素子５，１のオンオフ信号となり、信号ＦがＷ相，Ｕ相下アーム素子６，２のオンオフ信号となる。
パルス分配回路４２はこれらの通流モードを選択する役割を受け持ち、三相交流電源１９の位相関係から作られる同期信号に応じて、各スイッチング素子１〜６へ信号Ｂ，Ｃ，Ｅ，Ｆを分配する。
【００１９】
図２（ｂ）に示すタイムチャートにおいて、信号Ｂ，Ｃ間に設けられる時間ｔ１，ｔ２、信号Ｅ，Ｆ間に設けられる時間ｔ４，ｔ５は上下アームの短絡防止用のデッドタイムである。これらの時間ｔ１，ｔ２，ｔ４，ｔ５は、前述したようにデッドタイム確保用タイマー３６，３７，４０，４１によって確保される。
【００２０】
また、信号Ｂが立ち上がってから信号Ｄが立ち上がるまでの時間ｔ３は、スナバコンデンサ１３，１４，１５の蓄積電荷を三相負荷２０へ放電させるための時間である。この時間ｔ３は、前記放電時間確保用タイマー３８によって確保される。
例えば、三相交流電源１９のＵ相から三相負荷２０を介してＶ相とＷ相へ電流が流れるモードにおいて、時間ｔ３はＵ相のスイッチング素子１がオン、同スイッチング素子２がオフ、Ｖ相のスイッチング素子３がオフ、同スイッチング素子４がオン、Ｗ相のスイッチング素子５がオフ、同スイッチング素子６がオンの状態であり、その直前の時間ｔ１（スイッチング素子１，２の短絡防止用デッドタイム）にスナバコンデンサ１３に充電された電荷が、スイッチング素子１のオンのタイミングでスイッチング素子１、三相負荷２０、スイッチング素子４，６を介して放電される。
【００２１】
このように、本実施形態によれば、図３の主回路から放電用抵抗１６〜１８を除去することによって主回路を簡略化させると共に、従来、放電用抵抗によって消費させていた電力を三相負荷２０に供給することで、電力変換装置としての変換効率を向上させることができる。また、制御回路としては若干数のタイマー及び符号反転器を追加するだけで済み、装置全体としてみれば主回路の部品数削減、小型化、低価格化による利点の方が大きい。
【００２２】
なお、図示しないが、単相交流変換装置に対しても、図２と同様の制御方式を適用することができる。これは、本発明の第２実施形態に相当する。
すなわち、単相交流変換装置の主回路の一例である図５において、単相交流電源２１のＵ相から単相負荷２２を介してＶ相へ電流を流す場合は、図２の信号ＢはＵ相のスイッチング素子１へ、信号ＣはＵ相のスイッチング素子２へ、信号ＥはＶ相のスイッチング素子３へ、信号ＦはＶ相のスイッチング素子４へ供給する。Ｖ相から単相負荷２２を介してＵ相へ電流を流す場合には、信号ＢはＶ相のスイッチング素子３へ、信号ＣはＶ相のスイッチング素子４へ、信号ＥはＵ相のスイッチング素子１へ、信号ＦはＵ相のスイッチング素子２へ供給する。
【００２３】
例えば、単相交流電源２１のＵ相から単相負荷２２を介してＶ相へ電流を流す通流モードでは、Ｕ相のスイッチング素子１，２の短絡防止用デッドタイムにスナバコンデンサ１３に充電された電荷が、スイッチング素子１のオンのタイミングでＵ相のスイッチング素子１、単相負荷２２、Ｖ相のスイッチング素子４を介して放電される。
このように単相交流変換装置においても、放電用抵抗を用いることなくスナバコンデンサに蓄積された電荷を単相負荷を通じて放電させることができ、主回路の小型・簡略化、変換効率の向上が実現される。
【００２４】
なお、図１及び図５の主回路はスイッチング回路としてＩＧＢＴのコレクタとダイオードのカソードの接続点側を三相または単相交流電源へ接続した構成であるが、ＩＧＢＴのエミッタとダイオードのアノードの接続点側を三相または単相交流電源に接続した場合も同様に動作可能であることは容易に推測可能である。
【００２５】
【発明の効果】
以上のように本発明は、いわゆるデッドタイム期間中にスナバコンデンサに蓄積された電荷を、スイッチング素子がオンするタイミングで負荷に放電するようにしたものである。この結果、
（１）従来、スナバコンデンサと並列に接続されていた放電用抵抗が不要となり、冷却装置を含めた装置全体の小型化、軽量化、低価格化を達成することができる。
（２）スナバコンデンサの電荷を負荷へ所定時間、放電する制御方式を採用したため、従来のようにデッドタイムの極小化に苦慮したりスイッチング時間のばらつきが素子選別の制約になるような不都合がなく、部品選択の自由度の向上と試験時間の短縮が可能になる。
（３）従来、放電用抵抗で消費していたスナバコンデンサの蓄積電荷を負荷に放電させるので、装置の変換効率が向上する。
等の効果がある。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す回路図である。
【図２】図１の制御回路を示すブロック図である。
【図３】従来の三相交流変換回路を示す回路図である。
【図４】図３の制御回路を示すブロック図である。
【図５】従来の単相交流変換回路を示す回路図である。
【符号の説明】
１〜６…スイッチング素子
７〜１２…ダイオード
１３〜１５…スナバコンデンサ
１６〜１８…放電用抵抗
１９…三相交流電源
２０…三相負荷
２１…単相交流電源
２２…単相負荷
３１…電圧設定器
３２…調節器
３３…キャリア発生器
３４…変調器
３５，３９…符号反転器
３６〜３８，４０，４１…タイマー
４２，４３…パルス分配回路
【図１】
0003709970.tif 000002
【図２】
0003709970.tif 000003
【図３】
0003709970.tif 000004
【図４】
0003709970.tif 000005
【図５】
0003709970.tif 000006