(57)【特許請求の範囲】
【請求項１】
ビデオカメラにより被検査体の画像を撮像して得た映像信号をデジタル化してメモリに取り込み、該メモリに取り込まれたデータを画像処理して前記被検査体の外観検査を行なうとともに、前記デジタル化した映像信号を表示のために出力する外観検査用画像処理装置であって、
前記映像信号から同期信号を抽出する同期分離回路と、
前記映像信号をデジタル信号に変換するデジタル化回路と、
前記デジタル化回路から出力されるデジタル化映像信号が順次シフト入力されるシフトレジスタと、
前記同期分離回路から得られた同期信号と同期して順次アドレスデータを生成するアドレスカウンタと、
前記アドレスカウンタで示されるアドレスに前記シフトレジスタのデータを記憶する前記メモリと、
前記同期分離回路から得られた同期信号を出力映像データのための同期信号として使用し、前記シフトレジスタ出力から得られるデジタル化映像信号に付与して出力する映像出力回路と、
を具備することを特徴とする外観検査用画像処理装置。
【請求項２】
さらに、前記メモリに記憶されたデータを読取りかつ画像処理によって外観検査を行なう中央処理装置と、
該中央処理装置からの出力アドレスデータと前記アドレスカウンタからのアドレスデータとを選択的に出力して前記メモリに供給するアドレス切換回路と、
を具備することを特徴とする請求項１に記載の外観検査用画像処理装置。
【請求項３】
前記ビデオカメラは電子部品の画像を撮像することにより前記映像信号を得るものであり、かつ前記デジタル化回路は該映像信号を２値化して２値化デジタル信号を生成することを特徴とする請求項１または２に記載の外観検査用画像処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は外観検査用画像処理装置に関し、特にビデオカメラによって電子部品などの画像を撮像して得た映像信号をデジタル化し、画像処理によって外観検査を行なう画像処理装置において、前記デジタル化した映像信号を表示用の同期信号発生器を用いることなく表示可能とし、もって装置の回路構成を簡略化する技術に関する。
【０００２】
【従来の技術】
図４は、従来の電子部品の外観検査用の画像処理装置の概略の構成を示す。同図の装置は、図示しないビデオカメラからの映像信号が入力される入力端子ＩＮに接続された２値化回路１、２値化回路１の出力が入力されるシフトレジスタ３、シフトレジスタ３の出力信号を表示のために出力端子ＯＵＴから外部に供給するための映像出力回路５を備えている。
【０００３】
図４の装置はまた、前記映像入力端子ＩＮに接続された同期分離回路７と、該同期分離回路７の出力をスイッチ９を介して受け入れるアドレスカウンタ１１と、該アドレスカウンタ１１に基準クロック信号を供給するクロック発生回路１３と、第２のスイッチ１５を介してアドレスカウンタ１１に映像出力用の同期信号を供給する同期発生回路１７を備えている。
【０００４】
同期発生回路１７から出力される同期信号は信号合成用のダイオード１９を介して映像出力回路５の信号経路に接続されシフトレジスタ３から出力される表示用の映像データと合成されて出力端子ＯＵＴから出力される。なお、映像出力回路５は、出力トランジスタ２１を備え、該トランジスタ２１のベースはシフトレジスタ３の直列データ出力と抵抗２３を介して接続されている。トランジスタ２１のエミッタは抵抗２５を介して電源の低電圧側端子ＶＳＳに接続され、コレクタは電源の高電圧側端子ＶＤＤに接続されている。また、トランジスタ２１のエミッタは抵抗２７を介して出力端子ＯＵＴに接続されている。また、前記アドレスカンウタ１１のシフトクロック出力端子ＳＬからシフトレジスタ３にデータシフト用のクロック信号が供給されている。
【０００５】
さらに、図４の装置は、シフトレジスタ３の各回路段の出力が並列にデータ入出力端子に接続された画像メモリ２９と、該画像メモリ２９のデータ入出力端子とデータバス３１を介して接続された中央処理装置（ＣＰＵ）３３と、画像メモリ２９に供給するアドレス信号を切換えるアドレス切換回路３５とを備えている。アドレス切換回路３５は、前記アドレスカウンタ１１から出力されるアドレス信号と中央処理装置（ＣＰＵ）３３から供給されるアドレス信号とを選択的にアドレスバス３７を介して画像メモリ２９に供給するものである。
【０００６】
図４の装置においては、図示しないビデオカメラによって被検査体、例えば電子部品、の画像が撮像され、得られた映像信号が入力端子ＩＮから２値化回路１および同期分離回路７に供給される。２値化回路１は入力された映像信号のレベルを高レベルまたは低レベルのいずれかに区分し１ビットの２値化デジタル信号を生成しシフトレジスタ３に順次入力する。
【０００７】
一方、同期分離回路７は入力映像信号から同期信号を抽出し画像取込みの際にオンとされるスイッチ９を介してアドレススカウンタ１１に入力する。アドレスカウンタ１１は、同期信号の入力に応じてクロック発生器１３からのクロック信号をカウントし、所定の周期のシフトパルスＳＬを生成して、シフトレジスタ３に供給する。これによって、シフトレジスタ３はアドレスカウンタ１１から供給されるシフトパルスＳＬの一周期ごとに２値化回路１からの２値化信号を順次取込みシフトする。
【０００８】
シフトレジスタ３の全回路段に２値化映像信号が取込まれた時点で、アドレスカウンタ１１からのアドレス信号ＡＤがアドレス切換回路３５、およびアドレスバス３７を介して画像メモリ２９に供給され、このアドレス信号によって指定されるアドレスにシフトレジスタ３の各回路段の信号が並列に書込まれる。このようにして入力映像信号を２値化したデジタル２値化映像データが画像メモリ２９に順次書込まれる。
【０００９】
このようにして、例えば１画面分の２値化デジタル映像データが画像メモリ２９に書込まれると、ＣＰＵ３３は図示しない制御線を介してアドレス切換回路３５を切換え、ＣＰＵ３３のアドレスバス３９、アドレス切換回路３５および画像
【００１０】
メモリ２９のアドレスバス３７を介して画像メモリ２９にアドレスデータを供給する。そして、このアドレスデータによって示される画像メモリ２９のアドレスから前述のようにして記憶された画像データがデータバス３１を介して読出されＣＰＵ３３に取込まれる。ＣＰＵ３３は、このようにして取込んだ画像データを使用して被検査体、例えば電子部品、の外観検査を行なう。例えば電子部品の形状があらかじめ記憶されたパターンの範囲内にあるか否かを判断して電子部品の形状が正常な範囲のものとなっているか否かを判定する。あるいは電子部品のリード線の曲りが所定の範囲内に納まっているか否かを判定する。
【００１１】
このようにして画像メモリ２９に取込まれた画像データの内容は例えばＣＲＴ表示装置などによって表示して確認する必要がある。この場合は、スイッチ９をオフにして、スイッチ１５のオンにすることにより、アドレスカウンタ１１に供給される同期信号を同期分離回路７からのものに代えて同期発生回路１７から供給されるようにする。同期発生回路１７からの同期信号に基づきアドレスカウンタ１１がアドレス信号ＡＤを発生してアドレス切換回路３５およびアドレスバス３７を介して画像メモリ２９にアドレス信号を供給して画像メモリ２９の内容を順次並列的にシフトレジスタ３に読み出す。また、アドレスカウンタ１１からシフトクロック信号ＳＬがシフトレジスタ３に供給されてシフトレジスタ３の各回路段に記憶された画像データを順次直列的に映像出力回路５に供給する。映像出力回路５においては、シフトレジスタ３から供給されるデジタル映像データを抵抗２３、出力トランジスタ２１、および出力抵抗２７を介して出力端子ＯＵＴから図示しない表示装置に供給する。この場合、同期発生回路１７から供給される同期信号がダイオード１９を介してトランジスタ２１のベースに供給されシフトレジスタ３から送られてくるデジタル映像データと合成される。これによって、画像メモリ２９に記憶された画像データの内容を表示装置に表示して確認することが可能になる。
【００１２】
【発明が解決しようとする課題】
上記構成に係わる画像処理装置では、画像メモリに取込んだデジタル画像データを表示するためには、表示用の同期信号発生回路１７を設け、この同期信号発生回路１７で発生される同期信号のタイミングで画像メモリ２９に記憶されたデータを読み出すとともに、該同期信号発生回路１７から出力される同期信号を表示用の同期信号としてデジタル映像データと合成している。このため、表示用の同期信号を発生するための専用の回路とともに、映像データ取込み時と表示時とで同期信号を切換えるためのチイッチなどを必要とし、装置構成が複雑になるという不都合があった。特に、同期信号発生回路は水晶発振器などの安定かつ正確な周波数の発振器を必要とするため、同期信号発生回路が画像処理装置のコストを上昇させる要因となっていた。
【００１３】
本発明の目的は、前述の従来例の装置における問題点に鑑み、外観検査用の画像処理装置において、表示用の同期信号発生回路を必要とすることなく簡単な装置構成により、デジタル映像データの画像メモリへの取込みおよび該画像メモリから読み出したデジタル映像データの表示を可能にし、もって装置構成の簡略化、低価格化および信頼性の向上を図ることにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、ビデオカメラにより被検査体の画像を撮像して得た映像信号をデジタル化してメモリに取込み、該メモリに取込まれたデータを画像処理して前記被検査体の外観検査を行なうとともに、前記デジタル化した映像信号を表示のために出力する外観検査用画像処理装置において、前記映像信号から同期信号を抽出する同期分離回路と、前記映像信号をデジタル信号に変換するデジタル化回路と、該デジタル化回路から出力されるデジタル化映像信号が順次シフト入力されるシフトレジスタと、前記同期分離回路から得られた同期信号と同期して順次してアドレスデータを生成するアドレスカウンタと、該アドレスカウンタで示されるアドレスに前記シフトレジスタのデータを記憶する前記メモリと、前記同期分離回路から得られた同期信号を出力映像データのための同期信号として使用し、前記シフトレジスタ出力から得られるデジタル映像信号に付与して出力する映像出力回路とを設ける。
【００１５】
また、このような外観検査用画像処理装置にさらに、前記メモリに記憶されたデータを読み取りかつ画像処理によって外観検査を行なう中央処理装置と、該中央処理装置からの出力アドレスデータと前記アドレスカウンタからのアドレスデータとを選択的に出力して前記メモリに供給するアドレス切換回路とを設けると好都合である。
【００１６】
さらに、前記ビテオカメラは被検査体として電子部品の画像を撮像することにより前記映像信号を得るものとし、前記デジタル化回路は該映像信号を２値化して２値化デジタル信号を生成するものとすることができる。
【００１７】
【作用】
上記構成に係わる外観検査用画像処理装置においては、ビデオカメラによって電子部品などの被検査体の画像が撮像され、得られた映像信号が画像処理装置に入力される。この入力された映像信号は同期分離回路に供給されて同期信号が抽出される。また、入力映像信号はデジタル化回路に入力されて対応するデジタル化映像信号が出力され、シフトレジスタに順次シフト入力される。一方、アドレカウンタが前記同期分離回路から得られた同期信号と同期したアドレスデータを生成する。このアドレスデータの生成は、例えば、アドレスカウンタにおいて前記同期信号と同期して所定のクロック信号のカウントを開始するよう構成することによって達成できる。
【００１８】
このようにして発生されたアドレスデータによって前記シフトレジスタのデータを前記メモリに書き込むことにより被検査体のデジタル化映像データがメモリに格納される。
【００１９】
前記メモリに格納されたデジタル化映像データを読み出し表示する場合には、前記同期分離回路から得られた同期信号と同期してアドレスカウンタにおいてアドレスデータを生成し、前記メモリの読み出しアドレスを順次指定する。これによって前記メモリの各アドレスの記憶データが前記シフトレジスタに並列に書き込まれる。そして、映像出力回路において、前記シフトレジスタから順次直列的に出力されるデジタル化映像データに前記同期分離回路によって得られた同期信号を付与して複合映像信号を生成し表示装置に供給する。
【００２０】
したがって、メモリに記憶された映像データを表示する際には、従来の装置のように専用の同期信号発生回路を使用するのでなく、ビデオカメラによって供給される映像信号から同期分離回路によって得た同期信号を使用する。すなわち、入力映像信号用の同期信号をそのまま出力映像データのための同期信号として使用している。外観検査用の画像処理装置では、必ず映像入力端子にビデオカメラが接続されているから、その同期信号を表示用にも使用することができる。また、メモリの読み出しタイミングおよびシフトレジスタのシフトタイミングを入力映像信号から同期分離して得た同期信号のタイミングで行なっているから、表示用の映像データと同期信号とがずれることもない。
【００２１】
なお、前記メモリに記憶されたデータを読み取りかつ画像処理によって外観検査を行なう中央処理装置と、該中央処理装置からの出力アドレスデータとアドレスカウンタからのアドレスデータとを選択的に出力してメモリに供給するアドレス切換回路とを設けることにより、例えば中央処理装置からの指令により該アドレス切換回路を切換えることによって画像データをメモリに取込む場合と該メモリから画像データを読み出して中央処理装置に供給する場合のアドレス指定を的確に行なうことができる。これによって、例えば中央処理装置の制御のもとに被検査体の画像データの取込みおよび外観検査のための画像処理などの行程を自動化することも可能になる。
【００２２】
なお、前記ビデオカメラが被検査体として電子部品の画像を撮像して前記映像信号を入力する前には、前記デジタル化回路は該映像信号を白または黒の２つのレベルを有する２値化デジタル信号を生成するものとすることができる。電子部品の外観検査などでは、該電子部品の外形が判断できれば十分な場合が多く、この様な２値化デジタル信号を使用することによって外観検査のための画像処理を簡略化ししかも必要十分な検査を行なうことが可能になる。
【００２３】
【実施例】
以下、図面を参照して本発明の１実施例につき説明する。図１は、本発明の１実施例に係わる外観検査用を画像処理装置の概略の構成を示す。図１の装置において、前記図４の装置と同じ部分は同じ参照数字で示されている。
【００２４】
図１の装置は、２値化回路１、シフトレジスタ３、映像出力回路５、同期分離回路７ａ、アドレスカウンタ１１ａ、クロック発生回路１３ａ、カウンタ４１、画像メモリ２９、中央処理装置（ＣＰＵ）３３、およびアドレス切換回路３５などによって構成されている。
【００２５】
２値化回路１は、入力端子ＩＮに接続され図示しないビデオカメラからの映像信号入力を受ける。２値化回路１の出力はシフトレジスタ３のシフト信号入力端子ＤＩに接続されている。映像出力回路５は、シフトレジスタ３のシフト信号出力ＤＯ端子に抵抗２３を介してベースが接続された出力トランジスタ２１と、同期分離回路７ａの出力と出力トランジスタ２１のベース間に接続されたダイオード１９を有している。なお、出力トランジス２１はエミッタホロワ動作を行なうものであり、そのコレクタは高電圧側電源線ＶＤＤに接続され、エミッタはエミッタ抵抗２５を介して低電圧側の電源線ＶＳＳに接続されている。出力トランジスタ２１のエミッタは抵抗２７を介して出力端子ＯＵＴに接続されている。
【００２６】
同期分離回路７ａは、その入力が前記映像信号入力端子ＩＮに接続され、出力が前記映像出力回路５のダイオード１９のカソード端子、およびカウンタ４１に供給されている。また、同期分離回路７ａの出力は前記２値化回路１にも供給されてペデスタル・レベルにクランプするタイミングを制御している。カウンタ４１のカウント入力ＣＩにはクロック発生回路１３ａからの基準クロック信号が供給されている。カウンタ４１の制御入力端子ＣＴには前述のように同期分離回路７ａから同期信号が入力されている。カウンタ４１は入力端子ＣＴの信号が入力されるフリップフロップ（ＦＦ）および、該ＦＦの出力とカウント入力ＣＩの基準クロック信号を受けるＡＮＤゲートを有する。該ＡＮＤゲート出力はカウント出力ＣＯにつながっている。カウンタ４１のカウント出力ＣＯはアドレスカウンタ１１ａのカウント入力ＣＩに供給されている。アドレスカウンタ１１ａのシフトクロック出力ＳＬはシフトレジスタ３のシフトクロック入力ＳＩに供給されている。アドレスカウンタ１１ａのアドレス信号出力ＡＤはアドレス切換回路３５の一方の入力Ｉ１に供給されている。カウント入力ＣＩは４分の１分周器を介してシフトクロック出力ＳＬに接続されている。該４分の１分周器の出力はまた８分の１分周器を介してアドレスカウンタユニットに入力されている。該アドレスカウンタユニットの出力はアドレス信号出力ＡＤに接続されている。
【００２７】
シフトレジスタ３の各回路段のデータ入出力端子ＰＤは画像メモリ２９の入出力端子に並列に接続されている。画像メモリ２９のデータ入出力端子はデータバス３１を介してＣＰＵ３３のデータ入出力ポートに接続されている。アドレス切換回路３５の他方の入力Ｉ２にはＣＰＵ３３のアドレスバス３９に接続されている。アドレス切換回路３５の出力ＡＯは画像メモリ２９のアドレス入力端子に接続されている。
【００２８】
次に以上のような構成を有する外観検査用画像処理装置の動作を図２および図３をも参照して説明する。図１の映像入力端子ＩＮには図示しないビデオカメラが接続されており、該ビデオカメラによって被検査体、例えば電子部品、の画像が撮像されて得られたアナログ映像信号が映像入力端子ＩＮから２値化回路１および同期分離回路７ａに供給される。図２の（ａ）はこのような映像入力端子ＩＮから入力される映像信号の一例を示す。
【００２９】
同期分離回路７ａは、入力映像信号から同期信号を分離し、その出力端子ＳＯから図２の（ｂ）で示すような同期信号を出力しカウンタ４１の制御入力端子ＣＴおよび映像出力回路５に供給する。カウンタ４１においては、クロック発生回路１３ａから入力されたクロック信号を制御入力端子ＣＴに供給される同期信号の立上りまたは立下りタイミングでカウントを開始する。これによって、カウンタ４１のカウント出力ＣＯには図２（ｃ）で示すような入力映像信号とほぼ同期したカウント信号が得られる。なお、このカウント信号は、例えば、同期分離回路７ａから供給される同期信号の入力に応じてクロック発生回路１３ａの発振を開始するよう構成することによって得ることも可能である。
【００３０】
このようにして、カウンタ４１から出力されるカウント信号がアドレスカウンタ１１ａのカウント入力ＣＩに入力され、該アドレスカウンタ１１ａがこの入力されたカウント信号をカウントダウンして（例えば４分の１）、例えば図２の（ｄ）に示されるようなシフトクロック信号を生成し、シフトレジスタ３のシフトクロック入力端子ＳＩに供給する。アドレスカウンタ１１ａはまた、このシフトクロック信号をさらにカウントダウンして、例えばシフトクロックパルスの８倍の周期を有するアドレス信号を生成しアドレス出力端子ＡＤからアドレス切換回路３５の第一の入力端子Ｉ１に供給する。
【００３１】
一方、２値化回路１は、映像入力端子ＩＮから入力されたアナログ映像信号を所定の中間しきい値レベルで白または黒の２つのレベルのいずれかに振り分け、各レベルに対応して“１”または“０”のいずれかの値を有する１ビットのデジタル化映像信号を生成し、シフトレジスタ３の直列データ入力端子ＤＩに順次供給する。シフトレジスタ３はアドレスカウンタ１１ａから前述のようにシフトクロックを受けこのシフトクロックに従って入力デジタル化映像データを順次各回路段にシフトする。シフトレジスタ３が例えば８段のシフトレジスタであるものとすると、８つのデジタル化映像データが入力された時点で各回路段の映像データが並列に画像メモリ２９に書き込まれる。このときアドレス切換回路３５は例えばＣＰＵ３３からの図示しない制御線を介しての指令によって、アドレスカウンタ１１ａのアドレス信号端子ＡＤからのアドレス信号をアドレスバス３７に出力するよう切換えられている。したがって、画像メモリ２９のアドレスカウンタ１１ａで与えられるアドレスにシフトレジスタ３のデータが書き込まれる。このようにして、入力映像信号を２値化して得たデジタル化映像データが順次画像メモリ２９に書き込まれる。
【００３２】
なお、このような画像メモリ２９への映像データの書き込み動作は、例えばＣＰＵ３３において同期分離回路７ａの出力同期信号のうちの垂直同期信号を監視し、一つの垂直同期信号が検出されればデジタル化映像データの書き込みを開始し、次の垂直同期信号が検出されれば書き込みを停止して後に述べる画像処理による外観検査を行なえばよい。あるいは、一つの垂直同期信号が検出された後アドレスカウンタ１１ａが所定数のシフトクロック信号を出力した時点でシフトレジスタ３のデータシフトおよび画像メモリ２９のデータ書き込みを停止し、次の垂直同期信号の検出に応じて再びデータ書き込みなどを開始するよう構成する事もできる。
【００３３】
このようにして画像メモリ２９に例えば１画面分のデジタル化映像データの書込みが行なわれた後、画像メモリ２９のデータを読出して表示装置にその画像を表示することができる。この場合は、本発明では、前述のデータ書込み動作の場合と同様に、映像入力端子ＩＮから供給される映像信号から同期分離回路７ａによって抽出した同期信号に基づきアドレスカウンタ１１ａを動作させる。これによって、アドレスカウンタ１１ａのアドレス出力端子ＡＤから順次アドレス信号を出力し、アドレス切換回路３５およびアドレスバス３７を介して画像メモリ２９にアドレス信号を供給する。これによって、画像メモリ２９から、例えば８ビットずつ、並列にデータが読出されシフトレジスタ３に並列にロードされる。シフトレジスタ３にロードされたデータはアドレスカウンタ１１ａから供給されるシフトクロックによってシフトレジスタ３の各回路段を順次直列にシフトされデータ出力端子ＤＯから映像出力回路５を介して図示しない表示装置に供給される。
【００３４】
この場合、同期分離回路７ａから出力される入力映像信号の同期信号がダイオード１９を介してシフトレジスタ３から出力される直列映像データと合成される。これにより、出力端子ＯＵＴからは同期信号と映像信号を含む複合映像信号が出力される。この構成によれば、映像入力端子ＩＮに図示しないビデオカメラからの入力信号が供給されている限り、表示用の同期信号発生回路を別に設けなくとも画像表示を行なうことが可能になる。外観検査用の画像処理装置では常時ビデオカメラが接続されているから、このような構成によって簡単な回路構成で常に画像表示を行なうことが可能になる。
【００３５】
図３は、図１のＣＰＵ３３によって行なわれる電子部品の外観検査の例を示す。図３では、電子部品として電解コンデンサにつき外観検査を行なう場合の様子を示す。領域４３はビテオカメラにより電解コンデンサおよび搬送テープ５１を含む画像を撮像し得られた映像信号を２値化して得た部品側領域を示している。実際には、領域４３は例えば黒レベルを有し、領域４３の外部の領域は例えば白レベルとなっている。また、領域４３の境界は２値化回路のサンプリングの荒さに応じて滑らかな曲線ではなく階段状をなしている。
【００３６】
このような２値化画像の各画素の位置を判定することにより種々の外観検査を行なうことができる。例えば、リード線４５の画像データから該リード線４５の画像の各画素の位置を判定し、リード曲がりが規格を越えているか否かを判定することができる。リード４５の画像を構成する各画素の位置は図３において部分的に示された格子状の領域４７のどの部分に各画素が位置するかを判定することによって求めることができる。これによって、リード４５の曲がりが所定量より大きいか否かが判定できる。
【００３７】
また、電解コンデンサのかしめ部分４９のくぼみの大きさも判定でき、かしめ不良などを検出できる。さらに領域４３が所定の範囲内にあるか否かおよび領域４３の面積はどの程度の大きさかなども求めることができ、電解コンデンサの絶縁外被が適切に装着されているか否かなども判定できる。
【００３８】
【発明の効果】
以上のように、本発明によれば、外観検査用画像処理装置において、専用の同期信号発生回路などを設けることなく、画像メモリに取込まれた画像データを表示することができるから、装置の回路構成が簡素化される。特に、同期信号発生回路は、水晶発振器およびカウンタなどを必要とし、比較的専有スペースが大きくかかつ装置コストも大きいから、このような同期発生回路が不要となることにより、装置の占有面積、価格を大幅に低下させることができる。また、本発明によれば、映像データの取込みと表示に同じ同期信号を使用するから、ビデオカメラで撮像した映像信号を２値化して得たデジタル映像データをそのままシフトレジスタを介して表示することもでき、この場合撮映中の映像信号の２値化像と画像メモリから読出したデータによる２値化像の周期が完全に一致し、表示画面上でずれることがなくなる。
【図面の簡単な説明】
【図１】本発明の１実施例に係わる外観検査用画像処理装置の概略の構成を示すブロック図である。
【図２】図１の装置の動作を説明するための信号波形図である。
【図３】図１の装置における外観検査の例を示す説明図である。
【図４】従来の外観検査用画像処理装置の概略の構成を示すブロック図である。
【符号の説明】
１  ２値化回路
３  シフトレジスタ
５  映像出力回路
７，７ａ  同期分離回路
９，１５  スイッチ
１１，１１ａ  アドレスカウンタ
１３，１３ａ  クロック発生回路
１７  同期発生回路
１９  ダイオード
２１  出力トランジスタ
２３，２５，２７  抵抗
２９  画像メモリ
３１  データバス
３３  中央処理装置（ＣＰＵ）
３５  アドレス切換回路
３７  アドレスバス
４１  カウンタ
４３  部品領域
４５  リード
４７  格子状領域
４９  くぼみ部分
５１  搬送用テープ
【図１】
0003633031.tif 000002
【図２】
0003633031.tif 000003
【図３】
0003633031.tif 000004
【図４】
0003633031.tif 000005