(57)【特許請求の範囲】
【請求項１】
画像表示回路からの画像信号に基づく画像を表示する液晶表示パネルを含む表示部と、
本体部に含まれる、前記液晶表示パネルのパネル用電源をオフするためのパネル電源オフ信号、および前記本体部の本体部用電源をオフするための本体部電源オフ信号を出力するシステム制御部と、
前記システム制御部からの前記本体部電源オフ信号を遅延させて遅延電源オフ信号として出力する遅延部と、
前記システム制御部が前記パネル電源オフ信号を出力してから、前記液晶表示パネルの前記パネル用電源のオフ後の残像を認識させないための残像処理が実行されるまでの間、前記本体部の本体部用電源はオフされないようにする第１の電源オフ処理、および、前記パネル用電源と、前記本体部用電源とが同時にオフされる場合、もしくは前記システム制御部がパネル電源オフ信号を出力して前記残像処理が終了する前に前記本体部用電源がオフされる場合に、前記残像処理手段は、前記遅延部が前記遅延電源オフ信号を出力するまでの間に、遅延残像処理として前記残像処理を行う第２の電源オフ処理のいずれかを行う残像処理手段とを有する情報処理装置。
【請求項２】
前記残像処理手段は、前記第１の電源オフ処理が実行される際、前記残像処理がなされている間、前記画像表示回路から出力される前記画像信号を保持し、前記残像処理の終了後に前記パネル用電源をオフさせる請求項１に記載の情報処理装置。
【請求項３】
前記パネル用電源のオフ後に、前記本体部用電源がオフする請求項１または２に記載の情報処理装置。
【請求項４】
前記残像処理手段は、前記残像処理を実行する残像処理実行回路と、前記残像処理実行回路を作動させるための作動信号を前記残像処理実行回路に対して出力する残像処理制御回路とを有する請求項３に記載の情報処理装置。
【請求項５】
前記残像処理制御回路は、前記システム制御部から出力された、前記本体部用電源をオフするための本体部電源オフ信号と、前記画像表示回路からの信号とが入力される論理演算回路を有し、演算結果のうちの少なくとも１つを前記残像処理実行回路に前記作動信号として入力する請求項４に記載の情報処理装置。
【請求項６】
前記論理演算回路は、前記第１の電源オフ処理が実行される際、前記本体部電源オフ信号が第１のレベルで、前記画像表示回路からの信号が第２のレベルのときの前記演算結果を前記作動信号として前記残像処理実行回路に入力する請求項５に記載の情報処理装置。
【請求項７】
前記論理演算回路は、前記第２の電源オフ処理が実行される際、前記本体部電源オフ信号が一方のレベルで、前記画像表示回路からの信号が他方のレベルのときの前記演算結果を前記作動信号として前記残像処理実行回路に入力する請求項５に記載の情報処理装置。
【請求項８】
前記残像処理手段は、前記画像表示回路の出力と前記残像処理実行回路の出力とを切り替える切り替え回路を有する請求項４に記載の情報処理装置。
【請求項９】
前記残像処理制御回路は、前記システム制御部から出力された、前記本体部用電源をオフするための本体部電源オフ信号と、前記画像表示回路からの信号とが入力される論理演算回路を有し、演算結果のうちの少なくとも１つを前記切り替え回路に、前記画像表示回路からの出力を前記残像処理実行回路からの出力に切り替える切り替え信号として入力する請求項８に記載の情報処理装置。
【請求項１０】
前記論理演算回路は、前記第１の電源オフ処理が実行される際、前記本体部電源オフ信号が第１のレベルで、前記画像表示回路からの信号が第２のレベルのときの前記演算結果を前記切り替え信号として前記切り替え回路に入力する請求項９に記載の情報処理装置。
【請求項１１】
前記論理演算回路は、前記第２の電源オフ処理が実行される際、前記本体部電源オフ信号が一方のレベルで、前記画像表示回路からの信号が他方のレベルのときの前記演算結果を前記切り替え信号として前記切り替え回路に入力する請求項９に記載の情報処理装置。
【請求項１２】
前記残像処理実行回路は、前記パネル用電源がオフされた状態での前記液晶表示パネル自身の色である電源オフ時表示色を前記液晶表示パネルに書き込む請求項４ないし１１のいずれか１項に記載の情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置に関するものであり、特に、液晶表示パネルに電源オフ後に残像を認識させないようにした情報処理装置に関する。なお、本明細書における「白色」「白表示」等は、電源オフ時のノーマリーホワイトの液晶表示パネル自身の色を指し、また、「黒色」「黒表示」等は、電源オフ時のノーマリーブラックの液晶表示パネル自身の色を指すものである。
【０００２】
【従来の技術】
情報処理装置に用いられる反射型の液晶表示装置（ＬＣＤ）は、外部からの入射光をＬＣＤ内部に位置する反射板により反射させ、この反射光を表示光源として利用することでバックライトが不要となり、バックライトを必要とする透過型ＬＣＤよりも、低消費電力化、薄型化、軽量化を達成できる利点を有するため、携帯端末用の表示装置等に多用されている。
【０００３】
反射型ＬＣＤの基本構造は、ＴＮ（ツイステッドネマテッィク）方式、一枚偏光板方式、ＳＴＮ（スーパーツイステッドネマテッィク）方式、ＧＨ（ゲストホスト）方式、ＰＤＬＣ（高分子分散）方式、コレステリック方式、ＴＦＴ方式等を用いた液晶と、これをスイッチングするための素子と、液晶セル内部あるいは外部に設けた反射板とから構成される構造である。
【０００４】
【発明が解決しようとする課題】
しかしながら、一般に、このようなパネルを駆動する駆動回路からの出力は、電源遮断と同時に中断されるため、電源を遮断して画面上の表示を消去しようとしても、画面上に残像が、一定時間の間、見えることがある。このような残像が生じる原因は、液晶容量及び補助容量からなる負荷容量に保持された電荷によるものである。
【０００５】
透過型ＬＣＤの場合、電源遮断時にバックライトが消灯することでこの残像が見えなくなるが、反射型ＬＣＤの場合、電源遮断後からその電荷が自然に放電されるまでの間、透過型ＬＣＤに比べ長い期間残像として画面上に見えてしまう。この反射光によって見える残像の程度は、ＴＦＴ型ＬＣＤの開口率が向上するにしたがって大きくなってきているため、表示画面の品質の観点から問題となるなるだけでなく、ユーザに不安感を与えてしまう。
【０００６】
このような課題を解決するために、特開平１０−２２２１３４号公報には、コンピュータ本体側から送出されたクロック信号あるいは水平同期信号が長時間停止したことを検出することにより、液晶表示装置の電源がこの後暫くしてからオフになることを検知し、この電源がオフになる前に、特定の表示色を表示させることで残像を認識させない液晶表示装置および情報処理装置が開示されている。
【０００７】
しかしながら、特開平１０−２２２１３４号公報に開示されているような、電源オフ後にＬＣＤに特定の表示色を表示をさせる方式の場合、情報処理装置の本体側からのＬＣＤに対しての制御信号の送出が中止されるため、残像を認識させないようにする間、専用にＬＣＤに対しての制御信号を生成する回路が必要になる。また、制御信号の送出が中止された後、直ちに液晶表示装置に対する電源電圧の供給が中止する場合は液晶表示装置に対して別途、専用の電源電圧を供給する必要がある。こうした構成は設計の複雑化やコスト増大を招く場合がある。
【０００８】
また、例えば、図１２に示すように、液晶表示装置の制御信号であるＬＣＤ制御信号をトリガーに、特定の表示色をＬＣＤに書き込む書込信号（ｓｉｇｎａｌ）をＬＣＤに対して出力した後、電源ｏｆｆ信号によりＬＣＤがオフされるといった、通常の電源オフシーケンスが実行された場合には残像をなくすことができるが、強制電源オフ時や、一部のＯＳの終了時には、図１３に示すように、書込信号（ｓｉｇｎａｌ）のトリガーであるＬＣＤ制御信号と、ＬＣＤの電源をオフする電源ｏｆｆ信号とが同時にオフするといった、通常でない電源オフのシーケンスが実行されると残像を生じてしまう場合が考えられる。
【０００９】
そこで、本発明は、残像を認識させないための制御信号を生成する回路や内部電源のどちらかもしくは両方を必要としない、表示画面の品質の向上した液晶表示パネルを有する情報処理装置を提供することを目的とする。
【００３０】
【課題を解決するための手段】
本発明の情報処理装置は、画像表示回路からの画像信号に基づく画像を表示する液晶表示パネルを含む表示部と、本体部に含まれる、前記液晶表示パネルのパネル用電源をオフするためのパネル電源オフ信号、および前記本体部の本体部用電源をオフするための本体部電源オフ信号を出力するシステム制御部と、前記システム制御部からの前記本体部電源オフ信号を遅延させて遅延電源オフ信号として出力する遅延部と、前記システム制御部が前記パネル電源オフ信号を出力してから、前記液晶表示パネルの前記パネル用電源のオフ後の残像を認識させないための残像処理が実行されるまでの間、前記本体部の本体部用電源はオフされないようにする第１の電源オフ処理、および、前記パネル用電源と、前記本体部用電源とが同時にオフされる場合、もしくは前記システム制御部がパネル電源オフ信号を出力して前記残像処理が終了する前に前記本体部用電源がオフされる場合に、前記残像処理手段は、前記遅延部が前記遅延電源オフ信号を出力するまでの間に、遅延残像処理として前記残像処理を行う第２の電源オフ処理のいずれかを行う残像処理手段とを有する。
【００３１】
上記の通り構成された本発明の情報処理装置は、残像処理手段が、液晶表示パネルのパネル用電源のオフ後、本体部の本体部用電源がオフされる、いわゆる通常の電源オフシーケンスが実行された場合には、残像処理が実行されるまでの間、本体部の本体部用電源はオフされないようにする第１の電源オフ処理を行い、一方、パネル用電源と本体部用電源とが同時にオフされるといった強制電源オフ時等の通常でない電源オフがなされた場合には、遅延部により本体部用電源のオフを遅延させて、その遅延した間に残像処理をする第２の電源オフ処理を行う。このため、通常の電源オフ、あるいは通常でない電源オフのいずれの場合においても、本体部用電源がオフされる前に、必ず残像処理が行われるので、電源オフ後の液晶表示パネルの画面に残像が生じるといったことはない。
【００３２】
残像処理手段は、第１の電源オフ処理が実行される際、残像処理がなされている間、画像表示回路から出力される画像信号を保持し、残像処理の終了後にパネル用電源をオフさせるものであってもよい。
【００３３】
また、本発明の情報処理装置は、パネル用電源のオフ後に、本体部用電源がオフするものであってもよい。
【００３４】
残像処理手段は、残像処理を実行する残像処理実行回路と、残像処理実行回路を作動させるための作動信号を残像処理実行回路に対して出力する残像処理制御回路とを有するものであってもよい。
【００３５】
残像処理制御回路は、システム制御部から出力された、本体部用電源をオフするための本体部電源オフ信号と、画像表示回路からの信号とが入力される論理演算回路を有し、演算結果のうちの少なくとも１つを残像処理実行回路に作動信号として入力するものであってもよい。この場合、論理演算回路は、第１の電源オフ処理が実行される際、本体部電源オフ信号が第１のレベルで、画像表示回路からの信号が第２のレベルのときの演算結果を作動信号として残像処理実行回路に入力するものであってもよいし、また、論理演算回路は、第２の電源オフ処理が実行される際、本体部電源オフ信号が一方のレベルで、画像表示回路からの信号が他方のレベルのときの演算結果を作動信号として残像処理実行回路に入力するものであってもよい。
【００３６】
残像処理手段は、画像表示回路の出力と残像処理実行回路の出力とを切り替える切り替え回路を有するものであってもよい。
【００３７】
残像処理制御回路は、システム制御部から出力された、本体部用電源をオフするための本体部電源オフ信号と、画像表示回路からの信号とが入力される論理演算回路を有し、演算結果のうちの少なくとも１つを切り替え回路に、画像表示回路からの出力を残像処理実行回路からの出力に切り替える切り替え信号として入力するものであってもよい。この場合、論理演算回路は、第１の電源オフ処理が実行される際、本体部電源オフ信号が第１のレベルで、画像表示回路からの信号が第２のレベルのときの演算結果を書込信号として切り替え回路に入力するものであってもよいし、また、論理演算回路は、第２の電源オフ処理が実行される際、本体部電源オフ信号が一方のレベルで、画像表示回路からの信号が他方のレベルのときの演算結果を書込信号として切り替え回路に入力するものであってもよい。
【００３８】
残像処理実行回路は、パネル用電源がオフされた状態での液晶表示パネル自身の色である電源オフ時表示色を液晶表示パネルに書き込むものであってもよい。
【００４８】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
（第１の実施形態）
図１に、本実施形態の情報処理装置の液晶表示パネルの電源オフ時の制御ブロック図を、また、図２に、図１に示した制御ブロックによる通常の電源オフの際のタイミングチャートを、図３に、通常でない電源オフの際のタイミングチャートをそれぞれ示す。
【００４９】
本実施形態の情報処理装置は、ノーマリーホワイト方式の反射型液晶表示パネルであるＬＣＤ６に関係する信号を出力する、グラフィックアクセラレータ等の画像表示回路であるＶＧＡ５と、カウンタ用のクロックを生成するクロック生成部１と、ＬＣＤ６の全画面を白表示させるための白書込回路９と、Ｂａｎｉｓｔｅｒ等からなるシステムコントローラ８から出力された、電源ｏｆｆ信号を遅延させて出力するカウンタ部３を有する制御部２と、ＶＧＡ５から出力されたＬＣＤ制御信号と制御部２から出力された白書込信号とが入力されるＡＮＤ回路７とを有する制御ブロックにより、まず、電源ｏｆｆ信号を遅延させ、その遅延した間にＬＣＤ６に白表示をさせた後に、遅延した電源ｏｆｆ信号によりＬＣＤ６の電源をオフするものである。
【００５０】
ＶＧＡ５は、ＬＣＤ６に対して、ＬＣＤクロック（ドットクロック）、ＨＳＹＮＣ、ＶＳＹＮＣ、ＤＥ（Ｄｉｓｐｌａｙ Ｅｎａｂｌｅ）、およびデータなどを出力する。
【００５１】
なお、クロック生成部１により生成されるカウンタ用クロックとしては、ＨＳＹＮＣ（水平同期信号）、ＬＣＤクロック（ドットクロック）、ＶＳＹＮＣ（垂直同期信号）、３２Ｋクロックが用いられる。カウンタ用クロックがＨＳＹＮＣ、ＬＣＤクロック（ドットクロック）あるいはＶＳＹＮＣの場合、これらはＶＧＡ５から出力されているため、このＶＧＡ５をクロック生成部１とすることができる。また、３２Ｋクロックをカウンタ用クロックとする場合は、オシレータをクロック生成部１とする。なお、カウンタ用クロックは、電源オフとともに消滅するクロックではなく、しばらく動作するクロックが使用されることが好適であるため、特に、ＨＳＹＮＣや、オシレータから出力されるクロック信号が好ましい。
【００５２】
以下に、上述した本実施形態の情報処理装置の制御ブロックによる、電源オフ時の制御の詳細を図１および図２を用いて説明する。この通常の電源オフには、例えば、本実施形態の情報処理装置に、さらにＣＲＴが接続されており、ＬＣＤ６表示からＣＲＴ表示に切り替えてＬＣＤ６が消える際等が該当し、また、サスペンドやハイバネーション等が該当する場合もある。
【００５３】
なお、以下の説明における、電源ｏｆｆ信号（ａ）とは、システムコントローラ８内のＢＩＯＳが直接ＶＧＡ５に対して出力する、ＬＣＤ６の電源をオフさせるための信号であり、電源ｏｆｆ信号（Ａ）とは、情報処理装置本体の電源をオフさせるための信号であり、また、本実施形態の制御ブロック用に特別に生成された信号ではなく、後述する通常でない電源オフがなされた場合には、情報処理装置本体の別のデバイスであるＨＤＤ等に送られる信号が電源ｏｆｆ信号（Ａ）として流用されるものである。
【００５４】
まず、液晶表示パネルの電源をオフする際、後述する情報処理装置の本体２０１内（図８参照）に設けられているシステムコントローラ８から電源ｏｆｆ信号（ａ）が直接ＶＧＡ５に対して時間ｔ1に出力される（図２の時間ｔ1で電源ｏｆｆ信号（ａ）はＨｉｇｈ→Ｌｏｗ）。そして、システムコントローラ８から電源ｏｆｆ信号（ａ）が入力されたＶＧＡ５からは、時間ｔ1において、ＬＣＤ制御信号（Ｅ）（Ｌｏｗ）が、制御部２から出力された白書込信号と、ＶＧＡ５からのＬＣＤ制御信号（Ｅ）とが入力されるＡＮＤ回路７に対して出力される。
【００５５】
また、白書込信号（Ｈｉｇｈ）が制御部２をスルーしてＡＮＤ回路７に入力される。
【００５６】
ＬＣＤ制御信号（Ｅ）（Ｌｏｗ）と、白書込信号（Ｈｉｇｈ）とが入力されたＡＮＤ回路７は、演算結果として、時間ｔ1以降、白書込信号（Ｆ）（Ｌｏｗ）をＬＣＤ６の白書込回路９に対して出力する。この白書込回路９は白書込信号（Ｆ）（Ｌｏｗ）が入力されることでＬＣＤ６の全画面を白表示させるため、ＬＣＤ６は、時間ｔ1以降、全画面を白表示することとなる。
【００５７】
このようにＬＣＤ６の全画面が白表示された後、ＶＧＡ５からのｓｉｇｎａｌは時間ｔ2までａｃｔｉｖｅに保持され、時間ｔ2でＶＧＡ５からのｓｉｇｎａｌがａｃｔｉｖｅからＬｏｗに、次いで、ＶＧＡ５は時間ｔ3で電源ｏｆｆ信号（Ｃ）（Ｌｏｗ）を、ＬＣＤ電源１０とＬＣＤ６との間に設けられたトランジスタＴｒ４に対して出力する。トランジスタＴｒ４に電源ｏｆｆ信号（Ｃ）（Ｌｏｗ）が入力されたことにより、ＬＣＤ電源１０からＬＣＤ６へのＬＣＤ駆動電力の供給は、時間ｔ3において遮断される。
【００５８】
その後、システムコントローラ８は、電源ｏｆｆ信号（Ａ）を出力し、これにより、情報処理装置本体の電源がオフされる。
【００５９】
以上の通常の電源オフ時の制御を要約すると、
（１）システムコントローラ８内のＢＩＯＳが、ＬＣＤ６の電源をオフさせる信号である電源ｏｆｆ信号（ａ）を直接ＶＧＡ５に対して出力する
（２）これにより、ＬＣＤ制御信号（Ｅ）（Ｈｉｇｈ→Ｌｏｗ）  →  ｓｉｇｎａｌ（ａｃｔｉｖｅ→Ｌｏｗ）  →  電源ｏｆｆ信号（Ｃ）（Ｈｉｇｈ→Ｌｏｗ）のシーケンスが実行される
（３）その後、システムコントローラ８は、情報処理装置本体の電源をオフするための電源ｏｆｆ信号（Ａ）を出力する
（４）情報処理装置本体の電源がオフされる
となる。このように、通常の電源オフ時には、（１）〜（４）のシーケンスが実行されることで、システムコントローラ８が電源ｏｆｆ信号（ａ）を出力してから、ＬＣＤ６の全画面を白表示させるまで情報処理装置本体の電源はオフされずに、まず残像をユーザに認識させないためＬＣＤ６の白表示させ、白表示終了後、次いで、ＬＣＤ６の電源供給を遮断し、最後に情報処理装置本体の電源オフを行う。
【００６０】
次に、通常でない電源オフ時の制御に関して図１および図３を用いて説明する。なお、この通常でない電源オフは、上述の（１）、（２）のシーケンスが実行されずに、いきなり（３）、（４）が実行され、ＢＩＯＳから電源ｏｆｆ信号（ａ）が出力されずに電源オフがなされる強制電源オフ時、電源ｏｆｆ信号（ａ）が出力され、残像を認識させないための白表示が終了する前に情報処理装置本体の電源がオフされる場合、あるいは一部のＯＳの終了時等が該当する。
【００６１】
まず、液晶表示パネルの電源をオフする際、システムコントローラ８から電源ｏｆｆ信号（Ａ）が制御部２に対して出力される（図３の時間ｔ4で電源ｏｆｆ信号（Ａ）はＨｉｇｈ→Ｌｏｗ）。
【００６２】
次に、この電源ｏｆｆ信号（Ａ）を遅延させる。すなわち、電源ｏｆｆ信号（Ａ）を、制御部２のカウンタ部３で設定された遅延時間ｔだけ遅延させて時間ｔ5で電源ｏｆｆ信号（Ｂ）としてＶＧＡ５に対して出力する（時間ｔ5で電源ｏｆｆ信号（Ｂ）はＨｉｇｈ→Ｌｏｗ）。この遅延時間ｔは、図３においては、クロック（Ｄ）の３カウント分として示されている。なお、このクロック（Ｄ）のカウント数は、これに限定されるものではない。
【００６３】
また、制御部２は、カウンタ部３を通さずに制御部２をスルーさせた電源ｏｆｆ信号（Ａ）を、白書込信号として出力する。すなわち、白書込信号である電源ｏｆｆ信号（Ａ）は遅延せずに制御部２から出力される（時間ｔ4でＨｉｇｈ→Ｌｏｗ）。
【００６４】
遅延することなく制御部２から出力された白書込信号と、ＶＧＡ５からのＬＣＤ制御信号（Ｅ）とが入力されるＡＮＤ回路７は、時間ｔ4までは、白書込信号とＬＣＤ制御信号（Ｅ）との両方がＨｉｇｈであるため、演算結果として白書込信号（Ｆ）（Ｈｉｇｈ）を白書込回路９に対して出力する。この白書込回路９は白書込信号（Ｆ）（Ｌｏｗ）が入力されることでＬＣＤ６の全画面を白表示させるため、時間ｔ4までは、白表示はなされない。
【００６５】
時間ｔ4をすぎると、ＡＮＤ回路７には、制御部２から白書込信号である電源ｏｆｆ信号（Ａ）（Ｌｏｗ）が入力される。すなわち、ＡＮＤ回路７にはＬＣＤ制御信号（Ｅ）（Ｈｉｇｈ）と、白書込信号（Ｌｏｗ）とが入力されるので、ＡＮＤ回路７からは白書込信号（Ｆ）（Ｌｏｗ）が演算結果として白書込回路９に対して出力されることとなる。これにより、時間ｔ4以降は、ＬＣＤ６の全画面に白表示がなされることとなる。
【００６６】
一方、制御部２から遅延時間ｔだけ遅延して出力された電源ｏｆｆ信号（Ｂ）は、ＶＧＡ５へと入力される。そして、ＶＧＡ５は、遅延時間ｔだけ遅延した電源ｏｆｆ信号（Ｃ）を、ＬＣＤ電源１０とＬＣＤ６との間に設けられたトランジスタＴｒ４に対して出力する。これによりＬＣＤ電源１０からＬＣＤ６へのＬＣＤ駆動電力の供給は、遅延時間ｔだけ遅延した時間ｔ5で遮断される。また、ＶＧＡ５からＬＣＤ６への各信号も、遅延時間ｔだけ遅延した時間ｔ5で出力停止される。
【００６７】
そして、図示しないが、情報処理装置本体、およびＨＤＤ等の他のデバイスも、電源ｏｆｆ信号（Ｂ）がＨｉｇｈ→Ｌｏｗとなる、遅延時間ｔ’だけ遅延した時間ｔ5で電源がオフされる。
【００６８】
以上のように、本実施形態の情報処理装置は、通常でない電源オフ時がなされる際、まず、電源ｏｆｆ信号を遅延させ、その間に遅延することなく出力された白書込信号（Ｆ）によりＬＣＤ６に白表示をさせた後に、遅延した電源ｏｆｆ信号によりＬＣＤ６の電源をオフし、その後、情報処理装置本体の電源がオフする。
【００６９】
以上説明したように、本実施形態の情報処理装置は、異常な電源オフがなされた場合、必ず、電源オフを遅延させて、その遅延した間にＬＣＤ６の白表示を行い、その後にＬＣＤ６の電源がオフし、さらにその後、情報処理装置本体の電源がオフするため、正常な電源オフシーケンスの実行時と同じく、電源オフ後のＬＣＤ６の画面に残像が生じるといったことはない。また、本実施形態の情報処理装置は、白表示専用の電源や、ＬＣＤの制御信号を生成する専用回路を要する、電源オフ後にＬＣＤ６に白表示をさせる方式ではなく、制御部２のカウンタ部３で電源ｏｆｆ信号を遅延させることで電源オフ前にＬＣＤ６に白表示をさせる方式であるため、専用の回路や電源を設ける必要がない。
（第２の実施形態）
上述の第１の実施形態では、ＬＣＤ６に白書込回路９が設けられている場合の、電源オフ時の制御ブロックおよび電源オフシーケンスに関して説明した。これに対し、本実施形態は、白書込回路が設けられていない場合の、電源オフ時の制御ブロックおよび電源オフシーケンスに関して説明する。
【００７０】
本実施形態の情報処理装置は、画像表示回路であるＶＧＡ１０５と、クロック生成部１０１と、白信号を出力するＰｕｌｌｕｐ回路１１２と、ＶＧＡ１０５からのビデオ信号とＰｕｌｌｕｐ回路１１２からの白信号とのいずれかを出力するスイッチ部１１１と、システムコントローラ１０８から出力された、電源ｏｆｆ信号を遅延させて出力するカウンタ部１０３を有する制御部１０２と、スイッチ制御信号をスイッチ部１１１に対して出力するＡＮＤ回路１０７とを有する制御ブロックにより、まず、電源ｏｆｆ信号を遅延させ、その間にＬＣＤ６に白表示をさせた後に、上述の遅延した電源ｏｆｆ信号によりＬＣＤ１０６の電源をオフするものである。
【００７１】
以下に、本実施形態の制御ブロックによる、電源オフ時の制御の詳細を説明する。
【００７２】
まず、通常の電源オフ時の制御に関して図４および図５を用いて説明する。
【００７３】
液晶表示パネルの電源をオフする際、後述する情報処理装置の本体２０１内（図８参照）に設けられているシステムコントローラ１０８から電源ｏｆｆ信号（ａ’）が直接ＶＧＡ１０５に対して時間ｔ6に出力される（図５の時間ｔ6で電源ｏｆｆ信号（ａ’）はＨｉｇｈ→Ｌｏｗ）。そして、システムコントローラ１０８から電源ｏｆｆ信号（ａ’）が入力されたＶＧＡ１０５からは、時間ｔ6において、ＬＣＤ制御信号（Ｅ’）（Ｌｏｗ）がＡＮＤ回路１０７に対して出力される。また、電源ｏｆｆ信号（Ａ’）（Ｈｉｇｈ）が制御部１０２をスルーしてＡＮＤ回路１０７に入力される。
【００７４】
ＡＮＤ回路１０７は、制御部１０２をスルーした電源ｏｆｆ信号（Ａ’）（Ｈｉｇｈ）と、ＬＣＤ制御信号（Ｅ’）（Ｌｏｗ）との論理積をとり、演算結果として、時間ｔ6以降、スイッチ制御信号（Ｆ’）（Ｌｏｗ）をスイッチ部１１１に対して出力する。このスイッチ部１１１はスイッチ制御信号（Ｆ’）（Ｌｏｗ）が入力されることで時間ｔ6以降は、ＶＧＡ１０５からのビデオ信号（Ｇ’）が、ｐｕｌｌｕｐ回路１１２からの、ＬＣＤ１０６を白表示するビデオ信号（白）（Ｉ’）に変更されてＬＣＤ１０６へ入力されるため、ＬＣＤ１０６の全画面に白表示がなされることとなる。
【００７５】
このようにＬＣＤ１０６の全画面が白表示された後、時間ｔ7でＶＧＡ１０５からのｓｉｇｎａｌがａｃｔｉｖｅからＬｏｗに、次いで、ＶＧＡ１０５は時間ｔ8で電源ｏｆｆ信号（Ｃ’）（Ｌｏｗ）を、ＬＣＤ電源１１０とＬＣＤ１０６との間に設けられたトランジスタＴｒ１０４に対して出力する。トランジスタＴｒ１０４に電源ｏｆｆ信号（Ｃ’）（Ｌｏｗ）が入力されたことにより、ＬＣＤ電源１１０からＬＣＤ１０６へのＬＣＤ駆動電力の供給は、時間ｔ8において遮断される。
【００７６】
以上のようにして、通常の電源オフ時において、ＬＣＤ１０６の全画面を白表示させた後、ＬＣＤ１０６の電源供給が遮断されることとなる。
【００７７】
その後、システムコントローラ１０８は、電源ｏｆｆ信号（Ａ）を出力し、これにより、情報処理装置本体の電源がオフされる。
【００７８】
次に、通常でない電源オフ時の制御に関して、本実施形態の情報処理装置における液晶表示パネルの電源オフ時の制御ブロック図である図４および図４に示した制御ブロックによる、通常でない電源オフの際のタイミングチャートである図６を用いて説明する。
【００７９】
まず、液晶表示パネルの電源をオフする際、システムコントローラ１０８から電源ｏｆｆ信号（Ａ’）が制御部１０２に対して出力される（図６の時間ｔ9で電源ｏｆｆ信号（Ａ’）はＨｉｇｈ→Ｌｏｗ）。
【００８０】
次に、この電源ｏｆｆ信号（Ａ’）を遅延させる。すなわち、電源ｏｆｆ信号（Ａ’）を、制御部１０２のカウンタ部１０３で設定された遅延時間ｔ’だけ遅延させて時間ｔ10で電源ｏｆｆ信号（Ｂ’）としてＶＧＡ１０５に対して出力する（時間ｔ10で電源ｏｆｆ信号（Ｂ’）はＨｉｇｈ→Ｌｏｗ）。
【００８１】
また、制御部１０２は、ＡＮＤ回路１０７に対しても、カウンタ部１０３を通さずにスルーさせた電源ｏｆｆ信号（Ａ’）を出力する。なお、この遅延時間ｔは、図６においては、クロック（Ｄ’）の３カウント分として示されているが、これに限定されるものではない。
【００８２】
次に、ＶＧＡ１０５から出力されたＬＣＤ制御信号（Ｅ’）（Ｈｉｇｈ）と、遅延せずに時間ｔ9で入力された電源ｏｆｆ信号（Ａ’）（Ｌｏｗ）とが入力されたＡＮＤ回路１０７からは、スイッチ部１１１に対して、ＬＣＤ１０６への入力を、ＶＧＡ１０５からのビデオ信号（Ｇ’）をＰｕｌｌｕｐ回路１１２からの白信号（Ｈ’）に切り替えるための信号であるスイッチ制御信号（Ｆ’）が時間ｔ9で出力される。
【００８３】
スイッチ制御信号（Ｆ’）が時間ｔ9でスイッチ部１１１に入力（Ｈｉｇｈ→Ｌｏｗ）されることで、時間ｔ9以降は、ビデオ信号（Ｇ’）が、ＬＣＤ１０６を白表示するビデオ信号（白）（Ｉ’）に変更されてＬＣＤ１０６へ入力されるため、ＬＣＤ１０６の全画面に白表示がなされることとなる。
【００８４】
一方、制御部１０２から遅延時間ｔ’だけ遅延して出力された電源ｏｆｆ信号（Ｂ’）は、ＶＧＡ１０５へと入力される。そして、ＶＧＡ１０５は、遅延時間ｔ’だけ遅延した電源ｏｆｆ信号（Ｃ’）を、ＬＣＤ電源１１０とＬＣＤ１０６との間に設けられたトランジスタＴｒ１０４に対して出力する。これによりＬＣＤ電源１１０からＬＣＤ１０６へのＬＣＤ駆動電力の供給は、遅延時間ｔ’だけ遅延した時間ｔ10で遮断される。
【００８５】
そして、図示しないが、情報処理装置本体、およびＨＤＤ等の他のデバイスも、電源ｏｆｆ信号（Ｂ’）がＨｉｇｈ→Ｌｏｗとなる、遅延時間ｔ’だけ遅延した時間ｔ10で電源がオフされる。
【００８６】
以上説明したように、白書込回路を持たない本実施形態の情報処理装置は、液晶表示パネルの電源をオフする際、まず、電源ｏｆｆ信号を遅延させ、その間に遅延することなくビデオ信号（白）（Ｉ’）がＬＣＤ１０６に入力されてＬＣＤ１０６を白表示させた後に、遅延した電源ｏｆｆ信号によりＬＣＤ１０６の電源をオフし、その後、情報処理装置本体の電源がオフする。
【００８７】
よって、本実施形態の情報処理装置も、第１の実施形態と同様に、異常な電源オフがなされた場合、必ず、電源オフを遅延させて、その遅延した間にＬＣＤ１０６の白表示を行い、その後にＬＣＤ１０６の電源がオフし、さらに、その後、情報処理装置本体の電源がオフするため、正常な電源オフシーケンスの実行時と同じく、電源オフ後のＬＣＤ１０６の画面に残像が生じるといったことはない。また、本実施形態の情報処理装置も、白表示専用の電源や、ＬＣＤの制御信号を生成する専用回路を要する、電源オフ後にＬＣＤ１０６に白表示をさせる方式ではなく、第１の実施形態と同様に、制御部１０２のカウンタ部１０３で電源ｏｆｆ信号を遅延させることで電源オフ前にＬＣＤ１０６に白表示をさせる方式であるため、専用の回路や電源を設ける必要がない。
【００８８】
なお、上述の各実施形態では、ノーマリーホワイト方式の反射型ＬＣＤを例として説明したが、これに限定されるものではなく、例えば、ノーマリーブラック方式の場合は、電源オフ前にＬＣＤ６の全画面に黒表示をさせることとなり、特に、第２の実施形態では、Ｐｕｌｌｕｐ回路１１２の代わりにｐｕｌｌｄｏｗｎ回路を用いることとなる。すなわち、電源オフ前にＬＣＤ６の全画面の表示色を、電源オフ後のＬＣＤ６の全画面の表示色にしてから、電源をオフすることで残像を認識させないようするものであってもよいし、ＬＣＤ６の略全画面に任意の単色を表示させるものであってもよい。
【００８９】
また、例えば、第１の実施形態の図１では、白書込回路９はＬＣＤ６側に設けられ、また、カウンタ部３を含む制御部２、ＡＮＤ回路７、およびＶＧＡ５は本体側に設けられているように図示したが、これに限定されるものではない。すなわち、上述の各実施形態において、ＬＣＤに白色を書き込む回路、およびこの書込回路を制御する制御回路は、両方が、ＬＣＤと本体とのいずれか一方にまとめて設けられている構成であってもよい。
【００９０】
次に、第１および第２の実施形態で説明した情報処理装置の外観を示す斜視図の一例を図７に示す。また、図８は、図７に示す情報処理装置の構成を示すブロック図である。なお、以下の説明には、第１の実施形態で用いた符号を用いることとする。
【００９１】
図７に示すように情報処理装置は、出力デバイスであるＬＣＤ６を備えた表示部２０４が、入力デバイスであるキーボード２０２を備えた本体２０１に、その背面側端においてヒンジ部２０３によって開閉可能すなわち折り畳み可能に支持されている携帯型のパーソナルコンピュータである。
【００９２】
本発明の情報処理装置の概略の構成について図８を参照して説明する。図８に示すように、本体２０１には、上述したキーボード２０２の他に、記憶デバイスとしてＨＤＤユニット２０８が内蔵されている。また、表示部２０４には、上述したＬＣＤ６の他に、この情報処理装置の内蔵電源であるポリマ二次電池ユニット２０７が内蔵されている。そして、これらＬＣＤ６の制御、ＨＤＤユニット２０８の制御、ポリマ二次電池ユニット２０７の充放電の制御、およびこの情報処理装置全体の動作制御を行うシステムコントローラ８が本体２０１に設けられている。この情報処理装置が実行するプログラムは、ＨＤＤユニット２０８、およびシステムコントローラ８に設けられたメモリの少なくとも一方に記録されている。システムコントローラ８による、各デバイスの制御は、ＨＤＤユニット２０８またはメモリに記録されたプログラムに基づいて行われる。
【００９３】
また、この情報処理装置は、ＡＣアダプタ２１０からの電力供給によっても動作可能である。つまり、本発明の情報処理装置は、ＡＣアダプタ２１０と、ポリマ二次電池ユニット２０７の２種類の電源を利用可能である。各デバイスへの電力の供給は図８に太線で示しているように、システムコントローラ８を経由して行われる。
【００９４】
システムコントローラ８では、ＡＣアダプタ２１０が接続されているときには、ポリマ二次電池ユニット２０７からの電力供給を遮断してＡＣアダプタ２１０からの電力を利用し、ＡＣアダプタ２１０が接続されていないときにのみ、ポリマ二次電池ユニット２０７からの電力を利用するように、電源供給ラインを制御している。また、システムコントローラ８は、ＡＣアダプタ２１０からの電力を利用して、ポリマ二次電池ユニット２０７への充電も行わせる。
【００９５】
以下に、ポリマ二次電池ユニット２０７について詳細に説明する。
【００９６】
上述のように、本発明の情報処理装置はポリマ二次電池ユニット２０７を内蔵しており、ポリマ二次電池でも動作可能である。ポリマ二次電池ユニット２０７は、表示部２０４の内部でＬＣＤ６の背面に設置されている。
【００９７】
ここで、表示部２０４の内部の構造について図９を参照して説明する。図９は、図７に示す情報処理装置の表示部を、内部の構造が見えるようにカバーを切断して示す図である。ＬＣＤ６は、前カバー２４２および後カバー２４１で構成される筐体の内部に設けられる。前カバー２４２には、ＬＣＤ６のための開口部が形成されており、ＬＣＤ６はその表示面を前カバー２４２に向けて設置される。ＬＣＤ６の裏面（表示面と反対側の面）には金属製のパネル押さえフレーム２４３が両面テープによって固定されており、このパネル押さえフレーム２４３を、ＬＣＤ６との固定部位とは異なる位置で後カバー２４１にねじ止めすることで、ＬＣＤ６が表示部２０４内に固定されている。ポリマ二次電池ユニット２０７は、後カバー２４１とパネル押さえフレーム２４３との間のスペースに配置されている。
【００９８】
このように、パネル押さえフレーム２４３を介してＬＣＤ６を後カバー２４１に固定することで、ポリマ二次電池ユニット２０７を配置するのに必要なスペースを確保しつつ、ポリマ二次電池ユニット２０７を後カバー２４１に確実に固定することができる。また、後カバー２４１とＬＣＤ６との間にパネル押さえフレーム２４３が介在しているため、表示部２０４を閉じた状態などに後カバー２４１に衝撃が加わったような場合でも、パネル押さえフレーム２４３が一種のダンパとして働き、衝撃がＬＣＤ６に直接作用するのを防止することができる。パネル押さえフレーム２４３によるダンパ効果は、パネル押さえフレーム２４３とＬＣＤ６との固定、およびパネル押さえフレーム２４３を後カバー２４２との固定を、互いに異なる位置で行うことにより、より効果的に発揮される。
【００９９】
次に、ポリマ二次電池ユニット２０７の構成について図１０を参照して説明する。図１０は、図９に示すポリマ二次電池ユニットの構成を示す平面図である。図１０に示すように、ポリマ二次電池ユニット２０７は、１２個の電池セル２４５と、これら電池セル２４５に配線２４７によって接続されたポリマ二次電池制御回路基板２４６とを有する。ポリマ二次電池制御回路基板２４６には、電池セル２４５の状態を監視し、監視結果に基づくシステムコントローラ８（図８参照）からの指令や電池セル２４５自身の状態に応じて電池セル２４５の充放電等を制御する二次電池制御回路が設けられている。電池セル２４５には、薄型のもの、例えば、現在、携帯電話用の電池として一般的に用いられているタイプの電池セルが用いられる。この種の電池セルは、概ね厚みが５ｍｍ以下である。
【０１００】
１２個の電池セル２４５は、４行×３列のマトリックス状に配列されており、同列に配列された４つが配線２４７により並列接続され、さらに、４つが並列接続されたもので構成される３つの組が、ポリマ二次電池制御回路基板２４６に形成された配線（不図示）により直列接続されている。このように、複数個の電池セル２４５をマトリックス配列することで、ＬＣＤ６の背面側の面積を有効に活用することができる。さらに、マトリックス配列された電池セル２４５を、並列接続と直列接続とを組み合わせて接続することで、電池セル２４５による厚みを最小限に抑えつつ、この情報処理装置の各デバイスの動作に必要な電圧を確保するとともに、長時間動作も可能な容量を確保することができる。また、各電池セル２４５とポリマ二次電池制御回路基板２４６との間の配線構造を単純化するため、各電池セル２４５は、外部端子が全て同じ方向を向くように配置されている。
【０１０１】
各電池セル２４５およびポリマ二次電池制御回路基板２４６は、少なくとも１つの電池セル２４５が露出された状態でベース板２４８上に設置されている。したがって、図９にも示したように、ポリマ二次電池ユニット２０７とＬＣＤ６あるいはパネル押さえフレーム２４３との間での短絡を防止するために、ポリマ二次電池ユニット２０７とパネル押さえフレーム２４３との間に絶縁シート２４４を介在させている。このように、各電池セル２４５を剥き出しの状態で設置することで、電池セル２４５をパッケージングするための種々の要素が不要となり、その分だけ、表示部２０４ひいては情報処理装置の薄型化および軽量化が達成できる。絶縁シート２４４を介在させても、その厚み分は殆ど無視できる。また、前述したように、ＬＣＤ６は、反射型の表示パネルでありバックライトを必要としない。このことも、表示部２０４の薄型化および軽量化に有利である。
【０１０２】
ところで、前述したように、ポリマ二次電池ユニット２０７はポリマ二次電池制御回路基板２４６を有しているが、この基板はプリント回路基板であり、この基板上に、ポリマ二次電池制御回路を構成する種々の電気部品および電子部品が実装されている。そのため、プリント回路基板自身の厚みおよび実装部品の高さにより、ポリマ二次電池制御回路基板２４６は、ある程度の厚みを有する。
【０１０３】
ＬＣＤ６にも、システムコントローラ８（図８参照）からの信号に応じて各画素を駆動表示パネル駆動回路が設けられている。この駆動回路も、ポリマ二次電池制御回路と同様に、プリント回路基板上に種々の電気部品および電子部品を実装することで構成されており、この駆動回路が形成された表示パネル駆動回路基板も、プリント回路基板自身の厚みおよび実装部品の高さを含めると、ある程度の厚みを有する。
【０１０４】
そこで、図１１に示すように、ポリマ二次電池制御回路基板２４６と表示パネル駆動回路基板２０５ａとを、表示部２０４の厚み方向について互いに重ならない位置に配置することで、ＬＣＤ６の背面にポリマ二次電池ユニット２０７を配置することによる、表示部２０４の厚みの増加を最小限に抑えることができる。図１１では、表示パネル駆動回路基板２０５ａとポリマ二次電池制御回路基板２４６との位置関係を分かり易くするため、両者を向きの異なる斜線で表している。
【０１０５】
前述した二次電池制御回路による充放電の制御について簡単に説明する。二次電池制御回路では、一定の時間間隔で、電池セル全体の電圧をチェックし、その電圧が、この情報処理装置のハイバネーション処理時の動作を除いて実質的にこの情報処理装置の各デバイスを動作させることのできない電圧である終了電圧以下でなければ、特に処理は行わない。電池セル全体の電圧が終了電圧以下であれば、本体２０１のシステムコントローラ８へ、電池残量がない旨の信号を通信する。システムコントローラ８は、この信号に基づいて、ハイバネーション処理を実行する。
【０１０６】
ここで、ポリマ二次電池の電力をより効率よく使用するために、二次電池制御回路内にコンデンサを設け、このコンデンサに、ハイバネーション処理用の電力を予め蓄えておくようにしてもよい。
【０１０７】
【発明の効果】
以上説明したように本発明は、残像処理手段が、通常の電源オフシーケンスが実行された場合には、残像処理が実行されるまでの間、本体部の本体部用電源はオフされないようにし、一方、強制電源オフ時等の通常でない電源オフがなされた場合には、遅延部により本体部用電源のオフを遅延させて、その遅延した間に残像処理を行う。このため、通常の電源オフ、あるいは通常でない電源オフのいずれの場合においても、本体部用電源がオフされる前に、必ず残像処理が行われるので、電源オフ後の液晶表示パネルの画面に残像が生じることがなく、よって、ユーザに不安感を与えることもなく、表示画面の品質を向上させることができる。
【０１０８】
また、本発明の情報処理装置は、液晶表示パネルの残像を認識させないための制御信号を生成する回路や内部電源のどちらかもしくは両方を必要としないため、設計が複雑化せず、構造も簡単となり、よって、コストを低減させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における情報処理装置の液晶表示パネルの、電源オフ時の制御ブロック図である。
【図２】図１に示した制御ブロックによる、通常の電源オフの際のタイミングチャートである。
【図３】図１に示した制御ブロックによる、通常でない電源オフの際のタイミングチャートである。
【図４】本発明の第２の実施形態における情報処理装置の液晶表示パネルの、電源オフ時の制御ブロック図である。
【図５】図４に示した制御ブロックによる、通常の電源オフの際のタイミングチャートである。
【図６】図４に示した制御ブロックによる、通常でない電源オフの際のタイミングチャートである。
【図７】本発明の情報処理装置の一例の外観を示す斜視図である。
【図８】図７に示す情報処理装置の構成を示すブロック図である。
【図９】図７に示す情報処理装置の表示部を、内部の構造が見えるようにカバーを切断して示す図である。
【図１０】図９に示すポリマ二次電池ユニットの構成を示す平面図である。
【図１１】図７に示す情報処理装置の表示部内での、ポリマ二次電池制御回路基板と表示パネル制御回路基板との位置関係を示す図である。
【図１２】従来の情報処理装置における、通常の電源オフがなされた場合の、電源オフの際のタイミングチャートである。
【図１３】従来の情報処理装置における、通常でない電源オフがなされた場合の、電源オフの際のタイミングチャートである。
【符号の説明】
１、１０１    クロック生成部
２、１０２    制御部
３、１０３    カウンタ部
４、１０４    Ｔｒ（トランジスタ）
５、１０５    ＶＧＡ
６、１０６    ＬＣＤ
７、１０７    ＡＮＤ回路
８、１０８    システムコントローラ
９    白書込回路
１０、１１０    ＬＣＤ電源
１１１    スイッチ部
１１２    Ｐｕｌｌｕｐ回路
２０１    本体
２０２    キーボード
２０３    ヒンジ部
２０４    表示部
２０５ａ    表示パネル駆動回路基板
２０６    乾電池パック
２０７    ポリマ二次電池ユニット
２０８    ＨＤＤユニット
２１０    ＡＣアダプタ
２４１    後カバー
２４２    前カバー
２４３    パネル押さえプレート
２４４    絶縁シート
２４５    電池セル
２４６    ポリマ二次電池制御回路基板
２４７    配線
【図１】
0003680724.tif 000002
【図２】
0003680724.tif 000003
【図３】
0003680724.tif 000004
【図４】
0003680724.tif 000005
【図５】
0003680724.tif 000006
【図６】
0003680724.tif 000007
【図７】
0003680724.tif 000008
【図８】
0003680724.tif 000009
【図９】
0003680724.tif 000010
【図１０】
0003680724.tif 000011
【図１１】
0003680724.tif 000012
【図１２】
0003680724.tif 000013
【図１３】
0003680724.tif 000014