(57)【特許請求の範囲】
【請求項１】
車両のバッテリからの電力供給により駆動される複数の負荷と、
前記複数の負荷の各々に設けられ、前記複数の負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、
当該複数の電力素子の各々の温度を検出し、所定の温度を超えるとき当該電力素子による前記負荷への電流供給を遮断する過温度遮断手段とを備え、
前記複数の負荷は定常電流値が異なる少なくとも２種以上の負荷を含んでおり、
定常電流値が小さい方の負荷に電力を供給する前記電力素子は、定常電流値が大きい方の負荷に電力を供給する電力素子に比べて熱抵抗が大きい放熱支持部材によって支持されることを特徴とした温度保護機能付スイッチ制御装置。
【請求項２】
車両のバッテリからの電力供給により駆動される複数の負荷と、
前記複数の負荷の各々に設けられ、前記複数の負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、
当該複数の電力素子の各々の温度を検出し、所定の温度を超えるとき当該電力素子による前記負荷への電流供給を遮断する過温度遮断手段とを備え、
前記複数の電力素子ごとに、当該電力素子に接続された負荷へ供給される定常時の電流値のほぼ２乗に反比例した熱抵抗を有し、当該電力素子を支持する放熱支持部材とを具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項３】
車両のバッテリからの電力供給により駆動される複数の負荷と、
前記複数の負荷の各々に設けられ、前記複数の負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、
当該複数の電力素子の各々の温度を検出し、所定の温度を超えるとき当該電力素子による前記負荷への電流供給を遮断する過温度遮断手段とを備え、
前記電力素子ごとに、当該電力素子の導通時の平均消費電力にほぼ反比例した熱抵抗を有し、当該電力素子を支持する放熱支持部材とを具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項４】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、
当該電力素子の温度を検出し、所定の温度、Ｔcutoff以上では電流供給を遮断する過温度遮断手段と、
前記した複数の電力素子をＭグループに分割し、支持するＭ個の放熱支持部材とを具備し、
前記Ｍ個の放熱支持部材の熱抵抗Ｒｔと、グループ内最大の該電力素子の定常損失Ｐ時の最大値Ｐmax と、通常使用温度Ｔamaxと、前記Ｔcutoffとを
Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐmax
なる関係とすることを特徴とした温度保護機能付スイッチ制御装置。
【請求項５】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、
当該電力素子の温度を検出し、所定の温度、Ｔcutoff以上では電流供給を遮断する過温度遮断手段と、
前記した複数の電力素子をＭグループに分割し、支持するＭ個の放熱支持部材とを具備し、
通常使用温度Ｔamaxと、前記Ｍ個の放熱支持部材の熱程抗Ｒｔと、グループ内最小の該電力素子の定常損失Ｐ時の最小値をＰmin として、Ｌ倍つまり、Ｌ×Ｐmin の損失時に、前記Ｔcutoffとの関係を
Ｒｔ≧(Ｔcutoff−Ｔmax)／(Ｌ×Ｐmin)
なる関係とすることを特徴とした温度保護機能付スイッチ制御装置。
【請求項６】
請求項５，請求項６に記載したＭ個の放熱支持部材の熱抵抗Ｒｔが
(Ｔcutoff−Ｔmax)／(Ｌ×Ｐmin)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐmax
なる関係とすることを特徴とした温度保護機能付スイッチ制御装置。
【請求項７】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、
前記した複数の負荷へそれぞれ供給される定常時の電流値のほぼ２乗に反比例した熱抵抗を有し、前記電力素子を支持する放熱支持部材とをそれぞれの前記電力素子が、具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項８】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるような前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項９】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるような全部で１枚の前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１０】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
当該車両に配線された通信ラインの信号を送受し、受信された信号から複数の導通／遮断制御信号を発する制御手段と、
前記導通／遮断制御信号に従い、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるようなそれぞれ独立した前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１１】
それぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、
前記した複数の負荷へそれぞれ供給される定常時の電流値のぼぼ２乗に反比例した熱抵抗を有し、前記電力素子を支持する放熱支持部材とをそれぞれの前記電力素子が、
具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１２】
それぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるような前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１３】
それぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるような全部で１枚の前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１４】
それぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、それぞれの前記電力素子が、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるようなそれぞれ独立した前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１５】
それぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを具備した温度保護機能付スイッチ制御装置において、
前記電流供給を遮断する所定温度をＴcutoffとし通常使用状態の最高温度をＴamax、
通常使用状態の最低温度をＴamin、通常状態のＮ倍の電流で電流供給を遮断したいとして前記電力素子の損失をＰとして前記電力素子を支持する放熱支持部材の熱抵抗をＲｔとすると前記放熱支持部材の熱抵抗が、
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ
の範囲となるような前記放熱支持部材の大きさをそれぞれの前記電力素子がもち、それらの前記放熱支持部材の大きさを足し合わせた１つの大きさの前記放熱支持部材を具備することを特徴とした温度保護機能付スイッチ制御装置。
【請求項１６】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
前記した２個以上の負荷ごとに設けられ、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段と、
前記２個以上の電力素子のうちの一群を保持するセラミック基板と、
前記２個以上の電力素子のうちの他の一群を保持する金属基板と、
を備えたことを特徴とする温度保護機能付きスイッチング回路。
【請求項１７】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
前記した２個以上の負荷ごとに設けられ、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段と、
前記２個以上の電力素子のうちの一群の近傍に設けられた第一の放熱フィンと、
前記２個以上の電力素子のうちの他の一群の近傍に設けられた第二の放熱フィンと、
を備え、前記第二の放熱フィンの密度が前記第一の放熱フィンの密度よりも粗であることを特徴とする温度保護機能付きスイッチング回路。
【請求項１８】
車両のバッテリからの電力供給により駆動される少なくとも２個以上の負荷と、
前記した２個以上の負荷ごとに設けられ、前記したそれぞれの負荷への、バッテリからの電流供給を導通，遮断する電力素子と、
当該電力素子の温度を検出し、所定の温度以上では電流供給を遮断する過温度遮断手段とを備え、
前記２個以上の電力素子は、少なくとも２以上のグループに分けられており、
上記２以上のグループのうち、少なくとも一のグループの基板上における電力素子の配置間隔が、他のグループの基板上における電力素子の配置間隔よりも広いことを特徴とする温度保護機能付きスイッチング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ランプ，モータのオン／オフスイッチ動作を制御する、及び過負荷を検出して遮断に移行するパワー素子半導体を用いた温度保護機能付のスイッチ制御装置に関する。
【０００２】
【従来の技術】
従来の技術として一般的なのは負荷に供給される電流を検出してこれが過度に大きくなったのを自動的に遮断する方式である。これをＭＯＳ−ＦＥＴに応用したものとしても特開昭61−261920号号，特開昭62−11916 号，特開昭62−143450号，特開昭63−87128 号公報等多くの公知技術が開示されている。これらの公知技術の概要を図１，図２，図３，図４を用いて説明する。図１において１は
ＭＯＳ−ＦＥＴ制御手段、２はスイッチとなるＭＯＳ−ＦＥＴ、３は負荷、４はＭＯＳ−ＦＥＴに流れる電流あるいはその温度の検出手段、６は一定値との比較手段、７は遮断回路である。
【０００３】
まず要素２のパワー素子内に負荷３に供給される過電流を検出する構成要素を付加した場合、定常電流の何倍から異常な値である一定値と、現状値との比較を要素６で行い、現状値が超えた場合に遮断回路７により遮断動作に移行させる。実際には検出手段５は、流れる電流で変化する値、例えば抵抗或いはダイオードの両端の電位差を必要な場合には増幅器等含めて構成する。また、一定電圧との比較回路６はコンパレータ等の電圧比較によって構成することができる。遮断回路は例えばＭＯＳ−ＦＥＴ２のゲート電位をオフ電位にする回路を付加することで実現できる。これらの電流検出手段は時として不具合を生ずる。例えば自動車のヘッドランプ等の負荷においてはオフ状態から点灯開始に移行する際の瞬時的な大電流を遮断すると円滑な点灯動作を損なう。これを図示したのが図３である。図中、縦軸は電流，温度軸、横軸は時間軸であり、１０は電流特性、１１，
１２，１３は温度特性、１４は温度閾値である。通常ランプ等の点灯時の（ランプに流れる）電流，ＭＯＳ−ＦＥＴの温度は特性１０，１２のような時間変化を呈す。即ち、点灯開始時にはランプのフィラメント（図示していない）温度が低いことから正の温度係数をフィラメントはもっているため抵抗値が低い値となっていて、急激な電流が流れる（特性１０），しかしその後フィラメント温度が上昇するに従ってフィラメント抵抗値が増し、電流は急滅に減少する。今、この立ち上がり時の電流に反応してＭＯＳ−ＦＥＴ２を自動的に遮断するようにしてしまうと（図示はせず）ランプのフィラメントは必要な点灯をせず、発熱もしない。このため点灯，遮断を極短い周期で繰り返す状態に陥る（特性１３は温度を示しているがこれを電流に置換し、繰り返し周波数を高く、つまり時間軸を短縮した形となる）。ここにおいて点灯するまで著しい時間を要し、必要なタイミングでの点灯を阻害する。従って、この定常の使用状態での急激な電流は必要不可欠である。このため、電流ではなくＭＯＳ−ＦＥＴのオン抵抗での自己発熱によるチップ温度をモニタする。上記のように電流は点灯開始時瞬時で急激に上昇する（特性１０）。一方、この時の温度１２はやや遅れて上昇しようとするが、電流に対して鈍い応答を示し、その後電流が定常値になるに伴い、ほぼ一定値に落ちつく。このため定常動作は阻害されない。ところが負荷であるランプ、或いはモータ等の状態が異常であり、短絡状態に近い場合には、電流は継続して非常に大きな値に保たれるので、ＭＯＳ−ＦＥＴの温度上昇も大きくなる。これを一定値（温度に換算して１４値）にてリミットするようにＭＯＳ−ＦＥＴ遮断回路を加える。ただこの場合、閾値に達することで遮断するのみの構成では特性１３のように閾値１４近傍で温度の増減サイクルが生ずる。筆者らは先に出願した特願平8−303018 号公報においてこれらの不具合を回避する技術を、温度保護機能を付加したスイッチ回路にて開示した。ここで温度保護機能付スイッチ回路の概要を図２のブロック構成図、図３の動作説明図によって述べる。
【０００４】
図２において５は温度検出手段、６は一定値との比較回路、８は遮断保持回路、７は遮断回路である。ここで遮断保持回路はＭＯＳ−ＦＥＴ制御手段のオフ動作にてリセットされ、比較比路６の出力によってセットされる。ここで温度異常により、温度が一定値に対し大きくなると比較回路６が遮断保持回路８を動作させ遮断回路７によりＭＯＳ−ＦＥＴ２を自動的且つ強制的に遮断せしめる。これはＭＯＳ−ＦＥＴ制御手段１がオン信号を継続していても強制的になされる。更に遮断保持動作はＭＯＳ−ＦＥＴ制御出力が次にオフとなる時点まで継続されるので、前記した温度の増減サイクルは回避される。こうして特性１１のように温度が一定値１４に達した後、冷却方向に制御せしめられ、異常高温によるＭＯＳ−ＦＥＴ等の素子破壊，電流供給路の発熱，発火が阻止される。以上のように、負荷の短絡や定常負荷の瞬時電流を許容し、更に異常な短絡事故時には自動的に遮断するような動作が特願平8−303018 号公報開示の技術により具現される。
【０００５】
更に筆者らはこれらの遮断素子によって車両の負荷を通信ラインの信号をもとに制御する装置技術をＷＯ９６／２６５７０号公報に開示した。これら公知技術により車両中の各負荷を通信ラインを用いて制御する事、及び短絡事故等では自動的に遮断する装置を実現することが可能となる。
【０００６】
【発明が解決しようとする課題】
ところが筆者らはこれら技術によっても回避できない更なる問題に直面した。それはこれら温度保護機能付スイッチ装置を車両の数カ所の匡体上に複数負荷分まとめて設置し、スイッチに電流を流すことで発生する熱を放熱する場合等に生ずる。
【０００７】
発熱の危険性を温度監視によって回避する電力素子を多数同一基板上に実装する場合、発熱素子同士が熱的に絶縁されていないため、温度保護回路によって遮断する制御が不可能となる場合がある。また、従来の多数の負荷を制御する温度保護機能付ＭＯＳ−ＦＥＴの制御回路を同一基板上に配置設計する発想がなかったため、このような問題点が明らかにならなかった。
【０００８】
本発明の目的は、多数の負荷に対応した制御動作と温度保護機能とを両立させつつ、簡単な回路構成で安価に実現できる改善された温度保護機能付スイッチ制御装置に関する。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は、複数の負荷の各々に設けられ、前記複数の負荷への、バッテリからの電流供給を導通，遮断する複数の電力素子と、当該複数の電力素子の各々の温度を検出し、所定の温度を超えるとき当該電力素子による前記負荷への電流供給を遮断する過温度遮断手段とを備え、前記複数の負荷は定常電流値が異なる少なくとも２種以上の負荷を含んでおり、定常電流値が小さい方の負荷に電力を供給する前記電力素子は、定常電流値が大きい方の負荷に電力を供給する電力素子に比べて熱抵抗が大きい放熱支持部材によって支持されることを特徴とする。
【００１０】
【発明の実施の形態】
例えば大電流Ｉ０を定常電流とするスイッチ制御回路Ｃ０と比較的小電流Ｉ１を定常電流とするスイッチ制御回路Ｃ１とを同一匡体上に設置するような場合を図５のように想定する。以下、本発明の原理を図５，図６，図７を用いて定性的に述べる。
【００１１】
図５において３３，３３′はランプ，モータ等の負荷，３２，３２′はＭＯＳ−ＦＥＴ，３５，３５′はＭＯＳ−ＦＥＴの温度検出手段、３６，３６′は温度／電圧変換器、３７，３７′は（一定値との）比較回路、３８，３８′はＭＯＳ−ＦＥＴ３２，３２′の電流監視手段としての遮断手段、３１はＭＯＳ−ＦＥＴの制御手段、４０は内部に各構成ブロックを内蔵する匡体、４１は匡体に取り付けられた放熱フィン、４６は他ブロックとの通信ライン、４５は他ブロックとの通信手段である。また、このブロックを多数（３個）接続した例を図６に示す。図中、要素５０から５５は負荷、６１から６３は通信手段、７１から７３は放熱フィン、６０は通信ライン、５７から５９は各ブロックの匡体である。ここで例えば負荷３３の定常的に必要な電流は比較的大きく、負荷３３′の同様な電流は比較的小さいものとする。この場合の温度検出手段３５，３５′で検出される温度の模様を図示したものを図７に示す。図中、８０は負荷３３の電流、８１は
ＭＯＳ−ＦＥＴ３２に内蔵されたチップの温度、８２は負荷３３′の電流、８３はＭＯＳ−ＦＥＴ３２′に内蔵されたチップの温度、８４，８５は電流，温度特性図である。
【００１２】
通常電流Ｉが流れることによりＭＯＳ−ＦＥＴ（オン時の抵抗Ｒ）で消費される電力（損失）はＩ×Ｉ×Ｒのため電流値に見合ったサイズのＭＯＳ−ＦＥＴを選択使用するのは理想だが、ＭＯＳ−ＦＥＴの品揃えや設計の利便性から同一パッケージ品を共通して使用する場合が極めて多い。この場合、放熱効果は各
ＭＯＳ−ＦＥＴのチップに対してほぼ同様となるが、発熱量は消費電流の２乗に比例して大きくなるため大きな定常電流の負荷の給電，遮断が小さい定常電流のチップの温度に過大な影響を及ぼす結果となる。この時、小電流の負荷のオン／オフは温度変化に殆ど影響しない。
【００１３】
例えば図７の負荷電流８０に対する温度変化８１に対して、負荷電流８２に対した温度８３の変化は電流異常８４が生じても温度カーブ８５に示すように大きな温度変化となって現れない。これは放熱フィン４１の放熱効果が大きく、定常電流の大きな負荷の放熱に関しては効果的だが、元々小さな定常電流の負荷の制御ＭＯＳ−ＦＥＴに対しては異常な電流が流れても、自動的に感熱遮断動作が生ずるための温度変化を吸収することを示す。つまり、異常電流が負荷に流れることを阻止するため、チップの温度を監視して自動的に遮断する温度保護機能を個々のＭＯＳ−ＦＥＴに設けておいても、定常状態での電流が比較的小さいスイッチを行っているＭＯＳ−ＦＥＴ側は、異常として検出されるチップ温度まで上昇しないこととなる。結果的に負荷には定常値を遥かに超える異常電流が印加され、負荷の異常発熱，溶断破壊等を、或いは負荷への配線の異常発熱，発煙等を引き起こす。これを回避するために全体の放熱効果を悪くしてしまうと大電流の負荷の制御用ＭＯＳ−ＦＥＴの温度が常に高くなり、自動遮断機能がちょっとした負荷勿動で動作することとなる。結果的に大電流定常負荷が駆動出来ない等の不具合となる。これは多数の負荷の制御回路をそれぞれ纏めて図６のようにモジュール上に配置した場合にもそのモジュール単位で発生する。
【００１４】
以上を定量的に図８，表１によって示す。
【００１５】
【表１】
0003656413.tif 000002
【００１６】
今、モジュール匡体４１上に２つの負荷のオン／オフを制御するＭＯＳ−ＦＥＴのチップを配置し、周囲温度Ｔａ＝２０℃の雰囲気の中に置き、大電流制御用ＭＯＳ−ＦＥＴ３２のチップを９０、小電流制御用ＭＯＳ−ＦＥＴ３２′のチップを９１、それぞれの消費電力をＷ１
，Ｗ２、温度をＴ１，Ｔ２とする。また簡略化のため２つのチップは近接して配置し、それぞれのパッケージと周辺基板間の熱抵抗９２，９３はＲtcp＝０.５℃／Ｗで共通とする。更に両パッケージ周辺温度をＴｐとし、これと、匡体放熱フィン４１外部との熱抵抗をＲtpa＝７℃／Ｗ とする。これらを表１にまとめる。尚、熱抵抗は素子の名称ではなく、熱を解析する場合に熱の伝え易さを量的に示したものである。さて消費電力Ｗと、熱抵抗Ｒ，温度上昇ΔＴとの間にはΔＴ＝Ｗ×Ｒなる関係があるので、例えばＷ１＝１０Ｗ，Ｗ２＝１Ｗの場合、
Ｔｐ＝Ｔａ＋Ｒtpa×(Ｗ１＋Ｗ２)＝９７℃
Ｔ１＝Ｔｐ＋Ｒcp×Ｗ１＝１０２℃
Ｔ２＝Ｔｐ＋Ｒcp×Ｗ２＝９７.５℃
となる。同様にして定常電流の時と、異常（定常時の３倍）電流の時のチップ温度等を表にすると表２のようになる。尚、図中＊１マークを付加したのはＴ１により大電流用チップ９０が自動遮断しないと仮定しての計算値であり、実際には大電流制御ＭＯＳ−ＦＥＴ９０側の電流監視手段としての遮断回路３８が先行して遮断動作されるため僅かの温度上昇に留まると考えられる。本例で問題なのは＊２，＊３における温度であり、小電流負荷側の電流が３倍（電力で９倍）という異常値でありながら、チップ温度が上昇しないために自動遮断機能が動作しないことである。自動遮断回路の動作する温度を１８０℃とすれば特に＊３では全くチップ温度上昇分が不足している。１８０℃となる電流値をＷ１＝０の条件で解くと電流比で４.６ 、電力比で２２となり、漏れ電流が配線上に継続して流れていても自動遮断することが出来ず、細い配線使用時には異常発熱，発煙等を生ずる。
【００１７】
本発明者等は更にこの点に改良を加えた。
【００１８】
以下、更に改良された実施例を図９のブロック図を用いて説明をする。図９において要素１００は熱抵抗Ｒtbu(℃／Ｗ）を有する部材であり、他の要素は図８と同様である。さて、従来比較的小電流の例の電流（或いは消費電力）の変化が放熱の良さの為にチップ温度の上昇に反映されなかったことを考慮して、比較的小電流の負荷電流変化に対するチップ温度変化を大きくする工夫をすることが発想される。先ず本実施例の各要素の値を表１と同一とすると、定常時の電力と熱抵抗の関係を以下の関係となるような部材１００を挿入することを考える。
【００１９】
ΔＴ＝Ｗ１×Ｒtcp＝Ｗ２×(Ｒtcp＋Ｒtbu）                    …（１）
0003656413.tif 000003
【００２０】
ここでＷ１＝１０Ｗ，Ｗ２＝１Ｗ，Ｒtcp＝０.５℃／Ｗを代入することで、
Ｒtbu＝４.５℃／Ｗを得る。つまり、熱抵抗が４.５℃／Ｗ となるような部材を挿入する。この条件で表２に対応する各種を計算すると表３のようになる。
【００２１】
【表２】
0003656413.tif 000004
【００２２】
【表３】
0003656413.tif 000005
【００２３】
表中＊４，＊６で示した部分は前記したと同様、実施には仮想的な値である。本表の＊５の部分に明らかなように、小電力制御用ＭＯＳ−ＦＥＴチップ９１に流れる異常電流の影響がＴ２の温度上昇となって現れており、１８０℃で自動遮断する所望動作に近く改善されていることが見て取れる。＊７の部分については改善効果はあるが、やはり、１８０℃の自動遮断温度には達していない。１８０℃に達する消費電力Ｗｙを下式で逆算すると、
0003656413.tif 000006
Ｗｙ＝１３Ｗ
つまり、電流比ではその平方根である３.７ 倍程度となり、前記例の４.６ 倍より改善、つまり、検出できる異常電流の閾値が減少している。これらを理論式で求める方法は後に詳しく述べる。本実施例では自動遮断動作を起こす閾値となる温度を１８０℃程度と仮定している。この値はシリコンを素材とする半導体デバイスでのその保護のためほぼ共通して使用される閾値である。本実施例では定常的に負荷に供給する電力の比を大電流用と小電流用とで１０対１、即ち電流では約３倍程度とした。この比を大きく取るには部材１００の熱抵抗を大きく、比を小さくするには熱抵抗を小さくすれば良い。
【００２４】
さて本発明の具体的実施例を図１０に示す。図中１０１はセラミック基板、
１０２は金属基板、１１３から１１８は過温度自動遮断機能付のＭＯＳ−ＦＥＴ、１１０は箱（匡体）である。勿論、要素１０１の材質はセラミックに限らず、適度な熱抵抗を有するものであれば良い。基板上には配線パターンをプリントする等して電気的に結合する。ＭＯＳ−ＦＥＴ１１３から１１８はパッケージ品として図示したがモールドしていないベアチップ品でも良い。ここで負荷のタイプにより例えばヘッドランプ，フォグランプ等定常電流の大きな負荷の制御用の過温度保護機能付ＭＯＳ−ＦＥＴ群と、室内ランプ，ワイパー制御関連の比較的小さい負荷電流制御用の過温度保護機能付ＭＯＳ−ＦＥＴ群とをグループ分けし、例えば図１０の１１３，１１４等には小電流用途を、図１０の１１５，１１６，１１７等には大電流用途を振り分ける。グループ化してそれぞれのグループの熱抵抗を変えるにも種々の方法があるが、以下に実施例をいくつか開示する。
【００２５】
図１１は本発明の他の実施例の断面図である。図中１１１は熱抵抗の大きな材質でできた基板、１０２は金属（アルミニウム等熱伝導性の良いもの）で出来た基板である。このように部分的に放熱素材を変えることが先ず考えられる。
【００２６】
図１２は更に他の実施例の断面図である。図中１２０，１２１は放熱フィンである。このように熱抵抗を増したいグループのフィン密度を粗に、熱抵抗を減少させたいグループのフィン密度を密にして放熱することにより、大電流用ＭＯＳ−ＦＥＴの実装部分の放熱を良くすることが考えられる。
【００２７】
図１３はグループ別に全く別の匡体、或いは箱に実装する例である。熱抵抗を減らしたいグループの基板は熱伝導の良い金属と使用、放熱フィンを付加する等の処理をする。
【００２８】
図１４はグループ毎に基板の材質を変え更に個々の過温度保護付ＭＯＳ−
ＦＥＴの放熱面積を変えた例である。素子をまばらに配置したグループは放熱が良く、近接して並べたものは放熱が悪いことを利用したものである。
【００２９】
さてこれら複数の制御ＭＯＳ−ＦＥＴをグループ化した実施例の放熱の様子を更に定量化したブロック図を図１５に示す。本実施例では大電流制御用，小電流制御用にそれぞれ２つずつ配置する場合の手法を開示する。勿論本実施例に使用するＭＯＳ−ＦＥＴも過温度保護機能が前提となっているが簡単化のために図中のブロックは自動遮断回路（過温度保護）にて代表させた。図中３３−ａ〜３３−ｄは負荷であり、３３−ａ，３３−ｂは比較的大きな定常電流を必要とするもの、３３−ｃ，３３−ｄは比較的小さな定常電流のものである。また３２−ａ，３２−ｂは過温度保護機能(自動遮断回路)付ＭＯＳ−ＦＥＴ、９０−ａ〜９０−ｄはＭＯＳ−ＦＥＴ内のチップ、９２−ａ〜９２−ｄはチップ〜バッケージ表面までの熱抵抗を図式的に示したもの、１３０−ａ〜１３０−ｄはパッケージ内の自動遮断回路、１４０，１４１は比較的小さな定常電流の負荷に挿入する部材の熱抵抗，９４は放熱フィン４１から基板までの熱抵抗、１５０〜１５２はある温度のポイントであり、他の要素は前出の例と同一番号にて示してある。
【００３０】
さて、図１５の実施例では外部の環境温度Ｔａを２０℃とし、９０−ａ〜９０−ｄの各チップの消費電力をＷ１１，Ｗ１２，Ｗ２１，Ｗ２２（各ワット表示）、各温度をＴ１１，Ｔ１２，Ｔ２１，Ｔ２２と表現すると、熱的関係は図１６に示される。ここで各ＭＯＳ−ＦＥＴ（３２−ａ〜３２−ｄ）の熱抵抗をＲtcp(共通）とし、またＷ１１，Ｗ１２の消費電力をほぼ等しく（Ｗ１）、更にＷ２１，Ｗ２２の消費電力をほぼ等しく（Ｗ２）し、更に挿入部材の熱抵抗を共通Ｒtbuで設計すると、チップ〜基板（温度Ｔｐ）までの関係式は
0003656413.tif 000007
従って、Ｒtbu＝(Ｒtcp／２)×(Ｗ１／Ｗ２−１)、
Ｒtcp＝０.５℃／Ｗ，Ｗ１＝１０Ｗ，Ｗ２＝１Ｗとすると上記式より、Ｒtbu＝４.５℃／Ｗ となる。図９の例ではＲtbu＝４.５℃／Ｗであるから、部材の熱抵抗は等しくて良い。又、図１６の例ではポイント１５０〜ポイント１５２までの関係式は以下のようになる。即ち小電流チップ１個の電流が３倍（９Ｗ）になった場合（例えばＷ２１＝９Ｗ，Ｗ１１＝Ｗ１２＝Ｗ２２＝０の場合）に１８０℃となるようにすることを考え、
Ｗ２１×(Ｒtcp＋Ｒtbu＋Ｒtpa)＝(１８０−２０)℃
Ｒtcp＝０.５℃／Ｗ，Ｒtbu＝４.５℃／Ｗを代入し、
Ｒtpa＝１３（℃／Ｗ）
を得る。この場合、問題はＷ１１＝Ｗ１２＝１０Ｗ、又Ｗ２１＝Ｗ２２＝１Ｗなる定常電流時にこれらが温度上昇で自動遮断しないか、どうかである。この場合、
温度差ＴａからＷ１１のチップまでの温度差ΔＴｄは
0003656413.tif 000008
となって、１８０℃以下と言う条件を満足しない。従って、自動遮断する閾値の電流（消費電力）をより、大きい値でも許容するよう、配線の太さを太く設計したり、Ｒtpa を大電流用と小電流用とで独立となるように（図１３の実施例のように別匡体にしたり、図１１，図１２のように別基板，独立放熱にする等）工夫する。例えば大電流用と小電流用とで別個の熱抵抗値Ｒtpa１，Ｒtpa２を有するように図１７の実施例で考えて見る。この場合、Ｒtcp＝０.５℃／Ｗ，Ｒtbu＝４.５℃／Ｗ として、Ｒtpa１＝１.３℃程度とすれば３倍の異常電流で自動遮断するように出来る。なぜなら、Ｗ１１＝９０Ｗ，Ｗ１２＝０Ｗである時の温度差が、
ΔＴｄ１＝９０×(０.５＋１.３)＝１６２（℃）
チップ温度は１８０℃程度となることが予想されるからである。一方、比較的小電流の負荷に関しては、Ｒtpa２＝１３程度とする。上と同様に、Ｗ２１＝９Ｗ,Ｗ２２＝０Ｗである時のチップからＴａまでの温度差Ｔｄ２は
ΔＴｄ２＝９×(０.５＋４.５＋１.３)＝１６２（℃）
となり、チップ温度は上記と同様１８０℃程度となる。以上で述べた図１７の温度関係となる実施例のブロック図を図１８、その温度データ表を表４に示す。
【００３１】
【表４】
0003656413.tif 000009
【００３２】
図１８中、１７０，１７１は匡体〜パッケージ周辺までの熱抵抗を模式的に示したもの、１７２は比較的大電流の負荷を制御する部分の匡体（及び基板）、１７３は比較的小電流の負荷を制御する部分の匡体(及び基板)である。１７２，１７３は断熱部品で連結され、同一の箱を構成する２つのパートであっても良い。さて表４にはこの実施例での大電流用負荷の定常値１０Ｗ、この３倍の電流を異常値として９０Ｗの電力消費をした場合をマトリックス的に示した。＊１，＊３，＊５，＊２，＊４，＊６の部分にても９０Ｗなる異常電力消費のＭＯＳ−ＦＥＴのみ１８０℃の遮断閾値を超えた温度となることが示される。また、比較的大電力用ＭＯＳ−ＦＥＴのチップ温度を示す＊１，＊３，＊５の部分は小電力用
ＭＯＳ−ＦＥＴの温度状態と等価な＊２，＊４，＊６の状態となる。さて、本実施例では比較的小電力と比較的大電力との双方の負荷の数を２で等しくしたが、これは任意で良い。また、負荷の大きさでのグループ分けとして２グループの場合を例示したがこれも同様である。
【００３３】
以下これら負荷の数，グループの数を任意とした他の実施例を図１９のブロック図で説明する。図中、２００は匡体、２０１は匡体〜パッケージ周辺基板までの熱抵抗、２０３−ａ〜２０３−ｍはパッケージと基板間に挿入する部材であり、これらの熱抵抗はＲtbu１〜Ｒtbuｍで示した。２１０−ａ〜２１０−ｍは駆動する負荷（ｍ個）であり、同一の値であることが望ましいが、多少の違いは前記部材（熱抵抗Ｒtbu１〜Ｒtbuｍ）の値を適宜選ぶことで対処できる。ＷＮ１〜ＷＮｍはチップの消費電力、ＴＮ１〜ＴＮｍはチップ温度である。
【００３４】
チップでの定常時の消費電力をＷ０とし、異常として自動遮断する消費電力
Ｗerとの比を３倍で設計する。異常時にｍ個の負荷の内、最も小さな消費電力の負荷が３倍の異常電流の消費時においても自動遮断するための条件は（ＷＮ１を最も小さいとすると）
0003656413.tif 000010
また、定常時にｍ個総ての負荷が駆動されていても自動遮断しないための条件は、ｍ個の内最も大きな定常電流を要する負荷が２１０−ｍであり、消費電力が
Ｗｎｍであるとすれば、
0003656413.tif 000011
である。今簡単のために定常電力をＷ０＝１Ｗ（共通）、ｍの値を５個、Ｒtcp＝０.５℃／Ｗ、Ｒtbu１からＲtbuｍまでを４.５℃／Ｗ（共通）とすると、(２)式より
ＲtpaＮ＞＝１２.８（℃／Ｗ）
これらからＲtpaＮ を１５（℃／Ｗ）と設定する。確認の意味で熱回路を図２０、各条件での温度状態を表５に纏める。
【００３５】
【表５】
0003656413.tif 000012
【００３６】
図２０においてＷＮ１〜ＭＮｍはチップの消費電力、Ｒtcp はチップ〜パッケージ表面までの熱抵抗、Ｒtbu１〜Ｒtbuｍは挿入部材の熱抵抗、Ｒtpa は部材〜匡体までの熱抵抗を示す。温度保護機能付ＭＯＳ−ＦＥＴは共通の部品を使用するとして、パッケージの熱抵抗はＲtcp として共通とする。Ｒtpa は放熱フィン（図１９の要素４１）までの熱抵抗と考えても良い。表５は定常電流時にｍ＝５個の総てがオンしていても各チップの温度は１００℃となり、自動遮断機能が動作せず、所望の状態であること、異常時には５個の内、１つだけが定常時の３倍の電流では既に自動遮断動作を起動する温度（２１０℃＞１８０℃）に達していることを示している。これらの結果が示すように熱的に独立したグループ内での温構成要素の熱抵抗の設計は上記の如く、比較的容易に可能となる。
【００３７】
図２１，図２２，図２３に他の実施例を示す。図２１は、サーマルパワー
ＭＯＳ−ＦＥＴが実装されている様子を、図２２にはサーマルパワーＭＯＳ−ＦＥＴの持つ損失と熱抵抗と周囲温度間の発熱状況と電力回路を示している。図２３は、パワーＭＯＳ−ＦＥＴの損失（消費電力）とパワーＭＯＳ−ＦＥＴを基板に搭載したときの熱抵抗との関係について示す。図２１においてサーマルパワーＭＯＳ−ＦＥＴは基板に実装されヒートシンクが接続されている。ここで、サーマルパワーＭＯＳ−ＦＥＴがオンする条件となり電流を流していたとすると実装されたサーマルパワーＭＯＳ−ＦＥＴ自身の持つオン抵抗でサーマルパワーＭＯＳ−ＦＥＴは自己発熱する。これを損失Ｐと呼ぶ。上記損失Ｐの発熱は基板を介しヒートシンクへと伝わり周囲へ放熱する。これを熱回路で表すと図２２のような回路となる。損失ＰによるサーマルパワーＭＯＳ−ＦＥＴのチップ温度Ｔｃは周囲温度Ｔａに損失Ｐと熱抵抗Ｒｔとの積を加算したものとなる。
【００３８】
まず、基板の上にサーマルパワーＭＯＳ−ＦＥＴが１つしか搭載されていないときを例を示す。
【００３９】
図２３のＦ１は、正常な動作をしているときサーマルパワーＭＯＳ−ＦＥＴがカットオフ動作をしない境界線を表している。これは、カットオフする温度を  Ｔcutoffとし通常使用状態の最高温度をＴamaxとしてサーマルパワーＭＯＳ−ＦＥＴの損失をＰとしてパワーＭＯＳ−ＦＥＴが放熱するときの熱抵抗をＲｔとしたときには
Ｒｔ＝(Ｔcutoff−Ｔamax)／Ｐ                            （式１．１）
で算出される。ここで算出されたＲｔは今の温度条件，サーマルパワーＭＯＳ−ＦＥＴの損失の条件で丁度カットオフ温度となる条件であるからこの値より小さい熱抵抗Ｒｔでなければならない。すなわち
Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ                            （式１．２）
の条件を満足する熱抵抗が小さい領域で、サーマルパワーＭＯＳ−ＦＥＴの温度がカットオフしない設計が可能となる。図２３のＦ１では、Ｔcutoff＝１８０℃，Ｔamax＝１０５℃で算出したときの値である。
【００４０】
一方、負荷に異常が生じ通常時の数倍の電流が流れる状態となると電線が過熱して発煙，発火する可能性がある。そこで通常時の数倍の電流が流れた際、カットオフするような設計となっていなければならない。その境界線を算出すると図２３のＦ２のような特性となる。これは、カットオフする温度をＴcutoffとし通常使用状態の最低温度をＴaminとして通常時の電流のときのサーマルパワー
ＭＯＳ−ＦＥＴの損失をＰ、通常時のＮ倍の電流でカットオフするように設計し、サーマルパワーＭＯＳ−ＦＥＴが放熱するときの熱抵抗をＲｔとしたときにはＲｔ≧(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)                  （式１．３）
で算出される。図２３のＦ２は、Ｔcutoff＝１８０℃，Ｔamin＝−４０℃，Ｎ＝３で算出したときの値である。この境界線よりも熱抵抗が大きい領域で、通常時のＮ倍の電流でサーマルＦＥＴがカットオフする設計が可能となる。
【００４１】
サーマルパワーＭＯＳ−ＦＥＴが使用して保護動作をさせる設計をする際には図２３のＦ１よりも小さくかつＦ２よりも大きい範囲に入っているサーマルパワーＭＯＳ−ＦＥＴの損失に対する熱抵抗を選択する必要がある。ここで言っている熱抵抗はサーマルパワーＭＯＳ−ＦＥＴのチップからパッケージ（外囲器），基板，ヒートシンクを介して周囲温度までの熱抵抗の合計を表している。このように本発明では、図２３のＦ１よりも小さくＦ２よりも大きい熱抵抗のヒートシンクを使うことが特徴である。
【００４２】
すなわち
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ（式１．４）
の式が成り立ち領域で熱抵抗Ｒｔを決定する。
【００４３】
この式が成り立たない場合には設計条件を変更する必要がある。
【００４４】
次に基板の上に複数個のサーマルパワーＭＯＳ−ＦＥＴが搭載されているときの例を示す。様子としては、図２４のようにヒートシンクに取り付けられている基板上にサーマルパワーＭＯＳ−ＦＥＴが複数個配置されている。この図２４を熱回路で記述すると図２５のようになる。
【００４５】
複数個のサーマルパワーＭＯＳ−ＦＥＴが搭載されている際にも前記１つのときと同様の設計方針で放熱設計する必要がある。
【００４６】
複数個のサーマルパワーＭＯＳ−ＦＥＴを使用しているときには、全部のサーマルパワーＭＯＳ−ＦＥＴを一度にオン／オフさせる場合と一部のサーマルパワーＭＯＳ−ＦＥＴだけをオン／オフする状態とがある。まず、Ｆ１の境界線すなわち熱抵抗の最大巣容値を設計するときには、全部もしくは一部のオンしているサーマルパワーＭＯＳ−ＦＥＴの損失の合計Ｐmax が最大になるときの条件を見出しＰmax をまず算出する。
【００４７】
仮に図２５のように全部でＮ個のサーマルパワーＭＯＳ−ＦＥＴが搭載されておりサーマルパワーＭＯＳ−ＦＥＴの損失の合計Ｐmax が最大となるとき、サーマルパワーＭＯＳ−ＦＥＴ１と２と３がオンしているときだったとする。すなわちＰmax は、
Ｐmax＝Ｐ１＋Ｐ２＋Ｐ３
となる。
【００４８】
次にこのうち損失が最大であるものをＰ１であったとし、上記の例と同様にカットオフする温度をＴcutoffとして通常使用状態の周囲温度Ｔａの最高温度をＴamax、サーマルパワーＭＯＳ−ＦＥＴ１のチップ温度をＴｃ１、チップパッケージ間熱抵抗をＲtcp１ 、パッケージ基板間熱抵抗をＲtp１、共通の基板−周囲空間間熱抵抗をＲtpa とする。
【００４９】
するとチップ温度Ｔｃ１は、次の式で求まる。
【００５０】
Ｔｃ１＝Ｐ１×(Ｒtcp１＋Ｒtp１)＋Ｐmax×Ｒtpa＋Ｔamax   （式１．５）
このチップ温度Ｔｃ１がカットオフする温度Ｔcutoffを超えてはいけないためＴcpuoff≧Ｐ１×(Ｒtcp１＋Ｒtp１)＋Ｐmax×Ｒtpa＋Ｔamax （式１．６）
を満足する必要がある。
【００５１】
次に図２３のＦ２に相当する熱抵抗の最小値の設計を行う。この条件は負荷が壊れ定常電流のＮ倍の電流が流れるような状態になったとき配線材料などが過熱し発煙や発火しないようにサーマルパワーＭＯＳ−ＦＥＴで電流をカットオフさせる動作をさせるためのものである。このときには、全部もしくは一部がオンしているサーマルパワーＭＯＳ−ＦＥＴの損失の合計が最小のときと個々のサーマルパワーＭＯＳ−ＦＥＴの損失が最小のものの条件を見出す。ここで仮に図２５でのサーマルパワーＭＯＳ−ＦＥＴ１と４がオンしているときがサーマルパワーＭＯＳ−ＦＥＴの損失の合計が最小になっているときとしさらにサーマルパワーＭＯＳ−ＦＥＴ４の損失が最小であったとする。
【００５２】
このとき、上記の例と同様にカットオフする温度をＴcutoffとして通常使用状態の周囲温度Ｔａの最低温度をＴamin、サーマルパワーＭＯＳ−ＦＥＴ１の通常時の損失をＰ１、チップ温度をＴｃ１、チップパッケージ間熱抵抗をＲtcp１ 、パッケージ基板間熱抵抗をＲtp１、サーマルパワーＭＯＳ−ＦＥＴ４の通常時の損失をＰ４、チップ温度をＴｃ４、チップパッケージ間熱抵抗をＲtcp４ 、パッケージ基板間熱抵抗をＲtp４、共通の基板−周囲空間間熱抵抗をＲtpa とする。するとサーマルパワーＭＯＳ−ＦＥＴ１に過電流が流れているときのチップ温度Ｔｃ１は次のような式で求まる。
【００５３】
0003656413.tif 000013
するとサーマルパワーＭＯＳ−ＦＥＴ４に過電流が流れているときのチップ温度Ｔｃ４は次のような式で求まる。
【００５４】
0003656413.tif 000014
それぞれの条件でチップ温度Ｔｃ１，Ｔｃ４がカットオフする温度Ｔcutoffを超えないとサーマルＭＯＳ−ＦＥＴがカットオフ動作を行わないので式１．７と式１．８は次のような条件となる。
【００５５】
0003656413.tif 000015
この式に満足しないとＮ倍程度の過電流でカットオフする温度へサーマルパワーＭＯＳ−ＦＥＴのチップが温度上昇しない。従ってこの条件を満足するような熱抵抗を選択する。
【００５６】
さらに、式１．９，式１．１０に満足する熱抵抗の組み合わせが周囲温度が最高温度Ｔamaxの環境のとき通常状態の電流で温度上昇によってサーマルパワー
ＭＯＳ−ＦＥＴがカットオフしない条件でないといけない。
【００５７】
するとサーマルパワーＭＯＳ−ＦＥＴ１に通常の電流が流れているときのチップ温度Ｔｃ１は次のような式で求まる。
【００５８】
Ｔｃ１＝Ｒ１×(Ｒtcp１＋Ｒtp１)＋(Ｐ１＋Ｐ４)×Ｒtpa＋Ｔamin（式１．１１）
するとサーマルパワーＭＯＳ−ＦＥＴ４に通常の電流が流れているときのチップ温度Ｔｃ３は次のような式で求まる。
【００５９】
Ｔｃ４＝Ｒ４×(Ｒtcp４＋Ｒtp４)＋(Ｐ１＋Ｐ４)×Ｒtpa＋Ｔamin（式１．１２）
式１．１１，式１．１２それぞれの条件でチップ温度Ｔｃ１，Ｔｃ３がカットオフする温度Ｔcutoffを超えてはならないのでそれぞれ次のようになる。
【００６０】
Ｔcutoff＞Ｐ１×(Ｒtcp１＋Ｒtp１)＋(Ｐ１＋Ｐ３)×Ｒtpa＋Ｔamax（式１．１３）
Ｔcutoff＞Ｐ４×(Ｒtcp４＋Ｒtp４)＋(Ｐ１＋Ｐ４)×Ｒtpa＋Ｔamax（式１．１４）
以上まとめると今まで述べたサーマルパワーＭＯＳ−ＦＥＴの損失の合計が最大となるとき１，２，３が同時にオンしているときで、最小となるのは１，４がオンしているときでありかつ４が個々の損失が最小であったとする。そのとき、式１．６，式１．９，式１．１０，式１．１３，式１．１４を同時に満足するような熱抵抗の組み合わせで所望の動作が行える。このように熱抵抗の最小値と最大値の範囲の中の値にヒートシンク、基板の熱抵抗を設定することが本実施例の特徴である。
【００６１】
次に更に他の実施例を図２６，図２７，図２８を用いて説明をする。サーマルパワーＭＯＳ−ＦＥＴの損失をＰ、サーマルパワーＭＯＳ−ＦＥＴのチップからパッケージ，基板，ヒートシンクを介し周囲に放熱される熱の熱抵抗をＲｔとしサーマルパワーＭＯＳ−ＦＥＴがカットオフする温度をＴcutoffとし周囲温度の最大値をＴamax、最小値をＴaminとする。するとサーマルパワーＭＯＳ−ＦＥＴのチップ温度Ｔｃは次のように図２２の熱回路から表される。
【００６２】
Ｔｃ＝Ｐ×Ｒｔ＋Ｔamax                                （式１．１５）
このＴｃがＴcutoffよりも小さくないと通常使用状態でチップ温度上昇によるカットオフ動作で不具合が生じる。従って
Ｔcutoff＞Ｐ×Ｒｔ＋Ｔamax                            （式１．１６）
が成り立たないといけない。
【００６３】
一方、前記例と同様に負荷がショートしたような大電流がサーマルパワー
ＭＯＳ−ＦＥＴに流れると過電流によってカットオフ動作をし通常状態のＮ倍の電流が流れたときに過温度状態になってカットオフする必要がある。このときのチップ温度は次のように表される。
【００６４】
Ｔｃ＝Ｎ×Ｎ×Ｐ×Ｒｔ＋Ｔamin                        （式１．１７）
このＴｃがＴcutoff以上でなければならないので
Ｔcutoff≦Ｎ×Ｎ×Ｐ×Ｒｔ＋Ｔamin                    （式１．１８）
が成り立たなければならない。
【００６５】
すなわち、式１．１６及び式１．１７を変形して
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦Ｒｔ＜(Ｔcutoff−Ｔamax)／Ｐ（式１．１９）
この式の表す領域範囲内の熱抵抗でサーマルパワーＭＯＳ−ＦＥＴの放熱を設計すると定常時ではカットオフせず、Ｎ倍以上の電流となったら温度によりカットオフするという所望の動作が得られる。
【００６６】
熱抵抗は図２６で表されるように所定の放熱板形状に対して面積が一義的に決まる。
【００６７】
したがって、あるサーマルパワーＭＯＳ−ＦＥＴの損失Ｐに対して、この式１．１９で表された熱抵抗の領域内にある放熱板９０５の面積Ａ1，Ａ2は、図２７（ａ),（ｂ）のように損失Ｐ（熱抵抗Ｒｆ）の値によって大きさが決まる。故に損失の異なる複数のサーマルパワーＭＯＳ−ＦＥＴの損失で決まる放熱面積は図２８に示す如く、それぞれの放熱面積を足し合わしたものである。
【００６８】
これを式に表すと、放熱板の面積Ａｆは熱抵抗Ｒｔで
Ａｆ＝ｆ（Ｒｔ），Ｒｔ＝ｇ（Ａｆ）                    （式１．２０）
とすると式１．１９は、次のように表される。
【００６９】
(Ｔcutoff−Ｔamin)／(Ｎ×Ｎ×Ｐ)≦ｇ(Ａｆ)＜(Ｔcutoff−Ｔamax)／Ｐ
（式１．２１）このように本実施例では放熱板の面積を式１．２１の範囲内に設定することが特徴である。
【００７０】
以上、電力素子として説明はＭＯＳ−ＦＥＴ(Metal Oxide Semiconductor    Field Effect Transistor)の一種であるパワーＭＯＳ−ＦＥＴで説明をしたがＭＩＳ−ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor)でもＩＧＢＴ（Insulated Gate Bipolar Transistor)でもバイポーラトランジスタでも良い。
【００７１】
また、今まで説明したものは放熱支持部材，基板，ヒートシンク（放熱板）を別々で説明をしたが、それら全部もしくは一部を一体にしても良いし一体成形で作成しても本発明の趣旨を逸脱するものではない。
【００７２】
【発明の効果】
以上のように本発明によれば、定常負荷（電流或いは電力）の異なる負荷の車両の各部に搭載したモジュール（箱，匡体）内に複数設けた過温度保護機能を有するパワー素子において定常負荷では自動遮断せず、定常負荷に対して数倍に設定した異常電流（異常消費電力）では自動遮断機能が動作するよう設計することで過温度保護が十分に機能することができる。また、負荷に電力を供給する最小配線径も規定できるので経済的効果もある。
【図面の簡単な説明】
【図１】従来技術の説明図。
【図２】他の従来技術の説明図。
【図３】技術例の動作説明図。
【図４】技術例の動作説明図。
【図５】本発明の基本構成を示すブロック構成図。
【図６】本発明他の構成を示すブロック構成図。
【図７】本発明の基本動作説明図。
【図８】本発明の他の構成を示すブロック構成図。
【図９】本発明の実施例のブロック図。
【図１０】図１の実施例の説明図。
【図１１】図１の実施例の他の説明図。
【図１２】図１の実施例の他の説明図。
【図１３】図１の実施例の他の説明図。
【図１４】図１の実施例の他の説明図。
【図１５】本発明の他の実施例のブロック図。
【図１６】本発明の他の実施例の説明図。
【図１７】本発明の他の実施例の説明図。
【図１８】本発明の更に他の実施例のブロック図。
【図１９】本発明の他の実施例のブロック図。
【図２０】本発明の更に他の実施例の説明図。
【図２１】サーマルパワーＭＯＳ−ＦＥＴの実装状態を示す図面。
【図２２】サーマルパワーＭＯＳ−ＦＥＴの熱回路を説明する為の図面。
【図２３】サーマルパワーＭＯＳ−ＦＥＴの損失（消費電力）と熱抵抗の関係を示す図面。
【図２４】サーマルパワーＭＯＳ−ＦＥＴの他の取付状態を示す図面。
【図２５】図２４の実施例の熱回路を説明する為の図面。
【図２６】熱抵抗と放熱面積の関係を示す図面。
【図２７】（ａ),（ｂ）は損失Ｐと放熱面積Ａの大小関係を示す図面。
【図２８】複数のサーマルパワーＭＯＳ−ＦＥＴの損失と放熱板の面積との関係を示す図面。
【符号の説明】
１，３１…ＭＯＳ−ＦＥＴ制御手段、２，３２，３２′…ＭＯＳ−ＦＥＴ、３，３３，３３′，３３−ａ〜３３−ｄ，５１〜５５，２１０−ａ〜２１０−ｍ…負荷、４…バッテリ、３２−ａ〜３２−ｄ，１１３〜１１６…過温度保護機能付ＭＯＳ−ＦＥＴ、３５，３５′…温度検出手段、３６，３６′…温度／電圧変換器、３７，３７′…比較回路、３８，３８′…電流監視手段、９０，９１，９０−ａ〜９０−ｄ…ＭＯＳ−ＦＥＴチップ、９２，９３，９４，９２−ａ〜９２−ｄ，１００，２０３−ａ〜２０３−ｍ…熱抵抗、１１０，１７２，１７３…匡体、４５…通信手段、４６…通信ライン、１５０…パッケージ周辺温度、１５２…匡体周辺大気温度、９０１…サーマルパワーＭＯＳ−ＦＥＴ、９０２…基板、
９０３…ヒートシンク、９１１…サーマルパワーＭＯＳ−ＦＥＴの損失、９１２…チップ温度、９１３…熱抵抗、９１４…周囲温度、９２１…基板−周囲空間間熱抵抗、９２２…パッケージ・基板間熱抵抗、９２３…チップ−パッケージ間熱抵抗、９２４…パッケージ（外囲器）、９２５…チップ温度、９２６…チップ。
【図１】
0003656413.tif 000016
【図２】
0003656413.tif 000017
【図３】
0003656413.tif 000018
【図４】
0003656413.tif 000019
【図５】
0003656413.tif 000020
【図６】
0003656413.tif 000021
【図７】
0003656413.tif 000022
【図８】
0003656413.tif 000023
【図９】
0003656413.tif 000024
【図１０】
0003656413.tif 000025
【図１１】
0003656413.tif 000026
【図１２】
0003656413.tif 000027
【図１３】
0003656413.tif 000028
【図１４】
0003656413.tif 000029
【図１５】
0003656413.tif 000030
【図１６】
0003656413.tif 000031
【図１７】
0003656413.tif 000032
【図１８】
0003656413.tif 000033
【図１９】
0003656413.tif 000034
【図２０】
0003656413.tif 000035
【図２１】
0003656413.tif 000036
【図２２】
0003656413.tif 000037
【図２３】
0003656413.tif 000038
【図２４】
0003656413.tif 000039
【図２５】
0003656413.tif 000040
【図２６】
0003656413.tif 000041
【図２７】
0003656413.tif 000042
【図２８】
0003656413.tif 000043