(57)【特許請求の範囲】
【請求項１】
互いに直列に接続された第１および第２のスイッチ、および互いに直列に接続された第３および第４のスイッチを含むＨブリッジ回路を制御する制御回路であって、
三角波に基づいてパルス信号を生成するパルス信号生成回路と、
上記三角波に同期する同期信号に基づいて第１の状態または第２の状態を保持する保持回路と、
上記保持回路により第１の状態が保持されているときに上記パルス信号を通過させる第１のゲート回路と、
上記保持回路により第２の状態が保持されているときに上記パルス信号を通過させる第２のゲート回路と、
上記同期信号に従って上記第１のゲート回路の出力の論理を反転させた信号を通過させる第３のゲート回路と、
上記同期信号に従って上記第２のゲート回路の出力の論理を反転させた信号を通過させる第４のゲート回路を有し、
上記第１および第３のゲート回路の出力を用いて上記第１および第２のスイッチを制御し、上記第２および第４のゲート回路の出力を用いて上記第３および第４のスイッチを制御する制御回路。
【請求項２】
互いに直列に接続された第１および第２のスイッチを制御するスイッチ制御回路であって、
三角波に基づいてパルス信号を生成するパルス信号生成回路と、
上記三角波に同期する同期信号に基づいて第１の状態または第２の状態を保持する保持回路と、
上記保持回路により第１の状態が保持されているときに上記パルス信号を通過させる第１のゲート回路と、
上記同期信号に従って上記第１のゲート回路の出力の論理を反転させた信号を通過させる第２のゲート回路を有し、
上記第１のゲート回路の出力を用いて上記第１のスイッチを制御すると共に、上記第２のゲート回路の出力を用いて上記第２のスイッチを制御するスイッチ制御回路。
【請求項３】
互いに直列に接続された第１および第２のスイッチを制御するスイッチ制御回路であって、
三角波を出力する共に、この三角波に同期して前記三角波の上昇期間に第１のレベルとなり上記三角波の下降期間に第２のレベルとなる矩形波を出力する発振回路と、
上記三角波に基づいてパルス信号を生成するパルス信号生成回路と、
上記矩形波に基づいて第１の状態または第２の状態を保持する保持回路と、
上記保持回路により第１の状態が保持され且つ上記矩形波が第１のレベルであるときに上記パルス信号を通過させる第１のゲート回路と、
上記保持回路により第２の状態が保持され且つ上記矩形波が第１のレベルであるときに上記パルス信号を通過させる第２のゲート回路を有し、
上記第１のゲート回路の出力を用いて上記第１のスイッチを制御すると共に、上記第２のゲート回路の出力を用いて上記第２のスイッチを制御するスイッチ制御回路。
【請求項４】
互いに直列に接続された第１および第２のスイッチを制御するスイッチ制御回路であって、
三角波を出力する共に、この三角波に同期して前記三角波の下降期間に第１のレベルとなり上記三角波の上昇期間に第２のレベルとなる矩形波を出力する発振回路と、
上記三角波に基づいてパルス信号を生成するパルス信号生成回路と、
上記矩形波に基づいて第１の状態または第２の状態を保持する保持回路と、
上記保持回路により第１の状態が保持され且つ上記矩形波が第１のレベルであるときに上記パルス信号を通過させる第１のゲート回路と、
上記保持回路により第２の状態が保持され且つ上記矩形波が第１のレベルであるときに上記パルス信号を通過させる第２のゲート回路を有し、
上記第１のゲート回路の出力を用いて上記第１のスイッチを制御すると共に、上記第２のゲート回路の出力を用いて上記第２のスイッチを制御するスイッチ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチを制御する回路に係わり、特にＰＷＭ方式でスイッチを制御する回路に係わる。
【０００２】
【従来の技術】
従来より、直列に接続された１組のスイッチ（例えば、トランジスタ）を含む回路は数多く知られている。例えば、図１０(a) に示すプッシュ・プル回路や、図１０(b) に示すＨブリッジ回路は代表的なものである。Ｈブリッジ回路は、２つのプッシュ・プル回路を互いに並列に接続することにより構成される。これらの回路では、通常、１組のスイッチを交互に駆動することにより、所定の動作を得ている。
【０００３】
図１０(a) に示すプッシュ・プル回路において、トランジスタ１Ａをオン状態に制御すると共にトランジスタ１Ｂをオフ状態に制御すると、矢印Ａにより表される方向に電流が流れる。反対に、トランジスタ１Ａをオフ状態に制御すると共にトランジスタ１Ｂをオン状態に制御すると、矢印Ｂにより表される方向に電流が流れる。
【０００４】
また、図１０(b) に示すＨブリッジ回路において、トランジスタ１１Ａおよび１１Ｄをオン状態に制御すると共にトランジスタ１１Ｂおよび１１Ｃをオフ状態に制御すると、矢印Ａにより表される方向に電流が流れる。反対に、トランジスタ１１Ａおよび１１Ｄをオフ状態に制御すると共にトランジスタ１１Ｂおよび１１Ｃをオン状態に制御すると、矢印Ｂにより表される方向に電流が流れる。
【０００５】
上述の回路は、一般に、各トランジスタに与えられるパルス信号により制御される。したがって、プッシュ・プル回路またはＨブリッジ回路の動作は、このパルス信号のＨレベルの時間（Ｔon）とＬレベルの時間（Ｔoff ）との比率（デューティＤ）に基づいて決定されることになる。デューティＤの定義を図１１に示す。
【０００６】
互いに直列に接続された１組のスイッチ（トランジスタ）を交互に駆動する場合、基本的には、生成したパルス信号を一方のスイッチに与え、そのパルス信号の論理を反転させた信号を他方のスイッチには与える。ところが、もし、回路遅延などにより、これら１組のスイッチが同時にオン状態に制御されてしまうと、電源短絡が発生してしまう。たとえば、図１０(b) に示すＨブリッジ回路において、トランジスタ１１Ａおよび１１Ｂが同時にオン状態になったとすると、点Ｘと点Ｙとが実質的に短絡状態となり、これらのトランジスタが破壊されてしまうおそれがある。
【０００７】
このため、従来より、上記１組のスイッチが同時にオン状態となることを回避するために、「デッドタイム」が設けられている。
【０００８】
【発明が解決しようとする課題】
従来は、スイッチ制御回路にデッドタイムを生成する機能を設けようとした場合、そのための専用回路を追加する必要があった。このため、製造コストが高くなるという問題があった。また、デッドタイム生成回路は、アナログ回路で構成することができるが、この場合、構成部品の温度特性により、デッドタイムの長さが変化してしまうという問題があった。
【０００９】
本発明の課題は、デッドタイムを生成するための専用回路を設けることなく、安定したデッドタイムを得ることができるスイッチ制御回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明の制御回路は、互いに直列に接続された第１および第２のスイッチ、および互いに直列に接続された第３および第４のスイッチを含むＨブリッジ回路を制御するものであり、三角波に基づいてパルス信号を生成するパルス信号生成回路と、上記三角波に同期する同期信号に基づいて第１の状態または第２の状態を保持する保持回路と、上記保持回路により第１の状態が保持されているときに上記パルス信号を通過させる第１のゲート回路と、上記保持回路により第２の状態が保持されているときに上記パルス信号を通過させる第２のゲート回路と、上記同期信号に従って上記第１のゲート回路の出力の論理を反転させた信号を通過させる第３のゲート回路と、上記同期信号に従って上記第２のゲート回路の出力の論理を反転させた信号を通過させる第４のゲート回路を有し、上記第１および第３のゲート回路の出力を用いて上記第１および第２のスイッチを制御すると共に上記第２および第４のゲート回路の出力を用いて上記第３および第４のスイッチを制御する。
【００１１】
上記構成において、第１のスイッチがオフ状態からオン状態に変化するのは、第１のゲート回路の出力が変化したときである。この第１のゲート回路の出力が変化するのは、上記パルス信号のレベルが変化したときである。そして、このパルス信号が変化するのは、三角波のレベルが上昇している期間内（または、下降している期間内）のいずれか一方である。従って、第１のスイッチがオフ状態からオン状態に変化するのは、三角波のレベルが下降している期間内（または、上昇している期間内）である。
【００１２】
一方、第２のスイッチは、第３のゲート回路の出力により制御される。この第３のゲート回路の出力は、上記三角波に同期する同期信号に従って制御される。そして、その同期信号を用いて、三角波のレベルが上昇している期間（または、下降している期間）に第３のゲート回路の出力を一定の状態に制御することにより、三角波のレベルが上昇している期間（または、下降している期間）、常に、第２のスイッチをオフ状態にする。これにより、第１のスイッチがオフ状態からオン状態に変化するときには、第２のスイッチは常にオフ状態に制御されていることになる。
【００１３】
ここで、一般的に、三角波は、ある信号（通常、矩形波）に同期して生成される。すなわち、三角波が生成される際、その三角波に同期する信号（本発明の同期信号）は、必然的に生成される。そして、本発明の制御回路は、この同期信号を用いて上記第１〜第４のスイッチに与えるべき制御信号を生成する。したがって、本発明の制御回路は、特別な回路を追加することなく、デッドタイムを生成することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しながら説明する。
始めに、本発明の実施形態のスイッチ制御回路について説明する前に、デッドタイムを生成する機能が設けられていない基本的なスイッチ制御回路を図１を参照しながら説明する。なお、この制御回路は、図１０(b) に示したＨブリッジ回路の各スイッチを制御するための信号を生成する。すなわち、この制御回路により生成される制御信号Ａ、ｂ、Ｃ、ｄは、それぞれ図１０(b) に示すＨブリッジ回路のトランジスタ１１Ａ〜１１Ｄに与えられる。
【００１５】
発振回路２１は、一定周期の三角波およびその三角波に同期した矩形波を生成する。フリップフロップ２２は、発振回路２１により生成される矩形波の反転信号が入力され、その入力信号の立上りエッジによりＨ状態またはＬ状態を保持する。そして、フリップフロップ２２は、Ｈ状態を保持しているときは、Ｑ端子からＨレベルを出力すると共に、／Ｑ端子からＬレベルを出力する。また、Ｌ状態を保持しているときは、Ｑ端子からＬレベルを出力すると共に、／Ｑ端子からＨレベルを出力する。
【００１６】
コンパレータ２３は、発振回路２１により生成された三角波と参照信号とを比較し、三角波の方が大きかったときにＬレベルを出力し、参照信号の方が大きかったときにはＨレベルを出力する。以下では、このコンパレータ２３の出力信号を「デューティ信号」と呼ぶことにする。
【００１７】
ＡＮＤ回路２４は、フリップフロップ２２のＱ端子からＨレベルが出力されているときは、制御信号Ａとしてコンパレータ２３により生成されたデューティ信号をそのまま出力し、Ｌレベルが出力されているときは、制御信号ＡとしてＬレベル出力する。一方、ＡＮＤ回路２５は、フリップフロップ２２の／Ｑ端子からＨレベルが出力されているときは、制御信号Ｃとしてコンパレータ２３により生成されたデューティ信号をそのまま出力し、Ｌレベルが出力されているときは、制御信号ＣとしてＬレベル出力する。さらに、制御信号ｂ、ｄは、それぞれ、反転回路２６、２７を用いて制御信号Ａ、Ｃの論理を反転することにより生成される。なお、図１０(b) に示すトランジスタ１１Ａ〜１１Ｄは、制御信号としてＨレベルが与えられたときにオン状態に駆動されるものとする。
【００１８】
図２は、図１に示すスイッチ制御回路の動作を説明するためのタイミングチャートである。
上述したように、発振回路２１により生成される三角波および矩形波は、互いに同期している。ここでは、矩形波がＨレベルのときに三角波のレベルが上昇してゆき、矩形波がＬレベルのときに三角波のレベルが下降している。また、デューティ信号は、コンパレータ２３による三角波と参照信号との比較結果に従って生成されている。さらに、フリップフロップ２２により保持される状態は、矩形波の立下りエッジを検出するごとに変化し、これにより、Ｑ端子および／Ｑ端子からの出力も交互に変化している。
【００１９】
制御信号Ａ、ｂ、Ｃ、ｄは、フリップフロップ２２の状態（すなわち、Ｑ端子および／Ｑ端子からの出力）、およびデューティ信号に従って生成される。すなわち、制御信号Ａは、フリップフロップ２２のＱ端子からの出力がＨレベルであり、且つ三角波が参照信号よりも小さいときにのみＨレベルとなり、他の期間はＬレベルとなる。一方、制御信号Ｃは、フリップフロップ２２の／Ｑ端子からの出力がＨレベルであり、且つ三角波が参照信号よりも小さいときにのみＨレベルとなり、他の期間はＬレベルとなる。さらに、制御信号ｂは、制御信号Ａの論理を反転することにより得られ、制御信号ｄは、制御信号Ｃの論理を反転することにより得られている。
【００２０】
ところが、このスイッチ制御回路は、デッドタイムを生成する機能を備えていない。このため、たとえば、時刻Ｔ1 においては、制御信号ｄがＨレベルからＬレベルに変化し、同時に、制御信号ＣがＬレベルからＨレベルに変化している。この場合、図１０(b) に示すＨブリッジ回路においては、トランジスタ１１Ｄのターンオフとトランジスタ１１Ｃのターンオンとが論理上は同時に発生することになる。したがって、回路の動作遅延などを考慮すると、トランジスタ１１Ｃおよび１１Ｄが同時にオン状態になってしまうことが起こり得る。同様のことは、たとえば、時刻Ｔ2 において、トランジスタ１１Ａと１１Ｂとの間でも起こり得る。
【００２１】
図３は、本発明の実施形態のスイッチ制御回路の構成図である。このスイッチ制御回路は、図１を参照しながら説明した制御回路と同様に、図１０(b) に示したＨブリッジ回路の各スイッチを制御するための信号を生成する。すなわち、この制御回路により生成される制御信号Ａ〜Ｄは、それぞれ図１０(b) に示すＨブリッジ回路のトランジスタ１１Ａ〜１１Ｄに与えられる。
【００２２】
このスイッチ制御回路は、図１に示したスイッチ制御回路にデッドタイムを生成する機能を付加するために、ＡＮＤ回路３１、３２を設け、さらに、発振回路２１により生成される矩形波を用いてそれらのＡＮＤ回路の開閉を制御することにより実現される。具体的には、ＡＮＤ回路３１は、反転回路２６の出力（図１に示す制御信号ｂ）と発振回路２１により生成される矩形波との論理積を出力する。また、ＡＮＤ回路３２は、反転回路２７の出力（図１に示す制御信号ｄ）と上記矩形波との論理積を出力する。なお、ＡＮＤ回路３１および３２の出力は、それぞれ制御信号ＢおよびＤであり、図１０(b) に示すＨブリッジ回路のトランジスタ１１Ｂ、１１Ｄに与えられる。
【００２３】
図４は、図３に示す本実施形態のスイッチ制御回路の動作を説明するためのタイミングチャートである。図４において、参照信号、三角波、矩形波は、図２に示した例と同じである。このため、フリップフロップ２２の状態（すなわち、Ｑ端子および／Ｑ端子からの出力）、および制御信号ＡおよびＣも、図２に示す例と同じである。
【００２４】
制御信号Ｂは、発振回路２１により生成される矩形波と制御信号Ａの論理を反転させた信号との論理積により得られる。したがって、矩形波がＬレベルの期間は、制御信号Ｂは常にＬレベルとなる。図４に示す例では、時刻Ｔ13〜時刻Ｔ14において矩形波がＬレベルとなっているので、制御信号Ｂは、この期間は、常にＬレベルとなる。この結果、時刻Ｔ13において制御信号ＢがＨレベルからＬレベルに変化してから、時刻Ｔ2 において制御信号ＡがＬレベルからＨレベルに変化するまでの間、それらの制御信号は共にＬレベルとなる。すなわち、デッドタイムが得られる。
【００２５】
同様に、矩形波がＬレベルの期間は、制御信号Ｄも常にＬレベルとなる。図４に示す例では、時刻Ｔ11〜時刻Ｔ12において矩形波がＬレベルとなっており、この期間、制御信号Ｄは常にＬレベルとなる。この結果、時刻Ｔ11において制御信号ＤがＨレベルからＬレベルに変化してから、時刻Ｔ1 において制御信号ＣがＬレベルからＨレベルに変化するまでの間、それらの制御信号は共にＬレベルとなる。すなわち、この場合においてもデッドタイムが得られる。
【００２６】
ところで、デッドタイムを生成する機能を備えていない制御回路を使用した場合には、図２に示したように、デューティ信号の立上りエッジにおいて、１組のトランジスタが同時にオン状態に駆動されてしまうおそれがあった。ここで、このデューティ信号の立上りエッジは、三角波が参照信号よりも小さくなったタイミングで発生する。すなわち、この立上りエッジは、常に、三角波がレベルが下降している過程で発生する。また、上述したように、三角波と矩形波とは同期しており、矩形波がＬレベルのときに三角波のレベルが低下する。このため、このデューティ信号の立上りエッジは、上記矩形波がＬレベルの期間に発生するはずである。
【００２７】
本実施形態は、このことに着目してデッドタイムを生成する機能を実現している。即ち、本実施形態の制御回路では、制御信号Ａ、Ｃは、デューティ信号の立上りエッジのタイミングにおいてＬレベルからＨレベルに変化する。そして、そのデューティ信号の立上りエッジのタイミングでは、上述のように、上記矩形波が常にＬレベルとなっている。そして、制御信号Ｂ、Ｄを出力するＡＮＤ回路３１、３２の状態は、この矩形波に従って制御される。このため、制御信号Ａ、ＣがＬレベルからＨレベルに変化するときは、常に、制御信号Ｂ、ＤはＬレベルになっている。即ち、制御信号ＡおよびＢが同時にＨレベルになることはなく、同様に、制御信号ＣおよびＤが同時にＨレベルになることもない。この結果、トランジスタ１１Ａおよび１１Ｂが同時にオン状態に駆動されることはなく、また、トランジスタ１１Ｃおよび１１Ｄが同時にオン状態に駆動されることもない。
【００２８】
上述のように、本実施形態では、デッドタイムは、発振回路２１により生成される矩形波がＬレベルとなる期間を利用して生成される。このため、矩形波がＬレベルとなる期間は、必要なデッドタイム（あるいは、必要最小限のデッドタイム）を得ることができる程度の長さとする。
【００２９】
また、上記構成において、デッドタイムを生成する機能は、生成する際に必然的に生成される矩形波を利用するので、特別な回路を必要としない。
図５は、発振回路２１の回路図である。この回路は、三角波を生成するための一般的な回路なので、詳しい説明を省略するが、各抵抗の抵抗値およびコンデンサの容量を調整することにより、所望の発振周波数および矩形波がＨレベルである期間とＬレベルである期間との比率を得ることができる。なお、発振回路は、通常、発振周波数等が温度などによって変動しないように設計されているので、矩形波がＨレベルまたはＬレベルである期間の変動は小さい。よって、この矩形波を利用して生成されるデッドタイムは安定する。
【００３０】
なお、図３に示したスイッチ制御回路では、矩形波がＬレベルである期間を利用してデッドタイムを生成しているが、矩形波がＨレベルである期間を利用してデッドタイムを生成することも可能である。この場合、図６に示すように、発振回路２１により生成される矩形波は、その論理が反転されることなくそのままフリップフロップ２２に与えられ、また、その矩形波は、その論理が反転された後にＡＮＤ回路３１、３２に与えられる。このスイッチ制御回路の動作は、基本的に図３に示したそれと同じであるが、参考までにタイミングチャートを図７に示しておく。
【００３１】
また、上述の実施例では、図１０(b) に示すＨブリッジ回路を制御するための制御回路を示したが、本発明は、図１０(a) に示したプッシュ・プル回路を制御するためにも使用できる。この場合のスイッチ制御回路を図８に示す。なお、プッシュ・プル回路は、例えばＤＣ／ＤＣコンバータ等、様々な電気機器に利用されている。
【００３２】
このスイッチ制御回路は、図８に示した制御回路において使用されている発振回路２１、フリップフロップ２２、コンパレータ２３、ＡＮＤ回路２４および２５により実現できる。ただし、この制御回路では、発振回路２１により生成される矩形波は、ＡＮＤ回路２４および２５に与えられる。そして、ＡＮＤ回路２４は、フリップフロップ２２のＱ端子がＨレベルであり、且つ矩形波がＨレベルであるときに、デューティ信号を出力する。また、ＡＮＤ回路２５は、フリップフロップ２２の／Ｑ端子がＨレベルであり、且つ矩形波がＨレベルであるときに、デューティ信号を出力する。
【００３３】
図９は、図８に示すスイッチ制御回路の動作を説明するためのタイミングチャートである。このタイミングチャートにおいても、矩形波がＬレベルの期間内にデッドタイムが生成される。
【００３４】
なお、上記実施例においては、プッシュ・プル回路またはＨブリッジ回路が制御されているが、本発明は、これに限定されるものではない。すなわち、本発明は、互いに直列に接続されたスイッチを制御するためのスイッチ制御回路に広く適用可能である。
【００３５】
【発明の効果】
互いに直列に接続されたスイッチを制御するための制御回路において、特別な回路を設けることなくデッドタイムを生成することが可能になった。また、これにより生成されるデッドタイムは安定しているので、上記スイッチを含む回路の動作も安定する。
【図面の簡単な説明】
【図１】デッドタイムを生成する機能が設けられていないスイッチ制御回路の構成図である。
【図２】図１に示すスイッチ制御回路の動作を説明するためのタイミングチャートである。
【図３】本発明の実施形態のスイッチ制御回路の構成図である。
【図４】図３に示す本実施形態のスイッチ制御回路の動作を説明するためのタイミングチャートである。
【図５】発振回路の回路図である。
【図６】本発明の他の実施形態のスイッチ制御回路の構成図である。
【図７】図６に示すスイッチ制御回路の動作を説明するためのタイミングチャートである。
【図８】本発明のさらに他の実施形態のスイッチ制御回路の構成図である。
【図９】図８に示すスイッチ制御回路の動作を説明するためのタイミングチャートである。
【図１０】  (a) は、既存のプッシュ・プル回路、(b) は、既存のＨブリッジ回路を示す図である。
【図１１】デューティの定義を示す図である。
【符号の説明】
１Ａ、１Ｂ      トランジスタ
１１Ａ〜１１Ｄ  トランジスタ
２１            発振回路
２２            フリップフロップ
２３            コンパレータ
２４、２５      ＡＮＤ回路
２６、２７      反転回路
３１、３２      ＡＮＤ回路
【図１】
0003654103.tif 000002
【図２】
0003654103.tif 000003
【図３】
0003654103.tif 000004
【図４】
0003654103.tif 000005
【図５】
0003654103.tif 000006
【図６】
0003654103.tif 000007
【図７】
0003654103.tif 000008
【図８】
0003654103.tif 000009
【図９】
0003654103.tif 000010
【図１０】
0003654103.tif 000011
【図１１】
0003654103.tif 000012