(57)【特許請求の範囲】
【請求項１】
セルフィールド内の主面（１）の範囲にマトリックス状に列及び行に配設されているメモリセルを有し、その際各メモリセルがそれぞれソース領域、ドレイン領域、チャネル領域、ゲート誘電体及びゲート電極を有する少なくとも１つのMOSトランジスタを有し、また１つの列のMOSトランジスタが順次直列に接続されており、各列がビット線と、また１つの行のMOSトランジスタのゲート電極がワード線（18）と接続されている半導体材料から成る基板（２）を有するROMセルにおいて、
１つの列のMOSトランジスタのソース／ドレイン領域（17）が互いにほぼ並列に予め規定されている間隔で延びており電気的に互いに絶縁され、基板（２）の半導体材料から製造されかつ突出した構造を持つソース／ドレイン電流路（８）内に形成されており、この電流路（８）が基板（２）の主面（１）から出発して予め規定された電流路深さｔを有し、MOSトランジスタのゲート電極の接続端子用のワード線（18）がソースドレイン電流路（８）の長手方向に直角に延びるように配置されており、しかも
電流路の長手方向に直交する主面（１）で測定された電流路幅ｂとソース／ドレイン電流路（８）の間隔ａとの比が20％〜40％である
ことを特徴とするROMセル装置。
【請求項２】
ソース／ドレイン電流路（８）の主面（１）内に形成されている１つの列のMOSトランジスタのドレイン領域が同時に同じ列のソース／ドレイン電流路（８）上で直接隣接するMOSトランジスタのソース領域であることを特徴とする請求項１記載のROMセル装置。
【請求項３】
基板（２）の主面上のメモリセルの配置が周期的に、解像可能な構造寸法Ｆに形成されており、それぞれF2の面積が１つのメモリセルに割り当てられていることを特徴とする請求項１又は２記載のROMセル装置。
【請求項４】
ソース／ドレイン電流路（８）の主面（１）上に形成されている１つのメモリセルのMOSトランジスタのそれぞれがデプレッション型又はエンハンスメント型トランジスタとしてプログラミングされていることを特徴とする請求項１乃至３のいずれか１つに記載のROMセル装置。
【請求項５】
ゲート誘電体がゲート酸化物を含んでおり、ROMセル装置がマスクプログラミングされた読出し専用メモリであり、又はゲート誘電体が酸化物−窒化物−酸化物の積層構造を含んでおり、ROMセル装置が一度だけ電気的にプログラミング可能な読出し専用メモリであることを特徴とする請求項１乃至４のいずれか１つに記載のROMセル装置。
【請求項６】
ソース／ドレイン電流路（８）間の空間範囲が絶縁材で満たされていることを特徴とする請求項１乃至５のいずれか１つに記載のROMセル装置。
【発明の詳細な説明】
本発明は、セルフィールド内の主面の範囲にマトリックス状に列及び行に配設されているメモリセルを有し、各メモリセルがそれぞれソース領域、ドレイン領域、チャネル領域、ゲート誘電体及びゲート電極を有する少なくとも１つのMOSトランジスタを有し、１つの列のMOSトランジスタが順次直列に接続されており、各列がビット線と、また１つの行のMOSトランジスタのゲート電極がワード線と接続されている半導体材料から成る基板を有するリードオンリーメモリ（ROM）セル装置に関する。
この種のROMセル装置は例えばアール．カッペンス及びエルエッチエム  セバト著「シリアルROMセル構造を有する256kビットROM」アイイーイーイー ジャーナル オブ ソリッドステート サーキット、第SC−18巻、第３号、1983年６月、第340〜344頁並びにエス カムロその他著「ハンドヘルド エレクトロニクス言語翻訳者のための高密度CMOSリードオンリーメモリ」アイイーイーイー トランザクション オン コンシューマ エレクトロニクス、第CE−27巻、第４号、1981年11月、第605頁以降から公知である。これらの読出し専用メモリでは単位面積当たりのメモリ密度を高めるために直列に順次接続されているNAND回路形態のメモリセル装置を使用し、メモリセルフィールド内に接触孔の形成を回避できるようにし、それにより極めて小さいROＭセル装置を製造することができるようにする。NOR回路形態を有するメモリセルを並列に接続された装置の読出し専用メモリに対してもちろんアクセス速度の減退を甘受しなければならない。しかし今日多くのエレクトロニクス系で極めて著しいデータ量を格納するために及び相応するコストの利点を実現するために十分に低いプロセス費用で単位面積当たりできるだけ大量のメモリセルを収容することができるように、できるだけメモリ密度を大きくすることが重要である。公知のROM又はOTPメモリセルの場合NANDセル形態のメモリセルの直列回路装置の使用下に通常のCMOS技術で5F2のセル寸法（その際Ｆとはその時の技術で最小に形成可能なもしくは解像可能な構造寸法を意味する）を達成することができる。
更に例えば同一出願人によるドイツ出願出願P4434725号及びP4437581号明細書には、メモリセルトランジスタがシリコン基板の主面に対して垂直配列で形成されている更に改良されたROMセル装置及びその製造方法が開示されている。当然このような労力をかけて製造される、進んだROMセル装置は2F2セルのメモリ密度を有する。
本発明の課題は、高い実装密度及び高収量でより簡単かつ価格的に有利に製造することのできるROMセル装置を提供することにある
この課題は請求項１に記載のROMセル装置により解決される。
本発明によれば１つの列のMOSトランジスタのソース及びドレイン領域が、ほぼ並列に互いに予め規定された間隔で延びており電気的に互いに絶縁され、基板の半導体材料から形成されるソース／ドレイン電流路内に形成されており、この電流路が基板の主面から出発して予め規定された電流路深さを有し、MOSトランジスタのゲート電極の接続端子用のワード線がソース／ドレイン電流路の長手方向に直角に延びるように配置されている。従って本発明の主な特徴は、ソース／ドレイン軌道とゲート軌道とが直交するメモリセル装置に従来可能の最大限度で2F2のメモリ密度の代わりに1F2のメモリ寸法を可能にし、その結果基面F2当たりちょうど１つのメモリセルを実現できることにある。
本発明の原理によれば、ソース／ドレイン電流路の主面に形成されている１つの列のMOSトランジスタのドレイン領域が同時に同じ列のソース／ドレイン電流路上で直接隣接するMOSトランジスタのソース領域となるように形成することができる。このようにしてメモリセルはいわゆるNAND回路形態に形成することができ、これにより技術的に簡単に製造できるメモリ構造において特に大きなメモリ密度が可能になる。
本発明の特に有利な実施態様では、電流路の長手方向に直交する主面で測定したウェブ幅ｂと、ソース／ドレイン電流路相互間の間隔ａとの比が約20％〜40％であり、特に解像可能な構造寸法Ｆのほぼ1/3になるようにしている。主として使用するフォト技術での解像により規定される約１μｍの最大限度の構造寸法Ｆでは、ソース／ドレイン電流路の幅ｂは解像可能な構造寸法Ｆに応じて、即ち同様に約１μｍのソース／ドレイン電流路の間隔ａの場合約0.3μｍとなると有利である。この寸法の場合メモリセルが平面的に形成されているなら、基本面積F2当たり厳密に１つのメモリセルの従来のリソグラフィ法の最大限度のメモリセル密度が生じる。
本発明による直列に接続されているNANDセル形のメモリトランジスタを有するROMセル装置の形成に相応して、ソース／ドレイン電流路の主面に形成されるメモリセルのMOSトランジスタはそれぞれデプレッション型又はエンハンスメント型のトランジスタとしてプログラミングされるように形成されている。
本発明はゲート誘電体が特にONO、即ち酸化物−窒化物−酸化物の層構成を持ち（いわゆるOTPメモリ＝ワンタイムプログラマブルメモリ）、一度だけ電気的にプログラミング可能なROMの製造にも又はこれとは別にゲート誘電体が特にゲート酸化物を含んでいるマスクプログラミング可能なROMセル（いわゆるマスクプログラマブルROMセル）の製造にも適している。
本発明の更に有利な実施形態では、ソース／ドレイン電流路間の空間範囲が電気絶縁材、特にSiO2を含む材料で満たされるようにされている。
本発明によるROMセル装置の製造では、予め規定されたウェブ幅ｂを有するソース／ドレイン電流路の製造も、主面内にソース／ドレイン電流路の長手方向に沿って延びるソース及びドレイン範囲の製造もしくは調整もそれぞれ間隔保持部、いわゆるスペーサを使用する自己整合的な処理工程により行われ、これらのスペーサは引続きその下にある層を構造化するための“ハード”マスクとして使用される。基板の主面に並列に互いに直交する方向にスペーサ技術を連続して２回使用することにより、基本面積F2当たりちょうど１つのメモリセルを有し、最小限度に解像可能な構造寸法Ｆを持つメモリセルの周期的配列を形成できる。
この場合各自己整合的処理工程は以下のサブ工程、即ち
半導体材料から成る基板の主面上にマスキング層を析出し、
マスキング層上に補助層を析出及び構造化し、
構造化された補助層上に間隔保持層を全面的に析出し、構造化された補助層の側方に配設された間隔保持部の形成下に間隔保持層をエッチバックし、
構造化された補助層を間隔保持部はそのままにして除去し、
間隔保持部をエッチングマスクとして使用してマスキング層をエッチングする工程を有する。
まずソース／ドレイン電流路を製造するために実施される自己整合的な処理工程では、構造化されたマスキング層はエッチングマスクとして使用され、一方その後のソース及びドレイン領域を製造するために実施される自己整合的な処理工程では構造化されたマスキング層は注入カバーマスクとして使用される。
メモリセル装置のセルフィールドの製造時に同時にメモリセル装置を駆動するためのMOSトランジスタを基板上の周辺に形成することは本発明の枠内にある。この周辺のMOSトランジスタのゲート酸化物及びゲート電極はこの場合セルフィールド内のゲート酸化物及びゲート電極と同じ処理工程で形成できる。
本発明の特徴、利点及び実施態様を図面に基づく以下の実施例の記載により明らかにする。その際
図１はｐシリコンウェハ上に形成されている本発明の一実施例による固定値メモリセル装置のマスキング層として用いられるSiO2及びSi3N4層を析出した後の概略断面図、
図２は補助層に用いられるCVD−SiO2層の析出及び構造化後のウェハの概略断面図、
図３は間隔保持部が形成されるポリシリコン層を析出後のウェハの概略断面図
図４はポリシリコン層を異方性にエッチングした後のウェハの概略断面図、
図５は残留するSiO2補助層を除去した後のウェハの概略断面図、
図６はその下にあるSiO2及びSi3N4層を構造化し、その後ポリシリコンスペーサを除去した後のウェハの概略断面図、
図７はソース／ドレイン電流路を製造すめためシリコン基板を構造化した後のウェハの概略断面図、
図８はTEOS−SiO2層の同形析出及び充填後のウェハの概略断面図、
図９はTEOS−SiO2層をエッチバックした後のウェハの概略断面図、
図10はレジストマスクによるイオン注入を使用しての個々のメモリセルのプラグラミングを説明するために図９のウェハをＸ−Ｘ線に沿って切断した概略断面図、
図11はTEOS層を析出及び構造化した後のウェハの概略断面図、
図12はSiO2/ゲート酸化物を析出した後のウェハの概略断面図、
図13はポリシリコン層を析出し、ドーピングし、回復した後のウェハの概略断面図、
図14はポリシリコン層を異方性にエッチバックした後のウェハの概略断面図、
図15は酸化物層を除去した後のウェハの概略断面図、
図16はソース／ドレイン範囲を形成するためのイオン注入後のウェハの概略断面図、
図17は本発明の一実施例によるROMセル装置の概略的斜視図、
図18は本発明によるROMセル装置の概略平面図
を示す。
図１に示すように例えばｐドープされた単結晶シリコンから成る基板２の主面１上に全面的にそれぞれ約100nm〜200nmまでの厚さを有する薄いSiO2層３、そしてその上にSi3N4層４を析出する。それに引続いて補助層の作用をする厚さ約300nm〜400nmのCVD−SiO2層５を全面的に析出し、図２に示すように通常のフォトリソグラフィ法を使用して構造化する。図３に示すように更に厚さ約300nmのポリ−Si層６を全面的に析出し、引続き異方性にエッチバックし、その結果図４に示す配列を形成する。それに引続いて有利には特にフッ化水素酸のような化学的エッチング剤を使用して図５に示すように構造化されたCVD−SiO2層５を等方性に除去し、その際ポリシリコンから成る間隔保持部７はそのままにしておき、これは図５に示す後の処理工程でその下にあるSi3N4層４を構造化するための“ハード”マスクとして使用される。Si3N4層４を構造化した後ポリ−Si間隔保持部７を除去し、Si3N4構造を有利には異方性エッチング剤を使用してSiO2層３上に転写する（図６参照）。構造化されたSiO2及びSi3N4層３、４から成る結合部は引続き図７に示すようにシリコン基板２を更に構造化するための“ハード”マスクとして用いられる。その際予め規定された間隔ａでほぼ並列して延びる電気的に互いに絶縁されているソース／ドレイン電流路８が形成され、この電流路は基板２の主面１から出発して約400nmの深さｔを有する。ソース／ドレイン電流路８の幅ｂと、電流路相互間の間隔ａの比は約１対３である。それに引続いて図８に示すように装置全体を同形に析出させた約600nm〜800nmの厚さを有するTEOS−SiO2層９で満たし、それに続いて図９に示すようにエッチバック又は“化学機械的研磨”処理工程により再研磨する。
以下の切断図は図９のＸ−Ｘ線で切断した直方形の切断面である。
図10に示すようにこれに引続いてメモリセルトランジスタＴ並びに場合によってはセルフィールドの外側の周辺範囲にある、詳細には示さないプレーナトランジスタのカットオフ電圧を注入工程により調整する。このために主面１上にそれぞれ適当な注入マスク10を例えばフォトレジストの形で施し、構造化し、トランジスタを適当なドーズ量を選択して矢印11にて示す注入により調整する。レジストマスク10の開口12は、後のフォトリソグラフィ工程時の調整許容差を受け止めることができるように最小寸法Ｆ×Ｆとする。注入は例えばホウ素で行ってもよく、その際注入エネルギーは例えば約25keV、ドーズ量は例えば１×1012cm-3とする。
ゲート電極の形成は別の自己整合による処理工程を使用してソース／ドレイン電流路の製造と類似する方法で行われる。図11に示すように同様に補助層の作用をするTEOS−SiO2層13を析出し、構造化する。それに引続いてマスクプログラミングされた読出し専用メモリの場合ゲート酸化物の析出、又は一度だけ電気的にプログラミング可能な読出し専用メモリの場合のようにONO積層構造の形成を行う。ゲート酸化物を形成する場合には注入マスクを除去した後例えば熱酸化を例えば750℃で行う。その際露出するシリコン面に薄いゲート酸化物14が約5nm〜10nmの段階付け可能の厚さで生じ、その結果図12に示されている配列が形成される。それに引続いてポリ−Si層15を図13に示すように析出させ、場合によってはイオン注入又はボンバードメインによりドープし、回復させ、引続き図14に示すように異方性にエッチバックする。図15に示すように酸化物層13及び14を乾式に除去し、間隔保持部16はそのままにして、これはソース／ドレイン範囲17を形成するためのイオン注入のための“ハード”マスクとして使用する（図16参照）。ソース／ドレイン範囲17は例えば砒素を50keVのエネルギー、５×1015cm-3のドーズ量での注入により形成する。同時に詳細には示されていない周辺のMOSトランジスタのソース／ドレイン領域も更なる付加的マスクを用いずに形成可能である。更に横型MOSトランジスタの全体を形成するためにセルフィールド内及び周辺範囲内にMOS技術からそれ自体公知のLDDプロファイル、サリサイド法その他のような別の処理工程を行ってもよい。間隔保持部16を除去した後引続き通常の金属化工程によりMOSトランジスタのゲート電極の接続端子用ワード線18をソース／ドレイン電流路８の長手方向に直角に延びるように配設する。図17はこうして実現された装置の実施例の概略的立体図を示すものである。
このように標準的金属化法により形成された導体路の配線のためには２つの付加的処理工程が必要であり、これを図18に関連して説明する。図18は図３による状態に相応する配置の概略的平面図を示しており、その際符号Ｙ及びＹ′でビット線接続用の接触孔19及び20の位置が、また一点鎖線21によりセルフィールドの形状が示されている。接触孔も寸法Ｆ×Ｆを有する。
【図１】
0003636475.tif 000002
【図２】
0003636475.tif 000003
【図３】
0003636475.tif 000004
【図４】
0003636475.tif 000005
【図５】
0003636475.tif 000006
【図６】
0003636475.tif 000007
【図７】
0003636475.tif 000008
【図８】
0003636475.tif 000009
【図９】
0003636475.tif 000010
【図１０】
0003636475.tif 000011
【図１１】
0003636475.tif 000012
【図１２】
0003636475.tif 000013
【図１３】
0003636475.tif 000014
【図１４】
0003636475.tif 000015
【図１５】
0003636475.tif 000016
【図１６】
0003636475.tif 000017
【図１７】
0003636475.tif 000018
【図１８】
0003636475.tif 000019