(57)【特許請求の範囲】
【請求項１】
所定の訂正符号化単位で符号語を記憶する記憶手段と、
前記記憶手段に対する符号語の書込み及び読出しを制御するアドレス制御手段と、
入力符号語又は前記記憶手段から読出した符号語からシンドロームを計算するシンドローム計算手段と、
前記記憶手段が記憶する符号語のうち訂正不能な誤りを有する符号語の位置を前記記憶手段のアドレス情報によって記憶するアドレス記憶手段と、
このアドレス記憶手段に記憶されているアドレス情報を符号語内の位置情報に変換する変換手段と、
前記符号語内の位置情報から消失位置多項式を生成する消失位置生成手段と、
前記シンドローム又は前記シンドローム及び消失位置多項式から誤り位置及び誤り値を計算する誤り情報計算手段と、
この誤り情報計算手段が求めた誤り位置及び誤り値に基づいて前記記憶手段に記憶されている符号語を訂正する訂正実行手段とを具備したことを特徴とする誤り訂正回路。
【請求項２】
前記アドレス記憶手段は、積符号の符号化を行う場合にはパリティ位置のアドレス情報をプリセットすることを特徴とする請求項１に記載の誤り訂正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積符号の符号化及び復号化に好適な誤り訂正回路に関する。
【０００２】
【従来の技術】
近年、各種ディジタルシステムの信頼性を向上させるために、誤り訂正符号が適用されるようになった。誤り訂正符号としては、システムに応じて種々のものが採用されている。ディジタルＶＴＲ（ビデオテープレコーダ）等においては、ランダムエラー及びバーストエラーのいずれにも対処するために、誤り訂正符号として積符号が用いられる。
【０００３】
図３はディジタルＶＴＲにおける積符号の構成を示す説明図であり、民生用の６ｍｍ規格のＶＴＲに対応したものである。
【０００４】
民生用ディジタルＶＴＲにおいては、各トラックに１シンクブロックを記録単位としてデータを記録するようになっている。各シンクブロックは９０バイト長であり、ビデオデータの領域については、先頭に２バイトの同期信号（ＳＹＮＣ）が配列され、次に３バイトのＩＤ（シンクブロックの種類及びブロック番号等を示すデータ）が設けられる。次に７７バイトのデータが配列され、最後に８バイトの内符号（Ｐパリティ）が配列される。図３はビデオデータ領域のデータ及びパリティの構成を示している。
【０００５】
ビデオデータ領域は３シンクブロックのビデオ補助領域を含む１３８シンクブロックのデータ領域と、１１シンクブロックの外符号（Ｑパリティ）を有している。内符号は図３の水平方向のデータに対して付加されたパリティであり、外符号は垂直方向のデータに対して付加されたパリティである。
【０００６】
図３の例では、７７バイト長の１３８シンクブロックのデータに対して、内符号及び外符号によって構成される積符号が構成されている。図３に示す積符号全体（以下、積符号ブロックという）のデータは、図３の左側のデータから右側のデータに向かって、上側のシンクブロックから下側のシンクブロックに向かって、シンクブロック単位（内符号の単位）で磁気テープに記録されると共に、再生される。
【０００７】
図４はディジタルＶＴＲにおける従来の誤り訂正回路を示すブロック図である。図４の回路は誤り訂正符号の復号化回路を示している。
【０００８】
磁気テープ１からの再生データは再生アンプ２を介して内符号復号回路３に供給される。上述したように、再生は内符号単位で行われ、内符号復号回路３は、再生信号に対して内符号の復号を行う。内符号復号回路３によって誤り訂正された再生データは、スイッチ４を介してデータ用メモリ７，８の一方に書込まれる。また、内符号復号回路３による誤り訂正処理によっても訂正不能なデータが存在する場合には、内符号復号回路３は、訂正不能なエラーが発生したことを示すエラーフラグを発生し、スイッチ４を介してフラグ用メモリ９，10の一方に書込む。同様にして、積符号ブロック全体について内符号の復号化を行う。
【０００９】
次に、外符号の復号化が行われる。スイッチ４乃至６は連動して切換り、内符号復号回路３がデータ用メモリ７，８及びフラグ用メモリ９，10の一方に書込みを行っている場合には、外符号復号回路11は、データ用メモリ７，８及びフラグ用メモリ９，10の他方から既に内符号の復号化が行われたデータを読出すようになっている。
【００１０】
外符号復号回路11は、データ用メモリ７，８の他方から既に内符号の復号化が行われたデータを外符号の方向に読出すと共に、フラグ用メモリ９，10の他方からエラーフラグを読出す。外符号復号回路11はエラーフラグ及び外符号を用いて消失訂正を行う。同様にして、積符号ブロック全体について外符号の復号化を行う。
【００１１】
１積符号ブロックの外符号の復号化時に、外符号復号回路11において１度も訂正不能にならなかった場合には、フラグ用メモリ９，10はクリアされるようになっている。また、外符号復号回路11において積符号ブロック単位で１度でも訂正不能となった場合には、フラグ用メモリ９，10の内容は更新されない。
【００１２】
外符号復号回路11によって復号化処理されたデータは、内符号方向に読出されて、スイッチ６を介して訂正出力として出力される。この場合には、フラグ用メモリ９，10からのエラーフラグも出力されるようになっている（図示省略）。
【００１３】
ところで、フラグ用メモリ９，10を設けたことによって、積符号ブロック内で訂正不能となった場合の訂正出力用のフラグを出力することができる。フラグ用メモリ９，10とデータ用メモリ７，８とで個別に書込み及び読出しを制御する制御回路を設けると回路規模が増大してしまうことから、データ用メモリ７，８用の制御回路とフラグ用メモリ９，10用の制御回路とを兼用し、フラグ用メモリ９，10に対する書込み及び読出しをデータ用メモリ７，８に対する書込み及び読出しと同時に行うようになっている。これにより、テープからの再生データがない場合のように内符号の復号が行われない場合でも、誤りであることを示すフラグを付加することも可能となる。
【００１４】
従って、フラグ用メモリ９，10は、積符号ブロック内の全ての符号語に対応する領域を有しており、全符号語に対応するフラグの書込み及び読出しをデータ用メモリ７，８に対する各符号語の書込み及び読出しと同様に行うようになっている。
【００１５】
なお、フラグ用メモリ９，10とデータ用メモリ７，８との共用も可能であるが、この場合には、データとフラグとを同時に出力するために、これらのメモリからの読出し速度を２倍にする必要がある。また、データ用メモリ７，８からのデータの読出し前に、フラグ用メモリ９，10から読出したフラグを一旦レジスタに保持して、フラグ及びデータを同時に出力する方法、データのビット数＋１ビット幅のＲＡＭを用いる方法等によっても、メモリの共用化は可能である。
【００１６】
次に、図５を参照して積符号の復号処理を詳細に説明する。図５は図４中の内符号復号回路３及び外符号復号回路11の具体的な構成を示すブロック図である。
【００１７】
テープから再生されて復調されたデータは、入力端子40を介して入力異常検出回路21に供給される。入力異常検出回路21は、入力データの異常を検出する。例えば、入力異常検出回路21は、ドロップアウトによってデータが再生されない場合の検出、復調時のシンクパターンの検出異常、及びＩＤの未検出の異常を検出する回路である。異常検出時は、フラグ用メモリ22に異常であることが書込まれる。入力異常検出回路21を介して入力されたデータは、データ用メモリ23に書込まれると同時に、シンドローム計算回路24に供給される。
【００１８】
１符号語（１シンクブロックのデータ）がシンドローム計算回路24に入力されると、シンドローム計算回路24によってシンドローム計算が行われる。シンドローム計算結果は、誤り情報計算回路28を構成する修正シンドローム計算回路25に転送される。内符号の復号化時においては修正シンドローム計算は行われないので、シンドローム計算結果はそのまま誤り位置多項式／評価多項式算出回路26に供給される。
【００１９】
誤り位置多項式／評価多項式算出回路26は、例えばユークリッドの互除法によって誤り位置多項式及び評価多項式を導き出す。誤り位置／誤り値計算回路27はチェンサーチ回路等によって構成されており、符号語内の位置を代入することによって誤り位置と誤り値とを計算する。誤り位置／誤り値計算回路27の計算結果は誤り訂正実行回路29に供給される。
【００２０】
誤り訂正実行回路29は、誤り位置のデータをデータ用メモリ23から読出し、誤り値を減算することによって訂正を実行する。訂正されたデータはデータ用メモリ23に書込まれる。
【００２１】
誤り位置／誤り値計算回路27において求められた誤り位置に矛盾が生じた場合又は誤り位置多項式の次数と誤り数とに矛盾が生じた場合には、訂正不能と判断される。この場合には、誤り訂正実行回路29は訂正の実行を行わず、訂正不能であることを示すエラーフラグをフラグ用メモリ22の対応するアドレスに書込む。なお、データ用メモリ23及びフラグ用メモリ22の書込み及び読出しはアドレス制御回路30によって制御される。
【００２２】
以後同様にして、各符号語毎に訂正を行う。次に、１ブロック内の全ての内符号の復号化が終了すると、データ用メモリ23及びフラグ用メモリ22から外符号の方向にデータを読出して外符号の復号を開始する。
【００２３】
データ用メモリ23から外符号の方向に読出されたデータはシンドローム計算回路24に転送される。シンドローム計算回路24によってシンドロームが算出され、修正シンドローム計算回路25に供給される。データメモリ23からのデータの読出しと同時に、フラグ用メモリ22から外符号の方向にエラーフラグが読出される。エラーフラグは消失位置計算回路31に転送される。消失位置計算回路31はエラーフラグから消失位置多項式を生成する。
【００２４】
図６は図５中の消失位置計算回路31の具体的な構成を示すブロック図である。
【００２５】
消失位置計算回路31は、図６に示すように、符号語内位置情報発生回路32、消失位置レジスタ33及び消失位置多項式生成回路34によって構成されている。符号語内位置情報発生回路32は符号語内の位置情報を発生するカウンタであり、消失位置レジスタ33には符号語内の位置情報が供給される。消失位置レジスタ33にはフラグ用メモリ22からエラーフラグも与えられており、消失位置レジスタ33は、エラーを示すエラーフラグが入力されると、符号語内の消失位置情報をラッチする。消失位置レジスタ33にラッチされた消失位置情報は消失位置多項式生成回路34に与えられ、消失位置多項式生成回路34は位置情報から消失位置多項式を生成する。
【００２６】
なお、図３の例では、１１ビットの外符号が付加されており、消失位置についてはフラグ用メモリ22のエラーフラグによって与えられるので、外符号の復号化において１１個の誤りを訂正することができる。従って、消失位置レジスタ33は１１個分の消失位置情報を記憶する容量を有していればよい。
【００２７】
シンドローム計算回路24によるシンドローム計算後に、消失位置計算回路31において消失位置多項式の計算が行われる。シンドローム計算結果と消失位置多項式とが修正シンドローム計算回路25に供給され、修正シンドローム計算回路25はシンドローム計算結果から消失位置情報を除いた修正シンドロームを計算する。
【００２８】
修正シンドロームは誤り位置多項式／評価多項式算出回路26に供給される。誤り位置多項式／評価多項式算出回路26、誤り位置／誤り値計算回路27及び誤り訂正実行回路29における処理は内符号化時と同様である。
【００２９】
内符号の復号化時と同様に、求められた誤り位置に矛盾が生じた場合又は誤り位置多項式の次数と誤り数とに矛盾が生じた場合には、訂正不能と判断される。この場合には、誤り訂正実行回路29は訂正の実行を行わず、訂正不能であることを示すエラーフラグをフラグ用メモリ22の対応するアドレスに書込む。
【００３０】
このようにして、１積符号ブロックの外符号の復号化が終了した時点において、１度も訂正不能にならなかった場合には、フラグ用メモリ22はクリアされるようになっている。また、１度でも訂正不能となった場合には、フラグ用メモリ22の内容は更新されない。
【００３１】
次に、データ用メモリ23に記憶されたデータは内符号方向に読出されて出力される。このデータの出力と同時にフラグ用メモリ22から符号語の訂正結果としてエラーフラグが読出されて出力される。
【００３２】
このように、フラグ用メモリ22及びデータ用メモリ23を用いて、誤り訂正が行われる。しかしながら、フラグ用メモリ22の回路規模は大きく、装置全体の規模が大きくなってしまうと問題があった。
【００３３】
なお、特開昭５８−５６２０８号公報においてはフラグ用メモリとデータ用メモリとを共通で使用する提案が開示されており、また、特開昭６０―１３４６２９号公報においては、メモリを効率よく使用するための提案が開示されているが、いずれの提案においてもフラグ用メモリは必要である。
【００３４】
【発明が解決しようとする課題】
このように、上述した従来の誤り訂正回路においては、フラグ用のメモリが必要であることから回路規模が大きいという問題点があった。
【００３５】
本発明はかかる問題点に鑑みてなされたものであって、フラグ用のメモリを不要とすることにより、回路規模を縮小することができる誤り訂正回路を提供することを目的とする。
【００３６】
【課題を解決するための手段】
本発明の請求項１に係る誤り訂正回路は、所定の訂正符号化単位で符号語を記憶する記憶手段と、前記記憶手段に対する符号語の書込み及び読出しを制御するアドレス制御手段と、入力符号語又は前記記憶手段から読出した符号語からシンドロームを計算するシンドローム計算手段と、前記記憶手段が記憶する符号語のうち訂正不能な誤りを有する符号語の位置を前記記憶手段のアドレス情報によって記憶するアドレス記憶手段と、このアドレス記憶手段に記憶されているアドレス情報を符号語内の位置情報に変換する変換手段と、前記符号語内の位置情報から消失位置多項式を生成する消失位置生成手段と、前記シンドローム又は前記シンドローム及び消失位置多項式から誤り位置及び誤り値を計算する誤り情報計算手段と、この誤り情報計算手段が求めた誤り位置及び誤り値に基づいて前記記憶手段に記憶されている符号語を訂正する訂正実行手段とを具備したものである。
【００３７】
本発明の請求項１において、シンドローム計算手段は符号語からシンドロームを計算する。入力された符号語又は記憶手段に記憶されている符号語に訂正不能な誤りがある場合には、アドレス記憶手段はその符号語を記憶させる記憶手段のアドレス情報を記憶する。このアドレス情報は変換手段によって符号語内の位置情報に変換され、消失位置生成手段は符号語内の位置情報から消失位置多項式を生成する。誤り情報計算手段によって、シンドロームと消失位置多項式とから誤り位置及び誤り値が求められ、訂正実行手段は求めた誤り位置及び誤り値に基づいて、記憶手段の符号語を訂正する。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明に係る誤り訂正回路の一実施の形態を示すブロック図である。図１において図５と同一の構成要素には同一符号を付してある。
【００３９】
本実施の形態は消失位置計算回路31に代えて消失位置計算回路41を採用すると共に、フラグ用メモリ22を削除した点が従来例と異なる。
【００４０】
入力端子40には積符号化が施されたデータ、例えばテープからの再生データ等が入力される。入力端子40からの入力データは入力異常検出回路21に供給される。入力異常検出回路21は、入力データの異常を検出する。例えば、入力異常検出回路21は、ドロップアウトによってデータが再生されない場合の検出、復調時のシンクパターンの検出異常、及びＩＤの未検出の異常を検出する回路である。入力異常検出回路21は、異常の検出結果を消失位置計算回路41に出力するようになっている。消失位置計算回路41は、異常の検出結果によって入力データが異常であることが示された場合には、この入力データに対するデータ用メモリ23ヘの垂直方向の書込みアドレス（内符号アドレス）を記憶するようになっている。
【００４１】
入力異常検出回路21を介して入力されたデータは、データ用メモリ23に書込まれると同時に、シンドローム計算回路24に供給される。データ用メモリ23は１積符号ブロックの全符号語に対応した領域を有しており、アドレス制御回路30に書込み及び読出しが制御されて、入力データ及び誤り訂正後のデータを記憶するようになっている。シンドローム計算回路24は、１符号語（１シンクブロックのデータ）が入力されると、入力データからシンドロームを計算して、シンドローム計算結果を誤り情報計算回路28に供給する。
【００４２】
誤り情報計算回路28は、修正シンドローム計算回路25、誤り位置多項式／評価多項式算出回路26及び誤り位置／誤り値計算回路27によって構成されている。修正シンドローム計算回路25は、後述する消失位置計算回路41から消失位置多項式も与えられ、シンドローム計算結果から消失位置の情報を除去した修正シンドロームを作成して誤り位置多項式／評価多項式算出回路26に出力する。
【００４３】
誤り位置多項式／評価多項式算出回路26は、入力されたシンドローム又は修正シンドロームから例えばピーターソン法又はユークリッドの互除法等を用いて、誤り位置多項式及び誤り評価多項式を求めて、誤り位置／誤り値計算回路27に出力する。誤り位置／誤り値計算回路27は、チェンサーチ回路等によって構成されており、誤り位置多項式から誤りの位置を求め、更に、誤り評価多項式を用いて誤り値を求める。
【００４４】
誤り位置／誤り値計算回路27の出力は誤り訂正実行回路42に与えられるようになっている。誤り訂正実行回路42は、誤り位置／誤り値計算回路27の出力に対応した入力データをデータ用メモリ23から読出し、入力データと誤り値との減算によって誤り訂正を行った後、データ用メモリ23に格納するようになっている。
【００４５】
誤り位置／誤り値計算回路27において求められた誤り位置に矛盾が生じた場合又は誤り位置多項式の次数と誤り数とに矛盾が生じた場合には、訂正不能と判断される。この場合には、誤り訂正実行回路42は訂正の実行を行わない。本実施の形態においては、内符号の復号化において訂正不能と判断された場合には、誤り訂正実行回路42は、訂正不能であることを示すエラーフラグを発生することなく、アドレス制御回路30がデータ用メモリ23に指定する垂直方向の書込みアドレス（内符号アドレス）を消失位置計算回路41に与えて記憶させるようになっている。
【００４６】
図２は図１中の消失位置計算回路41の具体的な構成を示すブロック図である。
【００４７】
消失位置計算回路41は、消失位置アドレスレジスタ45、アドレス→符号語内位置情報変換回路46、消失位置多項式生成回路34及び一致検出回路48によって構成されている。
【００４８】
消失位置アドレスレジスタ45には、入力異常検出回路21の入力異常の検出結果が与えられると共に、内符号の復号化において訂正不能な誤りが発生した場合にはアドレス制御回路30から消失位置を示すフラグ用メモリ23の垂直方向の書込みアドレスが与えられる。また、消失位置アドレスレジスタ45には積符号ブロックに対する外符号の復号化終了時点において１度でも訂正不能となったか否かを示す訂正不能の情報も与えられるようになっている。
【００４９】
消失位置計算回路41は、内符号の復号化時においては消失位置計算を行っていない。そこで、本実施の形態においては、内符号の復号化時に消失位置を示す内符号アドレスを消失位置アドレスレジスタ45に記憶させるようになっている。即ち、消失位置アドレスレジスタ45には、内符号の復号化時の訂正不能の情報又は入力異常の検出結果に基づいて、消失位置のアドレス情報が記憶される。
【００５０】
例えば、図３の例のように積符号が１１ビットで構成されている場合には、１１ビットの消失訂正が可能であり、消失位置アドレスレジスタ45は１１個の消失位置のアドレス情報を記憶する容量を有していればよい。即ち、消失位置アドレスレジスタ45は、図６の従来例における消失位置レジスタ33と同様の容量で構成される。消失位置アドレスレジスタ45は、１積符号ブロックに対する外符号の復号化終了時に１度も訂正不能とならなかった場合には、記憶されているアドレスの情報をクリアし、１度でも訂正不能となった場合には、内容を更新しないようになっている。
【００５１】
図６の従来例では、消失位置として符号語内の位置情報を格納したが、本実施の形態においては、内符号アドレスであるアドレス情報を格納する。従って、消失位置多項式を生成するためには、消失位置のアドレス情報を符号語内の位置情報に変換する必要がある。
【００５２】
消失位置計算回路41は外符号の復号化時において消失位置計算を実行する。即ち、消失位置アドレスレジスタ45からの消失位置のアドレス情報はアドレス→符号語内位置情報変換回路46に与えられる。アドレス→符号語内位置情報変換回路46は入力されたアドレス情報をガロア体の位置情報に変換する。即ち、アドレス→符号語内位置情報変換回路46は、図６の従来例における符号語内位置情報発生回路32と同様の回路で構成される。
【００５３】
なお、例えば、誤り位置多項式／評価多項式算出回路26がユークリッドの互除法を採用している場合には、ユークリッド互除の除算で使用する逆元ＲＯＭを共用することによって、アドレス情報から符号語内の位置情報への変換が可能であり、回路規模が増加することはない。
【００５４】
アドレス→符号語内位置情報変換回路46からの位置情報は消失位置多項式生成回路34に供給される。消失位置多項式生成回路34は入力された位置情報から消失位置多項式を生成する。これにより、外符号の復号化時におけるシンドローム計算後において、直ちに消失位置多項式から修正シンドロームを計算することができる。これにより、高速な復号化が可能となる。消失位置多項式生成回路34の出力は修正シンドローム計算回路25に供給されるようになっている。
【００５５】
一致検出回路48には、積符号の復号終了後において、内符号の方向にデータ用メモリ23からデータが読出される場合において、アドレス制御回路30から垂直方向の読出しアドレスが与えられる。一致検出回路48には消失位置アドレスレジスタ45から垂直方向のアドレス情報も与えられており、一致検出回路48は入力されている２つのアドレスが一致した場合には、訂正不能を示すフラグ出力を出力するようになっている。
【００５６】
なお、一致検出回路48は排他的論理和回路等によって構成することができ、その回路規模は比較的小さい。従って、消失位置計算回路41の回路規模は図６の従来例における消失位置計算回路31と略々同様である。
【００５７】
次に、このように構成された実施の形態の動作について説明する。
【００５８】
先ず、内符号の復号化が行われる。入力端子40を介して入力された入力データは入力異常検出回路21に供給される。入力異常検出回路21によって、ドロップアウト、シンクパターンの検出異常及びＩＤの未検出の異常等が検出される。入力異常の検出結果は、消失位置計算回路41に供給される。本実施の形態においては、入力異常が発生した場合には、異常と判断されたデータをデータ用メモリ23に書込む場合の書込みアドレスが消失位置計算回路41の消失位置アドレスレジスタ45に記憶される。
【００５９】
入力異常検出回路21からの入力データは、データ用メモリ23に書込まれると同時に、シンドローム計算回路24に供給される。１符号語がシンドローム計算回路24に入力されると、シンドローム計算回路24によってシンドローム計算が行われ、シンドローム計算結果は修正シンドローム計算回路25に転送される。
【００６０】
この場合には、シンドローム計算結果はそのまま誤り位置多項式／評価多項式算出回路26に転送される。誤り位置多項式／評価多項式算出回路26は、例えばユークリッドの互除法によって誤り位置多項式及び評価多項式を導き出す。この誤り位置多項式及び評価多項式を用いて、誤り位置／誤り値計算回路27は誤り位置と誤り値とを計算する。誤り位置／誤り値計算回路27の計算結果は誤り訂正実行回路42に供給される。
【００６１】
誤り訂正実行回路42は、誤り位置のデータをデータ用メモリ23から読出し、誤り値を減算することによって訂正を実行する。訂正されたデータはデータ用メモリ23に書込まれる。
【００６２】
求められた誤り位置に矛盾が生じた場合又は誤り位置多項式の次数と誤り数とに矛盾が生じた場合には、訂正不能と判断される。この場合には、誤り訂正実行回路42は訂正の実行を行わない。更に、本実施の形態においては、誤り訂正実行回路42は、アドレス制御回路30を制御して、訂正不能であるデータのデータ用メモリ23に対する垂直方向の書込みアドレスを消失位置アドレスレジスタ45に供給させる。
【００６３】
以後同様にして、各符号語毎に訂正を行う。こうして、データ用メモリ23には内符号の復号化によって訂正されたデータが格納され、消失位置アドレスレジスタ45には、消失位置の内符号アドレスが記憶される。
【００６４】
１ブロック内の全ての内符号の復号化が終了すると、次にデータ用メモリ23から外符号の方向にデータを読出して外符号の復号を開始する。
【００６５】
データ用メモリ23から外符号の方向に読出されたデータはシンドローム計算回路24に転送される。シンドローム計算回路24によってシンドロームが算出され、修正シンドローム計算回路25に供給される。このシンドローム計算と同時に、消失位置計算回路41は、内符号の復号時に格納された消失位置のアドレス情報から消失位置多項式を計算する。
【００６６】
即ち、アドレス→符号語内位置情報変換回路46は、消失位置アドレスレジスタ45からのアドレス情報を符号語内の位置情報に変換して消失位置多項式生成回路34に出力する。消失位置多項式生成回路34は、符号語内の消失位置の位置情報から消失位置多項式を生成する。
【００６７】
この消失位置多項式とシンドローム計算回路24からのシンドローム計算結果とが修正シンドローム計算回路25に供給され、修正シンドローム計算回路25はシンドローム計算結果から消失位置情報を除いた修正シンドロームを計算する。
【００６８】
修正シンドロームは誤り位置多項式／評価多項式算出回路26に供給される。誤り位置多項式／評価多項式算出回路26、誤り位置／誤り値計算回路27及び誤り訂正実行回路42における処理は内符号化時と同様である。
【００６９】
内符号の復号化時と同様に、求められた誤り位置に矛盾が生じた場合又は誤り位置多項式の次数と誤り数とに矛盾が生じた場合には、訂正不能と判断される。この場合には、誤り訂正実行回路42は訂正の実行を行わない。
【００７０】
以後同様の動作を繰返して、１積符号ブロックの外符号の復号化が終了した時点において、１度も訂正不能にならなかった場合には、訂正不能ではなかったことを示す情報が消失位置アドレスレジスタ45に与えられて、内容がクリアされる。１度でも訂正不能が発生した場合には、消失位置アドレスレジスタ45の内容はクリアされない。
【００７１】
次に、データ用メモリ23に記憶されたデータは内符号方向に読出されて出力される。この場合には、アドレス制御回路30は、データ用メモリ23に対する読出しアドレスをデータ用メモリ23に出力すると共に、消失位置計算回路41の一致検出回路48にも出力する。一致検出回路48は、データ出力の読出しアドレスと消失位置アドレスレジスタ45に記憶されているアドレスとが一致すると、この一致したアドレスで示される符号語が訂正不能であることを示すフラグ出力を出力する。
【００７２】
こうして、図１の回路によって誤り訂正が可能である。
【００７３】
このように、本実施の形態においては、消失位置計算回路41が内符号の復号化時に計算を行わないことを利用して、消失位置のアドレス情報をレジスタに記憶させる。外符号の符号化時においては、記憶した消失位置のアドレス情報を符号語内の位置情報に変換して、消失位置多項式を生成する。即ち、消失位置多項式の計算に大容量のフラグ用メモリは不要であり、回路規模を著しく低減することができる。また、外符号の復号時におけるシンドローム計算中に消失位置多項式の計算が終了することから、一層高速な復号が可能である。
【００７４】
なお、図１の回路は積符号の符号器としても使用可能である。
【００７５】
即ち、消失位置アドレスとしてパリティ部分のアドレスを予めプリセットし、消失位置訂正することで、パリティを求めることができる。
【００７６】
このように、符号器の回路規模を低減することもできる。
【００７７】
【発明の効果】
以上説明したように本発明によれば、フラグ用のメモリを不要とすることにより、回路規模を縮小することができるという効果を有する。
【図面の簡単な説明】
【図１】本発明に係る誤り訂正回路の一実施の形態を示すブロック図。
【図２】図１中の消失位置計算回路41の具体的な構成を示すブロック図。
【図３】
積符号を説明するための説明図。
【図４】従来の誤り訂正回路が組込まれたＶＴＲを示すブロック図。
【図５】従来の誤り訂正回路を示すブロック図。
【図６】図５中の消失位置計算回路31の具体的な構成を示すブロック図。
【符号の説明】
21…入力異常検出回路、23…データ用メモリ、24…シンドローム計算回路、28…誤り情報計算回路、30…アドレス制御回路、41…消失位置計算回路、42…誤り訂正実行回路
【図１】
0003708646.tif 000002
【図２】
0003708646.tif 000003
【図３】
0003708646.tif 000004
【図４】
0003708646.tif 000005
【図５】
0003708646.tif 000006
【図６】
0003708646.tif 000007