(57)【特許請求の範囲】
【請求項１】
ハーフ電源電圧でプリチャージを行う作動スイッチ部と、
前記作動スイッチ部に連結され、過電流が流れる場合、絶縁破壊されるアンチヒューズと、
前記アンチヒューズのプログラミングされた状態を確認するための感知信号を受信する感知信号入力部と、
前記アンチヒューズの絶縁破壊のために電源電圧を供給する破壊電圧供給部と、
感知信号入力部の信号に応じて、アンチヒューズのプログラミング状態を出力する出力部と、
前記出力部の制御信号を受信して、破壊電圧供給部からアンチヒューズに供給される電流パスを断続する電流遮断部と、
前記出力部の制御信号を受信して、アンチヒューズ端に安定したハーフ電源電圧を供給するラッチ部とを備えたことを特徴とするアンチヒューズのプログラミング回路。
【請求項２】
前記作動スイッチ部は、ハーフ電源電圧端とアンチヒューズとの間に介在され、プリチャージ信号に応じて作動されるＰＭＯＳトランジスタを含むことを特徴とする請求項１記載のアンチヒューズのプログラミング回路。
【請求項３】
前記感知信号入力部は、前記アンチヒューズと接地端との間に介在され、感知信号に応じて作動されるＮＭＯＳトランジスタを含むことを特徴とする請求項１記載のアンチヒューズのプログラミング回路。
【請求項４】
前記電流遮断部は、前記破壊電圧供給部の出力端と前記アンチヒューズとの間に介在され、前記出力部の制御信号に応じて作動されるＰＭＯＳトランジスタを含むことを特徴とする請求項１記載のアンチヒューズのプログラミング回路。
【請求項５】
前記破壊電圧供給部は、電源電圧端と前記電流遮断部との間に介在され、プログラミング信号に応じて作動されるＰＭＯＳトランジスタを含むことを特徴とする請求項１記載のアンチヒューズのプログラミング回路。
【請求項６】
前記出力部は、
前記アンチヒューズに連結され、ハーフ電源電圧で駆動されて、前記アンチヒューズの出力信号を反転させ前記制御信号として出力する第１インバータと、
ハーフ電源電圧で駆動されて、前記第１インバータの出力信号を反転させる第２インバータとを含むことを特徴とする請求項１記載のアンチヒューズのプログラミング回路。
【請求項７】
前記ラッチ部は、前記アンチヒューズとハーフ電源電圧端との間に介在され、前記出力部の制御信号に応じて断続されるＰＭＯＳトランジスタを含むことを特徴とする請求項１記載のアンチヒューズのログラミング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアンチヒューズのプログラミング回路に関するもので、より詳しくは絶縁破壊により導通することにより、アンチヒューズをプログラミングし、プログラミングされた状態を確認し得るようにしたアンチヒューズのプログラミング回路に関するものである。
【０００２】
【従来の技術】
一般的なヒューズは、既定値以上の電流が流れると、発熱により溶断され、回路を開放して機器を保護するために使用される。
【０００３】
一方、半導体メモリ素子などにおいて、リダンダンシ回路に使用されるヒューズは、故障ラインから予備ラインに切換えるために使用される。この際に使用されるヒューズをプログラムするための方式としては、過電流を流して溶断させる電気ヒューズ方式と、レーザービームでヒューズを燃やして切る方式がある。
【０００４】
前述した方式のうち、レーザーで切断する方法が、単純で確実であり、なおかつ配置も容易であるので、広く用いられている。この際に使用されるヒューズの材料としては、ポリシリコン配線又は金属配線がある。
【０００５】
ところで、前記方法のなかで、高電流を流す方式においては、高電流ドライバー及びヒューズブローイングパッドが必要であるので、面積を取るという面で不利であるだけでなく、断線時に残留物が発生し、スイッチオフ現象が発生する。
【０００６】
また、ポリシリコンをレーザービームにて切断する場合は、誤差が発生し、正確にレーザービームを照射することができず、断線時に残留物が生ずる。更に、レーザー切断装備を行うには、作業時間が長くかかり、取扱いが難しく、正確に行うことが困難であるという問題点があり、また、パッケージレベルで修理を行うことが不可能であるため、価格が高くなると共に信頼性が低下するという問題点がある。
【０００７】
このような問題点を解決するため、パッケージレベルでも簡単にプログラミングし得るアンチヒューズという新たな素子を導入することとなった。
【０００８】
【発明が解決しようとする課題】
アンチヒューズは、プログラミング時、上部電極と下部電極との間に絶縁破壊電圧が印加されると、上部電極と下部電極との間にある絶縁膜が容易に絶縁破壊され、２電極が短絡されるようにしたヒューズである。
【０００９】
すなわち、一般的なヒューズの場合、断線させることでプログラミングを行う方式であるが、アンチヒューズの場合は、導通させることでプログラミングを行う方式である。
【００１０】
したがって、このようなアンチヒューズをプログラミングし、プログラミングされた結果を確認するための回路が必要となる。
本発明は前記のような問題点を解決するためになされたもので、本発明の目的は、アンチヒューズをプログラミングさせるための信号に応じて、パッケージ段階で低電力でアンチヒューズをプログラミングすることができ、アンチヒューズのプログラミングされた状態を確認し得るようにしたアンチヒューズのプログラミング回路を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を実現するために、本発明によるアンチヒューズのプログラミング回路は、ハーフ電源電圧でプリチャージを行う作動スイッチ部と、前記作動スイッチ部に連結され、過電流が流れる場合、絶縁破壊されるアンチヒューズと、前記アンチヒューズのプログラミングされた状態を確認するための感知信号を受信する感知信号入力部と、前記アンチヒューズの絶縁破壊のために電源電圧を供給する破壊電圧供給部と、感知信号入力部の信号に応じて、アンチヒューズのプログラミング状態を出力する出力部と、前記出力部の制御信号を受信して、破壊電圧供給部からアンチヒューズに供給される電流パスを断続する電流遮断部と、前記出力部の制御信号を受信して、アンチヒューズ端に安定したハーフ電源電圧を供給するラッチ部とを備える。
【００１２】
前記アンチヒューズは、ハーフ電源電圧では絶縁状態が維持され、電源電圧では絶縁破壊されるように設定されている。
このように構成される本発明の作用を説明すると次のようである。
【００１３】
正常状態、つまりプログラミング信号が入力されないときには、作動スイッチを通じてハーフ電源電圧がプログラミング回路に供給されてプリチャージされる。ハーフ電源電圧によるこのプリチャージは、ラッチ部により安定に維持される。
【００１４】
このような状態で、アンチヒューズをプログラミングするためのプログラミング信号が入力されると、破壊電圧供給部により電源電圧がアンチヒューズに供給され、アンチヒューズが絶縁破壊されて、プログラミングされる。
【００１５】
このようにアンチヒューズがプログラミングされた後には、アンチヒューズのプログラミングされた状態を確認するため、感知信号入力部に信号を入力し、信号が入力されると、アンチヒューズが絶縁破壊された状態が出力部を通じて出力される。
【００１６】
また、アンチヒューズが絶縁破壊されることにより、破壊電圧供給部を通じて電源電圧が供給される電流パスが形成されるが、電流遮断部で出力部の信号を受信し電流パスを遮断するので、それ以上の電流が消耗されることを防止することができる。
【００１７】
本発明の一実施形態によれば、前記作動スイッチ部は、ハーフ電源電圧端とアンチヒューズとの間に介在され、プリチャージ信号に応じて作動されるＰＭＯＳトランジスタを含むのが好ましい。
【００１８】
また、前記感知信号入力部は、前記アンチヒューズと接地端との間に介在され、感知信号に応じて作動されるＮＭＯＳトランジスタを含むのが好ましい。
さらに、前記電流遮断部は、前記破壊電圧供給部の出力端と前記アンチヒューズとの間に介在され、前記出力部の制御信号に応じて作動されるＰＭＯＳトランジスタを含むのが好ましい。
【００１９】
また、前記破壊電圧供給部は、電源電圧端と前記電流遮断部との間に介在され、プログラミング信号に応じて作動されるＰＭＯＳトランジスタを含むのが好ましい。
【００２０】
さらに、前記出力部は、前記アンチヒューズに連結され、ハーフ電源電圧で駆動されて、前記アンチヒューズの出力信号を反転させ前記制御信号として出力する第１インバータと、ハーフ電源電圧で駆動されて、前記第１インバータの出力信号を反転させる第２インバータとを含むのが好ましい。
【００２１】
また、前記ラッチ部は、前記アンチヒューズとハーフ電源電圧端との間に介在され、前記出力部の制御信号に応じて断続されるＰＭＯＳトランジスタを含むのが好ましい。
【００２２】
【発明の実施の形態】
以下、本発明の好ましい実施形態を添付図面を参照して説明する。また、本実施形態は本発明の権利範囲を限定するものではなく、単に例示的に提示するものである。
【００２３】
図１は本発明による実施形態を示すもので、アンチヒューズのプログラミング回路をメモリ素子に使用する場合を示す回路図である。
同図に示すように、作動スイッチ部１０は、アンチヒューズプログラミング回路を作動させるため、ハーフ電源電圧ＨＶＣＣを断続して、アンチヒューズプログラミング回路をプリチャージさせる第１ＰＭＯＳトランジスタＰ１でなる。
【００２４】
第１ＰＭＯＳトランジスタＰ１は、ソースがハーフ電源電圧ＨＶＣＣに連結され、ドレインがアンチヒューズ７０の一端に連結される。そして、相補プリチャージ信号ｐｒｅｃｈｂがゲート端に入力されることにより、作動される。
【００２５】
以後、アンチヒューズ７０の一端と第１ＰＭＯＳトランジスタＰ１のドレインが連結された部分をノード“ａ”と呼ぶ。
感知信号入力部２０はＮＭＯＳトランジスタＮ１であり、該ＮＭＯＳトランジスタＮ１のソースとドレインには、接地とアンチヒューズ７０の他端がそれぞれ連結され、ゲートには、誤謬の発生したアドレス信号ＡＤＤＲが連結される。
【００２６】
出力部６０は、ノードａの信号を反転する第１インバータＩＮＶ１と、第１インバータＩＮＶ１の出力を反転する第２インバータＩＮＶ２とからなる。
アンチヒューズ７０のプログラミングされた状態を確認するための出力端ｒｅｐｂは、第２インバータＩＮＶ２の出力とする。正常状態では、出力端ｒｅｐｂは高電位を維持することとなる。
【００２７】
この際に、第１インバータＩＮＶ１と第２インバータＩＮＶ２は、ハーフ電源電圧ＨＶＣＣで作動され、出力値が高電位である場合、ハーフ電源電圧ＨＶＣＣとなるように作動される。
【００２８】
そして、破壊電圧供給部３０は、相補プログラミング信号ｐｇｍｂにより作動されて、電源電圧ＶＣＣをノードａに供給するためのもので、第２ＰＭＯＳトランジスタＰ２でなる。
【００２９】
この際、破壊電圧供給部３０には、電流遮断部４０としての第３ＰＭＯＳトランジスタＰ３が連結されている。電流遮断部４０は、破壊電圧供給部３０から供給されるアンチヒューズ７０の破壊電圧、つまり電源電圧ＶＣＣによりアンチヒューズ７０がプログラミングされた後に発生する電流パスを遮断する。
【００３０】
前記第２ＰＭＯＳトランジスタＰ２は、ソースに電源電圧ＶＣＣが接続され、ドレインに電流遮断部４０の第３ＰＭＯＳトランジスタＰ３のソースが連結され、第３ＰＭＯＳトランジスタＰ３のドレインはノードａに連結される。そして、第２ＰＭＯＳトランジスタＰ２のゲートには、相補プログラミング信号ｐｇｍｂが入力され、第３ＰＭＯＳトランジスタＰ３のゲートには、出力部６０の信号として、ノードａの電位を反転させる第１インバータＩＮＶ１の出力値がフィードバックされるように連結される。
【００３１】
ラッチ部５０は、出力部の信号としてノードａの電位を反転させる第１インバータＩＮＶ１の出力値により作動される第４ＰＭＯＳトランジスタＰ４でなり、正常状態でノードａに印加されるハーフ電源電圧ＨＶＣＣが不安定であることにより出力信号値が変化しないように、ノードａの電圧レベルを安定させる。
【００３２】
このラッチ部５０は、感知信号入力部２０のアドレス信号ＡＤＤＲが入力された状態で、アンチヒューズ７０がプログラミングされ、ノードａが低電位となり、第１インバータＩＮＶ１の出力値が高電位となったときは、第４ＰＭＯＳトランジスタＰ４はオフされることにより、ハーフ電源電圧ＨＶＣＣがそれ以上ノードａに供給されないようにする。
【００３３】
図２は本発明による実施形態での入出力信号を示すシミュレーションタイムチャートである。
このようなアンチヒューズプログラミング回路の動作を図２の入出力信号を示すシミュレーションタイムチャートを参照して説明すると次のようになる。
【００３４】
まず、正常状態時を述べる。
正常状態である場合のプログラミング信号ｐｇｍは低電位であり、相補プログラミング信号ｐｇｍｂは高電位である。
【００３５】
この際、作動スイッチ部１０でアンチヒューズプログラミング回路をプリチャージさせるため、相補プリチャージ信号ｐｒｅｃｈｂが低電位状態で入力されると、第１ＰＭＯＳトランジスタＰ１がターンオンされ、ハーフ電源電圧ＨＶＣＣがノードａに供給されることにより、アンチヒューズプログラミング回路がプリチャージされる。
【００３６】
すると、ノードａは高電位となり、この高電位は、第１インバータＩＮＶ１により反転され、再度第２インバータＩＮＶ２により反転されることにより、出力部６０の出力端ｒｅｐｂはハーフ電源電圧ＨＶＣＣレベルの高電位を維持する。
【００３７】
この際に、第１インバータＩＮＶ１の出力値である低電位はラッチ部５０の第４ＰＭＯＳトランジスタＰ４をターンオンさせて、ハーフ電源電圧ＨＶＣＣがノードａに印加されるようにして、ノードａの電圧レベルが不安定であることにより出力信号値が変化しないように、ノードａの電圧レベルを安定させる。
【００３８】
また、第１インバータＩＮＶ１の出力値は電流遮断部４０の第３ＰＭＯＳトランジスタＰ３をターンオンさせて、プログラム信号ｐｇｍが入力された場合、破壊電圧供給部３０から供給される電流が流れるように、ターンオン状態を維持する。
【００３９】
このようにプリチャージされた状態で、相補プリチャージ信号ｐｒｅｃｈｂが高電位に上昇すると、第１ＰＭＯＳトランジスタＰ１がオフされ、ハーフ電源電圧ＨＶＣＣがノードａに印加されなくなるが、ノードａはラッチ部５０によりハーフ電源電圧ＨＶＣＣで安定にプリチャージされている。
【００４０】
そして、電流遮断部４０の第３ＰＭＯＳトランジスタＰ３は、第１インバータＩＮＶ１の出力値がフィードバックされているため、ターンオン状態を維持している。
【００４１】
この際に、アンチヒューズ７０のプログラム状態を感知するため、アドレス信号ＡＤＤＲ、つまり誤謬の発生したアドレス信号ＡＤＤＲが高電位で入力されると、ＮＭＯＳトランジスタＮ１がターンオンされる。しかし、アンチヒューズ７０では絶縁破壊が起こらず、ノードａの電圧レベルが変化しないため、出力端ｒｅｐｂの値は変化しない。
【００４２】
その後、アンチヒューズ７０をプログラムするためのプログラミング信号ｐｇｍが高電位に上昇すると、相補プログラミング信号ｐｇｍｂは低電位に下降する。すると、破壊電圧供給部３０の第２ＰＭＯＳトランジスタＰ２はターンオンされ、電源電圧ＶＣＣがノードａに印加され、アンチヒューズ７０を介し、ターンオンされているＮＭＯＳトランジスタＮ１を通じて接地まで電流パスが形成されることにより、アンチヒューズ７０が絶縁破壊を引き起こす。
【００４３】
このように、アンチヒューズ７０が絶縁破壊を引き起こすと、ノードａは低電位に変化し、この値は第１インバータＩＮＶ１により反転されるため、電流遮断部４０の第３ＰＭＯＳトランジスタＰ３はオフされて、破壊電圧供給部３０を通じて電源電圧ＶＣＣがつづいて供給されることを阻止する。また、第１インバータＩＮＶ１の出力値はラッチ部５０の第４ＰＭＯＳトランジスタＰ４をオフさせて、それ以上ノードａにハーフ電源電圧ＨＶＣＣを供給し得ないようにするだけでなく、ノードａに電源電圧レベルが未だ存在していても、その電源電圧がハーフ電源電圧ＨＶＣＣ端に流れることを防止する。
【００４４】
ノードａの低電位は第１インバータＩＮＶ１と第２インバータＩＮＶ２により反転され、出力部６０の出力端ｒｅｐｂは低電位に下降し、これによりプログラミングが正常に行われたことを知ることができる。
【００４５】
【発明の効果】
以上説明したように、本発明は、半導体装置において絶縁破壊を引き起こして導通するアンチヒューズを用いることで、パッケージ段階でのプログラムを行うことができるので、費用が節減され、信頼性が向上されるという利点がある。
【００４６】
また、アンチヒューズをプログラミング信号を通じてプログラミングした後、アンチヒューズのプログラミング状態を確認することができ、アンチヒューズが絶縁破壊を引き起こした後、継続的な電源供給を遮断することにより、電流の消耗を著しく減らすことができるという利点がある。
【図面の簡単な説明】
【図１】  本発明の一実施形態によるアンチヒューズのプログラミング回路を示す回路図である。
【図２】  図１の動作を説明するための入出力信号を示すシミュレーションタイムチャートである。
【符号の説明】
１０  作動スイッチ部
２０  感知信号入力部
３０  破壊電圧供給部
４０  電流遮断部
５０  ラッチ部
６０  出力部
７０  アンチヒューズ
ＨＶＣＣ  ハーフ電源電圧
ＶＣＣ  電源電圧
ＡＤＤＲ  感知信号
【図１】
0003665511.tif 000002
【図２】
0003665511.tif 000003