(57)【特許請求の範囲】
【請求項１】
遊技の進行を司る主制御基板と、
遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、
前記主制御基板及びサブ制御基板に電源を供給する電源基板と、
を含む遊技機において、
前記電源基板に、リセット信号を出力する１つの電源監視部を備え、
該電源監視部により前記主制御基板及び前記サブ制御基板の動作の停止を実行するときには一斉に実行し、
前記電源監視部により前記主制御基板及び前記サブ制御基板の遊技の動作を立ち上げるときには、前記サブ制御基板が前記主制御基板より早く立ち上がるよう構成したことを特徴とする遊技機。
【請求項２】
前記主制御基板及び前記景品払い出し制御基板にセキュリティチェック機能を搭載し、
前記電源監視部により前記主制御基板及び前記景品払い出し制御基板の遊技の動作を立ち上げるときに、前記景品払い出し制御基板のセキュリティチェックが前記主制御基板のセキュリティチェックより早く終了するよう構成することで、前記景品払い出し制御基板が前記主制御基板より早く立ち上がるようにしたことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記主制御基板及び前記景品払い出し制御基板が前記電源基板のバックアップ電源により停電時に記憶を保持し、
該バックアップ電源により記憶保持動作を開始するときには、前記電源基板の１つのバックアップ電圧監視回路により前記主制御基板及び前記景品払い出し制御基板が一斉に記憶保持するよう構成したことを特徴とする請求項１又は請求項２に記載の遊技機。
【請求項４】
前記記憶保持手段が記憶保持する処理を実行したときには前記電源監視部のリセット回路により必ず前記主制御基板及び前記サブ制御基板の動作の停止を実行するよう構成したことを特徴とする請求項３に記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は遊技機に関し、詳しくは遊技の進行を司る主制御基板と、主制御基板以外のサブ制御基板とを備えた遊技機に係わる。
【０００２】
【従来の技術】
遊技機、例えばパチンコ遊技機においては、発射された遊技球が入賞口に入賞すると予め定められた個数の遊技球を景品球として払い出すよう構成されている。遊技盤面上の各入賞口に入賞した遊技球は、セーフ球タンクに一旦停留され、停留された遊技球はセンサにより１個ずつ検出され、所定個数の景品球としての遊技球をモータ等の駆動装置により遊技者に払い出した後、検出された遊技球はセーフ球タンクから排出される。
この従来のパチンコ遊技機は、入賞した遊技球がセーフ球タンクに停留され、景品球を払い出してから機外に排出することから、停電等の不測の事態が生じても入賞した遊技球がセーフ球タンクに停留されていることから、遊技者に不利益を与えることがないという効果を有していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記従来のパチンコ遊技機は、以下の課題を有していた。
（１）セーフ球タンクを備える必要のあることから構成が嵩張り、複雑になる。
（２）停電等が発生したときには、払い出すべき景品球数のデータが消滅することから、最大数の景品球を払い出すことになり正確な景品球を払い出していない。例えば、入賞球１個に対して５個又は１０個の景品球を払い出すべき場合でも１５個の景品球を払い出すことになる。
【０００４】
これらの課題を解決するために、近年、景品球を払い出すための景品払い出し制御基板を備え、払い出すべき景品個数に対応したデータを景品払い出し基板のメモリに記憶し、このメモリをバッテリバックアップする提案が為されている。
該提案に係る発明として、本願出願人は、特願平１０−１２６６９３号の「弾球遊技機」に示す発明を行った。
この提案は、パチンコ機の機構を単純化することができる、正確な景品球を払い出すことができるという優れた効果を有する。
【０００５】
しかしながら、前述した景品払い出し基板を備えるパチンコ遊技機等においては、猶、次のような課題が考えられる。
（１）前記パチンコ遊技機は、遊技の進行を司る主制御基板の他に、前記景品払い出し制御基板等のサブ制御基板を備え、これらの各基板には電源基板から電源を供給する構成が一般的である。この電源基板から各制御基板に電源を供給したとき、いずれの制御基板が早く立ち上がっているのか不明であるという課題、
（２）これにより、例えば主制御基板から景品払い出し基板にデータを送信したとき、送信したデータが受信されないことがあるという課題、
（３）前記（１）及び（２）の課題は、近年のパチンコ遊技機は不正防止を目的として、主制御基板から各制御基板へ一方向のみデータを送信する構成を採用していることから、各制御基板がデータを受信しなかったときには２度と同じデータを受信することはないという課題、
が考えられた。
本発明の遊技機は、これらの課題を好適に解決し、一層健全な遊技機を提供することを目的として為されたものである。
【０００６】
【課題を解決するための手段及び効果】
前記課題を解決するため請求項１に記載の遊技機は、
遊技の進行を司る主制御基板と、
遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、
前記主制御基板及びサブ制御基板に電源を供給する電源基板と、
を含む遊技機において、
前記電源基板に、リセット信号を出力する１つの電源監視部を備え、
該電源監視部により前記主制御基板及び前記サブ制御基板の動作の停止を実行するときには一斉に実行し、
前記電源監視部により前記主制御基板及び前記サブ制御基板の遊技の動作を立ち上げるときには、前記サブ制御基板が前記主制御基板より早く立ち上がるよう構成したことを特徴とする。
【０００７】
ここで、サブ制御基板とは、景品払い出し制御基板を少なくとも含むものであって、パチンコ遊技機にあっては図柄の変動表示を行う図柄制御基板等を含んでも良い。また、景品払い出し制御基板とは、景品を払い出す駆動装置を制御する基板であって、パチンコ遊技機では景品としての景品球（「賞品球」又は「賞球」ともいう。）を払い出すモータ又はソレノイド等を駆動制御する基板をいい、スロットル遊技機では景品としてのコインを払い出すホッパーを駆動制御する基板をいう。
制御基板の遊技の動作を立ち上げるとは、制御基板により遊技の制御を実行させることをいい、遊技に直接関係のないセキュリティチェック等を実行させることは除かれる。
また、電源監視部とは、主制御基板及びサブ制御基板の動作の停止を一斉に実行し、主制御基板及びサブ制御基板の動作を立ち上げるときには、サブ制御基板が主制御基板より早く立ち上がるよう制御する回路であれば良く、動作の停止を実行する手段と、遊技の動作の立ち上げを実行する手段とを一体に構成しても良く、別々に構成しても良い。
更に、各サブ制御基板の遊技の動作の立ち上げは、一斉に立ち上げても良く、優先順位を設けて立ち上げても良い。また、主制御基板よりサブ制御基板の遊技の動作を早く立ち上げる構成としては、電源基板の電源監視部から立ち上げのための信号を時間差を設けて出力する構成としても良く、或いは１つの立ち上げのための信号を送信し、各基板に遅延回路を設けて遊技の動作の立ち上げタイミングを異なるよう構成しても良い。
【０００８】
請求項１に記載の遊技機は、電源基板により主制御基板及びサブ制御基板に電源を投入するときには、電源基板の１つの電源監視部によりサブ制御基板が主制御基板より早く立ち上げられ、電源が遮断されるときには、電源基板の１つの電源監視部により主制御基板及びサブ制御基板が一斉に動作の停止が実行される。
これにより、主制御基板が遊技の動作を開始するときには、サブ制御基板は既に遊技の動作を開始しており、主制御基板が動作を停止するときには、サブ制御基板も同時期に動作を停止する。これにより、主制御基板が一方的に送信するデータをサブ制御基板が受信しないことを未然に防ぐことができる。例え、データの送信中に停電が発生し送信処理が途中で終了しても、主制御基板はデータが完全に受信されていないことが判っているので、停電復旧後に再度、同じデータを送信することができる。
また、電源が遮断されるときには各制御基板は一斉に動作を停止する構成なので、主制御基板が動作を停止するときには、他の制御基板が動作を続行していることはなく制御の統一を図ることができるという優れた効果も有する。
更に、各制御基板に個々に電源監視部を備えた場合は、同じタイミングで遊技の動作の立ち上げ又は動作の終了を実行するよう構成しても、部品の値の誤差等により必ずしも同じタイミングになることは困難であるが、本発明では電源基板の１つの電源監視部により又は電源基板の１つの電源監視部の出力するリセット信号に基づいて遊技の動作の立ち上げ又は動作の停止を実行する構成なので、前記課題を解決してタイミングを統一することができるという優れた効果を有する。また、該構成により部品点数の削減を図ることができるという効果も有する。
【０００９】
請求項２に記載の遊技機は、
主制御基板及び景品払い出し制御基板にセキュリティチェック機能を搭載し、
前記電源監視部により前記主制御基板及び前記景品払い出し制御基板の遊技の動作を立ち上げるときに、前記景品払い出し制御基板のセキュリティチェックが前記主制御基板のセキュリティチェックより早く終了するよう構成することで、前記景品払い出し制御基板が前記主制御基板より早く立ち上がるようにしたことを特徴とする請求項１に記載の遊技機である。
【００１０】
本発明の好適例として、主制御基板及び景品払い出し制御基板が、停電時にデータを記憶保持する記憶保持手段を備えて構成することが挙げられる。これによれば、停電復旧後には、記憶保持されたデータに基づき主制御基板は停電前のゲーム内容を続行することができ、また、景品払い出し制御基板は停電前の払い出し状態から続行して景品の払い出し処理を続行することができる。
【００１１】
請求項３に記載の遊技機は、
前記主制御基板及び前記景品払い出し制御基板が前記電源基板のバックアップ電源により停電時に記憶を保持し、
該バックアップ電源により記憶保持動作を開始するときには、前記電源基板の１つのバックアップ電圧監視回路により前記主制御基板及び前記景品払い出し制御基板が一斉に記憶保持するよう構成したことを特徴とする請求項１又は請求項２に記載の遊技機である。
【００１２】
本発明の好適例として、記憶保持手段により記憶保持動作を開始するときには、主制御基板及び景品払い出し制御基板が一斉に動作を開始することが挙げられる。これによれば、制御の統一を図ることができる。この結果、例えば、電源遮断時の直前に主制御基板から景品払い出し制御基板に送信される入賞データ等が記憶保持されたか否かの問題を発生させることなく、正確な景品払い出しを行うことができるという優れた効果を有する。
【００１３】
請求項４に記載の遊技機は、
記憶保持手段が記憶保持する処理を実行したときには前記電源監視部のリセット回路により必ず主制御基板及びサブ制御基板の動作の停止を実行するよう構成したことを特徴とする請求項３に記載の遊技機である。
【００１４】
前記構成を有する請求項４に記載の遊技機は、
記憶保持手段により記憶保持を実行されれば、主制御基板及びサブ制御基板の動作の停止が必ずリセット回路により実行される。これにより、瞬時の停電により電圧が低下し記憶保持手段が実行された後、電源が復旧することにより主制御基板及びサブ制御基板が再び動作を直ちに再開するということはなく、一旦動作を停止した後、電源投入時からの処理を手順通りに実行することができるという優れた効果を有する。この結果、制御の統一を一層図ることができる。
【００１５】
【発明の実施の形態】
以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
図１に示すように、本実施例のパチンコ機１０は、大きくは長方形の外枠１１と前面枠１２とからなり、外枠１１の左隣に公知のカードリーダ（プリペイドカードユニット）１３が設けられている。前面枠１２は、左端上下のヒンジ１４により外枠１１に対し回動可能に取り付けられている。
前面枠１２の下方には上皿１５が設けられ、この上皿１５に貸出釦１６、精算釦１７及び残高表示部１８が設けられている。カードリーダ１３のカード口１９にプリペイドカードを挿入すると、記憶された残高が残高表示部１８に表示され、貸出釦１６を押下すると遊技球の貸出しが実行され上皿１５の払い出し口より遊技球が排出される。
【００１６】
前面枠１２には、窓状の金枠２０が前面枠１２に対して解放可能に取り付けられている。この金枠２０には板ガラス２１が二重にはめ込まれている。板ガラス２１の奥には遊技盤２２が収納されている。
上皿１５の前面枠１２下部には、下皿２３が設けられ、下皿２３の右側には発射ハンドル２４が取り付けられている。この発射ハンドル２４の外周には、図示しない回動リングが擁され、時計方向に回動すれば遊技球を遊技盤２２上に発射することができる。
上皿１５と下皿２３とは連結されていて、上皿１５が遊技球で満杯状態になれば下皿２３に遊技球を誘導するよう構成されている。
【００１７】
図２はパチンコ機１０を裏側から見た裏面図である。図示するように、前述した遊技盤２２を脱着可能に取り付ける機構盤２６が前述した外枠１１に収納されている。この機構盤２６には、上方から、球タンク２７、誘導樋２８及び払出し装置２９が設けられている。この構成により、遊技盤２２上の入賞口に遊技球の入賞があれば球タンク２７から誘導樋２８を介して所定個数の遊技球を払出し装置２９により前述した上皿１５に排出することができる。
また、機構盤２６には主制御基板３０及び払出制御基板３１が脱着可能に、遊技盤２２には特別図柄表示装置３２が、前面枠１２の左下部には発射制御基板３３が、特別図柄表示装置３２の左側に外部接続端子基板５０が、各々取り付けられている。
【００１８】
次に図３を用いて遊技盤２２について説明する。
図３に示すように遊技盤２２には、中央に特別図柄表示装置３２を構成するＬＣＤパネルユニット（以下、「ＬＣＤ」という。）３２ａ、その下部に第１種始動口としての普通電動役物３６、ＬＣＤ３２ａ上部の普通図柄表示装置３７、普通図柄表示装置３７に表示される図柄の変動開始に用いられるＬＣＤ３２ａの左右の普通図柄作動ゲート３８及び３９、普通電動役物３６下部の大入賞口４０、盤面最下部のアウト口４１、その他の各種入賞口、風車及び図示しない遊技釘等が備えられている。
この構成により、前述した発射ハンドル２４を回動すれば発射制御基板３３により駆動される発射モータ３３ａが駆動されて上皿１５上の遊技球がガイドレールを介して遊技盤２２上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口４１を介してアウト球として同様に盤面裏面に取り込まれる。
【００１９】
続いて前述したパチンコ機１０の電気的構成を図４のブロック図を用いて説明する。
パチンコ機１０の電気回路は、図示するように、前述した主制御基板３０、払出制御基板３１、特別図柄表示装置３２、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等から構成されている。尚、この回路図には、信号の受け渡しを行うために所謂中継基板等は記載していない。
【００２０】
主制御基板３０は、遊技制御プログラムを記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭを内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成され、この他各基板又は各種スイッチ類及び各種アクチェータ類との入出力を行うための外部入出力回路も設けられている。
主制御基板３０の入力側には、第１種始動口スイッチ３６ａ、普通図柄作動スイッチ３８ａ及び３９ａ、役物連続作動スイッチ（以下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウントスイッチ４０ｂ、満タンスイッチ４３、補給スイッチ４４、複数のその他入賞口スイッチ４５、玉抜スイッチ４６等が接続されている。また、出力側には、大入賞口ソレノイド４０ｃ、Ｖソレノイド４０ｄ、普通役物ソレノイド３６ｂ及び外部接続端子基板５０等が接続されている。
【００２１】
第１種始動口スイッチ３６ａは前述した遊技盤２２上の普通電動役物３６内、普通図柄作動スイッチ３８ａ及び３９ａは各々普通図柄作動ゲート３８及び３９内、Ｖスイッチ４０ａは大入賞口４０内の特定領域内、同じくカウントスイッチ４０ｂは大入賞口４０内、満タンスイッチ４３は下皿２３内、補給スイッチ４４は球タンク２７内、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口、玉抜スイッチ４６は払出し装置２９の近傍に各々取り付けられている。ここで、Ｖスイッチ４０ａは大入賞口４０内に入賞した遊技球が特別装置作動領域（以下、「特別領域」という。）を通過したことを、カウントスイッチ４０ｂは大入賞口４０内に入賞する全ての遊技球を、満タンスイッチ４３は下皿２３内に遊技球が満タン状態になったことを、補給スイッチ４４は球タンク２７内に遊技球が存在することを、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口に遊技球が入賞したことを、玉抜スイッチ４６は玉抜操作ボタンが押下されたことを各々検出するためのものである。
また、出力側に接続された大入賞口ソレノイド４０ｃは大入賞口４０、Ｖソレノイド４０ｄは大入賞口４０内の特別領域、普通役物ソレノイド３６ｂは普通電動役物３６の開閉に各々使用されるものである。
【００２２】
特別図柄表示装置３２は、前述したＬＣＤ３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装置制御基板（以下、単に「図柄制御基板」（「画像制御基板」ともいう。）という。）３２ｂ及びバックライト及びインバータ基板等の付属ユニットから構成されている。図柄制御基板３２ｂは、前述した主制御基板３０と同様８ビットワンチップマイコンを中心とした論理演算回路として構成されている。
【００２３】
払出制御基板３１は、主制御基板３０と同様マイクロコンピュータを用いた論理演算回路として構成され、その入力回路には賞球払出スイッチ３１ａ及び貸玉払出スイッチ３１ｂが接続され、出力回路には玉切モータ３１ｃ及び玉貸モータ３１ｄが接続されている。また、払出制御基板３１には、前述したカードリーダ１３が双方向に接続され、カードリーダ１３にはＣＲ精算表示基板４７が接続されている。賞球払出スイッチ３１ａは、主制御基板３０にも接続されている。
玉切モータ３１ｃ及び玉貸モータ３１ｄは、前述した払出装置２９に設けられ、誘導樋２８から供給される遊技球を下方に所定個数流下させるものである。玉切モータ３１ｃから払い出される遊技球は賞球払出スイッチ３１ａにより検出され、玉貸モータ３１ｄから払い出される遊技球は貸玉払出スイッチ３１ｂにより検出される。
ＣＲ精算表示基板４７は、前述した上皿１５の貸出釦１６、精算釦１７及び残高表示部１８等から構成されている。尚、ＣＲ精算表示基板４７を払出制御基板３１に接続する構成としても良い。
【００２４】
前記構成により主制御基板３０から賞球払い出し指令のデータが送信されると、このデータを受信した払出制御基板３１は、未払の賞球データに送信されたデータが示す賞球個数を加算して新たな賞球データとして記憶し、所定個数の遊技球を賞球として払い出した後に賞球払出スイッチ３１ａにより検出された遊技球を記憶した賞球データから減算処理を実行して新たな賞球データとし、この賞球データの値が零になるまで払い出し処理を実行する。
一方、ＣＲ精算表示基板４７の貸出釦１６を押下すると、１００円の場合はカードリーダ１３から払出制御基板３１に１パルスの信号が送信され、５００円の場合には５パルスの信号が送信される。払出制御基板３１は、１パルスの信号に対して２５個の遊技球が貸玉払出スイッチ３１ｂにより検出されるまで玉貸モータ３１ｄを駆動制御して貸し玉を払い出す処理を実行する。
【００２５】
発射制御基板３３は、遊技者が操作する発射ハンドル２４の回動量に応じて発射モータ３３ａを駆動制御するものであり、その他遊技者が発射停止スイッチ２４ｂを押下したとき発射を停止させたり、発射ハンドル２４に内蔵されたタッチスイッチ２４ａがオン状態のときタッチランプ４８を点灯させるためのものである。
タッチスイッチ２４ａは発射ハンドル２４に内蔵され遊技者が発射ハンドル２４に触れていることを検出する。
【００２６】
ランプ制御基板３４は主としてトランジスタ等の駆動素子から構成されており、主制御基板３０からの指令を受けて普通図柄表示装置３７、大当たりランプやエラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を点灯表示させるためのものである。
【００２７】
音制御基板３５は音源ＩＣ及びアンプ等から構成されており、主制御基板３０の指令を受けてスピーカ４９を駆動制御するためのものである。
【００２８】
前述した特別図柄表示装置３２、払出制御基板３１、発射制御基板３３、ランプ制御基板３４及び音制御基板３５への送信は、主制御基板３０からのみ送信することができるよう一方向通信の回路として構成されている。この一方向通信の回路は、インバータ回路又はラッチ回路を用いて具現化することができる。
【００２９】
前記主制御基板３０、払出制御基板３１、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等へは、図５に示すように、電源回路５５から各種電源が供給されている。
電源回路５５は、２４Ｖ交流電源からＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ、更にコンデンサによりＤＣ５Ｖのバックアップ電源を生成し、各制御基に必要な電源を供給するよう構成されている。
ＤＣ５Ｖのバックアップ電源は、主制御基板３０と払出制御基板３１に供給されている。
【００３０】
ここで、図６に示すように、電源回路５５には、投入時リセット回路６０、バックアップ電圧監視回路６１、タイマ１回路６２、タイマ２回路６３及び遮断時リセット回路６４が備えられている。
バックアップ電圧監視回路６１の出力側は、主制御基板３０のＣＰＵ６５の強制割り込み端子ＮＭＩ及び払出制御基板３１のＣＰＵ６６の強制割り込み端子ＮＭＩに接続されている。
主制御基板３０のＣＰＵ６５のリセット端子ＲＥＳには、遮断時リセット回路６４とタイマ２回路６３とがオア回路６７を介して接続されている。
払出制御基板３１のＣＰＵ６６のリセット端子ＲＥＳには、遮断時リセット回路６４とタイマ１回路６２とがオア回路６８を介して接続されている。
図柄制御基板３２ｂのＣＰＵ６９のリセット端子ＲＥＳには、遮断時リセット回路６４と投入時リセット回路６０とがオア回路７０を介して接続されている。
同様に、図示はしないが、発射制御基板３３、ランプ制御基板３４及び音制御基板３５にも、遮断時リセット回路６４と投入時リセット回路６０とがオア回路を介して接続されている。
尚、前述したように、５Ｖバックアップ電源は、主制御基板３０のＣＰＵ６５のバックアップ端子ＶＢＢ、及び払出制御基板３１のＣＰＵ６６のバックアップ端子ＶＢＢに接続されている。
【００３１】
リセット１回路６０は、図７に示すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ３９及び４０、バイパスコンデンサＣ２２及びＣ２３等から構成されている。電圧監視ＩＣ８の入力端子であるＶＳ端子には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵抗器Ｒ３８でＤＣ５Ｖにプルアップされている。
前記構成により電圧監視ＩＣ８の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が７．２０〜７．７５Ｖ以下に低下すると、出力するリセット信号１を、ハイレベルからロウレベルに変化させる。
【００３２】
タイマ１回路６２は、投入時リセット回路６０が出力するリセット信号１を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、１００ｍｓ）経過後に出力するリセット信号２をハイレベルからロウレベルに変化させる遅延か回路として構成されている。
タイマ２回路６３は、投入時リセット回路６０が出力するリセット信号１を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、３００ｍｓ）経過後に出力するリセット信号３をハイレベルからロウレベルに変化させる遅延か回路として構成されている。
【００３３】
バックアップ電圧監視回路６１は、図８に示すように、コンパレータＩＣ２Ａ、抵抗器Ｒ５１〜Ｒ５５等から構成されている。コンパレータＩＣ２Ａのマイナス入力端子には、抵抗器Ｒ５３とＲ５４とで分圧したＤＣ５Ｖの電源が供給され、プラス入力端子には、抵抗器Ｒ５１とＲ５２とで分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵抗器Ｒ５５でＤＣ５Ｖにプルアップされている。
前記構成によりコンパレータＩＣ２Ａの出力端子は、ＤＣ１２Ｖ電源の電圧が８．００〜９．２３Ｖ以下に低下すると、出力するバックアップ信号を、ハイレベルからロウレベルに変化させる。
【００３４】
遮断時リセット回路６４は、バックアップ電圧監視回路６１が出力するバックアップ信号を、ハイレベルからロウレベルに変化させたときから所定時間（本具体例では、１００ｍｓ）経過後に出力するリセット信号４をハイレベルからロウレベルに変化させる遅延回路として構成されている。
【００３５】
前記構成により、パチンコ機１０に電源が投入されたときの主制御基板３０、払出制御基板３１、払出制御基板３１以外のその他のサブ制御基板、即ち、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５、の各々のＣＰＵの動作又は制御動作の立ち上がり状態を、図９に示すタイミングチャートに従って説明する。
パチンコ機１０に電源が投入されると、電源基板５５によりＤＣ３２Ｖ、ＤＣ１２Ｖ、バッテリバックアップ電源（ＶＢＢ）であるＤＣ５Ｖが生成される。この生成された各電源は各制御基板に供給されるが、投入時リセット回路６０、タイマ１回路６２及びタイマ２回路６３の働きにより図柄制御基板３２ｂを含む各サブ制御基板、払出制御基板３１及び主制御基板３０は次のように動作の立ち上げ処理を行う。
【００３６】
図９に示すように、電源基板５５に電源が投入されると（ポイントＰ１）、ＤＣ１２Ｖ電源の電圧は放物線を描いて漸次０Ｖから１２Ｖに立ち上がる。この漸次立ち上がるＤＣ１２Ｖ電源の電圧が、基準値ＬＶ２（本具体例では、７．２０〜７．７５Ｖ  ポイントＰ２）になった所定時間経過後に投入時リセット回路６０の出力信号であるリセット信号１がロウレベルからハイレベルとなる。これにより、払出制御基板３１を除く図柄制御基板３２ｂ等の各サブ制御基板は、リセット状態を解除し制御に係る動作を立ち上げる（ポイントＰ３）。投入時リセット回路６０は、ＤＣ１２Ｖ電源が基準値ＬＶ２になっても直ちにリセット信号１を出力するわけではなく、バックアップ電源ＶＢＢによるバックアップ開始のタイミングより後に立ち上がるよう本具体例では、約１００ｍｓ（パワーオンリセット巾）後にリセット信号１を出力するよう構成されている。
【００３７】
タイマ１回路６２は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約２００ｍｓ経過後、即ち、投入時リセット回路６０の出力するリセット信号１がロウレベルからハイレベルになってから１００ｍｓ経過後に出力するリセット信号２をロウレベルからハイレベルとする。リセット信号２を入力する払出制御基板３１のＣＰＵ６６は、リセット信号２がハイレベルとなったときから約３２０ｍｓの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に払い出し等に係る制御を実行する。従って、払出制御基板３１のＣＰＵ６６は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約５２０ｍｓ後（ポイントＰ４）に動作を立ち上げることになる。
タイマ２回路６３は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約４００ｍｓ経過後、即ち、投入時リセット回路６０の出力するリセット信号１がロウレベルからハイレベルになってから３００ｍｓ経過後に出力するリセット信号３をロウレベルからハイレベルとする。リセット信号３を入力する主制御基板３０のＣＰＵ６５は、リセット信号３がハイレベルとなったときから約２００ｍｓの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に入賞検知等に係る制御を実行する。従って、主制御基板３０のＣＰＵ６５は、ＤＣ１２Ｖ電源の電圧が基準値ＬＶ２になってから約６００ｍｓ後（ポイントＰ５）に動作を立ち上げることになる。
【００３８】
これより、主制御基板３０のＣＰＵ６５がＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、各サブ制御基板は既に遊技の制御を実行している。この結果、電源投入後直ちに、主制御基板３０のＣＰＵ６５が各サブ制御基板にデータを送信しても、各サブ制御基板は本来の制御を実行しているので確実にデータを受信することができる。
【００３９】
次にパチンコ遊技機１０への電源投入が遮断されるときの動作を、図１０に示すタイミングチャートに従って説明することにする。
パチンコ遊技機１０への電源投入が遮断されると（ポイントＰ６）、電源基板５５で生成されるＤＣ１２Ｖの電源電圧は、遮断直後の低下が著しいもののその後はほぼリニアに低下してゆき所定時間後に０Ｖとなる。このリニアに漸減してゆく途中で、基準電圧ＬＶ１（本具体例では、８．００〜９．２３Ｖ）に至ると（ポイントＰ７）、電源基板５５のバックアップ電圧監視回路６１のバックアップ信号１は、ハイレベルからロウレベルに変化する。これにより、主制御基板３０のＣＰＵ６５及び払出制御基板３１のＣＰＵ６６の各強制割り込み端子ＮＭＩがロウレベルとなり、ＣＰＵ６５及び６６にノンマスカブルインターラプトがかかることになる。これにより、主制御基板３０のＣＰＵ６５は、現状のゲーム状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。払出制御基板３１のＣＰＵ６６は、現状の賞球払い出し状態及び玉貸しの払い出し状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
【００４０】
遮断時リセット回路６４は、バックアップ電圧監視回路６１が出力するバックアップ信号１がハイレベルからロウレベルに変化する信号の立ち下げ時から約１００ｍｓ後に出力するリセット信号４をハイレベルからロウレベルに変化させる（ポイントＰ８）。これにより、主制御基板３０のＣＰＵ６５、払出制御基板３１のＣＰＵ６６、図柄制御基板３２ｂのＣＰＵ６９、その他サブ制御基板は、一斉に動作を停止させる。
ここで、前述したように、主制御基板３０及び払出制御基板３１各々のＲＡＭはバッテリバックアップされており、電源遮断時もＲＡＭに記憶されたデータは所定時間（本具体例では、約３日間）記憶保持される。
【００４１】
前述したように、電源投入が遮断される場合、各制御基板が一斉にリセットされる。しかも、バックアップ電圧監視回路６１が出力するバックアップ信号１がハイレベルからロウレベルに変化してから約１００ｍｓ後に必ずリセットされる。これにより、制御の統一化を図ることができ、主制御基板３０が動作を停止しているにも係わらず発射モータが駆動しているという弊害を未然に防止することができる。
【００４２】
次に前述した構成を有する本具体例の動作を、電源投入時及び電源遮断時について説明し、電源投入後から電源が遮断されるまでの処理は従来と同様なので詳細な説明は割愛する。ここでは、便宜上先ず、電源遮断時の処理を図１１に示すフローチャートに従って説明することにする。
図１１に示すフローチャートは、主制御基板３０のＣＰＵ６５及び払出制御基板３１のＣＰＵ６６により実行される処理であり、各々のＣＰＵの強制割り込み端子ＮＭＩがハイレベルからロウレベルに変化する信号の立ち下げ時に実行される処理である。
ＣＰＵ６５及びＣＰＵ６６により実行される処理が本ルーチンに移行すると、先ず、ＲＡＭの複数の所定領域に所定値５５Ｈを書き込む処理が為される（ステップＳ１００）。書き込まれる所定値は、如何なる値でも良いが、１バイト中の各々のビットが交互に「１」と「０」とになる５５Ｈ又はＡＡＨが好ましい。
【００４３】
ＲＡＭの所定領域に所定値が書き込まれた後、データの待避が実行される（ステップＳ１１０）。このデータの待避処理は、主制御基板３０では現状のゲームの進行状況、例えば、高確率中であるか否か、大当たり中であるか否か、特別図柄表示装置で図柄変動中であるか否か、保留記憶が何個あるか否か等のゲームの進行状況を示す各データをＲＡＭの所定領域に書き込む処理である。一方、払出制御基板３１では、現状の賞球個数の払い出し状態及び貸し球の払い出し状態を示す各データをＲＡＭの所定領域に書き込む処理である。この待避処理は、現状の状態を常にＲＡＭの所定領域に書き込むアルゴリズムであれば、特にこの処理を実行する構成としなくても良い。データの待避が実行されると、次にＲＡＭへのアクセスが禁止される（ステップＳ１２０）。
【００４４】
このＲＡＭへのアクセス禁止処理は、電源電圧の不安定な状態でのＲＡＭへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めるためである。
ＲＡＭへのアクセスが禁止されると、リセット端子ＲＥＳがローレベルに低下するのを待つ処理が実行され（ステップＳ１３０）、処理は停止する。
本具体例では、強制割り込みが実行されると、その後に電源が復旧しても遮断時リセット回路６４により必ず所定時間後にリセット処理が実行される。これにより、電源が不安定な状態で強制割り込みの実行と復旧処理とが交互に繰り返されるという弊害を未然に防止することができる。
【００４５】
ここで、本具体例では、バックアップ電圧監視回路６１が出力するバックアップ信号１がハイレベルからロウレベルに変化してから約１００ｍｓ後にリセット信号４を出力するよう構成したが、この１００ｍｓの時は次のようにして算出されたものである。
払出制御基板３１のＣＰＵ６６は、割り込み端子ＮＭＩがロウレベルになったときから前述した停電処理ルーチンを実行するが、このとき玉切モータ３１ｃ及び玉貸モータ３１ｄの駆動も停止する。これらのモータの駆動が停止する直前に払い出された遊技球があるときには、この落下中の遊技球を賞球払出スイッチ３１ａ又は貸玉払出スイッチ３１ｂにより検知する必要が有る。従って、モータの駆動を停止したときに落下中の遊技球を各検出スイッチにより必ず検出できる時間を確保する必要がある。一方、この時間をあまり長く確保すると、ＩＣ駆動用の５Ｖ電源の電圧が低下し各検出スイッチにより検出できなくなる可能性がある。そこで、この両者の兼ね合いにより本具体例では約１００ｍｓと設定したのである。従って、各モータから検出スイッチまでの距離及び電圧の低下状態から適宜変更しても良い。要は、割り込み端子ＮＭＩがロウレベルになったときからＩＣの駆動が保障されている時間内に落下中の遊技球を検出する時間を確保する構成とすれば良い。
【００４６】
次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、主制御基板３０のＣＰＵ６５は、図１２に示す「電源投入時ルーチン」を実行する。このルーチンは、リセット端子ＲＥＳがローレベルからハイレベルに変化する信号の立ち上げ時に１回だけ実行される。
このルーチンに処理が移行すると、通常時か否か判断される（ステップＳ１５０）。本具体例では、ＤＣ５Ｖのバックアップ電源は、前述したように、コンデンサにより約３日間ＣＰＵ６５及びＣＰＵ６６のＲＡＭに記憶されたデータを記憶保持するよう構成されている。このため、停電から復旧したときや通常の営業状態で朝に電源を投入したときには、ＲＡＭの所定領域に書き込まれた値は記憶保持されている。これにより、通常時と判断されたときには、復旧処理（ステップＳ１６０）が実行され、処理は「リターン」に抜ける。
【００４７】
復旧処理では、主制御基板３０のＣＰＵ６５は、待避したゲームの進行を示すデータから通常の処理を実行するための準備を実行し、各サブ制御基板に停電から復旧したことを知らせるコマンドコードを送信する。このコマンドコードを受信した図柄制御基板３２ｂは、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。或いは、音制御基板３５は、音声により停電があったことを報知する。
この後、ＣＰＵ６４は、図１３に示す周知の「メインルーチン」を２ｍｓ毎のハード割り込みにより定期的に実行する。
即ち、このメインルーチンは、本処理と残余処理からなり、詳細は略すが、正常割り込みか否かの判定（ステップＳ２００）、初期設定（ステップＳ２１０）、乱数更新処理（ステップＳ２２０）、各入力処理（ステップＳ２３０）、当否判定処理（ステップＳ２４０）、画像出力処理（ステップＳ２５０）、各出力処理（ステップＳ２６０）、外れ図柄乱数更新処理（ステップＳ２７０）の各処理が実行される。
これにより、主制御基板３０のＣＰＵ６５は、停電発生時には、停電前のゲームの進行状態から続行してゲームの制御を司ることができ、遊技者に不測の不利益や違和感を与えることがない。
一方、前記ステップＳ１５０において通常時でないとの否定判断が為されると初期設定処理（ステップＳ１７０）を実行し「リターン」に抜ける。通常時でない場合としては、３日間以上電源を遮断していた場合や、コンピュータの暴走等によりＲＡＭに書き込まれたデータが変化した場合が考えられる。これらの場合には、ＲＡＭの所定領域に書き込まれた所定値は、記憶保持されることなく所定値とは異なった値となっている。
初期設定処理では、ＲＡＭの値をクリアする、各サブ制御基板に初期データを送信する等の処理が実行される。
【００４８】
一方、払出制御基板３１のＣＰＵ６６は、電源が投入されセキュリティチェックが終了すると、図１４に示す「メインルーチン」を実行する。
このルーチンでは、前述したステップＳ１５０の処理と同様の処理により、通常時か否か判定され（ステップＳ３００）、通常時との肯定判定が為されると、記憶保持されたデータに基づき玉切モータ３１ｃを駆動制御して賞球の払い出しを実行し（ステップＳ３１０）、玉貸モータ３１ｄを駆動制御して貸し玉の払い出しを実行する（ステップＳ３２０）。これにより、停電発生時に未払の賞球データがあれば、停電復旧後に記憶保持されたデータに基づき賞球の払い出しが実行される。同様に、停電発生時に未払の玉貸データがあれば、停電復旧後に記憶保持されたデータに基づき玉貸しの払い出しが実行される。これにより、停電が発生しても遊技者に不利益を与えることはない。
前記ステップＳ３００の判定処理により、停電復旧時でないとの否定判定が為されると、初期設定（ステップＳ３３０）が実行された後に通常の処理が実行される。
【００４９】
以上、詳細に説明した本具体例によると、払出制御基板３１及び図柄制御基板３２ｂを含むサブ制御基板及び主制御基板３０は、１つの電源基板５５によりリセットされて制御動作の立ち上げを実行し、また制御動作の停止を実行するよう構成されている。これにより、制御の統一化を実現することができるという効果、各制御基板にリセット回路を設けることがないので部品点数の削減を図ることができるという効果、部品の誤差による制御タイミングのズレを防ぐという効果、リセットのタイミング等は電源基板５５だけをチェクすれば各制御基板でのタイミングを判定することができ検査効率を高めるという効果、を有する。
また、本具体例では、制御動作を停止する前に、バックアップ電圧監視回路６１が出力する信号に従ってデータを待避させているので記憶保持されるデータの正確性及び確実性を確保することができるという効果も有する。
【００５０】
尚、本具体例では、バックアップ電圧監視回路６１は、ＤＣ１２Ｖ電源の電圧を監視するよう構成したが、図１５に示すようにＤＣ３２Ｖ電源の電圧を監視する構成としても良い。係る構成では、図１６のタイミングチャートに示すように、強制割り込み信号であるバックアップ信号をいち早く立ち下げることができ、制御に時間的余裕を持たせることができる。一方、電源投入時には、図１７に示すような動作タイミングとなる。
尚、図１５に示す電源基板の構成では、ＤＣ３２Ｖ監視回路によりバックアップ信号を主制御基板３０及び払出制御基板３１の各ＣＰＵのＮＭＩ端子に出力する構成とし、ＤＣ３２Ｖ監視回路が出力するバックアップ信号が立ち下がってから所定時間経過後に制御を停止するリセット信号をリセット信号生成回路よりＯＲ回路を介して一斉に各制御基板に送信する構成とする。一方、ＤＣ５Ｖの電圧を監視するパワーオンリセット生成回路よりＯＲ回路を介して一斉に各制御基板に制御の動作を立ち上げるリセット信号を出力し、各制御基板に遅延回路を設けて図柄制御基板３２ｂを含むサブ制御基板、払出制御基板３１、主制御基板３０の順に制御の動作を立ち上げる構成とする。即ち、動作の立ち上げは、電源基板が出力する１つのリセット信号に基づき各制御基板の動作に時間差を設ける構成とする。
【図面の簡単な説明】
【図１】本発明を採用した遊技機１０を示す外観斜視図である。
【図２】遊技機１０を裏面からみた裏面図である。
【図３】遊技機１０の遊技盤２２の構成を示す正面図である。
【図４】遊技機１０の電気的構成を示すブロック図である。
【図５】電源基板５５から電源を供給する構成を示すブロック図である。
【図６】電源基板５５と主制御基板３０及び各サブ制御基板との関係を示すブロック図である。
【図７】投入時リセット回路６０の構成を示す回路図である。
【図８】バックアップ電圧監視回路６１の構成を示す回路図である。
【図９】電源投入時の状態を示すタイミングチャートである。
【図１０】電源遮断時の状態を示すタイミングチャートである。
【図１１】「停電処理ルーチン」での処理を示すフローチャートである。
【図１２】「電源投入時ルーチン」での処理を示すフローチャートである。
【図１３】主制御基板３０の「メインルーチン」で行われる処理を示すフローチャートである。
【図１４】払出制御基板３１の「メインルーチン」で行われる処理を示すフローチャートである。
【図１５】第２具体例の電源基板５５の構成を示すブロック図である。
【図１６】第２具体例の電源遮断時の状態を示すタイミングチャートである。
【図１７】第２具体例の電源投入時の状態を示すタイミングチャートである。
【符号の説明】
１０…パチンコ機    １３…カードリーダ（プリペイドカードユニット）
２２…遊技盤        ２４…発射ハンドル
２４ａ…タッチスイッチ        ２４ｂ…発射停止スイッチ
３０…主制御基板    ３１…払出制御基板
３１ａ…賞球払出スイッチ      ３１ｂ…貸玉払出スイッチ
３１ｃ…玉切モータ            ３１ｄ…玉貸モータ
３２…特別図柄表示装置
３２ａ…ＬＣＤパネルユニット（ＬＣＤ）
３２ｂ…図柄表示装置制御基板（図柄制御基板）
３３…発射制御基板          ３３ａ…発射モータ
３４…ランプ制御基板
３５…音制御基板      ３６…普通電動役物（始動口）
３６ａ…第１種始動口スイッチ
３７…普通図柄表示装置                  ４０…大入賞口
４０ａ…役物連続作動スイッチ（ＶＳＷ）
４０ｂ…テンカウントスイッチ（カウントＳＷ）
４５…その他入賞口スイッチ  ４６…玉抜スイッチ
４７…ＣＲ精算表示基板      ４８…タッチランプ
４９…スピーカ              ５０…外部接続端子
５５…電源基板              ６０…投入時リセット回路
６１…バックアップ電圧監視回路
６２…タイマ１回路          ６３…タイマ２回路
６４…遮断時リセット回路
６５、６６、６９…ＣＰＵ（ワンチップマイコン）
６７、６８、７０…オア回路
【図１】
0003654101.tif 000002
【図２】
0003654101.tif 000003
【図３】
0003654101.tif 000004
【図４】
0003654101.tif 000005
【図５】
0003654101.tif 000006
【図６】
0003654101.tif 000007
【図７】
0003654101.tif 000008
【図８】
0003654101.tif 000009
【図９】
0003654101.tif 000010
【図１０】
0003654101.tif 000011
【図１１】
0003654101.tif 000012
【図１２】
0003654101.tif 000013
【図１３】
0003654101.tif 000014
【図１４】
0003654101.tif 000015
【図１５】
0003654101.tif 000016
【図１６】
0003654101.tif 000017
【図１７】
0003654101.tif 000018