(57)【特許請求の範囲】
【請求項１】
データを記憶する記憶手段を複数の処理ブロックに分けて、該処理ブロック単位でデータの処理を行うデータ処理装置において、
入力したデータを前記記憶手段に書き込むデータ入力手段と、
書き込まれたデータの処理を行うデータ処理手段と、
データ処理後のデータを前記記憶手段から読み出して出力するデータ出力手段と、
前記データ入力手段に前記記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ入力終了毎にカウンタを１つ進める第１のブロックカウンタと、
前記データ処理手段に前記記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ処理終了毎にカウンタを１つ進める第２のブロックカウンタと、
前記データ出力手段に前記記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ出力終了毎にカウンタを１つ進める第３のブロックカウンタと、
前記第１のブロックカウンタの値と第３のブロックカウンタの値を比較し、両カウンタの値が異なるとき、前記データ入力手段に対してデータの書込みを許可する制御信号を出力する第１の比較手段と、
前記第１のブロックカウンタの値と第２のブロックカウンタの値を比較し、両カウンタの値が異なるとき、前記データ処理手段に対してデータの処理を許可する制御信号を出力する第２の比較手段と、
前記第２のブロックカウンタの値と第３のブロックカウンタの値を比較し、両カウンタの値が異なるとき、前記データ出力手段に対してデータの読出しを許可する制御信号を出力する第３の比較手段とを有し、
前記処理ブロックを循環させながらデータを処理することを特徴とするデータ処理装置。
【請求項２】
請求項１のデータ処理装置において、
前記第１の比較手段による書込みを許可する制御信号を強制的に設定する設定手段を有することを特徴とするデータ処理装置。
【請求項３】
請求項１のデータ処理装置において、
前記第３のブロックカウンタに前記第１および第２のブロックカウンタの値以外の値を設定する設定手段を有することを特徴とするデータ処理装置。
【請求項４】
請求項１のデータ処理装置において、
前記第３の比較手段による読出しを許可する制御信号を強制的に設定する設定手段を有し、前記第３のブロックカウンタの値に第１のブロックカウンタの値が追いついた時は前記データ出力手段に対してデータの読出しを停止させないことを特徴とするデータ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリを使ったデータ処理装置に関し、特にＤＶＤ記録再生装置等の信号処理回路に適用して好適なデータ処理装置である。
【０００２】
【従来の技術】
光ディスクの代表例としては、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）やＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｄｉｓｃ）があり、これらの光ディスクを記録可能としたものにＣＤ−ＲＷ、ＣＤ−Ｒ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ等がある。これらの光ディスクの記録再生装置では、ＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）やＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）をデータの誤り訂正および誤り訂正符号付加用メモリやバッファメモリとして使用している。
【０００３】
例えば、ＤＶＤでは次のような単位で誤り訂正符号が付加されており、この誤り訂正符号の付加をメモリ上で行う。ＤＶＤに採用されている誤り訂正符号はＣＤ、ＤＡＴ等でも用いられているＣＩＲＣ（Ｃｒｏｓｓ  Ｉｎｔｅｒｌｅａｖｅ  Ｒｅｅｄ−Ｓｏｌｏｍｏｎ  Ｃｏｄｅ）であり、内符号パリティＰＩ（Ｐａｒｉｔｙ  Ｉｎｎｅｒ）と外符号パリティＰＯ（Ｐａｒｉｔｙ  Ｏｕｔｅｒ）による高い訂正能力を持つ。
【０００４】
メモリ上に書き込まれるデータは、図７に示すように、１バイト単位に区切られ、識別アドレスが付加されてセクタが構成され、１６セクタを集めてマトリックスをなし、列方向のデータには第２の誤り訂正符号であるＰＯ符号が付加され、行方向のデータとＰＯ符号に対し第１の誤り訂正符号であるＰＩ符号が付加されている。１セクタは２ｋバイトのデータを持ち、１６セクタ（３２ｋバイト）のデータと誤り訂正符号ＰＩ、ＰＯで１つの処理ブロックが構成される。
【０００５】
誤り訂正符号の付加を行うためには、まず、データを一旦メモリに書き込む必要がある。次いで、メモリに書き込まれた３２ｋバイトのデータを読み出し、データのＰＩ系列およびＰＯ系列それぞれの系列について誤り訂正符号を付加した後誤り訂正符号を付加したデータを再度メモリに書き込む。その後、誤り訂正符号を付加したデータを再びメモリから読み出し、外部に出力する。
【０００６】
データの書込みおよび誤り訂正符号付加ならびにデータの読出しは、各々処理ブロック単位で行われることから、通常、メモリは、複数の処理ブロックに分けられている。
【０００７】
ＤＶＤ記録再生装置の信号処理回路には、外部から入力したデータにスクランブルを施してメモリへの書込みを行うデータ入力回路、データに誤り訂正符号を付加する誤り訂正符号付加回路、メモリからデータを読み出して８／１６変調を施して外部に出力するデータ出力回路があり、各々の回路にメモリの処理ブロックを割り当て、循環させることによりデータ処理を行う。各々の回路のメモリの処理ブロックの割り当て、および各々の回路の制御はＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）により行う。
【０００８】
以上のようなデータ処理装置では、ＣＰＵが各々の回路のメモリの処理ブロックの割り当て、および各々の回路の制御を行うため、ＣＰＵの負担が大きいという問題があった。
【０００９】
本発明の目的は、ＣＰＵの負担を軽減するデータ処理装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記した課題を解決するために、本発明のデータ処理装置では以下のような技術手段を採用する。
【００１１】
データ入力手段に記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ入力終了毎にカウンタを１つ進める第１のブロックカウンタと、
【００１２】
データ処理手段に記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ処理終了毎にカウンタを１つ進める第２のブロックカウンタと、
【００１３】
データ出力手段に記憶手段の内の１つの処理ブロックを割り当て、１ブロック分のデータ出力終了毎にカウンタを１つ進める第３のブロックカウンタと、
【００１４】
前記第１のブロックカウンタと第３のブロックカウンタを比較し、両アドレスの差が所定の値となった時、前記データ入力手段に対してデータの書込みを許可する制御信号を出力する第１の比較手段と、
【００１５】
前記第１のブロックカウンタと第２のブロックカウンタを比較し、両アドレスの差が所定の値となった時、前記データ処理手段に対してデータの処理を許可する制御信号を出力する第２の比較手段と、
【００１６】
前記第２のブロックカウンタと第３のブロックカウンタを比較し、両アドレスの差が所定の値となった時、前記データ出力手段に対してデータの読出しを許可する制御信号を出力する第３の比較手段とを設け、
【００１７】
前記各制御信号により処理ブロックを循環させながら連続的にデータを処理する。
【００１８】
【発明の実施の形態】
以下、本発明にかかるデータ処理装置をＤＶＤ信号処理回路に適用した場合の実施の形態を図を参照して説明する。
【００１９】
図１を用いて、本発明の第１の実施の形態にかかるＤＶＤ信号処理回路の構成を説明する。
【００２０】
このＤＶＤ信号処理回路は、データ入力回路１と、誤り訂正符号付加回路２と、データ出力回路３と、データ入力回路用のブロックカウンタ４と、誤り訂正符号付加回路用のブロックカウンタ５と、データ出力回路用のブロックカウンタ６と、第１の比較回路７と、第２の比較回路８と、第３の比較回路９と、アドレス生成回路１０と、メモリ制御回路１１と、メモリ１２と、ＯＲゲート１３とを有して構成される。
【００２１】
データ入力回路１は、制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”のときに、例えば、ホストコンピュータなどの外部装置から入力されたデータにスクランブルを施してメモリ１２に書き込み、制御信号ｉｎ＿ｃｏｎｔ´が“Ｌ”のときに、書込みが禁止される機能を有している。
【００２２】
誤り訂正符号付加回路２は、制御信号ｅｃｃ＿ｃｏｎｔが“Ｈ”のときにメモリ１２に書き込まれたデータを読み出し、誤り訂正符号を演算して誤り訂正符号をメモリ１２に書き込み、制御信号ｅｃｃ＿ｃｏｎｔが“Ｌ”のときに誤り訂正符号付加処理が禁止される機能を有している。
【００２３】
データ出力回路３は、制御信号ｏｕｔ＿ｃｏｎｔが“Ｈ”のときに誤り訂正符号が付加されたデータをメモリ１２から読み出し、８／１６変調を施して記録装置へ出力し、制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”のときにデータ出力が禁止される機能を有している。
【００２４】
以上の、入力データにスクランブルを施してメモリ１２に書き込む処理と、メモリ１２に書き込まれたデータを再び読み出し、誤り訂正符号を演算して誤り訂正符号をメモリ１２に書き込む処理と、誤り訂正符号が付加されたデータをメモリ１２から読み出し、８／１６変調を施して記録装置へ出力する処理は、１ブロック単位で行われる。
【００２５】
データ入力回路用のブロックカウンタ４は、データ入力回路１から出力される１ブロック単位の処理をカウントする機能を有しており、１ブロック単位の処理終了信号ｉｎ＿ｅｎｄが入力されると、カウント値が１つ進められるカウンタである。
【００２６】
誤り訂正符号付加回路用のブロックカウンタ５は、誤り訂正符号付加回路２から出力される１ブロック単位の処理をカウントする機能を有しており、１ブロック単位の処理終了信号ｅｃｃ＿ｅｎｄが入力されると、カウント値が１つ進められるカウンタである。
【００２７】
データ出力回路用のブロックカウンタ６は、データ出力回路３から出力される１ブロック単位の処理をカウントする機能を有しており、１ブロック単位の処理終了信号ｏｕｔ＿ｅｎｄが入力されると、カウント値が１つ進められるカウンタである。
【００２８】
データ入力回路用のブロックカウンタ４と、誤り訂正符号付加回路用のブロックカウンタ５と、データ出力回路用のブロックカウンタ６は、それぞれ、カウント値“１”→“２”→“３”→“４”→“１”のように所定のカウント値（例えば“４”）に達すると次ぎの処理終了信号の入力によって初期値（例えば“１”）に戻るように設定されている。
【００２９】
第１の比較回路７は、データ出力回路用ブロックカウンタ６とデータ入力回路用ブロックカウンタ４のカウント値を比較し、両者が一致したときには制御信号ｉｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に対して書込みを禁止し、一致しないときには制御信号ｉｎ＿ｃｏｎｔを“Ｈ”にしてデータ入力回路１に対して書込みを許可する機能を有している。
【００３０】
第２の比較回路８は、データ入力回路用ブロックカウンタ４と誤り訂正符号付加回路用ブロックカウンタ５のカウント値を比較し、両者が一致したときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符号付加回路２に対して読出しと書込みを禁止し、一致しないときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして誤り訂正符号付加回路２に対して読出しと書込みを許可する機能を有している。
【００３１】
第３の比較回路９は、誤り訂正符号付加回路用ブロックカウンタ５とデータ出力回路用ブロックカウンタ６のカウント値を比較し、両者が一致したときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力回路３に対して読出しを禁止し、一致しないときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路３に対して読出しを許可する機能を有している。
【００３２】
アドレス生成回路１０は、前記各ブロックカウンタのカウント値からメモリ１２に対するアドレスを生成する機能を有している。
【００３３】
メモリ制御回路１１は、メモリ１２に対する書込みと読出しの制御とアドレス生成回路１０がブロック内のアドレス生成を行う際のタイミング制御を行う機能を有している。
【００３４】
メモリ１２は、アドレス（ＡＤ１）〜（ＡＤ４）により内部を複数の処理ブロック（Ｂ１）〜（Ｂ４）に分けられている。
【００３５】
ＯＲゲート１３は、比較回路７から出力される制御信号ｉｎ＿ｃｏｎｔにかかわらず、ｉｎ＿ｃｏｎｔ＿Ｈにより制御信号ｉｎ＿ｃｏｎｔ´を強制的に書込み許可“Ｈ”にすることができる。
【００３６】
以上の構成により、外部から入力されたデータはデータ入力回路１でスクランブルが施されて一旦メモリ１２に書き込まれ、該データは、メモリ１２から読み出されて誤り訂正符号付加回路２で誤り訂正符号が付加された後再度メモリ１２に書き込まれ、さらに、再びメモリから読み出され、データ出力回路３で８／１６変調が施されて順次、外部の記録装置に出力される。
【００３７】
図２を用いて、本発明の第１の実施の形態にかかるＤＶＤ信号処理回路の動作を説明する。本実施の形態ではメモリ１２が４つの処理ブロック（Ｂ１〜Ｂ４）に分けられ、データ（Ｄ１〜Ｄ７…）は各処理ブロックに“Ｄ１：Ｂ１”→“Ｄ２：Ｂ２”→“Ｄ３：Ｂ３”→“Ｄ４：Ｂ４”→“Ｄ５：Ｂ１”  →“Ｄ６：Ｂ２”→“Ｄ７：Ｂ３”…の態様で循環して順次書き込まれるとともに、各ブロックカウンタのカウント値が“１”→“２”→“３”→“４”→“１”  →“２”→“３”…を循環する場合の動作を説明している。各制御信号はデータの書込み読出し許可を“Ｈ”、禁止を“Ｌ”としている。
【００３８】
データ処理を開始する前に各ブロックカウンタのカウント値はすべて同じ値に設定されているものとする。ここでは“１”が設定されている例を用いて説明する。
【００３９】
初期状態では、各ブロックカウンタのカウント値はすべて等しいので、データ入力回路用ブロックカウンタ４の制御信号ｉｎ＿ｃｏｎｔ、誤り訂正符号付加回路用ブロックカウンタ５の制御信号ｅｃｃ＿ｃｏｎｔ、データ出力回路用ブロックカウンタ６の制御信号ｏｕｔ＿ｃｏｎｔは、すべて“Ｌ”となっている。
【００４０】
［データ入力処理］
この状態で、ｉｎ＿ｃｏｎｔ＿ＨをＯＲ回路１３に入力することによって、制御信号ｉｎ＿ｃｏｎｔ´を強制的に“Ｈ”にしてデータ入力回路１を書込み可能とし、データ入力回路１によるデータの書込みを許可する。
【００４１】
データ入力回路１の書込みが許可されると、例えば、外部装置からの１ブロック分のデータ（Ｄ１）の入力を開始し、スクランブル処理されたデータがメモリ１２の第１のアドレスを有する処理ブロック（Ｂ１）に書き込まれる。
【００４２】
メモリ１２に１ブロック分のデータ（Ｄ１）を書き込むと、データ入力回路１からデータ入力回路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄが出力され、データ入力回路用のブロックカウンタ４のカウント値が１つ進められて“２”となる。このとき、制御信号ｉｎ＿ｃｏｎｔ´の強制“Ｈ”設定を解除する。
【００４３】
データ出力回路用ブロックカウンタ６のカウント値が“１”の状態で、データ入力回路用ブロックカウンタ４のカウント値が“２”となり両カウント値が相違すると、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１によるデータの書込みが許可され、外部装置からの１ブロック分のデータ（Ｄ２）の入力を開始し、データ入力回路１からメモリ１２の第２のアドレスを有する処理ブロック（Ｂ２）にスクランブル処理されたデータ（Ｄ２）が書き込まれる。
【００４４】
メモリ１２に１ブロック分のデータ（Ｄ２）を書き込むと、データ入力回路１からデータ入力回路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄが出力され、カウント値が１つ進められて“３”となる。
【００４５】
同様に、データ出力回路用のブロックカウンタ６のカウント値が“１”の状態で、データ入力回路用ブロックカウンタ４のカウント値が“３”となると、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１によるデータの書込みが許可され、外部装置からの１ブロック分のデータ（Ｄ３）の入力を開始し、データ入力回路１からメモリ１２の第３のアドレスを有する処理ブロック（Ｂ３）にスクランブル処理されたデータ（Ｄ３）が書き込まれる。
【００４６】
さらに、データ出力回路用のブロックカウンタ６のカウント値が“１”の状態で、データ入力回路用ブロックカウンタ４のカウント値が“４”となると、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１によるデータの書込みが許可され、外部装置からの１ブロック分のデータ（Ｄ４）の入力を開始し、データ入力回路１からメモリ１２の第４のアドレスを有する処理ブロック（Ｂ４）にスクランブル処理されたデータ（Ｄ４）が書き込まれる。
【００４７】
メモリ１２に１ブロック分のデータ（Ｄ４）を書き込むと、データ入力回路１からデータ入力回路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄが出力され、カウント値は１つ進められて“１”に戻る。
【００４８】
データ出力回路用のブロックカウンタ６のカウント値が“１”の状態で、データ入力回路用ブロックカウンタ４のカウント値が“１”となると、制御信号ｉｎ＿ｃｏｎｔは“Ｌ”になり、制御信号ｉｎ＿ｃｏｎｔ´が“Ｌ”となるので、データ入力回路１によるデータの書込みは禁止される。
【００４９】
その後、後述する処理の結果データ出力回路用のブロックカウンタ６のカウント値が“２”になると、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１によるデータの書込みが許可され、外部装置からの１ブロック分のデータ（Ｄ５）の入力を開始し、データ入力回路１からメモリ１２の第１のアドレスを有する処理ブロック（Ｂ１）にスクランブル処理されたデータ（Ｄ５）が書き込まれる。
【００５０】
メモリ１２に１ブロック分のデータ（Ｄ５）を書き込むと、データ入力回路１からデータ入力回路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄが出力され、カウント値は１つ進められて“２”となる。
【００５１】
以下、データ出力回路用のブロックカウンタ６のカウント値とデータ入力回路用ブロックカウンタ４のカウント値が一致するときは、データ入力回路１によるデータの書込みは禁止される。その後、データ出力回路用のブロックカウンタ６のカウント値が変化するとデータの入力を開始し、処理が終了した時点でデータ入力回路用ブロックカウンタ４のカウント値を一つ進める。
【００５２】
このようにして、データ入力回路１は、制御信号ｉｎ＿ｅｎｄが“Ｈ”となって書き込みが許可された時点で、外部からのデータをブロック単位毎にメモリ１２の読出し処理が終了した処理ブロックに順次書き込んで行く。
【００５３】
［誤り訂正符号付加処理］
一方、誤り訂正符号付加回路用のブロックカウンタ５のカウント値が“１”の状態で、データ入力回路用のブロックカウンタ４のカウント値が“２”となると、制御信号ｅｃｃ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、誤り訂正符号付加回路２はデータの読出し書込みが許可されるので、メモリ１２からデータ（Ｄ１）を順次読み出し、誤り訂正符号を付加した後、メモリ１２の元のアドレス（第１の処理ブロックのアドレス）の処理ブロック（Ｂ１）へ書き込む誤り訂正符号付加処理を開始する。
【００５４】
１ブロック分の誤り訂正符号付加処理が終了すると、誤り訂正符号付加回路２から誤り訂正符号付加回路用のブロックカウンタ５に処理終了信号ｅｃ＿ｅｎｄが出力され、誤り訂正符号付加回路用のブロックカウンタ５のカウント値が１つ進められて“２”となる。
【００５５】
誤り訂正符号付加回路用のブロックカウンタ５のカウント値が“２”となった時点で、データ入力回路用のブロックカウンタ４のカウント値が“３”であるときには、制御信号ｅｃｃ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、誤り訂正符号付加回路２はデータの読出し書込みが許可されるので、メモリ１２からデータ（Ｄ２）を順次読み出し、誤り訂正符号を付加した後、メモリ１２の元のアドレス（第２の処理ブロックのアドレス）の処理ブロック（Ｂ２）へ書き込む誤り訂正符号付加処理を開始する。
【００５６】
１ブロック分のデータ（Ｄ２）の誤り訂正符号付加処理が終了すると、誤り訂正符号付加回路２から誤り訂正符号付加回路用のブロックカウンタ５に処理終了信号ｅｃｃ＿ｅｎｄが出力され、誤り訂正符号付加回路用のブロックカウンタ５のカウント値が１つ進められて“３”となる。
【００５７】
誤り訂正符号付加回路用のブロックカウンタ５のカウント値が“３”となった時点で、データ入力回路用のブロックカウンタ４のカウント値が“３”以外の値例えば“４”であるときには、制御信号ｅｃｃ＿ｃｏｎｔが“Ｈ”になり、誤り訂正符号付加回路２はデータの読出し書込みが許可されるので、メモリ１２からデータ（Ｄ３）を順次読み出し、誤り訂正符号を付加した後、メモリ１２の元のアドレス（第３のブロックのアドレス）の処理ブロック（Ｂ３）へ書き込む誤り訂正符号付加処理を開始する。
【００５８】
１ブロック分のデータ（Ｄ３）の誤り訂正符号付加処理が終了すると、誤り訂正符号付加回路２から誤り訂正符号付加回路用のブロックカウンタ５に処理終了信号ｅｃｃ＿ｅｎｄが出力され、誤り訂正符号付加回路用のブロックカウンタ５のカウント値が１つ進められて“４”となる。
【００５９】
以下、データ入力回路用のブロックカウンタ４のカウント値と誤り訂正符号付加回路用ブロックカウンタ５のカウント値が一致するときは、誤り訂正符号付加回路２によるデータの読出しおよび書込みならびに誤り訂正符号付加処理は禁止される。その後、両カウント値が相違した時点で誤り訂正符号付加回路２はメモリ１２からデータを読出し、誤り訂正符号付加処理とメモリ１２へのデータの書込み処理を実行し、この処理が終了した時点で訂正符号付加回路用ブロックカウンタ５のカウント値を一つ進める。
【００６０】
このようにして、誤り訂正符号付加回路２は、制御信号ｅｃｃ＿ｅｎｄが“Ｈ”となって書き込みが許可された時点で、メモリ１２内のデータをブロック単位毎に順次誤り訂正符号付加処理する。
【００６１】
［データ出力処理］
誤り訂正符号付加回路用のブロックカウンタ５のカウント値が“１”の状態でデータ出力回路用ブロックカウンタ６のカウント値が“１”の場合は、制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”であり、データ出力回路３によるデータの読出しが禁止されている。
【００６２】
誤り訂正符号付加回路用のブロックカウンタ５のカウント値が“１”の状態でデータ出力回路用ブロックカウンタ６のカウント値が“２”となると、制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、データ出力回路３によるデータの読出しが許可されるので、メモリ１２の第１のアドレスを有する処理ブロック（Ｂ１）に書き込まれたデータ（Ｄ１）を読出し外部へ出力するデータ出力処理を開始する。
【００６３】
メモリ１２から１ブロック分のデータ（Ｄ１）が読み出され、データ出力回路３から外部へデータが出力され終わると、データ出力回路用のブロックカウンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、データ出力回路用のブロックカウンタ６のカウント値が１つ進められて“２”となる。この状態で、メモリ１２の第１のアドレスを有する処理ブロック（Ｂ１）は新たなデータの書き込みが可能な状態となる。
【００６４】
誤り訂正符号付加回路用ブロックカウンタ５のカウント値が“３”の状態で、データ出力回路用のブロックカウンタ６のカウント値が“２”となると、制御信号ｉｎ＿ｃｏｎｔが“Ｈ”になり、データ出力回路３によるデータの読出しが許可されされるので、メモリ１２の第２のアドレスを有する処理ブロック（Ｂ２）に書き込まれたデータ（Ｄ２）を読出し外部へ出力するデータ出力処理を開始する。
【００６５】
メモリ１２から１ブロック分のデータ（Ｄ２）が読み出され、データ出力回路３から外部へデータが出力され終わると、データ出力回路用のブロックカウンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、データ出力回路用のブロックカウンタ６のカウント値が１つ進められて“３”となる。この状態で、メモリ１２の第２のアドレスを有する処理ブロック（Ｂ２）は新たなデータの書き込みが可能な状態となる。
【００６６】
以下、同様にメモリ１２処理ブロックから順次データを読み出して外部に出力する処理が実行される。
【００６７】
このように、データ出力回路３によるメモリ１２からのデータの出力は、誤り訂正符号付加回路用ブロックカウンタ５とデータ出力回路用ブロックカウンタ６のカウント値が一致した場合は処理が禁止され、両カウント値が相違した時点で出力処理の開始が許可される。メモリ１２のデータが出力された処理ブロックは、次のデータの書き込みが可能な状態になる。
【００６８】
このようにして、各ブロックカウンタのカウント値は１ブロック単位の処理終了毎に１つずつ進み、次々とデータ処理を行う。ここで、図２のように例えば７ブロック目のデータ（Ｄ７）を入力した時点でデータ入力が終了すると、７ブロック目のデータの誤り訂正符号付加処理（ＥＣＣ  Ｂ７）とデータ出力（ＯＵＴ  Ｂ７）が終了した時点で自動的にすべての動作が終了する。
【００６９】
以上のように、発明の第１の実施の形態では、外部からデータを入力すると自動的に処理を行い、データ入力が終了すると、データ処理完了次第、自動的にすべての動作を終了する。
【００７０】
以下、本発明の第２の実施の形態にかかるＤＶＤ信号処理回路の構成を図３を用いて説明する。
【００７１】
ＤＶＤ信号処理回路は、データ入力回路１と、誤り訂正符号付加回路２と、データ出力回路３と、データ入力回路用のブロックカウンタ４と、誤り訂正符号付加回路用のブロックカウンタ５と、データ出力回路用のブロックカウンタ１６と、第１の比較回路７と、第２の比較回路８と、第３の比較回路９と、アドレス生成回路１０と、メモリ制御回路１１と、メモリ１２とを有して構成される。
【００７２】
データ入力回路１は、制御信号ｉｎ＿ｃｏｎｔが“Ｈ”のときに外部から入力されたデータにスクランブル処理を施してメモリ１２に書き込む。
【００７３】
誤り訂正符号付加回路２は、メモリ１２に書き込まれたデータを再び読み出し、誤り訂正符号を演算してメモリ１２の元のアドレスに書き込む。
【００７４】
データ出力回路３は、誤り訂正符号が付加されたデータをメモリ１２から読み出し、８／１６変調を施して外部へ出力する。
【００７５】
以上のデータに対する処理は、いずれも１ブロック単位で行う。
【００７６】
データ入力回路用のブロックカウンタ４は、データ入力回路１から出力される１ブロック単位の処理が終了したときに出力される処理終了信号ｉｎ＿ｅｎｄによりカウント値が１つ進められる．
【００７７】
誤り訂正符号付加回路用のブロックカウンタ５は、誤り訂正符号付加回路２から出力される１ブロック単位の処理が終了したときに出力される処理終了信号ｅｃｃ＿ｅｎｄによりカウント値が１つ進められる。
【００７８】
データ出力回路用のブロックカウンタ６は、データ出力回路３から出力される１ブロック単位の処理が終了したときに出力される処理終了信号ｏｕｔ＿ｅｎｄによりカウント値が１つ進められる。このカウンタ６は、外部からカウント値を設定できる機能を有している。
【００７９】
第１の比較回路７は、データ出力回路用ブロックカウンタ６とデータ入力回路用ブロックカウンタ４のカウント値を比較し、一致したときには制御信号ｉｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に対して書込みを禁止し、一致しないときには制御信号ｉｎ＿ｃｏｎｔを“Ｈ”にしてデータ入力回路１に対して書込みを許可する。
【００８０】
第２の比較回路８は、データ入力回路用ブロックカウンタ４と誤り訂正符号付加回路用ブロックカウンタ５のカウント値を比較し、一致したときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符号付加回路２に対して読出しと書込みを禁止し、一致しないときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして誤り訂正符号付加回路２に対して読出しと書込みを許可する。
【００８１】
第３の比較回路９は、誤り訂正符号付加回路用ブロックカウンタ５とデータ出力回路用ブロックカウンタ１６のカウント値を比較し、一致したときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力回路３に対して読出しを禁止し、一致しないときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路３に対して読出しを許可する。
【００８２】
アドレス生成回路１０は、前記各ブロックカウンタのカウント値からメモリ１２に対するアドレスを生成する。
【００８３】
メモリ制御回路１１は、メモリ１２に対する書込み、読出しの制御とアドレス生成回路１０がブロック内のアドレス生成を行う際のタイミング制御を行う。
【００８４】
メモリ１２は、アドレスにより内部を複数の処理ブロックに分けられている。
【００８５】
以上の構成により、外部から入力されたデータはスクランブルが施されて一旦メモリに書き込まれ、誤り訂正符号が付加された後メモリに書き込まれ、再びメモリから読み出され、８／１６変調が施されて順次、外部に出力される。
【００８６】
図４のタイミングチャートを用いて、本発明の第２の実施の形態であるＤＶＤ信号処理回路の動作を説明する。本実施の形態ではメモリが４つの処理ブロック（Ｂ１）〜（Ｂ４）に分けられ、ブロックカウンタのカウント値が“１”→“２”→“３”→“４”→“１”を循環する場合の動作を説明している。各制御信号はデータの書込み読出し許可を“Ｈ”、禁止を“Ｌ”としている。
【００８７】
データ処理を開始する前に各ブロックカウンタのカウント値が“１”に設定されているものとする。３つのブロックカウンタが同じ値に設定されていれば“１”以外の値でも良いが、ここでは“１”が設定されている例を示す。
【００８８】
ＤＶＤ信号処理を行うに当たって、まず、データ出力回路用ブロックカウンタ１６のみに“１”以外の値、ここでは“４”を設定する。
【００８９】
この状態では、制御信号ｉｎ＿ｃｏｎｔと制御信号ｅｃｃ＿ｃｏｎｔと制御信号ｏｕｔ＿ｃｏｎｔのうち、制御信号ｉｎ＿ｃｏｎｔと制御信号ｏｕｔ＿ｃｏｎｔが“Ｈ”となる。
【００９０】
制御信号ｉｎ＿ｃｏｎｔが“Ｈ”となることによって、データ入力回路１によるデータの書込みが許可される。データ入力回路１は、外部装置から１ブロック分のデータ（Ｄ１）の入力を開始し、メモリ１２の第１のアドレスを有する処理ブロック（Ｂ１）に１ブロック分のデータが書き込まれると、データ入力回路１からデータ入力回路用ブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄが出力され、データ入力回路用ブロックカウンタ４のカウント値が１つ進められ“２”となる。
【００９１】
一方、制御信号ｏｕｔ＿ｃｏｎｔが“Ｈ”となることによって、データ出力回路３によるデータの出力が許可される。データ出力回路１は、データ出力回路用ブロックカウンタ１６のカウント値“４”に対応したメモリ１２の第４のアドレスを有する処理ブロック（Ｂ４）のデータを読み出して外部に出力する処理を実行するが、この時点ではメモリ１２の第４のアドレスを有する処理ブロックにはデータが書き込まれていないので、データ出力回路３は出力処理を終了し、データ出力回路用ブロックカウンタ６に処理終了信号ｏｕｔ＿ｅｎｄを出力して、データ出力回路用ブロックカウンタ６のカウント値を１つ進めて“１”に戻す。
【００９２】
データ入力回路用ブロックカウンタ３のカウント値が１つ進んで“２”となると、制御信号ｅｃｃ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、誤り訂正符号付加回路２によるデータの読出し書込みが許可されるので、誤り訂正符号付加を開始する。１ブロック分の誤り訂正符号付加が終了すると、誤り訂正符号付加回路２から誤り訂正符号付加回路用のブロックカウンタ５に処理終了信号ｅｃ＿ｅｎｄが出力され、誤り訂正符号付加回路用のブロックカウンタ５のカウント値が１つ進んで“２”となる。
【００９３】
誤り訂正符号付加回路用のブロックカウンタ５のカウント値が１つ進んで“２”となると制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、データ出力回路３によるデータの読出しが許可されるので、データの出力を開始する。
【００９４】
１ブロック分のデータが読み出されると、データ出力回路３からデータ出力回路用のブロックカウンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、データ出力回路用のブロックカウンタ６のカウント値が１つ進んで“２”となる。
【００９５】
データ出力回路用のブロックカウンタ６のカウント値が１つ進んで“２”となると制御信号ｉｎ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、データ入力回路１によるデータの書込みが許可される。
【００９６】
このように、データ入力回路によるデータの書込みは、メモリに空きが発生した時点で次々と許可される。
【００９７】
このようにして、各ブロックカウンタのカウント値は１ブロック単位の処理終了毎に１つずつ進み、次々とデータ処理を行う。ここで、図４のように例えば７ブロック目のデータを入力した時点でデータ入力を終了すると、７ブロック目のデータの誤り訂正符号付加とデータ出力が終了した時点で自動的にすべての動作が終了する。
【００９８】
以上のような構成の本発明第２の実施の形態では、第１の実施の形態と同様、外部からデータを入力される状態でデータ出力回路用ブロックカウンタ６のカウンタ値を設定すると、自動的に処理を行い、データ入力が終了すると、データ処理完了次第、自動的にすべての動作を終了する。
【００９９】
さらに、カウンタ値の設定手段を用意することにより、本発明の第１の実施の形態に比べてＯＲゲートを減らすことができる。
【０１００】
本発明の第３の実施の形態であるＤＶＤ信号処理回路の構成を図５を用いて説明する。
【０１０１】
この実施の形態にかかるＤＶＤ信号処理回路は、データ入力回路１と、誤り訂正符号付加回路２と、データ出力回路３と、データ入力回路用のブロックカウンタ４と、誤り訂正符号付加回路用のブロックカウンタ５と、データ出力回路用のブロックカウンタ６と、第１の比較回路７と、第２の比較回路８と、第３の比較回路９と、アドレス生成回路１０と、メモリ制御回路１１と、メモリ１２と、ＯＲゲート１５と、フリップフロップ１７とを有して構成される。
【０１０２】
データ入力回路１は、入力されたデータにスクランブルを施してメモリ１２に書き込む。
【０１０３】
誤り訂正符号付加回路２は、メモリ１２に書き込まれたデータを再び読出し、誤り訂正符号を演算してメモリ１２に書き込む。
【０１０４】
データ出力回路３は、誤り訂正符号が付加されたデータをメモリ１２から読み出し、８／１６変調を施して出力する。以上の処理を１ブロック単位で行う。
【０１０５】
データ入力回路用のブロックカウンタ４は、データ入力回路１から出力される１ブロック単位の処理終了信号によりカウント値が１つ進む。
【０１０６】
誤り訂正符号付加回路用のブロックカウンタ５は、誤り訂正符号付加回路２から出力される１ブロック単位の処理終了信号によりカウント値が１つ進む。
【０１０７】
データ出力回路用のブロックカウンタ６は、データ出力回路３から出力される１ブロック単位の処理終了信号によりカウント値が１つ進む。
【０１０８】
第１の比較回路７は、データ出力回路用ブロックカウンタ６とデータ入力回路用ブロックカウンタ４のカウント値を比較し、一致したときには制御信号ｉｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に対して書込みを禁止し、一致しないときには制御信号ｉｎ＿ｃｏｎｔを“Ｈ”にしてデータ入力回路１に対して書込みを許可する。
【０１０９】
第２の比較回路８は、データ入力回路用ブロックカウンタ４と誤り訂正符号付加回路用ブロックカウンタ５のカウント値を比較し、一致したときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符号付加回路２に対して読出しと書込みを禁止し、一致しないときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして誤り訂正符号付加回路２に対して読出しと書込みを許可する。
【０１１０】
第３の比較回路９は、誤り訂正符号付加回路用ブロックカウンタ５とデータ出力回路用ブロックカウンタ６のカウント値を比較し、一致したときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力回路３に対して読出しを禁止し、一致しないときには制御信号ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路３に対して読出しを許可する。
【０１１１】
アドレス生成回路１０は、前記各ブロックカウンタのカウント値からメモリ１２に対するアドレスを生成する。
【０１１２】
メモリ制御回路１１は、メモリ１２に対する書込み、読出しの制御とアドレス生成回路１０がブロック内のアドレス生成を行う際のタイミング制御を行う。
【０１１３】
メモリ１２は、アドレスにより内部を複数の処理ブロックに分けられている。
【０１１４】
ＯＲゲート１５は、比較回路９から出力される制御信号ｏｕｔ＿ｃｏｎｔにかかわらず、ｏｕｔ＿ｃｏｎｔ＿Ｈによりｏｕｔ＿ｃｏｎｔ´を強制的に書込み許可“Ｈ”にすることができる。
【０１１５】
フリップフロップ１７は、制御信号ｏｕｔ＿ｃｏｎｔ＿Ｈを出力して制御信号ｏｕｔ＿ｃｏｎｔを強制的に書込み許可“Ｈ”にすることができる。制御信号ｏｕｔ＿ｃｏｎｔ＿Ｈは制御信号ｅｃｃ＿ｅｎｄにより“Ｈ”にセットされ、ｏｕｔ＿ｅｎｄにより“Ｌ”にリセットされる。
【０１１６】
以上の構成により、外部から入力されたデータはスクランブルが施されて一旦メモリに書き込まれ、誤り訂正符号が付加された後、再びメモリから読み出され、８／１６変調が施されて順次、外部に出力される。
【０１１７】
図６のタイミングチャートを用いて、本発明の第３の実施の形態であるＤＶＤ信号処理回路の動作を説明する。
【０１１８】
本実施の形態ではメモリが４つの処理ブロックに分けられ、ブロックカウンタのカウント値が“１”→“２”→“３”→“４”→“１”を循環する場合の動作を説明している。各制御信号はデータの書込み読出し許可を“Ｈ”、禁止を“Ｌ”としている。
【０１１９】
第３の実施の形態は、第１、第２の実施の形態に比べて出力回路のデータ転送レートが低い場合の例である。
【０１２０】
データが入力されて処理を開始すると、各ブロックカウンタのカウント値は１ブロック単位の処理終了毎に１つずつ進み、次々とデータ処理を行う。しかし、図６では出力回路のデータ転送レートが低いため、４ブロック目の誤り訂正符号付加が終了しても、まだ１ブロック目のデータ出力が終了していない。
【０１２１】
この時、第３のブロックカウンタ６の値に第１のブロックカウンタ４の値が追いつくことにより、制御信号ｏｕｔ＿ｃｏｎｔがデータ出力中であるにもかかわらず“Ｌ”となり出力が中断されることとなる。このような弊害をなくすため、制御信号ｏｕｔ＿ｃｏｎｔ＿Ｈにより制御信号ｏｕｔ＿ｃｏｎｔ’を強制的に“Ｈ”にする。これにより、出力回路のデータ転送レートが低い場合でもデータ出力中に制御信号ｏｕｔ＿ｃｏｎｔ’が“Ｌ”になり出力が中断されることを防ぐことができる。
【０１２２】
このようにして、各ブロックカウンタのカウント値は１ブロック単位の処理終了毎に１つづつ進み、次々とデータ処理を行う。そして、データ入力を終了すると、データの誤り訂正符号付加とデータ出力が終了した時点で自動的にすべての動作が終了する。
【０１２３】
以上のような構成の本発明第３の実施の形態では、第１、第２の実施の形態と同様、外部からデータを入力すると自動的に処理を行い、データ入力が終了すると、データ処理完了次第、自動的にすべての動作を終了する。さらに、本発明の第１、第２の実施の形態に比べて出力回路のデータ転送レートが低い場合でも途中で停止することなく処理を行うことができる。
【０１２４】
なお、上記各実施の形態では、本発明をＤＶＤ信号処理回路に適用した場合を例として説明したが、本発明は上記各実施の形態に限定されるものではなく、その主旨を逸脱しない範囲で種々に変形して実施することができるものである。
【０１２５】
さらに、上記の説明は、記録装置へデータをする記録する場合を例にして説明したが、データ入力回路１を記録装置からのデータを復調するデータ入力回路とし、データ出力回路３をデスクランブルする機能を有するデータ出力回路とすることによって、記録装置からデータを再生する場合にも同様にデータ処理することができる。
【０１２６】
【発明の効果】
以上説明した構成により本発明は、メモリを使ったデータ処理装置において、データ処理を自動的に行うことによりＣＰＵの負担を軽減することができる。
【図面の簡単な説明】
【図１】第１の実施の形態のデータ処理装置の構成を示すブロック図。
【図２】第１の実施の形態のデータ処理装置の動作を説明するタイミングチャート。
【図３】第２の実施の形態のデータ処理装置の構成を示すブロック図。
【図４】第２の実施の形態のデータ処理装置の動作を説明するタイミングチャート。
【図５】第３の実施の形態のデータ処理装置の構成を示すブロック図。
【図６】第３の実施の形態のデータ処理装置の動作を説明するタイミングチャート。
【図７】ＤＶＤ信号処理装置におけるメモリの使用態様を説明する図。
【符号の説明】
１  データ入力回路
２  誤り訂正符号付加回路
３  データ出力回路
４  データ入力回路用ブロックカウンタ
５  誤り訂正符号付加回路用ブロックカウンタ
６  データ出力回路用ブロックカウンタ
７  第１の比較回路
８  第２の比較回路
９  第３の比較回路
１０  アドレス生成回路
１１  メモリ制御回路
１２  メモリ
１３  ＯＲゲート
１５  ＯＲゲート
１６  データ出力回路用ブロックカウンタ
１７  フリップフロップ
【図１】
0003615969.tif 000002
【図２】
0003615969.tif 000003
【図３】
0003615969.tif 000004
【図４】
0003615969.tif 000005
【図５】
0003615969.tif 000006
【図６】
0003615969.tif 000007
【図７】
0003615969.tif 000008