(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された電荷転送領域上に第一の絶縁膜を形成し、
前記第一の絶縁膜上に所定の間隔をおいて第一の転送電極を複数形成し、当該第一の転送電極を、その側部において前記第一の絶縁膜の近傍程薄くなるように前記第一の転送電極を酸化して形成した酸化膜で被った後、当該酸化膜と前記第一の絶縁膜上に第二の絶縁膜を形成し、
前記第二の絶縁膜を異方性エッチングして前記第一の転送電極を被う酸化膜の側部のうち前記第一の絶縁膜の近傍における膜厚の薄い部分に前記第二の絶縁膜を残存させて、前記第一の転送電極の側部でほぼ均一な厚さになるように、前記第一の絶縁膜及び前記第二の絶縁膜からなるサイドウォールを形成し、さらに前記第一の絶縁膜上に第二の転送電極を形成することを特徴とする電荷結合素子の製造方法。
【請求項２】
前記第二の絶縁膜に対するエッチングの速度を、前記第一の絶縁膜に対するエッチングの速度と異なるようにして前記第二の絶縁膜を異方性エッチングすることを特徴とする請求項１に記載の電荷結合素子の製造方法。
【請求項３】
前記第二の絶縁膜に対するエッチングの速度を１〜１０ｎｍ／分とすることを特徴とする請求項１または２に記載の電荷結合素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に好適に用いられる電荷結合素子の製造方法に関する。
【０００２】
【従来の技術】
電荷結合素子（以下、ＣＣＤという）は、半導体表面にＭＯＳ構造の電極を多数配列した構造を備える素子であり、いわゆる固体撮像装置として汎用され、各種電子カメラ類、ファクシミリ等の製品に応用される。
【０００３】
図２に、従来のＣＣＤの断面構造を示す。不純物がドープされたＰ型シリコン基板２１上に電荷転送領域２２が形成され、電荷転送領域２２上にゲート絶縁膜２３が形成されている。ゲート絶縁膜２３上には、第１ゲート電極２４と転送電極が交互に形成されている。各ゲート電極に電圧を印加すると、各ゲート電極の下部に蓄電された電荷が１電極ずつ順次転送され、出力部において電荷が電圧として取り出される。
【０００４】
以下、図面を参照しながら、従来のＣＣＤの製造方法を説明する。即ち、まず、図３（ａ）に示すように、Ｐ型シリコン基板２１上に電荷転送領域２２を形成し、電荷転送領域２２上にゲート絶縁膜２３を形成する。続いて、ゲート絶縁膜２３上に第１ゲート電極２４をパターニングして形成する。
【０００５】
次に、図３（ｂ）に示すように、第１ゲート電極２４を酸化してシリコン酸化膜２５で被う。次いで、図３（ｃ）に示すように、隣接する第１ゲート電極２４の間かつゲート絶縁膜２３上に第２ゲート電極２７を形成する。これにより、第１ゲート電極２４と第２ゲート電極２７は、ゲート絶縁膜２３上で交互に配置され、また、各ゲート電極間には、シリコン酸化膜２５が形成され、シリコン酸化膜２５によって各ゲート電極が互いに電気的に絶縁されるようになる。
【０００６】
この方法では、シリコン酸化膜２５を形成する際、ゲート絶縁膜２３の近傍程、酸素の供給が不足して膜の形成速度が低下するため、図中に示すように、第１ゲート電極２４の側壁においては、ゲート絶縁膜２３の近傍程、シリコン酸化膜２５の膜厚が小さくなる。第２ゲート電極２７は、シリコン酸化膜２５に接した状態で形成されるため、ゲート絶縁膜２３上の角部３２が鋭角の形状になる。この状態で各ゲート電極に電圧を印加すると、角部３２に電界が集中して第１ゲート電極２４と第２ゲート電極２７との間で絶縁破壊を起こすことがあった。
【０００７】
この問題に対して、従来は、第１ゲート電極２４の酸化反応の条件を適宜変更する方法や、第１ゲート電極２４上のシリコン酸化膜２５の膜厚ｔ２（図３（ｂ））を大きくして各ゲート電極間の絶縁破壊電圧を高める方法で対応していた。
【０００８】
【発明が解決しようとする課題】
しかし、いずれの方法によっても上記した問題は解決されず、特にシリコン酸化膜２５の膜厚ｔ２“を大きくした場合は、それに伴って、ゲート電極間の距離ｇ２（図３（ｃ））も大きくなってしまい、ＣＣＤの電荷転送効率が低下していた。また、このとき、第１ゲート電極２４の側壁部の膜厚ｔ２‘とゲート絶縁膜２３に接した部分の膜厚ｔ２“（図３（ｂ））との厚み差（ｔ２‘−ｔ２“）が大きくなり、ゲート絶縁膜２３上の角部３２の角度が小さくなって、絶縁破壊が起こり易くなることもあった。
【０００９】
本発明の目的は、このような従来技術における問題点を解決し、高性能、高耐電圧の電荷結合素子を安定かつ容易に製造する方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記した問題を解決するために、本発明の電荷結合素子の製造方法においては、半導体基板上に形成された電荷転送領域上に第一の絶縁膜を形成し、前記第一の絶縁膜上に所定の間隔をおいて第一の転送電極を複数形成し、当該第一の転送電極を、その側部において前記第一の絶縁膜の近傍程薄くなるように前記第一の転送電極を酸化して形成した酸化膜で被った後、当該酸化膜と前記第一の絶縁膜上に第二の絶縁膜を形成し、前記第二の絶縁膜を異方性エッチングして前記第一の転送電極を被う酸化膜の側部のうち前記第一の絶縁膜の近傍における膜厚の薄い部分に前記第二の絶縁膜を残存させて、前記第一の転送電極の側部でほぼ均一な厚さになるように、前記第一の絶縁膜及び前記第二の絶縁膜からなるサイドウォールを形成し、さらに前記第一の絶縁膜上に第二の転送電極を形成する。
【００１１】
この製造方法により、実質的に電荷転送効率の低下もなくなり、また、ゲート電極間の絶縁破壊電圧が高められることから、高性能、高耐電圧の電荷結合素子が安定かつ容易に製造できるようになる。
【００１２】
【発明の実施の形態】
以下、図面を参照しながら、本発明のＣＣＤの製造方法の一例を説明する。まず、図１（ａ）に示すように、Ｐ型シリコン基板１１上にＮ型不純物領域１２をイオン注入法により形成し、電荷転送領域１２上に、ゲート絶縁膜１３を酸化膜の上から窒化膜が形成された２層構造となるように形成し、ゲート絶縁膜１３上に多結晶ポリシリコンを用いて第１ゲート電極１４をパターニングして形成する。
【００１３】
次に、図１（ｂ）に示すように、第１ゲート電極１４中のシリコンを酸化して電極の表面に酸化膜を成長させ、第１ゲート電極１４をシリコン酸化膜１５で被う。この方法では、前述した理由により、図中に示すように、第１ゲート電極１４の側壁においては、ゲート絶縁膜１３の近傍程、シリコン酸化膜１５の膜厚が小さくなる。例えば、第１ゲート電極１４上のシリコン酸化膜１５の膜厚ｔ１が約１５０ｎｍのときは、側壁部の膜厚ｔ１‘とゲート絶縁膜１３に接する位置の膜厚ｔ１“はそれぞれ約１１０ｎｍ、約８０ｎｍとなり、両者の厚み差（ｔ１‘―ｔ１“）は約３０ｎｍとなる。
【００１４】
次いで、図１（ｃ）に示すように、ゲート絶縁膜１３とシリコン酸化膜１５上にシリコン酸化物を用いてＣＶＤ法により絶縁膜１６を形成し、続いて、図１（ｄ）に示すように、絶縁膜１６を異方性エッチングして、絶縁膜１６の一部を残存させてシリコン酸化膜１５の側部にゲート絶縁膜１３に接するサイドウォール１６ａを形成する。ここで、絶縁膜１６は、例えば、シリコン酸化膜１５の第１ゲート電極１４上の膜厚ｔ１とゲート絶縁膜１３に接した部分の膜厚ｔ１‘’（図１（ｂ））との厚み差（ｔ１−ｔ１“）が３０ｎｍ以上になるときは、絶縁膜１６の厚さが３０ｎｍ以上になるように形成するのが好ましい。
【００１５】
ここで、ゲート絶縁膜１３の少なくともその表層部と絶縁膜１６には、異方性エッチングの速度が相違する異種の材料を用いるのが好ましい。ゲート絶縁膜１３の少なくともその表層部と絶縁膜１６に同種の材料を用いると、ゲート絶縁膜１３上で絶縁膜１６が除去された段階でエッチングを終了させることが困難となり、ゲート絶縁膜１３のエッチングによる侵食が生じることがある。隣接する第１ゲート電極１４の間において残存したゲート絶縁膜１３（膜厚ｔｈ）は、エッチング終了後、第２ゲート電極１７のゲート絶縁膜として、第１ゲート電極１４の下部のゲート絶縁膜１３（膜厚ｔｈ‘）は、第１ゲート電極１４のゲート絶縁膜としてそれぞれ機能する。したがって、上記したようにゲート絶縁膜１３が侵食されて、第１ゲート電極１４と第２ゲート電極１７の各ゲート絶縁膜に厚み差（ｔｈ‘−ｔｈ）が生じると、電圧印加時に各ゲート電極下部の電荷のポテンシャル差となって現れる。
【００１６】
ゲート絶縁膜１３の少なくともその表層部と絶縁膜１６に異種の材料を用いると、絶縁膜１６とゲート絶縁膜１３の異方性エッチングによる選択比を大きくするため絶縁膜毎にエッチングの速度を変えた場合でも、ポテンシャル差に影響を与える厚み差を僅少にすることができる。具体的には、ゲート絶縁膜１３の表層にシリコン窒化膜を用いた場合は、絶縁膜１６にはＮＳＧ膜、ＴＥＯＳ膜、またはＨＴＯ膜のいずれかを用いるのが好ましく、ゲート絶縁膜１３の表層にシリコン酸化膜を用いた場合は、絶縁膜１６にはシリコン窒化膜を用いるのが好ましい。
【００１７】
なお、Ｐ型シリコン基板１１面内において、均一にエッチングが進行する場合は、各絶縁膜の異方性エッチングによる選択比を大きくすると、ゲート絶縁膜１３が大きく侵食され、Ｐ型シリコン基板１１にダメージを与えることがある。したがって、この場合は、絶縁膜１６のエッチングの速度を小さめに設定するのが好ましい。具体的には、異方性エッチングを行う際の下部電極の電力を通常約５００Ｗとするところ、１００〜３００Ｗの範囲に設定し、通常は絶縁膜１６のエッチングの速度が約２５０ｎｍ／分程度になるところ、１〜１０ｎｍ／分、好ましくは１ｎｍ／分未満になるようにするのが好ましい。
【００１８】
続いて、図１（ｅ）に示すように、隣接する第１ゲート電極１４の間かつゲート絶縁膜１３上に第２ゲート電極１７を多結晶ポリシリコンを用いて形成する。これにより、第１ゲート電極１４と第２ゲート電極１７が、ゲート絶縁膜１３上で交互に配置され、また、各ゲート電極間には、シリコン酸化膜１５が形成され、シリコン酸化膜１５によって各ゲート電極間が互いに電気的に絶縁された２相駆動のＣＣＤが構成される。
【００１９】
また、ここでは、サイドウォール１６ａは、ゲート絶縁膜１３の近傍においてシリコン酸化膜１５の厚さが小さくなった領域に残存することで、第１ゲート電極１４の側壁において、シリコン酸化膜１５が素子の深さ方向に見かけ上ほぼ均一な厚さになる。したがって、従来法のようにゲート電極間の距離ｇを大きくしないでも、各ゲート電極間の電界集中が緩和されるようになる。なおここで、距離ｇ１は、シリコン酸化膜１５のゲート絶縁膜１３に接した部分の膜厚ｔ１“（＝約８０ｎｍ）（図１（ｂ））とサイドウォール１６ａの厚さＸ（＝約３０ｎｍ）との和（ｔ１“＋Ｘ）となり、約１１０ｎｍになる。
【００２０】
なお、本発明は、ゲート絶縁膜１３が２層構造以外の構造、例えば、酸化膜のみの単層構造であっても、得られるＣＣＤが２相駆動以外の構成、例えば、３相以上の構成であっても、同様に適用することができる。
【００２１】
【発明の効果】
本発明によれば、ゲート電極間の距離の拡大による電荷転送効率の低下がなく、また、各ゲート電極間の電界集中が緩和されてゲート電極間の絶縁破壊電圧が高められることから、高性能かつ高耐電圧の電荷結合素子を安定かつ容易に製造できるようになり、この電荷結合素子を用いて得られる固体撮像装置が良好な解像度を示すようになる。
【図面の簡単な説明】
【図１】  本発明による電荷結合素子の製造方法を示す工程断面図
【図２】  従来技術による電荷結合素子の概略断面図
【図３】  従来技術による電荷結合素子の製造方法を示す工程断面図
【符号の説明】
１１、２１  Ｐ型シリコン基板
１２、２２  Ｎ型不純物領域(電荷転送領域)
１３、２３  ゲート絶縁膜
１４、２４  第１ゲート電極
１５、２５  シリコン酸化膜
１６  絶縁膜
１６ａ  サイドウォール
１７、２７  第２ゲート電極（転送電極）
３２  （第２ゲート電極の）角部
【図１】
0003649396.tif 000002
【図２】
0003649396.tif 000003
【図３】
0003649396.tif 000004