(57)【特許請求の範囲】
【請求項１】
第１の端子と第２の端子の間を導通状態または非導通状態に切り換える機能と、第２の端子と第３の端子の間を導通状態または非導通状態に切り換える機能を有する半導体スイッチ回路において、
第１の端子と第２の端子との間に接続配置された第１の半導体スイッチ素子と、一端が前記第１の端子に接続された第２の半導体スイッチ素子と、前記第２の半導体スイッチ素子の他端に接続された第１のオープンスタブと、
第２の端子と第３の端子との間に接続配置された第３の半導体スイッチ素子と、一端が前記第３の端子に接続された第４の半導体スイッチ素子と、前記第４の半導体スイッチ素子の他端に接続された第２のオープンスタブとを有し、
前記第１のオープンスタブと前記第２のオープンスタブが共用されていることを特徴とする半導体スイッチ回路。
【請求項２】
前記共用されたオープンスタブは、前記第１の半導体スイッチ素子と第４の半導体スイッチ素子が非導通状態で、かつ、前記第２の半導体スイッチ素子と第３の半導体スイッチ素子が導通状態のときに、第１の端子から第２の半導体スイッチ素子を見たインピーダンスが、第３の端子で用いられる周波数帯でほぼ０になるような電気長に定められていること、あるいは、前記共用されたオープンスタブは、前記第１の半導体スイッチ素子と第４の半導体スイッチ素子が導通状態で、かつ、前記第２の半導体スイッチ素子と第３の半導体スイッチ素子が非導通状態のときに、第３の端子から第４の半導体スイッチ素子を見たインピーダンスが、第１の端子で用いられる周波数帯でほぼ０になるような電気長に定められていることを特徴とする請求項１に記載の半導体スイッチ回路。
【請求項３】
前記半導体スイッチ素子は、電界効果型トランジスタであることを特徴とする請求項１または２に記載の半導体スイッチ回路。
【請求項４】
前記オープンスタブに電源電圧を印加するために電源を接続したことを特徴とする請求項１ないし３のいずれかに記載の半導体スイッチ回路。
【請求項５】
請求項１ないし４のいずれかに記載の半導体スイッチ回路がマイクロ波モノリシック集積回路で構成されていることを特徴とする半導体装置。
【請求項６】
前記半導体スイッチ回路のオープンスタブ部分を除いた回路部分がマイクロ波モノリシック集積回路で構成され、前記マイクロ波モノリシック集積回路を実装する実装基板上に形成されたオープンスタブと前記マイクロ波モノリシック集積回路とが接続されることで前記半導体スイッチ回路が構成されていることを特徴とする請求項５に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体スイッチ回路、特に超短波帯から準マイクロ波帯での高周波信号の断続又は切り換えを行うための半導体スイッチ回路および半導体装置に関する。
【０００２】
【従来の技術】
準マイクロ波帯に至る高周波信号を扱う各種の無線機器等の装置では、高周波信号の伝送を断続し、又は切り換えるために半導体スイッチ回路が用いられており、この種のスイッチ回路では、低消費電力を実現するために、ＧａＡｓ化合物半導体による電界効果トランジスタであるＭＥＳＦＥＴ（Metal Semiconductor
Field Effect Transistor）等が用いられる。
【０００３】
図９には、このような半導体スイッチ回路の一例が示されており、図示されるように、この半導体スイッチ回路は、高周波信号が印加される入力端子７１と、高周波信号が出力される出力端子７２との間に、入出力の開閉を行う第１の電界効果トランジスタ（以下、第１のＦＥＴとする）７７が設けられ、この第１のＦＥＴ７７のドレインが入力端子７１に、ソースが出力端子７２に接続されている。この第１のＦＥＴ７７のゲートには、抵抗８１を介して切り換え動作用端子７３が設けられ、この切り換え動作用端子７３から切り換え信号が印加される。
【０００４】
また、入力端子７１と接地電位の端子７６との間に、アイソレーション特性を維持するための第２の電界効果トランジスタ（以下、第２のＦＥＴとする）７８が配置され、この第２のＦＥＴ７８のドレインが入力端子７１に、ソースが接地電位の端子７６側に接続されている。この第２のＦＥＴ７８のゲートには、ゲートに接続した抵抗８２を介して切り換え動作用端子７４が設けられ、この切り換え動作用端子７４から切り換え信号が印加される。なお、第１のＦＥＴ７７及び第２のＦＥＴ７８は、ＭＥＳＦＥＴである。
【０００５】
このような構成では、ＦＥＴ７７，７８としてディプリーション型のＮチャンネルＦＥＴを適用したとき、正電圧印加で動作するように構成されており、第２のＦＥＴ７８のソース側には、抵抗８３を介して端子（外部バイアス端子）７５が設けられ、この端子７５に正のバイアス電圧を印加している。従って、この図９の半導体スイッチ回路では、切り換え信号を切り換え動作用端子７３，７４から、各ＦＥＴ７７，７８に閾値電圧より高い正のバイアス電圧と接地電位を印加することにより、入力端子７１と出力端子７２の開閉機能が得られることになる。
【０００６】
また同時に、第２のＦＥＴ７８は第１のＦＥＴ７７が導通状態となるとき、非導通状態となり、また第１のＦＥＴ７７が非導通状態となるとき、導通状態となる。このような第２のＦＥＴ７８の動作によれば、特に第１のＦＥＴ７７が非導通状態の時における入力端子７１と出力端子７２間のアイソレーション特性を良好に維持することができる。
【０００７】
また、第２のＦＥＴ７８のソースと接地電位の端子７６との間には、半導体スイッチ回路をＩＣチップ化して半導体装置にした場合、ボンデイングワイヤやリードフレームにより生じる寄生インダクタンス成分８５が発生する。ここで、寄生インダクタンス８５は、周波数が高くなるに連れてインピーダンスが大きくなるため、高周波領域で第２のＦＥＴ７８と接地電位の端子７６との間のインピーダンスが大きくなり十分に入力端子のインピーダンスを下げることができなくなる。これにより、第１のＦＥＴ７７が非導通状態で第２のＦＥＴ７８が導通状態の時における入力端子７１と出力端子７２間のアイソレーション特性を良好に維持できなくなる。
【０００８】
そこで、この半導体スイッチ回路においては、寄生インダクタンス成分８５に対し直列に容量素子８４を接続し、入力端子７１と出力端子７２の間のアイソレーション特性を改善している。すなわち、この容量素子８４は、特定の周波数に対し寄生インダクタンス８５と直列共振する値に設定されている。入力端子７１と出力端子７２の間のアイソレーション特性を改善すべき周波数をｆとし、インダクタンス成分８５の値をＬ、容量素子８４の値をＣとすると、これらにより直列共振するための条件は、Ｃ＝１／（４π2×ｆ2×Ｌ）となる。従って、容量素子８４のＣの値を選択し、特定の周波数に対して直列共振状態とすることにより、入力端子７１と接地電位の端子７６との間のインピーダンスを最小化することができる。これにより、第１のＦＥＴ７７が非導通状態で第２のＦＥＴ７８が導通状態の時における入力端子７１と出力端子７２間のアイソレーション特性を良好に維持している。また、容量素子８４は上記の機能以外に、外部バイアス端子７５に印加する電源電圧が接地電位の端子７６に印加されないようにするＤＣブロックの機能も有している。
【０００９】
【発明が解決しようとする課題】
しかしながら、容量素子８４を半導体チップ上の金属−絶縁体キャパシタとして形成した後、ＦＥＴとともに１チップに集積化したマイクロ波モノリシック集積回路（以下、ＭＭＩＣとする）を構成する場合、ボンデイングワイヤやリードフレームにより生じる寄生インダクタンス８５の値が特定できないため、容量素子８４を最適な値に設定するために多くの実験と時間を要していた。
【００１０】
さらに、容量素子８４は、純粋な容量成分だけで存在せず、金属配線などの寄生インダクタンス成分を含んだ容量として存在している。このため、直列共振する条件のインダクタンス成分は、寄生インダクタンス８５と容量素子８４のインダクタンス成分の和に相当するため、金属配線の形状なども考慮しなければ容量素子８４の値を設定することが困難であった。
【００１１】
また、ボンデイングワイヤやリードフレームにより生じる寄生インダクタンス８５と容量素子８４のインダクタンス成分の和に相当する全体のインダクタンス成分は、一般に数ｎＨ以下の微小なインダクタンス値を有している。このため、周波数が低い領域で直列共振を発生させるためにはインダクタンスに対して大きい容量成分が必要となる。このとき、インダクタンスに対して容量成分が大きくなると直列共振のインピーダンスが０になる周波数付近でのインピーダンスの変化量が小さくなる。このため、直列共振のインピーダンスが小さい周波数帯域が共振周波数に対して広くなるので、十分なアイソレーションを得られる周波数帯域を広範囲に確保できる。それに対して周波数が高くなると、直列共振を発生させるためにはインダクタンスに対して小さい容量成分が必要なる。このとき、直列共振のインピーダンスが０になる周波数付近でのインピーダンスの変化量が大きくなる。このため、インピーダンスが小さい周波数帯域が共振周波数に対して狭くなるので、十分なアイソレーションを得られる周波数帯域は非常に狭くなる。
【００１２】
具体的な例として、直列共振のインダクタンスＬが１ｎＨのとき、共振周波数ｆが８００ＭＨｚであれば容量Ｃはおよそ３９．６ｐＦであり、共振周波数ｆが５ＧＨｚであれば容量Ｃはおよそ１ｐＦである。このとき、直列共振のインピーダンスＺが１Ω以下になる周波数帯域は、Ｚ＝２πｆＬ−１／（２πｆＣ）の関係式を変形した２πＬｆ2−ｆ−１／（２πＣ）＝０の共振周波数ｆの２次方程式から求めることができる。この式から共振周波数が８００ＭＨｚときの直列共振のインピーダンスが１Ω以下になる周波数帯域は、７２４ＭＨｚから８８９ＭＨｚの間であり、共振周波数８００ＭＨｚに対して２０．６％と広範囲である。これに対して、共振周波数が５ＧＨｚときの直列共振のインピーダンスが１Ω以下になる周波数帯域は、４．９５４ＧＨｚから５．１１３ＧＨｚの間であり、共振周波数５ＧＨｚに対して３．１８％と非常に狭い範囲になってしまう。このため、高周波帯域で十分はアイソレーションを取ることができない場合が発生していた。
【００１３】
また、このように高周波帯域では、容量素子８４の容量値が小さくなるため、微小な容量のずれで共振周波数が大幅に変化するため、容量を最適な値に調整するのが非常に難しという問題があった。
【００１４】
本発明は、上記問題点を解決するためになされたもので、周波数の高い高周波信号を対象とする場合でも、十分なアイソレーション特性を維持することができる半導体スイッチ回路および半導体装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記目的を達成するため本発明の半導体スイッチ回路および半導体装置は、第１の端子と第２の端子の間を導通状態または非導通状態に切り換える機能と、第２の端子と第３の端子の間を導通状態または非導通状態に切り換える機能を有する半導体スイッチ回路において、第１の端子と第２の端子との間に接続配置された第１の半導体スイッチ素子と、一端が前記第１の端子に接続された第２の半導体スイッチ素子と、前記第２の半導体スイッチ素子の他端に接続された第１のオープンスタブと、第２の端子と第３の端子との間に接続配置された第３の半導体スイッチ素子と、一端が前記第３の端子に接続された第４の半導体スイッチ素子と、前記第４の半導体スイッチ素子の他端に接続された第２のオープンスタブとを有し、前記第１のオープンスタブと前記第２のオープンスタブが共用されていることを特徴とする。
【００１６】
上記の構成によれば、前記第２、第４の半導体スイッチ素子の他端に接続された第１、第２のオープンスタブは分布定数素子であるため、オープンスタブの電気長が所定の周波数の波長λに対してλ／４の奇数倍のときにオープンスタブのインピーダンスが０の状態になる。さらに、オープンスタブは、一般的に容量とインダクタンスとを組み合わせた直列共振の集中定数素子に比較して、インピーダンスが０になる付近のインピーダンス変化が小さい。すなわち、高周波帯において直列共振の集中定数素子は、直列共振を構成する集中定数素子のインダクタンス値の影響により、直列共振のインピーダンス値が小さいところでのインピーダンス変化が急峻になり、直列共振のインピーダンスの小さい周波数帯域を狭くする。これに対して、オープンスタブは、インダクタンス成分を発生させるボンデイングワイヤやリードフレームに接続されていないため、インダクタンス成分の影響を受けることなくインピーダンスの小さい周波数帯域を十分に広く確保できる。しかも、第１のオープンスタブと第２のオープンスタブが共用されているため、オープンスタブを１つ用いるだけで良いので小型および安価に構成することができる。
【００１７】
また、オープンスタブは、インダクタンス成分を発生させるボンデイングワイヤやリードフレームに接続された場合においても、その微小なインダクタンス成分は、オープンスタブの電気長を長くさせる影響を与えるが、オープンスタブのインピーダンスの小さい周波数帯域を狭くする影響を殆ど与えない。
【００１８】
また、高周波帯域において、オープンスタブのインピーダンスの小さい周波数帯域が広いため、オープンスタブの電気長を容易に設定することができ、かつ、オープンスタブの電気長の調整も簡単に行なうことができる。
【００１９】
従って、高い周波数の高周波信号を入出力端子に加える場合でも、第１の半導体スイッチ素子の非導通時における第２の半導体スイッチ素子の導通を低インピーダンスで行うことができ、良好なアイソレーション特性を得ることが可能となる。
【００２０】
【発明の実施の形態】
［第１参考例、図１］以下、本発明を理解する上で参考となる参考例である半導体スイッチ回路について、図１に基づいて説明する。
【００２１】
図１に示す半導体スイッチ回路は、高周波信号が印加される入力端子１と、高周波信号が出力される出力端子２との間に、入出力の開閉を行う第１のＦＥＴ７が設けられ、この第１のＦＥＴ７のドレインが入力端子１に、ソースが出力端子２に接続される。この第１のＦＥＴ７のゲートには、抵抗１１を介して切り換え動作用端子４が設けられ、この切り換え動作用端子４から切り換え信号が印加される。
【００２２】
また、入力端子１にアイソレーション特性を維持するために第２のＦＥＴ８のドレインが接続され、この第２のＦＥＴ８のソースにオープンスタブ１４が接続されている。この第２のＦＥＴ８のゲートには、抵抗１２を介して切り換え動作用端子５が接続され、この切り換え動作用端子５から切り換え信号が印加される。
【００２３】
このような構成では、ＦＥＴ７，８としてディプリーション型のＮチャンネルＦＥＴを適用したとき、正電圧印加で動作するように構成されており、第２のＦＥＴ８のソース側には、抵抗１３を介して端子（外部バイアス端子）６が設けられ、この端子６に正のバイアス電圧を印加している。また、第２のＦＥＴ８のソース側から抵抗１６を介して第２のＦＥＴ８のドレイン側に正のバイアス電圧が印加され、さらに、第２のＦＥＴ８のドレイン側から抵抗１７を介して第１のＦＥＴ７のソース側に正のバイアス電圧が印加される。従って、この図１の半導体スイッチ回路では、切り換え信号を切り換え動作用端子４，５から、各ＦＥＴ７，８に閾値電圧より高い正のバイアス電圧と接地電位を印加することにより、入力端子１と出力端子２の開閉機能が得られることになる。
【００２４】
また、オープンスタブ１４は、第１のＦＥＴ７が非導通状態で、かつ、第２のＦＥＴ８が導通状態のときに、入力端子１から第２のＦＥＴ８を見たインピーダンスが、入力端子１に入力され出力端子２から出力される所定の高周波信号に用いられる周波数帯でほぼ０になるような電気長に定められている。具体的なオープンスタブ１４の電気長は、所定の高周波信号の波長λ0に対して、オープンスタブ１４のインピーダンスが０になるλ0／４の電気長に設定する。また、導通状態のＦＥＴ８や配線の寄生インダクタスの影響を受けたときにはオープンスタブの電気長が若干長くなるので、補正するためにオープンスタブの電気長はλ0／４の電気長よりも若干短い電気長に設定する。
【００２５】
参考例１では、図１の切り換え動作用端子４に閾値電圧よりも高い正の切り換え信号電圧（例えば＋ＡＶ）を印加し、切り換え動作用端子５に接地電位を与える一方、端子６には正の電圧（＋ＡＶ）と同一又はそれより０．５Ｖ程度低い電圧［＋Ｂ（Ａ−０．５≦Ｂ≦Ａ）Ｖ］を印加することにより、第１のＦＥＴ７が導通状態となる。この結果、入力端子１と出力端子２が導通状態となり、入力端子１に印加される高周波信号は第１のＦＥＴ７のドレイン・ソース間を通過して出力端子２から出力可能な状態となる。
【００２６】
この状態では、第２のＦＥＴ８は非導通状態となって、入力端子１とオープンスタブ１４との間を高インピーダンスに維持しており、高周波信号の用いられる周波数帯でインピーダンスが０になるオープンスタブ１４が、入力端子１から出力端子２へ通過する高周波信号に影響を及ぼすことは殆どない。
【００２７】
一方、図１の切り換え動作用端子４に接地電位を与え、切り換え動作用端子５に正の電圧＋ＡＶを印加し、端子６には上記＋ＢＶを印加することにより、第１のＦＥＴ７が非導通状態となり、入力端子１と出力端子２が非導通状態となり、入力端子１に印加される高周波信号は通過できない状態となる。
【００２８】
この状態では、第２のＦＥＴ８は導通状態となり、スイッチ回路のアイソレーション特性を維持することになる。しかも、この際には、第２のＦＥＴ８のソースとグランドの間にインダクタンスを持つことにより発生する高い周波数でのアイソレーション特性の低下が、オープンスタブ１４の存在により防止される。すなわち、オープンスタブ１４のインピーダンスが０付近になることにより、高い周波数でオープンスタブ１４がグランドに接続された状態になり、入力端子１とグランドとの間が非常に低インピーダンスとなるので、入力端子１と出力端子２との間のアイソレーション特性を良好に維持することとなる。
【００２９】
［第２参考例、図２］以下、本発明の第２の参考例である半導体スイッチ回路について、図２に基づいて説明する。
【００３０】
図２に示す第２参考例の半導体スイッチ回路は、第１参考例と構成が殆ど同一で、異なる点は、第２のＦＥＴ８のソースに印加する電圧が、端子６から抵抗１３を介してオープンスタブ１４に加えられ、オープンスタブ１４から第２のＦＥＴ８のソースに印加されていることである。
【００３１】
図２に示す構成では、オープンスタブ１４のインピーダンスは、半導体スイッチ回路の動作状態の周波数帯でほぼ０になっているため、端子６の電源のインピーダンスが抵抗１６、抵抗１７を介して入力端子１、出力端子２のインピーダンスに影響を与えることが殆どない。このため、入力端子１に入力されて出力端子２に出力される高周波信号に悪影響を与えることがない。
【００３２】
［第３参考例、図３］以下、本発明の第３の参考例である半導体スイッチ回路について、図３に基づいて説明する。
【００３３】
図３に示す第３参考例の半導体スイッチ回路は、携帯電話などの移動体通信機のフロントエンド部分で使用され、アンテナ端子に送信端子を接続するか受信端子を接続するかの切り換えに用いられている。
【００３４】
この図３に示す半導体スイッチ回路は、高周波の受信信号が受信回路に入力される受信端子２１と、受信信号を受信するアンテナと接続しているアンテナ端子２２との間に、入出力の開閉を行う第１のＦＥＴ２７が設けられ、この第１のＦＥＴ２７のドレインが受信端子２１に、ソースがアンテナ端子２２に接続される。この第１のＦＥＴ２７のゲートには、抵抗３１を介して切り換え動作用端子２４が設けられ、この切り換え動作用端子２４から切り換え信号が印加される。
【００３５】
また、受信端子２１にアイソレーション特性を維持するために第２のＦＥＴ２８のドレインが接続され、この第２のＦＥＴ２８のソースにオープンスタブ３４が接続されている。この第２のＦＥＴ２８のゲートには、ゲートに接続した抵抗３２を介して切り換え動作用端子２５が設けられ、この切り換え動作用端子２５から切り換え信号が印加される。
【００３６】
また、送信回路から出力された高周波の送信信号が入力される送信端子２３と、送信信号を送信するアンテナと接続しているアンテナ端子２２との間に、開閉を行う第３のＦＥＴ２９が設けられ、この第３のＦＥＴ２９のドレインがアンテナ端子２２に、ソースが送信端子２３に接続される。この第３のＦＥＴ２９のゲートには、抵抗３８を介して切り換え動作用端子３０が設けられ、この切り換え動作用端子３０から切り換え信号が印加される。
【００３７】
このような構成では、ＦＥＴ２７，２８，２９としてディプリーション型のＮチャンネルＦＥＴを適用したとき、正電圧印加で動作するように構成されており、第２のＦＥＴ２８のソース側には、抵抗３３を介して端子（外部バイアス端子）２６が設けられ、この端子２６に正のバイアス電圧を印加している。また、第２のＦＥＴ２８のソース側から抵抗３６介して第２のＦＥＴ２８のドレイン側に正のバイアス電圧を印加され、さらに、第２のＦＥＴ２８のドレイン側から抵抗３７を介して第１のＦＥＴ２７のソース側に正のバイアス電圧を印加され、また、第２のＦＥＴ２８のソース側から抵抗３９を介して第３のＦＥＴ２９のソース側に正のバイアス電圧を印加される。従って、この図３の半導体スイッチ回路では、切り換え信号を切り換え動作用端子２４，２５，３０から、各ＦＥＴ２７，２８，２９に閾値電圧より高い正のバイアス電圧と接地電位を印加することにより、受信端子２１とアンテナ端子２２の開閉機能および送信端子２３とアンテナ端子２２の開閉機能が得られることになる。
【００３８】
また、オープンスタブ３４は、第１のＦＥＴ２７が非導通状態で、かつ、第２のＦＥＴ２８と第３のＦＥＴ２９が導通状態のときに、受信端子２１から第２のＦＥＴ２８を見たインピーダンスが、送信端子２３から入力される高周波の送信信号に用いられる周波数帯でほぼインピーダンスが０になるような電気長に定められている。具体的なオープンスタブ３４の電気長は、高周波の送信信号の波長λ0に対して、オープンスタブ３４のインピーダンスが０になるλ0／４の電気長に設定する。また、導通状態のＦＥＴ２８や配線の寄生インダクタスの影響を受けたときにはオープンスタブの電気長が若干長くなるので、補正するためにオープンスタブの電気長はλ0／４の電気長よりも若干短い電気長に設定する。
【００３９】
参考例３では、図３の切り換え動作用端子２４に閾値電圧よりも高い正の切り換え信号電圧（例えば＋ＡＶ）を印加し、切り換え動作用端子２５と切り換え動作用端子３０に接地電位を与える一方、端子２６には正の電圧（＋ＡＶ）と同一又はそれより０．５Ｖ程度低い電圧［＋Ｂ（Ａ−０．５≦Ｂ≦Ａ）Ｖ］を印加することにより、第１のＦＥＴ２７が導通状態となる。この結果、受信端子２１とアンテナ端子２２が導通状態となり、アンテナ端子２２に受信された受信信号は第１のＦＥＴ２７のソース・ドレイン間を通過して受信端子２１に通過可能な状態となる。
【００４０】
この状態では、第３のＦＥＴ２９は非導通状態なって、送信端子２３とアンテナ端子２２の間を高インピーダンスに維持することで、アンテナ端子２２に受信された受信信号の送信端子２３への漏れを防いでいる。また、第２のＦＥＴ２８は非導通状態となって、受信端子２１とオープンスタブ３４との間を高インピーダンスに維持しており、高周波信号の用いられる周波数帯でインピーダンスが０になるオープンスタブ３４がアンテナ端子２２から受信端子２１へ通過する高周波の受信信号に影響を及ぼすことは殆どない。
【００４１】
一方、図３の切り換え動作用端子２４に接地電位を与え、切り換え動作用端子２５と切り換え動作用端子３０に正の電圧＋ＡＶを印加し、端子２６には上記＋ＢＶを印加することにより、第３のＦＥＴ２９が導通状態となり、送信端子２３とアンテナ端子２２が導通状態となり、送信端子２３から入力される高周波の送信信号がアンテナ端子２２に印加され、送信信号は、アンテナ端子２２に接続されたアンテナから送信される。
【００４２】
この状態では、第１のＦＥＴ２７が非導通状態であり、かつ、第２のＦＥＴ２８が導通状態となるため、スイッチ回路のアイソレーション特性を維持することになる。しかも、この際には、第２のＦＥＴ２８のソースとグランドの間にインダクタンスを持つことにより発生する高い周波数でのアイソレーション特性の低下が、オープンスタブ３４の存在により防止される。すなわち、オープンスタブ３４のインピーダンスが０付近になることにより、高い周波数でオープンスタブ３４がグランドに接続された状態になり、受信端子２１とグランドとの間が非常に低インピーダンスとなるので、アンテナ端子２２から受信端子２１に漏れてくる送信信号を殆ど遮断することができ、送信端子２３と受信端子２１の間のアイソレーション特性を良好に維持することとなる。
【００４３】
［第４参考例、図４］以下、本発明の第４の参考例である半導体スイッチ回路について、図４に基づいて説明する。
【００４４】
図４に示す第４参考例の半導体スイッチ回路は、第３参考例に第４のＦＥＴ４１と第２のオープンスタブ４２が追加された構成になっている。すなわち、第４参考例の半導体スイッチ回路は、第３参考例の半導体スイッチ回路の送信端子２３に第４のＦＥＴ４１のドレイン側が接続され、この第４のＦＥＴ４１のゲートには、抵抗４４を介して切り換え動作用端子４０が設けられ、この切り換え動作用端子４０から切り換え信号が印加される。さらに、第４のＦＥＴ４１のソース側に第２のオープンスタブ４２が接続されている。また、第４のＦＥＴ４１のソース側から抵抗４３介して端子２６から正のバイアス電圧を印加され、さらに、第４のＦＥＴ４１のソース側から抵抗３９を介して第３のＦＥＴのソース側に正のバイアス電圧を印加されている。
【００４５】
また、第２のオープンスタブ４２は、第１のＦＥＴ２７と第４のＦＥＴ４１が導通状態で、かつ、第２のＦＥＴ２８と第３のＦＥＴ２９が非導通状態のときに、送信端子２３から第４のＦＥＴ４１を見たインピーダンスが、アンテナ端子２２から受信される高周波の受信信号に用いられる周波数帯でほぼ０になるような電気長に定められている。具体的なオープンスタブ３４の電気長は、高周波の受信信号の波長λ0に対して、第２のオープンスタブ４２のインピーダンスが０になるλ0／４の電気長に設定する。また、導通状態のＦＥＴ４１や配線の寄生インダクタスの影響を受けたときにはオープンスタブの電気長が若干長くなるので、補正するためにオープンスタブの電気長はλ0／４の電気長よりも若干短い電気長に設定する。また、第１のオープンスタブ３４の電気長の設定は第３参考例と同様である。
【００４６】
第４参考例では、このように第３参考例に第４のＦＥＴ４１と第２のオープンスタブ４２を付加することにより、アンテナ端子２２から受信端子２１に受信信号が受信される受信状態のときに、第４参考例は第３参考例に比較してアンテナ端子２２から送信端子２３の受信信号の漏れをさらに抑えることができる。
【００４７】
すなわち、図４の切り換え動作用端子２５と切り換え動作用端子３０に接地電位を与え、切り換え動作用端子２４と切り換え動作用端子４０に正の電圧＋ＡＶを印加し、端子２６には上記＋ＢＶを印加することにより、第１のＦＥＴ２７と第４のＦＥＴ４１が導通状態となり、アンテナ端子２２と受信端子２１が導通状態となり、アンテナ端子２２から受信される高周波の受信信号が受信端子２１に印加され、受信信号は、受信端子２１に接続された受信回路に受信される。
【００４８】
この状態では、第３のＦＥＴ２９が非導通状態であり、かつ、第４のＦＥＴ４１が導通状態となるため、スイッチ回路のアイソレーション特性を維持することになる。しかも、この際には、第４のＦＥＴ４１のソースとグランドの間にインダクタンスを持つことにより発生する高い周波数でのアイソレーション特性の低下が、第２のオープンスタブ４２の存在により防止される。すなわち、第２のオープンスタブ４２のインピーダンスが０付近になることにより、高い周波数で第２のオープンスタブ４２がグランドに接続された状態になり、送信端子２３とグランドとの間が非常に低インピーダンスとなるので、アンテナ端子２２から送信端子２３に漏れてくる受信信号を殆ど遮断することができ、送信端子２３と受信端子２１の間のアイソレーション特性を良好に維持するとともに受信信号の漏れによる受信感度の低下を防いでいる。
【００４９】
［第１実施例、図５］以下、本発明の実施例である半導体スイッチ回路について、図５に基づいて説明する。
【００５０】
図５に示す第１実施例の半導体スイッチ回路は、第４参考例と構成が殆ど同一で、異なる点は、第１のオープンスタブと第２のオープンスタブを共通にしたことである。このような回路構成は、受信信号と送信信号が同一または非常に近い周波数帯域で用いられるときに有効である。
【００５１】
すなわち、図５に示す第１実施例では、第２のＦＥＴ２８のソース側にオープンスタブ４５が接続され、かつ、第４のＦＥＴ４１のソース側にもオープンスタブ４５が接続されている。これにより、第２のＦＥＴ２８と第４のＦＥＴ４１がオープンスタブ４５を共用することで、オープンスタブ４５のインピーダンスがほぼ０になる周波数帯域が受信周波数帯域と送信周波数帯域をカバーすることができるので、送信状態と受信状態のアイソレーション特性を良好に維持することができる。また、第１実施例の半導体スイッチ回路を実際に構成する場合には、オープンスタブを１つ用いるだけで良いので第４参考例に比較して小型および安価に構成することができる。
【００５２】
また、オープンスタブ４５は、第１のＦＥＴ２７と第４のＦＥＴ４１が非導通状態で、かつ、第２のＦＥＴ２８と第３のＦＥＴ２９が導通状態のときに、受信端子２１から第２のＦＥＴ２８を見たインピーダンスが、送信端子２３から入力される高周波の送信信号に用いられる周波数帯でほぼインピーダンスが０になるような電気長に定められている。具体的なオープンスタブ４５の電気長は、高周波の送信信号の波長λ0に対して、オープンスタブ４５のインピーダンスが０になるλ0／４の電気長に設定する。また、導通状態のＦＥＴ２８や配線の寄生インダクタスの影響を受けたときにはオープンスタブの電気長が若干長くなるので、補正するためにオープンスタブの電気長はλ0／４の電気長よりも若干短い電気長に設定する。また、同様にオープンスタブ４５は、第１のＦＥＴ２７と第４のＦＥＴ４１が導通状態で、かつ、第２のＦＥＴ２８と第３のＦＥＴ２９が非導通状態のときに、送信端子２３から第４のＦＥＴ４１を見たインピーダンスが、受信端子２１から出力される高周波の受信信号に用いられる周波数帯でほぼインピーダンスが０になるような電気長に定めてもよい。
【００５３】
また、第３参考例、第４参考例および第１実施例の半導体スイッチ回路において、第２参考例のように抵抗を介してオープンスタブに電源を印加することにより、電源のインピーダンスが送信信号や受信信号に影響を与えることを防ぐことができる。
【００５４】
［第５参考例、図６］以下、本発明の第５の参考例である半導体装置について、図６に基づいて説明する。
【００５５】
図６に示す第５参考例の半導体装置（形状：縦2.9ｍｍ、横2.8ｍｍ、厚さ1.1ｍｍ）は、第４参考例の半導体スイッチ回路を半導体基板上に形成したＭＭＩＣを樹脂でモールドして半導体装置として構成している。すなわち、第５参考例の半導体装置は、第４参考例の半導体スイッチ回路を形成したＭＭＩＣ５１に受信端子５８、送信端子５６、アンテナ端子５４、電源端子５７、切り換え動作用端子５５、切り換え動作用端子５３が接続され、ＭＭＩＣ５１および各々の端子を樹脂パッケージ５２で封止して形成している。このような構成を行うことにより、複雑な半導体スイッチ回路を小型なチップ部品として作製することができる。
【００５６】
また、切り換え動作用端子５３の電圧がオンで切り換え動作用端子５５オフのときに第４参考例の半導体スイッチ回路の切り換え動作用端子２５と３０に電圧が印可され、かつ、切り換え動作用端子２４と４０が接地電位の状態に設定されている。また、切り換え動作用端子５３の電圧がオフで切り換え動作用端子５５オンのときに第４参考例の半導体スイッチ回路の切り換え動作用端子２４と４０に電圧が印可され、かつ、切り換え動作用端子２５と３０が接地電位の状態に設定されている。これにより、送信と受信の切り換えを行なっている。
【００５７】
また、第５参考例のＭＭＩＣ５１に形成した半導体スイッチ回路では、第１のオープンスタブのインピーダンスが送信周波数５．２ＧＨｚの周波数帯域でほぼ０になるように第１のオープンスタブの電気長が設定され、さらに、第２のオープンスタブのインピーダンスが受信周波数５．８ＧＨｚの周波数帯域でほぼ０になるように第２のオープンスタブの電気長が設定されている。
【００５８】
このとき、図６に示す第５参考例の半導体装置のアイソレーション特性を図７に示す。
【００５９】
図７に示す実線の特性は、送信端子５６とアンテナ端子５４が導通状態で、かつ、アンテナ端子５４と受信端子５８が非導通状態のときの送信端子５６と受信端子５８とのアイソレーション特性を示している。図７に示すように実線のアイソレーション特性は、送信周波数５．２ＧＨｚ付近で２５ｄＢ以上のアイソレーションを送信端子５６と受信端子５８の間で確保している。
【００６０】
また、図７に示す点線の特性は、アンテナ端子５４と受信端子５８が導通状態で、かつ、アンテナ端子５４と送信端子５６が非導通状態のときの送信端子５６と受信端子５８とのアイソレーション特性を示している。図７に示すように点線のアイソレーション特性は、受信周波数５．８ＧＨｚ付近で２５ｄＢ以上のアイソレーションを送信端子５６と受信端子５８の間で確保している。
【００６１】
このように、第５参考例の半導体装置は、５ＧＨｚ以上の高周波帯域で送信端子５６と受信端子５８のアイソレーション特性を十分に確保することができる。そして、第１実施例に示す半導体スイッチ回路についても、第５参考例で示す樹脂パッケージで形成した半導体装置を同じように構成することができる。これを本発明の第２実施例とする。なお、第１、第２のオープンスタブを共用した点以外は第５参考例と同じなので詳細な説明は省略する。
【００６２】
［第３実施例、図８］以下、本発明の実施例である半導体装置について、図８に基づいて説明する。
【００６３】
図８に示す第３実施例の半導体装置は、第２実施例と構成が殆ど同一で、異なる点は、半導体スイッチ回路のオープンスタブ部分を半導体装置が実装されるプリント基板に形成し、オープンスタブと半導体装置を接続したことを特徴としている。
【００６４】
図８に示す第３実施例の半導体装置は、送信周波数と受信周波数とに同一の周波数を用いているため、第１実施例の半導体スイッチ回路を使用している。すなわち、第３実施例の半導体装置は、第１実施例の半導体スイッチ回路を形成したＭＭＩＣ５１に受信端子５８、送信端子５６、アンテナ端子５４、電源端子５７、切り換え動作用端子５５、切り換え動作用端子５３が接続され、ＭＭＩＣ５１および各々の端子を樹脂パッケージ５２で封止して形成している。さらに、第３実施例の半導体装置は、プリント基板６２に実装され、プリント基板６２に形成されたオープンスタブ６１と電源端子５７が接続されている。また、オープンスタブ６１には、抵抗を介して電源が印加され、電源端子５７から半導体装置に電源が印加される。
【００６５】
また、第３実施例では、半導体装置内にオープンスタブを半導体基板上に形成しないため、半導体装置を使用する周波数帯域でオープンスタブの電気長を設計する必要がないので半導体装置の設計コストが安くなり、かつ、半導体装置の半導体基板上にオープンスタブを形成しないため、半導体基板を小型にすることができるので、半導体装置の小型化と低価格化を実現することができる。
【００６６】
また、プリント基板６２に形成したオープンスタブ５７は、トリミングすることが可能なため、オープンスタブ６１の電気長をトリミングにより調整し、簡単に送信周波数帯域でオープンスタブ６１のインピーダンスがほぼ０になるに電気長を設定することができる。
【００６７】
また、実施例では半導体スイッチ素子としてＦＥＴを用いた例しか示さなかったが、ＨＢＴ（Heterojunction Bipolar Transistor）などのＦＥＴ以外の半導体スイッチ素子を用いても良い。
【００６８】
【発明の効果】
以上のように本発明によれば、第１の端子と第２の端子の間を導通状態または非導通状態に切り換える機能と、第２の端子と第３の端子の間を導通状態または非導通状態に切り換える機能を有する半導体スイッチ回路であって、各端子間の切り換えに半導体スイッチ素子とオープンスタブを組み合わせた半導体スイッチ回路において、オープンスタブのインピーダンスが所定の周波数でほぼ０になる電気長に設定することにより、今までアイソレーション特性が十分取れなかった高周波帯で良好な特性を維持することができる。しかも、第１のオープンスタブと第２のオープンスタブが共用されているため、オープンスタブを１つ用いるだけで良いので小型および安価に構成することができる。
【００６９】
また、半導体スイッチ回路を半導体基板上に形成することにより、複雑な半導体スイッチ回路を小型なチップ部品として供給することができる。
【図面の簡単な説明】
【図１】  第１参考例の半導体スイッチ回路。
【図２】  第２参考例の半導体スイッチ回路。
【図３】  第３参考例の半導体スイッチ回路。
【図４】  第４参考例の半導体スイッチ回路。
【図５】  第１実施例の半導体スイッチ回路。
【図６】  第５参考例の半導体装置。
【図７】  半導体装置のアイソレーション特性。
【図８】  第３実施例の半導体装置。
【図９】  従来の半導体スイッチ回路。
【符号の説明】
１，７１                      -----  入力端子
２，７２                      -----  出力端子
２１，５８                    -----  受信端子
２３，５６                    -----  送信端子
２２，５４                    -----  アンテナ端子
４，５，２４，２５，３０，４０，５２，７３，７４        -----  動作切り換え端子
６，２６，５７，７５          -----  電源端子
７，８，２７，２８，２９，４１，７８，８１              -----  ＦＥＴ
１４，３４，４２，４５、６１  -----  オープンスタブ
【図１】
0003709770.tif 000002
【図２】
0003709770.tif 000003
【図３】
0003709770.tif 000004
【図４】
0003709770.tif 000005
【図５】
0003709770.tif 000006
【図６】
0003709770.tif 000007
【図７】
0003709770.tif 000008
【図８】
0003709770.tif 000009
【図９】
0003709770.tif 000010