(57)【特許請求の範囲】
【請求項１】
入射した電磁波を電荷に変換する変換素子と、
前記変換素子で変換された前記電荷を蓄積する蓄積容量と、
前記蓄積容量に蓄積された電荷を読み出すための読み出し用薄膜トランジスタと、
一端が前記蓄積容量に接続され、ゲートに第１の電圧が印加されて前記蓄積容量にリセット電位を与えるリセット用薄膜トランジスタと、
を有する電磁波検出装置において、
蓄積期間中に前記リセット用薄膜トランジスタのゲートに印加する第２の電圧が、前記蓄積期間中に前記読み出し用薄膜トランジスタのゲートに印加する第３の電圧より、前記第１の電圧に近い値に設定されていることを特徴とする電磁波検出装置。
【請求項２】
前記変換素子は、可視光より高エネルギーの電磁波を吸収して電荷に変換する素子である請求項１記載の電磁波検出装置。
【請求項３】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成された非単結晶半導体層を有する請求項１記載の電磁波検出装置。
【請求項４】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成され、
前記変換素子は前記絶縁性基板とは別の基板に形成され、前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとに電気的に接続されている請求項１記載の電磁波検出装置。
【請求項５】
前記変換素子は、電磁波を電荷に変換する半導体基板と、該半導体基板の一面に設けられた共通電極と、該半導体基板の他面に設けられ、二次元状の複数の画素に対応して、各々分離されて形成された複数の電極と、を有し、
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを含む単位セルが前記各画素に対応して、絶縁性基板上に配置され、
前記半導体基板と前記絶縁基板とは積層構造をとり、それらの基板間において前記複数の電極と前記各単位セルとが電気的に接続されている請求項１記載の電磁波検出装置。
【請求項６】
前記半導体基板の複数を前記絶縁基板上に二次元状に並べて積層配置し、各半導体基板の共通電極同士を短絡させる請求項５記載の電磁波検出装置。
【請求項７】
前記変換素子の共通電極にバイアス電位を与え、該共通電極の近傍にはシールドする導電体が設けられている請求項５記載の電磁波検出装置。
【請求項８】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動するドライバー回路と、前記読み出し用薄膜トランジスタから信号を読み出す読み出し回路とが、前記絶縁性基板に設けられている請求項４又は５記載の電磁波検出装置。
【請求項９】
入射した電磁波を電荷に変換する変換素子と、
絶縁基板上に設けられ、前記変換素子で変換された前記電荷を蓄積する蓄積容量と、前記蓄積容量に蓄積された前記電荷を転送して読み出すための読み出し用薄膜トランジスタと、一端が前記蓄積容量に接続され、ゲートにオン電圧が印加されて前記蓄積容量にリセット電位を与えるリセット用薄膜トランジスタと、を含む検出装置と、
を有する電磁波検出装置において、
蓄積期間中に、前記リセット用薄膜トランジスタを通して前記蓄積容量に蓄積可能な電荷量より過剰な電荷を放出することを特徴とする電磁波検出装置。
【請求項１０】
前記変換素子は、可視光より高エネルギーの電磁波を吸収して電荷に変換する素子である請求項９記載の電磁波検出装置。
【請求項１１】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成された非単結晶半導体層を有する請求項９記載の電磁波検出装置。
【請求項１２】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成され、
前記変換素子は前記絶縁性基板とは別の基板に形成され、前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとに電気的に接続されている請求項９記載の電磁波検出装置。
【請求項１３】
前記変換素子は、電磁波を電荷に変換する半導体基板と、該半導体基板の一面に設けられた共通電極と、該半導体基板の他面に設けられ、二次元状の複数の画素に対応して、各々分離されて形成された複数の電極と、を有し、
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを含む単位セルが前記各画素に対応して、絶縁性基板上に配置され、
前記半導体基板と前記絶縁基板とは積層構造をとり、それらの基板間において前記複数の電極と前記各単位セルとが電気的に接続されている請求項９記載の電磁波検出装置。
【請求項１４】
前記半導体基板の複数を前記絶縁基板上に二次元状に並べて積層配置し、各半導体基板の共通電極同士を短絡させる請求項１３記載の電磁波検出装置。
【請求項１５】
前記変換素子の共通電極にバイアス電位を与え、該共通電極の近傍にはシールドする導電体が設けられている請求項１３記載の電磁波検出装置。
【請求項１６】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動するドライバー回路と、前記読み出し用薄膜トランジスタから信号を読み出す読み出し回路とが、前記絶縁性基板に設けられている請求項１２又は１３記載の電磁波検出装置。
【請求項１７】
前記読み出し用薄膜トランジスタは、読み出し動作の初期状態で、該薄膜トランジスタのソース・ドレイン間の電位差が少なくとも１Ｖ以上となるようにソース・ドレインに印加される電圧を定める請求項１又は９記載の電磁波検出装置。
【請求項１８】
前記読み出し用薄膜トランジスタの閾値は、前記リセット用トランジスタの閾値と同じである請求項１記載の電磁波検出装置。
【請求項１９】
前記読み出し用薄膜トランジスタの閾値は、前記リセット用トランジスタの閾値より高い請求項９記載の電磁波検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は紫外線、赤外線、可視光、Ｘ線、α線、γ線などの電磁波の電磁波検出装置に関するものである。
【０００２】
【従来の技術】
紫外線、赤外線、可視光、Ｘ線、α線、γ線などの電磁波を直接或いは間接的に半導体によって電荷に変換し、それを読み出す電磁波検出装置は、撮像装置などに応用されている。
【０００３】
このうち、Ｘ線などの高いエネルギー電磁波を可視光に変換し、その可視光を半導体によって電荷に変換し、それを読み出す電磁波検出装置は、例えば米国特許第５，８１１，７９０号、特開平０９−２８８１８４号公報、米国特許第５，８５６，６９９号、特開平０９−２６０６２６号公報などに記載されている。
【０００４】
又、紫外線、赤外線、可視光、Ｘ線、α線、γ線などの電磁波を直接半導体によって電荷に変換する電磁波検出装置としては、例えば米国特許第５，３９１，８８１号に記載される装置がある。
【０００５】
図１４（ａ），（ｂ）は単結晶バルクＸ線検出部と単結晶読み出しＩＣの積層構造による検出器を示す断面図及び平面図である。
【０００６】
図１４（ａ），（ｂ）において、Ｘ線などの高エネルギーの電磁波１０８が入射すると、Ｓｉ，ＧａＡｓ，ＣｄＴｅ，ＨｇＩ２等の半導体基板１０６で電荷が生じ、この電荷は電極１１４，バンプ１２０，電極１１９を介して集積回路チップ１１０ａ，１１０ｂの読み出し回路１１６に転送される。電極１３４ａ〜１３４ｄ、電極１３０ａ〜１３０ｄは半導体基板１０６、集積回路チップ１１０ａ，１１０ｂを接続するための電極である。
【０００７】
また、米国特許５，１９８，６７３号に記載される、保護ダイオード付直接型センサーがある。図１５はシンチレータと保護ダイオード付の光センサーの読み出し・リセット回路の概略的ブロック図である。図１５において、２２２ａ，２２２ｂはスキャンスイッチ、２１０はセンサー、２１２は高電圧源、２１４は蓄積容量、２４０は過電圧保護素子（保護ダイオード）である。
【０００８】
【発明が解決しようとする課題】
ところで、上記の電磁波検出装置において、発生した電荷を蓄積容量に蓄積し、蓄積された電荷を読み出す回路構成を採る時に、蓄積容量から電荷を読み出した後に電荷が残ることがある。この電荷は次の蓄積時に加算されて、動画などの場合は残像となる。
【０００９】
又、蓄積容量に過剰な電荷が蓄積されると、これが読み出し回路側などに漏れ出し、ＣＣＤイメージセンサにおけるブルーミングと同じような現象が発生することがある。この現象は、とりわけ、Ｘ線のような可視光より高いエネルギーの電磁波を検出する場合に顕著である。
【００１０】
或いは、蓄積された電荷を読み出すためのトランジスタを単結晶ウエハを用いてバルクで形成すると、高いエネルギーの電磁波によりバルク内で不本意に発生した電荷が、当該トランジスタに悪影響を与え、正常動作を妨げることもある。
【００１１】
本発明の目的は、高いエネルギーの電磁波であっても良好に検出できる、従来の装置より優れた電磁波検出装置を提供することにある。
【００１２】
本発明の別の目的は、撮像面積の大きな電磁波検出装置を従来より安価に提供することにある。
【００１３】
更に、本発明の別の目的は、残像や電荷の漏れ出しを抑制し、高いエネルギーの電磁波が入射しても誤動作を生じ難い電磁波検出装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は、入射した電磁波を電荷に変換する変換素子と、
前記変換素子で変換された前記電荷を蓄積する蓄積容量と、
前記蓄積容量に蓄積された電荷を読み出すための読み出し用薄膜トランジスタと、
一端が前記蓄積容量に接続され、ゲートに第１の電圧が印加されて前記蓄積容量にリセット電位を与えるリセット用薄膜トランジスタと、
を有する電磁波検出装置において、
蓄積期間中に前記リセット用薄膜トランジスタのゲートに印加する第２の電圧が、前記蓄積期間中に前記読み出し用薄膜トランジスタのゲートに印加する第３の電圧より、前記第１の電圧に近い値に設定されていることを特徴とする。
【００１５】
又、本発明は、入射した電磁波を電荷に変換する変換素子と、
絶縁基板上に設けられ、前記変換素子で変換された前記電荷を蓄積する蓄積容量と、前記蓄積容量に蓄積された前記電荷を転送して読み出すための読み出し用薄膜トランジスタと、一端が前記蓄積容量に接続され、ゲートにオン電圧が印加されて前記蓄積容量にリセット電位を与えるリセット用薄膜トランジスタと、を含む検出装置と、
を有する電磁波検出装置において、
蓄積期間中に、前記リセット用薄膜トランジスタを通して前記蓄積容量に蓄積可能な電荷量より過剰な電荷を放出することを特徴とする。
【００１６】
前記変換素子は、可視光より高エネルギーの電磁波を吸収して電荷に変換する素子であることが好ましい。
【００１７】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成された非単結晶半導体層を有することが好ましい。
【００１８】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとは絶縁性基板上に形成され、
前記変換素子は前記絶縁性基板とは別の基板に形成され、前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとに電気的に接続されていることが好ましい。
【００１９】
前記変換素子は、電磁波を電荷に変換する半導体基板と、該半導体基板の一面に設けられた共通電極と、該半導体基板の他面に設けられ、二次元状の複数の画素に対応して、各々分離されて形成された複数の電極と、を有し、
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを含む単位セルが前記各画素に対応して、絶縁性基板上に配置され、
前記半導体基板と前記絶縁基板とは積層構造をとり、それらの基板間において前記複数の電極と前記各単位セルとが電気的に接続されていることが好ましい。
【００２０】
前記半導体基板の複数を前記絶縁基板上に二次元状に並べて積層配置し、各半導体基板の共通電極同士を短絡させることが好ましい。
【００２１】
前記変換素子の共通電極に高圧電位を与え、該共通電極の近傍にはシールドする導電体が設けられていることが好ましい。
【００２２】
前記読み出し用薄膜トランジスタと前記リセット用薄膜トランジスタとを駆動するドライバー回路と、前記読み出し用薄膜トランジスタから信号を読み出す読み出し回路とが、前記絶縁性基板に設けられていることが好ましい。
【００２３】
前記読み出し用薄膜トランジスタは、読み出し動作の初期状態で、該薄膜トランジスタのソース・ドレイン間の電位差が少なくとも１Ｖ以上となるようにソース・ドレインに印加される電圧を定めることが好ましい。
【００２４】
【発明の実施の形態】
図１〜図６を参照して、本発明の実施形態による電磁波検出装置について説明する。
【００２５】
図１は本発明の実施形態による電磁波検出装置の回路構成図である。図２は、１単位セルから信号を読み出すための出力回路を含んだ回路構成図である。
【００２６】
１は変換素子、２は蓄積容量、３はリセット用トランジスタ、４は読み出し用トランジスタ、５は出力線、６は水平駆動制御線、７はリセット制御線、８は出力線のリセットトランジスタである。１１は必要に応じて設けられるリセット用トランジスタ、１２は水平転送用のトランジスタ、１３は水平走査回路、１４はリセット回路、１５はアンプ、１６は出力回路である。
【００２７】
１画素となる単位セルは、入射した電磁波を電荷に変換する変換素子１と、変換素子１からの信号電荷を蓄積する蓄積容量２と、蓄積容量２から信号を読み出すトランジスタ４と、信号電荷をリセットするためのリセット用トランジスタ３とを有する。この単位セルはマトリクス状に二次元に配置されて所謂エリアイメージセンサを構成している。
【００２８】
水平走査回路（シフトレジスター等）１３により行ごとに各単位セルのトランジスタ４が選択されて、各単位セルの蓄積容量２から出力線５に信号が読み出され、この信号が出力線５に接続されるアンプ１５を介して出力回路１６に入力され、出力回路１６によって列ごとに順次、出力端子ＯＵＴに出力される。
【００２９】
各出力線５は出力線リセットトランジスタ８により基準電位ＶＲ２にリセットされる。出力回路１６は例えば出力線５ごとに設けられた、蓄積容量ＣＳＨと、この蓄積容量ＣＳＨと共通出力線とを接続するトランジスタ１２とからなり、不図示の走査回路からφＨ１，φＨ２，…が出力回路１６に順次入力されてトランジスタ１２が順次オンして、蓄積容量ＣＳＨから列ごとに信号が共通出力線の出力端子ＯＵＴに読み出されて出力される。より詳しい駆動方法は後述する。
【００３０】
容量Ｃ２は出力線５により生ずる容量であり、その容量値をＣ２とする。この容量Ｃ２は、横方向の各制御線６，７と出力線５とのクロス部の容量やトランジスタ４におけるソース（又はドレイン）の容量からなる。大基板パネルつまり撮像エリアが大きい装置においては、この容量Ｃ２が大きくなり、信号（Ｓ）と雑音（Ｈ）の比に大きく影響する。
【００３１】
装置を単結晶基板（Ｓｉなど）で作製すると、基板と配線の容量がさらに加算される。ガラス板のような絶縁性表面を有する基板上に形成することにより２０ｃｍ角パネル程度であっても数１０ｐＦ程度にすることができて、有利である。
【００３２】
電磁波が、変換素子１に入射する場合、変換素子１の容量値をＣ０、発生電荷をＱとすると、蓄積容量２（容量値Ｃ１）に発生する電圧Ｖｓは、
Ｖｓ＝Ｑ／（Ｃ１＋Ｃ０）                （１）
となり、
Ｃ１＞＞Ｃ０（Ｃ１≧１０Ｃ０）とすれば、実質的にはＶｓ≒Ｑ／Ｃ１となる。
【００３３】
蓄積容量２（容量値Ｃ１）から容量Ｃ２（容量値もＣ２とする）に読み出す場合も、容量Ｃ２に読み出される電位は、ＶＣ２＝Ｑ／（Ｃ１＋Ｃ２）となる。
【００３４】
通常Ｃ２＞＞Ｃ１であるので、結局ＶＣ２≒Ｑ／Ｃ２となる。
【００３５】
換言すれば、ＶＣ２／Ｖｓ＝Ｃ１／Ｃ２となり、蓄積容量２（容量値Ｃ１）と容量Ｃ２の容量比に応じた電圧として読み出される。
【００３６】
そのため、容量Ｃ２があまりにも大きくなると、読み出し系のアンプの雑音が支配的になり、センサーとしてのＳＮ比を下げてしまう。
【００３７】
前述したように、絶縁性基板を用いれば容量Ｃ２を小さくすることができるので、大版の装置に好適である。絶縁性基板上に作製するトランジスタの代表的な構成を図３に示す。
【００３８】
図３（ａ）は、下ゲートスタガー型と呼ばれる薄膜トランジスタの構成を示す。２１はアルミニウム、クロム、タンタルなどの金属により形成されるゲート電極である。２２は窒化シリコン、酸化シリコン、酸化アルミニウム、酸化タンタルなどのゲート絶縁膜である。２３は非晶質シリコンや多結晶シリコンなどからなるチャネルを提供する半導体層、２４は非晶質シリコンや微結晶シリコンなどの高濃度Ｎ型半導体からなるオーミックコンタクト層、２５はアルミニウム、チタンなどの金属からなるソース・ドレイン電極である。
【００３９】
図３（ｂ）も、下ゲートスタガー型と呼ばれる薄膜トランジスタの構成の別の例を示す。図３（ａ）と異なる点は、ゲート電極２１の上方の半導体層２４を保護するチャンネル保護層２６が設けられている点である。チャンネル保護層２６は、オーミックコンタクト層２４のエッチングレートより低いエッチングレートを呈する窒化シリコンや酸化シリコンなどの絶縁体からなる。
【００４０】
図３（ａ）と図３（ｂ）は、半導体層として水素化非晶質シリコンのような非晶質材料を用いた場合に有効な構成である。
【００４１】
図３（ｃ）は、上ゲートコプラナー型と呼ばれる構成の薄膜トランジスタであり、チャンネル２３と、Ｐ型或いはＮ型のソース・ドレインとなる高濃度不純物領域２７と、必要に応じて設けられる低濃度不純物領域２８と、を構成する半導体として多結晶シリコンのような多結晶材料或いは単結晶材料を用いた場合に有効な構成である。２１は多結晶シリコンや金属などからなるゲート電極、２２は酸化シリコンなどのゲート絶縁膜、２５はソース・ドレイン電極、２９は酸化シリコンや窒化シリコンなどの絶縁膜である。
【００４２】
非晶質半導体や多結晶半導体のような非単結晶半導体を用いてチャンネル領域を構成した薄膜トランジスタのキャリアの移動度は、単結晶半導体用いてチャンネル領域を構成した薄膜トランジスタのそれに比べて低い。しかしながら、この原因となる結晶粒界や未結合手などによる欠陥が、高エネルギー線に入射により不本意に発生した電荷をトラップする役目を果たすため、非単結晶半導体薄膜トランジスタは単結晶半導体薄膜トランジスタに比べて誤動作し難いという利点が顕在化する。
【００４３】
本実施形態においては、これらを含めた薄膜トランジスタを用いて、少なくともリセット用スイッチ３と読み出し用スイッチ４を作製する。少なくともリセット用スイッチ３と読み出し用スイッチ４とは同じ成膜プロセスにより作製することが好ましい。更には、必要に応じて、トランジスタ８や水平走査回路１３やリセット回路１４や出力回路１６などを構成するトランジスタをも薄膜トランジスタにより作製してもよい。
【００４４】
次に、本実施形態の薄膜トランジスタからなるトランジスタ３の動作について述べる。
【００４５】
容量Ｃ２から電荷を読み出した後、蓄積容量２にＱ・Ｃ１／Ｃ２の電荷が残る。例えば、蓄積容量２を１ｐＦ、容量Ｃ２を４０ｐＦとすれば、２．５％の電荷が残り、次の蓄積時に加算されて、次の読み出しの時のノイズとなり、動画などの場合は残像として顕著に現れる。
【００４６】
本実施形態では、トランジスタ３により、残った電荷をリセットすることにより、残像を抑制することができる。また、本発明の実施形態においては、トランジスタ３により、蓄積容量２に蓄積すべき所定の電荷量より過剰な電荷を放出することができる。こうして蓄積容量２の電位範囲（蓄積電荷量の範囲）を決めることができる。
【００４７】
蓄積容量２のリセット直後の初期電位はトランジスタ３に充分なオン電圧を与えて、トランジスタ３をオンして、リセット用基準電位ＶＲ１とする。リセット後は、変換素子１から流入する電荷Ｑにより容量２に電荷が蓄積されるが、これが所定の量を超えると、読み出し用トランジスタ４を介して出力線５に漏れ出る恐れがある。本実施形態は、発生した電荷により生ずる容量２の電位の最終点（飽和電位）をトランジスタ３のゲートに与えるゲート電圧によって定めるものである。例えば、ゲートの電位ＶＧを決めるためにゲートに与えられる電圧をオフ電圧ＶＢとすると、容量２の最終電圧はＶＢ−Ｖｔｈ（Ｖｔｈはトランジスタ３の閾値）となる。例えば、ＶＢ＝Ｖｔｈとすると容量２の最終電圧は零となり、容量２の電圧範囲はＶＲ１〜０Ｖとなる。
【００４８】
このように、本実施形態では、トランジスタ３は、リセット用のスイッチとしても働き且つ、各画素の動作範囲（ダイナミックレンジ）決定する素子としても働く。
【００４９】
図４（ａ）にｎチェンネル型薄膜トランジスタの回路を示し、図４（ｂ）にＶＧ−ＶＳ対ＩＤ特性を示す。図４（ｂ）のＶｔｈを２Ｖ程度とする。
【００５０】
ゲートのオフ電圧ＶＢを−１Ｖとすると、ＶＢ−Ｖｔｈ＝−３Ｖとなる。トランジスタ３のソースが蓄積容量２に接続され、ドレインにＶＲ１の基準電圧が与えられている。
【００５１】
この状態で、電磁波が変換素子１に照射され、発生したキャリアの電子（−Ｑ）を蓄積容量２に蓄積すると、ＶＳ＝−Ｑ／Ｃ１で−電位になる。トランジスタ３のゲート・ソース間電圧は、ＶＧ−ＶＳ＝ＶＢ＋（Ｑ／Ｃ１）から、蓄積キャリアにより変化する。
｛ＶＢ＋（Ｑ／Ｃ１）｝≧Ｖｔｈになるとドレインに電流が流れて、ソース電圧ＶＳはそれ以上上昇しなくなる。
【００５２】
上記条件では、−Ｑ／Ｃ１＝−（Ｖｔｈ−ＶＢ）＝−（２＋１）Ｖ＝−３Ｖとなり、−３Ｖ以下にはならない。
【００５３】
このような、蓄積容量２の電位コントロールがない場合は、蓄積容量２の電位が大きく下がり、例えば−２０Ｖ以上になっていくと、読み出し用トランジスタ４のトランジスタにおいて、ゲートとソース間の電圧が大きくなり、トランジスタ４のゲート・ソース間のリークが発生したり、あるいはそれ以上の電圧になると絶縁膜が壊れたりする。
【００５４】
又、トランジスタス４のソースとドレインの電圧が一定電圧（〜２０Ｖ）以上になるとトランジスタ４のゲートに、トランジスタ４を完全にオフするためのオフ電圧が印加されていてもソースとドレイン間の電流が流れ出るため、センサーの縦ラインにキャリアが流れだし、ＣＣＤイメージセンサで呼ばれるところのブルーミング現象が生じる。
【００５５】
すなわち、蓄積容量２からトランジスタ４を通して電荷があふれ出し、特に強く照射された部分の影響が縦方向に影響するのである。
【００５６】
本発明の実施形態ではこの現象を抑制できる。
【００５７】
図５を参照して、動作タイミングを説明する。リセット、蓄積、読み出しが基本的動作である。
【００５８】
図５において、φＶＲ１はリセット回路１４からリセット用トランジスタ３のゲートに印加される電圧を示し、例えばハイレベルのオン電圧は＋１５Ｖ、ローレベルのオフ電圧ＶＢは＋５Ｖ程度とすることができる。
【００５９】
φＶはＶＣ１は水平走査回路１３から読み出し用トランジスタ４のゲートに印加される電圧を示し、例えばハイレベルのオン電圧は＋１５Ｖ、ローレベルのオフ電圧は−５Ｖとすることが出来る。
【００６０】
リセット用トランジスタ３のオフ電圧ＶＢと読み出し用トランジスタ４のオフ電圧を比べればわかるように、リセット用トランジスタ３のオフ電圧ＶＢの方が、読み出し用トランジスタ４のオフ電圧より、オン電圧側（ここでは正電圧側）に近い電圧となっている。φＶＲ２は出力線５の容量Ｃ２を基準電位ＶＲ２にリセットするためにトランジスタ８のゲートに印加される電圧を、φＶＲ３は容量ＣＳＨを基準電位ＶＲ３にリセットするためにトランジスタ１１のゲートに印加される電圧を示している。ＶＣ１は蓄積容量２の浮遊端子側の電位を示している。
【００６１】
パルスφＶ１をハイレベルとしてリセット用トランジスタ３をオンしてリセットを行った後、例えば電磁波としてのＸ線照射を一定期間行なう。そして、パルスφＶＲ２，φＶＲ３をオンして配線、サンプルホールドのリセットを行った後、パルスφＶにより読み出し用トランジスタ４をオンして蓄積容量２に蓄積された電荷に基づく信号を読み出す。その後、この動作を繰り返す。Ｘ線は連続照射でもあってもよい。
【００６２】
Ｓ１〜Ｓ５は電磁波の強度が異なる場合の電圧の変化を示しており、電磁波の強度が高く多くの光生成電荷が生じた場合にはＳ１のように早い時期に飽和電圧ＶＳＡＴに飽和し、電磁波の強度が若干低い場合には光生成電荷は少ないのでＳ２のように飽和する時期が遅くなる。更には電磁波の強度によっては、Ｓ４、Ｓ５のように飽和しない場合もある。この場合は、電圧ＶＲ１と電圧ＶＳＡＴがダイナミックレンジを決めることになる。
【００６３】
ΦＶＲ１とφＶのローレベルの電圧を比べると判るように、電荷蓄積期間中リセット用トランジスタ３のゲートには、完全にオフする電圧（例えば−５Ｖ）を与えるのではなく、＋５Ｖを与えて、言うなれば完全オン状態と完全オフ状態の中間にしておく。これにより、読み出し用トランジスタ４よりもリセット用トランジスタ３を通して電荷が流れ易くなるので、過剰な電荷が発生してもそれはトランジスタ３を通じて放出される。
【００６４】
以上の例では、リセット用トランジスタ３と読み出し用トランジスタ４の構成を略同じものとし、それらの閾値が同じ（製造工程のばらつきに因る１Ｖ未満の閾値誤差は、同じ閾値とみなす）になるように設計した場合に効果的である。とりわけ、各トランジスタを同一基板上に同じ成膜プロセスにより作製した場合により効果的である。
【００６５】
一方、変形例としては、リセット用トランジスタ３と読み出し用トランジスタ４の閾値を互いに異ならしめる方法がある。例えば、リセット用トランジスタ３と読み出し用トランジスタ４のうち少なくともいずれか一方のチャネルに不純物をドープして、それぞれのトランジスタ３、４のチャンネルドープ量を異ならせる方法である。この方法を採用し、リセット用トランジスタ３が完全にオフ状態になる時のゲート電圧の閾値を例えば−５Ｖより低い電圧、読み出し用トランジスタ４が完全にオフ状態になる時のゲート電圧の閾値を例えば−５Ｖとした場合、リセット用トランジスタ３と読み出し用トランジスタ４のそれぞれのゲートに与えるゲート電圧を同じ値（例えば−５Ｖ）にしたとしても、読み出し用トランジスタ４は完全にオフになるが、リセット用トランジスタ３の方は完全にオフにならないので、リセット用トランジスタ３を通して優先的に、過剰電荷を放出させることができる。
【００６６】
図６は、電磁波検出装置の動作を説明するタイミング図である。この例ではＸ線は連続して照射されている。
【００６７】
Ｄ１，Ｄ２，…ＤＮは各行の駆動を示し、たとえばＤ１が１行目に関する各タイミングを示している。Ｄ１の中で、φＶＲ１１はリセット回路１４から出力されるリセットパルス、φＶ１は水平走査回路１３から出力される１行全ラインへのドライブパルス、φＨ（φＨ１，φＨ２，…）は不図示の走査回路から出力回路１６へ出力される読み出しパルスである。これによって出力端子ＯＵＴから、外部の出力アンプ（不図示）を介してアナログ・デジタル変換回路（不図示）に送られ、メモリ（不図示）に記憶される。
【００６８】
Ｄ１については、期間Ｔ２′内のパルスφＲＥＳＥＴ１により１行ラインの蓄積容量２の電位がリセットされ、期間Ｔ１における蓄積動作が開始され、ほぼ期間（Ｔ１−Ｔ２）中、Ｘ線照射による光をＸ線センサセルのような変換素子１で受光し、発生した電荷を蓄積容量２に蓄積する。この形態では、発生した電荷により蓄積容量２の電位が低下するために、リセット動作により蓄積容量２に蓄積された電荷を放出するものと見なすこともできる。期間Ｔ２におけるパルスφＤＲＩＶＥ１によりトランジスタ４がオンされ、各列の容量Ｃ２に電荷を転送する。そして期間Ｔ２内のパルスφＲＥＳＥＴ１により１行ラインの蓄積容量２の電位がリセットされ、次の期間Ｔ１″の蓄積動作が開始される。
【００６９】
期間Ｔ１″の蓄積動作と並行して、各列からφＲＥＡＤ１のパルスにより、期間Ｔ１で蓄積された信号電荷に基づく信号を順次、出力アンプを介してＡ／Ｄ変換回路（不図示）に出力する。また、期間Ｔ１″の蓄積動作と並行して、Ｄ２において、期間Ｔ１内で蓄積動作が開始された信号電荷の各列の容量Ｃ２へ転送動作が行われる。
【００７０】
このようにして、Ｄ１，Ｄ２，…ＤＮまで各行の読み出しを行なう。なお、図６に示した、期間Ｔ１′、Ｔ１、Ｔ１″の時間は同一であり、期間Ｔ２′、Ｔ２の時間は同一であり、期間Ｔ３′、Ｔ３の時間は同一である。
【００７１】
期間Ｔ１の時間は、例えば１秒間に３０フレームの画像を撮像する場合は３３ｍｓｅｃ（Ｔ１≒１／３０ｓｅｃ）となる。変換素子１が行列に５００×５００個配置された場合は、Ｄ１，…，Ｄ５００までの読み出しが必要となり、Ｔ２≒Ｔ１／５００となり、概略Ｔ２≒６６μｓｅｃ、Ｔ３＝Ｔ２／５００であり、Ｔ３は１３０ｎｓｅｃ程度となる。
【００７２】
期間Ｔ２の時間内に、トランジスタ４による信号の読み出し（φＤＲＩＶＥ１）とリセット（φＲＥＳＥＴ１）を行なう。ここで、特に、信号の読み出しには、充分な読み出しを行なわないとセンサーの出力減少となる。蓄積容量２と読み出し用トランジスタ４のオン抵抗ＲＯＮＲにより、時定数ｔｒｅａｄ＝Ｃ１ＲＯＮＲが決まり、充分な読み出しには、３ｔｒｅａｄ以上が望まれる。φＲＥＳＥＴも同様な時間が望まれる。リセット回路の時定数も同様に、
ｔｒｅｓｅｔ＝Ｃ１ＲＯＮＲｅｓｅｔで表わされる。
従って、Ｔ２≧３Ｃ１（ＲＯＮＲ＋ＲＯＮＲｅｓｅｔ）が望まれる。
【００７３】
ここで、例えば、Ｔ２＝６６μｓｅｃとすれば、
Ｃ１（ＲｏｎＲ＋ＲＯＮＲｅｓｅｔ）≦２２μｓｅｃ
となる。また、５ｔｒｅａｄ以上とすれば、
Ｃ１（ＲｏｎＲ＋ＲＯＮＲｅｓｅｔ）≦１３μｓｅｃ
である。ＲｏｎＲとＲＯＮＲｅｓｅｔは充分に小さくすることが望まれる。
【００７４】
図７はアモルファスシリコンを用いた薄膜トランジスタのオン抵抗の一例を示す特性図である。アモルファスシリコンを用いた薄膜トランジスタの構成は図３（ａ）、（ｂ）のような構成と考えてよい。横軸はＴＦＴのチャネル幅Ｗとチャネル長Ｌの比（Ｗ／Ｌ）、縦軸はオン抵抗値である。図７において、破線は半導体層としてのノンドープの水素化非晶質シリコン層（ｉ層）の厚さが３００ｎｍの試料の場合の計算値、実線は同厚さが１００ｎｍの試料の場合の計算値、▲，●，△は実測値を示す。
【００７５】
容量値Ｃ１は通常、数ｐＦになる。薄膜トランジスタの設計により、容易に各々の時定数は１０μｓｅｃ以下にできる。
【００７６】
しかしながら、薄膜トランジスタのオン抵抗は、ソースとドレイン間Ｖｄの電位差依存性がある。
【００７７】
図８は、ｉ層の厚さが５００ｎｍの試料と、同厚さが３００ｎｍの試料のＶｄ依存性を示す特性図である。Ｖｄが１Ｖより小さくなってくると急激にオン抵抗が大となる。従って、ソース・ドレイン間の電位差は１Ｖ以上にすると、時定数改善ができる。
【００７８】
Ｃ１＜＜Ｃ２の時は、容量２の電位は略々ＶＲ１／Ｃ２と（ＶＢ−Ｖｔｈ）／Ｃ２の間となる。ＶＲ１／Ｃ２と（ＶＢ−Ｖｔｈ）／Ｃ２のいずれに対しても、スイッチとなるトランジスタ４のソース・ドレイン間の電圧Ｖｄが、１Ｖ以上になるように設定する。
【００７９】
ＶＲ２は少なくとも｜ＶＢ−Ｖｔｈ｜＋１≦｜ＶＲ２｜Ｖに設定することにより、すべての動作条件に対してトランジスタ４を通じて高速の読み出しをすることができる。
【００８０】
図９は、本発明の別の実施形態による電磁波検出装置の１画素の回路構成図である。上述した形態とは、トランジスタ９が変換素子１と容量２の間に設けられている点が異なる点であり、それ以外の構成は上述した形態と同じ構成にすることができる。動作の概略は以下のとおりである。
【００８１】
まず、トランジスタ９をオフにした状態で電磁波を受けた変換素子１が電荷を蓄積する。
【００８２】
トランジスタ２をオンして容量２をリセットする。この直後にトランジスタ４をオンして所謂リセットノイズを出力線５側に読み出してもよい。このリセットノイズの読み出しは、後述する光信号電荷の読み出し直後に行っても良い。
【００８３】
トランジスタ９をオフした状態で光生成電荷の変換素子での蓄積開始から所定時間経過した後、トランジスタ９のゲートにオンパルスφＴを印加して、トランジスタ９をオンし、電荷を容量２に転送する。このとき、回路設計により予め定めた容量２の飽和電荷量（容量２に蓄積し得る絶対飽和量とは限らない）を超えた過剰な電荷はトランジスタ２を通してリセット電位を与えるリセット用基準電源側に放出される。
【００８４】
トランジスタ９をオフした後、トランジスタ４をオンして、光信号電荷を出力線５側に読み出す。ここで読み出された信号と先のリセットノイズの差分をとれば、ノイズが低減された信号を得ることができる。
【００８５】
図１０は、本発明による電磁波検出装置の一例を示す模式的断面図である。
【００８６】
３０は、検出装置であり、薄膜トランジスタ３３のアレイを有する絶縁性基板３２で構成されている。少なくとも前述したトランジスタ３、４はこのような薄膜トランジスタで形成される。
【００８７】
３１は変換素子であり、電磁波受光用の半導体基板４０と、共通電極４１と、個別電極３９と、絶縁膜４２とを有している。変換素子は、入射したＸ線などから電子−正孔を生成し、一方のキャリアを蓄積することができる。
【００８８】
薄膜トランジスタ３３は、ゲート電極４３、チャネル４４、ソース・ドレイン領域４５、ソース・ドレイン電極４６とを有している。３４は層間絶縁膜、３５は接続用の電極である。
【００８９】
変換素子３１と検出装置３０とは、接続パッドとなる金属層３６、３８と、バンプ３７により、電気的且つ機械的に接続固定されている。接続形態はこれに限るものではない。
【００９０】
半導体基板４０、例えば半絶縁性ＧａＡｓ単結晶基板などで構成され、Ｘ線等の放射線が基板４０とオーミックコンタクトするＡｕＧｅＮｉ合金などの共通電極４１を通して入射するように構成されている。本例ではｐｎ接合でなく、半絶縁性基板中で、放射線を電荷に変える。各画素に対応するオーミックコンタクト用のＡｕＧｅＮｉ合金の電極３９は電気的に容量２や、薄膜トランジスタ３３で構成されたリセット用トランジスタ３及び読み出し用トランジスタ４に接続されているので、発生した電荷は容量２に蓄積されることになる。
【００９１】
図１１は、本発明による電磁波検出装置の別の例を示す模式的断面図である。図１０の構成と異なる点は、変換素子がＰＩＮ接合ダイオードとなっている点である。具体的には、ＧａＡｓ，ＧａＰ，Ｇｅ，Ｓｉ，ＣｄＴｅなどを主成分とする半導体からなるｎ＋層４７，ｉ層４０，ｐ＋層４８でダイオードが構成されている。空乏層はｉ層４０全体に広がっており、電荷を収集しやすくなっている。
【００９２】
図１２は本発明のＸ線検出装置の外観を示し、図１２（ａ）は平面、図１２（ｂ）図は断面を示している。
【００９３】
図１２において、ここでは、ガラス等の絶縁性基板上に、リセット用薄膜トランジスタや読み出し用薄膜トランジスタが形成された共通の検出装置３０上に、上述した変換素子３１の複数が２次元マトリクス状に配置されている。各変換素子３１と検出装置３０とはバンプ３７により接続されている。
【００９４】
信号処理回路は、所定の数の出力線５からの信号を処理するテープキャリアパッケージされた信号処理回路チップ５０の複数と、それらを接続する共通のプリント配線基板５２とを有する。信号処理回路チップ５０は、前述したアンプ１５や出力回路１６やトランジスタ８などを含む。
【００９５】
同様に、ドライバー回路は、所定数の駆動制御線６、７を駆動するテープキャリアパッケージされたドライバー回路チップ５１の複数と、それらを接続する共通のプリント配線基板５３とを有する。ドライバー回路チップ５１は、走査回路１３とリセット回路１４を含む。
【００９６】
チップ５０、５１は、単結晶半導体基体にトランジスタが作り込まれたモノリシック集積回路のチップである。
【００９７】
薄膜トランジスタとして、多結晶半導体薄膜トランジスタや単結晶半導体薄膜トランジスタを採用する場合には、信号処理回路やドライバー回路の全部或いは一部を、基板３２上に、多結晶薄膜トランジスタや単結晶半導体薄膜トランジスタからなるＣＭＯＳ型薄膜集積回路で構成し、複数の単位セルとともに基板３２上に集積化してもよい。こうすれば、基板３２外との接続端子の数が減り、実装が簡単になる。
【００９８】
また、５４は複数の変換素子３１を短絡し、共通にバイアスするための１板の導電体である。導電体５４はここではシート状としているが、メッシュなどでもよい。５５は絶縁シート、５６はバイアス用導電体５４のシールド用のシートである。導電体５４には１００Ｖ以上の高電圧が印加されるので、シート５６はその保護用として作用する。特に、医療用途等では高電圧が印加される導電体が、人体側に配置されないように、シート５６を設けることが望まれている。
【００９９】
導電体５４とシート５６との間には必ずしも絶縁シート５５を設けなくてもよく、エア・ギップでもよい。その場合は、検出装置のハウジングとの間にシールド５４を配置する。
【０１００】
図１４の装置では、また上基板と下基板とも単結晶基板を用い、上下とも複数の基板を使用しているため配線が複雑で、大型化に困難がともなうのに対して、上記実施形態の装置では、大型化は容易い。
【０１０１】
さらに、図１４の装置では、上基板、下基板とも配線が多層になり、製作が複雑、多工程にわたり、製造的には歩留りが悪くなる。また配線としては浮遊容量が大きくなり、検出のスピードが遅くなったり、電気利得がおちる。これに対して、上述した実施形態の装置では、絶縁性基板上に形成した薄膜トランジスタを用いるので、こうした点が改善される。
【０１０２】
以上説明した本実施形態の電磁波検出装置によれば、
（１）リセット用薄膜トランジスタにより残像をなくすことができる。
（２）蓄積容量２の飽和電圧ＶＳをリセット用薄膜トランジスタのオフ電圧と閾値電圧との差ＶＢ−Ｖｔｈで設定することができ、過大な入力が入った時にも、出力線への電荷のもれを防止できる。
（３）変換素子となる基板を二次元状に配置して、これに共通の大版絶縁性基板の検出装置を積層して構成できるので、撮像装置の大版化が容易となる。
（４）キヤリア移動度が低いといわれる非晶質半導体薄膜トランジスタを用いても、動画の撮影が良好に行なえる。もちろん、ダイナミックレンジの広い高感度な静止画撮影も容易にできる。
（５）読み出し用薄膜トランジスタのソース・ドレイン間の電位差をリセット電位の設定により少なくとも１Ｖ以上にすることにより、応答が速くなる。
（６）高感度、広ダイナミックレンジが得られることから、医療用途以外にも、生物や非生物を対象とした分析装置、非破検査装置にも適用できる。
（７）薄膜トランジスタを用いるので、高エネルギー線により不本意に発生した電荷による誤動作の確立が低い。
【０１０３】
図１３は、本発明の電磁波検出装置を用いた医療用診断機器の一例を示す模式図である。図１３において、１００１はＸ発生源となるＸ線管、１００２はＸ線通過の開閉制御を行なうＸ線シャッター、１００３は照射筒又は可動絞り、１００４は被写体、１００５は本発明の電磁波検出装置を用いた放射線検出器、１００６は放射線検出器１００５からの信号をデータ処理するデータ処理装置である。１００７はコンピュータであり、データ処理装置１００６からの信号に基づいて、Ｘ線画像等をＣＲＴ等のディスプレイ１００９に表示したり、カメラ制御器１０１０，Ｘ線制御器１０１１，コンデンサ式高電圧発生器１０１２を介してＸ線管１００１を制御してＸ線発生量の制御を行なう。
【０１０４】
Ｘ線などの高エネルギー線は、被写体を透過してきた放射線と、被写体を透過せずに空気中を通ってきた放射線とでは、変換素子に入射するエネルギー量が極端に異なるため、発生する電荷量の差異も極めて大きい。よって、被写体像とその背景における発生電荷量の差から、背景部分において蓄積電荷量が飽和し易い。本発明では、過剰な電荷を薄膜トランジスタを通して排出するために、こうした過剰電荷による画像品質の低下をより良く防止することができる。また、薄膜トランジスタを用いるために、高エネルギー線が薄膜トランジスタ部分に入射しても、それによる誤動作が生じ難い。さらには、検出装置の大面積化も容易である。
【０１０５】
【発明の効果】
本発明によれば、残像や電荷の漏れ出しを抑制し、高いエネルギーの電磁波が入射しても誤動作が生じ難いので、高いエネルギーの電磁波であっても良好に検出できる、従来の装置より優れた電磁波検出装置を提供できる。更には、撮像面積の大きな電磁波検出装置を従来より安価に提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態による電磁波検出装置の回路構成図である。
【図２】本発明の実施形態による電磁波検出装置の１画素分の回路構成図である。
【図３】本発明に用いられる薄膜トランジスタの構成を示す模式的断面図である。
【図４】本発明に用いられる薄膜トランジスタの回路と特性を示す図である。
【図５】本発明の実施形態による電磁波検出装置の基本的な駆動タイミングチャートを示す図である。
【図６】本発明の実施形態による電磁波検出装置の駆動タイミングチャートを示す図である。
【図７】本発明に用いられる薄膜トランジスタのオン抵抗の特性を示す図である。
【図８】本発明に用いられる薄膜トランジスタのオン抵抗のＶｄ依存性を示す図である。
【図９】本発明の別の実施形態による電磁波検出装置の１画素の回路構成図である。
【図１０】本発明の一実施形態による電磁波検出装置の模式的断面図である。
【図１１】本発明の別の実施形態による電磁波検出装置の模式的断面図である。
【図１２】本発明の一実施形態による電磁波検出装置の上面と断面を示す模式図である。
【図１３】本発明の電磁波検出装置を撮像装置として用いた医療用診断機器の一例を示す模式図である。
【図１４】単結晶バルクＸ線検出部と単結晶読み出しＩＣの積層構造による検出器を示す断面図及び平面図である。
【図１５】保護ダイオード付直接型センサーの読み出し・リセット回路の回路構成図である。
【符号の説明】
１  変換素子
２  蓄積容量
３  リセット用トランジスタ
４  読み出し用トランジスタ
５  出力線
６  水平駆動制御線
７  リセット制御線
８  出力線のリセットトランジスタ
１１  リセット用トランジスタ
１２  水平転送用のトランジスタ
１３  水平走査回路
１４  リセット回路
１５  アンプ
１６  出力回路
【図１】
0003624165.tif 000002
【図２】
0003624165.tif 000003
【図３】
0003624165.tif 000004
【図４】
0003624165.tif 000005
【図５】
0003624165.tif 000006
【図６】
0003624165.tif 000007
【図７】
0003624165.tif 000008
【図８】
0003624165.tif 000009
【図９】
0003624165.tif 000010
【図１０】
0003624165.tif 000011
【図１１】
0003624165.tif 000012
【図１２】
0003624165.tif 000013
【図１３】
0003624165.tif 000014
【図１４】
0003624165.tif 000015
【図１５】
0003624165.tif 000016