(57)【特許請求の範囲】
【請求項１】
（補正後）バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、
センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、
前記バス上のデバイスとして、同一の処理を同期して行う複数のＣＰＵボードとを有し、
前記システムコントローラは、前記バス上のＣＰＵボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のＣＰＵボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、
かつ前記ＣＰＵボードがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボードを抜き挿しして復旧できることを特徴とするコントロールシステム。
【請求項２】
（補正後）請求項１記載のコントロールシステムにおいて、
二重化電源を有し、
前記ＣＰＵボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。
【請求項３】
（補正後）請求項２記載のコントロールシステムにおいて、
前記バス上のデバイスとして、二重化したＩＯボードを有し、
前記システムコントローラは、前記バス上のＣＰＵボードまたはＩＯボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のＣＰＵボードまたは二重化した他のＩＯボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、
かつ前記ＣＰＵボード、前記ＩＯボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボード、またはＩＯボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。
【請求項４】
（補正後）バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、
センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、
前記バス上のデバイスとして、同一の処理を同期して行う複数のＣＰＵボードとを有するコントロールシステムのシステムコントロール方法であって、
前記バス上のＣＰＵボードが前記不揮発性メモリにアクセス中にダウンすると、前記システムコントローラが同一の処理を同期して行っている他のＣＰＵボードの要求に応じてバスの使用権を与え、処理を続行させ、システム全体の電源は投入したままダウンしたＣＰＵボードを抜き挿しして復旧させることを特徴とするシステムコントロール方法。
【発明の詳細な説明】
技術分野
この発明は、システムコントローラ、コントロールシステムおよびシステムコントロール方法に関するものである。
背景技術
従来、複数のＣＰＵを備えて、あるＣＰＵがダウンする等のエラーが生じた際に他のＣＰＵを用いることで、システムの処理を中断せず安定性を高める技術が知られている。この種の技術としては、例えば、特開平５−１３４９３２号公報に示されるものなどが知られている。
第５図を用いてこの技術の概略を説明する。
第５図は、従来の技術の概略を示すブロック図である。
１は第１ＣＰＵボード、２は第２ＣＰＵボード、１０は共通バス、１１はＣＰＵ、１２は、ＣＰＵ１１からのアクセス要求とＣＰＵ２１からのアクセス要求との調停をとる調停回路、１３、１４は、該調停回路１２の制御により第１ＣＰＵボード１および第２ＣＰＵボード２からのデータの方向決めを行うバスゲート、１５は、メモリアクセス中のエラーの監視をするエラー検出回路、１６は、処理データを蓄積するメモリ、１７は内部バス、１８はレディ監視回路、２１はＣＰＵ、２２は調停回路、２３、２４はバスゲート、２５はエラー検出回路、２６はメモリ、２７は内部バス、２８はレディ監視回路である。
第１ＣＰＵボード１は、ＣＰＵ１１と、調停回路１２と、バスゲート１３、１４と、エラー検出回路１５と、メモリ１６とを備え、第２ＣＰＵボード２も第１ＣＰＵボード１と同様の構成を備えている。
そして、第１ＣＰＵボード１と第２ＣＰＵボード２とを共通バス１０を介して設置し、第１ＣＰＵボード１のメモリ１６のアクセス中にエラーを検出した時は、調停回路１２からバスゲート１３、１４を制御してアクセス権を第２ＣＰＵボード２に譲渡するようにしている。
また、この技術の他に、複数のＣＰＵからアクセス可能なリフレクトメモリを複数のＣＰＵの共通メモリとして用いる技術等が知られている。
しかしながら、これらの技術では、エラー検出回路によってＣＰＵのエラーを検出し、それからＣＰＵの切り替えを行っているので、ＣＰＵのエラー発生と、その検知およびＣＰＵボードの切り替えとの間に短いながらもタイムラグがあった。そして、このタイムラグがあることで、問題が生じる場合があった。
例えば、データの演算を行って随時その結果をメモリに書き込む処理を実行中のＣＰＵがダウンすると、ＣＰＵで演算中であったデータは失われ、既にメモリに書き込んだデータのみが残る。ＣＰＵのダウンはタイムラグをおいて検知されるので、どこまでのデータが既にメモリに書き込まれているかはわからず、メモリを処理前の状態に戻し、他のＣＰＵを起動させて、演算および書き込み処理をはじめからやり直すか、又は既にメモリに書き込まれたデータを改めてチェックし、どこまでのデータが残されているかを判断して、他のＣＰＵを起動させて、その続きから演算および書き込み処理をやり直す必要があった。
このようにタイムラグがあることによって、データの処理に時間がかかったり、ＣＰＵの切り替えに高度な機能を要求されたりし、これらを解決しようとしても、大掛かりなシステムや高機能を有するソフトウェアを用いるので、結果として費用がかかったり安定性が犠牲となったりしていた。
また、複数のＣＰＵが共通メモリを用いる場合には、高価なリフレクトメモリを用いることでさらに費用がかさむといった問題もあった。
この発明は叙上の点に着目して成されたもので、主として安価で安定性が高く、ダウンした際の情報、履歴を全て保存し、タイムラグのない処理の切り替えが可能なシステムコントローラ、コントロールシステムおよびシステムコントロール方法を提供することを目的とする。
発明の開示
以下に、この発明の技術内容を開示する。
（１）バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、前記バス上のデバイスとして、同一の処理を同期して行う複数のＣＰＵボードとを有し、前記システムコントローラは、前記バス上のＣＰＵボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のＣＰＵボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、かつ前記ＣＰＵボードがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボードを抜き挿しして復旧できることを特徴とするコントロールシステム。
（２）前記（１）項記載のコントロールシステムにおいて、二重化電源を有し、前記ＣＰＵボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。
（３）前記（２）項記載のコントロールシステムにおいて、前記バス上のデバイスとして、二重化したＩＯボードを有し、前記システムコントローラは、前記バス上のＣＰＵボードまたはＩＯボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のＣＰＵボードまたは二重化した他のＩＯボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、かつ前記ＣＰＵボード、前記ＩＯボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたＣＰＵボード、またはＩＯボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。
（４）バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、前記バス上のデバイスとして、同一の処理を同期して行う複数のＣＰＵボードとを有するコントロールシステムのシステムコントロール方法であって、前記バス上のＣＰＵボードが前記不揮発性メモリにアクセス中にダウンすると、前記システムコントローラが同一の処理を同期して行っている他のＣＰＵボードの要求に応じてバスの使用権を与え、処理を続行させ、システム全体の電源は投入したままダウンしたＣＰＵボードを抜き挿しして復旧させることを特徴とするシステムコントロール方法。
【図面の簡単な説明】
第１図は、本発明に係るコントロールシステムの概略構成を示すブロック図、第２図は、本発明の実施例におけるシステムコントローラの構成を示すブロック図、第３図は、本発明を用いたノンストップコントロールシステムを示す図、第４図は、本発明に係るシステムコントロール方法を示すフローチャート、第５図は、従来の技術の概略を示すブロック図をそれぞれ示す。
発明を実施するための最良の形態
この発明をより詳細に説述するために、添付図面に従ってこれを説明する。
第１図〜第４図を用いて本発明の実施例を説明する。
第１図は、本発明に係るコントロールシステムの概略構成を示すブロック図である。
第１図において、１０１は、クロック送出、バスアービタ、リセット送出、ＩＤＳＥＬ送出等、定期的な機能および受動的な（パッシブな）機能のみを有するシステムコントローラ、１０２は、共通バス２０１上のデバイスからアクセス可能なＳＲＡＭ等の不揮発性メモリ、１０３はバスコントローラ、１２２は、共通バス２０１上のデバイス（ＣＰＵボード／ＩＯボードを問わず）からのアクセス要求を調停し、いずれか一つのデバイスに共通バス２０１の使用権を与えて不揮発性メモリ１０２にアクセスさせるバスアービタである。なお、バスアービタ１２２はバスコントローラ１０３と一体に設けてもよい。
２０１は、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能な、例えばＰＣＩバス、コンパクトＰＣＩバス等の共通バス、２０２はバスゲート、３０１は第１ＣＰＵボード、３０２はＣＰＵ、３１１は第２ＣＰＵボード、３１２はＣＰＵ、４０１は第１ＩＯボード、４０２はＣＰＵ、４１１は第２ＩＯボード、４１２はＣＰＵである。
本実施例では、共通バス２０１上にシステムコントローラ１０１を設けている。このシステムコントローラ１０１は共有リソースとして用いる不揮発性メモリ１０２と、バスコントローラと、バスアービタ１２２とを備えている。
共通バス２０１は、センターアービトレーション方式で、かつ電源を投入したまま抜き挿し可能なバスであるので、前記システムコントローラ１０１とこの共通バス２０１とのハードウェア構造の機能によって、連続運転、すなわちノンストップコントロールの実現に必要な環境を整えることができる。
通常、システムがダウンする原因となるのは複雑な作業を行うソフトウェアの部分であるため、このように、ハードウェア構造の機能によってノンストップコントロールの実現に必要な環境を整えることにより、安定性を飛躍的に高めることができる。
共通バス２０１上には、バスゲート２０２を介して複数のＣＰＵボード３０１、３１１およびＩＯボード４０１、４１１を備えている。
複数のＣＰＵボード３０１、３１１の各ＣＰＵ３０２、３１２は、同一の処理を同期して行い、ＣＰＵ３０２、３１２のいずれか一方が前記バスアービタ１２２によって共通バス２０１の使用権を与えられて不揮発性メモリ１０２にアクセスし、処理結果を反映させている。他方のＣＰＵからは同一の処理結果が出力されるが反映はされない。
すなわち、他のＣＰＵはいわゆるダミー作業を行っており、バスアービタ１２２に共通バス２０１の使用を要求して拒否されることを繰り返している。
しかし、この構成によって、ＣＰＵ３０２、３１２のいずれか一方がダウンしても、ダウンした際の不揮発性メモリ１０２の情報、履歴は保存されている状態で、即時にバスアービタ１２２によって他のＣＰＵがバスの使用権を与えられ、不揮発性メモリ１０２へアクセス可能となって処理を続行することができる。
このとき、不揮発性メモリ１０２にとっては、ＣＰＵ３０２、３１２のいずれからのアクセスであっても異なるところはなく、またＣＰＵ３０２とＣＰＵ３１２とは同一の処理を同期して行っているので、タイムラグなく切り替えができる。
そして、ダウンしたＣＰＵを備えるＣＰＵボードについては、後になってＣＰＵボードごと抜き挿しを行うことによって復旧させることができる。
このとき、コントロールシステムの電源は投入したままでよいので、メンテナンスの手間や費用が少なくて済む。
次に、第２図を用いてシステムコントローラについて詳細に説明する。
第２図は、本発明の実施例におけるシステムコントローラの構成を示すブロック図である。
１１１は搭載モジュール、１１１ａはＳＩＯ、１１１ｂはＫｅｙＳＷ１、１１１ｃはＫｅｙＳＷ２、１１１ｄはＰＭＣコネクタ、１１２は２６Ｐピンヘッダ、１１３はＤＩＰＳＷ、１１４はＬＥＤ、１１５はリヤコネクタ、１１６はバスバッファ、１１７はローカルコントローラ、１１８はリセット回路、１１９はバッテリバックアップ、１２０はリセット回路、１２１はconfigＲＯＭ、１２３はＯＳＣ、１２４はクロックＤＲＶ、１２５はＤＲＶである。
また、一例として、不揮発性メモリ１０２としてＳＲＡＭ、バスコントローラ１０３としてＰＣＩバスコントローラ、共通バス２０１としてコンパクトＰＣＩバスを用いている。
システムコントローラ１０１は、パッシブなＲＡＳとしての定期的な機能および受動的な機能のみをもつシステムコントローラであって、バッテリバックアップ１１９を備えたＳＲＡＭ等の不揮発性メモリ１０２を備えており、共通に持つべきデータをここに入れておけばＣＰＵボードのいずれかがダウンしても、また引き抜かれてもデータを保持できる。
また、システムコントローラ１０１の機能を、クロック送出、バスアービタ、リセット送出、ＩＤＳＥＬ送出等、定期的な機能および受動的な（パッシブな）機能のみとすることで、システムコントローラ１０１自身を安定なものとし、コントロールシステム全体を安定化させることができる。
共通バス２０１は、バスゲート２０２を介して複数のＣＰＵボード、ＩＯボード等のデバイスを備えることができるようになっている。
次に第３図を用いて、本発明を用いたノンストップコントロールシステムについて説明する。
第３図は、本発明を用いたノンストップコントロールシステムを示す図である。
５０１、５０２、５０３、５０４はＩＯボード、６０１、６０２は、ＨｏｔＳｗａｐ電源等の電源であり、電源６０１および電源６０２で二重化電源を構成する。
ＣＰＵボード３０１、３１１には、汎用のＰＣ系ＣＰＵボードを用いることができ、ＰＣＩブリッジとして、例えばＥｍｂｅｄｄｅｄブリッジと呼ばれる２１５５４を用いることで、電源を投入したままのデバイスの抜き挿し（以下、ＨｏｔＳｗａｐともいう。）への対応も標準的にサポートすることができる。
ＣＰＵボード３０１、３１１のデータの入出力には、ＬＡＮとＩＤＥを使用し、ＯＳはＲＯＭ化することもできるが、ＨＤＤを使用することもできる。
ＣＰＵボード３０１、３１１は、図示していないピギーパックコネクタを有しており、ＬＡＮを二重化する際には、ここにＬＡＮカードを増設できる。
なお、ノンステップ制御のためには特にＣＰＵ３０２、３１２の性能を高くする必要はないが、例えばデュアルプロセッサのボード等を用いて、これを並列にして超高速パラレル演算システムとすることもできる。
また、ＩＯボード５０１〜５０４のアクセスを直接ＣＰＵボード３０１、３１１からは行わず、ＩＯコントロール専用のプロセッサがアクセスしたデータを、あらかじめ指定されたメモリに転送するようにし、全体の同期をとりながら運用するようにＩＰモジュールのキャリーを設けてもよい。
電源は、二重化電源６０１、６０２がすでに実用化されており、またＨＤＤ等についてはデータさえ共通になっていればよいので、ＣＰＵボード３０１、３１１ごとにローカルに備えてもよい。
このような構成とすることで、システムコントローラ１０１および複数のデバイスであるＣＰＵボード３０１、３１１、ＩＯボード５０１〜５０４、二重化電源６０１、６０２について連続運転を行う、ノンストップコントロールシステムを実現できるようになり、またＨｏｔＳｗａｐ可能なのでメンテナンスにかかる保守コストを大きく下げることができる。
さらに、コンパクトＰＣＩバス等の汎用バスを用いることで、電源、ＣＰＵ、ＩＯコントローラに汎用品、すなわちオープンシステムを用いることができ、またその全てがＨｏｔＳｗａｐ可能であるので、日々改良される性能の高いＣＰＵボード等のデバイスを随時用いることができ、高いフレキシビリティーと、メンテナンスの容易さも実現できる。
次に、第４図を用いてシステムコントロール方法について説明する。
第４図は、本発明に係るシステムコントロール方法を示すフローチャートである。
まず、ＳＴＡＲＴすると、Ｓ１００１で、各ＣＰＵ３０２、３１２は同一の処理を同期して行う。
次に、Ｓ１００２で、バスアービタ１２２が複数のＣＰＵボード３０１、３１１のいずれか一つに共通バス２０１の使用権を与え、処理結果を不揮発性メモリ１０２に反映される。
次に、Ｓ１００３で、ＣＰＵ３０２、３１２のいずれかにエラーが発生する。
次に、Ｓ１００４で、ダウンしたＣＰＵは、不揮発性メモリ１０２にアクセスしていたかどうかによってフローが変化する。
アクセスしていなかった場合は、そのまま処理を続行する（Ｓ１００６）。
アクセスしていた場合は、ダウンしたＣＰＵによる共通バス２０１の使用がなくなるので、Ｓ１００５に進み、バスアービタ１２２が即時に他のＣＰＵの要求に応じて共通バス２０１の使用権を与え、タイムラグなく他のＣＰＵからの処理結果が不揮発性メモリ１０２に反映される。
そして、Ｓ１００６に進み、処理を続行する。
次に、Ｓ１００７で、後になってから、ダウンしたＣＰＵを含むＣＰＵボードについて、電源を投入したまま抜き挿しを行い（ＨｏｔＳｗａｐ）、復旧させる。
これによって、安定性が高く、ほぼ限界なく連続運転ができるノンストップコントロールを実現できるようになり、またメンテナンスの保守コストを大きく下げることが可能となる。
なお、ここではＣＰＵボードについて説明したが、本発明はこれのみに限られるものではなく、ＩＯボードやその他のデバイスについても同様に適用できる。
産業上の利用の可能性
したがって、この発明によれば、安価で安定性が高く、ダウンした際の情報、履歴を全て保存し、タイムラグのない処理の切り替えが可能なシステムコントローラ、コントロールシステムおよびシステムコントロール方法を提供できる。
また、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスを備えることで、ダウンした際の情報、履歴を全て保存し、タイムラグなく処理の切り替えができ、メンテナンスの保守コストを大きく下げることができるコントロールシステムおよびシステムコントロール方法を実現できるようになる。
さらに、オープンシステムを利用することで、安価かつ高性能なコントロールシステムを実現できる。
【図１】
0003615219.tif 000002
【図２】
0003615219.tif 000003
【図３】
0003615219.tif 000004
【図４】
0003615219.tif 000005
【図５】
0003615219.tif 000006