(57)【特許請求の範囲】
【請求項１】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記相補入力スイッチをＯＦＦとし、同時に前記出力スイッチをＯＮとすることによって、Ｄ’からＤへの前記第２の移行が開始され、前記入力スイッチを横切る寄生容量の共振放電および同時に前記相補入力スイッチを横切る寄生容量の共振充電を開始し、合計共振電流は、２つの区別できる電流成分、すなわち前記第２の正弦波共振電流成分と前記第３の余弦共振電流成分とを備え、そして前記入力スイッチの前記寄生容量の電圧が最低の値に到達した瞬間に、前記入力スイッチは前記スイッチング手段によって低くなった電圧でスイッチング損を低減してＯＮとされ、前記共振サブインタバルを完了し、そしてＤ’からＤへの前記第２の移行は相補出力スイッチを流れる電流がゼロに低減するまで継続され、これを、この電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了するよう相補出力スイッチがＯＦＦとされなければならない最新の瞬間とし、および、
それによって、Ｄ’からＤへの前記第２の移行の間、前記共振インダクタに既に蓄積されているエネルギーによって前記入力スイッチの前記寄生容量の共振放電および電圧低減が促進され、前記半導体スイッチング装置のスイッチング損および電圧ストレスを低減し、かつ電磁干渉を低減することで前記変換器の効率を増大させて、Ｄ’からＤへの前記第２の移行を完了し、そして、前記負荷比Ｄがおよそ０．５という動作範囲の中間にあって、かつ前記ＤＣ電圧源が、整流された利用ＡＣライン電圧におけるように非常に高いとき、前記無損失スイッチングが特にＤＣ−ＤＣ変換器について有効である、
無損失スイッチング変換器。
【請求項２】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記相補入力スイッチをＯＦＦとすることによって、Ｄ’からＤへの前記第２の移行が開始されて、前記入力スイッチを横切る前記寄生容量の線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルにまで低下するまでに前記出力スイッチがＯＮとされて、前記入力スイッチを横切る前記寄生容量の共振放電を強制的に行い、合計共振電流は、２つの区別できる電流成分、すなわち大きさが、前記出力スイッチがＯＮとされた瞬間に存在する前記入力スイッチ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に等しい前記第２の正弦波共振電流成分と、前記第３の余弦波共振電流成分とを備え、そして前記寄生容量の前記電圧が最小値に到達した瞬間、前記入力スイッチは、前記スイッチング手段によって、大きく低下した電圧でかつスイッチング損が大きく低減してＯＮとされ、前記共振サブインタバルを完了し、そしてＤ’からＤへの第２の移行は、前記相補出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、前記電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了するように前記相補出力スイッチがＯＦＦとされなければならない（そのボディ・ダイオードがなおも導通していたのでその瞬間までにＯＦＦとされ得ていた）最新の瞬間とし、そして、
それによって、Ｄ’からＤへの前記第２の移行の間、前記相補入力スイッチと前記出力スイッチは双方ともＯＦＦとされて、前記線形放電が行われ、それに続いて前記入力スイッチを横切る前記寄生容量のさらなる電圧の低減のための前記共振放電が行われ、そして前記入力スイッチと前記出力スイッチが低くなった電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了し、前記半導体スイッチング装置のスイッチング損および電圧ストレスが低減され、電磁干渉を低減することで前記変換器の効率が増大され、そして前記負荷比Ｄが動作範囲の中間にあるか、０．５より高い負荷比にあるかし、かつ前記ＤＣ電圧源が整流された利用ＡＣライン電圧におけるように異常に高いとき、前記無損失スイッチングが特にＤＣ−ＤＣ変換器について有効である、
無損失スイッチング変換器。
【請求項３】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
Ｄ’からＤへの前記第２の移行が前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生容量の線形放電を開始し、そして前記入力スイッチの電圧が前記ＤＣ電圧源のレベルにまで低下するとき、前記出力スイッチがゼロ電圧でゼロのスイッチング損をもってＯＮとされ、前記入力スイッチにかかる前記寄生容量の共振放電を強制し、共振電流は前記第３の余弦波共振電流成分のみを備え、そして前記入力スイッチにかかる前記寄生容量の前記電圧が最小値に到達する瞬間に、前記スイッチング時間制御手段によって、前記ＤＣ電圧源レベルより低い電圧で、低下したスイッチング損でもって前記入力スイッチがＯＮとされて、前記共振サブインタバルを完了し、そしてＤ’からＤへの第２の移行は、相補出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、前記電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了するよう前記相補出力スイッチがＯＦＦとされなければならない（そのボディ・ダイオードがなおも導通していたのでその瞬間までにＯＦＦとされ得ていた）最新の瞬間とし、そして、
それによって、Ｄ’からＤへの前記第２の移行の間前記出力スイッチは、ゼロ電圧でゼロのスイッチング損をもってかつそのボディ・ダイオードが自然に導通し始める特定の瞬間にＯＮとされ、そうして前記ボディ・ダイオードの電流伝導損を大きく低減し、低下した電圧で前記入力スイッチがＯＮとされてＤ’からＤへの前記第２の移行を完了し、スイッチング損を低減し、前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁波干渉を低減することで前記変換器の効率を増大し、そして前記第３の余弦波共振電流成分の前記大きさと前記特性インピーダンスの積が前記ＤＣ電圧源に等しく、その場合に前記入力スイッチはゼロ電圧でＯＮとされ、結果として、前記半導体電流２方向スイッチング装置の４つ全てについてスイッチング損をゼロとするときに前記無損失スイッチングが特に有効である、
無損失スイッチング変換器。
【請求項４】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記出力スイッチおよび前記相補出力スイッチは２端子電流整流器スイッチ（ダイオード）であって、それらは、前記入力および前記相補入力スイッチング装置の電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦ状態にあり、
前記スイッチング時間制御手段には、前記入力スイッチと前記相補入力スイッチの正確な電子制御動作が含まれており、それによってＤからＤ’へのおよびＤ’からＤへの２つの移行が、各々連続するスイッチ動作サイクルＴSの間得られ、そこでは、前記移行インタバルが前記スイッチ動作サイクルと比べて短く、そして前記スイッチング時間制御手段はそれぞれのスイッチについて制御信号を以下の通り提供し、すなわち、
ＤからＤ’への前記第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力整流器スイッチにかかる遮断電圧がゼロに低減されるとき前記相補出力整流器スイッチが導通し始め、そうしてゼロ電圧でゼロのスイッチング損をもって自動的にＯＦＦとされ、そして前記第１の移行は、前記相補入力スイッチの電圧がゼロに低減されるまで継続し、その瞬間、前記相補入力スイッチは、前記スイッチング時間制御手段によってゼロ電圧でゼロのスイッチング損をもってＯＮとされ、一方、前記出力整流器スイッチは、変換器が前記出力整流器スイッチに印加する反転バイアス電圧によってＯＦＦとされ、そして、
前記相補入力スイッチをＯＦＦとすることによってＤ’からＤへの前記第２の移行が開始されて、前記入力スイッチを横切る前記寄生容量の線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルに低下するとき前記出力整流器スイッチにかかる遮断電圧がゼロであり、そうして前記出力整流器スイッチがゼロのスイッチング損をもって自動的にＯＮとされ、前記入力スイッチを横切る前記寄生容量の共振放電を強制し、共振電流は前記第３の余弦共振電流成分のみを備え、そして前記入力スイッチを横切る前記寄生容量の前記電圧が最小値に到達する瞬間、前記入力スイッチは、前記スイッチング手段によって前記ＤＣ電圧源レベル未満に低減された電圧でかつ低下したスイッチング損でＯＮとされ、一方、前記相補出力整流器スイッチは遮断電圧で自動的にＯＦＦとされてＤ’からＤへの前記第２の移行を完了し、そして、
それによって、前記出力整流器スイッチおよび前記相補出力整流器スイッチのための制御および駆動回路は必要とされず、そのために前記変換器の駆動および制御回路を簡略化し、
それによって、Ｄ’からＤへの前記第２の移行の間、前記出力整流器スイッチは、ゼロの電圧でゼロのスイッチング損をもって自動的にＯＮとされ、そして前記入力スイッチは、低下した電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了し、前記半導体装置のスイッチング損および電圧ストレスは低減され、電磁干渉を低減することで前記変換器の効率は増大され、そして、前記第３の余弦共振電流成分の前記大きさと前記特性インピーダンスとの積が前記ＤＣ電圧源に等しく、その場合において前記入力スイッチもまたゼロ電圧でＯＮとされ、その結果、前記半導体電流２方向スイッチング装置の２つおよび前記２端子電流整流器スイッチ（ダイオード）の２つにおいてスイッチング損がゼロとなるときに、前記無損失スイッチングは特に有効である、
無損失変換器。
【請求項５】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記共振インダクタはゼロのインダクタンスを有し、すなわちそれは短絡されており、そうして前記入力キャパシタの前記第２端が前記中間インダクタの前記第２端に接続されており、
前記入力スイッチをＯＦＦとすることによってＤからＤ’への前記第１の移行が開始されて、前記相補入力スイッチを横切る前記寄生容量の線形放電を開始し、そして前記相補出力スイッチにかかる電圧がゼロに低減するとき、このスイッチは、前記スイッチング時間制御手段によってゼロ電圧でゼロのスイッチング損をもってＯＮとされ、一方、出力スイッチが同時にＯＦＦとされて、前記相補入力スイッチの寄生容量の線形放電が、速度は低減されているが、前記相補入力スイッチにかかる電圧がゼロに低下するまで継続し、その瞬間、相補入力スイッチがゼロのスイッチング損でＯＮとされ、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルに低下するとき、前記入力スイッチは、前記スイッチング時間制御手段によって、低下した電圧でかつ低下したスイッチング損をもってＯＮとされ、そして前記出力スイッチは、前記スイッチング時間制御手段によって、前記出力スイッチにかかる電圧がゼロでかつゼロのスイッチング損をもって同時にＯＮとされ、そしてそれと同時に、前記相補出力スイッチは、前記スイッチング時間制御手段によってＯＦＦとされてＤ’からＤへの前記第２の移行を完了する
無損失スイッチング変換器。
【請求項６】
前記出力スイッチおよび前記相補出力スイッチは２端子電流整流器スイッチ（ダイオード）であって、それらは、前記入力および前記相補入力スイッチング装置の電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦの状態にあり、
前記スイッチング時間制御手段には、前記入力スイッチおよび前記相補入力スイッチの正確な電子制御動作が含まれており、それによってＤからＤ’へのおよびＤ’からＤへの２つの前記移行が各々連続するスイッチ動作サイクルＴSの間得られ、そこでは、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、そして前記スイッチング時間制御手段はそれぞれのスイッチについて制御信号を以下の通り提供し、すなわち、
前記入力スイッチをＯＦＦとすることによってＤからＤ’への前記第１の移行が開始され、そして前記相補出力整流器スイッチにかかる遮断電圧がゼロに低減されるとき前記相補出力整流器スイッチが導通し始め、そうしてゼロ電圧でゼロのスイッチング損をもって自動的にＯＮとされ、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間前記相補入力スイッチは、前記スイッチング時間制御手段によってゼロ電圧でゼロのスイッチング損をもってＯＮとされ、一方、前記出力整流器スイッチは、変換器が前記出力整流器スイッチにかける反転バイアス電圧によってＯＦＦとされ、そして、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生容量の線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルに低下するとき前記出力整流器スイッチにかかる遮断電圧がゼロであり、そうして前記出力整流器スイッチはゼロのスイッチング損をもって自動的にＯＮとされ、そして同時に前記入力スイッチは、前記スイッチング手段によって前記ＤＣ電圧源レベルに低下した電圧でかつ低下したスイッチング損でＯＮとされ、一方、前記相補出力スイッチは遮断電圧によって自動的にＯＮとされて無損失スイッチング・サイクルを達成し、そして、
それによって、前記出力スイッチおよび前記相補出力スイッチのための制御および駆動回路が必要とされず、そのために前記変換器の駆動および制御回路を簡略化し、
それによってＤ’からＤへの前記第２の移行の間前記出力スイッチがゼロ電圧でゼロのスイッチング損をもって自動的にＯＮとされ、そして前記入力スイッチは、低下した電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了し、前記半導体スイッチング装置のスイッチング損および電圧ストレスを低減し、かつ電磁干渉を低減することで前記変換器の効率を増大させ、そしてたとえ共振インダクタが無くともスイッチング損が低減される請求項５に記載の無損失スイッチング変換器。
【請求項７】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子と前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端子に接続される共振インダクタと、
（５）一端が前記入力インダクタの第２端に接続される入力キャパシタであって、前記入力キャパシタの第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）一端が前記共通入力端子に接続される入力スイッチであって、前記入力スイッチの第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）一端が前記共通出力端子に接続される出力スイッチであって、前記出力スイッチの第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）一端が前記出力インダクタの前記第２端に接続される相補出力スイッチであって、前記相補出力スイッチの第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）直列に接続される相補入力スイッチと補助キャパシタを備える枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチに、ＯＮ信号及びＯＦＦ信号の正確なパターンを提供して前記入力スイッチがＯＮとされる間を基準時間インタバルＤＴSとし、前記入力スイッチがＯＦＦとされる相補時間インタバル間をＤ’ＴS＝（１−Ｄ）ＴSとし、ここで、１つの完全なスイッチ動作サイクルＴS内でＤは可変および制御可能負荷比とし、Ｄ’は相補負荷比とする、スイッチング時間制御手段と、
（１１）前記枝の両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流が、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくなる手段と
を備え、
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、前記相補時間インタバルＤ’ＴSの間ＡＣ電流のみが前記枝を流れ、
前記入力スイッチ、前記相補入力スイッチおよび前記相補出力スイッチは半導体電流２方向スイッチング装置であって、ＯＮ状態にある間双方向に電流を流すことができ、ＯＦＦ状態にある間一方向に電圧を保持し、および前記半導体電流２方向スイッチング装置は理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続としてモデル化され、
前記出力スイッチは半導体電圧２方向スイッチング装置であって、ＯＮ状態にある間電流を流すことができ、ＯＦＦ状態にある間電圧を双方向に保持し、および前記半導体電圧２方向スイッチング装置は、そのモデルが理想スイッチおよび等価寄生容量の並列接続からなる合成スイッチであり、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存し、
前記スイッチング時間制御手段には、前記半導体電流２方向および電圧２方向スイッチング装置の正確な電子制御動作が含まれており、それによって、ＤからＤ’への第１の移行とＤ’からＤへの第２の移行の２つの移行が各々連続するスイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減されるまで継続し、その瞬間前記スイッチング時間制御手段はやはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は更に、出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、ＤからＤ’への前記第１の移行を完了するよう出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチにかかる前記寄生容量の線形放電を開始し、そして前記入力スイッチにかかる電圧がゼロに低下するとき、前記入力スイッチは、前記スイッチング時間制御手段によってゼロ電圧でかつゼロのスイッチング損をもってＯＮとされ、そして前記出力スイッチは、前記スイッチング時間制御手段によって前記ＤＣ電圧源の負の値に等しい前記出力スイッチにかかる電圧で同時にＯＮとされ、そして前記第２の移行は、入力キャパシタ電流が入力インダクタ電流に等しいものから大きさが中間インダクタ電流に等しい反対方向の電流に反転される電流−反転サブインタバルだけ継続し、その瞬間相補出力スイッチを流れる電流はゼロに低減され、これを、Ｄ’からＤへの前記第２の移行を完了するよう相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりもずっと高く、そしてそれによって、Ｄ’からＤへの前記第２の移行の間前記入力スイッチがゼロ電圧でＯＮとされ、そうしてスイッチング損と前記半導体装置の電圧ストレスを低減し、かつ電磁干渉を低減することで前記変換器の効率を増大し、
それによって、前記半導体電流２方向および電圧２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて前記スイッチング時間制御手段によって無損失スイッチング・サイクルが提供され、
それによって、ＤからＤ’への移行の間の相補入力スイッチおよびＤ’からＤへの移行の間の入力スイッチのゼロ電圧でのスイッチングが、いかなる動作点についても、すなわち、全ての入力ＤＣソース電圧についてもおよび無負荷から最高負荷までのいかなるＤＣ負荷電流についても達成される
変換器。
【請求項８】
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源の半分のレベルに低下するとき、前記入力スイッチが前記スイッチング時間制御手段によって、低下した電圧で、かつ低下したスイッチング損をもってＯＦＦとされ、かつ前記出力スイッチは、前記スイッチング時間制御手段によって、前記ＤＣ電圧源の半分に等しい前記出力スイッチにかかる負の電圧で同時にＯＮとされ、そして入力キャパシタ電流が入力インダクタ電流に等しいものから大きさが中間インダクタ電流に等しい反対方向の電流に反転される電流−反転サブインタバルだけ前記第２の移行が継続し、その瞬間相補出力スイッチを流れる電流がゼロに低減して、これを、Ｄ’からＤへの前記第２の移行を完了するために相補出力スイッチがＯＦＦとされなければならない最新の瞬間とし、
それによって、Ｄ’からＤへの前記第２の移行の間、前記入力スイッチおよび前記出力スイッチが、大きさが前記ＤＣ電圧源の半分に等しい電圧で同時にＯＮとされ、そうしてスイッチング損と前記半導体装置の電圧ストレスを低減し、電磁干渉を低減することで前記変換器の効率を増大する
請求項７に記載の無損失スイッチング変換器。
【請求項９】
前記共振インダクタがゼロのインダクタンスを有し、すなわちそれが短絡されており、そうして前記入力キャパシタの前記第２端が前記中間インダクタの前記第２端に接続されており、
ＤからＤ’への前記第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、一方、前記出力スイッチが同時にＯＮとされ、そして前記相補入力スイッチの電圧がゼロに低減するまで前記第１の移行が継続し、その瞬間前記スイッチング時間制御手段が、やはりゼロ電圧でゼロ・スイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供してＤからＤ’への前記第１の移行を完了し、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチにかかる前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧がゼロに低下するとき、前記入力スイッチが、前記スイッチング時間制御手段によって、ゼロ電圧でかつゼロのスイッチング損をもってＯＮとされ、そして前記出力スイッチは、前記スイッチング時間制御手段によって、前記ＤＣ電圧源の負の値に等しい前記出力スイッチにかかる電圧で同時にＯＮとされる
請求項７に記載の無損失スイッチング変換器。
【請求項１０】
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチにかかる前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源の半分のレベルに低下するとき、前記入力スイッチが、前記スイッチング時間制御手段によって、低下した電圧でかつ低下したスイッチング損でもってＯＮとされ、かつ前記出力スイッチが、前記スイッチング時間制御手段によって、前記ＤＣ電圧源の半分の負の値に等しい前記出力スイッチにかかる電圧で同時にＯＮとされ、そして相補出力スイッチが同時にＯＦＦとされてＤ’からＤへの前記第２の移行を完了し、それによって、Ｄ’からＤへの前記第２の移行間、前記入力スイッチと前記出力スイッチが、大きさが前記ＤＣ電圧源の半分に等しい電圧で同時にＯＮとされ、そうしてスイッチング損と前記半導体装置の電圧ストレスを低減し、電磁干渉を低減することで前記変換器の効率を増大させる
請求項９に記載の無損失スイッチング変換器。
【請求項１１】
ＤからＤ’への前記第１の移行が前記出力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段が、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、一方、前記入力スイッチが同時にＯＦＦとされ、そして前記相補入力スイッチの電圧がゼロに低減されるまで前記第１の移行が継続し、その瞬間前記スイッチング時間制御手段が、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供する
請求項７に記載の無損失スイッチング変換器。
【請求項１２】
Ｄ’からＤへの前記第２の移行が前記相補入力スイッチをＯＦＦとすることによって開始され、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、前記入力スイッチにかかる電圧が前記ＤＣ電圧源の半分のレベルに低下するとき、前記入力スイッチが、前記スイッチング時間制御手段によって、低下した電圧でかつ低下したスイッチング損をもってＯＮとされ、かつ前記出力スイッチが、前記スイッチング時間制御手段によって、前記ＤＣ電圧源の半分の負の値に等しい前記出力スイッチにかかる電圧で同時にＯＮとされ、そして相補出力スイッチが同時にＯＦＦとされてＤ’からＤへの前記第２の移行を完了し、
それによって、Ｄ’からＤへの前記第２の移行の間、前記入力スイッチと前記出力スイッチが、前記ＤＣ電圧源の半分に等しい電圧で同時にＯＮとされ、そうして前記半導体装置のスイッチング損と電圧ストレスを低減し、そして電磁干渉を低減することで前記変換器の効率を増大する
請求項１１に記載の無損失スイッチング変換器。
【請求項１３】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する絶縁無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）共通磁心に配置される一次巻線および二次巻線を備え、そして各巻線はドットの付いた一端と別の印の付いていない一端とを有する、絶縁変圧器であって、それによって、前記絶縁変圧器の前記一次巻線に印加されるいかなるＡＣ電圧も前記絶縁変圧器の前記二次巻線にＡＣ電圧を誘導して２つのＡＣ電圧が前記絶縁変圧器の前記一次および二次巻線のドットの付いた一端で同位相となるようにし、ここで前記絶縁変圧器の前記一次巻線はドットの付いた一端が前記共通入力端子に接続され、そして前記絶縁変圧器の前記二次巻線がドットの付いた一端で前記共通出力端子に接続される絶縁変圧器と、
（４）一端が前記絶縁変圧器の前記一次巻線の印の付いていない一端に接続される入力キャパシタであって、前記入力キャパシタの第２端が前記入力インダクタの第２端に接続される入力キャパシタと、
（５）一端が前記共通入力端子に接続される入力スイッチであって、前記入力スイッチの第２端は前記入力インダクタの前記第２端に接続される入力スイッチと、
（６）一端が前記共通出力端子に接続される出力スイッチであって、前記出力スイッチの他端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（７）一端が前記出力インダクタの前記第２端に接続される相補出力スイッチであって、前記相補出力スイッチの第２端が前記絶縁変圧器の前記第２巻線の印の付いていない一端に接続される相補出力スイッチと、
（８）直列に接続される相補入力スイッチと補助キャパシタを備える枝であって、前記枝の一端が前記絶縁変圧器の前記一次巻線のドットの付いた一端に接続され、前記枝の他端が前記入力インダクタの前記印の付いていない一端に接続される枝と、
（９）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチに、ＯＮ信号及びＯＦＦ信号の正確なパターンを提供して前記入力スイッチがＯＮとされる間を基準時間インタバルＤＴSとし、前記入力スイッチがＯＦＦとされる間を相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSとし、ここで、１つの完全なスイッチ動作サイクルＴS内でＤは可変および制御可能負荷比としＤ’は相補負荷比とする、スイッチング時間制御手段と
を備え、
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方向に流すことができ、ＯＦＦ状態にある間一方向に電圧を保持し、そして前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続として各々モデル化され、
前記一次巻線および前記二次巻線は、前記一次巻線と前記二次巻線との間の漏れを低減するために緊密に結合され、
漏れインダクタンスを備える前記絶縁変圧器は、一次巻線と直列に接続される有効漏れインダクタンスを備える漏れの無い完全に結合された変圧器としてモデル化され、
前記絶縁無損失スイッチング変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存し、
前記絶縁変圧器の前記二次巻線と前記一次巻線の巻数比によって、前記絶縁無損失スイッチング変換器のＤＣ−ＤＣ電圧変換比が更に制御され、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによって、２つの移行、ＤからＤ’への第１の移行およびＤ’からＤへの第２の移行が、前記移行インタバルが前記スイッチ動作サイクルに比べて短い各連続スイッチ動作サイクルＴSの間得られ、および前記スイッチング時間制御手段が、それぞれのスイッチに以下のように制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減されるまで継続し、その瞬間前記スイッチング時間制御手段はやはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、ＤからＤ’への前記第１の移行を完了するよう出力スイッチをＯＦＦとしなければならない最新の瞬間とし、そして、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチがＯＦＦとされる前に意図的に、まず前記出力スイッチをＯＮとすることによって開始されて、前記漏れインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との間の電圧差に直接比例し、そして前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のブースト・サブインタバルに直接比例する追加の大きさだけ、前記漏れインダクタンスにおける電流をブーストし、そして前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生キャパシタの共振放電および前記相補入力スイッチを横切る寄生キャパシタの共振充電が同時にこの共振サブインタバルの間起こり、そこでは合計共振電流は、３つの区別できる電流成分、すなわち、前記定義される追加の大きさを備える第１の余弦波共振電流成分、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との間の電圧差に直接比例し、前記漏れインダクタンスと、前記入力スイッチおよび前記相補入力スイッチの寄生キャパシタの和に等しい共振容量の容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する第２の正弦波共振電流成分および、大きさが、前記出力スイッチがＯＮとされる瞬間かつ前記入力スイッチの前記寄生キャパシタが完全に放電される瞬間の前記漏れインダクタンスの最初の電流値に等しい第３の余弦波共振電流成分、を備えており、前記スイッチング時間制御手段は、ゼロ電圧でかつゼロのスイッチング損をもってＯＮとするよう前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして前記第２の移行は、入力キャパシタ電流が、入力インダクタ電流に等しいものから前記絶縁変圧器の磁化電流に等しい大きさで反対方向に流れる電流（前記基準時間インタバルＤＴSの間の前記絶縁変圧器の一次電流と同じ）へと反転される間の電流−反転サブインタバルだけ継続し、その瞬間相補出力スイッチを流れる電流はゼロに低減され、これを、Ｄ’からＤへの前記第２の移行を完了するよう相補出力スイッチがＯＦＦとされなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりもずっと大きく、そしてそのために、前記絶縁変圧器によって前記入力ＤＣ電圧源と前記ＤＣ負荷との間にガルバーニ絶縁が備えられ、そして、
それによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段によって無損失スイッチング・サイクルが提供され、この無損失スイッチング・サイクルの間、電荷が無損失に寄生キャパシタ間を移動させられ、そしてＤ’からＤへの前記第２の移行の間、前記相補入力スイッチと前記出力スイッチとが、前記絶縁変圧器の前記漏れインダクタンスに追加のエネルギーが充分に蓄積されるのに必要なだけ同時にＯＮとされ続けて、前記絶縁変圧器の前記漏れインダクタンスのピーク共振電流を増大し、前記入力スイッチの前記寄生キャパシタのゼロ・ボルトへの完全な放電が丁度可能となり、および前記半導体スイッチング装置のスイッチング損および電圧ストレスを低減し、電磁干渉を低減することで前記変換器の効率を増大してＤ’からＤへの第２の移行を完了し、そして前記無損失スイッチングは、前記負荷比Ｄが０．５より充分小さく、前記ＤＣ電圧源が整流された商用ＡＣライン電圧におけるように非常に高いとき、ＤＣ−ＤＣ変換器に特に有効である
変換器。
【請求項１４】
Ｄ’からＤへの前記第２の移行が、前記相補入力スイッチをＯＦＦとし同時に前記出力スイッチをＯＮとすることによって開始されて、前記入力スイッチを横切る寄生キャパシタの共振放電および同時に前記相補入力スイッチを横切る寄生キャパシタの共振充電を開始し、合計共振電流は、２つの区別できる電流成分、すなわち前記第２の正弦波共振電流成分および前記第３の余弦波共振電流成分を備え、そして、前記入力スイッチの前記寄生キャパシタの電圧が最小値に到達する瞬間、前記入力スイッチが、前記スイッチング手段によって、低下した電圧でかつ低下したスイッチング損をもってＯＮとされて前記共振サブインタバルを完了し、またＤ’からＤへの前記第２の移行は、相補出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、相補出力スイッチがＯＦＦとされて、この電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了する最新の瞬間とし、そして、
それによって、Ｄ’からＤへの前記第２の移行の間、前記共振インダクタに既に蓄積されているエネルギーによって、前記入力スイッチの前記寄生キャパシタの共振放電および電圧低下が促進されて、Ｄ’からＤへの前記第２の移行を完了し、前記半導体スイッチング装置のスイッチング損および電圧ストレスを低減させ、電磁干渉を低減することで前記変換器の効率を増大させ、そして、前記負荷比Ｄが０．５前後で動作範囲の中間にあり、かつ前記ＤＣ電圧源が整流された商用ＡＣライン電圧におけるように非常に高いとき、前記無損失スイッチングがＤＣ−ＤＣ変換器について特に有効である
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項１５】
Ｄ’からＤへの前記第２の移行が、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルに低下する前ならいつでも前記出力スイッチがＯＮとされて、前記入力スイッチにかかる前記寄生キャパシタの共振放電を強制し、合計共振電流は、２つの区別できる電流成分、すなわち、大きさが、前記出力スイッチがＯＮとされる瞬間に存在する前記入力電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に等しい前記第２の正弦波共振電流成分、および前記第３の余弦共振電流成分を備え、そして、前記寄生キャパシタの前記電圧が最小値に到達する瞬間、前記入力スイッチは、前記スイッチング手段によって大きく低下した電圧でかつ大きく低下したスイッチング損をもってＯＮとされて、前記共振サブインタバルを完了し、そしてＤ’からＤへの第２の移行は、前記相補出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、前記電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了するよう、前記相補出力スイッチをＯＦＦとしなければならない（そのボディ・ダイオードがなおも導通しているので、その瞬間以前いつでもＯＦＦとされ得ていた）最新の瞬間とし、そして、
それによって、Ｄ’からＤへの前記第２の移行の間、前記相補入力スイッチと前記出力スイッチとの双方がＯＦＦとされて、前記線形放電を提供し、それに前記共振放電が続いて、前記入力スイッチを横切る前記寄生キャパシタの電圧を更に低減し、そして前記入力スイッチと前記出力スイッチが低下した電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了し、前記半導体スイッチング装置のスイッチング損および電圧ストレスが低減され、電磁干渉を低減することで前記変換器の効率が増大され、そして前記無損失スイッチングは、前記負荷比Ｄが動作範囲の中間にあるか、０．５より高い負荷比であるかのいずれかのとき、および前記ＤＣ電圧源が整流された商用ＡＣライン電圧におけるように非常に高いとき、ＤＣ−ＤＣ変換器に対して特に有効である
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項１６】
Ｄ’からＤへの前記第２の移行が、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチの電圧が前記ＤＣ電圧源のレベルに低下するとき、前記出力スイッチが、ゼロ電圧でゼロのスイッチング損をもってＯＮとされ、前記入力スイッチにかかる前記寄生容量の共振放電を強制し、共振電流は前記第３の余弦波共振電流成分のみを備え、そして前記入力スイッチを横切る前記寄生キャパシタの前記電圧が最小値に到達する瞬間、前記入力スイッチが、前記スイッチング時間制御手段によって、前記ＤＣ電圧源レベルより低い電圧でかつ低下したスイッチング損をもってＯＮとされて前記共振サブインタバルを完了し、そしてＤ’からＤへの第２の移行は、相補出力スイッチを流れる電流がゼロに低減されるまで継続し、これを、前記電流−反転サブインタバルおよびＤ’からＤへの前記第２の移行を完了するよう、前記相補出力スイッチをＯＦＦとしなければならない（そのボディ・ダイオードがなおも導通しているので、その瞬間以前いつでもＯＦＦとされ得ていた）最新の瞬間とし、そして、
それによって、Ｄ’からＤへの前記第２の移行の間、前記出力スイッチは、ゼロ電圧でゼロのスイッチング損をもって、かつそのボディ・ダイオードが自然に導通し始めそれ故に前記ボディ・ダイオードの電流導電損が大きく低減される特定の瞬間に、ＯＮとされ、そして前記入力スイッチが、低下した電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了し、前記半導体スイッチング装置のスイッチング損および電圧ストレスを低減し、電磁波干渉を低減することで前記変換器の効率を増大し、そして、前記第３の余弦波共振電流成分の前記大きさと前記特性インピーダンスとの積が前記ＤＣ電圧源に等しく、その場合において前記入力スイッチはゼロ電圧でＯＮとされ、結果として前記４つの半導体電流２方向スイッチング装置全てでゼロのスイッチング損を生じるとき、前記無損失スイッチングが特に有効である
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項１７】
前記出力スイッチおよび前記相補出力スイッチが２端子電流整流器スイッチ（ダイオード）であって、それらは前記入力および前記相補入力スイッチング装置の電子制御スイッチングによってもたらされる前記変換器動作状態および状況に応答してＯＮまたはＯＦＦ状態となり、
前記スイッチング時間制御手段には、前記入力スイッチおよび前記相補入力スイッチの正確な電子制御動作が含まれており、それによって連続するスイッチ動作サイクルＴSの各々の間ＤからＤ’への移行およびＤ’からＤへの移行という２つの移行が得られ、ここで前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力整流器スイッチにかかる遮断電圧がゼロに低減されるとき、前記相補出力整流器スイッチが導通し始め、それ故ゼロ電圧でゼロのスイッチング損をもって自動的にＯＮとなり、そして前記移行は、前記相補入力スイッチの電圧がゼロに低減されるまで継続し、その瞬間前記相補入力スイッチは、前記スイッチング時間制御手段によってゼロ電圧でゼロのスイッチング損をもってＯＮとされ、一方、前記出力整流器スイッチは、前記出力整流器スイッチにかかる変換器により加えられる反転バイアス電圧によってＯＦＦとされ、そして、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源のレベルに低下するとき、前記出力整流器スイッチにかかる遮断電圧がゼロとなり、それ故前記出力整流器スイッチは、ゼロのスイッチング損をもって自動的にＯＮとされ、前記第３の余弦波共振電流成分のみを備える共振電流で、前記入力スイッチを横切る前記寄生キャパシタの共振放電を強制し、そして前記入力スイッチにかかる前記寄生キャパシタの前記電圧が最小値に到達する瞬間、前記入力スイッチが前記スイッチング手段によって、前記ＤＣ電圧源レベル未満に低減された電圧でかつ低減されたスイッチング損をもってＯＮとされ、一方、前記相補出力整流器スイッチは遮断電圧によって自動的にＯＦＦとされて、Ｄ’からＤへの前記第２の移行を完了し、そして、
それによって、前記出力整流器スイッチおよび前記相補出力整流器スイッチの制御および駆動回路が必要とはされず、それによって前記変換器の駆動および制御回路を簡略化し、
それによって、Ｄ’からＤへの前記第２の移行の間、前記出力整流器スイッチは、ゼロ電圧でゼロのスイッチング損をもって自動的にＯＮとされ、そして前記入力スイッチは、低下した電圧でＯＮとされてＤ’からＤへの前記第２の移行を完了して、前記半導体装置のスイッチング損および電圧ストレスを低減し、電磁干渉を低減することで前記変換器の効率を増大し、そして前記無損失スイッチングは、前記第３の余弦波共振電流成分の前記大きさと前記特性インピーダンスとの積が前記ＤＣ電圧源に等しく、その場合前記入力スイッチがゼロ電圧でＯＮとされて、結果として前記２つの半導体電流２方向スイッチング装置および前記２つの２端子電流整流器スイッチ（ダイオード）でスイッチング損がゼロとなるとき、特に有効である
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項１８】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から出力端子と共通出力端子との間に接続されるＤＣ負荷へと電力を供給する絶縁無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）共通磁心に配置される一次巻線および二次巻線を備える絶縁変圧器であって、各巻線はドットの付いた一端と別の印が付いていない一端とを有しており、それによって前記絶縁変圧器の前記一次巻線に印加されるＡＣ電圧によって前記絶縁変圧器の前記二次巻線にＡＣ電圧が誘導されて、２つのＡＣ電圧が前記絶縁変圧器の前記一次および二次巻線のドットの付いた一端で同相となるものとし、前記絶縁変圧器の前記一次巻線はそのドットの付いた一端が前記共通入力端子に接続され、前記絶縁変圧器の前記二次巻線はそのドットの付いた一端が前記共通出力端子に接続される絶縁変圧器と、
（４）一端が前記絶縁変圧器の前記一次巻線の印の付いていない一端に接続される入力キャパシタであって、前記入力キャパシタの第２端が前記入力インダクタの第２端に接続される入力キャパシタと、
（５）一端が前記共通入力端子に接続される入力スイッチであって、前記入力スイッチの第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（６）一端が前記共通出力端子に接続される出力スイッチであって、前記出力スイッチの第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（７）一端が前記出力インダクタの前記第２端に接続される相補出力スイッチであって、前記相補出力スイッチの第２端が前記絶縁変圧器の前記二次巻線の印の付いていない一端に接続される相補出力スイッチと、
（８）直列に接続される相補入力スイッチと補助キャパシタとを備える枝であって、前記枝の一端が前記絶縁変圧器の前記一次巻線のドットの付いた一端に接続され、前記枝の他端が前記入力インダクタの前記印の付いていない一端に接続される枝と、
（９）信号をＯＮおよびＯＦＦとする正確なパターンを前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチに提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間の基準時間インタバルＤＴSおよび前記入力スイッチがＯＦＦとされる間の相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSとを備え、ここでＤは可変および制御可能負荷比であり、Ｄ’は１つの完全なスイッチ動作サイクルＴS内の相補負荷比であるスイッチング時間制御手段と
を備え、
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチおよび前記相補出力スイッチは、半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方向に流すことができ、かつＯＦＦ状態にある間電圧を一方向に保持し、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化され、
前記出力スイッチは半導体電圧２方向スイッチング装置であり、ＯＮ状態にある間、電流を導通することができ、ＯＦＦ状態にある間電圧を双方向に保持し、そして前記半導体電圧２方向スイッチング装置は、そのモデルが理想スイッチと等価寄生容量の並列接続からなる合成スイッチであり、
前記一次巻線および前記二次巻線は、前記一次巻線と前記二次巻線との間の漏れを低減するよう緊密に結合されており、
漏れインダクタンスを備える前記絶縁変圧器は、有効漏れインダクタンスがその一次巻線と直列に接続される漏れの無い完全に結合された変圧器としてモデル化され、
前記絶縁無損失スイッチング変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存し、
前記絶縁変圧器の前記二次巻線と前記一次巻線との巻数比によって前記絶縁無損失スイッチング変換器のＤＣ−ＤＣ電圧変換比が付加的に制御され、
前記スイッチング時間制御手段には、前記半導体電流２方向および電圧２方向スイッチング装置の正確な電子制御動作が含まれており、それによって２つの移行、すなわちＤからＤ’への第１の移行およびＤ’からＤへの第２の移行が、各々連続するスイッチ動作サイクルＴSの間得られ、ここで前記移行インタバルは、前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段は、それぞれのスイッチに以下のように制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、相補出力スイッチがゼロ電圧でゼロのスイッチング損をもってＯＮとされるように制御信号を提供し、そして前記第１の移行は、前記相補入力スイッチの電圧がゼロに低減されるまで継続し、その瞬間前記スイッチング時間制御手段は、前記相補入力スイッチがゼロ電圧でゼロのスイッチング損をもってまたＯＮとされるように制御信号を提供し、そして前記第１の移行は、出力スイッチを流れる電流がゼロに低減されるまで更に継続し、これを、ＤからＤ’への前記第１の移行を完了するために出力スイッチがＯＦＦとされなければならない最新の瞬間とし、
Ｄ’からＤへの前記第２の移行は、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧がゼロに低下するとき、前記入力スイッチは、前記スイッチング時間制御手段によってゼロ電圧でかつゼロのスイッチング損をもってＯＮとされ、および前記出力スイッチは、前記スイッチング時間制御手段によって同時にＯＮとされて、前記出力スイッチにかかる電圧を前記ＤＣ電圧源の負の値に等しいものとし、そして前記第２の移行は、入力キャパシタ電流が入力インダクタ電流に等しいものから大きさが中間インダクタ電流に等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ継続し、その瞬間、相補出力スイッチを流れる電流がゼロに低減されて、これを、Ｄ’からＤへの前記第２の移行を完了するよう相補出力スイッチがＯＦＦとされなければならない最新の瞬間とし、
前記共振容量が、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりもずっと高く、そして、
それによって、Ｄ’からＤへの前記第２の移行の間前記入力スイッチはゼロ電圧でＯＮとされ、そうして前記半導体装置のスイッチング損および電圧ストレスを低減し、かつ電磁干渉を低減することで前記変換器の効率を増大し、
それによって、前記半導体電流２方向および電圧２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて前記スイッチング時間制御手段によって無損失スイッチング・サイクルが提供され、
それによって、ＤからＤ’への移行の間の相補入力スイッチのおよびＤ’からＤへの移行の間の入力スイッチのゼロ電圧でのスイッチングが、いかなる動作点においても、すなわち、全ての入力ＤＣ源電圧についてもかつ無負荷から完全負荷までのいかなるＤＣ負荷電流についても、達成される
変換器。
【請求項１９】
Ｄ’からＤへの前記第２の移行が、前記相補入力スイッチをＯＦＦとすることによって開始されて、前記入力スイッチを横切る前記寄生キャパシタの線形放電を開始し、そして前記入力スイッチにかかる電圧が前記ＤＣ電圧源の半分のレベルに低下するとき、前記入力スイッチは、前記スイッチング時間制御手段によって、低下した電圧でかつ低下したスイッチング損をもってＯＮとされ、および前記出力スイッチは、前記スイッチング時間制御手段によって、前記ＤＣ電圧源の半分に等しい前記出力スイッチにかかる電圧で同時にＯＮとされ、そして前記第２の移行は、入力キャパシタ電流が、入力インダクタ電流に等しいものから大きさが中間インダクタ電流に等しい反対方向の電流に反転される間の電流−反転サブインタバルだけ継続し、その瞬間、相補出力スイッチを流れる電流がゼロに低減されて、これを、Ｄ’からＤへの前記第２の移行を完了するよう相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
それによって、Ｄ’からＤへの前記第２の移行の間、前記入力スイッチおよび前記出力スイッチは、大きさが前記ＤＣ電圧源の半分に等しい電圧で同時にＯＮとされ、そうして前記半導体装置のスイッチング損および電圧ストレスを低減し、電磁干渉を低減することで前記絶縁無損失スイッチング変換器の効率を増大する
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項２０】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記中間インダクタはオートトランスを備え、
前記オートトランスの巻線の一端は、前記共通入力端子および前記共通出力端子へと接続され、前記オートトランスの前記巻線の第２端は、前記相補出力スイッチの前記第２端に接続され、そして前記オートトランスの前記巻線のタップ端は、前記共振インダクタの前記一端に接続され、
前記オートトランスの前記巻線の巻数と、前記オートトランスの前記巻線の前記一端と前記タップ端との間の巻数の比によって、前記変換器のＤＣ−ＤＣ電圧変換比が付加的に制御される、
無損失スイッチング変換器。
【請求項２１】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記中間インダクタ巻線の前記一端が、前記共通出力端子に接続され、
前記入力キャパシタの前記一端が、前記共通入力端子に接続され、かつ前記入力キャパシタの前記第２端が、前記共通出力端子に接続され、および、
前記共振インダクタ巻線の前記第２端が、前記入力インダクタの前記第２端に接続される、
無損失スイッチング変換器。
【請求項２２】
前記中間インダクタはオートトランスを備え、
前記オートトランスの巻線の一端は、前記共通入力端子および前記共通出力端子へと接続され、前記オートトランスの前記巻線の第２端は、前記相補出力スイッチの前記第２端に接続され、そして前記オートトランスの前記巻線のタップ端は、前記共振インダクタの前記一端に接続され、
前記オートトランスの前記巻線の巻数と、前記オートトランスの前記巻線の前記一端と前記タップ端との間の巻数の比によって、前記変換器のＤＣ−ＤＣ電圧変換比が付加的に制御される
請求項７に記載の無損失スイッチング変換器。
【請求項２３】
前記中間インダクタ巻線の前記一端が、前記共通出力端子に接続され、
前記入力キャパシタの前記一端が、前記共通入力端子に接続され、かつ前記入力キャパシタの前記第２端が、前記共通出力端子に接続され、および、
前記共振インダクタ巻線の前記第２端が、前記入力インダクタの前記第２端に接続される
請求項７に記載の無損失スイッチング変換器。
【請求項２４】
前記枝の一端が、前記絶縁変圧器の前記一次巻線の前記ドットの付いた一端に接続され、および前記枝の他の一端が、前記絶縁変圧器の前記一次巻線の前記印の付いていない一端に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項２５】
前記枝の一端が、前記入力インダクタの前記一端に接続され、および前記枝の他端が、前記入力インダクタの前記第２端に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項２６】
前記枝の一端が、前記入力インダクタの前記一端に接続され、および前記枝の他端が、前記絶縁変圧器の絶縁一次巻線の前記印の付いていない一端に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項２７】
前記入力キャパシタの一端が、前記共通入力端子に接続され、
前記入力キャパシタの第２端が、前記絶縁変圧器の前記一次巻線の前記印の付いた一端に接続され、
前記絶縁変圧器の前記一次巻線の前記印の付いていない一端が、前記入力インダクタの前記第２端に接続され、および、
前記枝の一端が、前記絶縁変圧器の前記一次巻線の前記ドットの付いた一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記一次巻線の前記印の付いていない一端に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項２８】
前記枝の一端が、前記絶縁変圧器の前記二次巻線の前記印の付いていない一端に接続され、および前記枝の他端が、前記出力端子に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項２９】
前記相補出力スイッチの一端が、前記共通出力端子に接続され、
前記絶縁変圧器の前記二次巻線の前記ドットの付いた一端が、前記相補出力スイッチの第２端に接続され、
前記絶縁変圧器の前記二次巻線の前記印の付いていない一端が、前記出力インダクタの前記第２端に接続され、および、
前記枝の一端が、前記絶縁変圧器の前記二次巻線の前記印の付いていない一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記二次巻線の前記ドットの付いた一端に接続される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項３０】
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチがＭＯＳＦＥＴ装置であり、
前記出力スイッチＭＯＳＦＥＴ装置のゲートが、前記相補出力スイッチＭＯＳＦＥＴ装置のドレインに接続され、そして前記出力スイッチＭＯＳＦＥＴ装置のドレインが、前記相補出力スイッチＭＯＳＦＥＴ装置のゲートに接続され、
前記入力スイッチＭＯＳＦＥＴ装置および前記相補入力スイッチＭＯＳＦＥＴ装置の制御および駆動回路が、前記共通入力端子を用いており、
それによって、前記絶縁変圧器の前記二次巻線が、前記出力スイッチＭＯＳＦＥＴ装置と前記相補出力スイッチＭＯＳＦＥＴ装置との双方に駆動電圧を提供することで、前記出力スイッチＭＯＳＦＥＴ装置と前記相補出力スイッチＭＯＳＦＥＴ装置との双方の自己駆動動作を可能として、簡略化された制御および駆動回路は前記入力ＤＣ電圧源から絶縁されており、そして
それによって、適切な駆動信号を、前記出力スイッチＭＯＳＦＥＴ装置および前記相補出力スイッチＭＯＳＦＥＴ装置に、前記入力ＤＣ電圧源と前記ＤＣ負荷との間の前記ガルバーニ絶縁を通して送信することが必要とされる信号処理回路が必要でなくなり、それによって、前記変換器駆動および制御回路を簡略化する
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項３１】
直列に接続され、および前記共通出力端子に接続される接点が間に備わる２つの駆動巻線を前記絶縁変圧器の二次側に更に含み、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチはＭＯＳＦＥＴ装置であり、
１つの駆動巻線のドットの付いた一端が、前記出力スイッチＭＯＳＦＥＴ装置のゲートに接続され、
他の駆動巻線の印の付いていない一端が、前記相補出力スイッチＭＯＳＦＥＴ装置のゲートに接続され、
前記２つの駆動巻線が、前記出力スイッチＭＯＳＦＥＴ装置と前記相補出力スイッチＭＯＳＦＥＴ装置との双方に、それらの自己駆動動作のために、異相の駆動電圧を提供して、制御および駆動回路は前記入力ＤＣ電圧源からガルバーニ絶縁されており、
前記入力スイッチＭＯＳＦＥＴ装置および前記相補入力スイッチＭＯＳＦＥＴ装置の前記制御および駆動回路が、前記共通入力端子を用いており、
それによって、適切な駆動信号を、前記出力スイッチＭＯＳＦＥＴ装置および前記相補出力スイッチＭＯＳＦＥＴ装置に、前記入力ＤＣ電圧源と前記ＤＣ負荷との間の前記ガルバーニ絶縁を通して送信することが必要とされる信号処理回路が必要でなくなり、それによって、前記変換器駆動および制御回路を簡略化する
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項３２】
別個のＤＣ負荷出力のための追加の二次巻線と別個の出力回路とが更に含まれており、
前記絶縁変圧器には、前記追加のＤＣ負荷出力のための前記追加の二次巻線が含まれ、
前記別個の出力回路の各々は、前記絶縁無損失スイッチング変換器の出力回路の構成および接続と同一の構成および接続を有し、
前記別個の出力回路の各々は、前記絶縁変圧器の前記追加の二次巻線と前記ＤＣ負荷出力との間に、前記絶縁無損失スイッチング変換器の前記出力回路が、前記絶縁変圧器の前記二次巻線と前記出力ＤＣ負荷との間に接続されるのと同一の方法で接続され、
前記スイッチング時間制御手段は、前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記別個の出力回路の各出力スイッチ、前記相補出力スイッチおよび前記別個の出力回路の各相補出力スイッチに、信号をＯＮおよびＯＦＦとする正確なパターンを、前記入力スイッチがＯＮとされる間の基準時間インタバルＤＴSおよび前記入力スイッチがＯＦＦとされる間の相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSで提供し、ここで、Ｄは可変および制御可能負荷比であり、Ｄ’は１つの完全なスイッチ動作サイクルＴS内の相補負荷比であり、
前記多重出力絶縁変圧器の前記追加の二次巻線と前記一次巻線との巻数比によって、前記追加のＤＣ負荷各々についての前記変換器のＤＣ−ＤＣ電圧変換比がそれぞれ更に制御され、
そのために、前記多重出力絶縁変圧器によって、前記入力ＤＣ電圧源、前記ＤＣ負荷および前記追加のＤＣ負荷の間にガルバーニ絶縁が提供される
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項３３】
前記枝の一端が、前記絶縁変圧器の前記一次巻線の前記ドットの付いた一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記一次巻線の前記印の付いていない一端に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３４】
前記枝の一端が、前記入力インダクタの前記一端に接続され、および前記枝の他端が、前記入力インダクタの前記第２端に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３５】
前記枝の一端が、前記入力インダクタの前記一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記一次巻線の前記印の付いていない一端に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３６】
前記入力キャパシタの一端が、前記共通入力端子に接続され、
前記入力キャパシタの他端が、前記絶縁変圧器の前記一次巻線の前記ドットの付いた一端に接続され、
前記絶縁変圧器の前記一次巻線の前記印の付いていない一端が、前記入力インダクタの前記第２端に接続され、そして
前記枝の一端が、前記絶縁変圧器の前記一次巻線の前記ドットの付いた一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記一次巻線の前記印の付いていない一端に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３７】
前記枝の一端が、前記絶縁変圧器の前記二次巻線の前記印の付いていない一端に接続され、および前記枝の他端が、前記出力端子に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３８】
前記相補出力スイッチの一端が、前記共通出力端子に接続され、
前記絶縁変圧器の前記二次巻線の前記ドットの付いた一端が、前記相補出力スイッチの第２端に接続され、
前記絶縁変圧器の前記二次巻線の前記印の付いていない一端が、前記出力インダクタの前記第２端に接続され、そして
前記枝の一端が、前記絶縁変圧器の前記二次巻線の前記印の付いていない一端に接続され、および前記枝の他端が、前記絶縁変圧器の前記二次巻線の前記ドットの付いた一端に接続される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項３９】
前記絶縁変圧器の二次側に２つの駆動巻線が更に含まれており、
前記入力スイッチ、前記相補入力スイッチおよび前記相補出力スイッチがＭＯＳＦＥＴ装置であり、
前記出力スイッチが、２つのＮチャンネルＭＯＳＦＥＴ装置を備えていて、一方の前記ＮチャンネルＭＯＳＦＥＴ装置のソース端子が別の前記ＮチャンネルＭＯＳＦＥＴ装置のソース端子に接続されていて（背中合わせの接続）、前記２つのＮチャンネルＭＯＳＦＥＴ装置のゲート端子が互いに接続されており、
一方の前記ＮチャンネルＭＯＳＦＥＴ装置のドレイン端子が、前記共通出力端子に接続され、および別の前記ＮチャンネルＭＯＳＦＥＴ装置のドレイン端子が、前記出力インダクタ巻線の前記第２端に接続されており、
１つの駆動巻線のドットの付いた一端が、前記２つのＮチャンネルＭＯＳＦＥＴ装置の共通ゲートに接続されていて、および前記１つの駆動巻線の印の付いていない一端が、前記出力スイッチを備える前記２つのＮチャンネルＭＯＳＦＥＴ装置の共通ソースに接続されており、
他の駆動巻線の印の付いていない一端が、前記相補出力スイッチＭＯＳＦＥＴ装置のゲートに接続されていて、および前記他の駆動巻線のドットの付いた一端が、前記相補出力スイッチＭＯＳＦＥＴ装置のソースに接続されており、
前記２つの駆動巻線によって、前記出力スイッチ（前記２つのＮチャンネルＭＯＳＦＥＴ装置を備える）および前記相補出力スイッチＭＯＳＦＥＴ装置の双方に、異相の駆動電圧が、それらの自己駆動動作のために提供され、制御および駆動回路は前記入力ＤＣ電圧源からガルバーニ絶縁されており、
前記入力スイッチＭＯＳＦＥＴ装置と前記相補入力スイッチＭＯＳＦＥＴ装置のための前記制御および駆動回路は、前記共通入力端子を用いており、
それによって、適当な駆動信号を、前記入力ＤＣ電圧源と前記ＤＣ負荷との間の前記ガルバーニ絶縁を通して、前記出力スイッチＭＯＳＦＥＴ装置および前記相補出力スイッチＭＯＳＦＥＴ装置へと送信することが必要とされる信号処理回路が必要とされなくなり、それによって、前記変換器駆動および制御回路を簡略化し、
それによって、前記出力スイッチが、電圧２方向かつ電流２方向の双方であって、４クォードラント・スイッチとして動作し、前記２つのＭＯＳＦＥＴ装置の低伝導損によって、２クォードラント電圧２方向スイッチを実現したものと比べて電流伝導損が大きく低減される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項４０】
別個のＤＣ負荷出力のための追加の二次巻線と別個の出力回路とが更に含まれており、
前記絶縁変圧器には、前記追加のＤＣ負荷出力のための前記追加の二次巻線が含まれており、
前記別個の出力回路の各々は、前記絶縁無損失スイッチング変換器の出力回路の構成および接続と同一の構成および接続を有し、
前記別個の出力回路の各々は、前記絶縁変圧器の前記追加の二次巻線と前記ＤＣ負荷出力との間に、前記絶縁無損失スイッチング変換器の前記出力回路が、前記絶縁変圧器の前記二次巻線と前記出力ＤＣ負荷との間に接続されるのと同一の方法で接続され、
前記スイッチング時間制御手段は、前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記別個の出力回路の各出力スイッチ、前記相補出力スイッチおよび前記別個の出力回路の各相補出力スイッチに、信号をＯＮおよびＯＦＦとする正確なパターンを、前記入力スイッチがＯＮとされる間の基準時間インタバルＤＴSおよび前記入力スイッチがＯＦＦとされる間の相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSで提供し、ここで、Ｄは可変および制御可能負荷比であり、Ｄ’は１つの完全なスイッチ動作サイクルＴS内の相補負荷比であり、
前記多重出力絶縁変圧器の前記追加の二次巻線と前記一次巻線との巻数比によって、前記追加のＤＣ負荷各々についての前記変換器のＤＣ−ＤＣ電圧変換比がそれぞれ更に制御され、
そのために、前記多重出力絶縁変圧器によって、前記入力ＤＣ電圧源、前記ＤＣ負荷および前記追加のＤＣ負荷の間にガルバーニ絶縁が提供される
請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項４１】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記相補入力スイッチと並列に接続される小さな追加の共振キャパシタが更に含まれていて、前記共振サブインタバルを延長し、そして、短いが有限の前記入力スイッチのＯＦＦとなる時間によって引き起こされる前記入力スイッチのスイッチング損を低減する無損失スイッチング変換器。
【請求項４２】
前記入力スイッチと並列に接続される小さな追加の共振キャパシタが更に含まれていて、前記共振サブインタバルを延長し、そして、短いが有限の前記入力スイッチのＯＦＦとなる時間によって引き起こされる前記入力スイッチのスイッチング損を低減する請求項７に記載の無損失スイッチング変換器。
【請求項４３】
前記入力スイッチと並列に接続される小さな追加の共振キャパシタが更に含まれていて、前記共振サブインタバルを延長し、そして、短いが有限の前記入力スイッチのＯＦＦとなる時間によって引き起こされる前記入力スイッチのスイッチング損を低減する請求項１４に記載の絶縁無損失スイッチング変換器。
【請求項４４】
前記相補入力スイッチと並列に接続される小さな追加の共振キャパシタが更に含まれていて、前記共振サブインタバルを延長し、そして、短いが有限の前記入力スイッチのＯＦＦとなる時間によって引き起こされる前記入力スイッチのスイッチング損を低減する請求項１８に記載の絶縁無損失スイッチング変換器。
【請求項４５】
前記出力整流器スイッチと並列に接続される小さな補助ＭＯＳＦＥＴトランジスタが更に含まれており、
前記スイッチング時間制御手段には、前記入力スイッチ、前記相補入力スイッチおよび前記補助ＭＯＳスイッチの正確な電子制御動作が含まれていて、それによって各々連続するスイッチ動作サイクルＴSの間ＤからＤ’への移行およびＤ’からＤへの移行の２つの移行が得られており、ここで、前記移行インタバルは、前記スイッチ動作サイクルに比べて短く、そして前記スイッチング時間制御手段は、以下の通りそれぞれのスイッチに制御信号を提供し、すなわち、
前記入力スイッチをＯＦＦとすることによってＤからＤ’への前記第１の移行が開始され、そして前記相補出力整流器スイッチにかかる遮断電圧がゼロに低減されるとき、前記相補出力整流器スイッチが導通し始め、そうしてゼロ電圧でゼロのスイッチング損をもってＯＮとされ、そして前記第１の移行は、前記相補入力スイッチにかかる電圧がゼロに低減されるまで継続し、その瞬間、前記相補入力スイッチが、前記スイッチング時間制御手段によって、ゼロ電圧でゼロのスイッチング損をもってＯＮとされ、一方前記出力整流器スイッチは、前記出力整流器スイッチを横切る変換器が印加する反転バイアス電圧によってＯＦＦとされ、そしてＤ’からＤへの前記第２の移行が、前記相補入力スイッチがＯＦＦとされる前に意図的に、まず前記補助ＭＯＳＦＥＴスイッチをＯＮとすることによって開始され、前記漏れインダクタンスに逆比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との間の電圧差に直接比例し、かつ前記補助ＭＯＳＦＥＴスイッチおよび前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例する追加の大きさだけ前記漏れインダクタンスにおける電流をブーストし、そして前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生キャパシタの共振放電およびそれと同時に前記相補入力スイッチにかかる寄生キャパシタの共振充電が、合計共振電流が前記３つの区別できる共振電流成分を備えるこの共振サブインタバルの間に起こり、そして前記共振サブインタバルが終わる前に、前記出力電流整流スイッチが正の電流によって自動的にＯＮとされ、前記共振サブインタバルの終わりであってかつ前記入力スイッチの前記寄生キャパシタが完全に放電されるとき、前記スイッチング時間制御手段によって、ゼロ電圧でかつゼロのスイッチング損で動作される前記入力スイッチとＯＦＦとされる前記補助ＭＯＳＦＥＴトランジスタの双方のための同時制御信号が提供されて、前記共振サブインタバルを完了し、そして前記第２の移行は、入力キャパシタ電流が入力インダクタ電流に等しいものから前記絶縁変圧器の磁化電流に大きさが等しい反対方向の電流に反転される間の電流−反転サブインタバルだけ継続し、その瞬間、前記相補出力整流器スイッチを流れる電流がゼロに低減されて、そうしてそれが自然にＯＦＦとされてＤ’からＤへの前記第２の移行を完了する
請求項１７に記載の絶縁無損失スイッチング変換器。
【請求項４６】
前記スイッチング時間制御手段は、以下の通りそれぞれのスイッチに制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとし、同時に前記相補入力スイッチをＯＮとすることによって開始および完了され、その瞬間、前記出力電流整流スイッチが自動的にＯＮとされ、かつ前記相補出力電流整流器スイッチが自動的にＯＦＦとされ、そして、
Ｄ’からＤへの前記第２の移行は、前記入力スイッチをＯＮとし、同時に前記相補入力スイッチをＯＦＦとすることによって開始および完了され、その瞬間、前記出力電流整流スイッチが自動的にＯＦＦとされ、かつ前記相補出力電流整流器スイッチが自動的にＯＮとされる
請求項６に記載の無損失スイッチング変換器。
【請求項４７】
前記スイッチング時間制御手段は、以下の通りそれぞれのスイッチに制御信号を提供し、すなわち、
ＤからＤ’への前記第１の移行は、前記入力スイッチをＯＦＦとし、同時に前記相補入力スイッチをＯＮとすることによって開始および完了され、その瞬間、前記出力電流整流スイッチが自動的にＯＮとされ、かつ前記相補出力電流整流器スイッチが自動的にＯＦＦとされ、そして、
Ｄ’からＤへの前記第２の移行は、前記入力スイッチをＯＮとし、同時に前記相補入力スイッチをＯＦＦとすることによって開始および完了され、その瞬間、前記出力電流整流スイッチが自動的にＯＦＦとされ、かつ前記相補出力電流整流器スイッチが自動的にＯＮとされる
請求項１７に記載の絶縁無損失スイッチング変換器。
【請求項４８】
前記第３の余弦波共振成分の大きさを、前記絶縁変圧器の、比例して増大する磁化電流を用いて必要なだけ大きくして、前記入力スイッチの前記寄生容量の電圧を望まれるだけ低く低減し、
それによって、前記絶縁変圧器のサイズおよび重量が低減される
請求項１７に記載の絶縁無損失スイッチング変換器。
【請求項４９】
入力端子と共通入力端子との間に接続されるＤＣ電圧源から、出力端子と共通出力端子との間に接続されるＤＣ負荷に電力を提供する無損失スイッチングＤＣ−ＤＣ変換器であって、
（１）一端が前記入力端子に接続される入力インダクタと、
（２）一端が前記出力端子に接続される出力インダクタと、
（３）一端が前記共通入力端子および前記共通出力端子に接続される中間インダクタと、
（４）一端が前記中間インダクタの第２端に接続される共振インダクタと、
（５）前記入力インダクタの第２端に接続される一端を有する入力キャパシタであって、その第２端が前記共振インダクタの第２端に接続される入力キャパシタと、
（６）前記共通入力端子に接続される一端を備える入力スイッチであって、その第２端が前記入力インダクタの前記第２端に接続される入力スイッチと、
（７）前記共通出力端子に接続される一端を備える出力スイッチであって、その第２端が前記出力インダクタの前記第２端に接続される出力スイッチと、
（８）前記出力インダクタの前記第２端に接続される一端を有する相補出力スイッチであって、その第２端が前記中間インダクタの前記第２端に接続される相補出力スイッチと、
（９）相補入力スイッチと補助キャパシタを備える枝であって、前記相補入力スイッチの一端が前記補助キャパシタの一端に接続され、一方前記相補入力スイッチの他端および前記補助キャパシタの他端が前記枝の両端を成す枝と、
（１０）前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチにＯＮ信号およびＯＦＦ信号の正確なパターンを提供するスイッチング時間制御手段であって、前記入力スイッチがＯＮとされる間が基準時間インタバルＤＴSであり、かつ前記入力スイッチがＯＦＦとされる間が相補時間インタバルＤ’ＴS＝（１−Ｄ）ＴSであり、ここで、１つの完全なスイッチ動作サイクルＴS内でＤが可変かつ制御可能な負荷比であり、Ｄ’が相補負荷比である、スイッチング時間制御手段と、
（１１）前記枝の前記両端を前記変換器に接続し、それによって前記相補時間インタバルＤ’ＴSの間前記枝を流れる電流を、前記入力インダクタの前記一端に流れ込む電流と前記中間インダクタの前記一端に流れ込む電流との和を前記出力インダクタの前記一端から流れ出る電流だけ低減したものに等しくする手段と
を備え
前記基準時間インタバルＤＴSの間前記枝を電流が流れず、かつ前記相補時間インタバルＤ’ＴSの間前記枝をＡＣ電流のみが流れ、
前記入力スイッチ、前記相補入力スイッチ、前記出力スイッチおよび前記相補出力スイッチが半導体電流２方向スイッチング装置であって、ＯＮ状態にある間電流を双方の方向に導通させることができ、かつＯＦＦ状態にある間一方向に電圧を保持することができ、および前記半導体電流２方向スイッチング装置は、理想スイッチ、寄生ボディ・ダイオードおよび寄生容量の並列接続を備えるようにモデル化されており、
前記変換器のＤＣ−ＤＣ電圧変換比は、前記動作負荷比Ｄに線形に依存しており、
前記スイッチング時間制御手段には、前記半導体電流２方向スイッチング装置の正確な電子制御動作が含まれており、それによってＤからＤ’への第１の移行およびＤ’からＤへの第２の移行の２つの移行が、各連続スイッチ動作サイクルＴSの間得られ、ここで、前記移行インタバルは前記スイッチ動作サイクルに比べて短く、かつ前記スイッチング時間制御手段はそれぞれのスイッチに以下のように制御信号を提供し、すなわち、
前記ＤからＤ’への第１の移行は前記入力スイッチをＯＦＦとすることによって開始され、そして前記相補出力スイッチの電圧がゼロに低減されるとき、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる相補出力スイッチに制御信号を提供し、そして前記第１の移行は前記相補入力スイッチの電圧がゼロに低減するまで継続し、その瞬間、前記スイッチング時間制御手段は、やはりゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記相補入力スイッチに制御信号を提供し、そして前記第１の移行は、前記出力スイッチを流れる電流がゼロに低減されるまで継続して、これを、前記ＤからＤ’への第１の移行を完了するように出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記Ｄ’からＤへの第２の移行は、前記出力スイッチを最初にＯＮとすることによって、意図的に前記相補入力スイッチがＯＦＦとされる前に開始されて、前記共振インダクタの電流をブーストし、その追加される大きさは、前記共振インダクタのインダクタンスに反比例し、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記出力スイッチと前記相補入力スイッチが双方ともＯＮとされる間のこのブースト・サブインタバルに直接比例し、そして、前記相補入力スイッチがＯＦＦとされるとき、前記入力スイッチを横切る寄生容量の共振放電および前記相補入力スイッチを横切る寄生キャパシタの同時共振充電が、この共振サブインタバルの間に起こり、そこでの合計共振電流は３つの区別される電流成分を備えており、すなわち、第１のものは、前記定義されるように大きさが追加される余弦波共振電流成分であり、第２のものは、大きさが、前記補助キャパシタのＤＣ電圧と前記ＤＣ電圧源のＤＣ電圧との電圧差に直接比例し、かつ前記共振インダクタのインダクタンスと、前記入力スイッチと前記相補入力スイッチの寄生容量の和に等しい共振キャパシタの容量との比の平方根に等しい共振回路の特性インピーダンスに反比例する正弦波共振電流成分であり、第３のものは、大きさが、前記出力スイッチがＯＮとされた瞬間の前記共振インダクタにおける最初の電流値に等しい余弦波共振電流成分であり、そして、前記入力スイッチの前記寄生容量が完全に放電された瞬間、前記スイッチング時間制御手段は、ゼロ電圧でゼロのスイッチング損をもってＯＮとされる前記入力スイッチに制御信号を提供して前記共振サブインタバルを完了し、そして、入力キャパシタ電流が、入力インダクタ電流に等しいものから中間インダクタ電流に大きさが等しい反対方向の電流へと反転される間の電流−反転サブインタバルだけ、前記第２の移行は継続し、その瞬間、相補出力スイッチを流れる電流はゼロに低減されて、これを、前記Ｄ’からＤへの第２の移行を完了するように相補出力スイッチをＯＦＦとしなければならない最新の瞬間とし、
前記共振容量は、前記出力スイッチおよび前記相補出力スイッチを横切る寄生キャパシタの容量よりも際立って高く、そしてそれによって、前記半導体電流２方向スイッチング装置のスイッチ・タイミングの正確なパターンに基づいて、前記スイッチング時間制御手段が無損失スイッチング・サイクルを提供し、この無損失スイッチング・サイクルの間、無損失であるように電荷が寄生容量間で移動され、かつ前記Ｄ’からＤへの第２の移行の間、前記共振インダクタに更に十分なエネルギーを蓄積して前記共振インダクタにおけるピーク共振電流を増大するように前記相補入力スイッチをＯＦＦとする前の必要なだけ早いときに前記出力スイッチをＯＦＦとし、前記入力スイッチの前記寄生容量をゼロ電圧へと完全に放電するのが丁度可能であって、前記Ｄ’からＤへの第２の移行を丁度完了させ、スイッチング損および前記半導体スイッチング装置の電圧ストレスを低減し、かつ電磁干渉の低減された前記変換器の効率を増大し、そして、前記負荷比Ｄが０．５より充分低く、整流された利用ＡＣライン電圧におけるように前記ＤＣ電圧源が非常に高く、従来技術のソフトスイッチングが有効でないとき、前記無損失スイッチングがＤＣ−ＤＣ変換に特に有効であり、
前記相補出力スイッチが２端子電流整流器スイッチ（ダイオード）であり、それは、前記入力スイッチ、前記相補入力スイッチおよび前記出力スイッチの電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦ状態にあり、
そのために、前記相補出力整流器スイッチのための制御および駆動回路が必要とされず、それによって、前記変換器の駆動および制御回路を簡略化する、
無損失スイッチング変換器。
【請求項５０】
前記相補出力スイッチが２端子電流整流器スイッチ（ダイオード）であり、それは、前記入力スイッチ、前記相補入力スイッチおよび前記出力スイッチの電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦ状態にあり、
そのために、前記相補出力整流器スイッチのための制御および駆動回路が必要とされず、それによって、前記変換器の駆動および制御回路を簡略化する、
請求項７に記載の無損失スイッチング変換器。
【請求項５１】
前記相補出力スイッチが２端子電流整流器スイッチ（ダイオード）であり、それは、前記入力スイッチ、前記相補入力スイッチおよび前記出力スイッチの電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦ状態にあり、
そのために、前記相補出力整流器スイッチのための制御および駆動回路が必要とされず、それによって、前記変換器の駆動および制御回路を簡略化する、
請求項１３に記載の絶縁無損失スイッチング変換器。
【請求項５２】
前記相補出力スイッチが２端子電流整流器スイッチ（ダイオード）であり、それは、前記入力スイッチ、前記相補入力スイッチおよび前記出力スイッチの電子制御スイッチングによってもたらされる前記変換器の動作状態および状況に応答してＯＮまたはＯＦＦ状態にあり、
そのために、前記相補出力整流器スイッチのための制御および駆動回路が必要とされず、それによって、前記変換器の駆動および制御回路を簡略化する、
請求項１８に記載の絶縁無損失スイッチング変換器。
【発明の詳細な説明】
【０００１】
（発明の分野）
この発明は、スイッチングＤＣ−ＤＣパワー変換器の分野に関し、詳しくは、非常にコンパクトなサイズで超高効率であって、同時に、ＥＭＩノイズをずっと低減し信頼性をずっと向上させるといったさらなる性能上の利点を提供する、新規なタイプの無損失スイッチングを使用する新しいクラスのスイッチング変換器に関する。
【０００２】
（発明の背景）
（定義付けと分類）
種々の数量間の記述をより容易なものとするために、このテキスト全体を通して以下の表記が一貫して用いられる。
１．ＤＣ−かねてから直流のことを指す略記であるが、ここでより広い意味を得て一般にＤＣ量を備える回路を指す。
２．ＡＣ−かねてから交流のことを指す略記であるが、ここでより広い意味を得て全ての交流電気量（電流および電圧）を指す。
３．ｉ1、ｖ2−電流および電圧についてｉ1およびｖ2のように、瞬間時間領域量が下付き文字を添えて表される。
４．Ｉ1、Ｖ2−Ｉ1およびＶ2のように、瞬間時間領域量のＤＣ成分が対応する大文字で指示される。
５．Δｉ1−瞬間成分とＤＣ成分との差がΔで指示され、したがって、Δｉ1は電流ｉ1のリプル成分またはＡＣ成分を指示する。
６．Ｄ−入力スイッチＳ1の負荷比（デューティレシオ）は、Ｄ＝ｔON／ＴSとして定義され、ここで、ｔONは、入力スイッチのＯＮ時間であり、ＴSは、ｆSを定スイッチング周波数とするときＴS＝１／ｆSとして定義されるスイッチング期間である。スイッチＳ1は、ＤＴSインタバルの間閉ざされて電流を流す（ＯＮとされる）。
７．Ｄ’−入力スイッチＳ1の相補負荷比Ｄ’は、Ｄ’ ＝１−Ｄとして定義され、Ｄ’ＴSは、入力スイッチＳ1が開いている（ＯＦＦとされる）間のインタバルである。
８．Ｓ1、Ｓ2、Ｓ’1、Ｓ’2−それぞれ、入力スイッチ、出力スイッチ、相補入力スイッチおよび相補出力スイッチについてのスイッチの名称であり、同時にそれぞれ能動な制御可能スイッチのスイッチング状態を以下のとおり指定する。ハイレベルは能動スイッチがＯＮとされていることを指示し、ロウ（ゼロ）レベルはそれがＯＦＦとされていることを指示する。
９．ＣＲ1−電流整流（ＣＲ）ダイオードおよびそれに対応するスイッチング時間図についての名称である。ダイオードは２端子受動スイッチであるので、スイッチング時間図はまた、ダイオードのスイッチの状態を以下のとおり表す。ハイレベルは、ダイオードがＯＮであることを、ロウレベルは、それがＯＦＦであることを示す。
１０．Ｉ−１つのクォードラント・スイッチは、特定の１つのクォードラント動作に限定されることを示す理想スイッチの周りの長方形の囲み内のローマ数字（ＩからＩＶ）によって指示される。
１１．ＣＢＳ−３端子の制御可能半導体スイッチング装置としての電流２方向スイッチを指示し、それは、ＯＮ状態でいずれかの方向に電流を流すが、２つのパワー端子間でのＯＦＦ状態で１つの極性だけの電圧を遮断し、そして２つのパワー端子間でのスイッチの状態を独立して制御する第３の制御端子を有する。
１２．ＶＢＳ−３端子の制御可能半導体スイッチング装置として電圧２方向スイッチを指示し、それはＯＮ状態で１方向にのみ電流を流すが、２つのパワー端子間でのＯＦＦ状態でいずれかの極性の電圧を遮断し、そして２つのパワー端子間でのスイッチの状態を独立して制御する第３の制御端子を有する。
１３．ＣＢＳ／ＶＢＳ−電流２方向スイッチ（ＣＢＳ）か電圧２方向スイッチ（ＶＢＳ）かを用いることができることを指示する。
【０００３】
サイズが絶えず縮小する電子信号処理装置と適合させるために電子パワー処理装置のサイズおよび重量を低減させることが要求された結果、ＤＣ−ＤＣスイッチング変換器の動作するスイッチング周波数が増大する方向に押し続けられており、最初の２０ｋＨｚのレベルから２００ｋＨｚ以上のスイッチング周波数となっている。そしてこの結果、スイッチングパワーの損失が比例して増大している。したがって、過去において変換器のトポロジーが数多く現れてきており、それらは大きくは２つのカテゴリーに属する。
１．スイッチング損を低減しようという試みのなされなかったハードスイッチング変換器のカテゴリー。
２．スイッチング損を低減するために措置のとられたソフトスイッチング変換器のカテゴリー。
【０００４】
残念ながら、ほとんどの場合において、スイッチング損の低減には、スイッチング装置の伝導損や変圧器の漏れインダクタンスに蓄積されるエネルギーと関係する損失およびその他の更なる損失といった他の損失の増大が伴い、結果として、効率がわずかないし中程度に改善されるに過ぎない。スイッチング変換器はまた、使用されるスイッチの数に関して３つのクラスに分類することができる。
１．一例が従来技術のバック変換器（ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ）である２スイッチ変換器のクラス。
２．従来技術のフォワード変換器のような３スイッチ変換器のクラス。
３．本発明およびその他数多くの従来技術の変換器のような４スイッチ変換器のクラス。
【０００５】
（従来技術ソフトスイッチング変換器）
スイッチング損の低減を行った最初のソフトスイッチング方法の１つは、Ｃヘンゼ（Ｃ．Ｈｅｎｚｅ）、Ｈ．Ｃマーチン（Ｈ．Ｃ．Ｍａｒｔｉｎ）およびＤ．Ｗパーズリー（Ｄ．Ｗ．Ｐａｒｓｌｅｙ）によって、２スイッチ変換器クラスに属し、図１ａ乃至図１ｇの従来技術に示される基本バック変換器についての記録「パルス幅変調を用いる高周波パワー変換器におけるゼロ電圧スイッチング」ＩＥＥＥ応用パワーエレクトロニクス会議（ＩＥＥＥ出版８８ＣＨ２５０４−９）第３３乃至４０頁において紹介された。
【０００６】
定スイッチング周波数でゼロ電圧スイッチングを得るためには、通常のトランジスタ−ダイオードで実現された２つのスイッチは、２つのＭＯＳＦＥＴトランジスタで置き換えられ、それらの各々は、理想スイッチの逆並列「ボディ」ダイオードおよび寄生ドレイン−ソース容量との並列接続としてモデル化され、結果として図１ｃ乃至図１ｆの回路モデルが得られる。合計スイッチング・サイクルＴSは、図２ｅに示されるような２つのスイッチＳおよびＳ’の適切な駆動タイミングによって４つのインタバルに分割される。２つの制御可能スイッチで、はっきりと定義された２つの移行インタバルが導入され、その間双方のスイッチがＯＦＦであることに注意する。第１の移行インタバル（図２ｅのｔN）は、スイッチＳが（図２ｅにおけるように）ＯＦＦとされるとき開始し、「自然な」移行（ＤＴSからＤ’ＴSへの移行または単にＤからＤ’への移行）としてもまた知られている。スイッチＳをＯＦＦとすることによって、インダクタ電流ＩPが必要とされる方向（図２ａ乃至図２ｆの電流源ＩPによって表される）に自然に流れている。この電流源ＩPは、容量ＣS'が完全に放電されるまでスイッチＳの寄生容量ＣSを充電し、スイッチＳ’の寄生容量ＣS'を放電し、その瞬間スイッチＳ’のボディ・ダイオードが電圧をゼロにクランプし、スイッチＳ’の容量ＣS'の逆充電を防止する。その瞬間、スイッチＳ’は、ゼロ・スイッチング損でＯＮとすることができ（図２ｅ）、それは、ＣS'の電荷が、（Ｖgに充電された）スイッチＳの容量ＣSに既に移転されていたからである。Ｄ’からＤへの移行の間、反転のプロセスを行うために、負のインダクタ電流ＩNが必要とされる。これを達成する最も簡単な方法は、大きなリプル電流を有するように出力インダクタを設計して、そのピークツーピークのリプル電流が少なくとも最大ＤＣ負荷電流の３倍となるようにすることである。図２ｅのインダクタ電流波形に示されるとおり、瞬間インダクタ電流ｉLは、Ｄ’ＴSインタバルの間のある点で方向を反転し、大きさＩNで負になる。相補インタバルＤ’ＴSが終わる前にスイッチＳ’は、ＯＦＦとなっていわゆる「強制の」移行を開始する（それは、ここでインダクタ電流が、大きなリプルのために設計された変換器回路によって意図的に負になることを強制されるからである）。この強制された移行期間（図２ｅにおけるｔF）の間、ｔNと反対のインタバルが生じ、この負のインダクタ電流ＩNがスイッチＳ’の寄生容量ＣS'を充電し、スイッチＳの寄生容量ＣSをＳの電圧ＶSがゼロに到達するまで放電する。その瞬間、ボディ・ダイオードはスイッチＳの電圧をゼロにクランプして、スイッチＳを無損失として強制的にゼロ電圧でＯＮとする。したがって、「ハードスイッチング」におけるように各サイクルで消散させる代わりに、寄生容量ＣSおよびＣS'に蓄積される電荷のリサイクリングが行われる。
【０００７】
この非常に簡単な方法で、能動スイッチＳおよびＳ’双方についてソフトスイッチングを達成することができ、かつそれらスイッチにかかる電圧ストレスも低いけれども、あらゆる動作条件でソフトスイッチングを達成するためには、出力インダクタ・リプル電流の大きさが最大ＤＣ負荷電流よりも２倍を超えて高くなければならないという大きな不都合がある。明らかに、このソフトスイッチング方法には難点があり、強制されたＤ’からＤへの移行を達成するために、Ｄ’ＴSインタバルが終わる前に負の瞬間インダクタ電流が得られるよう、大きなインダクタ・リプル電流を有することが必要である。そしてこれによって、伝導損が大きく増大し、そうしてスイッチング損が低減して得られた蓄えが大きく減少する。更には、この大きなリプル電流を吸収し、かつ出力ＡＣリプル電圧を受け入れ可能なレベルにまで低減するために、出力キャパシタのサイズを増すことが必要である。
【０００８】
別の従来技術のスイッチング損を低減する方法は、３スイッチ変換器のクラスに属するもので、Ｐヴィンシャレリ（Ｐ．Ｖｉｎｃｉａｒｅｌｌｉ）による米国特許第４，４１５，９５９号に「ゼロ電流でスイッチングするフォワード変換器」として開示される。この擬似共振変換器においてゼロ電流で強制的にメイン入力パワースイッチをスイッチングさせるのに、無効成分、小さな共振インダクタおよび小さな共振キャパシタが用いられて、メイン・スイッチ方形波様電流波形を正弦波様電流波形に歪ませる。これによって、メイン・スイッチをゼロ電流でＯＮおよびＯＦＦすることが可能となり、またスイッチ電流およびスイッチ電圧の重畳および半導体スイッチング装置の有限スイッチング時間特性によって引き起こされるスイッチング損が低減される。残念ながら、スイッチ電流のＲＭＳ値が増大することで伝導損が増大し、それによってゼロ電流スイッチングによって得られるスイッチング損の低減が幾分減少する。しかしながらより重大なのは、メイン・スイッチの寄生容量に蓄積される１／２・ＣＶ2なるエネルギーによる顕著なスイッチング損がなおも残存し、そのスイッチがＯＮとされるとき、消散してしまうという事実である。このスイッチング損は、ＯＦＦラインのアプリケーションにおける名目３００ＶのＤＣ入力電圧のような高入力ＤＣ電圧から、ＤＣ源として整流されたＡＣラインを用いて動作するアプリケーションにおいて特に言明される。
【０００９】
Ｐヴィンシャレリによる米国特許第４，４４１，１４６号の「単一端フォワード変換器における変圧器の磁心の最適なリセッティング」に開示された変換器は、４スイッチ変換器のクラスに属する。補助スイッチおよび蓄積容量を備えて二次変圧器に配置される枝が、変換器の磁心をリセットするための「磁化電流ミラー」を形成することのみを目的として用いられたもので、他の役割を果たしていない。これに対して、本発明においては、補助スイッチおよび補助キャパシタを備える枝が、新規のスイッチング変換器のトポロジーの一次側に配置され、変圧器の磁心のリセットのみならず、より重要なことに、スイッチング損の削減をも達成している。
【００１０】
アイザック・コーエン（Ｉｓａａｃ  Ｃｏｈｅｎ）による「低リプル電流成分ストレス電圧およびゼロ・スイッチング容量のパルス幅変調ＤＣ／ＤＣ変換器」についての米国特許第５，２９１，３８２号に開示される変換器もまた、４スイッチ変換器のクラスに属する。この変換器において、ゼロ電圧でのソフトスイッチングは、図１ａ乃至図１ｇのバック変換器に類似する方法で達成される。それは、大きな磁化リプル電流を結果として生じる絶縁変圧器の小さな磁化インダクタンスに基づいており、それ故ソフトスイッチング・バック変換器におけるのと同じソフトスイッチングおよび効率の制限を有する。しかしながら、ソフトスイッチングは変圧器の大きな磁化電流リプルによって達成され、バック変換器におけるような大きな出力インダクタ・リプル電流をもたないので、出力リプル電圧でのバック変換器の大きな出力インダクタ・リプル電流の望ましくない作用が削減される。
【００１１】
４スイッチ変換器のクラスの更に別の例は、ジョン・バセット（Ｊｏｈｎ  Ｂａｓｓｅｔ）による「ゼロ電圧でスイッチングするＤＣ／ＤＣ変換器」についての米国特許第５，０６６，９００号に開示される従来技術の変換器である。この変換器において、変圧器の漏れインダクタンスはスイッチング損を強制的に低減する共振インダクタとして用いられる。しかしながら、本発明におけるような最適スイッチング時間制限を備える制御可能スイッチではなく、変換器の出力（二次側）おける２つのスイッチに対して受動整流ダイオードを用いるために、このソフトスイッチング手法で達成できる効率の向上が厳しく制限されてしまい、オフラインの変換器のアプリケーションのような中乃至高入力ＤＣ電圧でのアプリケーションについては特にそうである。
【００１２】
前記引用された従来技術のソフトスイッチング変換器に共通するのは、それらが、３スイッチおよび４スイッチ変換器のクラスに属するものについて異なるソフトスイッチング方法を使用するけれども、それらは全て、２つの出力スイッチに対して受動的な電流整流スイッチのみを用いていることである。それに対して、４スイッチ変換器のクラスに属する本発明は、入力側の２つの能動スイッチに加えて、形の異なるＣＢＳかＶＢＳかである出力二次側の２つの能動および制御可能スイッチをもまた用いている。４つの制御可能スイッチング装置の全てによる非常に特別なスイッチング時間制御と共に、これによって、従来技術のソフトスイッチング方法を用いる場合と同じく伝導損、漏れ損などの他の望ましくない損失を増大させずにスイッチング損を削減する結果となる。したがって、独特なスイッチング時間制御を行う本変換器は、広い動作範囲に渡ってスイッチング損がゼロに近いことを特徴とし、そしてそれ故に、無損失スイッチング変換器のクラスと称される（先に紹介されたハードスイッチングおよびソフトスイッチングのカテゴリーに加えて）スイッチング変換器の新しい第３のカテゴリーに属する。
【００１３】
前記の見直しから、古典的な従来技術のソフトスイッチング方法と関係するその他全ての望ましくない特長を導入することなくスイッチング損を削減し、そしてそれによって理論的にもかつ実験上のプロトタイプにおいても確認されるとおり全体の効率を著しく増大する、新しい無損失スイッチング方法が必要とされることが明らかである。この発明は、そのような新規な無損失スイッチング方法を導入するもので、それは適切な変換器のトポロジーおよび適当な半導体スイッチ型に加えて４つの制御可能スイッチの適当な駆動タイミングをも必要とするが、結果としてスイッチング損を削減する。更には、スイッチング損の削減は、場合によっては負荷比動作範囲全体を通して維持される。
【００１４】
（発明の概要）
この発明の主要な目的は、無損失スイッチングＤＣ−ＤＣ変換器を提供することであり、それは、新規な無損失スイッチング方法を用いて（他の変換器の損失を増大させずに）スイッチング損を削減し、これまで従来技術のソフトスイッチング方法によっては達成することのできなかった超高効率を達成する。新規な無損失スイッチングによって超高スイッチング周波数での動作が可能となり、そしてそれによってサイズと重量が実質的に低減しパワー密度が増大する。更なる固有の利点は、ＥＭＩノイズが低減されかつ構成要素ストレス（電圧、電流および温度）が低減して信頼性が増大することである。
【００１５】
（無損失スイッチング変換器のカテゴリー）
新しい無損失スイッチングＤＣ−ＤＣ変換器は、変換器それ自体におけるスイッチの位置に依存する特定のスイッチング−クォードラント特性（例えば電流２方向性または電圧２方向性）をもつ４つまでの制御可能スイッチを備えるパワー処理ステージと、スイッチング時間制御ボックスとからなり、それは、電子駆動制御を介して必要とされる一連のスイッチングを制御可能スイッチの少なくとも３つまたは４つ全てに提供して、代替的な多数の方法で無損失スイッチングを達成する。本発明は、非絶縁パワー・ステージと絶縁パワー・ステージの双方において実施され、備わる出力スイッチは、ＣＢＳ／ダイオード出力スイッチかＶＢＳ出力スイッチかのいずれかとして実現される。絶縁パワー処理ステージは、絶縁変圧器、入出力インダクタ、直列入力キャパシタ、補助キャパシタおよび４つの制御可能スイッチからなる。入力インダクタは、ＤＣ源と直列に接続されて非脈動（連続）入力電流を提供し、一方出力インダクタは、ＤＣ負荷と直列に接続されて非脈動（連続）出力電流を提供する。直列入力キャパシタは入力インダクタおよび一次変圧器と直列に接続される。入力スイッチと相補入力スイッチは変圧器の一次側にあり、一方、出力スイッチと相補出力スイッチは変圧器の二次側にある。相補入力スイッチと直列の補助キャパシタを備える枝が、相補入力スイッチが閉じている間のみ小さなＡＣリプル電流を導通させるように変換器内に配置される。このＡＣリプル電流は、制御可能出力スイッチおよび新規なスイッチング時間制御と共に無損失スイッチング動作を可能とし、従来技術のソフトスイッチング変換器で不可能であった効率とサイズ・パフォーマンスとを備える。またこの枝によって、絶縁変圧器がリセット巻線またはその他の磁心リセット手段を必要とせずに自動的にボルト秒バランスの取られることが確実になる。この枝を新しい変換器の残りの部分に接続してなおも前記の独特な特性を保留する代替的な多くの方法がある。そのような可能性が、そのような枝が満たさなければならない一般的な機能規準と一緒に、詳細な明細書に数多く開示される。非絶縁の異なる形が絶縁変圧器を単にインダクタで置き換えることによって得られる。
出力制御可能スイッチのタイプ、ＣＢＳかＶＢＳか、に基づく２つの異なる形で、絶縁および非絶縁無損失スイッチング変換器の双方を実現することができる。
【００１６】
（ＣＢＳ出力スイッチでの無損失スイッチング）
ＣＢＳ出力スイッチでの第１の無損失スイッチングのカテゴリーは、スイッチの寄生容量と絶縁変圧器の漏れインダクタンス（または非絶縁変換器の場合には別の付加的な共振インダクタ）との間の共振を用いて、無損失スイッチングを達成する。制御可能スイッチの特別なスイッチング時間制御は、無損失スイッチングを生成することのできる非常に有効な共振電流を生み出し、かつこれまで従来技術の変換器によっては得ることのできなかった超高効率および小さなサイズを提供する。
【００１７】
このカテゴリーは以下のとおり３つの主なサブカテゴリーに分けられる。
１．実質的にスイッチング損を低減する、ＣＢＳ半導体スイッチのスイッチング時間制御のみを調整する共振インダクタの無い非絶縁変換器。
２．付加的な共振インダクタを含み、その、スイッチの寄生容量との共振に依存して無損失スイッチングを達成する非絶縁変換器。
３．漏れインダクタンスが共振インダクタの役割を果たし、そして制御可能ＣＢＳスイッチの新規な無損失スイッチング時間制御を用いることで全てのスイッチング損の低減を実際に達成する絶縁変換器。
【００１８】
（ＶＢＳ出力スイッチでの無損失スイッチング）
ＶＢＳ出力スイッチでの第２の無損失スイッチングのカテゴリーは、ＣＢＳ出力スイッチのカテゴリーがそうであったように共振電流に依存しない。そうではなくて、それは補助キャパシタＡＣリプル電流と出力スイッチの電圧２方向特性とに基づいて、それぞれの寄生容量の無損失放電をゼロ電圧まで強制し、その時点で適当な制御可能スイッチをゼロ損失でＯＮとできる。この方法は共振に依存しないので、それは動作点から独立しており、全入力電圧範囲を含む広い動作範囲にわたって無負荷から完全負荷までの如何なる負荷電流についてもそのような理想的なスイッチング性能を維持する。
【００１９】
このカテゴリーもまた以下のような３つのサブカテゴリーに分けられる。
１．非常に特別なスイッチング時間制御シーケンスを用いて無損失スイッチング性能を得て、結果として出力スイッチに対称的な電圧波形を生じ、そうして「対称的な」無損失スイッチングと称される、共振インダクタを備えない非絶縁スイッチング変換器。
２．別の非常に特別なスイッチング時間制御シーケンスを用いて無損失スイッチング性能を得て、結果として出力スイッチを横切る非対称な電圧波形を生じ、それゆえ、それは「非対称な」無損失スイッチングと称される、共振インダクタを備える非絶縁変換器。
３．固有的に絶縁変圧器の漏れインダクタンスを含むが、無損失スイッチング性能についてそれに依存せず、前記「非対称な」無損失スイッチング時間制御に類似する新規なスイッチング時間制御を用いる、絶縁変換器。
【００２０】
ＣＢＳおよびＶＢＳカテゴリー双方に適用できる変換器の別の改良は、入力インダクタと絶縁変圧器を共通の磁心に結合して集積磁気回路を形成するもので、それは結果として完全な動作範囲にわたって望ましいゼロ・リプル入力インダクタ電流を生じ、そして導通したＥＭＩノイズならびに入力リプル電圧を低減する。非絶縁バージョンにおいては、入力および中間インダクタが結合インダクタ構造に結合されて同じ利点が得られる。この発明を特徴付けると考えられる新規な特長が、特に添付された特許請求の範囲で説明されている。本発明は、添付した図面と関連付けて以下の記述を読むと最もよく理解される。
【００２１】
（発明の詳細な説明）
（ハードスイッチング変換器のトポロジー）
本発明の新規な無損失スイッチングの特長によって、従来技術の変換器の問題を克服し、結果として高効率および高パワー密度を生じるスイッチングＤＣ−ＤＣ変換器が提供される。しかしながら、より容易に理解するという目的で、スイッチング変換器の基本動作が、最初に、４つの理想単一極、単一スロー・スイッチ（ｓｉｎｇｌｅ−ｔｈｒｏｗ  ｓｗｉｔｃｈｅｓ）、すなわち、入力スイッチＳ1、相補入力スイッチＳ’1、出力スイッチＳ2および相補出力スイッチＳ’2を備えて最も基礎的な「ハードスイッチング」を構成する図３ａに紹介され、ここで「ダッシュ符号（ｐｒｉｍｅ）」は相補スイッチを示す。
【００２２】
図３ｂに示されるように、Ｓ1およびＳ2スイッチは同相で動かされ、すなわち、この理想化バージョンにおいては、それらは双方が同時にＯＮとされ、Ｄを負荷比とし、ＴSをスイッチング・サイクルとするときの時間インタバルＤＴSの間ＯＮを保たれ、そして同時にＯＦＦとされて、Ｄ’＝１−Ｄを相補負荷比とするときの相補インタバルＤ’ＴSの間ＯＦＦを保たれるように動かされる。相補スイッチＳ’1およびＳ’2は、その名称が示唆するとおり相補的に動かされ、それはそれらの相対するスイッチＳ1およびＳ2それぞれに関してまさに異相である。図３ｂのタイミング図は、駆動信号とそれぞれのスイッチの状態（ＯＮまたはＯＦＦ）の双方を示す。以下のスイッチの取り決めは、このテキスト全体を通して採用されることに注意する。図３ｂにおけるようなスイッチのタイミング図は、スイッチ駆動信号と導通状態との双方を表し、そして、例えば駆動信号Ｓ1がハイであるときスイッチＳ1はＯＮであり、また駆動信号Ｓ1がロウのときスイッチＳ1はＯＦＦである。
【００２３】
図３ａの新しい変換器は、全ての動作状態において入出力電流の連続性を維持する入力インダクタＬ1および出力インダクタＬ2を有する。加えて、変換器の中間において、第３の、以後中間インダクタＬmと呼ばれるものがある。その変換器はまた、３つのキャパシタ、すなわち、直列入力キャパシタＣ1、補助キャパシタＣおよび出力濾過キャパシタＣ2を有する。出力濾過キャパシタＣ2は、スイッチング・プロセスに参加するものではなく、それ故それは、変換器のスイッチング動作に必要ではなく、したがって、この分析および更なる説明からは取り残されるということに注意すること。
【００２４】
図３ｂのスイッチング時間図は、４つの理想スイッチ全てが図４ａにおけるような実際の半導体スイッチング装置および図４ｂのスイッチング時間制御と置き換えられるとき、結果として、変換器の「ハードスイッチング」動作および実質的なスイッチング損を生じる。
１．入力スイッチおよび相補入力スイッチは、３端子能動スイッチング装置（ＭＯＳＦＥＴ）であり、それらは、図４におけるような適切なゲート駆動信号によって外部から制御できる。
２．出力スイッチおよび相補出力スイッチは、２端子受動スイッチング装置（ダイオード）であり、それらは、変換器回路の動作によって、その２端子に特定の条件が課せられるときのみにＯＮおよびＯＦＦとされ、すなわち、ダイオード・スイッチ端子にかかる電圧がその閾値電圧よりも高くなるときダイオードはＯＮとなり、そしてダイオード端子を通る電流がゼロとなるときダイオードはＯＦＦとなる。
【００２５】
（ハードスイッチング損）
図４ａの各半導体スイッチング装置は、それがＭＯＳＦＥＴトランジスタであろうとダイオードであろうと、図５に示されるような等価集中寄生容量ＣSで表されるＯＦＦ状態であり得るが、それは、その装置のＯＦＦ電圧ＶCに充電される。この寄生容量に蓄積されるエネルギーＥは、図５に示されるように一旦スイッチＳが閉じられると全て消散され、そして結果としてハードスイッチング・パワー損ＰLを生じ、それは、スイッチング周波数に直接比例する。
Ｅ＝ＣSＶC2／２；    ＰL＝ｆSＥ＝ｆSＣSＶC2／２      （１）
【００２６】
典型的な高電圧スイッチについてＶC＝５９５Ｖであり、ＣS＝２３７ｐＦ（図１５ｂの実験波形を参照）についてエネルギーＥ＝４２Ｗ／ＭＨｚを蓄積し、ｆS＝２００ｋＨｚについてＰL＝８．４Ｗの損であった。たとえ４つのスイッチの内１つのみがハードスイッチング・モードで動作しているとしても、結果として得られる８．４Ｗのスイッチング損は、１００Ｗの変換器の場合において、７．８％を超える効率損を表す。従来技術のソフトスイッチング方法は損失の合計を程々に低減するに過ぎない。したがって、新しい無損失スイッチング方法が必要とされ、それは、他の損失を増大することなくスイッチング損を削減し、結果として最高の効率を可能とするものである。
【００２７】
（スイッチ・クォードラントの分類および最適なスイッチの実現）
理想スイッチ（図６ａ）が閉ざされる（ＯＮとされる）とき、電流をいずれかの方向に流すことが可能であり、そして、理想スイッチが開けられる（ＯＦＦとされる）とき、いずれかの極性の電圧を遮断することが可能であり、そしてそれは、図６ｂの（ｉ−ｖ）特性の太線によって示されるような４クォードラント・スイッチとして動作する。しかしながら、スイッチングする半導体装置は、電流の流れの方向か電圧遮断能力の極性かのいずれかに制限を課する。例えば、電流整流器（ダイオード）は、電流を１方向（整流方向）のみに流し、１つの極性のみの電圧を遮断する（図１０ｃ）。このようにダイオードは、１クォードラント・スイッチの例である。バイポーラ・トランジスタは、１クォードラント・スイッチの別の例である（図９ｃ）。
【００２８】
パワー半導体スイッチ技術の現状においては、実現可能な半導体４クォードラント・スイッチは単一の構成要素としては存在しておらず、代わりに合成スイッチを用いることができ、それは、ＭＯＳＦＥＴトランジスタおよび／またはダイオードのような２つ以上の半導体スイッチング装置からなる。そのような実際に実現されたものの１つが図６ｃに示されており、２つのＮチャンネルＭＯＳＦＥＴ装置が背中合わせとされて、それらのソース端子が一緒に接続され、かつそれらのゲート端子が一緒に接続されて有効な４クォードラント・スイッチを構成している。この場合において、図３ａの変換器はそれを実現するのに合計８つのＭＯＳＦＥＴスイッチを必要とし、余分のＭＯＳＦＥＴ装置の伝導損によってなおも更に効率が劣化している。図６ｃのバイポーラ・トランジスタのバージョンでさえ、理想スイッチの４クォードラント・スイッチング特性を模倣するのに４つの装置（２つのバイポーラ・トランジスタと２つのダイオード）を必要とする。問題は、図３ａの変換器が、複雑な４クォードラント・スイッチ無しで、より簡単にスイッチを実現して構築でき得るか否かである。しかしながら、そのようにより簡単に実現することで、この発明で導入される新しい無損失スイッチング方法を実施できるものとしなければならない。以下の２クォードラントおよび１クォードラント・スイッチの選択は、これから調査されねばならない。
【００２９】
２クォードラント・スイッチのカテゴリーには、２つのサブカテゴリーがあり、すなわち、図７ｂのｉ−ｖ特性をもつ電流２方向スイッチ（ＣＢＳ）と図８ｂのｉ−ｖ特性をもつ電圧２方向スイッチ（ＶＢＳ）である。電流２方向スイッチは、図７ａの記号で描写され、ＣＢＳと記される理想スイッチ記号の周りに長方形の囲みがあって、図７ｂに示されるような電流２方向スイッチ（クォードラントＩおよびＩＶの境界に沿う太線）としてその動作に制限のあることが明白に示されており、スイッチが閉じられるときそれは電流をいずれかの方向に流すことができ、したがって、電流２方向スイッチという名称であり、そしてスイッチが開けられるときそれは１極性のみの電圧を遮断できる。面白いことに、図７ｃに示される単一ＭＯＳＦＥＴスイッチは、その相当するバイポーラ・トランジスタがそうであるように単一クォードラント・スイッチとして動作することが通常期待されるが、実際は、以下の２つの理由から２クォードラント・スイッチとして動作することが観察される。
ａ）特定の半導体を実現することにより、ＭＯＳＦＥＴスイッチは、図７ｃの点線で描かれる内蔵寄生（ボディ）ダイオードを有しており、それによって、ＭＯＳＦＥＴのドレイン−ソース電流と反対の電流のための経路が提供される。
ｂ）ＭＯＳＦＥＴスイッチング装置は固有に電流２方向であり、それは、チャンネルがいずれかの方向に電流を流すことができるからである。第２の特長は、実際、低ＯＮ抵抗ＭＯＳＦＥＴ導通チャンネルを通して電流を方向付けることによって、ボディ・ダイオードによる大きな伝導損を削減するために、大抵の低電圧アプリケーションで用いられており、それは、このいわゆるＭＯＳＦＥＴでの同期整流器の実現において、ボディ・ダイオードの導通をバイパスするものである。
【００３０】
電圧２方向スイッチ（ＶＢＳ）は、図８ａの記号で描かれており、それはまた、太線によって、図８ｂに示されるようなクォードラントＩおよびＩＩの境界に沿って表されるような２クォードラント・スイッチとして動作し、スイッチが閉じられるときそれは電流を１方向のみに流すことができ、またスイッチが開けられるとき、それは正か負かいずれかの極性の電圧を遮断することができる。それを実際に図８ｃに実現したものにおいて、それは、２つの装置、すなわち、ＭＯＳＦＥＴスイッチと電流整流器（ダイオード）の直列接続を備える合成スイッチからなる。ここでダイオードを加えることによって合成スイッチに電圧２方向の特長が提供されるが、同時に、そうでなければ電流２方向であったＭＯＳＦＥＴの特長を単一電流方向に限定することとなることに注意する。明らかに、そのような電圧２方向スイッチ（ＶＢＳ）はより高い伝導損を有しており、それは、それが、各々がそれ自体の伝導損を有していて、ダイオードが合計伝導損を支配する２つの物理的な装置の直列接続からなるからである。
【００３１】
実際にいくつかの実現されたものにおいて、電圧２方向スイッチは、図６ｃの２つの背中合わせのＭＯＳＦＥＴという既に示された合成スイッチと置き換えることができ、実際それは、本当の４クォードラント・スイッチであり、それは、それが同時に電圧２方向スイッチならびに電流２方向スイッチであるからである。このように実現することの利点は、ＭＯＳＦＥＴダイオードの直列接続を備える図８ｃのＶＢＳスイッチに比べて伝導損が低減されることである。こういう理由で、詳細な無損失スイッチング動作についての後の章で、そのように実現される２つのＭＯＳＦＥＴトランジスタがＶＢＳ出力スイッチに用いられたのである。
【００３２】
１クォードラント・スイッチのカテゴリーには、２つの基本的なサブカテゴリー、すなわち、図９ｂのｉ−ｖ特性をもつ１クォードラント能動スイッチのカテゴリーと図１０ｂのｉ−ｖ特性をもつ１クォードラント受動スイッチのカテゴリーとがある。１クォードラント能動スイッチは、長方形の囲みの内側のローマ数字Ｉを備える図９ａの記号で示される。図９ｃの３端子能動および制御可能スイッチとしてのバイポーラ・トランジスタは、そのような１クォードラント・スイッチの例である。１クォードラント受動スイッチは、長方形の囲みの内側のローマ数字ＩＩを備える図１０ａの記号で示される。図１０ｃの単純ダイオード整流器が、２端子受動スイッチであるそのような第２クォードラント・スイッチの例であり、その状態（ＯＮまたはＯＦＦ）は、その端子における電圧および電流に依存し、ＭＯＳＦＥＴやバイポーラ・トランジスタのような制御可能能動スイッチにおけるような制御信号に依存しない。
【００３３】
（最低限の無損失スイッチング変換器の実現）
原則として、図３ａの変換器の４つのスイッチの各々は、複雑な４クォードラント・スイッチではなく、４つの利用できるより簡単な選択、すなわち２つのクォードラントＣＢＳまたはＶＢＳスイッチおよび／または１クォードラント能動バイポーラ・トランジスタまたは受動ダイオード・スイッチの実現のいずれででも実現できる。これによって、簡略化されたスイッチが実現される２５６の異なる変換器が可能となる。基本的なパワー変換の原理により、主な入力スイッチは受動スイッチではありえず、それはダイオードでの代替はなく、入力スイッチについて３つの選択のみが残る。相補入力スイッチについても同じことが仮定されるならば、これにより、特定の簡略化された物理的なスイッチの実現によって、１４４もの多くの異なる変換器の構成がなおも残される。
【００３４】
しかしながら、図３ａの変換器の動作を続いて分析すると、またとりわけ新しい無損失スイッチング方法の効率の利点をなおも生み出すことができるスイッチを実現することで、結果として以下の最小のスイッチ要件が得られる。
１．入力スイッチＳ1が、最低でも図９ｂのｉ−ｖ特性をもつ１クォードラント能動スイッチであり、それ故バイポーラ・トランジスタとして実現できる。
２．相補入力スイッチＳ’1が、最低でも図７ｂのｉ−ｖ特性をもつ２クォードラントＣＢＳスイッチ（そのスイッチを通る電流がＡＣである）であり、それ故単一ＭＯＳＦＥＴで実現できる。
３．相補出力スイッチＳ’2が、最低でも図１０ｂのｉ−ｖ特性をもつ１クォードラント受動スイッチであり、それ故単一ダイオード整流器を実現すれば十分である。
４．出力スイッチＳ2が、最低でも図７ｂのＣＢＳスイッチか図８ｂのＶＢＳスイッチかのｉ−ｖ特性をもつ２クォードラント・スイッチであり、それ故ＣＢＳスイッチ（単一ＭＯＳＦＥＴ）かＶＢＳスイッチ（ダイオードと直列のＭＯＳＦＥＴ）かのいずれかとして実現できる。制御可能２クォードラント・スイッチとしてこのスイッチを実現することが、新規の無損失スイッチング動作および高変換効率にとって重大である。
【００３５】
もちろん、前記最低限のスイッチの実現は、必ずしも最も実用的な実現ではない。例えば、高スイッチング周波数では、ＭＯＳＦＥＴスイッチが好ましく、したがって余分の複雑さを増すことなく、入力スイッチＳ1もまた単一ＭＯＳＦＥＴトランジスタとして実現される。
【００３６】
最低限の相補出力スイッチＳ’2は、単純なダイオード整流器でしかないものであり得るが、このスイッチはまた同期整流器として動作するＭＯＳＦＥＴスイッチとして実現されることが好ましく、それ故より低い伝導損のＭＯＳＦＥＴチャンネルを導通するその寄生ボディ・ダイオードを通って導通をバイパスさせるのにも用いられる。これは、低出力電圧のアプリケーションにはとりわけ重要であり、そこでこれは全体の効率を更に増大させる。
【００３７】
最後に、出力スイッチは、やはりＭＯＳＦＥＴ装置を備えるＣＢＳかＶＢＳかのいずれかのスイッチとして実現される。ＣＢＳスイッチとしては、このＭＯＳＦＥＴスイッチは、相補出力スイッチのＭＯＳＦＥＴとは違って、同期整流スイッチのタイミングで動作せず、以下に記述されるような独特のスイッチング時間制御に従う。同様に、ＶＢＳスイッチとして実現（図８ｃのＭＯＳＦＥＴ／ダイオード合成スイッチを備えるか、伝導損を低減する図６ｃの２ＭＯＳＦＥＴ合成スイッチとして）されるときは、それはまた、以下により詳細に説明されるように独特の無損失スイッチング時間制御に従う。
【００３８】
（実際の無損失スイッチング変換器の実現）
１４４を超える異なる変換器の可能性の内、以下の２つの基本的な構成が、新規の無損失スイッチング動作を特長付ける最も魅力ある実際の代替として明らかとなった。
１．４つのスイッチ全てが電流２方向スイッチである図１１ａの変換器。
２．出力スイッチＳ2が電圧２方向スイッチ（ＶＢＳ）として実現され、残りの３つのスイッチが電流２方向スイッチである図１１ｂの変換器。
【００３９】
図１１ａおよび図１１ｂの双方の変換器は、便宜上、出力スイッチＳ2がＣＢＳかＶＢＳかのいずれかのスイッチを表す図１１ｃの変換器のコンパクトな形で表すことができる。こうして、図１１ｃに示される特別な記号がこれを指定するのに用いられ、すなわち、長方形の内側のＣＢＳ／ＶＢＳの名称と共にある理想スイッチを囲む長方形である。したがって、図１１ｃの以下の全てのバリエーションは、図１１ａの変形か図１１ｂの変形かのいずれかが以下により詳細に記述されるような適当なスイッチング時間制御に従うよう適用できることを意味する。図１１ｃの以下の全てのバリエーションによってまた、相補出力スイッチとしてダイオード整流器でより簡単に実現することも想定される。
【００４０】
出力スイッチに用いられるスイッチング装置の適当なタイプに加えて、スイッチング時間制御はなお更に重要であり、図１１ｄにスイッチング時間制御ボックスで表され、それは、４つのスイッチの全てに望ましい駆動信号を提供する。この図はまた、図１１ｃの中間インダクタをｎ：１の絶縁変圧器で単純に置き換えることによって得られる絶縁バージョンを示す。そして、スイッチング時間制御ボックス、出力スイッチおよび絶縁変圧器は、図８の太線で示され、それらが無損失スイッチングにおいて果たす特別な役割が強調される。
【００４１】
（ＣＢＳスイッチを備える無損失スイッチングの構成）
図１１ｄの一般的な無損失スイッチングの構成が、３つのＭＯＳＦＥＴスイッチとダイオードで最も簡単にそれを実現したものの１つとして図１２ａに示される。達成するのが困難であるＤ’からＤへの無損失スイッチング移行（相補スイッチがＯＮである状態から相補スイッチがＯＦＦである状態への移行）の間のスイッチのスイッチング時間制御が、図１２ｂに太線で強調して示され、拡大された移行インタバルの間のタイミング・パターンが強調され、それは、２００ｋＨｚのスイッチング周波数について、ＴS＝５，０００ｎｓなる合計スイッチング期間と比べて、１００ｎｓのオーダーに過ぎない。
【００４２】
ＭＯＳＦＥＴスイッチが、入力スイッチＳ1と相補入力スイッチＳ’1に用いられ、図１２ｂに示されるようなＤ’からＤへの移行の間のスイッチング時間において、双方のスイッチがＯＦＦである間の幾ばくかの「デッド時間」インタバルが生じる。相補出力スイッチは、ダイオードＣＲ’2によって実現されて示されていて、このスイッチについて適切な無損失スイッチング動作のために特別な時間制御は必要でないという事実が強調される。したがって、変換器の回路状態によって、このダイオード・スイッチをＯＮおよびＯＦＦとするよう命令され、ダイオード端子にかかる正の電圧がそれをＯＮとし、ダイオード・スイッチにかかる負の電圧またはゼロ電流がそれをＯＦＦとする。図１２ｂに示されるように、このＣＲ’2ダイオードは、入力スイッチがＯＮとされた後の瞬間ｔ4でＯＦＦとなる。したがって、ダイオードの代わりに、相補出力スイッチにＭＯＳＦＥＴトランジスタが用いられるならば、ＭＯＳＦＥＴは、図１２ｂのＣＲ’2ダイオードと同じスイッチング時間で、その導通インタバルの間それ自体のボディ・ダイオードをバイパスする同期整流器として単独で用いられる。そこにおいて、瞬間ｔ4は、そのようなＭＯＳＦＥＴ相補出力スイッチがＯＦＦとされなければならない最後の瞬間であることを意味する。
【００４３】
最後に、出力スイッチが、図１２ａに太線でＣＲ2と指示されるそのボディ・ダイオードに並列なそのスイッチング時間制御信号Ｓ2によって制御されるＭＯＳＦＥＴスイッチからなるものとして示される。ボディ・ダイオードは、図７ｃにおいて示されたように全てのＭＯＳＦＥＴの一体化された部分であるが、ここではダイオードＣＲ2として別個に強調されており、それは、図１２ｂの波形ＣＲ2で示されるように、このダイオードのスイッチングのタイミングが新規な無損失スイッチング機構の理解にとりわけ重要であるからである。ダイオードＣＲ2が図４ａにおけるような出力スイッチに単独で用いられるならば、それは、図１２ｂのダイオードＣＲ2についての波形に示されるような瞬間ｔ2での変換器動作によってＯＮとされる。新規な無損失スイッチング方法の動作について重大であるのは、この瞬間ｔ2（瞬間ｔ2の前後）に関する制御可能出力スイッチＳ2をＯＮとすることである。
【００４４】
同期整流器として用いられるとき、ＭＯＳＦＥＴトランジスタは、それらの内部ボディ・ダイオードが変換器回路条件に応答してＯＮおよびＯＦＦとされるのと同じ瞬間にＯＮおよびＯＦＦとされる。例えば、変換器動作の結果、ボディ・ダイオードに正の電圧がかかるとき、それぞれのボディ・ダイオードがＯＮとなり、そして変換器動作の結果、ボディ・ダイオードを通る電流がゼロにまで低減するとき、ボディ・ダイオードはＯＮとなる。このように、それ自体のボディ・ダイオードによって命令される以外のときに、ＭＯＳＦＥＴスイッチをＯＮまたはＯＦＦとすることによっては何も得ることができないかのように見える。この従来の知識によって、従来技術のソフトスイッチング変換器において、唯一の同期整流器としてＭＯＳＦＥＴが用いられるものとなり、またそう限定される。このように実現されると、ＭＯＳＦＥＴスイッチのボディ・ダイオードの伝導損が低減するのに役立つ一方で、これによってスイッチング損の低減に向けて全く何も行われない。このようにそれらのボディ・ダイオード・スイッチングに関するＭＯＳＦＥＴの非常に特別なスイッチング時間制御が、新規な無損失スイッチング動作をもたらすのに必要とされる。
【００４５】
ＭＯＳＦＥＴを、そのボディ・ダイオードが変換器回路によってＯＦＦとされる前にＯＦＦとすることで、変換器の動作に違いが出る訳ではないことは事実であり、すなわち、その特定のスイッチは、そのＭＯＳＦＥＴスイッチに適用されるスイッチング時間制御に関係なくボディ・ダイオードの導通によってＯＮとなる。実際、正にこの理由で、相補出力スイッチにＣＲ’2のみが用いられるのであり、それは、Ｄ’からＤへの移行の間の相補出力スイッチの個別のスイッチング時間制御によって図１２ａの変換器の無損失スイッチング動作に何の違いももたらされないからである。
【００４６】
従来技術のスイッチング変換器において認識されていないのは、ＭＯＳＦＥＴ（ＣＢＳ）出力スイッチを、そのボディ・ダイオードがＯＮとなる前に、独立したスイッチング駆動制御によってＯＮとすることは、有効かつ以前は達成することのできなかった無損失スイッチング性能にとって重大であるということである。以前のソフトスイッチング方法全てからはっきりと区別される展開において、図１２ａの出力ＭＯＳＦＥＴスイッチＳ2が、そのボディ・ダイオードが瞬間ｔ2でＯＮとなる前であって、そして場合によっては、図１２ｂにおけるように相補入力スイッチＳ’1が瞬間ｔ1でＯＦＦとされる前でさえある瞬間ｔ0に、故意に時期尚早にＯＮとされる。この結果、Ｄ’からＤへの移行の間、入力スイッチの寄生容量が極めて有効に共振放電され、それは、従来技術のソフトスイッチング方法によっては達成できるものではない。以前の数値例を用いると、８．４Ｗのスイッチング損が削減されて効率が７．８％増大される。
【００４７】
図４ａにおけるような２つのダイオード整流器を備える変換器において、ダイオード整流器ＣＲ2がＯＮとされる唯一の特定の瞬間ｔ2がある。反対に、図１２ａにおけるような出力スイッチＳ2としてのＭＯＳＦＥＴでは、瞬間ｔ0と瞬間ｔ2（図１２ｂにおいてＣＢＳとして指示される）との間に広範囲の時間があって、その間に、ＭＯＳＦＥＴ出力スイッチＳ2をＯＮとすることができ、結果として無損失スイッチング性能を生じ、かつ効率がずっと向上する。
【００４８】
最後に、制御可能出力スイッチＳ2は瞬間ｔ2の前にＯＮとされてそのように良好な結果を得るので、等しく有益な無損失スイッチング性能で瞬間ｔ2の後それをＯＮとすることができるかどうかを尋ねるのは当然である。答えは肯定であるが、それには異なるタイプの出力スイッチ、すなわち図１３ｂまたは図１４ａのＶＢＳスイッチ、および図１４ｂの異なるスイッチング時間制御が必要となる。しかしながら、ＶＢＳスイッチでの動作が次の章で記述される前に、双方のバージョンのバイポーラ・トランジスタを実現することが次に導入される。
【００４９】
図１２ａのＭＯＳＦＥＴトランジスタを合成バイポーラ・トランジスタ／ダイオード・スイッチと置き換えて代替的に実現したものが図１３ａに示されており、それには図１２ｂの同じスイッチング時間制御が適用される。これを実現して不利な点は、ここでは、各ＣＢＳスイッチが、以前用いられた単一ＭＯＳＦＥＴスイッチではなく、バイポーラ・トランジスタと外部ダイオード（２つの装置）からなる合成スイッチであるということである。更には、ＭＯＳＦＥＴの有利な特長は、それがそのボディ・ダイオードをバイパスして更に伝導損を低減するというものであるが、それもまた失われる。にもかかわらず、これによって、如何なるタイプのＣＢＳスイッチでも唯一の要件であることが指摘される。したがって、例えば、ＭＯＳＦＥＴトランジスタまたはバイポーラ・トランジスタで実現されることが示されたものに加えて、当業者は、他の制御可能能動半導体または他のスイッチング装置での実現を容易に見出し、それらは、ＧＴＯ（ゲート・ターンオフ）装置、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）トランジスタ、ＳＣＲ（サイリスタ）またはその他の制御可能ＣＢＳスイッチング装置を用いるなどしてＣＢＳスイッチとして動作させられる。
【００５０】
（ＶＢＳスイッチを備える無損失スイッチングの構成）
ＣＢＳ出力スイッチの適切なスイッチング時間制御によって、そのスイッチの有利な動作の範囲が、ＣＢＳインタバルとして指示され図１２ｂに示される瞬間ｔ0からｔ2までのインタバルへと明らかに拡大されている。しかしながら、図１２ｂの瞬間ｔ2を超えると、同じＣＢＳをそれと並列にダイオードを備えて実現することによって、そのスイッチにかかる電圧極性の反転を防止し、それをゼロ・ボルトにクランプし、したがってその能動スイッチのスイッチング時間制御を更に有利に用いることは不可能となる。ＣＢＳスイッチについてはそれが事実である一方で、これは、図１３ｂにおけるようなダイオードと直列のバイポーラ・トランジスタでＶＢＳ出力スイッチを実現する場合には当てはまらない。出力スイッチにかかる電圧ｖS2が、もはやｔ2でゼロまで下げてクランプされるものではなく、実際、図１４ｂのＳ2波形の太線で示されるように、瞬間ｔ2の後はバイポーラ・トランジスタがＯＮとされるように負になることに注意する。ＭＯＳＦＥＴトランジスタおよびダイオードで代替的に出力スイッチを実現することが図１４ａに示されており、図１４ｂの同じスイッチング時間を用いて結果として上に略述されたのと同じ追加のＭＯＳＦＥＴの利点を生じる。
【００５１】
ＶＢＳスイッチを備える無損失スイッチングにはいくつかの独特の利点がある。
１．それは動作点から独立している。
２．それは入力ＤＣ電圧と出力ＤＣ負荷電流のいかなる組み合わせについても達成される。
３．共振インダクタのような余分な構成要素を追加する必要が無く、したがって、たとえ絶縁変圧器が非常に小さな漏れインダクタンスしか有していなくとも（緊密に結合された変圧器）それは等しく有効である。
【００５２】
この無損失スイッチングのタイプは、図１４ｂにおけるような出力スイッチおよびスイッチング時間制御のためにＶＢＳスイッチを実現することに依存しており、そのいくつかの変形についての詳細な記述が、スイッチング損の削減の章に提示されている。
【００５３】
（ハードスイッチングおよび無損失スイッチングの実験上の比較）
Ｄ’からＤへの移行の、従来のハードスイッチングと新規な無損失スイッチングとの性能が、固定の２００ｋＨｚスイッチング周波数（５μｓのスイッチング期間ＴS）および５０％の負荷比Ｄで動作する４００Ｖから５Ｖの２０ＡスイッチングＤＣ−ＤＣ変換器において実験的に比較されている。前記比較において、ＤからＤ’への移行は、適切なスイッチング時間制御によって無損失に保たれた。一方、Ｄ’からＤへの移行は、ある場合には図１５ｂの単純スイッチング時間制御でハードスイッチングが行われ、別の場合には図１６ｂの特定のスイッチング時間制御で無損失とされた。
【００５４】
ハードスイッチングされたバージョンについて図１５ａに示され、新しい変換器の無損失スイッチングされる新規なバージョンについて図１６ａに示された入力スイッチのドレイン−ソース電圧の実験上の電圧波形からは、目盛りあたり１μｓという大きくて粗い時間スケールのために、それらのＤ’からＤへの移行インタバルの間の相違はほとんど認められない。
【００５５】
しかしながら、一旦時間スケールが２０倍に拡大されて目盛りあたり５０ｎｓとされ（図１５ｂおよび図１６ｂのＤ’からＤへの移行）、そして入力スイッチ・ゲート電圧および入力スイッチ・ドレイン電流がまた観察されると、劇的な相違が明らかとなる。この実験例における無損失スイッチングのＤ’からＤへの移行は、ＣＢＳスイッチを出力スイッチおよび図１６ｂのスイッチング時間制御として用いることによってなされており、それは結果として寄生容量の最も有効な共振放電を生じる。
【００５６】
図１５ｂのハードスイッチングは、単純ハードスイッチング時間制御の結果であり、同時に相補入力スイッチ（および相補出力スイッチ）をＯＦＦとしていて、入力スイッチおよび出力スイッチがＯＮとされる。簡略化のため、相補出力スイッチ・タイミング制御は示されておらず、それは、入力スイッチＳ1をＯＮとすることでダイオード整流器ＣＲ’2を強制して同時にＯＦＦとするからである。入力スイッチＶGS（Ｓ1）のゲート−ソース電圧波形によって、入力スイッチがＶC＝５９５Ｖというその最大遮断電圧でＯＮとされ、結果として８．４Ｗのハードスイッチング損を生じていることが示されている。
【００５７】
たった２５ｎｓの後に完全にＯＮとされる入力スイッチの高スイッチング速度にも関わらず、制御不可能なＤ’からＤへの移行は、結果として別の障害、すなわち、入力スイッチのドレイン−ソース電流ｉDS（Ｓ1）に示されるように最高負荷でのピーク・スイッチ電流よりもなお３倍高い高電流スパイク・ノイズを生じている。
【００５８】
図１６ｂの無損失スイッチング実験波形は、図１６ｂのより複雑なスイッチング時間制御パターンの結果である。いか様にして、入力スイッチ・ゲート−ソース電圧が、入力スイッチにかかる電圧が既にゼロまで低減された瞬間に「ハイ」（そのＭＯＳＦＥＴ装置をＯＮとする）となり、そして結果として寄生容量によるスイッチング損を完全に削減するのかに注意する。
【００５９】
更には、入力スイッチ電流ｉDS（Ｓ1）は、ここでオーバーシュートを有しておらず、スパイクが無くて非常に平滑であり、結果として、ハードスイッチングされる場合の２５ｎｓから無損失スイッチングの場合の１８０ｎｓにＤ’からＤへの移行時間が拡大されることによって、ずっとＥＭＩノイズが改善される。このように、図１６ｂの適切なスイッチング時間制御と共にＣＢＳ出力スイッチを用いることで、制御されない、誤った、ノイズのあるかつ損失のあるハードスイッチングされる移行が、よく制御され、予測可能で、平滑かつ効率の良い無損失スイッチングのＤ’からＤへの移行へと置き換えられる。
【００６０】
この例によって、５μｓという合計スイッチング期間のたった０．４％に過ぎない２００ｎｓという短いＤ’からＤへの移行インタバルの間の、制御可能なＭＯＳＦＥＴスイッチの正しいスイッチング時間制御パターンの重要性が指摘される。このように、それは、短い移行インタバルの間、制御可能ＣＢＳスイッチをスイッチングする適切なシーケンスであり、それは結果として実質的に性能を向上させる。ＤからＤ’への移行の間もまた、同様に正確なスイッチング時間制御が実現され、結果としてその移行と同様の無損失スイッチング性能を生じる。しかしながら、その移行の詳細なタイミングは後の章での分析に残しておく。
【００６１】
（ハードスイッチング対無損失スイッチングの変換器の構成）
前記実験の比較によって決定的な重要性が明白に指摘されるのは、制御可能スイッチング装置の特定のスイッチング時間制御パターンであり、それには、特定のタイプの制御可能スイッチ（ＣＢＳかＶＢＳかのいずれかのスイッチ）を実現して、スイッチを適切に配置（出力スイッチとして配置されるＶＢＳスイッチのように）することが伴うが、目に見えないが、にも関わらず存在しているスイッチング装置の寄生容量、目に見えないが、またいつも存在している絶縁変圧器の寄生漏れインダクタンスのような、「寄生」成分の存在および相互接続も含まれており、それらはすべて合わさって、新規な無損失スイッチング性能を可能としている。
【００６２】
図３ｂのハードスイッチング時間制御を伴う図３ａの基本的なハードスイッチング・トポロジーによって、理想化された変換器の安定状態動作のみが確実なものとなる。それは、１４４の可能な変換器の構成から、最適なスイッチ（ＣＢＳ／ＶＢＳ／ダイオード／トランジスタ）を実現する２つの構成を選択するもので、全ての能動スイッチ（ＶＢＳタイプのＣＢＳ）の対応する最適なスイッチング時間制御が伴っており、それは、これまで従来技術のソフトスイッチング変換器では達成することのできなかった性能の実現をもたらす。構築された実験プロトタイプによって、比類の無い無損失スイッチング変換器の性能、すなわち、効率の向上、より高い動作スイッチング周波数を可能とすることによるサイズと重量の低減、ＥＭＩノイズの低減、構成要素の温度の低下、スイッチング構成要素のストレス（電圧および／または電流のオーバーシュート）の低減およびこれらを通しての究極的に向上した信頼性、が確認されている。
【００６３】
（安定状態の分析）
図１ａの従来技術のバック変換器のような単純なスイッチング変換器は、分析し理解するのが容易であった。図３ａの簡略化された形であってでさえ、新しい変換器は明らかにずっと複雑である。第１のステップとして、安定状態動作の存在が証明されなければならず、それは、一定のスイッチング周波数ｆSでスイッチングを多数回繰り返した後、回路における全てのキャパシタが有限のＤＣ電圧に充電され、全てのインダクタが有限のＤＣ電流を導通していなければならない。そして、そのような安定状態動作の存在を証明し、キャパシタの実際のＤＣ電圧およびインダクタのＤＣ電流を負荷比Ｄ、入力電圧ＶgおよびＤＣ負荷電流Ｉ2の関数として求めるために、状態空間平均化方法（state-space averaging method）が使用され、それについての詳細は、Ｓカク（Ｓ．Ｃｕｋ）およびＲ．Ｄミドルブルック（Ｒ．Ｄ．Ｍｉｄｄｌｅｂｒｏｏｋ）による書籍「スイッチングされるモードのパワー変換の改良」第Ｉ巻、第ＩＩ巻および第ＩＩＩ巻、または同じ著者による、パワーエレクトロニクス専門家会議（ＰＥＳＣ）の会報で１９７６年６月に出版された技術論文「スイッチング変換器のパワーステージのモデル化への一般的な統一されたアプローチ」に記述されている。
【００６４】
分析は、得られた２つのスイッチングされるネットワーク、すなわち、図１７ａに示されるようなＯＮ時間インタバルＤＴSの間のものと、図１７ｂに示されるようなＯＦＦ時間インタバルＤ’ＴSの間のものとについての完全な状態空間等式を書くことから始まる。図１７ａと図１７ｂの双方のスイッチングされるネットワークにおいて、想定されるインダクタ電流の方向およびキャパシタのＤＣ電圧の極性は印の付けられたとおりである。実際の計算の結果、例えば、負の符号の付いたＤＣ電圧が生じるならば、前記想定される極性は正しいものではなく、反対のＤＣ電圧の極性が実際のキャパシタＤＣ電圧の極性である。安定状態平均化方法に続いて、安定状態等式が、それぞれの負荷比ＤおよびＤ’を重み付け係数として平均化され、そして、課せられた安定状態規準が全ての導関数をゼロに等しくする。結果として得られる５つの代数等式は、ＤＣ電圧Ｖ1、Ｖ2およびＶCならびにＤＣ電流Ｉ1およびＩmという５つの未知数をもち、それは続いて、既知量である負荷比Ｄ、入力電圧Ｖgおよび負荷電流Ｉ2に関して解かれ、結果として以下の安定状態の解が得られる。
Ｖ1＝Ｖg    ＶC＝Ｖg／（１−Ｄ）    Ｖ2＝ＤＶg    Ｉ1＝ＤＩ2    Ｉm＝（１−Ｄ）Ｉ2      （２）
【００６５】
実験プロトタイプを構築して前述の安定状態の条件を実証することによってもまた確認されたことであるが、等式（２）で与えられる安定状態の解によってもまた、この変換器が有限の安定状態をもつことが確認される。式（２）における解は全て正の符号をもって得られたので、図１７ａおよび図１７ｂにおけるように想定されたインダクタ電流の方向およびキャパシタＤＣ電圧の正の極性もまた、それらの実際の電流の方向および実際のＤＣ電圧の極性に対応することにもまた注意する。このように、図３ａの変換器は極性が反転せず、従来のバック変換器と同じＤＣ変換比、すなわち、Ｖ2／Ｖg＝Ｄを有する。このＤＣ変換比は、図１８に示されるように負荷比Ｄの線形関数である。実際のアプリケーションの多くにおいてＤＣ入力電圧源と出力ＤＣ負荷との間のガルバーニ絶縁は必要ではなく、より簡単な非絶縁の構成がしばしば好ましい。更には、そのような非絶縁変換器が適切ではないアプリケーションにおいては、正の入力から正の出力への電圧変換が最も必要とされ、本発明の極性非反転の特長もまた明白な利点とされる。
【００６６】
本発明は、変換器がステップダウン変換のみを可能とし、入力ＤＣ電圧よりも高い電圧を提供することができないバック変換器と同じ制限を有するように見える。しかしながら、これはそういうケースではなく、この制限は、本発明の絶縁の拡張ならびにオートトランスの拡張を導入することによって後で取り除かれる。
【００６７】
実際のアプリケーションにおいては、大抵、出力電圧は、入力ＤＣ源電圧が大きく変動し、かつ出力ＤＣ負荷電流が大きく変動するにも関わらず、調整されて一定に保たれることが必要である。これらの変動は双方とも吸収でき、図１９ａにおけるような調整されたＤＣ供給が得られるように、ＤＣ−ＤＣ変換器の周りを従来のフィードバック制御ループで閉じることによって出力電圧を調整することができる。フィードバック制御ループは、必要に応じて図１９ｂに示される負荷比Ｄを変調して、出力電圧を調整する。したがって、スイッチング変換器の動作およびその主要な特長は、例えば、２：１の入力ＤＣ電圧範囲について、Ｄ＝０．３３からＤ＝０．６６というような動作負荷比Ｄの広い範囲にわたって有効であることが重要である。
以下に記述される本発明の３つの基本特性は、実際、動作範囲最大限にわたって保持される。
【００６８】
（３つの基本特性）
（第１の特性：３つのインダクタのＤＣ電流間の関係）
式（２）の２つのＤＣ電流の等式から、３つのＤＣインダクタの電流間の非常に簡単で最も顕著な関係を容易に得ることができ、それは、この変換器の独特の性能の根幹である。すなわち、式（２）からの入力インダクタのＤＣ電流Ｉ1および中間インダクタのＤＣ電流Ｉmを加えることにより、入力インダクタ、中間インダクタおよび出力インダクタのＤＣ電流間のこの主要な関係が得られる。
第１の特性：    Ｉ1＋Ｉm＝Ｉ2      （３）
【００６９】
全く予期されない結果が得られており、すなわち、入力インダクタのＤＣ電流Ｉ1および中間インダクタのＤＣ電流Ｉmの双方が式（２）のとおり動作負荷比Ｄにそれぞれ強く依存しているにもかかわらず、基本の関係（３）は動作負荷比Ｄから独立している。中間インダクタによって果たされる本質的な役割にも注意するが、それは、如何なる負荷比Ｄに対しても関係（３）が成り立つように、必要とされる負荷比に依存するＤＣ電流のみを提供するものである。この関係を認識することなく、後に導入される新規な無損失スイッチング方法を得ることはできない。
【００７０】
（第２の特性：補助キャパシタのみにおけるＡＣリプル電流）
この非常に独特で重大な関係もまた、図２０に表示される相補ＯＦＦ時間インタバルＤ’ＴS＝（１−Ｄ）ＴSの間にスイッチングされるネットワークを検査するのみで、代替的かつ簡単な方法で実証することができる。図２０のノードＡでの瞬間電流の和（ＤＣ電流および重畳されたＡＣリプル電流の双方）によって、３つのインダクタ電流ｉ1、ｉmおよびｉ2に関して以下のとおり表される瞬間補助キャパシタ電流ｉC（ｔ）が導かれる。
ｉC（ｔ）＝ｉ1（ｔ）＋ｉm（ｔ）−ｉ2（ｔ）      （４）
【００７１】
この等式は、更に２つの関係、すなわち、インダクタ電流のＤＣ成分に関するもの（ここおよびテキストのその他のところで大文字で記される）と、ＡＣリプル成分に関するもの（ここおよびテキストのその他のところでΔ記号で記される）に分けることができる。こうして下式を得る。
ＩC＝Ｉ1＋Ｉm−Ｉ2      （５）
第２の特性：  ΔｉC（ｔ）＝Δｉ1（ｔ）＋Δｉm（ｔ）−Δｉ2（ｔ）      （６）
等式（６）の時間領域の表示およびＡＣリプル電流は、スイッチング損の削減についての後の章で示される。
【００７２】
しかしながら、補助キャパシタＣの電流のＤＣ成分ＩCは、ゼロで無ければならないことに注意し、すなわち
ＩC＝０      （７）
であり、それは、補助キャパシタＣはＯＮ時間インタバルＤＴSの間変換器回路に接続されず、ＯＦＦ時間相補インタバルＤ’ＴS＝（１−Ｄ）ＴSの間のみ相補入力スイッチＳ’1を通して接続されるからである。したがって、ＯＦＦ時間インタバルＤ’ＴSの間の補助キャパシタは、正味ゼロのＤＣ電流ＩC＝０を有さなければならない。そうでなければ、正のＤＣ電流ＩCは、例えば全サイクルでこのキャパシタを充電し、それによってそのＤＣ電圧ＶCを無限大まで増大し続けることとなってしまう。それ故、式（６）のＡＣリプル電流のみが補助キャパシタに存在しており、それは、状態空間の平均化によって、このキャパシタが、式（２）におけるようなＶC＝Ｖg／（１−Ｄ）で与えられる有限のＤＣ電圧を有することが確実となるからである。このように、式（７）で、等式（５）は、等式（３）と同じ結果に帰着する。全てのＤＣインダクタ電流の実際の方向は、図２１ａにおけるようなもので、それは、等式（２）によって確認される。
【００７３】
（第３の特性：入力および中間インダクタのＡＣ電圧の関係）
この変換器の独特の性能の特長を完全に理解することが更に容易になるように、３つのキャパシタ全てのＤＣ電圧を、図２１ａに、Ｖgおよび負荷比Ｄに関して明白に示す。入力インダクタおよび中間インダクタのＡＣ電圧は、ｖL1およびｖmとして指示され、そしてそれらの正の極性が図２１ａに示されるように正（＋）の符号で記される。これらのインダクタの実際の時間領域電圧波形は、図２１ａの構成において、入力スイッチＳ1および出力スイッチＳ1が閉ざされ（ＤＴSインタバル）およびそれらが開けられる（相補Ｄ’ＴSインタバル）時間のインダクタ電圧レベルを単に見ることによって、図２１ｂにおけるように推定される。このように、２つのインダクタのＡＣ電圧が同一であり、すなわち、図２１ａに記される正の極性の指示に関して同相であって等しい大きさであることを簡単に確立することができる。
ｖL1＝ｖm      （８）
【００７４】
この関係（８）はまた、Ｖg、Ｌ1、Ｃ1およびＬmからなるループから容易に分かるものであり、そこでは、入力キャパシタＣ1およびＤＣ電圧源Ｖgが交流については短絡しており、それは、ＡＣについて入力インダクタＬ1を中間インダクタＬmと平行に配置するもので、それ故それらは同一のＡＣ電圧を有する。更には、関係（８）はまた、如何なる動作負荷比Ｄについても成り立つが、それはそれがＤから独立しているからであるということを観察するのも重要である。
【００７５】
（結合インダクタの改良）
式（８）から、入力インダクタおよび中間インダクタは、如何なる動作点についても同一の電圧波形を有するので、それらは、図２２の結合インダクタの拡張で指示されるように共通の磁心に結合することができる。図２３ａの分離した入力インダクタは、図２３ｂに示されるようにＤＣ電流Ｉ1を支える空気間隙ｇ1を有し、一方、図２３ｃの分離した中間インダクタは、図２３ｄに示されるようにＤＣ電流Ｉmを支える空気間隙ｇmを有する。図２４ａの組み合わされた結合インダクタ構造も空気間隙を有し、それは、ＤＣ電流の合計（Ｉ1＋Ｉm）を支える２つの空気間隙の和（ｇ1＋ｇm）である。このように、対応する有効インダクタンスは、組み合わされた結合インダクタ磁心の、図２４ｂの磁束対アンペア回数特性に示されるように、なおも更に低減される。性能の利点を最適にするために、結合インダクタのマグネティクスが、ＵＵ様の磁心の、間隙の無いレッグに配置される入力インダクタで実現され、一方、中間インダクタが、図２５ａに示されるような、中に空気間隙を備える磁気レッグに配置される。そのように磁心に空気間隙を配置し、かつ双方の巻線について巻数を同一とすることで、殆ど全ての漏れインダクタンスが入力インダクタ側にあり、中間インダクタ側には無視できるほどの漏れインダクタンスしかない図２５ｂの回路モデルが結果として得られる。ＡＣ電圧波形が同一であることから、入力インダクタ側の漏れインダクタンスにかかる正味のＡＣ電圧は、事実上ゼロであって、如何なる動作負荷比Ｄについても入力インダクタにおいてゼロのリプル電流が導かれる。
【００７６】
（代替の構成）
たとえ図１１ｃのもとの変換器に対して多数の構成の再配置が成されるとしても、基本関係（３）および（４）は全て維持されることに注意する。補助キャパシタＣと相補入力スイッチＳ’1の直列接続を備える枝が、太線で強調されて示されており、基本特性（３）および（４）を変えることなく、そしてそれ故同じ変換器動作を有する、図２６ａ乃至図２６ｌに示されるような多くの異なる方法で接続することができる。例えば、この枝は、図２６ａにおけるように中間インダクタＬmと平行に、または図２６ｂにおけるように入力インダクタＬ1と平行に接続することができる。図２６ａの場合には、補助キャパシタＣのＤＣ電圧は、下式で与えられる新しい安定状態値Ｖbへと変えられ、そして図２６ｂの場合には、Ｃの電圧は、式（９）で与えられるのと同じである。
Ｖb＝ＤＶg／（１−Ｄ）      （９）
別の代替案は、この枝を、図２６ｃに示されるように、入力電圧源の正の端子と、入力キャパシタと中間インダクタＬmとの間の接合点との間に接続することである。２つの更なる可能性が、図２６ｄおよび図２６ｅに示されている。
【００７７】
入力キャパシタＣ1を、図２６ｆにおけるように、下の戻り電流路に移動させて、更なる変更例を得ることができる。これは、入力と出力との間の共通接地が失われ、そして、ソースか負荷かのいずれかが浮遊してしまうという明らかに不利な点を有する。にもかかわらず、そのような非絶縁変換器から得られる絶縁バージョンは、後で絶縁無損失スイッチング変換器の章で示されるように、その欠点を訂正する。そして、補助キャパシタＣ1と相補入力スイッチＳ’1を備える枝を、図２６ｆに示されるような中間インダクタと並列に接続することができる。この構成の利点は、補助キャパシタが、式（９）で与えられる大きく低減されたＤＣ電圧Ｖbを有し、一方、同時に、スイッチＳ1およびＳ’1が、以下に記述されるようないわゆるハイ側のドライバを実現するのに好ましい位置にあるというものである。例えば、Ｄ＝０．５について、遮断電圧の要件は、式（９）から半分に低減することである。そのような接続において不利な点は、それによって、入力スイッチを備える枝の寄生インダクタンスが増大し、そして、そのスイッチに電圧スパイクの増大が引き起こされることである。基本変換器の構成の、他の可能な変形が、図２６ｇ乃至図２６ｌに示されている。基本変換器の構成のこれらの等価な変形全てにおいて、補助キャパシタＣの位置が異なるにも関わらず、このキャパシタは常に、電圧Ｖg、Ｖb、ＶCおよびＶ2を線形に組み合わせたＤＣ電圧を有する。
【００７８】
図２６ａ乃至図２６ｌに示されるこれらの変形に加えて、補助キャパシタＣと相補入力スイッチＳ’1とを備えるこの枝を、基本変換器回路の他のノード間に配置でき、なおも基本の関係（４）を満足する方法が更に数多くある。例えば、入力インダクタおよび／または出力インダクタのような他の構成要素を、図２６ｊにおけるような変換器の、上のレッグから下のレッグ（戻り電流路）へと配置換えすることによって得られる、図１１ｃに示される基本変換器の構成の他の等価な変形例は、文字通り何百もある。丁度入力キャパシタの下のレッグへの配置換えの場合のように、ソースと負荷との間の共通接地の望ましい特長は、この非絶縁変換器の場合には失われる。にもかかわらず、絶縁の等価物はその欠点を削減し、２つの別々の接地を備える絶縁バージョンを結果として得ている。
【００７９】
更には、相補出力スイッチＳ’2もまた、図２６ｊの変換器の下のレッグに配置換えされるとき、図２６ｋの非絶縁変換器が得られる。この変換器においては、入力ＤＣ源と出力ＤＣ負荷との正の端子が、図２６ｋに示されるように共通の接地を有することができ、結果として、負入力−負出力の変換器を生じている。なおも別の変形が図２６ｌに示されており、そこでは、補助キャパシタと相補入力スイッチとを備える枝が、出力スイッチと平行に配置されている。
【００８０】
しかしながら、これら構成要素の配置換えは全て、図１１ｃの正しく同じ新しい基本スイッチング変換器の変形に過ぎないということに注意する。このことは、（先に記述されたとおりカクによって導入された）状態空間平均化分析方法によって容易に証明される。これら変換器の変形全てについての状態空間の等式は、図１１ｃの新しい基本スイッチング変換器の状態空間の等式と同一であり、したがって、これら変換器の変形全ては、上で説明されたような補助キャパシタＣのＤＣ電圧の相違を除いて、本質的に同じ特性を生じる。例えば、入力インダクタＬ1を図２６ｊおよび図２６ｋにおけるように下のレッグに配置換えすると、結果として、図１１ｃの基本変換器についてのものと同じ２つの（ＤＴSインタバルとＤ’ＴSインタバルの間の）スイッチングされるネットワークの等式を生じる。
【００８１】
補助キャパシタＣと相補入力スイッチＳ’1とを有する枝の、これらの代替的な接続全てと、前述のような入力インダクタ、出力インダクタ、相補出力スイッチ等のような他の構成要素の再配置とは、全て１つのことで共通しており、すなわち、相補インタバルＤ’ＴSの間の補助キャパシタ電流ｉC（ｔ）が、式（４）によって与えられるということに注意する。この関係（４）が維持されるので、新しい基本変換器の独特の特性は全て維持され、図２６ａ乃至図２６ｌの多数の等価の変形例のいずれにも、ならびに、図示されていないが条件（４）を満足する他の多くの例においても存在している。したがって、特許請求の範囲において、補助キャパシタＣと相補入力スイッチＳ’1とを備える枝を他の様々な可能性の変換器全てに接続する手段を記述するのに必要な、基本的な機能条件として等式（４）を用いるものとする。当業者であるならば、動作が同じ関係（４）を包括する他の代替的な変換器の変更例をいくつか見出すものであり、したがって、それらは全て、このもとの変換器の構成の他の変形と考えられる。
【００８２】
前述の全ての変形例において、相補入力スイッチＳ’1と補助キャパシタＣとを備える枝を通る電流はＡＣのみであり、それは式（７）に示されるようにＩC＝０であるからである。したがって、相補入力スイッチＳ’1はＡＣリプル電流成分のみを伝播し、それは、ＤＣ負荷電流と比べて小さい。それ故、相補入力スイッチＳ’1の伝導損は、電流がＤＣ負荷電流に直接依存するパワースイッチである入力スイッチＳ1の伝導損に比べて、非常に小さくて無視できるものである。丁度相補入力スイッチＳ’1のように、補助容量Ｃもまた、比較的サイズが小さく損失の低い成分であり、それは、それもまた、同じく小さなＡＣリプル電流成分のみを伝播するからである。それ故、補助キャパシタは、それがより大きなＥＳＲを有するときでさえ無視できるだけの損失しか有していない。したがって、補助キャパシタと相補入力スイッチＳ’1を備える枝は、変換器の伝導損の合計にほんのわずかにしか貢献していないが、決定的に重要であり、それは、それが関係（３）および（４）によって定義される２つの基本的な特性の存在を可能とするからであって、それらは、無損失スイッチングの性能にとって重大である。
【００８３】
加えて、この枝が存在する結果、中間インダクタＬmでボルト−秒バランスを生じる。または、中間インダクタＬmでのボルト−秒バランスを確実にするのに丁度必要な、式（２）によって与えられるＤＣ電圧ＶCに、補助キャパシタＣが充電される。したがって、この中間インダクタが絶縁変圧器によって置き換えられるとき（次の絶縁変換器の章を参照）、これもまた、その変圧器の磁化インダクタンスのボルト秒バランスを確実にする。このように、従来技術のフォワード変換器の絶縁変圧器における第３のリセット巻線のような、別個の磁心リセット機構の必要性が完全に削除されている。それ故、中間インダクタＬm（または絶縁変圧器の磁化インダクタンス）でのボルト秒バランスは、その動作に固有のものであり、この変換器の第３の基本特性を表す。
【００８４】
（ハードスイッチングの簡略化）
ハードスイッチング変換器の場合、図２７ａに示されるように、単一クォードラント・スイッチでより簡単に実現することもまた可能である。しかしながら、相補入力スイッチＳ’1は、なおも、例えば、図２７ａにおけるようなダイオードと並列のＮＰＮバイポーラ・トランジスタのような電流２方向スイッチで実現されなければならず、それは、その電流が交流であって、それ故に固有に２方向性であるからである。入力スイッチＳ1は、電流２方向性である必要は無く、図２７ａに示されるように、別のＮＰＮバイポーラ・トランジスタで実現することができる。出力スイッチＳ2およびＳ’2は、ダイオードであり得るが、それは、図２７ａにおけるような電流整流器ＣＲ2およびＣＲ’2である。図２７ａのＮＰＮバイポーラ・トランジスタＳ’1は、図２７ｂのＰＮＰトランジスタＳ’1と置き換えることができるが、それは、ここでは、図２７ａの回路に必要とされる浮遊駆動（フローティングドライブ）ではなく、直接駆動のために好ましいエミッタ接地の構成である。より高いスイッチング周波数および駆動の簡易性を強調して、バイポーラ・トランジスタは、図２７ｃにおけるようなＭＯＳＦＥＴトランジスタと置き換えることができる。相補入力スイッチＳ’1はＰチャンネルＭＯＳＦＥＴであって、それは、直接駆動に適切な好ましいソース接地の構成であることに注意する。入力スイッチＳ1もまた、ソース接地の構成であり、したがって、より複雑な浮遊駆動ではなく、より簡単な直接駆動を用いることができる。追加される利点は、ダイオードが既にＭＯＳＦＥＴ装置に組み込まれていて、外部ダイオードが必要でないことである。更には、入力ＭＯＳＦＥＴスイッチＳ1におけるボディ・ダイオードが、軽い負荷電流で不連続の導電モードを防止し、それは、変換器の前端が全体として電流２方向性であるからである。
【００８５】
図２７ｃのＰチャンネルＭＯＳＦＥＴＳ’1は、図２７ｄのＮチャンネルＭＯＳＦＥＴＳ’1で置き換えられる。このスイッチには、図２７ａのバイポーラの等価物として浮遊駆動が必要である一方で、これは、特別な集積回路（ＩＣ）ドライバ・チップ、いわゆる「ハイ側のドライバ」の利便性および有効性のために、多くのアプリケーションでなおも好まれており、それは、そのような駆動条件のみのために設計されているが、新規な無損失スイッチングを実現するのに必要な適切なスイッチング時間制御を提供することもできる。
【００８６】
出力伝導損を低減する必要のある低電圧のアプリケーションについて、出力側の電流整流器ＣＲ2およびＣＲ’2が、図２７ｅにおけるような同期整流器として動作するＭＯＳＦＥＴ装置で置き換えられる。更には、全てのＭＯＳＦＥＴ装置を使用することで、新規な無損失スイッチング方法をいくつか異ならせて実現することが可能となる。アプリケーションによっては、図１１ｃの構成における電圧ＶC＝Ｖg／（１−Ｄ）と比較して、Ｖb＝ＤＶg／（１−Ｄ）によって与えられる、より低いＤＣ電圧を、補助キャパシタＣにおいて有する図２６ａまたは図２６ｆの構成が好まれるであろう。それぞれの補助キャパシタのＤＣ電圧定格出力の比は、下式で与えられる。
Ｖb／ＶC＝Ｄ      （１０）
【００８７】
したがって、負荷比Ｄ＝０．５では、補助キャパシタの電圧定格出力は、図２６ａにおけるような位置に配置されるとき、図１１ｃにおけるような配置と比べて２倍低くなる。その後、絶縁の実施例は、補助キャパシタＣのより低い電圧定格出力とハイ側の駆動構成との双方を利用する。補助キャパシタの他の位置によっては、キャパシタＣのなおも低い電圧定格出力が導かれる。
【００８８】
図２７ｆは、２つの背中合わせのＭＯＳＦＥＴを備える合成スイッチとして実現される出力スイッチを示す。図２７ｇの変換器もまた、同じＶＢＳスイッチを実現しているが、スイッチＳ’1についてはＰチャンネルＭＯＳＦＥＴである。
【００８９】
（ＣＢＳ出力スイッチでの絶縁の拡張例）
実際のアプリケーションの大半において、入力ＤＣ源と出力ＤＣ負荷との間のガルバーニ絶縁が、安全上の理由で、またはシステムの点から見て、しばしば必要とされる。変換器の絶縁バージョンが一旦得られると、出力ＤＣ電圧を変圧器の巻数比で拡大または縮小することができ、負ならびに正のＤＣ出力電圧を提供することができ、異なるＤＣ電圧および極性を備える多数の出力を容易に得ることができるといった、追加の利点が獲得される。
【００９０】
しかしながら、非絶縁ＤＣ−ＤＣの存在によって、ガルバーニ絶縁の等価物の存在が全く保証されるわけではない。実際多くの非絶縁変換器は、ガルバーニ絶縁の拡張を全く有していない。それを有するものでも、フォワード変換器のようにむしろ明白でない拡張を現実に有しており、それは、図１ａの従来技術のバック変換器から得られており、その基本形において磁心のリセットを行う第３の巻線を必要とする。従来技術のフライバック変換器のような更に別の変換器は、ストレート・フォワードの絶縁バージョンを有しており、非絶縁バージョンのインダクタを絶縁変圧器で置き換えることによって簡単に得られる。本発明は、そのカテゴリーに属するものであり、それは、中間インダクタＬm（およびそれ故に、それぞれの絶縁変圧器の磁化インダクタンス）ではボルト秒のバランスが取れていることが既に実証されたからである。３つの別々のインダクタを備える本発明の非絶縁バージョンは、図２６ａに示されている。そうして、図２８の対応する絶縁の拡張は、磁化インダクタンスＬmおよび二次対一次の巻数比ＮS：ＮPを備え、電圧変換比を下式に変える絶縁変圧器で、もとの中間インダクタＬmを、単に置き換えることによって得られる。
Ｖ2＝ＤＶgＮS／ＮP      （１１）
したがって、図２６ａの非絶縁変換器の全ての特性が、図２８の絶縁の等価物に引き継がれる。
【００９１】
非絶縁変換器は、電圧ステップダウン機能のみが可能であったが、図２８の絶縁の拡張例では、ステップアップならびにステップアップ／ステップダウン機能もまた可能である。また多くのアプリケーションにおいて、整流されたＡＣラインが一次ＤＣ源として用いられるとき、および５Ｖ、３．３Ｖおよびそれ以下といった低い電圧出力が必要とされるときのように、非常に大きなステップダウンが必要とされる。そのようなアプリケーションにおいては、変圧器の巻数比をとおしての更なる電圧ステップダウンが必須であり、ガルバーニ絶縁の特長もまたそうである。
【００９２】
丁度図２６ａの非絶縁変換器を、図２８のその絶縁の対応物（カウンターパート）に変換したように、ここで、図２６ｂ乃至図２６ｌの変換器の中間インダクタを、それらの絶縁の対応物を得るために、絶縁変圧器で置き換えることができる。しかしながら、全ての非絶縁変換器の変形例が、それらの絶縁の等価物をもつわけではないことに注意する。
【００９３】
例えば、そのようなステップの後、図２６ｄおよび図２６ｉは、なおもガルバーニ絶縁を有しておらず、それは、補助キャパシタＣと相補入力スイッチＳ’1からなる枝が、変換器の一次側の１つのノードと二次側の別のノードとの間に接続されるからである。したがって、これらの変換器の構成を除外した後もなお、図１１ｃの基本の非絶縁変換器の絶縁の拡張例が多数可能である。基本変換器の絶縁の拡張例のいくつかが、図２９ａ乃至図２９ｈに示されている。図２９ｇおよび図２９ｈの変換器においては、補助キャパシタＣと相補入力スイッチＳ’1とを備える枝が、完全に二次側にあることに注意する。したがって、この枝が入力側にあったときのもとの利点は消失しており、変圧器の漏れインダクタンスに蓄積されるエネルギーは回復されず、消失して、全体の効率が低減される結果となる。更には、この余分のエネルギーの損失は、入力ＭＯＳＦＥＴスイッチのドレイン−ソース電圧の減衰されない、または非常に軽く減衰されるリンギングとして呈示される。そして、これによって、このデバイスの高い電圧スパイクおよびそのより高い電圧定格出力ならびにずっと増大した放射ＥＭＩノイズが導かれる。
【００９４】
図２６ｆの非絶縁構成における共通接地の欠如は、ソースと負荷が別々の接地を有する一方で変圧器が浮遊している図２９ｅの絶縁の等価物において解消されている。この構成には、一次側のスイッチを図３０に示されるようなハイ側の構成のＮチャンネルＭＯＳＦＥＴ装置で実現することができ、一方、補助キャパシタＣが、式（９）によって与えられるようなより低い電圧定格出力Ｖbを有するという、追加された利点がある。同じ利点は、図２９ｆの絶縁の構成においても保留されるが、それは、図２９ｋの、その非絶縁の対応物の絶縁バージョンである。図２６ｇの変換器の絶縁の対応物は、図２９ａの絶縁変換器と同じであるが、入力キャパシタＣ1が違っていて、それは、上のレッグにあり、また相補出力スイッチＳ’1は出力戻りレッグにある。明らかに、双方の変換器は各々の自明な変更例である。
【００９５】
丁度、非絶縁の場合には等価の変形を用いて得られる文字どおり何百もの変形があるように、中間インダクタを絶縁変圧器で単純に置き換えられることによって得られる絶縁変換器も等しく大きな数だけある。これらの内のほんの２、３のものだけは、図２６ｄおよび図２６ｉの変換器について説明されたような絶縁を有するものではないということが判明する。
【００９６】
前述から、絶縁変圧器を挿入することで、新しい変換器の基本動作または主要な特長と性能特性が変わらなかったことは明白である。しかしながら、補助キャパシタを備える枝が、一次側と二次側との間に配置されるこれらの変形例は除外されるべきである。
【００９７】
にもかかわらず、図２９ａの本発明の絶縁の拡張には追加の実施例がいくつかあり、それらは、非絶縁の構成においては利用できないか新たに面白い特長が無いものである。
【００９８】
図３０に示されているのは、図２９ａの４つのスイッチが全てＮチャンネル半導体ＭＯＳＦＥＴスイッチング装置と置き換わった絶縁変換器の実施例である。一次側のスイッチは、ハイ側のドライバＩＣ回路を用いることができるように接続されており、それは、実用上紛れも無い利点である。同様に、二次側のＭＯＳＦＥＴスイッチング装置は双方とも、ソース接地のＮチャンネルＭＯＳＦＥＴであって、結果として二次側のＭＯＳＦＥＴスイッチング装置について実用上直接駆動が得られている。補助キャパシタＣは、同時に、それがより低いＤＣ電圧定格出力を有する位置にあることにも注意する。
【００９９】
入力スイッチの負荷比を変調する駆動および制御回路が一次側にあるならば、二次側のＭＯＳＦＥＴスイッチは、駆動するのに幾分かの問題を呈し、すなわち、双方の対応する駆動信号が、一次側から二次側へと送信されなければならず、また、駆動制御には絶縁が提供されなければならない。更には、一旦駆動信号が二次側に提供されると、二次側の駆動回路にもまた駆動パワーを提供しなければならず、その結果、解決するのが複雑で費用のかかるものとなる。したがって、存在しているスイッチング変換器回路を用いて、制御またはパワー回路の構成要素を全く追加せずに正しく駆動できるように、二次側のスイッチを「自己駆動（ｓｅｌｆ−ｄｒｉｖｅｎ）」できるものとするならば、それは、実用上紛れも無い利点である。そのような「自己駆動」の１つの構成が、図３１ａに示される本発明の別の実施例に提供される。図３１ａにおけるような接続がなされているならば、すなわち、出力ＭＯＳＦＥＴスイッチＳ2のゲートが、相補出力ＭＯＳＦＥＴスイッチＳ’2のドレインに接続され、一方、相補出力ＭＯＳＦＥＴスイッチＳ’2のゲートが出力ＭＯＳＦＥＴスイッチＳ2のドレインに接続されているならば、変圧器の二次側は、既に正しい駆動波形を示している。したがって、一次スイッチング装置をＯＮおよびＯＦＦとすることで、出力ＭＯＳＦＥＴスイッチング装置を駆動するように変圧器の二次側に正しい駆動波形が自動的に生成される。こうして複雑な駆動および制御回路が削除される。
【０１００】
本発明の別の「自己駆動」の実施例が、図３１ｂに示されており、そこでは、追加の駆動巻線が、絶縁変圧器の同じ磁心に巻かれている。各駆動巻線は、巻数Ｎdを有しており、相応する巻線の一端が、２つの出力ＭＯＳＦＥＴスイッチに、最適の、異相の駆動を提供するように接続される。再度、複雑な駆動および制御回路が削除され、回路が大きく簡略化される。
【０１０１】
図３１ａの「自己駆動」の構成と比較して、図３１ｂの構成はより柔軟であり、それは、駆動巻線の巻数が駆動の要件を最適化するよう選択できるからである。前記回路の簡略化にもかかわらず、次の章で説明される無損失スイッチングの利点の殆どは、このより簡単な駆動の実現においてなおも有効であることに注意すべきである。
【０１０２】
一旦絶縁変圧器が実現されると、別個の出力電圧の各々は、図３２に示されるような対応する変圧器の巻数比によってスケーリングされる。各出力は隔離されているので、第２の出力について出力の接地を適切に選択することによって、負極性の出力電圧を得ることもできる。
【０１０３】
絶縁が必要とされず、かつ正の出力電圧極性が正の入力電圧源から必要とされる、いくつかのアプリケーションにおいては、図３３に示されるようなオートトランスが中間インダクタに置き換わる別の実施例を用いることで利点が得られる。如何なるオートトランスの接続においても、一次および二次巻線は、図３３のＮPのようなある共通の巻数を共有する。この構成は、完全絶縁のバージョンよりも効率が高い。図３３に示されるように、合計巻数ＮSを備える唯一の巻線のみをオートトランスに備える必要があり、それは、一次巻線が丁度ＮPの巻数でタップを用いているからである。図３３に示される構成において、ＮS＞ＮPであり、巻数比は電圧のステップアップを提供する。しかしながら、ＮS＜ＮP（二次巻線が一次巻線でタップを用いる）のとき、更なる電圧ステップダウンが得られる。加えて、ＡＣ銅損が低減され、それは、単一のオートトランス巻線もまた、より低いＲＭＳ電流を有するからである。丁度絶縁変圧器の場合のように、出力ＤＣ電圧の更なる電圧スケーリングが得られる。
【０１０４】
（ＶＢＳ出力スイッチを備える絶縁の拡張例）
図３４に示されるのは、図２９ｅの全てのスイッチがＮチャンネル半導体ＭＯＳＦＥＴスイッチング装置と置き換えられる絶縁変換器の実施例である。出力ＶＢＳスイッチＳ2が、２つのＭＯＳＦＥＴ装置からなる合成４クォードラント・スイッチによって実現されることにもまた注意する。一次側のスイッチはやはり、ハイ側のドライバＩＣチップを用いることができるように接続され、それは、実用上紛れも無い利点である。相補出力スイッチＳ’2が、そのソースを設置して接続されており、直接駆動の準備がなされている。しかしながら、図３４の２ＭＯＳＦＥＴ４クォードラント合成スイッチＳ2によって実現される出力スイッチは、浮遊駆動を必要とする。図３５において、電圧２方向スイッチ（ＶＢＳ）Ｓ2は、ダイオードとソース接地のＰチャンネルＭＯＳＦＥＴで実現されており、それは、直接駆動に適切な構成である。同時に、補助キャパシタＣは、それがより低いＤＣ電圧定格出力を有するような位置にあることにもまた注意する。このキャパシタＣの電圧は、スイッチＳ’1と補助キャパシタＣからなる枝が入力インダクタＬ1と並列に接続されているならば、更に低くすることができる。
【０１０５】
しかしながら、この構成において、入力電流はこの枝を流れるＡＣリプル電流プラス入力インダクタ電流を含んでおり、そしてそれ故に、もはやリプルが無いわけではない。絶縁変圧器が一旦実現されると、別個の出力電圧の各々が、図３６に示されるような対応する変圧器の巻数比でスケーリングされる。最後に、各出力は隔離されるので、第２の出力に出力接地を適切に選択することによって、負極性出力電圧を得ることもできる。
【０１０６】
絶縁が必要とされず、かつ正の出力電圧極性が正の入力電圧源から必要とされる、いくつかのアプリケーションにおいては、図３７に示されるように、オートトランスが絶縁変圧器に置き換わる別の実施例を用いることで利点が得られる。
【０１０７】
アプリケーションの大半において、整流されたＡＣラインからの動作におけるように、例えば、４００Ｖから５Ｖあるいはそれ以下の電圧へといったような、かなり大きな全体のステップダウンが必要とされる。この場合、絶縁変圧器のステップダウン巻数比をとおして更なるステップダウンが提供される。図３０および図３４の絶縁の拡張例ならびに図３３および図３７のオートトランスの拡張例は、その場合にも、変換器の出力側から変換器の入力側を完全に分離するという実用上の重要な機能を行う。この望ましい性能は、出力側の整流によるものである。完全な分離とは、入力側がその低い電流を「見る」だけであって、出力側からのＤＣ電流の反射が無く、それは、低電圧では高電流のアプリケーションが入力側の装置での大きな負荷電流ストレスを表し得るということを意味する。同様に、出力電圧は、入力側のスイッチング装置の電圧定格出力を増大させるように入力側に反射しない。
【０１０８】
入力側の電圧はいずれも出力側に反射されず、出力側の成分の電圧定格出力を増大させず、また、入力電流も、出力デバイスが見る合計電流を増大するように絶縁変圧器またはオートトランスの巻数比をとおして反射しない。したがって、変圧器の一次側のスイッチング装置は低い入力電流で動作し、一方、変圧器の二次側のスイッチング装置は、追加の電圧および／または電流オーバーヘッド無しに低い出力電圧で動作する。
【０１０９】
ＭＯＳＦＥＴスイッチがＯＦＦのとき、それらの寄生ドレイ−ソース容量が、１／２・ＣSＶC2で与えられるエネルギーを蓄積するＯＦＦ状態電圧ＶCに充電され、ここで、ＶCは装置遮断（ブロッキング）電圧であり、ＣSは式（１）に示されるとおりのスイッチング装置寄生容量である。
【０１１０】
クォードラントが遮断電圧に依存するために、入力一次側の高電圧装置は、変圧器の二次側における低電圧出力装置よりもかなり高いエネルギーが蓄積される。この損失を削減するために他の対策が取られないならば、それぞれのＭＯＳＦＥＴスイッチがＯＮとされる度に、寄生キャパシタが短絡され、その蓄積エネルギーが熱として消散される。これによって、図３０および図３４のいずれのＭＯＳＦＥＴスイッチング装置が、大きな入力−出力ステップダウン変換器の場合の、スイッチング損の低減に最も重大であるかが明らかになる。その場合入力側ＭＯＳＦＥＴスイッチが高電圧装置であり、一方、出力側ＭＯＳＦＥＴ装置が低電圧装置である。明らかに、入力側の高電圧装置が、このスイッチング損の貢献に関しては断然最も重大である。したがって、次の章では、入力側の高電圧ＭＯＳＦＥＴスイッチのスイッチング損を完全に削除し、出力側のＭＯＳＦＥＴスイッチのスイッチング損を削減するか実質的に低減するかする本発明の新規な無損失スイッチングの実施例が記述される。
【０１１１】
（スイッチング損の削減）
（第２の基本特性）
図１１ｃの変換器の入力インダクタおよび出力インダクタのＡＣリプル電流成分が、図３８ａおよび図３８ｂに示されている。２つのインダクタの電流の、与えられ、選択された方向および、図３８ａおよび図３８ｂに示されるように選択された巻線の正のＡＣ電圧の極性について、以下の等式が適用されることに注意する。
ｖL1＝Ｌ1ｄｉ1／ｄｔ  および  ｖL2＝−Ｌ2ｄｉ2／ｄｔ      （１２）
これらの２つの等式の符号の違いは、出力インダクタ・リプル電流が、図３８ａおよび図３８ｄに示されるように、入力インダクタ・リプル電流と比較して異相にあることを示す。
【０１１２】
ここで、等式（４）、（５）、（６）および（７）の時間領域の解釈を完全に明らかにする。インダクタ電流の和ｉ1（ｔ）＋ｉm（ｔ）が図３９ａに示されており、そのＤＣ電流レベルＩ1＋ＩmおよびＡＣリプル電流成分Δｉ1＋Δｉmが示されている。出力インダクタ電流ｉ2（ｔ）が図３９ｂに示されている。出力インダクタＤＣ電流レベルＩ2は、Ｉ1＋Ｉmと大きさが等しく、そして、減算の後、図３９ｃに示される正味のＤＣ電流は常時ゼロであり、関係（５）を実証する。図３９ｄのリプル電流Δｉ2（ｔ）を図３９ａのリプル電流Δｉ1（ｔ）＋Δｉm（ｔ）から減算する結果、図３９ｄのリプル電流波形の合計の時間領域が表示される。出力インダクタ・リプル電流は、入力インダクタおよび中間インダクタ・リプル電流に関して異相であるので、また、差Δｉ1＋Δｉm（ｔ）−Δｉ2（ｔ）を見ているので、これは、図３９ｄに示されるような３つのリプル電流全ての大きさを実際に加える結果となることに注意する。補助キャパシタＣにおける図３９ｅの電流ｉC（ｔ）の時間領域波形は、相補時間インタバルＤ’ＴSの間、図３９ｄの波形と一致しており、時間インタバルＤＴSの間明らかにゼロである。この補助キャパシタ電流ｉC（ｔ）はゼロのＤＣ電流成分を有しており、そうして、もとの仮定を実証している。補助キャパシタのみにおいてのＡＣリプル電流の存在は、同じ相補インタバルＤ’ＴS内で補助キャパシタが充電され、なおかつ放電されなければならない事実から容易く推定できていたであろうが、一方、前述の詳細な分析によって、このＡＣリプル電流は、相補インタバルＤＴSの間、図３９ｅのそれに同一であり、それは、ＤからＤ’への移行での正の値ＩPとＤ’からＤへの移行での負の値ＩNに等しいことを確認することができる。したがって、相補インタバルＤ’ＴSの終わりには、補助キャパシタ瞬間電流は、常に丁度望ましい方向を有しており、それは、補助キャパシタＣを大きさＩNのピーク電流で放電する。
【０１１３】
前述の詳細な分析から、３つのインダクタにおけるリプル電流の大きさに関わらず、補助キャパシタ時間領域電流は、常に図３９ｅに示されるのと同じ形であって、すなわち、ＤＴSからＤ’ＴSへの時間インタバルの移行で正のピーク値ＩPであり、Ｄ’ＴSからＤＴSへの移行で負のピークＩNであり、ここで、ＩP＝｜ＩN｜＝ΔｉC／２ということになる。このように、如何なる負荷比Ｄについても、図３９ｅの補助キャパシタ電流は、常に負のピークＩNを有しており、無損失スイッチング動作を可能としている。中間インダクタが、絶縁変換器のバージョンにおいて絶縁変圧器で置き換えられるとき、明らかに同じことが成り立つ。いずれの場合にも、これによっていかにして、実行するのが困難な移行（Ｄ’からＤへの移行）を強制するのに必要な負のピーク電流ＩNが、既に自動的に無損失スイッチングに提供されているのかに注意する。本発明までの共通のソフトスイッチング手法では、例えば、図２ｅのバック変換器における従来技術のソフトスイッチングで記述され、そこに示されているように、出力インダクタ・リプル電流の過度の増大によって、相補インタバルの終わりに、負の瞬間出力インダクタ電流を幾分強制的に生成しなければならなかった。
【０１１４】
従来技術のソフトスイッチング方法では、出力スイッチおよび相補出力スイッチの双方について、ダイオード整流器のような受動半導体スイッチング装置を用いることによって有効性が限定されていた。このような装置は自動的にＯＮとされるが、それは、ある非常に特別な瞬間に変換器回路の動作によって到達される特定の状態（ダイオード・スイッチ端子にかかるゼロに近い正の閾値電圧）に応答したに過ぎないのであって、無損失スイッチングの利点を最大化するのに必要なようにではない。ここでは、数多くの新規な無損失スイッチング変換器回路が提示されているが、無損失スイッチングの有効性が非常に向上していて、効率も実質的に増大しており、それらは、出力スイッチと相補出力スイッチの双方のためのＭＯＳＦＥＴトランジスタのような、制御可能２クォードラント半導体スイッチング装置を用いる結果得られたものであり、それらは、変換器の状態からは独立してＯＮとすることができる。これらの制御可能スイッチの実際のスイッチングのタイミングを制御して、共振インダクタを備える、またはそれを含むことの無い、無損失スイッチング性能を最適化するような数多くの可能性が、明らかに存在する。ここでは、最も有効な方法のいくつかが紹介され、説明されている。これらから、当業者であるならば、開示された無損失スイッチング方法の変形または組み合わせが推定でき、それらは、手元にある特定のアプリケーションには最も有効なものとなるであろう。
【０１１５】
以下の無損失スイッチングの説明は、２つの主要な部分に分けられる。
１．最初に、新規な無損失スイッチング方法を紹介し、かつ、顕著な波形と相関する様々な移行サブインタバルを表す、簡略化された等価回路モデルを通じてそれらの動作を説明する、新規な無損失スイッチング方法の分類および分析。各無損失スイッチング方法について、重大な分析等式を与え、かつ、設計においてのそれらの使用を説明して、低電圧から中間電圧を通して高入力ＤＣ電圧まで要請される広範囲の実用上のアプリケーション、非絶縁または絶縁変換器のアプリケーション、広い入力電圧範囲の要件等について、有効な無損失スイッチングを案出することができ、かつそれを通しての各方法の最善の使用を考察することができるものとする。
２．無損失スイッチング方法の各々の詳細な動作が、動作の詳細な記述と一緒に、（ＤからＤ’へのおよびＤ’からＤへの）２つの移行の各移行サブインタバルについての完全な変換器回路の状態を用いて記述する無損失スイッチングの詳細な説明。
【０１１６】
（新規な無損失スイッチング方法の分類および分析）
本説明は以下のように分けられる。最初に、最も重要でずっと困難なＤ’からＤへの（いわゆる「強制される」）移行が、以下の３つのカテゴリーでこの順番に分析される。
１．共振インダクタを備えない非絶縁変換器。
２．共振インダクタを備える非絶縁変換器。
３．漏れインダクタンスを共振インダクタとして備える絶縁変換器。
【０１１７】
そしてこれらのカテゴリーの各々から、ＣＢＳスイッチ、ダイオードまたはＶＢＳスイッチとして出力スイッチを実現したものに基づく異なる無損失スイッチングのカテゴリーが導かれ、続いてそれらが、出力スイッチがＯＮとされる移行インタバルの間の実際の瞬間に依存するように示される。
【０１１８】
そして、前記と同じフォーマットを用いて、達成するのがより容易いＤからＤ’への移行であって、「自然な」無損失スイッチングの移行とも称される移行の間の、無損失スイッチング性能を実証する。そして、２つの別々のＤからＤ’へおよびＤ’からＤへの移行の各々について、無損失スイッチングの詳細な説明の章で様々な可能性が一緒に組み合わされて、数多くの新規な無損失スイッチングの代替案となる。明らかに、その章の主要な区分は反対の一端から始まり、すなわち、２つの主要なカテゴリー、双方の移行を含むＣＢＳ／ダイオード・スイッチのカテゴリーおよびＶＢＳスイッチのカテゴリーで始まり、その一方、特定の出力スイッチの実現に依存していて、そして、共振インダクタを備えるかまたは備えない非絶縁変換器および最後には、絶縁変換器といった他の変形例が続けられる。そして、無損失スイッチングの詳細な説明におけるのと同じ編成が、実験による実証の章にも続けられる。
【０１１９】
絶縁変換器の場合には、別個の共振インダクタが必要では無いことに注意するが、それは、絶縁変圧器の既に組み込まれた漏れインダクタンスによってその役割が果たされるからである。更には、絶縁変圧器の漏れインダクタンスが、ソフトスイッチングを有効にするために、一次および二次巻線を緩く結合することによって意図的に大きなものとされていた、他のソフトスイッチング方法と違って、ここではそのような要件は必要ではない。それ故、変圧器は緊密に結合した巻線で作られて、漏れインダクタンスとそれに対応する損失を最小限にする。
【０１２０】
無損失スイッチングの可能性の大きさに容易に追随するために、以下の用語法が採用される。
１．共振インダクタを備えない非絶縁変換器についての無損失スイッチングの場合は、Ａ、Ｂ、Ｃ等のような大文字で列挙される。
２．共振インダクタを備える非絶縁変換器についての無損失スイッチングの場合は、１、２、３等のようなアラビア数字で列挙される。
３．絶縁変換器（漏れインダクタンスが含まれる）についての無損失スイッチングの場合は、Ｉ、ＩＩ、ＩＩＩ等のようなローマ数字で列挙される。
【０１２１】
（安定状態および移行インタバルの定義）
図３ｂのタイミング図で表されるハードスイッチングは、ＯＮかＯＦＦかのいずれかとして対応するスイッチ状態で、２つのインタバル、すなわち、ＤＴSインタバルと相補インタバルＤ’ＴSだけを明確に区別していた。ＤＴSインタバルからＤ’ＴSインタバルへの移行（ＤからＤ’へのトランジッション若しくは移行と呼ばれる）およびＤ’ＴSインタバルからＤＴSインタバルへの移行（Ｄ’からＤへの移行と呼ばれる）の２つの移行もまた存在しており、それは、現実の半導体スイッチが無限に速いものではないからである。図１１ｄの新しい変換器の無損失スイッチング動作において、スイッチの、損失があってストレスの高いハードスイッチング動作は、全てのスイッチの、正確で最適なタイミングの取られたスイッチング時間制御のために、充分に制御された移行時間インタバルを備える無損失かつ平滑な動作と置き換えられる。そして、図１１ｄのスイッチング時間制御ボックスおよびそれに対応するスイッチ駆動タイミングの正確な制御は、無損失スイッチング変換器動作の一体的、重要かつ不可分の部分である。それなくしては、変換器動作はハードスイッチング動作に逆戻りしてしまい、結果として、効率が大きく低減され、サイズが増大し、ＥＭＩノイズのような他の性能が劣化し、装置の電圧、電流および温度ストレスが増大し、そしてそれゆえに信頼性が大きく低下する。したがって、以下の分析および実験によって確認されるように、ハードスイッチング変換器のトポロジーは二次的に重要なものであり、それは、変換器が超高効率の性能および小さなサイズをもつ主要な理由となるのは、基礎を成す無損失スイッチング変換器のトポロジーおよび全てのスイッチの正確なスイッチング時間制御ならびにそれぞれの移行サブインタバルの間の変換器回路の対応する有益な動作であるからである。
【０１２２】
２つの移行インタバルのいずれかについて図１１ｄの４つのスイッチの各々にスイッチング時間制御の可能性がかなり多数あることに注意する。しかしながら、ごく特定の駆動タイミングのほんの２、３のものだけが（追加の共振インダクタが備わっていてもいなくとも）変換器動作と関係し、そして（ＣＢＳまたはＶＢＳスイッチのような）出力スイッチについて適切にスイッチを実現する結果、優れた無損失スイッチング動作が得られる。図１１ｄの４つの制御可能２クォードラント・スイッチについて可能なスイッチング時間制御の数がこのとおりかなり大きいので、２つの安定状態インタバルおよび２つの移行インタバルのより正確な定義が必要となる。したがって、安定状態インタバルＤＴSおよびＤ’ＴSならびに安定状態負荷比Ｄおよび相補負荷比Ｄ’が、ここで入力スイッチＳ1に関してのみ定義され、すなわち、インタバルＤＴSはスイッチＳ1が閉じられている（電流を流す）限り続き、そして、相補インタバルＤ’ＴSはスイッチＳ1が開けられている限り続く。このように、安定状態特性（キャパシタのＤＣ電圧およびインダクタのＤＣ電流）は、そのように定義された安定状態負荷比Ｄに関して一意的に決定される。
【０１２３】
そして、２つの移行インタバルが以下のように定義され、すなわち、第１の移行インタバル（しばしば「自然な」移行とも呼ばれる）は、これ以降ＤからＤ’への移行と称され、その間スイッチの状態が、Ｓ1およびＳ2がＯＮでありＳ’1およびＳ’2がＯＦＦである最初の状態から、Ｓ1およびＳ2がＯＦＦでありＳ’1およびＳ’2がＯＮである最後の状態へと変えられる。第２の移行（しばしば「強制された」移行と呼ばれる）の間、スイッチの状態は、前記と反対に、すなわち、Ｓ1およびＳ2がＯＦＦでありＳ’1およびＳ’2がＯＮである最初の状態から、Ｓ1およびＳ2がＯＮでありＳ’1およびＳ’2がＯＦＦである最後の状態へと変えられる。
【０１２４】
２スイッチ変換器のクラスのバック変換器のような従来技術のソフトスイッチング変換器または４スイッチ変換器のクラスに属する従来技術のいずれのソフトスイッチング変換器も、２つだけ制御可能スイッチが存在するために、２つの移行が非常に簡単に定義されており、すなわち、各移行の間双方の制御可能スイッチがＯＦＦであり、それは、他のスイッチング装置が受動ダイオード整流器スイッチで実現されていて、そうしてスイッチング時間制御ボックスによっては制御可能ではないからである。それ故、各移行は、２つの制御可能スイッチのいずれでも前の瞬間にＯＮとされたスイッチを、ＯＦＦとすることによって開始される。したがって、ＤからＤ’への移行は一方の制御可能スイッチをＯＦＦとすることによって開始され、Ｄ’からＤへの移行は他方の制御可能（相補）スイッチをＯＦＦとすることによって開始される。しかしながら、新規な無損失スイッチング方法は、従来技術のソフトスイッチング以上に簡単であることは無く、それは、
１．２クォードラント・スイッチング特性を備える４つの制御可能スイッチによって、ずっと多くのスイッチング時間制御の可能性が提供され、
２．前記１の結果として、入力スイッチおよび相補入力スイッチの最適スイッチング時間制御は、多くの場合従来技術のソフトスイッチング変換器におけるスイッチのスイッチング時間制御とは完全に異なっており、
３．スイッチング時間制御は、２クォードラント・スイッチの使用される実際のタイプ（ＣＢＳまたはＶＢＳタイプ）に依存する。
したがって、第１の移行インタバル（ＤからＤ’への移行）の始まりは、ＤＴSインタバルの終わりで入力スイッチＳ1をＯＦＦとするのともはや必ずしも一致しない。
【０１２５】
２つの追加の能動および制御可能スイッチ、すなわち、出力スイッチＳ2および相補出力スイッチＳ’2が存在するために、無損失スイッチングのＤからＤ’への移行は、そのような移行を開始するよう設計されるいずれのスイッチででも開始できる。例えば、「対称的な」無損失スイッチングと称される（ＶＢＳ出力スイッチを備え、かつ共振インダクタを備えずに）１つの無損失スイッチングの場合において、第１の移行は、出力スイッチＳ2をＯＦＦとして全く予期されずに開始し、一方入力スイッチＳ1は、同じ移行の第２の部分を開始するよう同じＤからＤ’への移行の間に単に後でＯＦＦとされる。同様に、絶縁変換器における困難なＤ’からＤへの移行（それ故に漏れインダクタンスとＣＢＳ出力スイッチを備える）は、非常に高い入力ＤＣ電圧の場合に、相補入力スイッチＳ’1がＯＦＦとされる前であってさえも、ＣＢＳ出力スイッチＳ2を最初にＯＮとすることによって開始される。
【０１２６】
移行サブインタバルの間適用できる変換器回路モデルは、太線がＯＮであり、また細線がＯＦＦであるＭＯＳＦＥＴまたはダイオード・スイッチとして描かれている。
【０１２７】
（仮定）
特に断りの無い限り以下の仮定が適用される。
１．全てのスイッチは制御可能２クォードラント・スイッチであり、それらはＭＯＳＦＥＴトランジスタ・スイッチであって、寄生容量およびそれらのボディ・ダイオードと並列な理想スイッチとしてモデル化されており、
２．Ｌ1、Ｌ2およびＬmなるインダクタンス値は、それらのそれぞれの瞬間電流ｉ1、ｉ2およびｉmが、比較的短い無損失スイッチング移行インタバルの間一定であると考えられ得るように充分に大きく、
３．キャパシタＣ、Ｃ1およびＣ2は、それらそれぞれの電圧が全体のスイッチング・サイクルの間一定であり、それらのＤＣ電圧値に等しいと考えられ得るように充分に大きい。
【０１２８】
（等価共振回路のパラメータ）
入力スイッチおよび相補入力スイッチの寄生容量ＣS1およびＣS'1は、下式で与えられる共振容量Ｃrへと結合され、それは、それらが移行インタバルの間並列に接続されるキャパシタとして動作するからである。
Ｃr＝ＣS1＋ＣS'1      （１３）
【０１２９】
絶縁変換器の分析のために、全ての量は一次側に反映されると仮定される。特に出力スイッチＳ2の寄生容量は、絶縁変圧器の巻数比を通して下式のように等価容量ＣS2pとして一次側に反映される。
ＣS2p＝ＣS2（Ｎ2／Ｎ1）2      （１４）
【０１３０】
共振インダクタが含まれている場合についての引き続いての分析において、この反映された容量ＣS2pは、式（１３）で定義される入力スイッチの共振容量Ｃrと比較してずっと小さく無視でき、すなわち下式となる。
ＣS2p＜＜Ｃr      （１５）
【０１３１】
この仮定は、共振インダクタが無い場合については必要とされない。この仮定（１５）は、絶縁変圧器の比較的大きなステップダウン巻数比で、関心のもたれる実際の殆どの場合において満足されることに注意する。例えば、二次側低電圧スイッチは、一次側高電圧スイッチよりも高い容量を有するが、小さくすらある５：１のステップダウン巻数比または有効な０．０４の反射係数で一次側に反映されるとき、反映された容量は、一次側の高電圧スイッチング装置の共振容量と比べて無視できるものとなる。式（１５）が満足されていない場合もまた分析されており、ずっと複雑なモデルであって、出力スイッチの過剰な容量の作用に打ち勝つよう補助キャパシタＡＣリプル電流ＩNのより大きなピークが必要とされているが、それによって完全な無損失スイッチがもたらされることが示されている。
【０１３２】
普遍性を失うことなく、絶縁変圧器の漏れインダクタンスＬlもまた一次側に集中していて、非絶縁変換器の共振インダクタＬrに等しいと考えられる。したがって、非絶縁および絶縁変換器双方についてかつ仮定（１５）のもとで、共振容量Ｃrおよび共振インダクタＬr（または漏れインダクタンスＬl＝Ｌr）によって形成される直列共振回路の特性抵抗Ｒ0が下式で与えられる。
0003665054.tif 000002
一方、同じ直列の共振回路の共振周波数は下式で与えられる。
0003665054.tif 000003
【０１３３】
共振インダクタおよびキャパシタならびにそれらの相互接続抵抗の寄生抵抗による直列共振回路の実際の物理的な抵抗は、実用上非常に小さい。したがって、以下の分析においてそれは無視され、そして非減衰振動の場合のみが仮定される。
【０１３４】
特性抵抗Ｒ0は、変換器の無損失スイッチング性能において重大な役割を果たしており、Ｄ’からＤへの移行（図３９ｅ）での補助キャパシタのピーク電流ＩNと一緒に、行うのが困難であるＤ’からＤへの移行の無損失スイッチングに責任のある３つの共振電圧成分の相対的な有効性を量的に評価するのに用いられる。
【０１３５】
本発明においては、図３９ｅにおいて先に証明されたように、Ｄ’ＴS時間インタバルの終わりに補助キャパシタ負電流ＩNが既に存在している。したがって、図２ｅにおけるような従来技術のソフトスイッチング構成とは対照的に、大きな出力インダクタ・リプル電流が必要とされない。実際、以下に示されるように、本発明の特別なスイッチング時間制御は、主要な関係（４）の評価を利用して、スイッチング損を本質的に充分大きく低減するものである。
【０１３６】
この変換器においては、丁度その他多くのスイッチング変換器におけるように、「自然な」ＤからＤ’への移行が簡単に達成されるが、それは、この移行の間の電流方向が、相補入力スイッチの寄生容量を自然に放電するようなものであるからである。「強制される」移行という名称を正当化する図２ａ乃至図２ｅのバック例におけるように電流方向の反転が要求されるのは、第２のＤ’からＤへの移行である。したがって、この困難なＤ’からＤへの強制される移行をいかにして新規な無損失スイッチング方法が達成しているかをまず説明し、それに続いて、共振インダクタを一緒に加えているかまたは加えていない簡略化された等価回路モデルおよび適切なスイッチング時間制御を用いて、ＤからＤ’への移行を説明する。そしてこれに続いて、種々の移行状態および詳細な波形の詳細な回路図によって裏付けられる双方の移行の間の変換器動作を詳細に記述する。
【０１３７】
以下で用いられる回路図において、いずれかの移行についての相補出力スイッチＳ’2の実際のスイッチング時間がしばしば省略されるが、それは、このスイッチのボディ・ダイオードが、それがＯＮまたはＯＦＦとされるときに指図するからである。それ故、ＭＯＳＦＥＴは、そのボディ・ダイオードの導通をバイパスして伝導損を低減するのに用いられるに過ぎない。他方、出力スイッチＳ2のスイッチング時間は、達成するのが困難なＤ’からＤへの無損失スイッチングの移行について特に重大である。出力スイッチをＯＮとする特定の瞬間および共振インダクタの有無に依存して、ＣＢＳかＶＢＳスイッチのいずれかを用いることで非常に有効な無損失スイッチングの代替例が数多く得られる。まず、より困難なＤ’からＤへの移行を以下で詳細に分析し、それに続いてＤからＤ’への移行を分析する。
【０１３８】
（Ｄ’からＤへの移行の間の無損失スイッチング）
（共振インダクタを備えない非絶縁ＤＣ−ＤＣ変換器）
主な無損失スイッチングの代替例が２つ考えられる。最初のものは、４つのスイッチの適切なゲート駆動タイミングのみを用いることに基づいており、外部成分を加えることに依存しておらず、それ故図４０ａにおいてＬr＝０と仮定される。第２の代替例は、図４０ａに示されるような入力キャパシタＣ1と直列に加えられる共振インダクタＬrを用いることに基づいている。入力スイッチ、相補入力スイッチおよび相補出力スイッチはＣＢＳスイッチとして実現され、それらは続いて、理想スイッチ、寄生ボディ・ダイオードおよび寄生ドレイン−ソースの並列接続を備える合成スイッチとして、図４０ｂにおいてモデル化される。しかしながら、出力スイッチＳ2は、ＣＢＳスイッチとしてかつ図４０ｂにおけるようにモデル化されか、ＶＢＳスイッチとしてかつ図４０ｃにおけるようにモデル化されかのいずれかで実現される。
【０１３９】
より容易に２つの移行インタバルにおける変換器動作に従うために、軽い輪郭で示されているスイッチがそれぞれの移行の間ＯＦＦとされる。したがって、図４１ａにおける回路は、Ｄ’からＤへの移行の始まりで丁度変換器を示し、それは、図４２ｂに示されるような瞬間ｔ1で相補入力スイッチＳ’1をＯＦＦとすることによって開始される。出力スイッチが制御不可能受動ダイオード・スイッチである従来技術のソフトスイッチングと違って、ここでは、出力スイッチＳ2は、ＯＮとなる実際の時間が動作にとって重大な能動スイッチである。図４２ｂに示されるように異なる瞬間ｔ1、ｔ2またはｔ3で出力スイッチＳ2をＯＮとすることによって、質的および量的に異なる場合が多数もたらされ、ならびに出力スイッチも対応して異なって実現されるものがもたらされ、すなわち、
１．時間ｔ1は、結果として、ＣＢＳ出力スイッチで完全なハードスイッチングを生じ、入力スイッチおよび出力スイッチ双方に完全遮蔽電圧がかかり（図４２ｂにおいて一点鎖線で描かれる波形）、それは正の遮蔽電圧が必要であるからであり、
２．時間ｔ2で、出力スイッチにかかる電圧はゼロであり、一方、入力スイッチにかかる電圧は、電圧ＶCからＶgへと低減され、出力スイッチは、ダイオードかＣＢＳかＶＢＳスイッチかであり得（図４２ｂに点線で描かれる波形）、
３．時間ｔ3で、出力スイッチにかかる電圧は極性が反転されており、それ故出力スイッチについてはＶＢＳスイッチしか実現が可能ではなく（図４２ｂにおいて太線で描かれる波形）、一方、入力スイッチにかかる電圧はゼロ電圧までずっと低減される。
【０１４０】
前述の各々の場合において、一旦出力スイッチＳ2がＯＮとされると、入力スイッチもまた同時にＯＮとされる必要がある。
出力スイッチにかかる電圧の反転について、それをどのように異なるやり方で実現する必要があるのかに注意し、すなわち、
ａ）ｔ1とｔ2との間の時間インタバルではＣＢＳスイッチが必要とされ、
ｂ）ｔ2とｔ3との間の時間インタバルではＶＢＳスイッチが必要とされ、
ｃ）出力スイッチ電圧がゼロとなる瞬間ｔ2での２つの領域間の境界では、ダイオード・スイッチでさえも用いることができる。
後で説明されるように、共振インダクタが含まれる場合についてもまた同じ振る舞いが観察される。
【０１４１】
（共振インダクタを備えない等価回路モデル）
まずＤ’からＤへの移行の簡略化されたモデルが開発される。この移行は、相補入力スイッチＳ’1をＯＦＦとすることで開始し、そうしてそれは、図４１ａに細線で示されている。この移行の間導通している唯一のスイッチは、相補出力スイッチＣＲ’2であり、そうしてそれは、図４１ａに太線で示されている。このスイッチのタイミングは回路動作にとって重大ではないことを示すために、それはダイオードで例示されている。しかしながら、出力スイッチＳ2のスイッチング時間制御は、そのタイプのように非常に重大であり、図４１ａの全てのスイッチは、ＯＦＦであって、そして、図４１ｂに示されるようなそれぞれのスイッチの対応する寄生容量で表されている。更には、３つのインダクタは３つの定電流源で表されており、一方、入力キャパシタと補助キャパシタはＤＣ電圧源として表されており、それらそれぞれのＤＣ値ＶgおよびＶCを備えていて、結果として図４１ｂの等価回路モデルが得られる。式（３）および式（６）によって与えられ、ならびに図３９ｂに示される基本特性によって、いかにして図４１ｂの３つの電流源が組み合わされて図４１ｃの単一電流源ＩNとなり、３つのインダクタのＤＣ電流全てが打ち消され合うのかに注意する。これが、この無損失スイッチングの移行が非常に望ましい実用的な特長を有している主な理由であり、すなわち、それは、ＤＣ負荷電流から独立していて、補助キャパシタのピークＡＣリプル電流ＩNにのみ依存している。図４１ｃの２つの並列キャパシタは、組み合わされて共振容量Ｃrとなり、最初の電圧値はＶCであり、一方、出力スイッチのキャパシタは最初ＶC−Ｖg値を有していて、結果として図４２ａの更に簡略化された等価回路モデルが得られる。
【０１４２】
入力スイッチおよび出力スイッチ双方のキャパシタは、ＩN／（Ｃr＋ＣS2）という同じ速度で線形的に放電している。入力スイッチ遮断電圧はＶCであるので、入力スイッチはＶCに等しい初期電圧で放電を開始する。図４２ａの等価回路モデルから、移行インタバルの間の入力スイッチの瞬間電圧ｖS1と出力スイッチの瞬間電圧ｖS2の間の基本的な関係は下式となる。
ｖS1＝ｖS2＋Ｖg      （１８）
【０１４３】
したがって、入力スイッチ寄生キャパシタが、初期値ＶCから瞬間ｔ1で放電を開始するとき、式（１８）から、出力スイッチ寄生キャパシタは、図４２ｂの波形に見られるようにより低い初期電圧レベル（ＶC−Ｖg）から同時に放電を開始する。双方のキャパシタは、ＩN／（Ｃr＋ＣS2）という同じ速度で線形的に放電するので、出力キャパシタはまず瞬間ｔ2でゼロ電圧レベルに放電する。その瞬間、入力スイッチの寄生キャパシタもまたより低い電圧レベルＶgに放電される。明らかに、その全ての電荷が、ここで無損失に相補入力スイッチの寄生キャパシタに移動され、それは同じ速度で充電されて、その電圧はそれに対応して増大される。実際、瞬間ｔ2で、制御可能入力スイッチおよび制御可能出力スイッチの双方は、それらに低下した電圧をかけてＯＮとすることができる。明らかに、これによって既にスイッチング損について利益がもたらされており、それは、出力スイッチが、そのスイッチにかかる理想のゼロ電圧で既にＯＮとされていて、それ故スイッチング損が無いからである。同時に、入力スイッチ電圧もまた、実質的にＶCからＶgへと低減されていて、そのスイッチのスイッチング損が対応して低減している。したがって、スイッチング損の低減は既に達成されている。
【０１４４】
図４２ｂに見られるような出力スイッチにかかる電圧ｖS2を観察することによって、もう１つ重大なことを認知できる。出力スイッチがある条件を満足するならば、入力スイッチの寄生容量の線形放電は、妨げられることがないままに更にＶgのレベルを下がり瞬間ｔ2を過ぎることができることに注意する。これによって、出力スイッチにかかる電圧もまた、ｔ2で得られるゼロ・レベル未満に低下し続けることが必要となることに注意する。したがって、移行インタバルがこの時間領域へと拡大するためには、出力スイッチは、瞬間ｔ2とｔ3の間の時間インタバルで図４２ｂの出力スイッチについてＶＢＳと印の付けられたような電圧２方向スイッチ（ＶＢＳ）として実現されなければならない。
【０１４５】
特に関心のもたれる更に別の点は、入力スイッチにかかる電圧がゼロに到達する瞬間ｔ3に到達される。その瞬間、入力スイッチはゼロ電圧でＯＮとすることができ、そのスイッチング損は完全に削減されている。しかしながら、出力ＶＢＳスイッチは、その瞬間負の電圧（−Ｖg）を遮断していて、Ｖg2に比例するハードスイッチング損でＯＮとされなければならない。にもかかわらず、これらのハードスイッチング損は、変圧器ステップダウン巻数比の大きな絶縁変換器の非常に重要な実際の場合について、無視できることが以下で示されている。
【０１４６】
ＶＢＳスイッチは現在、ダイオード（または別のＭＯＳＦＥＴ）と直列のＭＯＳＦＥＴトランジスタからなる合成スイッチであるので、それは、ＣＢＳスイッチよりも高い伝導損を有する。したがって、どの範囲でＣＢＳスイッチを使用することができるのかが分かれば有用である。図４２ｂに示されるように、瞬間ｔ1とｔ2との間の時間インタバルの間、ＣＢＳスイッチが配置されており、それは、その場合に、出力スイッチは、１つの極性の電圧を遮断する必要しかないからである。他方、能動ＣＢＳスイッチが必要とされる。そのようなスイッチが、それ自体のボディ・ダイオードが瞬間ｔ2でＯＮとされる前に時期尚早にＯＮとされるならば、それは、そのボディ・ダイオードと反対の方向に電流を流すことができなければならず、使用されるＭＯＳＦＥＴは実際そうなっている。
【０１４７】
出力スイッチをＯＮとし、ならびにこの領域で入力スイッチを同時にＯＮとすると、双方の装置のスイッチング損が瞬間ｔ2と比べて増大されるだけであることに注意する。事実、瞬間ｔ1で、入力および出力スイッチ双方について最大ハードスイッチング損が得られる。したがって、この時間領域での動作は常に望ましくないものであるように思われる。
【０１４８】
共振インダクタを備えない変換器であるこの場合においては、これが真実である一方で、共振インダクタが含まれている場合について、ならびに全ての絶縁変圧器の拡大例において、この領域が最も魅力的なものになることが以下に示されおり、それは、無損失スイッチングが全く予期されないことに、ずっと有効なものとされるからである。実際、驚くことに、これらの変換器についてＣＢＳ出力スイッチをＯＮとすることによって、拡張例によって、瞬間ｔ1でまたはその瞬間の前でさえも以下に示されるような最も有効な無損失スイッチングがもたらされる。
【０１４９】
最後に、図４２ｂにもまた示されるように、瞬間ｔ2でＣＢＳかＶＢＳスイッチかのいずれかを用いることができる。この非常に特別なスイッチングの瞬間ｔ2では、簡単な整流器ダイオードさえをも用いることができる。出力スイッチと違って、Ｄ’からＤへの移行の間の相補出力スイッチの正確なスイッチング時間制御は、全く重大ではなく、単純なダイオード整流器に取り替えることもできるということにもまた注意する。したがって、瞬間ｔ2でのその特別なスイッチングについて、相補出力スイッチと出力スイッチの双方を、能動スイッチとしてより複雑に駆動しおよび制御する必要のないダイオードとして実現することができる。にもかかわらず、その非常に特別な場合においてでさえ、ＣＢＳスイッチを用いることが、特に低出力電圧のアプリケーションについて、効率を上げるためにしばしば好まれる。その場合、ＭＯＳＦＥＴ装置のボディ・ダイオードは、より低いＭＯＳＦＥＴチャンネルＯＮ抵抗によってバイパスされ、結果として伝導損が低減される。
特別な場合の各々がここで個別に説明される。
【０１５０】
（ＶＢＳスイッチの実現−ケースＡ）
出力スイッチのＶＢＳスイッチを実現するいくつかの場合に関心がもたれる。ＶＢＳ出力スイッチが、２つのＮチャンネルＭＯＳＦＥＴの直列接続として、図４３ａに実現されたものが示されており、およびそれに対応する波形が図４３ｂに示されている。以下が、従来技術のソフトスイッチングと比較したこの無損失スイッチングの独特の特長であり、すなわち、
１．入力スイッチをゼロ電圧でＯＮとできるように、入力スイッチ電圧は、消散されること無く完全にゼロに低減され、
２．入力スイッチの無損失スイッチングはＤＣ負荷電流から独立しており、それでこの移行は、完全な負荷電流について、および無負荷電流ででも同じ時間を有する。いずれの場合でも、設計された、補助キャパシタのピーク・リプル電流ＩNによって制御される非常に速い移行が得られ、そうして、有効スイッチ負荷比Ｄを過度に低減することなく高スイッチング周波数での動作を可能とし、
３．入力スイッチの無損失スイッチングが、如何なる動作負荷比および如何なる入力ＤＣ負荷比についても得られ、
４．入力スイッチの無損失スイッチングが、共振インダクタのような如何なる成分をも加えずに実現され、
５．入力スイッチのゼロ電圧スイッチングが、ピーク補助キャパシタ・リプル電流ＩNでもって得られ、それは大きいものである必要はなく、それに対して、図２ｅの従来技術のソフトスイッチングにおいては、ピーク・インダクタ・リプル電流は、最大ＤＣ負荷電流の２倍を超えて大きくなければならない。そうしてこの結果、重い伝導損のペナルティを生じ、また高ＤＣ負荷電流への帰還が減少する。
【０１５１】
この非絶縁の場合において、入力スイッチのハードスイッチング損は完全に削減され、一方、出力スイッチのハードスイッチング損は実質的に低減する。しかしながら、大きなステップダウンの要請される変換器の絶縁の拡張例の最も重要な実際の場合について、この方法は殆ど理想的である。図５９ａの絶縁の場合について、後に示されるように、出力スイッチのハードスイッチング電圧Ｖgは、変圧器のステップダウン巻数比を通してずっと低いハードスイッチング電圧Ｖg／ｎまで縮小され、結果として、出力スイッチの無視できるハードスイッチング損しか生じず、一方、入力スイッチは、前記概略された理想ゼロ電圧スイッチング特性を保持する。ＭＯＳＦＥＴと直列のダイオードによる出力スイッチの余分な伝導損という不利益は、そのダイオードを伝導損の低減されている別のＭＯＳＦＥＴスイッチと置き換えることによって緩和できる。
【０１５２】
（ＶＢＳスイッチの実現−ケースＢ）
図４４ａおよび図４４ｂに示されるこの場合において、ＶＢＳ出力スイッチは、例えば、入力および出力スイッチ双方の電圧がＶg／２である、瞬間ｔ2とｔ3との間の瞬間ｔ23でＯＮとされる。入力および出力スイッチの寄生容量が比較可能であると仮定すると、これは非絶縁の場合において最も低いスイッチング損に対応する。
【０１５３】
（ＣＢＳスイッチの実現−ケースＣ）
図４５ａおよび波形が太線で描かれている図４５ｂに示されるこの場合において、ＣＢＳ出力スイッチは、それにかかる電圧がゼロに到達する瞬間ｔ2でＯＮとされる。同時に入力スイッチは、低下したハードスイッチングの電圧ＶgでＯＮとされる。
【０１５４】
ＣＢＳスイッチは、その内部ボディ・ダイオードが変換器回路動作によって強制的にＯＮとされる瞬間ｔ2にＯＮとすることができるのみならず、ＣＢＳスイッチは、その瞬間以前であってさえも時期尚早にＯＮとすることもでき、これは、点線で図４５ｂの波形に示される瞬間ｔ12のような瞬間ｔ1とｔ2との間のいずれかであることに注意する。この場合の入力スイッチＳ1は、同じ瞬間ｔ12でＯＮとされなければならない。明らかに、この結果、出力スイッチにハードスイッチング損を生じるのみならず、入力スイッチに、増大したハードスイッチング電圧および損失をも生じる。実際、入力および出力スイッチ双方が瞬間ｔ1でＯＮとされるならば、最大ハードスイッチング損という最悪の場合が得られる。このように、瞬間ｔ1とｔ2との間のこの領域（ＣＢＳスイッチ領域）は、大変非効率であり、回避されるべきであるように思われる。共振インダクタが無い場合について、実際にこのことが成り立つ一方で、共振インダクタが含まれているときは、この領域は最も魅力的なものとなる。事実、驚くことに、出力スイッチＳ2がＯＮとされる瞬間ｔ1に近ければ近いほど、共振インダクタを備える章で説明されるように、共振インダクタを備えるより有効な無損失スイッチングが得られる。
【０１５５】
（ダイオード・スイッチの実現−ケースＤ）
図４６ａおよび図４６ｂに示されるこの非常に特別な場合において、出力スイッチおよび相補出力スイッチは、受動スイッチ、すなわちダイオードである。出力スイッチＣＲ2および相補出力スイッチＣＲ’2について対応するスイッチング時間制御が無いことに注意する。この場合、入力の能動スイッチのスイッチング時間制御のみが問題であって、結果として、スイッチング時間制御回路が簡略化される。しかしながら、整流器ダイオードによって、ケースＣにおけるよりも高い伝導損がもたらされる。
【０１５６】
（入力スイッチを遅延させてＯＮとすること−ケースＥ）
図４６ｂでまた示されるのは、出力スイッチ（図４６ａにおけるようなダイオードか図４５ａにおけるようなＭＯＳＦＥＴかのいずれか）は、それにかかる電圧がゼロとなる瞬間ｔ2でＯＮとされるが、入力スイッチはＯＮとされるのが遅延されて幾分遅れた時間ｔ23でＯＮとされる別の特別な場合である。唯一の結論は、入力スイッチにかかる電圧が、点線で描かれる図４６ｂの波形に示されるような遅延されたインタバルの間電圧レベルＶgに引き止められるというものである。
【０１５７】
明らかにこれは望ましいものではなく、それは、それが他に何の利益も無い移行インタバルを引き延ばすに過ぎないからである。したがって、入力スイッチをＯＮとする最適の時間は、ゼロ電圧レベルで出力スイッチがＯＮとされるのと同時である。これらの３つの場合Ｃ、ＤおよびＥの全てにおいて、ＶＢＳ出力スイッチを使うこともまたできることに注意する。しかしながら、より低い伝導損のために、ＣＢＳスイッチまたはダイオードでさえ好ましいものとされる。
【０１５８】
（共振インダクタを備える非絶縁ＤＣ−ＤＣ変換器）
共振インダクタＬrが含まれているときの無損失スイッチングの代替例は、図４７ａの変換器に基づくものである。図４７ｂの全体図に示されるケース１乃至ケース６のような、質的および量的に異なる多数の代替例が得られる。以前のように、これらのケースは、瞬間ｔ0から瞬間ｔ3までの範囲にある、出力スイッチがＯＮとされる時間が異なっている。丁度共振インダクタが無い場合におけるように、これらのケースもまた、出力スイッチを実際に実現したものが異なっており、すなわち、瞬間ｔ0からｔ2まではＣＢＳスイッチが必要であり、瞬間ｔ2から瞬間ｔ3まではＶＢＳスイッチが必要とされる。したがって、図４７ａの変換器図には、出力スイッチについて採用されるＶＢＳ／ＣＢＳスイッチの指定が含まれている。
【０１５９】
別の顕著な特性にもまた注意するものとし、すなわち、共振インダクタが変換器動作（ケース１乃至ケース４）に大きな影響を有する全ての場合が、ＣＢＳ領域に含まれている。かなり驚くべき事実は、別の場合（ケース１）が現れることであり、それは、共振インダクタのない回路において存在すらしなかったものであり、すなわち、太線の波形１として図４７ｂに示されるように、出力スイッチは、相補出力スイッチが時間ｔ1でＯＦＦとされる前であってさえも時間ｔ0でＯＮとされる。入力スイッチにかかる電圧が、入力スイッチがＯＮとされるときにいかに迅速にゼロ電圧へと減衰するのかに注意する。
【０１６０】
（移行サブインタバルについての等価回路モデル）
完全な移行インタバルは、以下のように指示される、区別され、連続する４つの移行サブインタバルに分けられており、すなわち、
１．共振インダクタ電流が、その初期値ＩNから（ＩN＋Ｉr1）へとブーストされる間のブースト・サブインタバルと、
２．入力スイッチ容量が一定速度で放電され、それ故線形に電圧が減衰する間の線形サブインタバルと、
３．入力スイッチの電圧が、その寄生容量の共振放電によって下降し続ける間の共振サブインタバルと、
４．入力キャパシタ電流ｉC1が、その方向を反転し、電流ｉ1から反対方向に流れる電流−ｉmへと変化する間の電流−反転サブインタバルとである。
【０１６１】
特定のスイッチング時間パターンによっては、ブーストまたは線形サブインタバルのような前述の１つ以上のサブインタバルが存在しないかもしれないことに注意する。そうして、等価回路モデル、特性の顕著な波形および分析定量モデルが全てのサブインタバルについて開発され、それらの使用を通して、動作のベストモードが選択でき、所定のアプリケーションについて最適に設計されるものとなる。そして、等価回路モデルとそれに対応する設計の等式が、ブースト・サブインタバル、線形サブインタバル、共振サブインタバルおよび最後に電流−反転サブインタバルについてこの順番で別々に開発される。
【０１６２】
最初のステップは、図４７ａの変換器における３つの大きなインダクタＬ1、ＬmおよびＬ2を、相互入力スイッチがＯＮとされる丁度前の瞬間を示す、図４８ａに示されるような、Ｄ’ＴSインタバルの終わり（または等価的にはＤＴSインタバルの始まり）で電流値ｉ1（０）、ｉm（０）およびｉ2（０）を備える定電流源としてモデル化することである。その瞬間、入力キャパシタ電流は下式に等しいことに注意し、すなわち、
ｉC1（ｔ）＝ｉ1（０）＋ｉr（ｔ）      （１９）
であり、ここで、
ｉr（０）＝ＩN      （２０）
かつ、ｉ1（０）は、Ｄ’からＤへの移行の始まりでの入力インダクタ電流の値である。線形および／または共振サブインタバルの間、入力スイッチにはｉr（ｔ）電流成分のみが存在し、かつ電流ｉ1（０）は低減されることに注意する。相補入力スイッチが開けられた（ｔ＝０＋）直後の瞬間に、図４８ａのノードＡから流れ出る正味の電流はＩNであり、それは、入力インダクタからの、およびｉC1からのｉ1（０）電流の貢献がお互いに打ち消しあうからである。同じ作用を観察する別の方法は、入力電流源ｉ1（０）を等価回路の変形によって移動して、図４８ｂの回路モデルに示されるように、共振インダクタＬrと並列に実現させることである（方向が右から左を指している電流源ｉ1（０））。式（１９）からのキャパシタ電流もまた、同じ共振インダクタと平行な定電流源ｉ1（０）として示すことができるが、今度は左から右を指しており、一方、共振インダクタ電流はｉr（ｔ）へと低減される。
同じ値ｉ1（０）を備える２つの反対の電流源は、相互に打ち消しあい、したがって、ｉr（ｔ）電流成分のみが、線形および／または共振放電インタバルの間存在する。
【０１６３】
図４８ｂにおけるように出力スイッチが開いていると、入力スイッチ寄生容量ＣS1が、一定の線形放電速度ＩN／Ｃrで、図４８ｃのモデルで示されるように出力スイッチがＯＮとされるようなときまで、放電されており、その瞬間、共振放電が開始される。このモデルは更に簡略化されて図４８ｄのものとなり、そこではＤＣ源が削減されているが、そのモデルは、減衰の無い簡単な直列共振Ｌr、Ｃr回路へと還元される。そして、この共振回路の電圧および電流の振動は、式（１６）によって定義されるような特性抵抗Ｒ0、式（１７）によって定義されるような共振周波数ωrおよび共振振動の開始に存在する初期条件、すなわち、瞬間ｔ＝０で共振インダクタにおける電流がｉr（０）および入力スイッチの電圧がｖS1（０）であることを用いて、完全に記述することができる。ｖS1（０）は、出力スイッチがＯＮとされ、共振移行サブインタバルが開始されるときに存在する入力スイッチの電圧ｖS1であることに注意する。例えば、特別な場合には、相補入力スイッチがＯＦＦとされる瞬間に出力スイッチがＯＮとされるとき（図４７ｂのケース２）、この初期条件はＶS1＝ＶCである。その場合、図４８ａにおけるようなスイッチ状態の１つから直ちに、図４８ｃにおけるようなものとなって、図４８ｂの線形サブインタバルがスキップされてしまう。しかしながら、図４８ｂの中間サブインタバルが含まれる（相補入力スイッチがＯＦＦとされた後しばらくして出力スイッチがＯＮとされる）ようにスイッチング時間制御がスイッチ状態に含まれているならば、図４７ｂのケース３が得られ、結果として、線形サブインタバルとそれに続く共振サブインタバルの双方が生じる。これらの２つのケースならびに共振放電を含む他の２つの特徴的なケース（図４７ｂのケース１およびケース４）が、次の章で完全に説明され、質的および量的に個別にモデル化される。
【０１６４】
（ブースト・サブインタバル）
図４９ａの変換器およびケース１がここで詳細に分析される。Ｄ’からＤへの移行は、まず、出力スイッチをＯＮとし、かつ他の全ての場合におけるのと違って、相補入力スイッチをＯＦＦとすることによって開始することに注意する。そうして、Ｄ’からＤへの移行インタバルは、２つのサブインタバルに分けられ、すなわち、
１．瞬間ｔ0とｔ1との間のブースト・サブインタバルであって、図５０ａの等価回路でモデル化される。
２．瞬間ｔ1と入力スイッチが最低電圧でＯＮとされるときの瞬間ｔminとの間の共振サブインタバルであって、図５０ｂの等価回路でモデル化される。
【０１６５】
ブースト・サブインタバルにおいて、ＤＣ電圧源（ＶC−Ｖg）が共振インダクタに印加され、結果として共振電流を線形に増大し、それは、瞬間ｔ1で、下式に等しいピーク値Ｉr1へとブーストされる。
Ｉr1＝（ｔ1−ｔ0）（ＶC−Ｖg）／Ｌr      （２１）
【０１６６】
同時に、補助キャパシタの負のピークＡＣリプル電流ＩNが、ブースト・サブインタバルの終わりに、共振インダクタにおける合計電流を（ＩN＋Ｉr1）へとブーストする定電流源として作用する。
【０１６７】
（共振サブインタバル）
相互入力スイッチがＯＦＦとされるとき、共振サブインタバルが開始される。直列共振回路は、共振インダクタＬrと直列の共振容量Ｃrからなり、小さくてここでは無視できると考えられる抵抗を備え、それによって、減衰しない振動をもつモデルがもたらされる。この共振回路にもまた２つの初期条件があり、すなわち、共振容量Ｃrの初期電圧ＶCおよび（Ｉr1＋ＩN）に等しい初期共振インダクタ電流である。そのような共振放電電流ｉrの解を求めることができ、下式のように３つの基本成分に分けられる。
ｉr＝ｉr1＋ｉr2＋ｉr3      （２２）
ここで、
ｉr1＝Ｉr1ｃｏｓ（ωrｔ）      （２３）
ｉr2＝Ｉr2ｓｉｎ（ωrｔ）      （２４）
ｉr3＝Ｉr3ｃｏｓ（ωrｔ）      （２５）
かつ
Ｉr2＝（ＶC−Ｖg）／Ｒ0      （２６）
Ｉr3＝ＩN      （２７）
【０１６８】
３つの共振電流成分は全て、図５０ｃにおいて異なる細点線で描かれ、一方、結果として得られる合計共振電流（ｉr）は太線で描かれる。
３つの共振電流成分の各々は、結果として、共振インダクタにかかる対応する共振電圧成分を生じ、それは、下式のように、Ｌrをかけられるそれぞれの共振電流成分の時間微分係数である。
ｖr1＝−Ｖr1ｓｉｎ（ωrｔ）＝−Ｒ0Ｉr1ｓｉｎ（ωrｔ）      （２８）
ｖr2＝Ｖr2ｃｏｓ（ωrｔ）＝Ｒ0Ｉr2ｃｏｓ（ωrｔ）＝（ＶC−Ｖg）ｃｏｓ（ωrｔ）      （２９）
ｖr3＝−Ｖr3ｓｉｎ（ωrｔ）＝−Ｒ0Ｉr3ｓｉｎ（ωrｔ）      （３０）
【０１６９】
３つの共振電圧成分は、図５０ｃにおいて細点線で描かれる。第２の共振電圧成分ｖr2の存在に注意するものとし、それは、共振インダクタの初期電圧（ＶC−Ｖg）が存在するために現れる。したがって、共振回路は、入力相補スイッチが（ＩN＋Ｉr1）という初期共振電流および（ＶC−Ｖg）という共振インダクタの初期電圧でＯＮとされるときに振動し始め、それは、入力スイッチの電圧ＶCに対応する。
【０１７０】
図５０ｂにおける等価回路モデルから、共振サブインタバルの間の入力スイッチの瞬間電圧ｖS1（ｔ）が下式で与えられ、図５０ｃにおいて太線で示される。    ｖS1（ｔ）＝Ｖg＋ｖr1＋ｖr2＋ｖr3      （３１）
【０１７１】
図５０ｃから、いかにして３つの共振インダクタ電圧成分全てが同じ方向に作用するかに注意するものとし、それは、入力スイッチの電圧ｖS1を低減する向きであって、単調に低減する。例えば、共振電圧成分ｖr1とｖr3とが式（２８）および式（３０）において、それぞれ正の符号を有するとすると、これらの成分は、最初、電圧ｖS1を低減する向きではなく、増大する向きに作用する。同様に、共振電圧成分ｖr2の負の符号によってもまた、入力スイッチ電圧ｖs1は、式（２９）に示されるとおり低減されるのではなく、増大されるであろう。ここで、式（２８）、式（２９）および式（３０）によって与えられる正弦波成分および余弦波成分を１つに足し合わせて、下式によって与えられる余弦波形ｖr（ｔ）を結果として得ることによって、合計電圧ｖr（ｔ）についての閉形分析式を求めることさえもできる。
ｖr（ｔ）＝ｖr1＋ｖr2＋ｖr3＝Ｖrｃｏｓ（ωrｔ＋φ）      （３２）
ここで    Ｖr2＝（ＶC−Ｖg）2＋（ＩN＋Ｉr1）2Ｒ02      （３３）
かつ    φ＝ｔａｎ-1（ＩN＋Ｉr1）Ｒ0／（ＶC−Ｖg）      （３４）
【０１７２】
このように、図５０ｃにおいて太線で示される共振放電サブインタバルの間、入力スイッチの電圧が最終的に下式で表される。
ｖS1（ｔ）＝Ｖg＋Ｖrｃｏｓ（ωrｔ＋φ）      （３５）
【０１７３】
ここで、新規な無損失スイッチングの有効性を測るために簡単な規準が利用でき、すなわち、
無損失スイッチング
0003665054.tif 000004
ハードスイッチング    Ｖh＝Ｖg−Ｖr      （３７）
【０１７４】
このように、合計共振電圧Ｖrの大きさが、入力ＤＣ電圧Ｖgに等しいか、またはそれより大きいとき、ゼロ電圧への完全な低減が得られる。そうでなければ、式（３７）によって与えられる差Ｖhは、入力スイッチがＯＮとされなければならない最小ハードスイッチング電圧Ｖhのままである。
【０１７５】
３つの共振電圧放電成分が存在し、および入力スイッチの電圧の高速共振放電に向けてそれらが同時に貢献するということが、何故この無損失スイッチング機構が、３つの可能な共振放電成分の内せいぜい１つのみが存在し、そのときでさえ最も有効でないｖr3成分が存在する、従来技術のソフトスイッチング方法よりもずっと有効であるのかの主な理由である。しかしながら、３つの共振成分の相対的な有効性を比較する前に、残りの電流−反転サブインタバルがモデル化されており、それは、それが続けて起こり、全ての共振放電の場合に共通しているからである。
【０１７６】
（電流−反転サブインタバル）
図４２ｂにおけるように入力スイッチにかかる電圧がＶgレベルにあるときの時間ｔ2で入力スイッチをＯＮとすることによって、通常（共振インダクタを備えない場合）は、Ｄ’からＤへの移行を完了する。Ｌr＝０について図５１ａの回路モデルに示されるように、入力キャパシタにかかるＤＣ電圧が、相補出力スイッチのボディ・ダイオードのバイアスを反転し、そしてそれをＯＦＦとする。続いて、これによって、相補出力スイッチＭＯＳＦＥＴがＯＦＦとされるならば、入力キャパシタ電流が、入力キャパシタを充電する電流ｉ1から、同じキャパシタを放電する反対方向で大きさｉmの電流へと突然に変化する（入力キャパシタの充電バランス要件）。
【０１７７】
しかしながら、図５１ａの回路モデルにおける共振インダクタＬrのようなインダクタの存在で、入力キャパシタ電流のそのような突然の変化が防止され、そして電流−反転サブインタバルｔdが図５１ａの等価回路でモデル化される。このサブインタバルの始まり（瞬間ｔmin）で、共振インダクタ電流ｉrは、図５０ｃに示されるようにゼロに低減されており、そうして式（１９）に示されるとおりの入力キャパシタ電流を入力インダクタ成分ｉC1（ｔmin）＝ｉ1（０）だけへと低減している。そして、入力キャパシタＤＣ電圧Ｖgが共振インダクタＬrに印加されて、図５１ｃにおけるように、ｉC1＝−ｉmかつ相補出力スイッチＳ’2を流れる電流がゼロとなる瞬間ｔ4まで、Ｖg／Ｌrという速度での入力キャパシタ電流の線形の低下がもたらされ、そのスイッチが有効にＯＦＦとされる。そうして、この電流−反転インタバルｔdの長さを、小さなリプル電流について有効に近似して下式から得ることができ、ここでＩ2＝Ｉ1＋Ｉmが、このサブインタバルにおける電流変化の合計の近似の大きさである。
0003665054.tif 000005
式（３８）から、このサブインタバルの長さは、ＤＣ負荷電流Ｉ2およびＤＣ入力電圧Ｖgに大きく依存し、かつ、最高のＤＣ負荷電流および最低の入力ＤＣ電圧に対して最長である。したがって、能動相補出力スイッチは、式（３８）によって与えられる最短の時間ｔdの終結前に、すなわち、そのボディ・ダイオードがＯＦＦとなる図５１ｃの瞬間ｔ4の前に、ＯＦＦとされなければならない。入力キャパシタにおける突然の電流変化およびｔdサブインタバルの間の緩やかな変化が無いことによって、伝導され放射されたＥＭＩノイズを低減するのに実際非常に有用である。以前の高電圧例の値、すなわち、Ｖg＝４００Ｖ、Ｌr＝２７μＨ、Ｉ2＝２７Ａ（ｎ＝２７の巻数比で一次側に反映される出力ＤＣ負荷電流Ｉ2が０．７４Ａである）に対して、電流反転サブインタバルはｔd＝５０ｎｓである。
【０１７８】
（安定状態ＤＴSインタバルにおける振動）
ｔdサブインタバルの終わりに相補入力スイッチがＯＦＦとされた後、Ｄ’からＤへの移行が完了して、結果として、スイッチ状態が、入力および出力スイッチがＯＮとされる図５１ｂのモデルにおいて示されるようなこの移行の始まりでのものから反転され、一方、相補入力スイッチおよび相補出力スイッチはＯＦＦである。にもかかわらず、相補出力スイッチをＯＦＦにするという正にその動作によって、共振インダクタと直列のその寄生容量ＣS'2が導入されている。これによって、この容量ＣS'2が、その最初のゼロ電圧値からその最後の電圧Ｖgに充電される別の共振回路が有効に形成され、その結果、潜在的に２Ｖgのピーク値を有する図５１ｃに示されるような振動を生じる。この振動が減衰および損失によって一旦消失すると、最後の安定状態に到達する。振動は明らかに、それぞれのスイッチの遮断電圧要件を増大する。振動素子と結合される固有の寄生抵抗が、振動を充分に減衰させないならば、外部のＲ−Ｃ緩衝器（スナバ）ネットワークを用いてこの振動を減衰することができる。
【０１７９】
（３つの共振成分の有効性の比較）
明らかに、合計電圧ｖS1の低減における各共振電圧成分の相対的な貢献は、式（２８）、式（２９）および式（３０）によって与えられるそれぞれの正弦波電圧および余弦波電圧成分の対応する大きさに依存する。２５０ｋＨｚのスイッチング周波数で動作する４００Ｖから５Ｖ、２０Ａの出力について設計される２７：１のステップダウン巻数比をもつ絶縁変換器の実際の例がある。二次側が一次側に反映されるとき、等価非絶縁変換器について以下の値が得られており、すなわち、
ＶC＝５７５Ｖ、Ｖg＝４００Ｖ、ｔb＝１２１ｎｓ、ｔc＝１６２ｎｓ、Ｌr＝２７μＨ、Ｃr＝２３７ｐＦ      （３９）
であり、公式から以下の値が計算される。
Ｉr1＝０．７８Ａ、Ｉr2＝０．５２Ａ、Ｉr3＝ＩN＝０．２８５Ａ、Ｒ0＝３３９Ω、ωr＝１２．４５ＭＨｚ      （４０）
３つの成分共振電圧および結果として得られる結合共振電圧は、下式である。
Ｖr1＝２６５Ｖ、Ｖr2＝１７５Ｖ、Ｖr3＝９５Ｖ、Ｖr＝４００Ｖ      （４１）
【０１８０】
Ｖr＝Ｖg＝４００Ｖであるので、式（３６）に示され、（Ｖg＝０．６ＶCについて）図５０ｃに太線で示されるとおり、入力スイッチにおいてゼロ電圧スイッチングが達成される。明らかに、上の典型的な例については、最初の共振成分が入力スイッチ電圧を低減するのに最も有効であり、第２の共振成分はそれほど有効ではなく、そして第３の共振成分が最も有効ではない。
【０１８１】
３つの共振成分の有効性のこの順番は、実際、以下の理由で、関心のある全ての実用例について一般的に成り立つ。大きさがｖr3＝Ｒ0ＩNである第３の共振電圧成分は、ＩNに依存しており、そして小さなＩNについて非常に小さい。しかしながら、大きさがＶr2＝ＶC−Ｖgである第２の共振電圧成分は、ＩNに依存しない。それでも、Ｄ＝０．５については、この成分のみで入力スイッチ電圧をゼロに低減できるようにＶr2＝Ｖgである。しかしながら、この成分は、動作負荷比ＤがＤ＝０．５よりも低くなるとき次第に有効でなくなってくるが、それは、Ｖr2が入力電圧Ｖgの端数のみとなるからである。ここにおいて、その大きさがＶr1＝Ｉr1Ｒ0である第１共振電圧成分が救済に来る。低い負荷比でさえ、この成分は入力スイッチ電圧をゼロに低減するのに有効である。このために必要となるのは、比例して長くなるブースト・インタバル（出力スイッチＳ2をより早く有効にＯＮとすることによる）のみであり、必要に応じて第１共振電流成分Ｉr1を増大する。これによって、他の損失は増大せず、それは、ブースト・インタバルは１５０ナノ秒のオーダーで非常に短いからである。
【０１８２】
第３の最も有効でない共振成分ｖr3は、従来技術のソフトスイッチング方法においてのみ存在する成分であることに注意する。ずっと有効である付加的な２つの共振電圧成分ｖr1およびｖr2は、本発明の新規な無損失スイッチング方法において独特に存在している。
【０１８３】
前記正弦波および余弦波共振電流および共振電圧成分ならびに結果として得られる和が、前記実用例によって図５０ｃにおけるスケールにプロットされ、種々の共振成分の典型的な相対スケーリングへの洞察が行われる。
【０１８４】
更には、図４７ｂにおける様々な共振電圧波形（波形１乃至波形４）のスケーリングもまた、前記実用例についてであるが、入力スイッチにかかる最低の電圧で出力スイッチＳ2をＯＮとし、およびそれに対応して入力スイッチＳ1をＯＮとする異なる瞬間について、描かれている。この例およびその変更例を後に実験の章で用いて、予期される無損失スイッチング波形を実証する。図４７ｂに示される６つの異なる場合の各々が、ここで別々に説明される。
【０１８５】
（ケース１−３つの共振成分およびＣＢＳ出力スイッチ）
図４９ｂに示されるように、入力スイッチの電圧が共振放電を通してゼロに低減される。第１の共振電圧「ブースト」成分ｖr1（図５０ｃ）が電圧放電の殆どに責任があることに注意し、それは、たとえ他の２つの成分が削減されたとしても、２６５Ｖの電圧低減が達成されており、Ｖh＝１３５Ｖが得られているからである。
【０１８６】
したがって、ＶC＝５７５Ｖについて最大ハードスイッチング損の１８倍の低減が得られている。第１の共振成分Ｖr1が容易に増大できることにもまた注意する。「ブースト」インタバル（図５０ｃ）をｔb＝１２１ｎｓからｔb＝１８３ｎｓへと丁度５０％だけ増大することによって、第１の共振ブースト成分だけがＶr1＝４００Ｖとなり、残りの他の２つの共振成分の貢献がなくともゼロ電圧スイッチが得られている。
【０１８７】
更には、これは、実質的に他にペナルティ無く得られており、それは、ブースト・インタバルがスイッチング期間の合計と比べて短いからであり、したがって、実質的にブースト・インタバルを増大することによって、意図的にＩr1電流を増大させているにもかかわらず、これは、伝導損、ｒｍｓ電流および効率に無視できるだけの影響しか与えていない。この例において、全体のスイッチング期間と比べてブースト・インタバルは実際小さく、すなわち４，０００ｎｓのスイッチング期間と比べての１２１ｎｓまたは３％である。
【０１８８】
例えば、第３共振電圧成分ｖr3ではこのようなケースとはならない。補助キャパシタ・ピーク電流ＩNを増大することによって、変換器全体のｒｍｓ電流もまた実質的に増大され、それによって、損失低減の大きな部分を相殺している。それ故明らかに、この場合は、高い入力ＤＣ電圧について非常に有効であり、そこでは、この例における５７５Ｖのような大きな共振電圧放電が必要とされていて、そして、他の共振成分によって達成するのが不可能である。
【０１８９】
（ケース２−２つの共振成分およびＣＢＳ出力スイッチ）
この場合、ブースト・インタバルはゼロに低減され、そうして、第１の共振電圧成分ｖr1が低減される。これが起こるのは、出力スイッチがＯＮとされるときで、これと正確に同じ瞬間ｔ1に図５２ｂに示されるように相補入力スイッチがＯＦＦとされ、結果として、２つの残りの共振電圧成分のみを生じる。
ｖS1（ｔ）＝Ｖg＋ｖr2＋ｖr3      （４２）
【０１９０】
公式（３３）から結果として得られる最大共振電圧は、Ｖr＝１９９Ｖに等しい。そうして、式（３７）から、残りのハードスイッチング電圧は、瞬間ｔminで得られるＶh＝２０１Ｖである。唯一の作用が、正味２４Ｖのみの補足的な低減またはハードスイッチング電圧Ｖhの１０％未満の低減として、入力スイッチ電圧を２２５Ｖから２０１Ｖへと更に低下させることであったｖr3成分を、この場合の共振成分ｖr2がどのように支配するのかに注意する。第２共振電圧成分のその有効性は、「電圧オーバーヘッド」（ＶC−Ｖg）に依存し、それは続いて、負荷比Ｄに依存することに注意する。この依存を明らかに露呈するために、第３の共振電圧成分Ｖr3が無視できる影響しか与えていないと仮定し、それは、式（４２）における成分ｖr2のみが残るような下式の場合である。
ＩNＲ0＜＜（ＶC−Ｖg）      （４３）
その場合、入力スイッチＳ1の電圧をせいぜいＶgよりも下の値｜ＶC−Ｖg｜だけ低減することができる。そうして、負荷比Ｄ＝０．５に対してＶC＝２ＶgかつＶC−Ｖg＝Ｖgであり、共振放電は、入力スイッチのキャパシタ電圧をずっと低下させてゼロ・ボルトとし、図５３ａに示されるような完全な無損失スイッチングとすることができる。Ｓ1の最小電圧が得られるときに入力スイッチＳ1をＯＮとすることによって、丁度正しい瞬間にこれらの共振振動を「捕獲する」ことの重要性に注意する。その瞬間が逃されて、図５３ｂの波形に示されるようにＯＮとするのが遅れたならば、その電圧における振動は、電圧ｖS1を殆ど最初の値ＶCへと戻すことができ、それは、超低寄生抵抗によってほんのわずかしか減衰がもたらされないからである。明らかに、そのような電圧でＯＮとすることで、結果として、ハードスイッチングの場合と比べて殆ど損失の低減が無くなる。そうして、この共振インダクタンスの場合において、入力スイッチＳ1の正しい駆動のタイミングが最大限の利益を生じさせるのに重大である。
【０１９１】
Ｄ＝０．５よりも高い負荷比について、その方法が等しく有効であり、それは、共振の移行が常に、Ｄ＝０．７５についての電圧を図５３ｃに示されるようにゼロ・レベルへと低下させることが保証されているからである。この場合、ＶC−Ｖg＝３Ｖgであり、低減できている共振電圧の一部のみが、入力スイッチ電圧をゼロとするのに必要とされる。しかしながら、Ｄ＝０．５よりも低い負荷比に対して、無損失スイッチングは漸進的に効率がなくなってくる。例えば、Ｄ＝０．２５（図５３ｄ）については、ＶC＝１．３３Ｖg、ＶC−Ｖｇ＝０．３３Ｖgであって、結果として０．６６Ｖgという最低のハードスイッチング・レベルを生じていて、その時点で入力スイッチＳ1がＯＮとされなければならないので、それと関係するハードスイッチング損が受け入れられなければならない。それ故、無損失スイッチングは、負荷比Ｄ＝０．２５に対して、結果としてスイッチング損を４倍低減させる。
【０１９２】
もちろん、最大限の損失の比較を行うために、共振インダクタの過剰な損失ならびにそのための付加的なスペースを考慮しなければならない。しかしながら、これは、図５２ａの非絶縁の拡張例およびその派生例についてしか成り立たない。図６０の絶縁変換器およびその派生例において、共振インダクタＬrは既に絶縁変圧器構造それ自体の漏れインダクタンスとして組み込まれており、それは、この外部共振インダクタと同じ役割を果たす。
【０１９３】
Ｄ’からＤへの移行は、ＤＣ負荷電流から独立していることに注意し、それは、ｖr2成分が電圧差（ＶC−Ｖg）に依存していて、ＤＣ負荷電流に依存しないからである。同様に、ｖr1およびｖr3成分は、ブースト電流成分Ｉr1およびＡＣリプル成分ＩNに依存し、そうしてまた、ＤＣ負荷電流からは独立している。したがって、Ｄ’からＤへの移行の共振サブインタバルは、完全ＤＣ負荷電流かまたは無負荷電流かについて同じ継続期間を有し、それは、図２ｅにおけるようなＤＣ負荷電流に依存する従来技術のソフトスイッチング方法に優る明確な利点である。
【０１９４】
第２の共振電圧期間ｖr2は、特に高入力電圧の場合に非常に有効である。合計共振電圧低減のこの「余弦波」成分は、特性抵抗Ｒ0にも補助キャパシタＡＣリプル電流ＩNにも依存していなくて、電圧オーバーヘッド（ＶC−Ｖg）の関数に過ぎないことに注意する。図５３ａに示されるように、負荷比Ｄ＝０．５について、ゼロ電圧レベルへの完全な放電が、如何なる入力電圧Ｖgについても保証される。例えば、この入力電圧は、１０００Ｖ、２０００Ｖ等であり得るもので、ゼロ電圧への低減は、Ｒ0値に関係なく、それ故スイッチの如何なる共振／漏れインダクタンスおよび如何なる共振容量Ｃrについても、およびゼロのリプル電流を含む如何なる補助キャパシタＡＣリプル電流ＩNについても得られる。この第２の共振電圧成分ｖr2を活性化するのに必要なのは、出力スイッチおよび適切なスイッチング時間制御について能動ＣＢＳスイッチを用いることが全てであって、変換器の回路状態に応答して出力スイッチ・ボディ・ダイオードをＯＮとさせることではなく、この能動スイッチは、意図的にずっと早くＯＮとされる。最大限の効果のために、この出力スイッチは、相補入力スイッチがＯＦＦとされるのと同じ瞬間ｔ1にＯＮとされる。この第２の共振電圧成分ｖr2は、高入力ＤＣ電圧に非常に有効であって、また従来技術のソフトスイッチング方法には欠如しているものであることに注意する。
【０１９５】
丁度反対なのは、第３の共振電圧成分ｖr3についての場合であり、それは、以下でケース４について説明されるように、入力ＤＣ電圧が増大されるとき益々効果の無いものとなる。この第３の成分は、従来技術のソフトスイッチング方法に存在する唯一の共振成分であって、それによって、中乃至高入力ＤＣ電圧でそれらに効果の無いことが説明される。
【０１９６】
（ケース３−線形サブインタバルをもつ２つの共振成分）
出力スイッチＳ2をＯＮとするのが更に遅れて、相補入力スイッチが既に瞬間ｔ1でＯＦＦとされた後の瞬間ｔ12になると（図５４ｂ）、入力および出力スイッチ電圧双方が線形的に放電される付加的な線形放電インタバルが得られる。そして、出力スイッチが意図的にＯＮとされる瞬間ｔ12で、共振放電が開始される。なおも、式（４２）におけるような２つの共振電圧放電成分のみが存在する。しかしながら、第２成分の最大値はここでは実質的に小さく、それは、式（３３）において、電圧ＶCが、瞬間ｔ12で入力スイッチに存在する低減した電圧ｖ12と置き換えられるからである。例えば、ｖ12＝４９５Ｖについて第２の成分は、先の１７５Ｖの代わりにＶr2＝９５Ｖへと低減する。ここで、残りの共振成分は双方とも、結果として得られる電圧がＶr＝１３４Ｖであるように等しい影響を有しており、また、残りのハードスイッチング電圧はＶh＝２６６Ｖである。この場合が、中間入力ＤＣ電圧およびＤ＞０．５に対して最も適切である。第２共振電圧成分を作る線形サブインタバルが長ければ長いほど、それが完全に削減されて、線形サブインタバルが瞬間ｔ2にまで延び、結果としてケース４となるまで如何により有効で無くなるのかに注意する。
【０１９７】
（ケース４−唯一の共振成分およびＣＢＳ／ダイオード出力スイッチ）
先のケースにおけるように出力スイッチが時期尚早に意図的にＯＮとされず、図５５ｂに示されるように、それにかかる電圧がゼロに到達するとき、自然にまかせてＯＮとされる（それ故、図５５ａに示されるように、出力スイッチおよび相補出力スイッチには、単純なダイオード整流器で充分である）ならば、第３の共振電圧成分のみが下式のように残る。
ｖS1（ｔ）＝Ｖg＋ｖr3      （４４）
【０１９８】
この共振電圧成分は、共振放電を通して入力スイッチ電圧を低減するのに最も有効でない。前記例において、入力スイッチ電圧は、Ｖg未満のＶr3＝９５Ｖだけ低減できるに過ぎず、結果として、Ｖh＝３０５Ｖというハードスイッチング電圧を生じる。補助キャパシタＡＣリプル電流ＩNを増大することで、この成分の有効性が増大されるが、全体の損失および効率の低減を比例して増大させる。
【０１９９】
このリプル電流ＩNは、３つのインダクタ全てのＡＣリプル電流の和である。したがって、３つのインダクタ値のいずれかが低減すると、ＩNが増大する。入力および出力で低いＡＣリプル電流を保持するために、明らかに、中間インダクタの低減が好ましい。特にこれは、図６２ａおよび図６２ｂの絶縁バージョンについての場合であり、ここでこれは、絶縁変圧器の小さな磁化インダクタンスへと転換する。続いて、この結果、変圧器のサイズが小さなものとなる。図５５ｂにおいて点線で示されるのがケース４Ａであり、そこでは、元の電流ＩNが３倍増大される。入力スイッチ容量の放電がここで３倍速くなり、そして、共振によってこの容量の電圧が３倍大きく低減される。
【０２００】
しかしながら、補助キャパシタのリプル電流が４倍に増大されるならば、Ｖr＝３８０Ｖという電圧の低減が得られ、結果として、Ｖh＝２０Ｖのみを生じる。残念ながら、これはまた結果として、ＡＣリプル電流による伝導損を１６倍増大させ、それは実際、無損失スイッチングによるスイッチング損の低減によって得られる蓄えの大半を減少させてしまう。このケースは、明らかに、名目５０Ｖの入力ＤＣ電圧のような低乃至中入力電圧にとって適切である。代替案として、特性抵抗Ｒ0をまた増大させて、結果として、正味の共振電圧を比例して増大することもできる。しかしながら、これによって、漏れインダクタンスをずっと増大させることが必要となるために、実際にスイッチング損の相殺低減さえもがより高くなってしまう。例えば、前述のように共振電圧をＶr3＝３８０Ｖへと４倍に増大するのと整合して、特性抵抗Ｒ0を４倍増大することが必要とされ、そして、式（１６）から共振または漏れインダクタンスは１６倍増大されなければならず、結果として、高い漏れインダクタンスによる付加的な損失を生じている。更には、大きな外部共振インダクタが必要とされる。この特別な場合においては、図５５ａのダイオード整流器で充分であって、出力側では制御可能なスイッチが必要とされないということにも注意する。しかしながら、更に伝導損を低減するために、低い出力電圧ではダイオードはＣＢＳスイッチと置き換えられる。
【０２０１】
入力スイッチを横切る寄生キャパシタの共振放電に基づく前記無損失スイッチング方法の全てが、負荷比Ｄに依存することに注意する。以下の場合において、前述の共振放電成分のいずれをも使用することなく無損失スイッチングが達成される、この変換器について代替の無損失スイッチング方法が導入される。この新規な無損失スイッチング方法および回路の実現は、共振の無い無損失スイッチングとして指定される。
【０２０２】
（ケース５−ＶＢＳスイッチと低減されたスイッチング損）
出力スイッチが、図５６ａにおけるようにＶＢＳスイッチとして実現されるとき、出力ＶＢＳスイッチがＯＮとなるのが更に瞬間ｔ23まで遅延できて、結果として、図５６ｂの波形を生じる。どのように入力スイッチの電圧がインタバル全体の間線形に低下し続け、一方、出力スイッチの電圧が負にすらなるのかに注意し、それは、それらが、出力能動ＶＢＳスイッチと入力ＣＢＳスイッチの双方が同時にＯＮとされる瞬間ｔ23で突然ゼロに低減されるまで続く。明らかに、入力および出力スイッチ双方が、幾分かのハードスイッチング損を被る。如何にして以前の共振放電が決して起こらなかったのかに注意するが、それは、出力スイッチをＯＮとする際に入力スイッチもまたＯＮとされたからである。ＣS2＝Ｃrのとき、ハードスイッチング電圧がＶg／２である瞬間ｔ23で合計スイッチング損が最小である。
【０２０３】
（ケース６−ＶＢＳスイッチと無損失スイッチング）
入力スイッチＳ1にかかる電圧が、更に遅延した後、ゼロに到達する瞬間ｔ3で図５７ａの出力ＶＢＳスイッチＳ2がＯＮとされるとき、入力スイッチのゼロ電圧スイッチングが得られる。ここで、出力スイッチはＶgレベルでハードスイッチングされることに注意する。より詳細な分析を行うと、この非絶縁の場合でさえ合計スイッチング損の実質的な低減が達成されることが示される。しかしながら、この方法の真の有効性は、後の章に示される絶縁ステップダウン変換器において充分に実現される。
【０２０４】
（ＶＢＳスイッチのための完全なＤ’からＤへの移行）
ブースト、線形および共振インタバルに加えて、ＣＢＳスイッチ実現のための完全な移行インタバルもまた電流−反転サブインタバルを有する。前述のケース５および６に示されるように、ここで、共振サブインタバルは線形放電サブインタバルと置き換えられ、それに再度、電流−反転サブインタバルおよび出力スイッチの安定状態サブインタバルにおける電圧／電流振動が続く。線形サブインタバル、電流−反転サブインタバルおよび安定状態振動インタバルｔeの等価回路モデルが、図５８ａ乃至図５８ｃにそれぞれ示されており、一方、対応する波形が図５８ｄに示されている。
【０２０５】
（線形放電サブインタバル）
このＤ’からＤへの移行は、相補入力スイッチをＯＦＦとすることによって開始される。図４８ｂを参照して丁度先に説明されたように、入力スイッチの容量を放電する正味の電流は、入力キャパシタ電流が、図５８ａにおけるように、および図５８ｄの入力キャパシタ電流波形に示されるようにｉC1＝ｉ1（ｔ）＋ＩNであるという事実にもかかわらず、補助キャパシタＡＣリプル電流ＩNである。この容量がゼロに放電されるとき入力スイッチがＯＮとされ、この線形放電サブインタバルｔdが完了する。
【０２０６】
（電流−反転サブインタバル）
共振インダクタの存在によって、入力キャパシタの電流が、キャパシタを充電するその安定状態の値ｉ1から、それに続くＤＴSの安定状態インタバルにおいて同じキャパシタを放電する大きさｉmの負の電流へと突然に変化するのが防止される。図５８ｂの等価回路は、３つのスイッチをＯＮとするもので（入力および出力スイッチならびに相補出力スイッチ）、その結果、入力スイッチキャパシタ電流ｉC1が、正のレベルｉ1＋ＩNから図５８ｄに示されるようなサブインタバルｔdの間の負のｉmへと線形に変化する。一旦電流−ｉmが達成されると、相補出力スイッチにおける電流がゼロとなり、そのスイッチをＯＦＦとし、そうしてＤ’からＤへの移行が完了される。
【０２０７】
（移行インタバルの完了の後の振動）
前述の通り、図５８ｃの等価回路は、相補出力スイッチの寄生容量および共振インダクタにより、共振出力スイッチの電圧の初期値、すなわちゼロ（それがＯＦＦとされる前の瞬間）と、安定状態の要件によって決定されるようなＶgに等しい最後の値との差によって引き起こされる、安定状態ＤＴSインタバルの始めの振動をモデル化する。前述のような外部Ｒ−Ｃ緩衝器ネットワークを用いて、これらの振動を減衰することができる。
【０２０８】
（絶縁ＤＣ−ＤＣ変換器）
（一次側対二次側ハードスイッチング）
（ケースＩ−ＶＢＳスイッチ）
図５７ａの中間インダクタＬmを、ステップダウン巻数比ｎの絶縁変圧器と置き換えて、図５９ａの変換器モデルが得られ、そこでは、共振インダクタＬrの役割が絶縁変圧器の漏れインダクタンスによって果たされている。如何にして、出力ＶＢＳにかかる遮断電圧もまた図５９ｂに示されるのと同じ巻数比ｎによって縮小されて、瞬間ｔ3で下式によって与えられるＶNEGとなっているのかに注意し、ここで、ＶNEGという名称が用いられるのは、この電圧が負の極性であるからである。
ＶNEG＝−Ｖg／ｎ      （４５）
例えば、ｎ＝５については、出力スイッチにかかる電圧ＶNEGが、図５７ｂのそれから５という係数によって縮小されて、結果として、ｎ＝１という巻数比と比較して、図５９ｂのとおり電圧を５倍低減し、およびハードスイッチング損を２５倍低減する。そうして、ステップダウン比が高ければ高いほど出力スイッチの残りのハードスイッチング損が低くなる。
【０２０９】
オフライン・スイッチング電力供給のような、実際の殆どのアプリケーションにおいて、ＡＣ入力電圧がまず整流され、結果として、４００Ｖという高い名目ＤＣ電圧を生じ、そして、ｎ＝２７のような高いステップダウン巻数比の絶縁変圧器を備えるスイッチング変換器を用いることによって、この高入力ＤＣ電圧が５ＶＤＣ以下の電圧に低減される。以下の分析によって、低電圧で最大限にハードスイッチングされるときでさえ無視できるだけのスイッチング損にしか寄与していない、二次側の低電圧装置と比べて、一次側の高電圧装置が、ずっと大きく殆どのスイッチング損に寄与していることが明らかとなる。これによって、図５７ａの本発明の非絶縁の拡張例、および図５９ａのその絶縁ステップダウンの等価物に最初に導入される、この新しいタイプの無損失スイッチングに最初の動機が与えられる。以下の実用例には、ハードスイッチングを二次側に移動させる利点が示されている。この比較を容易とするために、図５９ａの絶縁変換器が選択されて、測定および波形の表出のために、後で実験の章において用いられる以下の値が備えられ、すなわち、Ｖg＝４５０Ｖ、ｎ＝２７、Ｖ2＝５Ｖスイッチング周波数ｆS＝２００ｋＨｚおよび先の数値例と同じその他の数量とされる。
【０２１０】
ここで、高電圧一次側スイッチのハードスイッチングによる電力損と、図５９ａの絶縁変換器の低電圧二次側スイッチのハードスイッチングの電力損とを、２００ｋＨｚという同じスイッチング周波数で比較するのが有益である。実験の章において記述されるオフライン・スイッチング供給についての典型的なデータがここで用いられる。入力スイッチＳ1はＶC＝７５０Ｖで動作し、ＣP＝２３７ｐＦを有し、それによって、２００ｋＨｚというスイッチング周波数で、１００Ｗという変換器出力についてＰS1＝１３．３Ｗというかなり高いハードスイッチング損がもたらされる。この損失は、図５９ａの絶縁変換器で削減され、そして、出力スイッチＳ2のハードスイッチング損と置き換えられる。
【０２１１】
しかしながら、図５７ａの変換器における電圧の大きさＶgでの出力スイッチＳ2の「ハードスイッチング」は、ＶNEG＝−１６．７Ｖとして式（４５）から計算されるずっと低い電圧レベルでの、図５９ａの絶縁変換器における出力スイッチＳ2の「ハードスイッチング」と置き換えられることに注意する。出力スイッチＳ2にかかる電圧の後縁での、この負の特性電圧ピークが、測定波形においてもまた特色付けられるＶNEG＝−１６．７Ｖで、入力ＤＣ電圧が４５０Ｖのオフライン変換器の実験プロトタイプで測定される図１０４ａの波形で確認される。図５９ａの絶縁変換器における出力スイッチの遮断電圧もまた比例して低減され、ここで、実験プロトタイプにおける３０Ｖの装置のような、低電圧定格スイッチが用いられるものとなることにも注意する。このスイッチはまた、比例して増大する電流能力を有するので、それはまた、結果として、寄生容量ＣS2を増大させる。実験プロトタイプにおいて用いられる典型的なケースにおいて、図５９ａの低電圧出力スイッチＳ2は、入力スイッチＳ1よりも１２倍を超えて大きい寄生容量、すなわちＣS2＝２９５０ｐＦを有する。しかしながら、そのハードスイッチング電圧はＶNEG＝−１６．７Ｖにしか過ぎず、それ故、一次側のハードスイッチング電圧より２７倍小さい（絶縁変圧器巻数比ｎと同じ）。加えて、スイッチング損が遮断電圧に二次的に依存するために、この結果、図５９ａの絶縁変換器においては出力スイッチの極めて小さなハードスイッチング損しか生じず、それは、入力スイッチのスイッチング損を１６６倍低減するためには、一次側の入力スイッチでＰ2＝０．０８２Ｗまたは最大ハードスイッチング損の０．６％であると計算されるものである。
【０２１２】
更に重要なことには、この１００Ｗの変換器の例について、それらによって０．０８％の効率損しかもたらされない。そうして、結果として、実際の低電圧装置のハードスイッチング損は無視できるものであり、スイッチング損の主なソースは、一次側の高電圧スイッチング装置のハードスイッチング損にある。したがって、図５９ａを参照して、高ステップダウン変換器における入力スイッチＳ1および相補入力スイッチＳ’1のスイッチング損は、断然最も重大であって、無損失スイッチング方法を使用することによって低減され、または削減される必要があり、一方、出力低電圧スイッチＳ2およびＳ’2のスイッチング損は、実際には無視できるものである。これが正に、ハードスイッチング損を一次側から二次側に移動することによる、本発明の絶縁変換器に適用されるこの新規な無損失スイッチング方法において達成されるものである。
【０２１３】
図５９ａにおける絶縁変換器の電圧２方向スイッチの役割は正に、どのハードスイッチングをも一次側高電圧スイッチから二次側低電圧スイッチへと移動させることであり、そして、入力一次側の高電圧スイッチの無損失スイッチングを可能とし、そしてそれによって、スイッチング損の大半を削減する過程にある。
【０２１４】
従来技術のソフトスイッチング方法か前述の新規な共振方法かと比較しての、この新しい無損失スイッチング方法の別の明らかな利点は、そのような性能が動作範囲全体を通して、すなわち、如何なる入力ＤＣ電圧Ｖgについても、および如何なる動作負荷比Ｄについても維持されることである。入力スイッチは、常にゼロ電圧でゼロのスイッチング損をもってＯＮとなり、そして出力スイッチのみは、式（４５）によって与えられる電圧でＯＮとなる。この電圧はＶgに依存するが、上に示されるとおり損失は本当に無視できるもので、この無損失スイッチング方法を如何なる動作点についても等しく有効なものとしている。
【０２１５】
これは、以下に示されるＣＢＳスイッチを実現する場合には当てはまっておらず、それは、入力スイッチ電圧を低減するのに共振に依存し、それ故、動作点に依存するものである。変圧器漏れインダクタンス、特性抵抗Ｒ0またはいずれかの共振成分を追加することに依存せずに高電圧入力スイッチの完全な無損失スイッチングを得るために、最終的にはスイッチング装置の適切なタイミングのみが必要とされる。これは、以下に示されるＣＢＳスイッチを実現する場合には当てはまらない。
【０２１６】
（ケースＩＩ−共振インダクタを備えるＣＢＳスイッチ）
ＣＢＳスイッチが、図６０ａの変換器におけるように実現されるとき、絶縁の拡張例は、出力スイッチのハードスイッチング損を低減するのに同じ効果を有する。ここで、先の非絶縁のケース２のみが記述されているが、結果は、その他全ての共振の場合に等しく利用できる。再度、出力スイッチのハードスイッチング電圧が、絶縁変圧器の巻数比ｎだけ低減されて、結果として、図６０ｂに示されるように電圧（ＶC−Ｖg）／ｎを生じ、そしてそれ故、出力スイッチのスイッチング損を無視できる。
【０２１７】
（ケースＩＩＩ−ブーストおよび共振サブインタバルのみにおいて用いられるＣＢＳスイッチ）
以下の例では、前述の無損失スイッチング方法の組み合わせを、いくつかの実際のアプリケーションにおいて如何にして有用に用いることができるのかを示すことが意図されている。遠隔通信の４８Ｖの出力電圧整流器においては、特に高電流および電力レベルで、出力整流器ダイオードが、より低い伝導損およびより低い費用のためにＭＯＳＦＥＴスイッチよりも実際は好まれるであろう。
【０２１８】
他方、三相商用ＡＣ電圧の場合、整流されたＡＣラインは結果として８００Ｖの入力ＤＣ電圧を生じ、続いてそのために、一次側の高電圧定格スイッチング装置によって相対的に大きなスイッチング損が生成されてしまう。図６１ａの回路構成および、図６１ｂにおけるような補助ＭＯＳＦＥＴ出力スイッチの特定のスイッチング時間制御駆動によって、出力ダイオード整流器の低スイッチング損および低伝導損の双方がもたらされる。出力スイッチは、最高電力について定格のパワー・ダイオードおよび並列の「補助」低パワー、低電流定格ＭＯＳＦＥＴスイッチで実現されることに注意する。そして、ブーストおよび共振サブインタバルの間電流を導通させるためだけに、「補助」ＭＯＳＦＥＴスイッチ（図６１ａの細線で示される）が用いられ、一方、図６１ｂにおける電流波形ｉS2によって示されるように、瞬間ｔ2で変換器回路によって自然にＯＮとされるとき、パワー・ダイオードが導通を引き継いでいる。そのすぐ後の時刻ｔminに入力スイッチがゼロ電圧でＯＮとされ、かつ同時に出力「補助」ＭＯＳＦＥＴがＯＦＦとされる。その瞬間から先は、出力ダイオード整流器ＣＲ2がＤＣ負荷電流の導通を引き継ぐ。
【０２１９】
先の共振方法のいずれでも実現することができる。遠隔通信整流器におけるように高い入力ＤＣ電圧について、共振放電が後に続くブースト・サブインタバルをもつ上記ケース（図４７ｂのケース１と同じ）は、Ｄ’からＤへの移行の間、入力スイッチの、さもなければ支配的であったスイッチング損を削減するのに最も有効であろう。この例によってもまた、相補出力スイッチの重大ではない駆動タイミングが指摘されており、それは、先の場合と同様この場合においても単なる受動ダイオード整流器スイッチに過ぎず、独立して制御される能動ＭＯＳＦＥＴスイッチではない。
【０２２０】
（ケースＩＶ−絶縁変圧器の磁化インダクタンスでの共振）
これは、図６２ａにおけるような、出力スイッチおよび相補出力スイッチにダイオード整流器のみが用いられる別のケースである。加えて、絶縁変圧器は、小さな磁化インダクタンスをもつように設計されており、結果として、磁化インダクタンスの、対応して大きなリプル電流および大きなＩNを生じる。続いてこれによって、大きな放電の比ＩN／Ｃrがもたらされ、入力スイッチの電圧放電は、ゼロ・ボルトへの完全な放電まで実際ずっと線形的であるように思われる。現実には、ケース４Ａにおけるようになおも共振は起こっているが、図６２ｂにおける線形に近いｖS1が得られるように共振の振る舞いをマスクするような非常に大きな傾斜をもつ。
【０２２１】
（ケースＶ−出力スイッチの大きな容量の効果）
前述のケースは全て、式（１４）で定義されるように一次側に反映される出力スイッチ容量が、入力スイッチの共振容量Ｃrと比べて無視できるという仮定（１５）に基づくものである。これは実際、高変圧器ステップダウン巻数比についての場合である。Ｖg＝４００Ｖである上記例において、出力スイッチ容量ＣS2＝２，９５０ｐＦが一次側に反映されるときＣS2p＝４ｐＦとなる。続いてこれは、実際の入力スイッチの共振容量Ｃr＝２３７ｐＦと比べられるとき、事実上無視できる。それ故、仮定（１５）は、ほとんどの実際の場合において、絶縁変圧器の相対的に大きなステップダウン巻数比で充分に正当なものとされる。
【０２２２】
しかしながら、絶縁変圧器のステップダウン巻数比が大きくなくなって１に近づくとき、そのようなスケーリングはもはや適用できない。実際、１：１の巻数比については、出力スイッチ電圧遮断要件が入力スイッチと同様であって、反映された容量
0003665054.tif 000006
となり、式（１５）が満足されないように、比較可能な寄生容量を結果として生じている。最終的な結果は、出力スイッチ容量が入力および出力スイッチ双方にかかる波形を変化させるというものである。ここでこの効果は、唯一の共振電流成分ｉr3の存在するＣＢＳスイッチ／ダイオード整流器を備える先の特別なケース４について検査される。その場合、出力ダイオード整流器スイッチは、変換器回路によって強制的にＯＮとされ、入力スイッチおよび相補入力スイッチの駆動タイミングのみが問題となる。
【０２２３】
このケースについての等価回路が、図６３ａに示されている。図６３ｂに点線でプロットされおよび番号１の付けられている波形が、ＣS2が無視できる場合に対応する。その場合、入力スイッチ寄生容量および出力スイッチ寄生容量の双方が、出力スイッチ電圧がｔ2でゼロに低減されるまで線形に放電し、そして、出力スイッチ・ダイオードがＯＮとされる。続いて、共振放電が開始し、入力スイッチ電圧を４０Ｖの合計共振電圧放電についてｔm1でゼロへと低下させ、それは、この場合においてＶg＝４０Ｖであるからである。しかしながら、大きなキャパシタＣS2は、図６３ｂに番号２の付けられている点線の波形で示されているように放電を引き延ばしており、結果として、ｒＩNＲ0という入力スイッチの共振電圧放電を低減しており、そして、Ｖg−ｒＩNＲ0によって与えられる残りのハードスイッチング電圧をもたらしており、ここで、低減比ｒは、式（４９）から得られている。図６３ａのモデルから、容量ＣS2が増大するには更なる電流を必要とし、続いてそれは、入力スイッチ電圧をゼロにするために新しい値ＩNNへと補助キャパシタＡＣリプル電流を増大して補償しなければならない。その場合、入力スイッチのゼロ電圧への低減が取り戻され、そして、図６３ｂにおいて太線で指示され番号３の付けられている波形が得られる。
【０２２４】
この場合に存在する唯一の共振電圧成分ｖr4＝−Ｖr4ｓｉｎωｔが低減係数ｒで低減され、それは、無次元の係数αおよびβに依存し、ここで下式が得られる。
Ｖr4＝ｒＶr3＝ｒＩNＲ0      （４６）
α＝ＣS2／Ｃr      （４７）
β＝（ＶC−Ｖg）／（ＩNＲ0）      （４８）
ｒ＝ｆ1（α，β）      （４９）
【０２２５】
関数従属性ｆ1（α，β）は、図６４ａのグラフに示されており、過度の出力スイッチ容量のために、どれだけ無損失スイッチングが劣化されるのかを査定するのに有用である。しかしながら、設計の目的で重要な係数は、下式で定義される電流増幅係数δであり、ここで、ＩNNはゼロ電圧スイッチングを達成するのに必要とされる補助キャパシタＡＣリプル電流の新しいピークであり、図６３ｂの波形において番号３の付けられた太線で示されている。
δ＝ＩNN／ＩN＝ｆ2（α，β）      （５０）
【０２２６】
前述の無損失スイッチング方法が、以下の数値例で、図６３ａの回路から得られる分析モデルに基づいてプロットされる図６４ａおよび図６４ｂの２つのグラフの助けで例示されている。
ＶC＝７２Ｖ、  Ｖg＝４０Ｖ、  Ｒ0＝４０Ω、  ＩN＝１Ａ、  Ｌr＝０．７５μＨ、  ＣS2＝Ｃr＝０．４７ｎＦ      （５１）
そうして、式（４７）および式（４８）から、α＝１およびβ＝０．８が計算される。それ故、図６４ａのグラフから、図６３ｂに波形２で示されるような低減比ｒ＝０．３１が得られる。
【０２２７】
電流増幅係数δが、図６４ｂのグラフから得られ、それは、前述の選択（α＝１およびβ＝０．８）についてδ＝１．６４およびＩNN＝１．６４Ａを導き出す。それ故、補助キャパシタＡＣリプル電流の６４％の増大が、そのような大きな出力キャパシタを補償するのに必要とされる。
【０２２８】
ＣS2が無視できる先のケースの顕著な特長がなおも保持されていることに注意し、すなわち、入力スイッチおよび出力スイッチの双方が、大きな出力容量ＣS2にもかかわらず、このＤ’からＤへの移行の間ゼロ電圧でＯＮとされる。もちろん、分析モデルはより複雑であり、そして得られる時間領域波形ももっと入り組んでいる。実際、後のＤからＤ’への移行の分析によって、相補入力スイッチおよび相補出力スイッチ（ダイオード整流器）もまたその移行の間ゼロ電圧でＯＮとされることも明らかになる。それ故、４つの半導体スイッチ全てが、大きな出力スイッチ容量が考慮されているときでさえ、この特別な場合においてゼロ電圧でＯＮとされる。そうして、補助キャパシタ・ピークリプル電流をＩNNへと適当に増大させ、または対応してＲ0を増大させることによって、ゼロ電圧スイッチングが保持される。
【０２２９】
（ＤからＤ’への移行の間の無損失スイッチング）
通常この移行によって自然に無損失スイッチングがもたらされるが、これが実際のケースであることを実証し、ならびにまた数多くの異なるケースのことを考慮して、それらの相対的な利点を理解することが重要である。以下の全てのケースについて、入力スイッチの電圧と相補入力スイッチの電圧との間の次の基本的な関係が、安定状態の間だけではなく、移行インタバルの間もまた成立する。
ｖS1（ｔ）＋ｖS'1（ｔ）＝ＶC      （５２）
【０２３０】
このＤからＤ’への移行インタバルの間、無損失スイッチングの目標は相補入力スイッチｖS'1の電圧をＶCレベルからゼロへと低減することである。式（５２）から、入力スイッチの電圧は、相補入力スイッチの電圧の相補に過ぎず、そしてゼロ電圧からＶC電圧レベルへと増大される。実際これによって、相補入力スイッチの寄生容量に最初に蓄積されるエネルギーの移行が、この移行インタバルの間の消散しない無損失スイッチング方法で入力スイッチの寄生キャパシタへと反映される。
【０２３１】
（共振インダクタの無い非絶縁ＤＣ−ＤＣ変換器）
出力スイッチについてダイオード整流器で実現される図４６ａの非絶縁変換器が、第１のケースとして選択されるが、それは、この移行において、２つの出力ダイオード・スイッチが、結果として、ケースＥ（図４６ｂ）のＤ’からＤへの移行について前述されるような停止状態にならないことを実証するためのものであって、そこでは、双方の出力ダイオードが導通して、結果として停止状態を、その状態が入力スイッチをＯＮとすることによって中断されるまで生じる。
【０２３２】
（ケースＡ−ダイオード整流器スイッチ）
入力スイッチをＯＦＦとすることでＤからＤ’への移行が開始し、それは結果として、図６５ａの等価回路モデルとなる。ダイオード相補出力スイッチＳ’2はＯＦＦであり、そうして細線で示されており、一方ダイオード出力スイッチＳ2は、ＯＮであり、そうして太線で示されていることに注意する。相補入力スイッチの寄生容量および相補出力スイッチの寄生容量は、相補出力スイッチの電圧がゼロに到達するまで図６５ｃに示されるのと同じ速度で放電しており、その瞬間、第２のサブインタバルがｔ2で開始する。理想ダイオードを仮定するならば、瞬間ｔ2で相補出力スイッチ・ダイオードはＯＮとなり、一方同時に出力スイッチ・ダイオードはＯＦＦとなって、結果として図６５ｂの等価回路となる。電流源（ｉ1＋ｉm）は、以前と同じ方向を維持するが、大きさはＩPへと低減される。この結果、相補入力スイッチの放電の速度は以前よりも低くなるが、しかしそれにも関わらず、完全な放電まで平滑に続き、その瞬間、この相補入力スイッチを、ゼロ電圧でかつゼロのスイッチング損をもってＯＮとすることができる。相補出力ダイオード・スイッチもまた、ゼロ電圧でゼロのスイッチング損をもって先に自動的にＯＮとされていたことにも注意する。
【０２３３】
Ｄ’からＤへの移行と違って、この移行は、ＤＣ負荷電流に依存しており、それは第１の線形サブインタバルがピーク入力スイッチ電流（ｉ1＋ｉm）に依存しており、そうして相対的にかなり短いからである。しかしながら、第２のサブインタバルは、小さな補助キャパシタ・ピークＡＣリプル電流ＩPのみに依存しており、相対的にかなり長いものである。したがってこの移行は、全体としてＤ’からＤへの移行よりもほんの少しだけ短い。
【０２３４】
（ケースＢ−ＣＢＳ出力スイッチ）
出力スイッチがＣＢＳスイッチと置き換えられるとき、出力スイッチは、そのボディ・ダイオードが瞬間ｔ2で導通するのを止めるのと同時にかまたはそれ以前かにＯＦＦとされるならば、ケースＡにおけるような理想的な振る舞いが得られる。そのＣＢＳ出力スイッチをＯＦＦとするのが瞬間ｔ2を超えて遅延されるならば、それによって、Ｄ’からＤへの移行において既に観察されたように、入力スイッチのＶgレベルまたは相補入力スイッチの（ＶC−Ｖg）レベルで同じ停止状態が課せられることに注意する。しかしながら、出力スイッチをＯＦＦとするとき、完全に放電されるまで、相補入力スイッチの寄生容量の平滑な放電が同じ速度で続く。明らかに、そのように出力スイッチをＯＦＦとするのが遅延されるのは浪費であって、この移行インタバルを引き延ばすものに過ぎず、そうして適切なスイッチング時間制御によって容易に削減される。
【０２３５】
（ケースＣ−ＶＢＳ出力スイッチおよび非対称無損失スイッチング）
出力スイッチがＶＢＳスイッチと置き換えられるとき、図６５ｃにおいてまた同じ移行波形が観察される。明らかに、この無損失スイッチングの移行を可能とするのにＶＢＳスイッチが必要とされるものではない。しかしながら、それがＤ’からＤへの移行に効果的に用いられているので、ここで、このことによって、ＶＢＳスイッチを用いて双方の移行に適切なタイミング制御をうまく提供することができるということが確認される。出力スイッチの電圧は、ＤからＤ’への移行の間正であるが、Ｄ’からＤへの移行の間、それは負である。したがって、この無損失スイッチングのケースは、そのような非対称電圧波形によって非対称無損失スイッチングと称される。この名称の別の理由は、ＶＢＳスイッチによって、次に示されるような入出力スイッチの対称的な電圧波形をもつ更に別の無損失スイッチングのケースが可能となることである。
【０２３６】
（ケースＤ−ＶＢＳ出力スイッチおよび対称的な無損失スイッチ）
ＶＢＳ出力スイッチが、それにかかる電圧の正および負の極性の双方を遮断できるという事実によって、無損失スイッチングの機会が更に別に与えられる。出力スイッチをダイオードで実現する場合において、図６５ａのこのダイオードは、それにかかる電圧を、ＤからＤ’への移行の最初のサブインタバルの間ゼロにクランプしておく。ＶＢＳ出力スイッチを実現すると、出力スイッチは瞬間ｔ0でまずＯＦＦとされ、結果として図６６ａの回路モデルとなる。このモデルから、出力インダクタ電流ｉ2は、相補出力スイッチの容量を線形に放電し、そして図６６ｃの波形に示されるように、出力スイッチの容量を負の極性へと同じ速度で線形に充電する（これが、ＶＢＳスイッチが必要とされた第１の理由である！）。
【０２３７】
相補出力スイッチＳ’2の電圧が瞬間ｔ1でゼロとなる（Ｓ’2がＯＮとされる）とき、出力スイッチＳ2の電圧が（−Ｖg）となる。その瞬間入力スイッチＳ1がＯＦＦとされて、結果として第２の線形移行サブインタバルについて有効な図６６ｂの等価回路モデルとなる。ここで、相補入力スイッチの寄生容量は、相補入力スイッチがゼロ電圧でＯＮとされる瞬間ｔ3で完全に放電されるまで、速度［ＩP／（Ｃe＋ＣS2）］で線形に放電される。同時に、出力スイッチの寄生容量は、負の電圧レベル（−Ｖg）から、またも瞬間ｔ3で到達される正の電圧レベル（ＶC−Ｖg）へと同じ速度で充電されている。
【０２３８】
ある暫定時ｔ2で、出力スイッチにかかる電圧がゼロであって、その後極性を変える。しかしながら、電圧２方向スイッチであるＶＢＳ出力スイッチは、双方の極性の電圧を遮断し、スイッチを解放し続けることが可能である。再度、この移行の結果、相補入力スイッチならびに相補出力スイッチの双方についてゼロ電圧スイッチング（ＺＶＳ）が生じる。
【０２３９】
第１のサブインタバルが極めて短いことに注意するが、それは、ＤＣ負荷電流が高く、出力スイッチの寄生容量が入力スイッチのものと比べて小さく、結果として非常に急峻な放電速度を生じるからである。他方、第２のサブインタバルの上昇する傾斜は、ｔcサブインタバルについての対応するＤ’からＤへの移行の下降する傾斜と対称的である。それ故、出力スイッチにかかる電圧波形の顕著な特長は、それが対称的であって、この場合について対称的な無損失スイッチングを指示することになるというものである。入力スイッチの電圧もまた、双方の移行（ＤからＤ’への移行およびＤ’からＤへの移行）について等しい移行時間で完全に対称的であることにも注意する。したがって、対称的な無損失スイッチングの別の特長は、それがＤＣ負荷電流から独立しているということである。双方の移行端の、対称的であるが緩やかな上昇および下降傾斜には、後の実験の章に提示される実験用プロトタイプにおける非常に平滑でノイズの無い移行端で確認されるように、ＥＭＩノイズを低減する上で明確な利点がある。
【０２４０】
更には、相補入力スイッチおよび相補出力スイッチは、いかなる入力電圧ＶgについてもＤからＤ’への移行の間ゼロ・ボルトでスイッチングされ、そうしていかなる動作負荷比Ｄについてもゼロ電圧スイッチングが達成される。Ｄ’からＤへの移行について、ずっと低減された損失と組み合わされることで、この無損失スイッチング方法は、入力電圧範囲が広くおよびＤＣ負荷電流が広く変化するアプリケーションにとって特に適切なものとなる。
【０２４１】
（共振インダクタを備える非絶縁ＤＣ−ＤＣ変換器）
図４７ａの共振インダクタＬrを備える非絶縁変換器が選択され、そこで、出力スイッチは再度、ＣＢＳスイッチ、ダイオードまたはＶＢＳスイッチのいずれかとして実現できる。
【０２４２】
（ケース１−ＣＢＳ／ダイオード／ＶＢＳ出力スイッチ）
出力スイッチＳ2は、移行インタバルの間ずっと閉ざされる。移行は入力スイッチをＯＦＦとすることによって開始され、結果として図６７ａにおけるような第１のサブインタバルについての等価回路が得られる。そうして、電流の差（ｉ1−ｉr）によって相補入力スイッチの寄生キャパシタが放電されている。初期値ｉr（０）＝−ｉmであり、そうして最初は容量ＣS'2に電流が流れていない。しかしながら、入力スイッチの電圧が上昇するにつれ、共振インダクタの電圧ｖrもそうなって、結果として共振電流ｉrを低減する。続いてこの結果、相補出力スイッチの寄生キャパシタに正味の放電電流が生じる。図６７ｃの波形に示されるように、このキャパシタは結局、ｔ2でゼロに放電し、それぞれのダイオード・スイッチを強制的にＯＮとし、またはＣＢＳスイッチの場合には、そのボディ・ダイオードがＯＮとなるときそのスイッチをＯＮとする。これによって、図６７ｂの等価回路が導かれる。
【０２４３】
こうして、電流（ｉ1−ｉr）は、相補入力スイッチの寄生容量を更にずっと放電し続けてｔ3でゼロとし、その瞬間、このスイッチはゼロ電圧でＯＮとされる。出力スイッチは、双方のインタバルの間中閉ざされており、その動作にはいかようにも影響を及ぼさなかったことに注意する。そうして、出力スイッチは、ダイオード、ＣＢＳまたはＶＢＳスイッチのいずれかとして実現することができ、その結果、同一の波形が得られる。
【０２４４】
図６７ｃの２つのサブインタバルｔbおよびｔcには、前述の通り、図９０を参照しての詳細な説明に示される入力キャパシタ電流波形に見られるような電流−反転サブインタバルｔdが続けられる。しかしながら、先の場合と違って、電流−反転は、図９０に示されるように双方の移行ｔcおよびｔdの間中起こっている。最後に、図９０の安定状態インタバルｔeにおいて前述と同じ振動が観察される。
【０２４５】
（スイッチング時間対移行インタバル）
これまで考えられた全てのケースにおいて、全てのスイッチは、自然な、固有の小さな寄生容量がそれらに備わって用いられており、外部に付加されるキャパシタはスイッチと並列に配置されていた。アプリケーションによっては、図６８ａに示されるように、入力スイッチか相補入力スイッチかのいずれかと並列に付加される共振キャパシタＣraを置くことが実際に望ましいものもある。そのように加えられる外部キャパシタが無ければ、大きな出力ＤＣ負荷電流かスイッチの非常に小さな固有の寄生容量かのいずれか、または双方によって作り出される大きな傾斜（ｉ1＋ｉm）／Ｃrのために、点線で図６８ｂの波形によって示されるように、ＤからＤ’への移行インタバルは非常に短い。これが、ＤからＤ’への移行がＤＣ負荷電流に依存しているという事実から直接得られる結果である。その場合、移行インタバルは、入力スイッチＳ1の本来のＯＦＦとするスピード能力に匹敵するものとなる。続いてこれによって、部分的にＯＦＦとされた入力スイッチが、ＤからＤ’への移行の間幾分かのスイッチング損を生成してしまう。加えられる共振キャパシタＣraが、図６８ｂの太線の波形で示されるようにＤからＤ’への移行を遅くすることによってこれらの損失を低減し、一方、減衰の傾斜は実質的に（ｉ1＋ｉm）／Ｃraへと減衰され、ここで、Ｃraは典型的にはＣrよりも数倍大きい。電圧減衰の速度を低下することは、伝導されて放射されるＥＭＩノイズを低減するのに付加的な肯定の効果を有する。
【０２４６】
（絶縁ＤＣ−ＤＣ変換器−ケースＩ）
絶縁ＤＣ−ＤＣ変換器において、共振インダクタの役割は、図５９ａおよび図６０ａに示されるように絶縁変圧器の漏れインダクタンスＬrによって果たされる。Ｄ’からＤへの移行のケースＩおよびＩＩにおいては、前述のように電圧をスケーリングすることを除いて、ＤからＤ’への移行は、共振インダクタを備える非絶縁変換器についての前述のケースＩにおけるのと同じ振る舞いに従う。更には、それは、出力スイッチについての３つ全て、すなわちＣＢＳ／ダイオード／ＶＢＳスイッチを実現するのに等しく適用される。
【０２４７】
（詳細な無損失スイッチング動作）
前述の分析によって、新規な無損失スイッチングの様々な可能性のあらましが提供され、まず、達成するのが困難なＤ’からＤへの移行を個別に分析し、続いて、ＤからＤ’への移行を分析することによって、それらの相対的な利点の、質的ならびに量的な双方の評価が与えられる。これによってまた、明らかに、出力スイッチを実現したもの、すなわちＣＢＳスイッチ・ダイオードまたはＶＢＳスイッチに基づいて、３つの新規な無損失スイッチング変換器グループが個別に露呈された。ダイオードは、ＣＢＳスイッチの非常に特別な場合を表すので、それは、ここで、これらのＣＢＳの場合と組み合わされて１つのグループとなる。そうして、回路動作および、ＤからＤ’への移行とＤ’からＤへの移行との双方の顕著な波形の詳細な説明が、２つの大きな無損失スイッチングのカテゴリーに従って以下に別々に行われる。
１．ＣＢＳ／ダイオード出力スイッチを備える無損失スイッチング
２．ＶＢＳ出力スイッチを備える無損失スイッチング
【０２４８】
無損失スイッチングの各場合について、特定のインタバルでの変換器の回路状態が提示され、そして、変換器回路モデルが、それぞれのインタバルおよびこれらのインタバルの間の特性波形と相関される。そうして、正に最初の変換器回路モデルが、移行の始まりでの変換器を示し、一方、最後の変換器回路モデルは、常に移行が完了した後の回路を示す。これらの回路のみについて（それらは安定状態回路モデルであるので）、それらを移行インタバルの間の変換器モデルから容易に区別するために、これらのスイッチのＯＮであるもののみが示され、そして太線で描かれており、一方、ＯＦＦスイッチは完全に省略されている。他方、移行インタバルの間の変換器回路モデルについては、それらは、各サブインタバルについて区別できる変換器回路によって特徴付けられる幾つかのサブインタバルをもつことができるので、以下の取り決めが採用され、すなわち、特定のサブインタバルの間ＯＮであるスイッチが太線で描かれ、一方、ＯＦＦであるスイッチが細線で描かれる。
【０２４９】
更には、ＭＯＳＦＥＴスイッチの記号は、特定のスイッチの制御動作を示すようこれらのモデルに保有されている（ＯＮとされているものについて太線、ＯＦＦとされているスイッチについて細線）。加えて、場合によっては、例えば、ＣＢＳスイッチのボディ・ダイオードは、たとえそれぞれの能動スイッチがＯＮとするスイッチング時間制御によって信号を与えられなくとも、回路動作によってＯＮとすることができることもある。そうして、これらの場合においては、ならびに、ボディ・ダイオードをＯＮとすることが変換器動作をよりよく理解するのに重要であるときに、ボディ・ダイオードもまた太線で明白に示される。
【０２５０】
（ＣＢＳ出力スイッチを用いる無損失スイッチング）
無損失スイッチングの詳細な記述は、更に３つのサブカテゴリーに分けられる。
１．共振インダクタを備えない非絶縁変換器
２．共振インダクタを備える非絶縁変換器
３．絶縁ＤＣ−ＤＣ変換器
【０２５１】
（共振インダクタを備えない非絶縁変換器）
Ｄ’ＴS時間インタバルの終わりに補助キャパシタの負の電流ＩNが、図３９ｅにおいて先に証明されたように既に存在している。したがって、大きな出力インダクタ・リプル電流は必要でなく、また、多くの従来技術のソフトスイッチングの構成における共振インダクタのような、いかなる共振素子をも追加することさえ必要でない。実際、以下に示されるとおり、本発明の独特のスイッチング構成は、主要な関係（４）およびそこから得られる図３９ｅの時間領域波形においての結果を一緒に認識すると、単に図４５ａの４つのスイッチの適切な駆動タイミングを用いることで、ずっとスイッチング損の低減された実用的な無損失スイッチングを独特に可能とするものである。このスイッチング損の低減の方法は、多くの実用の場合において、同じく以下に記述される無損失スイッチング方法とほとんど同じぐらい優れているが、ここでは暫定的に低減されたスイッチング損と称されている。共振インダクタンスの備わっていないこのタイプの新規なスイッチングについて適切なまたは確立された指示が無いために、低減されたスイッチング損という名称が採用されている。
まず、図６９ａの回路のＤからＤ’への移行を見てみる。
【０２５２】
（ＤからＤ’への移行）
安定状態の分析および図７０ａの波形から、時間インタバルＤＴSの終わりでは瞬間電流ｉ1＋ｉmがｉ2よりも大きい（図７０ａにおけるように有効的にそれらの差はＩPに等しい）ということになる。ＤからＤ’インタバルへの移行は、図６９ａ、図６９ｂ、図６９ｃおよび図６９ｄに示される４つの等価回路および図７０ｂに示されるそれらの対応する時間間隔ｔa、ｔb、ｔc、ｔdによって表すことができる。
【０２５３】
（インタバルｔa）
図６９ａおよび図７０ｂのｔaインタバルは、最初の移行が開始する前のＤＴS時間インタバルに対応する。Ｓ1およびＳ2スイッチは、双方ともＯＮであり、Ｓ’1およびＳ’2はＯＦＦである。このインタバルが終わって、そしてＳ1がＯＦＦとされるとき最初のいわゆる「自然な」移行が開始され、それは結果として図６９ｂの回路となる。
【０２５４】
（インタバルｔb）
インタバルｔb（図７０ｂに表されるような移行インタバルの合計ｔb＋ｔcの最初の部分）の間、電流ｉ1＋ｉmがＳ1の寄生キャパシタを充電しており（それは、スイッチＳ1が前の瞬間にＯＮであったので最初は完全に放電されている）、そしてＳ’1およびＳ’2スイッチを横切る寄生キャパシタを放電している。この電流にはＤＣ成分Ｉ1＋Ｉmが含まれているので、この結果、これらの寄生キャパシタは相対的に速く充電および放電され、それ故入力スイッチＳ1の寄生キャパシタで急速に電圧が上昇する。前述の通り、これらの３つのキャパシタは、ＡＣについて並列に接続されている。このインタバルは、スイッチＳ’2にかかる電圧ＶS'2がゼロに低下し、そしてＳ’2のボディ・ダイオードが導通し始めるとき終結される。それ故、スイッチＳ’2は、それ自体の寄生ダイオードによってゼロ電圧で自然にＯＮとされる。ダイオードにかかる電圧の高い低下によって低電圧でのダイオードの導通はかなり非効率であるので、これによってまた、スイッチＳ’2がＯＮとされる（または等価的には元のＳ’2ＭＯＳＦＥＴがＯＮとされる）理想的な時間である。ＭＯＳＦＥＴのＯＮ抵抗が低く、およびそれにかかる電圧の低下が対応して低いために、ダイオードを流れる電流はＭＯＳＦＥＴ装置を通ってバイパスされ、そうして出力の整流の伝導損を最小にする。Ｓ’2がＯＮとされるときにスイッチＳ2が同時にＯＦＦとされ、その結果、図７０ｂのインタバルｔcについて有効な図６９ｃの回路モデルが得られる。スイッチＳ2をＯＦＦとするのが遅延されるならば、スイッチＳ1およびＳ’1それぞれについて現在の値ＶgおよびＶC−Ｖgで全ての電圧をクランプして中間のレベルが追随する。明らかにこのインタバルは非生産的であって、不必要であり、それは、それが、最初の移行インタバルの完了を遅延させるに過ぎず、それ故図７０ｂにおけるような適切な駆動タイミングによって回避されるべきであるからである。
【０２５５】
（インタバルｔc）
そして図７０ｂのインタバルｔc（Ｄ’からＤへの移行インタバルの第２の部分）は、図６９ｃの等価回路によって特徴付けられており、その間３つのスイッチＳ1、Ｓ’1およびＳ2がＯＦＦであり、スイッチＳ’2のみがＯＮであって、それ自体のボディ・ダイオードをバイパスしている（ボディ・ダイオードはまた、図６９ｃに太線で示されており、このダイオードが最初に導通を開始し、Ｓ’2をＯＮとする引き金となったという事実を示す）。Ｉ1＋Ｉm＝Ｉ2である基本の関係（４）のために、電流ｉ1＋ｉm−ｉ2がここでそれぞれのＡＣリプル成分ＩP＝Δｉ1＋Δｉm−Δｉ2のみからなっていて、その結果、先のインタバルｔbと比較してスイッチＳ1の電圧上昇の傾斜を低減していることに注意する。このＡＣリプル電流の合計によってＳ2にかかる容量を充電し始め、一方、同時にそれは、先のｔbインタバルにおけるよりもずっと遅い速度ではあるが、Ｓ1にかかる容量を充電してＳ’1にかかる容量を放電し続ける。このインタバルが終わりに到達するのは、スイッチＳ’1の電圧がゼロに達し、そのスイッチのボディ・ダイオードが、インタバルｔdの始めの変換器回路を示す図６９ｄにおいて示されるように導通し始めるときである。これには、スイッチＳ1の電圧をＶCレベルでクランプする効果がある。この時点で、スイッチＳ1は、ゼロ電圧で、それ故にゼロのスイッチング損をもってＯＮとすることができ、そしてまた内部ボディ・ダイオードをバイパスして伝導損を低減する。
【０２５６】
（インタバルｔd）
図６９ｄの回路には、スイッチＳ1およびＳ2が同時にＯＮであった間の図６９ａの始めの状態との比較で、ＤからＤ’への移行が完了されており、ここでスイッチＳ’1およびＳ’2が同時にＯＮであることが示されている。要するに、この第１の移行の間、全てのスイッチがゼロ電圧でＯＮとされてＤからＤ’への移行の無損失スイッチングが達成され、それ故にスイッチング損が無い。
【０２５７】
（Ｄ’からＤへの移行）
Ｄ’ＴSインタバルの終わりのこの移行では、図７２ａの波形に示されるように、電流ｉ1＋ｉmは電流ｉ2よりも小さい。そうしてＤ’からＤへの移行は、図７１ａ、図７１ｂ、図７１ｃ、図７１ｄの回路および図７２ｂに示されるそれらそれぞれのインタバルｔa、ｔb、ｔc、ｔdによって表される。
【０２５８】
（インタバルｔa）
図７２ａおよび図７２ｂのｔaインタバルは、Ｄ’からＤへの移行が開始する丁度前のＤ’ＴS時間インタバルに対応する。スイッチＳ’1およびＳ’2が双方ともＯＮであり、Ｓ1およびＳ2がＯＦＦである。このインタバルが終了し、そしてスイッチＳ’1がＯＦＦとされるとき通常「強制された」移行と呼ばれる第２の移行が開始され、その結果、その強制された移行の第１のサブインタバルｔbを表す図７１ｂの回路が得られる。
【０２５９】
（インタバルｔb）
図７１ｂの回路によって表されるこのインタバルｔb（移行インタバルの合計ｔb＋ｔcの最初のサブインタバル）の間、電流ｉ2−ｉ1−ｉmがＳ’1にかかる寄生キャパシタを充電しており、かつＳ1およびＳ2にかかる寄生キャパシタを放電している。この電流のＤＣ成分の合計がゼロであるので、ＡＣリプル成分の合計のみが残される。そうしてこの結果、これらの寄生キャパシタが相対的にゆっくりと充電および放電され、それ故相補入力スイッチＳ’1の寄生キャパシタで電圧がゆっくりと上昇する。
【０２６０】
前述の仮定によって、これらの３つキャパシタはＡＣについて並列に接続されている。このインタバルが終結するのは、スイッチＳ2にかかる電圧ｖS2がゼロに低下し、Ｓ2のボディ・ダイオードが導通し始めるときである。したがって、スイッチＳ2はそれ自体の寄生ボディ・ダイオードによってゼロ電圧で自然にＯＮとされる（ソフトスイッチングされる）。ダイオードにかかる電圧の高い低下のために低電圧でのダイオードの導通がかなり非効率的であるので、これによってまた、スイッチＳ2がＯＮとされる（または等価的には元のＳ2ＭＯＳＦＥＴがＯＮとされる）理想的な時間である。ＭＯＳＦＥＴのＯＮ抵抗が低く、およびそれにかかる電圧の低下が対応して低いために、ダイオードを流れる電流はＭＯＳＦＥＴデバイスを通ってバイパスされ、そうして出力の整流の伝導損を最小限にする。
【０２６１】
（インタバルｔc）
スイッチＳ2がＯＮとされるとき、スイッチＳ’2が同時にＯＦＦとされ、その結果、図７２ｂのインタバルｔcについて有効な図７１ｃの回路モデルが得られる。ここで、図７２ｂの点線で示されるようにＳ1スイッチをＯＮとするのが遅延されたならば、全ての電圧が、現在の値、すなわち、スイッチＳ1にかかるＶgおよびスイッチＳ’1にかかるＶC−Ｖgでクランプされ、一方スイッチＳ’2はゼロ電圧レベルにとどまる。移行インタバルの残りの部分は無損失スイッチングで完了できない。したがって、スイッチＳ1は低下した電圧で「ハードに」ＯＮとされ、そしてその寄生キャパシタは突然に放電されなければならない。この第３のインタバルｔcは、理想的には低減されるべきであり、それは、それが、何の有用な機能ももたずに移行インタバルの完了を遅延するに過ぎないからである。図７２ｂの太線は、正にｔbインタバルの終わりにスイッチＳ1がＯＮとされ、そうしてインタバルｔcが完全に低減される場合を例示する。
【０２６２】
（インタバルｔd）
スイッチＳ1をハードにＯＮとすることと関係する損失は、主にスイッチＳ’2の寄生ボディ・ダイオードにおける反転回復の損失と、有効電圧がＶgであるスイッチＳ1、Ｓ’1およびＳ’2にかかる寄生キャパシタにおける（ＣＶ2）／２の損失とからなる。それ故、図７１ｄは、スイッチＳ1およびＳ2がＯＮとされるＤ’からＤへの移行の完了の後の最後のステージを示す。図７１ｄはまた、スイッチＳ’1の寄生容量の最後の電圧がＶCであり、そしてスイッチＳ’2の寄生容量の最後の電圧がＶgであることを示しており、それらは、次のＤからＤ’への移行についてのそれらの開始の値である。
【０２６３】
面白いことに、ここで、このタイプの無損失スイッチングがいかに有効であるかが示される。ＤからＤ’への移行は、結果として無損失スイッチングを生じることが明らかであり、一方Ｄ’からＤへの移行は、結果としてスイッチング損を低減し、それは、スイッチＳ1の寄生容量は入力電圧Ｖg未満の放電ができないからである。非常に簡単な分析によって、このスイッチング損の低減は、実現するのが比較的簡単であるけれども、例えば、ＶC＝Ｖg／（１−Ｄ）＝５ＶgのときのＤ＝０．８のようなより高い負荷比での動作については特に、やはり非常に有効であることが明らかとなる。それ故、スイッチＳ1にかかる寄生キャパシタが高電圧ＶＣ＝５ＶgからＶgのレベルに放電される。それ故、スイッチＳ1、Ｓ’1およびＳ’2に蓄積されるエネルギーの端数のみが、電圧比の自乗によって与えられるときに損失される。この場合、このことは、エネルギー損を２５倍低減し、または、Ｄ’からＤへの移行がハードスイッチングされたならば、すなわち、スイッチＳ1をＶC＝５Ｖgというそれにかかる最高の電圧でＯＮとすることで、損失されていたであろうエネルギーを９６％節約するものと解釈される。明らかに、多くの実用上のアプリケーションについては、そのような結果は充分以外の何ものでもない。Ｄ＝０．６のようなより低い負荷比でも、なおも損失の６．２５倍の低減が達成され、もしくはハードスイッチング損の８４％が回復されたことに注意する。
【０２６４】
動作点が例えばＤ＝０．２５のようなより低い負荷比へと動かされるにつれ、より高いパーセンテージででも、すなわち、遮断電圧の合計ＶC＝Ｖg／（１−Ｄ）＝１．３３Ｖgの７５％ででもハードスイッチング・インタバルｔCが開始し、それ故、その移行のハードスイッチング損の合計の４４％が回復される。そうして、スイッチング損を更に低減するために共振インダクタが含まれるものとなる。
【０２６５】
（共振インダクタを備える非絶縁変換器）
ここで、図６７ａ、図６７ｂ、図６７ｃにおいて先に説明されたＤからＤ’への移行の１つの場合を、図４７ｂの波形１、２、３、４が参照されるＤ’からＤへの移行の間の共振放電の４つの異なる場合（ケース１、２、３、４）の各々と組み合わせて、区別できる４つの無損失スイッチングのケースを得ることができる。
【０２６６】
（ＤからＤ’への移行（ケース１、２、３、４））
ＤからＤ’への移行インタバルは、図７３ａ、図７３ｂ、図７３ｃ、図７３ｄ、図７３ｅの５つの特性回路および対応する図７４の波形によって表される。各インタバルにおける回路動作の説明を以下に続ける。
【０２６７】
（インタバルｔa）
これは、移行が開始する前のＤＴSインタバルの終わりに対応する。図７３ａにおけるようにＳ1およびＳ2はＯＮであり、Ｓ’1およびＳ’2はＯＦＦである。このインタバルが終わり、そしてＳ1がＯＦＦとされるとき移行が開始される。
【０２６８】
（インタバルｔb）
電流ｉ1および−ｉC1（ｉC1は、図７３ｂにおけるように正の方向をもつ入力キャパシタ電流である）の和はＳ1にかかるキャパシタを充電しつつ、かつＳ’1にかかるキャパシタを放電している。電流ｉC1の初期値は−ｉmであり、そうして最初は、図７４のｉC1波形に示されるようにＳ’2に向かって電流が流れていない。電圧ｖS1が増大するにつれ、共振インダクタの電圧ｖrが増大し始め、それによってｉC1は大きさが低減されてしまう。結果として、スイッチＳ’2における電流はもはやゼロではあり得ず、そのスイッチの容量もまたその初期値Ｖgから放電されている。このインタバルは、この容量が完全に放電されるとき終わり、そしてＳ’2のボディ・ダイオードが導通し始める。このとき、スイッチＳ’2がゼロ電圧でＯＮとされる（それ故スイッチング損はない）。
【０２６９】
（インタバルｔc）
電流ｉ1および−ｉrは、図７３ｃにおけるようにＳ1の容量を充電し、およびＳ’1の容量を放電し続ける。電圧ｖrは更に上昇し、それによってｉrの大きさは更に低減される。このインタバルが終結するのは、スイッチＳ’1の電圧がゼロに到達し、Ｓ’1のボディ・ダイオードが導通し始めるときである。ここで、Ｓ’1はまたスイッチング損をもたずにＯＮとすることができる。
【０２７０】
（インタバルｔd）
ここで電圧ｖrはＶC−Ｖgによって与えられ、そうしてｉrの大きさは図７３ｄにおけるように線形に低減する。この間または最後の２つのサブインタバルの間のある時点でそれは負となっている（最初それはｉmであった）。ｉC1がｉ1−ＩPという値に到達するとき出力スイッチＳ2の電流はゼロとなる。スイッチＳ2は、この時点でＯＦＦとされなければならない。
【０２７１】
（インタバルｔe）
ここで、負となるスイッチＳ2の電流は、図７３ｅに示されるとおりのスイッチＳ2の容量を充電する。このインタバルにおけるｉC1の初期値はまた、ＤからＤ’への移行が完了した後の最終値でもある。そうしてＳ2の容量をその最終値（ＶC−Ｖg）に充電するために、電流ｉC1は幾分アンダーシュートしなければならない。続いてこれによって、Ｓ2の電圧がオーバーシュートすることとなる。その結果ＬrとＣS2との間に振動が生じ、減衰されないならば、それは継続する。振動素子と関係する固有の寄生抵抗が充分に振動を減衰しないならば、さらなるＲ−Ｃ減衰ネットワークが必要となり、それはまたＤ’からＤへの移行の完了の後同様の振動を減衰させる。振動は、ｔeインタバルの終わりで消失する。
【０２７２】
（Ｄ’からＤへの移行（ケース１））
これは、図４９ｂの波形において先に例示されたケース１に対応する。このケースは、図７５ａ乃至図７５ｅの５つの等価回路および図７６に示される５つのサブインタバルにおける対応する波形によって表される。
【０２７３】
（インタバルｔa）
これは、移行が開始する前の変換器の状態を表す。Ｓ1およびＳ2がＯＦＦであり、Ｓ’1およびＳ’2がＯＮである。このインタバルが終わって、Ｓ2がＯＮとされるとき移行が開始される。
【０２７４】
（インタバルｔb）
ここにおいて電圧（ＶC−Ｖg）が直ちに共振インダクタＬrに印加され、それによって電流ｉrが急速に増大し、過剰なエネルギーがＬrに蓄積される。このインタバルの長さによって、この蓄積されたエネルギーの量が制御される。Ｓ’1スイッチをＯＮとすることによってこのインタバルが終結する。
【０２７５】
（インタバルｔc）
スイッチＳ’1をＯＦＦとすることによってもまた、それぞれが入力スイッチＳ1の電圧を低減するのに寄与する３つの共振電流成分をもつキャパシタＣS1の共振放電が開始される。この電圧ｖS1がその最低の値に到達するとき、Ｓ1スイッチがＯＮとされなければならず、それによってこのインタバルが終結される。この瞬間、共振電流はゼロに低減され、そして入力キャパシタ電流ｉC1は、図７６のｉC1電流波形に示されるように電流ｉ1に等しい。非常に頻繁に完全な放電が得られてゼロ電圧でＯＮとされる。場合によっては、動作負荷比が低くて入力電圧がまた非常に高いとき、ゼロ電圧が得られないこともあるが、スイッチング損の実質的な低下は生じている。実際、残存するある小さなハードスイッチング電圧Ｖh＝ＶC／４でのスイッチングの結果、循環共振電流の低減のためにより高い効率が得られ、それは、より低いｖS1を達成するのに必要である。
【０２７６】
（インタバルｔd）
この電流−反転サブインタバルは、入力スイッチＳ1がＯＮとされるとき、入力キャパシタ電流ｉC1＝ｉ1をもって開始する。入力キャパシタ電流は、図７６のｉC1波形に示されるように、Ｖg／Ｌrに等しい一定速度で線形に低減する。このインタバルの間のある瞬間にそれはゼロとなり、そしてその後方向を反転して安定状態電流レベル−ｉmに到達する。それが起こるとき、相補出力スイッチＳ’2のボディ・ダイオードの電流がゼロとなり、それ故ボディ・ダイオードがＯＦＦとなってスイッチＳ’2がＯＦＦとされなければならない。これによって、Ｄ’からＤへの移行が完了する。
【０２７７】
（インタバルｔe）
このインタバルの間、スイッチＳ’2の寄生容量ＣS'2が、その最初のゼロ値から（Ｓ’2スイッチが丁度その前の瞬間にＯＦＦとされた）その最終電圧値Ｖgへと共振によって充電されている。そうして、共振インダクタＬrと寄生キャパシタＣS'2とを備える共振回路によって、図７６に示されるようにＳ’2スイッチに電圧信号が誘導される。これらの振動は減衰することができ、またＤからＤ’への移行の後に生じる同様の振動を抑制するのに用いられる同一のＲ−Ｃ緩衝器ネットワークを用いることでリンギングを抑制することができる。
【０２７８】
（Ｄ’からＤへの移行（ケース２））
これは、図５２ｂの波形において先に例示されたケース２に対応する。このケースは、図７７ａ乃至図７７ｄの４つの等価回路および図７８に示される４つのサブインタバルでの対応する波形によって表される。
【０２７９】
（インタバルｔa）
これは、移行が開始する前の変換器の状態を表す。Ｓ1およびＳ2がＯＦＦであり、Ｓ’1およびＳ’2がＯＮである。このインタバルが終わって、Ｓ’1がＯＦＦとされ同時にＳ2がＯＮとされるとき移行が開始される。
【０２８０】
（インタバルｔb）
スイッチＳ2を時期尚早に（そのボディ・ダイオードがＯＮとなる前に）ＯＮとすることによって、共振放電が開始される。しかしながら、今回は２つの共振電流成分のみが残り、それは、ケース１に存在するブースト成分が、ブースト時間がゼロに低減されるために削減されてしまうからである。にもかかわらず、大きさが（ＶC−Ｖg）／Ｒ0に等しい２つの残存する共振電流正弦波成分のうちの１つだけが、単独で、入力電圧Ｖgの大きさにもかかわらず、Ｄ＝０．５という負荷比で入力スイッチ電圧を完全にゼロに低減することができる。
【０２８１】
（インタバルｔc）
ケース１についてのインタバルｔdと同じである。
【０２８２】
（インタバルｔd）
ケース１についてのインタバルｔeと同じである。
【０２８３】
（Ｄ’からＤへの移行（ケース３））
これは、図５４ｂの波形において先に例示されるケース３に対応する。このケースは、図７９ａ乃至図７９ｅの５つの等価回路および図８０に示される５つのサブインタバルでの対応する波形によって表される。
【０２８４】
（インタバルｔa）
これは、移行が開始する丁度前のＤ’ＴSインタバルを表す。Ｓ1およびＳ2がＯＦＦであり、Ｓ’1およびＳ’2がＯＮである。このインタバルが終わって、Ｓ’1がＯＦＦとされるとき、Ｄ’からＤへの移行が開始される。
【０２８５】
（インタバルｔb）
図７９ｂの回路から、入力スイッチＳ1の容量ＣS1は、−ＩN／Ｃrで与えられる一定の速度で放電している。出力スイッチＳ2は、その電圧がゼロに到達する前にＯＮとされ、この線形放電インタバルを完了し、入力スイッチ電圧をＶS1に低減する。
【０２８６】
（インタバルｔc）
Ｓ2をＯＮとすることで、共振サブインタバルおよび入力スイッチの寄生容量の放電が開始され、前述のケース２におけるようにまた２つの共振電流成分が備わっているが、それらのうちの１つは（ＶS1−Ｖg）／Ｒ0に等しい大きさに低減され、結果として以前よりも有効でない共振放電を生じている。入力スイッチＳ1の電圧がその最低の値に到達するとき、入力スイッチＳ1がＯＮとされなければならず、それによって、このインタバルが終結される。Ｓ1の電圧の最小値は、スイッチＳ2のタイミング、すなわち、先のインタバルｔbの長さに依存する。インタバルｔbが短ければ短いほど最小値が低く、それは、共振プロセスがより高い最初の電圧値で開始するからである。スイッチＳ1の電圧の最小値は、Ｓ2の適切なタイミングによってゼロとすることができる。しかしながら、実験によって、およそＶC／４という値で結果としてより高い効率が生じることが示されている。ハードスイッチングの場合全体にわたって、１６という係数によって２ＣＶ2の損失が低減される。しかしながら、さらなる低減のために、Ｓ1のより低い電圧を達成するのに必要な、より大きな循環回路によって損失が増大されることとなる。
【０２８７】
（インタバルｔd）
ケース１のサブインタバルｔdと同じである。
【０２８８】
（インタバルｔe）
ケース１のサブインタバルｔeと同じである。
【０２８９】
（Ｄ’からＤへの移行（ケース４））
これは、図５５ｂの波形において先に例示されるケース４に対応する。このケースは、図８１ａ乃至図８１ｅの５つの等価回路および図８２に示される５つのサブインタバルでの対応する波形によって表される。
【０２９０】
（インタバルｔa）
これは、移行が開始する前のインタバルを表す。Ｓ1およびＳ2がＯＦＦであり、Ｓ’1およびＳ’2がＯＮである。インタバルが終わってＳ’1がＯＦＦとされるとき、移行が開始される。
【０２９１】
（インタバルｔb）
図８１ｂの回路におけるようにスイッチＳ1、Ｓ’1およびＳ2がＯＦＦであり、Ｓ’2がＯＮである。入力スイッチＳ1および出力スイッチＳ2の寄生容量は、同じ一定の速度−ＩN／Ｃrで放電している。この線形の放電サブインタバルが完了するのは、出力スイッチＳ2にかかる電圧がゼロに到達し、かつ、入力出力Ｓ1の電圧がＶgに低減されるときである。これによって、図８１ｃに示されるように出力スイッチＳ2のボディ・ダイオードがＯＮとされるが、その瞬間、出力ＭＯＳＦＥＴスイッチＳ2がＯＮとされて、そのボディ・ダイオードをバイパスし、および伝導損を低減する。
【０２９２】
（インタバルｔc）
共振放電サブインタバルは、図８１ｃの回路におけるように出力スイッチＳ2をＯＮとすることで開始する（共振を開始するにはボディ・ダイオードをＯＮとすることで充分である）。この場合、唯一の共振電流放電成分のみしか残っておらず、それは、前記ケース３において存在する第２の共振電流成分が削減されるからである（その大きさはＶr2＝Ｖ1−Ｖg＝０であるが、それは、その瞬間の入力スイッチＳ1の電圧が、図８２のｖS1（ｔ）の波形に示されるようにＶ1＝Ｖgであるからである）。同じ波形においても示されるように、Ｖgレベル未満の入力スイッチＳ1の電圧の低下が最小であって、それは、この成分が電圧を低減するのに最も有効で無いからである。その有効性を増大するのに、ＩNおよび／または特性インピーダンスＲ0の増大が必要とされ、それは、Ｖr3＝Ｒ0ＩNであって、それらの双方は、無損失スイッチングによってもたらされる損失の低減を幾分か減少させるからである。
【０２９３】
（インタバルｔd）
ケース１のサブインタバルｔdと同じである。
【０２９４】
（インタバルｔe）
ケース１のサブインタバルｔeと同じである。
前述のケースにおいて、制御可能ＭＯＳＦＥＴ・ＣＢＳスイッチではなく、出力スイッチおよび相補出力スイッチが、単純なダイオード電流整流器として実現されていたならば、全く同じ波形および同一の振る舞いが得られていたであろうことに注意する。
【０２９５】
（絶縁ＤＣ−ＤＣ変換器）
絶縁ＤＣ−ＤＣ変換器において、共振インダクタの役割は、図６０ａに示されるような絶縁変圧器の漏れインダクタンスＬrによって果たされる。図６０ｂを参照して説明されるように、電圧をスケーリングすることを除いては、詳細な無損失スイッチング動作が、共振インダクタを備える非絶縁変換器について前記に略述されるのと同じ場合に従う。
【０２９６】
（ＶＢＳ出力スイッチを用いる無損失スイッチング）
詳細な無損失スイッチングの説明は、３つのサブカテゴリーに分けられる。
１．共振インダクタを備えない非絶縁変換器
２．共振インダクタを備える非絶縁変換器
３．絶縁ＤＣ−ＤＣ変換器
加えて、第１のサブカテゴリーには、４つのスイッチのスイッチング時間制御に依存する２つの特別な場合があり、すなわち、ａ）対称的な無損失スイッチングと、ｂ）非対称の無損失スイッチングがあって、それらは個別に説明される。
【０２９７】
（共振インダクタを備えない非絶縁変換器）
（対称的な無損失スイッチング）
まず、図４３ａの変換器のＤからＤ’への移行を説明する。
【０２９８】
（ＤからＤ’への移行）
安定状態の分析および図８４ａの波形から、時間インタバルＤＴSの終わりでは、瞬間電流ｉ1＋ｉmがｉ2よりも大きい（それらの差は有効的に図８４ａにおけるようなＩPに等しい）ということになる。ＤからＤ’への移行インタバルは、図８３ａ、図８３ｂ、図８３ｃおよび図８３ｄに示されるような４つの等価回路および図８４ｂに示されるそれらの対応する時間インタバルｔa、ｔb、ｔc、ｔdによって表すことができる。
【０２９９】
（インタバルｔa）
図８３ａおよび図８４ｂのｔaインタバルは、ＤからＤ’への移行が開始する前のＤＴS時間インタバルに対応する。スイッチＳ1およびＳ2は双方ともＯＮであり、Ｓ’1およびＳ’2は双方ともＯＦＦである。このインタバルが終わって出力スイッチＳ2がＯＦＦとされるとき、まず、いわゆる「自然な」移行が開始され、その結果、図８３ｂの回路が得られる。
【０３００】
（インタバルｔb）
図８４ｂの回路によって表されるインタバルｔbの間、電流ｉ2はＳ’2スイッチの寄生キャパシタを迅速に放電し、そして、負の極性でＳ2スイッチの寄生キャパシタを充電する。このインタバルが終結されるのは、スイッチＳ’2にかかる電圧ＶS'2がゼロへと低下し、そして、Ｓ’2のボディ・ダイオードが図８３ｃに示されるように導通し始めるときである。したがって、スイッチＳ’2は、ゼロ電圧で（ソフトスイッチングされる）、それ自体の寄生ダイオードによって自然にＯＮとされる。低電圧でのダイオードの導通は、ダイオードにかかる電圧の高い低下のためにかなり非効率的であるので、これはまた、伝導損を最小限にするためにスイッチＳ’2をＯＮとする（または元のＳ’2ＭＯＳＦＥＴをＯＮとする）理想的な時間である。Ｓ’2がＯＮとされるとき、入力スイッチＳ1が同時にＯＦＦとされ、その結果、図８４ｂのインタバルｔcについて有効な図８３ｃの回路モデルが得られる。スイッチＳ1をＯＦＦとするのが遅延されたならば、中間インタバルがインタバルｔbに続き、全ての電圧が現在の値、すなわち、スイッチＳ’1およびＳ’2のそれぞれについてのＶCおよび−Ｖgでクランプされる。明らかに、このインタバルは非生産的であって不必要であり、それは、それが、ＤからＤ’への移行の完了を遅延するに過ぎず、それ故、図８４ｂにおけるような適切な駆動タイミングによって回避されるべきものであるからである。
【０３０１】
（インタバルｔc）
そして、図８４ｂのインタバルｔc（ＤからＤ’への移行の第２の部分）が、図８３ｃの等価回路によって特徴付けられ、その間、３つのスイッチＳ1、Ｓ’1およびＳ2がＯＦＦであってスイッチＳ’2のみがＯＮであり、それ自身のボディ・ダイオードをバイパスしている（ボディ・ダイオードが最初に導通を開始してＳ’2をＯＮとし始めたという事実を示すよう、図８３においてもまた太線で示されている）。
【０３０２】
Ｉ1＋Ｉm＝Ｉ2である基本の関係（４）のために、ここで電流ｉ1＋ｉm−ｉ2は、それらそれぞれのＡＣリプル成分ＩP＝Δｉ1＋Δｉm−Δｉ2のみからなることに注意し、結果として、（ｉ1＋ｉm）／Ｃrという、先のインタバルｔbにおけるスイッチＳ2およびＳ’2での電圧変化の傾斜と比べて、スイッチＳ1、Ｓ’1およびＳ2での電圧変化の傾斜ＩP／Ｃrが低減されている。このＡＣリプル電流ＩPの合計は、Ｓ2を横切る容量の−Ｖgからゼロへの放電を開始し、そして、それを正の極性でＶC−Ｖgへと充電し、一方、同時に、このＡＣリプル電流ＩPは、図８４ｂに示されるように、Ｓ1にかかる容量を電圧ＶCへと充電し、そして、Ｓ’1にかかる容量をゼロへと放電する。このインタバルｔCが終わるのは、スイッチＳ’1の電圧がゼロに到達し、そして、スイッチＳ’1のボディ・ダイオードが導通を開始する（インタバルｔdの始まりで変換器回路を示す図８３ｄにおいて示される）ときである。これは、ＶCレベルでスイッチＳ1の電圧をクランプするという作用を有する。この時点で、スイッチＳ’1はゼロ電圧でＯＮとすることができ、それ故、ゼロのスイッチング損をもってであって、かつ内部ボディ・ダイオードをバイパスして伝導損を低減する。
【０３０３】
（インタバルｔd）
スイッチＳ1およびＳ2が同時にＯＮであった間の図８３ａにおける始めの状態と比較して、図８３ｄの回路は、ＤからＤ’への移行が完了していて、スイッチＳ’1およびＳ’2が同時にＯＮであることを示す。要するに、このＤ’からＤへの移行の間、全てのスイッチがゼロ電圧でＯＮとされていて、ＤからＤ’への移行の無損失スイッチングが達成され、それ故、スイッチング損は無いものとなる。
【０３０４】
（Ｄ’からＤへの移行）
Ｄ’ＴSインタバルの終わりのこの移行について、電流ｉ1＋ｉmは、図８６ａの波形に示されるように電流ｉ2よりも小さい。そうして、Ｄ’からＤへの移行は、図８５ａ、図８５ｂ、図８５ｃ、図８５ｄの回路および図８６ｂに示されるそれらそれぞれのインタバルｔa、ｔb、ｔc、ｔdによって表される。
【０３０５】
（インタバルｔa）
図８５ａおよび図７０ｂにおけるｔaインタバルは、Ｄ’からＤへの移行が開始する丁度前のＤ’ＴS時間インタバルに対応する。スイッチＳ’1およびＳ’2が双方ともＯＮであり、Ｓ1およびＳ2がＯＦＦである。図８６ａから、瞬間電流ｉ1＋ｉmは、この移行の間ｉ2よりも小さい。このインタバルが終わって、相補入力スイッチＳ’1がＯＦＦとされるとき、通常「強制される」移行と呼ばれるＤ’からＤへの移行が開始され、その結果、強制された移行の第１の部分ｔbを表す、図８５ｂの回路が得られる。
【０３０６】
（インタバルｔb）
このインタバルｔbの間（図８５ｂの回路によって表されるようなＤ’からＤへの移行インタバルｔD'D＝ｔb＋ｔcの合計の最初の部分）、電流ｉ2−ｉ1−ｉmがＳ’1を横切る寄生キャパシタを充電しており、かつ、インタバルｔbの間、図８６ｂの波形に示されるようなＳ1およびＳ2を横切る寄生キャパシタを放電している。この電流のＤＣ成分の合計はゼロであるので、ＡＣリプル成分の合計のみが残される。この結果、これらの寄生キャパシタの充電および放電が相対的に遅くなり、それ故、スイッチＳ’1での電圧上昇が遅くなる。
【０３０７】
前述の仮定（大きなインダクタンスが電流源でおよび大きな容量が電圧源で置き換えられる）が与えられて、これらの３つのキャパシタはＡＣについて並列に接続される。
【０３０８】
このインタバルが終結されるのは、スイッチＳ1にかかる電圧ＶS1がゼロに低下し、およびＳ1のボディ・ダイオードが、図８５ｃに示されるように導通し始めるときである。したがって、スイッチＳ1は、ゼロ電圧で（ソフトスイッチングされる）、それ自体の寄生ボディ・ダイオードによって自然にＯＮとされる。低電圧でのダイオードの導通は、ダイオードにかかる電圧の高い低下のためにかなり非効率的であるので、これが、伝導損を最小限にするためにスイッチＳ1をＯＮとする（または等価的には元のＳ1ＭＯＳＦＥＴをＯＮとする）理想的な時間である。
【０３０９】
ここで非常に重要な観察が行われ、それによって明らかに、出力スイッチＳ2について電圧２方向スイッチで実現することの重要性が示される。インタバルｔbについて図８６ｂに示されるように、スイッチＳ2にかかる電圧は、最初の正の電圧ＶC−Ｖgから負の電圧−Ｖgへと変化する。スイッチＳ2が電流２方向スイッチ（ＣＢＳ）で実現されたならば、スイッチＳ2にかかる負の電圧が呈示され、そして、それの電圧は、ＣＢＳスイッチのボディ・ダイオードによってゼロ電圧でクランプされる。続いて、これによって、入力スイッチＳ1を横切るキャパシタのゼロへの完全な放電が防止される。その代わりに、Ｓ1の電圧は＋Ｖgでクランプされ、そしてこのスイッチはＯＮとされなければならないものとなり、その結果生じるハードスイッチング損を受け入れている。しかしながら、スイッチＳ2について代わりに電圧２方向スイッチが用いられると、この問題は削減され、それは、Ｓ2スイッチにかかる負の電圧がここで許容されるからである。そうして、Ｓ1スイッチの放電が、妨げられずにゼロ電圧まで続けられ、その瞬間、それはゼロのスイッチング損をもってＯＮとされる。
【０３１０】
（インタバルｔc）
スイッチＳ1がＯＮとされるとき、スイッチＳ’2が同時にＯＦＦとされ、その結果、図８６ｂのインタバルｔcについて有効な図８５ｃの回路モデルが得られる。移行インタバルの残りの部分は、無損失スイッチングでもって完了することはできない。したがって、スイッチＳ2は低下した電圧−Ｖgで「ハードに」ＯＮとされ、そしてその寄生キャパシタは突然に放電されなければならない。この第３のインタバルｔcは理想的には削減されるが、それは、それが何の有用な機能ももたずにＤ’からＤへの移行の完了を遅延させるに過ぎないからである。
【０３１１】
（インタバルｔd）
スイッチＳ2をハードにＯＮとすることと関係する損失は、有効電圧がＶgであるスイッチＳ2の寄生キャパシタにおける１／２・ＣＶ2の損失およびスイッチＳ’2のボディ・ダイオードにおける反転回復の電流損である。それ故、図８５ｄはスイッチＳ1およびＳ2がＯＮとされるＤ’からＤへの移行の完了の後の最後のステージを示す。図８６ｂはまた、スイッチＳ’1の寄生キャパシタの最後の電圧がＶCであること、およびスイッチＳ’2の寄生キャパシタの最後の電圧がＶgであることを示し、それらは、次のＤからＤ’についてのそれらの始めの値である。
【０３１２】
面白いことに、ここで、このタイプのスイッチング損の低減が如何に有効であるのかが示される。ＤからＤ’への移行が、結果として無損失スイッチングを生じていることは明らかであり、一方、Ｄ’からＤへの移行は、結果としてスイッチング損の部分的な低減しか生じておらず、それは、ＯＮとされるとスイッチＳ2の寄生キャパシタが電圧（−Ｖg）に充電されるからである。非常に簡単な分析によって、より高い負荷比での動作について、この方法がなおも有効であることが明らかとなる。例えば、Ｄ＝０．８についてＶC＝Ｖg／（１−Ｄ）＝５Ｖgである。したがって、スイッチＳ1にかかる寄生キャパシタが高電圧ＶC＝５Ｖgからゼロ・レベルへとずっと放電されて、この高電圧スイッチについてゼロの損失で無損失スイッチングを可能としており、一方、スイッチＳ2にかかる寄生キャパシタは、ＶC−Ｖg（負荷比Ｄ＝０．８であるこの場合について４Ｖgに等しい）から−Ｖgレベルへと放電され、そして、ハードスイッチングをもってＯＮとされるが、スイッチング損は大きく低減される。それ故、ＯＮとするときの損失が下式で与えられるハードスイッチングの場合と比較して、スイッチに蓄積されるエネルギーの端数のみが失われる。
１／２・（５Ｖg）2（ＣS1＋ＣS'1）＋１／２・（４Ｖg）2ＣS2＋１／２・Ｖg2ＣS'2      （５３）
【０３１３】
無損失スイッチングが実現されるとき、ＯＮとするときの損失は１／２・Ｖg2（ＣS2＋ＣS'2）に低減される。スイッチの寄生容量が同じであったならば、無損失スイッチングの損失はハードスイッチング損の３％未満となっている（２対６７の比である！）。
【０３１４】
（非対称の無損失スイッチング）
まず、図４３ａの回路のＤからＤ’への移行を説明する。
【０３１５】
（ＤからＤ’への移行）
安定状態の分析および図８８ａの波形から、時間インタバルＤＴSの終わりでは、瞬間電流ｉ1＋ｉmがｉ2よりも大きい（それらの差は有効的に図８８ａにおけるようなＩPに等しい）。ＤからＤ’への移行インタバルは、図８７ａ、図８７ｂ、図８７ｃおよび図８７ｄならびに図８８ｂに示されるそれらの対応する時間インタバルｔa、ｔb、ｔc、ｔdに示される４つの等価回路によって表すことができる。
【０３１６】
（インタバルｔa）
図８７ａおよび図８８ｂのｔaインタバルは、ＤからＤ’への移行が開始する前のＤＴS時間インタバルに対応する。スイッチＳ1およびＳ2が双方ともＯＮであり、Ｓ’1およびＳ’2はＯＦＦである。このインタバルが終わってＳ1がＯＦＦとされるとき、まずいわゆる「自然な」移行が開始され、その結果、図８７ｂの回路が得られる。
【０３１７】
（インタバルｔb）
インタバルｔb（図８８ｂによって表されるようなＤからＤ’への移行インタバルの合計ｔDD'＝ｔb＋ｔcの最初の部分）の間、電流ｉ1＋ｉmが、Ｓ1の寄生キャパシタ（その前の瞬間にスイッチＳ1がＯＮであったので最初は完全に放電されていた）を充電し、そしてＳ’1およびＳ’2スイッチを横切る寄生キャパシタを放電している。この電流にはＤＣ成分Ｉ1＋Ｉmが含まれているので、この結果、これらの寄生キャパシタの充電および放電は相対的に速くなり、それ故、スイッチＳ1での電圧の上昇が速くなる。大きなインダクタが電流源でかつ大きな容量が電圧源で置き換えられるとの仮定が与えられると、これらの３つのキャパシタはＡＣについて並列に接続される。このインタバルが終結するのは、スイッチＳ’2にかかる電圧ＶS'2がずっとゼロへと低下し、そしてＳ’2のボディ・ダイオードが図８７ｃに示されるように導通し始めるときである。
【０３１８】
それ故、スイッチＳ’2は、ゼロ電圧で（ソフトスイッチングされる）、それ自体の寄生ダイオードによって自然にＯＮとされる。低電圧でのダイオードの導通は、ダイオードにかかる電圧の高い低下のためにかなり非効率的であるので、これはまた、伝導損を最小限にするためにスイッチＳ’2をＯＮとする（または等価的に元のＳ’2ＭＯＳＦＥＴをＯＮとする）理想の時間である。
【０３１９】
Ｓ’2がＯＮとされるとき、スイッチＳ2は同時にＯＦＦとされ、その結果、図８８ｂのインタバルｔcについて有効な図８７ｃの回路モデルが得られる。スイッチＳ2をＯＦＦとするのが遅延されたならば、中間インタバルがインタバルｔbに続き、すべての電圧を現在の値で、すなわち、スイッチＳ1およびＳ’1それぞれについてのＶgおよびＶC−Ｖgでクランプする。明らかに、このインタバルは非生産的かつ不必要であり、それは、それが、ＤからＤ’への移行インタバルの完了を遅延させるに過ぎないもので、それ故、図８８ｂにおけるような適切な駆動タイミングによって回避されるべきであるからである。
【０３２０】
（インタバルｔc）
そして図８８ｂのインタバルｔc（ＤからＤ’への移行インタバルｔDD'の第２の部分）は、図８７ｃの等価回路によって特徴付けられ、その間３つのスイッチＳ1、Ｓ’1およびＳ2がＯＦＦであり、スイッチＳ’2だけがＯＮであって、それ自体のボディ・ダイオードをバイパスしている（まずボディ・ダイオードが導通し始め、そしてＳ’2をＯＮとし始めたという事実を示すために、太線で図８７ｃにおいてもまた示されている）。ここで、Ｉ1＋Ｉm＝Ｉ2である基本の関係（４）のために、電流ｉ1＋ｉm−ｉ2は、それらそれぞれのＡＣリプル成分Δｉ1＋Δｉm−Δｉ2＝−ＩNのみからなっており、結果として、先のインタバルｔbと比較してスイッチＳ1での電圧の上昇の傾斜が低減される。このＡＣリプル電流の合計はＳ2を横切る容量を充電し始め、一方、同時にそれは、先のｔbインタバルにおけるよりもずっと遅い速度でではあるが、Ｓ1を横切る容量を充電して、Ｓ’1を横切る容量を放電し続ける。このインタバルが終わるのは、スイッチＳ’1の電圧がゼロに到達し、そのスイッチのボディ・ダイオードが、インタバルｔdの始めでの変換器回路を示す図８７ｄに示されるように導通し始めるときである。これは、ＶCレベルでスイッチＳ1の電圧をクランプするという作用を有する。この時点で、スイッチＳ’1をゼロ電圧でＯＮとすることができ、それ故、ゼロのスイッチング損をもってであって、また内部ボディ・ダイオードをバイパスして伝導損を低減する。
【０３２１】
（インタバルｔd）
図８７ｄの回路は、ＤからＤ’への移行が完了しており、かつここで、スイッチＳ1およびＳ2が同時にＯＮであった間の図８７ａの始めの状態との比較で、スイッチＳ’1およびＳ’2が同時にＯＮであることを示す。要するに、このＤからＤ’への移行の間、全てのスイッチはゼロ電圧でＯＮとされ、そしてＤからＤ’への移行の無損失スイッチングが達成され、それ故、スイッチング損が無いものとなる。
【０３２２】
（Ｄ’からＤへの移行）
この移行は、対称的なタイミングが実現されるＤ’からＤへの移行と同一であって、既に説明され、図８５ａ乃至図８５ｄの回路に示されたものであり、またそれらそれぞれのインタバルｔa、ｔb、ｔc、ｔdが図８６ｂに示されている。
【０３２３】
（共振インダクタを備える非絶縁変換器）
（非対称の無損失スイッチング）
図５７ａの共振インダクタを備える非絶縁変換器で実現される新規な無損失スイッチング方法の分析をここで行う。
【０３２４】
この新規な無損失スイッチングは、他のタイプの無損失スイッチングからは、その「シグネチャー」すなわち、出力スイッチＳ2にかかる電圧の後端の負の電圧ピークによって容易に見分けられる。後端の線形の傾斜によって、強制されたＤ’からＤへの移行において何の共振放電も存在しないことが確認される。
【０３２５】
この無損失スイッチングのもう１つの実用上の利点は、一次側の高電圧装置が双方ともゼロ電圧でＯＮとされ、それ故、いかなる動作点でもスイッチング損の無いものとなる。それ故、出力低電圧デバイスにかかる非常に低い電圧でのハードスイッチングのために、無視できる残りのスイッチング損によって、５００ｋＨｚ以上のずっと高いスイッチング周波数でささやかにしかスイッチング損を増大させない動作が可能となる。図５７ａの共振インダクタを備える非絶縁変換器に関しての無損失スイッチングの分析が以下に続く。大きなインダクタおよび大きな非寄生キャパシタに関して、先の分析におけるのと同じ仮定がなされる。
【０３２６】
（ＤからＤ’への移行）
ＤからＤ’への移行インタバルが、図８９ａ乃至図８９ｅの５つの特性回路および図９０の対応する波形によって表される。図９０には、ｔaが図８９ａに、ｔbが図８９ｃに、といったように、各インタバルがそれぞれの回路モデルに対応する５つのインタバルｔa、ｔb、ｔc、ｔd、ｔeに分けられるタイミング図が備わる。
【０３２７】
ＶＢＳスイッチを実現する回路動作は、図７３ａ乃至図７３ｅの回路においてＣＢＳスイッチが実現されたときと全く同じである（図７４および図９０の同一の波形を参照）。それ故、図７４ａをもって与えられるのと同じ説明が適用される。
【０３２８】
（Ｄ’からＤへの移行）
この移行について、５つの回路モデルが図９１ａ乃至図９１ｅおよび図９２の対応する波形に示されている。図９２の５つのインタバルは、図９１ａ乃至図９１ｅの５つの回路に対応する。
【０３２９】
（インタバルｔa）
このインタバルは、図９１ａの等価回路に対応していて、移行が開始する丁度前のＤ’ＴSインタバルを表す。対応する波形が図９２に示されている。Ｓ1およびＳ2がＯＦＦであり、Ｓ’1およびＳ’2がＯＮである。このインタバルが終わってＳ’1がＯＦＦとされるとき、Ｄ’からＤへの移行が開始される。
【０３３０】
（インタバルｔb）
図８６ｂの線形放電インタバルｔbを参照して先に説明された、共振インダクタを備えずにＶＢＳ出力スイッチを備える変換器についてのものと同じ動作の説明が適用される。
【０３３１】
（インタバルｔc）
このインタバルは、非生産的であるので、適切なスイッチング時間制御によって削減するべきであるというものを含めて、図８６ｂのインタバルｔcについてのものと同じ動作の説明が適用される。
【０３３２】
（インタバルｔd）
この電流−反転サブインタバルは、出力スイッチＳ2がＯＮとされるとき、入力キャパシタ電流ｉC1＝ｉ1＋ＩNで始まる。入力キャパシタ電流は、図９２のｉC1の波形に示されるようにＶg／Ｌrに等しい一定の速度で線形に低減する。このインタバルの間のある瞬間で、それはゼロとなり、そしてその後、方向を反転して安定状態の電流レベル（−ＩN）に到達する。それが起こるとき、相補出力スイッチＳ’2のボディ・ダイオードの電流はゼロとなり、それ故、ボディ・ダイオードがＯＦＦとなってスイッチＳ’2がＯＦＦとされなければならない。これによって、Ｄ’からＤへの移行が完了し、安定状態のインタバルｔeにおいて同じく望ましくない振動が引き起こされる。
【０３３３】
（インタバルｔe）
相補出力スイッチＳ’2をＯＦＦとすることで、共振インダクタおよび相補出力スイッチＳ’2の寄生キャパシタＣS'2を備える共振回路が形成される。この共振回路によって、この寄生容量を、その最初のゼロ電圧からその最後の電圧Ｖgへと、安定状態で、一連の望ましくない振動を通して充電することが容易となる。これらの振動は、ＤからＤ’への移行の後に起こる同様の振動を抑制するのに用いられるのと同一のＲ−Ｃ緩衝器ネットワークを用いることで、減衰および抑制することができる。
【０３３４】
（実験による実証）
ＣＢＳ出力スイッチを備える図１１ａの新しい変換器、およびＶＢＳ出力スイッチを備える図１１ｂの新しい変換器、ならびに図１１ｄのそれらの絶縁の等価物に適用できる多数の新規な無損失スイッチング方法を確認するのに、４組の実験が行われた。
【０３３５】
（非絶縁変換器のプロトタイプ）
非絶縁変換器の実験のために、図４０ａの構成が用いられ、名目５０Ｗ、１０Ｖの出力変換器の３つのブレッドボードのプロトタイプが、すなわち、ＣＢＳ出力スイッチを備えるものと、ＶＢＳ出力スイッチを備える別のものと、出力スイッチと相補出力スイッチとの双方にダイオード整流器を備える３番目のものとが構築された。入力電圧は、使用されるテストのタイプに依存して１３Ｖから４０Ｖの範囲であった。スイッチング周波数は２００ｋＨｚに固定された。以下の構成値がブレッドボードのプロトタイプに用いられており、すなわち、
Ｓ1およびＳ’1はＩＲＦ３７１０（１００Ｖ／２８ｍΩ）であり、Ｓ2およびＳ’2はＳＵＰ７０Ｎ０６−１４（６０Ｖ／１４ｍΩ）であり、
Ｃ＝２ｘ４．７μＦ／１００Ｖ、Ｃ1＝５ｘ１０μＦ／５０Ｖ、Ｃ2＝２２００μＦ／２５Ｖであり、
別個のインダクタは、Ｌ1＝２００μＨ、Ｌm＝２００μＨ、Ｌ2＝５０μＨ、Ｌr＝０．７５μＨであった。
【０３３６】
（絶縁変換器のプロトタイプ）
整流されたＡＣラインから動作する実用のオフライン変換器の２つのプロトタイプが、絶縁スイッチング変換器、すなわち、ＣＢＳ出力スイッチを備えるもの（図６０ａ）とＶＢＳ出力スイッチを備える別のもの（図５９ａ）とにおいて無損失スイッチング方法をテストするために構築された。
【０３３７】
２１０Ｖから４５０Ｖまでの入力ＤＣ電圧が、１００Ｗの名目電力で５Ｖの出力ＤＣ電圧に変換され、そして２００ｋＨｚのスイッチング周波数で動作する。以下の値を備える成分が、図５９ａおよび図６０ａの変換器について用いられており、すなわち、
Ｃ＝４７ｎＦ、Ｃ1＝１μＦ、Ｃ2＝３×１２００μＦ、Ｓ1⇒ＳＴＵ１０ＮＢ８０、Ｓ’1⇒ＳＴＰ４ＮＢ８０ＦＰ、Ｓ2＆Ｓ’2⇒ＳＴＶ１６０ＮＦ０３Ｌであり、
個別のインダクタは、Ｌ1＝６ｍＨ、Ｌ2＝４μＨであり、
２７：１のステップダウン巻数比を備える絶縁変圧器が構築されており、また一次側で測定されるＬrでも指示される漏れインダクタンスはＬr＝２７μＨであった。
【０３３８】
（ＣＢＳ出力スイッチでの実験）
（ＣＢＳスイッチを備える非絶縁変換器）
（非絶縁変換器において低減されたスイッチング損）
これらの実験については、図４０ａにおいてＬr＝０である。変換器は、５０％の負荷比で（それ故２０Ｖから１０Ｖへの変換）動作するよう調整され、そして、入力電圧はＶg＝２０Ｖであった。図９３ａはスイッチＳ1およびＳ2のドレイン−ソース電圧ｖDSを示す。５０％の負荷比でのＳ1スイッチのｖDSは４０Ｖである。入力スイッチＳ1の電圧ｖDSの２つの移行に注意する。予期されたとおり、ＤからＤ’への移行では明らかに、ＤからＤ’への移行の始まりでの入力スイッチＳ1のピーク負荷電流による急速な傾斜が、電圧レベルＶg（図９３ａにおいては２０Ｖ）に到達されるまで示され、その時点で、傾斜はスイッチＳ’1における正のＡＣリプル電流ピークＩPによって決定されるずっと緩やかな傾斜へと変更される。この移行は、結果としてＳ’1スイッチの無損失スイッチングを生じる。しかしながら、Ｄ’からＤへの移行は、入力スイッチＳ1の寄生キャパシタの放電を示し、そして、スイッチＳ’1における負のＡＣリプル電流ピークのために同じ緩やかな傾斜をもち、それは、正のＡＣリプル電流ピークＩPと同じ大きさである。
【０３３９】
予期されるとおり、スイッチＳ1の電圧ｖDSがＶgレベルに低減するとき、そのレベルを、すなわちそれ故、図９３ａの波形における２０ＶのレベルＶgでの平坦な部分を保持するように、スイッチＳ2のボディ・ダイオードをＯＮとすることによって、更なる放電が防止されることに注意する。もちろんこの停止条件は、Ｓ1スイッチをＯＮとする（ハードスイッチング）ことによって意図的に終結させることができ、結果として、入力スイッチＳ1のスイッチング損が単に低減されて削除はされないものとなる。しかしながら、出力スイッチＳ2電圧もまた、図９３ａに示されるようにゼロへと放電され（下のトレース）、そうして、ゼロ電圧でＯＮとすることができ、それ故、このスイッチによるスイッチング損は無く、それはずっと無損失にスイッチングされる。図９３ｂは、移行および対応する駆動タイミング波形をより良く示すために、時間ベースを拡大して、このＤ’からＤへの移行を示す。
【０３４０】
このタイプの無損失スイッチングは、負荷比の動作点に大きく依存している。例えば、負荷比Ｄ＝０．２５では、Ｖg＝４０ＶおよびＶ2＝１０Ｖについて図９３ａの波形が得られる。Ｄ’からＤへの移行もまた、結果としてｖDS電圧の平坦な部分を生じ、それは再度Ｖgであるが今回は４０Ｖレベルであることに注意する。しかしながら今回は、ｖDSの低下が、ＶC＝５３．３Ｖのレベルから４０Ｖへの放電に制限され、その時点でハードスイッチングが開始される。そうして、低い負荷比では、このＤ’からＤへの移行の結果、ＶC＝５３．３Ｖでの完全なハードスイッチングと比べて損失の低減が最低限となる。もちろんＤからＤ’への移行はなおも、スイッチＳ’1の無損失スイッチングを可能とする。
【０３４１】
他方、図９４ｂに示されるＤ＝０．８のような、Ｄ＝０．５よりも高い負荷比Ｄでの動作の結果、入力スイッチＳ1の寄生容量に蓄積されるエネルギーの合計の小さな部分のみが消散されて、殆どの部分が回復される。この場合、入力電圧は１３Ｖに変更されて、その結果、１０Ｖの出力についてＤ＝０．８となる。今回、Ｄ’からＤへの移行の結果、Ｄ＝０．８についてＶDS＝Ｖg／（１−Ｄ）＝６５Ｖの入力スイッチのＶDS電圧の合計から１３Ｖのレベルへとずっと低下する無損失スイッチングが如何にして生じるのかに注意する。それ故、元のハードスイッチングされた損失の（１３Ｖ／６５Ｖ）2＝０．０４または４％で与えられる端数のみが残る。
【０３４２】
したがって、Ｄ’からＤへの移行で、この入力スイッチＳ1でのハードスイッチング損の２５倍の低減が達成される。あらゆる実用上の目的にとっては、これで充分であって、事実上スイッチング損の完全な削除が実施されているかのように考えられる。例えば、２００ｍＷの元のハードスイッチング損は、たったの８ｍＷへと低減され、それは、本当に無視できるものである。
【０３４３】
これは更に、図９５の波形によって支えられており、それは、図９４ｂと同じ波形を示すが、移行の詳細がより良く示されるようにスケールが２．５倍拡大されている。しかしながら、今回は別の変更もなされる。スイッチＳ1が、丁度正しい時間でＯＮとされて（Ｓ2スイッチのボディ・ダイオードがＯＮとされるや否や）波形の平坦な部分を削除し、そうして結果として、図９５の平滑なＤ’からＤへの移行を生じるように思われるが、実際は、１３Ｖレベルでの放電の傾斜の変化に示されるように、最後の１３Ｖについてなおもハードスイッチングを生じる。
【０３４４】
（非絶縁変換器における（共振インダクタを用いての）無損失スイッチング）
次に、Ｄ’からＤへの移行を助け、ゼロ電圧レベルでの無損失スイッチングを達成するために、入力キャパシタと直列に共振インダクタＬr＝０．７５μＨを付加して用いることによって、無損失スイッチングの改良が可能とされたことを示すのに、一連の実験が行われた。共振インダクタが無ければ、Ｄ＝０．５で動作する変換器は、Ｖg＝２０Ｖで入力スイッチの電圧をクランプする。しかしながら、共振インダクタがあると、図９６に示されるように入力スイッチ電圧で共振放電の振動が起こり、入力スイッチ電圧を２０Ｖよりもずっと低く、すなわちゼロ近くに低減する。これによって、２つの共振電流放電成分を備える図５２ｂのケース２が例示される。
【０３４５】
図９６は、スイッチＳ1の最低の電圧で入力スイッチＳ1をＯＮとしておらず、そうすると、共振インダクタＬrと、入力スイッチＳ1および相補入力スイッチＳ’1の寄生容量との間の共振が、Ｄ’からＤへの移行の正弦波振動（上のトレース）およびその移行の拡大図（下のトレース）に示されるように、最初の最小値を超えて続けられるという結果を例示する。このように、入力スイッチＳ1をＯＮとするタイミングは、ある特定の瞬間を超えて遅延されないことが重要である。例えば、振動の最初の正のピークが図９６において３０Ｖで生じるとき、Ｓ1がＯＮとされるならば、ハードスイッチングされた場合と殆ど同じ損失が発生する。しかしながら、図９６においてＳ1の最低の電圧５ＶでＳ1がＯＮとされるならば（振動の負のピーク）、ハードスイッチング損は無視できるものとなる。
【０３４６】
ここで、入力電圧を４０Ｖに変更することによって、動作は低い負荷比Ｄ＝０．２５へと移動され、なおも１０Ｖの出力電圧として、この方法が動作負荷比Ｄに依存することを示す。図９７から、より低い負荷比では、共振インダクタの有効性もまた低減されることに注意し、それは、ここで、共振放電が、入力スイッチＳ1の電圧の合計の殆ど５０％（それ故ハードスイッチング損の２５％）である電圧レベルに制限されるからである。にもかかわらず、０．２５という低い負荷比ででさえも、共振インダクタが用いられなかった場合の４４％の低減と比較して、ハードスイッチング損の７５％への低減が達成される。もちろん全体の比較には加えた共振インダクタの損失を含めなければならない。
【０３４７】
（共振インダクタおよび出力ダイオードでの無損失スイッチング）
この実験は、共振電流成分が１つだけ存在し、Ｖg＝２０ＶからＶg＝５０Ｖの低乃至中入力ＤＣ電圧でその有効性をもつ図５５ｂのケース４を示す。この実験はまた、共振回路の特性抵抗Ｒ0、補助キャパシタＡＣリプル電流ＩNおよび入力電圧Ｖgの値に依存して、低い負荷比についてさえもゼロ電圧への無損失スイッチングを得ることができることを実証するためにも行われる。これを達成するためのスイッチの実現には、入力スイッチおよび相補入力スイッチの適切な駆動タイミングのみが必要とされ、それは、ＭＯＳＦＥＴ様のＣＢＳスイッチである必要があり、一方、出力スイッチおよび出力相補スイッチは単純な１クォードラント・ダイオード整流器でさえあり得るが、その導通は回路動作によって強制される。独特の特長は、４つのスイッチング装置全てが、図９８ａのＤ＝０．２５のような、またはそれ以下の、更に低い負荷比を含む広い動作範囲について、ゼロ電圧でゼロのスイッチング損をもってＯＮとされていることである。もちろん、ＭＯＳＦＥＴを実現することは、低電圧のアプリケーションにおいて出力整流器ダイオードの伝導損を低減するのになおも好ましい。図９８ａは、非絶縁変換器についてこれらの実験波形を示すが、絶縁の等価物についての同じ利点もまた実験的に実証されている。上のトレースは入力スイッチＳ1の電圧を示し、中央のトレースは出力スイッチＳ2（ダイオード電流整流器ＣＲ2）の電圧を示し、および下のトレースは相補出力スイッチＳ’2（ダイオード電流整流器ＣＲ’2）の電圧を示す。
【０３４８】
図９８ｂはＤからＤ’への移行の拡大図を示し、そして図９８ｃは図９８ａのＤ’からＤへの移行の拡大図を示す。変換器は２６０ｋＨｚで動作され、その結果、ＩN＝３Ａを生じている。特性抵抗Ｒ0はＬr＝０．７５μＨおよびＣS1＝３．２ｎＦについてＲ0＝（Ｌr／ＣS1）1/2＝１５Ωであると計算される。それ故、予期される共振電圧ピークはＶP＝ＩN×Ｒ0＝４５Ｖである。
【０３４９】
図８２ｄは、入力スイッチＳ1をＯＮとするのが遅延されるときのＤ’からＤへの移行を示しており、共振電圧振動のピークが、Ｄ＝０．２５という低い負荷比ででさえ、入力スイッチ電圧をゼロに低減するのに充分であることが示される。図９８ｄから、出力スイッチ整流器の電圧がゼロになるときからＶP＝３０Ｖが測定されることに注意する。４５Ｖの予期された値との不一致は、出力スイッチ・ダイオード整流器の寄生容量が、出力スイッチ・ダイオード整流器がＯＮとされるのを遅延させ、そして、前述の図６３ｂに示されるような無損失スイッチングの有効性を低減するという事実によるものである。
【０３５０】
（ＣＢＳスイッチを備える絶縁変換器）
（（漏れインダクタンスをもつ）絶縁変換器での無損失スイッチング）
Ｖg＝３００Ｖのような、またはそれ以上の、より高い入力ＤＣ電圧について、１つの共振電流成分をもつ先の方法は適切ではない。したがって、図５２ｂおよびケース２の２つの共振電流成分をもつ方法が使用され、そしてここで実験的に実証される。この場合において、どのように、相補入力スイッチＳ’1がＯＦＦとされるのと同じ瞬間に出力スイッチＳ2がＯＮとされて、２つの電流成分をもつ共振放電が開始されるのかに注意する。
【０３５１】
ＣＢＳスイッチを備える実験の絶縁変換器は、３００Ｖの入力ＤＣ電圧、２７：１のステップダウン絶縁変圧器巻数比およびおよそＤ＝０．５の負荷比で動作される。その無損失スイッチング性能は、図６０ａの非絶縁等価物であるそれの等価回路および、Ｄ＝０．５についての場合を示す図５３ａの波形でモデル化され、それによって入力スイッチの電圧のゼロ電圧への完全な放電が予測される。これは、図９９ａの実験波形によって確認されるが、そこでは、上のトレースは入力スイッチの電圧であり、中央のトレースは出力スイッチの電圧であり、および下のトレースは相補出力スイッチの電圧である。図９９ｂはＤからＤ’への移行の拡大図を示す。図９９ｃのＤ’からＤへの移行の拡大図は、入力スイッチの電圧のゼロへの完全な放電を明白に示し、その時点で、それにかかるゼロ電圧でそれをＯＮとすることができる。
【０３５２】
高入力ＤＣ電圧のアプリケーションによっては、前述の２つの共振電流成分が、充分な放電を提供して入力スイッチ電圧をゼロ・レベルへと低減するのに足りないものがある。その場合には、３つの共振電流成分をもつ図４９ｂのケース１を、図１００の実験波形によって例示されるとおり実現することができる。最初のトレースは入力スイッチＳ1のドレイン−ソース電圧を表し、中央のトレースは出力スイッチＳ2のドレイン−ソース電圧であり、そして下のトレースは変圧器の一次側における電流である。波形から、如何にして、相補入力スイッチＳ’1がＯＦＦとされる（Ｓ1スイッチの電圧が低下され始める）前にまず出力スイッチＳ2がＯＮとされる（電圧ＶS2がゼロに低減される）のかに注意する。その１２０ｎｓという時間の間に相補入力スイッチの電流が、如何にしてピーク共振電流成分Ｉr1＝０．８Ａを生成しているのかに注目する。上のトレースは、入力スイッチの電圧が６７５Ｖからゼロ電圧へとずっと放電されるのを明白に示す。
【０３５３】
（ＶＢＳ出力スイッチでの実験）
ＶＢＳ出力スイッチを備える変換器の性能を実装するのに２つのプロトタイプが構築されており、すなわち
１．ガルバーニ絶縁を備えず４クォードラント電圧２方向スイッチを２つのＭＯＳＦＥＴで実現する図４３ａの無損失スイッチング変換器。
２．ガルバーニ絶縁を備え４クォードラント電圧２方向スイッチを２つのＭＯＳＦＥＴで実現する図５９ａの無損失スイッチング絶縁スイッチング変換器。
【０３５４】
明細書に詳細に説明されるような、ＶＢＳ出力スイッチを備えるこの変換器に特有の無損失スイッチング機構の４つのタイプを実証するのに、以下のとおり多くのテストが行われており、すなわち
１．図４３ａの非絶縁変換器の対称的な無損失スイッチングと、
２．図４３ａの非絶縁変換器の非対称の無損失スイッチングと、
３．図５７ａの付加した共振インダクタの含まれる非絶縁変換器の無損失スイッチングと、
４．図５９ａの絶縁変換器における無損失スイッチングが行われた。
【０３５５】
（ＶＢＳスイッチを備える非絶縁変換器）
名目５０Ｗ、１０Ｗの出力について、図４３ａの非絶縁スイッチング変換器の同じプロトタイプが用いられたが、ＶＢＳ出力スイッチを備えて、新規な無損失スイッチング方法を更にテストした。
【０３５６】
（対称的な無損失スイッチング）
対称的な無損失スイッチングのケースが得られるように、すなわち、ＤからＤ’への移行について、図６６ｃの波形で説明されるとおり入力スイッチＳ1がＯＦＦとされる前に出力スイッチＳ2がＯＦＦとされるように、まずスイッチング駆動のタイミングが調整される。図１０１において、上のトレースは、入力スイッチの電圧の測定された波形を示しており、および下のトレースは、２００ｋＨｚでの出力スイッチＳ2の電圧を示しており、それらによって、電圧波形において対称的な前端および後端から示されるような双方のスイッチについての明確な対称的な振る舞いが示される。図１０１に示されるように、入力スイッチＳ1にかかる電圧は完全に低下しており、そうして、Ｄ’からＤへの移行の間に達成するのが困難なゼロ電圧スイッチングを可能としている。他の動作点で更なる実験が行われて、対称的な無損失スイッチング波形が観察され、全ての動作点での入力スイッチＳ1のゼロ電圧スイッチングが確認されている。
【０３５７】
図１０１において、ＶＢＳ出力スイッチＳ2にかかるおよそ２０Ｖの明確な負の電圧ピークにもまた注意するが、それは、分析によって予期されるように、Ｖg＝２０Ｖの入力ＤＣ電圧に対応する。加えて、ＤからＤ’への移行によって、出力スイッチＳ2にかかる電圧波形において２つの異なるサブインタバルが明確に示されており、すなわち、負の傾斜インタバルをもつ最初の非常に速い電圧低下と、それに続いての、ＡＣリプル電流のみのために正の傾斜をもつずっと遅い電圧上昇である。また、どのように、端部での電圧波形の移行が、２００ｋＨｚのスイッチング周波数ででさえ丸められて平滑であり、ハードスイッチングと結び付く通常の高周波数リンギングおよびスパイク・ノイズの無いものとなるのかにも注意する。プロトタイプで測定される効率は９５．５％であった。
【０３５８】
（非対称の無損失スイッチング）
ここでスイッチング駆動のタイミングが、非対称の無損失スイッチングのケースが得られるように変更される。ＤからＤ’への移行について、図６５ｃの波形に示されるように出力スイッチＳ2がＯＦＦとされる前に、ここで入力スイッチＳ1がＯＦＦとされる。Ｄ’からＤへの移行のための駆動タイミングは、対称的な無損失スイッチングの場合と同じであり、すなわち、それは相補入力スイッチＳ’1をまずＯＦＦとすることによって開始される。図１０２において、上のトレースは、入力スイッチＳ1の電圧の波形を示し、下のトレースは、２００ｋＨｚのスイッチング周波数での出力スイッチＳ2の電圧を示す。対称的な無損失スイッチングの場合に存在するＤからＤ’への移行において負の電圧ピークが存在しないことによる、出力スイッチＳ2の電圧波形の非対称的な形に注意する。加えて、ＤからＤ’への移行の間の入力スイッチＳ1の電圧には２つの異なる傾斜があって、更にはそれによって図１０２の波形に非対称性がもたらされる。しかしながら、Ｄ’からＤへの移行の間の入力スイッチＳ1の電圧の後端の傾斜は、対称的な場合におけるのと同じであり（ハードスイッチングを指示するのに後端の傾斜において突然の変化がない）、そうして、結果として、如何なる動作点でも入力スイッチのゼロ電圧スイッチングおよびゼロのスイッチング損を生じる。実際、ＤからＤ’への移行の間の相補入力スイッチの予期されるゼロ電圧スイッチングもまた、実験によって確認されており、出力スイッチのみがＤ’からＤへの移行の間にハードスイッチングされるものとして、−Ｖg電圧レベルでハードスイッチングが起こっている。
【０３５９】
（共振インダクタでの非対称の無損失スイッチング）
ここで、共振インダクタＬrが入力キャパシタと直列に非絶縁変換器に加えられ、そして非対称の無損失スイッチングにおけるのと同じ駆動タイミングが用いられる。図１０３に示されるように、出力スイッチＳ2の電圧波形の非対称の傾斜が得られることに注意する。しかしながら、図１０２におけるようなＤからＤ’への移行の間の入力スイッチＳ1の前端電圧の移行の２つの異なる傾斜がここで、共振インダクタＬrが存在するときの図１０３の単一の急速な傾斜と置き換えられている。共振インダクタが存在することによる、出力スイッチのリンギング電圧にもまた注意する。Ｄ’からＤへの移行は、結果として、共振インダクタを備えない非対称の無損失スイッチングにおけるのと同じ単一の傾斜および負の電圧のピークを生じる。
【０３６０】
（ＶＢＳスイッチを備える絶縁変換器）
（漏れインダクタンスでの無損失スイッチング）
絶縁変換器の場合についての正しい駆動タイミングは、共振インダクタを備える非絶縁変換器の非対称の無損失スイッチングにおけるのと同じである。ここで、共振インダクタの役割は、絶縁変圧器の組み込み漏れインダクタンスによって果たされる。
【０３６１】
そうして、ＤからＤ’への移行が、入力スイッチＳ1をＯＦＦとすることによって開始される。絶縁スイッチング変換器の無損失スイッチングの性能が、４５０ＶのＤＣ入力電圧での動作について図１０４ａに示されている。図１０４ａの上のトレースは、入力スイッチＳ1のドレイン−ソース電圧を表し、中央のトレースは、出力スイッチＳ2のドレイン−ソース電圧を表し、そして下のトレースは、相補出力スイッチＳ’2のドレイン−ソース電圧を表す。入力スイッチと出力スイッチの電圧波形の全体の外観は、共振インダクタを備える非絶縁変換器における非対称の無損失スイッチングにおいて対応する波形に類似している。入力スイッチ電圧はゼロに低減され、そしてスイッチはゼロ電圧でＯＮとされ、結果として、Ｄ’からＤへの移行の間ゼロのスイッチング損を生じる。Ｖg＝４５０Ｖおよびｎ＝２７について等式（４５）による、出力スイッチでのおよそ１６．７Ｖの負の電圧ピークにもまた注意する。出力スイッチＳ2は、Ｄ’からＤへの移行の間のハードスイッチング損でＯＮとされる唯一のものである。しかしながら、図１０４ａから示されるように、ハードスイッチングがＶg＝４５０Ｖで一次側に残るならば、この負の電圧ピークは４５０Ｖとの対比でおよそ１６．７Ｖにしか過ぎない。低電圧出力装置の寄生容量（この場合において３０Ｖの遮断電圧）は、ＣS2＝２９５０ｐＦである。ハードスイッチングされる電圧もまた非常に低い（１６．７Ｖ）ので、電力損はＰL＝１／２・ＣS2ＶＢ2ｆS＝８２ｍＷであり、実用上無視される。これによって、高電圧の一次側で、高い電圧スイッチング装置の無損失スイッチングをもつことが重要であり、そして、低電圧の二次側での、出力スイッチの低電圧でのハードスイッチングによるスイッチング損は相対的に重要でないことが確認される。
【０３６２】
スイッチング損の低減される場合であって、実際のスイッチの容量ＣS1＝３５０ｐＦかつＣS'1＝９５ｐＦ、それ故Ｃr＝４４５ｐＦについて、Ｖg＝４５０Ｖという電圧レベルで高電圧の一次側でハードスイッチングが起こっていたならば、計算される合計スイッチング損は、ＰL＝９Ｗであり、それは、ハードスイッチング損が、二次低電圧側の出力スイッチのみであるときよりも９／０．０８２＝１１０倍大きい係数である。
【０３６３】
（効率の測定）
ＣＢＳ出力スイッチを備える５０Ｖから５Ｖ、２０Ａの絶縁変換器のプロトタイプでなされた効率の測定が、図１０５に示されている。広い２：１の入力電圧範囲の大半にわたっての９６％を超える高い効率は、提示される新規な無損失スイッチング方法の有効性に直接帰せられる。
【０３６４】
（結論）
スイッチングＤＣ−ＤＣ変換器のサイズおよび重量を低減しようという過去の試みの結果、より高いスイッチング周波数に向けて明白な前進が得られている。スイッチング周波数を増大することによって、最初にキャパシタや磁気構成要素（インダクタおよび変圧器）のようなエネルギー移送および蓄積構成要素のサイズを小さくすることが可能となる一方で、半導体スイッチング装置のスイッチング損が、スイッチング周波数に直接比例して上昇し、そうして、結果として、戻りが減少している。従来技術のソフトスイッチング変換器は、重大な高電圧スイッチング装置をゼロまたはゼロに近い電圧でＯＮとすることによって、このトレードオフを改善し、そうして、スイッチング装置の寄生容量によるスイッチング損を低減している。しかしながら、それを達成するためには、従来技術のソフトスイッチングの変換器は、極端に大きなＡＣリプル電流（その最大ＤＣ負荷電流の倍より大きい）または、絶縁変圧器の大きな漏れインダクタンス（別個の大きな外部共振インダクタによってしばしば高められる）もしくはその他の設計の制約かのいずれかが必要とされ、正味の損失の低減が、予想されるよりもかなり低いものとなるような追加の損失が引き起こされていた。それ故、新規なクラスの無損失スイッチング変換器が、この発明で導入されており、それは、他の効率損失機構を導入することなくスイッチング損の削減を確実なものとしている。
【０３６５】
本発明のハードスイッチングのバージョンは、理想４クォードラント・スイッチを４つ備える４スイッチ変換器のクラスに属する。電子半導体スイッチング装置で簡潔にハードウェアを実現することで、１クォードラント特性かせいぜい２クォードラント特性かのいずれかをもつスイッチを用いることが決定され、それによって、なおも１４４のスイッチング変換器を実現することが可能とされている。そのようなハードウェアをもっとも簡潔に実現すると、入力スイッチおよび相補入力スイッチの双方について制御可能ＭＯＳＦＥＴトランジスタを、そして出力スイッチおよび相補出力スイッチの双方についてダイオード整流器を有するものとなり、その結果、簡単なハードスイッチング時間制御が実行されるとき、非効率的な動作を生じてしまう。しかしながら、出力スイッチとしての受動ダイオードを、ＣＢＳの異なった形態（例えば、単一の能動ＭＯＳＦＥＴスイッチ）かＶＢＳの異なった形態（ダイオードと直列の単一のＭＯＳＦＥＴスイッチ）かのいずれかの制御可能スイッチング装置と単純に置き換えることによって、あらゆる制御可能スイッチの新規のスイッチング時間制御と一緒に、無損失のスイッチング性能が、すなわち、サイズの低減を同時に可能とする実質的な効率の向上がもたらされる。比較として、従来技術の、比較に値するサイズおよび低い５Ｖ電圧出力での性能の、絶縁ソフトスイッチング変換器の典型的には９０％の効率が、新規な無損失絶縁スイッチング変換器においては、広い入力ＤＣ電圧動作範囲にわたって９６％を超えるまでに増大されている。
【０３６６】
新規な発明の特定の実施例がここに記述され、例示されているけれども、当業者には直ちに変更が見出されると認められる。その結果、特許請求の範囲は、そのような変更およびそれの等価物をカバーするように解釈されることが意図されている。
【図面の簡単な説明】
【図１ａ】  従来技術のバック変換器のトポロジー若しくは接続形態を示す。
【図１ｂ】  ＳスイッチおよびＳ’スイッチの相補スイッチングおよび脈動入力電流を示す。
【図２】  ａ〜ｄは、先行技術のソフトスイッチング・バック変換器の４つの回路モデルの１つを示す。ｅは、図１ａのバック変換器においてソフトスイッチングを達成するのに負のピーク値ＩNを必要とする高リプル電流ＩNの必要性を示すタイミング図である。
【図３ａ】  入力スイッチＳ1、相補入力スイッチＳ’1、出力スイッチＳ2および相補出力スイッチＳ’2として理想スイッチを用いる本発明の簡略化された回路図である。
【図３ｂ】  図３ａの変換器の理想スイッチの駆動信号ならびにＯＮ状態およびＯＦＦ状態を定義するスイッチング時間図波形で図３ａの動作を示す。
【図４ａ】  出力スイッチおよび相補出力スイッチをダイオード整流器で実現する本発明の変換器バージョンを示す。
【図４ｂ】  図４ａの２つの制御可能能動ＭＯＳＦＥＴスイッチのハードスイッチング・スイッチング時間制御を示す。
【図５】  スイッチが開いているときスイッチの寄生容量に蓄積されるエネルギーが、スイッチが閉じられるとハードスイッチングの方法でどのようにして全て消散されるかを示す。
【図６ａ】  ４クォードラント・スイッチの記号を示す。
【図６ｂ】  図６ａの示す４クォードラント・スイッチが電流２方向かつ電圧２方向であることを示す。
【図６ｃ】  このスイッチを２つのＭＯＳＦＥＴ装置で実現する１つの可能性を示す。
【図７ａ】  ２クォードラント電流２方向スイッチ（ＣＢＳ）の記号を示す。
【図７ｂ】  図７ａに示される２クォードラント電流２方向スイッチ（ＣＢＳ）が、電流をいずれかの方向に流すが、１極性のみの電圧を遮断若しくはブロックすることを示す。
【図７ｃ】  単一のＭＯＳＦＥＴ装置を用いてこのスイッチを実現する１つの可能性を示す。
【図８ａ】  ２クォードラント電圧２方向スイッチ（ＶＢＳ）の記号を示す。
【図８ｂ】  図８ａに示される２クォードラント電圧２方向スイッチ（ＶＢＳ）が、いずれかの極性の電圧を遮断するが、１方向のみに電流を流すことを示す。
【図８ｃ】  このスイッチを整流ダイオードと直列の単一のＭＯＳＦＥＴ装置を用いて実現する１つの可能性を示す。
【図９ａ】  １つの極性の電圧を遮断し、１方向のみに電流を流す１クォードラント能動スイッチの記号を示す。
【図９ｂ】  図９ａに示される１クォードラント能動スイッチが流す電流の唯一の方向であるクォードラントＩを示す。
【図９ｃ】  このスイッチを１つのＮＰＮバイポーラ・トランジスタを用いて実現する１つの可能性を示す。
【図１０ａ】  １つの極性のみの電圧を遮断し、１方向のみに電流を流す１クォードラント受動スイッチの記号を示す。
【図１０ｂ】  図１０ａに示される１クォードラント受動スイッチの流す電流の唯一の方向であるクォードラントＩＩを示す。
【図１０ｃ】  このスイッチを単一の電流整流器（ダイオード）を用いて実現する１つの可能性を示す。
【図１１ａ】  本発明の回路図を示し、入力スイッチＳ1、相補入力スイッチＳ’1、出力スイッチＳ2および相補出力スイッチＳ’2が電流２方向スイッチ（ＣＢＳ）として実現されている。
【図１１ｂ】  電圧２方向スイッチ（ＶＢＳ）として実現される図１１ａの出力スイッチＳ2を示す。
【図１１ｃ】  ＣＢＳスイッチかＶＢＳスイッチかを用いることができることを意味する理想スイッチの周りの長方形の内側のＣＢＳ／ＶＢＳと指示される記号で置き換えられる図１１ａおよび図１１ｂの出力スイッチを示す。
【図１１ｄ】  太線で強調される構成要素、すなわち、漏れインダクタンスを備える絶縁変圧器、出力スイッチを実現する能動スイッチおよび非常に特別なスイッチング時間制御を備える本発明を示す。
【図１２ａ】  相補出力スイッチのための整流ダイオードおよび３つのＣＢＳスイッチで図８ｄを特別に実現したものを示す。
【図１２ｂ】  図１２ａの変換器についてＤ’からＤへの移行の間の無損失スイッチング時間制御を実現する１つの特定の可能性を示す。
【図１３ａ】  図１２ａの２つの入力ＭＯＳＦＥＴトランジスタをバイポーラ・トランジスタとダイオードで置き換えておよび図１２ｂの同じ無損失スイッチング時間制御で実現したものを示す。
【図１３ｂ】  図１３ａの変換器をＶＢＳ出力スイッチで特別に実現したものを示す。
【図１４ａ】  バイポーラ・トランジスタの代わりにＭＯＳＦＥＴトランジスタを用いるだけで図１３ｂの変換器を実現したものを示す。
【図１４ｂ】  図１３ｂおよび図１４ａの変換器のための無損失スイッチング時間制御を示す。
【図１５ａ】  １０００ｎｓ／ｄｉｖの時間スケールで示される、ハードスイッチングされるＤ’からＤへの移行をもつ実験変換器の波形を示す。
【図１５ｂ】  図１５ａの波形のＤ’からＤへの移行を拡大した図を５０ｎｓ／ｄｉｖの時間スケールでおよび対応するハードスイッチング時間制御で示す。
【図１６ａ】  新規な無損失スイッチングのＤ’からＤへの移行をもつ実験変換器の波形を１０００ｎｓ／ｄｉｖの時間スケールで示す。
【図１６ｂ】  図１６ａの波形のＤ’からＤへの移行を拡大した図を５０ｎｓ／ｄｉｖの時間スケールで対応する無損失スイッチング時間制御で示す。
【図１７ａ】  図３ａの変換器についてインタバルＤＴSの間に得られるスイッチングされたネットワークを示す。
【図１７ｂ】  図３ａの変換器について相補インタバルＤ’ＴSの間に得られるスイッチングされたネットワークを示す。
【図１８】  図３ａの変換器の線形ＤＣ電圧変換比のグラフを示す。
【図１９ａ】  図１１ｃの変換器の閉ループ調整器（レギュレータ）を示す。
【図１９ｂ】  図１１ｃの変換器の出力ＤＣ電圧の調整について電子制御によって提供される可変負荷比Ｄを示す。
【図２０】  図３ａの本発明の３つのインダクタの電流間の基本的な関係を確立するのに用いられる相補インタバルＤ’ＴSの間にスイッチングされるネットワークを示す。
【図２１ａ】  インダクタ電流の正の方向およびインタバルＤＴSの間のキャパシタ電圧の正の極性で図１１ｃの変換器を示す。
【図２１ｂ】  図２１ａの２つのインダクタに存在するＡＣ電圧をＴSの完全なサイクルの間示す。
【図２２】  入力および中間インダクタが単一磁心で結合されて結合インダクタ構造になる本発明の回路図を示す。
【図２３ａ】  入力インダクタは、別々に用いられるとき適当な空気間隙を有さなければならないことを示す。
【図２３ｂ】  導磁度（パーミアンス）Ｐgが空気間隙による入力インダクタの１巻辺りのインダクタンスであるインダクタンス値の劣化を示す。
【図２３ｃ】  中間インダクタが、別々に用いられるとき適当な空気間隙を有さなければならないことを示す。
【図２３ｄ】  空気間隙による中間インダクタのインダクタンス値の劣化を示す。
【図２４ａ】  結合インダクタを実現するには、図２３ａおよび図２３ｃの元々別々のインダクタの２つの空気間隙の合計である空気間隙を有さなければならないことを示す。
【図２４ｂ】  空気間隙の増大によってインダクタンス値の劣化がより高くなりさえする結合磁束対アンペア回数特性を示す。
【図２５ａ】  中間インダクタ巻線のある側に集中する空気間隙で結合インダクタを実現したものを示す。
【図２５ｂ】  漏れインダクタンスが入力インダクタ巻線の側に完全に集中していて、それによって入力インダクタ巻線にゼロ・リプル電流を示す、図２５ａから導かれる回路モデルである。
【図２６ａ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｂ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｃ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｄ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｅ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｆ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｇ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｈ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｉ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｊ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｋ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２６ｌ】  補助キャパシタＣの電流が常にｉ1＋ｉm−ｉ2に等しく、ここで３つのインダクタ電流の正の方向が図２１ａに指定されているという共通の特性を全てが有する、図１１ｃに示される本発明の１２の等価な変形の１つを示す。ただし、補助キャパシタと相補入力スイッチＳ’1を備える枝は、太線で強調されている。
【図２７ａ】  入力側にバイポーラＮＰＮトランジスタを出力側に電流整流器を備える図３ａの本発明の変換器を示す。ただし、相補入力スイッチＳ’1を横切る余分なダイオードはそのスイッチに２方向に電流を流す。
【図２７ｂ】  ２つのバイポーラ・トランジスタの接地されたエミッタでの直接駆動を容易とするようにＰＮＰバイポーラ・トランジスタで相補入力スイッチＳ’1を実現したものを示す。
【図２７ｃ】  図２７ｂの入力スイッチおよび相補入力スイッチをＮチャンネルおよびＰチャンネルＭＯＳＦＥＴ装置でそれぞれ置き換えて示す。
【図２７ｄ】  ２つのＮチャンネルＭＯＳＦＥＴトランジスタのハイの側のドライバ構成を示す。
【図２７ｅ】  図１１ｃの変換器を全てＭＯＳＦＥＴトランジスタで実現したものを示す。
【図２７ｆ】  図１１ｃの本発明を、図９ａにおけるような２つのＭＯＳＦＥＴ装置からなる合成ＯＵＴＰＵＴスイッチＳ2を用いる２つのＮチャンネルＭＯＳＦＥＴトランジスタＳ1およびＳ’1のハイの側のドライバ構成にて、全てＭＯＳＦＥＴトランジスタで実現したものを示す。
【図２７ｇ】  相補入力スイッチＳ’1を、直接駆動構成においてソースの接地されたＰチャンネルＭＯＳＦＥＴで実現した図２７ｆの変換器を示す。
【図２８】  図１１ｃの中間インダクタがＮP：ＮSの巻数比の絶縁変圧器で置き換えられる絶縁実施例を示す。
【図２９ａ】  同等な（カウンターパート）非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｂ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｃ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｄ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｅ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｆ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｇ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図２９ｈ】  同等な非絶縁変換器から得られる本発明の８種類の絶縁変換器の等価物の１つを示す。
【図３０】  図２９ｅの変換器を全てＭＯＳＦＥＴで実現する別の実施例を示す。
【図３１ａ】  図３０の変換器の自己駆動の実施例を示す。
【図３１ｂ】  絶縁変圧器に追加の駆動巻線Ｎdを備える図３０の変換器の自己駆動の実施例を示す。
【図３２】  図３０の変換器の２出力の実施例を示す。
【図３３】  オートトランス（ａｕｔｏｔｒａｎｓｆｏｒｍｅｒ）を用いる本発明の別の実施例を示す。
【図３４】  図３０の変換器の出力スイッチを２つのＭＯＳＦＥＴで実現する別の実施例を示す。
【図３５】  図３４の変換器のＶＢＳ出力スイッチをＰチャンネルＭＯＳＦＥＴ／ダイオードで実現する別の実施例を示す。
【図３６】  図３４の変換器の２出力の実施例を示す。
【図３７】  ＶＢＳ出力スイッチを２つのＭＯＳＦＥＴで実現する図３３の変換器の別の実施例を示す。
【図３８ａ】  ｖL1＝Ｌ1ｄｉ1／ｄｔで記述されるインダクタＬ1についてＡＣ電圧およびリプル電流の波形を示す。
【図３８ｂ】  ｖL2＝−Ｌ2ｄｉ2／ｄｔで記述されるインダクタＬ2についてＡＣ電圧およびリプル電流の波形を示す。
【図３９ａ】  図２１ａの変換器の入力および中間インダクタ電流の和の時間領域波形を示す。
【図３９ｂ】  図２１ａの変換器の出力インダクタ電流の時間領域波形を示す。
【図３９ｃ】  図２１ａの変換器の３つのインダクタのＤＣ電流の合計を示しそれはゼロに等しい。
【図３９ｄ】  結合された３つのリプル電流の時間領域波形を示す。
【図３９ｅ】  図２１ａの変換器の補助キャパシタＣにおける電流のグラフを示し、それはＤ’ＴS時間インタバルの間のみ存在し、Ｄ’ＴS時間インタバルの始まりに正のピークＩPを有し、Ｄ’ＴS時間インタバルの終わりに負のピークＩNを有するＡＣリプル成分のみからなる。
【図４０ａ】  共振インダクタＬrの加えられた本発明の別の実施例を示す。
【図４０ｂ】  全てのスイッチが電流２方向性であって、それらの等価なモデルで表されるときの図４０ａの変換器を示す。
【図４０ｃ】  ＶＢＳ出力スイッチがその等価なモデルで表される図４０ｂの変換器を示す。
【図４１ａ】  相補出力スイッチの代わりにダイオード整流器を備え、Ｄ’からＤへの移行の始まりに相補入力スイッチが開かれた直後の図１１ｃの変換器を示す。
【図４１ｂ】  相補出力スイッチの代わりにダイオード整流器を備え、Ｄ’からＤへの移行の始まりに相補入力スイッチが開かれた直後の図１１ｃの変換器を示す。Ｄ’からＤへの移行の間有効な図４１ａの変換器の等価回路モデルを示す。
【図４１ｃ】  相補出力スイッチの代わりにダイオード整流器を備え、Ｄ’からＤへの移行の始まりに相補入力スイッチが開かれた直後の図１１ｃの変換器を示す。図４１ｂのモデルの簡略化された等価回路モデルを示す。
【図４２】  ａは、Ｄ’からＤへの移行の間、図４１ａの変換器の最終等価回路モデルを示す。ｂは、出力スイッチのタイプが出力スイッチのＯＮとされる特定の瞬間に依存する電圧ｖS2からの：ａ）ｔ1からｔ2へのＣＢＳスイッチ（点線）；ｂ）ｔ2でのＣＢＳ、ＶＢＳまたはダイオード・スイッチ（破線）；ｃ）ｔ2からｔ3までのＶＢＳスイッチ（太線）を示す。
【図４３ａ】  Ｄ’からＤへの移行の無損失スイッチングを可能とする２つのＭＯＳＦＥＴトランジスタで実現されるＶＢＳ出力スイッチで実現される変換器を示す。
【図４３ｂ】  スイッチング損なしに入力スイッチをＯＮとすることを可能とする、図３４ａの変換器のＤ’からＤへの移行の間の入力スイッチ寄生容量の完全な放電を示す。
【図４４ａ】  図４３ａの変換器を示しており、ＶＢＳスイッチは、スイッチング損を低減するように出力スイッチを横切る電圧を低減してＯＮとされる。
【図４４ｂ】  ＶＢＳスイッチがＯＮとされるとき、スイッチング損を低減するように出力スイッチにかかる電圧が低減されることを示す。
【図４５ａ】  出力スイッチがＯＮとされるのを瞬間ｔ2以前のときに限定するＣＢＳ出力スイッチで実現される変換器である。
【図４５ｂ】  ゼロ電圧で出力スイッチがＯＮとされる場合を実線で表し、出力スイッチにかかるいくらかの電圧で早期にＯＮとされることが点線の場合に示される。
【図４６ａ】  出力スイッチおよび相補出力スイッチが電流整流器（ダイオード）として実現される変換器を示す。
【図４６ｂ】  出力スイッチ・ダイオードＣＲ2がＯＮとされるのと同時に入力スイッチＳ1がＯＮとされる特別なケースＤを太線で示し、入力スイッチＳ1がＯＮとされるのが時刻ｔ23まで遅延されるときの波形を点線が示す。
【図４７ａ】  追加の共振インダクタＬrを備える変換器を示す。
【図４７ｂ】  Ｄ’からＤへの移行の複数の場合（１乃至６）を示し、それらは、出力スイッチの実現されるタイプ（ＣＢＳ、ダイオードまたはＶＢＳ）および出力スイッチＳ2がＯＮとされるときの移行インタバルの間の特定の時刻の双方に依存して起こり得る。
【図４８ａ】  共振サブインタバルを記述する回路モデルの進行を示す。
【図４８ｂ】  共振サブインタバルを記述する回路モデルの進行を示す。
【図４８ｃ】  共振サブインタバルを記述する回路モデルの進行を示す。
【図４８ｄ】  共振サブインタバルを記述する回路モデルの進行を示す。
【図４９ａ】  ＣＢＳ出力スイッチと共振インダクタを備える図４７ｂのケース１について変換器を示す。
【図４９ｂ】  相補入力スイッチがＯＦＦとされて結果としてブースト・サブインタバルを生じる前に出力スイッチがＯＮとされるときの図４９ａの変換器について関係する波形を示す。
【図５０ａ】  Ｄ’からＤへの移行の間のブースト・サブインタバルについて図４９ａの変換器の等価回路モデルを示す。
【図５０ｂ】  Ｄ’からＤへの移行の間の共振サブインタバルについて図４９ａの変換器の等価回路モデルを示す。
【図５０ｃ】  １つのタイミング図で、３つの共振電圧成分と、結果として得られる入力スイッチの電圧を示し、かつ別のタイミング図で、３つの共振電流成分と、結果として得られる合計共振電流およびＤ’からＤへの移行の間の特別なスイッチング時間制御を示す。
【図５１ａ】  Ｄ’からＤへの移行の間の電流−反転サブインタバルについての回路モデルを示す。
【図５１ｂ】  以下に続く安定状態のＤＴSインタバルの始まりでの発振を記述する回路モデルを示す。
【図５１ｃ】  図４０ｄおよび図５１ｂの等価回路によってモデル化される、電流−反転サブインタバルの間および安定状態ＤＴSインタバルの始まりの特性波形を示す。
【図５２ａ】  ＣＢＳ出力スイッチと共振インダクタを備える図４７ｂのケース２についての変換器を示す。
【図５２ｂ】  相補入力スイッチＳ’1がＯＦＦとされるのと同時に出力スイッチＳ2がＯＮとされるときのケース２についての特性波形を示す。
【図５３ａ】  Ｄ＝０．５での入力スイッチの寄生容量の完全な放電およびゼロ電圧で入力スイッチがＯＮとされるのを示す。
【図５３ｂ】  入力スイッチがＯＮとされるのがそのスイッチにおいて最小電圧だけ過ぎる遅延が、実質的なハードスイッチング損を導き得ることを示す。
【図５３ｃ】  ０．５より高い負荷比で完全な放電も起こっているが、共振電流は図５３ａの場合におけるようにゼロまで低減されないことを示す。
【図５３ｄ】  共振放電の有効性が、大きなハードスイッチング電圧の残るＤ＝０．２５での負荷比に強く依存することを示す。
【図５４ａ】  ＣＢＳ出力スイッチと共振インダクタを備える図４７ｂのケース３についての変換器を示す。
【図５４ｂ】  相補入力スイッチがＯＦＦとされた後であるが、出力スイッチのボディ・ダイオードがＯＮとされる前に、出力スイッチＳ2がＯＮとされ、結果としてＶ12電圧までの線形サブインタバルを生じ、それに共振サブインタバルが続くときのケース３の特性波形を示す。
【図５５ａ】  出力スイッチおよび相補出力スイッチのための電流整流器（ダイオード）と共振インダクタを備える図４７ｂのケース４についての変換器を示す。
【図５５ｂ】  傾斜ＩN／Ｃrをもつケース４の特性波形を太線で示し、一方傾斜が３倍増大されて３ＩN／Ｃrとなった場合を表す波形を点線で示す。
【図５６ａ】  出力スイッチが２つのＭＯＳＦＥＴトランジスタと共振インダクタとで実現される図４７ｂのケース５についての変換器を示す。
【図５６ｂ】  ＶＢＳスイッチを実現することによって可能となった、出力スイッチ端子における電圧反転を示す。
【図５７ａ】  ＶＢＳ出力スイッチが２つのＭＯＳＦＥＴトランジスタと共振インダクタとで実現される図４７ｂのケース６についての変換器を示す。
【図５７ｂ】  入力スイッチ電圧がｔ3で完全にゼロに低減し、その瞬間入力スイッチがゼロ・スイッチング損でＯＮとされる線形放電インタバルを示す。
【図５８ａ】  線形放電サブインタバルの間の図５７ａの変換器の等価回路モデルを示す。
【図５８ｂ】  電流−反転サブインタバルの間の図５７ａにおける変換器の等価回路モデルを示す。
【図５８ｃ】  安定状態ＤＴSインタバルの始まりでの発振を予想するための図５７ａにおける変換器の等価回路モデルを示す。
【図５８ｄ】  Ｄ’からＤへの変移の間の特性波形を示す。
【図５９ａ】  ２ＭＯＳＦＥＴのＶＢＳ出力スイッチおよび図５９ｂの波形に示されるケースＩのｎ：１のステップダウン巻数比を備える絶縁変換器を示す。
【図５９ｂ】  非絶縁変換器の出力スイッチのハードスイッチングされる電圧Ｖgが絶縁変換器における巻数比ｎで（−Ｖg／ｎ）に低減され、高ステップダウン比についてハードスイッチング損を無視できるものとすることを示し、その波形にケースＩのｎ：１のステップダウン巻数比が示される。
【図６０ａ】  ＣＢＳ出力スイッチと図４７ｂの波形に示されるケースＩＩのｎ：１のステップダウン巻数比を備える絶縁変換器を示す。
【図６０ｂ】  出力スイッチのハードスイッチング電圧がその巻数比ｎによって低減されることを図４７ｂが示す絶縁変換器である。
【図６１ａ】  出力スイッチが低パワーＭＯＳＦＥＴＳ2および高パワー外部電流整流器ＣＲ2（ダイオード）を備える絶縁変換器を示す。
【図６１ｂ】  出力ＭＯＳＦＥＴスイッチＳ2が、共振移行サブインタバルの間用いられてスイッチング損を削減し、その後外部ダイオードが導通を引き継ぐときＯＦＦであることを示す。
【図６２ａ】  小さな変圧器磁化インダクタンスＬmと補助キャパシタＣの大きなリプル電流ＩNとを持つ絶縁変圧器を有する絶縁変換器を示す。
【図６２ｂ】  図６２ａの絶縁変換器が結果として生じる大きな共振電流放電を示す。
【図６３ａ】  出力スイッチの寄生容量ＣS2が含まれる図５５ａの変換器の等価回路モデルを示す。
【図６３ｂ】  ３つの場合、すなわち：１）α＝０；β＝０．８；δ＝１、２）α＝１；β＝０．８；δ＝１、３）α＝１；β＝０．８；δ＝１．６４の特性波形を示す。
【図６４ａ】  パラメータβの様々な値についてのキャパシタ比αの関数として低減係数γを示す。
【図６４ｂ】  αおよびβの関数として電流増加係数δを示す。
【図６５】  ａは、ＤからＤ’への移行であって、非対称の無損失スイッチングの間、および出力スイッチがＯＮであるサブインタバルの間の等価回路を示す。ｂは、出力スイッチがＯＦＦであるサブインタバルの間の等価回路を示す。ｃは、図６５ａおよび図６５ｂの等価回路によってモデル化される２つのサブインタバルの間の特性波形を示す。
【図６６】  ａは、ＤからＤ’への移行であって、非対称の無損失スイッチングの間、および入力スイッチがＯＮとされるサブインタバルの間の等価回路を示す。ｂは、入力スイッチがＯＦＦとされるサブインタバルの間の等価回路を示す。ｃは、前記２つのサブインタバルの間の特性波形を示す。
【図６７ａ】  共振インダクタが含まれるＤからＤ’への移行の間、および相補出力スイッチがＯＦＦとされるサブインタバルの間の等価回路を示す。
【図６７ｂ】  相補出力スイッチがＯＮとされるサブインタバルの間の等価回路を示す。
【図６７ｃ】  前記２つのサブインタバルの間の特性波形を示す。
【図６８ａ】  追加の共振キャパシタＣraがどのように、図６８ｂの波形に太線で示されるように移行インタバルを増大させ、短い移行インタバル（図６８ｂにおける点線）および半導体スイッチの高速スイッチング時間によって引き起こされる損失を削減するのかを示す。
【図６８ｂ】  太線が、追加の共振キャパシタＣraにより増大される移行インタバルを示し、点線が、追加の共振キャパシタＣraにより削減される損失を引き起こす短い移行インタバルを示す。
【図６９ａ】  ＤからＤ’への移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図６９ｂ】  ＤからＤ’への移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図６９ｃ】  ＤからＤ’への移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図６９ｄ】  ＤからＤ’への移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図７０ａ】  ＤからＤ’への移行に関係するインダクタの電流の関係のグラフを示す。
【図７０ｂ】  図６９ａ乃至図６９ｄの４つの変換器回路の状態によってモデル化されるＤからＤ’への移行に関係する特性スイッチング時間制御波形およびそれぞれのスイッチ電圧のグラフを示す。
【図７１ａ】  Ｄ’からＤへの移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図７１ｂ】  Ｄ’からＤへの移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図７１ｃ】  Ｄ’からＤへの移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図７１ｄ】  Ｄ’からＤへの移行に関係する図４５ａの変換器の４つの変換器回路状態の１つを示す。
【図７２ａ】  Ｄ’からＤへの移行に関係するインダクタの電流の関係のグラフを示す。
【図７２ｂ】  図７１ａ乃至図７１ｄの４つの変換器回路状態によってモデル化されるＤ’からＤへの移行に関係する特性スイッチング時間制御波形およびそれぞれのスイッチ電圧のグラフを示す。
【図７３ａ】  ＤからＤ’への移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態の１つを示す。
【図７３ｂ】  ＤからＤ’への移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態の１つを示す。
【図７３ｃ】  ＤからＤ’への移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態の１つを示す。
【図７３ｄ】  ＤからＤ’への移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態の１つを示す。
【図７３ｅ】  ＤからＤ’への移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態の１つを示す。
【図７４】  図７３ａ乃至図７３ｅの５つの変換器回路状態によって記述されるＤからＤ’への移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図７５ａ】  図４９ｂのケース１のＤ’からＤへの移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態を示す。
【図７５ｂ】  図４９ｂのケース１のＤ’からＤへの移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態を示す。
【図７５ｃ】  図４９ｂのケース１のＤ’からＤへの移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態を示す。
【図７５ｄ】  図４９ｂのケース１のＤ’からＤへの移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態を示す。
【図７５ｅ】  図４９ｂのケース１のＤ’からＤへの移行に関係する共振インダクタを備える図４９ａの変換器の５つの変換器回路状態を示す。
【図７６】  図７５ａ乃至図７５ｅの５つの変換器回路状態によって記述されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図７７ａ】  図５２ｂのケース２のＤ’からＤへの移行に関係する図５２ａの変換器の４つの変換器回路状態を示す。
【図７７ｂ】  図５２ｂのケース２のＤ’からＤへの移行に関係する図５２ａの変換器の４つの変換器回路状態を示す。
【図７７ｃ】  図５２ｂのケース２のＤ’からＤへの移行に関係する図５２ａの変換器の４つの変換器回路状態を示す。
【図７７ｄ】  図５２ｂのケース２のＤ’からＤへの移行に関係する図５２ａの変換器の４つの変換器回路状態を示す。
【図７８】  図７７ａ乃至図７７ｄの４つの変換器回路状態によって記述されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図７９ａ】  図５４ｂのケース３のＤ’からＤへの移行に関係する図５４ａの変換器の５つの変換器回路状態を示す。
【図７９ｂ】  図５４ｂのケース３のＤ’からＤへの移行に関係する図５４ａの変換器の５つの変換器回路状態を示す。
【図７９ｃ】  図５４ｂのケース３のＤ’からＤへの移行に関係する図５４ａの変換器の５つの変換器回路状態を示す。
【図７９ｄ】  図５４ｂのケース３のＤ’からＤへの移行に関係する図５４ａの変換器の５つの変換器回路状態を示す。
【図７９ｅ】  図５４ｂのケース３のＤ’からＤへの移行に関係する図５４ａの変換器の５つの変換器回路状態を示す。
【図８０】  図５４ａの変換器について図７９ａ乃至図７９ｅの５つの変換器回路状態によってモデル化されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図８１ａ】  図５５ｂのケース４のＤ’からＤへの移行に関係する図５５ａの変換器の５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）の１つを示す。
【図８１ｂ】  図５５ｂのケース４のＤ’からＤへの移行に関係する図５５ａの変換器の５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）の１つを示す。
【図８１ｃ】  図５５ｂのケース４のＤ’からＤへの移行に関係する図５５ａの変換器の５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）の１つを示す。
【図８１ｄ】  図５５ｂのケース４のＤ’からＤへの移行に関係する図５５ａの変換器の５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）の１つを示す。
【図８１ｅ】  図５５ｂのケース４のＤ’からＤへの移行に関係する図５５ａの変換器の５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）の１つを示す。
【図８２】  図５５ａの変換器について図８１ａ乃至図８１ｅの５つの変換器回路状態（ダイオード、電流整流器がＭＯＳＦＥＴで置き換えられたもの）によってモデル化されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図８３ａ】  対称的な無損失スイッチングの場合として図６６ｃに示されるＤからＤ’への移行に関係する２ＭＯＳＦＥＴのＶＢＳスイッチを備える図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８３ｂ】  対称的な無損失スイッチングの場合として図６６ｃに示されるＤからＤ’への移行に関係する２ＭＯＳＦＥＴのＶＢＳスイッチを備える図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８３ｃ】  対称的な無損失スイッチングの場合として図６６ｃに示されるＤからＤ’への移行に関係する２ＭＯＳＦＥＴのＶＢＳスイッチを備える図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８３ｄ】  対称的な無損失スイッチングの場合として図６６ｃに示されるＤからＤ’への移行に関係する２ＭＯＳＦＥＴのＶＢＳスイッチを備える図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８４ａ】  ＤからＤ’への移行に関係するインダクタの電流の関係のグラフを示す。
【図８４ｂ】  図４３ａの変換器についての図８３ａ乃至図８３ｄの４つの変換器回路状態によってモデル化されるＤからＤ’への移行の間の、特性スイッチング時間制御波形およびそれぞれのスイッチ電圧のグラフを示す。
【図８５ａ】  図４３ｂにケースＡとして示されるＤ’からＤへの移行に関係する図４３ａの変換器の４つの変換器回路状態を示す。
【図８５ｂ】  図４３ｂにケースＡとして示されるＤ’からＤへの移行に関係する図４３ａの変換器の４つの変換器回路状態を示す。
【図８５ｃ】  図４３ｂにケースＡとして示されるＤ’からＤへの移行に関係する図４３ａの変換器の４つの変換器回路状態を示す。
【図８５ｄ】  図４３ｂにケースＡとして示されるＤ’からＤへの移行に関係する図４３ａの変換器の４つの変換器回路状態を示す。
【図８６ａ】  Ｄ’からＤへの移行に関係するインダクタの電流の関係のグラフを示す。
【図８６ｂ】  図４３ａの変換器についての図８５ａ乃至図８５ｄの４つの変換器回路状態によってモデル化されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形およびそれぞれのスイッチ電圧のグラフを示す。
【図８７ａ】  図６５ｃに非対称の無損失スイッチングの場合として示されるＤからＤ’への移行に関係する図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８７ｂ】  図６５ｃに非対称の無損失スイッチングの場合として示されるＤからＤ’への移行に関係する図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８７ｃ】  図６５ｃに非対称の無損失スイッチングの場合として示されるＤからＤ’への移行に関係する図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８７ｄ】  図６５ｃに非対称の無損失スイッチングの場合として示されるＤからＤ’への移行に関係する図４３ａの変換器の４つの変換器回路状態の１つを示す。
【図８８ａ】  ＤからＤ’への移行に関係するインダクタの電流の関係のグラフを示す。
【図８８ｂ】  図４３ａの変換器についての図８７ａ乃至図８７ｄの４つの変換器回路状態によってモデル化されるＤからＤ’への移行の間の、特性スイッチング時間制御波形およびそれぞれのスイッチ電圧のグラフを示す。
【図８９ａ】  共振インダクタンスが含まれるＤからＤ’への移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図８９ｂ】  共振インダクタンスが含まれるＤからＤ’への移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図８９ｃ】  共振インダクタンスが含まれるＤからＤ’への移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図８９ｄ】  共振インダクタンスが含まれるＤからＤ’への移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図８９ｅ】  共振インダクタンスが含まれるＤからＤ’への移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９０】  図５７ａの変換器についての図８９ａ乃至図８９ｅの５つの変換器回路状態によってモデル化されるＤからＤ’への移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフを示す。
【図９１ａ】  共振インダクタンスが含まれるＤ’からＤへの移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９１ｂ】  共振インダクタンスが含まれるＤ’からＤへの移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９１ｃ】  共振インダクタンスが含まれるＤ’からＤへの移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９１ｄ】  共振インダクタンスが含まれるＤ’からＤへの移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９１ｅ】  共振インダクタンスが含まれるＤ’からＤへの移行に関係する図５７ａの変換器の５つの変換器回路状態の１つを示す。
【図９２】  図５７ａの変換器についての図９１ａ乃至図９１ｅの５つの変換器回路状態によってモデル化されるＤ’からＤへの移行の間の、特性スイッチング時間制御波形、それぞれのスイッチ電圧および入力キャパシタ電流のグラフである。
【図９３ａ】  後縁（Ｄ’からＤへの移行）が、ハードスイッチングされなければならないときの２０ＶのＶgレベルでクランプされる入力スイッチＳ1（上のトレース）の測定された電圧波形、および出力スイッチＳ2（下のトレース）の電圧波形のオシロスコープのトレースを示す。
【図９３ｂ】  入力スイッチおよび相補入力スイッチのゲート駆動ならびに入力スイッチのドレイン−ソース電圧をそれぞれ示す下の３つの拡大トレースと共に、図９３ａのＤ’からＤへの移行の拡大図を示す。
【図９４ａ】  Ｓ1およびＳ2スイッチの測定された電圧波形のオシロスコープのトレースをより高い入力電圧Ｖg＝４０Ｖについて示し、Ｓ1スイッチのクランピング電圧が４０Ｖであって、ハードスイッチング損を増大しているものを示す。
【図９４ｂ】  Ｓ1およびＳ2スイッチの測定された電圧波形のオシロスコープのトレースをより低い入力電圧Ｖg＝１３Ｖについて示し、Ｓ1スイッチのクランピング電圧が１３Ｖであって、ハードスイッチング損を低減しているものを示す。
【図９５】  図９４ｂにおけるのと同じ波形を、２．５倍大きな時間スケールで示し、Ｓ1スイッチの電圧の後端における平坦な部分が消失するようにタイミングが調整された後のみを示す。
【図９６】  共振インダクタＬr＝０．７５μＨを追加する効果を示すもので、入力スイッチＳ1（上のトレース）の電圧のオシロスコープのトレースを、そのスイッチをＯＮとするのが遅れ過ぎて発振が起きるときのＶg＝２０Ｖについて示し、および下の３つのトレースは、入力スイッチおよび相補入力スイッチのゲート駆動、ならびに入力スイッチの電圧を描くＤ’からＤへの移行の拡大図である。
【図９７】  Ｄ＝０．２５、Ｖg＝４０Ｖのような低負荷比での動作を示し、ここで下の３つのトレースはＤ’からＤへの移行の拡大トレースである。
【図９８ａ】  電流整流器（ダイオード）を備える図５５ａの変換器の無損失スイッチング動作を示す。
【図９８ｂ】  図９８ａのＤからＤ’への移行の拡大図を示す。
【図９８ｃ】  図９８ａのＤ’からＤへの移行の拡大図を示す。
【図９８ｄ】  図９８ａの同じＤ’からＤへの移行であるが、入力スイッチをＯＮとするのが遅れて共振発振を強調するときのものを示す。
【図９９ａ】  ２つの共振電流成分をもつ３００Ｖから５Ｖの変換器の測定された波形を示す。
【図９９ｂ】  図９９ａのＤからＤ’への移行の拡大図を示す。
【図９９ｃ】  図９９ａのＤ’からＤへの移行の拡大図を示す。
【図１００】  ３つの共振電流成分をもつ高入力電圧変換器の測定された波形を示す。
【図１０１】  ２００ｋＨｚのスイッチング周波数での入力スイッチの電圧（上のトレース）および４クォードラント出力スイッチの電圧（下のトレース）の対称的な無損失スイッチング波形のオッシロスコープのトレースを示す。
【図１０２】  ２００ｋＨｚのスイッチング周波数での入力スイッチの電圧（上のトレース）および４クォードラント出力スイッチの電圧（下のトレース）の非対称的な無損失スイッチング波形のオッシロスコープのトレースを示す。
【図１０３】  追加した共振インダクタを用いるＶＢＳ出力スイッチを備える非絶縁変換器の場合を示し、２００ｋＨｚのスイッチング周波数での入力スイッチの電圧（上のトレース）、４クォードラント出力スイッチの電圧（中のトレース）および相補出力スイッチＳ’2の電圧の無損失スイッチング波形のオッシロスコープのトレースを示す。
【図１０４ａ】  ４クォードラントＶＢＳ出力スイッチを備える絶縁変換器の場合を示し、入力スイッチの無損失スイッチング電圧波形（上のトレース）、出力スイッチがＯＮとされるレベルである−１６．７Ｖを示す４クォードラント出力スイッチの電圧（中のトレース）および４５０Ｖの入力電圧での相補出力スイッチＳ’2の電圧（下のトレース）を示す。
【図１０４ｂ】  図１０４ａのＤからＤ’への移行の間の波形の拡大図を示す。
【図１０４ｃ】  Ｖg＝４５０Ｖについて入力スイッチのゼロ・ボルトまで下がる無損失スイッチング移行を確認する、図１０４ａのＤ’からＤへの移行の間の波形の拡大図である。
【図１０５】  入力ＤＣ電圧が３８Ｖから６８Ｖまでの広い入力電圧範囲にわたる実験的な５０Ｖから５Ｖの絶縁変換器について得られる測定された効率のグラフを示す。
【図１ａ】
0003665054.tif 000007
【図１ｂ】
0003665054.tif 000008
【図２】
0003665054.tif 000009
【図３ａ】
0003665054.tif 000010
【図３ｂ】
0003665054.tif 000011
【図４ａ】
0003665054.tif 000012
【図４ｂ】
0003665054.tif 000013
【図５】
0003665054.tif 000014
【図６ａ】
0003665054.tif 000015
【図６ｂ】
0003665054.tif 000016
【図６ｃ】
0003665054.tif 000017
【図７ａ】
0003665054.tif 000018
【図７ｂ】
0003665054.tif 000019
【図７ｃ】
0003665054.tif 000020
【図８ａ】
0003665054.tif 000021
【図８ｂ】
0003665054.tif 000022
【図８ｃ】
0003665054.tif 000023
【図９ａ】
0003665054.tif 000024
【図９ｂ】
0003665054.tif 000025
【図９ｃ】
0003665054.tif 000026
【図１０ａ】
0003665054.tif 000027
【図１０ｂ】
0003665054.tif 000028
【図１０ｃ】
0003665054.tif 000029
【図１１ａ】
0003665054.tif 000030
【図１１ｂ】
0003665054.tif 000031
【図１１ｃ】
0003665054.tif 000032
【図１１ｄ】
0003665054.tif 000033
【図１２ａ】
0003665054.tif 000034
【図１２ｂ】
0003665054.tif 000035
【図１３ａ】
0003665054.tif 000036
【図１３ｂ】
0003665054.tif 000037
【図１４ａ】
0003665054.tif 000038
【図１４ｂ】
0003665054.tif 000039
【図１５ａ】
0003665054.tif 000040
【図１５ｂ】
0003665054.tif 000041
【図１６ａ】
0003665054.tif 000042
【図１６ｂ】
0003665054.tif 000043
【図１７ａ】
0003665054.tif 000044
【図１７ｂ】
0003665054.tif 000045
【図１８】
0003665054.tif 000046
【図１９ａ】
0003665054.tif 000047
【図１９ｂ】
0003665054.tif 000048
【図２０】
0003665054.tif 000049
【図２１ａ】
0003665054.tif 000050
【図２１ｂ】
0003665054.tif 000051
【図２２】
0003665054.tif 000052
【図２３ａ】
0003665054.tif 000053
【図２３ｂ】
0003665054.tif 000054
【図２３ｃ】
0003665054.tif 000055
【図２３ｄ】
0003665054.tif 000056
【図２４ａ】
0003665054.tif 000057
【図２４ｂ】
0003665054.tif 000058
【図２５ａ】
0003665054.tif 000059
【図２５ｂ】
0003665054.tif 000060
【図２６ａ】
0003665054.tif 000061
【図２６ｂ】
0003665054.tif 000062
【図２６ｃ】
0003665054.tif 000063
【図２６ｄ】
0003665054.tif 000064
【図２６ｅ】
0003665054.tif 000065
【図２６ｆ】
0003665054.tif 000066
【図２６ｇ】
0003665054.tif 000067
【図２６ｈ】
0003665054.tif 000068
【図２６ｉ】
0003665054.tif 000069
【図２６ｊ】
0003665054.tif 000070
【図２６ｋ】
0003665054.tif 000071
【図２６ｌ】
0003665054.tif 000072
【図２７ａ】
0003665054.tif 000073
【図２７ｂ】
0003665054.tif 000074
【図２７ｃ】
0003665054.tif 000075
【図２７ｄ】
0003665054.tif 000076
【図２７ｅ】
0003665054.tif 000077
【図２７ｆ】
0003665054.tif 000078
【図２７ｇ】
0003665054.tif 000079
【図２８】
0003665054.tif 000080
【図２９ａ】
0003665054.tif 000081
【図２９ｂ】
0003665054.tif 000082
【図２９ｃ】
0003665054.tif 000083
【図２９ｄ】
0003665054.tif 000084
【図２９ｅ】
0003665054.tif 000085
【図２９ｆ】
0003665054.tif 000086
【図２９ｇ】
0003665054.tif 000087
【図２９ｈ】
0003665054.tif 000088
【図３０】
0003665054.tif 000089
【図３１ａ】
0003665054.tif 000090
【図３１ｂ】
0003665054.tif 000091
【図３２】
0003665054.tif 000092
【図３３】
0003665054.tif 000093
【図３４】
0003665054.tif 000094
【図３５】
0003665054.tif 000095
【図３６】
0003665054.tif 000096
【図３７】
0003665054.tif 000097
【図３８ａ】
0003665054.tif 000098
【図３８ｂ】
0003665054.tif 000099
【図３９ａ】
0003665054.tif 000100
【図３９ｂ】
0003665054.tif 000101
【図３９ｃ】
0003665054.tif 000102
【図３９ｄ】
0003665054.tif 000103
【図３９ｅ】
0003665054.tif 000104
【図４０ａ】
0003665054.tif 000105
【図４０ｂ】
0003665054.tif 000106
【図４０ｃ】
0003665054.tif 000107
【図４１ａ】
0003665054.tif 000108
【図４１ｂ】
0003665054.tif 000109
【図４１ｃ】
0003665054.tif 000110
【図４２】
0003665054.tif 000111
【図４３ａ】
0003665054.tif 000112
【図４３ｂ】
0003665054.tif 000113
【図４４ａ】
0003665054.tif 000114
【図４４ｂ】
0003665054.tif 000115
【図４５ａ】
0003665054.tif 000116
【図４５ｂ】
0003665054.tif 000117
【図４６ａ】
0003665054.tif 000118
【図４６ｂ】
0003665054.tif 000119
【図４７ａ】
0003665054.tif 000120
【図４７ｂ】
0003665054.tif 000121
【図４８ａ】
0003665054.tif 000122
【図４８ｂ】
0003665054.tif 000123
【図４８ｃ】
0003665054.tif 000124
【図４８ｄ】
0003665054.tif 000125
【図４９ａ】
0003665054.tif 000126
【図４９ｂ】
0003665054.tif 000127
【図５０ａ−ｃ】
0003665054.tif 000128
【図５１ａ−ｃ】
0003665054.tif 000129
【図５２ａ】
0003665054.tif 000130
【図５２ｂ】
0003665054.tif 000131
【図５３ａ】
0003665054.tif 000132
【図５３ｂ】
0003665054.tif 000133
【図５３ｃ】
0003665054.tif 000134
【図５３ｄ】
0003665054.tif 000135
【図５４ａ】
0003665054.tif 000136
【図５４ｂ】
0003665054.tif 000137
【図５５ａ】
0003665054.tif 000138
【図５５ｂ】
0003665054.tif 000139
【図５６ａ】
0003665054.tif 000140
【図５６ｂ】
0003665054.tif 000141
【図５７ａ】
0003665054.tif 000142
【図５７ｂ】
0003665054.tif 000143
【図５８ａ−ｄ】
0003665054.tif 000144
【図５９ａ】
0003665054.tif 000145
【図５９ｂ】
0003665054.tif 000146
【図６０ａ】
0003665054.tif 000147
【図６０ｂ】
0003665054.tif 000148
【図６１ａ】
0003665054.tif 000149
【図６１ｂ】
0003665054.tif 000150
【図６２ａ】
0003665054.tif 000151
【図６２ｂ】
0003665054.tif 000152
【図６３ａ】
0003665054.tif 000153
【図６３ｂ】
0003665054.tif 000154
【図６４ａ】
0003665054.tif 000155
【図６４ｂ】
0003665054.tif 000156
【図６５】
0003665054.tif 000157
【図６６】
0003665054.tif 000158
【図６７ａ−ｃ】
0003665054.tif 000159
【図６８ａ】
0003665054.tif 000160
【図６８ｂ】
0003665054.tif 000161
【図６９ａ】
0003665054.tif 000162
【図６９ｂ】
0003665054.tif 000163
【図６９ｃ】
0003665054.tif 000164
【図６９ｄ】
0003665054.tif 000165
【図７０ａ】
0003665054.tif 000166
【図７０ｂ】
0003665054.tif 000167
【図７１ａ】
0003665054.tif 000168
【図７１ｂ】
0003665054.tif 000169
【図７１ｃ】
0003665054.tif 000170
【図７１ｄ】
0003665054.tif 000171
【図７２ａ】
0003665054.tif 000172
【図７２ｂ】
0003665054.tif 000173
【図７３ａ】
0003665054.tif 000174
【図７３ｂ】
0003665054.tif 000175
【図７３ｃ】
0003665054.tif 000176
【図７３ｄ】
0003665054.tif 000177
【図７３ｅ】
0003665054.tif 000178
【図７４】
0003665054.tif 000179
【図７５ａ】
0003665054.tif 000180
【図７５ｂ】
0003665054.tif 000181
【図７５ｃ】
0003665054.tif 000182
【図７５ｄ】
0003665054.tif 000183
【図７５ｅ】
0003665054.tif 000184
【図７６】
0003665054.tif 000185
【図７７ａ】
0003665054.tif 000186
【図７７ｂ】
0003665054.tif 000187
【図７７ｃ】
0003665054.tif 000188
【図７７ｄ】
0003665054.tif 000189
【図７８】
0003665054.tif 000190
【図７９ａ】
0003665054.tif 000191
【図７９ｂ】
0003665054.tif 000192
【図７９ｃ】
0003665054.tif 000193
【図７９ｄ】
0003665054.tif 000194
【図７９ｅ】
0003665054.tif 000195
【図８０】
0003665054.tif 000196
【図８１ａ】
0003665054.tif 000197
【図８１ｂ】
0003665054.tif 000198
【図８１ｃ】
0003665054.tif 000199
【図８１ｄ】
0003665054.tif 000200
【図８１ｅ】
0003665054.tif 000201
【図８２】
0003665054.tif 000202
【図８３ａ】
0003665054.tif 000203
【図８３ｂ】
0003665054.tif 000204
【図８３ｃ】
0003665054.tif 000205
【図８３ｄ】
0003665054.tif 000206
【図８４ａ】
0003665054.tif 000207
【図８４ｂ】
0003665054.tif 000208
【図８５ａ】
0003665054.tif 000209
【図８５ｂ】
0003665054.tif 000210
【図８５ｃ】
0003665054.tif 000211
【図８５ｄ】
0003665054.tif 000212
【図８６ａ】
0003665054.tif 000213
【図８６ｂ】
0003665054.tif 000214
【図８７ａ】
0003665054.tif 000215
【図８７ｂ】
0003665054.tif 000216
【図８７ｃ】
0003665054.tif 000217
【図８７ｄ】
0003665054.tif 000218
【図８８ａ】
0003665054.tif 000219
【図８８ｂ】
0003665054.tif 000220
【図８９ａ】
0003665054.tif 000221
【図８９ｂ】
0003665054.tif 000222
【図８９ｃ】
0003665054.tif 000223
【図８９ｄ】
0003665054.tif 000224
【図８９ｅ】
0003665054.tif 000225
【図９０】
0003665054.tif 000226
【図９１ａ】
0003665054.tif 000227
【図９１ｂ】
0003665054.tif 000228
【図９１ｃ】
0003665054.tif 000229
【図９１ｄ】
0003665054.tif 000230
【図９１ｅ】
0003665054.tif 000231
【図９２】
0003665054.tif 000232
【図９３ａ】
0003665054.tif 000233
【図９３ｂ】
0003665054.tif 000234
【図９４ａ】
0003665054.tif 000235
【図９４ｂ】
0003665054.tif 000236
【図９５】
0003665054.tif 000237
【図９６】
0003665054.tif 000238
【図９７】
0003665054.tif 000239
【図９８ａ】
0003665054.tif 000240
【図９８ｂ】
0003665054.tif 000241
【図９８ｃ】
0003665054.tif 000242
【図９８ｄ】
0003665054.tif 000243
【図９９ａ】
0003665054.tif 000244
【図９９ｂ】
0003665054.tif 000245
【図９９ｃ】
0003665054.tif 000246
【図１００】
0003665054.tif 000247
【図１０１】
0003665054.tif 000248
【図１０２】
0003665054.tif 000249
【図１０３】
0003665054.tif 000250
【図１０４ａ】
0003665054.tif 000251
【図１０４ｂ】
0003665054.tif 000252
【図１０４ｃ】
0003665054.tif 000253
【図１０５】
0003665054.tif 000254