(57)【特許請求の範囲】
【請求項１】
ＰＮＰ型トランジスタにて構成された第１カレントミラー回路と、
外部からの入力信号に応じて、上記第１カレントミラー回路の入力側トランジスタのコレクタに定電流を流すスイッチング部と、
ＮＰＮ型トランジスタにて構成された第２カレントミラー回路からなり、入力側トランジスタのコレクタが上記第１のカレントミラー回路の出力側トランジスタのコレクタに接続され、入出力両側のトランジスタで共通に接続されたエミッタが上記駆動用トランジスタのベースに接続され、上記第１カレントミラー回路の出力側トランジスタのコレクタ電流を増幅する増幅部と、
該増幅部の出力電流をベース電流として動作し、コレクタ或はエミッタに接続された負荷を駆動する駆動用トランジスタと、
ベースが上記第２カレントミラー回路の出力側トランジスタのエミッタに接続され、エミッタが第１抵抗を介して上記駆動用トランジスタのエミッタに接続された検出用トランジスタを有し、該検出用トランジスタのコレクタ電流が所定値以上になると検出信号を出力する過電流検出部と、
を備えることを特徴とするドライバ回路。
【請求項２】
上記第１カレントミラー回路のミラー比ｍと、上記第２カレントミラー回路のミラー比ｎとの関係が、ｎ＞ｍ≧１であることを特徴とする請求項１に記載のドライバ回路。
【請求項３】
請求項１又は２に記載のドライバ回路において、
上記第２カレントミラー回路の出力側トランジスタのコレクタと上記駆動用トランジスタのベースとの間に第２抵抗を直列接続したことを特徴とするドライバ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷を駆動する駆動用トランジスタのベース電流を、ＰＮＰ型トランジスタからなるカレントミラー回路により供給するドライバ回路に関し、特に半導体集積化されたドライバ回路に関する。
【０００２】
【従来の技術】
従来より、この種のドライバ回路の一つとして、図８に示すように、電源端子Ｄと出力端子Ｏとの間に接続された負荷Ｌを駆動するローサイドドライバ１０２が知られている。
【０００３】
このローサイドドライバ１０２は、エミッタが接地された一対のＮＰＮ型トランジスタＴ２，Ｔ３にて構成されたカレントミラー回路１４（ミラー比ｌ≧１）、トランジスタＴ２のコレクタに所定の定電流Ｉ１を供給する定電流回路１０、エミッタ及びコレクタがトランジスタＴ２のエミッタ及びコレクタに夫々接続され、ベースが制御端子Ｃに接続されたトランジスタＴ１からなるロジック・定電流変換部１０２ａと、エミッタが電源Ｖｃｃに接続された一対のＰＮＰ型トランジスタＴ４，Ｔ５にて構成されたカレントミラー回路１６（ミラー比ｍ≧１）からなり、トランジスタＴ４のコレクタがトランジスタＴ３のコレクタに接続された電流供給部１０２ｂと、ベースがトランジスタＴ５のコレクタに接続されたＮＰＮ型トランジスタＴ６からなる電流増幅部１０２ｃと、ベースがトランジスタＴ６のエミッタに、コレクタがトランジスタＴ６のコレクタ及び出力端子Ｏに接続され、エミッタが接地されると共にグランド端子Ｇに接続されたＮＰＮ型トランジスタＴ１１からなり、トランジスタＴ６と共にダーリントン回路を構成する出力部１０２ｅと、ベースがトランジスタＴ６のエミッタに、エミッタが抵抗２０を介して接地されたＮＰＮ型トランジスタＴ１０、トランジスタＴ１０のコレクタに定電流Ｉ２を供給する定電流回路１２、ベースがトランジスタＴ１０のコレクタに、エミッタが電源Ｖｃｃに、コレクタが検出端子Ｂに接続されたＰＮＰ型トランジスタＴ９からなる過電流検出部１０２ｄと、により構成されている。
【０００４】
このように構成されたローサイドドライバ１０２では、制御端子Ｃの信号レベルがＨｉｇｈレベルの時には、トランジスタＴ１がオンし、トランジスタＴ２に電流が供給されないため、カレントミラー回路１４、延いてはカレントミラー回路１６が動作せず、ベース電流が供給されないトランジスタＴ６、延いてはトランジスタＴ１１はオフする。その結果、負荷電流ＩＬが流れず、負荷Ｌは非動作状態となる。
【０００５】
一方、制御端子Ｃの信号レベルがＬｏｗ  レベルの時には、トランジスタＴ１がオフし、トランジスタＴ２に定電流Ｉ１が供給されるため、カレントミラー回路１４、延いてはカレントミラー回路１６が動作し、ベース電流（ｌ・ｍ・Ｉ１）が供給されるトランジスタＴ６、延いてはトランジスタＴ１１がオンする。その結果、負荷電流ＩＬが流れ、負荷Ｌは動作状態となる。
【０００６】
また、過電流検出部１０２ｄでは、トランジスタＴ１０のコレクタ電流をＩｃ１０  とすると、トランジスタＴ９のベース電流Ｉｂ９は、（１）式にて表される。
【０００７】
【数１】
0003624541.tif 000002
【０００８】
つまり、トランジスタＴ１０のコレクタ電流Ｉｃ１０  が定電流回路１２の定電流Ｉ２以下であれば（Ｉｃ１０≦Ｉ２）、  トランジスタＴ９は、エミッタ・ベース間が順バイアスにならないためオフし、コレクタ電流Ｉｃ１０  が定電流Ｉ２より大きければ（Ｉｃ１０＞Ｉ２）、トランジスタＴ９は、エミッタ・ベース間が順バイアスとなるためオンする。
【０００９】
なお、トランジスタＴ１０，Ｔ１１間には、トランジスタＴｎのベース・エミッタ間電圧をＶｂｅｎ  ，コレクタ電流をＩｃｎとすると、（２）式の関係が成立する。
【００１０】
【数２】
0003624541.tif 000003
【００１１】
ここで、ベース・エミッタ間電圧Ｖｂｅｎ  を、トランジスタＴｎの逆方向飽和電流Ｉｓｎを用いて表すと（３）式のようになり、この式からわかるように、トランジスタＴ１０のコレクタ電流Ｉｃ１０  は、トランジスタＴ１１のコレクタ電流Ｉｃ１１  （≒ＩＬ）に応じて増減する。
【００１２】
【数３】
0003624541.tif 000004
【００１３】
ｋはボルツマン係数、ｑは電荷量、Ｔは接合部温度である。
つまり、コレクタ電流Ｉｃ１０  が定電流Ｉ２となる時の負荷電流ＩＬを過負荷値ＩＬｍａｘ  とすると、過電流検出部１０２ｄでは、過負荷値ＩＬｍａｘより大きい負荷電流ＩＬが流れた場合にトランジスタＴ９がオンし、過負荷の検出信号として、検出端子Ｂを介して外部に電力を共給するように動作する。
【００１４】
従って、制御端子Ｃに制御信号を印加する外部回路を、例えば、検出端子Ｂから電力が供給されている時には、出力部１０２ｅのトランジスタＴ１１をオフさせる制御信号を出力するように構成すれば、トランジスタＴ１１に過大な負荷電流ＩＬが流れることを防止でき、当該ローサイドドライバ１０２を破壊から保護することができる。
【００１５】
【発明が解決しようとする課題】
しかし、このように構成されたローサイドドライバ１０２では、負荷電流ＩＬを流すトランジスタＴ１１にトランジスタＴ６がダーリントン接続されているため、トランジスタＴ１１での消費電力、延いては発熱が大きいという問題があった。
【００１６】
即ち、負荷駆動時における出力電圧Ｖｏ（トランジスタＴ１１のコレクタ・エミッタ間電圧）は、トランジスタＴｎのベース・エミッタ間電圧をＶｂｅｎ  ，飽和領域でのコレクタ・エミッタ間電圧をＶｃｅｎ  とすると、（４）式で表される。
【００１７】
【数４】
0003624541.tif 000005
【００１８】
このように、ダーリントン接続したトランジスタＴ１１の出力電圧Ｖｏは、単一のトランジスタにより負荷を駆動する場合の出力電圧（Ｖｃｅｎ）  に比べて、トランジスタのベース・エミッタ間電圧の分だけ大きいため、トランジスタＴ１１の消費電力や発熱が大きいのである。
【００１９】
なお、トランジスタＴ６を設けているのは、トランジスタＴ１１が必要な負荷電流ＩＬを流すことができるように、トランジスタＴ１１に十分に大きなベース電流を供給するためであり、このトランジスタＴ６を設ける代わりに、カレントミラー回路１６のミラー比ｍを十分に大きくし、カレントミラー回路１６の出力電流にて直接トランジスタＴ１１を駆動することが考えられるが、カレントミラー回路１６を構成するＰＮＰ型トランジスタＴ４，Ｔ５は、素子サイズに対して電流駆動能力が小さいため、トランジスタＴ１１のベース電流として必要な大きさの電流を得ようとすると、素子サイズが極端に大型化し、半導体集積化した際のチップサイズが大型化してしまうという問題があった。
【００２０】
また、このローサイドドライバ１０２では、トランジスタＴ１１にトランジスタＴ６がダーリントン接続されていることにより、トランジスタＴ１１のベース電流Ｉｂ１１  がトランジスタＴ６の特性の影響を受けるため、過電流検出部１０２ｄが安定した検出を行うことができないという問題があった。
【００２１】
即ち、トランジスタＴ１１のベース電流Ｉｂ１１は、トランジスタＴ６の電流増幅率をｈＦＥ６  とすると、（５）式で表される。
【００２２】
【数５】
0003624541.tif 000006
【００２３】
この電流増幅率ｈＦＥは、製造工程によりばらつき、しかも温度依存性を有するため、作製されたチップ毎や使用状態によって、トランジスタＴ１１のベース電流Ｉｂ１１  がばらつき、延いては過電流検出部１０２ｄでの検出特性がばらついてしまうのである。
【００２４】
更に、このローサイドドライバ１０２では、抵抗２０は、過電流検出部１０２ｄに流れる電流を抑制するために設けられているのであるが、この抵抗２０が設けられていることにより、過電流検出部１０２ｄにて過電流であるか否かのしきい値となる過負荷値ＩＬｍａｘ  が温度依存性を有することになり、この点からも、安定した過電流検出を行うことができないという問題があった。
【００２５】
即ち、トランジスタＴ１０のコレクタ電流Ｉｃ１０  が定電流値Ｉ２の時の負荷電流ＩＬが過負荷値ＩＬｍａｘ  であるので、これを上述の（３）式に代入して変形すると、過負荷値ＩＬｍａｘ  は、（６）式にて表される。
【００２６】
【数６】
0003624541.tif 000007
【００２７】
この（６）式から明かなように、過電流検出のしきい値である過負荷値ＩＬｍａｘ  は、温度依存性を有するため、安定した過電流検出を行うことができないのである。
本発明は、上記問題点を解決するために、出力トランジスタでの発熱量の低減、チップサイズの縮小、及び安定した過電流検出が可能な半導体集積回路を提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記目的を達成するためになされた本発明の請求項１に記載のドライバ回路では、外部からの入力信号に応じて、スイッチング部が第１カレントミラー回路の入力側トランジスタのコレクタに定電流を流すと、出力側トランジスタのコレクタ電流が流れ、このコレクタ電流を増幅部が増幅し、駆動用トランジスタのベース電流として供給する。これにより、駆動用トランジスタのコレクタ或はエミッタに接続された負荷が駆動される。
【００２９】
なお、第１カレントミラー回路からの出力電流を増幅する増幅部は、素子サイズに対して電流駆動能力の大きいＮＰＮ型トランジスタにより構成された第２カレントミラー回路からなるため、ミラー比、即ち増幅率を大きくしても、素子サイズが極端に大型化することがなく、また駆動用トランジスタが必要な負荷電流を流すことを可能にする十分に大きなベース電流を、ダーリントン接続したトランジスタを設けることなく直接駆動用トランジスタに供給できる。
【００３０】
また、このように駆動用トランジスタに他のトランジスタをダーリントン接続することなく、駆動用トランジスタが単独で負荷を駆動するようにされているので、駆動用トランジスタのコレクタ・エミッタ間電圧は、ダーリントン接続された従来回路に比べて、ベース・エミッタ間電圧分だけ小さくなり、駆動用トランジスタでの消費電力、延いては発熱を抑えることができる。
【００３２】
更に、本発明のドライバ回路では、過電流検出部が設けられており、駆動用トランジスタのコレクタ電流、即ち負荷電流に応じて検出用トランジスタのコレクタ電流が増減し、この検出用トランジスタのコレクタ電流が所定値以上になると検出信号を出力する。そして、この検出信号を用いて、例えば入力信号を駆動用トランジスタがオフするように制御すれば、駆動用トランジスタを過電流による破壊から保護することが可能となる。なお、第１抵抗は、検出用トランジスタに流れる電流を制限するものである。
【００３３】
また、本発明のドライバ回路では、駆動用トランジスタに供給するベース電流を、従来装置のように駆動用トランジスタにダーリントン接続された単独のトランジスタにより増幅するのではなく、一対のトランジスタにより構成された第１及び第２カレントミラー回路により増幅するようにされているため、特に当該ドライバ回路が半導体集積化されている場合、このベース電流は、製造上のばらつきの影響を受けることなく安定したものとなり、安定した過電流検出を行うことができる。
【００３４】
即ち、半導体集積回路では、製造時にばらつきが生じたとしても、同一チップ上の素子の特性は、すべて同様のばらつき方をするため、カレントミラー回路のミラー比（増幅率）のように、二つのトランジスタの特性比により特性が決定されるものは、互いのばらつきが相殺され一定の特性となる。従って、本発明では、製造時のばらつきによらず駆動用トランジスタのベース電流は安定したものとなり、安定した過電流検出を行うことができるのである。
【００３５】
次に、請求項２に記載のドライバ回路では、第１カレントミラー回路のミラー比ｍと、第２カレントミラー回路のミラー比ｎとの関係が、ｎ＞ｍ≧１にされている。
即ち、ＮＰＮ型トランジスタは、ＰＮＰ型トランジスタに比べて、素子サイズに対する電流駆動能力が大きいため、ＮＰＮ型トランジスタにて構成された第２カレントミラー回路のミラー比ｎを大きく設定することにより、ＰＮＰ型トランジスタにて構成された第１カレントミラー回路に流す電流を小さくでき、その結果、当該ドライバ回路を構成する素子の合計サイズ、延いては半導体集積化した際のチップサイズを小さくできる。
また、請求項３に記載のドライバ回路によれば、第２カレントミラー回路の出力側トランジスタのコレクタと駆動用トランジスタのベースとの間に第２抵抗が直列に接続されており、この第２抵抗にベース電流が流れることにより生じる電圧降下と、第１抵抗に、過電流と判定すべきしきい値となる負荷電流が流れた時に生じる電圧降下とが等しくなるように設定すれば、このしきい値となる負荷電流を温度によらず一定とすることができるため、より安定した過電流検出を行うことができる。
【００３６】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１は、第１実施例のローサイドドライバ２が適用された出力回路の全体構成を表す回路図である。
【００３７】
本実施例の出力回路は、制御端子Ｃに印加される制御信号の信号レベルに応じて電源端子Ｄと出力端子Ｏとの間に接続された負荷Ｌを駆動し、過大な負荷電流ＩＬが流れた場合には、検出端子Ｂを介して外部に電力を供給するローサイドドライバ２と、検出端子Ｂから電力が供給されていない時には、入力端子Ａに印加される信号レベルに応じて制御端子Ｃの信号レベルを設定し、検出端子Ｂから電力が供給されている時には、一時的に負荷Ｌの駆動が停止されるように制御端子Ｃの信号レベルを制御するロジック回路３０とにより構成され、これらは集積回路として半導体基板上に一体に形成されている。
【００３８】
まずロジック回路３０では、図２に示すように、入力端子Ａは、非反転入力に所定のしきい値電圧Ｖｒｅｆ２が印加されたコンパレータ３８の反転入力に接続されており、このコンパレータ３８の出力は、エミッタが接地され、コレクタに定電流回路４４が接続されたトランジスタＴ３４のベースに接続されている。またトランジスタＴ３４のコレクタは、エミッタが接地され、コレクタに定電流回路４６が接続されたトランジスタＴ３５のベースに接続され、このトランジスタＴ３５のコレクタが制御端子Ｃに接続されている。
【００３９】
一方、検出端子Ｂは、カレントミラー回路３１（ミラー比１）を構成する一対のＰＮＰ型トランジスタＴ３１，Ｔ３２のエミッタに、抵抗３２を介して接続されており、トランジスタＴ３１のコレクタには、定電流Ｉ３を流す定電流回路４０が接続され、トランジスタＴ３２のコレクタには、コンデンサ３４と定電流Ｉ４を流しコンデンサ３４に充電された電荷を放電する定電流回路４２とが接続されている。
【００４０】
また、トランジスタＴ３２のコレクタは、所定のしきい値Ｖｒｅｆ１が反転入力に印加されたコンパレータ３６の非反転入力に接続され、このコンパレータ３６の出力は、エミッタが接地され、コレクタがトランジスタＴ３４のコレクタに接続されたトランジスタＴ３３のベースに接続されている。なお、コンパレータ３６はヒステリシスを有しており、非反転入力、即ちコンデンサ３４の両端電圧ＶｊがＬｏｗ  レベルからＨｉｇｈレベルへ変化したか否かを判定する高電圧側しきい値はＶＴＨ（＝Ｖｒｅｆ１）であり、両端電圧ＶｊがＨｉｇｈレベルからＬｏｗ  レベルへ変化したか否かを判定する低電圧側しきい値はＶＴＬ（＝Ｖｒｅｆ１−Ｖｈｙｓ）  である。
【００４１】
このように構成されたロジック回路３０では、検出端子Ｂからの電力供給がない時には、カレントミラー回路３１が動作せず、コンデンサ３４に電流が供給されないため、コンデンサ３４が予め充電されていなければ、その両端電圧はしきい値ＶＴＨより小さく、従って、コンパレータ３６の出力はＬｏｗ  レベルとなり、トランジスタＴ３３はオフする。
【００４２】
そして、このようなトランジスタＴ３３のオフ時には、制御端子Ｃの信号レベルＶｃは、入力端子Ａに印加される信号レベルＶａに応じたものとなる。
即ち、入力端子Ａの信号レベルＶａが、しきい値電圧Ｖｒｅｆ２より大きければ、コンパレータ３８の出力がＬｏｗ  レベルとなり、トランジスタＴ３４がオフするため、トランジスタＴ３４のコレクタ電位、延いてはトランジスタＴ３５のベース電位が上昇してトランジスタＴ３５がオンする。その結果、トランジスタＴ３５のコレクタ電位、即ち制御端子Ｃの信号レベルＶｃはＬｏｗ  レベルとなる。
【００４３】
逆に、入力端子Ａの信号レベルＶａがしきい値Ｖｒｅｆ２より小さければ、コンパレータ３８の出力がＨｉｇｈレベルとなり、トランジスタＴ３４がオンするため、トランジスタＴ３５のベース電位がほぼ接地電圧となりトランジスタＴ３５がオフする。その結果、出力端子Ｃの信号レベルＶｃはＨｉｇｈレベルとなる。
【００４４】
一方、検出端子Ｂからの電力供給がある時は、カレントミラー回路３１が動作することにより、トランジスタＴ３２のコレクタ電流は定電流値Ｉ３となるため、コンデンサ３４は、定電流回路４２が流す定電流Ｉ４（＜Ｉ３）を差し引いた定電流（Ｉ３−Ｉ４）により充電され、その両端電圧Ｖｊは所定の割合で上昇する。
【００４５】
そして、コンデンサ３４の両端電圧Ｖｊが高電圧側しきい値ＶＴＨを越えると、コンパレータ３６の出力がＨｉｇｈレベルとなり、トランジスタＴ３３がオンしてトランジスタＴ３５がオフ状態に保持されるため、制御端子Ｃの信号レベルＶｃは、コンパレータ３８の出力、即ち入力端子Ａに印加される信号レベルＶａによらずＨｉｇｈレベルに保持される。
【００４６】
その後、検出端子Ｂからの電力供給が途絶えると、カレントミラー回路３１の動作が停止し、トランジスタＴ３２からの定電流Ｉ３の供給が停止するため、コンデンサ３４の充電電荷は、定電流回路４２の流す定電流Ｉ４により放電され、コンデンサ３４の両端電圧Ｖｊは所定の割合で下降する。
【００４７】
そして、コンデンサ３４の両端電圧Ｖｊが低電圧側しきい値ＶＴＬより小さくなると、コンパレータ３６の出力がＬｏｗ  レベルとなり、トランジスタＴ３３がオフし、トランジスタＴ３５がコンパレータ３８の出力に応じて動作するようになるため、制御端子Ｃの信号レベルＶｃは、端子Ａに印加される信号レベルＶａに応じたものとなる。
【００４８】
なお、コンデンサ３４への充電が開始されてからその両端電圧Ｖｊが高電圧側しきい値ＶＴＨに達するまでの所定時間をｔ１、放電が開始されてからその両端電圧Ｖｊが定電圧側しきい値ＶＴＬに達するまでの所定時間をｔ２とする。
次に、ローサイドドライバ２は、図１に示すように、先に図８と共に説明した従来回路と同様に、ロジック・定電流変換部２ａ，電流供給部２ｂ，電流増幅部２ｃ，過電流検出部２ｄ，出力部２ｅからなる。
【００４９】
なお、ロジック・定電流変換部２ａ，電流供給部２ｂ，及び過電流検出部２ｄは、従来回路１０２にて対応する構成１０２ａ，１０２ｂと全く同じ構成をしているのでここでは説明を省略し、構成の異なる電流増幅部２ｃ及び出力部２ｅについてのみ説明する。
【００５０】
電流増幅部２ｃは、ＮＰＮ型トランジスタＴ７，Ｔ８にて構成されたカレントミラー回路１８（ミラー比ｎ＞ｍ≧１）からなり、トランジスタＴ７のコレクタがトランジスタＴ５のコレクタに接続され、トランジスタＴ８のコレクタは電源Ｖｃｃに接続されている。また、共通に接続されたトランジスタＴ７，Ｔ８のエミッタは、過電流検出部２ｄのトランジスタＴ１０のベースに接続されている。
【００５１】
一方、出力部２ｅを構成する駆動用トランジスタとしてのトランジスタＴ１１は、コレクタが出力端子Ｏに接続され、エミッタが接地（グランド端子Ｇに接続）され、ベースが抵抗２２を介して電流増幅部２ｃのトランジスタＴ７，Ｔ８のエミッタに接続されている。
【００５２】
なお、抵抗２０の抵抗値Ｒ１、抵抗２２の抵抗値Ｒ２は、（７）式の関係を満たすように設定されている。
【００５３】
【数７】
0003624541.tif 000008
【００５４】
また、トランジスタＴ８のエミッタ電流とトランジスタＴ７のエミッタ電流の合計電流Ｉｂは、（８）式で表され、トランジスタＴ１１のベース電流Ｉｂ１１  にほぼ等しい。
【００５５】
【数８】
0003624541.tif 000009
【００５６】
このように構成されたローサイドドライバ２では、従来回路と同様に、制御端子Ｃの信号レベルがＨｉｇｈレベルの時には、トランジスタＴ１１にベース電流が供給されずトランジスタＴ１１がオフするため、負荷Ｌは駆動されず、逆に、制御端子Ｃの信号レベルがＬｏｗ  レベルの時には、トランジスタＴ１１にベース電流が供給されトランジスタＴ１１がオンするため、負荷Ｌが駆動される。
【００５７】
そして、負荷Ｌの故障や、負荷Ｌと電源端子Ｄ，出力端子Ｏとを接続する信号線の短絡等により、負荷Ｌが接続された電源端子Ｄと出力端子Ｏとの間が低インピーダンスとなって、過負荷値ＩＬｍａｘ  以上の負荷電流ＩＬが流れると、トランジスタＴ１０に定電流Ｉ２以上のコレクタ電流が流れ、トランジスタＴ９がオンし、検出端子Ｂを介してロジック回路３０に電力が供給される。
【００５８】
ここで、図３は、出力回路全体の動作を表すタイミング図である。
図３に示すように、負荷Ｌが正常状態の時には、入力端子Ａに印加される信号レベルＶａに応じて、信号レベルＶａがＨｉｇｈレベルの時に制御端子Ｃの信号レベルＶｃ及び出力電圧ＶｏがＬｏｗ  レベルとなり、負荷電流ＩＬが流れて負荷が駆動される。
【００５９】
そして、負荷Ｌが異常状態、即ち端子Ｄ，Ｏ間が低インピーダンス状態にある時に、入力端子Ａの信号レベルＶａがＨｉｇｈレベルになると、過負荷値ＩＬｍａｘ  以上の負荷電流ＩＬが流れるため、検出端子Ｂを介してロジック回路３０に電力が供給され、ロジック回路３０により所定時間ｔ１経過後に、制御端子Ｃの信号レベルＶｃが強制的にＨｉｇｈレベルにされる。これにより、トランジスタＴ１１がオフし、負荷電流ＩＬが遮断されるため、過電流検出部２ｄのトランジスタＴ９もオフし、検出端子Ｂを介したロジック回路３０への電力供給が途絶える。
【００６０】
すると、今度は、ロジック回路３０により、制御端子Ｃの信号レベルＶｃは、所定時間ｔ２経過後に、入力端子Ａの信号レベルＶａに応じたものとされる。そしてこの時、まだ入力端子Ａの信号レベルＶａがＨｉｇｈレベルであり、且つ負荷Ｌの異常状態が継続していれば、上述の動作が繰り返される。
【００６１】
また、負荷Ｌの異常状態が一時的なものであり、負荷Ｌの状態が正常状態に復帰すると、最悪でも所定時間ｔ２経過後には、入力端子Ａの信号レベルＶａに応じて負荷Ｌが駆動される正常動作に復帰する。
以上説明したように、本実施例のローサイドドライバ２が適用された出力回路では、過大な負荷電流ＩＬが流れた時に、トランジスタＴ１１が断続的にオンオフされ、トランジスタＴ１１での損失が低減されるため、ローサイドドライバ２をトランジスタＴ１１に過電流が流れることによる破壊から保護できる。
【００６２】
また、本実施例のローサイドドライバ２では、出力部２ｅを構成するトランジスタＴ１１が単独で負荷Ｌを駆動するようにされているので、トランジスタＴ１１に他のトランジスタがダーリントン接続された従来回路に比べて出力電圧Ｖｏが小さくでき、トランジスタＴ１１の消費電力と発熱を、延いては当該回路が集積された半導体チップの消費電力と発熱を抑えることができる。
【００６３】
しかも、本実施例によれば、素子サイズに対して電流駆動能力の大きいＮＰＮ型トランジスタＴ７，Ｔ８にて構成されたカレントミラー回路１８により、大きな増幅を行って、十分な大きさのベース電流Ｉｂ１１  を得るようにされているので、素子サイズに対して電流駆動能力の小さいＰＮＰ型トランジスタＴ４，Ｔ５にて構成されたカレントミラー回路１６に流す電流とその素子サイズを必要最小限に抑えることができ、延いては当該回路が集積された半導体チップのサイズを小型化すると共に、カレントミラー回路１６及びそれより前段の回路（ロジック・定電流変換部２ａ）での消費電力を低減することができる。
【００６４】
更に、本実施例のローサイドドライバ２によれば、トランジスタＴ１１のベースに抵抗２２が接続され、その抵抗値Ｒ２が（７）式を満たすように設定されているため、過電流検出のしきい値となる過電流値ＩＬｍａｘ  が温度によらず一定となり、しかも、トランジスタＴ１１に供給されるベース電流Ｉｂは、（８）式に示したように、定電流回路１０の定電流値Ｉ１と、カレントミラー回路１４，１６，１８のミラー比ｌ，ｍ，ｎにより決まり、製造時のばらつきの影響を受けることなく一定値となるため、安定した過電流検出を行うことができる。
【００６５】
即ち、本実施例のローサイドドライバ２において、トランジスタＴ１０とトランジスタＴ１１との間には、（９）式の関係が成立する。
【００６６】
【数９】
0003624541.tif 000010
【００６７】
各辺第１項を逆方向飽和電流Ｉｓｎを用いて表すと共に、負荷電流ＩＬが過電流値ＩＬｍａｘ  の時に、検出端子Ｂを介してロジック回路３０に電力を供給するには、この時のトランジスタＴ１０のコレクタ電流Ｉｃ１０  が定電流値Ｉ２とする必要があるため、これを代入すると（１０）式になる。
【００６８】
【数１０】
0003624541.tif 000011
【００６９】
各辺の第２項は、（７）式に示したように、互いに等しくなるように設定されているため消去することができる。しかも、トランジスタＴ１１のベース電流Ｉｂ１１  （≒ｌ・ｍ・（ｎ＋１）・Ｉ１）を決めるミラー比ｌ，ｍ，ｎは、製造時のばらつきの影響を受けないため、精度のよいベース電流Ｉｂ１１  が得られ、各辺の第２項は精度よく相殺される。
【００７０】
そして、各辺の第１項を整理して変形すると（１１）式になる。
【００７１】
【数１１】
0003624541.tif 000012
【００７２】
（１１）式から明かなように、過電流値ＩＬｍａｘ  が温度依存性を持たないため、本実施例のローサイドドライバ２では、安定した過電流検出を行うことができるのである。
また、本実施例のローサイドドライバ２では、その回路特性は、素子単独の特性に左右されることなく、すべて一対の素子の特性比（トランジスタのエミッタ面積比、抵抗値の比、ミラー比）によって決定されるため、製造時における各素子特性のばらつきによらず、極めて安定した特性を得ることができる。
【００７３】
即ち、（１１）式からわかるように、過電流値ＩＬｍａｘ  と定電流回路１２の定電流値Ｉ２との関係は、トランジスタＴ１０，Ｔ１１の逆方向飽和電圧の比、即ちトランジスタＴ１０，Ｔ１１のエミッタ面積比によって決定され、また、（７）式に（８）式を代入し変形して得られる（１２）式からわかるように、定電流回路１０，１２の定電流値の比Ｉ１／Ｉ２は、抵抗２０，２２の抵抗値Ｒ１，Ｒ２の比、及びミラー比によって決定される。
【００７４】
【数１２】
0003624541.tif 000013
【００７５】
そして、各トランジスタのエミッタ面積や抵抗値は、製造工程によってばらつきが生じるが、同一半導体チップ上に同一工程にて形成された素子のばらつきは同様なものとなる。つまり、各素子の特性値がばらついたとしても、同様なばらつきを有する一対の素子の特性値の比は、製造時のばらつきによらず一定となるため、安定した回路特性を得ることができるのである。
【００７６】
次に図４は、第２実施例のローサイドドライバ４が適用された出力回路の全体構成を表す回路図である。
この出力回路は、ローサイドドライバ４と、ロジック回路３０とからなり、ローサイドドライバ４は、ロジック・定電流変換部４ａ，電流供給部４ｂ，電流増幅部４ｃ，過電流検出部４ｄ，出力部４ｅからなる。
【００７７】
そして、ロジック・定電流変換部４ａ，電流供給部４ｂ，電流増幅部４ｃの各カレントミラー回路１４ａ，１６ａ，１８ａに、ベース電流補償用のトランジスタＴ１２，Ｔ１３，Ｔ１４が夫々追加されているだけで、他の構成は、第１実施例と全く同様である。
【００７８】
このように、ベース電流補償用のトランジスタＴ１２，Ｔ１３，Ｔ１４が追加されたカレントミラー回路１４ａ，１６ａ，１８ａでは、精度のよくミラー比を設定できる。このため、トランジスタＴ１１に供給するベース電流Ｉｂ１１  の精度をより向上させることができるため、上述の（７）式の各辺の第２項をより確実に相殺することができ、高精度な過電流検出を行うことができる。
【００７９】
なお、本実施例では、全てのカレントミラー回路にベース電流補償用のトランジスタを設けているが、例えば、電流増幅率の小さいＰＮＰ型トランジスタからなるカレントミラー回路１６ａのみに、ベース電流補償用のトランジスタを設けてもよい。
【００８０】
次に図５は、第３実施例のローサイドドライバ６が適用された出力回路の全体構成を表す回路図である。
この出力回路は、ローサイドドライバ６と、ロジック回路３０とからなり、ローサイドドライバ６は、ロジック・定電流変換部６ａ，電流供給部６ｂ，電流増幅部６ｃ，過電流検出部６ｄ，出力部６ｅからなる。
【００８１】
そして、電流増幅部６ｃを構成するカレントミラー回路１８ｂが、トランジスタＴ７，Ｔ８の各エミッタに抵抗２４，２６が接続されているだけで、他の構成は、第１実施例と全く同様である。
このようにエミッタに抵抗２４，２６が接続されたカレントミラー回路１８ｂでは、抵抗２４の抵抗値Ｒ３を抵抗２６の抵抗値Ｒ４より大きく設定することにより、大きな出力電流が得られるため、トランジスタＴ７側、延いては、電流供給部６ｂやロジック・定電流変換部６ａにて流す電流を小さくできる。その結果、ローサイドドライバ６全体としての消費電力を低減でき、また、出力部６ｅのトランジスタＴ１１がより大きな負荷電流ＩＬを流す必要がある場合であっても、これを確実に駆動できる。
【００８２】
また、本実施例において、第２実施例のように各カレントミラー回路１４，１６，１８にベース電流補償用のトランジスタを追加してもよい。
次に図６は、第４実施例のハイサイドドライバ８が適用された出力回路の全体構成を表す回路図である。
【００８３】
この出力回路は、出力端子Ｏとグランド端子Ｇとの間に接続された負荷を駆動するハイサイドドライバ８と、ロジック回路３０とからなり、ハイサイドドライバ８は、ロジック・定電流変換部８ａ，電流供給部８ｂ，電流増幅部８ｃ，過電流検出部８ｄ，出力部８ｅからなる。
【００８４】
そして、出力部８ｅのトランジスタＴ１１のコレクタが電源Ｖｃｃに接続され、トランジスタＴ１１のエミッタ、及び過電流検出部８ｄのトランジスタＴ１０のエミッタに接続された抵抗２０の他端が出力端子Ｏに接続されている点が異なるだけで、他の構成は、第１実施例と全く同様である。
【００８５】
このハイサイドドライバ８では、入力端子Ｓの信号レベルがＨｉｇｈレベルの時に、トランジスタＴ１１がオンして、負荷Ｌは動作状態となり、入力端子Ｓの信号レベルがＬｏｗ  レベルの時に、トランジスタＴ１１がオフして、負荷Ｌは非動作状態となる。
【００８６】
そして、本実施例のハイサイドドライバ８によれば、第１実施例と同様に、安定した過負荷検出を行うことができる。
なお、本実施例において、第２実施例のように、ベース電流補償用のトランジスタを追加したり、第３実施例のように、電流増幅部８ｃのトランジスタＴ７，Ｔ８の各エミッタに抵抗を追加したり、これら両方を追加したりしてもよい。
【００８７】
また、図７に示すように、第１実施例と同じ構成のローサイドドライバ２Ｌ，２Ｒ、及び第４実施例と同じ構成のハイサイドドライバ８Ｌ，８Ｒを、ドライバ２Ｌ，８Ｌの各出力端子を接続して共通の出力端子ＯＬを設けると共に、ドライバ２Ｒ，８Ｒの各出力端子を接続して共通の出力端子ＯＲを設け、これら出力端子ＯＬ，ＯＲの間に接続された負荷Ｌを双方向に駆動する双方向ドライバを構成してもよい。
【００８８】
この場合、ロジック回路３０ａは、ドライバ８Ｌ，２Ｒの制御端子Ｃ１，Ｃ４の信号レベルを同時にＬｏｗ  レベルとすることにより、出力端子ＯＬから出力端子ＯＲに向けて負荷電流ＩＬを流し、ドライバ８Ｒ，２Ｌの制御端子Ｃ２，Ｃ３の信号レベルを同時にＬｏｗ  レベルとすることにより、出力端子ＯＲから出力端子ＯＬに向けて負荷電流ＩＬを流すように構成すればよい。
【００８９】
また、検出端子Ｂ１〜Ｂ４を介して電力が供給された場合は、対応する制御端子Ｃ１〜Ｃ４の信号レベルを、上記実施例のロジック回路３０と全く同様に制御すればよい。
【図面の簡単な説明】
【図１】第１実施例のローサイドドライバが適用された出力回路の構成を表す回路図である。
【図２】ロジック回路の構成を表す回路図である。
【図３】第１実施例の動作を表すタイミング図である。
【図４】第２実施例のローサイドドライバが適用された出力回路の構成を表す回路図である。
【図５】第３実施例のローサイドドライバが適用された出力回路の構成を表す回路図である。
【図６】第４実施例のハイサイドドライバが適用された出力回路の構成を表す回路図である。
【図７】他の実施例の構成を表す回路図である。
【図８】従来の出力回路の構成を表す回路図である。
【符号の説明】
２，４，６，２Ｌ，２Ｒ…ローサイドドライバ
２ａ，４ａ，６ａ，８ａ…ロジック・定電流変換部
２ｂ，４ｂ，６ｂ，８ｂ…電流供給部
２ｃ，４ｃ，６ｃ，８ｃ…電流増幅部
２ｄ，４ｄ，６ｄ，８ｄ…過電流検出部
２ｅ，４ｅ，６ｅ，８ｅ…出力部
８，８Ｌ，８Ｒ…ハイサイドドライバ
１０，１２，４０，４２，４４，４６…定電流回路
１４，１６，１８，１４ａ，１６ａ，１８ａ，３１…カレントミラー回路
２０，２２，２４，２６，３２…抵抗
３０，３０ａ…ロジック回路
３４…コンデンサ
３６，３８…コンパレータ
Ｔ１〜Ｔ１１，Ｔ３１〜Ｔ３５…トランジスタ
【図１】
0003624541.tif 000014
【図２】
0003624541.tif 000015
【図３】
0003624541.tif 000016
【図４】
0003624541.tif 000017
【図５】
0003624541.tif 000018
【図６】
0003624541.tif 000019
【図７】
0003624541.tif 000020
【図８】
0003624541.tif 000021