(57)【特許請求の範囲】
【請求項１】
回路入力端に接続される非反転入力端と、反転入力端と、出力端とを備える演算増幅器と、
前記非反転入力端に接続されてサンプル電圧を保持するサンプリング用キャパシタと、
前記演算増幅器のオフセット電圧を保持するためのオフセット補正用キャパシタと、
第１の期間に、前記サンプリング用キャパシタに入力電圧を印加すると共に、前記オフセット補正用キャパシタの両端を前記非反転入力端に接続する手段と、
第２の期間に、前記反転入力端と前記オフセット補正用キャパシタの一端とを前記演算増幅器の出力端に接続し、前記オフセット補正用キャパシタの他端を前記サンプリング用キャパシタに接続する手段と、
第３の期間に、前記オフセット補正用キャパシタを前記演算増幅器の反転入力端と出力端間にオフセット電圧が相殺されるように接続する手段と、
を備えることを特徴とするサンプルホールド回路。
【請求項２】
反転入力端、非反転入力端及び出力端を備える演算増幅器と、
回路入力端と前記非反転入力端間に接続される第１のスイッチ手段と、
前記非反転入力端と接地間に接続されるサンプリング用キャパシタと、
前記非反転入力端と前記出力端間に互いに直列に接続される第２及び第３のスイッチ手段と、
前記第２及び第３のスイッチ手段相互の接続点と前記反転入力端との間に互いに直列に接続されるオフセット補正用キャパシタ及び第４のスイッチ手段と、
前記オフセット補正用キャパシタ及び第４のスイッチ手段相互の接続点と前記非反転入力端との間に接続される第５のスイッチ手段と、
前記反転入力端と出力端に接続される第６のスイッチ手段と、
前記第１乃至第６のスイッチ手段の導通を制御するスイッチ制御手段と、を備え、
前記スイッチ制御手段は、第１の期間に、前記第１、第２、第５及び第６のスイッチ手段を導通させると共に、前記第３及び第４のスイッチ手段を非導通にさせ、第２の期間に、前記第２、前記第４及び第６のスイッチ手段を導通させると共に、前記第１、第３及び第５のスイッチ手段を非導通にさせ、第３の期間に、前記第３及び第４のスイッチ手段を導通にさせると共に、前記第１、第２、第５及び第６のスイッチ手段を非導通にさせる、
ことを特徴とするサンプルホールド回路。
【請求項３】
反転入力端、非反転入力端及び出力端を備える演算増幅器と、
回路入力端と前記非反転入力端間に接続される第１のスイッチ手段と、
前記非反転入力端と接地間に接続されるサンプリング用キャパシタと、
前記非反転入力端と前記出力端間に互いに直列に接続される第２及び第３のスイッチ手段と、
前記第２及び第３のスイッチ手段相互の接続点と前記反転入力端との間に互いに直列に接続されるオフセット補正用キャパシタ及び第４のスイッチ手段と、
前記オフセット補正用キャパシタ及び第４のスイッチ手段相互の接続点と前記第２及び第３のスイッチ手段相互の接続点との間に接続される第５のスイッチ手段と、
前記反転入力端と出力端に接続される第６のスイッチ手段と、
前記第１乃至第６のスイッチ手段の導通を制御するスイッチ制御手段と、を備え、
前記スイッチ制御手段は、第１の期間に、前記第１、第２、第５及び第６のスイッチ手段を導通させると共に、前記第３及び第４のスイッチ手段を非導通にさせ、第２の期間に、前記第２、前記第４及び第６のスイッチ手段を導通させると共に、前記第１、第３及び第５のスイッチ手段を非導通にさせ、第３の期間に、前記第３及び第４のスイッチ手段を導通にさせると共に、前記第１、第２、第５及び第６のスイッチ手段を非導通にさせる、
ことを特徴とするサンプルホールド回路。
【請求項４】
信号ノードと基準電位との間に接続されて信号レベルを保持するサンプリング用キャパシタと、非反転入力端が前記信号ノードに接続される演算増幅器と、前記演算増幅器のオフセット電圧を保持するためのオフセット補正用キャパシタと、を含むサンプルホールド回路におけるオフセット電圧の補償方法であって、
前記オフセット補正用キャパシタの両端を共に前記信号ノードに接続して保持電荷をリセットし、サンプリングすべき入力電圧を前記信号ノードに印加して前記サンプリング用キャパシタに前記入力電圧の瞬時値を保持する第１のステップと、
前記入力電圧の印加を停止し、前記反転入力端と前記オフセット補正用キャパシタの一端とを前記演算増幅器の出力端に接続し、前記オフセット補正用キャパシタの他端を前記サンプリング用キャパシタに接続して、前記演算増幅器への入力電圧とその出力電圧との差電圧を前記オフセット補正用キャパシタに保持する第２のステップと、
前記オフセット補正用キャパシタを前記演算増幅器の反転入力端とその出力端との間に接続して前記演算増幅器のオフセット電圧を相殺する第３のステップと、
を含むことを特徴とするサンプルホールド回路におけるオフセット電圧の補償方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、サンプルホールド回路及び増幅器に関し、特に、オフセット電圧の補償回路を備えるサンプルホールド回路及び増幅器の改良に関する。
【０００２】
【従来の技術】
従来のサンプルホールド回路の例について図５を参照して説明する。同図は、特開平３−１８９９９９号公報に開示されたサンプルホールド回路である。同図において、ＯＰ１０は演算増幅器、Ｓ３１〜Ｓ３４はトランジスタスイッチ、Ｃh はサンプルホールド用キャパシタ、Ｃ0ff はオフセット電圧保持用キャパシタ、である。スイッチＳ３１〜Ｓ３４は図示しない制御回路によって動作が制御される。
【０００３】
図６は、スイッチＳ３１〜Ｓ３４の動作タイミングを示すタイミングチャートである。同図において、スイッチのオンを“Ｈ”レベルで、オフを“Ｌ”レベルで示している。
【０００４】
まず、サンプリング動作モードの期間Ｔ１においては、スイッチＳ３１、Ｓ３２、Ｓ３４が導通し、スイッチＳ３３は非導通となる。この結果、サンプルホールド回路の接続は、図７（ａ）に示すようになる。この状態では、入力電圧ＶINがキャパシタＣh 、演算増幅器ＯＰ１０の非反転入力端及びキャパシタＣoff の一端に印加される。この入力電圧ＶINによってキャパシタＣh が充電（あるいは放電）され、キャパシタＣh にサンプリング電圧が保持される。また、キャパシタＣoff が入力電圧ＶINと演算増幅器ＯＰ１０の出力電圧ＶOUT との電圧差によって充電（あるいは放電）される。演算増幅器ＯＰ１０の利得は１であるので、キャパシタＣoff の一端には入力電圧ＶIN、他端には出力電圧ＶOUT （＝入力電圧ＶIN＋オフセット電圧Ｖoff ）が印加される。従って、キャパシタＣoff には、オフセット電圧Ｖoff が保持される。
【０００５】
次に、期間Ｔ２においては、スイッチＳ３１、Ｓ３２、Ｓ３４が非導通、スイッチＳ３３は導通となる。この結果、サンプルホールド回路の接続は、図７（ｂ）に示すようになる。この状態では、演算増幅器ＯＰ１０の非反転入力端にはキャパシタＣh に保持されたサンプル電圧ＶINが印加され、反転入力端にはキャパシタＣoff に保持されたオフセット電圧分が出力電圧からこれを相殺する極性で印加される。従って、演算増幅器ＯＰ１０の出力ＶOUT には、オフセット電圧分が補正された保持電圧が得られる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のサンプルホールド回路は、スイッチＳ３２が導通しているサンプリング期間Ｔ１中、オフセット電圧を取り込むスイッチＳ３１も同時に導通させる構成としている。従って、サンプリング期間Ｔ１は、演算増幅器ＯＰ１０の駆動能力によって決定される。一般的に、演算増幅器の応答速度は画像データ等のサンプリングに必要な期間に比べて遅い。特に、入力電圧ＶINが最低レベルＶMIN と最高レベルＶMAX 間で遷移したときに応答の遅れは顕著となる。高速サンプリングを行うには、演算増幅器の応答速度を速めなければならない。このためには、演算増幅器の消費電流を増やすと共に電流増大に伴う出力安定化が必要であり、高精度の演算増幅器が必要となる。液晶駆動回路のように、高速サンプリングと高精度（各画素のレベルの同一性）とを要求するものにおいて、従来回路の性能（応答性）では不十分である。
【０００７】
よって、本発明は高速サンプリングと高精度出力の可能なサンプルホールド回路等の提供を目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るサンプルホールド回路は、
回路入力端に接続される非反転入力端と、反転入力端と、出力端とを備える演算増幅器と、
前記非反転入力端に接続されてサンプル電圧を保持するサンプリング用キャパシタと、
前記演算増幅器のオフセット電圧を保持するためのオフセット補正用キャパシタと、
第１の期間に、前記サンプリング用キャパシタに入力電圧を印加すると共に、前記オフセット補正用キャパシタの両端を前記非反転入力端に接続する手段と、
第２の期間に、前記反転入力端と前記オフセット補正用キャパシタの一端とを前記演算増幅器の出力端に接続し、前記オフセット補正用キャパシタの他端を前記サンプリング用キャパシタに接続する手段と、
第３の期間に、前記オフセット補正用キャパシタを前記演算増幅器の反転入力端と出力端間にオフセット電圧が相殺されるように接続する手段と、
を備えることを特徴とする。
【０００９】
また、本発明の第２のサンプルホールド回路は、反転入力端、非反転入力端及び出力端を備える演算増幅器と、回路入力端と前記非反転入力端間に接続される第１のスイッチ手段と、前記非反転入力端と接地間に接続されるサンプリング用キャパシタと、前記非反転入力端と前記出力端間に互いに直列に接続される第２及び第３のスイッチ手段と、前記第２及び第３のスイッチ手段相互の接続点と前記反転入力端との間に互いに直列に接続されるオフセット補正用キャパシタ及び第４のスイッチ手段と、前記オフセット補正用キャパシタ及び第４のスイッチ手段相互の接続点と前記非反転入力端との間に接続される第５のスイッチ手段と、前記反転入力端と出力端に接続される第６のスイッチ手段と、前記第１乃至第６のスイッチ手段の導通を制御するスイッチ制御手段と、を備え、
前記スイッチ制御手段は、第１の期間に、前記第１、第２、第５及び第６のスイッチ手段を導通させると共に、前記第３及び第４のスイッチ手段を非導通にさせ、第２の期間に、前記第２、前記第４及び第６のスイッチ手段を導通させると共に、前記第１、第３及び第５のスイッチ手段を非導通にさせ、第３の期間に、前記第３及び第４のスイッチ手段を導通にさせると共に、前記第１、第２、第５及び第６のスイッチ手段を非導通にさせる、ことを特徴とする。
【００１０】
また、本発明の第３のサンプルホールド回路は、反転入力端、非反転入力端及び出力端を備える演算増幅器と、回路入力端と前記非反転入力端間に接続される第１のスイッチ手段と、前記非反転入力端と接地間に接続されるサンプリング用キャパシタと、前記非反転入力端と前記出力端間に互いに直列に接続される第２及び第３のスイッチ手段と、前記第２及び第３のスイッチ手段相互の接続点と前記反転入力端との間に互いに直列に接続されるオフセット補正用キャパシタ及び第４のスイッチ手段と、前記オフセット補正用キャパシタ及び第４のスイッチ手段相互の接続点と前記第２及び第３のスイッチ手段相互の接続点との間に接続される第５のスイッチ手段と、前記反転入力端と出力端に接続される第６のスイッチ手段と、前記第１乃至第６のスイッチ手段の導通を制御するスイッチ制御手段と、を備え、
前記スイッチ制御手段は、第１の期間に、前記第１、第２、第５及び第６のスイッチ手段を導通させると共に、前記第３及び第４のスイッチ手段を非導通にさせ、第２の期間に、前記第２、前記第４及び第６のスイッチ手段を導通させると共に、前記第１、第３及び第５のスイッチ手段を非導通にさせ、第３の期間に、前記第３及び第４のスイッチ手段を導通にさせると共に、前記第１、第２、第５及び第６のスイッチ手段を非導通にさせる、ことを特徴とする。
【００１２】
また、本発明のサンプルホールド回路におけるオフセット電圧の補償方法は、
信号ノードと基準電位との間に接続されて信号レベルを保持するサンプリング用キャパシタと、非反転入力端が前記信号ノードに接続される演算増幅器と、前記演算増幅器のオフセット電圧を保持するためのオフセット補正用キャパシタと、を含むサンプルホールド回路におけるオフセット電圧の補償方法であって、
前記オフセット補正用キャパシタの両端を共に前記信号ノードに接続して保持電荷をリセットし、サンプリングすべき入力電圧を前記信号ノードに印加して前記サンプリング用キャパシタに前記入力電圧の瞬時値を保持する第１のステップと、
前記入力電圧の印加を停止し、前記反転入力端と前記オフセット補正用キャパシタの一端とを前記演算増幅器の出力端に接続し、前記オフセット補正用キャパシタの他端を前記サンプリング用キャパシタに接続して、前記演算増幅器への入力電圧とその出力電圧との差電圧を前記オフセット補正用キャパシタに保持する第２のステップと、
前記オフセット補正用キャパシタを前記演算増幅器の反転入力端とその出力端との間に接続して前記演算増幅器のオフセット電圧を相殺する第３のステップと、
を含むことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１の実施の形態を示している。同図において、外部から入力電圧ＶINが印加される回路入力端子１と演算増幅器ＯＰ１の非反転入力端との相互間にスイッチＳ１が接続される。演算増幅器ＯＰ１の出力端は回路出力端子２に接続され、出力端子２から図示しない次段回路にサンプルホールド電圧ＶOUT が出力される。スイッチＳ１と非反転入力端との接続点であるノードＮ１と接地電位間にサンプルホールと用キャパシタＣh が接続される。ノードＮ１と演算増幅器ＯＰ１の出力端のノードＮ２との相互間にスイッチＳ２及びＳ５が直列に接続される。スイッチＳ１及びＳ５の接続点のノードＮ３と演算増幅器ＯＰ１の反転入力端のノードＮ４との相互間にオフセット補正用キャパシタＣoff 及びスイッチＳ６が直列に接続される。キャパシタＣoff 及びスイッチＳ６の接続点のノードＮ５とノードＮ１との相互間にスイッチＳ３が接続される。また、演算増幅器ＯＰ１の反転入力端（ノードＮ４）と出力端（ノードＮ２）との相互間にスイッチＳ４が接続される。なお、キャパシタＣh とキャパシタＣoff とは、容量Ｃh ＞＞容量Ｃoff となるように形成するのが望ましいが、これに限られない。スイッチＳ１〜Ｓ６は、スイッチ制御回路３によって導通制御がなされる。
【００１４】
図２は、スイッチＳ１〜Ｓ６の導通非導通状態を表すタイミングチャートである。同図において“Ｈ”レベルはスイッチの導通状態を、“Ｌ”レベルはスイッチ非導通状態を表している。期間Ｔ１は前の出力が出ている期間であり、スイッチＳ１〜Ｓ４は非導通、スイッチＳ５及びＳ６は導通状態である。期間Ｔ２はサンプリング期間であり、例えば数十ｎＳ（ナノ秒）の非常に短い時間でよい。このサンプリングモードではスイッチＳ１〜Ｓ４は導通し、スイッチＳ５及びＳ６は非導通となる。期間Ｔ３はオフセットキャパシタＣoff のチャージ期間であり、スイッチＳ２、Ｓ４及びＳ６は導通、スイッチＳ１、Ｓ３及びＳ５は非導通となる。期間Ｔ４はホールド状態であり、回路出力端子２に補正された出力が得られる。このモードでは、スイッチＳ１〜Ｓ４は非導通、スイッチＳ４及びＳ５は導通状態となる。期間Ｔ２〜Ｔ４がサンプルホールド動作の１サイクルとなる。
【００１５】
図３（ａ）〜同（ｄ）は、期間Ｔ１〜Ｔ４における各スイッチの設定による回路の接続状態を説明する図である。
図３（ａ）は、期間Ｔ1 の前回のホールド状態である。キャパシタＣh に保持されたサンプル電圧からキャパシタＣoff に保持されたオフセット電圧が相殺されて出力端に出力電圧ＶOUT が出力されている。
【００１６】
同図（ｂ）は、期間Ｔ２のサンプリングモードにおける回路の接続状態を示している。サンプリング用のスイッチＳ１が導通して、入力電圧ＶINが回路に印加される。サンプルホールド用のキャパシタＣh が充電され、入力電圧ＶINが保持される。また、スイッチＳ２及びＳ３が共に導通することによってオフセット電圧補正用のキャパシタＣoff は両端が短絡され、両キャパシタ電極は同電位（ノードＮ１の電位）となる。キャパシタＣoff が短絡されているため、入力端子１側から見た場合、キャパシタＣoff は図示しない前段回路の負荷容量としては作用しない。キャパシタＣh が所定の電位に充電されると、キャパシタＣoff の両端電位も同じ期間で同電位となる。このため、動作の高速化が可能となる。
【００１７】
同図（ｃ）は、期間Ｔ３のオフセットチャージモードにおける回路の接続状態を示している。サンプリング用のスイッチＳ１が非導通となり、スイッチＳ３の非導通、スイッチＳ６の導通によって、キャパシタＣoff の一端はノード１に、他端は演算増幅器ＯＰ１の出力端（ノードＮ２）に接続される。ノードＮ１はサンプルホールドキャパシタＣh によって入力電圧ＶINに維持される。キャパシタＣoff の両端にはそれぞれ入力電圧ＶIN及び出力電圧ＶOUT （＝入力電圧ＶIN＋オフセット電圧Ｖoff ）が印加される。その結果、差電圧Ｖoff によってキャパシタＣoff が充電（あるいは放電）され、キャパシタＣoff にオフセット電圧Ｖoff が保持される。キャパシタＣoff の充電時間は演算増幅器ＯＰ１の駆動能力によって決定されるので、期間Ｔ３は演算増幅器ＯＰ１の応答速度によって定まる。
【００１８】
同図（ｄ）は、期間Ｔ４のホールドモードにおける回路の接続状態を示している。スイッチＳ２、Ｓ４が非導通、スイッチＳ５が導通となり、演算増幅器ＯＰ１の反転入力端と出力端間に、出力電圧のオフセット分を相殺する方向の極性になるようにキャパシタＣoff が接続される。演算増幅器ＯＰ１の反転入力端にキャパシタＣoff に保持されるオフセット電圧を印加することによって、演算増幅器ＯＰ１の出力電圧ＶOUT からオフセット電圧Ｖoff が除去され、入力電圧ＶIN＝出力電圧ＶOUT として回路出力端２に出力される。
【００１９】
期間Ｔ3 及びＴ４におけるオフセット補正の説明を式によって補足する。
期間Ｔ３において、キャパシタＣoff に蓄積される電荷をＱ１、演算増幅器ＯＰ１のオフセット電圧をＶoff とすると、
｛  ＶIN  −（  ＶIN  ±  Ｖoff ）｝・Ｃoff ＝  Ｑ１  …(1)
期間Ｔ４において、キャパシタＣoff に蓄積される電荷Ｑ２は、
｛ＶOUT −（  ＶIN  ±  Ｖoff ）｝・Ｃoff ＝Ｑ２  …  (2)
電荷保存の法則によって、Ｑ１＝Ｑ２が成立するので、
(1) 式＝(2) 式  、ＶIN＝ＶOUT   となり、オフセット電圧Ｖoff が補正されている。
【００２０】
図４は、他の実施の形態を示している。同図において図１と対応する部分には同一符号を付し、かかる部分の説明は省略する。この例では、スイッチＳ３が図１に示されるノードＮ１とノードＮ５との相互間ではなく、ノードＮ３とノードＮ５との間に接続されている。このスイッチＳ３の接続配置位置でも期間Ｔ１〜Ｔ４の各々における回路状態が図３と同じになる。従って先の実施の形態と同じ動作をする。
【００２１】
なお、スイッチＳ１及びサンプルホールド用キャパシタＣh を除いた部分、すなわち、スイッチＳ２〜Ｓ５、キャパシタＣoff 及び演算増幅器ＯＰ１は、そのままオフセット電圧を補正する補正回路を備えた増幅器として機能することは明らかである。このような増幅器としても使用できる。
【００２２】
【発明の効果】
以上説明したように本発明のオフセット電圧の補償方法を用いたサンプルホールド回路においては、サンプリング期間Ｔ２とオフセット補正の期間Ｔ３とを別々に設定できるので、高速サンプリングが可能となる。
【００２３】
サンプリング期間中、オフセット補正用キャパシタＣoff は短絡されているので、前段回路のトランジスタの負荷となる容量は従来のキャパシタＣh 及びＣoff （図７（ａ））からキャパシタＣh だけになる（図３（ｂ））。従って、前段回路のトランジスタの駆動能力が少なくて済む。これは、液晶表示器の駆動回路の場合のように画素列に応じた多数のサンプルホールド回路を駆動する場合に有利である。
【図面の簡単な説明】
【図１】本発明のサンプルホールド回路の実施の形態を示す回路図である。
【図２】スイッチＳ１〜Ｓ６の動作を説明するタイミングチャートである。
【図３】期間Ｔ１〜Ｔ４における回路の各接続状態を説明する説明図である。
【図４】本発明のサンプルホールド回路の他の実施の形態を示す回路図である。
【図５】従来のサンプルホールド回路の例を示す回路図である。
【図６】従来例のスイッチＳ３１〜Ｓ３４の動作を説明するタイミングチャートである。
【図７】期間Ｔ１及びＴ２における回路の各接続状態を説明する回路図である。
【符号の説明】
ＯＰ１  演算増幅器
Ｓ１〜Ｓ６  トランジスタ・スイッチ
Ｃh   サンプルホールド用キャパシタ
Ｃoff   オフセット電圧補正用キャパシタ
【図１】
0003709943.tif 000002
【図２】
0003709943.tif 000003
【図３】
0003709943.tif 000004
【図４】
0003709943.tif 000005
【図５】
0003709943.tif 000006
【図６】
0003709943.tif 000007
【図７】
0003709943.tif 000008