(57)【特許請求の範囲】
【請求項１】
互いに独立した電源を有し、信号の入出力を行う伝送装置間インタフェースにおけるフェイルセーフ回路において、
一方の伝送装置のインタフェース回路の出力段にスリーステートバッファを設け、該スリーステートバッファの出力制御端に他方の伝送装置の電源の電圧出力端を接続し、該他方の伝送装置の電源が正常時に該出力制御端に「Ｈ」レベルが供給されて該スリーステートバッファが信号通過状態となり、該他方の装置の電源が異常時に該出力制御端に「Ｌ」レベルが供給されて該スリーステートバッファが信号遮断状態となるように構成したことを特徴とする伝送装置間インタフェースにおけるフェイルセーフ回路。
【請求項２】
前記一方の伝送装置のインタフェース回路に、ダイオードをそのアノード端を前記スリーステートバッファの出力制御端に接続し、カソード端を前記他方の伝送装置の電源の出力端に接続して設け、該ダイオードのアノード端をプルアップ抵抗器を介して該一方の伝送装置の電源に接続したことを特徴とする請求項１記載の伝送装置間インタフェースにおけるフェイルセーフ回路。
【請求項３】
互いに独立した電源を有し、信号の入出力を行う伝送装置間インタフェースにおけるフェイルセーフ回路において、
一方の伝送装置のインタフェース回路の出力段のバッファが、他方の伝送装置の電源で作動するようにしたことを特徴とする伝送装置間インタフェースにおけるフェイルセーフ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は伝送装置間インタフェースにおけるフェイルセーフ回路に関する。
このフェイルセーフ回路は、互いに独立した電源を有し、信号のやり取りを行う有線接続された伝送装置の入出力インタフェースに用いられるものであり、一方の伝送装置の電源が断状態となった場合に、他方の伝送装置に影響を与えないようにするものである。例えば、電話網における局内伝送装置と複数の加入者端末機へ分配配線を行うＤＳＵ（加入者線終端装置）との双方の入出力インタフェースに用いられる。
【０００２】
【従来の技術】
図７に従来の伝送装置間インタフェースシステム図を示し、その説明を行う。図７において、１は第１伝送装置、２は第２伝送装置であり、各々独自に４，６で示す電源ユニットを有しており、更に、８，１０で示す伝送処理回路、１２，１４で示すＬＳＩ化された入出力インタフェース回路を有している。
【０００３】
入出力インタフェース回路１２は、伝送処理回路８に接続された出力バッファ１６，１８と、バッファ１８の出力端にプルアップ接続及びプルダウン接続された保護ダイオード２０，２４とを具備している。
【０００４】
ダイオード２０のアノード端はバッファ１８の出力端に接続され、カソード端は入出力インタフェース回路１２の外部電源供給端子であるＶｃｃ端子２２に接続されている。またダイオード２４のカソード端はバッファ１８の出力端に接続され、アノード端はアース２６に接続されている。Ｖｃｃ端子２２には電源ユニット４から所定の電圧が供給されている。
【０００５】
他方の入出力インタフェース回路１４は、バッファ１８に接続された伝送路２８に入力端が接続された入力バッファ３０と、バッファ３０の入力端にプルアップ接続及びプルダウン接続された保護ダイオード３２，３４とを具備している。
【０００６】
ダイオード３２のアノード端はバッファ３０の入力端に接続され、カソード端はＶｃｃ端子３６に接続されており、またダイオード３４のカソード端はバッファ３０の入力端に接続され、アノード端はアース３８に接続されている。Ｖｃｃ端子３６には電源ユニット６から所定の電圧が供給されている。
【０００７】
但し、各入出力インタフェース回路１２，１４には、第１伝送装置１から第２伝送装置２への伝送方向の構成要素のみ示したが、実際にはその逆伝送方向の構成要素、及び多数の伝送路を接続する多数の構成要素から成る。
【０００８】
このような構成において、第１伝送装置１の伝送処理回路８から送信された信号がバッファ１６，１８を介して伝送路２８へ伝送され、更に第２伝送装置２のバッファ３０を介して伝送処理回路１０へ入力される。
【０００９】
【発明が解決しようとする課題】
ところで、上述した伝送装置間インタフェースシステムにおいては、一方の伝送装置、例えば第２伝送装置２の電源ユニット６が断状態となった場合、入出力インタフェース回路１４のＶｃｃ端子３６に電圧が未供給状態となるにも係わらず、この時、第１伝送装置１から伝送される信号レベルが「Ｈ」レベルであれば、その「Ｈ」レベルが第２伝送装置２の入出力インタフェース回路１４のダイオード３２を介してＶｃｃ端子３６へ供給され、このＶｃｃ端子３６から図示せぬ他のバッファに回り込んで伝送処理回路１０へ電圧が供給され、これによって第２伝送装置２が誤動作を行う問題があった。
【００１０】
本発明は、このような点に鑑みてなされたものであり、一方の伝送装置の電源が断状態となった場合に他方の伝送装置からの信号の影響で断状態となった伝送装置が誤動作しないようにすることができる伝送装置間インタフェースにおけるフェイルセーフ回路を提供することを目的としている。
【００１１】
【課題を解決するための手段】
図１に本発明の原理図を示す。互いに独立した電源４，６を有し、信号の入出力を行う伝送装置間インタフェースにおけるフェイルセーフ回路において、一方の伝送装置１のインタフェース回路１２の出力段にスリーステートバッファ４０を設け、スリーステートバッファ４０の出力制御端に他方の伝送装置２の電源６の電圧出力端を接続し、他方の伝送装置２の電源６が正常時に出力制御端に「Ｈ」レベルが供給されてスリーステートバッファ４０が信号通過状態となり、他方の伝送装置２の電源が異常時に出力制御端に「Ｌ」レベルが供給されてスリーステートバッファ４０が信号遮断状態となるように構成する。
【００１２】
このような構成によれば、他方の伝送装置２の電源６が異常となり断状態となった場合、電源６の出力電圧が「Ｌ」レベルとなり、この「Ｌ」レベルがスリーステートバッファ４０の出力制御端に供給されるので、スリーステートバッファ４０がハイインピーダンス状態となり、他方の伝送装置２へ伝送する信号を遮断する。これによって、一方の伝送装置１からの伝送信号の「Ｈ」レベルが他方の伝送装置２のインタフェースの電源入力端子から他のバッファに回り込んで伝送装置２が誤動作を行うといったことが無くなる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図２は本発明の第１実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。この図に示す第１実施形態において図７に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【００１４】
図２に示す第１実施形態は、図７に示した従来例回路にフェイルセーフ回路を設けたものである。このフェイルセーフ回路は、第１伝送装置１の入出力インタフェース回路１２の伝送路２８に接続された出力バッファ１８（図７参照）の代わりにスリーステートバッファ４０を設け、スリーステートバッファ４０の出力制御端を伝送路４１によって第２伝送装置２の電源ユニット６の電圧出力端に接続し、更に、スリーステートバッファ４０の出力制御端に保護ダイオード４２，４３をプルアップ接続及びプルダウン接続して構成したものである。
【００１５】
但し、ダイオード４２のアノード端は出力制御端に接続され、カソード端はＶｃｃ端子２２に接続されている。またダイオード４３のカソード端は出力制御端に接続され、アノード端はアース２６に接続されている。
【００１６】
このような構成において、第１及び第２伝送装置１，２の電源ユニット４，６が正常な電圧供給を行っている場合は、電源ユニット６の「Ｈ」レベルの電圧が伝送路４１を介してスリーステートバッファ４０の出力制御端に供給されているので、スリーステートバッファ４０が信号通過状態となっており、伝送処理回路８から出力される信号がバッファ４０を通過し、伝送路２８を介して第２伝送装置２へ伝送されている。
【００１７】
ここで、第２伝送装置２の電源ユニット６が何らかの原因によって断状態となった場合、電源ユニット６の出力電圧が０Ｖ、即ち「Ｌ」レベルとなり、この「Ｌ」レベルが伝送路４１を介してスリーステートバッファ４０の出力制御端に供給されるので、スリーステートバッファ４０がハイインピーダンス状態となり、伝送処理回路８から出力される信号を遮断する。
【００１８】
この結果、第２伝送装置２へは信号が入力されないので、従来のように、第２伝送装置２の電源ユニット６が断状態の場合に、第１伝送装置１からの伝送信号の「Ｈ」レベルが第２伝送装置２の入出力インタフェース回路１４のダイオード３２を介してＶｃｃ端子３６へ供給され、このＶｃｃ端子３６から図示せぬ他のバッファに回り込んで伝送処理回路１０へ電圧が供給され、これによって第２伝送装置２が誤動作を行うといったことが無くなる。
【００１９】
次に、第２実施形態を図３を参照して説明する。但し、図３に示す第２実施形態において図２に示した第１実施形態の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２０】
図３に示す第２実施形態が図２に示した第１実施形態と異なる点は、第１伝送装置１の入出力インタフェース回路１２に、ダイオード４５をそのアノード端をスリーステートバッファ４０の出力制御端に接続し、カソード端を第２伝送装置２の電源ユニット６の出力端に接続して設け、更に、そのダイオード４５のアノード端をプルアップ抵抗器４７を介して電源ユニット４に接続したことにある。
【００２１】
このような構成において、第１及び第２伝送装置１，２の電源ユニット４，６が正常時には、電源ユニット６から出力される電流がダイオード４５の逆方向に供給されるのでそのダイオード４５で遮断されるが、ダイオード４５のカソード端が「Ｈ」レベルとなっているので、プルアップ抵抗器４７を介して電源ユニット４の「Ｈ」レベルの電圧がスリーステートバッファ４０の出力制御端に供給され、スリーステートバッファ４０が信号通過状態となっている。
【００２２】
第２伝送装置２の電源ユニット６が何らかの原因によって断状態となり電源ユニット６の出力電圧が０Ｖ、即ち「Ｌ」レベルになった場合、プルアップ抵抗器４７を介する電源ユニット４からの出力電流は第２伝送装置２の電源ユニット６のアース側に流れるので、スリーステートバッファ４０の出力制御端の電位が「Ｌ」レベルとなる。これによってスリーステートバッファ４０がハイインピーダンス状態となって信号を遮断する状態となる。
【００２３】
第１伝送装置１の電源ユニット４が何らかの原因によって断状態となり電源ユニット６の出力電圧が０Ｖ、即ち「Ｌ」レベルになった場合、第２伝送装置２の電源ユニット６から出力される電流はダイオード４５で遮断されるので、第１伝送装置１の入出力インタフェース回路１２へは電流は流れない。
【００２４】
従って、この第２実施形態においては第１実施形態の効果の他に、第１伝送装置１の電源ユニット４の断状態時に第２伝送装置２の電源ユニット６から出力される電流の影響を第１伝送装置１に対して無くすことができる。
【００２５】
次に、第３実施形態を図４を参照して説明する。但し、図４に示す第３実施形態において図７に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【００２６】
図４に示す第３実施形態が図７に示した従来例と異なる点は、第２伝送装置２の入出力インタフェース回路１４に、ダイオード４９をそのアノード端を入力バッファ３０の入力端に接続し、カソード端を第１伝送装置１の出力バッファ１８の出力端に接続して設け、更に、そのダイオード４９のアノード端をプルアップ抵抗器５１を介して電源ユニット６に接続したことにある。
【００２７】
このような構成において、第１及び第２伝送装置１，２の電源ユニット４，６が正常時には、電源ユニット６からプルアップ抵抗器５１を介して「Ｈ」レベルの電圧が供給されるが、この際、出力バッファ１８から出力される信号が「Ｌ」レベルであれば、その電位差があるので電源ユニット６からプルアップ抵抗器５１及びダイオード４９を通過して第１伝送装置１の出力バッファ１８へ電流が流れる。この結果、第２伝送装置２の入力バッファ３０の入力電位が「Ｌ」レベルとなる。
【００２８】
一方、出力バッファ１８から出力される信号が「Ｈ」レベルであれば、電源ユニット６からの電圧との間に電位差が無いので、電源ユニット６の出力電圧の「Ｈ」レベルが入力バッファ３０に供給される。
【００２９】
ここで、第２伝送装置２の電源ユニット６が何らかの原因によって断状態となり電源ユニット６の出力電圧が「Ｌ」レベルになった場合に、出力バッファ１８から出力される信号が「Ｈ」レベルであっても、ダイオード４９が信号伝送路２８に信号方向と逆方向に接続されているので、第２伝送装置２の入出力インタフェース回路１４に電流が流れ込むことはない。従って、この第３実施形態においても第１実施形態同様の効果を得ることができる。
【００３０】
次に、第４実施形態を図５を参照して説明する。但し、図５に示す第４実施形態において図７に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【００３１】
図５に示す第４実施形態が図７に示した従来例と異なる点は、第１伝送装置１の入出力インタフェース回路１２の最終段の出力バッファ１８を、第２伝送装置２の電源ユニット６からの電圧で作動するようにしたことにある。即ち、電源ユニット６の出力端とバッファ１８の電源供給端とを電源供給用伝送路５３で接続した。
【００３２】
このような構成とすることによって、第２伝送装置２の電源ユニット６が断状態となった場合に、第１伝送装置１の出力バッファ１８が作動しなくなるので、バッファ１８から信号が出力されなくなり、第２伝送装置２の入出力インタフェース回路１４に電流が流れ込むことはない。従って、この第４実施形態においても第１実施形態同様の効果を得ることができる。
【００３３】
次に、第５実施形態を図６を参照して説明する。但し、図６に示す第５実施形態において図７に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
【００３４】
図６に示す第５実施形態が図７に示した従来例と異なる点は、第２伝送装置２の入出力インタフェース回路１４の入力バッファ３０の入力端を、直列接続したダイオード５７と抵抗器５８によって電源ユニット６にプルアップ接続し、また第１伝送装置１の入出力インタフェース回路１２の出力バッファ５９をオープンコレクタ又はオープンドレインタイプのものとしたことにある。但し、ダイオード５７のアノード端が抵抗器５８にカソード端がバッファ３０の入力端に接続されている。
【００３５】
このような構成において、第１及び第２伝送装置１，２の電源ユニット４，６が正常時には、電源ユニット６から抵抗器５８及びダイオード５７を介して「Ｈ」レベルの電圧が供給されるが、この際、出力バッファ５９から出力される信号が「Ｌ」レベルであれば、その電位差があるので電源ユニット６から抵抗器５１及びダイオード５７を通過して第１伝送装置１の出力バッファ５９へ電流が流れる。この結果、第２伝送装置２の入力バッファ３０の入力電位が「Ｌ」レベルとなる。
【００３６】
一方、出力バッファ５９から出力される信号が「Ｈ」レベルであれば、電源ユニット６からの電圧との間に電位差が無いので、電源ユニット６の出力電圧の「Ｈ」レベルが入力バッファ３０に供給される。
【００３７】
ここで、第２伝送装置２の電源ユニット６が断状態となった場合は、バッファ５９が抵抗器５８及びダイオード５７を介して電源ユニット６を電源とするオープンコレクタ又はオープンドレインタイプのものなので、バッファ５９から信号が出力されなくなる。従って、この第５実施形態においても第１実施形態同様の効果を得ることができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、一方の伝送装置の電源が断状態となった場合に他方の伝送装置からの信号の影響で断状態となった伝送装置が誤動作しないようにすることができる効果がある。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の第１実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図３】本発明の第２実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図４】本発明の第３実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図５】本発明の第４実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図６】本発明の第５実施形態による伝送装置間インタフェースにおけるフェイルセーフ回路の構成を示す図である。
【図７】従来例の伝送装置間インタフェースシステム図である。
【符号の説明】
１，２  伝送装置
４，６  電源
１２，１４  インタフェース回路
４０  スリーステートバッファ
【図１】
0003664820.tif 000002
【図２】
0003664820.tif 000003
【図３】
0003664820.tif 000004
【図４】
0003664820.tif 000005
【図５】
0003664820.tif 000006
【図６】
0003664820.tif 000007
【図７】
0003664820.tif 000008