(57)【特許請求の範囲】
【請求項１】
所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化（Aperiodic Recursive Multiplex；ＡＲＭ）コードを生成する方法において、
前記第１シーケンスを前記所定の長さと同一の長さを有する+1及び-1が反復される第２シーケンスと乗算して第３シーケンスを出力する第１ステップと、
前記第１シーケンス及び前記第３シーケンスを時間的に多重化して第４シーケンスを生成し、前記第４シーケンスの長さが予め決定された長さと同一である場合、前記第４シーケンスをＡＲＭコードとして出力する第２ステップと
からなることを特徴とする方法。
【請求項２】
前記第１シーケンスは、２ビットで組合せ可能なすべての組合せのうち、１つの組合せによって生成された実数シーケンスであることを特徴とする請求項１記載の方法。
【請求項３】
所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化(ＡＲＭ)コードを生成する方法において、
前記第１シーケンスを前記所定の長さと同一の長さを有する+１及び-１が反復される第２シーケンスと乗算して第３シーケンスを出力する第１ステップと、
前記第１シーケンス及び前記第３シーケンスを時間的に多重化して第４シーケンスを出力する第２ステップと、
前記第４シーケンスの長さが前記予め決定された長さと同一であるかを検査し、前記検査結果、前記第４シーケンス長さが前記予め決定された長さと同一ではない場合、前記第４シーケンスを前記第１シーケンスとして再設定して前記第１ステップに戻る第３ステップと、
前記第４シーケンスの長さが前記予め決定された長さと同一である場合、前記第４シーケンスを前記ＡＲＭコードとして出力する第４ステップと
からなることを特徴とする方法。
【請求項４】
前記第１シーケンスは、２ビットで組合せ可能なすべての組合せのうち、１つの組合せによって生成された実数シーケンスであることを特徴とする請求項３記載の方法。
【請求項５】
所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化(ＡＲＭ)コードを生成する装置において、
前記第１シーケンスを前記所定の長さと同一の長さを有する+１及び-１が反復される第２シーケンスと乗算して第３シーケンスを出力する乗算器と、
所定の長さを有するＡＲＭコードが生成されるときまで、前記第１シーケンス及び第３シーケンスを時間的に多重化して出力するマルチプレクサーと
からなることを特徴とする装置。
【請求項６】
前記第１シーケンスは、２ビットで組合せ可能なすべての組合せのうち、１つの組合せによって生成された実数シーケンスであることを特徴とする請求項５記載の装置。
【請求項７】
所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化(ＡＲＭ)コードを生成する装置において、
前記第１シーケンスを前記所定の長さと同一の長さを有する+１及び-１が反復される第２シーケンスと乗算して第３シーケンスを出力する乗算器と、
前記第１シーケンス及び第３シーケンスを時間的に多重化して出力するマルチプレクサーと、
前記予め決定された長さのＡＲＭコードが生成されるときまで、前記マルチプレクサーから出力するシーケンスを前記第１シーケンスとして再設定して、前記乗算器及び前記マルチプレクサーに再設定されたシーケンスを再入力するように制御する制御器と
を含むことを特徴とする装置。
【請求項８】
前記第１シーケンスは、２ビットで組合せ可能なすべての組合せのうち、１つの組合せによって生成された実数シーケンスであることを特徴とする請求項７記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムに使用されるプリアンブルシーケンスの生成装置及び方法に関し、特に、フレーム同期またはデータの有無を示すプリアンブルシーケンスを生成する装置及び方法に関する。
【０００２】
【従来の技術】
一般的に、無線通信システムは、無線通信サービスを支援するシステムを通称し、前記無線通信システムは、基地局及び端末で構成されて無線通信を遂行する。一方、前記基地局(ＵＴＲＡＮ(ＵＭＴＳ(Universal Mobile Telecommunication Systems)Terrestrial Radio Access Network)及び前記端末(User Equipment)は、伝送フレームを使用して無線通信を遂行するので、前記基地局及び前記端末は、伝送フレームの伝送及び受信のために相互間の同期化が要求され、このために、前記基地局は、前記端末がフレームの開始点を認知することができるように同期信号を伝送する。そうすると、前記端末は、前記基地局が伝送する同期信号を受信して前記基地局のフレームタイミング(frame timing)を確認する動作を遂行するようになる。
【０００３】
そして、前記同期信号は、前記基地局及び前記端末が予め約束している特定のプリアンブルシーケンス(preamble sequence)を使用することが一般的である。しかし、前記フレームタイミングを示すプリアンブルシーケンスが連続的に伝送されず、バーストした形態で(間歇的に)伝送される場合、前記プリアンブルシーケンスの受信性能(capability)は、非周期的自己相関(aperiodic autocorrelation)特性によっている。
【０００４】
また、前述したフレームタイミングの獲得のためのプリアンブルシーケンスと類似している用途で使用されるシーケンスとしては、スロットの同期を知ることができるシーケンスがある。広帯域符号分割多重接続(Wideband Code Division Multiple Access；Ｗ-ＣＤＭＡ)方式を使用するＵＭＴＳ(Universal Mobile Telecommunication System)、周波数分割多重化(Frequency Division Duplexing；ＦＤＤ)方式を使用するＵＭＴＳ、及び時分割多重化(Time Division Duplexing；ＴＤＤ)方式を使用するＵＭＴＳシステムなどは、各フレーム内に多数のスロットを有している。従って、前記ＦＤＤ方式のＵＭＴＳシステムは、スロットの開始点(同期)を示すスロット同期信号があり、前記ＴＤＤ方式のＵＭＴＳシステムは、スロットの同期を合わせることができるようにスロットごとミッドアンブル(midamble)信号がある。前記スロット同期信号及びミッドアンブル信号も前述したフレーム同期信号のように、基地局及び端末が予め定めているシーケンスを間歇的に伝送する。
【０００５】
また、前記広帯域符号分割多重接続方式を使用する広帯域無線接続ネットワーク(Broadband Radio Access Network；ＢＲＡＮ)システム(または、‘BRAN Hyper Access System’と称する。)は、１個のフレームを時分割して複数の使用者に対するデータを伝送する。このようなＢＲＡＮシステムでも、フレームの開始を知らせるフレームプリアンブルがフレームの開始点から一部の区間に存在する。また、１個のフレーム内に前記各使用者に伝送するデータが不規則的に伝送されることができるので、データの開始点を知らせるバーストプリアンブル(burst preamble)が各データの前部分に存在する。従って、端末は、前記データの伝送開始点を認知するためには、前記データプリアンブルを受信しなければならない。すなわち、前記端末は、データの受信のためにデータの開始点に対する同期を合わせなければならない。このために、前記端末は、受信信号を受ける前にすべてのシステムで共通使用するプリアンブル信号を捕捉して同期を合わせる。そうすると、ここで、図１を参照して、前記プリアンブル信号が使用される場合のフレーム構造を説明する。
【０００６】
図１は、ＢＲＡＮシステムで使用している通常なフレーム構造を示す。図１において、参照番号１０１は、フレームプリアンブル(Frame Preamble)として、基地局の信号同期を検出するのに使用される１個のフレームの開始点を示す。ここで、前記フレームプリアンブル１０１は、ＱＰＳＫ(Quadrature Phase Shift Keying)方式にて変調されて伝送される。また、参照番号１０２は、放送チャンネル(Broadcasting Channel；ＢＣＨ)信号として、前記広帯域無線接続システムの通信のとき、必要なシステム情報(System Information)をその基地局の領域内にあるすべての端末に共通に知らせるために使用される。参照番号１０３は、第１バーストプリアンブル(Burst Preamble)として、間歇的に伝送される第１バーストデータの開始点を示す。そして、参照番号１０４は、第１データチャンネル(Data Channel 1)信号として、前記第１データを伝送する部分である。ここで、前記第１データチャンネル１０４を通じて伝送される第１データは、ＱＰＳＫ、１６ＱＡＭ(16-ary Qudrature Amplitude Modulation)、６４ＱＡＭ(64-ary Qudrature Amplitude Modulation)などの３通りの変調方式のうち、いずれか１通りの変調方式にて変調された後伝送される。一方、図１に示されているフレーム構造は、前述したように、バーストプリアンブル及び前記バーストプリアンブルに連続してデータチャンネルが存在する構造Ｎ個が備えられる。
【０００７】
前記では、システムで基地局(送信器)及び端末(受信器)が通信標準などで予め約定されたシーケンスを使用してフレーム同期、スロット同期またはデータが存在するか否かを示すようにするシーケンス(プリアンブル)を使用していることを説明した。また、前記シーケンスは、不連続的にバーストに伝送されるので、シーケンスは、非周期的自己相関(Aperiodic Autocorrelation)特性を有する。そうすると、図２を参照して、通常なプリアンブル送信器の構造を説明する。
【０００８】
図２は、基地局でプリアンブルを伝送するプリアンブル送信器の構造を示す。図２を参照すると、プリアンブル発生器２００は、複素値を有するプリアンブル信号を発生して第１基底帯域フィルタ２１０及び第２基底帯域フィルタ２１５へ出力する。ここで、前記プリアンブル発生器２００で発生した前記プリアンブル信号の実数部であるシーケンス値のＩ(In-phase)信号が前記第１基底帯域フィルター２１０へ出力され、前記プリアンブル信号の虚数部であるシーケンス値のＱ信号が前記第２基底帯域フィルター２１５へ出力される。前記第１基底帯域フィルター２１０及び前記第２基底帯域フィルター２１５は、前記プリアンブル発生器２００から出力されるＩ信号及びＱ信号をそれぞれ基底帯域でフィルタリングして基底帯域信号を出力する。前記第１基底帯域フィルター２１０から出力される基底帯域信号は 乗算器２２０へ出力され、前記第２基底帯域フィルター２１５から出力される基底帯域信号は乗算器２２５へ出力される。前記乗算器２２０は、前記第１基底帯域フィルター２１０から出力した信号を入力してキャリア信号ｃｏｓ成分(cos(2πfct)と乗算した後、加算器２３０へ出力する。また、前記乗算器２２５は、前記第２基底帯域フィルタ２１５から出力した信号を入力してキャリア信号ｓｉｎ成分(sin(2πfct)と乗算した後、前記加算器２３０へ出力する。前記加算器２３０は、前記乗算器２２０及び前記乗算器２２５のそれぞれから出力したキャリア信号が乗算された信号を入力して加算した後、アンテナ(図示せず)へ提供する。図２の従来のプリアンブル送信器において、前記プリアンブルは、エラー補正のための何の情報の追加なくＱＰＳＫ変調のみを遂行した後すぐ伝送される。
【０００９】
そうすると、図３を参照して通常なプリアンブル受信器の構造を説明する。
【００１０】
図３は、端末で送信器から伝送したプリアンブルを検出するプリアンブル受信器の構造を示す。図３において、ＲＦ(Radio Frequency)部、ＩＦ(Intermediate Frequency)部、及びフィルタに対する詳細な構成は、説明の便宜上省略するものとする。
【００１１】
図３を参照すると、受信無線周波数(ＲＦ)信号ｒ(ｔ)は、乗算器３２０及び乗算器３２５のそれぞれに入力される。前記乗算器３２０は、前記信号ｒ(ｔ)をキャリア信号ｃｏｓ成分(cos(2πfct))と乗算してダウンコンバーティング(down converting)されたＩ成分(In-phase)信号を第１基底帯域フィルタ３１０へ出力する。また、前記乗算器３２５は、前記信号ｒ(ｔ)をキャリア信号ｓｉｎ成分(sin(2πfct))と乗算してダウンコンバーティングされたＱ成分(Quadrature-phase)信号を第２基底帯域フィルター３１５へ出力する。前記第１基底帯域フィルター３１０は、前記乗算器３２０から出力した信号を入力してフィルタリングした後、整合フィルター３００にＩ成分信号として出力する。前記第２基底帯域フィルター３１５は、前記乗算器３２５から出力した信号をフィルタリングした後、前記整合フィルター３００にＱ成分信号として出力する。一方、前記プリアンブル発生器３３０は、Ｉ成分のプリアンブル信号とＱ成分のプリアンブル信号を生成して前記整合フィルター３００へ出力する。前記整合フィルター３００は、前記第１基底帯域フィルター３１０及び第２基底帯域フィルター３１５から出力した前記Ｉ成分及び前記Ｑ成分の受信信号と前記プリアンブル発生器３３０から出力したＩ成分及びＱ成分のプリアンブル信号との相関度を検出した後、前記検出した相関度値を判断器３４０へ出力する。前記判断器３４０は、前記整合フィルター３００から出力された相関度値を前記受信器に予め設定されている固有の絶対基準値(Threshold)と比較する。前記比較結果、前記整合フィルター３００から出力された相関度値が前記基準値以上である場合、プリアンブルを捕捉した信号を出力し、前記相関度値が前記基準値の未満である場合は、プリアンブルを捕捉できない信号を出力するようになる。
【００１２】
前述したように、従来の受信器では、プリアンブルを検出するために相関度の特性を利用する。このとき、前記プリアンブルの非周期的自己相関の特性によって前記プリアンブルの検出性能が決定される。従って、前述したように、受信同期を目的にするプリアンブル信号で非周期的自己相関の特性が優秀な符号を使用する必要がある。
【００１３】
前記ＢＲＡＮシステムで一般的に使用するプリアンブルは、前述したように、１個のフレームの開始点を示すためのフレームプリアンブル(Frame Preamble)及び間歇的データの伝送開始点を示すバーストプリアンブル(Burst Preamble)に分類される。このとき、前記フレームプリアンブルのうち、順方向フレームプリアンブル(Down-link Frame Preamble)信号は、最小３２ビットの長さを有しなければならなく、前記バーストプリアンブルのうち、順方向バーストプリアンブル(Down-link Burst Preamble)は、最小１６ビットの長さを有しなければならない。また、前記バーストプリアンブルのうち、逆方向バーストプリアンブル(Up-link Burst Preamble)信号は、最小３２ビットの長さを有しなければならない。すなわち、同一なシステムでも多様な長さを有するプリアンブル信号が必要である。前記多様な長さを有するプリアンブル信号を生成するために、前記のように相互異なる長さを有するそれぞれのプリアンブル信号を生成するためにそれぞれのプリアンブル生成器を使用するよりは、共用可能なプリアンブル生成器を使用する必要性が要求されている。
【００１４】
【発明が解決しようとする課題】
従って、本発明の目的は、無線通信システムでフレームプリアンブルシーケンスを生成する装置及び方法を提供することにある。
【００１５】
本発明の他の目的は、無線通信システムで同期を検出するのに使用されるプリアンブルシーケンスを生成する装置及び方法を提供することにある。
【００１６】
本発明のまた他の目的は、無線通信システムでデータの開始点を検出するのに使用されるバーストプリアンブルシーケンスを生成する装置及び方法を提供することにある。
【００１７】
本発明のさらに他の目的は、無線通信システムでフレームプリアンブルシーケンス及びバーストプリアンブルシーケンスを同時に生成する装置及び方法を提供することにある。
【００１８】
本発明のなお他の目的は、無線通信システムで非周期的自己相関の特性が優秀なプリアンブルシーケンス生成する装置及び方法を提供することにある。
【００１９】
【課題を解決するための手段】
前記のような目的を達成するために、本発明は、所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化(ＡＲＭ)コードを生成する装置において、前記第１シーケンスを前記所定の長さと同一の長さを有する+１及び-１が反復される第２シーケンスと乗算して第３シーケンスを出力する乗算器と、前記第１シーケンス及び第３シーケンスを時間的に多重化して出力するマルチプレクサーと、前記予め決定された長さのＡＲＭコードが生成されるときまで、前記マルチプレクサーから出力するシーケンスを前記第１シーケンスとして再設定して、前記乗算器及び前記マルチプレクサーに再設定されたシーケンスを再入力するように制御する制御器とを含むことを特徴とする。
【００２０】
また、本発明は、所定の長さを有する第１シーケンスを入力にして予め決定された長さの非周期的循環多重化(ＡＲＭ)コードを生成する方法において、前記第１シーケンスを前記所定の長さと同一の長さを有する+１及び-１が反復される第２シーケンスと乗算して第３シーケンスを出力する第１ステップと、前記第１シーケンス及び前記第３シーケンスを時間的に多重化して第４シーケンスを出力する第２ステップと、前記第４シーケンスの長さが前記予め決定された長さと同一であるかを検査し、前記検査結果、前記第４シーケンス長さが前記予め決定された長さと同一ではない場合、前記第４シーケンスを前記第１シーケンスとして再設定して前記第１ステップに戻る第３ステップと、前記第４シーケンスの長さが前記予め決定された長さと同一である場合、前記第４シーケンスを前記ＡＲＭコードとして出力する第４ステップとからなることを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明に従う好適な実施形態について添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明確にする目的で、関連した公知機能または構成に関する具体的な説明は省略する。
【００２２】
以下、本発明の実施形態によるプリアンブルシーケンスは、現在通信標準化が進行している広帯域無線接続ネットワーク(Broadband Radio Access Network;ＢＲＡＮ)に適用することができる。本発明の実施形態を通じて新たに提案される“プリアンブルシーケンス”を“非周期的循環多重化コード(Apreiodic Recursive Multiplex Code；以下、“ＡＲＭコード”と称する。)”と定義する。一方、本発明の実施形態は、システム同期、フレーム同期、スロット同期、またはデータが存在するか否かを確認するのに使用するＡＲＭコードを発生する装置及び方法について詳細に説明する。そして、前記ＢＲＡＮシステムで使用するフレームプリアンブルまたはバーストプリアンブルを一例にして本発明の実施形態を説明する。また、前記ＡＲＭコードは、非周期的自己相関の特性が優秀なシーケンスの使用が要求されるあるシステムでも使用されることができる。
【００２３】
また、前記ＢＲＡＮシステムで使用するフレームプリアンブルまたはバーストプリアンブルは、２のべき乗の長さを有する優秀な相関度の特性を有するプリアンブル信号の使用が要求される。その理由は、前記プリアンブル信号の捕捉性能が悪いと、同期を検出し難しい。従って、送信器及び受信器間の無線通信を遂行することができない。さらに、前記データの有無を示すバーストプリアンブルが捕捉されないと、受信器は、データを受信することができない。また、前記プリアンブルは、持続的に伝送される信号ではなく、バースト(burst)(間歇的)に伝送される信号であるという点に留意されたい。
【００２４】
そうすると、図５を参照して、送信器からバーストに伝送したプリアンブルに対して受信器が相関度を測定する構造を説明する。図５は、バーストにプリアンブルを伝送する送信器の信号によって受信器が相関度を測定する一例を示す。すなわち、図５は、バーストにプリアンブルを伝送する送信器が前記送信器からバーストに伝送されたプリアンブル信号を受信する受信器と正確に同期しない状態で相関度を測定する方法を示す。
【００２５】
図５を参照すると、まず、送信器がプリアンブル信号５０１を受信器へバーストに伝送する。このとき、前記受信器は、前記送信器が伝送するプリアンブル信号５０１の開始点を分からないので、前記受信器は、ある任意の時点から始めて前記プリアンブル信号５０１の長さに該当するΔintegration時間の間受信された信号と前記受信器に予め設定されているプリアンブル信号との相関度を継続して計算するであろう。そして、前記設定されたプリアンブル信号は、前記受信器、すなわち、端末及び前記送信器、すなわち、基地局との約束によって予め設定されている信号である。
【００２６】
結局、図５は、前記プリアンブル信号５０１の実際の伝送時間区間と前記受信器が相関度を計算する区間とが一致しないとき発生する状況を示す。前記プリアンブル信号５０１が実際伝送される区間と前記受信器が相関度を計算する区間との間の時間差がΔOffsetである場合、前記受信器が前記受信されたプリアンブル信号と設定プリアンブル信号との相関度を計算する区間であるΔIntegration時間のうちΔreal時間の間のみ前記送信器が伝送するプリアンブル信号と前記受信器から発生する設定プリアンブル信号との間の相関が遂行される。残りのΔOffset及び前記ΔOffsetのような長さの時間であるΔno signal区間の間は、前記送信器が伝送するプリアンブル信号がないので、送信器が伝送するプリアンブル信号と受信器から発生する設定プリアンブル信号との間に比較がなされない。従って、実際の相関度値は、ΔIntegration時間のうち、Δreal時間の間の相関度値である。
【００２７】
これを式で表現すると、下記［数１］のようである。
【数１】
0003636707.tif 000002
【００２８】
前記［数１］において、Ｃｏｒは相関値、ｒ(ｔ)は受信信号、ｓ(ｔ)は受信器で発生した設定プリアンブル信号、ｓ＊(ｔ)は、前記ｓ(ｔ)の共役複素数をそれぞれ示す。
【００２９】
そうすると、具体的な例を挙げて、実際プリアンブル信号の伝送時間区間と受信器が相関度を計算する区間との差ΔOffsetがτである場合、前記［数１］は、下記［数２］のように表現される。
【数２】
0003636707.tif 000003
【００３０】
前記［数２］において、Ｎは、プリアンブルの長さ(ΔIntegration時間と同一である。)を示す。
【００３１】
一般的に、シーケンスｓ(ｔ)の相関値を計算するとき、前記シーケンスを“非周期的シーケンス(Aperiodic Sequence)”と称する。このとき、前記プリアンブル信号が使用される非周期的シーケンスは、前記のように、τだけの時間オフセットを有する場合に、相関度の値が低いシーケンスが優秀なシーケンスである。すなわち、同期が一致していない場合は、相関度の値が低くて同期が一致する場合にのみ、相関度値が大きいシーケンスが優秀なシーケンスであるといえる。しかし、実際に、優秀な性能を有する非周期的シーケンスはよく知られていない。従って、本発明では、前記非周期的シーケンスの観点で優秀な性能を有する符号を生成する方法を提供する。本発明が提供するプリアンブル信号である非周期的シーケンスは、長さＮが２ｎ(Ｎ=２ｎ)を有するとき、優秀な非周期的シーケンスであるといえる。
【００３２】
そうすると、本発明が提供する非周期的シーケンスで優秀な性質を有するシーケンスを生成する方法を説明するために、次のような幾つの非周期的シーケンスの特性を説明する。
【００３３】
一般的に、長さＮである非周期的シーケンス{ａi}に対する相関度Ｃτは、下記［数３］のように表現される。
【数３】
0003636707.tif 000004
【００３４】
前記［数３］において、前記長さＮである非周期的シーケンスを{(-１)i・ａi}としたとき、前記{(-１)i・ａi}に対する相関度Ｃ’τは、下記［数４］のように表現される。
【数４】
0003636707.tif 000005
【００３５】
以下、前記長さＮである非周期的シーケンス{(-１)i・ａi}を“ｂi”と称する。このとき、長さＮである複素非周期的シーケンス{ａi＋ｊｂi}に対する相関度Ｃｏｒτは下記［数５］のように表現される。
【数５】
0003636707.tif 000006
【００３６】
そうすると、［数５］は、図６のハードウェア(hardware)の構造によって具現されることができる。図６を参照して、本発明の実施形態によるプリアンブル生成装置の基本構成を説明すると、下記のようである。
【００３７】
図６は、本発明の実施形態によるプリアンブル生成装置の基本構成の一例を示している。図６を参照すると、まず、長さＮ(例えば、Ｎ=１６)である任意のシーケンスａ(ｉ)(ここで、ｉ=１，２，...，１６)が入力されると、Ｉ成分としては、シーケンスａ(ｉ)がそのまま出力される。一方、前記シーケンスａ(ｉ)は、乗算器６１０へ出力され、これと同時に、長さＮ(例えば、１６)である+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１が前記乗算器６１０へ出力される。前記乗算器６１０は、前記シーケンスａiを前記長さＮ(例えば、１６)である+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１をそれぞれ乗算(element by element multiplying)した後、Ｑ成分として{(-１)iａ(ｉ)}を出力する。
【００３８】
一方、前記［数４］では、実数部分及び虚数部分の値を考えることができる。このとき、相関度の値を小さくするためには、前記実数部分及び虚数部分のそれぞれが最小値を有しなければならない。前記［数４］を参照すると、τが偶数である場合、虚数部分は０になるが、実数部分は０にならない。これに反して、前記τが奇数である場合、虚数部分は０にならず実数部分は０になる。実際に、非周期的シーケンスの場合、実数部分及び虚数部分のすべては、相関度値が０になることはできない。従って、以下、前記実数部分を最小値で設定するための方法に対して説明する。
【００３９】
このとき、前記［数５］において、実数部分を“Ｉ”と称すると、前記［数５］は、下記［数６］のように表現される。
【数６】
0003636707.tif 000007
【００４０】
前記［数６］において、実際伝送時間区間と受信器が相関度を計算する区間との差ΔOffset値であるτが奇数である場合、前記実数部分Ｉは、‘０’になり、一方、前記τが偶数である場合、
【数７】
0003636707.tif 000008
になる。従って、前記τが偶数である場合、前記Ｉ値を‘０’にするためには、次のような過程を反復するようになる。すなわち、前記τが偶数である場合、
【数８】
0003636707.tif 000009
が‘０’になることは、前記実数値を有する長さＮの非周期的シーケンスが偶数番目のオフセットを有するときの相関度が‘０’であることを意味する。従って、このためには、次のような性質を利用するようになる。
【００４１】
ある実数値を有する長さＮ／２である非周期的シーケンスｄ(ｉ)に対しては、前記ａ(ｉ)を下記［数９］のように定義する。
【数９】
0003636707.tif 000010
【００４２】
前記［数９］において、τ=２τ’が偶数である場合、前記実数部分値を求めると、下記［数１０］のように表現される。
【数１０】
0003636707.tif 000011
【００４３】
前記［数１０］において、τ’=τ／２が偶数である場合、前記Ｉ値は、‘０’になる。このとき、前記［数１０］は、図７のハードウェアの構造によって具現されることができる。図７を参照して、本発明の実施形態によるプリアンブル生成装置の基本構成を説明すると、下記のようである。
【００４４】
図７は、本発明の実施形態によるプリアンブル生成装置の基本構成の一例を示す。図７を参照すると、まず、長さ８である入力シーケンスｄ(ｉ)は、マルチプレクサー(ＭＵＸ)７２０及び乗算器７１０の両方に入力される。同時に、前記乗算器７１０には、長さ８である+１、-１、+１、-１、+１、-１、+１、-１も入力される。前記乗算器７１０は、前記長さ８であるシーケンスｄ(ｉ)と前記長さ８である+１、-１、+１、-１、+１、-１、+１、-１は、それぞれ乗算(element by element multiplying)された後、前記マルチプレクサー７２０に出力{(-１)iｄ(ｉ)}を提供する。そうすると、前記マルチプレクサー７２０は、前記入力信号ｄ(ｉ)及び前記乗算器７１０から出力された信号{(-１)iｄ(ｉ)}を時間的に多重化して出力する。すなわち、前記乗算器７１０は、前記［数９］に示されるシーケンスａ(ｉ)を出力する。
【００４５】
従って、前記ｄ(i)に対しても、前記のような過程を反復するようになると、すべての偶数τに対して実数部分であるＩ値は‘０’を有する。そこで、前記のような方法で、長さ１６である複素ＡＲＭコードを生成するための生成器の構造は、図４に示される。
【００４６】
図４は、本発明の一実施形態による長さ１６である複素ＡＲＭコードを生成するための生成器の構造を示す。図４の説明に先立って前述したような図６の乗算器６１０及び図７の乗算器７１０には、それぞれ+１と-１が交代に存在する形態の信号である+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、及び+１、-１、+１、-１、+１、-１、+１、-１がそれぞれ入力されるが、前記信号で前記+１及び-１の順序がかわっても前記式で示された性質はそのまま保持される。
【００４７】
図４を参照すると、まず、２ビットのすべての可能な実数の組合せ{+１、+１}、{+１、-１}、{-１、+１}、及び{-１、-１}のうち１つが入力信号として第１マルチプレクサー(ＭＵＸ１)４００及び乗算器４１０へ入力される。これと同時に、前記入力信号が乗算器４１０に入力される。そして、前記乗算器４１０には、信号発生器４２０から同時に発生した{+１、-１}または{-１、+１}の信号が入力される。前記乗算器４１０は、前記入力信号に前記信号発生器４２０から発生した信号を乗算した後、前記第１マルチプレクサー４００へ出力する。そうすると、前記第１マルチプレクサー４００は、前記入力信号及び前記乗算器４１０から出力した信号を時間的に多重化して４ビットのシーケンスを出力する。この後、前記第１マルチプレクサー４００から出力した４ビットのシーケンスは、そのまま第２マルチプレクサー(ＭＵＸ２)４０２及び乗算器４１２に入力される。そして、前記乗算器４１２には、同時に信号発生器４２２から発生した{+１、-１、+１、-１}または{-１、+１、-１、+１}の信号が入力される。前記乗算器４１２は、前記第１マルチプレクサー４００から出力した４ビットのシーケンスに前記信号発生器４２２から発生した信号を乗算した後、前記第２マルチプレクサー４０２へ出力する。そうすると、前記第２マルチプレクサー４０２は、前記第１マルチプレクサー４００から出力した４ビットのシーケンスと前記乗算器４１２から出力した信号を入力して時間的に多重化して８ビットのシーケンスを出力する。そうすると、前記第２マルチプレクサー４０２から出力された８ビットのシーケンスは、そのまま第３マルチプレクサー(ＭＵＸ３)４０４へ入力され、これと同時に乗算器４１４へ出力される。そして、前記乗算器４１４には、同時に信号発生器４２４から発生した{+１、-１、+１、-１、+１、-１、+１、-１}または{-１、+１、-１、+１、-１、+１、-１、+１}の信号が入力される。前記乗算器４１４は、前記第２マルチプレクサー４０２から出力した８ビットのシーケンスと前記信号発生器４２４から発生した信号を乗算した後、前記第３マルチプレクサー４０４へ出力する。そうすると、前記第３マルチプレクサー４０４は、前記第２マルチプレクサー４０２から出力した８ビットのシーケンスと前記乗算器４１４から出力した信号を時間的に多重化して１６ビットのシーケンスを出力する。そうすると、前記第３マルチプレクサー４０４から出力した１６ビットのシーケンスは、Ｉ成分としてそのまま出力され、これと同時に、前記第３マルチプレクサー４０４から出力した１６ビットのシーケンスは乗算器４１６へ出力される。そして、前記乗算器４１６は、同時に信号発生器４２６から発生した{+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１}または{-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１}の信号が入力される。前記乗算器４１６は、前記第３マルチプレクサー４０４から出力した１６ビットのシーケンスと前記信号発生器４２６から発生した信号を乗算してＱ成分として出力する。これにより、長さ１６である複素ＡＲＭコードの生成が完了する。図４から説明した過程で、初期２ビットの入力信号を{+１、+１}とし、前記信号発生器４２０は、{+１、-１}の信号を発生し、前記信号発生器４２２は、{+１、-１、+１、-１}の信号を発生し、前記信号発生器４２４は、{+１、-１、+１、-１、+１、-１、+１、-１}の信号を発生し、前記信号発生器４２６は、{+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１}の信号を発生するようにすると、下記表１のような長さ１６である複素ＡＲＭコードを生成することができる。
【表１】
0003636707.tif 000012
【００４８】
また、図７で説明したような方法にて、長さ３２である複素ＡＲＭコードを生成することができ、前記長さ３２である複素ＡＲＭコードを生成する生成器の構造を図８を参照して説明する。
【００４９】
図８は、本発明のまた他の実施形態による長さ３２である複素非周期的シーケンスを生成するための生成器の構造を示す。図８において、第１マルチプレクサー４００、第２マルチプレクサー４０２、及び第３マルチプレクサー４０４と、乗算器４１０、乗算器４１２、乗算器４１４、及び乗算器４１６と、信号発生器４２０、信号発生器４２２、信号発生器４２４、及び信号発生器４２６との動作は、図４で説明したものと同一であるので、その詳細な説明は省略するものとする。そこで、前記第３マルチプレクサー４０４から出力した１６ビットのシーケンス及び前記乗算器４１６から出力した信号は、第４マルチプレクサー４０６へ入力される。そうすると、前記第４マルチプレクサー４０６は、前記第３マルチプレクサー４０４から出力した１６ビットのシーケンスと前記乗算器４１６から出力した信号を時間的に多重化して３２ビットのシーケンスを出力する。そうすると、前記第４マルチプレクサー４０６から出力した３２ビットのシーケンスは、そのままＩ成分として出力される。また、前記第４マルチプレクサー４０６から出力された１６ビットのシーケンスは、乗算器４１８へ出力される。同時に、前記乗算器４１８には、信号発生器４２８で発生した{+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１}または{-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１}の信号が入力される。前記乗算器４１８は、前記第４マルチプレクサー４０６から出力した３２ビットのシーケンスと前記信号発生器４２８から出力した信号を乗算してＱ成分として出力する。これにより、長さ３２である複素ＡＲＭコードの生成が完了する。
【００５０】
図８で説明した過程で、前記初期２ビットの入力信号を{+１、+１}とすると、前記信号発生器４２０では、{+１、-１}の信号を発生し、前記信号発生器４２２では、{+１、-１、+１、-１}の信号を発生し、前記信号発生器４２４では、{+１、-１、+１、-１、+１、-１、+１、-１}の信号を発生し、前記信号発生器４２６では、{+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１}の信号を発生し、前記信号発生器４２８では、{+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１、+１、-１}の信号を発生する。そうすると、下記表２のような長さ３２である複素ＡＲＭコードを生成することができる。
【表２】
0003636707.tif 000013
【００５１】
前記のような方法にて、２のべき乗の長さを有するＡＲＭコードを生成することによって、非周期的特性が優秀な６４、１２８、２５６、．．．長さのシーケンスを生成することができる。また、前述したように、基地局(送信器)が同期コードを端末(受信器)へ伝送するものを例で説明したが、本発明の方法にて生成したＡＲＭコードは、端末(送信器)が基地局(受信器)へ伝送するプリアンブル信号としても使用されることができる。従って、本発明の従来技術で説明した図２の送信器(基地局または端末)のプリアンブル発生器が本発明の実施形態で提示した図４または図８の構成を含むと、前述したような非周期的特性を有するシーケンスを利用するものである。また、図３の受信器(端末または基地局)のプリアンブル発生器が本発明の実施形態で提示した図４または図８の構成を含むと、前述したような非周期的特性を有するシーケンスを利用するようになる。
【００５２】
図４及び図８に示すＡＲＭコード発生器は、多数のマルチプレクサーを直列形態に並べている構成を示す。しかし、図４及び図８で説明したものとまた他の構成として、１個のマルチプレクサーを備え、前記１個のマルチプレクサーの出力を入力にしてフィードバック(feedback)する構成でも、前記のようなＡＲＭコードを生成することが可能であることは勿論である。また、図４及び図８には示されていないが、前記ＡＲＭコード発生器は、前記ＡＲＭコードの所定の長さによる動作、すなわち、入力、乗算、及び多重化過程をフィードバックさせる過程を制御する制御器が備えられている。
【００５３】
前述した本発明の実施形態では、図４及び図８から説明したように、ハードウェアの構造を利用したＡＲＭコードを生成する装置及び方法を提案している。しかし、また他の実施形態において、本発明で提案しているＡＲＭコードを予め生成してメモリに貯蔵しておき、システムの要求によって前記メモリから該当ＡＲＭコードを読み出して使用することもできる。この場合は、別途のハードウェアの構成が要求されず、本発明で提案しているＡＲＭコードを貯蔵するメモリと前記メモリから要求されるＡＲＭコードを読み出す制御手段のみを備えることによって具現が可能である。
【００５４】
前述の如く、本発明の詳細な説明では具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲は前記実施形態によって限られるべきではなく、本発明の範囲内で様々な変形が可能であるということは、当該技術分野における通常の知識を持つ者には明らかである。
【００５５】
【発明の効果】
以上から述べてきたように、本発明は、自己相関特性が優秀な非周期的循環多重化コードを提供することによって、プリアンブルシーケンスの特性を向上させ、これにより、システム性能も向上させることができる。また、多様な長さを有するプリアンブル信号を簡単なハードウェアの構造で生成することができるので、ハードウェアの効率を向上させることができる。結果的に、優秀な自己相関を有するプリアンブルシーケンスを利用して同期捕捉の確率を高めることができる。
【図面の簡単な説明】
【図１】  ＢＲＡＮシステムで使用している通常のフレーム構造を示す図である。
【図２】  基地局がプリアンブルを伝送する通常のプリアンブル送信器の構造を示す図である。
【図３】  端末機から送信器へ伝送したプリアンブルを検出する通常のプリアンブル受信器の構造を示す図である。
【図４】  本発明の一実施形態による長さ１６である複素ＡＲＭコードを生成するための生成器の構造を示す図である。
【図５】  バーストに送信器から伝送された信号に対する相関度を測定する一例を示す図である。
【図６】  本発明の他の実施形態によるプリアンブル生成装置の基本構成の一例を示す図である。
【図７】  本発明のまた他の実施形態によるプリアンブル生成装置の基本構成の一例を示す図である。
【図８】  本発明のさらに他の実施形態による長さ３２である複素ＡＲＭコードを生成するための生成器の構造を示す図である。
【符号の説明】
４００  第１マルチプレクサー(ＭＵＸ１)
４０２  第２マルチプレクサー(ＭＵＸ２)
４０４  第３マルチプレクサー(ＭＵＸ３)
４１０、４１２、４１４、４１６  乗算器
４２０、４２２、４２４、４２６  信号発生器
【図１】
0003636707.tif 000014
【図２】
0003636707.tif 000015
【図３】
0003636707.tif 000016
【図４】
0003636707.tif 000017
【図５】
0003636707.tif 000018
【図６】
0003636707.tif 000019
【図７】
0003636707.tif 000020
【図８】
0003636707.tif 000021