(57)【特許請求の範囲】
【請求項１】
電流制御型半導体スイッチング素子と、
前記電流制御型半導体スイッチング素子のミラー素子と、
前記電流制御型半導体スイッチング素子のオン／オフ制御を行う制御手段と、
前記ミラー素子に流れるリーク電流に基づいて、前記電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、
前記ミラー素子に流れる電流に基づいて、前記電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、
前記制御手段は、前記過電圧検出手段により前記電流制御型半導体スイッチング素子の過電圧状態が検出されると、前記電流制御型半導体スイッチング素子をオンにし、前記過電流検出手段により前記電流制御型半導体スイッチング素子の過電流状態が検出されると、前記電流制御型半導体スイッチング素子をオフにすることを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項２】
請求項１に記載の電流制御型半導体スイッチング素子用回路において、
前記過電圧検出手段は、前記ミラー素子と接続された第１の抵抗を有し、前記第１の抵抗の両端に加わる電圧と所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電圧状態を検出し、
前記過電流検出手段は、前記第１の抵抗と並列に、前記ミラー素子と接続された第２の抵抗を有し、前記第２の抵抗の両端に加わる電圧と前記所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項３】
請求項２に記載の電流制御型半導体スイッチング素子用回路において、
前記第１の抵抗の抵抗値は、前記第２の抵抗の抵抗値よりも大きいことを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項４】
請求項１に記載の電流制御型半導体スイッチング素子用回路において、
前記ミラー素子に接続される抵抗と、
前記抵抗の両端に加わる電圧を増幅する電圧増幅手段とをさらに備え、
前記過電圧検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第１の増幅度で増幅された電圧と所定の電圧とを比較することにより前記過電圧状態を検出し、
前記過電流検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第２の増幅度で増幅された電圧と前記所定の電圧とを比較することにより前記過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項５】
請求項４に記載の電流制御型半導体スイッチング素子用回路において、
前記電圧増幅手段は、前記電流制御型半導体スイッチング素子のオン／オフ指令に基づいて、前記第１の増幅度と前記第２の増幅度とを切り替えることを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項６】
請求項４または５に記載の電流制御型半導体スイッチング素子用回路において、
前記第１の増幅度は、前記第２の増幅度より大きいことを特徴とする電流制御型半導体スイッチング素子用回路。
【請求項７】
請求項２〜６のいずれかに記載の電流制御型半導体スイッチング素子用回路において、
前記所定の電圧は、前記電流制御型半導体スイッチング素子のクランプ電圧に基づいて定めることを特徴とする電流制御型半導体スイッチング素子用回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流制御型半導体スイッチング素子を用いた回路に関し、特に過電圧保護機能および過電流保護機能を備えた回路に関する。
【０００２】
【従来の技術】
電流制御型パワートランジスタを過電圧または過電流から保護するための回路として、図４に示すようなものがある。図４（ａ）に示す回路では、制御端子ＩＮと、ＯＲゲート３と、トランジスタ駆動用電源１と、Ｐ型ＭＯＳＦＥＴ４と、Ｎ型ＭＯＳＦＥＴ５と、ツェナーダイオード６と、負荷７と、負荷７を駆動するための電源２と、メインパワートランジスタ８と、ミラートランジスタ９と、抵抗１０と、差動アンプ１１と、レベル変換回路１２とを備える。
【０００３】
図４（ａ）に示す回路では、トランジスタ８を駆動する機能に加えて、トランジスタ８がオフの時の過電圧保護機能と、トランジスタ８がオンの時の過電流保護機能とを備えている。なお、過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ８を制御する制御端子ＩＮがＬレベルの場合（ＭＯＳＦＥＴ４がオン、ＭＯＳＦＥＴ５がオフ）にトランジスタ８がオン、制御端子ＩＮがＨレベルの場合（ＭＯＳＦＥＴ４がオフ、ＭＯＳＦＥＴ５がオン）にトランジスタ８がオフとなる。
【０００４】
図４（ａ）に示す回路の保護電流機能について説明する。トランジスタ８がオンしている状態で負荷７に何らかの問題、例えば、トランジスタ８のコレクタ端子と電源２との間のショート等が発生し、トランジスタ８に過剰な電流が流れたとする。この場合、トランジスタ８に対するミラー素子であるミラートランジスタ９には、ミラー比に応じた電流Ｉcesが流れる。従って、ミラートランジスタ９のエミッタ端子と接続されている抵抗１０にも電流Ｉcesが流れるので、抵抗１０の両端には電流Ｉcesの大きさに応じた電圧が発生する。差動アンプ１１は、抵抗１０の両端にかかる電圧を増幅して出力Ｓ１をレベル変換回路１２に入力する。
【０００５】
レベル変換回路１２には、予め過電流状態の電圧レベルを設定しておき、入力されるＳ１の電圧レベルが過電流状態の電圧レベルを超えた場合に、Ｈレベルの信号Ｓ２が出力される。レベル変換回路１２から出力される信号Ｓ２がＨレベルになると、図４（ｂ）の真理値表に示すように、ＯＲゲート３の出力もＨレベルになるので、ＭＯＳＦＥＴ５がオンになるとともに、ＭＯＳＦＥＴ４がオフとなる。すなわち、制御端子ＩＮの出力がオン指令（Ｌレベル）であっても、トランジスタ８は強制的にオフとなる。これにより、トランジスタ８に過電流が流れ続けることを防ぐことができる。
【０００６】
次に、過電圧保護機能について説明する。この過電圧保護機能に関する技術については、特開平１１−５５９３７号公報に開示されている。トランジスタ８がオフしている状態で、トランジスタ８のコレクタ端子に対して、トランジスタ８の耐圧以上の高電圧が印加されたとする。ツェナーダイオード６のツェナー電圧を予めトランジスタ８の耐圧以下に設定（クランプ電圧ＶceCと呼ぶ）しておくと、トランジスタ８のコレクタ端子にクランプ電圧ＶceC＋ベース・エミッタ間電圧Ｖbe以上の電圧が印加されると、ツェナーダイオード６に図４（ａ）に示す向きに電流Ｉdが流れる。従って、トランジスタ８のベース端子に電流Ｉdが流れることによりトランジスタ８がオンして、コレクタ−エミッタ間に電流が流れる。これにより、コレクタ端子に印加された過電圧のエネルギーを消費することができるので、トランジスタ８に過電圧が加わり続けることを防ぐことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、電流容量が非常に大きなパワートランジスタに上述した従来の技術を適用すると、過電圧保護機能を実現させるために、ツェナーダイオード６に大きな電流が流れることになるので、ツェナーダイオード６の発熱が大きくなるという問題がある。また、ツェナー電圧は、放熱やコストおよび信頼性等の観点からは、例えば４００Ｖといった高電圧を実現するのは非常に困難である。
【０００８】
本発明の目的は、ツェナーダイオードを用いずに過電圧保護および過電流保護を実現する電流駆動型半導体スイッチング素子用回路を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による電流制御型半導体スイッチング素子用回路は、電流制御型半導体スイッチング素子と、電流制御型半導体スイッチング素子のミラー素子と、電流制御型半導体スイッチング素子のオン／オフ制御を行う制御手段と、ミラー素子に流れるリーク電流に基づいて、電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、ミラー素子に流れる電流に基づいて、電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、制御手段は、過電圧検出手段により電流制御型半導体スイッチング素子の過電圧状態が検出されると、電流制御型半導体スイッチング素子をオンにし、過電流検出手段により電流制御型半導体スイッチング素子の過電流状態が検出されると、電流制御型半導体スイッチング素子をオフにすることにより、上記目的を達成する。
【００１０】
【発明の効果】
本発明による電流制御型半導体スイッチング素子用回路によれば、電流制御型半導体スイッチング素子のミラー素子に流れる電流に基づいて、過電圧状態および過電流状態を検出し、過電圧状態が検出された時には電流制御型半導体スイッチング素子をオンにし、過電流状態が検出された時には電流制御型半導体スイッチング素子をオフにするので、ツェナーダイオードを用いずに過電圧保護機能および過電流保護機能を実現することができる。
【００１１】
【発明の実施の形態】
第１の実施の形態
図１（ａ）は、本発明による電流駆動型半導体スイッチング素子用回路の第１の実施の形態の構成を示す図である。図１（ａ）に示す回路は、制御端子ＩＮと、ＸＯＲゲート１３と、トランジスタ駆動用電源１と、Ｐ型ＭＯＳＦＥＴ４と、Ｎ型ＭＯＳＦＥＴ５，１７と、負荷７と、負荷７を駆動するための電源２と、バイポーラトランジスタ（メインパワートランジスタ）８と、ミラートランジスタ９と、抵抗１５，１６と、差動アンプ１１と、レベル変換回路１２、ＩＮＶゲート１４とを備える。
【００１２】
過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ８を制御する制御端子ＩＮがＬレベルの場合には、ＭＯＳＦＥＴ４がオン、ＭＯＳＦＥＴ５がオフとなるので、トランジスタ８がオンとなる。一方、制御端子ＩＮがＨレベルの場合には、ＭＯＳＦＥＴ４がオフ、ＭＯＳＦＥＴ５がオンとなるので、トランジスタ８がオフとなる。トランジスタ８に対応するミラートランジスタ９は、トランジスタ８と同じデバイス構造を有し、トランジスタ８と同一のオン／オフ特性を有する。トランジスタ９には、ミラー比に応じた電流が流れ、例えば、ミラー比が１００：１の場合、トランジスタ８に１００Ａの電流が流れると、ミラートランジスタ９には１Ａの電流が流れる。
【００１３】
図２は、ミラートランジスタ９がオフの時において、トランジスタ８のコレクタ−エミッタ間電圧Ｖceに対して、ミラートランジスタ９のコレクタ端子からエミッタ端子に流れるリーク電流特性を示す図である。図２に示すように、リーク電流は、電圧Ｖceの増加とともに増大し、電圧Ｖceがトランジスタ８の耐圧に達したところでいわゆるブレークダウン状態となって、多大な電流が流れる。
【００１４】
差動アンプ１１に並列に接続されるとともに、一端がミラートランジスタ９のエミッタ端子と、他端がトランジスタ８のエミッタ端子とそれぞれ接続されている抵抗１５および抵抗１６の抵抗値は、次式（１）の関係が成り立っている。
抵抗１６の抵抗値≫抵抗１５の抵抗値  …（１）
従って、抵抗１５とトランジスタ８のエミッタ端子との間に直列に接続されているＮ型ＭＯＳＦＥＴ１７がオンの時にミラートランジスタ９に流れる電流は、抵抗値の小さい抵抗１５を流れることになる。一方、Ｎ型ＭＯＳＦＥＴ１７がオフの時には、ミラートランジスタ９に流れる電流は、全て抵抗１６を流れる。なお、トランジスタ８のエミッタ端子は接地されている。
【００１５】
後述するように、過電圧状態を検出する際には、抵抗１６にリーク電流Ｉcesが流れることにより抵抗１６の両端に加わる電圧を差動アンプ１１で検出するので、リーク電流でも十分な電圧を入力できるように、抵抗１６の抵抗値は大きいものとする必要がある。また、抵抗１５は、後述するように、過剰電流状態検出する際に用いられるが、差動アンプ１１に対して適正な電圧が入力されるように適切な大きさの抵抗値を用いる必要がある。すなわち、抵抗１５および抵抗１６の抵抗値は、トランジスタ８の耐圧等を考慮した適切な値を設定しておく必要がある。
【００１６】
Ｎ型ＭＯＳＦＥＴ１７のゲートには、制御端子ＩＮの信号レベルがＩＮＶゲート１４で反転された信号が入力される。従って、制御端子ＩＮがＬレベルの場合には、Ｎ型ＭＯＳＦＥＴ１７はオン状態となり、制御端子ＩＮがＨレベルの場合には、Ｎ型ＭＯＳＦＥＴ１７はオフ状態となる。
【００１７】
差動アンプ１１は、抵抗１５または抵抗１６の両端に加わる電圧を増幅して、レベル変換回路１２に出力する。Ｎ型ＭＯＳＦＥＴ１７がオフの時は、抵抗１６に加わる電圧が差動アンプ１１に入力される。また、Ｎ型ＭＯＳＦＥＴ１７がオンの時には、抵抗１５の両端に加わる電圧が差動アンプ１１に入力される。レベル変換回路１２は、入力された電圧信号が、予め設定したクランプ電圧ＶceCレベルを超える場合に、Ｈレベルの信号を出力する。
【００１８】
図１（ｂ）は、ＸＯＲゲート１３の真理値表である。ＸＯＲゲート１３には、制御端子ＩＮの信号とレベル変換回路１２の出力信号Ｓ２が入力されて、論理和Ｓ３を出力する。過電流状態でも過電圧状態でもない通常の動作時には、レベル変換回路１２の出力信号Ｓ２はＬレベルとなっている。従って、図１（ｂ）に示すように、制御端子ＩＮがＬレベルの時には、ＸＯＲゲート１３の出力Ｓ３はＬレベルとなってトランジスタ８はオンとなり、制御端子ＩＮがＨレベルの時には、ＸＯＲゲート１３の出力Ｓ３はＨレベルとなってトランジスタ８はオフとなる。従って、通常の動作時には、制御端子ＩＮの信号レベルに応じて、トランジスタ８はオン／オフする。
【００１９】
一方、過電流状態、または、過電圧状態の場合には、後述するように、レベル変換回路１２の出力信号Ｓ２はＨレベルとなる。従って、制御端子ＩＮがＬレベルのときには、ＸＯＲゲートの出力Ｓ３は、Ｈレベルとなるので、トランジスタ８はオフとなる。また、制御端子ＩＮがＨレベルの時には、ＸＯＲゲート１３の出力Ｓ３はＬレベルとなるので、トランジスタ８はオンとなる。
【００２０】
−過電圧保護機能−
図１（ａ）に示す回路において、トランジスタ８がオフの時の過電圧保護機能について説明する。制御端子ＩＮがＨレベルでトランジスタ８がオフしている状態において、トランジスタ８のコレクタ端子に対して、トランジスタ８の耐圧以上の高電圧が印加されたとする。この場合、Ｎ型ＭＯＳＦＥＴ１７のゲートはＬレベルであるので、ＭＯＳＦＥＴ１７はオフとなっている。ミラートランジスタ９のコレクタ−エミッタ間には、トランジスタ８のコレクタ−エミッタ間電圧に応じたリーク電流Ｉcesが流れるが、ＭＯＳＦＥＴ１７がオフとなっているので、リーク電流Ｉcesは全て抵抗１６に流れる。なお、リーク電流Ｉcesの大きさは、ミラー比に応じたものである。
【００２１】
差動アンプ１１は、抵抗１６の両端に加わる電圧を増幅して、差動アンプ出力Ｓ１をレベル変換回路１２に出力する。レベル変換回路１２は、入力された信号Ｓ１が予め設定したトランジスタ８の耐圧、すなわち、クランプ電圧ＶceCレベルを超えた場合に、Ｈレベルの信号Ｓ２を出力する。従って、トランジスタ８のコレクタ端子に対して、耐圧以上の高電圧が印加された時には、レベル変換回路１２の出力信号Ｓ２は、Ｈレベルとなる。
【００２２】
ＸＯＲゲート１３には、制御端子ＩＮのＨレベルの信号と、レベル変換回路１２のＨレベルの信号とが入力されるので、図１（ｂ）に示す真理値表より、ゲート出力Ｓ３はＬレベルとなる。従って、Ｐ型ＭＯＳＦＥＴ４がオン、Ｎ型ＭＯＳＦＥＴ５はオフとなって、トランジスタ８にベース電流が流れることにより、コレクタ−エミッタ間に電流が流れる。これにより、制御端子ＩＮがＨレベル（トランジスタ８のオフ指令）にも関わらずトランジスタ８がオンとなるので、トランジスタ８のコレクタ端子に加わる過電圧エネルギーを消費させることができ、トランジスタ８に過電圧が加わり続けるのを防ぐことができる。
【００２３】
−過電流保護機能−
次にトランジスタ８がオン時の過電流保護機能について説明する。制御端子ＩＮがＬレベルでトランジスタ８がオンしている状態において、負荷７に何らかの問題、例えば、トランジスタ８のコレクタ端子と電源２との間でショートが生じて、通常の動作時には流れることのない過剰な電流がトランジスタ８に流れたとする。この場合、Ｎ型ＭＯＳＦＥＴ１７のゲートはＨレベルであるので、ＭＯＳＦＥＴ１７はオンとなっている。
【００２４】
ミラートランジスタ９のコレクタ−エミッタ間には、ミラー比に応じた電流Ｉcesが流れる。上述したように、抵抗１６の抵抗値は抵抗１５の抵抗値より大きいことから、ＭＯＳＦＥＴ１７がオンとなっている状態では、電流Ｉcesは抵抗１５を流れる。差動アンプ１１は、抵抗１５の両端に加わる電圧を増幅して、差動アンプ出力Ｓ１をレベル変換回路１２に出力する。レベル変換回路１２は、入力された信号Ｓ１が予め設定したクランプ電圧ＶceCレベルを超えた場合に、Ｈレベルの信号Ｓ２を出力する。すなわち、トランジスタ８に過剰な電流が流れる場合には、レベル変換回路１２の出力信号Ｓ２は、Ｈレベルとなる。
【００２５】
ＸＯＲゲート１３には、制御端子ＩＮのＬレベルの信号と、レベル変換回路１２のＨレベルの信号とが入力されるので、図１（ｂ）に示す真理値表より、ゲート出力Ｓ３はＨレベルとなる。従って、Ｐ型ＭＯＳＦＥＴ４がオフ、Ｎ型ＭＯＳＦＥＴ５はオンとなるので、制御端子ＩＮがＬレベル（トランジスタ８のオン指令）にも関わらずトランジスタ８は強制的にオフとなる。これにより、トランジスタ８に過剰電流が流れ続けることを防ぐことができる。
【００２６】
第１の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、トランジスタ８に流れる過電流をミラートランジスタ９に流れる電流Ｉcesに基づいて検出するとともに、トランジスタ８のオフ時にミラートランジスタ９に流れるリーク電流Ｉcesに基づいて過電圧を検知するので、過電圧状態および過電流状態を検出する回路素子を共有することができる。すなわち、回路の過電圧保護機能および過電圧保護機能を実現するために、ミラートランジスタ９、差動アンプ１１およびレベル変換回路１２を共用することができるので、コストを低減することができる。また、過電圧状態または過電流状態を検出した時は、制御端子ＩＮの信号レベルに関わらずトランジスタ８のオン／オフ制御を行うので、トランジスタ８を過電圧状態および過電流状態から保護することができる。
【００２７】
ミラートランジスタ９に流れる電流値は、過電流状態と過電圧状態とにおいて大きく異なるので、過電流および過電圧を検知する際に用いる抵抗として、抵抗値の異なる抵抗を２種類用いた。これにより、過電圧状態および過電流状態を確実に検出することができる。過電圧状態および過電流状態の検出は、抵抗１５または抵抗１６の両端に加わる電圧を増幅した電圧と所定の電圧とを比較することにより行ったが、所定の電圧をトランジスタ８の耐圧であるクランプ電圧としたので、トランジスタ８を過電圧および過電流から確実に保護することができる。
【００２８】
また、従来技術で説明したようなツェナーダイオード６が不必要となるので、ツェナーダイオード６における発熱の問題が生じることがない。さらに、ツェナーダイオード６を用いた場合には、上述したように、使用できる回路の電圧範囲が限定されるという問題があったが、本実施の形態では、クランプ電圧の設定範囲を抵抗１６の抵抗値の設定で対応することができるので、適用できる回路の電圧範囲が広くなる。
【００２９】
第２の実施の形態
図３は、本発明による電流駆動型半導体スイッチング素子用回路の第２の実施の形態の構成を示す図である。第１の実施の形態における回路と同一の構成要素については、同一の符合を付して説明を省略する。第２の実施の形態の回路は、１つの抵抗２０を用いてリーク電流および過電流の検知を行うとともに、ゲイン可変差動アンプ２１にて検出電圧の増幅ゲイン（増幅度）を切り替えている。
【００３０】
ゲイン可変差動アンプ２１は、差動アンプ１１とゲインの異なるアンプ２１ａ，２１ｂと、スイッチ２１ｃとを備える。スイッチ２１ｃは、ＩＮＶゲート１４からの出力信号Ｓ４、すなわち、制御端子ＩＮの信号レベルに応じて、使用するアンプ２１ａ，２１ｂを切り替える。アンプ２１ａのゲインはｎであり、アンプ２１ｂのゲインはｍ（≫ｎ）である。通常の動作時においてトランジスタ８がオンの場合、すなわち、制御端子ＩＮがＬレベルの場合には、過電流状態を検出するためにアンプ２１ａを選択する。一方、通常の動作時においてトランジスタ８がオフの場合、すなわち、制御端子ＩＮがＨレベルの場合には、過電圧状態を検出するためにアンプ２１ｂを選択する。すなわち、過電流状態の場合には、抵抗２０に流れる電流が大きくなるので、ゲインの値が小さいアンプ２１ａを選択し、過電圧状態でリーク電流が抵抗２０に流れる場合には、ゲインの値が大きいアンプ２１ｂを選択する。
【００３１】
−過電圧保護機能−
図３に示す回路の過電圧保護機能について簡単に説明する。制御端子ＩＮがＨレベルでトランジスタ８がオフしている状態において、トランジスタ８のコレクタ端子に対して、トランジスタ８の耐圧以上の高電圧が印加されたとする。この場合、ミラートランジスタ９のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Ｉcesが流れるので、抵抗２０の両端には、リーク電流Ｉcesの大きさに応じた電圧が加わる。
【００３２】
上述したように、制御端子ＩＮがＨレベルの場合には、アンプ２１ｂが選択される。従って、抵抗２０の両端に加わる電圧は差動アンプ１１にて増幅された後、アンプ２１ｂにてｍ倍されて、レベル変換回路１２に出力される。レベル変換回路１２は、第１の実施の形態と同様に、入力された信号Ｓ１の電圧レベルが予め設定したクランプ電圧ＶceCレベルを超えた場合に、Ｈレベルの信号Ｓ２を出力する。これにより、ＸＯＲゲート１３の出力Ｓ３がＬレベルとなって、トランジスタ８にベース電流が流れるので、コレクタ−エミッタ間に電流が流れて、トランジスタ８のコレクタ端子に加わる過電圧エネルギーを消費させることができる。
【００３３】
−過電流保護機能−
図３に示す回路の過電流保護機能について簡単に説明する。制御端子ＩＮがＬレベルでトランジスタ８がオンしている状態において、負荷７に何らかの問題が生じて、通常の動作時には流れることのない過剰な電流がトランジスタ８に流れたとする。ミラートランジスタ９のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Ｉcesが流れる。上述したように、制御端子ＩＮがＬレベルの場合には、アンプ２１ａが選択されるので、抵抗２０の両端に加わる電圧は、差動アンプ１１にて増幅された後、アンプ２１ａでｎ倍されてレベル変換回路１２に出力される。
【００３４】
レベル変換回路１２は、入力された信号Ｓ１が予め設定したクランプ電圧ＶceCレベルを超えた場合に、Ｈレベルの信号Ｓ２を出力する。これにより、ＸＯＲゲート１３のゲート出力Ｓ３がＨレベルとなって、Ｐ型ＭＯＳＦＥＴ４がオフ、Ｎ型ＭＯＳＦＥＴ５はオンとなるので、制御端子ＩＮがＬレベル（トランジスタ８のオン指令）にも関わらずトランジスタ８は強制的にオフとなる。これにより、トランジスタ８に過剰電流が流れ続けることを防ぐことができる。
【００３５】
第２の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、第１の実施の形態と同様に、ツェナーダイオードを用いる必要が無いという効果を有し、ゲインの異なるアンプ２１ａ，２１ｂを用いることにより、１つの抵抗２０を用いて、過電圧保護機能および過電流保護機能を実現することができる。過電圧および過電流となる状態は、制御端子ＩＮの信号レベル（Ｈ／Ｌ）により異なるので、制御端子ＩＮの信号レベルに応じてゲインを切り替えることにより、確実に過電圧状態および過電流状態を検知することができる。また、過電圧状態を検出する際には、抵抗２０に加わる電圧が小さいので、ゲイン（増幅度）の大きいアンプ２１ｂを選択するようにしたので、確実に過電圧状態を検出することができる。
【００３６】
本発明は、上述した一実施の形態に限定されることはない。例えば、電流制御型半導体スイッチング素子として、バイポーラトランジスタ８を用いた場合について説明したが、その他のスイッチング素子を用いることもできる。また、電流制御型半導体スイッチング素子は、ローサイドスイッチの構成に限定されることはなく、ハイサイドスイッチとして用いてもよいし、ハーフブリッジ構成、Ｈブリッジ構成、インバータ構成等の様々な回路構成に適用することができる。
【００３７】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、バイポーラトランジスタ８が電流制御型半導体スイッチング素子を、ミラートランジスタ９がミラー素子を、制御端子ＩＮ、ＭＯＳＦＥＴ４，５、レベル変換回路１２およびＸＯＲゲート１３が制御手段を、抵抗１６、差動アンプ１１およびレベル変換回路１２が過電圧検出手段を、抵抗１５、差動アンプ１１およびレベル変換回路１２が過電流検出手段を、抵抗１６が第１の抵抗を、抵抗１５が第２の抵抗を、ゲイン可変差動アンプ２１が電圧増幅手段をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明による電流制御型半導体スイッチング素子用回路の第１の実施の形態の構成を示す図であり、図１（ｂ）は、ＸＯＲゲートの真理値表を示す。
【図２】トランジスタ８のエミッタ−コレクタ間の電圧と、ミラートランジスタ９に流れるリーク電流との関係を示す図
【図３】図３は、本発明による電流制御型半導体スイッチング素子用回路の第２の実施の形態の構成を示す図
【図４】図４（ａ）は、従来技術の回路構成を示す図、図４（ｂ）は従来技術の回路に用いられるＯＲゲートの真理値表を示す。
【符号の説明】
１…トランジスタ駆動用電源、２…負荷駆動用電源、３…ＯＲゲート、４…Ｐ型ＭＯＳＦＥＴ、５，１７…Ｎ型ＭＯＳＦＥＴ、６…ツェナーダイオード、７…負荷、８…バイポーラトランジスタ、９…ミラートランジスタ、１０，１５，１６，２０…抵抗、１１…差動アンプ、１２…レベル変換回路、１３…ＸＯＲゲート、１４…ＩＮＶゲート、２１…ゲイン可変差動アンプ、２１ａ，２１ｂ…アンプ、２１ｃ…スイッチ
【図１】
0003709858.tif 000002
【図２】
0003709858.tif 000003
【図３】
0003709858.tif 000004
【図４】
0003709858.tif 000005