(57)【特許請求の範囲】
【請求項１】
ソース、ドレイン、信号線及び電源供給線が形成されたＴＦＴアレイ上にＳｉＮｘを堆積して第１のパッシベーションを形成する工程と、
光電変換膜用の画素電極と前記ソースとのコンタクト部、遮光膜と前記電源供給線とのコンタクト部及び引き出し線のパット部のＳｉＮｘをエッチング除去する工程と、
電極となり得る物質を堆積し、前記画素電極及び前記遮光膜をパターニングし、エッチングを行う工程と、
ＳｉＮｘを堆積し、第２のパッシベーションを形成する工程と、
光電変換膜となり得る物質を堆積する工程と、
光電変換膜の上層電極を形成する工程とを有することを特徴とする光検出器の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光を検出して電気信号に変換して画像信号を得る光検出器に関し、特に、薄膜トランジスタを用いた光検出器に関するものである。
【０００２】
【従来の技術】
近年、医療分野において、治療を迅速に行う目的で、患者の医療データをデータベース化する方向に進んでいる。これは、患者は複数の医療機関を利用することが一般的であり、このような場合、診察を受けた全ての医療機関のデータが無いと適格な治療行為が行えない可能性があるためである。例えば診察を受けた全ての医療機関で投与された薬剤を考慮した上で適切な治療及び診断を行うことが必要となる場合がある。
【０００３】
また、医用画像診断装置、例えばＸ線撮像装置により得られた画像データについても、画像データを共有するためにデータベース化の必要があり、画像データのディジタル化が望まれている。Ｘ線撮像装置では、従来、銀塩フィルムを使用して撮影してきたが、これをディジタル化するためには撮影したフィルムを現像した後、再度スキャナ等で走査する必要があり、手間と時間が掛かっていた。最近は１インチ程度のＣＣＤカメラを使用し、直接画像をディジタル化する方式が実現されている。しかし、例えば肺の撮影をする場合、４０（cm）×４０（cm）程度の領域を撮影するため、光を集光するための光学装置が必要であり、装置の大型化が問題となっている。
【０００４】
これらの問題を解決する方式としてアモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）による光検出器を用いたＸ線撮像装置が提案されている。このＸ線撮像装置を図１１を用いて説明する。
【０００５】
図１１に示すように従来のＸ線撮像装置１１０は、ａ−ＳｉＴＦＴ１１１、光電変換膜１１３および画素容量１１５とから成る複数の画素ｅ1,1 ，ｅ1,2 …を有している。この画素ｅ1,1 ，ｅ1,2 …は、縦横に数百個から数千個整列配置されたアレイ状（ＴＦＴアレイ）になっている。光電変換膜１１３には、電源１１７によってバイアス電圧が印加される。ａ−ＳｉＴＦＴ１１１は、信号線Ｓ１と走査線Ｇ１に接続しており、走査線駆動回路１１９ａによってオン・オフが制御される。信号線Ｓ１の終端は切り換えスイッチ１２１を通して信号検出用の増幅器１２３に接続されている。この切り換えスイッチ１２１は信号線駆動回路１９ｂによってオン・オフが制御される。
【０００６】
このＸ線撮像装置１１０の画素ｅ1,1 ，ｅ1,2 …に光が入射すると光電変換膜１１１に電流が流れ、画素容量１１３に電荷が蓄積される。走査線駆動回路１１９ａでａ−ＳｉＴＦＴ１１１を制御し１つの走査線Ｇ１に接続されている全てのａ−ＳｉＴＦＴ１１１をオンにすると、画素容量１１３に蓄積された電荷は信号線Ｓ１を通って増幅器１２３側に転送される。切り換えスイッチ１２１で１画素毎に電荷を増幅器１２３に入力し、ＣＲＴ等に表示できるような点順次信号に変換する。このとき画素ｅ1,1 ，ｅ1,2 …に入射する光量によって電荷量が異なり、増幅器１２３の出力振幅は変化する。
【０００７】
図１１に示す例では増幅器１２３の出力信号をアナログ／ディジタル変換することで、直接ディジタル画像にすることができる。さらに、図１１中の画素領域はノート型パーソナルコンピュータに使用されているＴＦＴ−ＬＣＤ（薄膜トランジスタ液晶ディスプレイ）と同様な構造であり、薄型、大型画面のものが容易に製造可能である。
【０００８】
但し、ＴＦＴは、ａ−Ｓｉ層に光が入射するとゲートＯＦＦ時の抵抗が減少し、ソースからドレインへのリーク電流を生じるという問題がある。このため、ＴＦＴ−ＬＣＤでは、ＴＦＴ部のａ−Ｓｉ層に対して、遮光膜が何らかの形で取り入れられている。
【０００９】
この問題に対して、ＴＦＴアレイ利用の医用Ｘ線診断装置のＸ線撮像装置では、図１２（L.E.Antonuk,Med.Phys.19(5),1455(1922) ）、図１３（L.E.Antonuk,SPIE 1651,Medical Imaging IV:Instrumentation 94(1992) ）に示すような遮光法が考えられている。
【００１０】
図１２に示す例では、光電変換膜を画素毎に区切り、隙間をポリイミドでほぼ平坦にし、その上にメタルをスパッタしてパターニングを行い、各画素にバイアスを供給するためのメタル層を形成している。このメタル層が遮光膜を兼ねている。
【００１１】
図１２に示すように光電変換膜を画素毎に区切った場合のＸ線撮像装置１３０は、メタルをガラス基板上にスパッタ法により堆積させた後、所定の領域をケミカルドライエッチング（ＣＤＥ）することにより得られた走査線及びゲート１３１と、ゲート１３１及び前記ガラス基板上にプラズマＣＶＤ（chemical vapor deposition ）法により堆積させたシリコンナイトライド１３３と、シリコンナイトライド１３３上にプラズマＣＶＤ法により堆積させた真性のｉ−ａ−Ｓｉ１３５と、ｉ−ａ−Ｓｉ１３５上の所定領域にプラズマＣＶＤ法により堆積させたエッチングストッパーとしてのシリコンナイトライド１３７と、ｉ−ａ−Ｓｉ１３５上に、プラズマＣＶＤ法により堆積させたｎ+ ａ−Ｓｉ１３９と、（シリコンナイトライド１３７と）ｎ+ ａ−Ｓｉ１３９上の所定領域にスパッタ法によりＡｌを堆積させることにより形成したドレイン及びソース１４１と、ソース１４１上にプラズマＣＶＤ法により堆積させたｎ+ ａ−Ｓｉ１４３と、ｎ+ ａ−Ｓｉ１４３上にプラズマＣＶＤ法により堆積させたｉ−ａ−Ｓｉ１４５と、ｉ−ａ−Ｓｉ１４５上にプラズマＣＶＤ法により堆積させたｐ+ ａ−Ｓｉ１４７と、光電変換膜の上層電極としてのＩＴＯ１４９と、ドレイン及びソース１４１とシリコンナイトライド１３７上に堆積させたパッシベーション（膜）としてのポリイミド１５１と、ポリイミド１５１上にスパッタ法により設けられ、各画素にバイアス電圧を印加するためと遮光膜としてのメタル層１５３と、メタル層１５３とＩＴＯ１４９上に堆積させたポリイミド１５５と、Ｘ線を光学信号に変換するＸ線変換層１５７とを有している。尚、ここではＸ線変換層１５７を設けてＸ線撮像装置１３０としているが、これを設けなければ光検出器となる。
【００１２】
このＸ線撮像装置１３０のように光電変換膜を画素毎に区切った場合には、平坦な画素電極部分のみに光電変換膜を構成するｎ+ ａ−Ｓｉ１４３と、ｉ−ａ−Ｓｉ１４５と、ｐ+ ａ−Ｓｉ１４７とが存在している。
【００１３】
また、Ｘ線撮像装置１３０では、ゲート１３１と、シリコンナイトライド１３３と、ｉ−ａ−Ｓｉ１３５と、シリコンナイトライド１３７と、ｎ+ ａ−Ｓｉ１３９と、ドレイン及びソース１４１とによりＴＦＴを形成し、ｎ+ ａ−Ｓｉ１４３と、ａ−Ｓｉ１４５と、ｐ+ ａ−Ｓｉ１４７と、ＩＴＯ１４９とにより光電変換膜を構成している。
【００１４】
また、図１３に示す例では、図１２の場合と異なり、光電変換膜を画素毎に区切っていないが、シリコンナイトライド等によるＴＦＴアレイの平坦化を行っているため、下層画素電極をＴＦＴ上に持ってくることができている。つまり、画素電極が遮光膜を兼ねている。
【００１５】
図１３に示すように光電変換膜を画素毎に区切らない場合の光検出器１７０は、メタルをガラス基板上にスパッタ法により堆積させた後、所定の領域をエッチングすることにより得られた走査線及びゲート１７１と、ゲート１７１及び前記ガラス基板上にプラズマＣＶＤ法により堆積させたシリコンナイトライド１７３と、シリコンナイトライド１７３上にプラズマＣＶＤ法により堆積させた真性のｉ−ａ−Ｓｉ１７５と、ｉ−ａ−Ｓｉ１７５上の所定領域にプラズマＣＶＤ法により堆積させたエッチングストッパーとしてのシリコンナイトライド１７７と、ｉ−ａ−Ｓｉ１７５上にプラズマＣＶＤ法により堆積させたｎ+ ａ−Ｓｉ１７９と、（シリコンナイトライド１７７と）ｎ+ ａ−Ｓｉ１７９上の所定領域にスパッタ法により堆積させたドレイン、ソース、信号線及び電源供給線としてのＡｌ１８１（ドレイン）、１８３（ソース）と、ｎ+ ａ−Ｓｉ１７９とＡｌ１８１，１８３上にプラズマＣＶＤ法により堆積させた平坦性を得るための絶縁膜１８５と、絶縁膜１８５上に設けられ、ソース１８３と電気的に接続されている画素電極１８７と、画素電極１８７上に設けられ、光学信号を電気信号に変換する光電変換膜１８９と、光電変換膜１８９の上層電極としてのＩＴＯ（透明電極）１９１とを有している。
【００１６】
この光検出器１７０では、ゲート１７１と、シリコンナイトライド１７３と、ｉ−ａ−Ｓｉ１７５と、シリコンナイトライド１７７と、ｎ+ ａ−Ｓｉ１７９と、ドレイン１８１及びソース１８３とによりＴＦＴを形成している。
【００１７】
【発明が解決しようとする課題】
しかしながら、光電変換膜を画素毎に区切った場合のＸ線撮像装置（図１２）では、ポリイミドを使っての平坦化や各画素にバイアス電圧を印加するための遮光膜としてのメタル層を必要とするので製作コストが上がるという問題がある。
【００１８】
また、光電変換膜を画素毎に区切らない場合の撮像装置（図１３）では、ポリイミドを厚く堆積させてＴＦＴアレイを平坦にするため、画素電極とソースとのスルーホールが深くなり、コンタクトが取りずらく、歩留りが低下するという問題が生じる。また、メタル等をＴＦＴ上に持ってくることによってバックゲート効果が起きるが、このメタルの電位によってバックゲート効果が異なってくる。これを考えると図１３に示した例の場合、メタルが画素電極であるため、各画素で電位が異なり、それによって起こるバックゲート効果が各画素で異なってしまい、ＴＦＴが正常にスイッチングしなくなる可能性がある。さらに、ＴＦＴに光が入射すると正常にスイッチングしなくなる可能性があるため、遮光膜を設けているが、遮光膜を形成するにあたり、遮光のみを目的として遮光膜を製作すると製作プロセス、即ち、成膜やパターニングの工程が増加するため、製造コストの増加等の問題が生じる。
【００１９】
本発明は、上記課題に鑑みてなされたもので、製造工程を増やすこと無く遮光膜を取り入れることができ、さらに、バックゲート効果を均一もしくは無くすことができる光検出器を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、ソース、ドレイン、信号線及び電源供給線が形成されたＴＦＴアレイ上にＳｉＮｘを堆積して第１のパッシベーションを形成する工程と、光電変換膜用の画素電極と前記ソースとのコンタクト部、遮光膜と前記電源供給線とのコンタクト部及び引き出し線のパット部のＳｉＮｘをエッチング除去する工程と、電極となり得る物質を堆積し、前記画素電極及び前記遮光膜をパターニングし、エッチングを行う工程と、ＳｉＮｘを堆積し、第２のパッシベーションを形成する工程と、光電変換膜となり得る物質を堆積する工程と、光電変換膜の上層電極を形成する工程とを有することを特徴とすることを要旨とする。
【００２４】
【発明の実施の形態】
以下、本発明に係る実施の形態を図面を参照して説明する。
図１は本発明に係る光検出器の第１実施形態を示した断面図である。
図１に示すように、第１実施形態の光検出器１Ａ-1は、ガラス基板３上の所定領域にゲート電極、走査線、画素の補助容量用下層電極を形成するために堆積させたＭｏＷ５と、ＭｏＷ５及びガラス基板３上に堆積させたＳｉＯx ７と、ＳｉＯx ７上の所定領域に堆積させたａ−Ｓｉ９と、ａ−Ｓｉ９上の所定領域に堆積させたエッチングストッパーとしてのＳｉＮx １１と、ＳｉＮx １１上とＳｉＮx １１の堆積された領域を除くａ−Ｓｉ９上に堆積させたｎ+ ａ−Ｓｉ１３と、ＳｉＯx ７上の所定領域に堆積させた画素補助容量用上層電極としてのＩＴＯ１７と、ｎ+ ａ−Ｓｉ１３上とＳｉＯx ７上の所定領域とＩＴＯ１７上の所定領域に堆積させたドレイン、ソース、データ線及び電源供給線としてのＭｏ１９とＡｌ２１と、ＳｉＮx １１上の所定領域とＡｌ２１上の所定領域とＩＴＯ１７上の所定領域に堆積させたＳｉＮx （パッシベーション）２３と、Ａｌ２１上の所定領域とＳｉＮx ２３上の所定領域に堆積させた光電変換膜用の下層画素電極、遮光膜としてのＴｉ２５と、Ｔｉ２５上の所定領域に堆積させたＳｉＮx ２７と、Ｔｉ２５上の所定領域に堆積させたｉ−ａ−ＳｉＣ２９と、ｉ−ａ−ＳｉＣ２９上の所定領域に堆積させたｉ−ａ−Ｓｉ３１と、ｉ−ａ−Ｓｉ３１上に堆積させたｐ−ａ−ＳｉＣ３３と、ｐ−ａ−ＳｉＣ３３上に堆積させた光電変換膜用の上層電極としてのＩＴＯ３５とを有する。
【００２５】
この光検出器１Ａ-1では、ＭｏＷ５と、ＳｉＯx ７と、ａ−Ｓｉ９と、ＳｉＮx １１と、ｎ+ ａ−Ｓｉ１３と、Ｍｏ１９と、Ａｌ２１と、ＳｉＮx ２３と、Ｔｉ２５と、ＳｉＮx ２７とによりＴＦＴが構成され、Ｔｉ２５と、ｉ−ａ−ＳｉＣ２９と、ｉ−ａ−Ｓｉ３１と、ｐ−ａ−ＳｉＣ３３と、ＩＴＯ３５とにより光電変換膜が構成されている。
【００２６】
特に、光検出器１Ａ-1では、光電変換膜の下層画素電極としてのＴｉ２５と同一の材料で、ＴＦＴの上に遮光膜としてのＴｉ２５を堆積させている。また、光検出器１Ａ-1では、遮光膜としてのＴｉ２５に一定電位を供給するようにしている。これにより、バックゲート効果を均一にする。
【００２７】
次に、第１実施形態の光検出器１Ａ-1の製造方法を説明する。
まず、アンダーコート済みのガラス基板３上にＭｏＷ５を 2,200（10-10 ｍ；オングストローム）スパッタにより堆積し、ＣＤＥによりテーパ・エッチングを行い、ゲート電極、走査線、画素の補助用下層電極を形成した。次いで、プラズマＣＶＤによりＳｉＯx ７を 3,500（10-10 ｍ）、ａ−Ｓｉ９を500 （10-10 ｍ）、ＳｉＮx １１を 3,000（10-10 ｍ）堆積し、ＳｉＮx １１をパターニングしてＴＦＴのエッチングストッパーを形成した。
【００２８】
次いで、ｎ+ ａ−Ｓｉ１３を500 （10-10 ｍ）、Ｍｏ１９を500 （10-10 ｍ）堆積した後、Ｍｏ１９、ｎ+ ａ−Ｓｉ１３、ａ−Ｓｉ９を順番にＣＤＥを行い、ＴＦＴの基幹部を形成した。
【００２９】
次いで、ＩＴＯ１７を 1,000（10-10 ｍ）スパッタにより堆積し、エッチングすることにより画素の補助容量用上層電極を形成した。次いで、コンタクトホール（ＳｉＯx ７）を開口した後に、Ｍｏ１９を全てエッチング除去し、その後さらにソース、ドレイン、信号線、電源供給線を形成するためにＭｏ１９を700 （10-10 ｍ）、Ａｌ２１を 3,500（10-10 ｍ）連続スパッタにより堆積した後、Ａｌ２１とＭｏ１９をエッチングし、さらに、ｎ+ ａ−Ｓｉ１３をＲＩＥ（リアクティブイオンエッチング）することによりチャンネル部を形成し、逆スタガ型ＴＦＴのアレイを完成させた。
【００３０】
次いで、ＳｉＮx ２３を厚さ 1,000〜20,000（10-10 ｍ）、好ましくは2,000 〜 6,000（10-10 ｍ）、最適な厚さ 4,000（10-10 ｍ）プラズマＣＶＤにより堆積してパッシベーションを形成した。そして、例としてＴＦＴアレイ上に積層する光電変換膜用の下層画素電極とソースのコンタクト部、遮光膜と電源供給線のコンタクト部及び引き出し線等のパット部のＳｉＮx ２３をエッチング除去した。
【００３１】
次いで、電極となる得る物質、例えばＴｉ２５を厚さ500 〜10,000（10-10 ｍ）、好ましくは 1,000〜 3,000（10-10 ｍ）、最適な厚さ 2,000（10-10 ｍ）スパッタにより堆積し、光電変換膜用の下層画素電極と、逆スタガ型ＴＦＴの遮光膜をパターニングし、エッチングを行った。このときＴｉ２５の厚さについては、下限は遮光膜として使用するため、Ｔｉの可視光線の透過光量に基づいて決定した。さらに、Ｔｉ２５が図６（ａ）に示す厚さに比べ、図６（ｂ）に示すように厚くなった場合、ＳｉＮx ２７を通過してしまうリーク電流が増加する。このため、上限は前記リーク電流の最大許容値から決定した。
【００３２】
次いで、ＳｉＮx ２７を 2,000（10-10 ｍ）プラズマＣＶＤで堆積し、逆スタガ型ＴＦＴ上に第２のパッシベーションとなるようにパターニングした。次いで、光電変換膜としてｉ−ａ−ＳｉＣ２９＋ｉ−ａ−Ｓｉ３１＋ｐ−ａ−ＳｉＣ３３をプラズマＣＶＤでそれぞれ200 （10-10 ｍ）、1.0 〜3.0 （μｍ）の内最適な厚さ 1.8（μｍ）、 200（10-10 ｍ）形成し、さらに、光電変換膜の上層電極としてのＩＴＯ３５を350 （10-10 ｍ）スパッタにより堆積した。その後、ＩＴＯ３５のＴＦＴ周辺の段差部をエッチング除去し、次いでｐ−ａ−ＳｉＣ３３＋ｉ−ａ−Ｓｉ３１＋ｉ−ａ−ＳｉＣ２９も同様にエッチングすることによって第１実施形態の光検出器１Ａ-1を形成した。
【００３３】
この後、Ｘ線を検出できるようにするため、最上層に、Ｘ線を光学信号に変換する蛍光体を設けるようにすればＸ線撮像装置に適用することができる。
【００３４】
次に、この第１実施形態における更なる例を上げる。
第１実施形態の光検出器１Ａ-1では、パッシベーションとしてのＳｉＮx ２３を、ＴＦＴアレイ上に積層される光電変換膜用の下層画素電極としてのＴｉ２５とＴＦＴのソースとのコンタクト部、および、遮光膜としてのＴｉ２５と電圧供給線とのコンタクト部についてエッチング除去したが、これは、光電変換膜の下地が平坦な方が光電変換膜として良い性能を示すことから、比較的滑らかな面を構成するＩＴＯ１７においても、その少しある凹凸を相殺するために、ＩＴＯ１７上にＳｉＮx ２３を堆積させたのであって、このＳｉＮx ２３は、画素電極部分には必ずしも必要としない。このため、図２に示す光検出器１Ａ-2のように、画素電極部分にはＳｉＮx ２３を堆積させない構成としても良い。
【００３５】
また、光検出器１Ａ-1では、ＴＦＴアレイの画素の補助容量用上層電極をＩＴＯ１７、光電変換膜の下層画素電極をＴｉ２５でそれぞれ形成したが、電極となり得る単一の物質、例えばＴｉで形成するようにしても良い。このとき、図３に示す光検出器１Ａ-3のようにＴＦＴアレイの画素の補助容量用上層電極と光電変換膜用の下層画素電極をＴｉを用いて別々に形成するようにしても良い。また、ＴＦＴアレイの画素の補助容量用上層電極と光電変換膜用の下層画素電極を１層のみ、即ち、図４に示す光検出器１Ａ-4に示すように、光電変換膜用の下層画素電極で、ＴＦＴアレイの画素の補助容量用上層電極をまかなうようにしても良い。この場合、ＴＦＴアレイの画素の補助容量用上層電極の形成を行わない分、製造コストを削減できる。
このように、第１実施形態では、光電変換膜の下層画素電極と同一工程で、この画素電極とは別に遮光膜を堆積させているので、製造工程を増やすこと無く遮光膜を取り入れることができる。さらに、この遮光膜全てについて一定電位を供給するようにしているので、バックゲート効果を均一にすることができる。また、この遮光膜は光電変換膜のエッチング時のエッチングストッパーとなるので、光電変換膜をエッチングする際のエッチングストッパーを特に設ける必要が無く、この点でも製造工程の増加が無いため、従来のＸ線検出器に比べて、製造コストを下げることができる。
【００３６】
図５は本発明に係る光検出器の第２実施形態を示した断面図である。尚、図１に示した第１実施形態の光検出器１Ａ-1と同一部材には同一の符号を付して詳細な説明は省略した。
【００３７】
図５に示すように、第２実施形態の光検出器１Ｂ-1では、下地に段差があることによって性能が下がる部分（ＴＦＴ部分）の光電変換膜を、段差部分のＩＴＯ３５とｐ−ａ−ＳｉＣ３３を除去することにより、光電変換膜として使用できないようにしている。
【００３８】
次に、第２実施形態の光検出器１Ｂ-1の製造方法を説明する。
逆スタガ型ＴＦＴアレイの形成、および、パッシベーション形成までは第１実施形態と同様である。
【００３９】
次いで、電極となり得る物質、例えばＴｉ２５を、厚さ100 〜10,000（10-10 ｍ）、好ましくは100 〜 3,000（10-10 ｍ）、最適な厚さ 2,000（10-10 ｍ）スパッタにより堆積し、光電変換膜用の下層電極としてパターニングし、エッチングを行った。
【００４０】
このＴｉ２５の厚さについては、Ｔｉ２５を電極として使うので下限は抵抗値から決定した。また、Ｔｉ２５が図６（ａ）に示す厚さに比べ、図６（ｂ）に示すように厚くなった場合、ＳｉＮx ２７を通過してしまうリーク電流が増加する。このため、上限は前記リーク電流の最大許容値から決定した。
【００４１】
次いで、光電変換膜としてｉ−ａ−ＳｉＣ２９＋ｉ−ａ−Ｓｉ３１＋ｐ−ａ−ＳｉＣ３３をプラズマＣＶＤでそれぞれ200 （10-10 ｍ）、1.0 〜3.0 （μｍ）の内最適な厚さ 1.8（μｍ）、 200（10-10 ｍ）形成し、さらに、光電変換膜の上層電極としてのＩＴＯ３５を 350（10-10 ｍ）スパッタにより堆積した。その後、ＩＴＯ３５のＴＦＴ周辺の段差部をエッチング除去し、次いでｐ−ａ−ＳｉＣ３３も同様にエッチングすることによって第２実施形態の光検出器１Ｂ-1を形成した。
【００４２】
この光検出器１Ｂ-1においては、下地に段差があることによって性能が下がる部分（ＴＦＴ部分）の光電変換膜を、段差部分のＩＴＯ３５とｐ−ａ−ＳｉＣ３３を除去することにより、光電変換膜として使用できないようにし、これにより、ほぼ１．８（μｍ）残っているｉ−ａ−ＳｉＣ２９＋ｉ−ａ−Ｓｉ３１層が、ＴＦＴの遮光膜となるため、ＴＦＴの光によるリーク電流の増加を防ぐことができる。
【００４３】
次に、この第２実施形態における更なる例を上げる。
第２実施形態の光検出器１Ｂ-1でも、パッシベーションとしてのＳｉＮx ２３を、ＴＦＴアレイ上に積層される光電変換膜用の下層画素電極としてのＴｉ２５とＴＦＴのソースとのコンタクト部、および、遮光膜としてのＴｉ２５と電圧供給線とのコンタクト部についてエッチング除去したが、これは、光電変換膜の下地が平坦な方が光電変換膜として良い性能を示すことから、比較的滑らかな面を構成するＩＴＯ１７においても、その少しある凹凸を相殺するために、ＩＴＯ１７上にＳｉＮx ２３を堆積させたのであって、このＳｉＮx ２３は、画素電極部分には必ずしも必要としない。このため、図７に示す光検出器１Ｂ-2のように、画素電極部分にはＳｉＮx ２３を堆積させない構成としても良い。
【００４４】
また、光検出器１Ｂ-1でも、ＴＦＴアレイの画素の補助容量用上層電極をＩＴＯ１７、光電変換膜の下層画素電極をＴｉ２５でそれぞれ形成したが、電極となり得る単一の物質、例えばＴｉで形成するようにしても良い。このとき、図８に示す光検出器１Ｂ-3のようにＴＦＴアレイの画素の補助容量用上層電極と光電変換膜用の下層画素電極をＴｉを用いて別々に形成するようにしても良い。また、ＴＦＴアレイの画素の補助容量用上層電極と光電変換膜用の下層画素電極を１層のみ、即ち、図９に示す光検出器１Ｂ-4に示すように、光電変換膜用の下層画素電極で、ＴＦＴアレイの画素の補助容量用上層電極をまかなうようにしても良い。この場合、ＴＦＴアレイの画素の補助容量用上層電極の形成を行わない分、製造コストを削減できる。
また、第２実施形態では、光電変換膜の段差部のエッチングにおいて、ＩＴＯ３５とｐ−ａ−ＳｉＣ３３のみエッチングしているが、図１０に示す光検出器１Ｂ-5のようにｉ−ａ−Ｓｉ３１の一部もエッチングするようにしても良い。この場合、ｉ−ａ−Ｓｉ３１は可視光の遮蔽のために残されているので、この条件が満たされる限り、エッチングしても良い。これは図７に示す光検出器１Ｂ-2、図８に示す光検出器１Ｂ-3、図９に示す光検出器１Ｂ-4についても同様に当てはまる。
【００４５】
このように、第２実施形態では、ＴＦＴ部分のＩＴＯ３５とｐ−ａ−ＳｉＣ３３を除去することにより、ＴＦＴ部分の光電変換膜を光電変換膜としては使用せず、遮光膜として使用するようにしているので、製造工程を増やすこと無く遮光膜を取り入れることができる。さらに、ＴＦＴ上にメタルが存在しないため、バックゲート効果を無くすことができる。また、光電変換膜をエッチングしない、もしくは光電変換膜のエッチングを途中で止めるため、エッチングストッパーを必要とせず、この点でも製造工程の増加が無いため、従来のＸ線検出器に比べて、製造コストを下げることができる。
【００４６】
尚、第１実施形態、第２実施形態共に、光電変換膜用の下層画素電極及びＴＦＴの遮光膜としてＴｉ２５を用いたが、本発明はこれに限定されること無く、例えば、Ｃｒ，Ｔａ，Ｍｏ，ＭｏＷ，ＭｏＴａ等を用いるようにしても良い。
また、第１実施形態、第２実施形態共に、パッシベーション２３，２７としてＳｉＮx を用いたが、本発明はこれに限定されること無く、例えばＳｉＯx 、ＳｉＮx ＋ＳｉＯx 等を用いるようにしても良い。
また、第１実施形態、第２実施形態共に、ＴＦＴとして逆スタガ型の内、エッチングストッパー・タイプのものを例として説明したが、本発明はこれに限定されること無く、逆スタガ型のバックチャンネルカット・タイプのものでも良い。さらに、第１実施形態、第２実施形態共に、ａ−Ｓｉを用いてＴＦＴを形成しているが、本発明はこれに限定されること無く、ポリシリコンで形成するようにしても良い。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、製造工程を増やすことなく、光検出器に遮光膜を形成することができる。
【図面の簡単な説明】
【図１】本発明に係る光検出器の第１実施形態の構成を示す断面図である。
【図２】図１に示す第１実施形態の光検出器の変形例を示す断面図である。
【図３】図１に示す第１実施形態の光検出器の変形例を示す断面図である。
【図４】図１に示す第１実施形態の光検出器の変形例を示す断面図である。
【図５】本発明に係る光検出器の第２実施形態の構成を示す断面図である。
【図６】Ｔｉの膜厚増加に伴うリーク電流増加を示す図である。
【図７】図５に示す第２実施形態の光検出器の変形例を示す断面図である。
【図８】図５に示す第２実施形態の光検出器の変形例を示す断面図である。
【図９】図５に示す第２実施形態の光検出器の変形例を示す断面図である。
【図１０】図５に示す第２実施形態の光検出器の変形例を示す断面図である。
【図１１】ａ−ＳｉＴＦＴによる光検出器を用いたＸ線撮像装置を示す回路図である。
【図１２】光電変換膜を画素毎に分離しない場合の従来のＸ線撮像装置の構成を示す断面図である。
【図１３】光電変換膜を画素毎に分離した場合の従来の撮像装置の構成を示す断面図である。
【符号の説明】
１Ａ-1，１Ａ-2，１Ａ-3，１Ａ-4，１Ｂ-1，１Ｂ-2，１Ｂ-3，１Ｂ-4，１Ｂ-5光検出器
３  ガラス基板
５  ＭｏＷ
７  ＳｉＯx
９  ａ−Ｓｉ
１１  ＳｉＮx
１３  ｎ+ ａ−Ｓｉ
１７  ＩＴＯ
１９  Ｍｏ
２１  Ａｌ
２３  ＳｉＮx
２５  Ｔｉ
２７  ＳｉＮx
２９  ｉ−ａ−ＳｉＣ
３１  ｉ−ａ−Ｓｉ
３３  ｐ−ａ−ＳｉＣ
３５  ＩＴＯ
【図１】
0003719786.tif 000002
【図２】
0003719786.tif 000003
【図３】
0003719786.tif 000004
【図４】
0003719786.tif 000005
【図５】
0003719786.tif 000006
【図６】
0003719786.tif 000007
【図７】
0003719786.tif 000008
【図８】
0003719786.tif 000009
【図９】
0003719786.tif 000010
【図１０】
0003719786.tif 000011
【図１１】
0003719786.tif 000012
【図１２】
0003719786.tif 000013
【図１３】
0003719786.tif 000014