(57)【特許請求の範囲】
【請求項１】
Ａ．絶縁性支持基板の一表面には複数組の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナ−接続部及び半導体チップ搭載領域部を有すものであり、
Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって前記インナ−接続部と導通するアウタ−接続部が設けらる箇所に、開口が設けられており、
Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内であって前記配線のない箇所に、少なくとも１個の貫通穴が設けられており、
Ｄ．前記配線の半導体チップ搭載領域部を含めて前記半導体チップが搭載される箇所に、絶縁性のフィルム状接着材が形成されており、
Ｅ．半導体チップ搭載後、前記配線のない前記半導体チップ搭載領域内において、前記半導体チップと前記フィルム状接着材間に空隙が形成されるよう構成されたことを特徴とする半導体パッケ−ジ用チップ支持基板。
【請求項２】
リフロー時に前記フィルム状接着材が、前記貫通穴側に変形または破れるよう構成された請求項１記載の半導体パッケ−ジ用チップ支持基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケ−ジ用チップ支持基板に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ  ＭＡＴＥＲＩＡＬＳ  ＆  ＴＥＣＨＮＯＬＯＧＹ  ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ  Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ  Ｐａｃｋａｇｅ  ＣＳＰ；  ＴｈｅＳｅｃｏｎｄ  ＶＬＳＩ  Ｐａｃｋａｇｉｎｇ  Ｗｏｒｋｓｈｏｐ  ｏｆ  Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来提案されている半導体パッケージの多くは、小型で高集積度化に対応できかつパッケージクラックを防止し信頼性に優れしかも生産性に優れるものではない。
本発明は、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジの製造を可能とする半導体パッケ−ジ用チップ支持基板を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の半導体パッケ−ジ用チップ支持基板は
Ａ．絶縁性支持基板の一表面には複数組の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナ−接続部及び半導体チップ搭載領域部を有すものであり、
Ｂ．前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって前記インナ−接続部と導通するアウタ−接続部が設けらる箇所に、開口が設けられており、
Ｃ．前記絶縁性支持基板の前記半導体チップ搭載領域内であって前記配線のない箇所に、少なくとも１個の貫通穴が設けられており、
Ｄ．前記配線の半導体チップ搭載領域部を含めて前記半導体チップが搭載される箇所に、絶縁性のフィルム状接着材が形成されており、
Ｅ．半導体チップ搭載後、前記配線のない前記半導体チップ搭載領域内において、前記半導体チップと前記フィルム状接着材間に空隙が形成されるよう構成されたことを特徴とするものである。
【０００６】
【発明の実施の形態】
絶縁性支持基板としては、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックフィルム、ポリイミド、エポキシ樹脂、ポリイミド等のプラスチックをガラス不織布等基材に含浸・硬化したもの等が使用できる。
絶縁性支持基板の一表面に複数組の配線を形成すには、銅箔をエッチングする方法、所定の箇所に銅めっきをする方法、それらを併用する方法等が使用できる。
絶縁性支持基板に外部接続部、貫通穴などの開口を設けるには、ドリル加工やパンチングなどの機械加工、エキシマレーザや炭酸ガスレーザなどのレーザ加工等により行うことができる。また、接着性のある絶縁基材等に開口部をあらかじめ設け、それを銅箔等の配線形成用金属箔と張り合わせる方法、銅箔付きまたはあらかじめ配線が形成された絶縁基材に開口部を設ける方法、それらを併用する等が可能である。インナ−接続部と導通するアウタ−接続部は、絶縁性支持基板開口部にハンダボール、めっき等によりバンプ等を形成することにより作成することができる。これは、外部の基板等に接続される。
フィルム状接着材搭載領域は、できるだけ均一に配線パターンが配置されていることが好ましい。
【０００７】
絶縁性のフィルム状接着材は、半導体チップ搭載のためのダイボンド材であり、半導体チップおよび配線との接着力が強く、かつリフロー時（半導体パッケージを外部基板等にＩＲリフロー（温度２３０℃）を用いて実装する時等）に発生する内部圧力で、変形または破れやすいことが望ましい。
具体的には、化１
【化１】
0003661822.tif 000002
（ただし、ｎ＝２〜２０の整数を示す。）
で表されるテトラカルボン酸二無水物（１）の含量が全テトラカルボン酸二無水物の７０モル％以上であるテトラカルボン酸二無水物と、ジアミンを反応させて得られるポリイミド樹脂、更にエポキシ樹脂等の熱硬化性樹脂からなるフィルム状接着材がある。更にこれにシリカ、アルミナ、等の無機物質フィラーを含有させることもできる。
貫通穴は、フィルム状接着材搭載領域内に少なくとも１個以上形成される。穴径は特に問わないが、例えば、０．０５ｍｍ以上かつ１．０００ｍｍ以下が好ましい。配置も特に問わないが、なるべく均等に複数個配置されていることが好ましく、これらの穴径および配置は、配線パターンに応じて選択される。
【０００８】
本発明の半導体パッケ−ジ用チップ支持基板を使用して半導体パッケ−ジを製造するには、本発明の半導体パッケ−ジ用チップ支持基板のフィルム状接着材の面に半導体チップを接着し、半導体チップ電極を支持基板のインナ−接続部とワイヤーボンディング等により接続する。さらに半導体チップの少なくとも半導体チップ電極面を樹脂封止し、アウター接続部にはんだボールを搭載することにより半導体パッケ−ジを製造することが出来る。
【０００９】
【実施例】
図１により、本発明の一実施例について説明する。
ポリイミド接着剤をポリイミドフィルムの両面に塗布した、厚さ０．０７ｍｍのポリイミドボンディングシート１に、開口３及び貫通穴９をドリル加工で形成する。次に厚さ０．０１８ｍｍの銅箔（日本電解製、商品名：ＳＬＰー１８）を接着後、インナー接続部及び展開配線２を通常のエッチング法で形成する。さらに、露出している配線に無電解ニッケルめっき（膜厚：５μｍ）、無電解金めっき（膜厚：０．８μｍ）を順次施す（不図示）。ここでは、無電解めっきを使用したが、電解めっきを用いてもよい。次に打ち抜き金型を用いてフレーム状に打ち抜き、複数組のインナー接続部、展開配線、アウター接続部となる開口を形成した支持基板を準備する（図１ａ）。支持基板の作製方法として市販の２層（銅／ポリイミド）フレキシブル基板のポリイミドを、レーザ加工によりアウター接続部穴等を形成する方法でもよい。
次に支持基板の半導体チップ搭載領域に、ダイボンドフィルム４（日立化成工業株式会社製、商品名：ＤＦ−３３５、厚み０．０１５ｍｍ）を仮接着する（図１ｂ）。仮接着の条件は、例えば温度１６０℃、時間５秒、圧力３ｋｇｆ／ｃｍ2である。次に、仮接着したダイボンドフィルムを用いて、半導体チップ６を支持基板の所定の位置に接着する。接着条件は、例えば温度２２０℃、時間５秒、圧力３００ｇｆ／ｃｍ2である。このとき配線のない部分で、半導体チップ６とダイボンドフィルム４間に空隙が形成される。さらに、半導体チップ電極とインナー接続部を、金ワイヤ５をボンディングして電気的に接続する（図１ｃ）。このようにして形成したものをトランスファモールド金型に装填し、半導体封止用エポキシ樹脂７（日立化成工業（株）製、商品名：ＣＬ−７７００）を用いて各々封止する（図１ｄ）。その後、アウター接続部にはんだボール８を配置し溶融させ（図１ｅ）、パンチにより個々のパッケージに分離し半導体パッケージが得られる（図１ｆ）。最後に半導体パッケージを、外部基板１０にＩＲリフロー
（温度２３０℃）を用いて実装する（図１ｇ）。このときダイボンドフィルムは、貫通穴側に変形または破れ、空隙部に発生する内部圧力を緩和する。
【０００７】
【発明の効果】
ａ．絶縁性支持基板の一表面に複数組の配線（少なくとも半導体チップ電極と接続するインナ−接続部及び半導体チップ搭載領域部を有す）を形成し、
ｂ．絶縁性支持基板の、絶縁性支持基板の配線が形成されている箇所であってインナ−接続部と導通するアウタ−接続部が設けらる箇所に開口を設け、
ｃ．配線の半導体チップ搭載領域部を含めて半導体チップが搭載される箇所に接着材を形成し、
ｄ．半導体チップを、支持基板のインナ−接続部が設けられている面に接着材を用いて接着し、
ｅ．半導体チップ電極を基板のインナ−接続部とワイヤーボンディングにより接続し、
ｆ．半導体チップの少なくとも半導体チップ電極面を樹脂封止して
製造する半導体パッケージでは、支持基板の半導体チップ搭載領域に露出した配線があるので、通常のペースト状接着材（銀ペースト、無銀ペースト）を使用すると、半導体チップと配線がショートしてしまう恐れがある。このため半導体チップ搭載領域にレジスト等の絶縁材料を塗布した構造や、絶縁フィルムを貼った構造となるが、この構造では多くの材料界面ができ、また接着材のペーストが半導体チップ接着時にボイドを混入しやすく、ＩＲリフロー等で外部基板に実装する際に、剥離やパッケージクラックが発生しやすく、信頼性を落とす原因になる。また絶縁性のフィルム状接着材を使用した場合でも、半導体チップとフィルム状接着材間のボイドを完全になくすことは非常に困難であり、同様に信頼性を落とす原因になる。
本発明では、半導体チップとフィルム状接着材間に大きな空隙部を形成し、リフロー時に発生する内部圧力を、フィルム状接着材が貫通穴側に変形または破れることで緩和できる。したがって、パッケージクラックを防止し信頼性の高い小型半導体パッケ−ジの製造が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するための、半導体パッケージ製造工程を示す断面図である。
【符号の説明】
１  ポリイミドボンディングシート
２  インナー接続部及び展開配線
３  開口
４  ダイボンドフィルム
５  金ワイヤ
６  半導体チップ
７  半導体封止用エポキシ樹脂
８  はんだボール
９  貫通穴
１０  外部基板
【図１】
0003661822.tif 000003