(57)【特許請求の範囲】
【請求項１】
ＳｉＣ単結晶基板上にｐ型ＳｉＣ単結晶からなる第１のクラッド層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）単結晶からなる活性層、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなる第２のクラッド層を順に積層し、前記第２のクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成したことを特徴とする半導体素子。
【請求項２】
ＳｉＣ単結晶基板上にｐ型ＳｉＣ単結晶からなる第１のクラッド層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）単結晶からなる活性層、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなる第２のクラッド層、Ａｌ(1-r)ＧａrＮ（０≦ｒ≦１）非単結晶からなるバッファ層、ｎ型Ａｌ(1-Z)ＧａZＮ（０≦Ｚ≦１）単結晶からなる第３のクラッド層を順に積層し、前記第３のクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成したことを特徴とする半導体素子。
【請求項３】
前記請求項２の半導体素子であって、活性層と第２クラッド層との合計膜厚を活性層にクラックが発生しない臨界膜厚以下としたことを特徴とする半導体素子。
【請求項４】
請求項２又は３のバッファ層の膜厚を数百オングストロームとしたことを特徴とする半導体素子。
【請求項５】
ＳｉＣ単結晶基板上にＣＶＤ成長法によりｐ型ＳｉＣ単結晶からなるクラッド層を成膜する第１の工程と、前記クラッド層上にＩｎ(1-X)ＧａXＮ（０≦Ｘ＜１）単結晶からなる活性層をＭＯＣＶＤ成長法により成膜する第２の工程と、前記活性層上にｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなるクラッド層をＭＯＣＶＤ成長法により成膜する第３の工程とを有し、前記ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなるクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成することを特徴とする半導体素子の製造方法。
【請求項６】
ＳｉＣ単結晶基板上にＣＶＤ成長法によりｐ型ＳｉＣ単結晶からなる第１のクラッド層を成膜する第１の工程と、前記第１のクラッド層上にＩｎ(1-X)ＧａXＮ（０≦Ｘ＜１）単結晶からなる活性層をＭＯＣＶＤ成長法により成膜する第２の工程と、前記活性層上にｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなる第２のクラッド層をＭＯＣＶＤ成長法により成膜する第３の工程と、前記第２のクラッド層上にＡｌ(1-r)ＧａrＮ（０≦ｒ≦１）非単結晶からなるバッファ層をＭＯＣＶＤ成長法により成膜する第４の工程と、前記バッファ層上にｎ型Ａｌ(1-Z)ＧａZＮ（０≦Ｚ≦１）単結晶からなる第３のクラッド層をＭＯＣＶＤ成長法により成膜する第５の工程とを有し、前記ｎ型Ａｌ(1-Z)ＧａZＮ（０≦Ｚ≦１）単結晶からなるクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成することを特徴とする半導体素子の製造方法。
【請求項７】
ｐ型ＳｉＣ単結晶からなる第１の層、Ｉｎ(1-X)ＧａXＮ（０≦Ｘ＜１）単結晶からなる第２の層、ｎ型Ａｌ(1-Y)ＧａYＮ（０≦Ｙ≦１）単結晶からなる第３の層を順に積層し、前記第３の層の上に直接もしくはキャップ層を介してｎ型電極を形成したことを特徴とする半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子に関し、特に光半導体素子に関する。
【０００２】
【従来の技術】
現在この種半導体素子に関する様々な技術が提案されている。例えば特開平８−６４９１０号公報では、図３に示すように、ｎ型ＳｉＣ単結晶基板１０上にｎ型ＳｉＣ単結晶からなるクラッド層１１、Ｉｎ（１−Ｘ）ＧａＸＮ（０＜Ｘ＜１）単結晶からなる活性層１２、ｐ型ＳｉＣ単結晶からなるクラッド層１３が順に積層され、更にｐ型ＳｉＣ単結晶からなるクラッド層１３上部中央にＡｌ電極１４が、ｎ型ＳｉＣ基板１０下部中央にＮｉ電極１５が形成された青色発光が可能な半導体素子が提案されている。
【０００３】
【発明が解決しようとする課題】
前記従来の半導体素子は、低温成長（約８００℃）のＩｎ（１−Ｘ）ＧａＸＮ活性層１２の上部に高温成長（１４００〜１５００℃）のｐ型ＳｉＣクラッド層１３を成長させる為、ｐ型ＳｉＣクラッド層１３の成長中にＩｎ（１−Ｘ）ＧａＸＮ活性層１２中のＮが離脱し格子欠陥を生じ、歩留りが低下する可能性がある。
【０００４】
【課題を解決するための手段】
本発明は前記課題に鑑みてなされたもので基本的な特徴は、ＳｉＣ単結晶基板上にｐ型ＳｉＣ単結晶からなる第１のクラッド層、Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）単結晶からなる活性層、ｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）単結晶からなる第２のクラッド層を順に積層し、前記第２のクラッド層の上に直接もしくはキャップ層を介してｎ型電極を形成したことにある。
【０００５】
これにより、成膜工程において、Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）活性層の上部に、ＳｉＣ層（成長温度：１４００〜１５００℃）に比べて低温成長可能なｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）クラッド層（成長温度：１１００℃）を成長させる為、Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）活性層の熱分解による格子欠陥の発生を防止できる。
【０００６】
【発明の実施の形態】
図１および図２は本発明を適用してなる青色発光素子の第１、第２の実施例を示す。
【０００７】
図１に示した第１の実施例は、ｐ型ＳｉＣ単結晶基板１上にｐ型ＳｉＣ単結晶からなるｐ型クラッド層２、Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）単結晶からなる活性層３、ｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）単結晶からなるｎ型クラッド層４を順に積層した構造となっている。
【０００８】
又、ｎ型クラッド層４上には、ＴｉとＡｌとＡｕからなるｎ型電極５が形成され、基板１裏面にはＳｉとＡｌとＡｕからなるｐ型電極６が形成されている。
【０００９】
図４に前記各層を構成する各種材料の物性定数を示す。本実施例で使用するＳｉＣ材料には、６Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ，２Ｈ−ＳｉＣなど、各種多形が存在し、それぞれで物性定数が異なる。またＩｎ（１−Ｘ）ＧａＸＮ，Ａｌ（１−Ｙ）ＧａＹＮの３元混晶材料の物性定数は、それぞれの２元材料の間の値になる。また、本実施例のダブルヘテロ構造では、活性層３のバンドギャップエネルギより、ｐ型クラッド層２及びｎ型クラッド層４のバンドギャップエネルギを高くする必要がある。
【００１０】
本実施例の構成を有する半導体素子において、例えば青色光を発光させる場合には、活性層３のＧａ比率を０．８前後とし、かつ膜厚を５００オングストローム前後とすることが好適である。また、このような活性層３において、効率よく発光を行わせる為には、活性層３と各クラッド層２，４間のバンドギャップ差を大とすることが好ましい。従って、ｐ型クラッド層２は０．５μｍ以上の厚みの２Ｈ−ＳｉＣで構成し、一方、ｎ型クラッド層４はＧａ比率０．９で、かつ、層厚０．５μｍ以上のｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）で構成することが好ましい。
【００１１】
次に第１の実施例における好適な半導体素子の製造方法を以下に説明する。
【００１２】
まず第１の工程として、ｐ型ＳｉＣ単結晶基板１上にｐ型クラッド層２をＣＶＤ（化学気相成長）法を用いて成長させる。具体的には、ＳｉＨ４を流量０．５  ＣＣ／分、Ｃ３  Ｈ８  を流量０．３ＣＣ／分の割合で注入し、基板温度を１５００℃に加熱する。又、Ａｌをドープする為にド−パントガスとしてＴＭＡ［トリメチルアルミニウム：（ＣＨ３）３Ａｌ］を流量０．０６ＣＣ／分の割合で注入する。又、本実施例ではｐ形ＳｉＣ基板の成長面として（０００１）面を用いている。
【００１３】
次に第２の工程として、Ｉｎ０．２Ｇａ０．８Ｎ活性層３をＭＯＣＶＤ（有機金属化学気相成長）法を用いて成長させる。具体的には、ＴＭＩ［トリメチルインジウム：（ＣＨ３）３Ｉｎ］を流量１０μｍｏｌ／分、ＴＥＧ［トリエチルガリウム：（Ｃ２Ｈ５）３Ｇａ］を流量０．７μｍｏｌ／分、ＮＨ３を流量２．０ｌ／分の割合で注入し、基板温度を８００℃に加熱する。
【００１４】
最後に第３の工程としてｎ型Ａｌ０．１Ｇａ０．９Ｎクラッド層４をＭＯＣＶＤ成長法を用いて成長させる。具体的には、ＴＭＡを流量４．０μｍｏｌ／分、ＴＭＧを流量２７μｍｏｌ／分、ＮＨ３を流量２．０ｌ／分の割合で注入し、基板温度を１１００℃に加熱する。又、Ｓｉを添加する為にドーパントガスとしてＳｉＨ４を流量１．５ｎｍｏｌ／分の割合で注入する。
【００１５】
このように、Ｉｎ０．２Ｇａ０．８Ｎ活性層３の上部には、ＳｉＣに比べて低温成長可能なＡｌ０．１Ｇａ０．９Ｎクラッド層４を成長させるので、Ａｌ０．１Ｇａ０．９Ｎクラッド層４の成長中にＩｎ０．２Ｇａ０．８Ｎ活性層３の格子欠陥が生じる危険性を低減できる。
【００１６】
図２は、本発明の第２の実施例を示し、第１の実施例との違いは、ｎ型クラッド層４中にＡｌ０．６Ｇａ０．４Ｎ非単結晶からなるバッファ層７を介層させたことにある。尚、説明上、以下では、活性層３とバッファ層７との間のｎ型クラッド層を第１のｎ型クラッド層８と称し、バッファ層７上のｎ型クラッド層を第２のｎ型クラッド層９と称す。又、図１の第１実施例と同一個所には同一符号を付し、説明を省略する。
【００１７】
前記Ａｌ０．６Ｇａ０．４Ｎバッファ層７は、原料ガスとしてＴＭＡを２．０μｍｏｌ／分、ＴＭＧを３．０μｍｏｌ／分、ＮＨ３を２．０ｌ／分の割合で注入し、  基板温度を６００℃に加熱することにより成膜できる。これにより、多結晶のＡｌ０．６Ｇａ０．４Ｎからなるバッファ層７が成長する。尚、上記バッファ層７はアモルファスでも良く、この場合は基板温度を低くできる。
【００１８】
尚、本実施例では、上記バッファ層７をＡｌ０．６Ｇａ０．４Ｎで構成したが、他の組成のＡｌ（１−ｒ）ＧａｒＮ（０≦ｒ≦１），又はＡｌＮ，又はＧａＮの非単結晶材料で構成しても良いし、また前記バッファ層７をノンドープとしたが、ｎ形不純物としてＳｉをドープしても良い。
【００１９】
一方、第２実施例におけるｐ型クラッド層２、活性層３及び第１、第２クラッド層８、９は、第１実施例で説明した成長条件と同一であるので詳細な説明は省略する。
【００２０】
尚、第１、第２ｎ型クラッド層８、９を同一組成としたが、第１、第２クラッド層８、９が活性層３よりも高いバンドギャップエネルギを有していれば、必ずしも同一でなくとも良い。
【００２１】
前記バッファ層７は、ｐ型クラッド層２を構成するＳｉＣ単結晶の格子定数（３．０８オングストローム）と活性層３を構成するＩｎ０．２Ｇａ０．８Ｎ単結晶の格子定数（３．２４オングストローム）との格子定数差により生じる可能性のあるクラック（結晶格子の決裂）、及び、活性層３を構成するＩｎ０．２Ｇａ０．６Ｎ単結晶の格子定数（３．２４オングストローム）とｎ型クラッド層を構成するＡｌ０．１Ｇａ０．９Ｎ単結晶の格子定数（３．１５オングストローム）との格子定数差により生じる可能性のあるクラックの発生を防止させ、かつ、バッファ層７がある為に、活性層３上の膜厚を一定以上の膜厚にすることを可能とするためのものである。
【００２２】
上述のクラック発生のメカニズムを簡単に説明すると、上述の如く活性層３に対して、ｐ型クラッド層２及びｎ型クラッド層の格子定数は小であるため、活性層３内部には結晶格子を横方向（結晶の成長方向と直交する方向）に収縮する応力が発生し、一方、ｐ型クラッド層２及びｎ型クラッド層内部には結晶格子を横方向に膨張させる応力が発生する。また、前記応力は、活性層３とｎ型クラッド層との合計膜厚と略比例し、この合計膜厚が所定値（臨界膜厚）を越えると、結晶格子が弾性的に変形できなくなり活性層３内にクラックが発生する可能性が高くなることが確認されている。また、発光の観点から活性層３の膜厚は一定の値を確保する必要があるため、上述のクラック発生を防止するためには理論上はｎ型クラッド層の膜厚により上述の合計膜厚を臨界膜厚以下にすれば良い。
【００２３】
本実施例の如く、活性層３をＩｎ０．２Ｇａ０．８Ｎ単結晶で構成し、かつ、ｎ型クラッド層をＡｌ０．１Ｇａ０．９Ｎ単結晶で構成した場合、活性層３の膜厚は発光の観点から５００オングストローム必要であり、また前記臨界膜厚は０．１５μｍとなるため、ｎ型クラッド層の膜厚を０．１μｍ以下とすればクラックの発生を防ぐことが可能である。
【００２４】
ところが、前記ｎ型クラッド層上のｎ型電極にワイヤボンディングを行う場合、ｎ型クラッド層の層厚が０．５μｍ以上ないと、活性層３にダメージを与えることとなる。
【００２５】
一方、本発明の第２の実施例の如く、ｎ型クラッド層中にＡｌ０．６Ｇａ０．４Ｎ多結晶バッファ層７を介層させると、前記バッファ層７を構成する多結晶には特定の格子定数が存在しない為上述した格子定数差により発生する応力の伝達を遮断する。従って、応力的にはバッファ層７上に成膜された第２のｎ型クラッド層９は活性層３に影響を及ぼさないので、第２のｎ型クラッド層９の膜厚をワイヤボンディングに必要な厚さとすることができる。尚、多結晶の前記バッファ層７上に高品質の単結晶ｎ型Ａｌ０．１Ｇａ０．９Ｎ層を成膜するためには、前記バッファ層７の膜厚は、数百オングストローム程度が好ましい。
【００２６】
このような観点から、本発明の第２の実施例では、５００オングストローム厚の活性層３に対して、第１のｎ型クラッド層８の膜厚を０．１μｍ、バッファ層７の膜厚を３００Å、第２のｎ型クラッド層９の膜厚を０．５μｍとした。これにより、活性層３へのクラック及びダメージの発生を防げ、かつ、高効率発光が可能な青色半導体発光素子が得られた。
【００２７】
尚、本実施例ではｐ型ＳｉＣ基板の成長面として、（０００１）面を用いたが、結晶の低指数面から１０°以下に傾いた、所謂オフアングル面を用いても良い。
【００２８】
又、ｎ型Ａｌ０．１Ｇａ０．９Ｎクラッド層の上部にｎ型ＧａＮ層をキャップ層として積層し、その上部にｎ型電極を形成することにより、ｎ型電極とのオーミック特性を良好（電極の接触抵抗が小さい）にでき、素子の駆動電圧を低下できる。
【００２９】
さらに、本実施例ではｐ型ＳｉＣ基板にｐ型ＳｉＣクラッド層、活性層、ｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）クラッド層を順に積層してなる構成について説明したが、ｎ型又はｉ形（高抵抗）ＳｉＣ基板上にｎ型ＳｉＣクラッド層、活性層、ｐ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）クラッド層を順に積層させた場合も上述の第１、第２実施例と同様の効果は得られる。しかし、ｐ型Ａｌ（１−Ｙ）ＧａＹＮはｎ型Ａｌ（１−Ｙ）ＧａＹＮに比べて高抵抗であるため、接合面での均一な電流分布を得るための構造が別途必要となる。
【００３０】
尚、上記実施例は発光を例に取り説明したが、本発明は受光素子、半導体レーザ等の他の半導体素子にも適応することができる。
【００３１】
【発明の効果】
本発明の半導体素子は、Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）活性層の上部にＳｉＣに比べて低温成長可能のＡｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）からなるクラッド層を成長させるので、前記クラッド層の成長中の活性層の熱分解による格子欠陥の発生を回避できる。又、ＳｉＣ基板上にＳｉＣからなる第１のクラッド層，Ｉｎ（１−Ｘ）ＧａＸＮ（０≦Ｘ＜１）活性層、ｎ型Ａｌ（１−Ｙ）ＧａＹＮ（０≦Ｙ≦１）からなる第２のクラッド層、Ａｌ（１−ｒ）ＧａｒＮ（０≦ｒ≦１）バッファ層、ｎ型Ａｌ（１−Ｚ）ＧａＺＮ（０≦Ｚ≦１）からなる第３のクラッド層を順に積層しているので、前記活性層とクラッド層の格子定数差によるクラックの発生を防止でき、かつボンディング衝撃を緩和可能な十分な厚みのあるｎ型クラッド層を備えることができる。
【００３２】
以上のことから、本発明により発光効率が高く高品質な半導体素子が実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体素子の構造を示した図である。
【図２】本発明の第２の実施例における半導体素子の構造を示した図である。
【図３】従来技術による半導体素子の構造を示した図である。
【図４】本発明の実施例における半導体素子に使用する各種材料の物性定数を示した図である。
【符号の説明】
１    ｐ型ＳｉＣ基板
２    ｐ型ＳｉＣクラッド層
３    Ｉｎ０．２Ｇａ０．８Ｎ活性層
４    ｎ型Ａｌ０．１Ｇａ０．９Ｎクラッド層
５    ｎ型電極
６    ｐ型電極
７    Ａｌ０．６Ｇａ０．４Ｎバッファ層
８    ｎ型Ａｌ０．１Ｇａ０．９Ｎクラッド層（第１のｎ型クラッド層）
９    ｎ型Ａｌ０．１Ｇａ０．９Ｎクラッド層（第２のｎ型クラッド層）
【図１】
0003615384.tif 000002
【図２】
0003615384.tif 000003
【図３】
0003615384.tif 000004
【図４】
0003615384.tif 000005