(57)【特許請求の範囲】
【請求項１】
（ａ）各々列方向に配列される多数の追加キャパシタンス部分を具備する多数の隣接する信号線電極を提供する段階を含むが、前記多数の追加キャパシタンス部分において第１連結部分及び第２連結部分により１つの追加キャパシタンス部分が他の追加キャパシタンス部分に連結され、
（ｂ）前記隣接する信号線電極上に絶縁層を形成する段階と、
（ｃ）前記絶縁層上に配置されて前記隣接する信号線電極の行方向に隣接した追加キャパシタンス部分上で延びる導電層を形成する段階と、
（ｄ）前記隣接する信号線電極の何れか１つの連結欠陥の存否を決定する段階と、
（ｅ）前記決定によって、前記導電層及び隣接する他の信号線電極を通じて前記連結欠陥の周囲に代替信号線電極の連結経路を形成する段階とを含み、
前記代替信号線電極は前記第１連結部を中心に両側の追加キャパシタンス部分にそれぞれ形成されることを特徴とする表示装置の製造方法。
【請求項２】
（ｅ）段階は、前記導電層にレーザービームを印加する段階を含むことを特徴とする請求項１に記載の表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はマトリックス表示装置に係り、特にＴＦＴ液晶表示パネルに関する。
【０００２】
【従来の技術】
液晶表示パネルは液晶のスイッチング特性を利用しデータを表示するものであり、ピクセルはマトリックス形で配列されている信号線（データライン電極及び走査電極）により限定される。
【０００３】
図１は従来の液晶表示パネルを概略的に示した図面であり、液晶表示パネルは基板１０１、ピクセル部１０２、信号線１０３及びボンディングパッド１０４を含む。
【０００４】
図１を参照すれば、信号線１０３はマトリックス形で配列されており、各交叉点には薄膜トランジスタ又はダイオードのようなスイッチング素子が形成されている。このような信号線は、信号遅延による画質の低下を防ぐため、通常、アルミニウムのように抵抗が非常に低い金属より構成される。特に、ゲート容量によるＲＣ時間遅延が目立って現れるゲートライン（通常、走査電極となる）には、画面の大きさが大きくなるほど低い抵抗を有するアルミニウムゲート配線の使用が必要である。しかしながら、アルミニウムは耐圧性が低いのでアルミニウムゲートの一部をボンディングパッドとして使用することには問題がある。そうして、図２に示した通り、耐圧性の大きいクロムのような金属で構成されるボンディングパッド１０４が信号線１０３に結合されている。これを図３を参照して更に具体的に調べることにする。
【０００５】
図３は図２の線ＡＡ′での断面構造を示す。
【０００６】
図３において、ガラスのような透明な基板１０１上に信号線１０３が形成されており、信号線１０３上には陽極酸化により信号線１０３の端部分を除いた部分に酸化膜１０５が形成されている。信号線１０３の端部分及び基板１０１よりなる表面上にはボンディングパッド１０４が形成されており、ボンディングパッド１０４及び酸化膜１０５よりなる表面上には絶縁層１０６が形成されている。ここで、酸化膜１０５はアルミニウム等で構成される信号線１０３からヒルロック（hillock ）及びピンホールが生成されることを防止する。シリコンナイトライドのような物質より構成される絶縁層１０６は食刻防止及び絶縁特性を改善するために多層構造よりなる。
【０００７】
前記ボンディングパッド１０４と前記信号線１０３の連結部分で、ステップカバレージ不良、後続く工程に対するボンディングパッド１０４と信号線１０３の熱ストレスの差及び前記酸化膜１０５を浸透して染み込む食刻溶液による信号線１０３の浸食等により、接続不良が発生する問題点がある。
【０００８】
一方、ピクセル部１０２では、アルミニウムより構成される信号線１０３の断線が後続く工程で時々発生しマトリックス表示装置の収率が低くなる問題点がある。
【０００９】
このような問題点を改善するために従来の技術としてはリペアーリング（repair ring ）を追加的に含む液晶表示パネルが米国特許第 4,807,973号に記載されている。
【００１０】
しかしながら、前記従来の技術はパネルが大型化されるほどリペアーリングを通じて伝達される信号の時間遅延が更に目立つようになり、画質が劣化する問題点がある。又、修理できる不良の数が少ないので従来の技術による液晶表示パネルは大型パネルのフェールセーフスキーム（fail safe scheme）としては不足な点がある。
【００１１】
【発明が解決しようとする課題】
本発明の目的はボンディングパッドと信号線の連結不良が修理できるマトリックス表示装置を提供することである。  本発明の他の目的は信号線の不良による収率の減少が改善できるマトリックス表示装置を提供することである。
【００１２】
【課題を解決するための手段】
【００１５】
前記目的を達成するために、本発明による表示装置の製造方法は、（ａ）各々列方向に配列される多数の追加キャパシタンス部分を具備する多数の隣接する信号線電極を提供する段階を含むが、前記多数の追加キャパシタンス部分において第１連結部分及び第２連結部分により１つの追加キャパシタンス部分が他の追加キャパシタンス部分に連結され、（ｂ）前記隣接する信号線電極上に絶縁層を形成する段階と、（ｃ）前記絶縁層上に配置されて前記隣接する信号線電極の行方向に隣接した追加キャパシタンス部分上で延びる導電層を形成する段階と、（ｄ）前記隣接する信号線電極の何れか１つの連結欠陥の存否を決定する段階と、（ｅ）前記決定によって、前記導電層及び隣接する他の信号線電極を通じて前記連結欠陥の周囲に代替信号線電極の連結経路を形成する段階とを含み、前記代替信号線電極は前記第１連結部を中心に両側の追加キャパシタンス部分にそれぞれ形成される。
【００１６】
また、本発明の表示装置の製造方法は、（ｅ）段階は、前記導電層にレーザービームを印加する段階を含むことを特徴とする。
【００１７】
【作用】
上述のように構成された本発明は、信号線とボンディングパッドとの結合不良が発生すればレーザービームにより修理用導電層が信号線及びボンディングパッドに結合される。又、走査ラインで断線が発生すればレーザービームにより走査ライン修理用導電層が当たる走査ライン及び隣接走査ラインに結合され、隣接走査ラインの各部分が選択的に断線され、隣接走査ラインの一部が断線された走査ラインの信号経路として使用される。
【００１８】
【実施例】
図４は本発明の参考例によるマトリックス表示装置の部分平面図であり、特に信号線１０３とボンディングパッド１０４との結合部分を示した平面図である。
【００１９】
図４を参照すれば、従来のマトリックス表示装置とは異なり信号線１０３とボンディングパッド１０４の結合部分の上部に修理用導電層２０１が形成されている。修理用導電層２０１の一端は前記信号線１０３の上部にまで延長されており、他端は前記ボンディングパッド１０４の上部まで延長されている。又、修理用導電層２０１は絶縁層１０６により信号線１０３及びボンディングパッド１０４から絶縁されるように形成される。
【００２０】
図５Ａ乃至図６Ｃは図４の線ＢＢ′から得られる断面構造の例を示した図面であり、図５Ａは不良が発生しない場合を示し、図５Ｂは不良が発生した場合を示し、図６Ｃは信号線の不良による断線が直された場合を示す図面である。
【００２１】
図５Ａにおいて、ガラスのような透明な基板１０１上に信号線１０３が形成されており、信号線１０３の上にはボンディングパッド１０４との接続のための部分を除いた部分に、酸化膜１０５が形成されている。ボンディングパッド１０４は酸化膜１０５の形成されていない信号線１０３の部分を覆いながら形成され、信号線１０３と電気的に接続される。ボンディングパッド１０４及び酸化膜１０５よりなる表面上には、シリコンナイトライド層ＳｉＮx のような絶縁層１０６が形成されている。
【００２２】
ここで、前記信号線１０３は抵抗が低く、基板に対する接着性が優れたアルミニウムで構成されることができ、前記ボンディングパッド１０４は、耐圧性の優れたクロムＣｒで構成され得る。酸化膜１０５はアルミニウム酸化膜（Ａｌ2 Ｏ3 ）のような酸化金属膜で構成されるものであり、前記信号線の表面を酸化させることにより形成される。このような酸化膜１０５は信号線１０３からヒルロック及びピンホールが生成されることを防止し信号線１０３の断線を減少させる役割を果たす。
【００２３】
ここで、前記信号線１０３が逆スタガー形のＴＦＴ−ＬＣＤのゲートライン（即ち、走査電極）に対応されれば、前記酸化膜１０５及び絶縁層１０６は２層構造を有するゲート絶縁膜に対応される。このような場合に、前記修理用導電層２０１はＴＦＴのソース／ドレイン電極のような工程で形成することができる。他の一方で、絶縁層１０６はゲート絶縁膜及び液晶表示パネルのＴＦＴのソース／ドレイン電極の上部に形成される保護絶縁層よりなる多層構造を有することができる。
【００２４】
一端が信号線１０３の上部まで延長され位置し、他端がボンディングパッド１０４の上部まで延長され位置する修理用導電層２０１が絶縁層１０６上に形成されている。このような修理用導電層２０１はクロムのような金属で形成する。
【００２５】
しかしながら、低い耐圧性を有するアルミニウムより構成される信号線１０３において、前記ボンディングパッド１０４によりオーバラップされる部分とそうでない部分との境界２０２で、ストレスの差によって、図５Ｂに示したような、断線が発生するおそれがある。信号線１０３の不良が発生すれば、図４に示した二つの修理点ＲＰ１、ＲＰ２にレーザビームを照射する。レーザービームの照射された絶縁層１０６は選択的に取り除かれコンタクトホールが形成され、修理用導電層２０１、ボンディングパッド１０４及び信号線１０３を構成している金属が溶融され、図６Ｃに示したように、前記コンタクトホールを通じて相互接続を成す。図６Ｃで、参照符号２０３Ａ及び２０３Ｂはそれぞれ溶融された金属による修理用導電層２０１とボンディングパッド１０４との接続及び修理用導電層２０１と信号線１０３との接続を示す。
【００２６】
図７は図４の線ＢＢ′から得られる断面構造の他の参考例を示した図面であり、図５Ａとは異なり、ボンディングパッド１０４又は信号線１０３と基板１０１の間に形成されている絶縁層２０４を更に含んでいる。
【００２７】
図７で、前記信号線１０３はデータ電極に対応し、前記絶縁層２０４は液晶表示パネルのゲート絶縁膜に対応される。又、絶縁層１０６は液晶表示パネルのソース／ドレイン電極の上部に形成される保護絶縁層に対応される。
【００２８】
図８は本発明の他の参考例によるマトリックス表示装置の部分平面図である。
【００２９】
図８において、信号線１０３の端部分がまるでフォークのように複数条で別れているが、これはボンディングパッド１０４と信号線１０３の結合特性を向上させるためのものである。信号線１０３において、ピクセル部１０２へ延長されている部分は、後に述べられるデータ電極の二重化に応えるために二つの経路を有するようになっている。
【００３０】
修理用導電層２０１はＴ字形を有するものであり、Ｔ字の頭部条がそれぞれ信号線１０３の二つの経路の上部へ延長されており、Ｔ字の下部条がボンディングパッド１０４の上部へ延長されている。
【００３１】
図９は図８の線ＣＣ′から得られる断面構造の一参考例を示す図面であり、図１０は図８の線ＣＣ′から得られる断面構造の他の参考例を示した図面である。図９及び図１０で点線は断面図上では分離されているが実質的に連結状態にあることを示す。
【００３２】
図９及び図１０で分かるように、修理用導電層２０１は、信号線１０３に断線が発生しない場合には、修理用導電層２０１は絶縁層１０６によりボンディングパッド１０４又は信号線１０３と絶縁されている。しかしながら、信号線１０３とボンディングパッド１０４の境界部分で断線が発生すれば、図８に示した二つの修理点ＲＰ１、ＲＰ２にレーザービームが照射される。レーザービームの照射された絶縁層１０６及び酸化膜１０５にコンタクトホールが形成され、ボンディングパッド１０４、信号線１０３及び修理用導電層２０１を構成する物質が溶融され前記コンタクトホールを満たす。そうして、ボンディングパッド１０４及び信号線１０３が修理用導電層２０１を通じて電気的に結合される。
【００３３】
図１１は本発明の他の参考例によるマトリックス表示装置の部分平面図であり、特にデータ電極（一般的に、データラインと呼ばれる）及び走査電極（一般的に、ゲートラインと呼ばれる）の構造を概略的に示した図面である。
【００３４】
図１１を参照すれば、データ電極３０２は走査電極３０１の延長と垂直の方向へ延長されている。データ電極３０２はトランジスタのドレイン電極として作用するドレイン電極部３０２Ａ及び隣接したドレイン電極の間に位置する連結部３０２Ｂより構成されている。このようなデータ電極３０２は線順次（
line at a time）方式によるマトリックス表示装置において通常垂直で配列されており、各データ電極は当たるデータ信号が印加される。
【００３５】
マトリックス表示装置の各ピクセルはマトリックスパターンで配列されている多数の画素電極３０４により限定される。画素に対応する液晶は、データ電極、走査電極及びトランジスタの形成されているプレートと他のプレート（通常ガラス基板）上に形成されている共通電極と画素電極の電位差により駆動される。一画素をスイッチングさせるためのトランジスタは走査電極３０１のゲート部３０１Ｄ、ソース電極部３０３及びデータ電極３０２のドレイン電極部３０２Ａより構成され、ソース電極部は画素電極３０４に結合されている。結果的にトランジスタのスイッチング動作は走査電極３０１に印加される走査信号により成され、トランジスタが“オン”されればデータ信号は当たる画素電極に伝達される。データ維持時間は液晶及び画素電極３０４の容量によって決定される。ここで、トランジスタの具体的な断面構造は図１３を参照して後述する。
【００３６】
各走査電極３０１は当たる走査信号が印加される。走査電極３０１は付加容量部３０１Ａ、ゲート部３０１Ｄ及び連結部３０１Ｂ、３０１Ｃより構成されるものであり、付加容量部３０１Ａは隣接ラインにピクセルの縁の上部に形成され、ゲート部３０１Ｄは当たるトランジスタのゲートとして作用する。又、走査信号経路の二重化のために、一つの付加容量部と隣接した付加容量部の間には少なくとも二つ以上の連結部がある。画素電極３０４は絶縁膜により前記走査電極３０１と絶縁され、画素電極３０４の縁が前記走査電極３０１の付加容量部３０１Ａによりオーバラップされている。同一の走査電極３０１に属する付加容量部３０１Ａとゲート部３０１Ｄは相異なる走査ラインに対応することが分かる。そうして、ピクセルの有効駆動時間を増加させ、それにより画質が改善される。又、走査ライン連結部３０１Ｂ、３０１Ｃが二つ以上の経路を有するので信号経路多重化によるフェールセーフの効果が得られる。
【００３７】
前記走査電極３０１又は前記データ電極３０２は図５乃至図１０で説明した信号線１０３に対応される。
【００３８】
図１２は図１１の線ＤＤ′から得られる断面構造の一参考例を示した図面である。
【００３９】
図１２を参照すれば、透明な基板１０１上に走査電極３０１が形成されており、走査電極３０１の上部には絶縁層４０２が形成されている。走査電極３０１はアルミニウムのように抵抗が非常に低い金属で構成され、絶縁層４０２はシリコンナイトライドのように絶縁性及び堅固性の優れた材料で構成され、走査電極３０１の上部には酸化膜４０１が形成されている。酸化膜４０１はアルミニウムで構成された走査電極３０１を大気中に露出させることにより形成されるものであり、絶縁効果を増大させる。
【００４０】
絶縁層４０２の上部には、走査電極３０１の付加容量部３０１Ａとオーバラップされながら画素電極３０４が形成されており、走査ライン連結部３０１Ｂと交叉しながら連結部３０２Ｂが形成されている。データ電極３０２の上部には保護及び絶縁のための保護層４０３が形成されており、保護層４０３はシリコンナイトライドのような物質で構成することができる。
【００４１】
図１３は図１１の線ＥＥ′から得られる断面構造の一参考例を示した図面である。
【００４２】
図１３を参照すれば、基板１０１上には走査電極、即ち付加容量部３０１Ａ及びゲート部３０１Ｄが形成されており、走査電極の表面には酸化膜４０１が形成されている。走査電極３０１はアルミニウムより構成され、酸化膜は酸化アルミニウムＡｌ2 Ｏ3 で構成され得る。酸化膜の上部にはシリコンナイトライド（ＳｉＮx ）のような絶縁層４０２が形成されており、絶縁層４０２上には半導体層４０４が選択的に形成されている。半導体層４０４はゲート部３０１Ｄの上部に位置するものであり、その中にトランジスタのソース／ドレイン領域及びチャネルが形成され、アモルファスシリコン層で構成される。
【００４３】
一方、画素電極３０４は付加容量部３０１Ａとオーバラップされながら絶縁層４０２上に形成されている。
【００４４】
半導体層４０４においてソース領域及びドレイン領域の上部には、ソース電極３０３との接続のためのソース接続領域４０５及びドレイン電極部３０２Ａとの接続のためのドレイン接続領域４０６がそれぞれ形成されている。ソース電極部３０３は画素電極３０４に結合されており、ソース電極部３０３及びドレイン電極部３０２Ａの表面上には保護層４０３が形成されている。
【００４５】
図１４は本発明の一実施例によるマトリックス表示装置の部分平面図であり、図１５は図１４の線ＦＦ′から得られる断面構造の一実施例を示した図面であり、図１６は図１４の線ＧＧ′から得られる断面構造の一実施例を示した図面である。
【００４６】
図１４において、データ電極３０２はドレイン電極部３０２Ａ及び連結部３０２Ｂより構成され、走査電極３０１は付加容量部３０１Ａ、ゲート部３０１Ｄ、少なくとも二つ以上の走査ライン連結部３０１Ｂ、３０１Ｃより構成されている。画素電極３０４は所定絶縁膜により前記走査電極３０１と絶縁されており、その縁が前記付加容量部３０１Ａによりオーバラップされている。又、走査ライン連結部３０１Ｂに隣接されている画素電極３０４には多数の破壊防止溝５０３が形成されている。破壊防止溝５０３に隣接されている走査電極３０１の付加容量部３０１Ａは、隣接した走査電極３０１で不良が発生すれば、レーザービームにより選択的に断線され得る。
【００４７】
データ電極３０２の進行方向へ隣接された二つの付加容量部３０１Ａの上部には、絶縁層を介在し走査ライン修理用導電層５０１が形成されている。走査ライン修理用導電層５０１は二つの走査電極３０１中いずれか一つに不良が発生した場合に、レーザービームにより二つの走査電極３０１に電気的に結合される。走査電極３０１は又前記破壊防止溝５０３に対応する部分５０２が選択的に断線され、不良が発生しない走査電極３０１の一部が不良が発生した走査電極３０１の代わりに信号経路として作用する。即ち、図１４に示したマトリックス表示装置は走査電極３０１が二つ以上の信号伝達経路を有しているので、隣接した走査電極３０１に不良が発生すれば、不良の部分に隣接した走査電極３０１の一部を不良走査電極の代わりに使用できる。
【００４８】
図１７は走査電極３０１に発生した不良の一例と、それに対する不良修理の例を説明するために、図１４に示したマトリックス表示装置で走査電極３０１を図式的に示した図面である。
【００４９】
図１７を参照すれば、ポイントＰ１及びポイントＰ２で断線が発生すれば当たる走査電極は信号伝達経路を持てなくなる。このような不良が発生すれば、ポイントＰ３、Ｐ４、Ｐ５、Ｐ６にレーザービームを照射し不良部分に隣接されている二つの修理用導電層５０１は当たる二つの走査電極３０１に電気的に結合させる。その後、不良が発生しない走査電極において、走査ライン連結部に隣接されている付加容量部の所定部分、即ちポイントＰ７、Ｐ８、Ｐ９、Ｐ１０を断線させる。そうして、不良が生じない走査電極３０１は二つの他の信号経路で電気的に分離される。
【００５０】
図１５を参照すれば、走査ライン修理用導電層５０１はそれに対応する二つの走査電極３０１の付加容量部３０１Ａをオーバラップしており、走査ライン修理用導電層５０１の下部には絶縁性を増加させるために半導体層５０７が形成されている。半導体層５０７はピクセルを駆動するためのトランジスタ形成のための半導体層と同一の工程ステップで形成することができ、走査ライン修理用導電層５０１はデータ電極３０２の形成と同一の工程ステップで形成することができる。走査電極３０１の付加容量部３０１Ａの上部には絶縁性を増加させるために、酸化膜５０４が形成されており、酸化膜５０４の上部にはシリコンナイトライドのような絶縁層５０５が形成されている。絶縁層５０５上には画素電極３０４が形成されており、画素電極３０４及び走査ライン修理用導電層５０１の上部には保護層５０６が形成されている。
【００５１】
図１６を参照すれば、画素電極３０４の一部分が走査電極３０１の付加容量部３０１Ａとオーバラップされていないことが分かる。これは不良の修理のために走査電極３０１の付加容量部３０１Ａをレーザービームで断線させる時、画素電極３０４が破壊されることを防止するために破壊防止溝が形成されているためである。
【００５２】
図１１乃至図１４に示したような、走査電極３０１の不良に対するフェールセールスキームとは別にデータ電極３０２の不良に基づいた収率の減少を防止するために、リペアーリングをピクセル部の外郭に形成できる。一般的にデータ電極３０２は走査電極３０１に比べ配線容量が小さいので、リペアーリングによるＲＣ時間遅延が深刻な画質の低下を起こすことではない。
【００５３】
【発明の効果】
前述した通り本発明はフェールセーフ機能を有するマトリックス表示装置及びその製造方法に係り、収率を向上させる効果がある。
【００５４】
以上、本発明を具体的な実施例を挙げて説明したが、本発明は前記実施例に制限されず、本発明の思想を逸脱しない範囲で種々の改変をなし得ることは無論である。
【図面の簡単な説明】
【図１】  従来の技術によるマトリックス表示装置の概略図である。
【図２】  図１のボンディングパッドと信号線の結合部分を示す平面図である。
【図３】  図２の線ＡＡ′の断面図である。
【図４】  本発明の一参考例によるマトリックス表示装置の部分平面図である。
【図５】  図４の線ＢＢ′から得られる断面図の例を示し、図５Ａは不良が発生しない場合を示し、図５Ｂは信号線に不良が発生した場合を示す図面である。
【図６】  図６Ｃは図４の線ＢＢ′から得られる断面図の例を示し、信号線の不良による断線が直された場合を示した図面である。
【図７】  図４の線ＢＢ′から得られる断面構造の他の参考例を示した図面である。
【図８】  本発明の他の参考例によるマトリックス表示装置の部分平面図である。
【図９】  図８の線ＣＣ′から得られる断面構造の一参考例を示した図面である。
【図１０】  図８の線ＣＣ′から得られる断面構造の他の参考例を示した図面である。
【図１１】  本発明の又他の参考例によるマトリックス表示装置の部分平面図である。
【図１２】  図１１の線ＤＤ′から得られる断面構造の一参考例を示した図面である。
【図１３】  図１１の線ＥＥ′から得られる断面構造の一参考例を示した図面である。
【図１４】  本発明の実施例によるマトリックス表示装置の部分平面図である。
【図１５】  図１４の線ＦＦ′から得られる断面構造の一実施例を示した図面である。
【図１６】  図１４の線ＧＧ′から得られる断面構造の一実施例を示した図面である。
【図１７】  図１４に示したマトリックス表示装置において、走査電極の不良修理概念を説明するための図面である。
【符号の説明】
１０１…基板、
１０３…信号線、
１０４…ボンディングパッド、
１０５，４０１，５０４…酸化膜、
１０６，４０２，５０５…絶縁層、
２０１…修理用導電層、
２０２…境界、
３０１…走査電極、
３０１Ａ…付加容量部、
３０１Ｂ，３０１Ｃ…走査ライン連結部、
３０１Ｄ…ゲート部、
３０２…データ電極、
３０２Ａ…ドレイン電極部、
３０２Ｂ…連結部、
３０３…ソース電極、
３０４…画素電極、
４０３，５０６…保護層、
４０４，５０７…半導体層、
４０５…ソース接続領域、
４０６…ドレイン接続領域、
５０１…走査ライン修理用電極、
５０３…破壊防止溝。
【図１】
0003640683.tif 000002
【図２】
0003640683.tif 000003
【図３】
0003640683.tif 000004
【図４】
0003640683.tif 000005
【図５】
0003640683.tif 000006
【図６】
0003640683.tif 000007
【図７】
0003640683.tif 000008
【図８】
0003640683.tif 000009
【図９】
0003640683.tif 000010
【図１０】
0003640683.tif 000011
【図１１】
0003640683.tif 000012
【図１２】
0003640683.tif 000013
【図１３】
0003640683.tif 000014
【図１４】
0003640683.tif 000015
【図１５】
0003640683.tif 000016
【図１６】
0003640683.tif 000017
【図１７】
0003640683.tif 000018