(57)【特許請求の範囲】
【請求項１】
位相ドリフトする基準信号を発生する基準信号発生手段と、この基準信号と位相同期することにより上記基準信号と同量の位相ドリフトする局部発振信号を発生する局部発振信号発生手段と、受信信号を上記局部発振信号と混合し上記基準信号と同量の位相ドリフトする中間周波受信信号に変換する周波数変換手段と、上記基準信号に位相同期することにより上記基準信号と同量の位相ドリフトするタイミング信号を発生するタイミング信号発生手段と、上記中間周波受信信号及び上記基準信号を上記タイミング信号に基づくタイミングで量子化することにより上記同量の位相ドリフトがキャンセルされた量子化受信信号及び量子化基準信号を出力する量子化手段と、上記量子化受信信号と上記量子化基準信号の同相成分及び直交成分とのデジタル乗算処理により上記受信信号と上記基準信号との位相差を検出する位相検波手段とを備えたことを特徴とするデジタル位相検波装置。
【請求項２】
位相ドリフトするタイミング信号を発生するタイミング信号発生手段と、このタイミング信号に位相同期することにより上記タイミング信号と同量の位相ドリフトする基準信号を発生する基準信号発生手段と、上記タイミング信号に位相同期することにより上記タイミング信号と同量の位相ドリフトする局部発振信号を発生する局部発振信号発生手段と、受信信号を上記局部発振信号と混合し上記タイミング信号と同量の位相ドリフトする中間周波受信信号に変換する周波数変換手段と、上記中間周波受信信号及び上記基準信号を上記タイミング信号に基づくタイミングで量子化量子化することにより上記同量の位相ドリフトがキャンセルされた量子化受信信号及び量子化基準信号を出力する量子化手段と、上記量子化受信信号と上記量子化基準信号の同相成分及び直交成分とのデジタル乗算処理により上記受信信号と上記基準信号との位相差を検出する位相検波手段とを備えたことを特徴とするデジタル位相検波装置。
【請求項３】
複数の受信チャンネルを備え、各受信チャンネルごとの受信信号に対して、上記請求項１又は２のいずれかの構成を用いて、各受信チャンネルごとの位相差を検出することを特徴とするデジタル位相検波装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタル演算処理により受信信号の位相情報を検出するデジタル位相検波装置に関するものである。
【０００２】
【従来の技術】
図５は、例えば従来のデジタル位相検波装置のブロック図である。図において、１１は基準信号源、１２は局部発振器、１３は受信信号を中間周波数に変換する周波数変換器、１４は受信信号と基準信号をそれぞれ量子化する量子化回路、１５は１４の量子化タイミングを発生するタイミング発生回路、１６は量子化後の受信信号を量子化後の基準信号により位相検波演算を実施するデジタル位相検波器である。
【０００３】
次に動作について説明する。受信信号は、局部発振器１２及び周波数変換器１３により中間周波数に変換され、量子化回路１４に入力する。また、基準信号源１１の出力も同じく量子化回路１４に入力する。量子化回路１４では、タイミング発生回路１５にて発生したタイミングで受信信号と基準信号の量子化を行い、これらをデジタル位相検波器１６へそれぞれ入力する。デジタル位相検波器は、受信信号と基準信号の位相検波を演算にて実施し、受信信号の位相情報を出力する。
【０００４】
【発明が解決しようとする課題】
従来のデジタル位相検波装置は以上のように構成されているので、精密な位相検波の実施のためには、基準信号源及び局部発振器出力に非常に高い安定度を要求され、温度補償回路の追加など、装置が複雑、高価になるばかりか、装置のメンテナンス性、信頼性が悪化するなどの問題があった。
【０００５】
この発明は上記のような問題点を解消するためになされたもので、基準信号源、局部発振器の周波数安定性が比較的に低くても、非常に精度の良い位相検波が可能なデジタル位相検波装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明に係わるデジタル位相検波装置は、位相ドリフトする基準信号を発生する基準信号発生手段と、この基準信号と位相同期することにより上記基準信号と同量の位相ドリフトする局部発振信号を発生する局部発振信号発生手段と、受信信号を上記局部発振信号と混合し上記基準信号と同量の位相ドリフトする中間周波受信信号に変換する周波数変換手段と、上記基準信号に位相同期することにより上記基準信号と同量の位相ドリフトするタイミング信号を発生するタイミング信号発生手段と、上記中間周波受信信号及び上記基準信号を上記タイミング信号に基づくタイミングで量子化することにより上記同量の位相ドリフトがキャンセルされた量子化受信信号及び量子化基準信号を出力する量子化手段と、上記量子化受信信号と上記量子化基準信号の同相成分及び直交成分とのデジタル乗算処理により上記受信信号と上記基準信号との位相差を検出する位相検波手段とを備えたことを特徴とする。
【０００７】
請求項２に記載の発明に係わるデジタル位相検波装置は、位相ドリフトするタイミング信号を発生するタイミング信号発生手段と、このタイミング信号に位相同期することにより上記タイミング信号と同量の位相ドリフトする基準信号を発生する基準信号発生手段と、上記タイミング信号に位相同期することにより上記タイミング信号と同量の位相ドリフトする局部発振信号を発生する局部発振信号発生手段と、受信信号を上記局部発振信号と混合し上記タイミング信号と同量の位相ドリフトする中間周波受信信号に変換する周波数変換手段と、上記中間周波受信信号及び上記基準信号を上記タイミング信号に基づくタイミングで量子化量子化することにより上記同量の位相ドリフトがキャンセルされた量子化受信信号及び量子化基準信号を出力する量子化手段と、上記量子化受信信号と上記量子化基準信号の同相成分及び直交成分とのデジタル乗算処理により上記受信信号と上記基準信号との位相差を検出する位相検波手段とを備えたことを特徴とする。
【０００８】
請求項３に記載の発明に係わるデジタル位相検波装置は、複数の受信チャンネルを備え、各受信チャンネルごとの受信信号に対して、上記請求項１又は２のいずれかの構成を用いて、各受信チャンネルごとの位相差を検出することを特徴とする。
【００１０】
【発明の実施の形態】
実施の形態１．
次に図面を参照して本発明によるデジタル位相検波装置の実施例を詳細に説明する。図１は、本発明の実施の形態１のブロック構成図である。図において、１１は基準信号源、１７は基準信号源１１に位相同期した出力を発生する局部発振器、１３は受信信号を局部発振器１７により中間周波数に変換する周波数変換器、１４は受信信号と基準信号をそれぞれ量子化する量子化回路、１８は基準信号源１１に位相同期した量子化タイミングを発生するタイミング発生回路、１６は量子化後の受信信号を量子化後の基準信号により位相検波演算を実施するデジタル位相検波器である。また、１９は基準信号源１１出力を分配する分配器である。
【００１１】
次に動作について説明する。基準信号源１１の出力は、分配器１９により３分配され、局部発振器１７、量子化回路１４及びタイミング発生回路１８に入力する。周波数変換器１３と、基準信号に同期した出力を発生する局部発信器１７出力により中間周波数に変換された受信信号は、量子化回路１４に入力する。また、基準信号も同じく量子化回路１４に入力する。量子化回路１４では、基準信号に同期したタイミング発生回路１８の出力タイミングで受信信号と基準信号の量子化を行い、これらをデジタル位相検波器１６へそれぞれ入力する。デジタル位相検波器は、受信信号と基準信号の位相検波を演算にて実施し、受信信号の位相情報を出力する。
【００１２】
次にＰＬＬ(Phase Locked Loop)方式による同期発振の方式について説明する。ＰＬＬ回路は、位相比較器、ループフィルタ、ＶＣＯ（Voltage Controlled Oscillator（電圧制御発振器））をループ状に接続して構成される。ＶＣＯ出力と入力信号の位相を位相比較器で比較し、ＶＣＯ出力の位相が進んでいれば発振周波数を下げ、ＶＣＯ出力の位相が遅れていれば発振周波数を上げるようにＶＣＯ入力にフィードバックする。これによって、ＶＣＯ出力は周波数、位相が入力と一致した状態に自動的にロックされて安定する。
【００１３】
ループフィルタは、位相比較器の出力を積分して不要な信号成分を除去する。これによって得られた直流制御信号によりＶＣＯを制御する。基準信号としての入力信号を水晶発振器のような周波数安定度の高い信号とすることにより、入力信号と同じ程度の周波数安定度の出力信号を得ることができる。単なるＰＬＬ回路からは基準周波数と同一周波数の出力信号を得ることができるが、ＶＣＯからの出力信号を１／Ｎに分周したものを位相比較器に入力しＰＬＬによって基準周波数と同期させれば発振器からは基準周波数のＮ倍の周波数出力が得られる。さらに、分周器をプログラマブルにすれば、デジタル的に周波数を切り替えることも可能となる。
【００１４】
図２に基本的なＰＬＬ回路のブロック図を示す。高安定の基準発振器２１（例えば水晶発振器）と、周波数可変発振器（例えばＶＣＯ２５）を備え、ＶＣＯ２５側の周波数を分周器２２ｂにより１／Ｎに分周し、基準発振器２１と同一、或いは基準発振器２１を分周器２２ａにより１／Ｍに分周した周波数とが同一になるようにＶＣＯ２５側の分周器２２ｂの分周比を設定する。位相比較器２３では、上記の周波数における位相誤差を電圧変換してＶＣＯ２５にフィードバックすることにより、水晶発振器と同じ周波数安定性を持つ出力信号を得ることができる。またＶＣＯ２５側の分周器２２ｂの分周比を変えることにより周波数を正確に可変することができる。周波数関係を以下に示す。
F_vco  :ＶＣＯ２５の発振周波数
ref_OSC:基準発振器２１の周波数
F_ref  :比較周波数
N      :ＶＣＯ２５側の分周器２２ｂの分周比
M      :基準発振器２１側の分周器２２ａの分周比
とすると、
F_ref = ref_OSC/M
F_vco = F_ref x N = ref_OSC x (N/M)
となる。従って、Ｎを可変とすることでF_vcoはF_refの周波数ピッチで可変できる。さらに、Ｍを可変とするとF_vcoはF_ref/Mのより細かい周波数ピッチで可変できる。
【００１５】
図１の構成では、局部発振器１７及びタイミング発生回路１８が上記のＰＬＬ回路により構成されることになる。基準信号源１１が図２の基準発振器２１に相当し、この基準信号源１１に位相同期した局部発振信号及びタイミング信号を得ることができる。
【００１６】
次に位相検波器の原理について説明する。図３は基本的な位相検波回路のブロック図を示す。入力信号をAcos(ωt+Φ)、基準信号をBcos(ωt)とする。それぞれの信号は、分配器３１ａ、３１ｂで分配される。２分配された一方の基準信号は、位相器３４により他方の基準信号より９０度位相の進んだ基準信号となる。これらの入力信号、基準信号に対しミキサ３２ａ、３２ｂでミキシング（掛け算）処理が行われる。ミキサ３２ａの出力▲１▼では、
Acos(ωt+Φ) x Bcos(ωt)   = AB/2 x (cos(Φ) x (1 + cos(2ωt))  sin(Φ) x (sin(2ωt))
となり、ＬＰＦ（Low Pass Filter）３３ａで高周波成分が取り除かれると、出力Ｉとして
I = AB/2 x cos(Φ)
が得られる。同様に、ミキサ３２ｂの出力▲２▼では、
Acos(ωt+Φ) x Bsin(ωt)   = AB/2 x (cos(Φ) x (sin(2ωt)  sin(Φ) x (1 - cos(2ωt))
となり、ＬＰＦ３３ｂで高周波成分が取り除かれると、出力Ｑとして
Q = - AB/2 x sin(Φ)
が得られる。上記計算過程より明らかなように、出力Ｉ及びＱを算出することで、入力信号の基準信号に対する位相差を、それぞれcos(Φ), sin(Φ)として求めることができる。デジタル位相検波では、入力信号，基準信号は共に量子化（デジタル化）されているので、上記計算をデジタル演算にて実施することが可能であり、ミキサの混変調，位相器の精度等による誤差を排除した、正確なＩ、Ｑ出力を得ることが可能である。
【００１７】
図６は本実施の形態１の発明によるデジタル位相検波装置の動作説明図である。例えば図６に示すように基準信号が温度変動等により位相ドリフト（周波数変動）した場合、局部発振器出力が基準信号と同期しているので、局部発振信号も基準信号と同じだけ位相ドリフトする。従って、中間周波数に変換された受信信号（ＩＦ）も基準信号と同じだけ位相ドリフトする。また、タイミング発生回路出力も基準信号と同期しているので、量子化タイミング信号も基準信号と同じだけ位相ドリフトする。従って基準信号のドリフトに応じたタイミングで上記の受信信号、基準信号は量子化される。従って、結果的に基準信号のドリフトはキャンセルされてデジタル位相検波が行われるので、非常に精度の良い位相検波が可能となる。
【００１８】
実施の形態２．
また、上記発明の実施の形態１では、局部発振器、タイミング発生回路を基準信号に同期させたが、図４に示すように、タイミング発生回路出力に基準信号源及び局部発振器を同期させてもよく、上記発明の実施の形態１と同様の効果を奏する。
【００１９】
実施の形態３．
また、図５に示すように、受信チャンネルを複数有し、各チャンネル間の位相比較をも実施するような装置において、上記発明の実施の形態１又は２の構成を用いて装置を実現すれば、非常に精密なチャンネル間位相情報を得ることが可能となる。
【００２０】
【発明の効果】
以上の説明により明らかなように、本発明によるデジタル位相検波装置によると、局部発振器、タイミング発生回路を基準信号源に同期させた、又は局部発振器、基準信号源をタイミング発生回路に同期させたので、源発振出力にドリフトが生じても、これをキャンセル出来るため、高価な高安定発振器を用いることなく、非常に精密なデジタル位相検波が可能となる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１のデジタル位相検波装置のブロック図である。
【図２】  本発明のデジタル位相検波装置で用いられるＰＬＬ回路のブロック図である。
【図３】  本発明のデジタル位相検波装置で用いられる位相検波回路のブロック図である。
【図４】  本発明の実施の形態２のデジタル位相検波装置のブロック図である
【図５】  本発明の実施の形態３のデジタル位相検波装置のブロック図である
【図６】  本発明の実施の形態１のデジタル位相検波装置の動作説明図である。
【図７】  従来のデジタル位相検波装置のブロック図である。
【符号の説明】
１１  基準信号源、  １２，１７  局部発振器、  １３  周波数変換器、  １４  量子化回路、  １５，１８  タイミング発生回路、  １６  デジタル位相検波回路、  １９  分配器、  ２１  基準発振器、  ２２  分周器、  ２３  位相比較器、  ２４  ループフィルタ、  ２５  ＶＣＯ、  ３１  分周器、  ３２ミキサ、  ３３  ＬＰＦ。
【図１】
0003661597.tif 000002
【図２】
0003661597.tif 000003
【図３】
0003661597.tif 000004
【図４】
0003661597.tif 000005
【図５】
0003661597.tif 000006
【図６】
0003661597.tif 000007
【図７】
0003661597.tif 000008