(57)【特許請求の範囲】
【請求項１】
実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、前記第１のスイッチ回路から前記第１の電流源に至る配線と前記第２のスイッチ回路から前記第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータとを備え、前記第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の前記出力パルスを発生する位相制御回路。
【請求項２】
実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、前記第１のスイッチ回路から前記第１の電流源に至る配線と前記第２のスイッチ回路から前記第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて正相と逆相の２つの出力パルスを発生するコンパレータとを有する入出力回路を単位としてこれを複数段従属接続し、最終段の入出力回路の前記コンパレータの出力パルスを前記正相と前記逆相のいずれか一方とし、複数段のうちの少なくとも１つの前記入出力回路の前記第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の前記出力パルスを発生する位相制御回路。
【請求項３】
さらに、実質的にデユーティ５０％で正相と逆相の２つのパルスを入力に受けて正相と逆相の２つのパルスを出力する差動アンプを有し、前記第１および第２のスイッチ回路は、このアンプからの出力を受けて交互にＯＮ／ＯＦＦする請求項１記載の位相制御回路。
【請求項４】
前記差動アンプは、コンパレータであって、さらに正弦波の信号を受けて正相と逆相の実質的にデユーティ５０％の２つのパルスを出力する請求項３記載の位相制御回路。
【請求項５】
実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスを増幅して出力するアンプと、このアンプの２つの出力パルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、前記第１のスイッチ回路から前記第１の電流源に至る配線と前記第２のスイッチ回路から前記第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサとを有し、前記コンデンサの両端子電圧をそれぞれ出力する入出力回路を単位としてこれを複数段従属接続し、最終段の前記入出力回路の前記コンデンサの両端子電圧のそれぞれの出力を受けるコンパレータを設けて、複数段のうちの少なくとも１つの前記入出力回路の前記第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記受けたパルスに対して所定の位相の出力パルスを前記コンパレータに発生する位相制御回路。
【請求項６】
実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、前記第１のスイッチ回路から前記第１の電流源に至る配線と前記第２のスイッチ回路から前記第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータと、前記出力パルスと磁気テープから読出された読出パルスとの位相を比較してこれらの位相差に応じて前記第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御する制御信号を発生する制御電圧発生回路とを備え、前記出力パルスを再生クロックパルスとして発生するデジタルビデオテープ再生装置。
【請求項７】
実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスを増幅して出力するアンプと、このアンプの２つの出力パルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、前記第１のスイッチ回路から前記第１の電流源に至る配線と前記第２のスイッチ回路から前記第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサとを有し、前記コンデンサの両端子電圧をそれぞれ出力する入出力回路を単位としてこれを複数段従属接続し、最終段の前記入出力回路の前記コンデンサの両端子電圧のそれぞれの出力を受けるコンパレータを設けた位相制御回路と、
前記出力パルスと磁気テープから読出された読出パルスとの位相を比較してこれらの位相差に応じて前記第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御する制御信号を発生する制御電圧発生回路とを備え、前記出力パルスを再生クロックパルスとして発生するデジタルビデオテープ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、位相制御回路およびこれを用いるデジタルビデオテープ再生装置に関し、詳しくは、デジタルＶＴＲにおいて、ビデオテープに記録されたデジタルデータ信号からデータ成分とクロック成分を分離するデータセパレータの一部の回路として、テープからの再生信号に追従させた位相で再生クロックを発生するクロック再生回路において、再生クロックの調整が連続的で容易にでき、かつ、高い周波数のクロックに対して位相調整が可能な再生クロックに対する位相制御回路に関する。
【０００２】
【従来の技術】
デジタルＶＴＲでは、記録データ信号中にデータ成分とクロック成分とが含まれていて、データセパレータにおいて、クロック成分を再生してデータ成分を抽出している。そのために読出された再生データ信号に対応する位相の正しい幅の基準のクロックパルスをクロック再生回路で生成している。
従来のデジタルＶＴＲにおけるクロック再生回路としては、図５に示すように、ビデオテープ１０からのヘッド１０ａ，読出回路（ＡＭＰ）１０ｂ，イコライザを含む再生波形信号処理回路１０ｃを介して再生波形信号処理回路１０ｃから記録データに対応するピーク位置パルスを得て、このパルスをＰＬＬ制御の位相検出回路１６に送出してＰＬＬ制御をするとともに、このピーク位置パルスと現在の再生クロックＣＬＫとを位相検出回路１１で位相比較し、その位相差を検出する。そして、この位相差に応じた検出信号を低域フィルタに相当するループフィルタ１２を通してＤＣ電圧にしてＣＲ遅延回路等で構成される位相制御回路１３に出力して、位相制御信号とする。
位相制御回路１３にはＰＬＬ制御されて基準周波数で発振するＶＣＯ１４からの出力信号が入力されていて、これに所定の遅延量を与えてこれをバッファアンプ（ＡＭＰ）１５を経て再生クロックＣＬＫが出力される。ＶＣＯ１４の発振周波数は、テープからのピーク位置パルス（再生波形信号処理回路１０ｃの再生信号を処理した出力）を受ける位相検出回路１６とループフィルタ１７とによりＰＬＬループにより制御されて読出しクロックに追従する制御がなされる。
位相検出回路１１に入力される再生クロックＣＬＫは、バッファアンプ（ＡＭＰ）１８を介して加えられる。また、再生波形信号処理回路１０ｃは、読出回路１０ｂで読出された信号のピーク位置を検出してそれに応じてコンパレータ等によりピーク位置パルスを生成する。
【０００３】
位相制御回路１３としては、例えば、抵抗成分をシミュレーションする可変Ｇｍアンプ１３ａにコンデンサ１３ｂを接続してその出力を比較検出するコンパレータ１３ｃとで構成され、可変抵抗とコンデンサからなるＣＲ遅延回路を用いてＶＣＯ１４からのクロックを遅延させてテープから再生したデータ信号から生成されるピーク位置パルスの位相に合わせている。このときの位相を合わせる遅延量は、ループフィルタ１２からのＤＣ電圧に応じて可変Ｇｍアンプ１３ａの電流源１３ｄの電流値を変化させることで行われる。
このようなＣＲ型の遅延回路とは別に、位相制御回路１３として、遅延させるピーク位置パルスよりも高い周期のパルスを発生させてこれを分周して種々の位相のパルスを発生させ、その位相パルスを制御電圧に応じて選択することでピーク位置パルスに対応する位相の再生クロックＣＬＫを発生させる回路もある。
【０００４】
【発明が解決しようとする課題】
前者のＣＲ遅延回路を用いる位相制御回路にあっては、制御電圧と遅延量との関係がコンデンサの充放電時定数で決定されるために大きな範囲に亙って位相遅延量を変化させることはできない。
後者のパルス分周による場合は、連続的な位相遅延を与えることができず、高周波の回路を用いなければならない問題がある。また、分周回路が必要になるためにクロック再生回路としての回路規模も大きくなる欠点がある。
【０００５】
この発明の目的は、このような従来技術の問題点を解決するものであって、簡単な回路で位相制御が可能であり、かつ、大きな遅延を行うことができ、それを連続的に変化させることができる位相制御回路を提供することにある。
この発明の他の目的は、前記のような従来技術の問題点を解決するものであって、前記の位相制御回路を用いるデジタルビデオテープ再生装置を提供することにある。
【０００６】
【課題を解決するための手段】
このような目的を達成するためのこの発明の位相制御回路およびデジタルクロック再生回路の特徴は、実質的にデユーティ５０％で正相と逆相の２つのパルスを受けてこれら２つのパルスに応じて交互にＯＮ／ＯＦＦする第１および第２のスイッチ回路と、これら第１および第２のスイッチ回路の下流にそれぞれ設けられた第１および第２の可変電流源と、第１のスイッチ回路から第１の電流源に至る配線と第２のスイッチ回路から第２の電流源に至る配線との間に橋渡しされて設けられたコンデンサと、このコンデンサの両端子電圧を受けて所定の出力パルスを発生するコンパレータとを備えていて、第１および第２の可変電流源の電流値を実質的に等しい所定の電流値に制御することにより前記の受けたパルスに対して所定の位相の出力パルスを発生するものである。
【０００７】
【発明の実施の形態】
このように、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ５０％でＯＮ／ＯＦＦするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線的な傾斜波形部分を持つ相互に１８０°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる２つの波形を生成することができる。
そこで、これら２つの波形をコンパレータで比較することで、一方に対して他方を基準としたパルス波形を発生させることができ、傾斜波形部分の傾斜角を可変電流源の電流値に応じて変化させることで、この傾斜角に応じてコンパレータから出力されるパルスの立上がり、立下がり位相を変化させるものである。
その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。特に、前記の位相制御回路の主要部を単位セル回路として従属接続した場合には、１８０°あるいはそれ以上の範囲に亙って遅延量を制御することができる。
また、コンパレータを差動アンプで構成し、スイッチ回路をバイポーラトランジスタにすることにより、高速なパルス発生動作と高速なスイッチングが可能になり、デジタルＶＴＲのクロックを再生する場合に適する回路が実現できる。
なお、前記構成のうち第１および第２のスイッチ回路は、実施例では、充放電回路６のトランジスタＱ３，Ｑ４により実現される。また、前記のコンデンサは、実施例ではコンデンサ４であって、その両端子電圧が端子Ａ，Ｂから取出される。そして、前記構成のコンパレータは、実施例のコンパレータ７である。
【０００８】
【実施例】
図１は、この発明の位相制御回路の一実施例のブロック図、図２は、その動作を説明するための波形図、図３は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図、そして、図４は、この発明の位相制御回路を用いるデジタルＶＴＲのクロック再生回路を中心とするブロック図である。なお、図５に示す構成要素と同一のものは同一の符号で示す。
図１において、１は、位相制御回路であって、第１，第２の入力端子２ａ，２ｂを有する差動アンプ２と、コンデンサ４、充放電回路６、そしてコンパレータ７とからなり、位相制御のための制御端子８を有している。
９は、入力端子９ａに、ＰＬＬ制御発振器等から正弦波信号を受けて正相と逆相の実質的にデユーティ５０％の２つのパルスを出力するパルス生成回路であって、位相制御回路１の前段として設けられている。
【０００９】
充放電回路６は、電源ラインＶｃｃとグランドＧＮＤとの間に上流から順次接続されたＮＰＮ型のトランジスタＱ３と可変電流源３の直列回路と、同様に電源ラインＶｃｃとグランドＧＮＤとの間に上流から順次接続されたＮＰＮ型のトランジスタＱ４と可変電流源５の直列回路とからなる。そして、トランジスタＱ３と可変電流源３の接続点（端子Ａ）とトランジスタＱ４と可変電流源５の接続点（端子Ｂ）との間に橋渡しして設けられたコンデンサ４を充放電する。
コンパレータ７は、コンデンサ４の端子Ａの電圧を端子６ａを介して（＋）入力に受け、端子Ｂの電圧を端子６ｂを介して（−）入力に受ける。そして、これら電圧をコンパレートして所定の位相のパルスを出力端子７ａに発生する。この出力パルスは、可変電流源の電流値を設定する制御端子８に加えられる制御電圧信号に応じてその位相が制御される。
なお、コンパレータ７は、出力端子７ａと逆相のパルスを発生する出力端子７ｂを持つが、出力端子７ｂは、図３に示す従属接続の実施例において使用される端子であって、この実施例では、不用である。この実施例では、コンパレータ７の出力端子は１つでよい。この１つの出力パルスを出力端子７ｂ側から得てもよい。
【００１０】
また、トランジスタＱ３，Ｑ４のベースにも端子２ａ’，２ｂ’を設けているが、これも図３に示す従属接続の実施例において使用される端子である。
さらに、差動アンプ２をコンパレータ９と同様に１つの入力信号から正相，逆相のパルスを発生させればコンパレータ９は、不用である。しかし、ここでは、図３に示す実施例との関係でコンパレータ９を特別に加えてある。
差動アンプ２は、それぞれのベースが入力端子２ａ，２ｂにそれぞれ接続されたＮＰＮ型の差動トランジスタＱ１，Ｑ２を有していて、それぞれのコレクタは、負荷抵抗ＲＬ，ＲＬを介して電源ラインＶｃｃに接続されている。そして、それぞれのエミッタが共通に電流源２ｃを介してグランドＧＮＤに接続され、正相と逆相のそれぞれの出力パルスがそれぞれのコレクタから取り出される。
この差動アンプ２は、ここではコンパレータとして動作しているので、これをコンパレータ８の構成として使用することもできる。
【００１１】
差動アンプ２は、入力側に相互に１８０°位相の相違する一対のパルスを受けてこれを増幅して出力し（図２（ａ），（ｂ）参照）、それらをトランジスタＱ３，Ｑ４のベースに送出する。その結果、トランジスタＱ３，Ｑ４は、差動アンプ２の出力パルスがＨＩＧＨレベルのときにＯＮし、ＬＯＷレベルのときにＯＦＦする。すなわち、ここでは、差動アンプ２の出力を受けるトランジスタＱ３，Ｑ４は、差動アンプ２の正相および逆相の出力パルスをそれぞれのベースに受けてＯＮ／ＯＦＦするスイッチ回路をそれぞれが構成している。
なお、可変電流源３，５の電流値は、制御端子８に入力された制御信号によりともに実質的に等しい電流値に設定され、制御される。
【００１２】
可変電流源３，５の電流値をＩと仮定して、コンデンサ４の端子Ａ，Ｂの電圧とコンデンサ４の充放電動作について図２に従って説明する。
差動アンプ２により出力された図２（ａ），（ｂ）の位相が１８０°相違する２つのパルスは、各トランジスタＱ３，Ｑ４をＨＩＧＨレベルの期間だけＯＮさせる。これにより、この各トランジスタＱ３，Ｑ４のＯＮ／ＯＦＦに応じてコンデンサ４の端子Ａの電圧は、前記の電流値Ｉによる定電流で充放電される。その結果、（ｃ）のように変化する。端子Ｂの電圧も同様に（ｄ）のように変化する。この電圧信号がコンパレータ７に送出される。
なお、差動アンプ２の入力側のパルスは、図２（ａ），（ｂ）の出力パルスと同様な正相と逆相のパルスであるので、図では省略してある。
【００１３】
コンデンサ４の端子電圧の変化について、トランジスタＱ３がＯＮ状態で、トランジスタＱ４がＯＦＦ状態のときから説明すると、まず、トランジスタＱ３がＯＮして、トランジスタＱ４がＯＦＦしたときには、コンデンサ４の端子Ａが電源ラインＶｃｃから一定電圧低い所定のレベルに設定され、その値を維持する。これにより端子Ｂが一定電圧分だけ上昇する。次にコンデンサ４の端子Ｂは、コンデンサ４の充電電荷が端子Ａ、グランドＧＮＤ、そして端子Ｂへと電流源３の定電流値Ｉに従って流れるので、直線的に徐々に減少していく。やがて放電が完了すると、上昇前の元の電圧まで戻る。この間、定電流源３を介して放電が行われるので、その放電特性の傾斜は、電流値Ｉにより決定され、直線的な一定の傾きとなる。次に、ＯＮしているトランジスタＱ３を介して電源ラインＶｃｃから端子Ａを介して充電が開始される。
【００１４】
これにより端子Ｂの電圧は、直線的に徐々に低下していく。このときの充電も電源ラインＶｃｃ，端子Ａ，コンデンサ４を経て、電流源５の定電流値Ｉに従って行われるので前記と同じ直線的な傾斜になる。そして充電が完了する時点で、トランジスタＱ３がＯＦＦして、トランジスタＱ４がＯＮする。これにより端子Ｂの電圧は、元の一定値に戻り、今度は端子Ａの電圧が前記と同様な経過をたどる。その結果として端子Ａの電圧は（ｃ）のように変化し、端子Ｂの電圧は、（ｄ）のように変化する。
これら端子Ａ，Ｂの電圧は、コンパレータ７に入力されて比較され、結果として（ｅ）に示す出力が発生する。
【００１５】
この（ｅ）の出力は、端子Ａの電圧波形（ｃ）と端子Ｂの電圧波形（ｄ）とから分かるように、それぞれの波形の一方の傾斜部分が他方の基準レベルと比較されその交差点において、端子Ａの電圧と端子Ｂの電圧とのレベルが入れ替わるので、これらの点で出力パルスが立上がり、立下がる。そこで、コンパレータ７は、端子Ａの電圧が端子Ｂの電圧よりも高いときにＨＩＧＨレベルの出力を発生し、逆のときにＬＯＷレベルとなる。
このとき、それぞれの波形の傾斜部分の角度（水平とのなす角）は、（ｆ），（ｇ）に示すように、可変電流源３，５の電流源の電流値Ｉの増減に応じて充放電量が増減する。なお、（ａ）（ｈ）は、縦軸が信号レベルであり、横軸が時間であって、特に、図（ｆ），（ｇ）は、説明の都合上、時間、信号レベルとも拡大した図になっている。
その結果、電流値Ｉが大きくなると、（ｈ）に示すようにコンパレータ７の出力パルスの位相は進み、電流値Ｉが小さくなると、コンパレータ７の出力パルスの位相は遅れる。なお、この場合の出力パルスのパルス幅は、電流源の電流値Ｉの変化に対して変化することなく、入力パルスに対応してデューティ５０％のパルスとなる。したがって、制御端子８に加える制御信号に応じて出力パルスの位相を大きな範囲に亙って制御でき、複数段接続すれば、１８０°あるいはそれ以上の範囲まで制御することができる。
【００１６】
図３（ａ）は、図１における位相制御回路１の差動アンプ２を削除して、トランジスタＱ３，Ｑ４のベースに正相と逆相のパルスを直接それぞれ受けて、コンパレータ７の出力端子７ａ，７ｂに正相と逆相のパルスを発生する回路を単位のセル回路２０とする例である。単位セル回路２０は、図１で示した入力端子２ａ’，２ｂ’を入力とし、出力端子７ａ，７ｂを出力とする４端子回路をもって単位セル回路としたものである。この単位セル回路２０を複数段従属接続し、初段の単位セル回路２０の手前にコンパレータ９を設け、最終段の位相検出回路のコンパレータのみ、出力を出力端子７ａのみとしたものである。
各段の単位セル回路２０の電流源の電流値は、入力端子２１ａに外部からの信号を受けるコントローラ２１により同時に制御されて、最終的に各段での位相進みあるいは位相遅れの総計が入力パルスに対する出力信号の位相になる。
なお、初段の手前に設けられたコンパレータ９は、入力端子９ａに発振器２２から正弦波を受け、この正弦波の振幅基準レベルを基準レベルとして実質的にデユーティ５０％で正相と逆相の２つのパルスを発生するものである。
【００１７】
図３（ｂ）は、図１における位相制御回路１において、コンパレータ７側を削除し、図１で示した入力端子２ａ，２ｂを入力とし、端子Ａ，Ｂの電圧（出力端子６ａ，６ｂ）を出力とする４端子回路をもって単位セル回路２３としたものである。（ａ）と同様に単位セル回路２３を複数段従属接続し、初段のセル回路２０の手前にコンパレータ９を設け、最終段のみ、前記位相制御回路１と同じ回路をを設けている。なお、単位セル回路２３の各入出力端子は、図１のものに対応している。
この場合には、各単位セル回路の入力側に配置された差動アンプ２は、正相，逆相の２つのパルスを発生するコンパレータの役割を果たす。
また、この例では、各段の接続の途中に出力波形の基準電圧レベルのオフセットをキャンセルするために、結合コンデンサＣと単位セル回路の入力に基準バイアスを発生する抵抗ＲとバイアスＶｓからなるバイアス回路２４が設けてある。なお、このバイアス回路２４は、各段の単位セル回路２３と単位セル回路２３との間にそれぞれ設けてもよく、さらに、コンパレータ９と初段の単位セル回路２３との間にも設けることができる。
【００１８】
図４は、図１あるいは図３の位相制御回路を用いたデジタルＶＴＲのクロック再生回路の実施例であって、図５における位相制御回路１３に換えてコンパレータ９と位相制御回路１とが設けられていて、コンパレータ９がＶＣＯ１４からの信号を受けて正相，逆相の２つのパルスを発生する。
そして、充放電回路６の電流源３，５の電流値は、ループフィルタ１２からの電圧信号により制御される。
なお、位相制御回路１に換えて図３の単位セル回路２０あるいは２３を従属接続した位相制御回路がが用いられてもよい。この場合には、コントローラ２１に換えてループフィルタ１２が使用される。
【００１９】
以上説明してきたが、図３の単位セル回路においては、すべての電流源の電流値を制御するようにしているが、位相制御に当たっては、少なくとも単位セル回路の１つが制御されればよく、これにより出力パルスの位相をシフトできることはもちろんである。
また、差動アンプ２は、差動コンパレータとしても動作しているので、これに換えて、正相，逆相の出力を発生するその他のコンパレータをそのまま使用してもよいことはもちろんである。
また、実施例では、スイッチ回路としてバイポーラトランジスタを用いているが、これは、高速スイッチングをするためであって、例えば、伝送ゲートのようなアナログスイッチであってもよく、必ずしもバイポーラトランジスタを用いる必要はない。
ところで、図４の実施例では、クロック再生回路を例としているが、これは、位相制御が必要な、ＰＬＬ回路等に用いることができることはもちろんである。
【００２０】
【発明の効果】
この発明にあっては、電流値が制御可能な可変電流源を用い、これとコンデンサの両端子電圧をほぼデユーティ５０％でＯＮ／ＯＦＦするスイッチ回路とにより充放電することで、可変電流源の電流値に応じて原入力信号に対して直線性のよい傾斜で１８０°位相が相違し、かつ、一方が基準レベルにあるときに、他方が傾斜状態となる２つの波形を生成し、これら２つの波形をコンパレータで比較することで出力パルスを得て、この出力パルスの発生位相を可変電流源の電流値に応じて変化させるようにしているので、傾斜波形の傾斜状態との関係において大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。その結果、傾斜波形部分の傾斜状態との関係において制御電圧に対して連続的に遅延量が変化するパルスを発生させることができ、大きな範囲で遅延量が連続して変化する出力パルスを容易に得ることができる。これにより高い周波数のパルスによる分周回路を用いる必要がなくなり、デジタル回路、特に、デジタルＶＴＲのクロック生成回路などに対して、ＩＣ化に適する簡単な位相制御回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明の位相制御回路の一実施例のブロック図である。
【図２】図２は、その動作を説明するための波形図である。
【図３】図３は、この発明の位相制御回路を複数従属接続した場合の一実施例のブロック図であって、（ａ）は、コンデンサ充放電回路とこの出力を受けるコンパレータとをセルとして従属接続した例の説明図、（ｂ）は、コンパレータとこの出力を受けるコンデンサ充放電回路とをセルとして従属接続した例の説明図である。る。
【図４】図４は、この発明の位相制御回路を用いるデジタルＶＴＲのクロック再生回路を中心とするブロック図である。
【図５】図５は、従来の位相制御回路を用いるデジタルＶＴＲのクロック再生回路を中心とするブロック図である。
【符号の説明】
１…位相制御回路、２…差動アンプ、２ａ，２ｂ…入力端子、
３，５…可変電流源、４…コンデンサ、６…充放電回路、
７…制御端子、８，９…コンパレータ、
８ａ，８ｂ…出力端子、１０…ビデオテープ、
１１，１３，１６…位相検出回路、
１２，１７…ループフィルタ、
１４…ＶＣＯ、１５，１８…バッファアンプ、
２０，２３…セル回路、
２１…コントローラ、２４…バイアス回路、
Ｖｃｃ…電源ライン、ＧＮＤ…グランド。
【図１】
0003616180.tif 000002
【図２】
0003616180.tif 000003
【図３】
0003616180.tif 000004
【図４】
0003616180.tif 000005
【図５】
0003616180.tif 000006