(57)【特許請求の範囲】
【請求項１】
支持シリコン基板、埋込酸化膜層及び単結晶シリコン層からなるＳＯＩ基板を形成する工程と、
前記単結晶シリコン層と前記埋込酸化膜層との界面に、窒素イオンを注入して、埋込酸化膜層に対してエッチング選択性を有するエッチングストッパ膜を形成する工程と、
前記単結晶シリコン層内に所定のＭＯＳ集積回路を形成する工程と、
前記ＭＯＳ集積回路を形成した単結晶シリコン層上に金属シリサイド膜を形成する工程と、
前記金属シリサイド膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にレジストを形成し、このレジストをマスクとして層間絶縁膜をエッチングしてコンタクトホールを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、酸化膜とその上に配置されたシリコン膜とを備えた、いわゆるＳＯＩ（絶縁膜＋シリコン）構造のＭＯＳ集積回路におけるコンタクトホールの形成方法に関する。
【０００２】
【従来の技術】
従来用いられているこの種の埋込酸化膜を備えた半導体装置の製造方法の一例を図１３ないし図１８に示す。この種の半導体基板は、その頭文字を取ってＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ：注入された酸素による分離）と呼ばれている。
【０００３】
このＳＩＭＯＸ処理によれば、単結晶シリコン基板１に対して、高エネルギーで加速された酸素イオンのビームが基板表面２を通して注入される（図１３）。酸素イオンは基板１中のある設定された深さにとどまる。その結果、単結晶シリコンからなる上層と下層との間に広がる、注入された酸素の埋込領域が形成される。その後シリコン基板１をアニールすると、酸素イオンが再分布し、それによって基板１中に実質的に均一的な埋込酸化膜層４が形成される（図１４）。
【０００４】
ＳＩＭＯＸ処理を行なうことにより得られる、二酸化シリコンからなる埋込酸化膜層４は、基板１上に形成された集積回路の性能を向上させる。なぜなら、酸化物により、半導体素子が形成される表面シリコン層３が、埋込酸化膜層４の下にある支持シリコン基板部５から電気的に絶縁されるからである。ＳＯＩ構造では、集積回路は埋込酸化膜４上のシリコン層３に形成される。この集積回路の特性は、特に活性シリコン膜が非常に薄くて、いわゆる「完全空乏化された」、すなわち、キャリアの全くない層が活性シリコン領域に生ずるときに好ましい。いわゆる「表面チャネル集積回路」において、サブミクロン技術を適用する場合に、このために必要な表面の単結晶シリコン層の厚さは、好ましくは５０ｎｍ程度である。
【０００５】
ＬＳＩの高速化と低消費電力化を両立するためには、スケーリング則に則って微細化するとともに低電源化を行なう必要がある。しかし、微細化に伴い、ゲートの配線抵抗，トランジスタのソース・ドレイン領域部の寄生抵抗及びコンタクト抵抗が上昇する。この課題を克服するするために、ソース，ドレイン，ゲート領域に自己整合的に高融点金属シリサイド膜を形成するサリサイド技術が最も有効な手段である。
【０００６】
サリサイド技術とは、ソース，ドレイン，ゲート領域を形成しこれら夫々の領域を露出させて、基板全面にチタン（Ｔｉ）膜６を堆積（図１５は、ドレイン又はソース領域のみ図示）した後、６００℃程度のアニールによりＳｉとの反応でＴｉＳｉを形成する。ソース，ドレイン，ゲート領域以外は未反応Ｔｉが残るが、これをアンモニア過水で選択的に除去すればソース・ゲート・ドレインが完全にセルフアラインで分離できる。７００℃程度の２回目のアニールにより、より低抵抗な金属シリサイド（ＴｉＳｉ）７を形成してサリサイドが完成する（図１６）。
【０００７】
その後の数工程の製造段階を経て、レジスト１２をマスクとして層間絶縁膜１１にコンタクトホールのエッチングが行なわれる（図１７、図１８）。
【０００８】
【発明が解決しようとする課題】
ところで、上述のように極端に薄いシリコン膜上に高融点金属シリサイド膜７を形成する場合、シリサイド反応後のシリコン膜層８は更に薄膜化する。また、細線部では凝集が発生しシリコン層８及び金属シリサイド層７に物理的，化学的に弱い部分（以後凝集部１０）が形成される（図１６）。これら凝集部１０は、コンタクトホールの形成時において、単結晶シリコン膜層８及び金属シリサイド７に比べ、層間絶縁膜１１及び埋込酸化膜４に対するコンタクトエッチングの選択性が低い。
【０００９】
この場合、コンタクトエッチングの際に、凝集部１０は正常部よりエッチングが進み、埋込酸化膜４が露出し、更に埋込酸化膜４を突き抜けてエッチングが進み、埋込酸化膜４の電気的絶縁性を劣化させる、という問題があった（図１８）。
【００１０】
本発明は上記課題を解決するためになされたものであり、安定したコンタクトホールが形成できるものである。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、支持シリコン基板、埋込酸化膜層及び単結晶シリコン層からなるＳＯＩ基板を形成する工程と、
前記単結晶シリコン層と前記埋込酸化膜層との界面に、窒素イオンを注入して、埋込酸化膜層に対してエッチング選択性を有するエッチングストッパ膜を形成する工程と、
前記単結晶シリコン層内に所定のＭＯＳ集積回路を形成する工程と、
前記ＭＯＳ集積回路を形成した単結晶シリコン層上に金属シリサイド膜を形成する工程と、
前記金属シリサイド膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にレジストを形成し、このレジストをマスクとして層間絶縁膜をエッチングしてコンタクトホールを形成する工程とを備えることを特徴とする半導体装置の製造方法である。
【００１４】
【発明の実施の形態】
この発明の基本的な考え方によれば、酸化膜上の単結晶シリコンがＭＯＳ集積回路の活性領域に必要な厚さに形成し、その極薄膜上に高融点金属シリサイドを形成する場合、シリサイド化反応は多い場合でも表面の単結晶シリコンとストッパ膜との界面までしか進まない。また、シリサイド反応における凝集が発生した場合もストッパ膜はシリサイド反応が起こらないため、ストッパ膜は安定した膜のままである。このシリサイド領域にコンタクトホールエッチングを行なう際には、コンタクトホール領域の一部が削り取られ、さらに凝集部は正常な金属サリサイド部に比べエッチングが進み、単結晶シリコンとストッパ膜の界面に達する。しかし、ストッパ膜は上記のようにシリサイド反応が無く、且つ埋込酸化膜に対しエッチングの選択性があるため、エッチングストップ膜として機能し、埋込酸化膜への突き抜けを防止する。
【００１５】
以下図面にしたがって本発明の実施例を詳細に説明する。
【００１６】
（第１実施例）
図１ないし図６は、本発明の第１の実施例を説明する工程断面図である。
【００１７】
支持単結晶シリコン基板５に酸素イオンを注入し、その後熱処理を施すことにより、支持シリコン基板５、埋込酸化膜層４、及び表面の単結晶シリコン層３からなるＳＯＩ構造を得る（図１）。酸素イオンの注入条件は、例えば、３０ｋｅＶから１２０ＫｅＶの範囲の加速エネルギーで１．０×１０Ｅ１７ｉｏｎｓ／ｃｍ2から１．０×１０Ｅ１８ｉｏｎｓ／ｃｍ2の注入範囲である。またその後の熱処理温度としては、例えば１２００℃である。
【００１８】
次に、埋込酸化膜層４、又は埋込酸化膜４と表面単結晶シリコン層３との界面９に、例えば窒素をイオン注入する。窒素イオンの注入条件並びにその後の熱処理温度として、酸素イオンの加速エネルギーの０〜２５％の範囲の加速エネルギーで、ほぼ１．０×１０Ｅ１７ｉｏｎｓ／ｃｍ2から１．０×１０Ｅ１８ｉｏｎｓ／ｃｍ2の注入範囲のイオン注入、１２００℃の熱処理を加える。これにより、表面単結晶シリコン層３と埋込酸化膜層４との界面に窒化膜層２０を持つ半導体基板を得ることができる（図２）。
【００１９】
この構造を持つ半導体基板にＭＯＳ集積回路を製造する過程で、サリサイド技術を用い、表面の単結晶シリコン層３上に高融点金属シリサイド（チタンシリサイド）を形成する。この場合の金属シリサイドはチタンシリサイドに限定されるのでなく、コバルトシリサイド等でも良い。
【００２０】
例えば、５０ｎｍの表面単結晶シリコン３上にチタン６を２０ｎｍスパッタした場合（図３）、その後熱処理を施し、約２５ｎｍ程度の高融点金属シリサイド７を得ることができる（図４）。この時、表面の単結晶シリコン層４は約４０ｎｍの膜べりがみられ、この領域は約１０ｎｍの極薄膜８になる。またシリサイド反応のバラツキにより、埋込酸化膜４の上部界面付近までシリサイド反応が進む領域２６、また細線部ではシリサイド反応時に、凝集と呼ばれる現象により、物理的、化学的に弱い領域１０が形成される。
【００２１】
その後、層間絶縁膜１１が形成され、レジスト１２をマスクとして、層間絶縁膜１１を通してコンタクトホールのためエッチングが行なわれる（図５、図６）。エッチングは、誘導結合型プラズマエッチング装置でウエハー保持電極にも高周波を印加する。エッチング条件は、例えばＣ2Ｆ6流量５０ｓｃｃｍ，真空度５０ｍＴｏｏｒ，ソース印加電力２５００Ｗ，ウエハー保持電極印加電力８００Ｗである。コンタクトホールエッチングの際には、コンタクト領域１３の一部が削り取られ、特に凝集部等の物理的・化学的に弱い部分１０は削り取られる量が多い。しかしながら、その場合でもコンタクト領域１３と埋込酸化膜層４との界面に上述の方法で窒化膜２０が形成されており、エッチングのストップ膜として機能するため、コンタクト領域を突き抜けて埋込酸化膜層４をエッチングすることがない。
【００２２】
このように、窒化膜２０の形成により安定したコンタクトホールエッチングが可能で、埋込酸化膜層４の電気的絶縁性の劣化を防止することができる。
【００２８】
図１１は本発明を用いて製造した場合の埋込酸化膜の耐圧分布を示している。図１２は対比のための、従来法で製造した場合の埋込酸化膜の耐圧分布である。図１１、図１２より明らかなように、耐圧１ＭＶ／ｃｍ以下の初期破壊が従来法では６３％に対し、本発明を用い製造した場合は９％と大幅に減少しており、本発明を用いることにより埋込酸化膜の劣化は低減されている。
【００２９】
【発明の効果】
以上本発明によれば、半導体装置の製造方法に関し、特に、酸化膜とその上に配置されたシリコン膜とを備えた、いわゆるＳＯＩ（絶縁膜＋シリコン）構造のＭＯＳ集積回路におけるコンタクトホールの形成方法において、エッチングのストップ膜によりコンタクト領域を突き抜けて埋込酸化膜層をエッチングすることがなく、安定したコンタクトホールエッチングが可能で、埋込酸化膜層の電気的絶縁性の劣化を防止することができる。
【図面の簡単な説明】
【図１】本発明に係わる第１の実施例を説明する工程断面図である。
【図２】同工程断面図である。
【図３】同工程断面図である。
【図４】同工程断面図である。
【図５】同工程断面図である。
【図６】同工程断面図である。
【図７】本発明を用いて製造した場合の埋込酸化膜の耐圧分布を示す図である。
【図８】従来法を用いて製造した場合の埋込酸化膜の耐圧分布を示す図である。
【図９】従来技術を説明する工程断面図である。
【図１０】同工程断面図である。
【図１１】同工程断面図である。
【図１２】同工程断面図である。
【図１３】同工程断面図である。
【図１４】同工程断面図である。
【図１】
0003640546.tif 000002
【図２】
0003640546.tif 000003
【図３】
0003640546.tif 000004
【図４】
0003640546.tif 000005
【図５】
0003640546.tif 000006
【図６】
0003640546.tif 000007
【図７】
0003640546.tif 000008
【図８】
0003640546.tif 000009
【図９】
0003640546.tif 000010
【図１０】
0003640546.tif 000011
【図１１】
0003640546.tif 000012
【図１２】
0003640546.tif 000013
【図１３】
0003640546.tif 000014
【図１４】
0003640546.tif 000015