(57)【特許請求の範囲】
【請求項１】
透明絶縁性基板に全面に第１導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層、第２導電膜を積層し、階段状に形成されたフォトレジストにより前記第２導電膜、前記オーミック層、前記半導体層を所要パターンに形成して薄膜トランジスタのアイランド及びドレインバスラインを形成する工程と、さらに前記フォトレジストの薄い膜厚部分をアッシングにより除去した後、前記フォトレジストの残った部分によってチャネル領域に相当する領域の前記第２導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する工程と、前記透明絶縁性基板上の所要領域にカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、且つ前記ソース電極を露出するコンタクトホールを形成する工程と、全面に透明導電膜を形成し、且つ少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気的に接続される画素電極を形成する工程と、を有することを特徴とするカラー液晶表示装置の製造方法。
【請求項２】
透明絶縁性基板に全面に第１導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層及び第２導電膜を積層し、薄膜部分と厚膜部分とからなる階段状のフォトレジストを形成する工程と、このフォトレジストをマスクとして前記第２導電膜を所要パターンに形成して薄膜トランジスタのドレイン電極、ソース電極及びドレインバスラインを形成する工程と、前記フォトレジストの前記薄膜部分をアッシングにより除去する工程と、前記フォトレジストの前記厚膜部分を前記ドレイン電極、前記ソース電極及び前記ドレイン電極と前記ソース電極との間の領域を保護する形状にリフローさせる工程と、このリフローされたフォトレジストをマスクとして前記オーミック層、前記半導体層を除去して薄膜トランジスタのアイランドを形成する工程と、前記フォトレジストを除去する工程と、前記ドレイン電極及びソース電極をマスクにして前記ドレイン領域と前記ソース電極との間の領域における前記オーミック層を除去してチャネル領域を形成する工程と、前記透明絶縁性基板上の所要領域にカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを形成する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気的に接続される画素電極を形成する工程と、を有することを特徴とするカラー液晶表示装置の製造方法。
【請求項３】
前記ドレイン電極及びソース電極を形成した後に、全面に透明な保護絶縁膜を形成する工程を有し、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマトリクスを形成することを特徴とする請求項１又は２に記載のカラー液晶表示装置の製造方法。
【請求項４】
前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成することを特徴とする請求項１乃至３のいずれか１項に記載のカラー液晶表示装置の製造方法。
【請求項５】
前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に印刷して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布、露光及び現像して所要のパターンに形成するか、又は印刷により所要のパターンに形成することを特徴とする請求項１乃至３のいずれか１項に記載のカラー液晶表示装置の製造方法。
【請求項６】
前記ブラックマトリクスとして黒色樹脂を塗布、露光及び現像により所要のパターンに形成するか、又は印刷により所要のパターンに形成した後、前記カラーフィルタをインクジェットにより形成することを特徴とする請求項１乃至３のいずれか１項に記載のカラー液晶表示装置の製造方法。
【請求項７】
前記コンタクトホールを形成する工程において、前記コンタクトホールを形成すると同時に、前記ゲートバスラインの端部を露出するゲート端子部コンタクトホールと、前記ドレインバスラインの端部を露出するドレイン端子部コンタクトホールを形成し、前記透明導電膜を前記両コンタクトホール内に形成することで前記ゲートバスラインに電気的に接続されるゲート端子及び前記ドレインバスラインに電気的に接続されるドレイン端子を形成することを特徴とする請求項１乃至６のいずれか１項に記載のカラー液晶表示装置の製造方法。
【請求項８】
前記遮光膜は、前記カラーフィルタの周縁部の少なくとも一部を覆うようにパターン形成されることを特徴とする請求項１乃至７のいずれか１項に記載のカラー液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はカラー液晶パネル等のカラー液晶表示装置の製造方法に関し、特に、薄膜トランジスタ（以下、ＴＦＴという）、カラーフィルタ及び画素電極を同一基板上に搭載したカラーアクティブマトリクス基板を備えるカラー液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
近時、アクティブマトリクス型のカラー液晶表示装置においては、画素電極と、前記画素電極に印加する電圧を制御するためのＴＦＴとがマトリクス状に配置されたアクティブマトリクス基板として、ＢＧＲ（青・緑・赤）の各カラーフィルタを一体的に搭載したＣＯＴ（カラーフィルタ・オン・トランジスタアレイ）基板が用いられている。そして、このＣＯＴ基板と、このＣＯＴ基板に対向して配置される対向基板との間に液晶を挟み込み、前記画素電極と前記対向基板との間に印加する電圧により前記液晶を駆動し、前記カラーフィルタを透過した色光によりカラー表示を行っている。
【０００３】
図１９は、従来のＣＯＴ基板の構成の一例を示す断面図であり、特許文献１（特開平４−２５３０２８号公報）に記載されているＣＯＴ基板の構成である。図２０は、この従来のＣＯＴ基板の製造方法を示す工程フロー図である。前記ＣＯＴ基板の構成を、図１９及び図２０を参照して説明する。まず、図２０のステップＳ４０１に示すように、透明なガラス基板４０１の表面にゲート材料としてタンタル（Ｔａ）膜を形成し、第１フォトリソグラフィ工程（以下、ＰＲ工程という）により前記タンタル膜を所要のパターンに形成してゲート電極４０２及びゲートバスライン（図示せず）を形成する。次いで、ステップＳ４０２に示すように、ＳｉＮｘからなるゲート絶縁膜４０３を形成した後、真性ａ−Ｓｉ膜（アモルファスシリコン膜）４０４及びチャネル保護膜４０５を形成し、第２ＰＲ工程により前記チャネル保護膜４０５を所要のパターンに形成する。次いで、ステップＳ４０３に示すように、ｎ＋型ａ−Ｓｉ膜４０６を形成し、ｎ＋型ａ−Ｓｉ膜４０６及び真性ａ−Ｓｉ膜４０４を第３ＰＲ工程によりパターン形成してアイランド４０７を形成する。次いで、ステップＳ４０４に示すように、チタン（Ｔｉ）膜４０８を形成し、第４ＰＲ工程により前記チタン膜４０８を所要のパターンに形成してドレイン電極４０９及びソース電極４１０、さらにドレインバスライン（図示せず）を形成する。
【０００４】
次いで、ステップＳ４０５に示すように、全面に透明樹脂膜４１１を形成した上で、第５ＰＲ工程によりマスク（図示せず）を所要のパターンに形成し、このマスクを用いて透明樹脂膜４１１を選択的に赤色に着色してＲ色カラーフィルタ４１２を形成する。同様に、ステップＳ４０６に示すように、第６ＰＲ工程により、マスク（図示せず）を用いて透明樹脂膜４１１の他の領域を選択的に緑色に着色してＧ色カラーフィルタ（図示せず）を形成する。また、ステップＳ４０７に示すように、第７ＰＲ工程により、マスク（図示せず）を用いて透明樹脂膜４１０の更に他の領域を選択的に青色に着色してＢ色カラーフィルタ４１３を形成する。次いで、ステップＳ４０８に示すように、第８ＰＲ工程により、透明樹脂膜４１１に、ソース電極４１０の一部を露出するコンタクトホール４１４を開口する。そして、ステップＳ４０９に示すように、全面に透明電極膜としてＩＴＯ（Indium Tin Oxide）膜を形成し、第９ＰＲ工程により前記ＩＴＯ膜を各カラーフィルタ４１２、４１３、…上の領域を含む所要のパターンに形成し、コンタクトホール４１４を通して前記ソース電極４１０に電気的に接続される画素電極４１５を形成する。さらに、ステップＳ４１０に示すように、画素電極４１５を利用して、アイランド４０７を覆う領域における透明樹脂膜４１１を選択的に黒色に着色し、ＢＭ（ブラックマトリクス）４１６を形成する。その後、図示は省略するが、全面に配向膜を形成し、ＣＯＴ基板を完成する。
【０００５】
【特許文献１】特開平４−２５３０２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、従来のＣＯＴ基板においては、ＴＦＴを形成する工程として、ゲート電極４０２、ゲート電極上のチャネル保護膜４０５、アイランド４０７、ドレイン・ソースの各電極４０９及び４１０を形成するために、第１乃至第４のＰＲ工程、即ち、計４回のＰＲ工程が必要とされる。また、ＲＧＢ各色のカラーフィルタ４１２、４１３、…、画素電極４１５を形成する工程として、第５乃至第９のＰＲ工程、即ち、計５回のＰＲ工程が必要とされる。従って、ＣＯＴ基板を製造する全体の工程においてＰＲ工程が９回必要であり、製造工程数が多く、アクティブマトリクス型カラー液晶表示装置のコスト高の要因になっている。
【０００７】
本発明はかかる問題点に鑑みてなされたものであって、製造工程数、特にＰＲ工程数を削減し、低コスト化を実現したカラー液晶表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るカラー液晶表示装置の製造方法は、透明絶縁性基板に全面に第１導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層、第２導電膜を積層し、階段状に形成されたフォトレジストにより前記第２導電膜、前記オーミック層、前記半導体層を所要パターンに形成してＴＦＴのアイランド及びドレインバスラインを形成する工程と、さらに前記フォトレジストの薄い膜厚部分をアッシングにより除去した後、前記フォトレジストの残った部分によってチャネル領域に相当する領域の前記第２導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する工程と、前記透明絶縁性基板上の所要領域に３色のカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを開口する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気的に接続される画素電極を形成する工程と、を有することを特徴とする。
【０００９】
本発明に係る他のカラー液晶表示装置の製造方法は、透明絶縁性基板に全面に第１導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層及び第２導電膜を積層し、薄膜部分と厚膜部分とからなる階段状のフォトレジストを形成する工程と、このフォトレジストをマスクとして前記第２導電膜を所要パターンに形成して薄膜トランジスタのドレイン電極、ソース電極及びドレインバスラインを形成する工程と、前記フォトレジストの前記薄膜部分をアッシングにより除去する工程と、前記フォトレジストの前記厚膜部分を前記ドレイン電極、前記ソース電極及び前記ドレイン電極と前記ソース電極との間の領域を保護する形状にリフローさせる工程と、このリフローされたフォトレジストをマスクとして前記オーミック層、前記半導体層を除去して薄膜トランジスタのアイランドを形成する工程と、前記フォトレジストを除去する工程と、前記ドレイン電極及びソース電極をマスクにして前記ドレイン領域と前記ソース電極との間の領域における前記オーミック層を除去してチャネル領域を形成する工程と、前記透明絶縁性基板上の所要領域にカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを形成する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気的に接続される画素電極を形成する工程と、を有することを特徴とする。
【００１０】
なお、前記カラー液晶表示装置の製造方法においては、前記ドレイン電極及びソース電極を形成した後に、全面に透明な保護絶縁膜を形成する工程を含み、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマトリクスを形成することが好ましい。
【００１１】
また、前記カラー液晶表示装置の製造方法においては、前記カラーフィルタは夫々の透明着色樹脂を前記透明絶縁性基板上に塗布し、露光、現像を行って所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布し、露光、現像を行って所要のパターンに形成してもよい。また、異なる製造方法として、前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に印刷して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布、露光、現像して所要のパターンに形成してもよく、黒色樹脂を印刷することにより所要のパターンに形成してもよい。更に、前記ブラックマトリクスとして黒色樹脂を塗布、露光、現像又は印刷により所要のパターンに形成した後、前記カラーフィルタをインクジェットにより形成してもよい。
【００１２】
更に、前記カラー液晶表示装置の製造方法においては、前記コンタクトホールを開口すると同時に、前記ゲートバスラインの端部を露出するゲート端子部コンタクトホールと、前記ドレインバスラインの端部を露出するドレイン端子部コンタクトホールを形成し、前記透明導電膜の一部により前記ゲートバスラインに電気的に接続されるゲート端子及び前記ドレインバスラインに電気的に接続されるドレイン端子を形成してもよい。また、前記遮光膜は、前記カラーフィルタの少なくとも一部の周縁部においては、この周縁部を覆うようにパターン形成して前記ブラックマトリクスを形成することが好ましい。更に、前記３色のカラーフィルタは夫々の透明着色樹脂を前記透明絶縁性基板上に塗布し、かつ露光、現像して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布し、かつ露光、現像して所要のパターンに形成してもよい。
【００１３】
本発明の製造方法によれば、カラー液晶表示装置を８回のＰＲ工程で製造することが可能になり、ＰＲ工程数の削減に伴う低コスト化が実現できる。また、カラーフィルタ及びブラックマトリクスの形成工程において印刷法又はインクジェット法を用いた場合は、さらに３〜４回のＰＲ工程が省略でき、低コスト化を図ることができる。
【発明の効果】
【００１４】
本発明によれば、オーミック層とソース・ドレイン電極は同一平面形状であるので、これらオーミック層、ソース・ドレイン電極を製造する工程を１回のＰＲ工程で形成することが可能となり、製造工程におけるＰＲ工程を削減することができる。そのため、カラー液晶表示装置を８回のＰＲ工程で製造することが可能になり、ＰＲ工程数の削減に伴う低コスト化を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施例について説明する。図１は本実施例に係るアクティブマトリクス型カラー液晶表示装置のＣＯＴ基板の構成を示す一部概略構成図である。透明絶縁性基板１０１上に、互いに直交する方向に夫々所要の間隔をおいて平行に延在する夫々複数本のゲートバスライン２０１及びドレインバスライン２０２と、これらのバスラインで囲まれた領域に形成される画素電極２０３と、ゲートバスライン２０１とドレインバスライン２０２の交差近傍領域に形成されるＴＦＴ２００とで構成されている。
【００１６】
図２（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。図２（ａ）はアクティブマトリクス基板の１画素相当領域の平面図、（ｂ）はゲート端子部２５１の平面図、（ｃ）はドレイン端子部２６１の平面図、（ｄ）、（ｅ）、（ｆ）は夫々図２（ａ）乃至（ｃ）に示すＡＡ’線、ＢＢ’線、ＣＣ’線の各断面図である。図２（ｄ）に示すように、ＴＦＴ２００（図１参照）においては、透明絶縁性基板１０１上にＴｉ／Ａｌ膜１０２から構成されるゲート電極が設けられ、このゲート電極上にＳｉＮ膜１０３から構成されるゲート絶縁膜が設けられ、このゲート絶縁膜上に、このゲート絶縁膜を介して前記ゲート電極に対向するように、真性ａ−Ｓｉ膜１０４からなる半導体層が設けられ、この半導体層上にｎ＋型ａ−Ｓｉ膜１０５からなるオーミック層が設けられ、この上にＣｒ膜１０６からなる一対のソース・ドレイン電極が設けられている。ＴＦＴ２００は逆スタガ構造である。ＴＦＴ２００の上方及び周囲にはブラックマトリクス２４０が設けられている。また、前記半導体層に構成されるチャネル領域において、平面視で、前記オーミック層、前記ソース・ドレイン電極及び前記ブラックマトリクスは略同一形状である。ＴＦＴ２００、ゲートバスライン２０１、ドレインバスライン２０２、ＲＧＢの各カラーフィルタ２３０乃至２３２の上方には平坦化膜１０７が設けられ、平坦化膜１０７上におけるＲＧＢの各カラーフィルタ２３０乃至２３２上に相当する領域にはＩＴＯ膜１０８からなる画素電極２０３が形成されている。また、平坦化膜１０７におけるソース電極２０６の上方にはコンタクトホール２２１が形成され、コンタクトホール２２１の内壁にＩＴＯ膜１０８が形成されている。これにより、画素電極２０３がコンタクトホール２２１を介してソース電極２０６に接続されている。
【００１７】
なお、逆スタガ構造とは、ゲート電極及びゲート絶縁膜とソース・ドレイン電極との間に半導体層を配置し、且つ、ゲート電極が下部に配置されている構造をいう。薄膜トランジスタを逆スタガ構造とすることにより、ゲート絶縁膜と半導体層を連続して成膜でき、またＭＯＳ界面の清浄化が容易となり、更にソース・ドレイン電極と半導体層との間でオーミック接触が取りやすくなる。
【００１８】
前記ゲート電極はゲートバスライン２０１（図１参照）に、前記ドレイン電極はドレインバスライン２０２（図１参照）に、前記ソース電極は画素電極２０３（図１参照）に夫々接続されている。また、画素電極２０３の直下位置には、ＲＧＢの各カラーフィルタ２３０乃至２３２が所定の配列で形成されている。また、ゲートバスライン２０１の一端にはゲート端子部２５１が、ドレインバスライン２０２の一端又は両端にはドレイン端子部２６１が夫々形成されている。
【００１９】
図２（ｂ）及び（ｅ）に示すように、ゲート端子部２５１においては、透明絶縁性基板１０１上にＴｉ／Ａｌ膜１０２、ＳｉＮ膜１０３及び平坦化膜１０７がこの順に積層され、ＳｉＮ膜１０３及び平坦化膜１０７には、ゲート端子部コンタクトホール２５２が形成され、このゲート端子部コンタクトホール２５２の内壁にはＩＴＯ膜１０８が形成されている。このＩＴＯ膜１０８はＴｉ／Ａｌ膜１０２に接続されることにより、ゲート端子２５０を構成している。
【００２０】
一方、図２（ｃ）及び（ｆ）に示すように、ドレイン端子部２６１においては、透明絶縁性基板１０１上に真性ａ−Ｓｉ膜１０４、ｎ＋型ａ−Ｓｉ膜１０５及びＣｒ膜１０６がこの順に積層されている。また、この真性ａ−Ｓｉ膜１０４、ｎ＋型ａ−Ｓｉ膜１０５及びＣｒ膜１０６の上方及び周囲には、ブラックマトリクス２４０及び平坦化膜１０７が積層されている。ブラックマトリクス２４０及び平坦化膜１０７には、ドレイン端子部コンタクトホール２６２が形成され、このドレイン端子部コンタクトホール２６２の内壁にはＩＴＯ膜１０８が形成されている。このＩＴＯ膜１０８はＣｒ膜１０６に接続されることにより、ゲート端子２５０を構成している。ゲート端子２５０及びドレイン端子２６０は透明絶縁膜基板１０１の側縁部（図１参照）に沿って配列されている。なお、ゲート端子２５０及びドレイン端子２６０には、駆動回路（ドライバ、図示せず）に接続されているテープ状配線（図示せず）が接続されている。
【００２１】
図３は本実施例に係るカラー液晶表示装置の製造方法の工程を示すフロー図である。図３に示すように、本実施例においては、第１乃至第８のＰＲ工程によりＣＯＴ基板を製造する。即ち、ステップＳ１０１に示す第１ＰＲ工程ではゲート電極及びゲートバスラインを形成する。ステップＳ１０２に示す第２ＰＲ工程では、ゲート絶縁膜上にＴＦＴ部のアイランド及びドレインバスラインを形成する。ステップＳ１０３乃至Ｓ１０５に示す第３乃至第５ＰＲ工程では、画素部にＲＧＢの各カラーフィルタを形成する。ステップＳ１０６に示す第６ＰＲ工程ではＴＦＴのチャネル領域以外の前記アイランドを覆う領域と前記カラーフィルタを除く領域にブラックマトリクスを形成すると同時にソース・ドレイン電極を形成する。さらに、ステップＳ１０７に示す第７ＰＲ工程ではソース電極部、ゲート及びドレイン電極部にコンタクトホールを形成する。そして、ステップＳ１０８に示す第８ＰＲ工程では画素電極を形成する。
【００２２】
また、図４乃至８は夫々本実施例に係る液晶表示装置の製造方法における主要な工程を示す平面図及び断面図である。なお、図４乃至８及び図２の各図において、（ａ）はアクティブマトリクス基板の１画素相当領域の平面図、（ｂ）はゲート端子部の平面図、（ｃ）はドレイン端子部の平面図、（ｄ）、（ｅ）、（ｆ）は夫々ＡＡ’線、ＢＢ’線、ＣＣ’線の各断面図である。以下、図２乃至８を参照して工程順に説明する。
【００２３】
先ず、図４（ａ）乃至（ｆ）に示すように、ガラス等からなる透明絶縁性基板１０１上に、ＡｌとＴｉを積層したＴｉ／Ａｌ膜１０２をスパッタ法により０．１〜０．３μｍの厚さに形成する。そして、第１ＰＲ工程において、第１のフォトマスク（図示せず）を用いてＴｉ／Ａｌ膜１０２上に第１のフォトレジスト（図示せず）を所要のパターンに露光、現像する。次に、前記第１のフォトレジストをマスクにしてＴｉ／Ａｌ膜１０２をドライエッチングしてゲート電極２１０及びゲートバスライン２０１を形成する。このとき、ゲートバスライン２０１の端部にはゲート端子部２５１が形成される。
【００２４】
次いで、図５（ａ）乃至（ｆ）に示すように、全面にゲート絶縁膜としてプラズマＣＶＤ法によりＳｉＮ膜１０３を０．３〜０．６μｍの厚さに形成する。また、その上に、半導体層として真性ａ−Ｓｉ膜１０４を０．０５〜０．３μｍの厚さに、その上にオーミック層としてリンを含むｎ＋型ａ−Ｓｉ膜１０５を２０〜１００ｎｍの厚さに夫々プラズマＣＶＤ法により形成する。更に、その上に、Ｃｒ膜１０６を０．１〜０．３μｍ程度にスパッタ法により形成する。そして、第２ＰＲ工程において、全面に第２のフォトマスク（図示せず）を用いて、第２のフォトレジスト（図示せず）を所要のパターンに露光、現像し、前記第２のフォトレジストをマスクにして前記Ｃｒ膜１０６をウェットエッチングし、ｎ＋型ａ−Ｓｉ膜１０５及び真性ａ−Ｓｉ膜１０４を順次ドライエッチングし、ゲート電極２１０上にゲート絶縁膜（ＳｉＮ膜１０３）を介してアイランド２２０を形成し、かつ同時にドレインバスライン２０２を形成する。このとき、ドレインバスライン２０２の端部にはドレイン端子部２６１が形成される。アイランド２２０及びドレインバスライン２０２は、真性ａ−Ｓｉ膜１０４、ｎ＋型ａ−Ｓｉ膜１０５及びＣｒ膜１０６がこの順に積層されて構成されている。
【００２５】
次いで、図６（ａ）乃至（ｆ）に示すように、全面に赤色の感光性アクリル樹脂を１．８μｍの厚さに塗布、焼成し、第３ＰＲ工程において第３のフォトマスク（図示せず）を用いて所要パターンに露光、現像を行い、ゲートバスライン２０１とドレインバスライン２０２とで囲まれた領域のうち、選択された領域にのみ前記Ｒ色感光性アクリル樹脂を残し、Ｒ色カラーフィルタ２３０を形成する。同様に、全面に緑色の感光性アクリル樹脂をＲ色カラーフィルタ２３０と同じ厚さに塗布、焼成し、第４ＰＲ工程において第４のフォトマスク（図示せず）を用いて所要パターンに露光、現像を行い、ゲートバスライン２０１とドレインバスライン２０２とで囲まれた領域のうち、Ｒ色カラーフィルタ２３０とは異なる他の選択された領域にのみ前記Ｇ色透明樹脂を残し、Ｇ色カラーフィルタ２３１を形成する。さらに、全面に青色の感光性アクリル樹脂をＲ色カラーフィルタ２３０と同じ厚さに塗布、焼成し、第５ＰＲ工程において第５のフォトマスク（図示せず）を用いて所要パターンに露光、現像を行い、ゲートバスライン２０１とドレインバスライン２０２とで囲まれた領域のうち、前記Ｒ色カラーフィルタ及びＧ色カラーフィルタとは異なる他の残された領域にのみ前記Ｂ色透明樹脂を残し、Ｂ色カラーフィルタ２３２を形成する。なお、各色のカラーフィルタ２３０、２３１及び２３２の配置は、例えば、図１に示す配列の繰り返しとなる。
【００２６】
次いで、図７（ａ）乃至（ｆ）に示すように、全面に光を透過しない黒色の感光性アクリル樹脂を１．０μｍの厚さに塗布、焼成し、第６ＰＲ工程において第６のフォトマスク（図示せず）を用いて露光、現像を行い、ＲＧＢの各色カラーフィルタ２３０乃至２３２以外の領域、即ち、アイランド２２０（図６（ｄ）参照）上、ゲートバスライン２０１（図５（ａ）参照）上、ドレインバスライン２０２（図５（ａ）参照）上を夫々覆う領域にのみ前記黒色の感光性アクリル樹脂を形成する。これにより、前記黒色の感光性アクリル樹脂によりブラックマトリクス２４０が形成され、前記ＲＧＢ色の各カラーフィルタ２３０〜２３２を除く領域が覆われて遮光される。また、このとき、アイランド２２０上においては、アイランド２２０のほぼ中央部のチャネル領域においてブラックマトリクス２４０の一部を除去する。また、ゲート端子部２５１においてもブラックマトリクス２４０を除去する。なお、ドレイン端子部２６１においては、ブラックマトリクス２４０はドレインパスライン２０２を覆うように形成されている。
【００２７】
次に、ブラックマトリクス２４０をマスクにして、その直下のＣｒ膜１０６をウェットエッチング及びドライエッチングし、さらにｎ＋型ａ−Ｓｉ膜１０５をドライエッチングする。これらのエッチングにより、アイランド２２０（図６（ｄ）参照）においては、Ｃｒ膜１０６が分離され、ドレイン電極２０５及びソース電極２０６が形成されると共に、各電極２０５、２０６の直下にｎ＋型ａ−Ｓｉ膜１０５のオーミック層が形成される。これにより、ＴＦＴ２００が形成される。
【００２８】
次いで、図８（ａ）乃至（ｆ）に示すように、全面に平坦化膜１０７として、無色透明な感光性アクリル樹脂を色層の上から２．５〜３．０μｍの厚さに塗布、焼成する。そして、第７ＰＲ工程において、第７のフォトマスク（図示せず）を用いて露光、現像を行い、ソース電極２０６（図７（ｄ）参照）上の一部、ゲート端子部２５１上の一部、ドレイン端子部２６１上の一部を夫々開口する。さらに、平坦化膜１０７をマスクにして、ブラックマトリクス２４０をドライエッチングする。さらに、ゲート端子部２５１において、ゲート絶縁膜を構成しているＳｉＮ膜１０３をドライエッチングする。これにより、前記アイランド２２０においてはコンタクトホール２２１が開口されて前記ソース電極２０６を構成しているＣｒ膜１０６の表面が露出され、前記ゲート端子部２５１ではゲート端子部コンタクトホール２５２が開口されて前記ゲートバスライン２０１の一部であるＴｉ／Ａｌ膜１０２が露出され、前記ドレイン端子部２６１ではドレイン端子部コンタクトホール２６２が開口されて前記ドレインバスライン２０２を構成しているＣｒ膜１０６の表面が露出される。
【００２９】
次いで、図２（ａ）乃至（ｆ）に示すように、全面に透明電極膜としてＩＴＯ膜１０８をスパッタ法により３０〜１００ｎｍの厚さに形成する。そして、第８ＰＲ工程において、ＩＴＯ膜１０８上に第８のフォトマスク（図示せず）を用いて第８のフォトレジスト（図示せず）を所要のパターンに露光、現像した後、前記第８のフォトレジストをマスクにしてＩＴＯ膜１０８をウェットエッチングする。これにより、ＲＧＢの各色のカラーフィルタ２３０〜２３２上には、ＩＴＯ膜１０８からなる画素電極２０３が形成されるとともに、この画素電極２０３はその一部においてコンタクトホール２２１を介してソース電極２０６に電気的に接続される。また、ＩＴＯ膜１０８は、ゲート端子部２５１では、ゲート端子部コンタクトホール２５２を介して前記Ｔｉ／Ａｌ膜１０２に電気的に接続されたゲート端子２５０が形成される。同様に、ドレイン端子部２６１では、ドレイン端子部コンタクトホール２６２を介してＣｒ膜１０６に電気的に接続され、ドレイン端子２６０が形成される。なお、セル工程でのギャップ制御を容易にするため、この後、無色透明な感光性アクリル樹脂を塗布、焼成し、第９ＰＲ工程において第９のフォトマスク（図示せず）を用いて露光、現像を行い、柱を形成してもよい。
【００３０】
その後、図示は省略するが、表面に配向膜を形成してＣＯＴ基板を形成した上で、共通電極、配向膜等が形成された対向基板を微小間隔で対向配置して一体化し、前記ＣＯＴ基板と前記対向基板との間に液晶を充填しかつ封止することでカラー液晶表示装置が完成される。また、前記ゲート端子、ドレイン端子には夫々ドライバ回路が電気的に接続される。
【００３１】
このように、本発明の第１の実施例においては、第１乃至第８のＰＲ工程（柱を形成する場合には第９のＰＲ工程）により、カラー構成のアクティブマトリクス基板を製造することが可能になる。これにより、従来の９ＰＲ工程の製造方法と比較して１ＰＲ工程の削減が実現でき、低コストなカラー液晶表示装置を提供することが可能になる。
【００３２】
なお、本実施例においては第２ＰＲ工程においてＤ／Ｉ（ドレイン・アイランド）一括エッチングを行っている。一般にＤ／Ｉ一括エッチングをＴＦＴ基板の製造において用いた場合は、アイランド部の段差が大きくなることにより、特にＩＰＳ（インプレインスイッチング：in plane switching）方式のような横電界により液晶駆動を行う場合において、液晶分子の配向制御が難しくなるという問題点が生じる。また、パッシベーション膜のカバレッジが劣化するため、ソース・ドレイン電極の構成材料が液晶中に溶出し、液晶表示装置の動作中に表示シミを誘発しやすくなるという問題点が生じる。しかしながら、本実施例においては、前記アイランド部の段差をブラックマトリクス２４０及び平坦化膜１０７により覆っているため、前述の問題点を抑制することが可能である。この結果、液晶表示装置の配向制御性及び信頼性が向上する。
【００３３】
また、本発明の第１の実施例の液晶表示装置では、ＲＧＢの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示する上で有効なものになる。ただし、本実施例では、ＴＦＴのチャネル上のブラックマトリクスを除去しているため、対向基板側にもブラックマトリクスを形成する必要がある。
【００３４】
次に、本発明の第２の実施例について説明する。本実施例に係るアクティブマトリクス型カラー液晶表示装置のＣＯＴ基板の全体構成は図１に示すＣＯＴ基板の構成と同じである。図９（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。図９（ａ）はアクティブマトリクス基板の１画素相当領域の平面図、（ｂ）はゲート端子部２５１の平面図、（ｃ）はドレイン端子部２６１の平面図、（ｄ）、（ｅ）、（ｆ）は夫々図９（ａ）乃至（ｃ）に示すＡＡ’線、ＢＢ’線、ＣＣ’線の各断面図である。図９（ｄ）に示すように、ＴＦＴ２００においては、透明絶縁性基板１０１上にＴｉ／Ａｌ膜１０２から構成されるゲート電極が設けられ、このゲート電極上にＳｉＮ膜１０３から構成されるゲート絶縁膜が設けられ、このゲート絶縁膜上に、このゲート絶縁膜を介して前記ゲート電極に対向するように、真性ａ−Ｓｉ膜１０４からなる半導体層が設けられ、この半導体層上にｎ＋型ａ−Ｓｉ膜（図示せず）からなるオーミック層が設けられ、この上にＣｒ膜１０６からなる一対のソース・ドレイン電極が設けられている。ＴＦＴ２００の上方及び周囲にはパッシベーション膜１０９が設けられ、このパッシベーション膜１０９上にはブラックマトリクス２４０又はカラーフィルタ２３０乃至２３２が設けられている。また、前記半導体層に構成されるチャネル領域において、平面視で、前記オーミック層と前記ソース・ドレイン電極とは略同一形状である。ＴＦＴ２００、ゲートバスライン２０１、ドレインバスライン２０２、ＲＧＢの各カラーフィルタ２３０乃至２３２及びブラックマトリクス２４０の上方には平坦化膜１０７が設けられ、平坦化膜１０７上におけるＲＧＢの各カラーフィルタ２３０乃至２３２上に相当する領域にはＩＴＯ膜１０８からなる画素電極２０３が形成されている。また、平坦化膜１０７におけるソース電極２０６の上方にはコンタクトホール２２１が形成され、コンタクトホール２２１の内壁にＩＴＯ膜１０８が形成されている。これにより、画素電極２０３がコンタクトホール２２１を介してソース電極２０６に接続されている。
【００３５】
前記ゲート電極はゲートバスライン２０１（図１参照）に、前記ドレイン電極はドレインバスライン２０２（図１参照）に、前記ソース電極は画素電極２０３に夫々接続されている。また、ゲートバスライン２０１の一端にはゲート端子部２５１が、ドレインバスライン２０２の一端又は両端にはドレイン端子部２６１が夫々形成されている。
【００３６】
図９（ｂ）及び（ｅ）に示すように、ゲート端子部２５１においては、透明絶縁性基板１０１上にＴｉ／Ａｌ膜１０２、ＳｉＮ膜１０３、パッシベーション膜１０９及び平坦化膜１０７がこの順に積層されている。ＳｉＮ膜１０３、パッシベーション膜１０９及び平坦化膜１０７には、ゲート端子部コンタクトホール２５２が形成され、このゲート端子部コンタクトホール２５２の内壁にはＩＴＯ膜１０８が形成されている。このＩＴＯ膜１０８はＴｉ／Ａｌ膜１０２に接続されることにより、ゲート端子２５０を構成している。
【００３７】
一方、図９（ｃ）及び（ｆ）に示すように、ドレイン端子部２６１においては、透明絶縁性基板１０１上にＳｉＮ膜１０３が形成され、その上に真性ａ−Ｓｉ膜１０４、ｎ＋型ａ−Ｓｉ膜１０５及びＣｒ膜１０６がこの順に積層されてドレインバスライン２０２を構成している。また、このドレインバスライン２０２の上方及び周囲には、パッシベーション膜１０９及び平坦化膜１０７が積層されている。パッシベーション膜１０９及び平坦化膜１０７には、ドレイン端子部コンタクトホール２６２が形成され、このドレイン端子部コンタクトホール２６２の内壁にはＩＴＯ膜１０８が形成されている。このＩＴＯ膜１０８はＣｒ膜１０６に接続されることにより、ドレイン端子２６０を構成している。ゲート端子２５０及びドレイン端子２６０は透明絶縁膜基板１０１の側縁部（図１参照）に沿って配列されている。なお、ゲート端子２５０及びドレイン端子２６０には、駆動回路（ドライバ、図示せず）に接続されているテープ状配線（図示せず）が接続されている。
【００３８】
図１０は本発明の第２の実施例に係る液晶表示装置の製造方法を示す工程フロー図である。図１０に示すように、第２の実施例においても、前述の第１の実施例と同様に、第１乃至第８のＰＲ工程でＣＯＴ基板を製造する。即ち、ステップＳ２０１に示す第１ＰＲ工程ではゲート電極及びゲートバスラインを形成する。ステップＳ２０２に示す第２ＰＲ工程では、ゲート絶縁膜上にＴＦＴ部のアイランドを形成した上で、後述するハーフトーン露光法又は二回露光法を利用して、ソース電極、ドレイン電極及びドレインバスラインを形成する。ステップＳ２０３乃至Ｓ２０５に示す第３ＰＲ工程乃至第５ＰＲ工程では、画素部にＲＧＢの各カラーフィルタを形成する。ステップＳ２０６に示す第６ＰＲ工程では前記アイランドを覆い、且つ前記カラーフィルタを除く領域にブラックマトリクスを形成する。さらに、ステップＳ２０７に示す第７ＰＲ工程ではソース電極部、ゲート及びドレイン端子部にコンタクトホールを形成する。そして、ステップＳ２０８に示す第８ＰＲ工程では画素電極を形成する。
【００３９】
また、図１１乃至１５は夫々本実施例に係る液晶表示装置の製造方法における主要な工程を示す平面図及び断面図である。図１１、１２、１４、１５、１６及び９の各図において、（ａ）はアクティブマトリクス基板の１画素相当領域の平面図、（ｂ）はゲート端子部の平面図、（ｃ）はドレイン端子部の平面図、（ｄ），（ｅ），（ｆ）は夫々ＡＡ’線、ＢＢ’線、ＣＣ’線の各断面図である。以下、図９乃至１６を参照して本実施例の製造方法を工程順に説明する。なお、前述の第１の実施例と等価な部分には同一符号を付してある。
【００４０】
先ず、図１１（ａ）乃至（ｆ）に示すように、ガラス等からなる透明絶縁性基板１０１上にＡｌとＴｉを積層したＴｉ／Ａｌ膜１０２をスパッタ法により０．１〜０．３μｍの厚さに形成し、フォトレジスト（図示せず）を用いた第１ＰＲ工程によりＴｉ／Ａｌ膜１０２を所要のパターンに形成してゲート電極２１０及びゲートバスライン２０１を形成する。このとき、ゲートバスライン２０１の端部にはゲート端子部２５１が形成される。
【００４１】
次いで、図１２（ａ）乃至（ｆ）に示すように、透明絶縁性基板１０１及びＴｉ／Ａｌ膜１０２上の全面に、ゲート絶縁膜としてプラズマＣＶＤ法によりＳｉＮ膜１０３を０．３〜０．６μｍの厚さに形成する。引き続き、その上に、真性ａ−Ｓｉ膜１０４を０．０５〜０．３μｍの厚さに、ｎ＋型ａ−Ｓｉ膜１０５を２０〜１００ｎｍの厚さに順次積層し、さらにその上にスパッタ法によりＣｒ膜１０６を０．１〜０．３μｍ程度の厚さに形成する。そして、第２ＰＲ工程において、後述するフォトレジストを用いたハーフトーン露光法により、Ｃｒ膜１０６、ｎ＋型ａ−Ｓｉ膜１０５、真性ａ−Ｓｉ膜１０４をエッチングし、ゲート電極２１０上に積層構造の真性ａ−Ｓｉ膜１０４及びｎ＋型ａ−Ｓｉ膜１０５からなるアイランド２２０と、Ｃｒ膜１０６からなるドレイン電極２０５とソース電極２０６を形成する。また、前記ドレイン電極２０５につながるドレインバスライン２０２を形成する。このとき、ドレインバスライン２０２の端部には、前記積層構造の真性ａ−Ｓｉ膜１０４及びｎ＋型ａ−Ｓｉ膜１０５とＣｒ膜１０６とからなるドレイン端子部２６１が形成される。
【００４２】
次に、ハーフトーン露光法について説明する。図１３（ａ）乃至（ｃ）は、ハーフトーン露光法によるアイランド２２０の形成工程をその工程順に示す断面図である。フォトレジスト２２２を露光するためのフォトマスク（図示せず）は、ドレインバスライン２０２（図１２（ａ）参照）に相当する領域は光をほぼ完全に遮断するフルマスク部として形成されるが、アイランド２２０に形成するＴＦＴ２００のチャネル領域２００ａに相当する部分はハーフトーン部として構成されている。前記ハーフトーン部は、図示は省略するが、露光機の解像度限界以下の微細な遮光パターンが適宜な間隔をおいて配列された構成である。又は、前記ハーフトーン部は光透過率の低い材料により構成されている。そのため、フォトレジスト２２２としてポジ型フォトレジストを用いたときには、前記ハーフトーン部ではフォトレジストに対して微少な光量での露光が行われることになり、このフォトレジスト２２２を現像したときには、前記ハーフトーン部に対応する領域２２２ｂのフォトレジスト２２２の膜厚はフルマスク部に対応する領域２２２ａの膜厚よりも薄くなる。したがって、前記フォトマスクを用いてハーフトーン露光し、かつ現像した前記フォトレジストは、図１３（ａ）に示すようにフルマスク部で露光した膜厚の厚い領域２２２ａと、ハーフトーン部で露光した膜厚の薄い領域２２２ｂが混在する階段状の断面構造となる。
【００４３】
そして、このフォトレジスト２２２を用いてＣｒ膜１０６をウェットエッチングし、ｎ＋型ａ−Ｓｉ膜１０５、真性ａ−Ｓｉ膜１０４を順次ドライエッチングすることにより、図１３（ｂ）に示すように、積層構造をしたアイランド２２０と、ドレインバスライン２０２（図１２（ａ）参照）がパターン形成される。
【００４４】
次いで、フォトレジスト２２２をＯ２アッシングして表面側から膜厚を低減すると、図１３（ｂ）に示すように、フォトレジスト２２２は、チャネル領域に相当するハーフトーン部に対応して薄く形成されている領域２２２ｂにおいては完全に除去され、下側のＣｒ膜１０６が露出される。なお、前記アッシングによりフォトレジスト２２２の厚く形成されていた領域２２２ａは薄くされるが、依然としてＣｒ膜１０６上にマスクとして残されている。次いで、この残されているフォトレジスト２２２を用いてＣｒ膜１０６をウェットエッチング及びドライエッチングし、さらにｎ＋型ａ−Ｓｉ膜１０５をドライエッチングすることにより、図１３（ｃ）に示すように、Ｃｒ膜１０６からなるドレイン電極２０５及びソース電極２０６と、その直下のｎ＋型ａ−Ｓｉ膜１０５からなるオーミック層が形成され、ＴＦＴ２００が形成される。即ち、１ＰＲ工程で、ＴＦＴ２００とドレインバスライン２０２が形成されることになる。
【００４５】
次いで、図１４（ａ）乃至（ｆ）に示すように、プラズマＣＶＤ法により全面にＳｉＮｘからなる保護絶縁膜（パッシベーション膜）１０９を０．１〜０．３μｍの厚さに形成する。次に、前記第１の実施例と同様に、透明絶縁性基板１０１の表面上に、赤色の透明樹脂膜を０．８μｍの厚さに形成し、第３ＰＲ工程において所要のパターンに形成してＲ色カラーフィルタ２３０を形成する。同様に、緑色の透明樹脂膜をＲ色カラーフィルタ２３０と同じ厚さに形成し、第４ＰＲ工程において所要のパターンに形成してＧ色カラーフィルタ２３１を形成する。さらに、青色の透明樹脂膜をＲ色カラーフィルタ２３０及びＧ色カラーフィルタ２３１と同じ厚さに形成し、第５ＰＲ工程において所要のパターンに形成してＢ色カラーフィルタ２３２を形成する。各色のカラーフィルタ２３０乃至２３２の配置パターンは図１に示すとおりである。
【００４６】
そして、図１５（ａ）乃至（ｆ）に示すように、光を遮光する黒色の樹脂膜を形成し、第６ＰＲ工程において、前記ＲＧＢの各カラーフィルタ領域を除く領域と、ソース電極２０６（図１３（ｃ）参照）の上方を除く領域を覆うようにパターン形成し、ブラックマトリクス２４０を形成する。なお、ブラックマトリクス２４０はカラーフィルタ２３０乃至２３２を形成する前に形成してもよい。
【００４７】
次いで、図１６（ａ）乃至（ｆ）に示すように、全面に平坦化膜１０７として、無色透明な感光性アクリル樹脂を２．５〜３．０μｍの厚さに形成した後、第７ＰＲ工程において、平坦化膜１０７及びパッシベーション膜１０９を順次選択エッチングし、ソース電極２０６を露出するコンタクトホール２２１を開口する。また、同時に前記ゲート端子部２５１においては平坦化膜１０７、パッシベーション膜１０９及びゲート絶縁膜１０３を順次選択エッチングし、ゲート端子部２５１におけるＴｉ／Ａｌ膜１０２を露出するゲート端子部コンタクトホール２５２を開口する。また、ドレイン端子部２６１においては、平坦化膜１０７及びパッシベーション膜１０９を順次選択エッチングし、ドレイン端子部２６１におけるＣｒ膜１０６を露出するドレイン端子部コンタクトホール２６２を開口する。なお、これらの端子領域には平坦化膜１０７を残さないようにしてもよい。
【００４８】
そして、図９（ａ）乃至（ｆ）に示すように、全面に透明電極膜としてスパッタ法によりＩＴＯ膜１０８を３０〜１００ｎｍの厚さに形成し、第８ＰＲ工程により、前記ＩＴＯ膜１０８を各カラーフィルタ２３０〜２３２上の領域を含む所要のパターンに形成し、コンタクトホール２２１を通してソース電極２０６に電気的に接続される画素電極２０３を形成する。また、同時に、ＩＴＯ膜１０８により、ゲート端子部コンタクトホール２５２を含む領域にゲートバスライン２０１に電気的に接続されたゲート端子２５０を形成するとともに、ドレイン端子部コンタクトホール２６２を含む領域にドレインバスライン２０２に電気的に接続されたドレイン端子２６０を形成する。なお、セル工程でのギャップ制御を容易にするため、第９ＰＲ工程において、さらに無色透明の感光性アクリル樹脂により柱を形成してもよい。また、第２ＰＲ工程ではハーフトーン露光法を用いる方法について述べたが、この工程においては、露光量を変え、２回露光を行う方法を用いてもよい。この場合、露光工程のみ１回増え、マスクも１枚増えるが、ハーフトーン露光法に比べプロセスの制御が容易にできるという利点がある。
【００４９】
その後は、図示は省略するが、表面に配向膜を形成してＣＯＴ基板を形成した後、共通電極、配向膜等が形成された対向基板を微小間隔で前記ＣＯＴ基板に対して対向配置して一体化し、前記ＣＯＴ基板と前記対向基板との間に液晶を充填しかつ封止することによりカラー液晶表示装置が完成する。また、前記ゲート端子、ドレイン端子には夫々ドライバ回路が電気的に接続される。
【００５０】
以上のように、本発明の第２の実施例においても、第１乃至第８のＰＲ工程によりカラー構成のアクティブマトリクス基板を製造することが可能になる。これにより、従来の９ＰＲ工程の製造方法に比較して、１ＰＲ工程の削減が実現でき、低コストなカラー液晶表示装置を提供することが可能になる。また、ブラックマトリクスを従来例のように画素電極をマスクとした染色により形成したり、ＲＧＢ３色の色重ねにより形成すれば、さらに１ＰＲ工程の削減が実現できる。
【００５１】
なお、本実施例においても、前述の第１の実施例と同様に第２ＰＲ工程においてＤ／Ｉ（ドレイン・アイランド）一括エッチングを行っている。一般にＤ／Ｉ一括エッチングをＴＦＴ基板の製造において用いた場合は、アイランド部の段差が大きくなることにより、特にＩＰＳ（インプレインスイッチング：in plane switching）方式のような横電界により液晶駆動を行う場合において、液晶分子の配向制御が難しくなるという問題点がある。また、パッシベーション膜のカバレッジが劣化するため、ソース・ドレイン電極の構成材料が液晶中に溶出し、液晶表示装置の動作中に表示シミを誘発しやすくなるという問題点が生じる。しかしながら、本実施例においては、前記アイランド部の段差をパッシベーション膜１０９、ブラックマトリクス２４０及び平坦化膜１０７により覆っているため、この段差を低減することができ、前述の問題点を抑制することが可能である。この結果、液晶表示装置の配向制御性及び信頼性が向上する。
【００５２】
また、本実施例においては、ブラックマトリクスを構成するアクリルの種類として、積層構造のａ−Ｓｉ膜に対してブラックマトリクスが接触しても積層構造のａ−Ｓｉ膜を汚染するおそれがない種類のアクリルを用いた場合には、ａ−Ｓｉ膜の汚染を防止するために設けているパッシベーション膜を省略することが可能であり、ＰＲ工程以外の工程数を削減することができる。
【００５３】
更に、本発明の第２の実施例に係る液晶表示装置においても、ＲＧＢの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示する上で有効なものになる。
【００５４】
次に、本発明の第３の実施例について説明する。本実施例に係る液晶表示装置の構成は、前述の第２の実施例に係る液晶表示装置の構成と同一である。図１７は本実施例に係る液晶表示装置の製造方法を示す工程フロー図である。図１７に示すように、第３の実施例においても、前述の第１及び第２の実施例と同様に、第１乃至第８のＰＲ工程でＣＯＴ基板を製造する。即ち、ステップＳ３０１に示す第１ＰＲ工程ではゲート電極及びゲートバスラインを形成する。ステップＳ３０２に示す第２ＰＲ工程では、オーミック層の上にソース電極、ドレイン電極及びドレインバスラインを形成した後、後述するハーフトーン露光法又は二回露光法とリフロー法とを利用してアイランドを形成する。ステップＳ３０３乃至Ｓ３０５に示す第３乃至第５ＰＲ工程では、画素部にＲＧＢの各カラーフィルタを形成する。ステップＳ３０６に示す第６ＰＲ工程では前記アイランドを覆い且つ前記カラーフィルタを除く領域にブラックマトリクスを形成する。更に、ステップＳ３０７に示す第７ＰＲ工程ではソース電極部、ゲート及びドレイン端子部に夫々コンタクトホールを形成する。そして、ステップＳ３０８に示す第８ＰＲ工程では画素電極を形成する。
【００５５】
また、図９及び図１１乃至１６は、前述の第２の実施例と同様に、第３の実施例に係る液晶表示装置の製造方法の主要な工程を示す平面図及び断面図である。以下、図１７並びに図９及び図１１乃至１６を参照して本実施例の製造方法をその工程順に説明する。
【００５６】
先ず、図１１（ａ）乃至（ｆ）に示すように、ガラス等からなる透明絶縁性基板１０１上にＡｌとＴｉを積層したＴｉ／Ａｌ膜１０２をスパッタ法により０．１〜０．３μｍの厚さに形成する。次に、フォトレジスト（図示せず）を使用する第１ＰＲ工程により、Ｔｉ／Ａｌ膜１０２を所要のパターンに形成してゲート電極２１０及びゲートバスライン２０１を形成する。このとき、ゲートバスライン２０１の端部にはゲート端子部２５１が形成される。
【００５７】
次いで、図１２（ａ）乃至（ｆ）に示すように、透明絶縁性基板１０１上の全面にゲート絶縁膜としてプラズマＣＶＤ法によりＳｉＮ膜１０３を０．３〜０．６μｍの厚さに形成する。引き続き、その上に、真性ａ−Ｓｉ膜１０４を０．０５〜０．３μｍの厚さに、ｎ＋型ａ−Ｓｉ膜１０５を２０〜１００ｎｍの厚さに順次積層し、さらにその上にスパッタ法によりＣｒ膜１０６を０．１〜０．３μｍ程度の厚さに形成する。そして、第２ＰＲ工程において、後述するフォトレジストを使用するハーフトーン露光法及びリフロー法により、Ｃｒ膜１０６、ｎ＋型ａ−Ｓｉ膜１０５、真性ａ−Ｓｉ膜１０４をエッチングし、ゲート電極２１０上に前記積層構造のｎ＋型ａ−Ｓｉ膜１０５及び真性ａ−Ｓｉ膜１０４からなるアイランド２２０と、Ｃｒ膜１０６からなるドレイン電極２０５及びソース電極２０６と、前記ドレイン電極２０５につながるドレインバスライン２０２とを形成する。このとき、ドレインバスライン２０２の端部には、真性ａ−Ｓｉ膜１０４、ｎ＋型ａ−Ｓｉ膜１０５及びＣｒ膜１０６からなるドレイン端子部２６１が形成される。
【００５８】
図１８はハーフトーン露光法及びリフロー法によるアイランド２２０、ドレイン電極２０５及びソース電極２０６の形成工程を示す断面図を示す。フォトレジスト２２２を露光するためのフォトマスク（図示せず）は、アイランド２２０に形成するＴＦＴ２００のチャネル領域２００ａを除くアイランド２２０の中央の領域に相当する領域は、光をほぼ完全に遮断するフルマスク部として形成し、前記フルマスク領域以外のアイランド２２０部分と、ドレインバスライン２０２に相当する領域はハーフトーン部として形成する。前記ハーフトーン部は、図示は省略するが、露光機の解像度限界以下の微細な遮光パターンが適宜な間隔をおいて配列された構成である。又は、前記ハーフトーン部は光透過率の低い材料で構成されている。そのため、フォトレジスト２２２としてポジ型フォトレジストを使用するときには、前記ハーフトーン部ではフォトレジスト２２２に対して微少な光量での露光が行われることになり、露光後のフォトレジスト２２２を現像すると、前記ハーフトーン部に対応する領域２２２ｂのフォトレジスト２２２の膜厚はフルマスク部に対応する領域２２２ａの膜厚よりも薄くなる。従って、前記フォトマスクを使用してハーフトーン露光し、かつ現像したフォトレジスト２２２の断面構造は、図１８（ａ）に示すように、前記フォトマスクにおけるフルマスク部で露光した膜厚の厚い領域２２２ａと、ハーフトーン部で露光した膜厚の薄い領域２２２ｂとが混在する階段状の断面構造となる。
【００５９】
そして、このフォトレジスト２２２を使用してＣｒ膜１０６をウェットエッチングすることにより、図１８（ｂ）に示すように、Ｃｒ膜１０６からなるドレイン電極２０５、ソース電極２０６及びドレインバスライン２０２がパターン形成される。
【００６０】
次いで、フォトレジスト２２２をＯ２アッシングして表面側から膜厚を低減すると、図１８（ｂ）に示すように、フォトレジスト２２２は、前記ハーフトーン部に対応して薄く形成されている領域２２２ｂにおいては完全に除去され、下側のＣｒ膜１０６が露出される。なお、前記アッシングによりフォトレジスト２２２における厚く形成された領域２２２ａの膜厚は薄くなるが、依然としてＣｒ膜１０６上にマスクとして残されている。
【００６１】
次に、この残されているフォトレジスト２２２に例えばＮＭＰ（Ｎ−メチル−２−ピロリドン）のような有機溶剤の蒸気を浸透させてフォトレジスト２２２を変形させる有機溶剤リフロー法を使用することにより、図１８（ｃ）に示すようにチャネル領域２００ａを被うように前記フォトレジスト２２２を変形させる。次いで、この変形させたフォトレジスト２２２及び表面に残ったＣｒ膜１０６をマスクとして、ｎ＋型ａ−Ｓｉ膜１０５、真性ａ−Ｓｉ膜１０４をドライエッチングすることによりアイランド２２０を形成する。その後、フォトレジスト２２２を除去し、残されたＣｒ膜１０６をマスクとしてチャネル領域２００ａの上方に存在するｎ＋型ａ−Ｓｉ膜１０５をドライエッチングして除去することにより、ドレイン電極２０５及びソース電極２０６の直下にｎ＋型ａ−Ｓｉ膜１０５からなるオーミック層が形成され、図１８（ｄ）に示すようにＴＦＴ２００が形成される。即ち、１ＰＲ工程で、ＴＦＴ２００とドレインバスライン２０２が形成されることに加え、第２の実施例と比べてエッチング工程が削減できる。
【００６２】
次いで、図１４（ａ）乃至（ｆ）に示すように、プラズマＣＶＤ法により全面にＳｉＮｘからなる保護絶縁膜（パッシベーション膜）１０９を０．１〜０．３μｍの厚さに形成する。その後、前記第１の実施例と同様に、透明絶縁性基板１０１の表面上に、赤色の透明樹脂膜を０．８μｍの厚さに形成し、第３ＰＲ工程において所要のパターンに形成してＲ色カラーフィルタ２３０を形成する。同様に、緑色の透明樹脂膜をＲ色カラーフィルタ２３０と同じ厚さに形成し、第４ＰＲ工程において所要のパターンに形成してＧ色カラーフィルタ２３１を形成する。更に、青色の透明樹脂膜をＲ色カラーフィルタ２３０及びＧ色カラーフィルタ２３１と同じ厚さに形成し、第５ＰＲ工程において所要のパターンに形成してＢ色カラーフィルタ２３２を形成する。各カラーフィルタ２３０乃至２３２の配置パターンは図１に示すとおりである。
【００６３】
そして、図１５（ａ）乃至（ｆ）に示すように、光を遮光する黒色の樹脂膜を形成し、第６ＰＲ工程において、ＲＧＢの各カラーフィルタ２３０乃至２３２の上方に相当する領域とソース電極２０６（図１８（ｂ）参照）の上方に相当する領域の一部とを除く領域を覆うようにパターン形成し、ブラックマトリクス２４０を形成する。なお、ブラックマトリクス２４０はカラーフィルタ２３０乃至２３２を形成する前に形成してもよい。
【００６４】
次いで、図１６（ａ）乃至（ｆ）に示すように、平坦化膜１０７として、無色透明な感光性アクリル樹脂を２．５〜３．０μｍの厚さで全面に形成する。その後、第７ＰＲ工程において、平坦化膜１０７及びパッシベーション膜１０９を順次選択エッチングし、ソース電極２０６を露出するコンタクトホール２２１を形成する。また、同時にゲート端子部２５１においては、平坦化膜１０７、パッシベーション膜１０９及びゲート絶縁膜（ＳｉＮ膜１０３）を順次選択エッチングし、ゲート端子部２５１を露出するゲート端子部コンタクトホール２５２を形成する。また、ドレイン端子部２５１においては、平坦化膜１０７及びパッシベーション膜１０９を順次選択エッチングし、ドレイン端子部２６１を露出するドレイン端子部コンタクトホール２６２を形成する。なお、これらの端子領域には平坦化膜１０７を残さないようにしてもよい。
【００６５】
そして、図９（ａ）乃至（ｆ）に示すように、全面に透明電極膜としてスパッタ法によりＩＴＯ膜１０８を３０〜１００ｎｍの厚さに形成し、第８ＰＲ工程により、このＩＴＯ膜１０８を各カラーフィルタ２３０乃至２３２上の領域を含む所要のパターンに形成し、コンタクトホール２２１を通してソース電極２０６に電気的に接続される画素電極２０３を形成する。また、同時に、ＩＴＯ膜１０８により、ゲート端子部コンタクトホール２５２を含む領域にゲートバスライン２０１に電気的に接続されたゲート端子２５０を形成すると共に、ドレイン端子部コンタクトホール２６２を含む領域にドレインバスライン２０２に電気的に接続されたドレイン端子２６０を形成する。なお、セル工程でのギャップ制御を容易にするために、第９ＰＲ工程（図示せず）において、更に無色透明の感光性アクリル樹脂により柱を形成してもよい。また、本実施例においては、前述の第２ＰＲ工程においてハーフトーン露光法を使用する方法について説明したが、本発明においては、第２ＰＲ工程において、露光量を変えて２回の露光を行う方法を使用してもよい。
【００６６】
その後は、図示は省略するが、表面に配向膜を形成してＣＯＴ基板を形成し、共通電極、配向膜等が形成された対向基板を、前記ＣＯＴ基板に対して微小間隔を介して対向配置して一体化し、前記ＣＯＴ基板と前記対向基板との間に液晶を充填して封止することにより、カラー液晶表示装置を完成する。また、ゲート端子２５０及びドレイン端子２６０には夫々ドライバ回路が電気的に接続される。
【００６７】
本実施例においても、前述の第２の実施例と同様に第２ＰＲ工程においてＤ／Ｉ（ドレイン・アイランド）一括エッチングを行っている。一般にＤ／Ｉ一括エッチングをＴＦＴ基板の製造に用いた場合は、アイランド部の段差が大きくなることにより、特にＩＰＳ（インプレインスイッチング：in plane switching）方式のような横電界により液晶駆動を行う場合において、液晶分子の配向制御が難しくなるという問題点がある。また、パッシベーション膜のカバレッジが劣化するため、ソース・ドレイン電極の構成材料が液晶中に溶出し、液晶表示装置の動作中に表示シミを誘発しやすくなるという問題点が生じる。しかしながら、本実施例においては、前記アイランド部の段差をパッシベーション膜１０９、ブラックマトリクス２４０及び平坦化膜１０７により覆っているため、この段差を低減することができ、前述の問題点を抑制することが可能である。この結果、液晶表示装置の配向制御性及び信頼性が向上する。
【００６８】
なお、前述の第２の実施例と同様に、ブラックマトリクスを構成するアクリルとして、積層構造のａ−Ｓｉ膜に接触したときでもこのａ−Ｓｉ膜を汚染するおそれがない種類のアクリルを使用する場合には、前記ａ−Ｓｉ膜の汚染を防止するために設けているパッシベーション膜を省略することが可能である。
【００６９】
以上説明したように、本発明の第３の実施例においても、第１乃至第８のＰＲ工程によりカラー構成のアクティブマトリクス基板を製造することが可能になる。これにより、従来の９ＰＲ工程の製造方法と比較して１ＰＲ工程の削減が実現でき、低コストなカラー液晶表示装置を提供することが可能になる。また、本発明の第３の実施例に係る液晶表示装置においても、ＲＧＢの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示することができる。
【００７０】
上述の各実施例においては、カラーフィルタ及びブラックマトリクスを、フォトリソグラフィ法により形成する方法について説明したが、カラーフィルタ及びブラックマトリクスは印刷法により形成してもよい。また、ブラックマトリクスを従来例のように画素電極をマスクとした染色により形成したり、ＲＧＢ３色の色重ねにより形成すれば、さらに１ＰＲ工程の削減が実現できる。また、ブラックマトリクスをフォトリソグラフィ法又は印刷法によって形成した後、インクジェット法によりカラーフィルタを形成してもよい。このとき、ブラックマトリクス上に撥水性の透明樹脂によるバンク材を積層し、厚さが約４μｍのブラックマトリクスとバンク材を同時に又は連続してパターン形成する方法が一般的に使用されている。これらの手法を使用する場合には、更に３〜４回のＰＲ工程が省略でき、より一層の低コスト化を図ることができる。
【００７１】
なお、上述の各実施例においては、ゲート電極及びゲートバスラインにＴｉ／Ａｌ膜を、ソース・ドレイン電極及びドレインバスラインにＣｒ膜を用いた例を示したが、本発明はこれに限られるものではなく、前者はＴｉ／Ａｌ／Ｔｉ膜のような３層膜、又はＣｒ膜のような単層膜であってもよく、後者はＴｉ／Ａｌ／Ｔｉ膜のような３層膜であってもよい。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施例に係るアクティブマトリクス型カラー液晶表示装置のＣＯＴ基板の構成を示す一部概略構成図である。
【図２】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。
【図３】本実施例に係るカラー液晶表示装置の製造方法を示す工程フロー図である。
【図４】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法を示す平面図及び断面図である。
【図５】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図４に示す工程の次の工程を示す平面図及び断面図である。
【図６】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図５に示す工程の次の工程を示す平面図及び断面図である。
【図７】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図６に示す工程の次の工程を示す平面図及び断面図である。
【図８】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図７に示す工程の次の工程を示す平面図及び断面図である。
【図９】（ａ）乃至（ｆ）は、本発明の第２の実施例に係るカラー液晶表示装置の構成を示す平面図及び断面図である。
【図１０】本実施例に係るカラー液晶表示装置の製造方法を示す工程フロー図である。
【図１１】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法を示す平面図及び断面図である。
【図１２】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図１１に示す工程の次の工程を示す平面図及び断面図である。
【図１３】（ａ）乃至（ｃ）は、本実施例におけるハーフトーン露光法を示す断面図である。
【図１４】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図１２に示す工程の次の工程を示す平面図及び断面図である。
【図１５】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図１４に示す工程の次の工程を示す平面図及び断面図である。
【図１６】（ａ）乃至（ｆ）は、本実施例に係るカラー液晶表示装置の製造方法において、図１５に示す工程の次の工程を示す平面図及び断面図である。
【図１７】本発明の第３の実施例に係るカラー液晶表示装置の製造方法を示す工程フロー図である。
【図１８】（ａ）乃至（ｄ）は、本実施例におけるハーフトーン露光法及びリフロー法を示す断面図である。
【図１９】従来のＣＯＴ基板の一部断面図である。
【図２０】従来のカラー液晶表示装置の製造方法を示す工程フロー図である。
【符号の説明】
【００７３】
１０１；透明絶縁性基板
１０２；Ｔｉ／Ａｌ膜（ゲート電極膜）
１０３；ＳｉＮ膜（ゲート絶縁膜）
１０４；真性ａ−Ｓｉ膜（半導体層）
１０５；ｎ＋型ａ−Ｓｉ膜（オーミック層）
１０６；Ｃｒ膜
１０７；平坦化膜
１０８；ＩＴＯ膜
１０９；パッシベーション膜
２００；ＴＦＴ
２０１；ゲートバスライン
２０２；ドレインバスライン
２０３；画素電極
２０５；ドレイン電極
２０６；ソース電極
２１０；ゲート電極
２２０；アイランド
２２１；コンタクトホール
２３０乃至２３２；カラーフィルタ
２４０；ブラックマトリクス
２５０；ゲート端子
２５１；ゲート端子部
２５２；ゲート端子部コンタクトホール
２６０；ドレイン端子
２６１；ドレイン端子部
２６２；ドレイン端子部コンタクトホール
【図１】
0003662917.tif 000002
【図２】
0003662917.tif 000003
【図３】
0003662917.tif 000004
【図４】
0003662917.tif 000005
【図５】
0003662917.tif 000006
【図６】
0003662917.tif 000007
【図７】
0003662917.tif 000008
【図８】
0003662917.tif 000009
【図９】
0003662917.tif 000010
【図１０】
0003662917.tif 000011
【図１１】
0003662917.tif 000012
【図１２】
0003662917.tif 000013
【図１３】
0003662917.tif 000014
【図１４】
0003662917.tif 000015
【図１５】
0003662917.tif 000016
【図１６】
0003662917.tif 000017
【図１７】
0003662917.tif 000018
【図１８】
0003662917.tif 000019
【図１９】
0003662917.tif 000020
【図２０】
0003662917.tif 000021