(57)【特許請求の範囲】
【請求項１】
(a) 半導体基板上に第１導電膜、高誘電膜及び第２導電膜を順次に形成する段階と、
(b) 前記第１導電膜、高誘電膜及び第２導電膜を順番に蝕刻してキャパシタ電極パターンを形成する段階と、
(c) キャパシタ電極パターンの形成された結果物の全面を６００〜８００℃の温度且つ非酸化雰囲気で熱処理して前記蝕刻時発生した損傷を治癒し、第１導電膜パターン、高誘電膜パターン及び第２導電膜パターンのそれぞれの界面を安定化させる熱処理段階と、
(d) 前記熱処理段階によって得られた結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、
(e) 前記絶縁膜をエッチバックして前記キャパシタ電極パターンの両側面に絶縁膜スペーサを形成する段階とを具備することを特徴とする高誘電体キャパシタの製造方法。
【請求項２】
前記第１導電膜は耐酸化性物質から形成されることを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
【請求項３】
前記耐酸化性物質はPt,Ru,Ir,Pd のうち選択された何れか一つであることを特徴とする請求項２に記載の高誘電体キャパシタの製造方法。
【請求項４】
前記(a) 段階の前に、導電性プラグを形成する段階及び拡散防止膜を形成する段階を更に具備することを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
【請求項５】
前記拡散防止膜はチタン窒化膜(TiN) とルテニウム酸化膜(RuO2)のうち選択された何れか一つから形成されることを特徴とする請求項４に記載の高誘電体キャパシタの製造方法。
【請求項６】
前記高誘電膜はBaTiO3,PbTiO3,SrTiO3,Pb(Zr,Ti)O3,(Ba,Sr)TiO3のうち選択された何れか一つから形成されることを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
【請求項７】
前記(e) 段階以後、前記絶縁膜スペーサと第２導電膜パターンの上に第３導電膜を蒸着した後、パタニングする段階を更に具備することを特徴とする請求項１に記載の高誘電体キャパシタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は超高集積半導体装置の製造方法に係り、特に漏れ電流の増加が防止されて信頼度の向上された高誘電体キャパシタを製造する方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)の集積度が２５６Ｍビット以上に増加するに伴い、キャパシタの有効面積も段々減少されて、既存のNO(Nitride/Oxide) 膜やTa2O5 のような誘電膜を以っては所望するキャパシタンスを確保し難くなりつつある。従って、キャパシタの有効面積を増加させるために、シリンダ型又はフィン型のようにストリッジ電極の立体化が行われている。
【０００３】
しかしながら、シリンダ型又はフィン型のようなキャパシタはその構造が複雑であり、製造工程も大変難しいために、経済性及び信頼度に劣る問題点がある。このようなキャパシタ構造の複雑さによる問題点を解決するために、約１０年前から高誘電膜に対する研究が行われつつあった。特に、ペロブスカイト(perovskite)構造の物質、例えばBaTiO3,PbTiO3,SrTiO3（以下、STO という）、Pb(Zr,Ti)O3(以下、PZT という）、(Ba,Sr)TiO3(以下、BST という）等が高誘電膜の材料として注目されている。このような高誘電膜材料の誘電率はNO膜に比べて約１００倍以上高い。従って、キャパシタ構造を簡単なスタック型構造に形成しても十分なキャパシタンスを得ることができるので、製造段階を大幅に省くことができる。
【０００４】
以下、図１乃至図５を参照して高誘電体キャパシタの製造方法を説明する。
図１はトランジスタの形成された半導体基板１０上にポリシリコンプラグ１２を形成する段階を、図２は前記結果物上に拡散防止膜１３と下部電極１４を形成する段階をそれぞれ示している。
次いで、図３のように結果物の全面に絶縁膜１６を蒸着した後、図４に示されるように、異方性乾式蝕刻方法にて前記絶縁膜１６をエッチバックして絶縁膜スペーサ１６ａを形成する。
【０００５】
このように絶縁膜スペーサ１６ａを形成する理由は次の通りである。一般に、後続工程で形成される高誘電膜（図５の１８参照）はスパッタリング方法により蒸着される。何故ならば、蒸着方法が容易な上に、膜の再現性も優秀であり、所望する膜質を簡単に製造できるからである。ところが、スパッタリング方式に蒸着された高誘電膜は基本的にステップカバレージが不良なため、ストリッジ電極の側面に高誘電膜を蒸着することが不可能である。
【０００６】
従って、ストリッジ電極と電極の間に絶縁膜を塗布した後、エッチバックすることによりストリッジ電極の両側面に絶縁膜スペーサ１６ａを形成するのである。
【０００７】
【発明が解決しようとする課題】
ところが、前記絶縁膜スペーサ１６ａの形成時に前記下部電極１４上の絶縁膜１６残留物を完全に取り除くためには過蝕刻を行わなければならない。従って、前記下部電極１４とスペーサ１６ａの間に段差（Ａ）が発生するようになる。
次に、図５のように前記下部電極１４上に高誘電膜１８と上部電極１９を蒸着する。ところが、高誘電膜１８はステップカバレージが低いため、前記下部電極１４の外周の段差（図４のＡ）で被覆力の不良な高誘電膜１８が形成される。従って、ストリッジ電極の外周部分で漏れ電流が増加される問題点が発生する。
【０００８】
本発明は前述した従来の問題点を解決するために案出されたものであり、制作が容易で、電気的な特性の改善された高誘電体キャパシタの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために本発明の高誘電体キャパシタは、(a) 半導体基板上に第１導電膜、高誘電膜及び第２導電膜を順次に蒸着する段階と、(b) 前記第１導電膜、高誘電膜及び第２導電膜を順番に蝕刻してキャパシタ電極パターンを形成する段階と、(c) キャパシタ電極パターンの形成された結果物の全面を６００〜８００℃の温度且つ非酸化雰囲気で熱処理して前記蝕刻時発生した損傷を治癒し、第１導電膜パターン、高誘電膜パターン及び第２導電膜パターンのそれぞれの界面を安定化させる熱処理段階と、(d) 前記熱処理段階によって得られた結果物の全面に絶縁膜を所定の厚さで蒸着する段階と、(e) 前記絶縁膜をエッチバックして前記キャパシタ電極パターンの両側面に絶縁膜スペーサを形成する段階とを具備することを特徴とする。
【００１０】
本発明による前記第１導電膜は耐酸化性物質から形成されることが望ましく、前記耐酸化性物質はPt,Ru,Ir,Pd のうち選択された何れか一つであることが望ましい。
かつ、前記(a) 段階の前に、導電性プラグを形成する段階及び拡散防止膜を形成する段階を更に具備し、前記拡散防止膜はチタン窒化膜(TiN) とルテニウム酸化膜(RuO2)のうち選択された何れか一つから形成されることが望ましい。
【００１１】
かつ、前記高誘電膜はBaTiO3,PbTiO3,STO,PZT,BST のうち選択された何れか一つから形成されることが望ましい。
【００１２】
かつ、前記(e) 段階以後、前記絶縁膜スペーサと第２導電膜パターンの上に第３導電膜を蒸着した後、パタニングする段階を更に具備することもできる。
本発明によると、上部電極パターンを形成した後、絶縁膜スペーサを形成することにより、下部電極パターンの外周部に発生した段差の問題点が解決される。従って、下部電極の外周で漏れ電流が発生することが防止されて、優れた電気的特性を有する高誘電体キャパシタを得ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を添付した図面に基づき更に詳細に説明する。
図６を参照すると、半導体基板１０に局部酸化（ＬＯＣＯＳ）方式にて素子分離領域２２を形成する。次いで、ゲート電極２３を形成した後、不純物をイオン注入してソース／ドレイン領域を形成することによりトランジスタを完成する。次に、ゲート電極２３の間にパッド電極２４を形成してから、素子の絶縁及び平坦化のための層間絶縁膜２６を形成する。前記層間絶縁膜２６はＣＶＤ(Chemical Vapor Deposition) を用いたＢＰＳＧ(Boro-Phosphorous Silica Glass) やシリコン酸化膜を用いて形成する。前記層間絶縁膜２６を蝕刻してパッド電極２４を露出させるコンタクトホールを形成した後、コンタクトホールに多結晶シリコンを埋立てて、フラグ２８を形成する。この際、多結晶シリコンを埋立てる前に、コンタクトホールの側壁を保護するために窒化膜等を用いてスペーサ２７を形成することもできる。
【００１４】
引き続き、スパッタリング方法にて拡散防止膜３１、下部電極３２、高誘電膜３３及び上部電極３４を順次に積層する。前記拡散防止膜３１は半導体基板１０及びポリシリコンフラグ２８等の導電物質にドーピングされている不純物又はシリコンが下部電極３２に拡散されることを防止するために形成し、主にチタン窒化膜(TiN) 又はルテニウム酸化膜(RuO2)とから形成する。
【００１５】
かつ、前記下部電極３２は白金(Pt), ルテニウム(Ru), イリジウム(Ir), パラジウム(Pd)のような耐酸化性物質から形成する。
かつ、前記高誘電膜３３はBaTiO3,PbTiO3,STO,PZT,BST のうち選択された何れか一つから形成される。
図７を参照すると、所定のマスクパターン（ＰＲ）を用いて前記上部電極３４、高誘電膜３３、下部電極３２及び拡散防止膜３１を異方性乾式方法にて順番に蝕刻して各セル単位で分離されたキャパシタの電極パターン３１Ａ、３２Ａ、３３Ａおよび３４Ａを形成する。
【００１６】
前記マスクパターン（ＰＲ）を取り除いた後、前記異方性乾式蝕刻により招かれ得る高誘電膜の蝕刻損傷を防止し、前記高誘電膜の電極パターン３３Ａと上部電極パターン３４Ａとの界面安定化のために、かつ高誘電膜の誘電率を高めるために、約６００〜８００℃、望ましくは約７５０℃の高温で非酸化性雰囲気、例えばN2雰囲気下で熱処理工程を行うこともできる。
【００１７】
次に、図８に示すように、前記キャパシタ電極パターン３１Ａ、３２Ａ、３３Ａおよび３４Ａが十分に塗布され得る程度の厚さで絶縁膜３６を蒸着する。この際、前記絶縁膜３６として、シリコン酸化膜、ＳＯＧ(spin on glass) 膜又はシリコン窒化膜を用いることができる。
次いで、前記上部電極パターン３４Ａ上に塗布されている絶縁膜３６が全部取り除かれ得るようにエッチバック工程を施し、図９のように絶縁膜スペーサ３６ａを形成する。この際、前記上部電極パターン３４Ａの下部に形成された高誘電膜パターン３３Ａの表面を前記エッチバック工程の終末点として用いる。図９を参照すると、過蝕刻により上部電極パターン３４Ａの外周部に段差（Ｂ）が発生したが、このような段差（Ｂ）は素子の電気的特性に全然影響を及ぼさない。
【００１８】
最終的に、前記結果物の全面に電極物質を蒸着した後、前記電極物質をセル単位でパタニングして、図１０のように電極物質パターン４４Ａを形成してキャパシタを完成した。
即ち、本発明による高誘電体キャパシタ製造方法は、下部電極パターンのみを形成した後、絶縁膜スペーサを形成した従来技術とは異なり、上部電極パターン３４Ａまで形成した後、絶縁膜スペーサ３６ａを形成するので、従来の高誘電体キャパシタ製造方法と区別される。従って、従来技術では下部電極パターンの外周部に段差（図４のＡ参照）が形成される反面、本発明では上部電極パターン３４Ａの外周部に段差（図９のＢ参照）が形成される。従って、漏れ電流が減少し、優れた電気的な特性を有する高誘電体キャパシタを製造することができる。
【００１９】
【発明の効果】
本発明による高誘電体キャパシタ製造方法は、下部電極パターンのみを形成した後、絶縁膜スペーサを形成した従来技術とは異なり、上部電極パターンまで形成した後、絶縁膜スペーサを形成することにより、漏れ電流が減少し、優れた電気的な特性を有する高誘電体キャパシタを製造することができる。
【００２０】
本発明は前記実施例に限られず、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図２】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図３】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図４】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図５】従来の技術による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図６】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図７】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図８】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図９】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【図１０】本発明による高誘電体キャパシタの製造方法を各段階別に順次に示した断面図である。
【符号の説明】
１０    半導体基板
２２    素子分離領域
２３    ゲート電極
２４    パッド電極
２６    層間絶縁膜
２７    スペーサ
２８    フラグ
３１    拡散防止膜
３２    下部電極（第１導電膜）
３３    高誘電膜
３４    上部電極（第２導電膜）
３６    絶縁膜
３６ａ  絶縁膜スペーサ
４４Ａ  電極物質パターン
【図１】
0003636846.tif 000002
【図２】
0003636846.tif 000003
【図３】
0003636846.tif 000004
【図４】
0003636846.tif 000005
【図５】
0003636846.tif 000006
【図６】
0003636846.tif 000007
【図７】
0003636846.tif 000008
【図８】
0003636846.tif 000009
【図９】
0003636846.tif 000010
【図１０】
0003636846.tif 000011