(57)【特許請求の範囲】
【請求項１】
電源端子と負荷が接続される出力端子との間に前記負荷に対するハイサイドスイッチとして設けられたＮチャネル型の第１のトランジスタと、
前記電源端子と前記出力端子との間に接続された電位設定用抵抗と、
前記出力端子の電圧を検出しその検出された出力電圧と基準電圧とを比較することにより駆動状態を検出する駆動状態検出回路と、
前記第１のトランジスタのゲート・ソース間に接続され、ソース側からゲート側へ通電状態となることによりゲート・ソース間を過電圧から保護する保護回路と、
前記第１のトランジスタのゲート・ソース間に接続されたＰＮＰ形またはＰチャネル型の第２のトランジスタと、
前記第１のトランジスタに対するオン指令が与えられた場合に、前記第１のトランジスタのゲートにオン駆動電圧を印加するオン駆動回路と、
前記第１のトランジスタに対するオフ指令が与えられた場合に、前記第２のトランジスタに対し、当該第２のトランジスタをオン駆動するのに必要な電流であって且つ当該電流による前記電位設定用抵抗の電圧降下が前記電源端子の電圧と前記基準電圧との差電圧よりも小さくなるような電流を出力する電流供給回路とを備えて構成されていることを特徴とする負荷駆動回路。
【請求項２】
前記第１のトランジスタのゲート・ソース間に、前記第２のトランジスタにより駆動されるＮＰＮ形またはＮチャネル型の第３のトランジスタが接続されていることを特徴とする請求項１記載の負荷駆動回路。
【請求項３】
前記第１のトランジスタとして、ＦＥＴに替えてＮＰＮ形のバイポーラトランジスタを用いたことを特徴とする請求項１または２記載の負荷駆動回路。
【請求項４】
負荷が接続される出力端子と電源端子との間に前記負荷に対するロウサイドスイッチとして設けられたＰチャネル型の第１のトランジスタと、
前記出力端子と前記電源端子との間に接続された電位設定用抵抗と、
前記出力端子の電圧を検出しその検出された出力電圧と基準電圧とを比較することにより駆動状態を検出する駆動状態検出回路と、
前記第１のトランジスタのソース・ゲート間に接続され、ゲート側からソース側へ通電状態となることによりソース・ゲート間を過電圧から保護する保護回路と、
前記第１のトランジスタのソース・ゲート間に接続されたＮＰＮ形またはＮチャネル型の第２のトランジスタと、
前記第１のトランジスタに対するオン指令が与えられた場合に、前記第１のトランジスタのゲートにオン駆動電圧を印加するオン駆動回路と、
前記第１のトランジスタに対するオフ指令が与えられた場合に、前記第２のトランジスタに対し、当該第２のトランジスタをオン駆動するのに必要な電流であって且つ当該電流による前記電位設定用抵抗の電圧降下が前記基準電圧よりも小さくなるような電流を出力する電流供給回路とを備えて構成されていることを特徴とする負荷駆動回路。
【請求項５】
前記第１のトランジスタのソース・ゲート間に、前記第２のトランジスタにより駆動されるＰＮＰ形またはＰチャネル型の第３のトランジスタが接続されていることを特徴とする請求項４記載の負荷駆動回路。
【請求項６】
前記第１のトランジスタとして、ＦＥＴに替えてＰＮＰ形のバイポーラトランジスタを用いたことを特徴とする請求項４または５記載の負荷駆動回路。
【請求項７】
前記電流供給回路は、前記第１のトランジスタに対するオフ指令が与えられた場合に定電流を出力する定電流回路であることを特徴とする請求項１ないし６の何れかに記載の負荷駆動回路。
【請求項８】
前記電流供給回路は、前記第１のトランジスタに対するオフ指令が与えられた場合に前記第２のトランジスタのベースまたはゲートを抵抗を介して所定電位に接続するように構成されていることを特徴とする請求項１ないし６の何れかに記載の負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷の断線、短絡などの異常状態を検出する手段を備えた負荷駆動回路に関する。
【０００２】
【発明が解決しようとする課題】
図５は、車両に搭載された電子制御装置などにおいて従来から用いられている負荷駆動回路の電気的構成を示している。この図５において、ＩＣとして構成された負荷駆動回路１の電源端子２、３には、それぞれバッテリ４の正極端子、負極端子が接続されており、出力端子５とバッテリ４の負極端子との間には負荷６が接続されている。電源端子２と出力端子５との間には、出力端子５をプルアップするための抵抗７が外付けされている。
【０００３】
電源端子２と出力端子５との間には、Ｎチャネル型のＭＯＳトランジスタ８が接続され、そのゲート・ソース間にはゲートへの逆電圧印加を防止するためのダイオード９が接続されている。ゲートには昇圧回路１０からスイッチ回路１１を介して昇圧電圧Ｖｃｐが印加されるようになっており、そのスイッチ回路１１は入力端子１２に入力される指令信号Ｓａに応じてオンまたはオフするようになっている。ゲートと電源端子３との間には、抵抗１３と指令信号Ｓａによりオンオフ制御されるＮＰＮ形のトランジスタ１４とが直列に接続されている。また、出力端子５の電圧（出力電圧Ｖｏ）と基準電圧Ｖｒとを比較するコンパレータ１５が設けられている。
【０００４】
この構成において、指令信号ＳａがＨレベルの場合には、スイッチ回路１１がオン、トランジスタ１４がオフとなり、ＭＯＳトランジスタ８がオンして負荷６に通電され、指令信号ＳａがＬレベルの場合には、スイッチ回路１１がオフ、トランジスタ１４がオンとなり、ＭＯＳトランジスタ８がオフして負荷６が断電される。
【０００５】
また、上記外付けの抵抗７とコンパレータ１５とを備えているため、負荷６の断線異常や短絡異常などの検出が可能となる。例えば、ＭＯＳトランジスタ８がオフしている時、出力電圧Ｖｏは、負荷６が正常に接続されていれば０Ｖに近い値となり、負荷６が断線していればバッテリ電圧ＶＢに近い値となる。従って、基準電圧Ｖｒを両電圧の中間付近の値に設定することにより、指令信号Ｓａとコンパレータ１５から出力される比較信号Ｓｃとに基づいて負荷６の断線状態を検出できる。
【０００６】
ところで、ＭＯＳトランジスタ８がオフしている時、負荷６の接続状態に応じて以下の経路を通して電流が流れる。
▲１▼負荷６の断線時
バッテリ４の正極端子から抵抗７、出力端子５、ダイオード９、抵抗１３、トランジスタ１４、電源端子３を介してバッテリ４の負極端子に至る経路
▲２▼負荷６の非断線時
バッテリ４の正極端子から抵抗７、負荷６を介してバッテリ４の負極端子に至る経路
【０００７】
負荷６の断線時に上記▲１▼の経路で電流が流れると、抵抗７による電圧降下によって出力電圧Ｖｏが低下する。この電圧降下が大きくなると、出力電圧Ｖｏが基準電圧Ｖｒ以下に低下するため、コンパレータ１５の比較信号Ｓｃが非断線状態を示すＬレベルに反転してしまう。この誤検出を防止するためには、抵抗７の抵抗値を抵抗１３の抵抗値に比べ小さく設定する必要がある。しかしながら、抵抗７の抵抗値を小さくすると、負荷６の非断線時に上記▲２▼の経路により負荷６に流れる電流が増加し、ＭＯＳトランジスタ８がオフしているにもかかわらず負荷６が通電に応じた動作をする虞が生じる。また、負荷駆動回路１の消費電流も増加してしまう。
【０００８】
こうした誤検出や誤動作を防止するために、抵抗７の抵抗値を比較的大きく設定し、これに合わせて抵抗１３の抵抗値も大きく設定する方法が考えられる。しかし、この方法ではＭＯＳトランジスタ８のゲート容量から電荷を引く抜く経路のインピーダンスが高くなるため、ＭＯＳトランジスタ８のターンオフ時間が増大し、負荷駆動動作が低速化するとともにＭＯＳトランジスタ８のスイッチング損失が増大するという不都合が生じる。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、負荷の断線などの異常状態を確実に検出でき、しかも高速且つ低消費電力での駆動が可能な負荷駆動回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、第１のトランジスタに対するオン指令が与えられると、電流供給回路により第２のトランジスタがオフとされ、オン駆動回路が第１のトランジスタのゲートにオン駆動電圧を印加する。また、第１のトランジスタに対するオフ指令が与えられると、電流供給回路により第２のトランジスタがオンとされ、この第２のトランジスタを介して第１のトランジスタのゲート容量の電荷が放電される。
【００１１】
第１のトランジスタがオフしている場合、電源端子と出力端子との間に接続された電位設定用抵抗は、出力端子の電位を電源端子の電位方向に引き上げて固定するように作用する。この作用により、出力電圧は、負荷が正常に接続されている場合には０Ｖに近い値となり、負荷が断線している場合には電源電圧に近い値となる。駆動状態検出回路は、この出力電圧と基準電圧とを比較することにより、負荷の駆動状態を検出することができる。
【００１２】
第１のトランジスタに対するオフ指令が与えられた場合、電流供給回路は第２のトランジスタをオン駆動するのに必要な電流を供給する。負荷の断線時において、この電流は電源から電位設定用抵抗、出力端子、保護回路、第２のトランジスタまたはこれに付随する回路を介して流れるため、電位設定用抵抗に電圧降下が生じて出力電圧が低下する。しかし、この電流は第２のトランジスタをオン駆動するための制御電流（例えばベース電流）であるため、実際に第２のトランジスタを通して流し得る電流（例えばコレクタ電流）に比べて十分に小さくでき、負荷の断線時において出力電圧を基準電圧よりも高く維持することができる。
【００１３】
これにより、負荷の断線などの異常状態を確実に検出できる。また、第１のトランジスタのオフ動作時において、第２のトランジスタを通して十分な電流を流すことができるため、第１のトランジスタのターンオフ時間を短縮できる。さらに、第２のトランジスタをオン駆動するために電流供給回路が出力する電流が小さいため、消費電流を低減できる。
【００１４】
請求項２に記載した手段によれば、第１のトランジスタのオフ駆動時にそのゲート電荷を引き抜く回路が第２、第３のトランジスタの２段構成となっているので、これら第２、第３のトランジスタをオン駆動するために必要となる電流を一層小さくできる。これにより、負荷の断線時における基準電圧に対する出力電圧のマージンを一層大きく確保でき、より確実に異常状態を検出可能となる。また、消費電流をより低減できる。
【００１５】
なお、第１のトランジスタとしてＮチャネル型のＦＥＴに替えてＮＰＮ形のバイポーラトランジスタを用いた請求項３に記載した手段によっても、請求項１と同様の作用および効果を得られる。
【００１６】
請求項４、５、６に記載した手段は、Ｐチャネル型またはＰＮＰ形の第１のトランジスタをロウサイドスイッチとして用いた構成を採用しているが、請求項１、２、３に記載した手段と実質的に同じものであり、これらと同様の作用および効果を有する。
【００１７】
請求項７に記載した手段によれば、第２のトランジスタは定電流でオン駆動されるため、負荷の断線時における電位設定用抵抗の電圧降下を一定化できる。  請求項８に記載した手段によれば、電流供給回路の構成が簡単となる。
【００１８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について負荷駆動回路の電気的構成を示す図１を参照しながら説明する。
図１に示す負荷駆動回路２１はＩＣとして構成されており、車両に搭載された電子制御装置（ＥＣＵ）に用いられて電磁弁のソレノイドコイル、リレーコイル、ランプ、発光ダイオードなどの負荷２２を駆動するものである。図１には１チャンネル分の負荷駆動回路のみが示されているが、実際のＩＣには多数チャンネル分の負荷駆動回路が形成されている。
【００１９】
ＩＣの正側の電源端子２３、２４にはバッテリ２５（電源に相当）の正極端子が接続され、ＩＣの負側の電源端子２６（グランド端子）にはバッテリ２５の負極端子が接続されている。また、出力端子２７とバッテリ２５の負極端子との間には上述した負荷２２が接続されている。電源端子２３と出力端子２７との間には、負荷駆動回路２１の一部をなす抵抗２８（電位設定用抵抗に相当）が外付けされている。さらに、ＩＣの端子２９には図示しない制御装置から指令信号Ｓａが入力され、ＩＣの端子３０から当該制御装置へは比較信号Ｓｃが出力されるようになっている。
【００２０】
ＩＣとしての負荷駆動回路２１は以下のように構成されている。
バッテリ電圧ＶＢの供給を受けて動作するコンパレータ３１（駆動状態検出回路に相当）は、非反転入力端子に入力される出力端子２７の電圧（以下、出力電圧Ｖｏと称す）と反転入力端子に入力される基準電圧Ｖｒとの比較信号Ｓｃを端子３０を介して外部に出力するようになっている。この基準電圧Ｖｒは、後述する異常状態の検出が正常に行われるような値、例えば０Ｖとバッテリ電圧ＶＢとの中間的な値に設定されている。
【００２１】
電源端子２３と出力端子２７との間には、負荷２２に対してハイサイドスイッチとして機能するＮチャネル型ＭＯＳトランジスタ３２（第１のトランジスタに相当）のドレイン・ソース間と図示極性のダイオード３３とが並列に接続されている。ＭＯＳトランジスタ３２のゲート・ソース間には、ゲート側をカソードとしソース側をアノードとするダイオード３４（保護回路に相当）と、カソード同士が接続されたツェナーダイオード３５、３６とがそれぞれ接続されている。
【００２２】
さらに、ＭＯＳトランジスタ３２のゲート・ソース間には、ＰＮＰ形トランジスタ３７（第２のトランジスタに相当）のエミッタ・コレクタ間と抵抗３８とが直列に接続されるとともに、抵抗３９とＮＰＮ形トランジスタ４０（第３のトランジスタに相当）のコレクタ・エミッタ間とが直列に接続されている。ここで、トランジスタ４０のベースはトランジスタ３７のコレクタに接続されており、トランジスタ３７のエミッタ・ベース間には抵抗４１が接続されている。なお、抵抗４１はトランジスタ３７の誤動作を防止するために設けられるものなので、必要に応じて付加すれば良い。
【００２３】
トランジスタ３７のベースと電源端子２６との間には定電流回路４２（電流供給回路に相当）が接続されている。この定電流回路４２は、指令信号ＳａがＬレベルの期間すなわちＭＯＳトランジスタ３２のオフ指令が入力されている期間、トランジスタ３７にベース電流を供給するものである。ここで、トランジスタ４３、４４および抵抗４５はカレントミラー回路４６を構成しており、その共通ベース線は抵抗４７を介して電源端子２３に接続されている。また、カレントミラー回路４６の入力側のトランジスタ４３のコレクタには定電流回路４８が接続されており、出力側のトランジスタ４４のコレクタは抵抗４９を介してトランジスタ３７のベースに接続されている。
【００２４】
トランジスタ４３にはトランジスタ５０が並列に接続され、このトランジスタ５０のベースにはバッファ回路５１と抵抗５２とを介して指令信号Ｓａが与えられるようになっている。トランジスタ５０は、指令信号Ｓａに応じてカレントミラー回路４６の動作を制御するスイッチ回路として動作する。
【００２５】
なお、カレントミラー回路４６の共通ベース線を抵抗４７を介して電源端子２３に接続するのは、電源端子２３にのみバッテリ電圧ＶＢが印加され電源端子２４が開放されている場合において、ＭＯＳトランジスタ３２のゲート電位が不定となることを防止するためである。
【００２６】
さて、ＭＯＳトランジスタ３２のゲートにはオン駆動回路５３が接続されている。このオン駆動回路５３は、指令信号ＳａがＨレベルの期間すなわちＭＯＳトランジスタ３２のオン指令が入力されている期間、ＭＯＳトランジスタ３２のゲートに十分なオン駆動電圧を印加するものであり、昇圧回路５４とスイッチ回路５５とから構成されている。
【００２７】
昇圧回路５４は、チャージポンプ回路から構成されており、電源端子２４に入力されるバッテリ電圧ＶＢを昇圧し、そのバッテリ電圧ＶＢよりも少なくともＭＯＳトランジスタ３２のしきい値電圧Ｖｔ以上高い昇圧電圧Ｖｃｐを出力するようになっている。
【００２８】
スイッチ回路５５は、昇圧回路５４とＭＯＳトランジスタ３２のゲートとの間に介在し、指令信号ＳａがＨレベルの期間昇圧回路５４からゲートに対して一定電流を供給するようになっている。ここで、トランジスタ５６と５７およびトランジスタ５８と５９は、それぞれカレントミラー回路６０および６１を構成している。定電流回路６２の出力電流はこれらカレントミラー回路６０および６１により折り返され、トランジスタ５９からダイオード６３を介してＭＯＳトランジスタ３２のゲートに与えられるようになっている。
【００２９】
トランジスタ５６にはトランジスタ６４が並列接続されており、そのベースと電源端子２６との間にはトランジスタ６５のコレクタ・エミッタ間が接続されている。トランジスタ６５のコレクタには定電流回路６６が接続され、ベースにはバッファ回路５１と抵抗６７とを介して指令信号Ｓａが与えられるようになっている。なお、上記定電流回路４８、６２、６６は、昇圧電圧Ｖｃｐを電源電圧として動作するようになっている。
【００３０】
次に、負荷駆動回路２１の動作について、指令信号ＳａがＨレベルの場合とＬレベルの場合とに分けて説明する。
（１）指令信号ＳａがＨレベルの場合
定電流回路４２において、トランジスタ５０がオンとなり、カレントミラー回路４６がオフ状態となる。これによりトランジスタ３７のベース電流が０となり、トランジスタ３７、４０がオフとなる。一方、オン駆動回路５３において、トランジスタ６５がオン、トランジスタ６４がオフとなり、定電流回路６２の出力電流はカレントミラー回路６０、６１により折り返されて、昇圧回路５４からＭＯＳトランジスタ３２のゲートに流れ込む。
【００３１】
その結果、ＭＯＳトランジスタ３２は線形領域においてオン動作し、負荷２２、ＭＯＳトランジスタ３２などに短絡や断線などの異常がない場合には、出力電圧Ｖｏがバッテリ電圧ＶＢに近い値となって負荷２２が通電状態となる。この時、コンパレータ３１はＨレベルの比較信号Ｓｃを出力する。図示しない制御装置は、自ら出力する指令信号Ｓａ（Ｈレベル）と負荷駆動回路２１から入力した比較信号Ｓｃ（Ｈレベル）とに基づいて、負荷２２の駆動状態が正常であることを認識することができる。
【００３２】
これに対し、例えば負荷２２が短絡している場合には、出力電圧Ｖｏが基準電圧Ｖｒよりも低下するため、コンパレータ３１はＬレベルの比較信号Ｓｃを出力する。その結果、上記制御装置は負荷２２の駆動状態が異常であることを認識することができる。
【００３３】
（２）指令信号ＳａがＬレベルの場合
オン駆動回路５３において、トランジスタ６５がオフ、トランジスタ６４がオンとなり、カレントミラー回路６０がオフ状態となる。これによりカレントミラー回路６１に電流が流れず、昇圧回路５４とＭＯＳトランジスタ３２のゲートとの間は実質的に遮断状態となる。
【００３４】
一方、定電流回路４２において、トランジスタ５０がオフとなるため定電流回路４８の出力電流はカレントミラー回路４６で折り返されてトランジスタ３７のベース電流となる。これにより、トランジスタ３７は、そのベース電流のｈＦＥ倍のコレクタ電流を流し得るオン状態となる。さらに、そのコレクタ電流はトランジスタ４０のベース電流となるため、トランジスタ４０はさらにそのｈＦＥ倍のコレクタ電流を流すことができる。その結果、ＭＯＳトランジスタ３２のゲート容量に充電されていた電荷は、主として抵抗３９とトランジスタ４０とからなる低インピーダンスの放電回路を通して急速に放電され、ＭＯＳトランジスタ３２は短時間でオフとなって負荷２２は断電状態に移行する。
【００３５】
この放電時間は、定電流回路４２が出力する電流値Ｉａと抵抗３９の抵抗値Ｒ３９とに基づいてほぼ決定され、電流値Ｉａが大きいほどあるいは抵抗値Ｒ３９が小さいほど短くなる。抵抗値Ｒ３９は０Ωとしても良い。また、電流値Ｉａは、上述したようにトランジスタ４０を介して流れる放電電流のほぼ１／ｈＦＥ２の大きさとすることができる。トランジスタ３７、４０を駆動するための電流値Ｉａの下限値は、抵抗４１の抵抗値をＲ４１、トランジスタ３７のベース・エミッタ間電圧をＶＢＥとすれば次の（１）式により決められる。
Ｉａ＞ＶＢＥ／Ｒ４１                                        …（１）
【００３６】
ＭＯＳトランジスタ３２のオフ状態において、負荷２２、ＭＯＳトランジスタ３２などに短絡や断線などの異常がない場合には、出力電圧Ｖｏは０Ｖに近い値となる。これは、抵抗２８の抵抗値Ｒ２８が負荷２２の抵抗値Ｒ２２よりも高く設定されているためである。この場合、コンパレータ３１が非断線状態を示すＬレベルの比較信号Ｓｃを出力をするための条件は次の（２）式で示される。
ＶＢ×Ｒ２２／（Ｒ２２＋Ｒ２８）＜Ｖｒ                        …（２）
【００３７】
これに対し、負荷２２が断線している場合には、抵抗２８によって出力端子２７の電位が引き上げられる。しかし、この場合にはバッテリ２５から抵抗２８、出力端子２７、ダイオード３４、トランジスタ３７のエミッタ・ベース間を介して定電流回路４２に至る経路、あるいはバッテリ２５から抵抗２８、出力端子２７、抵抗３８、トランジスタ３７のコレクタ・ベース間を介して定電流回路４２に至る経路で上述した電流Ｉａが流れる。この電流Ｉａによって抵抗２８に電圧降下が生じ、その分だけ出力電圧Ｖｏが低下する。コンパレータ３１が断線状態を示すＨレベルの比較信号Ｓｃを出力をするための条件は次の（３）式で示される。
Ｉａ×Ｒ２８＜（ＶＢ−Ｖｒ）                              …（３）
【００３８】
従って、指令信号ＳａがＬレベルの場合に負荷２２の断線状態を確実に検出するためには、まず負荷２２が正常に接続されている状態において（２）式に従って抵抗２８の抵抗値Ｒ２８を決定し、次に（１）式と（３）式とに従って定電流回路４２が出力する電流値Ｉａを決定すれば良い。
【００３９】
以上説明したように、本実施形態によれば、出力端子２７を抵抗２８によって電源端子２３にプルアップした上で、出力電圧Ｖｏと基準電圧Ｖｒとの比較信号Ｓｃを出力するように構成したので、負荷駆動回路２１に対し指令信号Ｓａを与える制御装置は、その指令信号Ｓａと比較信号Ｓｃとに基づいて負荷２２やＭＯＳトランジスタ３２などの異常状態を検出することができる。また、ＭＯＳトランジスタ３２のゲート・ソース間には、ダイオード３４とツェナーダイオード３５、３６とが接続されているので、正、負の過大電圧からゲートを保護することができる。
【００４０】
上記抵抗２８とダイオード３４とを接続したことにより、ＭＯＳトランジスタ３２をオフ駆動するために必要となる電流Ｉａが抵抗２８に流れ、ＭＯＳトランジスタ３２のオフ駆動時、特に負荷２２の断線時において出力電圧Ｖｏを低下させる。本実施形態では、オフ駆動に必要な電流ＩａはＭＯＳトランジスタ３２のゲート・ソース間に接続されたトランジスタ３７のベース電流であるため、電流値Ｉａを（３）式を満足する値に設定しても、トランジスタ３７にはＭＯＳトランジスタ３２を急速にオフするのに十分なコレクタ電流が流れる。さらに、本実施形態ではトランジスタ３７と４０との２段構成とされているので、電流値Ｉａを一層小さく設定することが可能となる。
【００４１】
これにより、負荷２２の断線時において電流Ｉａによる抵抗２８の電圧降下をより小さくでき、基準電圧Ｖｒに対する出力電圧Ｖｏの電圧マージンが高まってより確実に異常状態を検出できる。また、オフ駆動に必要な電流Ｉａが小さいため消費電流を低減できる。さらに、トランジスタ３７、４０からなる放電回路は、ほぼ（Ｉａ×ｈＦＥ２）の放電電流を流すことができるので、ＭＯＳトランジスタ３２のターンオフ時間を短縮することができ、スイッチング損失を低減することができる。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について負荷駆動回路の電気的構成を示す図２を参照しながら説明する。
図２に示す負荷駆動回路６８は、図１に示した負荷駆動回路２１における定電流回路４２を抵抗回路６９に置き替えた構成となっている。その他の構成部分は負荷駆動回路２１と同じである。ただし、図２においてはオン駆動回路５３内のスイッチ回路５５を簡略化して示している。
【００４３】
抵抗回路６９（電流供給回路に相当）は、指令信号ＳａがＬレベルの期間トランジスタ３７にベース電流を供給するものである。トランジスタ３７のベースと０Ｖの電位を持つ電源端子２６との間には、抵抗７０とスイッチ回路７１とが直列に接続されており、スイッチ回路７１は、インバータ回路７２により論理反転された指令信号Ｓａによってオンまたはオフされるようになっている。スイッチ回路７１はトランジスタを主体として構成されている。
【００４４】
指令信号ＳａがＬレベルの期間、スイッチ回路５５がオフ、スイッチ回路７１がオンとなり、抵抗７０とスイッチ回路７１とを介してトランジスタ３７にそのベース電位に比例したベース電流が流れる。その結果、トランジスタ３７、４０がオンとなり、ＭＯＳトランジスタ３２が短時間でオフとなる。
【００４５】
この場合、トランジスタ３７に流すベース電流は、ＭＯＳトランジスタ３２のゲート電荷の放電電流に対してほぼ１／ｈＦＥ２の大きさとすることができる。トランジスタ３７、４０を駆動するための条件は、抵抗７０の抵抗値をＲ７０、ダイオード３４の順方向電圧をＶｆとすれば次の（４）式のようになる。
（ＶＢ−ＶＢＥ−Ｖｆ）×Ｒ４１／（Ｒ２８＋Ｒ７０）＞ＶＢＥ        …（４）
【００４６】
負荷２２、ＭＯＳトランジスタ３２などに短絡や断線などの異常がない場合に、コンパレータ３１が非断線状態を示すＬレベルの比較信号Ｓｃを出力をするための条件は上述した（２）式の通りとなる。また、負荷２２が断線している場合に、コンパレータ３１が断線状態を示すＨレベルの比較信号Ｓｃを出力をするための条件は次の（５）式で示される。
（ＶＢ−ＶＢＥ−Ｖｆ）×Ｒ２８／（Ｒ２８＋Ｒ７０）＜ＶＢ−Ｖｒ  …（５）
【００４７】
つまり、本実施形態によっても、まず負荷２２が正常に接続されている状態において（２）式に従って抵抗２８の抵抗値Ｒ２８を決定し、次に（４）式と（５）式とに従って抵抗７０の抵抗値Ｒ７０を決定することにより、負荷２２の断線状態を確実に検出することができる。また、ＭＯＳトランジスタ３２のターンオフ時間を短縮できるとともに、消費電流の低減が図られる。
【００４８】
（第３の実施形態）
図３は、本発明の第３の実施形態を示している。この図３に示す負荷駆動回路７３は、図１に示した負荷駆動回路２１に対し抵抗３９、トランジスタ４０、ツェナーダイオード３５、３６を除いた構成となっている。また、定電流回路７４（電流供給回路に相当）は、スイッチ回路７１、インバータ回路７２および電流Ｉａを出力する定電流回路７５から構成されており、図１に示した定電流回路４２と同様の動作をするものである。
【００４９】
本実施形態によっても、指令信号ＳａがＬレベルの期間トランジスタ３７は定電流回路７４の出力電流Ｉａよりも大きい（本実施形態ではほぼｈＦＥ倍）コレクタ電流を流すことができる。従って、負荷２２の断線などの異常を確実に検出でき、高速且つ低消費電力の駆動が可能となる。なお、ツェナーダイオード３５、３６は必要に応じて付加すれば良い。
【００５０】
（第４の実施形態）
図４は、本発明の第４の実施形態を示している。この図４に示す負荷駆動回路７６は、負荷２２に対してロウサイドスイッチとして機能するＰチャネル型のＭＯＳトランジスタ７７（第１のトランジスタに相当）を採用し、図１に示す負荷駆動回路２１に対し電源への接続関係を正負逆にしたものである。この図４において、図１と同一構成部分には同一符号を付して示している。
【００５１】
ＩＣの電源端子２３、２４にはバッテリ２５の負極端子が接続され、電源端子２６にはバッテリ２５の正極端子が接続されている。ＮＰＮ形トランジスタ７８、ＰＮＰ形トランジスタ７９、定電流回路８０、オン駆動回路８１、昇圧回路８２は、それぞれ図１に示すトランジスタ３７、トランジスタ４０、定電流回路４２、オン駆動回路５３、昇圧回路５４に相当している。
【００５２】
昇圧回路８２は、チャージポンプ回路から構成されており、電源端子２６に入力されるバッテリ電圧ＶＢに基づいて、少なくともＭＯＳトランジスタ７７のしきい値電圧Ｖｔ（＜０）以下の負の昇圧電圧（−Ｖｃｐ）を出力するようになっている。また、コンパレータ３１の非反転入力端子には基準電圧Ｖｒが入力され、反転入力端子には出力電圧Ｖｏが入力されるようになっている。
【００５３】
この負荷駆動回路７６は上述した負荷駆動回路２１と実質的に同一回路であるため、本実施形態によっても第１の実施形態と同様の作用および効果を得ることができる。
【００５４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１のトランジスタには、ＭＯＳトランジスタ３２、７７に替えてそれぞれＮＰＮ形、ＰＮＰ形のバイポーラトランジスタを用いても良い。また、第２および第３のトランジスタには、バイポーラトランジスタに替えてＦＥＴ（例えばＭＯＳトランジスタ）を用いても良い。
第１、第２、第４の各実施形態において、ツェナーダイオード３５、３６がダイオード３４の保護機能も兼ねている場合には、ダイオード３４を省略しても良い。この場合には、ツェナーダイオード３５、３６が本発明でいう保護回路に相当する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す負荷駆動回路の電気的構成図
【図２】本発明の第２の実施形態を示す図１相当図
【図３】本発明の第３の実施形態を示す図１相当図
【図４】本発明の第４の実施形態を示す図１相当図
【図５】従来技術を示す図１相当図
【符号の説明】
２１、６８、７３、７６は負荷駆動回路、２３は電源端子、２７は出力端子、２８は抵抗（電位設定用抵抗）、３１はコンパレータ（駆動状態検出回路）、３２、７７はＭＯＳトランジスタ（第１のトランジスタ）、３４はダイオード（保護回路）、３７、７８はトランジスタ（第２のトランジスタ）、４０、７９はトランジスタ（第３のトランジスタ）、４２、７４、８０は定電流回路（電流供給回路）、５３、８１はオン駆動回路、６９は抵抗回路（電流供給回路）である。
【図１】
0003633522.tif 000002
【図２】
0003633522.tif 000003
【図３】
0003633522.tif 000004
【図４】
0003633522.tif 000005
【図５】
0003633522.tif 000006