(57)【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層の第１の主面表面内に選択的に形成された第２導電型の第１の半導体領域と、
前記第１の半導体領域の表面内に選択的に形成された第１導電型の第２の半導体領域と、
前記第２の半導体領域の第１の端縁部側面に接し、前記第１の半導体領域の表面内に選択的に形成されたシリサイド膜と、
前記第１の端縁部とは反対の第２の端縁部側面より外側の前記第１の半導体領域の上部に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲートと、
前記ゲートおよび前記ゲート絶縁膜の側面および前記第２の半導体領域の上部を覆うサイドウォール絶縁膜と、
前記ゲート、前記サイドウォール絶縁膜上から前記シリサイド膜の一部上部にかけて形成された分離絶縁膜と、
前記シリサイド膜の前記分離絶縁膜に覆われない部分に電気的に接続される第１の主電極層と、
前記第１の半導体領域から離れた位置の前記第１の半導体層の第１の主面表面内に選択的に形成された主電極下シリサイド膜と、
前記主電極下シリサイド膜上に形成された第２の主電極層とを備える半導体装置。
【請求項２】
前記シリサイド膜は、前記第２の半導体領域よりも深く形成される、請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に関し、特に実効チャネル長が２つの導電型の異なる不純物の拡散長の差で規定される半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＤＳＡ（Diffusion Self-Align）法で形成されたＭＯＳＦＥＴはＤＭＯＳと呼称され、実効チャネル長が２つの導電型の異なる不純物の拡散長の差で規定される半導体装置の１つである。
【０００３】
図１６に従来のＤＭＯＳとしてＤＭＯＳ８０の断面構成を示す。図１６に示すようにＤＭＯＳ８０は、ｎ型不純物を比較的高濃度（ｎ+）に含んだ半導体基板１と、半導体基板１上に形成されたｎ型不純物を比較的低濃度（ｎ-）に含んだエピタキシャル層２とで構成される半導体基体ＢＤを備えている。
【０００４】
そして、エピタキシャル層２の主面表面から内部にかけては、ｐ型不純物を含んだ第１の半導体領域３と、ｎ型不純物を比較的高濃度に含んだ第２の半導体領域５とが２重拡散（Double diffused）で形成されている。第２の半導体領域５は第１の半導体領域３内に所定の間隔を開けて１対をなすように選択的に形成され、第２の半導体領域５の向かい合った端縁部（第１の端縁部と呼称）上および第２の半導体領域５の間に存在する第１の半導体領域３の表面上にはソース電極１１が接触するように形成されている。
【０００５】
また、第１の半導体領域３の一部に重複するようにｐ型不純物を比較的高濃度（ｐ+）に含み、第１の半導体領域３よりも深い位置に達するように深部半導体領域４が形成されている。
【０００６】
また、第２の半導体領域５の第１の端縁部とは反対側の端縁部（第２の端縁部と呼称）の外側に存在する第１の半導体領域３上およびエピタキシャル層２の主面表面上にはゲート絶縁膜６が形成され、当該ゲート絶縁膜６上にはゲート７が形成されている。なお、ゲート７直下の第１の半導体領域３は装置動作時にはチャネル領域となる。
【０００７】
そして、ゲート７の上部およびゲート７の側面から第２の半導体領域５の上部を覆うように分離絶縁膜１０が形成されている。この分離絶縁膜１０はゲート７とソース電極１１との電気的分離を行うために設けられている。
【０００８】
また、半導体基板１のエピタキシャル層２が形成された側とは反対側の主面上にはドレイン電極１２が形成されている。
【０００９】
なお、図１６においてはゲート７、ソース電極１１、ドレイン電極１２の電気的接続関係を線図で示し、それぞれの端子にはＧ、Ｓ、Ｄの記号を付している。
【００１０】
このような構成のＤＭＯＳ８０においては、第２の半導体領域５の主電流が流れる方向の長さはゲート７とソース電極１１の分離マージンと、ソース電極１１と第２の半導体領域５との接触部の長さによって規定される。図１７に示すＤＭＯＳ８０の部分図を用いてこれを説明する。
【００１１】
すなわち、図１７に示すように第２の半導体領域５の長さａは、ゲート７とソース電極１１の分離マージンｂと、ソース電極１１と第２の半導体領域５との接触長さｃとの和によってほぼ決定される。
【００１２】
分離マージンｂはゲート７とソース電極１１の短絡不良を防止するために、製造時にマスクの重ね合わせ精度などを考慮した長さに設定され、接触長さｃはソース電極１１と第２の半導体領域５との間が所定の接触抵抗となるように設定されるので、何れも極端に短くすることはできない。
【００１３】
【発明が解決しようとする課題】
ここで、図１８にＤＭＯＳ８０の等価回路を示す。図１８に示すようにＤＭＯＳ８０は、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５、ゲート７で構成されるが、その他に、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５で構成される寄生ＮＰＮトランジスタＴ１を有し、また、ホール電流の経路となる第２の半導体領域５の下部の第１の半導体領域３には、第２の半導体領域５の（主電流が流れる方向の）長さに応じた抵抗成分Ｒ１が存在している。
【００１４】
この抵抗成分Ｒ１にホール電流が流れると、ホール電流と抵抗成分Ｒ１の積に相当する電位が発生する。ここで、図１９にホール電流ＨＬと電子電流ＥＬの流れを模式的に示す。
【００１５】
そして、ホール電流が増加し抵抗成分Ｒ１に起因して発生した電位がｐｎ接合のビルトインポテンシャル（約０．７Ｖ）を超えると、寄生ＮＰＮトランジスタＴ１がＯＮ状態となり、ＤＭＯＳ８０に非常に大きな電流が流れて壊れてしまうという問題が発生する。これを防ぐには、ドレイン電流を制限してホール電流が増加しないようにする必要があり、結果としてＤＭＯＳ８０が安全に動作する電流領域（安全動作領域：Safe Operating Area）が小さくなるという問題があった。
【００１６】
また、従来のＤＭＯＳとしては図２０に示すような断面構成を有するＤＭＯＳ９０も存在する。図２０に示すようにＤＭＯＳ９０は、１対の第２の半導体領域５の向かい合った端縁部（第１の端縁部と呼称）の側面と、第２の半導体領域５の間の第１の半導体領域３に設けられたリセス部ＲＣの側面および底面にソース電極１１が接触する構造となっている。なお、図１６に示すＤＭＯＳ８０と同一の構成には同一の符号を付し、説明は省略する。
【００１７】
ＤＭＯＳ９０においては、ソース電極１１は第２の半導体領域５の側面に接触させるので、ソース電極１１を第２の半導体領域５の主面に接触させる必要がなく、第２の半導体領域５の（主電流が流れる方向の）長さはゲート７とソース電極１１の分離マージンによってのみ規定される。従って、図１６に示すＤＭＯＳ８０と比べて第２の半導体領域５の長さは短縮されることになり、また、分離マージンを小さくすることで、第２の半導体領域５の長さをさらに短縮でき、第２の半導体領域５の下部の抵抗成分を低減して、安全に動作する電流領域を広くできる。図２１にＤＭＯＳ９０におけるホール電流ＨＬと電子電流ＥＬの流れと、第２の半導体領域５の下部の抵抗成分Ｒ２を模式的に示す。
【００１８】
しかしながら分離マージンを小さくすることで、ゲート７とソース電極１１の短絡不良率が増大する問題や、小さい分離マージンに対応するには精度の高いマスク合わせ工程が必要となり、そのための製造装置の使用により製造コストが上昇するという問題が発生する。
【００１９】
本発明は上記のような問題点を解消するためになされたもので、製造コストの増大を招かず、装置の安全動作領域を広げることが可能な半導体装置およびその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置は、第１導電型の第１の半導体層の第１の主面表面内に選択的に形成された第２導電型の第１の半導体領域と、前記第１の半導体領域の表面内に選択的に形成された第１導電型の第２の半導体領域と、前記第２の半導体領域の第１の端縁部側面に接し、前記第１の半導体領域の表面内に選択的に形成されたシリサイド膜と、前記第１の端縁部とは反対の第２の端縁部側面より外側の前記第１の半導体領域の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、前記ゲートおよび前記ゲート絶縁膜の側面および前記第２の半導体領域の上部を覆うサイドウォール絶縁膜と、前記ゲート、前記サイドウォール絶縁膜上から前記シリサイド膜の一部上部にかけて形成された分離絶縁膜と、前記シリサイド膜の前記分離絶縁膜に覆われない部分に電気的に接続される第１の主電極層と、前記第１の半導体領域から離れた位置の前記第１の半導体層の第１の主面表面内に選択的に形成された主電極下シリサイド膜と、前記主電極下シリサイド膜上に形成された第２の主電極層とを備えている。
【００２４】
本発明に係る請求項２記載の半導体装置は、前記シリサイド膜が、前記第２の半導体領域よりも深く形成されている。
【００２９】
【発明の実施の形態】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
図１に本発明に係る半導体装置の実施の形態１として、ＤＭＯＳ１００の断面構成を示す。ＤＭＯＳはＤＳＡ（Diffusion Self-Align）法で形成されたＭＯＳＦＥＴであり、実効チャネル長が２つの導電型の異なる不純物の拡散長の差で規定される半導体装置の１つである。
【００３０】
図１に示すようにＤＭＯＳ１００はｎ型不純物を比較的高濃度（ｎ+：１×１０18／ｃｍ3程度）に含んだシリコン基板等の半導体基板１（第２の半導体層）と、半導体基板１上に形成されたｎ型不純物を比較的低濃度（ｎ-：１×１０15／ｃｍ3程度）に含んだエピタキシャル層２（第１の半導体層）とで構成される半導体基体ＢＤを備えている。
【００３１】
そして、エピタキシャル層２の主面表面から内部にかけては、ｐ型不純物（表面濃度１×１０16／ｃｍ3程度）を含んだ第１の半導体領域３と、ｎ型不純物を比較的高濃度（表面濃度１×１０20／ｃｍ3程度）に含んだ第２の半導体領域５とが２重拡散（Double diffused）で形成されている。第２の半導体領域５は第１の半導体領域３内に所定の間隔を開けて１対をなすように選択的に形成され、第２の半導体領域５の間に存在する第１の半導体領域３の主面表面から内部にかけてはシリサイド膜８が形成されている。
【００３２】
シリサイド膜８は、第２の半導体領域５の向かい合った端縁部（第１の端縁部と呼称）の側面間を電気的に接続するように形成され、その表面上にはソース電極１１（第１の主電極）が接触するように形成されている。
【００３３】
また、第１の半導体領域３の一部に重複するようにｐ型不純物を比較的高濃度（ｐ+：表面濃度１×１０18／ｃｍ3程度）に含み、第１の半導体領域３（深さ３μｍ程度）よりも深い位置（深さ４〜５μｍ）に達するように深部半導体領域４が形成されている。
【００３４】
また、第２の半導体領域５の第１の端縁部とは反対側の端縁部（第２の端縁部と呼称）の外側に存在する第１の半導体領域３上およびエピタキシャル層２の主面表面上にはゲート絶縁膜６が形成され、当該ゲート絶縁膜６上にはゲート７が形成され、ゲート７上にはシリサイド膜８１が形成されている。なお、ゲート７直下の第１の半導体領域３は装置動作時にはチャネル領域となる。
【００３５】
そして、シリサイド膜８１、ゲート７、ゲート絶縁膜６の側面および第２の半導体領域５上を覆うようにサイドウォール絶縁膜９が形成されている。さらに、シリサイド膜８１の上部、サイドウォール絶縁膜９およびシリサイド膜８の上部を覆うように分離絶縁膜１０が形成されている。この分離絶縁膜１０はゲート７とソース電極１１との電気的分離を行うために設けられている。
【００３６】
また、半導体基板１のエピタキシャル層２が形成された側とは反対側の主面上にはドレイン電極１２（第２の主電極）が形成されている。
【００３７】
なお、図１においてはゲート７、ソース電極１１、ドレイン電極１２の電気的接続関係を線図で示し、それぞれの端子にはＧ、Ｓ、Ｄの記号を付している。
【００３８】
＜Ａ−２．製造方法＞
次に、製造工程を順に示した図２〜図１０を用いてＤＭＯＳ１００の製造方法について説明する。
【００３９】
まず、ｎ型不純物を比較的高濃度に含んだ半導体基板１を準備し、半導体基板１上にｎ型不純物を比較的低濃度に含んだエピタキシャル層２を形成した後、図２に示すようにエピタキシャル層２の上部に注入マスク２５をパターニングし、注入マスク２５の開口部からエピタキシャル層２内にｐ型不純物、例えばボロンイオン（Ｂ+）を注入し、熱処理を行って注入したボロンイオンを拡散させることで深部半導体領域４を選択的に形成する。
【００４０】
ここで、深部半導体領域４は、後に形成されるソース電極１１との接触抵抗の低減、ターンオフ時の破壊防止および後に形成される第２の半導体領域５の直下の第１の半導体領域３の抵抗成分の低減を目的として形成されるが、ＤＭＯＳ１００にとっては必須の構成ではないので、工程を省略することもできる。
【００４１】
次に、図３に示すようにエピタキシャル層２の上部に、ゲート絶縁膜６としてＴＥＯＳ膜を例えばＣＶＤ（Chemical Vapor Deposition）法により形成する。そして、ゲート絶縁膜６の上部に、ゲート７としてポリシリコン膜を例えばＣＶＤ法により形成する。
【００４２】
次に、図４に示すようにゲート７の上部にエッチングマスク２４をパターニングし、マスクパターンに合わせてゲート７をエッチングする。なお、ゲート７はポリシリコンであるので、ＲＩＥ（Reactive Ion Etching）法により異方性エッチングを行う。
【００４３】
その後、ゲート７の開口部からゲート絶縁膜６を介してエピタキシャル層２にｐ型不純物、例えばボロンイオン（Ｂ+）を注入する。ここで、ボロンイオンの注入条件はエネルギー５０ｋｅＶ〜１５０ｋｅＶで、イオンの飛程(range)、すなわち注入深さが１６００〜４５００オングストロームとなるように設定される。また、ゲート７の開口部の広さは第１の半導体領域３の拡散範囲以上となるように設定される。
【００４４】
次に、図５に示すように、熱処理を行って注入したボロンイオンを拡散させることで深部半導体領域４に一部重複させて第１の半導体領域３を選択的に形成する。その後、ゲート７をエッチングマスクとして用い、ゲート７の開口部に露出するゲート絶縁膜６をエッチングにより除去する。そして、ゲート７の開口部からエピタキシャル層２内にｎ型不純物、例えばヒ素イオン（Ａｓ+）を注入してイオン注入領域１４を形成する。ヒ素イオンの注入条件はエネルギー５０ｋｅＶ程度で、イオンの飛程が５５０オングストローム程度となるように設定される。
【００４５】
次に、図６に示すように、ＣＶＤ法により全面に渡って厚さ４０００〜８０００オングストロームの酸化膜１５を形成する。
【００４６】
次に、図７に示すように、ＲＩＥ法などの異方性エッチングによりゲート７上の酸化膜１５は除去し、ゲート７、ゲート絶縁膜６の側面からイオン注入領域１４の端縁部上にかけては酸化膜１５を残してサイドウォール絶縁膜９を形成する。なお、この後に第１の半導体領域３および深部半導体領域４の表面の不純物濃度を上げて、後に形成されるシリサイド膜８との接触抵抗を低減するために、ｐ型不純物、例えばボロンイオンを注入するようにしても良い。その場合、ボロンイオンの注入条件はエネルギー５０ｋｅＶ程度で、イオンの飛程が１６００オングストローム程度となるように設定される。
【００４７】
次に、図８に示すように、スパッタリング法により全面に渡って金属膜１６を形成する。この金属膜１６はシリサイド膜を形成するためのもので、白金（Ｐｔ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、タングステン（Ｗ）などが使用される。なお、金属膜１６の厚さは後に形成される第２の半導体領域５の厚さ（拡散深さ）よりも厚くすることが望ましいが、製造コストとの関係で１０００オングストローム程度に設定する。
【００４８】
次に、図９に示すように、アニール処理により第１の半導体領域３、深部半導体領域４の表面の金属膜１６およびゲート７上の金属膜１６をシリサイド化し、シリサイド膜８および８１を形成する。なお、サイドウォール絶縁膜９上の金属膜１６はシリサイド化されないのでウエットエッチングなどにより除去することで、シリサイド膜８とゲート７とが電気的に分離されることになる。
【００４９】
ここで、シリサイド化は、６００℃以上８８０℃以下の温度でアニールを行うことで達成される。なお、そのアニール時間は長くても３０分程度である。
【００５０】
なお、シリサイド膜８は第２の半導体領域５との接触面積を広くして、接触抵抗を低減するため、半導体領域５よりも深い位置まで形成する必要があるので、シリサイド化においては上記アニール条件の範囲で最適化を行う。
【００５１】
また、サイドウォール絶縁膜９直下のイオン注入領域１４は、シリサイド化に伴ってｎ型不純物が拡散して深さが２０００〜３０００オングストローム程度の第２の半導体領域５となる。この場合、サイドウォール絶縁膜９直下以外のイオン注入領域１４はシリサイド膜８に改質される。
【００５２】
なお、図５を用いて説明したイオン注入領域１４の形成工程の後に、熱拡散を行って第２の半導体領域５を予め形成しても良い。この場合、サイドウォール絶縁膜９直下以外の第２の半導体領域５はシリサイド膜８に改質される。
【００５３】
次に、図１０に示すように、シリサイド膜８の上部に所定の開口部が設けられるようにパターニングされた分離絶縁膜１０を形成した後、シリサイド膜８上に接触するように開口部を導体層で埋め込んでソース電極１１を形成する。
【００５４】
最後に半導体基板１のエピタキシャル層２が形成された側とは反対側の主面上にドレイン電極１２を形成することで図１に示すＤＭＯＳ１００が得られる。
【００５５】
なお、以上の説明においては半導体基体ＢＤが、ｎ+の半導体基板１とｎ-のエピタキシャル層２とで構成された例を示したが、半導体基体ＢＤはこれに限定されるものではなく、ｎ-の半導体基板とｎ+の半導体層とで構成し、ｎ-の半導体基板にＤＭＯＳを作り込むようにしても良い。
【００５６】
また、ＤＭＯＳ１００はｐチャネル型であったが、ｎチャネル型としても良い。その場合は、各半導体層の導電型は反転することは言うまでもない。
【００５７】
＜Ａ−３．特徴的作用効果＞
以上説明したＤＭＯＳ１００によれば、第２の半導体領域５はサイドウォール絶縁膜９の直下に形成され、主電流が流れる方向の長さはサイドウォール絶縁膜９の幅、すなわち４０００〜８０００オングストロームとほぼ等しくなるので、第２の半導体領域５の下部の第１の半導体領域３の抵抗成分は極めて小さくなる。具体的には、図１６および図２０を用いて説明した従来のＤＭＯＳ８０および９０と比べて１／２〜１／１０程度に短縮できる。第２の半導体領域５の下部の第１の半導体領域３の抵抗成分が小さくなるので、ホール電流が増加しても抵抗成分に起因する発生電位がｐｎ接合のビルトインポテンシャル（約０．７Ｖ）を超えにくくなり、寄生ＮＰＮトランジスタがＯＮ状態となることが防止される。従って、ドレイン電流を制限する必要がなくなり、安全動作領域を広くすることができる。
【００５８】
なお、図１１にＤＭＯＳ１００におけるホール電流ＨＬと電子電流ＥＬの流れと、第２の半導体領域５の下部の抵抗成分Ｒを模式的に示す。
【００５９】
また、サイドウォール絶縁膜９は自己整合的に形成され、第２の半導体領域５もサイドウォール絶縁膜９直下に自己整合的に形成されるので、何れの形成においても高精度のマスク合わせ工程を必要とせず、精度の高い製造装置は不要なので製造コストが上昇することが抑制される。
【００６０】
また、ゲート７とソース電極１１との分離マージンである分離絶縁膜１０の厚さを低減する必要がないので、ゲート７とソース電極１１の短絡不良率が増大する問題も発生しない。
【００６１】
＜Ｂ．実施の形態２＞
＜Ｂ−１．装置構成＞
図１２に本発明に係る半導体装置の実施の形態２として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）２００の断面構成を示す。ＩＧＢＴ２００はＤＭＯＳトランジスタとバイポーラトランジスタとを組み合わせた構造を有している。従って、ＤＭＯＳトランジスタ部分の構成を図１を用いて説明したＤＭＯＳトランジスタ１００と同じとすることで、第２の半導体領域５の下部の第１の半導体領域３の抵抗成分を極めて小さくすることができる。
【００６２】
図１２に示すＩＧＢＴ２００は、ｐ型不純物を比較的高濃度（１×１０18／ｃｍ3以上）に含んだシリコン基板等の半導体基板１Ａ（第３の半導体層）と、半導体基板１Ａの上に形成された、ｎ型不純物を比較的高濃度（１×１０16／ｃｍ3以上）に含んだエピタキシャル層２０（第２の半導体層）と、エピタキシャル層２０の上に形成されたｎ型不純物を比較的低濃度に含んだエピタキシャル層２（第１の半導体層）とで構成される半導体基体ＢＤ１を備えている。その他の構成は、図１を用いて説明したＤＭＯＳトランジスタ１００と同じである。従って、図１に示すＤＭＯＳ１００と同一の構成には同一の符号を付し、説明は省略する。
【００６３】
ここで、図１３にＩＧＢＴ２００の等価回路を示す。図１３に示すように、ＩＧＢＴ２００は、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５、ゲート７で構成されるＤＭＯＳ１００の他に、半導体基板１Ａ、エピタキシャル層２０および２、第１の半導体領域３で構成されるＰＮＰトランジスタＴ２と、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５で構成される寄生ＮＰＮトランジスタＴ３とを有し、また、ホール電流の経路となる第２の半導体領域５の下部の第１の半導体領域３には、第２の半導体領域５の（主電流が流れる方向の）長さに応じた抵抗成分Ｒが存在している。
【００６４】
なお、以上の説明においては半導体基体ＢＤ１が、ｐ+の半導体基板１Ａと、ｎ+のエピタキシャル層２０、ｎ-のエピタキシャル層２とで構成された例を示したが、半導体基体ＢＤ１はこれに限定されるものではなく、ｎ-の半導体基板と、ｎ+およびのｐ+半導体層とで構成し、ｎ-の半導体基板にＤＭＯＳを作り込むようにしても良い。
【００６５】
また、ＤＭＯＳ１００はｐチャネル型であったが、ｎチャネル型としても良い。その場合は、各半導体層の導電型は反転することは言うまでもない。
【００６６】
＜Ｂ−２．特徴的作用効果＞
以上説明したような構成のＩＧＢＴ２００においても、第２の半導体領域５はサイドウォール絶縁膜９の直下に形成され、その主電流が流れる方向の長さはサイドウォール絶縁膜９の幅、すなわち４０００〜８０００オングストロームとほぼ等しくなるので、第２の半導体領域５の下部の第１の半導体領域３の抵抗成分は極めて小さくなる。従ってホール電流が増加しても抵抗成分に起因する発生電位がｐｎ接合のビルトインポテンシャル（約０．７Ｖ）を超えにくくなり、寄生ＮＰＮトランジスタＴ３がＯＮ状態となることが防止され、寄生ＮＰＮトランジスタＴ３がＯＮ状態となってＰＮＰトランジスタＴ２との相互作用でサイリスタ動作が発生するようなことが防止される。
【００６７】
＜Ｃ．実施の形態３＞
＜Ｃ−１．装置構成＞
図１４に本発明に係る半導体装置の実施の形態３として、Ｌ（Lateral）ＭＯＳ３００の断面構成を示す。
【００６８】
図１４に示すようにＬＭＯＳ３００はｐ型不純物を比較的低濃度（１×１０15／ｃｍ3程度）に含んだシリコン基板等の半導体基板１Ｂ（第２の半導体層）と、半導体基板１Ｂ上に形成されたｎ型不純物を比較的低濃度（１×１０16／ｃｍ3程度）に含んだエピタキシャル層２（第１の半導体層）とで構成される半導体基体ＢＤ２を備えている。
【００６９】
そして、エピタキシャル層２の主面表面から内部にかけては、ｐ型不純物（表面濃度１×１０16／ｃｍ3程度）を含んだ第１の半導体領域３と、ｎ型不純物を比較的高濃度（表面濃度１×１０20／ｃｍ3程度）に含んだ第２の半導体領域５とが２重拡散で形成されている。また、エピタキシャル層２の主面表面から内部にかけてはＬＯＣＯＳ（Local Oxide of Silicon）酸化膜１７１、１７２、１７３が形成されている。
【００７０】
ＬＯＣＯＳ酸化膜１７１は第１の半導体領域３の表面から内部にかけて形成され、ＬＯＣＯＳ酸化膜１７２はＬＯＣＯＳ酸化膜１７１に所定の間隔を開けて隣に形成され、ＬＯＣＯＳ酸化膜１７３はＬＯＣＯＳ酸化膜１７２に所定の間隔を開けて隣に形成されている。
【００７１】
そして第２の半導体領域５のＬＯＣＯＳ酸化膜１７１側の端縁部（第１の端縁部と呼称）の側面とＬＯＣＯＳ酸化膜１７１の側面との間の第１の半導体領域３の主面表面から内部にかけてはシリサイド膜８が全面に渡って形成され、その表面上にはソース電極１１（第１の主電極）が接触するように形成されている。
【００７２】
また、第２の半導体領域５の第１の端縁部とは反対側の端縁部（第２の端縁部と呼称）の外側に存在する第１の半導体領域３上およびエピタキシャル層２の主面表面上にはゲート絶縁膜６が形成され、当該ゲート絶縁膜６上からＬＯＣＯＳ酸化膜１７２の一部上部にかけてはゲート７が形成され、ゲート７上にはシリサイド膜８１が形成されている。なお、ゲート７直下の第１の半導体領域３は装置動作時にはチャネル領域となる。
【００７３】
また、ＬＯＣＯＳ酸化膜１７２とＬＯＣＯＳ酸化膜１７３との間のエピタキシャル層２の主面表面から内部にかけてはシリサイド膜８２（主電極下シリサイド膜）が選択的に形成され、シリサイド膜８２の両側面にそれぞれ接触するように第２の半導体領域５が選択的に形成されている。そして、第２の半導体領域５の外側に存在するエピタキシャル層２の主面表面上にはゲート絶縁膜６が形成され、当該ゲート絶縁膜６上からＬＯＣＯＳ酸化膜１７２および１７３の一部上部にかけてはゲート７が形成され、ゲート７上にはシリサイド膜８１が形成されている。
【００７４】
そして、シリサイド膜８１、ゲート７、ゲート絶縁膜６の側面および第２の半導体領域５上を覆うようにサイドウォール絶縁膜９が形成されている。さらに、シリサイド膜８１の上部、サイドウォール絶縁膜９、シリサイド膜８および８２の上部を覆うように分離絶縁膜１０が形成されている。この分離絶縁膜１０はゲート７とソース電極１１との電気的分離を行うために設けられている。
【００７５】
なお、ＬＯＣＯＳ酸化膜１７２上においてはゲート電極１３が分離絶縁膜１０を貫通してシリサイド膜８１に電気的に接続される構成となっている。また、ＬＯＣＯＳ酸化膜１７２とＬＯＣＯＳ酸化膜１７３との間のシリサイド膜８２にはドレイン電極１２（第２の主電極）が電気的に接続される構成となっている。
【００７６】
ここで、図１５にＬＭＯＳ３００の等価回路を示す。図１５に示すようにＬＭＯＳ３００は、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５、ゲート７で構成されるが、その他に、エピタキシャル層２、第１の半導体領域３、第２の半導体領域５で構成される寄生ＮＰＮトランジスタＴ１を有し、また、ホール電流の経路となる第２の半導体領域５の下部の第１の半導体領域３には、第２の半導体領域５の（主電流が流れる方向の）長さに応じた抵抗成分Ｒが存在している。
【００７７】
なお、ＬＯＣＯＳ酸化膜１７２およびＬＯＣＯＳ酸化膜１７３上に形成されたゲート７はゲートとして機能するものではなく、ドレイン電極１２に電気的に接続される。図１５においてはソース電極１１、ドレイン電極１２、ゲート電極１３の電気的接続関係を線図で示し、それぞれの端子にはＳ、Ｄ、Ｇの記号を付している。
【００７８】
なお、図１４に示すＬＭＯＳ３００は、ｎ型不純物を比較的低濃度に含んだエピタキシャル層２をｐ型不純物を比較的低濃度に含んだ半導体基板１Ｂ上に設けているのでＲＥＳＵＲＦ（REduced SURface Field）構造のＬＭＯＳと言うことができ、また、実効チャネル長が第１の半導体領域３と第２の半導体領域５の拡散長の差で規定されるのでＬＤＭＯＳと言うことができる。
【００７９】
なお、以上の説明においては半導体基体ＢＤ２が、ｐ-の半導体基板１Ｂと、ｎ-のエピタキシャル層２とで構成された例を示したが、半導体基体ＢＤ２はこれに限定されるものではなく、ｎ-の半導体基板とｐ-の半導体層とで構成し、ｎ-の半導体基板にＬＭＯＳを作り込むようにしても良い。
【００８０】
また、ＬＭＯＳ３００はｐチャネル型であったが、ｎチャネル型としても良い。その場合は、各半導体層の導電型は反転することは言うまでもない。
【００８１】
＜Ｃ−２．特徴的作用効果＞
以上説明したような構成のＬＭＯＳ３００においても、第２の半導体領域５はサイドウォール絶縁膜９の直下に形成され、その主電流が流れる方向の長さはサイドウォール絶縁膜９の幅とほぼ等しくなるので、第２の半導体領域５の下部の第１の半導体領域３の抵抗成分は極めて小さくなる。従ってホール電流が増加しても抵抗成分に起因する発生電位がｐｎ接合のビルトインポテンシャル（約０．７Ｖ）を超えにくくなり、寄生ＮＰＮトランジスタＴ１がＯＮ状態となることが防止される。従って、ドレイン電流を制限する必要がなくなり、安全動作領域を広くすることができる。
【００８２】
【発明の効果】
本発明に係る請求項１記載の半導体装置によれば、第２の半導体領域はサイドウォール絶縁膜の直下に形成され、主電流の流れる方向の長さはサイドウォール絶縁膜の幅とほぼ等しくなるので、第２の半導体領域の下部の第１の半導体領域の抵抗成分は極めて小さくなる。従って、ホール電流が増加しても抵抗成分に起因する発生電位がｐｎ接合のビルトインポテンシャルを超えにくくなり、第１および第２の半導体領域、第１の半導体層で構成される寄生トランジスタがＯＮ状態となることが防止される。従って、主電流を制限する必要がなくなり、安全動作領域を広くすることができる。また、第２の半導体領域はサイドウォール絶縁膜の直下に形成され、第２の半導体領域の主電流の流れる方向の長さはサイドウォール絶縁膜の幅で規定され、前記長さを短くするために、ゲートと第１の主電極層との分離マージンを規定する分離絶縁膜の厚さを薄くする必要がないので、ゲートと第１の主電極層との短絡不良率が増大することがない横型ＤＭＯＳトランジスタが得られる。
【００８６】
本発明に係る請求項２記載の半導体装置によれば、シリサイド膜が第２の半導体領域よりも深く形成されているので、第２の半導体領域との接触面積が可能な限り広くなって、接触抵抗を低減することができる。
【図面の簡単な説明】
【図１】  本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図２】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図５】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図６】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図７】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図８】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図９】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図１０】  本発明に係る実施の形態１の半導体装置の製造方法を示す断面図である。
【図１１】  本発明に係る実施の形態１の半導体装置の主電流の流れを説明する断面図である。
【図１２】  本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図１３】  本発明に係る実施の形態２の半導体装置の等価回路を説明する図である。
【図１４】  本発明に係る実施の形態３の半導体装置の構成を示す断面図である。
【図１５】  本発明に係る実施の形態３の半導体装置の等価回路を説明する図である。
【図１６】  従来の半導体装置の構成を示す断面図である。
【図１７】  従来の半導体装置の問題点を説明する図である。
【図１８】  従来の半導体装置の等価回路を説明する図である。
【図１９】  従来の半導体装置の主電流の流れを説明する断面図である。
【図２０】  従来の半導体装置の構成を示す断面図である。
【図２１】  従来の半導体装置の主電流の流れを説明する断面図である。
【符号の説明】
１，１Ａ，１Ｂ  半導体基板、２  エピタキシャル層、３  第１の半導体領域、５  第２の半導体領域、６  ゲート絶縁膜、７  ゲート、８，８２  シリサイド膜，９  サイドウォール絶縁膜、１０  分離絶縁膜、１１  ソース電極、１２ドレイン電極、１６  金属膜。
【図１】
0003703643.tif 000002
【図２】
0003703643.tif 000003
【図３】
0003703643.tif 000004
【図４】
0003703643.tif 000005
【図５】
0003703643.tif 000006
【図６】
0003703643.tif 000007
【図７】
0003703643.tif 000008
【図８】
0003703643.tif 000009
【図９】
0003703643.tif 000010
【図１０】
0003703643.tif 000011
【図１１】
0003703643.tif 000012
【図１２】
0003703643.tif 000013
【図１３】
0003703643.tif 000014
【図１４】
0003703643.tif 000015
【図１５】
0003703643.tif 000016
【図１６】
0003703643.tif 000017
【図１７】
0003703643.tif 000018
【図１８】
0003703643.tif 000019
【図１９】
0003703643.tif 000020
【図２０】
0003703643.tif 000021
【図２１】
0003703643.tif 000022