(57)【特許請求の範囲】
【請求項１】
基板上の複数の矩形状のチップ領域のそれぞれに機能性構造物を一括で形成する工程と、隣り合うチップ領域の間の基板上に異方性エッチングにより切断用溝を形成する工程とを有する半導体チップの製造方法において、
前記異方性エッチングによるエッチング速度が前記基板より小さな浸食阻止層を前記チップ領域の周縁部の少なくとも四隅部分の基板に形成し、前記チップ領域毎に前記チップ領域および前記浸食阻止層を覆うように絶縁膜を形成して、隣り合うチップ領域の間に前記絶縁膜によるエッチング用開口部を形成し、前記エッチング用開口部から前記異方性エッチングを行って前記切断用溝を形成することを特徴とする半導体チップの製造方法。
【請求項２】
請求項１に記載の半導体チップの製造方法において、
前記基板はシリコン基板であり、前記浸食阻止層は前記シリコン基板にボロン（Ｂ）をドープしたボロン拡散層であることを特徴とする半導体チップの製造方法。
【請求項３】
請求項１または請求項２に記載の半導体チップの製造方法において、
前記チップ領域の機能性構造物は、流量センサ、赤外線センサあるいは圧力センサ等のセンサ回路であることを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、シリコン基板に異方性エッチングを用いたマイクロマシニング加工を施して流量センサ等を形成する半導体センサに利用され、基板上に複数形成された半導体チップを個別に分割するための切断用溝を異方性エッチングにより形成する半導体チップの製造方法に関する。
【０００２】
【従来の技術】
上述した半導体チップの製造法は、例えば、特開平７−８３７０７号公報に開示されている。従来の製造方法では、異方性エッチングを用いたマイクロマシニング加工によってシリコン基板上の半導体チップ領域に流量センサ回路を形成する際に、半導体チップの周囲にダイシング用Ｖ溝を上記異方性エッチングにより同時に形成する。シリコン基板上には絶縁膜が形成されており、この絶縁膜に形成されたＶ溝形成用開口からシリコン基板を異方性エッチングすることにより上記Ｖ溝が形成される。
【０００３】
【発明が解決しようとする課題】
ところで、図２１（ａ）のように半導体チップ領域の全周を囲むようにＶ溝を形成した場合、矩形領域の四隅部分Ｃ１では異方性エッチングによる浸食の程度が他の部分より大きくなるため、図２１（ｂ）のＢ１−Ｂ１’断面図に示すように絶縁膜下部のシリコン基板まで浸食されてしまうことになる。その結果、上記四隅部分では絶縁膜とシリコン基板との間に隙間が生じ、Ｖ溝に沿ってダイシングした際に四隅部分の絶縁膜に欠けが生じるおそれがあった。また、このような浸食が生じる四隅部分には素子（周辺素子や回路素子）や配線を形成することができないので、その分だけチップ面積を大きくする必要があった。
【０００４】
一方、上述したような四隅部分におけるシリコン基板の過大な浸食を避ける目的で、図２２（ａ）のように四隅部分でＶ溝が交差しないように一方のＶ溝を不連続な溝とすることがある。しかし、ダイシングの際にＶ溝が不連続となる部分でチップが欠ける、いわゆるチッピングが発生しやすくなる。また、不連続部分で切削抵抗が変化するためダイシングブレードにダメージを与え、ブレードの割れや欠けなどが発生しやすくなる。図２２の（ｂ）はダイシング後の半導体チップの平面図、（ｃ）は（ｂ）のＢ２矢視図であり、Ｖ溝に不連続部分があるためにチップの四隅部分Ｃ２に突起部が形成され、ダイシング後の工程においてチッピングの原因（例えばハンドリング中のチッピング）となりやすい。
【０００５】
本発明の目的は、ダイシング中やハンドリング中にチッピングが発生しにくい半導体チップの製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
発明の実施の形態を示す図７に対応付けて説明すると、
（１）図７に対応付けて説明すると、請求項１の発明は、基板２上の複数の矩形状チップ領域Ｓ２のそれぞれに機能性構造物（４ａ〜４ｃ、５，６ａ、６ｂ）を一括で形成する工程と、隣り合うチップ領域Ｓ２の間の基板２上に異方性エッチングにより切断用溝２ｂを形成する工程とを有する半導体チップの製造方法に適用され、異方性エッチングによるエッチング速度が基板２より小さな浸食阻止層１０１をチップ領域Ｓ２の周縁部の少なくとも四隅部分の基板２に形成し、チップ領域毎にチップ領域Ｓ２および浸食阻止層１０１を覆うように絶縁膜１０３を形成して、隣り合うチップ領域Ｓ２の間に絶縁膜１０３によるエッチング用開口部を形成し、エッチング用開口部１０５Aから異方性エッチングを行って切断用溝２ｂを形成する。そのため、異方性エッチングを行った際に、チップ領域Ｓ２の浸食阻止層１０１のエッチング量を溝形成部分の基板２のエッチング量に比べて小さく抑えることができる。
（２）請求項２の発明は、請求項１に記載の半導体チップの製造方法において、基板２はシリコン基板であり、浸食阻止層１０１はシリコン基板２にボロン（Ｂ）をドープしたボロン拡散層である。ボロン拡散層１０１はシリコン基板２に比べてシリコンエッチング液によるエッチング速度が非常に遅いため、異方性エッチングによるチップ領域Ｓ２への浸食はボロン拡散層１０１で阻止される。
（３）請求項３の発明は、請求項１または請求項２に記載の半導体チップの製造方法において、チップ領域Ｓ２の機能性構造物は、流量センサ、赤外線センサあるいは圧力センサ等のセンサ回路である。
【０００７】
【発明の効果】
請求項１〜請求項３の発明によれば、矩形状チップ領域の少なくとも四隅に形成された浸食阻止層は異方性エッチングを行った際のエッチング量が基板に比べて小さくなるため、浸食阻止層が形成されたチップ領域の基板上に形成された絶縁膜の下部の浸食を抑制することができ、ダイシングやハンドリングの際のチッピングを低減することができる。
特に、請求項２の発明では、浸食阻止層としてエッチング量が非常に小さなボロン拡散層を形成したので、エッチングによる浸食をボロン拡散層で阻止することができ、絶縁膜下部が浸食されて絶縁膜が庇状に残ることが無く、ダイシングやハンドリングの際のチッピングを防止することができる。
【０００８】
なお、本発明の構成を説明する上記課題を解決するための手段の項では、本発明を分かり易くするために発明の実施の形態の図を用いたが、これにより本発明が発明の実施の形態に限定されるものではない。
【０００９】
【発明の実施の形態】
以下、図１〜図２０を参照して本発明の実施の形態を説明する。
−第１の実施の形態−
図１は半導体センサチップの動作を説明する図であり、（ａ）は半導体センサチップの平面図、（ｂ）は（ａ）のＤ−Ｄ’断面図である。図１に示す半導体センサチップ１はシリコン基板２上に流体の微少流量を検出する流量センサ回路を形成したものであり、センサ回路はマイクロマシニング加工を利用して形成される。シリコン基板２上には窒化シリコン（Ｓｉ３Ｎ４）等から成る絶縁膜１０３，１０４が形成されており、チップ中央部のシリコン基板２に形成された凹部２ａの上方には絶縁膜１０３，１０４による架橋状の梁４ａ，４ｂ，４ｃが形成されている。中央の梁４ａには発熱体５が形成され、それを挟むように梁４ｂに測温抵抗体６ａが梁４ｃに測温抵抗体６ｂが形成されている。発熱体５および測温抵抗体６ａ，６ｂは不図示のコントローラに接続される。１０１はシリコン基板２に形成されるボロン拡散層であり、詳細は後述する。
【００１０】
発熱体５および測温抵抗体６ａ，６ｂは、それぞれ独立した梁４ａ〜４ｃ上に形成され、かつ梁４ａ〜４ｃの下部に凹部２が形成されることによって、各々がシリコン基板２から熱的にほとんど分離されている。このセンサチップを例えば大気中に設置して、発熱体５を周囲温度より高い温度Ｔｈに制御すると、チップ表面付近に大気の流れが無い場合には測温抵抗体６ａ，６ｂの温度Ｔａ、Ｔｂは等しくなる。図１（ｃ）は発熱体５の温度Ｔｈおよび測温抵抗体６ａ，６ｂの温度Ｔａ，Ｔｂを概念的に示した図であり、縦軸は温度Ｔを示す。
【００１１】
図１（ｂ）の矢印Ｅで示すような大気の流れが発生した場合、発熱体５に関して上流に位置する測温抵抗体６ａは、大気により冷却されて温度がＴａからＴａ’（＝Ｔａ−ΔＴａ）に低下する。一方、発熱体５より下流に位置する測温抵抗体６ｂは気流により発熱体５からの熱流入が促進されて、温度がＴｂからＴｂ’（＝Ｔｂ＋ΔＴｂ）に上昇する。その結果、大気の流速に依存する温度差が測温抵抗体６ａ，６ｂ間に生じる。この温度差は測温抵抗体６ａ，６ｂの抵抗値の変化として検出されるので、例えば、測温抵抗体６ａ，６ｂをホイートストンブリッジ回路に組み込むことにより温度差を電圧に変換することができ、流速に応じた電圧出力が得られる。
【００１２】
図１に示した半導体センサチップ１を製作する際には、図２のように複数の半導体センサチップ１がシリコンウェハＷ上に一括で形成される。各半導体センサチップ１はそれぞれ非パターン領域（以下、Ｖ溝形成領域と呼ぶ）１０で分離されており、ダイシング装置を用いてシリコン基板ウエハＷをＶ溝形成領域１０に沿って切断することにより個々の半導体センサチップ１に分割する。
【００１３】
次いで、図３〜図８を参照しながら半導体センサチップ１の製造手順を説明する。なお、図３〜図８のそれぞれにおいて、（ａ）は半導体センサの平面図を、（ｂ）は（ａ）のＡ−Ａ’断面図を示す。まず、図３のように、表裏面がシリコン結晶の（１００）面であるシリコン基板２を用意し、そのシリコン基板２の一方の面にフォトリソグラフィによりレジストパターン１００を形成する。レジストパターン１００はフォトレジスト層が形成されるパターン１００Ａ，１００Ｂと、フォトレジスト層が形成されないパターン１００Ｃとで構成される。パターン１００Ａおよびパターン１００Ｃは上述した半導体センサチップ１のチップ領域に形成され、フォトレジスト層が形成されるパターン１００Ａの領域（以下、回路形成領域と呼ぶ）に半導体センサの回路等が形成される。一方、パターン１００ＢはＶ溝形成領域１０に形成される。
【００１４】
次に、図３のレジストパターン１００をマスクとして、イオン注入法によりボロン（Ｂ）を開口パターン１００Ｃの部分からシリコン基板２に導入する。このとき、ボロンのドーズ量は５×１０１５〜６×１０１６（ｃｍ−２）程度の高濃度に設定される。その後、シリコン基板２上のレジストパターン１００を酸素プラズマや熱硫酸等を用いた方法により除去し、９５０℃で３０分程度のアニールを行って、導入されたボロンを活性化することにより高濃度のボロン拡散層１０１が形成される。図４に示すように、ボロン拡散層１０１は各回路形成領域Ｓを囲むように形成される。
【００１５】
シリコン基板２にボロン拡散層１０１を形成したならば、図５に示すように、シリコンエッチング液（ヒドラジンや水酸化カリウム（ＫＯＨ）など）に対して耐腐食性を有する窒化シリコン（Ｓｉ３Ｎ４）等の絶縁膜１０３を、減圧ＣＶＤ法やプラズマＣＶＤ法等によりシリコン基板２の表裏両面に形成する。次いで、シリコン基板２のボロン拡散層１０１が形成された側の絶縁膜１０３上に金属（例えば、白金）の薄膜をスパッタ法により成膜し、この金属膜をフォトリソグラフィおよびスパッタエッチ等により所定のパターン形状に形成して発熱体５および測温抵抗体６ａ，６ｂを形成する。
【００１６】
その後、図６に示すように、半導体センサの表面を保護するための窒化シリコン（Ｓｉ３Ｎ４）等の絶縁膜１０４をシリコン基板２の発熱体５および測温抵抗体６ａ，６ｂを覆うように形成し、絶縁膜１０３および１０４の一部をプラズマエッチング等によりエッチングして異方性エッチング用開口１０５Ａ、１０５Ｂ，１０５Ｃを形成する。開口１０５Ａはチップ形成領域Ｓを囲むように形成されたボロン拡散層１０１間のＶ溝形成領域１０上に形成され、三角形の開口１０５Ｂは発熱体５および測温抵抗体６ａ，６ｂを挟むような配置で形成され、スリット状の開口１０５Ｃは発熱体５と測温抵抗体６ａ，６ｂとの間に形成される。図６において、Ｓ２はＶ溝形成領域１０により囲まれたチップ領域を示し、このチップ領域Ｓ２内にセンサ回路およびボロン拡散層１０１が形成される。
【００１７】
次に、シリコン基板２をヒドラジンや水酸化カリウム（ＫＯＨ）等のシリコンエッチング液により異方性エッチングすると、図７に示すように開口部１０５Ａ部分ではシリコン基板２がＶ溝状にエッチングされてＶ溝２ｂが形成される。一方、２つの三角形開口部１０５Ｂおよびスリット状開口１０５Ｃから異方性エッチングされたシリコン基板２は、上述した図１のＤ−Ｄ’断面図のようにエッチングされて凹部２ａが形成される。これにより、発熱体５，測温抵抗体６ａ，６ｂが設けられて互いに分離した梁４ａ，４ｂ，４ｃが形成される。この梁４ａ〜４ｃの下面はシリコン基板２と離れているため、シリコン基板２から熱的に分離される。
【００１８】
最後に、シリコン基板２に形成されたＶ溝２ａに沿ってダイシングを行って各半導体センサチップに分割することにより、図８に示すような半導体センサチップ１が得られる。ところで、図６（ｂ）に示すように開口１０５Ａに露出しているＶ溝形成領域１０の両側には、シリコン基板２に比べて異方性エッチングのエッチング速度が非常に遅いボロン拡散層１０１が浸食阻止層として形成されているため、開口１０５Ａ部分からの異方性エッチングはこのボロン拡散層１０１で阻止され、回路形成領域Ｓまで進行することがない。そのため、図８（ｂ）および図２１（ｂ）を比較すると分かるように、本実施の形態の製造方法によれば、半導体センサチップ１の四隅部分において、絶縁膜１０３の下部に食い込むような異方性エッチングによる浸食が生じない。その結果、各半導体センサチップに分割するダイシングの際や後工程のハンドリングの際の四隅部分のチッピングを防止することができる。
【００１９】
−第２の実施の形態−
図９〜図１１は本発明による製造方法の第２の実施の形態を説明する図であり、図９および図１０は第１の実施の形態の図３および図４に対応する図である。図９に示す工程では、表裏面がシリコン結晶の（１００）面であるシリコン基板２の一方の面に、フォトリソグラフィによりレジストパターン２００を形成する。Ｓ２はシリコン基板２上の半導体センサチップ１（上述した図２参照）が形成される領域を示しており、チップ領域Ｓ２の四隅にはフォトレジストが形成されない矩形開口パターン２００Ａが形成される。図９において（ｂ）は（ａ）のＦ−Ｆ’断面図である。
【００２０】
次いで、図９のレジストパターン２００をマスクとして、イオン注入法によりボロンを開口パターン２００Ａの部分からシリコン基板２に導入する。このときのボロンのドーズ量は、第１の実施の形態と同様の５×１０１５〜６×１０１６（ｃｍ−２）程度に設定される。その後、シリコン基板２上のレジストパターン２００を酸素プラズマや熱硫酸等を用いた方法により除去し、９５０℃で３０分程度のアニールを行って導入されたボロンの活性化をすることにより、高濃度のボロン拡散層２０１が図１０に示すようにチップ領域Ｓ２の四隅に形成される。
【００２１】
これ以降の工程（センサ回路およびＶ溝の形成等）については上述した第１の実施の形態と同様なので、本実施の形態では説明を省略する。図１１はシリコン基板２上に形成された複数の半導体センサチップ１を個々の半導体センサチップ１に分割して得られたものの一つを示したものであり、（ｂ）は（ａ）のＦ−Ｆ’断面図である。本実施の形態ではチップ領域Ｓ２の四隅のそれぞれに高濃度のボロン拡散層２０１を形成したので、第１の実施の形態と同様に半導体センサチップ１の四隅部分において絶縁膜１０３の下部に食い込むような異方性エッチングによる浸食が生じない。その結果、各半導体センサチップ１に分割するダイシングの際や後工程のハンドリングの際の四隅部分のチッピングを防止することができる。
【００２２】
さらに、本実施の形態では、チップ領域Ｓ２においてエッチングによる浸食の著しい四隅部分にのみボロン拡散層２０１を形成しているので、上述した第１の実施の形態に比べて回路形成領域を大きくとることができる。
【００２３】
−第３の実施の形態−
上述した第１および第２の実施の形態では、流量センサに本発明による製造方法を適用した場合について説明したが、本実施の形態は赤外線センサの製造に適用したものである。図１２の（ａ）は赤外線センサチップ３０の平面図であり、（ｂ）は（ａ）のＨ−Ｈ’断面図である。シリコン基板２０の中央部には凹部２０ａが形成され、その凹部２０ａの上方には４カ所の梁Ｐで支持されたダイアフラムＭが形成されている。各梁Ｐには熱電対ＴＣを構成するＮ型多結晶シリコン３０４およびＰ型多結晶シリコン３０５がそれぞれ形成され、ダイアフラムＭ上には赤外線を熱に変換する赤外線吸収体３１２が形成されている。ダイアフラムＭはシリコン基板２０から熱的に分離されていることから、ダイアフラムＭ側の温点Ｑ１とシリコン基板２０側の冷点Ｑ２の間に温度差が生じ、４つの熱電対ＴＣに起電力が発生する。各熱電対ＴＣはアルミ配線３０９により直列に接続されており、このアルミ配線３０９を介して起電力を電圧出力として取り出すことによって赤外線吸収体３１２に照射される赤外線を電気信号に変換している。
【００２４】
次に、図１２に示す赤外線センサチップの製造手順を図１３〜図２０を参照して説明する。なお、図１３〜図２０において（ａ）は赤外線センサの平面図を、（ｂ）は（ａ）のＨ−Ｈ’断面図を示す。まず、図１３に示すように表裏面がシリコン結晶の（１００）面であるシリコン基板２０上のチップ領域Ｓ３の中央部分に、フォトリソグラフィおよびイオン注入によりシリコンイオンを打ち込んで欠陥層３０１を形成する。次いで、欠陥層３０１を形成した側のシリコン基板面に、シリコンエッチング液に対して耐腐食性を有する窒化シリコン（Ｓｉ３Ｎ４）等の絶縁膜３０２を減圧ＣＶＤ法等により形成する。その後、フォトリソグラフィおよびリアクティブイオンエッチング等を用いて、図１３に示すような絶縁膜３０２のパターンを形成する。
【００２５】
次の工程では、絶縁膜３０２上に多結晶シリコンを減圧ＣＶＤ等により成膜し、その多結晶シリコンをフォトリソグラフィおよびリアクティブイオンエッチングによりパターンニング加工して図１４に示すような多結晶シリコンパターン３０３（３０３Ａ，３０３Ｂ）を形成する。その後、フォトリソグラフィおよびイオン注入により多結晶シリコンパターン３０３Ａに燐または砒素を、多結晶シリコンパターン３０３Ｂにボロンをそれぞれ導入し、Ｎ型多結晶シリコン３０４とＰ型多結晶シリコン３０５とを形成する（図１５参照）。
【００２６】
図１５はＮ型多結晶シリコン３０４、Ｐ型多結晶シリコン３０５の順に形成した場合を示す図であり、多結晶シリコンパターン３０３Ｂにボロンをイオン注入するときのマスクであるレジストパターン３０６には、多結晶シリコンパターン３０３Ｂを露出する開口パターン３０６Ａと、チップ領域Ｓ３の縁部分の開口パターン３０６Ｂとが形成されている。そのため、開口パターン３０６Ｂ部分に露出しているシリコン基板２０にもボロンが導入され高濃度のボロン拡散層３０７が形成されている。その後、図１６に示すようにリンガラス等の層間絶縁膜３０８を常圧ＣＶＤ等により形成し、例えば、９５０℃で３０分程度のアニールを行い不純物の活性化を行う。
【００２７】
次いで、各多結晶シリコン３０４，３０５とアルミ配線とを接続するためのコンタクトホールを層間絶縁膜３０８に形成した後、スパッタ等によりアルミ膜を成膜し、そのアルミ膜をパターンニングして図１７に示すようなアルミ配線３０９を形成する。その後、図１８に示すように、プラズマＣＤＶ等により窒化シリコン膜等の最終的な保護膜３１０を層間絶縁膜３０８およびアルミ配線３０９上に形成し、シリコン基板２０に凹部２０ａ（図１２）および後述するＶ溝を形成するための異方性エッチング用開口３１１Ａ（Ｌ字形の開口），３１１Ｂを保護膜３１０に形成する。
【００２８】
そして、ヒドラジンや水酸化カリウム（ＫＯＨ）等のシリコンエッチング液によりシリコン基板２０の異方性エッチングを行い、図１９に示すような凹部２０ａおよびＶ溝２０ｂを形成する。その結果、凹部２０ａの上方には４カ所の梁Ｐにより支持されたダイアフラムＭが形成される。このメンブレンＭ上には赤外線吸収膜（例えば、金黒等から成る膜）を成膜してパターンニングを行うことにより、図２０に示すような赤外線吸収体３１２が形成される。このようにしてシリコン基板２０上に複数の赤外線センサが一括して形成されたならば、異方性エッチングにより形成されたＶ溝２０ｂに沿ってダイシングを行い、図１２に示すような個別の赤外線センサチップ３０に分割する。
【００２９】
本実施の形態においても、第１の実施の形態と同様のボロン拡散層３０７が形成されるため、このボロン拡散層３０７が開口３１１Ｂを通して異方性エッチングする際のストッパの働きをし、赤外線センサチップ３０の四隅部分において絶縁膜３０２の下部に浸食が生じない。その結果、ダイシングやハンドリングの際のチッピングを防止することができる。本実施の形態ではボロン拡散層３０７をチップの全周に形成したが、上述した第２の実施の形態と同様に四隅部分にのみボロン拡散層３０７を設けるようにしても良い。
【００３０】
以上説明した実施の形態では、Ｖ溝を形成する際の異方性エッチング用スットパとしてボロンの拡散層を形成したが、ボロン以外にヒ素（Ａｓ）やリン（Ｐ）等をドープした拡散層を用いても同様の効果を得ることができる。また、チップ上に形成されるセンサ回路としては上述した流量センサや赤外線センサの外に圧力センサなどがある。さらに、シリコン基板上に複数の半導体チップを一括で形成し、各チップ間にＶ溝を形成した後にダイシング加工して個別の半導体チップに分割する半導体チップの製造方法であれば、半導体チップにマイクロマシニング加工で上述した流量センサや赤外線センサ等の半導体センサに限らず、一般的な集積回路が形成された半導体チップにも本発明による製造方法を適用することができる。
【００３１】
以上説明した実施の形態の要素と特許請求の範囲の要素との対応において、梁４ａ〜４ｃ上に形成された発熱体５、測温抵抗体６ａ，６ｂで構成される流量センサ、およびメンブレンＭ上に形成された赤外線吸収体３１２、梁Ｐ部分に形成された熱電対ＴＣから構成される赤外線センサは機能性構造物に対応し、Ｖ溝２ｂ，２０ｂは切断用溝を、ボロン拡散層１０１，２０１，３０７は浸食阻止層を構成する。
【図面の簡単な説明】
【図１】半導体センサチップの動作を説明する図であり、（ａ）は半導体センサチップの平面図、（ｂ）は（ａ）のＤ−Ｄ’断面図、（ｃ）は発熱体５および測温抵抗体６ａ，６ｂの温度を概念的に示す図。
【図２】複数の半導体センサチップ１が形成されシリコンウェハＷの平面図。
【図３】半導体センサチップ１の製造手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図４】図３に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図５】図４に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図６】図５に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図７】図６に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図８】図７に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＡ−Ａ’断面図。
【図９】本発明による製造方法の第２の実施の形態を説明する図であって半導体センサチップの製造手順を示したものであり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＦ−Ｆ’断面図。
【図１０】図９に続く手順を説明する図であり、（ａ）は半導体センサの平面図、（ｂ）は（ａ）のＦ−Ｆ’断面図。
【図１１】個別に分割された半導体センサチップ１を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＦ−Ｆ’断面図。
【図１２】本発明による製造方法の第３の実施の形態を説明する図であり、（ａ）は赤外線センサチップ３０の平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１３】赤外線センサチップ３０の製造手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１４】図１３に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１５】図１４に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１６】図１５に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１７】図１６に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１８】図１７に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図１９】図１８に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図２０】図１９に続く手順を説明する図であり、（ａ）はセンサの平面図、（ｂ）は（ａ）のＨ−Ｈ’断面図。
【図２１】半導体チップのチッピングの一例を説明する図であり、（ａ）は半導体チップが形成されたシリコン基板の平面図、（ｂ）は（ａ）のＢ１−Ｂ１’断面図。
【図２２】半導体チップのチッピングの他の例を説明する図であり、（ａ）は半導体チップが形成されたシリコン基板の平面図、（ｂ）は半導体チップの平面図、（ｃ）は（ｂ）のＢ２矢視図。
【符号の説明】
１  半導体センサチップ
２，２０  シリコン基板
２ａ，２０ａ  凹部
２ｂ，２０ｂ  Ｖ溝
５  発熱体
６ａ，６ｂ  測温抵抗体
１０１，２０１，３０７  ボロン拡散層
１０３，１０４，３０２，３０８  絶縁膜
３１２  赤外線吸収体
Ｓ２，Ｓ３  チップ領域
【図１】
0003633333.tif 000002
【図２】
0003633333.tif 000003
【図３】
0003633333.tif 000004
【図４】
0003633333.tif 000005
【図５】
0003633333.tif 000006
【図６】
0003633333.tif 000007
【図７】
0003633333.tif 000008
【図８】
0003633333.tif 000009
【図９】
0003633333.tif 000010
【図１０】
0003633333.tif 000011
【図１１】
0003633333.tif 000012
【図１２】
0003633333.tif 000013
【図１３】
0003633333.tif 000014
【図１４】
0003633333.tif 000015
【図１５】
0003633333.tif 000016
【図１６】
0003633333.tif 000017
【図１７】
0003633333.tif 000018
【図１８】
0003633333.tif 000019
【図１９】
0003633333.tif 000020
【図２０】
0003633333.tif 000021
【図２１】
0003633333.tif 000022
【図２２】
0003633333.tif 000023