【手続補正書】
【提出日】令和3年2月19日(2021.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平坦でない表面を有する基板を準備する工程と、
前記基板の上に第１下地層を配置して前記第１下地層が前記基板の前記平坦でない表面に対応する平坦でない表面を有し、前記第１下地層の上に第２平坦化層を配置することによって、前記基板の上にマルチスタック層を形成し、
前記マルチスタック層の上にハードマスクを堆積させ、
前記ハードマスクの上にパターン化された層を形成し、
前記パターン化された層は、フィーチャを有し、
前記パターン化された層の前記フィーチャによって前記マルチスタック層をエッチングすることにより、前記マルチスタック層にフィーチャを形成し、
前記マルチスタック層は、エッチングにより形成される５０ｎｍ以下のフィーチャ寸法および２．５：１以上のアスペクト比を有するフィーチャの崩壊を回避するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する、
ことを特徴とする方法。
【請求項２】
前記第１下地層は、炭素層を含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記第１下地層は、スピンオン炭素（ＳＯＣ；ｓｐｉｎ−ｏｎ  ｃａｒｂｏｎ）層を含む、
ことを特徴とする請求項１に記載の方法。
【請求項４】
前記第２平坦化層は、有機材料を含む、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記第２平坦化層は、前記第１下地層のヤング率より小さいヤング率を有する、
ことを特徴とする請求項１に記載の方法。
【請求項６】
前記マルチスタック層における前記フィーチャは、５：１以上のアスペクト比を有する、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記マルチスタック層における前記フィーチャの崩壊は、前記第２平坦化層の材料で全体が形成された層に同じ条件の下でエッチングによって形成された同じフィーチャと比べて低減される、
ことを特徴とする請求項１に記載の方法。
【請求項８】
前記第２平坦化層の材料のエッチング耐性は、前記第１下地層のエッチング耐性の３０％以内である、
ことを特徴とする請求項１に記載の方法。
【請求項９】
前記パターン化された層の前記フィーチャは、特定のクリティカルディメンジョン（ＣＤ）を有し、前記マルチスタック層における前記フィーチャは、前記第１下地層の材料で全体が形成された層にエッチングによって形成された同じ層と比べて高いクリティカルディメンジョン（ＣＤ）均一性を有する、
ことを特徴とする請求項１に記載の方法。
【請求項１０】
前記第２平坦化層は、インプリントリソグラフィ技術によって配置される、
ことを特徴とする請求項１に記載の方法。
【請求項１１】
形成された前記パターン化された層の前記フィーチャを前記基板に転写するための１以上の追加的なエッチング工程を更に含む、
ことを特徴とする請求項１に記載の方法。
【請求項１２】
前記マルチスタック層は、フィーチャ崩壊なしで前記マルチスタック層における前記フィーチャを維持するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する、
ことを特徴とする請求項１に記載の方法。
【請求項１３】
マルチスタック層であって、
平坦でない表面を有する基板と、
前記基板の上に形成され、前記基板の前記平坦でない表面に対応する平坦でない表面を有する第１炭素層と、
前記第１炭素層の上に形成され、平坦な表面を有する第２平坦化層と、を備え、
前記マルチスタック層は、エッチングにより形成される２．５：１以上のアスペクト比および５０ｎｍ以下の寸法を有するフィーチャの崩壊を回避するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する、
ことを特徴とするマルチスタック層。
【請求項１４】
前記第１炭素層は、スピンオン炭素（ＳＯＣ；ｓｐｉｎ−ｏｎ  ｃａｒｂｏｎ）層を含む、
ことを特徴とする請求項１３に記載のマルチスタック層。
【請求項１５】
前記第２平坦化層は、有機材料を含む、
ことを特徴とする請求項１４に記載のマルチスタック層。
【請求項１６】
前記マルチスタック層は、５：１以上のアスペクト比および５０ｎｍ以下の寸法を有するフィーチャの崩壊を回避するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する、
ことを特徴とする請求項１３に記載のマルチスタック層。
【請求項１７】
前記第２平坦化層の材料のエッチング耐性は、前記第１炭素層のエッチング耐性の３０％以内である、
ことを特徴とする請求項１３に記載のマルチスタック層。
【請求項１８】
デバイスを製造する方法であって、
請求項１２に記載の方法で、形成されたパターン化された層のフィーチャを基板に転写することと、
前記基板を処理して前記デバイスを製造することと、
を含むことを特徴とする方法。
【請求項１９】
前記基板は、半導体基板を含み、製造される前記デバイスは、半導体デバイスである、
ことを特徴とする請求項１８に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明の第１の側面に係る方法は、平坦でない表面を有する基板を準備する工程と、前記基板の上に第１下地層を配置して前記第１下地層が前記基板の前記平坦でない表面に対応する平坦でない表面を有し、前記第１下地層の上に第２平坦化層を配置することによって、前記基板の上にマルチスタック層を形成し、前記マルチスタック層の上にハードマスクを堆積させ、前記ハードマスクの上にパターン化された層を形成し、前記パターン化された層は、フィーチャを有し、前記パターン化された層の前記フィーチャによって前記マルチスタック層をエッチングすることにより、前記マルチスタック層にフィーチャを形成し、前記マルチスタック層は、エッチングにより形成される５０ｎｍ以下のフィーチャ寸法および２．５：１以上のアスペクト比を有するフィーチャの崩壊を回避するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する。
一実施形態において、１つの方法は、存在するトポグラフィ変動の上に小さなパターンフィーチャを形成するために使用される。この方法は、平坦でない表面変動を有する表面を有する基板を準備する工程と、第１下地層がその下地である前記基板の前記平坦でない表面変動に対応する平坦でない表面変動を有するように前記基板の上に前記第１下地層を配置し、前記第１下地層の上に第２平坦化層を配置することによって、前記基板の上にマルチスタック層を形成し、前記マルチスタック層の上にハードマスクを堆積させ、前記ハードマスクの上にパターン化された層を形成し、前記パターン化された層は、フィーチャを有し、前記マルチスタック層は、最小のフィーチャ崩壊で、５０ｎｍ以下のフィーチャ寸法および２．５：１以上のアスペクト比を有する、１以上のエッチングされたフィーチャを維持するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する。他の側面において、前記マルチスタック層に前記パターン化された層のフィーチャをエッチングで形成するために１以上のエッチング工程が実施される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の第２の側面は、マルチスタック層に係り、前記マルチスタック層は、平坦でない表面を有する基板と、前記基板の上に形成され、前記基板の前記平坦でない表面に対応する平坦でない表面を有する第１炭素層と、前記第１炭素層の上に形成され、平坦な表面を有する第２平坦化層と、を備え、前記マルチスタック層は、エッチングにより形成される２．５：１以上のアスペクト比および５０ｎｍ以下の寸法を有するフィーチャの崩壊を回避するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有する。
一実施形態の他の側面において、マルチスタック層が提供され、前記マルチスタック層は、平坦でない表面変動を有する表面を有する基板と、前記基板の上に形成され、前記基板の前記平坦でない表面変動に対応する平坦でない表面変動を有する第１炭素層と、前記第１炭素層の上に形成され、平坦な表面を有する第２平坦化層と、を備えることができ、前記マルチスタック層は、最小のフィーチャ崩壊で、２．５：１以上のアスペクト比で５０ｎｍ以下のフィーチャを維持するために十分な複合有効機械的剛性（Ｅｅｆｆ）を有するマルチスタック層が提供される。