【手続補正書】
【提出日】令和3年6月15日(2021.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層（２）を有する半導体基板（１）と、
前記ドリフト層の内における該ドリフト層の表層部に形成された第１導電型のドレイン領域（４）と、
前記ドリフト層内における該ドリフト層の表層部において、前記ドリフト層よりも高不純物濃度かつ前記ドレイン領域よりも低不純物濃度とされていると共に該ドレイン領域を囲むように形成された第１導電型のドレインドリフト層（６）と、
前記ドリフト層の内における前記ドレインドリフト層から離れた位置での該ドリフト層の表層部に形成され、チャネル領域が形成される第２導電型のボディ層（７）と、
前記ボディ層内における該ボディ層の表層部において、該ボディ層の終端部よりも内側で終端するように形成された第１導電型のソース領域（８）と、
前記ボディ層と前記ドレインドリフト層との間における前記ドリフト層および前記ドレインドリフト層の上に形成された分離用絶縁膜（３）と、
前記ボディ層の表面のうち、前記ソース領域と前記ドリフト層との間に挟まれた部分を前記チャネル領域として、該チャネル領域の表面に形成されると共に前記分離用絶縁膜に繋げて形成されたゲート絶縁膜（１０）と、
前記ゲート絶縁膜の表面に形成されると共に、前記ゲート絶縁膜上から前記分離用絶縁膜上に至るように形成されたゲート電極（１１）と、
前記ゲート電極および前記分離用絶縁膜の上に形成された層間絶縁膜（１７、１８、２１）と、
前記ドレイン領域と電気的に接続されたドレイン電極（１２）と、
前記ソース領域および前記ボディ層と電気的に接続されたソース電極（１３）と、
前記層間絶縁膜の少なくとも一部の上に形成され、前記ソース電極と電気的に接続されていると共に、前記ドレイン領域側に延設されることでソースフィールドプレートを構成するソース配線層（１６ｂ、２０ｂ、２３ｂ）と、
を有する横型トランジスタが備えられ、
前記ソース領域と前記ドレイン領域との間を最短距離で結ぶ線上において、前記分離用絶縁膜の上での前記ソースフィールドプレートの寸法を長さＬｓｆｐとし、前記ドレインドリフト層の寸法を長さＬｄｄとし、前記分離用絶縁膜の寸法を幅Ｗｓｔｉとして、
前記幅Ｗｓｔｉに対する前記長さＬｄｄと前記長さＬｓｆｐとの差であるＬｄｄ−Ｌｓｆｐの割合が−１０〜＋２０％になっている、半導体装置。
【請求項２】
前記層間絶縁膜と前記ソース配線層が多層とされた多層配線構造とされ、多層に形成された前記ソース配線層のうちのいずれかによって前記ソースフィールドプレートが構成されている、請求項１に記載の半導体装置。
【請求項３】
第１導電型のドリフト層（２）を有する半導体基板（１）と、
前記ドリフト層の内における該ドリフト層の表層部に形成された第１導電型のドレイン領域（４）と、
前記ドリフト層内における該ドリフト層の表層部において、前記ドリフト層よりも高不純物濃度かつ前記ドレイン領域よりも低不純物濃度とされていると共に該ドレイン領域を囲むように形成された第１導電型のドレインドリフト層（６）と、
前記ドリフト層の内における前記ドレインドリフト層から離れた位置での該ドリフト層の表層部に形成され、チャネル領域が形成される第２導電型のボディ層（７）と、
前記ボディ層内における該ボディ層の表層部において、該ボディ層の終端部よりも内側で終端するように形成された第１導電型のソース領域（８）と、
前記ボディ層と前記ドレインドリフト層との間における前記ドリフト層および前記ドレインドリフト層の上に形成された分離用絶縁膜（３）と、
前記ボディ層の表面のうち、前記ソース領域と前記ドリフト層との間に挟まれた部分を前記チャネル領域として、該チャネル領域の表面に形成されると共に前記分離用絶縁膜に繋げて形成されたゲート絶縁膜（１０）と、
前記ゲート絶縁膜の表面に形成されると共に、前記ゲート絶縁膜上から前記分離用絶縁膜上に至るように形成されたゲート電極（１１）と、
前記ゲート電極および前記分離用絶縁膜の上に形成された層間絶縁膜（１７、１８、２１）と、
前記ドレイン領域と電気的に接続されたドレイン電極（１２）と、
前記ソース領域および前記ボディ層と電気的に接続されたソース電極（１３）と、
前記層間絶縁膜の少なくとも一部の上に形成され、前記ソース電極と電気的に接続されていると共に、前記ドレイン領域側に延設されることでソースフィールドプレートを構成するソース配線層（１６ｂ、２０ｂ、２３ｂ）と、
を有する横型トランジスタが備えられ、
前記層間絶縁膜と前記ソース配線層が多層とされた多層配線構造とされ、多層に形成された前記ソース配線層のうちの１層目のソース配線層（１６ｂ）のみによって前記ソースフィールドプレートが構成されている、半導体装置。
【請求項４】
第１導電型のドリフト層（２）を有する半導体基板（１）と、
前記ドリフト層の内における該ドリフト層の表層部に形成された第１導電型のドレイン領域（４）と、
前記ドリフト層内における該ドリフト層の表層部において、前記ドリフト層よりも高不純物濃度かつ前記ドレイン領域よりも低不純物濃度とされていると共に該ドレイン領域を囲むように形成された第１導電型のドレインドリフト層（６）と、
前記ドリフト層の内における前記ドレインドリフト層から離れた位置での該ドリフト層の表層部に形成され、チャネル領域が形成される第２導電型のボディ層（７）と、
前記ボディ層内における該ボディ層の表層部において、該ボディ層の終端部よりも内側で終端するように形成された第１導電型のソース領域（８）と、
前記ボディ層と前記ドレインドリフト層との間における前記ドリフト層および前記ドレインドリフト層の上に形成された分離用絶縁膜（３）と、
前記ボディ層の表面のうち、前記ソース領域と前記ドリフト層との間に挟まれた部分を前記チャネル領域として、該チャネル領域の表面に形成されると共に前記分離用絶縁膜に繋げて形成されたゲート絶縁膜（１０）と、
前記ゲート絶縁膜の表面に形成されると共に、前記ゲート絶縁膜上から前記分離用絶縁膜上に至るように形成されたゲート電極（１１）と、
前記ゲート電極および前記分離用絶縁膜の上に形成された層間絶縁膜（１７、１８、２１）と、
前記ドレイン領域と電気的に接続されたドレイン電極（１２）と、
前記ソース領域および前記ボディ層と電気的に接続されたソース電極（１３）と、
前記層間絶縁膜の少なくとも一部の上に形成され、前記ソース電極と電気的に接続されていると共に、前記ドレイン領域側に延設されることでソースフィールドプレートを構成するソース配線層（１６ｂ、２０ｂ、２３ｂ）と、
を有する横型トランジスタが備えられ、
前記層間絶縁膜と前記ソース配線層が多層とされた多層配線構造とされ、多層に形成された前記ソース配線層のうちの２層目よりも上のソース配線層（２０ｂ、２３ｂ）のみによって前記ソースフィールドプレートが構成されている、半導体装置。
【請求項５】
前記ソース領域と前記ドレイン領域との間を最短距離で結ぶ線上において、前記分離用絶縁膜の上での前記ソースフィールドプレートの寸法を長さＬｓｆｐとし、前記ドレインドリフト層の寸法を長さＬｄｄとし、前記分離用絶縁膜の寸法を幅Ｗｓｔｉとして、
前記幅Ｗｓｔｉに対する前記長さＬｄｄと前記長さＬｓｆｐとの差であるＬｄｄ−Ｌｓｆｐの割合が−１０〜＋２０％になっている、請求項３または４に記載の半導体装置。
【請求項６】
前記幅Ｗｓｔｉに対する前記長さＬｄｄの割合が８０％以下になっている、請求項１、２または５に記載の半導体装置。
【請求項７】
前記ゲート電極は、前記分離用絶縁膜の上にも延設され、該分離用絶縁膜の上に形成された部分によってゲートフィールドプレートを構成しており、
前記ソース領域と前記ドレイン領域との間を最短距離で結ぶ線上において、前記分離用絶縁膜の上での前記ソースフィールドプレートの寸法を長さＬｓｆｐとし、前記ゲートフィールドプレートの寸法を長さＬｇｆｐとすると、前記長さＬｓｆｐが前記長さＬｇｆｐより長くされている、請求項１ないし６のいずれか１つに記載の半導体装置。
【請求項８】
前記ドリフト層内における該ドリフト層の表層部において、前記ドリフト層よりも高不純物濃度かつ前記ドレイン領域よりも低不純物濃度とされていると共に該ドレイン領域を囲むように形成された第１導電型のバッファ層（５）を有し、
前記ドレインドリフト層は、前記バッファ層よりも低不純物濃度とされていると共に該バッファ層を囲むように形成されている、請求項７に記載の半導体装置。