(57)【特許請求の範囲】
【請求項１】
インターレースされたビデオ信号を受信する手段と；
垂直同期周波数及び水平同期周波数を有する各信号を供給する手段と；
該インターレースされたビデオ信号と関係付けられた該水平同期周波数の逓倍周波数を有する別の信号を供給する手段と；該供給された水平同期周波数信号に応答する水平ビデオ表示制御回路と；
該供給された逓倍水平同期周波数信号と、該供給された垂直同期周波数信号と、パン制御信号とに応答し、固定時間間隔に水平方向の半分のライン間隔の整数倍の期間がプラスされた期間又は該固定時間間隔に水平方向の半分のライン間隔の整数倍の期間がマイナスされた期間の何れか一方の期間だけ、該供給された垂直同期周波数信号に対し位相が遅延させられた第２の垂直同期周波数信号を発生するディジタル手段と；
該第２の垂直同期周波数信号に応答する垂直ビデオ表示制御回路とからなる、垂直パン装置。
【請求項２】
垂直同期周波数及び水平同期周波数を有する各信号を供給する手段と；
該水平同期周波数の逓倍周波数を有する別の信号を供給する手段と；
該供給された水平同期周波数信号に応答する水平ビデオ表示制御回路と；
該逓倍水平同期周波数信号によりクロック制御され、該垂直周波数信号によって動作を可能にされ、第１のクロック出力信号を発生する第１のディジタル計数手段と；
該逓倍水平同期周波数信号によってクロック制御され、該第１の出力信号によってセットされ、第２のクロック出力信号を発生する第２のディジタル計数手段と；
該垂直周波数信号によってクロック制御され、該第２の計数手段をプリセットするためパン制御信号に応答して変化する第３のクロック出力信号を発生する第３のディジタル計数手段と；
該第２のクロック出力信号に応答し、水平方向の半分のライン間隔に時間的に対応する増分量が異なる複数の遅延の中の何れか一つにより該供給された垂直同期周波数信号に対し位相が遅延させられた第２の垂直同期周波数信号を発生するディジタル復号手段と；
該第２の垂直同期周波数信号に応答する垂直ビデオ表示制御回路とからなる、インターレースされたビデオ信号用の垂直パン装置。
【請求項３】
上記第２の垂直同期周波数信号は、上記固定時間間隔だけ、前記供給された垂直同期周波数信号に対し位相が選択的に遅延させられていることを特徴とする請求項１記載の垂直パン装置。
【請求項４】
上記固定時間間隔は、上記インターレースされたビデオ信号の１フィールドの時間間隔であることを特徴とする請求項１又は３記載の垂直パン装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機において画像を垂直方向にパンさせる分野に係り、特に、ワイド画面のテレビジョン受像機等において通常のソース媒体からの拡大された画像を垂直方向にパンさせる分野に関する。
【０００２】
【従来の技術】
以下、画像の境界、又は、画像の表示画面の境界の横と縦の比をフォーマット表示比と称する。画像を形成するイメージの横と縦の比はイメージアスペクト比と呼ぶ。フォーマット表示比の不一致によって生じる画像内の像の歪みはイメージアスペクト比歪みと称する。
【０００３】
例えば、４×３のフォーマット表示比を有する従来のソース媒体は、映像信号の速度を上げない限り、例えば、１６×９のフォーマット表示比を有するワイド画面のテレビジョン受像機に表示することができない。例えば、上記フォーマット表示比の場合、映像信号は４／３倍で速度を上げることが必要である。これによって表示画面の１／４は空白になり、視聴者は幅の広いテレビジョン受像機の特徴が活かされていない不所望の動作条件であるとみなす。
【０００４】
映像信号の速度を上げる方法の他に、画像を垂直方向に拡大する方法がある。画像の垂直方向の拡大は、映像信号の垂直偏向長さ又は垂直補間を操作することにより得られる。４×３のフォーマット表示比を有する画像の垂直長さが、映像信号の速度を上げることなく１６×９のフォーマット表示比を有するワイド画面のディスプレイ上で４／３倍に増加されるならば、表示の際、画像にイメージアスペクト比歪みがなく、実際上、映像の各イメージによって画成される画像は、寸法が拡大される。その上、画面は画像で完全に埋め尽くされる。しかし、画像の中の１／４は失われる。画像が拡大又はズームされる際に中央に置かれるならば、上部の１／８と下部の１／８が切り取られ、即ち、失われる。画像の上部の略１／８と下部の略１／８は情報内容のない暗い帯をなすレターボックス形フォーマット中に画像がある場合、上記切り取りは問題ではない。
【０００５】
しかし、ソース画像がレターボックス形フォーマットではない場合、画像内容の１／４が失われる。動きの中心が非常に巧みに切り取られる場合がある。このような状況下において、動きの中心に追従するため、必要に応じてズームされた画像を垂直方向にパンさせることが望ましい。垂直パン機能により、視聴者はズームされた画像の中のどの部分を表示し、どの部分を切り取るかを選択し得るようになる。垂直パンは映像信号と共に伝送されたパン制御信号に応じて行うことが可能であり、この場合、例えば、適当なデコーダが受像機に必要とされる。
【０００６】
画像を垂直方向に位置決めする第１のアナログ的手法は直流成分を垂直偏向電流に重ね合わせることである。この手法は直流結合された垂直偏向増幅器と十分な出力電流レンジを必要とする。上記増幅器は発散損が増加する欠点がある。
第２のアナログ的手法は垂直偏向ヨークと並列に結合された浮動直流電流源を使用する。上記電流源の出力電圧のダイナミックレンジはフライバックパルスを補うのに十分な大きさが必要である。
【０００７】
電流の重ね合わせを使用する全ての手法に伴う重大な問題は、垂直Ｓ字補正及び左−右の補正が垂直方向の移動の全レンジに亘って自動的に調節される必要があることである。
基本水平同期周波数ｆH のインターレース形フィールドで動作する水平偏向装置と共に使用するため適合された第３のアナログ的手法は、アナログパルス遅延法を用いて映像信号に対し垂直偏向を位相偏移させる。そのための周知の回路の一つによれば、３個のワンショットマルチバイブレータが直列接続され、間隔Ｔ１、Ｔ２及びＴ３を夫々有する各パルスを供給する。垂直ドライブ出力パルスは第１のワンショットへの入力である。最初の２個のワンショットは、Ｔ１＋Ｔ２の全遅延時間を発生させる。第３のワンショットの出力は間隔Ｔ３を有する遅延した垂直ドライブ出力パルスである。移動制御入力信号は、最小値と最大値の間で第２のワンショットの出力パルスである間隔Ｔ２を変えるため使用される。これにより、画像は下方向及び上方向夫々に移動する。かかるアナログ回路には、不正確なインターレース及びジッターを誘起する重大な問題がある。
【０００８】
ディジタル的な手法を利用する垂直パン回路は、２ｆH 、即ち、基本水平同期周波数ｆH の２倍のノンインターレース形フィールドで動作する水平偏向装置と共に使用するため開発されている。
第１のディジタル的手法において、パン制御回路は、拡大された画像領域の中のどの部分が表示され、どの部分が表示されないかを制御するため垂直同期成分に対し位相的に垂直ブランキング期間を調整する。この装置は適切に動作するため直流結合された垂直偏向装置を必要とする。直流結合の結果として、垂直パンのない場合に垂直方向のズームを行うと画像の下部は切り取られる。通常、垂直ズーム表示モードの開始点として必要であると考えられるように画像を中心に位置決めするためには、垂直パンが必要とされる。
【０００９】
上記第１のディジタル的手法と共に使用し得るＳ字補正の自動調整用回路は、垂直鋸波信号を垂直偏向増幅器の入力側に結合するトランジスタペアにより形成された差動増幅器を利用する。トランジスタペアの非線形性により、垂直方向の線形性又はＳ字補正が得られる。鋸波信号の振幅の調整は垂直長さ制御信号を調整することにより行われる。垂直長さ制御信号は、振幅調整により生じるＳ字補正の要求の変化を補償するため非線形性を制御するトランジスタペアのエミッタに結合される。
【００１０】
フレームベースの垂直パン装置と呼ばれる第２のディジタル的手法によれば、パン制御回路は水平ライン、又は、半分のラインを計数し、映像信号の垂直同期成分に対し可変のパン遅延によって遅延された垂直リセット信号を発生する。１フィールド当たりのライン数がテープ速度と記録モードの関数として変わるビデオカセットレコーダの再生の停止モード中のように順次のフィールドが異なる水平ライン数を有するとき、パン遅延はパンされた映像信号のライン間のフリッカーを制御するため相互に排他的な範囲で変化する。
【００１１】
フィールドツウフィールド垂直パン装置と呼ばれる第３のディジタル的手法は、標準のフィールド長と、連続的な水平ラインのグループを連続的なフィールドに分割する垂直同期成分とを有する映像信号に基づいている。パン制御回路は、順次の各フィールドの実際の長さと標準の長さとの間の相違を測定する。垂直リセット信号は、映像信号の垂直同期成分に対するパン遅延によって遅延される。フィールドが標準的ではないフィールド長を有するとき、パンされた映像信号のライン間のフリッカーがあるならば、そのフリッカーを制御するため、パン遅延はフィールド長さの相違に対するフィールドベースの応答によってフィールド上で調整することができる。
【００１２】
【発明が解決しようとする課題】
垂直パン回路に定められた明らかな要求は、周波数ｆH で動作するテレビジョン受像機と共に使用できること、インターレースの問題を生じないこと、交流結合及び直流結合された両方の垂直偏向装置と共に使用できること、発散損が増加しないこと、垂直パン中にＳ字補正と左−右補正の連続的な再調整を必要としないことである。
【００１３】
【課題を解決するための手段】
従来技術において指摘された問題を解決する本発明の垂直パン装置は、垂直同期周波数と、水平同期周波数と、水平同期周波数の逓倍周波数とを有する各信号を供給する手段と；供給された水平同期周波数信号に応答し、フィールドをインターレースさせてビデオ信号を表示するビデオディスプレイ用水平表示制御回路と；供給された逓倍水平同期周波数信号と、供給された垂直同期周波数信号と、パン制御信号とに応答し、水平方向の半分のライン間隔に時間的に対応する増分量が異なる複数の遅延の中の何れか一つにより供給された垂直同期周波数信号に対し位相が遅延させられた第２の垂直同期周波数信号を発生するディジタル手段と；第２の垂直同期周波数信号に応答するビデオディスプレイ用垂直表示制御回路とからなると考えられる。
【００１４】
上記第２の垂直同期信号を発生させる手段は、逓倍水平同期周波数信号によりクロック制御され、垂直周波数信号によって動作を可能にされ、第１のクロック出力信号を発生する第１のディジタル計数手段と；逓倍水平同期周波数信号によってクロック制御され、第１の出力信号によってセットされ、第２のクロック出力信号を発生する第２のディジタル計数手段と；垂直周波数信号によってクロック制御され、第２の計数手段をプリセットするためパン制御信号に応答して変化する第３のクロック出力信号を発生する第３のディジタル計数手段と；第２のクロック出力信号に応答し、位相が遅延させられた垂直周波数同期信号を発生するディジタル復号手段とからなると考えられる。
【００１５】
或いは、従来技術において指摘された問題を解決する本発明の他の垂直パン装置は、垂直同期周波数と、水平同期周波数と、該水平同期周波数の逓倍周波数を有する各信号のソースと；入力ビデオ信号のフィールドがインターレース形フォーマットで表示される動作モードを有するビデオディスプレイと；ビデオディスプレイに結合され、供給された水平同期周波数信号に応答する水平表示制御回路と；供給された逓倍水平同期周波数信号と供給された垂直同期周波数信号とパン制御信号とに応答し、水平方向の半分のライン間隔に時間的に対応する増分量が異なる複数の遅延の中の何れか一つにより供給された垂直同期周波数信号に対し位相が遅延させられた第２の垂直同期周波数信号を出力として有するディジタル位相遅延回路と；ビデオディスプレイに結合され、第２の垂直同期周波数信号に応答する垂直表示制御回路とからなると考えられる。
【００１６】
上記ディジタル位相遅延回路は、逓倍水平同期周波数信号によりクロック制御され、垂直周波数信号によって動作を可能にされ、第１のクロック出力信号を発生する第１のディジタル計数手段と；逓倍水平同期周波数信号によってクロック制御され、第１の出力信号によって開始カウントにセットされ、第２のクロック出力信号を発生させる第２のディジタル計数手段と；垂直周波数信号によってクロック制御され、開始カウントとして第２の計数手段に結合された第３のクロック信号であって垂直パン制御信号に応答して変化する第３のクロック出力信号を発生する第３のディジタル計数手段と；第２のクロック出力信号を受信するため結合され、位相が遅延させられた垂直周波数同期信号として復号化出力信号を発生するディジタル復号手段とからなると考えられる。
【００１７】
上記の各垂直パン装置によれば、水平同期周波数は、例えば、入力映像信号の水平同期信号の１ｆH と対応し、逓倍水平同期周波数は、例えば、入力映像信号の水平同期信号の２倍の２ｆH である。
種々の本発明の配置は、異なるレベルの構造的及び機能的な説明を用いて、それに限定されることのない上記配置を含む多数の他の形態で示されることが認められる。
【００１８】
【発明の実施の形態】
全体的に参照符号１０で示された本発明の配置の垂直パン回路のブロック図が図１に示されている。パン回路１０は、例えば、垂直ドライブパルスが発生されたポイントにおいて、ｆH で表わされる水平走査周波数の周期の半分の整数倍で垂直同期信号を位相的に遅延させる。位相遅延の量は、１フィールドの時間間隔プラス３５．５の水平ライン間隔から１フィールドの時間間隔マイナス３６の水平ライン間隔までの範囲でライン走査周期の半分の増分量で調整し得る。上記範囲により、中央位置から３５．５ライン上方と、中央位置から３６ライン下方の画像の最大の垂直方向移動が得られる。水平走査周期の半分の整数倍で調整可能な時間的遅延を実行することにより、インターレースは正確であり、本質的に安定する利点が得られる。更に、上記回路自体は、カウントダウン法で垂直ドライブパルスを発生させるため使用される形の集積回路への実装に適している。
【００１９】
ブロック１２は水平及び垂直同期周波数を有する各信号のソースを示している。上記各信号は、例えば、同期信号分離回路によって供給された入力複合映像信号の水平及び垂直同期信号である。或いは、上記各信号は、例えば、各々が水平及び垂直出力ドライブ信号である入力複合映像信号の水平及び垂直同期信号から取り出してもよい。
【００２０】
垂直同期周波数を有するブロック１２の出力信号はＶINで表わされている。信号ＶINは位相遅延回路１４と遅延制御回路２６の入力である。水平同期周波数を有するブロック１２の出力信号はｆH で表わされている。信号ｆH は周波数逓倍回路２４と水平表示制御回路２８の入力である。信号ＶIN及びｆH は、夫々、入力映像信号の垂直及び水平同期信号と同期した関係にある。
【００２１】
回路２４は、本実施例において信号２ｆH を出力として発生する周波数逓倍回路を表わす。周波数逓倍回路は周知であり、通常、出力信号２ｆH が入力信号ｆH と同期し続けることを保証するためＰＬＬ回路２５のような位相ロックドループを組み込む。表示の際に偶数フィールドと奇数フィールドが互いに横方向に揃わない状況を回避するため、信号２ｆH は信号ｆH の周期と実質的に対称であることが望ましい。信号２ｆH は、受像機でそれ以外に利用可能であれば、発生させる必要はない。
【００２２】
位相遅延回路１４は、第２の垂直同期周波数信号ＶOUT を出力信号として発生する。信号ＶOUT は信号ＶINに関し位相的に遅延される。本発明の配置によれば、信号ＶOUT は、時間的な増分が異なる多数の位相遅延の中の何れか一つによって位相的に遅延される。各増分は時間的に半分のライン間隔に一致する。各半分のライン間隔は、例えば、本実施例において信号２ｆH である逓倍水平周波数信号の各周期に一致する。逓倍水平周波数信号は、半分のライン間隔の位相遅延の増加を可能にする位相遅延回路１４にタイミングの基準を供給する。信号ＶINは、位相遅延した信号ＶOUT が入力映像信号と同期し続けることを保証する。
【００２３】
回路２６は遅延制御回路である。遅延制御回路２６は、位相遅延回路１４において信号ＶINに印加された増加的な遅延の数を調整する出力信号ＰＣＳを発生する。信号ＶINは、遅延制御回路２６が位相遅延回路１４と適切に同期することを保証するクロックソースを供給する。
ブロック３２はマイクロプロセッサμＰ３２を示している。マイクロプロセッサ３２は、ＵＰ（アップ）、ＣＥＮＴＥＲ（センター）、ＤＯＷＮ（ダウン）のコマンドを遅延制御回路２６に与える。マイクロプロセッサ３２は、パンボタン３６、ダウンボタン３８、アップボタン４０をその一部３４に含むキーパッドにより作成されたような視聴者のコマンドに応答する。キーパッドは、例えば、配線のまとめ取付け、又は、遠隔制御の赤外線リンクでもよいリンク４１を介してマイクロプロセッサ３２に結合される。キーパッド部３４は、多数の制御装置の中の一例を示し、例えば、アップとダウンのボリューム制御ボタンは、パンボタンが同時に押された場合、アップ及びダウンのパンコマンドを発生させるため使用することが可能である。
【００２４】
センターコマンドは１フィールドの時間間隔の遅延をセットし、これにより、画像が垂直方向の中央に置かれる。これは、図２に示す如く、信号ＶINの各パルスの後、１垂直周期ＴVERTICALに生じる信号ＶOUT の各パルスと一致する。アップコマンドは、１フィールドの時間間隔プラス０．５乃至３５．５ライン周期の範囲で遅延をセットする。ダウンコマンドは、１フィールドの時間間隔マイナス０．５乃至３６ライン周期の範囲で遅延をセットする。
【００２５】
もう一度図１を参照すると、垂直表示制御回路２２は、位相遅延が調整された信号ＶOUT を入力として有する。垂直表示制御回路２２は、陰極線管と共に使用するため適合された垂直偏向回路でもよく、或いは、液晶又はプラズマディスプレイと共に使用するため適合されたラスターマッピング回路でもよい。如何なる適合の場合でも、垂直表示制御回路２２は、画像の垂直サイズを制御するマイクロプロセッサ３２から垂直サイズ制御信号を受ける。垂直方向のパンは、例えば、殆どのワイド画面テレビジョン受像機で見られる垂直ズームの特性によって必要とされる。偏向装置において、画像の垂直方向の長さは垂直偏向電流の勾配を変えることにより調整される。上記回路は現在周知である。ラスターマッピング回路は、水平ラインの垂直アドレスを変え、補間により中間の水平ラインを作成する場合がある。かかるラスターマッピング回路も周知である。
【００２６】
水平表示制御回路２８は入力として信号ｆH を有する。水平表示制御回路２８は、陰極線管と共に使用するため適合された水平偏向回路でもよく、或いは、液晶又はプラズマディスプレイと共に使用するため適合されたラスターマッピング回路でもよい。ワイド画面ディスプレイ上で４×３のフォーマット表示比の画像を垂直方向にズーミングする場合、水平走査の幅を調整する必要はない。
【００２７】
水平及び垂直表示制御回路２８、２２の夫々で生成された水平及び垂直表示制御信号は、ビデオディスプレイ３０に入力される。ビデオディスプレイ３０は、例えば、１６×９の幅広いフォーマット表示比を有するので、垂直方向のズーム特性を実現するのが適当である。ビデオディスプレイ３０は、陰極線管、液晶ディスプレイ、プラズマディスプレイ、又は、映像信号により表わされた画像を表示する他の適当な配置の何れでも構わない。
【００２８】
図３は位相遅延回路１４の詳細なブロック図である。位相遅延回路１４は、２台の同期式ディジタルカウンタ及びデコーダとして実現される。カウンタ−１と呼ばれる第１のカウンタ１６は、９ビットの２進カウンタである。第１のカウンタは信号２ｆH によってクロック制御され、信号ＶINに応答してレート２ｆH で計数を開始する。カウンタ１６の出力はＣＮＴ１で示されている。カウンタ−２とも呼ばれる第２のカウンタ１８は、８ビットのプログラム可能なカウンタである。第２のカウンタ１８も信号２ｆH によってクロック制御され、第１のカウンタ１６の所定の出力カウントでセットされる。第２のカウンタの出力カウントＣＮＴ２は、４ビットのディジタルデコーダ２０の入力である。デコーダ２０の復号化された出力信号は位相遅延された垂直同期信号ＶOUT である。遅延制御回路２６は、カウンタ−３とも呼ばれる第３のディジタルカウンタ２６として実現される。かかる第３のカウンタ２６は、信号ＶINでクロック制御された同期式８ビットのプログラム可能な２進アップ／ダウンカウンタである。第３のカウンタ２６の出力カウントＣＮＴ３は、第２のカウンタ１８にプリセットカウント値を供給する。
【００２９】
ブロック４２は、マイクロプロセッサ３２が視聴者によって作成された垂直パン制御信号を適当なディジタルパン制御信号に変換し得るスイッチインタフェースの一例を示している。
カウンタ１６は、垂直周波数同期信号ＶINが論理的ハイであり、クロックレート２ｆH で計数し始めるとき、ゼロにリセットされる。出力ＯＵＴは論理的ハイである。カウントが“４７０”に達するとき、出力ＯＵＴは論理的ローに変わる。次のクロックパルス２ｆH で、カウンタ１８は、カウンタ２６からの“０”乃至“１４３”の範囲の出力カウント値でプリロードされる。カウンタ１６は、停止カウント“４７１”で計数を終了する。
【００３０】
カウンタ１８はプリロードの値から計数を開始し、停止カウント“２４０”で計数を終了するまでカウントを進める。カウンタ１８の出力カウントの上位４ビットは、４ビットデコーダ２０に供給される。位相遅延された信号ＶOUT は、“２２４”から“２３９”のカウント範囲の１６カウントの間隔で遅延された垂直同期パルスを有する。
【００３１】
カウンタ２６に対する垂直パン制御信号アップ（ＵＰ）、センター（ＣＥＮＴＥＲ）及びダウン（ＤＯＷＮ）は、カウンタ２６によりカウンタ１８に供給されるプリロードの値を変更するため使用される。例えば、カウンタ２６の制御入力の中の別々の入力への論理的ローの信号は、カウンタ２６を増加、減少、又は、所定の値にセットさせる。信号ＶINとＶOUT の間の位相的な遅延全体は、カウンタ１６及び１８のカウント周期の合計である。ＰＡＬ方式において、垂直パルス周波数が５０Ｈｚの場合、利用可能な領域全体に亘り画像を移動させるため略２．８秒が必要とされる。
【００３２】
全パルス遅延時間は、１フィールド足す７１カウントから１フィールド引く７２カウントまで調整可能である。これは、中央位置の３５．５ライン上方から中央位置の３６ライン下方までの垂直方向における画像の移動に一致する。
ＮＴＳＣ方式の場合、映像フィールド当たりの水平ライン数が少ないので、絶対的な垂直移動はより大きくなる。従って、ＮＴＳＣ方式の信号と共に使用するため適合された垂直パン装置は、増加させる半分のライン間隔の本数に関し測定される際、異なるパン範囲を必要とする。
【００３３】
順次のフィールドが同一のライン数ではないとき、高速の早送り又は巻き戻しサーチのような特定のビデオカセットレコーダのモード中にジッターが生じる可能性がある。本発明の配置によって示された多数の利点を考慮すると、このように稀な条件は、殆ど、或いは、実際上連続しないと考えられる。
図４には、位相ロックドループを有する周波数逓倍器のブロック図が示されている。位相比較器４４は第１の入力として同期信号ｆH を受ける。位相比較器４４の出力はローパスフィルタ４６への入力である。ローパスフィルタ４６の出力は、電圧制御発振器４８の制御電圧入力である。発振器４８は、Ｎが整数を表わす場合、公称動作周波数ＮｆH を有する。電圧制御発振器４８の出力信号ＮｆH は、例えば、位相遅延回路１４のクロック信号として使用できる。図３の実施例において、信号ＮｆH は第１及び第２のカウンタ１６及び１８のクロック信号である。信号ＮｆH はブロック５０で示された÷Ｎ形の除算回路への入力である。除算回路５０は、位相ロックドループを閉じる位相比較器４４への第２の入力として第２のｆH 信号を供給する。位相比較器４４の出力は、二つのｆH 信号の間の位相さを表わし、発振器により発生された信号ＮｆH が入力ｆH 信号と位相的にロックされ続けることを保証するため必要に応じて電圧制御発振器の周波数を増加又は減少させる。位相ロックドループと、その構成回路部分は、アナログ回路、ディジタル回路、又は、アナログ及びディジタル部品のハイブリッドとして実現することが可能である。発振器及び位相ロックドループは、少なくとも１個の集積回路に実装してもよい。例示した実施例において、Ｎは２と一致する。
【００３４】
【実施例】
図５は回路１４、２４、２６及び４２の論理的な形式の詳細な回路図である。第１のプログラマブル論理装置Ｕ１は、カウンタ１６及びデコーダ２０を具現化するため使用される。第２のプログラマブル論理装置Ｕ２は、カウンタ１８及びカウンタ２６を具現化するため使用される。分周器として接続された位相ロックドループ装置Ｕ３及びＤ形フリップフロップＵ４は、周波数逓倍器２４を具現化するため使用される。Ｕ３を参照するに、ピン３及び１４は、位相比較器への入力である。ピン１３は位相比較器の出力である。ローパスフィルタはピン１３と９の間に接続されている。ピン９は電圧制御発振器の制御入力である。プルアップ抵抗Ｒ１、Ｒ２及びＲ３の回路網は、スイッチインタフェース４２を具現化するため使用される。入力信号は、ＰＡＬ方式標準の５０Ｈｚの垂直同期周波数である信号ＶINと、ＰＡＬ方式標準の１５，６２５Ｈｚの水平同期周波数である信号ｆH である。信号ＶIN及びｆH は、夫々、垂直及び水平ドライブパルス信号でもよい。出力は位相遅延した信号ＶOUT である。信号２ｆH が受像機内で別途利用できる場合、信号２ｆH を発生させる必要はない。
【００３５】
回路の電源がターンオンされた後、抵抗Ｒ１とキャパシタＣ４は、そのＲＣ時定数によって決まる間隔中、Ｕ２のピン２３を論理的ローレベルに維持し、画像を垂直方向で中央に位置決めする。ダイオードＤ１は、回路への電源がターンオフされたとき、キャパシタＣ４が急速に放電されることを保証する。
プログラマブル論理装置Ｕ１及びＵ２は、夫々、例えば、製造型番５Ｃ０６０として具現化してもよい。位相ロックドループ装置Ｕ３は、例えば、製造型番７４ＨＣ４０４６として具現化される。Ｄ形フリップフロップＵ４は、例えば、製造型番７４ＨＣ７４として具現化される。
【図面の簡単な説明】
【図１】本発明の配置の垂直パン回路のブロック図である。
【図２】図１の回路の動作を説明するためのタイミングチャートである。
【図３】図１の位相遅延回路の一実施例のブロック図である。
【図４】図１に示された周波数逓倍器及び位相ロックドループの一実施例のブロック図である。
【図５】本発明の配置の垂直パン回路の一実施例の略論理回路的な概略図である。
【符号の説明】
１０    垂直パン回路
１２    信号ソース
１４    位相遅延回路
１６，１８    カウンタ
２０    デコーダ
２２    垂直表示制御回路
２４    周波数逓倍回路
２５    ＰＬＬ回路
２６    遅延制御回路
２８    水平表示制御回路
３０    ビデオディスプレイ
３２    マイクロプロセッサ
３４    キーパッド部
３６    パンボタン
３８    ダウンボタン
４０    アップボタン
４１    リンク
４２    スイッチインタフェース
４４    位相比較器
４６    ローパスフィルタ
４８    電圧制御発振器
５０    除算（÷Ｎ）回路
【図１】
0003703544.tif 000002
【図２】
0003703544.tif 000003
【図３】
0003703544.tif 000004
【図４】
0003703544.tif 000005
【図５】
0003703544.tif 000006