(57)【特許請求の範囲】
【請求項１】
第１の信号と第２の信号とを入力とし、その電位差に応じた信号を出力する差動回路と、
前記差動回路の出力信号を、レベルシフトするレベルシフト回路と、
前記差動回路の出力信号をゲート入力とする第１の出力段トランジスタと、この第１の出力段トランジスタと直列に配置され、前記レベルシフト回路の出力信号をゲート入力とする第２の出力段トランジスタとを有する出力回路と、
前記差動回路の動作電流を制御する第１の電流源回路と、
前記レベルシフト回路の動作電流を制御する第２の電流源回路とを備え、
前記第１の電流源回路と前記第２の電流源回路とは、別個独立した回路によって構成され、
前記レベルシフト回路は、
動作電流を流すレベルシフト電流源トランジスタと、
前記動作電流に応じたレベルシフト電圧を生成するレベルシフトトランジスタとを備え、
前記第２の電流源回路は、
前記レベルシフト電流源トランジスタとミラー接続された第２の基準トランジスタと、
電源とグランドとの間に直列に配置された，ダイオード接続された２個のトランジスタおよび定電流源とを備え、
前記第２の基準トランジスタは、前記定電流源の両端電圧がゲート電圧として与えられる
ことを特徴とするオペアンプ。
【請求項２】
第１の信号と第２の信号とを入力とし、その電位差に応じた信号を出力する差動回路と、
前記差動回路の出力信号を、レベルシフトするレベルシフト回路と、
前記差動回路の出力信号をゲート入力とする第１の出力段トランジスタと、この第１の出力段トランジスタと直列に配置され、前記レベルシフト回路の出力信号をゲート入力とする第２の出力段トランジスタとを有する出力回路と、
前記差動回路の動作電流を制御する第１の電流源回路と、
前記レベルシフト回路の動作電流を制御する第２の電流源回路とを備え、
前記第１の電流源回路と前記第２の電流源回路とは、別個独立した回路によって構成され、
前記レベルシフト回路は、
動作電流を流すレベルシフト電流源トランジスタと、
前記動作電流に応じたレベルシフト電圧を生成するレベルシフトトランジスタとを備え、
前記第２の電流源回路は、
前記レベルシフト電流源トランジスタとミラー接続された第２の基準トランジスタと、
電源とグランドとの間に直列に配置された，ダイオード接続された２個のトランジスタおよび抵抗を備え、
前記第２の基準トランジスタは、前記抵抗の両端電圧がゲート電圧として与えられる
ことを特徴とするオペアンプ。
【請求項３】
請求項１または２記載のオペアンプにおいて、
前記第１および第２の電流源回路は、
前記差動回路の方が、前記レベルシフト回路よりも、電源電圧の変化による動作電流の変動が小さくなるように、構成されている
ことを特徴とするオペアンプ。
【請求項４】
請求項１または２記載のオペアンプにおいて、
前記第１の電流源回路は、
前記差動回路の動作電流を、電源電圧の変化に対して、ほぼ一定に安定させるように構成されている
ことを特徴とするオペアンプ。
【請求項５】
請求項１または２記載のオペアンプにおいて、
前記差動回路は、動作電流を流す差動電流源トランジスタを備え、
前記第１の電流源回路は、
前記差動電流源トランジスタとミラー接続された第１の基準トランジスタを有し、この第１の基準トランジスタを流れる第１の基準電流を制御するものである
ことを特徴とするオペアンプ。
【請求項６】
請求項５記載のオペアンプにおいて、
前記第１の基準トランジスタは、電源とグランドとの間に、抵抗と直列に配置されている
ことを特徴とするオペアンプ。
【請求項７】
請求項５記載のオペアンプにおいて、
前記第１の基準トランジスタは、抵抗と直列に配置されており、
この直列に配置された第１の基準トランジスタおよび抵抗の両端に、定電圧源によって生成された所定の電圧が印加されている
ことを特徴とするオペアンプ。
【請求項８】
請求項５記載のオペアンプにおいて、
前記第１の基準トランジスタは、電源とグランドとの間に、電源電圧を抵抗分割して得た電位をゲート入力とするトランジスタと直列に配置されている
ことを特徴とするオペアンプ。
【請求項９】
請求項１または２記載のオペアンプにおいて、
前記第２の電流源回路は、
前記レベルシフト回路の動作電流を、電源電圧とレベルシフト電圧との差が、電源電圧の変化に対してほぼ一定になるように制御するよう、構成されている
ことを特徴とするオペアンプ。
【請求項１０】
請求項１または２記載のオペアンプにおいて、
前記第２の電流源回路は、
前記レベルシフト回路の動作電流を、前記第１および第２の出力段トランジスタに流れる電流が、電源電圧の変化に対してほぼ一定になるように制御するよう、構成されていることを特徴とするオペアンプ。
【請求項１１】
請求項１または２記載のオペアンプにおいて、
前記第２の基準トランジスタは、前記レベルシフトトランジスタと同じ導電型のトランジスタによって構成されている
ことを特徴とするオペアンプ。
【請求項１２】
請求項１１記載のオペアンプにおいて、
前記第２の基準トランジスタは、前記レベルシフトトランジスタとほぼ同一ののサイズに構成されている
ことを特徴とするオペアンプ。
【請求項１３】
請求項１または２記載のオペアンプにおいて、
前記ダイオード接続された２個のトランジスタは、一方は前記第１の出力段トランジスタと、他方は前記第２の出力段トランジスタと、それぞれ、同じ導電型であり、かつ、ほぼ同一のサイズに構成されている
ことを特徴とするオペアンプ。
【請求項１４】
請求項１記載のオペアンプにおいて、
前記第２の電流源回路は、
前記定電流源の電流値が、前記第１および第２の出力段トランジスタを流れる電流と等しくなるよう、構成されている
ことを特徴とするオペアンプ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オペアンプに関するものであり、特に、広い電源電圧範囲にわたってオペアンプの特性を安定させる技術に属する。
【０００２】
【従来の技術】
図６は従来のオペアンプの回路構成の一例を示す図である。図６のオペアンプは、差動回路１０、レベルシフト回路２０、出力回路３０およびバイアス電流源回路４０によって構成されている。
【０００３】
差動回路１０において、差動入力トランジスタ１１は、入力信号ＳＩ１，ＳＩ２の電圧差に応じて差動電流Ｉdf１，Ｉdf２を変化させる。このとき、差動電流Ｉdf１，Ｉdf２の和は常に、差動電流源トランジスタ１３を流れる動作電流Ｉdiffに一致する。そして、能動負荷トランジスタ１２は差動電流Ｉdf１，Ｉdf２の差に応じて差動回路１０の出力信号Ｓａを変化させる。
【０００４】
レベルシフト回路２０は、差動回路１０の出力信号Ｓａをレベルシフトトランジスタ２１のゲート電圧Ｖｌだけレベルシフトして、信号Ｓｂとして出力する。このレベルシフト電圧Ｖｌは、レベルシフト電流源トランジスタ２２を流れる動作電流Ｉlsによって決定される。
【０００５】
出力回路３０は、Ｐ型の第１の出力段トランジスタ３１とＮ型の第２の出力段トランジスタ３２とのプッシュプル構成になっており、第１の出力段トランジスタ３１のゲートには差動回路１０の出力信号Ｓａが入力され、第２の出力段トランジスタ３２のゲートにはレベルシフト回路２０の出力信号Ｓｂが入力される。信号Ｓａ，Ｓｂは第１および第２の出力段トランジスタ３１，３２によって増幅され、その結果、信号ＳＯがオペアンプの出力信号として出力される。
【０００６】
バイアス電流源回路４０は、電源電圧を抵抗４１，４２によって抵抗分割して得た電圧Ｖｇを、差動電流源トランジスタ１３およびレベルシフト電流源トランジスタ２２のゲート電圧として供給する。
【０００７】
【発明が解決しようとする課題】
オペアンプを、例えばＰＷＭ変調されたオーディオ信号のような高周波のパルス信号を入力として用いる場合には、低い歪み率と、高いスルーレートとが要求される。しかしながら、本願発明者の検討によると、図６のような従来のオペアンプの回路構成では、電源電圧を例えば３Ｖから５Ｖまでのような広い範囲で変化させる場合において、必ずしも良好な特性が得られないことが分かった。
【０００８】
まず、オペアンプの歪み特性について考察する。
【０００９】
図７はトランジスタのＩds−Ｖds特性を示すグラフである。図７において、Ｖdsはドレイン−ソース間電圧、Ｉdsはドレイン電流、Ｖgsはゲート−ソース間電圧（ゲート電圧）、Ｖｔはしきい値電圧である。図７に示すように、トランジスタのゲート電圧Ｖgsが高くなるにつれて、非飽和領域に属するＶdsの範囲が広くなり（Ｖａ＜Ｖｂ＜Ｖｃ）、Ｖds−Ｉds特性が線形となる飽和領域に属するＶdsの範囲が狭くなる。このため、出力段トランジスタ３１，３２のゲート電圧Ｖgp，Ｖgnが高くなると、飽和領域に属するＶdsの範囲がそれぞれ狭くなるため、信号ＳＯを歪みのない状態で出力可能な電圧範囲がその分狭くなる。すなわち、出力段トランジスタ３１，３２のゲート電圧Ｖgp，Ｖgnが高くなるにつれて、出力信号ＳＯに歪みが生じやすくなる。
【００１０】
したがって、オペアンプの歪み特性の面からみると、電源電圧が変化したときには、出力段トランジスタ３１，３２のゲート電圧Ｖgp，Ｖgnが大きく変わらないように、電源電圧の変化と同様にレベルシフト電圧Ｖｌを変化させることが望ましい。そして、レベルシフト電圧Ｖｌは、レベルシフト回路２０の動作電流Ｉlsによって決まるので、広い電源電圧範囲にわたって歪み特性を良好に保つためには、レベルシフト回路の動作電流Ｉlsを電源電圧の変化に応じて大幅に変化させる必要がある。
【００１１】
例えば、出力段トランジスタ３１，３２のゲート電圧Ｖgp，Ｖgnをそれぞれ１Ｖにするためには、レベルシフト電圧Ｖｌは、電源電圧が５Ｖのときは３（＝５−１−１）Ｖに設定し、電源電圧が３Ｖのときは１（＝３−１−１）Ｖに設定する必要がある。一方、
Ｉds＝Ｋ（Ｖgs−Ｖｔ）2
（ただし、Ｋはトランジスタサイズなどによって決まる定数）
の関係にあるので、レベルシフト電圧Ｖｌを１Ｖから３Ｖまで変化させるためには、レベルシフト回路２０の動作電流Ｉlsを、Ｋ（３−Ｖｔ）2 からＫ（１−Ｖｔ）2 まで変化させる必要がある。しきい値電圧Ｖｔを０．８Ｖとすると、４．８４Ｋから０．０４Ｋまでという広い範囲にわたって、レベルシフト回路２０の動作電流Ｉlsを変化させなければならない。
【００１２】
次に、オペアンプのスルーレート特性について考察する。
【００１３】
本願発明者の実験によると、オペアンプのスルーレートは、差動回路１０の動作電流Ｉdiffが大きい程、高くなる傾向にある。特にパルス幅の小さい信号を入力とする場合には、出力信号のエッジが、少なくともパルスがつぶれない程度に急峻になるように、動作電流Ｉdiffを充分大きくするのが望ましい。一方、動作電流Ｉdiffが大きいときには、差動回路１０の各トランジスタのゲート電圧もその分高くなるので、動作電流Ｉdiffをあまり大きくしすぎると、電源電圧が低いときに、差動回路１０が正常に動作できなくなるおそれがある。
【００１４】
したがって、スルーレート特性の面からみると、差動回路１０が正常に動作できる範囲内において、所望のスルーレートが得られる程度に、動作電流Ｉdiffを設定する必要がある。例えば、電源電圧によらず、ほぼ一定に制御するのが好ましい。
【００１５】
しかしながら、図６の従来のオペアンプでは、バイアス電流源回路４０によって生成された電圧Ｖｇが、差動電流源トランジスタ１３とレベルシフト電流源トランジスタ２２とにゲート電圧として共通に与えられており、差動回路１０の動作電流Ｉdiffとレベルシフト回路２０の動作電流Ｉlsとは、バイアス電流源回路４０によって共通に制御されている。このため、広い電源電圧範囲にわたって、歪み特性とスルーレート特性とをともに良好に保つことは困難である。
【００１６】
すなわち、歪み特性を良好に保つためには、バイアス電流源回路４０の抵抗４１，４２の抵抗値を、レベルシフト回路２０の動作電流Ｉlsを考慮して設定しなければならない。ところがこの場合、差動回路１０の動作電流Ｉdiffは広い電源電圧範囲にわたって必ずしも適切な大きさとはならず、したがって、スルーレート特性の劣化を招く可能性がある。一方、スルーレート特性を良好に保つためには、バイアス電流源回路４０の抵抗４１，４２の抵抗値を、差動回路１０の動作電流Ｉdiffを考慮して設定しなければならないが、この場合には、レベルシフト回路２０の動作電流Ｉlsは広い電源電圧範囲にわたって必ずしも適切な大きさとはならない。したがって、歪み特性の劣化を招く可能性があり、特に、電源電圧が高い場合に、歪み特性の劣化をもたらすおそれが高い。
【００１７】
また、バイアス電流源回路４０において、電圧Ｖｇが相対的に低くなるように抵抗４１，４２の抵抗値を設定した場合には、電源電圧が下がると、電圧Ｖｇが電流源トランジスタ１３，２２のしきい値電圧Ｖｔよりも低くなってしまい、オペアンプ自体が動作不能状態になる可能性がある。また、電圧Ｖｇが相対的に高くなるように抵抗４１，４２の抵抗値を設定した場合には、入力信号ＳＩ１，ＳＩ２のＤＣ電圧レベルが低いとき、差動電流源トランジスタ１３は、そのドレイン−ソース間電圧が、ゲート電圧からしきい値電圧を差し引いた値よりも小さくなるために（Ｖds＜Ｖgs−Ｖｔ）、非飽和領域に入ってしまい、これにより、歪み特性が劣化する可能性がある。
【００１８】
前記の問題に鑑み、本発明は、オペアンプとして、電源電圧が所定の範囲で変化した場合であっても、その歪み特性およびスルーレート特性をともに良好に保つことができるようにすることを課題とする。
【００１９】
【課題を解決するための手段】
前記の課題を解決するために、請求項１の発明が講じた解決手段は、オペアンプとして、第１の信号と第２の信号とを入力とし、その電位差に応じた信号を出力する差動回路と、前記差動回路の出力信号をレベルシフトするレベルシフト回路と、前記差動回路の出力信号をゲート入力とする第１の出力段トランジスタと、この第１の出力段トランジスタと直列に配置され、前記レベルシフト回路の出力信号をゲート入力とする第２の出力段トランジスタとを有する出力回路と、前記差動回路の動作電流を制御する第１の電流源回路と、前記レベルシフト回路の動作電流を制御する第２の電流源回路とを備え、前記第１の電流源回路と前記第２の電流源回路とは別個独立した回路によって構成され、前記レベルシフト回路は、動作電流を流すレベルシフト電流源トランジスタと、前記動作電流に応じたレベルシフト電圧を生成するレベルシフトトランジスタとを備え、前記第２の電流源回路は、前記レベルシフト電流源トランジスタとミラー接続された第２の基準トランジスタと、電源とグランドとの間に直列に配置された，ダイオード接続された２個のトランジスタおよび定電流源とを備え、前記第２の基準トランジスタは、前記定電流源の両端電圧がゲート電圧として与えられるものである。
【００２０】
また、請求項２の発明が講じた解決手段は、オペアンプとして、第１の信号と第２の信号とを入力とし、その電位差に応じた信号を出力する差動回路と、前記差動回路の出力信号をレベルシフトするレベルシフト回路と、前記差動回路の出力信号をゲート入力とする第１の出力段トランジスタと、この第１の出力段トランジスタと直列に配置され、前記レベルシフト回路の出力信号をゲート入力とする第２の出力段トランジスタとを有する出力回路と、前記差動回路の動作電流を制御する第１の電流源回路と、前記レベルシフト回路の動作電流を制御する第２の電流源回路とを備え、前記第１の電流源回路と前記第２の電流源回路とは、別個独立した回路によって構成され、前記レベルシフト回路は、動作電流を流すレベルシフト電流源トランジスタと、前記動作電流に応じたレベルシフト電圧を生成するレベルシフトトランジスタとを備え、前記第２の電流源回路は、前記レベルシフト電流源トランジスタとミラー接続された第２の基準トランジスタと、電源とグランドとの間に直列に配置された，ダイオード接続された２個のトランジスタおよび抵抗を備え、前記第２の基準トランジスタは、前記抵抗の両端電圧がゲート電圧として与えられるものである。
【００２１】
そして、請求項３の発明では、前記請求項１または２のオペアンプにおける第１および第２の電流源回路は、前記差動回路の方が、前記レベルシフト回路よりも、電源電圧の変化による動作電流の変動が小さくなるように構成されているものとする。
【００２２】
また、請求項４の発明では、前記請求項１または２のオペアンプにおける第１の電流源回路は、前記差動回路の動作電流を、電源電圧の変化に対して、ほぼ一定に安定させるように構成されているものとする。
【００２３】
請求項４の発明によると、差動回路の動作電流は、第１の電流源回路によって、電源電圧の変化に対してほぼ一定に保たれるので、オペアンプのスルーレート特性が、歪み特性の劣化を招くことなく、広い電源電圧範囲にわたって良好に保たれる。
【００２４】
さらに、請求項５の発明では、前記請求項１または２のオペアンプにおいて、前記差動回路は動作電流を流す差動電流源トランジスタを備えたものとし、前記第１の電流源回路は、前記差動電流源トランジスタとミラー接続された第１の基準トランジスタを有し、この第１の基準トランジスタを流れる第１の基準電流を制御するものとする。
【００２５】
そして、請求項６の発明では、前記請求項５のオペアンプにおける第１の基準トランジスタは、電源とグランドとの間に抵抗と直列に配置されているものとする。
【００２６】
また、請求項７の発明では、前記請求項５のオペアンプにおける第１の基準トランジスタは抵抗と直列に配置されており、この直列に配置された第１の基準トランジスタおよび抵抗の両端に定電圧源によって生成された所定の電圧が印加されているものとする。
【００２７】
さらに、請求項８の発明では、前記請求項５のオペアンプにおける第１の基準トランジスタは、電源とグランドとの間に、電源電圧を抵抗分割して得た電位をゲート入力とするトランジスタと直列に配置されているものとする。
【００２８】
また、請求項９の発明では、前記請求項１または２記載のオペアンプにおける第２の電流源回路は、前記レベルシフト回路の動作電流を、電源電圧とレベルシフト電圧との差が電源電圧の変化に対してほぼ一定になるように制御するよう、構成されているものとする。
【００２９】
請求項９の発明によると、レベルシフト回路の動作電流は、第２の電流源回路によって、電源電圧とレベルシフト電圧との差が電源電圧の変化に対してほぼ一定になるように制御されるので、オペアンプの歪み特性が、広い電源電圧範囲にわたって良好に保たれる。
【００３０】
また、請求項１０の発明では、前記請求項１または２のオペアンプにおける第２の電流源回路は、前記レベルシフト回路の動作電流を、前記第１および第２の出力段トランジスタに流れる電流が電源電圧の変化に対してほぼ一定になるように制御するよう、構成されているものとする。
【００３１】
そして、請求項１１の発明では、前記請求項１または２のオペアンプにおける第２の基準トランジスタは、前記レベルシフトトランジスタと同じ導電型のトランジスタによって構成されているものとする。
【００３２】
そして、請求項１２の発明では、前記請求項１１のオペアンプにおける第２の基準トランジスタは、前記レベルシフトトランジスタとほぼ同一ののサイズに構成されているものとする。
【００３３】
そして、請求項１３の発明では、前記請求項１または２のオペアンプにおけるダイオード接続された２個のトランジスタは、一方は前記第１の出力段トランジスタと、他方は前記第２の出力段トランジスタと、それぞれ、同じ導電型であり、かつ、ほぼ同一のサイズに構成されているものとする。
【００３４】
また、請求項１４の発明では、前記請求項１のオペアンプにおける第２の電流源回路は、前記定電流源の電流値が前記第１および第２の出力段トランジスタを流れる電流と等しくなるよう、構成されているものとする。
【００３５】
【発明の実施の形態】
以下、本発明の一実施形態に係るオペアンプについて、図面を参照しながら説明する。
【００３６】
図１は本発明の一実施形態に係るオペアンプの回路構成を示す図である。図１において、１０は第１の信号ＳＩ１と第２の信号ＳＩ２とを入力とし、その電位差に応じた信号Ｓａを出力する差動回路、２０は差動回路１０の出力信号Ｓａをレベルシフトするレベルシフト回路、３０は差動回路１０の出力信号Ｓａおよびレベルシフト回路２０の出力信号Ｓｂを入力とし、信号ＳＯをオペアンプの出力信号として出力する出力回路である。
【００３７】
差動回路１０において、差動入力トランジスタ１１は信号ＳＩ１，ＳＩ２の電圧差に応じて差動電流Ｉdf１，Ｉdf２を変化させる。このとき、差動電流Ｉdf１，df２の和は常に、差動電流源トランジスタ１３を流れる動作電流Ｉdiffに一致する。そして、能動負荷トランジスタ１２は差動電流Ｉdf１，Ｉdf２の差に応じて差動回路１０の出力信号Ｓａを変化させる。
【００３８】
レベルシフト回路２０は、差動回路１０の出力信号Ｓａをレベルシフトトランジスタ２１のゲート電圧Ｖｌだけレベルシフトして、信号Ｓｂとして出力する。このレベルシフト電圧Ｖｌは、レベルシフト電流源トランジスタ２２を流れる動作電流Ｉlsによって決定される。
【００３９】
出力回路３０は、電源とグランドとの間に直列に配置された，Ｐ型の第１の出力段トランジスタ３１とＮ型の第２の出力段トランジスタ３２とを有し、第１および第２の出力段トランジスタ３１，３２のドレイン同士の接続点から信号ＳＯを出力する。第１の出力段トランジスタ３１のゲートには差動回路１０の出力信号Ｓａが入力され、第２の出力段トランジスタ３２のゲートにはレベルシフト回路２０の出力信号Ｓｂが入力される。
【００４０】
そして、５０は差動回路１０の動作電流Ｉdiffを制御する第１の電流源回路、６０はレベルシフト回路２０の動作電流Ｉlsを制御する第２の電流源回路であり、別個独立に構成されている。
【００４１】
第１の電流源回路５０は、ダイオード接続された第１の基準トランジスタ５１を備えており、この第１の基準トランジスタ５１と差動回路１０の差動電流源トランジスタ１３とはミラー接続されている。なお、本明細書では、「ミラー接続」とは、トランジスタ同士がミラー回路を構成している、またはトランジスタ同士が１個または複数段のミラートランジスタを介して接続された状態のことをいう。この第１の基準トランジスタ５１は、電源とグランドとの間に抵抗５２と直列に配置されている。
【００４２】
第２の電流源回路６０は、第２の基準トランジスタ６１を備えており、この第２の基準トランジスタ６１とレベルシフト回路２０のレベルシフト電流源トランジスタ２２とは、ミラートランジスタ６２，６３，６４を介してミラー接続されている。また、ダイオード接続された２個のトランジスタ６５，６６および抵抗６７が電源とグランドとの間に直列に配置されており、抵抗６７の両端電圧が第２の基準トランジスタ６１のゲート電圧Ｖｒとして与えられている。
【００４３】
図１のように構成されたオペアンプについて、その特徴について説明する。
【００４４】
まず、図１のオペアンプでは、第１の電流源回路５０と第２の電流源回路６０とは、別個独立した回路によって構成されている。これにより、差動回路１０の動作電流Ｉdiffの制御と、レベルシフト回路２０の動作電流Ｉlsの制御とを独立して行えるので、電源電圧が変化しても、オペアンプの歪み特性およびスルーレート特性をともに良好に保つことが可能になる。
【００４５】
そして、第１および第２の電流源回路５０，６０は、差動回路１０の方が、レベルシフト回路２０よりも、電源電圧の変化による動作電流の変動が小さくなるように、構成されている。
【００４６】
第１の電流源回路５０は、差動回路１０の動作電流Ｉdiffを、電源電圧の変化に対してほぼ一定に安定させるように、構成されている。すなわち、第１の基準トランジスタ５１と差動電流源トランジスタ１３とをミラー接続することによって、電源電圧が変化しても差動電流源トランジスタ１３のゲート電圧が変化しないようにしている。また、第１の基準トランジスタ５１を流れる第１の基準電流Ｉr1を抵抗５２によって設定することによって、電源電圧の変化に対して差動回路１０の動作電流Ｉdiffの変動が小さくなるようにしている。
【００４７】
一方、第２の電流源回路６０は、レベルシフト回路２０の動作電流Ｉlsを、電源電圧とレベルシフト電圧Ｖｌとの差が電源電圧の変化に対してほぼ一定になるように、制御する。言い換えると、出力回路３０の第１および第２の出力段トランジスタ３１，３２のゲート電圧の和（Ｖgp＋Ｖgn）が、電源電圧の変化に対してほぼ一定になるように、第２の電流源回路６０はレベルシフト回路２０の動作電流Ｉlsを制御する。
【００４８】
ここで、レベルシフト電流源トランジスタ２２とミラートランジスタ６２，６３，６４とによって構成されるミラー回路のミラー比を１とすると、レベルシフト回路２０の動作電流Ｉlsは第２の基準トランジスタ６１を流れる第２の基準電流Ｉr2と等しくなる。そして、第２の基準トランジスタ６１を、レベルシフト回路２０のレベルシフトトランジスタ２１と同じ導電型でかつほぼ同一のサイズに構成する。これにより、レベルシフト電圧Ｖｌは、第２の基準トランジスタ６１のゲート電圧Ｖｒとほぼ等しくなる。
【００４９】
第２の基準トランジスタには、ゲート電圧Ｖｒとして抵抗６７の両端電圧が与えられている。すなわち電圧Ｖｒは、電源電圧から、ダイオード接続された２個のトランジスタ６５，６６によって得られる一定電圧（Ｖdp＋Ｖdn）を減じて得られる電圧である。したがって、電源電圧とレベルシフト電圧Ｖｌとの差は、電源電圧と電圧Ｖｒとの差すなわち電圧（Ｖdp＋Ｖdn）に相当する。
【００５０】
この結果、出力回路３０の第１および第２の出力段トランジスタ３１，３２のゲート電圧の和（Ｖgp＋Ｖgn）は、第２の電流源回路６０の２個のトランジスタ６５，６６の両端電圧（Ｖdp＋Ｖdn）と等しくなる。したがって、電源電圧によらずほぼ一定となる。
【００５１】
また、第２の基準トランジスタ６１とレベルシフトトランジスタ２１とは、同じ導電型（ここではＮ型）のトランジスタによって構成している。これにより、しきい値電圧Ｖｔによらず、電圧Ｖｒとレベルシフト電圧Ｖｌとが常に等しくなるので、プロセスのばらつきによってトランジスタ（ここではＮ型）のしきい値電圧Ｖｔが変化した場合であっても、その影響を受けることなく、第１および第２の出力段トランジスタ３１，３２のゲート電圧の和（Ｖgp＋Ｖgn）は、ほぼ一定となる。
【００５２】
また、ダイオード接続されたトランジスタ６５，６６は、それぞれ、第１および第２の出力段トランジスタ３１，３２と、ほぼ同一のサイズに構成するのが好ましい。これにより、製造プロセスに起因してトランジスタのしきい値電圧Ｖｔがばらついても、その影響を受けることはなく、各オペアンプにおいて、第１および第２の出力段トランジスタ３１，３２に流れる電流値Ｉｏが、ほぼ一定となる。
【００５３】
（第１の電流源回路の他の構成例）
図２は第１の電流源回路の他の回路構成を示す図である。図２に示す第１の電流源回路５０Ａは、バンドギャップ電源等で構成される定電圧源５３によって抵抗５２をプルアップするように構成されている。すなわち、直列に配置された第１の基準トランジスタ５１および抵抗５２の両端に、定電圧源５３によって生成された所定の電圧が印加されている。このような構成によって、電源電圧によらず、第１の基準電流Ｉr1の大きさを一定にすることができ、したがって、差動回路の動作電流Ｉdiffの大きさを常に一定に保つことができる。
【００５４】
図３もまた第１の電流源回路の他の回路構成を示す図である。図３に示す第１の電流源回路５０Ｂでは、第１の基準トランジスタ５１は、電源とグランドとの間に、電源電圧を抵抗５４，５５によって分割して得た電位をゲート入力とするＰ型トランジスタ５６と直列に配置されている。このような構成によると、第１の基準電流Ｉr1がＰ型トランジスタ５６のゲート電圧によって変化するので、差動回路１０の動作電流Ｉdiffは、電源電圧が低いときは相対的に小さくなる一方、電源電圧が高いときは相対的に大きくなる。したがって、電源電圧が低いときに、差動電流源トランジスタ１３のゲート電圧がドレイン−ソース間電圧を超えてしまうことを未然に防ぐことができる。これにより、電源電圧が低くなっても差動回路１０の正常動作を保ちつつ、広い電源電圧範囲にわたってオペアンプのスルーレート特性を良好に保つことができる。
【００５５】
（第２の電流源回路の他の構成例）
図４は第２の電流源回路の他の回路構成を示す図である。図４に示す第２の電流源回路６０Ａは、バンドギャップ電源などで構成された定電圧源６８を備えており、電源電圧と定電圧源６８によって生成された所定の電圧との差に相当する電圧が、第２の基準トランジスタ６１にゲート電圧として与えられている。
【００５６】
図１に示す第２の電流源回路６０では、ダイオード接続されたトランジスタ６５，６６によって簡易的に定電圧源が構成されていたといえる。この場合、実際には、電源電圧が変化したとき、トランジスタ６５，６６の両端電圧（Ｖdp＋Ｖdn）もわずかながら変化する。したがって、電源電圧の変化に伴い、第１および第２の出力段トランジスタ３１，３２のゲート電圧はわずかながら変化してしまう。
【００５７】
これに対して、図４に示す構成では、第２の基準トランジスタ６１には、電源電圧から定電圧源６８の生成電圧を減じた電圧に相当するゲート電圧が、常にかかることになる。このため、第１および第２の出力段トランジスタ３１，３２のゲート電圧は、電源電圧によらず、常に一定になる。
【００５８】
図５もまた第２の電流源回路の他の回路構成を示す図である。図５に示す第２の電流源回路６０Ｂでは、ダイオード接続された２個のトランジスタ６５，６６および定電流源６９が電源とグランドとの間に直列に配置されており、定電流源６９の両端電圧が第２の基準トランジスタ６１にゲート電圧として与えられている。すなわち、図５の第２の電流源回路６０Ｂは、図１に示す第２の電流源回路６０において、抵抗６７の代わりに定電流源６９を備えた構成である。そして、トランジスタ６５は第１の出力段トランジスタ３１と、トランジスタ６６は第２の出力段トランジスタ３２と、それぞれほぼ同一のサイズに構成されている。
【００５９】
図１に示す第２の電流源回路６０の構成では、前述したとおり、電源電圧の変化に伴い、第１および第２の出力段トランジスタ３１，３２のゲート電圧がわずかながら変化してしまう。一方、図４に示す第２の電流源回路６０Ａでは、第１および第２の出力段トランジスタ３１，３２のゲート電圧の和（Ｖgp＋Ｖgn）は常に一定になるものの、トランジスタのしきい値電圧Ｖｔのばらつきによって、出力回路３０の動作電流Ｉｏがばらついてしまうという特性があった。
【００６０】
例えばしきい値電圧Ｖｔの値がＶｔ’（Ｖｔ＞Ｖｔ’）に変化したとき、図７に示すトランジスタ特性において、ゲート電圧Ｖgs一定とすると、飽和領域を満たすためのドレイン−ソース間電圧Ｖds(sat) は（Ｖgs−Ｖｔ）から（Ｖgs−Ｖｔ’）に変化し、飽和領域が狭くなる。このことは、出力信号ＳＯに歪みが生じやすくなる、という弊害をもたらす。
【００６１】
これに対して図５に示す構成では、製造プロセスに起因してトランジスタのしきい値電圧Ｖｔにばらつきが生じても、出力回路３０の動作電流Ｉｏと定電流源６９を流れる一定電流Ｉr3とは常に一致する。したがって、オペアンプの歪み特性は、プロセスばらつきの影響を受けることがなく、しかも、広い電源電圧範囲にわたって良好に保たれる。
【００６２】
この効果は次のように説明できる。例えばしきい値電圧Ｖｔの値がＶｔ’（Ｖｔ＞Ｖｔ’）に変化したとき、ドレイン電流Ｉdsが一定であるので、
Ｉds＝Ｋ（Ｖgs−Ｖｔ）2 ＝Ｋ（Ｖgs’−Ｖｔ’）2
∴  Ｖgs’＝Ｖgs−Ｖｔ＋Ｖｔ’
となり、ゲート電圧Ｖgsは上式で示す電圧Ｖgs’に変化する。したがって、
Ｖds’(sat) ＝Ｖgs’−Ｖｔ’
＝（Ｖgs−Ｖｔ＋Ｖｔ’）−Ｖｔ’
＝Ｖgs−Ｖｔ＝Ｖds(sat)
となり、飽和領域は変化しない。このため、出力信号ＳＯに歪みが生じない。
【００６３】
なお、本実施形態においては、差動入力トランジスタ１１，差動電流源トランジスタ１３、レベルシフトトランジスタ２１、レベルシフト電流源トランジスタ２２の導電型をＮ型とした場合の構成について説明したが、Ｐ型トランジスタとＮ型トランジスタとを入れ替えて、電源とグランドとを逆にした回路構成としてもかまわない。
【００６４】
【発明の効果】
以上のように本発明によると、差動回路の動作電流とレベルシフト回路の動作電流とを、独立して、電源電圧の変化に対して適切に制御することができるので、広い電源電圧範囲にわたって、オペアンプの歪み特性およびスルーレート特性をともに良好に保つことができる。
【００６５】
また、差動回路の動作電流を、電源電圧の変化に対してほぼ一定に保つことによって、オペアンプのスルーレート特性を、歪み特性の劣化を招くことなく、広い電源電圧範囲にわたって良好に保つことができる。さらに、レベルシフト回路の動作電流を、電源電圧とレベルシフト電圧との差が電源電圧の変化に対してほぼ一定になるように制御することによって、オペアンプの歪み特性を、スルーレート特性の劣化を招くことなく、広い電源電圧範囲にわたって良好に保つことができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係るオペアンプの回路構成を示す図である。
【図２】  図１のオペアンプにおける第１の電流源回路の他の構成例を示す図である。
【図３】  図１のオペアンプにおける第１の電流源回路の他の構成例を示す図である。
【図４】  図１のオペアンプにおける第２の電流源回路の他の構成例を示す図である。
【図５】  図１のオペアンプにおける第２の電流源回路の他の構成例を示す図である。
【図６】  従来のオペアンプの回路構成の一例を示す図である。
【図７】  トランジスタのＩds−Ｖds特性を示すグラフである。
【符号の説明】
１０  差動回路
１３  差動電流源トランジスタ
２０  レベルシフト回路
２１  レベルシフトトランジスタ
２２  レベルシフト電流源トランジスタ
３０  出力回路
３１  第１の出力段トランジスタ
３２  第２の出力段トランジスタ
５０  第１の電流源回路
５１  第１の基準トランジスタ
５２  抵抗
５３  定電圧源
６０  第２の電流源回路
６１  第２の基準トランジスタ
６５，６６  トランジスタ
６７  抵抗
６８  定電圧源
６９  定電流源
ＳＩ１  第１の信号
ＳＩ２  第２の信号
Ｓａ  差動回路の出力信号
Ｓｂ  レベルシフト回路の出力信号
ＳＯ  オペアンプの出力信号
Ｉdiff  差動回路の動作電流
Ｉls  レベルシフト回路の動作電流
Ｉr1  第１の基準電流
Ｉr2  第２の基準電流
Ｖｌ  レベルシフト電圧
【図１】
0003662758.tif 000002
【図２】
0003662758.tif 000003
【図３】
0003662758.tif 000004
【図４】
0003662758.tif 000005
【図５】
0003662758.tif 000006
【図６】
0003662758.tif 000007
【図７】
0003662758.tif 000008