(57)【特許請求の範囲】
【請求項１】
夫夫固体記録素子がＮ個配列されたＭ個の固体記録素子アレイと、
前記固体記録素子アレイ内に配列された各々Ｎ個の固体記録素子を時分割して駆動する駆動手段を有する画像記録装置であって、
シリアルに入力される１ライン分の画素データ列から前記Ｍ個の固体記録素子アレイに対応して連続するＮビットの画素データを順次シリアルに出力するＭ本の出力線を備えたシフトレジスタと、
前記シフトレジスタの前記Ｍ本の出力線から出力されるＭビットの画素データをＬビットずつの画素データとして順次Ｍ／Ｌ回切り換えて時分割出力する選択器と、
ＬビットずつＭ／Ｌ回に分けて前記選択器から出力される合計Ｍビットの画素データを、各ビットが前記Ｍ個の固体記録素子アレイ夫々の記録素子に対応して保持する保持手段を有し、
前記駆動手段は前記保持手段に保持された画素データに応じて前記固体記録素子アレイ内の記録素子を駆動することを特徴とする画像記録装置。
【請求項２】
前記駆動手段は４個または３個の駆動チップで構成され、該駆動チップは各々１４個の固体記録群を駆動することを特徴とする請求項１記載の画像記録装置。
【請求項３】
前記駆動手段は７個または５個の駆動チップで構成され、該駆動チップは各々８個の固体記録素子アレイを駆動することを特徴とする請求項１記載の画像記録装置。
【請求項４】
前記駆動手段は８個または６個の駆動チップで形成され、該駆動チップは各々７個の固体記録素子アレイを駆動することを特徴とする請求項１記載の画像記録装置。
【請求項５】
前記固体記録素子アレイは内部に走査機能を有することを特徴とする請求項１記載の画像記録装置。
【請求項６】
前記記録素子は発光素子であることを特徴とする請求項１記載の画像記録装置。
【請求項７】
前記発光素子は発光サイリスタであることを特徴とする請求項６記載の画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複写機、ファクシミリ、プリンタ等の画像記録装置において、固体記録素子アレイを用いて画像記録を行う画像記録装置に関する。
【０００２】
【従来の技術】
近年、固体記録素子を走査する機能を、記録チップ内部にもつ自己走査型の記録チップが提案された。その一例として、128個の発光素子がアレイ状に配列された自己走査型のLEDチップの等価回路を図４に示す。
【０００３】
図４において、L1〜L128は記録素子としての発光用サイリスタ、S1〜S128は転送用サイリスタであり、ΦＩは128個の発光素子に対応する画素データがシリアルに入力される信号線、ΦSSはこのLEDチップの動作開始を指示するスタート信号、ΦS1及びΦS2は発光させるべき素子を順次シフトするためのシフト信号である。これらの動作について、図５に示したタイミングチャートを用いて説明する。
【０００４】
まず、スタート信号ΦSSをLからHにする(t1)。次のタイミングで、シフト信号ΦS1をHからLにすることにより、転送用サイリスタＳ１がオンになり(t2)、そのゲート電圧はアノード電位、即ち約５Ｖとなる。ここで、ΦＩをLにすることで、記録用サイリスタL１が発光し(t3)、Hに戻すと消灯する（ｔ４）。ΦＩをHのままにしておけば、記録用サイリスタL１は発光しない(t3〜t4)。
【０００５】
次に、シフト信号ΦS2をHからLにすることにより、転送用サイリスタS2がオンになる(t5)。次のタイミングで、シフト信号ΦS1をLからHにすると、転送用サイリスタＳ１がオフになり(t6)、よってオン状態の転送用サイリスタはS2のみとなる。ここで、ΦＩをLにすることで、記録用サイリスタL2が発光し(t7)、Hに戻すと消灯する(t8)。ΦＩをHのままにしておけば、記録用サイリスタL２は発光しない(t7〜t8)。
【０００６】
以上の動作を繰り返し行うことで、128個の転送用サイリスタS1〜S128は順次走査され、各々の転送用サイリスタに対応する記録用サイリスタL1〜L128が画素データに応じて発光することとなる。
【０００７】
次に、従来の自己走査型LEDチップの駆動制御部における画素データの流れを図６に示す。図６において、30-1〜30-nは前述した自己走査型LEDチップ、40ー1〜40-55はそれぞれ128bitのシフトレジスタ、50-1〜50-nはそれぞれ自己走査型LEDチップ30-1〜30-nに対応する128個の画素データをラッチするラッチ回路であり、以下、これらの動作について説明する。
【０００８】
まず、１ライン目の画素データ128×n個が1bit幅の信号線Φ1より入力される。これらの画素データ列はシフトレジスタ40-1〜40-nへ順次入力される。128×ｎ個の画素データが全てシフトレジスタ40-1〜40-nへ入力されたところで、各々のシフトレジスタに対応するラッチ50-1〜50-nがそれら画素データを各々１２８ｂｉｔずつラッチし、続いてシフトレジスタ40-1〜40-nには２ライン目の画素データが入力されてくる。一方、ラッチ回路50-1〜50-nは保持している１２８ｂｉｔの画素データを、各々に対応する自己走査型LEDチップ30-1〜30-nへ１ｂｉｔずつシリアルに転送する。
【０００９】
そして、前述したように、各LEDチップ30-1〜30-n内において、記録素子が順次走査され、転送されてくる画素データに応じて選択的に発光することとなる。
【００１０】
【発明が解決しようとする課題】
このように、それぞれの記録チップ内で各記録素子を時分割して駆動する場合、シリアル入力される１ライン分の画素データを全てパラレルに変換して出力するシフトレジスタと、該1ライン分の画素データ全てをラッチして対応する記録チップ毎にシリアル出力するラッチ部が必要であり、このラッチが記録ヘッドのコスト高を招く原因となっていた。また、シフトレジスタとラッチを結ぶ信号線の本数もコスト高を招いていた。
【００１１】
本発明は係る課題を鑑みてなされたもので、固体記録素子の記録ヘッドの規模を小さくし、安価な画像記録装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明における画像記録装置は、夫夫固体記録素子がＮ個配列されたＭ個の固体記録素子アレイと、前記固体記録素子アレイ内に配列された各々Ｎ個の固体記録素子を時分割して駆動する駆動手段を有する画像記録装置であって、シリアルに入力される１ライン分の画素データ列から前記Ｍ個の固体記録素子アレイに対応して連続するＮビットの画素データを順次シリアルに出力するＭ本の出力線を備えたシフトレジスタと、前記シフトレジスタの前記Ｍ本の出力線から出力されるＭビットの画素データをＬビットずつの画素データとして順次Ｍ／Ｌ回切り換えて時分割出力する選択器と、ＬビットずつＭ／Ｌ回に分けて前記選択器から出力される合計Ｍビットの画素データを、各ビットが前記Ｍ個の固体記録素子アレイ夫々の記録素子に対応して保持する保持手段を有し、前記駆動手段は前記保持手段に保持された画素データに応じて前記固体記録素子アレイ内の記録素子を駆動することを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態について詳細に説明する。
【００１４】
図１に自己走査型LEDチップ30-1〜30-56、及びその駆動ICチップ20-1〜20-4、I/F回路部10からなる記録ヘッドの該略図を示す。
【００１５】
ここで、例えばA3用紙に記録するためにはA3用紙の短辺に相当する約300mm、A4用紙に記録するためには同じく約216mmの幅にわたって記録素子を配列する必要があり、例えば600dpiの解像度で記録するためには、128個の記録素子を含むLEDチップをA3記録の場合56個、A4記録の場合40個要することとなる。
【００１６】
ここでA3記録、A4記録のいずれの場合にも無駄が生じないよう、駆動ICチップ1個当たりが駆動するLEDチップの数を56と40の最大公約数即ち8として、A3記録の場合7個、A4記録の場合5個の駆動ICチップが動作するよう構成する方法も考えられるが、7個の駆動ICチップをA3用紙の幅に実装するのは困難である。
【００１７】
そこで、本実施例においては、4個の駆動ICチップ20-1〜20-4により14個のLEDチップを駆動する構成とした。これによると、4個の駆動ICチップをA3用紙の幅に実装すればよい。また、A3記録の際は4個の駆動ICチップが駆動すればよく、一方、A4記録の際は2個のLEDチップを余分に駆動してしまうが3個の駆動ICチップが動作すればよい。以上の理由により、駆動ICチップ20-1〜20-4は、LEDチップを各々14個ずつ駆動するよう構成した。
【００１８】
例えば、駆動ICチップ20-1はLEDチップ30-1に対して画素データ線（前述のΦIに相当）Φ23-1、スタート信号（ΦSSに相当）Φ24、シフト信号（ΦS1、ΦS2に相当）Φ25-1、Φ26-1を出力する。また、LEDチップ30-2に対しては画素データ線Φ23-2、スタート信号Φ24、シフト信号Φ25-2、Φ26-2を出力し、以下同様にして、LEDチップ30-14に対して画素データ線Φ23-14、スタート信号Φ24、シフト信号Φ25-14、Φ26-14を出力する。ここで、スタート信号に対応するΦ24は各LEDチップ30-1〜30-14に共通であるので、駆動ICチップ30-1からの出力は１本のみとし並列に接続した。また、画素データを伝送するΦ24は駆動電流値を調整するために外部のチップ抵抗を介してLEDチップの共通カソードと接続する。
【００１９】
図２は駆動ICチップ20-1〜20-4へ画素データを供給するためのI/F回路部10を示す詳細図である。
【００２０】
図２において、11-1〜11-56は各々128個の１ｂｉｔのシフトレジスタと128ｂｉｔのラッチからなるシフトレジスタであって、これらは直列に接続されており、シフトレジスタ11-56側からΦ1を通して1ライン分のラスタ画素データが入力されている。
【００２１】
12-1〜12-56は選択器であり、各シフトレジスタ11-1〜11-56からの各々1bitの画素データ出力が入力されている。これら選択器12-1〜12-56は、連続する7個ずつ各出力許可信号線Φ2-1〜2-8に接続され、タイミング信号発生部13からを通して出力許可が与えられると、出力線Φ3-1〜3-7へ画素データを出力する。13は種々のタイミング信号を発生するタイミング信号発生部である。
【００２２】
これらにおいて、はじめに、１ライン分の画素データ、即ち128×14×4画素分のラスタ画素データ列がΦ１からシリアルに入力され、シフトレジスタ11-1〜11-56の各々へ順に128bitずつ入力される。そして、シフトレジスタ11-1〜11-56は、1ライン分の画素データ列の中の連続する128bitの画素データ列のうち先ず先頭の各々1bit、即ち各LEDチップ30-1〜30-56内の記録素子L１に対応する計56個の画素データを各選択器12-1〜12-56へ出力する。
【００２３】
さらに、次のタイミングで、シフトレジスタ11-1〜11-56は、1ライン分の画素データ列の中の連続する128bitの画素データ列のうち2番目の各々1bit、即ち各LEDチップ30-1〜30-56内の記録素子L2に対応する計56個の画素データを各選択器12-1〜12-56へ出力する。以下、同様にして、各記録素子L3〜L128に対応する画素データを出力することにより、各シフトレジスタ11-1〜11-56は、各LEDチップ30-1〜30-56に対応して連続する128bitの画素データを、各々選択器12-1〜12-56にシリアルに出力したことになる。
【００２４】
このようにして、選択器12-1〜12-56に入力された56個の画素データは、タイミング発生部13から発生される出力許可信号Φ2-1〜2-8のタイミングに同期して7個ずつ選択され、Φ3-1〜3-7へ出力される。ここで、１本の出力許可信号は連続する7個の選択器へ共通して入力されており、タイミング信号発生部13はΦ2-1〜2-8を順次オンにすることにより、選択器12-1〜12-7、12-8〜12-14、…12-50〜12-56が順に7個ずつ選択される。つまり、選択器12-1〜12-56はシフトレジスタ11-1〜11-56の出力線から出力される画素データを7個ずつ8回に時分割して出力する。
【００２５】
例えばいま、出力許可信号Φ2-1がオンになると、画素データ線Φ3-1〜3-7へ、それぞれLEDチップ30-1〜30-7内の記録素子L1に対応する画素データが出力される。次に出力許可信号Φ2-2がHになると、それぞれLEDチップ30-8〜30-14内の記録素子L1に対応する画素データが出力される。以下、同様にして、出力許可信号Φ2-3〜2-8が順次Hになり、各LEDチップ30-15〜30-56内の記録素子L1に対応するデータが出力される。
【００２６】
このようにして、各LEDチップ30-1〜30-56内の記録素子L1に対応する画素データが全て出力されると、各シフトレジスタ11-1〜11-56は格納されている画素データを1bitシフトし、各LEDチップ30-1〜30-56内の記録素子L2に対応する画素データを、次に、出力許可信号Φ2-1が2度目にオンになると、Φ3-1〜3-7へそれぞれLEDチップ30-1〜30-7内の記録素子L２に対応するデータが出力される。
【００２７】
以下同様にして、Φ2-8が128回目にオンになったところで、１ライン分の全ての画素データがΦ3-1〜3-7へ出力されたことになる。
【００２８】
次に、４つの駆動ICチップ20-1〜20-4について、駆動ICチップ20-1を例にとり説明する。図３は駆動ICチップ20-1の詳細図であるが、他の駆動ICチップ20-2〜20-4も同様に構成される。
【００２９】
１個の駆動ICチップは、I/F回路部10から画素データ線Φ3-1〜3-7を通して2回に分けて出力される１4画素分の画素データに応じて、１４個のLEDチップを駆動しており、図3において、21-1A〜21-２Bはそれぞれ７ｂｉｔのレジスタ、22-1〜22-14は選択器、23-1〜23-14、24、25-1〜25-14、26-1〜26-14はドライバ、27はデコーダである。
【００３０】
駆動ICチップ20-1は、レジスタを2組備えており、格納動作と出力動作を、交互に切り替える構成としている。即ち、レジスタ21-1A及び21-2Aへ画素データを格納するのと並行して、21-1B及び21-2Bから画素データを出力し、また、レジスタ21-3及び21-4へ画素データを格納するのと並行して21-1及び21-2から画素データを出力する。
【００３１】
格納動作においては、信号線Φ3-1〜3-7より7画素分の画素データがパラレルに入力されると、レジスタ21-1A〜21-２Bのいずれかに画素データが格納される。ここで、格納すべきレジスタを指定するための信号として、I/F回路部１０内のタイミング信号発生部13より、2bitのセレクト信号SEL1及びSEL2を通して、例えば00、01、11、10として送られてくる。デコーダ27は、これをデコードし、画素データを格納すべきレジスタに対してオンを出力し、当該レジスタはＩ／Ｆ回路部10からΦ3-1〜3-7を通して入力されている画素データを格納する。また、出力動作においては、２bitのセレクト信号のうちの上位ビット、例えばSEL2が選択器22-1〜22-14に入力されており、レジスタ21-1及び21-2、またはレジスタ21-3及び21-4からの出力を選択器22-1〜22-14で交互に選択して出力する。
【００３２】
これにより、駆動ICチップ20-1に接続されている14個のLEDチップ30-1〜30-14に並列に画素データが供給される。
【００３３】
以下、これらの動作の流れについて詳細に説明する。
【００３４】
まず、前述のI/F回路部10から信号線Φ3-1〜3-7を通して、記録チップ30-1〜30-7内の記録素子L１に対応する画素データが入力される。ここで、セレクト信号がレジスタ21-1Aを指定することにより、画素データがレジスタ21-1Aへ格納される。次のタイミングで、記録チップ30-8〜30-14内の記録素子L1に対応する画素データが、レジスタ21-2Aへ格納される。
【００３５】
更に、次のタイミングで入力される記録チップ30-15〜30-21内の記録素子L１に対応する画素データが、図示していない駆動ICチップ20-2内のレジスタ21-3Aに格納され、更に、次にタイミングで入力される記録チップ30-22〜30-28内の記録素子L1に対応する画素データが、図示していない駆動ICチップ20-2内のレジスタ21-4Aへ格納される。
【００３６】
以下、同様にして、最後に記録チップ30-50〜30-56内の記録素子L1に対応する画素データが図示していない駆動ICチップ20-4内のレジスタ21-8Aに格納されることで、全ての記録チップ30-1〜30-56内の記録素子L1に対応する画素データが、レジスタ21-1A〜21-8A内に格納されたことになる。
【００３７】
次に、そしてSEL2によって、各レジスタ21-1A〜21-8A内に格納されたデータが同時に選択器22で選択され、各々に対応するドライバ23へ送られて、各記録チップ記録素子L1を駆動する。
【００３８】
この出力動作、即ち記録チップ30-50〜30-56内の記録素子L１に対応する画素データが出力されるのと並行して、記録チップ30-50〜30-56内の記録素子L２に対応する画素データが入力されてくる。これらの画素データも上述したのと同様に、各記録チップ30-1〜30-56内の記録素子L2で記録すべき画素データがΦ3-1〜Φ3-7を通して送られてくる。これら画素データを、L1の場合と同様にして、レジスタ21-1B〜21-56Bへ格納する。
【００３９】
以上のようにして、出力動作と格納動作をレジスタ21-1A〜21-8Aとレジスタ21-1B〜21-8Bが交互に行うことにより、1ライン分の画素データが全て出力されることになる。
【００４０】
なお、各選択器22より選択され出力される画素データは各ドライバ23に入力され、各LEDチップ30-1〜30-56を駆動する駆動電流がオンまたはオフされる。
【００４１】
また、I/F回路部30内のタイミング信号発生部13より発せれるΦSS、ΦS1、ΦS2も駆動ICチップ20-1〜20-14内のドライバ24、25、26によって、各LEDチップを駆動する駆動電流がオンまたはオフされる。
【００４２】
各LEDチップ内30-1〜30-56は従来例で説明した自己走査型LEDアレイと同様に構成される。
【００４３】
以上説明した各部の動作により、画素データに応じて、各記録素子が点灯または消灯し、これら照射光を例えば感光体上に結像し、よく知られる電子写真プロセスによって記録用紙上に所望の画像を記録することができる。
【００４４】
（その他の実施例）
上記実施例においては、駆動ICチップ1個当たり、14個のLEDチップを駆動する構成について説明したが、駆動ICチップ1個当たり、8個のLEDチップを駆動するよう構成してもよい。こうするとA3用紙相当の画像を記録する場合は７つの駆動ICチップ、A4用紙相当の画像を記録する場合は５つの駆動ICチップを駆動すればよく、それぞれにおける冗長数は0となる。この場合、図３のレジスタ21をそれぞれ４ｂｉｔ幅とすれば、図2のI/F回路部のマトリクスは4*14となる。また、図３のレジスタ21をそれぞれ8bit幅とすれば、図2のI/F回路部のマトリクスは8*7となる。
【００４５】
また、駆動ICチップ1個当たり、７個のLEDチップを駆動するよう構成してもよい。こうするとA3用紙相当の画像を記録する場合は８つの駆動ICチップ、A4用紙相当の画像を記録する場合は６個の駆動ICチップを駆動すればよい。
【００４６】
また、上記実施例においては、I/F回路部10内のシフトレジスタ11-1〜11-56は画素データを1bit幅で順次転送する構成について説明したが、4〜16bit幅で転送するよう構成しても良い。
【００４７】
また、上記実施例においては、記録チップとして記録チップ内部に自己走査機能を有する自己走査型のLEDチップを例にとり説明したが、同様の走査機能を記録チップ内部または外部に有する時分割駆動可能な記録チップでも構わない。
【００４８】
さらには、記録素子も、他の発光素子や更には発熱素子等でも構わない。
【００４９】
【発明の効果】
本発明によれば、シリアル入力される１ライン分の画素データから各固体記録素子アレイに対応する画素データを各固体記録素子アレイ毎にシリアル出力し、その複数の出力を選択器が時分割して保持手段へ転送することにより、記録ヘッドの回路規模を小さくすることができ、安価な画像記録装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本実施例におけるLEDプリンタの記録ヘッドの該略図
【図２】本実施例におけるI/F回路部の説明図
【図３】本実施例における駆動ICチップの説明図
【図４】自己走査型LEDチップの説明図
【図５】自己走査型LEDチップの動作タイミングチャート
【図６】従来のLEDプリンタの記録ヘッドの該略図
【符号の説明】
１０  Ｉ／Ｆ回路部
１１  レジスタ
１２  選択器
１３  タイミング信号発生回路
２０  駆動ＩＣチップ
２１  レジスタ
２２  選択器
２３、２４、２５、２６  ドライバ
２７  デコーダ
３０  ＬＥＤチップ
【図１】
0003703234.tif 000002
【図２】
0003703234.tif 000003
【図３】
0003703234.tif 000004
【図４】
0003703234.tif 000005
【図５】
0003703234.tif 000006
【図６】
0003703234.tif 000007