(57)【特許請求の範囲】
【請求項１】
２つの信号を掛算して少なくとも２つのスペクトルを有する信号を出力する掛け算回路と、この掛算回路の出力信号の前記スペクトルの低域を相対的に増幅して出力する増幅器と、この増幅器の出力信号を２分周して出力する２分周器とを備え、この２分周器の出力信号と外部入力信号とを前記掛算回路に入力して前記２分周器の出力端子から分周した信号を取り出すことを特徴とする分周器。
【請求項２】
前記増幅器が、入力された信号を増幅して出力する増幅回路及び入力された信号から前記外部入力信号よりも低域のスペクトルを相対的に強調して取り出すフィルタ回路とを備え、前記増幅回路と前記フィルタ回路とを縦続接続したことを特徴とする請求項１記載の分周器。
【請求項３】
前記フィルタ回路が、入力された信号から前記外部入力信号よりも高域のスペクトルを相対的に減衰させて取り出す低域通過フィルタ回路を備えたことを特徴とする請求項１又は２記載の分周器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力された信号からデューティファクタ５０％の３分周出力信号を取り出す分周器に関する。
【０００２】
【従来の技術】
従来の３分周器については、図９に示される分周器が採用されていた。この図９において１２，１４はＤ形フリップフロップであり、１３はＮＡＮＤゲートである。ここで、Ｄ形フリップフロップ１２，１４のクロック入力端子ＣＫと外部から信号が入力される信号入力端子１１とを接続し、Ｄ形フリップフロップ１２の出力ＱとＤ形フリップフロップ１４のデータ入力端子Ｄ及びＮＡＮＤゲート１３の一方の入力端子を接続する。また、Ｄ形フリップフロップ１４の出力端子ＱとＮＡＮＤゲート１３の他方の入力端子及び信号が出力される信号出力端子１５とを接続する。さらに、ＮＡＮＤゲート１３の出力端子とＤ形フリップフロップ１２のデータ入力端子Ｄとを接続する。
【０００３】
以上のように構成された従来の３分周回路について、図１０のタイムチャートを用いてその動作を説明する。
【０００４】
１１ａは、クロック信号入力端子１１に入力されるクロック信号を示し、１２Ｑは、Ｄ形フリップフロップ１２のＱ出力信号を示し、１４Ｑは、Ｄ形フリップフロップ１４のＱ出力信号を示し、１３ａは、ＮＡＮＤゲート１３の各出力信号の波形を示す。ここで、クロック信号入力端子１１に３分周したい信号を入力する。このときクロックのアクティブエッジに対応してＤ形フリップフロップ１２の出力がＤ形フリップフロップ１４の入力となり、ＮＡＮＤゲート１３の出力がＤ形フリップフロップ１２の入力となる。ここで、Ｄ形フリップフロップ１２，１４の出力を入力とするＮＡＮＤゲート１３の出力が変化する。
【０００５】
次に、クロックがローレベルであるときについては、Ｄ形フリップフロップ１２，１４はその状態を保持する。このためＮＡＮＤゲート１３も出力を保持する。
【０００６】
このような動作を繰り返し、入力信号を３分周した信号が信号出力端子１５から得られる。
【０００７】
【発明が解決しようとする課題】
この従来の回路によって端子１５で取り出される信号は端子１１に入力された信号に対して３分周される。しかし、端子１５で得られる信号はデューティファクタ５０％にはならない。
【０００８】
これに対して本発明は、デューティファクタ５０％を備えて３分周することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために本発明の３分周器は、掛算回路の出力の低い周波数成分を通過させ、その周波数成分を２分周する構成を有している。この構成によってデューティファクタ５０％の３分周が可能になる。
【００１０】
具体的には、本発明の請求項１記載の発明は、２つの信号を掛算して少なくとも２つのスペクトルを有する信号を出力する掛算回路と、この掛算回路の出力信号の前記スペクトルの低域を相対的に増幅して出力する増幅器と、この増幅器の出力信号を２分周して出力する２分周器とを備え、この２分周器の出力信号と外部入力信号とを前記掛算回路に入力して前記外部入力信号を分周した信号を前記２分周器の出力端子から取り出すことを特徴とするものである。
【００１１】
この構成を備えることによって、外部入力端子から入力された信号と２分周器の出力信号とを掛算回路に入力して得られる信号から、低域スペクトル成分を抜き取り、この信号を２分周することによって、外部入力端子から入力された信号を３分周して取り出すことができる。
【００１２】
また、本発明の請求項２記載の発明は、さらに、前記増幅器が、入力された信号を増幅して出力する増幅回路と入力された信号から前記外部入力信号よりも低域のスペクトルを相対的に強調して取り出すフィルタ回路とを備え、前記増幅回路と前記フィルタ回路とを縦続接続したことを特徴とするものである。
【００１３】
増幅器がこの構成を備えることによって、掛算回路から入力された信号から得られる信号の低域のスペクトルを強調して取り出すことができるので、この信号を後段の２分周器に入力したとき、分周を容易とすることができる。
【００１４】
さらに、本発明の請求項３記載の発明は、前記フィルタ回路が、入力された信号から前記外部入力信号よりも高域のスペクトルを相対的に減衰させて取り出す低域通過フィルタ回路を備えたことを特徴とするものである。
【００１５】
フィルタ回路が低域通過フィルタを備えることによって、前記外部入力信号よりも高域のスペクトルを相対的に減衰させて取り出すことができる。
【００１６】
【発明の実施の形態】
以下本発明の一実施の形態について図面を参照しながら説明する。
【００１７】
図１は本発明の実施形態における３分周器を示す構成図である。
図１において、２は掛算回路であり、３は増幅器であり、４は２分周回路である。図１において、掛算回路２の第１の入力端子を信号入力端子１に接続し、掛算回路２の出力端子を増幅器３の入力端子に接続し、増幅器３の出力端子を２分周回路４の入力端子に接続する。さらに、２分周回路４の出力端子を信号出力端子５及び掛算回路２の第２の入力端子に接続する。信号入力端子１から周波数３ｆである信号を掛算回路２の第１の入力端子に与える。掛算回路２の第２の入力端子には、第１の入力端子に与えられた入力信号の３分周された周波数ｆの信号が入力される。この場合、掛算回路２から出力される信号のスペクトルには、周波数ｆの２倍の周波数の２ｆと４倍の周波数の４ｆの信号が出現する。この２信号を増幅器３に入力する。ここで、増幅器３において４ｆが減衰するような周波数特性に設定しておく。このとき増幅器３は例えばローパスフィルタ７の構成を有する。増幅器３の出力において周波数２ｆの信号レベルが周波数４ｆの信号レベルよりも大きい。この信号が２分周回路４に入力される。周波数２ｆの信号レベルが２分周回路４の周波数４ｆの信号レベルよりも大きな値であって入力感度がとれれば２ｆが２分周され、２分周回路４からは入力信号端子１に与えられた信号の３分周された信号ｆが出力される。ここで、２分周回路４が４ｆで分周しないように周波数２ｆの信号に比べて周波数４ｆの信号の振幅を差動増幅器３で十分下げておく必要がある。
【００１８】
図２は、図１の信号入力端子１、掛算回路２及び差動増幅器３を実際に使用した回路に置き換えたものである。
【００１９】
掛算回路２でＲで示されているのは抵抗２０である。掛算回路２において、入力端子１をトランジスタ２２と２４のベースに接続し、トランジスタ２１と２３のベースには固定電圧を入力する。ここで、入力端子１に３分周する信号を入力する。また、トランジスタ２１と２４のエミッタを共通接続としてトランジスタ２６のコレクタに接続する。トランジスタ２２と２３のエミッタを共通接続としてトランジスタ２５のコレクタに接続する。トランジスタ２５と２６のエミッタを共通接続して定電流源に接続する。さらに、トランジスタ２１と２２のコレクタを共通接続して出力端子１０１と接続する。トランジスタ２３と２４のコレクタを共通接続として出力端子１０２と接続する。さらに、トランジスタ２５のベースと２分周回路４の出力端子１０３とを接続し、トランジスタ２６のベースと２分周回路４の出力端子１０４とを接続する。掛算回路２は、掛算回路の入力端子１に与えた信号と端子１０３，１０４間に与えた信号との掛算を行い、端子１０１，１０２にこの結果を出力する。端子１０３，１０４からは位相差が１８０度である信号が入力され、端子１０１，１０２からは位相差１８０度の信号が得られる。
【００２０】
次に、増幅器３についての説明を行う。
トランジスタ２７のベースに掛算回路２の出力端子１０１を接続する。トランジスタ２７とトランジスタ２８のエミッタを共通接続して定電流源に接続する。トランジスタ２７と２８のコレクタを個々にトランジスタ２９とトランジスタ３０のベースに接続し、トランジスタ２９のエミッタを出力端子１０５に接続する。また、トランジスタ３０のエミッタを出力端子１０６に接続する。端子１０１，１０２から位相差が１８０度である信号を入力して増幅させた信号を端子１０５，１０６に出力する。
【００２１】
図３は２分周回路４を実際の回路図に置き換えたものである。
端子１０５，１０６を入力とし、端子１０５とトランジスタ３５，４１のベースとを接続し、端子１０６とトランジスタ３６，４２のベースとを接続する。トランジスタ３５と３６のエミッタ並びにトランジスタ４１と４２のエミッタをそれぞれ定電流源に接続する。トランジスタ３５のコレクタをトランジスタ３１，３４のエミッタに接続し、トランジスタ３６のコレクタをトランジスタ３２，３３のエミッタに接続する。トランジスタ３１と３２のコレクタをトランジスタ３７のベースに接続し、トランジスタ３３と３４のコレクタをトランジスタ３２，４０のベースに接続する。トランジスタ３７と３８のコレクタをトランジスタ３４，３９のベースに接続する。トランジスタ３９と４０のコレクタをトランジスタ３８，３１のベースに接続する。端子１０５，１０６から入力された信号を２分周して端子１０７，１０８，１０９，１１０から信号を取り出す。このときの端子１０７，１０８，１０９，１１０の位相差は９０度である。
【００２２】
図２と図３の回路を用いてシミュレーションした結果を以下に示す。
図４において、上段のグラフは入力端子１に与えた信号であり、下段のグラフは端子１０７で得られた信号出力である。ここで、入力信号が３分周されデューティファクタ５０％である信号が出力されている。
【００２３】
図４では３分周する入力周波数は１ＧＨｚであるので、安定状態で１ＧＨｚの波形を３分周した３３３ＭＨｚと入力の１ＧＨｚとから掛算回路の出力は６６６ＭＨｚと１．３３３ＧＨｚが出力される。抵抗５０とトランジスタ２９のベースに寄生的に付加される容量によって、また抵抗５１とトランジスタ３０のベースに寄生的に付加される容量によって個々に低域通過フィルタが形成される。この増幅器３のフィルタにおいて１．３３３ＧＨｚの出力レベルを下げるように周波数特性を設定しておく。この構成において２分周回路４に６６６ＭＨｚの信号が入力され出力に３３３ＭＨｚの信号が出力される。
【００２４】
図５は、２分周回路４が約１．２ＧＨｚで自励発振しているときでのフリーラン波形を示している。
【００２５】
図６は、９００ＭＨｚの信号を入力して分周した結果を示した図である。出力には３分周の波形は現れず、低域周波数において動作限界が存在することを示したものである。
【００２６】
一方、高域での限界動作を図７及び図８で示す。
図７は、例えば入力周波数３．２ＧＨｚでの分周結果を示し、図８では入力周波数３．１ＧＨｚで３分周されたシミュレーション結果を示したものである。
【００２７】
以上のシミュレーションにおいて、掛算回路２、増幅器３、２分周回路４で構成された３分周回路は１Ｇ〜３．１ＧＨｚでデューティファクタ５０％である３分周の動作を示している。
【００２８】
【発明の効果】
このように、本発明の３分周器は、２つの信号を掛算して少なくとも２つのスペクトルを有する信号を出力する掛算回路と、この掛算回路の出力信号の前記スペクトルの低域を相対的に増幅して出力する増幅器と、この増幅器の出力信号を２分周して出力する２分周器とを備え、この２分周器の出力信号と外部入力信号とを前記掛算回路に入力して前記外部入力信号を分周した信号を前記２分周器の出力端子から取り出すことで、動作限界の周波数はあるものの、３分周され、かつデューティファクタ５０％の出力信号が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態における３分周器を示す図
【図２】図１の各ブロックを具体的に示した回路図
【図３】図１の各ブロックを具体的に示した回路図
【図４】図２及び図３の回路を用いたシミュレーション結果を示す図
【図５】図２及び図３の回路を用いたシミュレーション結果を示す図
【図６】図２及び図３の回路を用いたシミュレーション結果を示す図
【図７】図２及び図３の回路を用いたシミュレーション結果を示す図
【図８】図２及び図３の回路を用いたシミュレーション結果を示す図
【図９】従来の３分周回路の構成図
【図１０】図９の各部の信号波形図
【符号の説明】
１  信号入力端子
２  掛算回路
３  増幅器
４  ２分周回路
５  信号出力端子
１１  信号入力端子
１２  Ｄ形フリップフロップ
１３  ＮＡＮＤゲート
１４  Ｄ形フリップフロップ
１５  信号出力端子
２０  抵抗
２１〜４２  トランジスタ
１０１〜１１１  端子
【図１】
0003633299.tif 000002
【図２】
0003633299.tif 000003
【図３】
0003633299.tif 000004
【図４】
0003633299.tif 000005
【図５】
0003633299.tif 000006
【図６】
0003633299.tif 000007
【図７】
0003633299.tif 000008
【図８】
0003633299.tif 000009
【図９】
0003633299.tif 000010
【図１０】
0003633299.tif 000011