(57)【特許請求の範囲】
【請求項１】
アナログ信号のデジタル化されたサンプルを選択可能なレートＲで処理して、レーダ・システムのレンジ・セル分解能を変更する処理手段であって、
サンプリング・パルスの列を所定のサンプリング速度ｆｓで生成するタイミング発生器と、
前記サンプリング・パルスの各パルスに応答して、前記アナログ信号の複数のデジタル化されたサンプルを生成するアナログ・デジタル変換器と、
前記デジタル化されたサンプルの各Ｎ番目（但し、Ｎ＝ｆs/Ｒ）の受信信号のドップラ周波数を決定するプロセッサ、及び前記アナログ・デジタル変換器によって生成されたデジタル化サンプルの各Ｎ番目のサンプルを前記プロセッサに通過させるセレクタと、
を含む処理手段を備えたレーダ・システム。
【請求項２】
レーダ・システムのレンジ・セルのレンジ・セル分解能を変更する処理手段であって、
一定の速度でビデオ信号のサンプルをデジタル化して複数のデジタル化サンプルを提供するデジタル化手段と、
前記複数のデジタル化サンプルの内、デジタル処理セクションによる処理のために選択されるサンプルを選択する手段であって、デジタル処理セクションは選択されたサンプル中の受信信号のドップラ周波数を決定し、該選択手段は、
前記アナログ・デジタル変換器によって生成されるデジタル化サンプルの各Ｎ番目のサンプルを所定の速度Ｒ（但し、Ｎ＝ｆs/Ｒ）で前記プロセッサに通過させるセレクタを備える、レーダ・システム。
【請求項３】
請求項２記載のレーダ・システムにおいて、前記セレクタは、
信号に応答して、レートＲ＝ｆs/Ｎ（Ｎはデジタル化された信号取得速度に対するサンプリング速度ｆｓの比率ｆs/Ｒを表す）で、パルスを生成するデシメータと、
前記アナログ・デジタル変換器によって生成されるデジタル化サンプル中の各Ｎ番目のサンプルを記憶するレジスタであって、前記デジタル化サンプルの各々は、前記デシメータによって生成されるパルス中の対応するパルスに応答して記憶される、レジスタと、
を備えるシステム。
【請求項４】
レーダ・システムのレンジ・セル分解能を変更する手段であって、送信されたパルスの列に応答して生成されたビデオ信号のレンジ・セル信号がレーダ・システムの所望のレンジ・セル分解能に関係する選択可能なレートＲで得られる変更手段を備えるレーダ・システムであって、前記ビデオ信号が供給されるアナログ・デジタル変換システムを含むレーダ・システムにおいて、前記アナログ・デジタル変換システムは、
所定のサンプリング速度ｆｓでサンプリング・パルスの列を生成するタイミング発生器と、
前記サンプリング・パルスの各パルスに応答してアナログ信号のデジタル化されたサンプルを生成するアナログ・デジタル変換器と、
プロセッサと、前記送信されたパルスの各パルスに続いて前記アナログ・デジタル変換器によって生成される前記デジタル化サンプルの中の各Ｎ番目のサンプルを前記プロセッサに通過させるセレクタと、を含むプロセッサ・セクションと、
を備え、Ｎ＝ｆs/Ｒであり、前記プロセッサは、前記アナログ・デジタル変換器によって生成され前記セレクタによって通過させられた前記デジタル化サンプルの中の各Ｎ番目のサンプルを処理して、前記処理済みのデジタル化サンプルから、前記レンジ・セルにおけるエネルギのドップラ周波数を決定する、レーダ・システム。
【請求項５】
一連の送信されたパルスに応答して生成されるビデオ信号のデジタル化されたサンプルを取得する手段であって、前記デジタル化サンプルは、レンジ・セル取得レートの所定のレンジ内で選択されたレートＲで取得され、各送信されたパルスは、レーダ送信トリガ信号に応答して生成され、ゲーティング・ウィンドウ・パルスが各トリガ信号の所定の時間後に生じる、取得手段と、
サンプリング周波数ｆｓを有するサンプリング・パルスの列に応答して、前記ビデオ信号のデジタル化サンプルを生成するデジタイザ・セクションであって、前記サンプリング速度は、前記レーダ・システムの所望のレンジ・セル分解能に関係している、デジタイザ・セクションと、
前記送信されたパルスの各々のパルスに続く前記ゲーティング・ウィンドウの時間継続の間にアナログ・デジタル変換器によって生じるデジタル化サンプルの各Ｎ番目（但し、Ｎ＝ｆs/Ｒ）のサンプルを処理して、前記ゲーティング・ウィンドウの時間継続の間に前記取得されたデジタル化サンプルから、前記レンジ・セルにおけるエネルギのドップラ周波数を決定するデジタル処理セクションと、
を備えたレーダ・システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ・デジタル変換システムに関し、更に詳しくは、アナログ信号のデジタル化されたサンプルを、広範囲の選択可能な速度に亘って提供するために要求されるアナログ・デジタル変換システムに関する。
【０００２】
【従来の技術】
この技術分野で知られているように、レーダ・システムなどの種々のシステムが、デジタル信号プロセッサを用いてレーダ反射信号を処理する応用例などにおいて、アナログ形式のレーダ反射信号を、対応するデジタル信号に変換することが必要となる。例えば、レーダ信号プロセッサを用いて、１又は複数の目標に伴うレンジ及び／又は１又は複数の相対速度を決定する。レーダ・パルスは、パルス繰返（反復）周波数（ＰＲＦ）と称される速度で送信される。パルス送信に続く所定の時間間隔の間に、すなわち、パルスが到着すると予測される時間の間に、レーダ反射信号がサンプリングされる。パルスの送信時刻とサンプリングがなされる時刻との間の時間差に基づいて、サンプルは、それぞれが、レンジ、すなわち、レーダ・システムのアンテナとサンプリングされた反射を生じる目標との間の距離に対応する。それぞれの送信されたパルスの後でサンプリングがなされる速度は、所望のレンジ分解能に直接に関係している。このプロセスは、レンジ・ゲーティング（range gating）と称され、そこでは、サンプリングがなされるそれぞれの時刻は、そのサンプリングがなされる時刻に対応するレンジにおいて目標によって生じる反射のレンジ・セル、すなわち、ゲートを表す。
【０００３】
【発明が解決しようとする課題】
この技術分野では既知であるが、レーダ・システムを広い範囲のパルス反復周波数に亘って動作させることが必要となる応用例もある。更には、サンプリングが、広範囲のレンジ分解能に対する多くの異なるサンプリング速度で行われることが必要となる応用例もある。デジタル化されたサンプルを生じるのに用いられるシステムには、アナログ・デジタル変換器が含まれる。この変換器を用いて、ビデオ信号のサンプリングが行われ、サンプリング信号に応答して、対応するデジタル・サンプルに変換される。サンプリング／変換速度の変動に対応するためには、アナログ・デジタル変換器は、この比較的大きな範囲のサンプリング／変換速度に亘って動作する能力を有しなければならない。
【０００４】
【課題を解決する手段】
本発明によれば、アナログ信号のデジタル化されたサンプルを選択可能な速度（レート）Ｒで処理するシステムが提供される。このシステムは、サンプリング・パルスの列を所定のサンプリング速度ｆｓで生じるタイミング発生器と、サンプリング・パルスのそれぞれのパルスに応答してアナログ信号のデジタル化されたサンプルを生じるアナログ・デジタル変換器と、アナログ・デジタル変換器が生じるデジタル化されたサンプルのそれぞれのＮ番目（但し、Ｎは整数であり、ｆs/Ｒに等しい）のサンプルを処理するプロセッサ・セクション（＝処理セクション）と、を含む。
【０００５】
この構成において、アナログ・デジタル変換器は、連続的で、比較的高く、一定のサンプリング速度ｆｓで動作し、他方で、プロセッサ・セクションは、デジタル化されたサンプルの中のそれぞれのＮ番目のサンプルを処理する。但し、ここで、Ｎ＝ｆs/Ｒであり、Ｒは、選択可能なサンプリング速度である。このようにして、選択可能な速度Ｒの範囲に亘ってアナログ形式のサンプルをデジタル化しなければならないアナログ・デジタル変換器と比較して、比較的安価なアナログ・デジタル変換器を含む、より広い選択範囲のアナログ・デジタル変換器を、用いることができる。
【０００６】
本発明の別の特徴によれば、システムは、サンプリング・パルスの列を所定のサンプリング速度ｆｓで生じるタイミング発生器と、サンプリング・パルスの中のそれぞれのパルスに応答してアナログ信号のデジタル化されたサンプルを生じるアナログ・デジタル変換器と、プロセッサと、アナログ・デジタル変換器によって生じたデジタル化されたサンプルのそれぞれのＮ番目（但し、Ｎ＝ｆs/Ｒ）のサンプルをプロセッサに与えるセレクタと、を含む。
【０００７】
本発明の更に別の特徴によれば、前記セレクタは、信号に応答してＲ＝ｆs/Ｎ（但し、Ｎはデジタル化された信号取得速度Ｒに対するサンプリング速度ｆｓの比率ｆs/Ｒを表す）のレートで、パルスを生じるデシメータと、アナログ・デジタル変換器が生じるデジタル化されたサンプルの中のそれぞれのＮ番目のサンプルを記憶するレジスタであってこのデジタル化されたサンプルはそれぞれがデシメータの生じるパルスの中の対応するパルスに応答して記憶されるレジスタと、を含む。レジスタに記憶されたサンプルは、次に、プロセッサに与えられる。
【０００８】
本発明の更に別の特徴によれば、レーダ・システムが与えられて、そこでは、送信されたパルスの列に応答して生じたビデオ信号のレンジ・セル・サンプルが、このレーダ・システムによって選択されたレンジ・セル分解能に関係する選択可能な速度Ｒで得られる。アナログ・デジタル変換システムには、前記ビデオ信号が印加される。このアナログ・デジタル変換システムは、所定の連続で一定のサンプリング速度ｆｓでサンプリング・パルスの列を生じるタイミング発生器と、サンプリング・パルスの中のそれぞれのパルスに応答してアナログ信号のデジタル化されたサンプルを生じるアナログ・デジタル変換器と、それぞれの送信されたパルスに続いてアナログ・デジタル変換器が生じるデジタル化されたサンプルの中のそれぞれのＮ番目（但し、Ｎ＝ｆs/Ｒ）のサンプルを処理し処理済みのデジタル化されたサンプルからレンジ・セルにおけるエネルギのドップラ周波数を決定するプロセッサ・セクションと、を含む。
【０００９】
本発明の更に別の特徴によれば、一連の送信されたパルスに応答して生じたビデオ信号のデジタル化されたレンジ・セル・サンプルを取得するレーダ・システムが与えられ、そこでは、デジタル化されたサンプルは、このレーダ・システムの所望のレンジ・セル分解能に対する選択された速度で、取得される。それぞれの送信されたパルスは、レーダ送信トリガ信号に応答して生じる。ビデオ信号のデジタル化されたサンプルは、サンプリング周波数ｆｓを有するサンプリング・パルスの列に応答して、生じる。ゲーティング・ウィンドウ・パルスは、それぞれのトリガ信号の所定の時間だけ後に生じる。デジタル処理セクションは、ゲーティング・ウィンドウの時間継続（持続時間）の間にアナログ・デジタル変換器によって生じるデジタル化されたサンプルの中のそれぞれのＮ番目（但し、Ｎ＝ｆs/Ｒ）のサンプルを処理して、ゲーティング・ウィンドウの時間継続の間に生じた処理済みのデジタル化されたサンプルから、レンジ・セルにおけるエネルギのドップラ周波数を決定する。
【００１０】
【実施例】
図１を参照すると、コヒーレントなドップラ・レーダ・システム９が示されている。レーダ・システム９のレーダ送信機／受信機セクション10は、サーキュレータ12を介してここでは例えばクライストロン（klystron）増幅器13である増幅器に結合されたアンテナ11と、パルス変調器14と、タイミング及び制御ユニット15とを含み、これらは、従来型の態様で構成されており、よって、無線周波数（RF）のパルス列が、所望のパルス反復周波数（ PRF）で送信される。ここでは、レーダ・システム９は、異なるパルス反復周波数を有する送信パルスを生じる。送信されたパルス列の中の各パルスは、アンテナ11からの様々なレンジに亘って分散している様々な目標によって反射される。それぞれの送信されたパルスに応答して生じる反射されたエネルギの一部は、アンテナ11によって受信される。このエネルギの一部が受信される時刻は、送信パルスが送信された時刻との相対的な関係において、受信されたそのエネルギの一部を生じさせる目標のレンジに対応する。アンテナ11によって受信されたエネルギは、サーキュレータ12を通過する。サーキュレータ12の出力における信号は、ミキサ17において従来型の態様で、安定局部発振器（ STALO）18によって、ヘテロダインされる。 STALO18が生じた信号は、ミキサ20において、コヒーレントな局部発振器（COHO）19によって生じる信号とヘテロダインされて信号を生じ、この信号は、従来型の態様で、クライストロン増幅器13によって増幅される。ミキサ17の出力において生じる信号は、IF増幅器21を通過して、従来型の直角位相検出器22に至る。直角位相検出器22は、従来型の態様で、IF増幅器21から与えられる信号とCOHO19によって供給される基準信号とに応答して、ライン25、27の上に１対のビデオ信号を生じる。これらの信号は、それぞれが、一般に、「同相」ビデオ及び「直角」ビデオ信号と称される。「同相」及び「直角」ビデオ信号は、従って、ミキサ17によって中間周波数（IF）信号にヘテロダインされた後の受信信号とCOHO19によって生じた基準信号との位相シフトを表す。パルスが送信された後の任意の選択された時刻における「同相」及び「直角」信号のレベルの変化率は、その選択された時刻に対応するレンジでの目標のドップラ周波数に関係する周波数で、パルスごとに変動する。「同相」及び「直角」ビデオ信号は、処理セクション26に与えられる。処理セクション26の詳細は、後で説明する。しかし、ここでは、処理セクション26は、これ以外のことと共に、レーダ・システム９によって照射される様々な目標のドップラ周波数を決定し、所望の目標、すなわち所望の目標又はターゲットへの距離を評価するのに用いられることに言及すれば十分であろう。所望のターゲットの位置がいったん確定されれば、タイミング及び制御ユニット15が、処理セクション26によって判断された情報から、次に送信されるパルスに対するターゲットの予想されるレンジを予測する。すなわち、ターゲットの予想レンジ、従って、各目標の反射の概算の反射時間に関する予測が行われる。タイミング及び制御ユニット15は、これにより、ドエル（ dwell）すなわちゲーティング・ウィンドウ・パルスを、それぞれの送信されたパルスの後に、すなわち、その間にターゲットからの期間が予想されるライン31��のそれぞれのトリガ信号 XMTの後に、ライン29上に生じる。
【００１１】
処理セクション26は、アナログ・デジタル変換器28、セレクタ30、及びプロセッサ32を含み、これらは、図に示されるように構成されている。アナログ・デジタル変換器は、ビデオ信号のデジタル化されたサンプルを、連続的で比較的高く一定の速度ｆｓで生じる。すなわち、サンプリング周波数は、パルス反復周波数やレンジ分解能セルとは無関係に、一定に維持される。デジタル化されたサンプルのそれぞれのＮ番目のサンプルだけが処理セクション26によって処理される。但し、ここでは、Ｎ＝ｆs/Ｒであり、Ｒはビデオ信号のレンジ・セルが処理される速度である。よって、Ｒは、所望のレンジ・セル分解能に従って選択される。このようにして、デジタル化されたサンプルのそれぞれのＮ番目のサンプルだけが、処理セクション26に至ってそこで処理され、処理されたサンプルは、レーダ・システム９によって望まれるレンジ・セル分解能に従って選択される速度Ｒでプロセッサに与えられる。このように、レンジ分解能セルは、任意の従来型の態様で、タイミング及び制御ユニット15によって選択される。ここで、レンジ分解能は、速度Ｒでは、ｆｓからｆs/Ｎであり得る。Ｎは整数である。すなわち、ターゲット捕捉モードでは、レンジ・セル分解能は大きく、つまり、Ｎは大きな整数であり、他方で、ターゲットがいったん捕捉されレーダ・システムがターゲット追跡モードに入ると、小さなレンジ分解能が望ましく、その場合には、Ｎ＝１である。
【００１２】
更に詳しくは、図２のＡからＦを参照すると、図２のＡに示されるように、ライン31上のそれぞれの送信パルス XMTは、レーダ送信トリガ信号に応答して生じる。直角位相検出器22が生じるライン25、27上のビデオ信号のデジタル化されたサンプルは、ライン35上のサンプリング・パルスｆｓの列に応答して、アナログ・デジタル変換器28によって生じる。サンプリング・パルス、すなわち、ここでは例えば、タイミング及び制御ユニット15におけるマスタ・クロック37からのパルスの立ち上がりエッジが、図２のＣに示されるように、パルスとして表されている。サンプリング・パルスは、サンプリング周波数ｆｓを有するものとして、ライン35上に生じる。サンプリング・パルスは、固定されたサンプリング周波数ｆｓで連続的にライン35上に生じる。この周波数ｆｓは、レーダ・システムによって望まれる最も高い予想されるレンジ・セル分解能を与えるのに十分な高さを有する。このように、変動するサンプリング速度の短いバーストにおいてだけサンプリングするのではなく、アナログ・デジタル変換器セクションに与えられるサンプリング・パルスは、時間において連続的であり、ここではｆｓである一定の速度を有する。ゲーティング・ウィンドウ・パルス（図２のＤ）は、タイミング及び制御ユニット15によって、ライン29上に、ライン31上の各送信パルス・トリガ信号 XMTの所定の時間だけ後に、生じる。デジタル処理セクション26は、アナログ・デジタル変換器28がライン29上のゲーティング・ウィンドウ・パルスの時間継続の間に生じるデジタル化されたサンプルのそれぞれのＮ番目のサンプルを処理し、ゲーティング・ウィンドウの時間継続の間に、得られたデジタル化されたサンプルから、レンジ・セルにおけるエネルギのドップラ周波数を決定する。更に、ライン29上のゲーティング・ウィンドウ・パルスのために、ゲーティング・ウィンドウの外側の時間周期の間に得られたデジタル・サンプルは、処理セクション26によって放棄される。
【００１３】
更に詳しくは、処理セクション26は、アナログ・デジタル変換器セクション28と、レジスタ・セクション40と、デシメータ42と、信号プロセッサ32とを含む。デシメータ42は、図３に示すように機能し、カウンタ50を含む。カウンタ50は、ライン35を介してそのクロック入力に印加される信号を、すなわち、速度ｆｓを有するライン35上のサンプリング・パルスを、カウントする。カウンタ50は、ライン29上のゲーティング・ウィンドウの時間継続の間、イネーブルされる。デシメータ42は、ライン53上にタイミング及び制御ユニット15によって生じる整数Ｎを記憶するレジスタ52を含む。上述のように、整数Ｎは、レーダ・システム９が望むレンジ分解能に関係する。カウンタ50のカウントは、最初は、ゼロのカウントにリセットされる。イネーブルされると、カウンタ50のカウントは、ライン35上のサンプリング・パルスのそれぞれのパルスに応答して増加する。カウントがＮに増加すると、コンパレータ54は、ライン56（図２のＦ）上に出力パルスを生じ、カウンタ50のカウントをゼロにリセットし、レジスタ・セクション40をイネーブルして時間遅延Δの後にアナログ・デジタル変換器セクション28の出力において入手可能なデジタル化されたサンプル（すなわち、図２のＥ及びＦに示されているように、ライン58、60上で入手可能なデジタル化されたサンプル）を、記憶（すなわち、ロード、ＬＤ）させる。このようにして、パルスＲ１、Ｒ２、．．．（図２のＦ）が、ライン56上に、選択された速度Ｒ（但し、Ｒ＝ｆs/Ｎ）で、デシメータ42によって、生じる。ライン29上のゲーティング・ウィンドウ信号のために、ゲーティング・ウィンドウの外側の時間周期の間に得られたデジタル・サンプルもまた、処理セクション26によって放棄される。更に、アナログ・デジタル変換器セクション28がライン25、27上のサンプルをデジタル・サンプルに変換する際の時間遅延Δのために、対応する遅延Δがデシメータ42の出力において与えられることに留意すべきである。よって、パルスＲ１、Ｒ２、．．．（図２のＦ）がデシメータ42によってライン56上に生じる際には、パルスＲ’１、Ｒ’２、．．．（図２のＧ）がライン59上に、時間遅延Δの後に、生じる。ライン59上のパルスは、レジスタ・セクション40をイネーブルして図２のＥ、Ｆ、Ｇに示されているようにライン58、60上で入手可能なデジタル化されたサンプルを記憶（すなわち、ロード、ＬＤ）させるのに用いられる。このように、デジタル・プロセッサ32は、アナログ・デジタル変換器セクション28がゲーティング・ウィンドウの時間継続の間に生じるデジタル化されたサンプルの中のそれぞれのＮ番目のサンプルだけをそれ自身まで至らせ、それ以外のことと共に、ゲーティング・ウィンドウの時間継続の間に生じた処理済みのデジタル化されたサンプルからのレンジ・セルにおけるエネルギのドップラ周波数を決定する。
【００１４】
これ以外の実施例も、冒頭の特許請求の範囲の精神と技術的範囲とに属するものとする。
【図面の簡単な説明】
【図１】本発明によるレーダ・システムのブロック図である。
【図２】ＡからＧは、図１のレーダ・システムの動作を理解するのに役立つタイミング図である。
【図３】図１のレーダ・システムにおいて用いられるデシメータの機能ブロック図である。
【図１】
0003709022.tif 000002
【図２】
0003709022.tif 000003
【図３】
0003709022.tif 000004