(57)【特許請求の範囲】
【請求項１】
Ｎ型のシリコン半導体層に接するＩＴＯ膜の成膜加工方法において、前記シリコン半導体層に接して抵抗率が１．０×１０-3Ω・ｃｍ以上のハーフオキサイドＩＴＯ膜をスパッタによって成膜した後、前記ＩＴＯ膜を所定のパターンに湿式エッチング加工し、
前記加工後、ＳＯＧ法によりＳｉＯ2膜を形成した後に、前記ＳｉＯ2膜及びＩＴＯ膜を加熱酸化処理して前記ＳｉＯ2膜を焼成すると共に抵抗率が１．０×１０-3Ω・ｃｍより小さいＩＴＯ膜を形成することを特徴とするＩＴＯ膜の成膜加工方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶ディスプレー、イメージセンサ等に応用可能な酸化物導電膜の成膜と加工に関係するものであります。
【０００２】
【従来の技術】
最近、液晶ディスプレー、イメージセンサが大型化されてきている。そのため、これらの電気部品を構成する酸化物導電膜が形成された基板が大型化されている。その為、このような大面積基板を効率よく、低コストで製造するための技術革新がなされている。
【０００３】
従来より行なわれていた、これら電気部品用基板を製造する技術として、例えばＩＴＯの場合、絶縁基板上にＩＴＯを公知の蒸着、スパッタ法を用いて成膜する。このときＩＴＯの抵抗率を下げるため及び透光性を増すために、基板を２５０〜４００℃に加熱し、Ｏ2 を導入し低抵抗率で高透過性のＩＴＯを形成する。このＩＴＯは、大面積化するに従い、より抵抗値を下げることが求められており、ＩＴＯの成膜温度を高くすることが広く行なわれていた。次に公知のフォトリソグラフィ技術を用いてＩＴＯ上にマスキング材のレジストを所定のパターンに形成する。その後レジストをマスクにしてエッチングを行う。
【０００４】
このエッチング加工がウェットエッチングの場合、塩酸＋塩化第２鉄、熱塩酸＋塩化第２鉄または、塩化第２鉄のかわりにＺｎの粉末を用いる等のエッチャントを用いてこのＩＴＯを成膜加工して、液晶ディスプレー、イメージセンサ及び太陽電池等の基板として使用されている。また、ドライエッチングの場合は、ＩＴＯ等の酸化物導電膜を効率よくエッチングする活性種が見つかっておらず、かつエッチングレートが小さいため、液晶ディスプレー，太陽電池等の大面積の基板上の加工には不適当であり、あまり実用化されていない。
【０００５】
【発明が解決しようとする課題】
（従来技術の問題点）
これらの方法には、以下に示す問題点がある。ＩＴＯを加熱して成膜を行うために、製造工程のタクトタイムが制限されてしまう。すなわち、基板をＩＴＯを形成する真空装置内にセットした後、基板を一定温度まで昇温するので、待期時間が必要となる。成膜後、急激に室温まで基板温度を下げると、形成されたＩＴＯがピーリングし基板よりながれるので、徐々に降温する必要がある。このため１バッチのＩＴＯ成膜時間は相当長くなる。
【０００６】
又、真空中での加熱のために、均一な温度分布を得ることが難しく、均一な温度分布を実現するために成膜面積より大きな範囲にヒーター等を設置する必要があり、装置が大きくなってしまう。又、加熱加工のために再現性が悪い。又、このように加熱して形成されたＩＴＯ膜等は、大変、電気抵抗が低いが、緻密な膜が形成されている。それゆえに、このＩＴＯ膜を所定のパターンにエッチングするには、強力なエッチャントが必要である。
【０００７】
さらにエッチングレートを増す必要があるので、このエッチャントを加熱しながらエッチング作業を行なう必要がある。このように強力なエッチング能力を持つエッチャントを使用してＩＴＯのエッチングを行なうと、エッチングパターンのエッヂ部のシャープさが失われ、うねったパターンとなる。又、エッチング作業中に多量の水素が発生するために、エッチングパターンマスクがエッチング中に、剥れる又は損傷を受ける等、きれいなエッチングパターンを大面積基板上で得ることは非常に難しかった。
【０００８】
（目的）
本発明は、製造工程のタクトタイムが制限される又は鮮明なエッチングパターンを大面積基板上で得ることが困難であった等の前記した従来技術の問題点を解決し、低抵抗で加工のしやすい酸化物導電膜、特にＩＴＯ電極の成膜加工方法を提供することを目的とするものであります。
【０００９】
【発明の実施の形態】
前述した従来技術の問題は、▲１▼真空加工成膜、▲２▼強力なエッチング能力を持つエッチャントの使用の２つに要約できる。
本発明では、それぞれについて良好な解決方法を与える。
本発明の成膜加工方法の概略工程を図１に示す。図１に示された工程順序に従い、絶縁基板上に酸化物導電膜を公知の蒸着、スパッタ方法で成膜する。但しこの時基板の温度は無加熱〜１００℃程度の低温で成膜する。これによって、蒸着、スパッタ装置等で必要となる待期時間を大幅に減らすことができる。成膜中の反応室内の酸素の分圧に関しては、公知の方法と同じ量を導入する。
【００１０】
この方法で作られた酸化物導電膜は完全な酸化膜ではなく、中間の状態（ハーフオキサイド）になっている。抵抗率は従来法より高く１×１０-3Ω・ｃｍ以上になる。低温で成膜するために、製造のタクトタイムが加熱に比較して２倍程度早くなる。又、装置も大きくなる必要がなく、再現性も非常に向上した。蒸着法においては、導入した酸素気体に対して電気エネルギーを与えてプラズマ化し、反応性蒸着を採用しても良い。
【００１１】
また、スパッタ法によって形成する場合、スパッタターゲットからの輻射熱によって基板が加熱されるので、ターゲットと基板との距離を適当に変化させる必要がある。また、常圧ＣＶＤによって形成する場合は、原料気体を分解反応させるためには、１００〜３００℃程度の温度が必要となる。この場合は、なるべく基板を加熱しないようにして、原料気体に熱を与えられるように工夫する必要がある。
【００１２】
次に公知のフォトリソグラフィ技術を用いて、酸化物導電膜上にマスキング材のレジストのパターン形成する。その後このレジストをマスクとしてウエットエッチングを行なうが、酸化物導電膜がハーフオキサイドのためにエッチング速度が従来の酸化物導電膜に比較して１０倍以上に早い。そのためエッチャントは室温のＨＣｌで十分にエッチングすることが可能である。エッチャントのエッチング能力が弱く、エッチングレートが早いために、パターニング後のパターンのエッヂ形は非常にきれいな形になる。
【００１３】
その後１００〜４００℃に保持された高温炉内にこのパターンニングされた酸化物導電膜を１０分〜１８０分間放置する。炉内は酸素、空気雰囲気が望ましいがＮ2真空中でも酸素を５〜１０％導入して、高温処理を行ってもよい。すると、ハーフオキサイドの酸化物導電膜の酸化が進み、抵抗率が１．０×１０-4Ω・ｃｍ〜３．５×１０-4Ω・ｃｍとなる。本発明を用いることで、低抵抗で再現性のよいＩＴＯを成膜することができ、エッチング加工も弱いエッチング能力のエッチャントを用いることが可能になる。
【００１４】
ＩＴＯ膜を成膜した場合、従来の方法と本発明を用いた場合の特性の比較を図２に示す。図２（ａ）及び（ｂ）は再現性を表すヒストグラムであり、横軸は抵抗率、縦軸はカウント数を表し、サンプルの個数に対応する。（ａ）は従来の方法（ｂ）は本発明を示す。本発明が明らかに再現性が優れている。
【００１５】
図２（ｃ）はエッチング速度を表す。２５℃のＨＣｌ中に放置したときの残膜厚を縦軸、放置時間を横軸にしてある。実線が本発明、破線が従来の方法を示す。本発明が明らかに優れている。図２（ｄ）は加熱温度と抵抗率を示しており、横軸を加熱温度、縦軸を抵抗率にしてある。●が従来の方法、○が本発明の方法で、若干従来の方法の抵抗率が低いがほとんど差がない。このように、本発明は従来の方法と同じ抵抗率のＩＴＯを再現性よく成膜して、簡易にエッチング加工することができる。
【００１６】
【実施例】
（参考例１）
図３に本発明の参考例１を示す。はじめに、透明絶縁基板(１)上に公知のＤＣマグネトロンスパッタ装置を用いて、１５００ÅのハーフオキサイドＩＴＯ(２)を成膜した。成膜条件を表１に示す。基板とターゲットの間隔を１５０ｍｍとして成膜したＩＴＯの抵抗率は１．２×１０-3Ω・ｃｍであった。
【００１７】
【表１】
0003649600.tif 000002
【００１８】
次に、公知のフォトリソグラフィ技術を用いて、レジスト(３)をＬ／Ｓ（ラインアンドスペース）＝３５０／４０（μｍ）にパターニングした。次に２３℃の６Ｎの塩酸に上記基板を２分間浸けたところ、１分３０秒でＩＴＯがすべてなくなった。エッチングレートは１５００Å／１．５分、すなわち１０００Å／分であった。レジストを公知の剥離液によって剥離して図３（ｃ）の状態を得た。次にこの基板を２００℃のクリーンオーブン（大気雰囲気）で６０分熱処理をした後、シート抵抗は１４Ω／□であり、Ａ４版６４０×４００の液晶ディスプレー基板を完成させた。完成後のＩＴＯの抵抗率は１．６×１０-4Ω・ｃｍであった。
【００１９】
（参考例２）
図４に本発明の参考例２を示す。ソーダガラス基板(１)上に公知のＥＢ蒸着装置を用い、表２の成膜条件で１２００Åのハーフオキサイド酸化スズ膜(２)を成膜した。得られた酸化スズ膜の抵抗率は４．２×１０-3Ω・ｃｍであった。
【００２０】
【表２】
0003649600.tif 000003
【００２１】
次いで、公知のフォトリソグラフィ技術を用いてこの酸化スズをパターニングする。その際、酸化スズエッチングは、２３℃で２０秒でエッチングできた。続いて基板をアッシングするために酸素雰囲気下でプラズマアッシングを行ないフォトレジストを除去した。この後プラズマアッシングを行なった装置内で、基板加熱を行ない酸素プラズマ処理を行って、不完全酸化物導電膜である酸化スズの加熱酸化処理を行った。
【００２２】
この加熱酸化処理はプラズマエネルギーでアシストされているので通常の酸化性気体雰囲気下での熱処理に要する時間の２／３程度の処理時間で、導電膜の抵抗値を２．５×１０-4Ω・ｃｍ以下にまでさげることができた。またアッシング処理時に同時に基板加熱を行って処理時間をさらに短くすることも有効であった。
次に公知のプラズマＣＶＤ法を用いてａ−ＳｉのＰ層、Ｉ層、Ｎ層(４)をそれぞれ１００、７０００、３００Å成膜した。ａ−Ｓｉを公知のフォトリソグラフイ技術を用いてパターニングをしてさらに裏面電極(５)を形成し、図４の１２連直列のアモルファスシリコン太陽電池を作製した。
【００２３】
（実施例１）
図５に本発明の実施例１を示す。
ホウケイ酸ガラス(１)上に、公知のＤＣマグネトロンスパッタ法を用いてＣｒ電極を１０００Å成膜、次に公知のプラズマＣＶＤ法を用いて順次Ｐ型ａ−ＳｉＣ３０００Å、Ｉ型ａ−ＳｉＣ１００００Å、Ｎ型ａ−ＳｉＣ３００Åの半導体層(６)を成膜した。次に公知のＤＣマグネトロンスパッタ装置を用いて、１５００ÅのハーフオキサイドＩＴＯ(２)を成膜した。成膜条件を表３に示す。この条件下で成膜したＩＴＯの抵抗率は１．５×１０-3Ω・ｃｍであった。
【００２４】
【表３】
0003649600.tif 000004
【００２５】
その後公知のフォトリソグラフィ技術を用いてＩＴＯをパターニングした。その際、２Ｎの塩酸２３℃中で５０秒でエッチングできた。次に公知のＳＯＧ法により、液体ＳｉＯ2を保護膜として塗布した。次いで保護膜ＳｉＯ2の焼成と、ＩＴＯの酸化をかねて３００℃の大気雰囲気下で、クリーンオーブンで１２０分ベークして一次元密着イメージセンサのセンサ部を作製した。この時のＩＴＯの抵抗率は２．０×１０-4Ω・ｃｍであった。保護膜(８)がＳｉＯ2ではなく、ＳｉＮの場合は成膜時に基板温度が２００〜３００℃になるため酸化が進行する。又、ポリイミドを用いる場合もイミド化させるため、２００℃以上でベークするため同様のことができる。
【００２６】
【発明の効果】
本発明の構成によって、低抵抗の酸化物導電膜、特にＩＴＯ電極をより簡単によりコストを安く製造できるようになった。また、エッチング加工後の導電膜のパターンエッヂもシャープで良好なものであった。これにより、大面積基板上の導電膜パターンを安価に再現性よく得られることになった。
【図面の簡単な説明】
【図１】  本発明の概略図を示す。
【図２】  本発明方法と従来法との特性の比較を示す。
【図３】  本発明の参考例を示す。
【図４】  本発明の別の参考例を示す。
【図５】  本発明の実施例を示す。
【符号の説明】
１    基板
２    酸化物導電膜
３    マスク
【図１】
0003649600.tif 000005
【図２】
0003649600.tif 000006
【図３】
0003649600.tif 000007
【図４】
0003649600.tif 000008
【図５】
0003649600.tif 000009