(57)【特許請求の範囲】
【請求項１】
複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、前記電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、
前記電子部品本体はガラス成分に含浸させて形成されたものであり、
前記チタン酸バリウム系半導体セラミック層の相対密度が９０％以下である、積層ＰＴＣサーミスタ。
【請求項２】
複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、前記電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、
前記電子部品本体はガラス成分に含浸させて形成されたものであり、
前記チタン酸バリウム系半導体セラミック層には焼結助剤成分が添加されていない、積層ＰＴＣサーミスタ。
【請求項３】
複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、前記電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、
前記電子部品本体はガラス成分に含浸させて形成されたものであり、
前記チタン酸バリウム系半導体セラミック層の相対密度が９０％以下であり、かつ、前記チタン酸バリウム系半導体セラミック層には焼結助剤成分が添加されていない、積層ＰＴＣサーミスタ。
【請求項４】
前記ガラス成分を含む保護層が前記電子部品本体の表面に形成された、請求項１ないし請求項３のいずれかに記載の積層ＰＴＣサーミスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は積層ＰＴＣサーミスタに関し、特にチタン酸バリウムを主成分とする半導体セラミックを含む正の抵抗温度特性（ＰＴＣ）を有する積層ＰＴＣサーミスタに関する。
【０００２】
【従来の技術】
従来、チタン酸バリウム系の半導体セラミックは、ＰＴＣを利用したＰＴＣサーミスタとして、ブラウン管の消磁用や過電流保護用など幅広く応用されている。そして、チタン酸バリウム系の半導体セラミックを低抵抗化することでセラミック電子部品の小型化や大電流化を図るために、内部電極を設けた積層構造のセラミック電子部品の試みがあった。
また、近年、技術の進歩に伴い、セラミック電子部品のより高い信頼性が要求されるようになってきた。従来、セラミック電子部品の耐湿性、耐熱性または耐候性を維持させるために、セラミック電子部品の表面を有機樹脂または無機ガラスでコートして保護層を形成し信頼性の低下を防いでいた。特に発熱を伴うセラミック電子部品においては、たとえば特公平３−７９８４２号公報に開示されているように、セラミック電子部品と保護層との熱膨張係数の差が小さい材質を選択することで、セラミック電子部品の信頼性を向上させている。
【０００３】
【発明が解決しようとする課題】
ところが、従来の積層構造のセラミック電子部品では、内部電極としてはオーミック接触を得るためにＮｉなどの卑金属を用いなければならないため、還元雰囲気で焼成する必要がある。
なお、セラミック電子部品の表面を有機樹脂または無機ガラスでコートして保護層を形成するだけでは、セラミック電子部品自体の発熱、実装時の加熱または基板実装後の周囲の電子部品の発熱などによってセラミック電子部品の表面の保護層に劣化が生じるという問題があった。また、そのような保護層は、セラミック電子部品との熱膨張係数の差を小さくしても、長期間の使用には十分耐えられるものではなかった。
一方、チタン酸バリウム系の半導体は、還元雰囲気で焼成すると、ＰＴＣが低下するために耐電圧が低いという問題がある。
【０００４】
それゆえに、この発明の主たる目的は、低抵抗および高耐電圧を有する積層ＰＴＣサーミスタを提供することである。
【０００５】
【課題を解決するための手段】
通常、チタン酸バリウム系の半導体セラミックでは焼結助剤成分としてＳｉＯ2 やＢ2 Ｏ3 を添加するが、本発明者らはこれら焼結助剤成分を添加しないチタン酸バリウム系の半導体セラミック組成が還元焼成しても軽度の再酸化で顕著なＰＴＣを示すことを明らかにし、かつ、焼結助剤成分を添加しなければ基板実装時のフラックスなどで耐電圧が低下するものの、この耐電圧の低下をガラス成分の含浸により解決できることを見出して、本発明を得るに至った。
この発明にかかる積層ＰＴＣサーミスタは、複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、電子部品本体はガラス成分に含浸させて形成されたものであり、チタン酸バリウム系半導体セラミック層の相対密度が９０％以下である、積層ＰＴＣサーミスタである。
また、この発明にかかる積層ＰＴＣサーミスタは、複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、電子部品本体はガラス成分に含浸させて形成されたものであり、チタン酸バリウム系半導体セラミック層には焼結助剤成分が添加されていない、積層ＰＴＣサーミスタである。
さらに、この発明にかかる積層ＰＴＣサーミスタは、複数のチタン酸バリウム系半導体セラミック層と卑金属からなる内部電極とが交互に積層された電子部品本体と、電子部品本体の側面に形成された外部電極とを有する積層ＰＴＣサーミスタであって、電子部品本体はガラス成分に含浸させて形成されたものであり、チタン酸バリウム系半導体セラミック層の相対密度が９０％以下であり、かつ、チタン酸バリウム系半導体セラミック層には焼結助剤成分が添加されていない、積層ＰＴＣサーミスタである。
この発明にかかる積層ＰＴＣサーミスタでは、ガラス成分を含む保護層が電子部品本体の表面に形成されてもよい。
【０００６】
この発明にかかる積層ＰＴＣサーミスタでは、相対密度が９０％以下であるセラミック層すなわち焼結助剤成分が添加されていないセラミック層を有する電子部品本体に、ガラス成分を含浸することによって、低抵抗および高耐電圧を有する。
【０００７】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【０００８】
【発明の実施の形態】
【実施例１】
ＢａＣＯ3 、ＴｉＯ2 およびＳｍ2 Ｏ3 を原料として次の半導体セラミック組成の粉体となるように調合した。
（Ｂａ0.998 Ｓｍ0.002)1.002 ＴｉＯ3 
この粉体を水中でジルコニアボールで５時間混合粉砕し、１１００℃で２時間仮焼した後、有機バインダーを混合してシート状に成形し、Ｎｉを内部電極として印刷した。これらを積層したものをＨ2 ／Ｎ2 中で１２００℃で還元焼成した後、Ａｇからなる外部電極を形成し、７００℃の大気中で再酸化し、図１に示す積層構造のＰＴＣサーミスタ１０を得た。
【０００９】
図１に示すＰＴＣサーミスタ１０は電子部品本体１２を含む。電子部品本体１２は、複数の半導体セラミック層１４および複数の内部電極１６を含む。これらの半導体セラミック層１４および内部電極１６は、交互に積層される。この場合、内部電極１６は、１つおきのものが電子部品本体１２の一方側面から露出し、残りのものが電子部品本体１２の他方側面から露出するように形成される。また、電子部品本体１２には、一方側面に一方の外部電極１８ａが内部電極１６の１つおきのものに接続されるように形成され、他方側面に他方の外部電極１８ｂが内部電極１６の残りのものに接続されるように形成される。
【００１０】
図１に示すＰＴＣサーミスタ１０をＮａ−Ｓｉ−Ｏ2 系のガラス水溶液中に６０分間浸漬した後、６００℃で熱処理した。このようにしてガラス成分を含浸させた半導体セラミックを含むＰＴＣサーミスタを、プリント基板上にはんだ付けした後、室温抵抗および耐電圧などを測定した。
【００１１】
【実施例２】
ガラス水溶液としてＬｉ−Ｓｉ−Ｏ系のガラス水溶液を用いた以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
【００１２】
【実施例３】
ガラス水溶液としてＫ−Ｓｉ−Ｏ系のガラス水溶液を用いた以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
【００１３】
【比較例１】
原料にＳｉＯ2 を加えて次の半導体セラミック組成になるようにした以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
（Ｂａ0.998 Ｓｍ0.002)1.002 ＴｉＯ3 ＋０．０１ＳｉＯ2 
【００１４】
【比較例２】
原料にＡｌ2 Ｏ3 およびＳｉＯ2 を加えて次の半導体セラミック組成になるようにした以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
（Ｂａ0.998 Ｓｍ0.002)1.002 ＴｉＯ3 ＋０．０１ＳｉＯ2 ＋０．００３Ａｌ2 Ｏ3 
【００１５】
【比較例３】
原料にＢ2 Ｏ3 を加えて次の半導体セラミック組成になるようにした以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
（Ｂａ0.998 Ｓｍ0.002)1.002 ＴｉＯ3 ＋０．００５Ｂ2 Ｏ3 
【００１６】
【比較例４】
Ｎａ−Ｓｉ−Ｏ2 系のガラス成分の含浸工程を省略した以外は、実施例１と同様にして、ＰＴＣサーミスタの室温抵抗および耐電圧などを測定した。
【００１７】
以上の測定結果を表１に示す。なお、表１において、ＰＴＣ log(R250/R25)（桁）というのは、試料（ＰＴＣサーミスタ）の２５０℃における抵抗を２５℃における抵抗で割った値の対数値である。
【００１８】
【表１】
0003636075.tif 000002
【００１９】
表１に示す測定結果から明らかなように、焼結助剤成分を添加した比較例１〜３ではＰＴＣが大幅に低下して耐電圧が低く、ガラス成分の含浸を省略した比較例４ではＰＴＣは高いものの耐電圧が低い。それに対して、実施例１〜３ではＰＴＣが高いとともに２０Ｖの高耐電圧を示すことがわかる。
【００２０】
次に、相対密度が９０％以下となるようなチタン酸バリウムを主成分とする半導体セラミック層を含むＰＴＣサーミスタなどについて説明する。
【００２１】
【実施例４】
まず、半導体セラミックの出発原料として、ＢａＣＯ3 、ＴｉＯ2 および硝酸Ｓｍ溶液を用い、元素モル比としてＳｍ／Ｔｉ＝０．００１２となるように秤量を行い、純水中でジルコニアボールで５時間混合を行った。なお、この調合時においては、種々のＢａ／Ｔｉ比となるように秤量を行っている。その後、蒸発乾燥を行い、得られた混合分を１１５０℃で２時間で仮焼して仮焼粉を得た。この仮焼粉に対して分散剤と純水とを混合して粉砕した後、バインダーなどを添加して、スラリーとした。その後、ドクターブレード法により成形し、グリーンシートを得た。このグリーンシート上にＮｉ電極ペーストをスクリーン印刷して内部電極とした。さらに、この内部電極が両側面から交互に露出するようにグリーンシートを積層し、加圧圧着後、切断して積層体とした。なお、この積層体の上下には、内部電極を印刷していないグリーンシートを重ねて圧着している。また、積層体の両側面には、Ｎｉ電極ペーストを塗布して外部電極としている。
次に、この積層体を大気中で脱バインダー処理した後、水素／窒素＝３／１００の強還元雰囲気中で１２００℃で２時間焼成を行った。その後、外部電極となるオーミック銀ペーストを塗布して大気中で５００℃〜１０００℃で１時間再酸化処理を施して、図２に示す積層構造のＰＴＣサーミスタ１０の電子部品本体１２を得た。
【００２２】
図２に示すＰＴＣサーミスタ１０の電子部品本体１２は、複数の半導体セラミック層１４および複数の内部電極１６を含む。これらの半導体セラミック層１４および内部電極１６は、交互に積層される。この場合、内部電極１６は、１つおきのものが電子部品本体１２の一方側面から露出し、残りのものが電子部品本体１２の他方側面から露出するように形成される。また、電子部品本体１２の一方側面には、Ｎｉを含む外部電極１８ａが内部電極１６の１つおきのものに接続されるように形成され、外部電極１８ａの表面には、Ａｇを含む外部電極２０ａが形成される。さらに、また、電子部品本体１２の他方側面には、Ｎｉを含む外部電極１８ｂが内部電極１６の残りのものに接続されるように形成され、外部電極１８ｂの表面には、Ａｇを含む外部電極２０ｂが形成される。
【００２３】
次に、図２に示すＰＴＣサーミスタ１０の電子部品本体１２を無機ガラス溶液中に入れ、３分間真空に引き、１５０℃で２時間乾燥後、５００℃で１時間熱処理を行って、ガラス成分を電子部品本体１２に含浸させ、電子部品本体１２の表層部分および表面にガラス成分を含む１５μｍの厚みの保護層２２を形成して、ＰＴＣサーミスタ１０とした。なお、この場合、無機ガラス溶液としては、市販のケイ酸ナトリウム溶液を純水で希釈させたものを用いた。また、無機ガラス溶液中のＳｉＯ2 ・Ｎａ2 Ｏの含有量は約１０％である。
【００２４】
図２に示すＰＴＣサーミスタ１０の半導体セラミック層１４の相対密度として、半導体セラミック層１４の断面を電子顕微鏡で観察し、全体の面積から空隙部の面積を差し引いた面積の割合を調べた。
また、図２に示すＰＴＣサーミスタ１０の性能評価として、ＰＴＣサーミスタ１０をプリント基板上にはんだペーストを用いてリフローによる方法で実装し、ＰＴＣサーミスタ１０の両端の外部電極２０ａおよび２０ｂに電圧をかけていき、ＰＴＣサーミスタ１０がどの程度の電圧（破壊電圧）で壊れるか調べた。もし、ＰＴＣサーミスタ１０の電子部品本体１２の表面の保護層２２が十分でなければ、リフローの際にはんだに含まれるフラックスが電子部品本体１２中にしみ込み、電圧をかけた場合に電子部品本体１２の発熱によりフラックスが燃え、低い電圧でＰＴＣサーミスタ１０が破壊する。このことでガラス成分を含む保護層２２の善し悪しが判断できる。
【００２５】
【比較例】
比較例として、図２に示すＰＴＣサーミスタ１０と比べて、保護層２２を形成しなかったＰＴＣサーミスタ（比較例５）、保護層２２をアクリル系の有機樹脂で形成したＰＴＣサーミスタ（比較例６）、保護層２２の厚みを５μｍにしたＰＴＣサーミスタ（比較例７）、半導体セラミックの相対密度を９５％にし保護層２２の厚みを１５μｍにしたＰＴＣサーミスタ（比較例８）の４種類を作製した。
【００２６】
そして、これらの比較例５〜８についても、実施例４と同様に、半導体セラミック層の相対密度および破壊電圧を調べた。
【００２７】
実施例４および比較例５〜８についての以上の結果を表２に示す。
【００２８】
【表２】
0003636075.tif 000003
【００２９】
表２に示す結果から明らかなように、比較例５〜８では破壊電圧が１０Ｖ以下と低いのに対して、実施例４では破壊電圧が２０Ｖと高いことがわかる。
【００３０】
なお、この発明において、セラミック層の相対密度が９０％以下というのは、焼結を不完全な状態にしているということである。
【００３１】
また、セラミック層の相対密度を９０％以下にするためには、たとえば、チタン酸バリウム系の半導体セラミック粉末の原料となるＢａＣＯ3およびＴｉＯ2を混合して焼成する温度と、チタン酸バリウム系の半導体セラミック粉体を焼結させる温度との差を１５０℃以下にすることによって、セラミック層の相対密度を９０％以下にすることができる。
【００３２】
また、この発明において、焼結助剤成分とは、セラミックの焼結を促進させる作用がある物質であり、たとえばＳｉＯ2 、Ｂ2 Ｏ3 およびＡｌ2 Ｏ3 などが挙げられる。
【００３３】
さらに、この発明において、ガラス成分には、たとえばアルカリ珪酸ガラス、硼珪酸ガラス、硼珪酸鉛ガラスおよび硼珪酸バリウムガラスなどが挙げられる。なお、この発明では、ガラス成分として軟化温度が１０００℃以下のガラス成分を用いるのが好ましい。
【００３４】
また、この発明において、ガラス成分の含浸方法としては、たとえば、
１．ガラス成分を構成する元素を含む有機物を有機溶剤に溶かし、その溶液中に電子部品本体を浸漬する方法、
２．電子部品本体を溶融したガラス中に浸漬して加圧する方法、および
３．電子部品本体にガラスを印刷してガラスの軟化点以上に加熱し、低粘度化させた状態で加圧する方法
などの方法がある。
【００３５】
また、この発明において、低密度なセラミック層を有する電子部品本体にガラス成分を含浸させるのは、
１．低密度（焼結助剤無添加）のセラミック層であれば、還元焼成後の再酸化が進み、高ＰＴＣ化が可能であり、
２．ガラス成分を含浸すれば、実質的に高密度化を図ることができるということである。
【００３６】
さらに、この発明において、保護層に用いられる無機ガラスを含む保護層を形成するためには、たとえば、ＳｉＯ2 およびＮａ2 Ｏの比が２対１の割合のケイ酸ナトリウム溶液が用いられるが、状況に応じてＮａ2 Ｏを、Ｌｉ2 Ｏ、Ｋ2 Ｏ、ＣａＯまたはＭｇＯと置き変えてもよく、または、Ｌｉ2 ＯおよびＫ2 Ｏのような混合物と置き換えてもよい。また、ＳｉＯ2 およびＮａ2 Ｏの比についても、粘度や溶解度を考慮して、３対１や４対１などに変えてもよい。
【００３７】
また、この発明では、無機ガラスの塗布方法については、素子を溶液に浸漬させる方法、筆やはけで無機ガラスを塗る方法、スプレーで吹き付ける方法などどのような方法でもかまわない。また、電子部品本体をガラス溶液に浸漬させた後真空に引くことで、電子部品本体内の空気が追い出され無機ガラスの層がより強固に形成される。
【００３８】
【発明の効果】
この発明によれば、低抵抗および高耐電圧を有する積層ＰＴＣサーミスタが得られる。
【図面の簡単な説明】
【図１】この発明にかかる積層構造のＰＴＣサーミスタの一例を示す図解図である。
【図２】この発明にかかる積層構造のＰＴＣサーミスタの他の例を示す断面図解図である。
【符号の説明】
１０  ＰＴＣサーミスタ
１２  電子部品本体
１４  半導体セラミック層
１６  内部電極
１８ａ、１８ｂ、２０ａ、２０ｂ  外部電極
２２  保護層
【図１】
0003636075.tif 000004
【図２】
0003636075.tif 000005