(57)【特許請求の範囲】
【請求項１】
画像信号が第１レベルにあるときには電源から供給される電流を光源に与え、前記画像信号が第２レベルにあるときには前記光源を避けて前記電流を流すことによって、前記光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、
前記画像信号が前記第２レベルである状態が所定の継続期間以上継続した場合に前記電源からの供給電流値を低下させる一方、前記供給電流値を低下させた後において前記画像信号が前記第２レベルから前記第１レベルに復帰するよりも所定の前置期間だけ前の時点において前記電源からの供給電流値を復帰させる制御手段、
を備えることを特徴とする画像記録装置。
【請求項２】
請求項１記載の画像記録装置において、
前記制御手段が、
前記画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を前記画像信号として出力する遅延手段と、
前記原信号のレベル変化を検知することによって、前記画像信号が前記第２レベルから前記第１レベルへ変化する時点を先読みする検知手段と、
前記検知に応答して前記電源からの前記供給電流値を復帰させる手段と、
を備えることを特徴とする画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置に関する。
【０００２】
【従来の技術】
近年、刷版フィルムを生成する画像記録装置として、高出力のレーザーダイオード等の光源から照射されるレーザー光によって感光材料に画像を直接記録して刷版フィルムを得る、いわゆるＣＴＰ（Computer-To-Plate）システムが多く用いられるようになってきている。このような画像記録装置では、画像信号のオン／オフに応じてスイッチ回路等によりレーザーダイオード等の光源への電流源からの電流の供給をオン／オフ制御し、それにより画像を記録している。
【０００３】
【発明が解決しようとする課題】
ところで、上記のような画像記録装置では電源からは常時電流が供給されており、スイッチ回路がオフの期間はその電流は他の負荷に流され、そのエネルギーは熱として装置外に放出されている。そのため、電源からはスイッチ回路がオフであっても一定の電流が供給され続け、電源の発熱により装置が蓄熱し易かった。
【０００４】
また、スイッチ回路がオフの状態において、上記他の負荷における発熱等により電力を無駄に消費していたため、電力消費量が多く、動作コストが高い装置となっていた。
【０００５】
この発明は、従来技術における上述の問題の克服を意図しており、蓄熱しにくく、動作コストを抑えた画像記録装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的を達成するため、請求項１の発明は、画像信号が第１レベルにあるときには電源から供給される電流を光源に与え、画像信号が第２レベルにあるときには光源を避けて電流を流すことによって、光源からの光の照射と非照射とを切り替えて画像を記録する画像記録装置であって、画像信号が第２レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第２レベルから第１レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる制御手段、を備えている。
【０００７】
さらに、請求項２の発明は、請求項１記載の画像記録装置であって、制御手段が、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力する遅延手段と、原信号のレベル変化を検知することによって、画像信号が第２レベルから第１レベルへ変化する時点を先読みする検知手段と、検知に応答して電源からの供給電流値を復帰させる手段と、を備えている。
【０００８】
【発明の実施の形態】
以下、この発明の実施の形態を図面に基づいて説明する。
【０００９】
＜１．第１の実施の形態＞
＜＜１−１．第１の実施の形態の構成および効果＞＞
図１は第１の実施の形態である画像記録装置１の概略図である。以下、図１を用いて画像記録装置１の概略構成および概略動作について説明する。
【００１０】
画像記録装置１は刷版フィルムとしての感光材料に高出力のレーザーダイオードからのレーザー光によって画像を直接記録する、いわゆるＣＴＰ（Computer-To-Plate）システムと呼ばれる装置であって、画像信号発生回路１０、画像信号処理部２０および光源駆動部３０を備える電流・信号供給側と、記録ヘッド部４０、ガイド５０、リニアエンコーダ６０、ロータリーエンコーダ７０、記録ドラム８０を備える画像記録側とが別体に構成されるとともに、光源駆動部３０と記録ヘッド部４０とがケーブル束９０で互いに接続されたマルチチャンネル型の画像記録装置１である。そして、光源駆動部３０は記録ヘッド部４０と離れ、さらに内部の後述する電圧制御電流源３１３の熱を放熱しやすい配置となっている。
【００１１】
画像信号発生回路１０より発生されたシリアルな画像信号ＧＩＳは画像信号処理部２０に入力される。画像信号処理部２０は画像信号ＧＩＳにシリアル／パラレル変換を行った後、ロータリーエンコーダ７０より得られるＸ軸方向のタイミング信号に同期するように、光源駆動部３０にパラレルな入力画像信号ＧＩｉ（ｉ＝１〜ｎ、ｎ：チャンネル数）および光源駆動部３０の各光源駆動回路３１に必要な制御信号を供給（信号線の図示省略）する。
【００１２】
また、各光源駆動回路３１は記録ヘッド部４０内の対応する記録ユニット４１にそれぞれ電流ケーブル９１および信号ケーブル９２で電気的に接続されている。これら電流ケーブル９１および信号ケーブル９２はそれぞれ損失が少なく、安定したインピーダンスおよび可撓性を有する伝送線路であり、具体的には同軸ケーブルで構成されている。そしてそれらが互いに束ねられて、ケーブル束９０を構成している。
【００１３】
記録ヘッド部４０は複数の記録ユニット４１を備え、ガイド５０に沿ってＹ軸方向へ移動可能となっているとともに、入力された入力画像信号ＧＩｉに応じた後述するレーザーダイオード素子４１１（以下「ＬＤ素子４１１」という）（図２参照）への駆動電流供給のオン／オフ制御に応じて各ＬＤ素子４１１によるレーザー光がオン／オフされ、それらにより感光材料ＳＭ全面への画像記録（描画走査）が可能となっている。なお、Ｙ軸方向における記録ヘッド部４０による走査位置はリニアエンコーダ６０によって検出され、その検出信号に基づいて記録ヘッド部４０のＹ軸方向の動作は制御される。
【００１４】
以下、光源駆動回路３１および記録ユニット４１の各部について詳細に説明する。
【００１５】
図２は第１の実施の形態における光源駆動回路３１および記録ユニット４１の構成図である。図２に示すように、光源駆動回路３１においてＶｃｃ変換テーブル３１１、ＤＡ変換回路３１２ａおよび電圧制御電流源３１３が直列に接続された回路と、Ｖｔｔ変換テーブル３１４、ＤＡ変換回路３１２ｂ、バッファアンプ３１５および電流線終端３１６が直列に接続された回路とが互いに並列に接続されて電流ケーブル９１に接続されている。
【００１６】
そのうち、Ｖｃｃ変換テーブル３１１は、電圧制御電流源３１３から出力電流を図示しない設定入力手段により入力、設定された所定範囲内の任意の設定電流値Ｉｓと等しい値に制御するための電圧制御電流源３１３の制御電圧Ｖｃｃを記憶したテーブルである。また、Ｖｔｔ変換テーブル３１４は、電圧制御電流源３１３から設定電流値Ｉｓに等しい電流が供給された場合に記録ユニット４１内のＬＤ素子４１１に、それに応じた順方向電流である光源電流ＩLDが流れる状態でのＬＤ素子４１１による電圧降下にほぼ等しい終端電源電圧Ｖｔｔを記憶したテーブルである。また、ＤＡ変換回路３１２ｂおよびバッファアンプ３１５は直流電源を形成している。
【００１７】
なお、これら変換テーブルに記憶された制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔは、電流ケーブル９１の直流抵抗による電圧降下分を加味した値が予め測定され、記憶されている。そして、両変換テーブルに設定電流が与えられると、それぞれ制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔが瞬時に読み出されＤＡ変換回路３１２ａおよび３１２ｂでアナログ値に変換されてそれぞれ電圧制御電流源３１３および電流線終端３１６に印加される。なお、ここでは制御電圧Ｖｃｃおよび終端電源電圧Ｖｔｔとして電流ケーブル９１の直流抵抗による電圧降下分を加味した値を用いたが、実際にはＬＤ素子４１１の順方向電流による電圧降下分に比べて電流ケーブル９１による電圧降下分は極めて小さい値であるので無視してもよい。
【００１８】
そして、画像信号処理部２０より与えられる設定電流値Ｉｓは、Ｖｃｃ変換テーブル３１１およびＤＡ変換回路３１２ａを経由して電圧制御電流源３１３に与えられ、電圧制御電流源３１３でコントロールされた電流値が、電流ケーブル９１から記録ユニット４１のＬＤ素子４１１に供給される。
【００１９】
一方、光源駆動回路３１において電流抑制制御部３１７、遅延補償回路３１８およびラインドライバ３１９は順に直列に接続されて信号ケーブル９２に接続されている。そして、入力画像信号ＧＩｉは、電流抑制制御部３１７および遅延補償回路３１８でタイミングが修正され、ラインドライバ３１９、信号ケーブル９２を経由し、記録ユニット４１においてＬＤ素子４１１に並列に接続されたスイッチ回路４１２に対して光源電流ＩLDのオン／オフ指令を与える。
【００２０】
記録ユニット４１は主にＬＤ素子４１１、スイッチ回路４１２および対応する光源駆動回路３１とのインターフェース回路（図示省略）および信号線終端４１３のみからなっている。
【００２１】
光源駆動回路３１からのオン／オフ指令はスイッチ回路４１２に入力される。そして、スイッチ回路４１２のオン状態においては、ＬＤ素子４１１への電流は殆どがスイッチ回路４１２を流れるため、ＬＤ素子４１１は非アクティブ状態となる。逆に、スイッチ回路４１２がオフ状態においては、電圧制御電流源３１３の電流の大部分がＬＤ素子４１１に流れ、ＬＤ素子４１１はアクティブ状態となる。この様に、ＬＤ素子４１１とスイッチ回路４１２が相補的な動作となるため、電流ケーブル９１に流れる電流および、電圧制御電流源３１３の出力電流は変化せず、電圧値のみがスイッチング動作による影響を受けることになる。この電圧値のスイッチング動作による変化は、スイッチ回路４１２より電流ケーブル９１を経由し電圧制御電流源３１３側に伝えられる。
【００２２】
このように、この実施の形態の装置では電圧制御電流源３１３を含む光源駆動回路３１とＬＤ素子４１１およびスイッチ回路４１２を含む記録ユニット４１とを互いに電流ケーブル９１および信号ケーブル９２で接続したものとなっているが、電圧制御電流源３１３の出力インピーダンスは、一般的に電流ケーブル９１の特性インピーダンスに比べてかなり高いため、そのまま（電流線終端３１６がない状態）では上述の電圧値のスイッチング動作による変化の開放端反射波がＬＤ素子４１１側に至り、ＬＤ素子４１１の動作に対して悪影響を与えることになる。具体的には、得られる画像信号にリンギングが生じるなどして画像のボケを生じさせるなど、画像記録に悪影響を生じる。
【００２３】
そこで、この実施の形態の装置ではこれを防止するため、電圧制御電流源３１３側に終端抵抗として電流線終端３１６を設け、電流線終端３１６の抵抗値を、電流ケーブル９１の特性インピーダンスに応じた値、具体的にはほぼ等しい抵抗値としている。すなわち、インピーダンス整合をとることにより、電流ケーブル９１の長さ（特性インピーダンス）の影響を受けにくい光源駆動部３０を実現し、上記のような画像記録への悪影響を防止している。
【００２４】
ただし、この様に電流源の出力に終端抵抗を接続すると、電流線終端３１６にはその動作電圧値に従って誤差電流が流れることになるためＬＤ素子４１１のアクティブ時の電流値を正確に制御することが重要となる。しかし、ＬＤ素子４１１の非アクティブ時における電流値の精度はさほど問題にならない。
【００２５】
そこでこの点に着目し、上述のような構成により、電流線終端３１６の終端電源電圧ＶｔｔをＬＤ素子４１１の設定電流値Ｉｓにおける動作電圧値とほぼ等しく制御することにより、ＬＤ素子４１１のアクティブ時に電流ケーブル９１にながれる電流値を、電圧制御電流源３１３の設定電流値とほぼ一致（電流線終端３１６に流れる誤差電流を抑制）させている。
【００２６】
また、信号ケーブル９２には記録ユニット４１において信号線終端４１３も接続されている。そして、信号線終端４１３の抵抗値を信号ケーブル９２の特性インピーダンスとほぼ等しいものとすること、すなわち、インピーダンス整合をとることにより、信号ケーブル９２におけるスイッチ回路４１２での反射を防止している。なお、信号線終端４１３の詳細は後述する。
【００２７】
さらに、電流抑制制御部３１７は電圧制御電流源３１３にも接続されており、入力画像信号ＧＩｉと入力画像クロック信号ＣＬとから、電流抑制信号ＣＤを生成して電圧制御電流源３１３に送る。なお、電流抑制制御部３１７の詳細は後述する。
【００２８】
図３は記録ユニット４１の回路構成を示す図である。ＬＤ素子４１１にはパワーＭＯＳ ＦＥＴからなるスイッチ素子４１２ａが並列接続されており、電流ケーブル９１より与えられた電流はスイッチ素子４１２ａがオフ時にはそのままＬＤ素子４１１を流れるが、オン時には大部分がスイッチ素子４１２ａを流れＬＤ素子４１１は非アクティブ状態にスイッチされる。
【００２９】
また、信号ケーブル９２は抵抗４１３ａおよび４１３ｂからなる終端抵抗を有する信号線終端４１３に接続されるとともに、ラインレシーバー４１４を介してスイッチ回路４１２に接続されている。入力画像信号ＧＩｉより生成されたオン／オフ制御信号は、信号ケーブル９２からディジタル信号として記録ユニット４１に与えられる。そして、その信号はスイッチ回路４１２内でインバータ４１２ｂにより反転され、抵抗４１２ｃを介した後、抵抗４１２ｄ，４１２ｅとオペアンプ４１２ｆとからなる反転回路と、抵抗４１２ｇと、トランジスタ４１２ｈ，４１２ｉからなるバッファアンプとを有するドライブ回路４１２１を経て、抵抗４１２ｊを経た後、前述のスイッチ素子４１２ａのゲート端子に接続されている。それにより、スイッチ素子４１２ａのゲートを駆動することによってＬＤ素子４１１はオン／オフ制御される。なお、ＬＤ素子４１１に対する逆方向のスパイクを吸収するよう、ＬＤ素子４１１には保護用のダイオード４１５が並列に接続されている。
【００３０】
また、スイッチ素子４１２ａ、ＬＤ素子４１１およびダイオード４１５からなる並列回路には、図３には示さないが後に図７を用いて詳述するように共振防止機構が設けられている。
【００３１】
図４は光源駆動回路３１における電圧制御電流源３１３、バッファアンプ３１５および電流線終端３１６の構成図である。電圧制御電流源３１３内においてＤＡ変換回路３１２ａより与えられた制御電圧Ｖｃｃは、抵抗３１３ａ〜３１３ｄ、オペアンプ３１３ｅ、トランジスタ３１３ｆ，抵抗３１３ｇで構成される電流供給回路３１３１に印加される。これにより、トランジスタ３１３ｆの出力電流値は（Ｖｃｃ＋Ｖａ）／Ｒ５に安定化される。ここで、制御電圧Ｖｃｃは負の値である。
【００３２】
ＤＡ変換回路３１２ｂは抵抗３１５ａ、オペアンプ３１５ｂおよび抵抗３１５ｃからなるバッファアンプ３１５に接続され、さらにそのバッファアンプ３１５は電流線終端３１６の抵抗３１６ａを介して電流ケーブル９１に接続されている。
【００３３】
そして、Ｖｔｔ変換テーブル３１４は入力された設定電流値データから、それに対応する終端電源電圧値データをＤＡ変換回路３１２ｂに出力し、終端電源電圧ＶｔｔはＤＡ変換回路３１２ｂからバッファアンプ３１５を経由して出力される。そのため正確な終端電源電圧Ｖｔｔを与えることができる。
【００３４】
電流低減回路３１３２は、光源駆動部３０の電流抑制制御部３１７の出力信号である電流抑制信号ＣＤを受け、電圧制御電流源３１３の出力電流を低減する。
【００３５】
一般に、レーザーダイオード等の高出力の光源を用いた画像記録装置では、スイッチ回路がオン（ＬＤ素子４１１が非アクティブ）状態においては、ＬＤ素子側の電圧値が０Ｖ近くまで低下するため、一定電流を流し続ける電流源における発熱は大きくなる。そこで、第１の実施の形態の装置は電流抑制制御部３１７を備え、電流抑制制御部３１７は、中間画像信号ＧＭｉがオフ（ＬＤ素子４１１の非アクティブ）の期間が所定の継続期間以上継続した場合に電圧制御電流源３１３の出力電流を低下させる一方、中間画像信号ＧＭｉがオフからオンに遷移する（ＬＤ素子４１１のアクティブ状態が必要となる）所定の前置期間だけ前の時点において電圧制御電流源３１３の出力電流を設定値に戻す機能を有し、電圧制御電流源３１３の発熱を抑えている。
【００３６】
具体的には、電流抑制制御部３１７から入力端子ＩＮＴに入力された電流抑制信号ＣＤにより、そのような制御を実現している。
【００３７】
電流抑制信号ＣＤは通常、Ｌ（ロー）レベル信号が出力されるのに対して、入力画像信号ＧＩｉがオフの期間が所定の継続期間以上継続し、かつオンとなる所定の前置期間以上前であるという条件を満たす場合のみＨ（ハイ）レベル信号であり、後述する電流抑制制御部３１７により発生される。
【００３８】
電流低減回路３１３２においてトランジスタ３１３ｓのコレクタには抵抗３１３ｈ，３１３ｉ、トランジスタ３１３ｊおよびツェナーダイオード３１３ｋにより構成される定電流源３１３２ａの出力端子ＯＴが接続されており、さらに、出力端子ＯＴは抵抗３１３ｍを経由して抵抗３１３ｎにも接続されている。
【００３９】
電流低減回路３１３２にＨレベルの電流抑制信号ＣＤが入力されると抵抗３１３ｐを介して入力端が接地されたインバーター３１３ｑおよび抵抗３１３ｒを介してトランジスタ３１３ｓがオフとなり、トランジスタ３１３ｔがオンとなって抵抗３１３ａ，３１３ｂの中点の電位を−Ｖａ近くまでドライブすることにより、電圧制御電流源３１３の電流ケーブル９１への出力電流はほぼ０Ａとなる。逆に、電流低減回路３１３２にＬレベルの電流抑制信号ＣＤが入力されると、トランジスタ３１３ｓがオンとなることでトランジスタ３１３ｔがオフとなり、ＤＡ変換回路３１２ａの制御電圧Ｖｃｃがそのまま電圧制御電流源３１３に与えられることとなる。
【００４０】
図５は電流抑制制御部３１７の構成図である。原信号である入力画像信号ＧＩｉは、入力画像クロック信号ＣＬによりドライブされる２つのシフトレジスタ３１７ａ，３１７ｂに同時に入力される。そのうち、シフトレジスタ３１７ａは必要な所定のクロックサイクル分遅延された信号を、中間画像信号ＧＭｉとして後述する遅延補償回路３１８へ供給する遅延手段である。
【００４１】
また、シフトレジスタ３１７ｂのＱＡ〜ＱＨ出力は、異なったクロックサイクル数だけ遅延された複数の画像信号である。それら複数の画像信号はＯＲ回路３１７ｃ〜３１７ｉから構成されるＯＲ回路群３１７１において多段の論理和演算が行われた後、Ｄ−フリップフロップ回路３１７ｊに入力され、それにより電流抑制信号ＣＤが生成され、電圧制御電流源３１３の電流低減回路３１３２に供給される。
【００４２】
図６は第１の実施の形態における電流抑制制御部３１７のタイミングチャートである。第１の実施の形態では、中間画像信号ＧＭｉのオフ（ＬＤ素子４１１が非アクティブ）の期間が継続期間として、４クロックサイクル以上継続した（例えば、期間Ｔｐ１）後に電流抑制信号ＣＤがＬレベルからＨレベルに切り替わり、逆に、中間画像信号ＧＭｉがオンとなる（ＬＤ素子４１１がアクティブとなる）前置期間として、３クロックサイクル（例えば、期間Ｔｐ２）前に電流抑制信号ＣＤがＨレベルからＬレベルに切り替わる。これにより、電圧制御電流源３１３の出力電流値の低減を指示し、前述のようにしてその出力電流を制御している。
【００４３】
なお、図６に示すように、この例では中間画像信号ＧＭｉがオフの状態が４クロックサイクル継続し、かつ中間画像信号ＧＭｉがオンになる３クロックサイクル以前にのみ電流抑制信号ＣＤはＨレベルになるので、実際には７クロックサイクル以上、入力画像信号ＧＩｉのオフ状態が続く場合のみ電流抑制信号ＣＤがＨレベルとして出力されることになる。例えば、期間Ｔｐ３は中間画像信号ＧＭｉが５クロックサイクル分オフであるが、電流抑制信号ＣＤはＬレベルのままである。
【００４４】
また、前述のように入力画像信号ＧＩｉを所定期間だけ遅延させて得た中間画像信号ＧＭｉを遅延補償回路３１８に供給したのは、光源電流ＩLDを抑制した後に入力画像信号ＧＩｉがオンとなる前置期間前（図６の例では３クロックサイクル前）に電流抑制信号ＣＤをＬレベルにするために、逆にスイッチ回路をオン／オフするための画像信号の方を必要な所定の遅延期間だけ遅延させ、前述の３１７ｂ、３１７１、３１７ｊからなる検知手段によって入力画像信号のオン／オフの変化を検知することによって、画像信号のオフからオンへ変化する時点をいわば先読みしているのである。
【００４５】
なお、図５および図６においてリセット信号ＲＳ，セット信号ＳＳは、シフトレジスタ３１７ａ，３１７ｂ、Ｄ−フリップフロップ回路３１７ｊの初期化時に用いられる非同期信号である。
【００４６】
図７は記録ユニット４１における共振防止のための構成を示す図である。記録ユニット４１におけるスイッチ回路４１２とＬＤ素子４１１の接続に関して、以下に示すように２つの共振点が存在する。スイッチ回路４１２部とＬＤ素子４１１間は短い配線で接続されているが、スイッチ素子４１２ａのスイッチング速度が速い場合には、この配線の持つインダクタンスＬ（誘導成分）が、他の素子の持つ容量成分、具体的にはスイッチ素子４１２ａの出力容量ＣｏおよびＬＤ素子４１１の接合容量Ｃｊと並列共振回路を形成し、ＬＤ素子４１１の電流スイッチング特性に悪影響を及ぼす。
【００４７】
第１の共振点は、スイッチ素子４１２ａがオン／オフ時、つまりＬＤ素子４１１への電流の立ち上がり時に生じ、共振周波数ｆ１は出力容量Ｃｏと配線のインダクタンスＬとで決定される。接合容量ＣｊはＬＤ素子４１１がオン状態となるため、共振周波数ｆ１にはほとんど関与しない。
【００４８】
第２の共振点は、スイッチ素子４１２ａがオフ／オン時、つまりＬＤ素子４１１の電流の立ち下がり時に生じるもので、共振周波数ｆ２は接合容量ＣｊとＬＤ素子４１１に接続された配線のインダクタンスＬとで決定される。出力容量Ｃｏはスイッチ素子４１２ａがオン状態となるため、共振周波数ｆ２にはほとんど関与しない。
【００４９】
なお、図７において理解を助けるために出力容量Ｃｏおよび接合容量Ｃｊを図示したが、実際にはそれぞれスイッチ素子４１２ａおよびＬＤ素子４１１に含まれるものである。また、Ｃｏ＞Ｃｊのため共振周波数はｆ１＜ｆ２となる。
【００５０】
このような共振を防止するため、第１の実施の形態の装置では図７に示すように、これらの異なった共振点に対して、独立した共振防止機構を備えている。すなわち、第１の共振点に対しては、スイッチ素子４１２ａに並列にコンデンサ４１２ｋ（容量Ｃ１），コイル４１２ｍ（インダクタンスＬ１）およびダンピング調整用の抵抗４１２ｎで構成される直列共振回路を接続し、Ｃ１＝Ｃｏ、Ｌ１＝Ｌとして、電流の共振成分を吸収することで共振周波数ｆ１における共振を防止できる。
【００５１】
共振周波数ｆ２の共振点に関しては、共振周波数ｆ１と同様の手段を用いることも可能であるが、第１の実施の形態の装置では図７に示すように、ＬＤ素子４１１に並列に接続された保護用のダイオード４１５に対して、ダンピング制御用の抵抗４１６を直列に接続することで同様に共振周波数ｆ２での共振を防止している。
【００５２】
図８（ａ）および（ｂ）は、それぞれスイッチ素子４１２ａのドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩLDの計測されたスイッチング波形を示す図である。図８に示すように、上記２つの共振点に対する共振防止機構によって、この様な発振のない良好なスイッチング特性が得られた。
【００５３】
図９は、スイッチ素子４１２ａにおいて、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。図９（ａ）〜（ｄ）に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えた場合に、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔonと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔoffが同一ではなく、一般的にＴoff＞Ｔonとなっている。この遷移遅延時間の差は、画像信号周波数が低い場合には問題とならないが、周波数が高くなるに従い、光源電流ＩLDにおいては、図９（ｄ）の様にオン時間がオフ時間より短くなり、結果として画像の副走査方向（図１におけるＹ軸方向）のラインおよびライン間のスペースの主走査方向（図１におけるＸ軸方向）の幅に誤差を生じ、補正を行わないと細線の線幅が減少するなど画像記録品質が低下する。
【００５４】
この問題を解決するため、第１の実施の形態ではオンとオフの遷移遅延時間の差、つまりＴoff−Ｔonだけ、スイッチ素子４１２ａのドライブ電圧Ｖｇｓのオフ期間を長くして、光源電流ＩLDのオン時間の減少を補償している。具体的には図９（ｅ）〜（ｇ）に示すようなドライブ電圧Ｖｇｓ、ドレイン電流Ｉｄ、光源電流ＩLDを得るような補償を遅延補償回路３１８において行う。図９（ｅ）と図９（ｇ）を比較すると分かるように、光源電流ＩLDはドライブ電圧Ｖｇｓに対応した期間だけオフになっており、正確なＬＤ素子４１１のオン／オフ制御が行われていることが分かる。
【００５５】
図１０は遅延補償回路３１８の構成を示す図である。遅延補償回路３１８は遅延素子３１８ａおよびＯＲ回路３１８ｂを備えている。この回路では入力された基の中間画像信号ＧＭｉと遅延素子３１８ａによりＴoff-Ｔonだけ遅延された画像信号である遅延画像信号ＧＤｉとについてＯＲ回路３１８ｂにおいて論理和演算が行われる。これによりオン／オフ遅延補償された画像信号である補償画像信号ＧＡｉが得られる。図１１は遅延補償回路３１８におけるタイミングチャートである。図１１より補償画像信号ＧＡｉが中間画像信号ＧＭｉに対してＴoff-Ｔonだけ補償（延長）されていることが分かる。
【００５６】
以上説明したように、第１の実施の形態によれば、電圧制御電流源３１３を備える光源駆動部３０と、スイッチ回路４１２およびＬＤ素子４１１を備える記録ヘッド部４０とを互いに電流ケーブル９１、信号ケーブル９２といった伝送線路で接続された別体として構成するため、記録ヘッド部４０を小型化でき、それにより記録ヘッド部４０の移動機構も小型化できるので、小型で低製造コストの装置とすることができる。
【００５７】
また、光源駆動回路３１は記録ヘッド部４０と離れ、さらに内部の電圧制御電流源３１３の熱を放熱しやすい配置となっているため、放熱特性を良好なものとすることができる。
【００５８】
また、電流ケーブル９１の特性インピーダンスに応じた終端抵抗である電流線終端３１６で電圧制御電流源３１３側を終端したため、ＬＤ素子４１１側への開放端反射波を抑えることができるので、ＬＤ素子４１１のスイッチング特性が良好なものとなり、画像記録品質を良好に保つことができる。
【００５９】
また、終端電源電圧Ｖｔｔを、電流ケーブル９１に設定電流値Ｉｓに等しい電流が流れることによりＬＤ素子４１１にそれに応じた順方向電流である光源電流ＩLDが流れる状態におけるＬＤ素子４１１による電圧降下に対応した値に制御する。より正確にはその電圧降下と電流ケーブル９１による電圧降下とを加算した値に等しい値に終端電源電圧Ｖｔｔを制御する。そのため、ＬＤ素子４１１のアクティブ時における電流線終端３１６に流れる誤差電流を抑えることができ、ＬＤ素子４１１への電流を所定の電流値に制御して、より良好な画像記録を行うことができる。なお、前述のように、電流ケーブル９１の電圧降下分は無視して、終端電源電圧Ｖｔｔを設定電流値Ｉｓに対応した光源電流ＩLDが流れるＬＤ素子４１１による電圧降下分のみと等しくするものとしても実用上問題はない。
【００６０】
また、スイッチ素子４１２ａに、ドライブ電圧Ｖｇｓがオフからオンに遷移した後でドレイン電流Ｉｄがオフからオンに遷移するまでの遷移遅延時間Ｔonと、ドライブ電圧Ｖｇｓがオンからオフに遷移した後でドレイン電流Ｉｄがオンからオフに遷移するまでの遷移遅延時間Ｔoffが同一ではなく、これら遷移遅延時間の差（Ｔoff−Ｔon）を補償する遅延補償回路３１８を備えるため、細線など細かな画像も正確に記録でき、さらに良好な画像記録を行うことができる。
【００６１】
また、ＬＤ素子４１１とスイッチ回路４１２との間における誘導成分と容量成分とによる共振を防止する共振防止機構、を備えるため、スイッチ回路４１２を発振のない良好なスイッチング特性のものとすることができ、一層良好な画像記録を行うことができる。
【００６２】
また、画像信号がオフ状態が所定の継続期間以上継続した場合に電圧制御電流源３１３からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号がオフからオンに復帰するよりも所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させるため、画像信号がオフ状態にある期間の電圧制御電流源３１３による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【００６３】
さらに、入力画像信号ＧＩｉを所定の遅延時間だけ遅延し、遅延後の信号を中間画像信号ＧＭｉとして出力するとともに、入力画像信号ＧＩｉのレベル変化を検知することによって、画像信号がオフからオンへ変化する時点を先読みし、その検知に応答して電圧制御電流源３１３からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電圧制御電流源３１３からの供給電流値を復帰させる構成を容易に実現することができる。
【００６４】
＜＜１−２．第１の実施の形態の変形例＞＞
図１２は第１の実施の形態における遅延補償回路の変形例を示す図である。遅延補償回路３２０は遅延素子３２０ａ、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃおよびＯＲ回路３２０ｄを備えており、中間画像信号ＧＭｉに同期した中間画像クロック信号ＭＣＬを遅延素子３２０ａのクロック端子側に入れることで所定時間の遅延クロック信号ＣＬＤを得ることができ、それをＤ−フリップフロップ回路３２０ｃを介してＯＲ回路３２０ｄに入力し、Ｄ−フリップフロップ回路３２０ｂを経た基の中間画像信号ＧＭｉと論理和演算を行うことによって図１０と同様の遅延補償を行っている。
【００６５】
図１３はこの変形例におけるタイミングチャートである。図１３より補償画像信号ＧＡｉがＤ−フリップフロップ回路３２０ｂを経た中間画像信号ＧＭｉに対してＴoff-Ｔon時間だけ補償（延長）されていることが分かる。なお、図１２および図１３においてリセット信号ＲＳ，セット信号ＳＳは、Ｄ−フリップフロップ回路３２０ｂ，３２０ｃの初期化時に用いられる非同期信号である。
【００６６】
前述の図１０の遅延補償回路では、記録ヘッド部においては入力画像信号ＧＩｉの数（チャンネル数ｎ）だけ遅延素子が必要となるが、この変形例の遅延補償回路では共通の入力画像クロック信号ＣＬを使用することにより、共通の遅延素子を１つ備えるだけで済むので、遅延素子が少なくて済み、マルチチャンネル構成の装置において、回路の集積化（ＬＳＩ化）やコスト低減の面において有効である。
【００６７】
＜２．第２の実施の形態＞
図１４は第２の実施の形態における光源駆動回路および記録ユニットの構成図である。図１４に示すように、第２の実施の形態では図２に示した第１の実施の形態における電流線終端３１６の接地側に定電圧源３２１を接続し、定電圧Ｖconを印加するとともに、電流線終端３１６に印加される端子間電圧ＶｂをＡＤ変換回路３２２を介して測定可能としている。具体的には、電流線終端３１６の電流ケーブル９１側の端子の電位Ｖａと定電圧源３２１の出力する定電圧Ｖcon（接地からの電位）との差を求め、それを電流線終端３１６の端子間電圧Ｖｂとしている。
【００６８】
そして、測定した端子間電圧Ｖｂと設定電流値Ｉｓとの関係および端子間電圧Ｖｂと電流ケーブル９１に供給される実電流値Ｉｒとの関係を、実際の画像記録に先立ち予め求め、さらに、その関係から設定電流値Ｉｓと実電流値Ｉｒとの関係を予め求めておく。そして、実際の画像記録の際にはＬＤ素子４１１に供給される光源電流ＩLDが描画に要求される電流値となるように電流ケーブル９１に供給される実電流値Ｉｒを制御するよう設定電流値Ｉｓを設定することで、良好な描画を行おうというものである。
【００６９】
図１５は実電流値Ｉｒと設定電流値Ｉｓの変換方法の説明図である。以下、図１５を用いて設定電流の設定手順について説明する。まず、異なる２つの設定電流値Ｉｓ１，Ｉｓ２それぞれに対する電流線終端３１６の端子間電圧Ｖｂ１およびＶｂ２を測定し、実電流値Ｉｒ１及びＩｒ２を求める。ここで、実電流値Ｉｒは次式で求められる。
【００７０】
Ｉｒ＝設定電流値Ｉｓ−（電流線終端端子間電圧Ｖｂ／電流線終端抵抗値）
つぎに、設定電流値Ｉｓ１，Ｉｓ２、端子間電圧Ｖｂ１，Ｖｂ２，および実電流値Ｉｒ１，Ｉｒ２より、図１５における補正直線ＡＬ１，ＡＬ２を求める。
【００７１】
以上の作業を予め行っておき、実際の画像記録においてはＬＤ素子４１１の駆動に要求される実電流値Ｉｒｘから逆にそれに対応する設定電流値Ｉｓｘを算出し、そのような設定電流値Ｉｓｘを設定することによりＬＤ素子４１１を実電流値Ｉｒｘで駆動することができるのである。
【００７２】
また、第２の実施の形態における光源駆動回路３１の遅延補償回路３２３は設定電流値Ｉｓに応じて異なる遅延補償時間を入力設定可能な構成となっている。
【００７３】
遷移遅延時間Ｔonと遷移遅延時間Ｔoffとの時間差により生じる光源電流ＩLDのオンとオフのタイミング補償手段については第１の実施の形態において図９を用いて既に述べたが、実際には、さらに、出力側の負荷の条件により光源電流ＩLDそのものの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆが異なる。
【００７４】
図１６は光源電流ＩLDの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における光源電流ＩLDの変化に対する遅延補償時間の変化を示すタイミングチャートである。ただし、この場合も図１６に示すようにスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを与えている。図１６では設定電流値Ｉｓを変化させた場合に必要とされる遅延補償時間ΔＴｎ（ｎは自然数）がどの程度変化するかを例示している。
【００７５】
この例において、設定電流値Ｉｓ１および設定電流値Ｉｓ２＝０．７５Ｉｓ１を設定した場合に、出力が５０％となってから、再び５０％になるまでの時間はそれぞれ時間Ｔ１およびＴ２となっており、立ち上がり時間Ｔｒと立ち下がり時間Ｔｆの時間差に対する遅延補償が必要となる。このときの具体的な遅延補償時間は以下の通りとなる。設定電流値Ｉｓ１を設定した場合には、時間Ｔ１に対する遅延補償時間としてΔＴ１＝０．５（Ｔｒ−Ｔｆ）が必要であるが、設定電流値Ｉｓ２を設定した場合には時間Ｔ２に対する遅延補償時間をΔＴ２＝０．７５×０．５（Ｔｒ−Ｔｆ）にする必要がある。
【００７６】
図１７は遅延補償回路３２３の内部構成を示す図である。図１７に示すように遅延補償回路３２３はセレクター３２３ａおよび遅延回路３２３ｂを備えている。セレクター３２３ａには図示しない設定入力手段から遅延値設定信号ＤＳが入力できるようになっているとともに、遅延回路３２３ｂから様々に異なる遅延時間だけ遅延補償された画像信号Ｄ１〜Ｄｎ（ｎ：自然数）が入力されている。そして、作業者が予め測定しておいた設定電流値Ｉｓにおける立ち上がり時間Ｔｒと立ち下がり時間Ｔｆに応じた遅延値をセレクター３２３ａに入力すると、セレクター３２３ａは、入力される中間画像信号ＧＭｉに対しその遅延値設定信号ＤＳに対応する時間だけ遅延補償された補償画像信号ＧＡｉのみを選択的に出力する。なお、このような機能を有する遅延回路３２３ｂとしては第１の実施の形態における図８に示した遅延補償回路３１８において遅延素子３１８ａの遅延時間が異なるものを複数備えたような回路とすればよい。
【００７７】
なお、具体的には遅延値を図９におけるドレイン電流Ｉｄのオフからオンまでの遷移遅延時間Ｔonとオンからオフまでの遷移遅延時間Ｔoffが同一でないことによる光源電流ＩLDのオン時間の減少を補償するいわば固定成分と、図１６における光源電流ＩLDの立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差を補償するいわば変動成分との合計となるようなものとすると、上記２つの原因によるＬＤ素子のアクティブ時間と非アクティブ時間との差を補償でき、画像出力の状態が最良となる。
【００７８】
以上説明したように、第２の実施の形態によれば、第１の実施の形態における、電流線終端３１６に流れる誤差電流を抑えることによる効果以外の効果を有するとともに、電流線終端３１６が電圧制御電流源３１３と並列に接続されたものであり、さらに、電流線終端３１６と直列かつ電圧制御電流源３１３と並列に接続された定電圧源３２１と、電流線終端３１６に印加される端子間電圧Ｖｂを検出するＡＤ変換回路３２２とを備えるため、電圧制御電流源３１３に設定する設定電流値Ｉｓと電流線終端３１６に印加される端子間電圧Ｖｂとから求められた電流ケーブル９１に供給される実電流値Ｉｒと設定電流値Ｉｓとの関係を予め求めておき、理想的な電流値を電流ケーブル９１に供給するように設定電流値Ｉｓを設定できるので、ＬＤ素子４１１に供給される電流を安定させて、品質の安定した画像記録を行うことができる。
【００７９】
＜３．第３の実施の形態＞
図１８は第３の実施の形態における光源駆動部３５および記録ヘッド部４５の構成図である。図１８に示すように、第３の実施の形態では、図２に示した第１の実施の形態における光源駆動回路および記録ユニットをマルチチャンネル化した構成をそれぞれ光源駆動部３５および記録ヘッド部４５としている。すなわち、ラインドライバ３１９、信号線終端４１３以外の各構成要素をそれぞれチャンネル数分だけ備えている。
【００８０】
また、光源駆動部３５はパラレル／シリアル変換器３５１を備えるとともに、逆に、記録ヘッド部４５はシリアル／パラレル変換器４５１を備えている。ただし、遅延補償回路４５２は第１および第２の実施の形態における遅延補償回路３１８と全く同様の構造のものが、光源駆動部３５内ではなく記録ヘッド部４５内に設けられている。それに伴って光源駆動部３５と記録ヘッド部４５との間、より詳細には遅延値設定信号ＤＳを送るための光源駆動部内のラインドライバ３５２と記録ヘッド部４５内の遅延補償回路４５２との間は制御ケーブル９３により接続されている。
【００８１】
また、パラレル／シリアル変換器３５１はラインドライバ３１９および信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介して記録ヘッド部４５内のシリアル／パラレル変換器４５１に接続されている。
【００８２】
また、記録ヘッド部４５内において制御ケーブル９３には制御ケーブル９３の特性インピーダンスにほぼ等しい抵抗値を有する制御線終端４５３が設けられ、終端処理されている。同様に、記録ヘッド部４５内において同期信号ケーブル９４にも、その特性インピーダンスにほぼ等しい抵抗値を有する同期線終端４５４が設けられ、終端処理されている。
【００８３】
なお、電流ケーブル９１、信号ケーブル９２、制御ケーブル９３および同期信号ケーブル９４がケーブル束を形成している。
【００８４】
そして、パラレル化された入力画像信号ＧＩｉ（ｉ＝１〜ｎ）を、電流抑制制御部３１７で遅延させた後、パラレル／シリアル変換器３５１においてシリアル化クロック信号ＳＣＬによりパラレル／シリアル変換し、シリアル化された中間画像信号ＧＭＳと同期信号ＳＹとをラインドライバ３１９、信号ケーブル９２とラインドライバ３５３および同期信号ケーブル９４とを介してそれぞれ記録ヘッド部４５に送る。そして記録ヘッド部４５では、送られてきたシリアル化された中間画像信号ＧＭＳと同期信号ＳＹとからシリアル／パラレル変換器４５１によって再度、パラレル化された画像信号を生成し、それを遅延補償回路３１８を介してスイッチ回路４１２に送っている。これにより、信号ケーブル数を減少させている。
【００８５】
また、遅延値設定信号ＤＳは光源駆動部３５からラインドライバ３５２、制御ケーブル９３を経て記録ヘッド部４５内の遅延補償回路３１８に送られる。
【００８６】
なお、その他の構成および各部の動作は第１の実施の形態とほぼ同様である。
【００８７】
また、制御ケーブル９３に信号ケーブル９２と同一のものを用いる場合には、制御線終端４５３は信号線終端４１３と同一の抵抗値にすることができる。
【００８８】
さらに、第３の実施の形態では、シリアル化された画像信号を１本の信号ケーブル９２で記録ヘッド部４５に送る例を示したが、複数本の信号ケーブルによってシリアル化した画像信号を送るものとしてもよい。信号ケーブルが１本の場合には、入力画像クロック信号ＣＬに対してシリアル化クロック信号ＳＣＬの周波数をＮ倍（Ｎ：自然数）にすることにより、第１および第２の実施の形態と比べて信号ケーブル９２の数を１／Ｎ本程度に減少させることが可能となる。
【００８９】
以上説明したように、第３の実施の形態によれば、第１の実施の形態と同様の効果を有するとともに、シリアル化された画像信号を伝送線路である信号ケーブル９２により記録部である記録ヘッド部４５へ送信した後、記録ヘッド部４５に設けられたシリアル／パラレル変換器４５１によってパラレル化し、それぞれの画像信号を複数の光源であるＬＤ素子４１１により画像を記録するので、パラレル化された画像信号を記録ヘッド部４５へ送る装置に比べて信号ケーブルが少なくて済み、低製造コストの装置とすることができる。
【００９０】
＜４．変形例＞
上記実施の形態において画像記録装置の例を示したが、この発明はこれに限定されるものではない。
【００９１】
例えば、上記実施の形態において電流ケーブル、信号ケーブル等の伝送ケーブルは同軸ケーブルとしたが、フィーダー線等のインピーダンスが安定した線路であればよい。
【００９２】
また、上記実施の形態において光源として、ＬＤ素子を備えるものとしたが、ガスレーザーや個体レーザーを用いるものとしてもよい。
【００９３】
また、上記実施の形態において、画像信号がオンの時にレーザー光を照射し、画像信号がオフの時にレーザー光を非照射とするものとしたが、所望の刷版フィルムがネガ型かポジ型かによって、また、画像信号の形態によってその制御を逆（画像信号がオンおよびオフに対応してレーザー光をオフおよびオンとそれぞれ制御するもの）としてもよい。
【００９４】
また、上記第１の実施の形態における電圧制御電流源３１３の出力電流を低減制御する構成として図５を用いて示したように、入力画像信号ＧＩｉを遅延させた中間画像信号ＧＭｉをＬＤ素子のオン／オフ制御に使用することによって、逆に画像信号のオフからオンへ変化する時点をいわば先読みするものとしたが、予め入力画像信号ＧＩｉがオフからオンへ遷移する前置期間前（第１の実施の形態では３クロックサイクル前）のタイミングにのみ立ち上がるパルス状の制御信号を別途準備しておき、それを入力画像信号ＧＩｉと同期させつつ監視することにより電圧制御電流源３１３の出力電流を低減制御させるものとしてもよい。
【００９５】
また、上記第１の実施の形態における図９に示した遷移遅延時間Ｔonと遷移遅延時間Ｔoffとの差の補償、第２の実施の形態における図１６に示した立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとの差の補償のいずれにおいてもスイッチ素子４１２ａにオン時間とオフ時間の等しいドライブ電圧Ｖｇｓを印加した場合における遅延補償を例に説明したが、スイッチ素子４１２ａにオン時間とオフ時間が異なるような装置の場合にもこれらの遅延補償は同様に行うことができる。
【００９６】
さらに、上記第３の実施の形態では画像信号処理部においてパラレル化された中間画像信号ＧＭｉをシリアル化した後、記録ヘッド部４０へ送るものとしたが、画像信号発生回路１０からのシリアルな画像信号ＧＩＳをそのまま光源駆動部３０に供給して、そのまま記録ヘッド部４０へ伝送するものとしてもよい。
【００９７】
【発明の効果】
以上説明したように、請求項１および請求項２の発明によれば、画像信号が第２レベルである状態が所定の継続期間以上継続した場合に電源からの供給電流値を低下させる一方、供給電流値を低下させた後において画像信号が第２レベルから第１レベルに復帰するよりも所定の前置期間だけ前の時点において電源からの供給電流値を復帰させるため、画像信号が第２レベルにある期間の電源による発熱を抑えることができ、蓄熱が少ないとともに、電力消費量が少なく動作コストが少なくて済む。
【００９８】
特に、請求項２の発明によれば、画像信号の基礎となる原信号を所定の遅延時間だけ遅延し、遅延後の信号を画像信号として出力するとともに、原信号のレベル変化を検知することによって、画像信号が第２レベルから第１レベルへ変化する時点を先読みし、その検知に応答して電源からの供給電流値を復帰させるため、所定の前置期間だけ前の時点において電源からの供給電流値を復帰させる構成を容易に実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態である画像記録装置の概略図である。
【図２】第１の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図３】記録ユニットの回路構成を示す図である。
【図４】光源駆動回路における電圧制御電流源、バッファアンプおよび電流線終端の構成図である。
【図５】電流抑制制御部の構成図である。
【図６】第１の実施の形態における電流抑制制御部のタイミングチャートである。
【図７】記録ユニットにおける共振防止のための構成を示す図である。
【図８】スイッチ素子のドレイン−ソース間電圧Ｖｄｓおよび光源電流ＩLDの計測されたスイッチング波形を示す図である。
【図９】スイッチ素子において、オン／オフタイミング補償が必要な理由と補償値の与え方を示すタイミングチャートである。
【図１０】遅延補償回路の構成を示す図である。
【図１１】遅延補償回路におけるタイミングチャートである。
【図１２】遅延補償回路の変形例を示す図である。
【図１３】遅延補償回路の変形例におけるタイミングチャートである。
【図１４】第２の実施の形態における光源駆動回路および記録ユニットの構成図である。
【図１５】実電流と設定電流値の変換方法の説明図である。
【図１６】立ち上がり時間Ｔｒと立ち下がり時間Ｔｆとが異なる場合における遅延補償時間の変化を示すタイミングチャートである。
【図１７】遅延補償回路の内部構成を示す図である。
【図１８】第３の実施の形態における光源駆動部および記録ヘッド部の構成図である。
【符号の説明】
１  画像記録装置
３１３  電圧制御電流源（電源）
３１７  電流抑制制御部（制御手段）
３１７ａ  シフトレジスタ（遅延手段）
３１７ｂ  シフトレジスタ
３１７ｊ  Ｄ−フリップフロップ回路
４１１  ＬＤ素子（光源）
４１２  スイッチ回路
３１７１  ＯＲ回路群（３１７ｂ、３１７ｊと併せて検知手段）
ＣＤ  電流抑制信号
ＧＩｉ  入力画像信号
ＧＭｉ  中間画像信号
【図１】
0003708760.tif 000002
【図２】
0003708760.tif 000003
【図３】
0003708760.tif 000004
【図４】
0003708760.tif 000005
【図５】
0003708760.tif 000006
【図６】
0003708760.tif 000007
【図７】
0003708760.tif 000008
【図８】
0003708760.tif 000009
【図９】
0003708760.tif 000010
【図１０】
0003708760.tif 000011
【図１１】
0003708760.tif 000012
【図１２】
0003708760.tif 000013
【図１３】
0003708760.tif 000014
【図１４】
0003708760.tif 000015
【図１５】
0003708760.tif 000016
【図１６】
0003708760.tif 000017
【図１７】
0003708760.tif 000018
【図１８】
0003708760.tif 000019