(57)【特許請求の範囲】
【請求項１】
記憶素子を複数個備えた半導体記憶装置のデータ保持特性を試験する方法であって、
半導体記憶装置に、１以上の記憶素子を要素とする第１の記憶素子群と、第１の記憶素子群に含まれない１以上の記憶素子を要素とする第２の記憶素子群とを設定し、
第１の記憶素子群と第２の記憶素子群とに、それぞれ所定のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群に対してはデータ保持特性に影響を与える動作を行なわず、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群の記憶内容および第２の記憶素子群の記憶内容を読み出すこと
を特徴とする半導体記憶装置の試験方法。
【請求項２】
記憶素子を複数個備えた半導体記憶装置のデータ保持特性を試験する方法であって、
半導体記憶装置に、１以上の記憶素子を要素とする第１の記憶素子群と、第１の記憶素子群に含まれない１以上の記憶素子を要素とする第２の記憶素子群とを設定し、
第１の記憶素子群と第２の記憶素子群とに、それぞれ所定のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群に対しては先に書込んだパターンと同一のパターンのデータを再度書込むとともに、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群の記憶内容および第２の記憶素子群の記憶内容を読み出すこと
を特徴とする半導体記憶装置の試験方法。
【請求項３】
請求項１ないし請求項２のいずれかの半導体記憶装置の試験方法において、
前記記憶素子が、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子であること
を特徴とするもの。
【請求項４】
請求項１ないし請求項３のいずれかの半導体記憶装置の試験方法において、
前記半導体装置を加熱することにより、第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせるとともに、
前記半導体装置を加熱することにより、第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせるよう構成したこと
を特徴とするもの。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体記憶装置の試験方法に関し、特に、記憶素子を複数個備えた半導体記憶装置のデータ保持特性の試験に関する。
【０００２】
【従来の技術】
電源を切っても書込んだデータをそのまま保持する不揮発性の半導体メモリが知られている。このような半導体メモリのデータ保持特性を試験する方法として、従来より熱等による加速試験が行なわれている。従来の試験方法の手順を、図１２に、フローチャートで示す。
【０００３】
まず、多数の記憶素子により構成される半導体メモリを複数チップ用意し、全チップに予め定められたパターンのデータ（たとえば、ＨＨＬＬＨＨ・・・）を書込む（ステップＳＴ２）。この後、これらのチップを、たとえば、２００℃で４時間加熱する（ステップＳＴ４）。２００℃で４時間加熱することにより、半導体メモリによっては、８５℃で９年程度放置した場合と同程度の結果（活性化エネルギＥA＝１．２６ｅＶの場合）が得られる。なお、本明細書においては、特に断らない限り、活性化エネルギＥA＝１．２６ｅＶとして計算している。
【０００４】
その後、各チップの記憶内容を読み出す（ステップＳＴ６）。読み出したデータのパターンと最初に書込んだデータのパターンとを比較する。両データのパターンが一致した場合、当該チップは、８５℃で少なくとも９年程度データを保持し得ることがわかる。このようにして、全てのチップについて両データのパターンの比較を行なう。両データのパターンが一致したチップの数が、試験を行なった全チップ数に対しどの程度あったかを知ることで、半導体メモリのデータ保持特性を知ることができる（ステップＳＴ８）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような従来の試験方法には、次のような問題点があった。従来の試験方法は、データ保持特性が過去の記憶内容や記憶時間の影響を受けない一般的な記憶素子を有する半導体メモリの試験を行なう場合には問題はない。
【０００６】
しかし、記憶素子のなかには、強誘電体を用いた記憶素子のように、過去の記憶内容と記憶時間とによりデータ保持特性が異なるものがある。強誘電体を用いた記憶素子の場合、たとえば「Ｈ」を書込んだまま長時間放置すると、その後、再び「Ｈ」を書込む（同データの書込み）か、「Ｌ」を書込む（逆データの書込み）かにより、データの保持特性が異なる。すなわち、同データの書込みの場合は、書込んだデータが保持される可能性が高く、逆データの書込みの場合、書込んだデータが保持される可能性が低くなる。
【０００７】
したがって、このような記憶素子を有する半導体メモリのデータ保持特性を調べるには、同データの書込み後のデータ保持特性すなわちＳＳ（Same State）データ保持特性を調べる試験と、逆データの書込み後のデータ保持特性すなわちＯＳ（Opposite State）データ保持特性を調べる試験を行なわなければならない。
【０００８】
このため、ＳＳデータ保持特性を調べるためのチップとＯＳデータ保持特性を調べるためのチップとを、それぞれ用意しなければならず、一般的な記憶素子を有する半導体メモリの場合と同程度の信頼性を有する試験を行なうためには、図１２の方法の２倍の数のチップが必要となる。
【０００９】
また、チップ相互間にデータ保持特性のバラ付きがある場合、得られた試験結果におけるＳＳデータ保持特性とＯＳデータ保持特性との差異が、本来のＳＳデータ保持特性とＯＳデータ保持特性との差異によるものであるのか、チップ相互間のバラ付きに起因するものであるのかを知ることはできない。
【００１０】
このような問題を解決するために、図１３に示す試験方法も考えられる。この方法においては、ステップＳＴ１２〜ステップＳＴ１８は、図１２のステップＳ２〜ステップＳ８に示す方法と同様である。これにより、まずＳＳデータ保持特性を知ることができる。
【００１１】
引き続き、上述の全チップを、最初に書込んだパターンと逆のパターンのデータ（上述の例では、ＬＬＨＨＬＬ・・・）に書換える（ステップＳＴ２０）。この後、これらのチップを、２００℃で、さらに所定時間加熱する（ステップＳＴ２２）。
【００１２】
その後、各チップの記憶内容を読み出す（ステップＳＴ２４）。読み出したデータのパターンと後で書込んだデータのパターンとを比較する。これにより、ＯＳデータ保持特性を知ることができる（ステップＳＴ２６）。
【００１３】
図１３の方法によれば、ＳＳデータ保持特性の試験を行なった後、同じチップを用いて、ＯＳデータ保持特性の試験を行なうことができる。したがって、図１２の方法と同程度の数のチップを用意するだけで、ＳＳデータ保持特性とＯＳデータ保持特性との両方の試験を行なうことができ、かつ、チップ相互間のバラ付きに起因するＳＳデータ保持特性とＯＳデータ保持特性との差異を試験結果から排除することができる。
【００１４】
しかしながら、図１３の方法においては、ＳＳデータ保持特性の試験を行なう際、各チップ内の全記憶素子に対し、読み出し動作を行なわなければならない（ステップＳＴ１６）。強誘電体を用いた記憶素子の場合、読み出し動作を行なうことにより、その後のデータ保持特性が本来の特性からずれてしまうという性質がある。このため、図１３の方法によって得たＯＳデータ保持特性は、本来の特性よりも良好な値を示すことになる。これでは正確なデータ保持特性を知ることはできない。
【００１５】
この発明は、このような問題点を解決し、記憶素子を複数個備えた半導体記憶装置に関し、少ない試料数で正確にデータ保持特性を知ることができる試験方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１の半導体記憶装置の試験方法は、
記憶素子を複数個備えた半導体記憶装置のデータ保持特性を試験する方法であって、
半導体記憶装置に、１以上の記憶素子を要素とする第１の記憶素子群と、第１の記憶素子群に含まれない１以上の記憶素子を要素とする第２の記憶素子群とを設定し、
第１の記憶素子群と第２の記憶素子群とに、それぞれ所定のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群に対してはデータ保持特性に影響を与える動作を行なわず、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群の記憶内容および第２の記憶素子群の記憶内容を読み出すこと
を特徴とする。
【００１７】
請求項２の半導体記憶装置の試験方法は、
記憶素子を複数個備えた半導体記憶装置のデータ保持特性を試験する方法であって、
半導体記憶装置に、１以上の記憶素子を要素とする第１の記憶素子群と、第１の記憶素子群に含まれない１以上の記憶素子を要素とする第２の記憶素子群とを設定し、
第１の記憶素子群と第２の記憶素子群とに、それぞれ所定のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群に対しては先に書込んだパターンと同一のパターンのデータを再度書込むとともに、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、
第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせ、
第１の記憶素子群の記憶内容および第２の記憶素子群の記憶内容を読み出すこと
を特徴とする。
【００１８】
請求項３の半導体記憶装置の試験方法は、
請求項１ないし請求項２のいずれかの半導体記憶装置の試験方法において、
前記記憶素子が、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子であること
を特徴とする。
【００１９】
請求項４の半導体記憶装置の試験方法は、
請求項１ないし請求項３のいずれかの半導体記憶装置の試験方法において、
前記半導体装置を加熱することにより、第１の記憶素子群と第２の記憶素子群とに、第１の期間に対応する経時変化を実質的に生じさせるとともに、
前記半導体装置を加熱することにより、第１の記憶素子群と第２の記憶素子群とに、第２の期間に対応する経時変化を実質的に生じさせるよう構成したこと
を特徴とする。
【００２０】
【発明の効果】
請求項１の半導体記憶装置の試験方法は、半導体記憶装置に第１の記憶素子群と第２の記憶素子群とを設定し、両記憶素子群にそれぞれ所定のパターンのデータを書込んだ後、第１の期間に対応する経時変化を生じさせ、第１の記憶素子群に対してはデータ保持特性に影響を与える動作を行なわず、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、その後第２の期間に対応する経時変化を生じさせ、両記憶素子群の記憶内容を読み出すことを特徴とする。
【００２１】
したがって、第１の記憶素子群においてＳＳデータ保持特性を知ることができるとともに、第２の記憶素子群においてＯＳデータ保持特性を知ることができる。つまり、一つの半導体記憶装置で、ＳＳデータ保持特性およびＯＳデータ保持特性の試験を行なうことができる。このため、チップ相互間のバラ付きに起因するＳＳデータ保持特性とＯＳデータ保持特性との差異を試験結果から排除することができる。また、第２の記憶素子群に対しては、いったん読み出しを行なうことなく、先に書込んだパターンと逆のパターンのデータを書込む。このため、その後のＯＳデータ保持特性が本来の特性からずれてしまうことはない。すなわち、少ない試料数で正確にデータ保持特性を知ることができる。
【００２２】
また、第１の記憶素子群に対しては、データ保持特性に影響を与える動作を行なうことなく第１の期間と第２の期間との合計の期間に対応する経時変化を生じさせることができる。このため、最も厳しい条件下でＳＳデータ保持特性の試験を行なうことができる。
【００２３】
さらに、ＳＳデータ保持特性とＯＳデータ保持特性との差異の有無、差異の程度を知ることができる。このため、当該差異の有無が不明な半導体記憶装置や、当該差異のないことが明らかな半導体記憶装置に対しても適用することができる。すなわち、対象となる半導体記憶装置の性質にかかわらず、データ保持特性の試験を行なうことができる。
【００２４】
請求項２の半導体記憶装置の試験方法は、半導体記憶装置に第１の記憶素子群と第２の記憶素子群とを設定し、両記憶素子群にそれぞれ所定のパターンのデータを書込んだ後、第１の期間に対応する経時変化を生じさせ、第１の記憶素子群に対しては先に書込んだパターンと同一のパターンのデータを再度書込むとともに、第２の記憶素子群に対しては先に書込んだパターンと逆のパターンのデータを書込み、その後第２の期間に対応する経時変化を生じさせ、両記憶素子群の記憶内容を読み出すことを特徴とする。
【００２５】
したがって、第１の記憶素子群においてＳＳデータ保持特性を知ることができるとともに、第２の記憶素子群においてＯＳデータ保持特性を知ることができる。つまり、一つの半導体記憶装置で、ＳＳデータ保持特性およびＯＳデータ保持特性の試験を行なうことができる。このため、チップ相互間のバラ付きに起因するＳＳデータ保持特性とＯＳデータ保持特性との差異を試験結果から排除することができる。また、第２の記憶素子群に対しては、いったん読み出しを行なうことなく、先に書込んだパターンと逆のパターンのデータを書込む。このため、その後のＯＳデータ保持特性が本来の特性からずれてしまうことはない。すなわち、少ない試料数で正確にデータ保持特性を知ることができる。
【００２６】
また、第１の期間に対応する経時変化を生じさせた後、第２の期間に対応する経時変化を生じさせる前に、第１の記憶素子群および第２の記憶素子群の両群に対して、データの書込み（再書込み、書換え）を行なう。このため、ＳＳデータ保持特性の試験とＯＳデータ保持特性の試験とを、全く同一の条件下で行なうことができる。すなわち、ＳＳデータ保持特性とＯＳデータ保持特性とを、より正確に比較することができる。
【００２７】
さらに、ＳＳデータ保持特性とＯＳデータ保持特性との差異の有無、差異の程度を知ることができる。このため、当該差異の有無が不明な半導体記憶装置や、当該差異のないことが明らかな半導体記憶装置に対しても適用することができる。すなわち、対象となる半導体記憶装置の性質にかかわらず、データ保持特性の試験を行なうことができる。
【００２８】
請求項３の半導体記憶装置の試験方法は、さらに、記憶素子が、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子であることを特徴とする。したがって、ＳＳデータ保持特性とＯＳデータ保持特性との差異がある半導体記憶装置であっても、少ない試料数で正確にデータ保持特性を知ることができる。
【００２９】
請求項４の半導体記憶装置の試験方法は、さらに、半導体装置を加熱することにより、第１の期間および第２の期間に対応する経時変化を実質的に生じさせるよう構成したことを特徴とする。したがって、加熱という簡単な方法を用いて、短期間に半導体装置のデータ保持特性を知ることができる。
【００３０】
【発明の実施の形態】
過去の記憶内容と記憶時間とによりデータ保持特性が異なる（すなわち、インプリント効果を有する）記憶素子として強誘電体を用いた記憶素子が知られている。図６に、このような記憶素子の一例であるメモリ素子Ｍの回路構成の概略を示す。メモリ素子Ｍは、１対のトランジスタＴr1、Ｔr2、および１対の強誘電体コンデンサＣf1、Ｃf2を備えた２トランジスタ・２キャパシタ型のメモリ素子である。
【００３１】
メモリ素子Ｍは、１対の強誘電体コンデンサＣf1、Ｃf2が、相異なる状態（Ｃf1が”Ｈ”であれば、Ｃf2が”Ｌ”）を記憶するよう構成されている。読出時には、両コンデンサＣf1、Ｃf2に生ずる電圧の差すなわち検出電圧差（Ｖ１−Ｖ２）の正負により、メモリ素子Ｍの記憶内容が”Ｈ”であるか”Ｌ”であるかを調べる。
【００３２】
図７に、メモリ素子Ｍが経時変化を起こす前の強誘電体コンデンサＣf1のヒステリシス曲線を示す。強誘電体コンデンサＣf2のヒステリシス曲線は、図７に示す強誘電体コンデンサＣf1のヒステリシス曲線を、原点Ｏを対称点として１８０゜回転させた図形として表わされる。
【００３３】
図７は、メモリ素子Ｍに記憶内容”Ｈ”を書込んだ（図中、Ｐ１の分極状態）後、これを読み出す場合の説明図である。ビットラインＢＬ、／ＢＬ（図６参照）の寄生容量をともにＣsとして、図式解法を用いれば、強誘電体コンデンサＣf1には電圧Ｖ１が生じ、強誘電体コンデンサＣf2には電圧Ｖ２が生じる。この場合、検出電圧差（Ｖ１−Ｖ２）は、図７に示すように正となる。すなわち、読出結果は”Ｈ”となり、書込んだ内容”Ｈ”と一致する。
【００３４】
同様に、図８は、メモリ素子Ｍに”Ｌ”を書込んだ（図中、Ｐ２の分極状態）後、これを読み出す場合の説明図である。強誘電体コンデンサＣf1には電圧Ｖ１が生じ、強誘電体コンデンサＣf2には電圧Ｖ２が生じる。この場合、検出電圧差（Ｖ１−Ｖ２）は、図８に示すように負となる。すなわち、読出結果は”Ｌ”となり、書込んだ内容”Ｌ”と一致する。
【００３５】
このように、メモリ素子Ｍが経時変化を起こす前においては、書込んだ内容と同じ内容を読み出すことができる。
【００３６】
しかし、メモリ素子Ｍにデータを書込んだ状態で長期間放置すると経時変化を起こす。これは、強誘電体コンデンサＣf1および強誘電体コンデンサＣf2内部のイオンが時間の経過とともに移動し、これにともなって内部電界Ｖaddが生ずるためと考えられている。このように、強誘電体コンデンサＣf1、Ｃf2に生じた内部電界Ｖaddにより、強誘電体コンデンサＣf1、Ｃf2のヒステリシス曲線に歪を生ずる。このような変化は、メモリ素子Ｍを加熱することにより加速することができる。
【００３７】
図９は、メモリ素子Ｍに”Ｈ”を書込んだ状態、つまり、強誘電体コンデンサＣf1が”Ｈ”、強誘電体コンデンサＣf2が”Ｌ”の状態で長期間放置した後の強誘電体コンデンサＣf1のヒステリシス曲線を示す。強誘電体コンデンサＣf2のヒステリシス曲線は、図９に示す強誘電体コンデンサＣf1のヒステリシス曲線を、原点Ｏを対称点として１８０゜回転させた図形として表わされる。いずれのヒステリシス曲線も、図７に示すヒステリシス曲線に比しかなり歪んでいる。なお、図９における内部電界Ｖaddは、約１．５ボルトである。
【００３８】
図９は、このような歪を生じた状態のメモリ素子Ｍの記憶内容（図中、Ｐ１の分極状態）を読み出す場合の説明図である。図７の場合同様、図式解法を用いれば、検出電圧差（Ｖ１−Ｖ２）は、図９に示すように正となる。すなわち、読出結果は”Ｈ”となり、最初に書込まれた内容”Ｈ”と一致する。
【００３９】
一方、図１０は、図９と同じ歪状態のメモリ素子Ｍの内容を”Ｌ”に書換えた（図中、Ｐ２の分極状態）後、これを読み出す場合の説明図である。この場合、検出電圧差（Ｖ１−Ｖ２）は、図１０に示すように正となる。すなわち、読出結果は”Ｈ”となり、書換えた内容”Ｌ”と異なる。
【００４０】
このように、ヒステリシス曲線に歪を生ぜしめた記憶内容（上述の例では”Ｈ”）と同じ記憶内容（上述の例では”Ｈ”）を読み出す場合（ＳＳ読み出し）には問題はないが、ヒステリシス曲線に歪を生ぜしめた記憶内容と異なる記憶内容（上述の例では”Ｌ”）を読み出す場合（ＯＳ読み出し）には、正確に読み出すことができない。
【００４１】
図１１に、内部電界Ｖaddと検出電圧差（Ｖ１−Ｖ２）との関係を、ＯＳ読み出しおよびＳＳ読み出しについて示す。図１１に示すように、内部電界Ｖaddの増加、すなわち経時変化の増加に伴い、ＯＳ読み出しにおける検出電圧差（Ｖ１−Ｖ２）が、顕著に減少し、内部電界Ｖaddが約１．４ボルト以上では、検出電圧差（Ｖ１−Ｖ２）の正負が本来の方向と逆転し、データを正確に読み出すことができないことがわかる。このように、強誘電体を用いたメモリ素子Ｍにおいては、過去の記憶内容と記憶時間とによりデータ保持特性が異なる。
【００４２】
図１に、この発明の一実施形態による強誘電体メモリ２（図２参照）のデータ保持特性の試験の手順を表わすフローチャートを示す。なお、強誘電体メモリ２は、図６に示すメモリ素子Ｍを多数格子配列した半導体記憶装置である。
【００４３】
まず、強誘電体メモリ２に所定のパターンのデータを書込む（ステップＳ２）。データの書込みに先立ち、強誘電体メモリ２内を２等分し、一方を第１の記憶素子群である第１領域４とし、他方を第２の記憶素子群である第２領域６とする。したがって、第１領域４、第２領域６ともに、複数のメモリ素子Ｍにより構成される。
【００４４】
図２に、強誘電体メモリ２の概念図を示す。ステップＳ２において、第１領域４を構成する各メモリ素子Ｍには、所定のパターンのデータ（図２の例では、ＨＬＨＬＨＬ・・・）が書込まれ、第２領域６を構成する各メモリ素子Ｍには、他の所定のパターンのデータ（図２の例では、ＨＨＬＬＨＨ・・・）が書込まれている。
【００４５】
つぎに、所定のパターンのデータを書込んだ強誘電体メモリ２を複数個用意し、所定温度下で、所定時間加熱する（ステップＳ４）。加熱により、経時変化を促進することができる。この実施形態では、１５０℃で２時間加熱する。これにより、５５℃で５年間放置したのと同程度の経時変化を生じさせることができる。
【００４６】
つぎに、図３に示すように、第２領域６のデータのみを、先に書込んだパターンと逆のパターン（ＬＬＨＨＬＬ・・・）に書換える（ステップＳ６）。このとき、第１領域４に対しては、書込み、読み出し等一切のアクセスを行なわない。これは、第１領域４のデータ保持特性に影響を与えないようにするためである。したがって、第１領域には、最初に書込まれたデータが保持されているはずである。
【００４７】
つぎに、ステップＳ４と同様の条件下で、強誘電体メモリ２を加熱する（ステップＳ８）。加熱により、さらに、５５℃で５年間放置したのと同程度の経時変化を生じさせることができる。
【００４８】
その後、強誘電体メモリ２の第１領域４および第２領域６について、データの読み出しを行なう（ステップＳ１０）。
【００４９】
第１領域４について、読み出したデータのパターンと最初に書込んだデータのパターンとを比較する。両データのパターンが一致した場合、当該チップは、ＳＳデータ保持特性に関しては、５５℃で少なくとも１０年程度データを保持し得ることがわかる。このようにして、試験を行なった全てのチップについて両データのパターンの比較を行なう。両データのパターンが一致したチップの数が、試験を行なった全チップ数に対しどの程度あったかを知ることで、強誘電体メモリ２のＳＳデータ保持特性を知ることができる。同様に、第２領域６について、読み出したデータのパターンと、書換えたデータのパターンとを比較することで、強誘電体メモリ２のＯＳデータ保持特性を知ることができる（ステップＳＴ１２）。
【００５０】
つぎに、図４に、この発明の他の実施形態による強誘電体メモリ２（図２参照）のデータ保持特性の試験の手順を表わすフローチャートを示す。なお、前述の実施形態同様、強誘電体メモリ２は、図６に示すメモリ素子Ｍを多数格子配列した半導体記憶装置である。
【００５１】
まず、強誘電体メモリ２に所定のパターンのデータを書込む（ステップＳ２２）。前述の実施形態同様、ステップＳ２２において、第１領域４を構成する各メモリ素子Ｍには、所定のパターンのデータ（図２の例では、ＨＬＨＬＨＬ・・・）が書込まれ、第２領域６を構成する各メモリ素子Ｍには、他の所定のパターンのデータ（図２の例では、ＨＨＬＬＨＨ・・・）が書込まれている。
【００５２】
つぎに、所定のパターンのデータを書込んだ強誘電体メモリ２を複数個用意し、所定温度下で、所定時間加熱する（ステップＳ２４）。加熱により、経時変化を促進することができる。前述の実施形態同様、１５０℃で２時間加熱する。これにより、５５℃で５年間放置したのと同程度の経時変化を生じさせることができる。
【００５３】
つぎに、図５に示すように、第１領域４のデータを、先に書込んだパターンと同一のパターン（ＨＬＨＬＨＬ・・・）で再書込みするとともに、第２領域６のデータを、先に書込んだパターンと逆のパターン（ＬＬＨＨＬＬ・・・）に書換える（ステップＳ２６）。
【００５４】
つぎに、ステップＳ２４と同様の条件下で、強誘電体メモリ２を加熱する（ステップＳ２８）。加熱により、さらに、５５℃で５年間放置したのと同程度の経時変化を生じさせることができる。
【００５５】
その後、強誘電体メモリ２の第１領域４および第２領域６について、データの読み出しを行なう（ステップＳ３０）。
【００５６】
第１領域４について、読み出したデータのパターンと再書込みしたデータのパターンとを比較する。両データのパターンが一致した場合、当該チップは、ＳＳデータ保持特性に関しては、５５℃で１０年程度データを保持し得ることがわかる。このようにして、試験を行なった全てのチップについて両データのパターンの比較を行なう。両データのパターンが一致したチップの数が、試験を行なった全チップ数に対しどの程度あったかを知ることで、強誘電体メモリ２のＳＳデータ保持特性を知ることができる。同様に、第２領域６について、読み出したデータのパターンと、書換えたデータのパターンとを比較することで、強誘電体メモリ２のＯＳデータ保持特性を知ることができる（ステップＳＴ３２）。
【００５７】
なお、上述の各実施形態においては、最初にデータを書込む際、第１領域４と第２領域６とに異なったパターンのデータを書込むよう構成したが、第１領域４と第２領域６とに同じパターンのデータを書込むよう構成することもできる。
【００５８】
また、上述の各実施形態においては、強誘電体メモリ２全体を２等分し、一方を第１の記憶素子群である第１領域４とし、他方を第２の記憶素子群である第２領域６とするよう構成したが、強誘電体メモリ２の一部に、第１領域４と第２領域６とを設定するよう構成することもできる。
【００５９】
また、第１の記憶素子群を構成する各記憶素子と、第２の記憶素子群を構成する各記憶素子とは、必ずしもそれぞれまとめて配置する必要はない。第１の記憶素子群を構成する各記憶素子を散点状に配置し、第１の記憶素子群を構成する各記憶素子間を埋めるように第２の記憶素子群を配置することもできる。さらに、第１の記憶素子群を構成する記憶素子の数と、第２の記憶素子群を構成する記憶素子の数とは、必ずしも同一である必要はない。
【００６０】
また、上述の各実施形態においては、第１の期間と第２の期間とが同一になるよう設定したが、第１の期間と第２の期間とが異なるよう設定することができる。この場合、たとえば、第２の期間を第１の期間に比し短くするよう設定することもできる。
【００６１】
また、上述の各実施形態においては、半導体装置を加熱することにより、第１の記憶素子群と第２の記憶素子群とに、第１の期間および第２の期間に対応する経時変化を実質的に生じさせるよう構成したが、加熱以外の方法、たとえば紫外線やＸ線等を半導体装置に照射することにより、第１の記憶素子群と第２の記憶素子群とに、第１の期間および第２の期間に対応する経時変化を実質的に生じさせるよう構成することもできる。
【００６２】
また、半導体装置を自然放置することにより、第１の記憶素子群と第２の記憶素子群とに、第１の期間および第２の期間に対応する経時変化を生じさせるよう構成することもできる。
【００６３】
また、第１の期間に対応する経時変化を実質的に生じさせる方法と、第２の期間に対応する経時変化を実質的に生じさせる方法とは、必ずしも同一の方法である必要はない。
【００６４】
また、上述の各実施形態においては、強誘電体を用いた記憶素子として、２トランジスタ・２キャパシタ型のメモリ素子を例に説明したが、強誘電体を用いた記憶素子としては、たとえば１トランジスタ・１キャパシタ型のメモリ素子等を用いることもできる。
【００６５】
また、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子として、強誘電体を用いた記憶素子を例示したが、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子は、強誘電体を用いた記憶素子に限定されるものではない。さらに、この発明は、過去の記憶内容と記憶時間とによりデータ保持特性が異なる記憶素子を備えた半導体記憶装置に限定されるものではなく、記憶素子を複数個備えた半導体記憶装置一般に適用されるものである。
【図面の簡単な説明】
【図１】この発明の一実施形態による強誘電体メモリ２のデータ保持特性の試験の手順を表わすフローチャートを示す。
【図２】強誘電体メモリ２の概念図である。
【図３】強誘電体メモリ２の概念図である。
【図４】この発明の他の実施形態による強誘電体メモリ２のデータ保持特性の試験の手順を表わすフローチャートを示す。
【図５】強誘電体メモリ２の概念図である。
【図６】２トランジスタ・２キャパシタ型のメモリ素子Ｍの構成を示す図面である。
【図７】歪を生ずる前の状態のメモリ素子Ｍに記憶内容”Ｈ”を記憶させた後、これを読み出す場合の説明図である。
【図８】歪を生ずる前の状態のメモリ素子Ｍに記憶内容”Ｌ”を記憶させた後、これを読み出す場合の説明図である。
【図９】歪を生じた状態のメモリ素子Ｍに記憶内容”Ｈ”を記憶させた後、これを読み出す場合の説明図である。
【図１０】図９と同様な歪状態で、メモリ素子Ｍに”Ｌ”を記憶させた後、これを読み出す場合の説明図である。
【図１１】内部電界Ｖaddと検出電圧差（Ｖ１−Ｖ２）との関係を、ＯＳ読み出しおよびＳＳ読み出しについて示す図面である。
【図１２】半導体メモリのデータ保持特性を試験する従来の方法を表わすフローチャートを示す。
【図１３】半導体メモリのデータ保持特性を試験する従来の他の方法を表わすフローチャートを示す。
【符号の説明】
２・・・・・強誘電体メモリ
４・・・・・第１領域
６・・・・・第２領域
Ｍ・・・・・メモリ素子
【図１】
0003662074.tif 000002
【図２】
0003662074.tif 000003
【図３】
0003662074.tif 000004
【図４】
0003662074.tif 000005
【図５】
0003662074.tif 000006
【図６】
0003662074.tif 000007
【図７】
0003662074.tif 000008
【図８】
0003662074.tif 000009
【図９】
0003662074.tif 000010
【図１０】
0003662074.tif 000011
【図１１】
0003662074.tif 000012
【図１２】
0003662074.tif 000013
【図１３】
0003662074.tif 000014