(57)【特許請求の範囲】
【請求項１】
積層方向に順次配列された第１、第２および第３のセラミック層を含む複数のセラミック層が積層されてなる積層体を備え、前記第１、第２および第３のセラミック層の各々の一方主面上には、それぞれ、第１、第２および第３の導体膜が形成され、前記第１の導体膜と前記第３の導体膜とは、前記第１および第２のセラミック層に設けられた第１のビアホール導体によって互いに接続され、前記第２の導体膜は、前記第１のビアホール導体に対して電気的に絶縁されるように、前記第１のビアホール導体との間にギャップを形成していて、前記第２の導体膜は、前記第１および第２のセラミック層に設けられた第２のビアホール導体に接続され、前記第１および第３の導体膜は、前記第２のビアホール導体に対して電気的に絶縁されるように、前記第２のビアホール導体との間にギャップを形成している、積層セラミック電子部品を製造する方法であって、
前記第１、第２および第３のセラミック層の各々となる第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、
前記第１のセラミックグリーンシートに、前記第１および第２のビアホール導体を設けるための第１の貫通孔を形成し、かつ、前記第２のセラミックグリーンシートに、前記第１および第２のビアホール導体を設けるための第２の貫通孔を形成する工程と、
前記第１のセラミックグリーンシートについては、前記第１の導体膜に接続されない前記第２のビアホール導体のための前記第１の貫通孔には導電性ペーストを充填せず、前記第１の導体膜に接続される前記第１のビアホール導体のための前記第１の貫通孔に導電性ペーストを充填し、かつ、前記第２のセラミックグリーンシートについては、前記第２の導体膜に接続されない前記第１のビアホール導体のための前記第２の貫通孔には導電性ペーストを充填せず、前記第２の導体膜に接続される前記第２のビアホール導体のための前記第２の貫通孔に導電性ペーストを充填する工程と、
前記第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、前記第１、第２および第３の導体膜を形成する工程と、
前記第１、第２および第３のセラミックグリーンシートを含む複数の前記セラミックグリーンシートを積層し、それによって、生の積層体を作製する工程と、
前記生の積層体を積層方向にプレスし、それによって、複数の前記セラミックグリーンシート間の密着性を高めるとともに、前記第１の貫通孔に充填された前記導電性ペーストの一部を前記第２の貫通孔内に流入させ、前記第１の導体膜と前記第３の導体膜とを互いに接続する前記第１のビアホール導体を形成し、かつ、前記第２の貫通孔に充填された前記導電性ペーストの一部を前記第１の貫通孔内に流入させる工程と
を備える、積層セラミック電子部品の製造方法。
【請求項２】
前記第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、前記第１の貫通孔に導電性ペーストを充填する工程が実施される、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記第２のセラミックグリーンシートの厚みは、１３μｍ以下とされる、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記第２のセラミックグリーンシートの厚みは、１１μｍ以下とされる、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記第１および第２のセラミックグリーンシートの各厚みは、６μｍ以下とされる、請求項２に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記積層セラミック電子部品は、前記積層体の内部に、特定の前記セラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、前記第２の内部電極に対して電気的に絶縁されかつ前記第１の内部電極に電気的に接続された状態で、特定の前記セラミック層を貫通する複数の第１の貫通導体、および、前記第１の内部電極に対して電気的に絶縁されかつ前記第２の内部電極に電気的に接続された状態で、特定の前記セラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサであり、前記第１の内部電極は、前記第１または第３の導体膜によって与えられ、前記第２の内部電極は、前記第２の導体膜によって与えられ、前記第１および第２の貫通導体は、前記第１および第２のビアホール導体によって与えられる、請求項１ないし５のいずれかに記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、積層セラミックコンデンサのような積層セラミック電子部品の製造方法に関するもので、特に、ビアホール導体を備える積層セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
図３ないし図５には、この発明にとって興味ある積層セラミック電子部品としての積層セラミックコンデンサ１が示されている。ここで、図３および図４は、積層セラミックコンデンサ１の内部構造を示す平面図であり、図３と図４とは互いに異なる位置での断面を示している。また、図５は、図３および図４に示した線Ｖ−Ｖに沿う断面図である。
【０００３】
積層セラミックコンデンサ１は、積層される複数のセラミック層２が積層されてなる積層体３を備えている。セラミック層２は、たとえば誘電体セラミックから構成される。
【０００４】
積層体３の内部には、特定のセラミック層２を介して互いに対向する複数対の第１および第２の内部電極４および５が設けられている。さらに、積層体３の内部には、第２の内部電極５に対して電気的に絶縁されかつ第１の内部電極４に電気的に接続された状態で、特定のセラミック層２を貫通する複数の第１の貫通導体６が設けられ、他方、第１の内部電極４に対して電気的に絶縁されかつ第２の内部電極５に電気的に接続された状態で、特定のセラミック層２を貫通する複数の第２の貫通導体７が設けられている。
【０００５】
上述の電気的絶縁のため、第１の内部電極４と第２の貫通導体７との間には、ギャップ８が形成され、第２の内部電極５と第１の貫通導体６との間には、ギャップ９が形成されている。
【０００６】
また、積層体３の、内部電極４および５と平行に延びる一方主面上には、複数の第１の貫通導体６にそれぞれ電気的に接続された状態で、個々の第１の貫通導体６にそれぞれ対応する複数の第１の外部端子電極１０が設けられるとともに、複数の第２の貫通導体７にそれぞれ電気的に接続された状態で、個々の第２の貫通導体７にそれぞれ対応する複数の第２の外部端子電極１１が設けられる。
【０００７】
なお、第１および第２の外部端子電極１０および１１のいずれか一方は、積層体３の他方主面上に設けられることもあり、また、第１および第２の外部端子電極１０および１１の少なくとも一方が一方主面および他方主面の双方に設けられることもある。
【０００８】
このような積層セラミックコンデンサ１によれば、各々複数の第１および第２の内部電極４および５の各間に形成された静電容量が、第１および第２の貫通導体６および７によって並列接続され、このように並列接続された静電容量が、第１の外部端子電極１０と第２の外部端子電極１１との間に取り出される。
【０００９】
また、第１の貫通導体６と第２の貫通導体７とは、内部電極４および５をそれぞれ流れる電流によって誘起される磁界を互いに相殺するように配置されている。すなわち、第１および第２の貫通導体６および７は、互いに隣り合うように配置され、内部電極４および５の各々を流れる電流に関して、その方向を多様化するとともに、電流長を短くし、それによって、等価直列インダクタンス（ＥＳＬ）の低減を図っている。
【００１０】
このような積層セラミックコンデンサ１を製造するため、図６に図解的に示すような工程が実施される。図６には、前述した積層体３に備える複数のセラミック層２のうちの代表的な３つのセラミック層２の各々となるべき第１、第２および第３のセラミックグリーンシート１２、１３および１４が断面図で示されている。これら第１、第２および第３のセラミックグリーンシート１２、１３および１４は、この順序で積層方向に配列されるものである。
【００１１】
第１、第２および第３のセラミックグリーンシート１２、１３および１４には、それぞれ、前述した貫通導体６または７を与えるビアホール導体１５、１６および１７を設けるための第１、第２および第３の貫通孔１８、１９および２０が形成される。
【００１２】
次に、たとえばスクリーン印刷法を適用して、貫通孔１８〜２０に導電性ペーストが充填される。これら貫通孔１８〜２０に導電性ペーストを確実に充填できるようにするため、導電性ペーストの粘度が調整され、また、セラミックグリーンシート１２〜１４が比較的厚く、そのため、貫通孔１８〜２０が比較的深い場合には、真空吸引が適用されることもある。また、貫通孔１８〜２０に充填される導電性ペーストとしては、ビアホール導体１５〜１７による電気的接続の信頼性を高めるため、一般に、そこに含まれる導電性金属の含有率の比較的高いものが用いられる。
【００１３】
次に、第１、第２および第３のセラミックグリーンシート１２、１３および１４の各々の一方主面上には、それぞれ、たとえばスクリーン印刷法を適用して導電性ペーストを付与することによって、第１、第２および第３の導体膜２１、２２および２３が形成される。これら導体膜２１〜２３の各々は、前述した第１または第２の内部電極４または５を与えるものである。導体膜２１〜２３を形成するための導電性ペーストとしては、得られた積層体３における構造欠陥を防止するため、一般に、そこに含まれる導電性金属の含有率の比較的低いものが用いられ、また、導体膜２１〜２３の厚みは、たとえば１μｍ程度と薄くされる。
【００１４】
次に、セラミックグリーンシート１２〜１４を含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。この生の積層体は、積層方向にプレスされた後、必要に応じて、適当な寸法にカットされ、次いで、焼成され、さらに、外部端子電極１０および１１が形成されることによって、所望の積層セラミックコンデンサ１が得られる。
【００１５】
【発明が解決しようとする課題】
図３ないし図５を参照して前述したように、第１の内部電極４は、第２の貫通導体７に対してギャップ８を介して電気的に絶縁され、かつ第２の内部電極５は第１の貫通導体６に対してギャップ９を介して電気的に絶縁されなければならないので、図６に示す導体膜２１〜２３は、ビアホール導体１５〜１７のうちの絶縁を必要とするものに対して接触しないようにするギャップ２４を設けるため、開口２５を備える状態で形成されなければならない。
【００１６】
しかしながら、上述した開口２５の存在は、得られた積層セラミックコンデンサ１において、内部電極４および５の各々の面積を狭くし、取得される静電容量の減少につながるので、開口２５の大きさはできるだけ小さい方が好ましい。
【００１７】
他方、貫通孔１８〜２０に導電性ペーストをたとえばスクリーン印刷法によって充填し、それによってビアホール導体１５〜１７を形成しようとする場合、図６に図解的に示すように、ビアホール導体１５〜１７の各々には、セラミックグリーンシート１２〜１４の一方主面上に延びる張出部２６が必然的に形成されてしまう。しかしながら、この張出部２６の存在は、これとの間でギャップ２４を設けるために導体膜２１〜２３の各々に形成されるべき開口２５をより大きくしなければならないといった結果を招くことになる。
【００１８】
また、積層セラミックコンデンサ１において、さらなる低ＥＳＬ化のためには、貫通導体６および７の間隔を短くし、その数を増やすことが効果的である。
【００１９】
しかしながら、上述したような低ＥＳＬ化のための対策を施したとき、開口２５の数が増え、所得静電容量の低下を招いてしまう。開口２５の数が増えても、取得静電容量の低下をそれほど招かないようにするためには、開口２５の面積を狭くしなければならないが、前述したように、開口２５の面積は、張出部２６との間で所定以上のギャップ２４を形成しておかなければならないため、開口２５の面積を単純に狭くすることはできない。
【００２０】
そこで、この発明の目的は、上述したような問題を解決し得る、積層セラミック電子部品の製造方法を提供しようとすることである。
【００２１】
【課題を解決するための手段】
この発明は、積層方向に順次配列された第１、第２および第３のセラミック層を含む複数のセラミック層が積層されてなる積層体を備え、第１、第２および第３のセラミック層の各々の一方主面上には、それぞれ、第１、第２および第３の導体膜が形成され、第１の導体膜と第３の導体膜とは、第１および第２のセラミック層に設けられた第１のビアホール導体によって互いに接続され、第２の導体膜は、第１のビアホール導体に対して電気的に絶縁されるように、第１のビアホール導体との間にギャップを形成していて、第２の導体膜は、第１および第２のセラミック層に設けられた第２のビアホール導体に接続され、第１および第３の導体膜は、第２のビアホール導体に対して電気的に絶縁されるように、第２のビアホール導体との間にギャップを形成している、積層セラミック電子部品を製造する方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２２】
すなわち、この発明に係る積層セラミック電子部品の製造方法においては、まず、第１、第２および第３のセラミック層の各々となる第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートが用意される。
【００２３】
次に、第１および第２のセラミックグリーンシートに、それぞれ、ビアホール導体を設けるために第１および第２の貫通孔が形成される。
【００２４】
そして、第１のセラミックグリーンシートについては、第１の導体膜に接続されない第２のビアホール導体のための第１の貫通孔には導電性ペーストが充填されず、第１の導体膜に接続される第１のビアホール導体のための第１の貫通孔に導電性ペーストが充填され、他方、第２のセラミックグリーンシートについては、第２の導体膜に接続されない第１のビアホール導体のための第２の貫通孔には導電性ペーストが充填されず、第２の導体膜に接続される第２のビアホール導体のための第２の貫通孔に導電性ペーストが充填される。
【００２５】
また、第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、第１、第２および第３の導体膜が形成される。
【００２６】
次いで、第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が作製される。
【００２７】
この生の積層体は積層方向にプレスされる。これによって、複数のセラミックグリーンシート間の密着性が高められるとともに、第１の貫通孔に充填された導電性ペーストの一部が第２の貫通孔内に流入し、第１の導体膜と第３の導体膜とを互いに接続する第１のビアホール導体が形成される。また、第２の貫通孔に充填された導電性ペーストの一部が第１の貫通孔内に流入する。
【００２８】
この発明において、第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施されてもよい。
【００２９】
この発明において、第２のセラミックグリーンシートの厚みは、好ましくは、１３μｍ以下とされ、より好ましくは、１１μｍ以下とされる。
【００３０】
また、前述したように、第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施される場合には、第１および第２のセラミックグリーンシートの各厚みは、好ましくは、６μｍ以下とされる。
【００３１】
この発明に係る積層セラミック電子部品の製造方法は、特に、次のような構造を有する積層セラミックコンデンサに対して有利に適用される。すなわち、積層体の内部に、特定のセラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、第２の内部電極に対して電気的に絶縁されかつ第１の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第１の貫通導体、および、第１の内部電極に対して電気的に絶縁されかつ第２の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサであり、上述の第１の内部電極は、第１または第３の導体膜によって与えられ、第２の内部電極は、第２の導体膜によって与えられ、第１および第２の貫通導体は、第１および第２のビアホール導体によって与えられる。
【００３２】
【発明の実施の形態】
以下に、この発明の一実施形態による積層セラミック電子部品の製造方法を説明するにあたり、図３ないし図５を参照して前述した積層セラミックコンデンサ１の製造方法について説明する。したがって、製造しようとする積層セラミックコンデンサ１の構造の説明については、前述した説明を援用する。
【００３３】
図１は、前述した図６に対応する図であって、図３ないし図５に示した積層セラミックコンデンサ１における積層体３に備える複数のセラミック層２のうちの代表的な３つのセラミック層２の各々となるべき第１、第２および第３のセラミックグリーンシート３１、３２および３３が断面図で示されている。これら第１、第２および第３のセラミックグリーンシート３１、３２および３３は、この順序で積層方向に配列されるものである。
【００３４】
第１、第２および第３のセラミックグリーンシート３１、３２および３３には、それぞれ、図３ないし図５に示した貫通導体６および７を与えるビアホール導体を設けるための第１、第２および第３の貫通孔３４、３５および３６が形成される。
【００３５】
次に、たとえばスクリーン印刷法を適用して、貫通孔３４〜３６のうちの特定のものに導電性ペースト３７が充填される。すなわち、積層方向に見たとき、貫通孔３４〜３６において、導電性ペースト３７が充填されるものと充填されないものとが交互に配列されている。より具体的に、１点鎖線３８に沿って配列される第１、第２および第３の貫通孔３４、３５および３６を見たとき、第２の貫通孔３５には導電性ペースト３７が充填されず、第１および第３の貫通孔３４および３６には導電性ペースト３７が充填されている。
【００３６】
上述したように、導電性ペースト３７がたとえばスクリーン印刷法によって付与されるとき、セラミックグリーンシート３１〜３３の各々の一方主面上には、張出部３９が必ず形成される。
【００３７】
なお、貫通孔３４〜３６に充填される導電性ペースト３７は、貫通孔３４〜３６の各々に確実に充填されるようにするため、その粘度が調整され、また、真空吸引を適用することによって、貫通孔３４〜３６に導電性ペースト３７が確実に充填されるようにしてもよい。また、貫通孔３４〜３６に充填される導電性ペースト３７としては、後で形成されるビアホール導体による電気的接続の信頼性を高めるため、一般に、そこに含まれる導電性金属の含有率の比較的高いものが用いられる。
【００３８】
次に、第１、第２および第３のセラミックグリーンシート３１、３２および３３の各々の一方主面上には、それぞれ、たとえばスクリーン印刷法を適用して導電性ペーストを付与することによって、第１、第２および第３の導体膜４０、４１および４２が形成される。
【００３９】
これら導体膜４０〜４２の各々は、図３ないし図５に示した第１または第２の内部電極４または５を与えるものである。そのため、導体膜４０〜４２の各々と貫通孔３４〜３６の各々との関係を見たとき、導体膜４０〜４２の各々は、貫通孔３４〜３６の各々を覆う部分と、貫通孔３４〜３６の各々を覆わず、開口４３を形成している部分とを備えている。具体的に、導体膜４０〜４２の各々の１点鎖線３８が通る部分を見ると、第１および第３の導体膜４０および４２については、それぞれ、第１および第３の貫通孔３４および３６を覆いかつ導電性ペースト３７と接触するように設けられ、第２の導体膜４１については、第２の貫通孔３５を覆わないように開口４３を位置させている。
【００４０】
開口４３を規定する端縁は、貫通孔３４〜３６の各々の端縁から所定のギャップ４４を介して位置している。このギャップ４４は、図３ないし図５に示した積層セラミックコンデンサ１におけるギャップ８または９となるものである。
【００４１】
貫通孔３４〜３６のうち、上述の開口４３が位置するものについては、そこに導電性ペースト３７が充填されておらず、したがって、張出部３９が形成されていないので、開口４３の大きさは、張出部３９がない分、図６に示した開口２５に比べて小さくすることができる。そのため、開口２５の形成によって、導体膜４０〜４２の面積が低減される度合いを低くすることができ、導体膜４０〜４２によって与えられる図３ないし図５に示した内部電極４および５によって形成される静電容量の低減の度合いも低くすることができる。
【００４２】
なお、図示した開口４３は、閉じられた端縁形状を有しているが、開口が設けられる位置と貫通孔の位置との関係によって、たとえば切欠き状の開口のように、開いた端縁形状を有していてもよい。
【００４３】
導体膜４０〜４２を形成するための導電性ペーストとしては、図３ないし図５に示す得られた積層体３における構造欠陥を防止するため、一般に、そこに含まれる導電性金属の含有率の比較的低いものが用いられ、また、導体膜４０〜４２の厚みは、たとえば１μｍ程度と薄くされる。
【００４４】
次に、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。
【００４５】
次いで、この生の積層体は、積層方向にプレスされる。これによって、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシート間の密着性が高められる。また、これに加えて、貫通孔３４〜３６の各々に充填された導電性ペースト３７の一部が、これに整列するが導電性ペースト３７が充填されていない貫通孔３４〜３６の各々に流入され、それによって、図３ないし図５に示した貫通導体６または７となるべきビアホール導体が形成される。より具体的に、１点鎖線３８に沿う貫通孔３４〜３６について説明すると、第１の貫通孔３４に充填された導電性ペースト３７の一部、第３のセラミックグリーンシート３３上の第３の導体膜４２を構成する導電性ペーストの一部および第３の貫通孔３６に充填された導電性ペースト３７の一部は、第２の貫通孔３５内に流入され、それによって、第１の貫通孔３４内に充填された導電性ペースト３７が第３の導体膜４２と接触するようになり、ビアホール導体が、第１の導体膜４０と第３の導体膜４２とを互いに接続するように形成される。
【００４６】
その後、この生の積層体は、必要に応じて、適当な寸法にカットされ、次いで、焼成され、さらに、図３ないし図５に示すように、外部端子電極１０および１１が形成されることによって、所望の積層セラミックコンデンサ１が完成される。
【００４７】
上述したように、たとえば、第１の貫通孔３４に充填された導電性ペースト３７の一部を第２の貫通孔３５内に流入させ、第１の導体膜４０と第３の導体膜４２とを互いに接続するビアホール導体を形成するためには、第２のセラミックグリーンシート３２の厚みは、薄い方が好ましい。
【００４８】
なお、この実施形態では、同様の態様で、第２の導体膜４１と第３のセラミックグリーンシートの下に位置する図示しないセラミックグリーンシート上の導体膜とを互いに接続するビアホール導体が形成され、また、第１の貫通孔３４内には、第１のセラミックグリーンシート３１の上にあるセラミックグリーンシートに設けられた貫通孔に充填された導電性ペーストの一部を流入させ、また、第３の貫通孔３６に充填された導電性ペースト３７の一部を、第３のセラミックグリーンシート３３の下にあるセラミックグリーンシートに設けられた貫通孔内に流入させることが行なわれるので、第１ないし第３のセラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートについて、各厚みは薄い方が好ましい。
【００４９】
上述したようなセラミックグリーンシートの各厚みに関して、好ましくは、１３μｍ以下とされ、より好ましくは、１１μｍ以下とされる。
【００５０】
上述したセラミックグリーンシートの各厚みに関する好ましい範囲を決定するため、以下のような実験を実施した。
【００５１】
表１に示すような種々の厚みを有するセラミックグリーンシートを用意した。表１には、各セラミックグリーンシートが焼成された後に与える厚みも記載されている。
【００５２】
これらセラミックグリーンシートに、直径１００μｍの貫通孔を設け、図１に示すような状態が得られるように、積層方向に関して１つ置きの貫通孔に、ニッケルを８５重量％含有する導電性ペーストを充填するとともに、ニッケルを４０重量％含有する導電性ペーストを用いて、厚み０．９μｍの導体膜を形成した。
【００５３】
次いで、これらセラミックグリーンシートを２０枚積層し、積層方向にプレスし、適当な寸法にカットし、焼成することによって、焼結後の積層体を得た。
【００５４】
得られた焼結後の積層体について、ビアホール導体の導通性を評価した。より具体的には、４つの試料となる積層体の各々について２５箇所のビアホール導体、すなわち、合計１００個のビアホール導体について、導通性を評価し、導通不良が生じているビアホール導体の個数を調査した。その結果が表１に示されている。
【００５５】
【表１】
0003636081.tif 000002
【００５６】
表１からわかるように、ビアホール導体の導通性に関して、用いられたセラミックグリーンシートの各厚みが１３μｍ以下とされたとき、導通不良を大幅に少なくすることができ、さらに１１μｍ以下とされたときには、導通不良を全く生じないようにすることができた。
【００５７】
図２は、この発明の他の実施形態を説明するための、図１に相当する図である。図２において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５８】
図２に示した実施形態は、セラミックグリーンシート３１〜３３の各々の一方主面上に導電性ペーストを付与することによって導体膜４０〜４２の各々を形成する工程と同時に、貫通孔３４〜３６の各々に導電性ペーストを３７を充填する工程が実施されることを特徴としている。
【００５９】
したがって、この実施形態によれば、専ら貫通孔３４〜３６に導電性ペースト３７を充填するための工程を省略することができる。
【００６０】
図２に示した実施形態の場合であっても、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートの各厚みは、薄い方が好ましく、さらに言うならば、図１に示した実施形態の場合よりも薄い方が好ましい。そのため、セラミックグリーンシート３１〜３３を含む複数のセラミックグリーンシートの各厚みは、好ましくは、６μｍ以下とされる。
【００６１】
このセラミックグリーンシートの厚みの好ましい範囲を決定するため、導体膜を形成する工程において、貫通孔に導電性ペーストを同時に充填するようにしたことを除いて、前述した図１に示した実施態様に従って実施した実験と同様の実験を実施した。なお、この実験では、導体膜を形成しながら貫通孔に充填される導電性ペーストとして、ニッケルを４０重量％含有するものを用いた。
【００６２】
焼結後の積層体について、ビアホール導体の導通性を、表１の場合と同様の方法によって評価した結果が、表２に示されている。
【００６３】
【表２】
0003636081.tif 000003
【００６４】
表２に示すように、用いられるセラミックグリーンシートの厚みが６μｍ以下とされたとき、ビアホール導体において導通不良を全く生じないようにすることができた。
【００６５】
以上、この発明を、図示した実施形態、特に図３ないし図５に示した積層セラミックコンデンサ１の製造方法に関連して説明したが、図示の積層セラミックコンデンサ１以外の積層セラミックコンデンサの製造方法、あるいは他の積層セラミック電子部品の製造方法に対しても、この発明を等しく適用することができる。
【００６６】
【発明の効果】
以上のように、この発明によれば、この順序で積層される第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意し、第１および第２のセラミックグリーンシートに、それぞれ、ビアホール導体を設けるための第１および第２の貫通孔を形成し、第１のセラミックグリーンシートについては、第１の導体膜に接続されない第２のビアホール導体のための第１の貫通孔には導電性ペーストを充填せず、第１の導体膜に接続される第１のビアホール導体のための第１の貫通孔に導電性ペーストを充填し、他方、第２のセラミックグリーンシートについては、第２の導体膜に接続されない第１のビアホール導体のための第２の貫通孔には導電性ペーストを充填せず、第２の導体膜に接続される第２のビアホール導体のための第２の貫通孔に導電性ペーストを充填し、第１、第２および第３のセラミックグリーンシートの各々の一方主面上に、それぞれ、導電性ペーストを付与することによって、第１、第２および第３の導体膜を形成し、これら第１、第２および第３のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって、生の積層体を作製し、この生の積層体を積層方向にプレスすることによって、複数のセラミックグリーンシート間の密着性を高めるとともに、第１の貫通孔に充填された導電性ペーストの一部を第２の貫通孔内に流入させ、第１の導体膜と第３の導体膜とを互いに接続する第１のビアホール導体を形成するようにし、また、第２の貫通孔に充填された導電性ペーストの一部を第１の貫通孔内に流入させている。
【００６７】
したがって、第１のセラミックグリーンシートの一方主面上において、第１の導体膜に接続されない第２のビアホール導体に張出部を生じさせることなく、第１の貫通孔内に導電性ペーストを付与することができ、また、第２のセラミックグリーンシートの一方主面上において、第２の導体膜に接続されない第１のビアホール導体に張出部を生じさせることなく、第２の貫通孔内に導電性ペーストを付与することができる。そのため、第１および第２の導体膜には、それぞれ、上述の第２および第１のビアホール導体に対して電気的に絶縁されるように、第２および第１のビアホール導体との間にギャップを形成するための開口が形成されることになるが、この開口の大きさを、張出部が存在しない分、小さくすることができる。その結果、第１および第２の導体膜の有効面積が、これに対して電気的に絶縁されるべき第２および第１のビアホール導体の貫通によって減少する度合いを低くすることができる。
【００６８】
この発明において、第１のセラミックグリーンシートの一方主面上に導電性ペーストを付与することによって第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施されると、専ら第１の貫通孔に導電性ペーストを充填するための工程を省略することができ、工程数の削減を図ることができる。
【００６９】
この発明において、第２のセラミックグリーンシートの厚みを、１３μｍ以下としたり、さらには１１μｍ以下としたりして、より薄くすれば、プレスすることによって、第２の貫通孔内への導電性ペーストの流入による、第２の貫通孔への導電性ペーストの充填をより確実に行なうことができる。
【００７０】
また、前述したように、第１の導体膜を形成する工程と同時に、第１の貫通孔に導電性ペーストを充填する工程が実施される場合には、第１および第２のセラミックグリーンシートの各厚みを、６μｍ以下とすることにより、第１の導体膜を形成したとき、第１の貫通孔に導電性ペーストを確実に充填することができるとともに、プレスすることによって、第１の貫通孔に充填された導電性ペーストの一部を第２の貫通孔内に流入させ、第２の貫通孔を導電性ペーストで充填した状態を確実に得ることができる。
【００７１】
また、この発明が、積層体の内部に、特定のセラミック層を介して互いに対向する複数対の第１および第２の内部電極が設けられるとともに、第２の内部電極に対して電気的に絶縁されかつ第１の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第１の貫通導体、および、第１の内部電極に対して電気的に絶縁されかつ第２の内部電極に電気的に接続された状態で、特定のセラミック層を貫通する複数の第２の貫通導体がそれぞれ設けられる、積層セラミックコンデンサの製造方法に適用され、第１の内部導体が、前述した第１または第３の導体膜によって与えられ、第２の内部電極が、前述した第２の導体膜によって与えられ、第１および第２の貫通導体が、第１および第２のビアホール導体によって与えられるとき、前述した第１および第２の導体膜の有効面積の減少の度合いを低くすることができるという効果を、取得静電容量の低下の度合いを低くすることができるという効果に結び付けることができる。
【００７２】
したがって、積層セラミックコンデンサの低ＥＳＬ化のために、貫通導体の間隔を短くしたり、その数を増やしたりしても、取得静電容量の低下をそれほど招かないようにすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態を説明するためのもので、図３ないし図５に示した積層セラミックコンデンサ１に備える積層体３を得るために用意される代表的な３つのセラミックグリーンシート３１〜３３を示す断面図である。
【図２】この発明の他の実施形態を説明するための図１に相当する図である。
【図３】この発明にとって興味ある積層セラミックコンデンサ１の内部構造を、第１の内部電極４が通る断面をもって示す平面図である。
【図４】図３に示した積層セラミックコンデンサ１の内部構造を、第２の内部電極５が通る断面をもって示す平面図である。
【図５】図３および図４に示した線Ｖ−Ｖに沿う積層セラミックコンデンサ１の図解的断面図である。
【図６】図３ないし図５に示した積層セラミックコンデンサ１に備える積層体３を製造するための従来の方法を説明するための図１に相当する図である。
【符号の説明】
１  積層セラミックコンデンサ
２  セラミック層
３  積層体
４  第１の内部電極
５  第２の内部電極
６  第１の貫通導体
７  第２の貫通導体
８，９  ギャップ
１０  第１の外部端子電極
１１  第２の外部端子電極
３１  第１のセラミックグリーンシート
３２  第２のセラミックグリーンシート
３３  第３のセラミックグリーンシート
３４  第１の貫通孔
３５  第２の貫通孔
３６  第３の貫通孔
３７  導電性ペースト
３９  張出部
４０  第１の導体膜
４１  第２の導体膜
４２  第３の導体膜
４３  開口
４４  ギャップ
【図１】
0003636081.tif 000004
【図２】
0003636081.tif 000005
【図３】
0003636081.tif 000006
【図４】
0003636081.tif 000007
【図５】
0003636081.tif 000008
【図６】
0003636081.tif 000009