(57)【特許請求の範囲】
【請求項１】
電圧をパッドを介して集積回路に供給するための回路構成であって、該パッド（２；５０）は該集積回路上のシュミットトリガー（９；６０）の入力に接続され、そして該集積回路を構成するために提供され、該集積回路は電圧供給を目的として複数の供給電圧（１０、１１；６３、６４）を有し、
該パッド（２；５０）はそれぞれのスイッチ（４；５３）を介してそれぞれの供給電圧（１０；６３）に接続され、該スイッチ（４、５；５３、５４）は少なくとも１つのオンチップ制御信号（１２；６６）によって制御される制御回路（６〜８；５７〜５９）によってスイッチオンまたはオフされることを特徴とする、回路構成。
【請求項２】
請求項１に記載される回路構成であって、前記制御回路（８；５７−５９）はそれぞれの前記駆動回路（６、７；５７、５８）を介して、スイッチ（４、５；５３、５４）をスイッチオンまたはオフにし、該駆動回路（６、７；５７、５８）の入力は前記パッド（２）に接続されることを特徴とする、回路構成。
【請求項３】
請求項２に記載の回路構成であって、前記駆動回路（６、７；５７、５８）の出力が、それぞれの抵抗器（Ｒ）を介して供給電圧（１０、１１；６３、６４）の１つに接続されることを特徴とする、回路構成。
【請求項４】
請求項２または３のいずれかに記載の回路構成であって、前記スイッチ（４、５；５３、５４）がパワートランジスタとして実施されることを特徴とする、回路構成。
【請求項５】
請求項１〜４のいずれか１項に記載の回路構成であって、前記集積回路が前記第１の供給電圧（１０；６３）および前記第２の供給電圧（１１；６４）ならびに前記第１のスイッチ（４；５３）および前記第２のスイッチ（５；５４）を有し、該第１のスイッチ（４；５３）は、前記パッド（２；５０）を該第１の供給電圧（１０；６３）に、そして該第２のスイッチ（５；５４）は該パッド（２；５０）を該第２の供給電圧に接続することを特徴とする、回路構成。
【請求項６】
請求項５に記載の回路構成であって、第３トランジスタ（５１）の負荷経路および第４トランジスタ（５２）の負荷経路を介して、前記パッド（５０）が前記第１の供給電圧（６３）および前記第２の供給電圧（６４）にそれぞれ接続され、該第３トランジスタ（５１）の制御端子は該第１の供給電圧（６３）に接続され、該第４トランジスタ（５２）の制御端子は該第２の供給電圧（６４）に接続されることを特徴とする、回路構成。
【請求項７】
請求項６または７のいずれかに記載の回路構成であって、前記第１および第２のトランジスタ（５３−５４）はＭＯＳトランジスタとして実施されることを特徴とする、回路構成。
【請求項８】
請求項６または７のいずれかに記載の回路構成であって、前記第１および第２のトランジスタ（５３−５４）はバイポーラトランジスタとして実施されることを特徴とする、回路構成。
【請求項９】
パッド（２；５０）を介して電圧を集積回路に供給し、かつ構成する方法であって、電圧は該パッド（２；５０）に存在し、請求項１に記載の集積回路上のパッドを介して該集積回路に電圧を供給するための回路構成を提供し、かつ電圧は、該集積回路の構成および該集積回路への電圧の供給のために機能することを特徴とする、方法。
【発明の詳細な説明】
【０００１】
本発明は、請求項１の前提部による、電圧をパッドを介して集積回路に供給するための回路構成に関し、また請求項９の前提部による、電圧をパッドを介して集積回路に供給し、かつ構成するための方法に関する。
【０００２】
集積回路の開発における最も重要な目的の１つは、貴重なチップ面積を節約することである。集積回路が小さいほど、製造中の１ウェハ当たりの有効な歩留りが高くなる。集積回路を内蔵するチップ筐体はさらなるコスト要因である。この場合、筐体のタイプは原則的に集積回路のパッドまたは端子の数によって決定される。したがって、安価なチップ筐体を使用し得るために、集積回路の開発中にパッドを節約するための努力がなされる。
【０００３】
マイクロプロセッサまたは複雑なマイクロコントローラなどの複雑な集積回路においては、存在するパッドの多くが電圧を供給することのみを目的として提供される。しかし、電圧供給を目的としたパッドのいくつかが、安価な筐体の都合に合わせて省かれた場合、電圧供給用の残りのパッドを介しての電流供給量が過度に減少する恐れがあるために、機能障害のリスクが高まり、さらにチップがＥＭＣ（電磁場適合性）のために外部の干渉に対してより影響を受けやすくなり、かつ、さらには、チップ自体がより大きな範囲で広がり、そしてこのために電子系統における他のチップまたはコンポーネントを干渉し得る。機能パッドまたはテスト用に提供されるパッドも同様に、まれにではあるが省かれることがある。
【０００４】
したがって、本発明の目的は、前述の不利な点を容認することなく、集積回路における電圧供給用パッドの節約を可能にする回路と方法の仕様を定めることである。
【０００５】
本発明の目的は請求項１の特徴を有するパッドを介して、集積回路に電圧を供給するための回路構成、および請求項９の特徴を有するパッドを介して電圧を集積回路に供給し、かつ構成する方法によって達成される。従属請求項は、本発明の好適な改良点に関する。
【０００６】
本発明は、パッドを介して電圧を集積回路に供給するための回路構成に関するものであって、パッドは集積回路上のシュミットトリガーの入力に接続され、そして集積回路を構成するために提供され、その集積回路は電圧供給を目的として複数の供給電圧を有する。本発明によると、そのパッドはそれぞれのスイッチを介してそれぞれの供給電圧に接続され、かつそのスイッチは少なくとも１つのオンチップ制御信号によって制御される制御回路によってスイッチオンまたはオフされる。
【０００７】
多くの集積回路、とりわけ非常に複雑な集積回路において、集積回路を構成するためにいくつかのパッドが提供される。例において、これらのパッドを介して特定の動作モードが設定され得るか、または集積回路が特定のモジュールをテストするためのテストモードに切り替えられ得る。一つの電子システムにおいて、これらのパッドは集積回路の動作中、常に集積回路の供給電圧に接続される。したがって、集積回路を構成するために実際に使われているこれらのパッドは、電圧供給のためにも使用され得る。このことによってパッドの実際の機能が損なわれるのではなく、保持される。しかしながら、集積回路には、構成することを目的として存在するパッドを介してのみ電圧が供給され得る。この目的のために、本発明によると集積回路上には、パッドを集積回路の供給電圧のうちの一つとその都度接続するスイッチがある。このことは有利なことに、電圧供給のためのパッドが節約できるということを意味する。
【０００８】
好適には、制御回路はスイッチをそれぞれの駆動回路を介してスイッチオンまたはスイッチオフにする。この駆動回路の入力は、パッドと直接に接続されている。そのためには、制御回路が、スイッチを切り替えるために、パッドに存在する電圧を使用する駆動回路を遮断または解除する。
【０００９】
駆動回路の出力は、好適には、集積回路上の供給電圧の一つにそれぞれの抵抗器を介して接続されている。これは引っ張り機能（Ｐｕｌｌ−Ｆｕｎｋｔｉｏｎ）を生じさせるので、駆動回路はオフの場合でも、駆動出力は所定の電位であり、かつスイッチは所定の方法でスイッチオンまたはオフにされる。
【００１０】
とりわけ、スイッチはパワートランジスタとして実施される。集積回路にパッドを介して十分な電流を供給するために、パワートランジスタはパッドを介する高電流にとりわけ適切である。対照的に、単一のトランジスタはパッドを介した起こり得る供給電流を制限するのみである。
【００１１】
発明の１つの実施形態において、集積回路は好適には、第１の供給電圧および第２の供給電圧ならびに第１のスイッチおよび第２のスイッチを有する。第１のスイッチはパッドを第１の供給電圧に接続し、第２のスイッチはパッドを第２の供給電圧に接続する。現在、多くの集積回路に、例えば５Ｖおよび０Ｖといった２つの供給電圧が供給され、この場合は、発明の実施のためには、スイッチが正確に２個要求され、これらのスイッチは、例えばパッドを５Ｖおよび０Ｖに接続する。
【００１２】
パッドは好適には、第３のトランジスタの負荷経路および第４のトランジスタの負荷経路を介して、第１の供給電圧および第２の供給電圧それぞれに接続される。第３のトランジスタの制御端子は第２の供給電圧と、そして第４のトランジスタの制御端子は第１の供給電圧と接続されている。本発明の実施形態において、パッドの「フローティング」は回避され、パッドは外部電圧が存在しない限り、所定の電位にある。
【００１３】
とりわけ、第１および第２のトランジスタは、ＭＯＳトランジスタとして実施される。この実施形態は、集積回路がＭＯＳテクノロジーのみを用いて製造される場合に有利である。あるいは、第１および第２のトランジスタはバイポーラトランジスタとして実施され得る。集積回路がＢｉＣＭＯＳ技術を用いて製造される場合、バイポーラトランジスタは電流電源としてとりわけ適切であり、かつ非常に大きな電流に対応できるので、この実施形態は適切である。
【００１４】
本発明は、さらに、パッドを介して電圧を集積回路に供給し、かつ構成する方法に関し、この場合、電圧はパッドに存在する。本発明によると、この方法においては、請求項１に記載される集積回路上のパッドを介して集積回路に電圧を供給するための回路構成が提供される。電圧は、集積回路の構成および集積回路への電圧供給のための両方として機能する。さらなる本発明の利点および可能な用途は、図面に関係付けた以下の実施例の説明から明らかである。
【００１５】
図１は、集積回路の詳細図である。図は、例えば５Ｖを流す第１の供給電圧線１０を用いて、電圧を集積回路に供給するための第１のパッド、集積回路を構成するための第２のパッド、および集積回路を例えば０Ｖの電位を有する基準接地電位線１１に接続するための第３のパッドを示す。
【００１６】
第２のパッドはシュミットトリガー９に接続され、このシュミットトリガーの出力信号１３は集積回路の構成のために機能する。この場合、シュミットトリガー９は、第２のパッド上に存在する電圧から、集積回路におけるさらなる処理に適したロジックレベルを発生させる。さらに、シュミットトリガー９は、パッド２における干渉電圧をフィルタリングにより除去する。
【００１７】
第２のパッドは、第１のスイッチ４を介して第１の供給電圧線１０と接続される。さらに、第２のスイッチ５は、第２のパッドを基準接地電位線１１に接続する。
【００１８】
第１のスイッチ４は、最初のトライステートインバーター６によって駆動される。第２のスイッチ５は、第２のトライステートインバーター７によって駆動される。第１のトライステートインバーター６および第２のトライステートインバーター７は、制御回路８によって、オンまたはオフにされる。制御回路８は、オンチップシグナル１２、例えばＲＥＳＥＴシグナルによって駆動される。第１のトライステートインバーター６および第２のトライステートインバーター７の入力は、第２のパッド２と接続される。第１のトライステートインバーター６および第２のトライステートインバーター７の出力はそれぞれ、抵抗器Ｒを介して、供給電圧線１０および基準接地電位線１１と接続される。
【００１９】
回路構成の動作中、例えば、構成目的の５Ｖの外部電圧が、第２のパッド２において存在する。この場合、外部電圧は構成のためだけでなく、５Ｖを用いた集積回路の電圧供給にも使用され得る。制御回路８は、２個のトライステートインバーター６および７をオンにする。外部電圧は、二つのトライステートインバーター６および７の入力において存在する。トライステートインバーター６および７の両方が電圧を反転し、反転された電圧を第１のスイッチ４および第２のスイッチ５のそれぞれに供給する。第１のスイッチ４の入力は、第２のスイッチ５の入力に対して反転されるので、第１のスイッチ４のみのスイッチがオンになり、そして第２のスイッチ５は開放のままである。結果的に、第２のパッド２は供給電圧線１０と接続され、そして外部電圧は第２のパッド２と第１のスイッチ４を介して、５Ｖを集積回路に供給する。集積回路が、第２のパッド２を介して供給されるようには意図されない場合、制御回路８は、２つのトライステートインバーター６および７をオフにする。この場合、抵抗器Ｒは、第１の供給電圧および基準接地電位が、第１のスイッチ４および第２のスイッチ５のそれぞれの入力において存在するという効果を有する。その後、両方のスイッチは開放となり、第２のパッドと供給電圧線および基準接地電位線との間の接続は切断される。
【００２０】
図２は、同様に集積回路の詳細図を示す。第１のパッド６１は、例えば、５Ｖを流す第１の供給電圧線６３を用いて集積回路に電圧を供給するために機能する。集積回路は、第３のパッド６２を介して基準接地電位と接続される。そのためには、第３のパッドは、集積回路上の基準接地電位線６４と接続される。第２のパッド５０は、集積回路の構成のために機能する。
【００２１】
第２のパッドは、シュミットトリガー６０と接続され、シュミットトリガー６０の出力信号６５は集積回路の内部モジュールに転送され、そこで集積回路の特定の動作モードを設定する。この場合、シュミットトリガー６０は、第２のパッド５０にある電圧から、集積回路上で使用されるロジックレベルうちの一つに対応するロジックレベルを発生させる。さらに、シュミットトリガー６０は、第２のパッド５０にある干渉電圧をフィルタリングして除去する。独国特許明細書ＤＥ  ４４  ２７  ０１５  Ｃ１において開示される回路は、とりわけシュミットトリガーとして適切である。
【００２２】
第２のパッド５０は、第１のｐ−チャネルＭＯＳトランジスタ５３の負荷経路を介して第１の供給電圧線６３と接続される。さらに、第１のｎ−チャネルＭＯＳトランジスタ５４の負荷経路は、第２のパッド５０を基準接地電位線６４に接続する。第１のｐ−チャネルＭＯＳトランジスタ５３および第１のｎ−チャネルＭＯＳトランジスタ５４は、電流を第２のパッド５０を介して集積回路に供給するために、パワートランジスタとして設計される。
【００２３】
第１のｐ−チャネルＭＯＳトランジスタ５３は、ＮＡＮＤゲート５７によって駆動される。第１のｎ−チャネルＭＯＳトランジスタ５４は、ＮＯＲゲート５８によって駆動される。ＮＡＮＤゲート５７の第１の入力は、集積回路の「イネーブル」信号６６によって駆動される。さらに「イネーブル」信号６６は、インバーター５９を介してＮＯＲゲート５８の最初の入力を駆動する。ＮＡＮＤゲート５７およびＮＯＲゲート５８の第２入力は、第２のパッド５０と接続されている。「イネーブル」信号６６がロジック０の場合、電圧供給は第２のパッド５０を介してオフになる。
【００２４】
第２のｐ−チャネルＭＯＳトランジスタ５１または第２のｎ−チャネルＭＯＳトランジスタ５２の負荷経路も同様に、第２のパッド５０を対応する供給電圧線に接続する。第２のｐ−チャネルＭＯＳトランジスタ５１が回路に配置される場合、第２のｐ−チャネルＭＯＳトランジスタ５１のゲートは、基準接地電位線６４と接続されるので、第２のｐ−チャネルＭＯＳトランジスタ５１は常にスイッチオンであり、そして第２のパッド５０を所定の電位にする。第２のｎ−チャネルＭＯＳトランジスタ５２が回路内に存在する場合、第２のｎ−チャネルＭＯＳトランジスタ５２のゲートは、基準接地電位線６３と接続されるので、第２のｐ−チャネルＭＯＳトランジスタ５２は常にスイッチオンであり、そして第２のパッド５０を所定の電位にする。言い換えると、ｐ−チャネルＭＯＳトランジスタ５１およびｎ−チャネルＭＯＳトランジスタ５２は、回路内で同時に組み込まれることはなく、むしろ基本の状態を設定することのみが意図される。したがって、シュミットトリガー６０のために正のデフォルト値が必要な場合、ｐ−チャネルＭＯＳトランジスタ５１が使用される。それ以外の場合は、シュミットトリガー６０の負のデフォルト値のためには、チャネルＭＯＳトランジスタ５２が使用される。トランジスタ５１および５２は同時に１つの回路に存在するようなことはないが、これら二つの異型を扱うために、両方のトランジスタ５１，５２が図２に挿入される。
【００２５】
第３のｎ−チャネルＭＯＳトランジスタ５５のゲートおよび第３のｐ−チャネルＭＯＳトランジスタ５６のゲートは、ＮＡＮＤゲート５７およびＮＯＲゲート５８の出力にそれぞれ接続される。そして、どちらの場合もキャパシタンスを形成する。これは、一方で第１のｐ−チャネルＭＯＳトランジスタ５３および第１のｎ−チャネルＭＯＳトランジスタ５６のスイッチオンをそれぞれ遅延し、他方でミラーキャパシタンスとして、供給線６３または６４の内部干渉／電圧スパイクの正のフィードバックをパワートランジスタ５３および５４のゲートへそれぞれ生じさせる。ここでミラーキャパシタンスとしての効果は、主に期待された効果である。この結果、パワートランジスタは、さらに大きい程度まで動作状態にされ、そのＲＤＳｏｎをさらに低減するので、内部干渉／電圧スパイクはさらに減衰する。第３のｐ−チャネルＭＯＳトランジスタ５６および第３のｎ−チャネルＭＯＳトランジスタ５５の負荷経路は、基準接地電位線６４および供給電圧線６３とそれぞれ並列に接続され、そしてミラーキャパシタンスとして作用する。
【００２６】
集積回路が、第１のパッド６１および第３のパッド６２のそれぞれを介して、供給電圧および基準接地電位と接続される場合、「イネーブル」信号６６は、まずロジック０であり、そして第１のｐ−チャネルＭＯＳトランジスタ５３および第１のｎ−チャネルＭＯＳトランジスタ５４がオフになる。このように第２パッド５０は、集積回路を構成するためだけに機能する。集積回路が動作を開始するとすぐに、「イネーブル」信号６６はロジック１に変わる。第２のパッド５０における外部電圧にしたがってどのロジックレベルが存在するかによって、ＮＡＮＤゲート５７の出力がロジック０（第２のパッド５０におけるロジックレベルは１！）に変化し、かつＮＯＲゲート５８の出力はロジック０に変化するか、またはＮＡＮＤゲート５７の出力がロジック１（第２のパッド５０におけるロジックレベルは０！）に変化し、かつＮＯＲゲート５８の出力がロジック１に変化する。第１のｐ−チャネルＭＯＳトランジスタ５３はオンで、かつ第１のｎ−チャネルＭＯＳトランジスタ５４はオフであり、または第１のｐ−チャネルＭＯＳトランジスタ５３はオフで、かつ第１のｎ−チャネルＭＯＳトランジスタ５４はオンである。同時に、第２のパッド５０における外部電圧はシュミットトリガー６０を介して集積回路の評価のために転送される。
【００２７】
開示された回路構成は、電圧供給目的にだけ使用され得るのではなく、例えば５０Ωの同軸線の終端を形成するパッドにも適切である。この場合、終端が原因で消費されたエネルギーは、電圧供給のために利用され得る。このためには、回路構成を、終端化される線が常に真のかつ一定の終端抵抗とみなせるように拡張しなければならない。そして、この抵抗の前後で低下する電圧はオンチップ電圧供給のために使用され得る。
【図面の簡単な説明】
【図１】パッドを介して電圧を集積回路に供給するための回路構成の基本的な実施形態を示す。
【図２】ＭＯＳ技術を用いて、パッドを介して電圧を集積回路に供給するための回路構成の実用的な具体例を示す。
【図１】
0003616764.tif 000002
【図２】
0003616764.tif 000003