(57)【特許請求の範囲】
【請求項１】
基板上に、複数の表面伝導型電子放出素子が接続された共通配線を複数有する電子源の製造方法であって、
(1)複数の共通配線の各々に接続された複数の導電性薄膜に通電して表面伝導型放出素子の電子放出部を形成するフォーミング工程と、
前記フォーミング工程の後に行われる、
(2)有機化合物が存在する雰囲気で、１つの共通配線に片側から電圧を印加する第１電圧印加工程と、
(3)前記第１電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第１電流測定工程と、
(4)前記共通配線の片側から、前記雰囲気で再度電圧を印加する第２電圧印加工程とを有し、
前記第２電圧印加工程では、
Ｖac'＝Ｖac＋ｒdk×Ｉfkにより決定された電圧を印加することを特徴とする電子源の製造方法。但し、Ｖacは初期電圧値、Ｉfkはｋ番目の共通配線を流れる電流値、ｒdkは、ｋ番目の共通配線の引き出し配線抵抗である。
【請求項２】
基板上に、複数の表面伝導型電子放出素子が接続された共通配線を複数有する電子源の製造方法であって、
(1)複数の共通配線の各々に接続された複数の導電性薄膜に通電して表面伝導型放出素子の電子放出部を形成するフォーミング工程と、
前記フォーミング工程の後に行われる、
(2)有機化合物が存在する雰囲気で、１つの共通配線に両側から電圧を印加する第１電圧印加工程と、
(3)前記第１電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第１電流測定工程と、
(4)前記共通配線の両側から、前記雰囲気で再度電圧を印加する第２電圧印加工程とを有し、
前記第２電圧印加工程では、
Ｖac'＝Ｖac＋Ｉf×Ｒd／２
により決定された電圧を印加することを特徴とする電子源の製造方法。但し、Ｖacは初期電圧値、Ｉfは共通配線を流れる電流値、Ｒdはその共通配線の引き出し配線抵抗である。
【請求項３】
(5)前記第２電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第２電流測定工程と、
(6)前記第２電流測定工程で測定された前記電流値と前回の前記第１或は第２電流測定工程で測定された電流値との差分が所定値以下でないとき前記工程(4)を実行し、前記差分が所定値以下になるまで前記工程(4)乃至(6)を前記共通配線のそれぞれに対して繰返し実行する工程を更に有することを特徴とする請求項１又は２に記載の電子源の製造方法。
【請求項４】
前記複数の表面伝導型放出素子はマトリクス状に配線されており、前記共通配線は行方向配線又は列方向配線であることを特徴とする請求項３に記載の電子源の製造方法。
【請求項５】
基板上に、梯子型に配線された複数の表面伝導型電子放出素子が接続された複数の共通配線を有する電子源の製造方法であって、
(1)前記複数の共通配線の各々に接続された複数の導電性薄膜に通電して表面伝導型放出素子の電子放出部を形成するフォーミング工程と、
前記フォーミング工程の後に行われる、
(2)有機化合物が存在する雰囲気で、１つの共通配線に電圧を印加する第１電圧印加工程と、
(3)前記第１電圧印加工程で電圧が印加された前記共通配線を流れる電流値を測定する電流測定工程と、
(4)前記第１電圧印加工程で電圧が印加された共通配線に、前記雰囲気で再度電圧を印加する第２電圧印加工程とを有し、
前記第２電圧印加工程では、
Ｖac'k＝Ｖac＋（ｒdk＋ｒdk'）×Ｉfk
により決定された電圧を印加することを特徴とする電子源の製造方法。但し、Ｖacは初期電圧値、Ｉfkはｋ番目の共通配線を流れる電流値、ｒdk，ｒdk'はｋ番目の共通配線の引き出し配線抵抗である。
【請求項６】
前記工程(6)では、マトリクス配線された複数の行方向配線の内、１本の行方向配線に対して前記工程(4)乃至(6)を繰返し実行することを特徴とする請求項４に記載の電子源の製造方法。
【請求項７】
前記工程(6)では、マトリクス配線された複数の行方向配線に対して、順次電圧を印加する行方向配線を切り換えて前記工程(4)乃至(6)を繰返し実行することを特徴とする請求項４に記載の電子源の製造方法。
【請求項８】
複数の表面伝導型放出素子が複数の列方向配線と複数の行方向配線とによりマトリクス状に配線された電子源と、前記電子源より放出される電子により画像を形成する画像形成部材と、画像信号に応じて前記列方向配線に電圧を印加する電圧印加手段と、前記行方向配線を順次選択して駆動する電圧印加手段と、を有する画像形成装置であって、
前記電子源は、請求項１乃至７のいずれか１項に記載の方法により製造されることを特徴とする画像形成装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の表面伝導型放出素子を配置した電子源の製造方法及び該電子源を用いた画像形成装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）などが知られている。
【０００３】
ＦＥ型の例としては、例えば、Ｗ．  Ｐ．  Ｄｙｋｅ  ＆  Ｗ．  Ｗ．  Ｄｏｌａｎ，“Ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ”，  Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，  ８，  ８９  （１９５６）や、或は、Ｃ．  Ａ．  Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ  ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  ｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  ４７，  ５２４８  （１９７６）などが知られている。
【０００４】
また、ＭＩＭ型の例としては、例えば、Ｃ．  Ａ．  Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ  ｏｆ  ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ，  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  ３２，６４６  （１９６１）などが知られている。
【０００５】
表面伝導型放出素子としては、例えば、Ｍ．  Ｉ．  Ｅｌｉｎｓｏｎ，  Ｒａｄｉｏ  Ｅ−ｎｇ．  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，  １０，  １２９０，  （１９６５）や、後述する他の例が知られている。
【０００６】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン（Ｅｌｉｎｓｏｎ）等によるＳｎＯ２薄膜を用いたものの他に、Ａｕ薄膜によるもの［Ｇ．  Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ”，  ９，３１７  （１９７２）］や、Ｉｎ２Ｏ３／ＳｎＯ２薄膜によるもの［Ｍ．  Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．  Ｇ．  Ｆｏｎｓｔａｄ：”ＩＥＥＥ  Ｔｒａｎｓ．  ＥＤ  Ｃｏｎｆ．”，５１９  （１９７５）］や、カーボン薄膜によるもの［荒木久  他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００７】
これらの表面伝導型放出素子の素子構成の典型的な例として、図２４に前述のＭ．  Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００８】
Ｍ．  Ｈａｒｔｗｅｌｌらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００９】
上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１０】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１１】
特に画像表示装置への応用としては、例えば本願出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。このような表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１２】
発明者らは、上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の表面伝導型放出素子の製造を試みてきた。さらに多数の表面伝導型放出素子を配列したマルチ電子源、ならびにこのマルチ電子源を応用した画像表示装置について研究を行ってきた。
【００１３】
発明者らは、例えば図２５に示す電気的な配線方法によるマルチ電子源の製造を試みてきた。ここでは表面伝導型放出素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子源である。
【００１４】
図中、４００１は表面伝導型放出素子を模式的に示したもの、４００２は行方向配線、４００３は列方向配線である。行方向配線４００２および列方向配線４００３は、実際にはそれぞれ有限の電気抵抗を有するものであるが、図においては配線抵抗４００４および４００５として示されている。上述のような配線方法を、ここでは単純マトリクス配線と呼ぶ。なお、図示の便宜上、６×６のマトリクスで示しているが、マトリクスの規模はむろんこれに限ったわけではなく、例えば画像表示装置用のマルチ電子源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。
【００１５】
このように表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の電子ビームを出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。例えば、マトリクスの中の任意の１行の表面伝導型放出素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖｓを印加し、これと同時に非選択の行の行方向配線４００２には非選択電圧Ｖｎｓを印加する。これと同期して列方向配線４００３に電子ビームを出力するための駆動電圧Ｖｅを印加する。この方法によれば、配線抵抗４００４および４００５による電圧降下を無視すれば、選択する行の表面伝導型放出素子には電圧（Ｖｅ−Ｖｓ）が印加され、また非選択行の表面伝導型放出素子には電圧（Ｖｅ−Ｖｎｓ）が印加される。これら電圧Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧値に設定すれば、選択された行の表面伝導型放出素子だけから所望の強度の電子ビームが出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【００１６】
従って、表面伝導型放出素子を単純マトリクス配線したマルチ電子源にはいろいろな用途が考えられており、例えば画像情報に応じた電圧信号を適宜印加すれば、画像表示装置用の電子源として応用できるものと期待される。
【００１７】
一方、発明者らは表面伝導型放出素子の特性を改善するための研究を鋭意行った結果、製造工程において通電活性化処理を行うことが効果的であることを見いだした。
【００１８】
表面伝導型放出素子の電子放出部を形成する際には、導電性薄膜に電流を流して該薄膜を局所的に破壊もしくは変形もしくは変質させて亀裂を形成する処理（通電フォーミング処理）を行う。この後さらに通電活性化処理を行うことにより電子放出特性を大幅に改善することが可能である。即ち、通電活性化処理とは、通電フォーミング処理により形成された電子放出部に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。例えば、適宜の分圧の有機物が存在し、全圧が１０のマイナス４乗〜１０のマイナス５乗［ｔｏｒｒ］の真空雰囲気中において、電圧パルスを定期的に印加することにより、電子放出部の近傍に単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれか、もしくはその混合物を５００［オングストローム］以下の膜厚で堆積させる。但し、この条件はほんの一例であって、表面伝導型放出素子の材質や形状により適宜変更されるべきであるのは言うまでもない。
【００１９】
この様な処理を行うことにより、通電フォーミング直後と比較して、同じ印加電圧における放出電流を、典型的には１００倍以上増加させることが可能である（なお、通電活性化終了後には、真空雰囲気中の有機物の分圧を低減させるのが望ましい）。
【００２０】
従って、上述の多数の表面伝導型放出素子を単純マトリクス配線したマルチ電子源を製造する際においても、各素子に通電活性化処理を行うのが望ましいことは言うまでもない。
【００２１】
このような通電活性化工程を付加することで、表面伝導型放出素子の電子放出特性の安定化が計られたが、これを単純マトリクス配線などのマルチ表面伝導型放出素子に適用した場合には、さらに以下のような問題点が発生した。
【００２２】
【発明が解決しようとする課題】
単純マトリクス配線されたｍ行ｎ列の表面伝導型放出素子の通電活性化工程において、２行目の素子を通電活性化する時の等価回路を図２６に示す。またこのとき電圧が印加されている２行目のみに注目した等価回路を図２７（ａ）に示す。本図のように単純マトリクス配置の場合、素子間にはｒ１〜ｒｎ−１の配線抵抗が存在しており、さらに行配線毎に、各行配線の両端から通電するための引き出し配線抵抗ｒｄ２が存在することが分かる。
【００２３】
図２８は、２行目が活性化されていくにつれて増加する素子電流Ｉｆと放出電流Ｉｅの様子を示す図である。図において、４０１は素子電流を示し、４０２は放出電流を示している。この図に示すように、活性化時には、１行の素子に流れる電流値Ｉｆも、これによる放出電流Ｉｅも時間とともに増加していく。つまり活性化の初期状態で素子電流Ｉｆはほとんど流れていないため、その行方向配線上における電圧降下がほとんど生じない。この場合には、１行の配線上の素子に印加される電圧の分布は図２７（ｂ）の４１０に示すようになる。しかし各素子の活性化が進行するに連れて素子電流Ｉｆが流れるようになるため、行方向配線における電圧降下が生じ、活性化終了時には図２７（ｂ））の４１１に示すようになる。この電圧降下は図２７（ｂ）に示した様に、引き出し配線部の抵抗ｒｄ２によるものと、素子間の配線抵抗ｒ１乃至ｒｎ−１によるものに分けられる。ここで引き出し配線のパターンは接続される配線、プローブ等のピッチ、形状等に合わせて柔軟に設計される場合が多く、各々の行配線によって異なっている場合がほとんどである。これは画像形成装置として高精細、多画素化が進むに連れて顕著になり、各行配線における引き出し配線抵抗ｒｄ１，ｒｄ２，…，ｒｄｍは、それぞれ異なった値になると考えられる。この様な場合、２行目の引き出し配線抵抗ｒｄ２よりも抵抗値が高い行配線における活性化終了時の電圧分布は図２７（ｂ）の４１２に示すようになる。このように引き出し配線抵抗の違いによって活性化時の素子印加電圧が行毎に異なることになり、その結果、活性化処理時の素子特性がそれぞれ異なることになる。従って、このような単純マトリクス電子源を画像形成装置の電子源として用いた場合には、各行毎の輝度のばらつきが生じるという問題があった。
【００２４】
このような問題は図２９に示すような梯子状に配線した表面伝導型放出素子を多数並べたもの（以降、梯子型配線と呼ぶ）についても発生した。これについて図３０を参照して説明する。図２９は梯子型配線された表面伝導型放出素子の１行目の素子群に活性化電圧を印加して活性化を行っている模式図であり（行配線の片側から電圧を印加している）、このときの等価回路図を示したのが図３０（ａ）である。このように梯子型配線に片側から活性化電圧を印加した場合は、電源電圧投入端と、グラウンド接続端の両方に引き出し配線抵抗ｒｄ１，ｒｄ１’が入ることになる。これにより電源投入側配線の電位分布は初期的には図３０（ｂ）の４２０に示すようになり、活性化終了時には４２１のように、またグラウンド接続側配線の電位分布は同様に４２２，４２３に示すようになる。従って、その行の各素子に印加される電圧はそれぞれ４２０で示す電圧値と４２３で示す電圧値との差、また４２１で示す電圧値と４２２で示す電圧値との差になり、前述のマトリクス配線素子の場合と同様に、引き出し配線部の抵抗は各行によって異なるため活性化処理時に印加される電圧が各素子毎に一様でなくなり、各行毎の素子特性が異なってしまい、各行毎の輝度のばらつきが生じるという不都合があった。
【００２５】
本発明は上記従来例に鑑みてなされたもので、フォーミング処理後の表面伝導型放出素子の活性化処理において、複数の表面伝導型放出素子を接続する活性化対象の共通配線を流れる電流値を求め、その電流値に応じて印加電圧を変更し、更にその電流値の変動量が所定値以下になるまで活性化処理を行うことにより、活性化終了時の素子特性を均一にした電子源の製造方法及び該電子源を用いた画像形成装置の製造方法を提供することを目的とする。
【００２６】
また本発明の目的は、活性化の進行に従って、その共通配線で生じる電圧降下分を上乗せした電圧を印加することにより、各共通配線毎の印加電圧の変動を抑えることにより、活性化終了時の表面伝導型放出素子の特性を揃えることができる電子源の製造方法及び該電子源を用いた画像形成装置の製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するために本発明の電子源の製造方法は以下のような工程を備える。即ち、
基板上に、複数の表面伝導型電子放出素子が接続された共通配線を複数有する電子源の製造方法であって、
(1)複数の共通配線の各々に接続された複数の導電性薄膜に通電して表面伝導型放出素子の電子放出部を形成するフォーミング工程と、
前記フォーミング工程の後に行われる、
(2)有機化合物が存在する雰囲気で、１つの共通配線に片側から電圧を印加する第１電圧印加工程と、
(3)前記第１電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第１電流測定工程と、
(4)前記共通配線の片側から、前記雰囲気で再度電圧を印加する第２電圧印加工程とを有し、
前記第２電圧印加工程では、
Ｖac'＝Ｖac＋ｒdk×Ｉfkにより決定された電圧を印加することを特徴とする電子源の製造方法。但し、Ｖacは初期電圧値、Ｉfkはｋ番目の共通配線を流れる電流値、ｒdkは、ｋ番目の共通配線の引き出し配線抵抗である。
【００２８】
また上記目的を達成するために本発明の電子源の製造方法は以下のような工程を備える。即ち、
基板上に、複数の表面伝導型電子放出素子が接続された共通配線を複数有する電子源の製造方法であって、
(1)複数の共通配線の各々に接続された複数の導電性薄膜に通電して表面伝導型放出素子の電子放出部を形成するフォーミング工程と、
前記フォーミング工程の後に行われる、
(2)有機化合物が存在する雰囲気で、１つの共通配線に両側から電圧を印加する第１電圧印加工程と、
(3)前記第１電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第１電流測定工程と、
(4)前記共通配線の両側から、前記雰囲気で再度電圧を印加する第２電圧印加工程とを有し、
前記第２電圧印加工程では、
Ｖac'＝Ｖac＋Ｉf×Ｒd／２により決定された電圧を印加することを特徴とする電子源の製造方法。但し、Ｖacは初期電圧値、Ｉfは共通配線を流れる電流値、Ｒdはその共通配線の引き出し配線抵抗である。
【００２９】
また更に、(5)前記第２電圧印加工程で電圧が印加された共通配線を流れる電流値を測定する第２電流測定工程と、
(6)前記第２電流測定工程で測定された前記電流値と前回の前記第１或は第２電流測定工程で測定された電流値との差分が所定値以下でないとき前記工程(4)を実行し、前記差分が所定値以下になるまで前記工程(4)乃至(6)を前記共通配線のそれぞれに対して繰返し実行する工程をとを有しても良い。
【００３１】
また上記目的を達成するために本発明の画像形成装置の製造方法は以下のような工程を備える。即ち、
複数の表面伝導型放出素子が複数の列方向配線と複数の行方向配線とによりマトリクス状に配線された電子源と、前記電子源より放出される電子により画像を形成する画像形成部材と、画像信号に応じて前記列方向配線に電圧を印加する電圧印加手段と、前記行方向配線を順次選択して駆動する電圧印加手段と、を有する画像形成装置であって、前記電子源は、請求項１乃至７のいずれか１項に記載の方法により製造されることを特徴とする。
【００３６】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００３７】
［実施の形態１］
図１は、本実施の形態１における表面伝導型放出素子の通電活性化装置の一例を示すブロック図である。
【００３８】
図において、１０１は、複数の導電性薄膜がＭ行×Ｎ列のマトリクス状に配線され、それらがフォーミング処理されて、それぞれ電子放出部を有する表面伝導型放出素子に形成されている表面伝導型放出素子基板を示し、不図示の真空排気装置に接続されて１０のマイナス４乗〜マイナス５乗［ｔｏｒｒ］程度に真空排気された容器内に収容されている。また、１０２は活性化電流検出部で、通電活性化処理時における各行方向配線に流れる電流値を検出し、その結果を制御部１０６に通知している。１０３はライン選択部で、制御部１０６の指示により、素子基板１０１の中の通電活性化されるべき行方向配線を選択する。１０４は増幅部で、通電活性化に必要な電圧、電流の信号を発生している。１０５は波形発生部で、制御部１０６により制御されたパルス幅及び波高値のパルス波形信号を発生する。制御部１０６は、本実施の形態の通電活性化処理を制御しており、波形発生部１０５における電圧波形及びライン選択部１０３における行方向配線の選択を制御している。
【００３９】
次に、この図１を参照して、本実施の形態１の通電活性化装置の動作について説明する。
【００４０】
波形発生部１０５は、通電活性化に必要な電圧波形信号を発生するもので、図４に示すようなパルス状の波形信号を出力する。図４において、Ｔ３及びＴ４のそれぞれは電圧波形のパルス幅とパルス間隔を示し、本実施の形態１ではＴ３を１ミリ秒、Ｔ４を１０ミリ秒とした。またＶａｃは電圧の波高値を示し、本実施の形態１の場合は１４Ｖとした。制御部１０６は予め記憶された電圧値に基づいて波形発生部１０５における波形の発生を制御するとともに、ライン選択部１０３に選択すべき行方向配線を指示する。波形発生部１０５から出力された電圧波形信号は増幅部１０４にて所望の電圧、電流の信号に増幅された後、ライン選択部１０３に入力される。そしてライン選択部１０３で選択された行方向配線に、電流検出部１０２を通して印加される。
【００４１】
図２は本実施の形態１のライン選択部１０３の構成を示す回路図である。
【００４２】
ライン選択部１０３は、リレー、アナログスイッチなどの複数のスイッチで構成され、表面伝導型放出素子基板１０１がＭ行×Ｎ列のマトリクスであるときｓｗ１からｓｗＭのようにＭ個のスイッチが並列に配線されている。これら各スイッチの出力は、電流検出部１０２を通して電子源基板１０１の行方向配線端子Ｄｘ１からＤｘＭのそれぞれに接続されている。またこれらスイッチは、制御部１０６からの信号により、その切換えがコントロールされ、通電活性化するべき行方向配線に増幅部１０４からの電圧波形が加わるように作動している。図２においては、１番目の行が選択されるようにスイッチｓｗ１の出力が増幅部１０４の出力と接続されており、その他の行方向配線はグラウンドに接続されている。
【００４３】
図３は本実施の形態１の電流検出部１０２の構成を示すブロック図である。
【００４４】
ライン選択部１０３から出力された通電活性化電圧は、電流検出部１０２に入力される。ライン選択部１０３からの出力は配線Ｓｘ１からＳｘＭを通して入力される。電流検出部１０２は、検出用の抵抗Ｒｓ１乃至ＲｓＭと、これら抵抗の両端電圧を計測する電圧計（Ｖ）を備えている。いま、図２に示すように、１番目の行方向配線だけが選択されているとき、その他の行方向配線には電流が流れない。そこで抵抗Ｒｓ１の両端に発生する電圧が「Ｖ１」のとき、１番目の行配線に流れている電流Ｉ１は、
Ｉ１＝Ｖ１／Ｒｓ１                        …（１）
で算出することができる。抵抗Ｒｓ１〜ＲｓＭの抵抗値は、素子電流Ｉｆが流れるときの電圧降下によって表面伝導型放出素子基板１０１への印加電圧に影響を与えないように充分低い値に設定してある。また、これら電圧計のそれぞれは、その測定した電圧値をデジタル信号に変換して制御部１０６に出力している。
【００４５】
制御部１０６は、こうして検出された電流値Ｉｆに基づいて、その該当行方向配線の引き出し配線部での電圧降下を計算し、その電圧降下分を上乗せした電圧をその行方向配線に印加するように波形発生部１０５から出力される信号の波形を制御する。
【００４６】
ここで、行方向配線端子Ｄｘ１に印加されるパルスの波高値Ｖａｃ’１は以下の式で計算される。
【００４７】
Ｖａｃ’１＝Ｖａｃ＋Ｉ１×Ｒｄ１／２          …（２）
上式（２）において、Ｖａｃは最初に設定された活性化電圧、Ｉ１は式（１）より求められた１番目の行方向配線（１ライン目）に流れる活性化電流、Ｒｄ１は図２７（ａ）で示した等価回路図における引き出し配線抵抗である。
【００４８】
次に、こうして電流検出回路１０２で検出された電流値に基づいて制御部１０６がどのようにして活性化処理を実行するかについて図５に示したフローチャートを参照して説明する。
【００４９】
まず最初にステップＳ１で、ライン選択部１０３により１ライン目を選択する。次にステップＳ２で、前回測定した電流値Ｉｆが記憶されるレジスタＩｆ０（制御部１０６に設けられている）の値を“０”にリセットする。電流検出部１０２による電流値の測定は一定の時間間隔毎に行われ、ステップＳ３では、制御部１０６は前回の測定値Ｉｆ０に基づいて今回、そのラインに印加する電圧値Ｖａｃ’を前述の式（２）に基づいて求め、その電圧を当該ラインに印加し、そのときにそのラインに流れる電流値Ｉｆを求める。ステップＳ４では、前回の測定値Ｉｆ０と今回の測定値Ｉｆとを比較し、その差が予め記憶してある値ｄＩｆよりも小さくなったかどうかをみる。（Ｉｆ−Ｉｆ０）＜ｄＩｆでなければステップＳ５に進み、現在選択されているラインの活性化が終了していないと判断して、その今回測定された電流値ＩｆをＩｆ０にセットし、ステップＳ６で、前述の一定の時間が経過するのを待ってステップＳ３に戻り、前述の動作を繰返す。
【００５０】
一方、ステップＳ４で（Ｉｆ−Ｉｆ０）＜ｄＩｆであれば現在選択されているラインの活性化が終了したと判断してステップＳ７に進み、素子基板１０１の全ラインの活性化処理が終了したかどうかを調べ、、終了していればこの活性化処理を終了し、そうでない時はステップＳ８に進み、ライン選択部１０３に次の行方向配線に切り換えるように信号を送る。つまり電流値Ｉｆの増加の傾きが一定値以下になったことにより、その行方向配線に接続された表面伝導型放出素子の活性化が終了したと判断する。このようにして１ライン目からＭライン目まで順次活性化処理を実施していく。
【００５１】
以上説明したように本実施の形態１の通電活性化装置によりマルチ表面伝導型放出素子を活性化することにより、全ての行配線でばらつきの少ない良好な電子放出特性が得られた。尚、本実施の形態１では、マルチ表面伝導型放出素子としてマトリクス状に配設された電子放出素子の例で説明したが、梯子型配線の素子基板が接続されていても同様に適用可能である。この場合の例を以下の実施の形態２として説明する。
【００５２】
［実施の形態２］
次に、本発明の実施の形態２に係る通電活性化装置について説明する。この実施の形態２における通電活性化装置は、前述した実施の形態１の構成と同様であるが、マルチ表面伝導型放出素子としては梯子型配線の素子基板１１０を用いている点が異なっている。
【００５３】
図６は、本発明の実施の形態２の通電活性化装置の構成を示すブロック図である。尚、図６において、上述した実施の形態１（図１）と同様の構成については同一番号を付し、その説明を省略する。
【００５４】
図において、１１０は通電活性化をするために接続されているマルチ表面伝導型放出素子基板（本実施の形態２における表面伝導型放出素子は梯子型配線されており、これら素子のフォーミング処理が完了しているものとする）であり、不図示の真空排気装置に接続された容器内に収容されている。そして、この基板１１０を収容している容器内は、１０のマイナス４乗〜マイナス５乗［ｔｏｒｒ］程度に真空排気されている。なお、図６に示す通電活性化装置の全体の動作や、各行方向配線の活性化電流値Ｉｆを検出する方法、検出した電流値Ｉｆに基づいて印加電圧Ｖａｃ’を算出する方法等は、上述した実施の形態１と同様であるため、その説明を省略する。ここでは、実施の形態１と異なる波形発生部１０５で発生される電圧波形と、ライン選択部１０３における行配線を選択して切り替える手順について以下に説明する。
【００５５】
図４は、増幅部１０４で増幅されて出力される電圧信号の波形を示す図である。本実施の形態２においては、行配線を切り替える時間を速めるため、時間Ｔ３を１ミリ秒、Ｔ４を２ミリ秒とした。
【００５６】
図７は本実施の形態２におけるライン選択部１０３でのライン選択の切り換えタイミングを示すタイミング図である。
【００５７】
各行方向配線に印加される電圧波形は上述したように連続したパルス波形であり、これを表わしたのが６０１で示した信号である。ここで示したように、活性化開始直後には予め設定された電圧Ｖａｃ（ここでは１４Ｖ）のパルスが全てのラインに印加される。パルス出力が始まるとまず最初に、ライン選択部１０３のスイッチｓｗ１がオンになり、電流検出部１０２を通して、増幅部１０４から入力される電圧波形をマルチ表面伝導型放出基板１１０の行配線端子Ｄ１に出力する。ここで、スイッチｓｗ１がオンになっているのは１パルス分であり、直ぐにスイッチｓｗ１がオフされ、その直後にスイッチｓｗ２がオンになる。このようにしてパルス出力に合わせて、スイッチｓｗ１乃至ｓｗＭが順次切り替わり、１パルスずつ、素子基板１１０の行配線端子Ｄ１乃至ＤＭに印加された後、またスイッチｓｗ１から、上述の動作が順に繰り返される。
【００５８】
このようにして、素子基板１１０の各ラインをスクロールしながら基板１１０の全素子を活性化していくが、この活性化が進行するにつれて、各ライン流れる電流値Ｉｆが大きくなる。この電流値Ｉｆを、前述の実施の形態１で示した式（１）に基づいて検出し、各ラインに印加されるパルス電圧Ｖａｃ’１〜Ｖａｃ’Ｍが各々計算される。その結果、パルス波形は図７の６０２で示した様に変化する。このとき、各ラインに印加されるパルス電圧Ｖａｃ’ｋ（ｋ＝１〜ｍ）は次の式（３）で表される。
【００５９】
Ｖａｃ’ｋ＝Ｖａｃ＋（ｒｄｋ＋ｒｄｋ’）×Ｉｆｋ        …（３）
ここで、ｒｄｋ，ｒｄｋ’は、ｋ番目のラインの引き出し配線抵抗、電流値Ｉｆｋはｋ番目のラインに流れる活性化電流値を示す。
【００６０】
次に、本発明の実施の形態２の活性化処理のアルゴリズムについて図８に示すフローチャートに基づいて説明する。
【００６１】
活性化が始まると、まずステップＳ１１で、前回測定した電流値Ｉｆを記憶するレジスタＩｆ０（１）〜Ｉｆ０（Ｍ）を全て“０”にリセットする。次にステップＳ１２に進み、一定時間間隔で各ラインに上述の式（３）に基づいて求めた電圧を印加し、各ラインを流れる電流値Ｉｆ（Ｉｆ（１）〜Ｉｆ（Ｍ））を電流検出部１０２にて測定する。そしてステップＳ１３に進み、各ライン毎に前回測定した電流値Ｉｆ０（ｉ）と今回測定した電流値Ｉｆ（ｉ）との差分を求め、これら差分のそれぞれと予め記憶されている設定値ｄＩｆと比較する。そしてこれらＭ個の差分の全てがで設定値よりも小さくなった時点で活性化が終了したと判断して、制御部１０６は電源１０４に波形の出力を終了させる。つまり全てのラインで電流値Ｉｆの増加の傾きが設定値よりも小さくなった時に、活性化を完了させるのである。
【００６２】
一方、ステップＳ１３で、これら差分値の１つでも設定値ｄＩｆに等しいか、それよりも大きい時はステップＳ１４に進み、今回測定した電流値Ｉｆ（ｉ）を前回測定した電流値を記憶するレジスタＩｆ０（ｉ）に記憶し（ｉ＝１〜Ｍ）、ステップＳ１５で所定時間が経過するのを待ってステップＳ１２に戻り、前述の動作を実行する。
【００６３】
以上説明したように本実施の形態２の通電活性化装置によれば、はしご型に配線された表面伝導型放出素子の全てのラインで良好な電子放出特性が得られた。また、本実施の形態２では、前述の実施の形態１と比べて全体の活性化時間が５分の１程度に短縮された。尚、本実施の形態２では、マルチ表面伝導型放出素子としてマトリクス配線のものが接続されていても同様に適用可能である。
【００６４】
［実施の形態３］
以下に、本発明に係る第３実施の形態について説明する。この実施の形態３における通電活性化装置は、前述の実施の形態１の構成と同様であるが、マルチ表面伝導型放出素子としてはマトリクス配線の基板を採用し、これに対して片側か給電する場合について説明する。
【００６５】
図９は、本発明の実施の形態３の通電活性化装置の構成を示すブロック図で、上述した実施の形態１と同様の構成については同一番号を付し、その説明を省略する。
【００６６】
この図において、素子基板１２０は、通電活性化をするために接続されているマルチ表面伝導型放出素子基板（本実施の形態３における表面伝導型放出素子はマトリクス配線され行方向配線の片側から給電され、これら素子のフォーミングは完了しているものとする）であり、この基板１２０を収容している容器は不図示の真空排気装置に接続されており、その内部は１０のマイナス４乗〜マイナス５乗Ｔｏｒｒ程度に真空排気されている。なお、図９に示す通電活性化装置の全体的な動作は上述した実施の形態１と同様であり、電源１０４で発生される電圧波形については実施の形態１と同様であるため、その説明を省略するが、前述の実施の形態１及び２と異なる、ライン選択部１０３によるライン切り替の手順について説明する。
【００６７】
次に、本実施の形態３におけるライン選択部１０３でのライン切換のタイミングについて説明する。
【００６８】
まず活性化の初期状態での切り換えを示しているのが前述した図７のタイミング図である。印加される電圧波形は上述したように連続したパルス波形であり、これを表わしたのが図７の６０１である。パルス出力が始まると、まず最初にライン選択部１０３のスイッチｓｗ１がオンになり、増幅部１０４からのパルス波形を電流検出部１０２を通してマルチ表面伝導型放出素子基板１２０の行配線端子Ｄ１に出力する。ここで、スイッチｓｗ１がオンになっているのは１パルス分であり、すぐにオフとなり、その直後にスイッチｓｗ２がオンになる。このようにしてパルス出力に合わせて、スイッチｓｗ１からｓｗＭが順次切り替わり、１パルスずつ行配線端子Ｄ１からＤＭに印加された後、またスイッチｓｗ１から順に繰返される。以上、活性化の初期状態については実施の形態２と同じである。
【００６９】
このようにして、基板１２０の各ラインをスクロールしながら基板全体の素子を活性化していくが、これらの素子の活性化が進行するにつれて各ラインを流れる電流値Ｉｆが大きくなる。この電流値Ｉｆを実施の形態１で示した式（１）に基づいて検出し、各ラインに印加されるパルス電圧Ｖａｃ’１〜Ｖａｃ’Ｍが各々計算される。その結果、パルス波形は図７の６０２で示した様に変化する。このとき各ライン各々に印加するパルス電圧Ｖａｃ’ｋ（ｋ＝１〜ｍ）は片側駆動のため次の式で表される。
【００７０】
Ｖａｃ’ｋ＝Ｖａｃ＋ｒｄｋ×Ｉｆｋ            …（４）
ここで、ｒｄｋはｋ番目のラインの引き出し配線抵抗、Ｉｆｋは、ｋ番目のラインに流れる活性化電流を示す。
【００７１】
このようにして、ラインをスクロールしながら基板全面を活性化していくが、各ラインの活性化処理を行うアルゴリズムについて図１１のフローチャート及び図１０のタイミングチャートに基づいて説明する。
【００７２】
活性化処理が開始されると、まずステップＳ２１で、前回測定した電流値Ｉｆを記憶するレジスタＩｆ０（１）〜Ｉｆ０（Ｍ）を“０”にリセットする。次にステップＳ２２で、カウンタｉを“１”にセットし、ステップＳ２３で、そのカウンタｉで指示されるラインの活性化処理が終了しているかどうかを、後述する終了フラグを基に調べ、終了していればステップＳ２８に進み、そうでない時はステップＳ２４に進む。ステップＳ２４では、一定時間間隔で各ラインに上述の式（４）に基づいて決定した電圧Ｖａｃ’ｋを印加し、その時各ラインを流れる電流値Ｉｆ（Ｉｆ（１）〜Ｉｆ（Ｍ））を電流検出部１０２にて測定する。そしてステップＳ２５に進み、ライン毎に前回の測定値（Ｉｆ０（１）〜Ｉｆ０（Ｍ））とステップＳ２４で測定した電流値との差分を求め、予め記憶されている設定値ｄＩｆと比較する。
【００７３】
そして、その差分が設定値よりも小さくなるとステップＳ２６に進み、そのラインｉにおける活性化処理が終了したものとして、そのライン番号ｉに対応して終了フラグをセットしてステップＳ２７に進む。一方、ステップＳ２５で、その差分が設定値ｄＩｆよりも大きいときはステップＳ２７に進み、ステップＳ２４で測定した電流値Ｉｆ（ｉ）を前回測定した電流値Ｉｆ０（ｉ）として記憶し、次にステップＳ２８に進み、Ｍ行の全てに対して上述の処理を行ったかを調べ、そうでない時はステップＳ２９に進み、カウンタｉの値を＋１してステップＳ２３に戻る。
【００７４】
またステップＳ２８で、カウンタｉの値がＭに等しくなるとステップＳ３０に進み、全てのラインに対して終了フラグがセットされているかどうかを調べ、そうでない時はステップＳ３１に進み、一定時間が経過するのを待ってステップＳ２２に戻る。こうして活性化が終了したラインに対応するライン選択部１０３の選択スイッチｓｗｋをオンにするのを順次中止しながら、全てのラインを活性化処理が終了するまで上述の処理を繰返し実行する。こうして、各ラインで電流値Ｉｆの増加の傾きが設定値よりも小さくなった時に、そのラインの活性化処理を終了し、その活性化が終了したラインについては次の電流値の測定タイミング時にも電流値Ｉｆの測定は行われなくなる。
【００７５】
図１０は、最初に２番目の行方向配線（ライン２）の活性化が完了してスイッチｓｗ２がオンされなくなった状態を示している。ここでは、スイッチスイッチｓｗ２がオンされなくなったため、スイッチｓｗ１に引き続いてスイッチｓｗ３がオンされていることが分かる。このように順次活性化が完了したラインへ電圧波形が印加されなくなり、最後の１ラインの活性化処理が完了した時点で、制御部１０６は増幅器１０４に電圧波形の出力を終了させて、表面伝導型放出素子基板１２０全体の活性化処理が完了する。
【００７６】
以上説明したように本実施の形態３によれば、マトリクス状に配線された全てのラインの表面伝導型放出素子において良好な電子放出特性が得られた。また、本実施の形態３では、前述の実施の形態１と比べて全体の活性化処理に要する時間が約１０分の１程度にまで短縮できた。尚、本実施の形態３では、マルチ表面伝導型放出素子として梯子型配線のものが接続されていても同様に適用可能である。
【００７７】
［表示パネルの構成と製造法］
次に、本発明の実施の形態を適用した画像表示装置の表示パネル１０００の構成と製造法について、具体的な例を示して説明する。
【００７８】
次に、本発明の実施の形態に適用した画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。
【００７９】
図１２は、本実施の形態の表示パネル１０００の外観斜視図であり、その内部構造を示すために表示パネル１０００の１部を切り欠いて示している。
【００８０】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、４００℃〜５００℃で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００８１】
リアプレート１００５には、基板１００１が固定されているが、この基板１００１上には表面伝導型放出素子１００２がＮ×Ｍ個形成されている（ここでＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。前記１００１〜１００４によって構成される部分をマルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の製造方法や構造については、後で詳しく述べる。
【００８２】
本実施の形態においては、気密容器のリアプレート１００５にマルチ電子ビーム源の基板１００１を固定する構成としたが、マルチ電子ビーム源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板１００１自体を用いてもよい。
【００８３】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施の形態の表示パネル１０００はカラー表示用であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図１３（ａ）に示すようにストライプ状に塗り分けられ、各色の蛍光体のストライプの間には黒色の導電体１０１０が設けてある。この黒色の導電体１０１０を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、更には電子ビームによる蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００８４】
また、３原色の蛍光体の塗り分け方は図１３（ａ）に示したストライプ状の配列に限られるものではなく、たとえば図１３（ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００８５】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。このメタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させるため、負イオンの衝突から蛍光膜１００８を保護するため、電子ビーム加速電圧を印加するための電極として作用させるため、蛍光膜１００８を励起した電子の導電路として作用させるためなどである。このメタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウムを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【００８６】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００８７】
また、Ｄｘ１〜ＤｘＭおよびＤｙ１〜ＤｙＮおよびＨｖは、当該表示パネル１０００と不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄｘ１〜ＤｘＭはマルチ電子ビーム源の行方向配線１００３と、Ｄｙ１〜ＤｙＮはマルチ電子ビーム源の列方向配線１００４と、Ｈｖはフェースプレートのメタルバック１００９とそれぞれ電気的に接続している。
【００８８】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［ｔｏｒｒ］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗ないしは１×１０マイナス７乗［ｔｏｒｒ］の真空度に維持される。
【００８９】
以上、本発明の実施の形態の表示パネル１０００の基本構成と製法を説明した。
【００９０】
次に、この実施の形態の表示パネル１０００に用いたマルチ電子ビーム源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子ビーム源は、表面伝導型放出素子を単純マトリクス配線した電子源であれば、表面伝導型放出素子の材料や形状あるいは製法に制限はない。しかしながら、本願発明者らは、表面伝導型放出素子の中では、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性に優れ、しかも製造が容易に行えることを見出している。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であると言える。そこで、上記実施の形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【００９１】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００９２】
（平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。
【００９３】
図１４に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（Ａ）および断面図（Ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【００９４】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に、例えばＳｉＯ２を材料とする絶縁層を積層した基板などを用いることができる。
【００９５】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ２Ｏ３−ＳｎＯ２をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィ、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００９６】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。
【００９７】
また、導電性薄膜１１０４の部分には微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００９８】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極１１０２或は１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【００９９】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ２，Ｉｎ２Ｏ３，ＰｂＯ，Ｓｂ２Ｏ３などをはじめとする酸化物や、ＨｆＢ２  ，ＺｒＢ２  ，ＬａＢ６  ，ＣｅＢ６，ＹＢ４，ＧｄＢ４などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【０１００】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／□］の範囲に含まれるよう設定した。
【０１０１】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図１４の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【０１０２】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図１４においては模式的に示した。
【０１０３】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【０１０４】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図１４においては模式的に示した。また、平面図（Ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【０１０５】
以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメータ］とした。
【０１０６】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【０１０７】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図１５（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図２１と同一である。
【０１０８】
（１）まず、図１５（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。これら電極を形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【０１０９】
（２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。この導電性薄膜１１０４を形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施の形態では主要元素としてＰｄを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい）。
【０１１０】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【０１１１】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【０１１２】
通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（すなわち電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【０１１３】
この通電方法は前述した通電方法によるものであるが、図１６に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には、同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【０１１４】
本実施の形態においては、たとえば１０のマイナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニタパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、すなわちモニタパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【０１１５】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【０１１６】
（４）次に、図１５（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した）。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【０１１７】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【０１１８】
この活性化処理における通電方法は、前述の実施の形態１〜３で説明した通りである。
【０１１９】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【０１２０】
以上のようにして、図１５（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【０１２１】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１２２】
図１７は、本実施の形態の垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【０１２３】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。したがって、前記図１４の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、たとえばＳｉＯ２  のような電気的に絶縁性の材料を用いる。
【０１２４】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１８（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１７と同一である。
【０１２５】
（１）まず、図１８（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０１２６】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ２  をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１２７】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０１２８】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０１２９】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１３０】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する（図１５（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい）。
【０１３１】
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる（図１５（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい）。
【０１３２】
以上のようにして、図１８（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０１３３】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１３４】
図１９に、本実施の形態の表示装置に用いた素子の（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１３５】
表示装置に用いた素子は、放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【０１３６】
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子である。
【０１３７】
第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大きさを制御できる。
【０１３８】
第三に、素子に印加する電圧Ｖｆに対して素子から放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１３９】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１４０】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０１４１】
（多数素子を単純マトリクス配線したマルチ電子ビーム源の構造）
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。
【０１４２】
図２０に示すのは、前記図１２の表示パネル１０００に用いたマルチ電子ビーム源の平面図である。基板１００１上には、前記図１４で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０１４３】
図２０のＡ−Ａ’に沿った断面を図２１に示す。
【０１４４】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１００３、列方向配線電極１００４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１００３および列方向配線電極１００４を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【０１４５】
図２２は、ＮＴＳＣ方式のテレビ信号に基づいてテレビジョン表示を行う為の駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル１７０１は前述した表示パネル１０００に相当するもので、前述した様に製造され、動作する。また、走査回路１７０２は表示ラインを走査し、制御回路１７０３は走査回路へ入力する信号等を生成する。シフトレジスタ１７０４は１ライン毎のデータをシフトし、ラインメモリ１７０５は、シフトレジスタ１７０４からの１ライン分のデータを変調信号発生器１７０７に入力する。同期信号分離回路１７０６はＮＴＳＣ信号から同期信号を分離する。
【０１４６】
以下、図２２の装置各部の機能を詳しく説明する。
【０１４７】
まず表示パネル１７０１は、端子Ｄｘ１ないしＤｘＭおよび端子Ｄｙ１ないしＤｙＮ、および高圧端子Ｈｖを介して外部の電気回路と接続されている。このうち、端子Ｄｘ１ないしＤｘＭには、表示パネル１７０１内に設けられているマルチ電子ビーム源、すなわちＭ行Ｎ列の行列状にマトリクス配線された冷陰極素子を１行（ｎ素子）ずつ順次駆動してゆくための走査信号が印加される。一方、端子Ｄｙ１ないしＤｙＮには、前記走査信号により選択された１行分のｎ個の各素子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、たとえば５［ｋＶ］の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。
【０１４８】
次に、走査回路１７０２について説明する。同回路は、内部にＭ個のスイッチング素子（図中、Ｓ１ないしＳＭで模式的に示されている）を備えるもので、各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１７０１の端子Ｄｘ１ないしＤｘＭと電気的に接続するものである。Ｓ１ないしＳＭの各スイッチング素子は、制御回路１７０３が出力する制御信号ＴＳＣＡＮに基づいて動作するものだが、実際にはたとえばＦＥＴのようなスイッチング素子を組合わせる事により容易に構成することが可能である。なお、前記直流電圧源Ｖｘは、図１９に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧Ｖｔｈ電圧以下となるよう、一定電圧を出力するよう設定されている。
【０１４９】
また、制御回路１７０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路１７０６より送られる同期信号ＴＳＹＮＣに基づいて、各部に対してＴＳＣＡＮおよびＴＳＦＴおよびＴＭＲＹの各制御信号を発生する。同期信号分離回路１７０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、良く知られているように周波数分離（フィルタ）回路を用いれば容易に構成できるものである。同期信号分離回路１７０６により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、ＴＳＹＮＣ信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と表すが、同信号はシフトレジスタ１７０４に入力される。
【０１５０】
シフトレジスタ１７０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換する為のもので、前記制御回路１７０３より送られる制御信号ＴＳＦＴに基づいて動作する。すなわち、制御信号ＴＳＦＴシフトレジスタ１７０４のシフトクロックであると言い換えることもできる。シリアル／パラレル変換された画像１ライン分（電子放出素子ｎ素子分の駆動データに相当する）のデータは、ＩＤ１ないしＩＤＮのＮ個の信号として前記シフトレジスタ１７０４より出力される。
【０１５１】
ラインメモリ１７０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１７０３より送られる制御信号ＴＭＲＹにしたがって適宜ＩＤ１ないしＩＤＮの内容を記憶する。記憶された内容は、Ｉ’Ｄ１ないしＩ’ＤＮとして出力され、変調信号発生器１７０７に入力される。
【０１５２】
変調信号発生器１７０７は、前記画像データＩ’Ｄ１ないしＩ’ＤＮの各々に応じて、電子放出素子１００２の各々を適切に駆動変調する為の信号源で、その出力信号は、端子Ｄｙ１ないしＤｙＮを通じて表示パネル１７０１内の電子放出素子１００２に印加される。
【０１５３】
図１９を用いて説明したように、本実施の形態に係わる表面伝導型放出素子は放出電流Ｉｅに対して以下の基本特性を有している。すなわち、電子放出には明確な閾値電圧Ｖｔｈ（後述する実施の形態の表面伝導型放出素子では８［Ｖ］）があり、閾値Ｖｔｈ以上の電圧を印加された時のみ電子放出が生じる。また、電子放出閾値Ｖｔｈ以上の電圧に対しては、図１９のグラフ図のように、電圧の変化に応じて放出電流Ｉｅも変化する。このことから、本素子にパルス状の電圧を印加する場合、たとえば電子放出閾値Ｖｔｈ以下の電圧を印加しても電子放出は生じないが、電子放出閾値Ｖｔｈ以上の電圧を印加する場合には表面伝導型放出素子から電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。
【０１５４】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１７０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器１７０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１５５】
シフトレジスタ１７０４やラインメモリ１７０５は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル／パラレル変換や記憶が所定の速度で行われればよいからである。
【０１５６】
デジタル信号式を用いる場合には、同期信号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには同期信号分離回路１７０６の出力部にＡ／Ｄ変換器を設ければよい。これに関してラインメモリ１７０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なった物となる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１７０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器１７０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）および計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ９を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付与することもできる。
【０１５７】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１７０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発信回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１５８】
このような構成をとりうる本実施の形態の画像表示装置においては、各電子放出素子に、容器外端子Ｄｘ１乃至ＤｘＭ、Ｄｙ１乃至ＤｙＮを介して電圧を印加することにより、電子放出が生じる。高圧端子Ｈｖを介してメタルバック１００９あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は蛍光膜１００８に衝突し、発光が生じて画像が形成される。
【０１５９】
ここで述べた画像表示装置の構成は、本実施の形態に適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限るものではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、これらより多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１６０】
以上説明したように本実施の形態によれば、単純マトリックス配線されたマルチ表面伝導型放出素子の画素側配線に電圧分布に対応した、電圧分布を印加しつつ、ライン順次のフォーミングを行うことにより、特性の分布、ばらつきの少ないマルチ表面伝導型放出素子が得られ、輝度分布の少ない高品位な画像形成装置を実現することができる。
【０１６１】
図２３は本実施の形態の電子源の製造方法を示すフローチャートである。
【０１６２】
まずステップＳ４１で、基板上に行方向配線１００３及び列方向配線１００４（図２０参照）となる導電体を配線して、マトリクス状の配線を敷設する。次にステップＳ４２で、これら配線に接続する電極（図２１の１１０２、１１０３）を配設し、これら電極間に導電性薄膜１１０４を形成する。そしてステップＳ４３でフォーミング処理を行い、次にステップＳ４４に進み、前述の図１或は図９に示す装置により、図５或は図１１のフローチャートに従って、そのフォーミング済みの導電性薄膜に対して活性化処理を行う。こうしてマトリクス上に配線されたマルチ電子源を製造することができる。尚、この表面伝導型放出素子基板１１０上における素子の配列が梯子型の場合は、前述の図６及び図８のようにして活性化処理を行う。
【０１６３】
以上説明したように本実施の形態によれば、活性化処理時おける各ラインを流れる電流値を検出し、これをに基づいて、そのラインに印加する活性化パルスの波高値（電圧値）を決定して、そのラインに通電して活性化処理を行うことにより、複数の表面伝導型放出素子をマトリクス状、或は梯子型に接続した表面伝導型放出素子基板全体に亙り特性の優れた表面伝導型放出素子が得られる。こうして得られた表面伝導型放出素子基板を用いて画像形成装置を作成することにより、輝度分布の少なく高品位な画像が形成できる。
【０１６４】
【発明の効果】
以上説明したように本発明によれば、フォーミング処理後の表面伝導型放出素子の活性化処理において、複数の表面伝導型放出素子を接続する活性化対象の共通配線を流れる電流値を求め、その電流値に応じて印加電圧を変更し、更にその電流値の変動量が所定値以下になるまで活性化処理を行うことにより、活性化終了時の素子特性を均一にできるという効果がある。
【０１６５】
また本発明によれば、活性化の進行に従って、その共通配線で生じる電圧降下分を上乗せした電圧を印加することにより、各共通配線毎の印加電圧の変動を抑えることにより、活性化終了時の表面伝導型放出素子の特性を揃えることができるという効果がある。
【０１６６】
【図面の簡単な説明】
【図１】本発明に係る実施の形態１におけるマルチ表面伝導型放出素子の通電活性化装置の構成を示すブロック図である。
【図２】本実施の形態におけるライン選択部の構成を示す回路図である。
【図３】本実施の形態における電流検出部の構成を示す回路図である。
【図４】本実施の形態における活性化電圧波形を示す図である。
【図５】本発明の実施の形態１における活性化処理の手順を示すフローチャートである。
【図６】本発明に係る実施の形態２におけるマルチ表面伝導型放出素子の通電活性化装置の構成を示すブロック図である。
【図７】本発明の実施の形態２におけるライン切り換えのタイミングを説明するための図である。
【図８】本発明の実施の形態２における活性化の手順を示すフローチャートである。
【図９】本発明にの実施の形態３におけるマルチ表面伝導型放出素子の通電活性化装置の構成を示すブロック図である。
【図１０】本実施の形態３における活性化進行途中のライン切り換えの様子を示す図である。
【図１１】本発明の実施の形態３における活性化の手順を示すフローチャートである。
【図１２】本実施の形態の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図１３】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図１４】本実施の形態で用いた平面型の表面伝導型放出素子の平面図（Ａ），断面図（Ｂ）である。
【図１５】本実施の形態の平面型表面伝導型放出素子の製造工程を示す断面図である。
【図１６】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１７】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１８】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１９】本実施の形態で用いた表面伝導型放出素子の典型的な特性を示すグラフ図である。
【図２０】本実施の形態で用いたマルチ電子源の基板の一部平面図である。
【図２１】本実施の形態で用いた図２０のマルチ電子源の基板のＡ−Ａ’断面図である。
【図２２】本発明の実施の形態である画像表示装置の駆動回路の概略構成を示すブロック図である。
【図２３】本発明の実施の形態の電子源の製造方法を示すフローチャートである。
【図２４】従来知られた表面伝導型放出素子の一例を示す図である。
【図２５】マトリクス状に配線された表面伝導型放出素子を示す平面図である。
【図２６】２行目の表面伝導型放出素子の通電活性化処理時の等価回路図である。
【図２７】２行目の表面伝導型放出素子の通電活性化時の等価回路図（ａ）と、そのラインにおける電圧分布（ｂ）を示す図である。
【図２８】通電活性化処理における処理時間に対する素子電流と放出電流の変化を示す図である。
【図２９】梯子型に接続された表面伝導型放出素子における活性化処理を示す回路図である。
【図３０】図２９における活性化処理がなされているラインの等価回路図（ａ）と、そのラインにおける電圧分布（ｂ）を示す図である。
【図１】
0003624084.tif 000002
【図２】
0003624084.tif 000003
【図３】
0003624084.tif 000004
【図４】
0003624084.tif 000005
【図５】
0003624084.tif 000006
【図６】
0003624084.tif 000007
【図７】
0003624084.tif 000008
【図８】
0003624084.tif 000009
【図９】
0003624084.tif 000010
【図１０】
0003624084.tif 000011
【図１１】
0003624084.tif 000012
【図１２】
0003624084.tif 000013
【図１３】
0003624084.tif 000014
【図１４】
0003624084.tif 000015
【図１５】
0003624084.tif 000016
【図１６】
0003624084.tif 000017
【図１７】
0003624084.tif 000018
【図１８】
0003624084.tif 000019
【図１９】
0003624084.tif 000020
【図２０】
0003624084.tif 000021
【図２１】
0003624084.tif 000022
【図２２】
0003624084.tif 000023
【図２３】
0003624084.tif 000024
【図２４】
0003624084.tif 000025
【図２５】
0003624084.tif 000026
【図２６】
0003624084.tif 000027
【図２７】
0003624084.tif 000028
【図２８】
0003624084.tif 000029
【図２９】
0003624084.tif 000030
【図３０】
0003624084.tif 000031