(57)【特許請求の範囲】
【請求項１】
電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、
エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、
上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路と
を有し、
上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、
上記疑似用トランジスタのベース電位とコレクタ電位とを比較し、当該ベース電位が当該コレクタ電位に略等しくなると上記差動回路の電流源をオフ状態とする検出回路と
を有する半導体回路。
【請求項２】
電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、
エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、
上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路と
を有し、
上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、
エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された第１の電流源とを有し、２つのトランジスタのうち一方のトランジスタのベースが上記疑似用トランジスタのコレクタに接続され、他方のトランジスタのベースが上記疑似用トランジスタのベースに接続された検出回路と、
上記検出回路の他方のトランジスタのコレクタに接続されたカレントミラー回路と、当該カレントミラー回路に接続された第２の電流源と、ベースが第２の電流源と上記カレントミラー回路との接続点に接続され、コレクタが上記差動回路の電流源の電流供給経路に接続され、エミッタが基準電源に接続されたトランジスタとを有する制御回路と
を有する半導体回路。
【請求項３】
上記第１の電流源による電流の値が上記第２の電流源による電流の値より大きく設定されている
請求項２記載の半導体回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧を抵抗素子で分圧して基準電圧を発生して同一電源で使用されるトランジスタの差動回路に供給する半導体回路に関するものである。
【０００２】
【従来の技術】
図４は、基準電圧供給回路とその基準電圧の供給を受けて同一電源で使用されるトランジスタ対からなる差動アンプを備えた従来の半導体回路の構成例を示す回路図である。
図４に示すように、基準電圧供給回路１は、分割抵抗としての抵抗素子Ｒ１１，Ｒ１２、キャパシタＣ１１、およびバッファ１１により構成されている。
抵抗素子Ｒ１１，Ｒ１２は電源電圧ＶCCの供給ラインと接地ＧＮＤとの間に接続され、抵抗素子Ｒ１１とＲ１２の接続中点Ｎ１１が端子ＶＣＴを介してキャパシタＣ１１の（＋）側電極に接続されている。また、接続中点Ｎ１１がバッファ１１の入力端子に接続され、その出力端子が端子ＶＧＳに接続されている。
【０００３】
また、差動アンプ２は、ｎｐｎ型トランジスタＱ２１，Ｑ２２、抵抗素子Ｒ２１，Ｒ２２、および電流源Ｉ２１により構成されている。
トランジスタＱ２１，Ｑ２２のエミッタ同士が接続され、その接続点が電流源Ｉ２１に接続されている。トランジスタＱ２１のベースが入力端子ＴINに接続され、コレクタが抵抗素子Ｒ２１を介して電源電圧ＶCCの供給ラインに接続されている。トランジスタＱ２２のコレクタは抵抗素子Ｒ２２を介して電源電圧ＶCCの供給ラインに接続され、また、コレクタ出力は図示しないアンプを介してベースに帰還される。
【０００４】
そして、図４の回路では、端子ＶＧＳと入力端子ＴINとの間に、磁気テープ用再生ヘッドＲＨが接続されている。
【０００５】
ところで、単一電源で使用しているこれらの回路では、図４に示すように、基準電圧供給回路１において、抵抗素子Ｒ１１，Ｒ１２による電源電圧ＶCCを分圧して、たとえばＶCC／２の基準電圧を生成している。
このとき、電源に対するリップル除去比を改善するために、抵抗分割した接続中点Ｎ１１にデカップリング用のキャパシタＣ１１を接続している。
リップル除去比は、容量値と抵抗値の大きさに依存するので比較的大きな容量値のキャパシタと大きな抵抗値の抵抗素子Ｒ１１，Ｒ１２を接続している。
キャパシタＣ１１としては容量が数十μＦ、抵抗分割している抵抗素子Ｒ１１，Ｒ１２としては抵抗値が数十ｋΩのものが用いられている。
【０００６】
このような構成において、電源をオフした時に、基準電圧を生成するための抵抗素子Ｒ１１，Ｒ１２の抵抗値と、接続中点Ｎ１１に接続しているキャパシタＣ１１の容量値で決まる時定数により、接続中点Ｎ１１の電位がＧＮＤに落ちる時間が決まる。
このため、接続中点Ｎ１１の電位が落ちる時間は、電源よりも遅くなる。
【０００７】
【発明が解決しようとする課題】
ところが、図４に示すように、信号の入力が、ｎｐｎ型のトランジスタＱ２１，Ｑ２２からなる差動アンプ２で中点電位を基準として入力している場合に、中点Ｎ１１の電位が落ちる時間が電源よりも遅くなると、図５に示すように、電源電圧ＶCCが降下するに従いトランジスタＱ２１にコレクタ電圧ＶC も降下するが、基準電圧供給回路１の接続中点Ｎ１１の電位が上述したように電源より遅くなっていることから、ベース電位ＶB はある電位に保たれ、その結果、差動アンプ２のｎｐｎ型トランジスタＱ２１が飽和するという問題がある。
【０００８】
差動アンプ２の電流ＩAMP が流れ続け、入力のｎｐｎ型トランジスタＱ２１が飽和することにより、図６に示すように、ベース電流ＩB が増加したり、極端な場合は内部電圧によりトランジスタＱ２１のベース電圧がクランプされる。
【０００９】
たとえば、図４に示すように、入力に再生ヘッドＲＨが接続されている場合、入力のトランジスタＱ２１が飽和することにより、入力と接続中点Ｎ１１の基準電位との間に電位差を生じてしまい、再生ヘッドＲＨがテープに接触しているとノイズが書き込まれるという問題があった。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電源を落としたときに基準電圧を供給する差動回路を構成するトランジスタが飽和状態となることを防止できる半導体回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体回路は、電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路とを有し、上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、上記疑似用トランジスタのベース電位とコレクタ電位とを比較し、当該ベース電位が当該コレクタ電位に略等しくなると上記差動回路の電流源をオフ状態とする検出回路とを有する。
また、本発明の半導体回路は、電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路とを有し、上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された第１の電流源とを有し、２つのトランジスタのうち一方のトランジスタのベースが上記疑似用トランジスタのコレクタに接続され、他方のトランジスタのベースが上記疑似用トランジスタのベースに接続された検出回路と、上記検出回路の他方のトランジスタのコレクタに接続されたカレントミラー回路と、当該カレントミラー回路に接続された第２の電流源と、ベースが第２の電流源と上記カレントミラー回路との接続点に接続され、コレクタが上記差動回路の電流源の電流供給経路に接続され、エミッタが基準電源に接続されたトランジスタとを有する制御回路と有する。
【００１２】
本発明の半導体回路によれば、電源がオフされた直後に、差動回路を構成しているトランジスタが飽和する直前が、飽和検出回路で疑似的に検出され、この飽和直前が検出された場合、差動回路の電流源がオフ状態に制御される。
その結果、基準電圧が供給される差動回路を構成する入力トランジスタの飽和を防ぐことができる。
【００１３】
【発明の実施の形態】
図１は、本発明に係る半導体回路の一実施形態を示す回路図であって、従来例を示す図４と同一構成部分は同一符号をもって表している。
図１の半導体回路は、基準電圧供給回路１、差動アンプ２Ａ、および飽和検出回路３により構成されている。
そして、これら基準電圧供給回路１、差動アンプ２Ａ、および飽和検出回路３が同一電源、すなわち電圧ＶCC用電源に接続されている。
【００１４】
基準電圧供給回路１は、分割抵抗としての抵抗素子Ｒ１１，Ｒ１２、キャパシタＣ１１、およびバッファ１１により構成されている。
抵抗素子Ｒ１１，Ｒ１２は電源電圧ＶCCの供給ラインと接地ＧＮＤとの間に接続され、抵抗素子Ｒ１１とＲ１２の接続中点Ｎ１１が端子ＶＣＴを介してキャパシタＣ１１の（＋）側電極に接続されている。また、接続中点Ｎ１１がバッファ１１の入力端子に接続され、その出力端子が端子ＶＧＳ１に接続され、端子ＶＧＳ１が端子ＶＧＳ２およびＶＧＳ３に接続されている。
【００１５】
差動アンプ２Ａは、差動部２１を構成するｎｐｎ型トランジスタＱ２１，Ｑ２２、抵抗素子Ｒ２１，Ｒ２２、並びに電流源２２を構成するｎｐｎ型トランジスタＱ２３，Ｑ２４，Ｑ２５，Ｑ２６、抵抗素子Ｒ２３、および定電圧源Ｖ２１により構成されている。
【００１６】
トランジスタＱ２１，Ｑ２２のエミッタ同士が接続され、その接続点がトランジスタＱ２３のコレクタに接続されている。トランジスタＱ２１のベースが入力端子ＴINに接続され、コレクタが抵抗素子Ｒ２１を介して電源電圧ＶCCの供給ラインに接続されている。トランジスタＱ２２のコレクタは抵抗素子Ｒ２２を介して電源電圧ＶCCの供給ラインに接続され、また、コレクタ出力は図示しないアンプを介してベースに帰還される。そして、図１の回路では、端子ＶＧＳ２と入力端子ＴINとの間に、磁気テープ用再生ヘッドＲＨが接続されている。
トランジスタＱ２３のエミッタが接地され、ベースはトランジスタＱ２４，Ｑ２５のベースと共に、トランジスタＱ２６のエミッタに接続されている。トランジスタＱ２４，Ｑ２５のエミッタは接地され、トランジスタＱ２４のコレクタはトランジスタＱ２６のエミッタに接続されている。トランジスタＱ２５のコレクタはトランジスタＱ２６のベース、抵抗素子Ｒ２３の一端およびコントロール端子ＴCNT2に接続されている。トランジスタＱ２６のコレクタは電源電圧ＶCCの供給ラインに接続され、抵抗素子Ｒ２３の他端が定電圧源Ｖ２１に接続されている。
【００１７】
この差動アンプ２Ａでは、電源がオン状態にあるときには、抵抗素子Ｒ２３に流れる電流Ｉ２１がトランジスタＱ２６のベースとトランジスタＱ２５のコレクタに供給され、トランジスタＱ２６，Ｑ２４，Ｑ２５およびＱ２３がオン状態となり、トランジスタＱ２３のコレクタ電流Ｉ２２がトランジスタ差動対に供給される。すなわち、差動アンプ２Ａは、動作可能状態にあり、トランジスタＱ２１，Ｑ２２のベース入力を差動増幅する。
【００１８】
飽和検出回路３は、差動アンプ２Ａの入力トランジスタＱ２１と等価な疑似用トランジスタを有する疑似回路を備え、基準電圧供給回路１の出力電位、すなわち、接続中点Ｎ１１の電位を監視して、差動アンプ２Ａの入力トランジスタＱ２１が飽和状態となる直前のレベルを検出し、直前のレベルを検出した場合に差動アンプ２Ａの電流源２２をオフ状態とする。
具体的には、飽和検出回路３は、差動アンプ２Ａの入力段の疑似回路３１、飽和直前を検出する検出回路３２、および検出回路３２の検出結果に基づいて差動アンプ２Ａの電流源２２のオン・オフを行う制御回路３３により構成されている。
【００１９】
疑似回路３１は、差動アンプ２Ａの入力トランジスタＱ２１と等価なｎｐｎ型の疑似用トランジスタＱ３１、ｎｐｎ型トランジスタＱ３２、抵抗素子Ｒ３１，Ｒ３２、ダイオードＤ３１、および定電圧源Ｖ３１により構成されている。
検出回路３２は、定電流源Ｉ３１および差動対を構成するｐｎｐ型トランジスタＰ３１，Ｐ３２により構成されている。
制御回路３３は、定電流源Ｉ３２、カレントミラー回路ＣＵＲ３１、およびｎｐｎ型トランジスタＱ３３により構成されている。
【００２０】
疑似回路３１では、トランジスタＱ３１のベースが端子ＶＧＳ３に接続され、コレクタが抵抗素子Ｒ３１を介して電源電圧ＶCCの供給ラインに接続され、エミッタがトランジスタＱ３２のコレクタに接続されている。トランジスタＱ３２のベースが定電圧源Ｖ３１に接続され、エミッタがダイオードＤ３１のアノードに接続され、ダイオードＤ３１のカソードが抵抗素子Ｒ３２を介して接地ラインＧＮＤに接続されている。
そして、この疑似回路３１においては、電源をオフした時に、差動アンプ２Ａの入力トランジスタＱ２１とトランジスタＱ３１とが同じタイミングで飽和するように、すなわち、差動アンプ２Ａの抵抗素子Ｒ２１による電圧降下と疑似回路３１の抵抗素子Ｒ３１による電圧降下が等しくなるように、トランジスタＱ３１に流れる電流ＩQ31 と抵抗素子Ｒ３１の抵抗値ＲＶ31が設定されている。
【００２１】
本実施形態の場合、抵抗素子Ｒ３１とトランジスタＱ３１のコレクタとの接続点Ｎ３１の電位ＶN31 は、次式で与えられる。
【００２２】
【数１】
ＶN31 ＝ＶCC−ＲＶ31・ＩQ31 
【００２３】
検出回路３２では、トランジスタＰ３１，Ｐ３２のエミッタ同士が接続され、その接続点が定電流源Ｉ３１に接続されている。トランジスタＰ３１のベースは疑似回路３１の抵抗素子Ｒ３１とトランジスタＱ３１のコレクタとの接続点Ｎ３１に接続され、コレクタは接地されている。トランジスタＰ３２のベースはトランジスタＱ３１のベースに接続され、コレクタがカレントミラー回路ＣＵＲ３１に接続されている。
この検出回路３２は、疑似回路３１のトランジスタＱ３１のコレクタ電位とベース電位とをトランジスタＰ３１，Ｐ３２からなる差動アンプで比較することにより、トランジスタＱ３１が飽和する直前を検出する。なお、この飽和する直前とは、トランジスタＱ３１のコレクタ電位とベース電位とが略等しくなる時点をいう。
【００２４】
制御回路３３では、カレントミラー回路ＣＵＲ３１と定電流源Ｉ３２とが接続され、その接続点Ｎ３２がトランジスタＱ３３のベースに接続されている。トランジスタＱ３３のエミッタが接地され、コレクタがコントロール端子ＴCNT3に接続され、コントロール端子ＴCNT3は差動アンプ２Ａのコントロール端子ＴCNT2に接続されている。
そして、定電流源Ｉ３１による電流Ｉe31 の値は定電流源Ｉ３２による電流Ｉe32 の値より大きくなるように構成されている（Ｉe32 ＜Ｉe31 ）。
この制御回路３３においては、トランジスタＱ３１のコレクタ電位がベース電位よりも高いときには、トランジスタＱ３３をオフ状態に保持し、電源をオフした直後に、トランジスタＱ３１のコレクタ電位とベース電位が等しくなり始めると、トランジスタＱ３３がオン状態に遷移する。
【００２５】
次に、上記構成による動作を説明する。
電源がオンしているときの安定状態では、端子ＶＣＴの電位は（１／２）ＶCCである。この端子ＶＣＴからの出力電圧は、差動アンプ２Ａの端子ＶＧＳ２および飽和検出回路３の端子ＶＧＳ３に供給される。
この場合、飽和検出回路３においては、疑似回路３１の接続点Ｎ３１の電位より端子ＶＧＳ３に接続されたトランジスタＱ３１のベース電位の方が低い。その結果、検出回路３２の差動アンプにおいては、トランジスタＰ３２がオン状態に保持され、制御回路３３のトランジスタＱ３３はオフ状態に保持される。
したがって、差動アンプ２Ａの電流源２２においては、抵抗素子Ｒ２３に流れる電流Ｉ２１がトランジスタＱ２６のベースとトランジスタＱ２５のコレクタに供給され、トランジスタＱ２６，Ｑ２４，Ｑ２５およびＱ２３がオン状態となり、トランジスタＱ２３のコレクタ電流Ｉ２２がトランジスタ差動対に供給される。すなわち、差動アンプ２Ａは、動作可能状態にあり、トランジスタＱ２１，Ｑ２２のベース入力が差動増幅される。
【００２６】
ここで、電源がオフされると、基準電圧供給回路１の接続中点Ｎ１１の電位はデカップリング用キャパシタＣ１１の働きにより、徐々に降下していく。したがって、飽和検出回路３のトランジスタＱ３１のベース電位も徐々に降下し、やがてトランジスタＱ３１のコレクタ電位とベース電位が等しくなり始めると、検出回路Ｐ３２のコレクタ側に流れる電流が減少し、この電流がカレントミラー回路ＣＵＲ３１で折り返される。その結果、制御回路３３のトランジスタＱ３３がオン状態に遷移する。
これにより、差動アンプ２Ａの電流源２２の電流Ｉ２１が全てコントロール端子ＴCNT2，ＴCNT3を介してトランジスタＱ３３に流れ、電流源２２は完全にオフ状態となる。
このように、差動アンプ２Ａの入力トランジスタＱ２１が飽和する前に、差動アンプ２Ａの電流をオフすることができるので、トランジスタＱ２１も飽和することがなくなる。
【００２７】
図２は本発明回路の電源電圧ＶCCの降下に伴うトランジスタＱ２１のコレクタ電圧とベース電圧との関係を示す図であり、図３はその場合の差動アンプ２Ａの電流およびトランジスタＱ２１のベース電流を示す図である。
【００２８】
図２および図３に示すように、本発明回路では、電源が落とされ直後に、トランジスタＱ２１のコレクタ電位ＶC とベース電位ＶB が等しくなり始めると、電流源２２がオフ（ＯＦＦ）となり、差動アンプ２Ａの電流ＩAMP を完全にオフにすることができる。また、コレクタ電圧ＶC は、電源が落とされた時点である電位降下するが、電流源２２がオフになった時点で電源電圧ＶCCと同電位になることから、トランジスタＱ２１が飽和することがない。
【００２９】
以上説明したように、本実施形態によれば、差動アンプ２Ａの入力トランジスタＱ２１と等価な疑似用トランジスタＱ３１を有する疑似回路３１を備え、基準電圧供給回路１の出力電位、すなわち、接続中点Ｎ１１の電位を監視して、差動アンプ２Ａの入力トランジスタＱ２１が飽和状態となる直前のレベルを検出し、直前のレベルを検出した場合に差動アンプ２Ａの電流源をオフ状態とする飽和検出回路３を設けたので、基準電圧が供給される差動アンプ２のｎｐｎ型トランジスタＱ２１が飽和することを防止できる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、単一電源で使用している回路において、基準電圧が供給される差動回路を構成するトランジスタの飽和を防ぐことができる。
これにより、本来ハイインピーダンスであるべき入力端子から、信号（ノイズ）が出力されることを防ぐことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体回路の一実施形態を示す回路図である。
【図２】本発明回路の電源電圧の降下に伴う差動アンプの入力トランジスタのコレクタ電圧とベース電圧との関係を示す図である。
【図３】本発明回路の電源電圧の降下に伴う差動アンプの電流および入力トランジスタのベース電流との関係を示す図である。
【図４】従来の半導体回路の構成例を示す回路図である。
【図５】図４の回路の電源電圧の降下に伴う差動アンプの入力トランジスタのコレクタ電圧とベース電圧との関係を示す図である。
【図６】図４の回路の電源電圧の降下に伴う差動アンプの電流および入力トランジスタのベース電流との関係を示す図である。
【符号の説明】
１…基準電圧供給回路、分圧用抵抗素子…Ｒ１１，Ｒ１２、Ｃ１１…デカップリング用キャパシタ、１１…バッファ、２Ａ…差動アンプ、２１…差動部、２２…電流源、Ｑ２１〜Ｑ２６…ｎｐｎ型トランジスタ、Ｒ２１〜Ｒ２３…抵抗素子、Ｖ２１…定電圧源、３…飽和検出回路、３１…疑似回路、３２…検出回路、３３…制御回路、Ｑ３１…ｎｐｎ型の疑似用トランジスタ、Ｑ３２，Ｑ３３…ｎｐｎ型トランジスタ、Ｐ３１，Ｐ３２…ｐｎｐ型トランジスタ、Ｒ３１，Ｒ３２…抵抗素子、Ｉ３１，Ｉ３２…定電流源、Ｄ３１…ダイオード、Ｖ３１…定電圧源、ＣＵＲ３１…カレントミラー回路。
【図１】
0003661271.tif 000002
【図２】
0003661271.tif 000003
【図３】
0003661271.tif 000004
【図４】
0003661271.tif 000005
【図５】
0003661271.tif 000006
【図６】
0003661271.tif 000007