(57)【特許請求の範囲】
【請求項１】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる加圧接触型の半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成することを特徴とする半導体装置。
【請求項２】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲の表面一面に金属電極を形成した半導体装置において、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下の前記ウエル領域に挟まれた領域に、前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成することを特徴とする半導体装置。
【請求項３】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる半導体装置において、
前記半導体基板の表面層の前記ウエル領域であって前記コンタクト端子体で覆われる領域の外側のウエル領域にはエミッタ領域が形成され、前記コンタクト端子体の外周部周辺直下の領域に形成されたウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。
【請求項４】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体装置において、前記ウエル領域のうち、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下のウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。
【請求項５】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域には前記エミッタ領域を形成しないことを特徴とする半導体装置。
【請求項６】
第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成してセル構造をなし、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体装置において、前記半導体装置の活性領域の内側であって、前記半導体基板の表面層の応力が集中する部分の直下の前記ウエル領域に挟まれた領域に、前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域にはエミッタ領域を形成しないことを特徴とする半導体装置。
【請求項７】
前記バッファ領域直上の前記金属電極上に弾性材を選択的に形成し、該弾性材上と前記金属電極上に金属膜を形成することを特徴とする請求項１，２，５，６のいずれかに記載の半導体装置。
【請求項８】
前記弾性材がポリイミドであることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は加圧接触型の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）などの半導体装置に関する。
【０００２】
【従来の技術】
大きな電流容量をスイッチングする電力用半導体素子において、主電極部に金属（コンタクト端子体）を加圧接触させることにより電気的、熱的な接触を得る構造を持つ加圧接触型素子は、主電極部にワイヤボンディングを使用しないことや両面冷却が可能なことに起因する信頼性の高さなどから、重要な技術となりつつある。
【０００３】
現在、モータ駆動用のＰＷＭ制御インバータなどに使用される電力用半導体素子として、電圧駆動型で装置応用上扱い易く、高速スイッチングが可能なＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が広く使われている。
図６は加圧接触構造のＭＯＳ制御素子の要部構成図である。ここではＭＯＳ制御素子としてＩＧＢＴを例に説明する。ＩＧＢＴチップ５３は、一方の主面（ＩＧＢＴチップ５３の上面）上に図示されないエミッタ電極とゲート電極が並んで作られ、他方の主面（ＩＧＢＴチップ５３の下面）上には図示されないコレクタ電極が形成される。図示されないエミッタ電極とコンタクト端子体５２が接触し、コンタクト端子体５２とエミッタ側共通電極５１が接触する。図示されないコレクタ電極とコレクタ側共通電極が接触し、図示されないＩＧＢＴチップ５３のゲート電極と配線基板５６がゲートボンディングワイヤ５７で接続される。ＩＧＢＴチップ５３とコンタクト端子体５２は、セラミックパッケージ５５を構成するエミッタ側共通電極５１とコレクタ側共通電極５４を介して加圧接触する。
【０００４】
エミッタ電極側に形成される、ＭＯＳ構造部の一部分であるチャネル上のゲート酸化膜に、応力が加わると、しきい値などの電気特性が変わるだけでなく、極端な場合は特性不良に至る場合があるため、加圧接触型素子ヘのＩＧＢＴチップの適用は従来困難であった。
これらの両者の利点、即ち、電圧駆動型と加圧接触型の利点を生かした加圧接触構造のＩＧＢＴを製作する目的で、集電極型ＩＧＢＴチップと加圧型ＩＧＢＴチップを製作した。
【０００５】
図７は従来の加圧接触構造のＩＧＢＴチップである集電極型ＩＧＢＴチップのエミッタ側平面図である。
ＩＧＢＴチップのエミッタ側表面の一部分にＭＯＳ制御部（ソース領域、ゲート酸化膜およびゲート電極など）を設けず、放熱と電流経路としての役割を持たせた集電極６０を形成する。また、ＩＧＢＴチップの外周部には耐圧を確保するための耐圧構造部が形成され、エミッタ側にゲート電極と接続するゲートパッド５９が形成され、このゲートパッド５９と図６の配線基板５６とがゲートボンディングワイヤ５７を介して接続する。
【０００６】
このＩＧＢＴチップでは、集電極６０のみを加圧できるように、図６の点線で示したように凸部状に加工したコンタクト端子体５２で、集電極６０の点線内での圧接個所７２を加圧し、主電流を流す主電極であるエミッタ電極にワイヤボンディングを使用しない構造とする。ＩＧＢＴチップのエミッタ側に集電極構造を採用することにより、エミッタ側からも放熱できるようになり、電流密度を向上させることができる。また、前記のように、主電極部のワイヤボンディングが不要となることで信頼性の向上にも効果がある。実用化されている加圧接触型ＩＧＢＴでは、パッケージに実装する際、複数のＩＧＢＴチップのほかに逆方向に電流を流すように配置した還流ダイオード（以下、ＦＷＤと称す。ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌ  Ｄｉｏｄｅ）が同一パッケージ内に装填される場合がある。
【０００７】
しかし、前記の集電極６０はＭＯＳ制御部を設けないために、ＩＧＢＴの動作において、無効な領域となる。そのため、活性領域（ＩＧＢＴセルのある部分）の面積が小さくなり、ＩＧＢＴチップの利用効率が悪い。またコンタクト端子体を凸部に加工しなければならず、コンタクト端子体の製作コストが上昇する。
そこで、特願平６−２６０８２４号に開示されているセル加圧型ＩＧＢＴチップが開発された。
【０００８】
図８は従来の加圧接触構造のＩＧＢＴチップであるセル加圧型ＩＧＢＴチップで、同図（ａ）はエミッタ側平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した要部断面図である。
同図（ａ）において、ＩＧＢＴチップの外周部には耐圧構造部５８が形成され、またゲート電極と接続するゲートパッド５９がエミッタ側に形成される。加圧接触領域６３、加圧接触領域のエッジ部近傍６２および非加圧領域６４にはＩＧＢＴセルが形成される。図６のコンタクト端子体５２のＩＧＢＴチップと接触するい面は平坦であり、コンタクト端子体５２のエッジ部７１が点線の加圧接触領域のエッジ部７３で接触する。
【０００９】
同図（ｂ）において、ｎ形の半導体基板１の表面層にｐウエル領域２を選択的に形成し、ｐウエル領域２の表面層にｎソース領域３を選択的に形成する。ｎソース領域３と半導体基板１に挟まれたｐウエル領域２の表面にゲート絶縁膜４を介してゲート電極５を形成し、ゲート電極５上に層間絶縁膜６を形成する。この層間絶縁膜上、ソース領域３上およびｐウエル領域２のコンタクト個所上に第１金属電極７を形成し、この第１金属電極７上に第２金属電極である金属膜８を形成する。この金属膜８の上をコンタクト端子体５２で加圧する。従来のセル加圧型ＩＧＢＴチップでは、この加圧接触領域のエッジ部近傍６２にもＭＯＳ制御部が形成されている。尚、図９の特願平６−２６０８２４号で開示されているように、前記のｐウエル領域２のコンタクト個所上の第１金属電極７上にポリイミド膜８０を形成し、その表面に金属膜８を形成して、ゲート電極６の個所の金属膜８の高さよりコンタクト個所の金属膜８の高さが高くなるように段差８１を設けて、ＭＯＳ制御部に応力がかからない構造としている。
【００１０】
このように、このＩＧＢＴチップはチャネル以外の部分にポリイミド膜８０などにより段差８１を設け、平坦なコンタクト端子体５２で加圧したときにチャネル部に応力がかからないように工夫している。また、ゲート信号の遅れを防ぐために、チップ内に縦横に張り巡らせたメタルゲート線（以下、ゲートライナーと呼ぶ）にも、ゲート／エミッタ間の絶縁耐圧保持のための断面構造上の工夫が施されている（特願平８−０６２３７５号に開示されている）。ゲートランナーはチップ上のゲートパッドに配線され、ワイヤボンディングにより外部端子へと引き出されている。
【００１１】
図８のセル加圧型ＩＧＢＴチップの採用により、図７の集電極型チップよりも活性領域の割合を大きくできて、チップの利用効率が向上した。チップサイズに対する活性領域の割合は従来の集電極型では５０％程度であったが、セル加圧型では７０％以上の活性領域を有し、チップの利用効率が大幅に向上した。また、ＩＧＢＴチップと接触するコンタクト端子体の表面は、図７の集電極型ＩＧＢＴの凸型状から、平坦にできて、コンタクト端子体のコストダウンも達成した。また、コンタクト端子体とＩＧＢＴチップの接触面積が増大するために、冷却効率も向上した。
【００１２】
【発明が解決しようとする課題】
しかし、前記のセル加圧型ＩＧＢＴチップでは、電流遮断時に加圧接触領域のエッジ部（コンタクト端子体のエッジが当たる部分）で破壊するチップが多く、また、放熱（素子の熱抵抗）考慮した場合、加圧力の増加が望まれるが、加圧力を増加させると電流遮断能力が低下する現象が確認された。このエッジ部は加圧時にもっとも応力の集中しやすい部分であるために、過度な応力がかかって素子破壊に至るものと推察される。
【００１３】
また、ＩＧＢＴチップの加圧接触領域のエッジ部はコンタクト端子体のエッジ部と接触するため、偏加圧や機械的衝撃、コンタクト端子体の機械加工によるバリ、素子作動中に発生する削れかすなどにより、ゲート・エミッタ電極の絶縁耐圧不良が最も起こりやすい部分でもある。前記したように、ゲート構造部よりも、エミッタ電極部が高くなるように段差を設けたり、ゲートライナー部の断面構造の工夫により、加圧接触領域でのゲート／エミッタ間の絶縁耐圧不良が起きにくい構造となっているが、加圧接触領域のエッジ部に関しては万全とはいえない。
【００１４】
この発明の目的は、前記の課題を解決して、電流遮断時の加圧接触領域のエッジ部でのターンオフ破壊が生じ難く、また、このエッジ部でのゲート／エミッタ間の絶縁耐圧不良が起こり難い、高い信頼性を有する加圧接触構造の半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形の半導体基板の表面層に第２導電形のウエル領域を選択的に複数形成し、各ウエル領域の表面層に第１導電形のエミッタ領域を選択的に形成し、該エミッタ領域と前記半導体基板に挟まれた前記ウエル領域の表面にゲート絶縁膜を介してゲート電極を形成し、該ゲート電極上に層間絶縁膜を形成し、ウエル領域の形成範囲一面に金属電極を形成した半導体チップの該金属電極に、前記半導体チップの活性領域より小さいコンタクト端子体を加圧接触させてなる加圧接触型の半導体装置において、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成する構成とする。
【００１６】
また、半導体基板の表面層の前記ウエル領域に挟まれたウエル領域であって前記コンタクト端子体の外周部周辺直下の領域に形成されたウエル領域には前記エミッタ領域を形成しない構成とするとよい。
また、前記コンタクト端子体の外周部周辺直下の半導体基板の表面層の前記ウエル領域に挟まれた領域に前記ウエル領域と離して選択的に第２導電形のバッファ領域を形成し、該バッファ領域と隣接する前記ウエル領域には前記エミッタ領域を形成しない構成とするとよい。
【００１７】
前記バッファ領域直上の前記金属電極上に弾性材を選択的に形成し、該弾性材上と前記金属電極上に金属膜を形成すると効果的である。
前記弾性材がポリイミドであるとよい。
前記した構成とすることで、応力の集中しやすい部分にＩＧＢＴセルが形成されない加圧緩衝領域が形成されるので、電流遮断時の破壊は起こらない。また、応力の集中しやすい部分にＭＯＳ制御部がないので、この領域ではゲート／エミッタ間の絶縁耐圧不良は生じない。
【００１８】
また、前記のように、応力の集中しやすい部分に、ＩＧＢＴセルのエミッタを形成しないことで、寄生サイリスタ構造がなくなり、電流遮断時のラッチアップによる破壊がなくなる。また、エミッタをイオン注入して形成する場合、エミッタ形成個所を潰すことでイオン注入しない領域（以下、不活性領域と称す）が形成できるために、不活性領域を変更する場合は、一枚のフォトマスクの変更のみで変更できるので変更に要する費用は少ない。
【００１９】
また、バッファ領域の加圧緩衝領域と、エミッタ領域のない不活性領域を組み合わせることで、電流遮断時のラッチアップによる素子破壊を防止できる設計（再設計も含める）が低コストでできる。
また前記のように、加圧緩衝領域に弾性の大きい導電性薄膜や絶縁膜などの弾性材の膜を積層させて、加圧接触領域内のＩＧＢＴセルのある部分と同程度の高さ（±５μｍ以内）にしておくことにより、加圧時にこの領域でも、圧力を分担して、ＩＧＢＴセルへの過度な応力がかからないようにする効果がある。
【００２０】
【発明の実施の形態】
図１はこの発明の第１実施例のＩＧＢＴの要部断面図である。この実施例は加圧接触領域のエッジ部１２に加圧緩衝領域２１のみを設けたものである。また図８と同一個所には同一の符号を付した。また、図８（ａ）のＡ−Ａ線で切断した断面に相当する要部断面図である。
【００２１】
ｎ形の半導体基板１の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にＡｓのイオン注入でｎエミッタ領域３を形成する。半導体基板１の反対側の主面（図では下側）に形成されるｐコレクタ領域とコレクタ電極は図示されていない。半導体基板１とｎエミッタ領域３に挟まれたｐウエル領域２の表面にゲート絶縁膜４を介して、ポリシリコンのゲート電極５を形成する。ゲート電極５上にＰＳＧ（リンガラス）膜の層間絶縁膜６を被覆する。
【００２２】
一方、コンタクト端子体９のエッジ部１２が接触する近傍では、半導体基板１の表面層に加圧緩衝領域２１となるｐバッファ領域１０を形成する。ｎエミッタ領域３の表面、ｐウエル領域２の表面、層間絶縁膜６の表面およびｐバッファ領域１０の表面にアルミニウム（Ａｌ）などで第１金属電極７を形成し、ｐバッファ領域１０上の第１金属電極７上に、層間絶縁膜６と高さが同じになるように弾性材１１であるポリイミド膜を形成し、この弾性材１１の表面と第１金属電極７の表面に第２金属電極としてＡｌなどの金属膜８を被覆する。ｎエミッタ領域３が形成されるＩＧＢＴセル領域が活性領域２０である。
【００２３】
この構成は、ゲート／エミッタ間の絶縁耐圧不良の起こりやすいコンタクト端子体９のエッジ部１２に、ゲート絶縁膜４、ゲート電極５および層間絶縁膜６で構成されるＭＯＳ制御部がないので、偏加圧や機械的衝撃、またコンタクト端子体９のバリ（機械加工で発生する突起）に対して高い信頼性を得ることができる。
【００２４】
また、ＭＯＳ制御部を形成しない代わりに、弾性材１１を形成し、ＩＧＢＴセルのある部分と同等の高さにすることで、加圧緩衝領域２１にも加圧力を分担させることができる。こうすることで、ＩＧＢＴセル部分に過度な応力がかかるのを防止できる。尚、ＩＧＢＴセルのある部分を、図９の特願平６−２６０８２４号で開示したように、チャネル部分に加圧力が伝達するのを防止する構成としても勿論よい。
【００２５】
図２に、加圧力と遮断電流の相関（Ｔｊ＝１２５℃）を示す。横軸には加圧力（任意単位）を、縦軸には遮断電流値を定格電流値で割った値をとっている。先に述べたように、従来構造の素子Ｅでは、加圧力を増加させると、あるポイントで急激に電流の遮断能力が落ち、低い電流で破壊に至ることがある。第１実施例の加圧緩衝領域を設けた素子Ｄで、素子より、さらに加圧力を増加させても、定格電流の４倍の電流値を遮断でき、加圧力に対して非常に安定な電流遮断能力をもつことが示された。尚、加圧力が２（Ａ．Ｕ．）まで本発明の素子Ｄの方が遮断電流が小さいのは、ｐバッファ領域１０の形成で活性領域が小さくなったためである。
【００２６】
また、図示しないが、ゲート／エミッタ間の絶縁耐圧の不良率は素子Ｅに比べ素子Ｄは半減した。
図３は、この発明の第２実施例のＩＧＢＴの要部断面図である。この実施例は加圧接触領域のエッジ部１２にｎエミッタ領域３のない不活性領域２２を設けたものである。図１とこの構成の違いは、図１の加圧緩衝領域２１に相当する部分にｎエミッタ領域のない、ｐウエル領域２のみの不活性領域２２を形成し、ゲート絶縁膜４、ゲート電極５および層間絶縁膜６をｐウエル領域２上に形成し、これらの表面に第１金属電極７を形成する点である。ｎエミッタ領域３の形成は、前記のように、Ａｓのイオン注入で行うために、このイオン注入を遮蔽することで不活性領域２２を簡単に形成できる。従って、ｎエミッタ領域３を形成するときに使用するフォトマスクを１枚変更するだけで、不活性領域２２の変更が容易にできる。
【００２７】
ここで形成される不活性領域２２の幅はチップにかかる単位面積の力ににより最適値を設定する必要がある。ゲート絶縁膜４のあるＭＯＳ制御部は存在するが、ｎエミッタ領域３がないために、図示されないｐ形のコレクタ領域、ｎ形の半導体基板１、ｐウエル領域２およびｎエミッタ領域３の４層構造で形成される寄生サイリスタ構造が存在せず、電流遮断時にラッチアップによる破壊が起きない。従って、遮断電流は第１実施例並の値が得られる。しかし、ｎエミッタ領域３はないもののゲート絶縁膜４を介してゲート電極５が形成されているために、ゲート／エミッタ間の絶縁耐圧不良は従来素子並に発生する。
【００２８】
この第２実施例の利点は、不活性領域２２の幅を変更する場合に、ｎエミッタ領域３を形成するフォトマスク１枚の変更で済むために、設計変更に要する製造コストの上昇が、第１実施例の素子に比べて小さい点である。
図４は、この発明の第３実施例のＩＧＢＴの要部断面図である。この実施例は第１実施例の加圧緩衝領域２１のさらに内周および外周に第２実施例の不活性領域２２を配置してある。推奨加圧力が約８０ｋｇ／ｃｍ2 のＩＧＢＴチップでは、加圧緩衝領域２１の幅は２６０μｍ（活性領域面積の５．２％）、不活性領域２２の幅は内周、外周各々１６０μｍ（合計で活性領域面積の５．７％）になっている。加圧緩衝領域２１と不活性領域２２の最適な面積は、加圧時に応力の及ぶ範囲によるため、素子使用時の加圧力によっても変化するが、スイッチング作用をしない無効な領域であるので、活性領域２０（ＩＧＢＴセルのある部分）に対して小さければ小さい程よいが、あまり小さ過ぎると、前記のように、偏加圧や機械的衝撃などで、特性が悪化する。実用的には１５％以下が望ましい。
【００２９】
図５は、図１の加圧緩衝領域（２６０μｍ）のみを設けた素子Ａと、図４の素子Ｂの破壊割合を比較した図である。同図では、定格電流の５倍の電流を遮断した場合の破壊割合を示す。加圧緩衝領域のみを設けた素子Ａでは１３．８％破壊したのに対して、加圧緩衝領域と不活性領域を設けた素子Ｂでは３．８％と破壊割合が減少している。このように、加圧接触領域のエッジ部１２に不活性領域２２を設けることは、加圧緩衝領域２１と同様にチップの電流遮断能力を安定させ、信頼性を高める効果がある。また、この不活性領域２２は製造プロセスでフォトマスク１枚のパターンを変更するだけで形成できるので、不活性領域の変更にかかる製造コストの上昇はほとんどない。
【００３０】
さらに、図４に示す素子Ｂの不活性領域２２を加圧緩衝領域２１にして、素子Ａの加圧緩衝領域を素子Ｂの不活性領域に相当する部分まで広げた素子を作成すれば、当然、電流遮断能力は素子Ｂと同等レベルが期待され、且つ、素子Ｂよりゲート／エミッタ間の絶縁耐圧不良が減少することが期待できる。
【００３１】
【発明の効果】
この発明によれば、応力集中しやすい加圧接触領域のエッジ部に加圧緩衝領域を設けることで、ゲート／エミッタ間の絶縁耐圧不良が起こりにくく、機械的衝撃やコンタクト端子体のバリなどにも強い、電流遮断能力の高いＩＧＢＴチップを製作できる。
【００３２】
また、ｎエミッタ領域を形成しない不活性領域を設ければ、加圧緩衝領域を設けた場合と同様に電流遮断能力を向上できる。また、不活性領域の変更はフォトマスク１枚の変更のみで実施できるので安価であり、再設計の場合に有利である。
また、熱応力によるＩＧＢＴセル部へのダメージも軽減されるので、素子のパワーサイクル耐量が向上する。
【図面の簡単な説明】
【図１】この発明の第１実施例のＩＧＢＴの要部断面図
【図２】加圧力と遮断電流の相関（Ｔｊ＝１２５℃）を示す図
【図３】この発明の第２実施例のＩＧＢＴの要部断面図
【図４】この発明の第３実施例のＩＧＢＴの要部断面図
【図５】図１の加圧緩衝領域（２６０μｍ）のみを設けた素子Ａと、図４の素子Ｂの破壊割合を比較した図
【図６】加圧接触構造のＭＯＳ制御素子の要部構成図
【図７】従来の加圧接触構造のＩＧＢＴチップである集電極型ＩＧＢＴチップのエミッタ側平面図
【図８】従来の加圧接触構造のＩＧＢＴチップであるセル加圧型ＩＧＢＴチップで、（ａ）はエミッタ側平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した要部断面図
【図９】従来の加圧接触構造のＩＧＢＴチップのＭＯＳ制御部の構造図
【符号の説明】
１    半導体基板
２    ｐウエル領域
３    ｎエミッタ領域
４    ゲート絶縁膜
５    ゲート電極
６    層間絶縁膜
７    第１金属電極
８    金属膜
９    コンタクト端子体
１０    ｐバッファ領域
１１    弾性材
１２    エッジ部
２０    活性領域
２１    加圧緩衝領域
２２    不活性領域
５２    コンタクト端子体
５３    ＩＧＢＴチップ
６０    集電極
６２    加圧接触領域のエッジ部近傍
【図１】
0003709713.tif 000002
【図２】
0003709713.tif 000003
【図３】
0003709713.tif 000004
【図４】
0003709713.tif 000005
【図５】
0003709713.tif 000006
【図６】
0003709713.tif 000007
【図７】
0003709713.tif 000008
【図８】
0003709713.tif 000009
【図９】
0003709713.tif 000010