(57)【特許請求の範囲】
【請求項１】
出力段の動作特性の関数として駆動演算増幅器により電流出力のレベルを変調させることを包含しており、且つ前記出力段が電界効果トランジスタを有している、駆動演算増幅器により出力段をスイッチにより駆動する方法において、
前記電界効果トランジスタがオン又はオフであり且つ前記駆動演算増幅器が完全にアンバランス状態にある場合に、プリセットした最小値の駆動電流を送給し、
前記電界効果トランジスタが、いずれの方向においても、オフ領域からその動作特性のリニア動作領域へ通過し且つ前記駆動演算増幅器が制限されたアンバランス状態にある場合に、プリセットした最大値の駆動電流を送給し、
上昇及び下降遷移期間中で且つ前記電界効果トランジスタが飽和状態にある間に、前記駆動演算増幅器の出力がプリセットしたスルーレートで変化するように前記駆動演算増幅器のフィードバックループにより制御される駆動電流を送給する、
上記各ステップを有しており、且つ前記駆動演算増幅器が、更に、トランスコンダクタンス差動入力段を有しており、前記駆動演算増幅器による前記電流出力のレベルの変調が前記トランスコンダクタンス差動入力段のコレクタ電流を制御することにより行われることを特徴とする方法。
【請求項２】
請求項１において、前記トランスコンダクタンス差動入力段が一対のトランジスタを包含しており、前記出力段が前記駆動演算増幅器の前記フィードバックループにより課される前記出力電流の制御をディスエーブルさせる動作条件を有しており、前記駆動演算増幅器の前記フィードバックループにより課される前記出力電流の制御をディスエーブルさせる前記出力段の動作条件期間中に、前記出力電流のレベルの変調は、前記トランスコンダクタンス差動入力段のアンバランス状態に依存して、前記一対のトランジスタの内の導通状態にあるトランジスタを介して或る電流を強制的に流す補助的電流発生器をイネーブル及びディスエーブルさせることにより実現されることを特徴とする方法。
【請求項３】
トランスコンダクタンス差動入力段及びカレントミラー最終段からなる駆動演算増幅器、前記トランスコンダクタンス差動入力段の出力ノードと前記トランスコンダクタンス差動入力段の反転入力ノードとの間に接続されているフィードバックキャパシタを使用する出力段用駆動回路において、
前記トランスコンダクタンス差動入力段の一対のトランジスタの夫々のバイアス電流により強制的に流される電流よりも著しく大きな電流を強制的に流すことが可能な補助的電流発生器、
前記トランスコンダクタンス差動入力段の入力と交差結合されている第２対のトランジスタにより制御され、前記一対のトランジスタの各々と前記補助的電流発生器との間における電流経路をイネーブル及びディスエーブルさせることが可能なスイッチング手段、
を有していることを特徴とする駆動回路。
【請求項４】
請求項３において、前記一対のトランジスタがバイポーラＮＰＮトランジスタであり、その各々がカレントミラーの入力へ接続されているコレクタを有していることを特徴とする駆動回路。
【請求項５】
請求項４において、前記第２対のトランジスタが電界効果トランジスタであり、その各々が前記トランスコンダクタンス差動入力段の夫々の入力に接続されているゲートと、他方の入力のＮＰＮトランジスタのエミッタへ接続されているソースと、夫々の電流発生器へ及び一対のＰＮＰトランジスタのベースへ共通接続されているドレインとを有しており、前記一対のＰＮＰトランジスタの内の一方のＰＮＰトランジスタは、前記補助的電流発生器へ接続しているコレクタと、前記夫々の入力のＮＰＮトランジスタのエミッタとを有しており一方他方のＰＮＰトランジスタは前記補助的電流発生器へ接続しているコレクタと、前記他方の入力のＮＰＮトランジスタのエミッタとを有していることを特徴とする駆動回路。
【請求項６】
請求項５において、各対の前記第２ＰＮＰトランジスタのエミッタと他方の入力のトランジスタのエミッタとの間に、安定化抵抗が設けられていることを特徴とする駆動回路。
【請求項７】
請求項３において、前記駆動演算増幅器の非反転入力へ供給される参照電圧の値の２倍である電圧に維持されるノードと共通接地ノードとの間に機能的に直列接続されている、第１ＮＰＮトランジスタと、第２Ｎチャンネル電界効果トランジスタと、第３Ｐチャンネル電界効果トランジスタと、第４バイポーラＰＮＰトランジスタと、を具備している相補的段から構成されているスイッチング論理信号用の入力回路を有しており、前記第１ＮＰＮトランジスタの及び前記第４ＰＮＰトランジスタのベースは前記参照電圧へ共通に接続されており、前記スイッチング論理信号は前記第２及び第３電界効果トランジスタの共通接続されているゲートへ印加され、前記第２及び第３電界効果トランジスタのドレインは前記駆動演算増幅器の非反転入力ノードへ共通に接続されていることを特徴とする駆動回路。
【請求項８】
パワートランジスタゲート駆動回路において、
第１及び第２電流発生器で夫々バイアスされるべく接続されている第１及び第２脚部を具備している差動入力段の片側をランプ電圧で駆動すべく接続されているランプ電圧発生器、
前記ランプ電圧が変化を終了した後に、前記差動入力段が一方の方向又は他方の方向に完全にアンバランスに駆動される迄、前記差動入力段を介してのバイアス電流を増加させるべく動作接続されている付加的な電流発生器、
前記差動入力段の電流出力をパワートランジスタゲート接続に対する電流供給及び電流吸込駆動へ変換させるべく接続されているカレントミラー段、
パワートランジスタの電流担持ノードから前記差動入力段の入力接続の内の一つへ容量的に結合されているフィードバック接続、
を有していることを特徴とする駆動回路。
【請求項９】
請求項８において、前記第１及び第２電流発生器は漏洩電流を補償するのに十分に大きなものであるに過ぎないことを特徴とする駆動回路。
【請求項１０】
請求項８において、前記付加的な電流発生器が前記第１及び第２電流発生器よりも大きいことを特徴とする駆動回路。
【請求項１１】
請求項８において、更に、前記付加的な電流発生器と前記差動入力段との間に介在されている安定化抵抗を有していることを特徴とする駆動回路。
【請求項１２】
請求項８において、前記差動入力段がバイポーラ入力トランジスタを有していることを特徴とする駆動回路。
【請求項１３】
パワートランジスタゲート駆動回路において、
第１及び第２電流発生器によりバイアスされるべく夫々接続されている第１及び第２脚部を具備している差動入力段の片側をランプ電圧で駆動すべく接続されているランプ電圧発生器、
パワートランジスタの電流担持ノードから前記差動入力段の前記片側へ容量結合されているフィードバック接続、
前記電流発生器により供給されるものと同じ符号の電流を供給すべく動作接続されている付加的な電流発生器、
前記容量結合されているフィードバック接続を介しての電流が実質的に終了した時に前記差動入力段へ電流バイアスを付加すべく前記付加的な電流発生器を接続させる補充的駆動回路、
前記入力トランジスタのいずれかが完全にオフである場合に前記付加的な電流発生器の導通をカットオフさせる形態とされているカットオフ回路、
前記差動入力段の電流出力をパワートランジスタゲート接続用の電流供給及び電流吸込駆動へ変換させるべく接続されているカレントミラー段、
を有していることを特徴とする駆動回路。
【請求項１４】
請求項１３において、前記第１及び第２電流発生器が漏洩電流を補償するのに十分に大きいものであるに過ぎないことを特徴とする駆動回路。
【請求項１５】
請求項１３において、前記付加的な電流発生器が前記第１及び第２電流発生器よりも大きいことを特徴とする駆動回路。
【請求項１６】
請求項１３において、前記差動入力段がバイポーラ入力トランジスタを有していることを特徴とする駆動回路。
【請求項１７】
請求項１３において、前記カットオフ回路がＭＯＳトランジスタを有しており且つ前記補充的駆動回路がバイポーラトランジスタを有していることを特徴とする駆動回路。
【請求項１８】
請求項１３において、更に、前記付加的な電流発生器と前記差動入力段との間に介在する安定化抵抗を有していることを特徴とする駆動回路。
【請求項１９】
電流担持ノードを具備するタイプのパワートランジスタ用のパワートランジスタ駆動段において、
第１及び第２トランジスタを有する入力トランジスタの第１差動対、
前記第１及び第２トランジスタを夫々継続的にバイアスすべく接続されている第１及び第２電流発生器、
前記第１トランジスタの制御端子を制御したスルーレートを持った変化する電圧でバイアスすべく接続されている電圧ランプ発生器、
パワートランジスタの電流担持ノードを前記第１トランジスタの前記制御端子へ接続するキャパシタ、
付加的な電流発生器と、前記入力トランジスタがアンバランスである場合に、前記付加的な電流発生器からその時に前記入力トランジスタの内で一層強くオンしているものへ電流を供給すべく動作接続されている補充的トランジスタ、及び
前記入力トランジスタが完全にアンバランスである場合に、前記付加的な電流発生器からの電流をカットオフさせるべく動作接続されている付加的なトランジスタ、
を有していることを特徴とする駆動段。
【請求項２０】
請求項１９において、前記第１及び第２電流発生器が漏洩電流を補償するのに十分に大きいものであるに過ぎないことを特徴とする駆動段。
【請求項２１】
請求項１９において、前記付加的な電流発生器が前記第１及び第２電流発生器よりも大きいことを特徴とする駆動段。
【請求項２２】
請求項１９において、更に、前記付加的な電流発生器と前記差動入力トランジスタとの間に介在する安定化抵抗を有していることを特徴とする駆動段。
【請求項２３】
請求項１９において、前記入力トランジスタがバイポーラであることを特徴とする駆動段。
【請求項２４】
請求項１９において、前記付加的なトランジスタがＭＯＳであり且つ前記補充的なトランジスタがバイポーラであることを特徴とする駆動段。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、効果的なスルーイング速度のコントロールを可能にしかつ駆動回路による電流吸収を出力パワー段の動作条件の関数として最適化できる該出力パワー段の駆動方法及び対応する回路に関する。
【０００２】
【従来技術及びその問題点】
所謂インテリジェントパワースイッチは工業的な広範囲の用途が見つけだされている。これらのデバイスは、グラウンドに対するもの（ハイサイドドライバーコンフィギュレーション）又はパワーサプライ電圧に対するもの（ローサイドドライバーコンフィギュレーション）等の任意の種類の負荷（容量性、誘導性及び／又は抵抗性）を駆動できる。（例えば集積パワーデバイスを短絡等から保護するために）集積パワースイッチの状態を実時間モードで保護しかつ調節できる回路が単一チップ上に集積されているため、これらは「インテリジェント」と称される。
【０００３】
現在のところ、これらの集積回路の製造のために最も頻繁に使用される技術は所謂ＢＣＤ（Bipolar-CMOS-DMOS ）技術である。類似の電流取扱能のバイポーラートランジスターと比較して電圧駆動されるという利点を有するＤＭＯＳトランジスターによりしばしば形成される集積スイッチは、最大のプロセス電圧に耐えることができ、かつ低い飽和抵抗を有している。
他方工業的用途の分野では、リレーや機器の連続する迅速なスイッチングにより生ずることのある電磁気的な乱れの問題が非常に重要である。生ずる電磁気的ノイズを最小にするためには、好適に遅いスルーイング速度を確保できるスイッチ、実際にはコントロールされた傾斜を有するスイッチングフロントを実現することが重要である。
【０００４】
コントロールされたスイッチングフロントのパワートランジスター（パワースイッチ）をスイッチオン及びオフにするための共通のアプローチは、トランジスターの駆動ノード（電界効果パワートランジスターの場合はゲート）に一定電流を負荷し及び放電させることである。電界効果パワートランジスター（ＦＥＴ）を使用するハイサイドドライバーの場合のこのような駆動スキームが図１に示されている。
当業者には周知なように、スイッチングフロントの傾斜が、トランジスターがオフ条件から飽和条件へ移り又は後者の条件から所謂直線的動作条件（つまりＦＥＴが抵抗性の挙動を示す場合のその特性の動作ゾーン）に移るときに、一定ではなく異なった値を取るゲートノードのキャパシタンスに依存するため、前記解決法は完全にコントロールされたスルーイング速度を得ることができない。更にこの様な解決法は、ターンオン及びターンオフ遅れを受け入れられる程度に小さく維持するために、上昇フロントの初めにおけるオフ条件から飽和条件への移行、そして逆の場合には下降フロントの終わりにおける移行をスピードアップし、更に上昇フロントの飽和条件から直線動作条件への移行及び逆の場合には下降フロントの初めにおける移行をスピードアップできる回路を必要とする。
【０００５】
スルーイング速度をコントロールするために使用される代替アプローチは、図２に示すように、そのフィードバックラインのキャパシターＣを使用する集積段として構成された高ゲイン演算増幅器の使用に基づいている。
それらがＩON／Ｃ及びＩOFF ／Ｃ間の比により専ら定義されるため、前記第１の解決法と比較して、この代替解決法は完全にコントロールされたスイッチングフロントを得ることが可能になる。
他方、演算増幅器は、10ｐＦ余りの低い値から数千ｐＦまでの高い値のパラシチックなキャパシタンスと振動を防止するための広いバンドを有するパワーＦＥＴ（例えばＤＭＯＳトランジスター）のゲートを駆動できる出力段が装着されていなければならない。
【０００６】
この最後のアプローチは、電流発振器ＩON及びＩOFF 及びブートストラップキャパシタンスＣ（集積回路に外部接続でき、従って必要に応じて使用できる）のディメンジョンを適切に設定することにより完全なスルーイング速度コントロールを理論的に達成できるにもかかわらず、電力消費及びスイッチングの遅れは最適化できないという欠点を有している。
これらの理由から、この解決法は、コントロール回路の電力消費が無視できずかつ比較的高スイッチング周波数で機能するようにされているシステムや機器では、殆ど使用されない。
更にパワーＭＯＳＦＥＴの場合には、駆動は、一般にパワートランジスターの抵抗Ｒｏｎを減少させるためのブースト電圧で行なわなければならない。従ってチャージポンプ回路を使用することにより十分に電圧上昇した駆動演算増幅器の最後の段のサプライノードからの電流吸収をできるだけ小さくして前記チャージポンプ回路の過負荷を回避することが重要である。
【０００７】
【問題点を解決するための手段】
従って集積段を駆動することにより得られるものに類似する容易なスルーイング速度コントロールを可能にすることに加えて、電力消費を最適にしかつターンオン及びターンオフの遅れを制限することを可能にする改良された駆動システムの必要性及び／又は有用性がある。
この目的は、駆動演算増幅器により伝達される電流のレベル従って電流吸収を出力パワートランジスターの異なった動作条件の関数として変調することから実質的に成る本発明の駆動システムにより達成される。
本発明の基本には、出力パワートランジスターを好適に駆動するために要求される電流がパワートランジスターが機能しているその特性ゾーンに依存するという事実の認識がある。
【０００８】
ＭＯＳＦＥＴトランジスターが完全にオン又はオフの場合、そのゲートに供給されるために必要な電流は、漏洩を相殺しかつトランジスターの実際の状態（オン又はオフ）を確保するために十分な電流のみである。
上昇及び下降スイッチングフェーズの間に必要とされる電流はほぼＩ＝ＣGATE・ＶS ／Ｔに等しく、ここでＣGATEはＭＯＳＦＥＴのゲートノードから見たキャパシタンスであり、Ｔは上昇時間又は下降時間を表し、ＶS は回路のサプライ電圧である。
この電流は出力ノードの電圧スイングを可能にし、予備決定されたＩON,OFF／Ｃで与えられる傾斜を維持する。更に、オフ条件から飽和条件への移行では上昇フロントの初めで、逆の場合には下降フロントの終わりに該移行をスピードアップし、更に飽和条件から「直線」状態への移行では上昇フロントの終わりに、逆の場合には下降フロントの初めで該移行をスピードアップするために、パワースイッチの動作サイクルのこれらのフェーズ間に駆動増幅器により伝達される電流を好適に増大させ、これによりスイッチングの遅れを減少させる。
【０００９】
本発明の第１の態様によると、駆動演算増幅器により出力され駆動演算増幅器の最終段のサプライノードから吸収される電流は次のように変調される。
a)  演算増幅器が完全にアンバランスになる出力パワートランジスターがＯＮ又はＯＦＦ状態にある条件で、電流が最小になる。
b)  電流が十分で、回路の出力ノードの電圧が上昇及び下降トランジションの全寿命の間、予備設定された傾斜に従って変化し、その間は駆動演算増幅器は直線条件で動作し（それ自身のフィードバックループにより行なわれるコントロールの下で）、出力パワートランジスターが飽和になることを確保する。
c)  出力パワートランジスターが一個のセンス又は他のセンス、その値がターンオン及びターンオフの遅れ時間に影響を有するＯＦＦ領域とその特性の「直線的挙動」領域（抵抗性挙動）間の境界と交差するときに電流は最大になる。
【００１０】
本明細書の引き続く説明により明瞭にされかつ例示されるように、本発明のシステムは、演算増幅器により駆動される出力パワートランジスターの対応する動作を反映する演算増幅器自身の差動入力段の動作条件に関連して（関数として）、駆動演算増幅器により出力される電流のレベルの変調を行なうことを意図する。
パワートランジスターのコントロールノードに演算増幅器により伝達される駆動電流の変調は、同じ差動入力段のアンバランスな状態に関連して、差動入力段の（電流吸収の）異なった差動バイアス条件の中から選択できる特殊な回路により行なわれる。差動入力段は、差動電流出力を有する相互コンダクタンス段で、複数の電流ミラーが、出力パワートランジスターを駆動する最後のシングルエンド段を構成する。
【００１１】
本発明の異なった特徴及び利点が、本発明の重要な態様を例示する添付図面を参照しながら引き続いて行なう説明により更に明らかになるであろう。
図１は既述した通り、出力パワートランジスター（ハイサイドドライバー）の駆動用の基本回路ダイアグラムである。
図２は既述した通り、従来の演算増幅器により形成された集積段により出力パワートランジスター（ハイサイドドライバー）を駆動するための基本回路ダイアグラムである。
図３は本発明による出力パワートランジスター（ハイサイドドライバー）用の駆動回路を示す。
図４は図３の演算増幅器により伝達される駆動電流のダイアグラムを示す。
図５は出力パワートランジスターのターンオン及びターンオフの全サイクル間の図３の回路の重要な電圧のダイアグラムを示す。
図６はターンオンを減少させるために適した論理スイッチシグナル、及びターンオン及びターンオフの遅れ時間を減少させるために適したスイッチシグナル用の入力回路を示す。
図７は抵抗性負荷用の図３の駆動演算増幅器の伝達機能のダイアグラムである。
図８はローサイドドライバーとして形成された出力パワートランジスター用の本発明により構成された駆動回路を示す。
【００１２】
ハイサイドドライバーとして構成されたパワートランジスターＰＷ1 用の本発明による駆動回路が、図３に示されている。
基本的にこのタイプの回路は任意のタイプの負荷を駆動でき、回路の出力ノードＯＵＴも負のポテンシャル（グラウンド未満）を取る。後者の特性が強い誘導負荷（数ヘンリーの）を駆動するために要求され、該負荷の消磁をスピードアップする。この特別な要求がなければ、電流ミラーmirror３は、図示の例のように出力ノードポテンシャルの代わりにグラウンドポテンシャルを基準とすることができる。
【００１３】
駆動演算増幅器は、実質的に最終段を構成する３個の電流ミラー（mirror１、mirror２及びmirror３）と、実質的に差動トランジスター対Ｎ1 及びＮ2 及びそれぞれの電流発振器ＩQ から構成される差動入力段を含んで成っている。
演算増幅器の差動入力段は差動電流出力（トランジスターＮ1 及びＮ2 のドレーン電流により構成される）を有する相互コンダクタンス段である。３個の電流ミラーmirror１、mirror２及びmirror３は演算増幅器の最後の段を構成し、そのシングルエンド出力図示の通り出力パワートランジスターＰＷ1 のゲートに直接接続されている。
図示の例では１：10と表示されている第２及び第３の電流ミラーmirror２及びmirror３のミラー比は、勿論任意の好適な値とすることができ、例えば１：１の比でも良い。勿論図示の例のように比較的大きいミラー比であると、同じレベルの出力電流に対して差動入力段での電流吸収を減少させる。
【００１４】
本発明方法によると、駆動演算増幅器により伝達される出力電流は、回路の動作の状態に関連して、トランジスターＭ1 及びＭ2 、トランジスターＰ1 、Ｐ2 、Ｐ3 及びＰ4 及び補助電流発振器ＩM により構成される回路配置により変調される。
前記回路で使用される全電流発振器は一般に、理想的な電流発振器である必要はないが、それらの充電ノードの電圧がそれらが基準と（電力供給）される電圧に近傍に維持される限りは、電流を伝達できる電流ミラー構造を有することが好ましい。
【００１５】
トランジスターＭ1 及びＭ2 は差動入力トランジスター対Ｎ1 及びＮ2 と交差カップリングし、後者はそれぞれ演算増幅器の反転入力ノードｉｎ−に存在するシグナルにより及び増幅器の非反転入力ｉｎ＋に印加される参照電圧ＶR によりコントロールされる。
Ｍ1 及びＭ2 は、相互コンダクタンス差動入力段が完全にバランスしなくなったとき、つまり反転入力ｉｎ−に存在するシグナルがグラウンドポテンシャル又はポテンシャル２ＶR に達したときに、駆動演算増幅器の出力電流を２ＩQ により与えられるレベルに限定する機能を有する。
実際、入力ノードｉｎ−の電圧が零未満に降下すると、出力トランジスターＰＷ1 がオンになり、そのゲートがＶCP電圧にバイアスされ、これはチャージポンプ回路（図示略）により発生するブースト電圧である。一般にパワーＭＯＳＦＥＴを好適に過駆動するために、ブースト電圧ＶCPはサプライ電圧ＶS より約10Ｖ高く、これによりパワートランジスターの内部抵抗ＲDSonが最適化される。これらの動作条件では、演算増幅器つまりその差動入力段は完全にバランスを崩している。
【００１６】
上記で繰り返した意味で差動入力段が完全にバランスを崩している状態では、トランジスターＰ1 及びＭ1 がオンになり、一方Ｍ2 、Ｐ1 、Ｐ3 及びＰ4 はオフとなる。従ってトランジスターＮ2 は、そのコレクタを通して２ＩQ で与えられる電流をブースト電圧ノードＶCPから吸収する。この条件は、反転入力ノードｉｎ−の電圧が、０からＶTH1 ＝ＶR −ＶBE（Ｎ2 ）−ＶTH（Ｍ1 ）で与えられる電圧ＶTH1 までの全範囲の変化の間、持続し、ここでＶTH1 はトランジスターＭ1 のスレッショルド電圧である。
出力パワートランジスターＰＷ1 がオフになるとデュアル状態が生ずる。この場合、駆動演算増幅器の非反転入力ｉｎ−は電圧２ＶR である。その結果、Ｍ2 及びＰ1 はオンになり、一方Ｍ1 、Ｐ2 、Ｐ3 及びＰ4 はオフになり、そしてこの場合トランジスターＮ1 は２ＩQ により与えられる電流をそのコレクタを通して吸収する。この条件は、反転入力ノードｉｎ−の電圧が、２ＶR からＶTH2 ＝ＶR ＋ＶBE（Ｎ1 ）＋ＶTH（Ｍ2 ）で与えられる電圧ＶTH2 までの全範囲で持続し、ここでＶTH2 はＭ2 トランジスターのスレッショルド電圧である。
【００１７】
明らかなように、電流発振器ＩQ は最小電流つまり出力パワートランジスターＰＷ1 のゲートノードの分散電流を補償するためにきっかり十分な電流を流すサイズとし、従って導電状態あるいはカットオフ状態が維持される。
駆動演算増幅器が直線状に動作する場合、つまり駆動演算増幅器の反転入力ノードｉｎ−の電圧が図４に概略的に示したように参照電圧ＶR の近傍に留まる場合の上昇又は下降トランジェントの間、キャパシタンスＣにより形成されるフィードバックループは上昇又は下降スルーイング速度をコントロールし、これにより予備設定された傾斜が確保され、かつ演算増幅器は出力パワートランジスターＰＷ1 のゲートノードの充電及び放電に必要な電流を伝達する。これらの動作条件では実際に、コレクタ電流ＩC （Ｎ1 ）及びＩC （Ｎ2 ）は、次の優れた関係（図４の電流ダイアグラムの指数ゾーンに対応する）により、演算増幅器の反転及び非反転入力に存在する電圧に結び付けられる。
【００１８】
ｖ（in）＝ＶT ・ｌｎ〔ＩC （Ｎ1 ）／ＩC （Ｎ2 ）〕＋Ｒ1 ・〔ＩC （Ｎ1 ）−ＩQ 〕＋ＶT ・ｌｎ〔｛ＩC （Ｎ1 ）−ＩQ ｝／ＩQ 〕
−ｖ（in）＝ＶT ・ｌｎ〔ＩC （Ｎ2 ）／ＩC （Ｎ1 ）〕＋Ｒ2 ・〔ＩC （Ｎ2 ）−ＩQ 〕＋ＶT ・ｌｎ〔｛ＩC （Ｎ2 ）−ＩQ ｝／ＩQ 〕
上昇トランジェントの初め及び終わりのそれぞれに、出力パワートランジスターはオフ条件から直線動作の条件へ、及び後者の条件から飽和条件へ移行する。同様に、下降トランジェントの初めと終わりには、それぞれ出力パワートランジスターは飽和条件から直線動作条件へ、及び後者の条件からオフ条件へ移行する。これらのフェーズの間、パワートランジスターの駆動ノードの比較的大きい充電又は放電電流が要求され、これにより例えばターンオンの間及びターンオントランジェントの終わりにパワートランジスターのターンオンスレッショルドＶTHに迅速に到達し、これにより出力パワートランジスターのＶGS電圧を抵抗ＲDSonを最適化するために迅速に約10Ｖのオーダーに導く。
【００１９】
本発明によると、駆動演算増幅器の比較的高い出力電流用のこのような一時的な要求が、演算増幅器の入力段の差動対のそれぞれのトランジスターに、専用補助電流発振器ＩM を通して、２個の電流発振器ＩQ により固定される電流２ＩQ より遙かに大きい電流を吸収させることにより、満足される。この補助電流発振器ＩM は、入力差動トランジスター対の導電しているトランジスターのコレクタを通して、差動入力段をバイアスする２個の電流発振器ＩQ により流される電流２ＩQ よりかなり大きい付加電流ＩM を流すように設計されている。これは、差動入力段の比較的小さいアンバランスのフェーズの間に、２個のトランジスターＰ3 及びＰ4 の一方又は他方を一時的にターンオンすることにより得られる。
図５の電圧ダイアグラムを参照して行なう引き続く説明はより容易に理解されるであろう。
【００２０】
出力パワートランジスターＰＷ1 のターンオンフェーズでは、出力パワートランジスターのゲートノードの電圧がターンオンスレッショルドＶTHを越えて上昇していないため、演算増幅器の差動入力段の比較的小さいアンバランスの状態は演算増幅器のフィードバックループが不活性であるピリオドと一致する。その結果ターンオンするのはトランジスターＰ3 である。駆動演算増幅器の出力電圧が一旦スレッショルド電圧ＶTHより大きくなると、出力パワートランジスターは導電を開始し、従って参照電圧ＶR の周辺で駆動演算増幅器の動作をコントロール（出力電圧Ｖout のスルーイング速度）するフィードバックループが上昇トランジェントの寿命の間活性化される。
【００２１】
上昇トランジェントの終わり、つまり駆動演算増幅器の出力電圧Ｖout がＶS ＋ＶＲGSonにより与えられる限界値に達したときに、フィードバックキャパシターＣの電圧は上昇を停止し、更にこの場合にはスイッチングフロントの傾斜をコントロールするフィードバックループの機能も停止する（スルーイング速度）。
この時点でトランジスターＰ3 は再度ターンオンし、駆動演算増幅器により（つまり差動入力段により）流される電流が再度ＩM ＋２ＩQ で与えられる最大値まで上昇することを許容する。これにより、出力パワートランジスターの完全なターンオン条件（過駆動）への到達が、そのコントロールゲートを、一般的な技術に従って好適なチャージポンプ回路により発生するブースト電圧ＶCPに迅速に充電することにより加速される。
出力パワートランジスターＰＷ1 のターンオフは反対の要領で起こる。
【００２２】
ターンオフフェーズの場合も、トランジスターＰ4 のターンオンにより、ＩM ＋２ＩQ の合計で与えられる最大電流が、過駆動電圧ＶCPからＶS ＋ＶGSonにより与えられる電圧までの出力パワートランジスターのゲートノードの放電の間に、駆動演算増幅器により流される。この時点で下降フロントの傾斜をコントロールする（スルーイング速度）フィードバックは出力パワートランジスターのターンオフスレッショルドＶTHが解消されない限り活性になり、これはフィードバックループを不活性化しトランジスターＰ4 のターンオンを再度生じさせ、これにより電圧２ＶR が反転入力ノードＶ（ｉｎ−）により到達されるまで駆動演算増幅器により最大電流が流される。
【００２３】
図５を参照すると、出力パワートランジスターＰＷ1 のターンオンフェーズ間にの遅れＴ1 は、ｖ（ｉｎ−）電圧の２ＶR からＶR までの降下の間に逆フェーズの論理シグナル対（input)によりコントロールされる電流発振器ＩONのターンオン及び電流発振器ＩOFF のターンオフのため、反転入力ノード（ｖ（ｉｎ−））が放電するために必要な時間に相当する。
遅れＴ2 は出力パワートランジスターのゲートポテンシャルがグラウンドポテンシャルからターンオンスレッショルド電圧ＶTHを越えるレベルまで充電されるために必要な時間を示す。
ゲートノードを迅速に充電するために、駆動演算増幅器が比較的高電流をこれらのフェーズの間に流すことを可能にすることにより、本発明の回路により都合良く減少できるターンオン遅れ（及び同様にターンオフ遅れも）はこの第２の寄与Ｔ2 である。
【００２４】
従ってターンオン遅れはターンオフフェーズ間の合計で与えられる。
他方、２種の遅れ因子の第１のものを分析すると、演算増幅器の反転入力が参照電圧ＶR に達する（ターンオンは２ＶR から又はターンオフは０から開始する）ために必要な時間Ｔ1 はＴ1 ＝ＶR ・Ｃ／ＩON,OFFにより与えられ、ここでＣはスルーイング速度をコントロールするフィードバックキャパシタンスである。更にスイッチング遅れに対するこのような第１の遅れ（ターンオフ遅れ及びターンオン遅れ）は図６に示すような特殊な入力回路を使用することにより効果的に減少できる。図６に示されたような入力回路を使用することにより、そのように適合化された遅れＴ1optは、式Ｔopt ＝ＶBE・Ｃ／ＩON,OFFにより与えられる。
実際に図６の入力回路によると、駆動演算増幅器の反転入力（ｉｎ−）は瞬時にＶBE電圧を取る。
【００２５】
従ってターンオン遅れへの（及びターンオフ遅れへの）Ｔ2 の寄与を最適化することに加えて、Ｔ1 も図６に示したような入力回路を使用することにより顕著に減少させることができる。
勿論回路の安定性を確保することが重要である。図示の例では、フィードバックループのミッドバンドゲインはＧo ＝Ｇｍ・ＲG ・ｇm ・ＲL ／（１＋ｇm ・ＲL ）で与えられ、ここでＲG はゲートノードから見た抵抗、ｇm は出力パワートランジスターＰＷ1 の相互コンダクタンス、ＲL は負荷抵抗、そしてＧｍは下記の関係で与えられる。
Ｇｍ＝20／〔（２ＶT ／ＩE ）＋Ｒ1 ＋｛ＶT ／（ＩE −ＩQ ）｝〕
ここでＩE は次の経験的な式から誘導される。
Ｒ1 （ＩE −ＩQ ）＝ＶT ・ｌｎ〔ＩQ ／（ＩE −ＩQ ）〕
【００２６】
適切な値を有する抵抗Ｒ1 及びＲ2 を（必要に応じて）導入し、回路の安定性を確保しても良い。この効果は、図４に示したそれぞれのダイアグラム中のコレクタ電流ＩC （Ｎ1 ）及びＩC （Ｎ2 ）の指数関数的な上昇及び下降曲線を傾斜を緩くすることである。
基本的にフィードバックキャパシターＣは初期に「零」を、及び値ｐ1 ＝１／ＲV Ｃの「ポール」を導入し、ここでＲV はキャパシターＣから見た抵抗である。抵抗ＲV は２種の寄与の合計により与えられる。回路ＲL の負荷抵抗（回路ダイアグラム中に示さず）及び駆動演算増幅器の反転ノード（ｉｎ−）から見た抵抗がある。このようなポールは、それがスルーイング速度を決定するポールであるため、最も低い。
【００２７】
第２のポールが出力パワーＭＯＳＦＥＴＰＷ1 のゲートノードパラシチックなキャパシタンスにより導入され、かつｐ2 ＝１／ＣG ＲG により与えられる値を有している。より高周波の他のポールは演算増幅器により導入される。従って駆動演算増幅器を設計する際には、全ての他のポールと比較して、ポールｐ2 が優勢のまま残ることが要求される。
純粋な抵抗性負荷としての伝達機能が図７の概略図に示されている。
勿論負荷が純粋に抵抗性でない場合には、導入されるポールと零が一致して伝達機能を修正し、従って場合毎に安定性に関する要件が満足されるよう特定しなければならない。
【００２８】
勿論本発明は、出力パワートランジスターをローサイドドライバーとする場合にも適用できる。本発明のこのような代替態様が図８の回路ダイアグラムに示され、上述のハイサイドドライバーの場合に行なったものと同じ考慮を行なう。
予備ＣＡＤシミュレーションによると、本発明の駆動回路は約５Ｖ／秒のスルーイング速度を有する約400 ナノ秒のターンオン及びターンオフ遅れを容易に達成できる。
【図面の簡単な説明】
【図１】出力パワートランジスターの駆動用の基本回路ダイアグラム。
【図２】従来の演算増幅器により形成された集積段により出力パワートランジスターを駆動するための基本回路ダイアグラム。
【図３】本発明による出力パワートランジスター用の駆動回路。
【図４】図３の演算増幅器により伝達される駆動電流のダイアグラム。
【図５】出力パワートランジスターのターンオン及びターンオフの全サイクル間の図３の回路の電圧のダイアグラム。
【図６】ターンオンを減少させるために適した論理スイッチシグナル、及びターンオン及びターンオフの遅れ時間を減少させるために適したスイッチシグナル用の入力回路。
【図７】抵抗性負荷用の図３の駆動演算増幅器の伝達機能のダイアグラム。
【図８】ローサイドドライバーとして形成された出力パワートランジスター用の本発明により構成された駆動回路。
【図１】
0003703523.tif 000002
【図２】
0003703523.tif 000003
【図３】
0003703523.tif 000004
【図４】
0003703523.tif 000005
【図５】
0003703523.tif 000006
【図６】
0003703523.tif 000007
【図７】
0003703523.tif 000008
【図８】
0003703523.tif 000009