(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、
前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、
前記上部電極は、化学量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2で表される酸化物よりなる第２の層とよりなり、さらに、前記第２の層は前記第１の層より酸化の割合が高く構成され、
前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、関係
ｙ2／ｙ1＞ｘ2／ｘ1
が成立することを特徴とする半導体装置。
【請求項２】
前記第１の層は、前記第２の層を構成する金属元素と同じ金属元素により構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１の層を構成する金属元素と前記第２の層を構成する金属元素とは異なっていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記強誘電体膜と前記第１の膜との界面が平坦であることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
【請求項５】
前記第１の層はＰｂを含み、前記第２の層はＰｂを含まないことを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
【請求項６】
さらに前記基板上に、前記強誘電体キャパシタを覆うように多層配線構造が設けられ、前記第２の層が前記多層配線構造中の配線パターンと、コンタクトホールを介して接続されることを特徴とする請求項１〜５のうち、いずれか一項記載の半導体装置。
【請求項７】
下部電極を形成する工程と、
前記下部電極上に強誘電体膜を堆積する工程と、
前記強誘電体膜上に第１の導電性酸化膜を堆積する工程と、
前記第１の導電性酸化膜上に第２の導電性酸化膜を堆積する工程とよりなり、
前記第１の導電性酸化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程におけるよりもよりＡｒ流量に対するＯ2流量の割合が小さい条件下において実行し、前記第２の導電性酸化膜において、前記第１の導電性酸化膜よりも酸化の割合を高くすることを特徴とする半導体装置の製造方法。
【請求項８】
強誘電体膜を堆積する工程の後、前記第１の導電性酸化膜を堆積する工程の前に、前記強誘電体膜を不活性ガスと酸化性ガスの混合雰囲気中、第１の温度で熱処理する工程を含み、
さらに前記第１の導電性酸化膜を堆積する工程の後、前記強誘電体膜を、酸化雰囲気中、前記第１の温度よりも高い第２の温度で熱処理し、前記強誘電体膜を結晶化する工程を含むことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
前記第１の導電性酸化膜を堆積する工程と前記第２の導電性酸化膜を堆積する工程とは、反応性スパッタリングにより実行されることを特徴とする請求項７または８記載の半導体装置の製造方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に強誘電体膜を有する半導体装置およびその製造方法に関する。
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、電源を切っても記憶した情報を保持することのできる不揮発性半導体記憶装置である。ＦｅＲＡＭでは、情報の記憶を、強誘電体のヒステリシス特性を利用して行う。
【０００３】
典型的なＦｅＲＡＭは強誘電体膜を１対の電極により挟持した強誘電体キャパシタを有し、電極間の印加電圧に応じて前記強誘電体キャパシタ中に分極を誘起することにより、情報を記憶する。このように強誘電体膜中に分極の形で書き込まれた情報は、印加電圧を取り去っても保持される。
かかる強誘電体キャパシタでは、印加電圧の極性を反転すれば自発分極の極性も反転する。そこで、この自発分極を検出することにより、書き込まれた情報を読み出すことが出来る。ＦｅＲＡＭはフラッシュメモリに比べ低電圧で動作し、低電力で高速の情報の書き込みが可能である。
【０００４】
【従来の技術】
ところで、かかるＦｅＲＡＭでは、非酸化雰囲気中における処理に伴う強誘電体膜の特性劣化を回復させるためにＦｅＲＡＭの製造工程において繰り返し酸素雰囲気中での熱処理を行う必要がある。強誘電体キャパシタを構成する強誘電体膜は、非酸化雰囲気中における処理により容易に酸素欠損を生じ、これに伴い反転電荷量やリーク電流値などの強誘電体膜としての特性が劣化してしまう。このため従来より、上部電極としてＰｔ等の酸素雰囲気中でも酸化しにくい金属や、ＩｒＯｘやＲｕＯｘ等の導電性酸化物が用いられている。
【０００５】
【発明が解決しようとする課題】
ところで、近年ではＦｅＲＡＭにおいても微細化に対する厳しい要求が課せられており、これに伴い強誘電体キャパシタの微細化および多層配線構造の採用が要求されている。さらに携帯型情報処理装置への適用に関連して、低電圧動作が要求されている。
【０００６】
ＦｅＲＡＭが低電圧で動作可能なためには、強誘電体キャパシタを構成する強誘電体膜が大きな反転電荷量ＱSWを有することが要求されるが、多層配線構造を使用した場合、多層配線構造を形成する過程で使われる還元雰囲気処理あるいは非酸化雰囲気処理により、既に形成されている強誘電体キャパシタの特性が劣化してしまう問題が生じる。
【０００７】
より具体的に説明すると、上部電極をＰｔ膜あるいはＩｒ膜などにより形成した場合、多層配線構造中の層間絶縁膜を形成する際に使われる還元雰囲気中の水素がＰｔ膜やＩｒ膜中に侵入してこれらの金属が有する触媒作用により活性化され、活性化された水素により強誘電体キャパシタ中の強誘電体膜が還元されてしまう問題が生じる。強誘電体膜が還元されると強誘電体キャパシタの動作特性は大きく劣化してしまう。かかる強誘電体膜の特性劣化の問題は、強誘電体キャパシタが微細化され、強誘電体キャパシタ中のキャパシタ絶縁膜が微細化された強誘電体膜パターンより構成される場合に特に顕著に現れる。
【０００８】
そこで、本発明は上記の課題を解決した新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【０００９】
本発明のより具体的な課題は、強誘電体膜の電気特性の劣化を抑制しながら強誘電体キャパシタの微細化を達成でき、さらに前記強誘電体キャパシタ上に多層配線構造の形成をも可能とする半導体装置の製造方法、およびかかる製造方法により製造された半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、上記の課題を、基板と、前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、前記上部電極は、化学量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2で表される酸化物よりなる第２の層とよりなり、さらに、前記第２の層は前記第１の層より酸化の割合が高く構成され、前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、関係ｙ2／ｙ1＞ｘ2／ｘ1が成立することを特徴とする半導体装置により解決する。
【００１１】
本発明はまた上記の課題を、下部電極を形成する工程と、前記下部電極上に強誘電体膜を堆積する工程と、前記強誘電体膜上に第１の導電性酸化膜を堆積する工程と、前記第１の導電性酸化膜上に第２の導電性酸化膜を堆積する工程とよりなり、前記第１の導電性酸化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程におけるよりもよりＡｒ流量に対するＯ2流量の割合が小さい条件下において実行し、前記第２の導電性酸化膜において、前記第１の導電性酸化膜よりも酸化の割合を高くすることを特徴とする半導体装置の製造方法により、解決する。
［作用］
本発明によれば、前記強誘電体キャパシタのキャパシタ絶縁膜を構成する強誘電体膜に接する下層上部電極層として非化学量論組成を有する第１の導電性酸化膜を使うことにより、前記強誘電体膜からＰｂが前記下層上部電極層中に拡散し、これに伴って前記強誘電体膜と前記下層上部電極層との間の界面が平坦化し、前記強誘電体キャパシタに電圧を印加した場合、前記強誘電体膜に印加される実効的な電圧の値がより大きくなりキャパシタ特性が向上する。一方、かかる非化学量論組成を有する導電性膜は水素を含む雰囲気中に曝された場合、膜中の金属成分が水素を活性化してしまい、活性化された水素が強誘電体膜の特性を劣化させる。このため、本発明では、前記下層上部電極層の上部に、化学量論組成、あるいはより化学量論組成に近い組成を有する第２の導電性酸化膜よりなる上層上部電極層を形成し、下層上部電極層中への還元雰囲気の侵入を阻止する。
【００１２】
【発明の実施の形態】
［第１実施例］
本発明によれば、多層配線構造を有するＦｅＲＡＭにおいて、強誘電体膜の劣化を抑えながら強誘電体キャパシタの微細化を実現することができる。以下、本発明の第１実施例による強誘電体キャパシタの製造方法を説明する。
【００１３】
本発明の発明者等は、本発明の基礎となる実験的研究において、Ｐｔ／Ｔｉ構造の下部電極上に形成されたＰＺＴ膜をキャパシタ絶縁膜として使い、ＩｒＯｘ膜を上部電極として有する強誘電体キャパシタを作製する実験を行い、以下の知見を得た。
【００１４】
以下、本発明の発明者等により行われた実験について、本発明の第１実施例による強誘電体キャパシタの製造工程に対応する図１（Ａ）〜図２（Ｆ）を参照しながら説明する。
【００１５】
図１（Ａ）を参照するに、Ｓｉ基板１１上に形成された厚さ１０００ｎｍのＳｉＯ2膜１２上に、厚さが２０ｎｍのＴｉ膜１３Ａと厚さが１７５ｎｍのＰｔ膜１３Ｂとをスパッタ法により順次堆積させ、下部電極層１３を形成した。
【００１６】
次に図１（Ｂ）の工程において、前記下部電極１３上に強誘電体膜としてＰＺＴ膜１４を、ＲＦスパッタ法により約２００ｎｍの厚さに形成する。さらに図１（Ｃ）の工程において、堆積されたＰＺＴ膜１４をＡｒ／Ｏ2雰囲気中において約６００°Ｃの温度で急速加熱処理を行い、前記ＰＺＴ膜１４を部分的に結晶化させる。
【００１７】
さらに図２（Ｄ）の工程において前記ＰＺＴ膜１４上に第１のＩｒＯｘ膜１５を、表１に示す条件下で反応性スパッタリングを行い、約１００ｎｍの厚さに形成する。図２（Ｅ）の工程においてＯ2雰囲気中、約７２５°Ｃの温度で第２の急速加熱処理を行った。かかる第２の急速加熱処理により前記ＰＺＴ膜１４は結晶化し、同時に前記ＰＺＴ膜１４中の酸素欠損が補償される。
【００１８】
【表１】
0003661850.tif 000002
さらに図２（Ｆ）の工程において、前記ＩｒＯｘ膜１５上に第２のＩｒＯｘ膜１６を、表２に示す範囲の条件で反応性スパッタリングを用いて約１００ｎｍの厚さに成膜した。このようにして形成されたＩｒＯｘ膜１５およびＩｒＯｘ膜１６は、全体として強誘電体キャパシタの上部電極を形成する。以下の説明では、このようにして作製した、ＩｒＯｘ膜１５，１６の積層構造を上部電極中に有する強誘電体キャパシタ試料を「積層構造」と称する。
【００１９】
【表２】
0003661850.tif 000003
表３は、前記上部電極の下層を構成するＩｒＯｘ膜１５および上層を構成するＩｒＯｘ膜１６について、化学量論組成ＩｒＯ2（ｘ＝２）を基準とした酸化の程度をＲＢＳ（Rutherford Background Scattering）法により調べた結果を示す。
【００２０】
【表３】
0003661850.tif 000004
表３よりわかるように、このようにして形成された強誘電体キャパシタでは、下層のＩｒＯｘ膜１５よりも上層のＩｒＯｘ膜１６の方が酸化の割合が高く、特に上層のＩｒＯｘ膜１６はほぼ理想的な化学量論組成を有していることがわかる。
【００２１】
また、本発明者等が行った実験では、前記ＰＺＴ膜１４上に上部電極として、単層のＩｒＯｘ膜を前記表１に示す条件で２００ｎｍの厚さに形成した強誘電体キャパシタ試料と、単層のＩｒＯｘ膜を前記表２に示す条件で２００ｎｍの厚さに形成した強誘電体キャパシタとを、比較対照試料の目的で作製した。以下の説明では、前者の強誘電体キャパシタを「ｘ＝１．４」により表記し、後者の強誘電体キャパシタを「ｘ＝２．０」により表記する。
【００２２】
本発明者等は、このようにして形成された強誘電体キャパシタを、５０μｍ×５０μｍのサイズにパターニングし、キャパシタ特性の測定を行った。図３は、かかるキャパシタ特性の測定結果を示す。
【００２３】
図３を参照するに、「積層構造」で示した強誘電体キャパシタ試料および「ｘ＝１．４」で示した強誘電体キャパシタ試料では、キャパシタの分極を示す反転電荷量Ｑswの値が３Ｖの印加電圧においてで３０μＣ／ｃｍ2を超えているのに対し、ｘ＝２．０のみの条件ではＱSWの値が２０μＣ／ｃｍ2程度しかないことがわかる。これは、低電圧動作が要求される状況では、「ｘ＝２．０」で示す強誘電体キャパシタ試料は使用することができないことを意味する。またこのことは、強誘電体キャパシタの上部電極として、ＩｒＯｘの酸化の割合が小さい、酸素欠損を多量に含む膜を使うことにより、キャパシタ特性が向上することを意味する。このような現象が生じるメカニズムについては後で説明する。
【００２４】
図４は、図３の実験におけるＩｒＯｘ膜のスパッタリングの際の雰囲気と、得られたＰＺＴ膜の反転電荷量ＱSWとの関係を示す。ただし図４の実験は図３の試料「ｘ＝１．４」および「ｘ＝２．０」に対応しており、単層のＩｒＯｘ膜を５０°Ｃの温度で２００ｎｍの厚さに堆積している。
【００２５】
図４を参照するに、スパッタリングの際のＯ2流量を約６０ＳＣＣＭに設定した場合（試料「ｘ＝１．４」）、Ａｒ流量が６０〜１５０ＳＣＣＭの範囲では、ＰＺＴ膜の反転電荷量ＱSWの値が２５．０μＣ／ｃｍ2以上になるのに対し、前記Ｏ2流量を約１００ＳＣＣＭに設定すると（試料「ｘ＝２．０」）、前記反転電荷量ＱSWの値は１５〜１７μＣ／ｃｍ2程度まで減少することがわかる。
【００２６】
次に、前記強誘電体キャパシタ試料「積層構造」および「ｘ＝１．４」について、さらに前記強誘電体キャパシタ上にＡｌの３層配線構造を形成し、５０μｍ×５０μｍおよび１．０μｍ×１．６μｍのサイズにパターニングした後、このようにして得られた強誘電体キャパシタについて電気特性を測定した結果を図５に示す。
【００２７】
図５を参照するに、キャパシタサイズが５０μｍ×５０μｍの場合「積層構造」試料と「ｘ＝１．４」試料との間に実質的な電気特性の違いは見られない。一方、１．０μｍ×１．６μｍのサイズにパターニングしたキャパシタでは、「積層構造」試料の反転電荷量ＱSWの値がキャパシタサイズが５０μｍ×５０μｍサイズの場合と実質的に変わらないが、「ｘ＝１．４」の試料では、反転電荷量ＱSWの値が実質的に０μＣ／ｃｍ2に近い値になっているのがわかる。これは、キャパシタサイズが小さくなることにより、キャパシタ形成後に行われる多層配線構造の形成工程でのダメージによりＰＺＴ膜１４が劣化し、反転電荷量ＱSWの値が大きく減少するものと考えられる。
【００２８】
図３〜５の結果から、「ｘ＝１．４」の試料あるいは「ｘ＝２．０」の試料の条件で形成された強誘電体キャパシタは、微細化や多層配線構造との組み合わせが要求される実用的な半導体装置には使えないことがわかる。図５の結果はまた、多層配線構造の形成を含む後工程でのダメージに強い強誘電体キャパシタを実現するには、上部電極を、ＩｒＯｘ層１５（ｘ＝１．４）上に、ｘ＞１．４で、可能ならば化学量論組成ｘ＝２に近いＩｒＯｘ膜１６を積層することにより形成するのが望ましいことを示している。
【００２９】
このような現象が生じるメカニズムは、以下のようなものであると考えられる。
【００３０】
金属状態のＩｒは水素触媒として作用することが周知である。すなわち、金属状態のＩｒと接触すると水素は活性化される。一方、前記ＩｒＯｘ膜１５（ｘ＝１．４）中では、組成パラメータｘの値が化学量論組成ｘ＝２．０よりも小さいため酸素欠損が生じており、酸化物成分と金属成分が混在している。そのため、前記上部電極の全体がＩｒＯｘ膜１５により形成されている場合、層間絶縁膜形成工程や配線パターン形成工程で生じる水素が活性化されてしまい、かかる活性化された水素によりキャパシタ特性が劣化してしまう。
【００３１】
一方、化学量論組成に近いＩｒＯｘ膜１６（ｘ＝２）中には、酸素欠損が少なく金属Ｉｒ成分がほとんど含まれていないため水素が活性化されにくく、強誘電体キャパシタ上に多層配線構造を形成した後でも、キャパシタ特性が劣化せずに維持されると考えられる。
【００３２】
図６（Ａ）、（Ｂ）は、このようにして形成された積層構造を有する強誘電体キャパシタの断面構造を示すＳＥＭ写真である。ただし図６（Ｂ）は図６（Ａ）の一部を拡大して示している。また図７に、図６（Ｂ）の写真をスケッチした図を示す。
【００３３】
図６（Ａ），（Ｂ）および図７を参照するに、前記ＰＺＴ膜１４上の上部電極は、厚さが約１００ｎｍのＩｒＯｘ層１５（ｘ＝１．４）と、厚さが同じく約１００ｎｍのＩｒＯｘ層１６とより構成されているのが認められ、前記ＩｒＯｘ層１５は粒径が１００ｎｍ程度の粒状結晶の配列よりグラニュラー構造を有するのがわかる。これに対し、前記ＩｒＯｘ膜１６は、粒径２０〜５０ｎｍ程度の柱状結晶より構成される柱状微構造を有するのがわかる。
【００３４】
先にも説明したように、一般的にＩｒＯｘは、水素雰囲気中で金属状態のＩｒに還元しやすい性質を持っており、金属状態のＩｒに還元されてしまうと触媒作用により水素が活性化されてしまいキャパシタ特性が劣化する。これに対し、ＩｒＯｘ層１６を構成する柱状結晶は他構造に比べてエネルギー的に安定な構造であると考えられ、柱状構造を有するＩｒＯｘ層１６は還元されにくく、このためキャパシタへの還元雰囲気によるダメージを抑制することができるものと考えられる。
【００３５】
図８（Ａ），（Ｂ）は、図６（Ｂ）の積層構造上部電極において、ＩｒＯｘ膜１５とＩｒＯｘ膜１６の膜厚比を変化させた場合の断面ＳＥＭ写真を示す。ただし図８（Ａ）は図６（Ａ），（Ｂ）の構造に対応し、ＩｒＯｘ膜１５を１００ｎｍの厚さに形成した後で急速加熱処理を７２５°Ｃで２０秒間行い、その後で前記ＩｒＯｘ膜１５上にＩｒＯｘ膜１６を１００ｎｍの厚さに形成した場合を示すのに対し、図８（Ｂ）は前記ＩｒＯｘ膜１５を約１５０ｎｍの厚さに形成した後前記７２５°Ｃ，２０秒間の急速加熱処理を行い、その後で前記ＩｒＯｘ膜１６を５０ｎｍの厚さに形成した場合を示す。
【００３６】
図８（Ａ），（Ｂ）を参照するに、図８（Ａ）の構造ではＰＺＴ膜１４が柱状微構造を有し、大きな空孔などの欠陥は認められない。これに対し、図８（Ｂ）の構造では前記ＰＺＴ膜１４は柱状構造を有してはいるものの、大きな空孔が生じているのが観察される。このような大きな空孔を強誘電体膜中に含む強誘電体キャパシタは不良であり、ＦｅＲＡＭとして使用することはできない。
【００３７】
図８（Ａ），（Ｂ）の結果より、前記ＩｒＯｘ層１５の膜厚は１００ｎｍ以下であるのが望ましい。
【００３８】
図６（Ａ），（Ｂ）あるいは図８（Ａ），（Ｂ）において、前記ＰＺＴ膜１４とその上のＩｒＯｘ膜１５との界面は実質的に平坦であり、結晶粒界に対応するような凹凸が見られないが、これは図１（Ｃ）の工程においてＰＺＴ膜をより低い第１の温度での急速熱処理により部分的に結晶化させ、さらに図２（Ｅ）の工程で前記ＩｒＯｘ膜１５により前記ＰＺＴ膜１４を覆った後、図２（Ｆ）の工程でより高い第２の温度で急速熱処理を行い、前記ＰＺＴ膜１４を結晶化させた場合に特徴的に得られる構造である。
【００３９】
図９（Ａ）は、前記積層構造上部電極を有する強誘電体キャパシタ（先の「積層構造」試料）に関して行ったＳＩＭＳ分析の結果を、また図９（Ｂ）は前記上部電極としてｘ＝１．４のＩｒＯｘ膜のみを使った強誘電体キャパシタ（先の「ｘ＝１．４」試料）についてのＳＩＭＳ分析の結果を示す。
【００４０】
図９（Ａ）を参照するに、「積層構造」の試料では、下層のＩｒＯｘ膜１５中にはＰＺＴ膜１４からのＰｂの拡散が生じているのが確認されるが、上層のＩｒＯｘ膜１６中におけるＰｂの濃度は検出限界以下であり、前記ＩｒＯｘ膜１６中にはＰｂの拡散が生じていないと結論される。なお、図９（Ａ）では上層ＩｒＯｘ膜１６と下層ＩｒＯｘ膜１５との界面にＰｂの濃集が観察されるが、これは前記膜１５と１６との界面における急激な膜質変化に伴う分析上のみかけだけの効果であり、実際にかかるＰｂの濃集が生じているわけではない。
【００４１】
一方、図９（Ｂ）に示す「ｘ＝１．４」の試料では、Ｐｂは上層のＩｒＯｘ膜１６の表面まで達しているのがわかる。また先に図３で説明した「ｘ＝２．０」の試料の場合、図９（Ａ）のＩｒＯｘ膜１６中におけるＰｂの濃度が検出限界以下であることから、前記ｘ＝２．０の組成を有するＩｒＯｘ膜よりなる上部電極中には、Ｐｂは侵入していないものと考えられる。
【００４２】
このように、先に示した図３の結果は、前記ＰＺＴ膜１４からＩｒＯｘ膜１５へのＰｂの実質的な拡散が生じているにもかかわらず強誘電体キャパシタの特性が、Ｐｂの拡散が生じない場合よりも向上することを示しているが、そのメカニズムは次のように考えられる。
【００４３】
先に述べたようにＩｒＯｘ膜１５（ｘ＝１．４）は酸素欠損を高濃度で含んでいる。そのため、かかるＩｒＯｘ膜１５では、酸素欠損により形成された空孔を伝わってＰｂが容易に拡散する。その結果、前記ＰＺＴ膜１４中に導入されている過剰なＰｂが前記ＩｒＯｘ膜１５中に拡散し、その結果として前記ＰＺＴ膜１４と接するＩｒＯｘ膜１５の界面が平坦になるものと考えられる。前記ＩｒＯｘ膜１５とＰＺＴ膜１４との界面が平坦化された結果、前記強誘電体キャパシタに電圧を印加した場合、前記ＰＺＴ膜１４に印加される実効的な電圧が大きくなり、キャパシタ特性が向上するものと考えられる。
【００４４】
次に、図２（Ｆ）の強誘電体キャパシタを有するＦｅＲＡＭにおいて、多層配線構造を設ける場合に前記ＩｒＯｘ膜１５および１６に課せられる制約について検討する。
【００４５】
図１０は、前記Ｓｉ基板１１上に図２（Ｆ）の強誘電体キャパシタを覆うように層間絶縁膜１７を形成し、平坦化した後前記層間絶縁膜１７中に前記ＩｒＯｘ膜１６を露出するコンタクトホール１７Ａを形成し、さらに前記層間絶縁膜１７上に前記コンタクトホール１７Ａにおいて前記ＩｒＯｘ膜１６とコンタクトするようにＡｌ等の配線パターン１８を形成した状態を示す。
【００４６】
多数の強誘電体キャパシタがＳｉ基板１１上に形成されたＦｅＲＡＭ集積回路装置においてこのように前記層間絶縁膜１７中にコンタクトホール１７Ａを形成する場合、前記層間絶縁膜１７の膜厚変化や個々の強誘電体キャパシタの高さのばらつきを考慮して、前記コンタクトホール１７Ａを形成するドライエッチング工程は、前記ＩｒＯｘ膜１６の表面を露出するに必要な時間よりも多少長く継続される。その結果、前記ＩｒＯｘ膜１６中には、図１１に示すように、前記コンタクトホール１７Ａの底部に対応して凹部が形成され、かかる凹部において前記Ａｌ配線パターンが前記ＩｒＯｘ膜１６とコンタクトさせられる。なお図１０の写真では、前記Ａｌ配線パターン１８が前記ＩｒＯｘ膜１６とコンタクトする部分にＴｉＮバリア層１７Ａが形成されているのが見える。
【００４７】
このような多層配線構造とのコンタクト構造を形成する場合、前記ＩｒＯｘ膜１６中の凹部の深さは一般に数十ナノメートルになる。図示の例では、前記凹部の深さは約５０ｎｍとなっている。従って、前記ＩｒＯｘ膜１６の厚さが５０ｎｍ以下であると、前記凹部において前記ＩｒＯｘ膜１５が露出してしまい、その結果かかるコンタクトホールを介して水素などの還元性成分がＩｒＯｘ膜１５に侵入してしまい、ＰＺＴ膜１４の特性を劣化させる問題が生じる。このため、前記ＩｒＯｘ膜１６の厚さは数十ナノメートル以上であることが必要であることがわかる。
【００４８】
このように上層のＩｒＯｘ膜１６において多層配線構造とのコンタクトを行うことにより、前記ＩｒＯｘ膜１６のプロセスダメージ耐性により、多層配線構造形成プロセスあるいはコンタクトホール形成プロセスの際の非酸化雰囲気の影響が強誘電体キャパシタ中の強誘電体膜に及ぶのを抑制することができる。
【００４９】
なお、上記の説明は、下部電極１３として前記Ｐｔ／Ｔｉ積層構造を使ったが、前記下部電極としてＩｒやＲｕ、ＲｕＯ2あるいはＳｒＲｕＯ3などの導電性酸化物もしくはそれらの積層構造でも構わない。
【００５０】
さらに、前記下層上部電極１５としてはＩｒＯｘ膜以外にも、ＲｕＯｘ膜やＳｒＲｕＯｘ膜などの非化学量論組成を有する導電性酸化物膜を使うことが可能で、一方前記上層上部電極１６として、より化学量論組成に近い組成を有するＩｒＯｘ膜以外にＲｕＯｘ膜やＳｒＲｕＯｘ膜などの導電性酸化物膜で、前記下層上部電極膜１５より化学量論組成に近い組成を有する膜を使うことも可能である。
【００５１】
また、本実施例において、前記ＰＺＴ膜１４の代わりに、ＰＬＺＴ膜、ＳＢＴ（ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9）膜、あるいはＢｉ層状化合物を使うことも可能である。
［第２実施例］
図１２（Ａ）〜図１３（Ｅ）は、本発明の第２実施例によるＦｅＲＡＭの製造工程を示す。
【００５２】
図１２（Ａ）を参照するに、Ｓｉ基板２１上には素子分離膜２２により活性領域が画成されており、前記活性領域中においては前記Ｓｉ基板上にゲート絶縁膜２３を介してゲート電極２４Ａ，２４Ｂが、ＦｅＲＡＭのワード線の一部として形成される。各々のゲート電極２４Ａおよび２４Ｂはシリサイド低抵抗層２４Ｃを担持し、前記Ｓｉ基板２１中には、前記ゲート電極２４Ａの両側にＬＤＤ領域２１Ａおよび２１Ｂが形成されている。また前記Ｓｉ基板２１中には前記ゲート電極２４Ｂの両側にＬＤＤ拡散２１Ｃおよび２１Ｄが形成されている。
【００５３】
前記ゲート電極２４Ａ，２４Ｂはそれぞれ側壁面上に側壁絶縁膜２４ａ，２４ｂおよび２４ｃ，２４ｄを有し、前記Ｓｉ基板２１中には、前記側壁絶縁膜２４ａの外縁に略対応して拡散領域２１Ｅが形成されている。同様に、前記Ｓｉ基板２１中には、前記側壁絶縁膜２４ｄの外縁に略対応して拡散領域２１Ｇが形成されており、前記Ｓｉ基板２１中には前記側壁絶縁膜２４ｂの外縁と前記側壁絶縁膜２４ｃの外縁との間に拡散領域２１Ｆが形成されている。
【００５４】
前記ゲート電極２４Ａ，２４Ｂは前記Ｓｉ基板２１上に前記活性領域および前記素子分離膜２２を覆うように形成されたＳｉＯＮ膜２５により覆われ、さらに前記ＳｉＯＮ膜２５上にはＳｉＯ2よりなる層間絶縁膜２６がＣＶＤ法により、約１０００ｎｍの厚さに形成される。
【００５５】
前記層間絶縁膜２６は引き続いてＣＭＰ法により平坦化され、さらにＮ2雰囲気中、６００°Ｃ、３０分間の熱処理により、脱ガスを行う。
【００５６】
次に図１２（Ｂ）の工程において前記層間絶縁膜２６上にＴｉ膜およびＰｔ膜をそれぞれ約２０ｎｍおよび約１７５ｎｍの厚さに順次スパッタリングすることにより、Ｐｔ／Ｔｉ積層構造を有する下部電極膜２７を形成する。先にも説明したが、前記下部電極２７は前記Ｐｔ／Ｔｉ積層構造を有するものに限定されることはなく、Ｉｒ膜やＲｕ膜、ＲｕＯ2膜やＳｒＲｕＯ3膜を積層したものでもよい。
【００５７】
図１２（Ｂ）の工程では、引き続きＰＺＴあるいはＰＬＺＴなどの強誘電体膜２８をＲＦスパッタリングにより、約２００ｎｍの厚さに形成する。このようにして形成された強誘電体膜２８は、図１２（Ｂ）の工程でさらにＡｒ／Ｏ2雰囲気中、約６００°Ｃの温度で急速熱処理を施され、部分的に結晶化させられる。
【００５８】
かかる強誘電体膜２８の熱処理工程の後、図１２（Ｂ）の工程ではさらに前記表１に示す条件下でＩｒＯｘ膜の反応性スパッタリングを行い、下層上部電極となるＩｒＯｘ膜２９を前記強誘電体膜２８上に形成する。このようにして形成されたＩｒＯｘ膜２９は、ｘ≒１．４程度の非化学量論組成を有している。
【００５９】
図１２（Ｂ）の工程では、さらに前記ＩｒＯｘ膜２９の形成工程の後、Ｏ2雰囲気中、７２５°Ｃにおいて急速熱処理が施され、前記強誘電体膜２８が結晶化させられる。
【００６０】
次に図１２（Ｃ）の工程において前記ＩｒＯｘ膜２９上に別のＩｒＯｘ膜３０を、先に表２で説明した条件下で堆積する。このようにして形成されたＩｒＯｘ膜３０は、化学量論組成ＩｒＯ2、あるいは前記ＩｒＯｘ膜２９よりも前記化学量論組成に近い組成を有する。
【００６１】
次に図１３（Ｄ）の工程において前記膜２７〜３０はパターニングされ、その結果、前記層間絶縁膜２６上に強誘電体キャパシタＣ1，Ｃ2が形成される。
【００６２】
さらに図１３（Ｅ）の工程において前記層間絶縁膜２６上に別の層間絶縁膜３１が形成され、前記別の層間絶縁膜３１中には前記拡散領域２１Ｅ，２１Ｆおよび２１Ｇを露出するコンタクトホール３１Ａ〜３１Ｃが形成され、前記コンタクトホール３１Ａ〜３１Ｃは前記拡散領域２１Ｅ〜２１ＧとそれぞれコンタクトするＷ等の導電性プラグ３１ａ〜３１ｃにより充填される。
【００６３】
また前記層間絶縁膜３１中には前記キャパシタＣ1の上層ＩｒＯｘ電極層３０を露出するコンタクトホール３０Ｄと前記キャパシタＣ2の上層ＩｒＯｘ電極層３０を露出するコンタクトホール３０Ｅとが形成されており、前記層間絶縁膜３１上には、前記コンタクトホール３０Ｄにおいて前記キャパシタＣ1の前記上層ＩｒＯｘ電極層３０とコンタクトし前記コンタクトホール３１Ａにおいて前記導電性プラグ３１ａとコンタクトするＡｌ配線パターン３２Ａと、前記コンタクトホール３１Ｂにおいて前記導電性プラグ３１ｂとコンタクトするＡｌ配線パターン３２Ｂと、前記コンタクトホール３１Ｃにおいて前記導電性プラグ３１ｃとコンタクトし前記コンタクトホール３０Ｅにおいて前記キャパシタＣ2のＩｒＯｘ電極層とコンタクトするＡｌ配線パターン３２Ｃとが形成されている。
【００６４】
前記ＩｒＯｘ電極層２９上に、前記電極層２９よりも化学量論組成に近いＩｒＯｘ電極層３０を形成することにより、前記コンタクトホール３０Ｄあるいは３０Ｅ形成時に使われる非酸化雰囲気あるいは前記Ａｌ配線パターン３２Ａ〜３２Ｃの形成時に使われる非酸化雰囲気が前記ＩｒＯｘないしＩｒＯ2電極層３０により阻止され、前記キャパシタＣ1およびＣ2中において前記強誘電体膜２８の電気特性の劣化が回避される。
【００６５】
また前記強誘電体膜２８に接する下層ＩｒＯｘ電極層２９として、例えば組成パラメータｘが１．４の非化学量論組成のＩｒＯｘ膜を使うことにより、前記強誘電体膜２８からＰｂが前記ＩｒＯｘ膜２９に拡散し、前記強誘電体膜２８とＩｒＯｘ膜２９との界面が平坦化する。その結果、前記強誘電体キャパシタＣ1，Ｃ2は優れた電気的特性を示す。先にも図９（Ａ），（Ｂ）で説明したように、このように前記ＩｒＯｘ膜２９中に前記強誘電体膜２８から拡散したＰｂは、その上のＩｒＯｘ膜３０中には拡散しない。
【００６６】
なお、以上の説明ではＩｒＯｘを上部電極層２９，３０として用いたが、本発明はＩｒＯｘに限定されるものではなく、前記上部電極層２９，３０としてＲｕＯｘやＳｒＲｕＯｘ等の導電性酸化物を使うことも可能である。その際、前記上部電極層２９，３０として酸化の割合の異なる異種の酸化物を組み合わせて使うことも可能である。
【００６７】
以下、異種の酸化物を上部電極層上層部３０と上部電極層下層部２９に使う場合について説明する。
【００６８】
例えば上部電極層下層部２９を先に述べた表１の条件で形成した場合、上部電極層上層部３０としてＳｒＲｕＯｘ膜を使うことが可能である。この場合、前記ＳｒＲｕＯｘ膜３０の形成は、表面モフォロジーの劣化を回避するため、酸素雰囲気中での反応性スパッタリングではなくＡｒ雰囲気中でのスパッタ法により行うのが好ましい。
【００６９】
このようにして上部電極層上層部３０を形成した後、Ｏ2雰囲気中、７２５°Ｃ，２０秒間の急速加熱処理を行い、前記強誘電体膜２８を結晶化させた後、さらに酸素雰囲気中６５０°Ｃで６０分間アニール処理を行い、前記ＳｒＲｕＯｘ電極層３０を酸化させる。ＳｒＲｕＯｘ膜は、いきなり炉アニールを行うと表面異常が生じてしまうため、本発明では最初に表面異常が生じない急速加熱処理を行い、それから前記急速加熱処理よりも低い温度で長時間、炉による熱処理を行うことにより、表面異常を発生させずに十分に酸化したＳｒＲｕＯｘ膜を得ることができる。一方、このような長時間の熱処理を行っても、前記ＩｒＯｘ膜の酸化が進行することはない。Ｉｒの酸化には、１０００°Ｃを超える高い温度が必要であり、前記ＩｒＯｘ電極層２９における金属状態のＩｒの割合は、このような熱処理によっては変化しない。このようにして、先に示した実施例と同様に、上部電極の下層部よりも上層部の方が酸素の割合が高い構造を形成することができる。
【００７０】
このような上部電極の上層部３０と下層部２９とで酸化の割合を変化させ、さらに図６（Ａ）および（Ｂ）で示したような組織構造を得るには、上層部３０の形成時と下層部２９の形成時においてＡｒ／Ｏ2の流量比を表１および表２あるいは図４に従って変化させればよいが、前記表１および表２に従ってスパッタパワーあるいは基板温度を変化させてもよい。一般にスパッタパワーが大きくなると、形成されるＩｒＯｘ膜中での金属状態のＩｒの割合が増大する。また基板温度が高くなると、形成されるＩｒＯｘ膜中での金属状態のＩｒの割合が減少する。
【００７１】
また、本実施例において前記上部電極膜２９および３０の厚さ、および前記電極膜２９および３０の合計膜厚は、本実施例記載のものに限定されるものではない。
【００７２】
さらに図１４の変形例に示すように、前記下層ＩｒＯｘ電極層２９を成膜後パターニングし、その上に前記上層ＩｒＯｘ電極層３０を形成するようにしてもよい。ただし図１４中、先に説明した部分には対応する参照符号を付し、説明を省略する。
【００７３】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７４】
（付記１）  基板と、
前記基板上に形成された強誘電体キャパシタとよりなる半導体装置において、前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極とよりなり、
前記上部電極は、化学量論組成が組成パラメータｘ1を使って化学式ＡＯｘ1で表され実際の組成が組成パラメータｘ2を使って化学式ＡＯｘ2で表される酸化物よりなる第１の層と、前記第１の層上に形成され、化学量論組成が組成パラメータｙ1を使って化学式ＢＯｙ1で表され実際の組成が組成パラメータｙ2を使って化学式ＢＯｙ2で表される酸化物よりなる第２の層とよりなり、
前記組成パラメータｘ1，ｘ2，ｙ1およびｙ2の間には、関係
ｙ2／ｙ1＞ｘ2／ｘ1
が成立することを特徴とする半導体装置。
【００７５】
（付記２）  第１の層および第２の層の各々は、導電性酸化物よりなることを特徴とする付記１記載の半導体装置。
【００７６】
（付記３）  前記第１の層は、前記第２の層を構成する金属元素と同じ金属元素により構成されることを特徴とする付記１または２記載の半導体装置。
【００７７】
（付記４）  前記金属元素は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏｓ，ＳｒおよびＴａより選ばれることを特徴とする付記３記載の半導体装置。
【００７８】
（付記５）  前記第１の層はＩｒＯｘ2（ｘ2＜２）で表される組成を有し、前記第２の層はＩｒＯｙ２（ｙ2＞ｘ2）で表される組成を有することを特徴とする付記３記載の半導体装置。
【００７９】
（付記６）  前記第１の層を構成する金属元素と前記第２の層を構成する金属元素とは異なっていることを特徴とする付記１または２記載の半導体装置。
【００８０】
（付記７）  前記第１の層は化学量論組成がＩｒＯ2で実際の組成がＩｒＯｘ2（ｘ2＜２）で表される組成を有し、前記第２の層は化学量論組成がＳｒＲｕＯ3で実際の組成がＳｒＲｕＯｙ2で表される組成を有し、ｙ2／３＞ｘ2／２であることを特徴とする付記６記載の半導体装置。
【００８１】
（付記８）  強誘電体膜は、ＰＺＴ膜、ＳＢＴ膜、あるいはＢｉ層状化合物よりなることを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
【００８２】
（付記９）  前記第１の層はグラニュラー状微構造を有し、前記第２の層は、結晶粒径が２０〜５０ｎｍの柱状微構造を有することを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
【００８３】
（付記１０）  前記第１の層は１００ｎｍ以下の膜厚を有することを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
【００８４】
（付記１１）  前記強誘電体膜と前記第１の膜との界面が平坦であることを特徴とする付記１〜１０のうち、いずれか一項記載の半導体装置。
【００８５】
（付記１２）  前記第１の層はＰｂを含み、前記第２の層は実質的にＰｂを含まないことを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置。
【００８６】
（付記１３）  さらに前記基板上に、前記強誘電体キャパシタを覆うように多層配線構造が設けられ、前記第２の層が前記多層配線構造中の配線パターンと、コンタクトホールを介して接続されることを特徴とする付記１〜１２のうち、いずれか一項記載の半導体装置。
【００８７】
（付記１４）  下部電極を形成する工程と、
前記下部電極上に強誘電体膜を堆積する工程と、
前記強誘電体膜上に第１の導電性酸化膜を堆積する工程と、
前記第１の導電性酸化膜上に第２の導電性酸化膜を堆積する工程とよりなり、前記第１の導電性酸化膜の堆積工程を、前記第２の導電性酸化膜の堆積工程におけるよりもより酸化性の弱い条件下において実行することを特徴とする半導体装置の製造方法。
【００８８】
（付記１５）  強誘電体膜を堆積する工程の後、前記第１の導電性酸化膜を堆積する工程の前に、前記強誘電体膜を不活性ガスと酸化性ガスの混合雰囲気中、第１の温度で熱処理する工程を含み、
さらに前記第１の導電性酸化膜を堆積する工程の後、前記強誘電体膜を、酸化雰囲気中、前記第１の温度よりも高い第２の温度で熱処理し、前記強誘電体膜を結晶化する工程を含むことを特徴とする付記１４記載の半導体装置の製造方法。
【００８９】
（付記１６）  前記第１の導電性酸化膜を堆積する工程と前記第２の導電性酸化膜を堆積する工程とは、反応性スパッタリングにより実行されることを特徴とする付記１４または１５記載の半導体装置の製造方法
（付記１７）  前記第２の導電性酸化膜を堆積する工程は、前記第１の導電性酸化膜を堆積する工程におけるスパッタパワーよりも低いスパッタパワーで実行されることを特徴とする付記１６記載の半導体装置の製造方法。
【００９０】
（付記１８）  前記第２の導電性酸化膜を堆積する工程は、前記第１の導電性酸化膜を堆積する工程におけるスパッタ雰囲気よりもより酸化性のスパッタ雰囲気中において実行されることを特徴とする付記１６または１７記載の半導体装置の製造方法。
【００９１】
（付記１９）  前記第１の導電性酸化膜を堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏｓ，ＳｒＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金より選択されるターゲットを使って実行され、前記第２の導電性酸化膜を堆積する工程は、Ｉｒ，Ｒｕ，Ｐｔ，Ｐｄ，Ｏｓ，ＳｒＲｕＯｘ，ＩｎＴａＯｘ，およびそれらの合金より選択されるターゲットを使って実行されることを特徴とする付記１４〜１８のうち、いずれか一項記載の半導体装置の製造方法。
【００９２】
【発明の効果】
本発明によれば、動作電圧の低減を可能にする強誘電体キャパシタの電気特性の向上と同時に、半導体集積回路装置に要求される微細化や配線多層化に対応する際の強誘電体キャパシタへのダメージが抑制され、優れたＦｅＲＡＭおよびその集積回路装置を形成することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、本発明の第１実施例による強誘電体キャパシタの製造工程を示す図（その１）である。
【図２】（Ｄ）〜（Ｅ）は、本発明の第１実施例による強誘電体キャパシタの製造工程を示す図（その２）である。
【図３】本実施例による強誘電体キャパシタの電気特性を示す図である。
【図４】ＩｒＯｘ上部電極形成時のスパッタ雰囲気と強誘電体キャパシタの電気特性の関係を示す図である。
【図５】本実施例による強誘電体キャパシタの電気特性を示す別の図である。
【図６】（Ａ），（Ｂ）は、本実施例による強誘電体キャパシタの断面構造のＳＥＭ像を示す図である。
【図７】図６（Ｂ）の断面構造を概略的にスケッチした図である。
【図８】（Ａ）．（Ｂ）は、本発明による強誘電体キャパシタの断面構造のＳＥＭ像を、異なった処理条件について比較して示す図である。
【図９】（Ａ），（Ｂ）は、本発明による強誘電体キャパシタ中における元素分布を、比較対照試料中の元素分布と比較して示す図である。
【図１０】本実施例の強誘電体キャパシタに多層配線構造を設けた場合の構造を示す図である。
【図１１】図１０の構成においてコンタクトホール近傍を拡大したＳＥＭ像を示す図である。
【図１２】（Ａ）〜（Ｃ）は、本発明の第２実施例によるＦｅＲＡＭの製造工程を示す図（その１）である。
【図１３】（Ｄ），（Ｅ）は、本発明の第２実施例によるＦｅＲＡＭの製造工程を示す図（その２）である。
【図１４】本発明の第２実施例の一変形例を示す図である。
【符号の説明】
１１  Ｓｉ基板
１２  ＳｉＯ2膜
１３  下部電極
１３Ａ  Ｔｉ膜
１３Ｂ  Ｐｔ膜
１４  ＰＺＴ膜
１５  ＩｒＯｘ下層上部電極膜
１６  ＩｒＯｘ上層上部電極膜
１７  層間絶縁膜
１７Ａ  コンタクトホール
１８  Ａｌ配線パターン
２１  Ｓｉ基板
２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ  ＬＤＤ領域
２１Ｅ，２１Ｆ  拡散領域
２２  素子分離膜
２３  ゲート絶縁膜
２４Ａ，２４Ｂ  ゲート電極
２４Ｃ  シリサイド層
２４ａ，２４ｂ，２４ｃ，２４ｄ  側壁絶縁膜
２５  ＳｉＯＮ膜
２６  層間絶縁膜
２７  下部電極
２８  上部電極
２９  ＩｒＯｘ上部電極下層部
３０  ＩｒＯｘ上部電極上層部
３１  層間絶縁膜
３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ，３１Ｅ  コンタクトホール
３１ａ，３１ｂ，３１ｃ  導電性プラグ
３２Ａ，３２Ｂ，３２Ｃ  Ａｌ配線パターン
【図１】
0003661850.tif 000005
【図２】
0003661850.tif 000006
【図３】
0003661850.tif 000007
【図４】
0003661850.tif 000008
【図５】
0003661850.tif 000009
【図６】
0003661850.tif 000010
【図７】
0003661850.tif 000011
【図８】
0003661850.tif 000012
【図９】
0003661850.tif 000013
【図１０】
0003661850.tif 000014
【図１１】
0003661850.tif 000015
【図１２】
0003661850.tif 000016
【図１３】
0003661850.tif 000017
【図１４】
0003661850.tif 000018