(57)【特許請求の範囲】
【請求項１】
交流電源から出力される交流電圧を整流する入力側整流回路と、該入力側整流回路の出力電圧を平滑化する入力側平滑回路と、該入力側平滑回路から出力される直流の入力側電圧を検出する入力電圧検出回路と、該入力側電圧が印加されるスイッチング素子と、該スイッチング素子をオンオフ制御する制御回路とが設けられた入力側電源回路と、
該スイッチング素子のオンオフ制御により形成される電圧を整流および平滑化した直流電圧を、所定の負荷に対して出力する出力直流化手段が設けられた出力側電源回路とを具備するスイッチング電源装置であって、
該負荷が負荷変動状態または待機状態であることを検出する出力側負荷状態検出回路が設けられており、該出力側負荷状態検出回路によって、該負荷が待機状態であることが検出された場合に、前記入力側平滑回路の平滑化容量を低減させて、該入力側平滑回路から出力される入力側電圧が所定値よりも低下しているときにのみ、前記スイッチング素子をオンオフ制御し、
前記入力側電源回路の入力側平滑回路とスイッチング素子との間にトランスの一次巻線が設けられており、トランスの二次巻線の出力が、前記出力直流化手段に与えられ、
前記トランスには、待機状態において、前記出力直流化手段から前記負荷に出力される出力電圧が、所定の基準電圧よりも低下した場合に、入力側インダクタンスを低減させるスイッチが設けられていることを特徴とするスイッチング電源装置。
【請求項２】
前記入力側平滑回路には、平滑化容量を低減させる平滑化容量切替スイッチが設けられており、該平滑化容量切替スイッチが、前記出力側負荷状態検出回路によって切り替えられる請求項１に記載のスイッチング電源装置。
【請求項３】
前記平滑化容量切替スイッチがＭＯＳＦＥＴによって構成されている請求項２に記載のスイッチング電源装置。
【請求項４】
前記出力直流化手段から出力される出力電圧が、前記出力側電源回路に設けられた出力電圧検出回路によって検出されるようになっており、該出力電圧検出回路の検出結果が、帰還回路によって前記入力側電源回路に帰還される請求項１に記載のスイッチング電源装置。
【請求項５】
前記スイッチング素子のオンオフ制御が、前記出力電圧検出回路の検出結果に基づいて停止される請求項４に記載のスイッチング電源装置。
【請求項６】
前記スイッチング素子のオンオフ制御が停止される期間が、前記出力電圧検出回路にて検出される出力電圧の変化に基づいて連続的に変化する請求項５に記載のスイッチング電源装置。
【請求項７】
前記帰還回路は、光信号を利用するように構成されている請求項４に記載のスイッチング電源装置。
【請求項８】
前記帰還回路は、フォトカプラによって構成されている請求項７に記載のスイッチング電源装置。
【請求項９】
前記出力電圧検出回路が、ツェナーダイオードによって構成されている請求項４に記載のスイッチング電源装置。
【請求項１０】
前記制御回路には、該制御回路の電源とされる制御回路電源用コンデンサが設けられている請求項１に記載のスイッチング電源装置。
【請求項１１】
前記制御回路およびスイッチング素子が、同一基板上に設けられた半導体装置によって構成されており、該半導体装置は、スイッチング素子の高電位側端子および低電位側端子がそれぞれ接続された一対の端子と、前記出力側負荷状態検出回路の検出結果が入力される端子と、前記制御回路電源用コンデンサが接続される端子と、前記入力側平滑回路から出力される直流の入力側電圧の検出結果が入力される端子とによって構成された５つの外部端子を有する請求項１０に記載のスイッチング電源装置。
【請求項１２】
前記入力側電源回路に、スイッチング素子のオンオフ制御によって発生するノイズを吸収するスナバ回路が設けられている請求項１に記載のスイッチング電源装置。
【請求項１３】
前記制御回路には、該制御回路に対する過電流によってスイッチング素子のオンオフ制御を停止する過電流保護手段が設けられている請求項１に記載のスイッチング電源装置。
【請求項１４】
前記制御回路には、該制御回路が過熱状態になった場合にスイッチング素子のオンオフ制御を停止する過熱保護手段が設けられている請求項１に記載のスイッチング電源装置。
【請求項１５】
前記出力側電源回路からは、前記入力側平滑回路から出力される直流電圧よりも絶対値の低い直流電圧が出力される請求項１に記載のスイッチング電源装置。
【請求項１６】
前記制御回路の電源電圧の基準電位が、前記出力側電源回路からの出力電圧の基準値よりも高圧になっており、該出力電圧が、スイッチング素子のオンオフに関係なく検出される請求項１５に記載のスイッチング電源装置。
【請求項１７】
前記制御回路の電源電圧の基準電位が、前記出力側電源回路からの出力電圧の基準値よりも高圧になっており、該出力電圧が、スイッチング素子がオフしている間に検出される請求項１５に記載のスイッチング電源装置。
【請求項１８】
前記入力側平滑回路から出力される入力側電圧が１００Ｖ以上、前記出力側電源回路から出力される直流電圧の絶対値が２５Ｖ以下である請求項１５に記載のスイッチング電源装置。
【請求項１９】
前記出力側電源回路から出力される直流電圧が正極性または負極性である請求項１５に記載のスイッチング電源装置。
【請求項２０】
前記制御回路には、該制御回路の電源とされる制御回路電源用コンデンサが設けられており、前記出力側電源回路から出力される直流電圧が、前記出力側電源回路に設けられた出力電圧検出回路により検出され、前記出力側電源回路の出力端子が前記制御回路電源用コンデンサに接続されている請求項１５に記載のスイッチング電源装置。
【請求項２１】
前記スイッチング素子のオンオフ制御におけるオン時間が、前記出力直流化手段から出力される出力電圧に基づいて制御される請求項１に記載のスイッチング電源装置。
【請求項２２】
前記入力側電源回路に前記トランスを介してエネルギーが与えられる補助巻線が設けられるとともに、前記制御回路に、該補助巻線からの出力が整流化されて充電される制御回路電源用コンデンサが、該制御回路の電源として設けられており、前記補助巻線から制御回路電源用コンデンサに与えられる電流が、前記出力直流化手段から出力される出力電圧に基づいて制御される請求項２１に記載のスイッチング電源装置。
【請求項２３】
前記出力直流化手段から出力される出力電圧が、前記出力側電源回路に設けられた出力電圧検出回路によって検出されるようになっており、該出力電圧検出回路の検出結果が、帰還回路によって前記入力側電源回路に帰還される請求項２２に記載のスイッチング電源装置。
【請求項２４】
前記帰還回路は、光信号を利用するように構成されている請求項２３に記載のスイッチング電源装置。
【請求項２５】
前記出力側負荷状態検出回路は、前記出力直流化手段の出力から前記負荷に出力される出力電圧に基づいて、前記負荷の負荷変動状態または待機状態を検出するように前記入力側電源回路に設けられている請求項２２に記載のスイッチング電源装置。
【請求項２６】
前記出力側負荷状態検出回路は、前記制御回路電源用コンデンサの電圧に基づいて前記負荷の負荷変動状態または待機状態を検出するように前記入力側電源回路に設けられている請求項２２に記載のスイッチング電源装置。
【請求項２７】
前記制御回路およびスイッチング素子が、同一基板上に設けられた半導体装置によって構成されており、該半導体装置は、スイッチング素子の高電位側端子および低電位側端子がそれぞれ接続された一対の端子と、前記制御回路電源用コンデンサが接続される端子と、前記出力側負荷状態検出回路の検出結果を出力する端子と、前記入力電圧検出回路の検出結果が入力される端子とによって構成された５つの外部端子を有する請求項２２または２６に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電源からの交流電流を直流電流に変換して、家電、電子機器等の負荷に出力するスイッチング電源装置に関し、特に、負荷が重負荷状態でなく、負荷変動状態または待機状態の場合に、入力側の消費電力を低減することができるスイッチング電源装置に関する。
【０００２】
【従来の技術】
図２８は、従来のスイッチング電源装置の一例を示す回路図である。このスイッチング電源装置８５は、商用電源等の交流電源２から出力される電圧をトランス１によって変圧する入力側電源回路８０と、トランス１によって変圧された電圧を電子機器等の負荷４５に出力する出力側電源回路８１とを有している。
【０００３】
入力側電源回路８０には、商用電源等の交流電源２から、フィルタ３を介して入力される交流電圧を整流する入力側整流回路４と、入力側整流回路４の出力電圧を平滑化する入力側平滑回路７３とが設けられており、入力側平滑回路７３の出力端子から出力される直流の入力側電圧Ｖｉｎが、トランス１の一次巻線１ａにおける一端に与えられている。
【０００４】
トランス１の一次巻線１ａの他端には、スイッチング素子９の高電位側端子が接続されている。スイッチング素子９は、高電位側端子に与えられた直流の入力側電圧Ｖｉｎを、スイッチング制御（オンオフ制御）するようになっている。スイッチング素子９の制御端子は、制御回路７７のＧＡＴＥ端子に接続されており、制御回路７７によって、スイッチング素子９のスイッチング動作（オンオフ動作）が制御される。スイッチング素子９の低電位側端子は、制御回路７７のＧＮＤ／ＳＯＵＲＣＥ端子に接続されている。
【０００５】
トランス１の一次巻線１ａには、スイッチング素子９によるスイッチング動作時において、スイッチング素子９のＤＲＡＩＮ−ＳＯＵＲＣＥ間の耐圧以上の電圧がかかることを防止するためのスナバ回路８が並列に接続されている。
【０００６】
スイッチング素子９のスイッチング動作を制御する制御回路７７には、スイッチング素子９の制御端子が接続されたＧＡＴＥ端子と、スイッチング素子の高電位側端子が接続されたＤＲＡＩＮ端子と、制御回路７７の電源電圧が与えられるＢＰ端子と、出力側電源回路８１からの帰還信号が入力されるＦＢ端子と、ＧＮＤ／ＳＯＵＲＣＥ端子とが設けられている。
【０００７】
ＤＲＡＩＮ端子には、スイッチング素子９の高電位側端子に供給される電流が与えられており、その電流は、制御回路７７内に設けられた過電流保護手段に与えられている。過電流保護手段は、スイッチング素子９の高電位側端子に供給される電流が、所定の上限値ＩＬＩＭＩＴ以下に制限するようになっている。
【０００８】
制御回路７７のＢＰ端子には、制御回路電源用コンデンサ１１が接続されており、この制御回路電源用コンデンサ１１によって、制御回路７７の電源電圧ＶＢＰが、所定の基準電圧ＶＢＰ０に保持されるようになっている。
【０００９】
制御回路７７のＦＢ端子には、出力側電源回路８１からの帰還信号によって動作するフォトダイオード１４ｂが接続されている。このフォトダイオード１４ｂは、出力側電源回路８１から入力側電源回路８０への帰還回路を構成するフォトカプラの受光部として機能している。
【００１０】
制御回路７７のＧＮＤ／ＳＯＵＲＣＥ端子は、グランドレベルに設定されており、ＧＮＤ／ＳＯＵＲＣＥ端子には、入力側整流回路４、入力側平滑回路７３、制御回路電源用コンデンサ１１、フォトダイオード１４ｂの接地端子がそれぞれ接続されるとともに、スイッチング素子９の低電位側端子も接続されている。
【００１１】
出力側電源回路８１には、トランス１の二次巻線１ｂに接続された出力側整流回路１２が設けられており、この出力整流回路１２によって、二次巻線１ｂから出力される出力側交流電圧Ｖｏが整流される。出力側整流回路１２の出力電圧は、出力側平滑回路１３に与えられており、出力側平滑回路１３によって、出力側整流回路１２の出力電圧が平滑化されて出力される。出力側平滑回路１３からは、出力側電源回路８１の出力である直流の出力電圧Ｖｏｕｔが出力されて、出力側電源回路の出力側主端子（ＶＯＵＴ）１７ａに与えられている。出力側主端子１７ａと出力側副端子（ＲＥＴＵＲＮ）１７ｂとの間には、電子機器等の負荷４５が接続されており、出力側主端子１７ａから出力される電圧Ｖｏｕｔによって、負荷４５が駆動される。
【００１２】
出力側電源回路８１には、出力側平滑回路１３の出力側主端子１７ａおよび出力側副端子１７ｂに接続された負荷４５とは並列に、出力電圧Ｖｏｕｔを検出する出力電圧検出回路１４が設けられている。この出力電圧検出回路１４には、入力側電源回路８０に設けられたフォトダイオード１４ｂとともにフォトカプラを構成する発光素子１４ａが設けられており、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも上昇した場合に、出力電圧検出回路１４は、発光素子１４ａをオンする。発光素子１４ａがオンされることによって、発光素子１４ａから出射される光は、帰還信号として、入力側電源回路８０に設けられたフォトダイオード１４ｂに照射される。
【００１３】
図２９（ａ）〜（ｈ）は、このような構成のスイッチング電源装置８５の動作を示すタイミングチャートである。図２９（ａ）は、入力側平滑回路７３にて平滑化されて出力される入力側電圧Ｖｉｎを示している。図２９（ｂ）は、スイッチング素子９のオン時に流れる電流ＩＤＲＡＩＮを示している。図２９（ｃ）は、スイッチング素子９のドレイン電流ＩＤＲＡＩＮに対応した負荷４５の状態を模式的に示している。
【００１４】
図２９（ｄ）〜（ｈ）は、それぞれ、図２９（ｂ）に示すＩＤＲＡＩＮに対して、時間軸を拡大して示したものである。図２９（ｄ）は、スイッチング素子９の高電位側端子の電圧ＶＤＲＡＩＮを示しており、図２９（ｅ）は、制御回路７７のＢＰ端子の電圧である電源電圧ＶＢＰを示している。なお、図２９（ｅ）におけるＶＢＰ０は、制御回路７７における電源電圧ＶＢＰの基準電圧を示している。図２９（ｆ）は、図２９（ｂ）に示すスイッチング素子９に流れる電流ＩＤＲＡＩＮの拡大図である。図２９（ｇ）は、出力側電源回路８１の出力電圧Ｖｏｕｔを示しており、図２９（ｇ）におけるＶｏｕｔ０は、出力電圧検出回路１４にて設定される基準電圧である。図２９（ｈ）は、制御回路７７のＦＢ端子からＧＮＤ／ＳＯＵＲＣＥ端子ヘ流れる電流ＩＦＢを示している。
【００１５】
図２８に示すスイッチング電源装置８５の動作を、図２９のタイムチャートに基づいて説明する。交流電源２によって得られる交流電圧は、入力側整流回路４によって、図２９（ａ）に示すように整流され、入力側整流電圧Ｖｒとして入力側平滑回路７３に与えられる。入力側平滑回路７３に与えられた入力側整流電圧Ｖｒは、入力側平滑回路７３によって平滑化されて、直流の入力側電圧Ｖｉｎとされ、その入力側電圧Ｖｉｎが、トランス１の一次巻線１ａに与えられている。
【００１６】
トランス１の一次巻線１ａに与えられた入力側電圧Ｖｉｎは、制御回路７７のＤＲＡＩＮ端子を通って、ＢＰ端子から制御回路電源用コンデンサ１１に充電される。そして、ＢＰ端子の電源電圧ＶＢＰが基準電圧ＶＢＰ０に達すると、制御回路７７が起動される。これにより、スイッチング素子９のオンオフ制御が開始される。
【００１７】
なお、制御回路７７によってスイッチング素子９がオンオフ制御されている間に、電源電圧ＶＢＰが基準電圧ＶＢＰ０よりも低下すると、制御回路７７のＤＲＡＩＮ端子を通って、ＢＰ端子から制御回路電源用コンデンサ１１に電流が充電され、電源電圧ＶＢＰが基準電圧ＶＢＰ０以上になるように制御される。
【００１８】
一次巻線１ａに接続されたスイッチング素子９が断続的にオンオフ制御されると、トランス１の一次巻線１ａには入力側電圧Ｖｉが発生し、トランス１の二次巻線１ｂには、一次巻線１ａに発生する入力側電圧Ｖｉによって、出力側電圧Ｖｏが発生する。二次巻線１ｂに発生した出力側電圧Ｖｏは、出力側整流回路１２によって整流された後に、出力側平滑回路１２により平滑化される。これにより、出力側電源８１の出力側主端子１７ａには、図２９（ｇ）に示す直流の出力電圧Ｖｏｕｔが出力される。この出力電圧Ｖｏｕｔが、出力側主端子１７ａに接続された負荷４５に与えられて、負荷４５が駆動される。
【００１９】
出力電圧検出回路１４は、出力側平滑回路１２から出力される出力電圧Ｖｏｕｔを検出しており、負荷４５が負荷変動状態になることにより、図２９（ｇ）に示すように、予め設定された所定の基準電圧Ｖｏｕｔ０以上の電圧が、出力電圧検出回路１４によって検出されると、出力電圧検出回路１４に設けられた発光素子１４ａがオンされて、入力側電源回路８０に設けられたフォトダイオード１４ｂがオンされる。
【００２０】
制御回路７７のＦＢ端子に接続されたフォトダイオード１４ｂがオンされると、制御回路７７によるスイッチング素子９の断続的なオンオフ制御であるスイッチング動作が停止される。スイッチング素子９のオンオフ制御が停止されると、出力側電源回路８１の出力電圧Ｖｏｕｔが徐々に低下し、所定の基準電圧Ｖｏｕｔ０以下になると、出力電圧検出回路１４に設けられた発光素子１４ａがオフして、フォトダイオード１４ｂもオフ状態になる。これにより、制御回路７７によるスイッチング素子９のオンオフ制御が再開され、出力側電源回路８１の出力電圧Ｖｏｕｔが上昇する。
【００２１】
スイッチング素子９のスイッチング動作が実施されている間において、スイッチング素子９がオン状態になっている時間幅であるオンデューティＤＣ（図２９参照）は、トランス１の一次巻線１ａのインダクタンス値に基づいて設定されており、通常は、制御回路７７によって設定される最大のオン時間幅である最大オンデューティＭＡＸＤＣよりも小さくなっている。
【００２２】
制御回路７７は、内蔵されている過電流保護手段により、スイッチング素子９のオン時に流れるドレイン電流ＩＤＲＡＩＮを、所定の上限値ＩＬＩＭＩＴになるように制御する。
【００２３】
このようなスイッチング電源装置８５では、出力電圧Ｖｏｕｔによって駆動される負荷４５が重負荷状態の場合には、出力電圧Ｖｏｕｔは、ほとんど上昇することなくほぼ一定になっており、出力側電源回路８１の出力電圧Ｖｏｕｔが、所定の基準電圧Ｖｏｕｔ０よりも上昇することがほとんどない。その結果、出力電圧検出回路１４に設けられた発光素子１４ａがオンして、フォトダイオード１４ｂがオンすることがほとんどなく、従って、制御回路７７は、スイッチング素子９のオンオフ制御を、ほとんど停止することなく、連続的に実施する。
【００２４】
これに対して、負荷４５が負荷変動状態になると、出力電圧Ｖｏｕｔは、基準電圧Ｖｏｕｔ０以上（Ｖｏｕｔ≧Ｖｏｕｔ０）の期間が発生する。そして、負荷４５の負荷状態が軽減されるほど、すなわち、待機状態に近づくほど、Ｖｏｕｔ≧Ｖｏｕｔ０の期間が長くなり、出力電圧検出回路１４の発光素子１４ａがオンする時間、すなわち、フォトダイオード１４ｂがオンする時間が長くなる。従って、負荷４５の負荷状態が軽減されるほど、制御回路７７によるスイッチング素子９のオンオフ制御の停止時間が長くなる。その結果、負荷４５の負荷状態が軽減されるほど、制御回路７７によるスイッチング素子９の駆動時間が短くなり、制御回路７７における消費電力が低減される。
【００２５】
制御回路７７は、このように、出力電圧検出回路１４によって、出力電圧Ｖｏｕｔの電圧変化（リップル電圧）を、基準電圧Ｖｏｕｔ０と比較して、スイッチング素子９のオンオフ制御と、そのオンオフ制御の停止とを繰り返すことにより、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０になるように制御し、しかも、負荷４５の負荷状態が軽減されるほど、制御回路７７の消費電力を低減している。
【００２６】
図３０は、従来のスイッチング電源装置の他の例を示す回路図である。このスイッチング電源装置８５では、トランス１の入力側に設けられた入力側電源回路８０の一次巻線１ａに対して、補助巻線１ｃが絶縁状態で並列に設けられている。この補助巻線１ｃの一端は、スイッチング素子９の低電位側端子に接続されており、その他端に、ダイオード２４が接続されている。ダイオード２４には、フォトカプラの受光部を構成するフォトダイオード１４ｂが直列に接続されており、このフォトダイオード１４ｂの出力が、制御回路電源用コンデンサ１１が接続された制御回路７７のＣＯＮＴＲＯＬ端子に与えられている。
【００２７】
制御回路７７のＣＯＮＴＲＯＬ端子に接続された制御回路電源用コンデンサ１１は、フォトダイオード１４ｂがオンすることにより、トランス１の補助巻線１ｃおよびダイオード２４を介して流れる電流によって充電される。フォトダイオード１４ｂは、出力側電源回路８１に設けられた出力電圧検出回路１４が、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以上になっていることを検出して、発光素子１４ａをオンすることによって、オンする。
【００２８】
制御回路７７には、スイッチング素子９の高電位側端子に接続されたＤＲＡＩＮ端子と、制御回路電源用コンデンサ１１が接続されたＣＯＮＴＲＯＬ端子と、スイッチング素子９が接続されたＧＡＴＥ端子と、スイッチング素子９の低電位側端子が接続されたＧＮＤ／ＳＯＵＲＣＥ端子が設けられている。ＧＮＤ／ＳＯＵＲＣＥ端子は接地電位とされる。その他の構成は、図２８に示す従来のスイッチング電源装置８５と同様の構成になっている。
【００２９】
図３１は、図３０に示すスイッチング電源装置の動作を示すタイムチャートである。図３１（ａ）は、入力側電圧Ｖｉｎを示しており、図３１（ｂ）は、スイッチング素子９のドレイン電流ＩＤＲＡＩＮを示している。図３１（ｃ）は、出力側負荷状態を、模式的に示している。図３１（ｄ）〜図３１（ｇ）は、それぞれ、図３１（ａ）の時間軸を拡大して示したものであり、図３１（ｄ）は、スイッチング素子９の高電位側端子の電圧ＶＤＲＡＩＮを示しており、図３１（ｅ）は、制御回路７７のＣＯＮＴＲＯＬ端子の電圧Ｖｃを示している。図３１（ｆ）は、スイッチング素子９の電流ＩＤＲＡＩＮを示しており、図３１（ｇ）は、出力電圧Ｖｏｕｔを示している。
【００３０】
図３０に示すスイッチング電源装置８５の動作を、図３１に示すタイムチャートに基づいて説明する。このスイッチング電源装置８５では、スイッチング素子９がオンする時間であるオンデューティＤＣは、制御回路７７のＣＯＮＴＲＯＬ端子電圧Ｖｃに基づいて設定される。図３１（ｅ）に示すように、ＣＯＮＴＲＯＬ端子の電圧Ｖｃに対して、下限値Ｖｃ１および上限値Ｖｃ２が設定されている。
【００３１】
図３１（ｅ）および図３１（ｇ）に示すように、制御回路電源用コンデンサ１１の電圧であるＣＯＮＴＲＯＬ端子の電源電圧Ｖｃが、下限値Ｖｃ１以下になっている場合（Ｖｃ≦Ｖｃ１）には、スイッチング素子９のオンデューティＤＣは、最大オンデューティＤＣｍａｘに制御され、ＣＯＮＴＲＯＬ端子電圧Ｖｃが、下限値Ｖｃ１以上であって上限値Ｖｃ２以下の場合（Ｖｃ１≦Ｖｃ≦Ｖｃ２）には、スイッチング素子９のオンデューティＤＣは、最大デューティＤＣｍａｘと最小デューティＤＣｍｉｎの間に制御される。さらに、ＣＯＮＴＲＯＬ端子の電圧Ｖｃが、上限値Ｖｃ２以上の場合（Ｖｃ２≦Ｖｃ）には、スイッチング素子９のオンデューティＤＣは最小デューティＤＣｍｉｎに制御される。
【００３２】
このようなスイッチング電源装置８５では、出力側電源回路８１の出力電圧Ｖｏｕｔが、所定の基準電圧Ｖｏｕｔ０以上（Ｖｏｕｔ≧Ｖｏｕｔ０）であれば、出力電圧検出回路１４に設けられた発光素子１４ａがオンしてフォトダイオード１４ｂがオンしており、補助巻線１ｃから制御回路電源用コンデンサ１１へ電源が供給される。負荷４５が重負荷状態では、Ｖｏｕｔ≧Ｖｏｕｔ０となる期間が短く、制御回路電源用コンデンサ１１への電流供給量も少なくなり、ＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは、下限値Ｖｃ１よりも低い期間（Ｖｃ≦Ｖｃ１）が長くなる。これにより、スイッチング素子９のオンデューティＤＣは、最大オンデューティＤＣｍａｘに制御され、スイッチング素子９のオン時間が長くなり、重負荷状態の負荷４５に対して、確実に電力が供給されることになる。
【００３３】
また、負荷変動状態では、重負荷状態に比べて、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以上（Ｖｏｕｔ≧Ｖｏｕｔ０）の期間が長くなり、負荷４５の負荷状態が軽減されて待機状態に近づくほど、Ｖｏｕｔ≧Ｖｏｕｔ０の期間は、更に長くなる。そのために、出力電圧検出回路１４の発光素子１４ａがオン状態になる時間、すなわち、フォトダイオード１４ｂがオンする時間が長くなる。
【００３４】
フォトダイオード１４ｂのオンする時間が長くなると、制御回路電源用コンデンサ１１への電流の供給時間が長くなり、制御回路電源用コンデンサ１１が接続された制御回路７７におけるＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは上昇する。電源電圧Ｖｃが下限値Ｖｃ１と上限値Ｖｃ２との間（Ｖｃ１≦Ｖｃ≦Ｖｃ２）になると、スイッチング素子９のオンデューティＤＣは、最大デューティＤＣｍａｘと最小デューティＤＣｍｉｎとの間に制御される。これにより、スイッチング素子９のオン時間が短くなり、負荷４５に対する電圧が低減されることになる。
【００３５】
そして、負荷４５が待機状態に近づくと、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以上（Ｖｏｕｔ≧Ｖｏｕｔ０）の期間が長くなり、出力電圧検出回路１４の発光素子１４ａがオンする時間、すなわち、フォトダイオード１４ｂがオンする時間もさらに長くなる。これにより、制御回路電源用コンデンサ１１への電流の供給時間もさらに長くなる。そして、制御回路電源用コンデンサ１１が接続されたＣＯＮＴＲＯＬ端子の電源電圧Ｖｃが上限値Ｖｃ２よりも上昇すると（Ｖｃ２≦Ｖｃ）、スイッチング素子９のオンデューティＤＣは最小デューティＤＣｍｉｎに制御される。その結果、スイッチング素子９のオン時間がさらに短くなり、負荷４５に対する電圧が、さらに低減されることになる。
【００３６】
【発明が解決しようとする課題】
近年、地球環境を保護するために、省エネルギー化が求められており、このようなスイッチング電源装置８５においても、さらなる低消費電力化および高効率化が要求されている。図２８および図３０に示すスイッチング電源装置８５における入力側電源回路８０の消費電力は、制御回路７７において消費される電力Ｗｉｎｌと、スイッチング素子９にて消費される電力Ｗｉｎ２との合計（＝Ｗｉｎ１＋Ｗｉｎ２）となる。スイッチング素子９の消費電力Ｗｉｎ２は、入力側平滑回路７３から出力される入力側電圧Ｖｉｎ、および、スイッチング素子９に流れる電流ＩＤＲＡＩＮに比例しており、制御回路７７の消費電力Ｗｉｎｌよりも、かなり大きくなっている（Ｗｉｎ２＞＞Ｗｉｎ１）。
【００３７】
このため、負荷４５が負荷変動状態または待機状態において、入力側電源回路８０の消費電力をさらに低減するには、制御回路７７の消費電力Ｗｉｎｌを低減することも必要であるが、スイッチング素子９の消費電力Ｗｉｎ２を低減することが重要である。
【００３８】
しかしながら、図２８および図３０に示すスイッチング電源装置８５では、負荷４５が、負荷変動状態または待機状態、特に待機状態において、スイッチング素子９の消費電力Ｗｉｎ２を低減して、入力側電源回路８０の消費電力をさらに低減することは容易でないという問題がある。
【００３９】
本発明は、このような問題を解決するものであり、その目的は、出力側の負荷が負荷変動状態または待機状態において、入力側電源回路における消費電力を、確実に低減させることができるスイッチング電源装置を提供することにある。
【００４０】
【課題を解決するための手段】
本発明のスイッチング電源装置は、交流電源から出力される交流電圧を整流する入力側整流回路と、該入力側整流回路の出力電圧を平滑化する入力側平滑回路と、該入力側平滑回路から出力される直流の入力側電圧を検出する入力電圧検出回路と、該入力側電圧が印加されるスイッチング素子と、該スイッチング素子をオンオフ制御する制御回路とが設けられた入力側電源回路と、該スイッチング素子のオンオフ制御により形成される電圧を整流および平滑化した直流電圧を、所定の負荷に対して出力する出力直流化手段が設けられた出力側電源回路とを具備するスイッチング電源装置であって、該負荷が負荷変動状態または待機状態であることを検出する出力側負荷状態検出回路が設けられており、該出力側負荷状態検出回路によって、該負荷が待機状態であることが検出された場合に、前記入力側平滑回路の平滑化容量を低減させて、該入力側平滑回路から出力される入力側電圧が所定値よりも低下しているときにのみ、前記スイッチング素子をオンオフ制御し、前記入力側電源回路の入力側平滑回路とスイッチング素子との間にトランスの一次巻線が設けられており、トランスの二次巻線の出力が、前記出力直流化手段に与えられ、前記トランスには、待機状態において、前記出力直流化手段から前記負荷に出力される出力電圧が、所定の基準電圧よりも低下した場合に、入力側インダクタンスを低減させるスイッチが設けられていることを特徴とする。
【００４３】
前記入力側平滑回路には、平滑化容量を低減させる平滑化容量切替スイッチが設けられており、該平滑化容量切替スイッチが、前記出力側負荷状態検出回路によって切り替えられる。
【００４４】
前記平滑化容量切替スイッチがＭＯＳＦＥＴによって構成されている。
【００４５】
前記出力直流化手段から出力される出力電圧が、前記出力側電源回路に設けられた出力電圧検出回路によって検出されるようになっており、該出力電圧検出回路の検出結果が、帰還回路によって前記入力側電源回路に帰還される。
【００４６】
前記スイッチング素子のオンオフ制御が、前記出力電圧検出回路の検出結果に基づいて停止される。
【００４７】
前記スイッチング素子のオンオフ制御が停止される期間が、前記出力電圧検出回路にて検出される出力電圧の変化に基づいて連続的に変化する。
【００４８】
前記帰還回路は、光信号を利用するように構成されている。
【００４９】
前記帰還回路は、フォトカプラによって構成されている。
【００５０】
前記出力電圧検出回路が、ツェナーダイオードによって構成されている。
【００５１】
前記制御回路には、該制御回路の電源とされる制御回路電源用コンデンサが設けられている。
【００５２】
前記制御回路およびスイッチング素子が、同一基板上に設けられた半導体装置によって構成されており、該半導体装置は、スイッチング素子の高電位側端子および低電位側端子がそれぞれ接続された一対の端子と、前記出力側負荷状態検出回路の検出結果が入力される端子と、前記制御回路電源用コンデンサが接続される端子と、前記入力側平滑回路から出力される直流の入力側電圧の検出結果が入力される端子とによって構成された５つの外部端子を有する。
【００５３】
前記入力側電源回路に、スイッチング素子のオンオフ制御によって発生するノイズを吸収するスナバ回路が設けられている。
【００５４】
前記制御回路には、該制御回路に対する過電流によってスイッチング素子のオンオフ制御を停止する過電流保護手段が設けられている。
【００５５】
前記制御回路には、該制御回路が過熱状態になった場合にスイッチング素子のオンオフ制御を停止する過熱保護手段が設けられている。
【００５６】
前記出力側電源回路からは、前記入力側平滑回路から出力される直流電圧よりも絶対値の低い直流電圧が出力される。
【００５７】
前記制御回路の電源電圧の基準電位が、前記出力側電源回路からの出力電圧の基準値よりも高圧になっており、該出力電圧が、スイッチング素子のオンオフに関係なく検出される。
【００５８】
前記制御回路の電源電圧の基準電位が、前記出力側電源回路からの出力電圧の基準値よりも高圧になっており、該出力電圧が、スイッチング素子がオフしている間に検出される。
【００５９】
前記入力側平滑回路から出力される入力側電圧が１００Ｖ以上、前記出力側電源回路から出力される直流電圧の絶対値が２５Ｖ以下である。
【００６０】
前記出力側電源回路から出力される直流電圧が正極性または負極性である。
【００６１】
前記制御回路には、該制御回路の電源とされる制御回路電源用コンデンサが設けられており、前記出力側電源回路から出力される直流電圧が、前記出力側電源回路に設けられた出力電圧検出回路により検出され、前記出力側電源回路の出力端子が前記制御回路電源用コンデンサに接続されている。
【００６２】
前記スイッチング素子のオンオフ制御におけるオン時間が、前記出力直流化手段から出力される出力電圧に基づいて制御される。
【００６３】
前記入力側電源回路に前記トランスを介してエネルギーが与えられる補助巻線が設けられるとともに、前記制御回路に、該補助巻線からの出力が整流化されて充電される制御回路電源用コンデンサが、該制御回路の電源として設けられており、前記補助巻線から制御回路電源用コンデンサに与えられる電流が、前記出力直流化手段から出力される出力電圧に基づいて制御される。
【００６４】
前記出力直流化手段から出力される出力電圧が、前記出力側電源回路に設けられた出力電圧検出回路によって検出されるようになっており、該出力電圧検出回路の検出結果が、帰還回路によって前記入力側電源回路に帰還される。
【００６５】
前記帰還回路は、光信号を利用するように構成されている。
【００６６】
前記出力側負荷状態検出回路は、該出力直流化手段の出力から前記負荷に出力される出力電圧に基づいて、前記負荷の負荷変動状態または待機状態を検出するように前記入力側電源回路に設けられている。
【００６７】
前記出力側負荷状態検出回路は、前記制御回路電源用コンデンサの電圧に基づいて前記負荷の負荷変動状態または待機状態を検出するように前記入力側電源回路に設けられている。
【００６８】
前記制御回路およびスイッチング素子が、同一基板上に設けられた半導体装置によって構成されており、該半導体装置は、スイッチング素子の高電位側端子および低電位側端子がそれぞれ接続された一対の端子と、前記制御回路電源用コンデンサが接続される端子と、前記出力側負荷状態検出回路の検出結果を出力する端子と、前記入力電圧検出回路の検出結果が入力される端子とによって構成された５つの外部端子を有する。
【００６９】
【発明の実施の形態】
＜実施の形態１＞
図１は、本発明のスイッチング電源装置の実施の形態の一例を示す回路図である。このスイッチング電源装置７０は、入力される交流電流から直流電圧を出力する入力側電源回路５０と、入力側電源回路５０から出力される直流電圧を変圧するトランス１と、トランス１によって変圧された電圧を電子機器等の負荷４５に出力する出力側電源回路６０とを有している。
【００７０】
入力側電源回路５０には、商用電源等の交流電源２から出力される交流電圧がフィルタ３を介して印加される入力側整流回路４が設けられており、この入力側整流回路４によって交流電圧が整流され、直流の入力側整流電圧Ｖｒとして、入力側平滑回路５に与えられている。
【００７１】
入力側平滑回路５は、印加される直流の入力側整流電圧Ｖｒを平滑化して入力側電圧Ｖｉｎとし、トランス１の一次巻線１ａに出力する。入力側平滑回路５には、平滑化容量切替スイッチ６が設けられており、この平滑化容量切替スイッチ６が切り替えられることによって、入力側平滑回路５の平滑化容量が低減される。入力側平滑回路５の平滑化容量が低減されると、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。
【００７２】
入力側平滑回路５には、この入力側平滑回路５から出力される直流の入力側電圧Ｖｉｎを検出する入力電圧検出回路７が並列に接続されている。
【００７３】
入力側電圧Ｖｉｎが与えられるトランス１の一次巻線１ａには、ＮチャンネルＭＯＳトランジスタによって構成されたスイッチング素子９の高電位側端子が接続されている。このスイッチング素子９は、制御回路１０によってオンオフ制御（スイッチング制御）されるように、その制御端子が、制御回路１０のＧＡＴＥ端子に接続されている。スイッチング素子９の低電位側端子は、制御回路１０のＧＮＤ／ＳＯＵＲＣＥ端子に接続されている。
【００７４】
スイッチング素子９は、制御回路１０におけるＧＡＴＥ端子の出力によって、オンオフ制御されて、トランス１の一次巻線１ａに対して脈流電圧を印加するようになっており、これにより、トランス１の二次巻線１ｂには、脈流電圧が発生する。
【００７５】
トランス１の一次巻線１ａには、スナバ回路８が並列に接続されている。このスナバ回路８は、スイッチング素子９のオンオフ制御時において、スイッチング素子９のＤＲＡＩＮ−ＳＯＵＲＣＥ間に、ＤＲＡＩＮ−ＳＯＵＲＣＥ間の耐圧以上の電圧がかかることを防止する。
【００７６】
スイッチング素子９をオンオフ制御する制御回路１０のＤＲＡＩＮ端子には、トランス１の一次巻線１ａからスイッチング素子９の高電位側端子に与えられる直流電圧が与えられている。スイッチング素子９の低電位側端子は、制御回路１０のＧＮＤ／ＳＯＵＲＣＥ端子に接続されており、このＧＮＤ／ＳＯＵＲＣＥ端子が接地されている。
【００７７】
制御回路１０のＶＩＮ端子には、入力側電圧Ｖｉｎを検出する入力電圧検出回路７が接続されており、この入力電圧検出回路７からの出力が、制御回路１０のＶＩＮ端子に与えられている。
【００７８】
制御回路１０のＢＰ端子とＧＮＤ／ＳＯＵＲＣＥ端子との間には、制御回路１０の電源電圧ＶＢＰを与える制御回路電源用コンデンサ１１が接続されいる。また、ＦＢ端子とＧＮＤ／ＳＯＵＲＣＥ端子との間には、フォトカプラの受光部を構成するフォトダイオード１４ｂが接続されており、フォトダイオード１４ｂがオンすることによって、ＦＢ端子は接地電位とされる。制御回路１０は、ＦＢ端子が接地電位とされることにより、スイッチング素子９のオンオフ制御を停止するようになっている。
【００７９】
ＦＢ端子に接続されたフォトダイオード１４ｂは、出力側電源回路６０から入力側電源回路５０への帰還回路を構成するフォトカプラの受光部を構成している。
【００８０】
制御回路１０の内部には、スイッチング素子９がオンしたときに、スイッチング素子９のドレイン電流ＩＤＲＡＩＮを、所定の上限値ＩＬＩＭＩＴ以下に制御する過電流保護手段が設けられている。
【００８１】
出力側電源回路６０には、トランス１の二次巻線１ｂに発生する脈流の出力側電圧Ｖｏを整流する出力側整流回路１２と、出力側整流回路１２の出力される直流電圧を平滑化して直流の出力電圧Ｖｏｕｔとする出力側平滑回路１３とを有する出力直流化手段５５が設けられている。出力側平滑回路１３の出力電圧Ｖｏｕｔは、出力側電源回路６０の出力端子を構成する出力側主端子（ＶＯＵＴ）１７ａに与えられている。出力側主端子１７ａと出力側副端子（ＲＥＴＵＲＮ）１７ｂとの間には、電子機器等の負荷４５が接続されており、出力側主端子１７ａから出力される出力電圧Ｖｏｕｔが負荷４５に与えられている。
【００８２】
出力側主端子１７ａと出力側副端子１７ｂとの間には、負荷４５に与えられる出力電圧Ｖｏｕｔに基づいて、負荷４５が負荷変動状態であることを検出する出力電圧検出回路１４と、負荷４５が待機状態であることを検出する出力側負荷状態検出回路１５とが、それぞれ並列に設けられている。
【００８３】
出力電圧検出回路１４は、例えば、ツェナーダイオードによって構成されており、出力電圧検出回路１４には、フォトカプラの発光素子１４ａが設けられている。発光素子１４ａは、例えば、出力電圧検出回路１４を構成するツェナーダイオードと直列に接続されており、発光素子１４ａは、負荷４５が負荷変動状態となって、負荷４５に与えられる出力電圧Ｖｏｕｔが、所定の基準電圧Ｖｏｕｔ０よりも上昇したことを出力電圧検出回路１４が検出すると、オン状態になり、入力側電源回路５０の制御回路１０に設けられたフォトカプラのフォトダイオード１４ｂに光を照射して、フォトダイオード１４ｂをオンするようになっている。そして、フォトダイオード１４ｂがオンすることにより、制御回路１０のＦＢ端子は接地状態になり、制御回路１０は、スイッチング素子９のオンオフ制御を停止する。
【００８４】
このように、フォトカプラの発光素子１４ａおよびフォトダイオード１４ｂは、出力側電源回路６０の出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも高いことを、入力側電源回路５０に設けられた制御回路１０に対して、電気的に絶縁された状態で帰還するようになっている。
【００８５】
負荷４５に対して並列に接続された出力側負荷状態検出回路１５は、出力端子に接続された負荷４５が、電力をほとんど必要としない待機状態になっていることを、出力電圧Ｖｏｕｔに基づいて検出するようになっており、負荷４５が待機状態になっていることを検出すると、入力側平滑回路５の平滑化容量切替スイッチ６に対して、この平滑化容量切替スイッチ６を切り替えるローレベル信号を出力する。これにより、平滑化容量切替スイッチ６が切り替えられて、入力側平滑回路５の平滑化容量が低減され、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。
【００８６】
このような構成のスイッチング電源装置７０の動作を、図２に示すタイムチャートに基づいて説明する。図２（ａ）は、入力側平滑回路５から出力される入力側電圧Ｖｉｎを示しており、図におけるＶｉｎ０は、負荷４５が、電力をほとんど必要としない待機状態の場合において、制御回路１０によるスイッチング素子のオンオフ動作を開始する際の基準電圧であって、この基準電圧Ｖｉｎ０よりも入力側電圧Ｖｉｎが低下した場合に、制御回路１０によるスイッチング素子のオンオフ動作が可能になる。
【００８７】
図２（ｂ）は、スイッチング素子９のドレイン電流ＩＤＲＡＩＮを示しており、図２（ｃ）は、スイッチング素子９のドレイン電流ＩＤＲＡＩＮと負荷４５との関係を模式的に示している。
【００８８】
図２（ｄ）〜（ｉ）は、それぞれ、図２（ａ）および（ｂ）の時間軸を拡大して示したものである。図２（ｄ）は、出力側負荷状態検出回路１５からの出力信号を示し、負荷４５が重負荷状態および負荷変動状態の場合には、出力側負荷状態検出回路１５からハイレベル信号（Ｈ）が出力され、負荷４５が待機状態の場合には、出力側負荷状態検出回路１５からローレベル信号（Ｌ）が出力される。
【００８９】
図２（ｅ）は、スイッチング素子９の高電位側端子の電圧ＶＤＲＡＩＮを示しており、図２（ｆ）は、制御回路１０のＢＰ端子の電圧ＶＢＰを示している。また、図２（ｇ）は、スイッチング素子９に流れる電流ＩＤＲＡＩＮを示しており、図２（ｈ）は、出力側電源回路６０の出力電圧Ｖｏｕｔを示している。図２（ｉ）は、制御回路１０のＦＢ端子からＧＮＤ／ＳＯＵＲＣＥ端子ヘ流れる電流ＩＦＢを示している。
【００９０】
図１に示すスイッチング電源装置７０では、交流電源２から出力される交流電圧が、フィルタ３、入力側整流回路４および入力側平滑回路５によって、直流の入力側電圧Ｖｉｎとされて、トランス１の一次巻線１ａに与えられている。
【００９１】
トランス１の一次巻線１ａに与えられた入力側電圧Ｖｉｎは、制御回路１０のＤＲＡＩＮ端子から制御回路１０内を通って、ＢＰ端子に接続された制御回路電源用コンデンサ１１に充電される。そして、制御回路電源用コンデンサ１１の電源電圧ＶＢＰが基準電圧ＶＢＰ０に達すると、制御回路１０が起動されて、スイッチング素子９のオンオフ制御が開始される。
【００９２】
一次巻線１ａに接続されたスイッチング素子９が断続的にオンオフ制御されると、トランス１の一次巻線１ａには脈流電圧である入力側電圧Ｖｉが発生し、トランス１の二次巻線１ｂには、一次巻線１ａに発生する入力側電圧Ｖｉによって、脈流の出力側電圧Ｖｏが発生する。二次巻線１ｂに発生した脈流の出力側電圧Ｖｏは、出力側整流回路１２によって整流され、さらに、出力側平滑回路１３によって平滑化されることにより、直流の出力電圧Ｖｏｕｔとされて、出力側主端子１７ａに出力される。そして、この出力電圧Ｖｏｕｔが、出力側主端子１７ａに接続された負荷４５に与えられる。
【００９３】
負荷４５は、待機状態では、ほとんど電力を必要とせず、負荷変動状態になると必要とする電力が増加し、重負荷になるほど、多量の電力が必要になる。
【００９４】
出力電圧検出回路１４は、出力側平滑回路１３から出力されて負荷４５に与えられる出力電圧Ｖｏｕｔを検出している。負荷４５に対する出力電圧Ｖｏｕｔは、負荷４５が多量の電力を必要とする重負荷状態では、予め設定された所定の基準電圧Ｖｏｕｔ０よりも高くなる期間がほとんどない。従って、出力電圧検出回路１４に設けられた発光素子１４ａがオンすることがほとんどなく、制御回路１０は、スイッチング素子９のオンオフ制御を連続的に実施することになる。これにより、図２（ｂ）および（ｃ）に示すように、スイッチング素子９に対してドレイン電流ＩＤＲＡＩＮが、ほぼ連続的に供給される。
【００９５】
これに対して、負荷４５が負荷変動状態になって、負荷４５による電力消費量が低減すると、出力電圧Ｖｏｕｔは、予め設定された所定の基準電圧Ｖｏｕｔ０よりも高くなる期間が発生する。このような状態になると、フォトカプラの発光素子１４ａがオンして、制御回路１０のＦＢ端子に接続されたフォトダイオード１４ｂもオン状態になる。これにより、制御回路１０のＦＢ端子は、強制的に接地電位とされ、制御回路１０によるスイッチング素子９のオンオフ制御が停止される。
【００９６】
制御回路１０によるスイッチング素子９のオンオフ制御が停止すると、出力側電源回路６０の出力電圧Ｖｏｕｔが徐々に低下する。そして、出力側電源回路６０の出力電圧Ｖｏｕｔが所定の基準電圧Ｖｏｕｔ０以下になると、出力電圧検出回路１４の発光素子１４ａがオフされ、フォトダイオード１４ｂもオフ状態になる。これにより、制御回路１０が再起動されて、スイッチング素子９のオンオフ制御が再開される。
【００９７】
負荷４５に与えられる出力電圧Ｖｏｕｔは、負荷４５が待機状態に近づくほど基準電圧Ｖｏｕｔ０よりも高くなる期間が長くなる。従って、負荷４５が待機状態に近づくほど、出力電圧検出回路１４に設けられたフォトダイオード１４ｂがオンする時間が長くなり、制御回路１０によるスイッチング素子９のオンオフ制御の停止時間が長くなる。このように、制御回路１０によるスイッチング素子９のオンオフ制御の停止時間は、出力電圧Ｖｏｕｔの変化に対して連続的に変化しており、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも高くなる期間が長くなるほど、スイッチング素子９のオンオフ制御の停止時間が長くなる。
【００９８】
制御回路１０は、このように、負荷４５に供給される出力電圧Ｖｏｕｔの電圧変化（リップル電圧）を、基準電圧Ｖｏｕｔ０と比較して、スイッチング素子９のオンオフ制御と、オンオフ制御の停止とを繰り返すことにより、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０になるように制御している。しかも、負荷４５が重負荷状態に近づくほど、スイッチング素子９のオンオフ制御の停止時間を短くし、待機状態に近づくほど、オンオフ制御の停止時間を長くすることにより、負荷４５に対して適切に電圧を与えるとともに、制御回路１０による消費電力を低減している。
【００９９】
また、制御回路１０は、スイッチング素子９がオンすることによって流れる電流ＩＤＲＡＩＮ（図２（ｇ）に示す）が、所定の上限値ＩＬＩＭＩＴに達すると、制御回路１０内に設けられた過電流保護手段により、スイッチング素子９のオン動作を停止するようになっている。その結果、スイッチング素子９がオンすることによって流れるドレイン電流ＩＤＲＡＩＮが、所定の上限値ＩＬＩＭＩＴよりも上昇するおそれがなく、制御回路１０に過電流が流れることが防止される。
【０１００】
負荷４５が待機状態になると、負荷４５に対する出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも高くなる期間がさらに長くなる。これにより、出力側電源回路６０の出力側負荷状態検出回路１５は、図２（ｄ）に示すように、ローレベル信号を入力側平滑回路５に設けられた平滑化容量切替スイッチ６に出力し、平滑化容量切替スイッチ６を切り替える。平滑化容量切替スイッチ６が切り替えられると、入力側平滑回路５の平滑化容量が低減され、図２（ａ）に示すように、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低下する。
【０１０１】
入力側平滑回路５から出力される入力側電圧Ｖｉｎは、入力電圧検出回路７によって検出されており、入力側平滑回路５から低減された状態になっている入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０よりもさらに低下した状態になると、入力電圧検出回路７は、制御回路１０のＶｉｎ端子に所定の信号を出力する。これにより、出力電圧Ｖｏｕｔに基づく制御回路１０によるスイッチング素子９のオンオフ動作が可能な状態になる。
【０１０２】
従って、負荷４５が待機状態になっている場合には、入力側平滑回路５から低減された状態で出力される入力側電圧Ｖｉｎが所定の基準電圧Ｖｉｎ０よりも低下した状態においてのみ、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以下になると、制御回路１０によるスイッチング素子９のオンオフ制御が実施される。
【０１０３】
スイッチング素子９がオンされている間に消費される電力Ｗｉｎ２は、入力側平滑回路５から出力される入力側電圧Ｖｉｎとスイッチング素子９の高電位側端子および低電位側端子に流れるＩＤＲＡＩＮと比例関係にあるために、負荷４５が電力を必要としない待機状態では、入力側電圧Ｖｉｎが低減されることにより、スイッチング素子９がオンすることによって消費される電力Ｗｉｎ２が低減される。
【０１０４】
また、スイッチング素子９がオンしている間にスイッチング素子９の高電位側から低電位側に流れるドレイン電流ＩＤＲＡＩＮ自体も、入力側電圧Ｖｉｎが低減されていることによって低減しており、これによっても、スイッチング素子９の消費電力Ｗｉｎ２が低減される。従って、負荷４５が待機状態において、入力側電源回路の消費電力が、確実に低減される。
【０１０５】
本実施形態のスイッチング電源装置７０では、スイッチング素子９と制御回路１０とが、同一の半導体基板上に集積化された半導体装置２３として構成されている。従って、この半導体装置２３は、スイッチング素子９の高電位側端子が接続されるＤＲＡＩＮ端子と、スイッチング素子９の低電位側端子が接続されるＧＮＤ／ＳＯＵＲＣＥ端子と、制御回路電源用コンデンサ１１が接続されるＢＰ端子と、フォトカプラのフォトダイオード１４ｂが接続されるＦＢ端子と、入力電圧検出回路７が接続されるＶＩＮ端子とによって構成された少なくとも５つの端子が、外部端子として設けられている。
【０１０６】
このような半導体装置２３を使用することにより、スイッチング電源装置７０は、部品点数が大幅に削減されて小型化することができ、製造コストを著しく低減させることができる。
【０１０７】
なお、スイッチング素子９は、制御回路１０のＦＢ端子から流れる電流ＩＦＢに基づいて、オンオフ制御状態および停止状態とされるが、図２（ｉ）に示すように、オンオフ制御状態から停止状態へ移行させる際の上限値ＩＦＢ２と、スイッチング素子９のオンオフ制御の停止状態からオンオフ制御状態へ移行させる際の下限値ＩＦＢ１とを異ならせて設定して、電流ＩＦＢにヒステリシス特性を持たせるようにしてもよい。このような構成とすることにより、ＦＢ端子から流れる電流ＩＦＢが上限値ＩＦＢ２まで上昇すると、スイッチング素子９のオンオフ制御が停止され、その後、電流ＩＦＢが下限値ＩＦＢ１に低下するまでは、オンオフ制御が実施されて、下限値ＩＦＢ１に達することによつて、スイッチング素子９のオンオフ制御が再開される。これにより、スイッチング素子９のオンオフ制御が負荷４５の状態に対応して安定的に実施することができる。
【０１０８】
なお、電流ＩＦＢの上限値ＩＦＢ２および下限値ＩＦＢ１にヒステリシス特性を持たせるためには、制御回路１０内にＦＢ端子電流を検出する回路を設け、この回路にヒステリシス特性を持たせる構成、あるいは、発光素子１４ａをオンさせる出力電圧検出回路１４の出力にヒステリシス特性を持たせる構成とすればよい。
【０１０９】
また、図２に示すタイムチャートは非連続モードになっているが、連続モードにおいても、ＶＤＲＡＩＮおよびＩＤＲＡＩＮの波形が若干異なるにすぎず、入力側電源回路における消費電力効果については、同様である。
【０１１０】
＜実施の形態２＞
図３は、図１に示すスイッチング電源装置の具体的構成を示す回路図である。このスイッチング電源装置７０の基本的な動作は、図１に示すスイッチング電源装置７０と同様になっている。
【０１１１】
制御回路１０のＧＡＴＥ端子に接続されたスイッチング素子９は、ＮチャンネルＭＯＳトランジスタによって構成されており、ＧＡＴＥ端子の出力がハイレベルになることによってオンされる。
【０１１２】
制御回路１０のＤＲＡＩＮ端子には、レギュレータ２９ｍが接続されており、制御回路１０のＢＰ端子の電圧が、このレギュレータ２９ｍによって一定になるように調整されて、電流制限用のトランジスタ２９ａを介してＦＢ端子に与えられている。さらに、レギュレータ２９ｍの出力は、ヒステリシス特性を有する第１の比較器２９ｎの＋入力端子にも与えられている。第１の比較器２９ｎの出力は、第１のＡＮＤ回路２８を介して、スイッチング素子９を制御するＧＡＴＥ端子に与えられている。スイッチング素子９は、第１のＡＮＤ回路２８の出力がハイレベルの場合にオンされる。
【０１１３】
制御回路１０には、クロックパルス２５ｃと、スイッチング素子９におけるオンオフ制御の最大デューティを規定する最大デューティパルス２５ｄとを出力するクロック回路２５が設けられている。
【０１１４】
クロック回路２５から出力されるクロックパルス２５ｃは、第２のＡＮＤ回路２９ｂに与えられており、第２のＡＮＤ回路２９ｂの出力が、第１のＲＳフリップフロップ回路２９ｄのセット端子Ｓに与えられている。第２のＡＮＤ回路２９ｂには、ＦＢ端子の電圧も与えられており、従って、フォトダイオード１４ｂがオフ状態になっている場合には、ハイレベル信号が第２のＡＮＤ回路２９ｂに与えられる。第２のＡＮＤ回路２９ｂは、ＦＢ端子からハイレベル信号が与えられている間に、クロックパルス２５ｃに同期した信号を、第１のＲＳフリップフロップ回路２９ｄのセット端子に出力する。第１のＲＳフリップフロップ回路２９ｄの出力は、第１のＡＮＤ回路２８に与えられている。
【０１１５】
クロック回路２５から出力される最大デューティパルス２５ｄは、ＯＲ回路２９ｃに反転して入力されており、ＯＲ回路２９ｃの出力が、第１のＲＳフリップフロップ回路２９ｄのリセット端子Ｒに与えられている。従って、第１のＲＳフリップフロップ回路２９ｄは、ＦＢ端子がハイレベルの状態で、ＡＮＤ回路２９ｂから出力されるクロックパルス２５ｃに同期した信号によって、ハイレベル信号を、第１のＡＮＤ回路２８に出力し、最大デューティパルス２５ｄの反転信号によって、ローレベル信号を出力する。その結果、第１のＲＳフリップフロップ回路２９ｄの出力は、最大デューティパルス２５ｄよりも小さなパルス幅のパルス信号に規定される。
【０１１６】
なお、この第１のＲＳフリップフロップ回路２９ｄのリセット端子に接続されたＯＲ回路２９ｃには、過電流検出回路３０を構成する比較器３０ａの出力が与えられている。過電流検出回路３０の比較器３０ａは、スイッチング素子９がオンしている間にスイッチング素子９に流れるドレイン電流ＩＤＲＡＩＮが、図２（ｇ）に示すように、所定の上限値ＩＬＩＭＩＴに達すると、ハイレベル信号をＯＲ回路２９ｃに出力するようになっており、第１のＲＳフリップフロップ回路２９ｄから第１のＡＮＤ回路２８に与えられる信号は、この比較器３０ａのハイレベル出力によってもローレベルとされ、これにより、第１のＡＮＤ回路２８の出力がローレベルとなってスイッチング素子９のオン動作が停止される。
【０１１７】
入力側平滑回路５は、入力側整流回路４から出力される電圧が与えられる第１のコンデンサＣ１と、この第１のコンデンサＣ１とは直列に接続された第２のコンデンサＣ２とによって構成されており、第２のコンデンサＣ２が、制御回路１０のＧＮＤ／ＳＯＵＲＣＥ端子に接続されている。また、この第２のコンデンサＣ２には、平滑化容量切替スイッチ６が並列に接続されている。平滑化容量切替スイッチ６は、通常はオン状態になっており、従って、第１コンデンサＣ１が接地状態とされている。このように、平滑化容量切替スイッチ６がオンした状態では、この第１コンデンサＣ１の平滑化容量のみによって、入力側平滑化回路５に印加される直流電圧が平滑化されるようになっている。
【０１１８】
平滑化容量切替スイッチ６は、図２（ｄ）に示すように、負荷４５が待機状態であることを示す出力側負荷状態検出回路１５からのローレベル信号によってオフされるようになっており、平滑化容量切替スイッチ６がオフすることにより、第１および第２のコンデンサＣ１およびＣ２が相互に直列に接続された状態になって、入力側平滑回路５の平滑化容量が減少する。その結果、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。
【０１１９】
入力側平滑回路５に並列に接続された入力電圧検出回路７は、直列に接続された２つの抵抗Ｒ１およびＲ２と、制御回路１０のＶＩＮ端子に接続された第２の比較器７ａとを有しており、抵抗Ｒ１およびＲ２の接続点の電位が、制御回路１０のＶＩＮ端子を介して、第２の比較器７ａの＋入力端子に与えられている。第２の比較器７ａの−入力端子には、所定の基準電圧Ｖｉｎ０が入力されており、第２の比較器７ａは、入力側電圧Ｖｉｎを、その基準入力電圧Ｖｉｎ０と比較して、入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０以上になると、ハイレベル信号を、第２のＲＳフリップフロップ回路２９ｆのセット端子に出力する。
【０１２０】
第２のＲＳフリップフロップ回路２９ｆのリセット端子には、フォトダイオード１４ｂが接続されたＦＢ端子の電圧が与えられており、ＦＢ端子に接続されたフォトダイオード１４ｂがオフされている場合には、第２のＲＳフリップフロップ回路２９ｆのリセット端子には、ハイレベル信号が与えられる。第２のＲＳフリップフロップ回路２９ｆの反転出力は、スイッチング素子９が接続された第１のＡＮＤ回路２８に与えられている。
【０１２１】
負荷４５が待機状態であってフォトダイオード１４ｂがオンしている場合には、第２のＲＳフリップフロップ回路２９ｆのリセット端子はローレベルになっている。このような状態において、入力電圧検出回路７に設けられた第２の比較器７ａの入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０よりも高い場合、第２のＲＳフリップフロップ回路２９ｆのセット端子にハイレベル信号が入力されるため、第２のＲＳフリップフロップ回路２９ｆの反転出力はローレベルになり、スイッチング素子９が接続された第１のＡＮＤ回路２８の出力はローレベルになる。これにより、スイッチング素子９はオフされることになる。
【０１２２】
これに対して、入力電圧検出回路７に設けられた第２の比較器７ａの入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０よりも低い場合、第２のＲＳフリップフロップ回路２９ｆのセット端子にローレベル信号が入力されるために、第２のＲＳフリップフロップ回路２９ｆの反転出力はハイレベルになり、スイッチング素子９が接続された第１のＡＮＤ回路２８の出力はハイレベルになる。これにより、スイッチング素子９は、オンオフ制御が可能な状態になる。
【０１２３】
このように、負荷４５が待機状態になっている場合においては、図１に示すスイッチング電源装置７０と同様に、入力側平滑回路５から低減された状態で出力される入力側電圧Ｖｉｎが、所定の基準電圧Ｖｉｎ０よりも低くなった状態においてのみ、制御回路１０によるスイッチング素子９のオンオフ制御が実施可能な状態になる。このような状態で、出力電圧Ｖｏｕｔに基づくスイッチング素子９のオンオフ制御が実施されると、入力側電圧Ｖｉｎが低減されていることにより、スイッチング素子９がオンすることによって消費される電力Ｗｉｎ２が低減されるとともに、スイッチング素子９の高電位側から低電位側に流れるドレイン電流ＩＤＲＡＩＮ自体も低減されることになり、スイッチング素子９の消費電力Ｗｉｎ２が低減される。
【０１２４】
なお、入力電圧検出回路７の比較器７ａは、制御回路１０の内部に設ける構成に限らず、制御回路１０の外部に設けるようにしてもよい。
【０１２５】
制御回路１０には、過熱保護回路３１ａが設けられている。この過熱保護回路３１ａは、制御回路１０が所定温度以上に過熱された状態になると、スイッチング素子９が接続された第１のＡＮＤ回路２８に対してローレベル信号を出力し、スイッチング素子９をオフ状態とする。従って、制御回路１０が過熱された状態では、スイッチング素子９がオンされることによって、制御回路１０がさらに過熱されることが確実に防止される。
【０１２６】
なお、制御回路１０に設けられた再起動トリガ回路３１ｃは、この過熱保護回路３１ａの出力がローレベルにラッチされている場合に、そのラッチを解除するために設けられている。
【０１２７】
＜実施の形態３＞
図４は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図４に示すスイッチング電源装置７０も、図１に示すスイッチング電源装置の具体的な構成を示しており、基本的な動作は、図１に示すスイッチング電源装置７０と同様になっている。
【０１２８】
図４に示すスイッチング電源装置７０は、入力側電源回路５０における入力側平滑回路５に設けられた平滑化容量切替スイッチ６が、パワーＭＯＳＦＥＴによって構成されていること以外は、図３に示すスイッチ電源装置７０と同様になっている。
【０１２９】
＜実施の形態４＞
図５は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図５に示すスイッチング電源装置７０も、図１に示すスイッチング電源装置７０の具体的な構成を示しており、基本的な動作は、図１に示すスイッチング電源装置７０と同様になっている。図５に示すスイッチング電源装置７０は、入力側電源回路５０における入力側平滑回路５が、図３における直列接続された一対のコンデンサＣ１およびＣ２に替えて、整流回路４と並列に接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１に対して並列に接続された平滑化容量切替スイッチ６および第２のコンデンサＣ２の直列回路とによって構成されている。その他の構成は、図３に示すスイッチング電源回路７０と同様になっている。
【０１３０】
このように、第２のコンデンサＣ２と平滑化容量切替スイッチ６との直列回路を、第１のコンデンサＣ１と並列に接続することによっても、平滑化容量切替スイッチ６の切替えによって、入力側平滑回路５の平滑化容量を変更することができる。
【０１３１】
＜実施の形態５＞
図６は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図６に示すスイッチング電源装置７０では、トランス１の一次巻線１ａに、その一次巻線１ａのインダクタンスの大きさを切替えるインダクタンス切替スイッチ１８が設けられている。このインダクタンス切替スイッチ１８は、一次巻線１ａとスイッチング素子９との接続点と、一次巻線１ａにおける中間部とを短絡するように接続されている。
【０１３２】
インダクタンス切替スイッチ１８が切り替えられると、トランス１における一次巻線１ａのインダクタンスが変更されるとともに、一次巻線１ａにおける入力側電圧Ｖｉｎが印加される巻数と二次巻線１ｂの巻数との比も変更される。
【０１３３】
インダクタンス切替スイッチ１８は、出力側負荷状態検出回路１５の反転出力に基づいて切り替えられるようになっている。出力側負荷状態検出回路１５の出力は、前述の各実施形態におけるスイッチング電源装置７０と同様に、入力側平滑回路５に設けられた平滑化容量切替スイッチ６にも与えられており、出力側負荷状態検出回路１５が、負荷４５の待機状態を検出すると、平滑化容量切替スイッチ６が切り替えられるとともに、インダクタンス切替スイッチ１８も切り替えられる。
【０１３４】
その他の構成は、図１に示すスイッチング電源装置７０と同様になっている。
【０１３５】
このような構成のスイッチング電源装置７０の動作を、図７に示すタイムチャートに基づいて説明する。
【０１３６】
図７（ｄ）に示すように、負荷４５が待機状態であることが出力側負荷状態検出回路１５によって検出されると、出力側負荷状態検出回路１５の出力がローレベルとなり、平滑化容量切替スイッチ６がオフされるとともに、その反転出力が与えられるインダクタンス切替スイッチ１８がオンする。平滑化容量切替スイッチ６がオフされると、入力側平滑回路５の平滑化容量が低減されて、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。
【０１３７】
このとき、同時に、インダクタンス切替スイッチ１８も切り替えられているために、トランス１の一次巻線１ａのインダクタンスが低下するとともに、入力側電圧Ｖｉｎが印加される一次巻線１ａの巻数と二次巻線１ｂの巻数との比が増加する。これにより、図７（ｇ）に示すように、負荷４５が待機状態においては、入力側電圧Ｖｉｎが低減されているにもかかわらず、スイッチング素子９に流れるドレイン電流ＩＤＲＡＩＮが、インダクタンス切替スイッチ１８がオフしている場合よりも増加することになる。但し、ドレイン電流ＩＤＲＡＩＮは、所定の上限値ＩＬＩＭＩＴ以下（ＩＤＲＡＩＮ≦ＩＬＩＭＩＴ）とされる。
【０１３８】
このように、負荷４５が        待機状態の場合に、入力側電圧回路５０の入力側電圧Ｖｉｎが低減されているにもかかわらず、出力側電圧回路６０に対して確実に電力を供給することができる。
【０１３９】
なお、このようなインダクタンス切替スイッチ１８は、図３〜図５に示すいずれのスイッチング電源装置７０にも設けることができる。
【０１４０】
＜実施の形態６＞
図８は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示すブロック図である。このスイッチング電源装置７０は、正極性の降圧型チョッパ方式になっており、入力側電源回路５０では、商用電源等の交流電源２から出力される交流電圧が、フィルタ３を介して、それぞれが接地状態になった入力側整流回路４および入力側平滑回路５に与えられている。そして、入力側平滑回路５の出力が、スイッチング素子９の高電位側端子に直接与えられている。入力側平滑回路５には、出力側負荷状態検出回路１５によってオンオフ制御される平滑化容量切替スイッチ６が設けられており、平滑化容量切替スイッチ６によって入力側平滑回路５の平滑化容量が切り替えられる。
【０１４１】
スイッチング素子９の低電位側端子に設けられた出力側電源回路６０には、出力直流化手段５５が設けられている。出力直流化手段５５は、スイッチング素子９の低電位側端子にカソードが接続されてアノードが接地された回生用ダイオード２０と、スイッチング素子９の低電位側端子に一端が接続されたコイル２１と、そのコイル２１の他端と接地との間に設けられたコンデンサ２２とを有している。
【０１４２】
コイル２１とコンデンサ２２との接続点には、出力側主端子１７ａが接続されており、出力側主端子１７ａと接地との間に、負荷４５が接続されている。スイッチング素子９から出力される電圧は、出力直流化手段５５によって、入力側平滑回路５から出力される直流の入力側電圧よりも絶対値の低い正極性の直流電圧とされて、出力側主端子１７ａから負荷４５に与えられる。
【０１４３】
出力側主端子１７ａには、それぞれが接地状態になった出力電圧検出回路１４および出力側負荷状態検出回路１５が、それぞれ負荷４５と並列に接続されている。出力電圧検出回路１４は、出力側主端子１７ａから出力される出力電圧Ｖｏｕｔに基づいて、負荷４５が負荷変動状態になったことを検出して、フォトカプラの発光素子１４ａをオンするようになっている。発光素子１４ａからの光が照射されるフォトカプラのフォトダイオード１４ｂは、制御回路１０のＦＢ端子に接続されている。
【０１４４】
出力側負荷状態検出回路１５は、負荷４５の状態を検出しており、負荷４５が待機状態の場合に、入力側平滑回路５の平滑化容量切替スイッチ６をオフするようになっている。
【０１４５】
その他の構成は、図１に示すスイッチング電源装置の構成と同様になっている。
【０１４６】
なお、図８に示す正極性の降圧型チョッパ方式のスイッチング電源装置７０では、入力側電源回路５０と出力側電源回路６０とが絶縁状態になっており、出力電圧検出回路１４の出力が絶縁状態で制御回路１０のＦＢ端子に与えられている。このために、スイッチング素子９のオン状態およびオフ状態に関係なく、出力電圧検出回路１４によって検出される出力電圧が検出される。
【０１４７】
このような構成のスイッチング電源装置７０の動作を、図９に示すタイムチャートに基づいて説明する。制御回路１０は、ＤＲＡＩＮ端子から供給される電流によって、制御回路電源コンデンサ１１が充電され、制御回路電源コンデンサ１１の電源電圧ＶＢＰが所定の基準電圧ＶＢＰ０に達すると、制御回路１０は起動する。これにより、制御回路１０は、スイッチング素子９のオンオフ制御を開始する。
【０１４８】
制御回路１０によるスイッチング素子９のオンオフ制御が開始されると、スイッチング素子９の高電位側端子の入力側電圧Ｖｉｎは、スイッチング素子９がオンしている間に、低電位側端子を通ってコイル２１に供給される。そして、スイッチング素子９がオフしている間は、コイル２１に対して電流が供給されないために、コイル２１に蓄積された電気エネルギーが、回生ダイオード２０を経由して、出力側主端子１７ａに出力される。そして、出力側主端子１７ａからは、正極性の出力電圧Ｖｏｕｔが、負荷４５に出力される。
【０１４９】
なお、スイッチング素子９から出力される電圧を整流する回生用ダイオード２０は、コイル２１から断続的に電気エネルギーが供給されるために、スイッチング素子９と同程度の耐圧が必要であり、また、そのリカバリー特性は、高速であるほど電圧変換効率がよいために、Ｔｒｒ（逆回復時間、逆方向電流時間）としては、５０ｎｓ程度であればよい。
【０１５０】
このような構成のスイッチング電源装置７０も、図１に示すスイッチング電源装置７０と同様に、出力電圧検出回路１４によって、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも上昇して、負荷４５が負荷変動状態になっていることが検出されると、フォトカプラの発光素子１４ａがオンされて、フォトダイオード１４ｂがオン状態になり、制御回路１０の動作が停止されて、スイッチング素子９のオンオフ制御が停止する。スイッチング素子９がオフされると、出力直流化手段５５に出力される電圧が低下し、出力電圧Ｖｏｕｔも徐々に低下する。そして、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以下になると、出力電圧検出回路１４によってフォトカプラの発光素子１４ａがオフされて、フォトダイオード１４ｂもオフする。これにより、制御回路１０が再起動されて、スイッチング素子９のオンオフ制御が再開する。
【０１５１】
このような動作が繰り返されることによって、出力電圧Ｖｏｕｔが、基準電圧Ｖｏｕｔ０で一定になるように制御される。しかも、負荷４５が待機状態に近づくにつれて、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以下になるまでの時間が長くなり、制御回路１０の停止時間が長くなって、スイッチング素子９のオンオフ制御が停止される時間が長くなる。
【０１５２】
さらに、負荷４５が待機状態になっていることが、出力側負荷状態検出回路１５によって検出されると、平滑化容量切替スイッチ６が切り替えられて、入力側平滑回路５の平滑化容量が切り替えられる。これにより、入力側平滑回路５の平滑化容量が低減されて、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。その結果、負荷４５が待機状態の場合には、スイッチング素子９のオン時に流れるドレイン電流ＩＤＲＡＩＮが低減され、スイッチング素子９にて消費される電力が低減される。
【０１５３】
本実施の形態のスイッチング電源回路７０では、例えば、入力側電源回路５０の入力側平滑回路５から出力される１００Ｖ以上の直流の入力側電圧Ｖｉｎが、出力側電源回路６０の出力側主端子１７ａからは、２５Ｖ以下の直流の出力電圧Ｖｏｕｔとして出力される。従って、家電製品等のスイッチング電源装置として、好適に使用される。
【０１５４】
＜実施の形態７＞
図１０は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示すブロック図である。図１０に示すスイッチング電源装置７０は、負極性降圧型チョッパ方式になっており、スイッチング素子９の低電位側端子に接続された出力側電源回路６０の出力直流化手段５５が、出力電圧Ｖｏｕｔの極性を、図８に示すスイッチング電源装置の出力電圧Ｖｏｕｔの極性とは逆の負極性とするように構成されている。
【０１５５】
図１０に示すスイッチング電源装置７０の出力直流化手段５５では、スイッチング素子９の低電位側端子には、コイル２１の一端が接続されるとともに、回生用ダイオード２０のカソードが接続されている。コイル２１の他端は接地されており、また、回生用ダイオード２０のアノードは、コンデンサ２２を介して接地されている。その他の構成は、図８に示すスイッチング電源装置７０の構成と同様になっている。
【０１５６】
なお、図１０に示す負極性の降圧型チョッパ方式のスイッチング電源装置７０でも、図８に示すスイッチング電源装置７０と同様に、入力側電源回路５０と出力側電源回路６０とが絶縁状態になっており、出力電圧検出回路１４の出力が絶縁状態で制御回路１０のＦＢ端子に与えられている。このために、スイッチング素子９のオン状態およびオフ状態に関係なく、出力電圧検出回路１４によって検出される出力電圧が検出される。
【０１５７】
このような構成のスイッチング電源装置７０では、出力側主端子１７ａに与えられる出力電圧Ｖｏｕｔが負極性になること以外は、図８に示すスイッチング電源装置７０と同様に動作し、従って、負荷４５が待機状態の場合に、スイッチング素子９のオン時における消費電力が低減される。
【０１５８】
＜実施の形態８＞
図１１は、本発明の実施の形態のさらに他の例を示すスイッチング電源装置の構成を示す回路図である。図１１に示すスイッチング電源装置７０は、図３０に示す従来のスイッチング電源装置を改良したものであり、制御回路１０におけるＣＯＮＴＲＯＬ端子に、制御回路電源用コンデンサ１１とは並列に、出力側主端子１７ａに接続された負荷４５の状態を検出する出力側負荷状態検出回路１５が接続されている。そして、この出力側負荷状態検出回路１５の出力に基づいて、入力側平滑回路５に設けられた平滑化容量の大きさを切替える平滑化容量切替スイッチ６が切り替えられるようになっている。
【０１５９】
制御回路１０のＣＯＮＴＲＯＬ端子に接続された制御回路電源用コンデンサ１１は、起動されるまでは、ＤＲＡＩＮ端子より制御回路１０内を介してＣＯＮＴＲＯＬ端子に電流供給されることにより、両端電圧が上昇し、この両端電圧が制御回路１０内にて予め設定された電圧以上になると、制御回路１０によるスイッチング素子９のオンオフ制御が開始され、これと同時にＤＲＡＩＮ端子から制御回路１０内を介してのＣＯＮＴＲＯＬ端子へ電流は供給されなくなる。
【０１６０】
制御回路１０が起動されると、スイッチング素子９のオンオフ制御によって、トランス１の一次巻線１ａに脈流電流が流れ、従って、トランス１の二次巻線１ｂにも脈流電流が流れる。これにより、出力直流化手段５５を介して、出力側主端子１７ａに接続された負荷４５に与えられる出力電圧Ｖｏｕｔが上昇する。
【０１６１】
出力電圧Ｖｏｕｔが、出力電圧検出回路１４にて予め設定されている基準電圧Ｖｏｕｔ０以上になると、発光素子１４ａがオンして、フォトダイオード１４ｂに帰還信号が伝達され、フォトダイオード１４ｂがオンする。フォトダイオード１４ｂがオンすると、スイッチング素子９がオフしている間に、補助巻線１ｃには、二次巻線１ｂに流れる脈流電流に比例した電流が流れ、その電流が制御回路電源用コンデンサ１１に供給される。これにより、制御回路１０によるスイッチング素子９のオンオフ制御が継続して実施される。
【０１６２】
制御回路１０のＣＯＮＴＲＯＬ端子電圧（制御回路電源用コンデンサ１１の両端の電源電圧）Ｖｃは、制御回路１０が動作している間は、出力電圧検出回路１４によってオンされる発光素子１４ａによって、フォトダイオード１４ｂがオンしていることにより、補助巻線１ｃから電流が供給され、常に、予め設定された電圧になるように制御される。
【０１６３】
しかしながら、負荷４５の負荷状態によって、Ｖｏｕｔ≧Ｖｏｕｔ０となる期間が変化するために、負荷４５が待機状態に近づくと、補助巻線１ｃからの電流供給が多くなって、ＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは高くなり、反対に、負荷４５が重負荷状態になると、補助巻線１ｃからの電流供給量が減少するためにＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは低くなる。
【０１６４】
出力側負荷状態検出回路１５は、制御回路電源用コンデンサ１１の電源電圧Ｖｃに基づいて、負荷４５の状態を検出するようになっており、負荷４５が待機状態になることによって、制御回路電源用コンデンサ１１の電源電圧Ｖｃが、予め設定された所定の上限最大値ＶＣ３（図１２参照）に達すると、入力側平滑回路５に設けられた平滑化容量切替スイッチ６が切り替えられる。これにより、入力側平滑回路５の平滑化容量が低減される。その他の構成は、図３０に示す従来のスイッチング電源装置と同様になっている。
【０１６５】
図１２は、図１１に示すスイッチング電源装置の動作を示すタイムチャートである。図１２（ａ）は、入力側電圧Ｖｉｎを示しており、図１２（ｂ）は、スイッチング素子１２を流れる電流ＩＤＲＡＩＮを示している。図１２（ｃ）は、負荷４５の状態を模式的に示している。図１２（ｄ）〜図１２（ｉ）は、それぞれ、図１２（ａ）の時間軸を拡大して示したものであり、図１２（ｄ）は、出力側負荷状態検出回路１５の出力信号を示している。、図１２（ｅ）は、スイッチング素子９の高電位側端子の電圧ＶＤＲＡＩＮを示している。図１２（ｆ）は、制御回路１０のＣＯＮＴＲＯＬ端子の電圧Ｖｃを示している。図１２（ｇ）は、スイッチング素子９の電流ＩＤＲＡＩＮを示している。図１２（ｈ）は、出力電圧Ｖｏｕｔを示している。
【０１６６】
図１２に示すタイムチャートに基づいて、図１１に示すスイッチング電源装置７０の動作を説明する。
【０１６７】
制御回路１０は、トランス１の一次巻線１ａから制御回路１６のＤＲＡＩＮ端子に供給される電流が、制御回路１０内を介して、ＣＯＮＴＲＯＬ端子へ供給されて、制御回路電源用コンデンサ１１の両端電圧が上昇し、制御回路１０内にて予め設定された電圧以上になることにより、起動する。
【０１６８】
制御回路１０が起動されて、定常動作状態になり、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以上になってフォトダイオード１４ｂがオンすると、スイッチング素子９がオフしている間に、補助巻線１ｃに流れる電流が、制御回路電源用コンデンサ１１に供給される。
【０１６９】
制御回路１０が定常状態になると、ＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは、予め制御回路１０内にて設定された下限値Ｖｃ１となるように制御される。電源電圧Ｖｃは、正確には、リップルを有しているが、図１２に示すタイムチャートでは、リップルを考慮した平均電圧を示している。そして、負荷４５が重負荷状態の場合には、補助巻線１ｃからの電流供給量が減少するために、電源電圧Ｖｃは、予め設定された下限値Ｖｃ１よりも低くなる（Ｖｃ＜Ｖｃ１）。これにより、スイッチング素子９のオンデューティＤＣは、最大オンデューティＤＣｍａｘとなり、スイッチング素素子９がオンする時間が長くなる。
【０１７０】
負荷４５が、重負荷状態から待機状態に近づくと、補助巻線１ｃからの電流供給量は徐々に増加し、制御回路１０のＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは、下限値Ｖｃ１と、予め設定された中間値Ｖｃ２との間（Ｖｃ１≦Ｖｃ≦Ｖｃ２）となる。これにより、スイッチング素子９のオンデューティＤＣは、最大デューティＤＣｍａｘと最小デューティＤＣｍｉｎとの間に制御される。
【０１７１】
負荷４５が、さらに待機状態に近づくと、制御回路１０のＣＯＮＴＲＯＬ端子の電源電圧Ｖｃが、中間値Ｖｃ２以上であって、予め設定された上限値Ｖｃ３以下（Ｖｃ２≦Ｖｃ≦Ｖｃ３）になる。これにより、スイッチング素子９のオンデューティＤＣは最小デューティＤＣｍｉｎに制御される。
【０１７２】
このように、スイッチング素子９によるオンデューティが短くなることにより、出力側電源回路６０へ供給される電力量が低下し、出力電圧Ｖｏｕｔは低下する。
【０１７３】
また、負荷４５が待機状態になると、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃが、予め設定された上限値Ｖｃ３よりも高くなり（Ｖｃ３＜Ｖｃ）、出力負荷状態検出回路１５が動作する。これにより、平滑化容量切替スイッチ６が動作し、入力側平滑回路５の平滑化容量が低減される。そして、制御回路１０によるスイッチング素子９のオンオフ制御は、入力電圧検出回路７からの出力電流により、入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０よりも低くなっている（Ｖｉｎ＜Ｖｉｎ０）期間のみとなる。
【０１７４】
負荷４５が待機状態において、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０以下に低下して、スイッチング素子９のオンオフ制御が実施される場合には、入力側電圧Ｖｉｎが低減されているために、この入力側電圧Ｖｉｎと比例関係にあるスイッチング素子９のドレイン電流ＩＤＲＡＩＮが低減され、入力側電源回路の消費電力が低減される。しかも、スイッチング素子９のドレイン電流ＩＤＲＡＩＮ自体が低減されることによって、スイッチング素子９のオン時に消費される電力も低減され、入力側電源回路５０の消費電力がさらに低減されることになる。
【０１７５】
本実施形態のスイッチング電源装置７０では、スイッチング素子９と制御回路１０と、さらに、出力側負荷状態検出回路１５とを同一の半導体基板上に集積化された半導体装置２３として構成されている。従って、この半導体装置２３は、スイッチング素子９の高電位側端子が接続される端子と、スイッチング素子９の低電位側端子が接続される端子と、制御回路電源用コンデンサ１１が接続される端子と、入力電圧検出回路７が接続される端子と、出力側負荷状態検出回路１５が接続される端子とによって構成された少なくとも５つの端子が、外部端子として設けられている。
【０１７６】
従って、このような半導体装置２３を使用して、スイッチング電源装置７０を構成することにより、スイッチング電源装置７０は、部品点数を大幅に削減することができて小型化することができ、しかも、低コストにて製造することができる。
【０１７７】
なお、本実施形態のスイッチング電源装置７０の制御回路１０に、過熱保護手段を設けて、制御回路１０が過熱状態になった場合に、スイッチング素子９のオンオフ制御を停止するようにしてもよい。また、出力側負荷状態検出回路１５は、半導体装置２３の内部であって制御回路１０の外部に設ける構成であったが、制御回路１０の内部に設けるようにしてもよい。
【０１７８】
＜実施の形態９＞
図１３は、本発明のスイッチング電源装置の実施形態のさらに他の例の構成を示す回路図である。図１３に示すスイッチング電源装置７０は、図１１に示すスイッチング電源装置７０の構成を具体的に示したものであり、基本的な構成および動作は、図１１に示すスイッチング電源装置７０と同様になっている。
【０１７９】
制御回路１０のＧＡＴＥ端子に接続されたＮチャンネルＭＯＳトランジスタのスイッチング素子９は、第１のＡＮＤ回路２８のハイレベル出力によって、オンされる。
【０１８０】
制御回路１０のＤＲＡＩＮ端子は、制御回路１０内に設けられた電源端子の切替スイッチを介して、制御回路電源用コンデンサ１１が接続されたＣＯＮＴＲＯＬ端子に接続されている。制御回路１０のＣＯＮＴＲＯＬ端子の電源電圧Ｖｃは、ヒステリシス特性を有する第１の比較器２９ｘの＋端子に与えられている。この第１の比較器２９ｘは、制御回路１０の起動および停止させる電圧を決定するために設けられており、例えば、電源電圧Ｖｃが５．７Ｖよりも高くなると、ハイレベル信号を出力し、４．７Ｖよりも低下すると、ローレベル信号を出力する。この第１の比較器２９ｘの出力は、タイマー間欠動作回路２６に入力され、タイマー間欠動作回路２６の出力が第１のＡＮＤ回路２８に与えられている。
【０１８１】
タイマー間欠動作回路２６は、補助巻線１ｃからフォトダイオード１４ｂを介した制御回路電源用コンデンサ１１への電源供給が、何らかの理由によってゼロになった場合、例えば、負荷４５が何らかの理由によりショート状態になった場合に動作する。
【０１８２】
第１の比較器２９ｘの基準電圧は、ヒステリシス特性を有しており、この基準電圧は、予め設定された制御回路１０の起動電圧Ｖｃ ｓｔａｒｔと、停止電圧Ｖｃ ｓｔｏｐとになっている。制御回路電源用コンデンサ１１の両端電圧Ｖｃが低下して、停止電圧Ｖｃ ｓｔｏｐを下回ると（Ｖｃ＜Ｖｃ ｓｔｏｐ）、制御回路１０は停止しようとするが、この場合は、制御回路電源用コンデンサ１１への電流は、再び、ＤＲＡＩＮ端子から制御回路１０内を介して供給されるため、制御回路電源用コンデンサ１１の両端電圧Ｖｃは、徐々に上昇する。そして、制御回路電源用コンデンサ１１の両端電圧Ｖｃが起動電圧Ｖｃ ｓｔａｒｔを上回ると（Ｖｃ＞Ｖｃ ｓｔａｒｔ）、ＤＲＡＩＭ端子から制御回路１０内を介した制御回路電源用コンデンサ１１への電流供給は停止する。
【０１８３】
また、Ｖｃ＞Ｖｃ ｓｔａｒｔとなるが、制御回路１０によるスイッチング素子９のオンオフ制御は休止状態にある。そのため、補助巻線１ｃから電流が供給されず、従って、制御回路電源用コンデンサ１１へは電流供給されなくなり、再び、制御回路電源用コンデンサ１１の両端電圧Ｖｃは低下して、制御回路電源用コンデンサ１１の両端電圧Ｖｃが、停止電圧Ｖｃ ｓｔｏｐを下回る（Ｖｃ＜Ｖｃ ｓｔｏｐ）。タイマー間欠動作回路２６は、この動作、すなわち、制御回路電源用コンデンサ１１の両端電圧Ｖｃが、停止電圧Ｖｃ ｓｔｏｐを下回る回数をカウントしており、予めタイマー間欠動作回路２６によって設定された回数に対して１回だけ、制御回路１０によるスイッチング素子９のオンオフ制御を実施する。このように、タイマー間欠動作回路２６は、スイッチング電源装置の保護機能を有している。
【０１８４】
ＣＯＮＴＲＯＬ端子の電圧である制御回路１０の電源電圧Ｖｃは、抵抗２９ｅ、第２の比較器２９ｆ、およびスイッチ素子２９ｇによって構成されたシャントレギュレータによって定電圧化される。定電圧化された制御回路１０の電源電圧Ｖｃは、第２の比較器２９ｆの−入力になっており、電源電圧Ｖｃが基準電圧Ｖｃ１よりも大きくなると、第２の比較器２９ｆの出力によりスイッチ素子２９ｇがオンし、ＣＯＮＴＲＯＬ端子からスイッチ素子２９ｇを介して、抵抗２９ｈに、ＰＷＭ制御用電流が供給される。
【０１８５】
また、この第２の比較器２９ｆの出力は、過電圧保護回路３１ｂにも与えられており、制御回路１０の電源電圧Ｖｃが所定の電圧以上になると、過電圧保護回路３１ｂが動作して、ＯＲ回路３１ｅを介して、第１のＲＳフリップフロップ３１ｄのセット端子にハイレベル信号を出力する。これにより、第１のＲＳフリップフロップ３１ｄの反転出力がローレベルとなり、そのローレベル信号が、第１のＡＮＤ回路２８に出力される。第１のＡＮＤ回路２８は、ローレベル信号が入力されることにより、その出力がローレベルとなって、スイッチング素子９がオフされる。
【０１８６】
また、ＯＲ回路３１ｅには、過熱保護回路３１ａの出力も与えられており、制御回路１０が所定温度以上に過熱された状態になると、ＯＲ回路３１ｅを介して、第１のＲＳフリップフロップ３１ｄのセット端子にハイレベル信号を出力する。これにより、第１のＲＳフリップフロップ３１ｄの反転出力がローレベルとなり、第１のＡＮＤ回路２８の出力がローレベルとなって、スイッチング素子９はオフされる。
【０１８７】
なお、第１のＲＳフリップフロップ３１ｄのリセット端子には、再起動のトリガ回路３１ｃの出力が与えられており、過電圧保護回路３１ｂまたは過熱保護回路３１ａの出力がハイレベルとなった後に、制御回路１０を再起動させる場合に、再起動のトリガ回路３１ｃからハイレベル信号が出力される。これにより、第１のＲＳフリップフロップ３１ｄの反転出力がハイレベルとなり、第１のＡＮＤ回路２８の出力によって、スイッチング素子９がオンされ得る状態になる。
【０１８８】
シャントレギュレータの動作により抵抗２９ｈにＰＷＭ制御用電流が与えられると、抵抗２９ｈの両端には、電源電圧Ｖｃに比例した電圧が発生する。抵抗２９ｈの両端に発生する電圧は、低域通過フィルタ３８を介して、第３の比較器２９ｉの＋端子に与えられている。
【０１８９】
この比較器２９ｉの−端子には、クロック回路２５から出力される三角波パルス２５ｓの電圧が入力されており、第３の比較器２９ｉの出力が、第２のＯＲ回路２９ｙを介して、第２のＲＳフリップフロップ２９ｚのリセット端子に与えられている。
【０１９０】
第３の比較器２９ｉにおいては、低域通過フィルタ３８の電圧が、クロック回路２５から出力される三角波パルス２５ｓの電圧よりも低くなると、ハイレベル信号を出力して、第２のＲＳフリップフロップ２９ｚのリセット端子にハイレベル信号を出力する。従って、第３の比較器２９ｉは、電源電圧Ｖｃに対応して、異なる時間幅のハイレベル信号を出力する。
【０１９１】
第２のＲＳフリップフロップ２９ｚのセット端子には、クロック回路２５から出力されるクロックパルス２５ｃが与えられており、第２のＲＳフリップフロップ２９ｚの出力が、第１のＡＮＤ回路２８に与えられている。従って、クロック回路２５から出力されるクロックパルス２５ｃに同期して、第２のＲＳフリップフロップ２９ｚはハイレベル信号を出力し、そのハイレベル信号が、電源電圧Ｖｃに対応した異なる時間幅のリセット信号によってリセットされる。従って、第１のＡＮＤ回路２８には、電源電圧Ｖｃに対応したオンデューティのパルス信号が与えられ、第１のＡＮＤ回路２８の出力が与えられるスイッチング素子９は、そのパルス信号に同期してオンされ得る。
【０１９２】
第１のＡＮＤ回路２８には、クロック回路２５から出力される最大デューティパルス２５ｄも与えられており、第１のＡＮＤ回路２８は、この最大デューティパルス２５ｄ以下の小さなパルス幅で、ハイレベル信号を出力するようになっている。
【０１９３】
制御回路１０のＤＲＡＩＮ端子は、過電流検出回路３０を構成する比較器３０ａの＋入力端子に接続されている。過電流検出回路３０の比較器３０ａは、スイッチング素子９のオン抵抗を過電流レベル検出抵抗として、スイッチング素子９がオンしている間にスイッチング素子９に流れるドレイン電流ＩＤＲＡＩＮをモニターしており、ドレイン電流ＩＤＲＡＩＮが所定の上限値ＩＬＩＭＩＴに達すると、ハイレベル信号を、ＯＲ回路２９ｙを介して第２のＲＳフリップフロップ２９ｚのリセット端子に出力する。従って、過電流検出回路３０における比較器３０ａの出力がハイレベルになることによって、スイッチング素子９はオフ状態とされる。
【０１９４】
制御回路１０のＣＯＮＴＲＯＬ端子には、制御回路１０内に設けられた出力側負荷状態検出回路１５が接続されている。出力側負荷検出回路１５の出力は、制御回路１０のＣＩＮ端子から、入力側平滑回路５に設けられた平滑化容量切替スイッチ６に与えられるとともに、第３のＯＲ回路３９に与えられている。
【０１９５】
入力側平滑回路５は、直列に接続された第１および第２のコンデンサＣ１およびＣ２を有しており、第２のコンデンサＣ２に対して、平滑化容量切替スイッチ６が並列に接続されている。平滑化容量切替スイッチ６は、通常はオン状態になっており、第１のコンデンサＣ１の容量が入力側平滑回路５の平滑化容量になっているが、負荷４５が待機状態であって、ＣＯＮＴＲＯＬ端子の電源電圧Ｖｃが所定の上限最大値Ｖｃ３よりも上昇していることを出力側負荷状態検出回路１５が検出すると、出力側負荷状態検出回路１５の出力はローレベルとなり、平滑化容量切替スイッチ６がオフされて、入力側平滑回路５の平滑化容量は、第１および第２のコンデンサＣ１およびＣ２が直列接続された容量に低減される。
【０１９６】
第３のＯＲ回路３９には、入力電圧検出回路７に設けられた比較器７ａの出力も与えられており、第３のＯＲ回路３９の出力が、第１のＡＮＤ回路２８に入力されている。
【０１９７】
入力電圧検出回路７は、入力側平滑回路５によって低減された入力側電圧Ｖｉｎが、比較器７ａの基準電圧Ｖｉｎ０よりも低くなったときにのみ、ハイレベル信号を第３のＯＲ回路３９に出力する。
【０１９８】
ＣＯＮＴＲＯＬ端子の電源電圧Ｖｃが、上限値Ｖｃ３よりも高くなったことを出力側負荷状態検出回路１５が検出してローレベル信号が出力されると、入力側平滑回路５の平滑化容量が低減されるとともに、第３のＯＲ回路３９の一方の入力はローレベルとされる。
【０１９９】
このように、ＯＲ回路３９の一方の入力がローレベルとされた状態において、平滑化容量が低減された入力側平滑回路５からは、低減された状態の入力側電圧Ｖｉｎが、入力電圧検出回路７に入力される。そして、このように低減された入力側電圧Ｖｉｎが、所定の基準電圧Ｖｉｎ０よりも低下すると、入力電圧検出回路７の比較器７ａの出力がハイレベルとなり、第３のＯＲ回路３９の他方の端子はハイレベルになる。これにより、第３のＯＲ回路３９の出力がハイレベルとなり、第１のＡＮＤ回路２８にハイレベル信号が入力されて、出力電圧検出回路１４の検出結果に基づくスイッチング素子９のオンオフ制御が実施可能な状態になる。
【０２００】
このような構成のスイッチング電源装置７０では、図１１に示すスイッチング装置７０と同様の動作が実現され、負荷４５が待機状態においては、入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０以下になっている場合にのみ、出力電圧Ｖｏｕｔが、基準電圧Ｖｏｕｔ０よりも上昇した状態になると、制御回路１０によるスイッチング素子９のスイッチングのオンオフ制御が、低減された入力側電圧Ｖｉｎによって実施される。従って、この入力側電圧Ｖｉｎと比例関係にあるスイッチング素子９のドレイン電流ＩＤＲＡＩＮが低減されているために、入力側電源回路５０の消費電力が低減されるとともに、スイッチング素子９のオン時に消費される電力も低減され、入力側電源回路５０の消費電力が確実に低減される。
【０２０１】
＜実施の形態１０＞
図１４は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図１４に示すスイッチング電源装置７０は、入力側電源回路５０に設けられた入力側平滑回路５の平滑化容量切替スイッチ６が、パワーＭＯＳＦＥＴによって構成されていること以外は、図１３に示すスイッチ電源装置７０と同様になっている。
【０２０２】
＜実施の形態１１＞
図１５は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図１５に示すスイッチング電源装置７０も、図１１に示すスイッチング電源装置７０の具体的な構成を示しており、基本的な動作は、図１１に示すスイッチング電源装置７０と同様になっている。図１５に示すスイッチング電源装置７０は、入力側電源回路５０に設けられた入力側平滑回路５として、図１３に示すスイッチング電源装置７０における直列接続された一対のコンデンサＣ１およびＣ２に替えて、整流回路４と並列に接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１に対して並列に接続された平滑化容量切替スイッチ６および第２のコンデンサＣ２の直列回路とによって構成されている。その他の構成は、図１３に示すスイッチング電源回路７０と同様になっている。
【０２０３】
このように、第２のコンデンサＣ２と平滑化容量切替スイッチ６との直列回路を、第１のコンデンサＣ１と並列に接続することによっても、入力側平滑回路５の平滑化容量を変更することができる。
【０２０４】
＜実施の形態１２＞
図１６は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図１６に示すスイッチング電源装置７０は、図１１に示すスイッチング電源装置７０において、トランス１の入力側に設けられた一次巻線１ａに、その一次巻線１ａのインダクタンスの大きさを切替えるインダクタンス切替スイッチ３７が設けられている。このインダクタンス切替スイッチ３７は、一次巻線１ａとスイッチング素子９との接続点と、一次巻線１ａにおける中間部とを短絡するように接続されている。
【０２０５】
インダクタンス切替スイッチ３７のオンオフ状態が切り替えられると、トランス１における一次巻線１ａのインダクタンスが切り替えられるとともに、一次巻線１ａにおける入力側電圧Ｖｉｎが印加される巻数と２次巻線１ｂの巻数との比も変更される。
【０２０６】
インダクタンス切替スイッチ３７は、出力側負荷状態検出回路１５の出力に基づいて切り替えられるようになっている。
【０２０７】
このインダクタンス切替スイッチ３７は、負荷４５が待機状態であることを、出力側負荷状態検出回路１５が検出すると、出力側負荷状態検出回路１５からの出力が、反転されて与えられている。その他の構成は、図１１に示すスイッチング電源装置７０と同様になっている。
【０２０８】
図１７は、図１６に示すスイッチング電源装置７０の動作を示すタイムチャートであり、このタイムチャートに基づいて、図１６に示すスイッチング電源装置７０の動作を説明する。
【０２０９】
図１７（ｄ）に示すように、負荷４５が待機状態であることが出力側負荷状態検出回路１５によって検出されて、出力側負荷状態検出回路１５の出力がローレベルになると、平滑化容量切替スイッチ６がオフされるとともに、インダクタンス切替スイッチ３７がオン状態となる。平滑化容量切替スイッチ６がオフされると、入力側平滑回路５の平滑化容量が低減されて、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。
【０２１０】
このとき、同時に、インダクタンス切替スイッチ３７がオンしていることにより、トランス１の一次巻線１ａのインダクタンスが小さくなるとともに、入力側電圧Ｖｉｎが印加される一次巻線１ａの巻数と二次巻線１ｂの巻数との比が増加する。これにより、図１７（ｇ）に示すように、負荷４５が待機状態においては、入力側電圧Ｖｉｎが低減されているにもかかわらず、スイッチング素子９に流れるドレイン電流ＩＤＲＡＩＮが、インダクタンス切替スイッチ３７がオフしている場合よりも増加することになる。但し、ドレイン電流ＩＤＲＡＩＮは、所定の上限値ＩＬＩＭＩＴ以下（ＩＤＲＡＩＮ≦ＩＬＩＭＩＴ）とされる。
【０２１１】
このように、負荷４５が待機状態になることによって、入力側電圧Ｖｉｎが低減されていても、負荷４５に対する出力側電力Ｖｏｕｔの供給が不十分になるおそれがなく、入力側電圧回路５０における消費電力を低減させても、出力側電圧Ｖｏｕｔに影響が及ぶおそれがない。
【０２１２】
なお、このようなインダクタンス切替スイッチ３７は、図１３〜図１５に示すいずれのスイッチング電源装置７０にも設けることができる。
【０２１３】
＜実施の形態１３＞
図１８は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図１８に示すスイッチング電源装置７０は、正極性の降圧型チョッパ方式になっており、商用電源等の交流電源２から出力される交流電圧が、入力側電源回路５０のフィルタ３を介して、それぞれが接地状態になった入力側整流回路４および入力側平滑回路５に与えられている。そして、入力側平滑回路５の出力が、スイッチング素子９の高電位側端子に直接与えられている。入力側平滑回路５には、出力側負荷状態検出回路１５によってオンオフ制御される平滑化容量切替スイッチ６が設けられており、平滑化容量切替スイッチ６によって入力側平滑回路５の平滑化容量が切替えられる。
【０２１４】
スイッチング素子９の低電位側端子には、出力直流化手段５５を有する出力側電源回路６０が接続されている。出力直流化手段５５は、スイッチング素子９の低電位側端子にカソードが接続された回生用ダイオード２０と、同様に、スイッチング素子９の低電位側端子に一端が接続されたコイル２１とを有している。回生用ダイオード２０のアノードは接地されている。コイル２１の他端は、コンデンサ２２を介して接地されるとともに、出力側主端子１７ａに接続されている。出力側主端子１７ａと接地との間には、負荷４５が接続されている。
【０２１５】
スイッチング素子９から出力される電圧は、出力直流化手段５５によって、入力側平滑回路５から出力される直流の入力側電圧よりも絶対値の低い正極性の直流電圧とされて、出力側主端子１７ａから負荷４５に出力される。
【０２１６】
出力側主端子１７ａには、出力電圧検出回路１４が接続されている。出力電圧検出回路１４は、出力側主端子１７ａから出力される出力電圧Ｖｏｕｔを検出して、その検出結果を、制御回路１０のＣＯＮＴＲＯＬ端子に出力する。
【０２１７】
制御回路１０のＣＯＮＴＲＯＬ端子には、図１１に示すスイッチング電源装置７０と同様に、出力側負荷状態検出回路１５が接続されており、この出力側負荷状態検出回路１５は、スイッチング素子９から出力される電流によって充電される制御回路電源用コンデンサ１１の電源電圧Ｖｃに基づいて、負荷４５が待機状態になっていることを検出して、入力側平滑回路５の平滑化容量切替スイッチ６を切り替えるようになっている。
【０２１８】
その他の構成は、図１１に示すスイッチング電源装置７０の構成と同様になっており、スイッチング素子９が制御回路１０によってオンオフ制御される。
【０２１９】
このような構成のスイッチング電源装置７０の動作を、図１９に示すタイムチャートに基づいて説明する。ＤＲＡＩＮ端子から供給される電流によって、制御回路電源用コンデンサ１１の電圧が上昇し、所定の基準電圧に達すると、制御回路１０は起動して、スイッチング素子９のオンオフ制御を開始する。
【０２２０】
制御回路１０によるスイッチング素子９のオンオフ制御が開始されると、スイッチング素子９の高電位側端子の入力側電圧Ｖｉｎは、スイッチング素子９がオンしている間に、低電位側端子を通ってコイル２１に供給され、スイッチング素子９がオフすることによって、コイル２１に蓄積された電気エネルギーが、回生用ダイオード２０を経由して、出力側主端子１７ａに出力される。出力側主端子１７ａからは、正極性の出力電圧Ｖｏｕｔが負荷４５に出力される。
【０２２１】
なお、スイッチング素子９から出力される電圧を整流化する回生用ダイオード２０は、図８に示すスイッチング電源装置７０の回生ダイオードと同様に、スイッチング素子９と同程度の耐圧が必要であり、また、Ｔｒｒ（逆回復時間、逆方向電流時間）は、５０ｎｓ程度であればよい。
【０２２２】
図１８に示す正極性の降圧型チョッパ方式のスイッチング電源装置７０では、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃの基準電位Ｖｃ１は、スイッチング素子９のオン時には、入力側電圧Ｖｉｎ分だけ高く高圧になるが、スイッチング素子９がオフしている場合には、入力側電圧Ｖｉｎ分は加わらない。このために、出力電圧検出回路１４が出力電圧Ｖｏｕｔを検出するタイミングは、スイッチング素子９がオフ状態になっているときのみとされる。そして、その出力電圧検出回路１４にて検出される出力電圧Ｖｏｕｔに基づいてスイッチング素子９のオンオフ制御が実施される。
【０２２３】
このような構成のスイッチング電源装置７０も、図１１に示すスイッチング電源装置７０と同様に、制御回路１０が起動されることによって、スイッチング素子９のオンオフ制御が開始される。そして、出力側主端子１７ａからの出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔ０よりも高くなって、補助巻線１ｃに流れる電流が、制御回路電源用コンデンサ１１に供給される。そして、ＣＯＮＴＲＯＬ端子の両端電圧である電源電圧Ｖｃが、予め設定された下限値Ｖｃ１よりも低くなる（Ｖｃ＜Ｖｃ１）と、スイッチング素子９のオンデューティＤＣは、最大オンデューティＤＣｍａｘとされ、また、下限値Ｖｃ１と、予め設定された中間値Ｖｃ２との間（Ｖｃ１≦Ｖｃ≦Ｖｃ２）になると、スイッチング素子９のオンデューティＤＣは、最大デューティＤＣｍａｘと最小デューティＤＣｍｉｎとの間に制御され、さらに、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃが、中間値Ｖｃ２以上であって、予め設定された上限値Ｖｃ３以下（Ｖｃ２≦Ｖｃ≦Ｖｃ３）になると、スイッチング素子９のオンデューティＤＣは最小デューティＤＣｍｉｎに制御される。
【０２２４】
このように、スイッチング素子９によるオンデューティが短くなることにより、出力側電源回路６０へ供給される電力量が低下し、出力電圧Ｖｏｕｔは低下する。そして、このような動作が繰り返されることによって、出力電圧Ｖｏｕｔが、基準電圧Ｖｏｕｔ０で一定になるように制御される。
【０２２５】
しかも、出力側負荷状態検出回路１５によって、負荷４５が待機状態であることが検出されると、入力側平滑回路５の平滑化容量が切り替えられるために、入力側平滑回路５の平滑化容量が低減されて、入力側平滑回路５から出力される入力側電圧Ｖｉｎが低減される。そして、負荷４５が待機状態においては、入力側電圧Ｖｉｎ≦Ｖｉｎ０、かつ、出力電圧Ｖｏｕｔ≧Ｖｏｕｔ０の期間のみ、スイッチング素子９のオンオフ制御が実施される。
【０２２６】
この場合、入力側電圧Ｖｉｎが基準電圧Ｖｉｎ０よりも低下しているために、スイッチング素子９のオン時に流れるドレイン電流ＩＤＲＡＩＮが低減されることになり、スイッチング素子９にて消費される電力が低減される。
【０２２７】
出力電圧検出回路１４は、スイッチングダイオードと、ツェナーダイオードの直列接続回路、または、このツェナーダイオードに代えて、ダイオード、トランジスタ等の電圧降下型素子、または、それらの電圧降下型素子と抵抗を組み合わせた回路ブロック等によって構成される。
【０２２８】
なお、本実施の形態のスイッチング電源装置において、制御回路１０に過熱保護手段を設ける構成としてもよい。
【０２２９】
＜実施の形態１４＞
図２０は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示すブロック図である。このスイッチング電源装置７０は、負極性降圧型チョッパ方式になっており、出力電圧Ｖｏｕｔの極性が、図１８に示すスイッチング電源装置７０の出力電圧の極性とは逆の負極性になるように、スイッチング素子９の低電位側端子に接続された出力側電源回路６０の出力直流化手段５５の構成と、出力電圧検出回路１４の接続状態のみが、図１８に示すスイッチング電源装置７０とは異なっている。
【０２３０】
図２０に示すスイッチング電源装置７０の出力直流化手段５５では、スイッチング素子９の低電位側端子にコイル２１の一端が接続されており、スイッチング素子９の低電位側端子に回生用ダイオード２０のカソードが接続されている。回生用ダイオード２０のアノードは、コンデンサ２２を介して接地されるとともに、出力側主端子１７ａに接続されている。出力側主端子１７ａと接地との間には、負荷４５が接続されている。
【０２３１】
制御回路１０のＣＯＮＴＲＯＬ端子に接続された出力電圧検出回路１４は、接地されている。
【０２３２】
図２０に示す負極性の降圧型チョッパ方式のスイッチング電源装置７０では、図１８に示すスイッチング電源装置７０と同様に、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃの基準電位Ｖｃ１は、スイッチング素子９のオン時には、入力側電圧Ｖｉｎ分だけ高くなるが、スイッチング素子９がオフしている場合には、入力側電圧Ｖｉｎ分は加わらない。このために、出力電圧検出回路１４が出力電圧Ｖｏｕｔを検出するタイミングは、スイッチング素子９がオフ状態になっているときのみとされる。そして、その出力電圧検出回路１４にて検出される出力電圧Ｖｏｕｔに基づいてスイッチング素子９のオンオフ制御が実施される。
【０２３３】
このような構成のスイッチング電源装置７０では、出力側主端子１７ａに与えられる出力電圧Ｖｏｕｔが負極性になっていること以外は、図１８に示すスイッチング電源装置７０と同様に動作し、負荷４５が待機状態の場合には、入力側電圧Ｖｉｎが低減されて、基準電圧Ｖｉｎ０よりも低下している場合にのみ、スイッチング素子９のオンオフ制御が実施されるために、スイッチング素子９の消費電力が低減される。
【０２３４】
＜実施の形態１５＞
図２１は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図である。図２１に示すスイッチング電源装置７０は、図１１に示すスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と並列に設けていること以外は、図１１に示すスイッチング電源装置と同様になっている。
【０２３５】
このような構成のスイッチング電源装置の動作は、図１１に示すスイッチング電源装置７０と同様であり、従って、図１２に示すタイムチャートと同様に動作する。
【０２３６】
＜実施の形態１６＞
図２２は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、図２１に示すスイッチング電源装置７０の構成を具体的に示したものであり、図１３に示すスイッチング電源装置において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と、並列に設けている点のみが異なっている。その他の構成は、図１３に示すスイッチング電源装置７０と同様になっている。
【０２３７】
このような構成のスイッチング電源装置７０の動作も、図１３に示すスイッチング電源装置７０と同様である。
【０２３８】
＜実施の形態１７＞
図２３は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、具体的には、図１４に示すスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と、並列に設けている点のみが異なっており、その他の構成は、図１４に示すスイッチング電源装置７０と同様になっている。従って、入力側平滑回路５に設けられた平滑化容量切替スイッチ６して、パワーＭＯＳＦＥＴが使用されている。
【０２３９】
このような構成のスイッチング電源装置７０の動作も、図１４に示すスイッチング電源装置７０と同様である。
【０２４０】
＜実施の形態１８＞
図２４は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、具体的には、図１５に示すスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と並列に設けている点のみが異なっている。その他の構成は、図１５に示すスイッチング電源装置７０と同様になっている。従って、入力側平滑回路５は、整流回路４と並列に接続された第１のコンデンサＣ１と、この第１のコンデンサＣ１に対して並列に接続された平滑化容量切替スイッチ６および第２のコンデンサＣ２の直列回路とによって構成されている。
【０２４１】
このような構成のスイッチング電源装置の動作も、図１５に示すスイッチング電源装置７０と同様である。
【０２４２】
＜実施の形態１９＞
図２５は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、具体的には、図１６に示すスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と並列に設けている。従って、トランス１の入力側に設けられた一次巻線１ａに、出力側負荷状態検出回路１５の出力に基づいて、トランスの入力側インダクタンスを切替えるインダクタンス切替スイッチ３７が設けられている。その他の構成は、図１６に示すスイッチング電源装置７０と同様になっている。
【０２４３】
このような構成のスイッチング電源装置の動作も、図１６に示すスイッチング電源装置と同様であり、従って、図１７に示すタイムチャートに基づいて動作する。
【０２４４】
＜実施の形態２０＞
図２６は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、具体的には、図１８に示す正極性の降圧型チョッパ方式のスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と、並列に設けている。従って、制御回路１０とスイッチング素子９とが、半導体装置２３として一体に形成されており、出力側負荷状態検出回路１５は、半導体装置２３とは別に構成されている。その他の構成は、図１８に示すスイッチング電源装置７０と同様になっている。
【０２４５】
図２６に示す正極性の降圧型チョッパ方式のスイッチング電源装置７０も、図１８に示すスイッチング電源装置７０と同様に、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃの基準電位Ｖｃ１は、スイッチング素子９のオン時には、入力側電圧Ｖｉｎ分だけ高くなり、スイッチング素子９がオフしている場合には、入力側電圧Ｖｉｎ分は加わらない。このために、出力電圧検出回路１４が出力電圧Ｖｏｕｔを検出するタイミングは、スイッチング素子９がオフ状態になっているときのみとされる。そして、その出力電圧検出回路１４にて検出される出力電圧Ｖｏｕｔに基づいてスイッチング素子９のオンオフ制御が実施される。
【０２４６】
このような構成のスイッチング電源装置７０の動作も、図１８に示すスイッチング電源装置７０と同様であり、従って、図１９に示すタイムチャートに基づいて動作する。
【０２４７】
＜実施の形態２１＞
図２７は、本発明のさらに他の実施形態のスイッチング電源装置の構成を示す回路図であり、具体的には、図２０に示す負極性の降圧型チョッパ方式のスイッチング電源装置７０において、出力側負荷状態検出回路１５が、出力側主端子１７ａと出力側副端子１７ｂとの間に設けられた出力電圧検出回路１４と並列に設けている。従って、制御回路１０とスイッチング素子９とが、半導体装置２３として一体に形成されており、出力側負荷状態検出回路１５は、半導体装置２３とは別に構成されている。その他の構成は、図２０に示すスイッチング電源装置７０と同様になっている。
【０２４８】
図２７に示す負極性の降圧型チョッパ方式のスイッチング電源装置７０も、図２０に示すスイッチング電源装置７０と同様に、制御回路１０のＣＯＮＴＲＯＬ端子電圧Ｖｃの基準電位Ｖｃ１は、スイッチング素子９のオン時には、入力側電圧Ｖｉｎ分だけ高くなり、スイッチング素子９がオフしている場合には、入力側電圧Ｖｉｎ分は加わらない。このために、出力電圧検出回路１４が出力電圧Ｖｏｕｔを検出するタイミングは、スイッチング素子９がオフ状態になっているときのみとされる。そして、その出力電圧検出回路１４にて検出される出力電圧Ｖｏｕｔに基づいてスイッチング素子９のオンオフ制御が実施される。
【０２４９】
このような構成のスイッチング電源装置７０の動作も、図２０に示すスイッチング電源装置７０と同様である。
【０２５０】
なお、スイッチング素子９として、ＮチャンネルＭＯＳトランジスタを用いたが、ＮチャンネルＩＧＢＴ等のＮチャンネルトランジスタあるいはＮＰＮ型トランジスタを用いてもよい。
【０２５１】
また、前記各実施の形態において、スイッチング素子９のオン抵抗を過電流保護機能の過電流レベル検出抵抗としたが、スイッチング素子９に抵抗等の電圧降下素子を直列に接続し、この電圧降下素子を検出抵抗として過電流保護機能を構成してもよい。さらには、過負荷保護機能、スイッチングデバイスの過熱保護機能の回路ブロック等を設けるようにしてもよい。
【０２５２】
【発明の効果】
本発明のスイッチング電源装置は、このように、出力側の負荷状態を検出する出力側負荷状態検出回路と、出力側の負荷状態に基づいて入力側電源回路の平滑化容量を切替える入力側平滑回路とが設けられて、出力側端子に接続された負荷が待機状態の場合に、スイッチング素子に対する入力電圧が低減されるために、スイッチング素子の消費電力を低減することができる。また、入力電圧が、所定の電圧以下になったときにのみスイッチング素子のオンオフ制御が実施されることにより、スイッチング素子による消費電力をさらに低減することができる。
【０２５３】
スイッチング電源装置は、さらに、出力側負荷状態検出回路と、出力側負荷状態検出回路の出力信号により入力側平滑化容量を切替える入力側平滑回路およびその切替え手段とが設けられているために、待機状態において、出力側負荷状態検出回路により負荷が待機状態であることが検出されることにより、入力側平滑化回路の平滑化容量が低減されて、入力電圧が所定の電圧以下になったときにのみ、制御回路によるスイッチング素子のオンオフ制御が実施される。その結果、スイッチング素子のオンオフ回数の低減によるスイッチング素子での電力ロスを低減することができるとともに、スイッチング素子のオン時における入力電圧低下によるスイッチング素子での電力ロス低減という効果を実現することができ、従来のスイッチング電源装置よりも、さらに入力側の消費電力を低減させることができるとともに、スイッチング電源の高効率化が可能になる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の実施形態の一例の構成を示す回路図である。
【図２】そのスイッチング電源装置の動作を示すタイムチャートである。
【図３】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図４】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図５】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図６】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図７】そのスイッチング電源装置の動作を示すタイムチャートである。
【図８】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図９】そのスイッチング電源装置の動作を示すタイムチャートである。
【図１０】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１１】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１２】そのスイッチング電源装置の動作を示すタイムチャートである。
【図１３】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１４】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１５】そのスイッチング電源装置の動作を示すタイムチャートである。
【図１６】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１７】そのスイッチング電源装置の動作を示すタイムチャートである。
【図１８】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図１９】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２０】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２１】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２２】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２３】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２４】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２５】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２６】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２７】本発明のスイッチング電源装置の実施形態の他の例の構成を示す回路図である。
【図２８】従来のスイッチング電源装置の構成を示す回路図である。
【図２９】そのスイッチング電源装置の動作を示すタイムチャートである。
【図３０】従来のスイッチング電源装置の他の例の構成を示す回路図である。
【図３１】そのスイッチング電源装置の動作を示すタイムチャートである。
【符号の説明】
１      トランス
１ａ    一次巻線
１ｂ    二次巻線
１ｃ    補助巻線
２      交流電源
３      フィルタ
４      入力側整流回路
５      入力側平滑回路
６      平滑化容量切替スイッチ
７      入力電圧検出回路
７ａ    比較器
８      スナバ回路
９      スイッチング素子
１０    制御回路
１１    制御回路電源用コンデンサ
１２    出力側整流回路
１３    出力側平滑回路
１４    出力電圧検出回路
１４ａ  発光素子
１４ｂ  フォトダイオード
１５    出力側負荷状態検出回路
１７ａ    出力側主端子
２３    半導体装置
２４    整流素子
３０    過電流検出回路
３１ａ  過熱保護回路
３１ｂ  過電圧保護回路
３１ｃ  再起動のトリガ回路
４５    負荷
５０    入力側電源回路
５５    出力直流化手段
６０    出力側電源回路
７０    スイッチング電源装置
【図１】
0003703378.tif 000002
【図２】
0003703378.tif 000003
【図３】
0003703378.tif 000004
【図４】
0003703378.tif 000005
【図５】
0003703378.tif 000006
【図６】
0003703378.tif 000007
【図７】
0003703378.tif 000008
【図８】
0003703378.tif 000009
【図９】
0003703378.tif 000010
【図１０】
0003703378.tif 000011
【図１１】
0003703378.tif 000012
【図１２】
0003703378.tif 000013
【図１３】
0003703378.tif 000014
【図１４】
0003703378.tif 000015
【図１５】
0003703378.tif 000016
【図１６】
0003703378.tif 000017
【図１７】
0003703378.tif 000018
【図１８】
0003703378.tif 000019
【図１９】
0003703378.tif 000020
【図２０】
0003703378.tif 000021
【図２１】
0003703378.tif 000022
【図２２】
0003703378.tif 000023
【図２３】
0003703378.tif 000024
【図２４】
0003703378.tif 000025
【図２５】
0003703378.tif 000026
【図２６】
0003703378.tif 000027
【図２７】
0003703378.tif 000028
【図２８】
0003703378.tif 000029
【図２９】
0003703378.tif 000030
【図３０】
0003703378.tif 000031
【図３１】
0003703378.tif 000032