(57)【特許請求の範囲】
【請求項１】
テストモード時に所定のマクロをテストする半導体集積回路のテスト回路において、
入出力端子からの入力信号を入力するラッチ回路と、
ノーマルモードでは前記ラッチ回路の出力をノーマル出力端から内部論理部へ出力し、テストモードでは前記ラッチ回路の出力をテスト出力端から前記マクロに出力する入力信号用テスト回路と、
ノーマルモードでは内部論理部の出力信号をノーマル入力端から入力して該信号を前記入出力端子へ出力し、テストモードでは前記マクロの出力信号をテスト入力端から入力して該信号を前記入出力端子へ出力する出力信号用テスト回路と、
テストモードでは、前記入出力端子を入力端子として使用するか出力端子として使用するかを切替制御するＩ／Ｏ切替用制御信号を外部信号に基づき生成し出力する切替制御手段と、
ノーマルモードでは内部論理部からのＩ／Ｏ切替用制御信号をノーマル入力端から入力し該信号に基づいて前記入出力端子のＩ／Ｏ切替を制御し、テストモードでは前記切替制御手段からのＩ／Ｏ切替用制御信号をテスト入力端から入力し該信号に基づいて前記入出力端子のＩ／Ｏ切替を制御する制御テスト回路と、を備え、
テストモードの１テストサイクルにおいて、前記入出力端子から入力された入力信号を前記ラッチ回路でラッチした後に前記切替手段がＩ／Ｏ切替用制御信号により前記出力信号用テスト回路の出力を前記入出力端子に出力するよう制御することを特徴とする半導体集積回路のテスト回路。
【請求項２】
複数の制御入力を有するマクロ選択用テスト回路を備え、該マクロ選択用テスト回路は制御入力の信号のレベルの組み合わせに基づいて生成した出力信号のレベルによりマクロのモードを切り替えることを特徴とする請求項１記載の半導体集積回路のテスト回路。
【請求項３】
前記マクロ選択用テスト回路の出力（ＳＥＬ）は前記マクロのモード切替入力へ接続され、該マクロのノーマル入力（ＩＮ）へは内部論理部からノーマル信号が入力されて構成されたことを特徴とする請求項２に記載の半導体集積回路のテスト回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のテスト回路およびテスト方法に関する。
【０００２】
【従来の技術】
従来、半導体集積回路のテスト回路およびテスト方法は一般に、テスト用の入力とテスト用の出力とは、それぞれチップの別々の入出力端子に割り当てられて構成される。
【０００３】
図４は、従来例１の半導体集積回路のテスト回路を示す回路図である。本従来例１の半導体集積回路のテスト回路は、入力端子１０１〜１０３、入出力端子１０４〜１０６、１１０〜１１２、入力バッファ２０４〜２０６、２１０〜２１２、出力バッファ（制御端子付き）２１４〜２１６、２２０〜２２２、入力信号用テスト回路４０４〜４０６、４１０〜４１２、出力信号用テスト回路５０４〜５０６、５１０〜５１２、制御信号用テスト回路６０４〜６０６、６１０〜６１２、マクロ選択用テスト回路７０１、マクロＡ８０１、の各部を有して構成される。
【０００４】
上記従来例１のテスト回路におけるマクロの単体テストを行うテストモードでは、マクロのテスト用の入力とテスト用の出力とはそれぞれチップの別々の入出力端子に割り当てられ、論理的にはスルーで見えるような構成になっている。入出力信号ＩＯ1 を例にとって以下に説明する。
【０００５】
入力信号ＴＭ1 、…、ＴＭl によってマクロＡ８０１のテストモードに設定されると、入出力信号ＩＯ1 の入力信号は、入力信号用テスト回路４０４で選択され、マクロＡ８０１のテスト入力ＴＩＮ1 となる。入出力信号ＩＯ1 の出力信号となる出力信号用テスト回路５０４には、マクロＡ８０１のテスト出力は接続されていない。
【０００６】
マクロＡ８０１のテスト出力ＴＯＵＴ1 、…、ＴＯＵＴm は、出力信号用テスト回路４１０、４１１、４１２に接続しており、入出力信号ＩＯn+1 がマクロＡ８０１のテスト出力ＴＯＵＴ1 となる。マクロＡ８０１のどのテスト入力ＴＩＮ1 、…、ＴＩＮｎとも違うチップの別の入出力端子に割り当てられる。
【０００７】
制御信号用テスト回路６０４の入力は、ノーマル入力だけである。マクロＡ８０１のテストモードでは入出力信号ＩＯ1 は入力信号となるので、入出力端子１０４が入力となるように制御信号用テスト回路６０４はＬレベルを出力する。
【０００８】
このように、制御信号用テスト回路６０４、…、６０６、６１０、…、６１２は、制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル入力を出力し、テストモードに設定されるとそのマクロのテストにあわせて決まる入力あるいは出力に固定するようなレベルを出力する。
【０００９】
本発明と技術分野の類似する従来例２に、特開昭５９−６５４４４号公報の「半導体集積回路装置」がある。本従来例２は、集積回路の端子とパッケージのピンとの間に、スイッチ回路およびラッチ回路からなる切替回路を設けている。本構成の「半導体集積回路装置」と外付け回路または試験治具との接続において、外部から入力される制御信号によってスイッチ回路、ラッチ回路の動作を制御回路により制御する。この制御により入力、出力、入出力端子およびテスト専用端子などを兼用させ、パッケージのピン数を減少させることを可能としている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来例１では、マクロのテスト用の入力とテスト用の出力を、それぞれのチップの別々の入出力端子に割り当ててテストするような構成としている。このため、マクロが高機能化していくと、マクロのテスト用の入力とテスト用の出力の合計数がチップの入出力端子の総数を超えてしまう。その場合には、テストを２回に分ける等の対応が必要になる問題を伴う。なお、本発明のラッチ用制御信号およびＩ／Ｏ切替用制御信号に相当する信号は、存在しない。
【００１１】
また、上記の従来例２の開示技術は、外付け回路が存在している時にのみ成立する。ウェハ状態でチップ単体のテストを行うためには、試験治具に外付け回路と同等のものを用意する必要がある。あるいは、パッケージに組み立てられた後の半導体集積回路とウェハ状態でチップ単体のテストと、テスト方法を分ける必要がある問題を伴う。
【００１２】
本発明は、マクロのテスト用の入力とテスト用の出力の合計数がチップの入出力端子の総数を超えてしまう場合でもマクロの単体テストを可能とする、半導体集積回路のテスト回路およびテスト方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載の発明の半導体集積回路のテスト回路は、テストモード時に所定のマクロをテストする半導体集積回路のテスト回路において、入出力端子からの入力信号を入力するラッチ回路と、ノーマルモードでは前記ラッチ回路の出力をノーマル出力端から内部論理部へ出力し、テストモードでは前記ラッチ回路の出力をテスト出力端から前記マクロに出力する入力信号用テスト回路と、ノーマルモードでは内部論理部の出力信号をノーマル入力端から入力して該信号を前記入出力端子へ出力し、テストモードでは前記マクロの出力信号をテスト入力端から入力して該信号を前記入出力端子へ出力する出力信号用テスト回路と、テストモードでは、前記入出力端子を入力端子として使用するか出力端子として使用するかを切替制御するＩ／Ｏ切替用制御信号を外部信号に基づき生成し出力する切替制御手段と、ノーマルモードでは内部論理部からのＩ／Ｏ切替用制御信号をノーマル入力端から入力し該信号に基づいて前記入出力端子のＩ／Ｏ切替を制御し、テストモードでは前記切替制御手段からのＩ／Ｏ切替用制御信号をテスト入力端から入力し該信号に基づいて前記入出力端子のＩ／Ｏ切替を制御する制御テスト回路と、を備え、テストモードの１テストサイクルにおいて、前記入出力端子から入力された入力信号を前記ラッチ回路でラッチした後に前記切替手段がＩ／Ｏ切替用制御信号により前記出力信号用テスト回路の出力を前記入出力端子に出力するよう制御することを特徴としている。
【００１４】
請求項２記載の発明では、請求項１記載の半導体集積回路のテスト回路において、複数の制御入力を有するマクロ選択用テスト回路を備え、該マクロ選択用テスト回路は制御入力の信号のレベルの組み合わせに基づいて生成した出力信号のレベルによりマクロのモードを切り替えるよう構成するとよい。
【００１５】
請求項３記載の発明では、請求項２に記載の半導体集積回路のテスト回路において、マクロ選択用テスト回路の出力（ＳＥＬ）はマクロのモード切替入力へ接続され、このマクロのノーマル入力（ＩＮ）へは内部論理部からノーマル信号が入力されて構成されるとよい。
【００１７】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体集積回路のテスト回路およびテスト方法の実施の形態を詳細に説明する。図１、図２、図３を参照すると、本発明の半導体集積回路のテスト回路およびテスト方法の一実施形態が示されている。図１および図２は第１の実施例を示し、図３は第２の実施例を示している。
【００１８】
図１は、本発明の第１の実施例の半導体集積回路のテスト回路を示す回路図である。また図２は、本発明の第１の実施例におけるテストモード時のタイミングチャートを示した図である。
【００１９】
図１の半導体集積回路のテスト回路は半導体集積回路の一部として示しており、テストされるマクロＡの端子数はテスト入力数ｎ、テスト出力数ｍで、ｎ＞ｍとしている。さらに、半導体集積回路のモードを制御する入力信号ＴＭ1 、…、ＴＭl 以外の信号は、全て入出力信号で構成されるものとしている。
【００２０】
入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn は、入出力端子１０４〜１０６、１０９から入力バッファ２０４〜２０６、２０９を介してラッチ回路３０４〜３０６、３０９のＤ入力に接続している。このラッチ回路３０４〜３０６、３０９の出力は、入力信号用テスト回路４０４〜４０６、４０９の入力に接続している。入出力信号ＩＯn+1 および入力信号ＩＯn+2 は、入出力端子１１０、１１１から入力バッファ２１０、２１１を介して入力信号用テスト回路４１０、４１１の入力に接続している。
【００２１】
一方、入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn 、ＩＯn+1 、ＩＯn+2 の出力信号は、出力バッファ（制御端子付き）２１４〜２１６、２１９〜２２１を介した出力信号用テスト回路５０４〜５０６、５０９〜５１１の出力信号が入出力端子１０４〜１０６、１０９〜１１１から出力される。制御信号用テスト回路６０４〜６０６、６０９〜６１１の出力は、出力バッファ（制御端子付き）２１４〜２１６、２１９〜２２１の制御入力に接続している。
【００２２】
入力信号ＴＭ1 、…、ＴＭl は、入力端子１０１、…、１０３から入力バッファ２０１〜２０３を介して入力信号用テスト回路４０４〜４０６、４０９〜４１１、出力信号用テスト回路５０４〜５０６、５０９〜５１１、制御信号用テスト回路６０４〜６０６、６０９〜６１１、マクロ選択用テスト回路７０１の制御入力ＴＭ1 、…、ＴＭl に接続している。
【００２３】
入力信号用テスト回路４０４のノーマル出力ＯＵＴ1 、…、入力信号用テスト回路４０６のノーマル出力ＯＵＴm 、…、入力信号用テスト回路４０９のノーマル出力ＯＵＴn 、…、入力信号用テスト回路４１０のノーマル出力ＯＵＴn+1 、入力信号用テスト回路４１１のノーマル出力ＯＵＴn+2 は、ノーマル入力として内部論理部へ接続している。
【００２４】
入力信号用テスト回路４０４のテスト出力ＯＵＴＡ1 、…、入力信号用テスト回路４０６のテスト出力ＯＵＴＡm 、…、入力信号用テスト回路４０９のテスト出力ＯＵＴＡn のマクロＡ用のテスト出力は、マクロＡ８０１のテスト入力ＴＩＮ1 、…、ＴＩＮm 、…、ＴＩＮn に接続している。
【００２５】
入力信号用テスト回路４０４のテスト出力ＯＵＴＢ1 、…、入力信号用テスト回路４０６のテスト出力ＯＵＴＢm 、…、入力信号用テスト回路４０９のテスト出力ＯＵＴＢn のマクロＢ用のテスト出力は、図面には示されていないが、マクロＢのテスト入力ＴＩＮ1 、…、ＴＩＮm 、…、ＴＩＮn に接続している。
【００２６】
入力信号用テスト回路４１０のテスト出力ＴＯＵＴn+1 は、ラッチ回路３０４〜３０６、３０９のＣ入力に接続している。入力信号用テスト回路４１１のテスト出力ＴＯＵＴn+2 は、制御信号用テスト回路６０４のテスト入力ＴＩＮ1 、…、制御信号用テスト回路６０６のテスト入力ＴＩＮm 、…、制御信号用テスト回路６０９のテスト入力ＴＩＮn に接続している。
【００２７】
制御信号用テスト回路６０４のノーマル入力ＩＮ1 、…、制御信号用テスト回路６０６のノーマル入力ＩＮm 、…、制御信号用テスト回路６０９のノーマル入力ＩＮn 、制御信号用テスト回路６１０のノーマル入力ＩＮn+1 、制御信号用テスト回路６１１のノーマル入力ＩＮn+2 には、内部論理部からノーマルモード時の制御信号が入力される。
【００２８】
マクロ選択用テスト回路７０１の出力ＳＥＬ1 は、マクロＡ８０１のモード切替入力ＳＥＬに接続している。マクロ選択用テスト回路７０１の出力ＳＥＬ2 、…、ＳＥＬk は、それぞれの他のマクロのモード切替入力ＳＥＬに接続している。マクロＡ８０１のノーマル入力ＩＮ1 、…、ＩＮm 、…、ＩＮn には、内部論理部からノーマル信号が入力される。
【００２９】
マクロＡ８０１のノーマル出力ＯＵＴ1 、…、ＯＵＴm は、ノーマル信号として内部論理部へ接続している。マクロＡ８０１のテスト出力ＴＯＵＴ1 、…、ＴＯＵＴm は、出力信号用テスト回路５０４のテスト入力ＩＮＡ1 、…、出力信号用テスト回路５０９のテスト入力ＩＮＡm に接続している。
【００３０】
出力信号用テスト回路５０６のテスト入力ＩＮＡn には、接続すべきマクロＡ８０１のテスト出力ＴＯＵＴn が存在しない。このため、図面上はグランドにクランプしているが、出力信号用テスト回路５０６は初めからテスト入力ＩＮＡnを持たない回路構成を採ってもよい。
【００３１】
出力信号用テスト回路５０４のノーマル入力ＩＮ1 、…、出力信号用テスト回路５０６のノーマル入力ＩＮm 、…、出力信号用テスト回路５０９のノーマル入力ＩＮn 、出力信号用テスト回路５１０のノーマル入力ＩＮn+1 、出力信号用テスト回路５１１のノーマル入力ＩＮn+2 には、内部論理部からノーマル信号が入力される。
【００３２】
出力信号用テスト回路５０４のテスト入力ＩＮＢ1 、…、出力信号用テスト回路５０６のテスト入力ＩＮＢm には、図面には書かれていないマクロＢのテスト出力ＴＯＵＴ1 、…、ＴＯＵＴm が接続される。
【００３３】
（動作）
入力信号ＴＭ1 、…、ＴＭl は、その信号のレベルの組み合わせによって半導体集積回路のモード（ノーマルモード／テストモードを切り替え、テストモードであれば、どのマクロ［マクロＡ、マクロＢ、…］をテストしているのか）を設定する信号である。
【００３４】
入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn は、ノーマルモード時にもテストモード時にも入出力信号となる信号である。入出力信号ＩＯn+1 は、テストモード時には入力信号となり、ラッチ回路３０４〜３０６、３０９の制御を行うラッチ用制御信号となる信号である。入出力信号ＩＯn+2 は、テストモード時には入力信号となり、入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn のＩ／Ｏ切替を制御するＩ／Ｏ切替用制御信号となる信号である。
【００３５】
出力バッファ（制御端子付き）２１４〜２１６、２１９〜２２１は、制御信号がＨレベルで入力を出力し、制御信号がＬレベルでＨｉ−ｚ（ハイインピーダンス状態）になる通常の出力バッファ（制御端子付き）であり、入力バッファ２０４〜２０６、２０９〜２１１との組み合わせで入出力バッファとなる。入出力バッファとしては、制御信号がＨレベルで出力モードになり、制御信号がＬレベルで入力モードになる。
【００３６】
ラッチ回路３０４〜３０６、３０９は、通常のラッチ回路であり、Ｃ入力がＬレベルの時にＤ入力を出力し、Ｃ入力がＨレベルの時にはラッチ回路内部にラッチしている値を出力する。
【００３７】
マクロ選択用テスト回路７０１は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせによって設定される半導体集積回路のモードを搭載したマクロに対して出力ＳＥＬ1 、…、ＳＥＬk のレベルにより通知し、マクロのモードを切り替える。
【００３８】
制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されると、出力ＳＥＬ1 、…、ＳＥＬk は全てＬレベルを出力する。制御入力ＴＭ1 、…、ＴＭl によってマクロＡ８０１のテストモードに設定されると、ＳＥＬ1 だけＨレベルを出力し、ＳＥＬ2 、…、ＳＥＬk はＬレベルを出力する。制御入力ＴＭ1 、…、ＴＭl によってマクロＢのテストモードに設定されると、ＳＥＬ2 だけＨレベルを出力し、ＳＥＬ1 、ＳＥＬ3 、…、ＳＥＬk はＬレベルを出力する。
【００３９】
マクロＡ８０１、マクロＢ、…の搭載したマクロは、ＳＥＬ入力がＨレベルでテストモードとなり、テスト入力、テスト出力が有効で、ノーマル入力は無効、ノーマル出力は無効、になるように固定値を出力する。ＳＥＬ入力がＬレベルでノーマルモードとなりノーマル入力、ノーマル出力が有効で、テスト入力は無効、テスト出力は無効になるように固定値を出力する。
【００４０】
入力信号用テスト回路４０４〜４０６、４０９は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせて有効とする出力を選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル出力が有効になり、入力信号を出力し、内部論理部のノーマル入力となる。この時テスト出力は、無効になるように固定値を出力する。
【００４１】
制御入力ＴＭ1 、…、ＴＭl によってマクロＡ８０１のテストモードに設定されるとマクロＡ用のテスト出力が有効になり、入力信号を出力し、マクロＡ８０１のテスト入力となる。この時ノーマル出力とマクロＡ用以外のテスト出力は、無効になるように固定値を出力する。
【００４２】
制御入力ＴＭ1 、…、ＴＭl によってマクロＢのテストモードに設定されると同様にマクロＢ用のテスト出力が有効になり、入力信号を出力し、マクロＢのテスト入力となる。この時ノーマル出力とマクロＢ用以外のテスト出力は、無効になるように固定値を出力する。
【００４３】
入力信号用テスト回路４１０は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせて有効とする出力を選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル出力が有効になり、入力信号を出力し、内部論理部のノーマル入力となる。この時テスト出力はＬレベルを出力する。これによりラッチ回路３０４〜３０６、３０９は、Ｄ入力を出力する。
【００４４】
制御入力ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されるとテスト出力が有効になり、入力信号を出力する。この時、ノーマル出力は、無効になるように固定値を出力する。
【００４５】
入力信号用テスト回路４１１は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせて有効とする出力を選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル出力が有効になり、入力信号を出力し、内部論理部のノーマル入力となる。この時テスト出力は、無効になるように固定値を出力する。制御入力ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されるとテスト出力が有効になり、入力信号が出力される。この時、ノーマル出力は、無効になるように固定値を出力する。
【００４６】
出力信号用テスト回路５０４〜５０６、５０９は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせて有効とする入力を選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル入力が有効で、テスト入力は、無効になりノーマル入力を出力する。
【００４７】
制御入力ＴＭ1 、…、ＴＭl によってマクロＡ８０１のテストモードに設定されると、マクロＡ用のテスト入力が有効で、ノーマル入力とマクロＡ用以外のテスト入力は無効になり、マクロＡ用のテスト入力を出力する。制御入力ＴＭ1 、…、ＴＭl によってマクロＢのテストモードに設定されると同様に、マクロＢ用のテスト入力が有効で、ノーマル入力とマクロＢ用以外のテスト入力は無効になり、マクロＢ用のテスト入力を出力する。
【００４８】
出力信号用テスト回路５１０、５１１は、制御入力ＴＭ１、…、ＴＭl の信号のレベルの組み合わせにあわせて入力を有効とし、出力するか固定値を出力するかを選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル入力が有効になり、ノーマル入力を出力する。制御入力ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されるとノーマル入力は無効になり、固定値を出力する。
【００４９】
制御信号用テスト回路６１０、６１１は、制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせてノーマル入力を有効とし、ノーマル入力を出力するかノーマル入力を無効とし、固定値を出力するかを選択する。
【００５０】
制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されると、ノーマル入力が有効となり、ノーマルモード時の制御信号を出力する。制御入力ＴＭ1、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されると、ノーマル入力は無効になりＬレベルを出力する。これにより入出力端子１１０は入力端子となり、入出力信号ＩＯn+1 はテストモード時のラッチ用制御信号としてラッチ回路３０４〜３０６、３０９を制御する。また、入出力端子１１１も入力端子となり、入出力信号ＩＯn+2 はテストモード時のＩ／Ｏ切替用制御信号として出力バッファ（制御端子付き）２１４〜２１６、２１９を制御する。
【００５１】
制御信号用テスト回路６０４〜６０６、６０９は制御入力ＴＭ1 、…、ＴＭl の信号のレベルの組み合わせにあわせて有効とする入力を選択する。制御入力ＴＭ1 、…、ＴＭl によってノーマルモードに設定されるとノーマル入力が有効、テスト入力は無効になり、ノーマル入力を出力する。制御入力ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されるとテスト入力が有効で、ノーマル入力は無効になり、テスト入力を出力する。
【００５２】
このような回路構成において入力信号ＴＭ1 、…、ＴＭl によって半導体集積回路がノーマルモードに設定されると入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn 、ＩＯn+1 、ＩＯn+2 の入力信号、出力信号、Ｉ／Ｏ切替用制御信号ともに内部論理部の信号が選択され、ノーマルモードの動作を行う。制御入力ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定されると入出力信号ＩＯn+1 は入力信号となり、テストモード時にラッチ回路３０４〜３０６、３０９を制御するラッチ用制御信号となる。
【００５３】
入出力信号ＩＯn+2 は入力信号となり、テストモード時に出力バッファ（制御端子付き）２１４〜２１６、２１９を制御するＩ／Ｏ切替用制御信号となる。特に制御入力ＴＭ1 、…、ＴＭl によってマクロＡ８０１のテストモードに設定されると入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn の入力信号はマクロＡ８０１のテスト入力、出力信号はマクロＡ８０１のテスト出力が選択され、Ｉ／Ｏ切替用制御信号は入出力信号ＩＯn+2 から入力される信号となる。
【００５４】
マクロのテストにおいて入力信号はテストサイクルの最初に変化し、確定する。出力信号は、テストサイクルの最後の出力値を比較して動作の確認をする。テストサイクルの最初に変化し、確定する入力信号とテストサイクルの最後の出力値を比較し、動作確認する出力信号をチップの同一端子に割り当て、テストモード時においても入出力端子を構成するようにする。
【００５５】
実施例１ではマクロＡのテスト入力ＴＩＮ1 とテスト出力ＴＯＵＴ1 で入出力信号ＩＯ1 を構成し、入出力端子１０４としている。同様にマクロＡのテスト入力ＴＩＮ２とテスト出力ＴＯＵＴ２で入出力信号ＩＯ2 を構成し、入出力端子１０５としている。以下同様に入出力信号…、ＩＯm 、…、ＩＯn を構成する。
【００５６】
入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn の入力信号にはラッチ回路３０４〜３０６、３０９が設けてあるので、入力信号を保持できるようになっている。テストモード時にＩ／Ｏ切替用制御信号となる入出力信号ＩＯn+2 で制御される入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn が入力モード（入出力信号ＩＯn+2がＬレベル）の時は入力パタン、出力モード（入出力信号ＩＯn+2 がＨレベル）の時は出力パタンを使うようにテスターを切り替えることにより、チップの１入出力端子をテストサイクルの前半は入力、テストサイクルの後半は出力として使うことができる。
【００５７】
また、Ｉ／Ｏ切替用制御信号となる入出力信号ＩＯn+2 で制御される入出力信号が入力モードから出力モードに切り替わる前にラッチ用制御信号となる入出力信号ＩＯn+1 をＨレベルに切り替え、ラッチ回路３０４〜３０６、３０９が入出力信号ＩＯ1 、…、ＩＯm 、…、ＩＯn の入力信号を保持できるようにする。
【００５８】
［発明の構成と動作、製法と手順等］
マクロの単体テストにおいて通常、入力信号はテストサイクルの最初に変化し、確定する。また、出力信号はテストサイクルの最後の出力値を比較し、動作確認する。テストサイクルの最初に変化し、確定する入力信号とテストサイクルの最後の出力値を比較し、動作確認する出力信号をチップの同一の端子に割り当て、入出力信号を構成する。入出力信号の入力信号側にはラッチ回路を設けて入力信号を保持できるようにする。
【００５９】
テストモード時にはＩ／Ｏ切替用制御信号とラッチ用制御信号となる信号をチップの入力信号とする。
【００６０】
Ｉ／Ｏ切替用制御信号で制御される入出力信号が入力モードの時は入力パタン、出力モードの時は出力パタンを使うようにテスター側を切り替えるとチップの１入出力端子をテストサイクルの前半は入力、テストサイクルの後半は出力として使うことができる。また、Ｉ／Ｏ切替用制御信号で制御される入出力信号が入力モードから出力モードに切り替わる前にラッチ回路が入力信号を保持できるようにラッチ用制御信号を切り替える。
【００６１】
（第２の実施例）
図３は、本発明の第２の実施例である。
第１の実施例との相違点は、入力信号ＴＭ1 、…、ＴＭl によってテストモード（マクロＡ、マクロＢ、…）に設定された時に、入出力端子１１１からＩ／Ｏ切替用制御信号として入力されていた入出力信号ＩＯn+2 に相当する信号を、入出力端子１１０からラッチ用制御信号として入力されている入出力信号ＩＯn+1 から生成し、半導体集積回路内で生成している点である。
【００６２】
回路の構成上は、入出力端子１１１、入力バッファ２１１、出力バッファ（制御端子付き）２２１、入力信号用テスト回路４１１、出力信号用テスト回路５１１、制御信号用テスト回路６１１を削除し、遅延回路９０１とＡＮＤ回路９０２を追加している。回路の接続としては制御信号用テスト回路４１０のＴＯＵＴn+1 の出力に遅延回路９０１とＡＮＤ回路９０２を接続し、ＡＮＤ回路９０２のもう一方の入力には遅延回路９０１の出力が接続している。
【００６３】
入力信号用テスト回路４１１のテスト出力ＴＯＵＴn+2 が接続していた制御信号用テスト回路６０４のテスト入力ＴＩＮ1 、…、制御信号用テスト回路６０６のテスト入力ＴＩＮm 、…、制御信号用テスト回路６０９のテスト入力ＴＩＮn にはＡＮＤ回路９０２の出力が接続している。
【００６４】
遅延回路９０１の動作は、第１の実施例で入出力端子１１０からラッチ用制御信号として入力される入出力信号ＩＯn+1 がＨレベルになるタイミングと入出力端子１１１からＩ／Ｏ切替用制御信号として入力される入出力信号ＩＯn+2 がＨレベルになるタイミングの時間差を遅延として実現している。
【００６５】
ＡＮＤ回路９０２は、通常のＡＮＤ回路の動作であり、全ての入力がＨレベルの時にＨレベルを出力する。
【００６６】
尚、上述の実施形態は本発明の好適な実施の一例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
【００６７】
【発明の効果】
以上の説明より明らかなように、本発明によれば、マクロの単体テストを行うテストモードにおいて、マクロのテスト用の入力信号と出力信号をチップの同一端子に割り当てて兼用として入出力信号を構成し、さらに入力信号側にはラッチ回路を設けて入力信号を保持できるようにしている。また、チップの入出力端子のＩ／Ｏ切替用制御信号とラッチ用制御信号をそれぞれチップの入力信号とし、半導体集積回路の入力端子より制御できるようにして、１テストサイクルで入力信号と出力信号を切り替えられるようにしている。
【００６８】
このため、マクロのテスト用の入力とテスト用の出力の合計数がチップの入出力端子の総数を超えてしまう場合でも、マクロの単体テストを従来から用意されているマクロのテストパタンを使って行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体集積回路のテスト回路を示す回路図である。
【図２】本発明の第１の実施例におけるテストモード時のタイミングチャートを示した図である。
【図３】第２の実施例の半導体集積回路のテスト回路を示す回路図である。
【図４】従来例１の半導体集積回路のテスト回路を示す回路図である。
【符号の説明】
１０１〜１０３  入力端子
１０４〜１０６、１０９〜１１１  入出力端子
２０１〜２０３、２０９〜２１１  入力バッファ
２１４〜２１６、２１９〜２２１  出力バッファ（制御端子付き）
３０４〜３０６、３０９  ラッチ回路
４０４〜４０６、４０９〜４１１  入力信号用テスト回路
５０４〜５０６、５０９〜５１１  出力信号用テスト回路
６０４〜６０６、６０９〜６１１  制御信号用テスト回路
７０１  マクロ選択用テスト回路
８０１  マクロＡ
【図１】
0003712332.tif 000002
【図２】
0003712332.tif 000003
【図３】
0003712332.tif 000004
【図４】
0003712332.tif 000005