(57)【特許請求の範囲】
【請求項１】
第１の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、前記差動型電圧比較器の出力にベースが接続された第１の型の第１のトランジスタと、エミッタに第２の電流供給手段が接続されベースが前記電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが前記第１の型の第１のトランジスタのコレクタに接続された第２の型の第１のトランジスタを有することを特徴とするリセット回路。
【請求項２】
前記リセット回路において前記電源電圧検出手段は、電源と接地間に第１の抵抗と第２の抵抗が直列に接続され電源側に接続された前記第１の抵抗と接地側に接続された前記第２の抵抗の共通接続点を前記電源電圧検出手段の出力とし、電源と接地間に第３の抵抗と第４の抵抗が直列に接続され電源側に接続された前記第３の抵抗と接地側に接続された前記第４の抵抗の共通接続点を前記電源電圧検出手段の出力に連動して変化する信号としたことを特徴とする請求項１記載のリセット回路。
【請求項３】
前記電源電圧検出手段において前記第２の抵抗に対する前記第１の抵抗の比より、前記第４の抵抗に対する前記第３の抵抗の比を小さく設定したことを特徴とする請求項２記載のリセット回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路内のリセット回路に関するものである。
【０００２】
【従来の技術】
近年、リセット回路は、システムの低電源電圧化に伴い、動作開始電源電圧の低下が求められるようになってきた。
【０００３】
以下に従来のリセット回路について説明する。図４は従来のリセット回路の構成図であり、１は定電圧源、２は電流供給手段、３は差動型電圧比較器、４は電源電圧検出手段、５、６、７、８は抵抗、９、１０は電流供給手段、１１、１２、１３、１４はトランジスタである。図５はリセット回路の出力端子の電圧波形である。
【０００４】
定電圧源１は、電源電圧が１．２Ｖになると定電圧１．２Ｖを出力する。電流供給手段２は、カレントミラー構成によって電流供給手段９、電流供給手段１０に定電流を供給する。電源電圧検出手段４は、電源と接地間に抵抗５と抵抗６が直列に接続され、電源側に接続された抵抗５と接地側に接続された抵抗６の共通接続点が電源電圧検出手段４の出力とされている。電流供給手段９を動作電流とする差動型電圧比較器３の入力端子Ａは、定電圧源１の出力が接続され、差動型電圧比較器３の入力端子Ｂであるトランジスタ１１のベースは、電源電圧検出手段４の出力である抵抗５と抵抗６の共通接続点に接続されている。差動型電圧比較器３の出力端子Ｃは、トランジスタ１２のベースが接続され、トランジスタ１２のコレクタは、トランジスタ１３のベースと電流供給手段１０の電流出力端子が接続されている。トランジスタ１３のコレクタは、トランジスタ１４のベースと一端が電源に接続された抵抗７の他端が接続されている。トランジスタ１４のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗８の他端に接続されている。
【０００５】
以上のように構成されたリセット回路について、以下にその動作を説明する。
【０００６】
まず電源電圧が立ち上がり始め、０．７Ｖに達するまでは、トランジスタＱ１４がＯＦＦしており、リセット回路の出力端子の電位は電源電圧と等しくなる（図５のＡの部分）。
【０００７】
次に電源電圧が０．７Ｖ以上になると、トランジスタＱ１４のベース−エミッタ間電圧が確保されトランジスタＱ１４がＯＮし、リセット回路の出力にはＬＯＷの信号が出力される（図５のＢの部分）。
【０００８】
そして、電源電圧が０．７Ｖより高い領域において、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（電圧源１の電圧１．２Ｖ）より低い場合、すなわち、電源電圧が比較的低い領域（マイコンなどの正常な動作が補償されていない領域）では、トランジスタＱ１２がＯＮし、トランジスタＱ１３がＯＦＦ、そして、トランジスタＱ１４がＯＮし、リセット回路の出力には、やはりＬＯＷの信号が出力する（図５のＤの部分）。
【０００９】
一方、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（定電圧源１の電圧１．２Ｖ）より高い場合、すなわち、電源電圧が比較的高い領域（マイコンなどの正常な動作が補償されている領域）では、差動型電圧比較器３の出力が反転し、トランジスタＱ１２がＯＦＦ、トランジスタＱ１３がＯＮ、トランジスタＱ１４がＯＦＦし、リセット回路の出力は電源電圧と等しいＨＩＧＨレベルとなり、リセット信号が解除する（図５のＥの部分）。
【００１０】
【発明が解決しようとする課題】
ところが、トランジスタＱ１２は、トランジスタＱ１１が動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧が１．２Ｖの時の電源電圧検出手段４の出力電圧は０．６Ｖになり、トランジスタＱ１１が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保出来ず、トランジスタＱ１２はＯＦＦする。ところが、トランジスタＱ１３は、電流源１０によってベース電位が与えられているため、動作可能となるベース−エミッタ間の電圧０．７Ｖを確保出来ている。そのため、トランジスタＱ１３はＯＮする。トランジスタＱ１３がＯＮすると、トランジスタＱ１４はＯＦＦし、リセット回路の出力信号は解除される（図５のＣの部分）。
【００１１】
つまり、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路は正常な信号を出力出来ない。
【００１２】
このように従来の構成では、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路は正常な信号を出力できないという欠点を有していた。そのため、リセット回路の動作開始電源電圧を差動型電圧比較器３が正常動作可能な電圧以上に設定しなければならなかった。
【００１３】
本発明は上記従来の問題点を解決するもので、リセット回路の動作開始電源電圧を、低く抑えたリセット回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
この目的を達成するために本発明のリセット回路は、第１の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第１の型の第１のトランジスタと、エミッタに第２の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第１の型の第１のトランジスタのコレクタに接続された第２の型の第１のトランジスタを有する構成をしている。
【００１５】
【発明の実施の形態】
この構成によって、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタが正常動作可能な電圧０．７Ｖに抑えることが出来るリセット回路を提供することができる。
【００１６】
以下本発明の一実施形態について、図面を参照しながら説明する。
【００１７】
図１は本発明の一実施形態におけるリセット回路の構成を示すものであり、１は定電圧源、２は電流供給手段、３は差動型電圧比較器、４は電源電圧検出手段、５、６、７、８は抵抗、９、１０は電流供給手段、１１、１２、１３、１４、１５はトランジスタである。図２は上記電源電圧検出手段４においてトランジスタ１５のベース電流が電源電圧検出手段４の出力の電位に影響を与えることを回避するための一実施形態を示したリセット回路の構成図である。図３はリセット回路の出力端子の電圧波形である。
【００１８】
定電圧源１は、電源電圧が１．２Ｖになると定電圧１．２Ｖを出力する。電流供給手段２は、カレントミラー構成によって電流供給手段９、電流供給手段１０に定電流を供給する。電源電圧検出手段４は、電源と接地間に抵抗５と抵抗６が直列に接続され、電源側に接続された抵抗５と接地側に接続された抵抗６の接続点が電源電圧検出手段４の出力とされている。電流供給手段９を動作電流とする差動型電圧比較器３の入力端子Ａは、定電圧源１の出力が接続され、差動型電圧比較器３の入力端子Ｂであるトランジスタ１１のベースは、電源電圧検出手段４の出力である抵抗５と抵抗６の接続点に接続されている。差動型電圧比較器３の出力端子Ｃは、トランジスタ１２のベースが接続され、トランジスタ１２のコレクタは、エミッタに電流供給手段１０の電流出力端子が接続されたトランジスタ１５のコレクタとトランジスタ１３のベースが接続されている。トランジスタ１５のベースは、電源電圧検出手段４の出力に接続されている。トランジスタ１３のコレクタは、トランジスタ１４のベースと一端が電源に接続された抵抗７の他端が接続されている。トランジスタ１４のコレクタは、リセット回路の出力信号端子とし一端が電源に接続した抵抗８の他端に接続されている。
【００１９】
以上のように構成されたリセット回路について、以下にその動作を説明する。
【００２０】
まず電源電圧が立ち上がり始め、０．７Ｖに達するまでは、トランジスタＱ１４がＯＦＦしており、リセット回路の出力端子の電位は電源電圧と等しくなる（図２のＡの部分）。
【００２１】
次に電源電圧が０．７Ｖ以上になると、トランジスタＱ１４のベース−エミッタ間電圧が確保されトランジスタＱ１４がＯＮし、リセット回路の出力にはＬＯＷの信号が出力される（図２のＢの部分）。
【００２２】
ここで、電源電圧が０．７Ｖより高い領域において、トランジスタＱ１２は、トランジスタＱ１１が動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧が１．２Ｖの時の電源電圧検出手段４の出力電圧は、０．６Ｖになり、トランジスタＱ１１が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保できず、トランジスタＱ１２はＯＦＦする。一方、トランジスタＱ１３も、トランジスタＱ１５が、動作可能な状態に達していなければＯＮになり得ない。例えば、抵抗Ｒ５と抵抗Ｒ６が同じ値である場合、電源電圧検出手段４の出力電圧は、０．６Ｖになり、トランジスタＱ１５が動作可能となるベース−エミッタ間の電圧０．７Ｖを確保できず、トランジスタＱ１３はＯＦＦする。トランジスタＱ１３がＯＦＦしていると、トランジスタＱ１４はＯＮのままであり、この領域では、差動型電圧比較器３の出力とは無関係にリセット回路の出力信号は引き続きＬＯＷが出力される（図２のＣの部分）。
【００２３】
さらに電源電圧が上がると、トランジスタＱ１１、トランジスタＱ１５が、動作可能な状態に達する。差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧(定電圧源１の電圧１．２Ｖ）より低い場合、トランジスタＱ１２がＯＮし、トランジスタＱ１３がＯＦＦ、そして、トランジスタＱ１４がＯＮし、リセット回路の出力には、やはりＬＯＷの信号が出力する（図２のＤの部分）。
【００２４】
一方、差動型電圧比較器３の入力端子Ｂの電圧が、入力端子Ａの電圧（定電圧源１の電圧１．２Ｖ）より高い場合、差動型電圧比較器３の出力が反転し、トランジスタＱ１２がＯＦＦ、トランジスタＱ１３がＯＮ、トランジスタＱ１４がＯＦＦし、リセット回路の出力は電源電圧と等しいＨＩＧＨレベルとなり、リセット信号が解除する（図２のＥの部分）。
【００２５】
以上のように本実施形態によれば、トランジスタＱ１５を追加したことにより、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタＱ１４の正常動作可能な電圧０．７Ｖに抑えることが出来る。
【００２６】
図１のトランジスタＱ１５のベース電流は、電源電圧検出手段４の出力の電位に影響を与え、その結果リセット電圧の精度が低下する可能性がある。そこで、図２に示すように、電源電圧検出手段４において、抵抗１６と抵抗１７を電源と接地間に直列に接続し、トランジスタＱ１５のベースを抵抗１６と抵抗１７の接続点に接続した構成にする。これによって、トランジスタＱ１５のベース電流は抵抗Ｒ１７に流れる。
【００２７】
このように図２の構成にすることによって、トランジスタＱ１５のベース電流が、電源電圧検出手段４の出力、すなわち、抵抗Ｒ５と抵抗Ｒ６の接続点の電位に影響を与えないため、リセット電圧の精度が低下することはない。
【００２８】
また、図２において、電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位と抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位を同じにするために、抵抗Ｒ５と抵抗Ｒ１６、抵抗Ｒ６と抵抗Ｒ１７の抵抗値を同じにすると、ノイズや抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７のバラツキによって、電源電圧検出手段４の出力、すなわち、抵抗Ｒ５と抵抗Ｒ６の接続点の電位が、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位よりも高くなる場合がある。その場合、トランジスタＱ１１が動作可能となる電源電圧の方がトランジスタＱ１５が動作可能となる電源電圧よりも高くなってしまうため、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域では、リセット回路の出力信号が一時解除してしまう。そこで、抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７において、抵抗Ｒ６の抵抗値に対する抵抗Ｒ５の抵抗値の比より、抵抗Ｒ１７の抵抗値に対する抵抗Ｒ１６の抵抗値の比を小さく設定する。これにより、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位は電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位より確実に高くなる。
【００２９】
この構成により、いかなる場合でも、ノイズや抵抗Ｒ５、抵抗Ｒ６、抵抗Ｒ１６、抵抗Ｒ１７のバラツキによって、電源電圧検出手段４の出力、すなわち抵抗Ｒ５と抵抗Ｒ６の接続点の電位が、抵抗Ｒ１６と抵抗Ｒ１７の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器３が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない。
【００３０】
なお、本実施形態では、リセット回路素子をバイポーラトランジスタ（ＮＰＮ型トランジスタ、ＰＮＰ型トランジスタ）としたが、これらのリセット回路の素子は、ＮＰＮトランジスタはＰＮＰトランジスタ、ＰＮＰトランジスタはＮＰＮトランジスタでもよいし、また、バイポーラトランジスタのかわりにＭＯＳ型トランジスタなど他の種類の素子でもよい。
【００３１】
【発明の効果】
以上のように本発明は、第１の電流供給手段を動作電流とし定電圧源出力と電源電圧検出手段の出力を入力とする差動型電圧比較器と、差動型電圧比較器の出力にベースが接続された第１の型の第１のトランジスタと、エミッタに第２の電流供給手段が接続されベースが電源電圧検出手段の出力に連動して変化する信号に接続されコレクタが第１の型の第１のトランジスタのコレクタに接続された第２の型の第１のトランジスタを有することより、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域で、リセット回路の出力信号が一時解除してしまうことはない。そのため、リセット回路の動作開始電源電圧をリセット回路の出力トランジスタの正常動作可能な電圧０．７Ｖに抑えることが出来る。
【００３２】
さらに、上記リセット回路内の電源電圧検出手段が、電源と接地間に第１の抵抗と第２の抵抗が直列に接続され第１の抵抗と第２の抵抗の接続点を電源電圧検出手段の出力と、電源と接地間に第３の抵抗と第４の抵抗が直列に接続され第３の抵抗と第４の抵抗の接続点を電源電圧検出手段の出力に連動して変化する信号を有することにより、第２の型の第１のトランジスタのベース電流が、電源電圧検出手段の出力、すなわち、第３の抵抗と第４の抵抗の接続点の電位に影響を与えない精度の高いリセット回路を実現できる。
【００３３】
また、上記電源電圧検出手段において第２の抵抗に対する第１の抵抗の比より、第４の抵抗に対する第３の抵抗の比を小さく設定することにより、ノイズや第１の抵抗、第２の抵抗、第３の抵抗、第４の抵抗のバラツキによって、電源電圧検出手段４の出力、すなわち第１の抵抗と第２の抵抗の接続点の電位が、第３の抵抗と第４の抵抗の接続点の電位よりも高くなることはなく、電源電圧が低いために差動型電圧比較器が正常動作不可能な領域でリセット回路の出力信号が一時解除してしまうことはない優れたリセット回路を実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態におけるリセット回路の構成図
【図２】図１の電源電圧検出手段４においてトランジスタ１５のベース電流が電源電圧検出手段４の出力の電位に影響を与えることを回避するための一実施形態を示したリセット回路の構成図
【図３】本発明のリセット回路の出力端子の電圧波形図
【図４】従来のリセット回路の構成図
【図５】従来のリセット回路の出力端子の電圧波形図
【符号の説明】
１  定電圧源
２  電流供給手段
３  差動型電圧比較器
４  電源電圧検出手段
５、６、７、８  抵抗
９、１０  電流供給手段
１１、１２、１３、１４、１５  トランジスタ
１６、１７  抵抗
【図１】
0003664038.tif 000002
【図２】
0003664038.tif 000003
【図３】
0003664038.tif 000004
【図４】
0003664038.tif 000005
【図５】
0003664038.tif 000006