(57)【特許請求の範囲】
【請求項１】
ｐ型のＳＯＩ層にｐ+層とｎ+層を形成し、該ｐ+層とｎ+層とをそれぞれｐ+層パッド電極とｎ+層パッド電極と接続するメタル配線層を備えた半導体装置における少数キャリアのライフタイムの測定法において、
前記ｎ+層パッド電極とアースの間に電荷計測器を設け、前記ｐ+層パッド電極をアースに接続し、前記ｐ+層とｎ+層との間のＳＯＩ層にイオンを注入した際に前記電荷計測器により前記ｎ+層パッド電極に収集された電荷量を計測し、前記イオンの注入位置と収集電荷量の関係に基づき、前記ＳＯＩ層の少数キャリアのライフタイムを算出することを特徴とする少数キャリアのライフタイムの測定法。
【請求項２】
前記メタル配線層の表面にα線を遮蔽する被膜を形成して該被膜に開口を設け、前記α線の放射線源を前記半導体装置の上に設け、前記開口の位置と収集電荷量の関係に基づき、前記ＳＯＩ層の少数キャリアのライフタイムを算出することを特徴とする請求項１記載の少数キャリアのライフタイムの測定法。
【請求項３】
前記ＳＯＩ層上にゲート電極を形成した後、前記ＳＯＩ層にｐ+層とｎ+層を形成し、該ゲート電極に正の電圧を印加した状態において前記ｐ+層とｎ+層との間のＳＯＩ層にイオンを注入した際に前記電荷計測器により前記ｎ+層パッド電極に収集された電荷量を計測し、前記イオンの注入位置と収集電荷量の関係に基づき、前記ＳＯＩ層の上側界面の少数キャリアのライフタイムを算出することを特徴とする請求項１記載の少数キャリアのライフタイムの測定法。
【請求項４】
前記ＳＯＩ層と支持基板間の酸化膜中に前記ＳＯＩ層下面とゲート絶縁膜を介して接するゲート電極を形成した後、前記ＳＯＩ層にｐ+層とｎ+層を形成し、該ゲート電極に正の電圧を印加した状態において前記ｐ+層とｎ+層との間のＳＯＩ層にイオンを注入した際に前記電荷計測器により前記ｎ+層パッド電極に収集された電荷量を計測し、前記イオンの注入位置と収集電荷量の関係に基づき、前記ＳＯＩ層の下側界面の少数キャリアのライフタイムを算出することを特徴とする請求項１記載の少数キャリアのライフタイムの測定法。
【請求項５】
半導体装置の製造工程が、前記請求項１、２、３または４記載の方法により少数キャリアのライフタイムを測定する工程と、ライフタイムが設定値より短い半導体基板を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置における少数キャリアのライフタイムの測定技術に係り、特に絶縁膜上に単結晶シリコン層を積層させてなるＳＯＩ構造の半導体装置における少数キャリアのライフタイムの測定法に関するものである。
【０００２】
Silicon on Insulator構造（以下、ＳＯＩ構造と略称する）のＭＯＳＦＥＴは寄生容量が少ないことが特徴であるから消費電力が少なく、また、ＤＲＡＭに適用すると、ピット線容量が少なくなり、高速で動作させることが可能である。
【０００３】
しかし、ＳＯＩ構造には、埋め込み酸化膜とシリコン界面の少数キャリアのライフタイムが短いという問題がある。ライフタイムが短いと、ｐｎ接合の逆方向リーク電流が大きくなり、消費電力の増加や、ＤＲＡＭの電荷保持特性の劣化などの問題が生じる。
【０００４】
このため、ＳＯＩ構造では、少数キャリアのライフタイムを定量的にモニターすることが必要である。
以上のような状況から、ＳＯＩ層の少数キャリアのライフタイムを正確に測定することが可能な少数キャリアのライフタイムの測定法が要望されている。
【０００５】
【従来の技術】
従来のＳＯＩ層内に発生させた少数キャリアが再結合して消滅するまでの時間、即ち少数キャリアのライフタイムの測定は、一般に、ＳＯＩ層に波長が 800nm〜1,000nm の電磁波を照射して少数キャリアを励起し、この少数キャリアの濃度の経時変化を、ＳＯＩ層に照射したマイクロ波の反射強度を計測することにより行われている。
【０００６】
このようなマイクロ波を用いる少数キャリア濃度の測定については、例えば、 "Microwave Techniques in Measurement of Lifetime in Germanium",Journal of Applied Physics,Vol.30,N0.7,pp.1054-1060(1959) に記載されている。
【０００７】
【発明が解決しようとする課題】
以上説明した従来の少数キャリアのライフタイムの測定法においては、可視光をＳＯＩ層に照射すると、数十μm 程度の深さまで可視光が到達することが知られている。
【０００８】
ＳＯＩ層に可視光を照射した場合には、可視光がＳＯＩ層の支持基板に達し、この支持基板部分においても少数キャリアが励起されるため、ＳＯＩ層にのみ励起された少数キャリアのライフタイムを正確に測定することができないという課題があった。
【０００９】
本発明は以上のような状況から、簡単且つ容易にＳＯＩ層のみに励起された少数キャリアのライフタイムの測定を行うことが可能となる少数キャリアのライフタイムの測定法の提供を目的としたものである。
【００１０】
【課題を解決するための手段】
本発明の少数キャリアのライフタイムの測定法は、ｐ型のＳＯＩ層にｐ+層とｎ+層を形成し、このｐ+層とｎ+層とをそれぞれｐ+層パッド電極とｎ+パッド層電極と接続するメタル配線層を備えた半導体装置における少数キャリアのライフタイムの測定法において、このｎ+層パッド電極とアースの間に電荷計測器を設け、このｐ+層パッド電極をアースに接続し、このｐ+層とｎ+層との間のＳＯＩ層にイオンを注入した際にこの電荷計測器によりこのｎ+層パッド電極に収集された電荷量を計測し、このイオンの注入位置と収集電荷量の関係に基づき、このＳＯＩ層の少数キャリアのライフタイムを算出するように構成する。
【００１１】
即ち本発明においては図１に示すように、支持基板１の表面に絶縁膜２を形成し、この絶縁膜２の表面にｐ層からなるＳＯＩ層３を形成し、このＳＯＩ層３の表面にｐ+層４とｎ+層５を形成し、ｎ+層５とアースの間に電荷計測器８を設けて、このｐ+層４とｎ+層５との間のＳＯＩ層３にイオン７を注入すると、ＳＯＩ層３内及び支持基板１内に少数キャリアが励起されるが、ＳＯＩ層３と支持基板１との間に絶縁膜２が形成されているので、支持基板１に励起された少数キャリアは、この電荷計測器８の測定には影響を与えず、ＳＯＩ層３のみに励起された少数キャリアのライフタイムの測定を行うことが可能となる。
【００１２】
この場合、イオンの照射位置と拡散層、即ちｎ+層との距離と、この電荷計測器により収集した収集電荷量との関係は図２に示すようになり、この距離が大きくなればこの収集電荷量が減少するので、入射位置に対応する収集電荷量を測定し、図２において入射位置の線と収集電荷量の線との交点でライフタイムを見つけることにより、ＳＯＩ層３の少数キャリアのライフタイムの測定を行うことが可能となる。
【００１３】
【発明の実施の形態】
以下図３〜図９により本発明の第１〜第４の実施例について詳細に説明する。
図３は本発明による第１の実施例の断面図、図４は本発明による第１の実施例の平面図、図５は本発明による第２の実施例の断面図、図６は本発明による第２の実施例の平面図、図７は本発明による第３の実施例の断面図、図８は本発明による第３の実施例の平面図、図９は本発明による第４の実施例の断面図である。
【００１４】
本発明による第１の実施例においては、図３に示すようにｐ型シリコン層13に50μm の間隔でｐ+層４とｎ+層５を形成し、図４に示すようにｐ+層４とｐ+層パッド電極4aとをアルミニウムなどからなるメタル配線6aで接続し、ｎ+層５とｎ+層パッド電極5aとをアルミニウムなどからなるメタル配線6bで接続する。
【００１５】
そして、0.1 ｆＣの精度で電荷を計測することが可能な電荷計測器８をｎ+層パッド電極を介して図１に示すようにこのｎ+層５に接続する。
その後、図３に示すようにこのｎ+層５とｐ+層４の間に数ＭｅＶ程度に加速したイオン７を照射し、この電荷計測器８により収集電荷量を計測する。
【００１６】
イオンの照射位置の制御は、平行平板型のコンデンサにより数μm の精度で行うことが必要である。
そして、図２を用いて、イオンの入射位置の線と収集電荷量の線との交点でライフタイムを見つけることにより、ＳＯＩ層３の少数キャリアのライフタイムの測定を行うことが可能となる。
【００１７】
本発明による第２の実施例においては、図５に示すようにｐ型シリコン層13に50μm の間隔でｐ+層４とｎ+層５を形成し、図６に示すようにｐ+層４とｐ+層パッド電極4aとをアルミニウムなどからなるメタル配線6aで接続し、ｎ+層５とｎ+層パッド電極5aとをアルミニウムなどからなるメタル配線6bで接続する。
【００１８】
そして、0.1 ｆＣの精度で電荷を計測することが可能な電荷計測器８をｎ+層パッド電極を介して図１に示すようにこのｎ+層５に接続する。
この第２の実施例においては、メタル配線6a,6b を形成した後、図５に示すようにα線を遮蔽することができる膜厚30μm のポリイミド膜９を堆積し、このポリイミド膜９に図６に示すように２μm □のポリイミドホール9aを形成する。
【００１９】
そして、α線7bを放射するα線源7aをシリコン基板上に置くと、α線源7aから放射されるα線7bのエネルギーは約５ＭｅＶであるから、膜厚30μm のポリイミド膜９中でエネルギーが減衰し、ｐ型シリコン層13までは到達しない。このためポリイミドホール9aの部分のみにα線7bが入射する。
【００２０】
このポリイミドホール9aの位置と収集電荷量の関係から、第１の実施例の場合と同様に、少数キャリアのライフタイムの測定を行うことが可能となる。
この第２の実施例においては、α線7bの入射位置を決めるポリイミドホール9aをリソグラフィー技術を用いて形成するので、α線7bの入射位置の制御を安価に且つ簡単に行うことが可能である。
【００２１】
本発明による第３の実施例においては、図７に示すようにｐ型シリコン層13に50μm の間隔でｐ+層４とｎ+層５を形成する前に、ｐ型シリコン層13の表面にゲート酸化膜10b を介してゲート電極10を形成し、図８に示すようにｐ+層４とｐ+層パッド電極4aとをアルミニウムなどからなるメタル配線6aで接続し、ｎ+層５とｎ+層パッド電極5aとをアルミニウムなどからなるメタル配線6bで接続する。
【００２２】
そして、0.1 ｆＣの精度で電荷を計測することが可能な電荷計測器８をｎ+層パッド電極を介して図１に示すようにこのｎ+層５に接続する。
この第３の実施例においては、電荷計測器８により電荷量を収集する際には、ゲート電極10に正の電圧を印加するから、ｐ型シリコン層13に発生した電子は、ゲート電極10の直下の界面を流れるようになるので、第１の実施例や第２の実施例においてはｐ型シリコン層13の上側の界面と下側の界面のライフタイムを別々に測定出来なかったが、この第３の実施例ではｐ型シリコン層13の上側の界面のライフタイムの測定を行うことが可能となる。
【００２３】
本発明による第４の実施例においては、図９に示すように酸化膜12の形成工程中にゲート電極10を形成した後、ゲート酸化膜10b を介してｐ型シリコン層13を形成し、50μm の間隔でｐ+層４とｎ+層５を形成し、0.1 ｆＣの精度で電荷を計測することが可能な電荷計測器８をｎ+層パッド電極を介して図１に示すようにこのｎ+層５に接続する。
【００２４】
その後、図９に示すようにこのｎ+層５とｐ+層４の間に数ＭｅＶ程度に加速したイオン７を照射し、この電荷計測器８により収集電荷量を計測する。
【００２５】
イオンの照射位置の制御は、平行平板型のコンデンサにより数μm の精度で行うことが必要である。
この第４の実施例においても第３の実施例と同様に、電荷計測器８により電荷量を収集する際には、ゲート電極10に正の電圧を印加するから、ｐ型シリコン層13に発生した電子は、この場合はゲート電極10の直上の界面を流れるようになるので、第１の実施例や第２の実施例においてはｐ型シリコン層13の上側の界面と下側の界面のライフタイムを別々に測定出来なかったが、この第４の実施例ではｐ型シリコン層13の下側の界面のライフタイムの測定を行うことが可能となる。
【００２６】
本実施例では、ｎ+層パッド電極とアースの間に電荷計測器を設け、ｐ+層パッド電極をアースに接続し、このｐ+層とｎ+層との間のＳＯＩ層にイオンを注入した際にこの電荷計測器によりこのｎ+層パッド電極に収集された電荷量を計測し、このイオンの注入位置と収集電荷量の関係に基づき、このＳＯＩ層の少数キャリアのライフタイムを算出しているが、本実施例とは逆に電荷計測器をｐ+層パッド電極とアースの間に設け、ｎ+層パッド電極をアースに接続し、このｎ+層とｐ+層との間のＳＯＩ層にイオンを注入した際にこの電荷計測器によりこのｐ+層パッド電極に収集された電荷量を計測し、このイオンの注入位置と収集電荷量の関係に基づき、このＳＯＩ層の正孔の少数キャリアのライフタイムを算出することが可能となる。
【００２７】
【発明の効果】
以上の説明から明らかなように、本発明によれば極めて簡単な方法により支持基板の表面のＳＯＩ層に形成した少数キャリアのライフタイムの測定を、半導体装置の製造工程の途中において行うことが可能で、少数キャリアのライフタイムの短い半導体基板を工程の途中で除去することができる利点があり、著しい経済的及び、信頼性向上の効果が期待できる少数キャリアのライフタイムの測定法及び半導体装置の製造方法の提供が可能である。
【図面の簡単な説明】
【図１】  本発明の原理図
【図２】  ｎ+層とイオン入射位置との距離と電荷計測器により収集した収集電荷量との関係を示す図
【図３】  本発明による第１の実施例の断面図
【図４】  本発明による第１の実施例の平面図
【図５】  本発明による第２の実施例の断面図
【図６】  本発明による第２の実施例の平面図
【図７】  本発明による第３の実施例の断面図
【図８】  本発明による第３の実施例の平面図
【図９】  本発明による第４の実施例の断面図
【符号の説明】
１  支持基板
２  絶縁膜
３  ＳＯＩ層
４  ｐ+層
4a  ｐ+層パッド電極
５  ｎ+層
5a  ｎ+層パッド電極
6a  メタル配線
6b  メタル配線
７  イオン
7a  α線源
7b  α線
８  電荷計測器
９  ポリイミド膜
9a  ポリイミドホール
10  ゲート電極
10a ゲート電極のパッド電極
10b ゲート酸化膜
11  シリコン基板
12  酸化膜
13  ｐ型シリコン層
【図１】
0003661334.tif 000002
【図２】
0003661334.tif 000003
【図３】
0003661334.tif 000004
【図４】
0003661334.tif 000005
【図５】
0003661334.tif 000006
【図６】
0003661334.tif 000007
【図７】
0003661334.tif 000008
【図８】
0003661334.tif 000009
【図９】
0003661334.tif 000010