(57)【特許請求の範囲】
【請求項１】
ヘッダ部とペイロード部とからなるブロックデータの前記ヘッダ部にマッピングされるヘッダデータを生成するとともに、このヘッダデータの中に、このヘッダデータ自体の正誤性を判定するための冗長符号を付加するヘッダデータ生成手段と、
前記ヘッダデータ生成手段によって生成されたヘッダデータを受信し、受信した前記ヘッダデータに付加されている前記冗長符号を参照して、前記ヘッダデータの正誤性を判別する冗長検査手段と、
前記ヘッダデータ生成手段によって生成されたヘッダデータを前記ブロックデータのヘッダ部にマッピングするとともに、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときにエラー発生を示す信号を前記ブロックデータのヘッダ部にマッピングするヘッダデータマッピング手段と、
を備える伝送装置のユニット間インタフェース方式。
【請求項２】
前記ヘッダデータは、前記伝送装置が使用するクロック信号を識別するクロック識別情報を含み、
前記ヘッダマッピング手段は、エラー発生を示すエラー情報を出力するエラー情報発生部と、
前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記エラー情報発生部から出力されたエラー情報を、前記ヘッダデータに含まれるクロック識別情報の代わりにマッピングする情報マッピング部とを有する請求項１記載の伝送装置のユニット間インタフェース方式。
【請求項３】
前記ヘッダデータは、前記ブロックデータを保守するためのプロテクションスイッチ情報を含み、
前記ヘッダマッピング手段は、前記冗長検査手段によって前記ヘッダデータが正常であることが判定されたときに、前記正常なヘッダデータから前記プロテクションスイッチ情報を抽出して保持するプロテクションスイッチ情報保持部をさらに有し、
前記情報マッピング部は、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記プロテクションスイッチ情報保持部によって保持されているプロテクションスイッチ情報を、前記ヘッダデータに含まれるプロテクションスイッチ情報の代わりにマッピングする請求項２記載の伝送装置のユニット間インタフェース。
【請求項４】
前記冗長符号は、パリティチェック符号を含む請求項１記載の伝送装置のユニット間インタフェース方式。
【請求項５】
前記送信ヘッダ処理ユニットによって作成されるデータは二値信号であり、
前記冗長符号は、前記二値信号がとりうる二つの値のうちの一方の値を示す第１のストップビットと、前記二値信号がとりうる二つの値のうちの他方の値を示す第２のストップビットとを含む請求項１記載の伝送装置のユニット間インタフェース方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同期ネットワークに適用される伝送装置のユニット間インタフェース方式に関する。
【０００２】
【従来の技術】
最近では、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  ＮＥＴｗｏｒｋ）やＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）の標準化に従い、ＳＯＮＥＴやＳＤＨを適用する光通信網が開発されている。
【０００３】
ＳＯＮＥＴやＳＤＨを適用した光通信網に使用される光伝送装置は、例えば、ＳＤＨのＳＴＳ−１（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｐｏｒｔ  Ｓｉｇｎａｌ  ｌｅｖｅｌ  １）フレームのオーバヘッド部にマッピングされるオーバヘッド情報を生成するユニット、このユニットによって生成されたオーバヘッド情報をＳＴＳ−１フレームのオーバヘッド部にマッピングするユニット、ＳＴＳ−１フレームのペイロード部にＡＴＭ網からのＡＴＭセル等をマッピングするユニット、ＳＴＳ−１フレームを多重化するユニット、多重化されたＳＴＳ−１フレーム群（ＳＴＳ−Ｎ信号）を光信号ＯＣ−ｎ（Ｏｐｔｉｃａｌ  Ｃａｒｒｉｅｒ  ｌｅｖｅｌ  ｎ）に変換するユニット等から構成される。
【０００４】
ここで、ＳＴＳ−１フレームのペイロード部にＡＴＭセル等をマッピングするユニット（メイン信号処理ユニット）と、オーバヘッド情報を生成するユニット（送信オーバヘッド処理ユニット）と、オーバヘッド情報をＳＴＳ−１フレームにマッピングするユニット（オーバヘッド挿入ユニット）との具体例を図６に示す。
【０００５】
メイン信号処理ユニットは、ＳＴＳ−１フレームフォーマットのペイロード部に、ＡＴＭ網からのＡＴＭセルをマッピングするユニットである。このメイン信号処理ユニットによってＡＴＭセルをマッピングされたことによって生成されたＳＴＳ−１フレーム（このとき、オーバヘッド部のデータは無効である）は、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニットに入力される。
【０００６】
送信オーバヘッド処理ユニットは、信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）及び送信オーバヘッド処理部を備えている。
信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）は、送信オーバヘッド処理ユニットの状態を示すステータス信号を出力する。このステータス信号は、送信オーバヘッド処理ユニットが正常に動作しているときはＬｏｗレベルの信号になり、送信オーバヘッド処理ユニットに異常が発生したときにはＨｉｇｈレベルの信号になる。
【０００７】
上記の信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）から出力されたステータス信号は、ユニット間接続ケーブルＡを介してオーバヘッド挿入ユニットに入力される。
送信オーバヘッド処理部は、ＳＴＳ−１フレームのオーバヘッド部にマッピングするオーバヘッド情報を生成する。この送信オーバヘッド処理部によって生成されたオーバヘッド情報は、ユニット間接続ケーブルＢを介してオーバヘッド挿入ユニットに入力される。
【０００８】
オーバヘッド挿入ユニットは、Ｋ１Ｋ２検出部−１、Ｋ１Ｋ２検出部−２、オーバヘッド検出部、セレクタ、パターンジェネレータＰＧ、オーバヘッド挿入処理部を備えている。
【０００９】
パターンジェネレータＰＧは、タイミングパルスを発生する。このタイミングパルスは、メイン信号処理ユニットがＳＴＳ−１フレームを出力するタイミングと同期した信号である。
【００１０】
上記のパターンジェネレータＰＧによって発生されたタイミングパルスは、オーバヘッド挿入ユニットのオーバヘッド挿入処理部と、送信オーバヘッド処理ユニットの送信オーバヘッド処理部とに入力される。
【００１１】
この場合、オーバヘッド挿入ユニットのオーバヘッド挿入処理部は、パターンジェネレータＰＧからのタイミングパルスに従って、ＳＴＳ−１フレームのオーバヘッド部にオーバヘッド情報を書き込む。
【００１２】
また、送信オーバヘッド処理ユニットの送信オーバヘッド処理部は、タイミングパルスを受信すると、ＳＴＳ−１フレームにマッピングするオーバヘッド情報を出力する。
【００１３】
Ｋ１Ｋ２検出部−１は、イネーブル制御付のラッチ回路であり、送信オーバヘッド処理ユニットの信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号に従って動作する。信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号がＬｏｗレベルの信号（イネーブル信号）であるとき、Ｋ１Ｋ２検出部−１は、送信オーバヘッド処理部からのオーバヘッド情報に含まれるＫ１情報とＫ２情報とをラッチする。一方、信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるとき、Ｋ１Ｋ２検出部−１は、Ｋ１情報とＫ２情報とのラッチを行わず、元々記憶していたＫ１情報及びＫ２情報（前回のフレームにマッピングされたＫ１情報及びＫ２情報）を記憶し続ける。
【００１４】
上記のＫ１情報とＫ２情報とは、ＳＴＳ−１フレームのオーバヘッド部に含まれる情報であり、ＡＰＳ（Ａｕｔｏ  Ｐｒｏｔｅｃｔｉｏｎ  Ｓｗｉｔｃｈ）と呼ばれるプロテクションスイッチ情報である。このプロテクションスイッチ情報は、障害発生による現用系から予備系への切り換え、コマンドによる現用系から予備系への強制切り換え、コマンドによる予備系から現用系への復帰、障害復旧による予備系から現用系への復帰等を制御するために使用される情報である。
【００１５】
Ｋ１Ｋ２検出部−１によってラッチされたＫ１情報、Ｋ２情報は、セレクタに入力される。
また、Ｋ１Ｋ２検出部−２は、送信オーバヘッド処理部からのオーバヘッド情報に含まれるＫ１情報とＫ２情報とをラッチする。このＫ１Ｋ２検出部−２によってラッチされたＫ１情報とＫ２情報とは、セレクタに入力される。
【００１６】
オーバヘッド検出部は、送信オーバヘッド処理ユニットの送信オーバヘッド処理部からのオーバヘッド情報をラッチする。このオーバヘッド検出部によってラッチされたオーバヘッド情報は、オーバヘッド挿入処理部に入力される。
【００１７】
セレクタは、イネーブル制御付のセレクタであり、送信オーバヘッド処理ユニットの信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号に従って動作する。たとえば、信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号がＬｏｗレベルの信号（イネーブル信号）であるとき、Ｋ１Ｋ２検出部−２からのＫ１情報及びＫ２情報を入力する。
【００１８】
また、セレクタは、信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるとき、Ｋ１Ｋ２検出部−１からのＫ１情報及びＫ２情報（前回のフレームにマッピングされたＫ１情報及びＫ２情報）を入力する。
【００１９】
すなわち、信号生成部（Ｓｉｇｎａｌ  Ｇｅｎ）からのステータス信号がＨｉｇｈレベルの信号（ディセーブル信号）であるときは、送信オーバヘッド処理ユニットが異常状態にあり、その異常状態にある送信オーバヘッド処理ユニットから送信されたＫ１情報及びＫ２情報は信頼性のない情報になる。このため、前回までのフレームにマッピングされたＫ１情報及びＫ２情報を保持しておき、送信オーバヘッド処理ユニットが異常状態にあるときには保持していたＫ１情報及びＫ２情報を使用することにより、誤ったＫ１情報及びＫ２情報が送られないようにする。
【００２０】
このようにしてセレクタに入力されたＫ１情報及びＫ２情報は、セレクタからオーバヘッド挿入処理部へ送られる。
オーバヘッド挿入処理部は、メイン信号処理ユニットからのＳＴＳ−１フレームのオーバヘッド部に、オーバヘッド検出部からのオーバヘッド情報、及び、セレクタからのＫ１情報及びＫ２情報をマッピングして、ＳＴＳ−１フレームを完成させる。
【００２１】
このように、送信オーバヘッド処理ユニットからオーバヘッド挿入ユニットへステータス信号を送信することによって、光伝送装置を構成するユニット間のインタフェースが実現される。
【００２２】
【発明が解決しようとする課題】
ところで、光伝送装置の回線収容数が増大すると、送信オーバヘッド処理ユニットが増加するため、これらの送信オーバヘッド処理ユニットとオーバヘッド挿入ユニットとを接続する配線の数が膨大なものになり、オーバヘッド挿入ユニットの入出力ポートの増加や、ユニット間を接続する配線を実装したバックボードの多層化等を招く。この結果、所定の規模の光伝送装置が収容できる回線数が制限されるという問題がある。
【００２３】
そこで、本発明は、前記問題点に鑑みてなされたものであり、伝送装置を構成するユニット間のインタフェースをサポートする配線数を減少させて、多数の回線を収容することができる伝送装置を提供することを課題とする。
【００２４】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下のような手段を採用した。
本発明にかかる伝送装置のユニット間インタフェース方式は、ヘッダ部とペイロード部とからなるブロックデータの前記ヘッダ部にマッピングされるヘッダデータを生成するとともに、このヘッダデータの中に、このヘッダデータ自体の正誤性を判定するための冗長符号を付加するヘッダデータ生成手段と、このヘッダデータ生成手段によって生成されたヘッダデータを受信し、受信した前記ヘッダデータに付加されている前記冗長符号を参照して、前記ヘッダデータの正誤性を判別する冗長検査手段と、前記ヘッダデータ生成手段によって生成されたヘッダデータを前記ブロックデータのヘッダ部にマッピングするとともに、前記冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときにエラー発生を示す信号を前記ブロックデータのヘッダ部にマッピングするヘッダデータマッピング手段とを備える（請求項１に対応）。
【００２５】
ヘッダデータは、例えば、伝送装置が使用するクロック信号を識別するクロック識別情報を含むようにしてもよい。この場合、ヘッダマッピング手段は、エラー発生を示すエラー情報を出力するエラー情報発生部と、冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記エラー情報発生部から出力されるエラー情報を、前記ヘッダデータに含まれるクロック識別情報の代わりにマッピングする情報マッピング部を有するようにしてもよい（請求項２に対応）。
【００２６】
また、ヘッダデータは、例えば、ブロックデータを保守するためのプロテクションスイッチ情報を含むようにしてもよい。この場合、ヘッダマッピング手段は、上記のエラー情報発生部及び情報マッピング部に加え、冗長検査手段によって前記ヘッダデータが正常であることが判定されたときに前記正常なヘッダデータから前記プロテクションスイッチ情報を抽出して保持するプロテクションスイッチ情報保持部を有するようにしてもよい。この場合、情報マッピング部は、冗長検査手段によって前記ヘッダデータが誤りであることが判定されたときに、前記プロテクションスイッチ情報保持部によって保持されているプロテクションスイッチ情報を、前記ヘッダデータに含まれるプロテクションスイッチ情報の代わりにマッピングするようにしてもよい（請求項３に対応）。
【００２７】
冗長符号は、パリティチェック符号を含むようにしてもよい（請求項４に対応）。
また、ヘッダデータ生成手段によって生成されるヘッダデータが二値信号である場合は、冗長符号は、前記二値信号がとりうる二つの値のうちの一方の値を示す第１のストップビットと、前記二値信号がとりうる二つの値のうちの他方の値を示す第２のストップビットとを含むようにしてもよい（請求項５に対応）。
【００２８】
以下、本発明の作用について述べる。
ヘッダデータ生成手段は、ブロックデータのヘッダ部にマッピングされるヘッダデータを生成する。さらに、ヘッダデータ生成手段は、生成したヘッダデータの中に、前記ヘッダデータ自体の正誤性を判定するための冗長符号を付加する。
【００２９】
冗長符号が付加されたヘッダデータは、冗長検査手段とヘッダデータマッピング手段とに入力される。
冗長検査手段は、入力されたヘッダデータから冗長符号を抽出し、前記ヘッダデータの正誤性を判定する。
【００３０】
冗長検査手段によって前記ヘッダデータが正常であることが判定された場合は、ヘッダデータマッピング手段は、入力されたヘッダデータを、ブロックデータのヘッダ部にマッピングする。
【００３１】
一方、冗長手段によって前記ヘッダデータが誤りであることが判定された場合は、ヘッダデータマッピング手段は、誤りのヘッダデータと、エラー発生を示す信号とをブロックデータのヘッダ部にマッピングする。
【００３２】
【発明の実施の形態】
以下、本発明にかかる伝送装置のユニット間インタフェース方式の実施の形態について図面に基づいて説明する。
【００３３】
図１は、本発明にかかる伝送装置のユニット間インタフェース方式を適用する光伝送装置の概略構成を示す図である。
光伝送装置は、オーバヘッド挿入ユニット１、メイン信号処理ユニット２、及び、送信オーバヘッド処理ユニット３を備えている。
【００３４】
上記のオーバヘッド挿入ユニット１とメイン信号処理ユニット２とは、ユニット間接続ケーブルＣによって接続される。
また、上記のオーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３とは、ユニット間接続ケーブルＡ及びクロック送信線Ｄによって接続される。
【００３５】
以下、上記の各ユニットの構成について説明する。
（メイン信号処理ユニット２）
メイン信号処理ユニット２は、ＡＴＭ網からのＡＴＭセルを受信して、受信したＡＴＭセルをＳＴＳ−１フレームフォーマットのペイロード部にマッピングする。
【００３６】
ＡＴＭセルがマッピングされたことによって生成されたＳＴＳ−１フレーム（オーバヘッド部に無効データがマッピングされたＳＴＳ−１フレーム）は、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニットに入力される。
【００３７】
（送信オーバヘッド処理ユニット３）
送信オーバヘッド処理ユニット３は、本発明にかかるヘッダデータ生成手段の一例である。この送信オーバヘッド処理ユニット３は、ＳＴＳ−１フレームのオーバヘッド部にマッピングされるオーバヘッド情報（ヘッダ情報）を生成するとともに、このオーバヘッド情報のなかにオーバヘッド情報自体の正誤性を判定するための冗長符号を付加する送信オーバヘッド処理部３ａを備えている。
【００３８】
この送信オーバヘッド処理部３ａによって作成されるオーバヘッド情報は、オーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３との間で取り決められたプロトコルに従った形式の情報であり、その一例を図２に示す。
【００３９】
図２（ａ）に示す例では、送信オーバヘッド処理部３ａによって作成されるオーバヘッド情報は、２４３０ビットのデータからなる。このうち、先頭の２５６バイト（２０４８ビット）は、３２バイト毎に８個の領域（領域Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ）に分割されている。
【００４０】
上記の８個の領域（領域Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ）のうちの先頭の領域Ａは、１６バイト毎に２つのブロック（ＢＬＯＣＫ  ▲１▼、ＢＬＯＣＫ  ▲２▼）に分割される。
図２（ｂ）に示すように、２つのブロックのうちの先頭ブロック（ＢＬＯＣＫ  ▲１▼）の９バイト目と１０バイト目には、光伝送路の現用系と予備系とを選択するためのプロテクションスイッチ情報「Ｋ１＃１」と「Ｋ２＃１」とが格納される。これらの情報「Ｋ１＃１」、「Ｋ２＃１」は、本発明にかかるプロテクション情報の一例であり、図３に示すＳＴＳ−１フレームのオーバヘッド部に含まれるＡＰＳ（Ａｕｔｏ  Ｐｒｏｔｅｃｔｉｏｎ  Ｓｗｉｔｃｈ）情報として使用される。
【００４１】
上記の情報「Ｋ１＃１」，「Ｋ２＃１」のうち情報「Ｋ１＃１」はＳＴＳ−１フレームの領域Ｋ１にマッピングされ、情報「Ｋ２＃１」はＳＴＳ−１フレームの領域Ｋ２にマッピングされる。
【００４２】
また、２つのブロックのうちの後側のブロック（ＢＬＯＣＫ  ▲２▼）の５バイト目には、光伝送装置が使用するクロックを識別する情報「Ｓ１＃１」（Ｓｙｎｃ  Ｓｔａｔｕｓ）が格納される。この情報「Ｓ１＃１」は、本発明にかかるクロック識別情報の一例であり、図３に示すＳＴＳ−１フレームのオーバヘッド部に含まれるＳｙｎｃＳｔａｔｕｓ情報として使用される。
【００４３】
上記の情報「Ｓ１＃１」は、ＳＴＳ−１フレームの領域Ｓ１にマッピングされる。
さらに、後側のブロック（ＢＬＯＣＫ  ▲２▼）の９バイト目には、情報「Ｂ」が格納される。この情報「Ｂ」は、パリティビットとストップビットとを含み、本発明にかかる冗長符号に対応する。
【００４４】
上記の情報「Ｂ」は、例えば、図４に示すように、１ビット目（オーバヘッド情報の先頭から１９３ビット目）にパリティビット（ＰＡＲＩＴＹ  ＢＩＴ）を含み、２ビット目（オーバヘッド情報の先頭から１９４ビット目）と３ビット目（オーバヘッド情報の先頭から１９５ビット目）とにストップビット（０−ＳＴＯＲ  ＢＩＴ，  １−ＳＴＯＰ  ＢＩＴ）を含んでいる。
【００４５】
上記の２つのストップビット（０−ＳＴＯＲ  ＢＩＴ，  １−ＳＴＯＰ  ＢＩＴ）のうち、２ビット目のストップビット（図中の「０−ＳＴＯＰ  ＢＩＴ」）には、信号値「０」が格納される。
【００４６】
また、上記の２つのストップビット（０−ＳＴＯＲ  ＢＩＴ，  １−ＳＴＯＰ  ＢＩＴ）のうち、３ビット目のストップビット（図中の「１−ＳＴＯＰ  ＢＩＴ」）には、信号値「１」が格納される。
【００４７】
（オーバヘッド挿入ユニット１）
オーバヘッド挿入ユニット１は、本発明にかかるヘッダ挿入ユニットの一例であり、パリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、Ｄｕｓ  Ｃｏｄｅ発生部１ｄ、セレクタ１ｅ、オーバヘッド挿入処理部１ｆ、パターンジェネレータＰＧ，及び、パターンジェネレータＰＧ−２を備えている。
【００４８】
（パリティビット／ストップビットチェック回路１ａ）
パリティビット／ストップビットチェック回路１ａは、本発明にかかる冗長検査手段の一例である。
【００４９】
パリティビット／ストップビットチェック回路１ａは、送信オーバヘッド処理ユニット３からのオーバヘッド情報に含まれるパリティビットとストップビットとを参照してオーバヘッド情報の正誤性を判定する。そして、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が正常であることを判定するとイネーブル信号（信号値「１」）を出力し、オーバヘッド情報が誤りであることを判定するとディセーブル信号（信号値「０」）を出力する。
【００５０】
例えば、パリティビット／ストップビットチェック回路１ａは、前述の図２に示したオーバヘッド情報の「ＢＬＯＣＫ  ▲１▼」の先頭ビットから「ＢＬＯＣＫ  ▲２▼」の９バイト目の情報「Ｂ」の先頭ビット（パリティビット）までの１９３ビットに含まれる信号値「１」の個数をカウントし、カウントした「１」の個数が偶数であるか、もしくは、奇数であるかを判別する。
【００５１】
ここで、パリティチェックビット（ＰＡＲＩＴＹ  ＣＨＥＣＫ  ＢＩＴ）が偶数パリティチェック符号として使用されている場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が偶数であれば、オーバヘッド情報が正常であることを判定し、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が奇数であれば、オーバヘッド情報が誤りであることを判定する。
【００５２】
また、パリティチェックビット（ＰＡＲＩＴＹ  ＣＨＥＣＫ  ＢＩＴ）が奇数パリティチェック符号として使用されている場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が奇数であれば、オーバヘッド情報が正常であることを判定し、オーバヘッド情報の先頭ビットから１９３ビット目までに含まれる信号値「１」の個数が偶数であれば、オーバヘッド情報が誤りであることを判定する。
【００５３】
さらに、パリティビット／ストップビットチェック回路１ａは、「ＢＬＯＣＫ  ▲２▼」の情報「Ｂ」の「０−ＳＴＯＰ  ＢＩＴ」と「１−ＳＴＯＰ  ＢＩＴ」とを参照して、オーバヘッド情報の正誤性を判定する。
【００５４】
例えば、送信オーバヘッド処理ユニット３が光伝送装置に実装されていない場合等には、オーバヘッド挿入ユニット１に入力されるデータの信号値は、全て「１」（プルアップ）もしくは全て「０」（プルダウン）になる。この場合、パリティビット／ストップビットチェック回路１ａは、「０−ＳＴＯＰ  ＢＩＴ≠０」もしくは「１−ＳＴＯＰ  ＢＩＴ≠１」であることを判別して、オーバヘッド情報が誤りであることを判定する。
【００５５】
このようにパリティビット／ストップビットチェック回路１ａは、パリティビットとストップビットとを用いてオーバヘッド情報の正誤性を判定し、オーバヘッド情報が正常であることを判定すると（パリティチェックが正常、且つ、ストップビットが正常値であることを判定すると）、イネーブル信号（信号値「１」）を出力する。一方、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が誤りであることを判定すると（パリティチェックがエラー、もしくは、ストップビットが誤りであることを判定すると）、ディセーブル信号（信号値「０」）を出力する。
【００５６】
パリティビット／ストップビットチェック回路１ａから出力されたイネーブル信号またはディセーブル信号は、オーバヘッド挿入ユニット１のＫ１Ｋ２ラッチ回路、及び、セレクタ１ｅに入力される。
【００５７】
（Ｓ１ラッチ回路１ｂ）
Ｓ１ラッチ回路１ｂは、送信オーバヘッド処理ユニット３からのオーバヘッド情報を一時的に記憶するバッファを有し、このバッファに記憶されたオーバヘッド情報のなかから情報「Ｓ１＃１」をラッチし、ラッチした情報「Ｓ１＃１」を出力する。
【００５８】
このＳ１ラッチ回路１ｂから出力された情報「Ｓ１＃１」は、セレクタ１ｅに入力される。
（Ｋ１Ｋ２ラッチ回路１ｃ）
Ｋ１Ｋ２ラッチ回路１ｃは、本発明にかかるプロテクションスイッチ情報保持部の一例である。
【００５９】
Ｋ１Ｋ２ラッチ回路１ｃは、送信オーバヘッド処理ユニット３からのオーバヘッド情報を一時的に記憶するバッファを有し、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）を入力したときに限り前記バッファに記憶されているオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチし、ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を出力する。
【００６０】
このＫ１Ｋ２ラッチ回路１ｃから出力された情報「Ｋ１＃１」，「Ｋ２＃１」は、オーバヘッド挿入処理部１ｆに入力される。
また、Ｋ１Ｋ２ラッチ回路１ｃは、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号値「０」）を入力した場合は、送信オーバヘッド処理ユニットからのオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチせず、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を継続して出力する。
【００６１】
（Ｄｕｓ  Ｃｏｄｅ発生部１ｄ）
Ｄｕｓ  Ｃｏｄｅ発生部１ｄは、本発明にかかるエラー発生を示す情報として、情報「Ｓ１＃１」が無効であることを示す情報「Ｄｕｓ  Ｃｏｄｅ（Ｄｏｎ’ｔ  Ｕｓｅ  Ｓｙｎｃ  Ｃｏｄｅ）」を出力する。このＤｕｓ  Ｃｏｄｅ発生部１ｄから出力された「Ｄｕｓ  Ｃｏｄｅ」は、セレクタ１ｅに入力される。
【００６２】
（セレクタ１ｅ）
セレクタ１ｅは、上記のＳ１ラッチ回路１ｂ及びＤｕｓ  Ｃｏｄｅ発生部１ｄと併せて、本発明にかかるエラー情報発生部の機能を実現する。
【００６３】
セレクタ１ｅは、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）を入力した場合は、Ｓ１ラッチ回路１ｂから出力される情報「Ｓ１＃１」を選択する。また、セレクタ１ｅは、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号値「０」）を入力した場合は、Ｄｕｓ  Ｃｏｄｅ発生部１ｄから出力される情報「Ｄｕｓ  Ｃｏｄｅ」を選択する。
【００６４】
セレクタ１ｅによって選択された情報（「Ｓ１＃１」もしくは「Ｄｕｓ  Ｃｏｄｅ」）は、オーバヘッド挿入処理部１ｆに入力される。
（オーバヘッド挿入処理部１ｆ）
オーバヘッド挿入処理部１ｆは、本発明にかかる情報マッピング部の一例である。
【００６５】
このオーバヘッド挿入処理部１ｆには、メイン信号処理ユニット２からのＳＴＳ−１フレームと、送信オーバヘッド処理ユニット３からのオーバヘッド情報と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは「Ｄｕｓ  Ｃｏｄｅ」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」とが入力される。
【００６６】
オーバヘッド挿入処理部１ｆは、送信オーバヘッド処理部３ａからのオーバヘッド情報をＳＴＳ−１プロトコルに対応する形式に変換する。そして、オーバヘッド挿入処理部１ｆは、変換したオーバヘッド情報と、セレクタ１ｅからの情報（「Ｓ１＃１」もしくは「Ｄｕｓ  Ｃｏｄｅ」）と、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニット２からのＳＴＳ−１フレームのオーバヘッド部にマッピングして、ＳＴＳ−１フレームを完成させる。
【００６７】
このとき、Ｋ１Ｋ２ラッチ回路２からの情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅからの情報とは、送信オーバヘッド処理ユニット３からのオーバヘッド情報に含まれる情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」に優先してマッピングされるものとする。
【００６８】
（パターンジェネレータＰＧ）
パターンジェネレータＰＧは、メイン信号処理ユニット２がＳＴＳ−１フレームを生成するタイミングに同期してタイミングパルスを発生する。
【００６９】
ところで、本実施の形態にかかるオーバヘッド挿入ユニット１では、Ｓ１ラッチ回路１ｂが情報「Ｓ１＃１」をラッチし、Ｋ１Ｋ２ラッチ回路１ｃが情報「Ｋ１＃１」，「Ｋ２＃１」をラッチするタイミングは、パリティビット／ストップビットチェック回路１ａからのイネーブル信号が入力された後になる。
【００７０】
一方、オーバヘッド挿入処理部１ｆは、メイン信号処理ユニット２からのＳＴＳ−１フレームと、送信オーバヘッド処理ユニット３からのオーバヘッド情報とを入力した時点で情報「Ｓ１＃１」、情報「Ｋ１＃１」，「Ｋ２＃１」のマッピングを行うことになる。
【００７１】
このため、パターンジェネレータＰＧが発生するタイミングパルスに同期して（すなわち、メイン信号処理ユニット２がＳＴＳ−１フレームを生成するタイミングに同期して）送信オーバヘッド処理ユニット３が動作を開始するようにすると、オーバヘッド挿入処理部１ｆがマッピング処理を行う時点で、Ｓ１ラッチ回路１ｂとＫ１Ｋ２ラッチ回路１ｃとが、今回のオーバヘッド情報が正常であるにもかかわらず前回のＳＴＳ−１フレーム用の情報「Ｓ１＃１」及び情報「Ｋ１＃１」，「Ｋ２＃１」を出力している虞がある。
【００７２】
そこで、本実施の形態では、パターンジェネレータＰＧに先だって、送信オーバヘッド処理ユニット３に対するタイミングパルスを発生するパターンジェネレータＰＧ−２を設けるようにしている。
【００７３】
パターンジェネレータＰＧのタイミングパルス発生時期とパターンジェネレータＰＧ−２のタイミングパルス発生時期は、例えば、図５に示すように、メイン信号処理ユニット２がＳＴＳ−１フレームの作成を開始した時点からオーバヘッド挿入処理部１ｆにＳＴＳ−１フレームが入力される時点までに要する時間Ｔ１と、送信オーバヘッド処理ユニット３がオーバヘッド情報を出力してからパリティビット／ストップビットチェック回路１ａがイネーブル信号を出力するまでに要する時間Ｔ２との差分Ｔ３によって決定することができる。
【００７４】
すなわち、パターンジェネレータＰＧ−２がタイミングパルスを発生した時点から時間Ｔ３経過後にパターンジェネレータＰＧがタイミングパルスを発生するようにすれば、オーバヘッド挿入処理部１ｆには、メイン信号処理ユニット２からのＳＴＳ−１フレームが入力されるのと略同時に、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅからの「Ｓ１＃１」とが入力されることになる。
【００７５】
（本実施の形態の作用・効果）
以下、本実施の形態にかかるオーバヘッド挿入ユニット１、メイン信号処理ユニット２、送信オーバヘッド処理ユニット３の動作について述べる。
【００７６】
（１）メイン信号処理ユニット２
メイン信号処理ユニット２は、オーバヘッド挿入ユニット１のパターンジェネレータＰＧのタイミングパルスに同期して動作する。そして、メイン信号処理ユニット２は、ＡＴＭ網からのＡＴＭセルをＳＴＳ−１フレームフォーマットのペイロード部にマッピングする。
【００７７】
メイン信号処理ユニット２によってＡＴＭセルをマッピングされたことによって生成されたＳＴＳ−１フレームは、ユニット間接続ケーブルＣを介してオーバヘッド挿入ユニット１に入力される。
【００７８】
（２）送信オーバヘッド処理ユニット３
送信オーバヘッド処理ユニット３は、オーバヘッド挿入ユニット１のパターンジェネレータＰＧ−２からのタイミングパルスを受信すると、送信オーバヘッド処理部３ａによって作成されたオーバヘッド情報を出力する。
【００７９】
この場合、パターンジェネレータＰＧ−２は、パターンジェネレータＰＧよりも先にタイミングパルスを出力するので、送信オーバヘッド処理ユニット３がオーバヘッド情報を出力するタイミングは、メイン信号処理ユニット２がＡＴＭセルをＳＴＳ−１フレームフォーマットにマッピングするタイミングよりも早い時期になる。
【００８０】
オーバヘッド処理ユニット３から出力されたオーバヘッド情報は、ユニット間接続ケーブルＡを介してオーバヘッド挿入ユニット１に入力される。
（３）オーバヘッド挿入ユニット１
オーバヘッド挿入ユニット１では、パターンジェネレータＰＧ−２がパターンジェネレータＰＧに先だってタイミングパルスを出力する。
【００８１】
パターンジェネレータＰＧ−２から出力されたタイミングパルスは、オーバヘッド挿入ユニット１のパリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、送信オーバヘッド処理ユニット３に入力される。
【００８２】
このとき、送信オーバヘッド処理ユニット３は、上記（２）で述べたように、パターンジェネレータＰＧ−２からのタイミングパルスに同期してオーバヘッド情報を出力する。
【００８３】
送信オーバヘッド処理ユニット３からのオーバヘッド情報は、オーバヘッド挿入ユニット１のパリティビット／ストップビットチェック回路１ａ、Ｓ１ラッチ回路１ｂ、Ｋ１Ｋ２ラッチ回路１ｃ、及び、オーバヘッド挿入処理部１ｆに入力される。
【００８４】
送信オーバヘッド処理ユニット３からのオーバヘッド情報を受信したオーバヘッド挿入処理部１ｆは、入力したオーバヘッド情報をＳＴＳ−１プロトコルに対応する形式に変換し、メイン信号処理ユニット２からのＳＴＳ−１フレーム、セレクタ１ｅからの情報「Ｓ１＃１」、及び、Ｋ１Ｋ２ラッチ回路１ｃからの情報「Ｋ１＃１」，「Ｋ２＃１」を待機する。
【００８５】
オーバヘッド情報を入力したパリティビット／ストップビットチェック回路１ａは、入力したオーバヘッド情報の先頭ビットから１９３ビット目のパリティビットまでに含まれる信号値「１」の個数をカウントし、カウントした「１」の個数が偶数であるか、もしくは、奇数であるかを判別することによりパリティチェックを行う。
【００８６】
さらに、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報の１９４ビット目の「０−ＳＴＯＰ  ＢＩＴ」の信号値が「０」であるか否か、及び、オーバヘッド情報の１９５ビット目の「１−ＳＴＯＰ  ＢＩＴ」の信号値が「１」であるか否かを判別する。
【００８７】
このようにして、パリティチェックとストップビットの正誤性を判定した結果、パリティチェックが正常であり、且つ、ストップビットが正常である場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が正常であることを判定し、イネーブル信号（信号「１」）を出力する。
【００８８】
また、パリティチェックがエラーであり、もしくは、ストップビットが誤りである場合は、パリティビット／ストップビットチェック回路１ａは、オーバヘッド情報が誤りであることを判定し、ディセーブル信号（信号「０」）を出力する。
【００８９】
以下、オーバヘッド挿入ユニット１の動作について、パリティビット／ストップビットチェック回路１ａがイネーブル信号を出力した場合と、ディセーブル信号を出力した場合とに分けて説明する。
【００９０】
パリティビット／ストップビットチェック回路１ａがイネーブル信号を出力した場合
パリティビット／ストップビットチェック回路１ａから出力されたイネーブル信号（信号値「１」）は、Ｋ１Ｋ２ラッチ回路１ｃとセレクタ１ｅとに入力される。
【００９１】
イネーブル信号（信号値「１」）が入力されたＫ１Ｋ２ラッチ回路１ｃは、バッファに記憶していたオーバヘッド情報の９バイト目に格納されている情報「Ｋ１＃１」と、１０バイト目に格納されている情報「Ｋ２＃１」とラッチする。このとき、Ｋ１Ｋ２ラッチ回路１ｃは、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を消去して、今回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」をラッチすることになる。そして、Ｋ１Ｋ２ラッチ回路１ｃは、ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を出力する。
【００９２】
また、パリティビット／ストップビットチェック回路１ａからのイネーブル信号（信号値「１」）が入力されたセレクタ１ｅは、Ｓ１ラッチ回路１ｂから出力される情報「Ｓ１＃１」を選択することになる。この情報「Ｓ１＃１」は、Ｓ１ラッチ回路１ｂが送信オーバヘッド処理ユニット３からのオーバヘッド情報を入力したときにラッチした情報「Ｓ１＃１」である。
【００９３】
上記のＫ１Ｋ２ラッチ回路１ｃから出力された情報「Ｋ１＃１」，「Ｋ２＃１」と、セレクタ１ｅから出力された情報「Ｓ１＃１」とは、オーバヘッド挿入処理部１ｆに入力される。
【００９４】
このとき、オーバヘッド挿入処理部１ｆには、上記の情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」と略同時に、メイン信号処理ユニット２からのＳＴＳ−１フレームトが入力される。そして、オーバヘッド挿入処理部１ｆは、上記の情報「Ｋ１＃１」，「Ｋ２＃１」、「Ｓ１＃１」と、ＳＴＳ−１プロトコルに対応する形式に変換されたオーバヘッド情報とを、メイン信号処理ユニット２からのＳＴＳ−１フレームのオーバヘッド部にマッピングする。
【００９５】
（パリティビット／ストップビットチェック回路１ａがディセーブル信号を出力した場合）
パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号「０」）が入力されたＫ１Ｋ２ラッチ回路１ｃは、バッファに記憶しているオーバヘッド情報のなかから情報「Ｋ１＃１」，「Ｋ２＃１」をラッチせず、前回ラッチした情報「Ｋ１＃１」，「Ｋ２＃１」を継続して出力する。
【００９６】
また、パリティビット／ストップビットチェック回路１ａからのディセーブル信号（信号「０」）を入力したセレクタ１ｅは、Ｄｕｓ  Ｃｏｄｅ発生部１ｄから発生された「Ｄｕｓ  Ｃｏｄｅ」を選択する。
【００９７】
この結果、オーバヘッド挿入処理部１ｆは、セレクタ１ｅによって選択された「Ｄｕｓ  Ｃｏｄｅ」と、Ｋ１Ｋ２ラッチ回路１ｃから出力される前回の情報「Ｋ１＃１」，「Ｋ２＃１」とを、メイン信号処理ユニット２からのＳＴＳ−１フレームにマッピングすることになる。
【００９８】
以上説明した本実施の形態によれば、オーバヘッド挿入ユニット１と送信オーバヘッド処理ユニット３とのインタフェースをサポートする配線は、ユニット間接続ケーブルＡとクロック送信線Ｄとの二本で足りるので、光伝送装置の回線収容数が増大しても、オーバヘッド挿入ユニット１の入出力ポートの増加や、ユニットを装填するバックボードの多層化等を防止することができる。
【００９９】
さらに、本実施の形態では、２つのパターンジェネレータＰＧ、ＰＧ−２を設け、これら２つのパターンジェネレータＰＧ、ＰＧ−２がタイミングパルスを発生する時期に時間差を設けることにより、遅延なく情報「Ｋ１＃１」，「Ｋ２＃１」を取り出すことができる。
また、本実施の形態によれば、オーバヘッド情報に誤ったパリティビットを付加することによって、オーバヘッド挿入ユニット１の試験を行うこともできる。
【０１００】
【発明の効果】
本発明にかかる伝送装置のユニット間インタフェース方式は、伝送装置を構成するユニット間で受け渡しされるヘッダデータに冗長符号を付加することによって、ヘッダデータの誤り、ヘッダデータの送信元のユニットの障害発生、もしくは、ユニット間を接続する配線の異常等を判定することができ、ユニット間のインタフェースをサポートする配線数を少なくすることができる。
【０１０１】
従って、本発明によれば、伝送装置の回線収容数が増大しても、伝送装置を構成するユニット間を接続する配線の数を最小限に抑えることができ、これらの配線を実装するバックボードの多層化や、ユニットに設けられる入出力ポートの増加を防止することができる。
【図面の簡単な説明】
【図１】本実施の形態にかかる光伝送装置の構成を示す図
【図２】送信オーバヘッド処理部３ａから出力されるオーバヘッド情報の具体例を示す図
【図３】ＳＴＳ−１フレームのヘッダ部の構成を示す図
【図４】オーバヘッド情報に含まれる領域Ｂの具体例を示す図
【図５】パターンジェネレータＰＧとパターンジェネレータＰＧ２との出力タイミングを示す図
【図６】従来の光伝送装置の構成を示す図
【符号の説明】
１・・・オーバヘッド挿入ユニット
１ａ・・・パリティビット／ストップビットチェック回路
１ｂ・・・Ｓ１ラッチ回路
１ｃ・・・Ｋ１Ｋ２ラッチ回路
１ｄ・・・Ｄｕｓ  Ｃｏｄｅ  発生部
１ｅ・・・セレクタ
１ｆ・・・オーバヘッド挿入処理部
ＰＧ・・・パターンジェネレータ
ＰＧ−２・・パターンジェネレータ
２・・・メイン信号処理ユニット
３・・・送信オーバヘッド処理ユニット
３ａ・・・送信オーバヘッド処理部
【図１】
0003616695.tif 000002
【図２】
0003616695.tif 000003
【図３】
0003616695.tif 000004
【図４】
0003616695.tif 000005
【図５】
0003616695.tif 000006
【図６】
0003616695.tif 000007