(57)【特許請求の範囲】
【請求項１】
フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに従って、各々メモリを備えた複数の画素を駆動する電気光学装置の駆動方法であって、
１フィールドを分割した複数のサブフィールドの各々において、
各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成して各画素のメモリに書込み、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、各画素に対して当該データ信号に応じた電圧の印加を行い、
各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に、画素をオン状態にする電圧または画素をオフ状態にする電圧のいずれかを各画素に対して印加すること
を特徴とする電気光学装置の駆動方法。
【請求項２】
フィールド毎に１画面分の各画素の階調データを受け取り、当該階調データに従って、各々メモリを備えた複数の画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号についてデータ線を介して各画素内のメモリに書込むべく各データ線に供給するデータ線駆動回路と、
前記複数のサブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ線を介して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記各画素のメモリに書込まれたデータ信号に応じて画素がオン状態またはオフ状態となるように、各画素に印加される電圧を制御する電圧制御回路と、
を具備し、
前記電圧制御回路は、各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に画素がオン状態またはオフ状態となるように、各画素に印加される電圧を制御する
ことを特徴とする電気光学装置の駆動回路。
【請求項３】
複数の走査線と複数のデータ線との各交差に対応して配設され、各々メモリを備えた複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、各画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号についてデータ線を介して各画素内のメモリに書込むべく各データ線に供給するデータ線駆動回路と、
前記サブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ線を介して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記各画素のメモリに書込まれたデータ信号に応じて画素がオン状態またはオフ状態となるように、各画素に印加される電圧を制御する電圧制御回路と、
を具備し、
前記電圧制御回路は、各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に画素がオン状態またはオフ状態となるように、各画素に印加される電圧を制御する
することを特徴とする電気光学装置。
【請求項４】
複数の走査線と複数のデータ線との各交差に対応して配設された複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、画素をオン状態にする電圧またはオフ状態にする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、当該データ信号について各データ線を介して供給するデータ線駆動回路と、
を具備し、
前記各画素は、
画素電極と、
前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記複数のサブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記メモリに書込まれたデータ信号に応じて２種類の電圧の一方を選択して前記画素電極に印加する選択回路と、
を有し、
前記選択回路は、各サブフィールドにおけるデータ転送期間の間、前記メモリに書込まれたデータ信号とは無関係に２種類の電圧の一方を選択して前記画素電極に印加することを特徴とする電気光学装置。
【請求項５】
請求項３または４に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅変調により階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に変わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することとなる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、第１の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従って、各々メモリを備えた複数の画素のオンオフ駆動を行う電気光学装置の駆動方法であって、
１フィールドを分割した複数のサブフィールドの各々において、
各画素をオンにする電圧またはオフにする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成して各画素のメモリに書込み、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、各画素に対して当該データ信号に応じた電圧の印加を行うこと
を特徴とする電気光学装置の駆動方法を提供するものである。
【０００８】
この発明によれば、１フィールドにおいて、画素をオン（またはオフ）にする電圧の印加時間が、当該画素の階調に応じてパルス幅変調される結果、実効値制御による階調表示が行われることとなる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として、２値信号（すなわち、ＨレベルかＬレベルかしか取り得ないディジタル信号）を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な階調表示が可能となる。
【０００９】
なお、本発明において、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味合いで用いている。
【００１０】
また、この発明によれば、少なくともデータ転送期間が経過した後に、画素内のメモリに書込まれたデータ信号に応じて画素をオンにする電圧または画素をオフにする電圧のいずれかを各画素に印加するようになっている。このため、データ信号に応じて画素をオンオフ駆動する期間を、データ転送期間の長さとは無関係に設定できるから、高階調の画像表示が可能となる。
【００１１】
なお、本発明において、データ転送期間とは、前記データ信号のいずれかの画素への書込みが開始されてから各データ信号が１画面分の全画素のメモリに対して書込まれるまでの期間を意味する。
【００１２】
この第１の発明の一態様において、各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に、画素をオンにする電圧または画素をオフにする電圧のいずれかを各画素に対して印加する。
【００１３】
第２の発明は、フィールド毎に１画面分の各画素の階調データを受け取り、これらの階調データに従って、複数のデータ線と複数の走査線との各交差に対応して配設され、各々メモリを備えた複数の画素を駆動する電気光学装置の駆動回路であって、
１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記複数のサブフィールドの各々において、画素をオンにする電圧またはオフにする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、前記走査信号が供給される間、当該データ信号を各画素内のメモリに書込むべく各データ線に供給するデータ線駆動回路と、
前記複数のサブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記各画素のメモリに書込まれたデータ信号に応じて画素がオンオフ駆動されるように、各画素に印加される電圧を制御する電圧制御回路と
を具備することを特徴とする電気光学装置の駆動回路を提供するものである。
【００１４】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現したものであり、上記第１の発明と同様な効果を奏する。
【００１５】
この第２の発明の一態様において、前記電圧制御回路は、各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に画素がオンまたはオフとなるように、各画素に印加される電圧を制御する。
【００１６】
第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設され、各々メモリを備えた複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記複数のサブフィールドの各々において、画素をオンにする電圧またはオフにする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、前記走査信号が供給される間、当該データ信号を各画素内のメモリに書込むべく各データ線に供給するデータ線駆動回路と、
前記サブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記各画素のメモリに書込まれたデータ信号に応じて画素がオンオフ駆動されるように、各画素に印加される電圧を制御する電圧制御回路と
を具備することを特徴とする電気光学装置を提供するものである。
【００１７】
この第３の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の発明と同様な効果を奏する。
【００１８】
この第３の発明の一態様において、前記電圧制御回路は、各サブフィールドにおけるデータ転送期間の間、各画素のメモリに書込まれたデータ信号とは無関係に画素がオンまたはオフとなるように、各画素に印加される電圧を制御する。
【００１９】
第４の発明は、複数の走査線と複数のデータ線との各交差に対応して配設され、各々メモリを備えた複数の画素を有する電気光学装置であって、
１フィールドを分割した複数のサブフィールドの各々において、データ線から画素への電圧印加を可能にする走査信号を、前記走査線の各々に順次供給する走査線駆動回路と、
前記複数のサブフィールドの各々において、画素をオンにする電圧またはオフにする電圧の印加を指示するデータ信号を前記階調データに応じて順次生成し、前記走査信号が供給される間、当該データ信号を各データ線に供給するデータ線駆動回路と
を具備し、
前記各画素は、
画素電極と、
前記画素電極に対向した対向電極と、
前記画素電極および対向電極に挟持された電気光学材料と、
前記走査線を介して走査信号が与えられることにより前記データ線を介して供給されるデータ信号を記憶するメモリと、
前記複数のサブフィールドの各々において、少なくとも、全画素のメモリに対して前記データ信号の書込みが行われる期間であるデータ転送期間の経過後に、前記メモリに書込まれたデータ信号に応じて２種類の電圧の一方を選択して前記画素電極に印加する選択回路と
を有することを特徴とする電気光学装置を提供するものである。
【００２０】
この第４の発明も、上記第１の発明を電気光学装置として具現したものであり、上記第１の発明と同様な効果を奏する。
【００２１】
この第４の発明の一態様において、前記画素の選択回路は、各サブフィールドにおけるデータ転送期間の間、前記メモリに書込まれたデータ信号とは無関係に２種類の電圧の一方を選択して前記画素電極に印加するようになっている。
【００２２】
この発明は、上記電気光学装置自体を単体で製造または製造する他、この電気光学装置を表示装置として備えた電気機器として製造または販売するという態様で実施することも可能である。
【００２３】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。
【００２４】
＜本実施形態における電気光学装置の駆動方法＞
まず、本実施形態に係る装置の理解を容易にするため、本実施形態における電気光学装置の駆動方法について説明する。
【００２５】
一般に、電気光学材料として液晶を用いた液晶装置において、液晶に印加される電圧実効値と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図６に示すような関係にある。なお、ここでいう相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。図６に示すように、液晶の透過率は、液晶層に対する印加電圧が閾値ＶＴＨ１より小さい場合には０％であるが、印加電圧が閾値ＶＴＨ１以上であり、かつ、飽和電圧ＶＴＨ２以下である場合には、印加電圧に対して非線形に増加する。そして、印加電圧が飽和電圧ＶＴＨ２以上である場合、液晶の透過率は印加電圧によらず一定値を維持する。
【００２６】
さて、液晶の透過率を０％と１００％との間の中間的な透過率にするためには、図６に示す電圧／透過率特性において電圧ＶＴＨ１と電圧ＶＴＨ２との間にある当該透過率に対応して実効電圧を液晶層に印加する必要がある。従来の技術の下では、このような中間階調を得るための電圧がＤ／Ａ変換回路やオペアンプなどのアナログ回路によって生成され、画素電極に印加されていた。
【００２７】
しかし、このような駆動方法によって画素電極に印加される電圧は、アナログ回路の特性や各種の配線抵抗などのばらつきによる影響を受けやすく、さらに、画素同士でみて不均一となりやすいので、高品質かつ高精細な階調表示が困難であった。
【００２８】
そこで、本実施形態に係る電気光学装置では、次のような方法により画素の駆動を行う。なお、本明細書において、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する時間である。
【００２９】
まず、１フィールドを６つのサブフィールドに分割し、各サブフィールド単位で液晶層に対する電圧印加を行う。各サブフィールドでは、液晶層に対し、透過率０％に対応した電圧（例えば図６における電圧ＶＬ（＝０Ｖ）または透過率１００％に対応した電圧（例えば図６における電圧ＶＨ）を印加する。
【００３０】
その際、１フィールド内において電圧ＶＨが印加される時間と電圧ＶＬが印加される時間との比率が階調データに応じた比率となるように、電圧ＶＨの印加を行うサブフィールドおよび電圧ＶＬの印加を行うサブフィールドを階調データに応じて決定する。このようにすることで、階調データに応じた実効電圧が液晶層に印加され、透過率０％と透過率１００％との間の中間的な階調での表示が可能となるのである。
【００３１】
Ａ：第１実施形態
＜電気的構成＞
図１は、本発明の第１実施形態に係る電気光学装置の電気的な構成を示すブロック図である。この電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、この電気光学装置では、素子基板として半導体基板が用いられており、この素子基板に画素を駆動するトランジスタとともに、周辺駆動回路などが形成されている。図１には、この素子基板に形成された回路の構成が示されている。
【００３２】
図１に示すように、素子基板上における表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４ａおよびデータ線１１４ｂがＹ（列）方向に延在して形成されている。各データ線１１４ｂの一端は、画素１１０を介して隣接する１本のデータ線１１４ａにインバータ１１４ｃを介して接続されており、各データ線１１４ａおよびデータ線１１４ｂとが対をなすようになっている。そして、画素１１０は、走査線１１２と、一対のデータ線１１４ａおよび１１４ｂとの各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４ａおよび１１４ｂのそれぞれの総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００３３】
図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成する装置である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
ａ．交流化駆動信号ＬＣＯＭ
この交流化駆動信号ＬＣＯＭは、対向基板の対向電極１０８に印加される。本実施形態において交流化駆動信号ＬＣＯＭは、ＶＨからＶＬ（＝０Ｖ）へ、ＶＬ（＝０Ｖ）からＶＨへ、という具合に１フィールド毎にレベル反転を繰り返す。ここで、電圧ＶＨは、前掲図６において説明したものである。なお、説明の便宜上、この交流化駆動信号ＬＣＯＭのレベルに関しては、ＶＨを単にＨレベルと呼び、ＶＬを単にＬレベルと呼ぶ場合がある。
ｂ．スタートパルスＤＹ
このスタートパルスは、１フィールドを６分割した各サブフィールドの最初に出力されるパルス信号である。
ｃ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
ｄ．ラッチパルスＬＰ
このラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下がり）時に出力されるものである。
ｅ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックによって規定される信号である。
【００３４】
以上がタイミング信号生成回路２００によって生成される主要な信号の概要である。
【００３５】
図１において、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして順次排他的に供給するものである。
【００３６】
データ線駆動回路１４０は、ある水平走査期間において２値信号Ｄｓをデータ線１１４ａの本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを、次の水平走査期間において、それぞれ対応するデータ線１１４ａにデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給するものである。このデータ線駆動回路１４０の具体的な構成は、図２に示される通りである。
【００３７】
図２に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とから構成されている。Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸに従って転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして順次排他的に供給するものである。第１のラッチ回路１４２０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎの立ち下がりにおいて順次ラッチするものである。第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、データ線１１４ａの各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして供給するものである。一方、各データ線１１４ｂはインバータ１１４ｃを介して各データ線１１４ａに接続されているから、各データ線１１４ｂには、上記データ信号ｄ１、ｄ２、ｄ３、…、ｄｎをレベル反転した信号が供給される。
【００３８】
ここで、本明細書においては、１つのサブフィールド内において、いずれかの画素に対してデータ信号の書込みが開始されてから、全ての画素に対してデータ信号の書込みが終了するまでの期間を「データ転送期間」と呼ぶ。具体的には、走査線駆動回路１３０から最初の走査信号Ｇ１（図１中最も上段に位置する走査線１１２への走査信号）の出力が開始されてから、最後の走査信号Ｇｍ（最も下段に位置する走査線１１２への走査信号）の出力が終了するまでの期間が、データ転送期間に相当する期間である。なお、図７（詳細は後述する）に示すように、実際には各サブフィールドの開始時点（すなわち、スタートパルスＤＹの立ち上がり時点）と、最初の走査信号Ｇ１の出力開始時点とは時間的にずれているが、以下では説明の便宜上、データ転送期間の開始点をスタートパルスＤＹの立ち上がり時点であるものとして説明を進める。
【００３９】
さて、本実施形態では、上述したように、１フィールドを６個のサブフィールドＳｆ０〜Ｓｆ５に分割し、これらの各サブフィールド単位で、５ビットの階調データに対応した画素のオンオフ駆動を行う。ここで、各サブフィールドの時間長は、上記データ転送期間の時間長と、所定の重みを有する実効電圧を画素に与え得るだけの時間長との合計となっている。以下、各サブフィールドの具体的な時間長について説明する（図８参照）。
ａ．サブフィールドＳｆ０は、データ転送期間の時間長と、前掲図６における電圧ＶＴＨ１相当の実効電圧を液晶層に与え得るだけの時間長とを合わせた時間長となっている。
ｂ．サブフィールドＳｆ１は、データ転送期間の時間長と、重み「１」に相当する実効電圧を画素に与え得るだけの時間長とを合わせた時間長となっている。
ｃ．サブフィールドＳｆ２は、データ転送期間の時間長と、重み「２」に相当する実効電圧を画素に与え得るだけの時間長とを合わせた時間長となっている。
ｄ．サブフィールドＳｆ３は、データ転送期間の時間長と、重み「４」に相当する実効電圧を画素に与え得るだけの時間長とを合わせた時間長となっている。
ｅ．サブフィールドＳｆ４は、データ転送期間の時間長と、重み「８」に相当する実効電圧を画素に与え得るだけの時間長とを合わせた時間長となっている。
ｆ．サブフィールドＳｆ５は、データ転送期間の時間長と、重み「１６」に相当する実効電圧を画素に与え得るだけの時間長とを合わせた時間長となっている。
【００４０】
各サブフィールドＳｆ０〜Ｓｆ５の時間長は以上のように選定されており、１フィールド内において電圧ＶＨが印加される時間と電圧ＶＬが印加される時間との比率が階調データに応じた比率となるように、電圧ＶＨの印加を行うサブフィールドおよび電圧ＶＬの印加を行うサブフィールドを階調データに応じて決定する。そして、これにより、階調データに応じた３２階調の画像表示が可能となっている。
【００４１】
次に、図３を参照して、画素１１０の具体的な構成について説明する。
【００４２】
本実施形態における画素１１０は、画素自体に１ビットのディジタル信号を記憶するメモリと、このメモリに記憶されたディジタル信号に応じて電圧ＶｏｎまたはＶｏｆｆを選択して画素電極に印加する回路とが設けられている。
【００４３】
図３において、インバータ１２１および１２２は、一方の出力端子が他方の入力端子に接続されており、全体として１ビットのメモリを構成している。トランジスタ１１６ａおよび１１６ｂは、この１ビットのメモリに対して書込みを行うときにオン状態とされるスイッチングトランジスタであり、各々のドレインはインバータ１２１および１２２の各出力端子に接続され、各々のゲートは走査信号Ｇｉを供給する走査線１１２に接続されている。また、トランジスタ１１６ａのソースにはデータ線１１４ａが、トランジスタ１１６ｂのソースにはデータ線１１４ｂが、それぞれ接続されている。ここで、データ線１１４ａには、上述したデータ線駆動回路１４０から信号ｄｊ（ｊ＝１〜ｎ）がそのまま供給される一方、データ線１１４ｂにはこの信号ｄｊをレベル反転した信号が供給される。これらの各データ線上の信号は、トランジスタ１１６ａおよび１１６ｂを介してインバータ１２１および１２２からなるメモリに与えられ、このメモリに書込まれる。
【００４４】
トランスミッションゲート１２３は、入力端が電圧Ｖｏｎを供給する配線に接続されており、出力端が画素電極１１８に接続されている。また、トランスミッションゲート１２４は、入力端が電圧Ｖｏｆｆを供給する配線に接続されており、出力端が画素電極１１８に接続されている。これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号を与えられることによりオンになるゲートであり、これらには上記メモリにおけるインバータ１２１および１２２の各出力信号がゲート信号として供給される。
【００４５】
ここで、この画素の動作について説明する。
【００４６】
まず、走査線１１２にＨレベルの走査信号Ｇｉが出力され、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、Ｈレベルのデータ信号ｄｊがデータ線１１４ａに、Ｌレベルの信号／ｄｊがデータ線１１４ｂにそれぞれ出力されたとする。この場合、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルとなるため、トランスミッションゲート１２３のみがオン状態となり、このトランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加される。
【００４７】
次に、走査線１１２に対する走査信号ＧｉがＬレベルになると、トランジスタ１１６ａおよび１１６ｂはオフ状態となり、インバータ１２１および１２２はそれ以前の出力信号レベルをそのまま維持する。この間、インバータ１２１の出力信号のみがＨレベルとなるため、トランスミッションゲート１２３を介して電圧Ｖｏｎが画素電極１１８に印加され続けることとなる。
【００４８】
その後、走査線１１２に対する走査信号Ｇｉが再びＨレベルとなり、トランジスタ１１６ａおよび１１６ｂがオン状態となっているときに、Ｌレベルのデータ信号ｄｊがデータ線１１４ａに、Ｈレベルの信号／ｄｊがデータ線１１４ｂにそれぞれ出力されたとする。この場合、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルとなるため、トランスミッションゲート１２４のみがオン状態となり、このトランスミッションゲート１２４を介して電圧Ｖｏｆｆが画素電極１１８に印加される。
【００４９】
そして、走査線１１２に対する走査信号ＧｉがＬレベルになると、上述したように、インバータ１２１および１２２はそれ以前の出力レベルをそのまま維持し、トランスミッションゲート１２４を介して電圧Ｖｏｆｆが画素電極１１８に印加され続けることとなる。このように、画素１１０はメモリを内蔵しているため、画素電極に対する印加電圧がリークによって揮発するといった事態が生じないという利点がある。
【００５０】
なお、以下では、便宜的に、データ線１１４ａに対してＨレベルのデータ信号が、データ線１１４ｂに対してＬレベルの信号が供給された結果、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルで保持された状態を「メモリにＨレベルの信号が書込まれた状態」と呼ぶ。これに対し、データ線１１４ａに対してＬレベルのデータ信号が、データ線１１４ｂに対してＨレベルの信号が供給された結果、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルで保持された状態を「メモリにＬレベルの信号が書込まれた状態」とする。すなわち、データ線駆動回路１４０からＨレベルのデータ信号が出力された場合にはメモリにＨレベルの信号が書込まれ、画素電極１１８には電圧Ｖｏｎが印加される。一方、データ線駆動回路１４０からＬレベルのデータ信号が出力された場合にはメモリにＬレベルの信号が書込まれ、画素電極１１８には電圧Ｖｏｆｆが印加されることとなる。
【００５１】
さて、本実施形態においては、これらの各画素の画素電極１１８に印加される電圧ＶｏｎおよびＶｏｆｆのレベルが、所定の条件の下で、ＶＬ（＝０Ｖ）およびＶＨのいずれかに切換わるようになっている。図１において、電圧制御回路１６０は、これらの電圧ＶｏｎおよびＶｏｆｆのレベルを制御するためのものである。具体的には、電圧制御回路１６０には、電圧ＶＨおよびＶＬ、データ転送期間であることを示すデータ転送信号ＤＴ、ならびに交流化駆動信号ＬＣＯＭが入力される一方、これらの各信号に応じてＨレベル（＝ＶＨ）またはＬレベル（＝ＶＬ＝０Ｖ）に設定された電圧ＶｏｎおよびＶｏｆｆが出力される。ここで、データ転送信号ＤＴは、データ転送期間であるか否かを示す信号であり、タイミング信号生成回路２００によって生成されるものであり、具体的には、例えば、スタートパルスＤＹの立ち上がりと同時に立ち上がるとともに、走査信号Ｇｍの立ち下がりと同時にたち下がるパルス信号である（図４参照）。
【００５２】
以下、図４を参照して、電圧制御回路１６０による制御の結果、電圧ＶｏｎおよびＶｏｆｆのレベルがどのように変化するのかを説明する。なお、以下では、サブフィールド内のデータ転送期間内における変化とデータ転送期間が経過した後の期間（以下、「非転送期間」という）内におけるレベルとに分けて説明する。また、以下では、説明の便宜上、電圧ＶｏｎおよびＶｏｆｆのレベルに関しては、ＶＨを単にＨレベルと呼び、ＶＬを単にＬレベルと呼ぶ場合がある。
ａ．データ転送期間内
データ転送期間内においては、電圧制御回路１６０は、画素中のメモリに書込まれた信号に関わらず、画素をオフにする電圧が印加されるように、電圧ＶｏｎおよびＶｏｆｆのレベルを切換える。具体的には、交流化駆動信号ＬＣＯＭがＨレベルであるフィールド内のデータ転送期間においては、電圧Ｖｏｎ、ＶｏｆｆともにＨレベルとなる一方、交流化駆動信号ＬＣＯＭがＬレベルであるフィールド内のデータ転送期間においては、電圧Ｖｏｎ、ＶｏｆｆともにＬレベルとなる。すなわち、メモリに書込まれた信号に従って電圧ＶｏｎおよびＶｏｆｆのいずれが画素電極１１８に印加された場合であっても、交流化駆動信号ＬＣＯＭと画素電極１１８に対する印加電圧とのレベル差は０Ｖとなるため、画素はオフとなる。
ｂ．非転送期間内
データ転送期間経過後、すなわち非転送期間内においては、直前のデータ転送期間において画素中のメモリに書込まれた信号に応じて、画素をオンオフ駆動するための電圧が画素に印加されるように、電圧ＶｏｎおよびＶｏｆｆのレベルが決定される。具体的には、交流化駆動信号ＬＣＯＭがＨレベルであるフィールドにおいてはＶｏｎをＬレベルに、ＶｏｆｆをＨレベルにする一方、交流化駆動信号ＬＣＯＭがＬレベルであるフィールドにおいてはＶｏｎをＨレベルに、ＶｏｆｆをＬレベルにする。この結果、画素１１０中のメモリに書込まれた信号がＨレベルである場合（すなわち、画素電極１１８に電圧Ｖｏｎが印加される場合）には、画素１１０をオンする電圧が印加され、画素１１０中のメモリに書込まれた信号がＬレベルである場合（すなわち、画素電極１１８に電圧Ｖｏｆｆが印加される場合）には、画素をオフする電圧が印加されることとなる。
【００５３】
このように、本実施形態では、データ転送期間の間はメモリに書込まれた信号とは無関係に常に画素がオフになる一方、データ転送期間の経過後には、当該データ転送期間においてメモリに書込まれた信号に応じた信号によって画素がオンオフ駆動されるようになっている。
【００５４】
次に、図１に示すデータ変換回路３００は、各サブフィールドにおいて、各画素に対応した上記５ビットの階調データから当該画素のオンオフ駆動を指示する２値信号Ｄｓを生成するものである。図５は、サブフィールド番号および階調データと２値信号Ｄｓとの関係を示している。データ変換回路３００は、内部のメモリに同図に示すようなテーブルを保持しており、このメモリには、サブフィールド番号と階調データとがアドレスとして与えられるようになっている。この結果、データ変換回路３００からは、サブフィールド番号および階調データに応じた２値信号Ｄｓが出力される。
【００５５】
ここで、サブフィールド番号は、１フィールド内における各サブフィールドの番号であり、「０」〜「５」までのいずれかの値である。このサブフィールド番号を生成する方法に関しては各種考えられるが、例えばスタートパルスＤＹを計数するとともに、交流化駆動信号ＬＣＯＭのレベル遷移（立ち上がりおよび立ち下がり）によって当該計数結果がリセットされるカウンタを設け、このカウンタから得られるカウント値をサブフィールド番号として用いてもよい。データ変換回路３００は、このようにして得られるサブフィールド番号と階調データとの組み合わせに対応したオンオフデータを２値信号Ｄｓとして出力する。
【００５６】
ここで、Ｈレベルの２値信号Ｄｓは画素内の画素電極１１８に対して電圧Ｖｏｎを印加する作用を呈し、Ｌレベルの２値信号Ｄｓは画素内の画素電極１１８に対して電圧Ｖｏｆｆを印加する作用を呈することとなる。例えば、データ変換回路３００からＨレベルの信号Ｄｓが出力され、この結果いずれかのデータ線１１４ａにＨレベルのデータ信号が出力されたとすると、メモリにはＨレベルの信号が書込まれるため、画素電極１１８には電圧Ｖｏｎが印加されるのである。図５に例示するように、階調データが０００００である場合には、全てのサブフィールドにおいてＬレベルの２値信号Ｄｓが出力される。この結果、当該画素の画素電極１１８には、全てのサブフィールドにおいて電圧Ｖｏｆｆが印加されることとなる。また、階調データが００００１である場合には、サブフィールドＳｆ０およびＳｆ１においてＨレベルの２値信号Ｄｓが出力される一方、その他のサブフィールドにおいてはＬレベルの２値信号Ｄｓが出力される。この結果、当該画素の画素電極１１８には、サブフィールドＳｆ０およびＳｆ１において電圧Ｖｏｎが印加される一方、サブフィールドＳｆ２〜Ｓｆ５において電圧Ｖｏｆｆが印加される。
【００５７】
なお、図５に示すように、サブフィールドＳｆ０では、階調データが００００１以上である場合に、階調データとは無関係にＨレベルの２値信号Ｄｓが出力される。これは、上述したように、前掲図６における電圧ＶＴＨ１相当の実効電圧を当該画素に印加するために、データ変換回路３００からデータ線駆動回路１４０に出力されるものである。
【００５８】
データ変換回路３００において生成された２値信号Ｄｓは、走査線駆動回路１３０およびデータ線駆動回路１４０の動作に同期して出力する必要があるので、図１に示すように、データ変換回路３００に対して、スタートパルスＤＹと、水平走査に同期するクロック信号ＣＬＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号に相当するクロック信号ＣＬＸとが供給されるようになっている。
【００５９】
＜動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図７は、この電気光学装置の動作を示すタイミングチャートである。
【００６０】
まず、交流化駆動信号ＬＣＯＭは、１フィールド（１ｆ）毎にレベル反転して、対向電極１０８に印加される。一方、スタートパルスＤＹは、各サブフィールドの開始タイミングにおいてタイミング信号生成回路２００から出力される。
【００６１】
ここで、交流化駆動信号ＬＣＯＭがＨレベルとなる１フィールドにおいて、サブフィールドＳｆ０の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）におけるクロック信号ＣＬＹに従った転送によって、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍが順次排他的に出力される。なお、図７に示すように、データ転送期間は、最も短いサブフィールドよりもさらに短い期間に設定されている。
【００６２】
さて、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有し、また、上から数えて１本目の走査線１１２に対応する走査信号Ｇ１は、スタートパルスＤＹが供給された後、クロック信号ＣＬＹが最初に立ち上がってから、少なくともクロック信号ＣＬＹの半周期だけ遅延して出力される。従って、サブフィールドの最初にスタートパルスＤＹが供給されてから、走査信号Ｇ１が出力されるまでに、ラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されることとなる。
【００６３】
そこで、このラッチパルスＬＰの１ショット（Ｇ０）が供給された場合について検討してみる。まず、このラッチパルスＬＰの１ショット（Ｇ０）がデータ線駆動回路１４０に供給されると、データ線駆動回路１４０（図２参照）におけるクロック信号ＣＬＸに従った転送によって、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが水平走査期間（１Ｈ）に順次排他的に出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００６４】
この際、図２における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４ａとの交差に対応する画素１１０への２値信号Ｄｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４ａとの交差に対応する画素１１０への２値信号Ｄｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えてｎ本目までの各データ線１１４ａとの各交差に対応する各画素１１０への２値信号Ｄｓを順次ラッチする。
【００６５】
これにより、まず、図１において上から１本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされることとなる。なお、データ変換回路３００は、第１のラッチ回路１４２０によるラッチのタイミングに合わせて、各画素の階調データを２値信号Ｄｓに変換して出力する。この変換は、前掲図５に示した真理値表に従って実行される。
【００６６】
次に、クロック信号ＣＬＹが立ち下がって、走査信号Ｇ１が出力されると、図１において上から数えて１本目の走査線１１２が選択される結果、当該走査線１１２との交差に対応する画素１１０のトランジスタ１１６がすべてオンとなる。一方、当該クロック信号ＣＬＹの立ち下がりによってラッチパルスＬＰが出力される。そして、このラッチパルスＬＰの立ち下がりタイミングにおいて、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によって点順次的にラッチされた２値信号Ｄｓを、対応するデータ線１１４ａの各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄｎとして一斉に供給する。この際に、データ線１１４ｂの各々にはデータ信号をレベル反転した信号が供給される。この動作により、上から数えて１行目の各画素１１０内のメモリには、各データ信号の書込みが同時に行われることとなる。
【００６７】
この書込みと並行して、図１において上から２本目の走査線１１２との交差に対応する画素１行分の２値信号Ｄｓが、第１のラッチ回路１４２０により点順次的にラッチされる。
【００６８】
一方、電圧制御回路１６０は、前掲図４に例示したように、電圧ＶｏｎおよびＶｏｆｆの電圧値を制御する。ここでは、交流化駆動信号ＬＣＯＭがＨレベルの場合を想定しているため、データ転送期間においては、ＶｏｎおよびＶｏｆｆともにＨレベルに設定するとともに、非転送期間においては、ＶｏｎをＬレベルに、ＶｏｆｆをＨレベルにそれぞれ設定する。
【００６９】
以後同様な動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉ（ｉは、１≦ｉ≦ｍを満たす整数）が出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応する画素１１０の１行分に対するデータ信号ｄ１〜ｄｎの書込みと、（ｉ＋１）本目の走査線１１２に対応する画素１１０の１行分に対する２値信号Ｄｓの点順次的なラッチとが並行して行われることとなる。なお、画素１１０内のメモリに書込まれたデータ信号は、次のサブフィールドにおいて新たなデータ信号が書込まれるまで保持される。
【００７０】
さらに、フィールドが切り換わり、交流化駆動信号ＬＣＯＭがＬレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、電圧制御回路１６０は、前掲図４に示したように、データ転送期間においては電圧Ｖｏｎ、ＶｏｆｆともにＬレベルに設定するとともに、非転送期間においては電圧ＶｏｎをＨレベルに、ＶｏｆｆをＬレベルに設定するように切換わる。
【００７１】
次に、このような動作が行われる結果、画素１１０における液晶層に印加される電圧について検討する。図８は、階調データと、画素１１０における画素電極１１８への印加波形を示すタイミングチャートである。
【００７２】
図８に示すように、各サブフィールドにおけるデータ転送期間内（図８において斜線を付した区間）においては、各画素内のメモリに対していずれのレベルのデータ信号が書込まれているかに関わらず、画素をオフする電圧が印加される。例えば、交流化駆動信号ＬＣＯＭがＨレベルであるフィールド内のデータ転送期間においては、電圧制御回路１６０によって電圧ＶｏｎおよびＶｏｆｆともにＨレベルに設定されている。従って、当該期間においては、画素内のメモリにいずれのレベルの信号が書込まれている場合であっても（すなわち、画素に対して電圧ＶｏｎおよびＶｏｆｆのいずれが印加されている場合であっても）、画素はオフとなる。これに対し、非転送期間においては、電圧制御回路１６０により、電圧ＶｏｎはＬレベルに、ＶｏｆｆはＨレベルに、それぞれ設定されている。従って、画素１１０内のメモリにＨレベルの信号が記憶されている場合（すなわち、画素電極１１８に電圧Ｖｏｎが印加されている場合）には画素がオンとなる一方、画素内のメモリにＬレベルの信号が記憶されている場合（すなわち、画素電極１１８に電圧Ｖｏｆｆが印加されている場合）には画素がオフとなる。
【００７３】
例えば、交流化駆動信号ＬＣＯＭがＨレベルであり、ある画素の階調データが０００００である場合、図５に示したテーブルに従う結果、当該画素内のメモリには、全てのサブフィールドＳｆ０〜Ｓｆ５にわたってＬレベルの信号が書込まれる。この場合、データ転送期間において画素がオフとなるのはもちろん、非転送期間においても、全てのサブフィールドにおいて、画素電極１１８には電圧Ｖｏｆｆ（ＶＨ）が印加される。この結果、１フィールドにおいて液晶層に印加される電圧実効値は０Ｖとなる。従って、当該画素の透過率は、階調データ０００００に対応して０％となる。
【００７４】
また、ある画素の階調データが００００１である場合、図５に示したテーブルに従う結果、当該画素内のメモリには、サブフィールドＳｆ０およびＳｆ１においてはＨレベルの信号が書込まれる一方、その他のサブフィールドにおいてはＬレベルの信号が書込まれる。この結果、サブフィールドＳｆ０およびＳｆ１（データ転送期間および非転送期間）においては、画素電極１１８に対して電圧Ｖｏｎが印加される。ただし、データ転送期間においては、交流化駆動信号ＬＣＯＭと画素電極１１８に印加される電圧Ｖｏｎとのレベル差は０Ｖであるため、画素はオフとなる。一方、非転送期間においては、電圧Ｖｏｎのレベルが反転する（Ｌレベルとなる）ため、画素電極１１８には画素をオンとする電圧が印加される。また、サブフィールドＳｆ２〜Ｓｆ５においては、データ転送期間および非転送期間ともに画素をオフとする電圧が印加される。この結果、階調データ００００１に対応した実効電圧が画素に与えられることとなり、その階調データに応じた透過率が得られる。
【００７５】
さらに、ある画素の階調データが０００１０であるとき、図５に示したテーブルに従う結果、当該画素内のメモリにはサブフィールドＳｆ０およびＳｆ２においてはＨレベルの信号が書込まれる一方、その他のサブフィールドにおいてはＬレベルの信号が書込まれる。この結果、サブフィールドＳｆ０およびＳｆ２においては、画素電極１１８に対して電圧Ｖｏｎが印加されるが、上述したのと同様の理由により、データ転送期間においては画素がオフとなる一方、非転送期間においては画素がオンとなる。また、サブフィールドＳｆ１およびＳｆ３〜Ｓｆ５においては画素をオフとする電圧が印加される。この結果、階調データ０００１０に対応した実効電圧が画素に与えられることとなり、その階調データに応じた透過率が得られる。
【００７６】
他の階調データが与えられた場合も同様であり、階調データに応じた個数のサブフィールド内の非転送期間において画素がオンとなる結果、その階調データに応じた透過率が得られる。
【００７７】
次に、交流化駆動信号ＬＣＯＭがＬレベルになると、Ｈレベルの場合に印加されていた電圧をレベル反転した電圧が画素電極１１８に印加される。このため、交流化駆動信号ＬＣＯＭがＨレベルの場合に各液晶層に印加された電圧は、交流化駆動信号ＬＣＯＭがＬレベルの場合の印加電圧とは極性を反転したものであって、かつ、その絶対値は等しいものとなる。従って、液晶層に直流成分が印加される事態が回避される結果、液晶の劣化が防止されることになる。
【００７８】
このような本実施形態に係る電気光学装置によれば、１フィールドが複数のサブフィールドＳｆ０〜Ｓｆ５に分割され、各サブフィールド毎に、画素にＨレベルまたはＬレベルが書込まれ、１フィールドにおける電圧実効値が制御される。このため、データ線１１４ａおよび１１４ｂに供給されるデータ信号は、ＨレベルまたはＬレベルのみであって、２値的であるため、駆動回路などの周辺回路においては、高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路は不要となる。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることが可能となる。
【００７９】
さらに、データ線１１４ａおよび１１４ｂに供給されるデータ信号（ｄｊおよび／ｄｊ）は２値的であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品位かつ高精細な階調表示が可能となる。
【００８０】
また、本実施形態においては、複数のサブフィールドの各々において、データ転送期間が経過した後にメモリに書込まれた信号に応じた電圧を画素電極１１８に印加するようになっている。このため、各サブフィールドにおいて、各画素への電圧の印加に関してデータ転送期間と非転送期間とを区別することなく、各画素に対してデータ信号が供給された直後から当該データ信号に応じた電圧を画素電極に印加する駆動方法（以下、「他の駆動方法」という）と比較して、以下の利点がある。
【００８１】
図９（ａ）は、上記他の駆動方法を用いた場合の、各サブフィールドとデータ転送期間および電圧印加期間との関係を示すタイミングチャートである。同図中に「電圧印加期間」として示すように、上記他の駆動方法においては、ある画素に対してデータ信号ｄｊが供給されると、直ちに当該データ信号ｄｊに応じた電圧が画素電極に印加され、次のサブフィールドにおいて新たなデータ信号ｄｊ＋１が供給されるまでこの電圧が維持されるようになっている。なお、図９（ａ）においては、スタートパルスＤＹが出力された直後（すなわち、データ転送期間の開始直後）にデータ信号が供給される画素を例としているため、サブフィールドの開始直後から電圧が印加されるようになっている。もちろん、例えば１画面の最後にデータ信号が供給される画素（すなわち、データ転送期間の最後にデータ信号が供給される画素）においては、データ転送期間の最後の時点から電圧印加期間が開始することとなる。
【００８２】
ここで、このような方法において、表示可能な階調数を増加させる場合について検討してみる。
【００８３】
表示可能な階調数を増加させるためには、画素に印加され得る実効電圧の値の種類（個数）をより多くする必要がある。そして、このためには、画素に対してより小さい実効電圧を与え得るサブフィールドを設けなければならない。別の表現をすれば、画素に電圧が印加される時間がより短い（＝小さい電圧実効値を与え得る）サブフィールドを設ける必要があるのである。
【００８４】
ところが、図９（ａ）に示す方法の場合、各サブフィールドの時間長をデータ転送期間の時間長よりも短くすることができない。換言すれば、電圧印加期間の時間長をデータ転送期間の時間長よりも短くすることができない。この結果、１つのサブフィールドの時間長を短縮し、電圧印加時間の時間長とデータ転送期間の時間長とを等しくした場合に印加可能な実効電圧よりも小さい実効電圧を、画素に対して印加することができない。ここで、データ転送期間を短縮することができれば、１つのサブフィールドにおける電圧印加期間をさらに短縮することができるため、階調数を増やすこともできるが、各駆動回路等の性能上、データ転送期間の短縮には限界がある。結局、上述した他の駆動方法においては、画像表示の多階調化に限界があるのである。
【００８５】
これに対し、本実施形態においては、図９（ｂ）に示すように、データ転送期間の経過後にメモリに書込まれた信号に応じて画素をオンまたはオフするようになっている。なお、図９（ｂ）において「電圧印加期間」とは、メモリに書込まれた信号に応じて画素をオンする電圧またはオフする電圧を印加する期間であり、上記実施形態における「非転送期間」に相当する期間である。
【００８６】
上述したように、階調数を増加させるためには、画素に対してより小さい電圧実効値を与え得るサブフィールド、すなわち、画素に電圧が印加される時間がより短いサブフィールドを設ける必要がある。ここで、上記他の方法においては、電圧印加期間の時間長をデータ転送期間の時間長よりも短くできないという制約があったが、本実施形態に係る方法によれば、電圧印加時間の時間長をデータ転送期間の時間長の如何に関わらず自由に設定できる。つまり、いかに小さい実効電圧を与え得るサブフィールドをも設けることができるのである。
【００８７】
以上説明したように、本実施形態に係る方法によれば、データ転送期間の時間長の如何に関わらず、非転送期間、すなわち各画素にデータ信号に応じた電圧が印加される期間を任意に設定することができる。この結果、電圧印加期間（非転送期間）を短縮することにより、画像表示の多階調化を実現することができるという利点がある。換言すれば、多階調表示を行う場合であっても、データ転送期間の短い高性能の駆動回路は必要とならない。
【００８８】
Ｂ：第２実施形態
次に、本発明の第２実施形態について説明する。なお、本実施形態の全体構成は、前掲図１に示した第１実施形態の構成と同様であるため、その説明を省略する。
【００８９】
上記第１実施形態においては、データ転送期間と非転送期間とで電圧ＶｏｎおよびＶｏｆｆのレベルを切換える電圧制御回路１６０を設け、これにより、データ転送期間においてはメモリにいずれの信号が書込まれている場合であっても画素をオフとする電圧が印加されるようにした。これに対し、本実施形態においては、画素内に設けた回路により、この機能を実現するようになっている。
【００９０】
図１０は、本実施形態に係る電気光学装置における画素１１０の構成を示す図である。なお、図１０において、前掲図３に示した各部と共通する部分については図３と同一の符号を付し、その詳細な説明を省略する。
【００９１】
図１０に示すように、本実施形態における画素１１０には、ＮＡＮＤゲート１２５が設けられている。このＮＡＮＤゲート１２５の一方の入力端子はインバータ１２１の出力端子に接続されており、メモリに書込まれた信号が入力される。また、ＮＡＮＤゲート１２５の他方の入力端子にはデータ転送信号ＤＴをレベル反転した信号／ＤＴが入力されるようになっている。ＮＡＮＤゲート１２５の出力端子には、トランスミッションゲート１２４およびインバータ１２６が並列に接続されており、このインバータ１２６の出力端子にはトランスミッションゲート１２３が接続されている。
【００９２】
これらのトランスミッションゲート１２３および１２４は、いずれもＨレベルのゲート信号が与えられることによりオンになるゲートである。具体的には、トランスミッションゲート１２４には、上記ＮＡＮＤゲート１２５の出力信号がゲート信号として供給され、トランスミッションゲート１２３には、ＮＡＮＤゲート１２５の出力信号がインバータ１２６を介してレベル反転された信号がゲート信号として供給される。
【００９３】
また、上記第１実施形態においては、各サブフィールド内のデータ転送期間と非転送期間との切り換わりに応じて、電圧ＶｏｎおよびＶｏｆｆのレベルを電圧制御回路１６０によって切換える構成とした。これに対し、本実施形態においては、図１１に示すように、電圧Ｖｏｆｆは交流化駆動信号ＬＣＯＭと同一のレベルとなる一方、電圧Ｖｏｎは交流化駆動信号ＬＣＯＭを反転したレベル信号となるように、電圧制御回路１６０が動作する。
【００９４】
次に、図１０および図１１を参照して、上記画素１１０内の画素電極１１８に印加される電圧について説明する。なお、以下では、データ転送期間と非転送期間とに分けて説明する。
ａ．データ転送期間
データ転送期間内においてはデータ転送信号ＤＴがＨレベルとなるため、ＮＡＮＤゲート１２５の一方の入力端子に入力される信号／ＤＴはＬレベルとなる（図１１参照）。この結果、他方の入力端子（すなわち、インバータ１２１に接続された入力端子）にいずれのレベルの信号が入力されるかに関わらず、ＮＡＮＤゲート１２５からはＨレベルの信号が出力される。このため、トランスミッションゲート１２４のみがオンとなるから、画素電極１１８には電圧Ｖｏｆｆが印加される。ここで、図１１に示したように、本実施形態においては電圧Ｖｏｆｆが交流化駆動信号ＬＣＯＭと同じレベルとなっているから、データ転送期間においては、メモリにいずれのレベルの信号が書込まれているかに関わらず、画素はオフとなる。
ｂ．非転送期間
非転送期間、すなわち、図１１中の斜線を付した区間においては、メモリに書込まれた信号に応じて画素電極１１８に対して電圧ＶｏｎまたはＶｏｆｆが印加され、画素がオンオフ駆動される。詳述すると、以下の通りである。
【００９５】
非転送期間においては、データ転送信号ＤＴがＬレベルとなるため、ＮＡＮＤゲート１２５の一方の入力端子に入力される信号／ＤＴはＨレベルとなる（図１１参照）。この結果、インバータ１２１の出力信号をレベル反転した信号がＮＡＮＤゲート１２５から出力される。具体的には、当該非転送期間の直前のデータ転送期間において、メモリにＨレベルの信号が書込まれた場合（すなわち、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルに保持されている場合）、ＮＡＮＤゲート１２５からはＬレベルの信号が出力される。この結果、トランスミッションゲート１２３のみがオンとなるから、画素電極１１８には電圧Ｖｏｎが印加されることとなる。ここで、図１１に示したように、電圧Ｖｏｎは交流化駆動信号ＬＣＯＭとは反対のレベルとなっているから、画素はオンとなる。
【００９６】
一方、メモリにＬレベルの信号が書込まれた場合（すなわち、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルに保持されている場合）、ＮＡＮＤゲート１２５からはＨレベルの信号が出力される。この結果、トランスミッションゲート１２４のみがオンとなるから、画素電極１１８には電圧Ｖｏｆｆが印加されることとなる。上述したように、電圧Ｖｏｆｆは交流化駆動電圧ＬＣＯＭのレベルと等しくなっているため、画素はオフとなる。
【００９７】
このように、本実施形態においては、データ転送期間においては画素は常にオフになるとともに、データ転送期間の経過後にメモリに書込まれた信号に応じて画素がオン／オフ駆動されることとなる。この結果、階調データと、当該階調データが与えられたときの画素電極１１８への印加電圧との関係は、上記第１実施形態において例示した図８と同じになる。
【００９８】
このように、本実施形態によっても、上記第１実施形態と同様の効果が得られる。また、上記実施形態においては、データ転送期間と非転送期間との切り換わりに同期して１フィールド内において何度も電圧ＶｏｎおよびＶｏｆｆのレベルを切換える必要があったが、本実施形態によれば、１フィールド内においては電圧ＶｏｎおよびＶｏｆｆのレベルを切換える必要がないため、上記実施形態と比較して消費電力を低く抑えることができるという利点がある。
【００９９】
Ｃ：変形例
以上この発明の実施形態について説明したが、上記実施形態はあくまでも例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【０１００】
＜変形例１＞
（１）第１の態様
上記第１実施形態においては、データ転送期間において画素を常にオフとするようにしたが、データ転送期間において画素を常にオンにするようにしてもよい。以下、図１２を参照して、この場合の電圧ＶｏｎおよびＶｏｆｆの変化を説明する。なお、本態様における電圧ＶｏｎおよびＶｏｆｆのレベル変化の様子は、図１２中の（ａ）の部分に示されている。
ａ．データ転送期間内
データ転送期間内においては、電圧制御回路１６０は、画素中のメモリに書込まれた信号に関わらず、画素をオンにする電圧が印加されるように、電圧ＶｏｎおよびＶｏｆｆのレベルを切換える。具体的には、交流化駆動信号ＬＣＯＭがＨレベルであるフィールドにおいては、電圧Ｖｏｎ、ＶｏｆｆともにＬレベルにする一方、交流化駆動信号ＬＣＯＭがＬレベルであるフィールドにおいては、電圧Ｖｏｎ、ＶｏｆｆともにＨレベルとする。この結果、データ転送期間においては、メモリに書込まれた信号に従って電圧ＶｏｎおよびＶｏｆｆのいずれが画素電極１１８に印加された場合であっても、画素はオンとなる。
ｂ．非転送期間内
非転送期間内においては、電圧制御回路１６０は、メモリに書込まれた信号に応じて画素をオンオフ駆動するための電圧が画素に印加されるように、電圧ＶｏｎおよびＶｏｆｆを切換える。具体的には、交流化駆動信号ＬＣＯＭがＨレベルであるフィールドにおいては電圧ＶｏｎをＬレベルに、電圧ＶｏｆｆをＨレベルにする一方、交流化駆動信号ＬＣＯＭがＬレベルであるフィールドにおいては電圧ＶｏｎをＨレベルに、電圧ＶｏｆｆをＬレベルにする。この結果、画素中のメモリに書込まれた信号に応じて画素がオンオフ駆動されることとなる。
【０１０１】
ここで、本態様においては、データ転送期間において強制的に画素をオンとするため、１フィールド内の各データ転送期間における電圧実効値が、図６に示す電圧ＶＴＨ１と同じかそれよりも小さくなるようにデータ転送期間の長さ等を選定する必要がある。ここで、１フィールド内のデータ転送期間における電圧実効値が、上記電圧ＶＴＨ１と等しくなるように設定した場合には、上記第１実施形態におけるサブフィールドＳｆ０（電圧ＶＴＨ１に相当する実効電圧を画素に与え得るだけの時間長に設定されたサブフィールド）を設ける必要がなくなる。一方、１フィールド内のデータ転送期間における電圧実効値が、上記電圧ＶＴＨ１よりも小さくなるように設定した場合には、電圧ＶＴＨ１と当該電圧実効値との差に相当する電圧をサブフィールドＳｆ０において画素電極に与えればよいから、サブフィールドＳｆ０の時間長をより短縮することができる。
【０１０２】
（２）第２の態様
上記第１実施形態においてはデータ転送期間において画素を常にオフとするようにし、上記第１の態様においてはデータ転送期間において画素を常にオンとするようにしたが、各サブフィールド内のデータ転送期間毎に画素をオンまたはオフするようにしてもよい。すなわち、例えば、１つのフィールド内において、サブフィールドＳｆ０〜Ｓｆ２内のデータ転送期間においては画素をオンとし、サブフィールドＳｆ３〜Ｓｆ５内のデータ転送期間においては画素をオフとするようにしてもよい。この場合の電圧ＶｏｎおよびＶｏｆｆのレベル変化の様子を図１２（ｂ）に示す。
【０１０３】
交流化駆動信号ＬＣＯＭがＨレベルである場合、同図に示すように、サブフィールドＳｆ０〜Ｓｆ２内のデータ転送期間においては、電圧Ｖｏｎ、ＶｏｆｆともにＬレベルに設定される。従って、サブフィールドＳｆ０〜Ｓｆ２内のデータ転送期間においては、画素内のメモリに書込まれた信号がいずれのレベルであるかに関わらず、画素はオンとなる。同様に交流化駆動信号ＬＣＯＭがＨレベルである場合、サブフィールドＳｆ３〜Ｓｆ５内のデータ転送期間においては、電圧Ｖｏｎ、ＶｏｆｆともにＨレベルに設定される。従って、サブフィールドＳｆ３〜Ｓｆ５内のデータ転送期間においては、画素内のメモリに書込まれた信号がいずれのレベルであるかに関わらず、画素はオフとなる。一方、交流化駆動信号ＬＣＯＭがＬレベルに切換わった場合には、サブフィールドＳｆ０〜Ｓｆ２内のデータ転送期間においては電圧Ｖｏｎ、ＶｏｆｆともにＨレベルに設定されるため、当該期間においては画素がオンとなる一方、サブフィールドＳｆ３〜Ｓｆ５内のデータ転送期間においては電圧Ｖｏｎ、ＶｏｆｆともにＬレベルに設定されるため、当該期間においては画素がオフとなる。なお、非転送期間においてメモリに書込まれた信号に応じて画素がオンオフ駆動される点は上記各実施形態と同様である。
【０１０４】
本態様によれば、例えば、データ転送期間において画素をオフにするサブフィールドと、データ転送期間において画素をオンにするサブフィールドとを適当に選択することにより、１フィールドにおけるデータ転送期間における電圧実効値を、上述した電圧ＶＴＨ１と等しい値（またはこれに近い値）となるように調節することができる。こうした場合には、電圧ＶＴＨ１に相当する実効電圧を与えるためのサブフィールドＳｆ０を、１フィールド内に含ませる必要がなくなる。なお、上述した例においては、連続するサブフィールドＳｆ０〜Ｓｆ２、およびサブフィールドＳｆ３〜Ｓｆ５毎に、データ転送期間において画素をオンまたはオフするようにしたが、これに限らず、例えばサブフィールドＳｆ０、Ｓｆ２およびＳｆ４内のデータ転送期間においては画素をオンにし、サブフィールドＳｆ１、Ｓｆ３およびＳｆ５内のデータ転送期間においては画素をオフにする、というように、データ転送期間内において画素をオンまたはオフとするサブフィールドが連続しないようにしてもよいことはもちろんである。
【０１０５】
（３）第３の態様
また、上記第２実施形態における画素の構成を図１３に示すものに変更すれば、上記第１の態様と同様に、データ転送期間内において常に画素をオンとすることができる。なお、図１３に示す各部において、上記第２実施形態において示した図１０と共通する各部については同一の符号を付し、その説明を省略する。
【０１０６】
同図に示すように、本変形例における画素１１０は、前掲図１０に示した画素１１０と比較して、ＮＡＮＤゲート１２５およびインバータ１２６の接続の仕方が異なる。具体的には、ＮＡＮＤゲート１２５の一方の入力端子はインバータ１２２の出力端子に接続されており、メモリに書込まれた信号が入力される。また、ＮＡＮＤゲート１２５の他方の入力端子にはデータ転送信号ＤＴをレベル反転した信号／ＤＴが入力されるようになっている。一方、ＮＡＮＤゲート１２５の出力端子は、トランスミッションゲート１２３およびインバータ１２６に接続されている。このインバータ１２６の出力端子は、トランスミッションゲート１２４に接続されている。
【０１０７】
次に、本態様における各信号の具体的な変化の様子について説明する。
ａ．データ転送期間
データ転送期間内においてはデータ転送信号ＤＴがＨレベルとなるためＮＡＮＤゲート１２５の一方の入力端子に入力される信号／ＤＴはＬレベルとなる。この結果、他方の入力端子（すなわち、インバータ１２２に接続された入力端子）にいずれのレベルの信号が入力されるかに関わらず、ＮＡＮＤゲート１２５からはＨレベルの信号が出力される。この結果、トランスミッションゲート１２３のみがオンとなるから、画素電極１８には電圧Ｖｏｎが印加される。ここで、電圧Ｖｏｎは、交流化駆動信号ＬＣＯＭのレベルが反転されたものであるため、データ転送期間においては、メモリにいずれのレベルの信号が書込まれているかに関わらず、画素はオンとなる。
ｂ．非転送期間
非転送期間内においてはデータ転送信号ＤＴがＬレベルとなるため、ＮＡＮＤゲート１２５の一方の入力端子に入力される信号／ＤＴはＨレベルとなる。この結果、ＮＡＮＤゲート１２５からの出力信号は、インバータ１２２の出力信号をレベル反転した信号となる。具体的には、当該非転送期間の直前のデータ転送期間において、メモリにＨレベルの信号が書込まれた場合（すなわち、インバータ１２１の出力信号がＨレベル、インバータ１２２の出力信号がＬレベルに保持されている場合）、ＮＡＮＤゲート１２５からはＨレベルの信号が出力される。この結果、トランスミッションゲート１２３のみがオンとなるから、画素電極１１８には電圧Ｖｏｎが印加されることとなる。ここで、前掲図１１に示したように、電圧Ｖｏｎは交流化駆動信号ＬＣＯＭを反転したレベルであるため、画素はオンとなる。一方、メモリにＬレベルの信号が書込まれた場合（すなわち、インバータ１２１の出力信号がＬレベル、インバータ１２２の出力信号がＨレベルに保持されている場合）、ＮＡＮＤゲート１２５からはＬレベルの信号が出力される。この結果、インバータ１２６を介してＨレベルの信号が供給されるトランスミッションゲート１２４のみがオンとなるから、画素電極１１８には電圧Ｖｏｆｆが印加されることとなる。電圧Ｖｏｆｆは交流化駆動信号ＬＣＯＭと同一のレベルであるから画素はオフとなる。
【０１０８】
このように、本態様においては、データ転送期間においては画素は常にオンとなるとともに、非転送期間においてはメモリに書込まれた信号に応じて画素がオン／オフ駆動されることとなる。なお、１フィールド内のデータ転送期間における電圧実効値については、上記第１の態様に示した条件と同様の条件で設定すればよい。
【０１０９】
上記各実施形態および本変形例に示したように、データ転送期間においては画素をオンするようにしてもオフするようにしてもよい。要は、１つのサブフィールドにおいて、データ転送期間においてはメモリに書込まれた信号とは無関係に画素がオンオフ駆動される一方、データ転送期間が経過した後にはじめて、当該データ転送期間においてメモリに書込まれた信号に応じた電圧が画素に対して印加されるようにすれば、上記第１実施形態において示した効果を得ることができる。
【０１１０】
＜変形例２＞
上記各実施形態においては、各サブフィールドにおいて画素に印加される実効電圧に対して各々異なる重み付けをしたため、各サブフィールドの時間長は異なるものであったが、各サブフィールドの時間長はこれに限られるものではない。例えば１フィールドを３２個のサブフィールドＳｆ０〜Ｓｆ３１に分割し、サブフィールドＳｆ０（電圧ＶＴＨ１に相当する電圧実効値を印加するためのサブフィールド）以外のサブフィールドＳｆ１〜Ｓｆ３１の時間長を同じにしてもよい。図１４は、この場合のサブフィールド番号および階調データと、２値信号Ｄｓとの関係を例示するテーブルである。データ変換回路３００は、同図に示すテーブルに従って、階調データに応じた２値信号Ｄｓを出力し、データ線駆動回路１４０は、この２値信号をデータ信号として各画素に供給する。そして、各サブフィールドにおいてデータ転送期間内は画素をオフにし（上記変形例１に示したようにオンとしてもよい）、データ転送期間経過後にメモリに書込まれた信号に従って画素をオンオフ駆動するようにすればよい。このようにしても、上記各実施形態と同様の効果を得ることができる。
【０１１１】
＜液晶装置の全体構成＞
次に、上述した実施形態や応用形態に係る電気光学装置の構造について、図１５および図１６を参照して説明する。ここで、図１５は、電気光学装置１００の構成を示す平面図であり、図１６は、図１５におけるＡ−Ａ’線の断面図である。
【０１１２】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【０１１３】
ここで、素子基板１０１は、上述したように半導体基板であるため不透明である。このため、画素電極１１８は、アルミニウムなどの反射性金属から形成されて、電気光学装置１００は、反射型として用いられることになる。これに対して、対向基板１０２は、ガラスなどから構成されるので透明である。
【０１１４】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、交流化駆動信号ＬＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１１５】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１１６】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、交流化駆動信号ＬＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１１７】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１１８】
＜その他＞
また、実施形態においては、電気光学装置を構成する素子基板１０１を半導体基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、ＭＯＳ型ＦＥＴで形成したが、本発明は、これに限られない。例えば、素子基板１０１を、ガラスや石英などの非晶質基板とし、ここに半導体薄膜を堆積してＴＦＴを形成する構成としても良い。このようにＴＦＴを用いると、素子基板１０１として透明基板を用いることができる。
【０１１９】
さらに、電気光学材料としては、液晶のほかに、エレクトロルミネッセンス素子（ＥＬ）などを用いて、その電気光学効果により表示を行う装置に適用可能である。すなわち、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。なお、上記各実施形態において示したように電気光学材料として液晶を用いた場合には、交流化駆動信号ＬＣＯＭを１フィールド毎にレベル反転し、液晶層に直流成分が印加される事態を回避するようにしたが、電気光学材料として上述したエレクトロルミネッセンス素子を用いた場合には、このように交流駆動する必要はない。
【０１２０】
＜電子機器＞
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１２１】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１７は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１２２】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１２３】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１２４】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１８は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１２５】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１２６】
＜その３：携帯電話機＞
さらに、上記電気光学装置を、携帯電話機に適用した例について説明する。図１９は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１２７】
なお、電子機器としては、図１７〜図１９を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１２８】
【発明の効果】
以上説明したように、本発明によれば、データ線に印加される信号が２値化されているため、高品位な階調表示が可能となる。また、データ転送期間が経過した後に、画素内のメモリに書込まれた信号に応じて画素をオンまたはオフにする電圧を印加するようになっているため、データ転送期間の如何に関わらず、電圧印加期間を任意に設定することができる。従って、表示画像の多階調化を容易に実現することができるという利点がある。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】  同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図３】  同電気光学装置における画素の構成を示すブロック図である。
【図４】  同電気光学装置における電圧ＶｏｎおよびＶｏｆｆのレベルを示す図である。
【図５】  同電気光学装置におけるデータ変換回路の機能を示す真理値表である。
【図６】  同電気光学装置における電圧−透過率特性を示す図である。
【図７】  同電気光学装置の動作を示すタイミングチャートである。
【図８】  同電気光学装置において対向基板に印加される電圧、および画素電極に印加される電圧を、フィールド単位で示すタイミングチャートである。
【図９】  同電気光学装置における効果を説明するための図である。
【図１０】  本発明の他の実施形態に係る電気光学装置における画素の構成を示すブロック図である。
【図１１】  同電気光学装置における電圧ＶｏｎおよびＶｏｆｆのレベルの変化を説明するためのタイミングチャートである。
【図１２】  本発明の変形例における電圧ＶｏｎおよびＶｏｆｆのレベルの変化を説明するためのタイミングチャートである。
【図１３】  本発明の変形例における画素の構成を示すブロック図である。
【図１４】  本発明の変形例におけるデータ変換回路の機能を示す真理値表である。
【図１５】  同電気光学装置の構造を示す平面図である。
【図１６】  同電気光学装置の構造を示す断面図である。
【図１７】  同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１８】  同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１９】  同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【符号の説明】
１００……電気光学装置
１０１……素子基板
１０１ａ……表示領域
１０２……対向基板
１０５……液晶（電気光学材料）
１０８……対向電極
１１２……走査線
１１４ａ，１１４ｂ……データ線
１１６ａ，１１６ｂ……トランジスタ
１１８……画素電極
１３０……走査線駆動回路
１４０……データ線駆動回路
１４１０……Ｘシフトレジスタ
１４２０……第１のラッチ回路
１４３０……第２のラッチ回路
１６０……電圧制御回路
２００……タイミング信号生成回路
３００……データ変換回路
【図１】
0003661523.tif 000002
【図２】
0003661523.tif 000003
【図３】
0003661523.tif 000004
【図４】
0003661523.tif 000005
【図５】
0003661523.tif 000006
【図６】
0003661523.tif 000007
【図７】
0003661523.tif 000008
【図８】
0003661523.tif 000009
【図９】
0003661523.tif 000010
【図１０】
0003661523.tif 000011
【図１１】
0003661523.tif 000012
【図１２】
0003661523.tif 000013
【図１３】
0003661523.tif 000014
【図１４】
0003661523.tif 000015
【図１５】
0003661523.tif 000016
【図１６】
0003661523.tif 000017
【図１７】
0003661523.tif 000018
【図１８】
0003661523.tif 000019
【図１９】
0003661523.tif 000020