(57)【特許請求の範囲】
【請求項１】
差動入力信号を受ける第１および第２の端子と、前記端子に接続される第１のＳＷ回路と、前記差動入力信号をサンプル＆ホールドするサンプリング容量と、前記サンプリング容量両端の電荷をホールドする差動入力形オペアンプ回路と、前記サンプリング容量の一端と前記差動入力形オペアンプ回路の入力端とに接続される第３のＳＷ回路と、前記第１と第３とのＳＷ回路を制御する制御回路とを備え、
前記第１のＳＷ回路を介して前記サンプリング容量の片側に接続されるサンプリング容量をそれぞれ２組持ち、これらサンプリング容量は、一方の組がサンプリング動作を行っている期間に、他方の組がホールド動作を行うインターリーブ動作をし、前記インターリーブ動作の制御は、前記制御回路で行い、
前記差動入出力形オペアンプ回路の入力端子間には、第２のＳＷ回路を設け、前記第２のＳＷ回路の制御は、前記インターリーブ動作を行う制御回路によって制御されて、前記インターリーブ動作の切り替え期間中にオンとなり、前記差動入力形オペアンプ回路の入力端同士をショートさせることを特徴とするサンプル＆ホールド回路。
【請求項２】
前記第１と第３のＳＷ回路の動作制御タイミングは、前記インターリーブ動作の切り換え動作毎に行い、ホールド動作よって前記差動入出力オペアンプ回路の入力端子に接続された前記第３のＳＷ回路がＯＦＦ動作になるタイミングと、他方のサンプリング動作からホールド動作への移行の為に、差動入出力オペアンプ回路の入力端子に接続する第３のＳＷ回路がＯＮ動作になるホールド動作へ移行するタイミングの期間で、差動入出力オペアンプ回路の入力端子間に設けた第２のＳＷ回路がＯＦＦ動作からＯＮ動作、そしてＯＮ動作からＯＦＦ動作へと一連の動作を行う請求項１に記載のサンプル＆ホールド回路。
【請求項３】
前記第２のＳＷ回路は、ＭＯＳ形トランジスタで構成される請求項１また、２または３に記載のサンプル＆ホールド回路。
【請求項４】
前記第２のＳＷ回路は、前記差動入出力オペアンプ回路の差動入力信号電圧レベルに対応するＰｃｈ型ＭＯＳトランジスタ回路構成される請求項３に記載のサンプル＆ホールド回路。
【請求項５】
前記第２のＳＷ回路は、前記差動入出力オペアンプ回路の差動入力信号電圧レベルに対応するＮｃｈ型ＭＯＳトランジスタ回路で構成される請求項３に記載のサンプル＆ホールド回路。
【請求項６】
ホールド動作に乗算動作を加え、前記差動入力信号による差動出力信号振幅をコントロールする乗算回路を備える請求項１，２，３，４または５に記載のサンプル＆ホールド回路。
【請求項７】
前記乗算回路は、基準電圧ＶＲＴ、基準電圧ＶＲＢと２つのサンプリング容量によって差動出力電圧を制御する請求項６に記載のサンプル＆ホールド回路。
【請求項８】
前記乗算回路は、２倍プラス加算モードで加減演算が行われることを特徴とする請求項７に記載のサンプル＆ホールド回路。
【請求項９】
前記乗算回路は、２倍モードで加減演算が行われることを特徴とする請求項７に記載のサンプル＆ホールド回路。請求項１，２，３，４，５または請求項７に記載のサンプル＆ホールド回路。
【請求項１０】
前記乗算回路は、２倍プラス減算モードで加減演算が行われることを特徴とする請求項７に記載のサンプル＆ホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、サンプル＆ホールド回路に関し、特に、Ａ／Ｄコンバータ回路に係るサンプル＆ホールド回路に関する。
【０００２】
【従来の技術】
図４に従来のＡ／Ｄコンバータ回路に係るサンプル＆ホールド回路を示す。このサンプル＆ホールド回路は、一方のサンプリング容量Ｃ１ｂ（２）とサンプリング容量Ｃ２ｂ（３）とが差動入出力型オペアンプ回路１０によってホールド動作であり、他方のサンプリング容量Ｃ１ａ（１）とサンプリング容量Ｃ２ａ（４）はサンプリング動作である。
【０００３】
このサンプル＆ホールド動作期間が終わると、サンプル＆ホールド回路は、インターリーブ動作させるために、ホールド動作であるものはサンプリング動作へ移行し、サンプリング動作にあるものはホールド動作に制御回路１１によって変更される。
【０００４】
サンプリング容量Ｃ１ｂ（２）とサンプリング容量Ｃ２ｂ（３）が、差動入出力型オペアンプ回路によって、ホールド動作からサンプリング動作へ移る場合には、制御信号Φ４によってＳＷ回路６、７がＯＮ動作からＯＦＦ動作になり、差動入出力型オペアンプ１０の入力端子から接続が切れる。
【０００５】
ＳＷ回路６、７ではＯＦＦ動作によるチャージインジェクションが発生して、差動入出力型オペアンプ１０の入力端子であるノードＡとノードＢにＳＷ回路６、７のゲート容量による電荷のチャージが行われる。
【０００６】
この電荷のチャージ量は、各ＳＷ回路のタイミング、ゲート端子におけるスルーレート、各ＳＷ回路の両端子に接続される回路インピーダンス等によって電荷のチャージ量が変化する。
【０００７】
すなわち、ＳＷ回路６、７が制御信号Φ４によってＯＦＦ動作する事でＭＯＳトランジスタのソース端子、ドレイン端子にチャ−ジインジェクションのよる電荷が発生し差動入出力型オペアンプ１０の入力端子であるノードＡおよび、ノードＢには、ＳＷ回路６、およびＳＷ回路７の回路動作条件によって、異なった電荷がチャージする。この異なった電荷のチャージ量による差動成分は、ノードＡおよび、ノードＢが高インピーダンス状態にある為にノード端子に保持する。
【０００８】
インターリーブ動作である他方のサンプリング動作にあるサンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａは、ホールド動作への移行に、制御信号Φ１によってＳＷ回路５、８がＯＦＦ動作からＯＮ動作へ差動入出力型オペアンプ１０の入力端子に接続変更する。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＳＷ回路５、６の接続によってチャージインジェクションによってノードＡおよび、ノードＢに保持した差動成分は、サンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａに各々チャージすることになる。
【００１０】
そのために、サンプリング容量Ｃ１ａ，サンプリング容量Ｃ２ａには、差動入力信号でのサンプリング結果にノードＡおよび、ノードＢに保持した差動成分が加算された状態が起こり、本来のサンプリング結果がＳＷ回路ＯＦＦ動作によるチャージインジェクションによって変化してしまい、エラーを含んだ結果をホールド動作にて差動出力結果として出力する不具合が生じていた。
【００１１】
ＳＷ回路６、７におけるチャージインジェクションの電荷量は、ＳＷ回路のタイミング、ＳＷ回路の両端子に接続される回路インピーダンス、ＭＯＳトランジスタのゲート容量、製造ばらつきによって変動するものである。
【００１２】
その為に差動入出力型オペアンプ１０の入力端子のノードＡおよび、ノードＢへの差動成分は一定でなく変動値を持つ事になる。この差動成分エラーは、高精度のＡ／Ｄコンバータ回路におけるサンプル＆ホールド回路では、ビット精度以上のエラーとなり高精度のＡ／Ｄ変換回路を実現できなくなった。
【００１３】
したがって、上記の問題に鑑み、本発明の主な目的は、上記の問題に鑑み、これらの問題を解決したサンプル＆ホールド回路を提供することにある。
【００１４】
【課題を解決するための手段】
本発明のサンプル＆ホールド回路は、差動入力信号を受ける第１および第２の端子と、前記端子に接続される第１のＳＷ回路と、前記差動入力信号をサンプル＆ホールドするサンプリング容量と、前記サンプリング容量両端の電荷をホールドする差動入力形オペアンプ回路と、前記サンプリング容量の一端と前記差動入力形オペアンプ回路の入力端とに接続される第３のＳＷ回路と、前記第１と第３とのＳＷ回路を制御する制御回路とを備え、前記第１のＳＷ回路を介して前記サンプリング容量の片側に接続されるサンプリング容量をそれぞれ２組持ち、これらサンプリング容量は、一方の組がサンプリング動作を行っている期間に、他方の組がホールド動作を行うインターリーブ動作をし、前記インターリーブ動作の制御は、前記制御回路で行い、前記差動入出力形オペアンプ回路の入力端子間には、第２のＳＷ回路を設け、前記第２のＳＷ回路の制御は、前記インターリーブ動作を行う制御回路によって制御されて、前記インターリーブ動作の切り替え期間中にオンとなり、前記差動入力形オペアンプ回路の入力端同士をショートさせる構成である。
【００１５】
さらに、本発明のサンプル＆ホールド回路の前記第１と第３のＳＷ回路の動作制御タイミングは、前記インターリーブ動作の切り換え動作毎に行い、ホールド動作よって前記差動入出力オペアンプ回路の入力端子に接続された前記第３のＳＷ回路がＯＦＦ動作になるタイミングと、他方のサンプリング動作からホールド動作への移行の為に、差動入出力オペアンプ回路の入力端子に接続する第３のＳＷ回路がＯＮ動作になるホールド動作へ移行するタイミングの期間で、差動入出力オペアンプ回路の入力端子間に設けた第２のＳＷ回路がＯＦＦ動作からＯＮ動作、そしてＯＮ動作からＯＦＦ動作へと一連の動作を行う構成とすることもできる。
【００１６】
さらにまた、本発明のサンプル＆ホールド回路の前記第２のＳＷ回路は、ＭＯＳ形トランジスタで構成され、前記第２のＳＷ回路は、前記差動入出力オペアンプ回路の差動入力信号電圧レベルに対応するＰｃｈ型ＭＯＳトランジスタ回路構成することもでき、前記第２のＳＷ回路は、前記差動入出力オペアンプ回路の差動入力信号電圧レベルに対応するＮｃｈ型ＭＯＳトランジスタ回路で構成とすることもできる。
【００１７】
さらに、本発明のサンプル＆ホールド回路は、ホールド動作に乗算動作を加え、前記差動入力信号による差動出力信号振幅をコントロールする乗算回路を備えるの構成とすることもできる。
【００１８】
【発明の実施の形態】
次に、図面を参照しながら、本発明の実施の形態について以下に詳述する。
【００１９】
図１には、本発明の第１の実施の形態のサンプル＆ホールド回路が示されている。
【００２０】
図１を参照すると、本発明の第１の実施の形態のサンプル＆ホールド回路は、Ａ／Ｄコンバータ回路におけるサンプル＆ホールド回路で、差動入力信号端子ＶＩＮ＿Ｐ端子側とＶＩＮ＿Ｎ端子側に、ＳＷ回路２１〜２４を介してサンプリング容量１〜４が接続され、４つのサンプリング容量は、サンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａを１組のサンプル＆ホールド回路とし、他方のサンプリング容量Ｃ１ｂとサンプリング容量Ｃ２ｂをもう１組のサンプル＆ホールド回路として構成している。
【００２１】
これら２組のサンプル＆ホールド回路は、一方の組がサンプリング動作を行っている期間に、他方の組がホールド動作期間であるインターリーブ動作を行う。インターリーブ動作は、制御回路１１によって制御され、ホールド動作の手段として用いる差動入出力形オペアンプ１０を備え、差動入出力形オペアンプ１０の入力端子間にはＳＷ回路９を設け、ＳＷ回路９の動作は、インターリーブ動作を行う制御回路１１によって制御する。
【００２２】
次に、本発明の第１の実施の形態のサンプル＆ホールド回路の構成を、より詳細に説明するは
図１を参照すると、本発明の第１の実施の形態のサンプル＆ホールド回路は、差動信号入力端子であるＶＩＮ＿Ｐ端子側とＶＩＮ＿Ｎ端子側にＳＷ回路（２１〜２４）を介して接続するサンプリング容量（１〜４）を具備する。
【００２３】
これらサンプリング容量１〜４の端子には、ＳＷ回路（２１〜２４）を含め各々の端子に２個のＳＷ回路が接続される。各サンプリング容量に接続する４つのＳＷ回路によってサンプリング動作とホールド動作を制御する。
【００２４】
一方のサンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａの組がサンプリング動作を行っている期間に、他方のサンプリング容量Ｃ１ｂとサンプリング容量Ｃ２ｂの組がホールド動作を行う。
【００２５】
本発明の第１の実施の形態のサンプル＆ホールド回路のサンプル＆ホールド動作は、各ＳＷ回路の制御信号で行なう。制御回路１１は、互いにサンプリング動作とホールド動作を入れ換えるインターリーブ動作も制御する。
【００２６】
ホールド動作の手段として用いる差動入出力形オペアンプ１０と、差動入出力形オペアンプ１０の入力端子間にはＳＷ回路９を設ける。
【００２７】
ホールド動作時は、サンプルング容量の両端子が差動入出力形オペアンプ回路１０の入出力端子にＳＷ回路（５〜８）およびＳＷ回路２５〜２８を介して接続する。サンプリング動作時には、サンプリング容量の片側の端子は、サンプリング時の基準となるＶＣＯＭ端子にサンプリング容量１〜４の片側の端子がＳＷ回路２９〜３２を介して接続する。
【００２８】
他方の端子は、差動信号入力端子であるＶＩＮ＿Ｐ端子側とＶＩＮ＿Ｎ端子側にＳＷ回路２１〜２４を介して接続する。差動入出力形オペアンプ１０の入力端子間に設けたＳＷ回路９の動作は、制御回路１１によって制御する。ホールド動作時には、ホールドされた差動出力電圧を外部に出力するために差動出力端子ＶＯＵＴ＿Ｎ端子とＶＯＵＴ＿Ｐ端子を備える。
【００２９】
次に、本発明の第１の実施の形態のサンプル＆ホールド回路の動作について説明する。
【００３０】
本発明の第１の実施の形態のサンプル＆ホールド回路は、差動信号入力端子であるＶＩＮ＿Ｐ端子とＶＩＮ＿Ｎ端子に差動信号電圧が入力信号として入力される。
【００３１】
差動信号入力電圧は、ＶＣＯＭ端子電圧をコモン電圧としたサンプリング動作によりサンプリング容量にサンプリングする。サンプリングされた電圧は、ホールド動作により差動入出力形オペアンプ回路１０を用いてホールド電圧出力として差動出力端子ＶＯＵＴ＿Ｎ端子とＶＯＵＴ＿Ｐ端子に増幅率１で出力する。
【００３２】
ＶＩＮ＿Ｐ端子側にサンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａが、ＶＩＮ＿Ｎ端子側にサンプリング容量Ｃ１ｂとサンプリング容量Ｃ２ｂがＳＷ回路２１〜２４を介して接続された２組のサンプル＆ホールド回路を構成する。サンプル＆ホールド動作は交互に行われるインターリーブ動作を制御回路１１により制御する。図２に２組のサンプル＆ホールド回路の動作タイミングチャートをＳＷ回路の制御信号を用いて示す。
【００３３】
本発明の第１の実施の形態のサンプル＆ホールド回路の各ＳＷ回路の動作制御状態は、図２のタイミングチャートで示す。
【００３４】
タイミングＴ点（ｔ２１）は、サンプリング容量Ｃ１ａとＣ２ａが制御信号Φ４、Φ２Ｄ信号のＯＮ条件によってサンプリング動作接続を行い、サンプリングＳ１の期間を表す。
【００３５】
他方のサンプリング容量Ｃ１ｂとＣ２ｂが制御信号Φ１、Φ４信号のＯＮ条件によってホールド動作接続を行い、ホールドＨ０の期間を表す。
【００３６】
サンプリングＳ１期間のサンプリング動作時の接続条件として、ＶＩＮ＿Ｐ端子の差動入力電圧は、ＳＷ回路２１とＳＷ回路２９がＯＮ動作でありサンプリング容量Ｃ１ａにはＶＣＯＭ端子電圧を基準電圧（コモン）とした差動入力電圧をサンプリングする。
【００３７】
同様にＶＩＮ＿Ｎ端子側は、ＳＷ回路２４とＳＷ回路３２がＯＮ動作でありサンプリング容量Ｃ２ａにＶＣＯＭ端子電圧を基準電圧（コモン）とした差動入力電圧をサンプルングする。
【００３８】
他方であるホールドＨ０期間のホールド動作時の接続条件は、サンプリング容量Ｃ１ｂの両端子が、それぞれＳＷ回路６とＳＷ回路２５がＯＮ動作であり差動入出力形オペアンプ回路１０の入力端子（＋）と出力端子（−）に接続しサンプリング容量Ｃ１ｂにサンプルングした電荷をホールド（保持）する。
【００３９】
同様にサンプリング容量Ｃ２ｂの両端子は、ＳＷ回路７とＳＷ回路２８がＯＮ動作であり差動入出力形オペアンプ回路１０の入力端子（−）と出力端子（＋）に接続しサンプリング容量Ｃ２ｂにサンプリングした電荷をホールド（保持）する。
【００４０】
ホールド（保持）する電荷は、差動入出力形オペアンプ回路１０の差動出力として出力端子ＶＯＵＴ＿Ｎ端子とＶＯＵＴ＿Ｐ端子に差動電圧として出力する。一連のサンプル＆ホールド動作期間を終えると、インターリーブ動作の為に、サンプリング動作であるものはホールド動作に、ホールド動作にあるものは、サンプリング動作へと制御回路１１の制御信号によって動作する。
【００４１】
インターリーブ動作の切り換え期間に、ＳＷ回路９は制御信号ΦＡを用いてＯＮ＆ＯＦＦ動作する。ＳＷ回路９のＯＮ動作によって差動入出力形オペアンプ回路１０の入力端子（＋）と入力端子（−）は、ＳＷ回路９を介して接続する。
【００４２】
ＳＷ回路９をＯＮ動作する制御動作タイミングは、ホールド動作中であるＳＷ回路６、７がサンプリング動作に移行するためにＯＦＦ動作になった後に、ＳＷ回路９をＯＦＦからＯＮ動作制御する。
【００４３】
次に、ＯＮからＯＦＦ動作する制御動作タイミングは、インターリーブ動作の他方のサンプリング動作中からホールド動作に移行する前にＯＦＦ動作する。ＳＷ回路９がＯＮ動作からＯＦＦ動作に戻った後に、サンプリング動作であったサンプリング容量Ｃ１ａは、ＳＷ回路５、２６がＯＮ動作となりホールド動作に移り、ホールド動作であったサンプリング容量Ｃ１ｂは、ＳＷ回路２２、３０がＯＮ動作となりサンプリング動作に移り、インターリーブ動作を完了する。
【００４４】
この様に、インターリーブ動作を行う２組のサンプリング容量とサンプル＆ホールド動作を制御する制御回路１１を用いて、インターリーブ動作の切り替え期間中に差動入出力形オペアンプ回路１０の入力端子間に設けたＳＷ回路９を一時的にＯＮ動作して差動入出力形オペアンプ回路１０の入力端子（＋）と入力端子（−）の接続（ショート）する。
【００４５】
一般にサンプル＆ホールド回路に用いられるＳＷ回路にはＭＯＳトランジスタが使用される。インターリーブ動作の切り換え期間中にホールド動作接続にあるＳＷ回路６、７が制御信号Φ４によりＯＮからＯＦＦ動作に切り換り差動入出力型オペアンプ１０の入力端子（＋）と入力端子（−）は開放状態（オープン）になる。
【００４６】
この時、ＳＷ回路６、７にＭＯＳトランジスタを使用しているのでＳＷ回路のＯＦＦ動作によってチャージインジェクションが発生する。差動入出力型オペアンプ１０の入力端子（＋）のノードＡと入力端子（−）のノードＢにＳＷ回路６、７のゲート容量に蓄えられていた電荷による電荷再分配がソース端子、ドレイン端子に電荷のチャージとして行われる。図５にチャージインジェクションの原理を示す。
【００４７】
ＭＯＳトランジスタの両端子に低インピーダンスである理想電源ＶｉｎとＣｌｏａｄ負荷とするＶｏｕｔ出力を示すが、この時ＭＯＳトランジスタのゲート容量Ｃｇ（Ｃｇｓ＋Ｃｄｓ）にはゲート電圧Ｖｇｓによって電荷Ｑがチャージされている。
Ｖｔｈ＝ＭＯＳトランジスタにおける閾値電圧
Ｑ＝Ｃｇ・（Ｖｇｓ−Ｖｔｈ）
ＭＯＳトランジスタがＯＮ状態でゲート容量に蓄えられた電荷Ｑは、ＭＯＳトランジスタがＯＮ動作からＯＦＦ動作を行うとソース端子及びドレイン端子に等しく５０対５０に電荷Ｑが分配されます。その為、Ｃｌｏａｄ負荷とするＶｏｕｔ出力には、ＭＯＳトランンジスタにおける電荷Ｑの影響を受けてＶｏｕｔ出力がΔＶｏｕｔ変化する。
（ＭＯＳトランジスタにＮｃｈ＿ＭＯＳを使用した場合）
ΔＶｏｕｔ＝−（Ｃｇ（Ｖｇｓ−Ｖｔｈ）／２Ｃｌｏａｄ）
この様に、ＭＯＳトランジスタがＯＮ動作からＯＦＦ動作に変化する時にＭＯＳトランジスタのゲート容量に蓄えられた電荷ＱがＣｌｏａｄ負荷に対してΔＶｏｕｔ電圧を出力電圧Ｖｏｕｔに変化を与えてしまう現象をチャージインジェクションという。
【００４８】
図５においては、低インピーダンスである理想電源Ｖｉｎを用いて説明してあるので、電荷Ｑは、１／２づつに分配され、ソース端子に電荷１／２Ｑ、ドレイン端子に電荷１／２Ｑ配分されたが、図１におけるサンプル＆ホールド回路では、理想電源Ｖｉｎの変わりにサンプリング容量２、３が接続され、Ｃｌｏａｄ負荷には差動入出力型オペアンプ１０の入力端子容量へ置き換えられる。
【００４９】
置き換えられた、サンプリング容量は高インピーダンス回路、また出力差動入出力型オペアンプ１０の入力端子においても高インピーダンス回路であり、電荷Ｑの分配率が５０対５０の理想条件と異なる。
【００５０】
その為に電荷分配についてはサンプリング容量と出力差動入出力型オペアンプ１０の入力端子などの負荷条件にによって５０対５０の分配から再分配が行われ分配率が変化します。サンプリング容量の片側端子は、ＳＷ回路２５、２８が接続し、前記ＳＷ回路２５，２８はＯＮ動作状態であるので差動入出力型オペアンプ１０の出力端子である低インピーダンス回路へと繋がっている。
【００５１】
その為にＳＷ回路６、７でおけるチャージインジェクション電荷Ｑの配分は、サンプリング容量の片側端子であるＳＷ回路２５、２８と出力差動入出力型オペアンプ１０によって分配が決定する。今、サンプリング容量２側では、ＳＷ回路６における電荷Ｑの配分電荷を−Ｑｃ１ｂとすると、サンプリング容量２に−Ｑｃ１ｂがチャージされたので電荷保存則よりサンプリング容量の反対側の端子から同じだけの電荷を供給したことになり−Ｑｃ１ｂと等しい逆電荷＋Ｑｃ１ｂが発生しなければいけない。
【００５２】
＋Ｑｃ１ｂは、ＳＷ回路２５を介して差動入出力型オペアンプ１０の出力端子から供給されるが、チャージインジェクションは、ＳＷ回路のＯＮ動作からＯＦＦ動作までの短い時間ｔに行われるものであり、差動入出力型オペアンプ１０の出力端子から供給される電荷は、サンプリング容量２の容量値Ｃ１ｂ、ＳＷ回路２５のＯＮ抵抗Ｒｓｗｏｎ２５によって再分配が制御される。
【００５３】
【数１】
0003703387.tif 000002
【００５４】
なお、Ｑ０は、サンプリング容量２にサンプリング時に既に蓄えられたサンプリング電荷である。
【００５５】
＋Ｑｃ１ｂは、時間ｔにおけるＳＷ回路２５のＯＮ抵抗とサンプリング容量Ｃ１ｂによって決定される。時間ｔは、ＳＷ回路６のＯＮ動作からＯＦＦ動作へ移行する期間の時間であり、微少時間ｔがほぼ０（ｓ）時では、Ｑｃ１ｂがほぼ０（ｃ）となる。これは、動入出力型オペアンプ１０の入力端子（＋）からの電荷の供給が少時間ｔがほぼ０（ｓ）では行なえ為に、Ｑｃ１ｂがほぼ０（ｃ）になる条件であり、チャージインジェクションによる電荷の分配は理想分配の５０対５０に分配される。
【００５６】
１／２Ｑづつに分配さされた電荷に対してからサンプリング容量２の片側端子は、電荷保存即に従い電荷をＳＷ回路２５がＯＮ動作である間に供給する。
【００５７】
しかし、時間ｔは、ＭＯＳトランジスタにおけるＳＷ動作であり有限の時間をもつ。その為にＱｃ１ｂが発生することで、電荷Ｑに対する再分配が行なわれ理想条件からずれた分配率がおこる。
【００５８】
動入出力型オペアンプ１０の入力端子に配分される電荷ＱｉｎＰは、電荷Ｑよりサンプリング容量２に配分された電荷Ｑｃ１ｂの残りが配分される。
ＱｉｎＰ＝−Ｑ−（−Ｑｃ１ｂ）
【００５９】
【数２】
0003703387.tif 000003
【００６０】
同様に、差動入出力型オペアンプ１０の入力端子（−）に配分される電荷ＱｉｎＮは、
ＱｉｎＮ＝−Ｑ−（−Ｑｃ２ｂ）
【００６１】
【数３】
0003703387.tif 000004
【００６２】
この時、ＳＷ回路６、７で各々発生するチャージインジェクションの電荷Ｑは、サンプリング容量、ＳＷ回路２５、２８のＯＮ抵抗によって差動入出力型オペアンプ１０の入力端子（＋）および入力端子（−）に配分される電荷量が決定される。
【００６３】
特に、ＳＷ回路２５、２８のＯＮ抵抗については、差動入出力型オペアンプ１０の出力端子電圧の影響を受ける為に、ＳＷ回路２５、２８におけるソース−ドレイン端子間電圧ＶＤＳは差動出力電圧がゼロ電圧（コモン電圧）ない限り一致すことはなく、コモン電圧に対してプラス電位とマイナス電位に振れるのでＯＮ抵抗は異なる。
【００６４】
この様に、差動入出力型オペアンプ１０の入力端子（＋）（−）へは、チャージインジェクションによって配分された電荷が異なった状態でチャージされて差動電荷ΔＱが差動入出力型オペアンプ１０の入力端子に現われる。
ΔＱ＝ＱｉｎＰ−ＱｉｎＮ
差動電荷ΔＱは、差動入出力型オペアンプ１０の入力端子（＋）（−）が高インピーダンス状態で在るために保持される。
【００６５】
その後、インターリーブ動作である他方のサンプリング動作からホールド動作への移行によって、ＳＷ回路５、８が制御信号Φ１によってＯＦＦ動作からＯＮ動作へと差動入出力型オペアンプ１０の入力端子に接続変更する時に、前記チャージインジェクションによってノードＡおよび、ノードＢに保持した電荷ＱｉｎＰと電荷ＱｉｎＮは、サンプリング容量Ｃ１ａとサンプリング容量Ｃ２ａに各々チャージ（加算）される。
【００６６】
チャージインジェクションによって発生したノードＡおよび、ノードＢに保持した差動電荷ΔＱがエラー成分として本来のサンプリング結果に含まれる不具合が生じる。
【００６７】
差動電荷ΔＱが、サンプリング電圧におけるホールド電圧への影響を簡単な数式で表すとサンプリング容量を１ｐＦとして差動電荷ΔＱを１ｆＣだとするとＶ＝Ｑ／ＣよりＶ＝１ｍＶとなる。Ｖ＝１ｍＶとは、高精度Ａ／Ｄコンバータ回路で使用するサンプル＆ホールド回路では、決して無視できる誤差電圧値でなくビット精度を悪化させる。
【００６８】
本発明では、チャージインジェクションによって発生したノードＡおよび、ノードＢに保持した差動電荷をキャンセルすることで本来のサンプリング結果に含まれない事を特徴として高精度のホールド出力結果を出力（ホールド）する事にある。
【００６９】
本発明は、差動入出力型オペアンプ１０の入力端子間にＳＷ回路９を設け、ＳＷ回路６、７がＯＦＦ動作する事によって生じるチャ−ジインジェクションによってノードＡおよび、ノードＢに保持する差動電荷成分をＳＷ回路９と制御信号ΦＡによりノードＡとノードＢを一時的に接続（ショート）する。
【００７０】
接続する事で前記差動電荷成分をキャンセルし差動成分を取り除き、本来のサンプリング結果にエラーとなる差動成分が加算されない事を特徴とするサンプル＆ホールド回路を用いて、高精度Ａ／Ｄコンバータ回路を実現する。
【００７１】
インターリーブ動作の切り換え期間に、ＳＷ回路９を制御信号ΦＡによって一時的にＯＮ動作すると差動入出力形オペアンプ回路１０の入力端子であるノードＡおよび、ノードＢは、ＳＷ回路９を介して接続される。その為にノードＡおよび、ノードＢ間にチャージインジェクションによって生じた差動電荷は、バランス（平均化）してノードＡおよび、ノードＢに対する差動成分を無くす（キャンセル）ことが出来る。
【００７２】
差動電荷の大きい方は、電荷の少ない方へ電荷を分配し直し、最終的にノードＡとノードＢの電荷は等しく差動電荷が存在しない。次にＳＷ回路９が制御信号ΦＡによってＯＮ動作からＯＦＦ動作へと移行するとノードＡとノードＢには差動成分がキャンセルされた状態で基の回路接続状態に戻る。
【００７３】
ノードＡおよび、ノードＢ間にチャージインジェクションによって生じた差動電荷のキャンセル後は、インターリーブ動作である他方のサンプリング容量がホールド動作で差動入出力形オペアンプ回路１０の入力端子に接続する場合に、サンプリング容量にＳＷ回路６、７によるチャージインジェクションの差動電荷成分エラーは加算されず正常なサンプリング結果をホールド動作の出力結果として出力する事ができる。
【００７４】
ＳＷ回路９のＯＦＦ動作によって起きるチャージインジェクションは、ＳＷ回路９のソース端子、ドレイン端子に接続される回路インピーダンス条件が、差動入出力形オペアンプ回路１０の入力端子であり、シンメトリー回路での回路インピーダンスが等しく、ＳＷ回路９によるチャージインジェクションは、１／２Ｑづつに分配されるので、差動電荷は微少である。ただし、電荷のチャージは必ず行われるので入力オフセット電圧は発生してしまうが、差動成分への影響はなく問題とならない。
【００７５】
図６にノードＡ及びノードＢでの電荷の変化を同時に示す。
【００７６】
次に、本発明の第２の実施の形態のサンプル＆ホールド回路について、説明する。
【００７７】
図３には、本発明の第２の実施の形態のサンプル＆ホールド回路が示されている。図３は、本発明を用いた乗算回路である。
【００７８】
図３を参照すると、本発明の第２の実施の形態のサンプル＆ホールド回路の乗算回路の構成は、図１に示す本発明の第１の実施の形態のサンプル＆ホールド回路と同様に、サンプリング容量を２組に具備し、交互にサンプル＆ホールド動作をするインターリーブ動作制御を行い、制御回路の制御動作タイミングも基本的には、本発明の第１の実施の形態のサンプル＆ホールド回路と同じである。
【００７９】
ただし、乗算回路では、ホールド動作に乗算動作が加わり差動入力信号による差動出力信号振幅をコントロールする。
【００８０】
乗算回路は、差動入力信号をサンプリングした後、ホールド期間に、差動入力信号のレベルに合わせた加減算制御信号によって、乗算回路が以下に示す３つの演算モードから一つが選択され加減演算が行われ、基準電圧ＶＲＴ、基準電圧ＶＲＢと２つのサンプリング容量によって差動出力電圧を制御する。
Ｖｏｕｔ＝２×Ｖｉｎ＋Ｖｒｅｆ  （２倍＋加算モード）
Ｖｏｕｔ＝２×Ｖｉｎ        （２倍モード）
Ｖｏｕｔ＝２×Ｖｉｎ−Ｖｒｅｆ  （２倍＋減算モード）
２倍＋加算モードでは、ＳＷ回路Ｘ３３０、３３１がＯＮ動作でサンプリング容量Ｃ１は、ＬＯＷ側の基準電圧ＶＲＢ端子に接続、サンプリング容量Ｃ６は、高側の基準電圧ＶＲＴ端子に接続する。
【００８１】
２倍モードでは、ＳＷ回路Ｙ３４１がＯＮ動作でサンプリング容量Ｃ１とサンプリング容量Ｃ６との片側の端子同士が接続する。
【００８２】
最後に、２倍＋減算モードでは、ＳＷ回路Ｚ３３６、３３８がＯＮ動作で加算モードと反対にサンプリング容量Ｃ１は、高側の基準電圧ＶＲＴ端子に接続、サンプリング容量Ｃ６は、ＬＯＷ側の基準電圧ＶＲＢ端子に接続する。この様にホールド動作で乗算回路は、サンプリング容量の片側の端子が加減算制御信号による制御により３つの接続状態が発生する。
【００８３】
そのため、ＳＷ回路６、７がホールド動作からサンプリング動作へ移行するのにＯＮ動作からＯＦＦ動作へと発生するチャージインジェクションの分配量は、サンプリング容量の片側端子の接続状態によって、大きく変化してソース端子、ドレイン端子の回路インピーダンスが異なる。
【００８４】
このために、チャージインジェクションによって生じる差動入出力オペアンプ回路１０の入力端子に発生する差動成分はばらつき、特に、３つの演算モードの切り替え前後ではＳＷ回路に接続される回路インピーダンスが大きく変化するので差動成分の直線性誤差が大きくなる。
【００８５】
この直線性誤差を押さえるために、本発明の第１の実施の形態のサンプル＆ホールド回路と同様のＳＷ回路９を設け、インターリーブ動作の切り替え時にＳＷ回路９の動作制御を行うことで、ＳＷ回路６、７とＳＷ回路５、８で発生するチャージインジェクションによる差動成分を低減し、差動入出力型オペアンプ１０の入力端子にチャージインジェクションによる差動成分が発生しない。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、ノードＡおよび、ノードＢ間にチャージインジェクションによって生じた差動電荷のキャンセル後は、サンプリング容量にＳＷ回路６、７によるチャージインジェクションの差動電荷成分エラーは加算されず正常なサンプリング結果をホールド動作の出力結果として出力することができる効果がある。
【００８７】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は、適宜変更され得ることは明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のサンプル＆ホールド回路を示す回路図である。
【図２】図１に示す本発明の第１の実施の形態のサンプル＆ホールド回路の動作を説明するタイミングチャートである。
【図３】本発明の第２の実施の形態のサンプル＆ホールド回路を示す回路図である。
【図４】従来のサンプル＆ホールド回路を示す回路図である。
【図５】チャージインジェクションの原理を説明する図である。
【図６】ノードＡとノードＢにおける電荷の移動を説明する図である。
【符号の説明】
１，２，３，４    サンプリング容量
５，６，７，８，９    ＳＷ回路
１０    差動入出形オペアンプ
１１    制御回路
２１〜３２    ＳＷ回路
Φ１，Φ２，Φ３，Φ４，Φ１Ｄ，Φ２Ｄ，ΦＡ    制御信号
Ａ，Ｂ    ノード
【図１】
0003703387.tif 000005
【図２】
0003703387.tif 000006
【図３】
0003703387.tif 000007
【図４】
0003703387.tif 000008
【図５】
0003703387.tif 000009
【図６】
0003703387.tif 000010