(57)【特許請求の範囲】
【請求項１】
共通に入力される信号の周波数変換を行う第１の周波数変換回路および第２の周波数変換回路と、
上記第１の周波数変換回路および上記第２の周波数変換回路に互いに位相がずれた信号を、周波数変換を行う上記信号とのミキシングのために入力する移相回路と、
上記第１の周波数変換回路から出力された後の信号に対する第１のローパスフィルタ、および、上記第２の周波数変換回路から出力された後の信号に対する第２のローパスフィルタと、
上記第１のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第１のアナログデジタル変換手段、および、上記第２のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第２のアナログデジタル変換手段とを備え、
上記第１のローパスフィルタおよび上記第２のローパスフィルタは、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定され、
上記第１のローパスフィルタおよび上記第２のローパスフィルタに上記電流を入力する定電流源と、
上記定電流源が設定する上記通過周波数特性を示す周波数値に応じた値の上記電流を出力するように上記定電流源を制御する定電流源制御手段と、
上記第１のアナログデジタル変換手段および上記第２のアナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備え、
上記定電流源制御手段は、上記サンプリングクロック信号から上記通過周波数特性を示す周波数値の情報を含む定電流基準信号を分周により生成し、上記定電流基準信号と上記定電流基準信号を位相を９０度シフトさせる位相シフト回路に通した信号とを乗算し、乗算結果から直流分を取り出して増幅した結果を、上記定電流源の上記電流を制御する信号として上記定電流源に入力し、上記定電流基準信号の周波数変動に対して上記定電流源の上記電流が安定するように上記位相シフト回路に定電流を入力して上記位相シフト回路の動作を制御する別の定電流源に、上記位相シフト回路の動作の上記制御のために上記結果を入力するループバック制御を行うことにより、上記定電流基準信号に基づいて上記定電流源を制御することを特徴とするフィルタ具備装置。
【請求項２】
上記定電流源制御手段は、上記サンプリングクロック信号から設定する上記通過周波数特性を示す周波数値と等しい周波数の上記定電流基準信号を生成する周波数変換手段を備えていることを特徴とする請求項１に記載のフィルタ具備装置。
【請求項３】
上記周波数変換手段は上記定電流基準信号を生成する分周回路を備えていることを特徴とする請求項２に記載のフィルタ具備装置。
【請求項４】
上記周波数変換手段に入力されて上記定電流基準信号の変換周波数を制御する周波数変換用制御信号と、上記サンプリングクロック信号生成手段に入力されて上記サンプリングクロック信号の周波数を制御するサンプリング周波数用制御信号とが共通のバスで伝送されることを特徴とする請求項２または３に記載のフィルタ具備装置。
【請求項５】
変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えている場合に、
上記スペクトル分離用信号生成手段に入力されて上記スペクトル分離用信号の周波数を制御するスペクトル分離用制御信号が上記バスで伝送されることを特徴とする請求項４に記載のフィルタ具備装置。
【請求項６】
変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えており、上記サンプリングクロック信号生成手段が所定の周波数の第１基準周波数信号を基にしたＰＬＬ制御により上記サンプリングクロック信号を生成し、上記スペクトル分離用信号生成手段が所定の周波数の第２基準周波数信号を基にしたＰＬＬ制御により上記スペクトル分離用信号を生成する場合に、
上記第１基準周波数信号と第２基準周波数信号とを兼ねる基準周波数信号を生成する共通基準信号発振器を備えていることを特徴とする請求項１ないし５のいずれかに記載のフィルタ具備装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定されるフィルタを備えるフィルタ具備装置に係り、特にデジタル信号を受信して復調する高周波受信装置のローパスフィルタのカットオフ周波数制御に関するものである。
【０００２】
【従来の技術】
従来、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定されるフィルタを備えるフィルタ具備装置として、衛星放送用のチュ−ナなどに用いられる高周波受信装置がある。図５は、従来の高周波受信装置１０１の概略的構成を示す回路ブロック図であり、フィルタがローパスフィルタ、通過周波数特性を示す周波数値がカットオフ周波数である場合について説明する。同図の高周波受信装置１０１では、受信端子１にデジタル変調された高周波信号が入力されると、受信信号を増幅回路２によって増幅し、増幅回路２の出力信号をさらに増幅回路３がコントロールされたゲインで増幅する。次いで、増幅回路３の出力信号は周波数変換回路４・５のそれぞれに入力され、周波数変換回路４・５は増幅回路３から入力される信号と、移相回路６から入力される信号とのミキシングを行い、ベースバンド信号を出力する。
【０００３】
また、分周比を決める制御信号Ｓ１が入力されるＰＬＬ回路８が、基準信号発振器９で発生された基準周波数信号を基に、局部発振回路７で発生される受信周波数の中心周波数とほぼ等しい周波数の局部発振信号の位相を制御し、この局部発振回路７の局部発振信号が移相回路６に入力される。移相回路６は局部発振信号から位相を９０度シフトさせた信号を生成して、元の位相の局部発振信号を周波数変換回路４・５のいずれか一方に、位相が９０度ずれた信号を他方に入力する。
【０００４】
周波数変換回路４・５の各出力信号はそれぞれローパスフィルタ１０・１１に入力され、ローパスフィルタ１０・１１は入力された信号の高周波成分を除去する。ローパスフィルタ１０・１１の各出力信号はそれぞれＡＧＣアンプ部１２・１３に入力され、ＡＧＣアンプ部１２・１３は入力された信号をコントロールされたゲインで増幅する。ＡＧＣアンプ部１２・１３の各出力信号はそれぞれローパスフィルタ１４・１５に入力され、ローパスフィルタ１４・１５は入力された信号から後述する制御回路３０により制御されたカットオフ周波数で隣接チャンネルなどの妨害信号やノイズを除去する。ローパスフィルタ１４・１５の各出力信号はそれぞれ増幅回路１６・１７で増幅された後、Ａ／Ｄ変換器１８・１９に入力される。Ａ／Ｄ変換器１８・１９は、アナログ信号を後述する復調回路２０で復調処理するためにデジタル信号に変換する。Ａ／Ｄ変換器１８・１９の各出力信号はともに復調回路２０に入力され、復調回路２０はデジタル変調された入力信号を復調してトランスポート信号ＴＳを出力する。
【０００５】
また、分周比を決める制御信号Ｓ２が入力されるＰＬＬ回路２２が、基準信号発振器２３で発生された基準周波数信号を基に、局部発振回路２１で発生される所定の周波数の局部発振信号の位相を制御し、この位相が制御された局部発振信号がＡ／Ｄ変換器１８・１９および復調回路２０に入力される。Ａ／Ｄ変換器１８・１９および復調回路２０は、この局部発振信号を動作信号として動作する。この動作信号は、Ａ／Ｄ変換器１８・１９に対してはサンプリングクロック信号となる。
【０００６】
ローパスフィルタ１４・１５は、前述したような隣接チャンネルなどの妨害信号やノイズの除去、およびＡ／Ｄ変換器１８・１９のアンチエリアスとしての役割を担うフィルタである。この入力信号は数Ｍｂａｕｄ〜数十Ｍｂａｕｄの変調レートであるので、ローパスフィルタ１４・１５を有効に機能させるためには、カットオフ周波数は固定ではなく、入力信号のボーレートに応じて適した値に設定する必要がある。また、カットオフ周波数設定用回路をＩＣ内の回路にて抵抗とコンデンサとで形成した場合、ＩＣプロセスのばらつきにより、それぞれに±１５％〜２０％のカットオフ周波数のばらつきが生じてしまう。そのため、図５に示す制御回路３０において、水晶発振器などの基準信号発振器２４で発生させた正確な周波数（同図では４ＭＨｚ）の基準周波数信号を基にした信号を入力信号とする定電流源３７を形成し、定電流源３７が出力する定電流を制御回路３１で変化させることにより、ローパスフィルタ１４・１５のカットオフ周波数を設定するようにしている。
【０００７】
定電流源３７の入力信号を生成する回路は、位相シフト回路３２、ミキサ３３、ローパスフィルタ３４、ＤＣ増幅回路３５、および定電流源３６で構成されるループである。位相シフト回路３２は基準信号発振器２４から入力される基準周波数信号の位相を９０度シフトさせ、ミキサ３３にはこの位相が９０度シフトされた信号と基準信号発振器２４から出力される基準周波数信号とが入力される。ミキサ３３は両信号の乗算を行い、ローパスフィルタ３４がミキサ３３からの出力信号の高周波成分を除去し、ＤＣ増幅器３５はローパスフィルタ３４からの出力信号を増幅する。ＤＣ増幅器３５の出力信号は定電流源３６・３７に入力され、定電流源３６・３７はこれによって電流値を変化させるが、定電流源３６の定電流は位相シフト回路３２に入力され、上記ループはミキサ３３の出力信号ＭＩＸｏｕｔ  ＝０となるように制御を行う。これにより、定電流源３６・３７は基準信号発振器２４の基準周波数信号の周波数（図５では４ＭＨｚ）に応じた一定の電流を出力する。
【０００８】
制御回路３１はカレントミラー回路を基本としたスイッチ回路を備えており、所望の周波数に応じて外部から入力される制御信号Ｓ３に従ってスイッチを切り替え、定電流源３７から出力される定電流の値を、ローパスフィルタ１４・１５の目的のカットオフ周波数に対応した値に調整する。調整倍率は制御信号Ｓ３で定まり、任意である。そして、制御回路３１から出力される電流はカットオフ周波数の制御を行うための制御信号としてローパスフィルタ１４・１５のぞれぞれに入力される。
【０００９】
このような構成の制御回路３０から出力される電流によりカットオフ周波数が制御されるローパスフィルタ１４・１５はそれぞれ、トランスコンダクタンスアンプ（以下、ｇｍアンプと称する）およびコンデンサで構成されたｇｍ・Ｃフィルタと、定電流制御回路などとで実現される。制御回路３０の位相シフト回路３２は、ローパスフィルタ１４・１５と同じｇｍ・Ｃフィルタを用いるローパスフィルタであり、上記カットオフ周波数の制御はいわゆるマスタースレーブ方式により行われている。
【００１０】
以上のようなカットオフ周波数の制御は、可変電流源を用いてトランスコンダクタ回路に入力する電流を変化させる構成の、特開平１０−２５７１０８号公報の受信機などでも一般に行われている。
【００１１】
【発明が解決しようとする課題】
しかしながら、ローパスフィルタ１４・１５のカットオフ周波数を制御する制御回路３１を構成するスイッチ回路には、カレントミラー回路とＭＯＳ−ＦＥＴとが多数用いられており、定電流源３７から出力される定電流の値を目的のカットオフ周波数用の値に調整する際に素子特性のばらつきや電流増幅度ｈＦＥの影響を受けて、電流値の目標値に対する誤差が大きくなるという問題がある。制御回路３１により定電流源３７からの定電流を等倍する場合にも、信号は上記スイッチ回路を経由するため、誤差は大きい。基準信号発振器２４から出力されるリファレンスとしての基準周波数信号の周波数と、カットオフ周波数との差が大きい場合には、信号が制御回路３１内でより多くの回路を経由することになり、電流値の誤差が特に大きくなる。従って、カットオフ周波数をローパスフィルタ１４・１５の外部から制御しても、依然、カットオフ周波数を高精度に設定することができない。
【００１２】
また、このカットオフ周波数を高精度に設定するためには、制御回路３１の定電流源を制御する電流スイッチ回路の規模を大きくする必要があり、消費電力も大きくなるという問題がある。
【００１３】
上述した問題は、ハイパスフィルタのカットオフ周波数制御やバンドパスフィルタの通過帯域の中心周波数制御についても同様に起こり得る。
【００１４】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、ローパスフィルタやハイパスフィルタのカットオフ周波数、バンドパスフィルタの通過帯域の中心周波数など、フィルタの通過周波数特性を示す周波数値を高精度に設定することのできるフィルタ具備装置を提供することにある。また、他の目的は、上記周波数値を高精度に設定可能としながら、簡単な構成で消費電力を低減することのできるフィルタ具備装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明のフィルタ具備装置は、上記課題を解決するために、共通に入力される信号の周波数変換を行う第１の周波数変換回路および第２の周波数変換回路と、上記第１の周波数変換回路および上記第２の周波数変換回路に互いに位相がずれた信号を、周波数変換を行う上記信号とのミキシングのために入力する移相回路と、上記第１の周波数変換回路から出力された後の信号に対する第１のローパスフィルタ、および、上記第２の周波数変換回路から出力された後の信号に対する第２のローパスフィルタと、上記第１のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第１のアナログデジタル変換手段、および、上記第２のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第２のアナログデジタル変換手段とを備え、上記第１のローパスフィルタおよび上記第２のローパスフィルタは、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定され、上記第１のローパスフィルタおよび上記第２のローパスフィルタに上記電流を入力する定電流源と、上記定電流源が設定する上記通過周波数特性を示す周波数値に応じた値の上記電流を出力するように上記定電流源を制御する定電流源制御手段と、上記第１のアナログデジタル変換手段および上記第２のアナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備え、上記定電流源制御手段は、上記サンプリングクロック信号から上記通過周波数特性を示す周波数値の情報を含む定電流基準信号を分周により生成し、上記定電流基準信号と上記定電流基準信号を位相を９０度シフトさせる位相シフト回路に通した信号とを乗算し、乗算結果から直流分を取り出して増幅した結果を、上記定電流源の上記電流を制御する信号として上記定電流源に入力し、上記定電流基準信号の周波数変動に対して上記定電流源の上記電流が安定するように上記位相シフト回路に定電流を入力して上記位相シフト回路の動作を制御する別の定電流源に、上記位相シフト回路の動作の上記制御のために上記結果を入力するループバック制御を行うことにより、上記定電流基準信号に基づいて上記定電流源を制御することを特徴としている。
【００１６】
上記の発明によれば、定電流源制御手段が定電流源に対し、ローパスフィルタのカットオフ周波数など、設定する通過周波数特性を示す周波数値に応じた値の電流を出力するように制御する。定電流源から倍率調整を行われることなく出力された電流は制御信号としてフィルタに直接入力され、フィルタの通過周波数特性を示す周波数値は所望値に設定される。電流値の倍率調整を行わないため、倍率調整するためのスイッチ回路が不要となり、フィルタに入力される電流値の誤差が抑制される。
【００１７】
この結果、フィルタの通過周波数特性を示す周波数値を高精度に設定することのできるフィルタ具備装置を提供することができる。
【００１８】
さらに上記の発明では、。第１および第２のアナログデジタル変換手段と、第１および第２のアナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備え、定電流源制御手段は、サンプリングクロック信号から通過周波数特性を示す周波数値の情報を含む定電流基準信号を生成し、定電流基準信号に基づいて定電流源を制御する。
【００１９】
定電流源制御手段は、既存のサンプリングクロック信号生成手段によって生成されたサンプリングクロック信号から、フィルタの通過周波数特性を示す周波数値の情報を含む定電流基準信号を生成し、定電流基準信号に基づいて定電流源を制御するので、上記通過周波数特性を示す周波数値を高精度に設定可能としながら、簡単な構成で消費電力を低減することのできるフィルタ具備装置を提供することができる。
【００２０】
また、フィルタによって処理した信号が変調レートの小さい信号であって、それをアナログデジタル変換手段によりアナログ信号からデジタル信号に変換する場合には、サンプリングクロック信号の周波数を低減することができるため、周波数を低減する分、消費電力を削減することができる。
【００２１】
さらに本発明のフィルタ具備装置は、上記課題を解決するために、上記定電流源制御手段は、上記サンプリングクロック信号から設定する上記通過周波数特性を示す周波数値と等しい周波数の上記定電流基準信号を生成する周波数変換手段を備えていることを特徴としている。
【００２２】
上記の発明によれば、定電流源制御手段は、サンプリングクロック信号から生成する定電流基準信号の周波数を通過周波数特性を示す周波数値と等しくすることにより定電流基準信号に通過周波数特性を示す周波数値の情報を含め、これに基づいた制御を行うことによって、定電流源が設定する通過周波数特性を示す周波数値に応じた値の電流を出力する。これにより、容易に、定電流源の電流を設定する通過周波数特性を示す周波数値に応じた値とすることができる。
【００２３】
さらに本発明のフィルタ具備装置は、上記課題を解決するために、上記周波数変換手段は上記定電流基準信号を生成する分周回路を備えていることを特徴としている。
【００２４】
上記の発明によれば、分周回路を用いるので、サンプリングクロック信号の周波数が通過周波数特性を示す周波数値よりも高い場合に容易に周波数変換手段を構成することができる。
【００２５】
さらに本発明のフィルタ具備装置は、上記課題を解決するために、上記周波数変換手段に入力されて上記定電流基準信号の変換周波数を制御する周波数変換用制御信号と、上記サンプリングクロック信号生成手段に入力されて上記サンプリングクロック信号の周波数を制御するサンプリング周波数用制御信号とが共通のバスで伝送されることを特徴としている。
【００２６】
上記の発明によれば、周波数変換用制御信号とサンプリング周波数用制御信号とが共通のバスで伝送されるので、定電流基準信号の変換周波数の制御と、サンプリングクロック信号の周波数の制御を行う構成を簡略化することができる。
【００２７】
さらに本発明のフィルタ具備装置は、上記課題を解決するために、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えている場合に、上記スペクトル分離用信号生成手段に入力されて上記スペクトル分離用信号の周波数を制御するスペクトル分離用制御信号が上記バスで伝送されることを特徴としている。
【００２８】
上記の発明によれば、スペクトル分離用制御信号が周波数変換用制御信号とサンプリング周波数用制御信号との共通のバスでさらに伝送されるので、高周波信号の周波数領域におけるスペクトルを分離するために用いられるスペクトル分離用信号の周波数の制御をも含めた制御を行う構成が簡略化される。
【００２９】
さらに本発明のフィルタ具備装置は、上記課題を解決するために、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えており、上記サンプリングクロック信号生成手段が所定の周波数の第１基準周波数信号を基にしたＰＬＬ制御により上記サンプリングクロック信号を生成し、上記スペクトル分離用信号生成手段が所定の周波数の第２基準周波数信号を基にしたＰＬＬ制御により上記スペクトル分離用信号を生成する場合に、上記第１基準周波数信号と第２基準周波数信号とを兼ねる基準周波数信号を生成する共通基準信号発振器を備えていることを特徴としている。
【００３０】
上記の発明によれば、サンプリングクロック信号のＰＬＬ制御による生成に用いられる第１基準周波数信号と、スペクトル分離用信号のＰＬＬ制御による生成に用いられる第２基準周波数信号とを、共通基準信号発振器から同じ基準周波数信号として供給するので、構成を簡略化することができるとともに、コストを削減することができる。
【００３１】
【発明の実施の形態】
本発明のフィルタ具備装置を具現する一実施の形態について、図１ないし図４に基づいて説明すれば以下の通りである。なお、前記従来の技術で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００３２】
図１に、本実施の形態に係るフィルタ具備装置としての高周波受信装置５１の構成を示す。同図の高周波受信装置５１は、受信端子１、増幅回路２・３、周波数変換回路４・５、移相回路６、局部発振回路７、ＰＬＬ回路８、ローパスフィルタ１０・１１、ＡＧＣアンプ部１２・１３、ローパスフィルタ１４・１５、増幅回路１６・１７、Ａ／Ｄ変換器１８・１９、復調回路２０、局部発振回路２１、ＰＬＬ回路２２、共通基準信号発振器２５、定電流源２６、および制御回路４０を備えている。共通基準信号発振器２５は、前記基準信号発振器２３が発生する第１基準周波数信号と、前記基準信号発振器９が発生する第２基準周波数信号とを兼ねる基準周波数信号を発生する基準信号発振器として、基準信号発振器９・２３の代わりに設けられたものである。定電流源２６および制御回路４０については後述する。
【００３３】
図２（ａ）に、ローパスフィルタ１４・１５を構成するｇｍ・Ｃフィルタ６１の回路ブロック図、同図（ｂ）に同図（ａ）のｇｍ・Ｃフィルタ６１に用いられるｇｍアンプ６２の回路構成例を示す。同図（ａ）のｇｍ・Ｃフィルタ６１はｇｍアンプ６２およびコンデンサ６３・６４を備えたアクティブフィルタである。ｇｍアンプ６２は入力端子Ｖ＋・Ｖ−、出力端子ｉｏｕｔ  ・ｉｏｕｔｘ、および制御端子ＢＩＡＳａ・ＢＩＡＳｂを備えている。入力端子Ｖ＋・Ｖ−にはそれぞれ、ローパスフィルタ１４からの２つの出力信号、あるいはローパスフィルタ１５からの２つの出力信号が入力される。そして、ｇｍアンプ６２は入力端子Ｖ＋・Ｖ−の電位差ΔＶに応じた電流を出力端子ｉｏｕｔ  ・ｉｏｕｔｘから出力する。制御端子ＢＩＡＳａには図示しない回路からの電流ＩＡ  が入力され、制御端子ＢＩＡＳｂには後述する制御回路４０から出力される電流ＩＢ  ／２が入力される。また、コンデンサ６３は出力端子ｉｏｕｔ  とＧＮＤとの間に、コンデンサ６４は出力端子ｉｏｕｔｘとＧＮＤとの間に接続され、コンデンサ６３の出力端子ｉｏｕｔ  側の端子がｇｍ・Ｃフィルタ６１の一方の出力端子Ｖｏｕｔ  ＋、コンデンサ６４の出力端子ｉｏｕｔｘ側の端子がｇｍ・Ｃフィルタ６１の他方の出力端子Ｖｏｕｔ  −である。
【００３４】
ｇｍアンプ６２においては、同図（ｂ）に示すように、入力端子Ｖ−に入力された電圧が、ＮＰＮ型のトランジスタＱ１のベースに印加される。トランジスタＱ１のコレクタは、アノードに電源電圧ＶＣＣが印加されるダイオードＤ１のカソードに接続されている。入力端子Ｖ＋に入力された電圧は、ＮＰＮ型のトランジスタＱ２のベースに印加される。トランジスタＱ２のコレクタは、アノードに電源電圧ＶＣＣが印加されるダイオードＤ２のカソードに接続されている。トランジスタＱ１・Ｑ２の両エミッタ間には入力抵抗ＲＥ  が接続されている。また、上記両エミッタと入力抵抗ＲＥ  との接続点と、ＧＮＤとの間に、制御端子ＢＩＡＳａに入力される電流ＩＡ  と同じ電流を流すカレントミラー回路６２ａが設けられている。
【００３５】
カレントミラー回路６２ａはＮＰＮ型のトランジスタＱ１１・Ｑ１２・Ｑ１３を備えている。トランジスタＱ１１のコレクタは制御端子ＢＩＡＳａに接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１２のコレクタはトランジスタＱ１のエミッタと入力抵抗ＲＥ  との接続点に接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１３のコレクタはトランジスタＱ２のエミッタと入力抵抗ＲＥ  との接続点に接続されており、エミッタはＧＮＤに接続されている。また、トランジスタＱ１１・Ｑ１２・Ｑ１３の各ベースは互いに接続されており、これらベースとトランジスタＱ１１のコレクタとが接続されている。上記カレントミラー回路６２ａにより、トランジスタＱ１のエミッタと入力抵抗ＲＥ  との接続点と、ＧＮＤとの間に電流ＩＡ  を流す定電流源が構成され、トランジスタＱ２のエミッタと入力抵抗ＲＥ  との接続点と、ＧＮＤとの間に電流ＩＡ  を流す定電流源が構成される。
【００３６】
さらに、トランジスタＱ１のコレクタはＮＰＮ型のトランジスタＱ３のベースに接続されており、トランジスタＱ２のコレクタはＮＰＮ型のトランジスタＱ４のベースに接続されている。トランジスタＱ３のエミッタとトランジスタＱ４のエミッタとは互いに接続されている。また、上記両エミッタとＧＮＤとの間には、該経路に制御端子ＢＩＡＳｂに入力される電流ＩＢ  ／２の２倍の電流ＩＢ  を流すカレントミラー回路６２ｂが設けられている。
【００３７】
カレントミラー回路６２ｂはＮＰＮ型のトランジスタＱ１４・Ｑ１５・Ｑ１６を備えている。トランジスタＱ１４のコレクタは制御端子ＢＩＡＳｂに接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１５のコレクタはトランジスタＱ３・Ｑ４の両エミッタの接続点に接続されており、エミッタはＧＮＤに接続されている。トランジスタＱ１６のコレクタは後述するトランジスタＱ１９のコレクタに接続されており、エミッタはＧＮＤに接続されている。また、トランジスタＱ１３・Ｑ１４・Ｑ１５の各ベースは互いに接続されており、これらベースとトランジスタＱ１４のコレクタとが接続されている。上記カレントミラー回路６２ｂにより、トランジスタＱ３・Ｑ４の両エミッタの接続点とＧＮＤとの間に電流ＩＢ  を流す定電流源が構成される。
【００３８】
また、トランジスタＱ４のコレクタが出力端子ｉｏｕｔ  となり、トランジスタＱ３のコレクタが出力端子ｉｏｕｔｘとなっている。出力端子ｉｏｕｔ  ・ｉｏｕｔｘと電源電圧ＶＣＣのラインとの間にはそれぞれ、該経路に電流ＩＢ  ／２を流すカレントミラー回路６２ｃが設けられている。カレントミラー回路６２ｃはＰＮＰ型のトランジスタＱ１７・Ｑ１８・Ｑ１９を備えている。トランジスタＱ１７のコレクタは出力端子ｉｏｕｔｘに接続されており、エミッタは電源電圧ＶＣＣのラインに接続されている。トランジスタＱ１８のコレクタは出力端子ｉｏｕｔ  に接続されており、エミッタは電源電圧ＶＣＣのラインに接続されている。トランジスタＱ１９のコレクタは前述のトランジスタＱ１６のコレクタに接続されており、エミッタは電源電圧ＶＣＣのラインに接続されている。また、トランジスタＱ１７・Ｑ１８・Ｑ１９の各ベースは互いに接続されており、これらベースとトランジスタＱ１９のコレクタとが接続されている。上記カレントミラー回路６２ｃにより、電源電圧ＶＣＣのラインと出力端子ｉｏｕｔ  ・ｉｏｕｔｘとの間に電流ＩＢ  ／２を流す定電流源が構成される。
【００３９】
なお、制御回路４０から信号が入力されない制御端子ＢＩＡＳａを省略して、ｇｍアンプ６２の内部で電流ＩＡ  を流す定電流源が構成されていてもよい。
【００４０】
上記の構成のｇｍアンプ６２において、入力端子Ｖ＋・Ｖ−間の電位差ΔＶｉｎと出力端子ｉｏｕｔ  ・ｉｏｕｔｘから出力される電流Ｉｏｕｔ  との間には、トランスコンダクタンスをｇｍ、入力抵抗ＲＥ  の抵抗値をＲＥ  として、
Ｉｏｕｔ  ＝ｇｍ・ΔＶｉｎ                                        （１）
ｇｍ＝ＩＢ  ／（２ＩＡ  ＲＥ  ）                                  （２）
が成り立つ。（２）式から分かるようにｇｍはＩＡ  とＩＢ  との比で変化する。このｇｍアンプ６２にコンデンサ６３・６４を接続して構成したｇｍ・Ｃフィルタ６１において、ローパスフィルタ１４・１５の通過周波数特性を示すカットオフ周波数ｆ０  は、コンデンサ６３・６４の容量をＣとして、
ｆ０  ＝１／｛２πＣ（１／ｇｍ）｝                            （３）
で表される。（２）式および（３）式に表されているように、ＩＡ  やＩＢ  などの外部からの制御信号でｇｍを変化させることにより、ローパスフィルタ１４・１５のカットオフ周波数ｆ０  を変化させることができる。このように、ローパスフィルタ１４・１５は「制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定されるフィルタ」として機能する。
【００４１】
次に、制御回路４０の構成と、制御回路４０によりカットオフ周波数ｆ０  を制御する方法について説明する。制御回路４０は、図１に示すように、分周回路４１、位相シフト回路４２、ミキサ４３、ローパスフィルタ４４、ＤＣ増幅回路４５、定電流源４６、および制御信号発生器４７を備えている。
【００４２】
分周回路４１は、局部発振回路２１で発生する所定の周波数の局部発振信号、すなわちＡ／Ｄ変換器１８・１９のサンプリングクロック信号を分周（１／Ｎ分周）し、設定するローパスフィルタ１４・１５のカットオフ周波数と等しい周波数の定電流基準信号を生成する。この定電流基準信号は「通過周波数特性を示す周波数値の情報を含む定電流基準信号」である。また、制御信号発生器４７はサンプリングクロック信号の分周比を決める制御信号Ｔ１を発生して分周回路４１に入力するようになっている。制御信号発生器４７はさらにＰＬＬ回路２２における分周比を決める制御信号Ｔ２を受信信号のボーレートに応じて発生してＰＬＬ回路２２に入力するようになっている。ＰＬＬ回路２２は基準信号発振器２５から入力される第１基準周波数信号をＰＬＬ制御の基準周波数信号とする。
【００４３】
このように、Ａ／Ｄ変換器１８・１９は「アナログ信号をデジタル信号に変換するアナログデジタル変換手段」として機能し、局部発振回路２１、ＰＬＬ回路２２、基準信号発振器２５、および制御信号発生器４７は「アナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段」を構成している。また、分周回路４１および制御信号発生器４７は「サンプリングクロック信号から設定する通過周波数特性を示す周波数値と等しい周波数の定電流基準信号を生成する周波数変換手段」を構成している。さらに、制御信号Ｔ１は「周波数変換手段に入力されて定電流基準信号の変換周波数を制御する周波数変換用制御信号」であり、制御信号Ｔ２は「サンプリングクロック信号生成手段に入力されてサンプリングクロック信号の周波数を制御するサンプリング周波数用制御信号」である。
【００４４】
位相シフト回路４２はローパスフィルタ１４・１５と同じｇｍ・Ｃフィルタ６１が用いられ、マスタースレーブ方式のマスター側に相当するローパスフィルタであり、分周回路４１から出力された定電流基準信号の位相を９０度シフトさせる。入力される定電流基準信号が振幅をＡ、角周波数をω、角周波数ωの変動分をωｍ  、時刻をｔとして、
Ｖｉｎ＝Ａｃｏｓ（ω＋ωｍ  ）ｔ                                （４）
で表されるとすると、位相シフト回路４２は、
Ｖｓｉｆｔ＝Ａｃｏｓ｛（ω＋ωｍ  ）ｔ＋π／２−αωｍ  ｝          （５）
を出力する。ここで、π／２−αωｍ  が位相シフト量であり、ωｍ  と位相シフト量との関係は図３のように表される。αはωｍ  ＝０、位相シフト量＝π／２の点を通る直線部分の傾きである。
【００４５】
ミキサ４３は位相シフト回路４２からの出力信号Ｖｓｉｆｔと前記定電流基準信号Ｖｉｎとの乗算を行って周波数変換を行う。このときのミキサ４３の出力信号ＭＩＸｏｕｔ  は、
0003606373.tif 000002
となる。
【００４６】
この出力信号ＭＩＸｏｕｔ  がローパスフィルタ４４を通ることにより２（ω＋ωｍ  ）成分が除去され、ローパスフィルタ４４の出力信号は１／２・Ｂ・Ａ２  ｓｉｎ（αωｍ  ）となる。このように、位相シフト回路４２、ミキサ４３、およびローパスフィルタ４４は位相比較回路を構成している。図４に該位相比較回路における各部の信号を示す。ローパスフィルタ４４の出力信号はＤＣ増幅回路４５を経て定電流源２６・４６に入力される。定電流源４６はＤＣ増幅回路４５からの出力信号に応じた定電流を位相シフト回路４２に供給しており、これによってＭＩＸｏｕｔ  ＝０となるようにループバック制御が行われる。こうして、定電流源２６は定電流基準信号に応じた定電流を出力する、すなわち、設定するローパスフィルタ１４・１５のカットオフ周波数に応じた定電流を出力する。定電流源２６は、従来の技術で述べた制御回路３１のような多数のカレントミラー回路やＭＯＳ−ＦＥＴが用いられるスイッチ回路を備えていない。すなわち、入力される定電流基準信号から、設定するカットオフ周波数のそれぞれに対応した定電流を直接生成して出力するものであって、一旦各カットオフ周波数に共通の定電流を生成した後に変倍や等倍などの倍率調整を行うことがない。この定電流がローパスフィルタ１４・１５の制御端子ＢＩＡＳｂに入力されて、スレーブ側のローパスフィルタ１４・１５は目的のカットオフ周波数に設定される。
【００４７】
このように、定電流源２６は「フィルタに通過周波数特性を示す周波数値に応じた電流を制御信号として入力する定電流源」として機能し、制御回路４０は「定電流源が設定する通過周波数特性を示す周波数値に応じた値の電流を出力するように定電流源を制御する定電流源制御手段」として機能する。従って、本実施の形態に係る高周波受信装置５１は、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定されるフィルタを備えるフィルタ具備装置において、上記フィルタに上記電流を入力する定電流源と、上記定電流源が設定する上記通過周波数特性を示す周波数値に応じた値の上記電流を出力するように上記定電流源を制御する定電流源制御手段とを備えていることを特徴とするフィルタ具備装置の一例である。
【００４８】
このようなフィルタ具備装置によれば、定電流源制御手段（制御回路４０）が定電流源（定電流源２６）に対し、設定する通過周波数特性を示す周波数値（カットオフ周波数）に応じた値の電流を出力するように制御する。定電流源（定電流源２６）から倍率調整を行われることなく出力された電流は制御信号としてフィルタ（ローパスフィルタ１４・１５）に直接入力され、フィルタ（ローパスフィルタ１４・１５）の通過周波数特性を示す周波数値（カットオフ周波数）は所望値に設定される。定電流源（定電流源２６）から出力される電流値の倍率調整を行わないため、倍率調整するためのスイッチ回路が不要となり、フィルタ（ローパスフィルタ１４・１５）に入力される電流値の誤差が抑制される。
【００４９】
この結果、フィルタの通過周波数特性を示す周波数値（カットオフ周波数）を高精度に設定することのできるフィルタ具備装置を提供することができる。
【００５０】
また、高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、アナログ信号をデジタル信号に変換するアナログデジタル変換手段と、上記アナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備えている場合に、上記定電流源制御手段は、上記サンプリングクロック信号から上記通過周波数特性を示す周波数値の情報を含む定電流基準信号を生成し、上記定電流基準信号に基づいて上記定電流源を制御することを特徴とするフィルタ具備装置の一例である。
【００５１】
このようなフィルタ具備装置によれば、定電流源制御手段（制御回路４０）は既存のサンプリングクロック信号生成手段（局部発振回路２１、ＰＬＬ回路２２、基準信号発振器２５、および制御信号発生器４７で構成される）によって生成されたサンプリングクロック信号から通過周波数特性を示す周波数値（カットオフ周波数）の情報を含む定電流基準信号を生成し、これに基づいて定電流源（定電流源２６）を制御する。従って、通過周波数特性を示す周波数値（カットオフ周波数）を高精度に設定可能としながら、簡単な構成で消費電力を低減することのできるフィルタ具備装置を提供することができる。また、フィルタ（ローパスフィルタ１４・１５）によって処理した信号が変調レートの小さい信号であって、それを高周波受信装置５１のようにアナログデジタル変換手段（Ａ／Ｄ変換器１８・１９）によりアナログ信号からデジタル信号に変換する場合には、サンプリングクロック信号の周波数を低減することができるため、周波数を低減する分、消費電力を削減することができる。
【００５２】
また、高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、上記定電流源制御手段は、上記サンプリングクロック信号から設定する上記通過周波数特性を示す周波数値と等しい周波数の定電流基準信号を生成する周波数変換手段を備えていることを特徴とするフィルタ具備装置の一例である。
【００５３】
このようなフィルタ具備装置によれば、定電流源制御手段（制御回路４０）は、周波数変換手段（分周回路４１および制御信号発生器４７で構成される）によってアナログデジタル変換手段（Ａ／Ｄ変換器１８・１９）のサンプリングクロック信号から設定する通過周波数特性を示す周波数値（カットオフ周波数）と等しい周波数の定電流基準信号を生成することにより、定電流基準信号に通過周波数特性を示す周波数値（カットオフ周波数）の情報を含める。そしてこれを基に、定電流源（定電流源２６）が設定する通過周波数特性を示す周波数値（カットオフ周波数）に応じた値の電流を出力するように定電流源（定電流源２６）を制御する。従って、容易に、定電流源（定電流源２６）の電流を設定する通過周波数特性を示す周波数値（カットオフ周波数）に応じた値とすることができる。
【００５４】
また、高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、上記周波数変換手段は上記定電流基準信号を生成する分周回路を備えていることを特徴とするフィルタ具備装置の一例である。
【００５５】
このようなフィルタ具備装置によれば、分周回路（分周回路４１）を用いるので、サンプリングクロック信号の周波数が通過周波数特性を示す周波数値（カットオフ周波数）よりも高い場合に容易に周波数変換手段を構成することができる。
【００５６】
また、高周波受信装置５１においては、図１に示す制御信号発生器４７から出力される分周回路４１の制御信号Ｔ１と、ＰＬＬ回路２２の制御信号Ｔ２とを、ＩＩＣバス（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）  などの共通のバスで伝送するようにしてもよい。このような構成の高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、上記周波数変換手段に入力されて上記定電流基準信号の変換周波数を制御する周波数変換用制御信号と、上記サンプリングクロック信号生成手段に入力されて上記サンプリングクロック信号の周波数を制御するサンプリング周波数用制御信号とが共通のバスで伝送されることを特徴とするフィルタ具備装置の一例である。
【００５７】
このようなフィルタ具備装置によれば、周波数変換用制御信号（制御信号Ｔ１）とサンプリング周波数用制御信号（制御信号Ｔ２）とが共通のバスで伝送されるので、定電流基準信号の変換周波数の制御と、サンプリングクロック信号の周波数の制御を行う構成を簡略化することができる。
【００５８】
また、高周波受信装置５１においては、図１に示すように、制御信号発生器４７がさらにＰＬＬ回路８における分周比を決める制御信号Ｔ３を発生してＰＬＬ回路８に入力するようになっている。従って、この場合に前記制御信号Ｔ１・Ｔ２に共通なバスでさらに制御信号Ｔ３を伝送するようにしてもよい。ＰＬＬ回路８は制御信号Ｔ３に従い、共通基準信号発振器２５から出力される前述の第２基準周波数信号（第１基準周波数信号と同じ）を基準にして局部発振回路７の局部発振信号の位相を制御し、周波数変換回路４・５で増幅された受信信号との乗算を行って該乗算信号の周波数領域におけるスペクトルを低域側と高域側とに分離してベースバンド信号を取り出すための局部発振信号、すなわちスペクトル分離用信号を生成する。従って、局部発振回路７、ＰＬＬ回路８、共通基準信号発振器２５、および制御信号発生器４７は「変調された高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離手段」を構成している。また、制御信号Ｔ３は「スペクトル分離手段に入力されてスペクトル分離用信号の周波数を制御するスペクトル分離用制御信号」である。
【００５９】
このような構成の高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離手段を備えている場合に、上記スペクトル分離手段に入力されて上記スペクトル分離用信号の周波数を制御するスペクトル分離用制御信号が上記バスで伝送されることを特徴とするフィルタ具備装置の一例である。
【００６０】
このようなフィルタ具備装置によれば、スペクトル分離用制御信号（制御信号Ｔ３）が周波数変換用制御信号（制御信号Ｔ１）とサンプリング周波数用制御信号（制御信号Ｔ２）との共通のバスでさらに伝送されるので、高周波信号の周波数領域におけるスペクトルを分離するために用いられるスペクトル分離用信号の周波数の制御をも含めた制御を行う構成が簡略化される。
【００６１】
また、高周波受信装置５１が共通基準信号発振器２５を備えていることから、高周波受信装置５１は、上記フィルタ具備装置の特徴に加えて、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離手段を備えており、上記サンプリングクロック信号生成手段が所定の周波数の第１基準周波数信号を基にしたＰＬＬ制御により上記サンプリングクロック信号を生成し、上記スペクトル分離手段が所定の周波数の第２基準周波数信号を基にしたＰＬＬ制御により上記スペクトル分離用信号を生成する場合に、上記第１基準周波数信号と第２基準周波数信号とを兼ねる基準周波数信号を生成する共通基準信号発振器を備えていることを特徴とするフィルタ具備装置の一例である。
【００６２】
このようなフィルタ具備装置によれば、サンプリングクロック信号のＰＬＬ制御による生成に用いられる第１基準周波数信号と、スペクトル分離用信号のＰＬＬ制御による生成に用いられる第２基準周波数信号とを、共通基準信号発振器（共通基準信号発振器２５）から同じ基準周波数信号として供給するので、構成を簡略化することができるとともに、コストを削減することができる。
【００６３】
なお、本実施の形態では（２）・（３）式を基に電流ＩＢ  （すなわちＩＢ  ／２）を変化させてカットオフ周波数ｆ０  を制御したが、定電流源２６の定電流が電流ＩＡ  としてローパスフィルタ１４・１５に入力される構成とし、同式から明らかなように電流ＩＡ  を変化させてカットオフ周波数ｆ０  を制御するようにしてもよい。さらに定電流源を２つ設けてその定電流が電流ＩＡ  ・ＩＢ  としてローパスフィルタ１４・１５に入力される構成とし、電流ＩＡ  ・ＩＢ  の両方とも変化させてカットオフ周波数ｆ０  を制御するようにしてもよい。
【００６４】
また、以上はローパスフィルタのカットオフ周波数を制御する構成であったが、これに限らず、フィルタの通過周波数特性を示す周波数値であるハイパスフィルタのカットオフ周波数やバンドパスフィルタの通過帯域の中心周波数も同様にして正確に制御することができる。
【００６５】
さらに、フィルタ具備装置は高周波受信装置に限らず、上述のように通過周波数特性を示す周波数値が電流によって設定されるフィルタを備える装置であれば、送信機・受信機、その他の信号処理回路でも何でもよい。
【００６６】
【発明の効果】
本発明のフィルタ具備装置は、以上のように、共通に入力される信号の周波数変換を行う第１の周波数変換回路および第２の周波数変換回路と、上記第１の周波数変換回路および上記第２の周波数変換回路に互いに位相がずれた信号を、周波数変換を行う上記信号とのミキシングのために入力する移相回路と、上記第１の周波数変換回路から出力された後の信号に対する第１のローパスフィルタ、および、上記第２の周波数変換回路から出力された後の信号に対する第２のローパスフィルタと、上記第１のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第１のアナログデジタル変換手段、および、上記第２のローパスフィルタからの出力信号であるアナログ信号をデジタル信号に変換する第２のアナログデジタル変換手段とを備え、上記第１のローパスフィルタおよび上記第２のローパスフィルタは、制御信号として入力される電流の値に応じて通過周波数特性を示す周波数値が設定され、上記第１のローパスフィルタおよび上記第２のローパスフィルタに上記電流を入力する定電流源と、上記定電流源が設定する上記通過周波数特性を示す周波数値に応じた値の上記電流を出力するように上記定電流源を制御する定電流源制御手段と、上記第１のアナログデジタル変換手段および上記第２のアナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備え、上記定電流源制御手段は、上記サンプリングクロック信号から上記通過周波数特性を示す周波数値の情報を含む定電流基準信号を分周により生成し、上記定電流基準信号と上記定電流基準信号を位相を９０度シフトさせる位相シフト回路に通した信号とを乗算し、乗算結果から直流分を取り出して増幅した結果を、上記定電流源の上記電流を制御する信号として上記定電流源に入力し、上記定電流基準信号の周波数変動に対して上記定電流源の上記電流が安定するように上記位相シフト回路に定電流を入力して上記位相シフト回路の動作を制御する別の定電流源に、上記位相シフト回路の動作の上記制御のために上記結果を入力するループバック制御を行うことにより、上記定電流基準信号に基づいて上記定電流源を制御する構成である。
【００６７】
それゆえ、定電流源から倍率調整を行われることなく出力された電流は制御信号としてフィルタに直接入力され、フィルタの通過周波数特性を示す周波数値は所望値に設定される。電流値の倍率調整を行わないため、倍率調整するためのスイッチ回路が不要となり、フィルタに入力される電流値の誤差が抑制される。
【００６８】
この結果、フィルタの通過周波数特性を示す周波数値を高精度に設定することのできるフィルタ具備装置を提供することができるという効果を奏する。
【００６９】
さらに上記の発明では、第１および第２のアナログデジタル変換手段と、第１および第２のアナログデジタル変換手段のサンプリングクロック信号を生成するサンプリングクロック信号生成手段とを備え、定電流源制御手段は、サンプリングクロック信号から通過周波数特性を示す周波数値の情報を含む定電流基準信号を生成し、定電流基準信号に基づいて定電流源を制御する。
【００７０】
それゆえ、定電流源制御手段は既存のサンプリングクロック信号生成手段によって生成されたサンプリングクロック信号から、通過周波数特性を示す周波数値の情報を含む定電流基準信号を生成し、定電流基準信号に基づいて定電流源を制御するので、通過周波数特性を示す周波数値を高精度に設定可能としながら、簡単な構成で消費電力を低減することのできるフィルタ具備装置を提供することができるという効果を奏する。
【００７１】
また、フィルタによって処理した信号が変調レートの小さい信号であって、それをアナログデジタル変換手段によりアナログ信号からデジタル信号に変換する場合には、サンプリングクロック信号の周波数を低減することができるため、周波数を低減する分、消費電力を削減することができるという効果を奏する。
【００７２】
さらに本発明のフィルタ具備装置は、以上のように、上記定電流源制御手段は、上記サンプリングクロック信号から設定する上記通過周波数特性を示す周波数値と等しい周波数の定電流基準信号を生成する周波数変換手段を備えている構成である。
【００７３】
それゆえ、定電流基準信号の周波数を通過周波数特性を示す周波数値と等しくすることにより定電流基準信号に通過周波数特性を示す周波数値の情報を含め、これに基づいた制御を行うことによって、定電流源が設定する通過周波数特性を示す周波数値に応じた値の電流を出力する。これにより、容易に、定電流源の電流を設定する通過周波数特性を示す周波数値に応じた値とすることができるという効果を奏する。
【００７４】
さらに本発明のフィルタ具備装置は、以上のように、上記周波数変換手段は上記定電流基準信号を生成する分周回路を備えている構成である。
【００７５】
それゆえ、サンプリングクロック信号の周波数が通過周波数特性を示す周波数値よりも高い場合に容易に周波数変換手段を構成することができるという効果を奏する。
【００７６】
さらに本発明のフィルタ具備装置は、以上のように、上記周波数変換手段に入力されて上記定電流基準信号の変換周波数を制御する周波数変換用制御信号と、上記サンプリングクロック信号生成手段に入力されて上記サンプリングクロック信号の周波数を制御するサンプリング周波数用制御信号とが共通のバスで伝送される構成である。
【００７７】
それゆえ、定電流基準信号の変換周波数の制御と、サンプリングクロック信号の周波数の制御を行う構成を簡略化することができるという効果を奏する。
【００７８】
さらに本発明のフィルタ具備装置は、以上のように、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えている場合に、上記スペクトル分離用信号生成手段に入力されて上記スペクトル分離用信号の周波数を制御するスペクトル分離用制御信号が上記バスで伝送される構成である。
【００７９】
それゆえ、高周波信号の周波数領域におけるスペクトルを分離するために用いられるスペクトル分離用信号の周波数の制御をも含めた制御を行う構成が簡略化されるという効果を奏する。
【００８０】
さらに本発明のフィルタ具備装置は、以上のように、変調された高周波信号を処理するフィルタ具備装置であって、上記高周波信号から周波数領域において分離されたスペクトルを生成するために用いられるスペクトル分離用信号を生成するスペクトル分離用信号生成手段を備えており、上記サンプリングクロック信号生成手段が所定の周波数の第１基準周波数信号を基にしたＰＬＬ制御により上記サンプリングクロック信号を生成し、上記スペクトル分離用信号生成手段が所定の周波数の第２基準周波数信号を基にしたＰＬＬ制御により上記スペクトル分離用信号を生成する場合に、上記第１基準周波数信号と第２基準周波数信号とを兼ねる基準周波数信号を生成する共通基準信号発振器を備えている構成である。
【００８１】
それゆえ、サンプリングクロック信号のＰＬＬ制御による生成と、スペクトル分離用信号のＰＬＬ制御による生成との構成を簡略化することができるとともに、コストを削減することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るフィルタ具備装置の構成を示す回路ブロック図である。
【図２】（ａ）および（ｂ）は、図１のフィルタ具備装置におけるカットオフ周波数可変のローパスフィルタのより詳細な構成を示す回路ブロック図である。
【図３】図１のフィルタ具備装置における制御回路の位相シフト回路の特性を示すグラフである。
【図４】図１のフィルタ具備装置における制御回路の位相比較回路内の信号を説明する回路ブロック図である。
【図５】従来のフィルタ具備装置の構成を示す回路ブロック図である。
【符号の説明】
１４      ローパスフィルタ（フィルタ）
１５      ローパスフィルタ（フィルタ）
１８      Ａ／Ｄ変換器（アナログデジタル変換手段）
１９      Ａ／Ｄ変換器（アナログデジタル変換手段）
２５      共通基準信号発振器
２６      定電流源
４０      制御回路（定電流源制御手段）
４１      分周回路
５１      高周波受信装置（フィルタ具備装置）
Ｔ１      制御信号（周波数変換用制御信号）
Ｔ２      制御信号（サンプリング周波数用制御信号）
Ｔ３      制御信号（スペクトル分離用制御信号）
【図１】
0003606373.tif 000003
【図２】
0003606373.tif 000004
【図３】
0003606373.tif 000005
【図４】
0003606373.tif 000006
【図５】
0003606373.tif 000007