(57)【特許請求の範囲】
【請求項１】
回路パターン及び該回路パターン上に形成されるバリアメタル層並びに該バリアメタル層の存在しない領域に被着され、前記バリアメタル層よりも厚みが薄く、且つ前記回路パターンの厚みに応じた段差部を有するパッシベーション層を一主面に備えた半導体基板と、前記バリアメタル層に対応したパターン孔を有する孔版と、を準備する第１の工程と、
前記パターン孔が前記バリアメタル層上に位置するように前記孔版を前記半導体基板上に配置する第２の工程と、
孔版印刷にて半田ペーストを、前記パターン孔を介して前記バリアメタル層上に印刷・塗布することによりバリアメタル層上に半田バンプを形成する第３の工程と、を有するフリップチップ型ＩＣの製造方法であって、
前記第２の工程において、前記パターン孔の縁部と、該縁部の近傍に位置する前記段差部との間に間隙が形成され、該間隙よりも前記半田ペーストを構成する半田粒子の粒径が大きいことにより前記半田粒子が前記間隙より流出することを防止したことを特徴とするフリップチップ型ＩＣの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路基板へのフェースダウンボンディングに用いられるフリップチップ型ＩＣの製造方法に関するものである。
【０００２】
【従来の技術】
従来より、回路パターンを有した回路基板の上面に、ＩＣをフェースダウンボンディングすること、即ち、ＩＣの集積回路が形成された面を回路基板と対向させた状態でＩＣを回路基板上に実装することが行なわれている。
【０００３】
かかるフェースダウンボンディングに用いられるＩＣはフリップチップ型ＩＣと呼ばれ、その端子を回路基板上の回路パターンに対し半田を介して接続させるようにしたものが一般的であった。
【０００４】
このような従来のフリップチップ型ＩＣとしては、例えば図４に示す如く、集積回路が設けられている半導体基板２１の一主面に、ニッケル等から成る複数個のバリアメタル層２２を、またバリアメタル層２２の存在しない領域に窒化珪素等から成るパッシベーション層２３をそれぞれ被着させるとともに、該バリアメタル層２２上に半田バンプ２４を選択的に形成した構造のものが知られており、かかるフリップチップ型ＩＣを回路基板上に実装する場合は、フリップチップ型ＩＣの半田バンプ２４が回路基板上の対応する回路パターンと対向するようにしてフリップチップ型ＩＣを回路基板上に載置させ、しかる後、半田バンプ２４を高温で加熱・溶融させることによってフリップチップ型ＩＣのバリアメタル層２２が回路基板上の回路パターンに半田接合される。
【０００５】
尚、前記半田バンプ２４は、多数の半田粒子（粒径：２μｍ〜１２μｍ）にフラックス等を添加・混合することによって作製した所定の半田ペーストを従来周知のスクリーン印刷等によってバリアメタル層２３の上面に印刷・塗布し、これを乾燥及びリフローの工程を経て半田粒子同士を結合させることにより各々が球状をなすように形成されていた。
【０００６】
【発明が解決しようとする課題】
ところで上述した従来のフリップチップ型ＩＣにおいては、バリアメタル層２２の厚みが４．０μｍ〜８．０μｍであるのに対し、パッシベーション層２３の厚みは０．５μｍ〜１．５μｍと極めて薄く、バリアメタル層２２の上面とパッシベーション層２３の上面との間には大きな段差が存在している。
【０００７】
このようなフリップチップ型ＩＣの半田バンプ２４をスクリーン印刷等によって形成する際、スクリーン版２６の位置が半導体基板２１に対して僅かでもズレていると（図５参照）、スクリーン版２６の下面がバリアメタル層２２の上面に当たってパッシベーション層２３の上面に密着されず、スクリーン版２６とパッシベーション層２３との間に上述の段差に対応する幅の間隙が設けられる。その場合、半田ペースト２４´の一部、具体的には半田粒子２４ａのうち粒径の小さなものがフラックス等と共に上記間隙内に流れ込んでしまうため、半田ペースト２４´を所望するパターンに印刷することが不可となり、最悪の場合は隣り合う半田バンプ間に半田ブリッジが形成される欠点を有していた。
【０００８】
本発明は上記欠点に鑑み案出されたもので、その目的は、半田ペーストの流れを有効に防止して、半田ペーストをスクリーン版に対応した所定パターンに印刷することが可能なフリップチップ型ＩＣの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明のフリップチップ型ＩＣの製造方法は、回路パターン及び該回路パターン上に形成されるバリアメタル層並びに該バリアメタル層の存在しない領域に被着され、前記バリアメタル層よりも厚みが薄く、且つ前記回路パターンの厚みに応じた段差部を有するパッシベーション層を一主面に備えた半導体基板と、前記バリアメタル層に対応したパターン孔を有する孔版と、を準備する第１の工程と、前記パターン孔が前記バリアメタル層上に位置するように前記孔版を前記半導体基板上に配置する第２の工程と、孔版印刷にて半田ペーストを、前記パターン孔を介して前記バリアメタル層上に印刷・塗布することによりバリアメタル層上に半田バンプを形成する第３の工程と、を有するフリップチップ型ＩＣの製造方法であって、前記第２の工程において、前記パターン孔の縁部と、該縁部の近傍に位置する前記段差部との間に間隙が形成され、該間隙よりも前記半田ペーストを構成する半田粒子の粒径が大きいことにより前記半田粒子が前記間隙より流出することを防止したことを特徴とする。
【００１０】
本発明のフリップチップ型ＩＣの製造方法によれば、半田バンプの形成に用いられる半田ペースト中の半田成分のうち、総体積の９５％以上を、バリアメタル層とその近傍に位置するパッシベーション層との厚みの差ｈよりも大きな粒径ｄの半田粒子で構成するようにしたことから、半田バンプをスクリーン印刷等の孔版印刷によってバリアメタル層上に形成する際、孔版の位置が半導体基板に対しズレてしまうことにより孔版とパッシベーション層との間に所定の間隙が形成されたとしても、半田ペースト中に含まれている半田粒子はその多くが上記間隙の幅よりも大きく、半田ペースト中の半田粒子が上記間隙内に浸入することは殆どない。従って、半田ペーストを孔版に対応した所定のパターンに印刷することができる。
【００１１】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図１は本発明の製造方法によって製作したフリップチップ型ＩＣの断面図であり、図中の１は半導体基板、２は回路パターン、３はバリアメタル層、４はパッシベーション層、５は半田バンプである。
【００１２】
前記半導体基板１は単結晶シリコン等から成り、その一主面にはアルミニウム等から成る回路パターン２や半導体素子（図示せず）が高密度に形成され、更に前記回路パターン２上には複数個のバリアメタル層３が、またバリアメタル層３の存在しない領域にはパッシベーション層４がそれぞれ被着されている。
【００１３】
前記半導体基板１は、半導体素子や回路パターン２，バリアメタル層３，パッシベーション層４等を支持するための支持母材として機能するものであり、単結晶シリコンから成る場合、従来周知のチョコラルスキー法（引き上げ法）等によって単結晶シリコンのインゴット（塊）を形成し、しかる後、これを所定厚みにスライスして外形加工することにより製作される。
【００１４】
また前記半導体基板１上のバリアメタル層３は、例えば、半導体基板１側から亜鉛（Ｚｎ），ニッケル（Ｎｉ），金（Ａｕ）を順次積層させた３層構造を有し、バリアメタル層全体の厚みは例えば１．０μｍ〜４．０μｍに設定される。
【００１５】
前記バリアメタル層３は、フリップチップ型ＩＣの製造プロセス中、バリアメタル層３の直下に配されている回路パターン２の酸化腐食を防止するとともに、フリップチップ型ＩＣを回路基板上に実装する際、バリアメタル層３上に設けられる半田バンプ５の溶融に伴って回路パターン２を形成するアルミニウム等に半田食われが生じるのを防止する作用を為す。
【００１６】
尚、前記バリアメタル層３は、後述するパッシベーション層４の形成後に、パッシベーション層４の開口部、即ち、パッシベーション層４の存在しない領域内に露出される回路パターン２上に、従来周知の無電解めっき等を採用し、Ｚｎ，Ｎｉ及びＡｕを順次被着させることによって全体が略円柱状をなすように形成される。
【００１７】
このようなバリアメタル層３を構成する３つの層のうち、最下層となるＺｎ層は、Ｎｉ層を従来周知の無電解メッキ法により形成する際、その一部を置換反応させることによってＮｉ層を効率的に成長させるためのものであり、その厚みは０．０１μｍ〜０．１μｍに設定される。また最上層となるＡｕ層は、Ｎｉ層の酸化腐食を確実に防止するためのもので、その厚みは０．０１μｍ〜０．５μｍに設定される。
【００１８】
一方、前記パッシベーション層４は、先に述べた半導体素子や回路パターン２を大気と良好に遮断することで、これらが大気中に含まれている水分等の接触により腐食されるのを有効に防止するためのものであり、例えば、窒化珪素（Ｓｉ3Ｎ4）等の封止性に優れた電気絶縁材料により形成され、その厚みは前述したバリアメタル層３の厚みよりも薄く、例えばバリアメタル層３の厚みが３μｍである場合、０．５μｍ〜１．５μｍの厚みに設定される。
【００１９】
前記パッシベーション層４は、従来周知の薄膜形成技術、例えば、真空蒸着法やスパッタリング法等を採用して、上述の電気絶縁材料を回路パターン２等が設けられている半導体基板１上に堆積させ、しかる後、これを従来周知のフォトリソグラフィー及びエッチング技術等によって所定パターンに加工すること、即ち、バリアメタル層３の形成箇所に貫通穴を穿設することにより形成される。
【００２０】
そして、先に述べたバリアメタル層３の各上面には略球状の半田バンプ５が個々に形成される。
前記半田バンプ５は、ＳｎとＡｇとＣｕとを９６．５：３．０：０．５の比率で溶融・固化させた金属接合用の合金であり、フリップチップ型ＩＣを回路基板上に実装する際、炉の中で加熱されることによって溶融し、フリップチップ型ＩＣの回路パターン２と回路基板上の回路パターンとを半田接合させる作用を為す。
【００２１】
かくして上述したフリップチップ型ＩＣは、その一主面に設けられている多数の半田バンプ５が回路基板上の対応する回路パターンと対向するようにして回路基板上に載置させ、しかる後、半田バンプ５を高温で加熱・溶融させるとともに、該溶融した半田を回路基板上の回路パターン等に半田接合させることによって回路基板上に実装される。
【００２２】
次に上述したフリップチップ型ＩＣの半田バンプ５を形成する方法について図２を用いて説明する。
【００２３】
（１）まず、半田ペースト５´と印刷用の孔版６とを準備する。
前記半田ペースト５´としては、多数の半田粒子にフラックス等を添加・混合して所定の粘度に調整したものが用いられ、ここで半田ペースト５´中に含まれる半田成分の総体積に対して９５％以上に相当する体積の半田成分を、バリアメタル層３とその近傍に位置するパッシベーション層４との厚みの差ｈよりも大きな粒径の半田粒子ｄによって構成しておくことが重要となる。
【００２４】
例えば、バリアメタル層３とパッシベーション層４との厚みの差ｈが２μmである場合、粒径ｄが３μm〜１２μmの範囲内で分布する半田粒子のみを用いて半田ペースト５´が作製される（図３参照）。
【００２５】
一方、前記孔版６としては、例えばステンレス鋼やＮｉ合金等で形成されたメタルマスク等が用いられ、かかる孔版６には半導体基板１上に設けられているバリアメタル層３のパターンに対応した複数個のパターン孔７が形成されている。これらのパターン孔７は、メタルマスクがステンレス鋼から成る場合、従来周知のフォトエッチングやレーザー加工等を採用することによって高精度に穿設され、またメタルマスクがＮｉ合金から成る場合は、従来周知のアディティブ法等を採用することによって複数個のパターン孔７を有したメタルマスクが製作される。
【００２６】
（２）次に、バリアメタル層３及びパッシベーション層４を被着させた半導体基板１を孔版印刷機のステージに載置・固定し、この半導体基板１に対し（１）の工程で準備した孔版６を位置合わせする。
【００２７】
このとき、孔版６は、全てのパターン孔７が半導体基板１上の対応するバリアメタル層３の真上に位置するようにして、半導体基板１との間に例えば０．０１ｍｍ〜２ｍｍの間隔を空けて配設する。
【００２８】
（３）次に、（１）の工程で準備した半田ペースト５´とスキージ９とを孔版６上に載置させ、スキージ９を半導体基板１側に押圧しつつ所定の方向に移動させることにより半田ペースト５´が孔版６のパターン孔７を介してバリアメタル層３上に印刷・塗布される。
【００２９】
このとき、半田ペースト５´中に含まれる半田成分のうち総体積の９５％以上が、前述した如く、バリアメタル層３とパッシベーション層４との厚みの差ｈよりも大きな粒径ｄの半田粒子５ａで構成されていることから、孔版６の位置が半導体基板１に対し僅かにズレて孔版６とパッシベーション層４との間に所定の間隙が形成された場合であっても、半田ペースト５´中に含まれている半田粒子５ａはその多くが上記間隙の幅よりも大きく、半田ペースト５´中の半田粒子５ａが上記間隙内に浸入することは殆どない。従って、半田ペースト５´を孔版６に対応した所定のパターンに印刷することができるようになる。
【００３０】
（４）そして次に、バリアメタル層３上に塗布した半田ペースト５´を乾燥させ、最後にこれをリフローすることによって半田ペースト５´中に含まれている半田粒子５ａが溶融して半田粒子同士が相互に結合し、これをそのまま冷却することによってバリアメタル層３上に略球状の半田バンプ５が形成されることとなる。
【００３１】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３２】
例えば、上述の実施形態においては、孔版６としてメタルマスクを用いるようにしたが、これに代えて、ポリエステル樹脂等で形成された他のスクリーン版を用いても構わない。
【００３３】
また上述の実施形態においては、バリアメタル層３とパッシベーション層４との厚みの差ｈよりも粒径ｄの大きな半田粒子５ａのみを用いて半田ペースト５´を作製するようにしたが、半田ペースト５´中にバリアメタル層３とパッシベーション層４との厚みの差ｈよりも粒径の小さな半田粒子５ａが含まれていたとしても、それらの体積を合わせた量が半田ペースト５´中に含まれる全半田粒子の総体積の５％未満に抑えてあれば、印刷の際に半田ペースト５´が孔版６とパッシベーション層４との間隙に流れ込むことは少なく、上述の実施形態と同等の効果を得ることができる。
【００３４】
【発明の効果】
本発明のフリップチップ型ＩＣの製造方法によれば、半田バンプの形成に用いられる半田ペースト中の半田成分のうち、総体積の９５％以上を、バリアメタル層とその近傍に位置するパッシベーション層との厚みの差ｈよりも大きな粒径ｄの半田粒子で構成するようにしたことから、半田バンプをスクリーン印刷等の孔版印刷によってバリアメタル層上に形成する際、孔版の位置が半導体基板に対しズレてしまうことにより孔版とパッシベーション層との間に所定の間隙が形成されたとしても、半田ペースト中に含まれている半田粒子はその多くが上記間隙の幅よりも大きく、半田ペースト中の半田粒子が上記間隙内に浸入することは殆どない。従って、半田ペーストを孔版に対応した所定のパターンに印刷することができる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作したフリップチップ型ＩＣの断面図である。
【図２】図１のフリップチップ型ＩＣの半田バンプ５を形成するための印刷工程を説明するための図である。
【図３】半田ペースト５´中に含まれている半田粒子の粒度分布を示す図である。
【図４】従来のフリップチップ型ＩＣの断面図である。
【図５】従来のフリップチップ型ＩＣの半田バンプを形成するための印刷工程を説明するための図である。
【符号の説明】
１・・・半導体基板
２・・・回路パターン
３・・・バリアメタル層
４・・・パッシベーション層
５・・・半田バンプ
５´・・・半田ペースト
５ａ・・・半田粒子
６・・・孔版
７・・・パターン孔
９・・・スキージ
【図１】
0003686870.tif 000002
【図２】
0003686870.tif 000003
【図３】
0003686870.tif 000004
【図４】
0003686870.tif 000005
【図５】
0003686870.tif 000006