(57)【特許請求の範囲】
【請求項１】
信号線に映像信号を印加する前に、予め定める電圧にプリチャージするプリチャージ回路であって、
上記信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間動作して、上記予め定める電圧を出力するように制御するプリチャージ制御回路を備え、
このプリチャージ制御回路が、プリチャージ回路の駆動電圧よりも小さい振幅を有し、該振幅が上記プリチャージ期間維持される低振幅外部入力信号を外部から受け、この低振幅外部入力信号に基づいてプリチャージの制御を行うようになっており、
さらに、このプリチャージ制御回路が、上記低振幅外部入力信号の入力が必要な期間にアクティブとなって上記低振幅外部入力信号をレベルシフトするレベルシフタ回路を有していることを特徴とするプリチャージ回路。
【請求項２】
信号の内容を示す信号電圧が断続的に印加される信号線を、当該信号電圧が印加される前に、予め定めるプリチャージ電圧にプリチャージするプリチャージ回路において、
上記信号電圧の印加期間外に設定されるプリチャージ期間を示すプリチャージ制御信号を監視して、当該プリチャージ期間中、上記信号線へ上記プリチャージ電圧を出力するように制御するプリチャージ制御回路を備え、
上記プリチャージ制御回路は、上記プリチャージ制御信号として、上記プリチャージ回路の駆動信号レベルよりも低いレベルの低振幅外部入力信号を、外部から受け取り、当該低振幅外部入力信号に基づいて、プリチャージ電圧の出力を制御すると共に、
当該プリチャージ制御回路は、上記プリチャージ制御信号の印加タイミングまたは上記信号電圧の印加タイミングに同期し、上記駆動信号レベルと同一レベルの入力信号に基づいて、上記各プリチャージ期間の合間毎に、上記低振幅外部入力信号の監視を休止するプリチャージ回路。
【請求項３】
信号線に映像信号を印加する前に、予め定める電圧にプリチャージするプリチャージ回路であって、
上記信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間動作して、上記予め定める電圧を出力するように制御するプリチャージ制御回路を備え、
上記信号線へ映像信号を印加する駆動回路は、当該信号線を両方向に駆動可能であり、
上記プリチャージ回路には、上記駆動回路が上記信号線を一方の方向へ駆動する際の電流駆動能力と、他方へ駆動する際の電流駆動能力との相違に応じた補正信号に基づいて、上記プリチャージの電圧を、予め定められた基準値から駆動能力が少ない極性方向へオフセットさせるプリチャージ電圧生成回路が設けられていることを特徴とするプリチャージ回路。
【請求項４】
上記プリチャージ制御回路は、上記低振幅外部入力信号の入力が必要な期間にアクティブとなって上記低振幅外部入力信号をレベルシフトするレベルシフタ回路を有していることを特徴とする請求項２または３に記載のプリチャージ回路。
【請求項５】
上記レベルシフタ回路は、電流駆動型のレベルシフタ回路であることを特徴とする請求項１あるいは４に記載のプリチャージ回路。
【請求項６】
上記プリチャージ制御回路は、プリチャージ回路の動作期間にアクティブになる信号を保持するラッチ回路を更に備え、該ラッチ回路の出力に基づいて上記レベルシフタが制御されることを特徴とする請求項１，４および５のいずれかに記載のプリチャージ回路。
【請求項７】
上記ラッチ回路は、セットリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅を有する信号をセット信号とし、上記プリチャージ期間中上記レベルシフタ回路をアクティブ状態に維持し、上記プリチャージ回路の動作期間のエンドタイミングと同期し、かつ上記セット信号とオーバーラップしない信号をリセット信号とすることを特徴とする請求項６に記載のプリチャージ回路。
【請求項８】
上記ラッチ回路は、セットオーバーライトリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅で、上記レベルシフタ回路においてレベルシフトされる低振幅外部入力信号のアクティブ期間とオーバーラップする信号をセット信号とし、上記プリチャージ回路の動作期間中上記レベルシフタ回路をアクティブ状態に維持し、該レベルシフタ回路の出力信号の反転信号をリセット信号とすることを特徴とする請求項６に記載のプリチャージ回路。
【請求項９】
上記ラッチ回路は第１および第２のセットオーバーライトリセット型フリップフロップから成り、上記電流駆動型のレベルシフタ回路は上記第１および第２のセットオーバーライトリセット型フリップフロップによってそれぞれ制御される第１および第２のレベルシフタ回路から成り、第１のセットオーバーライトリセット型フリップフロップは、プリチャージ回路の動作期間のスタートタイミングと同期してアクティブとなり、第２のレベルシフタ回路の出力信号がアクティブとなる以前、もしくはアクティブ期間中に非アクティブとなる信号をセット信号とし、第２のセットオーバーライトリセット型フリップフロップの出力信号をリセット信号とし、第２のセットオーバーライトリセット型フリップフロップは、上記第１のレベルシフタ回路の出力信号をセット信号とし、上記第２のレベルシフタ回路の出力信号の反転信号をリセット信号とすることを特徴とする請求項６に記載のプリチャージ回路。
【請求項１０】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、
上記プリチャージ回路には、プリチャージ電圧出力線と上記信号線との間に設けられ、上記プリチャージ期間中に導通するスイッチと、
上記プリチャージ期間の直前に印加された映像信号が正極性か負極性かに基づいて、上記プリチャージ期間のスタートタイミングよりも前の時点に、上記映像信号の極性とは逆極性の電圧を上記プリチャージ電圧出力線へ印加すると共に、上記プリチャージ期間のスタートタイミングと同時またはプリチャージ期間中に、上記プリチャージ電圧出力線へ、上記プリチャージ電圧を印加するプリチャージ電圧生成回路とが設けられていることを特徴とする請求項１，２，４〜９の何れかに記載のプリチャージ回路。
【請求項１１】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、
上記プリチャージ回路には、上記プリチャージ期間の次に印加される映像信号が正極性か負極性かに基づいて、上記プリチャージ電圧を、次の映像信号の極性側にオフセットさせるプリチャージ電圧生成回路が設けられていることを特徴とする請求項１，２，４〜９の何れかに記載のプリチャージ回路。
【請求項１２】
請求項１〜１１の何れかに記載のプリチャージ回路を備えたことを特徴とする画像表示装置。
【請求項１３】
上記プリチャージ回路が、上記信号線と走査線とに囲まれてマトリックス状に配列された画素、ならびに該画素を駆動する上記信号線駆動回路および走査線駆動回路と同一基板上に設けられていることを特徴とする請求項１２に記載の画像表示装置。
【請求項１４】
上記プリチャージ回路と上記画素とは、それぞれ多結晶シリコン薄膜トランジスタで形成されていることを特徴とする請求項１３に記載の画像表示装置。
【請求項１５】
上記多結晶シリコン薄膜トランジスタが、ガラス基板上に、６００℃以下のプロセス温度で形成されていることを特徴とする請求項１４に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号線に映像信号を印加する前に、予め定める電圧を印加することで該信号線を予備充電するプリチャージ回路と、それを用いる画像表示装置とに関する。
【０００２】
【従来の技術】
従来の画像表示装置の一つとして、アクティブマトリクス駆動方式の液晶表示装置が知られている。この液晶表示装置は、図３１に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤと、プリチャージ回路ＰＣからなっている。画素アレイには、互いに交差する多数の走査信号線ＧＬ（ＧＬ１〜ＧＬｊ、総称するときは以下参照符ＧＬで示す）、と多数のデータ信号線ＳＬ（ＳＬ１〜ＳＬｉ、総称するときは以下参照符ＳＬで示す）とを備えており、隣接する２走査線ＧＬと隣接する２データ信号線ＳＬとで包囲された部分に、画素ＰＩＸがマトリクス状に設けられている。
【０００３】
データ信号線駆動回路ＳＤは、外部からのクロック信号ＣＫＳ等のタイミング信号に同期して、入力された映像信号ＤＡＴをサンプリングし、必要に応じて増幅して、各データ信号線ＳＬに書込む働きをする。走査信号線駆動回路ＧＤは、前記クロック信号ＣＫＧ等のタイミング信号に同期して、走査信号線ＧＬを順次選択し、画素ＰＩＸ内にあるスイッチング素子の開閉を制御することによって、前記のように各データ信号線ＳＬに書込まれた映像信号（データ）を各画素ＰＩＸに書込むとともに、各画素ＰＩＸに書込まれたデータを保持させる働きをする。
【０００４】
一方、プリチャージ回路ＰＣは、たとえば特開平７−２９５５２１号公報で示されるように、外部から入力されるプリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢ等に応答して、前記データ信号線駆動回路ＳＤによって各データ信号線ＳＬにデータが書込まれる前で、かつ、走査信号線駆動回路ＧＤによっていずれの走査信号線ＧＬも選択されてない期間（プリチャージ期間）に各データ信号線にプリチャージ電圧を書込んでおくことで、データ信号線駆動回路ＳＤによる各データ信号線ＳＬへのデータの書込時の充放電量を低減し、映像信号線（データ信号線）の電位のゆらぎを抑えている。
【０００５】
【発明が解決しようとする課題】
上述のような液晶表示装置では、データ信号線駆動回路ＳＤや走査信号線駆動回路ＧＤ、さらにはプリチャージ回路ＰＣへ入力される制御信号類（クロック信号ＣＫＳ／ＣＫＧ、スタート信号ＳＰＳ／ＳＰＧ、プリチャージ制御信号ＰＣＴＬ等）は、それぞれの回路の電源電圧（ＶＤＤ等）と同振幅の信号として、外部から直接入力されている。
【０００６】
一方、近年、液晶表示装置の小型化や高解像度化、実装コストの低減などのために、表示を司る画素アレイＡＲＹと駆動回路ＳＤ，ＧＤとを、それぞれ個別の集積回路チップで形成した後にパネル上に実装するのではなく、前記画素アレイＡＲＹが形成されたパネル上に一体形成する技術が注目を集めている。このような駆動回路一体型の液晶表示装置では、その基板に透明基板を使う必要がある（現在広く用いられている透過型液晶表示装置を構成する場合）ので、石英基板やガラス基板上に構成することができる多結晶シリコン薄膜トランジスタを能動素子として用いる場合が多い。
【０００７】
ところで、前述の多結晶シリコン薄膜トランジスタを用いた駆動回路一体型の液晶表示装置においては、そのトランジスタ特性が、前記集積回路チップで形成した場合の単結晶シリコントランジスタに比べて劣っている。特に、閾値電圧の絶対値が１Ｖ〜６Ｖと高く、したがって、駆動電源電圧ＶＤＤも１５Ｖ〜２０Ｖまで高くせざるを得ないのが現状である。
【０００８】
このとき、外部から入力される制御信号等の振幅も大きくする必要があるけれども、それは、制御信号などを生成するコントロール回路などの外部回路における消費電力の増大を招き、また、信号線による不要輻射も大きな問題となるので、液晶表示装置の回路側に信号昇圧回路（レベルシフタ回路）を搭載することで、入出力インタフェイスの電圧は既存の低電圧のままで、パネル内の前記高い駆動電源電圧ＶＤＤに対応することが提案されている。
【０００９】
前記のレベルシフタ回路は、電圧駆動型と電流駆動型の２つに大別できる。前者は、図３２に示す６石レベルシフタに代表される型であり、その入出力および消費電流の特性を図３３に示すように、定常電流を必要としないために低消費電力回路である反面、その動作は回路を構成するトランジスタの閾値に強く律速され、トランジスタ特性に対する動作マージンが狭い。一方、後者は、図３４に示す差動増幅回路に代表される型であり、その入出力および消費電流の特性を図３５に示すように、定常電流を必要とするために消費電力が増加するというデメリットがあるものの、回路を構成するトランジスタ特性に対する動作マージンを大きくとれるというメリットがある。
【００１０】
前述の多結晶シリコン薄膜トランジスタにて回路を構成した場合、多結晶という特性上、回路内全てのトランジスタにおける閾値や移動度等を均一にすることは難しく、そのため、液晶表示装置にレベルシフタ回路を搭載する場合は、トランジスタ特性に対する動作マージンが大きくとれる電流駆動型レベルシフタ回路を用いるのが一般的である。
【００１１】
電流駆動型レベルシフタ回路を搭載したプリチャージ回路の構成例を図３６に示す。図３６に示す回路では、上記プリチャージ電圧をサンプリングして各データ信号線ＳＬに印加するサンプリングスイッチＳＷの直前に電流駆動型レベルシフタＳＨを配置し、パネル外部から入力され、電源ＶＤＤよりも振幅の小さい信号（低振幅外部入力信号）を昇圧することによって、上記パネル内の高い駆動電圧ＶＤＤのサンプリングスイッチＳＷを駆動している。ただ、この方式で電流駆動型レベルシフタを搭載した場合、プリチャージ期間以外のタイミングにおいても前記の定常電流が存在するために、消費電力の増大を招くという問題がある。
【００１２】
本発明の目的は、低消費電力化が可能なプリチャージ回路、ならびにこれを用いることによって、前記の駆動回路一体型による小型化、高解像度化および実装コストの低減を図ることができる画像表示装置を提供することである。
【００１３】
【課題を解決するための手段】
本発明に係るプリチャージ回路は、上記課題を解決するために、信号線に映像信号を印加する前に、予め定める電圧にプリチャージするプリチャージ回路であって、以下の措置を講じたことを特徴としている。
【００１４】
すなわち、上記プリチャージ回路は、上記信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間動作して、上記予め定める電圧を出力するように制御するプリチャージ制御回路を備えたことを特徴としている。
【００１５】
上記の発明によれば、予め定める電圧に信号線がプリチャージされた後、該信号線に映像信号が印加される。
【００１６】
従来は、プリチャージ回路は常時動作していた。プリチャージ回路が動作する限り、プリチャージ期間以外のタイミングにおいてもプリチャージ回路において定常電流が流れることになり、その結果、プリチャージ回路における消費電力の増大を招来していた。
【００１７】
そこで、上記発明によれば、プリチャージ制御回路が設けられており、このプリチャージ制御回路は、上記信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間動作するので、該プリチャージ回路の動作期間だけプリチャージの電圧が出力される。このような制御によって、動作期間外では、最早、プリチャージ回路において上記定常電流が流れることはなくなり、電力消費は動作期間に限られる。その分、プリチャージ回路における消費電力の増大を確実に抑えることができる。
【００１８】
ここで、ＮＴＳＣ等のテレビジョンモードでは、水平帰線期間は予め定められているけれども、パーソナルコンピュータの画面表示モードでは、ペン入力等のパネルの付加機能を処理するために、水平帰線期間を長く設ける場合が考えられ、極端な場合、有効表示期間の方が短くなってしまうこともある。本発明では、このような場合に、プリチャージ回路の動作期間は一層短くなり、好適である。
【００１９】
上記プリチャージ制御回路は、プリチャージ回路の駆動電圧よりも小さい振幅を有し、該振幅が上記プリチャージ期間維持される低振幅外部入力信号を外部から受け、この低振幅外部入力信号に基づいてプリチャージの制御を行うことが好ましい。
【００２０】
この場合、外部回路は、プリチャージ回路の駆動電圧よりも小さい振幅の外部入力信号をプリチャージ制御回路に供給すればよいので、外部回路の負荷軽減および消費電力低減を図ることが可能となる。これにより、低電圧インタフェイス化が確実に行える。
【００２１】
また、本発明に係るプリチャージ回路は、上記課題を解決するために、信号の内容を示す信号電圧が断続的に印加される信号線を、当該信号電圧が印加される前に、予め定めるプリチャージ電圧にプリチャージするプリチャージ回路において、以下の措置を講じたことを特徴としている。
【００２２】
すなわち、上記信号電圧の印加期間外に設定されるプリチャージ期間を示すプリチャージ制御信号を監視して、当該プリチャージ期間中、上記信号線へ上記プリチャージ電圧を出力するように制御するプリチャージ制御回路を備え、上記プリチャージ制御回路は、上記プリチャージ制御信号として、上記プリチャージ回路の駆動信号レベルよりも低いレベルの低振幅外部入力信号を、外部から受け取り、当該低振幅外部入力信号に基づいて、プリチャージ電圧の出力を制御すると共に、当該プリチャージ制御回路は、上記プリチャージ制御信号の印加タイミングまたは上記信号電圧の印加タイミングに同期し、上記駆動信号レベルと同一レベルの入力信号に基づいて、上記各プリチャージ期間の合間毎に、上記低振幅外部入力信号の監視を休止する。
【００２３】
当該構成では、プリチャージ制御回路は、例えば、信号線選択信号など、上記プリチャージ制御信号の印加タイミングまたは上記信号電圧の印加タイミングに同期した入力信号に基づいて、各プリチャージ期間の合間を判定し、例えば、レベルシフト回路など、低振幅外部入力信号を監視する入力回路を各プリチャージ期間の合間毎に停止させ、次のプリチャージ期間のスタートタイミングと同時またはそれ以前の時点で、当該入力回路の動作を再開させる。
【００２４】
ここで、本来の駆動信号レベルとは異なるレベルの信号が入力される入力回路は、回路構成が複雑になりやすく、消費電力が大きくなりやすい。したがって、常時動作すると消費電力が増大する虞れがある。ところが、上記構成では、当該入力回路が各プリチャージ期間の合間毎に停止されるので、上記プリチャージ回路と同様に、プリチャージ制御回路の入力回路が常時動作する場合に比べて、プリチャージ回路の消費電力を削減できる。
【００２５】
なお、上記入力信号のレベルは、駆動信号レベルと同一レベルであり、レベルシフト回路でレベルシフトせずに、プリチャージ回路の各素子を駆動できるので、プリチャージ制御回路は、入力回路を停止させるために、他のレベルシフト回路など、入力信号レベルの異なる回路を設けることなく、入力回路の動作／停止を制御できる。
【００２６】
上記プリチャージ制御回路は、上記低振幅外部入力信号の入力が必要な期間にアクティブとなって上記低振幅外部入力信号をレベルシフトするレベルシフタ回路を有していることが好ましい。
【００２７】
この場合、レベルシフタ回路は、低振幅外部入力信号の入力が必要な期間と、プリチャージ期間とにおいてアクティブとなるので、プリチャージ回路の駆動電圧よりも小さい振幅の外部入力信号に基づいて、上記プリチャージ期間だけプリチャージの制御が確実に行える。
【００２８】
上記レベルシフタ回路は、電流駆動型のレベルシフタ回路であることが好ましい。レベルシフタ回路は、電圧駆動型と電流駆動型に大別できる。電圧駆動型の場合、定電流を必要としないため低消費電力化が可能である一方、その動作は回路を構成するスイッチング素子の閾値に強く影響され、該スイッチング素子の特性に対する動作マージンが狭い。これに対して、電流駆動型の場合、定常電流を必要とするため消費電力が増加するというデメリットが存在するものの、回路を構成するスイッチング素子の特性に対する動作マージンを大きくとれるというメリットが存在する。例えば、スイッチング素子を多結晶シリコン薄膜トランジスタで構成した場合、多結晶という特性上、回路内の全てのトランジスタにおける閾値や移動度等を均一にすることは難しいが、電流駆動型のレベルシフタ回路を使用すれば、動作マージンが大きくとれるので、上記問題点を解決できる。
【００２９】
上記プリチャージ制御回路は、プリチャージ回路の動作期間にアクティブになる信号を保持するラッチ回路を更に備え、該ラッチ回路の出力に基づいて上記レベルシフタが制御されることが好ましい。
【００３０】
この場合、ラッチ回路に入力する信号は、別途専用の回路を設けて生成するまでもなく、プリチャージ期間に同期した信号を用いることが可能となり、その分、構成が簡素になる。
【００３１】
上記ラッチ回路は、セットリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅を有する信号をセット信号とし、上記プリチャージ期間中上記レベルシフタ回路をアクティブ状態に維持し、上記プリチャージ回路の動作期間のエンドタイミングと同期し、かつ上記セット信号とオーバーラップしない信号をリセット信号とすることが好ましい。
【００３２】
この場合、セット信号を受けると、セットリセット型フリップフロップの出力信号が非アクティブからアクティブへと状態遷移する。また、リセット信号を受けると、セットリセット型フリップフロップの出力信号がアクティブから非アクティブへと状態遷移し、維持される。これにより、上記プリチャージの制御が可能となる。
【００３３】
上記ラッチ回路は、セットオーバーライトリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅で、上記レベルシフタ回路においてレベルシフトされる低振幅外部入力信号のアクティブ期間とオーバーラップする信号をセット信号とし、上記プリチャージ回路の動作期間中上記レベルシフタ回路をアクティブ状態に維持し、該レベルシフタ回路の出力信号の反転信号をリセット信号とすることが好ましい。
【００３４】
この場合、セット信号を受けると、セットオーバーライトリセット型フリップフロップの出力信号が非アクティブからアクティブへと状態遷移する。また、上記レベルシフタ回路の出力信号をリセット信号として用いているので、セルフリセットが行われ、セットオーバーライトリセット型フリップフロップの出力信号がアクティブから非アクティブへと状態遷移し、維持される。これにより、上記プリチャージの制御が可能となる。
【００３５】
上記ラッチ回路は第１および第２のセットオーバーライトリセット型フリップフロップから成り、上記電流駆動型のレベルシフタ回路は上記第１および第２のセットオーバーライトリセット型フリップフロップによってそれぞれ制御される第１および第２のレベルシフタ回路から成り、第１のセットオーバーライトリセット型フリップフロップは、プリチャージ回路の動作期間のスタートタイミングと同期してアクティブとなり、第２のレベルシフタ回路の出力信号がアクティブとなる以前、もしくはアクティブ期間中に非アクティブとなる信号をセット信号とし、第２のセットオーバーライトリセット型フリップフロップの出力信号をリセット信号とし、第２のセットオーバーライトリセット型フリップフロップは、上記第１のレベルシフタ回路の出力信号をセット信号とし、上記第２のレベルシフタ回路の出力信号の反転信号をリセット信号とすることが好ましい。
【００３６】
この場合、外部から入力するセット信号は、第１のセットオーバーライトリセット型フリップフロップに対するものだけでよくなるので、第１のセットオーバーライトリセット型フリップフロップのリセット信号、ならびに第２のセットオーバーライトリセット型フリップフロップのセット信号およびリセット信号は、プリチャージ制御回路内で供給可能である。したがって、その分、構成が簡素になる。
【００３７】
上記信号線へ映像信号を印加する駆動回路は、当該信号線を両方向に駆動可能であり、上記プリチャージ回路には、上記駆動回路が上記信号線を一方の方向へ駆動する際の電流駆動能力と、他方へ駆動する際の電流駆動能力との相違に応じた補正信号に基づいて、上記プリチャージの電圧を、予め定められた基準値から駆動能力が少ない極性方向へオフセットさせるプリチャージ電圧生成回路が設けられていることが好ましい。
【００３８】
この場合、駆動能力の削減と書き込みムラの除去との双方を実現できる。また、プリチャージ電位が一定であれば、画像表示装置を駆動する外部回路の負荷も軽くなり、外部回路の簡略化および低消費電力化も達成できる。
【００３９】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、上記プリチャージ回路には、プリチャージ電圧出力線と上記信号線との間に設けられ、上記プリチャージ期間中に導通するスイッチと、上記プリチャージ期間の直前に印加された映像信号が正極性か負極性かに基づいて、上記プリチャージ期間のスタートタイミングよりも前の時点に、上記映像信号の極性とは逆極性の電圧を上記プリチャージ電圧出力線へ印加すると共に、上記プリチャージ期間のスタートタイミングと同時またはプリチャージ期間中に、上記プリチャージ電圧出力線へ、上記プリチャージ電圧を印加するプリチャージ電圧生成回路とが設けられていることが好ましい。
【００４０】
この場合、プリチャージ期間のスタートタイミングよりも前の時点で映像信号の極性とは逆極性の電圧を印加しておくことで、信号線がプリチャージ期間に引き込まれた結果の電位は、目標とするプリチャージ電圧に近くなる。また、プリチャージ期間が終了するまでに、目標とするプリチャージ電圧に変更することで、電流駆動能力が低い場合であっても、確実にプリチャージ電圧に充電できる。
【００４１】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、上記プリチャージ回路には、上記プリチャージ期間の次に印加される映像信号が正極性か負極性かに基づいて、上記プリチャージ電圧を、次の映像信号の極性側にオフセットさせるプリチャージ電圧生成回路が設けられることが好ましい。
【００４２】
この場合、プリチャージ電位から書き込まれる映像信号の電位までの差を、より小さくできる。この結果、電流駆動能力が小さくても、映像信号を十分に書き込むことができ、良質な画像表示能力が得られる。
【００４３】
画像表示装置は、上記何れかのプリチャージ回路を備えることが好ましい。この場合、上記プリチャージ回路を時間選択的に動作させることによって、画像表示装置における消費電力の低減が可能となる。
【００４４】
上記プリチャージ回路が、上記信号線と走査線とに囲まれてマトリックス状に配列された画素、ならびに該画素を駆動する上記信号線駆動回路および走査線駆動回路と同一基板上に設けられていることが好ましい。この場合、表示を行うための画素、該画素を駆動するための信号線駆動回路および走査線駆動回路と、上記プリチャージ回路とが同一基板上に同一工程で製造することが可能となり、製造コストや実装コストの低減と、実装良品率の向上が図れる。
【００４５】
上記プリチャージ回路と上記画素とは、それぞれ多結晶シリコン薄膜トランジスタで形成されていることが好ましい。
【００４６】
この場合、プリチャージ回路と画素とが非晶質シリコン薄膜トランジスタで形成される場合と比較すると、極めて駆動力の高い特性が得られる。したがって、上記画素、上記信号線駆動回路および上記プリチャージ回路を容易に同一基板上に形成できる。加えて、多結晶シリコン薄膜トランジスタは、単結晶シリコン薄膜トランジスタと比較して、電気的特性が均一ではないので、レベルシフタ回路の型としては、トランジスタ特性に対して広いマージンを確保できる電流駆動型を用いることが一般的であるが、その際、電流駆動のために消費電力が増大するおそれがある。しかし、上記発明によれば、電流駆動型レベルシフタ回路に必要な電流を上述のように時間選択的に制限できるので、消費電力を抑えた状態で良好な回路動作を実現できる。
【００４７】
上記多結晶シリコン薄膜トランジスタが、ガラス基板上に、６００℃以下のプロセス温度で形成されていることが好ましい。この場合、歪み点温度は低いが、安価でかつ大型化が容易なガラスを基板として用いることができるので、基板材質の選択の幅が広がると共に、大型の画像表示装置を低コストで実現できる。
【００４８】
本発明に係るプリチャージ回路は、上記課題を解決するために、信号線に所望のレベルの信号を印加する前に、一定レベルの電位で信号線をプリチャージするプリチャージ回路であって、以下の措置を講じたことを特徴としている。
【００４９】
すなわち、上記信号線の駆動期間外のプリチャージ期間のみ動作して上記一定レベルの電位を出力するように制御するプリチャージ制御回路を備えたことを特徴としている。
【００５０】
上記構成によれば、プリチャージ期間のみ動作するので、上記プリチャージ回路と同様に、常時動作するプリチャージ回路に比べて、消費電力を削減できる。
【００５１】
【発明の実施の形態】
本発明の実施の一形態について図１乃至図３０に基づいて説明すれば、以下のとおりである。本発明の対象技術である画像表示装置とプリチャージ回路の例として、ここでは、液晶表示装置と、そのデータ信号線にプリチャージ期間を含む所定の期間内で予め定める電圧を印加するプリチャージ回路について説明する。ただし、本発明はこれに限定されるものではなく、他の画像表示装置や他のプリチャージ回路についても有効なものである。
【００５２】
図１は、本発明に係るプリチャージ回路３の構成例を示したブロック図である。プリチャージ回路３は、図１に示すように、主として、サンプリングスイッチ２とプリチャージ制御回路１とによって構成されている。このプリチャージ制御回路１には、電源ＶＤＤ、パネル内で生成される上記電源ＶＤＤと同振幅の信号（同振幅入力信号）およびパネル外部から入力され、電源ＶＤＤよりも振幅の小さい信号（低振幅外部入力信号）が入力されている。上記サンプリングスイッチ２には、後述のプリチャージ制御信号ＰＣＴＬが入力されている。
【００５３】
上記の同振幅入力信号によって、プリチャージ制御回路１のアクティブ／非アクティブが制御され、アクティブの際には、低振幅外部入力信号を電源ＶＤＤまで昇圧した出力信号によってサンプリングスイッチ２が制御される。これにより、プリチャージ回路３の時間選択的な動作が可能となり、プリチャージ回路３における消費電力を抑えることが可能となる。
【００５４】
図２は、上記プリチャージ回路３を実現するためのプリチャージ制御回路１の構成例を示したブロック図である。図２において、プリチャージ制御回路１は、上記同振幅入力信号によって状態が遷移し、プリチャージ制御回路１の状態を遷移後の状態に保持するラッチ回路４と、このラッチ回路４の出力によって上記アクティブ／非アクティブが切替可能なレベルシフタ回路５を単位ブロックとして、上記単位ブロックが単一もしくは複数個で構成されている。
【００５５】
このようにラッチ回路４を設けることによって、上記プリチャージ制御回路１に入力されるプリチャージ回路３の動作／非動作を決定する同振幅入力信号として、上記プリチャージ期間を含む特定のプリチャージ回路動作期間よりもアクティブ期間の短い信号を用いることができる。これによって、後述のように液晶パネルに既存の信号によって上記プリチャージ回路３の制御が可能となる。また、上記ブロックを複数組み合わせることで、上記プリチャージ回路３への外部からの入力信号の数を減らすことも可能である。
【００５６】
図３は、上記プリチャージ回路３を実現するためのプリチャージ制御回路１を構成するレベルシフタ回路５の構成例を示す回路図である。図３におけるレベルシフタ回路５の基本構成は差動増幅型であり、その基本動作としては、差動増幅回路部６の入力部にあたるＭＰ１およびＭＰ２（Ｐ型ＭＯＳＦＥＴ）のゲートに入力される信号ＰＣＴＬ／ＰＣＴＬＢに同期して、振幅が該レベルシフタ回路５の駆動電圧ＶＤＤとほぼ等しい出力信号を供給する。
【００５７】
ここで、図３におけるレベルシフタ回路５は、回路の動作制御用のスイッチとして、上記差動増幅回路部６の入力部にあたるＭＰ１およびＭＰ２のゲートと上記信号ＰＣＴＬ／ＰＣＴＬＢの信号入力端子との間にＭＮ１およびＭＮ２、ならびに差動増幅回路部６とＧＮＤとの間にＭＮ３（ＭＮ１〜ＭＮ３は、何れもＮ型ＭＯＳＦＥＴである。）を備えている。また、非アクティブ状態におけるレベルシフタ回路５を安定状態に維持するため、非アクティブ状態においてフローティングとなるＭＰ１およびＭＰ２のゲートならびに差動増幅回路部６の出力ノードと電源ＶＤＤとの間にプルアップスイッチであるＭＰ３、ＭＰ４およびＭＰ５（何れもＰ型ＭＯＳＦＥＴ）を備えている。
【００５８】
これらのスイッチＭＮ１、ＭＮ２、ＭＮ３、ＭＰ３、ＭＰ４およびＭＰ５のゲートには全て、パネル内で生成され、電源ＶＤＤと同振幅の上記同振幅入力信号である制御信号が入力され、該制御信号がハイレベル（アクティブ）の時は、プルアップスイッチＭＰ３、ＭＰ４、ＭＰ５はオフすると共に、回路の動作制御用のスイッチＭＮ１、ＭＮ２、ＭＮ３はオンする。これにより、レベルシフタ回路５が動作可能となる。
【００５９】
一方、制御信号がローレベル（非アクティブ）の時は、プルアップスイッチＭＰ３、ＭＰ４、ＭＰ５はオンすると共に、回路の動作制御用のスイッチＭＮ１、ＭＮ２、ＭＮ３はオフする。これにより、アクティブ状態では定電流源７が存在する差動増幅回路部６がＧＮＤから切り離され、さらにＭＰ１およびＭＰ２のゲートがＶＤＤにプルアップされるので、差動増幅回路部６において電流が流れることはない。また、そのとき差動増幅回路部６の出力ノードも電源ＶＤＤヘプルアップされるので、ＭＮ６がオンすると共に、上記レベルシフタ回路５の出力はローレベルに固定される。以上のような構成を用いることによって、レベルシフタ回路５の時間選択的な動作が可能となり、本プリチャージ回路３における消費電流を確実に低減することができる。なお、図３において、ＰＣＴＬおよびＰＣＴＬＢは、何れも低振幅外部入力信号であるプリチャージ制御信号を表す。
【００６０】
図４は、プリチャージ回路３を実現するためのプリチャージ制御回路１を構成する上記ラッチ回路４の構成を示す回路図である。このラッチ回路４は、ＳＲフリップフロップ（セットリセット型フリップフロップ）であり、入力されるセット信号およびリセット信号に応じて出力が変化する。
【００６１】
図５に入力信号に対する出力信号の遷移図を示す。（セット信号状態，リセット信号状態）の表記法で説明すると（以下、Ｈはハイレベルを表し、Ｌはローレベルを表す）、初期状態で出力Ｌの場合、（Ｈ，Ｌ）となることで出力がＬからＨへ遷移し、その後、（Ｈ，Ｌ）および（Ｌ，Ｌ）の場合にも出力Ｈを維持することになる。また、出力Ｈの状態において（Ｌ，Ｈ）となった場合に出力がＨからＬへと遷移し、その後、（Ｌ，Ｈ）および（Ｌ，Ｌ）の場合にも出力Ｌを維持することになる。ここで、（Ｈ，Ｈ）の組み合わせは禁止となる。
【００６２】
図６および図７に実際の回路動作のタイミングを示す。セット信号のＬからＨへの変化に同期して出力信号もＬからＨへ変化し、その後、（Ｌ，Ｈ）になるまでＨ状態を維持、すなわち図６で示すようなセット信号がＨからＬへと変化した後のリセット信号のＬからＨへの変化、もしくは図７で示すようなセット信号がＨからＬへと変化するのと同タイミングでのリセット信号のＬからＨへの変化と同期して、出力信号はＨからＬへと変化する。その後、再びセット信号がＬからＨとなるまではＬ状態を維持する。
【００６３】
以上の構成によって、セット信号とリセット信号にてプリチャージ回路３を時間選択的に動作させることが可能となる。また、ラッチ回路４を用いるので、セット信号およびリセット信号には、▲１▼それぞれの立上がり期間内にプリチャージ期間を含んでおり、かつ、▲２▼それぞれのＨ期間が重複しない限り、任意のＨ期間を持つ信号を用いることができる。そのため、後述のように液晶パネルに既存の信号を用いることが可能となり、液晶パネル外から入力する信号数を増加させずに済むというメリットもある。
【００６４】
図８は、上記図４で示すラッチ回路４を用いてプリチャージ回路３を実現するためのプリチャージ制御回路１の具体的構成を示すブロック図である。図８において、ラッチ回路４には図４で示したＲＳフリップフロップ、電流駆動型のレベルシフタ回路５としては図３に示したものを用いる。このプリチャージ制御回路１では、前述のような、▲１▼それぞれの立上がり期間内にプリチャージ期間を含んでおり、かつ、▲２▼それぞれのＨ期間が重複しない信号として、セット信号Ｓ０およびリセット信号Ｓ１を用いている。これらの信号Ｓ０，Ｓ１によって制御されるラッチ回路４の出力ＡＯ０をレベルシフタ回路５の制御信号として用いることによって、プリチャージ期間のみレベルシフタ回路５を動作させ、プリチャージ制御信号ＰＣＴＬまたはプリチャージ制御信号ＰＣＴＬＢを昇圧した信号ＡＬＯがレベルシフタ回路５から出力されることになる。したがって、常時レベルシフタ回路５を動作させる場合と比較し、プリチャージ回路３における消費電流を低減させることができる。上記信号Ｓ０，Ｓ１は、パネル内で生成され、電源ＶＤＤと同振幅でプリチャージ制御回路１を制御する上記同振幅入力信号に相当し、詳細については後述する。また、プリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢは、パネル外部から入力され、電源ＶＤＤより小さい振幅でプリチャージ期間を規定する信号であり、上記低振幅外部入力信号に相当する。
【００６５】
図９は、図８に示したプリチャージ制御回路１の動作タイミングを示す図である。セット信号Ｓ０によってラッチ回路４の状態が非アクティブからアクティブヘと遷移し、制御信号ＡＯ０がＬからＨに変化する。これによって、該制御信号ＡＯ０によってアクティブ／非アクティブが制御されているレベルシフタ回路５はアクティブ状態に維持され、外部から低振幅にて入力されたプリチャージ制御信号ＰＣＴＬまたはプリチャージ制御信号ＰＣＴＬＢをプリチャージ回路３の駆動電圧とほぼ同等の振幅に昇圧した出力ＡＬＯが得られる。その後、リセット信号Ｓ１によってラッチ回路４が非アクティブ状態へ遷移し、制御信号ＡＯ０がＨからＬへ変化し、レベルシフタ回路５が非アクティブ状態となる。
【００６６】
この一連の動作において、定常電流が発生するのは図９に示したプリチャージ回路動作期間のみであり、従来のようにプリチャージ回路が常時動作している場合と比較し、消費電流を確実に節減することができる。
【００６７】
図１０は、プリチャージ回路３を実現するためのプリチャージ制御回路１を構成する他のラッチ回路４ａの構成例を示す回路図である。この図１０のラッチ回路４ａはセットオーバーライトリセット型フリップフロップであり、入力されるセット信号およびリセット信号に応じて出力を変化させる。図１１に、入力信号に対する出力信号の遷移図を示す。
【００６８】
前述の図５と同様に、（セット信号状態，リセット信号状態）の表記法で説明すると、ラッチ回路４ａは、初期状態で出力Ｌの場合、（Ｈ，Ｌ）または（Ｈ，Ｈ）となることによって、出力がＬからＨへ遷移し、その後、（Ｈ，Ｌ）、（Ｈ，Ｈ）および（Ｌ，Ｌ）の場合は出力Ｈを維持する。また、出力Ｈの状態において（Ｌ，Ｈ）となった場合は、出力がＨからＬへと遷移し、その後、（Ｌ，Ｈ）および（Ｌ，Ｌ）の場合は出力Ｌを維持する。
【００６９】
ここで、図１２および図１３に実際の回路動作のタイミングを示す。セット信号のＬからＨへの変化に同期して出力信号もＬからＨへ変化し、その後、（Ｌ，Ｈ）になるまでＨ状態を維持、すなわちセット信号がＨからＬへと変化した後のリセット信号のＬからＨへの変化、もしくはリセット信号がＬからＨへと変化した後のセット信号のＨからＬへの変化と同期して出力信号はＨからＬへと変化する。その後、再びセット信号がＬからＨとなるまではＬ状態を維持する。
【００７０】
以上の構成によって、図１０の構成は、図４の構成と比較し、（Ｈ，Ｈ）の信号も許容パターンとなり、Ｈ期間が重複する２つの信号もセット信号およびリセット信号として用いることが可能となる。
【００７１】
図１４は、プリチャージ回路３を実現するためのプリチャージ制御回路１の他の構成ブロック図である。ここで示す例は、上述の図１０で示すセットオーバーライト−リセット型フリップフロップから成るラッチ回路４ａを備えると共に、前述の例の電流駆動型のレベルシフタ回路５を備えている。そして、レベルシフタ回路５にて昇圧した出力ＡＬＯがインバータ８を介して、ラッチ回路４ａにリセット信号Ｓ１ａとして入力されている。
【００７２】
図１５は、図１４に示したプリチャージ制御回路１の動作タイミングを示す。セット信号Ｓ０は、プリチャージ制御信号ＰＣＴＬがアクティブになる前にアクティブになり、そのアクティブ状態が少なくともプリチャージ制御信号ＰＣＴＬがアクティブになるまで維持される信号である。このセット信号Ｓ０のＬからＨへの変化に同期してラッチ回路４ａの状態が非アクティブからアクティブヘと遷移し、出力信号である制御信号ＡＯ０がＬからＨに変化する。この制御信号ＡＯ０によってアクティブ／非アクティブが制御されるレベルシフタ回路５はアクティブ状態に遷移かつ維持され、外部から低振幅にて入力されたプリチャージ制御信号ＰＣＴＬまたはプリチャージ制御信号ＰＣＴＬＢをプリチャージ回路３の駆動電圧とほぼ同等の振幅に昇圧した出力信号ＡＬ０を出力する。
【００７３】
その出力信号ＡＬ０はまた、インバータ８で反転されてラッチ回路４ａにリセット信号Ｓ１ａとして入力される。これによって、プリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢがアクティブから非アクティブに切換わる前にセット信号Ｓ０が図１５において実線で示すようにＨからＬになっていた場合は、ラッチ回路４ａは上記出力信号ＡＬ０のＨからＬに切換わるタイミングで非アクティブに切換わり、レベルシフタ回路５の出力信号ＡＬ０はＬに維持される。これに対して、プリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢがアクティブから非アクティブに切換わった後にセット信号Ｓ０が図１５において破線で示すようにＨからＬとなる場合は、ラッチ回路４ａはセット信号Ｓ０のＨからＬへの切換わりに応答して非アクティブに切換わる。
【００７４】
このように構成することによって、図８の構成におけるリセット信号Ｓ１を外部から入力する必要がなくなり、プリチャージ制御回路１への入力信号としては、電源ＶＤＤと同振幅のセット信号Ｓ０、パネル外部から入力される低振幅のプリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢの３つで良く、配線数を削減し、回路レイアウトを簡略化することができる。
【００７５】
図１６は、プリチャージ回路３を実現するためのプリチャージ制御回路１の他の構成ブロック図である。ここで示す例は、前述のラッチ回路４の代わりに上述のセットオーバーライト−リセット型フリップフロップを用いるラッチ回路４ａおよびそれと同様のラッチ回路４ｂを備えると共に、電流駆動型のレベルシフタ回路５ａおよび５ｂを備えている。
【００７６】
図１７は、図１６に示したプリチャージ制御回路１の動作タイミングを示す。セット信号Ｓ２のＬからＨへの変化に同期してラッチ回路４ａの状態が非アクティブからアクティブヘと遷移し、出力信号である制御信号ＡＯ１がＬからＨに変化する。これによって、制御信号ＡＯ１によってアクティブ／非アクティブを制御されているレベルシフタ回路５ａは、アクティブ状態に遷移かつ維持され、外部から低振幅にて入力されたプリチャージ制御信号ＰＣＴＬまたはプリチャージ制御信号ＰＣＴＬＢをプリチャージ回路３の駆動電圧とほぼ同等の振幅に昇圧した制御信号ＡＬ１をラッチ回路４ｂに出力する。
【００７７】
２段目のラッチ回路４ｂは、制御信号ＡＬ１をセット信号として用いており、制御信号ＡＬ１がＬからＨになることによって非アクティブ状態からアクティブ状態へと遷移し、ＬからＨへと変化する制御信号ＢＯ１を２段目のレベルシフタ回路５ｂへ出力する。ここで、１段目のラッチ回路４ａはリセット信号として制御信号ＢＯ１を用いているので、この時点で既にセット信号Ｓ２がＨからＬに変化していた場合は、この制御信号ＢＯ１のＬからＨへの変化に同期してラッチ回路４ａの状態はアクティブから非アクティブヘと遷移する一方、セット信号Ｓ２がＨのままだった場合は、セット信号Ｓ２のＨからＬへの変化に同期してラッチ回路４ａの状態はアクティブから非アクティブヘと遷移し、出力信号（制御信号ＡＯ１）はＨからＬへと変化する。
【００７８】
これによって、レベルシフタ回路５ａが非アクティブ状態となり制御信号ＡＬ１がＨからＬへと変化する。また、制御信号ＢＯ１がＨに変化することで２段目のレベルシフタ回路５ｂはアクティブ状態となり、外部から低振幅にて入力されたプリチャージ制御信号ＰＣＴＬまたはプリチャージ制御信号ＰＣＴＬＢをプリチャージ回路３の駆動電圧とほぼ同等の振幅に昇圧した出力信号ＢＬ１を出力する。
【００７９】
上記出力信号ＢＬ１はインバータ８で反転されてラッチ回路４ｂのリセット信号となっており、レベルシフタ回路５ａが非アクティブ状態になって制御信号ＡＬ１がＨからＬへと変化した場合も、レベルシフタ回路５ｂはリセット信号である出力信号ＢＬ１の反転信号がＬのため、アクティブ状態を維持し制御信号ＢＯ１はＨを維持する。その後、プリチャージ制御信号ＰＣＴＬおよびＰＣＴＬＢの変化に伴い、出力信号ＢＬ１がＨからＬへ変化した際にラッチ回路４ｂに対しリセット信号がアクティブとなり、ラッチ回路４ｂが非アクティブ状態に遷移し、制御信号ＢＯ１がＨからＬへと変化する。また、制御信号ＢＯ１がＬとなることでレベルシフタ回路５ｂも非アクティブ状態となる。この一連の動作において、定常電流が発生するのは図１７に示したプリチャージ回路動作期間のみであり、従来のように、プリチャージ回路が常時動作する場合と比較し、消費電流を確実に節減できる。
【００８０】
上記のような構成を用いた場合でも、前述の図１４の構成と同様に、プリチャージ制御回路１への入力信号としては、セット信号Ｓ２、プリチャージ制御信号ＰＣＴＬ，ＰＣＴＬＢの３つで良く、配線数を削減することができる。
【００８１】
図１８は、本発明に係る画像表示装置の構成例を示した図である。図１８における構成は、従来と同様に、マトリクス状に配置された画素ＰＩＸ（内部構造を示す等価回路を図１９に示す。）から成る画素アレイＡＲＹと、走査信号線駆動回路（ゲートドライバ）ＧＤと、データ信号線駆動回路（データドライバ）ＳＤと、プリチャージ回路３から成るアクティブマトリクス型液晶表示装置を示すけれども、プリチャージ回路３が従来のプリチャージ回路ＰＣと異なっている。なお、このプリチャージ回路３は上述の各構成を有している。
【００８２】
一般に、液晶表示装置においては、液晶素子を駆動するために、１５〜２５Ｖの比較的高い駆動電圧が必要とされるので、駆動回路もこれに近い電圧で駆動されることが多い。これに対して、画像表示装置に入力される信号は、ＩＣで生成されるので、通常３．３Ｖ〜５Ｖである。したがって、この間に何らかの電圧変換回路（レベルシフタ回路）を介することが必要になるのに対して、本発明では、上述したように、時間選択的に電流駆動型のレベルシフタ回路５を動作させることで、消費電力を抑え、かつ、良好な画像表示を実現することができる。
【００８３】
図１を参照して、上記サンプリングスイッチ２は、各データ信号線ＳＬ１〜ＳＬｉ毎に、一対のＰ型トランジスタＭｐ１〜Ｍｐｉと、Ｎ型トランジスタＭｎ１〜Ｍｎｉとを備えるＣＭＯＳスイッチで構成されており、トランジスタＭｐ１〜Ｍｐｉ；Ｍｎ１〜Ｍｎｉのドレインがデータ信号線ＳＬ１〜ＳＬｉにそれぞれ接続され、ソースには共通にプリチャージ電圧が与えられている。また、Ｎ型トランジスタＭｎ１〜Ｍｎｉのゲートには、前述のプリチャージ制御回路１からの出力信号ＡＬ０，ＢＬ１が２段のインバータ９ａ，９ｂでバッファリングされて共通に与えられ、Ｐ型トランジスタＭｐ１〜Ｍｐｉのゲートには、上記出力信号ＡＬ０，ＢＬ１がインバータ９ａ，９ｂとともに、もう１段のインバータ９ｃでバッファリングされて共通に与えられる。
【００８４】
上記プリチャージ電圧は、データ信号線駆動回路ＳＤに入力される映像信号（データ）に応じた予め定める一定電圧または変動電圧である。上記のようにサンプリングスイッチ２をＣＭＯＳ構成とすることで、プリチャージ電圧が、プリチャージ回路１のハイレベル側の電源ＶＤＤの電位に近い場合は、該プリチャージ電圧は主にＰ型トランジスタＭｐ１〜Ｍｐｉを介してデータ信号線ＳＬ１〜ＳＬｉにそれぞれ印加され、ローレベル側の電源ＶＳＳの電位に近い場合は、主にＮ型トランジスタＭｎ１〜Ｍｎｉを介して印加される。こうして、プリチャージ電圧に対するサンプリングスイッチ２の駆動能力の依存を最小限に抑制し、ムラのないプリチャージ効果が得られている。
【００８５】
上記プリチャージ電圧を発生する回路は、例えば、図２０に示すように、１または複数の電圧調節信号に応答した電圧を発生するプリチャージ電圧発生回路１１と、プリチャージ電圧発生回路１１の出力をバッファリングして上記プリチャージ電圧として出力するバッファ回路１２とを備えている。当該プリチャージ電圧発生回路１１は、図２１に示すように、ハイレベル側の電源１３とローレベル側の電源１４との間にトリマ抵抗１５が設けられ、そのトリマ抵抗１５を電圧調節信号に応答して電圧選択回路１６が調整することで、該トリマ抵抗１５で発生された上記ハイレベルからローレベルの間の中間電圧がプリチャージ電圧として出力される。この図２１の構成で、電圧調節信号として、水平同期信号ＨＳＹＮＣと、垂直同期信号ＶＳＹＮＣと、上記プリチャージ制御信号ＰＣＴＬと、補正信号との何れかまたは全てが、プリチャージ電圧のモードに応じて入力される。
【００８６】
まず最初に、映像信号が交流駆動される場合に好適な構成例として、プリチャージ電圧発生回路１１が、プリチャージ電圧として、直前の映像信号の極性とは逆極性の電位を出力しておき、プリチャージ期間のスタートタイミングと同時に、もしくはスタートタイミングから予め定める期間遅れたタイミングで、目標とするプリチャージ電位に変更する場合について説明する。
【００８７】
例えば、映像信号が１Ｈ反転で交流駆動し、スタートタイミングと同時にプリチャージ電位に変更する構成の場合、プリチャージ電圧発生回路１１には、電圧調節信号として、上記プリチャージ制御信号ＰＣＴＬと水平同期信号ＨＳＹＮＣとが入力される。この場合、電圧選択回路１６は、プリチャージ制御信号ＰＣＴＬが非アクティブの間、水平同期信号ＨＳＹＮＣに基づいて、各極性用に予め定められた電位のうち、逆極性の方を出力するように、トリマ抵抗１５を制御する。一方、プリチャージ制御信号ＰＣＴＬがアクティブの間、電圧選択回路１６は、予め定められたプリチャージ電位を出力するように、トリマ抵抗１５を制御する。
【００８８】
ここで、プリチャージ電圧を一定電圧とした場合、プリチャージ電圧発生回路１１の出力電圧は、直前の水平または垂直期間における極性側に引込まれた後、予め定めるプリチャージ電圧に収束しようとする。この結果、プリチャージ電圧発生回路１１の駆動能力が十分に大きくないと、図２２に示すように、プリチャージ期間内では、プリチャージ電圧に収束させることができなくなる虞れがある。
【００８９】
これに対して、上述したように、プリチャージ電圧発生回路１１が、直前の映像信号の極性とは逆極性の電位を出力していた場合、図２３に示すように、引き込み幅は同じであっても、引き込まれた結果の電位は、図２２に比べて、目標とするプリチャージ電圧に近くなる。また、プリチャージ期間が終了するまでに、プリチャージ電圧発生回路１１の出力電圧は、目標とするプリチャージ電圧に変更される。これらの結果、プリチャージ電圧発生回路１１は、駆動能力が低い場合であっても、図２２の場合と異なり、確実にプリチャージ電圧に充電できる。
【００９０】
なお、上記では、１Ｈ反転駆動の場合にして説明したが、水平同期信号ＨＳＹＮＣに代えて垂直同期信号ＶＳＹＮＣを用いれば、１垂直期間を基準とした１Ｖ反転駆動にも適用できる。いずれの場合であっても、直前の映像信号の極性を判定可能な信号と、プリチャージ制御信号ＰＣＴＬとに基づいて、直前の映像信号の極性とは逆極性の電位を出力できれば、同様の効果が得られる。
【００９１】
続いて、図２４（ａ）ないし図２４（ｃ）を参照しながら、図２２に示すプリチャージ電圧発生回路１１へ電圧調節信号として補正信号が入力される場合について説明する。上記補正信号は、パネル上のＰ型トランジスタとＮ型トランジスタとの特性差や、実際の画像を表示してのフリッカ測定等から求められたプリチャージ電圧のオフセット分を補償するための信号である。
【００９２】
図２５に示すように、各データ信号線ＳＬ１〜ＳＬｉには、個別に対応して、映像信号（データ）ＤＡＴをサンプリングするアナログスイッチＡＳＷ１〜ＡＳＷｉが設けられており、これらのアナログスイッチＡＳＷ１〜ＡＳＷｉによって、各データ信号線ＳＬ１〜ＳＬｉに上記映像信号（データ）ＤＡＴが順次サンプリングされて書込まれてゆく。上記各アナログスイッチＡＳＷ１〜ＡＳＷｉは、双方向に駆動できるように、図１に示すサンプリングスイッチ２と同様に、ＣＭＯＳスイッチで構成されているが、各ＣＭＯＳスイッチを構成するＮチャンネルおよびＰチャンネルトランジスタは、例えば、トランジスタ特性差などの影響によって、駆動能力が互いに異なる場合がある。
【００９３】
ここで、もし差があったとしても、駆動能力の低い方がサンプリングに十分な能力となるように、各トランジスタの駆動能力が余裕を持って設定されていれば、充電極性に拘らず、アナログスイッチＡＳＷ１〜ＡＳＷｉは、映像信号をサンプリングできるが、駆動能力を不必要に増大させると、例えば、占有面積の増大や消費電力の増大などの不具合を招来してしまう。一方、駆動能力を低く設定すると、一方のトランジスタが十分にプリチャージできたとしても、他方のトランジスタが充電する場合、充電不足が発生する虞れがある。
【００９４】
これに対して、上記補正信号を参照するプリチャージ電圧発生回路１１は、両トランジスタの駆動能力が同じ場合、図２４（ａ）に示すように、プリチャージ電圧発生回路１１が、正極性最大振幅値と負極性最大振幅値との中央値を出力する。一方、両駆動能力に差があり、充電方向に依存する書き込みムラが発生する場合、図２４（ｂ）および図２４（ｃ）に示すように、プリチャージ電圧発生回路１１は、補正信号に基づいて、プリチャージ電位の値を、中央値（図２４（ａ）の場合）から、書き込みムラを打ち消すようなオフセットを持った値に変更する。これにより、駆動能力の削減と書き込みムラの除去との双方を実現できる。また、プリチャージ電位が一定であれば、画像表示装置を駆動する外部回路の負荷も軽くなり、外部回路の簡略化および低消費電力化も達成できる。
【００９５】
なお、上記では、上記サンプリングスイッチ２の駆動能力が或る程度高い場合や映像信号（データ）の振幅レベルがデータ信号線駆動回路ＳＤの駆動電源電圧に対して充分に小さい場合に好適な構成として、基準を中央値に設定する場合について説明したが、上記プリチャージ電圧を発生する回路の負担をさらに軽減したり、消費電力をさらに低減するためには、プリチャージ電圧を、上記中間値ではなく、使用頻度の高い側の一定値に設定してもよい。
【００９６】
一方、さらに他の構成例として、図２１に示すプリチャージ電圧発生回路１１は、電圧調節信号として、水平同期信号ＨＳＹＮＣまたは垂直同期信号ＶＳＹＮＣを入力することによって、図２４（ｄ）で示すように、プリチャージ電圧を、次に書き込まれる映像信号の極性に応じて変化させてもよい。この場合は、プリチャージ電位から、書き込まれる映像信号の電位までの差を、より小さくできる。この結果、サンプリングスイッチ２の駆動能力が小さくても、映像信号を十分に書き込むことができ、良質な画像表示能力が得られる。
【００９７】
なお、上記では、説明の便宜上、それぞれの調整方法を個別に説明したが、電圧調整信号として、補正信号と、水平同期信号ＨＳＹＮＣまたは垂直同期信号ＶＳＹＮＣとプリチャージ制御信号ＰＣＴＬとを入力して、全ての調整方法を同時に適用するなど、複数の調整方法を適用してもよい。
【００９８】
図２５はデータ信号線駆動回路ＳＤの一構成例を示すブロック図であり、図２６はその動作波形図である。データ信号線駆動回路ＳＤには、パネル外部から、低振幅のスタート信号ＳＰ／ＳＰＢがレベルシフタ回路ＬＶによって該データ信号線駆動回路ＳＤの電源ＶＤＤのレベルに昇圧されたスタート信号ＳＰＳが入力されるとともに、上記低振幅のクロック信号ＣＫＳ／ＣＫＳＢが入力されている。１水平走査周期のスタートを表すスタート信号ＳＰＳが第１段目のシフトレジスタＳＲ１に入力されると、以降、クロック信号ＣＫＳ／ＣＫＳＢに応答して、順次縦続く接続された第２段目以降のシフトレジスタＳＲ２〜ＳＲｉ，ＳＲｄへとパルスが転送されてゆく。そのパルスは、個別に設けられた波形整形回路Ｆ１〜Ｆｉ，Ｆｄで波形整形されて、信号線選択信号ＳＯ１〜ＳＯｉ，ＳＯｄとして出力される。
【００９９】
一方、各データ信号線ＳＬ１〜ＳＬｉには、個別に対応して、映像信号（データ）ＤＡＴをサンプリングするアナログスイッチＡＳＷ１〜ＡＳＷｉが設けられており、これらのアナログスイッチＡＳＷ１〜ＡＳＷｉが上記信号線選択信号ＳＯ１〜ＳＯｉで駆動されることで、各データ信号線ＳＬ１〜ＳＬｉに上記映像信号（データ）ＤＡＴが順次サンプリングされて書込まれてゆく。信号線選択信号ＳＯｉは、パネル上を引回されて、上記プリチャージ回路３に入力される。
【０１００】
図２７（ａ）は、上記のプリチャージ回路３を搭載した画像表示装置の一般的な入力信号のタイミングチャートを示す。この図２７（ａ）において、ＳＰＳは１水平走査周期のスタートを表す信号であり、ＣＫＳは上記データ信号線駆動回路ＳＤへの低振幅のクロック信号であり、ＳＯｉ−１，ＳＯｉは上述のようにしてデータ信号線駆動回路ＳＤで作成される信号線選択信号である。また、ＧＰＳ，ＧＰＳＢは、走査信号線駆動回路ＧＤで作成される走査信号線ＧＬの選択期間、すなわち有効表示エリアを表す信号である。ＰＣＴＬ，ＰＣＴＬＢは、前述のとおりプリチャージ制御信号であり、この図２７（ａ）では、プリチャージ期間は水平帰線期間内に設けられている。本発明でプリチャージ回路３が動作する、すなわち上述のレベルシフタ回路５；５ａ，５ｂが動作するのは、この期間を含み、１水平期間中の有効表示期間より短い所定期間だけである。
【０１０１】
図２７（ｂ）は、図８で示した構成のプリチャージ制御回路１のセット信号Ｓ０として、最終の信号線選択信号ＳＯｉを、リセット信号Ｓ１としてスタート信号ＳＰＳをそれぞれ用いた場合のプリチャージ回路３の動作のタイミングチャートを示す。したがって、プリチャージ回路３の動作期間は、水平帰線期間の直前から最初の信号線選択信号ＳＯ１が出力されるタイミングまでとすることができる。すなわち、プリチャージ回路３は、略有効表示期間に亘って非動作期間となる。この場合、水平帰線期間に、上記最終の信号線選択信号ＳＯｉが出力されるクロック信号ＣＫＳの１クロック分の期間を加えた期間のみ、実際にプリチャージ回路３が動作し、電力を消費することになる。例えばＮＴＳＣモードの場合、上記有効表示期間が約５０μｓｅｃに対して、水平帰線期間は１３μｓｅｃ、１クロック期間は数百ｎｓｅｃであるので、常時動作している場合と比較すると、プリチャージ回路３における消費電力を約１／４に抑える（正確には、１３／５０に抑える）ことが可能となる。
【０１０２】
なお、特開平７−１２１１３９号公報には、プリチャージを有効表示期間のみに行うことで、低消費電力化を実現することが示されているけれども、前記有効表示期間は垂直帰線期間に挟まれた期間であり、プリチャージ回路の非動作期間は略垂直帰線期間であり、垂直帰線期間とすると、ＮＴＳＣ方式では、１垂直周期の１６．７ｍｓｅｃに対して、垂直帰線期間は２．８５ｍｓｅｃで、１７％程度となる。これに対して、本発明の非動作期間は上記のように約３／４の期間であり、低消費電力化の効果は格別に大きい。しかしながら、本発明に特開平７−１２１１３９号の構成が併用されてもよいことは言うまでもない。
【０１０３】
また、特開平７−１２１１３９号では、プリチャージ電圧は常時発生したままであり、出力回路を高インピーダンスにすることでその出力を停止しているのに対して、本発明では、電流駆動型レベルシフタを制御して、プリチャージ回路３内の定常電流（図３の定電流源７による電流）を停止しているので、この点でも低消費電力である。
【０１０４】
図２７（ｃ）は、図１６で示した構成のプリチャージ制御回路１のセット信号Ｓ２としてＳＯｉを用いた場合のプリチャージ回路動作のタイミングチャートを示す。この場合、プリチャージ回路３の動作期間は、動作マージンであるｄｗｒ、ｄｐｒおよびプリチャージ期間であり、上述した場合と比較すると、おおよそ動作マージンの（ｄｗｆ＋ｄｐｆ）分だけ、さらに消費電力を抑えることが可能となる。さらに、制御信号としてはＳ２のみで済むため、上述のようにレイアウト的にも配線の引き回しが簡単となり、額縁サイズ等に与える影響を最小に抑えることが可能となる。
【０１０５】
さらにまた、図２５のデータ信号線駆動回路ＳＤような最終の信号線選択信号ＳＯｉの次に、信号線に対応しない信号線選択信号ＳＯｄを出力する構成を用い、該信号線選択信号ＳＯｄを上記のセット信号Ｓ０，Ｓ２として用いると、最終の信号線ＳＬｉの駆動を完了すると同時にプリチャージ回路３を動作させることができ、上記信号線選択信号ＳＯｉの１クロック分の期間だけ、プリチャージ回路３の動作期間を短くすることができるとともに、最終の信号線ＳＬｉの波形整形回路Ｆｉに余分な配線による負荷が加わることはなく、これによる表示むらを無くすこともできる。
【０１０６】
本発明は、上記最終の信号線ＳＬｉの信号線選択信号ＳＯｉや、その次の信号線選択信号ＳＯｄに限らず、ＳＯｉ−１，ＳＯｉ−２，…等の他の信号をセット信号Ｓ０，Ｓ２として用いてもよく、またリセット信号Ｓ１として、スタート信号ＳＰＳに限らず、ＳＯ１，ＳＯ２，…等の他の信号を用いてもよく、プリチャージ回路３が動作する期間を、プリチャージ期間を含み、１水平期間中の有効表示期間より短い期間とすればよい。
【０１０７】
また、図１８で示したような画像表示装置において、データ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、およびプリチャージ回路３を画素と同一基板上に（モノリシックに）形成することによって、別々に構成して実装するよりも、駆動回路の製造コストや実装コストの低減を図ることができるとともに、信頼性の向上にも効果がある。
【０１０８】
図２８は、上記画像表示装置を構成する多結晶シリコン薄膜トランジスタの構造例を示した図である。図２８に示す多結晶シリコン薄膜トランジスタは、絶縁性基板（絶縁基板）上の多結晶シリコン薄膜を活性層とする順スタガー（トップゲート）構造のものであるが、本発明はこれに限るものではなく、逆スタガー構造等の他の構造のものであってよい。
【０１０９】
上記のような多結晶シリコン薄膜トランジスタを用いることによって、実用的な駆動能力を有する走査信号線駆動回路ＧＤ、データ信号線駆動回路ＳＤおよびプリチャージ回路３を、画素アレイと同一基板上にほぼ同一の製造工程で構成することができる。また、多結晶シリコン薄膜トランジスタは、単結晶シリコン薄膜トランジスタ（ＭＯＳトランジスタ）に較べて、駆動能力が１〜２桁小さく、特性のバラツキも大きいため駆動回路としては広動作マージンが求められる。
【０１１０】
そこで、画像表示装置の低電圧インタフェイスの構成回路であるレベルシフタ回路には、電圧駆動型と比べて、トランジスタ特性に対し広動作マージンの確保できる電流駆動型を用いるのが一般的であるが、電流駆動型のレベルシフタ回路には定電流が存在しており、そのため画像表示装置の消費電力の増大を招く。しかし、本発明のプリチャージ回路３を採用することによって、時間選択的にプリチャージ回路３内の電流駆動型レベルシフタ回路５；５ａ，５ｂを動作させることができ、低電圧インタフェイスを備えたプリチャージ回路３における消費電力を抑えることが可能である。
【０１１１】
図２９は、本発明に係る画像表示装置を構成する多結晶シリコン薄膜トランジスタの製造工程の例を示す説明図である。
【０１１２】
以下に、摂氏６００℃以下で多結晶シリコン薄膜トランジスタを形成するときの製造プロセスについて、図２９を参照しながら簡単に説明する。図２９（ａ）〜図２９（ｋ）は、各工程を示している。
【０１１３】
まず、ガラス基板を準備する（図２９（ａ）参照）。そして、ガラス基板上に非晶質シリコン薄膜を堆積する（図２９（ｂ）参照）。エキシマレーザを照射して、多結晶シリコン薄膜を形成する（図２９（ｃ）参照）。次に、この多結晶シリコン薄膜を所望の形状にパターニングし（図２９（ｄ）参照）、二酸化シリコンからなるゲート絶縁膜を形成する（図２９（ｅ）参照）。更に、薄膜トランジスタのゲート電極をアルミニウム等で形成（図２９（ｆ）参照）した後、薄膜トランジスタのソース領域・ドレイン領域に不純物（ｎ型領域には燐、Ｐ型領域には硼素）を注入する（図２９（ｇ）（ｈ）参照）。その後、二酸化シリコンまたは窒化シリコン等からなる層間絶縁膜を堆積し（図２９（ｉ）参照）、コンタクトホールを開口（図２９（ｊ）参照）した後、アルミニウム等の金属配線を形成する（図２９（ｋ）参照）。この工程において、プロセスの最高温度は、ゲート絶縁膜形成時の６００℃であるので、米国コーニング社の１７３７ガラス等の高耐熱性ガラスが使用できる。
【０１１４】
尚、液晶表示装置においては、この後に、更に、別の層間絶縁膜を介して、透明電極（透過型液晶表示装置の場合）や反射電極（反射型液晶表示装置の場合）を形成することになる。ここで、図２９（ａ）〜図２９（ｋ）に示すような製造工程で、多結晶シリコン薄膜トランジスタを、摂氏６００度以下で形成することによって、安価で大面積のガラス基板を用いることができるようになるので、基板材質の選択の幅が広がると共に、画像表示装置の低価格化と大面積化が実現可能となる。
【０１１５】
また、上記では、電流駆動型のレベルシフタ回路として、図３に示す回路を使用する場合について説明したが、これに限るものではない。例えば、図３０に示すレベルシフタ回路５１を用いてもよい。該レベルシフタ回路５１の基本構成はソースフォロワ型のものであり、ＭＮ８のゲートに入力されるプリチャージ制御信号ＰＣＴＬならびにＭＰ８のゲートおよびＭＮ１０のソースに入力されるプリチャージ制御信号ＰＣＴＬＢに同期した、レベルシフタ回路５１の駆動電圧ＶＤＤと振幅のほぼ等しい出力信号が供給される。
【０１１６】
ここで、本レベルシフタ回路５１は、回路の動作制御用のスイッチとして、入力部の１つにあたるＭＰ８のゲートおよびＭＮ１０のソースと信号入力端子との間にＭＮ７を備えている。また、非アクティブ状態における該レベルシフタ回路５１を安定状態に維持するため、非アクティブ状態においてフローティングとなるＭＰ８のゲートおよびＭＮ１０のソースのノードと電源ＶＤＤとの間にＭＰ７を、ＭＮ８およびＭＰ８のドレインとＭＮ１０およびＭＰ９のゲートとを接続するノードとＧＮＤとの間にＭＮ９を電位固定スイッチとして備えている。
【０１１７】
これらのスイッチＭＮ７、ＭＰ７のゲートには制御信号が入力され、制御信号がＨｉｇｈ（アクティブ）の時は、電位固定スイッチＭＰ７はオフすると共に、回路の動作制御用のスイッチＭＮ７はオンし、これにより、レベルシフタ回路５１が動作可能となる。
【０１１８】
一方、制御信号がＬｏｗ（非アクティブ）の時は、電位固定スイッチＭＰ７はオンするので、これに伴って、ＭＮ９もオンし、さらには、回路の動作制御用のスイッチＭＮ７はオフする。これにより、アクティブ状態では定電流が存在する、電源ＶＤＤからＭＰ８、ＭＮ８を通ってＧＮＤへ至る経路ならびに電源ＶＤＤからＭＰ９、ＭＮ１０およびＭＮ７を通って外部信号入力端子へと至る経路において、それぞれの経路がＭＰ８、ＭＮ７およびＭＮ１０によって完全に遮断されるので、非アクティブ状態においては電流は流れない。
【０１１９】
さらには、電位固定スイッチＭＰ７により、非アクティブ状態におけるレベルシフタ回路５１の出力はＬｏｗに固定される。これは、次の理由による。即ち、制御信号がＬｏｗのときは、電位固定スイッチＭＰ７がオンし、これに伴ってＭＮ９がオンする。ＭＮ９のオンに伴って、ＭＰ９がオンするので、ＭＮ１１がオンする。ＭＮ１１のオンに伴って、ＭＰ１１がオンするので、ＭＮ１３がオンし、その結果、レベルシフタ回路５１の出力はＬｏｗに固定される。なお、ＭＰ７乃至ＭＰ１２は何れもＰ型ＭＯＳＦＥＴを表し、ＭＮ７乃至ＭＮ１３は何れもＮ型ＭＯＳＦＥＴを表す。
【０１２０】
以上のような構成を用いることにより、時間選択的なレベルシフタ動作が可能となるので、プリチャージ回路３における消費電流を確実に低減することができる。ただし、当該レベルシフタ回路５１に比べて、図３のレベルシフタ回路５は、トランジスタ特性のバラツキ、ならびにシフトレベルに対する動作マージンを大きく取れるため、通常の用途には、図３の構成を用いる方が好ましい。
【０１２１】
以上、本発明の実施例について幾つかを例示して説明したが、本発明はこれらに限定されるものではなく、用いる信号の種類および極性等を含め、上記実施例の組み合わせ等の他の構成についても同様に当てはまるものである。
【０１２２】
以上のように、本発明に係るプリチャージ回路はまた、信号線に映像信号を入力する前に、一定電圧にプリチャージするためのプリチャージ回路であって、該プリチャージ回路内に、外部から入力された信号を受けて前記プリチャージ回路内のサンプリングスイッチの動作を制御するためのアクティブ／非アクティブ切替可能なプリチャージ制御回路を有している。
【０１２３】
上記構成によれば、所定のタイミングに設けられたプリチャージ期間を含む特定期間にのみ、前記プリチャージ回路をアクティブとしサンプリングスイッチを制御することにより、プリチャージ回路全体の時間的制御を可能となり、プリチャージ回路における電力消費を低減することができる。
【０１２４】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、外部から入力される信号の振幅が、前記プリチャージ回路の駆動電圧よりも小さいことを特徴としている。
【０１２５】
上記構成によれば、外部から入力される制御信号の振幅が、プリチャージ回路の駆動電圧よりも小さいため、プリチャージ制御信号を生成する外部回路の負荷軽減および消費電力の低減を図ることが可能となる。これにより、低電圧インタフェイスが実現できる。
【０１２６】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、上記プリチャージ制御回路が、アクティブ／非アクティブ切替可能なレベルシフタを有し、該レベルシフタは少なくとも制御信号の入力が必要な期間はアクティブとなることを特徴としている。
【０１２７】
上記構成によれば、上記プリチャージ制御回路は、上記アクティブ／非アクティブ切替可能なレベルシフタ回路を有し、該レベルシフタ回路は少なくとも制御信号の入力が必要な期間はアクティブとなるため、プリチャージ回路の駆動電圧よりも小さい振幅の入力信号によってプリチャージ回路内のサンプリングスイッチを制御することが可能となる。また、特定の期間内のみレベルシフタ回路をアクティブとするため、常時アクティブな場合と比較し消費電力を低減することができる。これにより、プリチャージ回路の時間選択的な動作を可能にする。
【０１２８】
本発明に係るプリチャージ回路はまた、上記プリチャージ回路において、上記プリチャージ制御回路が、入力された信号に応じた状態を保持するラッチ回路ならびに入力された信号を昇圧する上記アクティブ／非アクティブ切替えが可能なレベルシフタ回路より構成されていることを特徴としている。
【０１２９】
上記構成によれば、ラッチ回路の状態を遷移させることにより、前記レベルシフタ回路のアクティブ／非アクティブの切替およびその状態の維持が可能となる。これにより、上記プリチャージ回路の時間選択的な動作が可能となり、消費電力を低減することができる。
【０１３０】
本発明に係るプリチャージ回路は、上記のプリチャージ回路において、上記プリチャージ制御回路内のレベルシフタ回路が定常電流を必要とする電流駆動型であることを特徴としている。
【０１３１】
上記構成によれば、レベルシフタ回路を構成するトランジスタの電気的特性に対して広動作マージンを確保できるため、単結晶シリコン上に構成されたトランジスタと比較し電気的特性の劣る多結晶シリコン上に構成されたトランジスタによって該レベルシフタ回路を構成しても、安定な動作が期待できる。
【０１３２】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、上記プリチャージ制御回路内のラッチ回路がセットリセット型フリップフロップにより構成されていることを特徴としている。
【０１３３】
上記構成によれば、所定のプリチャージ期間のスタートタイミングと同期した前記プリチャージ期間よりも短いパルス幅を持つセット信号によって前記ラッチ回路の状態を非アクティブからアクティブヘと遷移させ、前記プリチャージ期間中前記プリチャージ制御回路内の上記電流駆動型レベルシフタ回路をアクティブ状態に維持し、また、前記プリチャージ期間のエンドタイミングと同期したリセット信号によって、前記ラッチ回路の状態をアクティブから非アクティブヘと遷移させ、前記プリチャージ制御回路内の前記電流駆動型レベルシフタ回路を非アクティブ状態に維持するため、前記電流駆動型レベルシフタ回路の時間選択的な動作切替が可能となる。
【０１３４】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、プリチャージ制御回路が、前記プリチャージ回路外で発生した信号Ｓ０およびＳ１をセット信号およびリセット信号としてそれぞれ用い、出力信号ＡＯ０がレベルシフタ回路のアクティブ／非アクティブ切替え信号として用いられるセットリセット型フリップフロップ４と、アクティブ／非アクティブの切替え信号として前記出力信号ＡＯ０と、信号昇圧部の第１の入力に外部から入力された信号ＰＣＴＬならびに第２の入力に外部から入力された信号ＰＣＴＬＢを用い、信号ＡＬ０を出力とするレベルシフタ回路５によって構成され、前記出力信号ＡＬ０がプリチャージ制御回路の出力信号であることを特徴としている。
【０１３５】
上記構成によれば、前記信号Ｓ０により、前記ラッチ回路４の状態が非アクティブからアクティブヘと遷移し、アクティブ状態を表す前記信号ＡＯ０が出力される。次に、前記信号ＡＯ０により、前記プリチャージ制御回路内の前記電流駆動型レベルシフタ５がアクティブ状態に維持され、前記電流駆動型レベルシフタ５の第１の前記プリチャージ制御信号ＰＣＴＬまたは第２の前記プリチャージ制御信号ＰＣＴＬＢを前記電流駆動型レベルシフタ５にて昇圧を行い前記出力信号ＡＬ０を生成、出力する。その後、前記信号Ｓ１により前記ラッチ回路４の状態がアクティブから非アクティブヘと遷移し、非アクティブ状態を表す前記信号ＡＯ０が出力され、該信号ＡＯ０により、前記電流駆動型レベルシフタ５が非アクティブ状態に維持され、該電流駆動型レベルシフタ５内の電流を節減する。この一連の動作により、前記プリチャージ制御回路の時間選択的な動作が実現でき、前記プリチャージ回路の消費電力の低減が可能となる。また、前記プリチャージ回路を搭載しているシステムにおいて前記プリチャージ回路外で生成された、データ信号線駆動期間外にてアクティブとなる任意の信号ＯＳ０とＯＳ１が、▲１▼それぞれの立上がり期間内にプリチャージ期間を含んでおり、かつ、▲２▼それぞれのＨ期間が重複しない限り、任意のＨ期間を持つ信号を用いることができるという条件を満足するならば前記信号Ｓ０と前記信号Ｓ１として用いることができ、前記システムにおける既存の入力端子および入力信号のみによって前記プリチャージ回路の制御が可能となる。
【０１３６】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、上記プリチャージ制御回路内のラッチ回路４ａはセットオーバーライトリセットフリップフロップにより構成されていることを特徴としている。
【０１３７】
上記構成によれば、上記プリチャージ制御回路内のラッチ回路４ａはセットオーバーライトリセットフリップフロップにより構成されており、プリチャージ期間のスタートタイミングと同期した前記プリチャージ期間よりも短いパルス幅を持つセット信号によって前記ラッチ回路４ａの状態を非アクティブからアクティブヘと遷移させ、前記プリチャージ期間中前記プリチャージ制御回路内の上記電流駆動型レベルシフタ回路５ａをアクティブ状態に維持し、また、前記電流駆動型レベルシフタ回路５ａの出力を前記ラッチ回路のリセット信号として用いるセルフリセットによって、前記ラッチ回路４ａの状態をアクティブから非アクティブヘと遷移させ前記電流駆動型レベルシフタ回路５ａを非アクティブ状態で維持する。これにより、前記電流駆動型レベルシフタ回路５ａの時間選択的な動作切替が可能となる。
【０１３８】
本発明に係るプリチャージ回路はまた、上記のプリチャージ回路において、上記プリチャージ制御回路が、前記プリチャージ回路外で発生した信号Ｓ２をセット信号として用い、第２のセットオーバーライトリセットフリップフロップ４ｂの出力信号ＢＯ１をリセット信号として用い、出力信号ＡＯ１が第１のレベルシフタ回路５ａのアクティブ／非アクティブ切替え信号として用いられる第１のセットオーバーライトリセットフリップフロップ４ａと、アクティブ／非アクティブの切替え信号として前記信号ＡＯ１と、信号昇圧部の第１の入力に外部から入力された信号ＰＣＴＬならびに第２の入力に外部から入力された信号ＰＣＴＬＢを用い、信号ＡＬ１を出力とする第１のレベルシフタ回路５ａと、前記信号ＡＬ１をセット信号として用い、第２のレベルシフタ回路５ｂの出力信号ＢＬ１の反転信号をリセット信号として用い、第２のレベルシフタ回路５ｂのアクティブ／非アクティブ切替え信号として用いられる前記信号ＢＯ１を出力する第２のセットオーバーライトリセットフリップフロップ４ｂと、アクティブ／非アクティブの切替え信号として前記信号ＢＯ１と、信号昇圧部の第１の入力に外部から入力された前記信号ＰＣＴＬならびに第２の入力に外部から入力された前記信号ＰＣＴＬＢを用い、信号ＢＬ１を出力とする第２のレベルシフタ回路５ｂにより構成され、前記信号ＢＬ１がプリチャージ制御回路の出力信号であることを特徴としている。
【０１３９】
上記構成によれば、前記信号Ｓ２により、前記ラッチ回路４ａの状態が非アクティブからアクティブヘと遷移し、アクティブ状態を表す前記信号ＡＯ１が出力される。次に、前記信号ＡＯ１により、前記電流駆動型レベルシフタ回路５ａがアクティブ状態に維持され、前記電流駆動型レベルシフタ回路５ａの第１の前記プリチャージ制御信号ＰＣＴＬまたは第２の前記プリチャージ制御信号ＰＣＴＬＢを前記電流駆動型レベルシフタ回路５ａにて昇圧を行い前記出力信号ＡＬ１を生成、出力する。次に、前記出力信号ＡＬ１をセット信号として用いる前記ラッチ回路４ｂの状態が非アクティブからアクティブヘと遷移し、アクティブ状態を表す前記信号ＢＯ１が出力される。そして、前記信号ＢＯ１により、前記電流駆動型レベルシフタ回路５ｂがアクティブ状態に維持され、第１の前記プリチャージ制御信号ＰＣＴＬまたは第２の前記プリチャージ制御信号ＰＣＴＬＢを前記電流駆動型レベルシフタ回路５ｂにて昇圧を行い前記プリチャージ制御回路５ｂの出力である前記出力信号ＢＬ１を生成、出力する。また、前記信号ＢＯ１を前記ラッチ回路４ａのリセット信号として用いることにより、前記ラッチ回路４ｂがセットされ該ラッチ回路４ｂより出力されるアクティブ状態を表す前記信号ＢＯ１に同期して、前記ラッチ回路４ａはリセットされアクティブ状態から非アクティブ状態に遷移し、非アクティブ状態を表す前記信号ＡＯ１が出力される。そして、前記信号ＡＯ１によって前記電流駆動型レベルシフタ回路は非アクティブ状態に維持される。また、前記信号ＢＬ１の反転信号を前記ラッチ回路４ｂのリセット信号に用いることにより、前記信号ＢＬ１がアクティブのときには前記ラッチ回路のリセット信号は非アクティブ、前記信号ＢＬ１が非アクティブのときには前記ラッチ回路４ｂのリセット信号はアクティブとなるため、前記信号ＢＬ１のアクティブから非アクティブの切り替わりに同期して前記ラッチ回路４ｂはリセットされ、アクティブ状態から非アクティブ状態へと遷移し非アクティブ状態を表す前記信号ＢＯ１を出力する。この前記信号ＢＯ１を受け前記電流駆動型レベルシフタ回路５ｂは非アクティブ状態へ遷移、その後維持され、前記プリチャージ制御回路の出力である前記信号ＢＬ１も非アクティブとなる。したがって、前記プリチャージ制御回路の動作期間は、前記信号Ｓ２が入力されてから前記プリチャージ制御信号ＰＣＴＬまたは前記プリチャージ制御信号ＰＣＴＬＢが昇圧され生成された前記信号ＢＬ１がアクティブから非アクティブに遷移するまでの間のみであり、これにより、前記プリチャージ回路の消費電力の低減が可能となる。また、前記プリチャージ回路を搭載しているシステムにおいて前記プリチャージ回路外で生成された、データ信号線駆動期間外にてアクティブとなる任意の信号Ｓ２が、▲１▼プリチャージ期間のスタートタイミングに同期している、▲２▼上記プリチャージ期間のエンドタイミング以前に非アクティブとなるという条件を満足するならば前記信号Ｓ２として用いることができ、前記システムにおける既存の入力端子および入力信号のみによって前記プリチャージ回路の制御が可能となる。
【０１４０】
本発明に係るアクティブマトリクス型の画像表示装置は、列方向に複数配列されたデータ信号線と、行方向に複数配列された走査信号線と、データ信号線と走査信号線とに囲まれマトリクス状に配列された複数の画素と、データ信号線に映像データを供給するデータ信号線駆動回路と、走査信号線に走査信号を供給する走査信号線駆動回路と、前記データ信号線駆動回路が前記データ信号線を駆動する前に前記データ信号線に所定の電圧を印加するプリチャージ回路を備え、上記プリチャージ回路が上記の何れかのプリチャージ回路であることを特徴としている。
【０１４１】
上記構成によれば、プリチャージ回路を時間選択的に動作させることにより、画像表示装置における消費電力低減が可能となる。
【０１４２】
本発明に係る画像表示装置はまた、上記の画像表示装置において、上記プリチャージ回路が、上記画素と同一基板上に形成されていることを特徴としている。
【０１４３】
上記構成によれば、表示を行うための画素、画素を駆動するためのデータ信号線駆動回路ならびに走査信号線駆動回路、および上記プリチャージ回路を同一基板上に同一工程で製造することができるので、製造コストや実装コストの低減と、実装良品率のアップが期待できる。
【０１４４】
本発明に係る画像表示装置はまた、上記の画像表示装置において、上記プリチャージ回路と上記画素とを構成する能動素子が、多結晶シリコン薄膜トランジスタであることを特徴としている。
【０１４５】
上記構成によれば、多結晶シリコン薄膜を用いてトランジスタを形成すると、従来のアクティブマトリクス液晶表示装置に用いられていた非晶質シリコン薄膜トランジスタに較べて、極めて駆動力の高い特性が得られるので、上記効果に加えて、上記画素、上記信号線駆動回路および上記プリチャージ回路を、容易に同一基板上に形成することができるというメリットがある。また、多結晶シリコン薄膜トランジスタは、単結晶シリコントランジスタに較べて、電気的特性がばらつくため、レベルシフタ回路の型としてはトランジスタ特性に対し広マージンを確保できる電流駆動型を用いることが一般的である。その際、電流駆動のために消費電力が増大する恐れがあるが、本構成によれば、前記電流駆動型レベルシフタ回路に必要な電流を時間選択的に制限するため、消費電力を抑えたまま良好な回路動作が可能となる。
【０１４６】
本発明に係る画像表示装置はまた、上記の画像表示装置において、上記能動素子が、ガラス基板上に、６００℃以下のプロセスで形成されることを特徴としている。
【０１４７】
上記構成によれば、６００℃以下のプロセス温度で、多結晶シリコン薄膜トランジスタを形成する場合には、歪み点温度が低いが、安価でかつ大型化の容易なガラスを、基板として用いることができるので、上記効果に加えて、大型の画像表示装置を低コストで製造することが可能となるというメリットがある。
【０１４８】
以上より、本発明のプリチャージ回路においては、その回路内にプリチャージ回路動作を制御するプリチャージ制御回路を搭載しており、電流駆動型レベルシフタを用いた低電圧インターフェースを備えたプリチャージ回路においてその動作を時間的に制限することにより、プリチャージ回路における電力消費を抑制することが可能となる。
【０１４９】
また、上記プリチャージ回路を採用した画像表示装置においては、低消費電力の低電圧インタフェイスを実現でき、その結果、入力されるロジック信号の振幅を小さくすることができるので、画像の表示品位の低下を招くことなしに、外部コントローラーＩＣなどの負担も軽くすることができる。
【０１５０】
特に、多結晶シリコン薄膜トランジスタを用いてプリチャージ回路を画素と同一基板上に形成する場合には、単結晶シリコントランジスタよりも劣るその特性から、低電圧インターフェースを実現するためには、トランジスタ特性に対し広動作マージンを確保できる電流駆動型レベルシフタ回路を用いる必要があり、そのため低消費電力の観点から本発明のプリチャージ回路を採用するメリットは極めて大きくなる。
【０１５１】
【発明の効果】
本発明に係るプリチャージ回路は、以上のように、信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間動作して、予め定める電圧を出力するように制御するプリチャージ制御回路を備えたことを特徴としている。
【０１５２】
上記発明によれば、プリチャージ回路は、信号線の駆動期間外のプリチャージ期間を含み、１水平期間中の有効表示期間より短い期間という特定の動作期間のみ動作し、該動作期間だけプリチャージの電圧を出力する。それゆえ、この動作期間外では、プリチャージ回路において定常電流が流れることはなくなり、その分、プリチャージ回路における消費電力の増大を確実に抑えることができるという効果を奏する。
【０１５３】
上記プリチャージ制御回路は、プリチャージ回路の駆動電圧よりも小さい振幅を有し、該振幅が上記プリチャージ期間維持される低振幅外部入力信号を外部から受け、この低振幅外部入力信号に基づいてプリチャージの制御を行うことが好ましい。
【０１５４】
この場合、外部回路は、プリチャージ回路の駆動電圧よりも小さい振幅の外部入力信号をプリチャージ制御回路に供給すればよいので、外部回路の負荷軽減および消費電力低減を図ることが可能となる。これにより、低電圧インタフェイス化が確実に行えるという効果を併せて奏する。
【０１５５】
本発明に係るプリチャージ回路は、以上のように、信号電圧の印加期間外に設定されるプリチャージ期間を示すプリチャージ制御信号を監視して、当該プリチャージ期間中、上記信号線へ上記プリチャージ電圧を出力するように制御するプリチャージ制御回路を備え、上記プリチャージ制御回路は、上記プリチャージ制御信号として、上記プリチャージ回路の駆動信号レベルよりも低いレベルの低振幅外部入力信号を、外部から受け取り、当該低振幅外部入力信号に基づいて、プリチャージ電圧の出力を制御すると共に、当該プリチャージ制御回路は、上記プリチャージ制御信号の印加タイミングまたは上記信号電圧の印加タイミングに同期し、上記駆動信号レベルと同一レベルの入力信号に基づいて、上記各プリチャージ期間の合間毎に、上記低振幅外部入力信号の監視を休止することを特徴としている。
【０１５６】
上記発明によれば、プリチャージ制御信号の印加タイミングまたは信号電圧の印加タイミングに同期した入力信号に基づいて、各プリチャージ期間の合間を判定し、例えば、レベルシフト回路など、低振幅外部入力信号を監視する入力回路を各プリチャージ期間の合間毎に停止させ、次のプリチャージ期間のスタートタイミングと同時またはそれ以前の時点で、当該入力回路の動作を再開させるので、上記プリチャージ回路と同様に、プリチャージ制御回路の入力回路が常時動作する場合に比べて、プリチャージ回路の消費電力を削減できる。
【０１５７】
上記プリチャージ制御回路は、上記低振幅外部入力信号の入力が必要な期間にアクティブとなって上記低振幅外部入力信号をレベルシフトするレベルシフタ回路を有していることが好ましい。
【０１５８】
この場合、レベルシフタ回路は、低振幅外部入力信号の入力が必要な期間と、プリチャージ期間とにおいてアクティブとなるので、プリチャージ回路の駆動電圧よりも小さい振幅の外部入力信号に基づいて、上記プリチャージ期間だけプリチャージの制御が確実に行えるという効果を併せて奏する。
【０１５９】
上記レベルシフタ回路は、電流駆動型のレベルシフタ回路であることが好ましい。レベルシフタ回路は、電圧駆動型と電流駆動型に大別できる。電圧駆動型の場合、定電流を必要としないため低消費電力化が可能である一方、その動作は回路を構成するスイッチング素子の閾値に強く影響され、該スイッチング素子の特性に対する動作マージンが狭い。これに対して、電流駆動型の場合、定常電流を必要とするため消費電力が増加するというデメリットが存在するものの、回路を構成するスイッチング素子の特性に対する動作マージンを大きくとれるというメリットが存在する。例えば、スイッチング素子を多結晶シリコン薄膜トランジスタで構成した場合、多結晶という特性上、回路内の全てのトランジスタにおける閾値や移動度等を均一にすることは難しいが、電流駆動型のレベルシフタ回路を使用すれば、動作マージンが大きくとれるので、上記問題点を解決できるという効果を併せて奏する。
【０１６０】
上記プリチャージ制御回路は、プリチャージ回路の動作期間にアクティブになる信号を保持するラッチ回路を更に備え、該ラッチ回路の出力に基づいて上記レベルシフタが制御されることが好ましい。
【０１６１】
この場合、ラッチ回路に入力する信号は、別途専用の回路を設けて生成するまでもなく、プリチャージ期間に同期した信号を用いることが可能となり、その分、構成が簡素になるという効果を併せて奏する。
【０１６２】
上記ラッチ回路は、セットリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅を有する信号をセット信号とし、上記プリチャージ期間中上記レベルシフタ回路をアクティブ状態に維持し、上記プリチャージ回路の動作期間のエンドタイミングと同期し、かつ上記セット信号とオーバーラップしない信号をリセット信号とすることが好ましい。
【０１６３】
この場合、セット信号を受けると、セットリセット型フリップフロップの出力信号が非アクティブからアクティブへと状態遷移する。また、リセット信号を受けると、セットリセット型フリップフロップの出力信号がアクティブから非アクティブへと状態遷移し、維持される。これにより、上記プリチャージの制御が可能となるという効果を併せて奏する。
【０１６４】
上記ラッチ回路は、セットオーバーライトリセット型フリップフロップであり、上記プリチャージ回路の動作期間のスタートタイミングと同期し、かつ該プリチャージ回路の動作期間と同等、もしくは短いパルス幅で、上記レベルシフタ回路においてレベルシフトされる低振幅外部入力信号のアクティブ期間とオーバーラップする信号をセット信号とし、上記プリチャージ回路の動作期間中上記レベルシフタ回路をアクティブ状態に維持し、該レベルシフタ回路の出力信号の反転信号をリセット信号とすることが好ましい。
【０１６５】
この場合、セット信号を受けると、セットオーバーライトリセット型フリップフロップの出力信号が非アクティブからアクティブへと状態遷移する。また、上記レベルシフタ回路の出力信号をリセット信号として用いているので、セルフリセットが行われ、セットオーバーライトリセット型フリップフロップの出力信号がアクティブから非アクティブへと状態遷移し、維持される。これにより、上記プリチャージの制御が可能となるという効果を併せて奏する。
【０１６６】
上記ラッチ回路は第１および第２のセットオーバーライトリセット型フリップフロップから成り、上記電流駆動型のレベルシフタ回路は上記第１および第２のセットオーバーライトリセット型フリップフロップによってそれぞれ制御される第１および第２のレベルシフタ回路から成り、第１のセットオーバーライトリセット型フリップフロップは、プリチャージ回路の動作期間のスタートタイミングと同期してアクティブとなり、第２のレベルシフタ回路の出力信号がアクティブとなる以前、もしくはアクティブ期間中に非アクティブとなる信号をセット信号とし、第２のセットオーバーライトリセット型フリップフロップの出力信号をリセット信号とし、第２のセットオーバーライトリセット型フリップフロップは、上記第１のレベルシフタ回路の出力信号をセット信号とし、上記第２のレベルシフタ回路の出力信号の反転信号をリセット信号とすることが好ましい。
【０１６７】
この場合、外部から入力するセット信号は、第１のセットオーバーライトリセット型フリップフロップに対するものだけでよくなるので、第１のセットオーバーライトリセット型フリップフロップのリセット信号、ならびに第２のセットオーバーライトリセット型フリップフロップのセット信号およびリセット信号は、プリチャージ制御回路内で供給可能である。したがって、その分、構成が簡素になるという効果を併せて奏する。
【０１６８】
上記信号線へ映像信号を印加する駆動回路は、当該信号線を両方向に駆動可能であり、上記プリチャージ回路には、上記駆動回路が上記信号線を一方の方向へ駆動する際の電流駆動能力と、他方へ駆動する際の電流駆動能力との相違に応じた補正信号に基づいて、上記プリチャージの電圧を、予め定められた基準値から駆動能力が少ない極性方向へオフセットさせるプリチャージ電圧生成回路が設けられていることが好ましい。
【０１６９】
この場合、駆動能力の削減と書き込みムラの除去との双方を実現できる。また、プリチャージ電位が一定であれば、画像表示装置を駆動する外部回路の負荷も軽くなり、外部回路の簡略化および低消費電力化も達成できるという効果を併せて奏する。
【０１７０】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、上記プリチャージ回路には、プリチャージ電圧出力線と上記信号線との間に設けられ、上記プリチャージ期間中に導通するスイッチと、上記プリチャージ期間の直前に印加された映像信号が正極性か負極性かに基づいて、上記プリチャージ期間のスタートタイミングよりも前の時点に、上記映像信号の極性とは逆極性の電圧を上記プリチャージ電圧出力線へ印加すると共に、上記プリチャージ期間のスタートタイミングと同時またはプリチャージ期間中に、上記プリチャージ電圧出力線へ、上記プリチャージ電圧を印加するプリチャージ電圧生成回路とが設けられていることが好ましい。
【０１７１】
この場合、プリチャージ期間のスタートタイミングよりも前の時点で映像信号の極性とは逆極性の電圧を印加しておくことで、信号線がプリチャージ期間に引き込まれた結果の電位は、目標とするプリチャージ電圧に近くなる。また、プリチャージ期間が終了するまでに、目標とするプリチャージ電圧に変更することで、電流駆動能力が低い場合であっても、確実にプリチャージ電圧に充電できるという効果を併せて奏する。
【０１７２】
上記映像信号には、正極性で映像信号が印加される期間と、負極性で映像信号が印加される期間とが設けられており、上記プリチャージ回路には、上記プリチャージ期間の次に印加される映像信号が正極性か負極性かに基づいて、上記プリチャージ電圧を、次の映像信号の極性側にオフセットさせるプリチャージ電圧生成回路が設けられることが好ましい。
【０１７３】
この場合、プリチャージ電位から書き込まれる映像信号の電位までの差を、より小さくできる。この結果、電流駆動能力が小さくても、映像信号を十分に書き込むことができ、良質な画像表示能力が得られるという効果を併せて奏する。
【０１７４】
画像表示装置は、上記何れかのプリチャージ回路を備えることが好ましい。この場合、上記プリチャージ回路を時間選択的に動作させることによって、画像表示装置における消費電力の低減が可能となるという効果を奏する。
【０１７５】
上記プリチャージ回路が、上記信号線と走査線とに囲まれてマトリックス状に配列された画素、ならびに該画素を駆動する上記信号線駆動回路および走査線駆動回路と同一基板上に設けられていることが好ましい。この場合、表示を行うための画素、該画素を駆動するための信号線駆動回路および走査線駆動回路と、上記プリチャージ回路とが同一基板上に同一工程で製造することが可能となり、製造コストや実装コストの低減と、実装良品率の向上が図れるという効果を奏する。
【０１７６】
上記プリチャージ回路と上記画素とは、それぞれ多結晶シリコン薄膜トランジスタで形成されていることが好ましい。
【０１７７】
この場合、プリチャージ回路と画素とが非晶質シリコン薄膜トランジスタで形成される場合と比較すると、極めて駆動力の高い特性が得られる。したがって、上記画素、上記信号線駆動回路および上記プリチャージ回路を容易に同一基板上に形成できる。加えて、多結晶シリコン薄膜トランジスタは、単結晶シリコン薄膜トランジスタと比較して、電気的特性が均一ではないので、レベルシフタ回路の型としては、トランジスタ特性に対して広いマージンを確保できる電流駆動型を用いることが一般的であるが、その際、電流駆動のために消費電力が増大するおそれがある。しかし、上記発明によれば、電流駆動型レベルシフタ回路に必要な電流を上述のように時間選択的に制限できるので、消費電力を抑えた状態で良好な回路動作を実現できるという効果を併せて奏する。
【０１７８】
上記多結晶シリコン薄膜トランジスタが、ガラス基板上に、６００℃以下のプロセス温度で形成されていることが好ましい。この場合、歪み点温度は低いが、安価でかつ大型化が容易なガラスを基板として用いることができるので、基板材質の選択の幅が広がると共に、大型の画像表示装置を低コストで実現できるという効果を併せて奏する。
【０１７９】
本発明に係るプリチャージ回路は、以上のように、信号線の駆動期間外のプリチャージ期間のみ動作して上記一定レベルの電位を出力するように制御するプリチャージ制御回路を備えたことを特徴としている。
【０１８０】
上記発明によれば、プリチャージ期間のみ動作するので、上記プリチャージ回路と同様に、常時動作するプリチャージ回路に比べて、消費電力を削減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るプリチャージ回路の構成例を示すブロック図である。
【図２】図１に示すプリチャージ回路を構成するプリチャージ制御回路の構成例を示すブロック図である。
【図３】図２に示すプリチャージ制御回路を構成するレベルシフタ回路の構成例を示す図である。
【図４】図２に示すプリチャージ制御回路を構成するラッチ回路の構成例を示す図である。
【図５】図４に示すラッチ回路の状態遷移を示す図である。
【図６】図４に示すラッチ回路の動作タイミング例を示す図である。
【図７】図４に示すラッチ回路の他の動作タイミング例を示す図である。
【図８】図４に示すラッチ回路を用いた場合の図２に示すプリチャージ制御回路の構成例を示すブロック図である。
【図９】図８に示すプリチャージ制御回路の動作タイミング例を示す図である。
【図１０】図２に示すプリチャージ制御回路を構成するラッチ回路の他の構成例を示す図である。
【図１１】図１０に示すラッチ回路の状態遷移を示す図である。
【図１２】図１０に示すラッチ回路の動作タイミング例を示す図である。
【図１３】図１０に示すラッチ回路の他の動作タイミング例を示す図である。
【図１４】図１０に示すラッチ回路を用いた場合の図２に示すプリチャージ制御回路の構成例を示すブロック図である。
【図１５】図１４に示すプリチャージ制御回路の動作タイミング例を示す図である。
【図１６】図１０に示すラッチ回路を用いた場合の図２に示すプリチャージ制御回路の他の構成例を示すブロック図である。
【図１７】図１６に示すプリチャージ制御回路の動作タイミング例を示す図である。
【図１８】本発明に係る画像表示装置の構成例を示すブロック図である。
【図１９】図１８に示す画像表示装置における画素の内部構造の例を示す図である。
【図２０】プリチャージ電圧を発生する回路の例を示す図である。
【図２１】プリチャージ電圧を発生する他の回路の例を示す図である。
【図２２】図２１の構成で、水平同期信号およびプリチャージ制御信号を用いてプリチャージ電圧を作成した場合のプリチャージ電圧の波形図である。
【図２３】図２１の構成で、水平同期信号、プリチャージ制御信号および補正信号を用いてプリチャージ電圧を作成した場合のプリチャージ電圧の波形図である。
【図２４】図２４（ａ）〜図２４（ｃ）は、図２１の構成で、補正信号だけを用いてプリチャージ電圧を作成した場合のプリチャージ電圧の波形図であり、図２４（ｄ）は、さらに水平同期信号または垂直同期信号を用いてプリチャージ電圧を作成した場合のプリチャージ電圧の波形図である。
【図２５】データ信号線駆動回路の一構成例を示すブロック図である。
【図２６】図２５で示すデータ信号線駆動回路の動作波形図である。
【図２７】図２７（ａ）は、本発明のプリチャージ回路を搭載した画像表示装置の入力信号タイミングチャート例を示す図であり、図２７（ｂ）は、図８に示すプリチャージ制御回路を搭載した場合のその内部ノードの動作タイミング例を示す図であり、図２７（ｃ）は、図１６に示すプリチャージ制御回路を搭載した場合のその内部ノードの動作タイミング例を示す図である。
【図２８】本発明に係る画像表示装置を構成する多結晶シリコン薄膜トランジスタの断面構造の例を示す図である。
【図２９】図２９（ａ）乃至図２９（ｋ）は、図２８に示す多結晶シリコン薄膜トランジスタの製造工程の例を示す図である。
【図３０】他の電流駆動型のレベルシフタ回路の構成例を示す図である。
【図３１】従来の画像表示装置の構成例を示すブロック図である。
【図３２】一般的な電圧駆動型レベルシフタ回路の構成例を示す図である。
【図３３】図３２に示す電圧駆動型レベルシフタ回路の動作タイミングおよび消費電流の一例を示す図である。
【図３４】一般的な電流駆動型レベルシフタ回路の構成例を示す図である。
【図３５】図３４に示す電流駆動型レベルシフタ回路の動作タイミングおよび消費電流の一例を示す図である。
【図３６】従来のプリチャージ回路の構成例を示すブロック図である。
【符号の説明】
１    プリチャージ制御回路
２    サンプリングスイッチ
３    プリチャージ回路
４；４ａ，４ｂ    ラッチ回路
５；５ａ，５ｂ    レベルシフタ回路
６    差動増幅回路部
７    定電流源
【図１】
0003632840.tif 000002
【図２】
0003632840.tif 000003
【図３】
0003632840.tif 000004
【図４】
0003632840.tif 000005
【図５】
0003632840.tif 000006
【図６】
0003632840.tif 000007
【図７】
0003632840.tif 000008
【図８】
0003632840.tif 000009
【図９】
0003632840.tif 000010
【図１０】
0003632840.tif 000011
【図１１】
0003632840.tif 000012
【図１２】
0003632840.tif 000013
【図１３】
0003632840.tif 000014
【図１４】
0003632840.tif 000015
【図１５】
0003632840.tif 000016
【図１６】
0003632840.tif 000017
【図１７】
0003632840.tif 000018
【図１８】
0003632840.tif 000019
【図１９】
0003632840.tif 000020
【図２０】
0003632840.tif 000021
【図２１】
0003632840.tif 000022
【図２２】
0003632840.tif 000023
【図２３】
0003632840.tif 000024
【図２４】
0003632840.tif 000025
【図２５】
0003632840.tif 000026
【図２６】
0003632840.tif 000027
【図２７】
0003632840.tif 000028
【図２８】
0003632840.tif 000029
【図２９】
0003632840.tif 000030
【図３０】
0003632840.tif 000031
【図３１】
0003632840.tif 000032
【図３２】
0003632840.tif 000033
【図３３】
0003632840.tif 000034
【図３４】
0003632840.tif 000035
【図３５】
0003632840.tif 000036
【図３６】
0003632840.tif 000037