(57)【特許請求の範囲】
【請求項１】
無線電力制御を行う機能を備えた無線基地局装置の送受信機であって、送信電力レベルを最適値に制御するＡＬＣ（自動レベル制御）機能を有する送信手段と、受信ベースバンド信号レベルを最適値に制御するＡＧＣ（自動利得制御）機能を有する受信手段と、前記送受信機の電力制御を含む通常処理に関する演算処理を行うとともに動作確認試験や保守点検時に外部接続される試験治具とＬＡＮ接続される制御手段とを具備し、前記送受信機が動作確認試験や保守点検時に前記試験治具から受け付けるコマンド処理により、電力制御を含む前記通常処理が停滞する場合には、前記通常処理をマスクすることを特徴とする無線基地局装置の送受信機。
【請求項２】
無線電力制御を行う機能を備えた無線基地局装置の送受信機であって、送信電力レベルを最適値に制御するＡＬＣ（自動レベル制御）機能を有する送信手段と、受信ベースバンド信号レベルを最適値に制御するＡＧＣ（自動利得制御）機能を有する受信手段と、前記送受信機の電力制御を含む通常処理に関する演算処理を行うとともに動作確認試験や保守点検時に外部接続される試験治具とＬＡＮ接続される制御手段とを具備し、前記送受信機が動作確認試験や保守点検時に前記試験治具から受け付けるコマンド処理により、電力制御を含む前記通常処理が停滞する場合には、前記通常処理を停止することを特徴とする無線基地局装置の送受信機。
【請求項３】
前記試験治具は、パソコン（パーソナルコンピュータ）であることを特徴とする請求項１又は２記載の無線基地局装置の送受信機。
【請求項４】
前記試験治具は、動作確認試験や保守点検時において、処理優先度が高いシェルコマンドで構成されたレジスタ設定マクロにより、前記制御手段に備えるＣＰＵ（中央演算処理機）と通信を行うことを特徴とする請求項１、２又は３記載の無線基地局装置の送受信機。
【請求項５】
前記送受信機は、前記ＣＰＵの使用率を監視し、予め設定されたしきい値を越えた場合に、前記通常処理をマスクまたは停止することを特徴とする請求項４記載の無線基地局装置の送受信機。
【請求項６】
無線電力制御を行う機能を備えた送受信機におけるデバッグ割り込み制御方式であって、前記送受信機のデバッグ時に接続された治具パソコン（治具用パーソナルコンピュータ）から送信されるレジスタ設定マクロのコマンド処理により、前記送受信機に組み込まれたＣＰＵ（中央演算処理機）の使用率が上昇する場合に、前記ＣＰＵの使用率を監視して予め設定されたしきい値を越えた時に、電力制御を管理するために前記ＣＰＵへ定期的に出力されている割込み信号がマスクされることを特徴とする送受信機におけるデバッグ割り込み制御方式。
【請求項７】
無線電力制御を行う機能を備えた送受信機におけるデバッグ割り込み制御方式であって、前記送受信機のデバッグ時に接続された治具パソコン（治具用パーソナルコンピュータ）から送信されるレジスタ設定マクロのコマンド処理により、前記送受信機に組み込まれたＣＰＵ（中央演算処理機）の使用率が上昇する場合に、前記ＣＰＵの使用率を監視して予め設定されたしきい値を越えた時に、電力制御を管理するために前記ＣＰＵへ定期的に出力されている割込み信号が停止されることを特徴とする送受信機におけるデバッグ割り込み制御方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線基地局装置の送受信機に関し、特に動作確認試験や保守点検用のツールとして市販のパソコンが使用される場合に、割り込み制御を行い得る無線基地局装置の送受信機に関する。
【０００２】
【従来の技術】
従来、移動体通信システムにおける無線基地局装置の送受信機は、その動作確認試験や保守点検用のツールとして市販のパソコンが使用されている。この市販のパソコンは毎年新機種が市場に投入されているため、最新の高速ハイエンドマシンを使用した場合には、無線基地局装置の送受信機などに組み込まれたマイコンシステムのＣＰＵの処理速度を上回ることにより、パソコンから送受信機に対してシェルコマンドを連続して出力し続けた場合に、送受信機のＣＰＵは処理が間に合わず、通常処理が滞りＨＡＬＴ状態に陥るため、動作確認試験が実施できないという問題がある。この時の対応として、送受信機を復旧させる電源再投入、あるいはリセットにより再実行しても再びＨＡＬＴしてしまうので結果として送受信機の動作確認試験を行うことができない。
【０００３】
【発明が解決しようとする課題】
上述した従来の送受信機は、動作確認試験や保守点検用のツールとして市販の高速ハイエンドマシンであるパソコンを使用した場合には、送受信機のＣＰＵは処理が間に合わずにＨＡＬＴ状態となるなどの欠点がある。
【０００４】
本発明の目的は、このような従来の欠点を除去するため、送受信機に組み込まれたＣＰＵの使用率を監視し、予め設定されたしきい値を越えた場合には、送受信機の電力制御を管理するためにＣＰＵへ定期的に出力されている割込み信号をマスクすることにより、ＣＰＵのＨＡＬＴ状態を生じさせない無線基地局装置の送受信機を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の無線基地局装置の送受信機は、無線電力制御を行う機能を備えた無線基地局装置の送受信機であって、送信電力レベルを最適値に制御するＡＬＣ（自動レベル制御）機能を有する送信手段と、受信ベースバンド信号レベルを最適値に制御するＡＧＣ（自動利得制御）機能を有する受信手段と、前記送受信機の電力制御を含む通常処理に関する演算処理を行うとともに動作確認試験や保守点検時に外部接続される試験治具とＬＡＮ接続される制御手段とを具備し、前記送受信機が動作確認試験や保守点検時に前記試験治具から受け付けるコマンド処理により、電力制御を含む前記通常処理が停滞する場合には、前記通常処理をマスクすることを特徴としている。
【０００６】
また、本発明の無線基地局装置の送受信機は、無線電力制御を行う機能を備えた無線基地局装置の送受信機であって、送信電力レベルを最適値に制御するＡＬＣ（自動レベル制御）機能を有する送信手段と、受信ベースバンド信号レベルを最適値に制御するＡＧＣ（自動利得制御）機能を有する受信手段と、前記送受信機の電力制御を含む通常処理に関する演算処理を行うとともに動作確認試験や保守点検時に外部接続される試験治具とＬＡＮ接続される制御手段とを具備し、前記送受信機が動作確認試験や保守点検時に前記試験治具から受け付けるコマンド処理により、電力制御を含む前記通常処理が停滞する場合には、前記通常処理を停止することを特徴としている。
【０００７】
また、前記試験治具は、パソコン（パーソナルコンピュータ）であることを特徴としている。
【０００８】
また、前記試験治具は、動作確認試験や保守点検時において、処理優先度が高いシェルコマンドで構成されたレジスタ設定マクロにより、前記制御手段に備えるＣＰＵ（中央演算処理機）と通信を行うことを特徴としている。
【０００９】
また、前記送受信機は、前記ＣＰＵの使用率を監視し、予め設定されたしきい値を越えた場合に、前記通常処理をマスクまたは停止することを特徴としている。
【００１０】
また、本発明の送受信機におけるデバッグ割り込み制御方式は、無線電力制御を行う機能を備えた送受信機におけるデバッグ割り込み制御方式であって、前記送受信機のデバッグ時に接続された治具パソコン（治具用パーソナルコンピュータ）から送信されるレジスタ設定マクロのコマンド処理により、前記送受信機に組み込まれたＣＰＵ（中央演算処理機）の使用率が上昇する場合に、前記ＣＰＵの使用率を監視して予め設定されたしきい値を越えた時に、電力制御を管理するために前記ＣＰＵへ定期的に出力されている割込み信号がマスクされることを特徴としている。
【００１１】
また、本発明の送受信機におけるデバッグ割り込み制御方式は、無線電力制御を行う機能を備えた送受信機におけるデバッグ割り込み制御方式であって、前記送受信機のデバッグ時に接続された治具パソコン（治具用パーソナルコンピュータ）から送信されるレジスタ設定マクロのコマンド処理により、前記送受信機に組み込まれたＣＰＵ（中央演算処理機）の使用率が上昇する場合に、前記ＣＰＵの使用率を監視して予め設定されたしきい値を越えた時に、電力制御を管理するために前記ＣＰＵへ定期的に出力されている割込み信号が停止されることを特徴としている。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は、本発明による無線基地局装置の送受信機におけるデバッグ割り込み制御方式を適用した一つの実施の形態を示すブロック図である。
【００１３】
図１に示す本実施の形態は、外部の無線送受信装置との間で電波による送受信を行うアンテナ部１００と、アンテナ部１００に接続される送受信機２００と、ＣＨコーディング機３００（以下、ＣＨＣ３００と略す。）と、送受信機２００の試験に用いる治具パソコン４００（治具用パーソナルコンピュータ４００）とより構成されている。
【００１４】
また、送受信機２００は、送信部２１０と、受信部２２０と、ＭＯＤＥＭ部２３０と、制御部２４０とより構成されている。
【００１５】
次に、本実施の形態の送受信機の動作を図１を参照して詳細に説明する。
【００１６】
まず、送受信機２００の送信部２１０は、ＭＯＤＥＭ部２３０から出力される送信ベースバンド信号をアナログ送信波に変換するＤ／Ａ変換器２１３と、Ｄ／Ａ変換器２１３で変換されたアナログ送信波の電力を増幅する増幅器２１２と、増幅器２１２で増幅されたアナログ送信波をアンテナ部１００へ出力するとともに、一部を検波信号として検波器２１４へ出力する方向性結合器２１１と、方向性結合器２１１で分配されたアナログ送信波を検波電圧値に変換する検波器２１４とより構成されている。
【００１７】
受信部２２０は、アンテナ部１００で受信されたアナログ受信波を増幅する増幅器２２１と、増幅器２２１で増幅されたアナログ受信波をディジタル信号に変換するＡ／Ｄ変換器２２２とより構成されている。
【００１８】
ＭＯＤＥＭ部２３０は、ＣＨＣ３００から出力された送信ベースバンド信号をＱＰＳＫ変調し、送信部２１０のＤ／Ａ変換器２１３へ出力するＭＯＤ２３１と、受信部２２０のＡ／Ｄ変換器２２２から出力された受信波をＱＰＳＫ復調しＣＨＣ３００へ出力するＤＥＭ２３２と、ＭＯＤＥＭ部２３０の設定値や報告値をリード／ライトするためのメモリ領域を有する設定レジスタ２３３とより構成されている。
【００１９】
また、ＭＯＤ２３１は、送信部２１０の検波器２１４から出力された検波電圧値を参照し、増幅器２２１の出力レベルを制御する制御信号を出力することにより、アンテナ部１００へ出力される送信波電力レベルを最適値に制御するフィードバック機能（以下、ＡＬＣ機能とする。）を有する。
【００２０】
さらに、ＤＥＭ２３２は、受信部２２０のＡ／Ｄ変換器２２２から出力された受信波電力を参照し、増幅器２２１の利得を制御する制御信号を出力することにより、ＣＨＣ３００へ出力する受信ベースバンド信号レベルを最適値に制御するフィードバック機能（以下、ＡＧＣ機能とする。）を有する。
【００２１】
制御部２４０は、データの読み書きを行うことが可能な揮発性メモリのＲＡＭ２４３と、ＯＳやアプリケーションソフトおよび固定のパラメータ・データ等を格納するための不揮発性メモリのＲＯＭ２４４と、送受信機２００の電力制御などの各種制御に関する演算処理を行うＣＰＵ２４２と、送受信機２００の動作確認試験や保守点検を実行する時に治具パソコン４００をＬＡＮ接続させるためのＰＨＹデバイス２４１とより構成されている。
【００２２】
また、治具パソコン４００は、送受信機２００の動作確認試験や保守点検を行う時に、ＬＡＮケーブル４１０により制御部２４０のＰＨＹデバイス２４１に接続され、通信ソフト４２０（例えば、ｔｅｌｎｅｔ、ｔｅｒａｔｅｒｍなど）を用いて、ＣＰＵ２４２へアクセスする。
【００２３】
次に、本実施の形態の送受信機の割り込み制御の動作について説明する。図２は、通常動作時の信号処理の流れを示すシーケンス図である。図３は、中低速パソコン接続時の信号処理の流れを示すシーケンス図である。また、図４は、高速パソコン接続時の信号処理の流れを示すシーケンス図である。
まず、治具パソコン４００との通信が行われていない通常動作時の場合について説明する。
【００２４】
ＭＯＤＥＭ部２３０は、送信部２１０のＡＬＣ機能、受信部２２０のＡＧＣ機能に関する演算処理をＣＰＵ２４２に実行させるため、数ｍｓ単位の一定時間間隔でＣＰＵ２４２に対して割り込み信号を出力する。
【００２５】
ＣＰＵ２４２は、割り込み信号を受け付けると、設定レジスタ２３３に書き込まれている最新の電力報告値や電力制御量の値を読み込んだ後に演算処理を行い、電力制御のためのフィードバックを行う。図２は、“割り込み１”、“割り込み２”、・・・が随時処理されていることを示している。
【００２６】
次に、送受信機に低中速動作の治具パソコンが接続された場合について説明する。
【００２７】
治具パソコン４００が、送受信機２００の動作確認試験や保守点検を行うために、ＬＡＮケーブル４１０により送受信機２００のＰＨＹデバイス２４１へ接続される。
【００２８】
次に、ＭＯＤＥＭ部２３０をデバッグモードに設定するため、治具パソコン４００からＣＰＵ２４２へレジスタ設定マクロ４３０を送信する。
【００２９】
レジスタ設定マクロ４３０は、主にＭＯＤＥＭ部２３０の設定レジスタ２３３に先頭アドレスから順番に設定値を書き込むシェルコマンドで構成されている。
【００３０】
ＣＰＵ２４２は、治具パソコン４００から“コマンド１”が送信されると、演算処理を行い治具パソコン４００に対して“リターンメッセージ１”（以下、“リターンＭＳＧ１”とする。）を返信する。
【００３１】
治具パソコン４００は、“コマンド１”に対する“リターンＭＳＧ１”を受け取ると、次に“コマンド２”をＣＰＵ２４２に対して送信する。このように、レジスタ設定マクロ４３０で設定されている命令コマンドが次々とＣＰＵ２４２に送信されることにより、ＣＰＵ２４２の使用率が上昇する。この時、治具パソコン４００が低中速動作である場合には、図３に示すように、リターンＭＳＧを受け取ってから、次のコマンドを送信するまでの処理時間が比較的長いために、ＣＰＵ２４２はＭＯＤＥＭ部２３０から送信される割り込み処理を実行することができる。
【００３２】
次に、治具パソコンとして高速ハイエンドマシンが接続された場合について説明する。
【００３３】
図４において、治具パソコン４００が“コマンド１”に対する“リターンＭＳＧ１”を受け取ってから、“コマンド２”を送信するところは図３と同じであるが、治具パソコン４００は高速処理が可能なため、リターンＭＳＧを受け取ってから次のコマンドを送信するまでの処理時間が短い。
【００３４】
レジスタ設定マクロ４３０は、演算処理の優先順位が高いシェルコマンドで構成されているため、ＭＯＤＥＭ部２３０からの割り込み信号に対する処理が次々と停滞していき、ＣＰＵ２４２はやがてＨＡＬＴ状態となる。
【００３５】
ここで、本実施の形態による機能について説明する。図５は、本実施の形態の処理過程を示すフローチャートである。図６は、図５に基づいた信号処理の流れを示すシーケンス図である。
【００３６】
まず、ＣＰＵ２４２の使用率に対して予めしきい値を設定し、その使用率を常に監視する。しきい値としては、ＭＯＤＥＭ部２３０からの割り込みに対するＣＰＵ２４２の処理停滞が発生して、ＣＰＵ２４２がＨＡＬＴにならない程度の値を設定しておく。仮にこのしきい値をＸ％とする。
【００３７】
図５において、送受信機２００は、ＣＰＵ２４２の使用率を常に監視し、ＣＰＵ２４２の使用率を測定する（Ｓ１１）。そして、測定結果をしきい値と比較して（Ｓ１２）Ｘ％以下と判定した場合には通常モードを継続する（Ｓ１０）。
【００３８】
次に、治具パソコン４００が送受信機２００に接続され、ＣＰＵ２４２に対してレジスタ設定マクロ４３０を送信したため、ＣＰＵ２４２の使用率が上昇する。
【００３９】
送受信機２００は、ＣＰＵ２４２の使用率を測定して（Ｓ１２）、設定値Ｘ％を越えたと判断した場合（Ｓ１２）、ＭＯＤＥＭ部２３０からの割り込み信号のマスク処理を開始する（Ｓ１３）。
【００４０】
ＣＰＵ２４２は、図６に示すように、ＭＯＤＥＭ部２３０から出力される“割り込み２”、“割り込み３”、“割り込み４”がマスクされることから、それらの割り込みに対する演算処理を無視する。このため、割り込み信号に対する演算処理の停滞が発生しないので、ＣＰＵ２４２のＨＡＬＴが回避できる。
【００４１】
その後しばらくして、レジスタ設定マクロ４３０の送信が終了すると、ＣＰＵ２４２の使用率が再びＸ％以下になるため、送受信機２００はＭＯＤＥＭ部２３０からの割り込み処理を開始し通常モードの動作に戻る（Ｓ１０）。
【００４２】
以上の説明では、治具パソコン４００が送受信機２００に対して、演算処理の優先度が高いシェルコマンドによってレジスタ設定マクロ４３０を送信することにより、ＣＰＵ２４２の使用率が予め設定したしきい値のＸ％以上となった場合に、ＭＯＤＥＭ部２３０からの割り込み信号をマスクするマスクモードに切り替わることにより、割り込み処理の停滞を防ぐことが可能となり、送受信機２００のＨＡＬＴを回避できることを示したが、停止モードとする場合も同様の効果を得ることができる。
【００４３】
図７は、他の実施の形態の処理過程を示すフローチャートであり、図８は図７に基づいた信号処理の流れを示すシーケンス図である。
【００４４】
図７において、送受信機２００は、ＣＰＵ２４２の使用率を常に監視し、ＣＰＵ２４２の使用率を測定する（Ｓ２１）。そして、測定結果をしきい値と比較して（Ｓ２２）Ｘ％以下と判定した場合には通常モードを継続する（Ｓ２０）。
【００４５】
次に、治具パソコン４００が送受信機２００に接続され、ＣＰＵ２４２に対してレジスタ設定マクロ４３０を送信したため、ＣＰＵ２４２の使用率が上昇する。
【００４６】
送受信機２００は、ＣＰＵ２４２の使用率を測定して（Ｓ２１）、設定値Ｘ％を越えたと判断した場合（Ｓ２２）、ＭＯＤＥＭ部２３０は割り込み信号の出力を停止（Ｓ２３）。
【００４７】
ＣＰＵ２４２は、図８に示すように、ＭＯＤＥＭ部２３０から出力された“割り込み１”以降が停止されることから、割り込み演算処理の停滞が発生せずＨＡＬＴが回避される。
【００４８】
その後、レジスタ設定マクロ４３０の送信が終了すると、ＣＰＵ２４２の使用率が再びＸ％以下になるため、送受信機２００はＭＯＤＥＭ部２３０からの割り込み２の処理を開始し通常モードの動作に戻る（Ｓ２０）。
【００４９】
【発明の効果】
以上説明したように、本発明の無線基地局装置の送受信機及び送受信機におけるデバッグ割り込み制御方式によれば、送受信機がＣＰＵへの割り込み動作を制御可能としたことにより、動作確認試験や保守点検などの特定の作業時にＣＰＵのＨＡＬＴを回避することができる。これにより、設計や保守の負担を低減し、コスト削減に寄与することができる。
【図面の簡単な説明】
【図１】本発明による無線基地局装置の送受信機におけるデバッグ割り込み制御方式を適用した一つの実施の形態を示すブロック図である。
【図２】通常動作時の信号処理の流れを示すシーケンス図である。
【図３】中低速パソコン接続時の信号処理の流れを示すシーケンス図である。
【図４】高速パソコン接続時の信号処理の流れを示すシーケンス図である。
【図５】本実施の形態の処理過程を示すフローチャートである。
【図６】図５に基づいた信号処理の流れを示すシーケンス図である。
【図７】他の実施の形態の処理過程を示すフローチャートである。
【図８】図７に基づいた信号処理の流れを示すシーケンス図である。
【符号の説明】
１００    アンテナ部
２００    送受信機
３００    ＣＨコーディング機
４００    治具パソコン
２１０    送信部
２２０    受信部
２３０    ＭＯＤＥＭ部
２４０    制御部
２１１    方向性結合器
２１２    増幅器
２１３    Ｄ／Ａ変換器
２１４    検波器
２２１    増幅器
２２２    Ａ／Ｄ変換器
２３１    ＭＯＤ
２３２    ＤＥＭ
２３３    設定レジスタ
２４１    ＰＨＹデバイス
２４２    ＣＰＵ
２４３    ＲＡＭ
２４４    ＲＯＭ
４１０    ＬＡＮケーブル
４２０    通信ソフト
４３０    レジスタ設定マクロ
【図１】
0003686883.tif 000002
【図２】
0003686883.tif 000003
【図３】
0003686883.tif 000004
【図４】
0003686883.tif 000005
【図５】
0003686883.tif 000006
【図６】
0003686883.tif 000007
【図７】
0003686883.tif 000008
【図８】
0003686883.tif 000009