(57)【特許請求の範囲】
【請求項１】
ターゲットボードの動作を検証するためのデータを、ターゲットボードに供給するメモリエミュレーション装置であって、
ランダムアクセス可能な記憶手段と、
クロック信号に同期して前記記憶手段に記憶されているデータをバースト読出する同期バースト読出モードに対応した信号を出力する第１の信号出力手段と、
クロック信号に非同期で前記記憶手段に記憶されているデータをページ読出する非同期ページ読出モードに対応した信号を出力する第２の信号出力手段と、
前記第１及び第２の信号出力手段のいずれかから出力された信号を選択して前記記憶手段に供給することにより、前記記憶手段に記憶されているデータを読み出してターゲットボードに供給する選択供給手段とを備える、
ことを特徴とするメモリエミュレーション装置。
【請求項２】
同期バースト読出モードと非同期ページ読出モードとを切り替えて設定するモード設定手段を備え、
前記第１の信号出力手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力し、
前記第２の信号出力手段は、前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力し、
前記選択供給手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記第１の信号出力手段から出力された信号を選択して前記記憶手段に供給し、前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、前記第２の信号出力手段から出力された信号を選択して前記記憶手段に供給する、
ことを特徴とする請求項１に記載のメモリエミュレーション装置。
【請求項３】
前記モード設定手段により設定された読出モードが同期バースト読出モードである場合における転送データ単位のサイズを設定するバーストサイズ設定手段を備え、
前記第１の信号出力手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記バーストサイズ設定手段により設定された転送データ単位のサイズに対応したアドレス信号を生成して出力する、
ことを特徴とする請求項１又は２に記載のメモリエミュレーション装置。
【請求項４】
前記第１の信号出力手段は、前記バーストサイズ設定手段により設定された転送データ単位のサイズを有するクロック信号を生成するクロック生成手段と、
前記クロック生成手段により生成されたクロック信号をカウントするカウント手段と、
ターゲットボードから供給されたアドレス信号を上位アドレスとし、前記カウント手段におけるクロック信号のカウント値を下位アドレスとしたアドレス信号を出力し、前記選択供給手段に送るアドレス信号出力手段とを備える、
ことを特徴とする請求項３に記載のメモリエミュレーション装置。
【請求項５】
ランダムアクセス可能な記憶手段と、第１及び第２の信号出力手段と、信号選択手段と、モード設定手段とを備えるメモリエミュレーション装置がターゲットボードにデータを供給するためのデータ供給方法であって、
前記モード設定手段が、クロック信号に同期してバースト読出する同期バースト読出モードと、クロック信号に非同期でページ読出する非同期ページ読出モードとを切り替えて、前記記憶手段に記憶されているデータの読出モードを設定するモード設定ステップと、
前記第１の信号出力手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力する第１の信号出力ステップと、
前記第２の信号出力手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力する第２の信号出力ステップと、
前記信号選択手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記第１の信号出力ステップにて前記第１の信号出力手段により出力された信号を選択して前記記憶手段に供給し、前記モード設定ステップにて前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、前記第２の信号出力ステップにて前記第２の信号出力手段により出力された信号を選択して前記記憶手段に供給することにより、前記記憶手段に記憶されているデータを読み出してターゲットボードに供給する選択供給ステップとを備える、
ことを特徴とするデータ供給方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、メモリエミュレーション装置及びデータ供給方法に関する。
【０００２】
【従来の技術】
ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）等のマイクロプロセッサを有する電子回路の動作を検証して、ファームウェア等の動作プログラムをデバッグするためのものとして、ＲＯＭエミュレータと称されるメモリエミュレーション装置が知られている。
メモリエミュレーション装置は、検証対象となる電子回路（ターゲットボード）にＲＯＭやフラッシュメモリ等の不揮発性メモリを装着するためのソケットにコネクタを嵌め込むことにより、ターゲットボードに接続される。また、メモリエミュレーション装置は、外部のコンピュータ・システムにも接続されることで、検証用の命令コードやデータをターゲットボードに供給する。
【０００３】
図７は、従来のメモリエミュレーション装置２００を、ターゲットボード２０１と外部のコンピュータ・システム２０２とに接続した構成を例示する図である。
この構成において、メモリエミュレーション装置２００は、第１及び第２のバッファ５１、５２の動作状態を、イネーブル（稼働）状態とディセーブル（停止）状態とで、排他的に切り替える。
【０００４】
すなわち、メモリエミュレーション装置２００は、ダウンロード用マイコン５０が外部のコンピュータ・システム２０２から送られた命令コードやデータをＳＲＡＭ（Static Random Access Memory）５３に書き込む際に、第１のバッファ５１をディセーブル状態とし、第２のバッファ５２をイネーブル状態とする。この際、ダウンロード用マイコン５０は、所定の入出力インタフェースを介して外部のコンピュータ・システム２０２から命令コードやデータを受け取り、ターゲットボード２０１による読出を可能とするため、ＳＲＡＭ５３に記憶させる。
【０００５】
また、メモリエミュレーション装置２００は、ＳＲＡＭ５３に記憶されている命令コードやデータをターゲットボード２０１から読出可能とするため、第１のバッファ５１をイネーブル状態とし、第２のバッファ５２をディセーブル状態とする。ターゲットボード２０１は、ソケット６１に嵌め込まれたコネクタ５５及びフラットケーブル５４、第１のバッファ５１を介し、ＲＯＭやフラッシュメモリ等の不揮発性メモリからのデータ読出と同様のアドレス信号や制御信号をメモリエミュレーション装置２００に供給することにより、ＳＲＡＭ５３に記憶されている命令コードやデータを読み出すことができる。ＳＲＡＭ５３から読み出された命令コードやデータは、ターゲットボード２０１が備えるマイコン６０に送られて各種の処理に供される。
【０００６】
【発明が解決しようとする課題】
上記従来技術では、メモリエミュレーション装置が備えるＳＲＡＭに記憶されている命令コードやデータを、ターゲットボードからのランダムアクセスにより読み出すようにしていた。
他方、ターゲットボードが備えるソケットに装着されるＲＯＭやフラッシュメモリ等の不揮発性メモリには、記憶データの高速読出を可能とするため、同期バースト読出モードや非同期ページ読出モードといった、ランダムアクセス以外の読出モードで記憶データを読出可能としたものがある。
【０００７】
このため、メモリエミュレーション装置が備えるＳＲＡＭに記憶されている命令コードやデータの読出動作が、実際にターゲットボードのソケットに装着される不揮発性メモリの読出動作と大きく異なってしまうことがあった。
ここで、ターゲットボードの動作をより厳密に検証するためには、メモリエミュレーション装置からターゲットボードに命令コードやデータを供給する動作も、実際に用いられる不揮発性メモリからのデータ読出動作に近付けることが望ましい。
【０００８】
この発明は、上記実状に鑑みてなされたものであり、ターゲットボードにおけるデータ読出動作に合わせて動作特性を変更することができるメモリエミュレーション装置を、提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点に係るメモリエミュレーション装置は、
ターゲットボードの動作を検証するためのデータを、ターゲットボードに供給するものであって、
ランダムアクセス可能な記憶手段と、
クロック信号に同期して前記記憶手段に記憶されているデータをバースト読出する同期バースト読出モードに対応した信号を出力する第１の信号出力手段と、
クロック信号に非同期で前記記憶手段に記憶されているデータをページ読出する非同期ページ読出モードに対応した信号を出力する第２の信号出力手段と、
前記第１及び第２の信号出力手段のいずれかから出力された信号を選択して前記記憶手段に供給することにより、前記記憶手段に記憶されているデータを読み出してターゲットボードに供給する選択供給手段とを備える、
ことを特徴とする。
【００１０】
同期バースト読出モードと非同期ページ読出モードとを切り替えて設定するモード設定手段を備え、
前記第１の信号出力手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力し、
前記第２の信号出力手段は、前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力し、
前記選択供給手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記第１の信号出力手段から出力された信号を選択して前記記憶手段に供給し、前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、前記第２の信号出力手段から出力された信号を選択して前記記憶手段に供給することが望ましい。
【００１１】
前記モード設定手段により設定された読出モードが同期バースト読出モードである場合における転送データ単位のサイズを設定するバーストサイズ設定手段を備え、
前記第１の信号出力手段は、前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記バーストサイズ設定手段により設定された転送データ単位のサイズに対応したアドレス信号を生成して出力することが望ましい。
【００１２】
前記第１の信号出力手段は、前記バーストサイズ設定手段により設定された転送データ単位のサイズを有するクロック信号を生成するクロック生成手段と、
前記クロック生成手段により生成されたクロック信号をカウントするカウント手段と、
ターゲットボードから供給されたアドレス信号を上位アドレスとし、前記カウント手段におけるクロック信号のカウント値を下位アドレスとしたアドレス信号を出力し、前記選択供給手段に送るアドレス信号出力手段とを備えることが望ましい。
【００１３】
また、この発明の第２の観点に係るデータ供給方法は、
ランダムアクセス可能な記憶手段と、第１及び第２の信号出力手段と、信号選択手段と、モード設定手段とを備えるメモリエミュレーション装置がターゲットボードにデータを供給するための方法であって、
前記モード設定手段が、クロック信号に同期してバースト読出する同期バースト読出モードと、クロック信号に非同期でページ読出する非同期ページ読出モードとを切り替えて、前記記憶手段に記憶されているデータの読出モードを設定するモード設定ステップと、
前記第１の信号出力手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力する第１の信号出力ステップと、
前記第２の信号出力手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、ターゲットボードから送られたアドレス信号及び制御信号に基づいた信号を出力する第２の信号出力ステップと、
前記信号選択手段が、前記モード設定ステップにて前記モード設定手段により設定された読出モードが同期バースト読出モードである場合に、前記第１の信号出力ステップにて前記第１の信号出力手段により出力された信号を選択して前記記憶手段に供給し、前記モード設定ステップにて前記モード設定手段により設定された読出モードが非同期ページ読出モードである場合に、前記第２の信号出力ステップにて前記第２の信号出力手段により出力された信号を選択して前記記憶手段に供給することにより、前記記憶手段に記憶されているデータを読み出してターゲットボードに供給する選択供給ステップとを備える、
ことを特徴とする。
【００１４】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態に係るメモリエミュレーション装置について詳細に説明する。
【００１５】
図１は、この発明の実施の形態に係るメモリエミュレーション装置１００の構成を示す図である。
このメモリエミュレーション装置１００は、ＣＰＵ（Central Processing Unit）等のマイクロプロセッサからなるマイコン２０を備えるターゲットボード１０１及び、外部のコンピュータ・システム１０２に接続されて、外部のコンピュータ・システム１０２から送られた命令コードやデータを、ターゲットボード１０１に供給する。
【００１６】
図１に示すように、メモリエミュレーション装置１００は、ダウンロード用マイコン１０と、第１及び第２のバッファ１１、１２と、ＳＲＡＭ（Static Random Access Memory）１３と、モード設定スイッチ１４と、バーストサイズ設定スイッチ１５と、タイミング生成回路１６と、フラットケーブル１７と、コネクタ１８とを備えている。
【００１７】
ダウンロード用マイコン１０は、例えばパラレル・インタフェースやＵＳＢ（Universal Serial Bus）インタフェースといった所定の入出力インタフェースを介して、ＰＣ（Personal Computer）やワークステーション等からなる外部のコンピュータ・システム１０２に接続されている。
ダウンロード用マイコン１０は、外部のコンピュータ・システム１０２から送られた指示に従って第１及び第２のバッファ１１、１２の動作状態を切り替える。また、ダウンロード用マイコン１０は、外部のコンピュータ・システム１０２から送られた命令コードやデータをＳＲＡＭ１３に記憶させる。
【００１８】
第１及び第２のバッファ１１、１２は、ダウンロード用マイコン１０の制御に従ってイネーブル（稼働）状態とディセーブル（停止）状態とを排他的に切り替えることにより、ＳＲＡＭ１３をターゲットボード１０１のソケット２１に装着されるＲＯＭやフラッシュメモリ等の不揮発性メモリと同等に機能させるためのものである。
すなわち、第１のバッファ１１は、タイミング生成回路１６とフラットケーブル１７の間に設けられ、メモリエミュレーション装置１００からターゲットボード１０１に命令コードやデータを供給する際に、イネーブル状態となる。また、第１のバッファ１１は、外部のコンピュータ・システム１０２から送られた命令コードやデータをＳＲＡＭ１３に記憶させる際に、ディセーブル状態となる。
他方、第２のバッファ１２は、ダウンロード用マイコン１０とタイミング生成回路１６の間に設けられ、外部のコンピュータ・システム１０２から送られた命令コードやデータをＳＲＡＭ１３に記憶させる際に、イネーブル状態となる。また、第２のバッファ１２は、メモリエミュレーション装置１００からターゲットボード１０１に命令コードやデータを供給する際に、ディセーブル状態となる。
【００１９】
ＳＲＡＭ１３は、ダウンロード用マイコン１０が外部のコンピュータ・システム１０２から受け取った命令コードやデータを記憶することにより、ターゲットボード１０１による読出を可能とするランダムアクセス可能な半導体記憶装置である。すなわち、ＳＲＡＭ１３は、ターゲットボード１０１が備えるソケット２１に装着される不揮発性メモリの代わりに、ターゲットボード１０１のマイコン２０等から送られたアドレス信号や制御信号に対応した命令コードやデータを供給する。
【００２０】
モード設定スイッチ１４は、ＳＲＡＭ１３に記憶されている命令コードやデータを読み出す際の読出モードを設定するためのものである。すなわち、モード設定スイッチ１４は、例えばユーザによる手動切替や、外部から供給された読出モード指定信号等に対応して、ＳＲＡＭ１３に記憶されている命令コードやデータの読出モードを、同期バースト読出モードと、非同期ページ読出モードのいずれかに設定する。
ここで、同期バースト読出モードは、ＳＲＡＭ１３に記憶されている命令コードやデータを、ターゲットボード１０１から供給されたクロック信号であるCLK1信号に同期して読み出す動作モードである。また、非同期ページ読出モードは、ターゲットボード１０１から供給されたアドレス信号が切り替わるごとにＳＲＡＭ１３における記憶データの読出位置を変更し、アドレス信号の入力から所定の読出遅延時間だけ遅れてデータ信号を出力することで、命令コードやデータをアドレス信号と同期して読み出す動作モードである。
【００２１】
バーストサイズ設定スイッチ１５は、モード設定スイッチ１４により読出モードが同期バースト読出モードに設定された際における転送データ単位のサイズを設定するためのものである。この際、バーストサイズ設定スイッチ１５は、例えばユーザによる手動設定や、外部から供給されたサイズ指定信号に対応して、転送データ単位のサイズを設定する。
【００２２】
タイミング生成回路１６は、ターゲットボード１０１がＳＲＡＭ１３に記憶されている命令コードやデータを読み出す際に、ターゲットボード１０１から送られる各種の信号の入力タイミングを調整するためのものである。
タイミング生成回路１６は、図２に示すように、並列して設けられた同期タイミング生成回路３０及び非同期タイミング生成回路３１と、ＳＲＡＭ１３に供給する信号を選択するためのＡＮＤゲート帯３２とを備えている。
【００２３】
同期タイミング生成回路３０は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合に対応して、ＳＲＡＭ１３に記憶されている命令コードやデータを読み出すための信号を出力するためのものである。
同期タイミング生成回路３０は、図３に示すように、クロック生成回路４０と、アドレス生成カウンター４１と、アドレスセレクター４２とを備えている。
【００２４】
クロック生成回路４０は、ターゲットボード１０１から送られた制御信号に従って、クロック信号であるCLK2信号を生成するためのものである。
すなわち、クロック生成回路４０は、例えば、ＳＲＡＭ１３におけるアドレス信号入力を有効にするADV(ADdress Valid)信号や、選択メモリチップを示すCS(Chip Select)信号、ＳＲＡＭ１３のデータ出力信号を有効にするREAD信号、クロック信号であるCLK1信号を含む制御信号を受ける。これらの制御信号は、第１のバッファ１１及びフラットケーブル１７、コネクタ１８を介して、ターゲットボード１０１から送られる。
制御信号を受けたクロック生成回路４０は、バーストサイズ設定スイッチ１５により設定されたバーストサイズ（転送データ単位のサイズ）を有するクロック信号であるCLK2信号を生成する。クロック生成回路４０により生成されたCLK2信号は、アドレス生成カウンター４１に送られる。
【００２５】
アドレス生成カウンター４１は、例えばクロック生成回路４０から受けたCLK2信号の論理レベル変化に対応してカウントアップする計数回路であり、CLK2信号の立ち上がりなどを検出してカウントする。アドレス生成カウンター４１のカウント値は、ＳＲＡＭ１３に記憶されている命令コードやデータの読出位置を示すアドレスのうちの下位アドレスとして、アドレスセレクター４２に送られる。
【００２６】
アドレスセレクター４２は、ターゲットボード１０１から供給された上位アドレスを示すアドレス信号と、アドレス生成カウンター４１から送られた下位アドレスを示す信号のいずれかを選択して出力するためのものである。
すなわち、アドレスセレクター４２は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合に、上位アドレス信号と下位アドレス信号のうちのいずれかを選択して出力する。この際、アドレスセレクター４２は、ターゲットボード１０１から送られたCS信号やREAD信号といった制御信号を、選択したアドレス信号と同期して出力することにより、ＳＲＡＭ１３からの命令コードやデータの読出を可能とする。アドレスセレクター４２から出力されたアドレス信号や制御信号は、ＡＮＤゲート帯３２に送られる。
また、アドレスセレクター４２は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合に、アドレス信号及び、CS信号やREAD信号といった制御信号の論理レベルを”Ｈｉ”に設定し、ＡＮＤゲート帯３２に送る。
【００２７】
図３に示す非同期タイミング生成回路３１は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合に対応して、ＳＲＡＭ１３に記憶されている命令コードやデータを読み出すための信号を出力するためのものである。
例えば、非同期タイミング生成回路３１は、図４に示すように、アドレスセレクター４３を備えている。
【００２８】
アドレスセレクター４３は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合に、ターゲットボード１０１から供給されたアドレス信号及び、CS信号やREAD信号といった制御信号を出力する。
また、アドレスセレクター４３は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合に、アドレス信号及び、CS信号やREAD信号といった制御信号の論理レベルを”Ｈｉ”に設定し、ＡＮＤゲート帯３２に送る。
【００２９】
ＡＮＤゲート帯３２は、同期タイミング生成回路３０及び非同期タイミング生成回路３１からアドレス信号や制御信号を受け、各信号の論理積を取ってＳＲＡＭ１３に供給する。
【００３０】
図１に示すフラットケーブル１７は、第１のバッファ１１とコネクタ１８の間を接続するためのケーブルであり、ターゲットボード１０１から送られたアドレス信号や制御信号を第１のバッファ１１に送り、ＳＲＡＭ１３から読み出された命令コードやデータをコネクタ１８に供給する。
【００３１】
コネクタ１８は、ターゲットボード１０１上にてＲＯＭやフラッシュメモリ等の不揮発性メモリを装着するためのソケット２１に嵌め込まれることにより、メモリエミュレーション装置１００をターゲットボード１０１に結合させるためのものである。
【００３２】
以下に、この発明の実施の形態に係るメモリエミュレーション装置１００の動作を説明する。
【００３３】
このメモリエミュレーション装置１００は、外部のコンピュータ・システム１０２から受け取った命令コードやデータを、ＳＲＡＭ１３に記憶させ、ターゲットボード１０１から送られたアドレス信号や制御信号に対応してターゲットボード１０１に供給する装置である。
【００３４】
ここで、メモリエミュレーション装置１００は、モード設定スイッチ１４を切り替えることにより、ターゲットボード１０１におけるデータ読出動作に合わせて動作特性を変更することができる。
【００３５】
すなわち、モード設定スイッチ１４は、例えばユーザによる手動切替動作や、外部から供給された読出モード指定信号等に対応して、ＳＲＡＭ１３に記憶されている命令コードやデータの読出モードを、同期バースト読出モードと、非同期ページ読出モードのいずれかに設定する。
【００３６】
タイミング生成回路１６は、モード設定スイッチ１４により設定された読出モードに対応して、同期タイミング生成回路３０及び非同期タイミング生成回路３１を、排他的にアクティブ／非アクティブに設定する。
すなわち、タイミング生成回路１６は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合に、同期タイミング生成回路３０をアクティブに設定し、非同期タイミング生成回路３１を非アクティブに設定する。
また、タイミング生成回路１６は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合に、同期タイミング生成回路３０を非アクティブに設定し、非同期タイミング生成回路３１をアクティブに設定する。
【００３７】
以下、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合の動作について説明する。
【００３８】
同期タイミング生成回路３０は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードである場合にアクティブとなり、クロック生成回路４０が、ターゲットボード１０１から送られた制御信号に従ったクロック信号であるCLK2信号を生成する。
例えば、クロック生成回路４０は、ターゲットボード１０１から送られたクロック信号であるCLK1信号を、バーストサイズ設定スイッチ１５により指定されたバーストサイズに相当する分量だけ通過させることにより、CLK2信号を生成する。
クロック生成回路４０は、生成したCLK2信号を、アドレス生成カウンター４１に送る。
【００３９】
アドレス生成カウンター４１は、例えばクロック生成回路４０から送られたCLK2信号を数え上げることにより、転送データ単位のサイズに対応したビット数の下位アドレスを生成する。
例えば、アドレス生成カウンター４１は、３ビットの数え上げカウンターとして機能することにより、ＳＲＡＭ１３に記憶されている命令コードやデータの読出位置を規定するアドレスのうち３ビットの下位アドレスを規定し、８ワードのバースト読出を可能とする。
アドレス生成カウンター４１は、下位アドレスを示す信号を、アドレスセレクター４２に送る。
【００４０】
アドレスセレクター４２は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードであることから、ターゲットボード１０１から送られた上位アドレスを示すアドレス信号と、アドレス生成カウンター４１から送られた下位アドレスを示す信号のいずれかを選択して出力し、ＡＮＤゲート帯３２に送る。
また、アドレスセレクター４２は、ターゲットボード１０１から送られたCS信号やREAD信号といった制御信号を出力し、ＡＮＤゲート帯３２に送る。
【００４１】
他方、非同期タイミング生成回路３１は、モード設定スイッチ１４により設定された読出モードが同期バースト読出モードであることから、非アクティブとなり、アドレス信号及び、CS信号やREAD信号といった制御信号の論理レベルを”Ｈｉ”に設定し、ＡＮＤゲート帯３２に送る。
【００４２】
ＡＮＤゲート帯３２は、非同期タイミング生成回路３１から送られたアドレス信号及び制御信号の論理レベルが”Ｈｉ”であることから、同期タイミング生成回路３０から送られたアドレス信号及び制御信号を通過させて、ＳＲＡＭ１３に供給する。
すなわち、ＡＮＤゲート帯３２は、非同期タイミング生成回路３１が非アクティブの状態でアドレス信号及び制御信号の論理レベルを”Ｈｉ”とすることから、同期タイミング生成回路３０から送られたアドレス信号及び制御信号を選択して、ＳＲＡＭ１３に供給する。
【００４３】
図５は、読出モードが同期バースト読出モードである場合の読出サイクルを例示するタイミングチャートである。
図示するように、同期バースト読出モードでは、ターゲットボード１０１から送られたアドレス信号がＳＲＡＭ１３に入力されて所定の読出遅延時間ｔＤ１が経過したのち、CLK1信号に同期して、データ信号DATAにより記憶データが読み出される。データ信号DATAは、第１のバッファ１１及びフラットケーブル１７、コネクタ１８を介してターゲットボード１０１に供給される。
これにより、同期バースト読出モードでＳＲＡＭ１３に記憶されている命令コードやデータを読み出してターゲットボード１０１に供給することができる。
【００４４】
次に、モード設定スイッチ１４により設定された動作モードが非同期ページ読出モードである場合の動作について説明する。
【００４５】
非同期タイミング生成回路３１は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードである場合にアクティブとなり、アドレスセレクター４３が、ターゲットボード１０１から送られたアドレス信号及び、CS信号やREAD信号といった制御信号を出力し、ＡＮＤゲート帯３２に送る。
【００４６】
他方、同期タイミング生成回路３０は、モード設定スイッチ１４により設定された読出モードが非同期ページ読出モードであることから、非アクティブとなり、アドレス信号及び、CS信号やREAD信号といった制御信号の論理レベルを”Ｈｉ”に設定し、ＡＮＤゲート帯３２に送る。
【００４７】
ＡＮＤゲート帯３２は、同期タイミング生成回路３０から送られたアドレス信号及び制御信号の論理レベルが”Ｈｉ”であることから、非同期タイミング生成回路３１から送られたアドレス信号及び制御信号を通過させて、ＳＲＡＭ１３に供給する。
すなわち、ＡＮＤゲート帯３２は、同期タイミング生成回路３０が非アクティブの状態でアドレス信号及び制御信号の論理レベルを”Ｈｉ”とすることから、非同期タイミング生成回路３１から送られたアドレス信号及び制御信号を選択して、ＳＲＡＭ１３に供給する。
【００４８】
図６は、読出モードが非同期ページ読出モードである場合の読出サイクルを例示するタイミングチャートである。
図示するように、非同期ページ読出モードでは、ターゲットボード１０１から送られたアドレス信号がＳＲＡＭ１３に入力されて所定の読出遅延時間ＴＤ２が経過したのち、アドレス信号の変更に同期して、データ信号DATAにより記憶データが読み出される。データ信号DATAは、第１のバッファ１１及びフラットケーブル１７、コネクタ１８を介してターゲットボード１０１に供給される。
これにより、ＳＲＡＭ１３に記憶されている命令コードやデータを非同期ページ読出モードで読み出して、ターゲットボード１０１に供給することができる。
【００４９】
このように、ＡＮＤゲート帯３２は、同期タイミング生成回路３０及び非同期タイミング生成回路３１のいずれかから出力された信号を選択して、ＳＲＡＭ１３に供給する。ここで、同期タイミング生成回路３０は、ＳＲＡＭ１３に記憶されているデータをクロック信号に同期してバースト読出する同期バースト読出モードに対応した信号を出力する。また、非同期タイミング生成回路３１は、ＳＲＡＭ１３に記憶されているデータをクロック信号に非同期でページ読出する非同期ページ読出モードに対応した信号を出力する。
これにより、同期バースト読出モードや非同期ページ読出モードに対応してＳＲＡＭ１３に記憶されているデータを読み出すことができ、ターゲットボードにおけるデータ読出動作に合わせて動作特性を変更することができる。
【００５０】
以上説明したように、この発明によれば、モード設定スイッチ１４により設定された読出モードに対応して、同期タイミング生成回路３０と、非同期タイミング生成回路３１のいずれかを動作させて、ターゲットボード１０１による命令コードやデータの読出を可能とする。
これにより、ターゲットボード１０１の読出モードが同期バースト読出モードや非同期ページ読出モードである場合にも、その読出モードに合わせてＳＲＡＭ１３に記憶されている命令コードやデータを読み出すことができ、ターゲットボード１０１の動作をより厳密に検証することができる。
【００５１】
上記実施の形態では、同期バースト読出モードと非同期ページ読出モードで動作する場合について説明したが、これに限定されず、従来から用いられているランダムアクセスによる読出モードも設定できるようにしてもよい。
【００５２】
【発明の効果】
この発明によれば、ターゲットボードにおけるデータ読出動作に合わせて動作特性を変更することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係るメモリエミュレーション装置の構成を示す図である。
【図２】タイミング生成回路の構成を示す図である。
【図３】同期タイミング生成回路の構成を示す図である。
【図４】非同期タイミング生成回路の構成を示す図である。
【図５】読出モードが同期バースト読出モードである場合の読出サイクルを例示するタイミングチャートである。
【図６】読出モードが非同期ページ読出モードである場合の読出サイクルを例示するタイミングチャートである。
【図７】従来のメモリエミュレーション装置の構成を示す図である。
【符号の説明】
１０、５０    ダウンロード用マイコン
１１、１２、５１、５２    バッファ
１３、５３    ＳＲＡＭ
１４    モード設定スイッチ
１５    バーストサイズ設定スイッチ
１６    タイミング生成回路
１７、５４    フラットケーブル
１８、５５    コネクタ
２０、６０    マイコン
２１、６１    ソケット
３０    同期タイミング生成回路
３１    非同期タイミング生成回路
３２    ＡＮＤゲート帯
４０    クロック生成回路
４１    アドレス生成カウンター
４２、４３    アドレスセレクター
１００、２００    メモリエミュレーション装置
１０１、２０１    ターゲットボード
１０２、２０２    コンピュータ・システム
【図１】
0003713215.tif 000002
【図２】
0003713215.tif 000003
【図３】
0003713215.tif 000004
【図４】
0003713215.tif 000005
【図５】
0003713215.tif 000006
【図６】
0003713215.tif 000007
【図７】
0003713215.tif 000008