(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層（１）と、
前記第１半導体層（１）上に形成された第２導電型の第２半導体層（２）と、
前記第２半導体層（２）内の表層部に形成された、第１導電型の第３半導体層（４）およびこの第３半導体層（４）よりも高濃度の第１導電型の第４半導体層（３、２０）と、
前記第３半導体層（４）内の表層部に形成されるとともに、前記第３半導体層（４）表面に接合部が終端するように部分的に形成された第２導電型の第５半導体層（５）と、
前記第２半導体層（２）と第５半導体層（５）間における前記第３半導体層（４）をチャネル領域として、少なくともこのチャネル領域上に絶縁膜（６ａ）を介して形成されたゲート電極（７）と、
前記第５半導体層（５）及び前記第４半導体層（３、２０）に接触部を有するエミッタ電極（８）と、
前記第１半導体層（１）を介してコレクタ電流を供給するコレクタ電極（９）とを備え、
前記ゲート電極（７）への電圧印加により前記チャネル領域を介して前記エミッタ電極（８）、コレクタ電極（９）間に電流が流れるセル領域が形成されてなる絶縁ゲート型電界効果トランジスタであって、
前記第４半導体層（３、２０）は、前記セル領域内において平面的に見て略長方形形状の第１の領域（３）と、前記セル領域外において前記第１の領域（３）よりも幅広でかつ前記第３半導体層（４）よりも幅広な第２の領域（２０）とを有し、
前記第５半導体層（５）は、平面的に見て前記第１の領域（３）の長手方向の両側に一対の半導体層（５）として配置され、その一対の半導体層（５）のそれぞれの終端部が連結していない構成となっており、
前記第２の領域（２０）は、前記エミッタ電極（８）に接触していることを特徴とする絶縁ゲート型電界効果トランジスタ。
【請求項２】
前記第２の領域（２０）のうち前記第３半導体層（４）よりも幅広となる部分の上に、前記ゲート電極（７）が形成されていることを特徴とする請求項１に記載の絶縁ゲート型電界効果トランジスタ。
【請求項３】
前記第２の領域（２０）は前記第１の領域（３）から所定角度を以て広がるように形成されていることを特徴とする請求項１又は２に記載の絶縁ゲート型電界効果トランジスタ。
【請求項４】
前記第２の領域（２０）は、隣接するセル領域に形成されている第２の領域と接続形成されていることを特徴とする請求項１乃至３のいずれか１つに記載の絶縁ゲート型電界効果トランジスタ。
【請求項５】
前記第４半導体層（３、２０）の表層部にこの第４半導体層（３、２０）をより低抵抗化するための第１導電型の領域（１０）が形成されており、この第１導電型の領域（１０）は、平面的に見て前記一対の半導体層（５）の間に配置され、かつその端部が前記一対の半導体層（５）より前記第２の領域（２０）側に入り込んでいることを特徴とする請求項１乃至４のいずれか１つに記載の絶縁ゲート型電界効果トランジスタ。
【請求項６】
前記第４半導体層（３、２０）は、前記第３半導体層（４）より深い接合深さを有していることを特徴とする請求項１乃至５のいずれか１つに記載の絶縁ゲート型電界効果トランジスタ。
【請求項７】
第１導電型の半導体基板（１）表面に形成された第２導電型層（２）の表層部に、第１導電型のウェル層（４）およびこのウェル層（４）よりも高濃度の第１導電型の半導体層（３、２０）を形成する工程と、
前記ウェル層（４）の表面に、その接合部が終端するように第２導電型領域（５）を形成する工程と、
前記第２導電型層（２）と前記第２導電型領域（５）間における前記ウェル層（４）の表層部をチャネル領域として、少なくともこのチャネル領域上にゲート絶縁膜（６ａ）を介してゲート電極（７）を形成する工程と、
前記第２導電型領域（５）及び前記半導体層（３、２０）に接触部を有するエミッタ電極（８）を形成する工程と、
前記半導体基板（１）を介してコレクタ電流を供給するコレクタ電極（９）を形成する工程とを備え、
前記ゲート電極（７）への電圧印加により前記チャネル領域を介して前記エミッタ電極（８）、コレクタ電極（９）間に電流が流れるセル領域を形成してなる絶縁ゲート型電界効果トランジスタの製造方法において、
前記半導体層（３、２０）を、前記セル領域内においては平面的に見て略長方形形状な第１の領域（３）として形成し、前記セル領域外においては前記第１の領域（３）よりも幅広でかつ前記ウェル層（４）よりも幅広な第２の領域（２０）として形成し、
前記第５半導体層（５）を、平面的に見て前記第１の領域（３）の長手方向の両側に一対の半導体層（５）として配置するとともに、その一対の半導体層（５）のそれぞれの終端部を連結していない構成として形成し、
前記エミッタ電極（８）を前記第２の領域（２０）に接触して形成することを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。
【請求項８】
前記半導体層（３、２０）を形成する工程は、前記第１の領域（３）及び前記第２の領域（２０）の形成予定領域に開口部を有するマスクを用いることにより前記第１の領域（３）と前記第２の領域（２０）とを共に形成することを特徴とする請求項７に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【請求項９】
前記半導体層（３、２０）を、前記ウェル層（４）より深い接合深さで形成することを特徴とする請求項７又は８に記載の絶縁ゲート型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高耐圧、大電流のパワースイッチングそしとして用いる絶縁ゲート型電界効果トランジスタ及びその製造方法に関し、自動車用点火装置やモータ駆動用インバータに用いて好適である。
【０００２】
【従来の技術】
高耐圧と低オン抵抗の両立を可能にするものとして絶縁ゲート型電界効果型トランジスタ（以下、ＩＧＢＴという）がある。このＩＧＢＴはパワーＭＯＳＦＥＴと類似の構造を成しているがドレイン領域にソース層とは逆の導電型層を設けている。
【０００３】
このＩＧＢＴの主要部における上面模式図を図１９（ａ）に示し、図１９（ａ）におけるＩＧＢＴのＤ−Ｄ矢視断面図を図１９（ｂ）に示す。
図１９（ａ）、（ｂ）に基づきＩＧＢＴの構造について説明する。ＩＧＢＴの基板には、Ｐ+ 型基板１の表面にＮ- 型エピタキシャル層２を成長させたものが用いられている。そして、Ｎ- 型エピタキシャル層２表層部には、比較的濃度が高いディープＰ+ 型拡散層（以下、ディープＰウェルという）３と、このディープＰウェルより濃度が薄いＰ型拡散層（以下、チャネルＰウェルという）４が形成されている。
【０００４】
また、これらディープＰウェル３及びチャネルＰウェルの表層部にはＮ+ 型拡散層からなるエミッタ領域５が形成されている。そして、シリコン基板の表面におけるチャネルＰウェル４上には、ゲート酸化膜６ａを介してゲート電極７が備えられている。このゲート電極７を図１９（ａ）において斜線で示す。さらにゲート電極７は層間絶縁膜６ｂで覆われており、ゲート酸化膜６ａ及び層間絶縁膜６ｂにはコンタクトホール（図１９（ａ）における点線部分）が形成されており、このコンタクトホールを通じてエミッタ電極８がパターニング形成されている。そして、Ｐ+ 型基板裏面にコレクタ電極９が形成されている。
【０００５】
このように構成されたＩＧＢＴにおける実動作時における作動模式図を図２０に示す。図２０に基づきＩＧＢＴの作動について説明する。
ゲート電極７に一定のしきい値電圧を印加すると、ゲート電極７下のチャネルＰウェル４の表面が反転して電子のチャネルを形成する。そして、このチャネルの表面を通ってＮ- 型エピタキシャル層２に電子が流入する。
【０００６】
流入した電子はＮ- 型エピタキシャル層２の電位を下げてＰ+ 型基板１及びＮ- 型エピタキシャル層２におけるＰＮ接合を順バイアスする。この結果Ｐ+ 型基板１からＮ- 型エピタキシャル層２に少数キャリアである正孔が流入する。この正孔の流れによりＮ- 型エピタキシャル層２は導電率変調を受け、その抵抗率を大幅に減少させる。これにより、コレクタ電極９からエミッタ電極８へ大きな正孔電流が流れる。
【０００７】
【発明が解決しようとする課題】
ところで、チャネルＰウェル４の横方向抵抗（図２０の抵抗記号の部分）が大きいため、チャネルＰウェル４における電圧降下は大きい。このチャネルＰウェル４の内部抵抗を考慮するとＩＧＢＴは図２１の回路模式図にて表される。すなわち、図２１に示されるＦＥＴはゲート電極７、チャネルＰウェル４、エミッタ領域５及びＮ- 型エピタキシャル層２から構成され、ＰＮＰ型トランジスタはＰ+ 型基板１、Ｎ- 型エピタキシャル層２、チャネルＰウェル４及びディープＰウェル３から構成され、ＮＰＮ型トランジスタ（以下、寄生トランジスタという）はエミッタ領域５、チャネルＰウェル４、Ｎ- 型エピタキシャル層２から構成されている。そして、抵抗ＲはチャネルＰウェル４の内部抵抗を示す。
【０００８】
図２１に示されるように、抵抗Ｒに流れる正孔電流の量が大きくなると、抵抗Ｒにおける電圧降下が大きくなる。そして、この電圧降下がエミッタ領域５及びチャネルＰウェル４によるＰＮ接合を順バイアスしうる大きさに達すると、寄生トランジスタがオンしてしまう。これにより、ＩＧＢＴが連続導通状態になるという、いわゆるラッチアップ現象が発生してしまう。
【０００９】
ここで、ウェハ上面におけるＩＧＢＴの正孔の流れの状態を図２２に示す。ＩＧＢＴの動作では、Ｐ+ 型基板１からＮ- 型エピタキシャル層２に注入された大部分の正孔はＮ- 型エピタキシャル層２を上方向に流れ、上部に位置するチャネルＰウェル４を通ってエミッタ電極８に達するが、チャネル領域を介して電流が流れる部分であるセル領域の外周部でＮ- 型エピタキシャル層２に注入された正孔は、その上部にセル領域が形成されていないため、最寄りのセル領域に向かって流れエミッタ電極８に達する。このようにセル領域終端部のセルには外周部からの正孔の流れが集中する結果、セル領域の内部のセルを流れる正孔電流密度に比べ高くなる。
【００１０】
そして、このセル終端部における正孔の流れによって、セル領域のうちのセル終端部近傍においては、正孔の流れる量が多くなる。このため、セル終端部近傍のセル領域におけるチャネルＰウェル４の横方向抵抗にかかる電圧、すなわち電圧降下が大きくなり、上述した様なラッチアップ現象が生じ易くなるという問題がある。
【００１１】
本発明は、上記問題に鑑みたもので、セル終端部近傍のセル領域における正孔の集中を考慮することによりラッチアップ現象耐量の向上を図ることを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、以下の技術的手段を採用する。請求項１乃至６に記載の発明においては、セル領域外に高濃度の第２の領域（２０）を形成して、この第２の領域（２０）をセル領域内において形成された略長方形状の第１の領域（３）および第３半導体層（４）よりも幅広にしていることを特徴とする。
【００１３】
セル領域外に高濃度、つまり低抵抗の第２の領域（２０）を形成することにより、この第２の領域（２０）側にセル終端部における正孔の流れが引き抜かれる。このため、セル終端部からセル領域へ正孔が回り込まず、第２の領域（２０）を介して正孔が流れる。これにより、セル終端部近傍におけるセル領域において、セル終端部から流れてきた正孔による正孔流量の増加が生じない。従って、セル終端部近傍のセル領域における電圧降下の増大が防止でき、ラッチアップ耐量の向上を図ることができる。
【００１４】
請求項２に記載の発明においては、第２の領域（２０）は、隣接するセル領域に形成されている第２の領域と接続形成されていることを特徴とする。このように、隣接する第２の領域（２０）を接続することにより、セル領域の外部側から流れてくる正孔をこの第２の領域（２０）で略完全に引き抜くことができる。これにより、よりラッチアップ耐量の向上を図ることができる。
【００１５】
請求項７乃至９に記載の発明においては、セル領域内においては平面的に見て略長方形形状となる第１の領域（３）と、セル領域外においては第１の領域（３）およびウェル層（４）よりも幅広となる第２の領域（２０）とを有する高濃度の半導体層（３、２０）を形成することを特徴とする。このように、第１の領域（３）よりも幅広となる第２の領域（２０）を形成することにより、この第２の領域（２０）においてセル終端部における正孔電流を引き抜くことができ、請求項１と同様の効果が得られる。
【００１６】
なお、第２の領域（２０）の濃度は第１の領域（３）の濃度に限定されるものではなく、第１の領域（３）と第２の領域（２０）を同等の濃度にしてもよく、また第２の領域（２０）を第１の領域（３）よりも濃くしてもよい。請求項８に記載の発明においては、第１の領域（３）及び第２の領域（２０）の形成予定領域に開口部を有するマスクを用いることにより第１の領域（３）と第２の領域（２０）とを共に形成することを特徴とする。
【００１７】
このように、第１の領域（３）と第２の領域（２０）を１つのマスクによって同時に形成することにより、第２の領域（２０）のみを形成するために必要とする工程を排除することができ、工程数を削減することができる。
【００１８】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
ＩＧＢＴは、並列して設けられた複数個の基本セルにより構成されている。この基本セルの模式図を図１に示す。また、図２（ａ）〜（ｃ）はそれぞれ図１におけるＡ−Ａ、Ｂ−Ｂ、Ｃ−Ｃ断面図である。以下、図１、図２に基づきＩＧＢＴの構成について説明する。
【００１９】
ＩＧＢＴの基板には、Ｐ型基板１及びこのＰ型基板１表面に成長させたＮ- 型エピタキシャル層２を備えたものが用いられている。
そして、Ｎ- 型エピタキシャル層２表層部には、長方形状をした比較的濃度が高いディープＰウェル３が形成され、さらにこのディープＰウェル３の表層部にこのディープＰウェル３をより低抵抗化するための高濃度Ｐ+ 型領域１０が形成されている。また、ディープＰウェル３より濃度が薄く幅広なチャネルＰウェル４がディープＰウェル３を覆うように形成されている。
【００２０】
そして、セル終端部においては、ラッチアップ耐量を向上させるためのＰ+ 型領域２０が、ディープＰウェル３の長手方向端部（セル終端部）に接続された状態で、またチャネルＰウェル４よりも高濃度（低抵抗）かつ幅広に形成されている。具体的には、Ｐ+ 型領域２０はセル終端部から所定の角度を以て広がり、略ホームベース形状にて形成されている。なお、図１においてＰ+ 型領域２０はディープＰウェル３と分割された状態で示しているが、これはこれらの役割を明確にするためのものであり、本実施形態においては実際にはこれらは同一高濃度Ｐ+ 型層で形成されている。
【００２１】
また、これらディープＰウェル３及びチャネルＰウェル４の表層部にはＮ+ 型拡散層からなるエミッタ領域５が形成されている。
そして、基板の表面におけるチャネルＰウェル４上には、ゲート酸化膜６ａを介してゲート電極７が備えられており、さらにこのゲート電極７を層間絶縁膜６ｂで覆っている。なお、図１においてゲート電極７を斜線で表す。また、層間絶縁膜６ｂにはコンタクトホールが形成されており、このコンタクトホールを接触窓としてディープＰウェル３等と接する様にエミッタ電極８がパターニング形成されている。また、Ｐ型基板１裏面にコレクタ電極９が形成されている。
【００２２】
このように構成されたＩＧＢＴにおいて、ゲート電極７に対して所定の電圧を印加すると、上記したようにコレクタ電極９からエミッタ電極８へ正孔（電流）が流れる。
このとき、セル領域に発生した正孔の流れによってセルの終端部においても正孔が引き込まれ、セル終端部における正孔の流れが発生する。
【００２３】
しかしながら、セル終端部に低抵抗かつ幅広のＰ+ 型領域２０が形成されているため、セル終端部における正孔の流れは概ねこのＰ+ 型領域２０に引き抜かれる。この正孔の流れを図３に示す。つまり、セル終端部におけるＰ+ 型領域２０（図３の斜線部分）が低抵抗であるため、正孔が低抵抗のセル終端部から高抵抗のセル領域に回りこまず、図３に示すようにＰ+ 型領域２０に引き抜かれるようにしてエミッタ電極８に達する。
【００２４】
従って、セル終端部近傍のセル領域において、セル終端部から流れてきた正孔による正孔流量の増加が生じない。このため、セル終端部近傍のセル領域においても電圧降下が大きくならず、すなわちラッチアップ耐量の向上が図れる。
このように、セル終端部に低抵抗かつ幅広のＰ+ 型領域２０を形成することにより、セル終端部近傍のセル領域での電圧降下を抑制し、ラッチアップ耐量を向上させることができる。
【００２５】
次に、このように構成されたＩＧＢＴの製造工程を図４〜図１０に模式的に示す。なお、図４〜図１０において（ａ）はＩＧＢＴの上面模式図を示し、（ｂ）は（ａ）におけるＸ−Ｘ矢視断面図を示す。また、これらの図における上面模式図（ａ）についてのハッチングは、それぞれ（ｂ）に示すハッチングに対応している。以下、図４〜図１０に基づきＩＧＢＴの製造工程手順を説明する。
【００２６】
〔図４に示す工程〕
まず、Ｐ型基板１上にＮ- 型エピタキシャル層２を成長させる。そして、これを基板として用いる。
次に、フォトリソグラフィによりＮ- 型エピタキシャル層２の上面にディープＰウェル３及びＰ+ 型領域２０形成予定領域に開口パターンを有するフォトレジストを成膜し、このフォトレジストをマスクとしてボロンイオンを注入してディープＰウェル３及びＰ+ 型領域２０を選択的に形成する。
【００２７】
このとき、Ｐ+ 型領域２０はディープＰウェル３の終端部と接続させて、さらにＰ+ 型領域２０が後工程にて形成するチャネルＰウェル４よりも高濃度（低抵抗）かつ幅広になるように形成する。なお、このようにディープＰウェル３と共にＰ+ 型領域２０を形成することにより、このＰ+ 型領域２０を形成するためにのみ必要とする工程を排除できる。
【００２８】
〔図５に示す工程〕
次に、Ｎ- 型エピタキシャル層２の表面を酸化してゲート酸化膜６ａを形成する。そして、このゲート酸化膜上に高濃度にドーピングされたポリシリコンを堆積し、長方形状の空洞パターンを有するゲート電極７を形成する。このとき、図５に示すように、ゲート電極７の下にＰ+ 型領域２０が覆われる。なお、ウェハ上面からみたときにおけるゲート電極７を斜線にて表す。
【００２９】
〔図６に示す工程〕
この後、このゲート電極７をマスクにしてボロンイオンを注入し、これを拡散させてチャネルＰウェル４を形成する。
これにより、図４（ｃ）の平面模式図に示されるようにゲート電極７とチャネルＰウェル４が形成される。
【００３０】
〔図７に示す工程〕
そして、フォトリソグラフィにより高濃度Ｐ+ 型領域１０形成予定領域に開口パターンを有するフォトレジストを成膜し、このフォトレジストをマスクにしてボロンイオンを注入する。そして、このボロンイオンを拡散させてディープＰウェル３の低抵抗化のための高濃度Ｐ+ 型領域１０を形成する。
【００３１】
〔図８に示す工程〕
次いで、フォトリソグラフィによりエミッタ領域５形成予定領域に開口パターンを有するをフォトレジストを成膜して、このフォトレジストをマスクにしてリンイオンを注入する。そして、このリンイオンを拡散させてＮ+ 型拡散層からなるエミッタ領域５を形成する。
【００３２】
〔図９に示す工程〕
続いて、ウェハ全面に層間絶縁膜６ｂを形成したのちに、エミッタ領域５及びチャネルＰウェル４とオーミック接触を形成するためのコンタクトホールをこの層間絶縁膜６ｂと先に形成されたゲート酸化膜６ａに選択的に形成する。
〔図１０に示す工程〕
その後、スパッタ法により数ミクロンの金属膜を堆積させてエミッタ電極８を形成する。そして、Ｐ型基板１の裏面に金属膜を蒸着してコレクタ電極９を形成する。これにより、ＩＧＢＴが完成する。
【００３３】
なお、上述したように、Ｐ+ 型領域２０をディープＰウェル３と共に形成したが、Ｐ+ 型領域２０をディープＰウェル３とは別に形成してもよい。
また、本実施形態においては、Ｐ+ 型領域２０を略ホームベース形状としたが、チャネルＰウェル４よりも幅広な形状であれば同様の効果が得られる。例えば、略円形状にしてもよく長方形形状にしてもよい。但し、Ｐ+ 型領域２０をエミッタ領域５を横切るような構成とする場合においては、この横切る領域における電圧降下が大きくなる場合が考えられる。このため、エミッタ領域５を横切る部分が少なめになる構成としてＰ+ 型領域２０を形成するのが好ましい。
【００３４】
（第２実施形態）
本実施形態におけるＩＧＢＴの模式図を図１１に示す。なお、ＩＧＢＴの基本構成については概ね第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
すなわち、各基本セルに形成されたディープＰウェル３の終端部に、チャネルＰウェル４よりも高濃度かつ幅広のＰ+ 型領域２０を形成している点においては第１実施形態と同様であるが、このＰ+ 型領域２０について隣り合う各基本セル間で互いに連結させている点で第１実施形態と異なる。
【００３５】
つまり、本実施形態においては各基本セル間におけるＰ+ 型領域２０を連結させることによって、セル領域側とその外部側とを完全に分離している。
これにより、セル領域の外部側における正孔の流れを略完全にＰ+ 型領域２０に引き抜くことができ、より完全にセル終端部における正孔がセル終端部近傍のセル領域に流れていくことを防ぐことができる。これにより、セル終端部における正孔流量を少なくすることができ、ラッチアップ耐量の向上を図ることができる。
【００３６】
なお、本実施形態における製造工程手順は第１実施形態と同様であるが、Ｐ+ 型領域２０の形状が異なるため、図４に示す工程において用いるマスクの形成を図１１に示したＰ+ 型領域２０に合わせたものにする必要がある。
（第３実施形態）
本実施形態におけるＩＧＢＴの製造工程を図１２〜図１８に模式的に示す。本実施形態におけるＩＧＢＴの製造工程において第１実施形態と主に異なる点は、第１実施形態においてはゲート電極７を形成する以前にラッチアップ耐量を向上させるためのＰ+ 型領域２０を形成しているが、本実施形態においてはゲート電極７形成後にＰ+ 型領域２０を形成することである。
【００３７】
なお、図１２〜図１８において（ａ）はＩＧＢＴの上面模式図を示し、（ｂ）は（ａ）におけるＹ−Ｙ矢視断面図を示す。また、これらの図における上面模式図（ａ）についてのハッチングは、それぞれ（ｂ）に示すハッチングに対応している。以下、図１２〜図１８に基づきＩＧＢＴの製造工程手順を説明する。
〔図１２に示す工程〕
まず、Ｐ型基板１上にＮ- 型エピタキシャル層２を成長させた基板を用いて、この基板におけるＮ- 型エピタキシャル層２の上面にディープＰウェル３形成予定領域に開口パターンを有するフォトレジストを成膜する。そして、このフォトレジストをマスクとしてボロンイオンを注入し、ディープＰウェル３を選択的に形成する。
【００３８】
〔図１３に示す工程〕
次に、Ｎ- 型エピタキシャル層２の表面を酸化してゲート酸化膜６ａを形成する。そして、このゲート酸化膜６ａ上に高濃度にドーピングされたポリシリコンを堆積し、略Ｈ型形状（長方形形状の長手方向端部を幅広にした形状）の空洞パターンを有するゲート電極７を形成する。
【００３９】
〔図１４に示す工程〕
この後、このゲート電極７をマスクにしてボロンイオンを注入し、これを拡散させてチャネルＰウェル４及び周辺領域３０を形成する。なお、この周辺領域３０は、ゲート電極７の形状を後工程においてＰ+ 型領域２０を形成できる形状を採用しているために形成されるものであり、この周辺領域３０はチャネルＰウェル４の役割とは何ら関係ない。
【００４０】
〔図１５に示す工程〕
そして、フォトリソグラフィによりＰ+ 型領域２０形成予定領域及びディープＰウェル３の一部に開口パターンを有するフォトレジストを成膜して、このフォトレジストをマスクにしてボロンイオンを注入する。そして、このボロンイオンを拡散させて高濃度のＰ+ 型領域２０を形成するとともに、ディープＰウェル３の一部を高濃度にして高濃度Ｐ+ 型領域１０を形成する。なお、Ｐ+ 型領域２０は高濃度Ｐ+ 型領域１０と連続しており、ＩＧＢＴの実動作時においては、Ｐ+ 型領域２０から吸引された正孔のは主にこの高濃度Ｐ+ 型領域１０を介してエミッタ電極８へ流れる。
【００４１】
〔図１６に示す工程〕
次いで、フォトリソグラフィによりエミッタ領域５形成予定領域に開口パターンを有するをフォトレジストを成膜して、このフォトレジストをマスクにしてリンイオンを注入する。そして、このリンイオンを拡散させてＮ+ 型拡散層からなるエミッタ領域５を形成する。
【００４２】
〔図１７に示す工程〕
続いて、ウェハ全面に層間絶縁膜６ｂを形成したのちに、エミッタ領域５、チャネルＰウェル４及びＰ+ 型領域４０とオーミック接触を形成するためのコンタクトホールをこの層間絶縁膜６ｂに選択的に形成する。なお、ゲート電極７形成後にＰ+ 型領域２０を形成しているため、Ｐ+ 型領域２０上にはゲート電極７が形成されていない。このため、Ｐ+ 型領域２０上の層間絶縁膜６ｂを除去して、Ｐ+ 型領域２０においてもオーミック接触が行われるようにする。
【００４３】
〔図１８に示す工程〕
その後、スパッタ法により数ミクロンの金属膜を堆積させてエミッタ電極８を形成する。そして、Ｐ型基板１の裏面に金属膜を蒸着してコレクタ電極９を形成する。これにより、ＩＧＢＴが完成する。
このように、ディープＰウェル３とは別々にＰ+ 型領域２０を形成することもできる。そして、ディープＰウェル３と別工程にてＰ+ 型領域２０を形成しているため、ディープＰウェル３の濃度に依存することなく、Ｐ+ 型領域２０の濃度をより高濃度のものにすることができる。
【００４４】
これにより、Ｐ+ 型領域の濃度をより高濃度にすることができ、このＰ+ 型領域での正孔の引き抜きをより容易にすることができる。
（他の実施形態）
なお、上記実施形態においては本発明をＩＧＢＴに適用したものを示したが、ＩＧＢＴに代えてＤＭＯＳトランジスタに適用することもできる。例えば、素子のブレークダウン時において、セル終端部での電流密度の増加を抑制し、寄生動作の発生を抑制することができる。
【図面の簡単な説明】
【図１】第１実施形態におけるＩＧＢＴの上面模式図である。
【図２】（ａ）は、図１におけるＡ−Ａ矢視断面図、（ｂ）は図１におけるＢ−Ｂ矢視断面図、（ｃ）は図１におけるＣ−Ｃ矢視断面図である。
【図３】ＩＧＢＴにおける正孔の流れを示す模式図である。
【図４】図１におけるＩＧＢＴの製造工程を示す図である。
【図５】図４に続くＩＧＢＴの製造工程を示す図である。
【図６】図５に続くＩＧＢＴの製造工程を示す図である。
【図７】図６に続くＩＧＢＴの製造工程を示す図である。
【図８】図７に続くＩＧＢＴの製造工程を示す図である。
【図９】図８に続くＩＧＢＴの製造工程を示す図である。
【図１０】図９に続くＩＧＢＴの製造工程を示す図である。
【図１１】第２実施形態におけるＩＧＢＴの上面模式図である。
【図１２】図１１におけるＩＧＢＴの製造工程を示す図である。
【図１３】図１２に続くＩＧＢＴの製造工程を示す図である。
【図１４】図１３に続くＩＧＢＴの製造工程を示す図である。
【図１５】図１４に続くＩＧＢＴの製造工程を示す図である。
【図１６】図１５に続くＩＧＢＴの製造工程を示す図である。
【図１７】図１６に続くＩＧＢＴの製造工程を示す図である。
【図１８】図１７に続くＩＧＢＴの製造工程を示す図である。
【図１９】従来におけるＩＧＢＴの模式図であって、（ａ）はＩＧＢＴの上面模式図、（ｂ）は（ａ）のＤ−Ｄ矢視断面図である。
【図２０】図１９に示すＩＧＢＴの作動を示す説明図である。
【図２１】図１９に示すＩＧＢＴの回路模式図である。
【図２２】図１９に示すＩＧＢＴの正孔の流れを示す説明図である。
【符号の説明】
１…Ｐ型基板、２…Ｎ- 型エピタキシャル層、３…ディープＰウェル、
４…チャネルＰウェル、５…エミッタ領域、６ａ…ゲート酸化膜、
６ｂ…層間絶縁膜、７…ゲート電極、８…エミッタ電極、９…コレクタ電極、
１０…高濃度Ｐ+ 型領域、２０…Ｐ+ 型領域。
【図１】
0003692684.tif 000002
【図２】
0003692684.tif 000003
【図３】
0003692684.tif 000004
【図４】
0003692684.tif 000005
【図５】
0003692684.tif 000006
【図６】
0003692684.tif 000007
【図７】
0003692684.tif 000008
【図８】
0003692684.tif 000009
【図９】
0003692684.tif 000010
【図１０】
0003692684.tif 000011
【図１１】
0003692684.tif 000012
【図１２】
0003692684.tif 000013
【図１３】
0003692684.tif 000014
【図１４】
0003692684.tif 000015
【図１５】
0003692684.tif 000016
【図１６】
0003692684.tif 000017
【図１７】
0003692684.tif 000018
【図１８】
0003692684.tif 000019
【図１９】
0003692684.tif 000020
【図２０】
0003692684.tif 000021
【図２１】
0003692684.tif 000022
【図２２】
0003692684.tif 000023