(57)【特許請求の範囲】
【請求項１】
データ信号と制御用信号を含むデジタル入力信号から前記データ信号と前記制御用信号とを取り出し，生成するデジタル回路と、このデジタル回路からの出力信号を受けて所定の信号処理を行う後段回路部とを備え、前記デジタル回路により前記データ信号を正常に生成できなかったときに、前記後段回路部の出力ミュートをかけるためのミュート制御信号を生成するデジタルミュート回路において、
前記ミュート制御信号により、前記制御用信号の前記後段回路部への送出が禁止される禁止回路を設けたことを特徴とするデジタルミュート回路。
【請求項２】
前記禁止回路は、前記データ信号および／または前記制御用信号の有する所定クロック信号に同期したタイミングで前記ミュート制御信号を生成するように構成することを特徴とする請求項１記載のデジタルミュート回路。
【請求項３】
前記デジタル入力信号は、Ｌ／Ｒチャンネルのアナログ音声信号をサンプリングしたデジタル信号で構成し、
前記後段回路部は、Ｄ／Ａ変換回路部で構成し、
前記禁止回路は、前記データ信号および／または前記制御用信号の有する所定クロック信号に同期したタイミングで前記ミュート制御信号を生成するように構成したことを特徴とする請求項１記載のデジタルミュート回路。
【請求項４】
前記禁止回路は、前記ミュート制御信号によるミュート時間を制御するように構成することを特徴とする請求項１記載のデジタルミュート回路。
【請求項５】
前記禁止回路による動作は、前記後段回路部を制御するためのホストコントローラによる指令動作に含まれるように構成したことを特徴とする請求項１ないし請求項４のいずれかに記載のデジタルミュート回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルミュート回路に関し、特に、デジタル入力信号からデータ信号と制御用信号とを生成して後段回路部に送出すると共に、前記デジタル入力信号から前記データ信号を正常に生成することができなかったときに、前記後段回路部の出力ミュートをかけるためのミュート制御信号を生成するデジタルミュート回路に関する。
【０００２】
【従来の技術】
この種のデジタルミュート回路は、例えばＣＤプレーヤにおける光読取り信号が入力されるデジタルインターフェイスレシーバ（以下、「ＤＩＲ」と略称する）の後段回路を構成するデジタル信号処理回路（以下、「ＤＳＰ」と略称する）やＤ／Ａ変換回路に対してミュート動作を行なわせるために用いられている。
【０００３】
この１例を図４を用いて説明する。ＤＩＲ１９は、入力されたデジタル入力信号から、データ信号ＤＡＴＡ−１と制御用信号ＳＣＬＫ−１と制御用信号ＬＲＣＫ−１とを生成して後段回路部、即ち、ＤＳＰ２１とＤ／Ａ変換回路２２に送出すると共に、デジタル入力信号からデータ信号ＤＡＴＡ−１を正常に生成することができなかったときに、当該後段回路部の出力ミュートをかけるためのミュート制御信号ＥＲＲ  を生成するものである。
【０００４】
このＤＩＲ１９の後段に接続されたＤＳＰ２１は、入力されたデータ信号ＤＡＴＡ−１に誤り訂正等を施したデータ信号ＤＡＴＡ−２を得て、これをＤ／Ａ変換回路２２に入力するためのもので、このデータ信号ＤＡＴＡ−２がＤ／Ａ変換回路２２によってＤ／Ａ変換されてＬｃｈとＲｃｈのアナログ出力信号が得られる。
【０００５】
この場合、ＤＩＲ１９で生成された制御用信号ＳＣＬＫ−１と制御用信号ＬＲＣＫ−１は、ＤＳＰ２１によるデジタル処理とＤ／Ａ変換回路２２によるＤ／Ａ変換を適宜に行なわせるための制御用の信号として供給されている。
【０００６】
また、ＤＩＲ１９によってデータ信号ＤＡＴＡ−１を正常に生成することができなかったときには、誤ったデータがそのまま後段回路に供給されてしまうと雑音発生や誤動作が発生してしまう。これを防ぐために、ＤＩＲ１９においてデータ信号ＤＡＴＡ−１を正常に生成することができなかったときにミュート制御信号ＥＲＲ  をホストコントローラ２０に送出し、当該ホストコントローラ２０によってソフト的にミュート信号ＭＵＴＥ−１を作り出してＤＳＰ２１に対するミュートを該ＤＳＰ２１の持っているデジタルアッテネータ機能を働かせてミュートを行なうと共に、ミュート信号ＭＵＴＥ−２もソフト的に作り出してＤ／Ａ変換回路２２に対するミュートも該Ｄ／Ａ変換回路２２の持っているデジタルアッテネータ機能を働かせてミュートを行っている。
【０００７】
したがって、従来のデジタルミュート回路は、伝送の障害や符号誤り等に起因してデータ信号ＤＡＴＡ−１を正常に生成することができなかったときには、後段回路にミュートをかけ、雑音発生や誤動作の発生を防いでいる。
【０００８】
【発明が解決しようとする課題】
このような従来のデジタルミュート回路は、ＤＩＲ等の回路に入力されるデジタル入力信号が何らかの異常でと切れたりなくなった等で正常なデータ信号が得られなかったときに後段回路のミュートをかけているため、一応の防止策となっているものの、デジタル入力信号から生成された制御用信号（ＳＣＬＫ−１やＬＲＣＫ−１）は、後段回路部にそのまま供給されているために、当該制御用信号が何らかの原因で異常となった場合には、デジタル入力信号から生成されたデータ信号が正常であってもその出力が異常となってしまい、大きな雑音が発生したり後段回路部が誤動作してしまう虞がある。
【０００９】
特に、後段回路部がアナログ出力信号を得るためのＤ／Ａ変換回路であった場合には、当該Ｄ／Ａ変換回路の出力に接続された音声増幅回路を介して接続されたスピーカに大きな雑音成分が供給されスピーカ許容入力をオーバーしてボイスコイル破損等の事故を引き起こす虞がある。
【００１０】
そこで、本発明の目的は、デジタル入力信号が何らかの異常でと切れたりなくなった等で正常なデータ信号が得られなかったときに、後段回路部における雑音発生や誤動作を発生させることのないデジタルミュート回路を提供することにある。
【００１１】
【課題を解決するための手段】
前述の目的を達成決するため、本発明によるデジタルミュート回路は、次のような特徴的構成を採用している。
【００１２】
（１）データ信号と制御用信号を含むデジタル入力信号から前記データ信号と前記制御用信号とを取り出し，生成するデジタル回路と、このデジタル回路からの出力信号を受けて所定の信号処理を行う後段回路部とを備え、前記デジタル回路により前記データ信号を正常に生成できなかったときに、前記後段回路部の出力ミュートをかけるためのミュート制御信号を生成するデジタルミュート回路において、
前記ミュート制御信号により、前記制御用信号の前記後段回路部への送出が禁止される禁止回路を設けたデジタルミュート回路。
【００１３】
（２）前記禁止回路は、前記データ信号および／または前記制御用信号の有する所定クロック信号に同期したタイミングで前記ミュート制御信号を生成するように構成するデジタルミュート回路。
【００１４】
（３）前記デジタル入力信号は、Ｌ／Ｒチャンネルのアナログ音声信号をサンプリングしたデジタル信号で構成し、
前記後段回路部は、Ｄ／Ａ変換回路部で構成し、
前記禁止回路は、前記データ信号および／または前記制御用信号の有する所定クロック信号に同期したタイミングで前記ミュート制御信号を生成するように構成した上記（１）のデジタルミュート回路。
【００１５】
（４）前記禁止回路は、前記ミュート制御信号によるミュート時間を制御するように構成する上記（１）のデジタルミュート回路。
【００１６】
（５）前記禁止回路による動作は、前記後段回路部を制御するためのホストコントローラによる指令動作に含まれるように構成した上記（１）ないし（４）のいずれかのデジタルミュート回路。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について添付図面を参照しながら説明する。図１は、本発明によるデジタルミュート回路の一実施形態の基本構成の回路ブロック図であり、ＤＩＲ１は、ＣＤプレーヤの光読取り信号等のデジタル入力信号からデータ信号ＤＡＴＡと制御用信号ＣＯＮＴを生成して後段回路部４側に送出すると共に、デジタル入力信号からデータ信号ＤＡＴＡを正常に生成することができなかったときに、後段回路部４の出力ミュートをかけるためのミュート制御信号ＭＵＴＥを生成する回路である。
【００１９】
このＤＩＲ１で生成されたデータ信号ＤＡＴＡは、禁止回路２を介して後段回路部４に出力され、また、ＤＩＲ１で生成された制御用信号ＣＯＮＴも禁止回路３を介して後段回路部４に出力され、更に、ＤＩＲ１で生成されたミュート制御信号ＭＵＴＥが禁止回路２と禁止回路３のそれぞれの制御端に出力されると共に後段回路部４にも出力されるように構成されている。
【００２０】
したがって、デジタル入力信号が何らかの原因によってと切れたりなくなった場合にミュート制御信号ＭＵＴＥが生成されるので、データ信号ＤＡＴＡの信号系統と制御用信号ＣＯＮＴの信号系統のそれぞれが禁止回路２と禁止回路３のそれぞれによって断たれ、後段回路部４に供給されなくなり、これと同時的にミュート制御信号ＭＵＴＥが後段回路部４に供給されるので、当該後段回路部４において確実なミュート動作を行わせることができ、その出力に異常信号が生じることが防げる。
【００２１】
一方、デジタル入力信号から生成された「データ信号ＤＡＴＡ」に異常信号が生じたりなくなった場合には、データ信号ＤＡＴＡの信号系統と制御用信号ＣＯＮＴの信号系統のそれぞれが禁止回路２と禁止回路３のそれぞれによって断たれ、後段回路部４に供給されなくなり、これと同時的にミュート制御信号ＭＵＴＥが後段回路部４に供給されるので、当該後段回路部４において確実なミュート動作を行わせることができ、その出力に異常信号が生じることが防げる。
【００２２】
更に、デジタル入力信号から生成された「制御用信号ＣＯＮＴ」に異常信号が生じたりなくなった場合には、データ信号ＤＡＴＡの信号系統と制御用信号ＣＯＮＴの信号系統のそれぞれが禁止回路２と禁止回路３のそれぞれによって断たれ、後段回路部４に供給されなくなり、これと同時的にミュート制御信号ＭＵＴＥが後段回路部４に供給されるので、当該後段回路部４において確実なミュート動作を行わせることができ、その出力に異常信号が生じることが防げる。
【００２３】
次に本発明の他実施の形態によるデジタルミュート回路について図２を用いて説明する。ＤＩＲ１は、ＣＤプレーヤの光読取り信号等のデジタル入力信号からデータ信号ＤＡＴＡ−１と制御用信号ＬＲＣＫ−１と制御用信号ＳＣＬＫ−１とミュート制御信号ＥＲＲ  とを生成してＤＳＰ６側に送出すると共に、デジタル入力信号からデータ信号ＤＡＴＡ−１を正常に生成することができなかったときに、ＤＳＰ６の出力ミュートをかけるためのミュート制御信号ＥＲＲ  を生成する回路である。
【００２４】
ＤＩＲ５のデータ信号ＤＡＴＡ−１と制御用信号ＬＲＣＫ−１と制御用信号ＳＣＬＫ−１のそれぞれの出力端は、アンドゲート回路７〜９のそれぞれの一方の入力端に接続され、アンドゲート回路７〜９のそれぞれの他方の入力端は共通接続されてアンドゲート回路１４の出力端に接続されている。
【００２５】
また、アンドゲート回路７の出力端に得られるデータ信号ＤＡＴＡ−２はＤＳＰ６にに供給され、アンドゲート回路８の出力端に得られる制御用信号ＬＲＣＫ−２はＤＳＰ６に供給され、アンドゲート回路９の出力端に得られる制御用信号ＳＣＬＫ−２はＤＳＰ６に供給されるように接続されている。
【００２６】
Ｄ型のフリップフロップ回路（以下、「Ｄ型ＦＦ回路」と略称する）が４つ（Ｄ型ＦＦ回路１０〜１３）設けられ、ＤＩＲ５の制御用信号ＬＲＣＫ−１と制御用信号ＳＣＬＫ−１とミュート制御信号ＥＲＲ  都のそれぞれの出力端が、Ｄ型ＦＦ回路１０〜１２のそれぞれのクロック入力端に接続されている。このＤ型ＦＦ回路１０のデータ入力端と反転出力端は共通接続され、非反転出力端がＤ型ＦＦ回路１３のクロック入力端に接続されている。
【００２７】
また、Ｄ型ＦＦ回路１１のデータ入力端はＤ型ＦＦ回路１２のクロック入力端に接続され、該Ｄ型ＦＦ回路１１の非反転出力端がＤ型ＦＦ回路１３のデータ入力端に接続されている。
【００２８】
更に、Ｄ型ＦＦ回路１２のデータ入力端は、電源ＶＣＣに接続され、反転出力端は、アンドゲート回路１４の一方の入力端に接続され、反転リセット入力端は、Ｄ型ＦＦ回路１３の反転出力端に共通接続されてアンドゲート回路１４の他方の入力端に接続されている。
【００２９】
以上のように構成されたデジタルミュート回路において、ＤＩＲ５で異常が検知されると、ミュート制御信号ＥＲＲ  がＬレベルからＨレベルに立上げられ、そのエッジでＤ型ＦＦ回路１２がラッチされ、アンドゲート回路１４の出力がＬレベルに固定される。すると、アンドゲート回路７〜９のそれぞれが閉じられて、データ信号ＤＡＴＡ−１と制御用信号ＬＲＣＫ−１と制御用信号ＳＣＬＫ−１とのそれぞれをＤＳＰ６に伝達されることが禁止される。
【００３０】
また、制御用信号ＳＣＬＫ−１のＬレベルからＨレベルへの立上がりエッジでＤ型ＦＦ回路１１がラッチされてＤ型ＦＦ回路１３のデータ入力端がＨレベルにされる。Ｄ型ＦＦ回路１３で形成される分周回路で不Ｄ／Ａ変換回路２２の出力が１／２に分周されるので、Ｄ型ＦＦ回路１３の非反転出力端がミュート制御信号ＥＲＲ  をロックすると同時にＤ型ＦＦ回路１２をリセットされる。
【００３１】
このとき、Ｄ型ＦＦ回路１３は、Ｄ型ＦＦ回路１１の非反転出力端の信号でロックされているためにミュート制御信号ＥＲＲ  がＬレベルに変化するまではアンドゲート回路７〜９の出力をＬレベルに固定し、データ信号ＤＡＴＡ−２と制御用信号ＬＲＣＫ−２と制御用信号ＳＣＬＫ−２はＤＳＰ６に送出されず、結果的にミュートされることになる。
【００３２】
したがって、Ｄ型ＦＦ回路１０の非反転出力でＤ型ＦＦ回路１３をロックすることでデジタル入力信号のサンプリング周波数に同期したミュートの解除とミュート制御信号ＥＲＲ  のチャッタリングによる誤動作を防止している。
また、ミュートの解除を制御用信号ＬＲＣＫ−１のエッジで行うことによって、後段回路部であるＤＳＰ６におけるミュートの解除を制御用信号ＬＲＣＫ−１に同期したタイミングで行うことができるので、ＤＳＰ６においてミュート開始／解除に伴う誤動作が防げる。
【００３３】
次に、本発明の更に他の実施の形態によるデジタルミュート回路を図３を用いて説明する。この形態は、デジタル入力信号からデータ信号ＤＡＴＡ−１と制御用信号ＬＲＣＫ−１と制御用信号ＳＣＬＫ−１を生成するＤＩＲ１５の後段にミュート回路１６を接続し、何らかの異常でＤＩＲ１５によってミュート制御信号ＥＲＲ  が生成されたときに、ミュート回路１６によってデータ信号ＤＡＴＡ−２と制御用信号ＬＲＣＫ−２と制御用信号ＳＣＬＫ−２とを同時にミュートすることによってミュート回路１６の後段に接続されるＤＳＰ１７の誤動作やＤ／Ａ変換回路１８に生じるオーディオノイズをＤＩＲ１５で生成されたミュート制御信号ＥＲＲ  の発生と同時に防ぐことができる。
【００３４】
したがって、ＤＳＰ１７からＤ／Ａ変換回路１８に供給される信号は、ＤＩＲ１５からの制御用信号ＳＣＬＫ−１と制御用信号ＬＲＣＫ−１とＤＳＰ１７からのデータ信号ＤＡＴＡ−３となり、このデータ信号ＤＡＴＡ−３は、異常時にミュートがかけられたものであるのでＤ／Ａ変換回路１８によるＬｃｈまたはＲｃｈのアナログ出力信号にノイズが生じることがなく、スピーカ破損等の事故は発生しない。
【００３５】
尚、本発明は前述形態に限定されることなく、その要旨を逸脱しない範囲内で種々の変形実施の形態を採用することができることは勿論である。
【００３６】
例えば、デジタル入力信号から生成されるミュート制御信号（ＥＲＲ  ）は、前述のようにハード（ロジック回路）で構成しているがホストコントローラ等によってソフト的に生成するようにしてもよい。また、禁止手段によるミュート制御動作は、後段回路部を制御するためのホストコントローラによる指令動作に含まれるように構成してもよい。
【００３７】
また、ミュートを行う時間を前述のラッチの時間をタイマーで制御することによって後段回路部の態様に応じて適宜に決定することができる。
【００３８】
更に、本発明において、データ信号の生成と共に得る制御用信号は、制御用信号ＬＲＣＫや制御用信号ＳＣＬＫでなくてもよく、例えばサンプリング周波数信号をそのまま用いてもよい。
【００３９】
【発明の効果】
以上説明したように、本発明のデジタルミュート回路によれば、ＤＩＲ等の回路に入力されるデジタル入力信号が何らかの異常でと切れたりなくなった等で正常なデータ信号が得られなかったときに後段回路のミュートをかけると共に、デジタル入力信号から生成された制御用信号（ＳＣＬＫ−１やＬＲＣＫ−１）を、後段回路部にそのまま供給せず、当該制御用信号が何らかの原因で異常となった場合に、デジタル入力信号から生成されたデータ信号が正常であってもその出力が異常となってしまい大きな雑音が発生したり後段回路部が誤動作してしまうことのないようにミュート制御信号が生成されたときには当該制御用信号を後段回路部に送出することを禁止しているために、確実なデジタル信号処理を行うことができる。
【００４０】
特に、後段回路部がアナログ出力信号を得るためのＤ／Ａ変換回路であった場合に、当該Ｄ／Ａ変換回路の出力に接続された音声増幅回路を介して接続されたスピーカに大きな雑音成分が供給されスピーカ許容入力をオーバーしてボイスコイル破損等の事故を引き起こすことがなくなる。
【００４１】
したがって、デジタル入力信号が何らかの異常でと切れたりなくなった等で正常なデータ信号が得られなかったときに、後段回路部における雑音発生や誤動作を発生させることのないデジタルミュート回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるデジタルミュート回路のブロック回路図である。
【図２】本発明の他実施の形態によるデジタルミュート回路の回路図である。
【図３】本発明の更に他の実施の形態によるデジタルミュート回路のブロック回路図である。
【図４】従来のデジタルミュート回路の一例を示すブロック回路図である。
【符号の説明】
１，５，１５      ＤＩＲ
２，３            禁止回路
４                後段回路部
６，１７          ＤＳＰ
７〜９，１４      アンドゲート回路
１０〜１３        Ｄ型ＦＦ回路
１６              ミュート回路
１８              Ｄ／Ａ変換回路
【図１】
0003606428.tif 000002
【図２】
0003606428.tif 000003
【図３】
0003606428.tif 000004
【図４】
0003606428.tif 000005