(57)【特許請求の範囲】
【請求項１】
受信信号を入力し、該受信信号を検波する検波器において、
再生クロック位相を初期化する前に、前記検波器の搬送波再生回路とクロック再生回路の内部状態を記憶回路に記憶し、
前記再生クロック位相の初期化後に、バースト波の誤検出が判明した場合、前記搬送波再生回路の内部状態と前記クロック再生回路の内部状態を、前記記憶回路に記憶されている内部状態に復元することを特徴とする検波方法。
【請求項２】
受信信号を入力し、該受信信号を検波する検波器において、
再生クロック位相を初期化する前に、前記検波器の搬送波再生回路とクロック再生回路の内部状態を記憶回路に記憶する手段と、
前記再生クロック位相の初期化後に、バースト波の誤検出が判明した場合、前記搬送波再生回路の内部状態と前記クロック再生回路の内部状態を、前記記憶回路に記憶されている内部状態に復元する手段を有し、
バースト波の誤検出があっても、次のバースト波到来時に周波数引き込みと位相同期を実行可能であることを特徴とする検波回路。
【請求項３】
受信信号を入力し、該受信信号を検波する検波器において、
前記受信信号の搬送波再生を行う搬送波再生回路と、
クロック再生を行うクロック再生回路と、
入力する前記受信信号をモニタし、前記受信信号が入力したか否かを判定し、該判定結果に基き、前記搬送波再生回路と前記クロック再生回路の制御を行う制御回路と、
前記搬送波再生回路と前記クロック再生回路の内部状態を記憶する記憶回路と、
前記搬送波再生回路により再生された再生搬送波と、前記クロック再生回路により再生された再生クロックとを用い、受信波の検波を行う検波回路とを有し、
前記制御回路が前記受信信号の入力したことを判定したときに、前記搬送波再生回路と前記クロック再生回路の内部状態を前記記憶回路に記憶し、前記検波回路から出力されるタイミング信号に基づいて前記クロック再生回路が初期化され、
更に、前記制御回路が前記受信信号の入力が終了したと判定したときに、前記記憶回路が記憶した前記搬送波再生回路と前記クロック再生回路の内部状態を保持し、次に、前記制御回路が前記受信信号の入力したことを判定したときに、前記搬送波再生回路と前記クロック再生回路の内部状態を前記記憶回路に記憶し、前記検波回路から出力されるタイミング信号に基づいて前記クロック再生回路が初期化される検波器であって、
バースト波の誤検出によって再生クロック位相初期化を実行された場合には、前記記憶回路に記憶した前記搬送波再生回路及び前記クロック再生回路の内部状態を復元することを特徴とする検波器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル無線機の搬送波再生及びクロック再生のための検波器に関するものである。
【０００２】
【従来の技術】
ディジタル無線機の受信部では、搬送波とクロックが必要である。一般にこれらには、受信信号を基に受信部内で再生されたものが利用されている。従って、無信号状態では搬送波再生やクロック再生を行うことができない。このため、信号がバースト的に送受される場合、再生搬送波及び再生クロックの周波数の引き込みと位相同期が、時間的に間に合わないケースが頻発するようになる。このようなケースでは、受信データのエラーレートが増加し、伝送品質の確保が困難になる。従って、バースト波を受信する場合、特に、複数局からのバースト波を受信する場合において、搬送波再生とクロック再生の周波数の引き込みや位相同期の高速化技術は非常に重要である。
【０００３】
従来の検波器の基本的な動作を図２によって説明する。図２は従来の検波器の構成を示すブロック図である。１００は入力端子、６は搬送波再生回路、７はクロック再生回路、５は検波回路、２００は出力端子である。
搬送波再生やクロック再生を行う時の、周波数の引き込みや位相同期を高速化する従来の方法としては、受信電力の立ち上がり検出や、バースト波先頭部の波形パターン検出等のバースト波検出結果を利用し、以下に示すような手法が採られている。
まず、特公昭４８−７２０８号公報に示されているように、搬送波再生回路６、とクロック再生回路７とを間欠的に動作させる方法がある。図３に、バースト波到来状況と動作状況との関係を示す。この方法では、バースト波終了時に回路内に保存されている周波数情報（理想搬送波との周波数差：δｆ搬送波、理想クロックとの周波数差：δｆクロック）を保持し、この周波数情報を次バースト波到来直後の初期状態として用いることで、周波数引き込み処理が高速化される。
【０００４】
また、１９８９年  電子情報通信学会秋季全国大会  予稿Ｂ−５４３に示されているように、クロック再生回路７の内部状態を初期化する方法がある。図４に、バースト波到来状況と動作状況との関係を示す。この方法では、バースト波到来の検出直後、再生クロックの位相を一挙に適正位相まで合わせ込むことにより、位相同期処理が高速化される。
【０００５】
また更に、搬送波再生回路６とクロック再生回路７の間欠動作と、再生クロック位相初期化とを併用することによる高速化も可能である。
【０００６】
【発明が解決しようとする課題】
前述の従来技術には、次に挙げる欠点があった。即ち、受信波にバースト波検出の限界を超えるノイズが混入している場合、ノイズ成分とバースト波先頭部との識別が困難になり、真のバースト到来位置以外でバースト波を検出するようになる。この誤検出時にクロック位相を初期化し、通常の周波数引き込み・位相同期動作に移行すると、搬送波再生回路と、クロック再生回路の内部に保存されている周波数情報（δｆ搬送波とδｆクロック）が失われることになり、真の次バースト到来時に周波数引き込み・位相同期を再実行しなければならなくなる。このとき、周波数引き込み、位相同期が間に合わなければ、受信データ中のエラーの発生数を増加させることになる。
【０００７】
本発明の目的は、上記のような欠点を除去し、バースト波の誤検出が発生した場合においても、次バーストに影響を及ぼさずに、再生搬送波及び、再生クロックの周波数引き込み・位相同期を高速化することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明では、まず、再生クロック位相初期化時に、搬送波再生回路の内部状態及び、クロック再生回路の内部状態を記憶回路に待避する。次に、バースト波誤検出による再生クロック位相初期化の実行が判明した場合、搬送波再生回路の内部状態及び、クロック再生回路の内部状態を、記憶回路に待避されている内部状態に復元する。これにより、真の次バースト到来時には、復元された状態が初期状態となるため、周波数引き込み・位相同期の高速化が可能になる。
【０００９】
【発明の実施形態の例】
本発明の一実施例を図１によって説明する。
図１は、本発明の再生クロック位相初期化機能付き検波器の一実施例を示すブロック構成図である。１００は入力端子、１は制御回路、２は制御回路１の制御に従って搬送波を再生する搬送波再生回路、３は制御回路１の制御に従ってクロックを再生するクロック再生回路、４は搬送波再生回路２の内部状態及びクロック再生回路３の内部状態を記憶する記憶回路、５は搬送波再生回路２により再生された再生搬送波とクロック再生回路３により再生された再生クロックとを用い受信波の検波を行う検波回路、２００は出力端子である。制御回路１は、受信信号のモニタ結果に基づき、搬送波再生回路２とクロック再生回路３に対し、通常の再生（周波数の引き込み・位相同期）、回路内部状態の保持、回路内部状態の初期化、回路内部状態の復元の制御を行う制御回路である。
【００１０】
図１において、バースト波は入力端子１００から入力し、制御回路１と搬送波再生回路２と検波回路５に与えられる。制御回路１は、バースト波の到来を検出すると、搬送波再生回路２とクロック再生回路３とに初期化実行を通知する。ここで、搬送波再生回路２の内部状態とクロック再生回路３の内部状態が、記憶回路４に待避する。次に、検波回路５から与えられるタイミング信号に基づいて、クロック再生回路３の内部状態が初期化される。この初期化の後に、搬送波再生回路２とクロック再生回路３は通常動作に移行する。以降、バースト波が継続する期間、通常モードによる搬送波再生とクロック再生が行われる。そしてこれら再生された搬送波とクロックとによって検波回路５が動作し、検波回路５の検波出力は出力端子２００を介して出力される。
【００１１】
バースト波終了を検出すると、制御回路１は、搬送波再生回路２とクロック再生回路３を内部状態保持モードに移行させ、以降、次バースト到来を待機し、バースト波を検出した場合には前述の初期化処理以降を繰り返す。ただし、バースト波を誤検出してしまった場合、制御回路１がこの状況を判定し、搬送波再生回路２とクロック再生回路３の失われた内部状態を、記憶回路４に待避した状態に復元する。
【００１２】
以上により、バースト波の誤検出時にクロック位相を初期化し、搬送波再生回路２とクロック再生回路３内部に保存されている周波数情報（δｆ搬送波、δｆクロック）が失われた場合においても、搬送波再生回路２とクロック再生回路３は、記憶回路４に待避した周波数情報を利用することにより、真の次バースト到来時に、周波数引き込みと位相同期を高速に実行することが可能となる。
【００１３】
図５は本発明の第２の実施例である。これまで説明した構成要素と同一の機能の構成要素には同一の番号を付した。その他、８は受信信号のモニタ結果に基づき、搬送波再生回路２とクロック再生回路３に対し、通常の再生（周波数の引き込み・位相同期）、回路内部状態の保持、回路内部状態の初期化、回路内部状態の復元等の制御を行う制御回路である。９は制御回路８の制御で動作するタイマーである。
【００１４】
図５において、バースト波は入力端子１００から入力し、制御回路８と搬送波再生回路２と検波回路５に与えられる。制御回路８はバースト波の到来を検出すると、搬送波再生回路２とクロック再生回路３に初期化実行を通知する。ここで、搬送波再生回路２の内部状態とクロック再生回路３の内部状態とが記憶回路４に待避する。次に、クロック再生回路３は、検波回路５からのタイミング信号に基づいてクロック位相の初期化を行う。
この後に、制御回路８は、搬送波再生回路２とクロック再生回路３を通常モードに移行させる。以降、搬送波再生回路２とクロック再生回路３は、バースト波が継続する期間通常モードを続行する。なお、タイマー９は、制御回路８の指定時間動作し、この動作期間中の制御回路８のバースト波検出結果を無効化する。これにより、搬送波再生回路２とクロック再生回路３に不要な初期化が行われないようになる。
【００１５】
バースト波の終了を検出すると、制御回路８は、搬送波再生回路２とクロック再生回路３を内部状態保持モードに移行させ、以降、次バースト到来まで待機し、バースト波を検出した場合には前述の初期化処理以降を繰り返す。ただし、バースト波を誤検出してしまった場合には、制御回路１がこの状況を判定し、搬送波再生回路２とクロック再生回路３の失われた内部状態を、記憶回路４に待避した状態に復元する。また、このとき、タイマー９も再設定され、制御回路８のバースト波検出結果が再び有効になる。
【００１６】
以上により、バースト受信時の不要なクロック位相初期化の削減と、真のバースト到来時に、周波数引き込み・位相同期を高速に実行することが可能となる。
【００１７】
図６は本発明の第３の実施例である。これまで説明した構成要素と同一の機能の構成要素には同一の番号を付した。その他、１０は受信信号のモニタ結果に基づき搬送波再生回路２とクロック再生回路３に対し通常の再生（周波数の引き込み・位相同期）、回路内部状態の保持、回路内部状態の初期化、回路内部状態の復元等の制御を行う制御回路、１１は制御回路１０の制御に従って搬送波を再生する搬送波再生回路、１２は制御回路１０の制御に従ってクロックを再生するクロック再生回路、１３は搬送波再生回路１１の内部状態及びクロック再生回路１２の内部状態を記憶する記憶回路である。なお、この記憶回路１３は、書き換え可能な不揮発性の記憶回路であり、通電時の書き換え、非通電時の内部状態が可能なものを用いる。また検波回路５は、搬送波再生回路１１により再生された搬送波と、クロック再生回路１２により再生されたクロックを用い、受信波の検波を行う。
【００１８】
電源投入直後、制御回路１０の指定により、搬送波再生回路１１の内部状態、及び、クロック再生回路１４の内部状態は、不揮発性記憶回路１３の内容に設定される。以降、制御回路１０は、バースト波の到来を検出するごとに、搬送波再生回路１１、及び、クロック再生回路１２に初期化実行を指定する。ここで、搬送波再生回路１１の内部状態、及び、クロック再生回路１２の内部状態は、不揮発性記憶回路１３にそれぞれ待避する。
次に、クロック再生回路１２は、検波回路５からのタイミング信号に基づいてクロック位相の初期化を行う。この後に、制御回路１０は、搬送波再生回路１１とクロック再生回路１２を通常モードに移行させる。以降、搬送波再生回路１１とクロック再生回路１２は、バースト波が継続する期間、通常モードを続行する。
【００１９】
バースト波の終了を検出すると、制御回路１０は、搬送波再生回路１１とクロック再生回路１２を内部状態保持モードに移行させ、以降、次バースト到来を待機し、バースト波を検出した場合には前述の初期化処理以降を繰り返す。ただし、バースト波を誤検出してしまった場合、制御回路１０がこの状況を判定し、搬送波再生回路１１とクロック再生回路１２の失われた内部状態を、不揮発性記憶回路１３に待避した状態に復元する。
電源をオフにする場合、制御回路１０の指定により、搬送波再生回路１１とクロック再生回路１２は、その時点における各々の内部状態を不揮発性記憶回路１３にそれぞれ保存する。
以上により、システム起動直後及び、バースト到来時の周波数引き込み・位相同期の高速化を実現できる。
【００２０】
【発明の効果】
以上のように本発明によれば、バースト波の誤検出時のクロック位相初期化によって、搬送波再生回路、クロック再生回路の内部状態（周波数情報δｆ）が失われた場合でも、記憶回路に待避した内部状態を利用できるため、真のバースト到来時の周波数引き込み・位相同期の高速化が可能となり、伝送エラーレートを低減できる。従って、高効率なディジタル無線機の実現が可能である。
【図面の簡単な説明】
【図１】本発明の再生クロック位相初期化機能付き検波器の一実施例を示すブロック構成図。
【図２】従来の検波器の構成を示すブロック図。
【図３】間欠動作実行時のバースト波到来状況と動作状況との関係を示す図。
【図４】クロック再生初期化実行時の波到来状況と動作状況との関係を示す図。
【図５】本発明の再生クロック位相初期化機能付き検波回路の一実施例を示すブロック構成図。
【図６】本発明の再生クロック位相初期化機能付き検波回路の一実施例を示すブロック構成図。
【符号の説明】
１：制御回路、  ２：搬送波再生回路、  ３：クロック再生回路、  ４：記憶回路、  ５：検波回路、  ６：搬送波再生回路、  ７：クロック再生回路、  ８：制御回路、  ９：タイマー、  １０：制御回路、  １１：搬送波再生回路、  １２：クロック再生回路、  １３：不揮発性記憶回路、  １００：入力端子、  ２００：出力端子。
【図１】
0003606553.tif 000002
【図２】
0003606553.tif 000003
【図３】
0003606553.tif 000004
【図４】
0003606553.tif 000005
【図５】
0003606553.tif 000006
【図６】
0003606553.tif 000007