(57)【特許請求の範囲】
【請求項１】
任意の適応アルゴリズムによって受信信号から補償係数を推定し、該推定した補償係数によって、前記受信信号のフェージング振幅および位相ひずみを補償する適応振幅位相制御器において、
前記受信信号の電力を算出し、
前記補償係数の単位時間当たりの変位量を求め、
前記算出した電力が所定の範囲にある場合は、前記補償係数によって振幅位相を制御し、
振幅位相を制御した最新の補償係数を保持し、
前記算出した電力が所定の範囲にない場合は、前記保持した最新の補償係数に前記変位量を逐次加算して補償係数を更新し、該補償係数によって振幅位相を制御することを特徴とする適応振幅位相制御方法。
【請求項２】
請求項１記載の適応振幅位相制御方法において、
前記算出した電力が所定の範囲にない場合は、前記補償係数の単位時間当たりの変位量の平均値を求め、求めた該平均値を前記最新の補償係数に逐次加算して補償係数を更新することを特徴とする適応振幅位相制御方法。
【請求項３】
受信信号のフェージング振幅および位相ひずみを補償する適応振幅位相制御器において、
前記受信信号の電力を求める信号電力検出器と、
任意の適応アルゴリズムを有する補償係数推定器と、
該補償係数推定器の出力である補償係数の単位時間当たりの変位量を求める変位計算部と、
該変位計算部の出力を平均する平均計算部と、該平均計算部の出力を記憶するレジスタと、
該平均値を記憶するレジスタの出力を入力とする積分器を設け、
前記信号電力検出器の出力が所定の範囲にある場合は、前記補償係数推定器の出力を補償係数として振幅位相を制御し、
前記信号電力検出器の出力が前記所定の範囲にない場合は、前記補償係数推定器の出力を前記積分器の初期値に設定して前記平均値を最新の補償係数に逐次加算するように前記積分器を動作させ、前記積分器の出力を補償係数として振幅位相を制御することを特徴とする適応振幅位相制御器。
【請求項４】
請求項３に記載の適応振幅位相制御器において、一度前記信号電力検出器の出力が前記所定の範囲にない状態となり、再び前記所定の範囲にある状態になった時点において、前記補償係数推定器の出力を補償係数として振幅位相を制御することを特徴とする適応振幅位相制御器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル通信方式の無線機に用いられる振幅位相制御器に関するものである。
【０００２】
【従来の技術】
陸上移動通信においては通常、見通し外通信となり、受信波形は多くの反射、回折および散乱などを受けた多重波で構成され、複雑な特性を有するものとなる。
さらに、このような状況の中で受信機が移動することにより、移動方向に対する電波の到来角度に対応して受信波がドップラー効果を受け、伝搬路の振幅・位相特性は時間とともに激しく変動するものとなる。この現象はフェージングと呼ばれる。このフェージング現象について、図２を用いて説明する。
【０００３】
図２はフェージング特性の一例を、シミュレーションにより得られた図を使って説明したものである。図２(1)は振幅特性である。横軸はシンボルと呼ばれる送信符号の数を表わし、縦軸には伝搬路特性の振幅２乗値を対数軸で表わしている。時間の経過とともに、深い落ち込みを伴いながら特性が激しく変動している様子が分かる。また、図2(2)は同じ時刻の位相特性を縦軸にとった図であり、位相の変動もまた激しい様子がうかがえる。さらに図2(3)は、図２(1)(2)で示した同じ時刻の伝搬路特性を複素平面上に示した図である。
【０００４】
詳細な説明をするため、図２(1)の領域10-1および図２(2)の領域10-2で示したシンボル範囲を拡大した図を図３として示す。図２と同様に図３(1)、(2)および(3)は、それぞれ、振幅特性、位相特性および複素平面についての表示である。ポイント11-1，12-1，13-1は、振幅特性、位相特性および複素平面それぞれについて同時刻のポイントを表している。また、ポイント11-2，12-2，13-2、および、ポイント11-3，12-3，13-3もまた、振幅特性、位相特性および複素平面それぞれについて同時刻の特性値を示すポイントを表している。
【０００５】
ポイント11-1，12-1，13-1で示した時刻から、時間の経過とともに複素特性は原点近傍に向かい、原点付近のポイント13-2を通過する。この時の振幅特性はポイント11-2の最小値を持ち、また位相はポイント12-2周辺のように急峻な変動が生じる。その後、複素特性はポイント13-3に到達する。この伝搬路特性の時間変動、すなわちフェージングの影響を、変調方式を16QAMとした場合を例にとり説明する。
【０００６】
図４は16QAMの送信シンボルダイアグラムである。このように、16QAMでは伝送しようとするビット系列を４ビット毎にまとめ、この４ビットのパターンに応じて16値のシンボルの中から１つが送信される。図４のシンボル系列が、図３に示した特性を有する伝搬路を経た場合の受信信号を図５に示す。
図５は、例えば、図４のポイント14の送信シンボル点は、図５のポイント15-1の受信シンボル点の位置で受信され、時間の経過とともに原点付近のポイント15-2を通過して、ポイント15-3に到達する。
【０００７】
このようなフェージングの影響を排除して、正しく送信シンボルを復号するためには、何らかの補償手段が必要となる。このため、最小２乗(LMS)法や再帰最小２乗(RLS)法に代表される適応アルゴリズムが用いられている。
従来技術による補償手段について、図６に示す最も簡便なモデルを用いて説明する。
【０００８】
図６は従来の振幅位相制御器の構成を示すブロック図であり、伝搬路のモデルを含んでいる。21は複素送信信号(シンボル系列)x(nT)が入力される入力端子（ここで、nはシンボル番号を表わす整数、Tはシンボル間隔時間）、22は複素変数h(nT)が出力されるフェージング特性生成器、23はx(nT)とh(nT)の複素積が出力される複素乗算器、24は複素雑音w(nT)が出力される雑音生成器、25は乗算器23の出力にw(nT)が加えられて出力される複素加算器、26は複素補償係数p((n-1)T)が乗じられる複素乗算器、27は送信シンボル候補の中から、最も入力された複素信号に近いシンボルを判定値として出力するシンボル判定器、28は入力された受信シンボルに対応するビット列を受信ビットとして出力する復号器、29は受信ビット出力端子、30は既知シンボルメモリ、31は切替え器、32-aと32-bは接点端子、33は加算器25の出力を複素の逆数をとる逆数演算器、34は複素乗算器、35はレジスタである。シンボル判定器27の出力は、切替え器31の接点端子32-aに入力される。また、切替え器31のもう１つの接点端子32-bには、既知シンボルメモリ30に接続される。切替え器31の出力は参照信号d(nT)となり、複素乗算器34に与えられる。複素乗算器34の他方の入力には、演算器33を介した信号が与えられる。複素乗算器34の出力はレジスタ35に与えられて記憶され、時刻(n+1)の時の複素乗算器26の入力となる。
この構成による振幅位相制御器の動作を、以下式(1)〜式(6)を用いて説明する。
【０００９】
複素乗算器26の出力y(nT)は次の式(1)で表わされる。
【数１】
0003644671.tif 000002
また、補正係数p(nT)は次の式(2)で表わされる。
【数２】
0003644671.tif 000003
ただし、次の式(3)および式(4)が条件となる。
【数３】
0003644671.tif 000004
【数４】
0003644671.tif 000005
【００１０】
式(4)は参照信号d(nT)が送信信号y(nT)と等しいことが要求されることを意味している。ディジタル無線では、同期を確立する目的などのために、周期的に予め定められたシンボルが送信される。この予め定められたシンボルを既知シンボルと呼ぶ。式(4)の条件を、より満足させるために、この既知シンボルが到来するタイミングでは、切換器31は接点端子32-bの入力、即ち、既知シンボルメモリ30の出力を参照信号d(nT)として選択し、それ以外の場合は、接点端子32-a、即ち、シンボル判定器27の出力を参照信号d(nT)として選択する。
式(1)に式(2)を代入すると、y(nT)は次の式(5)となる。
【数５】
0003644671.tif 000006
ただし、フェージング特性h(nT)を次の式(6)の条件としている。
【数６】
0003644671.tif 000007
式(5)の右辺第１項は送信シンボルそのものであり、同じく第２項の雑音が小さければシンボル判定器27によって正しく送信シンボルが再生される。
式(2)で表わした補正係数を得る部分については、雑音の影響をできるだけ小さくするために様々なアルゴリズムが提案されている。これらは、フェージング特性h(nT)の時間変動に適応的に追従する必要があり、一般に適応アルゴリズムと呼ばれる。
【００１１】
以上説明した従来技術による振幅位相制御器では、シンボル判定器27の判定誤りが、それ以降の時刻においても影響を与えてしまうことが問題となる。この現象は一般に誤り伝搬と呼ばれる。誤り伝搬について図７を用いて説明する。
図７は、図３に示した伝搬路特性において、図６の構成による振幅位相制御器がどのように動作するかをシミュレーションにより求めた結果を示す図である。図７(1)では、実線45で図３(3)で示した伝搬路特性を、また、○（白丸）で補正係数p(nT)の逆数p-1(nT)を示している。つまり、○（白丸）が実線45上に並ぶことが本構成の目標である。また、図７(2)では、この時に得られるシンボル毎のビット誤り数を表示している。
【００１２】
図７(1)において、破線で囲んだ領域41においては、伝搬路特性の変動に対して良好な追従特性を示している。また、図７(2)のように、この間はビット誤りが生じていない。
破線で囲んだ領域42のように、すなわち伝搬路特性の振幅値が小さくなり、雑音の影響を受け易くなると、ビット誤りが生じている。場合によっては、破線で囲んだ領域43で示されるように、理想特性から一時的に大きく逸脱することもある。
【００１３】
このビット誤り、つまりはシンボル誤りが生じ易い状態（誤り伝搬現象の生起確率が高い状態）から、伝搬路特性の振幅が再び大きくなる時、補正係数は実線45で示した方向ではなく、領域44の方向に向かい、ビット誤りが継続して起っている。一度この状態に陥れば、再度振幅が小さくなった時に偶然に正規の方向に戻る以外には、次に既知シンボル系列が送信されるまで復旧することはなく、延々ビット誤りが続くことになる。
この現象は、自己判定した情報を係数更新の参照値として用いていることに起因するものである。影響を低減するためには、伝送シンボル系列の単位であるフレームの長さを短くし、既知シンボル系列を伝送する間隔を短くするなどの対策がとられている。
【００１４】
【発明が解決しようとする課題】
前述の従来技術には、以下に示す欠点がある。
（１）自己判定シンボルを参照シンボルとして用いるため、一度判定誤りが生じるとその影響が継続し、ビット誤りが延々続き、次に既知シンボル系列が送信されるまで復旧しない。
（２）この（１）の影響を低減するためには、フレーム長を短くすることが有効であるが、伝送効率を高めるためなど、フレームフォーマットには制約があるため、十分な効果を得るには至らない場合が多い。
本発明の目的は、上記のような欠点を除去し、誤り伝搬現象の生起確率そのものを低減することにある。
【００１５】
【課題を解決するための手段】
上記の目的を達成するために、本発明の適応振幅位相制御器は、任意の適応アルゴリズムによって受信信号から補償係数を推定し、推定した補償係数によって、受信信号のフェージング振幅および位相ひずみを補償する適応振幅位相制御器において、受信信号の電力を算出し、かつ、補償係数の単位時間当たりの変位量を求め、算出した電力が所定の範囲にある場合は、補償係数によって振幅位相を制御し、振幅位相を制御した最新の補償係数を保持し、算出した電力が所定の範囲にない場合は、保持した最新の補償係数に前記変位量を加算して補償係数を更新し、更新した補償係数によって振幅位相を制御する。
さらに、本発明の適応振幅位相制御器は、算出した電力が所定の範囲にない場合の変位量補償係数として、補償係数の単位時間当たりの変位量の平均値を求め、求めた平均値を保持した最新の補償係数に加算して補償係数を更新する。
【００１６】
すなわち、本発明の適応振幅位相制御器は、係数更新アルゴリズムにより得られる係数の単位時間当たりの変位量を求める変位計算部、この変位量をある区間にわたり平均する平均計算部、出力を積分する積分部を設ける。また、受信信号の電力を算出する信号電力検出器、この出力を参照して補償係数を選択する動作切替器を設ける。
そして、信号電力検出器の出力があるしきい値以上である場合には、係数更新アルゴリズムにより得られる補償係数を選択し、これにより受信信号の補償を行う。
また、一方で随時更新される補償係数の単位時間当たりの変位量を求め、これを当該時刻以前のある区間にわたって平均する。時間の経過とともに、信号電力検出器の出力が前記しきい値を下回った場合には、直前の係数アルゴリズムの出力を積分部の初期値とし、直前に得られた変位量の平均値を保持して積分器に入力する。さらに、この積分器の出力を補償係数として受信信号の補償を行う。この動作をシンボル毎に繰り返し、再び前記信号電力検出器の出力がしきい値以上に回復した場合は、係数アルゴリズムを動作させ、この出力を補償係数とするものである。
【００１７】
【発明の実施の形態】
図１によって本発明の一実施例を説明する。
図１は、本発明の適応振幅位相制御器の構成を示すブロック図である。61は受信信号入力端子、62は複素乗算器、63は信号出力端子、64は信号電力検出器、65は動作切替器、66は係数推定器、67はレジスタ、68は減算器、69はレジスタ37と減算器68で構成される変位計算部、70は平均計算部、71はレジスタ、72は複素加算器、73は切替器、73-aと73-bは切替器73の入力接点端子、75はレジスタである。
【００１８】
受信信号入力端子61は、複素乗算器62と信号電力検出器64と係数推定器66とに接続し、信号電力検出器64の出力は動作切替器65に接続し、動作切替器65の出力は切替器73の切替制御端子に接続している。係数推定器66の出力は切替器73の入力接点端子73-aと減算器68の被減算入力端子にとレジスタ67とに接続している。レジスタ67の出力は減算器68の−（マイナス）入力端子に接続し、減算器68の出力は変位計算部69の出力として平均計算部70に接続している。平均計算部70の出力はレジスタ71に接続し、レジスタ71の出力は複素加算器72の１つの入力端子に接続し、複素加算器72の出力は切替器73の入力接点端子73-bに接続している。切替器73の出力はレジスタ75に接続し、レジスタ75の出力は複素乗算器62と複素加算器72のもう１つの入力端子とに接続している。複素乗算器62の出力は信号出力端子63と係数推定器66とに接続している。
【００１９】
図１において、受信機が受信した受信信号は受信信号入力端子61を介して、複素乗算器62と信号電力検出器64と係数推定器66とに与えられる。信号電力検出器64では、与えられた受信信号から、時間とともに変動する電力値を算出し、動作切替器65に与える。動作切替器65は、信号電力検出器64の出力に対応して切替器73を制御する。説明のため、切替器73が入力接点端子73-aを選択する状態をA状態、入力接点端子73-bを選択する状態をB状態と呼ぶ。
【００２０】
信号電力検出器64の出力が予め設定された所定のしきい値以上である場合は、A状態で動作する。このA状態では、任意の係数推定アルゴリズムにより動作する係数推定器66の出力である補償係数が切替器73を介してレジスタ75に保持され、複素乗算器62の入力となる。ここで、受信信号との積をとることにより歪みが補償されて、信号出力端子63から出力される。
またA状態においては同時に、この補償係数の単位時間前との差分が変位計算部69で計算され、さらに平均計算部70では、雑音などによる誤差を軽減するために当該時刻以前のある区間にわたって平均がとられる。平均計算部70の出力はレジスタ71の値を逐次更新する。
【００２１】
時間の経過とともに、信号電力検出器64の出力が所定のしきい値未満になった場合は、動作がA状態からB状態に移行する。B状態では、レジスタ71の値は保持されたままとする。すなわち、レジスタ71の値はA状態での最後の平均計算部70の出力を維持する。切替器73は入力接点端子73-bを選択している状態であり、レジスタ75と加算器72は積分器を構成している。この積分器のB状態での初期値は、A状態での最後の推定補償係数値となる。すなわち、この積分器の出力は、 A状態での最後の推定補償係数値に、A状態での最後の変位量が逐次加えられたものとなり、この値が補償係数として複素乗算器62に入力される。
さらに時間の経過とともに、信号電力検出器64の出力が再び所定のしきい値以上となった場合はA状態に復帰する。
【００２２】
図８は、図７と同じ状況下において図１の適応振幅位相制御器を適用した場合の、補償係数の遷移とビット誤りをシミュレーションにより求めた結果を示す図である。破線領域51で示した範囲がB状態、すなわち伝搬路特性の振幅値が小さくなり雑音の影響を受けやすくなった環境である。
B状態では、移行する直前、つまりポイント52の点で得られた変位量の平均値が加えられることにより、一方向に等間隔で○（白丸）が並んでいる。A状態へ復帰するポイント53の点においては、わずかな不連続が観測されるが、A状態での係数更新が順調に行われていることが示されている。この結果として、受信信号の振幅が小さくなり雑音の影響を受け易くなった時に、一時的にビット誤りが生じているものの、その後は正しい伝送ビットが得られており、誤り伝搬が生じていないことが分かる。
【００２３】
なお、上記実施例では、しきい値未満でB状態に移行したが、しきい値と等しくなった場合にB状態に移行しても良いことは自明であり、しきい値が伝搬路の状態によって逐次変更できることはいうまでもない。
【００２４】
【発明の効果】
以上のように、本発明によれば、自己判定シンボルを参照値とする振幅位相制御器において、誤り伝搬の生起確率を著しく低減し、ビット誤り率を大幅に向上させることができる。
【図面の簡単な説明】
【図１】  本発明の適応振幅位相制御器の一実施例のブロック構成図。
【図２】  フェージング特性の一例を説明するための図。
【図３】  図２の部分拡大図。
【図４】  送信シンボルダイアグラムの一例を示す図。
【図５】  受信信号のダイアグラムの一例を示す図。
【図６】  従来の振幅位相制御器の構成を示すブロック図。
【図７】  従来の振幅位相制御器の動作の一例を説明するための図。
【図８】  本発明の振幅位相制御器の動作の一実施例を説明するための図。
【符号の説明】
10-1，10-2：領域、  11-1，11-2，11-3，12-1，12-2，12-3，13-1，13-2，13-3，14，15-1，15-2，15-3：ポイント、  21：入力端子、  22：フェージング特性生成器、  23：複素乗算器、  24：雑音生成器、  25：複素加算器、  26：複素乗算器、  27：シンボル判定器、  28：復号器、  29：受信ビット出力端子、  30：既知シンボルメモリ、  31：切替器、  32-a，32-b：接点端子、  33：逆数演算器、  34：複素乗算器、  35：レジスタ、  41〜44：領域、  45：実線、  51：領域、52，53：ポイント、  61：受信信号入力端子、  62：複素乗算器、  63：信号出力端子、  64：信号電力検出器、  65：動作切替器、  66：係数推定器、  67：レジスタ、  68：減算器、  69：変位計算部、  70：平均計算部、  71：レジスタ、  72：複素加算器、  73：切替器、  73-a，73-b：入力接点端子、  75：レジスタ。
【図１】
0003644671.tif 000008
【図２】
0003644671.tif 000009
【図３】
0003644671.tif 000010
【図４】
0003644671.tif 000011
【図５】
0003644671.tif 000012
【図６】
0003644671.tif 000013
【図７】
0003644671.tif 000014
【図８】
0003644671.tif 000015