(57)【特許請求の範囲】
【請求項１】
ユーザデータを格納するメモリと、
正常性確認用パケットを生成するパケット生成部と、
前記メモリのリフレッシュサイクルのタイミングを生成するタイミング生成部と、
該タイミング生成部の指示に従ってスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記正常性確認用パケットを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するセレクタと、
受信したパケットデータからパケット識別情報を抽出し、該パケットデータが正常性確認用パケットである場合に、前記パケット生成部から直接受信した正常性確認用パケットと前記スイッチ部を経由して受信した正常性確認用パケットとを比較して正常性の確認を行うパケット受信部と、
を少なくとも有することを特徴とするＡＴＭセル／パケットスイッチ。
【請求項２】
プロセッサ間通信データを格納するプロセッサ間通信用メモリと、
ユーザデータを格納するメモリと、
前記メモリのリフレッシュサイクルのタイミングを生成するタイミング生成部と、
該タイミング生成部の指示に従ってスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記プロセッサ間通信データを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するセレクタと、
受信したパケットデータからパケット識別情報を抽出し、該パケットデータがプロセッサ間通信データである場合に、所定のプロセッサに対して該プロセッサ間通信データの引き取り要求を行うパケット受信部と、
を少なくとも有することを特徴とするＡＴＭセル／パケットスイッチ。
【請求項３】
前記メモリがＳＤＲＡＭからなることを特徴とする請求項１乃至２のいずれか一に記載のＡＴＭセル／パケットスイッチ。
【請求項４】
ユーザデータをメモリに格納するステップと、
パケット生成部で正常性確認用パケットを生成するステップと、
前記メモリのリフレッシュサイクルのタイミングを生成するステップと、
該リフレッシュサイクルに同期してスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記正常性確認用パケットを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するステップと、
受信したパケットデータからパケット識別情報を抽出し、該パケットデータが正常性確認用パケットである場合に、前記パケット生成部から直接受信した正常性確認用パケットと前記スイッチ部を経由して受信した正常性確認用パケットとを比較して正常性の確認を行うステップと、
を少なくとも有することを特徴とするＡＴＭセル／パケットスイッチの通信制御方法。
【請求項５】
プロセッサ間通信データをプロセッサ間通信データ用メモリに格納するステップと、
ユーザデータをメモリに格納するステップと、
前記メモリのリフレッシュサイクルのタイミングを生成するステップと、
該リフレッシュサイクルに同期してスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記プロセッサ間通信データを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するステップと、
受信したパケットデータからパケット識別情報を抽出し、該パケットデータがプロセッサ間通信データである場合に、所定のプロセッサに対して該プロセッサ間通信データの引き取り要求を行うステップと、
を少なくとも有することを特徴とするＡＴＭセル／パケットスイッチの通信制御方法。
【請求項６】
前記メモリがＳＤＲＡＭからなることを特徴とする請求項４乃至５のいずれか一に記載のＡＴＭセル／パケットスイッチの通信制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法に関し、特に、ユーザトラヒックに影響を与える事無く周期的に正常性確認やプロセッサ間通信を行うことができるＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法に関する。
【０００２】
【従来の技術】
ＡＴＭセル／ＩＰパケット等の交換装置（ルータ）の正常性を確認するために、メンテナンス用のセル／パケットの挿入を行う場合、ユーザ帯域と同じ通話路を用いて正常性を確認する必要がある。その場合、ユーザセル／パケットが無い時にヘルスチェック用のセル／パケットを挿入するか、又は、周期的にユーザセル／パケットの帯域に割り込んでヘルスチェック用セル／パケットが挿入される。
【０００３】
【発明が解決しようとする課題】
しかしながら、ユーザセル／パケットが無い時にヘルスチェック用のセル／パケットを挿入する場合には、ユーザトラヒックとの競合整理やユーザトラヒックの有無を検出するための回路が必要となり、また、周期的に正常性確認を行う場合には、ユーザセル／パケットの帯域に割り込むことになるため、ユーザトラヒック量が多い場合には装置の正常性確認が難しくなるという欠点があった。
【０００４】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、速度整合、帯域制御のために外部回路に大容量のメモリが必要となるようなＡＴＭスイッチ及びパケットスイッチにおいて、インバンドでもユーザの帯域に影響を与えることなく、容易にユーザデータ転送路（以降、通話路と記す）の正常性確認用パケットの帯域を確保することができるＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法を提供することにある。
【０００５】
【問題を解決するための手段】
上記目的を達成するため、本発明のＡＴＭセル／パケットスイッチは、入力バッファに周期的なリフレッシュを必要とするメモリを備えたＡＴＭセル／パケットスイッチにおいて、前記メモリのリフレッシュ動作に同期して、該スイッチの正常性確認、又は、プロセッサ間通信が行われるものである。
【０００６】
また、本発明のＡＴＭセル／パケットスイッチは、ユーザデータを格納するメモリと、正常性確認用パケットを生成するパケット生成部と、前記メモリのリフレッシュサイクルのタイミングを生成するタイミング生成部と、該タイミング生成部の指示に従ってスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記正常性確認用パケットを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するセレクタと、受信したパケットデータからパケット識別情報を抽出し、該パケットデータが正常性確認用パケットである場合に、前記パケット生成部から直接受信した正常性確認用パケットと前記スイッチ部を経由して受信した正常性確認用パケットとを比較して正常性の確認を行うパケット受信部と、を少なくとも有するものである。
【０００７】
また、本発明のＡＴＭセル／パケットスイッチは、プロセッサ間通信データを格納するプロセッサ間通信用メモリと、ユーザデータを格納するメモリと、前記メモリのリフレッシュサイクルのタイミングを生成するタイミング生成部と、該タイミング生成部の指示に従ってスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記プロセッサ間通信データを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するセレクタと、受信したパケットデータからパケット識別情報を抽出し、該パケットデータがプロセッサ間通信データである場合に、所定のプロセッサに対して該プロセッサ間通信データの引き取り要求を行うパケット受信部と、を少なくとも有するものである。
【０００８】
本発明の通信制御方法は、入力バッファに周期的なリフレッシュを必要とするメモリを備えたＡＴＭセル／パケットスイッチを用いた通信制御方法において、前記メモリのリフレッシュ動作を利用して、該スイッチの正常性確認、又は、プロセッサ間通信を行うものである。
【０００９】
また、本発明の通信制御方法は、ユーザデータをメモリに格納するステップと、パケット生成部で正常性確認用パケットを生成するステップと、前記メモリのリフレッシュサイクルのタイミングを生成するステップと、該リフレッシュサイクルに同期してスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記正常性確認用パケットを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するステップと、受信したパケットデータからパケット識別情報を抽出し、該パケットデータが正常性確認用パケットである場合に、前記パケット生成部から直接受信した正常性確認用パケットと前記スイッチ部を経由して受信した正常性確認用パケットとを比較して正常性の確認を行うステップと、を少なくとも有するものである。
【００１０】
また、本発明の通信制御方法は、プロセッサ間通信データをプロセッサ間通信データ用メモリに格納するステップと、ユーザデータをメモリに格納するステップと、前記メモリのリフレッシュサイクルのタイミングを生成するステップと、該リフレッシュサイクルに同期してスイッチ部に転送するパケットを選択し、前記メモリのリフレッシュ時には前記プロセッサ間通信データを転送し、リフレッシュ時以外の時には前記ユーザデータを転送するステップと、受信したパケットデータからパケット識別情報を抽出し、該パケットデータがプロセッサ間通信データである場合に、所定のプロセッサに対して該プロセッサ間通信データの引き取り要求を行うステップと、を少なくとも有するものである。
【００１１】
本発明においては、前記メモリがＳＤＲＡＭからなることが好ましい。
【００１２】
このように、本発明は、ＳＤＲＡＭのリフレッシュサイクルを利用してスイッチ部とのインタフェース試験を行っているため、通話路上のユーザトラヒックの有無を検出したり、ユーザとトラヒックとの競合整理を行う回路を設けることなく、ユーザトラヒックが多い場合でもユーザの帯域に影響を与えずにインタフェースの正常性確認を行うことができ、また、通話路を使用してプロセッサ間通信を行うことができる。
【００１３】
【発明の実施の形態】
本発明に係るＡＴＭセル／パケットスイッチは、その好ましい一実施の形態において、回路部とスイッチ部とを含み、回路部には、外部回路とのインターフェースを行う回路インターフェース部と、ユーザパケットデータを受信し格納するＳＤＲＡＭ及びメモリ制御部と、正常性確認用のパケットを生成する正常性確認用パケット生成部と、メモリのリフレッシュサイクルのタイミングを生成するタイミング生成部と、タイミング生成部の指示に従い、リフレッシュ時には正常性確認用パケットを、リフレッシュ時以外の時にはユーザパケットデータを転送するセレクタと、受信したパケットデータからパケット識別情報を抽出し、パケットデータが正常性確認用パケットである場合に、パケット生成部から直接受信した正常性確認用パケットとスイッチ部のクロスポイントスイッチを経由して受信した正常性確認用パケットとを比較して正常性の確認を行うパケット受信部と、を有するものであり、ＳＤＲＡＭのリフレッシュサイクルを利用することにより、ユーザの帯域に影響を与えずに正常性の確認を行うことができる。
【００１４】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１５】
［実施例１］
まず、本発明の第１の実施例に係るＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法について、図１及び図２を参照して説明する。図１は、第１の実施例に係るＡＴＭセル／パケットスイッチの全体構成を示すブロック図であり、図２は、転送されるパケットデータのフォーマットの一例を示す図である。
【００１６】
まず、図１を参照して、本実施例のＡＴＭセル／パケットスイッチの構成について説明する。回線インタフェース部１００は、外部回線とのインタフェースを行い、メモリ制御部１０１は、回線インタフェース部１００から受信したセル／パケットのセル／パケット蓄積用メモリ１０２へのリード／ライト制御及びスイッチ部２０に搭載されているスイッチルート制御部２０１に対するデータ転送要求を行う。セル／パケット蓄積用メモリ１０２は、周期的にリフレッシュ動作が行われるメモリ、例えばＳＤＲＡＭから構成され、回線インタフェース部１００から転送されるセル／パケットの蓄積を行う。セレクタ１０３は、タイミング生成部１０５からの制御によって回線部１０からスイッチ部２０へのデータ転送要求及びパケットデータのルートの選択を行う。
【００１７】
正常性確認用パケット生成部１０４は、装置内の正常性を確認するための正常性確認用パケット／セル（以後、ヘルスチェックパケットと称す）の生成及びスイッチ部２０への転送要求を行う。また、パケット受信部１０６にヘルスチェックパケットの送出を行う。タイミング生成部１０５は、セル／パケット蓄積用メモリ１０２に対するリフレッシュタイミングの生成及びセレクタ１０３の切替制御を行う。また、スイッチルート制御部２０１からのデータ転送許可をメモリ制御部１０１／正常性確認用パケット生成部１０４に転送する。
【００１８】
クロスポイントスイッチ２００は、スイッチルート制御部２０１からのルート制御情報に従いデータ転送を行う。スイッチルート制御部２０１は、回線部１０からのデータ転送要求に対して競合整理を行い、転送許可を行う。パケット受信部１０６は図２に示す様なフォーマットのパケット３０を受信する。この時、パケット３０からパケット識別情報３０２を抽出し、その内容に応じてヘルスチェック用パケットとユーザーパケットとの識別を行い、受信したパケットがユーザーパケットであれば回線インタフェース部１００に転送し、ヘルスチェック用パケットであれば正常性確認用パケット生成部１０４から取得したパケットデータとの比較を行い、通話路の正常性の確認を行う。
【００１９】
上記構成のＡＴＭセル／パケットスイッチの動作について説明する。回線インタフェース部１００は、パケット／セルを受信するとメモリ制御部１０１にパケット／セルを転送する。メモリ制御部１０１は、回線インタフェース部１００から受信したパケット／セルをセル／パケット蓄積用メモリ１０２に格納し、スイッチルート制御部２０１に対してデータ転送要求を行う。タイミング生成部１０５は回線部１０とスイッチ部２０とのルートをメモリ制御部１０１側にするか正常性確認用パケット生成部１０４側にするかの制御を行い、通常はメモリ制御部１０１側が有効となるように制御している。
【００２０】
ここで、セル／パケット蓄積用メモリ１０２は、ＳＤＲＡＭ等であり、周知の通り周期的にリフレッシュサイクルを行う必要があるため、タイミング生成部１０３は、セル／パケット蓄積用メモリ１０２のリフレッシュサイクルのタイミングを生成し、リフレッシュサイクル時にはメモリ制御部１０１にセル／パケット蓄積用メモリ１０２へのリフレッシュサイクルの実行を命令すると共にセレクタ１０３を切り替え、スイッチ部２０とのルートを正常性確認用パケット生成部１０４方向とする。
【００２１】
例えば、この装置が一定の周期で動作している場合、ＳＤＲＡＭのリフレッシュ周期を６４周期にすると、６４回中６３回はメモリ制御部１０１方向がスイッチ部２０とルート接続され、６４回に１回だけ正常性確認用パケット生成部１０４方向がルート接続されることになる。
【００２２】
この時、正常性確認用パケット生成部１０４は、スイッチ部２０とのルートが確立したときにスイッチルート制御部２０１に対して、メモり制御部１０１が行うのと同様にデータ転送許可及び転送許可に応じてパケットデータの転送を行い、同時に、ヘルスチェック用パケットデータをパケット受信部１０６に送出する。ヘルスチェックパケットは自回線部宛のパケット／セルであるため、クロスポイントスイッチ２００を経由してパケット受信部１０６で受信されることになる。そして、パケット受信部１０６は受信したヘルスチェック用パケットと正常性確認用パケット生成部１０４から受信したパケットデータとの比較を行い、通話路の正常性確認を行う。
【００２３】
このように、本実施例のＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法によれば、入力バッファとしてリフレッシュが周期的に行われるＳＤＲＡＭ等のメモリを用いる構成において、ＳＤＲＡＭのリフレッシュ動作時に、正常性確認用パケット生成部１０４にて生成されたパケットを送出し、パケット受信部１０６にてスイッチ部２０を経由して戻ってきたパケットと比較することによって、ユーザトラヒックに影響を与えることなく、周期的にＡＴＭセル／パケットスイッチの正常性を確認することができる。
【００２４】
［実施例２］
次に、本発明の第２の実施例に係るＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法について、図３を参照して説明する。図３は、第２の実施例に係るＡＴＭセル／パケットスイッチの全体構成を示すブロック図である。なお、本実施例は、図３に示す様に、通話路を使用してプロセッサ間通信を行うようなシステムにおいて、ＳＤＲＡＭのリフレッシュ動作を利用して通信を制御することを特徴とするものである。
【００２５】
図３を参照して、本実施例のＡＴＭセル／パケットスイッチの構成について説明する。プロセッサ４０６は、プロセッサ間通信用メモリ４０４に必要なパケットデータをライトする。タイミング生成部４０５は、セル／パケット蓄積用メモリ４０２のリフレッシュサイクルのタイミングでプロセッサ間通信用メモリ４０４に対してパケットデータ送信指示を行う。プロセッサ間通信用メモリ４０４は、この指示に従って内部に蓄積されたパケットデータをスイッチ部５０に対して出力する。
【００２６】
一方、スイッチ部５０からのパケットデータを受信するパケット受信部４０８は、受信したパケットデータ３０の内部ヘッダ部に格納されているパケット識別情報３０２の内容を確認し、該パケットがユーザパケットであれば回路インターフェース部４００に転送し、プロセッサ間通信用データであった場合、プロセッサ間通信用ドロップメモリ４０７にライトし、プロセッサ４０６に引き取り要求を行うことによって、インバンドでユーザトラヒックの帯域に影響を与えることなく、プロセッサ間通信を行う事が可能となる。
【００２７】
このように、本実施例のＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法によれば、ＳＤＲＡＭのリフレッシュ動作時に、プロセッサ間通信用メモリ４０４に記憶されたプロセッサ間通信用データを送出し、パケット受信部４０８で、受信したパケットデータ３０のパケット識別情報３０２からユーザパケットとプロセッサ間通信用データとを識別することによって、ユーザトラヒックに影響を与えることなく、周期的にプロセッサ間通信を行うことができる。
【００２８】
【発明の効果】
以上説明したように、本発明のＡＴＭセル／パケットスイッチ及び該スイッチを用いた通信制御方法によれば下記記載の効果を奏する。
【００２９】
本発明の第１の効果は、ＳＤＲＡＭのリフレッシュサイクルを利用してスイッチ部とのインタフェース試験を行っているため、ユーザトラヒックが多い場合でもユーザの帯域に影響を与えることなく、ＡＴＭセル／パケットスイッチの正常性を確認することができるということである。
【００３０】
本発明の第２の効果は、通話路上のユーザトラヒックの有無を検出したり、ユーザとトラヒックとの競合整理を行う必要が無いため、これらの検出回路を削減することができるということである。
【００３１】
本発明の第３の効果は、周期的に必ずパケットのインサートが行えるため、ＡＴＭセルスイッチ、パケットスイッチの様な非同期式の交換システムであっても、同期式交換システムと同じ様な精度でインタフェースの正常性確認を行うことができるということである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＡＴＭセル／パケットスイッチの構成を示すブロック図である。
【図２】本発明の第１の実施例に係るＡＴＭセル／パケットスイッチの転送されるパケットデータのフォーマットを示す図である。
【図３】本発明の第２の実施例に係るＡＴＭセル／パケットスイッチの構成を示すブロック図である。
【符号の説明】
１０、４０  回路部
２０、５０  スイッチ部
３０  パケット
１００、４００  回路インターフェース部
１０１、４０１  メモリ制御部
１０２、４０２  セル／パケット蓄積用メモリ（ＳＤＲＡＭ）
１０３、４０３  セレクタ
１０４  正常性確認用パケット生成部
１０５、４０５  タイミング生成部
１０６  パケット受信部
２００、５００  クロスポイントスイッチ
２０１、５０１  スイッチレート制御部
３００  発信元アドレス情報
３０１  発信先アドレス情報
３０２  パケット識別情報
３０３  内部ヘッダ部
３０４０  内部データ部
４０４  プロセッサ間通信用メモリ
４０６  プロセッサ
４０７  プロセッサ間通信用パケットドロップメモリ
４０８  パケット／セル受信部
【図１】
0003687576.tif 000002
【図２】
0003687576.tif 000003
【図３】
0003687576.tif 000004