(57)【特許請求の範囲】
【請求項１】
モータのコイルに駆動電流を供給する第１導電形式のトランジスタと、モータの他のコイルから駆動電流が流れ込む第２導電形式のトランジスタとを有し、該第１導電形式のトランジスタと第２導電形式のトランジスタの直列回路を含むインバータ回路と、
ＰＷＭ速度信号が入力されて該インバータ回路の該第１導電形式トランジスタをオン／オフ駆動する第１駆動回路と、モータの正逆転を切り替える切替信号が入力されて該第２導電形式トランジスタをオン状態またはオフ状態のいずれかに設定する第２駆動回路とを備え、
前記第２駆動回路の電流容量を前記第１駆動回路の電流容量の４〜６倍に設けることを特徴とするモータ駆動装置。
【請求項２】
前記第１導電形式はＰチャネル型であり、前記第２導電形式はＮチャネル型である請求項１に記載のモータ駆動装置。
【請求項３】
前記第１駆動回路は基本構成として約６０ｍＡの電流容量のゲート集積回路素子を備え、前記第２駆動回路は基本構成として約２０〜３０ｍＡの電流容量のゲート集積回路素子を備える請求項１に記載のモータ駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例としてブラシ付き直流モータをＰＷＭ（パルス幅変調）方式で駆動するモータ駆動装置に関する。
【０００２】
【従来の技術】
図２は本発明の基礎となるモータ駆動回路の構成例を示すブロック図であり、以下に説明する従来技術の説明と実施例の説明とで共通に用いられる。図４は従来技術の回路素子の動作状態を示すグラフであり、図５は従来技術のモータ駆動回路（以下、駆動回路）１の構成例を示す回路図であり、図６は駆動回路１における後述するパワー素子部のローサイド側の構成例を示す回路図であり、図７は駆動回路１における後述するパワー素子部のハイサイド側の構成例を示す回路図である。以下、図２及び図５〜図７を参照して、従来技術のモータ駆動回路１の構成について説明する。なお、以下の従来技術及び実施例において、説明の簡単化のために２相モータについて説明するが、この説明は、３相などの他の相のモータの制御に関しても同様に成立するものである。
【０００３】
例として、中耐圧（例、定格電圧＝ＤＣ２４Ｖ）のブラシ付きＤＣモータ３を、電流リミッタ付きＰＷＭ（パルス幅変調）速度制御方式で駆動する駆動回路１において、
▲１▼  与えられた信号に従って、モータ３の正逆転のオープンループ速度制御を
行なう
▲２▼  起動電流を一定値以下に抑制する、
という仕様を満足させるために、以下の構成が採用されている。図２に示されるように駆動回路１は、モータ駆動用のＶｃｃ＝ＤＣ２４Ｖを出力する第１電源部２ａ、及び回路駆動用のＤＣ５Ｖの直流電圧を出力する第２電源部２ｂを備える電源部２と、前記ＰＷＭ変調された速度信号とモータ３の正転／逆転を切り替えるための切替信号を出力する主制御部４と、モータ３に駆動電流を出力する例としてＭＯＳＦＥＴ（ＭＯＳ構造電界効果トランジスタ）からなるインバータ回路であるパワー素子部５と、前記速度信号及び切替信号が入力されてパワー素子部５にパワー素子部５の各トランジスタをオン／オフさせる駆動信号を出力する例としてＣ−ＭＯＳゲートＩＣからなる従制御部６とを備えている。
【０００４】
前記パワー素子部５は、モータ３に駆動電流を供給するＰチャネルＭＯＳＦＥＴを含むハイサイド素子部７と、モータ３からの電流が流入するＮチャネルＭＯＳＦＥＴを含むローサイド素子部８とを有している。前記従制御部６及びハイサイド素子部７には、電源部２とパワー素子部５との間に接続される電源線９及び接地線１０を介して前記駆動電源Ｖｃｃが供給される。前記接地線１０には、電流センサ１１の電圧降下量を基準値と比較して、電圧降下量が基準値を超過した場合に、超過信号を従制御部６に出力してパワー素子部５のオン／オフ動作を停止させる抵抗素子を含む電流センサ１１が配置される。前記接地線１０は、電流センサ１１、電源部２の第１電源部２ａ、第２電源部２ｂ、ローサイド素子部８及び従制御部６に、共通に接続される。
【０００５】
このような従来の駆動回路１の前記従制御部６及びパワー素子部５の回路例が図５に示されている。従制御部６に関連して前記電源線９に接続されたツェナーダイオード１２と抵抗１３を含み、例として１０Ｖの一定電圧を出力する定電圧回路１４が備えられる。また、前記ハイサイド素子部７には、ＰチャネルＭＯＳＦＥＴ（以下、Ｐトランジスタ）７ａ，７ｂが備えられ、ローサイド素子部８には、ＮチャネルＭＯＳＦＥＴ（以下、Ｎトランジスタ）８ａ，８ｂが備えられる。前記定電圧回路１４の出力は、Ｐトランジスタ７ａ，７ｂにゲート信号を出力する反転回路１５、１６（例として、素子ＴＣ４０１１Ｂ）に供給される。この反転回路１５、１６には、前記切替信号のうち、モータ３の回転方向を正転方向に設定する切替信号ＭＦと逆転方向に設定する切替信号ＭＲとが、トランジスタ１７、１８を介してそれぞれ入力される。従って、前記Ｐトランジスタ７ａ，７ｂのゲート信号は、接地電位基準の前記切替信号ＭＦ，ＭＲがトランジスタ１７、１８によってレベルシフトされて電圧Ｖｃｃ基準の反転回路１５、１６を経て、前記Ｐトランジスタ７ａ，７ｂに供給されることになる。
【０００６】
また、従来の駆動回路１では、図５に示されるように、ハイサイド素子部７には速度信号ＰＷＭが入力されず、切替信号ＭＦ，ＭＲがトランジスタ１７、１８を介して入力され、Ｐトランジスタ７ａ，７ｂが導通状態或いは遮断状態に選択的に設定される。前記速度信号ＰＷＭは、ＡＮＤ回路２６、２７によって前記切替信号ＭＦ，ＭＲと論理積が演算され、その出力がＡＮＤ回路１９、２０によって、過電流検出回路２１の出力との論理積が演算される。ＡＮＤ回路１９、２０（素子の種類は同上）の出力は、Ｎトランジスタ８ａ，８ｂの各ゲート端子に入力される。前記過電流検出回路２１は、モータ３からのローサイド素子部８を介する電流レベルを検出するものであり、この電流が小さいときには前記電流センサ１１で検出される電圧値は小さく、トランジスタ２２が遮断され、ツェナーダイオード２３が導通して、一定レベルの高電位が前記ＡＮＤ回路１９、２０の各一方入力端子に供給され、ＡＮＤ回路１９、２０は入力された速度信号ＰＷＭを出力する。一方、モータ３に大電流が流れると、電流センサ１１で検出される電圧値が大きくなり、トランジスタ２２が導通すると共に、ツェナーダイオード２３の端子間電位差が小さくなり、ツェナーダイオード２３が遮断状態となる。これにより、ＡＮＤ回路１９、２０には、トランジスタ２２を介する接地電位が供給されて遮断状態となり、モータ３の回転が停止される。
【０００７】
【発明が解決しようとする課題】
このような従制御部６のＡＮＤ回路１９、２０とＮトランジスタ８ａ，８ｂの構成例、及び反転回路１５、１６とＰトランジスタ７ａ，７ｂの構成例が図５及び図７にそれぞれ示されている。ハイサイド素子部７及びローサイド素子部８のいずれの場合でも、駆動素子２４、２５には電圧出力型のＣＭＯＳゲート素子が用いられている。以下の説明において、モータ３が正転していて、これに対応してＰトランジスタ７ａが遮断されＰトランジスタ７ｂが導通している場合を想定する。この場合、オフ中のハイサイド素子７のＰトランジスタ７の電位差ＶＤＤ−Ｇがこのトランジスタのしきい値電圧Ｖｔｈである２Ｖで、駆動素子２５の電流容量が約８ｍＡであるのに対し、ローサイド素子８に関して、オン状態とオフ状態との間で切り替わるＮトランジスタ８の電位差ＶＤＤ−Ｇが１０Ｖ−Ｖｔｈ＝８Ｖで、駆動素子２４の電流容量が１６ｍＡ以上になって、ハイサイド素子７側のオフ状態が確定されず、ハイサイド素子７及びローサイド素子８が共にオン状態となり、相互に短絡して過大な異常電流が流れ、モータ３の誤動作が発生するという不具合を生じる。
【０００８】
この状態は、図４に示される。即ち、モータ３を回転駆動するためのスイッチングを行うローサイド側の駆動素子２４の電流容量が、ハイサイド側の駆動素子２５の電流容量より大きく、このために、ハイサイド素子７側のオフ状態が確定されない事態が生じる。
【０００９】
請求項１〜３の発明は、上述の技術的課題を解決するためになされたものであり、その目的は、モータの誤動作を防止することができるモータ駆動装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項１の発明のモータの駆動装置は、モータのコイルに駆動電流を供給する第１導電形式のトランジスタと、モータの他のコイルから駆動電流が流れ込む第２導電形式のトランジスタとを有し、該第１導電形式のトランジスタと第２導電形式のトランジスタの直列回路を含むインバータ回路と、ＰＷＭ速度信号が入力されて該インバータ回路の該第１導電形式トランジスタをオン／オフ駆動する第１駆動回路と、モータの正逆転を切り替える切替信号が入力されて該第２導電形式トランジスタをオン状態またはオフ状態のいずれかに設定する第２駆動回路とを備え、前記第２駆動回路の電流容量を前記第１駆動回路の電流容量の４〜６倍に設けることを特徴とする。
【００１１】
これにより、モータを駆動するためにトランジスタをオン／オフ駆動する駆動回路の電流容量を、トランジスタをオン状態まてはオフ状態のいずれかに設定する駆動回路の電流容量よりも小電流容量とできるので、トランジスタをオン／オフ駆動する駆動回路の動作状態を確定することができ、これらの各駆動回路の動作状態が確定せず、各トランジスタ間が短絡する事態を防止することができ、モータの誤動作を防止することができる。
【００１２】
請求項１の発明において、第１導電形式をＰチャネル型とし、第２導電形式をＮチャネル型としてもよい。この場合にも、前記作用効果を達成することができる。また、請求項１の発明において、第１駆動回路は基本構成として約６０ｍＡの電流容量のゲート集積回路素子を備え、第２駆動回路は基本構成として約２０〜３０ｍＡの電流容量のゲート集積回路素子を備えるようにしてもよい。この場合にも、前記請求項１の作用効果を実現することができる。
【００１３】
【発明の実施の形態】
図１は本発明の一実施例のモータ駆動回路の一部の構成例を示すブロック図であり、図２は本発明の基礎となる構成のモータ駆動回路１の概略の構成例を示すブロック図であり、前記従来技術で説明されたので、再度の説明を省略し、必要な場合は前記従来技術の説明を参照する。図３及び図４は本実施例に用いられるゲート素子の動作例を示すグラフである。
【００１４】
以下、図１〜図４を参照して、本実施例のモータ駆動回路３１の構成について説明する。
【００１５】
本実施例のモータ駆動回路３１の概略の構成は、図２に示されるものであり、図１は、図２中の従制御部６及びパワー素子部５に関連する図５に対応する図である。即ち、本実施例のモータ駆動回路３１の特徴は、図２に示した従制御部６及びパワー素子部５の改良に関わるものである。本実施例では、モータ３を回転駆動するためのスイッチング動作をハイサイド素子部７で行い、ローサイド素子部８は、モータ３の正転或いは逆転の回転方向に対応して、遮断状態或いは導通状態に設定される。
【００１６】
例として、中耐圧（例、定格電圧＝ＤＣ２４Ｖ）のブラシ付きＤＣモータ３を、電流リミッタ付きＰＷＭ（パルス幅変調）速度制御方式で駆動する駆動回路３１において、
▲１▼  与えられた信号に従って、モータ３の正逆転のオープンループ速度制御を行なう
▲２▼  起動電流を一定値以下に抑制する、
という仕様を満足させるために、前述したような図２を参照して説明した構成が採用されている。
【００１７】
本実施例の駆動回路３１の前記従制御部６及びパワー素子部５に関連する部分の回路例が図１に示されている。従制御部６に関連して図５で説明された定電圧回路１４に対応する回路は、図１には示されていないが駆動回路３１として別途備えている。ハイサイド素子部７には、ＰチャネルＭＯＳＦＥＴ（以下、Ｐトランジスタ）７ａ，７ｂが備えられ、ローサイド素子部８には、ＮチャネルＭＯＳＦＥＴ（以下、Ｎトランジスタ）８ａ，８ｂが備えられる。前記第１電源部２ａの出力は各Ｐトランジスタ７ａ，７ｂに供給される。
【００１８】
前記主制御部４が出力する前記切替信号のうち、モータ３の回転方向を正転方向に設定する切替信号ＭＦと逆転方向に設定する切替信号ＭＲとは、レベルシフト用トランジスタアレイ（以下、アレイ）３２、３３及び一端が接地された抵抗３４、３５を介して反転回路３６、３７に入力される。反転回路３６、３７の出力はＮトランジスタ８ａ、８ｂを駆動する駆動素子６７を構成するバッファ型ゲート集積回路であるゲート回路（例として、ＴＣ４０４９ＢＦ、電流容量は例として約６０ｍＡ）３８、３９に入力される。従って、前記Ｎトランジスタ８ａ，８ｂのゲート信号は、接地電位基準の前記切替信号ＭＦ，ＭＲがアレイ３２、３３によってレベルシフトされて電圧Ｖｃｃ基準の反転回路３６、３７を経て、前記Ｐトランジスタ７ａ，７ｂを駆動するゲート回路３８、３９から出力されて得られることになる。
【００１９】
また、本実施例の駆動回路３１では、従来技術の駆動回路１の場合と逆に、ハイサイド素子部７に速度信号ＰＷＭが入力されて、後述するようにＰトランジスタ７ａ，７ｂがスイッチング動作を行う。一方、切替信号ＭＦ，ＭＲはゲート回路３８、３９を介してＮトランジスタ８ａ，８ｂに入力され、Ｎトランジスタ８ａ，８ｂが導通状態或いは遮断状態に選択的に設定される。前記速度信号ＰＷＭは、レベルシフト用トランジスタアレイ（以下、アレイ）４０、４１を介して前述したように信号レベルがシフトされ、信号伝送用トランジスタ回路であるトランジスタ４２、４３を介して、ハイサイド素子部７のＰトランジスタ７ａ、７ｂを駆動する駆動素子６６を構成する標準ゲート集積回路（例として、ＴＣ４０９３ＢＦ）であるＡＮＤ回路４４、４５の各一方入力端子に入力される。このＡＮＤ回路４４、４５よって、トランジスタ４２、４３の出力とＯＲ回路４６の出力との論理積が演算され、その出力がＰトランジスタ７ａ，７ｂのゲート端子に供給される。
【００２０】
前記ＯＲ回路４６の各入力端子にはトランジスタ４２、４３の出力がそれぞれ反転されて入力され、トランジスタ４２、４３の出力の少なくとも一方がローレベルのときにＯＲ回路４６はハイレベルの信号を出力し、前記ＡＮＤ回路４４、４５を導通状態に設定する。一方、トランジスタ４２、４３の出力が共にハイレベルのとき、ＯＲ回路４６はローレベルの信号を出力し、前記ＡＮＤ回路４４、４５はトランジスタ４２、４３からの信号を遮断する遮断状態に設定される。この遮断状態のとき、Ｐトランジスタ７ａ，７ｂは動作を停止する。このような場合は、例として前記切替信号ＭＦ，ＭＲが共にハイレベルなどの同一レベルとなる遷移状態或いは異常状態である。この時に、トランジスタ７ａ，７ｂはオフし、トランジスタ８ａ，８ｂがオンしてブレーキがかかる。
【００２１】
一方、前記第１電源部２ａに関連して、過電流リミッタ回路（以下、リミッタ回路）４７が設けられている。リミッタ回路４７には、前記電源ライン９に直列に配列されたコンデンサ４８と並列な整流回路４９、５０からの信号が出力される。整流回路４９、５０の間にはツェナーダイオード６５が整流回路４９をカソード側にするように接続されている。前記整流回路４９は、相互に直列に接続されたダイオード５１、５２を備え、各ダイオード５１、５２の各カソードが共通に、リミッタ回路４７のトランジスタ５５のゲートに接続される。また、前記整流回路５０は、アノードが整流回路５６、５７に入力される。
【００２２】
前記トランジスタ５５のエミッタは電源ライン９に接続され、コレクタはＡＮＤ回路５８の各入力端子に共通に接続されると共に、抵抗５９及びコンデンサ６０の並列回路を介して前記抵抗４９のコンデンサ４８側に接続される。また、ＡＮＤ回路５８の出力は前記各整流回路５６、５７にそれぞれ備えられるダイオード６１、６３の各カソードに接続される。ダイオード６１、６３の各アノード、それぞれＡＮＤ回路４４、４５の各他方入力端子に接続される。各整流回路５６、５７にそれぞれ備えられ、ダイオード６１、６３と逆接続されるダイオード６２、６４の各カソードは、ダイオード６１、６３の各アノードに接続され、ダイオード６２、６４の各アノードは共通に前記整流回路５０のダイオード５３のカソードに接続される。
【００２３】
以下、本実施例の駆動回路３１の動作について説明する。
【００２４】
前記リミッタ回路４７は、モータ３からのハイサイド素子部７を介する電流レベルを所定レベルに制限するものである。この電流が小さいときには抵抗素子である電流センサ１１で検出される電圧値は小さく、トランジスタ５５が遮断され、ＡＮＤ回路５８にローレベルの信号が入力される。これにより、ＡＮＤ回路５８の出力は反転されてハイレベルになり、ＯＲ回路４６に信号が入力される。これにより、ＯＲ回路４６の出力がハイレベルとなり、各ＡＮＤ回路４４、４５は導通して、前述したようにトランジスタ４２、４３を介する速度信号ＰＷＭがＡＮＤ回路４４、４５を介して、各Ｐトランジスタ７ａ、７ｂに入力され、モータ３が駆動される。
【００２５】
一方、モータ３からのハイサイド素子部７を介する電流が大きいときには抵抗素子である電流センサ１１で検出される電圧値も大きくなり、トランジスタ５５が導通される。これにより、ＡＮＤ回路５８にハイレベルの信号が入力される。これにより、ＡＮＤ回路５８の出力は反転されてローレベルになり、整流回路５６、５７に入力される。このとき、前記整流回路５６、５７を介してＯＲ回路４６に共通にハイレベルの信号が反転されたローレベルの信号が入力される。これにより、ＯＲ回路４６の出力がローレベルとなり、各ＡＮＤ回路４４、４５は遮断されて、前述したようにトランジスタ４２、４３を介する速度信号ＰＷＭがＡＮＤ回路４４、４５で遮断され、各Ｐトランジスタ７ａ、７ｂに入力されないようになる。これで、モータ３に過電流が流れたとき、モータ３の回転が停止される。
【００２６】
前記モータ３に定常電流が流れている場合のモータ３の制御動作について説明する。前記切替信号ＭＦ、ＭＲのいずれかが選択的にローレベルに設定されて、モータ３が正転或いは逆転に切り替えられる。このとき、本実施例の駆動回路３１では、ハイサイド素子部７を駆動する駆動素子６６であるＡＮＤ回路４４、４５は、例として電流容量が２０〜３０ｍＡなどの比較的電流容量が小さい標準ゲート集積回路（例として、ＴＣ４０９３ＢＦ）からそれぞれ構成され、ローサイド素子部８を駆動する駆動素子６７には、例として、ＴＣ４０４９ＢＦ（電流容量は例として約６０ｍＡ）などの電流容量が比較的大きい電圧出力型のＣＭＯＳゲート素子が用いられている。また、前記ローサイド素子部８を駆動するＡＮＤ回路３８，３９は、前記標準ゲート集積回路（ＴＣ４０４９ＢＦ）が２個並列に接続された構成であり、電流容量は約１２０ｍＡになる。
【００２７】
モータ３が正転していて、これに対応してＮトランジスタ８ａが遮断されＮトランジスタ８ｂが導通している場合を想定する。この場合、オフ中のローサイド素子部８のＮトランジスタ８ａの電位差ＶＤＤ−Ｇがこのトランジスタのしきい値電圧Ｖｔｈである２Ｖで、ゲート回路３８、３９は前記電流容量約１２０ｍＡでオフ状態を確定できるのに対し、オン／オフを繰り返すハイサイド素子部７に関して、オン状態とオフ状態との間で切り替わるＰトランジスタ７の電位差ＶＤＤ−Ｇが１０Ｖ−Ｖｔｈ＝８Ｖで、ＡＮＤ回路４４、４５の電流容量が２０〜３０ｍＡと小さいので、スイッチング側であるＡＮＤ回路４４、４５によるローサイド素子８側のオフ状態を確定することができる。
【００２８】
これにより、ハイサイド素子７及びローサイド素子８が共にオン状態となる事態が防止され、相互に短絡して過大な異常電流が流れ、モータ３の誤動作が発生するという不具合を防止できる。
【００２９】
また、上記実施例で説明された構成は、本発明の一実施例を示すものであり、本発明の範囲を限定するものではない。本発明は、本発明の精神を逸脱しない範囲の広範囲の変形例を含むものである。
【００３０】
【発明の効果】
以上のように請求項１の発明に従えば、モータを駆動するためにトランジスタをオン／オフ駆動する駆動回路の電流容量を、トランジスタをオン状態まてはオフ状態のいずれかに設定する駆動回路の電流容量よりも小電流容量とできるので、トランジスタをオン／オフ駆動する駆動回路の動作状態を確定することができ、これらの各駆動回路の動作状態が確定せず、各トランジスタ間が短絡する事態を防止することができ、モータの誤動作を防止することができる。
【００３１】
請求項１の発明において、第１導電形式をＰチャネル型とし、第２導電形式をＮチャネル型としてもよい。この場合にも、前記作用効果を達成することができる。また、請求項１の発明において、第１駆動回路は基本構成として約６０ｍＡの電流容量のゲート集積回路素子を備え、第２駆動回路は基本構成として約２０〜３０ｍＡの電流容量のゲート集積回路素子を備えるようにしてもよい。この場合にも、前記請求項１の作用効果を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例のモータ駆動回路３１の一部の構成例を示すブロック図である。
【図２】本発明の基礎となるモータ駆動回路１の構成例を示すブロック図である。
【図３】実施例に用いられるゲート素子の動作例を示すグラフである。
【図４】従来技術及び実施例の回路素子の動作状態を示すグラフである。
【図５】従来技術のモータ駆動回路１の構成例を示す回路図である。
【図６】駆動回路１における後述するパワー素子部のローサイド側の構成例を示す回路図である。
【図７】駆動回路１における後述するパワー素子部のハイサイド側の構成例を示す回路図である。
【符号の説明】
２  電源部
３  モータ
４  主制御部
５  パワー素子部
６  従制御部
７  ハイサイド素子部
７ａ、７ｂ  Ｐハイサイド素子部
８  ローサイド素子部
８ａ、８ｂ  ローサイド素子部
３１  駆動回路
３８、３９  ゲート回路
４２、４３  信号伝送用トランジスタ
４４、４５  ＡＮＤ回路
４６  ＯＲ回路
４７  過電流リミッタ回路
【図１】
0003632305.tif 000002
【図２】
0003632305.tif 000003
【図３】
0003632305.tif 000004
【図４】
0003632305.tif 000005
【図５】
0003632305.tif 000006
【図６】
0003632305.tif 000007
【図７】
0003632305.tif 000008