(57)【特許請求の範囲】
【請求項１】
少なくとも主面が鏡面研磨された第１の半導体基板よりなるベースウェハ（１）と、少なくとも主面が鏡面研磨された第２の半導体基板よりなるボンドウェハ（２）とを用意し、前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の主面および端部に酸化膜（３）を形成する工程と、  前記ベースウェハ及び前記ボンドウェハの主面同士が向かい合うように、前記酸化膜を介して前記ベースウェハ及び前記ボンドウェハを結合させ結合ウェハを形成する工程と、
前記結合ウェハのうち前記ボンドウェハ側の裏面を平面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、を含む貼り合わせＳＯＩウェハの製造方法において、
前記結合工程を終了した後に、前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の端部に形成された前記酸化膜を希フッ酸にて除去する工程と、
この酸化膜を除去する工程の後に、前記結合ウェハの端部にベベリング処理を施す工程とを有し、
さらに、前記酸化膜を形成する工程では、前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の裏面にも前記酸化膜を形成し、
前記酸化膜を除去する工程では、前記裏面に形成された前記酸化膜を残すことを特徴とする半導体基板の製造方法。
【請求項２】
前記第１及び第２の半導体基板として、その外径が最終的に出来上がるＳＯＩウェハの外径よりも大きな外径を持つ半導体基板を用いることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記結合ウェハの端部に施すベベリング処理は、結合工程を終了した後、前記平面研削前に行うことを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【請求項４】
前記結合ウェハの端部に施すベベリング処理は、前記平面研削終了後、前記鏡面研磨前に行うことを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【請求項５】
前記結合ウェハの端部に施すベベリング処理は、前記鏡面研磨終了後に行うことを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複合ＩＣ、ＬＳＩを含む半導体装置一般に用いられる半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体基板上に中間絶縁膜を介して半導体層が配設されるＳＯＩ（シリコンオンインシュレータ）半導体装置は、バイポーラ、ＭＯＳ、パワー素子等の複数の種類の素子を１チップに搭載するもの、例えば複合ＩＣや高耐圧ＩＣおよび高速低消費電力が要求される携帯機器用ＬＳＩに用いるのに好適である。
【０００３】
ＳＯＩ半導体装置を製造するには、基板としてＳｉＯ２のような絶縁物からなる非常に抵抗の高い層の上に高品質の結晶性半導体層が形成されたいわゆるＳＯＩ基板が必要である。このようなＳＯＩ基板の製造方法としては、従来、貼り合わせ法が知られていた。この方法は、少なくとも主面側が鏡面研磨された第１の半導体基板よりなるベースウェハと、少なくとも主面側が鏡面研磨された第２の半導体基板よりなるボンドウェハを用い、両者のうち少なくともいずれか一方の主面に酸化膜を形成したのち、該２枚のウェハの主面同士を清浄雰囲気中で接着し、さらに、高温の結合熱処理を行って２枚のウェハを結合させたのち、結合ウェハのボンド側裏面を平面研削および鏡面研磨してデバイス特性上必要な所定のＳＯＩ層厚さにすることでＳＯＩ基板を製造している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の貼り合わせＳＯＩ基板の製造方法においては、図６に示すように、予め狙いのウェハ径に成形された２枚のミラーウェハ５１、５２を酸化膜５３を介して貼り合わせた後（図６（ａ））、ボンド側ウェハ５２の周辺から数ｍｍの端部をエッジ研削により接合界面近傍まで除去し（図６（ｂ））、しかる後、ＮａＯＨ等のアルカリ溶液中に浸漬し酸化膜５３（ＳｉＯ２）面を露出させ（図６（ｃ））、ボンド側ウェハ５２を平面研削（図６（ｄ））、及び鏡面研磨（図６（ｅ））していた。しかしこの方法では、エッジ研削、アルカリエッチという工程が必要であり、ＳＯＩ基板の製造工程における工数の増加、スループットの低下によるコスト増加の要因となっていた。
【０００５】
また図７に示す別の従来技術によるＳＯＩ基板の製造方法では、予め狙いのウェハ径に成形された２枚のミラーウェハ６１、６２を酸化膜６３を介して貼り合わせた後（図７（ａ））、一方のウェハ６２を所定のＳＯＩ厚さ近傍まで平面研削を行い（図７図（ｂ））、ウェハ外周から数ｍｍを残して、ＳＯＩ側表面を耐酸性のマスキングテープ６４で覆いフッ酸硝酸混液中に浸して端部のＳｉを除去し酸化膜６３（ＳｉＯ２）面を露出させ（図７（ｃ））、鏡面研磨（図７（ｄ））を行っていた。しかしこの方法では、マスキングテープ貼付け等が必要とされ、先の図６に示した方法と同様、ＳＯＩ基板の製造工程における工数の増加、スループットの低下によるコスト増加の要因となっていた。
【０００６】
さらに、これら従来の方法で製造したＳＯＩウェハは、外周部においてベースウェハが外側に突出したテラス構造となる。これは、デバイス形成用に使用できるボンドウェハ側の有効領域が減少するという問題があるのみならず、デバイス形成プロセス途中でテラス構造部に残留した種々の堆積膜に起因して、又は素子間分離のためのトレンチエッチング時にベースウェハ端部のＳｉが露出してブラックシリコンの発生を誘発させたりして、甚だしい場合は、後工程でそれらが剥離し、汚染源、パーティクル源となって歩留まり低下を引き起こす原因になるという問題がある。
【０００７】
本発明は上記問題点に鑑みなされたもので、ＳＯＩウェハの製造コスト削減を図るとともに、デバイス形成プロセス途中のパーティクルの発生等の原因で歩留まりを低下させてしまうのを抑制することのできるＳＯＩ半導体基板の製造方法を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、少なくとも主面が鏡面研磨された第１の半導体基板よりなるベースウェハ（１）と、少なくとも主面が鏡面研磨された第２の半導体基板よりなるボンドウェハ（２）とを用意し、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の主面に酸化膜（３）を形成する工程と、ベースウェハ及びボンドウェハの主面同士が向かい合うように、酸化膜を介してベースウェハ及びボンドウェハを結合させ結合ウェハを形成する工程と、結合ウェハのうちボンドウェハ側の裏面を平面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、を含む貼り合わせＳＯＩウェハの製造方法において、結合工程を終了した後に、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の端部に形成された酸化膜を希フッ酸にて除去する工程と、この酸化膜を除去する工程の後に、結合ウェハの端部にベベリング処理を施す工程とを有し、さらに、酸化膜を除去する工程で、ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の裏面に形成された酸化膜が残るようにすることを特徴としている。
【０００９】
このように、結合熱処理終了後にベベリング処理を行うことで、従来の貼り合わせＳＯＩウェハの製造工程で必要であったエッジ研削またはマスキングテープ貼りとアルカリエッチングの工程を削減することができ、ＳＯＩウェハの製造コスト削減を図ることが出来る。また、従来のＳＯＩウェハの製造方法では避けることのできなかったウェハ外周部におけるテラス構造をなくすことができ、デバイス形成プロセス途中においてテラス構造部の存在に起因した汚染あるいはパーティクルの発生は抑制され、歩留まりの低下を防ぐことができるという効果がある。また、ベベリング処理の前に、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の端部に形成された酸化膜を取り除いておくことにより、砥石の焼き付きや磨耗を防ぐことができる。  さらに、酸化膜を除去する工程で、ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の裏面に形成された酸化膜が残るようにすれば、両ウェハの間の酸化膜の応力の影響でウェハに反りが生じることを抑制できる。
【００１０】
なお、請求項２に示すように、第１及び第２の半導体基板として、その外径が最終的に出来上がるＳＯＩウェハの外径よりも大きな外径を持つ半導体基板を用いれば、ベベリング加工による径の縮小を見込むことができる。
【００１１】
例えば、請求項３に示すように、結合ウェハの端部に施すベベリング処理は、結合工程を終了した後、平面研削前に行うことができる。また、請求項４に示すように、平面研削終了後、鏡面研磨前に行うことができる。また、請求項５に示すように、鏡面研磨終了後に行ってもよい。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
（第１実施形態）
本発明の第１実施形態を図に基づいて説明する。図１は、ＳＯＩ基板の製造工程を示している。以下、図１に基づいて本実施形態におけるＳＯＩ基板の製造方法を説明する。
【００１７】
〔図１（ａ）に示す工程〕
まず、少なくとも一方の主面が鏡面研磨された第１の半導体基板としてのベースウェハ１と、少なくとも一方の主面が鏡面研磨された第２の半導体基板としてのボンドウェハ２を用意する。そして、両ウェハのうち少なくともいずれか一方の主面に例えば酸化性雰囲気中１０５０℃の熱処理を行って１μｍ程度の酸化膜（ＳｉＯ２）３を形成した後、２枚のウェハの主面同士が向かい合うように清浄雰囲気中で接着し、例えば酸化性もしくは窒素雰囲気中で１１００℃，１Ｈｒ程度の結合熱処理を行い結合ウェハ４を作成する。
【００１８】
〔図１（ｂ）に示す工程〕
次に、上記結合ウェハ４のうちボンド側ウェハ２の裏面（接合面と反対側の主面）から平面研削を行い、狙いのＳＯＩ厚近傍の厚さまで薄く削る。この時、研削は荒研削から仕上げ研削へと適宜砥石の番手を変えて研削し、なるべく研削による破砕層が深くまで残らないようにすることが望ましい。
【００１９】
〔図１（ｃ）に示す工程〕
次に、上記平面研削を終了した結合ウェハ４の端部を砥石を使ってベベリング処理（面取り加工）する。このベベリング処理は、図２に示すような略円形状の凹部を有する砥石５を用いて行われる。この時、酸化膜３のうち結合ウェハ４の端部および裏面に位置する部分は、砥石５の焼き付きや摩耗を防ぐ目的で、予め希フッ酸溶液ディップ等の手段で取り除いておく。ただし、結合界面の埋め込み部分の酸化膜３が厚い場合には応力の影響でウェハ４に反りが生ずるので、裏面の酸化膜３を意図的に残すようにするのが望ましい。このためには例えばポットチャックのような冶具を用いる等で、酸化膜３のうちベースウェハ２の端部に位置する部分のみを除去し裏面の酸化膜を残すようにしても良い。
【００２０】
〔図１（ｄ）に示す工程〕
ベベリング処理が終了したならば、次に鏡面研磨を行う。これにより、ＳＯＩウェハが構成される。なお、この鏡面研磨は通常行われているように、１次研磨、２次研磨、仕上げ研磨の順に行い所定のＳＯＩ厚でデバイスグレードの鏡面を得る。最後に洗浄を行ってＳＯＩ基板が完成する。
【００２１】
上記実施形態において、最初に用いる第１および第２の半導体基板としてのベースウェハ１及びボンドウェハ２の外径は、出来上がりの（結合ウェハ４をベベリング処理した後に要求される）ＳＯＩウェハの外径よりも大きい半導体基板を用いることが望ましい。何故ならば、ベベリング処理（図１（ｃ）参照）においては、ウェハ端部の面取りを行う結果、ウェハの外径も小さくなる場合があるからである。
【００２２】
また、上記実施形態においては、最初に用いる第１および第２の半導体基板としてのベースウェハ１及びボンドウェハ２の端部にはベベリング処理を行っていないものを使用している。すなわち、インゴットからスライシングしたウェハにラッピング、エッチング、洗浄を行った状態のウェハを用い、２枚のウェハ１、２を結合した後、結合ウェハ４を一体としてベベリングする。これにより、従来行われていた第１および第２の半導体基板それぞれのベベリング工程を削減することができる。
【００２３】
また、上記実施形態においては、ウェハ接合後にベベリング処理を行い、最終的に出来あがるＳＯＩ基板の略半分の厚みのところで径が最大となるように、ボンドウェハ、ベースウェハ共に面取り加工される。従って、平面研削、鏡面研磨によって薄膜化された後の貼り合わせＳＯＩ基板は、その断面形状が特にその表面の研磨面において一枚の鏡面ウェハと同じになると共に、周縁部には外見的にもなだらかな面取りがなされ、いわゆるテラス構造が形成されない。また、同構造のＳＯＩ基板を略同径のボンドウェハ、ベースウェハを用いて形成することができる。
【００２４】
このように、本実施形態によれば、結合熱処理終了後にベベリング処理を行うことで、従来の貼り合わせＳＯＩウェハの製造工程で必要であったエッジ研削またはマスキングテープ貼りとアルカリエッチングの工程を削減することができ、ＳＯＩウェハの製造コスト削減を図ることが出来る。また、従来のＳＯＩウェハの製造方法では避けることのできなかったウェハ外周部におけるテラス構造をなくすことができる。これにより、実際にボンドウェハ側にデバイス形成を行う際にテラス構造部の存在に起因して従来発生していたテラス構造部からの堆積膜剥離やテラス構造部でのブラックシリコンの発生等によるパーティクルの発生等を抑制でき、歩留まりの低下を防ぐことができるという効果がある。
【００２５】
（第２実施形態）
図３に、本発明の第２実施形態におけるＳＯＩ基板の製造工程を示す。本実施形態のうち第１実施形態と異なる点は、図３（ｂ）に示す工程であり、結合後のベベリング処理を結合熱処理終了後、平面研削前に行うことである。この場合、最終的に出来上がるＳＯＩ基板の略半分の厚みのところで径が最大になるような形状にベベリングする。このようにしても第１実施形態と同様の効果が得られる。
【００２６】
なお、図３（ａ）に示す工程は図１（ａ）に示すウェハ貼り合わせ工程に相当し、図３（ｃ）、（ｄ）に示す工程は各々図１（ｂ）の平面研削、図１（ｄ）の鏡面研磨の各工程に相当している。
【００２７】
（第３実施形態）
図４に、本発明の第３実施形態におけるＳＯＩ基板の製造工程を示す。本実施形態のうち第１実施形態と異なる点は、図４（ｄ）に示す工程であり、結合後のベベリング処理を鏡面研磨終了後に行う点である。このようにしても第１実施形態と同様の効果が得られる。
【００２８】
なお、図４に示す各工程は、図１に示す各工程のうち、図１（ｃ）に示す工程と図１（ｄ）に示す工程の順序を入れ替えたものに相当する。
【００２９】
（第４実施形態）
図５に、本発明の第４実施形態におけるＳＯＩ基板の製造工程を示す。本実施形態のうち第１実施形態と異なる点は、図５（ａ）に示す工程であり、最初に用いる第１および第２の半導体基板として、通常と同様ベベリング処理が施されている基板を用いている点である。予めベベリング処理が行われていてもウェハの外径が大きければ、結合熱処理後に結合ウェハを一体としてベベリング処理を行うことで、上記第１実施形態と同じ効果を実現することができる。なお、図５（ｂ）以降の工程については図１（ｂ）以降の工程と同様であるが、もちろん第２〜第４実施形態のごとくベベリング処理，平面研削，鏡面研磨の各工程の順序を入れ替えるようにしてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＳＯＩ基板の製造工程を示す図である。
【図２】ベベリング処理の様子を示す図である。
【図３】本発明の第２実施形態におけるＳＯＩ基板の製造工程を示す図である。
【図４】本発明の第３実施形態におけるＳＯＩ基板の製造工程を示す図である。
【図５】本発明の第４実施形態におけるＳＯＩ基板の製造工程を示す図である。
【図６】従来のＳＯＩ基板の製造工程を示す図である。
【図７】従来のＳＯＩ基板の製造工程を示す図である。
【符号の説明】
１…ベースウェハ、２…ボンドウェハ、３…酸化膜、４…結合ウェハ。
【図１】
0003632531.tif 000002
【図２】
0003632531.tif 000003
【図３】
0003632531.tif 000004
【図４】
0003632531.tif 000005
【図５】
0003632531.tif 000006
【図６】
0003632531.tif 000007
【図７】
0003632531.tif 000008