(57)【特許請求の範囲】
【請求項１】
直流電圧を入力として動作する第１スイッチング素子及び第２スイッチング素子を高周波トランスの一次側に配置し、前記第１スイッチング素子を前記高周波トランスの一次側巻線の一端に接続し、かつ、前記第２スイッチング素子を該一次側巻線の第１スイッチング素子接続側と同一端に該第１スイッチング素子の極性と異なる状態で共振用コンデンサを介して接続し、前記一次側巻線と共振用コンデンサと２つのスイッチング素子とから部分共振回路を構成し、前記高周波トランスの二次側に巻線を介して負荷を駆動するための二次側出力回路を接続し、駆動信号に基づいて前記第１スイッチング素子及び第２スイッチング素子をそれぞれ位相をずらせて駆動及び駆動停止させるために、遅延要素を有した第１駆動回路及び第２駆動回路を備え、前記一方の駆動回路への入力部に前記他方の駆動回路との絶縁及び反転入力電圧を供給するためのリバースコンバータを備え、前記少なくとも一方のスイッチング素子の前記一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続してなるコンピュータ用電源装置。
【請求項２】
直流電圧を入力として動作する第１スイッチング素子及び第２スイッチング素子を高周波トランスの一次側に配置し、前記第１スイッチング素子を前記高周波トランスの一次側巻線の一端に接続し、かつ、前記第２スイッチング素子を該一次側巻線の第１スイッチング素子接続側と同一端に該第１スイッチング素子の極性と異なる状態で共振用コンデンサを介して接続し、前記一次側巻線と共振用コンデンサと２つのスイッチング素子とから部分共振回路を構成し、前記高周波トランスの二次側に巻線を介して負荷を駆動するための二次側出力回路を接続し、駆動信号に基づいて前記第１スイッチング素子及び第２スイッチング素子をそれぞれ位相をずらせて駆動及び駆動停止させるために、遅延要素を有した第１駆動回路及び第２駆動回路を備え、前記一方の駆動回路への入力部に前記他方の駆動回路との絶縁及び反転入力電圧を供給するためのリバースコンバータを備え、前記リバースコンバータが、鉄心に対して一次側の巻線と二次側の巻線をそれらの極性が異なる状態で配置し、前記少なくとも一方のスイッチング素子の前記一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続してなるコンピュータ用電源装置。
【請求項３】
前記二次側出力回路に、デッドアングルを有する磁気増幅器を備えさせる、又は同期整流回路中に磁気スナバーを備えさせてなる請求項１又は２記載のコンピュータ用電源装置。
【請求項４】
前記高周波トランスの二次側に設けた出力用の巻線とは異なる２つの補助用の巻線を該二次側に配置し、それら２つの補助用の巻線に一次側からの出力をロスの少ない状態で受け渡すための２つの同期整流駆動回路を極性が互いに異なった状態でそれぞれ接続し、前記高周波トランスの二次電圧に同期してＯＮ−ＯＦＦ信号が与えられる前記２つの同期整流駆動回路用のスイッチング素子を備えさせてなる請求項１又は２記載のコンピュータ用電源装置。
【請求項５】
前記駆動信号を出力するためのＰＷＭ制御回路に、前記第１スイッチング素子及び第２スイッチング素子のＯＮ時間決定用の２つの抵抗を、該第１スイッチング素子及び第２スイッチング素子のＯＮ時間を制御するためのコンパレータがＯＮ時に並列になるように接続してなる請求項１又は２記載のコンピュータ用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば商用交流電源（ＡＣ）からの交流電圧を交流側電源回路により整流した後の直流出力、又はバッテリや二次電池などの直流電源からの直流電圧により各種の負荷を駆動するためのコンピュータ用電源装置に関する。
【０００２】
【従来の技術】
上記コンピュータ用電源装置として、例えば１Ｕ（高さ４４ｍｍ単位）サイズに高出力容量（２００〜３００Ｗ）のスイッチング電源を提供する際に、小型なサイズで出力容量を２１０Ｗ以上取り出せるようにするためには、従来から冷却ファンを多用することによって、内部の熱損失による効率の低下を回避することが行われているが、効率が６５％〜６８％程度しか出ないものが多いだけでなく、冷却ファンの個数が多くなればなるほど消費電力が多くなるため、効率をあまり上げることができず、早期改善が要望されている。
また、負荷電流で変化する発熱量に応じて冷却ファンからの流量を変更することによって、内部の温度を常に一定に保つように構成されたものも提案されている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開平７−２３１０５８号公報（図１参照）
【０００４】
上記特許文献では、負荷電流が小さい場合には、冷却ファンの流量を小さくすることによって、多数の冷却ファンを全て駆動しているものに比べて効率を多少向上させることができるものの、根本的な解決にはなっていなかった。
【０００５】
【発明が解決しようとする課題】
そこで、本発明が前述の状況に鑑み、解決しようとするところは、回路自体を改良することによって、内部の熱損失そのものを低減することにより、効率を大幅に向上させることができるコンピュータ用電源装置を提供する点にある。
【０００６】
【課題を解決するための手段】
本発明のコンピュータ用電源装置は、前述の課題解決のために、直流電圧を入力として動作する第１スイッチング素子及び第２スイッチング素子を高周波トランスの一次側に配置し、前記第１スイッチング素子を前記高周波トランスの一次側巻線の一端に接続し、かつ、前記第２スイッチング素子を該一次側巻線の第１スイッチング素子接続側と同一端に該第１スイッチング素子の極性と異なる状態で共振用コンデンサを介して接続し、前記一次側巻線と共振用コンデンサと２つのスイッチング素子とから部分共振回路を構成し、前記高周波トランスの二次側に巻線を介して負荷を駆動するための二次側出力回路を接続し、駆動信号に基づいて前記第１スイッチング素子及び第２スイッチング素子をそれぞれ位相をずらせて駆動及び駆動停止させるために、遅延要素を有した第１駆動回路及び第２駆動回路を備え、前記一方の駆動回路への入力部に前記他方の駆動回路との絶縁及び反転入力電圧を供給するためのリバースコンバータを備え、前記少なくとも一方のスイッチング素子の前記一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続したことを特徴としている。
従って、部分共振回路及びリバースコンバータを用いることにより、フォワードコンバータを用いた場合に発生するフライバック電圧の落ち込みを回避することができ、しかも駆動回路に遅延要素を有するものから構成することによって、２つのスイッチング素子の一方が駆動停止（ＯＦＦ）し、他方のスイッチング素子が駆動（ＯＮ）するときや、これとは逆に一方のスイッチング素子が駆動（ＯＮ）し、他方のスイッチング素子が駆動停止（ＯＦＦ）するときに、両スイッチング素子の作動が重複する部分を可及的に少なくすることができる。
又、前記少なくとも一方のスイッチング素子の前記一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続することによって、スイッチング素子の駆動停止（ＯＦＦ）時のスイッチングロスを減少させることができる。
【０００７】
直流電圧を入力として動作する第１スイッチング素子及び第２スイッチング素子を高周波トランスの一次側に配置し、前記第１スイッチング素子を前記高周波トランスの一次側巻線の一端に接続し、かつ、前記第２スイッチング素子を該一次側巻線の第１スイッチング素子接続側と同一端に該第１スイッチング素子の極性と異なる状態で共振用コンデンサを介して接続し、前記一次側巻線と共振用コンデンサと２つのスイッチング素子とから部分共振回路を構成し、前記高周波トランスの二次側に巻線を介して負荷を駆動するための二次側出力回路を接続し、駆動信号に基づいて前記第１スイッチング素子及び第２スイッチング素子をそれぞれ位相をずらせて駆動及び駆動停止させるために、遅延要素を有した第１駆動回路及び第２駆動回路を備え、前記一方の駆動回路への入力部に前記他方の駆動回路との絶縁及び反転入力電圧を供給するためのリバースコンバータを備え、前記リバースコンバータが、鉄心に対して一次側の巻線と二次側の巻線をそれらの極性が異なる状態で配置し、前記少なくとも一方のスイッチング素子の前記一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続してもよい。
前述した請求項１に加えて、前記リバースコンバータを、鉄心に対して一次側の巻線と二次側の巻線をそれらの極性が異なる状態で配置したものから構成することによって、絶縁と反転出力の両方の効果を得ることができる。
【０００８】
前記二次側出力回路に、デッドアングルを有する磁気増幅器を備えさせる、又は同期整流回路中に磁気スナバーを備えさせることによって、二次側の電流の流れ出しを遅らせることができる。
【００１０】
前記高周波トランスの二次側に設けた出力用の巻線とは異なる２つの補助用の巻線を該二次側に配置し、それら２つの補助用の巻線に一次側からの出力をロスの少ない状態で受け渡すための２つの同期整流駆動回路を極性が互いに異なった状態でそれぞれ接続し、前記高周波トランスの二次電圧に同期してＯＮ−ＯＦＦ信号が与えられる前記２つの同期整流駆動回路用のスイッチング素子を備えさせている。
前記２つの同期整流駆動回路用のスイッチング素子に対して高周波トランスの二次電圧に同期してＯＮ−ＯＦＦ信号を各スイッチング素子に与える。この高周波トランスの二次電圧は、請求項１の駆動回路のリバースコンバータによる二次波形がフライバックエネルギーによる充分な電圧とＯＦＦ同期を与えるため、高周波ダイオード整流に比べ、スイッチング素子のＯＮ抵抗のみの電力ロスとなるため、高効率を実現することができる。
【００１１】
前記駆動信号を出力するためのＰＷＭ制御回路に、前記第１スイッチング素子及び第２スイッチング素子のＯＮ時間決定用の２つの抵抗を、該第１スイッチング素子及び第２スイッチング素子のＯＮ時間を制御するためのコンパレータ２５がＯＮ時に並列になるように接続している。
上記のように構成することによって、入力電圧が入ったときやリモートコントローラからのＯＮ信号が入ったとき、スイッチング素子が全開で立ち上がろうとする（短いＯＮ時間で急激に立ち上がる）ことなく、ソフトスタートさせて、オーバーシュートやアンダーシュートなどのトランジェントの発生を回避することができる。
【００１２】
【発明の実施の形態】
図１に、コンピュータ用電源装置を示し、例えば商用交流電源からの交流を整流して直流電圧に変換するための回路を設け、その回路からの直流電圧を利用するものが一般的であるが、説明を簡素化するために、図１では直流電圧を発生する電池１を備えたものを例示しているが、例示したものに限定されるものではない。図１に示す二次側出力は、＋１２Ｖ、＋５Ｖ、＋３．３Ｖの３つの出力電圧を取り出すことができるようになっているが、出力の個数及び出力電圧の大きさはどのように設定しても構わない。
【００１３】
前記コンピュータ用電源装置は、電池１の直流電圧を入力として動作する一次側スイッチング回路２と、高周波トランス３を介してスイッチング回路２からの出力を利用してコンピュータの各種装置を駆動するために該高周波トランス３の二次側に設けた二次側出力回路４とから構成されている。
【００１４】
前記一次側スイッチング回路２は、前記高周波トランス３の一次側に設けた一次巻線Ｎ１のマイナス極側に、第１スイッチング素子としての第１ＦＥＴ（電界効果トランジスタ）Ｑ１と、共振用コンデンサ７を介して第２スイッチング素子としての第２ＦＥＴ（電界効果トランジスタ）Ｑ２とを極性が異なる状態で接続する、つまり第１ＦＥＴＱ１のドレイン側を、かつ、第２ＦＥＴＱ２のカソード側をそれぞれ接続し、前記第１ＦＥＴＱ１を駆動信号に基づいて駆動する遅延要素（たとえば遅延回路）を有した第１駆動回路５をＦＥＴＱ１のゲート−カソード間に接続し、第２ＦＥＴＱ２を駆動信号に基づいて駆動する遅延要素（たとえば遅延回路）を有した第２駆動回路６を第２ＦＥＴＱ２のゲート−カソード間に接続している。これら一次巻線Ｎ１、共振用コンデンサ７、２つのＦＥＴＱ１，Ｑ２から、ＦＥＴＱ１，Ｑ２が両方共ＯＦＦ時にのみ共振させる部分共振回路８を構成している。尚、前記ＦＥＴＱ１，Ｑ２の内部には、寄生ダイオード９，１０をそれぞれ備えさせている。
【００１５】
前記第１駆動回路５と前記第２駆動回路６との間に、前記両駆動回路５，６のの絶縁及び第２駆動回路６へ反転出力電圧を供給するためのリバースコンバータ１１を備えている。
前記リバースコンバータ１１は、鉄心１１Ｃに対して一次側の巻線１１Ｂと二次側の巻線１１Ａをそれらの極性が異なる状態、つまり図において一次側の巻線１１Ｂの右側を−極とすると、二次側の巻線１１Ａの右側を＋極となるように配置して、一次側の巻線１１Ｂからの第３ＦＥＴＱ３がＯＦＦ時のフライバック電圧が極性が反転した状態で二次側の巻線１１Ａへ受け渡すことができるようになっている。そして、前記リバースコンバータ１１を駆動するための第３スイッチング素子としての第３ＦＥＴＱ３を設けている。図１に示す１４は、後述するＰＷＭ制御回路２４からの駆動信号に基づいて前記第３ＦＥＴＱ３を駆動するために第３ＦＥＴＱ３のゲートに接続された第３駆動回路である。
【００１６】
前記第１ＦＥＴＱ１の前記一次側巻線Ｎ１側端（ドレイン側）とアース（カソード）側端とを容量の異なる２つのコンデンサ１２，１３にて直列接続し、前記容量の小さなコンデンサ１２にダイオード１４を並列に接続させて、第１ＦＥＴＱ１のＯＦＦ時のスイッチングロスを減少させることができるようにしている。
【００１７】
前記第１ＦＥＴＱ１及び第２ＦＥＴＱ２の動作について説明すれば、後述するＰＷＭ制御回路からの駆動信号により第１駆動回路５から出力されることにより第１ＦＥＴＱ１がＯＮ（極性の異なる第２ＦＥＴＱ２はＯＦＦ）すると、図２に示すように電流Ｉ1Aが流れる。次に、第１ＦＥＴＱ１がＯＦＦになると、共振用コンデンサ７を充電するために、図３に示すように電流Ｉ1Bが寄生ダイオード１０を通って流れる。前記第２ＦＥＴＱ２を設けることによって、高周波トランス３のフライバック逆起電力を共振用コンデンサ７に流すことにより高周波トランス３の励磁をリセットすると共に第１ＦＥＴＱ１のターンオフ時のスイッチングロスを減少させることができる利点がある。言い換えれば、前記第２ＦＥＴＱ２が無い場合には、第１ＦＥＴＱ１のＯＦＦ時に高周波トランス３のフライバック電圧が急激に立ち上がるため、第１ＦＥＴＱ１に流れていたドレイン電流がオフする際のクロス時に発生するターンオフ時損失が大きく発生することになる。前記共振用コンデンサ７の充電が完了すると、第２ＦＥＴＱ２がＯＮになり（第１ＦＥＴＱ１はＯＦＦのまま）、共振用コンデンサ７に蓄えられたエネルギーを放出して図４に示すように電流Ｉ1cが流れる。前記放電が終了すると、前記第１ＦＥＴＱ１が前記のようにＯＮになり、上述の動作を繰り返すことになる。前記第１ＦＥＴＱ１がＯＮするときに、前記第２ＦＥＴＱ２が無い場合には、第１ＦＥＴＱ１のドレイン−ソース間の電圧の立ち下がりが遅れ、第１ＦＥＴＱ１のＯＮ電流の立ち上がりと重なり、ターンオン時の損失が大きくなることになる。
【００１８】
前記二次側出力回路４は、高周波トランス３の二次側に配置された４つの巻線Ｎ２，Ｎ３，Ｎ４，Ｎ５を備え、図において上側に位置する巻線Ｎ３のプラス極側には、磁気増幅器１９Ａを介して二次側の整流素子としての高速整流用ダイオード１５を接続して、＋１２Ｖの電圧を得ることができるようにしているが、電力ロスを小さく抑えるためにフライホイール側のダイオードにＦＥＴ等を用いることもできる。又、前記上から第３番目に位置する巻線Ｎ２に一次側からの出力をロスの少ない状態で受け渡すための２つの同期整流駆動回路１６，１７を、前記上から第２番目と第４番目に位置する補助用の２つの巻線Ｎ４，Ｎ５に極性が互いに異なった状態で接続する、つまり上側の第１同期整流駆動回路１６を巻線Ｎ４のプラス極側に接続し、かつ、下側の第２同期整流駆動回路１７を巻線Ｎ５のマイナス極側に接続し、それら２つの同期整流駆動回路１６，１７からの出力信号に基づいてＯＮ−ＯＦＦするための同期整流側スイッチング素子である第４ＦＥＴＱ４及びフライホイール側スイッチング素子である第５ＦＥＴＱ５と第６ＦＥＴＱ６を備えさせて、同期整流回路を構成している。そして、前記第４ＦＥＴＱ４が、前記第１ＦＥＴＱ１のＯＮ状態で、ＯＮ状態になり、＋３．３Ｖと＋５Ｖを出力し、前記フライホイール側の第５ＦＥＴＱ５及び第６ＦＥＴＱ６が、前記第１ＦＥＴＱ１のＯＦＦ状態で、ＯＮ状態になり、チョークコイル１８Ｃ，１８Ｂの逆起電力で＋３．３Ｖと＋５Ｖを出力するように３つのＦＥＴＱ４，Ｑ５，Ｑ６をそれぞれ接続している。図１に示す３０は、＋１２Ｖ出力を定電圧に制御するための磁気増幅器１９Ａ制御用回路であり、２０は、＋３．３Ｖ出力を定電圧に制御するための磁気増幅器１９Ｂ制御用回路である。又、図１に示す２１は、過電流検出用カーレントトランスであり、図示していないが過電流保護回路を構成することになる。前記のように高速整流用ダイオード１５により整流して＋１２Ｖの出力を得るようにしていることから、フライホイール側ダイオード（高速整流用ダイオード）１５のＶＦ（順方向閾値電圧）による電力ロスが大きくなるため、前記第５，６ＦＥＴＱ５，Ｑ６と同様の同期整流駆動回路１７で駆動するＦＥＴを、第５，６ＦＥＴＱ５，Ｑ６と同様の動作を行うフライホイール側ダイオード（高速整流用ダイオード）１５に変えて接続することにより、電力ロスを小さく抑えることができる。
【００１９】
前記第４ＦＥＴＱ４，第５ＦＥＴＱ５，第６ＦＥＴＱ６の動作について図６を用いて説明すれば、まず、前記第１ＦＥＴＱ１がＯＮになり、一次側の巻線Ｎ１に図に示す電流Ｉ1Aが流れることにより第１同期整流駆動回路１６からの出力を受けて第４ＦＥＴＱ４がＯＮになる。これにより、図６に示すように＋５Ｖの出力を発生するように電流Ｉ1が流れると共に、＋３．３Ｖの出力を発生するように電流Ｉ2が流れる。
前記第１ＦＥＴＱ１がＯＦＦになると、第１ＦＥＴＱ１がＯＮのときに平滑用チョークコイル１８Ｂ，１８Ｃに蓄えられたエネルギーを逆起電力として放出することにより、第２同期整流駆動回路１７からの出力を受けて第５ＦＥＴＱ５及び第６ＦＥＴＱ６がＯＮになる。これにより、図７に示すように＋５Ｖの出力を発生するように電流Ｉ3が流れると共に、＋３．３Ｖの出力を発生するように電流Ｉ4が流れる。
【００２０】
図１に示すように、２つの巻線Ｎ２，Ｎ３に、デッドアングルを有する磁気増幅器１９Ａ，１９Ｂをそれぞれ接続することによって、図８で示すＴ１の領域でデッドアングル（導通角ともいう）を用いて二次側電流の流れ出しを遅らせることができ、ＺＶＳ（ゼロボルトスイッチング）機能を損なうことを防ぐことができる。尚、磁気増幅器が入らない（ＯＮしない）＋５Ｖの整流用ＦＥＴＱ４に直列に磁気スナバー２８を用いることによって、前記磁気増幅器１９を設けた場合と同等の効果を有する。尚、マルチ出力の場合には、併用することができる。図１に示す２９は、第４ＦＥＴＱ４の内部に備えている寄生ダイオードである。
【００２１】
図１に示すように、＋５Ｖ定電圧制御回路２２からの出力がフォトカプラ２３を介して入力されて駆動信号を発生させるためのＰＷＭ制御回路２４を設け、このＰＷＭ制御回路２４に、前記第１ＦＥＴＱ１及び第２ＦＥＴＱ２のＯＮ時間決定用の２つの抵抗Ｒ１，Ｒ２を、該第１ＦＥＴＱ１及び第２ＦＥＴＱ２のＯＮ時間を制御するためのコンパレータ２５がＯＮ時に並列になるように接続し、前記コンパレータ２５の基準電圧入力側にリモート信号がフォトカプラ２６を介して入力されるように構成している。
一般的に、入力電圧が入ったときやリモートコントローラからのＯＮ信号が入ったとき、第１ＦＥＴＱ１、第２ＦＥＴＱ２が全開で立ち上がろうとする（出力を早く立ち上げようとしてＯＮ時間が全開になる）ため、オーバーシュートやアンダーシュートなどのトランジェントが発生する。これを上記のようにＯＮ時間を変更することによって、第１ＦＥＴＱ１、第２ＦＥＴＱ２をソフトスタートさせて、出力電圧の立ち上がり時のトランジェントを無くしたスムーズな立ち上がりを行わせることができる。図１に示す２７は定電流回路である。
【００２２】
図８に示すタイムチャートに基づいて本発明の動作を説明すれば、ドライブ信号（前記駆動信号のこと）が周期ＴAで出力されると、垂下回路動作時などはＯＮ時間Ｔaが図の右側に示すように極端に狭くなってしまう。そして、前記ドライブ信号により駆動回路５，６にてＦＥＴＱ１，Ｑ２をＯＮ−ＯＦＦ制御することによって、第１ＦＥＴＱ１のゲート電圧ＶG1に対して第２ＦＥＴＱ２のゲート電圧ＶG2が相似の反対位相になる。このとき、第１ＦＥＴＱ１のゲート電圧ＶG1の立ち上がり時期がドライブ信号の立ち上がり時からＴ１ほど遅れ、又、第２ＦＥＴＱ２のゲート電圧ＶG2の立ち上がり時期がドライブ信号の立ち下がり時からＴ２ほど遅れるようになっている。又、第２ＦＥＴＱ２の駆動回路として一般のフォワードコンバータ（ＯＮ／ＯＮ回路）を用いると、第３ＦＥＴＱ３のドレイン−ソース間電圧ＶDS3が図の真ん中のように途中から下がった状態になってしまうことになるが、本発明のようにリバースコンバータ１１（ＯＮ−ＯＦＦ回路）を用いることによって、図の右側のように電圧が下がることがなくほぼ矩形波にすることができる。図７に示すＩD1は、第１ＦＥＴＱ１のドレイン電流を示し、図５でＩDで示している。又、ＶTは、高周波トランス３の一次側及び二次側の電圧を示している。
【００２３】
【発明の効果】
請求項１又は請求項２によれば、部分共振回路及びリバースコンバータを用いることにより、駆動用電圧（具体的にはゲート電圧ＶG2）が落ち込むようなことを回避することができ、しかも、駆動回路に遅延要素を有するものから構成することによって、スイッチングロスを軽減させて従来のような冷却ファンを用いるものに比べて少なくとも５％以上の効率アップ（７０％〜７５％）を図ることができるコンピュータ用電源装置を提供することができる。
又、少なくとも一方のスイッチング素子の一次側巻線側端とアース側端とを容量の異なる２つのコンデンサにて直列接続し、前記容量の小さなコンデンサにダイオードを並列に接続することによって、スイッチング素子の駆動停止（ＯＦＦ）時のスイッチングロスを減少させることができ、効率を更に向上させることができる。
【００２４】
請求項３の発明によれば、二次側出力回路に、デッドアングルを有する磁気増幅器を備えさせる、又は同期整流回路中に磁気スナバーを備えさせることによって、二次側の電流の流れ出しを遅らせることができ、ＺＶＳ（ゼロボルトスイッチング）機能を損なうことを防ぐことができる。
【００２６】
請求項４の発明によれば、二次側に設けた出力用の巻線とは異なる２つの補助用の巻線を該二次側に配置し、それら２つの補助用の巻線に一次側からの出力をロスの少ない状態で受け渡すための２つの同期整流駆動回路を極性が互いに異なった状態でそれぞれ接続し、高周波トランスの二次電圧に同期してＯＮ−ＯＦＦ信号が与えられる２つの同期整流駆動回路用のスイッチング素子を備えさせることによって、スイッチング素子をきれいにＯＮ−ＯＦＦさせることが可能になると共に、トランスの巻線を利用しているため、同期のタイミングが容易である。
【００２７】
【補正の内容】
請求項５の発明によれば、入力電圧が入ったときやリモートコントローラからのＯＮ信号が入ったとき、スイッチング素子を出力電圧の立ち上がり時のトランジェントを無くしたスムーズな立ち上がりを行わせることができる。
【図面の簡単な説明】
【図１】コンピュータ用電源装置の概略の電気回路図である。
【図２】第１ＦＥＴがＯＮで第２ＦＥＴがＯＦＦのときの電流の流れを示す説明図である。
【図３】第１ＦＥＴ及び第２ＦＥＴが共にＯＦＦになったときの電流の流れを示す説明図である。
【図４】第１ＦＥＴがＯＦＦで第２ＦＥＴがＯＮになったときの電流の流れを示す説明図である。
【図５】コンピュータ用電源装置の一次側のスイッチング回路を示す図である。
【図６】第１ＦＥＴがＯＮで第４ＦＥＴがＯＮのときの二次側の電流の流れを示す説明図である。
【図７】第１ＦＥＴがＯＦＦで第５ＦＥＴ及び第６ＦＥＴが共にＯＮのときの二次側の電流の流れを示す説明図である。
【図８】一次側の特定箇所での電圧波形及び電流波形及び二次側の電圧波形の時間経過を示すタイムチャートである。
【符号の説明】
１  電池            ２  一次側スイッチング回路
３  高周波トランス  ４  二次側出力回路
５，６  駆動回路    ７  共振用コンデンサ
８  部分共振回路    ９，１０  寄生ダイオード
１１  リバースコンバータ
１１Ａ，１１Ｂ  巻線
１１Ｃ  鉄心        １２，１３  コンデンサ
１４  ダイオード
１５  ショットキーバリヤダイオード
１６，１７  同期整流駆動回路
１８  平滑用チョークコイル
１９Ａ  ＋１２Ｖ制御用磁気増幅器
１９Ｂ  ＋３．３Ｖ磁気増幅器
２０，３０  制御回路
２１  過電流検出器  ２２  定電圧制御回路
２３  フォトカプラ  ２４  ＰＷＭ制御回路
２５  コンパレータ  ２６  フォトカプラ
２８  磁気スナバー
【図１】
0003695441.tif 000002
【図２】
0003695441.tif 000003
【図３】
0003695441.tif 000004
【図４】
0003695441.tif 000005
【図５】
0003695441.tif 000006
【図６】
0003695441.tif 000007
【図７】
0003695441.tif 000008
【図８】
0003695441.tif 000009