(57)【特許請求の範囲】
【請求項１】
光素子がフリップチップボンディング方式によりボンディングされるフリップチップボンディング構造であって、
半導体基板と、
前記光素子を実装する実装領域を有し前記半導体基板の上面に形成された下部クラッド層と、
前記下部クラッド層における実装領域上面の一部分に形成されて前記光素子の垂直整列位置を決定する少なくとも二以上の垂直整列構造物と、
前記下部クラッド層における実装領域上面の他の部分に形成された少なくとも二以上の電極と、
前記電極の上面に形成され、前記光素子のボンディング時に前記光素子のボンディングパッドが相応するソルダーバンプと、
からなることを特徴とするフリップチップボンディング構造。
【請求項２】
前記垂直整列構造物の厚さは、前記電極とソルダーバンプの総厚さである０．５μｍ以上よりも小さく形成される請求項１記載のフリップチップボンディング構造。
【請求項３】
前記垂直整列構造物は、前記下部クラッド層と同一物質で構成される請求項１記載のフリップチップボンディング構造。
【請求項４】
前記垂直整列構造物は、シリカで構成される請求項３記載のフリップチップボンディング構造。
【請求項５】
前記垂直整列構造物は、前記光素子の垂直移動を制限する請求項１記載のフリップチップボンディング構造。
【請求項６】
前記垂直整列構造物の厚さは、前記電極の厚さより少なくとも厚く形成される請求項１記載のフリップチップボンディング構造。
【請求項７】
半導体基板に下部クラッド層、コアを順に形成する段階と、光素子を実装する指定領域上の前記コア及び下部クラッド層をエッチングして、半導体基板上に垂直に光素子を整列するのに必要な厚さだけ前記下部クラッド層を残留させるよう部分的にエッチングする段階と、
前記構造全体の上面に上部クラッド層を形成する段階と、
光素子を実装する指定領域上の前記上部クラッド層及び前記下部クラッド層をエッチングして、前記下部クラッド層に段差を形成する段階と、
前記段差を形成した領域以外の前記下部クラッド層の上面に電極を形成する段階と、
前記電極の上面の一部分にソルダーバンプを蒸着する段階と、
前記ソルダーバンプと相応するボンディングパッドを有する光素子をフリップチップボンディングする段階と、からなることを特徴とするフリップチップボンディング方法。
【請求項８】
光素子を実装する指定領域上の前記コア及び下部クラッド層をエッチングする段階と前記上部クラッド層を形成する段階との間に、前記下部クラッド層の上面の一部分にエッチング停止膜を形成する段階をさらに含む請求項７記載のフリップチップボンディング方法。
【請求項９】
前記段差を形成する段階は、前記エッチング停止膜をマスクとして利用しディープドライエッチングにより光素子を実装する指定領域上の前記上部クラッド層及び前記下部クラッド層をエッチングすることで実行される請求項８記載のフリップチップボンディング方法。
【請求項１０】
前記エッチング停止膜は、前記下部クラッド層とのエッチング選択比が１０以上である物質で構成される請求項８記載のフリップチップボンディング方法。
【請求項１１】
前記下部クラッド層は、シリカで構成される請求項１０記載のフリップチップボンディング方法。
【請求項１２】
前記エッチング停止膜は、セラミック材で構成される請求項１１記載のフリップチップボンディング方法。
【請求項１３】
前記エッチング停止膜は、アルミナで構成される請求項１１記載のフリップチップボンディング方法。
【請求項１４】
前記ソルダーバンプを蒸着する段階は、前記電極及びソルダーバンプの総厚さが前記段差形成された下部クラッド層の厚さよりも０．５μｍ以上厚く形成されるように実行される請求項７記載のフリップチップボンディング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光素子と平面光波回路（ＰＬＣ:Planar Lightwave Circuit)などの結合のためのフリップチップボンディングに関するもので、特に、ボンディング時、相対的なＰＬＣへの光素子の垂直整列度を向上させるフリップチップボンディング構造及びボンディング方法に関する。
【０００２】
【従来の技術】
一般的に、フリップチップボンディングは既存のワイヤーボンディングやソルダリング方式とは異なり、基板とボンディングされる半導体素子の表面に金属パッドを形成し、いずれか一方の金属パッドまたは両方の金属パッド上にソルダー(solder)バンプを予め形成した後、基板とボンディングされる半導体素子の互いに相応するソルダーバンプを対向させて接した状態にして、ソルダー物質を加熱、溶融することで基板と半導体素子を互いに物理的にボンディングする方式である。
【０００３】
一方、光素子の光特性は、相対的な基板への光素子の垂直整列に非常に敏感であるので、垂直整列における若干の誤差によっても大幅な光特性低下をもたらす。従って、光素子をＰＬＣ形態の光導波路に結合させるためには、ウェーブガイド(waveguide)間の精密な整列が必要になるが、通常、光導波路にレーザダーオドのような光素子を整列させるためには±１μm以内の許容誤差精密度が要求される。
【０００４】
図１は従来技術の光素子とＰＬＣの結合のためのフリップチップボンディング構造を示す図であり、シリコン基板１１、下部クラッド層１２、コア１３、上部クラッド層１４で構成されたＰＬＣ１０に、ディープエッチ(deep etch)で形成した光素子２０を実装するためのエッチング表面に金属電極１５、ソルダーバンプ１６を蒸着した後、ソルダーパッドが形成された光素子２０をソルダーバンプの表面張力を利用するフリップチップボンディング方法で接合している。即ち、ソルダーバンプ上にソルダーパッドを相対的に整列させ、その後、加熱すると、ソルダーバンプがリフロー(re-flow)され一番安定した形状に姿を変えながら光素子を正確に位置付けるようになる。
【０００５】
しかし、このような従来技術はディープエッチ時にＰＬＣ１０の上部クラッド層１４から下部クラッド層１２までエッチングされるエッチ領域の深さがおおよそ３０μm程度になるので、光素子２０が要求する誤差範囲内に、そのエッチング深さを精密に調節するのは困難である。
【０００６】
また、金属蒸着により形成されるソルダーバンプの厚さもある程度の誤差を有しているので、光特性が低下する場合もある。さらに、フリップチップボンディング方式では、ソルダーバンプを高温にリフローさせた後に素子を接合するので、接合圧力やリフロー温度特性によって光素子の垂直整列に誤差が発生し、これによって光素子特性が大幅に低下する問題もある。
【０００７】
【発明が解決しようとする課題】
従って本発明の目的は、十分な接合力を有しながら、接合時に垂直整列誤差を除去することができるフリップチップボンディング構造及びボンディング方法を提供することにある。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明のフリップチップボンディング構造は、光素子がフリップチップボンディング方式によりボンディングされるフリップチップボンディング構造であって、半導体基板と、光素子を実装する実装領域を有し半導体基板の上面に形成された下部クラッド層と、下部クラッド層における実装領域上面の一部分に形成されて光素子の垂直整列位置を決定する少なくとも二以上の垂直整列構造物と、下部クラッド層における実装領域上面の他の部分に形成された少なくとも二以上の電極と、電極の上面に形成され、光素子のボンディング時に光素子のボンディングパッドが相応するソルダーバンプと、からなることを特徴とする。
【００１０】
垂直整列構造物の厚さは電極とソルダーバンプの総厚さである０．５μm以上よりも小さいと望ましい。
【００１１】
垂直整列構造物は、下部クラッド層と同一物質で構成さるとなお望ましい。垂直整列構造物はシリカで構成されるとさらに望ましい。
【００１２】
垂直整列構造物は光素子の垂直移動を制限するとよく、垂直整列構造物の厚さは電極の厚さより少なくとも厚く形成されるとなおよい。
【００１３】
また、本発明では前述の目的を達成するためにフリップチップボンディング方法も提供する。この方法は、半導体基板に下部クラッド層、コアを順に形成する段階と、光素子を実装する指定領域上のコア、下部クラッド層をエッチングし、半導体基板上に垂直に光素子を整列するのに必要な厚さだけ下部クラッド層を残留させるよう部分的にエッチングする段階と、構造全体の上面に上部クラッド層を形成する段階と、光素子を実装する指定領域上の上部クラッド層及び下部クラッド層をエッチングして、下部クラッド層に段差(垂直整列構造物に作用)を形成する段階と、段差を形成した領域以外の下部クラッド層の上面に電極を形成する段階と、電極の上面の一部分にソルダーバンプを蒸着する段階と、ソルダーバンプと相応するボンディングパッドを有する光素子をフリップチップボンディングする段階と、からなることを特徴とする。
【００１４】
光素子を実装する指定領域上のコア、下部クラッド層をエッチングする段階と上部クラッド層を形成する段階との間に、下部クラッド層の上面の一部分にエッチング停止膜を形成する段階をさらに備えると好ましい。
【００１５】
段差を形成する段階はエッチング停止膜をマスクとして利用しディープドライエッチングにより光素子を実装する指定領域上の上部クラッド層及び下部クラッド層をエッチングすることで実行されるとよい。
【００１６】
エッチング停止膜は下部クラッド層とのエッチング選択比が１０以上である物質で構成されると望ましい。
【００１７】
下部クラッド層はシリカで構成されるとなお望ましい。
【００１８】
エッチング停止膜はセラミック材で構成されると好ましい。また、エッチング停止膜はアルミナで構成されてもよい。
【００１９】
ソルダーバンプを蒸着する段階は、電極及びソルダーバンプの総厚さが段差形成された下部クラッド層の厚さよりも０．５μm以上厚く形成されるように実行されるとなお望ましい。
【００２０】
【発明の実施の形態】
以下、本発明の望ましい一実施形態について添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。また、各図では可能な限り同一の符号を付している。
【００２１】
先ず、本発明による望ましい一実施形態を図２Ａ及び図２Ｂ、図３、図４Ａ乃至４Ｄ及び図５を参照して詳細に説明する。
【００２２】
図２Ａは本発明の一実施形態によるフリップチップボンディングのための垂直整列構造物がＰＬＣに形成された状態を示す斜視図であり、図２Ｂは図２Ａの平面図である。また、図３は本発明の一実施形態による光素子とＰＬＣのフリップチップボンディング後の状態を示す断面図である。
【００２３】
図示したように、垂直整列構造物３２'はＰＬＣ１０の下部クラッド層３２の一部に形成される。垂直整列構造物３２'は、光素子に圧力を加えてＰＬＣ１０と接合する場合に、垂直方向の動きを制限して垂直位置を決定する。つまり、垂直整列構造物３２'の厚さＡにより、以後接合される光素子の位置が決定される。従って、垂直整列構造物３２'の厚さＡは少なくとも金属電極３５の厚さよりも厚くなければならない。また、垂直整列構造物３２'は金属電極３５及びソルダーバンプ３６から離されて形成される。このよう構造に従いソルダーバンプ３６をリフローさせると、光素子は垂直整列構造物３２’に支持されてＰＬＣ１０に接合するようになる。すなわち、この構造によれば、フリップチップボンディング工程における接合圧力またはリフロー温度によりソルダーバンプ３６の厚さが変化しても光素子の垂直位置に影響を与えないようになる。
【００２４】
図４Ａ乃至図４Ｄは本発明の一実施形態によるフリップチップボンディング工程を示す工程断面図である。これらを参照して本発明の一実施形態による垂直整列構造物３２’の形成方法を詳細に説明すると、次の通りである。
【００２５】
先ず、図４Ａに示したように、シリコン基板３１の上面に下部クラッド層３２とコア３３を連続して蒸着及びパターニングする。下部クラッド層３２はシリカ材質で構成される。以後、光素子を実装する実装領域上の下部クラッド層３２とコア３３をエッチングする。この時、エッチングされる領域の厚さは、後に光素子とＰＬＣ１０とのウェーブガイド(waveguide)整列時に必要な厚さだけ下部クラッド層３２を残留させるように決定される。
【００２６】
次に、図４Ｂに示したように、エッチングされた下部クラッド層３２の上面にエッチング停止膜４０をパターニングする。この場合、エッチング停止膜４０は、上部クラッド層形成のための蒸着時に物性の変化がなく、下部クラッド層３２であるシリカとのエッチング選択比（ｓｅｌｅｃｔｉｖｉｔｙ）が１０以上であるアルミナなどのセラミック材が適当であり、０．５μｍ程度の厚さに形成する。
【００２７】
一方、図５は図４Ｂの平面図であり、エッチング停止膜４０が形成される位置を示し、このエッチング停止膜４０の位置が以後の垂直整列構造物の位置になる。
【００２８】
次に、図４Ｃに示したように、図４Ｂの構造全体の上面（シリコン基板３１に形成されたコア３３の上面、エッチングされた下部クラッド層３２の上面及びエッチング停止膜４０の上面）に上部クラッド層３４を蒸着した後、ディープドライエッチング(deep dry etching)工程により、光素子を実装する実装領域から上部クラッド層３４及び下部クラッド層３２を取り除く。この場合、エッチング停止膜４０がエッチングマスクの役割を果たすので、エッチング停止膜４０がある部分の下部クラッド層３２はエッチングされない。従って、エッチング停止膜４０の上面とエッチングされた下部クラッド層３２の上面とに段差が生じるようになる。この段差の厚さＡは１０μm以内であるので、ディープドライエッチング工程による誤差を防止するエッチングが可能となる。望ましくは、段差の厚さＡは、金属電極とソルダーバンプを総合して形成された０．５μm以上の厚さよりも小さくなるようにエッチングするとよい。このように形成された下部クラッド層３２における段差の厚さ部分が、以後の光素子結合のためのフリップチップボンディング時に光素子の垂直方向の移動を制限する垂直整列構造物３２'になる。なお、図４Ｂと図４Ｃとでエッチング停止膜４０の厚さが異なっているが、これは、上部クラッド層３４及び下部クラッド層３２のエッチング工程で、エッチング停止膜４０がある程度エッチングされたことを示している。
【００２９】
最後に、図４Ｄに示したように、垂直整列構造物３２'が形成されてない領域の下部クラッド層３２上面に金属電極３５及びソルダーバンプ３６を蒸着する。この場合、金属電極３５及びソルダーバンプ３６の総厚さが垂直整列構造物３２'の厚さよりも厚くなるように、金属電極３５の上面位置に蒸着されるソルダーバンプ３６の厚さを調節する。図示してないが、ソルダーバンプ３６と相応するボンディングパッドを有する光素子２０を相対的にＰＬＣ１０に整列させた後、ソルダーバンプ３６を加熱及びリフローさせ、光素子に圧力を加えてフリップチップボンディングする。これにより、ソルダーバンプ３６の厚さが垂直整列構造物３２’の高さまで変化して、光素子の垂直位置が決定される。なお、エッチング停止膜４０は、金属電極３５及びソルダーバンプ３６を蒸着する前にウェットエッチング工程により除去される。また、除去されない場合であっても０．２〜０．３μｍ程度の厚さであるので、以後の金属電極３５及びソルダーバンプ３６の蒸着工程に影響を与えることはない。
【００３０】
【発明の効果】
上述したように本発明は、光素子の垂直位置を決定する構造物を実装上面に形成するようにしたので、実装時に垂直方向の整列誤差を除去することができ、整列不良による光素子の特性低下を防止することができるようになる。
【００３１】
以上、具体的な一実施形態を参照して説明したが、本発明はこれに限られるものではなく、各種の変形が本発明の特許請求の範囲を逸脱しない限り、該当技術分野における通常の知識をもつ者により可能なのは明らかである。
【図面の簡単な説明】
【図１】従来技術によるフリップチップボンディング構造を示す断面図。
【図２】Ａは本発明の一実施形態によるフリップチップボンディングのための垂直整列構造物がＰＬＣに形成された状態を示す斜視図。ＢはＡの平面図。
【図３】本発明の一実施形態によるフリップチップボンディング構造を示す断面図。
【図４】Ａ〜Ｄは本発明の一実施形態によるフリップチップボンディング工程を示す工程断面図。
【図５】図４Ｂの平面図。
【符号の説明】
１０  平面光波回路（ＰＬＣ）
３１  シリコン基板
３２  下部クラッド層
３２’  垂直整列構造物
３３  コア
３４  上部クラッド層
３５  金属電極
３６  ソルダーバンプ
４０  エッチング停止膜
Ａ  垂直整列構造物３２'の厚さ
【図１】
0003660340.tif 000002
【図２】
0003660340.tif 000003
【図３】
0003660340.tif 000004
【図４】
0003660340.tif 000005
【図５】
0003660340.tif 000006