(57)【特許請求の範囲】
【請求項１】
１次巻線と２次巻線を有するトランスと、前記トランスの１次巻線に直列に接続されたスイッチ素子と、前記スイッチ素子の制御電極に接続された発振制御回路を備えたスイッチング電源装置において、前記トランスにリセット巻線を巻いて、その一方の端子を前記スイッチ素子の前記１次巻線が接続されている電極と反対側の電極に接続し、別の一方の端子をダイオードを介して前記１次巻線の前記スイッチ素子が接続されている端子と反対側の端子に接続し、前記ダイオードの前記リセット巻線側電極と前記スイッチ素子の前記１次巻線側電極の間にコンデンサを接続し、これによってスイッチ素子がターンオフする際に生じるサージ電圧とノイズを電力損失を伴わないで減衰することを特徴とする低損失スナバ回路付きスイッチング電源装置。
【請求項２】
前記１次巻線にインダクタを直列に挿入した請求項１記載の低損失スナバ回路付きスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はスイッチング電源装置に関する。
【０００２】
【従来の技術】
従来、スイッチ素子のターンオフ時に生じるサージ電圧を吸収する回路として、図４に示した回路がよく知られている。スイッチ素子１４がターンオフすると、リセット巻線１１Ｃに生じる電圧が直流電源１９の両端の電圧によってクランプされるため、間接的に１次巻線１１Ａの電圧に生じるサージ電圧も抑えられる。電圧クランプによって吸収されるエネルギーは、直流電源１９に回生されるのでサージ電圧の吸収による損失は小さい。
【０００３】
【発明が解決しようとする課題】
図４に示したスナバ回路は、スイッチ素子１４のターンオフ時に生じるサージ電圧を吸収することはできるが、１次巻線１１Ａを流れる電流の速い変化によって生じるノイズを抑えることはできない。そこで、スイッチ素子１４の両端にはコンデンサ１３が接続されており、これでノイズを減衰させている。スイッチ素子１４が高速でターンオフしても、１次巻線１１Ａを流れる電流はコンデンサ１３を充電する時間だけゆっくりゼロになるのでノイズが小さくなる。しかし、スイッチ素子１４がターンオンするときに、コンデンサ１３に充電された電荷がスイッチ素子１４を流れて放電するので電力損失を生じる。
【０００４】
そこで本発明は、ノイズを小さくするこのコンデンサの放電による電力損失をゼロにすることによって、サージ電圧とノイズの両方を電力損失を伴わないで減衰する回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明はリセット巻線とダイオードの直列回路を、１次巻線とスイッチ素子の直列回路の両端に、ダイオード側の端が１次巻線側の端に、またリセット巻線側の端がスイッチ素子側の端に各々結ばれるように接続し、かつ、リセット巻線とダイオードの接続点と１次巻線とスイッチ素子の接続点の間にコンデンサを接続した。
【０００６】
【作用】
本発明において、１次巻線とリセット巻線の極性は、いずれもコンデンサ側端子が一致するようになっており、リセット巻線に発生するフライバック電圧が入力電圧より高くなればダイオードが導通するので、その上限の電圧は入力電圧の値でクランプされ、１次巻線のフライバック電圧もクランプされるので、スイッチ素子に加わるサージ電圧も制限される。
【０００７】
説明を容易にするために、１次巻線とリセット巻線の巻数比が１：１であると仮定すると、スイッチ素子がオン状態のときにリセット巻線に生じる電圧は入力電圧に等しくなり、コンデンサのスイッチ素子側の電圧がほぼゼロであることから、反対側は負の入力電圧の値になる。また、スイッチ素子がオフ状態のときに、コンデンサのスイッチ素子側の電圧は入力電圧にフライバック電圧を足した値になり、反対側はフライバック電圧の値になるので、コンデンサ両端の電圧は入力電圧に等しい。すなわち、コンデンサ両端の電圧は理論的には常に一定であることから、スイッチ素子がターンオンする瞬間でもコンデンサの電荷が放電して電力損失を生じることはない。
【０００８】
電流不連続モードで発振するフライバックコンバータやデットタイムを持つフォワードコンバータの場合に、オン状態でもオフ状態でもない期間が生じる。この期間においては、コンデンサと１次巻線とリセット巻線の直列回路で共振を起こすが、１次巻線とリセット巻線の極性が互いに反対向きとなるため、インダクタンスが打ち消され、リーケージインダクタンスのみが残り、共振周期はコンデンサの容量とリーケージインダクタンスによって決まる。リーケージインダクタンスは１次巻線のインダクタンスに比べて小さな値なので、コンデンサを十分大きくしても共振周期はそれ程長くならない。
【０００９】
スイッチ素子のターンオフ時に１次巻線を流れる電流の立ち下がりの傾きは、コンデンサの容量とリーケージインダクタンスによって決まるので、コンデンサの容量を大きくする程傾きはゆるくなって、ノイズが小さくなる。
【００１０】
請求項２記載の発明において、１次巻線にインダクタを直列に接続することに
0003728575.tif 000002
れる固有インピーダンスが大きくなることから、コンデンサを流れる共振電流のピーク値が下がり、コンデンサの内部直列抵抗成分による電力損失を小さくすることができる。
【００１１】
【実施例】
図１は請求項１記載の発明の実施例に係る低損失スナバ回路付きスイッチング電源装置を示す回路図である。
【００１２】
図２は請求項２記載の発明の実施例に係る低損失スナバ回路付きスイッチング電源装置を示す回路図である。
【００１３】
図３は図１の回路の主要部の波形を示した波形図である。
【００１４】
図１の回路において、スイッチングトランジスタ４両端の電圧は図３（Ａ）に示した波形のように変化し、またリセット巻線１Ｃ両端の電圧は図３（Ｂ）に示した波形のように変化している。コンデンサ３両端の電圧はスイッチングトランス４両端の電圧とリセット巻線１Ｃ両端の電圧の差であり、その値は図３（Ｃ）に示した波形となる。また、コンデンサ３に流れる電流は図３（Ｄ）に示した波形となる。
【００１５】
図３（Ｄ）に示したように、コンデンサ３にはスイッチングトランジスタ４がターンオフした瞬間に電流が流れ、これがスイッチングトランジスタ４に加わるサージ電圧を吸収すると同時に、１次巻線１Ａに流れる電流の変化率を小さくしてノイズの発生を抑えている。また、このターンオフ時にコンデンサに充電された電荷は、その後に生じる共振によって入力側の直流電源９に戻され、スイッチングトランジスタ４がターンオンするときに、このスイッチングトランジスタ４を通って放電することはない。すなわち、電力損失は生じない。
【００１６】
図１及び図２に示した回路は、フライバックコンバータに本発明を実施した例を示しているが、フォワードコンバータにおいて実施することもできる。また、自励方式と他励方式のどちらも応用できる。スイッチングトランジスタ４の代わりにＭＯＳＦＥＴやＩＧＢＴ等の他のスイッチ素子を応用することも可能である。
【００１７】
【発明の効果】
以上のように、本発明によれば、従来のリセット巻線によるスナバ回路の接続を少し変えることによって、ノイズの発生をより効率よく抑えることができるので応用範囲は広い。
【図面の簡単な説明】
【図１】請求項１記載の発明の実施例に係る低損失スナバ回路付きスイッチング電源装置を示す回路図である。
【図２】請求項２記載の発明の実施例に係る低損失スナバ回路付きスイッチング電源装置を示す回路図である。
【図３】図１の回路図の主要部の波形を示す波形図である。
【図４】従来方式の例を示す回路図である。
【符号の説明】
１、１１  トランス
２、１２  ダイオード
３、１３  コンデンサ
４、１４  スイッチ素子
５、１５  発振制御回路
６、１６  ダイオード
７、１７  コンデンサ
８、１８  負荷
９、１９  直流電源
１０  インダクタ
１Ａ、１１Ａ  １次巻線
１Ｂ、１１Ｂ  ２次巻線
１Ｃ、１１Ｃ  リセット巻線
【図１】
0003728575.tif 000003
【図２】
0003728575.tif 000004
【図３】
0003728575.tif 000005
【図４】
0003728575.tif 000006