(57)【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を介して形成される、異なる導電領域どうしを所定箇所で電気的に接続させるコンタクトプラグを有する半導体装置の製造に関し、
前記異なる導電領域として一方側の下層導電領域を覆う前記層間絶縁膜の所定箇所に前記下層導電領域に通じるホールを形成する工程と、
前記ホールの間口領域を実質的なホール径より大きくする工程と、
前記ホール内及び前記層間絶縁膜上にバリアメタルを形成する工程と、
前記ホールをプラグ用金属で埋め込む工程と、
前記バリアメタルが露出するレベルまで、前記プラグ用金属に対する研磨を促進させる第１のスラリーを供給しながら前記プラグ用金属を除去する工程と、
前記層間絶縁膜が露出するレベルまで、前記層間絶縁膜と前記バリアメタルとの選択性を有する第２のスラリーを供給しながら前記プラグ用金属及び前記バリアメタルを除去する工程と、
前記ホール径より大きい間口領域がなくなるレベルまで、物理的研磨が主となるように研磨砥粒を多く含む第３のスラリーを供給しながら、前記層間絶縁膜の一部を前記バリアメタルの不要部分および前記プラグ用金属の不要部分と共に除去する工程と、
前記プラグ用金属に接続される前記異なる導電領域として他方側の上層導電領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記ホールの間口領域を実質的なホール径より大きくする工程は、スパッタエッチング工程で達成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ホールの間口領域を実質的なホール径より大きくする工程は、前記バリアメタルを形成する工程で利用するのと同じスパッタ用のチャンバーでの逆スパッタ工程にて達成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜の一部を前記バリアメタルの不要部分および前記プラグ用金属の不要部分と共に除去する工程は、化学的機械的研磨による平坦化工程で達成されることを特徴とする請求項１〜３いずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩ製造に係り、特に高集積の半導体装置における埋め込み配線構造、金属プラグ技術の改良を伴なう半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩのさらなる高集積化、ＬＳＩチップの縮小化が進む中、多層配線構造は微細化し、埋め込み配線技術は重要度を増している。特に、接続用のホール（コンタクトホールまたはビアホール）のアスペクト比が大きくなると、Ｗ（タングステン）プラグに代表される埋め込み配線は、隙間なく埋め込むことが困難になってくる。
【０００３】
図３（ａ）〜（ｄ）は、それぞれ一般的なＷプラグによる埋め込み配線の形成方法の要部を工程順に示す断面図である。図３（ａ）に示すように、リソグラフィ技術を用いて層間絶縁膜３１上に、図示しない下層の導電領域（基板上の拡散層または下層の配線層など）と繋がるホール３２が形成される。
【０００４】
次に、図３（ｂ）に示すように、ホール３２の間口を広げる工程を導入する。これはＡｒプラズマを用い、イオン衝撃でホール開口縁部を物理的にエッチングする逆スパッタ工程により行われる。ホール３２の間口を広げることによって、高アスペクト比のホールにＷが埋め込まれ易くする。また、下層の導電領域上をイオン衝撃でクリーニングすることにより、ホール３２に埋め込まれるＷと導電領域の接触抵抗を下げる働きもある。
【０００５】
次に、図３（ｃ）に示すように、スパッタ法により、ホール３２内にバリアメタル３３を蒸着する。バリアメタル３３は、少なくともこのホール底部を被覆するようにスパッタ法によって蒸着する。次に、ＣＶＤ法により、ホール３２を埋め込むＷを堆積する。その後、Ｗはプラズマエッチング技術を用いてエッチバックされ、ホール３２へのＷプラグ３４を完成させる。
【０００６】
次に、図３（ｄ）に示すように、リソグラフィ技術を用いて上層の配線層３５（３５１，３５２）をパターニングする。配線層３５１に隣接する配線層３５２は図示しない他のＷプラグと接続されるものである。
【０００７】
【発明が解決しようとする課題】
上記図３（ｃ）に示すように、ホール３２へのＷの堆積は、ホール上縁部が底部よりも早く厚くなる。そこで、図３（ｂ）に示すホール３２の間口を広げる工程を経て、ホール３２内部にＷが完全に充填されるようにしている。これにより、ボイド（空洞）が発生しないように対策している。
【０００８】
しかしながら、図３（ｂ）に示すホール３２の間口を広げる工程は、見かけ上ホール径を大きくすることに等しい。よって、エッチバック後に露出するプラグ径も実際のホール径より大きいものとなる。
【０００９】
微細化、高集積化により、プラグ用金属（Ｗプラグ３４）に対する上層の配線層３５（３５１，３５２）の合わせ余裕が非常に少なくなっている。図３（ｄ）に示すような、隣接する配線層３５１，３５２のピッチが狭い部分があると、ショートが懸念される。すなわち、上層の配線層３５の形成に関し、リソグラフィ工程におけるパターンの合わせずれが大きくなった場合、ショートの危険性は非常に高いものとなる。
【００１０】
上述から鑑みると、さらなる微細化を進める上で、ホールの間口を広げる工程は、プラグ用金属の埋め込み上必要不可欠である。また、ホール底部におけるプラグ用金属との接続部の低抵抗化のためにも逆スパッタ工程は必要となる。しかし、プラグと接続する上層配線のショートマージンは狭められ、事実上、配線層（３５など）のさらなる狭ピッチ化は妨げられてしまうという問題がある。
【００１１】
本発明は上記のような事情を考慮してなされたもので、プラグ用金属の良好な埋め込みを維持しつつプラグと接続する上層配線のショートマージンを拡大させ、さらなる微細化に応じることのできる半導体装置の製造方法を提供しようとするものである。
【００１２】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、半導体基板上に層間絶縁膜を介して形成される、異なる導電領域どうしを所定箇所で電気的に接続させるコンタクトプラグを有する半導体装置の製造に関し、
前記異なる導電領域として一方側の下層導電領域を覆う前記層間絶縁膜の所定箇所に前記下層導電領域に通じるホールを形成する工程と、
前記ホールの間口領域を実質的なホール径より大きくする工程と、
前記ホール内及び前記層間絶縁膜上にバリアメタルを形成する工程と、
前記ホールをプラグ用金属で埋め込む工程と、
前記バリアメタルが露出するレベルまで、前記プラグ用金属に対する研磨を促進させる第１のスラリーを供給しながら前記プラグ用金属を除去する工程と、
前記層間絶縁膜が露出するレベルまで、前記層間絶縁膜と前記バリアメタルとの選択性を有する第２のスラリーを供給しながら前記プラグ用金属及び前記バリアメタルを除去する工程と、
前記ホール径より大きい間口領域がなくなるレベルまで、物理的研磨が主となるように研磨砥粒を多く含む第３のスラリーを供給しながら、前記層間絶縁膜の一部を前記バリアメタルの不要部分および前記プラグ用金属の不要部分と共に除去する工程と、
前記プラグ用金属に接続される前記異なる導電領域として他方側の上層導電領域を形成する工程と、
を含むことを特徴とする。
【００１３】
上記本発明に係る半導体装置の製造方法によれば、実質的なホール径より大きい間口領域を有してプラグ用金属の埋め込みを容易にし、その後、ホール径より大きな間口領域が削除される。これにより、上層導電領域の形成においてショートマージンの拡大を実現することができる。
【００１４】
さらに、プラグ用金属と、接続される導電領域の相互が、拡散または反応による他の相をつくるような関係にある場合、バリアメタルによりこれを阻止し、抵抗の増大などを防ぐ。
【００１５】
また、上記ホールの間口領域を実質的なホール径より大きくする工程は、スパッタエッチング工程で達成されることを特徴とする。つまり、ホール縁部を物理的に削り丸め処理する。化学的エッチングに比べて制御しやすい。
【００１６】
また、上述からより好ましくは、上記ホールにプラグ用金属を埋め込む工程は、前処理として上記ホール内にバリアメタルを被覆するスパッタ工程が前提にあり、上記ホールの間口領域を実質的なホール径より大きくする工程は、上記スパッタ工程で利用するのと同じスパッタ用のチャンバーでの逆スパッタ工程にて達成されることを特徴とする。これにより、工程の合理化が達成される。
【００１７】
また、前記層間絶縁膜の一部を前記バリアメタルの不要部分および前記プラグ用金属の不要部分と共に除去する工程は、化学的機械的研磨による平坦化工程で達成されることを特徴とする。
【００１８】
【発明の実施の形態】
図１（ａ）〜（ｄ）は、それぞれ本発明の半導体装置の製造方法における一実施形態に係り、プラグ用金属としてＷ（タングステン）を利用したＷプラグによる埋め込み配線の形成方法の要部を工程順に示す断面図である。
【００１９】
図１（ａ）に示すように、リソグラフィ技術を用いて層間絶縁膜１１上に、下層の導電領域（基板上の拡散層または下層の配線層など）と繋がるホール１２が選択的に形成される（この時点でのホールの間口は点線で示す）。ホール１２は、アスペクト比が５に近い高アスペクト比を有する。因みにホール１２の径ｄ１は、例えば０．２〜０．３５μｍ、深さｄｐが０．９μｍ程度を有する。
【００２０】
次に、ホール１２の間口を広げる工程を導入する。これはＡｒプラズマを用い、イオン衝撃でホール開口縁部を物理的にエッチングする逆スパッタ工程により行われる。ホール１２の間口を実線で示すが、その径ｄ２は、実質的なホール径ｄ１の１．５倍以上に広げられる。これにより、高アスペクト比のホール１２にＷが埋め込まれ易くする。また、下層の導電領域上をイオン衝撃でクリーニングすることにより、ホール１２に埋め込まれるＷと導電領域の接触抵抗を下げる役割も果たす。
【００２１】
その後、図１（ｂ）に示すように、スパッタ法により、ホール１２内にバリアメタル１３を蒸着する。バリアメタル１３は、少なくともこのホール底部を被覆するようにスパッタ法によって蒸着する。ホール１２の間口を広げたことでバリアメタル１３の被覆性も良くなる。
【００２２】
Ｗプラグの埋め込みの場合、バリアメタル１３としてＴｉ／ＴｉＮ膜が有用であり、例えば図示しない同一のスパッタリング装置で連続的にスパッタ形成する（ＴｉＮ膜は窒素雰囲気で形成する）。次に、熱ＣＶＤ法により、Ｗを堆積でなるプラグ金属１４をホール１２内に埋め込む。
【００２３】
次に、図１（ｃ）に示すように、プラグ金属１４の堆積面上に対し、化学的機械的研磨、すなわちＣＭＰ（Chemical Mechanical Polishing ）による平坦化工程を経る。このＣＭＰ工程は、まず、Ｗに対する研磨、削減を促進させるスラリーを供給しながら行う。バリアメタル１３が露出する終点検出（トルク変化や表面反射率変化等）後、層間絶縁膜１１との選択性が取れるスラリーによるＣＭＰで不要なバリアメタル１３を除去する。層間絶縁膜１１が露出する終点検出後、続いてシリカ等の研磨砥粒を多く含むスラリーを供給しながらＣＭＰを施す。
【００２４】
シリカ等を多く含むＣＭＰは物理的な研磨が主である。これにより、ホール１２の径より大きい間口領域（＞ｄ１）がなくなるレベルまで、層間絶縁膜１１の一部をプラグ用金属１４の不要部分と共に除去する。このＣＭＰ工程は例えば時間で制御される。
【００２５】
次に、図１（ｄ）に示すように、実質的なホール径となったプラグ用金属１４の露出部分を有する平坦化された層間絶縁膜１１上にリソグラフィ技術を用いて上層の配線層１５（１５１，１５２）をパターニングする。隣接する配線層１５２は図示しない他のプラグ用金属と接続されるものである。
【００２６】
上記実施形態の方法によれば、実質的なホール径ｄ１より大きい間口領域を有してプラグ用金属（Ｗプラグ）の埋め込み形成を容易にし、その後、ホール径より大きな間口領域が削除される。これにより、上層の配線層１５（１５１，１５２）の形成においてショートマージンの拡大を実現することができる。
【００２７】
ＣＭＰにより平坦化された層間絶縁膜１１上へは、フォトレジストのパターニングが精度良く達成されやすい。そして、実質的なホール径ｄ１を有するプラグ用金属１４の露出部分は設計上の寸法とほぼ同等になる。このような精度の良さは、今後のさらなる微細化に応じることのできる一つの要素である。
【００２８】
また、上記ホール１２におけるプラグ金属１４の形成は、図１（ｂ）に示すように下層と異なる金属の接続で接続することが多く、一般にバリアメタルが必要になってくる。この実施形態のＷプラグ形成もホール内にバリアメタル（Ｔｉ／ＴｉＮ積層膜）を被覆する工程が前提となっている。
【００２９】
すなわち、プラグ用金属１４と、接続される下層の導電領域（配線層や基板）の相互が、拡散または反応による他の相をつくるような関係にある場合、バリアメタル１３によりこれを阻止し、抵抗の増大などを防ぐ。仮に、そのような懸念がない場合はバリアメタルというものは不要である。因みに上層の配線層１５（１５１，１５２）がアルミニウムを主成分としたものであるなら、配線層１５に関しても図示しないがバリアメタルが必要になることが多い。
【００３０】
また、図１（ａ）に示すようなホール１２の間口領域を実質的なホール径ｄ１より大きくする工程は、スパッタエッチング工程で達成されることが好ましい。ホール縁部を物理的に削り丸め処理することは、化学的エッチングに比べて制御しやすい。
【００３１】
上述からさらに好ましい製造の流れとして、上記ホール１２の間口領域を実質的なホール径ｄ１より大きくする工程は、バリアメタル１３を被覆するスパッタ工程で利用するのと同じスパッタ用のチャンバーでの逆スパッタ工程にて達成されることが望ましい。これにより、工程の合理化が達成される。
【００３２】
図２は、上記実施形態の方法を利用してのプラグ金属に、上層配線の形成が合わせずれ（フォトリソグラフィにおけるアライメントずれ）を起こした場合の断面図であり、前記図１（ｄ）に対応して示すものである。すなわち、図１（ｃ）の処理を経るので、ホール径（ｄ１）が設計寸法とほぼ同等になる。このため、上層配線のピッチが狭い箇所でも接近したプラグ金属１２とのショートは、従来に比べ防ぐことができる確率が高い。
【００３３】
なお、上記実施形態の方法は、Ｗプラグに限らず、他のプラグ金属の形成に十分に採用可能である。例えばＣｕプラグの形成に利用することができる。Ｃｕは層間絶縁膜のＳｉＯ2膜への拡散が懸念されるので、ＷＮやＴａＮをバリアメタルとしてホール内に被覆する。特にホール側壁部にも被覆する必要があるため、スパッタ条件について注意する必要がある。Ｃｕプラグは、熱ＣＶＤによる形成、または電解めっき、無電解めっきによる形成が考えられる。
【００３４】
このようなＣｕプラグの形成にも、図１（ａ）に示すような、ホール（１２）の間口を広げる工程を導入し、バリアメタル、Ｃｕの成長を助長するホールの形態をつくる。
【００３５】
そして、図１（ｂ）に示すのと同様な、ホール（１２）内へのバリアメタル、Ｃｕ埋め込みによるプラグ金属（１４）形成後、Ｃｕに対する研磨、削減を促進させるスラリーを供給しながらのＣＭＰを実施する。バリアメタル露出の終点検出後、層間絶縁膜（１１）との選択性が取れるスラリーによるＣＭＰで不要なバリアメタルを除去する。層間絶縁膜１１が露出する終点検出後、続いてシリカ等の研磨砥粒を多く含むスラリーを供給しながらＣＭＰを施す（図１（ｃ）参照）。
【００３６】
これにより、ホール（１２）の径より大きい間口領域（＞ｄ１）がなくなるレベルまで、層間絶縁膜（１１）の一部をＣｕによるプラグ用金属（１４）の不要部分と共に除去する。このＣＭＰ工程は例えば時間で制御される。この結果、図３（ｄ）に示すような、上層の配線層１５（１５１，１５２）は、その形成時にショートマージンが拡大され、いっそうの微細化に寄与する。
【００３７】
なお、本発明に係る実施形態の方法によれば、層間絶縁膜１１の一部を除去することになるので、層間絶縁膜厚及びホール１２の深さが従来技術に比べて僅かに小さくなる。仮にこの目減り分で回路設計上支障が出る場合は予め削減分だけ厚い層間絶縁膜１１を形成すればよく、これを考慮に入れて設計をすることは難しいことではない。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、実質的なホール径より大きい間口領域を有してプラグ用金属の埋め込みを容易にし、その後、ホール径より大きな間口領域が削除されつつ平坦化される。この結果、プラグ用金属の良好な埋め込みを維持しつつプラグと接続する上層配線のショートマージンを拡大させ、さらなる微細化に応じることのできる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、それぞれ本発明の半導体装置の製造方法における一実施形態に係り、プラグ用金属としてＷ（タングステン）を利用したＷプラグによる埋め込み配線の形成方法の要部を工程順に示す断面図である。
【図２】上記実施形態の方法を利用してのプラグ金属に、上層配線の形成が合わせずれを起こした場合の断面図であり、前記図１（ｄ）に対応して示すものである。
【図３】（ａ）〜（ｄ）は、それぞれ一般的なＷプラグによる埋め込み配線の形成方法の要部を工程順に示す断面図である。
【符号の説明】
１１，３１…層間絶縁膜
１２，３２…ホール
１３，３３…バリアメタル
１４…プラグ用金属
１５（１５１，１５２），３５（３５１，３５２）…配線層
３４…Ｗプラグ
【図１】
0003718458.tif 000002
【図２】
0003718458.tif 000003
【図３】
0003718458.tif 000004