(57)【特許請求の範囲】
【請求項１】
ソース接地型ＧａＡｓＦＥＴ増幅器において、
演算増幅器で構成されたボルテージフォロワの出力を前記ＧａＡｓＦＥＴのゲートに接続し、
前記演算増幅器は、前記ゲートに加えられる入力信号電力が増加して、前記ゲート電流が増加したとき、前記ボルテージフォロワの出力電圧が低下する特性の素子が選択されている
ことを特徴とする位相歪補正増幅器。
【請求項２】
請求項１記載の位相歪補正増幅器において、
前記演算増幅器の出力端子と該演算増幅器の負入力端子との間に抵抗器が挿入され、前記出力電圧が低下する特性が調整される
ことを特徴とする位相歪補正増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえば無線通信機の電力増幅器に適用して好適な位相歪補正増幅器に関する。
【０００２】
【従来の技術】
従来から、船舶用あるいは携帯電話の基地局用等の無線通信機の周波数として、たとえば、Ｌバンド（０．３９ＧＨｚ〜１．５５ＧＨｚ）やＳバンド（１．５５ＧＨｚ〜５．２ＧＨｚ）等、ＧＨｚ帯の高周波が割り当てられている。このような高周波の電力増幅器として、一般に、ＧａＡｓＦＥＴ増幅器が採用されている。
【０００３】
図７は、特開２０００−３１２１１６号公報に開示された、従来技術に係るソース接地型のＧａＡｓＦＥＴ増幅器２の基本的な構成を示している。
【０００４】
このＧａＡｓＦＥＴ増幅器２は、ＧａＡｓＦＥＴ４のソースが接地され、ドレインは、コンデンサを介して出力端子に接続されるとともに、コイルを通じて正の電源Ｖｄに接続されている。
【０００５】
また、ＧａＡｓＦＥＴ４のゲートは、コイルを介してバイアス回路６に接続されている。バイアス回路６は、演算増幅器８の出力にソースフォロワ型のＦＥＴ１０が接続されたボルテージフォロワの構成とされている。この演算増幅器８の正相入力端子には、負の電源−Ｖｅの電圧が抵抗器により分圧された負の電圧Ｖｆが印加されている。
【０００６】
このように構成されるＧａＡｓＦＥＴ増幅器２に対し、入力端子からＲＦ（Radio Frequency）の入力信号電力Ｓ１をコンデンサを介してＧａＡｓＦＥＴ４のゲートに供給し、その信号レベルを大きくしていくと、ＧａＡｓＦＥＴ４のゲートからソース方向に流れるバイアス電流が増加する。このバイアス電流の増加は、ボルテージフォロワのバッファを構成しているＦＥＴ１０のソースから供給される電流が増加することでまかなわれるので、ＦＥＴ１０のソース電圧は変化しない。ＦＥＴ１０のソース電圧は、ＧａＡｓＦＥＴ４のゲート電圧Ｖｇであるため、ＧａＡｓＦＥＴ４のゲート電圧Ｖｇが一定に保持される。
【０００７】
これにより、ＧａＡｓＦＥＴ増幅器２の出力信号電力Ｓ２の飽和出力信号電力を増加させることができると記載されている。
【０００８】
【発明が解決しようとする課題】
ところで、近時のデジタル技術を利用した高周波無線通信においては、同一周波数帯域内で伝送速度を上げることができることから、４相以上の多相の位相変調方式が多用されている。
【０００９】
しかしながら、上記従来技術に係るＧａＡｓＦＥＴ増幅器２において、入力信号電力Ｓ１を増加させた場合に、出力信号電力Ｓ２の位相θ２と入力信号電力Ｓ１の位相θ１の差（位相差）θ２−θ１を測定してみると、図８の特性Ｃ１に示すように、入力信号電力Ｓ１が小さいときには線形であるが、入力信号電力Ｓ１が大きくなるにつれ、位相差、すなわち位相歪が大きくなるということをこの出願の発明者が確認した。
【００１０】
位相差が大きくなると、位相変調方式の通信では、誤動作が発生する可能性が高くなるという問題があり、位相の線形性を重視した場合には、上記従来技術に係るＧａＡｓＦＥＴ増幅器２は、結局、小電力でしか利用することができないという問題がある。
【００１１】
この発明はこのような課題を考慮してなされたものであり、入力信号電力の増加に対して、出力信号電力の位相と入力信号電力の位相の差（位相差）を、より広い範囲で線形にすることを可能とする位相歪補正増幅器を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明の位相歪補正増幅器は、ソース接地型ＧａＡｓＦＥＴ増幅器において、演算増幅器で構成されたボルテージフォロワの出力を前記ＧａＡｓＦＥＴのゲートに接続し、前記演算増幅器は、前記ゲートに加えられる入力信号電力が増加して、前記ゲート電流が増加したとき、前記ボルテージフォロワの出力電圧が低下する特性の素子が選択されていることを特徴とする（請求項１記載の発明）。
【００１３】
入力信号電力が増加して、ゲート電流の増加に追従してダイナミックにボルテージフォロワの出力電圧が低下する、すなわちゲート電圧が低下する。ゲート電圧が低下することによって生じる位相変化により、入力信号電力増加に伴う位相歪を相殺するように構成することによって、入出力信号の位相差が線形となり、入力信号電力の増加に伴う位相歪が改善される。
【００１４】
なお、ゲート電流の増加に対するゲート電圧の低下の特性を、演算増幅器の出力端子と該演算増幅器の負入力端子との間に抵抗器を挿入することで調整することができる（請求項２記載の発明）。
【００１５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１６】
なお、以下に参照する図面において、上記図７、図８に示したものと対応するものには同一の符号を付ける。また、繁雑さを避けるために、必要に応じて上記図７、図８をも参照して説明する。
【００１７】
図１は、この発明の位相歪補正増幅器の一実施の形態に係るＧａＡｓＦＥＴ増幅器２２の基本的な構成を示している。
【００１８】
このＧａＡｓＦＥＴ増幅器２２は、ＧａＡｓＦＥＴ４のソースが接地され、ドレインは、高周波通過用のコンデンサ２４を介して出力端子２８に接続されるとともに、高周波阻止用のコイル３０を通じて正の電源Ｖｄに接続されている。
【００１９】
また、ＧａＡｓＦＥＴ４のゲートは、高周波阻止用のコイル３２を介してバイアス回路２６に接続されている。バイアス回路２６は、ボルテージフォロワ構成の演算増幅器３４の出力に接続されている。
【００２０】
演算増幅器３４の正相入力端子には、負の電源−Ｖｅが抵抗器３６、３８で分圧された負の電圧Ｖｆが供給されている。
【００２１】
さらに、ＧａＡｓＦＥＴ４のゲートは、高周波通過用のコンデンサ４０を通じて入力端子４２に接続されている。
【００２２】
このように構成されるＧａＡｓＦＥＴ増幅器２２に対し、入力端子４２からＲＦ（Radio Frequency）の入力信号電力Ｓ１をＧａＡｓＦＥＴ４のゲートに供給し、その信号レベルを大きくしていくと、ＧａＡｓＦＥＴ４のゲートからソース方向に流れるバイアス電流、すなわちゲート電流Ｉｇが増加する。
【００２３】
図２は、入力信号電力Ｓ１に対するゲート電流Ｉｇの特性（電流変化特性）の測定結果を示している。なお、横軸は線形な軸、縦軸は対数軸である。
【００２４】
入力信号電力Ｓ１の増加に応じてゲート電流Ｉｇが増加する。このゲート電流Ｉｇの増加に応じて、ゲート電圧Ｖｇを低下させることにより、入出力位相特性が線形となることをこの出願の発明者は見い出した。換言すれば、入力信号電力Ｓ１の増加に追従してダイナミックに、ゲート電圧Ｖｇを低下させるように補正することにより、歪特性が改善されることを見い出した。
【００２５】
図３は、演算増幅器３４の出力電流Ｉｏの変化に対する出力電圧Ｖｏの変化特性を示している。出力電流Ｉｏが増加すると、出力電圧Ｖｏの電圧降下が増加する。
【００２６】
すなわち、出力電流Ｉｏが増加すると、換言すれば、ゲート電流Ｉｇが増加すると、演算増幅器３４の出力の電圧が低下し、換言すれば、バイアス回路２６の出力電圧が低下し、コイル３２で直流的には短絡されて接続されているＧａＡｓＦＥＴ４のゲート電圧Ｖｇが低下する。
【００２７】
図４は、ＧａＡｓＦＥＴ増幅器２２において、入力信号電力Ｓ１を増加させた場合の、出力信号電力Ｓ２の位相θ２と入力信号電力Ｓ１の位相θ１の差（位相差）θ２−θ１の測定結果の特性Ｃ２を示している。点線の特性Ｃ１は、図８に示した従来技術に係る位相特性である。
【００２８】
この位相特性Ｃ２から分かるように、この実施の形態のＧａＡｓＦＥＴ増幅器２２によれば、従来技術に係る位相特性Ｃ１に比較して、入力信号電力Ｓ１のより広い範囲で、位相差の線形性が保持されている。
【００２９】
なお、図５は、入力信号電力Ｓ１の増加に対する利得（入力信号電力Ｓ１に対する出力信号電力Ｓ２の比のデシベル換算）の変化、すなわち利得特性Ａを示している。この利得特性Ａは、図７に示した従来技術に係るＧａＡｓＥＦＴ増幅器２と同等であることを確認している。
【００３０】
このように上述した実施の形態によれば、ソース接地型のＧａＡｓＦＥＴ増幅器２２において、演算増幅器３４で構成されたボルテージフォロワの出力をＧａＡｓＦＥＴ４のゲートに接続する。演算増幅器３４は、ゲートに加えられる入力信号電力Ｓ１が増加して、ゲート電流Ｉｇが増加したとき、ボルテージフォロワの出力電圧、すなわちゲート電圧Ｖｇが低下する特性の素子が選択されている。逆にいえば、ボルテージフォロワの出力インピーダンスの高い動作点、この実施の形態では、図３に示す、たとえば出力電流Ｉｏが１０［μＡ］〜１０［ｍＡ］の範囲で、該ボルテージフォロワを動作させている。
【００３１】
この場合、入力信号電力Ｓ１が増加して、ゲート電流Ｉｇが増加したとき、ゲート電圧Ｖｇが低下すると、入出力の位相差（θ２−θ１）が線形の方向となるので、入力信号電力Ｓ１の増加に伴う位相歪が改善される。
【００３２】
なお、ゲート電流Ｉｇの増加に対するゲート電圧Ｖｇの低下の特性を位相歪が最小となるようにするために、図６に示すように、演算増幅器３４の出力端子と該演算増幅器３４の負入力端子との間に抵抗器４４、４６（いずれか一方、あるいは両方に）を挿入するＧａＡｓＦＥＴ増幅器２２Ａの構成とすることで、ゲート電圧Ｖｇの低下特性を調整することができる。
【００３３】
また、コイル３２と直列に低抵抗器を挿入し、その電圧降下を合わせて利用するようにしてもよい。
【００３４】
なお、図２に示した入力信号電力Ｓ１に対するゲート電流Ｉｇの変化特性は、個々のＧａＡｓＦＥＴ４の特性、あるいはその使用条件により異なってくるので、ゲート電圧Ｖｇの変化量は、個々のＧａＡｓＦＥＴ４毎、あるいはその使用条件に合わせて最適の、換言すれば、図４に示す入力信号電力Ｓ１対位相差（θ２−θ１）の特性Ｃ２の線形領域が最も広がるバイアス回路２６の構成（演算増幅器３４自体の選定、分圧電圧Ｖｆの選定、抵抗器４４、４６の選定等）とすることが望ましい。
【００３５】
すなわち、この発明では、ゲート電圧Ｖｇの変動による位相変化量と、入力信号電力Ｓ１の増加に伴う位相歪を相殺させるために、演算増幅器３４を含むボルテージフォロワの出力をＧａＡｓＦＥＴ４のゲートに接続するように回路を構成し、位相歪を改善している。したがって、個々のＧａＡｓＦＥＴ４に対して最適なゲート電圧変動量（位相変化量）を有する演算増幅器３４の選定が重要である。
【００３６】
また、この発明は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【００３７】
【発明の効果】
以上説明したように、この発明によれば、ＧａＡｓＦＥＴ増幅器の位相特性の線形性を、入力信号電力のより広範囲にわたり、より線形に改善することができる。
【００３８】
したがって、この発明の位相歪補正増幅器は、特に位相変調方式を用いて通信を行う船舶用、あるいは携帯電話の基地局用等の無線通信装置の電力増幅器に適用して好適である。
【図面の簡単な説明】
【図１】この発明の一実施の形態の構成を示す回路図である。
【図２】入力信号電力変化に対するゲート電流の変化特性図である。
【図３】演算増幅器の出力特性図である。
【図４】入力信号電力変化に対する位相差の変化特性図である。
【図５】入力信号電力変化に対する利得の変化特性図である。
【図６】この発明の他の実施の形態の構成を示す回路図である。
【図７】従来技術の構成を示す回路図である。
【図８】入力信号電力変化に対する位相差の変化特性図（従来技術）である。
【符号の説明】
２、２２、２２Ａ…ＧａＡｓＦＥＴ増幅器  ４…ＧａＡｓＦＥＴ
６、２６…バイアス回路                  ８、３４…演算増幅器
１０…ＦＥＴ                            ２４、４０…コンデンサ
２８…出力端子                          ３０、３２…コイル
３６、３８、４４、４６…抵抗器          ４２…入力端子
【図１】
0003638909.tif 000002
【図２】
0003638909.tif 000003
【図３】
0003638909.tif 000004
【図４】
0003638909.tif 000005
【図５】
0003638909.tif 000006
【図６】
0003638909.tif 000007
【図７】
0003638909.tif 000008
【図８】
0003638909.tif 000009