(57)【特許請求の範囲】
【請求項１】
リード・オンリ・メモリとしての作動形式でも揮発性メモリとしての他の作動形式でも利用可能なダイナミックメモリセルを有するメモリにおいて、
各メモリセル（ＳＰ）が情報を記憶するそれぞれ１つのコンデンサを有し、そのキャパシタンス値が固定値として記憶すべき情報に相応して選定されており、
メモリセルにリフレッシュ信号が作動形式に関係するクロックレートで供給される
ことを特徴とするダイナミックメモリセルを有するメモリ。
【請求項２】
それぞれ相異なるコンデンサ値を有するメモリセルの群が設けられていることを特徴とする請求項１記載のメモリ。
【請求項３】
第１のキャパシタンス値を有する第１のコンデンサを有する第１のメモリセルと、第１のキャパシタンス値に比較して大きいキャパシタンス値を有する第２のコンデンサを有する第２のメモリセルとが設けられていることを特徴とする請求項１または２記載のメモリ。
【請求項４】
請求項１ないし３の１つによるメモリを作動させるための方法において、
リード・オンリ・メモリ作動の際にすべてのメモリセルが先ず充電され、
メモリセルに、小さいほうのキャパシタンス値を有するコンデンサを有するメモリセルは放電するが、大きいほうのキャパシタンス値を有するコンデンサを有するメモリセルが放電しないようなクロックレートを有するリフレッシュ信号が与えられる
ことを特徴とするメモリの作動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リード・オンリ・メモリとしての作動形式でも揮発性メモリとしての他の作動形式でも利用可能なダイナミックメモリセルを有するメモリ及びその作動方法に関する。
【０００２】
集積電子情報メモリは、揮発性の、すなわちダイナミックにプログラミング可能なメモリとして、または不揮発性のリード・オンリ・メモリとして提供される。ダイナミックなランダムアクセスメモリ（ＤＲＡＭ）は周期的にリフレッシュされなければならず、またはそれらは記憶されている情報を変更する。それに対して、リード・オンリ・メモリはその製造後にもはや変更され得ない。リード・オンリ・メモリでは情報は常に利用可能である。
【０００３】
揮発性メモリおよびリード・オンリ・メモリの組み合わせは、両メモリ形式が装置のなかで必要であるときに有利であろう。両メモリ形式を組み合わせることは公知であるが、その際にメモリセルは両メモリ形式において相異なって構成される。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、揮発性メモリおよび不揮発性メモリ、すなわちリード・オンリ・メモリ、を組み合わせることである。その際に、揮発性メモリに対するメモリセルとしても不揮発性のリード・オンリ・メモリに対するメモリとしても使用可能なダイナミックなメモリセルが使用されるべきである。
【０００５】
【課題を解決するための手段】
この課題を解決するため、本発明によれば、各メモリセルが情報を記憶するそれぞれ１つのコンデンサを有し、そのキャパシタンス値が固定値として記憶すべき情報に相応して選定されており、メモリセルにリフレッシュ信号が作動形式に関係するクロックレートで供給される。
【０００６】
本発明の有利な構成は請求項２以下にあげられている。
【０００７】
重要なことは、ダイナミックなメモリセルの容量性の電荷メモリの大きさが、固定値として記憶すべき情報に相応して選定されることである。
【０００８】
メモリが揮発性メモリとして動作すると、メモリセルに高いクロックレートを有するリフレッシュ信号が与えられており、各メモリセルのコンデンサはその大きさに無関係に完全に充電される。従って、通常のダイナミックなメモリとの相違点はこの作動形式では存在しない。
【０００９】
メモリがリード・オンリ・メモリとしても利用されるべきであれば、相異なるコンデンサを有するメモリセルを使用することが目的にかなっている。たとえば２つの形式のメモリセル、すなわち第１のコンデンサ値を有する第１のメモリセルおよび第２のコンデンサ値を有する第２のメモリセル、が使用され得る。情報“１”または“０”をリード・オンリ・メモリのなかに記憶するためには、先ずメモリセルのすべてのコンデンサが充電され、続いてリフレッシュ信号が、小さいキャパシタンス値を有するメモリセルのコンデンサは放電するが、大きいキャパシタンス値を有するメモリセルが放電しないようなクロックレートで与えられる。大きいコンデンサ値を有するメモリセルはその際に一方の形式、たとえば“１”の情報を記憶し、小さいコンデンサ値を有するメモリセルは他方の形式、たとえば“０”の情報を記憶する。
【００１０】
もちろん、複数の情報値が記憶され得るように、他のコンデンサ値を有する別の形式のメモリセルを使用することは可能である。
【００１１】
【実施例】
以下、１つの実施例により本発明をさらに説明する。
【００１２】
図１によるメモリセルＳＰの原理図はコンデンサＣ、抵抗Ｒ、スイッチＳおよび電流源Ｑを示す。スイッチＳを介してコンデンサＣが充電され得る。スイッチＳが開かれていると、コンデンサＣは抵抗Ｒを介して、図２中に示されている特性曲線に相応して放電する。図２には電圧Ｕが時間ｔを横軸にとって示されている。さらにリフレッシュ信号が太い線で示されている。コンデンサＣを充電したリフレッシュ信号の後にコンデンサＣの放電が公知の仕方で進行することがわかる。コンデンサの電圧が予め定められたしきい値電圧Ｕｔｈを下回ると、コンデンサＣのなかに記憶された情報が変化する。
【００１３】
例えばしきい値電圧を越えている電圧の存在は論理“１”としてみなされ、またコンデンサにおける電圧の欠落は論理“０”としてみなされる。“１”または“０”の一義的な電圧が対応付けられ得ない場合には、論理値“Ｘ”が対応付けられ得る。
【００１４】
メモリが、それぞれただ２つの相異なるコンデンサ形式が存在するメモリセル、すなわちコンデンサＣ１を有するメモリセルおよびコンデンサＣ２を有するメモリセルから成っているならば、コンデンサＣ１の大きさまたは値は、それがリフレッシュ信号のクロックレートｆ１があまりに小さいときにその情報を失うように選ばれ得る。その値をコンデンサＣ１の値よりも大きく選ばれ得るコンデンサＣ２はクロックレートｆ２により作動させられる。コンデンサＣ２は、クロックレートｆ２があまりに遅いときに、その情報を失う。いまｆ２がｆ１よりも十分に大きいならば、“１”がＣ１のなかに書込まれ、またＣ１を有するメモリセルがクロックレートｆ２によりリフレッシュされるならば、後でここで“０”が読出される。同一の時点で“１”がＣ２を有するメモリセルのなかに書込まれており、またそれがクロックレートｆ２によりリフレッシュされるならば、Ｃ２を有するメモリセルから常に“１”が読出される。もちろん両メモリセルにおいて記憶された“０”は常に“０”として読出される。
【００１５】
揮発性メモリ（ＲＡＭ）としての作動形式では、すべてのセルはクロックレートｆ１によりリフレッシュされる。すなわち作動形式ＲＡＭではメモリは典型的なＤＲＡＭのように挙動する。
【００１６】
リード・オンリ・メモリとしての作動形式では、メモリセルのなかに記憶される情報は製造により決定される。この作動形式では先ずすべてのメモリセルが“１”を書込まれる。すなわち、すべてのメモリセルが充電される。続いてリフレッシュがクロックレートｆ２により行われる。このことは、Ｃ１を有するメモリセルが放電し、またそれによってそこに“０”が書込まれ、他方においてコンデンサＣ２を有するメモリセルは充電された状態にとどまり、こうしてそこに“１”が記憶されていることに通ずる。以下ではリード・オンリ・メモリはクロックレートｆ２によってのみリフレッシュされなければならない。
【００１７】
２つのクロックレートｆ１およびｆ２は２つの異なるクロックパルスを表し、または個々のクロック信号パルスから得られる。
【００１８】
メモリは、それが２つよりも多い異なるコンデンサ値、一般的な場合にはｎ個の異なるコンデンサ値を有するメモリセルを有するように構成されていてもよい。それによってメモリのなかに、相異なるクロックレートｆｎによりリフレッシュされなければならないメモリセルが含まれている。ここでｎは１つの整数である。このようなメモリはＲＡＭとしての作動形式でクロックレートｆ１によりリフレッシュされ得る。ＲＯＭとしての作動形式では再びメモリセルはまずすべて充電され、また次いで、メモリセルの所望の部分が放電し得るが、それに対して残りの部分は放電しないように選ばれているクロックレートによりリフレッシュされる。相異なるコンデンサ値を有するメモリセルに、クロックレートのリフレッシュ信号の印加の際に個々のコンデンサが評価される相異なる電荷を有することにより達成される相異なる情報を対応付けることも可能である。この状況はたとえば図３から見て取ることができる。ここには相異なる値の３つのコンデンサＣ１ないしＣ３の放電特性曲線が示されている。その際にコンデンサＣ１は最小のキャパシタンス値を有し、コンデンサＣ３は最大のキャパシタンス値を有する。２つのしきいＶＨおよびＶＬが示されている。１つのコンデンサがＶＨよりも大きい値を有するならば、これは“１”に対応付けられ、ＶＬよりも小さい値を有するならば、“０”に対応付けられ、ＶＬとＶＨとの間の１つの値を有するならば、“Ｘ”に対応付けられ得る。他のキャパシタンス値を有する別のコンデンサが使用されるならば、より多くの形式の情報も記憶され得る。
【図面の簡単な説明】
【図１】本発明によるメモリセルの原理図。
【図２】本発明によるコンデンサの放電特性曲線。
【図３】それぞれ時間ｔを横軸にとった相異なるコンデンサの種々の放電特性曲線。
【符号の説明】
Ｃ    コンデンサ
Ｑ    電流源
Ｒ    抵抗
Ｓ    スイッチ
ＳＰ    メモリセル
【図１】
0003638718.tif 000002
【図２】
0003638718.tif 000003
【図３】
0003638718.tif 000004