(57)【特許請求の範囲】
【請求項１】
基板上に多結晶膜を形成する工程と、
この多結晶膜に、射影飛程が、多結晶膜の膜厚中心よりも基板側に位置するように不純物のイオン注入を行うとともに、該不純物の濃度の極大値が上記多結晶膜中になるようイオン注入を行う工程と、
イオン注入された多結晶膜を熱処理する工程とを有する
多結晶抵抗体の製造方法。
【請求項２】
上記多結晶膜がポリシリコン膜である
請求項１に記載の多結晶抵抗体の製造方法。
【請求項３】
上記イオン注入時の不純物が、Ｎ型不純物である
請求項１または２に記載の多結晶抵抗体の製造方法。
【請求項４】
上記熱処理が、９００〜１１００℃の高温熱処理である
請求項１〜３のいずれかに記載の多結晶抵抗体の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は低抵抗多結晶膜の製造方法に係わり、さらに詳しくは、半導体装置のゲート電極、配線および抵抗体などとして好適に用いられ、短時間の熱処理で、膜質が均一で低抵抗な多結晶膜を製造する方法に関する。
【０００２】
【従来の技術】
多結晶膜としてのポリシリコン膜は、熱拡散抵抗体と共に、半導体装置において必要不可欠な構成要素である。このポリシリコン膜は、たとえばＭＯＳトランジスタのゲート電極、薄膜トランジスタ（ＴＦＴ）の配線などに利用される他、純粋に抵抗体としても利用されている。
【０００３】
ポリシリコン膜の低抵抗化は、素子（ＭＯＳトランジスタ、バイポーラトランジスタ、ＴＦＴなど）の高速化を図る上で重要な技術となっている。特に、ポリシリコン膜の膜厚が薄くなればなるほど、その配線（シート）抵抗は問題になってくる。シリサイド配線を採用すれば、低抵抗化には有利であるが、その製造プロセスが複雑になるという課題を有している。
【０００４】
ポリシリコン膜は、たとえばＣＶＤ法により成膜される。このポリシリコン膜を抵抗体膜として利用する場合には、ＣＶＤ法で得られたポリシリコン膜に対し、一般にＰ型不純物（たとえばボロン）をイオン注入法により打ち込む。しかしながら、Ｐ型不純物をイオン注入したポリシリコン膜は、主として高抵抗である。その理由として、ボロンイオンは質量数が少ない（原子半径が小さい）ために、イオン注入時におけるポリシリコン膜へのダメージが小さく、非晶質化が不十分であるためと考えられている。
【０００５】
ポリシリコン膜の低抵抗化を図るためには、ポリシリコン膜に対し、質量数が多い（原子半径が大きい）Ｎ型不純物をイオン注入することも考えられているが、得られるポリシリコン抵抗体膜が温度特性を有し、膜の均一性も悪いなどの理由から、あまり使用されていない。
【０００６】
また、最近では、ＣＶＤで得られたポリシリコン膜に対し、ボロンあるいはシリコンなどを用いてイオン注入をした後に、イオンを活性化する熱処理を低温化してアニール時間を数時間から数十時間にして、低抵抗ポリシリコン膜を製造する方法が考えられている。しかしながら、このような方法では、スループットが悪く、生産的でない。
【０００７】
【発明が解決しようとする課題】
したがって、従来の製法で低抵抗ポリシリコン膜を製造する場合には、ポリシリコン膜の幅を広くすると共に、長さを短くすることにより、全体としての抵抗を低くする構造にせざるを得ず、大面積を必要とし、高集積化の要請に反していた。
【０００８】
本発明は、このような実状に鑑みてなされ、短時間の熱処理で、膜質が均一で低抵抗な多結晶膜を製造することができ、スループットが良く、生産性に優れ、高集積化に適した低抵抗多結晶膜の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の低抵抗多結晶膜の製造方法は、基板上に多結晶膜を形成する工程と、この多結晶膜に、射影飛程が、多結晶膜の膜厚中心よりも基板側に位置するように不純物のイオン注入を行うとともに、該不純物の濃度の極大値が上記多結晶膜中になるようイオン注入を行う工程と、イオン注入された多結晶膜を熱処理する工程とを有する。
【００１０】
上記多結晶膜は、たとえばポリシリコン膜である。
上記イオン注入時の不純物が、Ｎ型不純物であることが好ましい。
上記熱処理が、９００〜１１００℃の高温熱処理であることが好ましい。また、熱処理時間は、１５〜６０分程度が好ましい。
【００１１】
【作用】
本発明者は、ポリシリコン膜などの多結晶膜の低抵抗化について鋭意検討した結果、ポリシリコン膜などの多結晶膜に対するイオン注入時の射影飛程Ｒｐを、多結晶膜の膜厚中心よりも底部側に位置するように設定することにより、短時間の高温熱処理で、膜質が均一で低抵抗な多結晶膜を製造することを見い出し本発明を完成させるに至った。従来では、イオン注入後の熱処理時間について、数時間から数十時間必要としていたのに対し、本発明では、１５分〜６０分の高温熱処理（９００〜１１００℃）により、膜質が均一で、必要十分な低抵抗の多結晶膜を得ることができる。その結果、スループットが向上し、半導体装置の生産性が向上する。
【００１２】
また、ポリシリコン膜などの多結晶膜を、従来に比較して低抵抗化することができるので、この膜を、半導体装置における配線などに用いた場合に、必要な抵抗を得るための配線面積を低減することが可能になり、高集積化を図ることができる。
【００１３】
さらに、本発明の製造方法を用いれば、従来では膜質の均一性を損なうなどの理由から用いられることが少なかったＮ型不純物を、イオン注入源として用いたとしても、膜質が均一で温度特性が少なく、低抵抗の多結晶膜を得ることができることが確認された。
【００１４】
【実施例】
以下、本発明を、図面に示す実施例に基づき説明する。
図１は本発明の一実施例に係る低抵抗ポリシリコン膜の製造過程を示す要部断面図、図２は図１に示すポリシリコン膜と半導体基板に対するイオン注入直後の不純物濃度分布を示すグラフ、図３は図１に示すポリシリコン膜に対するイオン注入エネルギーを変化させた場合に得られるポリシリコン膜のシート抵抗の変化を示すグラフ、図４はポリシリコン膜と半導体基板との間に絶縁膜を介在させた実施例を示す要部断面図である。
【００１５】
低抵抗多結晶膜としての低抵抗ポリシリコン膜を製造する場合には、不純物を既に含んだポリシリコン膜を堆積させる方法と、不純物を含まないポリシリコン膜を当初堆積させ、そのポリシリコン膜に対して不純物のイオン注入を行ない、ポリシリコン膜の低抵抗化を図る方法とがある。本発明の方法は、後者の方法に関する。
【００１６】
図１に示す実施例では、半導体基板２上に、ＣＶＤ法などにより、多結晶膜としてのポリシリコン膜４を直接堆積させる。実際の半導体装置の製造に際しては、図４に示すように、半導体基板２上に、絶縁膜６を成膜し、その上にポリシリコン膜６が堆積される場合がほとんどである。
【００１７】
半導体基板２としては、たとえば単結晶シリコン基板が用いられる。図４に示す絶縁膜６としては、特に限定されず、例えば酸化シリコン膜、窒化シリコン膜、リンドープシリケートガラス膜（ＰＳＧ膜）、ボロンドープシリケートガラス膜（ＢＳＧ）、砒素ドープシリケートガラス膜（ＡｓＳＧ膜）等が例示される。
【００１８】
図１に示す実施例では、試験の容易性などの理由から、半導体基板２の表面に、直接ポリシリコン膜４を、ＣＶＤ法などで堆積させた。ポリシリコン膜４の膜厚は、特に限定されないが、本実施例では、１１２ｎｍであった。
次に、本実施例では、ポリシリコン膜４の低抵抗化を図るために、不純物のイオン注入を行なった。このイオン注入に用いる不純物は、特に限定されないが、Ｎ型不純物であることが好ましい。本実施例では、Ｎ型不純物である砒素Ａｓを用いた。イオン注入に際しては、イオン注入エネルギーを、１００ＫｅＶに設定し、射影飛程Ｒｐが、多結晶膜の膜厚中心よりも底部側Ｘに位置するように設定した。
【００１９】
射影飛程Ｒｐは、ポリシリコン膜４と半導体基板２との界面付近に位置するように設定することが、さらに好ましい。ただし、イオン注入エネルギーを余りに高く設定し、射影飛程Ｒｐが、界面を通り越して半導体基板側に位置するように設定することは好ましくない。膜質の均一性を保てないなどのおそれがあるからである。なお、イオン注入エネルギーと射影飛程とは、ほぼ比例する関係にある。
【００２０】
また、イオン注入時のドーズ量は、６．４×１０１５ｃｍ−２であった。
イオン注入直後のポリシリコン膜４および半導体基板２の不純物濃度分布を図２に示す。ポリシリコン膜４中の不純物濃度のピークは、射影飛程Ｒｐとは一致せず、ポリシリコン膜の表面側にずれる。
【００２１】
次に、本実施例では、ポリシリコン膜４の表面に、酸化シリコン膜などの絶縁膜を堆積させた後、ポリシリコン膜４に含まれる不純物イオンを活性化させる熱処理を行なった。その熱処理条件は、基板挿入温度が、９００℃であり、ソーク（ｓｏａｋ）温度が１０００℃であり、その熱処理時間は、３０分であった。従来例に係る製法に比較し、熱処理条件が、高温かつ短時間であった。
【００２２】
得られたポリシリコン膜４のシート抵抗ρｓ  を４端針法などで測定したところ、図３に示す結果が得られた。図３に示すように、シート抵抗ρｓ  は、１１０Ω／□以下と低抵抗であった。また、膜質の均一性を示す抵抗の面内ばらつきσ／Ａｖｅ  は、０．４％と低く、膜質の均一性も向上していることが確認された。
【００２３】
なお、図３では、イオン注入エネルギーを変化させた以外は、同一条件で、ポリシリコン膜を作成し、そのシート抵抗ρｓ  を測定した結果も同時に示してある。図３に示すように、注入エネルギーが１００ＫｅＶ（射影飛程Ｒｐを、ポリシリコン膜４と半導体基板２との界面付近に位置するように設定）で、シート抵抗が著しく低下することが確認された。
【００２４】
本実施例の製造方法により得られたポリシリコン膜４は、たとえばＭＯＳトランジスタのゲート電極、薄膜トランジスタ（ＴＦＴ）の配線などに利用される他、純粋に抵抗体としても利用することができる。
なお、本発明は、上述した実施例に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００２５】
例えば、ポリシリコン膜４に対するイオン注入エネルギーは、１００ＫｅＶに限定されず、ポリシリコン膜の膜厚に応じて決定され、射影飛程Ｒｐが、多結晶膜の膜厚中心よりも底部側Ｘに位置するように決定される。
また、本発明の製法は、ポリシリコン膜以外の多結晶膜の低抵抗化にも同様に適用することができる。
【００２６】
【発明の効果】
以上説明してきたように、本発明によれば、１５分〜６０分の高温熱処理（９００〜１１００℃）により、膜質が均一で、必要十分な低抵抗の多結晶膜を得ることができる。その結果、スループットが向上し、半導体装置の生産性が向上する。
【００２７】
また、ポリシリコン膜などの多結晶膜を、従来に比較して低抵抗化することができるので、この膜を、半導体装置における配線などに用いた場合に、必要な抵抗を得るための配線面積を低減することが可能になり、高集積化を図ることができる。
【００２８】
さらに、本発明の製造方法を用いれば、従来では膜質の均一性を損なうなどの理由から用いられることが少なかったＮ型不純物を、イオン注入源として用いたとしても、膜質が均一で温度特性が少なく、低抵抗の多結晶膜を得ることができることが確認された。
【図面の簡単な説明】
【図１】図１は本発明の一実施例に係る低抵抗ポリシリコン膜の製造過程を示す要部断面図である。
【図２】図２は図１に示すポリシリコン膜と半導体基板に対するイオン注入直後の不純物濃度分布を示すグラフである。
【図３】図３は図１に示すポリシリコン膜に対するイオン注入エネルギーを変化させた場合に得られるポリシリコン膜のシート抵抗の変化を示すグラフである。
【図４】図４はポリシリコン膜と半導体基板との間に絶縁膜を介在させた実施例を示す要部断面図である。
【符号の説明】
２…  半導体基板
４…  ポリシリコン膜
６…  絶縁膜
Ｒｐ…  射影飛程
【図１】
0003632605.tif 000002
【図２】
0003632605.tif 000003
【図３】
0003632605.tif 000004
【図４】
0003632605.tif 000005