(57)【特許請求の範囲】
【請求項１】
第１の周波数帯域と第２の周波数帯域の２つの周波数帯域で使用できるダブルスーパーヘテロダイン方式であって、ＲＦ帯シンセサイザ及びＩＦ帯シンセサイザと、該ＲＦ帯シンセサイザ及び該ＩＦ帯シンセサイザの出力を周波数混合する為のミキサを備える無線通信装置において、送信時には前記ミキサから出力される信号を送信搬送波として使用し、受信時には前記ＲＦ帯シンセサイザの出力を受信用第１局発信号、装置内の任意の基準信号源のＮ／Ｍ倍波（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）を受信用第２局発信号として使用し、かつ前記ＲＦ帯シンセサイザ及び前記ＩＦ帯シンセサイザ両方もしくはどちらか片方の発振周波数を、各々の使用帯域の送受信において切り換え、
前記ＲＦ帯シンセサイザ出力と前記ＩＦ帯シンセサイザ出力とを周波数混合するミキサを、受信時に非動作状態とし、
受信時に前記ＩＦ帯シンセサイザを非動作状態とし、送信時には前記ＩＦ帯シンセサイザを動作状態とし、同時に前記基準信号源を除く前記Ｎ／Ｍ倍波を生成する機能を停止させることを特徴とする無線通信装置。
【請求項２】
請求項１記載の無線通信装置において、装置内にある任意の基準信号源の発振周波数frefが１２９．６ＭＨｚのＭ／Ｎ倍（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）であって、第１の帯域及び第２の帯域の受信時に前記基準信号源のＮ／Ｍ倍波を受信用第２局発信号として使用することを特徴とする無線通信装置。
【請求項３】
請求項１記載の無線通信装置において、装置内にある任意の基準信号源の発振周波数frefが８９．６ＭＨｚのＭ／Ｎ倍（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）であって、第１の帯域及び第２の帯域の受信時に前記基準信号源のＮ／Ｍ倍波を受信用第２局発信号として使用することを特徴とする無線通信装置。
【請求項４】
請求項１〜３のいずれかに記載の無線通信装置において、２帯域の送信それぞれの場合に選択されるＩＦ帯シンセサイザの周波数fi_TX1、fi_TX2のうち１つの周波数が、他の周波数もしくはその近傍の周波数のＫ／Ｌ倍（Ｋ、Ｌは１以上の整数でＫ＝Ｌ＝１以外）の関係に選ばれ、かつ前記Ｋ／Ｌ倍に選択された周波数を使用する場合は、前記ＩＦ帯シンセサイザを関係のある他の周波数に設定し、前記ＩＦ帯シンセサイザ出力周波数のＬ／Ｋ倍波を用いることを特徴とする無線通信装置。
【請求項５】
請求項４記載の無線通信装置において、前記Ｌ／Ｋ倍波を使用しない場合に、前記Ｌ／Ｋ倍波を生成する機能を停止させることを特徴とする無線通信装置。
【請求項６】
請求項４または請求項５に記載の無線通信装置において、前記Ｋ、ＬをＫ＞Ｌの関係に選択することを特徴とする無線通信装置。
【請求項７】
請求項４乃至請求項６に記載の無線通信装置において、前記Ｌ／Ｋ倍回路が分周回路を含む場合、該分周回路をＰＬＬ・ＩＣに内蔵したことを特徴とする無線通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線通信装置に関し、特に２つの周波数帯域で使用できるダブルスーパーヘテロダイン方式の無線通信装置に関するものであって、さらに詳しくは前記方式の通信装置の無線部に関するものである。
【０００２】
【従来の技術】
送受信の周波数が異なる無線通信に関して、２つの周波数帯域で使用でき、送受信の周波数間隔が使用帯域により異なる無線通信の例として、近年、先進国を中心に急速に拡大している携帯電話がある。携帯電話は、従来アナログ方式でサービスが開始され、これまで広く利用されてきたが、急増する需要を賄いきれない状況になり、新たな帯域を使用したディジタル方式のサービスが開始された。
ディジタル方式は、加入者容量、通信コスト、秘話性、通信の多様性に優れており、今後、アナログ方式の帯域もディジタル方式に取り込まれることが決定されており、その場合においても、２つの帯域が存在することになるため、送受信での周波数が異なり、かつ２つの周波数帯域で使用できる無線携帯電話機が注目されている。
【０００３】
通常上記のような２帯域で使用可能な端末を実現するために、例えば、国内８００ＭＨｚ帯ディジタル方式携帯電話（以後、ＰＤＣと呼ぶ）の場合には、図２５のような３シンセサイザを用いた方式が採用されている。
図２５は、ディジタル帯域及びアナログ帯域の２つの周波数帯域で使用できる無線携帯電話機の無線部の回路ブロック図である。
【０００４】
図示するように無線部の回路ブロックは、ディジタル帯域及びアナログ帯域共用のアンテナ１、送受切替回路２、受信ＲＦ信号を第１ＩＦ信号にダウンコンバートする為の受信用ＲＦミキサ３、第１ＩＦ信号用バンドパスフィルタ４、第１ＩＦ信号を第２ＩＦ信号にダウンコンバートする為の受信用ＩＦミキサ５、受信用第２局発ＩＦ帯シンセサイザ２６、受信用第１局発周波数帯で発振するＲＦ帯シンセサイザ２３、ＶＣＸＯ（水晶発振器）１１、ＲＦ帯シンセサイザ信号を送信信号にアップコンバートする為の送信シフト用ミキサ２５、送信ＩＦシンセサイザ２４から構成される。
【０００５】
まず、送信時について説明する。上記構成の無線携帯電話機において、ＲＦ帯シンセサイザ２３から、ディジタル帯域使用時は６８０〜６８８ＭＨｚ、アナログ帯域使用時は７４０〜７５５ＭＨｚの信号を発振、出力し、送信ＩＦシンセサイザ２４から、ディジタル帯域使用時は２６０ＭＨｚ、アナログ帯域使用時は１８５ＭＨｚの信号を発振、出力することにより、送信シフト用ミキサ２５では該ＲＦ帯シンセサイザ２３から発振、出力された信号が該送信ＩＦシンセサイザ２４から発振、出力された信号によりアップコンバートされ、ディジタル帯域使用時は９４０〜９４８ＭＨｚ、アナログ帯域使用時は９２５〜９４０ＭＨｚの送信搬送波が発生する．発生した送信搬送波は送信系回路１３へ入力され、直接直交変調された後、送受切替回路２を介し、アンテナ１から送信される。
【０００６】
次に、受信時について説明する。アンテナで受信した受信ＲＦ信号は、ディジタル帯域とアナログ帯域を使用する場合は８１０〜８１８ＭＨｚもしくは８７０〜８８５ＭＨｚである。この時、ＲＦ帯シンセサイザ２３から、ディジタル帯域使用時は６８０〜６８８ＭＨｚ、アナログ帯域使用時は７４０〜７５５ＭＨｚの信号を発振、出力することにより、受信用ＲＦミキサ３では該ＲＦ帯シンセサイザから発振、出力された信号により受信ＲＦ信号が２つの周波数帯域共に１３０ＭＨｚの第１ＩＦ信号にダウンコンバートされる。その後、第１ＩＦ信号はバンドパスフィルタ４を介した後、受信用ＩＦミキサ５に入力される。ここで、受信用ＩＦミキサ５では、受信用第２局発ＩＦ帯シンセサイザから発振、出力された１２９．５５ＭＨｚの信号により第１ＩＦ信号が４５０ｋＨｚの第２ＩＦ信号にダウンコンバートされ、復調器に入力後、復調される。
このようにして、ディジタル帯域とアナログ帯域の２つの周波数帯域において使用できる無線携帯電話機の無線部を構成することができる。
【０００７】
【発明が解決しようとする課題】
しかし、上記の構成においては、ＩＦ帯シンセサイザ、ＲＦ帯シンセサイザ、送受切替用シンセサイザの３個のシンセサイザが必要とされ、回路構成が複雑になるだけでなく、小型化及び低消費電力化に適さないという問題がある。
【０００８】
そこで、本発明は小型、軽量化され、さらに携帯に便利な無線通信装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明のうち請求項１記載の発明は、第１の周波数帯域と第２の周波数帯域の２つの周波数帯域で使用できるダブルスーパーヘテロダイン方式であって、ＲＦ帯シンセサイザ及びＩＦ帯シンセサイザと、該ＲＦ帯シンセサイザ及び該ＩＦ帯シンセサイザの出力を周波数混合する為のミキサを備える無線通信装置において、送信時には前記ミキサから出力される信号を送信搬送波として使用し、受信時には前記ＲＦシンセサイザの出力を受信用第１局発信号、装置内の任意の基準信号源のＮ／Ｍ倍波（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）を受信用第２局発信号として使用し、かつ前記ＲＦ帯シンセサイザ及び前記ＩＦ帯シンセサイザ両方もしくはどちらか片方の発振周波数を、各々の使用帯域の送受信において切り換え、前記ＲＦ帯シンセサイザ出力と前記ＩＦ帯シンセサイザ出力とを周波数混合するミキサを、受信時に非動作状態とし、受信時に前記ＩＦ帯シンセサイザを非動作状態とし、送信時には前記ＩＦ帯シンセサイザを動作状態とし、同時に前記基準信号源を除く前記Ｎ／Ｍ倍波を生成する機能を停止させることを特徴とする。
【００１０】
このように構成することにより、ＩＦ帯シンセサイザ及びＲＦ帯シンセサイザの両方もしくはどちらか片方の発振周波数を各々の使用帯域の送受信で切り替え、かつ送信時のみ両シンセサイザの出力を混合するため、シンセサイザを２個使用するだけの簡単な構成で、２つの周波数帯域で使用でき、受信待ち受け時間の改善も可能となる。
【００１２】
また、このように構成することにより、装置内の基準信号源と該ＩＦ帯シンセサイザの周波数関係がＭ／Ｎ倍である場合、受信時に該基準信号のＮ／Ｍ倍波を受信第２局発信号として用い、該ＩＦ帯シンセサイザを受信時に非動作状態とすることで、受信時消費電流をより小さくすることができる。
【００１９】
本発明のうち請求項２記載の発明は、前記請求項１記載の無線通信装置の装置内にある任意の基準信号源の発振周波数frefが１２９．６ＭＨｚのＭ／Ｎ倍（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）であって、第１の帯域及び第２の帯域の受信時に前記基準信号源のＮ／Ｍ倍波を受信用第２局発信号として使用することを特徴とする。
【００２０】
本発明のうち請求項３記載の発明は、前記請求項１記載の無線通信装置の装置内にある任意の基準信号源の発振周波数frefが８９．６ＭＨｚのＭ／Ｎ倍（Ｎ、Ｍは１以上の整数でＮ＝Ｍ＝１以外）であって、第１の帯域及び第２の帯域の受信時に前記基準信号源のＮ／Ｍ倍波を受信用第２局発信号として使用することを特徴とする。
【００２１】
本発明のうち請求項４記載の発明は、上記すべての請求項に係る無線通信装置での２帯域の送信それぞれの場合に選択されるＩＦ帯シンセサイザの周波数fi_ TX1、fi_ TX2のうち１つの周波数が、他の周波数もしくはその近傍の周波数のＫ／Ｌ倍（Ｋ、Ｌは１以上の整数でＫ＝Ｌ＝１以外）の関係に選ばれ、かつ前記Ｋ／Ｌ倍に選択された周波数を使用する場合は、前記ＩＦ帯シンセサイザを関係のある他の周波数に設定し、前記ＩＦ帯シンセサイザ出力周波数のＬ／Ｋ倍波を用いることを特徴とする。上述のように、ＩＦ帯シンセサイザの周波数をＫ／Ｌ倍の関係に選択し、ＩＦ帯シンセサイザ出力のＬ／Ｋ倍波を用いることにより、該シンセサイザ内のＶＣＯの構成を簡易化できる。
【００２２】
本発明のうち請求項５記載の発明は、前記Ｌ／Ｋ倍波を使用しない場合に、前記Ｌ／Ｋ倍波を生成する機能を停止させることを特徴とする。
【００２４】
本発明のうち請求項６記載の発明は、請求項４または請求項５に記載の無線通信装置において、前記Ｋ、ＬをＫ＞Ｌの関係に選択することを特徴とする。
【００２６】
本発明のうち請求項７記載の発明は、請求項４乃至請求項６に記載の無線通信装置において、前記Ｌ／Ｋ倍回路が分周回路を含む場合、該分周回路をＰＬＬ・ＩＣに内蔵したことを特徴とする。
【００２７】
【発明の実施の形態】
＜実施形態１＞図１は本発明の一つの実施形態を示したものである。以下、図面の説明の中で、従来例と同じ動作のものは同じ番号とする。
【００２８】
本実施形態では、受信時においてＲＦシンセサイザ１２の出力がそのまま受信第１局発信号になるので、両帯域の受信周波数（RX1、RX2）と第１ＩＦ周波数（IF1）が決まると両帯域の受信時のＲＦシンセサイザ１２の周波数（fr_RX1、fr_RX2）は、以下のように、ＵｐｐｅｒローカルとＬｏｗｅｒローカルの２通りになる。
fr_RX1=RX1+IF1（Upper） or RX1-IF1（Lower）
fr_RX2=RX2+IF1（Upper） or RX1-IF1（Lower）・・・・・・・・・（1）
また、受信時ＩＦシンセサイザ８の周波数（fi_rx）は第ＩＦ周波数（IF1）と第２ＩＦ周波数（IF2）が決まれば、（1）式と同様に以下の２通りになる。
fi_RX=IF1+IF2（Upper） or IF1-IF2（Lower）・・・・・・・・・・（2）
通常、同一システムであればバンドパスフィルタ４の関係から、IF1、IF2は受信周波数に関係なく一定に選ばれるので帯域１、帯域２に関係なくＩＦシンセサイザ８の受信時周波数は一定（fi_RX）になる。
【００２９】
従って、帯域によって両シンセサイザ８、１２の発振周波数を（1）、（2）式に応じた周波数に設定し、ＲＦシンセサイザ１２の出力を受信第１ローカル、ＩＦシンセサイザ８の出力を受信第２ローカル信号として用いることで、両帯域での受信が可能になる。
【００３０】
次に、送信時について考えると、両帯域の送信周波数（TX1、TX2）が決まると、ＲＦシンセサイザ１２の送信時発振周波数（fr_TX1、fr_TX2）とＩＦシンセサイザ８の発振周波数（fi_TX1、fi_TX2）の関係は、以下の式で決定される。
fi_TX1=TX1-fr_TX1 or fr_TX1-TX1、fi_TX2=TX2-fr_TX2 or fr_TX2-TX2・（3）
ここで、ＲＦシンセサイザ１２を送受信で切換えないとするとＩＦシンセサイザ８の送信時発振周波数は以下になる。
fi_TX1=TX1-fr_RX1 or fr_RX1-TX1、fi_TX2=TX2-fr_RX2 or fr_RX2-TX2・（4）
従って、送信時には帯域によって（3）、（4）式に応じた発振周波数に両シンセサイザ８、１２を設定し、その出力をｆシフトミキサ１０で周波数混合して送信搬送波とを生成し、送信系へと入力する。
【００３１】
以上の様に、両帯域の送受信で両シンセサイザ８、１２の発振周波数を、（1）式から（4）式に従って切換えることで、シンセサイザ２個のみで、２帯域での送受信が可能となる。
【００３２】
さらに、受信時にはｆシフトミキサは動作上関係なくなるので、送受切換え制御信号９によって、該ミキサを非動作状態にし、ミキサの電流を低減もしくは零とすることで、受信時の消費電流を削減することが可能になり、端末の待ち受け時間をより長くすることが可能となる。
【００３３】
次に、上記実施形態のシステムにおける、送受信周波数の具体的設定例を図２、図３を用いて、以下に説明する。図２および図３共に、ＩＦ１、ＩＦ２として、ＰＤＣ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ）システムで最もポピュラーな１３０ＭＨｚ（ＩＦ１）、４５５ｋＨｚ（ＩＦ２）を用いており、図２はＬｏｗｅｒローカル、図３はＵｐｐｅｒローカルの場合である。この例ではＲＦシンセサイザの発振周波数を送受信で同一とし、ＩＦシンセサイザ８のみを、送受信での周波数切換えを行っている。
【００３４】
本発明によれば、第１ＩＦ周波数（ＩＦ１）によりＲＦシンセサイザ１２の受信時発振周波数が決定され、同様に第２ＩＦ周波数（ＩＦ２）によりＩＦシンセサイザ８の受信時発振周波数が決定されるため、設計時には、両シンセサイザ８、１２の送信時の周波数を選択することになる。すなわち、上記具体例は送信時と受信時でＲＦシンセサイザ１２の発振周波数を切換えていないが、ＲＦシンセサイザを送受信で切換えて使用すれば、図２および図３に限らず、より多くの送信時の周波数の組み合わせが考えられ、本発明は上記実施形態に限らないことは言うまでもない。
【００３５】
＜実施形態２＞
一般にＰＤＣシステムのような、送受信を時分割で行う半２重通信システムにおいては、送受信の切換え時間に制限を受けるため、図１に示すような構成を半２重通信システムに用いる場合には、シンセサイザが送受信で高速周波数切換え可能なものでなければならない。これは、送受信で切換え時間に制限を受ける通信システム全てにあてはまることである。
【００３６】
図４は通常のＰＬＬ（ｐｈａｓｅ  ｌｏｃｋｅｄ−ｌｏｏｐ）シンセサイザの構成図を示したもので、動作原理を以下に説明する。基準信号源１１の出力をリファレンスカウンタ１４でＲ分周した信号（周波数fref／Ｒ）の位相と、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）の出力をプログラマブルカウンタ１８でＮ分周した信号（周波数ｆr or ｆi／Ｎ）の位相を位相比較器１５で比較し、その出力である位相誤差電圧（又は電流）をループフィルタ１６を介して、再びＶＣＯにフィードバックすることで、ＶＣＯの位相を基準信号源の位相に収束（従って周波数も収束）させ、周波数の確度を基準信号源と同等にするこにより、安定な発信源を実現している。
【００３７】
ここで、周波数の設定はプログラマブルカウンタ１８の分周比Ｎとリファレンスカウンタ１４の分周比Ｒを設定することで行われ、シンセサイザの発振周波数（すなわちＶＣＯの周波数）ｆｒ又はｆｉは、以下の式で与えられる。
fr =fcomp*Nr=fref*Nr/Rr    fi=fcomp*Ni=fref*Ni/Ri ・・・・・・・（5）
式（５）で、ｆcompは位相比較周波数（＝ｆref／Ｒ）で、Ｎｒ、ＲｒはＲＦシンセサイザ１２の任意の周波数でのプログラマブルカウンタ、リファレンスカウンタの値で、Ｎｉ、Ｒｉは、ＩＦシンセサイザ８のプログラマブルカウンタ、リファレンスカウンタの値である。
【００３８】
また、通常バンドパスフィルタ４を固定周波数で使用するため、第１中間周波数（ＩＦ１）は固定されるので、ＩＦシンセサイザ８の受信時設定周波数は固定となり、受信信号チャンネルの選択は、ＲＦシンセサイザ１２の周波数を選択することにより行われ、送信時の送信チャンネル選択もＲＦシンセサイザ１２でおこなれることが多い。
【００３９】
上記に示すような構成のシンセサイザにおいて、送受信間の周波数切換えのスピードを向上させるには、位相比較周波数ｆcompを高くして、単位時間内の位相誤差フィードバック量を大きくするか、または周波数切換え幅を小さくして、収束させなければならない周波数差（位相差）を小さくするかの２通りの方法がある。特に、位相比較周波数ｆcompは、図４より明らかなように、設定しなければならない全ての周波数の整数分の１（１／Ｎ）であり、かつ基準信号源周波数ｆref整数分の１（１／Ｒ）でもあるので、シンセサイザの全ての設定周波数と基準信号源周波数の公約数になる。従って、シンセサイザの周波数切換え時間短縮のためには、位相比較周波数を上記周波数の最大公約数に選ぶこととなる。
【００４０】
また、携帯電話システムのようにユーザ数が極めて多い大容量システムでは、周波数資源を有効活用するために、チャンネル間隔が非常に狭く選ばれており、例えばＰＤＣシステムでは２５ｋＨｚ間隔になっている。そのため、（５）式より明らかな様に、送受信チャンネルを選定するＲＦシンセサイザ１２の位相比較周波数ｆcompの最大値は、２５ｋＨｚということになり、シンセサイザの高速化には限界がある。
【００４１】
図５はＰＤＣシステムに通常用いられる、ＲＦシンセサイザ１２の切換え時間の一例を示したもので、上記の理由により、位相比較周波数ｆcompは２５ｋＨｚに選ばれている。図５（ａ）は切換え周波数幅が１５０ｋＨｚの場合で切換え時間は約４３０μｓｅｃ、図５（ｂ）は５０ｋＨｚの場合で切換え時間は約２８０μｓｅｃである。ＰＤＣシステムでの送受切換え時間の要求仕様は、後述のように５００μｓｅｃ以下であり、このＲＦシンセサイザによって構成される無線通信装置をＰＤＣシステムに用いる場合、送受信での周波数切換え幅は、１５０ｋＨｚ以下の極めて小さな値しか許されず、ＲＦシンセサイザ１２を送受信で切換えるのは得策ではない。
【００４２】
図６はＩＦシンセサイザ８の切換え時間の一例を示したもので、切換え周波数幅は７５ＭＨｚと大きくとってある。図６（ａ）は位相比較周波数ｆcompが５０ｋＨｚの場合で切換え時間が約１.２ｍｓｅｃ、図６（ｂ）は２００ｋＨｚの場合で切換え時間が約２００μｓｅｃ、図６（ｃ）は１.６ＭＨｚの場合で切換え時間が約６０μｓｅｃである。以上より、このＩＦシンセサイザ８によって構成される無線通信装置をＰＤＣシステムに用いる場合、送受信での周波数切換え幅が７５ＭＨｚ程度であれば、ＩＦシンセサイザ８の位相比較周波数を２００ｋＨｚ程度以上にしなければならない。
【００４３】
又、図７はＩＦシンセサイザ８の通常の周波数設定フロー例を示したものである。一般に周波数設定データの設定処理を簡略化するために、リファレンスカウンタ１４の値Ｒｉは設定周波数に関係なく共通に選ばれ、電源投入時にＲｉが１度だけ設定される。従って、ＩＦシンセサイザ８の位相比較周波数ｆcompは、各帯域の送信時発振周波数と受信時周波数の公約数に選ばれ、切換え時間を最短にするためには最大公約数がｆcompに選ばれる。
【００４４】
次に、上述のような仕様を満足するシステムにおける無線通信装置の具体的な周波数設定について、図２により以下に説明する。送受信でＩＦシンセサイザ８のみが切換えられており、ＩＦシンセサイザ８は受信時１２９.５５ＭＨｚ、ディジタル帯域送信時２６０ＭＨｚ及びアナログ帯域送信時１８５ＭＨｚである。従って、ＩＦシンセサイザ８は送受信で最大１３０.４５ＭＨｚの周波数幅で切換える必要がある。また、これらの周波数の最大公約数は５０ｋＨｚであり、位相比較周波数ｆcompは５０ｋＨｚ以上には設定できない。従って、切換え周波数幅が最大１３０.４５ＭＨｚであることと、図６より判断して、送受信間の切換え時間は１.２ｍｓｅｃ以上かかると予想され、このままではＰＤＣシステムに使用することができない。同様な理由で、図３のＵｐｐｅｒローカルの場合もＰＤＣシステムに用いることはできない。以上の様に、本発明による無線通信装置を、ＰＤＣシステムの様な、送受信の切換え時間に制限があるシステムに用いる場合は、ＲＦシンセサイザ１２、ＩＦシンセサイザ８の周波数切換え時間によって制限を受けるという問題がある。
【００４５】
そこで、送受信の切換え時間に制限があるシステムにおいて、システムの通信シーケンスに着目し、システムの個性に合わせてシンセサイザの切換えスピードを送信から受信と、受信から送信で異なる設定とすることにより、前記問題を解決できる。
ここで、図８に示すＰＤＣシステムの通信シーケンスを例に詳細に説明する。ＰＤＣ移動機の通信シーケンスは、１サブフレームが送信スロット（ＴＸスロットと呼ぶ）、ダイバシティ・アンテナレベル測定スロット（Ａスロットと呼ぶ）、受信スロット（ＲＸスロットと呼ぶ）及びインターバル・スロット（Ｉスロットと呼ぶ）の順になっており、これを１サブフレーム周期として通信が終了するまで繰り返す。
【００４６】
ＴＸスロットは約６.６ｍｓｅｃ、Ａスロットは１ｍｓｅｃ、ＲＸスロットは６.６ｍｓｅｃ及びＩスロットは約５.６ｍｓｅｃで、１サブフレーム２０ｍｓｅｃである。Ｉスロット（約５.６ｍｓｅｃ）ではローミングのため他の基地局のレベルを測定する。Ａスロット（１ｍｓｅｃ）ではダイバシティ効果を得るため、受信に先立って２つのアンテナのレベル測定を行い、レベルの高い方のアンテナを選択する。
【００４７】
ＰＤＣの移動機におけるシーケンスでは、受信から送信への切換えは、受信スロット終了後、約５.６ｍｓｅｃのＩスロットがあり、他基地局受信レベルを測定後、送信に移る。従って、受信から送信への切換えには、一旦、他の基地局のチャンネルに周波数を切換えてから、再度通信チャンネルに戻ってくるためのＩスロット（約５.６ｍｓｅｃ）を経てから、送信スロットに切り替わる。つまり、例えば、他基地局に切換えるのに３.１ｍｓｅｃ、レベル測定に０.５ｍｓｅｃ必要と推定すると、受信から送信への切換え時間は約２ｍｓｅｃ内に完了すれば良いことになり、受信から送信の切換えに関しては比較的長い切換え時間が許容される。
【００４８】
これに対し、送信から受信に関しては、送信スロット終了後、１ｍｓｅｃのＡスロットが有り、この１ｍｓｅｃのＡスロットの時間内に送信から受信への切換えと２個のアンテナのレベル測定を完了しなければならない。従って、他基地局のレベル測定と同様にアンテナのレベル測定に０.５ｍｓｅｃ必要と考えると、送信から受信への切換え時間はわずか０.５ｍｓｅｃしかなく、これが送受切換え時間の要求仕様となっている。
【００４９】
以上より、ＰＤＣシステムの移動機では、シンセサイザに高速切換えが要求されるのは、送信から受信への切換え時であって、受信から送信への切換え時には、切換え時間に２ｍｓｅｃ程度費やしても許されることとなる。図８の▲１▼〜▲４▼はこの様子を示したもので、ＲＦシンセサイザを送受信で切換えない場合の両シンセサイザの状態、及びレベル測定のための、アンテナ切換えのタイミングを表している。
一般に、シンセサイザの送受信間での切換え周波数幅は、受信から送信と、送信から受信とは同一であり、シンササイザの周波数切換え時間は、位相比較周波数ｆcompに大きく依存する。
【００５０】
そこで、本発明の実施形態２では、受信時のみシンセサイザを高速切換えできるように位相比較周波数を高く設定（これはリファレンスカウンタの値Ｒを送信時に比べ小さくしてやること）することにより、要求仕様を満足できるようにした例を示す。
【００５１】
例えば、ＲＦシンセサイザを送受信切換えないことにした場合、図６のＩＦシンセサイザであれば、受信時に位相比較周波数ｆcompを２００ｋＨｚ以上に設定し、これに対し送信時にはｆcompを５０ｋＨｚ程度まで低くしても問題はない。図９は本実施形態に用いるＩＦシンセサイザ８の構成例を示したもので、図４との差異は、送受信切換え制御信号によってリファレンスカウンタ１４の値Ｒも切換えているところにある。つまり、送信時には送信時位相比較周波数ｆcompＴＸで、受信時には受信時位相比較周波数ｆcompＲＸで、位相比較が行われる。
【００５２】
図１０は、本シンセサイザの周波数設定フローを示したもので、図７との差異は電源投入時にリファレンスカウンタ１４を設定するのではなく、各帯域の送受信切換え時にプログラマブルカウンタ１８、リファレンスカウンタ両方１４を設定しているところである。この様に、送受信切換え時に両カウンタ１４、１８を設定すると、かえって設定する時間がかかるように思えるが、通常のＰＬＬ・ＩＣであればＲカウンタの設定ビット数は２０〜３０ビット程度で、読み込みのクロック周期も０.２ｕｓｅｃ程度なので全体で最大約６ｕｓｅｃ程の時間があれば設定可能である。従って、周波数切換え時間に与える影響は殆どない。
【００５３】
次に、上記実施形態２のシステムにおける、送受信周波数の具体的設定例を図１１（ａ）および図１１（ｂ）に示す。ここでの具体例は、ＰＤＣシステムにおいて、受信第２ＩＦ周波数が４５０ｋＨｚと１００ｋＨｚの場合について示してある。
図２、３では第１ＩＦ周波数が１３０ＭＨｚであったため、受信時のＩＦシンセサイザ８発振周波数は１２９.５５ＭＨｚになる。シンセサイザの位相比較周波数は準信号源周波数と設定周波数の公約数になり、高速化のためには最大公約数となる周波数を選ばなければならない。ここで、ＲＦシンセサイザ１２の位相比較周波数は前述の様に２５ｋＨｚになるので、基準信号源周波数ｆrefは２５ｋＨｚの整数倍に限定される。通常、ＲＦシンセサイザとＩＦシンセサイザ８は共通の基準信号源を用い、１２.８ＭＨｚもしくは１４．４ＭＨｚに選ばれる。
【００５４】
図２、図３の場合のＩＦシンセサイザ８の位相比較周波数は、基準信号周波数を１２.８ＭＨｚとすると、１２９.５５ＭＨｚとの最大公約数となり、その値は５０ｋＨｚになる。この状態では、受信時の周波数切換え時間は、例えば図６のシンセサイザでは１.２ｍｓｅｃかかってしまう。
【００５５】
そこで、実施形態２では、図１１（ａ）に示すように第１ＩＦ周波数を５０ｋＨｚだけずらせて、１３０.０５ＭＨｚに選択する。従って、受信時のＩＦシンセサイザ８発振周波数は１２９.６ＭＨｚになり、位相比較周波数を１２．８ＭＨｚとの最大公約数で１.６ＭＨｚまで高めることができる。これにより、図６より受信時の周波数切換え時間を約６０ｕｓｅｃまで、約１／２０に短縮可能である。また、基準信号源周波数を１４.４ＭＨｚに選ぶと、位相比較周波数は基準信号源周波数である１４.４ＭＨｚに高めることも可能である。ただし、上記の周波数関係では、第１ＩＦを５０ｋＨｚずらせたために、送信時のＩＦシンセサイザ発振周波数が、図１１に示すようにディジタル帯域で２６０.０５ＭＨｚ、アナログ帯域で１８５.０５ＭＨｚになり、結局通常のシンセサイザ構成では、これらの周波数と基準信号源周波数との最大公約数になるので、ＩＦシンセサイザ８の位相比較周波数を５０ｋＨｚに選ばなければならなくなる。
【００５６】
しかし、実施形態２では、図９の構成のＩＦシンセサイザ８を用い、周波数設定シーケンスを図１０のフローに従って設定することにより、送信時と受信時の位相比較周波数を独立に選ぶことができる。従って、受信時には位相比較周波数ｆcompＲＸを１.６ＭＨｚ選ぶことにより、送信から受信への周波数切換え時間を６０ｕｓｅｃ程度まで高速化できる。これに対し、送信時の位相比較周波数ｆcompＴＸは５０ｋＨｚまで低くなってしまうが、ＰＤＣシステムの場合、図８で説明したように、受信から送信への周波数切換え時間は２ｍｓｅｃ程度まで許容されるので、図６のＩＦシンセサイザ８の切換え時間が１.２ｍｓｅｃであることから、まったく問題はない。
【００５７】
同様に、図１１（ｂ）は、第１のＩＦ周波数を１２８．９ＭＨｚ、第２のＩＦ周波数を１００ＫＨｚに選択した場合である。動作原理は上記の場合と同じであるが、受信時のIFシンセサイザの位相比較周波数が８００ＫＨｚと上記の場合の半分になっているため、送信から受信への切換え時間は若干遅くなるが位相比較周波数が２００ＫＨｚの場合で２００μｓｅｃの切換え時間（図６）から考えて、全く問題がないと推定される。
【００５８】
そこで、上記構成を用いることで、従来シンセサイザの切換え時間の制限によって応用が困難であった、ＰＤＣシステムの様な送受信切換え時間が規定されるシステムにおいて、シンセサイザ2個のみを用いる簡易な構成の無線通信装置を実現することができる。
【００５９】
＜実施形態３＞
しかしながら、上記実施形態２では、送信時に両帯域において、ＲＦシンセサイザ１２の出力とＩＦシンセサイザ８の出力が、ｆシフトミキサ１０で周波数混合され送信搬送波を生成する。このため、両シンセサイザの基本波及び高調波がｆシフトミキサ他の装置内の単一もしくは複数の非線型素子で周波数混合されるために生じるスプリアス（不要輻射：Ｓｐ_１、Ｓｐ_２）が、送信系１３及び送受切換えスイッチ２を介して、アンテナ１より外部に放射され、他の端末に干渉を与える場合がある。
【００６０】
このような事態を避けるために、例えばＰＤＣシステムでは送信スプリアスのレベルを、電波法で規定しており（無線設備規則第７条）、全ての周波数において基本周波数の平均電力より６０ｄＢ低い値か又は−２６ｄＢｍ以下であることと規定している。通常、送信系１３は適当なバンドパスフィルタを含んでおり、所望送信帯域以外では十分な減衰量を持たせる構成となっている。従って、上記のスプリアスが問題となるのは、両帯域の送信時のスプリアスＳｐ_１、Ｓｐ_２が所望の送信帯域に規定値以上で落ち込んできた場合である。
【００６１】
ここで、送信時のスプリアスＳｐ_１、Ｓｐ_２の周波数ｆsp_ｋは以下で与えられる。
ｆｓｐ_ｋ＝｜ｍ・ｆｒ_ＴＸｋ＋ｎ・ｆｉ_ＴＸｋ｜
（ｍ、ｎは正及び負の整数でｍ＝ｎ＝１以外、ｋ＝１、２）・・（６）
表１は図１１（ａ）の上記実施形態２における、スプリアス周波数の一例を示したものである。通信チャンネルは、ＰＤＣシステムのアナログ帯域第９番目のチャンネルの送信スプリアスを示している。
【００６２】
【表１】
0003698539.tif 000002
【００６３】
ここで、上記送信スプリアスが、所望送信帯域内に落ち込んでくるメカニズムについて、図１２および表１を参照に検討する。所望の送信帯域に落ち込んだスプリアス信号（表１▲１▼〜▲４▼のスプリアス）が直接送信系に漏洩し、増幅されてアンテナから放射される場合と、ベースバンド領域に落ち込んだスプリアス信号（表１▲５▼及び▲６▼のスプリアス）によって、シンセサイザ等装置内の発信源に変調がかかり、送信の変調スプリアスとしてアンテナから放射される場合との２通りが想定され得る。
【００６４】
前者の場合については、主にｆシフトミキサ１０で周波数混合されて発生するスプリアスが原因となるので、各シンセサイザの出力にバンドパスフィルタを設け、ｆシフトミキサに入力される両シンセサイザの高調波を抑圧し、更にｆシフトミキサの特性を改善することで回避できる。しかしながら、後者については、主に高レベルの送信波（式（6）でｍ＝ｎ＝１の場合）と装置内の発信源の基本波又は高調波が、単一もしくは複数の非線型素子によって混合され、数１００ｋＨｚ以下のベースバンド干渉波が発生するものと考えられ、このベースバンド干渉波に起因する干渉電圧が、シンセサイザ内のＶＣＯの電源ラインや制御端子等に直接誘起して変調がかかり、送信波の変調スプリアスとなる。
【００６５】
例えば、図１１に示す周波数関係における送信スプリアスについて、表１に具体的数値を挙げて考えてみる。例えば、ＩＦシンセサイザ８が１８５.０５ＭＨｚで、その５倍波が９２５.２５ＭＨｚであることから、ＲＦシンセサイザ１２をアナログ帯域で使用した場合に、ベースバンド帯域にスプリアスが発生する可能性がある。表１は、ＲＦシンセサイザ１２がアナログ第９ＣＨの場合（fr_tx2＝７４０.１７５ＭＨｚ）で、表１▲５▼、▲６▼のスプリアスがベースバンドに落ち込んだスプリアスである。
【００６６】
実際に、このベースバンドスプリアスが生成されるメカニズムとして、送信波が大電力であることを考えると、送信波とＩＦシンセサイザの高調波との間で合成されて生じると推定される。従って、送信波は両シンセサイザの基本波の合成により生成されるので、問題となるベースバンドスプリアスは、表１▲６▼の場合には、送信波とＩＦシンセサイザの５倍波との間で生成されるものと考えられる。よって、式（6）より、前記ベースバンドスプリアスの周波数fsp_2（MHz）は、
fsp_2＝ＴＸ２−１８５.０５＊５＝ＴＸ２−９２５.２５（ＭＨｚ）・（７）
ＴＸ２はアナログ帯域送信周波数
で与えられ、送信周波数からfsp_2だけ離調した周波数に変調スプリアスが発生する。
【００６７】
図１３は、図１１（ａ）に示す周波数関係におけるＰＤＣ小型携帯端末での送信スプリアスレベルの測定例を示したものである。図中の横軸はスプリアスと送信周波数との離調周波数で、fsp_2に相当する。縦軸は、送信出力に対する対数比を示しており、単位はｄＢｃである。又、この変調スプリアスの特性はシンセサイザ内のＶＣＯの感度によって決定され、周波数関係が異なっても、同等のＶＣＯを用いる限り、離調周波数と変調スプリアスレベルの関係は同等であると想定される。図１３の場合、ＶＣＯの変調感度は２０ＭＨｚ／Ｖで、これより逆算して、制御端子に５０Ω換算で１６.７μＶ（電力で−８８.５ｄＢｍ）の電圧が誘起していると考えられる。測定に用いたのは、簡易シールドを施した小型携帯機で送信出力は約８００ｍＷ（＋２９ｄＢｍ）である。
【００６８】
ここで、ＰＤＣの送信スプリアスの規格は、前述のように送信出力レベルより６０ｄＢｃ以下か、又は−２６ｄＢｍ以下のどちらか片方を満たせばいいので、上記の様に、送信出力が＋２９ｄＢｍの場合は−２６ｄＢｍ以下になればよく、従って送信出力から５５ｄＢｃ以下になればよい。
【００６９】
そこで、図１３の場合について考えると、スプリアスレベルが−５５ｄＢｃ以下になる離調周波数は、図中破線で示したように約９４ｋＨｚ以上になる。つまり、図１３の例では、fsp_2もしくは離調周波数が９４ｋＨｚ以下の場合に規格を満足することができず、ＴＸ２が９２５.３４４ＭＨｚ以下の送信周波数ではＰＤＣ規格を満足できない。逆に、規格を満足させるためには、ベースバンド領域に落ち込む、全てのスプリアスの周波数が、ＲＦシンセサイザ１２の全ての設定周波数に対して、９４ｋＨｚ以上になるように、シンセサイザ等装置内の発信源の周波数を選択してやらなければならない。この様なベースバンド干渉波による変調に係わる送信スプリアスは、発振回路に直接誘起するために、バンドパスフィルタ等で除去することが極めて困難である。
【００７０】
すなわち、この送信スプリアスを抑圧するには、シールドを強固にするか、全てのスプリアスの周波数を、上記で述べたような、システムの規格及びＶＣＯ感度などの使用している回路の特性から決定されるベースバンド周波数以上になるように、シンセサイザ等の装置内の発信源の周波数関係に選定する以外方法はない。従って、図１１（ａ）の周波数関係で図１３の特性を有するシンセサイザを用いた端末の場合、ＰＤＣシステムに関しては、表１の▲５▼、▲６▼のスプリアスによって規格に適合しない。この上記端末でＰＤＣ規格を満足させるには、より強固なシールドが必要で、端末も大きくなり、組み立ての工程及びシールド形状も複雑になるためコストも高くなるという問題が生じる。
【００７１】
以上の条件は、図１３の特性での場合であり、上記の条件はシステムの規格及び使用する回路の内容、シールド特性等によって、決定される。
【００７２】
そこで、上記スプリアスの問題を解決するために、本発明の実施形態３では、例えば、ＰＤＣシステムで図１４に示すように、アナログ送信時のＩＦシンセサイザ８の発振周波数fi TX2を１８４.９ＭＨｚに選択して、スプリアスの最低周波数を５００ｋＨｚにして、上記のベースバンドスプリアスの変調による送信スプリアスを抑圧する方法を用いる。
【００７３】
しかし、本実施形態３ではアナログ帯域使用時のＲＦシンセサイザの送受切換え周波数幅が１５０ｋＨｚになり、実施形態２の説明で述べたように、ＲＦシンセサイザの送受切換えに５００μｓｅｃ程度の時間が必要な場合、ＰＤＣシステムで用いる場合、殆どマージンがなくなる。
【００７４】
そこで、さらに、他の実施形態では、図１５、図１６の様な周波数関係を選択し、第１ＩＦ周波数を９０.０５ＭＨｚに選び、ＲＦシンセサイザは送受で切換えないこととする。図１５に示すように、基準信号源周波数frefを１２.８ＭＨｚに選ぶと、受信時のＩＦシンセサイザ８の位相比較周波数を１２.８ＭＨｚに選ぶことが可能となり、受信時（送信から受信）の切換え時間を飛躍的に短縮することが可能となる。しかし、送信時のＩＦシンセサイザ８の比較周波数は１２.８ＭＨｚ、２２０.０５ＭＨｚ、１４５.０５ＭＨｚの最大公約数の５０ｋＨｚになり若干送信時（受信から送信）の切換え時間が遅くなる。
【００７５】
もし、ＩＦシンセサイザ８の送信時（受信から送信）の切換え時間が問題となるなら、図１６に示すように、frefを１４.４ＭＨｚに選ぶことで、位相比較周波数を１４.４ＭＨｚ、２２０.０５ＭＨｚ、１４５.０５ＭＨｚの最大公約数である１５０ｋＨｚに選ぶことができ、送信時（受信から送信）の切換え時間の改善が可能となる。ただし、この場合、受信時（送信から受信）の位相比較周波数は１.６ＭＨｚになり、受信時の周波数切換え特性は若干犠牲になるが、図６の特性から全く問題はない。
上記のごとく、実施形態３によれば、基準信号源周波数は、ＩＦシンセサイザ８の周波数切換え特性によって、最適な値を選択することが可能となる。さらに、送受信切換えに関してＰＤＣシステムの要求仕様を十分に満足しており、又スプリアスの最低周波数も１ＭＨｚ以上になり、送信スプリアスの点でも問題が無く、シールドも強固なものは必要なくなり、簡易で低コストな小型ＰＤＣ端末を実現できる。
【００７６】
＜実施形態４＞
つぎに、本発明に係る実施形態４では、装置内の任意の基準信号発信源の発振周波数が、受信時のＩＦシンセサイザ８の発振周波数fi_rxのＭ／Ｎ倍の場合に、受信時のみ該ＩＦシンセサイザ８の代わりに、該基準信号発信源出力をＮ／Ｍ倍した信号を、第２の受信ローカル信号として用いることを特徴とする。
【００７７】
図１７（ａ）はその構成を示したもので、ＩＦシンセサイザ８に代わりに基準信号源出力をＮ／Ｍ倍するＮ／Ｍ倍回路２０を用いる。Ｎ／Ｍ倍回路の構成としては、例えば図１７（ｂ）に示すように、プログラマブルカウンタ等で構成したＭ分周器と、ダイオードやインバータで構成されるＮ逓倍器の従属接続したものを用いることができる。
更に、上記の構成をとることにより、ＩＦシンセサイザ８は送信時のみ必要となるので、ｆシフトミキサと同様、受信時に送受切換え信号９により、全く電源を切断するかもしくは最低限必要な回路のみ動作させておく、非動作状態とすることができる。
【００７８】
一般に、図１７（ｂ）に示すようなＮ／Ｍ倍回路は、ＩＦシンセサイザ８の数分の１の消費電流で動作するので、受信時のより一層の省電力化が可能となり、受信待ち受け時間の改善が可能となる。又、逆に送信時にＮ／Ｍ倍回路を送受切換え信号９によって、送信時非動作状態とすることで、Ｎ／Ｍ倍回路を追加したことによる、送信時の余分な電流増加を回避し、通話時間の劣化を防ぐことができる。
【００７９】
上記実施形態のシステムにおける、Ｎ／Ｍ倍回路を用いた送受信周波数の具体的設定例を図１８および図１９に示す。図１８、図１９は本発明による請求項１および請求項２に係る実施形態を示したものでもある。図１８は第１ＩＦ周波数が１３０.０５ＭＨｚの場合である。基準信号源周波数frefは受信時第２ローカル周波数の９分の１である１４.４ＭＨｚに選び、基準信号源１１の出力を９逓倍器２１で９逓倍し、受信時の第２ローカル信号として用いている。図１９は第１ＩＦ周波数が９０.０５ＭＨｚの場合である。基準信号源周波数frefは受信時第２ローカル周波数の７分の１である１２．８ＭＨｚに選び、基準信号源１１の出力を７逓倍器２２で７倍し、受信第２ローカルとして用いている。
【００８０】
図１８、図１９に示す両方の場合において、ＩＦシンセサイザ８は送信時のみ必要となるので、受信時には送受切換え信号９によって非動作状態としている。また、逆に送信時にＮ／Ｍ倍回路を送受切換え信号９によって、送信時非動作状態とすることで、Ｎ／Ｍ倍回路を追加したことによる、送信時の余分な電流増加を回避し、通話時間の劣化を防いでいる。
【００８１】
＜実施形態５＞
さらに、本発明のＩＦシンセサイザ内のＶＣＯについて考える。上述のように、本発明ではＩＦシンセサイザが４つもしくは３つの周波数に設定される。例えば、３つの周波数切り換では、図２０（ａ）に示すように、送受切換信号９と帯域切換信号３１に従ってｆＬ、ｆＭ、ｆＨが設定される。ここでｆＬは設定周波数のうちで最も低い周波数、ｆＨは最も高い周波数、ｆＭは上記２周波の中間の周波数である。
【００８２】
図２０（ｂ）は通常のＶＣＯの構成を示したものである。一般に発振回路を構成するには、インダクタ、キャパシタ等で構成される共振回路３６と正帰還をかけた能動素子等によって構成される負性抵抗素子３７を並列に接続し、共振回路３６の共振周波数において、負性抵抗素子３７が負性抵抗特性を有する場合、共振回路３６の共振周波数で発振可能となる。ここで、発振周波数が可変であるＶＣＯの場合、共振回路３６に並列に可変容量ダイオード等の可変リアクタンス素子３５を接続することにより、負性抵抗素子から見た共振系の共振周波数を変化させ、発振周波数を変化させる。ここで、ｆＬとｆＨ、ｆＬとｆＭ、ｆＭとｆＨ、もしくは３つの周波数の間隔が、ＶＣＯの可変幅以上にわたる場合に、単一の共振回路では実現が不可能となる。そこで図２０（ｃ）にあるように共振回路を切換型共振回路３８とし、複数の周波数帯域で発振可能なＶＣＯを構成する。
【００８３】
例えば、図１１（ｂ）の場合について考えると、ＩＦシンセサイザは送受切換信号９並びに帯域切換信号３１に応じて１２８．８ＭＨｚ（fL）、１８３．９ＭＨｚ（fM）および２５８．９ＭＨｚ（fH）の３周波に設定される。ここで通常のＩＦ帯ＶＣＯの可変周波数帯域はせいぜい数十ＭＨｚなので、上記の例ではＶＣＯの共振回路を３帯域に切換える必要があり、回路が複雑になり、小型化に対しても不利になる。
【００８４】
そこで、本発明に係る実施形態５では、図２１に示すように、ｆＬ、ｆＭ、ｆＨのうち少なくとも１つの周波数（ここでこの周波数を選択された周波数と呼ぶ）を、他の周波数もしくは該他の周波数からＶＣＯを切換えることなく設定可能な近傍の周波数（ここでこの周波数を原発振周波数と呼ぶ）のＫ/Ｌ倍に選び、該選択された周波数の信号を使用するときは、ＩＦシンセサイザを該原発振周波数に設定し、ＩＦシンセサイザ出力をＬ／Ｋ倍回路によって該選択された周波数に変換して使用する。
【００８５】
更に、実施形態５の更なる発明では、上記選択された周波数を用いない場合に、ＩＦシンセサイザの出力を送受切換信号・帯域切換信号に応じて、Ｌ／Ｋ倍する機能を停止させる。
例えば、上記の図１１（ｂ）に示すような場合のfL（１２８．８ＭＨｚ:両帯域受信時）とfH（２５８．９ＭＨｚ：ディジタル帯域送信時）に着目すると、fH（２５８．９ＭＨｚ）の２分の１の周波数が１２９．４５ＭＨｚになり、fL（受信時）との周波数差は０．６５ＭＨｚであるので、この２分の１の周波数を用いれば、ＶＣＯの共振回路の設定はfL（１２８．８ＭＨｚ：受信時）の場合と同一でよい。
従って、ＩＦシンセサイザに用いるＶＣＯとしては２周波帯域で切換えるだけでよく、回路の簡易化が図れる。
【００８６】
図２２は、実施形態５のシステムにおける、送受信周波数の具体例設定例で、ＩＦシンセサイザの設定周波数及び第１のＩＦ周波数、第２のＩＦ周波数を図中に示すような周波数関係に選び、ディジタル送信時のみ２逓倍回路３３を動作させ、ＩＦシンセサイザの出力を２逓倍することで、ディジタル帯域送信時のＩＦ搬送波を生成する。更に、受信時とアナログ帯域送信時には２逓倍回路３３の逓倍機能を停止させる。ここでＶＣＯから発生している２逓倍波がｆシフトミキサ１０の動作上、問題ないレベルであれば、２逓倍回路３３は省略してもよい。
【００８７】
以上の構成により、通常ＶＣＯを３周波数帯域で発振可能となる様に設計しなければならないところを、２周波数帯域で発振可能となるように設計するだけでよく、設計の自由度も向上し、シンプルな構成で小型のＩＦ帯ＶＣＯを実現できる。
【００８８】
＜実施形態６＞
次に、ＩＦシンセサイザのスペクトルに着目する。理想的にはシンセサイザ出力のスペクトルは線スペクトルでなければならないが、実際にはある幅をもってすそ野が広がったようなスペクトルになる。これは、ＶＣＯもしくは基準信号源が熱雑音などの雑音によって、出力に位相変動（いわゆる位相変調がかかった状態）が生じてしまうためで位相雑音と呼ばれる。
【００８９】
図２１の回路において、Ｌ／Ｋ倍回路を用いているが、周波数をＬ／Ｋ倍するということは、位相変動をＬ／Ｋ倍することを意味しており、Ｌ＞Ｋの場合は位相の変動が元の変動幅以上になる。従って、ＩＦシンセサイザの位相雑音もＬ／Ｋ倍前に比べ劣化することになり、これは受信時の感度劣化もしくは送信時の隣接チャンネル漏洩特性の劣化を引き起こす。逆に、Ｌ≦Ｋの場合は、位相変動がＬ／Ｋ倍前に比べ小さくなるので、ＩＦシンセサイザの位相雑音特性は改善されることになる。
【００９０】
そこで、本発明にかかる実施形態６では、図２１のＬ／Ｋ倍回路において、Ｌ、ＫをＬ≦Ｋであるように選び、ＩＦシンセサイザの位相雑音劣化を防ぎ、良好な受信感度及び隣接チャンネル漏洩特性を有する無線通信装置を実現する。
【００９１】
例えば、上記の図１１（ｂ）に示すような場合のｆＬ（１２８．８ＭＨｚ：両帯域受信時）とｆＨ（２５８．９ＭＨｚ：ディジタル帯域送信時）に着目すると、ｆＬ（１２８．８ＭＨｚ）の２倍の周波数が２５７．６ＭＨｚになり、ｆＬ（受信時）との周波数差は１．３ＭＨｚであるので、この２倍の周波数を用いれば、ＶＣＯの共振回路の設定はｆＨ（２５８．９ＭＨｚ：ディジタル帯域送信時）の場合と同一でよく、かつ２分周波を受信第２局発信号として使用するので、受信時の感度は改善されることになる。
【００９２】
図２３は、実施形態６のシステムにおけるＬ＝１，Ｋ＝２の場合で、送受信周波数の具体例設定例で、ＩＦシンセサイザの設定周波数及び第１のＩＦ周波数、第２のＩＦ周波数を図中に示すような周波数関係に選び、両帯域受信時のみ２分周回路３４を動作させ、ＩＦシンセサイザの出力を２分周することにより、受信時の第２局発信号を生成する。更に、ディジタル帯域送信時とアナログ帯域送信時には２分周回路３４の分周機能を停止させる。ここでＶＣＯから原発振の２分周波が受信第２ミキサの動作上、問題ないレベルであれば、２分周回路３４は省略してもよい。
【００９３】
以上の構成により、通常ＶＣＯを３周波数帯域で発振可能となるように設計しなければならない所を、２周波数帯域で発振可能となるように設計すれば良いので、設計の自由度も向上し、シンプルな構成で小型のＩＦ帯ＶＣＯを実現できるだけでなく、受信時の第２局発信号の位相雑音が２分周することにより改善され、受信感度の向上も図ることができる。すなわち、本発明によればＩＦシンセサイザのより一層の小型化および受信感度の改善も可能である。
【００９４】
＜実施形態７＞
図２４（ａ）はシンセサイザの構成を示したものである。通常、携帯電話等に用いられるシンセサイザではＶＣＯ、ループフィルタ及び基準信号源以外（図中、太線枠内）はＰＬＬ・ＩＣ４０としてＩＣ化されており、装置の小型化、簡略化が図られている。ここで、図２３に示す分周器について考えると、図２４（ｂ）にあるようなフリップフロップ回路を用いることで実現できる。フリップフロップ回路は、同図の入出力タイミングからも明らかなように、出力が入力の立ち上がりを検出して反転するため、入力周波数の１／２の周波数信号が出力される。
【００９５】
一般に、ＰＬＬ・ＩＣにおいてＶＣＯの出力を任意の分周比で分周するプログラマブルカウンタ１８は上記フリップフロップを複雑に組み合わせて実現される。しかし、周波数が高くなると、該プログラマブルカウンタ１８は回路遅延などの原因により動作不安定になるため、高周波帯域でシンセサイザを構成する場合は、図２４（ｃ）に示すように、高周波で動作する２分周器（フリップフロップ）４１乃至４３を用いて、プログラマブルカウンタが動作可能な周波数領域まで周波数を落として動作させる。したがって、ＰＬＬ・ＩＣ内部に分周器が既に存在していることになる。
【００９６】
そこで、本発明に係る実施形態７では、Ｌ／Ｋ倍回路に分周回路を含む場合、該分周器をＰＬＬ・ＩＣに内蔵させる。例えば、図２３に示すＬ＝１、Ｋ＝２の場合、上記にあるようにＰＬＬ・ＩＣ内部で、ＶＣＯの出力を２分周器（フリップフロップ）によって分周しているので、図２３に用いた２分周回路３４に代わり、ＰＬＬ・ＩＣの１段目の２分周器４１を代用することができる。また、プログラマブルカウンタ１８の構成が図２４（ｃ）と異なる場合でも、ＩＣ内にフリップフロップを追加することは極めて容易であり、２分周器をＰＬＬ・ＩＣに内蔵することは容易に実現できる。この場合でも、入力部のバッファアンプ等の周辺回路を兼用することができるので、回路電流の節減が可能となる。
【００９７】
上記構成により、図２３にある２分周器３４をＰＬＬ・ＩＣに内蔵することにより、回路面積を削減することが可能であり、２分周器の周辺回路を兼用することにより、回路電流の低減も可能となる。
上記実施形態では、２分周回路の場合について述べたが、本実施形態ではＬ／Ｋ倍回路に分周回路を含むような場合においても、ＰＬＬ・ＩＣに該分周回路を内蔵させることができるのは、言うまでもなく明らかである。
【００９８】
【発明の効果】
以上、本発明によれば、２帯域で使用するダブルスーパヘテロダイン方式の無線通信装置で、ＩＦ帯シンセサイザ及びＲＦ帯シンセサイザの両方もしくはどちらか片方の発振周波数を各々の使用帯域の送受信で切り替え、かつ送信時のみ両シンセサイザの出力を混合し、該ミキサを受信時非動作状態とできるため、シンセサイザを２個使用するだけの簡単な構成で、２つの周波数帯域で使用でき、かつ受信待ち受け時間の改善も可能となる。
【００９９】
又、システムの周波数切換え時間の要求仕様が、送信から受信と、受信から送信で異なる場合には、ＩＦシンセサイザの位相比較周波数を送受信で別々の周波数に選択することにより、よりシンプルな構成で２帯域無線通信装置が構成でき、更に、送信時に該ＲＦシンセサイザとＩＦシンセサイザの基本波及び高調波が、周波数混合されて生じる送信時スプリアスが規定値を満足する様に、両シンセサイザの周波数を選択することで、良好な特性を有する２帯域無線通信装置が実現できる。
【０１００】
加えて、装置内の基準信号源と該ＩＦシンセサイザの周波数関係がＭ／Ｎ倍である場合、受信時に該基準信号のＮ／Ｍ倍波を受信第２局発信号として用い、該ＩＦシンセサイザを受信時に非動作状態とすることで、受信時消費電流をより小さくすることができる。
【０１０１】
又、上記ＩＦシンセサイザの設定周波数のうち、少なくとも一対の周波数関係を約Ｋ／Ｌ倍の関係に選択し、ＩＦシンセサイザ出力のＬ／Ｋ倍波を用いることにより、該シンセサイザ内のＶＣＯの構成を簡易化でき、更にＬ≦Ｋとなるように定数を選ぶことで、シンセサイザの位相雑音を改善し、良好な受信感度および隣接チャンネル漏洩特性を実現できる。
【０１０２】
加えて、Ｌ／Ｋ倍回路に分周回路が含まれる場合、該分周回路をＰＬＬ・ＩＣに内蔵することで、基板面積の削減、消費電流の節減が可能となる。
【図面の簡単な説明】
【図１】実施形態１に係る無線通信装置の構成図である。
【図２】実施形態１に係る無線通信装置の具体的な周波数設定例を示す図である。
【図３】実施形態１に係る無線通信装置の具体的な周波数設定例を示す図である。
【図４】ＰＬＬシンセサイザの構成図である。
【図５】ＲＦシンセサイザの周波数切換え時間の特性図である。
【図６】ＩＦシンセサイザの周波数切換え時間の特性図である。
【図７】ＩＦシンセサイザの周波数設定フローチャートである。
【図８】ＰＤＣシステムにおける移動機の通信シーケンスを示したものである。
【図９】ＩＦシンセサイザの構成図である。
【図１０】ＩＦシンセサイザの周波数設定フローチャートである。
【図１１】実施形態２に係る無線通信装置の具体的な周波数設定例を示す図である。
【図１２】ベースバンドスプリアスによって生じる送信時の変調スペクトルの発生メカニズムの概念図である。
【図１３】ベースバンドスプリアスによって生じる送信時の変調スペクトルの特性図である。
【図１４】実施形態３に係る無線通信装置の具体的な周波数設定例を示す図である。
【図１５】実施形態３に係る無線通信装置の具体的な周波数設定例を示す図である。
【図１６】実施形態３に係る無線通信装置の具体的な周波数設定例を示す図である。
【図１７】実施形態４に係る無線通信装置の構成図である。
【図１８】実施形態４に係る無線通信装置の具体的な周波数設定例を示す図である。
【図１９】実施形態４に係る無線通信装置の具体的な周波数設定例を示す図である。
【図２０】ＩＦシンセサイザに用いるＩＦ帯ＶＣＯの構成図である。
【図２１】実施形態５に係るＩＦシンセサイザに用いるＩＦ帯ＶＣＯの構成図である。
【図２２】実施形態５に係る無線通信装置の具体的な周波数設定例を示す図である。
【図２３】実施形態５に係る無線通信装置の具体的な周波数設定例を示す図である。
【図２４】（ａ）は通常のシンセサイザの構成図であり、（ｂ）はフリップフロップ回路図であり、（ｃ）は高周波で動作するフリップフロップ構成図である。
【図２５】従来の２帯域で使用できる無線通信装置の構成を示した図である。
【符号の説明】
１  アンテナ
２  送受切換えスイッチ
３  受信第１ミキサ
４  受信第１ＩＦバンドパスフィルタ
５  受信第２ミキサ
６  受信第２ＩＦバンドパスフィルタ
７  受信復調系
８  本発明でのＩＦシンセサイザ
９  送受切換え信号
１０  ｆシフトミキサ
１１  基準信号源
１２  本発明でのＲＦシンセサイザ
１３  送信系
１４  リファレンスカウンタ
１５  位相比較器
１６  ループフィルタ
１７  ＶＣＯ
１８  プログラマブルカウンタ
１９  インターフェース
２０  Ｎ／Ｍ逓倍回路
２１  ９逓倍回路
２２  ７逓倍回路
２３   ３シンセサイザ方式のＲＦシンセサイザ
２４   ３シンセサイザ方式の送信ＩＦシンセサイザ
２５   ３シンセサイザ方式のｆシフトミキサ
２６   ３シンセサイザ方式の受信ＩＦシンセサイザ
２７   従来の２シンセサイザ方式のＲＦシンセサイザ
２８   従来の２シンセサイザ方式のｆシフトミキサ
２９   従来の２シンセサイザ方式のＩＦシンセサイザ
３０   Ｍ分周器
３１  帯域切換信号
３２  Ｌ／Ｋ倍回路
３３  ２逓倍回路
３４  ２分周回路
３５  可変リアクタンス回路
３６  共振回路
３７  負性抵抗素子
３８  切換え型共振回路
３９  Ｎ逓倍器
４０  ＰＬＬ・ＩＣ
４１  高周波で動作可能な１段目の２分周器
４２  高周波で動作可能な２段目の２分周器
４３  高周波で動作可能な３段目の２分周器
【図１】
0003698539.tif 000003
【図２】
0003698539.tif 000004
【図３】
0003698539.tif 000005
【図４】
0003698539.tif 000006
【図５】
0003698539.tif 000007
【図６】
0003698539.tif 000008
【図７】
0003698539.tif 000009
【図８】
0003698539.tif 000010
【図９】
0003698539.tif 000011
【図１０】
0003698539.tif 000012
【図１１】
0003698539.tif 000013
【図１２】
0003698539.tif 000014
【図１３】
0003698539.tif 000015
【図１４】
0003698539.tif 000016
【図１５】
0003698539.tif 000017
【図１６】
0003698539.tif 000018
【図１７】
0003698539.tif 000019
【図１８】
0003698539.tif 000020
【図１９】
0003698539.tif 000021
【図２０】
0003698539.tif 000022
【図２１】
0003698539.tif 000023
【図２２】
0003698539.tif 000024
【図２３】
0003698539.tif 000025
【図２４】
0003698539.tif 000026
【図２５】
0003698539.tif 000027