(57)【特許請求の範囲】
【請求項１】
端子台の配線を識別可能なプログラマブルコントローラの配線識別装置であって、
配線識別テストスイッチ群と、該スイッチ群の配線データをラッチし且つパラレル信号として送信する配線確認用ラッチ回路と、該ラッチ回路からのパラレル信号の配線データをシリアル信号に変換して伝送する伝送制御部と、該伝送されたシリアル信号をパラレル信号に変換し且つ送信する伝送部と、該伝送部から受信したパラレル信号の配線データを分割して送信するコントロール回路と、該コントロール回路から分割された配線データをそれぞれ受信し且つラッチして発光ダイオードおよびフォトカプラを駆動させる複数のラッチ回路と、該フォトカプラに接続されるリレーおよび端子台と、を具備したことを特徴とするプログラマブルコントローラの配線識別装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プログラマブルコントローラ（以下、ＰＣという）の配線識別装置に係り、配線チェック機能が内蔵および付加され、特に、多数の端子台の配線を容易に識別できるＰＣに関するものである。
【０００２】
【従来の技術】
図５、６、７を参照して、従来技術におけるＰＣの配線チェック機能を説明する。
図５は、従来技術におけるＰＣのＩ／Ｏモジュールの説明図、図６は、従来技術におけるＰＣのＩ／Ｏモジュールの配線チェツク説明図、図７は、従来技術におけるＰＣのＩ／Ｏモジュールの出力線図である。
【０００３】
図５に示す如く、圧着端子２と電線５とを接続し、該電線５には、該電線５を介して入出力する入出力信号を区別するために、信号名ラベル１が張付けられて出力モジュール７ａの着脱端子台３に配線されていた。該信号名ラベルで配線チェックがなされていた。
【０００４】
しかし、前記電線５が多数配線され、且つ圧着端子２に信号名ラベル１を張付ける作業をしなかった場合には、次ぎのようにして配線チェックが実施されていた。
図６に示す如く、ＣＰＵモジュール７ｂに周辺装置８（通常はパソコンもしくは専用ツール）を接続する。
図７に示すように周辺装置８からＩ／Ｏ種別９を入力して、Ｉ／Ｏ入力であることを宣言する。次に、該周辺装置８から入力したＩ／Ｏのナンバー１０をキーイン入力する。
【０００５】
次に、該Ｉ／Ｏナンバー１０をＯＮ／ＯＦＦするために、該周辺装置８に設けられているＳＥＴキー１１もしくはＲＥＳキー１２をキー入力させることにより、負荷をＯＮ／ＯＦＦすることができる。同時に、ＬＥＤ群４も同時にＯＮ／ＯＦＦすることができる。この時、誤配線があれば、誤配線箇所の負荷および該ＬＥＤ群４が誤動作をする。このようにして、前記信号名ラベル１の貼り付け作業をしなかった時でも、周辺装置８からキー入力動作により負荷を判別することができた。
【０００６】
【発明が解決しようとする課題】
前記ＰＣのＩ／Ｏモジュールの束線が多く、負荷が多く接続され、かつ信号名ラベル１がないときは、上記図５、６、７を参照して説明した如く、周辺装置８より１点、１点、順次Ｉ／Ｏのナンバーをキー入力し、ＳＥＴキー１１もしくはＲＥＳキー１２を入力し、さらに、負荷をＯＮ／ＯＦＦし、ＬＥＤ群で確認する必要が有つた。このような方法では、該確認作業が、多くの時間を要することになるという問題があつた。
【０００７】
また、パソコンの処理能力で点検作業の速度に限界を生ずるという問題があつた。また、周辺装置８からキー入力するため、負荷を短時間にＯＮ／ＯＦＦすることができない。したがって、工事時間に制限のある増設工事では、多くの配線作業員および必要な器具が必要となるという問題があつた。
さらに、現場保全者は、必ずしも周辺装置８のパソコンでの処理が、必ずしも熟達していることを期待できないという問題があつた。
【０００８】
本発明の目的は、かかる従来技術の問題を解決するためになされたもので、Ｉ／Ｏモジュールの束線が多く且つ信号名ラベル１がなくても、確認作業が多くの時間を要せず、パソコンの処理能力で点検作業に制限をうけず、工事時間に制限のある増設工事でも速やかに、必ずしもパソコンでの処理が必ずしも熟達していなくとも、配線識別が容易且つ高速度にできるＰＣの配線識別装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記課題を解決するため、本発明に係るＰＣの配線識別装置の構成は、配線識別テストスイッチ群と、該スイッチ群の配線データをラッチし且つパラレル信号として送信する配線確認用ラッチ回路と、該ラッチ回路からのパラレル信号の配線データをシリアル信号に変換して伝送する伝送制御部と、該伝送されたシリアル信号をパラレル信号に変換し且つ送信する伝送部と、該伝送部から受信したパラレル信号の配線データを分割して送信するコントロール回路と、該コントロール回路から分割された配線データをそれぞれ受信し且つラッチして発光ダイオードおよびフォトカプラを駆動させる複数のラッチ回路と、該フォトカプラに接続されるリレーおよび端子台とを具備したことを特徴とするものである。
【００１３】
【発明の実施の形態】
以下、本発明の一実施形態を図１ないし図４を参照して説明する。
図１は、本発明に係るＰＣの配線識別装置の一実施形態の構成図、図２は、図１のＰＣの動作フローチャート、図３は、図１のＰＣの動作マップ図、図４は、本発明に係るＰＣの配線識別装置の他の一実施形態の構成図である。
【００１４】
〔実施形態  １〕
図１に示す如く、ＰＣの各モジュール（図４を参照）は、ＣＰＵバス１３を経由して通常のデータをＣＰＵモジュールやＩ／Ｏモジュールに対して伝送を実施している。
図１において、Ｉ／Ｆ回路１４は、該通常のデータの受け渡しをコントロールするコントロール回路である。ここで、通常のデータとは、本発明に係る負荷のチエックやＬＥＤを動作させる時以外の送受信される配線データ以外をいうものである。配線データとは、配線端子確認のためのデータをいうものとする。
スイッチ群１７は、出力モジュール７ａの各リレー２２ａ、２２ｂおよび発光ダイオード（以下、ＬＥＤという）２０ａ、２０ｂをＯＮ／ＯＦＦさせるためのスイッチ群（以下、図２のフローチャートではスイッチＢｏｘという）である。
【００１５】
次に、スイッチＢｏｘ１７による各リレー２２ａ２２ｂおよびＬＥＤ２０ａ、２０ｂのＯＮ／ＯＦＦし、端子の確認について図２のフローチャートを参照して説明する。なお、本説明は本確認を手動で行う場合である。
ステップＳ1において、スイッチＢｏｘ１７に起動し、配線データをいれる。
ステップＳ2において、Ｉ／Ｆ回路１４を切り離すことによりＣＰＵバスを介する各モジュールを遮断する。
ステップＳ3において、スイッチＢｏｘ１７から該データが送信されているかどうか判断する。データが送信されている図示のＹＥＳの場合は、ステップＳ4にすすむことになる。データが送信されていない図示のＮＯの場合は、ステップＳ3の始めに戻る。
【００１６】
ステップＳ4において、該スイッチＢｏｘ１７からの配線データは、配線確認用ラッチ回路１６でラッチされて記憶され、さらに、コントロール回路１５へパラレル信号として送られる。このように、パラレル信号とするため、高速転送が可能である。
ステップＳ5において、コントロール回路１５は、当該配線データをラッチＩＣ１９−Ａへ上位ビット分を伝送し、ラッチＩＣ１９−Ｂへ下位ビット分を分割して伝送する。これは、コントロール回路１５が１６ビット単位で構成されているのに対し、ラッチＩＣ１９−Ａ，ラッチＩＣ１９−Ｂが８ビット単位で構成されているため、振り分けるためである。
【００１７】
次に、ステップＳ6において、コントロール回路１５からラッチＩＣ制御回路１８にラッチ許可信号を送り、ラッチ制御回路１８から上位ビットイネーブル信号２４をラッチＩＣ１９−Ａに送り、上位ビットをラッチする。また、ラッチＩＣ制御回路１８から下位ビットイネーブル信号２５をラッチＩＣ１９−Ｂに送り下位ビットをラッチする。
ステップＳ7において、該ラッチされたデータで、ＬＥＤ２０ａ，２０ｂを点灯させ、さらにフォトカプラ２１ａ，２１ｂを駆動させてリレー２２ａ，２２ｂをＯＮ／ＯＦＦし、対応する端子を確認することができる。
該フォトカプラ２１ａ，２１ｂを用いるのは、対ノイズ対策と絶縁特性を良好にするためである。
【００１８】
ここで、図３を参照して、スイッチ群とユーザ側リレーとの関係を説明する。
図３に示す如く、上記の如くして、スイッチ群ビットマップ２６の配線データ、０ＢＩＴ・・・・１５ＢＩＴは、そのままユーザ側リレーマップ２７の配線データ、０ＢＩＴ・・・・１５ＢＩＴに直接接続されるイメージになる。このため、ユーザは、図１に示されるスイッチＢｏｘ１７をＯＮ／ＯＦＦするだけで出力モジュールのリレーをＯＮ／ＯＦＦすることができる。
【００１９】
また、さらに、図１に示す自動動作スイッチ１５−ＡをＯＮすることにより、スイッチＢｏｘ１７のＯＮ動作のスイッチのみの配線データを順番にＯＮさせ、ＬＥＤ２０を点灯させ、さらにフォトカプラ２１を駆動させてリレー２２をＯＮ／ＯＦＦすることができ、端子台２３の端子を確認することができる。
【００２０】
該自動動作スイッチ１５−Ａは、詳細な図示を省略するが、一個の起動ボタンと、クロック回路と、シフトレジスタとからなる順序制御回路で容易に実現することができる。起動ボタンで該クロック回路を起動し、所定の時間間隔で順序を付けて該シフトレジスタを動作させる。前記シフトレジスタ内には、ＯＮ動作のスイッチのみのデータが格納されている。
【００２１】
このようにして、ユーザは、周辺装置８からＣＰＵにキー入力をすることなく、図１のスイッチＢｏｘ１７をＯＮ／ＯＦＦするだけで容易に、且つ短時間に負荷を動作させることができ、同時にＬＥＤも点灯させることができる。
このように、直接Ｉ／Ｏモジュールに配線データを送り、簡単に配線をチェツクすることができる。
【００２２】
〔実施形態  ２〕
図４を参照して、本発明に係るＰＣの配線識別装置の他の一実施形態を説明する。本実施形態は、〔実施形態１〕に伝送制御部３２および伝送部３１を付設したことに特徴がある。
本実施形態において、図１の〔実施形態１〕と同様に、ＣＰＵバス２８を経由して配線データ以外の通常データをＣＰＵモジュールやＩ／Ｏモジュールに対して伝送を実施している。また、本実施形態のフローチャートは、〔実施形態１〕の図２とほぼ同様であるので、フローチャートを用いての説明は煩瑣となるので省略し、図４を中心に説明する。
【００２３】
図４において、Ｉ／Ｆ回路２９は、この本発明で用いられる配線データ以外の通常データの受け渡しをコントロールするコントロール回路である。通常のデータとは本発明の動作時の配線データ以外のデータのことである。配線データとは、配線端子確認のためのデータをいう。
スイッチ群４１は、出力モジュールの各リレー３９およびＬＥＤ３８をＯＮ／ＯＦＦさせるためのスイッチ群である。
【００２４】
該スイッチ群４１からのデータは、配線確認用ラッチ回路３３でラッチされ、伝送制御部３２でパラレル信号をシリアル信号に変換し、伝送路４２に伝送される。伝送部３１では、受取ったシリアル信号をパラレル信号に変換し直して、コントロール回路３０に出力する。本実施形態では、シリアル信号で伝送するため、〔実施形態  １〕のパラレル信号の場合に比べて伝送距離を延ばすことができる。
【００２５】
該データは、ラッチＩＣ３５−Ａへ上位ビット分伝送し、さらに、ラッチＩＣ３５−Ｂへ下位ビット分を伝送する。
これによりデータをラッチＩＣ３５−ＡとラッチＩＣ３５−Ｂに記憶させる。
【００２６】
次に、コントロール回路３０からラッチＩＣ制御回路４４にラッチ許可信号を送り、ラッチＩＣ制御回路４４から上位ビットイネーブル信号３６をラッチＩＣ３５−Ａに送り上位ビットをラッチする。また、ラッチ制御回路４４から下位ビットイネーブル信号３７をラッチＩＣ３５−Ｂに送り下位ビットをラッチする。
該ラッチされたデータは、ＬＥＤ３８を点灯させて、さらにフォトカプラ４３を駆動させてリレー３９をＯＮ／ＯＦＦすることになり、配線データに対応する端子台２３の端子を確認することができる。
【００２７】
したがって、〔実施形態  １〕と同様に、図６の如く、スイッチ群ビットマップ２６のデータはそのままユーザ側リレーマップ２７に直接接続されるイメージになるため、ユーザは、図２のスイッチ群４１をＯＮ／ＯＦＦするだけで出力モジュールのリレーをＯＮ／ＯＦＦ出来る。すなわち、ユーザは、周辺装置からＣＰＵからキー入力をすることなく、図２のスイッチ群４１をＯＮ／ＯＦＦするだけで容易に且つ短時間に負荷を動作させることができ、また、同時にＬＥＤも点灯させ、端子を確認することができる。
【００２８】
【発明の効果】
以上、詳細に説明した如く、本発明の構成によれば、Ｉ／Ｏモジュールの束線が多く且つ信号名ラベル１がなくても、確認作業が多くの時間を要せず、パソコンの処理能力で点検作業に制限をうけず、工事時間に制限のある増設工事でも速やかに、必ずしもパソコンでの処理が必ずしも熟達していなくとも、配線識別が容易且つ高速度にできるＰＣの配線識別装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るＰＣの配線識別装置の一実施形態の構成図である。
【図２】図１のＰＣの動作フローチャートである。
【図３】図１のＰＣの動作マップ図である。
【図４】本発明に係るＰＣの配線識別装置の他の一実施形態の構成図である。
【図５】従来技術におけるＰＣのＩ／Ｏモジュールの説明図である。
【図６】従来技術におけるＰＣのＩ／Ｏモジュールの配線チェツク説明図である。
【図７】従来技術におけるＰＣのＩ／Ｏモジュールの出力線図である。
【符号の説明】
１…信号名ラベル、２…圧着端子、３…端子台、４…ＬＥＤ群、５…電線、６…束線、７…出力モジュール、８…周辺装置、９…Ｉ／Ｏ種別入力キー、１０…数字入力キー、１１…ＳＥＴキー、１２…ＲＥＳキー、１４…Ｉ／Ｆ回路、１５…コントロール回路、１６…配線確認用ラッチ回路、１７…スイッチ群、１８…ラッチＩＣ制御回路、１９−Ａ…ラッチＩＣ、１９−Ｂ…ラッチＩＣ、２０…ＬＥＤ、２１…フォトカプラ、２２…リレー、２３…端子台、２４…上位ビットイネーブル信号、２５…下位ビットイネーブル信号、２６…スイッチ群のビットマップ図、２７…ユーザ側のリレーマップ図、２９…Ｉ／Ｆ回路、３０…コントロール回路、３１…伝送部、３２…伝送制御部、３３…配線確認用ラッチ回路、３４…デコード回路、３５−Ａ，Ｂ…ラッチＩＣ、３６…上位ビットイネーブル信号、３７…下位ビットイネーブル信号、３８…ＬＥＤ、３９…リレー、４０…端子台、４１…スイッチ群、４２…伝送路、４３…フォトカプラ、４４…ラッチＩＣ制御回路、
【図１】
0003713387.tif 000002
【図２】
0003713387.tif 000003
【図３】
0003713387.tif 000004
【図４】
0003713387.tif 000005
【図５】
0003713387.tif 000006
【図６】
0003713387.tif 000007
【図７】
0003713387.tif 000008