(57)【特許請求の範囲】
【請求項１】
複数の誘電体層を積層した多層基板に、
少なくとも、ストリップライン導体（７）と、複数のＧＮＤ電極と、複数のコンデンサを内蔵すると共に、
前記ストリップライン導体（７）に対し、積層方向の両側に、ＧＮＤ電極（３、４）を配置してトリプレート型ストリップライン共振器を構成した高周波モジュールにおいて、
前記トリプレート型ストリップライン共振器に対し、積層方向の上側（部品搭載面１側）と下側（底面２側）の双方に、それぞれコンデンサを配置した構成を有し、
前記トリプレート型のストリップライン共振器の下側（底面２側）に配置したコンデンサは、高周波短絡用のコンデンサ（Ｃ1 、Ｃ2 、Ｃ3 ）であり、
上側（部品搭載面１側）に配置したコンデンサは、それ以外のコンデンサであることを特徴とする高周波モジュール。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、携帯電話、自動車電話等の無線機器、或いはその他各種通信機器等の分野において利用可能な高周波モジュールに関する。特に、本発明は、トリプレート型ストリップライン共振器を用いたＶＣＯ（電圧制御発振器）、アンテナ切り換え器などに利用可能な高周波モジュールに関する。
【０００２】
【従来の技術】
図３〜図５は従来例を示した図であり、図３〜図５中、１は部品搭載面（表面）、２は底面、３、４、５はＧＮＤ電極、７はストリップライン導体、９はビア（Ｖｉａ）（または、ビアホール）、１０、１１はコンデンサ電極、１２は不要接地容量発生部分を示す。
【０００３】
また、Ｃ1 〜Ｃ10はコンデンサ、Ｃ11は可変コンデンサ、Ｌ1 、Ｌ2 はコイル、Ｒ1 〜Ｒ4 は抵抗、ＶＣはバリキャップダイオード（可変容量ダイオード）、ＳＬはストリップライン、Ｑ1 、Ｑ2 はトランジスタ、ＩＮは入力端子、ＯＵＴは出力端子、Ｖccは電源電圧、ＶCONTは入力端子ＩＮに入力する制御電圧を示す。
【０００４】
§１：ＶＣＯの回路例の説明・・・図３参照
図３は従来のＶＣＯの回路例である。以下、図３に基づいて、ＶＣＯ（電圧制御発振器）の回路例を説明する。従来、ＶＣＯとして、図示のようなストリップライン共振器を用いたＶＣＯの回路が知られていた。
【０００５】
このＶＣＯの回路は、コンデンサＣ1 〜Ｃ10、可変コンデンサＣ11、コイルＬ1 、Ｌ2 、抵抗Ｒ1 〜Ｒ4 、バリキャップダイオード（可変容量ダイオード）ＶＣ、ストリップラインＳＬ等で構成されている。そして、この回路には、入力端子ＩＮと、出力端子ＯＵＴが設けてあり、電圧Ｖccの電源に接続して使用するように構成されている。
【０００６】
前記構成において、コンデンサＣ1 、Ｃ2 、Ｃ3 は高周波短絡用（バイパス用）のコンデンサであり、可変コンデンサＣ11は、発振周波数調整用の可変コンデンサである。また、ストリップラインＳＬは、ストリップライン共振器を構成しており、発振周波数を決定する回路の一部となっている。
【０００７】
前記回路において、入力端子ＩＮに制御電圧ＶCONTが入力すると、該制御電圧ＶCONTに応じた周波数で発振し、出力端子ＯＵＴからＶＣＯの出力信号を取り出すことができる。
【０００８】
§２：ＶＣＯモジュールの説明・・・図４参照
図４は従来のＶＣＯモジュール断面図である。以下、図４に基づいて、ＶＣＯモジュールの１例を説明する。このＶＣＯモジュール例は、図３に示したＶＣＯ回路の各素子を多層基板に実装してＶＣＯモジュールとした例である。前記多層基板は、例えば、１０００℃以下の低温焼成可能なガラス−セラミックスで構成し、電極は、銀を主体とした導体を使用する。
【０００９】
前記ＶＣＯモジュールの小型化のために、ストリップラインＳＬ、コンデンサ、コイルを多層基板に内蔵させている。この場合、ストリップラインＳＬを構成するストリップライン導体７を多層基板の内部層に設定し、該ストリップライン導体７を、多層基板の積層方向の両側からＧＮＤ電極で挟み込むようにして、２つのＧＮＤ電極３、４を設けることにより、トリプレート型ストリップライン共振器としている。
【００１０】
前記トリプレート型ストリップライン共振器では、設計で必要とするラインインピーダンスにするため、２つのＧＮＤ電極３、４と、ストリップライン導体７との間隔をある程度あける必要があるため、共振器としての厚みは、ＶＣＯモジュールの厚み全体に対して、かなりの部分を占めることになる。
【００１１】
図示の例では、トランジスタＱ1 、Ｑ2 、バリキャップダイオードＶＣ、及び抵抗Ｒ1 〜Ｒ4 をディスクリート部品で構成し、多層基板の部品搭載面（表面）１に搭載する（図示省略）。
【００１２】
そして、前記部品以外の回路素子は、多層基板内部に設定するが、この場合、多層基板の積層方向の領域を、上側（部品搭載面１側）の領域Ａと、下側（底面２側）の領域Ｂに分け、領域Ｂには、トリプレート型ストリップライン共振器を設定（内蔵）し、領域Ａには、その他の素子（コンデンサ、コイル等）を設定する。
【００１３】
具体的には、次の通りである。先ず、多層基板の領域Ｂでは、底面２側の内部最下層にＧＮＤ電極３を設け、その積層方向上側には、ストリップライン導体７を設け、更にその上側にはＧＮＤ電極４を設ける。
【００１４】
このようにして、ストリップライン導体７を、積層方向の両側からＧＮＤ電極３、４で挟み込むように各パターンを配置して、トリプレート型ストリップライン共振器を構成する。そして、ストリップライン導体７の一端部をビア９によりＧＮＤ電極３に接続し、他端部をビア９によりコンデンサ電極（非接地電極）１１（例えば、コンデンサＣ9 を構成する一方のコンデンサ電極）に接続する。
【００１５】
また、前記領域Ａには、コンデンサＣ1 〜Ｃ10、及びコイルＬ1 、Ｌ2 を設定する。この場合、例えば、コンデンサ電極１１とＧＮＤ電極４との間には、不要接地容量発生部分１２が発生する。
【００１６】
§３：基板の反りの説明・・・図５参照
図５は従来の基板の反り説明図であり、Ａ図は基板の反り例１、Ｂ図は基板の反り例２である。以下、図５に基づいて、基板の反りについて説明する。
【００１７】
ＶＣＯモジュールは、複数の誘電体層を積層した多層基板により製作する。このＶＣＯモジュールでは、基本的に多層基板を構成する誘電体層と、電極層の焼成縮率は略同等となるように設計されているが、完全には等しく設計することは困難である。
【００１８】
従って、前記のような電極配置の設計を行うと、基板の誘電体層と電極層の僅かな焼成縮率の差により基板焼成後、基板に反りが発生する。この場合、Ａ図に示したように、上側に凸の反りが発生したり、或いは、Ｂ図に示したように、下側に凸に反りが発生したりする。
【００１９】
【発明が解決しようとする課題】
前記のような従来のものにおいては、次のような課題があった。
(1) ：多層基板に、少なくとも、トリプレート型ストリップライン共振器、及び複数のコンデンサ等を内蔵させたＶＣＯモジュールでは、多層基板の積層方向上側（部品搭載面１側）の領域Ａに全てのコンデンサ電極をパターニングしているため、積層方向の上側に電極が密集している。
【００２０】
量産時には、これらのコンデンサの容量精度を安定的に作り上げていく必要があるが、コンデンサを設定した誘電体層は、必ずしも安定しておらず、製造ロット間で層厚みにバラツキが生じるため、それがそのまま内蔵コンデンサの定数バラツキとなる。
【００２１】
(2) ：前記内蔵コンデンサバラツキを回避するために、コンデンサの層厚みについて事前に厚み判定をする必要がある。しかし、内蔵コンデンサが複数層にわたる場合は、厚みを判定する層が複数層となるため、厚み判定処理に手間と時間がかかる。
【００２２】
(3) ：コンデンサによっては、接地していないものもあるため、不要に接地容量を持たないようにするためのパターニング上の配慮が必要となる。従って、多層基板内の電極の利用率は、必ずしも良好ではなかった。
【００２３】
(4) ：特に、高周波短絡用（バイパス用）のコンデンサは、定数が大きく、かつ接地させる必要があるため、ＧＮＤ電極を大きめに設定する必要がある。従って、接地しないコンデンサにとっては、浮遊接地容量は、大敵で、ＶＣＯの特性劣化の大きな原因となっていた。
【００２４】
(5) ：基本的に多層基板を構成する誘電体層と、電極層の焼成縮率は略同等となるように設計されているが、完全には等しく設計することは困難である。従って、前記のような電極配置の設計を行うと、基板の誘電体層と電極層の僅かな焼成縮率の差により基板焼成後、基板に反りが発生する。
【００２５】
この反りは極僅かであれば問題はないが、反りが大きくなると、焼成後の基板表面に、電極パターン等をスクリーン印刷する際、スクリーンが基板面に対して平行に当たらなくなる。その結果、印刷性が悪くなり、かつ印刷するパターンかすれや、にじみが発生し、場合によっては印刷時にスクリーンが破れたりする。
【００２６】
本発明は、このような従来の課題を解決し、量産時にコンデンサを設定する誘電体層のバラツキ対策を行う際の手間を少なくすると共に、焼成後の反りを防止して、基板表面の印刷処理が簡単にできるようにすることを目的とする。
【００２７】
【課題を解決するための手段】
本発明は前記の目的を達成するため、複数の誘電体層を積層した多層基板に、少なくとも、ストリップライン導体と、複数のＧＮＤ電極と、複数のコンデンサを内蔵すると共に、前記ストリップライン導体に対し、積層方向の両側に、前記ＧＮＤ電極を配置してトリプレート型ストリップライン共振器を構成した高周波モジュール（ＶＣＯモジュール等）において、多層基板の積層方向の略中央部分に、前記トリプレート型ストリップライン共振器を設定し、該トリプレート型ストリップライン共振器に対し、積層方向の下側（底面側）には、高周波短絡用のコンデンサを設定し、上側（部品搭載面側）には、その以外のコンデンサ等を配置した。
【００２８】
【作用】
前記構成に基づく本発明の作用を説明する。
ＶＣＯモジュール等の高周波モジュールを製造する場合、複数の誘電体層を用意し、それぞれの誘電体層に、導体ペーストの印刷等により、ストリップライン導体、ＧＮＤ電極、コンデンサ電極等の各導体パターン等をパターニングして、各誘電体層を積層する。その後、前記複数の誘電体層を積層した多層基板を焼成する。
【００２９】
前記の製造工程において、多層基板の積層方向の略中央となる誘電体層に、前記トリプレート型ストリップライン共振器を構成する各導体パターンをパターニングする。
【００３０】
また、トリプレート型ストリップライン共振器に対し、その積層方向の下側（底面側）の誘電体層には、高周波短絡用のコンデンサを構成するコンデンサ電極を導体ペーストの印刷等によりパターニングし、上側（部品搭載面側）の誘電体層には、その他のコンデンサを構成するコンデンサ電極や、その他の素子等の導体パターンを、導体ペーストの印刷等によりパターニングする。
【００３１】
ところで、高周波短絡用のコンデンサは、定数の精度は、例えば、約±３０％程度でも問題はないが、それ以外のコンデンサは、約±５％程度の精度は必要である。しかし、実際の量産時では、多層基板の内蔵の高周波短絡用のコンデンサ以外のコンデンサは、誘電体層の厚みのバラツキがそのまま、定数のバラツキとなり、ＶＣＯの特性バラツキとなる。ただし、高周波短絡用のコンデンサについては、誘電体層の厚みバラツキは殆ど問題にならない。
【００３２】
例えば、多層基板が、シート積層方法で製作される場合、誘電体層は、シート製造時に、工程上の製造条件により製造ロット間でシートの厚みバラツキを起こすが、１本のシート内（製造ロット内）では製造条件が一定であるため、比較的シートの厚みバラツキは小さい。
【００３３】
従って、前記のように各パターンを配置すれば、高周波短絡用のコンデンサについては、シート厚みについて対策する必要がないため、量産時にコンデンサを設定する誘電体層のバラツキ対策を行う層数が少なくて済み、前記バラツキ対策のための手間が少なくなる。
【００３４】
また、多層基板の積層方向における電極パターンの密度が、積層方向の中央に対して、略対称的になる。従って、多層基板の焼成後の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。このため、基板焼成後の基板表面の印刷処理が良好に行え、かすれ、にじみ等の発生がなくなる。
【００３５】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
図１、図２は、本発明の実施例を示した図であり、図１、図２中、図３〜図５と同じものは、同一符号で示してある。また、１４はＧＮＤ電極、１５〜１８はコンデンサ電極、１９は搭載部品のパッド電極を示す。なお、本実施例で使用するＶＣＯの回路は、図３に示した従来の回路と同じなので、図３も援用して説明する。
【００３６】
§１：実施例の基本構成の説明・・・図１参照
図１は実施例の基本構成説明図である。以下、図１に基づいて、実施例の基本構成を説明する。この実施例は、図３に示したＶＣＯ回路の各素子を多層基板に実装してＶＣＯモジュールとしたものである。
【００３７】
なお、部品搭載面１は、ＶＣＯモジュールを構成するディスクリート部品（トランジスタＱ1 、Ｑ2 等）を搭載する面であり、表面とも記す。また、底面２は、ＶＣＯモジュールを、マザーボード等へ実装する際の底面側（マザーボード側）のことである。そして、以下の説明では、部品搭載面１側を上側、底面２側を下側とも記す。
【００３８】
ＶＣＯモジュールの基本構成は次の通りである。図示のように、複数の誘電体層を積層した多層基板の積層方向の領域を、上側から領域Ａ、領域Ｂ、領域Ｃ、領域Ｄに分け、前記領域Ｃを略中央部分の領域とする。
【００３９】
そして、前記領域Ｃに、ストリップライン導体７と、その積層方向の両側に配置したＧＮＤ電極３、４からなるトリプレート型ストリップライン共振器を配置する。
【００４０】
また、前記領域Ｃの下側（底面２側）の領域Ｄには、高周波短絡用（バイパス用）のコンデンサＣ1 、Ｃ2 、Ｃ3 を配置し、前記領域Ｃの上側（部品搭載面１側）の領域Ｂには残りのコンデンサを配置し、更に、その上側の領域Ａには、コイル等を配置する。
【００４１】
すなわち、多層基板の略中央の領域Ｃに、トリプレート型ストリップライン共振器を設定し、その下側の領域Ｄに、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 を設定する。また、前記トリプレート型ストリップライン共振器の上側の領域Ｂには、特性出しコンデンサＣ4 〜Ｃ10を設定し、更にその上側の領域Ａには、その他の素子（コイル等）を設定する。
【００４２】
なお、この場合、ＧＮＤ電極４の一部を除去して、その部分にコンデンサ電極１１を設定し、このコンデンサ電極１１と、その上の層に設定したコンデンサ電極１０とで、無接地のコンデンサを構成する。前記の配置にする理由は次の通りである。
【００４３】
(1) ：ＶＣＯを構成する高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、全てＧＮＤに接続（接地）しており、かつ、信号を通過させるための他のコンデンサＣ4 〜Ｃ10より定数（容量）が大きい（５〜１０倍）。
【００４４】
従って、効率的に容量値を得るためには、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、ＧＮＤ電極とサンドイッチ構造が作り易いトリプレート型ストリップライン共振器の下側の領域Ｄが適している。
【００４５】
(2) ：高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 以外のコンデンサ（特性出しコンデンサＣ4 〜Ｃ10）は、信号の周波数や、出力電力、信号のＣ／Ｎ比等を決めており、高周波短絡用のコンデンサに比べて定数（容量）は小さい。
【００４６】
また、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 以外の各々のコンデンサは、部品搭載面１に搭載した部品（トランジスタ等）と接続し、かつ、ＧＮＤ電極に接続（接地）しないものもあることから、多層基板の積層方向において、前記トリプレート型ストリップライン共振器の上側（部品搭載面１側）の領域Ｂが適している。
【００４７】
すなわち、前記高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 以外のコンデンサで、接地容量があってはならないものについては、トリプレート型ストリップライン共振器の特性に影響の少ない所（例えば、ストリップライン導体７がパターニングされてない上側等）に、前記ＧＮＤ電極４の一部を除去し、その領域にコンデンサの片側の電極（コンデンサ電極１１）を設定することができる。
【００４８】
上記に該当するコンデンサ電極１１は、前記トリプレート型ストリップライン共振器の下側のＧＮＤ電極３に対しては、ある程度距離をおけるので、接地容量の影響を小さくすることができる。
【００４９】
(3) ：高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、定数の精度は、約±３０％程度でも問題はないが、それ以外のコンデンサは、約±５％程度の精度は必要である。しかし、実際の量産時では、多層基板の内蔵コンデンサは、誘電体層の厚みのバラツキがそのまま、定数のバラツキとなる。
【００５０】
例えば、多層基板が、シート積層方法で製作される場合、誘電体層は、シート製造時に、工程上の製造条件により製造ロット間で厚みバラツキを起こす。ただし、１本のシート内（製造ロット内）では製造条件が一定であるので、比較的シート厚みのバラツキは小さい。実際には、ロット間で約±１０％、ロット内で約±３％程度である。
【００５１】
そのため、多ロットにわたる量産を行う場合、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、問題なく基板内に内蔵できるが、それ以外のコンデンサは、そのまま内蔵できない。
【００５２】
ただし、各コンデンサの電極は、スクリーン印刷により一定に形成されるため、各コンデンサ間の定数の比率は常に一定である。従って、製造されたシートの厚みが分かれば、その厚みに合ったコンデンサ用スクリーンを用意して量産に当たれば安定して製造することができる。
【００５３】
よって、基板内蔵のコンデンサを作るためには、できるだけ１つのスクリーン内（同一誘電体層上）に、前記コンデンサの片側の電極がパターニングされた方がシートの厚み判定を行う層数が少なくて済み効率的である。
【００５４】
(4) ：前記のようにすれば、多層基板の積層方向における電極パターンの密度が積層方向の中央に対して、略対称的配置となり、若干の焼成縮率の異なる電極層と、誘電体からなる多層基板の焼成後の基板の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。
【００５５】
§２：具体例による説明・・・図２参照
図２は実施例のＶＣＯモジュール断面図である。以下、図２に基づいて、ＶＣＯモジュールの具体例について説明する。
【００５６】
前記回路構成のＶＣＯを多層基板で設計する場合、前記のように、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 と、他のコンデンサとを分けて設定する。この場合、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、定数の精度が±３０％の精度で良いが、それ以外のコンデンサ（Ｃ4 〜Ｃ10）は、定数の精度を±５％以下にする必要がある。
【００５７】
例えば、ＶＣＯモジュールを１ＧＨZ 帯用に設計する場合、高周波短絡用のコンデンサはＣ1 、Ｃ2 、Ｃ3 の定数は３０ｐＦ程度であり、その他のコンデンサＣ4 〜Ｃ10は１０ｐＦ以下となる。
【００５８】
図示のように、多層基板を、複数の誘電体層を積層したもので構成し、その積層方向の領域を、上側から領域Ａ、領域Ｂ、領域Ｃ、領域Ｄに分け、前記領域Ｃを略中央部分の領域とする。そして、多層基板の積層方向の略中央の領域Ｃには、ストリップライン導体７、及び２つのＧＮＤ電極３、４で構成されたトリプレート型ストリップライン共振器を設定する。
【００５９】
この場合、ストリップライン導体７の下側（底面２側）には、任意の間隔をあけてＧＮＤ電極３を設定し、上側（部品搭載面１側）には、任意の間隔をあけてＧＮＤ電極４を設定する。そして、ストリップライン導体７を、積層方向の両側から２つのＧＮＤ電極３、４で挟み込むように配置（サンドイッチ構造）してトリプレート型ストリップライン共振器を構成する。
【００６０】
また、前記トリプレート型ストリップライン共振器を設定した領域Ｃの下側の領域Ｄには、高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 を配置し、前記領域Ｃの上側の領域Ｂには、特性出しコンデンサＣ4 〜Ｃ10を設定し、更にその上側の領域Ａには、その他の素子（コイル等）を設定する。
【００６１】
なお、前記ストリップライン導体７、ＧＮＤ電極３、４、コンデンサ電極、コイル等は、例えば、導体ペーストの印刷により、導体パターンとして各誘電体層上に形成する。以下、各領域について具体的に説明する。
【００６２】
(1) ：前記領域Ｄに設定した高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 は、次のようにして設定する。領域Ｄでは、底面２側（最下層）に、シールド用のＧＮＤ電極１４を、ベタパターン（誘電体層の略全面にパターニングした電極）として設定する。
【００６３】
そして、前記ＧＮＤ電極１４と、前記トリプレート型ストリップライン共振器を構成するＧＮＤ電極３との間に、前記高周波短絡用のコンデンサＣ1 、Ｃ2 、Ｃ3 のホット側のコンデンサ電極１５、１６を設定して、サンドイッチ構造の電極配置とする。この場合、ホット側のコンデンサ電極１５、１６の一端部は、ビア９により、領域Ｂ、領域Ａの所定のパターンに接続する。
【００６４】
このようにすれば、多層基板内の電極を有効利用することができると共に、コンデンサの容量値を効率良く大きくできる。
(2) ：領域Ｂに設定するコンデンサで、コンデンサＣ4 、Ｃ6 、Ｃ7 は、一方の電極を接地するコンデンサなので、トリプレート型ストリップライン共振器を構成するＧＮＤ電極４の上側に設定する。
【００６５】
この場合、領域Ｂに、例えば、ホット側のコンデンサ電極１７、１８等を設定し、これらのコンデンサ電極１７、１８と、ＧＮＤ電極４により、前記コンデンサＣ4 、Ｃ6 、Ｃ7 を構成し、必要とする容量値が得られるように配置する。
【００６６】
一方、接地しないコンデンサＣ5 、Ｃ8 、Ｃ9 、Ｃ10は、前記ＧＮＤ電極４で、共振器としての特性に影響の少ない部分を除去して、その領域に、これらのコンデンサを設定する。例えば、接地しないコンデンサ電極１０、１１等を設定し、これらの電極により、前記各コンデンサＣ5 、Ｃ8 、Ｃ9 、Ｃ10を構成する。
【００６７】
このようにすれば、前記各コンデンサは、単一層（領域Ｂが単一層）で形成できる。従って、量産時には、その間の誘電体層のみ厚み判定を行い、その誘電体層の積層方向で、上側に配置するコンデンサの片側の電極について厚みに応じてパターン面積を変化させているスクリーンを用意しておけば、量産時のコンデンサの容量バラツキに対応することができる。
【００６８】
(3) ：多層基板の領域Ａには、コイルＬ1 、Ｌ2 のパターン、及び各素子間を結ぶ配線を設定する。また、可変コンデンサＣ11は、片側のコンデンサ電極を基板内部に設定し、もう一方のコンデンサ電極を部品搭載面１に設定する。そして、部品搭載面１に設定した電極をトリミング用として、周波数調整が行えるようにする。
【００６９】
このようにして作られた多層基板の表面、すなわち、部品搭載面１には、２個のトランジスタＱ1 、Ｑ2 と、バリキャップダイオードＶＣと、４個の抵抗器が搭載される。ただし、抵抗器については、印刷抵抗を用いても何ら問題はない。
【００７０】
（他の実施例）
以上実施例について説明したが、本発明は次のようにしても実施可能である。
(1) ：前記実施例では、ＶＣＯモジュールを、１ＧＨZ 帯として設計しているが、本発明は、任意の周波数帯でのＶＣＯモジュールを設計することが可能である。特に、数１００ＭＨZ 帯用では、コンデンサの容量値が大きくなるため、基板内でのコンデンサの積層数は必然的に多くなる。従って、前記実施例のコンデンサ層について更に多層化しても良い。
【００７１】
その場合、多層基板の下側に設定した高周波短絡用のコンデンサは、シールド用のＧＮＤ電極１４が、必ず外側となるように配置し、ホット側のコンデンサ電極１５、１６とサンドイッチ構造にする。
【００７２】
また、トリプレート型ストリップライン共振器の上側（領域Ｂ）に設定したコンデンサ（特性出しコンデンサ）は、それぞれ、片方のコンデンサ電極を、積層方向で上側から覆い隠すようにして、他方のコンデンサ電極をパターニングする。
【００７３】
(2) ：前記実施例で示した回路構成のＶＣＯモジュールに限らず、他の同様なＶＣＯモジュールに適用可能である。
(3) ：ＶＣＯモジュールに限らず、ストリップラインを使用したアンテナ切り換え器等の各種高周波モジュールにも同様に適用可能である。
【００７４】
(4) ：コンデンサ層を構成する誘電体層の材料は、他の層と同一でも良く、また、他の層より誘電率の高い誘電体を使用しても良い。更に、その誘電体層の厚みについては、他の層と同一でも良く、また他の層より薄くても良い。
【００７５】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
(1) ：トリプレート型ストリップライン共振器の両側に、コンデンサを効率良く設定したので、ＶＣＯモジュールなど、高周波モジュールの量産時に、コンデンサの誘電体層の厚みバラツキの対策をするための手間が簡素化される。
【００７６】
(2) ：トリプレート型ストリップライン共振器の両側に、コンデンサを効率良く設定したので、多層基板内に設定した電極を効率的に利用できる。従って、多層基板の積層数を無駄に増やさないで済む。また、電極の効率的な配置により、回路素子に寄生する不要接地容量を防止することができる。
【００７７】
(3) ：例えば、底面側（最下層）にシールド用のＧＮＤ電極を設定し、このＧＮＤ電極と、トリプレート型ストリップライン共振器を構成する下側のＧＮＤ電極との間に、高周波短絡用のコンデンサを構成するホット側のコンデンサ電極を設定して、サンドイッチ構造の電極配置としている。
【００７８】
このようにすれば、多層基板内の電極を有効利用することができると共に、コンデンサの容量値を効率良く大きくできる。
(4) ：トリプレート型ストリップライン共振器を、多層基板の積層方向の略中央部分に設定し、その積層方向の両側に、コンデンサを配置している。従って、多層基板の積層方向における電極パターンの密度が、積層方向の中央に対して略対称的配置となり、多層基板の焼成後の反りに対し、基板全体としてバランスがとれるようになるため、基板の反りが小さくなる。そのため、焼成後の表面導体の印刷が良好に行える。
【００７９】
(5) ：高周波短絡用のコンデンサ以外のコンデンサの中には、接地容量があってはならないものもあり、それらについては、トリプレート型ストリップライン共振器の特性に影響の少ない所に、トリプレート型ストリップライン共振器を構成する上側のＧＮＤ電極の一部を除去して、コンデンサの片側の電極を設定している。
【００８０】
このため、前記コンデンサは、前記トリプレート型ストリップライン共振器の下側のＧＮＤ電極に対しては、ある程度距離をおけるので、接地容量の影響を小さくすることができる。
【図面の簡単な説明】
【図１】実施例の基本構成説明図である。
【図２】実施例のＶＣＯモジュール断面図である。
【図３】従来のＶＣＯの回路例である。
【図４】従来のＶＣＯモジュール断面図である。
【図５】従来の基板の反り説明図である。
【符号の説明】
１  部品搭載面（表面）
２  底面
３、４、５、１４  ＧＮＤ電極
７  ストリップライン導体
１０、１１、１５〜１８  コンデンサ電極
【図１】
0003694040.tif 000002
【図２】
0003694040.tif 000003
【図３】
0003694040.tif 000004
【図４】
0003694040.tif 000005
【図５】
0003694040.tif 000006