(57)【特許請求の範囲】
【請求項１】
ビデオ信号が供給され、該ビデオ信号の振幅変動の選択的な増幅が提供される、ビデオ信号を処理する方法であって、
該方法は、再生解凍された画像エリアで輪郭効果を減らすために、ビデオ圧縮システムにおいて圧縮されるべきビデオ信号に対して実行する方法であり、
所定の値よりも少ない信号変動を有するビデオ信号の画像エリアを検出するステップと、
前記所定の値よりも大きな信号変動を有する画像エリアよりも大きな利得で、該所定の値よりも小さな信号変動を有するビデオ信号の前記検出された画像エリアを選択的に増幅するステップと
を含むことを特徴とする方法。
【請求項２】
輪郭の減少は、相対的に暗い画像を表すビデオ信号上でのみ実行され、
前記選択的に増幅するステップは、１よりも大きい利得値を持つ第１の利得関数で相対的に暗い画像を表すビデオ信号を増幅することと、
前記第１の利得関数よりも小さい利得値を持つ第２の利得関数で相対的に明るい画像を表すビデオ信号を増幅することと
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記選択的に増幅するステップは、
第１の利得関数によりスケーリングされたアドレス値の第１の連続したレンジと少なくとも第２の利得関数によりスケーリングされたアドレス値の第２の連続したレンジとに対応する値で各アドレス位置でプログラムされたメモリを備えることと、
前記メモリのアドレスポートに前記ビデオ信号を供給することと
を含むことを特徴とする請求項１または２に記載の方法。
【請求項４】
前記選択的に増幅するステップは、所定のレベルよりも小さな信号はその振幅が小さくなるに従ってますます大きく増幅し、所定のレベルよりも大きな信号はその振幅が大きくなるに従ってますます少なく増幅する関数に従って前記ビデオ信号を圧伸することを含むことを特徴とする請求項１から３のいずれかに記載の方法。
【請求項５】
前記選択的に増幅するステップは、
ビデオ信号振幅値の第１のレンジを第１の定数値にマッピングすることと、
第２のレンジのビデオ信号振幅値を第２の定数値にマッピングすることと、
第３のレンジのビデオ信号振幅値を第３の定数値にマッピングすることと、
第４のレンジのビデオ信号振幅値をそれらの等価値にマッピングすることとを含み、
前記第１、第２、第３および第４のレンジは、連続的な相対的に大きいビデオ信号振幅値を表し、前記第１、第２、第３の定数値は連続的な相対的に大きい値であり、かつ前記マッピングは相対的に大きい信号振幅の変動よりも相対的に小さな信号振幅の変動を増幅すること
を特徴とする請求項１から４のいずれかに記載の方法。
【請求項６】
前記第２のレンジは、前記第１のレンジよりも小さく、前記第３のレンジは前記第２のレンジよりも小さく、前記第４のレンジは、前記第１、第２、および第３のレンジよりも大きいことを特徴とする請求項５に記載の方法。
【請求項７】
再生画像エリア中の輪郭を減らすためにビデオ信号を処理する装置であって、
前記ビデオ信号のソースと、
前記ビデオ信号の振幅変動を選択的に増幅するための手段とを具備し、
さらに、
所定の値よりも少ない信号変動を有するビデオ信号の画像エリアを検出する手段と、
前記ソースに接続され、前記所定の値よりも大きな信号変動を有する画像エリアよりも大きな利得で、該所定の値よりも小さな信号変動を有するビデオ信号の前記検出された画像を選択的に増幅する手段と、
前記選択的に増幅する手段に接続され、該選択的に増幅する手段により処理された前記ビデオ信号を圧縮するビデオ信号圧縮器と
を具備することを特徴とする装置。
【請求項８】
前記選択的に増幅する手段は、前記ソースに接続されたアドレス入力ポートと前記ビデオ信号圧縮器に接続されたデータ出力ポートとを有するメモリを具備し、該メモリは、第１のアドレス値−データ値の対応での相対的に明るい画像信号を表すアドレス位置で、また第２のアドレス値−データ値の対応での相対的に暗い画像信号を表すアドレス位置でプログラミングされ、前記第２の対応は、前記第１の対応よりも大きな利得関数を表すことを特徴とする請求項７に記載の装置。
【請求項９】
前記選択的に増幅する手段は、前記ソースに接続されたアドレスポートと前記ビデオ信号圧縮器に接続されたデータ出力ポートとを有するメモリを具備し、該メモリは、第１の定数値を用いて相対的に暗い画像信号を表す第１のレンジのアドレス位置に渡って、第２の定数値を用いてより暗さの少ない画像信号を表す第２のレンジのアドレス位置に渡って、および各前記アドレス値を用いて更により暗さの少ない画像信号を表す第３のレンジのアドレス値に渡ってプログラミングされ、かつ前記第２の定数値が、前記第１の定数値よりも大きいことを特徴とする請求項７に記載の装置。
【請求項１０】
前記選択的に増幅する手段は、前記ソースに接続された入力端子と、前記ビデオ信号圧縮器に接続された出力端子とを有し、相対的に明るい画像を表すビデオ信号よりも相対的に暗い画像を表すビデオ信号に対してより大きい増幅をもたらすように、その入力端子と出力端子間に接続された非線形フィードバック回路とを有する増幅器を具備することを特徴とする請求項７から９のいずれかに記載の装置。
【請求項１１】
前記選択的に増幅する手段は、関数圧伸器であることを特徴とする請求項７から１０のいずれかに記載の装置。
【請求項１２】
前記選択的に増幅する手段は、１よりも大きい利得で相対的に暗い画像を表すビデオ信号を増幅し、１よりも小さい利得で相対的に明るい画像を表すビデオ信号を増幅することを特徴とする請求項７から１１のいずれかに記載の装置。
【請求項１３】
前記ビデオ信号は、サンプルされたデジタル・フォーマットのものであり、前記選択的に増幅する手段は、入力ビデオ信号のサンプルの下位ビットを上位ビット位置に選択的にシフトする論理回路を具備することを特徴とする請求項７から１２のいずれかに記載の装置。
【請求項１４】
前記論理回路は、前記入力ビデオ信号のサンプルの上位ビットに応答して制御信号を発生して、予め決められた値を超えている値を示す入力ビデオ信号のサンプルに対して入力ビデオ信号のサンプルの下位ビットを上位ビット位置に選択的にシフトするための前記論理回路を調整する手段を具備することを特徴とする請求項１３に記載の装置。
【請求項１５】
前記論理回路は、前記入力ビデオ信号のサンプルの上位ビットに応答する手段であって、予め決められた値を超えている値を示す入力サンプルに対して出力ポートの対応するビット位置に入力ビデオ信号のサンプルの前記下位ビットを通し、かつ前記予め決められた値よりも小さい値を示す入力ビデオ信号のサンプルに対して前記出力ポートの１ビット上位の各位置に入力ビデオ信号のサンプルの前記下位ビットを通すための手段を具備することを特徴とする請求項１３に記載の装置。
【請求項１６】
前記ソースは、アナログ・ビデオ信号のソースであり、前記ソースに接続されたアナログ−デジタル変換器と、
前記アナログ−デジタル変換器に接続され、相対的に明るい画像を表すビデオ信号の変動よりも大きい利得関数で、相対的に暗い画像を表すビデオ信号の変動を選択的に増幅するデジタル増幅器と、
該デジタル増幅器に接続され、ブロック単位でビデオ信号を圧縮して圧縮ビデオ信号を生成する前記ビデオ信号圧縮器と、
前記圧縮ビデオ信号を送信のために変調する変調器と
を具備することを特徴とする請求項７から１５のいずれかに記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオ・プロセッサーに関し、特に、損失の多いプロセスを介して圧縮されたデータから再生される平坦なフィールドの画像領域内で画像輪郭を減少させるための方法と装置に関する。
【０００２】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第０８／２７６，２８１号（１９９４年７月１８日出願）の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【０００３】
【従来の技術】
アナログ技術を使用するよりもより効率的にビデオ・データを送信するために、種々の形式のデジタル・ビデオ信号圧縮システムが提案されている。これらのシステムの大多数は、ブロック毎に標本化されたビデオ信号を処理するもので、そのブロックは８ラインの各々に８画素のマトリクスを有している。特にこれらのシステムの１つは、“ＭＰＥＧ”（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）として知られる標準規格に発展している。現在の大部分のビデオ信号圧縮プロセスは損失が多い傾向があり、即ち損失の多い圧縮データから再生された画像は原画像よりも少ない表現となる。
【０００４】
ＭＰＥＧ１あるいはＭＰＥＧ２のプロセスにおけるような、再生されたビデオ画像により示される問題の１つは、比較的平坦なフィールド（滑らかな）の暗い画像での輪郭の可視性である。即ち、暗い平坦なフィールドの画像ほど、十分にはっきりした輪郭により分離される異なった強度の分離領域が知覚される。これらの輪郭は、明確に区別できる画像強度の段差となって現われる。隣り合う輪郭領域間の強度差は小さいかもしれないが、しかしながら、それらの輪郭はある看視条件下で非常に目に付くものであり、また非常に目障りなものである。通常の看視条件下では、輪郭は知覚されにくい傾向がある。しかしながら、低周囲光条件で（例えば、暗い部屋でテレビを見るとき）、あるいは画像が高いコントラスト／輝度調整で再生されているとき、輪郭は非常に目に付く。
【０００５】
単純なアナログ−デジタル−アナログ変換プロセスが不十分な量子化解像度で行われるとき、その変換により再生される画像に同様な輪郭が見られる。画像が、例えば８ビットで量子化されたときに、再生された画像にははっきりした輪郭はでない。しかしながら、ビデオ信号が８ビットで量子化されてから、損失の多いプロセスを介して圧縮され、その後に伸張され、再生されるとき、暗い平坦なフィールドの画像ほど輪郭がはっきりと現れる。
【０００６】
【発明が解決しようとする課題】
本発明の発明者は、最初のデジタル・ソース画像で輪郭が知覚されない主な理由は、変動するノイズ（ｄｉｔｈｅｒｉｎｇ  ｎｏｉｓｅ）の存在によるということを見いだした。ｎ−１からｎ＋１の値を走査するゆっくりと変わるランプ（ｒａｍｐ）関数により表されるアナログ・ビデオ信号を考えてみよう。各連続値は捕らえられてデジタル化される。そのランプ関数がｎ−１、ｎ、ｎ＋１の値を表す瞬時に正確にサンプリングの瞬間が起きたとすると、その結果得られる信号は輪郭を持つ画像を生ずることになろう。しかしながら、通常は信号が上記値の間にある瞬時にサンプリングの瞬間が起き、確率的に、変換プロセスは“グレー”エリアを表す信号を生成する値のうちのどれかを生成することとなる。これらのグレーエリアは低レベルノイズを示しがちであるが、このノイズは輪郭効果をぼやけさせ、滑らかにする。同様に、原信号がランダムノイズを含めば、このノイズが変換プロセスの低レベル干渉を提供するので、変換プロセスはまた輪郭をぼやけさせあるいは滑らかにする傾向の信号を生成することになる。
【０００７】
変動するノイズが輪郭発生を防ぐ役割を演ずる画像エリアでは、意図的にあるいは非意図的にノイズを一掃しあるいは減少させるようなビデオ信号源とその信号の受け手との間における処理は、ある程度の非意図的な輪郭を生ずる結果となる。これは、ビット速度制御の結果によりビデオ・エンコーダー（圧縮器）で起り得る。例えば、ＭＰＥＧエンコーダーでは、比較的滑らかなエリアを表すブロックが、全て０値のＡＣ係数剰余条件（“コード無し”条件と呼ばれる）に強制され、あるいは圧縮量子化が全て０値のＡＣ係数剰余となる。加えて、ＤＣ係数剰余の微小偏差が圧縮量子化により除去されるが、その偏差は別なやり方で再生画像中の輪郭をぼやけさせあるいは滑らかにする傾向があるものである。
【０００８】
ＭＰＥＧ符号化は、限定されたダイナミックレンジを用いて行われる。量子化係数の値がダイナミックレンジを越えるとクランプ状態が生じ、クランプは非常に望ましくない目に見えるアーチファクトを生ずることになる。ＭＰＥＧ処理系は、一般的にクランプ状態をチェックし、クランプ状態が生じたとき、クランプ状態が除去されるまで、繰り返して、より粗い量子化パラメーターで量子化プロセスを再スタートする。クランプを取り除くために用いられるより粗い量子化パラメーターは、全ての変動ノイズによる効果がなければ、ブロック雑音と輪郭雑音の増大を多量に除去する。
【０００９】
【課題を解決するための手段】
本発明は、圧縮ビデオ信号から再生される画像中の輪郭を減らすようにビデオ信号を調整するための符号化方法と符号化装置を提供するものである。この方法は、圧縮の完了に先立ち、ビデオ信号を予め調整して比較的滑らかな画像エリアを表すビデオ信号の部分を効果的に増幅することを含んでいる。好適な一実施形態では、メモリは、各アドレス位置でプログラムされ、メモリへアドレスとして供給されるデジタル信号の振幅値をメモリに再マップする。そのプログラミングは、ある範囲の低振幅値を拡大し、変更のないより高い振幅値を効果的に通すように調整されている。
【００１０】
【発明の実施の形態】
図１は、ビデオ信号の振幅再マッピング機能の全般的な形態を示す図であり、この機能は損失のある圧縮ビデオ信号の輪郭発生を著しく減らすものである。この再マッピングは、事前圧縮プロセスの期間に行われ、アナログ信号あるいはデジタル信号の信号処理領域のいずれかで実行されることができる。図示されたこの転送機能は、比較的暗い画像エリア内の輪郭発生を減らすが、輪郭の減少はより明るい平坦なフィールドの画像エリア上でも実行できる。
【００１１】
比較的暗い画像部分では、低レベルノイズを増加することにより輪郭発生を減少させられる。これは、低振幅信号の限定された範囲を拡張しあるいは増幅することにより達成される。図１において、４５度の直線は原の即ち変更のないソースビデオ信号を作り出す恒等写像を表す。区分的直線は事前圧縮前処理機能を示している。比較的暗い画像を表す信号値は、比較的明るい画像を表す信号値よりも大きなゲインファクタ（利得係数）により増幅される。比較的明るい画像信号に加えられるゲインあるいはオフセットはほとんど無いかあるいは全く無いことが望ましい。
【００１２】
ソース信号は好ましくは約２０から約５０まで広がるレンジで増幅されるべきであるということが、発明者により用いられた実施例の圧縮装置で見い出されているが、その装置は０−２５５の値の信号ダイナミック・レンジを持っている。０から２０までのレンジを含めて、その特定の実施例では、知覚できるほどの変化はほとんど生じ無かった。
【００１３】
区分的線形転送関数の高ゲイン部分の勾配は、異なるゲインファクターに別々に応答する２つの異なるシステムのゲインを提供するように描かれている。最適な勾配即ちゲイン（利得）は、適用されるシステムアルゴリズムの機能と圧縮係数量子化の粗さによる。従って、各システムに対する最適な勾配は測定により決定されるべきものである。
【００１４】
図１の滑らかな曲線は代りの輪郭減少あるいは再マッピング転送関数を示している。
【００１５】
図２は、画像の輝度全体に影響を与えない再マッピングの第２の種類を示している。比較的暗い画像値を１の平均勾配を持つ階段状のステップ増加値で置換する。この転送関数は、他の領域間で変動ノイズを増幅している間に、いくつかの画像領域をマージ（併合、組合せ）する傾向がある。この転送関数を用いると、比較的暗い画像の振幅解像度が減らされがちであるが、入力信号のいくつかのレンジに渡って信号の変動を増大する。この形態の振幅マッピングの全体的な効果は、再生画像中での目に見える輪郭がより少ないことである。この後者の機能は、実行が比較的簡単な点にさらなる利点がある。
【００１６】
図３は、ＭＰＥＧプロトコルに従う信号を供給するような動き補償予測タイプのビデオ信号圧縮／エンコーダーを示す。図３において、アナログ・ビデオ信号がソース１０から供給されるが、このソース１０はビデオ・カメラ、レコーダー等であってもよい。ビデオ信号はアナログ−デジタル（Ａ／Ｄ）変換器１１に供給され、この変換器でアナログ信号を標本抽出した２進数表現を生成する。２値の即ちデジタル・ビデオ信号は、フィルタ／フォーマッタ１２に供給され、このフィルタ／フォーマッタ１２でビデオ信号を圧縮のため調整する。フィルタ／フォーマッタ１２は、ビデオ信号をアンチエイリアスフィルタ処理しサブサンプル処理し、フィールドをフレーム内に結合し、ＭＰＥＧプロトコルにより要求されているようにフレームの連続するグループ内でフレームを再配列するための装置を含んでいる。
【００１７】
フィルター／フォーマッタ１２により供給される信号は、振幅再マッパー（ｒｅｍａｐｐｅｒ）１３に供給され、この再マッパー１３で低振幅サンプルを拡大しあるいは増幅する。再マッパー１３から出力されるサンプルは、動き補償予測圧縮器１４内で圧縮され、この圧縮器１４は画素値のブロックについて圧縮を行う。この素子１４は、例えば、ＭＰＥＧ１あるいはＭＰＥＧ２のビデオ規格に従って圧縮されたビデオ信号を供給するのでもよい。圧縮ビデオ信号は、転送プロセッサ（ｔｒａｎｓｐｏｒｔ  ｐｒｏｃｅｓｓｏｒ）１５へつながれ、そこで、その信号セグメントに区分され、ヘッダーに連結されて、送信のための信号パケットを形成する。このパケット化は、送信信号の全体の生存性を高める。トランスポートパケットは、送信のため変調器１６に供給される。エラー符号化および／あるいは信号シャッフリング（ｓｉｇｎａｌ  ｓｈｕｆｆｌｉｎｇ）  が転送プロセッサ１５あるいは変調器１６のいずれかに含まれてもよい。
【００１８】
再マッパー１３は、フィルター／フォーマッタ１２に続くように図示されているが、その機能はＡ／Ｄ１１の直ぐ前あるいは直ぐ後のいずれかに実行されてもよい。
【００１９】
図４は、最も一般的な形の再マッパー１３の第１の典型的な実施形態を示している。本実施形態のものはリードオンリーメモリ（ＲＯＭ）であり、このＲＯＭは、図１あるいは図２に示されている転送関数のいずれかを発生するように各アドレス位置でプログラムされることができる。これは、図１と図２の縦座標で表わされ表現された転送関数の値を伴うアドレス位置（図１と２の横座標の値）をプログラムすることにより達成される。操作中において、（Ａ／Ｄ１１あるいはフィルター／フォーマッタ１２のいずれかから供給される）ビデオ信号はＲＯＭのアドレス入力ポートに接続され、変換されたすなわち振幅再マップされたビデオ信号がＲＯＭの出力ポートにアクセスされる。
【００２０】
図５は図１に示した滑らかな曲線によく似た転送関数を提供するアナログ振幅再マッパーを示す。図５は、演算増幅器２６の反転入力端子と出力端子の間に直列に接続された抵抗２２および２５を含む縮退フィードバック付きの演算増幅器２６を包含している。反対に極を持つように構成されたダイオード２３と２４が抵抗２５と並列に接続されている。ソース端子２０からのビデオ信号は、抵抗２１を介して反転入力端子に供給される。調整可能なＤＣ電圧が増幅器２６の非反転入力端子に供給される。抵抗２１、２２および２５がそれぞれ抵抗値Ｒ、Ｒ、ＫＲを有すると想定する。ここで、Ｋは定数である。（１＋Ｋ）により除算されたダイオードの順方向ブレークダウン電圧（絶縁破壊電圧）よりも少ない振幅を持つ入力信号では、増幅器２６の出力におけるゲインは（１＋Ｋ）である。より大きい入力信号では、ゲインは、ダイオード２３あるいは２４のうちの一方が抵抗２５を導電し短絡するので、ほぼ１に等しくなる。順方向導電性ダイオードを含むことにより、出力信号のＤＣ値を上昇させるので、レベルシフター２８が増幅器２６と直列に接続されてＤＣ値のそのような増加を補正している。非反転入力端子に供給されるＤＣ値を調整することにより、この回路構成は、ある限定範囲を越えて異なる入力振幅でゲインの増加を達成するように調整されることができる。たとえば、Ｖの平均振幅値のビデオ信号が平坦なフィールドの画像エリアを表すと判定されたならば、非反転入力端子に供給されるＤＣ電位をこの範囲に適応するように調整させることができる。
【００２１】
図６は、区分的線形再マッピング関数を実行するデジタル回路の代表的実施態様を示す。図６において、ビデオ信号のデジタル表示は端子３０を介して、デジタル乗算器３１としきい値検出器３２とに供給される。乗算器３１は、２つの選択可能な乗算係数ＡとＢを有し、Ａ＞Ｂである。予め決められた値“Ｎ”よりも少ないか、あるいは大きい入力ビデオ信号値に対しては、乗算器は係数ＡあるいはＢをそれぞれ乗算する。値Ｎは区分的線形再マッピング関数の入力信号ブレークポイント（区切り点）値である。利得係数ＡとＢとの間のスイッチングは、しきい値検出器３２により実行され、このしきい値検出器は、入力信号が値Ｎを横切るときに、利得変更制御信号を生成する。
【００２２】
利得変更の例でＤＣ不連続性を排除するために、利得係数Ｂが採用されたときには、ＤＣ値ｂが乗算された出力に加えられる。このＤＣ値は、ソース３５により供給され、ＡＮＤゲート３３により加算器３４に選択的に接続される。ＡＮＤゲート３３はしきい値検出器３２により選択的にイネーブルされる。乗算されたビデオ信号は、加算器３４の第２入力端子に供給され、その加算器が、再マップされた信号を提供する。この特徴は、再マッピング関数Ｖｉｄ．ｏｕｔ  が
Ｖｉｄ．ｉｎ＜Ｎ    に対して  Ｖｉｄ．ｏｕｔ  ＝Ａ  Ｖｉｄ．ｉｎ
Ｖｉｄ．ｉｎ≧Ｎ    に対して  Ｖｉｄ．ｏｕｔ  ＝Ｂ  Ｖｉｄ．ｉｎ＋ｂ
に等しいことを前提とする。利得係数Ｂは、（２５５−ＡＮ）／（２５５−Ｎ）に等しいように選択されて、比較的明るい画像エリアに対して実質的にＤＣあるいは輝度変化がないように達成される。この例では、８ビットデジタル・ビデオ・サンプルと２５５の入力値においてＶｉｄ．ｏｕｔ  がＶｉｄ．ｉｎに等しいことを仮定して、ｂは以下の値に確立される。
【００２３】
【数１】
0003632247.tif 000002
【００２４】
図７は、図２に示した関数を実行するための他の典型的な実施態様を示す。図７において、ビデオ信号（５０）はマルチプレクサ５３の１つの入力（Ｖ５）とデコーダー５１の入力に供給される。ソース５２からの４つの定数値（値１から値４）がマルチプレクサ５３の各他の入力端子Ｖ１−Ｖ４に接続されている。デコーダー５１からの制御信号は、マルチプレクサ５３の制御入力に供給されて、入力端子Ｖ１−Ｖ５で利用可能な信号の１つを選択的に通す。
【００２５】
デコーダー５１は、５つの信号のうちの１つを選択するために５つの出力状態を提供するように設計されている。各出力状態は、入力信号の連続なレンジに対応する。例えば、状態５は、≧５０の入力信号のレンジ（範囲）に対応する。状態５が検出されたとき、乗算器の入力端子Ｖ５に接続されたビデオ信号が出力信号として通される。ビデオ信号値が状態１−４と関連するレンジのうちの１つの範囲内にあると、対応する値（値１−値４）がそのレンジについての出力信号として通される。この例では、種々のレンジ１−４が入力値の等しいあるいは等しくない数に広がることができ、こうして振幅マッピング関数のファミリーのうちのいずれか１つを発生するように構成されることができる。関係のあるそのような関数の１つは、
【００２６】
【数２】
ＯＵＴ  ＝Ｑｉ［ｘ／ａｉ］
により与えられる。ここで、Ｑｉは、各レンジに対する各出力レベルであり、ａｉは各レンジを表し、かつ［］は整数部を表す。ＯＵＴは出力値である。
【００２７】
図８は、比較的暗い画像エリア以外で動作する再マッパーを示している。すなわち、この再マッピング関数は、どの平坦なフィールドの画像エリアでも実行される。図８において、素子７０は、必ずしも実際の処理エレメントを表してはおらず、ブロック単位の処理で処理される画素のブロックの８×８マトリクスを示すように含まれている。８×８画素のブロック内の画素データは遅延素子７２、最小値検出器７３、および平坦性検出器７１に供給され、検出器７３は、各ブロック内で最小の画素値を選択する。しきい値検出器７５と協働する平坦性検出器７１は、画素データの各ブロックが平坦フィールドの画像エリアを表すか否かを判定する。検出器７１は、いろいろな形態をとってもよい。例えば、検出器７１は、出力値Ｄ７１として、各ブロック内の画素値の標準偏差を発生してもよい。他に、検出器７１は、出力値Ｄ７１として、以下のような公式に従って差分の和（合計）を発生してもよい。
【００２８】
【数３】
0003632247.tif 000003
【００２９】
ここで、Ｐｉ，ｊ  は、ブロック内の種々の画素値を表し、Ｐｍｉｎ  とＰａｖｇ  は各ブロック内の最小の画素値と平均の画素値である。
【００３０】
和Ｄ７１が十分小さければ、ブロックは、実質的に等しい振幅値を持つ画素を含み、かつ平坦なフィールド画像エリアを表すとみなされる。実験に基づいてしきい値は決定され、しきい値検出器７５内に組み込まれる。各ブロックがしきい値よりも小さな値Ｄ７１を示すとき、しきい値検出器７５はＡＮＤゲート７６と８０の両方をイネーブルし、他の場合にはそれらをディスエーブル（機能抑止）する。ＡＮＤゲート７６がイネーブルされているときには現在のブロックについての値Ｄ７１が、遅延素子７７に供給され、この遅延素子７７には、前回のブロックに関連するＤ７１の値が格納されている。現在のブロックと前回のブロックのＤ７１についての値は減算器７８で比較され、この差分は第２のしきい値回路７９に供給される。連続するブロックに対する値Ｄ７１の差が回路７９と関連するしきい値よりも小さければ、回路７９はＡＮＤゲート８０にイネーブル電位を供給し、他の場合にはディスエーブル信号を供給する。以下に明らかとなるように、ＡＮＤゲート８０への両方の入力がイネーブル信号を示せば、別の平坦フィールド表現信号の小さい振幅の変動が選択的に増大され、あるいはピークに達するようにされるが、信号の平均値は実質的に変わらない。すなわち、現在のブロックが平坦なフィールドの画像エリアを表し、かつ、前回のブロックが同様な特性の平坦なフィールドの画像エリアを表せば、現在のフィールドは低レベルの変動が増大される。
【００３１】
遅延回路７２からの画素値は、加算器８２の入力ポートの１つに供給され、かつ、減算器７４の被減数入力に供給される。各ブロックに対する最小画素値は、最小値検出器７３により供給され、減算器７４の減数入力に供給される。減算器７４からの出力値は、ブロックに対する最小画素値からの変動、すなわち低レベル変動である（減算器７４での最小値を使用するよりもむしろ、平均値がまさに同様に採用されることができるであろう）。低レベルの変動は、乗算器８１に供給され、そこでそれらは、係数Ａあるいは０によりスケーリング（拡大、縮小）される。ＡＮＤゲート８０への両方の入力がイネーブル信号を示せば、減算器７４からの差分のブロックがＡによりスケーリングされ、他の場合にはそれらは０によりスケーリングされる。低レベル差のスケーリングされたブロックは、加算器８２の第２の入力ポートに供給される。ブロックに対するスケールファクターが０ならば、回路８１により加算器８２に提供される値は０値とされ、加算器８２の出力は変化しないビデオ信号を表す。代りに、ブロックに対するスケール係数がＡならば、増幅された低レベル信号変動が回路８１から加算器８２に供給され、加算器８２は増強された低レベル信号変動を持つ平坦なフィールド画像を表す信号を生成し、この信号は、輪郭を取り除く傾向がある。
【００３２】
更に他のアナログあるいはデジタル・マッピング装置として、μ法則の伸長器／圧伸器の形態を取ってもよい。
【００３３】
国際無線通信諮問委員会のＣＣＩＲ６０１の規格は、ビデオ信号のデジタル表現とそのアナログ対応物との間のマッピング対応を規定している。この規定によれば、レンジ（１６：２３５）内でビデオ信号の輝度成分の離散的なサンプル値は、“黒”に対応する最小値と“白”に対応する最大値との間のアナログ電圧に線形にマップする。デジタル表現で１６あるいはそれ以下の値を持つ画素は、従って、同じ最小“黒”電圧を作り出すべきであり、他方２３５あるいはそれ以上の値を持つ画素は同じ“白”ピーク電圧を作り出すべきであるとされている。
【００３４】
ビデオ圧縮規格としてのＭＰＥＧはＣＣＩＲ６０１を使用している。こうして、１６より小さい輝度画素値は許されず、Ｄ／Ａ変換器に供給される前に、システムの処理チェイン（連鎖）の中で１６程度に変更されるべきであるとされる。他に、Ｄ／Ａ変換器は、１６かそれ以下の入力値に対して同じ最小“黒”電圧が生成されるようにそのような方法で構成されてもよい。実際には、しかしながら、ＣＣＩＲ６０１への厳密な執着がまれに強要される。ほとんどのＤ／Ａ変換器は、０から２５５の間の入力値のフルレンジを取り、線形出力電圧を生成する。いくつかの場合には、フル電圧の振幅に対して「１６、２３５」をマッピングする代わりに、［０，２５５］がマップされる。他の場合にはレンジ［１６，２３５］の外側の値を与えられると、規定されたレンジ外の電圧が生成される。１６より少ない入力値は、従って、“黒より黒く”現れることとなろう。
【００３５】
１６より小さい値の使用が許されれば、輪郭を減らすために好ましい、非常に単純ではあるが効果的な振幅マッピングが以下の関係に従って実現されることができる。
【００３６】
（Ｘ＜１６）ならば、                        Ｙ＝０
そうでなく、（Ｘ＜３２）ならば、        Ｙ＝α（Ｘ−１６）
そうでなければ、                                Ｙ＝Ｘ；
ここで、ＸとＹはそれぞれ入力値と出力値であり、αは定数である。αの値が２に等しいマッピングが図９に示されている。この関数は、例えば、図１０で示される装置により供給されるように、ランダム論理とスイッチを使用するハードウェアで実現することができる。この回路は、上位ビット（ｍｏｒｅ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔｓ）により表される値の関数として、下位ビット（ｌｅｓｓ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔｓ）のグループの左側に（上位ビット位置に向かって）選択的にビットシフトを達成する。８ビットサンプルに対してｉ＝０，．．，７で各入力サンプルビットをｘ［ｉ］により表し、各出力サンプルビットをｙ［ｉ］により表す。ブール代数を用いて、
ｚ＝ｘ［７］＋ｘ［６］＋ｘ［５］
ｙ［０］＝ｘ［０］ｚ
ｉ＝１，．．，４に対して  ｙ［ｉ］＝ｘ［ｉ］ｚ  ＋ｘ［ｉ−１］×［４］ｚ′
ｉ＝５，．．，７に対して  ｙ［ｉ］＝ｘ［ｉ］
ここで、ｚ′はｚの補数である。関数ｙ［ｉ］＝ｘ［ｘ−ｉ］×［４］ｚ′は１６より大きく３２より少ない入力サンプル値に対してビット１−４のうちの１ビットの左へのシフトを表している。この１ビットシフトは、２のα値に対応する。
【００３７】
図１０では、関数ｚは、ＯＲゲートにより実現され、関数ｘ［ｉ］ｚ  ＋ｘ［ｉ−１］×［４］ｚ′はスイッチバンクＳ１と協働してＯＲゲートにより実現される。ｉ＝０，．．．，４に対する各入力ビットは、最初のスイッチバンクＳ１に接続される。３２よりも大きなサンプル入力値では、スイッチバンクＳ１の状態は、図に示されている通りである。３２よりも少ない値に対しては、バンクＳ１内のスイッチはその反対の状態にある。このようにして、３２よりも大きい値では、スイッチバンクＳ１の各スイッチＳ１ｉは対応するビット値を通す。一方、サンプル値が３２よりも小さければ、各スイッチＳ１ｉは次に低い下位ビットを通し、スイッチＳ１０は０値を通す。スイッチバンクから提供される出力値は、２番目のスイッチバンクＳ２の各入力接続に接続される。このスイッチバンクＳ２は、入力値が１６よりも小さくない限り、バンクＳ１より出力される各出力値を提供し、その場合、バンクＳ２は全てのビットに対して０値を提供する。これは、ＯＲゲートの出力がロー（ｌｏｗ）であり、ビットｘ［４］がロー状態を示すとき起きる。この条件は、ＮＯＴ  ＡＮＤ（否定論理積）ゲートにより感知される。図１０に示されているスイッチバンクＳ２の状態は、低出力レベルを表すＮＯＴ  ＡＮＤゲートに対するものである。
【００３８】
図１１は、図１０の回路により達成される関数の完全にランダムな論理実現システムを示している。図１１で、関数ｚはＯＲゲート１００により実現され、関数ｚ′はインバーター１０１により実現される。ｉ＝１，．．４に対する各ビット値は、（ＯＲゲート１００が論理ハイを示す）３２よりも大きなあるいは３２に等しい入力値に対してはＡＮＤゲートＡｉにより提供され、かつ（ＯＲゲート１００が論理ローを示し、インバーター１０１が論理ハイを示し、ビットｘ［４］が論理ハイを示す）３２よりも少ない入力値に対してはＡＮＤゲートＢｉにより提供される。各ビットに対するＡＮＤゲートＡｉとＢｉの出力値は、各ＯＲゲートＯｉ内で非加算的に結合される。デジタル回路の設計技術の当業者はこの回路の動作（オペレーション）を容易に理解できるので、この回路の詳細な説明は行わない。
【００３９】
図１２は、拡張された形態で、３２よりも小さい入力値のレンジで、図１１の回路により提供される出力信号を示している。この出力信号は、単調であり、２の平均勾配すなわち２つのゲイン（利得）を持っている。１６と３２の間の出力値は、実際にそれらの実効値から減少させられ（値１６から３２は値０から３２にマップされる）が、１より大きいとして示されるゲインは、ｄｙ／ｄｘすなわち入力の単位変化当たりの出力の変化として定義される。
【００４０】
【発明の効果】
以上説明したように本発明によるこの独特のマッピングは、以下の利点を有している。
【００４１】
ａ）実現が容易であるにもかかわらず、輪郭アーチファクトを減らすのに有効である。
【００４２】
ｂ）視覚的な副作用がわずかで、通常の画像の全体の輝度に影響を与えない。
【００４３】
ｃ）マッピングは１対１であり、そのプロセスで情報は失われない。要望があれば、逆マッピングを行って元の画素値を正確に回復できる。
【００４４】
ｄ）輪郭を示すことのない通常の画像に適用されたときでも、符号化の有効性にほとんど影響を及ぼさない。
【図面の簡単な説明】
【図１】本発明を具体化した択一的な振幅再マッピング関数を示すグラフである。
【図２】本発明を具体化した他の振幅再マッピング関数を示すグラフである。
【図３】本発明を具体化した信号振幅再マッパーを含むビデオ信号圧縮エンコーダーを示すブロック図である。
【図４】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図５】本発明を具体化した他の再マッピング装置（アナログ振幅再マッパー）を示す回路図である。
【図６】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図７】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図８】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図９】本発明を具体化したさらに他の振幅再マッピング関数を示すグラフである。
【図１０】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図１１】本発明を具体化した他の再マッピング装置を示すブロック図である。
【図１２】本発明を具体化したまたさらに他の振幅再マッピング関数を示すグラフである。
【符号の説明】
１０  ビデオ信号のソース
１１  Ａ／Ｄ変換器
１２  フィルター／フォーマッタ
１３  再マッパー
１４  圧縮器
１５  転送プロセッサ
１６  変調器
２６  演算増幅器
２８  レベルシフター
３１  乗算器
３２  しきい値検出器
３４  加算器
３５  ソース
５１  ５つのレンジをデコーダ
５２  デコーダ
５３  マルチプレクサ
７１  平坦性検出器
７２  遅延回路
７３  最小値検出器
７５，７９  しきい値検出器
７７  遅延回路
８１  Ａまたは０倍スケーリングを行う乗算器
１００  ＯＲゲート
１０１  インバータ
Ｓ１，Ｓ２  スイッチバンク
【図１】
0003632247.tif 000004
【図２】
0003632247.tif 000005
【図３】
0003632247.tif 000006
【図４】
0003632247.tif 000007
【図５】
0003632247.tif 000008
【図６】
0003632247.tif 000009
【図７】
0003632247.tif 000010
【図８】
0003632247.tif 000011
【図９】
0003632247.tif 000012
【図１０】
0003632247.tif 000013
【図１１】
0003632247.tif 000014
【図１２】
0003632247.tif 000015