(57)【特許請求の範囲】
【請求項１】
それぞれ異なる上位装置に接続されると共に、それぞれ異なるインタフェースプロトコルに対応する複数のチャネルインタフェース制御部を有し、このチャネルインタフェース制御部を介して対応する前記上位装置から受領するデータの入出力要求に応答して、記憶装置に対するデータの入出力を行う記憶制御装置の制御方法であって、
いずれかの前記上位装置からの入出力の有無を確認する第１のステップと、
前記第１のステップで、入出力要求があった場合に、当該入出力要求を受領した前記チャネルインタフェース制御部のうちから前記入出力要求を実行する、一の前記チャネルインタフェース制御部を決定し、前記チャネルインタフェース制御部のインタフェースプロトコルを検知する検知手段によって、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が、光チャネルに接続されているかどうかを判定する第２のステップと、
前記第２のステップにおいて、前記チャネルインタフェース制御部が接続されているインタフェースが光チャネルである場合には、光チャネル用の処理を行い、受領したデータの読み出しや書き込みを行う第３のステップと、からなる記憶制御装置の制御方法。
【請求項２】
それぞれ異なる上位装置に接続されると共に、それぞれ異なるインタフェースプロトコルに対応する複数のチャネルインタフェース制御部を有し、このチャネルインタフェース制御部を介して対応する前記上位装置から受領したデータの記憶装置への書き込みや読み出しを制御する記憶制御装置の制御方法であって、
いずれかの前記上位装置からの入出力の有無を確認する第１のステップと、
前記第１のステップで、入出力要求があった場合に、当該入出力要求を受領した前記チャネルインタフェース制御部のうちから前記入出力要求を実行する、一の前記チャネルインタフェース制御部を決定し、当該決定した前記チャネルインタフェース制御部が光チャネルに接続されているか電気チャネルに接続されているかを判定する第２のステップと、
前記第２のステップにおいて、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が接続されるインタフェースが光チャネルである場合には、光チャネル用の処理を行い受領したデータの読み出しや書き込みを行う第３のステップと、
前記第２のステップにおいて、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が接続されるインタフェースが電気チャネルである場合には、電気チャネル用の処理を行い受領したデータの読み出しや書き込みを行う第４のステップと、からなる記憶制御装置の制御方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、異なったＩ／Ｏインタフェースプロトコル制御技術に関し、特に複数の上位装置によって共有される記憶装置を異なるＩ／Ｏインタフェースプロトコルに接続する技術に関する。
【０００２】
【従来の技術】
近年、情報処理装置である計算機システムの高性能・大規模化に伴い、記憶装置、例えば、外部記憶装置においても、高性能化が求められている。最近、最大接続距離の延長、データ転送速度の向上、接続ケーブルの小径化と軽量化を目的として、チャネルと周辺装置との間の接続ケーブルを電気ケーブルから光ケーブル（光ファイバ）に移行させつつある。計算機と周辺装置などを結ぶ伝送経路の光ファイバ化においては、以下に示す方法がある。
【０００３】
（ａ）電気チャネルの伝送路の一部に光ファイバを採用するチャネル経路の一部置き換え。
【０００４】
（ｂ）電気チャネルのプロトコルのまま全面的に光ファイバを採用するチャネル経路の全面置き換え。
【０００５】
（ｃ）動的交換が可能なディレクタの導入など、アーキテクチャを拡張したＥＳＣＯＮ（Ｅｎｔｅｒｐｒｉｓｅ  Ｓｙｓｔｅｍ  Ｃｏｎｎｅｃｔｉｏｎの略、ＥＳＣＯＮはＩＢＭ社の商標）。
【０００６】
（ｄ）高速ローカル・エリア・ネットワークにホストと周辺装置を接続するＦＤＤＩ（Ｆｉｂｅｒ  Ｄｉｓｔｒｉｂｕｔｅｄ  Ｄａｔａ  Ｉｎｔｅｒｆａｃｅの略）。
【０００７】
（ｅ）光通信採用のＨＩＰＰＩ（Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｐａｒａｌｌｅｌ  Ｉｎｔｅｒｆａｃｅの略）。
【０００８】
上記従来技術については、日経コンピュータ  １９９１年１月２８日号  第９５頁から第１０４頁（ＮＩＫＫＥＩ  ＣＯＭＰＵＴＥＲ，１９９１．１．２８  ＰＰ９５−１０４）に記載されている。外部記憶制御装置および外部記憶装置において、異種インタフェースの制御についてはいろいろと考案されている。例えば、特開昭６２−２８６１５２号公報に開示される技術のように制御装置にパラレルインタフェース（イメージデータの受信）とシリアルインタフェース（コマンドデータ，ステータス情報等送受信）とを備えることによりＩ／Ｏとホストマシン間で大量のデータの高速伝送ならびに各種情報の双方向通信を行う方式、特開昭６３−２２８２５０号公報に開示される技術のようにプログラム制御によるデータ転送を行う外部インタフェースおよびＤＭＡ制御によるデータ転送のうちから希望するインタフェースを選択して入出力機器との接続を行うインタフェース選択手段を設ける方式等がある。
【００１０】
【発明が解決しようとする課題】
異種インタフェース制御に関する上記従来技術は、コマンドデータ、ステータス情報、データ等の送受信が同一インタフェースプロトコルで行われる点、異種インタフェースプロトコルである複数の情報伝達経路が外部記憶制御装置に接続される点について配慮されておらず、外部記憶制御装置をいろいろな異種インタフェースプロトコルの情報伝達経路に接続できないという問題があった。
【００１２】
本発明の目的は、種々の異種インタフェースプロトコルの情報伝達経路の混在制御ができる情報処理装置を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するため本発明においては、それぞれ異なる上位装置に接続されると共に、それぞれ異なるインタフェースプロトコルに対応する複数のチャネルインタフェース制御部を有し、このチャネルインタフェース制御部を介して対応する前記上位装置から受領するデータの入出力要求に応答して、記憶装置に対するデータの入出力を行う記憶制御装置の制御方法であって、いずれかの前記上位装置からの入出力の有無を確認する第１のステップと、前記第１のステップで、入出力要求があった場合に、当該入出力要求を受領した前記チャネルインタフェース制御部のうちから前記入出力要求を実行する、一の前記チャネルインタフェース制御部を決定し、前記チャネルインタフェース制御部のインタフェースプロトコルを検知する検知手段によって、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が、光チャネルに接続されているかどうかを判定する第２のステップと、前記第２のステップにおいて、前記チャネルインタフェース制御部が接続されているインタフェースが光チャネルである場合には、光チャネル用の処理を行い、受領したデータの読み出しや書き込みを行う第３のステップと、を備えるようにする。
【００１４】
また本発明においては、それぞれ異なる上位装置に接続されると共に、それぞれ異なるインタフェースプロトコルに対応する複数のチャネルインタフェース制御部を有し、このチャネルインタフェース制御部を介して対応する前記上位装置から受領したデータの記憶装置への書き込みや読み出しを制御する記憶制御装置の制御方法であって、いずれかの前記上位装置からの入出力の有無を確認する第１のステップと、前記第１のステップで、入出力要求があった場合に、当該入出力要求を受領した前記チャネルインタフェース制御部のうちから前記入出力要求を実行する、一の前記チャネルインタフェース制御部を決定し、当該決定した前記チャネルインタフェース制御部が光チャネルに接続されているか電気チャネルに接続されているかを判定する第２のステップと、前記第２のステップにおいて、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が接続されるインタフェースが光チャネルである場合には、光チャネル用の処理を行い受領したデータの読み出しや書き込みを行う第３のステップと、前記第２のステップにおいて、前記入出力要求を実行することを決定した前記チャネルインタフェース制御部が接続されるインタフェースが電気チャネルである場合には、電気チャネル用の処理を行い受領したデータの読み出しや書き込みを行う第４のステップと、を備えるようにする。
【００１５】
【実施例】
本実施例では、上記異種インタフェース制御を行う目的を達成するために、あらかじめ、外部記憶制御装置内のハードウェアのレジスタ、制御線等を利用して、ハードウェア情報を取り組んで、マイクロプログラムが使用するテーブル等に蓄積しておき、入出力要求を実行するたびにテーブル等に蓄積されたハードウェア情報を参照するようにしたものである。
【００１６】
また、上記負荷均衡制御を行う目的を達成するために、外部記憶制御装置に対する入出力要求のある全上位装置をマイクロプロセッサに通知する手段、入出力要求のあった上位装置を記憶する起動履歴テーブル、複数の入出力要求から１つの入出力要求を選択する手段を組合せて制御を行うようにしたものである。
【００１７】
この結果、外部記憶制御装置内に情報伝達方法（インタフェースプロトコル）のハードウェア情報を持つことにより、外部記憶制御装置に接続されている情報伝達経路毎のインタフェースプロトコルが明確になるため、情報伝達方法が異なる情報伝達経路が外部記憶制御装置および外部記憶装置に接続可能となる。
【００１８】
また、上記手段を設けることにより少ない情報量で上位装置の稼動状況に応じたきめこまかい負荷均衡制御を行うことが可能となる。
【００１９】
以下、本発明を図に従って詳細に説明する。本実施例では、異種インタフェース制御方式が適用される外部記憶装置の一例として、半導体記憶装置サブシステムを用いる。
【００２０】
図１は、本実施例の異種インタフェース制御方式が行われる半導体記憶装置サブシステムを有する情報処理装置のハードウェア構成の一例を示すブロック図である。
【００２１】
本実施例の情報処理装置は、半導体記憶装置サブシステムと、電気ケーブル９と、電気チャネル５と、中央処理装置１と、光ケーブル１０と光チャネル６と、中央処理装置２と、電気ケーブル１１と電気チャネル７と、中央処理３と、光ケーブル１２、１４と、中継器１３と、光チャネル８と、中央処理装置４とを有する。半導体記憶装置サブシステムは、半導体記憶制御装置１５と、半導体メモリなどを記憶媒体とする半導体記憶装置１６とから構成され、両者は制御線２９およびデータ転送パス３５を介して接続されている。一方、半導体記憶制御装置１５は、電気ケーブル９と電気チャネル５を介して中央処理装置１に、光ケーブル１０と光チャネル６を介して中央処理装置２に、電気ケーブル１１と電気チャネル７を介して中央処理３に、光ケーブル１２、１４と中継器１３、光チャネル８を介して中央処理装置４にそれぞれ接続されている。
【００２２】
半導体記憶制御装置１５は、チャネルインタフェース制御部１７〜２０と、データ転送パス３２と、選択回路２３と、データ転送パス３３と、データ転送制御回路２４と、データ転送パス３４と、ドライブインタフェース制御部２５と、データ転送パス３５と、制御線２６、２７、２８、２９、３１と、全体の制御動作を行うマイクロプロセッサ２１と、このマイクロプロセッサ２１の動作のためのマイクロプログラムやデータ、さらには後述のようなテーブルが設定されるメモリ（履歴情報を保持する記憶手段および負荷均衡制御手段）２２と、マイクロプロセッサ２１とメモリ２２とを接続する制御線３０とを有する。制御線３１とマイクロプロセッサ２１とメモリ２２とはインタフェースプロトコルを検知する検知手段である。
【００２３】
そして、中央処理装置１〜４と半導体記憶装置１６の間のリード／ライトデータの授受は、チャネルインタフェース制御部１７〜２０、データ転送パス３２、選択回路２３、データ転送パス３３、データ転送制御回路２４、データ転送パス３４、ドライブインタフェース制御部２５、データ転送パス３５を介して行われ、メモリ２２上のデータおよびマイクロプログラム利用し、マイクロプロセッサ２１が制御線２６〜３１を使用して、リード／ライトデータの授受を含む上位装置からのコマンドの実行制御を行う。
【００２４】
中継器１３は、単なる信号増幅器あるいは信号変換器、ディレクタのような交換器等である。
【００２５】
チャネルインタフェース制御部１７〜２０には、それぞれのチャネルインタフェース制御部に接続されている電気チャネル５および電気ケーブル９、電気チャネル７および電気ケーブル１１、光チャネル６および光ケーブル１０、光チャネル８および中継器１３および光ケーブル１２，１４の情報伝達方法（インタフェースプロトコル）を示す情報が存在する。
【００２６】
選択回路２３には、図６に示すような入出力要求表示レジスタ６０１と図７に示すような入出力要求選択レジスタ７０１が存在する。
【００２７】
図２、図３は、メモリ２２に格納されているマイクロプログラムの処理の概略フローである。図２は、マイクロプロセッサ２１で実行する上位装置からの入出力要求の処理の概略フローであり、図３は、マイクロプロセッサ２１で実行する負荷均衡の処理の概略フロー（図２中のステップ２０２の詳細）である。図２、図３の概略フローの詳細は後述する。
【００２８】
図４は、接続チャネル判定テーブル４０１の構造である。接続チャネル判定テーブル４０１は、メモリ２２上に存在し、マイクロプログラムのＩＭＰＬ終了直後に制御線３１を使用して各チャネルインタフェース制御部１７〜２０のハードウェア情報を採取し、上記接続チャネル判定テーブル４０１に格納される。ハードウェア情報は、主として各々のチャネルインタフェース制御部１７〜２０に接続されている上位装置のインタフェースプロトコル（接続チャネルの種類、インタフェースプロトコル等）の情報である。接続チャネル判定テーブル４０１を展開するとチャネルインタフェース制御部１７用４０２〜チャネルインタフェース制御部２０用４０５で構成され、半導体記憶制御装置１５に存在するチャネルインタフェース制御部の数だけ存在する。各チャネルインタフェース制御部（チャネルインタフェース制御部１７用４０２〜チャネルインタフェース制御部２０用４０５）のハードウェア情報は、ビット単位、あるいは、バイト単位である。本実施例では単に電気／光チャネル接続の判定に用いる。
【００２９】
図５は、起動履歴テーブル５０１の構造である。起動履歴テーブル５０１は、メモリ２２上に存在し、直前に入出力要求を処理したチャネルインタフェース制御部をビットで示す。起動履歴テーブル５０１を展開するとチャネルインタフェース制御部１７用５０２〜チャネルインタフェース制御部２０用５０５で構成され、半導体記憶制御装置１５のチャネルインタフェース制御部の数だけ存在する。チャネルインタフェース制御部１７用５０２〜チャネルインタフェース制御部２０用５０５は、ビット単位で構成される。起動履歴テーブル５０１を用いることにより、直前に行われた入出力をどのチャネルインタフェース制御部で処理したのかが判断できるようになっている。例えば、直前の入出力要求がチャネルインタフェース制御１７で行われたとすると起動履歴テーブル５０１のチャネルインタフェース制御部１７用５０２が'１’となる。
【００３０】
図６は、入出力要求表示レジスタ６０１の構造である。入出力要求表示レジスタ６０１は、選択回路２３に存在し、マイクロプロセッサ２１が制御線２６を利用して取込み、参照することができる。入出力要求表示レジスタ６０１の詳細は、起動履歴テーブル５０１と同じ構造となっており、チャネルインタフェース制御部１７用６０２〜チャネルインタフェース制御部２０用６０５で構成され、半導体記憶制御装置１５のチャネルインタフェース制御部の数だけ存在する。チャネルインタフェース制御部１７用６０２〜チャネルインタフェース制御部２０用６０５は、ビット単位で構成される。入出力要求表示レジスタ６０１は、各チャネルインタフェース制御部１７〜２０で入出力要求が受信され、上位装置から処理すべき入出力要求が存在することを示している。例えば、中央処理装置２から光チャネル６、光ケーブル１０を介して入出力要求がある場合、入出力要求表示レジスタ６０１のチャネルインタフェース制御部１８用６０３が’１’となる。入出要求表示レジスタ６０１の表示は、複数の上位装置から入出力要求があれば、入出力要求がある対応するチャネルインタフェース制御部のビットが複数’１’となる。
【００３１】
図７は、入出力要求選択レジスタ７０１の構造である。入出力要求選択レジスタ７０１は、選択回路２３に存在し、マイクロプロセッサ２１が制御線２６を利用して書き込むことにより、入出力要求が存在しているチャネルインタフェース制御部との接続／切り離しが可能である。入出力要求表示レジスタ７０１の詳細は、起動履歴テーブル５０１と同じ構造となっており、チャネルインタフェース制御部１７用７０２〜チャネルインタフェース制御部２０用７０５で構成され、半導体記憶制御装置１５のチャネルインタフェース制御部の数だけ存在する。チャネルインタフェース制御部１７用７０２〜チャネルインタフェース制御部７０５は、ビット単位で構成される。入出力要求選択レジスタ７０１は、入出力要求を現在処理しているチャネルインタフェース制御部との接続を示している。例えば、中央処理装置３から電気チャネル７、電気ケーブル１１を介して入出力要求がある場合、入出力要求レジスタ６０１のチャネルインタフェース制御部１９用６０４が’１’となる。この後、入出力要求を処理する場合（チャネルインタフェース制御部１９と接続する場合）、入出力要求選択レジスタ７０１のチャネルインタフェース制御部１９用７０４を’１’とする。入出力が終了し、チャネルインタフェース制御部１９と切り離す場合は、入出力要求選択レジスタ７０１のチャネルインタフェース制御部１９用７０４を’０’とする。
【００３２】
次に図４〜図７を用いて、図２および図３のマイクロプログラムの概略フローの処理について、説明する。
【００３３】
まず、図２について、説明する。図２は、マイクロプロセッサ２１で実行する入出力要求の処理を行う概略フローである。図２の中でステップ２０１〜２０３、２０７〜２０８は、負荷均衡制御に関する部分、ステップ２０４〜２０６は異種インタフェース制御に関する部分である。ステップ２０１で制御線２６を利用し、入出力要求表示レジスタ６０１を取り込み、上位装置から入出力要求があるか（入出力要求表示レジスタ６０１のチャネルインタフェース制御部１７用６０２〜チャネルインタフェース制御部２０用６０５のいずれかが’１’か）判断する。もし、上位装置からの入出力要求がない場合（入出力要求表示レジスタ６０１のチャネルインタフェース制御部１７用６０２〜チャネルインタフェース制御部２０用６０５が全部’０’の場合）、上位装置からの入出力要求があるまで、ステップ２０１で待つ。もし、上位装置からの入出力要求がある場合（入出力要求表示レジスタ６０１のチャネルインタフェース制御部１７用６０２〜チャネルインタフェース制御２０用６０５のいずれかが’１’である場合）、ステップ２０２へ処理が進む。ステップ２０２で、起動履歴テーブル５０１より入出力要求を実行するチャネルインタフェース制御部を決定する。この詳細については、図３を用いて後述する。
【００３４】
次に、ステップ２０３で、ステップ２０２で決定されたチャネルインタフェース制御部の情報を制御線２６を通じて、選択回路２３に存在する入出力要求選択レジスタ７０１へセットする。つまり、ステップ２０２で決定したチャネルインタフェース制御部に対応して、入出力選択レジスタ７０１中のチャネルインタフェース制御部１７用７０２からチャネルインタフェース制御部２０用７０５のいずれか１つを’１’とすることである。ステップ２０４でステップ２０２で決定されたチャネルインタフェース制御部が光チャネルに接続されているかを接続チャネル判定テーブル４０１を用いて判定する。もし、ステップ２０２で決定されたチャネルインタフェース制御部が光チャネルに接続されている時はステップ２０５へ進み、ステップ２０２で決定されたチャネルインタフェース制御部が電気チャネルに接続されている時はステップ２０６へ進む。ステップ２０５で光チャネル６，８用の処理を行い、リード／ライトのデータ授受を含む入出力要求を実行する。ステップ２０６で電気チャネル５，７用の処理を行い、リード／ライトのデータ授受を含む入出力要求を実行する。ステップ２０７で、今入出力要求サービスを行ったチャネルインタフェース制御部の情報を起動履歴テーブル５０１に記憶する。つまり、起動履歴テーブル５０１中のチャネルインタフェース制御部１７用５０２〜チャネルインタフェース制御部２０用５０５のうち、今、入出力サービスを行ったチャネルインタフェース制御部に対応する場所を’１’にする。ステップ２０７では、現在サービスしたチャネルインタフェース制御部の情報しか記憶せず、以前の入出力要求のチャネルインタフェース制御部の情報は消滅する。ステップ２０８で、入出力要求処理終了（チャネルインタフェース制御部と切り離す）のため、入出力要求選択レジスタ７０１をクリア（オール’０’）にする。この後、ステップ２０１へ戻る。
【００３５】
次に、図３について説明する。図３はマイクロプロセッサ２１で実行する負荷均衡の処理の概略フローである。ステップ３０１で、ステップ２０１で取り込んだ入出力要求表示レジスタ６０１と起動履歴テーブル５０１との論理積をとり、前回入出力サービスしたチャネルインタフェース制御部と同一チャネルインタフェース制御部に入出力要求があるかチェックする。もし、前回入出力サービスしたチャネルインタフェース制御部と同一チャネルインタフェース制御部に入出力要求がある場合はステップ３０３へ、前回入出力サービスしたチャネルインタフェース制御部と同一チャネルインタフェース制御部に入出力要求がない場合はステップ３０２へ進む。ステップ３０２で、直前に入出力要求処理を行ったチャネルインタフェース制御部以外に入出力要求が存在するチャネルインタフェース制御部を選択する。もし、直前に入出力要求処理を行ったチャネルインタフェース制御部以外に複数のチャネルインタフェース制御部に入出力要求がある場合には、起動履歴テーブル５０１の内容に隣接するチャネルインタフェース制御部を選択する。この場合、チャネルインタフェース制御部１７→チャネルインタフェース制御部１８→チャネルインタフェース制御部１９→チャネルインタフェース２０→チャネルインタフェース１７という選択する方法（以下、選択方法１と略す。）と前記と逆まわりで選択する方法（以下、選択方法２と略す。）とがある。本実施例の場合、どちらの選択方法でもかまわない。例えば、チャネルインタフェース制御部１７，１９，２０と入出力要求があり、前回の入出力サービスを行ったチャネルインタフェース制御部がチャネルインタフェース制御部１８であるとすると、選択方法１ではインタフェース制御部１９を選択し、選択方法２ではチャネルインタフェース制御部１７を選択する。また、チャネルインタフェース制御部２０だけに入出力要求があり、前回の入出力サービスを行ったチャネルインタフェース制御部がチャネルインタフェース制御部１８であろうとすると、選択方法１では本来チャネルインタフェース制御部１９を選択するべきであるが、チャネルインタフェース制御部１９には入出力要求がないため、チャネルインタフェース制御部２０を選択する。選択方法２についても、同様で、前記のケースの場合、チャネルインタフェース制御部１７に入出力要求がないため、チャネルインタフェース制御部２０を選択する。
【００３６】
ステップ３０３では、起動履歴テーブル５０１に記憶しているチャネルインタフェース制御部を選択する。
【００３７】
図３の負荷均衡の処理では、一見半導体記憶制御装置１５の入出力サービスが特定の中央処理装置に片寄ってまうと思われるが、入出力サービスが１回終了してしまうと同一中央処理装置からの次の入出力要求が発行されるまでの時間は数十マイクロ秒から数ミリ秒の間がある。このため、複数の中央処理装置からの入出力要求が競合している場合、ステップ３０３が実行されるケースは少なく、ステップ３０２が実行されるケースが大部分をしめる。このような理由により、複数の中央処理装置から入出力要求があっても（シェアされても）、負荷を均一化することができる。
【００３８】
本実施例は、中央処理装置が４台の場合であったが、中央処理装置が４台以上でも４台以下でも適用可能であることは言うまでもない。また、本実施例では接続チャネル判定テ−ブル４０１の作成を制御線３１を使用し、ハ−ドウェア情報を採取していたが、半導体記憶制御装置１５に種々のサ−ビス／初期設定／診断等を司るサ−ビスプロセッサを設置し、サ−ビスプロセッサよりハ−ドウェア情報を与えることによっても異種インタフェースプロトコルの混在制御を行うことが可能である。
【００３９】
本実施例ではチャネルインタフェース制御部１７〜２０にロ−カルプロセッサを持っていないが、チャネルインタフェース制御部１７〜２０にロ−カルプロセッサを持っていても、本発明は適用可能である。
【００４０】
本実施例は、外部記憶制御装置と外部記憶装置が別れている例であったが、外部記憶制御装置と外部記憶装置が一体となっている場合でも本発明は適用可能である。
【００４１】
上述の実施例は、半導体記憶装置サブシステムに対して、本発明を適用したものであったが、磁気ディスク装置サブシステム、磁気テ−プ装置サブシステム等の外部記憶制御装置にも適用可能である。
【００４２】
なお、上述の実施例は、記憶制御装置に対して、本発明を適用したものであったが、記憶制御装置以外の情報処理装置、例えば、通信制御装置、中央処理装置等にも適用可能である。
【００４４】
以上のように、本実施例によれば、外部記憶制御装置に接続されている情報伝達経路毎に情報伝達方法（インタフェースプロトコル）を示すハ−ドウェア情報を外部記憶制御装置内に持つことにより、情報伝達方法（インタフェースプロトコル）が異なる情報伝達経路が外部記憶制御装置および外部記憶装置に接続可能となる。
【００４６】
【発明の効果】
本発明によれば、種々の異種インタフェースプロトコルの情報伝達経路の混在制御ができる情報処理装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係る情報処理装置の一実施例を示すブロック図である。
【図２】本発明に係る入出力要求の処理の一例を示すフロ−チャ−トである。
【図３】本発明に係る負荷均衡の処理の一例を示すフロ−チャ−トである。
【図４】本発明に係る接続チャネル判定テ−ブルの構造の一例を示す説明図である。
【図５】本発明に係る起動履歴テ−ブルの構造の一例を示す説明図である。
【図６】本発明に係る入出力要求表示レジスタの構造の一例を示す説明図である。
【図７】本発明に係る入出力要求選択レジスタの構造の一例を示す説明図である。
【符号の説明】
１〜４：中央処理装置
５，７：電気チャネル
６，８：光チャネル
９，１１：電気ケ−ブル
１０，１２，１４：光ケ−ブル
１３：中継器
１５：半導体記憶制御装置
１６：半導体記憶装置
１７〜２０：チャネルインタフェース制御部
２１：マイクロプロセッサ
２２：メモリ
２３：選択回路
２４：デ−タ転送制御回路
２５：ドライブインタフェース制御部
２６〜３１：制御線
３２〜３５：デ−タ転送パス
４０１：接続チャネル判定テ−ブル
５０１：起動履歴テ−ブル
６０１：入出力要求表示レジスタ
７０１：入出力要求選択レジスタ
【図１】
0003660658.tif 000002
【図２】
0003660658.tif 000003
【図３】
0003660658.tif 000004
【図４】
0003660658.tif 000005
【図５】
0003660658.tif 000006
【図６】
0003660658.tif 000007
【図７】
0003660658.tif 000008