(57)【特許請求の範囲】
【請求項１】
画像を読み取る読取手段と、
前記読取手段で読み取られた画像から前記画像上に指定されたマーカー信号を表す第１の編集領域と画像編集領域の境界線を表す第１の境界領域を抽出する抽出手段と、
前記抽出手段により抽出された第１の境界領域を第１の記憶部に記憶する第１記憶手段と、
前記抽出手段により抽出された第１の編集領域と第１の境界領域の解像度を変換する変換手段と、
前記変換手段によって前記第１の編集領域を変換して生成した第２の編集領域と前記第１の境界領域を変換して生成した第２の境界領域とを第２の記憶部に記憶する第２記憶手段と、
前記第２の記憶部から前記第２の編集領域と第２の境界領域とを読み込み且つ前記第２の編集領域を拡張する領域拡張手段と、
前記領域拡張手段により拡張された第２の編集領域を前記変換手段の逆変換を行う逆変換手段と、
前記逆変換手段により逆変換された第２の編集領域を前記第１の記憶部に記憶された第１の境界領域を参照して補間処理する処理手段とを有し、
前記処理手段は、前記第１の境界領域内における注目画素の画素値を決定するとき、前記第２の記憶部に記憶された第２の編集領域または前記注目画素周辺の信号を参照し、参照すべき周辺画素が第１の境界領域を超えてしまう場合または参照すべき周辺画素が全て第１の境界領域の場合、前記第２の記憶部に格納された前記注目画素周辺の信号を参照して補間処理することを特徴とする画像処理装置。
【請求項２】
画像を読み取る読取工程と、
前記読取工程で読み取られた画像から前記画像上に指定されたマーカー信号を表す第１の編集領域と画像編集領域の境界線を表す第１の境界領域を抽出する抽出工程と、
前記抽出工程により抽出された第１の境界領域を第１の記憶部に記憶する第１記憶工程と、
前記抽出工程により抽出された第１の編集領域と第１の境界領域の解像度を変換する変換工程と、
前記変換工程によって前記第１の編集領域を変換して生成した第２の編集領域と前記第１の境界領域を変換して生成した第２の境界領域とを第２の記憶部に記憶する第２記憶工程と、
前記第２の記憶部から前記第２の編集領域と第２の境界領域とを読み込み且つ前記第２の編集領域を拡張する領域拡張工程と、
前記領域拡張工程により拡張された第２の編集領域を前記変換工程の逆変換を行う逆変換工程と、
前記逆変換工程により逆変換された第２の編集領域を前記第１の記憶部に記憶された第１の境界領域を参照して補間処理する処理工程とを有し、
前記処理工程は、前記第１の境界領域内における注目画素の画素値を決定するとき、前記第２の記憶部に記憶された第２の編集領域または前記注目画素周辺の信号を参照し、参照すべき周辺画素が第１の境界領域を超えてしまう場合または参照すべき周辺画素が全て第１の境界領域の場合、前記第２の記憶部に格納された前記注目画素周辺の信号を参照して補間処理することを特徴とする画像処理方法。
【請求項３】
請求項２記載の画像処理方法を実現するためのコンピュータ読み取り可能なプログラムコードを有することを特徴とするプログラム。
【請求項４】
請求項２記載の画像処理方法を実現するためのコンピュータ読み取り可能なプログラムコードを保持することを特徴とする記憶媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、ユーザーが指定する領域に対して所定の編集処理を行なったり、或いは処理領域用のビットマップメモリに予め処理領域を生成し、画像生成時にその出力に同期して画像処理動作を切り換えるようにした画像処理方法及び装置及びプログラム及び記憶媒体に関する。
【０００２】
【従来の技術】
現在、複写機に対してユーザーが編集領域を指定する方法としては、ディジタイザのようなポインティングディバイスを用いて指定する方法やマーカーにより原稿上に１つの点、または閉曲線を書くことによって領域を指定する方法が一般的である。
【０００３】
ポインティングディバイス及びマーカーにより指定された点または閉曲線の情報は、ＣＣＤ（撮像素子）等の画像読取装置によりメモリに書き込まれたり、ＣＰＵ（中央演算処理装置）により原稿上の位置に相当するメモリアドレスにデータを書き込むことによってメモリに格納され、その後、領域生成用のＩＣ（集積回路）を用いて境界となる線または図形の内側まで編集領域を拡張することによって、編集領域の設定を行なっている。
【０００４】
図２５〜図２８はその様子を示した図である。
【０００５】
図２５はマーカーにより１つの点で編集領域を指定した印字結果の一例を示し、同図（ａ）はマーカーにより１つの点２５０１で編集領域２５０２が指定され且つＣＣＤにより読み込まれる原稿を示し、同図（ｂ）はその印字結果を示す。この図２５によれば、同図（ａ）に示す１つの点２５０１で示した編集領域２５０２が、同図（ｂ）に示す黒色で示した図形２５０３の内側に拡張されて印字されていることがわかる。
【０００６】
図２６はマーカーにより閉曲線２６０１で編集領域２６０２が指定され且つＣＣＤにより読み込まれる原稿を示し、同図（ｂ）はその印字結果を示す。この図２６によれば、同図（ａ）に示す閉曲線２６０１により囲まれた円形の編集領域２６０２が、同図（ｂ）に示すように印字されていることがわかる。
【０００７】
図２７はディジタイザにより１つの点で編集領域を指定した印字結果の一例を示し、同図（ａ）はディジタイザにより１つの点２７０１で編集領域２７０２が指定され且つＣＣＤにより読み込まれる原稿を示し、同図（ｂ）はその印字結果を示す。この図２７によれば、同図（ａ）に示す１つの点２７０１で示した編集領域２７０２が、同図（ｂ）に示す黒色で示した図形２７０３の内側に拡張されて印字されていることがわかる。
【０００８】
図２８はディジタイザにより２つの点で編集領域を指定した印字結果の一例を示し、同図（ａ）はディジタイザにより２つの点２８０１で編集領域が指定され且つＣＣＤにより読み込まれる原稿を示し、同図（ｂ）はその印字結果を示す。この図２８によれば、同図（ａ）に示す２つの点２８０１を対角とする長方形の編集領域が、同図（ｂ）に示すように印字されていることがわかる。
【０００９】
マーカー及びディジタイザにより指定された編集領域に対する領域拡張用ＩＣによる拡張作業は、プリンタ部で印字動作を行なう前に予め行なっておく必要がある。そのため、複写動作では、始めにＣＣＤにより原稿を読み取り、その読み取った画像データ（境界線）とマーカー及びディジタイザにより指示した編集領域を表わすデータとをメモリに格納する。そして、メモリ上のデータに対して領域拡張用ＩＣを用いて図２５〜図２８に示すように編集領域の拡張を行なう。こうして編集領域の拡張が終了すると、再びＣＣＤにより原稿の読み取りを行ない、該読み取った画像データに同期してメモリから編集領域の画像データを読み出し、該読み出した画像データ上の編集領域に対応する部分に色付け等の編集処理を行なう。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した従来例にあっては、原稿の画像データとマーカー及びディジタイザで指定したデータを格納するためのメモリに原稿全面分の画像データを格納するだけの容量を持たせようとすると、大量のメモリを持たなければならなくなり、コストが増加する。また、領域拡張用ＩＣによる領域拡張にも時間がかかり１回の複写に要する時間が増大する等の問題点があった。
【００１１】
そこで現在では、画像データをメモリに格納する前に間引き動作（圧縮）を行ない、メモリに格納するデータ量を減らす一方、メモリから読み出したデータと元の画像データと相関を取るために補間処理を行ない、該補間処理後の信号を編集信号として用いるという動作を行なっている。
【００１２】
図２９にデータの間引きの具体例を示す。同図において、２９０１ａ〜２９０１ｌはフリップフロップ（Ｆ／Ｆ）で、入力された画像データに対してＣＣＤによる画像読み取り方向（主走査方向）に１画素遅延を行なっている。２９０２ａ〜２９０２ｃは１ライン遅延回路で、画像読み取り方向の１ライン分のデータを格納することで、入力に対して１ライン分遅れた画像データを出力することによって、ＣＣＤの画像読み取り方向に垂直な方向（副走査方向）に１ライン分の遅延を行なっている。２９０３はＯＲ回路で、入力された１６本分のデータのＯＲ信号を出力する。２９０４はタイミング調整回路で、４ラインに１ラインずつ４画素ごとに１画素分のイネーブル信号を出力する。２９０５はイネーブル端子（ＥＮＢ）２９０５ａ付きのフリップフロップ（Ｆ／Ｆ）で、タイミング調整回路２９０４からイネーブル信号が出力されるとＯＲ回路２９０３の出力データを取得して出力する。
【００１３】
以上の構成により、図２９に示すデータ間引きブロックは、４ライン×４画素分の画像データのＯＲ信号をデータとしてメモリに出力する。即ち、４×４の画素データを１つのデータとすることでデータ量を１／１６に間引きしている。
【００１４】
また、図２９に示した間引き処理により圧縮されたデータを伸張する方法の一例として、図３０にパターンマッチング演算式による４×４の補間処理の具体例を示す。同図内のａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉには、それぞれメモリから出力されたデータが入力される。そして、図３０に示す演算式を用いて、ｅの周辺画素の補間をその他のデータを用いて行なうことにより補間処理を行なっている。
【００１５】
また、図３１は、ある画像データが入力された場合の、図２９のデータ間引き、図３０のデータ補間処理を行なって、メモリ上で編集領域拡張を行なった場合の編集領域信号の出力結果を示している。同図（ａ）は元画像、（ｂ）は原稿画像データ、（ｃ）はデータ間引き（メモリに格納）した状態、（ｄ）はマーカー信号データ、（ｅ）はデータ間引き（メモリに格納）した状態、（ｆ）、（ｇ）は描画ＩＣによるマーカー領域判定状態、（ｈ）は図３０による補間処理状態、（ｉ）は印字結果をそれぞれ示す。
【００１６】
しかし、図２９及び図３０に示すようにメモリに画像データを入力する前段でデータ間引きを行ない、メモリ上で編集領域の拡張作業を行なった後で補間処理を行なうと、図３１に示すように原稿上の境界線（黒線で表示）と編集領域との間に隙間（白ヌケ）が発生してしまい、境界線の内側全領域に対して編集処理がかからないという問題点があった。なお、この現象は印字結果に印字される境界線が黒色の場合が特に問題となっている。
【００１７】
また、上述した従来例において領域編集のためのメモリとして有する領域（エリア）メモリの容量は、Ａ３サイズで解像度４００ｄｐｉで１ｂｉｔあたり４００Ｍｂｙｔｅを必要とし、領域数に従って必要容量は増大する。従って、メモリを少なくするために画像信号よりも低い解像度の容量で領域を生成する。この場合、画像に比べて斜線等のがたつきが目立つ等の問題が生じる。また、画像を読み込んで閉曲線で囲まれた部分を塗りつぶすような領域指定方法では、メモリの解像度が画像の解像度より低いため、画像中の一定太さの細線や細かい隙間等は取り込むことができない等の問題点があった。
【００１８】
本発明は上述した従来の技術の有するこのような問題点に鑑みてなされたものであり、その目的とするところは、メモリ容量を増やすことなく境界線と編集領域の間の隙間（白ヌケ）を確実に抑制することができる画像処理方法及び装置及びプログラム及び記憶媒体を提供しようとするものである。
【００１９】
また、本発明の第２の目的とするところは、少ないメモリ容量でより滑らかな、より画像にマッチした領域を生成し、自然な画像を得ることができる画像処理方法及び装置を提供しようとするものである。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の画像処理装置は、画像を読み取る読取手段と、前記読取手段で読み取られた画像から前記画像上に指定されたマーカー信号を表す第１の編集領域と画像編集領域の境界線を表す第１の境界領域を抽出する抽出手段と、前記抽出手段により抽出された第１の境界領域を第１の記憶部に記憶する第１記憶手段と、前記抽出手段により抽出された第１の編集領域と第１の境界領域の解像度を変換する変換手段と、前記変換手段によって前記第１の編集領域を変換して生成した第２の編集領域と前記第１の境界領域を変換して生成した第２の境界領域とを第２の記憶部に記憶する第２記憶手段と、前記第２の記憶部から前記第２の編集領域と第２の境界領域とを読み込み且つ前記第２の編集領域を拡張する領域拡張手段と、前記領域拡張手段により拡張された第２の編集領域を前記変換手段の逆変換を行う逆変換手段と、前記逆変換手段により逆変換された第２の編集領域を前記第１の記憶部に記憶された第１の境界領域を参照して補間処理する処理手段とを有し、前記処理手段は、前記第１の境界領域内における注目画素の画素値を決定するとき、前記第２の記憶部に記憶された第２の編集領域または前記注目画素周辺の信号を参照し、参照すべき周辺画素が第１の境界領域を超えてしまう場合または参照すべき周辺画素が全て第１の境界領域の場合、前記第２の記憶部に格納された前記注目画素周辺の信号を参照して補間処理することを特徴とする。
【００５１】
また、上記目的を達成するために、請求項２記載の画像処理方法は、画像を読み取る読取工程と、前記読取工程で読み取られた画像から前記画像上に指定されたマーカー信号を表す第１の編集領域と画像編集領域の境界線を表す第１の境界領域を抽出する抽出工程と、前記抽出工程により抽出された第１の境界領域を第１の記憶部に記憶する第１記憶工程と、前記抽出工程により抽出された第１の編集領域と第１の境界領域の解像度を変換する変換工程と、前記変換工程によって前記第１の編集領域を変換して生成した第２の編集領域と前記第１の境界領域を変換して生成した第２の境界領域とを第２の記憶部に記憶する第２記憶工程と、前記第２の記憶部から前記第２の編集領域と第２の境界領域とを読み込み且つ前記第２の編集領域を拡張する領域拡張工程と、前記領域拡張工程により拡張された第２の編集領域を前記変換工程の逆変換を行う逆変換工程と、前記逆変換工程により逆変換された第２の編集領域を前記第１の記憶部に記憶された第１の境界領域を参照して補間処理する処理工程とを有し、前記処理工程は、前記第１の境界領域内における注目画素の画素値を決定するとき、前記第２の記憶部に記憶された第２の編集領域または前記注目画素周辺の信号を参照し、参照すべき周辺画素が第１の境界領域を超えてしまう場合または参照すべき周辺画素が全て第１の境界領域の場合、前記第２の記憶部に格納された前記注目画素周辺の信号を参照して補間処理することを特徴とする。
【００５６】
また、上記目的を達成するために、請求項３記載のプログラムは、請求項２記載の画像処理方法を実現するためのコンピュータ読み取り可能なプログラムコードを有することを特徴とする。
【００６４】
また、上記目的を達成するために、請求項４記載の記憶媒体は、請求項２記載の画像処理方法を実現するためのコンピュータ読み取り可能なプログラムコードを保持することを特徴とする。
【００７５】
【発明の実施の形態】
以下、本発明の各実施の形態を図１〜図２４に基づき説明する。
【００７６】
（第１の実施の形態）
まず、本発明第１の実施の形態を図１〜図７に基づき説明する。図１は本発明の第１の実施の形態に係る画像処理装置の内部構成を示す側面図、図２は図１に示す画像処理装置における画像処理ユニットの内部構成を示すブロック図、図３は図２に示す画像処理ユニットにおける領域信号生成回路の内部構成を示すブロック図、図４は図３に示す領域信号生成回路における補間処理部の内部構成を示すブロック図、図５は図４に示す補間処理部を用いて補間処理を行なった出力結果を示す図、図６は図４に示す補間処理部における演算部の入力−出力対応表、図７は図６に示す入力−出力対応表における入力ライン数と入力画素数と走査方向との関係を示す図である。
【００７７】
図１中、１は画像処理装置（本実施の形態においてはデジタルカラー複写機）で、筐体２の上部にデジタルカラー画像リーダ部（以下、リーダ部と記述する）３、該リーダ部３の下部にデジタルカラー画像プリンタ部（以下、プリンタ部と記述する）４を有している。
【００７８】
リーダ部３において、原稿５を原稿台ガラス６上に載置し、操作部７の図示しないスタートボタンを押すと動作が開始する。すると露光ランプ８により原稿５を露光走査し、原稿５からの反射光像をレンズ９によりフルカラーセンサ（ＣＣＤセンサ）１０に集光してカラー色分解画像信号を得る。このフルカラーセンサ１０としては、本実施の形態では互いに隣接して配置されたＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のフィルタを付けた３ラインのＣＣＤを用いている。前記カラー色分解画像信号は、増幅回路１１を経て画像処理ユニット１２にて編集を含む画像処理が施された後、プリンタ部４に送出される。
【００７９】
プリンタ部４において、リーダ部３からの画像信号はレーザ出力部１３にてレーザ光信号に変換され、ポリゴンミラー１４で反射されて感光ドラム１５の面に投影される。画像形成時には、感光ドラム１５を図中時計回り方向（矢印方向）に回転させ、帯電器１６により一様に帯電させて、各分解色ごとに光像を照射し、潜像を形成する。
【００８０】
次に複数の現像器１７ｙ、１７ｃ、１７ｍ、１７Ｂｋのうち、所定の現像器を動作させて潜像を現像し、感光ドラム１５上にトナー画像を形成する。更に、トナー画像を記録材（例えば、複写用紙）カセット１８より搬送系及び転写装置である転写ドラム１９を介して感光ドラム１５と対向した位置に供給された記録材に転写する。転写ドラム１９を回転させるに従って感光ドラム１５上のトナー像は記録材上に転写される。このように記録材には所望数の色画像が転写され、フルカラー画像を形成する。
【００８１】
フルカラー画像形成の場合、このようにして４色のトナー像の転写を終了すると、記録材を転写ドラム１９から分離し、定着器２０を介して排出トレイ２１に排出する。
【００８２】
図２に画像処理ユニット１２の内部構成を示す。同図中、２０１はシェーディング補正回路、２０２は入力マスキング回路、２０３はＲＧＢ編集回路、２０４は色空間圧縮回路、２０５は光量−濃度変換（以下、ＬＯＧ変換と記述する）回路、２０６は出力マスキング回路、２０７はＣＭＹＫ編集回路、２０８は濃度補正回路、２０９は変倍回路、２１０は空間フィルタ回路、２１１は黒文字処理回路、２１２は領域生成回路である。
【００８３】
しかして図２において、ＣＤセンサ１０（図１参照）によって読み込まれ、増幅回路１１（図１参照）でデジタル画像信号Ｒ、Ｇ、Ｂに変換された画像は、シェーディング補正回路２０１で露光ランプ８（図１参照）の配光の傾きやＣＣＤセンサ１０（図１参照）のばらつきを補正される。その後、入力マスキング回路２０２で標準色空間を表わす３信号に変換され、ＲＧＢ編集回路２０３に入力されて、色変換、外部機器との画像合成、文字加工信号生成等の一部の編集処理が施される。次に色空間圧縮回路２０４で原稿５（図１参照）の色味がつぶれたりせずにプリンタ部４（図１参照）の色再現範囲に収まるように色空間を圧縮する。更にＬＯＧ変換テーブル２０５で、光量で表わされた画像信号Ｒ、Ｇ、Ｂを対応する現像剤（例えばトナー）の濃度信号Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）の３色信号に変換する。
【００８４】
次段の出力マスキング回路２０６では、現像剤の分光特性に応じて変換したＣＭＹＢｋＮＯＵＴＩ、画像を形成する１色の信号を順次出力する。該出力された画像信号は、ＣＭＹＫ編集回路２０７でペイント、色付け等の機能を付加した後、濃度補正回路２０８、変倍回路２０９、空間フィルタ回路２１０を経てレーザ出力部１３（図１参照）へ出力される。
【００８５】
一方、黒文字処理回路２１１では、画像信号Ｒ、Ｇ、Ｂからその画像の太文字度、エッジ、色味を検出し、その検出結果に応じて出力マスキング回路２０６、空間フィルタ回路２１０の係数、更にレーザ駆動の線数を切り換える。また、領域信号生成回路２１２では、ディジタイザ或いはマーカーによる指定に従って領域信号を生成する。
【００８６】
図３に領域信号生成回路２１２の内部構成を示す。同図中、３０１は間引き処理部、３０２は第１のデータ変換部、３０３はメモリ、３０４はＣＰＵ（中央演算処理装置）、３０５は領域拡張用ＩＣ、３０６は第２のデータ変換部、３０７は補間処理部、３０８はデータ格納部である。
【００８７】
以下、図３を用いて領域信号生成回路２１２の動作について、図４（ａ）に示すような２４画素×２４ライン画像データがＣＣＤセンサ１０（図１参照）により読み込まれた場合を具体例として説明する。
【００８８】
領域信号生成回路２１２の動作として、まず、始めにＣＣＤセンサ１０（図１参照）により読み取り動作（スキャン）が行われる。領域信号生成回路２１２の入力データであるマーカー信号は、ＲＧＢ編集回路２０３（図２参照）の内部で生成された信号であり、原稿画像データとなる黒データ（Ｋ）とＲ、Ｇ、Ｂそれぞれのマーカー色を表わす信号の４ビットで構成される。
【００８９】
図４（ｂ）（ｅ）に入力されるマーカー信号と黒データを示す。なお、ここではＲのマーカー信号と黒データのみについて説明する。
【００９０】
領域信号生成回路２１２にマーカー信号が入力されると、そのマーカー信号は間引き処理（データ圧縮）を行うために間引き処理部３０１にに入力されると共に、Ｋデータについては圧縮を行う前のデータを格納するためにデータ格納部３０８に入力される。本実施の形態では、間引き処理部３０１で行われる間引きは、上述した従来例における図２９のブロック図と同等の処理を行ない、４画素×４ライン分の１６画素のマーカー信号を１画素分のデータに間引きして出力する。
【００９１】
間引き処理部３０１から出力されたデータは第１のデータ変換部３０２によりシリアル／パラレル変換等のようにメモリに格納するためのデータの変換を行なった後、メモリ３０３に格納される。図４（ｂ）、（ｅ）の画像データに対して、データ格納部３０８に格納されたデータ（図４（ｈ））を間引き処理部３０１により間引き処理を行ない、データ変換部３０２から出力されてメモリ３０３に格納されたデータの様子を図４（ｃ）、（ｆ）に示す。
【００９２】
メモリ３０３にマーカー信号データが格納されると、領域拡張用ＩＣ（集積回路）３０５がメモリ３０３内のデータを読み込み、マーカーで示された領域信号を境界線まで拡張する処理を行なう。本実施の形態では、領域拡張用ＩＣ３０５としてＮＥＣ社の描画ＩＣであるＡＧＤＣIIを用いて領域を拡張する動作を示したものである。ＡＧＤＣIIは様々な描画用のコマンドを有しており、ここでは、その中の「塗りつぶし」機能を使用して領域の拡張を行なっている（図４（ｄ））。
【００９３】
領域拡張用ＩＣ３０５による領域拡張作業が終了すると、ＣＣＤセンサ１０（図１参照）による印字のための画像読み取り動作が開始される。すると第２のデータ変換部３０６はメモリ３０３からデータの読み込みを開始し、パラレル／シリアル変換のようにデータ変換部３０２の逆変換処理を行なう。データ格納部３０８は、データ変換部３０２から出力される領域信号に同期するようにＫデータを順次補間処理部３０７に出力する。
【００９４】
補間処理部３０７はメモリ３０３から出力された領域信号とデータ格納部３０８から入力されたＫデータを参照することにより補間処理を行ない、その出力結果を編集領域信号として出力している。
【００９５】
また、ディジタイザからの信号はＣＰＵ３０４に入力され、該ＣＰＵ３０４からの出力信号がメモリ３０３に格納される。
【００９６】
図５に補間処理部３０７の内部構成を示す。同図において、５０１はセレクタで、メモリ３０３（図３参照）から入力された領域信号のうち所望のマーカー信号を選択する。ここでは図４（ｄ）のＲデータが選択される。ここでセレクタ５０１に入力されるデータは、例えば図４（ａ）の入力画像（原稿画像）において、原稿のｉ画素目ｊライン目のデータの編集領域信号の補間処理を行う場合、主走査方向にｉ／４番目（以下、少数切り捨て）、副走査方向にｊ／４番目（以下、少数切り捨て）のデータをメモリ３０３（図３参照）から取得し、後述する演算部５０５に出力する。
【００９７】
５０２は周辺データ保持部で、セレクタ５０１により選択されたメモリデータに対して１画素１ライン分先のデータを保持するための記憶領域である。例えば原稿のｉ画素目ｊライン目のデータの編集領域信号の補間処理を行なう場合は、主走査方向に（ｉ／４）＋１番目、副走査方向に（ｊ／４）＋１番目のデータをメモリ３０３（図３参照）から取得し、後述する演算部５０５に出力する。５０３は第１の１ラインメモリで、データ格納部３０８（図３参照）から入力された黒データ（境界線データ）を１ライン分保持するためのメモリであり、第１の１ラインメモリ５０３は、データ格納部３０８（図３参照）から（ｉ＋１）画素目ｊライン目のデータが入力されると、（ｊ−１）ライン目の（ｉ−１）、ｉ、（ｉ＋１）画素目の境界線データを出力する。
【００９８】
５０４は第２の１ラインメモリで、領域信号生成回路２１２（図２参照）から出力された編集領域信号を１ライン分保持するためのメモリであり、データ格納部３０８（図３参照）からから（ｉ＋１）画素目ｊライン目のデータが入力されると、ｊライン目の（ｉ−１）画素目及び（ｊ−１）ライン目の（ｉ−１）、ｉ、（ｉ＋１）画素目の編集領域信号を出力する。５０５は演算部で、セレクタ５０１及び第１の１ラインメモリ５０３から入力されたデータによって、第２の１ラインメモリ５０４及び周辺データ保持部５０２から入力されたデータを用いて編集領域信号を出力する。
【００９９】
なお、ｉ画素目ｊライン目の編集領域信号を出力するためには、ｊライン目
（ｉ−１）画素目及び（ｊ−１）ライン目の（ｉ−１）、ｉ、（ｉ＋１）画素目の編集領域信号、ｊライン目の（ｉ−１）、ｉ画素目及び（ｊ−１）ライン目の（ｉ−１）、ｉ、（ｉ＋１）画素目の境界線データ、ｉ／４画素目ｊ／４ライン目のメモリデータ、ｉ／４＋１画素目ｊ／４＋１ライン目のメモリデータが必要である。
【０１００】
図６に入力されるデータ及び編集領域信号として出力される値の対応を示し、図７に図６に示す入力−出力対応表における入力ライン数と入力画素数と走査方向との関係を示す。
【０１０１】
図６において、例えばセレクタ５０１（図５参照）から入力されるｉ／４画素目ｊ／４ライン目のメモリデータが編集領域１である場合は、メモリデータに代表されるｉ〜ｉ＋３画素目のｊ〜ｊ＋３ライン目の画素は、全て編集領域内の画素であるため、演算部５０６（図５参照）からはｉ画素目ｊライン目の編集領域信号として編集領域内であることを表わす信号”１”が出力される。図４（ａ）における１２画素目１２ライン目等がこれに相当する。
【０１０２】
また、セレクタ５０１（図５参照）から入力されるメモリデータが編集領域外０であり、データ格納部３０８（図３参照）から入力されたｉ画素目ｊライン目の境界線データが境界線（黒データ）であることを表わす１である場合は、ｉ画素目ｊライン目の画素は編集領域の境界線上、または編集領域外であるため、演算部５０６（図５参照）からはｉ画素目ｊライン目の編集領域信号として編集領域外であることを表わす信号”０”が出力される。図４（ａ）における８画素目４ライン目等がこれに相当する。
【０１０３】
更に、セレクタ５０１（図５参照）から入力されるメモリデータが編集領域外０であり、データ格納部３０８（図３参照）から入力されたｉ画素目ｊライン目の境界線データが境界線（黒データ）でないことを表わす０である場合は、周辺画素の境界線データのパターンにより第２の１ラインメモリ５０４（図５参照）から出力された周辺画素の編集領域信号を参照することにより、ｉ画素目ｊライン目の編集領域信号を決定する。図４（ａ）における８画素目５ライン目、１８画素目１０ライン目等がこれに相当する。
【０１０４】
但し、図６のパターン１０，１１，１４，１５については、周辺画素の編集領域信号を参照すると、境界線を超えて参照してしまう可能性があるため、この４つの場合については、周辺データ保持部５０３（図５参照）から出力されているｉ／４画素目ｊ／４＋１ライン目のメモリデータを編集領域信号として出力する。図４（ａ）における７画素目５ライン目、６画素目１３ライン目等がこれに相当する。
【０１０５】
以上説明したような補間処理動作を図４（ａ）の原稿画像に対して行なった結果を図４（ｇ）に示す。図４（ｇ）に示すように境界線となる黒データの内側の全ての画素を編集領域とすることができる。
【０１０６】
なお、本実施の形態においては、編集領域をマーカーにより原稿上に１点で指定された場合について説明したが、ディジタイザによる編集領域の指定を行なった場合には、領域信号生成回路２１２（図２参照）にはマーカー信号として画像データである黒データ（境界線）のみをＣＰＵ３０４（図３参照）によりメモリ３０３（図３参照）内の対応する位置にデータを書き込み、その後は上述したようなメモリ３０３（図３参照）へのデータ格納以降の動作を行なうことによって、同様の効果を得ることができる。
【０１０７】
（第２の実施の形態）
次に本発明の第２の実施の形態について図８及び図９に基づき説明する。なお、本実施の形態に係る画像処理装置の基本的な構成は、上述した第１の実施の形態における図１〜図３と同一であるから、これらの図を流用して説明する。
【０１０８】
図８は本発明の第２の実施の形態に係る画像処理装置における補間処理部の内部構成を示すブロック図、図９は図８における補間処理信号生成部の内部構成を示すである。
【０１０９】
図８において、上述した第１の実施の形態における図５と同一部分には同一符号が付してある。図８において図５と異なる点は、図５の構成に補間処理信号生成部８０１及び第２のセレクタ８０２を付加したことである。
【０１１０】
補間処理信号生成部８０１は、メモリ３０３（図３参照）から出力された領域信号の主走査方向３データ×副走査方向３データ分の計９データを保持し、演算を行なうことによって補間処理を行なう領域を設定するためのものである。また、第２のセレクタ８０２は、補間処理信号生成部８０１から補間処理信号が出力される（＝１）と、演算部５０５の出力を編集領域信号として出力し、補間処理信号が出力されない（＝０）場合は、セレクタ５０１から出力されたメモリ３０３（図３参照）の編集信号を編集領域信号として出力する。
【０１１１】
図９に補間処理信号生成部８０１の内部構成を示す。同図において、９０１は領域信号データ保持部で、メモリ３０３（図３参照）内の領域信号の主走査方向３データ×副走査方向３データ分の計９データを保持している。この領域信号データ保持部９０１は、１ライン前領域信号データ格納部９０２、領域信号データ格納部９０３、１ライン後領域信号データ格納部９０４、第１〜第６のフリップフロップ（Ｆ／Ｆ）９０５ａ〜９０５ｆを有している。
【０１１２】
９０６ａ〜９０６ｄは第１〜第４の３入力ＯＲ回路である。第１の３入力ＯＲ回路９０６ａの入力端子は１ライン前領域信号データ格納部９０２の出力端子、第１及び第２のフリップフロップ９０５ａ，９０５ｂの出力端子にそれぞれ接続されている。第２の３入力ＯＲ回路９０６ｂの入力端子は領域信号データ格納部９０３の出力端子、第３及び第４のフリップフロップ９０５ｃ，９０５ｄの出力端子にそれぞれ接続されている。第３の３入力ＯＲ回路９０６ｃの入力端子は１ライン後領域信号データ格納部９０４の出力端子、第５及び第６のフリップフロップ９０５ｅ，９０５ｆの出力端子にそれぞれ接続されている。第１〜第３の３入力ＯＲ回路９０６ａ〜９０６ｃの出力端子は、第４の３入力ＯＲ回路９０６ｄの入力端子にそれぞれ接続されている。
【０１１３】
そして、３入力ＯＲ回路９０６ｄの出力は領域信号データ保持部９０１に保持されている９つのデータ領域のＯＲ信号を出力している。従って、領域信号データ保持部９０１に保持されている領域信号データの内少なくとも１つの編集領域があると、３入力ＯＲ回路９０６ｄから「１」が出力される。
【０１１４】
第１の３入力ＡＮＤ回路９０７ａの入力端子は、１ライン前領域信号データ格納部９０２の出力端子、第１及び第２のフリップフロップ９０５ａ，９０５ｂの出力端子にそれぞれ接続されている。第２の３入力ＡＮＤ回路９０７ｂの入力端子は領域信号データ格納部９０３の出力端子、第３及び第４のフリップフロップ９０５ｃ，９０５ｄの出力端子にそれぞれ接続されている。第３の３入力ＡＮＤ回路９０７ｃの入力端子は１ライン後領域信号データ格納部９０４の出力端子、第５及び第６のフリップフロップ９０５ｅ，９０５ｆの出力端子にそれぞれ接続されている。第４の３入力ＡＮＤ回路９０７ｄの入力端子は、第４の３入力ＯＲ回路９０６ｄの出力端子、後述する３ＮＡＮＤ回路９０８の出力端子、後述するＮＯＴ回路９０９の出力端子にそれぞれ接続されている。
【０１１５】
そして、第４の３入力ＡＮＤ回路９０７ｄの出力端子から「１」、即ち補間処理信号が出力される条件とは、注目データ（中心データ）が編集領域ではなく且つ注目データの周辺データに編集領域であるデータが存在する、即ち注目データが編集領域に接している状態であることである。
【０１１６】
９０８は３入力ＮＡＮＤ回路で、その入力端子は出力端子は、第１〜第３の３入力ＡＮＤ回路９０７ａ〜９０７ｃの出力端子にそれぞれ接続されている。また、３入力ＮＡＮＤ回路９０８の出力端子は、第４の３入力ＡＮＤ回路９０７ｄの入力端子に接続されている。そして、３入力ＮＡＮＤ回路９０８の出力端子からは、領域信号データ保持部９０１に保持されている９つのデータ領域のＮＡＮＤの演算結果を示す信号を出力している。従って、領域信号データ保持部９０１に保持されている領域信号データの内少なくとも１つの編集領域でないと、３入力ＮＡＮＤ回路９０８から「１」が出力される。
【０１１７】
９０９はＮＯＴ回路で、その入力端子は第３のフリップフロップ９０５ｃの出力端子に且つ出力端子は第４の３入力ＡＮＤ回路９０７ｄの入力端子にそれぞれ接続されている。そして、ＮＯＴ回路９０９の出力端子から、領域信号データ保持部９０１に保持されている９つの領域信号データの中心となるデータの反転信号を出力している。従って、領域信号データ保持部９０１の中心データが「０」、即ち編集領域でないと「１」が出力される。
【０１１８】
以上の構成から、本実施の形態に係る画像処理装置における補間処理部３０７（図３参照）から出力される編集領域信号は、メモリ３０３（図３参照）内のデータにおいて、編集領域信号に接しているデータに対しては演算部５０５（図８参照）により補間処理を行なったデータを、それ以外の部分ではメモリ３０３（図３参照）から入力された編集領域信号をそのまま出力することにより、境界線の近くで「白ヌケ」が発生する可能性がある部分でのみ補間処理を行なうことができる。
【０１１９】
〔第３の実施の形態〕
次に、本発明の第３の一実施の形態を図１０〜図２１に基づき説明する。
【０１２０】
図１０は、本発明の第３の実施の形態に係る画像処理装置であるデジタルカラー複写機の内部構成を示す側面図であり、同図中、１００１は画像処理装置（デジタルカラー複写機）で、筐体１００１ａの上部にデジタルカラー画像リーダ部（以下、リーダ部と記述する）１００２、該デジタルカラー画像リーダ部１００２の下部にデジタルカラー画像プリンタ部（以下、プリンタ部と記述する）１００３を有している。
【０１２１】
リーダ部１００２において、原稿１００４を原稿台ガラス１００５上に載置し、光学系読み取り駆動モータ１００６により露光ランプ１００７ａを含む公知の原稿走査ユニット１００７を予め設定された一定の速度で露光走査する。そして、原稿１００４からの反射光像を、レンズ１００８によりフルカラーセンサ（ＣＣＤセンサ）１００９に集光し、カラー色分解画像信号を得る。このフルカラーセンサ１００９としては、互いに隣接して配置されたＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のフィルタを付けた３ラインのＣＣＤを用いている。前記カラー色分解画像信号は、画像処理部１０１０及びコントローラ部１０１１にて画像処理が施された後、プリンタ部１００３に送出される。
【０１２２】
なお、原稿台ガラス１００５の周辺には操作部１００５ａが設けてあり、複写シーケンスに関する各種モード設定を行うスイッチ及び表示用のデスプレイ及び表示器が配置されている。
【０１２３】
プリンタ部１００３において、像担持体である感光ドラム１０１２は図中矢印方向に回転自在に担持されている。この感光ドラム１０１２の周囲には、前露光ランプ１０１３、コロナ帯電器１０１４、レーザ露光光学系１０１５、電位センサ１０１６、色の異なる４個の現像器１０１７ｙ，１０１７ｃ，１０１７ｍ，１０１７Ｂｋ、これらの現像器１０１７ｙ，１０１７ｃ，１０１７ｍ，１０１７Ｂｋを駆動する偏心カム１０１８ｙ，１０１８ｃ，１０１８ｍ，１０１８Ｂｋ、感光ドラム１０１２上の光量を検知するドラム上光量検知手段１０１９、転写装置１０２０及びクリーニング器１０２１が配置されている。
【０１２４】
レーザ露光光学系１０１５において、リーダ部１００２からの画像信号は、レーザ出力部（図示省略）にて光信号に変換され、該変換されたレーザ光がポリゴンミラー１０２２で反射され、レンズ１０２３及びミラー１０２４を通って感光ドラム１２の面に投影される。
【０１２５】
プリンタ部１００２での画像形成時には、感光ドラム１０１２を図中矢印方向に回転させ、前露光ランプ１０１３で除電した後の感光ドラム１０１２を帯電器１０１４により一様に帯電させて、各分解色ごとに光像Ｅを照射して潜像を形成する。
【０１２６】
次に、現像器１０１７ｙ，１０１７ｃ，１０１７ｍ，１０１７Ｂｋのうちの所定の現像器を動作させて、感光ドラム１０１２上のを潜像を現像し、感光ドラム１０１２上に樹脂を基体としたトナー画像を形成する。各現像器１０１７ｙ，１０１７ｃ，１０１７ｍ，１０１７Ｂｋは、対応する偏心カム１０１８ｙ，１０１８ｃ，１０１８ｍ，１０１８Ｂｋの動作により、各分解色に応じて択一的に感光ドラム１０１２に接近するようになっている。
【０１２７】
更に、感光ドラム１０１２上のトナー画像を、予め選択された記録材カセット１０２５ａ，１０２５ｂ，１０２５ｃの内の１つから搬送系及び転写装置１０２０を介して感光ドラム１０１２と対向した位置に供給された記録材（記録紙）に転写する。なお、この記録材カセットの選択は、記録画像の大きさにより予めコントローラ部１０１１からの制御信号によりピックアアップローラ１０２６ａ，１０２６ｂ，１０２６ｃの内のいずれか１つが駆動されることにより行われる。
【０１２８】
転写装置１０２０は、本実施の形態では転写ドラム１０２０ａ、転写帯電器１０２０ｂ、記録材を静電させるための吸着帯電器１０２０ｃ、この吸着帯電器１０２０ｃと対向する吸着ローラ１０２０ｄ、内側帯電器１０２０ｅ、外側帯電器１０２０ｆとを有している。転写ドラム１０２０ａは、回転駆動可能に軸支されており、その周面開口域にはポリカーボネートフィルム等の誘電体シートからなる記録材担持シート１０２０ｇが円筒状に一体に張設されている。ドラム状とされる転写装置１０２０、つまり転写ドラム１０２０ａを回転させるに従って感光ドラム１０１２上のトナー画像は、転写帯電器１０２０ｂにより記録材担持シート１０２０ｇに担持された記録材上に転写される。
【０１２９】
このように記録材担持シート１０２０ｇに吸着されて搬送される記録材には所望数の色画像が転写され、フルカラー画像が形成される。
【０１３０】
フルカラー画像形成の場合、このようにして４色のトナー画像の転写を終了すると、記録材は転写ドラム１０２０ａから分離爪１０２７ａ、分離押し上げコロ１０２７ｂ及び分離帯電器１０２８の作用によって分離され、熱ローラ定着器１０２９を介して排出トレー１０３０に排出される。
【０１３１】
また、転写後において感光ドラム１０１２は、その表面に残留しているトナーがクリーニング器１０２１により清掃除去された後、再度画像形成工程に供される。
【０１３２】
記録材の両面に画像を形成する場合には、記録材が定着器１０２９を通過した後、直ちに搬送パス切換ガイド１０３１を駆動し、記録材を搬送縦パス１０３２を経て反転パス１０３３に一旦導いた後、反転ローラ１０３４の逆転により送り込まれた際の記録材の後端を先頭にして、送り込まれた方向と反対向きに退出させ、中間トレー１０３５に収納する。その後、再び上述した画像形成工程によって記録材のもう一方の面に画像を形成する。
【０１３３】
また、転写ドラム１０２０ａの記録材担持シート１０２０ｇ上の粉体の飛散付着、記録材上のオイルの付着等を防止するために、ファーブラシ１０３６と記録材担持シート１０２０ｇを介してファーブラシ１０３６に対向する第１のバックアップブラシ１０３７や、オイル除去ローラ１０３８と記録材担持シート１０２０ｇを介してオイル除去ローラ１０３８に対向する第２のバックアップブラシ１０３９の作用により清掃を行う。このような清掃は、画像形成前もしくは画像形成後に行い、また、ジャム（紙づまり）発生時には随時行う。
【０１３４】
また、本実施の形態においては、所望のタイミングで偏心カム１０４０を動作させ、転写ドラム１０２０ａと一体化しているカムフォロワ１０２０ｈを作動させることにより、記録材担持シート１０２０ｇと感光ドラム１０１２との間のギャップを任意に設定可能な構成となっている。例えば、スタンバイ中、または電源オフ時には、転写ドラム１０２０ａと感光ドラム１０１２との間隔を離間させる。
【０１３５】
次に、画像処理部１０１０及びコントローラ部１０１１を含む画像処理ブロックについて図１１及び図１２を用いて説明する。図１１及び図１２は、画像処理部１０１０、コントローラ部１０１１及びその周辺の被制御部の構成を示すブロック図である。図１１において、フルカラーセンサ（ＣＣＤ）１００９は、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３ライン１１０１，１１０２，１１０３のＣＣＤで構成されており、原稿からの１ラインの光情報を色分解して４００ｄｐｉの解像度でＲ，Ｇ，Ｂの電気信号を出力する。本実施の形態では、１ラインとして最大２９７ｍｍ（Ａ４サイズ縦）の読み取りを行うため、ＣＣＤからはＲ，Ｇ，Ｂ各々１ライン４６７７画素画像が出力される。
【０１３６】
図１１において、１１０４は同期信号生成回路で、主走査アドレスカウンタ１１０４ａや副走査アドレスカウンタ１１０４ｂ等より構成されている。主走査アドレスカウンタ１１０４ａは、感光ドラム１０１２（図１０参照）へのラインごとのレーザ記録の同期信号であるＢＤ信号によりラインごとにクリアされて、画素クロック信号発生回路１１０５からのＶＣＬＫ信号をカウントし、フルカラーセンサ１００９から読み出される１ラインの画像情報の各画素に対応したカウント出力Ｈ−ＡＤＲを出力する。このＨ−ＡＤＲは、０から５０００までアップカウントし、フルカラーセンサ１００９から１ライン分の画像信号を十分読み出せるようになっている。また、同期信号生成回路１１０４からは、ライン同期信号ＬＳＹＮＣや画像信号の主走査有効区間信号ＶＥや副走査有効区間信号ＰＥ等の各種のタイミング信号を出力する。
【０１３７】
図１１において、１１０６はＣＣＤ駆動信号生成回路で、Ｈ−ＡＤＲをデコードしてフルカラーセンサ１００９のシフトパルスよりセットパルスや転送クロックであるＣＣＤ−ＤＲＩＶＥ信号を発生する。これによりフルカラーセンサ１００９からＶＣＬＫ信号に同期して、同一画素に対するＲ，Ｇ，Ｂの色分解画像信号が順次出力される。１１０７はＡ／Ｄ変換回路で、Ｒ，Ｇ，Ｂの各画像信号を８ビットのデジタル信号に変換する。１１５０はシェーディング補正回路で、フルカラーセンサ１００９での画素ごとの信号出力のばらつきを補正するための回路である。シェーディング補正回路１１５０には、Ｒ，Ｇ，Ｂの各信号のそれぞれ１ライン分のメモリを持ち、光学系により予め決められた濃度を持つ白色板の画像を読み取って基準信号として用いる。
【０１３８】
１１５１は副走査つなぎ回路で、フルカラーセンサ１００９により読み取られた画像信号が副走査方向に８ラインずつずれるのを吸収するための回路である。１１５２は入力マスキング回路で、入力信号Ｒ，Ｇ，Ｂの色濁りを取り除くための回路である。
【０１３９】
図１１及び図１２において、１１５３，１１６３，１１６７はバッファで、ＺＯ−ＥＤ信号がＬ（ロー）レベルのとき画像信号を通し、ＺＯ−ＥＤ信号がＨ（ハイ）レベルのとき画像信号を通さなくする。通常、編集機能を用いるときは、ＺＯ−ＥＤ信号がＬレベルである。
【０１４０】
図１２において、１１５５は平滑化回路で、画像信号を平滑化するフィルタ回路であり、５×５のマトリクス演算を行う。１１５６は色変換回路で、ＲＧＢの画像信号をＨＳＬ色空間座標に変換して、予め指定され色を他の指定された色に変換して、再びＲＧＢの色空間に戻す機能を有する。また、多値の信号を一定のしきい値で２値に変換することも可能である。１１５９は外部装置で、画像信号を最大Ａ３サイズまで記憶するメモ装置や、該メモリ装置を制御するコンピュータ等から構成される。外部装置１１５９の画像信号は、レッド、グリーン、ブルー（ＲＧＢ）信号、またはシアン、マゼンダ、イエロー、ブラック（ＣＭＹＫ）信号、そして、２値信号の形式で入出力される。１１５８はインターフェイス（Ｉ／Ｆ）回路で、外部装置１１５９からの画像信号と内部の画像信号とのタイミングと速度を合わせるための回路である。
【０１４１】
図１２において、１１６０はエリア（領域）生成回路で、エディタ等により指定された領域を生成して記憶する回路である。また、原稿にマーカーペン等により描かれた画像を抽出したＭＡＲＫＥＲ信号もエリア領域としてメモリに記憶される。また、図１１のフルカラーセンサ１００９により読み取られた画像信号を２値化したＳＣ−ＢＩ信号は、２値画像信号としてＺ−ＢＩ出力信号に用いられる。このエリア生成回路１１６０の内、エリア用のメモリ書き込み部とメモリ読み出し部を後で詳細に説明する。
【０１４２】
図１２において、１１５７はＲＧＢ合成回路で、図１１のフルカラーセンサ１００９により読み取られたＲＧＢ画像信号と図１２の外部装置１１５９からのＲＧＢ画像信号とを合成するための回路である。また、ＲＧＢ合成回路１１５７は、図１１のフルカラーセンサ１００９からのＲＧＢ画像信号と図１２の外部装置１１５９からの２値画像信号との合成も可能である。合成する領域は、エリア生成回路１１６０からのＡＲＥＡ信号により指定されるか、もしくは外部装置１１５９からのＩＰＵ−ＢＩ信号により指定される。また、合成には、図１１のフルカラーセンサ１００９からの画像信号と図１２の外部装置１１５９からの画像信号とを領域ごとに独立して合成する置き換え合成と、２つの画像を同時に重ねて透かし合わせたように合成する透かし合成も可能である。この透かし合成では、２つの画像の内どちらの画像をどれだけ透かして合成するかという透かし率の指定も可能である。
【０１４３】
図１２において、１１６１は輪郭生成回路で、図１１のフルカラーセンサ１００９により読み取られた画像信号を２値化したＳＣ−ＢＩ信号や、図１２の外部装置１１５９からの２値データであるＩＰＵ−ＢＩ信号、またはエリア生成回路１１６０からの２値データＺ−ＢＩ信号に対して輪郭を抽出し、影の生成を行う。１１６２は黒文字判定回路で、入力された画像信号の特徴を判定し、８種類の文字の太さ信号（太文字度）ＦＴＭＪ、エッジ信号ＥＤＧＥ、色信号ＩＲＯを出力する。
【０１４４】
図１２において、１１０８は色空間圧縮回路で、以下のマトリクス演算（１）を行う回路である。
【０１４５】
Ｒ’＝Ｒ＋ａ１１  ａ１２  ａ１３  ａ１４  ａ１５  ａ１６  ａ１７  ａ１８×Ｒ−Ｘ
Ｇ’＝Ｇ＋ａ２１  ａ２２  ａ２３  ａ２４  ａ２５  ａ２６  ａ２７  ａ２８×Ｇ−Ｘ
Ｂ’＝Ｂ＋ａ３１  ａ３２  ａ３３  ａ３４  ａ３５  ａ３６  ａ３７  ａ３８×Ｂ−Ｘ
（Ｒ−Ｘ）×（Ｇ−Ｘ）
（Ｇ−Ｘ）×（Ｂ−Ｘ）
（Ｂ−Ｘ）×（Ｒ−Ｘ）
Ｒ×Ｇ×Ｂ
（２５５−Ｒ）×（２５５−Ｇ）×（２５５−Ｂ）  ここで、ＸはＲ，Ｇ，Ｂの最小値を表わす。
【０１４６】
なお、色空間圧縮回路１１０８において予め色空間圧縮を行うか否かの設定を行っておくことにより、領域信号ＡＲＥＡで色空間圧縮のオン／オフの切り換えが可能となる。
【０１４７】
図１２において、１１０９は光量−濃度変換回路（ＬＯＧ変換回路）で、レッド、グリーン、ブルーの８ビットの光量信号を対数変換によりシアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各８ビットの濃度信号に変換する回路である。１１１０は出力マスキング処理回路で、既知のＵＣＲ処理（下色除去処理）によりＣ，Ｍ，Ｙ３色の濃度信号からブラックの濃度信号を抽出すると共に、各濃度信号に対応した現像剤の色濁りを除去する既知のマスキング演算処理を施す回路である。
【０１４８】
図１２において、１１１１は第１のセレクタ回路で、上述のようにして生成されたＭ’，Ｃ’，Ｙ’，Ｋ’の各濃度信号の内から、現在使用する現像剤に対応した色の信号を選択する回路である。ＺＯ−ＴＯＮＥＲ信号は、この色選択のために後述する図１１のＣＰＵ１１３０から発生される２ビットの信号であり、ＺＯ−ＴＯＮＥＲ信号が０の場合にはＭ’信号が、ＺＯ−ＴＯＮＥＲ信号が１の場合にはＣ’信号が、ＺＯ−ＴＯＮＥＲ信号が２の場合にはＹ’信号が、ＺＯ−ＴＯＮＥＲ信号が３の場合にはＫ’信号がＲＥＡＤ−ＤＴ信号として出力される。
【０１４９】
図１２において、１１１２はサンプリング回路で、入力された画像信号Ｒ，Ｇ，Ｂ及びＲ，Ｇ，Ｂ信号から生成された濃度信号ＮＤを４画素ごとにサンプリングしてシリアルにＲ，Ｇ，Ｂ，ＮＤ信号として出力する回路である。なお、濃度信号ＮＤは、例えば（Ｒ＋Ｇ＋Ｂ）／３で表わされる。１１１３は第２のセレクタ回路で、ＳＭＰ−ＳＬ信号がＣＰＵ１３０によりＬレベルを設定されたとき画像信号ＲＥＡＤ−ＤＴを選択し、ＳＭＰ−ＳＬ信号が図１１のＣＰＵ１１３０によりＨレベルを設定されたときサンプリング信号ＳＭＰ−ＤＴを選択して出力する。
【０１５０】
図１２において、１１６４はＣＭＹＫ合成回路で、図１１のフルカラーセンサ１００９により読み取られた画像信号と図１２の外部装置１１５９より入力されるＣＭＹＫ形式の画像信号を合成するための回路である。ＣＭＹＫ合成を行うときは、図１１のフルカラーセンサ１００９からの画像信号に応じて現在使用する現像剤に対応した色信号が図１２の外部装置１１５９より１ページ分ずつ入力される。また、合成する領域は、図１２のＲＧＢ合成回路１１５７と同様にＡＲＥＡ信号もしくはＩＰＵ−ＢＩ信号により切り換えを行う。また、同様に透かし合成も可能である。
【０１５１】
図１２において、１１６５は色付け回路で、例えば白黒画像に予め設定した色を付ける等の処理を施す回路である。また、図１２の外部装置１１５９からの２値の画像信号ＩＰＵ−ＢＩに対しても色付けを行うことができる。更に、徐々に階調が変化するようなグラデーションのパターンも作ることが可能である。１１６６はＦ値補正回路で、図１０のプリンタ部１００３の現像特性に応じたガンマ処理を行うと共に、モードごとの濃度の設定も可能である。
【０１５２】
図１１において、１１１４は変倍回路で、画像信号１ライン分のメモリを持ち、主走査方向の画像信号の拡大、縮小や画像を斜めにして出力する斜体処理を行う回路である。また、サンプリング時には、メモリにサンプリングデータを蓄積したヒストグラムの作成に用いる。１１６８はテクスチャ回路で、フルカラーセンサ１００９で読み取られたカラー画像信号に、予めフルカラーセンサ１００９により読み取られた画像信号を２値化したパターンもしくは図１２の外部装置１１５９から入力された２値化パターンを合成して出力する回路である。１１６９はスムージング回路、１１７０はエッジ強調回路で、各々５×５のフィルタから構成されている。１１７１はアドオン回路で、画像信号を特定のコード化されたパターンで出力する回路である。１１５はレーザコントローラで、８ビットの濃度信号であるビデオ（ＶＩＤＥＯ）信号に応じてレーザの発光量を制御するものである。このレーザ光は、図１０のポリゴンミラー１０２２で感光ドラム１０１２の軸方向に走査され、この感光ドラム１０１２に１ラインの静電潜像を形成する。
【０１５３】
図１１において、１１１６は図１０の感光ドラム１０１２に近接して設けられたフォトディテクタで、感光ドラム１０１２を走査する直前のレーザ光の通過を検出して１ラインの同期信号ＢＤを発生する。
【０１５４】
図１２において、１１７３はエリアＬＵＴ（ルックアップテーブル）回路で、エリア生成回路１１６０からのエリア（ＡＲＥＡ）信号に応じて各モードの設定を行う。エリアＬＵＴ回路１１７３の出力であるＬＯＧＣＤ信号は、ＬＯＧ変換回路１１０９のＬＯＧテーブルをスルー設定等に切り換えたり、ＵＣＲＣＤ信号は出力マスキング処理回路１１１０でトリミングやマスキングを行ったり、ＦＣＤ信号はＦ値補正回路１１６６のＦ値の大きさを変えたりする。また、ＡＣＤ６信号は色付け回路１１６５へ、ＮＣＤ信号はＣＭＹＫ合成回路１１６４へ、ＫＣＤ信号は後述する黒文字ＬＵＴ回路１１７２へそれぞれ接続されており、それぞれ各種モードの設定を行う。
【０１５５】
図１２において、１１７２は黒文字ＬＵＴ回路で、黒文字判定回路１１６２の出力により様々な処理を行う。例えば、ＵＣＲ−ＳＬ信号は、出力マスキング処理回路１１１０のＵＣＲ量を変化させて、より黒い文字と判定した領域には黒の量をより多くしてＣ，Ｍ，Ｙの量をより少なくして現像する等の処理を行う。また、ＥＤＧＥ−ＳＬ信号は、図１１のスムージング回路１１６９及びエッジ強調回路１１７０では黒い文字の領域ほどエッジの部分が強調されるようなフィルタに切り換える設定を行う。更に、図１２の黒文字ＬＵＴ回路１１７２の出力であるＳＮＳ−ＳＬ信号は図１１のレーザーコントローラ１１１５においてＰＷＭ（パルス幅変調）制御の４００線／２００線の線数切り換えを行う。つまり、黒い文字と判定した領域では解像度を上げるために４００線で現像を行い、他の画像領域では階調度を上げるために２００線で行う。
【０１５６】
図１１において、１１１８はフォトセンサで、図１０の転写ドラム１０２０ａが所定位置に来たことを検出してページ同期信号ＩＴＯＰを発生し、同期信号生成回路１１０４の副走査アドレスカウンタ１１０４ｂを初期化すると共に、ＣＰＵ１１３０に入力される。１１３０はＣＰＵ（中央演算処理装置）で、画像読み取り動作及び画像記録動作の制御を行う。１１３１は読取駆動モータコントローラで、図１０の読み取り駆動モータ１００６の前進／後進及び速度の制御を行うものである。１１３２はＩ／Ｏポートで、複写動作の制御に必要な上記以外のセンサーやアクチュエータを制御するものである。このＩ／Ｏポート１１３２の中に図１０の記録材カセット１０２５ａ〜１０２５ｃから記録材を供給するＰＦ信号も含まれる。また、その他の信号として、図１０の記録材カセット１０２５ａ〜１０２５ｃに取り付けられた図示されていない記録材サイズセンサーにより記録材のサイズが検知され、その検知信号がＩ／Ｏポート１１３２からＣＰＵ１１３０に入力される。
【０１５７】
図１１において、１０５１ａはコピー枚数や各種動作モードを指示するための操作部である。１１３３はＲＯＭ（リードオンリーメモリ）で、ＣＰＵ１１３０で用いるプログラムや予め決められた設定値が格納されている。１１３４はＲＡＭ（ランダムアクセスメモリ）で、データの一時的な保存や新たに設定された設定値等が格納されている。
【０１５８】
次に、エリア生成回路１１６０の内のメモリ書き込み部について図１３を用いて説明する。図１３は、エリア生成回路１１６０の内のメモリ書き込み部の構成を示すブロック図である。同図において、入力信号ＶＩ１は図１２のＭＡＲＫＥＲ信号に相当し、４００ｄｐｉの画像信号であり、２値化された４種類の画像信号が入力される。３００はラインメモリ（ＦＩＦＯ）で、５１２０画素分のデータを記憶できる。信号ＶＩ１をＦＩＦＯ３００で１ライン遅延させて信号ＶＩ２を生成する。１３０１は第１の除去回路で、フリップフロップ（Ｆ／Ｆ）１３０１ａとＡＮＤゲート１３０１ｂとからなり、信号ＶＩ１の１画素の孤立点の除去を行う。１３０２は第２の除去回路で、フリップフロップ（Ｆ／Ｆ）１３０２ａとＡＮＤゲート１３０２ｂとからなり、信号ＶＩ２の１画素の孤立点の除去を行う。第１及び第２の除去回路１３０１，１３０２の出力は、ＡＮＤゲート１３０３に入力される。
【０１５９】
１３０４はＯＲ回路で、３個のフリップフロップ１３０４ａ，１３０４ｂ，１３０４ｃと１個のＯＲゲート１３０ｄとから構成され、４画素分の信号のＯＲをとる回路である。１３０５はＯＲゲート、１３０６はＡＮＤゲート、１３０８はラインメモリ（ＦＩＦＯ）で、５１２０画素分のデータを記憶できる。１３０７はコントロール（ＣＮＴ）回路で、ＦＩＦＯ１３０８からの信号をＡＮＤゲート１３０６で制御するための回路であり、４ラインごとに３ライン分だけＡＮＤゲート１３０６をイネーブルにする。そして、ＯＲゲート１３０５では、主走査方向と副走査方向のそれぞれ４画素分ずつの１６画素分の画像信号のＯＲとして出力される。
【０１６０】
１３０９はＦＩＦＯ１３０８のコントロール回路で、リードイネーブル信号及びライトイネーブル信号を生成する。１３１０ａ，１３１０ｂ，１３１０ｃ，１３１０ｄはシリアルパラレル変換回路であり、ここではＯＲゲート１３０５から４分の１画素クロックが入力されることにより、入力信号は４分の１に間引きされつつ、それぞれ１６個の画像信号が１つにまとめられる。１３１１ａ，１３１１ｂ，１３１１ｃ，１３１１ｄはフリップフロップ（Ｆ／Ｆ）で、シリアルパラレル変換回路１３１０ａ〜１３１０ｄの出力信号が入力される。１３１２はセレクタ回路で、Ｆ／Ｆ１３１１ａ〜１３１１ｄの出力信号が入力される。１３１３はページメモリで、セレクタ回路１３１２の出力信号が入力される。
【０１６１】
そして、画像信号がシリアルパラレル変換回路１３１０ａ〜１３１０ｄにより１つにまとめられた後、Ｆ／Ｆ１３１１ａ〜１３１１ｄとセレクタ回路１３１２によりタイミングを計りながら１６画素分の信号ＶＯ１が一度にページメモリ１３１３に書き込まれる。また、セレクタ回路１３１２のセレクト信号ＰＳＬは８クロックごとに０１２３を繰り返して選択する。そして、信号ＶＯ１が書き込まれるタイミングは、４ラインに一度で且つ６４クロックに一度となる。つまり、画像信号は主走査及び副走査それぞれ４分の１に間引きされるため、１００ｄｐｉ相当の画像になる。
【０１６２】
１３１４は制御信号生成回路で、ページメモリ１３１３を制御するための制御信号であるライトイネーブル信号ＭＷＥＮや、アドレス信号ＭＡＤ、ＲＡＳ、ＣＡＳを生成する。
【０１６３】
図１５にページメモリ１３１３に書き込むときのアドレスマップを示す。同図において、アドレス８００００ｈからＦＦＦＦＦｈまでは領域用メモリ空間であり、Ｒ，Ｇ，Ｂ，黒の各色に対応したそれぞれ４つのブロックに分かれている。
【０１６４】
また、図１７にページメモリ１３１３に書き込むときの制御信号の出力タイミングを示す。同図においては、４ライン目ごとのタイミングを表わし、６４クロックごとにそれぞれ４つの領域用画像信号を異なるアドレスに書き込んでいる。１，２，３ライン目では、ページメモリ１３１３への書き込みは行わない。
【０１６５】
次に、図１２のエリア生成回路１１６０の内のメモリ読み出し部について図１４を用いて説明する。図１４は、エリア生成回路１１６０の内のメモリ読み出し部の構成を示すブロック図である。同図において、１４０１ａ，１４０１ｂ，１４０１ｃ，１４０１ｄ，１４０１ｅ，１４０１ｆ，１４０１ｇ，１４０１ｈはフリップフロップ（Ｆ／Ｆ）で、ページメモリ１３１３から読み出された画像信号を８クロックごとにＳＬＤＩ信号に切り換えることによってタイミングを合わせて各Ｆ／Ｆ４０１ａ〜４０１ｈのいずれかにラッチさせる。１４０２ａ，１４０２ｂ，１４０２ｃ，１４０２ｄ，１４０２ｅ，１４０２ｆ，１４０２ｇ，１４０２ｈはパラレルシリアル変換回路で、各Ｆ／Ｆ１４０１ａ〜１４０１ｈから４分の１クロック信号が入力され、１６画素分の画像信号を１画素分ずつシリアルに出力する。また、読み出される画像信号は、４ラインは同じライン分の信号が繰り返し出力され、４ラインごとに更新される。
【０１６６】
１４０３，１４０４はラインメモリ（ＦＩＦＯ）で、それぞれ１ラインずつ画像信号を遅延させ、また、４ラインずつ同じ画像信号を出力させる。１４０５ａ，１４０５ｂ，１４０５ｃ，１４０５ｄ，１４０５ｅ，１４０５ｆ，１４０５ｇ，１４０５ｈ，１４０５ｉはフリップフロップ（Ｆ／Ｆ）で、それぞれ４分の１のクロック信号が入力される。１４０６はパターン検出回路、１４０７はパターン出力回路である。
【０１６７】
そして、パターン検出回路４０６で、予め記憶されている複数のパターンと３×３のエリア信号を比較し、その比較結果に応じてパターン出力回路４０７から変換された適当なパターンが出力される。つまり、ここでエリア信号は、１００ｄｐｉ相当の信号から４００ｄｐｉ相当の信号に解像度変換される。
【０１６８】
図１８にパターンの一例を示す。同図の（ａ）におけるａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉは、パターン検出用の３×３のパターン、同図の（ｂ）におけるａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉは、パターン検出用の３×３のパターン、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈ，Ｉ，Ｊ，Ｋ，Ｌ，Ｍ，Ｎ，Ｏ，Ｐは、パターンａ〜ｉの入力によって解像度変換されて出力される４００ｄｐｉ相当のエリア信号に対応するパターンである。例えば、同図の（ｃ）に示すパターンをパターン検出回路４０６で検出したとき、パターン出力回路４０７では、同図の（ｄ）に示すようなパターンを出力する。
【０１６９】
また、図１４における１４０８はエッジ検出回路で、エリアの外側周辺部分を検出する。ＶＩ１（Ｋ）信号は、２値化された４００ｄｐｉの黒画像信号であり、ＲＯＯＰ信号は閉ループのエリアであることを示す信号であり、エリアメモリの内、閉ループエリアに相当するアドレス信号を参照して作られている。そして、ＡＮＤ回路４０９では、閉ループエリアの外側周辺部分で且つ黒画像信号でない画素をエリア信号に変換する。そして、ＯＲ回路４１０で他のエリアと合成される。こうして、黒画像信号と閉ループエリアの隙間を埋め合わせることが可能となる。
【０１７０】
図１９に閉ループエリアの周辺部での処理を示す。例えば、同図の（ａ）におけるＡ部分は図１４のパターン出力回路１４０７で解像度変換された閉ループエリアであり、Ｂ部分は黒画像領域である。閉ループエリアの外側周辺部分の変換処理を行うと、図１９の（ａ）におけるＣ部分もエリアと判断されて同図の（ｂ）に示すようになる。
【０１７１】
図１６にメモリ読み出し時のメモリマップの一例を示す。同図に示すように８つのブロックにそれぞれ各色の編集された領域が割り当てられている。ここでポイントとは予め点で指定された後に編集された領域を表わし、ループとは予め閉領域で指定された後に編集された領域を表わす。ｋは黒画像の領域である。
【０１７２】
図２０にメモリ読み出し時における制御信号の出力タイミングを示す。同図に示すように６４クロックごとに８つのブロックから１つずつ画像信号を読み出していく。また、読み出す画像のアドレスは４ラインごとに更新される。
【０１７３】
次に、上記構成の画像処理装置の動作を図２１２のフローチャートに基づき説明する。このフローチャートに示す処理動作を実行するためのプログラムは、図１２のＲＯＭ１１３３に格納され、ＣＰＵ１１３０によりＲＯＭ１１３３から前記プログラムが読み出され、該プログラムに従ってＣＰＵ１１３０により実行される。
【０１７４】
まず、予め白黒原稿の任意の編集領域に、カラーマーカーペン（例えば、赤色のマーカーペン）等によりマーキングを施しておく。原稿を図１０の原稿台ガラス１００５の上に載置セットした後、ステップＳ２１０１で図１０の操作部１００５ａにあるコピースタートキーを押すことにより、ステップＳ２１０２で図１０のリーダ部１００２の光学系が原稿をプリスキャンして画像信号を読み込む。該読み込まれたＲ，Ｇ，Ｂの各画像信号は、ステップＳ２１０３でＨＳＬ空間に変換された後に、一定の範囲のしきい値によりＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色のマーカー信号及びＢｋ（ブラック）の画像信号として２値化される。このマーカー信号は、ステップＳ２１０４で図１１のエリア生成回路１１６０のメモリコントローラに入力され、４画素ごと且つ４ラインごとに間引きされた画像信号が各色ごとにエリアメモリに書き込まれる。
【０１７５】
次に、ステップＳ２１０５で図１２のＣＰＵ１１３０またはエリアコントローラがエリアメモリの内、Ｒ画像信号の書き込まれたアドレスを検索する。更に、ステップＳ２１０６で前記ステップＳ２１０５において検索されたマーキング位置に対応するアドレスに囲まれた内部を塗りつぶす等の編集処理を行う。このような処理を他のアドレスでも行うことにより、３ビットのエリアコード信号が生成される。
【０１７６】
次に、ステップＳ２１０７で再び図１０のリーダ部１００２の光学系が原稿をスキャンして画像信号を読み込む。次に、ステップＳ２１０８でエリアコード信号がエリアメモリから読み出され、図１３のシリアルパラレル変換回路１３１０ａ〜１３１０ｄによりパラレルシリアル変換されながら出力される。また、パターン検出を行いながら１００ｄｐｉ相当から４００ｄｐｉ相当に解像度変換されながら出力される。このとき黒画像で囲まれた閉ループエリアでは、更に閉ループエリアと黒画像との間の隙間を埋める処理も行う。そして、ステップＳ２１０９で画像信号が図１０の現像器１７ｙ，１７ｃ，１７ｍ，１７Ｂｋの内の所定の現像器により現像され、記録材にプリントされて出力され、図１０の排出トレー１０３０から排出される。
【０１７７】
（第４の実施の形態）
上述した第３の実施の形態では、４００ｄｐｉ相当の黒画像信号と閉ループエリアの外側周辺部とを検出して黒画像信号部とエリア信号部との間の隙間を埋めたが、エリアメモリに書き込まれた黒画像信号を参照しても可能である。このとき、エリアメモリに書き込まれた１００ｄｐｉ相当の黒画像信号の内、ＣＰＵ１１３０用に閉ループとして使用する黒画像信号のみを残して、他の黒画像信号をエリアメモリから消去する。そして、エリアメモリから読み出すときに、残った１００ｄｐｉ相当の黒画像信号領域の周辺部分のみに注目して、４００ｄｐｉ相当の黒画像信号と閉ループエリアとの間の隙間を埋めることが可能になる。
【０１７８】
また、上述した第３の実施の形態では黒画像信号のみに着目したが、もちろん他の色でも同様のことが可能である。
【０１７９】
更に、エリアを解像度変換する際に、予め決められたパターンでパターンマッチングして解像度変換するか、更に、画像信号を利用して解像度変換するかを、領域指定時のモードにより固定したり、自動で切り換えたりすることも可能であり、或いは、操作部等により指定することも可能である。
【０１８０】
（第５の実施の形態）
次に本発明の画像処理方法及び装置に使用する記憶媒体について、図２２〜図２３を用いて説明する。
【０１８１】
画像編集処理を行なう画像処理装置を制御するプログラムを格納する記憶媒体には、図２２に示すように、少なくとも「原稿読取モジュール」、「データ抽出モジュール」、「第１のデータ格納モジュール」、「データ圧縮モジュール」、「第２のデータ格納モジュール」、「第３のデータ格納モジュール」、「データ伸張モジュール」、「演算モジュール」、「編集領域決定モジュール」、「画像編集モジュール」の各モジュールのプログラムコードを格納すればよい。
【０１８２】
ここで、「原稿読取モジュール」は、原稿を読み取るためのプログラムモジュールである。「データ抽出モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データから画像編集領域を指定するための第１のデータ及び画像編集領域の境界線を表わすための第２のデータを抽出するためのプログラムモジュールである。また、「第１のデータ格納モジュール」は、前記「データ抽出モジュール」から出力された第２のデータを第１のメモリに格納するためのプログラムモジュールである。また、「データ圧縮モジュール」は、前記「データ抽出モジュール」から出力された第１及び第２のデータを圧縮し第１及び第２の圧縮データを生成するためのプログラムモジュールである。
【０１８３】
また、「第２のデータ格納モジュール」は、前記「データ圧縮モジュール」により生成された第１の圧縮データを第２のメモリに格納するためのプログラムモジュールである。また、「第３のデータ格納モジュール」は、前記「データ圧縮モジュール」により生成された第２の圧縮データを第３のメモリに格納するためのプログラムモジュールである。また、「データ伸張モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データ及び前記各メモリに格納されているデータを参照してデータの伸張を行なうためのプログラムモジュールである。「演算モジュール」は、前記第１の圧縮データと前記第２の圧縮データを用いて演算を行うためのプログラムモジュールである。
【０１８４】
また、「編集領域決定モジュール」は、前記第１のメモリに格納された第２のデータ及び前記「演算モジュール」の演算結果を参照して編集領域を決定するためのプログラムモジュールである。また、「編集領域決定モジュール」は、前記「演算モジュール」の演算結果により、前記「データ伸張モジュール」の出力と前記演算結果を格納する前記メモリからの出力とを選択して出力する出力選択モジュールを有する。また、「画像編集モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データに対して前記「編集領域決定モジュール」から出力された編集信号に基づいて予め決められた編集を行なうためのプログラムモジュールである。また、前記「演算モジュール」の演算結果は、前記第２のメモリ及び前記第３のメモリの少なくとも一方に格納される。
【０１８５】
図２２及び図２３において、前記画像編集領域を指定するための領域指定用データは、前記原稿上に付けられた点、閉曲線等の印であり、この印は蛍光色により前記原稿上に付けられる。
【０１８６】
また、画像編集処理を行なう画像処理装置を制御するプログラムを格納する前記図２２に示す記憶媒体とは異なる記憶媒体には、図２３に示すように、少なくとも「原稿読取モジュール」、「第１のデータ格納モジュール」、「データ圧縮モジュール」、「第２のデータ格納モジュール」、「画像編集領域指示モジュール」、「位置検出モジュール」、「第３のデータ格納モジュール」、「演算モジュール」、「データ伸張モジュール」、「編集領域決定モジュール」、「画像編集モジュール」の各モジュールのプログラムコードを格納すればよい。
【０１８７】
ここで、「原稿読取モジュール」は、原稿を読み取るためのプログラムモジュールである。また、「第１のデータ格納モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データを第１のメモリに格納するためのプログラムモジュールである。また、「データ圧縮モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データを圧縮するためのプログラムモジュールである。また、「第２のデータ格納モジュール」は、前記「データ圧縮モジュール」により圧縮された圧縮データを第２のメモリに格納するためのプログラムモジュールである。また、「画像編集領域指示モジュール」は、画像編集領域を指示するためのプログラムモジュールである。
【０１８８】
また、「位置検出モジュール」は、「前記画像編集領域指示モジュール」により指示された画像編集領域の原稿上での位置を検出するためのプログラムモジュールである。また、「第３のデータ格納モジュール」は、前記「位置検出モジュール」の出力に基づいて前記第２のメモリの所定位置にデータを格納するためのプログラムモジュールである。また、「演算モジュール」は、前記第１のメモリに格納されたデータと前記第２のメモリに格納されたデータとを用いて演算を行うためのプログラムモジュールである。また、「データ伸張モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データ及び前記各メモリに格納されているデータを参照してデータの伸張を行なうためのプログラムモジュールである。
【０１８９】
また、「編集領域決定モジュール」は、前記メモリに格納された画像データ及び前記「演算モジュール」の演算結果を参照して編集領域を決定するためのプログラムモジュールである。また、「画像編集モジュール」は、前記「原稿読取モジュール」により読み取られた原稿の画像データに対して前記「編集領域決定モジュール」から出力された編集信号に基づいて予め決められた編集を行なうためのプログラムモジュールである。また、前記「演算モジュール」の演算結果は、前記第１のメモリ及び前記第２のメモリの少なくとも一方に格納される。
【０１９０】
図２２及び図２３において、前記画像編集領域を指定するための領域指定用データは、前記原稿上に付けられた点、閉曲線等の印であり、この印は蛍光色により前記原稿上に付けられる。
【０１９１】
また、画像編集処理を行なう画像処理装置を制御するプログラムを格納する前記図２２及び図２３に示す記憶媒体とは異なる記憶媒体には、図２４に示すように、少なくとも「処理領域指定モジュール」、「処理領域生成モジュール」、「解像度変換モジュール」、「切り換えモジュール」の各モジュールのプログラムコードを格納すればよい。
【０１９２】
ここで、「処理領域指定モジュール」は、画像処理領域を指定するためのプログラムモジュールである。また、「処理領域生成モジュール」は、前記「処理領域指定モジュール」の入力に基づいて画像処理領域を生成するためのプログラムモジュールである。また、「解像度変換モジュール」は、前記「処理領域生成モジュール」からの出力信号の解像度を前記「処理領域指定モジュール」の入力信号の解像度よりも高く変換するためのプログラムモジュールである。また、「解像度変換モジュール」は、前記「処理領域生成モジュール」により生成された領域の一部の形状を複数の形状パターンと比較する「パターン比較モジュール」と、該「パターン比較モジュール」の比較結果に基づいて前記「解像度変換モジュール」における変換処理の種類を切り換える「切り換えモジュール」とを有する。また、「切り換えモジュール」は前記画像信号を利用するか否かを前記「処理領域指定モジュール」により指定された処理領域指定モードに応じて切り換えるためのプログラムモジュールである。また、前記「パターン比較モジュール」の比較処理は、画像信号を利用する。
【０１９３】
【発明の効果】
以上詳述したように本発明によれば、参照すべき周辺画素が境界線を超えてしまう場合、または参照すべき周辺画素が全て境界領域の場合、注目画素周辺の記憶部に格納された領域データを参照することにより、境界線と編集領域との間に発生する隙間（白ヌケ）を確実に抑制することができるという効果を奏する。
【０１９５】
更に、本発明の請求項１５〜１７記載の記憶媒体によれば、上述した画像処理装置を円滑に制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る画像処理装置の内部構成を示す側面図である。
【図２】同画像処理装置における画像処理ユニットの内部構成を示すブロック図である。
【図３】同画像処理ユニットにおける領域信号生成回路の内部構成を示すブロック図である。
【図４】同領域信号生成回路における補間処理部を用いて補間処理を行った出力結果を示す図である。
【図５】同領域信号生成回路における補間処理部の内部構成を示すブロック図である。
【図６】同補間処理部における演算部の入力−出力の対応表である。
【図７】同演算部におけるデータと走査方向との関係を示す図である。
【図８】本発明の第２の実施の形態に係る画像処理装置の領域信号生成回路における補間処理部の内部構成を示すブロック図である。
【図９】同領域信号生成回路における補間処理部の内部構成を示すブロック図である。
【図１０】本発明の第３の実施の形態に係る画像処理装置の内部構成を示す側面図である。
【図１１】同画像処理装置における画像処理部、コントローラ部及びその周辺の被制御部の内部構成を示すブロック図である。
【図１２】同画像処理装置における画像処理部、コントローラ部及びその周辺の被制御部の内部構成を示すブロック図である。
【図１３】同画像処理装置におけるエリア生成回路のうちのメモリ書き込み部の内部構成を示すブロック図である。
【図１４】同画像処理装置におけるエリア生成回路のうちのメモリ読み出し部の内部構成を示すブロック図である。
【図１５】同画像処理装置におけるページメモリに書き込むときのアドレスマップを示す図である。
【図１６】同画像処理装置におけるページメモリから読み出すときのメモリマップを示す図である。
【図１７】同画像処理装置におけるページメモリに書き込むときの制御信号の出力タイミングを示す図である。
【図１８】同画像処理装置におけるパターンを示す図である。
【図１９】同画像処理装置における閉ループエリアの周辺部での処理例を示す図である。
【図２０】同画像処理装置のメモリ読み出し時における制御信号の出力タイミングを示す図である。
【図２１】同画像処理装置の動作制御手順を示すフローチャートである。
【図２２】本発明の記憶媒体に格納するプログラムの各プログラムモジュールを示す図である。
【図２３】図２２に示す記憶媒体とは異なる本発明の記憶媒体に格納するプログラムの各プログラムモジュールを示す図である。
【図２４】図２２及び図２３に示す記憶媒体とは異なる本発明の記憶媒体に格納するプログラムの各プログラムモジュールを示す図である。
【図２５】マーカーにより原稿上に１点指示を行った場合の印字結果を示す図である。
【図２６】マーカーにより原稿上にループ指示を行った場合の印字結果を示す図である。
【図２７】ディジタイザにより原稿上に１点指示を行った場合の印字結果を示す図である。
【図２８】ディジタイザにより原稿上に閉領域指示を行った場合の印字結果を示す図である。
【図２９】画像データの間引き処理を行う間引き処理部の内部構成を示すブロック図である。
【図３０】画像データの補間処理を行うための演算式を示す図である。
【図３１】データ間引き後に図３０の演算式による補間処理を行った出力結果を示す図である。
【符号の説明】
１        画像処理装置（デジタルカラー複写機）
２        筐体
３        デジタル画像リーダー部（リーダー部）
４        デジタル画像プリンタ部（プリンタ部）
５        原稿
６        原稿台ガラス
７        操作部
８        露光ランプ
９        レンズ
１０      フルカラーセンサ（ＣＣＤセンサ）
１１      増幅回路
１２      画像処理ユニット
１３      レーザ出力部
１４      ポリゴンミラー
１５      感光ドラム
１６      帯電器
１７ｙ    現像器
１７ｃ    現像器
１７ｍ    現像器
１７Ｂｋ    現像器
１８      記録材カセット
１９      転写ドラム
２０      定着器
２１      排出トレイ
２０１    シェーディング補正回路
２０２    入力マスキング回路
２０３    ＲＧＢ編集回路
２０４    色空間圧縮回路
２０５    光量−濃度変換回路（ＬＯＧ変換回路）
２０６    出力マスキング回路
２０７    ＣＭＹＫ編集回路
２０８    濃度補正回路
２０９    変倍回路
２１０    空間フィルタ回路
２１１    黒文字処理回路
２１２    領域信号生成回路
３０１    間引き処理部
３０２    第１のデータ変換部
３０３    メモリ
３０４    ＣＰＵ（中央演算処理装置）
３０５    領域拡張用ＩＣ（集積回路）
３０６    第２のデータ変換部
３０７    補間処理部
５０１    セレクタ
５０２    周辺データ保持部
５０３    第１のラインメモリ
５０４    第２のラインメモリ
５０５    演算部
８０１    補間処理信号生成部
８０２    セレクタ
９０１    領域信号データ保持部
９０２    １ライン前領域信号データ格納部
９０３    領域信号データ格納部
９０４    １ライン後領域信号データ格納部
９０５ａ  フリップフロップ（Ｆ／Ｆ）
９０５ｂ  フリップフロップ（Ｆ／Ｆ）
９０５ｃ  フリップフロップ（Ｆ／Ｆ）
９０５ｄ  フリップフロップ（Ｆ／Ｆ）
９０５ｅ  フリップフロップ（Ｆ／Ｆ）
９０５ｆ  フリップフロップ（Ｆ／Ｆ）
９０６ａ  ３ラインＯＲ回路
９０６ｂ  ３ラインＯＲ回路
９０６ｃ  ３ラインＯＲ回路
９０６ｄ  ３ラインＯＲ回路
９０７ａ  ３ラインＡＮＤ回路
９０７ｂ  ３ラインＡＮＤ回路
９０７ｃ  ３ラインＡＮＤ回路
９０７ｄ  ３ラインＡＮＤ回路
９０８    ３ラインＮＡＮＤ回路
９０９    ＮＯＴ回路
１００１      画像処理装置（デジタルカラー複写機）
１００２      リーダー部
１００３      プリンタ部
１００４      原稿
１００５      原稿台ガラス
１００６      光学系読取駆動モータ
１００７      原稿走査ユニット
１００８      レンズ
１００９      フルカラーセンサ（ＣＣＤ）
１０１０    画像処理部
１０１１    コントローラ部
１０１２    感光ドラム
１０１３    前露光ランプ
１０１４    コロナ帯電器
１０１５    レーザ露光光学系
１０１６    電位センサ
１０１７ｙ  現像器
１０１７ｃ  現像器
１０１７ｍ  現像器
１０１７Ｂｋ  現像器
１０１８ｙ  カム
１０１８ｃ  カム
１０１８ｍ  カム
１０１８Ｂｋ  カム
１０１９    ドラム上光量検知手段
１０２０    転写装置
１０２１    クリーニング器
１０２２    ポリゴンミラー
１０２３    レンズ
１０２４    ミラー
１０２５ａ  記録材カセット
１０２５ｂ  記録材カセット
１０２５ｃ  記録材カセット
１０２６ａ  ピックアップローラ
１０２６ｂ  ピックアップローラ
１０２６ｃ  ピックアップローラ
１０２８    分離帯電器
１０２９    熱ローラ定着器
１０３０    排出トレー
１０３１    搬送パス切換ガイド
１０３２    搬送縦パス
１０３３    反転パス
１０３４    反転ローラ
１０３５    中間トレー
１０３６    ファーブラシ
１０３７    バックアップブラシ
１０３８    オイル除去ローラ
１０３９    バックアップブラシ
１０４０    偏心カム
１０５１    操作部
１１０４  同期信号生成回路
１１０５  画素クロック信号発生回路
１１０６  ＣＣＤ駆動信号生成回路
１１０７  Ａ／Ｄ変換回路
１１０８  色空間圧縮回路
１１０９  光量−濃度（ＬＯＧ）変換回路
１１１０  出力マスキング処理回路
１１１１  セレクタ回路
１１１２  サンプリング回路
１１１３  セレクタ回路
１１１４  変倍回路
１１１５  レーザコントローラ
１１１６  フォトディテクタ
１１１８  フォトセンサ
１１３０  ＣＰＵ（中央演算処理装置）
１１３１  読取駆動モータコントローラ
１１３２  Ｉ／Ｏポート
１１３３  ＲＯＭ（リードオンリーメモリ）
１１３４  ＲＡＭ（ランダムアクセスメモリ）
１１５０  シェーディング補正回路
１１５１  副走査つなぎ回路
１１５２  入力マスキング処理回路
１１５３  バッファ
１１５５  平滑回路
１１５６  色変換回路
１１５７  ＲＧＢ合成回路
１１５８  Ｉ／Ｆ回路
１１５９  外部装置
１１６０  エリア生成回路
１１６１  輪郭生成回路
１１６２  黒文字判定回路
１１６３  バッファ
１１６４  ＣＭＹＫ合成回路
１１６５  色付け回路
１１６６  Ｆ値補正回路
１１６７  バッファ
１１６８  テクスチャ回路
１１６９  スムージング回路
１１７０  エッジ強調回路
１１７１  アドオン回路
１１７２  黒文字ＬＵＴ回路
１１７３  エリアＬＵＴ回路
１３００  ラインメモリ（ＦＩＦＯ）
１３０１  除去回路
１３０２  除去回路
１３０３  ＡＮＤゲート
１３０４  ＯＲ回路
１３０５  ＯＲゲート
１３０６  ＡＮＤゲート
１３０７  コントロール（ＣＮＴ）回路
１３０８  ラインメモリ（ＦＩＦＯ）
１３０９  コントロール回路
１３１０ａ  シリアルパラレル変換回路
１３１０ｂ  シリアルパラレル変換回路
１３１０ｃ  シリアルパラレル変換回路
１３１０ｄ  シリアルパラレル変換回路
１３１１ａ  フリップフロップ（Ｆ／Ｆ）
１３１１ｂ  フリップフロップ（Ｆ／Ｆ）
１３１１ｃ  フリップフロップ（Ｆ／Ｆ）
１３１１ｄ  フリップフロップ（Ｆ／Ｆ）
１３１２  セレクタ回路
１３１３  ページメモリ
１３１４  制御信号生成回路
１４０１ａ  フリップフロップ（Ｆ／Ｆ）
１４０１ｂ  フリップフロップ（Ｆ／Ｆ）
１４０１ｃ  フリップフロップ（Ｆ／Ｆ）
１４０１ｄ  フリップフロップ（Ｆ／Ｆ）
１４０１ｅ  フリップフロップ（Ｆ／Ｆ）
１４０１ｆ  フリップフロップ（Ｆ／Ｆ）
１４０１ｇ  フリップフロップ（Ｆ／Ｆ）
１４０１ｈ  フリップフロップ（Ｆ／Ｆ）
１４０２ａ  パラレルシリアル変換回路
１４０２ｂ  パラレルシリアル変換回路
１４０２ｃ  パラレルシリアル変換回路
１４０２ｄ  パラレルシリアル変換回路
１４０２ｅ  パラレルシリアル変換回路
１４０２ｆ  パラレルシリアル変換回路
１４０２ｇ  パラレルシリアル変換回路
１４０２ｈ  パラレルシリアル変換回路
１４０３  ラインメモリ（ＦＩＦＯ）
１４０５ａ  フリップフロップ（Ｆ／Ｆ）
１４０５ｂ  フリップフロップ（Ｆ／Ｆ）
１４０５ｃ  フリップフロップ（Ｆ／Ｆ）
１４０５ｄ  フリップフロップ（Ｆ／Ｆ）
１４０５ｅ  フリップフロップ（Ｆ／Ｆ）
１４０５ｆ  フリップフロップ（Ｆ／Ｆ）
１４０５ｇ  フリップフロップ（Ｆ／Ｆ）
１４０５ｈ  フリップフロップ（Ｆ／Ｆ）
１４０５ｉ  フリップフロップ（Ｆ／Ｆ）
１４０６  パターン検出回路
１４０７  パターン出力回路
１４０８  エッジ検出回路
１４０９  ＡＮＤ回路
１４１０  ＯＲ回路
【図１】
0003684018.tif 000002
【図２】
0003684018.tif 000003
【図３】
0003684018.tif 000004
【図４】
0003684018.tif 000005
【図５】
0003684018.tif 000006
【図６】
0003684018.tif 000007
【図７】
0003684018.tif 000008
【図８】
0003684018.tif 000009
【図９】
0003684018.tif 000010
【図１０】
0003684018.tif 000011
【図１１】
0003684018.tif 000012
【図１２】
0003684018.tif 000013
【図１３】
0003684018.tif 000014
【図１４】
0003684018.tif 000015
【図１５】
0003684018.tif 000016
【図１６】
0003684018.tif 000017
【図１７】
0003684018.tif 000018
【図１８】
0003684018.tif 000019
【図１９】
0003684018.tif 000020
【図２０】
0003684018.tif 000021
【図２１】
0003684018.tif 000022
【図２２】
0003684018.tif 000023
【図２３】
0003684018.tif 000024
【図２４】
0003684018.tif 000025
【図２５】
0003684018.tif 000026
【図２６】
0003684018.tif 000027
【図２７】
0003684018.tif 000028
【図２８】
0003684018.tif 000029
【図２９】
0003684018.tif 000030
【図３０】
0003684018.tif 000031
【図３１】
0003684018.tif 000032