(57)【特許請求の範囲】
【請求項１】
クロック信号、電源電圧及び双方向性デジタルデータを符号化し、マスタ回路（μＰ）からスレーブ回路（Ｍ）に伝送するための方法であって、
第１導体（Ｓ）を第２導体（Ｇ）に関して第１電圧（Ｖ０）に保持するステップ、
第１導体を第２導体に関して第２電圧（Ｖ１）に周期的に上昇させるステップであって、この上昇は、前回の第２電圧への上昇後或る固定された周期（Ｔ）をもって行われるステップ、
予め定められた期間の間、第１導体を第２電圧に保持し、その後、第１導体を第１電圧に戻すステップ、及び、
前記予め定められた期間を制御して、各期間に論理的な意味を与えるようにするステップ
を具備する方法において、さらに、
第２導体（Ｇ）を、第１及び第２電圧とは異なる第３電圧（ＧＮＤ）に保持するステップ、
第１導体が第２電圧に上昇した時点に関して或る時間的なオフセット（Ｔｄ，Ｔｍｘ）にて第１導体の電圧を計測するステップ、
前記計測された電圧を、予め定められた論理的な意味に従って解釈するステップ、及び、
第１導体を第２電圧まで上昇させるステップであって、この上昇がクロック信号として用いられるステップ
を具備することを特徴とする方法。
【請求項２】
予め定められた第１の期間が「０」ビットを意味し、予め定められた第２の周期が「１」ビットを意味することを特徴とする請求項１に記載の方法。
【請求項３】
前記固定周期（Ｔ）より長い期間の間、第１導体を第１及び第２電圧のうちの一方の電圧に保持して、チップ・セレクト指令を指示するようにすることを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記固定周期（Ｔ）より長い期間の間、第１導体を第１及び第２電圧のうちの一方の電圧に保持して、チップ・デセレクト指令を指示するようにすることを特徴とする請求項１〜３の何れか一項に請求項１に記載の方法。
【請求項５】
前記マスタ回路は、前記スレーブ回路が通信することができるように、第１導体上に一連のパルスを第２電圧にて送出し、前記スレーブ回路は、第２導体を第４電圧に引込んで、伝送されたビットの第１の極性を指示するようにし、また、第２導体の電圧に影響を与えないで、伝送されたビットの第２極性を指示するようにすることを特徴とする請求項１〜４の何れか一項に記載の方法。
【請求項６】
第４電圧は第１電圧に等しいことを特徴とする請求項５に記載の方法。
【請求項７】
第２導体の電圧は、前記固定周期を超える延長期間の間、第２電圧まで上昇せず、この事象は、この延長期間の間、第２導体に存在する電圧に応じて、チップ・セレクト又はデセレクト信号として解釈されることを特徴とする請求項１〜６の何れか一項に記載の方法。
【請求項８】
出力インターフェース（μＰＯ）及び入力インターフェース（μＰＩ）を備えるマスタ回路（μＰ）、入力インターフェース（ＭＩ）、出力インターフェース（ＭＯ）、電圧発生回路（ＭＶ）及びタイミング回路（ＭＣ）を備えるスレーブ回路（Ｍ）、並びに、二つの導体（Ｓ，Ｇ）のみから成る通信バス（Ｂ）を具備し、前記マスタ回路出力インターフェースが、予め定められた二つの電位（Ｖ０、Ｖ１）の一方に第１導体（Ｓ）を保持するデータ通信システムにおいて、
第１の導体の電位を、定期的に、しかも、或る固定された周期（Ｔ）をもって、第１電位に戻る前に第２電位とする動作を繰り返し行うための回路を具備し、第１及び第２電位は第３電位（ＧＮＤ）とは異なっており、前記スレーブ回路に電力を供給するために、第２の導体が第３電圧にもたらされる
ことを特徴とするデータ通信システム。
【請求項９】
前記マスタ回路出力インターフェース（μＰＯ）は、第１の電圧（Ｖ０）と第２の電圧（Ｖ１）との間の中間電圧に対する出力インピーダンスが、第１及び第２の電圧のうち低い方の電圧（Ｖ０）より低位の大きさをもつ低位電圧に比べて、実質的に高くされていることを特徴とする請求項８に記載のデータ通信システム。
【請求項１０】
前記スレーブ回路の出力インターフェース（ＭＯ）は、第１の導体と第２の導体との間に低いインピーダンス通路が置かれて、第１極性の信号を前記マスタ回路に伝送するようにし、また、前記スレーブ回路の出力インターフェースは、第１の導体と第２の導体との間にこのような低いインピーダンス通路が置かれないで、第２極性の信号を前記マスタ回路に伝送するようにすることを特徴とする請求項８又は９の何れか一項に記載のデータ通信システム。
【請求項１１】
前記スレーブ回路タイミング回路（ＭＣ）は、第１の導体上の各遷移の受信からの所定数の予め定められた遅延（Ｃｏ１〜Ｃｏ６）を決定し、前記スレーブ回路入力インターフェースに信号を供給することによって、第１電圧と第２電圧との間にある予め定められた基準値と比較して、第１の導体の電圧が計測されるようにすることを特徴とする請求項８〜10の何れか一項に記載のデータ通信システム。
【請求項１２】
入力インターフェース、出力インターフェース、タイミング回路（ＭＣ）及び電源電圧発生回路を備えるスレーブ回路を具備する識別タグにおいて、
前記スレーブ回路は、２つの外部導体に接続され、両導体間に連続的に存在するｄｃ電圧から電力を取り出し、
前記タイミング回路は、両導体間の電圧の定期的な変化に応じた遅延を決定し、
前記出力インターフェースは、両導体間に低インピーダンス通路を提供して、第１極性の信号を伝送するようにし、また、このような低インピーダンス通路を提供しないで、第２極性の信号を伝送するようにする
ことを特徴とする識別タグ。
【請求項１３】
請求項12に記載の識別タグを含むプリンタ用のトナー・カートリッジ。
【請求項１４】
請求項12に記載の識別タグを含む利用可能な物品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルデータを通信バスに沿って或る電子回路から別の電子回路に伝送する技術に関する。本発明は、より詳細には、最少数の導体を備えるバスによる直列通信に関する。
【０００２】
【従来の技術】
２つの回路間の通信は、「マスタ」回路と「スレーブ」回路の間の通信バスを介して行われることが多い。このスレーブ回路は、マスタ回路の要請があったときに限り、バスに沿ってデータを送る。これは、特に、１つのマスタ回路が、いくつかの交換可能乃至取外し可能なスレーブ回路と通信する必要がある場合に行われ、各スレーブ回路には、何らかの情報を格納することができる。
【０００３】
このようなスレーブ回路は、部品を識別するのに使用されるタグであってよく、タグは、瞬間的にのみ通信バスとの接続状態がもたらされるか、或いは、通信バスと接続状態になる最初のときにそれ自身に関する何らかの情報を提供する必要がある。
【０００４】
一般に、マイクロプロセッサ・マスタ回路とメモリ装置スレーブ回路との間で使用される通信バスは、少なくとも４つの導体、すなわち、接地電圧供給、電源電圧、クロック信号及び双方向データ導体を含む。チップ・セレクト指令及びチップ・デセレクト指令（チップ・セレクト解除指令）が必要な場合には、クロック及びデータ信号の専用の組合せを用いることができ、この組合せは、スレーブ回路によりチップ・セレクト乃至デセレクトとして解釈することができる。
【０００５】
２線式通信バスは、ダラスセミコンダクタ（Dallas Semiconductors ）の製品DS2400に関して説明されているように、よく知られている。これは、１本の接地導体及び１本の信号導体を用いる。信号は接地導体に関して０Ｖ〜５Ｖのパルスを含む。
【０００６】
可能な限り少数の導体で通信することができる通信バスを提供することが求められている。これによって、バスの設置が簡単になり、スレーブ回路を非常に小型かつ安価なパッケージに収納することができる。よく知られた２導体バスは、スレーブ回路に供給するのに必要な電力を効率的には伝送しない。また、マスタ及びスレーブ回路に共通のクロック信号がないため、これらの２つの回路は同期化されない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、最少数の導体を用いて、必要な電源、クロック信号及び制御信号を供給するマスタ回路・スレーブ回路間双方向通信方法を提供することにある。
【０００８】
さらに、本発明は、電源を備えない識別タグであるが、最少数のコネクタを有し、かつ、クロック信号、電力供給、データならびに制御信号を伝送する通信バスによって駆動することができる識別タグを提供することを目的とする。
【０００９】
本発明はまた、前述のような通信バスの接続によって、利用可能な物品に関する情報をタグから読み取ったり、タグ中に保存することができる前記タグを備える利用可能な物品を提供することを目的とする。
【課題を解決するための手段】
【００１０】
従って、本発明は、クロック信号、電源電圧及び双方向性デジタルデータを符号化し、マスタ回路からスレーブ回路に伝送するための改良された方法及び装置並びにその利用装置を提供する。本発明による方法は、第１導体を第２導体に関して第１電圧に保持するステップ、第１導体を第２導体に関して第２電圧に周期的に上昇させるステップであって、この上昇が前回の第２電圧への上昇後或る固定された周期をもって行われるステップ、第２電圧への上昇後は或る固定された期間維持するステップ、予め定められた期間の間、第１導体を第２電圧に保持し、その後、第１導体を第１電圧に戻すステップ、及び、前記予め定められた期間を制御して、各期間に論理的な意味を与えるようにするステップを具備する方法において、さらに、
第２導体を、第１及び第２電圧とは異なる第３電圧に保持するステップ、
第１導体が第２電圧に上昇した時点に関して或る時間的なオフセットにて第１導体の電圧を計測するステップ、
前記計測された電圧を、予め定められた論理的な意味に従って解釈するステップ、及び、
第１導体を第２電圧まで上昇させるステップであって、この上昇がクロック信号として用いられるステップ
を具備することを特徴としている。
【００１１】
【発明の実施の形態】
次に、本発明による所定の実施例を、一例として、添付の図面を参照して説明しよう。
【００１２】
図１は、本発明のシステム全体を示す。マスタ回路であるマイクロプロセッサμＰは、電源電圧Ｖｃｃ及び接地電位ＧＮＤによって給電される。通常、これらは＋５Ｖ及び０Ｖにそれぞれ設定される。通信バスＢは、マスタ回路μＰをスレーブ回路Ｍと接続する。スレーブ回路Ｍは、個別の電源電圧接続を持たない。マスタ回路は、入力インターフェースμＰＩ、出力インターフェースμＰＯと、クロック発生回路μＰＣとを備える。スレーブ回路は、入力及び出力インターフェースＭＩ、ＭＯと、スレーブ回路の給電用の電源電圧発生回路ＭＶと、タイミング回路ＭＣとを備える。通信バスを構成する２本の導体は、信号線Ｓと接地線Ｇである。接地線は、アース（ＧＮＤ）に接続され、信号線Ｓは、入力及び出力インターフェース及び電源電圧発生回路ＭＶのすべてに接続される。
【００１３】
本発明によれば、信号線Ｓの電圧は、二つの値、すなわち、高い値Ｖ1 と低い値Ｖ0 のうちの一つを取ることができる。これらの値は、一般に、それぞれ＋５Ｖ及び＋３Ｖでよい。
【００１４】
二つの導体Ｓ，Ｇ間の電圧がＶ0 以下に下がることは決してないため、スレーブ回路Ｍに対する安定した電源電圧が、電源電圧発生回路ＭＶによって、信号線Ｓの電圧から容易に導き出すことができる。これは、図２〜４に示されるように、少なくとも下記の三つの方法のうちの一つで実施することができる。
【００１５】
１．（図２）：通信バス導体Ｓ，Ｇから直接、スレーブ回路の電源電圧Ｖcmを導き出す。これは、図示されるように、Ｖ1 及びＶ0 間で変動する電源電圧Ｖcmを与えるが、特定のケースで許容することができる。
【００１６】
２．（図３）：電源電圧発生回路ＭＶは、通信バス導体Ｓ，Ｇ間に、単純な半波整流器Ｄ1 と平滑回路Ｃ１とを直列に備える。これは、前出のケースよりはるかにＶ１に近い平均値であるが、図示されるように大きなリップル電圧を持つダイオードＤ１とコンデンサＣ１との共通ノードにおいて、スレーブ回路電源電圧Ｖｃｍを発生する。
【００１７】
３．（図４）：電源電圧発生回路ＭＶは、スレーブ回路のＳ導体、Ｇ導体及び電源電圧Ｖcm入力間で接続された三端子電圧安定器ＲＥＧを備える。これは、図示されるように、非常に安定した電圧出力Ｖｃｍを与えるという利点があるが、一般にＶ０よりＶｄｒ低い値では、安定器によって電圧降下が起こる。しかし、この電圧降下がゼロの場合もある。
【００１８】
図５（ａ）は、本発明の通信バスに沿った典型的な通信状態を抜出して描いたものである。本発明の通信バスによって伝送されるデジタルデータは、図２で確認できる電圧Ｖ０及びＶ１間を変動するパルスのシーケンスに送られる。これらパルスを孤立させるため、閾値をＶ0 及びＶ1 の間に設定し、スレーブ回路Ｍ中で電圧比較器を用いることができる。
【００１９】
図５（ｂ）に示される信号ｏｕｔ（ｔ）は、このような比較器によって発生させることができる。比較器は、信号線Ｓの高い電圧Ｖ1 を比較器の電源レベルＶcm前後で高い値に移動させ、信号線Ｓの低い電圧Ｖ0 を接地線Ｇの電圧前後で低い値に移動させる。
【００２０】
信号線Ｓの信号は、各立上り遷移（rising transition ）が、図５（ｂ）中に立上りエッジ上の矢印で示されるクロック・エッジに対応するように設計されている。従って、ｏｕｔ（ｔ）信号の０から１への遷移は、前の遷移から所定の遅延Ｔをおいて起こる。
【００２１】
図５（ａ），（ｂ）に示される周期Ｐ０，Ｐ１は、それぞれ０と１を表すデータ・ビットの伝送を示す。各周期は、持続時間Ｔであり、それぞれ、開始時点ｔ１から時点ｔ１＋Ｔまでと、時点ｔ１＋Ｔから時点ｔ１＋２Ｔまで続く。
【００２２】
周期Ｐ０では、時点ｔ１に立上りエッジが存在し、クロック周期の開始を示す。信号ｏｕｔ（ｔ），Ｓは時間Ｔ０の間、それぞれの高い値にとどまり、次に、それぞれの低い値に戻る。続く周期Ｐ１は、時点ｔ１＋Ｔで開始し、時点ｔ１での立上りエッジ後の１クロック周期Ｔである。
【００２３】
周期Ｐ１では、時点ｔ１＋Ｔに立上りエッジが存在し、クロック周期の開始を示す。信号Ｓ，ｏｕｔ（ｔ）は時間Ｔ１の間、それぞれの高い値にとどまり、次に、それぞれの低い値に戻る。これらの周期Ｐ０，Ｐ１は、それぞれデータの１ビットを伝送する。続く周期は、時点ｔ１＋２Ｔで、時点ｔ１＋Ｔにおける立上りエッジ後の１クロック周期Ｔを開始する。
【００２４】
これら信号の解釈は、スレーブ回路の入力インターフェースＭＩによって行われる。
【００２５】
信号ｏｕｔ（ｔ）の値は、点線で表された時点に、各クロック・エッジ後の遅延Ｔｄで標本化する。Ｔｄは、Ｔ０より長く、しかもＴ１より短くなるように選択される。従って、この標本の値は、伝送されるデータ・ビットの値、即ち、周期Ｐ０ついては（時点ｔ１＋Ｔｄで）「０」、また、周期Ｐ１ついては（時点ｔ１＋Ｔ＋Ｔｄで）「１」を与える。
【００２６】
データ・バスが双方向性であることから、スレーブ回路Ｍがマスタ回路μＰに情報を伝送することができるようにしなければならない。マスタ回路によって供給される信号Ｓは、データ・バス上にクロック・エッジを送り続けなければならない。スレーブ回路へのアドレス指定、ならびにこの回路にすでに送られた他のデータから、スレーブ回路は、必要な時点にデータを伝送する準備をする。周期Ｐｍｘは、スレーブ回路がデータを戻すことができるように、マスタ回路から伝送される可能化信号を示す。
【００２７】
図５（ａ），（ｂ）の周期Ｐｍｘを考慮し、立上りエッジが時点ｔ１＋３Ｔで起こり、信号Ｓ、ｏｕｔ（ｔ）は、Ｔｓの遅延の間、高い値にとどまる。この遅延は、Ｔ１に等しいか、望ましくはＴ１より長い。
【００２８】
データ・バスを介して双方向通信を行うことができるようにするために、マスタ回路μＰの出力インターフェースμＰＯは、Ｖ０及びＶ１間の電圧については高いインピーダンス、また、Ｖ０以下の電圧については低いインピーダンスを示し、信号線Ｓの電圧がＶ─を下回ることがないようにしなければならない。
【００２９】
図５（ａ），（ｂ）の周期Ｐｍ０は、導体Ｓ上の信号と、スレーブ回路が０を伝送したとき、スレーブ回路によって供給された信号ｏｕｔ（ｔ）とを示す。ｏｕｔ（ｔ）に対する返答として、スレーブ回路出力インターフェースＭＯ中の低いインピーダンス回路が、クロック・エッジｔ１＋４Ｔ後のＴｍの遅延で、時間長さＴｍ０の間、導体Ｓを値Ｖ０にする。この時間長さＴｍ０は、Ｔｓ後に満了するように選択される。導体Ｓの電圧を低い値に引き込む様子は、太い線で示される。これは、すでに説明したが、マスタ回路の出力インピーダンスによって可能であり、スレーブ回路が信号線をＶ０レベル（しかし、Ｖ０以下ではない）にすることを容易にする。スレーブ回路が１を伝送したいときには、スレーブ回路は、マスタ回路によって伝送された可能化信号をそのままに〔図５（ａ），（ｂ）の周期Ｐｍ１中にあるように〕しておくだけでよい。マスタ回路は、クロック・エッジ後の遅延Ｔｍｘで信号Ｓの値を標本化する。Ｔｍｘは、信号線の値を標本化する前にスレーブ回路によって実施される遅延Ｔｄと等しくてよい。周期ごとにこのように取られた標本は、伝送されたデータ・ビットの値（０，１）を表す。このようにしてスレーブ回路からマスタ回路に伝送されたデータは、マスタ回路中の直列データ・レジスタに保存し、語（ワード）にアセンブルし、適宜解釈することができる。これは、スレーブ回路がすべての要求されたデータを伝送し終わるまで続く。スレーブ回路は、その伝送が終了したことを知らせるために、特定コードを送ることができる。或いは、単にマスタ回路が可能化信号を送るのを止めるだけでもよい。
【００３０】
数個のスレーブ回路が同じデータ・バスに接続されているシステムでは、チップ・セレクト及びデセレクト信号が各回路をアドレス指定する必要がある。
【００３１】
図６（ａ），（ｂ）は、チップ・セレクト及びデセレクト信号を伝送するのに使用される信号Ｓ及びｏｕｔ（ｔ）を示す。チップ・セレクト条件（周期Ｐｓｅｌ）を示すために、信号線Ｓの電圧は、時点ｔ２でのクロック・エッジに続く期間Ｔｓｅｌの間、高電圧Ｖ１に保持される。期間Ｔｓｅｌは、望ましくはクロック周期Ｔより長く、しかも２クロック周期より短い。信号ｏｕｔ（ｔ）は、このことを、期間ｔ２〜ｔ２＋Ｔｓｅｌの間、１の値で表す。
【００３２】
チップ・デセレクト条件（周期Ｐｄｅｓ）を示すために、信号Ｓは時点ｔ３でのクロック・エッジ後の遅延Ｔｒで、電圧Ｖ０と低くなり、期間Ｔｄｅｓの間低いままである。遅延Ｔｒは、図５（ａ），（ｂ）を参照にしてすでに述べた遅延Ｔ０と等しくてよい。このことは、図６（ｂ）に示すように、信号ｏｕｔ（ｔ）によって表される。期間Ｔｄｅｓは、望ましくはクロック周期Ｔより長く、しかも２クロック周期より短い。信号Ｓ，ｏｕｔ（ｔ）は、時点ｔ３＋２Ｔでの次のクロック・エッジまでその低い値にとどまる。セレクト及びデセレクト信号期間Ｔｓｅｌ，Ｔｄｅｓも、２クロック周期より長いが、３クロック周期或いは他のそのような長さより短い。
【００３３】
各チップ・セレクト又はデセレクト指令について、スレーブ回路は、時点ｔ２＋Ｔ，ｔ３＋Ｔにおける不明クロック・エッジを検出する。ｏｕｔ（ｔ）の値は、不明クロック・エッジが検出されたとき、最後のクロック・エッジ後の遅延Ｔｃで標本化され、この標本の値が、信号がチップ・セレクト（１）か、デセレクト（０）かを示す。チップ・セレクト指令に続く直列データは、要求されたチップを選択するように、識別特徴を与えるために使用することができる。データ・バスは、一回につき一つのスレーブ・チップとしか通信できないので、デセレクト指令と共に識別データを送る必要はない。単に以前選択されたチップが、デセレクトされた状態になる。
【００３４】
図７〜13は、本発明の通信バスを作成するのに用いることのできる回路図である。
【００３５】
図７は、スレーブ回路電源電圧発生回路ＭＶとして使用するのに適した回路を示す。この回路は、半波整流器及び平滑回路である。この回路は、抵抗器Ｒ１、ダイオードＭ１或いはダイオード接続トランジスタ、及び、通信バスＢのＳ及びＧ導体間で直列に接続されたコンデンサＣ２を備える。
【００３６】
トランジスタＱ１〜Ｑ４の直列配列が、Ｍ１及びＣ２の共通ノードＦと導体Ｇとの間に接続されている。これらのｎ型チャネル・トランジスタは、ソースが次のトランジスタのゲート及びドレインに順次接続され、Ｑ４のソースは、導体Ｇに接続され、Ｑ１のゲート及びドレインはノードＦに接続されている。
【００３７】
別のトランジスタＭ２は、Ｓ導体とＶｃｍ出力との間に接続されたチャネルを備え、ゲートがノードＦに接続される。更に別のトランジスタＭ３は、Ｍ２のチャネルと並列に接続されたチャネルを備え、ゲートがＶｃｍ出力に接続されている。これらのトランジスタＭ２、Ｍ３は、ほぼ同一の閾値電圧をもつ。
【００３８】
半波整流器及び平滑回路Ｍ１，Ｒ１，Ｃ２は、ノードＦに比較的一定の電圧を供給するように作動し、電圧の値は電圧Ｖ１とＶ０との間にある。トランジスタＱ１〜Ｑ４はダイオード接続されており、ノードＦで、約3.3 Ｖの一定電圧を保持するように作用する。これらのトランジスタは、その閾値電圧及び要求される一定電圧に応じて、数を増やしたり減らしたりすることができる。トランジスタＭ２は、電圧フォロアとして作動する。これは、Ｖｃｍ出力とノードＦとの間の閾値電圧を保持し、Ｓからの電流通路を提供することにより、低いインピーダンス供給出力を与える。電源電圧Ｖｃｍは約2.8 Ｖに保持される。出力電圧Ｖｃｍも、Ｓ導体から直接出力Ｖｃｍに電流を送るトランジスタＭ３によって、約2.8 Ｖに保持される。
【００３９】
この回路は、比較的安定している電源電圧Ｖｃｍを供給するが、この電圧はかなり低い値である。
【００４０】
図８は、スレーブ回路のための入力インターフェースＭＩの第一の実施例を示す。抵抗Ｒ２，Ｒ３を備える分圧器が通信バスの導体Ｓ，Ｇ間に配置されている。Ｇ導体と分圧器の共通ノードＦ２との間には、コンデンサＣ３が配置される。ノードＦ２はトランジスタＱ５のゲートに接続され、このトランジスタのチャネルは、導体ＧとノードＸの間に接続され、電流ｉの電流源Ｓｏの第１端子と共通である。インバータＩＮＶは、入力がこのノードＸに接続され、出力がインターフェースされる信号ｏｕｔ（ｔ）となる。電流ｉの電流源Ｓｏは、単純に、高い値の抵抗器でよい。抵抗分圧器は、信号Ｓの電圧の約１／４がＱ５のゲートに印加されるように設計されている。コンデンサＣ３は、抵抗Ｒ２，Ｒ３と共同してノイズ・フィルタとして作動する。このフィルタは、望ましくは、100 ns前後の時定数を持っている。例えば、Ｒ２が300 kwの値を持ちＲ３が100 kwの値を持つ場合には、Ｃ３は１pF前後の値を持つ。Ｓが５〜３Ｖの間を変動する場合には、ノードＦ２における電圧は、1.25〜0.75Ｖの間を変動する。従って、ＳがＶ０のときには、ノードＸにおける電圧が高く、また、ＳがＶ１のときには低くなるように、Ｑ５は、１Ｖ前後の閾値電圧を持つよう選択する必要がある。
【００４１】
図９は、スレーブ回路の入力インターフェースＭＩの別の実施例を示す。図８と同じ要素は同じ参照記号で示されている。ここで、通信バスの導体Ｓ，Ｇ間に接続された抵抗器Ｒ２及びコンデンサＣ３は、共通ノードＦ３を有する。所定数のダイオード接続トランジスタ、例えば、２つのトランジスタＱ６，Ｑ７が、ノードＦ３と別のノードＹとの間に直列に接続される。ノードＹはトランジスタＱ５のゲートに接続され、また、電流源Ｉ８を通じて、導体Ｇに接続される。電流源Ｉ８は、ＭＯＳトランジスタを用いる電流ミラーでよく、飽和モードで作動する。固有ｎ型チャネル・トランジスタＱ８は、電流ミラー回路（図示せず）によって供給されるゲート電圧Ｖｇｉによって制御される。これは、一般に、100 μＡの電流を供給することができる。
【００４２】
コンデンサＣ３は、抵抗器Ｒ２と共同してノイズ・フィルタとして作動し、約１ｐＦの値を持つ。トランジスタＱ６、Ｑ７は、各々が約1.5 Ｖの閾値電圧を持つｐ型チャネル固有トランジスタでよい。従って、ノードＹにおける電圧は、ノードＦ３における電圧より約３Ｖ低い。これは、導体Ｓが５Ｖ〜３Ｖの間を変動することから、Ｒ２の端子電圧に応じて、２Ｖ〜０Ｖの間を変動する。また、トランジスタＱ５は、Ｓが低い（ＶＯ）とき、ノードＸに高い電圧を、またＳが高い（Ｖ１）とき、ノードＸに低い電圧を供給するように作動する。インバータＩＮＶは、論理を修正し、閾値作用によってclean out （ｔ）信号を送る。このようにインターフェースされたデータは、スレーブ回路のクロック信号に従って、周期ごとに一度作動されるラッチを用いて、保存することができ、このようにして保存されたデータは、解釈のためにレジスタ中にまとめてアセンブルする。
【００４３】
図10は、スレーブ回路Ｍの出力インターフェースＭＯの実施例を示す。抵抗器Ｒ４及びｎ型チャネルＭＯＳトランジスタＴ３は、それぞれ、データ・バスの導体Ｓ，Ｇ間に直列に接続される。直列に出力されるべきであるデータＳｄｍは、インバータＩＮＶＡを通じて、トランジスタＴ３のゲートに与えられる。
【００４４】
スレーブ回路が「０」ビットを伝送したい場合には、インバータＩＮＶＡはＴ３のゲートに高い電圧を印加する。トランジスタＴ３は導電状態になり、導体Ｓの電圧は、トランジスタＴ３の短絡効果によって導体Ｇの電圧に接近し、この短絡効果に抵抗Ｒ４によって制限される。
【００４５】
スレーブ回路が「１」ビットを伝送したい場合には、インバータＩＮＶＡはＴ３のゲートに低い電圧を印加する。トランジスタＴ３は非導電状態になり、導体Ｓの電圧は影響を受けない。
【００４６】
図11は、マスタ回路出力インターフェースμＰＯの実施例を示す。インバータＩＮＶ２を介して、ＭＯＳトランジスタＭ４のゲートに送られるべき直列データ信号Ｓｄμが与えられる。このトランジスタＭ４は、通信バスの２つの導体Ｓ，Ｇ間に、抵抗器Ｒ５と並列に接続される。直列順方向バイアス・ダイオードＤ４ａ〜Ｄ４ｃが電源電圧ＶｃｃとＳ導体との間に接続される。これらのダイオードはダイオード接続ＭＯＳトランジスタでよい。抵抗器Ｒ６はこれらのダイオードと並列に接続される。
【００４７】
Ｓｄμの値が低い場合には、インバータは、トランジスタＭ４のゲートに高い電圧を起こし、これを導電状態にする。次にＳ導体の電圧は、抵抗器Ｒ５、Ｒ６によって形成される分圧器によって決定される。従って、導体Ｓは、Ｒ５がＲ６とほぼ等しければＶｃｃ／２に、また、５Ｖの電源Ｖｃｃについては約2.5 Ｖとなる。
【００４８】
Ｓｄμが高いレベルにある場合には、インバータＩＮＶ２によって変換され、トランジスタＭ４のゲートに低い電圧を印加する。このトランジスタは非導電状態になり、Ｓ導体の電圧は、引上げ（pull-up ）抵抗器Ｒ６によって、Ｖｃｃになるまで上昇する。スレーブ回路が導体Ｓを３Ｖ以下にしようとする場合には、順方向バイアス・ダイオードＤ４ａ〜Ｄ４ｃは、導体Ｓ上に約３Ｖの値を保持する。このようにして、すでに説明したように、この回路は、Ｖ１とＶ０の間の所望の高い出力インピーダンスを持ち、Ｖ０以下の値については低い出力インピーダンスを持つ。
【００４９】
図12は、マスタ回路の入力インターフェースμＰＩの実施例を示す。信号線Ｓは、抵抗器Ｒ７を介して、比較器ＣＯＭ２の非変換入力に接続されている。抵抗器Ｒ８、Ｒ９から成る抵抗分圧器は、Ｖｃｃと接地導体Ｇとの間に接続され、中央ノードＮを持ち、このノードは、比較器ＣＯＭ２の変換入力に接続される。比較器の出力は、マスタ回路による使用のために、直列データ入力信号ｉｎ（ｔ）を供給する。この信号は、すでに述べた信号ｏｕｔ（ｔ）に類似するが、マスタ回路への入力用である。抵抗分圧器は、Ｒ９がＲ８の値の約４倍の値を持つように設計されている。Ｇ導体がマスタ回路の接地端子に接続されているので、ノードＮは、４Ｖ前後の電圧を持つことになる。
【００５０】
導体Ｓの電圧がノードＮの電圧を上回る場合には、比較器の出力ｉｎ（ｔ）は高くなる。また、導体Ｓの電圧がこの値を下回る場合には、出力ｉｎ（ｔ）は高くなる。マスタ回路は、（例えば）送りレジスタ中に信号ｉｎ（ｔ）を保存することによって、このように受信したデータを解釈することになる。
【００５１】
本発明の通信バスに送られた信号の符号解読や解釈は、導体Ｓ上の電圧の標本化及び発生の正確なタイミングに左右される。クロック・エッジがマスタ回路によって連続的に供給されるため、スレーブ回路は最新のクロック・エッジに関するタイミング遅延を計測するだけでよい。これを達成する最も単純な方法は、各クロック・エッジでリセットされるタイマを用いることである。
【００５２】
図13（ａ）は、スレーブ回路のタイミング回路の実施例を示す。スレーブ回路では、スレーブ回路クロック発生器ＭＣは、直列のラッチＬ１〜Ｌ６から成る多段階カウンタＣＯＮの入力に、例えば、２ＭＨｚ前後でクロック信号ＣＫＭを発生する。各ラッチの立上りエッジ感知リセットが、ｏｕｔ（ｔ）信号を受信するように接続される。クロックＣＫＭ発生器ＭＣは、環状発振器のように非常に単純な構造でよい。
【００５３】
図13（ｂ）に示すように、各ラッチの出力信号Ｃｏ１〜Ｃｏ６は、ｏｕｔ（ｔ）信号の各クロック・エッジによってリセットされた後、それぞれ、ＣＫＭの１，２，４，８，16，32周期以内に第１の立上り遷移（transition）を与える。信号ｏｕｔ（ｔ）のクロック・エッジはカウンタＣＯＮをリセットするが、クロック信号ＣＫＭと同期しないため、ラッチによって与えられる遷移は、信号ｏｕｔ（ｔ）のクロック・エッジ後、整数分のＣＫＭクロック周期だけオフセットすることができない。各ラッチ出力信号は、本発明のプロトコルにおける事象を時間調節するのに用いられる。それぞれ調節された遅延は、マスタ回路が送る信号ｏｕｔ（ｔ）の最新クロック・エッジと相関することから、このタイミング回路は特に精確である必要はない。
【００５４】
Ｃｏ１は、信号ｏｕｔ（ｔ）のクロック・エッジの後（前述した２ＭＨｚについて）、500 ns以内に立上りエッジを与える。これは、遅延Ｔｍの調節に用いることができ、この遅延の後に、「０」ビットを伝送するために、導体Ｓはより低い値（Ｖ０）になることができる。
【００５５】
Ｃｏ２は、信号ｏｕｔ（ｔ）のクロック・エッジ後１μｓ以内に立上りエッジを与える。これは、マスタ回路からの伝送における０又は１の検出のための遅延Ｔｄの調節に用いることができる。
【００５６】
Ｃｏ３は、信号ｏｕｔ（ｔ）のクロック・エッジ後２μｓ以内に立上りエッジを与える。これは、スレーブ回路がデータを伝送するのを許可する可能化信号として、マスタ回路が送る高い電圧（Ｖ１）の終了Ｔ１を調節するために用いることができる。
【００５７】
Ｃｏ４は、信号ｏｕｔ（ｔ）のクロック・エッジ後４μｓ以内に立上りエッジを与える。これは、スレーブ回路がＳ導体をその低い方の値（Ｖ０）にする期間Ｔｍ０の終了を調節するために用いることができる。
【００５８】
Ｃｏ５は、信号ｏｕｔ（ｔ）のクロック・エッジ後８μｓ以内に立上りエッジを与える。これは、マスタ回路のクロック周期Ｔとほぼ等しくてよい。
【００５９】
Ｃｏ６は、信号ｏｕｔ（ｔ）のクロック・エッジ後16μｓ以内に立上りエッジを与える。これは、クロック周期よりはるかに長く、チップ・セレクト又はデセレクト信号を検出するのに必要な遅延Ｔｃの調節に用いることができる。
【００６０】
「０」を伝送する際、マスタ回路によって送られるパルスの持続時間Ｔ０は、Ｔｍとほぼ等しくてよい。
【００６１】
信号ｏｕｔ（ｔ）のクロック・エッジごとのマスタ回路タイミングと再同期化することから、通常、非常に単純なタイマで十分である。マスタ回路とスレーブ回路によって用いられるタイミングがほぼ同一であったとしても、マスタ・タイマと比較して、スレーブ・タイマの精度の30〜40％ほどの大きさの変動を許容することができる。このような変動は、中でも、プロセス変動や気温の変化によって起こる。この理由で、前述の実施例で調節される遅延は、それぞれ、その前に調節された遅延の２倍の長さになる。タイミング回路として、直列の単安定回路を用いることができ、或いは、高い精度が要求される場合には、ＰＬＬタイマを用いることができる。
【００６２】
図14は、本発明の通信バス上の双方向通信の可能な内容を示す。最初に、チップ・セレクト指令が、スレーブ回路を可能化するために送られる。多数のスレーブ回路が通信バスに接続されている場合には、どのチップが可能化される必要があるのかを識別するために、このセレクト指令後にチップ・アドレスを送ることができる。次に、演算コード（“opcode"）のような命令を送ることができ、これに続いて、この命令が実行されるべきメモリ・セルのアドレスが送られ、さらに、この命令を実施すべきデータが続く。要求される全データ乃至命令を転送するために、演算コード（“opcode"）−アドレス・データのシーケンスが何回か繰り返される。スレーブ回路によってマスタ回路に情報を伝送することができるようにするためには、図５（ａ），（ｂ）を参照にしてすでに説明したように、演算コード（“opcode"）転送の代わりに、可能化信号Ｐｍ０、Ｐｍ１を用いることができる。
【００６３】
本発明に従う双方向２線式通信バスは、各要素中に取り付けたタグと通信するために、好適に使用することができる。例えば、プリンタに用いられるトナーを充填したカートリッジは、タグ及び本発明のデータバスを備えることができ、このデータバスは、プリンタ内若しくはホスト・コンピュータ内の何れかで、タグとホスト・マイクロプロセッサとの間の通信を確実するために使用される。タグは、カートリッジに関する情報、例えば、カートリッジの使用年数、トナーの種類、トナー残存量及び製造者により入力された識別コード等を与えることができる。この情報は、ホスト・マイクロプロセッサによって読み取られ、適切なタイプのカートリッジを使用しているか否か、必要な印刷作業のために十分なトナーが使用可能か否か、或いは、所望の種類のトナーが存在するか否かを決定することができる。ホスト・マイクロプロセッサは、オペレータに対して、適切な警告をすることもできる。
【００６４】
同様の構想は、安価で消費可能な又は交換可能な要素−電池パック、写真フィルム、更には、自動車部品のためのタグに適用することができ、そこでは、低いデータ転送速度、データ・バスの非常に簡単な設置及び非常に安価なスレーブ諸回路が組み合わせられ、非常に効果的な解決策を提供する。
【００６５】
特定の実施例を参照にして説明してきたが、通信バスについては多数の変形例が可能であり、これらも本発明の範囲内にある。
【００６６】
特に、信号の極性と論理的な意味は逆転することができる。負の電源電圧を伝送したり、接地導体Ｇをアース以外の固定電圧にしたり、或いは、差分信号を２本の導体Ｓ，Ｇに伝送することも可能である。
【００６７】
ダイオードとして使用されるトランジスタの選択は、要求される極性及び必要な順方向電圧降下によって異なる。
【００６８】
切替えに使用されるｎ型チャネルＭＯＳトランジスタの代わりに、同等のｐｎｐ型バイポーラ・トランジスタを用いることもできる。また、ゲート信号の極性が逆転した場合には、ｐ型チャネルＭＯＳ又はｐｎｐ型バイポーラを用いてもよい。同様に、切替えのためには、ｐ型チャネルＭＯＳトランジスタを用いることもできる。
【００６９】
立上りエッジから導き出されたクロック信号は、スレーブ回路の内部作業用にはるかに高いクロック周波数を発生する位相ロックドループに送ることができる。
【図面の簡単な説明】
【図１】  本発明に従うデータ・バス・システム全体の概略図。
【図２】  図１のシステムで用いられる電圧供給を示す。
【図３】  図１のシステムで用いられる電圧供給を示す。
【図４】  図１のシステムで用いられる電圧供給を示す。
【図５】  （ａ）は、図１のシステムのデータ・バスに沿って伝送される信号を示し、（ｂ）は、閾値回路を通過した後の図５（ａ）の信号を示す。
【図６】  （ａ）は、図１のシステムのデータ・バスに沿って伝送される信号を示し、（ｂ）は、閾値回路を通過した後の図５（ａ）の信号を示す。
【図７】  本発明のスレーブ回路で用いられる電圧供給を示す。
【図８】  本発明のスレーブ回路で使用するための入力インターフェースを示す。
【図９】  本発明のスレーブ回路で使用するための別の入力インターフェースを示す。
【図１０】  本発明のスレーブ回路で使用するための出力インターフェースを示す。
【図１１】  本発明のマスタ回路で使用するための出力インターフェースを示す。
【図１２】  本発明のマスタ回路で使用するための入力インターフェースを示す。
【図１３】  （ａ）は、本発明の通信システムで使用するためのタイミング回路を示し、（ｂ）は、（ａ）のタイミング回路で発生する信号を示す。
【図１４】  本発明のシステム内に伝送される典型的なデータのシーケンスを示す。
【符号の説明】
μＰ  出力インターフェースμＰＯ、入力インターフェースμＰＩ及びタイミング回路μＰＣを備えるマスタ回路（マイクロプロセッサ）、
Ｍ  入力インターフェースＭＩ、出力インターフェースＭＯ、電圧発生回路ＭＶ及びタイミング回路ＭＣを備えるスレーブ回路、
Ｂ  第１導体（信号導体）Ｓ及び第２導体（接地導体）のみから成る通信バス、Ｖ０，Ｖ１  第１及び第２電圧、
Ｔ  固定された周期、
Ｃｏ１〜Ｃｏ６  予め定められた遅延。
【図１】
0003705312.tif 000002
【図２】
0003705312.tif 000003
【図３】
0003705312.tif 000004
【図４】
0003705312.tif 000005
【図５】
0003705312.tif 000006
【図６】
0003705312.tif 000007
【図７】
0003705312.tif 000008
【図８】
0003705312.tif 000009
【図９】
0003705312.tif 000010
【図１０】
0003705312.tif 000011
【図１１】
0003705312.tif 000012
【図１２】
0003705312.tif 000013
【図１３】
0003705312.tif 000014
【図１４】
0003705312.tif 000015