(57)【特許請求の範囲】
【請求項１】
チューナ部と共通のシールドケース内に収納されるとともに、電源回路から第１の電源電圧が供給され、上記チューナ部に対して第２の電源電圧を供給する補助電源回路を有する電源供給装置であって、
上記補助電源回路は、
負入力端子、正入力端子および出力端子を有する電圧ゲインの高い差動型アンプと、
上記差動型アンプの出力端子に接続されるベース、上記チューナ部に対して接続されるとともに、上記差動型アンプの負入力端子に接続されるエミッタ、および上記第１の電源電圧が印加されるコレクタを有するトランジスタと、
上記差動型アンプの正入力端子に対して上記エミッタ・コレクタ間を飽和状態とするようなバイアス電圧を設定するバイアス回路と
からなることを特徴とする電源供給装置。
【請求項２】
チューナ部を含むフロントエンドと、受信信号を映像または音声信号に変換する信号処理部とを有する受信装置において、
上記チューナ部と共通のシールドケース内に収納されるとともに、電源回路から第１の電源電圧が供給され、上記チューナ部および信号処理部に対して第２の電源電圧を供給する補助電源回路を備え、
上記補助電源回路は、
負入力端子、正入力端子および出力端子を有する電圧ゲインの高い差動型アンプと、
上記差動型アンプの出力端子に接続されるベース、上記チューナ部に対して接続されるとともに、上記差動型アンプの負入力端子に接続されるエミッタ、および上記第１の電源電圧が印加されるコレクタを有するトランジスタと、
上記差動型アンプの正入力端子に対して上記エミッタ・コレクタ間を飽和状態とするようなバイアス電圧を設定するバイアス回路と
からなることを特徴とする受信装置。
【請求項３】
請求項１または２において、
更に、上記差動型アンプの正入力端子にノイズ除去用のコンデンサが接続されることを特徴とする装置。
【請求項４】
請求項１または２において、
上記電源回路がスイッチング電源の構成であることを特徴とする装置。
【請求項５】
請求項２において、
上記補助電源回路とチューナ部が共通の基板上に形成されることを特徴とする受信装置。
【請求項６】
請求項５において、
さらに復調部と、誤り訂正部とが共通の基板上に形成されると共に、共通のシールドケース内に収納されることを特徴とする受信装置。
【請求項７】
請求項２において、
上記信号処理部がディスクランブラ、パケットデコーダ、映像デコーダ、音声デコーダを含み、ディジタル放送を受信、復号するようにしたことを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波チューナを有するディジタル放送受信機等に用いて好適な電源供給装置および受信装置に関する。
【０００２】
【従来の技術】
最近、通信衛星を使用して画像信号、オーディオ信号等マルチメディア・データを受信するディジタル放送システムや地上波によるディジタル放送システムが実用化されつつある。このようなディジタル放送システムにおいて用いられる受信機は、受信チャンネルを指定するチューナ部、復調部、スクランブルを解くデスクランブル部、パケットを分離するパケットデコーダ、映像デコーダ、音声デコーダおよび電源ブロック等により構成される。
【０００３】
チューナ部、復調部、デスクランブル部の３つの部分を総称してフロントエンドと呼ばれる。フロントエンド部分以外の回路部分は、ディジタル回路により構成されており、電源ノイズの影響を受けにくい。一方、フロントエンドは、主としてアナログ回路により構成されており、電源ノイズの影響を受けやすい。ディジタル回路の比重が大きい製品、例えば、パーソナルコンピュータにおいては、電源ブロックに電圧の純度が余り良くないが、効率が良いスイッチング電源回路を用いることができる。しかしながら、チューナ部では、選局に用いる局部発振器の純度（一般的に位相ノイズと呼ばれ、以下、位相ノイズと称する）が極めて重要であり、局部発振器が電源ラインのノイズによって揺さぶられると位相ノイズが増大し、復調データの誤り率が悪化し、最悪の場合には、後段のディジタル回路に正しいデータを供給できずに受信不可能となる。
【０００４】
このため、従来のディジタル放送受信機においては、フロントエンドと電源ブロックとの間にＬＰＦ（ローパスフィルタ）ネットワークや３端子レギュレータＩＣを設けるように、二重の構成を必要としていた。ＬＰＦにより位相ノイズの対策をする場合の具体的な接続関係を図６に示し、３端子レギュレータＩＣにより位相ノイズの対策する場合の接続関係を図７に示す。なお、図６および図７において６７で示されるのが、フロントエンドであり、７１で示されるのが、電源ブロックである。
【０００５】
ＬＰＦにより対策をする場合には、図６に示すように電源ブロック７１とフロントエンド６７との電源ライン間にインダクタンス７２が挿入され、フロントエンド６７側のインダクタンス７２の一端とアース間にコンデンサ７３が挿入される。従って、インダクタンス７２とコンデンサ７３によりＬＰＦネットワークが構成され、
ｆ＝１／２π√（ＬＣ）・・・(1)
で示されるカットオフ周波数ｆ以上の帯域においてノイズ抑圧効果が得られる。なお、√（ＬＣ）は、ＬＣ全体の平方根を表す。
【０００６】
また、３端子レギュレータＩＣにより対策をする場合には、図７に示すように電源ブロック７１とフロントエンド６７との電源ライン間に３端子レギュレータ（シリーズレギュレータとも称される）７４が挿入され、３端子レギュレータ７４によって、再度アナログ回路用の電源に安定化する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した図６に示す構成の場合には、上記(1) 式に示すカットオフ周波数以下のノイズに対しては、効果がない。例えば、映像デコーダが映像データを出力していない状態から映像データを出力する状態に切り替わった時のように、フロントエンド以外の構成部分においてモードが切り替わると、大きな負荷電流変化が生じる。電源ブロック７１をスイッチングレギュレータで構成している時には、スイッチング信号のデューティ比を制御して負荷電流の変動を補償している。負荷電流の大きな変動は、デューティ比の変化点を不連続とし、その結果、高調波ノイズが発生する。このような過度現象によって、局部発振器の発振周波数が揺らぐ問題がある。
【０００８】
また、図７に示す構成では、このような問題は生じないが、３端子レギュレータ７４における電圧降下と負荷電流によって少なくない消費電力を必要とする。３端子レギュレータＩＣ７４の消費電力は、ディジタル放送受信機全体からみて好ましくない上、発熱の問題も招くため重大である。
【０００９】
通常、フロントエンド１７は、ノイズに対するシールド効果を持たせるために金属のシールドケース（カンケースとも称される）に内蔵させたり、別基板上にマウントすることが多いが、ＬＰＦを用いる場合には、コンデンサ７３の接地箇所や接地面のレイアウトに対する高周波的配慮が必要である。例えばシールドケースの接地とコンデンサの接地とを共通にするようになされる。また、３端子レギュレータＩＣ７４を使用する場合には、放熱板等の発熱に対する対策が求められ、受信機設計上において煩わしさを伴う問題があった。
【００１０】
従って、この発明の目的は、ローパスフィルタ、３端子レギュレータ等の対策によって生じる、上述した問題点を解決することが可能な電源供給装置および受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
以上の問題を解決するために、請求項１に記載の発明は、チューナ部と共通のシールドケース内に収納されるとともに、電源回路から第１の電源電圧が供給され、チューナ部に対して第２の電源電圧を供給する補助電源回路を有する電源供給装置であって、
補助電源回路は、
負入力端子、正入力端子および出力端子を有する電圧ゲインの高い差動型アンプと、
差動型アンプの出力端子に接続されるベース、チューナ部に対して接続されるとともに、差動型アンプの負入力端子に接続されるエミッタ、および第１の電源電圧が印加されるコレクタを有するトランジスタと、
差動型アンプの正入力端子に対してエミッタ・コレクタ間を飽和状態とするようなバイアス電圧を設定するバイアス回路と
からなることを特徴とする電源供給装置である。
【００１２】
請求項２の発明は、チューナ部を含むフロントエンドと、受信信号を映像または音声信号に変換する信号処理部とを有する受信装置において、
チューナ部と共通のシールドケース内に収納されるとともに、電源回路から第１の電源電圧が供給され、チューナ部および信号処理部に対して第２の電源電圧を供給する補助電源回路を備え、
補助電源回路は、
負入力端子、正入力端子および出力端子を有する電圧ゲインの高い差動型アンプと、
差動型アンプの出力端子に接続されるベース、チューナ部に対して接続されるとともに、差動型アンプの負入力端子に接続されるエミッタ、および第１の電源電圧が印加され
るコレクタを有するトランジスタと、
差動型アンプの正入力端子に対してエミッタ・コレクタ間を飽和状態とするようなバイアス電圧を設定するバイアス回路と
からなることを特徴とする受信装置である。
【００１３】
第１の電源電圧の印加端子にトランジスタのコレクタが接続され、そのエミッタがチューナ部の電源端子に接続されると共に、差動型アンプ例えばオペアンプの負入力端子に接続される。また、Ｖｃｃ供給端子と抵抗分割で形成されたバイアス電圧がオペアンプの正入力端子に供給される。更に、トランジスタのベースとオペアンプの出力端子とが接続される。このため、電源ノイズは、オペアンプのＣＭＲ（同相成分除去比）によってキャンセルされる。トランジスタのコレクタ・エミッタ間電圧だけ降下された第２の電源電圧が形成される。
【００１４】
【発明の実施の形態】
以下、この発明をディジタル放送受信機に適用した一実施形態を図１および図２を参照して説明する。図１および図２は、この発明を適用できる受信機の全体構成を示し、図１は、図２に対して電源供給の構成を追加したものを示す。ディジタル放送受信機は、マイクロプロセッサ７、フロントエンド１７、トランスポート部１８、ＭＰＥＧ（Moving Pictures Expert Group）ブロック１９、周辺回路２０、電源ブロック２１および補助電源回路５１により構成される。
【００１５】
電源ブロック２１は、例えばスイッチング電源により構成される。電源ブロック２１は、マイクロプロセッサ７、フロントエンド１７、トランスポート部１８、ＭＰＥＧブロック１９、周辺回路２０のそれぞれに電源ライン５２を介して電源を供給する。また、電源ブロック２１とフロントエンド１７との間に補助電源回路５１が挿入される。マイクロプロセッサ７は、受信機全体を制御するもので、フロントエンド１７、トランスポート部１８、ＭＰＥＧブロック１９および周辺回路２０のそれぞれとは、データバスにより結合され、各部との間において双方向にデータの授受が可能とされている。
【００１６】
周辺回路２０には、図２に示すように、リモコン（リモートコントロール）信号受信部９、電話モデム１０、ＩＣカード部およびメモリ１２等が含まれる。リモコン信号受信部９には、外部のコマンダから例えば赤外線信号が与えられる。リモコン信号受信部９において、選局チャンネル等に対応した赤外線コントロール信号に応じて制御情報が形成され、この制御情報がマイクロプロセッサ７に供給される。
【００１７】
電話モデム１０とマイクロプロセッサ７とは、データバスにより結合されており、必要に応じて、電話回線を介して顧客管理センターや他の外部の通信機能を有した制御機器等とアクセス可能とされ、制御情報や他の顧客管理等に関する情報を入手することが可能とされている。また、ＩＣカード１１およびメモリ１２には、予め必要な制御情報や顧客管理等に関する情報等が格納されており、必要に応じてマイクロプロセッサ７によって各種情報が読み出されると共に、必要に応じて各種の情報が書き込まれるように構成されている。
【００１８】
フロントエンド１７は、図２に示すようにチューナ部１、復調部２、誤り訂正部３により構成される。また、図１および図２において４１にて示されるのが入力端子であり、この入力端子４１に、図示せずも、ＬＮＢ（Low Noise Block down converter）を有した受信アンテナからの周波数変換された受信放送信号が供給される。
【００１９】
チューナ部１において、受信電波信号の中からマイクロプロセッサ７からの制御情報に基づいて指定される周波数の信号が抽出され、復調部２において、ＱＰＳＫ変調されている信号が復調される。この復調出力が誤り訂正部３に供給され、誤り訂正部３において、例えば、ビタビ復号によって誤り訂正されて復号され、この復号出力がトランスポート部１８に供給される。
【００２０】
トランスポート部１８は、デスクランブラ４と、パケットデコーダ５により構成される。デスクランブラ４にフロントエンド１７の誤り訂正部３からの復号出力が供給される。従って、デスクランブラ４において、マイクロプロセッサ７からの制御情報に基づいてスクランブルが解除され、得られたトランスポート・ストリームがパケットデコーダ５に供給される。マイクロプロセッサ７は、ＩＣカード１１に格納されているスクランブルを解く鍵、視聴者情報を読み出し、デスクランブラ４と、パケットデコーダ５のそれぞれにこれらの情報を供給する。
【００２１】
パケットデコーダ５において、トランスポート・ストリームから所望のチャンネルのパケットが分離され、マイクロプロセッサ７からの制御情報に基づいて音声データ、映像データ、顧客情報等の各パケットに振り分けられる。ＭＰＥＧブロック１９は、ＭＰＥＧ音声デコーダ６、ＭＰＥＧ映像デコーダ８および画像メモリ１３により構成される。
【００２２】
パケットデコーダ５からディジタルデータ１４がそのまま出力端子４２を介して取り出され、図示せずも、例えば、他の情報処理装置に供給される。また、パケットデコーダ５において分離された音声データのパケットがＭＰＥＧ音声デコーダ６に供給され、映像データのパケットがＭＰＥＧ映像デコーダ８に供給される。さらに、トランスポート部１８で分離された制御用の情報がマイクロプロセッサ７に供給される。
【００２３】
ＭＰＥＧ音声デコーダ６において、音声データが復号され、更に必要に応じてＤ／Ａ変換され、音声信号１５が形成される。この音声信号１５が出力端子４３を介して取り出される。音声信号１５が例えば、映像表示装置の音声処理系に供給され、スピーカから視聴者に向けて音声が出力される。また、ＭＰＥＧ映像デコーダ８において、映像データが復号されて、更に必要に応じてＤ／Ａ変換され、映像信号１６が形成される。この映像信号１６が出力端子４４を介して取り出され、図示せずも、例えば、映像表示装置の映像処理系に供給され、画像が表示される。
【００２４】
図３は、電源ブロック２１とフロントエンド１７との間に挿入される補助電源回路５１の構成を示す。電源ブロック２１のＶｃｃ（第１の電源電圧）出力端子と接続された電源供給ラインにＮＰＮ型トランジスタ２５のコレクタが接続され、トランジスタ２５のエミッタがフロントエンド１７の電源供給ラインに接続されると共に、オペレーショナルアンプ（以下オペアンプと称する）２７の負（反転）入力端子に接続される。また、Ｖｃｃ出力端子が抵抗２８（抵抗値Ｒ２）および抵抗２９（抵抗値Ｒ３）を直列に介して接地され。この抵抗２８と抵抗２９との接続点がオペアンプ２７の＋入力端子に接続されると共に、ノイズ除去用のコンデンサ３０を介して接地される。更に、トランジスタ２５のベースとオペアンプ２７の出力端子とが抵抗２６（抵抗値Ｒ１）を介して接続される。なお、図３において、３１がオペアンプ２７の電源端子を示す。
【００２５】
かかる補助電源回路５１は、トランジスタ２５を含むオペアンプ２７の負帰還効果によるボルテージフォロワが構成され、トランジスタ２５のエミッタ電圧とオペアンプ２７の正入力端子の電圧とが等しくなるように動作する。つまり、オペアンプ２７の正入力端子電圧（バイアス電圧）をＶＢとし、トランジスタ２５のコレクタ・エミッタ間電圧をＶｃｅとすると、
ＶＢ＝Ｖｃｃ−Ｖｃｅ・・・(2)
の関係が成り立つ。
【００２６】
この時、（Ｖｃｅ≒０）とするようなＶＢの値を設定することで、トランジスタ２５のコレクタ電位がベース電位より低下した飽和状態となるが、エミッタ電位の純度を保つのに十分ならば良く、
ＶＢ＝Ｖｃｃ−Ｖｃｅ≒Ｖｃｃ・・・(3)
の関係が成立し、低電圧降下の電源回路が実現される。
【００２７】
従って、電源ブロック２１の出力電源電圧Ｖｃｃは、トランジスタ２５のコレクタ・エミッタ間電圧の電圧降下によって安定化されてエミッタ端子より出力されてフロントエンド１７に第２の電源電圧として供給される。電源ブロック２１を構成するスイッチング電源回路におけるＰＷＭ制御時のデューティ比の変化時に発生するノイズ等の電源ノイズは、オペアンプ２７のＣＭＲ（同相成分除去比）によってキャンセルされ、トランジスタ２５のベースには現れない。また、抵抗２８および２９の接続点の電圧ＶＢのノイズは、ノイズ除去用のコンデンサ３０によって除去できる。従って、フロントエンド１７への第２の電源電圧は、電源ノイズの影響を受けないものとできる。
【００２８】
更に、電源ブロック２１の出力電源電圧を（Ｖｃｃ＝５Ｖ）とした場合を例に挙げてより具体的に補助電源回路５１について説明する。各素子の値は、一例として、
抵抗２６の抵抗値Ｒ１＝５６０Ω
抵抗２８の抵抗値Ｒ２＝８．２ＫΩ
抵抗２９の抵抗値Ｒ３＝３３０ＫΩ
コンデンサ３０の容量値＝３３μＦ
に選定される。
【００２９】
従って、上記の値の場合には、オペアンプ２７の正入力端子に供給されるバイアス電圧ＶＢは、
ＶＢ＝（３３０／（３３０＋８．２））Ｖｃｃ＝Ｖｃｃ−Ｖｃｅ＝４．８８Ｖ
となり、また、
Ｖｃｅ＝５−４．８８＝０．１２Ｖ
となる。
【００３０】
ループ内のトランジスタ２５のエミッタ端子には、バイアス電圧ＶＢと同じ電圧が発生しており、そのベースは、ＶＢ＋Ｖｂｅ（Ｖｂｅ：トランジスタ２５のベース・エミッタ間電圧）となる。通常、Ｖｂｅ＝０．７Ｖであるから、ベースは、４．８８＋０．７＝５．５８Ｖでバイアスされる。従って、オペアンプ２７の電源端子３１には、５．５８Ｖ以上の電源電圧が必要である。オペアンプ２７の出力に対する電源電圧のノイズ抑圧度は非常に大きいので、オペアンプ２７の電源に対する電源純度はスイッチング電源回路が供給できる程度で十分である。また、オペアンプ２７の出力は、トランジスタ２５のベースをバイアスするだけであり、消費電力に関しても３端子レギュレータを用いるのと比して、格段に少なくできる。
【００３１】
図４および図５は、上述したこの発明を実施する場合の具体的構成例を示す。図４および図５において３３にて示されるのが共通のプリント基板を表し、このプリント基板３３上に構成された回路が共通のシールドケースに収納される。図４では、チューナ回路３４と補助電源回路５１とが基板３３に構成され、全体としてチューナ部１とされる。基板３３には、電源ブロック２１の電源出力端子との接続用の端子３２が設けられ、ケースには、ＩＦ入力用のコネクタ（図示しない）が設けられる。また、図５は、チューナ部１、復調部２および誤り訂正部３からなるフロントエンド１７と、補助電源回路５１とを共通の基板３３に構成した例を示す。基板３３には、電源供給端子３２が設けられ、また、ケースには、ＩＦ入力用のコネクタ（図示しない）が設けられる。
【００３２】
なお、この発明の一実施形態では、オペアンプを使用しているが、電圧ゲインの高い差動アンプを使用しても良い。また、電源ブロック２１は、スイッチング電源回路以外の構成でも良いが、スイッチング電源の場合には、消費電力が少ない利点がある反面、電源ノイズが発生し易いので、この発明を適用すると効果的である。
【００３３】
【発明の効果】
この発明によれば、ディジタル放送受信機内で特にノイズに弱いアナログ高周波チューナを含むフロントエンドの電源設計に特別の配慮が不要となり、実装後のフィルタについての検討等のノイズ対策を行う必要がない。従来のＬＰＦを使用した場合のように、ノイズを除去できる帯域の制限がない利点がある。また、チューナと補助電源回路とが共通のシールドケース内に収納されるので、空間を伝わるノイズの影響を低減することができる。
【００３４】
また、一度スイッチング電源回路等によって安定化された電圧を再度安定化するので、直流電圧変動をないものとしてノイズの振幅のみを抑圧することに着目できる。それによって、非常に小さい電圧降下を用いる設定とできるので、例えば３端子レギュレータを使用するのと比較して消費電力を少なくできる。また、安定化のためにコレクタ・エミッタ間電圧を２〜３Ｖ使用すると、たとえ５Ｖの動作のチューナであっても実質的なチューナの電源電圧が７〜８Ｖとなってしまう。この発明は、かかる問題を回避でき、チューナに対する供給電圧を低くすることができる。それによって発熱も少なく、ケース内にチューナ回路またはフロントエンドと共に収納するユニット化が容易となる。勿論、ユニットに収納する場合に限らず、受信機全体としても低消費電力化を図ることができる。更に、電源ブロックとして一般的なスイッチング電源回路を用いることができ、受信機の設計もスイッチングレギュレータの使用を前提として行うことができる。
【図面の簡単な説明】
【図１】この発明の一実施形態の全体構成を示すブロック図である。
【図２】この発明の一実施形態のより詳細な構成を示すブロック図である。
【図３】この発明の一実施形態における電源供給装置の構成を示す接続図である。
【図４】この発明の一実施形態のより具体的な構成の一例を示す接続図である。
【図５】この発明の一実施形態のより具体的な構成の他の例を示す接続図である。
【図６】従来の電源供給装置の説明に用いるブロック図である。
【図７】従来の電源供給装置の説明に用いるブロック図である。
【符号の説明】
１・・・チューナ部、２・・・復調部、３・・・誤り訂正部、７・・・マイクロプロセッサ、１７・・・フロントエンド、１８・・・トランスポート部、１９・・・ＭＰＥＧブロック、２１・・・電源ブロック、２５・・・ＮＰＮ型のトランジスタ、２７・・・オペアンプ、３０・・・ノイズ除去用のコンデンサ、５１・・・補助電源回路
【図１】
0003695108.tif 000002
【図２】
0003695108.tif 000003
【図３】
0003695108.tif 000004
【図４】
0003695108.tif 000005
【図５】
0003695108.tif 000006
【図６】
0003695108.tif 000007
【図７】
0003695108.tif 000008