(57)【特許請求の範囲】
【請求項１】
ドライバ側の第１のプログラマブルディレイラインと、コンパレータ側の第２のプログラマブルディレイラインとを、基準ドライバの基準波形によりタイミング調整を行うタイミング・デスキュー装置において、
所定のリファレンス電圧で、前記基準ドライバが前記コンパレータに出力する基準波形に基づいて、前記第２のプログラマブルディレイラインを調整し、ディレイ値を決定するディレイ決定手段と、
このディレイ決定手段で決定した第２のプログラマブルディレイラインのディレイ値で、前記基準ドライバがコンパレータに出力する基準波形に基づいて、前記コンパレータのリファレンス電圧を調整し、リファレンス電圧を決定するリファレンス電圧決定手段と、
前記ディレイ決定手段で決定したディレイ値と、前記リファレンス電圧決定手段で決定したリファレンス電圧で、前記ドライバ側の第１のプログラマブルディレイラインを調整し、ディレイ値をサーチするディレイサーチ手段と、
このディレイサーチ手段でサーチしたディレイ値で、前記コンパレータのリファレンス電圧をサーチする第１の電圧サーチ手段と、
前記ディレイサーチ手段でサーチしたディレイ値を最小変化分だけ変化させ、前記コンパレータのリファレンス電圧をサーチする第２の電圧サーチ手段と、
前記第１，第２の電圧サーチ手段でサーチしたリファレンス電圧を比較し、前記リファレンス電圧決定手段で決定したリファレンス電圧より差が小さい方のリファレンス電圧のディレイ値を前記第１のプログラマブルディレイラインのディレイ値とする判定手段と
を有することを特徴とするタイミング・デスキュー装置。
【請求項２】
ドライバ側の第１のプログラマブルディレイラインと、コンパレータ側の第２のプログラマブルディレイラインとを、基準ドライバの基準波形によりタイミング調整を行うタイミング・デスキュー方法において、
所定のリファレンス電圧で、前記基準ドライバが前記コンパレータに出力する基準波形に基づいて、前記第２のプログラマブルディレイラインを調整し、ディレイ値を決定し、
決定した第２のプログラマブルディレイラインのディレイ値で、前記基準ドライバが前記コンパレータに出力する基準波形に基づいて、前記コンパレータのリファレンス電圧を調整し、リファレンス電圧を決定し、
決定したディレイ値とリファレンス電圧とで、前記ドライバ側の第１のプログラマブルディレイラインを調整し、ディレイ値をサーチし、
サーチしたディレイ値で、前記コンパレータのリファレンス電圧をサーチし、
サーチしたディレイ値を最小変化分だけ変化させ、前記コンパレータのリファレンス電圧をサーチし、
サーチしたリファレンス電圧を比較し、決定したリファレンス電圧より差が小さい方のリファレンス電圧のディレイ値を前記第１のプログラマブルディレイラインのディレイ値とすることを特徴とするタイミング・デスキュー方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ試験装置に用いられるタイミング・デスキュー装置に関し、校正精度を向上させるタイミング・デスキュー装置に関するものである。
【０００２】
【従来の技術】
ＩＣ試験装置においては被試験対象（以下ＤＵＴと略す）のＩＣに例えば１０ｐｓ（ｐｉｃｏｓｅｃｏｎｄ）の時間的分解能でデジタル信号を加えたり、同様な時間的分解能でＤＵＴの各ピンから出力されるデジタル信号の測定を行いＤＵＴの機能試験を行う。このような高速領域になると通過する電子素子、および伝送路長などにより、デジタル信号の遅延する量が問題となる。すなわち、信号発生器から同一時刻にデジタル信号を発生させ、ＤＵＴの例えば１番ピン，２番ピン，３番ピンにデジタル信号を加えたつもりであっても、それぞれのピンに至るまでの伝送路長や通過する電子素子により遅延量が異なるので、実際に３つのピンに到達するデジタル信号の時刻は異なってしまう。
【０００３】
同様に、ＤＵＴの複数のピンから同一時刻にデジタル信号が出力されたとしても、このデジタル信号を検出する検出回路までに、それぞれ異なった遅延量が存在すると、ＤＵＴから異なった時刻にデジタル信号の出力があったと誤って判断されてしまう。
【０００４】
従って、信号発生器からＤＵＴに至るまでの伝送回路により発生する遅延量の校正、および、ＤＵＴから検出回路へ至るまでの伝送回路により発生する遅延量の校正が必要となる。これをタイミング校正という。
【０００５】
そこで、従来のＩＣ試験装置は、ドライバがＤＵＴに出力するデジタル信号を遅延させるプログラマブルディレイラインと、ＤＵＴからコンパレータに入力されるデジタル信号の取り込みのタイミング信号を遅延させるプログラマブルディレイラインとを調整することで、デジタル信号のタイミング校正を行っていた。このような装置は、例えば、特開平６−２８１７０４号公報や特開平７−５５８８２号公報等に記載されている。
【０００６】
また、ピン間、あるいは、同一ピンでも複数のエッジ間のスキューを最小に調整する場合、システム基準をリファレンスとして用いることも一般に行われている。
【０００７】
各コンパレータ及びドライバのエッジタイミングをデスキューする方法として、基準ドライバだけを持つような装置を図３に示し説明する。
【０００８】
図において、ピンエレクトロニクスＰＥ１，ＰＥ２は、それぞれポゴピンＰ１，Ｐ２を介して、校正用のパフォーマンスボードＰＢに接続する。なお、ピンエレクトロニクスは、実際には、数多くあるが、ここでは、省略してある。
【０００９】
ピンエレクトロニクスＰＥ１，ＰＥ２は、プログラマブルディレイラインＤ１〜Ｄ３，ＲＳフリップフロップＦ，ドライバＤＲＶ，コンパレータＣＭＰ，Ｄフリップフロップ（ラッチ回路）Ｒ，スイッチＳＷを有している。
【００１０】
プログラマブルディレイラインＤ１は、スキュー調整用に設けられ、立ち上がりエッジ信号を入力し、このエッジ信号を遅延する。プログラマブルディレイラインＤ２は、スキュー調整用に設けられ、立ち下がりエッジ信号を入力し、立ち下がりエッジ信号を遅延する。ＲＳフリップフロップＦは、セット端子にプログラマブルディレイラインＤ１からの信号を入力し、リセット端子にプログラマブルディレイラインＤ２からの信号を入力する。ドライバＤＲＶは、ＲＳフリップフロップＦからの出力を入力する。スイッチＳＷは、一端にドライバＤＲＶの出力端を接続し、他端にポゴピンＰ１，Ｐ２を接続する。
【００１１】
コンパレータＣＭＰは、スイッチＳＷの一端を入力端と接続し、リファレンス電圧と比較する。プログラマブルディレイラインＤ３は、ストローブエッジ信号を入力し、遅延する。ＤフリップフロップＲは、コンパレータＣＭＰの出力をＤ端子に入力し、プログラマブルディレイラインＤ３からの信号をクロック端子に入力し、Ｈ（ハイレベル）／Ｌ（ロウレベル）情報を出力する。
【００１２】
パフォーマンスボードＰＢは、基準ドライバＤＲＶ０，分配マトリクスＳを有する。
【００１３】
基準ドライバＤＲＶ０は、基準波形を出力する。分配マトリクスＳは、基準ドライバＤＲＶ０からの基準波形を、ポゴピンＰ１，Ｐ２を介して、ピンエレクトロニクスＰＥ１，ＰＥ２に切り替えて与える。
【００１４】
このような装置の動作を以下に説明する。
まず、コンパレータ側のデスキューについて説明を行う。
分配マトリクスＳは、基準ドライバＤＲＶ０の出力する基準波形を切り替えて、ポゴピンＰ１を介して、ピンエレクトロニクスＰＥ１に入力する。コンパレータＣＭＰに与えられたリファレンス電圧に対するＨ／Ｌ情報を基に、プログラマブルディレイラインＤ３を変化させ、Ｈ／Ｌの切り替わり点を求める。このような調整をすべてのピンエレクトロニクスのコンパレータＣＭＰに対して行う。
【００１５】
次に、ドライバ側のデスキューについて説明を行う。
分配マトリクスＳは、基準ドライバＤＲＶ０の出力する基準波形を切り替えて、ポゴピンＰ２を介して、ピンエレクトロニクスＰＥ２に入力する。コンパレータＣＭＰに与えられたリファレンス電圧に対するＨ／Ｌ情報を基に、プログラマブルディレイラインＤ３を変化させ、Ｈ／Ｌの切り替わり点を求める。つまり、基準ドライバＤＲＶ０の基準波形をコンパレータＣＭＰで値付する。
【００１６】
次に、ピンエレクトロニクスＰＥ１のドライバＤＲＶから信号を出力し、スイッチＳＷとポゴピンＰ１，Ｐ２とを介して、ピンエレクトロニクスＰＥ２に入力する。ピンエレクトロニクスＰＥ１のプログラマブルディレイラインＤ１，Ｄ２を調整し、ピンエレクトロニクスＰＥ２のコンパレータＣＭＰによるＨ／Ｌの切り替わり点を求める。つまり、ピンエレクトロニクスＰＥ２のコンパレータＣＭＰを２次基準として、ピンエレクトロニクスＰＥ１のドライバＤＲＶ側のデスキューを行う。
【００１７】
このような動作を繰り返して、すべてのピンエレクトロニクスのドライバＤＲＶのデスキューを行う。
【００１８】
【発明が解決しようとする課題】
このような装置では、２次基準となるピンエレクトロニクスＰＥ２のコンパレータＣＭＰのストローブ・タイミングの分解能が粗い場合、基準ドライバＤＲＶ０の基準波形を覚え込ませることが不可能である。つまり、ストローブ・タイミングの分解能をΔｔｃｍｐ［ｓ］とすると、最悪、基準ドライバの波形を値づけする際に、この分だけ誤差が生じる。さらに、被校正のドライバＤＲＶのスキュー分解能をΔｔｄｒｖ［ｓ］とすると、最大（Δｔｃｍｐ＋Δｔｄｒｖ）［ｓ］だけの誤差が生じてしまうという問題点があった。
【００１９】
そこで、本発明の目的は、校正精度を向上させるタイミング・デスキュー装置を実現することにある。
【００２０】
【課題を解決するための手段】
本発明は、
ドライバ側の第１のプログラマブルディレイラインと、コンパレータ側の第２のプログラマブルディレイラインとを、基準ドライバの基準波形によりタイミング調整を行うタイミング・デスキュー装置において、
所定のリファレンス電圧で、前記基準ドライバが前記コンパレータに出力する基準波形に基づいて、前記第２のプログラマブルディレイラインを調整し、ディレイ値を決定するディレイ決定手段と、
このディレイ決定手段で決定した第２のプログラマブルディレイラインのディレイ値で、前記基準ドライバがコンパレータに出力する基準波形に基づいて、前記コンパレータのリファレンス電圧を調整し、リファレンス電圧を決定するリファレンス電圧決定手段と、
前記ディレイ決定手段で決定したディレイ値と、前記リファレンス電圧決定手段で決定したリファレンス電圧で、前記ドライバ側の第１のプログラマブルディレイラインを調整し、ディレイ値をサーチするディレイサーチ手段と、
このディレイサーチ手段でサーチしたディレイ値で、前記コンパレータのリファレンス電圧をサーチする第１の電圧サーチ手段と、
前記ディレイサーチ手段でサーチしたディレイ値を最小変化分だけ変化させ、前記コンパレータのリファレンス電圧をサーチする第２の電圧サーチ手段と、
前記第１，第２の電圧サーチ手段でサーチしたリファレンス電圧を比較し、前記リファレンス電圧決定手段で決定したリファレンス電圧より差が小さい方のリファレンス電圧のディレイ値を前記第１のプログラマブルディレイラインのディレイ値とする判定手段と
を有することを特徴とするものである。
【００２１】
このような本発明では、ディレイ決定手段が、コンパレータを所定のリファレンス電圧で、基準波形により、第２のプログラマブルディレイラインのディレイ値を求める。そして、リファレンス電圧決定手段が、リファレンス電圧を変化させて、基準波形により、リファレンス電圧を求める。この決定したディレイ値とリファレンス電圧で、ドライバ側の第１のプログラマブルディレイラインを調整する。
【００２２】
【発明の実施の形態】
以下図面を用いて本発明を説明する。
図１は本発明の一実施例を示した構成図である。図３と同一のものは同一符号を付して説明を省略する。
【００２３】
図において、コントローラ１は、パフォーマンスボードＰＢ（基準ドライバＤＲＶ０，分配マトリクスＳ）を制御すると共に、ピンエレクトロニクスＰＥ１，ＰＥ２を制御する。そして、コントローラ１は、ディレイ決定手段１１，リファレンス電圧決定手段１２，ディレイサーチ手段１３，第１の電圧サーチ手段１４，第２の電圧サーチ手段１５，判定手段１６を有する。
【００２４】
ディレイ決定手段１１は、所定のリファレンス電圧で、コンパレータＣＭＰにより基準波形に基づいて、第２のプログラマブルディレイラインＤ３を調整し、ディレイ値を決定する。
【００２５】
リファレンス電圧決定手段１２は、ディレイ決定手段１１で決定した第２のプログラマブルディレイラインＤ３のディレイ値で、基準波形に基づいて、コンパレータＣＭＰのリファレンス電圧を調整し、リファレンス電圧を決定する。
【００２６】
ディレイサーチ手段１３は、ディレイ決定手段１１で決定したディレイ値と、リファレンス電圧決定手段１２で決定したリファレンス電圧で、ドライバＤＲＶ側の第１のプログラマブルディレイラインＤ１，Ｄ２を調整し、ディレイ値をサーチする。
【００２７】
第１の電圧サーチ手段１４は、ディレイサーチ手段１３でサーチしたディレイ値で、コンパレータＣＭＰのリファレンス電圧をサーチする。
【００２８】
第２の電圧サーチ手段１５は、ディレイサーチ手段１３でサーチしたディレイ値を最小変化分だけ変化させ、コンパレータＣＭＰのリファレンス電圧をサーチする。
【００２９】
判定手段１６は、第１，第２の電圧サーチ手段１４，１５でサーチしたリファレンス電圧を比較し、リファレンス電圧決定手段１２で決定したリファレンス電圧より差が小さい方のリファレンス電圧のディレイ値を第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値とする。
【００３０】
このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明する図である。
まず、コンパレータ側のデスキューについて説明を行う。
分配マトリクスＳは、コントローラ１により制御された基準ドライバＤＲＶ０の出力する基準波形を、コントローラ１の指示により切り替えて、ポゴピンＰ１を介して、ピンエレクトロニクスＰＥ１に入力する。コンパレータＣＭＰに与えられたリファレンス電圧に対するＨ／Ｌ情報を基に、プログラマブルディレイラインＤ３を変化させ、Ｈ／Ｌの切り替わり点を求め、ディレイ値を決める。このような調整をすべてのコンパレータＣＭＰに対して行う。
【００３１】
次に、ドライバ側のデスキューについて説明を行う。
分配マトリクスＳは、コントローラ１により制御された基準ドライバＤＲＶ０の出力する基準波形ａを、コントローラ１の指示により切り替えて、ポゴピンＰ２を介して、ピンエレクトロニクスＰＥ２に入力する。ディレイ決定手段１１は、コンパレータＣＭＰに与えられたリファレンス電圧に対するＨ／Ｌ情報を基に、プログラマブルディレイラインＤ３のディレイ値を変化させ、Ｈ／Ｌの切り替わり点を求め、ディレイ値を決める。つまり、基準ドライバＤＲＶ０の基準波形ａをコンパレータＣＭＰで値付する。
【００３２】
ここでは、エッジサーチにバイナリーサーチを使用している。バイナリーサーチは、サーチ対象が単調性を持つ時に使用可能な方法であり、サーチ回数を構成するビット数に減らすことができる。つまり、プログラマブルディレイラインのディレイ値との関係に単調性がある場合に有効である。
【００３３】
そして、リファレンス電圧手段１２が、リファレンス電圧を元々の設定の近傍でサーチし、Ｈ／Ｌの切り替わり点を求め、このリファレンス電圧を”ＶＨ”とする。
【００３４】
次に、コントローラ１により、ピンエレクトロニクスＰＥ１のドライバＤＲＶから信号を出力し、スイッチＳＷとポゴピンＰ１，Ｐ２とを介して、ピンエレクトロニクスＰＥ２に入力する。ディレイサーチ手段１３が、ピンエレクトロニクスＰＥ１のプログラマブルディレイラインＤ１，Ｄ２を調整し、ピンエレクトロニクスＰＥ２のコンパレータＣＭＰによるＨ／Ｌの切り替わり点を求め、プログラマブルディレイラインＤ１，Ｄ２のディレイ値を決める。これにより、ドライバＤＲＶが出力する信号が波形ｂとなる。
【００３５】
第１の電圧サーチ手段１４が、リファンレンス電圧を”ＶＨ”の近傍で変化させ、Ｈ／Ｌの切り替わり点をさらに詳細に捕まえる。このときのリファレンス電圧の”ＶＨ”からの変化量を”ΔＶＨ１”とする。
【００３６】
そして、第２の電圧サーチ手段１５が、第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値を最小変化分だけ（±１）だけ変化させ、ドライバＤＲＶが出力する信号を波形ｃとする。Ｈ／Ｌの切り替わり点を、リファレンス電圧を変化させて求める。このときのリファレンス電圧の”ＶＨ”からの変化量を”ΔＶＨ２”とする。ここで、ディレイ値を＋１変化させるか、−１変化させるかは、バイナリーサーチの判定方法に依存する。つまり、プログラマブルディレイラインＤ３のディレイ値がＨ／Ｌ判定のＨ側寄りか、Ｌ側寄りかは、バイナリーサーチのアルゴリズムに依存するものである。
【００３７】
判定手段１６は、”｜ΔＶＨ１｜”と”｜ΔＶＨ２｜”とを比較し、小さい方のディレイ値を、第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値とする。
【００３８】
このような動作を繰り返して、すべてのピンのドライバのデスキューを行う。
【００３９】
このように、コンパレータＣＭＰを所定のリファレンス電圧で、基準波形に基づいて、第２のプログラマブルディレイラインＤ３のディレイ値を求めた後に、リファレンス電圧を変化させて、基準波形に基づいて、リファレンス電圧を設定するので、コンパレータＣＭＰ側の第２のプログラマブルディレイラインＤ３によるディレイ値による誤差をなくすことができる。これにより、ドライバＤＲＶ側の第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値の設定を精度よく行うことができる。
【００４０】
特に、電圧方向のサーチは、時間軸分解能、すなわち、プログラマブルディレイラインの分解能が粗い場合に有効となる。一般に、時間軸分解能については、高速レートを発生できるテスタと、低速レートしか発生できないテスタとの間では隔たりがあるものの、リファレンス電圧の分解能は、両者間の差はあまり見られない。従って、特に本装置は、低速レートのテスタに有効である。
【００４１】
また、コンパレータＣＭＰにより、ドライバＤＲＶ側の第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値を求めた後、リファレンス電圧をサーチし、ディレイ値を最小変化分だけ変化させ、リファレンス電圧をサーチし、設定したリファレンス電圧と比較し、差が小さい方のリファレンス電圧のディレイ値を、第１のプログラマブルディレイラインＤ１，Ｄ２のディレイ値とするので、基準波形に最も近くなるように、ディレイ値を求めることができる。つまり、精度よくタイミング校正を行うことができる。
【００４２】
なお、本発明はこれに限定されるものではなく、以下のような構成でもよい。第１のプログラマブルディレイラインＤ１，Ｄ２は、２つ設ける構成を示したが、ドライバＤＲＶとＲＳフリップフロップＦとの間に１つ設ける構成でもよい。
【００４３】
また、パフォーマンスボードＰＢで、基準ドライバＤＲＶ０と分配マトリクスＳとを設けた構成を示したが、基準ドライバＤＲＶ０をポゴピンＰ１，Ｐ２よりシステム側に実装してもよい。また、通常、ＤＵＴの試験に用いるドライバＤＲＶの１つを基準ドライバとしてもよい。
【００４４】
そして、Ｈ／Ｌ情報を用いた例を示したが、パス／フェイル情報等を用いる構成でもよい。
【００４５】
さらに、サーチ方法として、バイナリーサーチの例を示したが、これに限定されるものではない。
【００４６】
【発明の効果】
本発明によれば、コンパレータを所定のリファレンス電圧で、基準波形に基づいて、第２のプログラマブルディレイラインのディレイ値を求めた後に、リファレンス電圧を変化させて、基準波形に基づいて、リファレンス電圧を設定するので、コンパレータ側の第２のプログラマブルディレイラインによるディレイ値による誤差をなくすことができる。これにより、ドライバ側の第１のプログラマブルディレイラインのディレイ値の設定を精度よく行うことができる。
【００４７】
また、コンパレータにより、ドライバ側の第１のプログラマブルディレイラインのディレイ値を求めた後、リファレンス電圧をサーチし、ディレイ値を最小変化分だけ変化させ、リファレンス電圧をサーチし、設定したリファレンス電圧と比較し、差が小さい方のリファレンス電圧のディレイ値を、第１のプログラマブルディレイラインのディレイ値とするので、基準波形に最も近くなるように、ディレイ値を求めることができる。つまり、精度よくタイミング校正を行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置の動作を説明する図である。
【図３】従来のタイミング・デスキュー装置を示した構成図である。
【符号の説明】
ＣＭＰ  コンパレータ
Ｄ１，Ｄ２  第１のプログラマブルディレイライン
Ｄ３  第２のプログラマブルディレイライン
ＤＲＶ  ドライバ
ＤＲＶ０  基準ドライバ
１１  ディレイ決定手段
１２  リファレンス電圧決定手段
１３  ディレイサーチ手段
１４  第１の電圧サーチ手段
１５  第２の電圧サーチ手段
１６  判定手段
【図１】
0003611012.tif 000002
【図２】
0003611012.tif 000003
【図３】
0003611012.tif 000004