(57)【特許請求の範囲】
【請求項１】
直流電圧が供給され、制御信号に基づいて直流の出力電圧を出力する電圧出力部と、
前記電圧出力部が出力した出力電圧と基準電圧との誤差電圧を生成する差動増幅器と、
前記誤差電圧を増幅して前記制御信号として前記電圧出力部に出力する増幅器と、
前記増幅器の前記誤差電圧を入力する端子と前記制御信号を出力する端子との間に直列に接続された抵抗及び第１のコンデンサを有し、該制御信号を該誤差電圧に帰還させて位相補償を行い、該制御信号の周波数特性に、前記誤差電圧を増幅する際の利得が１を越える周波数帯域に第１のカットオフ周波数を設定し、該第１のカットオフ周波数よりも高い周波数における位相余裕を３０°〜９０°の範囲で保持させる第１の位相補償回路と、
前記第１の位相補償回路の抵抗に並列に接続された第２のコンデンサを有し、前記制御信号の周波数特性における前記第１のカットオフ周波数よりも高く且つ利得が１以下となる周波数帯域に第２のカットオフ周波数を設定し、該第２のカットオフ周波数よりも高い周波数における利得を１未満にする第２の位相補償回路と、
を備えることを特徴とする安定化電源回路。
【請求項２】
前記電圧出力部は、第１の主電極と第２の主電極と該第１の主電極及び該第２の主電極間の導通状態を制御する第１の制御電極とを有し、前記増幅器の前記制御信号を出力する端子に該第１の制御電極が接続され、前記直流電圧が供給される端子に該第１の主電極が接続され、前記出力電圧が出力される端子に該第２の主電極が接続された第１のトランジスタによって構成され、
前記増幅器は、前記第１の主電極と前記第１の制御電極との間に接続された定電流回路と、第３の主電極と第４の主電極と該第３の主電極及び該第４の主電極間の導通状態を制御する第２の制御電極とを有し該第２の制御電極が前記誤差電圧を入力する端子を構成して前記差動増幅器の出力端子に接続され、該第３の主電極が前記制御信号を出力する端子を構成して前記第１の制御電極に接続され、該第４の主電極が接地された第２のトランジスタによって形成されている、
ことを特徴とする請求項１に記載の安定化電源回路。
【請求項３】
前記電圧出力部は、第１の主電極と第２の主電極と該第１の主電極及び該第２の主電極間の導通状態を制御する第１の制御電極とをそれぞれ有してダーリントン接続された複数段のトランジスタを備え、前記増幅器の前記制御信号を出力する端子に該複数段のトランジスタのうちの初段のトランジスタの該第１の制御電極が接続され、前記直流電圧が供給される端子に該複数のトランジスタのうちの最終段のトランジスタの第１の主電極が接続され、前記出力電圧が出力される端子に該最終段のトランジスタの第２の主電極が接続されていることを特徴とする請求項１に記載の安定化電源回路。
【請求項４】
前記電圧出力部は、前記直流電圧が供給される端子に接続された第１の主電極と前記出力電圧が出力される端子に接続された第２の主電極と該第１及び第２の主電極間の導通状態を制御する第１の制御電極とを有し、
前記増幅器は、
前記第１の主電極と前記第１の制御電極との間に接続された定電流回路と、
第３の主電極と第４の主電極と該第３の主電極及び該第４の主電極間の導通状態を制御する第２の制御電極とをそれぞれ有してダーリントン接続された複数段のトランジスタとによって形成され、
前記複数段のトランジスタのうちの初段のトランジスタの第２の制御電極が前記誤差電圧を入力する端子を構成して前記差動増幅器の出力端子に接続され、該複数段のトランジスタのうちの最終段のトランジスタの第３の主電極が前記制御信号を出力する端子を構成して前記第１の制御電極に接続され、最終段のトランジスタの第４の主電極が接地されている、
ことを特徴とする請求項１に記載の安定化電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、安定化電源回路に関し、特に、位相補償を行う技術に関する。
【０００２】
【従来の技術】
位相補償を行う安定化電源回路には、例えば特許文献１、特許文献２に記載されたものがある。
【０００３】
【特許文献１】
特開２０００−４７７３８号公報（図５及び段落０００２）
【特許文献２】
特開２００１−１９５１３８号公報（図５〜図８）
【０００４】
従来の安定化電源回路（以下、シリーズレギュレータという）を図９に示す。
従来のシリーズレギュレータ５０は、電圧出力部５１と、出力電圧検出部５２と、誤差増幅部５３と、基準電圧部５４とを備えている。
【０００５】
基準電圧部５４は、誤差増幅部５３に基準電圧を供給するため、誤差増幅部５３に接続されている。誤差増幅部５３は、出力電圧検出部５２によって検出された出力電圧Ｖoutと基準電圧部５４から供給された基準電圧との誤差電圧が０となるような制御信号を電圧出力部５１に供給するものである。誤差増幅部５３は、差動増幅器５５と、増幅器５６と、位相補償回路５７とを備えている。
【０００６】
位相補償回路５７は、シリーズレギュレータ５０の動作を安定化させるために位相補償を行う回路であり、抵抗Ｒ５１とコンデンサＣ５２とが直列に接続された回路によって構成されている。
【０００７】
このような従来のシリーズレギュレータ５０において、電圧出力部５１は、誤差増幅部５３から供給された制御信号に基づき、入力端子Ｐinから供給された供給電圧Ｖinから出力電圧Ｖoutを生成し、出力端子Ｐoutに出力する。
【０００８】
出力電圧検出部５２は、電圧出力部５１から出力された出力電圧Ｖoutを検出する。差動増幅器５５は、検出された出力電圧Ｖoutと基準電圧部５４から供給された基準電圧との誤差電圧を増幅し、増幅器５６は、この増幅した誤差電圧をさらに増幅して制御信号を生成し、電圧出力部５１に供給する。
【０００９】
このように、シリーズレギュレータ５０では、誤差電圧に対応する制御信号を電圧出力部５１に帰還することにより、出力電圧Ｖoutが安定化する。
このシリーズレギュレータ５０の出力端子Ｐoutには、一般的に、出力用のコンデンサＣ５１が接続される。このコンデンサＣ５１は、負荷が急変した場合の過渡応答を良くするためのものである。
【００１０】
また、シリーズレギュレータ５０には、半導体集積回路（ＩＣ）で形成されたものもあり、この場合、コンデンサＣ５１は、ＩＣ化されたシリーズレギュレータ５０に、外付けされる。
【００１１】
従来から、このコンデンサＣ５１としては、アルミ電解コンデンサが使用されていた。ところが、リップル電圧低減、高周波特性、実装面積低減の要求に応じ、アルミ電解コンデンサと比較して等価直列抵抗（ＥＳＲ）の小さい積層セラミックコンデンサ等が使用されつつある。
【００１２】
【発明が解決しようとする課題】
コンデンサＣ５１にアルミ電界コンデンサを使用した場合、ＥＳＲがある程度大きいので、ＥＳＲが帰還抵抗として作用し、位相余裕を確保することができる。これに対し、積層セラミックコンデンサではＥＳＲが小さく、位相の戻りが少ないため、位相余裕を確保することが難しくなる。尚、この位相余裕とは、図１０（ａ），（ｂ）に示す反転増幅器（負帰還）の電圧ゲインと位相の周波数特性において、電圧ゲインが１になる周波数における位相に、３６０°を加えた値（φ１１）をいう。
【００１３】
この動作を図１０に示す。
図１０（ａ）は、電圧ゲインＧの周波数特性を示し、図１０（ｂ）は、位相角φの周波数特性を示す。
図１０（ａ）に示すように、位相補償回路５７のコンデンサＣ５２及び増幅器５６で構成されるミラー容量と電流Ｉ１とで、カットオフ周波数ｆ１が決定される。周波数ｆがこのカットオフ周波数ｆ１以下（ｆ＜ｆ１）であれば、電圧ゲインＧは１以上である。
【００１４】
周波数ｆが増加して、ｆ１＜ｆ＜ｆ１１の周波数帯域になると、電圧ゲインＧは減衰する。ここで、抵抗Ｒ５１は、電圧ゲインＧが１付近における位相遅れを無くすために挿入された帰還抵抗であり、図１０（ｂ）に示すＡ点付近で位相遅れが減少する。
【００１５】
しかし、周波数ｆがさらに増加してｆ１１＜ｆになると、電圧ゲインＧは、抵抗Ｒ５１の影響により上昇する。電圧ゲインＧが、電圧ゲイン１を越える。このとき、差動増幅器５５等、内部素子の誤差電圧の位相遅れがあると、図１０（ｂ）に示すように、ｆ＝ｆ１２において位相余裕φ１１が小さくなってしまう。
位相余裕が小さいとシリーズレギュレータ５０の動作が不安定になり、発振等も起こりうる。
【００１６】
本発明は、このような従来の問題点に鑑みてなされたもので、安定して動作することが可能な安定化電源回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明の観点に係る安定化電源回路は、
直流電圧が供給され、制御信号に基づいて直流の出力電圧を出力する電圧出力部と、
前記電圧出力部が出力した出力電圧と基準電圧との誤差電圧を生成する差動増幅器と、
前記誤差電圧を増幅して前記制御信号として前記電圧出力部に出力する増幅器と、
前記増幅器の前記誤差電圧を入力する端子と前記制御信号を出力する端子との間に直列に接続された抵抗及び第１のコンデンサを有し、該制御信号を該誤差電圧に帰還させて位相補償を行い、該制御信号の周波数特性に、前記誤差電圧を増幅する際の利得が１を越える周波数帯域に第１のカットオフ周波数を設定し、該第１のカットオフ周波数よりも高い周波数における位相余裕を３０°〜９０°の範囲で保持させる第１の位相補償回路と、
前記第１の位相補償回路の抵抗に並列に接続された第２のコンデンサを有し、前記制御信号の周波数特性における前記第１のカットオフ周波数よりも高く且つ利得が１以下となる周波数帯域に第２のカットオフ周波数を設定し、該第２のカットオフ周波数よりも高い周波数における利得を１未満にする第２の位相補償回路とを備える、ことを特徴とする。
このような構成によれば、安定化電源回路は、安定して動作する。
【００２０】
尚、前記電圧出力部は、第１の主電極と第２の主電極と該第１の主電極及び該第２の主電極間の導通状態を制御する第１の制御電極とを有し、前記増幅器の前記制御信号を出力する端子に該第１の制御電極が接続され、前記直流電圧が供給される端子に該第１の主電極が接続され、前記出力電圧が出力される端子に該第２の主電極が接続された第１のトランジスタによって構成され、
前記増幅器は、前記第１の主電極と前記第１の制御電極との間に接続された定電流回路と、第３の主電極と第４の主電極と該第３の主電極及び該第４の主電極間の導通状態を制御する第２の制御電極とを有し該第２の制御電極が前記誤差電圧を入力する端子を構成して前記差動増幅器の出力端子に接続され、該第３の主電極が前記制御信号を出力する端子を構成して前記第１の制御電極に接続され、該第４の主電極が接地された第２のトランジスタによって形成されてもよい。
この場合には、前記第１のトランジスタは、ＮＰＮ形バイポーラトランジスタ、ＰＮＰ形バイポーラトランジスタ、Ｎチャネル形電界効果トランジスタ又はＰチャネル形電界効果トランジスタのうちのいずれかであってもよい。前記第２のトランジスタは、ＮＰＮ形バイポーラトランジスタ、ＰＮＰ形バイポーラトランジスタ、Ｎチャネル形電界効果トランジスタ又はＰチャネル形電界効果トランジスタのうちのいずれかであってもよい。
【００２１】
又、前記電圧出力部は、第１の主電極と第２の主電極と該第１の主電極及び該第２の主電極間の導通状態を制御する第１の制御電極とをそれぞれ有してダーリントン接続された複数段のトランジスタを備え、前記増幅器の前記制御信号を出力する端子に該複数段のトランジスタのうちの初段のトランジスタの該第１の制御電極が接続され、前記直流電圧が供給される端子に該複数のトランジスタのうちの最終段のトランジスタの第１の主電極が接続され、前記出力電圧が出力される端子に該最終段のトランジスタの第２の主電極が接続されていてもよい。
【００２２】
又、前記電圧出力部は、前記直流電圧が供給される端子に接続された第１の主電極と前記出力電圧が出力される端子に接続された第２の主電極と該第１及び第２の主電極間の導通状態を制御する第１の制御電極とを有し、
前記増幅器は、
前記第１の主電極と前記第１の制御電極との間に接続された定電流回路と、
第３の主電極と第４の主電極と該第３の主電極及び該第４の主電極間の導通状態を制御する第２の制御電極とをそれぞれ有してダーリントン接続された複数段のトランジスタとによって形成され、
前記複数段のトランジスタのうちの初段のトランジスタの第２の制御電極が前記誤差電圧を入力する端子を構成して前記差動増幅器の出力端子に接続され、該複数段のトランジスタのうちの最終段のトランジスタの第３の主電極が前記制御信号を出力する端子を構成して前記第１の制御電極に接続され、最終段のトランジスタの第４の主電極が接地されていてもよい。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態に係る安定化電源回路を図面を参照して説明する。
尚、本実施の形態では、安定化電源回路をシリーズレギュレータと記して説明する。
【００２４】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るシリーズレギュレータを示す構成図である。
本実施の形態に係るシリーズレギュレータ１は、電圧出力部１１と、出力電圧検出部１２と、誤差増幅部１３と、基準電圧部１４と、を備えている。
電圧出力部１１は、誤差増幅部１３から供給された制御信号に基づき、入力端子Ｐinから供給された供給電圧Ｖinから出力電圧Ｖoutを生成し、出力電圧Ｖoutを出力端子Ｐoutに出力するものである。電圧出力部１１は、例えば、ＮＰＮ形バイポーラトランジスタＱ１からなる。
【００２５】
出力端子Ｐoutと接地との間には、負荷が急変した場合の過渡応答を良好にするためのコンデンサＣ１が接続されている。
出力電圧検出部１２は、出力電圧を検出するものであり、抵抗Ｒ１，Ｒ２で構成されている。抵抗Ｒ１，Ｒ２は、出力端子Ｐoutと接地との間に直列に接続され、分圧回路を形成している。
【００２６】
基準電圧部１４は、誤差増幅部１３に接続され、誤差増幅部１３に基準電圧Ｖrefを供給する。
誤差増幅部１３は、出力電圧検出部１２から供給された検出電圧と、基準電圧部１４の基準電圧Ｖrefとの誤差電圧を増幅し、増幅した誤差電圧を制御信号にしてトランジスタＱ１に出力するものである。誤差増幅部１３は、差動増幅器２１と、定電流回路２２と、増幅器２３と、位相補償回路２４と、を備えている。差動増幅器２１は、出力電圧検出部１２から供給された検出電圧と基準電圧部１４から供給された基準電圧Ｖrefとの誤差電圧を差動増幅するものであり、定電流回路２５と、トランジスタＱ３〜Ｑ６とを備えている。
【００２７】
定電流回路２５は、トランジスタＱ３〜Ｑ６に定電流を供給する回路であり、入力端子Ｐinに接続されている。
トランジスタＱ３，Ｑ４は、ＰＮＰ形バイポーラトランジスタであり、トランジスタＱ５，Ｑ６はＮＰＮ形バイポーラトランジスタである。トランジスタＱ３〜Ｑ６は、差動増幅するためのトランジスタであり、トランジスタＱ５，Ｑ６は、カレントミラー回路を構成する。
【００２８】
トランジスタＱ３のエミッタとトランジスタＱ４のエミッタとは、定電流回路２５に接続されている。トランジスタＱ３のベースは、基準電圧部１４に接続され、トランジスタＱ４のベースは、抵抗Ｒ１と抵抗Ｒ２との接続点に接続されている。
【００２９】
トランジスタＱ５のコレクタは、トランジスタＱ３のコレクタに接続され、エミッタは、接地されている。トランジスタＱ６のコレクタは、トランジスタＱ４のコレクタに接続され、エミッタは接地されている。
トランジスタＱ５，Ｑ６のベースは、ともにトランジスタＱ６のコレクタに接続されている。尚、トランジスタＱ５，Ｑ６で構成されるカレントミラー回路は、誤差増幅部１３内で、比較的大きなミラー容量を有している。
【００３０】
一方、定電流回路２２は、トランジスタＱ１に定電流を出力するものであり、トランジスタＱ１のコレクタとベースとの間に接続されている。
増幅器２３は、差動増幅器２１から出力された出力信号に基づいてトランジスタＱ１のベースに供給される電流量を制御する回路である。増幅記２３は、例えばＮＰＮ形バイポーラトランジスタＱ２で構成されている。トランジスタＱ２のベースは、トランジスタＱ５のコレクタに接続されている。トランジスタＱ２のコレクタが、トランジスタＱ１のベースに接続され、トランジスタＱ２のエミッタは、接地されている。
【００３１】
位相補償回路２４は、シリーズレギュレータ１の位相補償を行う回路である。位相補償回路２４は、抵抗Ｒ３と、コンデンサＣ２，Ｃ３と、を備えている。コンデンサＣ２と抵抗Ｒ３とは直列に接続されている。この直列のコンデンサＣ２と抵抗Ｒ３が、トランジスタＱ２のコレクタとベースとの間に接続されている。コンデンサＣ３は、抵抗Ｒ３の両端に並列に接続されている。
【００３２】
直列に接続されたコンデンサＣ２と抵抗Ｒ３とは、ユニティゲイン（電圧ゲイン１）において位相余裕を確保するための回路である。コンデンサＣ３は、シリーズレギュレータ１の内部素子の動作遅れに対応する位相補償を、ユニティゲイン周波数以上の周波数帯域で行うためのコンデンサである。このコンデンサＣ３による位相補償がシリーズレギュレータ１の内部素子の動作遅れによる影響が出る帯域よりも低周波帯域から行われるように、コンデンサＣ３の容量値は、設定されている。
【００３３】
次に、本実施形態に係るシリーズレギュレータ１の動作を説明する。
トランジスタＱ１は、入力端子Ｐinから供給された供給電圧Ｖinから、ベースに供給されたベース電流に基づく出力電圧Ｖoutを出力する。
出力電圧検出部１２は、出力電圧Ｖoutを分圧し、分圧した電圧を差動増幅器２１に供給する。
【００３４】
差動増幅器２１は、出力電圧検出部１２から供給された分圧電圧と基準電圧部１４から供給された基準電圧Ｖrefとの誤差電圧を増幅し、増幅した誤差電圧をトランジスタＱ２のベースに供給する。トランジスタＱ２のベースには、増幅した誤差電圧に応じたベース電流が流れる。
【００３５】
出力電圧Ｖoutが低下して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも低くなると、トランジスタＱ２のベースに流れるベース電流は少なくなる。トランジスタＱ２のベース電流が少なくなると、トランジスタＱ２のコレクタ電流が少なくなり、トランジスタＱ１のベース電流は増加する。このため、トランジスタＱ１の等価抵抗は小さくなり、トランジスタＱ１のコレクタ電流が増えるため、出力電圧Ｖoutは上昇する。
【００３６】
一方、出力電圧Ｖoutが上昇して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも高くなると、トランジスタＱ２のベース電流は増え、コレクタ電流が増える。このため、トランジスタＱ１の等価抵抗は大きくなり、トランジスタＱ１のコレクタ電流が減るため、出力電圧Ｖoutは低下する。
【００３７】
このようにして、誤差電圧を反転増幅した制御信号をトランジスタＱ１に与えるシリーズレギュレータ１は、出力電圧Ｖoutを安定化させる。
次に、シリーズレギュレータ１の位相補償の動作を、図２に基づいて説明する。
尚、図２（ａ）は、電圧ゲインＧの周波数特性を示し、図２（ｂ）は、位相角φの周波数特性を示す。
【００３８】
誤差増幅部１３の周波数特性は、電圧ゲインが１を越えるような周波数帯域で、コンデンサＣ２と、トランジスタＱ２により形成されるミラー容量と、定電流回路２２の電流とによって決定される第１のカットオフ周波数ｆ１を有し、ユニティゲイン付近の位相余裕が確保される。
【００３９】
また、誤差増幅部１３の周波数特性は、ユニティゲイン周波数よりも高い周波数帯域で、電圧ゲインが１を下回る周波数帯域に、抵抗Ｒ３、コンデンサＣ３、コンデンサＣ２、トランジスタＱ２により形成されるミラー容量及び定電流回路２２の電流によって決定される第２のカットオフ周波数を有する。
【００４０】
図２（ａ）に示すように、電圧ゲインＧは、周波数ｆがｆ＜ｆ０の場合、一定である。周波数ｆが増加してｆ０≦ｆ＜ｆ１になると、電圧ゲインＧは、図２（ａ）に示すように減少する。これは、トランジスタＱ１とコンデンサＣ１とで決るカットオフ周波数ｆ０の影響である。尚、図２（ａ），（ｂ）に示す直線ｐは、コンデンサＣ１と接続される負荷のインピーダンスによって決まる周波数特性を示す。
【００４１】
また、周波数ｆがｆ１≦ｆ＜ｆ３のときには、コンデンサＣ２の容量と、定電流回路２２に流れる電流とトランジスタＱ２で構成されるミラー容量とによって決定されるカットオフ周波数ｆ１によって、電圧ゲインＧはさらに減少する。
ユニティゲイン周波数ｆ２付近では、図２（ｂ）に示すように、抵抗Ｒ３の効果により位相遅れが低減し、位相余裕は３０°〜９０°確保される。前述のように位相余裕とは、図２（ｂ）に示す反転増幅器（負帰還）の電圧ゲインと位相の周波数特性において、電圧ゲインが１になる周波数における位相に、３６０°を加えた値をいう。
【００４２】
周波数ｆがｆ３≦ｆ＜ｆ４になると、電圧ゲインＧは、図２（ａ）に示すように、再び、増える。これは、コンデンサＣ２と抵抗Ｒ３との作用による。
周波数ｆがｆ４≦ｆになると、電圧ゲインＧは、図２（ａ）に示すように減少する。これは、コンデンサＣ３により抵抗Ｒ３の効果が抑制されたことによるものである。また、等価的に直列となったコンデンサＣ２，Ｃ３の容量と、トランジスタＱ２によるミラー容量と、定電流回路２２の電流で決定されるカットオフ周波数の影響で、電圧ゲインＧは、ｆ＞ｆ３においては、１未満になる。そのため、発振はせず、動作が安定する。
【００４３】
以上説明したように、本実施形態によれば、誤差増幅部１３の周波数特性が、コンデンサＣ２とトランジスタＱ２とにより形成されるミラー容量及び定電流回路２２の電流で決定されるカットオフ周波数ｆ１と、抵抗Ｒ３とコンデンサＣ３とコンデンサＣ２とトランジスタＱ２により形成されるミラー容量及び定電流回路２２の電流で決定されるカットオフ周波数と、を有する。これにより、ユニティゲイン周波数ｆ２においては、位相余裕が確保される。また、ユニティゲイン周波数ｆ２よりも高周波帯域では、内部素子による動作遅れに対応する位相補償が行われるので、出力コンデンサＣ１のＥＳＲが低くて位相戻りが小さい場合でも、動作を安定させることができる。
【００４４】
また、ＩＣ内部素子の位相遅れを対策できることから、プロセスのばらつきによるシリーズレギュレータ１の位相補償のばらつきを調整することができる。
また、位相余裕を、コンデンサと抵抗との線形素子だけで設定することができるため、容易に位相余裕の設定を行うことができる。
また、素子のトラジション周波数（Trasition Frequency：電流増幅度が１となる周波数）の影響も低減することができる。
【００４５】
［第２の実施形態］
図３は、本発明の第２の実施形態に係るシリーズレギュレータの構成図であり、図１中の要素と共通する要素には、共通の符号を付している。
【００４６】
前述の第１の実施形態のシリーズレギュレータ１では、電圧出力部１１がＮＰＮ形バイポーラトランジスタＱ１で構成され、増幅器２３がＮＰＮ形バイポーラトランジスタＱ２で構成されている。これらのトランジスタＱ１又はＱ２は、ＰＮＰ形トランジスタに変更することが可能である。
【００４７】
図３のシリーズレギュレータ２では、電圧出力部１１が、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ７で構成されている。図３のシリーズレギュレータ２の増幅器２３は、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ８で構成されている。シリーズレギュレータ２の他の構成は、図１と同様になっている。トランジスタＱ７のコレクタは、出力端子Ｐoutに接続され、トランジスタＱ７のエミッタは、入力端子Ｐinに接続されている。トランジスタＱ７のベースが、トランジスタＱ８のエミッタに接続されている。トランジスタＱ８のベースは、トランジスタＱ５のコレクタに接続されている。トランジスタＱ８のコレクタが接地されている。そして、トランジスタＱ８のエミッタとベースとの間に、位相補償回路２４が接続されている。
【００４８】
次に、シリーズレギュレータ２の動作を説明する。
トランジスタＱ７は、ベースに供給されたベース電流に基づく出力電圧Ｖoutをコレクタから出力する。出力電圧検出部１２は、出力電圧Ｖoutを分圧し、分圧した電圧を差動増幅器２１に供給する。差動増幅器２１は、出力電圧検出部１２から供給された分圧電圧と基準電圧部１４から供給された基準電圧Ｖrefとの誤差電圧を増幅し、増幅した誤差電圧をトランジスタＱ８のベースに供給する。トランジスタＱ８のベースには、増幅した誤差電圧に応じたベース電流が流れる。
【００４９】
出力電圧Ｖoutが低下して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも低くなると、トランジスタＱ８のベースに流れるベース電流は増加する。トランジスタＱ８のベース電流が増加すると、トランジスタＱ８のエミッタ電流が増加し、トランジスタＱ７のベース電流は増加する。このため、トランジスタＱ７の等価抵抗は小さくなり、トランジスタＱ７のコレクタ電流が増えるため、出力電圧Ｖoutは上昇する。
【００５０】
一方、出力電圧Ｖoutが上昇して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも高くなると、トランジスタＱ８のベース電流は減少し、トランジスタＱ８のエミッタ電流が低下する。このため、トランジスタＱ７の等価抵抗は大きくなり、トランジスタＱ７のコレクタ電流が減るため、出力電圧Ｖoutは低下する。
【００５１】
このようにトランジスタＱ７，Ｑ８を備えるシリーズレギュレータ２では、トランジスタＱ７，Ｑ８が、第１の実施形態のトランジスタＱ１，トランジスタＱ２と同様に作用する。位相補償回路２４は、第１の実施形態と同様に、制御信号の位相補償を行う。したがって、シリーズレギュレータ２は、第１の実施形態のシリーズレギュレータ１と同様の作用効果を奏する。
【００５２】
［第３の実施形態］
図４は、本発明の第３の実施形態に係るシリーズレギュレータの構成図であり、図１中の要素と共通する要素には、共通の符号を付している。
【００５３】
前述の第１の実施形態のシリーズレギュレータ１では、電圧出力部１１がＮＰＮ形バイポーラトランジスタＱ１で構成され、増幅器２３がＮＰＮ形バイポーラトランジスタＱ２で構成されている。これらのトランジスタＱ１，Ｑ２と、差動増幅部２１内のトランジスタＱ３〜Ｑ６とは、電界効果トランジスタに変更することが可能である。
【００５４】
図４のシリーズレギュレータ３では、電圧出力部１１が、Ｎチャネル形電界効果トランジスタであるトランジスタＱ９で構成されている。シリーズレギュレータ３の増幅器２３は、Ｎチャネル形電界効果トランジスタであるトランジスタＱ１０で構成されている。シリーズレギュレータ３の差動増幅器２１は、Ｐチャネル形電界効果トランジスタであるトランジスタＱ１１，Ｑ１２と、Ｎチャネル形電界効果トランジスタであるトランジスタＱ１３，Ｑ１４とを備えている。シリーズレギュレータ３の他の構成は、図１と同様になっている。
【００５５】
トランジスタＱ９の第２の主電極であるソースは、出力端子Ｐoutに接続され、トランジスタＱ９の第１の主電極であるドレインは、入力端子Ｐinに接続されている。第１の制御電極であるトランジスタＱ９のゲートが、トランジスタＱ１０の第３の主電極であるドレインに接続されている。第２の制御電極であるトランジスタＱ１０のゲートは、差動増幅器２１内のトランジスタスＱ１３のドレインに接続されている。第４の主電極であるトランジスタＱ１０のソースは、接地されている。そして、トランジスタＱ１０のドレインとゲートとの間に、位相補償回路２４が接続されている。
【００５６】
差動増幅器２１のトランジスタＱ１１のソースとトランジスタＱ１２のソースとが、定電流回路２５に接続されている。トランジスタＱ１１のゲートは、基準電圧部１４に接続され、トランジスタＱ１２のゲートは、抵抗Ｒ１と抵抗Ｒ２との接続点に接続されている。
【００５７】
トランジスタＱ１３のドレインは、トランジスタＱ１１のドレインに接続され、トランジスタＱ１３のソースは、接地されている。トランジスタＱ１４のドレインは、トランジスタ１２のドレインに接続され、トランジスタＱ１４のソースは、接地されている。
【００５８】
トランジスタＱ１３，Ｑ１４のゲートは、ともにトランジスタＱ１２のドレインに接続されている。
次に、シリーズレギュレータ３の動作を説明する。
トランジスタＱ９は、ゲートに供給された電圧に基づく出力電圧Ｖoutをソースから出力する。出力電圧検出部１２は、出力電圧Ｖoutを分圧し、分圧した電圧を差動増幅器２１に供給する。差動増幅器２１は、出力電圧検出部１２から供給された分圧電圧と基準電圧部１４から供給された基準電圧Ｖrefとの誤差電圧を増幅し、増幅した誤差電圧をトランジスタＱ１０のゲートに与える。
【００５９】
出力電圧Ｖoutが低下して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも低くなると、トランジスタＱ１０のゲート電圧が低下する。これにより、トランジスタＱ１０のゲート・ソース間電圧が低下し、トランジスタＱ１０のドレイン電流が少なくなる。よって、トランジスタＱ９のゲート電圧は高くなる。このため、トランジスタＱ９の等価抵抗は小さくなり、トランジスタＱ９に流れる電流が増加し、出力電圧Ｖoutは上昇する。
一方、出力電圧Ｖoutが上昇して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも高くなると、トランジスタＱ１０のゲート電圧は高くなり、トランジスタＱ１０のドレイン電流が増加する。よって、トランジスタＱ９のゲート電圧は、低下する。このため、トランジスタＱ９の等価抵抗は大きくなり、トランジスタＱ９に流れる電流が減るため、出力電圧Ｖoutは低下する。
【００６０】
このように電界効果トランジスタのトランジスタＱ９，Ｑ１０を備えるシリーズレギュレータ３では、トランジスタＱ９，Ｑ１０が、第１の実施形態のトランジスタＱ１，トランジスタＱ２と同様に機能する。位相補償回路２４は、第１の実施形態と同様に、制御信号の位相補償を行う。したがって、第１の実施形態のシリーズレギュレータ１と同様の効果を奏する。又、各トランジスタＱ９〜Ｑ１４は、電圧制御形なので、バイポーラトランジスタにおけるベース電流を減ずることができ、低消費電力が可能になる。
【００６１】
［第４の実施形態］
図５は、本発明の第４の実施形態に係るシリーズレギュレータの構成図であり、図４中の要素と共通する要素には、共通の符号を付している。
【００６２】
前述の第３の実施形態のシリーズレギュレータ３では、電圧出力部１１がＮチャネル形電界効果トランジスタのトランジスタＱ９で構成され、増幅器２３がＮチャネル形電界効果トランジスタのトランジスタＱ１０で構成されていた。これらのトランジスタＱ９，Ｑ１０は、Ｐチャネル形電界効果トランジスタに変更することが可能である。
【００６３】
図５のシリーズレギュレータ４では、電圧出力部１１が、Ｐチャネル形電界効果トランジスタであるトランジスタＱ１５で構成されている。シリーズレギュレータ４の増幅器２３は、Ｐチャネル形電界効果トランジスタであるトランジスタＱ１６で構成されている。シリーズレギュレータ４の他の構成は、シリーズレギュレータ３と同様になっている。
【００６４】
トランジスタＱ１５の第１の主電極としてのソースは、入力端子Ｐinに接続され、トランジスタＱ１５の第２の主電極であるドレインは、出力端子Ｐoutに接続されている。第１の制御電極であるトランジスタＱ１５のゲートが、トランジスタＱ１６の第３の主電極であるソースに接続されている。第２の制御電極であるトランジスタＱ１６のゲートは、差動増幅器２１内のトランジスタＱ１３のドレインに接続されている。第４の主電極であるトランジスタＱ１６のドレインは、接地されている。そして、トランジスタＱ１６のソースとゲートとの間に、位相補償回路２４が接続されている。
【００６５】
次に、シリーズレギュレータ４の動作を説明する。
トランジスタＱ１５は、ゲートに与えられた電圧に基づく出力電圧Ｖoutをドレインから出力する。出力電圧検出部１２は、出力電圧Ｖoutを分圧し、分圧した電圧を差動増幅器２１に供給する。差動増幅器２１は、出力電圧検出部１２から供給された分圧電圧と基準電圧部１４から供給された基準電圧Ｖrefとの誤差電圧を増幅し、増幅した誤差電圧をトランジスタＱ１６のゲートに与える。
【００６６】
出力電圧Ｖoutが低下して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも低くなると、トランジスタＱ１６のゲート電圧は、低下する。トランジスタＱ１６のゲート電圧が低下すると、トランジスタＱ１６のゲート・ソース間電圧が上昇する。これにより、トランジスタＱ１６に流れる電流が増加し、トランジスタＱ１５のゲート電圧が低くなる。このため、トランジスタＱ１５の等価抵抗は小さくなり、トランジスタＱ１５に流れる電流が増えるため、出力電圧Ｖoutは上昇する。
【００６７】
一方、出力電圧Ｖoutが上昇して、出力電圧検出部１２から供給された分圧電圧が基準電圧部１４の基準電圧Ｖrefよりも高くなると、トランジスタＱ１６のゲート電圧が高くなり、トランジスタ１６のゲート・ソース間電圧が降下する。このため、トランジスタＱ１５の等価抵抗は大きくなり、トランジスタＱ１５に流れる電流が減るため、出力電圧Ｖoutは低下する。
【００６８】
このようにトランジスタＱ１５，Ｑ１６を備えるシリーズレギュレータ４では、トランジスタＱ１５，Ｑ１６が、第３の実施形態のトランジスタＱ９，トランジスタＱ１０と同様に機能する。位相補償回路２４は、第３の実施形態と同様に、制御信号の位相補償を行う。したがって、シリーズレギュレータ４は、第３の実施形態のシリーズレギュレータ３と同様の作用効果を奏する。
【００６９】
［第５の実施形態］
図６は、本発明の第５の実施形態に係るシリーズレギュレータの構成図であり、図１中の要素と共通する要素には、共通の符号を付している。
【００７０】
これまでの第１〜第４の実施形態のシリーズレギュレータ１〜４では、電圧出力部１１及び増幅器２３が、それぞれ１個のトランジスタで構成されていたが、これらの電圧出力部１１又は増幅器２３は、複数のトランジスタで構成してもよい。
【００７１】
図６のシリーズレギュレータ５の電圧出力部１１は、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ１７と、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ１８とで構成されている。シリーズレギュレータ５の増幅器２３は、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ１９と、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ２０とで構成されている。シリーズレギュレータ５の他の構成は、例えばシリーズレギュレータ１と同様である。
【００７２】
電圧出力部１１のトランジスタＱ１７及びトランジスタＱ１８の第１の主電極であるコレクタは、入力端子Ｐinに接続されている。トランジスタＱ１７のエミッタは、トランジスタＱ１８のベースに接続されている。第２の主電極であるトランジスタＱ１８のエミッタが、出力端子Ｐoutに接続されている。即ち、トランジスタＱ１７，Ｑ１８は、ダーリントン接続されている。初段のトランジスタＱ１７の第１の制御電極であるベースは、増幅器２３中のトランジスタＱ１９及びトランジスタＱ２０の第３の主電極であるコレクタに接続されている。
【００７３】
増幅器２３中のトランジスタＱ１９のエミッタは、トランジスタＱ２０のベースに接続されている。即ち、トランジスタＱ１９とトランジスタＱ２０とは、ダーリントン接続されている。初段のトランジスタＱ１９の第２の制御電極であるベースは、差動増幅器２１のトランジスタＱ５のコレクタに接続されている。第４の主電極であるトランジスタＱ２０のエミッタは、接地されている。そして、トランジスタＱ１９，Ｑ２０のコレクタと、トランジスタＱ１９のベースとの間に、位相補償回路２４が接続されている。
【００７４】
このようなシリーズレギュレータ５では、トランジスタＱ１７，Ｑ１８で構成された電圧出力部１１が、トランジスタＱ１で構成されたシリーズレギュレータ１の電圧出力部１１と同様に動作する。また、トランジスタＱ１９，Ｑ２０で構成された増幅器２３が、トランジスタＱ２で構成されたシリーズレギュレータ１の増幅器２３と同様に動作する。
【００７５】
従って、シリーズレギュレータ５は、第１の実施形態のシリーズレギュレータ１と同様の効果を奏する。さらに、シリーズレギュレータ５の電圧出力部１１及び増幅器２３が、ダーリントン接続されたトランジスタＱ１７，Ｑ１８及びトランジスタＱ１９，Ｑ２０でそれぞれ構成されているので、パワートランジスタの増幅率を増強することが、可能になっている。
【００７６】
［第６の実施形態］
図７は、本発明の第６の実施形態に係るシリーズレギュレータの構成図であり、図６中の要素と共通する要素には、共通の符号を付している。
【００７７】
前述の第５の実施形態のシリーズレギュレータ５では、電圧出力部１１及び増幅器２３が、それぞれ複数のＮＰＮ形バイポーラトランジスタで構成されているが、ＰＮＰ形バイポーラトランジスタで構成することも可能である。
【００７８】
図７のシリーズレギュレータ６の電圧出力部１１は、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２１と、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２２とで構成されている。シリーズレギュレータ６の増幅器２３は、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２３と、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２４とで構成されている。シリーズレギュレータ６の他の構成は、例えばシリーズレギュレータ５と同様である。
【００７９】
電圧出力部１１のトランジスタＱ２１及びトランジスタＱ２２の第２の主電極であるコレクタは、出力端子Ｐoutに接続されている。トランジスタＱ２１のエミッタは、トランジスタＱ２２のベースに接続されている。第１の主電極であるトランジスタＱ２２のエミッタが、入力端子Ｐinに接続されている。即ち、トランジスタＱ２１，Ｑ２２は、ダーリントン接続されている。初段のトランジスタＱ２１の第１の制御電極であるベースは、増幅器２３中のトランジスタＱ２４の第３の主電極であるエミッタに接続されている。
【００８０】
増幅器２３中のトランジスタＱ２３のエミッタは、トランジスタＱ２４のベースに接続されている。即ち、トランジスタＱ２３とトランジスタＱ２４とは、ダーリントン接続されている。初段のトランジスタＱ２３の第２の制御電極であるベースは、差動増幅器２１のトランジスタＱ５のコレクタに接続されている。トランジスタＱ２３，Ｑ２４の第４の主電極であるコレクタは、接地されている。そして、トランジスタＱ２４のエミッタと、トランジスタＱ２３のベースとの間に、位相補償回路２４が接続されている。
【００８１】
このようなシリーズレギュレータ６では、トランジスタＱ２１，Ｑ２２で構成された電圧出力部１１が、トランジスタＱ７で構成されたシリーズレギュレータ２の電圧出力部１１と同様に動作する。また、トランジスタＱ２３，Ｑ２４で構成された増幅器２３が、トランジスタＱ８で構成されたシリーズレギュレータ２の増幅器２３と同様に動作する。
【００８２】
従って、シリーズレギュレータ６は、第２の実施形態のシリーズレギュレータ２と同様の効果を奏する。さらに、シリーズレギュレータ６の電圧出力部１１及び増幅器２３が、ダーリントン接続されたトランジスタＱ２１，Ｑ２２及びトランジスタＱ２３，Ｑ２４でそれぞれ構成されているので、パワートランジスタの増幅率を増強することが、可能になっている。
【００８３】
［第７の実施形態］
図８は、本発明の第７の実施形態に係るシリーズレギュレータの構成図であり、図６中の要素と共通する要素には、共通の符号を付している。
【００８４】
前述の第５及び第６の実施形態のシリーズレギュレータ５，６では、電圧出力部１１が、複数のＮＰＮ形バイポーラトランジスタ又はＰＮＰ形バイポーラトランジスタで構成され、増幅器２３が複数のＮＰＮ形バイポーラトランジスタ又はＰＮＰ形バイポーラトランジスタで構成されていた。電圧出力部１１をＮＰＮ形バイポーラトランジスタとＰＮＰ形バイポーラトランジスタとで構成することも可能である。又、増幅器２３をＮＰＮ形バイポーラトランジスタとＰＮＰ形バイポーラトランジスタとで構成することも可能である。
【００８５】
図８のシリーズレギュレータ７の電圧出力部１１は、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２５と、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ２６とで構成されている。シリーズレギュレータ７の増幅器２３は、ＰＮＰ形バイポーラトランジスタであるトランジスタＱ２７と、ＮＰＮ形バイポーラトランジスタであるトランジスタＱ２８とで構成されている。シリーズレギュレータ７の他の構成は、例えばシリーズレギュレータ６と同様である。
【００８６】
電圧出力部１１のトランジスタＱ２５のコレクタは、トランジスタＱ２６のベースに接続され、トランジスタＱ２５のエミッタは、トランジスタＱ２６のコレクタに接続され、トランジスタＱ２５とトランジスタＱ２６とは、ダーリントン接続されている。第１の主電極であるトランジスタＱ２６のコレクタは、入力端子Ｐinに接続されている。第２の主電極であるトランジスタＱ２６のエミッタが、出力端子Ｐoutに接続されている。第１の主電極であるトランジスタＱ２５のベースは、増幅器２３中のトランジスタＱ２７のエミッタとトランジスタＱ２８の第３の主電極であるコレクタとに接続されている。
【００８７】
増幅器２３中のトランジスタＱ２７のコレクタは、トランジスタＱ２８のベースに接続されている。即ち、トランジスタＱ２７とトランジスタＱ２８とは、ダーリントン接続されている。初段のトランジスタＱ２７の第２の制御電極であるベースは、差動増幅器２１のトランジスタＱ５のコレクタに接続されている。第４の主電極であるトランジスタＱ２８のエミッタは、接地されている。そして、トランジスタＱ２８のコレクタと、トランジスタＱ２７のベースとの間に、位相補償回路２４が接続されている。
【００８８】
このようなシリーズレギュレータ７では、トランジスタＱ２５，Ｑ２６で構成された電圧出力部１１が、第６の実施形態のシリーズレギュレータ６の電圧出力部１１と同様に動作する。また、トランジスタＱ２７，Ｑ２８で構成された増幅器２３が、シリーズレギュレータ６の増幅器２３と同様に動作する。
従って、シリーズレギュレータ７は、第６の実施形態のシリーズレギュレータ６と同様の効果を奏する。
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施の形態に限られるものではない。例えば、電圧出力部１１を構成するトランジスタＱ1を３段以上にダーリントン接続されたトランジスタに変更することが可能である。又、増幅器２３を構成するトランジスタＱ２を３段以上にダーリントン接続されたトランジスタに変更することが可能である。
【００８９】
【発明の効果】
以上詳細に説明したように、本発明によれば、安定化電源回路が安定して動作する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図２】図１の安定化電源回路の位相補償の動作を示す説明図である。
【図３】本発明の第２の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図４】本発明の第３の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図５】本発明の第４の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図６】本発明の第５の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図７】本発明の第６の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図８】本発明の第７の実施の形態に係る安定化電源回路の構成を示す回路図である。
【図９】従来の安定化電源回路の構成を示す回路図である。
【図１０】従来の安定化電源回路の位相補償の動作を示す説明図である。
【符号の説明】
１〜７  シリーズレギュレータ
１１  電圧出力部
１２  出力電圧検出部
１３  誤差増幅部
１４  基準電圧部
２２  定電流回路
２１  差動増幅器
２３  増幅器
２４  位相補償回路
Ｑ１，Ｑ７，Ｑ９，Ｑ１５，Ｑ１７，Ｑ１８，Ｑ２１，Ｑ２２，Ｑ２５，Ｑ２６  トランジスタ（出力電圧制御用）
Ｑ２，Ｑ８，Ｑ１０，Ｑ１６，Ｑ１９，Ｑ２０，Ｑ２３，Ｑ２４，Ｑ２７，Ｑ２８    トランジスタ（増幅用）
Ｃ１  コンデンサ（出力電圧安定化用）
Ｃ２，Ｃ３  コンデンサ（位相補償用）
Ｒ３  抵抗（位相補償用）
【図１】
0003687653.tif 000002
【図２】
0003687653.tif 000003
【図３】
0003687653.tif 000004
【図４】
0003687653.tif 000005
【図５】
0003687653.tif 000006
【図６】
0003687653.tif 000007
【図７】
0003687653.tif 000008
【図８】
0003687653.tif 000009
【図９】
0003687653.tif 000010
【図１０】
0003687653.tif 000011