(57)【特許請求の範囲】
【請求項１】
探針と記録媒体を有し、前記探針と前記記録媒体との間に電圧印加手段によって電圧を印加し、情報の記録・再生を行う情報記録再生装置において、前記記録媒体が有機膜で形成され、前記電圧印加手段が、直流電源と、電荷蓄積手段と、前記記録媒体と前記電荷蓄積手段をつなぐ第１のスイッチと、前記電荷蓄積手段と前記直流電源とを接続する第２のスイッチとを有し、情報の記録に際して前記第２のスイッチにより前記電荷蓄積手段を前記直流電源から切り離し、前記第１のスイッチにより前記記録媒体を前記電荷蓄積手段に接続して、前記電圧蓄積手段の電荷を前記探針又は前記記録媒体に出力することを特徴とする情報記録再生装置。
【請求項２】
前記電荷蓄積手段が、電荷蓄積用のコンデンサで構成されていることを特徴とする請求項１に記載の情報記録再生装置。
【請求項３】
探針と記録媒体との間に電圧を印加して情報をビットとして記録し、該ビットを検出して再生を行う情報記録再生方法において、第１のスイッチと第２のスイッチとを備え、前記記録媒体を有機膜で形成し、前記情報の記録に際して、直流電源を電荷蓄積部に前記第２のスイッチを介して接続して該電荷蓄積部に電荷を蓄積し、次に前記第２のスイッチにより該電荷蓄積部から該直流電源を切り離し、前記第１のスイッチにより該電荷蓄積部を前記探針又は前記記録媒体に接続して、該電荷蓄積部に蓄積された電荷を出力し、前記ビットの形成に必要なバイアスを印加しつつ、前記記録媒体を流れる電流を制御することを特徴とする情報記録再生方法。
【請求項４】
前記電荷蓄積部が、電荷蓄積用のコンデンサで構成されていることを特徴とする請求項３に記載の情報記録再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、探針と試料との両者間に電圧を印加し、接近させることによって生じる電気現象を利用した情報の記録再生装置および記録再生方法に関する。
【０００２】
【従来の技術】
近年、探針と試料とを接近させ、その時に現われる物理現象（トンネル現象等）を利用して、物質表面及び表面近傍の電子構造を直接観察できる走査型トンネル顕微鏡（以下ＳＴＭと略す）が開発され、［Ｇ．Ｂｉｎｎｉｎｇ  ｅｔ  ａｌ．，Ｈｅｌｖｅｔｉｃａ  Ｐｈｙｓｉｃａ  Ａｃｔａ，５５，７２６（１９８２）］、単結晶、非晶質を問わず実空間像を高い分解能で測定できるようになった。
またＳＴＭは、媒体に対して電流による損傷を与えずに低電力で観測できる利点をも有し、さらには超高真空中のみならず大気中・溶液中でも動作し種々の材料に対して用いることができるため、様々な学術分野、あるいは研究分野での広範囲な応用が期待されている。
【０００３】
また、産業分野においても、近年、原子あるいは分子サイズの空間分解能を有する原理に着目し、特開昭６３−１６１５５２号公報および特開昭６３−１６１５５３号公報に着目し、特開昭６３−１６１５５２号公報および特開昭６３−１６１５５３号公報に開示されているように、媒体に記録層を用いることによる情報記録再生装置への応用、実用化が精力的に進められている。
これらの方法では具体的には、Ａｕ電極上に積層されたＳＯＡＺ・ラングミュア−ブロジェット（ＬＢ）膜を記録媒体として用いる。
記録はプローブと媒体の間にバイアス印加回路を用いてパルス波を重畳した電圧を試料・探針間に印加することで行なう。
また再生はプローブと媒体の間にある一定のＤＣ電圧を印加しながら媒体表面をプローブで走査し、電流変化を検出することによって行なう。
たとえばこの方法によって、媒体上には図７に模式的に示すように高抵抗なＬＢ膜中の一部に低抵抗な部分Ａができている。
再生時に、Ａｕ電極に所定のＤＣ電圧を印加して探針を流れる電流を測定すると、高抵抗な部分を走査移動しているときはほとんど電流が流れないが、ひとたび記録されたビット部分に探針が入ると電流値は急に上昇する。
この電流値の変化を検出することでビットの有無を検出できる。
【０００４】
【発明が解決しようとする課題】
この記録には上述したとおりに媒体にプローブを用いて電圧パルスを印加すること行がなわれるが、記録の場合の波高値はある閾値以上を印加することが必要である。
しかしながらこの閾値電圧は、媒体として用いられている有機膜厚の局所的なばらつきによって変動を起こすことが問題となっていた。
膜厚の大きいところでは高いバイアスで、小さいところでは低いバイアスで遷移を起こすが、この閾値を一定としてパルス波高値を決めると、膜厚の大きなところでは遷移が起こらず、膜厚の小さなところでは過大電流による破壊が起こるために、安定に形成されるビットの確率が低下してしまう結果になった。
【０００５】
さらに、例えば、この膜厚ばらつきに十分な電圧を波高値として決めた場合には、閾値の小さな部分のビットに過大な電圧を印加することになり、その結果、ビット形状や、大きさ、位置などが不安定なビットが形成されることとなる。
そのときの最大電流を見てみると、ある電流値以下の電流の場合には、形状が探針先端形状を反映した、大きさ１０ｎｍ程度の安定したビットが得られるが、その電流値以上の場合には媒体が電流によって破壊され、ビットの形状は探針先端の形状とは無関係で大きさも数１００ｎｍ程度もある構造物が形成されてしまう。ビットの記録された部分の有機膜の抵抗値とされていないところのそれとを比較してみると、記録されているところは記録されていないところの抵抗値の２桁以上小さいために、ある一定電圧を印加した場合、その電圧が適正値でない場合は、印加部分の抵抗が下がると同時に図６に示すように媒体部分の抵抗ＲTを流れる電流は急激に増加し破壊が起こる電流閾値ＩEを大きく上回り、検出系の飽和電流値Ｉｓａｔまで到達してしまう。その結果、作成されたビットは破壊を伴い、形状や位置に不安定性を生じるという問題があった。
【０００６】
また、さらには、これらの記録時の問題点によって、エラー訂正機能や読み出し時のトラッキング機能等を強化しなければならず、システムに大きな負荷を与えていた上、記録再生のエラーレートも高いものであった。
【０００７】
そこで、本発明は、情報をビットとして記録するに際して、記録媒体の局所的な特性に合わせて、バイアス、及び記録媒体を流れる電流を制御し、ビットの形状や形成位置の安定した記録が可能な情報記録再生装置および情報記録再生方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明の情報記録再生装置は、上記課題を解決するため、探針と記録媒体を有し、前記探針と前記記録媒体との間に電圧印加手段によって電圧を印加し、情報の記録・再生を行う情報記録再生装置において、前記記録媒体が有機膜で形成され、前記電圧印加手段が、直流電源と、電荷蓄積手段と、前記記録媒体と前記電荷蓄積手段をつなぐ第１のスイッチと、前記電荷蓄積手段と前記直流電源とを接続する第２のスイッチとを有し、情報の記録に際して前記第２のスイッチにより前記電荷蓄積手段を前記直流電源から切り離し、前記第１のスイッチにより前記記録媒体を前記電荷蓄積手段に接続して、前記電圧蓄積手段の電荷を前記探針又は前記記録媒体に出力することを特徴としている。
また、本発明の情報記録再生装置においては、前記電荷蓄積手段が、電荷蓄積用のコンデンサで構成されていることを特徴としている。
さらに、本発明の情報記録再生方法は、探針と記録媒体との間に電圧を印加して情報をビットとして記録し、該ビットを検出して再生を行う情報記録再生方法において、第１のスイッチと第２のスイッチとを備え、前記記録媒体を有機膜で形成し、前記情報の記録に際して、直流電源を電荷蓄積部に前記第２のスイッチを介して接続して該電荷蓄積部に電荷を蓄積し、次に前記第２のスイッチにより該電荷蓄積部から該直流電源を切り離し、前記第１のスイッチにより該電荷蓄積部を前記探針又は前記記録媒体に接続して、該電荷蓄積部に蓄積された電荷を出力し、前記ビットの形成に必要なバイアスを印加しつつ、前記記録媒体を流れる電流を制御することを特徴としている。
また、本発明の情報記録再生方法においては、前記電荷蓄積部が、電荷蓄積用のコンデンサで構成されていることを特徴としている。
【０００９】
【発明の実施の形態】
本発明は、上記したとおり情報の記録に際して、直流電源を電荷蓄積部に前記第２のスイッチを介して接続して該電荷蓄積部に電荷を蓄積し、次に前記第２のスイッチにより該電荷蓄積部から該直流電源を切り離し、前記第１のスイッチにより該電荷蓄積部を前記探針又は前記記録媒体に接続して、該電荷蓄積部に蓄積された電荷を出力する構成によって、ビットの形成に必要なバイアスを印加しつつ、媒体を流れる電流を制御することが可能となり、ビットの形状や形成位置の安定した記録を行うことができる。
また、本発明においては、電圧のコントロールをコンデンサのみによって行なうことが可能であるから、パルス印加用の複雑な回路システムなどを必要としない。たとえば、プローブ側からバイアスを印加する場合において、プローブを複数個用意し、同じ媒体に対して複数のプローブによってアクセスすることができるようにすることによって転送レートを格段に向上させる場合でも、系の構成が非常に単純なために、プローブをマイクロメカニクス等の半導体プロセスによって作製する上で、プロセス上への負担が軽減され、またプローブあたりのコストやプローブ実装密度の向上が図れる。
また情報の記録再生においては、ビット形状や形成位置が非常に安定化されるので強力なトラッキング機構を設けることなく、読みとりエラーを低減することが可能となり、余分な誤り訂正のための冗長なビットを設ける必要がなくなり、エンコード・デコード時のシステム負荷が低減されると共に、記録密度の向上を図ることが可能となる。
【００１０】
つぎに、図に基づいて本発明の内容を詳細に説明する。
図１は本発明の基本構成である。記録情報は入力装置１１１に入力され、それは記録ビットの媒体上の位置情報として展開される。
記録媒体１０２はバイアス印加部１０５によって所定の電圧が印加され、カンチレバー１０３上に設置された探針１０１との間にトンネル電流ＪTが観測されるまで接近した状態を示している。
トンネル電流ＪTが観測されるまで探針１０１を記録媒体１０２に近づける過程は本構成図には示していないが粗動および微動機構によって精度よく行なった。トンネル電流ＪTは探針１０１によって検出した後、ビット信号検出部１０６に入力され、ビット信号が電流信号から検出される。
ビット信号検出部１０６は図５に示すような電流電圧変換回路がその入力部分にあり、ＪTはここで電圧信号に変換されて後段の処理に回される。
その後検出されたビット信号は情報再生のためにデータ抽出処理部１１２に送られて情報としての再生が行なわれる。
ビット信号とは検出されたトンネル電流のビットの周波数成分を増幅した信号で、データ抽出処理部１１２は、その信号のビット検出タイミングと媒体上の探針位置情報から、あらかじめ記録されてある情報を再生する。
再生された情報はデータ抽出処理部１１２から、図示されていないが、画像データ出力部や音声出力部、あるいはコンピュータの数値データとして利用する等、情報に応じた処理をする情報処理系に送られる。
【００１１】
また、記録媒体１０２と探針１０１との相対位置関係は可動ステージ１０４の走査運動によって変化させることができる。
具体的には、ステージ１０４は内部にアクチュエータを備え、Ｙ走査信号生成部１０８、Ｘ走査信号生成部１０９からアンプ１１０を通して送られてくる駆動信号によって記録媒体表面面内方向（ＸＹ方向）に記録媒体を移動させる。
各走査信号生成部（１０８、１０９）は前段の走査制御部１０７の出力する制御信号によってオフセット位置、走査周波数、主走査（Ｘ走査）幅、副走査（Ｙ走査）幅などの制御情報を元に走査信号を生成する。
この走査制御部１０７はまたプローブ位置情報を入力装置１１１へ送って、入力装置１１１ではその値からビットの記録タイミングを算出してバイアス印加回路１０５に記録制御信号を与える。
【００１２】
次に本発明で特徴的な部分であるバイアス印加部１０５の動作の詳細について図を用いて説明する。
バイアス印加部１０５は図２に示すような内部構成になっている。ＳＷ１及びＳＷ２はスイッチを示し、ＣSは容量ＣSの電荷蓄積用コンデンサ、ＶBは出力可変の電源（出力をＶBとする）である。
またＳＷ１及びＳＷ２はスイッチタイミング制御回路２０１によって、入力されてくる記録制御信号を参照してそのＯＮ・ＯＦＦが制御されている。ＳＷ１の左側の出力端子から媒体ヘバイアスが送られる。
また、ＲLはライン抵抗あるいは印加パルスの立ち上がりを決めている制限抵抗を示している。
【００１３】
次にこのバイアス印加回路の動作について詳細に説明する。
まずＳＷ１とＳＷ２の制御及び電荷の流れについてのフローを以下の１〜４に示す。
まず初期設定ではＳＷ１・ＳＷ２共にＯＦＦ状態であるとする。
１・ＳＷ２→ＯＮ・・所定バイアスＶBにセットされた電源によってＣSに電荷を蓄積。
２・ＳＷ２→ＯＦＦ・・電源の切り離し。
３・ＳＷ１→ＯＮ・・プローブが指定位置（記録位置）になったらＣSを媒体に接続。ＲLを通して電圧印加。
４・ＳＷ１→ＯＦＦ・・ＣSの切り離し。
上記の４つの状態をサイクリックに繰り返すことによってビット記録用のパルスを印加する。
【００１４】
次に実際のパルス印加時に系がどのような電気的挙動を示すかを説明する。
まず上記１の状態においてはＣSにはＣSＶBの電荷が蓄積される。上記２の状態においては電気的な変化はない。
このときにプローブは媒体表面上を走査され記録位置へ運ばれる。
次の上記３の状態においては実際のパルス印加のところである。
図３のパルス印加系の等価回路を用いて説明する。図３におけるＣT、ＲT0、ＲT1は媒体あるいはその他の寄生容量の和の容量及び媒体の抵抗を示している。上方の図において電荷蓄積用コンデンサＣSにはＣSＶBの電荷が蓄積されている。図４に電流電圧の挙動を示した。時刻Ｔ0にＳＷ１が閉じるとＣSの電荷の一部がＲLを通ってＣTに流れ込みはじめプローブ電位ＶAが上昇する。
このとき媒体の抵抗ＲT0は非常に大きいために、この部分に流れる伝導電流はほとんど０である。
しかしながら、プローブ電位ＶAが時刻ＴONに、媒体上局所的に存在するある閾値電圧ＶONを超えると有機媒体が遷移を起こし初期高抵抗状態ＲT0から低抵抗状態ＲT1に移行するために、この抵抗部分に流れる伝導電流値は急激に上昇する。この電流によって蓄積された電荷が放電されるためにプローブ電圧ＶAの上昇は緩和される。
また電流値は一時的には大きく流れるが、この電流値はプローブ電圧ＶAに応じて流れるために、余分なバイアスを印加することがないので破壊の閾値ＩEに到達しないようになる。
【００１５】
ここで例えばＶONの変動可能範囲を図４のＶMまでとすると、ＶMはＣTとＣSより決まる。
【００１６】
ＶM＝ＣSＶB／（ＣS＋ＣT）
これから、ＶBを大きくすることでＶMを大きくすることができる。
以上の動作によって、ＶONの局所的変動に左右されることなく、十分なバイアスを印加することが可能となり、加えて生じる電流をコントロールすることが可能となった。
以上、本発明では媒体の方にバイアス、パルスを印加したが、もちろんプローブ側から印加する場合も全く同様に、図２の回路の出力端子を媒体からプローブに変更するだけで機能する。
【００１７】
【実施例】
つぎに、本発明の実施例について説明する。
【００１８】
本実施例においては、上記した本発明のパルス印加機構を用いて、記録再生実験を行なった。
媒体としてＡｕ電極上に積層されたポリイミド・ラングミュア−ブロジェット（ＬＢ）膜を記録媒体として用い、本発明のバイアス印加回路を用いてバイアス電圧印加して記録を行なった。
図２に示した電源電圧ＶBとして１０Ｖを設定し、電荷蓄積用コンデンサＣSの容量として５ｐＦを設定した。また寄生容量ＣTは１ｐＦ以下であった。
このときのパルス印加時間はこれらの放電時間より約５０μｓｅｃ前後であることが測定され、これによって、ＳＷ１及びＳＷ２の開閉タイミングをスイッチタイミング制御回路２０１にセットしてパルス印加を行なった。
【００１９】
一方読み出しはＶBを読み出し電圧２．５Ｖにセットし、スイッチタイミング制御回路２０１に読み出し動作を指示し、両スイッチＳＷ１、ＳＷ２を閉じてＤＣバイアスを媒体に印加した。
以上の設定を用いて、文字情報および画像情報の記録再生を行なったところ、エラーレートが従来に比べて１０分の１に減少したことを確かめた。
また、記録したビットの電気的な形状を走査型トンネル顕微鏡によって観察したところ、ビットの破壊現象は全く起こっておらず、ビット大きさ及び位置のばらつきがビット大きさの０．１％前後であることが確認された。
【００２０】
【発明の効果】
本発明は、以上のように、情報の記録に際して、直流電源を電荷蓄積部に前記第２のスイッチを介して接続して該電荷蓄積部に電荷を蓄積し、次に前記第２のスイッチにより該電荷蓄積部から該直流電源を切り離し、前記第１のスイッチにより該電荷蓄積部を前記探針又は前記記録媒体に接続して、該電荷蓄積部に蓄積された電荷を出力する構成によって、パルス印加時に印加地点の媒体の局所的な特性に合わせてバイアス、及び電流のコントロールし、ビット形状や形成位置の安定した記録が可能となり、記録再生動作におけるエラーレートを格段に向上させることができる。
【００２１】
また、電圧のコントロールをコンデンサのみによって行なうことにより、パルス印加用の複雑な回路システム等が不要となり、プローブ側からバイアスを印加する場合において、転送レートの向上を図るため複数のプローブによるアクセスに際しても、系の構成が非常に単純なために、プローブをマイクロメカニクス等の半導体プロセスによって作製する上での、プロセス上への負担が軽減され、またプローブあたりのコストやプローブ実装密度の向上を図ることができる。
【００２２】
また情報の記録再生においては、ビット形状や形成位置が非常に安定化されるので強力なトラッキング機構を設けることなく読みとりエラーを低減することができるため、余分な誤り訂正のための冗長なビットを設ける必要がなくなり、エンコード・デコード時のシステム負荷が低減されると共に、記録密度をも向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示すブロック図である。
【図２】バイアス印加部の構成の概略を示す図である。
【図３】パルス印加動作を説明する等価回路を示す図である。
【図４】本発明を利用した場合のパルス印加時の電流電圧の時間波形を示す図である。
【図５】ビット信号検出部の電流電圧変換回路を示す図である。
【図６】矩形パルス印加時の電流電圧の時間波形を示す図である。
【図７】ビット記録を模式的に表わした図である。
【符号の説明】
１０１：探針
１０２：記録媒体
１０３：カンチレバー
１０４：ステージ
１０５：バイアス印加部
１０６：ビット信号検出部
１０７：走査制御部
１０８：Ｙ走査信号生成部
１０９：Ｘ走査信号生成部
１１０：アンプ
１１１：入力装置
１１２：データ抽出処理部
２０１：スイッチタイミング制御回路
【図１】
0003679525.tif 000002
【図２】
0003679525.tif 000003
【図３】
0003679525.tif 000004
【図４】
0003679525.tif 000005
【図５】
0003679525.tif 000006
【図６】
0003679525.tif 000007
【図７】
0003679525.tif 000008