(57)【特許請求の範囲】
【請求項１】
複素ベースバンド信号から抽出された複素キャリア信号の位相にロックし、当該ロックした位相で、持続的に複素キャリア信号を再生して出力するデジタルＰＬＬ回路であって、
入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を出力する位相比較手段と、前記位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段と、前記積分手段が出力する制御信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を前記位相比較手段に帰還して出力する発振手段とを具備し、
前記積分手段が、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、前記位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、前記絶対値からロック状態が完了しているか否かを判定し、ロック状態が完了している場合には前記位相誤差に保持係数を乗算して出力する保持動作を行い、ロック状態が完了していない場合には前記位相誤差に引き込み係数を乗算して出力する引き込み動作を行うよう切り替え、前記出力される係数乗算後の位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段であることを特徴とするデジタルＰＬＬ回路。
【請求項２】
複素ベースバンド信号から抽出された複素キャリア信号の位相にロックし、当該ロックした位相で、持続的に複素キャリア信号を再生して出力するデジタルＰＬＬ回路であって、
入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を出力する位相比較手段と、前記位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段と、前記積分手段が出力する制御信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を前記位相比較手段に帰還して出力する発振手段とを具備し、
前記積分手段が、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、前記位相誤差に引き込み時の積分項係数又は保持時の積分項係数を乗算した一定期間の変動値を算出し、前記変動値からロック状態が完了しているか否かを判定し、ロック状態が完了している場合には前記位相誤差に保持係数を乗算して出力する保持動作を行い、ロック状態が完了していない場合には前記位相誤差に引き込み係数を乗算して出力する引き込み動作を行うよう切り替え、前記出力される係数乗算後の位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段であることを特徴とするデジタルＰＬＬ回路。
【請求項３】
位相比較手段が、入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を演算して検出位相誤差信号として出力する位相比較手段であり、
積分手段は、
前記位相比較手段が出力する位相誤差信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、
前記位相誤差信号に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、前記絶対値からロック状態が完了しているか否かを判定する平均値判定回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記平均値判定回路の判定結果に従い、ロック状態が完了している場合には、保持動作として第２の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第１の固定値乗算回路からの信号を選択して出力する第１のセレクタ回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記平均値判定回路の判定結果に従い、ロック状態が完了している場合には、保持動作として第４の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第２の固定値乗算回路からの信号を選択して出力する第２のセレクタ回路と、
前記第２のセレクタ回路が出力する信号を積分する積分回路と、
前記第１のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有する積分手段であることを特徴とする請求項１記載のデジタルＰＬＬ回路。
【請求項４】
位相比較手段が、入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を演算して検出位相誤差信号として出力する位相比較手段であり、
積分手段は、
前記位相比較手段が出力する位相誤差信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、
前記位相誤差信号に引き込み時の積分項係数又は保持時の積分項係数を乗算した信号の積分信号に関する一定期間の変動値を算出し、前記変動値からロック状態が完了しているか否かを判定する変動値判定回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記変動値判定回路の判定結果に従い、ロック状態が完了している場合には、保持動作として第２の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第１の固定値乗算回路からの信号を選択して出力する第１のセレクタ回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記変動値判定回路の判定結果に従い、ロック状態が完了している場合には、保持動作として第４の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第２の固定値乗算回路からの信号を選択して出力する第２のセレクタ回路と、
前記第２のセレクタ回路が出力する信号を積分する積分回路と、
前記第１のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有する積分手段であることを特徴とする請求項２記載のデジタルＰＬＬ回路。
【請求項５】
複素ベースバンド信号から抽出された複素キャリア信号の位相にロックし、当該ロックした位相で、持続的に複素キャリア信号を再生して出力するデジタルＰＬＬ回路であって、
入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を出力する位相比較手段と、前記位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段と、前記積分手段が出力する制御信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を前記位相比較手段に帰還して出力する発振手段とを具備し、
位相比較手段が、入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を演算して検出位相誤差信号として出力する位相比較手段であり、
前記積分手段は、
前記位相比較手段が出力する位相誤差信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、
前記位相誤差信号に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、前記絶対値からロック状態が完了しているか否かを判定する平均値判定回路と、
前記位相誤差信号に引き込み時の積分項係数又は保持時の積分項係数を乗算した信号の積分信号に関する一定期間の変動値を算出し、前記変動値からロック状態が完了しているか否かを判定する変動値判定回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記平均値判定回路の判定結果又は前記変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第２の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第１の固定値乗算回路からの信号を選択して出力する第１のセレクタ回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、前記平均値判定回路の判定結果又は前記変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第４の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第２の固定値乗算回路からの信号を選択して出力する第２のセレクタ回路と、
前記第２のセレクタ回路が出力する信号を積分する積分回路と、
前記第１のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有する積分手段であることを特徴とするデジタルＰＬＬ回路。
【請求項６】
抽出された複素キャリア信号と再生した複素キャリア信号との位相誤差を求め、前記抽出された複素キャリア信号の周波数近傍に混信波が存在しない場合に、位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値の絶対値か、又は位相誤差に引き込み時の積分係数又は保持時の積分係数を乗算した信号の積分値の一定期間の変動値か、或いはその両方によって、ロック状態が完了しているか否かを判定し、前記判定結果がロック状態が完了している場合には、前記位相誤差に保持係数を乗算して出力する保持動作を行い、ロック状態が完了していない場合には、前記位相誤差に引き込み係数を乗算して出力する引き込み動作を行うよう切り替え、前記出力される係数乗算後の位相誤差から、持続的に複素キャリア信号を再生することを特徴とする位相同期方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機及び中継放送装置に用いられるキャリア同期回路及び直交復調回路及び混信波除去装置に係り、特に安定して精度の高い再生キャリア信号を生成し、混信波を的確に除去できるキャリア同期回路及び直交復調回路及び混信波除去装置に関する。
【０００２】
【従来の技術】
日本国内では、テレビ放送信号が超短波帯（ＶＨＦ）のうち、９０ＭＨｚ〜１０８ＭＨｚ及び１７０ＭＨｚ〜２２２ＭＨｚで送信されている。
一方、高度１００ｋｍ付近に発生する電離層（Ｅ層）と略同じ高度付近に突発的に現れる電離層として、スポラディックＥ層（以下、「Ｅスポ」と略称する）と呼ばれるものがあり、日本周辺では４月〜８月にかけてよく発生し、ＶＨＦ波の電波の異常伝搬を発生させ、国内のテレビ放送信号に外国のＦＭ音声放送波を混信させる原因となることが知られている。
【０００３】
そこで、従来から一部のテレビジョン放送中継装置には、Ｅスポに起因する混信波の影響を除去するため、種々の装置（混信波除去装置）が組み込まれている。近年、特にデジタル信号処理技術の発展により、例えば、特開平１０−２９４８８４号の「デジタル化Ｅスポ混信妨害除去回路」、特開平１０−２９４９０１号の「テレビジョン信号のデジタル処理方式」等に記載されているようなデジタル処理を用いて、回路をＬＳＩ化することでテレビジョン受像機に内蔵することが可能な混信波除去装置が考案されている。
【０００４】
これらＥスポに起因する混信波を除去するための従来のデジタル処理を用いた混信波除去装置に用いられる直交復調回路について、図３を参照しつつ説明する。図３は、従来の直交復調回路の一例を表す構成ブロック図である。
【０００５】
従来の直交復調回路は、図３に示すように、一般に、受信したテレビ放送信号をアナログ回路により、後段のデジタル回路におけるサンプリング周波数の１／４の周波数の中間周波信号（ＩＦ信号）に変換するＩＦ信号変換手段１と、当該ＩＦ信号を直接Ａ／Ｄ変換するＡ／Ｄ変換手段２と、局部発振信号（以下、「局発信号」と略称する）を生成する手段としての局発信号生成手段３と、局発信号を用いてＡ／Ｄ変換した信号を準同期検波し、複素ベースバンド信号を生成する準同期検波手段４と、複素ベースバンド信号から複素リミッタ及び狭帯域ローパスフィルタ（ＬＰＦ）を用いて複素キャリア信号を抽出する複素キャリア信号抽出手段５と、複素キャリア信号を用いて、複素ベースバンド信号の周波数と位相とを補正し、完全直交同期検波された複素ベースバンド信号を出力する補正手段６とから構成されている。
【０００６】
また、局発信号生成手段３は、π／２ラジアンごとの余弦の符号に従って、一定時間ごとに「１，０，−１，０，１…」のように変化するデータ系列である同相局部発振信号（以下、「ＣＯＳ信号」と称する）を出力するＣＯＳ信号生成手段と、π／２ラジアンごとの正弦の符号を反転したものに従って、一定時間ごとに「０，−１，０，１，０，…」のように変化するデータ系列である直交局部発振信号（以下、「−ＳＩＮ信号」と称する）を出力する−ＳＩＮ信号生成手段とから構成されている。
【０００７】
次に、図３に示した従来の混信波除去装置の直交復調回路の動作について説明すると、まず、ＩＦ信号変換手段１が受信信号をサンプリング周波数の１／４の周波数のＩＦ信号に変換して出力し、Ａ／Ｄ変換手段２が、当該ＩＦ信号をＡ／Ｄ変換して出力する。
【０００８】
一方、局発信号生成手段３のＣＯＳ信号生成手段と、−ＳＩＮ信号生成手段とがそれぞれ、ＣＯＳ信号と−ＳＩＮ信号とを局発信号として出力し、準同期検波手段４が、当該局発信号を用いてＡ／Ｄ変換手段２が出力する信号を準同期検波して、複素ベースバンド信号を生成して出力する。
【０００９】
そして、複素キャリア信号抽出手段５が、複素リミッタ及び狭帯域ＬＰＦを用いて複素キャリア信号を抽出して出力し、補正手段６が、複素キャリア信号抽出手段５から入力される複素キャリア信号を用いて、準同期検波手段４から入力される複素ベースバンド信号の周波数と位相とを補正し、完全直交同期検波された複素ベースバンド信号を出力するようになっている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の直交復調回路では、ＩＦ信号変換手段が、アナログ回路であり、混信波の影響により、ＩＦ信号の周波数に揺らぎが発生したり、ＩＦ信号の周波数がずれたりする場合がある。
したがって、複素キャリア信号抽出手段の精度を高めるために狭帯域ＬＰＦの帯域幅を狭めようとすると、本来通過すべき周波数の信号が本来の位置から揺らぎ等によりずれているために、通過させるべき映像キャリア信号が通過せずに減衰して、復調映像信号に歪みが発生するため、狭帯域ＬＰＦの帯域幅を狭めることができない。
また、極端に通過帯域幅の狭いＬＰＦを用いると、狭帯域ＬＰＦのハードウエアの規模が大きくなり、デジタル処理による混信波除去装置の利点である回路規模の縮小を図ることができなくなるため、いずれにしろ、狭帯域ＬＰＦの帯域幅を極端に狭めることは困難である。
【００１１】
従って、映像キャリア周波数に近接した周波数の混信波が到来すると、再生キャリア信号に混信波が混入することになり、精度の高いキャリア信号を再生できないという問題点があった。
【００１２】
さらに、面積の大きい白色部分を含む絵柄の映像信号によって変調された変調波が受信された場合、過変調やマルチパス歪み等により、キャリア成分が消失したり、キャリア成分の強度が低下する等、再生キャリア信号の精度が劣化するという問題点があった。
【００１３】
このように従来の直交復調回路を用いた混信波除去装置では、再生キャリア信号の精度を高めることができず、劣化した再生キャリア信号に基づいて生成された完全同期検波信号から混信波を検出して除去するので、混信波を的確に除去できないと同時に、出力される映像信号に歪みを与えるという問題点があった。
【００１４】
そこで、これら従来の直交復調回路及びそれを用いた混信波除去装置における再生キャリア信号の精度を高めることができないという問題点を解説する方法として、特願平10-342843に「キャリア同期回路及び直交復調回路及び混信波除去装置」の提案が為されている。
特願平10-342843で提案されているキャリア同期回路及び直交復調回路及び混信波除去装置は、同相成分と直交成分とを有する複素キャリア信号（以下、「キャリア信号」と略称する）を再生するにあたり、準同期検波して得た複素ベースバンド信号を複素リミッタ回路によりその振幅を一定にし、狭帯域ローパスフィルタ回路によりキャリア信号の成分を抽出し、さらにデジタルＰＬＬ回路によって、キャリア信号の位相にロックしたキャリア信号を再生することで、キャリア信号の精度を高め、かつ、抽出したキャリア信号のレベルが減衰し、又は消失してもＰＬＬ回路の特性によりキャリア信号を持続的に安定して出力でき、更に安定的に得られるキャリア信号に基づいて安定した複素ベースバンド信号を出力でき、更に安定した複素ベースバンド信号に基づいて混信波を検出し、除去するので、混信波を的確に除去できると共に歪みの少ない復調信号を得ることができるものである。
【００１５】
しかしながら、上記提案されている技術を用いたデジタルＰＬＬ回路では、混信波が映像キャリア周波数（以下、Ｆｖと略称する）から離れている周波数、例えば、Ｆｖ＋１００ＫＨｚ以上に発生した場合には、ＬＰＦ回路において混信波成分が完全に除去されるため、ＰＬＬ回路に混信波成分が入力されることはなく、問題は生じないが、混信波が映像キャリア周波数Ｆｖの近傍、例えば、Ｆｖ＋５０ＫＨｚ等に発生した場合には、ＬＰＦ回路で混信波成分が完全に除去されず、ＰＬＬ回路に混信波成分が入力されて、混信波成分に誤って追従することによって正確な再生キャリア信号が得られず、位相回転回路での位相補正が正しく行われないという問題が発生する。
【００１６】
混信波成分への誤った追従が大きいほど混信波除去後の映像品質の劣化も大きくなるので、該混信波成分への追従を低減する方法として、混信妨害除去装置では、固定値乗算回路が有する保持時の直接項係数および保持時の積分項係数（以下、これら２つの係数を保持係数数と略称する）の値を小さくする方法が考えられる。
しかし、保持係数を小さくすると、やむを得ず入力された該混信波成分への追従を低減できる代わりに、受信信号成分と再生キャリア信号成分との位相誤差である引算器出力の変動が大きくなる。この時、該混信波成分の電力レベルが大きいほど引算器の変動も同様に大きくなって引き込み係数に切り替わる可能性があり、入力信号に対する追従が速くなるため、引算器の出力の変動は再び小さくなり、再度保持係数に切り替わることになる。
即ち、該混信波成分の電力レベルが大きい状態が継続した場合には、引き込み係数と保持係数とが頻繁に切り替えるため、混信波除去後の映像品質が良い状態と悪い状態とが頻繁に切り替わる映像となって主観的な映像品質低下の原因となるわけである。
【００１７】
また、別の方法として、Ｆｖ近傍に混信波を検出した際には強制的に保持係数へ切り替え、当該する混信波が無くなるまで保持係数を選択し続ける方法も考えられるが、発局切り替え（映像信号の送出元が切り替わることであり、中央局から地方局へ切り替わる際等に放送信号の瞬断やキャリア信号の不連続が生じる場合がある）等によってＦｖが不連続になった場合や、デジタルＰＬＬ回路が何らかの問題で位相はずれを生じた場合には、速やかに引き込み係数に切り替わる必要があるので、この方法は好ましくない。
つまり、上記提案のデジタルＰＬＬ回路では、引き込み係数と保持係数との２つの係数を有しているものの、特定の混信波が発生する場合に限り、それらを有効に切り替えることが出来ないという問題点があった。
【００１８】
本発明は、上記実情に鑑みてなされたもので、劣悪な混信環境のもとでも高い精度の再生キャリア信号を得ることのできるキャリア同期回路及び直交復調回路さらに、混信波除去装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、デジタルＰＬＬ回路において、抽出された複素キャリア信号と再生した複素キャリア信号との位相誤差を求め、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、当該絶対値、若しくは位相誤差に引き込み時の積分項係数又は保持時の積分項係数を乗算した一定期間の変動値を算出し、当該変動値、或いはその両方の値からロック状態が完了しているか否かを判断し、ロック状態が完了している場合には位相誤差に保持係数を乗算して出力し、ロック状態が完了していない場合には位相誤差に引き込み係数を乗算して出力するよう切り替え、出力される係数乗算後の位相誤差から、複素キャリア信号を再生して出力するものなので、混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間における平均値の絶対値、若しくは位相誤差に引き込み時の積分項係数又は保持時の積分項係数を乗算した一定期間の変動値、或いはその両方に基づく、ロック状態が完了しているか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できる。
【００２０】
上記従来例の問題点を解決するための本発明は、デジタルＰＬＬ回路において、位相誤差から周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段が、
位相誤差信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、
位相誤差信号に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、絶対値からロック状態が完了しているか否かを判定する平均値判定回路と、
位相誤差信号に引き込み時の積分項係数又は保持時の積分項係数を乗算した信号の積分信号に関する一定期間の変動値を算出し、変動値からロック状態が完了しているか否かを判定する変動値判定回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第２の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第１の固定値乗算回路からの信号を選択して出力する第１のセレクタ回路と、
外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第４の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第２の固定値乗算回路からの信号を選択して出力する第２のセレクタ回路と、
第２のセレクタ回路が出力する信号を積分する積分回路と、
第１のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有するものなので、
混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に基づく、ロック状態が完了したか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できる。
【００２１】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００２２】
上位概念的に説明すれば、本発明に係るデジタルＰＬＬ回路及び位相同期方法は、抽出された複素キャリア信号と再生した複素キャリア信号との位相誤差を求め、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、ロック状態が完了しているか否かを判断し、ロック状態が完了している場合には位相誤差に保持係数を乗算して出力し、ロック状態が完了していない場合には位相誤差に引き込み係数を乗算して出力するよう切り替え、出力される係数乗算後の位相誤差から、複素キャリア信号を再生して出力するものなので、混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、ロック状態が完了したか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できるものである。
【００２３】
機能実現手段で説明すれば、本発明に係るデジタルＰＬＬ回路は、
入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を演算して検出位相誤差信号として出力すると共に、入力される複素キャリア信号の振幅が予め定めた一定の値より小さくなったときには、前記検出位相誤差信号を強制的に位相差がないことを表すゼロデータとして位相誤差信号を出力する位相比較手段と、
積分手段が、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、ロック状態が完了しているか否かを判定し、ロック状態が完了している場合には位相誤差に保持係数を乗算して出力する保持動作を行い、ロック状態が完了していない場合には位相誤差に引き込み係数を乗算して出力する引き込み動作を行うよう切り替え、出力される係数乗算後の位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段と、積分手段が出力する制御信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を位相比較手段に帰還して出力する発振手段とを有し、混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、ロック状態が完了したか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できるものである。
【００２４】
尚、本発明の実施の形態における各手段と図２の各部との対応を示すと、位相比較手段は、位相比較手段７１に相当し、積分手段は、積分手段７２に相当し、発振手段は、ＮＣＯ回路７３に相当している。
【００２５】
まず、本発明の実施の形態に係る直交復調回路を図１を使って説明する。図１は、本発明の実施の形態に係る直交復調回路の構成ブロック図である。
本発明の実施の形態に係る直交復調回路は、図１に示すように、局発信号とＴＶチューナ等から入力されるＲＦ信号とを乗算して周波数変換を行う手段としての乗算器１１と、周波数変換で生じたイメージ信号等不要成分を除去する手段としてのＢＰＦ回路１２と、アナログのＩＦ信号をデジタルのＩＦ信号に変換する手段としてのＡ／Ｄ変換回路１３と、ステップナイキストフィルタ回路１４と、ＣＯＳ信号及び−ＳＩＮ信号を局発信号として準同期検波を行い、同相成分と直交成分との各成分にわけて、複素ベースバンド信号を出力する手段としての準同期検波回路１５と、複素ベースバンド信号の同相成分と直交成分とに対応して設けられ、各々対応する成分の複素ベースバンド信号から準同期検波に伴って発生したイメージ成分を除去する手段としての２つの第１のＬＰＦ回路１６ａ，１６ｂと、第１のＬＰＦ回路１６ａ，１６ｂの各々に対応して設けられ、各信号のサンプリング周波数を変換する手段としての第１のダウンサンプル回路１７ａ，１７ｂと、第１のダウンサンプル回路１７ａ，１７ｂに対応して設けられ、各信号を一定の時間遅延する手段としての遅延回路１８ａ，１８ｂと、各信号の入力を受けて、周波数位相誤差を補正し、完全同期検波した信号を出力する手段としての位相回転回路１９と、キャリア信号の再生を行い、再生したキャリア信号を同相成分と直交成分とにわけて出力するとともに、ＩＦ信号を生成するための局発信号を出力する手段としてのキャリア同期回路２０とから基本的に構成されている。
【００２６】
また、キャリア同期回路２０は、図１に示したように、後にサンプリング周波数を変換する際に、同相成分と直交成分の各信号に対応して設けられ、各対応する信号に折り返し歪みが生じないよう、帯域制限を行う手段としての第２のＬＰＦ回路２１ａ，２１ｂと、第２のＬＰＦ回路２１ａ，２１ｂに対応して設けられ、サンプリング周波数をＮＴＳＣ信号の色副搬送波周波数に変換する手段としての第２のダウンサンプル回路２２ａ，２２ｂと、第２のダウンサンプル回路２２ａ，２２ｂが出力する複素ベースバンド信号の振幅すなわち絶対値が一定になるように処理する手段としての複素リミッタ回路２３と、複素リミッタ回路２３が出力する同相成分と直交成分の各信号に対応して設けられ、対応する各信号の映像キャリア成分以外の成分を除去する手段としての第３のＬＰＦ回路（狭帯域ローパスフィルタ回路）２４ａ，２４ｂと、第３のＬＰＦ回路２４ａ，２４ｂが出力する信号（複素キャリア信号）の位相にロックし、当該位相で、持続的に複素キャリア信号を再生して出力することで、当該キャリア信号の精度を高め、複素キャリア信号の振幅が小さい場合でも安定した複素キャリア信号を自走して再生し、出力するとともに、ＩＦ信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす信号を周波数誤差信号として出力する手段としてのデジタルＰＬＬ回路２５と、デジタルＰＬＬ回路２５から入力される同相成分と直交成分の各信号に「０」の信号を内挿して、サンプリング周波数を高めるアップサンプル回路２６ａ，２６ｂと、内挿によりサンプリング周波数が高められた各信号に対応して設けられ、各信号を補間して再生したキャリア信号として出力する手段としての第４のＬＰＦ回路２７ａ，２７ｂと、デジタルＰＬＬ回路２５が出力する周波数誤差信号から高周波成分を除去する手段としてのループフィルタ回路２８と、ループフィルタ回路２８が出力する信号に基づいて、乗算器１１がＩＦ信号を生成するために用いる局発信号を出力する手段としてのＶＣＯ２９とから構成されている。
【００２７】
尚、本発明の実施の形態に係るデジタル直交復調回路の後段に、当該デジタル直交復調回路が出力する完全同期検波信号の同相成分と直交成分との各成分の信号を複素ＦＦＴ処理し、混信波の周波数とレベルとを検出し、ヒルベルト変換／アダプティブフィルタ回路等によって、混信波成分を適応的にキャンセルするキャンセル回路１０（図１では破線表示）を設ければ、混信波除去装置とすることもできる。
本発明の特徴部分として、このキャンセル回路１０で映像キャリア周波数（以下、単にＦｖと略称する）の近傍に混信波を検出しているか否かを示す検出信号を出力して、デジタルＰＬＬ回路２５に供給している。
【００２８】
以下、各部を具体的に説明する。
乗算器１１は、キャリア同期回路２０から入力される局発信号とＴＶチューナ等から入力されるＲＦ信号（アンテナから入力された、混信波を含む信号を所定のレベルに増幅した信号）とを乗算してＲＦ信号の周波数変換を行い、例えば、理想的には、ＲＦ信号をサンプリング周波数２８．６３６３６ＭＨｚの１／４の周波数である７．１５８０９ＭＨｚのＩＦ信号に変換して出力するものである。
ここで、２８．６３６３６ＭＨｚとは、ＮＴＳＣ信号の色副搬送波周波数の８倍の周波数であり、従って、７．１５８０９ＭＨｚは、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数である。
【００２９】
ＢＰＦ回路１２は、乗算器１１から入力されるＩＦ信号から周波数変換に伴って生じるイメージ成分と不要な帯域の成分とを除去して出力するものである。
Ａ／Ｄ変換回路１３は、ＢＰＦ回路１２から入力される信号を例えば２８．６３６３６ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の８倍の周波数）のクロック周波数でデジタル信号に変換し、デジタルのＩＦ信号として出力するものである。
【００３０】
ステップナイキストフィルタ回路１４は、ＮＴＳＣ信号が残留側波帯信号であることから、そのまま検波すると、映像信号に歪みが生じることを考慮して、映像キャリア周波数の近傍の周波数（±１．２５ＭＨｚ）、すなわち両側波帯（ＤＳＢ；Double Side Band）領域の信号をＳＳＢ（Single Side Band）領域の信号成分に比べて約６ｄＢ程度、減衰させるものである。
【００３１】
準同期検波回路１５は、ＣＯＳ信号及び−ＳＩＮ信号を局発信号として用いて、ステップナイキストフィルタ１４が出力する信号を準同期検波し、同相成分と直交成分との各成分を有する複素ベースバンド信号を出力するものである。
【００３２】
第１のＬＰＦ回路１６ａは、準同期検波回路１５が出力する複素ベースバンド信号の同相成分から準同期検波に伴って発生したイメージ成分を除去するものであり、第１のＬＰＦ回路１６ｂは、準同期検波回路１５が出力する複素ベースバンド信号の直交成分から準同期検波に伴って発生したイメージ成分を除去するものである。
【００３３】
第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとは、それぞれ第１のＬＰＦ回路１６ａから入力された信号と第１のＬＰＦ回路１６ｂから入力された信号とを２：１の割合で間引いて、サンプリング周波数を２８．６３６３６ＭＨｚから、その半分の１４．３１８１８ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の４倍の周波数）に変換するものである。
【００３４】
遅延回路１８ａ及び遅延回路１８ｂは、それぞれ第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとから入力された信号を一定時間遅延させて、後に説明する、キャリア同期回路２０がキャリア信号を再生して位相回転回路１９に出力するタイミングと一致するようにして、位相回転回路１９に出力するものである。
【００３５】
位相回転回路１９は、キャリア同期回路２０が再生して出力する同相成分と直交成分とを有する複素キャリア信号に基づいて、遅延回路１８ａ，ｂから入力される同相成分と直交成分とを有する複素ベースバンド信号の周波数位相誤差を補正し、完全同期検波出力の同相成分及び直交成分として出力するものである。
【００３６】
また、キャリア同期回路２０の第２のＬＰＦ回路２１ａと、第２のＬＰＦ回路２１ｂとは、それぞれ第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとから入力された信号から映像キャリア周波数の近傍の成分のみを取り出して、後にダウンサンプル回路２２にて折り返し歪みが生じないように帯域制限を行って、出力するものである。
【００３７】
第２のダウンサンプル回路２２ａと、第２のダウンサンプル回路２２ｂとは、それぞれ、第２のＬＰＦ回路２１ａと、第２のＬＰＦ回路２１ｂとが出力する信号を例えば４：１に間引いて、サンプリング周波数を３．５７９５４ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数）に変換して出力するものである。
【００３８】
複素リミッタ回路２３は、第２のダウンサンプル回路２２ａ，２２ｂが出力する複素信号の振幅すなわち絶対値が一定になるように処理して、一定振幅の複素ベースバンド信号を出力するものである。
複素リミッタ回路２３の具体的な構成としては、特開平１０−３０３９９９号の「複素搬送波リミッタ回路」に示すようなものが考えられる。
【００３９】
第３のＬＰＦ回路２４ａと第３のＬＰＦ回路２４ｂとは、狭帯域ローパスフィルタ回路であり、それぞれ複素リミッタ回路２３が出力する同相成分と直交成分の各成分の信号に対応して設けられ、対応する各信号の映像キャリア成分以外の成分を除去して出力するものである。
【００４０】
デジタルＰＬＬ回路２５は、第３のＬＰＦ回路２４ａと第３のＬＰＦ回路２４ｂとが出力する同相成分と直交成分の各成分の信号（複素キャリア信号）の精度を高めるとともに、複素キャリア信号の振幅が小さい場合でも安定したキャリア信号を再生して出力するとともに、ＩＦ信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす信号を周波数誤差信号として出力するものである。
【００４１】
つまり、デジタルＰＬＬ回路２５は、第３のＬＰＦ回路２４の通過帯域を狭める代わりに、ＰＬＬ回路の特性により、第３のＬＰＦ回路２４が出力する複素キャリア信号の精度を高め、また、同様にＰＬＬ回路の特性として、信号の入力がなくても一定の期間は自走動作する、いわゆる、フライホイール効果があるため、複素キャリア信号が過変調やマルチパス歪み等によって消失してしまったり、減衰してしまっていても、安定したキャリア信号を再生するものである。
デジタルＰＬＬ回路２５の具体的な構成については、後述する。
【００４２】
アップサンプル回路２６ａとアップサンプル回路２６ｂとは、それぞれ、デジタルＰＬＬ回路２５から入力される同相成分と直交成分の各信号に「０」の信号を内挿して、サンプリング周波数を高め、例えば、４倍の１４．３１８１８ＭＨｚの周波数に変換するものである。
第４のＬＰＦ回路２７ａと第４のＬＰＦ回路２７ｂとは、それぞれアップサンプル回路２６ａとアップサンプル回路２６ｂとから入力される信号を補間して、再生したキャリア信号として出力するものである。
【００４３】
ループフィルタ回路２８は、デジタルＰＬＬ回路２５が出力する周波数誤差信号から高周波成分を除去するものである。
ＶＣＯ２９は、電圧制御発振器であり、ループフィルタ２８から入力される信号に基づいて、ＩＦ信号を生成するために用いる局発信号を出力するものである。
尚、ＶＣＯ２９の制御は、デジタルＰＬＬ回路２５の応答速度に比べ、十分遅いものとして、互いのフィードバック制御が競合しないようにしておくことが好適である。そうでないと、デジタルＰＬＬ回路２５が応答しないうちに、ＶＣＯ２９が制御され、的確な制御ができなくなるからである。
【００４４】
ここで、デジタルＰＬＬ回路２５の構成について、図２を参照しつつ説明する。図２は、デジタルＰＬＬ回路２５の一例を表す構成ブロック図である。ＰＬＬ回路は、一般に、位相比較手段と、積分手段と、発振手段とから構成されているものであるが、ここでは、図２を用いて、発振手段として、ＮＣＯ（数値制御発振器）を用いたデジタル信号処理型の２次Ｔａｎ−ＤＰＬＬ回路について説明する。
デジタルＰＬＬ回路２５は、他の回路構成であっても構わない。
【００４５】
図２に示すデジタルＰＬＬ回路は、入力される複素キャリア信号と、再生した複素キャリア信号の位相誤差を位相誤差信号として出力するとともに、入力される複素キャリア信号の振幅が一定の値より小さくなったときに、位相誤差信号を強制的にゼロとして出力する手段としての位相比較手段７１と、入力される複素キャリア信号に基づいて、当該位相誤差信号からＩＦ信号の映像キャリア周波数とＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす周波数誤差信号と、キャリア信号を再生するために必要なＮＣＯの発振周波数を制御する信号としてのＮＣＯ制御信号とを生成する積分手段７２と、積分手段７２が出力するＮＣＯ制御信号に基づいてキャリア信号の位相の値を再生し、当該値から再生したキャリア信号として、同相成分と直交成分とにわけて出力するとともに、当該再生したキャリア信号の位相の値を位相比較手段７１に帰還して出力するＮＣＯ回路（数値制御発振器回路）７３とから構成されている。
【００４６】
位相比較手段７１は、図２に示すように、入力された同相成分と直交成分との各成分の複素キャリア信号から、当該複素キャリア信号の位相を演算する手段としての逆正接回路４１と、ＮＣＯ回路７３が再生した複素キャリア信号の位相と、当該演算した位相との差（位相誤差信号）を演算する手段としての引算器４２と、位相誤差信号θをθ＝θ0 ＋２πｎ（ここでｎは、整数）となるようなθ0 （−π＜θ0 ＜π）の値に変換する手段としての第１の±π化回路４３と、「０」の値を表す信号としてのゼロデータを出力する手段としてのゼロデータ回路４４と、入力された同相成分と直交成分とを有する複素キャリア信号の絶対値を演算して出力する手段としての絶対値回路４５と、絶対値回路４５が出力する絶対値が、予めキャリア信号が消失しているか否かを区別するレベルとして設定されているしきい値を超えているか否かを判断して、キャリア信号のレベルが十分なレベルになっているか否かを判断する手段としての第１のスレショルド回路４６と、第１のスレショルド回路４６が、キャリア信号が十分なレベルになっていると判断する場合には、第１の±π化回路４３が出力する位相誤差信号θ0 を積分手段７２に出力し、そうでない場合には、ゼロデータ回路４４が出力する「０」を表す信号を積分手段７２に選択的に出力する手段としての第１のセレクタ回路４７とから構成されている。
【００４７】
また、積分手段７２は、位相比較手段７１が出力する信号に、引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とを各々乗算する手段としての第１〜第４の固定値乗算回路４８ａ〜４８ｄと、位相比較手段７１の第１の±π化回路４３が出力する位相誤差信号θ0 が、予め引き込みが完了して、保持の動作を行うべき誤差として設定されているしきい値を超えているか否かを判定することによって、引き込みを完了したか否かを判断する手段としての第２のスレショルド回路４９と、映像キャリア周波数の近傍に混信波を検出しているか否かを示すキャリア回路からの検出信号に従って、第２のスレショルド回路４９における判断結果又は平均値判定回路６２での判定結果および変動値判定回路６３での判定結果に対応して、第２の固定値乗算回路４８ｂが出力する信号又は第１の固定値乗算回路４８ａが出力する信号を選択的に出力する手段としての４入力セレクタ回路６１ａ（請求項において、「第１のセレクタ回路」と称する）と、キャリア回路からの検出信号に従って、第２のスレショルド回路４９における判断結果又は平均値判定回路６２での判定結果および変動値判定回路６３での判定結果に対応して、第４の固定値乗算回路４８ｄが出力する信号又は第３の固定値乗算回路４８ｃが出力する信号を選択的に出力する手段としての４入力セレクタ回路６１ｂ（請求項において、「第２のセレクタ回路」と称する）と、当該４入力セレクタ回路６１ｂが出力する信号を積分する手段としての第１の加算器５１とクリップ回路５２とラッチ回路５３（請求項において、第１の加算器５１とクリップ回路５２とラッチ回路５３とをまとめて、「積分回路」と称する）と、４入力セレクタ回路６１ａが出力する信号とラッチ回路５３が出力する信号とを加算し、キャリア信号を再生するために必要な信号（ＮＣＯ制御信号）として出力する手段としての第２の加算器５４と、ラッチ回路５３が出力する信号をアナログ信号に変換して、周波数誤差信号として出力するＤ／Ａ変換回路５５とから構成されている。
【００４８】
さらに、ＮＣＯ回路７３は、積分手段７２の第２の加算器５４が出力する信号（ＮＣＯ制御信号）を−π〜πの範囲に維持しつつ積分を行い、キャリア信号の位相に相当する信号を出力する手段としての第３の加算器５６と第２の±π化回路５７と第２のラッチ回路５８と、ラッチ回路５８が出力する、キャリア信号の位相に相当する信号から、キャリア信号の同相成分を再生して出力するＣＯＳ回路５９と、同様に、キャリア信号の位相に相当する信号から、キャリア信号の直交成分を再生して出力するＳＩＮ回路６０とから構成されている。
【００４９】
以下、各部を具体的に説明すると、位相比較手段７１の逆正接回路４１は、入力された同相成分と直交成分とを有する複素キャリア信号から、当該複素キャリア信号の逆正接を演算し、位相信号として出力するものである。
逆正接回路４１は、例えば、複素キャリア信号の各成分に対応する逆正接の値を予め格納したＲＯＭ（読み出し専用メモリ）を用いれば実現することができる。
【００５０】
引算器４２は、逆正接回路４１が出力する位相信号とＮＣＯ回路７３から入力される、再生したキャリア信号の位相を表す信号との差を演算して、位相誤差信号として出力するものである。
【００５１】
第１の±π化回路４３は、引算器４２が出力する位相誤差信号θをθ＝θ0 ＋２πｎ（ここでｎは整数）となるようなθ0 （−π＜θ0 ＜π）に変換するものである。例えば正接の値は、−π〜πまでに対応する値を周期的に繰り返すものであるので、このような性質を利用したものである。
【００５２】
ゼロデータ回路４４は、θ0 ＝０である場合に第１の±π化回路４３が出力すべき値（ゼロデータ）を出力しているものである。
つまり、ゼロデータとは、位相誤差が「０」であることを表す位相誤差信号である。
【００５３】
絶対値回路４５は、入力される複素キャリア信号の同相成分と直交成分との各成分の信号から、キャリア信号の振幅絶対値、すなわち当該キャリア信号に、その複素共役を乗算し、さらに平方根を求めた結果を表す信号を出力するものである。
【００５４】
第１のスレショルド回路４６は、キャリア信号が十分な振幅を有しているか否かを判定するため為のしきい値を予め保持しており、絶対値回路４５が演算した振幅絶対値が、保持しているしきい値を超えているかを判断し、判断の結果を表す信号を出力するものである。
【００５５】
第１のセレクタ回路４７は、第１のスレショルド回路４６から入力される信号に従って、キャリア信号が十分な振幅を有していると判断された場合には、第１の±π化回路４３が出力する信号を選択的に積分手段７２に出力し、そうでなければ、ゼロデータ回路４４が出力する信号を選択的に積分手段７２に出力するものである。
【００５６】
つまり、位相比較手段７１は、入力される複素キャリア信号の同相成分と直交成分とを逆正接回路４１と絶対値回路４５とに分配して入力し、逆正接回路４１が位相信号を生成して出力し、絶対値回路４５が複素キャリア信号の振幅絶対値を表す信号を出力し、引算器４２が逆正接回路４１が出力する位相信号と、ＮＣＯ回路７３が出力する再生したキャリア信号の位相信号との差を位相誤差信号として演算し、第１の±π化回路４３が当該位相誤差信号（請求項において、「検出位相誤差信号」と称する）を−π〜πまでの値として出力する。
【００５７】
一方、絶対値回路４５が出力する振幅絶対値を表す信号に従って、第１のスレショルド回路４６が、入力された複素キャリア信号の振幅が十分であるか否かを判断し、十分であると判断した場合には、第１のセレクタ回路４７が、第１の±π化回路４３から入力される位相誤差信号を選択的に出力し、第１のスレショルド回路４６が、入力された複素キャリア信号の振幅が十分でないと判断した場合には、第１のセレクタ回路４７が、ゼロデータ回路４４が出力している、ゼロデータ（位相誤差が「０」であるとする位相誤差信号）を出力するようになる。
【００５８】
入力される複素キャリア信号の振幅絶対値が極端に小さくなると、かかる複素キャリア信号から得られる位相信号の精度が悪くなって、再生される複素キャリア信号の精度が悪化することが考えられ、また、過変調などで、ある程度の時間、入力される複素キャリア信号が消失した場合に、正常な複素キャリア信号が持続的に再生できなくなることが考えられるが、このような位相比較手段７１によれば、入力される複素キャリア信号の振幅絶対値が、予め設定された値より小さくなると、位相誤差信号を強制的にゼロとして、デジタルＰＬＬ回路の状態を保持し、ＮＣＯを持続発振させることができる効果がある。
【００５９】
また、積分手段７２の各部について説明すると、第１〜第４の固定値乗算回路４８ａ〜４８ｄは、それぞれ、位相比較手段７１のセレクタ回路４７が出力する位相誤差に、引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とを乗算するものである。
【００６０】
これにより、γi ＝αｘi ＋βΣｘi のような数式（ここでｘは、セレクタ回路４７が出力する信号）を演算して、周波数誤差信号（βΣｘi の部分）と再生キャリア信号を生成するために必要なＮＣＯ制御信号γとを得るようになっている。尚、Σはi についての加算である。
【００６１】
第２のスレショルド回路４９は、第１の±π化回路４３が出力する位相誤差信号から引き込みの動作を完了したか否かを判断して、判断結果を第１の係数選択信号として出力するものである。
具体的に、第２のスレショルド回路４９は、引き込みの動作を完了したか否かを判断するためのしきい値を予め保持しており、第１の±π化回路４３が出力する位相誤差信号としきい値とを比較し、位相誤差信号がしきい値を超えている時には、引き込みの動作を完了していないと判断し、位相誤差信号がしきい値を超えていない時には、引き込みの動作を完了したと判断して、引き込みの動作を完了したか否かを示す信号（第１の係数選択信号）を４入力セレクタ回路６１ａと、４入力セレクタ回路６１ｂとに出力するものである。
尚、ここで、第１の係数選択信号は、そのオン／オフで引き込みの動作を完了しているか否かを表すようにすればよい。
【００６２】
ここで、第２のスレショルド回路４９は、持続的に電気的な振動を出力してしまう、いわゆるハンチングを防止するため、入力信号の絶対値を一定期間平均して得られた値で比較・判定するのが好適である。
またハンチングを防止するための別の方法として、しきい値ａとしきい値ｂという２つのしきい値を用いてヒステリシス特性を持たせることにより、しきい値ａを超えている状態からしきい値ａを超えていない状態へ遷移して保持動作となってからは、しきい値ａよりも大きな値を有するしきい値ｂを超えた場合に引き込み動作に遷移するのが好適である。
【００６３】
４入力セレクタ回路６１ａ（請求項において、「第１のセレクタ回路」と称する）及び４入力セレクタ回路６１ｂ（請求項において、「第２のセレクタ回路」と称する）は、図１に示したキャンセル回路１０からの検出信号、及び第２のスレショルド回路４９からの第１の係数選択信号又は後述する平均値判定回路６２からの第２の係数選択信号又は後述する変動値判定回路６３からの第３の係数選択信号の４つの信号の状態に従って、２つの固定値乗算回路出力の何れかを選択的に出力するセレクタ回路である。
【００６４】
具体的に４入力セレクタ回路６１ａ及び４入力セレクタ回路６１ｂは、キャンセル回路１０からの検出信号が示している映像キャリア周波数（以下、単にＦｖと略称する）の近傍に混信波を検出しているかどうかに従い、Ｆｖ近傍に混信波を検出していない場合は、上記提案されている技術と同様の動作を行い、Ｆｖ近傍に混信波を検出している場合は、本発明の特徴的動作を行うものである。
【００６５】
まず、Ｆｖ近傍に混信波を検出していない場合の具体的動作を説明する。
キャリア回路１０からの検出信号がＦｖの近傍に混信波を検出していないことを意味する場合、提案されている技術の動作で不都合が生じないため、第２のスレショルド回路４９からの第１の係数選択信号に従って、固定値乗算回路の選択を行う。
つまり、４入力セレクタ回路６１ａでは、第２のスレショルド回路４９からの第１の係数選択信号が引き込み動作の完了を示している場合は、第２の固定値乗算回路４８ｂが出力する信号を選択的に加算器５４に出力し、第１の係数選択信号が引き込み動作の完了を示していない場合は、第１の固定値乗算回路４８ａが出力する信号を選択的に加算器５４に出力するものである。
一方、４入力セレクタ回路６１ｂでは、第２のスレショルド回路４９からの第１の係数選択信号が引き込み動作の完了を示している場合は、第４の固定値乗算回路４８ｄが出力する信号を選択的に加算器５１に出力し、第１の係数選択信号が引き込み動作の完了を示していない場合は、第３の固定値乗算回路４８ｃが出力する信号を選択的に加算器５１に出力するものである。
【００６６】
次に、Ｆｖ近傍に混信波を検出していない場合の具体的動作を説明する。
キャリア回路１０からの検出信号がＦｖの近傍に混信波を検出していることを意味する場合、提案されている技術の構成では第２のスレショルド回路４９が誤動作するため不都合が生じる。そのため、本発明の特徴として、第２のスレショルド回路４９からの第１の係数選択信号に関わらず、後述する平均値判定回路６２からの第２の係数選択信号、及び後述する変動値判定回路６３からの第３の係数選択信号に従って、固定値乗算回路の選択を行う。
【００６７】
つまり、４入力セレクタ回路６１ａでは、該平均値判定回路６２からの第２の係数選択信号、および、該変動値判定回路６３からの第３の係数選択信号が、共に引き込み動作（ロック状態）の完了を意味している場合には、保持係数を有する第２の固定値乗算回路４８ｂからの信号を選択するものであり、どちらか一方もしくは両方が共に引き込み動作（ロック状態）の完了ではないことを意味している場合には、引き込み係数を有する第１の固定値乗算回路４８ａからの信号を選択するものである。
【００６８】
一方、４入力セレクタ回路６１ｂでは、該平均値判定回路６２からの第２の係数選択信号、および、該変動値判定回路６３からの第３の係数選択信号が、共に引き込み動作（ロック状態）の完了を意味している場合には、保持係数を有する第４の固定値乗算回路４８ｄからの信号を選択するものであり、どちらか一方もしくは両方が共に引き込み動作（ロック状態）の完了ではないことを意味している場合には、引き込み係数を有する第３の固定値乗算回路４８ｃからの信号を選択するものである。
【００６９】
平均値判定回路６２は、４入力セレクタ回路６１ａから出力される信号を入力し、一定期間の平均値を算出すると共に、平均値の絶対値を求め、予め保持している引き込み動作（ロック状態）を完了したかを判断するためのしきい値と算出された平均値の絶対値とを比較して、比較結果から引き込み動作（ロック状態）を完了したか否かを示す第２の係数選択信号を出力するものである。
【００７０】
位相の引き込み動作（ロック状態）が完了している場合の平均値判定回路６２への入力は、基準信号側に一時的にかつ瞬間的に生じるランダムな外来ノイズにゆるやかに追従している状態であるので、平均値を計算すると０に近い値となる。これは、本来の周波数誤差信号は積分回路に蓄積されているため、セレクタ回路４７からの位相進み（例えば正の値を持つ信号）と位相遅れ（例えば負の値を持つ信号）とがほぼ均等に出力される可能性が高いからである。
また、引き込み（ロック状態）が完了していない場合は、積分回路に正しい周波数誤差信号が蓄積されていないため、平均値判定回路６２への入力の平均値は、不定である。従って、平均値判定回路６２によって一定期間の平均値を求め、その絶対値と所定のしきい値とを比較することで、引き込み動作が完了しているか否かを判定することが出来る。上記、一定期間については、期間を短くしすぎると適切な平均値が得られない可能性があり、また、期間を長くしすぎると、引き込み動作が完了するまでの遅延時間が大きくなるので、デジタルＰＬＬ回路を用いるシステムの仕様や運用形態を考慮し、適切な値とすることが望ましい。しきい値に関しては、引き込み動作が完了している状態と引き込み動作が完了していない状態とを、区別できるような値であればよい。
【００７１】
第１の加算器５１は、４入力セレクタ回路６１ｂから入力される信号と、ラッチ回路５３から帰還して入力される信号とを加算して、クリップ回路５２に出力するものである。
クリップ回路５２は、第１の加算器５１から入力される信号が第１のラッチ回路５３が保持できるとする大きさを超えてしまわないように、いわゆるオーバーフロー処理、及びアンダーフロー処置を行うものである。
【００７２】
第１のラッチ回路５３は、クリップ回路５２から入力される信号を一時的に記憶（ラッチ）して、第１の加算器５１に帰還して出力するとともに、第２の加算器５４に出力し、さらに、Ｄ／Ａ変換回路５５にも出力するものである。
従って、第１の加算器５１とクリップ回路５２と第１のラッチ回路５３とは、全体として巡回的に加算を行って、積分を実行するものであり、本明細書ではこれらをまとめて積分回路と称している。
【００７３】
変動値判定回路６３は、ラッチ回路５３から出力される信号、すなわち４入力セレクタ回路６１ｂから出力される信号の積分結果の一定期間の変動値を算出すると共に、予め保持している引き込み動作（ロック状態）を完了したかを判断するためのしきい値と算出された変動値とを比較して、比較結果から引き込み動作（ロック状態）を完了したか否かを示す第３の係数選択信号を出力するものである。
ここでの変動値とは、一定期間における最大値と最小値との差（最大値−最小値）で得られる値である。
【００７４】
ここで、引き込み動作（ロック状態）が完了している場合の積分回路からは、上述したように周波数誤差信号に相当する信号が出力されている。周波数誤差信号とは、基準信号（受信信号）ｆ１と再生信号ｆ２との周波数の差△ｆ（△ｆ＝ｆ１−ｆ２）であるから、△ｆが±０の場合は積分回路から±０が得られる。同様にｆ１＞ｆ２の場合（ｆ１＝ｆ２＋△ｆ）は積分回路から＋△ｆに対応する正または負の直流値、ｆ１＜ｆ２の場合（ｆ１＝ｆ２−△ｆ）は積分回路から−△ｆに対応する負または正の直流値が得られる。
この時、これら２つの直流値は、△ｆが時間変動しない場合には一定値となる。当然、△ｆがゆっくりと変動する場合には積分回路出力もゆっくりと変動するので、ｆ１とｆ２の周波数安定度に対して長期的には大きな変動となり得るが、短期的な一定期間においては、ほぼ一定値が得られるはずである。
【００７５】
また、引き込み動作が完了していない場合には、積分回路に正しい周波数誤差が蓄積していないので、積分回路から出力される信号も不定となり、一定期間にわたって一定値が得られる可能性は低くなる。
以上により、積分回路の出力を一定期間にわたって監視し、変動が小さければ引き込み動作が完了している状態、変動が大きければ引き込み動作が完了していない状態とそれぞれ判断することが可能となる。
変動を求める手段としては、一定期間における積分回路の最大値と最小値との差（最大値−最小値によって得られる値）を計算する方法等でよい。
【００７６】
第２の加算器５４は、４入力セレクタ回路６１ａから入力された信号とラッチ回路５３から入力された信号とを加算して、ＮＣＯ制御信号としてＮＣＯ回路７３に出力するものである。
また、デジタルＰＬＬ回路が十分に同期している状態（引き込みを完了した状態）では、第１のラッチ回路５３が保持し、出力する値は、デジタルＰＬＬ回路に入力された複素キャリア信号の基となるＩＦ信号の周波数誤差に比例している。
そこで、Ｄ／Ａ変換回路５５は、当該第１のラッチ回路５３が出力する信号をアナログ信号に変換して、周波数誤差信号として出力するものである。
【００７７】
次に、積分手段７２の動作を説明する。
積分手段７２では、位相比較手段７１の第１のセレクタ回路４７が出力する位相誤差信号に、第１〜第４の固定値乗算回路４８ａ〜４８ｄによって、それぞれ引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とが乗算されて、第１の固定値乗算回路４８ａの出力と第２の固定値乗算回路４８ｂの出力が４入力セレクタ回路６１ａに入力され、第３の固定値乗算回路４８ｃの出力と第４の固定値乗算回路４８ｄの出力が４入力セレクタ回路６１ｂに入力される。
【００７８】
一方、位相比較手段７１の第１の±π化回路４３から入力される位相誤差信号に基づいて、第２のスレショルド回路４９で引き込みの動作を完了したか否かの判断が為され、判断結果を示す第１の係数選択信号が４入力セレクタ回路６１ａ，４入力セレクタ回路６１ｂに入力される。
【００７９】
この時、４入力セレクタ回路６１ａでは、映像キャリア周波数Ｆｖの近傍に混信波を検出しているかどうかを示すキャンセル回路１０からの検出信号を入力し、検出信号からＦｖ近傍に混信波を検出していないと判断されると、第２のスレショルド回路４９からの第１の係数選択信号によって引き込み動作が完了しているか否かが判断され、引き込み動作が完了している場合は、第２の固定値乗算回路４８ｂの出力する信号が選択されて第２の加算器５４に出力され、逆に第１の係数選択信号が引き込み動作の完了を示していない場合には、第１の固定値乗算回路４８ａの出力する信号が選択されて第２の加算器５４に出力されるようになっている。
【００８０】
一方、検出信号からＦｖ近傍に混信波を検出していると判断されると、平均値判定回路６２からの第２の係数選択信号、及び変動値判定回路６３からの第３の係数選択信号によって引き込み動作が完了しているか否かが判断され、引き込み動作が完了している場合は、第２の固定値乗算回路４８ｂの出力する信号が選択されて第２の加算器５４に出力され、引き込み動作の完了を示していない場合には、第１の固定値乗算回路４８ａの出力する信号が選択されて第２の加算器５４に出力されるようになっている。
【００８１】
同様に、４入力セレクタ回路６１ｂでは、映像キャリア周波数Ｆｖの近傍に混信波を検出しているかどうかを示すキャンセル回路１０からの検出信号を入力し、検出信号からＦｖ近傍に混信波を検出していないと判断されると、第２のスレショルド回路４９からの第１の係数選択信号によって引き込み動作が完了しているか否かが判断され、引き込み動作が完了している場合は、第４の固定値乗算回路４８ｄの出力する信号が選択されて第１の加算器５１に出力され、逆に第１の係数選択信号が引き込み動作の完了を示していない場合には、第３の固定値乗算回路４８ｃの出力する信号が選択されて第１の加算器５１に出力されるようになっている。
【００８２】
一方、検出信号からＦｖ近傍に混信波を検出していると判断されると、平均値判定回路６２からの第２の係数選択信号、及び変動値判定回路６３からの第３の係数選択信号によって引き込み動作が完了しているか否かが判断され、引き込み動作が完了している場合は、第４の固定値乗算回路４８ｄの出力する信号が選択されて第１の加算器５１に出力され、引き込み動作の完了を示していない場合には、第３の固定値乗算回路４８ｃの出力する信号が選択されて第１の加算器５１に出力されるようになっている。
【００８３】
そして、４入力セレクタ回路６１ｂで選択された信号は、第１の加算器５１とクリップ回路５２と第１のラッチ回路５３とによって積分され、Ｄ／Ａ変換回路５５でアナログ信号に変換されて、周波数誤差信号として出力される。
このとき、第１のラッチ回路５３から出力され積分結果の周波数誤差信号は、変動値判定回路６３に入力されて、引き込み動作を完了したか否かが判断されて、判断結果を示す第３の係数選択信号が４入力セレクタ回路６１ａ及び４入力セレクタ回路６１ｂに出力されて、係数選択の基準に用いられる。
【００８４】
一方、４入力セレクタ回路６１ａから出力される信号は、第２の加算器５４で第１のラッチ回路５３から出力される積分結果の周波数誤差信号と加算され、ＮＣＯ制御信号としてＮＣＯ回路７３に出力される。
このとき、４入力セレクタ回路６１ａから出力される信号は、平均値判定回路６２に入力されて、引き込み動作を完了したか否かが判断されて、判断結果を示す第２の係数選択信号が４入力セレクタ回路６１ａ及び４入力セレクタ回路６１ｂに出力されて、係数選択の基準に用いられる。
【００８５】
このような積分手段７２によれば、ＲＦ信号をＩＦ信号に周波数変換する際に使用する局発信号の周波数を制御する信号としてＤ／Ａ変換回路５５が出力する信号を使用することで、ＩＦ信号の映像キャリア周波数をサンプリング周波数の整数分の１に正確に同期させることができ、量子化に伴う高周波成分の折り返しを映像キャリア周波数に一致させて、フリッカやビートの発生を防止できる効果がある。
【００８６】
そして、映像キャリア周波数Ｆｖの近傍に混信波が発生していない場合には、第２のスレショルド回路４９において位相誤差信号で引き込み完了か否かを判断した結果である第１の係数選択信号に従って、引き込みか保持かを判断して固定値乗算回路を選択するので、精度の高い位相誤差信号に従って安定的に周波数誤差信号及びＮＣＯ制御信号を供給できる効果がある。
【００８７】
一方、Ｆｖの近傍に混信波が発生している場合には、第２のスレショルド回路４９からの第１の係数選択信号には従わず、平均値判定回路６２において引き込み完了か否かを判断した結果である第２の係数選択信号、および、変動値判定回路６３において引き込み完了か否かを判断した結果である第３の係数選択信号に従って、両係数選択信号が共に引き込み動作を完了している場合には、保持係数を有する固定乗算器４８ｂ４８ｄからの信号を選択し、どちらか一方もしくは両方が引き込み動作を完了していないと意味している場合には、引き込み係数を有する固定値乗算回路４８ａ，４８ｃからの信号を選択するので、Ｆｖの近傍に混信波が発生して位相誤差信号の精度が落ちているときには、当該位相誤差信号による判定は行わず、これまでの位相誤差信号の平均値や位相誤差信号の積分値の変動によって引き込み（ロック状態）完了か否かを判断し切り替えるので、安定的に周波数誤差信号及びＮＣＯ制御信号を供給できる効果がある。
【００８８】
保持係数から引き込み係数への切り換えは、デジタルＰＬＬ回路が位相はずれを起こした際の復旧措置として必ず設ける必要がある。
Ｆｖの近傍に混信波が検出されていない場合は、第２のスレショルド回路４９によって引き込み動作が完了しているか判断できるので、第２のスレショルド回路４９からの第１の係数選択信号で保持係数から引き込み係数へ係数を切り替えることで不都合は生じないが、Ｆｖの近傍で混信波を検出している場合はスレショルド回路４９が誤動作するので、これを用いずに２つの係数を切り換える手段が必要である。
平均値判定回路６２及び変動値判定回路６３の２つの判定回路は、Ｆｖの近傍に混信波を検出して保持係数で動作している場合であっても、位相はずれを起こした場合には速やかに引き込み係数に切り替えるために設けるものである。
【００８９】
尚、図２には、４入力セレクタ回路６１ａ、６１ｂ、および、平均値判定回路６２、変動値判定回路６３を設けた構成を示したが、４入力セレクタ回路６１ａ、６１ｂと、平均値判定回路６２だけの組み合わせ、もしくは、４入力セレクタ回路６１ａ、６１ｂと、変動値判定回路６３だけの組み合わせとして構成することも可能である。
この場合、４入力セレクタ回路６１ａ、６１ｂ、は固定値乗算回路からの信号を選択する際に、引き込み動作が完了したか否かを示す第２のスレショルド回路４９からの第１の係数選択信号と、Ｆｖの近傍で混信波を検出したか否かを示すキャリア回路１０からの検出信号と、平均値判定回路６２もしくは変動値判定回路６３から出力される第２又は第３の係数選択信号の３つの信号を入力して選択動作を行う３入力セレクタ回路となる。
【００９０】
また、図２に示したように、４入力セレクタ回路６１ａ、６１ｂ、および、平均値判定回路６２、変動値判定回路６３を設けた構成において、４入力セレクタ回路６１ａ、６１ｂが、平均値判定回路６２又は変動値判定回路６３の何れか一方の出力を持って選択動作を行うようにしても構わない。
【００９１】
次に、ＮＣＯ回路７３の各部について説明すると、６第３の加算器５６は、第２の加算器５４が出力するＮＣＯ制御信号と、第２のラッチ回路５８が出力する信号とを加算して出力するものである。
第２の±π化回路５７は、第３の加算器５６が出力する信号φを、φ＝φ0 ＋２πｎ（ここで、ｎは整数）となるようなφ0 （−π＜φ0 ＜π）に変換して出力するものである。
【００９２】
第２のラッチ回路５８は、第２の±π化回路５７が出力する信号をラッチするとともに、第３の加算器５６に帰還して出力し、かつ、位相比較手段７１の引算器４２にも出力するものである。
さらに、第２のラッチ回路５８は、当該ラッチした信号を位相値として、ＣＯＳ回路５９と、ＳＩＮ回路６０とに出力するものである。
【００９３】
ＣＯＳ回路５９は、第２のラッチ回路５８から入力される位相値の余弦に相当する信号を生成して、再生キャリア信号の同相成分として出力するものである。また、ＳＩＮ回路６０は、第２のラッチ回路５８から入力される位相値の正弦に相当する信号を生成して、再生キャリア信号の直交成分として出力するものである。
尚、ＣＯＳ回路５９と、ＳＩＮ回路６０とは、逆正接回路４１と同様に、ＲＯＭ等により実現できるものである。
【００９４】
つまり、ＮＣＯ回路７３は、積分手段７２の第２の加算器５４が出力するＮＣＯ制御信号を第３の加算器５６と第２の±π化回路５８と第２のラッチ回路５８とによって積分し、位相比較手段７１が出力する位相誤差信号がゼロに収束するようにフィードバック動作する。
また、当該積分の結果を基にしてＣＯＳ回路５９とＳＩＮ回路６０とが再生キャリア信号の同相成分と直交成分とを各々出力するようになっている。
【００９５】
このようなＮＣＯ回路７３のフィードバック動作により、再生キャリア信号を安定して生成できるようになる効果がある。
【００９６】
全体として、図２に示したようなデジタルＰＬＬ回路によれば、再生するキャリア信号の精度を高めることができ、入力されるキャリア信号の振幅が低下していたり、消滅してしまっても、再生キャリア信号を持続的に出力できる効果がある。
また、映像キャリア周波数Ｆｖの近傍に混信波を検出したか否かを示す検出信号に従って、Ｆｖの近傍に混信波を検出した場合には、混信波に追従することなく、それ以前の信号の状況により引き込みか保持かを判断するので、再生キャリア信号を安定的に出力できる効果がある。
従って、図１に示す、このようなデジタルＰＬＬ回路を有するキャリア同期回路２０によれば、精度の高い再生キャリア信号を持続的に出力できる効果がある。
【００９７】
次に、図１に示した、デジタル直交復調回路の動作について説明する。
アンテナから入力された、混信波を含む受信信号は、適当なレベルに増幅され、ＲＦ信号として乗算器１１に入力される。
すると、乗算器１１がキャリア同期回路２０のＶＣＯ２９から入力される局発信号と当該ＲＦ信号とを乗算して出力し、ＢＰＦ回路１２が乗算器１１における周波数変換に伴って生じるイメージ成分と不要な帯域の成分とを除去して、ＩＦ信号として出力する。
【００９８】
ここで、例えばＩＦ信号のサンプリング周波数を２８．６３６３６ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の８倍）とすると、映像キャリア周波数がサンプリング周波数の１／４の周波数である７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）のＩＦ信号を得るようにする。
【００９９】
そして、Ａ／Ｄ変換回路１３が、例えば２８．６３６３６ＭＨｚのクロック周波数で、アナログ信号としてのＩＦ信号をデジタルＩＦ信号に変換し、ステップナイキストフィルタ回路１４が、ＮＴＳＣ変調波の両側波帯信号に相当する映像キャリア周波数±１．２５ＭＨｚの周波数領域の信号成分をＳＳＢ領域の信号成分に比べて６ｄＢ低下させる。
【０１００】
そして、準同期検波回路１５が、ステップナイキストフィルタ回路１４から入力された信号をＣＯＳ信号と、−ＳＩＮ信号とを局発信号として直交復調し、複素ベースバンド信号を生成して、その同相成分と直交成分とにわけてそれぞれ出力する。
そして、複素ベースバンド信号の各成分は、それぞれ対応する第１のＬＰＦ回路１６により直交復調に伴って発生したイメージ成分が除去され、対応する第１のダウンサンプル回路１７により、サンプリング周波数を例えば、１４．３１８１８ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の４倍）に変換して落とされ、さらに対応する遅延回路１８により、キャリア同期回路２０で再生キャリア信号を生成するのに生じる遅延分だけ遅延させられて、位相回転回路１９に出力される。
【０１０１】
一方、ダウンサンプル回路１７が出力した信号の各成分はそれぞれ、対応する第２のＬＰＦ回路２１によって、映像キャリア周波数近傍の成分のみを取り出されると共に、次のダウンサンプル処理で折り返し歪みが生じないように帯域制限され、複素リミッタ回路２３によって、一定振幅の複素ベースバンド信号に変換される。
【０１０２】
そして、一定振幅に変換された複素ベースバンド信号の各成分の信号は、さらにそれぞれ対応する第３のＬＰＦ回路２４によって映像キャリア成分以外の成分を除去され、キャリア信号として出力される。
そして、当該キャリア信号は、デジタルＰＬＬ回路２５の働きによって、持続的な安定した再生キャリア信号として出力され、当該再生キャリア信号の同相成分と直交成分との各成分の信号は、それぞれ対応するアップサンプル回路２６により、「０」の信号を内挿されて、例えば、４倍の１４．３１８１８ＭＨｚのサンプリング周波数に変換されて出力され、さらに、対応する第４のＬＰＦ回路２７によって、補間されて、再生キャリア信号として位相回転回路１９に出力される。
【０１０３】
そして、位相回転回路１９が、遅延回路１８が出力する複素ベースバンド信号の同相成分と直交成分との各成分の周波数位相誤差を当該再生キャリア信号の同相成分と直交成分との各成分の信号を用いて補正し、完全同期検波信号された複素ベースバンド信号の同相成分と直交成分とを出力するようになる。
【０１０４】
一方、デジタルＰＬＬ回路２５が出力する周波数誤差信号（ＩＦ信号の映像キャリア周波数と、７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）との差の周波数に関する情報）をループフィルタ回路２８により、高周波を除去した後、ＶＣＯ２９に制御の信号として出力し、ＶＣＯ２９が出力する局発信号を調整して、ＩＦ信号の周波数が正確に７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）になるようにする。
【０１０５】
本発明の実施の形態に係るデジタルＰＬＬ回路２５をデジタル直交復調回路に用いれば、ＲＦ信号に混信波等が混入し、ＲＦ信号から抽出されるキャリア信号が劣化し、又は消失しても、デジタルＰＬＬ回路２５及び、それを用いたキャリア同期回路２０の働きにより、持続的に高精度かつ安定した再生キャリア信号を得て、準同期検波した信号の周波数位相誤差を補正することができ、安定した完全同期検波信号を出力できる効果がある。
【０１０６】
さらに、図１に破線で示したように、本発明の実施の形態に係るデジタルＰＬＬ回路２５を用いたデジタル直交復調回路の後段に、当該デジタル直交復調回路が出力する完全同期検波信号の同相成分と直交成分との各成分の信号を複素ＦＦＴ処理し、混信波の周波数とレベルとを検出し、ヒルベルト変換／アダプティブフィルタ回路等によって、混信波成分を適応的にキャンセルするキャンセル回路を設ければ、混信波除去装置とすることもできる。
このような混信波除去装置によれば、精度の高い再生キャリア信号に基づいて生成された完全同期検波信号に基づいて混信波を検出して除去するので、混信波を的確に除去できるとともに画質劣化の少ない出力映像信号を得ることができる効果がある。
【０１０７】
尚、上記本発明の実施の形態に係るデジタル直交復調回路では、キャリア信号として、同相成分と直交成分とを有する複素キャリア信号の場合について説明したが、通常の実数キャリア信号の場合についても同様にすることができる。
【０１０８】
特に本発明のデジタルＰＬＬ回路２５によると、ＬＰＦ回路２４ａ、２４ｂで除去しきれずに通過した混信波成分がデジタルＰＬＬ回路２５にやむを得ず入力される場合、即ち、映像キャリア周波数Ｆｖの近傍に混信波が発生している場合には、保持係数を選択するので混信波成分への追従を低減することが可能となる。また、本発明においては、発局切り替え等によってＦｖが不連続になった場合や、デジタルＰＬＬ回路が何らかの問題で位相はずれを生じた場合においても、自動的に速やかに引き込み係数に切り替わるので、安定した再生キャリア信号を位相回転回路１９へ入力することが可能となり、映像品質の劣化を防止する効果がある。
【０１０９】
【発明の効果】
本発明によれば、抽出された複素キャリア信号と再生した複素キャリア信号との位相誤差を求め、抽出された複素キャリア信号の周波数近傍に混信波が存在する場合に、位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、当該絶対値、若しくは位相誤差に引き込み時の積分項係数又は保持時の積分項係数を乗算した一定期間の変動値を算出し、当該変動値、或いはその両方の値からロック状態が完了しているか否かを判断し、ロック状態が完了している場合には位相誤差に保持係数を乗算して出力し、ロック状態が完了していない場合には位相誤差に引き込み係数を乗算して出力するよう切り替え、出力される係数乗算後の位相誤差から、複素キャリア信号を再生して出力するデジタルＰＬＬ回路及び位相同期方法としているので、混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、位相誤差に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間における平均値の絶対値、若しくは位相誤差に引き込み時の積分項係数又は保持時の積分項係数を乗算した一定期間の変動値、或いはその両方に基づく、ロック状態が完了しているか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できる効果がある。
【０１１０】
本発明によれば、複素ベースバンド信号から抽出された複素キャリア信号の位相にロックし、当該ロックした位相で、持続的に複素キャリア信号を再生して出力するデジタルＰＬＬ回路であって、
入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を出力する位相比較手段と、位相誤差から、周波数誤差信号と再生キャリア信号を生成するための制御信号とを出力する積分手段と、積分手段が出力する制御信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を位相比較手段に帰還して出力する発振手段とを具備し、
位相比較手段が、入力される複素キャリア信号と、再生した複素キャリア信号との位相誤差を演算して検出位相誤差信号として出力する位相比較手段であり、
積分手段は、第１〜第４の固定値乗算回路で位相誤差信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算し、
平均値判定回が、位相誤差信号に引き込み時の直接項係数又は保持時の直接項係数を乗算した信号の一定期間の平均値を算出すると共に平均値の絶対値を求め、絶対値からロック状態が完了しているか否かを判定し、
変動値判定回路で、位相誤差信号に引き込み時の積分項係数又は保持時の積分項係数を乗算した信号の積分信号に関する一定期間の変動値を算出し、変動値からロック状態が完了しているか否かを判定し、
第１のセレクタ回路で、外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第２の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第１の固定値乗算回路からの信号を選択して出力し、
第２のセレクタ回路で外部から入力される検出信号が映像キャリア周波数の近傍に混信波が検出されていることを意味する場合に、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に従い、ロック状態が完了している場合には、保持動作として第４の固定値乗算回路からの信号を選択して出力し、ロック状態が完了していない場合には、引き込み動作として第２の固定値乗算回路からの信号を選択して出力し、
積分回路で第２のセレクタ回路が出力する信号を積分し、
第２の加算器で第１のセレクタ回路が出力する信号と積分回路により積分された信号とを加算し、制御信号として出力するデジタルＰＬＬ回路としているので、
混信波が含まれて劣化した抽出複素キャリア信号に基づいて保持と引き込みを切り替えるのではなく、平均値判定回路の判定結果又は変動値判定回路の判定結果、或いはその両方に基づく、ロック状態が完了したか否かに従って保持と引き込みを切り替えることにより、安定して精度の高い再生キャリア信号を生成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る直交復調回路の構成ブロック図である。
【図２】デジタルＰＬＬ回路の一例を表す構成ブロック図である。
【図３】従来の直交復調回路の一例を表す構成ブロック図である。
【符号の説明】
１…ＩＦ信号変換手段、  ２…Ａ／Ｄ変換手段、  ３…局発信号生成手段、  ４…準同期検波手段、  ５…複素キャリア信号抽出手段、  ６…補正手段、  １１…乗算器、  １２…ＢＰＦ回路、  １３…Ａ／Ｄ変換回路、  １４…ステップナイキストフィルタ回路、  １５…準同期検波回路、  １６…第１のＬＰＦ回路、  １７…第１のダウンサンプル回路、  １８…遅延回路、  １９…位相回転回路、  ２０…キャリア同期回路、  ２１…第２のＬＰＦ回路、  ２２…第２のダウンサンプル回路、  ２３…複素リミッタ回路、  ２４…第３のＬＰＦ回路、  ２５…デジタルＰＬＬ回路、  ２６…アップサンプル回路、  ２７…第４のＬＰＦ回路、  ２８…ループフィルタ回路、  ２９…ＶＣＯ回路、  ４１…逆正接回路、  ４２…引算器、  ４３…第１の±π化回路、  ４４…ゼロデータ回路、  ４５…絶対値回路、  ４６…第１のスレショルド回路、  ４７…第１のセレクタ回路、  ４８…固定値乗算回路、  ４９…第２のスレショルド回路、  ５１…第１の加算器、  ５２…クリップ回路、  ５３…第１のラッチ回路、  ５４…第２の加算器、  ５５…Ｄ／Ａ変換回路、  ５６…第３の加算器、  ５７…第２の±π化回路、  ５８…第２のラッチ回路、  ５９…ＣＯＳ回路、  ６０…ＳＩＮ回路、  ６１ａ…４入力セレクタ回路、  ６１ｂ…４入力セレクタ回路、  ６２…平均値判定回路、  ６３…変動値判定回路、  ７１…位相比較手段、  ７２…積分手段、  ７３…ＮＣＯ回路
【図１】
0003694639.tif 000002
【図２】
0003694639.tif 000003
【図３】
0003694639.tif 000004