(57)【特許請求の範囲】
【請求項１】
２値のデータに応じて制御される複数の第１のスイッチと、
前記複数の第１のスイッチに対応して設けられ、該対応する第１のスイッチの開閉に応じて出力端子に接続される複数の容量と、
前記複数の容量に対応して設けられ、共通の書込端子からの信号で開閉され電源電位との接続を制御する複数の第２スイッチと、を含み、
前記複数の第２のスイッチの全てがオン状態となり、前記電源電位と前記複数の容量とが接続され、次いで、前記第２のスイッチの全てをオフ状態として、前記２値データに応じて選択して前記複数の第１のスイッチをオン状態とすることにより、該オン状態の第１のスイッチに対応する前記容量に蓄積された電荷を電圧に変換した出力を、出力端子に与えること、
を特徴とするデコーダ回路。
【請求項２】
前記複数の容量の容量比は２の乗数の比となっていることを特徴とする請求項１記載のデコーダ回路。
【請求項３】
前記第２のスイッチは前記出力端子と前記容量とが接続されていない時はオン状態となっていること、
を特徴とする請求項１又は２記載のデコーダ回路。
【請求項４】
請求項１乃至３のいずれかに記載のデコーダ回路を有するデータドライバ部と、互いに交差する信号線及び走査線を有する画素マトリクス部とを有する液晶表示装置であって、
前記信号線には、前記出力端子から出力された電圧が信号として供給されること、
を特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＮ個の２値データから２Ｎ  個のデータに変換するデコーダ回路に関する。特に、液晶表示装置のデータドライバの構成に関する。
【０００２】
【従来の技術】
従来の、Ｎ個の２値データから２Ｎ  個のデータに変換するデコーダ回路の応用例としては、「１９９１  インターナショナル・ディスプレイ・リサーチ・コンファレンス、ｐ．１１１−１１４、岡田他」がある。図２は３入力から８出力に変換する代表的なデコーダ回路の例である。本図においてＤＡＴＡ１−はＤＡＴＡ１＋の反転データであり、ＤＡＴＡ２、ＤＡＴＡ３も同様である。３つの２値入力データの組合せは８種類あるから、デコーダ部の８つのＡＮＤゲートのうちどれかひとつが選択レベルとなり、バッファ部のスイッチをＯＮさせる。従って出力端子ＶＯＵＴには、８つの電圧Ｖ１〜Ｖ８のいずれかが出力されることとなる。
【０００３】
【発明が解決しようとする課題】
しかし、前述の従来技術には以下に述べるような課題がある。
【０００４】
一般に、フルカラー液晶表示装置のデータドライバのように、デジタル入力で画像信号を構成する場合には、７ビットや８ビットといった多階調の信号が必要になる。ところが、図２の方法で８ビット入力のデコーダを構成すると、ＡＮＤゲートの数だけでも２５６個必要となる。これでは素子数と回路面積が激増し、極めて高価な回路になってしまうほか、表示装置全体の大きさや重量も増大してしまう。
【０００５】
本発明のデコーダ回路はこの様な課題を解決するものであり、その目的とするところは、入力ビット数が増加しても回路規模があまり増加しないデコーダ回路を実現することにある。
【０００６】
【課題を解決するための手段】
本発明の第１のデコーダ回路は、２値のデータに応じて制御される複数の第１のスイッチと、前記複数のスイッチに対応して設けられた複数の容量と、を含み、前記２値データに応じて前記複数の第１のスイッチをオン状態とすることにより、前記複数の容量に蓄積された電荷を電圧に変換した出力を、出力端子に与えること、を特徴とする。
本発明の第２のデコーダ回路は、２値のデータに応じて制御される複数の第１のスイッチと、前記複数のスイッチに対応して設けられた複数の容量と、を含むデコーダ回路であって、前記複数の容量の容量比は２の乗数の比となっており、前記２値のデータに応じて前記複数の第１のスイッチをオン状態とすることにより、前記複数の容量に蓄積された電荷を電圧に変換した出力を、出力端子に与えること、を特徴とする。
本発明の第３のデコーダ回路は、２値のデータに応じて制御される複数の第１のスイッチと、前記複数のスイッチに対応して設けられた複数の容量と、前記複数の容量に対応して設けられ、電源電位との接続を制御する複数の第２スイッチと、を含み、前記複数の第２のスイッチがオン状態となり、前記電源電位と前記複数の容量とが接続され、次いで、前記第２のスイッチをオフ状態として、前記２値データに応じて前記複数の第１のスイッチをオン状態とすることにより、前記電荷を電圧に変換した出力を出力端子に与えること、を特徴としている。
上記ののデコーダ回路において、前記複数の容量と前記出力端子とが接続されていない時に前記出力端子の電位を所定の電位にリセットするトランジスタをさらに含んでいることが好ましい。
上記のデコーダ回路において、前記第２のスイッチは前記出力端子と前記容量とが接続されていない時はオン状態となっていることが好ましい。
本発明の液晶装置は、上記のデコーダ回路を有するデータドライバ部と、互いに交差する信号線及び走査線を有する画素マトリクス部とを備えており、前記信号線には、前記出力端子から出力された電圧が信号として供給されることを特徴とする。
本発明のデコーダ回路の駆動方法は、２値のデータに応じて制御される複数の第１のスイッチと、前記複数のスイッチに対応して設けられた複数の容量と、前記複数の容量に対応して設けられ、電源電位との接続を制御する複数の第２スイッチと、を含むデコーダ回路の駆動方法であって、前記複数の第２のスイッチをオン状態として前記電源電位と前記複数の容量とを接続する第１のステップと、前記複数の第２のスイッチをオフ状態として、前記２値データに応じて前記複数の第１のスイッチをオン状態とすることにより、前記電荷を電圧に変換した出力を出力端子に与える第２のステップと、前記出力端子と前記複数の容量とが接続されていない時に前記出力端子の電位を所定の電位にリセットする第３のステップを、含むことを特徴としている。
上記のデコーダ回路の駆動方法において、前記第１のステップと前記第３のステップとを同時に行うことが好ましい。
【０００７】
【実施例】
本実施例を以下図面に基づいて説明する。図１は本発明のデコーダ回路の回路図の例である。本図において容量Ｃ１、Ｃ２、Ｃ３の大きさをそれぞれＣ１、Ｃ２、Ｃ３とし、出力端子ＯＵＴに接続される負荷の容量をＣ０とすると、このデコーダ回路は３ビットの入力信号を０ボルトからＶＤＤ・（Ｃ１＋Ｃ２＋Ｃ３）／（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）ボルトまでの間の電圧に変換することができる。もし、Ｃ１＝４Ｃｚ、Ｃ２＝２Ｃｚ、Ｃ３＝Ｃｚであれば、０ボルトからＶＤＤ・７Ｃｚ／（Ｃ０＋７Ｃｚ）ボルトまでの８等分された電圧に変換することができる。
【０００８】
次に、この回路の動作について説明する。まず、出力リセット端子ＲＳＥＴがハイレベルになると、出力端子ＯＵＴは０Ｖとなる。この時、書き込み端子ＳＥＴをローレベルにしておくと、スイッチはすべてＯＦＦ状態となる。次にＲＳＥＴをローレベルにし、ＳＥＴをハイレベルにする。すると出力端子を０ＶにリセットしたトランジスタはＯＦＦ状態となり、３つのスイッチのうちＤＡＴＡの＋側がハイレベルで−側がローレベルのものがそれぞれＯＮ状態となる。従って３つのスイッチのＯＮとＯＦＦの組合せによって、８種類の電圧が出力端子ＯＵＴに与えられることになる。ここでは、３つのスイッチをアナログスイッチで構成したため、ＶＤＤを変化させると任意の出力電圧範囲を選ぶことができるが、これらのスイッチをデジタル式にすることもできる。
【０００９】
図３は、本発明のデコーダ回路を液晶表示装置に応用した例である。一般に、セグメント表示以外の液晶表示装置はドットマトリクス方式を用いており、画素マトリクス部とそれを駆動するデータドライバ部及び走査ドライバ部とから成る。
【００１０】
薄膜トランジスタ（以下ＴＦＴと略記）を各画素に配置したＴＦＴ方式の場合、画素マトリクス部は直交する信号線３３と走査線３４、及びそれらの交点に配置されるＴＦＴ３１と液晶３２から成る。各データドライバ出力は信号線３３に、走査ドライバ出力は走査線３４に接続され、選択パルスが走査線に印加されるとＴＦＴは導通状態となり、信号線のデータを液晶に書き込む。データドライバ部は、シフトレジスタとデータラインＤＡＴＡ１〜３、サンプリングラッチＡ１〜３、ホールドラッチＢ１〜３、及びデコーダ回路とから成る。このデコーダ回路には図１に示すものを用いる。
【００１１】
次に、このデータドライバ部の動作について説明する。シフトレジスタは内部のクロックに同期して、スタートパルスＳＰを一段ずつ後段へとシフトさせる。サンプリングラッチＡ１、Ａ２、Ａ３は、それぞれデータラインＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３の２値データを、シフトレジスタの出力と同期して取り込む。すべてのサンプリングが終了した後、ラッチパルスＬＰによって、サンプリングラッチＡ１、Ａ２、Ａ３のデータがそれぞれホールドラッチＢ１、Ｂ２、Ｂ３に転送される。デコーダ部は、ホールドラッチＢ１、Ｂ２、Ｂ３のデータとその反転データに基づいて前述のように容量に蓄積された電荷を信号線に放電する。一般に、液晶表示装置の信号線の配線容量のばらつきは極めて小さいため、この方法によって正確な階調表示が可能となる。
【００１２】
本図では、薄膜トランジスタ（以下ＴＦＴと略記）を各画素に配置したＴＦＴ方式の画素マトリクスを示したが、ＴＦＴの代わりに薄膜ダイオードなど非線形素子を用いたものや、スイッチング素子を用いない単純マトリククス方式の液晶表示装置にも適用できる。また、多結晶シリコン等の比較的移動度の高いＴＦＴを用いた液晶表示装置の場合には、ＴＦＴによって同一基板上に走査ドライバとデータドライバを作製することも可能である。特に、ＴＦＴにおいては半導体基板上のトランジスタに比べて特性のばらつきが大きく、アナログバッファ回路を用いたアナログ線順次データドライバを構成するのが極めて困難なため、本発明のように簡単な回路構成で多ビットのデジタル線順次データドライバを構成できる方法は非常に実用的である。
【００１３】
【発明の効果】
以上述べたように本発明のデコーダ回路は、入力信号のビット数が増加しても回路規模があまり増加しないため、多ビットのデコーダを小さな面積で低コストで実現できる。特に、液晶表示装置のデータドライバにおいては、完全にデジタル信号だけでインタフェースができるため、コンピュータ用や航空機用のディスプレイにおいては外部回路の規模も減少し、ノイズの影響も受けにくくなり、画面の均一性が向上する。また、ＴＦＴを用いたデジタル線順次データドライバも簡単に構成できるため、超小型で信頼性の高い液晶表示装置を実現できる。
【図面の簡単な説明】
【図１】デコーダの等価回路図。
【図２】従来のデコーダの等価回路図。
【図３】液晶表示装置の等価回路図。
【符号の説明】
３１  ＴＦＴ
３２  液晶
３３  信号線
３４  走査線
【図１】
0003632678.tif 000002
【図２】
0003632678.tif 000003
【図３】
0003632678.tif 000004