(57)【特許請求の範囲】
【請求項１】
テレビジョン信号の受信入力信号を映像中間信号に周波数変換するための高周波数信号を発生する局部発振回路用の第１の電圧制御発振回路と、
前記映像中間信号から映像信号を検波する映像検波回路用位相同期ループ回路に含まれ、前記映像中間信号の搬送波信号に同期した検波基準信号を生成するための映像搬送波信号生成用の第２の電圧制御発振回路と、
前記映像信号から色信号を検波する色信号処理系の位相同期ループ回路に含まれた色副搬送波信号発生用の第３の電圧制御発振回路と、
前記第２の電圧制御発振回路の出力信号および前記第３の電圧制御発振回路の出力信号をデジタル処理するデジタル回路を含み、前記第１の電圧制御発振回路の発振周波数をフィードバック制御するための自動周波数同調制御電圧を生成するために設けられた自動周波数同調電圧生成回路とを具備し、
前記自動周波数同調電圧生成回路は、
前記第３の電圧制御発振回路の出力信号に基づいて所定のタイミングを有する第１〜第３のパルス信号を発生するパルス信号発生回路と、
前記パルス信号発生回路から供給されるパルス幅が一定の第１のパルス信号により制御され、前記第２の電圧制御発振回路の出力信号の通過を許可／禁止するゲート回路と、
前記パルス信号発生回路から供給される第２のパルス信号がリセット入力端に入力し、前記ゲート回路を通過したパルス信号がカウント入力としてクロック入力端に入力し、出力端にｎビットのカウントデータを出力するカウンタ回路と、
前記カウンタ回路からｎビットのカウントデータが入力し、前記パルス信号発生回路から供給される第３のパルス信号がクロック入力端に入力した時に前記カウントデータを取り込むｎビットのレジスタ回路と、
前記レジスタ回路の出力データをデジタル／アナログ変換するデジタル／アナログ変換回路
とを具備することを特徴とする自動周波数同調回路。
【請求項２】
請求項１記載の自動周波数同調回路において、
前記自動周波数同調電圧生成回路は、さらに、前記第２の電圧制御発振回路の出力信号を１／Ｎ分周するための１／Ｎ分周回路を具備し、前記１／Ｎ分周回路の出力信号を前記ゲート回路に入力することを特徴とする自動周波数同調回路。
【請求項３】
テレビジョン信号の受信入力信号を映像中間信号に周波数変換するための高周波数信号を発生する局部発振回路用の第１の電圧制御発振回路と、
前記映像中間信号から映像信号を検波する映像検波回路用位相同期ループ回路に含まれ、前記映像中間信号の搬送波信号に同期した検波基準信号を生成するための映像搬送波信号生成用の第２の電圧制御発振回路と、
前記映像信号から色信号を検波する色信号処理系の位相同期ループ回路に含まれた色副搬送波信号発生用の第３の電圧制御発振回路と、
前記第２の電圧制御発振回路の出力信号および前記第３の電圧制御発振回路の出力信号をデジタル処理するデジタル回路を含み、前記第１の電圧制御発振回路の発振周波数をフィードバック制御するための自動周波数同調制御電圧を生成するために設けられた自動周波数同調電圧生成回路とを具備し、
前記自動周波数同調電圧生成回路は、
前記第３の電圧制御発振回路の出力信号に基づいてパルス幅が一定の第１のパルス信号およびこの第１のパルス信号のパルス幅に関連したタイミングで第２のパルス信号および第３のパルス信号を発生するパルス信号発生回路と、
前記第２の電圧制御発振回路の出力信号を１／Ｎ分周してクロック信号を生成する１／Ｎ分周回路と、
前記パルス信号発生回路から供給される第１のパルス信号により制御され、前記１／Ｎ分周回路の出力信号の通過を許可／禁止するゲート回路と、
前記パルス信号発生回路から供給される第２のパルス信号のタイミングで所定のプリセット値データがプリセットされ、前記ゲート回路を通過したパルス信号の数をカウントし、出力端にｎビットのカウントデータを出力するプリセット可能なカウンタ回路と、
前記カウンタ回路からｎビットのカウントデータが入力し、前記パルス信号発生回路から供給される第３のパルス信号のタイミングによって前記カウントデータを取り込むｎビットのレジスタ回路と、
前記レジスタ回路の出力データをデジタル／アナログ変換するデジタル／アナログ変換回路
とを具備することを特徴とする自動周波数同調回路。
【請求項４】
請求項３記載の自動周波数同調回路において、さらに、
前記レジスタ回路のｎビットの出力データを受け、データ内容が所定範囲より低い領域では前記出力データを第１の一定値にリミットし、前記所定範囲より高い領域では前記出力データを第２の一定値にリミットするデータリミット回路
を具備することを特徴とする自動周波数同調回路。
【請求項５】
請求項４記載の自動周波数同調回路において、さらに、
前記データリミット回路は、前記データ内容が所定範囲より低い領域あるいは高い領域ではｎビットの出力データのうちの下位ｍビットのデータをリミットして出力し、前記データ内容が所定範囲内では前記下位ｍビットのデータをそのまま出力し、
前記デジタル／アナログ変換回路は、前記下位ｍビットのデータをデジタル／アナログ変換することを特徴とする自動周波数同調回路。
【請求項６】
請求項４記載の自動周波数同調回路において、
前記プリセット可能なカウンタ回路は、前記第１のパルス信号のパルス幅の期間に前記ゲート回路を通過したクロック信号の全てをカウントしたカウントデータの最終値がＡＦＴ特性のほぼ中心位置に相当する値になるようにプリセット値データがプリセットされることを特徴とする自動周波数同調回路。
【請求項７】
請求項１乃至６のいずれか１項に記載の自動周波数同調回路において、
前記第３の電圧制御発振回路は、前記第２の電圧制御発振回路と比べて高い周波数精度を有する信号を発生することを特徴とする自動周波数同調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動周波数同調回路（ＡＦＴ回路）に係り、特にＡＦＴ制御ループ内の局部発振回路の発振周波数をフィードバック制御するために供給されるＡＦＴ電圧を生成するためのＡＦＴ電圧生成回路に関するもので、例えばテレビジョン（ＴＶ）受像機、ＴＶチューナ内蔵のビデオ再生装置などの映像検波系回路に使用されるものである。
【０００２】
【従来の技術】
ＴＶ受像機において、高周波数（ＲＦ）段の局部発振回路の出力周波数が変動した時に映像信号表示画像の画質が損なわれないように、上記局部発振回路の出力周波数の許容周波数漂動が規定されている（カラーＴＶ受像機の場合は例えば±５０ＫＨｚ程度）。
【０００３】
このような局部発振回路の出力周波数を許容漂動範囲内に抑制し、また、選局時の微調整を不要にするために、局部発振回路の出力周波数をフィードバック制御するループを用いたＡＦＴ回路が設けられている。
【０００４】
図６は、従来のＡＦＴ回路の一例を示している。
受信入力信号が周波数変換された映像中間周波数（ＰＩＦ）信号（の分岐信号）が直接に乗算回路６１の第１入力端に入力し、上記乗算回路６１の第２入力端には前記ＰＩＦ信号が抵抗６２を介して入力している。そして、乗算回路６１の出力信号に含まれる搬送波成分を取り出してＡＦＴ電圧を生成し、局部発振回路
（図示せず）の出力周波数をフィードバック制御する。
【０００５】
なお、前記搬送波成分の周波数とＡＦＴ電圧との関係（ＡＦＴ特性）の中心位置（ＡＦＴ制御ループが安定状態になる位置）を所定の中心周波数に合わせるために、ＬＣ共振回路６３が前記乗算回路６１の第２入力端に接続されている。
【０００６】
しかし、図６の構成において、前記ＬＣ共振回路６３は、受像機用集積回路に内蔵させることが困難であり、ＴＶ受像機に外付け接続されており、ＴＶ受像機の製造段階（工場出荷前）で前記ＡＦＴ特性の中心位置を合わせるための調整工程（例えばＬＣ共振回路６３のコイルＬの磁気コアの回転位置を人手によりドライバーで調整する）を必要とする。このことは、ＴＶ受像機の製造工程の自動化（無調整化）を図る上で支障がある。
【０００７】
図７は、従来のＡＦＴ回路の他の例として、既存の映像検波回路用の位相同期ループ（ＰＬＬ）の一部を利用したＡＦＴ回路を示している。
ＰＩＦ信号が乗算回路７１の第１入力端に入力し、上記乗算回路７１の第２入力端には映像検波回路用のＰＬＬに含まれる電圧制御発振回路（ＰＩＦ−ＶＣＯ）７２の出力信号が入力している。上記乗算回路７１の出力信号はループフィルタ７３により平滑化されて前記ＰＩＦ−ＶＣＯ７２の制御電圧となる。そして、上記ＰＩＦ−ＶＣＯ７２の制御電圧をＡＦＴ増幅回路７４により増幅してＡＦＴ電圧とし、局部発振回路（図示せず）の出力周波数をフィードバック制御する。
【０００８】
なお、前記ＰＩＦ−ＶＣＯ７２の発振周波数特性を調整するためのＬＣ共振回路（図示せず）がＴＶ受像機に外付け接続されている。
しかし、図７の構成において、前記ＰＩＦ−ＶＣＯ７２の発振周波数特性が温度依存性を持つ場合には、前記ＡＦＴ電圧も温度依存性を持つことになり、ＡＦＴ特性が低下し、最悪の場合にはＡＦＴ特性の規格を満たさなくなり、画質が低下する。
【０００９】
【発明が解決しようとする課題】
上記したように映像検波回路用のＰＬＬに含まれるＰＩＦ−ＶＣＯの制御電圧を増幅してＡＦＴ電圧として用いる従来のＡＦＴ回路は、ＰＩＦ−ＶＣＯの発振周波数特性が温度依存性を持つ場合にはＡＦＴ電圧も温度依存性を持つことになり、ＡＦＴ特性が低下し、最悪の場合にはＡＦＴ特性の規格を満たさなくなり、画質が低下するという問題があった。
【００１０】
本発明は上記の問題点を解決すべくなされたもので、ＰＩＦ−ＶＣＯの発振周波数特性が温度依存性を持つ場合でも、ＡＦＴ電圧の温度依存性に殆んど影響せず、ＡＦＴ特性の低下や画質の低下を抑制し得る自動周波数同調回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の自動周波数同調回路は、テレビジョン信号の受信入力信号を映像中間信号に周波数変換するための高周波数信号を発生する局部発振回路用の第１の電圧制御発振回路と、前記映像中間信号から映像信号を検波する映像検波回路用位相同期ループ回路に含まれ、前記映像中間信号の搬送波信号に同期した検波基準信号を生成するための映像搬送波信号生成用の第２の電圧制御発振回路と、前記映像信号から色信号を検波する色信号処理系の位相同期ループ回路に含まれた色副搬送波信号発生用の第３の電圧制御発振回路と、前記第２の電圧制御発振回路の出力信号および前記第３の電圧制御発振回路の出力信号をデジタル処理するデジタル回路を含み、前記第１の電圧制御発振回路の発振周波数をフィードバック制御するための自動周波数同調制御電圧を生成するために設けられた自動周波数同調電圧生成回路とを具備し、前記自動周波数同調電圧生成回路は、前記第３の電圧制御発振回路の出力信号に基づいて所定のタイミングを有する第１〜第３のパルス信号を発生するパルス信号発生回路と、前記パルス信号発生回路から供給されるパルス幅が一定の第１のパルス信号により制御され、前記第２の電圧制御発振回路の出力信号の通過を許可／禁止するゲート回路と、前記パルス信号発生回路から供給される第２のパルス信号がリセット入力端に入力し、前記ゲート回路を通過したパルス信号がカウント入力としてクロック入力端に入力し、出力端にｎビットのカウントデータを出力するカウンタ回路と、前記カウンタ回路からｎビットのカウントデータが入力し、前記パルス信号発生回路から供給される第３のパルス信号がクロック入力端に入力した時に前記カウントデータを取り込むｎビットのレジスタ回路と、前記レジスタ回路の出力データをデジタル／アナログ変換するデジタル／アナログ変換回路とを具備することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明の第１の実施の形態に係るＡＦＴ回路を含むＴＶ受像機のチューナ部、ＰＩＦ段の一部を示している。
【００１３】
チューナ部において、１１は受信入力信号を増幅する高周波数（ＲＦ）増幅回路、１２はＶＣＯからなる局部発振回路、１３は前記ＲＦ増幅回路１１の出力信号と局部発振回路１２の出力信号とを混合してＰＩＦ信号成分を生成する周波数変換回路である。
【００１４】
ＰＩＦ段において、１４は前記チューナ部の出力信号からＰＩＦ信号成分（例えば約５８．７５ＭＨｚ）を抽出するＰＩＦフィルタ（例えば表面弾性波フィルタ）、１５は上記ＰＩＦフィルタ１４の出力信号を増幅するＰＩＦ増幅回路、１６は上記ＰＩＦ増幅回路１５の出力信号から映像信号を検波する映像検波回路である。
【００１５】
映像検波回路用ＰＬＬ回路２０において、２１はＰＩＦ信号入力を増幅するＰＩＦ増幅回路、２２はＰＩＦ搬送波信号に同期した２つの検波基準信号を生成するためのＰＩＦ−ＶＣＯ、２３は自動位相制御（ＡＰＣ）検波回路、２４はＡＰＣフィルタである。上記ＰＩＦ−ＶＣＯ２２が生成する２つの検波基準信号は、ＰＩＦ搬送波信号の位相と同相（位相が０°）の第１の検波基準信号および位相が９０°異なる第２の検波基準信号である。
【００１６】
上記ＡＰＣ検波回路２３としては、前記ＰＩＦ増幅回路１５の出力信号が分岐して入力する信号を一定利得・同相で増幅する増幅回路２１と、この増幅回路２１の出力信号と前記ＰＩＦ−ＶＣＯ２２から出力する位相が９０°異なる第２の検波基準信号とを混合（乗算）して位相誤差、周波数誤差に対応するＡＰＣ検波出力信号を生成するための乗算回路が用いられている。
【００１７】
上記ＡＰＣ検波回路２３の検波出力信号の低域成分は、前記ＡＰＣフィルタ２４により平滑化されて前記ＰＩＦ−ＶＣＯ２２の制御電圧として供給される。即ち、上記ＡＰＣ検波回路２３、ＡＰＣフィルタ２４、ＰＩＦ−ＶＣＯ２２はＰＬＬ回路を形成し、ＰＩＦ−ＶＣＯ２２の出力信号が前記ＰＩＦ搬送波信号と同じ周波数で所定の位相になるように制御する。
【００１８】
前記映像検波回路１６は、上記ＰＬＬ回路により位相が制御されたＰＩＦ−ＶＣＯ２２からの０°位相の検波基準信号に基づいてＰＩＦ信号から映像信号を検波する。
【００１９】
なお、前記映像検波出力信号の平均値レベルが所定の基準レベル以上か否かを判別した結果に基づいて前記ＰＬＬ回路の同期引き込み状態を判定し、同期引き込み状態である場合には同期引き込み動作を安定化させるために前記ＰＬＬ回路内のＡＰＣフィルタ２４の時定数を大きくし、同期引き込み状態でない場合には同期引き込み動作を容易に行わせるために前記ＰＬＬ回路内のＡＰＣフィルタ２４の時定数を小さくするように制御する引き込み検出回路（図示せず）が設けられている。
【００２０】
さらに、前記局部発振回路１２の発振周波数をフィードバック制御するための制御電圧（ＡＦＴ電圧）を生成するＡＦＴ電圧生成回路３０が設けられている。このＡＦＴ電圧生成回路３０は、前記ＰＩＦ−ＶＣＯ２２の出力信号およびＴＶ受像機の色信号処理系のＰＬＬループ（図示せず）内で使用される色副搬送波信号発生用のＶＣＯ１７の出力信号をデジタル処理するように、一部デジタル回路化されている。
【００２１】
前記局部発振回路１２、周波数変換回路１３、ＰＩＦフィルタ１４、ＰＩＦ増幅回路１５、ＡＰＣ検波回路２０およびＡＦＴ電圧生成回路３０は、ＡＦＴ制御ループを構成している。
【００２２】
ここで、前記色副搬送波信号発生用のＶＣＯ１７は、例えば水晶振動子を用いて比較的高い周波数精度を有する信号（例えばＮＴＳＣ方式では約３．５８ＭＨｚ±１ＫＨｚ程度）を発生するものである。また、前記ＰＩＦ−ＶＣＯ２２の周波数引き込み範囲は、通常、例えば±１．５ＭＨｚ程度である。
【００２３】
次に、図１中のＡＦＴ電圧生成回路３０について説明する。
３１は前記ＰＩＦ−ＶＣＯ２２の出力信号が分岐して入力する信号の周波数を１／Ｎに低減するための１／Ｎ分周回路である。この１／Ｎ分周回路３１は、後段のデジタル回路で信号処理する際の回路構成の簡易化のために選択的に設けられる。
【００２４】
３２は前記色副搬送波信号発生用のＶＣＯ１７の比較的高い周波数精度を有する出力信号が分岐して入力し、この入力信号に基づいて比較的高精度のタイミングを有する第１のパルス信号Ｐ１〜第３のパルス信号Ｐ３を発生するパルス信号発生回路である。
【００２５】
３３は前記パルス信号発生回路３２から供給される第１のパルス信号Ｐ１により制御され、前記１／Ｎ分周回路３１の出力信号（パルス信号）の通過を許可／禁止するゲート回路である。
【００２６】
３４はカウンタ回路であり、前記パルス信号発生回路３２から供給される第２のパルス信号Ｐ２がリセット入力端Ｒに入力し、前記ゲート回路３３を通過したパルス信号がカウント入力としてクロック入力端ＣＫに入力し、ｎビットのカウントデータを出力するものである。
【００２７】
３５はｎビットのレジスタ回路であり、前記カウンタ回路３４からｎビットのカウントデータが入力し、前記パルス信号発生回路３２から供給される第３のパルス信号Ｐ３が入力した時に前記カウントデータを取り込むものである。
【００２８】
３６はｎビットのデジタル／アナログ（Ｄ／Ａ）変換回路であり、前記レジスタ回路３５の出力データ（カウントデータ）が入力し、これをＤ／Ａ変換するものである。
【００２９】
次に、上記ＡＦＴ電圧生成回路３０の動作について概要を説明する。
カウンタ回路３４は、パルス信号発生回路３２から出力する第２のパルス信号Ｐ２によってリセットされた後、パルス信号発生回路３２から出力する第１のパルス信号Ｐ１によって決められた期間内にゲート回路３３を通過したパルス信号をカウントし、ｎビットのカウントデータを出力する。
【００３０】
レジスタ回路３５は、カウンタ回路３４から入力するｎビットのカウントデータをパルス信号発生回路３２から出力する第３のパルス信号Ｐ３のタイミングで取り込む。そして、Ｄ／Ａ変換回路３６は、レジスタ回路３５から入力するカウントデータをＤ／Ａ変換してＡＦＴ電圧として出力する。
【００３１】
上記したような動作において、ＰＩＦ−ＶＣＯ２２の出力信号を１／Ｎ分周回路３１で分周した信号を第１のパルス信号Ｐ１によって決められた一定期間にカウントした値は、ＰＩＦ信号の搬送波成分の周波数の大きさに対応しており、このカウント値とそれをＤ／Ａ変換したＡＦＴ電圧との関係はＡＦＴ特性を示しており、ＡＦＴ制御ループの安定状態においては前記一定期間にカウントした最終値がＡＦＴ特性のほぼ中心周波数に対応している。
【００３２】
上記動作において、比較的高い周波数精度を有する色副搬送波信号発生用のＶＣＯ１７の出力信号に基づいてパルス信号発生回路３２で発生された比較的高精度のタイミングを有するパルス信号Ｐ１、Ｐ３によって、パルス信号のカウント期間、取り込みタイミングが規定されたカウントデータをＤ／Ａ変換してＡＦＴ電圧を生成しているので、このＡＦＴ電圧のレベル変動幅を局部発振回路１２の発振周波数の変動幅に換算して例えば±１０ＫＨｚ程度に抑制することができる。この値は、局部発振回路１２の発振周波数の許容変動幅である±５０ＫＨｚ程度より十分に狭いので、ＡＦＴ制御動作を確実に行うことが可能になる。
【００３３】
図２は、図１中のＡＦＴ電圧生成回路３０の一具体例を示している。
このＡＦＴ電圧生成回路において、図１中のパルス信号発生回路３２に相当する例えば９ビットカウンタを用いたゲートデコード回路３２は、前記色副搬送波信号発生用のＶＣＯ１７から出力する信号、例えばＰＡＬ方式では約４．４３ＭＨｚ（４４３３６１９ＫＨｚ）±１ＫＨｚ程度の比較的高い周波数精度を有する信号が入力し、前記第１のパルス信号Ｐ１〜第３のパルス信号Ｐ３を発生する。この場合、第１のパルス信号Ｐ１のパルス幅は一定であり、この第１のパルス信号Ｐ１のパルス幅に関連したタイミングで第２のパルス信号Ｐ２および第３のパルス信号Ｐ３が発生される。
【００３４】
図１中の１／Ｎ分周回路３１に相当する例えば１／４分周回路３１は、前記ＰＩＦ−ＶＣＯ２２から出力する信号を１／４分周してクロック信号を生成する。
図１中のゲート回路３３に相当するアンド回路３３は、前記第１のパルス信号Ｐ１のパルス幅期間は前記１／４分周回路３１からのクロック信号を通過させる。
【００３５】
図１中のカウンタ回路３４に相当する例えば８ビットのカウンタ３４は、前記ゲートデコード回路３２から供給される第２のパルス信号Ｐ２によってリセットされた後、前記アンド回路３３から入力されるクロック信号をカウントするものであり、回路構成の簡略化のためにビット数の小さいカウンタが用いられている。
【００３６】
図３は、上記８ビットのカウンタ３４のカウントデータ値の変化を示す。即ち、この８ビットのカウンタは、カウント動作中にカウントデータ値が２５５までカウントアップすると、次に０に戻ってから再びカウントアップする動作が行われる。
【００３７】
また、前記８ビットのカウンタ３４は、以下に述べるような理由（１）、（２）などのにより、図３中に示しているように、カウントアップ動作前（前記第２のパルス信号Ｐ２によってリセットされる時）に予め所定のプリセット値にプリセットが可能なカウンタが用いられている。
【００３８】
（１）前記第１のパルス信号Ｐ１の一定のパルス幅期間に前記アンド回路３３を通過したクロック信号の全てをカウンタ３４がカウントしたカウントデータの最終値がＡＦＴ特性のほぼ中心位置（ＡＦＴ制御ループが安定状態になる周波数位置）に相当する値になるように設定することが望ましい。
【００３９】
（２）前記ＰＩＦ−ＶＣＯ２２の出力周波数などの条件が変更された場合でも、前記カウンタ３４の最終カウント値がＡＦＴ特性のほぼ中心位置に相当する値になるように設定することが望ましい。これを実現するために、多数の条件毎に適切なプリセット値のデータを記憶させておくための例えばプリセットデータ用マスクＲＯＭ３７が用意されており、上記マスクＲＯＭ３７から各条件毎に適切なプリセット値のデータを読み出して前記プリセット可能なカウンタにプリセットするように構成されている。
【００４０】
図１中のレジスタ回路３５に相当する８ビットのレジスタ３５は、前記ゲートデコード回路３２から供給される第３のパルス信号Ｐ３（データロード信号）のタイミングによって前記８ビットのカウンタ３４のカウントデータの最終値を取り込むものである。
【００４１】
なお、前記ＡＦＴ電圧の出力特性として、例えば図４に示すように、特性中心周波数ｆｏから所定範囲内の周波数領域ではほぼリニアな特性であるが、上記所定範囲より低い周波数領域ではＡＦＴ電圧が例えば０Ｖの一定値にリミット（クランプ）され、前記所定範囲より高い周波数領域ではＡＦＴ電圧が例えば５Ｖの一定値にリミット（クランプ）されるような特性を持たせることが望ましい。
【００４２】
上記したようなリミット（クランプ）特性を持たせるために、前記カウンタ３４のカウントデータを監視し、リミット特性を付与するためのデータリミット回路３８が設けられている。
【００４３】
即ち、上記データリミット回路３８は、前記レジスタ３５の８ビットの出力データを受け、データ内容が所定範囲より低い領域では前記出力データを第１の一定値にリミットして出力し、前記所定範囲より高い領域では前記出力データを第２の一定値にリミットして出力し、前記データ内容が所定範囲内では前記出力データをそのまま出力するように論理構成されている。
【００４４】
そして、前記データリミット回路３８の出力データをＤ／Ａ変換回路３６によりＤ／Ａ変換するものであるが、Ｄ／Ａ変換回路３６およびデータリミット回路３８の回路構成を簡略化するために、Ｄ／Ａ変換回路３６は例えば３ビットのＤ／Ａ変換回路が用いられており、データリミット回路３８は以下に述べるようなデータ処理を行うように構成されている。
【００４５】
即ち、前記データリミット回路３８は、前記データ内容が所定範囲より低い領域あるいは高い領域では８ビットの出力データのうちの下位３ビットのデータをリミットして出力し、前記データ内容が所定範囲内では前記下位３ビットのデータをそのまま出力し、前記Ｄ／Ａ変換回路３６は、前記下位３ビットのデータをＤ／Ａ変換するように構成されている。
【００４６】
この場合、例えば図５に示すように、８ビットのカウントデータのうちのカウント値１３２をＡＦＴ特性の中心位置に対応させるものとし、データリミット回路３８は、８ビットのカウントデータのうちの最上位ビット（ＭＳＢ）が“１”であって下位３ビットを除いた４ビットの全てが“０”である場合には８ビットのカウントデータの下位３ビットをそのまま出力データとして出力する。
【００４７】
これに対して、前記８ビットのカウントデータのうちのＭＳＢが“０”である場合には下位３ビットの各ビットを全て“０”に設定して出力データとして出力する。この出力データをＤ／Ａ変換回路３６が受けて出力するＡＦＴ電圧は、例えば５Ｖの一定値にリミット（クランプ）される。
【００４８】
また、前記８ビットのカウントデータのうちのＭＳＢが“１”であって下位３ビットを除いた４ビットのいずれかが“１”である場合には下位３ビットの各ビットを全て“１”に設定して出力データとして出力する。この出力データをＤ／Ａ変換回路３６が受けて出力するＡＦＴ電圧は、例えば０Ｖの一定値にリミット（クランプ）される。
【００４９】
前記Ｄ／Ａ変換回路３６は、８ビットのカウントデータの下位３ビットの内容の変化に応じたレベルに変化するものであり、３ビットの内容の０〜７の変化に対応してＡＦＴ電圧は例えば５〜０Ｖまで７ステップの変化（１ステップ当り約０．７Ｖ）が生じる。
【００５０】
そして、前記局部発振回路１２は、制御電圧入力の１Ｖの変化につき発振周波数が約７０ＫＨｚ変化するとすれば、前記Ｄ／Ａ変換回路３６から入力するＡＦＴ電圧の１ステップの変化により約５０ＫＨｚ変化する。
【００５１】
なお、前記第１のパルス信号Ｐ１のパルス幅が例えば８６．６１μｓ、前記ＰＩＦ−ＶＣＯ２２の出力信号の周波数が例えば５８．７５ＭＨｚであって１／４分周されたクロック信号の周波数が１４．６８７５ＭＨｚであるとすれば、前記プリセット可能なカウンタ３４のプリセット値として１４０を設定することにより、ＡＦＴ特性のほぼ中心位置でＡＦＴ制御ループが安定状態になっている場合には、前記第１のパルス信号Ｐ１の一定のパルス幅期間に前記アンド回路３３を通過したクロック信号（１２７２個）の全てをカウンタ３４がカウントしたカウントデータの最終値が１３２になる。
また、本発明は、ＮＴＳＣ方式、ＰＡＬ方式など、各種のＴＶ方式に適用可能である。
【００５２】
【発明の効果】
上述したように本発明によれば、ＰＩＦ−ＶＣＯの発振周波数特性が温度依存性を持つ場合でも、ＡＦＴ電圧の温度依存性に殆んど影響せず、ＡＦＴ特性の低下や画質の低下を抑制し得る自動周波数同調回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＡＦＴ回路を含むＴＶ受像機のチューナ部、ＰＩＦ段の一部を示すブロック図。
【図２】図１中のＡＦＴ電圧生成回路の一具体例を示すブロック図。
【図３】図２中のカウンタ回路として８ビットのカウンタが用いられる場合のカウントデータ値の変化を示す図。
【図４】図２中のＡＦＴ電圧生成回路のＡＦＴ電圧生成特性の一例を示す図。
【図５】図２中のデータリミット回路のリミット特性の一例を説明するために示す図。
【図６】従来のＡＦＴ回路の一例を示すブロック図。
【図７】従来のＡＦＴ回路の他の例を示すブロック図。
【符号の説明】
１１…ＲＦ増幅回路、
１２…局部発振回路（ＶＣＯ）、
１３…周波数変換回路、
１４…ＰＩＦフィルタ（例えば表面弾性波フィルタ）、
１５…ＰＩＦ増幅回路、
１６…映像検波回路、
１７…色副搬送波信号発生用のＶＣＯ、
２０…映像検波回路用ＰＬＬ、
２１…ＰＩＦ増幅回路、
２２…ＰＩＦ−ＶＣＯ、
２３…ＡＰＣ検波回路、
２４…ＡＰＣフィルタ、
３０…ＡＦＴ電圧生成回路、
３１…１／Ｎ分周回路、
３２…パルス信号発生回路、
３３…ゲート回路、
３４…カウンタ回路、
３５…レジスタ回路、
３６…Ｄ／Ａ変換回路。
【図１】
0003617918.tif 000002
【図２】
0003617918.tif 000003
【図３】
0003617918.tif 000004
【図４】
0003617918.tif 000005
【図５】
0003617918.tif 000006
【図６】
0003617918.tif 000007
【図７】
0003617918.tif 000008