(57)【特許請求の範囲】
【請求項１】
所定のフレーム構造を持つ入力信号を格納するメモリと、所定の周期に対応する位相間隔で前記信号を前記メモリのアドレスから読み出して、所定の同期パターンと比較する手段を備える信号同期検出回路であって、前記メモリに格納された前記信号を、前記信号の前記メモリへの書き込みアドレス位置と、設定された差を有したアドレス位置から読み出して、遅延量調整された出力信号とする回線信号処理回路。
【請求項２】
所定のフレーム構造を持つ入力信号を格納するメモリと、所定のフレーム構造の周期に対応する位相間隔で前記信号を前記メモリのアドレスから読み出して、所定の同期パターンと比較する手段を備える信号同期検出回路であって、前記メモリに格納された前記信号を、前記信号の前記メモリへの書き込みアドレス位置と、設定された差を有したアドレス位置から読み出して、遅延量調整された出力信号とする回線信号処理回路。
【請求項３】
複数種類の所定のフレーム構造を持つ入力信号を格納するメモリと、前記複数種類のフレーム構造の周期に対応する複数の位相間隔で前記信号を前記メモリのアドレスから読み出して、複数の所定の同期パターンと比較する手段を備える信号同期検出回路であって、前記メモリに格納された前記信号を、前記信号の前記メモリへの書き込みアドレス位置と、設定された差を有したアドレス位置から読み出して、遅延量調整された出力信号とする回線信号処理回路。
【請求項４】
請求項１、２又は３記載の信号同期検出回路であって、前記メモリに格納された前記信号を、設定された速度で読み出して、速度変換された出力信号とする回線信号処理回路。
【請求項５】
現用回線と予備回線とを切り替える回線切替装置であって、現用側回線のための請求項４記載の回線信号処理回路と、予備側回線信のための請求項４記載の回線信号処理回路と、現用回線と予備回線の信号の位相情報を取得して位相制御を実行する位相制御手段と、現用回線と予備回線とを切り替える回線切替回路と、を備える回線切替装置。
【請求項６】
前記位相制御手段は、運用回線として選択されている回線の位相情報を基準に、運用回線として選択されていない回線の位相を制御することを特徴とする請求項５記載の回線切替装置。
【請求項７】
回線の障害を検出する回線障害検出手段をさらに備え、前記位相制御手段は、前記回線障害検出手段により回線障害が検出された回線の位相制御を停止し、停止前の位相制御情報を保持することを特徴とする請求項５、または６記載の回線切替装置。
【請求項８】
回線の障害を検出する回線障害検出手段をさらに備え、前記位相制御手段は、運用回線として選択されている回線について前記回線障害検出手段により回線障害が検出された場合には、回線障害が検出されていない回線の位相を基準位相として選択し、当該基準位相に基づき回線の位相を制御することを特徴とする請求項５、６または７記載の回線切替装置。
【請求項９】
回線信号を処理するステップであって、前記入力信号をメモリに格納するステップと、前記メモリから格納された信号を読み出して同期信号を検出するステップと、前記メモリから設定されたアドレス位置から設定されたクロック速度で読み出す遅延調整ステップおよび速度調整ステップを有する回線信号処理方法。
【請求項１０】
現用回線と予備回線とを切り替える回線切替ステップであって、現用側回線処理ステップと、予備側回線処理ステップを有し、前記現用回線と前記予備回線の位相情報を取得して、前記信号遅延量調整回路の前記アドレス差の設定と前記読み出しクロック信号に対応する制御信号を生成するステップと、前記制御信号に応じた前記アドレス差設定と、クロック信号に応じて、前記メモリに格納された前記信号を読み出して速度変換と遅延量調整を実行するステップとを有する回線信号処理方法であって、前記現用側回線処理ステップおよび前記予備側回線処理ステップとが、請求項９記載の回線処理方法を含むことを特徴とする回線信号切替方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、現用回線と予備回線とを切り替える回線切替装置及び回線切替方法に関するものである。
【０００２】
【従来の技術】
例えば、デジタル無線通信システムにおいては、通信障害や機器故障に起因する回線障害や保守等の作業を行なう場合に備えて、現用回線に加え予備回線を設けておくことが一般的である。そして、回線切替装置は、回線障害等の場合に、伝送路の違いによる遅延差を一致させた上で、現用回線と予備回線を切り替える。これにより、回線の切り替えの際に、データの抜けや重複を防止することができ、いわゆる無瞬断切り替えを実現できる。
【０００３】
また、回線切替装置には、誤り訂正回路が設けられる場合がある。この場合にあっては、誤り訂正回路による誤り訂正後、誤り訂正フレームを除去しなければならないため、誤り訂正フレーム除去に伴うデータ量の変動に応じてデータ速度を変換する必要がある。
【０００４】
ここで、図１１を用いて、従来の回線切替装置の例について説明する。この回線切替装置においては、現用回線側の構成として、現用側誤り訂正回路１０１Ｒ、現用側速度変換回路７０１Ｒ、現用側フレーム同期回路７０２Ｒ及び現用側遅延調整回路７０３Ｒを備え、さらに、予備回線側の構成として、予備側誤り訂正回路１０１Ｐ、予備側速度変換回路７０１Ｐ、予備側フレーム同期回路７０２Ｐ及び予備側遅延調整回路７０３Ｐを備えている。これらの各構成は、それぞれ回線毎に独立した機能ブロックとして構成されている。また、現用側速度変換回路７０１Ｒは、速度変換を行うための速度変換メモリ７１０を、現用側遅延調整回路７０３Ｒは、現用回線及び予備回線の遅延調整を行うための遅延調整メモリを、それぞれ独立して備えている。同様にして、予備側速度変換回路７０１Ｐと予備側遅延調整回路７０３Ｐもメモリをそれぞれ独立して備えている。また、従来の回線切替装置は、切替制御回路７０４、無瞬断切替回路１０５を備えている。
【０００５】
図１１に示す従来の回線切替装置は、このような構成によって、誤り訂正フレーム構造からベースバンドフレーム構造へ速度を変換する機能（以下、「速度変換機能」とする）、ベースバンドフレームのフレーム同期を確立する機能（以下、「フレーム同期機能」とする）、及び現用回線及び予備回線の伝送路の違いによる遅延差を一致させるための遅延調整を実行する機能（以下、「遅延調整機能」とする）の全ての機能を実現できる。そして、これらの各機能については、従来より種々の提案がなされている。
【０００６】
例えば、速度変換機能に関しては、メモリを用いて速度変換を行う方式が提案されている。また、フレーム同期機能に関しては、例えば特開昭６０−２２４３４２号公報において、フレームを構成するビット数分のレジスタにデータを順次書き込み、レジスタに記憶されたデータを並列出力することによりフレーム同期ビットを比較する方法の改善策が示されている。具体的には、この文献では、１フレーム分のメモリを設け、受信データをフレーム同期ビットが配置される周期毎にメモリの行方向に記憶すると共に、書き込み速度より早いクロックで列方向に読み出すことによりフレーム同期パターンと比較する方式が提案されている。遅延調整機能に関しては、例えば特開平８−２３７２３０号公報において、遅延調整を行うための遅延回路の遅延範囲を縮小して装置の設定を簡素化することを目的に、遅延量が少ない側の遅延回路を制御して遅延量の設定を行う方式が提案されている。
【０００７】
しかしながら、これらの従来技術においては、速度変換機能、フレーム同期機能及び遅延調整機能の各機能は、各々独立した機能として捉えられているため、独立した回路構成が採用されている。そのため、次のような問題点があった。
【０００８】
まず、各々を独立した機能として構成するため、記憶手段としてのメモリを各々の機能を実現するための回路中に重複して備える必要があった。即ち、速度変換を行うためのメモリ、フレーム同期検出を円滑に進めるためのメモリ、及び遅延調整を行うためのメモリを各々の機能を実現するための回路中に備える必要があった。
【０００９】
特に、従来のフレーム同期回路においては、複数のフレーム同期検出ビットを同時に比較するためには、フレーム同期検出を行うことのみを目的とした少なくともベースバンドフレームを構成するビット数分以上のメモリ容量を必要とするため、大きいフレームを扱う場合は回路規模が大きくなる問題があった。
【００１０】
他方、従来の遅延調整回路では、現用回線と予備回線の遅延量を比較して遅延調整を実施する回線を決定していたが、現用回線及び予備回線の運用状態により遅延調整を実施する回線の判断をしていなかった。また、回線の状態を監視することにより調整を実施していないため、人為的な指示をもって遅延調整を行う必要があった。そのため、従来の技術における遅延調整は、あくまでも回線の運用前に行うことを前提としており、運用状態にある回線におけるメンテナンスに支障があった。
【００１１】
【発明が解決しようとする課題】
従来の回線切替装置及び回線切替方法は、上述のような種々の問題点を有していた。
【００１２】
本発明は、このような問題点を解決するためになされたものであり、回路規模を小型化することができ、運用回線に障害を与えることなく遅延調整が可能な回線切替装置及び回線切替方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明にかかる回線切替装置は、誤り訂正フレーム構造からベースバンドフレーム構造へ速度変換するとともに、現用回線信号と予備回線信号の遅延量を調整し、現用回線と予備回線を切り替える回線切替装置であって、誤り訂正フレーム除去後のデータ信号を格納し、前記速度変換と前記遅延量調整に共通して用いられる共用メモリ（例えば、本実施の形態におけるメモリ１１３）と、前記共用メモリに記憶されたデータ信号を読み出す信号読み出し手段（例えば、本実施の形態における読み出しカウンタ１１４、読み出しクロック生成回路１１５）と、前記遅延量調整のための位相制御を実行する位相制御手段（例えば、本実施の形態における位相制御回路１０３）とを備え、前記信号読み出し手段は、前記速度変換を行なうために設定されたクロック信号と、前記位相制御手段による位相制御に応じて設定された読み出しアドレスに基づいて、前記共用メモリに記憶されたデータ信号を読み出すものである。このような構成により、速度変換に用いるメモリと遅延量調整に用いるメモリを共通化することが可能であるため、回路規模を小型化することができる。
【００１４】
この位相制御手段は、運用回線として選択されている回線の位相情報を基準に、運用回線として選択されていない回線の位相を制御するようにしてもよい。このような構成により、さらに、上述の効果に加えて、運用回線の位相を制御することなく遅延量調整ができるため、遅延量調整をする際に運用回線に障害を与えることを防止できる。
【００１５】
本発明にかかる他の回線切替装置は、現用回線信号と予備回線信号の遅延量を調整し、現用回線と予備回線を切り替える回線切替装置であって、前記現用回線信号の同期を検出し、当該現用回線信号の位相情報を取得する現用側位相情報取得手段（例えば、本実施の形態における現用側ベースバンドフレーム同期部１０２Ｒ、予備側ベースバンドフレーム同期部１０２Ｐ）と、前記予備回線信号の同期を検出し、当該予備回線信号の位相情報を取得する予備側位相情報取得手段と、前記現用側位相情報取得手段によって取得された現用側位相情報と、前記予備側位相情報取得手段によって取得された予備側位相情報とに基づいて、現用回線信号と予備回線信号の間の位相差を調整する位相制御手段（例えば、本実施の形態における位相制御回路１０３）とを備え、当該位相制御手段は、運用回線として選択されている回線の位相情報を基準に、運用回線として選択されていない回線の位相を制御するものである。このような構成により、運用回線の位相を制御することなく遅延量調整ができるため、遅延量調整をする際に運用回線に障害を与えることを防止できる。
【００１６】
また、回線の障害を検出する回線障害検出手段をさらに備え、前記位相制御手段は、回線障害検出手段により回線障害が検出された回線の位相制御を停止し、停止前の位相制御情報を保持するようにしてもよい。このような構成により、上述の効果に加えて、さらに、回線障害を有する回線において、誤った位相に制御することを防止できる。
【００１７】
さらに、回線の障害を検出する回線障害検出手段を備え、前記位相制御手段は、運用回線として選択されている回線について前記回線障害検出手段により回線障害が検出された場合には、回線障害が検出されていない回線の位相を基準位相として選択し、当該基準位相に基づき回線の位相を制御するようにしてもよい。回線障害を有する回線の位相は、誤りを含む可能性が高いため、このような位相に他の回線の位相を一致させると、復旧時に実際の位相が全く異なり、動作が不安定になるという不都合が生じる。このような構成によって、かかる不都合を回避することができる。
【００１８】
本発明にかかる回線切替方法は、誤り訂正フレーム構造からベースバンドフレーム構造へ速度変換するとともに、現用回線信号と予備回線信号の遅延量を調整し、現用回線と予備回線を切り替える回線切替方法であって、前記速度変換と前記遅延量調整に共通して用いられる共用メモリに誤り訂正フレーム除去後のデータ信号を格納するステップと、前記速度変換を行なうためのクロック信号を設定するステップと、前記遅延調整のために位相を制御する位相制御信号に基づき読み出しアドレスを設定するステップと、前記クロック信号と前記読み出しアドレスに基づいて、前記共用メモリに記憶されたデータ信号を読み出すステップとを有するものである。このような方法により、速度変換に用いるメモリと遅延量調整に用いるメモリを共通化することが可能であるため、方法を実現する回路の回路規模を小型化することができる。
【００１９】
また、本発明にかかる他の回線切替方法は、現用回線信号と予備回線信号の遅延量を調整し、現用回線と予備回線を切り替える回線切替方法であって、前記現用回線信号の同期を検出し、当該現用回線信号の位相情報を取得するステップと、前記予備回線信号の同期を検出し、当該予備回線信号の位相情報を取得するステップと、前記現用回線信号の位相情報と、前記予備回線信号の位相情報とに基づいて、運用回線として選択されている回線の位相情報を基準に、運用回線として選択されていない回線の位相を制御することによって、前記現用回線信号と前記予備回線信号の間の位相差を調整するステップとを有するものである。このような方法により、運用回線の位相を制御することなく遅延調整ができるため、遅延調整をする際に運用回線に障害を与えることを防止できる。
【００２０】
【発明の実施の形態】
発明の実施の形態１．
図１は、本発明の実施の形態１にかかる回線切替装置を示すブロック図である。この回線切替装置は、現用回線及び予備回線の２つの伝送路を備え、現用回線と予備回線とを無瞬断で切り替えることができる。そのために、当該回路切替装置は、誤り訂正フレーム構造からベースバンドフレーム構造へ速度を変換する速度変換機能、ベースバンドフレームのフレーム同期を確立するフレーム同期機能、及び現用回線及び予備回線の伝送路の違いによる遅延差を一致させるための遅延調整を実行する遅延調整機能を有している。
【００２１】
ここで、図２を用いて、本発明の実施の形態１にかかる回線切替装置において処理される信号の構造につき説明する。
【００２２】
図２Ａにベースバンドフレーム構造を示す。このベースバンドフレーム構造は、図１に示す回線切替装置におけるベースバンドフレーム同期部１０２Ｒ、１０２Ｐより出力される現用回線信号１５４Ｒ及び予備回線信号１５４Ｐにおけるベースバンドフレーム構造である。当該ベースバンドフレーム構造は、図２Ａに示されるようにベースバンドフレーム２１０を備えている。そして、このベースバンドフレーム２１０は、ベースバンドフレーム同期ビット２１１−１乃至２１１−nと、データ２１２−１乃至２１２−nより構成されている。ここで、nは自然数であり、１つのベースバンドフレーム構造中に含まれるベースバンドフレーム同期ビットの数と等しい。当該ベースバンドフレーム同期ビット２１１−１乃至２１１−nは、複数のビットで構成されており、ベースバンドフレーム２１０において一定間隔L（Lは自然数）で１ビットずつ配置されるフレーム構造を有する。
【００２３】
図２Ｂに誤り訂正フレーム構造を示す。図示しない復調部より回線切替装置に入力される現用無線回線信号１５０Ｒ及び予備無線回線信号１５０Ｐは、図２Ａに示すベースバンドフレーム２１０に加えて、図２Ｂに示す誤り訂正フレーム２００を有する。誤り訂正フレーム２００は、フレーム同期データ２０１、訂正対象データ２０２及び冗長データ２０３より構成されている。ここで、フレーム同期データ２０１は、誤り訂正フレーム２００のフレーム同期を確立するためのデータある。訂正対象データ２０２は、訂正処理の対象とされるデータであり、図２Ａに示すベースバンドフレーム２１０にかかるデータである。冗長データ２０３は、誤り訂正において用いられるデータである。
【００２４】
再び、図１に示す本発明の実施の形態１にかかる回線切替装置の構成の説明に戻る。当該回線切替装置は、図１に示されるように、現用回線側の構成として、現用側誤り訂正回路１０１Ｒ、現用側ベースバンドフレーム同期部１０２Ｒを備えている。また、予備回線側の構成として、予備側誤り訂正回路１０１Ｐ、予備側ベースバンドフレーム同期部１０２Ｐを備えている。そして、両回線に共有される構成として、位相制御回路１０３、切替制御回路１０４および無瞬断切替回路１０５を備えている。
【００２５】
図１１に示す従来の回線切替装置の構成と異なり、図１に示す回線切替装置では、速度変換機能と遅延調整機能をベースバンドフレーム同期部１０２Ｒ中に取り込んでいる。そして、速度変換に用いるメモリと、無瞬断切替を行なうための遅延調整メモリを、メモリ１１３として共通化している。さらにこのメモリ１１３に蓄積されたデータを複数アドレスから同時に読み出してベースバンドフレーム同期の検出を行なっている。さらにまた、運用回線の位相情報を保持して非運用回線の位相を調整することにより、現用側と予備側の遅延調整を行なっている。以下、この回線切替装置についてさらに詳細に説明する。
【００２６】
まず、現用回線側の構成について説明する。
【００２７】
現用側誤り訂正回路１０１Ｒは、誤り訂正を行なうことを基本的な機能とする。具体的には、現用側誤り訂正回路１０１Ｒは、現用回線用の無線装置に備えられた図示しない復調部で復調された現用無線回線信号１５０Ｒを受信し、誤り訂正を行った後に現用側誤り訂正後信号１５１Ｒを出力する。また、当該現用側誤り訂正回路１０１Ｒは、誤り訂正フレーム２００の基準となるフレームパルス１５５Ｒ及び基準となるクロック信号１５６Ｒを現用側ベースバンドフレーム同期部１０２Ｒへ出力する。さらに、当該現用側誤り訂正回路１０１Ｒは、現用無線回線信号１５０Ｒを監視し、予め定められた基準を超えて現用無線回線信号１５０Ｒの誤りを検出した場合、もしくは誤り訂正フレ−ム２００の同期が外れた場合に、現用側回線劣化警報１５７Ｒを出力する。
【００２８】
現用側ベースバンドフレーム同期部１０２Ｒは、速度変換機能、フレーム同期機能及び遅延調整機能を有する。この現用側ベースバンドフレーム同期部１０２Ｒは、誤り訂正フレーム除去回路１１０、書き込みカウンタ１１１、書き込みクロック生成回路１１２、メモリ１１３、読み出しカウンタ１１４、読み出しクロック生成回路１１５、及びベースバンドフレーム同期検出回路１１６を備えている。
【００２９】
書き込みクロック生成回路１１２は、現用側誤り訂正回路１０１Ｒからフレームパルス１５５Ｒ及びクロック信号１５６Ｒを受信する。そして、この書き込みクロック生成回路１１２は、現用側誤り訂正後信号１５１Ｒから、現用側誤り訂正回路１０１Ｒが誤り訂正に用いた冗長データ及び誤り訂正フレームの同期をとるためのフレーム同期データを除いた誤り訂正フレーム除去データ１５２を抽出するために誤り訂正フレーム除去回路１１０に入力される歯抜けクロック１５８を生成する。
【００３０】
誤り訂正フレーム除去回路１１０は、現用側誤り訂正回路１０１Ｒから現用側誤り訂正後信号１５１Ｒを受信し、書き込みクロック生成回路１１２によって生成された歯抜けクロック１５８を用いてサンプリングすることにより、誤り訂正フレーム除去データ１５２を生成し、メモリ１１３に出力する。ここで、歯抜けクロック１５８は、除去すべきデータ以外の必要データのみをサンプリングするように構成されている。
【００３１】
書き込みカウンタ１１１は、歯抜けクロック１５８を入力し、誤り訂正フレーム除去データ１５２をメモリ１１３に書き込むための書き込みアドレス１５９を生成し、メモリ１１３に出力する。
【００３２】
メモリ１１３は、歯抜けクロック１５８に基づき生成された書き込みアドレス１５９が示す記憶領域に誤り訂正フレーム除去データ１５２を記憶する。さらに当該メモリ１１３は、後述する読み出しクロック１６１を用いて当該フレーム除去データ１５２を所定のデータ位相で読み出し、アドレス１６０の示す記憶領域、及び読み出しアドレス１６０からベースバンドフレーム同期ビットが配置されている一定間隔（ｎ−１）・Ｌ毎離れたアドレスの示す記憶領域から、nビットのメモリ読み出しデータ１５３−１〜１５３−nを出力する。
【００３３】
ここで、図３を用いて、メモリ１１３から読み出されるデータの位相について説明する。図３に示されるように、ｎ個のメモリ読出しデータ１５３−１乃至メモリ読出しデータ１５３−ｎが読み出される。これらのデータは相互に一定間隔Ｌ分、位相が離れている。即ち、メモリ読出しデータ１５３−１から一定間隔Ｌ分位相が送れてメモリ読出しデータ１５３−２が読み出される。そして、メモリ読出しデータ１５３−２から一定間隔Ｌ分位相遅れてメモリ読出しデータ１５３−３が読み出される。このようにして、順次一定間隔Ｌ分位相を遅らせながら順次、データが読み出される。そうすると、図３に示されるように、メモリ読み出しデータ１５３−１においてＤｎに対応する同期ビットが読み出されると、その同期ビットと同時に読み出される他のメモリ読み出しデータ１５３−２乃至１５３−ｎにおけるＤｎ−１乃至Ｄ１に対応する同期ビット（図中の点線で囲んだ同期ビット）は、フレーム同期パターンと一致する、ベースバンドフレーム中に含まれる全ての同期ビットを並列に出力することになる。従って、この時点において、フレーム同期パターン４５０−１乃至４５０−ｎと一致し、現用側パターン一致情報１６３Ｒを出力することになる。
【００３４】
読み出しクロック生成回路１１５は、現用側誤り訂正回路１０１Ｒから受信したクロック信号１５６Ｒを周波数変換して読み出しクロック１６１を生成し、出力する。クロックの周波数比は、誤り訂正フレーム除去データ１５２のデータバス幅とメモリ読み出しデータ１５３−１〜１５３−nの各々１列のデータバス幅との比率、及び図２に示す誤り訂正フレーム２００を構成する全データビット数と、全データビット数からフレーム同期データ２０１及び冗長データ２０３を除いた誤り訂正データ２０２のデータビット数との比率により決定する。読み出しカウンタ１１４は、読み出しクロック１６１に同期して動作し、現用側位相制御信号１６２Ｒを受信してアドレス値を決定し、読み出しアドレス１６０を出力する。このように、メモリ１１３に格納された誤りフレーム除去データを所定の読み出しクロック１６１に基づき読み出すことによって速度変換機能が実現される。
【００３５】
尚、本発明においては、読み出しクロック生成回路１１５によって生成されるクロック１６１は、ここで述べた方法により生成されるものでなくともよく、他の方法により生成されたものでもよい。
【００３６】
ベースバンドフレーム同期検出回路１１６は、読み出しクロック１６１に同期して動作する。このベースバンドフレーム同期検出回路１１６は、メモリ１１３が出力したnビットのメモリ読み出しデータ１５３−１〜１５３−nを受信してベースバンドフレームのフレーム同期を確立する。さらに、当該ベースバンドフレーム同期検出回路１１６は、メモリ１１３が出力したメモリ読み出しデータ１５３−１〜１５３−nのうち、予め定められたいずれか１列のみ、現用回線信号１５４Ｒとして出力する。図１に示す例では、メモリ読み出しデータ１５３−１が現用回線信号１５４Ｒとして出力されている。ここで、現用回線信号１５４Ｒとして出力されるメモリ読み出しデータは、基本的に位相に関係なくデータ自身を抽出するためのものであるから、メモリ読み出しデータ１５３−１〜１５３−nのうちの任意の１列のデータであればよい。また、当該ベースバンドフレーム同期検出回路１１６は、現用側のベースバンドフレーム位相を示す現用側フレーム位相情報１６４Ｒを出力する。さらに、当該ベースバンドフレーム同期検出回路１１６は、受信したデータからベースバンドフレーム同期パターンを検出した際には、遅延調整機能のトリガとなる現用側パターン一致情報１６３Ｒを出力する。さらに、また、当該ベースバンドフレーム同期検出回路１１６は、ベースバンドフレーム同期が確立していない状態の時には、現用側のベースバンドフレーム同期外れ状態を示す現用側フレーム同期外れ警報１６５Ｒを出力する。
【００３７】
図４は、ベースバンドフレーム同期回路１１６の一実施の形態を示すものである。図に示すベースバンドフレーム同期回路１１６は、パターン生成回路４０１、ハンチング回路４０２、フレームカウンタ４０３、及び警報発動保護回路４０４から構成されている。
【００３８】
パターン生成回路４０１は、１つのベースバンドフレーム２１０に含まれるベースバンドフレーム同期ビット２１１−１〜２１１−nと同数、すなわちnビットのフレーム同期パターン４５０−１〜４５０−nを出力する。
【００３９】
ハンチング回路４０２は、フレームカウンタ４０３が出力する現用側フレーム位相情報１６４Ｒのタイミングで、nビットのメモリ読み出しデータ１５３−１〜１５３−nと、nビットのフレーム同期パターン４５０−１〜４５０−nを全ビット同時に比較することによって同期状態を確認する。同期が確立していない状態では、メモリ１１３よりデータが各メモリ読み出しデータ当たり１ビットずつ同期状態の確認を実行する。一旦、比較結果が一致した場合には、その位相情報に基づき、次に同様のパターンが発生するタイミングで当該比較処理を実行する。比較した結果が一致している場合に、このハンチング回路４０２は、現用側パターン一致情報１６３Ｒを出力する。他方、比較した結果が一致しない場合に、ハンチング回路４０２は、現用側パターン一致情報１６３Ｒの出力を解除するとともに、位相情報４５１をフレームカウンタ４０３に出力する。また、警報発動保護回路４０４から現用側フレーム同期外れ警報１６５Ｒを受信した場合に、当該ハンチング回路４０２は、受信したメモリ読み出しデータ１５３−１〜１５３−nに対して読み出しクロック１６１の全クロックタイミングを対象にベースバンドフレーム同期ビットの検索（以降、ハンチング制御と表記する）を行い、フレーム同期パターン４５０−１〜４５０−nと一致する位相を検索する。
【００４０】
フレームカウンタ４０３は、位相情報４５１を受信し現用側フレーム位相情報１６４Ｒを出力すると共に、前記位相情報４５１が示す位相をベースバンドフレームの先頭とするカウンタ値を生成する。警報発動保護回路４０４はハンチング回路４０２が出力する現用側パターン一致情報１６３Ｒが一定時間解除された状態、すなわちパターンの不一致が一定時間継続している状態を検出すると、現用側フレーム同期外れ警報１６５Ｒを出力する。
【００４１】
図１に示される位相制御回路１０３は、現用側パターン一致情報１６３Ｒ、予備側パターン一致情報１６３Ｐ、現用側フレーム位相情報１６４Ｒ、予備側フレーム位相情報１６４Ｐ、現用側回線劣化警報１５７Ｒ、予備側回線劣化警報１５７Ｐ、現用側フレーム同期外れ警報１６５Ｒ及び予備側フレーム同期外れ警報１６５Ｐを受信し、現用回線と予備回線の位相比較を行い、現用側位相制御情報１６２Ｒ及び予備側位相制御情報１６２Ｐを出力すると共に、現用回線と予備回線の位相が一致している状態を示す位相一致状態１６６を出力する。また、位相制御回路１０３は、現用もしくは予備のいずれかの回線に障害が発生した場合には、障害が発生していない回線の位相情報を遅延調整に用いる基準位相情報として保持する。
【００４２】
図５は、位相制御回路１０３の一実施の形態を示すものである。当該位相制御回路１０３は、障害判定回路５０１、基準位相選択回路５０２、現用側位相比較回路５０３Ｒ、予備側位相比較回路５０３Ｐ、位相一致検出回路５０４、現用側タイミング制御回路５０５Ｒ、予備側タイミング制御回路５０５Ｐから構成される。
【００４３】
障害判定回路５０１は、現用回線及び予備回線から現用側回線劣化警報１５７Ｒ、予備側回線劣化警報１５７Ｐ、現用側フレーム同期外れ警報１６５Ｒ、予備側フレーム同期外れ警報１６５Ｐを受信することによって、現用回線及び予備回線の回線状態を監視する。現用もしくは予備回線のいずれかで回線障害を検出した場合には、回線障害が発生していない系の位相を選択する旨の基準位相選択信号５５０を出力する。
【００４４】
基準位相選択回路５０２は、基準位相選択信号５５０に従い、現用側フレーム位相情報１６４Ｒ及び予備側フレーム位相情報１６４Ｐから、いずれか一方の位相情報を基準として選択し、基準位相情報５５１を出力する。
【００４５】
現用側位相比較回路５０３Ｒ及び予備側位相比較回路５０３Ｐは、基準位相情報５５１と現用側フレーム位相情報１６４Ｒ、基準位相情報５５１と予備側フレーム位相情報１６４Ｐのそれぞれを比較し、その位相差を示す現用側位相差信号５５２Ｒ及び予備側位相差信号５５２Ｐを出力する。
【００４６】
現用側タイミング制御回路５０５Ｒ及び予備側タイミング制御回路５０５Ｐは、各々現用側パターン一致情報１６３Ｒ及び予備側パターン一致情報１６３Ｐを受信している場合は、受信した現用側位相差信号５５２Ｒ及び予備側位相差信号５５２Ｐに基づき現用側及び予備側の位相タイミングを決定し、各々現用側位相制御情報１６２Ｒ及び予備側位相制御情報１６２Ｐを出力する。また、現用側タイミング制御回路５０５Ｒ及び予備側タイミング制御回路５０５Ｐは、各々現用側パターン一致情報１６３Ｒ及び予備側パターン一致情報１６３Ｐが解除されている場合には、タイミング制御を行わず、現状の制御状態を保持する。
【００４７】
位相一致検出回路５０４は、現用側フレーム位相情報１６４Ｒと予備側フレーム位相情報１６４Ｐを比較し、位相が一致している場合には位相一致情報１６６を出力する。他方、位相一致検出回路５０４は、位相が一致していない場合には位相一致情報１６６を解除する。
【００４８】
図１に示す切替制御回路１０４は、現用回線及び予備回線から現用側回線劣化警報１５７Ｒ、予備側回線劣化警報１５７Ｐ、現用側フレーム同期外れ警報１６５Ｒ、予備側フレーム同期外れ警報１６５Ｐを受信し、現用回線及び予備回線の回線状態を監視する。現用回線及び予備回線のいずれか、もしくは双方に回線障害が発生した場合は、予め定められた各警報の優先順位に基づき回線品質が高い系を選択し、切替制御信号１６７を出力する。この際、位相一致情報１６６を受信している場合には、無瞬断切替制御が可能となる。
【００４９】
無瞬断切替回路１０５は、切替制御回路１０４が出力する切替制御信号１６７に従い、現用回線信号１５４Ｒか、もしくは予備回線信号１５４Ｐか、いずれか一方を選択し、選択信号１６８を図示しないインターフェース回路へ出力する。
【００５０】
予備回線側についても現用回線側と同様に予備側誤り訂正回路１０１Ｐ、予備側ベースバンドフレーム同期部１０２Ｐから構成され、予備側誤り訂正回路１０１Ｐ、予備側フレーム同期部１０２Ｐの構成及び機能は、現用側の現用側誤り訂正回路１０１Ｒ、現用側ベースバンドフレーム同期部１０２Ｐと同様である。
【００５１】
続いて、本発明の実施の形態にかかる回線切替装置の動作について説明する。最初に当該回線切替装置の動作の概略を説明することとし、その後に詳細に説明する。特に、速度変換、ベースバンドフレーム同期及び回線切替に関する一連の動作について詳細に説明する。
【００５２】
図６、図７及び図８は、当該回路切替装置の動作の概略を示すフローチャートである。
【００５３】
まず、現用回線信号１５４Ｒと予備回線信号１５４Ｐのベースバンドフレーム同期が確立する（Ｓ１０１）。そして、現用回線信号１５４Ｒ及び予備回線信号１５４Ｐの遅延調整も完了する（Ｓ１０２）。このとき、無瞬断切り替え回路１０５は、現用回線信号１５４Ｒを選択している（Ｓ１０３）。
【００５４】
このような状態において、現用無線回線信号１５０Ｒに回線断を伴う障害が発生した場合（Ｓ１０４）には、現用側誤り訂正回路１０１Ｒが現用無線回路信号１５０Ｒの障害を検出し、現用側回線劣化警報１５７Ｒを出力する。そして、ベースバンド同期検出回路１１６では、ベースバンドフレーム同期外れと判断し、現用側フレーム同期外れ警報１６５Ｒを出力する（Ｓ１０５）。
【００５５】
位相制御回路１０３は、現用側回線劣化警報１５７Ｒ及び現用側フレーム同期外れ警報１６５Ｒを受信し、遅延調整を行う際の基準位相として予備側のベースバンドフレーム位相情報を選択する（Ｓ１０６）。そして、位相制御回路１０３では、基準位相として選択された予備側のベースバンドフレーム位相情報との位相差を無くす方向に、現用側フレーム位相及び予備側フレーム位相を制御する（Ｓ１０７）。
【００５６】
その後、位相制御回路１０３では、現用側の位相差制御を停止し、その時の制御状態を保持する（Ｓ１０８）。
【００５７】
切替制御回路１０４は、現用側回線劣化警報１５７Ｒ及び現用側フレーム同期外れ警報１６５Ｒを受信し、回線を予備側に無瞬断で切り替える処理を行なう（Ｓ１０９）。
【００５８】
ベースバンドフレーム同期検出回路１１６では、現用側フレーム同期外れ警報１６５Ｒを受信し、ハンチング制御を開始する（Ｓ１１０）。
【００５９】
現用無線回線信号１５０Ｒの障害が復旧し、同期検出すると（Ｓ１１１）、ベースバンドフレーム同期検出回路１１６は、図７に示されるように、現用側フレーム同期外れ警報１６５Ｒを解除する（Ｓ２０１）。そして、現用側フレーム同期外れ警報１６５Ｒの解除に応じて、現用側フレーム位相情報１６２Ｒの出力固定は解除され、基準位相との位相差を無くす方向に、位相制御が再開される（Ｓ２０２）。このとき、基準位相は、基本的に予備側位相のまま保持し、現用側位相には戻さない。また、回線も現用側に切り替えない。但し、現用側の優先度を高める設定をした場合には、現用側回線の復旧に伴い、基準位相を現用側に戻し、かつ回線も現用側に切り替える制御を行なってもよい。
【００６０】
図６に示すフローチャートに戻り、現用側回線が、誤り訂正フレーム同期外れ及びベースバンドフレーム同期外れに至らない、比較的軽微な障害が発生した場合（Ｓ１１２）には、次のような処理が実行される。
【００６１】
図８に示されるように、まず、現用側誤り訂正回路１０１Ｒは、現用側回線劣化警報１５７Ｒを出力する（Ｓ３０１）。
【００６２】
そして、位相制御回路１０３は、現用回線に障害が発生していると判断し、予備側を選択する（Ｓ３０２）。そして、位相制御回路１０３では、基準位相として選択された予備側のベースバンドフレーム位相情報との位相差を無くす方向に、現用側フレーム位相及び予備側フレーム位相を制御する（Ｓ３０３）。
【００６３】
切替制御回路１０４は、現用側回線劣化警報１５７Ｒを受信し、回線を予備側に無瞬断で切り替える処理を行なう（Ｓ３０４）。
【００６４】
続いて、図６、図７及び図８のフローチャートで説明した同期切替装置の動作について、詳細に説明する。
【００６５】
まず、図１において、現用回線信号１５４Ｒ及び予備回線信号１５４Ｐのベースバンドフレーム同期が確立し、現用回線信号１５４Ｒ及び予備回線信号１５４Ｐの遅延調整が完了しており、無瞬断切り替え回路１０５が現用回線信号１５４Ｒを選択している状態において、現用無線回線信号１５０Ｒに回線断を伴う障害が発生した場合について説明する。
【００６６】
現用側誤り訂正回路１０１Ｒが現用無線回路信号１５０Ｒの障害を検出すると、現用側回線劣化警報１５７Ｒを出力する。
【００６７】
このとき、誤り訂正フレーム除去回路１１０に異常な現用側誤り訂正信号１５１Ｒが入力され、メモリ１１３を介してベースバンドフレーム同期検出回路１１６に入力される。
【００６８】
このような場合、図４に示すハンチング回路４０２では、誤ったデータであるnビットのメモリ読み出しデータ１５３−１〜１５３−nを受信し、フレームカウンタ４０３が出力する現用側フレーム位相情報１６４Ｒのタイミング、すなわちベースバンドフレーム同期ビット２１１−１〜２１１−nが多重されているタイミングでnビットのメモリ読み出しデータ１５３−１〜１５３−nと、nビットのフレーム同期パターン４５０−１〜４５０−nとの比較を行う。メモリ１１３から受信したメモリ読み出しデータ１５３−１〜１５３−nは、誤ったデータであるため、ハンチング回路４０２は、ベースバンドフレーム同期パターンの不一致を検出し、現用側パターン一致情報１６３Ｒを解除する。
【００６９】
警報発動保護回路４０４は、現用側パターン一致情報１６３Ｒの解除を受信し、一定時間の保護の後にベースバンドフレーム同期外れと判断し、現用側フレーム同期外れ警報１６５Ｒを出力する。フレームカウンタ４０３は、現用側フレーム同期外れ警報１６５Ｒを受信すると現用側フレーム位相情報１６４Ｒの制御状態を固定する。
【００７０】
図１に示す位相制御回路１０３は、現用側回線劣化警報１５７Ｒ及び現用側フレーム同期外れ警報１６５Ｒを受信すると次のように処理される。まず、図５に示す障害判定回路５０１は、予め定められた警報の優先順位に基づき現用回線の回線異常を検出し、遅延調整を行う際の基準位相として予備側のベースバンドフレーム位相情報を使用する旨の基準位相選択信号５５０を出力する。そして、基準位相選択回路５０２は、基準位相として予備側フレーム位相情報１６４Ｐを選択し、基準位相情報５５１として出力する。現用側位相比較回路５０３Ｒ及び予備側位相比較回路５０３Ｐは、基準位相情報５５１に従い、現用側フレーム位相情報１６４Ｒ及び予備側フレーム位相情報１６４Ｐの位相比較を行い、現用側位相差情報５５２Ｒ及び予備側位相差情報５５２Ｐを出力する。
【００７１】
現用側タイミング制御回路５０５Ｒは、現用側パターン一致情報１６３Ｒの解除を受信すると、現用側位相差情報５５２Ｒに基づき基準位相情報５５１との位相差を無くす方向に図１の読み出しカウンタ１１４を介して読み出しアドレス１６０の値を増減する制御を停止し、現用側パターン一致情報１６３Ｒを受信していた時の制御状態を保持して現用側位相制御情報１６２Ｒを出力する。
【００７２】
予備側タイミング制御回路５０５Ｐは、予備側パターン一致情報１６３Ｐを受信していることから、予備側位相差情報５５２Ｐをもとに継続して読み出しカウンタ１１４を介して読み出しアドレス１６０を制御する。
【００７３】
図１に示す切替制御回路１０４は、位相一致情報１６６を受信している状態で現用側回線劣化警報１５７Ｒ及び現用側フレーム同期外れ警報１６５Ｒを受信し、かつ予備側の警報を受信していないことから、予め定められた切り替え優先順位に従い、回線を予備側に無瞬断で切り替える旨の切替制御情報１６７を出力する。そして、無瞬断切替回路１０５は、当該切替制御情報１６７に基づいて予備回線信号１５４Ｐを選択し、選択信号１６８を出力する。
【００７４】
ベースバンドフレーム同期検出回路１１６の構成である、図４に示すハンチング回路４０２では、現用側フレーム同期外れ警報１６５Ｒを受信すると現用回線信号１５４Ｒのベースバンドフレーム同期が外れたことを検出し、上述したハンチング制御を開始する。ハンチング制御は、図１に示す読み出しアドレス１６０が変化する毎に逐次更新されるメモリ読み出しデータ１５３−１〜１５３−nとフレーム同期パターン４５０−１〜１５３−ｎとをｎビット同時に値の比較を行い、フレーム同期パターン４５０−１〜４５０−ｎと一致するメモリ読み出しデータ１５３−１〜１５３−ｎの位相を検索する。ハンチング制御は、比較結果が一致するまで継続される。
【００７５】
ここで、現用無線回線信号１５０Ｒの障害が復旧し、現用側誤り訂正回路１０１Ｒ、誤り訂正フレーム除去回路１１０、及びメモリ１１３を経由してベースバンドフレーム同期検出回路１１６が正常なメモリ読み出しデータ１５３−１〜１５３−nを受信したとする。この場合の処理について、さらに詳述する。
【００７６】
ハンチング回路４０２は、メモリ読み出しデータ１５３−１〜１５３−nとフレーム同期パターン４５０−１〜４５０−nとの値がすべて一致すると、現用側パターン一致情報１６３Ｒを出力する。警報発動保護回路４０４は、現用側パターン一致情報１６３Ｒを検出すると、現用側フレーム同期外れ警報１６５Ｒを解除する。ハンチング回路４０２は、現用側フレーム同期外れ警報１６５Ｒが解除されたことを検出するとハンチング制御を停止し、フレーム同期パターン４５０−１〜４５０−nと一致したメモリ読み出しデータ１５３−１のベースバンドフレーム位相を位相情報４５１として出力する。
【００７７】
フレームカウンタ４０３は、現用側フレーム同期外れ警報１６５Ｒの解除を受信すると、現用側フレーム位相情報１６４Ｒの出力固定を解除し、ベースバンドフレーム同期後の位相情報４５１に従い現用側フレーム位相情報１６４Ｒを出力する。
【００７８】
図５に示す現用側タイミング制御回路５０５Ｒは、解除されていた現用側パターン一致情報１６３Ｒを再び受信すると、現用側位相差情報５５２Ｒに基づき基準位相情報５５１との位相差を無くす方向に、図１に示す読み出しカウンタ１１４が出力する読み出しアドレス１６０の値を増減する制御を再開する。さらに、現用側タイミング制御回路５０５Ｒは、現用側位相比較回路５０３Ｒがベースバンドフレーム同期後の現用側フレーム位相情報１６４Ｒと基準位相情報５５１を比較することにより出力した現用側位相差情報５５２Ｒに基づいて、現用側位相制御情報１６２Ｒを生成し、出力する。
【００７９】
図１に示す読み出しカウンタ１１４は、現用側パターン一致情報１６３Ｒ受信に応じて固定されていた現用側位相制御情報１６２Ｒがベースバンドフレーム同期後の新たな現用側位相制御情報１６２Ｒに変更されることに伴って、当該新たな現用側位相制御情報１６２Ｒを受信する。そして、読み出しカウンタ１１４は、この新たな現用側位相制御情報１６２Ｒに基づいて、読み出しアドレス１６０の値を更新する。これにより、遅延調整が完了する。
【００８０】
この直後、一時的に現用側パターン一致情報１６３Ｒは解除されるが、直後のベースバンドフレーム同期ビット位置でパターンの一致を検出し、再び現用側パターン一致情報１６３Ｒが出力される。この段階で現用側フレーム位相情報１６３Ｒ及び予備側フレーム位相情報１６３Ｐが一致し、無瞬断切替を実施するための遅延調整が完了する。
【００８１】
尚、予備無線回線信号１５０Ｐに障害が発生し、復旧した場合にも、同様の処理を経て無瞬断切替回路１０５は現用回線信号１５４Ｒを選択する。
【００８２】
次に、現用回線信号１５４Ｒ及び予備回線信号１５４Ｐのベースバンドフレーム同期が確立し、現用回線信号１５４Ｒ及び予備回線信号１５４Ｐの遅延調整が完了しており、無瞬断切り替え回路１０５が現用回線信号１５４Ｒを選択している状態における現用回線において、誤り訂正フレーム同期外れ及びベースバンドフレーム同期外れに至らない、比較的軽微な障害が発生した場合について説明する。
【００８３】
現用側誤り訂正回路１０１Ｒは、受信した現用無線回線信号１５０Ｒから予め定められた基準を超える誤りを検出し、現用側回線劣化警報１５７Ｒを出力すると共に現用側誤り訂正後信号１５１Ｒを出力する。ベースバンドフレーム同期回路１１６は、メモリ読み出しデータ１５３−１〜１５３−nを受信するが、誤りが軽微であり、ベースバンドフレーム同期を確立できるため、現用側フレーム同期外れ警報１６５Ｒを出力しない。
【００８４】
この時、位相制御回路１０３内にある、図５に示す障害判定回路５０１は、予備側回線劣化警報１５７Ｐ、現用側フレーム同期外れ警報１６５Ｒ及び予備側フレーム同期外れ警報１６５Ｐを受信していない状態で現用側回線劣化警報１５７Ｒを受信すると、現用回線に障害が発生していると判断し、予備側を選択する旨の基準位相選択信号５５０を出力する。
【００８５】
基準位相選択回路５０２は、この基準位相選択信号５５０を受信すると、現用側フレーム位相情報１６４Ｒを選択している状態から予備側フレーム位相情報１６４Ｐを選択し、基準位相情報５５１を出力する。現用側位相比較回路５０３Ｒ及び予備側位相比較回路５０３Ｐは、各々基準位相情報５５１と現用側フレーム位相情報１６４Ｒ、予備側フレーム位相情報１６４Ｐとを比較し、その位相差を示す現用側位相差信号５５２Ｒ及び予備側位相差信号５５２Ｐを出力する。現用側及び予備側タイミング制御回路５０５Ｒ、５０５Ｐは、各々現用側及び予備側パターン一致情報１６３Ｒ、１６３Ｐを受信しているため、受信した現用側位相差信号５５２Ｒ及び位相差信号５５２Ｐに基づき現用側及び予備側の位相タイミングを決定し、各々現用側位相制御情報１６２Ｒ及び予備側位相制御情報１６２Ｐを出力する。さらに、位相一致検出回路５０４は、現用側及び予備側フレーム位相情報１６４Ｒ、１６４Ｐが一致していることを検出し、位相一致情報１６６を出力する。また、切替制御回路１０４は、予備側回線劣化警報１５７Ｐ、現用側及び予備側フレーム同期外れ警報１６５Ｒ、１６５Ｐを受信していない状態で現用側回線劣化警報１５７Ｒを受信し、かつ前記位相一致情報１６６を受信したことをうけて、回線を予備側に無瞬断で切り替える旨の切替制御情報１６７を出力する。そして、無瞬断切替回路１０５は、当該切替制御信号１６７の受信に応じて予備回線信号１５４Ｐを選択し、無瞬断切替が完了する。
【００８６】
以上のように、現用の回線において現用側ベースバンドフレーム同期外れに至らない障害が発生した場合には、現用側から予備側へ無瞬断で切り替えると共に、遅延調整に用いる基準位相として予備側のフレーム位相情報を保持する。予備の回線において予備側ベースバンドフレーム同期外れに至らない障害が発生した場合にも同様に、現用側へ無瞬断で切り替えると共に、遅延調整に用いる基準位相として現用側のフレーム位相情報を保持する。
【００８７】
以上、説明したように、発明の実施の形態１にかかる回線切替装置においては、運用回線のベースバンドフレーム位相情報を基準位相として保持し、非運用回線のベースバンドフレーム位相が基準位相と一致するように非運用回線のメモリからベースバンドフレーム同期回路に出力するデータの読み出しアドレスを制御することにより、運用回線のベースバンドフレーム位相を制御することなく現用回線と予備回線との遅延調整を行うことができるため、運用回線に障害を与えることなく現用回線と予備回線との遅延調整ができるという効果を奏する。
【００８８】
また、ベースバンドフレーム同期回路がベースバンドフレーム同期検出を行うためのデータを遅延調整に用いるメモリから読み出すため、ベースバンドフレーム同期検出制御中にメモリの読み出しアドレスを制御することで、任意の位相でベースバンドフレーム同期をとることが可能であるため。現用回線と予備回線との遅延調整をベースバンドフレーム同期確立と同時に、かつ人の手を介在することなく自動的に実施することができるという効果も奏する。さらに、障害対応やメンテナンス時に人為作業を簡略化し、人為的な操作による回線障害を未然に防ぐことが可能となるという効果も奏する。
【００８９】
さらに、本発明の実施の形態１にかかる回線切替装置では、ベースバンドフレーム同期回路に速度変換機能と遅延調整機能を併せ持つことにより、速度変換に用いるメモリと遅延調整に用いるメモリを共通化することが可能である。そして、ベースバンドフレーム同期検出の際にメモリに蓄積されたデータを活用することにより、ベースバンドフレーム同期検出のためのメモリを予め用意することなく、時間的に離れた複数のベースバンドフレーム同期ビットとフレーム同期パターンとの比較を複数ビット同時に行うことが可能である。さらには、ベースバンドフレーム同期確立までの間に繰り返される誤検出を低減し、ベースバンドフレーム同期検出時間を短縮できる。このため、回路規模を小型化すると共に機能の向上を図ることができるという効果を奏する。
【００９０】
発明の実施の形態２．
図９及び図１０を用いて、発明の実施の形態２にかかる回線切替装置におけるベースバンドフレーム同期検出回路について説明する。
【００９１】
発明の実施の形態１にかかるベースバンドフレーム同期検出回路１１６では、図４に示されるように、１つのベースバンドフレーム構造２１０中に一定間隔Lでnビット存在するベースバンドフレーム同期ビット２１１−１〜２１１−nを、Lビットごとに遅延させたn列のメモリ読み出しデータとして出力することにより、予め定められたフレーム同期パターンとnビット同時に比較することでフレーム同期を検出していた。
【００９２】
本発明の実施の形態２にかかるベースバンドフレーム同期検出回路１１６では、図９に示されるように、独立した２つのハンチング回路６０２、６０３を設けている。そして、これらのハンチング回路６０２、６０３は、メモリに蓄積されたデータから互いに異なる２つの位相のメモリ読み出しデータ６５０−１、６５０−２を受信し、ベースバンドフレーム同期ビットが存在するLビット間隔毎に１ビットで出力されるフレーム同期パターン６５１と順次比較することにより、異なる２つの位相で同時にハンチング制御を行う。そして、二つのハンチング回路６０２及びハンチング回路６０３のうち、先に同期を検出したハンチング回路の位相情報６５２もしくは位相情報６５３を用いてベースバンドフレーム同期を確立している。
【００９３】
この例では、図１０に示されるように、メモリ読み出しデータ６５０−１、６５０−２の位相は、２分の１フレームずれている。
【００９４】
図９に示されるように、本発明の実施の形態２にかかるベースバンドフレーム同期検出回路１１６は、パターン生成回路６０１、２つのハンチング回路６０２、６０３、選択回路６０４、警報発動保護回路６０５、及びフレームカウンタ６０６から構成される。
【００９５】
メモリ読み出しデータ６５０−１、及びメモリ読み出しデータ６５０−１との位相がベースバンド信号フレーム構造において２分の１フレームずれたメモリ読み出しデータ６５０−２は、各々ハンチング回路６０２及びハンチング回路６０３に入力される。パターン生成回路６０１は、１ビットのフレーム同期パターン６５１を２つのハンチング回路６０２、６０３の双方へ出力する。
【００９６】
２つのハンチング回路６０２、６０３は、各々メモリ読み出しデータ６５０−１、６５０−２とフレーム同期パターン６５１とを比較し、各々位相が一致した場合には、一致情報６５２、６５３、及び位相情報６５４、６５５を選択回路６０４に出力する。選択回路６０４は、２つのハンチング回路６０２、６０３が出力する各々一致情報６５２、６５３のうち、先に一致し出力されたいずれか一方を選択しパターン一致情報６５７を出力すると共に、そのとき選択した側の位相情報６５４もしくは６５５を選択して選択位相信号６５６を出力する。
【００９７】
この発明の実施の形態２にかかる同期検出回路は、同期検出に至るまでの時間を短くできるという効果を奏する。
【００９８】
尚、フレームカウンタ６０６及び警報発動保護回路６０５の動作は、図４に示したフレームカウンタ４０３及び警報発動保護回路４０４と等しい。また、ハンチング回路６０２及び６０３においてフレームカウンタ６０６が出力するフレーム位相情報１６４Ｒを受信した時の動作、及び警報発動保護回路６０５が出力するフレーム同期外れ警報１６５Ｒを受信したときの動作は、図４におけるハンチング回路４０２と等しい。
【００９９】
尚、この例では、２つのハンチング回路を設け、各々に入力されるメモリ読み出しデータの位相をフレームの２分の１ずらしていたが、これに限られない。３つのハンチング回路を設け、各々に入力されるメモリ読み出しデータの位相をフレームの３分の１ずらすようにしてもよく、４つのハンチング回路を設け、各々に入力されるメモリ読み出しデータの位相をフレームの４分の１ずらすようにしてもよい。即ち、任意の数ｍのハンチング回路を設け、各々に入力されるメモリ読み出しデータの位相をフレームのｍ分の１ずらすようにすればよい。
【０１００】
その他の実施の形態．
上述の例では、現用回線及び予備回線が各々１本ずつの場合を説明したが、これに限らず、現用回線及び予備回線の双方又は一方が複数の場合であっても、本発明を適用することができる。
【０１０１】
上述の例では、ベースフレーム２１０中に設けられた同期ビットは、一定間隔毎に１ビットずつ配置されていたが、これに限らず、一定間隔毎に２ビット以上ずつ配置される場合にも本発明を適用できる。
【０１０２】
上述した回線切替装置は、無線通信装置において用いられる場合が典型的であるが、これに限らず、有線通信装置において用いられることも可能である。特に光ファイバー等の光回線を用いた光通信において用いてもよい。
【０１０３】
上述の例では、フレーム同期のために、メモリ１１３から一定間隔Ｌずつ位相をずらして、メモリ読み出しデータ１５３−１乃至１５３−ｎが順々に読み出されていた。しかしながら、最終的に一定間隔Ｌずつ位相がずれたデータが読み出されていればよく、それが上述の例のように順々に位相をずらす必要はない。但し、同期処理を行なう上では、読み出されるデータの位相がどのようにずれているかは特定されていなければならず、特定されたデータの位相に応じて、パターン生成回路４０１によって生成される同期パターン４５０−１乃至４５０−ｎの内容が決定される。
【０１０４】
上述の回線切替装置では、速度変換回路のデータ列の読み出し位相を制御することで遅延調整しているが、この場合に用いられるベースバンドフレーム同期回路は、図４に示す構成でなくても適用可能である。
【０１０５】
また、上述の回線切替装置では、選択されている系の位相を基準にして選択されていない系の位相を制御するようにしているが、この場合に用いられるベースバンドフレーム同期回路は図４に示す構成でなくともよく、また、速度変換回路のデータ列の読み出し位相を制御することによる遅延調整方法を採用していなくてもよい。
【０１０６】
図４を中心に説明した新規なベースバンドフレーム同期回路は、必ずしも、図１で示されるような構成の回線切替装置において用いられる必要はない。即ち、速度変換回路のデータ信号の読み出し位相を制御するような構成や、速度変換回路に用いるメモリと遅延調整回路に用いるメモリを共有化する構成等の構成を採用していない装置において、当該新規なフレーム同期回路を用いるようにしてもよい。
【０１０７】
【発明の効果】
本発明により、回路規模を小型化することができ、運用回線に障害を与えることなく遅延調整が可能な回線切替装置及び同期切替方法を提供することができる。
【図面の簡単な説明】
【図１】本発明にかかる回線切替装置のブロック図である。
【図２】本発明にかかる回線切替装置において用いられる信号のベースバンドフレーム構造及び誤り訂正フレーム構造を示す図である。
【図３】本発明にかかる回線切替装置においてメモリより読み出されるデータの位相を説明するための図である。
【図４】本発明にかかる回線切替装置のベースバンドフレーム同期検出回路のブロック図である。
【図５】本発明にかかる回線切替装置の位相制御回路のブロック図である。
【図６】本発明にかかる回線切替装置の動作を示すフローチャートである。
【図７】本発明にかかる回線切替装置の動作を示すフローチャートである。
【図８】本発明にかかる回線切替装置の動作を示すフローチャートである。
【図９】本発明にかかる回線切替装置のベースバンドフレーム同期検出回路の別の例を示すブロック図である。
【図１０】本発明にかかる回線切替装置においてメモリより読み出されるデータの位相を説明するための図である。
【図１１】従来の回線切替装置のブロック図である。
【符号の説明】
１０１Ｒ  現用側誤り訂正回路
１０２Ｒ  現用側ベースバンドフレーム同期部
１０１Ｐ  予備側誤り訂正回路
１０２Ｐ  予備側ベースバンドフレーム同期部
１０３  位相制御回路
１０４  切替制御回路
１０５  無瞬断切替回路
【図１】
0003692994.tif 000002
【図２】
0003692994.tif 000003
【図３】
0003692994.tif 000004
【図４】
0003692994.tif 000005
【図５】
0003692994.tif 000006
【図６】
0003692994.tif 000007
【図７】
0003692994.tif 000008
【図８】
0003692994.tif 000009
【図９】
0003692994.tif 000010
【図１０】
0003692994.tif 000011
【図１１】
0003692994.tif 000012