(57)【特許請求の範囲】
【請求項１】
半導体基板（２）の一方の面に力学量の作用に応じて変位する構造体を含むセンシング部（５）を設けて成るセンサチップ（１）を備えた半導体装置において、
前記センサチップ（１）からのセンサ出力の処理回路が形成され、当該センサチップ（１）のセンシング部（５）側の面が、そのセンシング部（５）及び前記処理回路間を電気的に接続するためのバンプ電極（１１）を介してフェースダウン接合される半導体材料製の回路チップ（１０）と、
前記センサチップ（１）及び回路チップ（１０）間に、前記センシング部（５）を収納した状態の気密空間（１３）を形成するように介在された枠状の封止体（１２）とを備えた上で、
前記回路チップ（１０）上に接続用電極（１５、１６）を同一材料にて同一膜厚となるように形成すると共に、これら接続用電極（１５、１６）上に前記バンプ電極（１１）及び封止体（１２）を構成するための下地バンプ（２４）及び表層バンプ（２５）をそれぞれ同一材料にて同一膜厚となるように順次形成することにより、当該バンプ電極（１１）の中心部を通る縦断面においてバンプ電極（１１）及び接続用電極（１５）の断面構造と封止体（１２）及び接続用電極（１６）の断面構造とが同一となるように構成し、
前記センサチップ（１）側に、前記バンプ電極（１１）及び封止体（１２）とそれぞれ接合される電極パッド（８）及び接合用パッド（９）を同一材料にて同一膜厚となるように形成したことを特徴とする半導体装置。
【請求項２】
前記バンプ電極（１１）及び封止体（１２）を構成する表層バンプ（２５）は、はんだ材料により形成され、前記電極パッド（８）及び接合用パッド（９）は前記はんだ材料と金属化合物を形成する金属材料により形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記回路チップ（１０）側には、ワイヤボンディング用電極部（１４）が、前記バンプ電極（１１）及び封止体（１２）の下地バンプ（２４）と同一材料にて同一膜厚となるように形成されていることを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、加速度やヨーレートなどの力学量を検出するために、力学量の作用に応じて変位する構造体を含んで成る半導体センサチップを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、静電容量型の半導体加速度センサにおいては、加速度の作用に応じて変位する梁構造体を備えた構成となっており、斯様な梁構造体を含むセンシング部を備えたセンサチップを、半導体材料に対するサーフェースマイクロマシニング技術により製造することが行われている。このような構造の半導体加速度センサは、小型化が容易であると共に、半導体プロセスとの整合性が良好であるため、従来では、同一の半導体チップ上に、センシング部と、そのセンシング部の制御やセンサ出力の処理などを行うためのセンサ回路部とを共存させることが行われている。
【０００３】
また、このような半導体加速度センサを収納するためのパッケージ形態は、コストダウンを図る意味から樹脂モールドパッケージが最も適している。但し、このように樹脂モールドパッケージを採用する場合には、機械的強度が小さい梁構造体を樹脂モールド圧力から保護する必要がある。このため、従来では、半導体チップ上に、センシング部及びセンサ回路部を覆うようにして保護キャップを設けることが行われている。
【０００４】
【発明が解決しようとする課題】
近年、自動車のエアバッグ或いはサスペンション制御などに用いられる加速度センサにあっては、その小型化及び低コスト化のニーズが高まっている。しかしながら、従来のように同一の半導体チップにセンシング部及びセンサ回路部を平面配置するチップ形態を採用すると共に、樹脂モールドに対処するための保護キャップを設ける構成では、上記のようなニーズに対応することが困難になるという事情があった。
【０００５】
つまり、従来構成の半導体加速度センサでは、チップサイズが二次元方向へ拡大すると共に、別部材の保護キャップが存在するため、全体の小型化に限界がある。また、チップサイズが拡大する結果、１枚のウエーハからのチップ収率（チップ取れ数）が減少し、しかも、センシング部とセンサ回路部とを同時に形成する関係上、同一チップに対する工程数が増大すると共に歩留まりが低下することになり、総じてコスト高になるという事情がある。このような傾向は、センサ回路部の高集積化及び大面積化と共に顕著になってくる。
【０００６】
また、従来では、特開平６−３４７４７５号公報に見られるように、ガラス基板上に配置したセンサチップを覆うようにして、当該センサチップを収納するための凹部及び信号処理回路を備えたシリコン板より成る保護カバーを設ける構成とし、これにより樹脂モールド可能な構造としたものも実現されている。
【０００７】
しかしながら、このものにあっても、センサチップと信号処理回路とが二次元状配置になると共に、別部材の保護カバーが必要であるため、二次元方向への寸法が拡大して全体の小型化が困難になるという問題点がある。しかも、上記公報のものでは、ガラス基板と保護カバー（シリコン基板）との間を陽極接合すると共に、信号処理回路側の引出し電極とガラス基板側の引出し電極とを物理的接触により接続する構成となっているため、上記各引出し電極間のコンタクト抵抗値が大きくなる可能性があり、また、気密性も十分とはいえず、ナトリウム汚染を来たす恐れもあるため、総じて動作信頼性が低下するという問題点があった。
【０００８】
本発明は上記のような事情に鑑みてなされたものであり、その目的は、力学量の作用に応じて変位する構造体を含むセンシング部とそのセンサ出力の処理回路とを一体的に備えた構成のものでありながら、全体の小型化及びコストの低減を実現できると共に、動作信頼性の向上を図り得るようになるなどの効果を奏する半導体装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１記載の半導体装置によれば、半導体基板（２）より成るセンサチップ（１）のセンシング部（５）側の面が、当該センサチップ（１）からのセンサ出力の処理回路が形成された半導体材料製の回路チップ（１０）に対して、センシング部（５）及び処理回路間を電気的に接続するためのバンプ電極（１１）を介してフェースダウン接合されることになる。また、この接合状態では、センサチップ（１）及び回路チップ（１０）間に介在された封止体（１２）によって、前記センシング部（５）を囲んだ気密空間（１３）が形成されるようになる。
【００１０】
この結果、回路チップ（１０）及びセンサチップ（１）が所謂ＣＯＣ（Chip On Chip）構造とされることになって、それらのチップサイズが従来構成のように二次元方向へ拡大することがなくなり、しかも、センサチップ（１）によって従来の保護キャップの機能を兼用できるから、余分な寸法拡大を伴うことがなくなるものであり、総じて全体の小型化を実現できることになる。
【００１１】
また、チップサイズが小さくなる結果、１枚のウエーハからのチップ収率が大きくなると共に、センサチップ（１）と回路チップ（１０）とを別工程で形成できて、各チップに対する工程数が減少すると同時に、各チップについての歩留まりが向上することになり、総じてコストの低減を図り得るようになる。しかも、封止体（１２）によってセンシング部（５）を囲んだ気密空間（１３）が形成される構成となっているから、安価な樹脂モールドパッケージを使用しても当該センシング部（５）に悪影響が及ぶ恐れがなくなり、この面からもコストの低減を促進できるようになる。
【００１２】
さらに、センサチップ（１）及び回路チップ（１０）間の電気的な接続を、バンプ電極（１１）を介して確実に行うことができ、しかも、封止体（１２）によりセンシング部（５）の形成領域への液体の浸入を確実に防止できると共に、従来構成のようなガラスの陽極接合に伴うナトリウム汚染を来たすことがなくなるから、動作信頼性が低下する恐れがなくなる。
この場合、前記ＣＯＣ構造を実現するためのバンプ電極（１１）及び封止体（１２）は回路チップ（１０）側に予め形成されたものであり、また、バンプ電極（１１）及び封止体（１２）と接合される電極パッド（８）及び接合用パッド（９）はセンサチップ（１）側に予め形成されたものであるから、当該ＣＯＣ構造を完成させるに当たっては、センサチップ（１）を回路チップ（１０）上に接合するだけで良く、その接合工程を簡略化することができる。
また、バンプ電極（１１）の中心部を通る縦断面においてバンプ電極（１１）及び接続用電極（１５）の断面構造と封止体（１２）及び接続用電極（１６）の断面構造とが同一となるように構成され、電極パッド（８）及び接合用パッド（９）も同一の材料にて同一膜厚となるように形成されるものであるから、バンプ電極（１１）及び封止体（１２）を同一の工程で同時に形成可能になると共に、電極パッド（８）及び接合用パッド（９）と、各接続用電極（１５、１６）とについても、それぞれを同一の工程で同時に形成可能になる。このため、それらを形成するのに必要な工程数が減少することになって、製造コストを引き下げ得るようになる。
【００１８】
【発明の実施の形態】
以下、本発明を静電容量型の半導体加速度センサに適用した一実施例について図面を参照しながら説明する。
図１には本実施例による半導体加速度センサの断面構造が摸式的に示され、図２には同加速度センサを分解した状態での部分断面斜視図が摸式的に示されている（尚、図１及び図２間の寸法関係は必ずしも一致しない）。
【００１９】
これら図１及び図２において、矩形状をなすセンサチップ１は、単結晶シリコン基板２（本発明でいう半導体基板に相当）の一方の面（下面）に、例えばシリコン酸化膜より成る絶縁膜３を介して単結晶シリコン薄膜４を形成したＳＯＩ（Silicon On Insulator）構造を有するもので、その単結晶シリコン薄膜４に対しサーフェースマイクロマシニング技術によってセンシング部５を形成した構成となっている。尚、上記のようなＳＯＩ構造は、例えば、絶縁膜を形成した単結晶シリコン基板上に他の単結晶シリコン基板を貼り合わせて研磨するという所謂貼り合わせ法により形成することができるが、この他の手段（例えば特開平５−２１１１２８号公報に見られる手段）により形成することも可能である。
【００２０】
上記センシング部５は、具体的に図示しないが、単結晶シリコン基板２上にアンカー部により支持された梁構造体と、この梁構造体と一体に形成された可動電極と、単結晶シリコン基板２上に上記可動電極と所定ギャップを存した状態で支持された固定電極とを備えた構造となっており、加速度の作用に応じた梁構造体の変位を、当該梁構造体と一体に変位する可動電極と静止状態にある固定電極間との静電容量の変化として取り出すように構成されている。尚、梁構造体、可動電極及び固定電極には、これを構成する単結晶シリコンに対しリンなどの不純物をドープすることにより導電性が付与されている。
【００２１】
単結晶シリコン薄膜４には、矩形状のトレンチ６が形成されており、これによりセンシング部５の周囲に位置された矩形枠状の内側薄膜部４ａと、センサチップ１の外周側部位に位置された矩形枠状の外側薄膜部４ｂとに区分されている。また、上記内側薄膜部４ａ及び外側薄膜部４ｂには、それらの上面に例えばシリコン酸化膜より成る絶縁膜７が形成されている。
【００２２】
そして、内側薄膜部４ａには、センシング部５（特には、可動電極及び固定電極）に対し、電気的に接続された状態の電極パッド８が複数個形成されている。この場合、電極パッド８とセンシング部５との間の電気的な接続は、絶縁膜７に形成された開口部分、内側薄膜部４ａに対して施されたリンなどの不純物ドープ領域、絶縁膜３に形成された開口部分、単結晶シリコン基板２に対して施されたリンなどの不純物ドープ領域を通じて行われるようになっている。また、外側薄膜部４ｂには、絶縁膜７によりセンシング部５と電気的に絶縁された状態の矩形枠状の接合用パッド９が形成されている。尚、上記電極パッド８及び接合用パッド９は、後述の説明から明らかとなるように、Ｔｉ膜、Ｎｉ膜及びＡｕ膜をこの順に積層した３層構造となっている。
【００２３】
また、この場合において、ＳＯＩ構造の特性を生かすためには、絶縁膜３をそのまま残した状態として、この絶縁膜３上にセンシング部５を形成すると共に、上記のような電極パッド８及びセンシング部５間を電気的に接続する手段を、絶縁膜３上に成膜した導体膜（例えば不純物ドープトポリシリコン）により形成する構成とすることができる。
【００２４】
一方、上記のようなセンサチップ１は、熱圧着法による接合工程によって、回路チップ１０に対しフェースダウン接合される。具体的には、回路チップ１０には、センサチップ１側の電極パッド８及び接合用パッド９と対応した位置に、はんだ材料（例えばＳｎ（４０％）−Ｐｂはんだ）より成るバンプ電極１１及び矩形枠状の封止用バンプ１２（本発明でいう封止体に相当）が形成されており、これらバンプ電極１１及び封止用バンプ１２に対して、センサチップ１側の電極パッド８及び接合用パッド９をそれぞれ当接させた状態で熱圧着処理を行うことにより、センサチップ１を回路チップ１０上に搭載している。
【００２５】
このようにしてセンサチップ１が回路チップ１０上に搭載される結果、それらの間に介在された状態の封止用バンプ１２によってセンシング部５を収納した状態の気密空間１３が形成されることになる。
【００２６】
この場合、上記回路チップ１０は、単結晶シリコン基板により形成されたもので、例えば、封止用バンプ１２の外側領域には、センサチップ１からのセンサ出力の処理回路（図示せず）のための集積回路素子（トランジスタ、ダイオード、抵抗など）が作り込まれていると共に、最外周部分にＣｕ製のワイヤボンディング用電極部（以下、ボンディング用電極部と呼ぶ）１４が複数形成されている。尚、上記処理回路と前記バンプ電極１１との間は、例えば回路チップ１０内に埋込形成された導電領域を介して電気的に接続されるものである。また、回路チップ１０上には、図１のみに示すように、それぞれ前記バンプ電極１１及び封止用バンプ１２のためのアルミ電極１５及び１６（本発明でいう接続用電極に相当）、前記ボンディング用電極部１４のためのアルミ電極１７、例えばシリコン酸化膜或いはＢＰＳＧより成る絶縁膜１８及び例えばシリコン酸化膜或いはシリコン窒化膜より成るパッシベーション膜１９が形成されている。
【００２７】
図３ないし図５には、上記回路チップ１０の製造工程例が摸式的な断面図により示されており、以下これについて説明する。
即ち、図３（ａ）には、通常のＬＳＩ製造工程によって、図示しない処理回路のための集積回路素子、アルミ電極１５、１６及び１７、絶縁膜１８が形成された単結晶シリコンウエーハ２０が部分的に示されている。
【００２８】
このような単結晶シリコンウエーハ２０から回路チップ１０を製造するに当たっては、まず、当該ウエーハ２０の全面にプラズマＣＶＤ法などによりパッシベーション膜１９を形成するという成膜工程を実行し、この後に図３（ｂ）に示すように、フォトエッチングによりアルミ電極１５、１６及び１７に対応した各部分を開口するという開口工程を実行する。
【００２９】
次いで、図３（ｃ）に示すように、アルミ電極１５、１６及び１７並びにパッシベーション膜１９との密着層となるＴｉ膜２１を約３００ｎｍ程度の膜厚で蒸着した後、Ｃｕメッキの下地材料となるＣｕ膜２２を約１μｍ程度の膜厚となるように連続蒸着するという前処理工程を実行する。尚、Ｔｉ膜２１に代えて、ＴｉＮ膜或いはＴｉＮ／Ｔｉ膜を形成する構成としても良い。
【００３０】
この後には、図４（ｄ）に示すフォトリソグラフィ工程を実行する。この工程では、Ｃｕ膜２２上に、例えば約２５μｍ程度の膜厚のフォトレジスト２３（例えばポジタイプ）を塗布した後に、前記バンプ電極１１、封止用バンプ１２及びボンディング用電極部１４の形成領域に対応した部分のみを露光してエッチング除去する。
【００３１】
次に、図４（ｅ）に示すメッキ処理工程において、前記フォトリソグラフィ工程により開口されたＣｕ膜２２上に、電解メッキ法によりＣｕバンプ２４を形成し、さらに、図４（ｆ）に示すレジスト除去工程において、レジスト剥離液によりフォトレジスト２３を除去する。また、図５（ｇ）に示すエッチング処理工程において、Ｃｕバンプ２４（本発明でいう下地バンプに相当）をエッチング用のマスクとしてＣｕ膜２２及びＴｉ膜２１をエッチング除去する。これにより、アルミ電極１７と対応した部分のＣｕバンプ２４が、前記ボンディング用電極部１４として形成されることになる。
【００３２】
この後には、図５（ｈ）及び（ｉ）に示すバンプ形成工程を実行する。この工程は、まず、アルミ電極１５及び１６に対応したＣｕバンプ２４上にＳｎ−Ｐｂ系（Ｓｎ（４０％）−Ｐｂはんだ）のペースト状共晶はんだをスクリーン印刷することにより、ストレートウォール形状のはんだバンプ２５′（図５（ｈ）参照）を形成する。次いで、還元雰囲気中でアニール処理を施すことにより、はんだバンプ２５′をマッシュルーム形状のはんだバンプ２５（図５（ｉ）参照：本発明でいう表層バンプに相当）とし、以てバンプ電極１１及び封止用バンプ１２を形成する。
【００３３】
そして、最終的に、以上のような各工程を経た単結晶シリコンウエーハ２０をダイシングすることにより、図示しない処理回路やバンプ電極１１及び封止用バンプ１２などが形成された状態の回路チップ１０（図１参照）を完成させる。
【００３４】
尚、上記した一連の工程（成膜工程、開口工程、前処理工程、フォトリソグラフィ工程、メッキ処理工程、レジスト除去工程、エッチング処理工程、バンプ形成工程）が請求項７記載の発明でいう電極及び封止体形成工程に相当するものである。
【００３５】
図６ないし図１０には、前記センサチップ１の製造工程例が摸式的な断面図により示されており、以下これについて説明する。
即ち、図６（ａ）に部分的に示した単結晶シリコンウエーハ２６には、通常の半導体プロセスによって、前記絶縁膜３、単結晶シリコン薄膜４（これは内側薄膜部４ａ及び外側薄膜部４ｂ並びにセンシング部５にそれぞれ対応した部分を含む）、トレンチ６、絶縁膜７が形成されていると共に、シリコン酸化膜より成る上記絶縁膜３及び７間の空間相当部分（センシング部５の周囲、トレンチ７）を埋めるようにして同じくシリコン酸化膜より成る犠牲層２７が形成されている。さらに、絶縁膜７における前記電極パッド８の形成領域Ｐが、フォトエッチング処理により開口された状態となっている。また、単結晶シリコンウエーハ２６及び単結晶シリコン薄膜４には、必要箇所にリンなどの不純物ドープが施されている。
【００３６】
このような単結晶シリコンウエーハ２６からセンサチップ１を製造するに当たっては、まず、図６（ｂ）に示す成膜工程において、絶縁膜７及び前記領域Ｐに対応した部分の単結晶シリコン薄膜４上に、最終的に電極パッド８及び接合用パッド９となる電極膜２８を形成する。この場合、当該電極膜２８は、電極パッド８及び接合用パッド９と、Ｓｎ（４０％）−Ｐｂはんだより成るバンプ電極１１及び封止用バンプ１２とをフラックスなしで接合できるようにするために、Ａｕ／Ｎｉ／Ｔｉの３層蒸着膜としている。
【００３７】
即ち、図面表記上の都合から具体的な図示を省略したが、単結晶シリコン薄膜４及び絶縁膜７との密着層となるＴｉ膜を約１００ｎｍ程度の膜厚で蒸着し、その上にＳｎ−Ｐｂ系はんだと金属化合物を形成するための金属材料である例えばＮｉ膜を、約７００ｎｍ程度の膜厚で蒸着する。さらに、Ｎｉ膜上に、その酸化防止のためのＡｕ膜を約２０ｎｍ程度の膜厚で蒸着する。尚、このような蒸着処理は、真空雰囲気内で連続的に行うものである。
【００３８】
次いで、図６（ｃ）に示すように、上記電極膜２８を、電極パッド８及び接合用パッド９に対応した領域を残してエッチング除去するというフォトエッチング処理工程を実行することにより、当該電極パッド８及び接合用パッド９を形成する。この場合、電極膜２８の各層金属膜のエッチング液としては、例えば、Ａｕ膜に対してＮＨ4 Ｉ、Ｉ2 、Ｈ2 Ｏの混合液、Ｎｉ膜に対してＨＮＯ3 、Ｈ3 ＰＯ4 、ＣＨ3 ＣＯＯＨ、Ｈ2 Ｏの混合液、Ｔｉ膜に対して希ＨＦ液を用いることができる。
【００３９】
この後には、図７（ｄ）に示すフォトリソグラフィ工程を実行する。この工程では、絶縁膜７、電極パッド８及び接合用パッド９上に、例えば数μｍオーダーの膜厚のフォトレジスト２９（ポジタイプ）を塗布した後に、前記犠牲層２７に対応した所定領域のみを露光してエッチング除去するものであり、これにより、電極パッド８及び接合用パッド９をフォトレジスト２９により覆った状態とする。尚、次に行われる犠牲層エッチング工程の所要時間の如何によっては、上記フォトレジスタ２９として耐酸性レジスト（例えばゴム系レジスト）を使用することになる。
【００４０】
次いで、図７（ｅ）に示す犠牲層エッチング工程では、例えばＨＦ系のエッチング液によりシリコン酸化膜より成る絶縁膜７、犠牲層２７及び絶縁膜３をウエットエッチングした後に、フォトレジスト２９を除去するものであり、これによりセンシング部５を形成する。尚、センシング部５に対するリンなどの不純物のドープはこの段階で行うことができる。
【００４１】
そして、最終的に、以上のような各工程を経た単結晶シリコンウエーハ２６をダイシングすることにより、センシング部５や電極パッド８及び接合用パッド９などが形成された状態のセンサチップ１（図１参照）を完成させるものであるが、通常のダイシング工程をそのまま行った場合には、ダイシングのための冷却水によりセンシング部５が破壊されることになるため、以下のような手法を用いてダイシング工程を実行する構成としている。
【００４２】
まず、図７（ｆ）に示すように、単結晶シリコンウエーハ２６を載置状に支持可能な大きさのマシナシブルセラミックス基板３０を用意し、このセラミックス基板３０上における前記センシング部５との対応位置に、当該センシング部５との機械的な接触を回避するための凹部３０ａを形成すると共に、その凹部３０ａの底部に真空吸引用の貫通孔３０ｂを形成する。尚、このような加工はドリルを使用して行うことができる。
【００４３】
次に、図８（ｇ）に示すように、上記マシナシブルセラミックス基板３０を真空チャックステージ３１上にセットして、貫通孔３０ｂを通じた真空吸引動作が行われる状態とし、この状態で当該基板３０を７０℃程度に加熱すると共に、その基板３０上に、片側の面のみに紫外線硬化タイプの粘着剤が付着した粘着シート３２を、粘着剤付着面を上にした状態で載置する。これに伴い、粘着シート３２は、図８（ｈ）に示すようにマシナブルセラミックス基板３０の凹部３０ａに沿った形状に変形するようになる。
【００４４】
この後には、図８（ｉ）に示すように、粘着シート３２の上面（粘着剤が付着した面）に、ダイシング対象の単結晶シリコンウエーハ２６を、そのセンシング部５側の面を下向きにし且つ当該センシング部５を凹部３０ａと対応させた状態で搭載（接着）する。その後、マシナシブルセラミックス基板３０及び粘着シート３２などを室温まで冷却する。
【００４５】
次いで、真空チャックステージ３１の真空吸引動作を停止させ、しかる後に図９（ｊ）に示すように、単結晶シリコンウエーハ２６及び粘着シート３２の一体物をマシナシブルセラミックス基板３０から取り外す。この状態から、図９（ｋ）に示すように、粘着シート３２が接着された状態の単結晶シリコンウエーハ２６を、ダイシングソー３３により所定位置でダイシングする。このダイシング時には、センシング部５が粘着シート３２によりカバーされた形態となっているから、当該センシング部５が冷却水により破壊される事態が確実に防止されることになる。
【００４６】
上記のようなダイシングカット後には、図９（ｌ）に示すように、紫外線硬化タイプの粘着シート３２に対し上方から紫外線を照射することによって、当該粘着シート３２を硬化させて粘着力を低下させ、これにより粘着シート３２を除去して、図１０（ｍ）のようにセンサチップ１を完成させる。
【００４７】
このように完成されたセンサチップ１は、前にも述べたように回路チップ１０に対し熱圧着法による接合工程によってフェースダウン接合される。具体的には、この接合工程では、不活性雰囲気或いは還元雰囲気中にて、センサチップ１をＳｎ（４０％）−Ｐｂはんだの溶融温度以上である１８０℃程度に加熱し、この加熱状態で、当該センサチップ１側の電極パッド８及び接合用パッド９を、回路チップ１０側のバンプ電極１１及び封止用バンプ１２にそれぞれ当接させ、さらに、この当接状態からセンサチップ１を回路チップ１０側へ加圧するという熱圧着処理を行う。
【００４８】
このような熱圧着処理に応じて、バンプ電極１１及び封止用バンプ１２中のＳｎと電極パッド８及び接合用パッド９中のＮｉとで金属化合物を形成され、以て両者が強固に接合されるようになる。尚、上記熱圧着処理時には、回路チップ１０側を加熱しておいても良く、センサチップ１及び回路チップ１０の両者を加熱しておいても良いものである。
【００４９】
そして、熱圧着処理が済んだ後には、リードフレーム（図示せず）との接続工程をワイヤボンディングにより行う。この場合、ワイヤ線（図１に符号１４ａを付して示す）を回路チップ１０の最外周部分に形成されたＣｕ製の電極部１４に対してボンディングする関係上、その電極部１４の酸化を防止する必要がある。このため、上記接続工程は不活性雰囲気或いは還元雰囲気中にて行う。このような接続工程が終了した後には、センサチップ１及び回路チップ１０の一体物に対して樹脂モールドを施すことにより、チップパッケージングを完了させ、この後に図示しないリードフレームの切断工程などを実行して最終的に半導体加速度センサを完成させる。
【００５０】
上記した本実施例によれば以下に述べるような効果を奏することができる。  即ち、本実施例による半導体加速度センサは、センサチップ１及び回路チップ１０が所謂ＣＯＣ（Chip On Chip）構造とされることになって、それらのチップサイズが従来構成のように二次元方向へ拡大する必要がなくなる。しかも、センサチップ１が、樹脂モールド対策として必要となる保護キャップの機能を兼用しているから、余分な寸法拡大を伴うことがなくなる利点もあり、総じて半導体加速度センサの小型化を実現できることになる。
【００５１】
また、センサチップ１及び回路チップ１０の各チップサイズが小さくなる結果、１枚のウエーハからのチップ収率が大きくなると共に、センサチップ１と回路チップ１０とを別工程で形成できて、各チップ１及び１０に対する工程数が減少すると同時に、各チップ１及び１０についての歩留まりが向上することになり、総じてコストの低減を図り得るようになる。しかも、封止用バンプ１２によってセンシング部５を囲んだ気密空間１３が形成される構成となっているから、安価な樹脂モールドパッケージを使用しても当該センシング部５に悪影響が及ぶ恐れがなくなり、この面からもコストの低減を促進できるようになる。
【００５２】
さらに、センサチップ１及び回路チップ１０間の電気的な接続を、バンプ電極１１及び電極パッド８を介して確実に行うことができ、しかも、封止用バンプ１２によりセンシング部５の形成領域への液体の浸入を確実に防止できると共に、従来構成のようなガラスの陽極接合に伴うナトリウム汚染を来たすことがなくなるから、動作信頼性が低下する恐れがなくなる。
【００５３】
上記のようなＣＯＣ構造を実現するためのバンプ電極１１及び封止用バンプ１２は回路チップ１０側に予め形成されたものであり、また、バンプ電極１１及び封止用バンプ１２と接合される電極パッド８及び接合用パッド９はセンサチップ１側に予め形成されたものであるから、当該ＣＯＣ構造を完成させるに当たっては、センサチップ１を回路チップ１０上に接合するだけで良く、その接合工程を簡略化することができる。
【００５４】
この場合、上記バンプ電極１１及び封止用バンプ１２は、同一の材料（Ｓｎ−Ｐｂ系のはんだ材料）により形成される共に、電極パッド８及び接合用パッド９も同一の材料（Ａｕ／Ｎｉ／Ｔｉの３層蒸着膜）により形成され、しかも、これらバンプ電極１１及び封止用バンプ１２と、電極パッド８及び接合用パッド９とは、それぞれ同一の工程で同時に形成されるものであるから、それらを形成するために必要な工程数が減少することになって、製造コストを引き下げ得るようになる。
【００５５】
また、バンプ電極１１及び封止用バンプ１２を回路チップ１０側に形成する構成としたから、その形成工程の簡単化を実現できることになる。即ち、仮に、バンプ電極１１及び封止用バンプ１２をセンサチップ１側に形成する構成とした場合には、ペースト状共晶はんだをスクリーン印刷する際のスキージ走査でセンシング部５が破壊されたり、或いはＣｕバンプ２４のＣｕメッキのためのメッキ液がセンシング部５に悪影響を及ぼすことになるから、何らかの対策が必要となり、その形成工程が複雑化することが避けられない。これに対して、バンプ電極１１及び封止用バンプ１２を回路チップ１０側に形成する場合には、上記のような対策が不要であり、結果的にそれらバンプ電極１１及び封止用バンプ１２の形成工程を簡単化できることになる。
【００５６】
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
センサチップ１側にバンプ電極１１及び封止用バンプ１２の少なくとも一方を形成することも可能である。但し、この場合には、それらバンプ電極１１及び封止用バンプ１２の形成時にセンシング部５に悪影響が及ぶ事態を防止するための対策が必要になる。これに関連して、センサチップ１のセンシング部５側の面若しくは回路チップ１０の上面の一方にバンプ電極を形成すると共に、他方に上記バンプ電極と接合される電極パッドを形成する電極形成工程と、センサチップ１のセンシング部５側の面若しくは回路チップ１０の上面の一方にセンシング部を囲んだ気密空間を形成するための枠状の封止用バンプ（封止体）を形成すると共に、他方に上記封止用バンプと接合される枠状の接合用パッドを形成する封止体形成工程とをそれぞれ行う構成としても良い。
【００５７】
封止用バンプ１２の材料は、Ｓｎ−Ｐｂ系はんだに限らず、他の軟ろう材料或いは接着性がある無機材料などを利用することも可能である。また、電極パッド８及び接合用パッド９の材料も上記実施例に限定されるものではない。
【００５８】
静電容量型の半導体加速度センサ及びその製造に適用した実施例について説明したが、ピエゾ抵抗型の半導体加速度センサは勿論のこと、ヨーレート、振動、角速度などの物理量を検出するセンサなど、力学量の作用に応じて変位する構造体を備えた半導体装置に広く適用できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す全体の摸式的な断面図
【図２】摸式的な部分断面斜視図
【図３】回路チップの製造工程を摸式的に示す断面図その１
【図４】回路チップの製造工程を摸式的に示す断面図その２
【図５】回路チップの製造工程を摸式的に示す断面図その３
【図６】センサチップの製造工程を摸式的に示す断面図その１
【図７】センサチップの製造工程を摸式的に示す断面図その２
【図８】センサチップの製造工程を摸式的に示す断面図その３
【図９】センサチップの製造工程を摸式的に示す断面図その４
【図１０】センサチップの製造工程を摸式的に示す断面図その５
【符号の説明】
１はセンサチップ、２は単結晶シリコン基板（半導体基板）、５はセンシング部、８は電極パッド、９は接合用パッド、１０は回路チップ、１１はバンプ電極、１２は封止用バンプ（封止体）、１３は気密空間、１４はワイヤボンディング用電極部、１５、１６はアルミ電極（接続用電極）、２４はＣｕバンプ（下地バンプ）、２５ははんだバンプ（表層バンプ）を示す。
【図１】
0003644205.tif 000002
【図２】
0003644205.tif 000003
【図３】
0003644205.tif 000004
【図４】
0003644205.tif 000005
【図５】
0003644205.tif 000006
【図６】
0003644205.tif 000007
【図７】
0003644205.tif 000008
【図８】
0003644205.tif 000009
【図９】
0003644205.tif 000010
【図１０】
0003644205.tif 000011