(57)【特許請求の範囲】
【請求項１】
一面を有した第１導電型のドレイン層と、ドレイン層との間でｐｎ接合を形成する第２導電型のベース層と、ベース層の中央部を外囲した第１導電型のソース層と、ドレイン層とソース層とで挟まれたチャンネル領域の導電型を反転させるゲート電極と、ベース層及びソース層の双方と接触するソース電極と、ドレイン層の他面に形成されたドレイン電極とを備えた半導体素子の複数が、各ソース電極及び各ドレイン電極を接続した状態で並設された絶縁ゲート型の半導体装置において、
互いに隣接する両前記チャンネル領域に挟まれたドレイン層領域のうち少なくとも１個の一領域は、前記一面に沿った方向における幅を狭くした高抵抗部が設けられ、前記一領域は、前記ドレイン層領域のうち１個のみで形成されたことを特徴とする半導体装置。
【請求項２】
請求項１記載の２個の半導体装置は、各ソース電極を互いに接続するとともに、両ドレイン電極間に負荷された信号電流をスイッチングする出力部のスイッチング素子として用いられたことを特徴とする半導体リレー。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、絶縁されたゲート電極に電圧を印加し、発生する電界によって動作する電界効果型の半導体装置及びその装置を用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
従来、この種の半導体装置として、図４乃至図７に示す構成のものが存在する。このものは、一面Ａ11を有したｎ型のドレイン層Ａ1と、ドレイン層Ａ1との間でｐｎ接合を形成するｐ型のベース層Ａ2と、ベース層Ａ2の中央部を外囲したｎ型のソース層Ａ3と、ドレイン層Ａ1とソース層Ａ3とで挟まれた一面Ａ11側のベース層Ａ2であるチャンネル領域Ａ21に絶縁膜Ａ4を介して対面してそのチャンネル領域Ａ21の導電型を反転させるゲート電極Ａ5と、ベース層Ａ2及びソース層Ａ3の双方と接触するソース電極Ａ6と、ドレイン層Ａ1の他面Ａ12に形成されたドレイン電極Ａ7とを備えた半導体素子Ａの複数が、各ソース電極Ａ6及び各ドレイン電極Ａ7を接続した状態で並設されている。
【０００３】
さらに詳しくは、互いに隣接する両チャンネル領域Ａ21，Ａ21に挟まれたドレイン層Ａ1である各ドレイン層領域Ａ13の幅が、略均等に形成される。また、一般のバイポーラトランジスタと比較して、オン状態においてオフセット電圧を持たない、ゲート電極Ａ5に発生する電界によって動作するので入力抵抗が極めて大きい、及びチャンネル領域Ａ21の導電型が急速に反転してスイッチング時間が短い等、多くの長所を有している。
【０００４】
したがって、半導体リレーのスイッチング素子として用いられて、極性が互いに逆の双方向信号をオン及びオフさせるために、２個が各ソース電極Ａ6を互いに電気的に接続し両ドレイン電極Ａ7，Ａ7を出力端子とした状態で、直列に接続して用いられる。
【０００５】
【発明が解決しようとする課題】
上記した従来の半導体装置では、電圧がゲート電極Ａ5に印加されると、発生した電界でもってチャンネル領域Ａ21の導電型が反転して、ソース電極Ａ6及びドレイン電極Ａ7間がオンしスイッチングできる。
【０００６】
しかしながら、チャンネル領域Ａ21の導電型が反転してオン状態のとき、ソース電位に対してドレイン電位が低くなるような接続をおこなうと、図６に示すように電流電圧特性に不連続点を含む不連続領域Ｂが発生する。
【０００７】
この現象を図７に示す半導体素子の断面図で説明する。チャンネル領域Ａ21がオン状態であって、流れる電流が小さいとき、その電流はチャンネル領域Ａ21を通ってソース電極Ａ6からドレイン電極Ａ7側へ流れる。ところが電流が大きくなって、チャンネル抵抗Ｒｃｈと、両チャンネル領域Ａ21，Ａ21に挟まれたドレイン層領域Ａ13の抵抗Ｒｊとの和によって発生する電圧が、ドレイン層Ａ1とベース層Ａ2とのｐｎ接合で形成される内蔵ダイオードＤｉの順方向電圧を超えたとき、電流は内蔵ダイオードＤｉを通って流れる。
【０００８】
その結果、ドレイン層Ａ1はドレイン抵抗Ｒｄが下がる電導度変調を生じる。したがってソース電極Ａ6からドレイン電極Ａ7側へ電流が流れると、一定の電流値でソース電極Ａ6とドレイン電極Ａ7との間のインピーダンスが急激に変化して、不連続領域Ｂが発生する。つまり、複数の電流値が一つの電圧値に対して不連続領域Ｂで存在することになる。
【０００９】
ここで、電流電圧特性の不連続領域Ｂをなくすために、チャンネル抵抗Ｒｃｈとドレイン層領域Ａ13の抵抗Ｒｊとの和を大きくして、流れる電流が小さいうちに電導度変調を起こさせれば良い。しかし、この場合、半導体素子Ａのオン抵抗を上昇させてしまう。
【００１０】
また、半導体リレーのスイッチング素子として用いたとき、このような不連続領域Ｂが発生すると、両ドレイン電極Ａ7，Ａ7のうち一方から出力される出力電流が、他方に入力される入力電流に対して不連続となって、信号が歪むという問題が発生する。
【００１１】
本発明は、上記問題点に鑑みてなしたもので、その目的とするところは、極性が逆になっても、ソース電極及びドレイン電極間に通電された電流が、電圧に対して連続して変化する半導体装置及びその装置を用いた半導体リレーを提供することにある。
【００１２】
【課題を解決するための手段】
上記した課題を解決するために、請求項１記載の半導体装置は、一面を有した第１導電型のドレイン層と、ドレイン層との間でｐｎ接合を形成する第２導電型のベース層と、ベース層の中央部を外囲した第１導電型のソース層と、ドレイン層とソース層とで挟まれたチャンネル領域の導電型を反転させるゲート電極と、ベース層及びソース層の双方と接触するソース電極と、ドレイン層の他面に形成されたドレイン電極とを備えた半導体素子の複数が、各ソース電極及び各ドレイン電極を接続した状態で並設された絶縁ゲート型の半導体装置において、互いに隣接する両前記チャンネル領域に挟まれたドレイン層領域のうち少なくとも１個の一領域は、前記一面に沿った方向における幅を狭くした高抵抗部が設けられ、前記一領域は、前記ドレイン層領域のうち１個のみで形成された構成にしてある。
【００１４】
請求項２記載の半導体リレーは、請求項１記載の２個の半導体装置を用いたものにおいて、各ソース電極を互いに接続するとともに、両ドレイン電極間に負荷された信号電流をスイッチングするスイッチング素子として用いられた構成にしてある。
【００１５】
【発明の実施の形態】
本発明の一実施形態を図１乃至図３に基づいて以下に説明する。かかる半導体装置は、複数の半導体素子１で構成されて、各半導体素子１がドレイン層１１と、ベース層１２と、ソース層１３と、ゲート電極１４と、ソース電極１５と、ドレイン電極１６とを備えている。
【００１６】
ドレイン層１１は、一面１１ａ及び他面１１ｂを有して、導電型がｎ型で第１導電型であり、半導体基板でもって形成される。ベース層１２は、中央部１２ａを有して、導電型がボロン等の不純物を拡散したｐ型で第２導電型であり、ドレイン層１１との間でｐｎ接合を形成する。
【００１７】
ソース層１３は、導電型がリン等の不純物を拡散したｎ型で第１導電型であり、ベース層１２の中央部１２ａを外囲して略四角状に形成されて、一面１１ａ側のベース層１２であるチャンネル領域１２ｂをドレイン層１１との間に形成する。ゲート電極１４は、アルミニウム又はポリシリコン等の金属により、ドレイン層１１とソース層１３とで挟まれたチャンネル領域１２ｂに、酸化珪素からなる絶縁膜１４ａを介して対面して、そのチャンネル領域１２ｂの導電型を電圧印加時に反転させる。
【００１８】
ソース電極１５は、アルミニウム等の金属により、ベース層１２及びソース層１３の双方と接触してそれぞれを短絡する。ドレイン電極１６は、アルミニウム等の金属により、ドレイン層１１の他面１１ｂに形成される。
【００１９】
半導体素子１の複数は、各ソース電極１５及び各ドレイン電極１６を電気的に接続した状態で並設される。したがって、一領域１１ｃ及び他領域１１ｄからなるドレイン層領域が、互いに隣接する両チャンネル領域１２ｂ，１２ｂに挟まれて、両半導体素子１，１間のドレイン層１１に形成される。ここで、図２に示すように、隣接したソース層１３が接続されて、その接続されたソース層１３のコーナ部の一部が１８０度以上に形成されて、一領域１１ｃが複数のドレイン層領域のうち一個形成される。さらに、ドレイン層１１の一面１１ａに沿った方向における幅が狭い高抵抗部１１ｅがその一領域１１ｃに設けられ、抵抗が極端に大きくなっている。
【００２０】
このものの動作を説明する。電圧がゲート電極１４に印加されると、チャンネル領域１２ｂの導電型がｐ型からｎ型へ反転して、ドレイン層１１（ｎ型）、ベース層１２（ｐ型）、及びソース層１３（ｎ型）で形成されるｎｐｎ接合から、ｎｎｎ接合に反転する。したがって、ソース電極１５及びドレイン電極１６間がオン状態になる。
【００２１】
ここで、ソース電位に対してドレイン電位を低くしたとき、ドレイン層領域のうち一領域１１ｃは高抵抗部１１ｅが設けられて抵抗が極端に大きいので、チャンネル領域１２ｂを介してソース層１３から流れる電流が小さいときであっても、その電流はドレイン層１１とベース層１２とのｐｎ接合で形成される内蔵ダイオードを介して流れる。したがって、ドレイン層１１は小さい電流でもって電導度変調が起こり、電流電圧特性は不連続点が発生しなくなる。また、一領域１１ｃは複数のドレイン層領域のうち一個のみであるので、半導体素子１のオン抵抗が増大することもない。
【００２２】
ドレイン電位がソース電位に対して低くなるよう電気的に接続したときの、電流電圧特性を図３に示す。図３から電流電圧特性における不連続点が発生せず、したがって、一つの電圧値に対して複数の電流値を持たないことがわかる。
【００２３】
このものは、２個が入力部及び出力端子を有した出力部が設けられた半導体リレー（図示せず）に組み込まれて、出力部のスイッチング素子として用いられる。ソース電極１５を互いに接続して直列に接続されるとともに、両ドレイン電極１６，１６が出力端子と接続されて、信号電流が出力端子間に負荷される。そして、出力端子の一方に入力されて極性が変化する信号電流をスイッチングし、出力端子の他方に出力する。ここで、ソース電極１５を互いに接続しているのでオン状態のとき、一方の半導体装置のドレイン電位がソース電位よりも高く、他方の半導体装置のドレイン電位がソース電位よりも低い状態になる。
【００２４】
かかる一実施形態の半導体装置にあっては、上記したように、チャンネル領域１２ｂに挟まれたドレイン層領域のうち一領域１１ｃに、幅を狭くした高抵抗部１１ｅが設けられたから、ドレイン電位がソース電位に対して低くなっても、ソース層１３からドレイン層１１に流れる電流が小さい段階で、電流がドレイン層１１とベース層１２との間に形成された内蔵ダイオードを介して流れるので、一つの電圧値に対して複数の電流値を持つことなく、電流電圧特性における不連続点の発生を防止することができる。
【００２５】
また、幅の狭い一領域１１ｃが複数のドレイン層領域１１ｃ，１１ｅのうち一個のみであるから、半導体素子１の他領域１１ｄの幅が広くしたがって抵抗が小さくなって、オン抵抗を低くすることができる。
【００２６】
かかる一実施形態の２個の半導体装置を用いた半導体リレーは、各半導体装置がソース電極１５を互いに接続したスイッチング素子として用いられたから、オン状態でドレイン電位がソース電位よりも低くなっても、各半導体装置が電流電圧特性における不連続点の発生を防止しているので、両ドレイン電極１６，１６の一方から出力される出力電流が他方に入力される入力電流に対して不連続点を形成することなく、すなわち歪むことなく、両ドレイン電極１６，１６に負荷された信号電流を安定してスイッチングすることができる。
【００２７】
なお、本実施形態では、第１導電型及び第２導電型をそれぞれｎ型及びｐ型としたが、それぞれｐ型及びｎ型としてもよく、限定されない。
【００２８】
また、ドレイン層領域のうち一領域１１ｃを１個のみで形成したが、一領域１１ｃを複数個形成してもよく、限定されない。
【００２９】
【発明の効果】
請求項１記載の半導体装置は、一領域がチャンネル領域に挟まれたドレイン層領域のうち少なくとも１個形成されて、その一領域に幅を狭くした高抵抗部が設けられたから、ドレイン電位がソース電位に対して低くなっても、ソース層からドレイン層に流れる電流が小さい段階で、電流がドレイン層とベース層との間に形成された内蔵ダイオードを介して流れるので、一つの電圧値に対して複数の電流値を持つことなく、電流電圧特性における不連続点の発生を防止することができ、幅を狭くした一領域が複数のドレイン層領域のうち一個のみであるから、半導体素子の他領域の幅が広くしたがって抵抗が小さくなって、オン抵抗を低くすることができる。
【００３１】
請求項２記載の半導体リレーは、請求項１記載の２個の半導体装置を用いたものにおいて、各半導体装置がソース電極を互いに接続したスイッチング素子として用いられたから、オン状態でドレイン電位がソース電位よりも低くなっても、各半導体装置が電流電圧特性における不連続点の発生を防止しているので、出力電流が入力電流に対して不連続点を形成することなく、すなわち歪むことなく、両ドレイン電極に負荷された信号電流を安定してスイッチングすることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す図２におけるＸ−Ｘ断面図である。
【図２】同上の平面図である。
【図３】同上の電流電圧特性を表す図である。
【図４】従来例を示す図５におけるＹ−Ｙ断面図である。
【図５】同上の平面図である。
【図６】同上の電流電圧特性を表す図である。
【図７】同上の半導体素子の断面図である。
【符号の説明】
１      半導体素子
１１    ドレイン層
１１ａ  一面
１１ｂ  他面
１１ｃ  一領域（ドレイン層領域）
１１ｄ  他領域（ドレイン層領域）
１１ｅ  高抵抗部
１２    ベース層
１２ａ  中央部
１２ｂ  チャンネル領域
１３    ソース層
１４    ゲート電極
１４ａ  絶縁膜
１５    ソース電極
１６    ドレイン電極
【図１】
0003687266.tif 000002
【図２】
0003687266.tif 000003
【図３】
0003687266.tif 000004
【図４】
0003687266.tif 000005
【図５】
0003687266.tif 000006
【図６】
0003687266.tif 000007
【図７】
0003687266.tif 000008