(57)【特許請求の範囲】
【請求項１】
少なくとも１つの高速スイッチマスタ−ステージと複数の高速スイッチ従属ステージとが直列に接続され、前記高速スイッチマスターステージを導通制御信号で導通させ、この導通によって前記各高速スイッチ従属ステージに発生する電位変動を変位電流として検出することにより前記各高速スイッチ従属ステージを導通させる高圧スイッチ装置であって、
前記高速スイッチ従属ステージは、補助高速スイッチ素子と、１次側に増幅用コンデンサを直列接続したパルストランスを介してその出力側に接続された主高速スイッチ素子と、前記主高速スイッチ素子の高電圧端子から補助高速スイッチ素子の制御端子への経路上に設けられ、前記電位変動を変位電流として検出する変位電流検出コンデンサと分圧電圧検出抵抗との並列回路と、前記変位電流検出コンデンサと前記補助高速スイッチ素子の制御端子との間に設けられた変位電流検出リアクトルと、前記変位電流検出コンデンサと前記補助高速スイッチ素子の低電圧端子との間に設けられた還流ダイオードと、前記変位電流検出コンデンサと並列に接続され、その最大電圧を制限する第１の低電圧素子を備えた高圧スイッチ装置。
【請求項２】
前記環流ダイオードと並列に誤導通防止用バイパスリアクトルを接続したことを特徴とする請求項１記載の高圧スイッチ装置。
【請求項３】
前記変位電流検出コンデンサと分圧電圧検出抵抗との時定数は、高速スイッチマスターステージに外部から入力される導通制御信号の繰り返し周期より短いことを特徴とする請求項１または２記載の高圧スイッチ装置。
【請求項４】
前記高速スイッチマスターステージと高速スイッチ従属ステージとはそれぞれ分圧用の抵抗を備え、高速スイッチマスターステージ用分圧抵抗は、高速スイッチ従属ステージ用の分圧抵抗より抵抗値が大きいことを特徴とする請求項１、２または３記載の高圧スイッチ装置。
【請求項５】
前記高速スイッチマスターステージは、高速スイッチマスターステージ内に主高速スイッチ素子と補助高速スイッチ素子とが設けられ、前記補助高速スイッチ素子の高電圧端子と低電圧端子との間に増幅用コンデンサとトランスの１次巻線とを直列に接続すると共に、前記パルストランスの２次側電圧を主スイッチ入力ダイオードを通して主高速スイッチ素子の制御端子に供給し、同様に前記パルストランスの２次側電圧を帰還ダイオードを通して前記補助高速スイッチ素子の制御端子に供給し、前記主高速スイッチ素子の高電圧端子と制御端子との間に第２の定電圧素子を接続し、前記主高速スイッチの制御端子と低電圧端子との間に第３の定電圧素子と第１の抵抗との直列回路を接続し、前記直列回路の両端に第２の抵抗を接続したことを特徴とする請求項１、２、３または４記載の高圧スイッチ装置。
【請求項６】
前記増幅用コンデンサと直列に振動防止ダイオードと振動防止抵抗との並列回路を挿入したことを特徴とする請求項１、２、３、４または５記載の高圧スイッチ装置。
【請求項７】
１つの前記高速スイッチマスターステージと複数の前記高速スイッチ従属ステージとの直列回路を１組のブロックとし、複数のブロックを直列接続したことを特徴とする請求項１、２、３、４、５または６記載の高圧スイッチ装置。
【請求項８】
前記ブロックの両端に電位補償コンデンサを接続したことを特徴とする請求項７記載の高圧スイッチ装置。
【請求項９】
前記高速スイッチマスターステージの低電圧端子と、その上段に隣接する高速スイッチ従属ステージの高電圧端子との間に導通補助コンデンサを備えたことを特徴とする請求項１、２、３、４、５、６、７または８記載の高圧スイッチ装置。
【請求項１０】
前記高圧スイッチ装置の両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御する比較器を備えたことを特徴とする請求項１、２、３、４、５、６、７、８または９記載の高圧スイッチ装置。
【請求項１１】
前記高速スイッチマスターステージの両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御する比較器を備えたことを特徴とする請求項１、２、３、４、５、６、７、８または９項記載の高圧スイッチ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高電圧パルス発生装置等に用いられる半導体による高電圧スイッチの回路構成に関するものである。
【０００２】
【従来の技術】
図１６は、特許公報第２８０９９１３号や論文T.IEE Japan, Vol117-D, No11（1997）にある高電圧スイッチ装置の構成を示したものであり、１は高速スイッチ従属ステージ、２は導通制御信号１７が入力される高速スイッチマスターステージ、３は主高速スイッチ素子であり、たとえばＩＧＢＴやＦＥＴなどの素子が用いられる。４は補助高速スイッチ素子、５は変位電流検出抵抗、６は変位電流検出ダイオード、７は変位電流検出コンデンサ、８は分圧電圧検出抵抗、９は突き合わせダイオード、１８は変位電流検出リアクトル、１０は補助スイッチゲート抵抗、１１は増幅用コンデンサ、１２はパルストランス、１３は主スイッチ入力ダイオード、１４は帰還ダイオード、１５は環流ダイオード、１６は主スイッチゲート抵抗、１７は導通制御信号、１９は分圧抵抗である。４００は、高速スイッチマスターステージおよび高速スイッチ従属ステージからなる高圧スイッチ装置である。
【０００３】
図１７は、高圧スイッチ４００を用いたパルス発生装置の例であり、高圧電源５００から充電抵抗１００を通して、主コンデンサ２００に電圧を充電する。外部から導通制御信号１７が高圧スイッチ４００に入力されることによって、高圧スイッチ４００は導通し、負荷（Ｒ０）３００に電圧が印加される。
【０００４】
次に図１６に示す高圧スイッチの動作を説明する。高速スイッチ従属ステージ１は複数段が直列に接続されており、最下段に高速スイッチマスターステージ２が接続されており、導通制御信号１７は高速スイッチマスターステージ２の突き合わせダイオード９から補助高速スイッチ素子４の制御端子であるゲートに入力される。導通制御信号１７が印加される以前は、各ステージには分圧抵抗１９によって定められる分圧電圧が印加されている。またそのとき、高速スイッチ従属ステージ１の変位電流検出コンデンサ７の両端には前記の分圧電圧に近い電圧が充電されている。導通制御信号１７が入力されると、高速スイッチマスターステージ２の補助高速スイッチ素子４は導通し始め、高圧側端子の電位が低下しはじめる。それによりあらかじめ高速スイッチマスターステージ２の分圧電圧が充電されていた増幅用コンデンサ１１から電流が補助用速スイッチ素子４に流れだし、パルストランス１２の２次側に正の電圧が発生し、その電圧が帰還ダイオード１４を通して先に導通し始めた補助高速スイッチ素子４のゲートに入力される。その結果、補助高速スイッチ素子４はさらに導通を加速し、やがて完全に導通する。このときパルストランス１２を通して、増幅用コンデンサ１１に蓄えられていた電荷のほとんどが２次側に伝達され、主高速スイッチ素子３のゲートも十分に高い電圧まで到達し、高速スイッチマスターステージ２が完全導通する。
【０００５】
高速スイッチマスターステージ２が導通すると、それまで高速スイッチマスターステージ２が分担していた電圧が各高速スイッチ従属ステージ１に分散して印加される。その結果、高速スイッチ従属ステージ１の変位電流検出抵抗５、変位電流検出ダイオード６、変位電流検出コンデンサ７、変位電流検出リアクトル１８、突き合わせダイオード９を通して補助高速スイッチ素子４の制御端子であるゲートからソースに変位電流が流れる。この変位電流によって補助高速スイッチ素子４のゲートがしきい値に到達し、両端の電圧が低下して変位電流検出ダイオード６は逆バイアスとなり、変位電流は供給されなくなる。しかし、変位電流検出リアクトルに蓄えられていた電磁エネルギーが、環流ダイオード１５を通って環流するため、引き続き補助高速スイッチ素子４のゲート電圧は増加し、継続して補助高速スイッチ素子４の両端の電圧は低下する。補助高速スイッチ素子４の出力電圧があらかじめ先の分圧電圧が充電されていた増幅用コンデンサ１１の電圧より低下すると増幅用コンデンサ１１から補助高速スイッチ素子４に電流が流れ始め、パルストランス１２の２次側に正の電圧が発生する。以後、先の高速スイッチマスターステージ２の動作と同様に、主高速スイッチ素子３のゲートに正の電圧が供給され、高速スイッチ従属ステージ１が完全導通に至る。この動作はすべての高速スイッチ従属ステージ１で同様に進行し、以上の動作によって全ステージが完全に導通する。
【０００６】
全ステージの導通後やがて、主高速スイッチ素子３のゲート電圧は主スイッチゲート抵抗１６によって放電され、また、補助高速スイッチ素子４のゲート電圧は補助スイッチゲート抵抗１０によって放電され、全ステージはオフ状態となり、もとの状態に戻る。もとの状態にもどるまでの時間は、主として増幅用コンデンサ１１の容量、主スイッチゲート抵抗１６と補助スイッチゲート抵抗１０の並列抵抗値およびパルストランス１２の巻線比によって決まる。
【０００７】
このような動作をする高圧スイッチでは、高速スイッチマスターステージ２への導通制御信号１７の入力だけによって、高速スイッチ従属ステージ１が全て導通に至り、またそれを引き起こす変位電流は全ての高速スイッチ従属ステージ１で同時に直列に流れるから全ての高速スイッチ従属ステージ１は同時に導通する。その結果、直列数を増加しても高速な導通速度を達成できる。
【０００８】
【発明が解決しようとする課題】
従来の高圧スイッチ装置は前記のような構成であったため、導通制御信号１７の繰り返し周期が高い場合などには、変位電流検出コンデンサ７に流入した変位電流分の電荷が次の導通時刻までに放電しきれず、分圧抵抗１９で決まる分担電圧以上の電圧が変位電流検出コンデンサの両端に保持され、変位電流検出抵抗５の両端に印加される変位電圧が小さくなり、変位電流値が小さくなるため、補助高速スイッチ素子４が導通しにくくなるという問題点があった。
【０００９】
また、導通制御信号１７が所定値以上の周波数で変化した場合（たとえばノイズなどで）などには、変位電流検出コンデンサ７の両端電圧が徐々に増加し、一部の従属ステージでその電圧が補助高速スイッチ素子４の耐圧や主高速スイッチ素子３の耐圧を超えてしまう恐れがある。高速スイッチ従属ステージ１が導通するに必要な変位電流が流れるためには、高速スイッチマスターステージが導通したときに印加される主高速スイッチ素子３の両端の電圧は変位電流検出コンデンサ７の両端電圧より高くなければならないから、変位電流検出コンデンサ７の両端電圧が補助高速スイッチ素子４の耐圧や主高速スイッチ素子３の耐圧を超えると、それらの素子が破壊するに至るという問題点があった。
【００１０】
従来の高圧スイッチ装置では、変位電流検出コンデンサ７を通る経路に変位電流が流れることによって、補助高速スイッチ素子４を導通させ、全ステージを完全導通させるようにしているため、導通制御信号１７の入力以外の原因であっても、高圧スイッチ全体にかかる電圧が変化したような場合に、変位電流検出コンデンサを通る経路に変位電流が流れれば誤作動してしまう恐れがあった。
【００１１】
従来の高圧スイッチ装置では、導通制御信号１７の入力によって高速スイッチマスターステージ２が導通することにより、それまでマスターステージが受け持っていた電圧が各高速スイッチ従属ステージ１に分散して印加され、それが変位電流をもたらす源となる。従ってマスターステージが受け持つ電圧が大きいほど変位電流は大きくなり全体が導通しやすくなる。しかし、従来の構成では、高速スイッチマスターステージ２と高速スイッチ従属ステージ１群との分圧は均等に行われていたため、たとえばスイッチ全体にかける電圧が低い場合や、直列数が多い場合などには、高速スイッチマスターステージ２の分担電圧が少なくなり、そのため高速スイッチマスターステージ２の導通後に高速スイッチ従属ステージ１の導通が困難になるという問題点があった。
【００１２】
従来の高圧スイッチ装置では、補助高速スイッチ素子４が導通後、増幅用コンデンサ１１の電荷がパルストランス１２を通して主高速スイッチ素子３のゲートに移行される際に、パルストランス１２の漏れインダクタンスと増幅用コンデンサ１１とが共振して正負の振動電圧を発生し、負の電圧をパルストランス１２に伝達して主スイッチ入力ダイオード１３の逆回復時間の間に逆方向の電流が流れ、十分に電荷の移行ができないという問題点があった。
【００１３】
従来の高圧スイッチ装置では、高速スイッチ従属ステージ１の数が増加すると変位電流が少なくなるため、高速スイッチ従属ステージが導通しにくくなることは既に説明した通りである。この場合、高速スイッチマスターステージの数を増加するという対策が考えられるが、以下の別の問題により単にマスターステージを増加しても導通特性がよくならないという問題がある。たとえば論文T.IEE Japan, Vol117-D, No11（1997）に示したように、高速スイッチ従属ステージの浮遊容量によって、各高速スイッチ従属ステージ１に流れる変位電流量が異なり、導通速度に差が生じ、結果として全スイッチの導通時間が増加するという現象がある。そのため、特に直列数が増加した場合において、浮遊容量による変位電流の乱れが生じにくい構成を検討する必要があった。
【００１４】
従来の高圧スイッチでは、スイッチ全体にかかる電圧が低い場合、高速スイッチマスターステージ２への電圧分担が少なくなり、高速スイッチ従属ステージ１群が導通しにくくなるが、そのとき、各高速スイッチ従属ステージ１のあいだにわずかな特性差があると、導通するものと導通しないものとが発生し、導通しないものには、過大な電圧が印加され破壊を引き起こすという問題点があった。
【００１５】
【課題を解決するための手段】
第１の発明では、変位電流検出コンデンサと並列にゼナダイオード等の第１の定電圧素子を接続した。
【００１６】
第２の発明では、環流ダイオードと並列に誤導通防止用バイパスリアクトルを接続した。
【００１７】
第３の発明では、前記変位電流検出コンデンサと分圧電圧検出抵抗との時定数を、高速スイッチマスターステージに外部から入力される導通制御信号の繰り返し周期より短く設定した。
【００１８】
第４の発明では、高速スイッチマスターステージと高速スイッチ従属ステージとはそれぞれ分圧用の抵抗を備え、高速スイッチマスターステージ用分圧抵抗は、高速スイッチ従属ステージ用の分圧抵抗より大きくした。
【００１９】
第５の発明では、高速スイッチマスターステージ内において、主高速スイッチの高電圧端子と制御端子との間にゼナダイオード等の第２の定電圧素子を接続し、制御端子と前記主高速スイッチの低電圧端子との間には、ゼナダイオード等の第３の定電圧素子と第１の抵抗との直列回路を接続し、前記直列回路の両端に第２の抵抗を接続した。
【００２０】
第６の発明では、増幅用コンデンサと前記補助高速スイッチ素子の一端との間にダイオードと振動防止抵抗との並列回路を挿入した。
【００２１】
第７の発明では、１つの高速スイッチマスターステージと複数の高速スイッチ従属ステージとの直列回路を１組としたブロックをさらに直列接続した。
【００２２】
第８の発明では、前記ブロックの両端に電位補償コンデンサを接続した。
【００２３】
第９の発明では高速スイッチマスターステージに一端と、１つの高速スイッチ従属ステージとの一端とが直列に接続され、前記マスターステージの他端と前記１つの高速スイッチ従属ステージとの他端との間に導通補助コンデンサを設けた。
【００２４】
第１０の発明では、高圧スイッチ装置の両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御する。
【００２５】
第１１の発明では、高速スイッチマスターステージの両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御する。
【００２６】
第１の発明では、変位電流検出コンデンサの両端の電圧が第１の定電圧素子の降伏電圧を超えると、電流が流れ、補助高速スイッチ素子を導通させる。
【００２７】
第２の発明では、導通制御信号１７が入力されない場合の、高圧スイッチ印加電圧の変動などによる変位電流を誤導通防止用バイパスリアクトルにバイパスするから、誤作動が防止できる。
【００２８】
第３の発明では、前記変位電流検出コンデンサと分圧電圧検出抵抗との時定数を、高速スイッチマスターステージに外部から入力される導通用制御信号の繰り返し周期より短く設定されているため、導通制御信号１７が入力される直前の変位電流検出コンデンサの両端の電圧は、分圧抵抗１９にて決まる分担電圧に等しくなる。
【００２９】
第４の発明では、高速スイッチマスターステージと高速スイッチ従属ステージとはそれぞれ分圧用の抵抗を備え、高速スイッチマスターステージ用分圧抵抗は、高速スイッチ従属ステージ用の分圧抵抗より大きくしているため、高速スイッチマスターステージ２の分担電圧は大きくなり、高速スイッチマスターステージ２が導通した場合の変位電圧が大きくなる。
【００３０】
第５の発明では、高速スイッチマスターステージ内において、主高速スイッチの高電圧端子と制御端子との間にゼナダイオード等の第２の定電圧素子を接続し、制御端子と前記主高速スイッチの低電圧端子との間には、ゼナダイオード等の第３の定電圧素子と第１の抵抗との直列回路を接続し、前記直列回路の両端に第２の抵抗を接続したため、主高速スイッチの電圧は第２の定電圧素子の降伏電圧にクランプされ、また、制御端子と前記主高速スイッチ他端間のインピーダンスは、第３の定電圧素子の降伏電圧以上の場合は小さく、それ以下の場合は大きくなる。
【００３１】
第６の発明では、増幅用コンデンサと前記補助高速スイッチ素子の一端との間にダイオードと振動防止抵抗との並列回路を挿入したため、増幅用コンデンサから主高速スイッチ素子の制御電極端子への電荷の移行時にパルストランス１２の２次側に負パルスが発生しなくなる。
【００３２】
第７の発明では、１つの高速スイッチマスタ−ステージと複数の高速スイッチ従属ステージとの直列回路を１組としたブロックをさらに直列接続したため、高速スイッチ従属ステージの浮遊容量成分による変位電流の差による全スイッチの導通特性劣化を防止できる。
【００３３】
第８の発明では、前記ブロックの両端に電位補償コンデンサを接続したため、高速スイッチ従属ステージの浮遊容量成分による変位電流の差による全スイッチの導通特性劣化を防止できる。
【００３４】
第９の発明では、高速スイッチマスターステージに一端と、１つの高速スイッチ従属ステージとの一端とが直列に接続され、前記マスターステージの他端と前記１つの高速スイッチ従属ステージとの他端との間に導通補助コンデンサを設けため、高速スイッチマスターステージ導通後に、まず前記１つの高速スイッチ従属ステージが導通するため、残りの高速スイッチ従属ステージにとっては、高速スイッチマスターステージによる変位電圧以上の変位電圧を受けることができる。
【００３５】
第１０の発明では、高圧スイッチ装置の両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御されるから、導通制御信号が入力される場合には、十分な変位電流が得られ、確実に全ステージを導通できる。
【００３６】
第１１の発明では、高速スイッチマスターステージの両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御するから、導通制御信号が入力される場合には、十分な変位電流が得られ、確実に全ステージを導通できる。
【００３７】
【発明の実施の形態】
実施の形態１
図１は、第１〜第６の発明による高圧スイッチ装置を示したものであり、図において、１は高速スイッチ従属ステージ、２は導通制御信号１７が入力される高速スイッチマスターステージ、３は主高速スイッチ素子であり、たとえばＩＧＢＴやＦＥＴなどの素子が用いられる。４は補助高速スイッチ素子、５は変位電流検出抵抗、６は変位電流検出ダイオード、７は変位電流検出コンデンサ、８は分圧電圧検出抵抗、９は突き合わせダイオード、１８は変位電流検出リアクトル、１０は補助スイッチゲート抵抗、１１は増幅用コンデンサ、１２はパルストランス、１３は主スイッチ入力ダイオード、１４は帰還ダイオード、１５は環流ダイオード、１６は主スイッチゲート抵抗、１７は導通制御信号、１９は分圧抵抗、２０はマスターステージ分圧抵抗、２１はマスターステージ用ゲート抵抗、２２は第３の定電圧素子、２３はマスターステージ用ゼナーゲート抵抗、２４は第２の定電圧素子、２５は振動防止抵抗、２６は振動防止ダイオード、２７はバイパス用リアクトル、２８は第１の定電圧素子である。
【００３８】
まず、第３の発明について説明する。図２は、高速スイッチ従属ステージ１の主高速スイッチ素子３の両端電圧Ｖｓおよび変位電流検出コンデンサ７の両端の電圧Ｖｃを示したものである。Ｖｓは導通制御信号１７の導通に従い電圧がゼロとなり、その後主高速スイッチ素子３のオフと共に再び高い電圧へと復帰する。一方、変位電流検出コンデンサの電圧Ｖｃは、高速スイッチマスターステージ２の導通時に流れる変位電流によって電圧が増加し、次の導通信号入力までに増加した電圧が放電され、再び初期状態へと戻る。しかし、周波数が時刻ｔｙで変化して、導通制御信号１７が入力される周期がＴｘへと短くなった場合、導通時にわすかに増加したＶｃの電圧分がＴｘ期間中に放電しきれず、次の導通時にはＶｓ分担電圧より高い電圧が充電されてしまう。その結果、高速スイッチマスターステージ２の導通時に、変位電流検出抵抗５の両端にかかる電圧が低下してしまうため、変位電流検出コンデンサ７に流れる変位電流が小さくなり、補助高速スイッチ素子４は導通しにくくなる。図３は、本発明の第３の発明による定数設定の場合の波形図を示したものであり、変位電流検出コンデンサと分圧電圧検出抵抗とによる時定数ＣηＲ8をＴｘより十分小さく選んだものである。このとき、高速スイッチマスターステージ２の導通時に増加した変位電流検出コンデンサＶｃの電圧△Ｖは、必ずＴｘ期間中に放電してしまう。その結果、導通制御信号１７入力時には十分な変位電流が変位電流検出コンデンサ７に流れるため、確実に補助高速スイッチ素子４を導通させることができる。
【００３９】
次に第１の発明を説明する。あらかじめ定められた周波数の導通制御信号１７が入力されている場合には、先に説明した本発明の第３の発明により確実に補助高速スイッチ素子４を導通させることができるが、たとえばノイズなどによって、導通制御信号１７の周波数が大幅に増加したような場合には、図４に示すように、時刻ｔｙから周波数が増加すると、変位電流検出コンデンサ７の電圧Ｖｃは導通毎に少しづつ増加する。また、補助高速スイッチ素子４が導通するためには、必ず変位電流が流れる必要があるから、高速スイッチマスターステージが導通したときに主高速スイッチ素子３にかかる電圧は変位電流検出コンデンサ７の両端電圧より必ず高くなる。変位電流検出コンデンサ７の電圧が高くなれば、主高速スイッチ素子３の電圧も高くなり、そのまま周波数の高い導通制御信号１７が継続して入力されると、やがて変位電流検出コンデンサ７の電圧はたとえば補助高速スイッチ素子４や主高速スイッチ素子３の耐圧ＶEを超え、それらを破壊に至らしめる。第１の発明はこれを防止するためのものであり、素子耐圧レベルＶEより低い降伏電圧ＶZ1を有する第１の定電圧ダイオード２８を変位電流検出コンデンサ７の両端に並列に接続するものである。そのため、変位電流検出コンデンサ７の電圧は決して前記の降伏電圧ＶZ1以上にはならない。その結果、主高速スイッチ素子３の電圧も素子耐圧ＶEを超えることなく、補助高速スイッチ素子４が導通することになる。その結果、ノイズなどによって、周波数が増加したような場合の素子破壊を防止でき、高圧スイッチの信頼性が大幅に向上する。
【００４０】
次に第２の発明について説明する。本スイッチの場合、変位電流検出コンデンサ７に変位電流が流れることによって、補助高速スイッチ素子４が導通し最終的に主高速スイッチ素子３が導通する。従って、導通制御信号１７からの導通信号がはいらなくとも、変位電流検出コンデンサ７に変位電流が流れれば、高速スイッチ従属ステージ１は導通してしまう。図５は、主高速スイッチ素子３の両端電圧Ｖｓと変位電流ｉｃの波形を示したものである。図５に示されるように、たとえば、Ｔｘが非常に長いような条件では、変位電流検出コンデンサ７の電圧は分圧電圧検出抵抗８によって放電されてしまうため、各高速スイッチステージがＯＦＦになるときのＶｓの立ち上がり部分にて変位電流検出コンデンサ７を充電する電流が流れることになる。たとえば、この電流が大きい場合には、図のようにＶｓの立ち上がり部分の変位電流にて誤動作してしまう可能性がある。第２の発明はこの問題を解決するためになされたものであり、環流ダイオード１５と並列に誤作動防止用のバイパスリアクトル２７を接続することにより、周波数成分の低い変位電流は、変位電流検出リアクトル１８に伝達されないように、バイパスするものである。それにより、変位電流検出リアクトル１８に伝達される変位電流は周波数成分の非常に高いものだけになり、その結果補助高速スイッチ素子４の導通は、導通制御信号１７の入力時だけに限られる。もちろん、変位電流検出リアクトル１８に対して、バイパスリアクトル２７は十分に大きなインダクタンス成分を持つようにし、高速スイッチマスターステージが導通したときに流れる変位電流による補助高速スイッチ素子４の導通を妨げないようにする。前記のように、バイパスリアクトル２７を環流ダイオード１５に並列に接続することにより、導通制御信号によって高速スイッチマスターステージ２が導通した場合以外の周波数成分の低い変位電流をバイパスリアクトル２７にバイパスし、高速スイッチ従属ステージ１の誤導通を防止でき、信頼性が著しく向上する。
【００４１】
次に第４の発明について説明する。本スイッチにおいては、変位電流検出コンデンサ７に流れる変位電流が大きいほど、補助高速スイッチ素子４は導通しやすくなる。従って、高速スイッチマスターステージ２が導通したときの変位電圧が大きいほど、高速スイッチ従属ステージ１は導通しやすい。つまり、高速スイッチマスターステージ２の分担電圧が大きいほど、高速スイッチ従属ステージ１は導通しやすくなる。そのため、高速スイッチ従属ステージ１と高速スイッチマスターステージ２との分圧は、むしろ高速スイッチマスターステージ２がより高い電圧を分担する方が、変位電圧は大きくなり、高速スイッチ従属ステージ１が導通しやすくなる。第４の発明では、従属ステージ１の分圧抵抗１９よりマスターステージ２の分圧抵抗２０の抵抗値をより大きく選定するものである。そのため高速スイッチマスターステージ２の分担電圧が高くなり、高速スイッチ従属ステージ１の変位電圧が大きくなり、導通しやすくなる。図６（ａ）にそのときの波形図を示している。図では、高速スイッチ従属ステージ１の電圧Ｖｓ（実線）より高速スイッチマスターステージ２の電圧Ｖｍ（１点鎖線）により多くの電圧が印加されている様子が示されている。
【００４２】
次に第５の発明について説明する。第４の発明によって、高速スイッチマスターステージ２の分担電圧が高くなったことにより、図６（ｂ）のように全体の動作電圧が高くなった場合には、高速スイッチマスターステージ２の分担電圧が主高速スイッチ素子３や補助高速スイッチ素子４などの素子耐圧ＶEを超え、破壊させてしまう可能性がある。図中、破線でこの状態を示す。第５の発明は、これを防止するための対策に関するものである。第５の発明では、高速スイッチマスターステージ２内の主高速スイッチ素子３の高電圧端子からそのゲート端子に第２の定電圧素子２４を接続しており、図６（ｂ）において、Ｖｍが第２の定電圧素子２４の降伏電圧ＶZ2を超えると、定電圧素子２４に電流が流れ、マスターステージ用ゲート抵抗２１によって、ゲートに電圧が発生し、その電圧が主高速スイッチ素子３のしきい値を超えると主高速スイッチ素子３のインピーダンスが低下する。その結果、主高速スイッチ素子３の電圧は破線のようには上昇せず、第２の定電圧素子２４の降伏電圧ＶZ2にてクランプされる。
【００４３】
ここで、主高速スイッチ素子３の両端電圧Ｖｍを確実に第２の定電圧素子２４の降伏電圧ＶZ2にてクランプさせようとした場合、マスターステージ用ゲート抵抗２１の抵抗値をできるだけ大きくする方がよい。しかし、そうした場合、図８の破線にて示したように、増幅用コンデンサ１１から電荷移行された後にオフに至るまでのマスターステージ用ゲート抵抗２１を通しての放電時定数が長くなり、図７に示したように、高速スイッチマスターステージ２のオフ時刻が遅れて、Ｖｍが定常状態に到達する前に次の導通信号がはいり、高いＶｍが十分に得られないという問題がある。
【００４４】
本第５の発明では、さらに主高速スイッチ素子３のゲートーソース間に第３の定電圧素子２２とマスターステージゼナーゲート抵抗２３の直列回路を、マスターステージゲート抵抗２１と並列に接続している。そして、第３の定電圧素子の降伏電圧ＶZ3は、主高速スイッチ素子３のゲートしきい値電圧よりわずかに高い価に設定している。そのため、第２の定電圧素子２４が導通して、主高速スイッチ素子３のゲート電圧がしきい値に到達するまでは、非常に高いゲートインピーダンスを有し、また、増幅用コンデンサ１１からの電荷移行によって、ゲート電圧がしきい値を超えた領域では低いゲートインピーダンスを有する。図８は主高速スイッチング素子３のゲート電圧Ｖｇｍの波形を示しており、実線は第３の低電圧素子２２およびマスターステージゼナーゲート抵抗２３がある場合の波形を、破線はない場合の波形を示している。主高速スイッチ素子３のゲート電圧Ｖｇｍは図８の実線のように、しきい値あたりで折れ曲がる波形を示し、トータルでは、十分にはやい放電特性を示す。その結果、高速スイッチマスターステージ２の主高速スイッチ素子３に高速スイッチ従属ステージ１のオフ時間と同等もしくは短いオフ時間をもたせることができ、十分に高いＶｍが得られることになる。それによって、高速スイッチマスターステージ２導通時の変位電圧が十分に高くなり、高速スイッチ従属ステージ１を確実に導通させることができる。
【００４５】
次に第６の発明について説明する。第６の発明は、高速スイッチ従属ステージ１導通時の主高速スイッチ素子３のゲート電圧を十分に高くして、導通時の主高速スイッチ素子３の損失を低減することに関するものである。従来の構成では、増幅用コンデンサ１１からパルストランス１２を通して、主高速スイッチ素子３のゲートに電荷を移行する際に、図９（ａ）に示すように増幅用コンデンサ１１の電圧Ｖ11が、パルストランス１２の漏れインダクタンスとの間で振動してしまい、その負電圧がパルストランスの２次側Ｖ12に伝達されてしまっていた。この負電圧を主高速スイッチ素子３のゲートに伝達しないように主スイッチ入力ダイオード１３が挿入されているが、ダイオードが十分に高速に逆回復できない場合、図のＶgsに示すように、電圧が再び低下してしまうという現象が生じる。本第６の発明は、これを防止するためのものである。本発明の実施例では、パルストランス１２の１次側に、電流が負になった場合にインピーダンスが大きくなるような、振動防止抵抗２５（図１）と振動防止ダイオード２６との並列回路を挿入している。これにより、図９（ｂ）に示すようにｉgsが負になろうとすると、急に一次側に電流が流れにくくなり、電圧も２次側に伝達されなくなる。その結果、Ｖgsは下がることなくそのまま維持され、十分に高い電圧をもって、主高速スイッチ素子３を導通させることができる。これによって、導通時の主高速スイッチ素子３の損失を十分に低減することができる。
【００４６】
次に第７の発明について説明する。図１０は従来の高圧スイッチの問題点を示した説明図である。各高速スイッチ従属ステージ１群の接続点からは、通常アースとの間に浮遊容量２９が存在している。そのため、高速スイッチマスターステージ２が導通した直後は、まず各浮遊容量２９から高速スイッチマスターステージ２に向かって次々と電流が移行することによって、各接続点の電位が固定されることになる。図では、▲１▼、▲２▼、▲３▼の順に電荷が移行する。すなわち、これらの電流は、変位電流検出コンデンサ７を通って流れることになるから、高速スイッチマスターステージ２に近い高速スイッチ従属ステージ１ほど導通し易くなり、高速スイッチ従属ステージ１の直列数が大幅に増加すると、全体の導通時間が増加するという問題点がある。たとえば、高速スイッチ従属ステージ１の直列数を増加した場合、十分な変位電圧を得るために高速スイッチマスターステージ２を２組設けるのであれば、通常は下から２段目までを高速スイッチマスターステージ２とすることを容易に思いつく。しかし、このようにすると、前記に説明した浮遊容量の影響を強く受け、十分に速い導通特性を得にくくなる。本第７の発明では、高速スイッチ従属ステージ１を複数のブロックに分割して各ブロックの最下段に高速スイッチマスターステージ２を割り当て、各ブロックを直列に接続することにより、高速スイッチマスターステージ２を分散して配置した構成をとっている。その結果、図１１に示すように、高速スイッチマスターステージ２が導通した直後は、各ブロック内で同時進行的に浮遊容量の電荷移行が進むため（図では▲１▼〜▲３▼の順）、直列数増加時の浮遊容量の影響を極力抑えることができ、直列数が増加した場合でも高速の導通特性を保つことができる。
【００４７】
次に第８の発明について説明する。本発明では、図１２に示すように、図１１の構成の各ブロックの両端に電位補償コンデンサ３０ａ、３０ｂを接続している。図１１の構成の場合、変位電流検出コンデンサ７に流れる変位電流ｉｃは、スイッチ群の高圧側から流れてくるため、直列数が増加すると、やはり変位電流値は低下してしまい、高速スイッチ従属ステージ１は導通しにくくなる。本発明では、電位補償用コンデンサ３０ａ、３０ｂを各ブロックの両端に接続しており、この値は浮遊容量よりは十分に大きくしてある。そのため、高速スイッチマスターステージ２が導通したとき、各ブロックへ電位補償用コンデンサ３０ａ、３０ｂから直接に補助の変位電流ｉｃａ、ｉｃｂを供給することができ、ブロックを直列にしたことによる直列数の増加によって変位電流値が低下することはなくなる。これにより、十分に速い導通特性を得ることが可能となる。
【００４８】
第９の発明では、浮遊容量の影響を逆手にとって、変位電圧を増加するのに利用した構成である。図１３に示すように、高速スイッチ従属ステージ１のうち高速スイッチマスターステージ２と隣接するステージ１ｃの分圧抵抗２０を高速スイッチマスターステージ２のものと同じ程度にして、分担電圧を高めておく。また、ステージ１ｃにも高速スイッチマスターステージ２と同様に、第２の定電圧素子２４、マスターステージゼナーゲート抵抗２３、第３の定電圧素子２２、マスターステージゲート抵抗２１を設ければ、より良い効果を発揮する。さらに、高速スイッチ従属ステージ１ｃの高電圧端子と高速スイッチマスターステージ２の低電圧端子との間に導通補助コンデンサ３１を接続し、この容量値は先に述べてきた浮遊容量より十分に大きなものとしておく。高速スイッチマスターステージ２の導通直後には、導通補助コンデンサ３１から、高速スイッチ従属ステージ１ｃを導通に至らしめるに十分な変位電流ｉｃｃが流れるため、高速スイッチ従属ステージ１ｃはいち早く導通に至る。高速スイッチ従属ステージ１ｃが導通すると、導通補助コンデンサ３１の電荷が放電されるため、その電位変化が他の高速スイッチ従属ステージ１に伝達され、他の従属駆動高電圧スイッチ１は導通に至る。各高速スイッチ従属ステージ１にとっては、高速スイッチマスターステージ２と高速スイッチ従属ステージ１ｃが導通することによって、高速スイッチマスターステージ２が導通するだけの場合より大きな変位電圧を受けることができるため、直列数が増加した場合でも容易に導通に至ることができる。その結果、高速スイッチ従属ステージ１ｃが高速スイッチマスターステージ２に準ずる作用をするので高速スイッチマスターステージ２を増やすことなく、容易に大きな変位電圧を得ることができるので、安価で高速なスイッチを得ることができる。
【００４９】
次に第１０の発明について説明する。従来の高速スイッチでは、スイッチ全体にかかる電圧が低い場合、高速スイッチマスターステージ２への電圧分担が少なくなり、高速スイッチ従属ステージ１群が導通しにくくなるが、そのとき、各高速スイッチ従属ステージ１のあいだにわずかな特性差があると、導通するものと導通しないものとが発生し、導通しないものには、過大な電圧が印加され破壊を引き起こすという問題点があった。本発明では、高圧スイッチ装置の両端の電圧が所定値以下の場合には、導通制御信号１７が入力されないように制御する。図１４は、その構成を示す図であり、高圧スイッチの両端の電圧を検出し、高圧の基準値Ｖref1と比較し、高い場合にのみ導通制御信号１７を高速スイッチマスターステージ２に伝達するように構成している。それによって、高圧スイッチの電圧が低い場合には、高速スイッチマスターステージ２が導通しない。従って、先の問題点は解消でき、信頼性の高いスイッチ装置が提供できる。
【００５０】
次に第１１の発明について説明する。図１５は、第１１の発明の実施例を示す図であり、高速スイッチマスターステージ２の両端の電圧が所定値以下の場合には、導通制御信号１７が入力されないように制御する。高速スイッチ従属ステージ１の導通しやすさは主に変位電圧の大きさであるから、高速スイッチマスターステージ２の分担電圧を検出することによって、高速スイッチ従属ステージ１が確実に導通できない条件の場合には、高速スイッチマスターステージ２を導通させないようにする。従って、同様に前記の問題点は解消でき、信頼性の高いスイッチ装置が提供できる。
【００５１】
【発明の効果】
第１の発明では、変位電流検出コンデンサの両端の電圧が第１の定電圧素子の降伏電圧を超えると、電流が流れ、補助用高速スイッチ素子を導通させるよう動作するため、高速スイッチ従属ステージに前記降伏電圧以上の電圧が印加されることはなく、各素子などの電圧破壊を防止でき信頼性が向上する。
【００５２】
第２の発明では、導通制御信号１７が入力されない場合の、高圧スイッチ印加電圧の変動などによる変位電流を誤導通防止用バイパスリアクトルにバイパスするから、誤作動が防止でき、信頼性が向上する。
【００５３】
第３の発明では、前記変位電流検出コンデンサと分圧電圧検出抵抗との時定数を、高速スイッチマスターステージに外部から入力される導通制御信号の繰り返し周期より短く設定されているため、導通制御信号１７が入力される直前の変位電流検出コンデンサの両端の電圧は、分圧抵抗１９にて決まる分担電圧に等しくなるため、高速スイッチマスターステージが導通時の変位電圧によって、確実に変位電流検出コンデンサ７に変位電流が流れるため、高速スイッチ従属ステージ１が確実に導通し、信頼性が向上する。
【００５４】
第４の発明では、高速スイッチマスターステージと高速スイッチ従属ステージとはそれぞれ分圧用の抵抗を備え、高速スイッチマスターステージ用分圧抵抗は、高速スイッチ従属ステージ用の分圧抵抗より大きくしているため、高速スイッチマスターステージ２の分担電圧は大きくなり、高速スイッチマスターステージ２が導通した場合の変位電圧が大きくなり、高速スイッチ従属ステージ１が導通しやすくなり、信頼性が向上する。
【００５５】
第５の発明では、高速スイッチマスターステージ内において、主高速スイッチの高電圧端子と制御端子との間にゼナダイオード等の第２の定電圧素子を接続し、制御端子と前記主高速スイッチの低電圧端子との間には、ゼナダイオード等の第３の定電圧素子と第１の抵抗との直列回路を接続し、前記直列回路の両端に第２の抵抗を接続したため、主高速スイッチの電圧は第２の定電圧素子の降伏電圧にクランプされ、特に導通信号と導通信号との休止期間中び耐圧以上の電圧は印加されなくなり信頼性が向上する。また、制御端子と主高速スイッチの他端との間のインピーダンスは、第３の定電圧素子の降伏電圧以上の場合は小さくなり、降伏電圧以下の場合は大きくなるため、主高速スイッチの両端電圧は第２の降伏電圧にクランプされやすく、また導通制御信号１７によって主高速スイッチ素子の制御端子に蓄えられた電荷は、第３の降伏電圧までは素早く放電するため、高速スイッチマスターステージの導通から非導通までの応答速度が早くなり、高速スイッチマスターステージにより高い分担電圧が印加されやすくなる。その結果、高速スイッチマスターステージ導通時の変位電圧が大きくなり、高速スイッチ従属ステージが導通しやすくなり、信頼性が向上する。
【００５６】
第６の発明では、増幅用コンデンサと前記補助高速スイッチ素子の一端との間にダイオードと振動防止抵抗との並列回路を挿入したため、増幅用コンデンサから主高速スイッチ素子の制御電極端子への電荷の移行時にパルストランス１２の２次側に負パルスが発生しなくなる。それにより、前記制御端子の電圧は十分に高い値となり、主高速スイッチは十分に低いインピーダンスとなり、損失が低下する。
【００５７】
第７の発明では、１つの高速スイッチマスタ−ステージと複数の高速スイッチ従属ステージとの直列回路を１組としたブロックをさらに直列接続したため、高速スイッチ従属ステージの浮遊容量成分による変位電流の差を抑制できる。そのため高速スイッチ従属ステージ群は同時に導通し易くなり、全スイッチの導通特性が改善し、性能が向上する。
【００５８】
第８の発明では、さらに前記ブロックの両端に電位補償コンデンサを接続したため、高速スイッチ従属ステージの浮遊容量成分による変位電流の差を抑制できる。そのため高速スイッチ従属ステージ群は同時に導通し易くなり、全スイッチの導通特性が改善し、性能が向上する。
【００５９】
第９の発明では、高速スイッチマスターステージに一端と、１つの高速スイッチ従属ステージとの一端とが直列に接続され、前記マスターステージの他端と前記１つの高速スイッチ従属ステージとの他端との間に導通補助コンデンサを設けため、高速スイッチマスターステージ導通後に、まず前記１つの高速スイッチ従属ステージが導通するため、残りの高速スイッチ従属ステージにとっては、高速スイッチマスターステージによる変位電圧以上の変位電圧を受けることができる。そのため、残りの高速スイッチ従属ステージは容易に導通するため、より直列数が増加しても正常に動作でき、信頼性が向上する。
【００６０】
第１０の発明では、高圧スイッチ装置の両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御されるから、導通制御信号が入力される場合には、十分な変位電流が得られ、確実に全ステージを導通でき、信頼性が向上する。
【００６１】
第１１の発明では、高速スイッチマスターステージの両端の電圧が所定値以下の場合には、導通制御信号が入力されないように制御するから、導通制御信号が入力される場合には、十分な変位電流が得られ、確実に全ステージを導通でき、信頼性が向上する。
【図面の簡単な説明】
【図１】  第１〜第６の発明の実施の形態を示した高圧スイッチ装置の回路構成図である。
【図２】  従来のスイッチの問題点を説明するための波形図である。
【図３】  本発明の第３の発明の効果を説明する波形図である。
【図４】  本発明の第１の発明の効果を説明する波形図である。
【図５】  本発明の第２の発明の効果を説明する波形図である。
【図６】  本発明の第４〜５の効果を説明する波形図である。
【図７】  本発明の第５の発明の効果を説明する波形図である。
【図８】  本発明の第５の発明の効果を説明する波形図である。
【図９】  本発明の第６の発明の効果を説明する波形図である。
【図１０】  従来の高圧スイッチ装置の問題点を説明する構成図である。
【図１１】  本発明の第７の発明の回路構成図である。
【図１２】  本発明の第８の発明の回路構成図である。
【図１３】  本発明の第９の発明の回路構成図である。
【図１４】  本発明の第１０の発明の回路構成図である。
【図１５】  本発明の第１１の発明の回路構成図である。
【図１６】  従来の高圧スイッチ装置の回路構成図である。
【図１７】  従来の高圧スイッチ装置を用いたパルス発生回路の構成図である。
【符号の説明】
１、１ｃ  高速スイッチ従属ステージ、２  高速スイッチマスターステージ、３  主高速スイッチ素子、４  補助高速スイッチ素子、５  変位電流検出抵抗、６  変位電流検出ダイオード、７  変位電流検出コンデンサ、８  分圧電圧検出抵抗、９  突き合わせダイオード、１０  補助スイッチゲート抵抗、１１  増幅用コンデンサ、１２  パルストランス、１３  主スイッチ入力ダイオード、    １４  帰還ダイオード、１５  環流ダイオード、１６  主スイッチゲート抵抗、１７、１７ａ、１７ｂ  導通制御信号、１８  変位電流検出リアクトル、１９  分圧抵抗、２０  マスターステージ分圧抵抗、２１  マスターステージゲート抵抗、２２  第３の定電圧素子、２３  マスターステージ用ゼナーゲート抵抗、  ２４  第２の定電圧素子、２５  振動防止抵抗、２６  振動防止ダイオード、  ２７  バイパスリアクトル、２８  第１の定電圧素子、２９  対地への浮遊容量、３０ａ、３０ｂ  電位補償コンデンサ、３１  導通補助コンデンサ、３２  比較器、３３  基準高電圧、３４  アンド回路、３５  基準マスター電圧、３６  増中用コンデンサ充電抵抗、４００  高圧スイッチ装置。
【図１】
0003698937.tif 000002
【図２】
0003698937.tif 000003
【図３】
0003698937.tif 000004
【図４】
0003698937.tif 000005
【図５】
0003698937.tif 000006
【図６】
0003698937.tif 000007
【図７】
0003698937.tif 000008
【図８】
0003698937.tif 000009
【図９】
0003698937.tif 000010
【図１０】
0003698937.tif 000011
【図１１】
0003698937.tif 000012
【図１２】
0003698937.tif 000013
【図１３】
0003698937.tif 000014
【図１４】
0003698937.tif 000015
【図１５】
0003698937.tif 000016
【図１６】
0003698937.tif 000017
【図１７】
0003698937.tif 000018