(57)【特許請求の範囲】
【請求項１】
２つの電極を有しかつその一方の電極が固定電位に接続され、充放電によって他方の電極の電位が変化するコンデンサと、
入力端子と前記コンデンサとの間に接続され、該入力端子から電流を入出力し該入出力電流を可変な比で減衰させた値の電流を前記コンデンサの他方の電極に与えて該コンデンサを充放電する充放電電流生成回路と、
を備えた容量回路であって、
前記充放電電流生成回路は、
前記入力端子に接続されかつ可変の電流増幅率を持ち、与えられた制御電圧に基づきオン・オフし、該オン状態のとき該入力端子へ電流を出力すると共にその電流値を該電流増幅率倍した電流を流出する第１の電流制御回路と、
前記入力端子に接続されかつ可変の電流増幅率を持ち、前記制御電圧に基づき前記第１の電流制御回路とは相補的にオン・オフし、該オン状態のとき該入力端子から電流を入力すると共にその電流値を該電流増幅率倍した電流を流入する第２の電流制御回路と、
前記第１の電流制御回路に接続された第１導通電極と前記コンデンサの他方の電極に接続された第１制御電極と該第１制御電極によって該第１導通電極との間の導通状態が制御される第２導通電極とを有し、該第１制御電極と該第２導通電極の間の電位差に基づいてオンし該第１導通電極に該第１の電流制御回路の流出電流を入力すると共にその電流を減衰させた値の電流を該コンデンサの他方の電極から流入する第２の導電型の第１のトランジスタと、
前記第２の電流制御回路に接続された第３導通電極と前記コンデンサの他方の電極に接続された第２制御電極と該第２制御電極の電位によって該第３導通電極との間の導通状態が制御される第４導通電極とを有し、該第２制御電極と該第４導通電極の間の電位差に基づいてオンし該第３導通電極から該第１の電流制御回路へ電流を出力すると共にその電流を減衰させた値の電流を該コンデンサの他方の電極へ流出する前記第２の導電型とは相補的な第１の導電型の第２のトランジスタと、
非反転入力端子と反転入力端子とを有し、該非反転入力端子が前記コンデンサの他方の電極に接続されると共に該反転入力端子が前記入力端子に接続され、該コンデンサの他方の電極と該入力端子との間の電位差を増幅して前記制御電圧を生成する第１の演算増幅器と、
非反転入力端子と反転入力端子と出力端子とを有し、該非反転入力端子が前記入力端子に接続され該反転入力端子が前記コンデンサの他方の電極に接続されかつ該出力端子が前記第２導通電極及び前記第４導通電極に接続され、該コンデンサの他方の電極と該入力端子の間の電位差を増幅して該第２導通電極及び該第４導通電極に与える第２の演算増幅器とを備え、
前記コンデンサは、前記第１制御電極の流入電流と前記第２制御電極の流出電流で充放電する構成にしたことを特徴とする容量回路。
【請求項２】
前記第１の電流制御回路は、
前記入力端子に接続された第３制御電極と電流流出端子に接続された第５導通電極と該第５導通電極との間の導通状態が該第３制御電極によって制御される第６導通電極とを有する前記第１の導電型の第３のトランジスタと、
第４制御電極と該第４制御電極によって導通状態が制御される第７導通電極及び第８導通電極とをそれぞれ有し、該各第７導通電極が前記入力端子に共通接続されると共に該各第４制御電極が前記第６導通電極に共通接続された前記第１の導電型の複数の第４のトランジスタと、
前記各第８導通電極と前記制御電圧が与えられる第１の制御端子との間に接続され、投入状態のとき前記各第８導通電極を該第１の制御端子にそれぞれ接続する複数の第１のスイッチと、
第５制御電極と該第５制御電極によって導通状態が制御される第９導通電極及び第１０導通電極とをそれぞれ有し、該各第９導通電極及び該各第５制御電極が前記第６導通電極に共通接続された前記第１の導電型の複数の第５のトランジスタと、
前記各第１０導通電極と前記第１の制御端子との間に接続され、投入状態のとき該各第１０導通電極を該第１の制御端子にそれぞれ接続する複数の第２のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第１のスイッチと前記複数の第２のスイッチの投入状態で設定され、前記電流流出端子から前記電流増幅率倍した電流を流出する構成にしたことを特徴とする請求項１記載の容量回路。
【請求項３】
前記第２の電流制御回路は、
前記入力端子に接続された第６制御電極と電流流入端子に接続された第１１導通電極と該第１１導通電極との間の導通状態が該第６制御電極によって制御される第１２導通電極とを有する前記第２の導電型の第６のトランジスタと、
第７制御電極と該第７制御電極によって導通状態が制御される第１３導通電極及び第１４導通電極とをそれぞれ有し、該各第１３導通電極が前記入力端子に共通接続されると共に該各第７制御電極が前記第１２導通電極に共通接続された前記第２の導電型の複数の第７のトランジスタと、
前記各第１４導通電極と前記制御電圧が与えられる第２の制御端子との間に接続され、投入状態のとき前記各第１４導通電極を該第２の制御端子にそれぞれ接続する複数の第３のスイッチと、
第８制御電極と該第８制御電極によって導通状態が制御される第１５導通電極及び第１６導通電極とをそれぞれ有し、該各第１５導通電極及び該各第８制御電極が前記第１２導通電極に共通接続された前記第２の導電型の複数の第８のトランジスタと、
前記各第１６導通電極と前記第２の制御端子との間に接続され、投入状態のとき該各第１６導通電極を該第２の制御端子にそれぞれ接続する複数の第４のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第３のスイッチと前記複数の第４のスイッチの投入状態で設定され、前記電流流入端子から前記電流増幅率倍した電流を流入する構成にしたことを特徴とする請求項１記載の容量回路。
【請求項４】
前記第１の電流制御回路は、
前記入力端子に接続された第９制御電極と電流流出端子に接続された第１７導通電極と該第１７導通電極との間の導通状態が該第９制御電極によって制御される第１８導通電極とを有する前記第１の導電型の第９のトランジスタと、
第１０制御電極と該第１０制御電極によって導通状態が制御される第１９導通電極及び複数の第２０導通電極とを有し、該第１９導通電極が前記入力端子に接続されると共に該第１０制御電極が前記第１８導通電極に接続された前記第１の導電型の第１０のトランジスタと、
前記複数の第２０導通電極と前記制御電圧が与えられる第１の制御端子との間に接続され、投入状態のとき前記各第２０導通電極を該第１の制御端子にそれぞれ接続する複数の第５のスイッチと、
第１１制御電極と該第１１制御電極によって導通状態が制御される第２１導通電極及び複数の第２２導通電極とを有し、該第２１導通電極及び該第１１制御電極が前記第１８導通電極に共通接続された前記第１の導電型の第１１のトランジスタと、
前記各第２２導通電極と前記第１の制御端子との間に接続され、投入状態のとき該各第２２導通電極を該第１の制御端子にそれぞれ接続する複数の第６のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第５のスイッチと前記複数の第６のスイッチの投入状態で設定され、前記電流流出端子から前記電流増幅率倍した電流を流出する構成にしたことを特徴とする請求項１記載の容量回路
【請求項５】
前記第２の電流制御回路は、
前記入力端子に接続された第１２制御電極と電流流入端子に接続された第２３導通電極と該第２３導通電極との間の導通状態が該第１２制御電極によって制御される第２４導通電極とを有する前記第２の導電型の第１２のトランジスタと、
第１３制御電極と該第１３制御電極によって導通状態が制御される第２５導通電極及び複数の第２６導通電極とを有し、該第２５導通電極が前記入力端子に接続されると共に該第１３制御電極が前記第２４導通電極に接続された前記第２の導電型の第１３のトランジスタと、
前記各第２６導通電極と前記制御電圧が与えられる第２の制御端子との間に接続され、投入状態のとき前記各第２６導通電極を該第２の制御端子にそれぞれ接続する複数の第７のスイッチと、
第１４制御電極と該第１４制御電極によって導通状態が制御される第２７導通電極及び複数の第２８導通電極とを有し、該第２７導通電極及び該第１４制御電極が前記第２４導通電極に共通接続された前記第２の導電型の複数の第１４のトランジスタと、
前記各第２８導通電極と前記第２の制御端子との間に接続され、投入状態のとき該各第２８導通電極を該第２の制御端子にそれぞれ接続する複数の第８のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第７のスイッチと前記複数の第８のスイッチの投入状態で設定され、前記電流流入端子から前記電流増幅率倍した電流を流入する構成にしたことを特徴とする請求項１記載の容量回路。
【請求項６】
２つの電極を有しかつその一方の電極が固定電位に接続され、充放電によって他方の電極の電位が変化するコンデンサと、
入力端子と前記コンデンサとの間に接続され、該入力端子から電流を入出力し該入出力電流を可変な比で減衰させた値の電流を前記コンデンサの他方の電極に与えて該コンデンサを充放電する充放電電流生成回路と、
を備えた容量回路であって、
前記充放電電流生成回路は、
前記入力端子に接続されかつ可変の電流増幅率を持ち、該入力端子の電位に基づきオン・オフし、該オン状態のとき該入力端子へ電流を出力すると共にその電流値を該電流増幅率倍した電流を流入する第１の電流制御回路と、
前記入力端子に接続されかつ可変の電流増幅率を持ち、該入力端子の電位に基づき前記第１の電流制御回路とは相補的にオン・オフし、該オン状態のとき該入力端子から電流を入力すると共にその電流値を該電流増幅率倍した電流を流出する第２の電流制御回路と、
前記第１の電流制御回路に接続された第１導通電極と第１の電源電位に接続された第２導通電極と該第１導通電極及び第２導通電極の間の導通状態を制御する第１制御電極とを有し、該第１制御電極と該第２導通電極の間の電位差に応じてオンし該第１導通電極から該第１の電流制御回路における前記流入電流を出力すると共に該電流値を減衰させた電流を該第１制御電極から流出する第１の導電型の第１のトランジスタと、
前記第１制御電極に接続された第３導通電極と、前記コンデンサの他方の電極に接続された第２制御電極と該第２制御電極によって該第３導通電極との間の導通状態が制御される第４導通電極とを有し、該第２制御電極と該第４導通電極の間の電位差に基づいてオンし該第３導通電極に該第１制御電極からの流出電流を入力すると共にその電流を減衰させた値の電流を該コンデンサの他方の電極から流入する前記第１の導電型とは相補的な第２の導電型の第２のトランジスタと、
前記第２の電流制御回路に接続された第５導通電極と第２の電源電位に接続された第６導通電極と該第５導通電極及び該第６導通電極の間の導通状態を制御する第３制御電極とを有し、該第３制御電極と該第６導通電極の間の電位差に応じてオンし該第５導通電極から該第２の電流制御回路における前記流出電流を入力すると共に該電流値を減衰させた電流を該第３制御電極から流入する前記第２の導電型の第３のトランジスタと、
前記第３制御電極に接続された第７導通電極と、前記コンデンサの他方の電極に接続された第４制御電極と該第４制御電極によって該第７導通電極との間の導通状態が制御される第８導通電極とを有し、該第４制御電極と該第８導通電極の間の電位差に基づいてオンし該第７導通電極から該第３制御電極における流入電流を出力すると共にその電流を減衰させた値の電流を該コンデンサの他方の電極へ流出する前記第１の導電型の第４のトランジスタと、
非反転入力端子と反転入力端子と出力端子とを有し、該非反転入力端子が前記入力端子に接続され該反転入力端子が前記コンデンサの他方の電極に接続されかつ該出力端子が前記第４導通電極及び前記第８導通電極に接続され、該コンデンサの他方の電極と該入力端子の間の電位差を増幅して該第４導通電極及び該第８導通電極に与える演算増幅器とを備え、
前記コンデンサは、前記第２制御電極の流入電流と前記第４制御電極の流出電流で充放電する構成にしたことを特徴とする容量回路。
【請求項７】
前記第１の電流制御回路は、
第５制御電極と該第５制御電極によって導通状態が制御される第９導通電極及び第１０導通電極とをそれぞれ有し、該各第９導通電極が前記第１の電源電位に共通接続され該各第５制御電極が前記第１のトランジスタから電流を流入する電流流入端子に共通接続された前記第２の導電型の複数の第５のトランジスタと、
前記各１０導通電極と前記入力端子の間に接続され、投入状態のときに該各第１０導通電極を該入力端子にそれぞれ接続する複数の第１のスイッチと、
第６制御電極と該第６制御電極によって導通状態が制御される第１１導通電極及び第１２導通電極とをそれぞれ有し、該各第１１導通電極及び該各第６制御電極が前記電流流入端子に共通接続された前記第２の導電型の複数の第６のトランジスタと、
前記各第１２導通電極と前記入力端子との間に接続され、投入状態のとき該各第１２導通電極を該入力端子にそれぞれ接続する複数の第２のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第１のスイッチと前記複数の第２のスイッチの投入状態で設定され、前記電流流入端子から前記電流増幅率倍した電流を流入する構成にしたことを特徴とする請求項６記載の容量回路。
【請求項８】
前記第２の電流制御回路は、
第７制御電極と該第７制御電極によって導通状態が制御される第１３導通電極及び第１４導通電極とをそれぞれ有し、該各第１３導通電極が前記第２の電源電位に共通接続され該各第７制御電極が前記第３のトランジスタへ電流を流出する電流流出端子に共通接続された前記第１の導電型の複数の第７のトランジスタと、
前記各第１４導通電極と前記入力端子の間に接続され、投入状態のときに該各第１４導通電極を該入力端子にそれぞれ接続する複数の第３のスイッチと、
第８制御電極と該第８制御電極によって導通状態が制御される第１５導通電極及び第１６導通電極とをそれぞれ有し、該各第１５導通電極及び該各第８制御電極が前記電流流出端子に共通接続された前記第１の導電型の複数の第８のトランジスタと、
前記各第１６導通電極と前記入力端子との間に接続され、投入状態のとき該各第１６導通電極を該入力端子にそれぞれ接続する複数の第４のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第３のスイッチと前記複数の第４のスイッチの投入状態で設定され、前記電流流出端子から前記電流増幅率倍した電流を流出する構成にしたことを特徴とする請求項６記載の容量回路。
【請求項９】
前記第１の電流制御回路は、
第９制御電極と該第９制御電極によって導通状態が制御される第１７導通電極及び複数の第１８導通電極とを有し、該第１７導通電極が前記第１の電源電位に接続され該第９制御電極が前記第１のトランジスタから電流を流入する電流流入端子に接続された前記第２の導電型の第９のトランジスタと、
前記各第１８導通電極と前記入力端子の間に接続され、投入状態のときに該各第１８導通電極を該入力端子にそれぞれ接続する複数の第５のスイッチと、
第１０制御電極と該第１０制御電極によって導通状態が制御される第１９導通電極及び複数の第２０導通電極とを有し、該第１９導通電極及び該第１０制御電極が前記電流流入端子に共通接続された前記第２の導電型の第１０のトランジスタと、
前記各第２０導通電極と前記入力端子との間に接続され、投入状態のとき該各第２０導通電極を該入力端子にそれぞれ接続する複数の第６のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第５のスイッチと前記複数の第６のスイッチの投入状態で設定され、前記電流流入端子から前記電流増幅率倍した電流を流入する構成にしたことを特徴とする請求項６記載の容量回路。
【請求項１０】
前記第２の電流制御回路は、
第１１制御電極と該第１１制御電極によって導通状態が制御される第２１導通電極及び複数の第２２導通電極とを有し、該各第２１導通電極が前記第２の電源電位に接続され該第１１制御電極が前記第３のトランジスタへ電流を流出する電流流出端子に接続された前記第１の導電型の第１１のトランジスタと、
前記各第２２導通電極と前記入力端子の間に接続され、投入状態のときに該各第２２導通電極を該入力端子にそれぞれ接続する複数の第７のスイッチと、
第１２制御電極と該第１２制御電極によって導通状態が制御される第２３導通電極及び複数の第２４導通電極とを有し、該第２３導通電極及び該第１２制御電極が前記電流流出端子に共通接続された前記第１の導電型の第１２のトランジスタと、
前記各第２４導通電極と前記入力端子との間に接続され、投入状態のときに該各第２４導通電極を該入力端子にそれぞれ接続する複数の第８のスイッチとを備え、
前記可変の電流増幅率は、前記複数の第７のスイッチと前記複数の第８のスイッチの投入状態で設定され、前記電流流出端子から前記電流増幅率倍した電流を流出する構成にしたことを特徴とする請求項６記載の容量回路。
【請求項１１】
２つの電極を有しかつその一方の電極が固定電位に接続され、充放電によって他方の電極の電位が変化するコンデンサと、
入力端子と前記コンデンサとの間に接続され、該入力端子から電流を入出力し該入出力電流を可変な比で減衰させた値の電流を前記コンデンサの他方の電極に与えて該コンデンサを充放電する充放電電流生成回路と、
を備えた容量回路であって、
前記充放電電流生成回路は、
前記入力端子に接続されかつ可変の電流増幅率を持ち、与えられた第１の制御電圧に基づきオン・オフし、該オン状態のとき該入力端子へ電流を出力すると共にその電流値を該電流増幅率倍した電流を流出する第１の電流制御回路と、
前記入力端子に接続されかつ可変の電流増幅率を持ち、与えられた第１の制御電圧に基づき前記第１の電流制御回路とは相補的にオン・オフし、該オン状態のとき該入力端子から電流を入力すると共にその電流値を該電流増幅率倍した電流を流入する第２の電流制御回路と、
前記第１の電流制御回路に接続されかつ可変の電流増幅率を持ち、与えられた第２の制御電圧に基づきオン・オフし、該オン状態のとき該第１の電流制御回路へ電流を出力すると共にその電流値を該電流増幅率倍した電流を前記コンデンサの他方の電極から流入する第３の電流制御回路と、
前記第２の電流制御回路に接続されかつ可変の電流増幅率を持ち、与えられた第２の制御電圧に基づき前記第３の電流制御回路とは相補的にオン・オフし、該オン状態のとき該第２の電流制御回路へ電流を出力すると共にその電流値を該電流増幅率倍した電流を前記コンデンサの他方の電極に流出する第４の電流制御回路と、
非反転入力端子と反転入力端子とを有し、該非反転入力端子が前記コンデンサの他方の電極に接続されると共に該反転入力端子が前記入力端子に接続され、該コンデンサの他方の電極と該入力端子との間の電位差を増幅して前記第１の制御電圧を生成する第１の演算増幅器と、
非反転入力端子と反転入力端子とを有し、該非反転入力端子が前記入力端子に接続され該反転入力端子が前記コンデンサの他方の電極に接続され、該コンデンサの他方の電極と該入力端子との間の電位差を増幅して前記第２の制御電圧を生成する第２の演算増幅器とで構成したことを特徴とする容量回路。
【請求項１２】
請求項１１記載の第１の電流制御回路は、
前記入力端子に前記第３制御電極及び前記第７導通電極が接続され前記第３の電流制御回路に前記電流流出端子が接続されかつ前記第１の制御端子には前記第１制御電圧が与えられるように接続された請求項２記載の第１の電流制御回路、または、前記入力端子に前記第９制御電極及び前記第１９導通電極が接続され前記第３の電流制御回路に前記電流流出端子が接続されかつ前記第１の制御端子には前記第１の制御電圧が与えられるように接続された請求項４記載の第１の電流制御回路で構成したことを特徴とする容量回路。
【請求項１３】
請求項１１記載の第４の電流制御回路は、
請求項１１記載の第２の電流制御回路に前記第３制御電極及び前記第７導通電極が接続され前記コンデンサの他方の電極に前記電流流出端子が接続されかつ前記第１の制御端子には前記第２の制御電圧が与えられるように接続された請求項２記載の第１の電流制御回路、または、請求項１１記載の第２の電流制御回路に前記第９制御電極及び前記第１９導通電極が接続され前記コンデンサの他方の電極に前記電流流出端子が接続されかつ前記第１の制御端子には前記第２の制御電圧が与えられるように接続された請求項４記載の第１の電流制御回路で構成したことを特徴とする容量回路。
【請求項１４】
請求項１１記載の第２の電流制御回路は、
前記入力端子に前記第６制御電極及び前記第１３導通電極が接続され前記第４の電流制御回路に前記電流流入端子が接続されかつ前記第２の制御端子には前記第１の制御電圧が与えられるように接続された請求項３記載の第２の電流制御回路、または、前記入力端子に前記第１２制御電極及び前記第２５導通電極が接続され前記第４の電流制御回路に前記電流流入端子が接続されかつ前記第２の制御端子には前記第１の制御電圧が与えられるように接続された請求項５記載の第２の電流制御回路で構成したことを特徴とする容量回路。
【請求項１５】
請求項１１記載の第３の電流制御回路は、
請求項１１記載の第１の電流制御回路に前記第６制御電極及び前記第１３導通電極が接続され前記コンデンサの他方の電極に前記電流流入端子が接続されかつ前記第２の制御端子には前記第２の制御電圧が与えられるように接続された請求項３記載の第２の電流制御回路、または、請求項１１記載の第１の電流制御回路に前記第１２制御電極及び前記第２５導通電極が接続され前記コンデンサの他方の電極に前記電流流入端子が接続されかつ前記第２の制御端子には前記第２の制御電圧が与えられるように接続された請求項５記載の第２の電流制御回路で構成したことを特徴とする容量回路。
【請求項１６】
２つの電極を有するコンデンサと、
前記コンデンサの一方の電極と第１の入力端子との間に接続され、該第１の入力端子から入出力される電流を可変な電流増幅率を用いて減衰させて該コンデンサに入出力する第１の充放電電流生成回路と、
前記コンデンサの他方の電極と第２の入力端子との間に接続され、該第２の入力端子から入出力される電流を可変な電流増幅率を用いて減衰させて該コンデンサに入出力する第２の充放電電流生成回路と、
を備えた容量回路であって、
前記第１の充放電電流生成回路、前記第２の充放電電流生成回路、または前記第１及び第２の充放電電流生成回路は、請求項２、３、４または５記載の第１の電流制御回路或いは第２の電流制御回路を持つ請求項１記載の充放電電流生成回路、請求項７、８、９または１０記載の第１の電流制御回路或いは第２の電流制御回路を持つ請求項６記載の充放電電流回路、及び請求項１２、１３、１４または１５記載の第１から第４の電流制御回路を持つ請求項１１記載の充放電生成回路のうちから選択された充放電電流生成回路でそれぞれ構成したことを特徴とする容量回路。
【請求項１７】
複数のコンデンサが直列或いは並列に組み合わされて構成されたコンデンサ複合回路と、
前記コンデンサ複合回路に対する複数の入力端子に接続され、該各入力端子から入出力される電流を可変な電流増幅率を用いて減衰させて該コンデンサに入出力する複数の充放電電流生成回路と、
を備えた容量回路であって、
前記各充放電電流生成回路は、請求項２、３、４または５記載の第１の電流制御回路或いは第２の電流制御回路を持つ請求項１記載の充放電電流生成回路、請求項７、８、９または１０記載の第１の電流制御回路或いは第２の電流制御回路を持つ請求項６記載の充放電電流回路、及び請求項１２、１３、１４または１５記載の第１から第４の電流制御回路を持つ請求項１１記載の充放電生成回路のうちから選択された充放電電流生成回路でそれぞれ構成したことを特徴する容量回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路等に用いられ、入出力電流によって充放電される容量回路に関するものである。
【０００２】
【従来の技術】
従来の集積回路では、大容量のコンデンサをＬＳＩチップに組み込んで大きな面積のチップを形成する。また、コンデンサを組み込むことができない場合には、大容量のコンデンサをチップに外付けして対応を採っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の集積回路では、次のような課題があった。
大容量のコンデンサが必要な場合に、それをＬＳＩチップに組み込むと、チップ面積が増大するという課題があった。また、その大容量のコンデンサを外付けにすると、当然１チップ化ができなくなると共に、装置全体が大型化するという問題があった。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１〜第１５の発明は、容量回路において、２つの電極を有しかつその一方の電極が固定電位に接続され、充放電によって他方の電極の電位が変化するコンデンサと、入力端子とコンデンサとの間に接続され、入力端子から電流を入出力し該入出力電流を可変な比で減衰させた値の電流をそのコンデンサの他方の電極に与えて充放電する充放電電流生成回路とで構成している。
【０００５】
第１〜第１５の発明によれば、充放電電流生成回路は、入力端子から入出力する電流に対して、他コンデンサに対する充放電電流を微弱にするが、そのレベルは可変になっている。
【０００６】
第１６の発明は、容量回路において、２つの電極を有するコンデンサと、コンデンサの一方の電極と第１の入力端子の間に接続され、第１の入力端子から入出力される電流を減衰させて該コンデンサに入出力する第１の充放電電流生成回路と、コンデンサの他方の電極と第２の入力端子の間に接続され、第２の入力端子から入出力される電流を減衰させてコンデンサに入出力する第２の充放電電流生成回路とで構成している。
よって、第１６の発明によれば、第１及び第２の入力端子から入出力される電流が、第１及び第２の充放電電流生成回路によって減衰されてコンデンサに流入或いは流出される。この場合も、コンデンサに対する充放電電流が微弱になる。
【０００７】
第１７の発明は、複数のコンデンサが直列或いは並列に組み合わされて構成されたコンデンサ複合回路と、コンデンサ複合回路に対する複数の入力端子に接続され、前記入力端子から入出力される電流を可変な電流増幅率を用いて減衰させて該コンデンサに入出力する複数の充放電電流生成回路とで容量回路を構成している。
よって、第１７の発明によれば、複数の充放電電流生成回路によって、コンデンサ複合回路中のコンデンサには微弱な入出力電流が与えられる。
【０００８】
【発明の実施の形態】
コンデンサの容量を見掛け上大きくすることによって、実際の容量が小さくてすむ容量回路の実施形態を以下の参考例及び第１〜第８の実施形態で説明する。なお、参考例及び第１〜第６の実施形態は第１〜第１５の発明に、第７の実施形態は第１６の発明に、及び第８の実施形態は第１７の発明にそれぞれ対応するものである。
［第１の実施形態］
図２は、本発明の第１の実施形態の参考例を示す容量回路の回路図である。
この容量回路は、一方の電極が固定電位のグランドＧＮＤに接続されたコンデンサと、入力端子ＩＮ1 と該コンデンサ１の他方の電極との間に接続され、該コンデンサ１に充放電電流を与える充放電電流生成回路１０とで構成されている。
【０００９】
充放電電流生成回路１０は、第１の導電型トランジスタであるＰＮＰ型トランジスタと第２の導電型トランジスタであるＮＰＮトランジスタとが組み合わされた回路であり、第１導通電極であるコレクタが入力端子ＩＮ1 に接続されると共に第２導通電極であるエミッタが第１の電源電位Ｖｃｃに接続された第１のトランジスタであるＰＮＰトランジスタ１１と、第３導通電極であるコレクタが入力端子ＩＮ1 に接続されると共に第４導通電極のエミッタがグランドＧＮＤに接地された第２のトランジスタであるＮＰＮ型トランジスタ１２と、その入力端子ＩＮ1 に非反転入力端子（＋）が接続された演算増幅器１３とを、備えている。
第１制御電極であるトランジスタ１１のベースは、第３のトランジスタであるＮＰＮ型トランジスタ１４の第５導通電極のコレクタに接続され、第６導通電極である該トランジスタ１４のエミッタは、演算増幅器１３の出力端子に接続されている。一方、第２制御電極であるトランジスタ１２のベースは、第４のトランジスタであるＰＮＰ型トランジスタ１５の第７導通電極のコレクタに接続され、第８導通電極である該トランジスタ１５のエミッタは、演算増幅器１３の出力端子に接続されている。
【００１０】
第３制御電極であるトランジスタ１４のベースと、第４制御電極であるトランジスタ１５のベースとが、ノードａでコンデンサ１の他方の電極に接続されると共に、演算増幅器１３の反転入力端子（−）に接続されている。
次に、この容量回路の動作を説明する。
入力端子ＩＮ1 に入力される電位が立ち上がってノードａの電位を越えると、演算増幅器１３により、トランジスタ１４，１５の各エミッタの電位が上昇する。トランジスタ１ｌ及びトランジスタ１４はダーリントン接続となっており、また、トランジスタ１２及びトランジスタ１５もダーリントン接続となっている。そのため、トランジスタ１２及びトランジスタ１５がオン状態となり、トランジスタｌ１及びトランジスタ１４はオフ状態となる。
トランジスタ１５のべース電流は、入力端子ＩＮ1 に出力されるトランジスタ１２のコレクタ電流に対して、トランジスタ１２，１５における電流増幅率分の１の値となり、コンデンサ１に向かって流出する。この時のトランジスタ１５のべース電流が、コンデンサ１の充電電流Ｉｊ1 となり、コンデンサ１が充電される。
【００１１】
入力端子ＩＮ1 とノードａの電位が等しくなったとき、トランジスタ１５のべース電流Ｉｊ1 は０となる。入力端子ＩＮ1 に入力される電位がノードａの電位より低い場合には、演算増幅器１３によって、トランジスタ１４，１５のエミッタの電位が降下する。そのため、トランジスタ１２，１５はオフ状態となり、トランジスタ１１，１４がオン状態となる。トランジスタ１４のベース電流は、トランジスタ１１のコレクタ電流に対して、トランジスタ１１，１４における電流増幅率分の１の値となり、コンデンサ１から流れ出す。この時のトランジスタ１４のべース電流は、コンデンサ１の放電電流Ｉｈ1 となり、コンデンサ１は放電する。入力端子ＩＮ1 とノードａの電位が等しくなったときには、トランジスタ１４のべース電流Ｉｈ1 は０となる。
以上のように、この参考例では、ダーリントン接続されたトランジスタ１１，１４と、ダーリントン接続されたトランジスタ１２，１５と、帰還接続されてノードａの電位を反転入力端子（−）に入力する演算増幅器１３とで、充放電電流生成回路１０を構成し、充放電電流生成回路１０の入出力する充放電電流Ｉｊ1 ，Ｉｈ1 でコンデンサ１を充放電するようにしている。
【００１２】
そのため、コンデンサ１の充放電電流Ｉｊ1 ，Ｉｈ1 の値は、トランジスタ１１，１５の電流増幅率をｈfe11，ｈfe15、トランジスタ１２，１４の電流増幅率をｈfe12，ｈfe14とし、充放電電流生成回路１０が無い場合に入力端子ＩＮ1 を通るコンデンサ１の充放電電流をＩｊ，Ｉｈとすると、それぞれ次の（１）  （２）式となり、十分微弱化される。
Ｉｊ1 ＝Ｉｊ／（ｈfe12×ｈfe15）      ・・・（１）
Ｉｈ1 ＝Ｉｈ／（ｈfe11×ｈfe14）      ・・・（２）
即ち、コンデンサ１に、実際よりもｈfe11×ｈfe14倍或いはｈfe12×ｈfe15倍の容量値を持つコンデンサと同じ動きをさせることができる。よって、半導体集積回路における集積度を向上できる。
さらに、帰還がかかった演算増幅器３が、ノードａの電位と入力端子ＩＮ1 の電位の差をなくすような出力電圧を出力するので、ノードａと入力端子ＩＮ1 間の電位差が小さい場合でもそれに応じた充放電電流Ｉｊ1 ，Ｉｈ1 を生成することができる。
一方、例えば入力端子ＩＮ1 を直接トランジスタ１４，１５のエミッタに接続した場合には、ベース・エミッタ間電圧ＶＢＥが低くて該トランジスタ１４，１５がオンしない可能性があるが、本実施形態では演算増幅器３を設けたので、入力端子ＩＮ1 とノードａとの電位差が小さくても確実に動作する。
【００１３】
図１は、本発明の第１の実施形態を示す容量回路の回路図であり、図２中の要素と共通する要素には、共通の符号が付されている。
この容量回路（第１の発明）は、一方の電極がグランドＧＮＤに接続された参考例と同様のコンデンサ１と、参考例における充放電電流生成回路１０とは異なる充放電電流生成回路２０とで構成されている。
充放電電流生成回路２０は、入力端子ＩＮ1 に接続された第１の電流制御回路２１（第２の発明）及び第２の電流制御回路２２（第３の発明）と、該入力端子ＩＮ1 が反転入力端子（−）に接続された第１の演算増幅器２３と、該入力端子ＩＮ1 が非反転入力端子（＋）に接続された第２の演算増幅器２４とを備えている。
電流制御回路２１は、入力端子ＩＮ1 へ電流を出力するが、その電流に対応した値の電流を電流流出端子ＯＵＴ１から流出するものであり、その流出電流は可変に設定できるようになっている。電流制御回路２１の出力端子は、第１のトランジスタであるＮＰＮ型トランジスタ２５の第１導通電極のコレクタに接続されている。そして、第１制御電極であるトランジスタ２５のベースが、コンデンサ１の他方の電極に接続されている。
【００１４】
電流制御回路２２は、入力端子ＩＮ1 から電流を入力するが、その電流に対応した値の電流を電流流入端子ＯＵＴ２から流入するものであり、この流入電流の値は可変に設定できるようになっている。電流制御回路２２の電流流入端子ＯＵＴ２は、第２のトランジスタであるＰＮＰ型トランジスタ２６の第３導通電極のコレクタに接続されている。第２導通電極であるトランジスタ２５のエミッタと、第４導通電極であるトランジスタ２６のエミッタとが接続されている。第２制御電極であるトランジスタ２６のベースは、コンデンサ１の他方の電極に接続されている。
トランジスタ２５のエミッタとトランジスタ２６のエミッタとに、演算増幅器２４の出力端子が接続されている。各電流制御回路２１，２２は、第１の制御端子ＣＣをそれぞれ有し、これらが演算増幅器２３の出力端子に共通に接続されている。演算増幅器２３の非反転入力端子（＋）及び演算増幅器２４の反転入力端子（−）は、コンデンサ１の他方の電極に接続されている。
図３は、図１中の電流制御回路２１の具体的回路を示す回路図である。
【００１５】
電流制御回路２１は、入力端子ＩＮ1 に第３制御電極であるベースが接続されると共に、第５導通電極であるコレクタが電流流出端子ＯＵＴ１に接続された第３のトランジスタであるＰＮＰ型トランジスタ２１ａと、入力端子ＩＮ1 に第７導通電極であるコレクタがそれぞれ接続されたＫ＋１（Ｋは０以上の整数）個の第４のトランジスタであるＰＮＰ型トランジスタ２１ｂ0 〜２１ｂK とを、備えている。第４制御電極である各トランジスタ２１ｂ0 〜２１ｂK のベースは、第６導通電極であるトランジスタ２１ａのエミッタに共通に接続されている。第８導通電極であるトランジスタ２１ｂ0 〜２１ｂK のエミッタは、Ｋ＋１個の第１のスイッチ２１ｃ0 〜２１ｃK を介して制御端子ＣＣに接続されている。これらトランジスタ２１ｂ0 〜２１ｂK のエミッタの面積は、例えば、２0 ，２1 ，…，２k になっている。
【００１６】
トランジスタ２１ａのエミッタには、Ｌ＋１（Ｌは０以上の整数）個の第５のトランジスタであるＰＮＰ型トランジスタ２１ｄ0 〜２１ｄL の第９導通電極であるコレクタが、第５制御電極であるベースと共に接続されている。第１０導通電極である各トランジスタ２１ｄ0 〜２１ｄL のエミッタが、Ｌ＋１個の第２のスイッチ２１ｅ0 〜２１ｅL を介して制御端子ＣＣに接続されている。これらトランジスタ２１ｄ0 〜２１ｄL のエミッタの面積は、例えば、２0 ，２1 ，…，２L になっている。
図４は、図１中の電流制御回路２２の具体的回路を示す回路図である。
電流制御回路２２は、入力端子ＩＮ1 に第６制御電極であるベースが接続されると共に、第１１導通電極であるコレクタが電流流入端子ＯＵＴ２に接続された第６のトランジスタであるＮＰＮ型トランジスタ２２ａと、入力端子ＩＮ1 に第１３導通電極であるコレクタがそれぞれ接続されたＭ＋１（Ｍは０以上の整数）個の第７のトランジスタであるＮＰＮ型トランジスタ２２ｂ0 〜２２ｂM とを、備えている。第７制御電極である各トランジスタ２２ｂ0 〜２２ｂM のベースは、第１２導通電極であるトランジスタ２２ａのエミッタに共通に接続されている。第１４導通電極である各トランジスタ２２ｂ0 〜２２ｂM のエミッタは、Ｍ＋１個の第３のスイッチ２２ｃ0 〜２２ｃM を介して制御端子ＣＣに接続されている。これらトランジスタ２２ｂ0 〜２２ｂM のエミッタの面積は、例えば、２0 ，２1 ，…，２M になっている。
【００１７】
トランジスタ２２ａのエミッタには、Ｎ＋１（Ｎは０以上の整数）個の第８のトランジスタであるＮＰＮ型トランジスタ２２ｄ0 〜２２ｄN の第１５導通電極であるコレクタが、第８制御電極であるベースと共に接続されている。第１６導通電極であるトランジスタ２２ｄ0 〜２２ｄN のエミッタが、Ｎ＋１個の第４のスイッチ２２ｅ0 〜２２ｅN を介して制御端子ＣＣに接続されている。これらトランジスタ２２ｄ0 〜２２ｄN のエミッタの面積は、例えば、２0 ，２1 ，…，２N になっている。
【００１８】
次に、図１の容量回路の動作を説明する。
電流制御回路２２では制御端子ＣＣの電位が下がると、トランジスタ２２ａがオンすると共に、トランジスタ２２ｂ0 〜２２ｂM 及びトランジスタ２２ｄ0 〜２２ｄN がオンする。これによって、入力端子ＩＮ1 から電流Ｉinを入力し、電流流入端子ＯＵＴ２から電流Ｉout を流入する。その入力電流Ｉinの値はＭの値とスイッチ２２ｃ0 〜２２ｃM の投入状態で決まり、電流Ｉout はＮの値とスイッチ２２ｅ0 〜２２ｅN の投入状態とで決まる。電流制御回路２１では制御端子ＣＣの電位が上がると、トランジスタ２１ａがオンすると共に、トランジスタ２１ｂ0 〜２１ｂK 及びトランジスタ２１ｄ0 〜２１ｄL がオンする。これによって、入力端子ＩＮ1 から電流Ｉinを出力し、電流流出端子ＯＵＴ１から電流Ｉout を流出する。その入力電流Ｉinの値はＫの値とスイッチ２１ｃ0 〜２１ｃM の投入状態とで決まり、電流Ｉout はＬの値とスイッチ２１ｅ0 〜２１ｅL の投入状態とで決まる。つまり、各電流制御回路２１，２２は、カレントミラ構成になっているので、電流制御回路２１における電流Ｉinと電流Ｉout とは、次の（３）式の関係、及び電流制御回路２２における電流Ｉinと電流Ｉout とは、（４）式の関係になる。
【００１９】
【数１】
0003728056.tif 000002
なお、（３），（４）式における（Ｓｅｔ）及び（Ｓｃｔ）は、電流制御回路２１，２２中の各スイッチの投入状態を示す値であり、投入されたスイッチの場合には“１”、投入されていないスイッチの場合には“０”の値をとる。後述する数式でも、これと同様の記号は同様の内容を示す。
【００２０】
図１の回路において、入力端子ＩＮ1 の電位が上昇すると、演算増幅器２３，２４によって電流制御回路２１，２２の制御端子ＣＣの電位が降下すると共に、トランジスタ２５，２６のエミッタの電位が上昇する。これによって、電流制御回路２１及びトランジスタ２５がオフ状態になり、電流制御回路２２及びトランジスタ２６がオン状態になる。そのため、入力端子ＩＮ1 から電流制御回路２２へ電荷（電流）が入力され、その電荷の電流増幅率倍分の１に減衰された電荷が電流制御回路２２の電流流入端子ＯＵＴ２に流入する。また、トランジスタ２６によって電流増幅率倍分の１に減衰された電荷が、該トランジスタ２６のベースからコンデンサ１の他方の電極に流れ込む。これにより、コンデンサ１が充電される。
【００２１】
入力端子ＩＮ1 の電位が降下すると、演算増幅器２３，２４によって電流制御回路２１，２２の制御端子ＣＣの電位が上昇すると共に、トランジスタ２５，２６のエミッタの電位が下降する。これによって、電流制御回路２１及びトランジスタ２５がオン状態になり、電流制御回路２２及びトランジスタ２６がオフ状態になる。そのため、電流制御回路２１から入力端子ＩＮ1 へ電荷が出力され、その電荷の電流増幅率倍分の１に減衰された電荷が電流制御回路２１の電流流出端子ＯＵＴ１から流出される。また、トランジスタ２５によって電流増幅率倍分の１に減衰された電荷が、該トランジスタ２５のベースにコンデンサ１の他方の電極から流れ込む。これにより、コンデンサ１が放電する。
以上のように、この第１の実施形態の容量回路では、電流制御回路２１，２２を有する充放電電流生成回路２０とコンデンサ１とで容量回路を構成したので、各ＮＰＮトランジスタの電流増幅率をｈfen 、各ＰＮＰ型トランジスタの電流増幅率をｈfep 、コンデンサ１の容量をＣ1 とすると、電荷を充電する場合には次の（５）式で示される容量Ｃを持つコンデンサと同等に働き、電荷を放電する場合には、（６）式で示される容量Ｃを持つコンデンサと同等に働く。
【００２２】
【数２】
0003728056.tif 000003
従って、この容量回路では、Ｋ，Ｌ，Ｍ，Ｎの値の設定によって、容量の調節できる範囲を決定できると共に、各電流制御回路２１，２２中の複数のスイッチによってその範囲で細かな調整と変更が可能になっている。さらに、各Ｋ，Ｌ，Ｍ，Ｎの値の設定によっては、見掛上の容量の増幅が可能であり、集積回路における集積度が向上する。
【００２３】
［第２の実施形態］
図５は、本発明の第２の実施形態を示す容量回路の回路図であり、図１中の要素と共通する要素には、共通の符号が付されている。
この容量回路は、一方の電極がグランドＧＮＤに接続された第１の実施形態と同様のコンデンサ１と、充放電電流生成回路１０，２０とは異なる充放電電流生成回路３０とで構成されている。
充放電電流生成回路３０は、充放電電流生成回路２０における電流制御回路２１，２２を、第１の電流制御回路３１（第４の発明）対と第２の電流制御回路３２（第５の発明）に置換したものであり、他は充放電電流生成回路２０と同様の構成になっている。
図６は、図５中の電流制御回路３１の具体的回路を示す回路図である。
【００２４】
電流制御回路３１は、入力端子ＩＮ1 に第９制御電極であるベースが接続されると共に第１７導通電極であるコレクタが電流流出端子ＯＵＴ１に接続された第９のトランジスタであるＰＮＰ型トランジスタ３１ａと、入力端子ＩＮ1 に第１９導通電極であるコレクタが接続されると共に、第１８導通電極であるトランジスタ３１ａのエミッタが第１０制御電極であるベースに接続された第１０のトランジスタのＰＮＰ型トランジスタ３１ｂと、トランジスタ３１ａのエミッタが第２１導通電極のコレクタに接続されると共に第１１制御電極のベースに接続された第１１のトランジスタであるＰＮＰ型トランジスタ３１ｃとを、備えている。
トランジスタ３１ｂは、Ｋ＋１個のエミッタを有し、該各エミッタがＫ＋１個の第５のスイッチ３１ｄ0 〜３１ｄK を介して制御端子ＣＣに接続されている。トランジスタ３１ｃは、Ｌ＋１個のエミッタを有し、該各エミッタがＬ＋１個の第６のスイッチ３１ｅ0 〜３１ｅL を介して制御端子ＣＣに接続されている。トランジスタ３１ｂの各エミッタの面積は、例えば、２0 ，２1 ，…，２k になっている。トランジスタ３１ｃの各エミッタの面積は、２0 ，２1 ，…，２L になっている。
【００２５】
図７は、図５中の電流制御回路３２の具体的回路を示す回路図である。
電流制御回路３２は、入力端子ＩＮ1 に第１２制御電極であるベースが接続されると共に、第２３導通電極であるコレクタが電流流入端子ＯＵＴ２に接続された第１２のトランジスタであるＮＰＮ型トランジスタ３２ａと、入力端子ＩＮ1 に第２５導通電極であるコレクタが接続されると共に、第２４導通電極であるトランジスタ３２ａのエミッタが第１３制御電極であるベースに接続された第１３のトランジスタのＮＰＮ型トランジスタ３２ｂと、トランジスタ３２ａのエミッタが第２７導通電極であるコレクタに接続されると共に第１４制御電極であるベースに接続された第１３のトランジスタのＮＰＮ型トランジスタ３２ｃとを、備えている。
【００２６】
トランジスタ３２ｂは、第２６導通電極であるＭ＋１個のエミッタを有し、該各エミッタがＭ＋１個の第７のスイッチ３２ｄ0 〜３２ｄM を介して制御端子ＣＣに接続されている。トランジスタ３２ｃは、第２８導通電極であるＮ＋１個のエミッタを有し、該各エミッタがＮ＋１個の第８のスイッチ３２ｅ0 〜３２ｅN を介して制御端子ＣＣに接続されている。トランジスタ３２ｂの各エミッタの面積は、例えば、２0 ，２1 ，…，２M になっている。トランジスタ３２ｃの各エミッタの面積は、例えば２0 ，２1 ，…，２N になっている。
図６及び図７の電流制御回路３１，３２を有する図５の容量回路では、各電流制御回路３１，３２が、電流制御回路２１，２２と同様の動作を行うので、図１の第１の実施形態と同様の動作を行う。
従って、第１の実施形態と同様の効果が期待できる。
【００２７】
［第３の実施形態］
図８は、本発明の第３の実施形態を示す容量回路の回路図であり、図２中の要素と共通する要素には、共通の符号が付されている。
この容量回路は、一方の電極がグランドＧＮＤに接続された参考例と同様のコンデンサ１と、参考例における充放電電流生成回路１０とは異なる充放電電流生成回路４０（第６の発明）とで構成されている。
充放電電流生成回路４０は、入力端子ＩＮ1 に接続された第１の電流制御回路４１（第７の発明）及び第２の電流制御回路４２（第８の発明）と、該入力端子ＩＮ1 が非反転入力端子（＋）に接続された演算増幅器４３とを備えている。
電流制御回路４１は、入力端子ＩＮ1 へ電流を出力するが、その電流に対応した値の電流を電流流入端子ＯＵＴ３から流入するものであり、その流入電流の値が可変に設定できるようになっている。電流制御回路４１の電流流入端子ＯＵＴ３は、第１のトランジスタであるＰＮＰ型トランジスタ４４の第１導通電極のコレクタに接続されている。そして、第２導通電極であるトランジスタ４４のエミッタが第１の電源電位Ｖｃｃに接続されると共に、第１制御電極であるトランジスタ４４のベースが、第２のトランジスタであるＮＰＮ型トランジスタ４５の第３導通電極のコレクタに接続されている。即ち、トランジスタ４４とトランジスタ４５とは、ダーリントン接続になっている。第２制御電極であるトランジスタ４５のベースがコンデンサ１の他方の電極に接続されている。
【００２８】
電流制御回路４２は、入力端子ＩＮ1 から電流を入力するが、その電流に対応した値の電流を電流流出端子ＯＵＴ４から流出するものであり、流出電流の値は可変に設定できるようになっている。電流制御回路４２の電流流出端子ＯＵＴ４は、第３のトランジスタであるＮＰＮ型トランジスタ４６の第５導通電極のコレクタに接続されている。第６導通電極であるトランジスタ４６のエミッタがグランドＧＮＤに接続されると共に、第３制御電極であるトランジスタ４６のベースが、第４のトランジスタであるＰＮＰ型トランジスタ４７の第７導通電極のコレクタに接続されている。即ち、トランジスタ４６とトランジスタ４７とは、ダーリントン接続になっている。第４制御電極であるトランジスタ４７のベースが、コンデンサ１の他方の電極に接続されている。
第４導通電極であるトランジスタ４５のエミッタと第８導通電極であるトランジスタ４７のエミッタとが、演算増幅器４３の出力端子に接続され、コンデンサ１の他方の電極が、演算増幅器４３の反転入力端子（−）に接続されている。また、電流制御回路４１の電源端子ＣＣは、電源電位Ｖｃｃに接続され、電流制御回路４２の電源端子ＣＣが、グランドＧＮＤに接続されている。
【００２９】
図９は、図８中の電流制御回路４１の具体的回路を示す回路図である。
この電流制御回路４２は、電源端子ＣＣに第９導通電極であるコレクタが接続された第５のトランジスタであるＫ＋１個のＮＰＮ型トランジスタ４１ａ0 〜４１ａK を備えている。第１０導通電極である各トランジスタ４１ａ0 〜４１ａK のエミッタは、Ｋ＋１個の第１のスイッチ４１ｂ0 〜４１ｂK を介して入力端子ＩＮ1 に接続されている。第５制御電極であるトランジスタ４１ａ0 〜４１ａK のベースは、電流流入端子ＯＵＴ３に共通に接続されている。この電流流入端子ＯＵＴ３には、第６のトランジスタであるＬ＋１個のＮＰＮ型トランジスタ４１ｃ0 〜４１ｃL の第６制御電極のベースが接続されると共に、第１１導通電極である各トランジスタ４１ｃ0 〜４１ｃL のコレクタが接続されている。第１２導通電極である各トランジスタ４１ｃ0 〜４１ｃL のエミッタが、Ｌ＋１個の第２のスイッチ４１ｄ0 〜４１ｄL を介して入力端子ＩＮ1 に接続されている。トランジスタ４１ａ0 〜４１ａK のエミッタの面積は、例えば、２0 ，２1 ，…，２k になっている。トランジスタ４１ｃ0 〜４１ｃL のエミッタの面積は、例えば、２0 ，２1 ，…，２L になっている。
【００３０】
図１０は、図８中の電流制御回路４２の具体的回路を示す回路図である。
この電流制御回路４２は、電源端子ＣＣに第１３導通電極であるコレクタがそれぞれ接続されたＭ＋１個の第７のトランジスタであるＰＮＰ型トランジスタに４２ａ0 〜４２ａM を備えている。第１４電極である各トランジスタ４２ａ0 〜４２ａM のエミッタは、Ｍ＋１個の第３のスイッチ４２ｂ0 〜４２ｂM を介して入力端子ＩＮ1 に共通に接続されている。第７制御電極である各トランジスタ４２ａ0 〜４２ａM のベースが、電流流出端子ＯＵＴ４に共通に接続されている。この電流流出端子ＯＵＴ４には、第８のトランジスタであるＮ＋１個のＰＮＰ型トランジスタ４２ｃ0 〜４２ｃN の第７制御電極のベースが接続されると共に、第１５導通電極である各トランジスタ４２ｃ0 〜４２ｃN のコレクタが共通に接続されている。第１６導通電極である各トランジスタ４２ｃ0 〜４２ｃN のエミッタが、Ｎ＋１個の第４のスイッチ４２ｄ0 〜４２ｄN を介して入力端子ＩＮ1 に共通に接続されている。トランジスタ４２ａ0 〜４２ａM のエミッタの面積は、例えば、２0 ，２1 ，…，２M になっている。トランジスタ４２ｃ0 〜４２ｃN のエミッタの面積は、例えば、２0 ，２1 ，…，２N になっている。
【００３１】
次に、この容量回路の動作を説明する。
電流制御回路４１では、電源端子ＣＣが“Ｈ”レベルに保たれた状態で、入力端子ＩＮ1 の電位が降下すると、各トランジスタ４１ａ0 〜４１ａK ，４１ｃ0 〜４１ｃL がオンし、スイッチ４１ｂ0 〜４１ｂK ，４１ｄ0 〜４１ｄL の投入状態に応じた値の電荷が、電流流入端子ＯＵＴ３から流入する。電流流入端子ＯＵＴ３から流入する電荷及びスイッチ４１ｂ0 〜４１ｂK ，４１ｄ0 〜４１ｄL の投入状態によって決まる値の電荷が、入力端子ＩＮ1 へ出力される。
同様に、電流制御回路４２では、電源端子ＣＣが“Ｌ”に保たれた状態で、入力端子ＩＮ1 の電位が上昇すると、各トランジスタ４２ａ0 〜４２ａM ，４２ｃ0 〜４２ｃN がオンし、スイッチ４２ｂ0 〜４２ｂM ，４２ｄ0 〜４２ｄN の投入状態に応じた値の電荷が、電流流出端子ＯＵＴ４から流出する。電流流出端子ＯＵＴ４から流出する電荷及びスイッチ４２ｂ0 〜４２ｂM ，４２ｄ0 〜４２ｄN の投入状態によって決まる値の電荷が、入力端子ＩＮ1 から入力される。各電流制御回路４１，４２は、それぞれカレントミラー構成になっているので、電流制御回路４１，４２における入力電流Ｉinと出力電流Ｉout の関係は、次の（７），（８）式のようになる。
【００３２】
【数３】
0003728056.tif 000004
電流制御回路４１，４２を有する図８の容量回路では、入力端子ＩＮ1 が上昇すると、演算増幅器４３によってトランジスタ４５，４７のエミッタの電位が上昇する。よって、トランジスタ４４，４５がオフ状態になると共に、電流制御回路４１もオフ状態になる。一方、トランジスタ４６，４７がオン状態になって電流制御回路４２もオン状態になる。このときには、電流制御回路４２に入力端子ＩＮ1 から入力された電荷が、電流増幅率倍されて電流制御回路４２の電流流出端子ＯＵＴ４から流出する。この電荷が、トランジスタ４６，４７で、これらの電流増幅率分の１に減衰されてコンデンサ１に与えられる。これで、コンデンサ１が充電される。
【００３３】
入力端子ＩＮ1 の電位が降下すると、演算増幅器４３によってトランジスタ４５，４７のエミッタの電位が降下する。よって、トランジスタ４４，４５がオン状態になり、電流制御回路４１もオン状態になる。一方、トランジスタ４６，４７がオフ状態になり、電流制御回路４２がオフ状態になる。この状態では、電流制御回路４１から入力端子ＩＮ1 へ流出した電荷を電流増幅率倍した電荷が、電流制御回路４１の電流流入端子ＯＵＴ３に流入する。トランジスタ４４，４５は、その電荷を電流増幅率分の１に減衰させた値の電荷をコンデンサ１から吸収する。これで、コンデンサ１が放電される。
以上のように、この第３の実施形態の容量回路では、電流制御回路４１，４２を有する充放電電流生成回路４０とコンデンサ１とで容量回路を構成したので、ＮＰＮトランジスタ４５，４６の電流増幅率をｈfen 、各ＰＮＰ型トランジスタ４４，４７の電流増幅率をｈfep 、コンデンサ１の容量をＣ1 とすると、電荷を充電する場合には次の（９）式で示される容量Ｃを持つコンデンサと同等に働き、電荷を放電する場合には、（１０）式で示される容量Ｃを持つコンデンサと同等に働く。
【００３４】
【数４】
0003728056.tif 000005
よって、この容量回路では、Ｋ，Ｌ，Ｍ，Ｎの値の設定によって、容量の調節できる範囲を決定できると共に、各電流制御回路４１，４２中の複数のスイッチによってその範囲で細かな調整と変更が可能になっている。また、充電と放電における増幅率の値が、電流増幅率ｈfen とｈfep の値によらずバランスがとれるので、調整が容易である。そのうえ、トランジスタ４４と４５、及びトランジスタ４６と４７を、それぞれダーリントン接続にしたので、これらによって電流増幅率が高まり、コンデンサ１における見掛上の容量をさらに大きくできる。従って、集積回路における集積度が向上する。
【００３５】
［第４の実施形態］
図１１は、本発明の第４の実施形態を示す容量回路の回路図であり、図８中の要素と共通する要素には、共通の符号が付されている。
この容量回路は、一方の電極がグランドＧＮＤに接続された第３の実施形態と同様のコンデンサ１と、第３の実施形態における充放電電流生成回路４０とは異なる充放電電流生成回路５０とで構成されている。
充放電電流生成回路５０は、充放電電流生成回路４０における電流制御回路４１，４２を、第１の電流制御回路５１（第９の発明）及び第２の電流制御回路，５２（第１０の発明）に置換したものであり、他は充放電電流生成回路４０と同様の構成になっている。
【００３６】
図１２は、図１１中の電流制御回路５１の具体的回路を示す回路図である。
この電流制御回路５１は、電源端子ＣＣに第１７導通電極であるコレクタが接続された第９のトランジスタであるＮＰＮ型トランジスタ５１ａを備えている。トランジスタ５１ａは、第１８導通電極であるＫ＋１個のエミッタを有している。トランジスタ５１ａの各エミッタの面積は、例えば、２0 ，２1 ，…，２k になっており、該各エミッタがＫ＋１個の第５のスイッチ５１ｂ0 〜５１ｂK を介して入力端子ＩＮ1 に共通に接続されている。第９制御電極であるトランジスタ５１ａのベースは、電流流入端子ＯＵＴ３に接続されている。この電流流入端子ＯＵＴ３には、第１０のトランジスタであるＮＰＮ型トランジスタ５１ｃの第１０制御電極であるベースに接続されると共に、第１９導通電極である該トランジスタ５１ｃのコレクタに接続されている。トランジスタ５１ｃは、Ｌ＋１個の第２０導通電極であるエミッタを有している。トランジスタ５１ｃの各エミッタの面積は、例えば、２0 ，２1 ，…，２L になっており、該各エミッタがＬ＋１個の第６のスイッチ５１ｄ0 〜５１ｄL を介して入力端子ＩＮ1 に共通に接続されている。
【００３７】
図１３は、図１１中の電流制御回路５２の具体的回路を示す回路図である。
この電流制御回路５２は、電源端子ＣＣに第２１導通電極であるコレクタが接続された第１１のトランジスタであるＰＮＰ型トランジスタ５２ａを備えている。トランジスタ５２ａは、第２２導通電極であるＭ＋１個のエミッタを有している。トランジスタ５２ａの各エミッタの面積は、例えば、２0 ，２1 ，…，２M になっており、該各エミッタがＭ＋１個の第７のスイッチ５２ｂ0 〜５２ｂM を介して入力端子ＩＮ1 に共通に接続されている。第１１制御電極であるトランジスタ５２ａのベースは、電流流出端子ＯＵＴ４に接続されている。この電流流出端子ＯＵＴ４には、第１２のトランジスタであるＰＮＰ型トランジスタ５２ｃの第１２制御電極であるベースに接続されると共に、第２３導通電極である該トランジスタ５２ｃのコレクタに接続されている。トランジスタ５２ｃは、Ｎ＋１個の第２４導通電極であるエミッタを有している。トランジスタ５２ｃの各エミッタの面積は、例えば、２0 ，２1 ，…，２N になっており、該各エミッタがＮ＋１個の第８のスイッチ５２ｄ0 〜５２ｄN を介して入力端子ＩＮ1 に共通に接続されている。
図１２及び図１３の電流制御回路５１，５２を有する図１１の容量回路では、各電流制御回路５１，５２が、電流制御回路４１，４２と同様の動作を行うので、図８の第３の実施形態と同様の動作を行う。従って、第３の実施形態と同様の効果が期待できる。
【００３８】
［第５の実施形態］
図１４は、本発明の第５の実施形態を示す容量回路の回路図であり、図２中の要素と共通する要素には、共通の符号が付されている。
この容量回路は、一方の電極がグランドＧＮＤに接続された参考例と同様のコンデンサ１と、参考例における充放電電流生成回路１０とは異なる充放電電流生成回路６０（第１１の発明）とで構成されている。
充放電電流生成回路６０は、入力端子ＩＮに接続された第１の電流制御回路６１及び第２の電流制御回路６２と、該入力端子ＩＮが反転入力端子（−）に接続された第１の演算増幅器６３と、該入力端子ＩＮが非反転入力端子（＋）に接続された第２の演算増幅器６４とを備えている。
電流制御回路６１は、入力端子ＩＮへ電流を出力するが、その電流に対応した値の電流を電流流出端子ＯＵＴ５から流出するものであり、その流出電流は可変に設定できるようになっている。電流制御回路６１の電流流出端子ＯＵＴ５に第３の電流制御回路６５が接続されている。電流制御回路６５は、電流制御回路６１から電流を入力するが、その電流に対応した値の電流を電流流入端子ＯＵＴ６から流入するものであり、その流入電流の値は任意に設定できるようになっている。
【００３９】
電流制御回路６２は、入力端子ＩＮから電流を入力するが、その電流に対応した値の電流を電流流入端子ＯＵＴ７から流入するものであり、その流入電流は可変に設定できるようになっている。電流制御回路６２の電流流入端子ＯＵＴ７に第４の電流制御回路６６が接続されている。電流制御回路６６は、電流制御回路６２へ電流を出力するが、その電流に対応した値の電流を電流流入端子ＯＵＴ８から流出するものであり、その流出電流の値は可変に設定できるようになっている。
電流制御回路６１及び電流制御回路６２の制御端子ＣＣは、演算増幅器６３の出力端子に接続されている。電流制御回路６５及び電流制御回路６６の制御端子ＣＣは、演算増幅器６４の出力端子に接続されている。電流制御回路６５の電流流入端子ＯＵＴ６び電流制御回路６６の電流流出端子ＯＵＴ８が、コンデンサ１の他方に接続されている。
各電流制御回路６１及び電流制御回路６６は、図３と同様の電流制御回路でそれぞれ構成され（第１２，１３の発明）、電流制御回路６２及び電流制御回路６５（第１４，１５の発明）は、図４と同様の電流制御回路でそれぞれ構成されている。
【００４０】
次に、この容量回路の動作を説明する。
電流制御回路６１及び電流制御回路６６は、制御端子ＣＣの電位に応じて第２の実施形態の電流制御回路２１と同様の動作を行う。電流制御回路６２及び電流制御回路６５は、制御端子ＣＣの電位に応じて電流制御回路２２と同様の動作を行う。
これら電流制御回路６１，６２，６５，６６を有する図１４の容量回路では、入力端子ＩＮ1 の電位が上昇すると、演算増幅器６３により、電流制御回路６１，６２の制御端子ＣＣに第１の制御電圧が与えられてその電位が降下し、演算増幅器６４により、電流制御回路６３，６４の制御端子ＣＣに第１の制御電圧が与えられてその電位が上昇する。これにより、電流制御回路６１，６５がオフ状態になると共に、電流制御回路６２，６６がオン状態になる。そのため、入力端子ＩＮ1 から電流制御回路６２に電荷が入力され、電流制御回路６２における電流増幅率倍された電荷が電流制御回路６６から出力されて該電流制御回路６２の電流流入端子ＯＵＴ７に流入する。その電流制御回路６６から出力された電荷が電流制御回路６６の電流増幅率倍された電荷が、該電流制御回路６６の電流流出端子ＯＵＴ８からコンデンサ１に流出される。これにより、コンデンサ１が充電される。
【００４１】
次に、入力端子ＩＮ1 の電位が降下すると、演算増幅器６３により、電流制御回路６１，６２の制御端子ＣＣの電位が上昇し、演算増幅器６４により、電流制御回路６３，６４の制御端子ＣＣの電位が降下する。これにより、電流制御回路６１，６５がオン状態になると共に、電流制御回路６２，６６がオフ状態になる。このとき、入力端子ＩＮ1 へ電流制御回路６１から電荷が出力され、電流制御回路６１における電流増幅率倍された電荷が該電流制御回路６１の電流流出端子ＯＵＴ５から電流制御回路６５へ流出する。その電流制御回路６１から出力された電荷が電流制御回路６５の電流増幅率倍された電荷が、コンデンサ１から該電流制御回路６５の電流流入端子ＯＵＴ６に流入する。これにより、コンデンサ１が放電される。
以上のように、この第５の実施形態の容量回路では、充放電電流生成回路６０に、電流制御回路６１，６２，６５，６６を設け、電流制御回路６２，６６の電流増幅率を利用してコンデンサ１の充電電流を生成し、電流制御回路６１，６５の電流増幅率を利用して放電電流を生成している。そのため、コンデンサ１を充電するときには、コンデンサ１が次の（１１）式にような容量Ｃを持つコンデンサと同等に働き、放電するときには（１２）式のような容量Ｃを持つコンデンサとして働く。
【００４２】
【数５】
0003728056.tif 000006
ここで、（１１）式のＫ，Ｌは、電流制御回路６２における値であり、Ｍ，Ｎは電流制御回路６６における値である。また、（１２）式のＫ，Ｌは、電流制御回路６５における値であり、Ｍ，Ｎは電流制御回路６１における値を示している。
（１１），（１２）式から分かるように、この実施形態の容量回路では、各Ｋ，Ｌ，Ｍ，Ｎの値を調節することによって、容量Ｃの値が調整できると共にその範囲が決定できる。また、各スイッチの投入状態によって、その範囲で容量Ｃの細かな調整と変更とが可能になる。そして、この容量回路ではトランジスタの増幅率そのものが、（１１），（１２）に含まれないので、容量Ｃがより正確に設定できる。また、２段の電流制御回路６１，６５と電流制御回路６２，６５で、容量を設定できるので、各Ｋ，Ｌ，Ｍ，Ｎの値によって、見掛上の容量の増幅が第２の実施形態よりも容易になり、集積回路における集積度が向上する。
【００４３】
［第６の実施形態］
図１５は、本発明の第６の実施形態を示す容量回路の回路図であり、図１４中の要素と共通する要素には、共通の符号がふされている。
この容量回路は、一方の電極がグランドＧＮＤに接続された第５の実施形態と同様のコンデンサ１と、第５の実施形態における充放電電流生成回路６０とは異なる充放電電流生成回路７０とで構成されている。
充放電電流生成回路７０は、充放電電流生成回路６０における電流制御回路６１，６２を、電流制御回路７１，７２に置換し、電流制御回路６５，６６を、電流制御回路７３，７４に置換したのである。充放電電流生成回路７０の他の構成は、充放電電流生成回路６０と同様の構成になっている。
各電流制御回路７１及び電流制御回路７４は、図６と同様の電流制御回路でそれぞれ構成され、電流制御回路７２及び電流制御回路７３は、図７と同様の電流制御回路でそれぞれ構成されている。
電流制御回路７１〜７４を有する図１５の容量回路では、各電流制御回路７１，７３が、電流制御回路６１，６５とそれぞれ同様の動作を行い、各電流制御回路７２，７４が、電流制御回路６２，６６とそれぞれ同様の動作を行うので、図１４の第５の実施形態と同様の動作を行う。従って、第５の実施形態と同様の効果が期待できる。
【００４４】
［第７の実施形態］
図１６は、本発明の第７の実施形態を示す容量回路の回路図である。
第１〜第６の実施形態の容量回路では、一方の電極がグランドＧＮＤに接地されたコンデンサを用いた容量回路であったが、この第７の実施形態の容量回路は、いずれの両電極も固定電位に固定されないコンデンサ８０を備えている（第１６の発明）。コンデンサ８０の一方の電極は、第１の入力端子ＩＮ1 に接続された充放電電流生成回路８０Ａの出力端子に接続されている。コンデンサ８０の他方の電極は、第２の入力端子ＩＮ2 に接続された充放電電流生成回路８０Ｂの出力端子に接続されている。
図１７は、図１６中の充放電電流生成回路８０Ａ，８０Ｂの構成例（その１）を示す回路図である。
この充放電電流生成回路は、第１導通電極であるコレクタが入力端子ＩＮ1 またはＩＮ2 に接続されると共に第２導通電極であるエミッタが電源電位Ｖｃｃに接続された第１の導電型の第１のトランジスタであるＰＮＰトランジスタ８１と、第３導通電極であるコレクタが入力端子ＩＮ1 またはＩＮ2 に接続されると共に第４導通電極のエミッタがグランドＧＮＤに接地された第２の導電型の第２のトランジスタであるＮＰＮ型トランジスタ８２とを、備えている。
【００４５】
第１制御電極であるトランジスタ８１のベースは、第３のトランジスタであるＮＰＮ型トランジスタ８３の第５導通電極のコレクタに接続されている。一方、第２制御電極であるトランジスタ８２のベースは、第４のトランジスタであるＰＮＰ型トランジスタ８４の第７導通電極のコレクタに接続されている。第６導通電極であるトランジスタ８３のエミッタは、第８導通電極であるトランジスタ８４のエミッタと共に、入力端子ＩＮ1 またはＩＮ2 に接続されている。第３制御電極であるトランジスタ８３のベースと、第４制御電極であるトランジスタ８４のベースとが、コンデンサ８０のいずれかの電極に共通に接続されている。
次に、図１７の回路でそれぞれ構成した充放電電流生成回路８０Ａ，８０Ｂをコンデンサ８０の両電極に接続した容量回路の動作を説明する。
例えば、入力端子ＩＮ1 の電位が上昇すると、トランジスタ８３，８４のエミッタの電位が上昇し、トランジスタ８２，８４がオン状態になり、トランジスタ８１，８３がオフ状態になる。そのため、入力端子ＩＮ1 から充放電電流生成回路８０Ａに電荷が入力される。そして、トランジスタ８２及び８４で構成されるダーリントン接続における電流増幅率分の１の電荷が、充放電電流生成回路８０Ａの出力端子からコンデンサ８０へ流れる。そして、コンデンサ８０は充放電電流生成回路８０Ａからの電荷と同じ値の電荷を、充放電電流生成回路８０Ｂ側に押し出す。これにより、充放電電流生成回路８０Ｂにおけるトランジスタ８３とトランジスタ８１がオン状態になり、コンデンサ８０に引き込まれた電荷をトランジスタ８３，８１で構成されたダーリントン接続の電流増幅率倍した電荷が、入力端子ＩＮ2 を介して流出される。
【００４６】
図１８は、図１６中の充放電電流生成回路８０Ａ，８０Ｂの構成例（その２）を示す回路図である。
充放電電流８０Ａ，８０Ｂは、参考例で用いた充放電電流生成回路１０でそれぞれ構成することができる。図１７の充放電電流生成回路を用いた場合には、例えば入力端子ＩＮ1 の電位とコンデンサ８０の電極との間の電位差がトランジスタ８４がオンする電圧ＶBEに至らないと、回路全体が動作しないということが想定されるが、図１８のように、演算増幅器１３を設けることで、入力端子ＩＮ1 の電位とコンデンサ８０の電極との間の電位差が小さくても、動作するようになる。なお、充放電電流８０Ａ，８０Ｂのうちの一方が、図１７の回路、他方が図１８の回路で構成することも可能である。
以上のように、この第７の実施形態では、コンデンサ８０の両電極と入力端子ＩＮ1 ，ＩＮ2 との間に、それぞれ充放電電流生成回路８０Ａ，８０Ｂを設けている。よって、入力端子ＩＮ1 から大電流を流出入して入力端子ＩＮ2 からそれと同じ大きさの電流を流出入するので、大きな容量を持つ回路を構成しているが、コンデンサ８０には、その大電流をダーリントン接続の電流増幅率分の１の微弱電流しか流出入しない。つまり、容量の小さなコンデンサ８０で大きな容量値を持つ回路を構成でき、集積回路における集積度が向上する。
【００４７】
［第８の実施形態］
図１９は、本発明の第８の実施形態を示す容量回路の回路図である。
この容量回路は、複数のコンデンサ１００ｍ（ｍは２以上の任意の整数）が、直列或は並列に接続され組み合わされたコンデンサ複合回路１００を有している。このコンデンサ複合回路１００における複数の入力端子ＩＮに、充放電電流生成回路１１０ｍが接続されている（第１７の発明）。充放電電流生成回路１１０ｍは、図１７の充放電電流生成回路或いは図１８の充放電電流生成回路で構成されている。
この容量回路では、各入力端子ＩＮから入力された電荷が、充放電電流生成回路１１０ｍで電流増幅率分の１に減衰されてコンデンサ複合回路１００中の各コンデンサ１００ｍにそれぞれ供給される。そして、コンデンサ複合回路１００中で演算された電荷が、電流増幅率倍されて各入力端子ＩＮからそれぞれ出力される。
以上のように、この第８の実施形態の容量回路では、複数のコンデンサ１００ｍで構成されたコンデンサ複合回路１００の各入力端子ＩＮに、充放電電流生成回路１１０ｍをそれぞれ設け、電流増幅率分の１に減衰した電流をコンデンサ複合回路１００に与え、電流増幅率倍した電流を各入力端子ＩＮから出力するようにでき、すべてのコンデンサ１００ｍを電流増幅率倍の容量を持つコンデンサとして使用することができ、集積回路の集積度を向上できる。そのうえ、一つ一つのコンデンサ１００ｍの両電極に充放電電流生成回路１１０ｍを接続するのではないので、第７の実施形態の容量回路を複合させる場合よりも、小型の集積回路が実現できる。
【００４８】
なお、本発明は、上記参考例や実施形態に限定されず種々の変形が可能である。その変形例としては、例えば次のようなものがある。
（１）  参考例や第１〜第６の実施形態では、エミッタ面積が２のべき乗の複数のトランジスタ２１ｂ0 〜２１ｂk ，２１ｄ0 〜２１ｄL ，２２ｂ0 〜２２ｂM ，２２ｄ0 〜２２ｄN 、４１ａ0 〜４１ａk ，４１ｃ0 〜４１ｃL ，４２ａ0 〜４２ａM ，４２ｃ0 〜４２ｃN と、面積が２のべき乗の複数のエミッタを持つトランジスタ３１ｂ，３１ｃ、５１ａ，５１ｃ，５２ａ，５２ｃを用いているが、これらは、Ｋ＋１ビット幅、Ｌ＋１ビット幅、Ｍ＋１ビット幅、及びＮ＋１ビット幅の信号によって複数のスイッチを投入することで、その信号の値に対応して電流増幅率を制御できるようにしたものであり、各面積はべき乗に限定しなくてもよい。例えば、同一のエミッタ面積としてもよい。
（２）  第７，８の実施形態では、充放電電流生成回路を図１７の回路及び参考例の充放電電流生成回路１０を用いた例を説明しているが、他の第１〜第５の実施形態のいずれの充放電流生成回路２０〜７０を用いても、第７，８の実施形態と同様の効果が得られる。
（３）  第５の実施形態では、電流制御回路６１，６６に図３の回路を用いているが、いずれか一方を図６の回路で構成しても、同様に動作し同様の効果が得られる。また、電流制御回路６２，６５に図４の回路を用いているが、いずれか一方を図７の回路で構成しても、同様に動作し同様の効果が得られる。
【００４９】
【発明の効果】
以上詳細に説明したように、第１〜第１５の発明によれば、一方の電極が固定電位に接続されたコンデンサと、入力端子と前記コンデンサとの間に接続され、入力端子から電流を入出力し該入出力電流を可変な比で減衰させた値の電流をそのコンデンサの他方の電極に与えて該コンデンサを充放電する充放電電流生成回路とで容量回路を構成したので、コンデンサの充放電電流を少なくするとともに、その充放電電流を可変に設定できる。よって、小さなコンデンサで集積回路を形成することができ、集積度が向上する。
【００５０】
第１６の発明によれば、コンデンサと第１及び第２の入力端子との間に、第１及び第２の充放電電流生成回路を設けたので、２端子のコンデンサの充放電電流が少なくなり、小さなコンデンサで集積回路を形成することができ、集積度が向上する。
第１７の発明によれば、コンデンサ複合回路と該コンデンサ複合回路に対する複数の入力端子との間に複数の充放電電流生成回路を設けたので、コンデンサ複合回路の各コンデンサに対する充放電電流が少なくなり、小さいコンデンサで集積回路を形成でき、集積度が向上する。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態を示す容量回路の回路図である。
【図２】  本発明の第１の実施形態の参考例を示す容量回路の回路図である。
【図３】  図１中の電流制御回路２１の具体的回路を示す回路図である。
【図４】  図１中の電流制御回路２２の具体的回路を示す回路図である。
【図５】  本発明の第２の実施形態を示す容量回路の回路図である。
【図６】  図５中の電流制御回路３１の具体的回路を示す回路図である。
【図７】  図５中の電流制御回路３２の具体的回路を示す回路図である。
【図８】  本発明の第３の実施形態を示す容量回路の回路図である。
【図９】  図８中の電流制御回路４１の具体的回路を示す回路図である。
【図１０】  図８中の電流制御回路４２の具体的回路を示す回路図である。
【図１１】  本発明の第４の実施形態を示す容量回路の回路図である。
【図１２】  図１１中の電流制御回路５１の具体的回路を示す回路図である。
【図１３】  図１１中の電流制御回路５２の具体的回路を示す回路図である。
【図１４】  本発明の第５の実施形態を示す容量回路の回路図である。
【図１５】  本発明の第６の実施形態を示す容量回路の回路図である。
【図１６】  本発明の第７の実施形態を示す容量回路の回路図である。
【図１７】  図１６中の充放電電流生成回路８０Ａ，８０Ｂの構成例（その１）を示す回路図である。
【図１８】  図１６中の充放電電流生成回路８０Ａ，８０Ｂの構成例（その２）を示す回路図である。
【図１９】  本発明の第８の実施形態を示す容量回路の回路図である。
【符号の説明】
１，８０，１００ｍ
コンデンサ
１０，２０，３０，４０，５０，６０，７０，８０Ａ，８０Ｂ，１１０ｍ
充放電電流生成回路
２１，３１，４１，５１，６１
第１の電流制御回路
２２，３２，４２，５２，６２
第２の電流制御回路
６５，７３
第３の電流制御回路
６６，７４
第４の電流制御回路
ＩＮ1 ，ＩＮ2 ，ＩＮ
入力端子
【図１】
0003728056.tif 000007
【図２】
0003728056.tif 000008
【図３】
0003728056.tif 000009
【図４】
0003728056.tif 000010
【図５】
0003728056.tif 000011
【図６】
0003728056.tif 000012
【図７】
0003728056.tif 000013
【図８】
0003728056.tif 000014
【図９】
0003728056.tif 000015
【図１０】
0003728056.tif 000016
【図１１】
0003728056.tif 000017
【図１２】
0003728056.tif 000018
【図１３】
0003728056.tif 000019
【図１４】
0003728056.tif 000020
【図１５】
0003728056.tif 000021
【図１６】
0003728056.tif 000022
【図１７】
0003728056.tif 000023
【図１８】
0003728056.tif 000024
【図１９】
0003728056.tif 000025