(57)【特許請求の範囲】
【請求項１】
直列接続されたｍ個（ｍは正の整数）の第１のダイオード素子からなり、一端が基準電位に接続された第１の直列回路と、
上記第１の直列回路の他端と電源電位との間に挿入された電流源と、
それぞれ上記第１の直列回路内の第１のダイオード素子の電流密度の１／ｎ倍（ｎ＞１）の電流密度を有し、直列接続されたｍ個の第２のダイオード素子からなる第２の直列回路と、
上記第２の直列回路の一端と基準電位との間に接続された第１の抵抗と、
入力端子、帰還端子及び出力端子を有し、入力端子に上記第１の直列回路の他端が接続され、帰還端子に上記第２の直列回路の他端が接続された差動増幅回路と、
コレクタ、エミッタ及びベースを有し、コレクタが電源電位に接続された出力用のトランジスタと、
上記差動増幅回路の出力端子と上記出力用のトランジスタのベースとの間に挿入されたローパスフィルタ回路と、
上記出力用のトランジスタのエミッタと上記第２の直列回路の他端との間に挿入された第２の抵抗
とを具備したことを特徴とする定電圧回路。
【請求項２】
前記第１、第２の各ダイオード素子のそれぞれが、コレクタ、エミッタ及びベースを有し、ベース・コレクタ間が短絡されたｎｐｎトランジスタで構成されていることを特徴とする請求項１に記載の定電圧回路。
【請求項３】
前記ｎｐｎトランジスタのエミッタ面積を異ならせることにより前記各第２のダイオード素子の電流密度を前記各第１のダイオード素子の電流密度の１／ｎ倍となるように設定したことを特徴とする請求項２に記載の定電圧回路。
【請求項４】
直列接続されたｍ個（ｍは正の整数）の第１のダイオード素子からなり、一端が基準電位に接続された第１の直列回路と、
上記第１の直列回路の他端と電源電位との間に挿入された電流源と、
それぞれ上記第１の直列回路内の第１のダイオード素子の電流密度の１／ｎ倍（ｎ＞１）の電流密度を有し、直列接続されたｍ個の第２のダイオード素子からなる第２の直列回路と、
上記第２の直列回路の一端と基準電位との間に接続された第１の抵抗と、
入力端子、帰還端子及び出力端子を有し、入力端子に上記第１の直列回路の他端が接続され、帰還端子に上記第２の直列回路の他端が接続された差動増幅回路と、
コレクタ、エミッタ及びベースを有し、コレクタが電源電位に接続された出力用のトランジスタと、
上記差動増幅回路の出力端子と上記出力用のトランジスタのベースとの間に挿入された積分回路と、
上記出力用のトランジスタのエミッタと上記第２の直列回路の他端との間に挿入された第２の抵抗
とを具備したことを特徴とする定電圧回路。
【請求項５】
前記第１、第２の各ダイオード素子のそれぞれが、コレクタ、エミッタ及びベースを有し、ベース・コレクタ間が短絡されたｎｐｎトランジスタで構成されていることを特徴とする請求項４に記載の定電圧回路。
【請求項６】
前記ｎｐｎトランジスタのエミッタ面積を異ならせることにより前記各第２のダイオード素子の電流密度を前記各第１のダイオード素子の電流密度の１／ｎ倍となるように設定したことを特徴とする請求項５に記載の定電圧回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は半導体集積回路に内蔵され、特に出力ノイズの低減化が図られた定電圧回路に関する。
【０００２】
【従来の技術】
出力電圧の温度変動が小さな定電圧源として、従来ではバンドギャップ型定電圧源が良く知られており、図１０はその一回路例を示している。この定電圧源はｎｐｎトランジスタＱ31〜Ｑ34、定電流源Ｉ及び抵抗Ｒ31、Ｒ32を用いて構成されており、トランジスタＱ31のエミッタ面積がトランジスタＱ32のそれに対してｎ倍となるように設定されている。この定電圧源では、抵抗Ｒ32の両端にトランジスタの熱起電力ＶT 、トランジスタＱ31とＱ32のエミッタ面積比ｎ及び抵抗Ｒ31とＲ32の抵抗比に応じた電圧降下（Ｒ32／Ｒ31）lnｎ・ＶT が発生し、この電圧降下とトランジスタＱ34のベース・エミッタ間電圧ＶBEとの和の電圧であるＶBE＋（Ｒ32／Ｒ31）lnｎ・ＶT がバンドギャップ電圧ＶBGとして出力される。
【０００３】
ここで、トランジスタのベース・エミッタ間電圧ＶBEは負の温度係数を持ち、他方、トランジスタの熱起電力ＶT は正の温度係数を持つため、上記のエミッタ面積比ｎ及び抵抗比（Ｒ32／Ｒ31）を調整することにより、電圧ＶBGの温度係数を極小にすることができる。従って、この電圧源では出力電圧の温度変動を良好とすることができる。
【０００４】
しかし、内部に正帰還ループを有するために出力ノイズが大きいという欠点を持ち、特に高周波雑音については、周知のツェナーダイオードを用いた定電圧源に比べて約１桁程度高いことが知られている。
【０００５】
また、バンドギャップ型定電圧源では、温度係数が極小となる出力電圧はおよそ１〜１．５Ｖの範囲に存在し、その値は比較的小さいため、通常、定電圧回路として使用する場合には、図１１に示すように、増幅器21及び抵抗ＲA 、ＲB からなる増幅回路を用いて所定の電圧まで増幅する必要がある。この場合、バンドギャップ型定電圧源22で得られるバンドギャップ電圧ＶBGは増幅回路で増幅されて、所望する値の出力電圧ＶO が得られる。しかし、同時にバンドギャップ電圧に含まれるノイズも同様に増幅されるため、出力ノイズが増加するという問題がある。
【０００６】
いま、バンドギャップ電圧に含まれるノイズ電圧をｖnbg 、出力電圧ＶO に含まれるノイズ電圧をｖnoとすると、次式が得られる。
0003643389.tif 000002
上記２式から明らかなように、増幅回路自体の出力ノイズｖnaが仮に０であるとしても、ｖnoは｛１＋（ＲB ／ＲA ）｝Ｖnbg となり、Ｖnbg は増幅回路のゲイン倍増幅されて出力される。従って、特に高電圧を得るために増幅回路のゲインを上げると、それに比例してバンドギャップ電圧に含まれるノイズも増幅され、出力ノイズが増大することになる。
【０００７】
そこで、上記のような出力ノイズを低減させるために、例えば、図１２に示すように、バンドギャップ型定電圧源22と増幅回路との間にロウパスフィルタ23を挿入することが考えられる。ノイズ低減のためには、ロウパスフィルタ23を構成する抵抗Ｒと容量Ｃの値に対応した時定数を大きくする必要がある。しかし、Ｃの値を大きくすると、リーク電流により抵抗Ｒに電圧降下が生じて出力電圧ＶO の誤差が大きくなり、他方、抵抗Ｒの値を大きくすると、増幅器21の入力電流が抵抗Ｒに流れるために上記と同様に抵抗Ｒに電圧降下が生じて出力電圧ＶO の誤差が大きくなる。また、集積回路化に際し、大きな値の抵抗や容量を集積回路内部に取り込むことが困難であるため、抵抗Ｒ及び容量Ｃを外付けするための外部端子が新たに必要となる。
【０００８】
さらに、出力ノイズを低減させる従来技術として、例えば「日経エレクトロニクス  １９８９．２．６号（ｎｏ．４６６）」の第２５６頁〜第２６１頁に記載されている「プロフェッショナル  トラブル  シューティング  ”基準電圧源ＩＣの雑音を低減“」が知られている。この技術は図１３に示すように、同値の出力電圧を有する複数個の基準電圧源31〜34の出力電圧を各抵抗35を介してバッファ・アンプ36の入力端子に供給し、バッファ・アンプ36の出力側でかつ帰還ループ内に抵抗Ｒ及び容量Ｃからなるフィルタ37を置くことにより、基準電圧源からの雑音とバッファ・アンプ自体が発生する雑音の両方を低減するものである。
しかしながら、この技術では複数個の基準電圧源が必要になり、集積回路化を考えた場合にチップ面積の増大を招き、集積回路化には不向きである。
【０００９】
【発明が解決しようとする課題】
上記のように従来では、出力電圧の温度変動を小さくすることはできるが、所望する値の出力電圧を得ようとした場合には出力ノイズが増大し、出力ノイズを低減させようとすると集積回路化が困難になるという欠点がある。
【００１０】
この発明は上記のような事情を考慮してなされたものであり、その目的は、出力電圧の温度変動が小さく、出力ノイズの低減化を図ることができ、かつ集積回路化に適した定電圧回路を提供することにある。
【００１１】
【課題を解決するための手段】
この発明の定電圧回路は、直列接続されたｍ個（ｍは正の整数）の第１のダイオード素子からなり、一端が基準電位に接続された第１の直列回路と、上記第１の直列回路の他端と電源電位との間に挿入された電流源と、それぞれ上記第１の直列回路内の第１のダイオード素子の電流密度の１／ｎ倍（ｎ＞１）の電流密度を有し、直列接続されたｍ個の第２のダイオード素子からなる第２の直列回路と、上記第２の直列回路の一端と基準電位との間に接続された第１の抵抗と、入力端子、帰還端子及び出力端子を有し、入力端子に上記第１の直列回路の他端が接続され、帰還端子に上記第２の直列回路の他端が接続された差動増幅回路と、コレクタ、エミッタ及びベースを有し、コレクタが電源電位に接続された出力用のトランジスタと、上記差動増幅回路の出力端子と上記出力用のトランジスタのベースとの間に挿入されたローパスフィルタ回路と、上記出力用のトランジスタのエミッタと上記第２の直列回路の他端との間に挿入された第２の抵抗とを具備したことを特徴とする。
【００１３】
この発明の定電圧回路は、直列接続されたｍ個（ｍは正の整数）の第１のダイオード素子からなり、一端が基準電位に接続された第１の直列回路と、上記第１の直列回路の他端と電源電位との間に挿入された電流源と、それぞれ上記第１の直列回路内の第１のダイオード素子の電流密度の１／ｎ倍（ｎ＞１）の電流密度を有し、直列接続されたｍ個の第２のダイオード素子からなる第２の直列回路と、上記第２の直列回路の一端と基準電位との間に接続された第１の抵抗と、入力端子、帰還端子及び出力端子を有し、入力端子に上記第１の直列回路の他端が接続され、帰還端子に上記第２の直列回路の他端が接続された差動増幅回路と、コレクタ、エミッタ及びベースを有し、コレクタが電源電位に接続された出力用のトランジスタと、上記差動増幅回路の出力端子と上記出力用のトランジスタのベースとの間に挿入された積分回路と、上記出力用のトランジスタのエミッタと上記第２の直列回路の他端との間に挿入された第２の抵抗とを具備したことを特徴とする。
【００１４】
【作用】
差動増幅回路の帰還端子には入力端子と同じ電圧が発生する。入力端子の電圧は第１の直列回路内の直列接続されたｍ個の第１のダイオード素子の各順方向電圧の総和となる。一方、帰還端子の電圧は第２の直列回路内の直列接続されたｍ個の第２のダイオード素子の各順方向電圧の総和と第１の抵抗における降下電圧との和になり、上記のようにこの電圧は差動増幅回路の入力端子に供給される電圧と同じ値になる。また、定電圧の出力端子と第２の直列回路との間には第２の抵抗が接続されているので、定電圧出力の値は差動増幅回路の入力端子に供給される電圧と第２の抵抗における降下電圧との和になる。第２の直列回路内のｍ個の第２のダイオード素子の電流密度が第１の直列回路内のｍ個の第１のダイオード素子の電流密度の１／ｎ倍にされているので、定電圧出力の値は上記第１及び第２のダイオード素子の電流密度の差に基づいて発生する電圧と、ダイオード素子の順方向電圧との和の電圧に比例したものとなる。
【００１５】
【実施例】
以下、図面を参照してこの発明を実施例により説明する。図１はこの発明の定電圧回路の第１の実施例の回路図である。正の電源電位Ｖccのノードには定電流源Ｉの一端が接続されている。この定電流源Ｉの他端と基準電位ＧＮＤのノードとの間には、それぞれコレクタ、エミッタ及びベースを有し、各ベース・コレクタ間が短絡されてダイオード接続されたｍ個（ｍは正の整数）のｎｐｎトランジスタＱa1〜Ｑamが直列に接続された第１の直列回路11が挿入されている。なお、上記第１の直列回路11内のｍ個の各ｎｐｎトランジスタＱa1〜Ｑamのエミッタ面積は全て等しくされている。また、電源電位Ｖccのノードには定電圧出力用のｎｐｎトランジスタＱ11のコレクタが接続されている。このトランジスタＱ11のエミッタは出力電圧ＶO を得るための出力端子12に接続されている。上記出力端子12には抵抗Ｒ1 の一端が接続されている。他方、基準電位ＧＮＤのノードには抵抗Ｒ2 の一端が接続されている。そして、上記抵抗Ｒ1 の他端と抵抗Ｒ2 の他端との間には、それぞれコレクタ、エミッタ及びベースを有し、各ベース・コレクタ間が短絡されてダイオード接続されたｍ個のｎｐｎトランジスタＱb1〜Ｑbmが直列に接続された第２の直列回路13が挿入されている。上記第２の直列回路13内のｍ個の各トランジスタＱb1〜Ｑbmのエミッタ面積は全て等しくされ、かつそれぞれのエミッタ面積は上記第１の直列回路11内の各トランジスタＱa1〜Ｑamのエミッタ面積のｎ倍（ｎ＞１）に設定されている。すなわち、上記各トランジスタＱb1〜Ｑbmそれぞれの電流密度は、上記各トランジスタＱa1〜Ｑamそれぞれの電流密度の１／ｎ倍に設定されている。
【００１６】
一方、この実施例の定電圧回路では、入力端子（＋）、帰還端子（−）及び出力端子を有する差動増幅回路14が設けられており、その入力端子（＋）は上記第１の直列回路11と定電流源Ｉとの共通接続ノードに接続され、帰還端子（−）は上記第２の直列回路13と抵抗Ｒ1 との共通接続ノードに接続され、さらに出力端子は上記出力用のトランジスタＱ11のベースに接続されている。
【００１７】
ここで、上記第１の直列回路11内の各トランジスタＱa1〜Ｑam及び第２の直列回路13内の各トランジスタＱb1〜Ｑbmはそれぞれ等価的にダイオードとして作用し、定電流源Ｉの電流が第１の直列回路11内のｍ個のトランジスタＱa1〜Ｑamに流れることにより、差動増幅回路14の入力端子にはｍ個の等価ダイオードの順方向電圧ＶBEのｍ倍の電圧ｍＶBEが発生する。また、差動増幅回路14の負帰還作用により、帰還端子には入力端子に供給されるものと同値の電圧が発生する。
【００１８】
第２の直列回路13内のｍ個の各トランジスタＱb1〜Ｑbmのエミッタ面積は第１の直列回路11内のｍ個のトランジスタＱa1〜Ｑamのエミッタ面積のｎ倍に設定されており、各トランジスタＱb1〜Ｑbmからなる等価ダイオードの順方向電圧をＶBE′とすると、第２の直列回路13の両端間にはｍＶBE′の電圧が発生する。また、抵抗Ｒ2 に流れる電流の値をＩ′とすると、差動増幅回路14の帰還端子と基準電位のノードとの間には第２の直列回路13と抵抗Ｒ2 とが直列に接続されているために、差動増幅回路14の帰還端子の電圧はｍＶBE′＋Ｒ2 Ｉ′となる。
【００１９】
差動増幅回路14の入力端子に発生する電圧ＶA と帰還端子に発生する電圧ＶB とは等しいから、次の式が成立する。
ＶA ＝ＶB ＝ｍＶBE＝ｍＶBE′＋Ｒ2 Ｉ′  …  ３
ここで、抵抗Ｒ2 に流れる電流Ｉ′が定電流源Ｉの電流値と等しくなるように抵抗Ｒ2 の値を設定すると、上記３式から次式が成立する。
【００２０】
0003643389.tif 000003
従って、出力端子12における出力電圧ＶO は、電圧ＶA （又はＶB ）に抵抗Ｒ1 における電圧降下分を加えたものになるから、その値は次式で与えられる。
【００２１】
0003643389.tif 000004
上記５式で与えられる出力電圧ＶO において、電圧ＶBEの値は約−２ｍＶ／℃の負の温度係数を持ち、また、熱起電力ＶT の値は約０．０８５ｍＶ／℃の正の温度係数を持つので、（Ｒ1 ／Ｒ2 ）lnｎの値を適当に選ぶことで、出力電圧ＶO の温度係数を極小とすることができる。
【００２２】
すなわち、この実施例回路の場合にも出力電圧ＶO の温度変動を小さくすることができる。また、図１１に示した従来回路と同一の出力電圧ＶO を得るためには、前記１式と上記５式とを比較して、１＋（ＲB ／ＲA ）＝ｍと設定すれば良く、これにより、温度変動が小さく、かつ十分に高い出力電圧を自由に得ることができる。
【００２３】
ところで、図１１に示した従来回路では、バンドギャップ型定電圧源の出力ノイズが１＋（ＲB ／ＲA ）、すなわちｍ倍されるのに比べ、上記実施例ではｍ個の直列接続された等価ダイオードを用いているために、出力電圧ＶO に発生するノイズのうちダイオードにより発生するノイズの二乗成分はｖno2 ＝ｍ・ｖn 2 （ただし、ｖn は各トランジスタＱa1〜Ｑamそれぞれに発生するノイズ）なる関係となり、ｖno＝ｍ0.5 ｖn となる。すなわち、図１１の従来回路では出力ノイズのうちダイオードにより発生するノイズの値がｍに比例していたのに対し、上記実施例回路ではｍ0.5 に比例するため、出力ノイズは従来に比べて大幅に低減する。しかも、図１２の従来回路のようにフィルタを必要としないので、容量は不要であり、容易に集積回路化を図ることができる。
【００２４】
また、上記実施例では、直列接続された等価ダイオードによってノイズが加算されるため、ノイズの種類によらずに出力ノイズは常にｍ0.5 に比例したものとなる。このため、フィルタでは低減しにくい低い周波数成分を含む１／ｆノイズを低減する効果も得ることができる。
【００２５】
図２は、上記図１の実施例回路において、第１、第２の直列回路11、13内で直列接続されているトランジスタの数ｍを３とし、第２の直列回路13内のトランジスタＱbi（ｉ＝１〜３）のエミッタ面積を第１の直列回路11内のトランジスタＱaiのエミッタ面積の４倍、すなわち、前記ｎの値を４とし、出力電圧ＶO として４．９２Ｖを得るようにした場合の具体的な回路構成を示すものである。
【００２６】
この図２の具体回路において、前記差動増幅回路14は、エミッタが互いに接続されそれぞれのベースに前記電圧ＶA 、ＶB が供給される一対のｎｐｎトランジスタＱ21、Ｑ22からなる差動対と、上記差動対の負荷となる一対のｐｎｐトランジスタＱ23、Ｑ24からなる電流ミラー回路と、上記両ｐｎｐトランジスタＱ23、Ｑ24の各エミッタと電源電位Ｖccのノードとの間に接続された抵抗Ｒ11、Ｒ12と、前記第１の直列回路11と前記抵抗Ｒ2 の共通接続ノードにベース及びコレクタが接続され、エミッタが前記基準電位ＧＮＤのノードに接続されたｎｐｎトランジスタＱ25と、上記トランジスタＱ25とベースが共通に接続され、コレクタが上記トランジスタＱ21、Ｑ22の共通エミッタに接続され、エミッタが基準電位ＧＮＤのノードに接続されたｎｐｎトランジスタＱ26とから構成されている。ここで、上記トランジスタＱ25のエミッタ面積はトランジスタＱ26の２倍に設定されており、両トランジスタＱ25、Ｑ26は第１及び第２の直列回路11、13に流れる電流の和の電流の１／２の電流を上記差動対に供給する電流ミラー回路を構成している。
【００２７】
ここで、図２の回路の出力ノイズ電圧ｖnoise （μＶrms ）（測定帯域幅３ＭＨｚ）を測定したところ、図５に示すような値が得られた。前記のように上記実施例回路では、出力ノイズの値が直列接続されたトランジスタの数をｍとした場合にｍ0.5 に比例するため、同じ４．９２Ｖの値の出力電圧ＶO を得るための回路例として図３及び図４に示すような回路及び図１１の従来回路における出力ノイズ電圧を測定した結果を図５に合わせて示した。
【００２８】
図３の回路はｍの値が２の場合であり、図２のものと同じ出力電圧値を得るために抵抗Ｒ1 と第２の直列回路13との間にダイオード接続されたｎｐｎトランジスタＱ27が挿入され、さらに前記抵抗Ｒ2 として図２中の抵抗Ｒ2 の２倍の値を持つものが用いられている。同様に、図４の回路はｍの値が１の場合であり、図２のものと同じ出力電圧値を得るために抵抗Ｒ1 と第２の直列回路13との間にダイオード接続された２個のｎｐｎトランジスタＱ27、Ｑ28が直列に挿入され、さらに前記抵抗Ｒ2 として図２中の抵抗Ｒ2 の３倍の値を持つものが用いられている。
【００２９】
図５に示すように、第１、第２の直列回路11、13内において直列接続されるダイオード接続されたトランジスタの数ｍが小さくなるのに伴って出力ノイズ電圧が増加していくことが分かる。また、図１１の従来回路では出力ノイズ電圧は３００（μＶrms ）程度にもなっており、上記実施例では出力ノイズ電圧が大幅に低減されていることが分かる。
【００３０】
図６はこの発明の定電圧回路の第２の実施例の回路図である。この実施例回路では出力ノイズをさらに低減するために、前記図１の実施例回路の差動増幅回路14の出力端子と前記出力用のトランジスタＱ11のベースとの間にロウパスフィルタ15を挿入するようにしたものである。この実施例におけるロウパスフィルタ15は、例えば前記図１２の従来回路と同様に抵抗と容量によって構成することができるが、前記のように出力ノイズの発生を少なくすることができるために、抵抗と容量の値は従来よりも小さくすることができる。従って、ロウパスフィルタを設けたとしても集積回路化の妨げにはならない。
【００３１】
図７はこの発明の定電圧回路の第３の実施例の回路図である。この実施例回路では出力ノイズをさらに低減するために、上記図６の実施例回路のロウパスフィルタ15の代りに積分回路16を用いるようにしたものである。この積分回路16は図示のように、反転アンプ17とこの反転アンプ17の入出力端子間に接続された容量Ｃ11とから構成されている。なお、この実施例の場合、前記電圧ＶA が差動増幅回路14の帰還端子（−）に供給され、電圧ＶB が差動増幅回路14の入力端子（＋）に供給されている。
【００３２】
図８は上記図７の実施例回路の具体的な構成を示すものであり、前記図２の回路のものと同様に第１、第２の直列回路11、13内で直列接続されているトランジスタの数ｍを３とし、第２の直列回路13内のトランジスタＱbi（ｉ＝１〜３）のエミッタ面積を第１の直列回路11内のトランジスタＱaiのエミッタ面積の４倍、すなわち、前記ｎの値を４とし、出力電圧ＶO として４．９２Ｖを得るようにした場合のものである。この具体回路では前記反転アンプ17の機能が実質的に差動増幅回路14によって得られており、新たに反転アンプ17を設ける必要はない。そして、差動対を構成するトランジスタＱ21、Ｑ22のコレクタ間に前記容量Ｃ11が接続されている。
【００３３】
図９は上記図８の具体回路において、上記容量Ｃ11の値を変化させた時の出力ノイズ電圧ｖnoise （μＶrms ）（測定帯域幅３ＭＨｚ、出力電圧ＶO ＝４．９２Ｖ）の変化を示したものである。図から明らかなように、容量Ｃ11の値を増加させていくと出力ノイズは減少していき、２０（ｐＦ）程度に設定したときに出力ノイズは十分に小さなものとなる。
【００３４】
なお、この発明は上記各実施例に限定されるものではなく種々の変形が可能であることはいうまでない。例えば、上記実施例では第１、第２の直列回路11、13をダイオード接続されたｎｐｎトランジスタからなる等価ダイオードを用いて構成する場合について説明したが、これはダイオードそのものを用いるようにしても良く、またｐｎｐトランジスタを用いて第１、第２の直列回路を実現できることはいうまでもなく、その他、等価ダイオードとして動作するようなものであればどのようなものでも用いることができる。
【００３５】
【発明の効果】
以上説明したようにこの発明によれば、出力電圧の温度変動が小さく、出力ノイズの低減化を図ることができ、かつ集積回路化に適した定電圧回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の定電圧回路の第１の実施例の回路図。
【図２】図１の実施例回路の具体的な回路構成を示す回路図。
【図３】図２の具体回路と特性を比較するために使用される回路を示す回路図。
【図４】図２の具体回路と特性を比較するために使用される回路を示す回路図。
【図５】図２、図３、図４及び従来回路の出力ノイズを比較して示す図。
【図６】この発明の定電圧回路の第２の実施例の回路図。
【図７】この発明の定電圧回路の第３の実施例の回路図。
【図８】図７の実施例回路の具体的な構成を示す回路図。
【図９】図８の具体回路の出力ノイズ変化を示す特性図。
【図１０】従来のバンドギャップ型定電圧源の回路図。
【図１１】図１０のバンドギャップ型定電圧源を用いた定電圧回路の回路図。
【図１２】図１０のバンドギャップ型定電圧源を用いた定電圧回路の回路図。
【図１３】従来の定電圧回路の回路図。
【符号の説明】
Ｉ…定電流源、Ｑa1〜Ｑam、Ｑb1〜Ｑbm、Ｑ11…ｎｐｎトランジスタ、Ｒ1 、Ｒ2 …抵抗、11…第１の直列回路、12…出力端子、13…第２の直列回路、14…差動増幅回路、15…ローパスイルタ、16…積分回路、17…反転アンプ。
【図１】
0003643389.tif 000005
【図２】
0003643389.tif 000006
【図３】
0003643389.tif 000007
【図４】
0003643389.tif 000008
【図５】
0003643389.tif 000009
【図６】
0003643389.tif 000010
【図７】
0003643389.tif 000011
【図８】
0003643389.tif 000012
【図９】
0003643389.tif 000013
【図１０】
0003643389.tif 000014
【図１１】
0003643389.tif 000015
【図１２】
0003643389.tif 000016
【図１３】
0003643389.tif 000017