(57)【特許請求の範囲】
【請求項１】
表面同士が対向するように重ね合わされて接合されるチップオンチップ構造の組立てに用いられるチップオンチップ用の半導体チップであって、
前記半導体チップの裏面には、半導体チップの表面に形成されているバンプと同じ材料によって当該半導体チップに固有の情報が表記されていることを特徴とするチップオンチップ用の半導体チップ。
【請求項２】
複数の半導体チップが、表面同士が対向するように重ね合わされて接合されたチップオンチップ構造の半導体装置であって、
重ね合わされた半導体チップの少なくとも一方の半導体チップの裏面には、半導体チップの表面に形成されているバンプと同じ材料によってその半導体チップに固有の情報が表記されていることを特徴とするチップオンチップ構造の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体チップの表面と半導体チップの表面とを重ね合わせるように、複数の半導体チップを２層の積層構造に接合した、いわゆるチップオンチップ構造のための半導体チップ、およびチップオンチップ構造の半導体装置に関する。
【０００２】
【従来の技術】
半導体装置において、小型化や高集積化を目指すために、従来の２次元構造から３次元構造に向かう提案がされている。
ところが、連続した製造プロセスで３次元構造の半導体装置を形成しようとすると、歩留りが悪く、困難なことが多い。
【０００３】
そこで、本願の発明者等は、半導体チップの表面と半導体チップの表面とを重ね合わせるように、複数の半導体チップを２層の積層構造に接合する、いわゆるチップオンチップ構造の半導体装置の実用化を研究してきた。
【０００４】
【発明が解決しようとする課題】
半導体チップに対して半導体チップを重ね合わせて接合する場合、たとえば相対的に大きな親チップの表面に相対的に小さな子チップを重ね合わせる場合、子チップの表面を上向きにして子チップの裏面を親チップの表面に重ね合わせるのであれば、両者のアライメントは容易に行うことができる。
【０００５】
ところが、親チップの表面に子チップの表面が対向するように、２つの半導体チップを重ね合わせようとすると、両半導体チップのアライメントが困難であるという課題に遭遇する。なぜなら、半導体チップの裏面からは半導体チップの方向や表面の電極配置等を確認できないからである。
また、チップオンチップ構造に組立てられた半導体装置について、後日、チップオンチップ構造を構成する親チップや子チップのそれぞれについて、その半導体チップの機種名や製造ロット番号等を確認したい場合がある。たとえば、チップオンチップ構造を構成する所定のチップに起因する出力不良が生じた等の場合、そのチップの機種名や製造に関する情報を知る必要がある。
【０００６】
この発明は、かかる背景のもとになされたもので、表面同士が対向するように複数の半導体チップを重ね合わせて接合するチップオンチップ構造を実用化することを主たる目的とする。
この発明の他の目的は、チップオンチップ構造を実用化することのできる、チップオンチップ用の半導体チップを提供することである。
【０００７】
この発明のさらに他の目的は、チップオンチップ構造の半導体装置を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
請求項１記載の発明は、表面同士が対向するように重ね合わされて接合されるチップオンチップ構造の組立てに用いられるチップオンチップ用の半導体チップであって、前記半導体チップの裏面には、半導体チップの表面に形成されているバンプと同じ材料によって当該半導体チップに固有の情報が表記されていることを特徴とするチップオンチップ用の半導体チップである。
【０００９】
請求項２記載の発明は、複数の半導体チップが、表面同士が対向するように重ね合わされて接合されたチップオンチップ構造の半導体装置であって、重ね合わされた半導体チップの少なくとも一方の半導体チップの裏面には、半導体チップの表面に形成されているバンプと同じ材料によってその半導体チップに固有の情報が表記されていることを特徴とするチップオンチップ構造の半導体装置である。
【００１０】
前記チップオンチップ構造の半導体装置は、重ね合わされた複数個の半導体チップのすべての裏面に、それぞれ、その半導体チップに固有の情報が表記されていてもよい。
前記固有の情報とは、当該半導体チップの機種名、当該半導体チップの製造ロット番号の中から選ばれる１以上の情報を含むことが好ましい。
【００１１】
前記固有の情報は、バーコードや２次元コードによって表示されているものを含むことが好ましい。
【００１２】
固有の情報は、人的に確認可能な態様で表記されていてもよいし、光学的に検知可能なＯＣＲ対応の表記や、バーコード表記等であってもよい。あるいは態様の異なる複数の表記が一緒に表わされていてもよい。
【００１３】
半導体チップがチップオンチップ構造に組立てられる際には、たとえば混在している半導体チップの中から適切な半導体チップを選択するために、固有の情報が読取られる。
また、チップオンチップ構造に組立てられた後に、組立てられた半導体チップが正しく組立てられているか否かの確認を、当該所定の情報に基づいて容易に行える。
【００１４】
請求項２記載のチップオンチップ構造の半導体装置によれば、各半導体チップに表記された固有の情報を読取ることで、当該チップオンチップ構造の半導体装置を構成する複数の半導体チップとして、予め定める半導体チップが使用されているか否かの確認が容易にできる。
また、固有の情報により、組立てられた態様、たとえば半導体チップの向きや配置位置等が適切か否かの判別もできる。
【００１５】
さらに、半導体装置がモールドされ、市場に出回った後において、その半導体装置のチップオンチップ構造を構成する各半導体チップの出所等を確認したい場合は、モールドを剥がして半導体チップの裏面を露出させ、その半導体チップに固有の情報を確認し、その半導体チップの製造内容等を照合することができる。
【００１６】
【発明の実施の形態】
以下には、図面を参照して、この発明の実施形態について説明をする。
図１は、この発明の一実施形態にかかるチップオンチップ用の半導体チップ５の図解的な底面図である。チップオンチップ用の半導体チップ５は、たとえばシリコン、ＧａＡｓ、Ｇｅ等の半導体により構成されている。半導体チップ５の裏面５４には、この半導体チップ５の機種名（たとえば「ＢＵ  ００××」）、この半導体チップの製造ロット番号（たとえば「Ｓ−０００１」）、上記機種名や製造ロット番号を表わすバーコード、およびアライメント用マーク５５が表記されている。これがこの実施形態の特徴である。
【００１７】
一般に、従来の半導体チップの裏面は、鏡面状をしており、そこには何の表記もされていない。このため、かかる半導体チップを用いてチップオンチップ構造の半導体装置を組立てようとした場合、実装する半導体チップの種類毎に、実装装置に実装条件を人的に入力しなければならなかった。そして実装条件の人的な入力は、入力ミスを招くおそれがあった。
【００１８】
そこでこの実施形態では、半導体チップ５の裏面５４に、実装に必要な実装条件、半導体チップの製造に関する情報、実装時に必要なアライメント（位置決め）のための情報としてのアライメント用マーク５５等の固有の情報を予め表記した。かかる半導体チップ５に固有の情報は、人的に読取り可能な文字および記号で記載されていてもよいし、たとえば光学的に検出可能なようにバーコードその他の２次元コードで表記されていてもよい。また、両方の表記が併存されていてもよい。
【００１９】
半導体チップ５の裏面５４に当該半導体チップ５に固有の情報が表記されていると、この半導体チップ５をチップオンチップ構造に組立てる際に、実装装置の読取り部によって、裏面５４に表記された固有の情報を読取らせることができる。これにより、従来人的に行われていた実装条件の入力の手間が省け、また実装条件の入力ミスも防ぐことができる。
【００２０】
また、チップオンチップ構造に組立てられるべき半導体チップが複数種類混在しており、それらを順次実装装置を用いてチップオンチップ構造に組立てていく場合において、混在している複数種類の半導体チップの区別が、上記裏面５４に表記された固有の情報に基づいて行われる。よって、組立てるべき半導体チップを間違う等のおそれもない。
【００２１】
半導体チップ５の裏面５４に表記される固有の情報は、ダイシングされる前のウエハのときに、半導体チップ５の表面にバンプを形成するバンプ形成工程において、バンプと同じ材料で表記されている。バンプ材料と同じ材料として、たとえばＡｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｉｒ（イリジウム）Ｎｉ、Ｃｕ等のいずれかを用いて、半導体チップ５の裏面５４に固有の情報を表記するのが好ましい。バンプ材料と同じ酸化されにくい金属材料で情報を表記すると、その情報は、チップオンチップ構造として組立てられ、モールドで封入されて後工程が完了し、市場に出回った後の製品になっても、確認可能である。つまりモールド等を剥がしてみても、半導体チップ５の裏面５４の固有の情報を読取ることができるからである。
【００２２】
図２Ａ，Ｂ，Ｃは、この発明の一実施形態にかかるチップオンチップ構造の半導体装置の図解的な平面図、縦断面図および底面図である。
図２Ｂに示すように、チップオンチップ構造の半導体装置には、２層に積層された親チップ１および子チップ２が含まれている。親チップ１および子チップ２は、いずれも、シリコン、ＧａＡｓ、Ｇｅ等の半導体チップである。この実施形態では、親チップ１および子チップ２は、共にシリコンで形成されているが、かかる組合わせに限らず、親チップ１をたとえばシリコン、子チップ２をたとえばＧａＡｓで構成した組合わせや、その他の組合わせであってもよい。
【００２３】
親チップ１と子チップ２とは、親チップ１の表面１１と子チップ２の表面２１とが対向するように重ね合わされて接合されている。親チップ１の表面１１には活性領域１２が形成されており、ここに集積回路等が作られている。同様に、子チップ２の表面２１には活性領域２２が形成されており、ここに集積回路等が作られている。重ね合わされた親チップ１と子チップ２とは、それぞれの表面１１，１２に形成された電極１３，２３同士がバンプによって接合されている。
【００２４】
かかるチップオンチップ構造の半導体装置を実装するには、たとえば、親チップ１をその表面１１が上向きになるように配置する。そして子チップ２の表面２１を下に向けたいわゆるフェースダウン状態で、親チップ１に対して子チップ２をアライメントする。このとき、子チップ２の裏面２４には、図２Ａに示すように、子チップ２に固有の情報が表記されており、その情報のうちのたとえばアライメント用マーク２５に基づいて、親チップ１に対する子チップ２のアライメントが容易に行える。
【００２５】
図２Ａに示すように、子チップ２の裏面２４には、アライメント用マーク２５の他に、機種名、製造ロット番号およびそれらの情報を示すバーコードが表記されている。
同様に、親チップ１の裏面１４にも、親チップ１の機種名、親チップ１の製造ロット番号、およびそれらの情報を表わすバーコードまたは２次元コードならびにアライメント用マーク１５が設けられている。
【００２６】
従って、チップオンチップ構造に組立てられた半導体装置を構成する各半導体チップについての情報が容易に確認できる。
また、アライメント用マーク１５，２５を利用することで、親チップ１および子チップ２のアライメントが容易に行われ、所望の状態に正しく組立てられたチップオンチップ構造の半導体装置が得られる。
【００２７】
上述した半導体チップの裏面に表記される固有の情報は、一例であって、説明した以外の情報であってもよい。要は、半導体チップの種類や製造その他の内容が確認できる情報であればよい。
また、アライメント用マークは、図示のような「Ｌ」（鉤形またはＬ形）に限らず、「・」（点または〇印）、「＋」「−」その他の任意の形状でよい。
【００２８】
また、場合によっては、アライメント用マークを省略して、たとえばバーコードをアライメントの際の基準マークとして利用することも可能である。
この発明は、以上説明した実施形態に限定されるものではなく、請求項記載の範囲内において種々の変更が可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態にかかるチップオンチップ用の半導体チップの図解的な底面図である。
【図２】Ａ，Ｂ，Ｃは、それぞれ、この発明の一実施形態にかかるチップオンチップ構造の半導体装置の図解的な平面図、縦断面図および底面図である。
【符号の説明】
１    親チップ（半導体チップ）
２    子チップ（半導体チップ）
１４    親チップの裏面
２４    子チップの裏面
１５，２５，５５    アライメント用マーク
【図１】
0003720998.tif 000002
【図２】
0003720998.tif 000003