(57)【特許請求の範囲】
【請求項１】
フリーランクロックを発生するフリーランクロック発生手段と、
アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第１のディジタル補間フィルタ手段と、
前記第１の補間フィルタ手段からの信号のバースト位相を検出し、前記第１のディジタル補間フィルタ手段をコントロールするバースト検出手段と、
前記第１のディジタル補間フィルタ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ―Ｙ信号とＢ―Ｙ信号にデコードするクロマ信号デコード手段と、
前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコード手段からのＲ―Ｙ信号及びＢ―Ｙ信号の時間軸及びサンプリング周波数を変換する第２のディジタル補間フィルタ手段とを備え、
前記Ａ／Ｄ変換手段と、前記第１のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第２のディジタル補間フィルタ手段は、前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンポジット映像信号をＹ、Ｒ−Ｙ、Ｂ−Ｙにデコードする映像信号処理装置に関する。
【０００２】
【従来の技術】
従来、映像信号処理装置は、特開平１０−１６４６１８号公報に記載されたものが知られている。
【０００３】
以下に従来の映像信号処理装置について説明する。図３は、従来の映像信号処理装置の構成を示すものである。図３において、４１は、アナログ映像信号入力端子で、ＮＴＳＣコンポジット映像信号が入力される。４２は、Ａ／Ｄ変換回路で、アナログ映像信号入力端子４１からのアナログ信号をディジタル信号に変換する。４３はＹＣ分離回路で、Ａ／Ｄ変換回路４２からのＮＴＳＣコンポジット映像信号をＹ信号とＣ信号に分離する。４６はクロマデコード回路で、ＹＣ分離回路４３からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を生成する。４７はラインロック補間回路で、ＹＣ分離回路４３からのＹ信号とクロマデコード回路４６からのＲ−Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時にサンプリング周波数の変換も行う。４５は、バースト位相検出回路で、ＹＣ分離回路４３のＣ信号からバーストの位相を検出する。４４はバーストロッククロック発生回路で、バースト位相検出回路４５からのデータに応じてバーストロックしたクロックを発生する。４８はフリーランクロック発生回路で、フリーランクロックを発生する。ラインロック補間回路４７は、フリーランクロック発生回路４８からのフリーランクロックに同期して、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力し、それぞれＹ信号出力端子４９、Ｒ−Ｙ信号出力端子５０、Ｂ−Ｙ信号出力端子５１から出力される。
【０００４】
以上のように構成された映像信号処理装置について、以下その動作について説明する。まず、この映像信号処理装置は、ＮＴＳＣコンポジット映像信号の入力に対し、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力する。この３つの出力信号は、サンプリング周波数が13.5MHzでラインロックしたディジタル信号である。ＮＴＳＣコンポジット映像信号は、アナログ映像信号入力端子４１から入力され、Ａ／Ｄ変換回路４２で、副搬送波周波数の４倍(4fsc=14.31818...MHz,以下4fscという)のサンプリング周波数でディジタル信号に変換される。Ａ／Ｄ変換回路４２からのディジタル信号は、ＹＣ分離回路４３でＹ信号とＣ信号に分離される。バースト位相検出回路４５は、ＹＣ分離回路４３から出力されるＣ信号のバースト信号の位相と、Ｃ信号のサンプリング位相の差を検出する。バーストロッククロック発生回路４４は、バースト位相検出回路４５からの位相差検出結果がゼロになるように4fscのクロックを発生し、Ａ／Ｄ変換回路４２のサンプリングポイントをコントロールする。
【０００５】
４６のクロマデコード回路は４３で分離されたＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を生成する。ここまでの処理で、ＹＣ分離回路４３からのＹ信号とクロマデコード回路４６からのＲ−Ｙ信号、Ｂ−Ｙ信号は、サンプリング周波数が4fscでバーストロックした信号になっている。ラインロック補間回路４７は、バーストロックしているＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号をラインロックした信号に変換すると同時に、4fscのサンプリング周波数を13.5MHzのサンプリング周波数に変換し、フリーランクロック発生回路４８からの13.5MHzクロックに同期させてＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を出力する。
【０００６】
【発明が解決しようとする課題】
しかしながら上記の構成では、サンプリング周波数が4fscのＡ／Ｄ変換に、13.5MHzのクロックが妨害として乗ってしまい、映像信号にビート（非同期クロック間の干渉によるビート）が発生するという問題点を有していた。
【０００７】
本発明は上記従来の問題点を解決するもので、ビートが発生しない映像信号処理装置を提供する事を目的とする。
【０００８】
【課題を解決するための手段】
この課題を解決するために、本発明の第１の映像信号処理装置は、フリーランクロックを発生するフリーランクロック発生手段と、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第１のディジタル補間フィルタ手段と、前記第１の補間フィルタ手段からの信号のバースト位相を検出し、前記第１のディジタル補間フィルタ手段をコントロールするバースト検出手段と、前記第１のディジタル補間フィルタ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ―Ｙ信号とＢ―Ｙ信号にデコードするクロマ信号デコード手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコード手段からのＲ―Ｙ信号及びＢ―Ｙ信号の時間軸及びサンプリング周波数を変換する第２のディジタル補間フィルタ手段とを備え、前記Ａ／Ｄ変換手段と、前記第１のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第２のディジタル補間フィルタ手段は、前記前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置である。
【０００９】
また、この目的を達成するために本発明の第２の映像信号処理装置は、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を変換する第１のディジタル補間フィルタ手段と、前記第１の補間フィルタ手段からの信号のバースト位相を検出するバースト検出手段と、前記バースト検出手段からの信号で発振周波数及び発振位相が変化するクロックを発生し、前記Ａ／Ｄ変換手段のサンプリングタイミングをコントロールするクロック発生手段と、前記第１のディジタル補間フィルタ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ―Ｙ信号とＢ―Ｙ信号にデコードするクロマ信号デコード手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコード手段からのＲ―Ｙ信号及びＢ―Ｙ信号の時間軸及びサンプリング周波数を変換する第２のディジタル補間フィルタ手段とを備え、前記Ａ／Ｄ変換手段と、前記第１のディジタル補間フィルタ手段と、前記バースト検出手段と、前記ＹＣ分離手段と、前記クロマ信号デコード手段と、前記第２のディジタル補間フィルタ手段は、前記クロック発生手段からのクロックに同期して動作することを特徴とする映像信号処理装置である。
【００１０】
【発明の実施の形態】
以下本発明の実施の形態について、図１、図２、図４を用いて説明する。
【００１１】
（実施の形態１）
図１は、本発明の映像信号処理装置の第１の実施の形態を示している。図１において、１はアナログ映像信号入力端子で、ＮＴＳＣコンポジット映像信号が入力される。５はフリーランクロック発生回路で、フリーランの27MHzのクロックを発生する。２はＡ／Ｄ変換回路で、アナログ映像信号入力端子１から入力されたアナログ信号をフリーランクロック発生回路５のクロックに同期してディジタルデータに変換する。３はバーストロック補間回路で、Ａ／Ｄ変換回路２からのデータを、バーストロックした4fscサンプリングのデータに変換する。４はバースト位相検出回路で、バーストロック補間回路３のデータからバーストの位相を検出し、バーストロック補間回路３にバースト位相のデータをフィードバックする。６はＹＣ分離回路で、バーストロック補間回路３からのデータをＹ信号とＣ信号に分離する。７はクロマデコード回路で、ＹＣ分離回路６からのＣ信号をデコードし、Ｒ−Ｙ信号とＢ−Ｙ信号を生成する。８はラインロック補間回路で、ＹＣ分離回路６からのＹ信号と、クロマデコード回路７からのＲ−Ｙ信号、Ｂ−Ｙ信号をラインロックすると同時に13.5MHzサンプリングのデータに変換する。９、１０、１１はそれぞれＹ信号出力端子、Ｒ−Ｙ信号出力端子、Ｂ−Ｙ信号出力端子で、ラインロック補間回路８からのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号をそれぞれ出力する。
【００１２】
以上のように構成された映像信号処理装置について図１及び図４を用いてその動作を説明する。まず、波形６１がＮＴＳＣコンポジット映像信号のバースト信号部の波形である。波形６１は、アナログ映像信号入力端子１から入力される。フリーランクロック発生回路５から発生された27MHzのクロックが波形６４である。Ａ／Ｄ変換回路２は、波形６４の27MHzクロックに同期して波形６１をサンプリングするので、波形６１の○点が波形６５のディジタルデータに変換される。バーストロック補間回路３は、27MHzでサンプリングされたデータ（波形６１の○データ）を、4fscサンプリングのバーストロックデータ（波形６１の×データ）に、ディジタル補間フィルタを用いて変換し、波形６６のデータを出力する。この波形６６と同時にデータイネーブル信号６７も出力する。この時、データの補間位置（波形６１の×データの位置）は、バースト位相検出回路４からフィードバックされるバースト位相情報に応じてコントロールされる。バースト位相検出回路４は、バーストロック補間回路３の出力データから、バースト信号部を抜き出し、サンプリングポイントが、バースト信号の０゜、９０゜、１８０゜、２７０゜のポイントに対しどの程度ずれているかを検出し、バースト位相情報として出力する。このバースト位相情報がゼロになるように、バーストロック補間回路３は、補間データの生成位置を調整する。
【００１３】
このように、バーストロック補間回路３とバースト位相検出回路４のループにより、フリーラン27MHzサンプリングのデータをバーストロック4fscサンプリングのデータに変換する。これは、通常、ＹＣ分離が、バーストロック4fscサンプリングで行われるためである。バーストロック補間回路３から出力された信号は、ＹＣ分離回路６で、Ｙ信号とＣ信号に分離され、Ｃ信号は、クロマデコード回路７でＲ−Ｙ信号とＢ−Ｙ信号にデコードされる。ラインロック補間回路８は、バーストロック4fscサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を、ラインロック13.5MHzサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号に変換する。
【００１４】
本実施の形態の映像信号処理装置は、27MHzの単一クロックのみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換する。従って、非同期クロックの混在によるビートが発生しないので、高画質化の効果が得られる。
【００１５】
以上のように、本実施の形態によれば、フリーランクロックを発生するフリーランクロック発生回路５と、フリーランクロック発生回路５からのフリーランクロックに同期してアナログ映像信号をディジタル信号に変換するＡ／Ｄ変換回路２と、Ａ／Ｄ変換回路２からのディジタル信号のサンプリング位相及びサンプリング周波数を変換するバーストロック補間回路３と、バーストロック補間回路３からの信号のバースト位相を検出し、バーストロック補間回路３をコントロールするバースト位相検出回路４と、バーストロック補間回路３からの信号をＹ信号とＣ信号に分離するＹＣ分離回路６と、ＹＣ分離回路からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコードするクロマデコード回路７と、ＹＣ分離回路６からのＹ信号とクロマデコード回路７からのＲ−Ｙ信号及びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換するラインロック補間回路８を設けることにより、27MHzの単一クロックのみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータとして出力できる。従って、非同期クロックの混在によるビートが発生しないという高画質化の効果が得られる。
【００１６】
（実施の形態２）
図２は、本発明の映像信号処理装置の一実施の形態を示している。図２において、２１はアナログ映像信号入力端子、２２はＡ／Ｄ変換回路、２４はバースト位相検出回路、２６はＹＣ分離回路、２７はクロマデコード回路、２８はラインロック補間回路、２９はＹ信号出力端子、３０はＲ−Ｙ信号出力端子、３１はＢ−Ｙ信号出力端子で、以上は図１の構成と同様なものである。図１の構成と異なるのは、３のバーストロック補間回路を、２３のサンプリング周波数変換回路にした点と、フリーランクロック発生回路５を２５のバーストロッククロック発生回路に変更した点と、バースト位相検出回路２４のバースト位相情報をバーストロッククロック発生回路２５にフィードバックしている点である。
【００１７】
上記のように構成された映像信号処理装置について、以下その動作を説明する。第１の実施の形態では、バーストロック補間回路３とバースト位相検出回路４のフィードバックループによって、フリーラン27MHzサンプリングのデータを、バーストロック4fscサンプリングのデータに変換しているが、第２の実施の形態では、Ａ／Ｄ変換回路２２とサンプリング周波数変換回路２３とバースト位相検出回路２４とバーストロッククロック発生回路２５のループによって同様の動作を行う。アナログ映像信号入力端子２１からは、ＮＴＳＣコンポジット映像信号が入力され、Ａ／Ｄ変換回路２２で27MHzサンプリングのディジタルデータに変換される。この時、Ａ／Ｄ変換回路２２は、バーストロッククロック発生回路２５からの27MHzクロックに同期してサンプリングを行う。Ａ／Ｄ変換回路２２からの27MHzサンプリングのデータは、サンプリング周波数変換回路２３で4fscサンプリングのデータに変換される。バースト位相検出回路２４は、サンプリング周波数変換回路２３の出力データから、バースト信号部を抜き出し、サンプリングポイントが、バースト信号の０゜、９０゜、１８０゜、２７０゜のポイントに対しどの程度ずれているかを検出し、バースト位相情報として出力する。バーストロッククロック発生回路２５は、このバースト位相情報が０になるように、27MHzのクロックを生成する。
【００１８】
このように、Ａ／Ｄ変換回路２２とサンプリング周波数変換回路２３とバースト位相検出回路２４とバーストロッククロック発生回路２５のループにより、バーストロックした4fscサンプリングのデータを生成する。つまり、27MHzの単一クロックのみでバーストロック4fscサンプリングのデータが生成される。
【００１９】
サンプリング周波数変換回路２３からのバーストロック4fscサンプリングのデータは、ＹＣ分離回路２６でＹ信号とＣ信号に分離され、Ｃ信号はクロマデコード回路２７でＲ−Ｙ信号とＢ−Ｙ信号にデコードされる。ラインロック補間回路２８は、バーストロック4fscサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号を、ラインロック13.5MHzサンプリングのＹ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号に変換する。
【００２０】
本実施の形態の映像信号処理装置は、27MHzの単一クロックのみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換する。従って、非同期クロックの混在によるビートが発生しないので、高画質化の効果が得られる。
【００２１】
以上のように、本実施の形態によれば、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換回路２２と、Ａ／Ｄ変換回路２２からのディジタル信号のサンプリング周波数を変換するサンプリング周波数変換回路２３と、サンプリング周波数変換回路２３からの信号のバースト位相を検出するバースト位相検出回路２４と、バースト位相検出回路２４からの信号で発振周波数及び発振位相が変化するクロックを発生し、Ａ／Ｄ変換回路２２のサンプリングタイミングをコントロールするバーストロッククロック発生回路２５と、サンプリング周波数変換回路２３からの信号をＹ信号とＣ信号に分離するＹＣ分離回路２６と、ＹＣ分離回路からのＣ信号をＲ−Ｙ信号とＢ−Ｙ信号にデコードするクロマデコード回路２７と、ＹＣ分離回路２６からのＹ信号とクロマデコード回路２７からのＲ−Ｙ信号及びＢ−Ｙ信号の時間軸及びサンプリング周波数を変換するラインロック補間回路２８を設けることにより、27MHzの単一クロックのみで、ＮＴＳＣコンポジット信号を、Ｙ信号、Ｒ−Ｙ信号、Ｂ−Ｙ信号にデコードし、ラインロックした13.5MHzサンプリングのディジタルデータに変換できる。従って、非同期クロックの混在によるビートが発生しないという高画質化の効果が得られる。
【００２２】
なお、以上の説明では、バーストロックをフィードバックループで構成した例で示したが、フィードフォワードでバーストロックを行うことも同様に可能である。
【００２３】
【発明の効果】
以上のように、本発明は、フリーランクロックを発生するフリーランクロック発生手段と、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング位相及びサンプリング周波数を変換する第１のディジタル補間フィルタ手段と、前記第１の補間フィルタ手段からの信号のバースト位相を検出し、前記第１のディジタル補間フィルタ手段をコントロールするバースト検出手段と、前記第１のディジタル補間フィルタ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ―Ｙ信号とＢ―Ｙ信号にデコードするクロマ信号デコード手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコード手段からのＲ―Ｙ信号及びＢ―Ｙ信号の時間軸及びサンプリング周波数を変換する第２のディジタル補間フィルタ手段とを備え、前記Ａ／Ｄ変換手段と、前記第１のディジタル補間フィルタ手段と、前記バースト検出手段と、前記クロマ信号デコード手段と、前記第２のディジタル補間フィルタ手段は、前記前記フリーランクロック発生手段の出力する前記フリーランクロックに同期して動作することを特徴とする映像信号処理装置であり、
もしくは、アナログ映像信号をディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段からのディジタル信号のサンプリング周波数を変換する第１のディジタル補間フィルタ手段と、前記第１の補間フィルタ手段からの信号のバースト位相を検出するバースト検出手段と、前記バースト検出手段からの信号で発振周波数及び発振位相が変化するクロックを発生し、前記Ａ／Ｄ変換手段のサンプリングタイミングをコントロールするクロック発生手段と、前記第１のディジタル補間フィルタ手段からの信号をＹ信号とＣ信号に分離するＹＣ分離手段と、前記ＹＣ分離手段からのＣ信号をＲ―Ｙ信号とＢ―Ｙ信号にデコードするクロマ信号デコード手段と、前記ＹＣ分離手段からのＹ信号と前記クロマ信号デコード手段からのＲ―Ｙ信号及びＢ―Ｙ信号の時間軸及びサンプリング周波数を変換する第２のディジタル補間フィルタ手段とを備え、前記Ａ／Ｄ変換手段と、前記第１のディジタル補間フィルタ手段と、前記バースト検出手段と、前記ＹＣ分離手段と、前記クロマ信号デコード手段と、前記第２のディジタル補間フィルタ手段は、前記クロック発生手段からのクロックに同期して動作することを特徴とする映像信号処理装置であり、
以上の構成により、バーストクロックで行う信号処理と、ラインクロックで行い信号処理を、単一クロックもしくは、同期した数種類のクロックのみで行う事ができる。従って、非同期クロックの混在によるビートが発生しないという顕著な効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る映像信号処理装置を示す構成図
【図２】本発明の第２の実施の形態に係る映像信号処理装置を示す構成図
【図３】従来の映像信号処理装置を示す構成図
【図４】本発明の一実施の形態に係る映像信号処理装置の動作を説明するための波形図
【符号の説明】
１  アナログ映像信号入力端子
２  Ａ／Ｄ変換回路
３  バーストロック補間回路
４  バースト位相検出回路
５  フリーランクロック発生回路
６  ＹＣ分離回路
７    クロマデコード回路
８    ラインロック補間回路
９    Ｙ信号出力端子
１０  Ｒ−Ｙ信号出力端子
１１  Ｂ−Ｙ信号出力端子
２１  アナログ映像信号入力端子
２２  Ａ／Ｄ変換回路
２３  サンプリング周波数変換回路
２４  バースト位相検出回路
２５  バーストロッククロック発生回路
２６  ＹＣ分離回路
２７  クロマデコード回路
２８  ラインロック補間回路
２９  Ｙ信号出力端子
３０  Ｒ−Ｙ信号出力端子
３１  Ｂ−Ｙ信号出力端子
【図１】
0003695252.tif 000002
【図２】
0003695252.tif 000003
【図３】
0003695252.tif 000004
【図４】
0003695252.tif 000005