(57)【特許請求の範囲】
【請求項１】
コンピュータに設けられ、フィールドバスラインと接続するフィールドバスインタフェースボードにおいて、
全体動作を制御するメイン制御部と、
フィールドバスデータ送受信を制御するフィールドバス制御部と、
前記コンピュータとのデータ交換のために前記コンピュータと前記メイン制御部が共有するデュアルポートメモリと、
前記フィールドバス制御部の制御に基づき前記フィールドバスラインに転送したり前記フィールドバスラインから受信されたデータをバッファリングするバッファメモリと、
前記フィールドバス制御部の制御に基づき前記フィールドバスラインにデータを転送したり前記フィールドバスラインからデータを受信するフィールドバス接続手段と、
を備え、
前記フィールドバス接続手段は、入出力信号の絶縁のために送信１次コイルおよび受信１次コイルと２次コイルを備えるパルストランスフォーマと、前記２次コイルと接続されフィールドバスラインと接続され信号をやり取りする出力端子を備える入出力部と、前記フィールドバス制御部から転送される信号を増幅し、前記送信１次コイルと接続される転送部と、前記受信１次コイルと接続され受信された信号のノイズを取り除くフィルタ部と、該フィルタ部の出力信号を整形化したデジタル信号に変化して前記フィールドバス制御部に転送する信号変換部と、を備えることを特徴とするフィールドバスインタフェースボード。
【請求項２】
前記フィールドバスインタフェースボードは、前記メイン制御部と前記フィールドバス制御部にクロックを供給するクロック発生部と、前記メイン制御部の作動に必要なデータを処理するメインメモリと、該メイン制御部の作動プログラムが貯蔵されるブートメモリと、を備えることを特徴とする請求項１に記載のフィールドバスインタフェースボード。
【請求項３】
前記フィールドバス制御部は、データバスと接続され、それによるアドレスが割り当てられ、前記メイン制御部は前記アドレスを指定することにより前記フィールドバス制御部を制御することを特徴とする請求項１に記載のフィールドバスインタフェースボード。
【請求項４】
前記フィールドバス制御部は、前記バッファメモリを直接制御するためのメモリ直接制御器と、フィールドバスラインに送受信するデータをエンコーディングおよびデコーディングするマンチェスタエンコーダ/デコーダと、を備えることを特徴とする請求項１に記載のフィールドバスインタフェースボード。
【請求項５】
前記デュアルポートメモリのアドレスは、前記コンピュータの運営体制が使用するメモリアドレスにマッピングされ前記コンピュータと前記メイン制御部が共有することを特徴とする請求項１に記載のフィールドバスインタフェースボード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は制御分野において各種センサ及びアクチュエータ間のデジタル通信を行えるフィールドバスインタフェースボードに関する。
【０００２】
【従来の技術】
近年、工場自動化のための制御分野、すなわち、制御機器、センサ、アクチュエータなどを制御するデジタル直列通信のインタフェーシングができるようフィールドバスインタフェース技術が登場している。
【０００３】
図１は従来のフィールドバスインタフェースボードを説明するためのブロック図である。
【０００４】
図１を参照すれば、従来のフィールドバスインタフェースボードは、情報交換のためのプログラムが貯蔵されたロム１ａ及び入出力ポートが内蔵され、情報データの貯蔵のためのアドレスと、アドレスラッチイネーブル信号ＡＬＥを出力するマイコン１と、アドレスラッチイネーブル信号ＡＬＥによりマイコンに入力される下位バイトアドレス(LOW ADDR)および上位バイトアドレスHIGH ADDRを分離して所定時間中維持するラッチ２および２ａと、ラッチ２および２ａを経たアドレスLOW ADDRおよびHIGH ADDRを解読してシステムラム３またはデュアルポートラム４のチップ選択端子にチップ選択信号ＣＳを出力する第１デコーダ５と、マイコン１に入力される下位バイトデータ(LOW DATA)をシステムラム３およびデュアルポートラム４に伝える両方向性の第１バストランシーバ６と、マイコン１にも入力される上位バイトデータ(HIGH DATA)をシステムラム３およびデュアルポートラム４に伝える両方向性の第２バストランシーバ６ａと、入力されるデータをマンチェスタ符合化したりマンチェスタ符号化されたデータを復号化するマンチェスタエンコーダ／デコーダ９と、システムラム３とデュアルポートラム４およびマンチェスタエンコーダ/デコーダ９とそれぞれ連結される第１および第２ラッチ/シフトレジスタ７および８と、マンチェスタエンコーダ／デコーダ９とフィールドバス(図示せず)との間に送受信されるデータを整合させるインタフェース１０と、データのエラー有無を監視するＣＲＣ発生器/検査器１１と、コンピュータ(図示せず)とデータをやり取りするパソコンインタフェース１２とから構成される。
【０００５】
前述した従来のフィールドバスインタフェースボードは、マイコン１によりインタフェースボード自体動作とフィールドバス通信を制御する。これにより、マイコンがインタフェースボードの自体動作およびソフトフェア的な方法によるフィールドバス通信を同時に行うため、それによる構成が複雑であり、マイクロコントローラが処理すべきデータ量が増えて処理速度が落ちる短所があった。
【０００６】
【発明が解決しようとする課題】
本発明は前述した問題点を解決するためのもので、その目的は構成を単純化し制御部の負荷を減少させ処理速度および通信速度を向上させうるフィールドバスインタフェースボードを提供するところにある。
【０００７】
【課題を解決するための手段】
前述した目的を達成するための本発明に係るフィールドバスインタフェースボードは、全体動作を制御するメイン制御部と、フィールドバスデータ送受信を制御するフィールドバス制御部と、コンピュータとのデータ交換のためにコンピュータとメイン制御部が共有するデュアルポートメモリ、フィールドバス制御部の制御に基づきフィールドバスラインに転送したり、フィールドバスラインから受信されたデータをバッファリングバッファメモリと、フィールドバス制御部の制御に基づきフィールドバスラインにデータを転送したり、フィールドバスラインからデータを受信するフィールドバス接続手段と、を備えることを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係るさらに望ましい実施形態を詳述する。
図２は本発明に係るフィールドバスインタフェースボードの接続を説明するための全体ブロック図である。
【０００９】
図２を参照すれば、本発明に係るフィールドバスインタフェースボード３００は、コンピュータ２００に設けられ、各種アクチュエータ４１０とセンサ４２０が接続されるフィールドバスライン５００と接続される。またフィールドバスインタフェースボード３００が設けられたコンピュータ２００は、後述するネットワークアダプタを介してネットワーク１００と接続される。
【００１０】
図３は本発明に係るフィールドバスインタフェースボードを説明するための詳細ブロック図である。
【００１１】
図３を参照すれば、本発明に係るフィールドバスインタフェースボード３００は、全体動作を制御するメイン制御部３１０と、フィールドバスデータ送受信を制御するフィールドバス制御部３２０と、を備える。
【００１２】
また、本発明に係るフィールドバスインタフェースボード３００は、メイン制御部３１０とフィールドバス制御部３２０にクロックを供給するクロック発生部３３０と、メイン制御部３１０の作動に必要なデータを処理するメインメモリ３４０と、メイン制御部３１０の作動プログラムが貯蔵されるブートメモリ３５０と、コンピュータ２００とのデータ交換のために前記コンピュータ２００と前記メイン制御部３１０が共有するデュアルポートメモリ３６０と、を備える。そして、前記フィールドバス制御部３２０の制御に基づきフィールドバスライン５００に転送したりフィールドバスライン５００から受信されたデータをバッファリングするバッファメモリ３７０と、フィールドバス制御部３２０の制御に基づきフィールドバスライン５００にデータを転送したり、フィールドバスライン５００からデータを受信するフィールドバス接続手段３８０とを含む。
【００１３】
前記デュアルポートメモリ３６０は、前記コンピュータ２００と前記メイン制御部３１０が共有できるようそのアドレスが前記コンピュータ２００の運営体制の使用するメモリアドレスにマッピングされる。
【００１４】
前記コンピュータ２００は、フィールドバスインタフェースボード３００が接続されるピーシスロット２１０と、運営体制及びフィールドバス制御に必要なアプリケーションプログラムを貯蔵する補助記憶装置２２０と、情報を視覚的に表示するモニター２３０及びプリンタ２４０と、ネットワーク１００と接続するためのネットワークアダプタ２５０と、を備える。
【００１５】
図４は本発明に係るフィールドバスインタフェースボードのフィールドバス制御部を説明するためのブロック図である。
【００１６】
図４を参照すれば、本発明に係るフィールドバス制御部３２０は、バッファメモリ３７０を直接に制御するための直接メモリアクセス(ＤＭＡ)、すなわちメモリ直接制御器３２１を備える。これにより、フィールドバス制御部３２０はメイン制御部３１０の制御なしでバッファメモリ３７０にデータをアクセスすることにより、メイン制御部３１０の負荷を減らせる。また、フィールドバス制御部３２０はフィールドバスライン５００に送受信するデータをエンコーディング及びデコーディングするマンチェスタエンコーダ/デコーダ３２２を備える。
【００１７】
図５は本発明に係るフィールドバス接続手段の構成を説明するための詳細ブロック図である。
【００１８】
図５を参照すれば、フィールドバス接続手段３８０は、入出力される信号の絶縁のために信号絶縁部を備えるが、本実施形態ではパルストランスフォーマ３８１を用い、フォトカプラによっても良好に具現が可能である。前記パルストランスフォーマ３８１は、二つの１次コイル３８１ａ、３８１ｂと一つの２次コイル３８１cとから構成される。
【００１９】
パルストランスフォーマ３８１の２次コイル３８１ｃは、フィールドバスライン５００と接続され信号をやり取りする出力端子を含む入出力部３８５と連結される。パルストランスフォーマ３８１の二つの１次コイル３８１ａ、３８１ｂはそれぞれフィルタ部ー３８３及び転送部３８２と接続される。
【００２０】
前記転送部３８２は、フィールドバス制御部３２０から転送されるデジタル信号を増幅し、前記フィルタ部ー３８３は受信された信号のノイズを取り除く。前記フィルタ部ー３８３の出力端にはフィルタ部ー３８３の出力信号を整形化されたデジタル信号に変換してフィールドバス制御部３２０に転送する信号変換部３８４が接続される。
【００２１】
以下、前述した構成による本発明に係るフィールドバスインタフェースボードの作動を説明する。
【００２２】
コンピュータ２００の運営体制で作動するアプリケーションプログラムはデュアルポートメモリ３６０を予め設定されたメモリアドレスにデータを転送する。これにより、データはコンピュータ２００のピーシスロット２１０を介してデュアルポートメモリ３６０の該当アドレスに転送される。これによりフィールドバスインタフェースボード３００のメイン制御部３１０はデュアルポートメモリ３６０に貯蔵されているデータをローディングする。メイン制御部３１０は、メインメモリ３４０に接近する方法と同様な方法でフィールドバス制御部３２０に割り当てられたアドレスを指定し、データバスを介してデータを転送する。
【００２３】
これにより、フィールドバス制御部３２０は指定されたアドレスを認識し、データバスを介して転送されるデータを受信する。この際、フィールドバス制御部３２０はメモリ直接制御器３２１を介してバッファメモリ３７０を制御してデータバスを介して受信されるデータをバッファメモリ３７０に貯蔵する。データがバッファメモリ３７０に貯蔵完了すれば、フィールドバス制御部３２０はマンチェスタエンコーダ/デコーダ３２２を介してデータをエンコーディングし、エンコーディングされたデータをフィールドバス接続手段３８０に転送する(ＴＸ)。
【００２４】
フィールドバス転送手段３８０に転送されたデータは、転送部３８２により増幅された後パルストランスフォーマ３８１に転送され、そのデータはパルストランスフォーマ３８１の２次コイル３８１ｃに誘導される。２次コイル３８１ｃに誘導されたデータは入出力部３８５を介してフィールドバスライン５００に転送される。
【００２５】
一方、フィールドバスライン５００から転送されるデータ、すなわち受信データは入出力部３８５を介してパルストランスフォーマ３８１に転送される。これにより受信データは、パルストランスフォーマ３８１の２次コイル３８１ｃから１次コイル３８１ａに伝わってフィルタ部３８３に転送される。
【００２６】
フィルタ部３８３は、受信データに含まれている電気的あるいは干渉などによるノイズを取り除き、信号変換部３８４に出力する。信号変化部３８４は、フィルタ部３８３から出力される信号を整形化されたパルス信号に変換した後、フィールドバス制御部３２０に転送する(ＲＸ)。
【００２７】
フィールドバス制御部３２０は、フィールドバス接続手段３８０から転送されるデータを受信する。そしてフィールドバス制御部３２０は受信データをマンチェスタエンコーダ/デコーダ３２２を介してデコーディングする。デコーディングされた受信データはフィールドバス制御部３２０の制御に基づくメモリ直接制御器３２１によりバッファメモリ３７０に貯蔵される。
【００２８】
そして、フィールドバス制御部３２０は割り込み信号ＩＮＴＲを発する。フィールドバス制御部３２０で割り込みＩＮＴＲが発生すれば、メイン制御部３１０はフィールドバス制御部３２０に割り当てられているアドレスを指定する。アドレスが割り当てられれば、フィールドバス制御部３２０はバッファメモリ３７０に貯蔵されているデータをデータバスＤＡＴＡに転送する。これにより、メイン制御部３１０はデータバスに転送されるデータを受信してデュアルポートメモリ３６０に貯蔵し、コンピュータ２００に割り込み信号ＩＮＴＲを転送する。
【００２９】
コンピュータ２００は、割り込み信号を受信することによりデュアルポートメモリ３６０のアドレスを指定しデータをローディングする。これによりアプリケーションプログラムはデータを加工し、コンピュータ２００は加工されたデータをモニター２３０に視覚的に表示したりプリンタ２４０を介して出力する。また、コンピュータ２００は加工されたデータをネットワークアダプタ２５０を介してネットワーク１００に転送することができる。
【００３０】
これにより分散システムの制御と通信の役割を単一なフィールドバスインタフェースボードを介して行え、これを通して現在ネットワーク上から伝わる全てのデータの収集が可能である。従って、分散制御システムの制御と通信を効率よく統合的に管理することができる。
【００３１】
【発明の効果】
以上述べた通り、本発明に係るフィールドバスインタフェースボードによれば、フィールドバス制御部がフィールドバスラインに送受信されるデータを直接に管理することにより、メイン制御部の負荷を軽減させることができ、これによりデータ処理速度が向上され、既存製品の通信速度より向上された高速通信を提供すると共に、信頼性のあるデータ処理を行える。また、分散システムの制御と通信の役割を単一なフィールドバスインタフェースボードを通して行え、これを通して現在ネットワーク上で伝わる全てのデータ収集が可能なので分散制御システムの制御と通信を効率よく統合的に管理できる。
【図面の簡単な説明】
【図１】  従来のフィールドバスインタフェースボードを説明するためのブロック図である。
【図２】  本発明に係るフィールドバスインタフェースボードを説明するための全体ブロック図である。
【図３】  本発明に係るフィールドバスインタフェースボードを説明するための詳細ブロック図である。
【図４】  本発明に係るフィールドバス制御部の構成を説明するためのブロック図である。
【図５】  本発明に係るフィールドバス接続手段の構成を説明するためのブロック図である。
【符号の説明】
１００  ネットワーク
２００  コンピュータ
３００  フィールドバスインタフェースボード
３１０  メイン制御部
３２０  フィールドバス制御部
３２１  メモリ直接制御器
３２２  マンチェスタエンコーダ/デコーダ
３３０  クロック発生部
３４０  メインメモリ
３５０  ブートメモリ
３６０  デュアルポートメモリ
３７０  バッファメモリ
３８０  フィールドバス接続手段
４１０  アクチュエータ
４２０  センサ
５００  フィールドバスライン
【図１】
0003638895.tif 000002
【図２】
0003638895.tif 000003
【図３】
0003638895.tif 000004
【図４】
0003638895.tif 000005
【図５】
0003638895.tif 000006