(57)【特許請求の範囲】
【請求項１】
上流端を電源電圧を供給する電源線に接続した定電流源と、
一端を前記定電流源の下流端に接続し、他端を第１の信号線が接続される第１の信号出力端子に接続し、差動入力信号のうちの一方の信号によりオン、オフが制御される第１のスイッチング手段と、
一端を前記定電流源の下流端に接続し、他端を第２の信号線が接続される第２の信号出力端子に接続し、前記差動入力信号のうちの他方の信号によりオン、オフが制御される第２のスイッチング手段とを備えるプルアップ型差動バスドライバにおいて、
前記定電流源は、前記第１の信号線及び前記第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、前記第１の信号線側及び前記第２の信号線側の一方又は両方から前記電源線側に電流が流れ込まないように制御する制御回路を含めて構成されていることを特徴とするプルアップ型差動バスドライバ。
【請求項２】
前記第１のスイッチング手段は、ドレインを前記定電流源の下流端に接続し、ソースを前記第１の信号出力端子に接続し、ゲートに前記差動入力信号のうちの一方の信号が入力される第１のＮチャネルＭＯＳトランジスタからなり、
前記第２のスイッチング手段は、ドレインを前記定電流源の下流端に接続し、ソースを前記第２の信号出力端子に接続し、ゲートに前記差動入力信号のうちの他方の信号が入力される第２のＮチャネルＭＯＳトランジスタからなることを特徴とする請求項１記載のプルアップ型差動バスドライバ。
【請求項３】
前記第１のスイッチング手段は、ソースを前記定電流源の下流端に接続し、ドレインを前記第１の信号出力端子に接続し、ウエルを第１の制御回路に接続し、ゲートに前記差動入力信号のうちの一方の信号が入力される第１のＰチャネルＭＯＳトランジスタからなり、
前記第２のスイッチング手段は、ソースを前記定電流源の下流端に接続し、ドレインを前記第２の信号出力端子に接続し、ウエルを第２の制御回路に接続し、ゲートに前記差動入力信号のうちの他方の信号が入力される第２のＰチャネルＭＯＳトランジスタからなり、
前記第１の制御回路は、前記第１のＰチャネルＭＯＳトランジスタのドレイン・ウエル間を逆バイアス状態に維持し、
前記第２の制御回路は、前記第２のＰチャネルＭＯＳトランジスタのドレイン・ウエル間を逆バイアス状態に維持するものであることを特徴とする請求項１記載のプルアップ型差動バスドライバ。
【請求項４】
前記第１の制御回路は、前記電源線と前記第１のＰチャネルＭＯＳトランジスタのウエルとを接続する第３のスイッチング手段と、前記第１の信号出力端子と前記第１のＰチャネルＭＯＳトランジスタのウエルとを接続する第４のスイッチング手段とを有し、
前記第３のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオンし、前記第１の信号線の電圧が前記電源電圧よりも高い時はオフし、
前記第４のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第１の信号線の電圧が前記電源電圧よりも高い時はオンし、
前記第２の制御回路は、前記電源線と前記第２のＰチャネルＭＯＳトランジスタのウエルとを接続する第５のスイッチング手段と、前記第２の信号出力端子と前記第２のＰチャネルＭＯＳトランジスタのウエルとを接続する第６のスイッチング手段とを有し、
前記第５のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオンし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオフし、
前記第６のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオンすることを特徴とする請求項３記載のプルアップ型差動バスドライバ。
【請求項５】
前記第３のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第１の信号出力端子に接続し、ドレイン及びウエルを前記第１のＰチャネルＭＯＳトランジスタのウエルに接続された第３のＰチャネルＭＯＳトランジスタからなり、
前記第４のスイッチング手段は、ソース及びウエルを前記第１のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第１の信号出力端子に接続した第４のＰチャネルＭＯＳトランジスタからなり、
前記第５のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第２の信号出力端子に接続し、ドレイン及びウエルを前記第２のＰチャネルＭＯＳトランジスタのウエルに接続された第５のＰチャネルＭＯＳトランジスタからなり、
前記第６のスイッチング手段は、ソース及びウエルを前記第２のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第２の信号出力端子に接続した第６のＰチャネルＭＯＳトランジスタからなることを特徴とする請求項４記載のプルアップ型差動バスドライバ。
【請求項６】
前記定電流源は、
ソースを前記定電流源の上流端に接続し、ドレインを前記定電流源の下流端に接続した定電流生成用の第３のＰチャネルＭＯＳトランジスタと、
定電流を生成させるために前記第３のＰチャネルＭＯＳトランジスタのゲートに供給すべきバイアス電圧を発生するバイアス回路と、
前記第１の信号線の電圧及び第２の信号線の電圧が前記電源電圧よりも低い時は、前記バイアス電圧を前記第３のＰチャネルＭＯＳトランジスタのゲートに供給し、前記第１の信号線及び前記第２の信号線の一方又は両方の電圧が前記電源電圧よりも高い時は、前記第１の信号線の電圧及び前記第２の信号線の電圧のうちの高い方の電圧を前記第３のＰチャネルＭＯＳトランジスタのゲートに供給する第３の制御回路と、
前記第３のＰチャネルＭＯＳトランジスタのドレイン・ウエル間を逆バイアス状態に維持する第４の制御回路とを備えていることを特徴とする請求項１〜５のいずれか一項に記載のプルアップ型差動バスドライバ。
【請求項７】
前記第３の制御回路は、
前記バイアス回路と前記第３のＰチャネルＭＯＳトランジスタのゲートとを接続する第７のスイッチング手段と、
前記第３のＰチャネルＭＯＳトランジスタのゲートと前記第１の信号出力端子とを接続する第８のスイッチング手段と、
前記第３のＰチャネルＭＯＳトランジスタのゲートと前記第２の信号出力端子とを接続する第９のスイッチング手段とを有し、
前記第７のスイッチング手段は、前記第３のＰチャネルＭＯＳトランジスタのゲートの電圧が前記電源電圧よりも低い時はオンし、前記第３のＰチャネルＭＯＳトランジスタのゲートの電圧が前記電源電圧よりも高い時はオフし、
前記第８のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第１の信号線の電圧が前記電源電圧よりも高い時はオンし、
前記第９のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオンするものであることを特徴とする請求項６記載のプルアップ型差動バスドライバ。
【請求項８】
前記第７のスイッチング手段は、ドレインをバイアス回路に接続し、ゲートを前記電源線に接続し、ソースを第３のＰチャネルＭＯＳトランジスタのゲートに接続した第３のＮチャネルＭＯＳトランジスタからなり、
前記第８のスイッチング手段は、ソースを前記第３のＰチャネルＭＯＳトランジスタのゲートに接続し、ゲートを前記電源線に接続し、ドレインを前記第１の信号出力端子に接続し、ウエルを第５の制御回路に接続した第７のＰチャネルＭＯＳトランジスタからなり、
前記第９のスイッチング手段は、ソースを前記第３のＰチャネルＭＯＳトランジスタのゲートに接続し、ゲートを前記電源線に接続し、ドレインを前記第２の信号出力端子に接続し、ウエルを第６の制御回路に接続した第８のＰチャネルＭＯＳトランジスタからなり、
前記第５の制御回路は、前記第７のＰチャネルＭＯＳトランジスタのドレイン・ウエル間を逆バイアス状態に維持し、
前記第６の制御回路は、前記第８のＰチャネルＭＯＳトランジスタのドレイン・ウエル間を逆バイアス状態に維持するものであることを特徴とする請求項７記載のプルアップ型差動バスドライバ。
【請求項９】
前記第５の制御回路は、前記電源線と前記第７のＰチャネルＭＯＳトランジスタのウエルとを接続する第１０のスイッチング手段と、前記第１の信号出力端子と前記第７のＰチャネルＭＯＳトランジスタのウエルとを接続する第１１のスイッチング手段とを有し、
前記第１０のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオンし、前記第１の信号線の電圧が前記電源電圧よりも高いときはオフし、
前記第１１のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第１の信号線の電圧が前記電源電圧よりも高い時はオンし、
前記第６の制御回路は、前記電源線と前記第８のＰチャネルＭＯＳトランジスタのウエルとを接続する第１２のスイッチング手段と、前記第２の信号出力端子と前記第８のＰチャネルＭＯＳトランジスタのウエルとを接続する第１３のスイッチング手段とを有し、
前記第１２のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオンし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオンし、
前記第１３のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオンすることを特徴とする請求項８記載のプルアップ型差動バスドライバ。
【請求項１０】
前記第１０のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第１の信号出力端子に接続し、ドレイン及びウエルを前記第７のＰチャネルＭＯＳトランジスタのウエルに接続した第９のＰチャネルＭＯＳトランジスタからなり、
前記第１１のスイッチング手段は、ソース及びウエルを前記第７のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第１の信号出力端子に接続した第１０のＰチャネルＭＯＳトランジスタからなり、
前記第１２のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第２の信号出力端子に接続し、ドレイン及びウエルを前記第８のＰチャネルＭＯＳトランジスタのウエルに接続した第１１のＰチャネルＭＯＳトランジスタからなり、
前記第１３のスイッチング手段は、ソース及びウエルを前記第８のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第２の信号出力端子に接続した第１３のＰチャネルＭＯＳトランジスタからなることを特徴とする請求項９記載のプルアップ型差動バスドライバ。
【請求項１１】
前記第４の制御回路は、
前記電源線と前記第３のＰチャネルＭＯＳトランジスタのウエルとを接続する第１４のスイッチング手段と、前記第３のＰチャネルＭＯＳトランジスタのドレインと前記第３のＰチャネルＭＯＳトランジスタのウエルとを接続する第１５のスイッチング手段とを有し、
前記第１４のスイッチング手段は、前記第３のＰチャネルＭＯＳトランジスタのドレインの電圧が前記電源電圧よりも低い時はオンし、前記第３のＰチャネルＭＯＳトランジスタのドレイン電圧が前記電源電圧よりも高いときはオフし、
前記第１５のスイッチング手段は、前記第３のＰチャネルＭＯＳトランジスタのドレインの電圧が前記電源電圧よりも低い時はオフし、前記第３のＰチャネルＭＯＳトランジスタのドレインの電圧が前記電源電圧よりも高い時はオンすることを特徴とする請求項６〜１０のいずれか一項に記載のプルアップ型差動バスドライバ。
【請求項１２】
前記第１４のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第３のＰチャネルＭＯＳトランジスタのドレインに接続し、ドレイン及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続した第１３のＰチャネルＭＯＳトランジスタからなり、
前記第１５のスイッチング手段は、ソース及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第３のＰチャネルＭＯＳトランジスタのドレインに接続した第１４のＰチャネルＭＯＳトランジスタからなることを特徴とする請求項１１記載のプルアップ型差動バスドライバ。
【請求項１３】
前記第４の制御回路は、
前記電源線と前記第３のＰチャネルＭＯＳトランジスタのウエルとを接続する第１６のスイッチング手段と、
前記第１の信号出力端子と前記第３のＰチャネルＭＯＳトランジスタのウエルとを接続する第１７のスイッチング手段と、
前記第２の信号出力端子と前記第３のＰチャネルＭＯＳトランジスタのウエルとを接続する第１８のスイッチング手段とを有し、
前記第１６のスイッチング手段は、前記第１の信号線の電圧及び第２の信号線の電圧が前記電源電圧よりも低い時はオンし、前記第１の信号線の電圧又は第２の信号線の電圧が前記電源電圧よりも高い時はオフし、
第１７のスイッチング手段は、前記第１の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第１の信号線の電圧が前記電源電圧よりも高い時はオンし、
第１８のスイッチング手段は、前記第２の信号線の電圧が前記電源電圧よりも低い時はオフし、前記第２の信号線の電圧が前記電源電圧よりも高い時はオンすることを特徴とする請求項６〜１０のいずれか一項に記載のプルアップ型差動バスドライバ。
【請求項１４】
前記第１６のスイッチング手段は、ソースを前記電源線に接続し、ゲートを第７の制御回路に接続し、ドレイン及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続した第１５のＰチャネルＭＯＳトランジスタからなり、前記第１７のスイッチング手段は、ソース及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第１の信号出力端子に接続した第１６のＰチャネルＭＯＳトランジスタからなり、
前記第１８のスイッチング手段は、ソース及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第２の信号出力端子に接続した第１７のＰチャネルＭＯＳトランジスタからなり、
前記第７の制御回路は、前記第１の信号線の電圧及び第２の信号線の電圧のうちの高い方の電圧を前記第１５のＰチャネルＭＯＳトランジスタのゲートに供給するものであることを特徴とする請求項１３記載のプルアップ型差動バスドライバ。
【請求項１５】
前記第７の制御回路は、前記第１の信号出力端子と前記第１５のＰチャネルＭＯＳトランジスタのゲートとを接続する第１９のスイッチング手段と、前記第２の信号出力端子と前記第１５のＰチャネルＭＯＳトランジスタのゲートとを接続する第２０のスイッチング手段とを有し、
前記第１９のスイッチング手段は、前記第１の信号線の電圧が前記第２の信号線の電圧よりも低い時はオフし、前記第１の信号線の電圧が前記第２の信号線の電圧よりも高い時はオンし、
前記第２０のスイッチング手段は、前記第２の信号線の電圧が前記第１の信号線の電圧よりも低い時はオフし、前記第２の信号線の電圧が前記第１の信号線の電圧よりも高い時はオンすることを特徴とする請求項１４記載のプルアップ型差動バスドライバ。
【請求項１６】
前記第１９のスイッチング手段は、ソースを前記第１５のＰチャネルＭＯＳトランジスタのゲートに接続し、ゲートを前記第２の信号出力端子に接続し、ドレインを前記第１の信号出力端子に接続し、ウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続した第１８のＰチャネルＭＯＳトランジスタからなり、
前記第２０のスイッチング手段は、ソースを前記第１５のＰチャネルＭＯＳトランジスタのゲートに接続し、ゲートを前記第１の信号出力端子に接続し、ドレインを前記第２の信号出力端子に接続し、ウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続した第１９のＰチャネルＭＯＳトランジスタからなることを特徴とする請求項１５記載のプルアップ型差動バスドライバ。
【請求項１７】
前記第１６のスイッチング手段は、ソースを前記電源線に接続し、ゲートを前記第１の信号出力端子、あるいは、第２の信号出力端子、又は、前記第１の信号線と前記第２の信号線が終端抵抗で線間終端されている場合における終端抵抗内の端子に接続した第１５のＰチャネルＭＯＳトランジスタと、
前記第１７のスイッチング手段は、ソース及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第１の信号出力端子に接続した第１６のＰチャネルＭＯＳトランジスタからなり、
前記第１８のスイッチング手段は、ソース及びウエルを前記第３のＰチャネルＭＯＳトランジスタのウエルに接続し、ゲートを前記電源線に接続し、ドレインを前記第２の信号出力端子に接続した第１７のＰチャネルＭＯＳトランジスタからなることを特徴とする請求項１３記載の差動バスドライバ。
【請求項１８】
前記第１及び第７のＰチャネルＭＯＳトランジスタのウエルを共通化し、前記第１の制御回路又は前記第５の制御回路のいずれか一方の制御回路を設けていないことを特徴とする請求項８〜１７記載のプルアップ型差動バスドライバ。
【請求項１９】
前記第２及び前記第８のＰチャネルＭＯＳトランジスタのウエルを共通化し、前記第２の制御回路又は前記第６の制御回路のいずれか一方の制御回路を設けていないことを特徴とする請求項８〜１７記載のプルアップ型差動バスドライバ。
【請求項２０】
前記第１、第２、第３、第７及び第８のＰチャネルＭＯＳトランジスタのウエルを共通化し、前記第１、第２、第５及び第６の制御回路を設けていないことを特徴とする請求項８〜１７記載のプルアップ型差動バスドライバ。
【請求項２１】
上流端を電源電圧を供給する電源線に接続した定電流源と、
一端を前記定電流源の下流端に接続し、他端を第１の信号線が接続される第１の信号出力端子に接続し、差動入力信号のうちの一方の信号によりオン、オフが制御される第１のスイッチング手段と、
一端を前記定電流源の下流端に接続し、他端を第２の信号線が接続される第２の信号出力端子に接続し、前記差動入力信号のうちの他方の信号によりオン、オフが制御される第２のスイッチング手段とを備えるプルアップ型差動バスドライバを使用して前記第１の信号線及び前記第２の信号線をドライブする差動バスドライブ方法であって、
前記第１の信号線及び前記第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、前記第１の信号線側及び前記第２の信号線側の一方又は両方から前記電源線側に電流が流れ込まないように制御する工程を含むことを特徴とする差動バスドライブ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ間において差動信号の伝送を行う場合などに使用して好適なプルアップ型差動バスドライバ及び差動バスドライブ方法に関する。
【０００２】
【従来の技術】
図６は従来のプルアップ型差動バスドライバの一例を含む信号伝送システムの一例の要部を示す回路図である。図６中、１はドライバをなす半導体装置、２はレシーバをなす半導体装置、３、４は半導体装置１、２間を接続する信号線、５、６は終端抵抗、７は終端電圧ＶＴ１を供給する終端電圧線、８は終端電圧ＶＴ２を供給する終端電圧線である。
【０００３】
また、半導体装置１において、９は従来のプルアップ型差動バスドライバ、ＳＩＮ、／ＳＩＮは内部回路（図示せず）からプルアップ型差動バスドライバ９に入力される差動入力信号、１０、１１はプルアップ型差動バスドライバ９から差動出力信号ＳＯＵＴ、／ＳＯＵＴが出力される信号出力端子である。
【０００４】
また、プルアップ型差動バスドライバ９において、１２は電源電圧Ｖ１を供給する電源線、１３は定電流源、１４は入力信号ＳＩＮによりオン、オフが制御されるスイッチング手段、１５は入力信号／ＳＩＮによりオン、オフが制御されるスイッチング手段である。
【０００５】
このように構成された信号伝送システムにおいては、入力信号ＳＩＮ＝Ｈレベル、入力信号／ＳＩＮ＝Ｌレベルとされた場合、スイッチング手段１４＝ＯＮ、スイッチング手段１５＝ＯＦＦとなり、信号線３は、定電流源１３から出力される電流によりプルアップされ、信号線３においては、Ｈレベル信号の伝送が行われると共に、信号線４は、終端抵抗６を介してプルダウンされ、信号線４においては、Ｌレベル信号の伝送が行われる。
【０００６】
これに対して、入力信号ＳＩＮ＝Ｌレベル、入力信号／ＳＩＮ＝Ｈレベルとされた場合には、スイッチング手段１４＝ＯＦＦ、スイッチング手段１５＝ＯＮとなり、信号線３は、終端抵抗５を介してプルダウンされ、信号線３においては、Ｌレベル信号の伝送が行われると共に、信号線４は、定電流源１３から出力される電流によりプルアップされ、信号線４においては、Ｈレベル信号の伝送が行われる。
【０００７】
【発明が解決しようとする課題】
図６に示す信号伝送システムにおいては、終端電圧ＶＴ１、ＶＴ２が電源電圧Ｖ１以下の場合には何ら問題は生じないが、何らかの要因により、終端電圧ＶＴ１又は終端電圧ＶＴ２が上昇して電源電圧Ｖ１よりも高くなり、もしくは、電源電圧Ｖ１が下降して終端電圧ＶＴ１又は終端電圧ＶＴ２が電源電圧Ｖ１よりも高くなることが考えられる。
【０００８】
このように、終端電圧ＶＴ１又は終端電圧ＶＴ２の電圧が電源電圧Ｖ１よりも高くなり、信号線３の電圧又は信号線４の電圧が電源電圧Ｖ１よりも高くなった場合には、半導体装置１においては、スイッチング手段１４又はスイッチング手段１５及び定電流源１３を介して電源線１２に電流が流れ込み、誤動作を誘発してしまうおそれがある。
【０００９】
本発明は、かかる点に鑑み、何らかの要因で信号線の電圧が電源電圧よりも高くなった時であっても、信号線側から電源線側に電流が流れ込まないようにし、プルアップ型差動バスドライバを搭載すべき半導体装置に搭載する場合には、信号線側から電源線側に電流が流れ込むことによる誤動作を回避し、信頼性の向上を図ることができるようにしたプルアップ型差動バスドライバを提供することを第１の目的とする。
【００１０】
また、本発明は、何らかの要因で信号線の電圧が電源電圧よりも高くなった時であっても、信号線側から電源線側に電流が流れ込まないようにし、プルアップ型差動バスドライバを搭載すべき半導体装置に適用する場合には、信号線側から電源線側に電流が流れ込むことによる誤動作を回避し、信頼性の向上を図ることができるようにした差動バスドライブ方法を提供することを第２の目的とする。
【００１１】
【課題を解決するための手段】
本発明のプルアップ型差動バスドライバは、上流端を電源電圧を供給する電源線に接続した定電流源と、一端を前記定電流源の下流端に接続し、他端を第１の信号線が接続される第１の信号出力端子に接続し、差動入力信号のうちの一方の信号によりオン、オフが制御される第１のスイッチング手段と、一端を前記定電流源の下流端に接続し、他端を第２の信号線が接続される第２の信号出力端子に接続し、差動入力信号のうちの他方の信号によりオン、オフが制御される第２のスイッチング手段とを備えるプルアップ型差動バスドライバにおいて、前記定電流源は、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する制御回路を含めて構成されているというものである。
【００１２】
本発明のプルアップ型差動バスドライバによれば、定電流源は、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する制御回路を含めて構成されているので、何らかの要因で、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時であっても、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないようにすることができる。
【００１３】
本発明の差動バスドライブ方法は、上流端を電源電圧を供給する電源線に接続した定電流源と、一端を前記定電流源の下流端に接続し、他端を第１の信号線が接続される第１の信号出力端子に接続し、差動入力信号のうちの一方の信号によりオン、オフが制御される第１のスイッチング手段と、一端を前記定電流源の下流端に接続し、他端を第２の信号線が接続される第２の信号出力端子に接続し、差動入力信号のうちの他方の信号によりオン、オフが制御される第２のスイッチング手段とを備えるプルアップ型差動バスドライバを使用して第１の信号線及び第２の信号線をドライブする差動バスドライブ方法であって、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する工程を含むというものである。
【００１４】
本発明の差動バスドライブ方法によれば、定電流源は、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する工程を含んでいるので、何らかの要因で、第１の信号線及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時であっても、第１の信号線側及び第２の信号線側の一方又は両方から電源線側に電流が流れ込まないようにすることができる。
【００１５】
【発明の実施の形態】
以下、図１〜図５を参照して、本発明のプルアップ型差動バスドライバの第１実施形態〜第５実施形態について、本発明の差動バスドライブ方法の実施形態を含めて説明する。
【００１６】
第１実施形態・・図１
図１は本発明のプルアップ型差動バスドライバの第１実施形態を含む信号伝送システムの一例の要部を示す回路図である。図１中、２０はドライバをなす半導体装置、２１はレシーバをなす半導体装置、２２、２３は半導体装置２０、２１間を接続する信号線、２４、２５は終端抵抗、２６は終端電圧ＶＴ１を供給する終端電圧線、２７は終端電圧ＶＴ２を供給する終端電圧線である。
【００１７】
また、半導体装置２０において、２８は本発明のプルアップ型差動バスドライバの第１実施形態、ＳＩＮ、／ＳＩＮは内部回路（図示せず）から本発明のプルアップ型差動バスドライバの第１実施形態２８に入力される差動入力信号、２９、３０は本発明のプルアップ型差動バスドライバの第１実施形態２８から差動出力信号ＳＯＵＴ、／ＳＯＵＴが出力される信号出力端子である。
【００１８】
また、本発明のプルアップ型差動バスドライバの第１実施形態２８において、３１は電源電圧Ｖ１を供給する電源線、３２は定電流源、３３は入力信号ＳＩＮが入力される第１のスイッチング手段をなすＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）、３４は入力信号／ＳＩＮによりオン、オフが制御される第２のスイッチング手段をなすＮＭＯＳトランジスタである。
【００１９】
ここに、定電流源３２は、上流端３２Ａを電源線３１に接続され、ＮＭＯＳトランジスタ３３は、ドレインを定電流源３２の下流端３２Ｂに接続され、ソースを信号出力端子２９に接続され、ＮＭＯＳトランジスタ３４は、ドレインを定電流源３２の下流端３２Ｂに接続され、ソースを信号出力端子３０に接続されている。
【００２０】
また、定電流源３２において、３５は定電流生成用のＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）、３６は定電流生成のためにＰＭＯＳトランジスタ３５のゲートに供給すべきバイアス電圧を発生するバイアス回路、３７は第３の制御回路をなす制御回路、３８は第４の制御回路をなす制御回路である。
【００２１】
ここに、制御回路３７は、信号線２２の電圧又は信号線２３の電圧が電源電圧Ｖ１よりも低い時は、バイアス電圧をＰＭＯＳトランジスタ３５に供給し、信号線２２の電圧又は信号線２３の電圧が電源電圧Ｖ１よりも高い時は、信号線２２の電圧及び信号線２３の電圧のうちの高い方の電圧をＰＭＯＳトランジスタ３５のゲートに供給するものである。
【００２２】
制御回路３７において、３９は電源電圧Ｖ１を供給する電源線、４０はＮＭＯＳトランジスタであり、ＮＭＯＳトランジスタ４０は、ドレインをバイアス回路のバイアス電圧出力端に接続され、ゲートを電源線３９に接続され、ソースをＰＭＯＳトランジスタ３５のゲートに接続されている。
【００２３】
ＮＭＯＳトランジスタ４０は、後述するように、ＰＭＯＳトランジスタ３５のゲートに信号線２２の電圧又は信号線２３の電圧を供給してＰＭＯＳトランジスタ３５をオフとする場合に、バイアス回路３６側に電流が流れ込まないようにするためのものである。
【００２４】
また、４１は電源電圧Ｖ１を供給する電源線、４２、４３はＰＭＯＳトランジスタ、４４は第５の制御回路をなす制御回路、４５は第６の制御回路をなす制御回路である。
【００２５】
ＰＭＯＳトランジスタ４２は、信号線２２の電圧が電源電圧Ｖ１よりも高い時は、信号線２２の電圧をＰＭＯＳトランジスタ３５のゲートに供給してＰＭＯＳトランジスタ３５をオフとするものであり、ソースをＰＭＯＳトランジスタ３５のゲートに接続され、ゲートを電源線４１に接続され、ドレインを信号出力端子２９に接続されている。
【００２６】
また、ＰＭＯＳトランジスタ４３は、信号線２３の電圧が電源電圧Ｖ１よりも高い時は、信号線２３の電圧をＰＭＯＳトランジスタ３５のゲートに供給してＰＭＯＳトランジスタ３５をオフとするものであり、ソースをＰＭＯＳトランジスタ３５のゲートに接続され、ゲートを電源線４１に接続され、ドレインを信号出力端子３０に接続されている。
【００２７】
また、制御回路４４は、信号線２２が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ４２のウエルに電源電圧Ｖ１を供給し、信号線２２が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ４２のウエルに信号線２２の電圧を供給し、ＰＭＯＳトランジスタ４２のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００２８】
制御回路４４において、４６、４７は電源電圧Ｖ１を供給する電源線、４８、４９はＰＭＯＳトランジスタであり、ＰＭＯＳトランジスタ４８は、ソースを電源線４６に接続され、ゲートを信号出力端子２９に接続され、ドレイン及びウエルをＰＭＯＳトランジスタ４２のウエルに接続され、ＰＭＯＳトランジスタ４９は、ソース及びウエルをＰＭＯＳトランジスタ４２のウエルに接続され、ゲートを電源線４７に接続され、ドレインを信号出力端子２９に接続されている。
【００２９】
また、制御回路４５は、信号線２３が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ４３のウエルに電源電圧Ｖ１を供給し、信号線２３が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ４３のウエルに信号線２３の電圧を供給し、ＰＭＯＳトランジスタ４３のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００３０】
制御回路４５において、５０、５１が電源電圧Ｖ１を供給する電源線、５２、５３はＰＭＯＳトランジスタであり、ＰＭＯＳトランジスタ５２は、ソースを電源線５０に接続され、ゲートを信号出力端子３０に接続され、ドレイン及びウエルをＰＭＯＳトランジスタ４３のウエルに接続され、ＰＭＯＳトランジスタ５３は、ソース及びウエルをＰＭＯＳトランジスタ４３のウエルに接続され、ゲートを電源線５１に接続され、ドレインを信号出力端子３０に接続されている。
【００３１】
また、制御回路３８は、ＰＭＯＳトランジスタ３５のドレインの電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ３５のウエルに電源電圧Ｖ１を供給し、ＰＭＯＳトランジスタ３５のドレインの電圧が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ３５のウエルにＰＭＯＳトランジスタ３５のドレインの電圧を供給し、ＰＭＯＳトランジスタ３５のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００３２】
制御回路３８において、５４、５５は電源電圧Ｖ１を供給する電源線、５６、５７はＰＭＯＳトランジスタであり、ＰＭＯＳトランジスタ５６は、ソースを電源線５４に接続され、ゲートをＰＭＯＳトランジスタ３５のドレインに接続され、ドレイン及びウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ＰＭＯＳトランジスタ５７は、ソース及びウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ゲートを電源線５５に接続され、ドレインをＰＭＯＳトランジスタ３５のドレインに接続されている。
【００３３】
このように構成された信号伝送システムにおいては、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、制御回路３７においては、ＰＭＯＳトランジスタ４２＝ＯＦＦ、ＰＭＯＳトランジスタ４３＝ＯＦＦとなり、ＰＭＯＳトランジスタ３５のゲートにはバイアス回路３６から出力されるバイアス電圧がＮＭＯＳトランジスタ４０を介して供給され、ＰＭＯＳトランジスタ３５により定電流が生成される。
【００３４】
また、この場合、制御回路４４においては、ＰＭＯＳトランジスタ４８＝ＯＮ、ＰＭＯＳトランジスタ４９＝ＯＦＦとなり、ＰＭＯＳトランジスタ４２のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ４２のドレイン・ウエル間は逆バイアス状態に維持される。
【００３５】
また、制御回路４５においては、ＰＭＯＳトランジスタ５２＝ＯＮ、ＰＭＯＳトランジスタ５３＝ＯＦＦとなり、ＰＭＯＳトランジスタ４３のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ４３のドレイン・ウエル間は逆バイアス状態に維持される。
【００３６】
また、制御回路３８においては、ＰＭＯＳトランジスタ５６＝ＯＮ、ＰＭＯＳトランジスタ５７＝ＯＦＦとなり、ＰＭＯＳトランジスタ３５のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ３５のドレイン・ウエル間は逆バイアス状態に維持される。
【００３７】
ここに、ＮＭＯＳトランジスタ３３のオン時に、何らかの要因で、信号線２２の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路３７においては、ＰＭＯＳトランジスタ４２＝ＯＮとなり、ＰＭＯＳトランジスタ３５のゲートには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５＝ＯＦＦとされると共に、ＮＭＯＳトランジスタ４０＝ＯＦＦとなり、バイアス回路３６に電流が流れ込むことが防止される。
【００３８】
また、制御回路４４においては、ＰＭＯＳトランジスタ４８＝ＯＦＦ、ＰＭＯＳトランジスタ４９＝ＯＮとなり、ＰＭＯＳトランジスタ４２のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ４２のドレイン・ウエル間は逆バイアス状態に維持される。
【００３９】
また、制御回路３８においては、ＰＭＯＳトランジスタ５６＝ＯＦＦ、ＰＭＯＳトランジスタ５７＝ＯＮとなり、ＰＭＯＳトランジスタ３５のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５のドレイン・ウエル間は逆バイアス状態に維持される。
【００４０】
また、ＮＭＯＳトランジスタ３４のオン時に、何らかの要因で、信号線２３の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路３７においては、ＰＭＯＳトランジスタ４３＝ＯＮとなり、ＰＭＯＳトランジスタ３５のゲートには信号線２３の電圧が供給され、ＰＭＯＳトランジスタ３５＝ＯＦＦとされると共に、ＮＭＯＳトランジスタ４０＝ＯＦＦとなり、バイアス回路３６に電流が流れ込むことが防止される。
【００４１】
また、制御回路４５においては、ＰＭＯＳトランジスタ５２＝ＯＦＦ、ＰＭＯＳトランジスタ５３＝ＯＮとなり、ＰＭＯＳトランジスタ４３のウエルには信号線２３の電圧が供給され、ＰＭＯＳトランジスタ４３のドレイン・ウエル間は逆バイアス状態に維持される。
【００４２】
また、制御回路３８においては、ＰＭＯＳトランジスタ５６＝ＯＦＦ、ＰＭＯＳトランジスタ５７＝ＯＮとなり、ＰＭＯＳトランジスタ３５のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５のドレイン・ウエル間は逆バイアス状態に維持される。
【００４３】
したがって、本発明のプルアップ型差動バスドライバの第１実施形態２８によれば、何らかの要因で、信号線２２及び信号線２３の一方又は両方の電圧が電源電圧Ｖ１よりも高くなった時であっても、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込まないようにすることができるので、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込むことによる半導体装置２０の誤動作を回避し、半導体装置２０の信頼性の向上を図ることができる。
【００４４】
第２実施形態・・図２
図２は本発明のプルアップ型差動バスドライバの第２実施形態を含む信号伝送システムの一例の要部を示す回路図である。図２に示す信号伝送システムは、図１に示す半導体装置２０と回路構成の異なる半導体装置５９を使用し、その他については、図１に示す信号伝送システムと同様に構成したものである。
【００４５】
半導体装置５９は、図１に示す本発明のプルアップ型差動バスドライバの第１実施形態２８の代わりに、本発明のプルアップ型差動バスドライバの第２実施形態６０を設け、その他については、図１に示す半導体装置２０と同様に構成したものである。
【００４６】
本発明のプルアップ型差動バスドライバの第２実施形態６０は、第１、第２のスイッチング手段として、図１に示すＮＭＯＳトランジスタ３３、３４の代わりに、ＰＭＯＳトランジスタ６１、６２を使用すると共に、ＰＭＯＳトランジスタ６１、６２のウエルの電圧を制御する第１、第２の制御回路をなす制御回路６３、６４を設け、その他については、図１に示す本発明のプルアップ型差動バスドライバの第１実施形態２８と同様に構成したものである。
【００４７】
制御回路６３は、信号線２２の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ６１のウエルに電源電圧Ｖ１を供給し、信号線２２の電圧が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ６１のウエルに信号線２２の電圧を供給し、ＰＭＯＳトランジスタ６１のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００４８】
制御回路６３において、６５、６６は電源電圧Ｖ１を供給する電源線、６７、６８はＰＭＯＳトランジスタであり、ＰＭＯＳトランジスタ６７は、ソースを電源線６５に接続され、ゲートを信号出力端子２９に接続され、ドレイン及びウエルをＰＭＯＳトランジスタ６１のウエルに接続され、ＰＭＯＳトランジスタ６８は、ソース及びウエルをＰＭＯＳトランジスタ６１のウエルに接続され、ゲートを電源線６６に接続され、ドレインを信号出力端子２９に接続されている。
【００４９】
また、制御回路６４は、信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ６２のウエルに電源電圧Ｖ１を供給し、信号線２３の電圧が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ６２のウエルに信号線２３の電圧を供給し、ＰＭＯＳトランジスタ６２のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００５０】
制御回路６４において、６９、７０は電源電圧Ｖ１を供給する電源線、７１、７２はＰＭＯＳトランジスタであり、ＰＭＯＳトランジスタ７１は、ソースを電源線６９に接続され、ゲートを信号出力端子３０に接続され、ドレイン及びウエルをＰＭＯＳトランジスタ６２のウエルに接続され、ＰＭＯＳトランジスタ７２は、ソース及びウエルをＰＭＯＳトランジスタ６２のウエルに接続され、ゲートを電源線７０に接続され、ドレインを信号出力端子３０に接続されている。
【００５１】
このように構成された信号伝送システムにおいては、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、制御回路６３においては、ＰＭＯＳトランジスタ６７＝ＯＮ、ＰＭＯＳトランジスタ６８＝ＯＦＦとなり、ＰＭＯＳトランジスタ６１のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ６１のドレイン・ウエル間は逆バイアス状態に維持される。
【００５２】
また、制御回路６４においては、ＰＭＯＳトランジスタ７１＝ＯＮ、ＰＭＯＳトランジスタ７２＝ＯＦＦとなり、ＰＭＯＳトランジスタ６２のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ６２のドレイン・ウエル間は逆バイアス状態に維持される。
【００５３】
ここに、ＰＭＯＳトランジスタ６１のオン時に、何らかの要因で、信号線２２の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路６３においては、ＰＭＯＳトランジスタ６７＝ＯＦＦ、ＰＭＯＳトランジスタ６８＝ＯＮとなり、ＰＭＯＳトランジスタ６１のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ６１のドレイン・ウエル間は逆バイアス状態に維持される。
【００５４】
また、ＰＭＯＳトランジスタ６２のオン時に、何らかの要因で、信号線２３の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路６４においては、ＰＭＯＳトランジスタ７１＝ＯＦＦ、ＰＭＯＳトランジスタ７２＝ＯＮとなり、ＰＭＯＳトランジスタ６２のウエルには信号線２３の電圧が供給され、ＰＭＯＳトランジスタ６２のドレイン・ウエル間は逆バイアス状態に維持される。
【００５５】
したがって、本発明のプルアップ型差動バスドライバの第２実施形態６０によれば、何らかの要因で、信号線２２及び信号線２３の一方又は両方の電圧が電源電圧Ｖ１よりも高くなった時であっても、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込まないようにすることができるので、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込むことによる半導体装置５９の誤動作を回避し、半導体装置５９の信頼性の向上を図ることができる。
【００５６】
第３実施形態・・図３
図３は本発明のプルアップ型差動バスドライバの第３実施形態を含む信号伝送システムの一例の要部を示す回路図である。図３に示す信号伝送システムは、図２に示す半導体装置５９と回路構成の異なる半導体装置７４を使用し、その他については、図２に示す信号伝送システムと同様に構成したものである。
【００５７】
半導体装置７４は、図２に示す本発明のプルアップ型差動バスドライバの第２実施形態６０の代わりに、本発明のプルアップ型差動バスドライバの第３実施形態７５を設け、その他については、図２に示す半導体装置５９と同様に構成したものである。
【００５８】
本発明のプルアップ型差動バスドライバの第３実施形態７５は、ＰＭＯＳトランジスタ４２、６１のウエル及びＰＭＯＳトランジスタ４３、６２のウエルをそれぞれ共通化すると共に、図２に示す制御回路６３、６４を設けないようにし、その他については、図２に示す本発明のプルアップ型差動バスドライバの第２実施形態６０と同様に構成したものである。
【００５９】
このように構成された本発明のプルアップ型差動バスドライバの第３実施形態７５においては、ＰＭＯＳトランジスタ６１のドレイン・ウエル間の逆バイアス状態は、制御回路４４により維持され、ＰＭＯＳトランジスタ６２のドレイン・ウエル間の逆バイアス状態は、制御回路４５により維持される。
【００６０】
したがって、本発明のプルアップ型差動バスドライバの第３実施形態７５によれば、何らかの要因で、信号線２２及び信号線２３の一方又は両方の電圧が電源電圧Ｖ１よりも高くなった時であっても、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込まないようにすることができるので、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込むことによる半導体装置７４の誤動作を回避し、半導体装置７４の信頼性の向上を図ることができる。
【００６１】
なお、ＰＭＯＳトランジスタ４２、６１のウエル及びＰＭＯＳトランジスタ４３、６２のウエルをそれぞれ共通化すると共に、制御回路４４、４５の代わりに、図３に示す制御回路６３、６４を設けるようにしても良い。
【００６２】
第４実施形態・・図４
図４は本発明のプルアップ型差動バスドライバの第４実施形態を含む信号伝送システムの一例の要部を示す回路図である。図４に示す信号伝送システムは、図３に示す半導体装置７４と回路構成の異なる半導体装置７７を使用し、その他については、図３に示す信号伝送システムと同様に構成したものである。
【００６３】
半導体装置７７は、図３に示す本発明のプルアップ型差動バスドライバの第３実施形態７５の代わりに、本発明のプルアップ型差動バスドライバの第４実施形態７８を搭載し、その他については、図３に示す半導体装置７４と同様に構成したものである。
【００６４】
本発明のプルアップ型差動バスドライバの第４実施形態７８は、図３に示す定電流源３２と回路構成の異なる定電流源７９を搭載すると共に、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルを共通化し、その他については、図３に示す本発明のプルアップ型差動バスドライバの第３実施形態７５と同様に構成したものである。
【００６５】
定電流源７９は、第３の制御回路として制御回路８０を設けると共に、第４の制御回路として、制御回路８１を設け、その他については、図３に示す定電流源３２と同様に構成したものである。
【００６６】
制御回路８０は、図３に示す制御回路３７が備える制御回路４４、４５を設けないようにし、その他については、図３に示す制御回路３７と同様に構成したものである。
【００６７】
また、制御回路８１は、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ３５のウエルに電源電圧Ｖ１を供給し、信号線２２の電圧又は信号線２３の電圧が電源電圧Ｖ１よりも高い時は、ＰＭＯＳトランジスタ３５のウエルに信号線２２の電圧及び信号線２３の電圧のうちの高い方の電圧を供給し、ＰＭＯＳトランジスタ３５のドレイン・ウエル間を逆バイアス状態に維持するものである。
【００６８】
制御回路８１において、８２〜８４は電源電圧Ｖ１を供給する電源線、８５〜８７はＰＭＯＳトランジスタ、８８は第７の制御回路をなす制御回路であり、８９、９０はＰＭＯＳトランジスタである。
【００６９】
ここに、ＰＭＯＳトランジスタ８５は、ソースを電源線８２に接続され、ドレイン及びウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ＰＭＯＳトランジスタ８６は、ソース及びウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ゲートを電源線８３に接続され、ドレインを信号出力端子２９に接続され、ＰＭＯＳトランジスタ８７は、ソース及びウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ゲートを電源線８４に接続され、ドレインを信号出力端子３０に接続されている。
【００７０】
また、ＰＭＯＳトランジスタ８９は、ソースをＰＭＯＳトランジスタ８５のゲートに接続され、ゲートを信号出力端子３０に接続され、ドレインを信号出力端子２９に接続され、ウエルをＰＭＯＳトランジスタ３５のウエルに接続され、ＰＭＯＳトランジスタ９０は、ソースをＰＭＯＳトランジスタ８５のゲートに接続され、ゲートを信号出力端子２９に接続され、ドレインを信号出力端子３０に接続され、ウエルをＰＭＯＳトランジスタ３５のウエルに接続されている。
【００７１】
このように構成された信号伝送システムにおいては、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ８６＝ＯＦＦ、ＰＭＯＳトランジスタ８７＝ＯＦＦとなる。
【００７２】
また、この時、信号線２２の電圧が信号線２３の電圧よりも低い時は、ＰＭＯＳトランジスタ８９＝ＯＦＦ、ＰＭＯＳトランジスタ９０＝ＯＮとなり、ＰＭＯＳトランジスタ８５のゲートには信号線２３の電圧が供給され、ＰＭＯＳトランジスタ８５＝ＯＮとなる。
【００７３】
これに対して、信号線２３の電圧が信号線２２の電圧よりも低い時は、ＰＭＯＳトランジスタ８９＝ＯＮ、ＰＭＯＳトランジスタ９０＝ＯＦＦとなり、ＰＭＯＳトランジスタ８５のゲートには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ８５＝ＯＮとなる。
【００７４】
この結果、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のドレイン・ソース間は逆バイアス状態に維持される。
【００７５】
また、ＰＭＯＳトランジスタ６１のオン時に、何らかの要因で、信号線２２の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路８０においては、ＰＭＯＳトランジスタ４２＝ＯＮとなり、ＰＭＯＳトランジスタ３５のゲートには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５＝ＯＦＦとなる。
【００７６】
また、制御回路８１においては、ＰＭＯＳトランジスタ８９＝ＯＮとなり、ＰＭＯＳトランジスタ８５のゲートには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ８５＝ＯＦＦとなると共に、ＰＭＯＳトランジスタ８６＝ＯＮとなる。
【００７７】
この結果、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のドレイン・ウエル間は逆バイアス状態が維持される。
【００７８】
したがって、本発明のプルアップ型差動バスドライバの第４実施形態７８によれば、何らかの要因で、信号線２２の電圧又は信号線２３の電圧が電源電圧Ｖ１よりも高くなった時であっても、信号線２２又は信号線２３側から電源線３１側に電流が流れ込まないようにすることができるので、信号線２２側又は信号線２３側から電源線３１側に電流が流れ込むことによる半導体装置７７の誤動作を回避し、半導体装置７７の信頼性の向上を図ることができる。
【００７９】
第５実施形態・・図５
図５は本発明のプルアップ型差動バスドライバの第５実施形態を含む信号伝送システムの一例の要部を示す回路図である。図５中、９２はドライバをなす半導体装置、９３はレシーバをなす半導体装置、９４、９５は半導体装置９２、９３間を接続する信号線、９６は半導体装置９２側の終端抵抗、９７、９８は半導体装置９３側の終端抵抗、９９は終端電圧ＶＴを供給する終端電圧線である。
【００８０】
半導体装置９２は、図４に示す本発明のプルアップ型差動バスドライバの第４実施形態７８の代わりに、本発明のプルアップ型差動バスドライバの第５実施形態１００を搭載すると共に、制御用端子１０１を設け、その他については、図４に示す半導体装置７７と同様に構成したものである。なお、制御用端子１０１は、終端抵抗９６内の端子に接続されている。
【００８１】
本発明のプルアップ型差動バスドライバの第５実施形態１００は、図４に示す定電流源７９と回路構成の異なる定電流源１０２を設け、その他については、図４に示す本発明のプルアップ型差動バスドライバの第４実施形態７８と同様に構成したものである。
【００８２】
定電流源１０２は、第４の制御回路として制御回路１０３を設け、その他については、図４に示す制御回路８１と同様に構成したものであり、制御回路１０３は、図４に示す制御回路８１が設ける制御回路８８を設けないようにすると共に、ＰＭＯＳトランジスタ８５のゲートを制御用端子１０１に接続し、その他については、制御回路８１と同様に構成したものである。
【００８３】
このように構成された信号伝送システムにおいては、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ８６＝ＯＦＦ、ＰＭＯＳトランジスタ８７＝ＯＦＦとなると共に、ＰＭＯＳトランジスタ８５＝ＯＮとなる。
【００８４】
この結果、信号線２２の電圧及び信号線２３の電圧が電源電圧Ｖ１よりも低い時は、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルには電源電圧Ｖ１が供給され、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のドレイン・ウエル間は逆バイアス状態に維持される。
【００８５】
また、何らかの要因で、信号線２２の電圧の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路８０においては、ＰＭＯＳトランジスタ４２＝ＯＮとなり、ＰＭＯＳトランジスタ３５のゲートには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５＝ＯＦＦとなる。
【００８６】
また、制御回路１０３においては、ＰＭＯＳトランジスタ８５のゲートには終端電圧ＶＴが供給され、ＰＭＯＳトランジスタ８５＝ＯＦＦとなると共に、ＰＭＯＳトランジスタ８６＝ＯＮとなる。
【００８７】
この結果、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のドレイン・ウエル間は逆バイアス状態が維持される。
【００８８】
また、何らかの要因で、信号線２３の電圧が電源電圧Ｖ１よりも高くなった場合、制御回路８０においては、ＰＭＯＳトランジスタ４３＝ＯＮとなり、ＰＭＯＳトランジスタ３５のゲートには信号線２３の電圧が供給され、ＰＭＯＳトランジスタ３５＝ＯＦＦとなる。
【００８９】
また、制御回路１０３においては、ＰＭＯＳトランジスタ８５のゲートには終端電圧ＶＴが供給され、ＰＭＯＳトランジスタ８５＝ＯＦＦとなると共に、ＰＭＯＳトランジスタ８７＝ＯＮとなる。
【００９０】
この結果、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のウエルには信号線２２の電圧が供給され、ＰＭＯＳトランジスタ３５、４２、４３、６１、６２のドレイン・ウエル間は逆バイアス状態が維持される。
【００９１】
したがって、本発明のプルアップ型差動バスドライバの第５実施形態１００によれば、何らかの要因で、信号線２２及び信号線２３の一方又は両方の電圧が電源電圧Ｖ１よりも高くなった時であっても、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込まないようにすることができるので、信号線２２側及び信号線２３側の一方又は両方から電源線３１側に電流が流れ込むことによる半導体装置９２の誤動作を回避し、半導体装置９２の信頼性の向上を図ることができる。
【００９２】
なお、本発明のプルアップ型差動バスドライバの第５実施形態１００においては、制御用端子１０１を終端抵抗９６内の端子に接続するようにしているが、制御用端子１０１を設けず、ＰＭＯＳトランジスタ８５のゲートを信号出力端子２９又は信号出力端子３０に接続するようにしても良い。
【００９３】
【発明の効果】
以上のように、本発明のプルアップ型差動バスドライバによれば、定電流源は、第１の信号線の電圧及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側又は第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する制御回路を含めて構成するとしたことにより、何らかの要因で、第１の信号線の電圧及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時であっても、第１の信号線側又は第２の信号線側の一方又は両方から電源線側に電流が流れ込まないようにすることができるので、プルアップ型差動バスドライバを搭載すべき半導体装置に搭載する場合には、信号線側から電源線側に電流が流れ込むことによる誤動作を回避し、信頼性の向上を図ることができる。
【００９４】
また、本発明の差動バスドライブ方法によれば、第１の信号線の電圧及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時、第１の信号線側又は第２の信号線側の一方又は両方から電源線側に電流が流れ込まないように制御する工程を含めるとしたことにより、何らかの要因で、第１の信号線の電圧及び第２の信号線の一方又は両方の電圧が電源電圧よりも高くなった時であっても、第１の信号線側又は第２の信号線側の一方又は両方から電源線側に電流が流れ込まないようにすることができるので、プルアップ型差動バスドライバを搭載すべき半導体装置に適用する場合には、信号線側から電源線側に電流が流れ込むことによる誤動作を回避し、信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明のプルアップ型差動バスドライバの第１実施形態を含む信号伝送システムの一例の要部を示す回路図である。
【図２】本発明のプルアップ型差動バスドライバの第２実施形態を含む信号伝送システムの一例の要部を示す回路図である。
【図３】本発明のプルアップ型差動バスドライバの第３実施形態を含む信号伝送システムの一例の要部を示す回路図である。
【図４】本発明のプルアップ型差動バスドライバの第４実施形態を含む信号伝送システムの一例の要部を示す回路図である。
【図５】本発明のプルアップ型差動バスドライバの第５実施形態を含む信号伝送システムの一例の要部を示す回路図である。
【図６】従来のプルアップ型差動バスドライバの一例を含む信号伝送システムの一例の要部を示す回路図である。
【符号の説明】
Ｖ１  電源電圧
ＶＴ１、ＶＴ２、ＶＴ  終端電圧
【図１】
0003617337.tif 000002
【図２】
0003617337.tif 000003
【図３】
0003617337.tif 000004
【図４】
0003617337.tif 000005
【図５】
0003617337.tif 000006
【図６】
0003617337.tif 000007