(57)【特許請求の範囲】
【請求項１】
定電圧を出力するバンドギャップ基準電圧回路であって、
前記定電圧を形成する第１バンドギャップ基準電圧形成部（１）と、
前記定電圧を形成する第２バンドギャップ基準電圧形成部（２）と、
前記定電圧を形成する第３バンドギャップ基準電圧形成部（３ａ）と、
温度に対する前記第３バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、前記第１、第２バンドギャップ基準電圧形成部の出力電圧の極大値からずれるようにシフトさせる第１のレベルシフト回路部（３ｂ）とを備え、
前記第１〜第３バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、前記定電圧を出力するように構成されていることを特徴とするバンドギャップ基準電圧回路。
【請求項２】
前記第１〜第３バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力する選択部（４）が備えられていることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項３】
前記第１バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第１、第２のトランジスタ（Ｔ１１、Ｔ１２）と、前記第１、第２のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第１、第２電位点（Ａ、Ｂ）の電位が入力される第１オペアンプ（５ａ、６ａ、７ａ、８ａ、９ａ）とを有して構成され、前記第１オペアンプの出力に基づいて前記第１、第２のトランジスタに流される電流が調整されるようになっており、
前記第２バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第３、第４のトランジスタ（Ｔ２１、Ｔ２２）と、前記第３、第４のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第３、第４電位点の電位が入力される第２オペアンプ（５ｂ、６ｂ、７ｂ、８ｂ、９ｂ）とを有して構成され、前記第２オペアンプの出力に基づいて前記第３、第４のトランジスタに流される電流が調整されるようになっていることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項４】
前記第１バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第１、第２のトランジスタ（Ｔ３１、Ｔ３２）と、前記第１、第２のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第１、第２電位点（Ａ’、Ｂ’）の電位が入力される第１オペアンプ（５２ａ）と、前記第１、第２トランジスタに直列接続された第１の抵抗（Ｒ３４）とを有して構成され、前記第１オペアンプの出力に基づいて前記第１、第２のトランジスタに流される電流が調整されるようになっており、
前記第２バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第３、第４のトランジスタ（Ｔ４１、Ｔ４２）と、前記第３、第４のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第３、第４電位点の電位が入力される第２オペアンプ（５２ｂ）と、前記第３、第４トランジスタに直列接続された第２の抵抗（Ｒ４４）とを有して構成され、前記第２オペアンプの出力に基づいて前記第３、第４のトランジスタに流される電流が調整されるようになっていることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項５】
前記定電圧を形成する第４バンドギャップ基準電圧形成部と、
温度に対する前記第４バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、前記第３バンドギャップ基準電圧形成部の出力電圧の極大値と等しくなるようにシフトさせる第２レベルシフト回路部とを備え、
前記第１〜第４バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、前記定電圧を出力するように構成されていることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、定電圧を出力できるバンドギャップ基準電圧回路に関するもので、特に、車両に搭載される半導体装置内に形成されるような高精度のバンドギャップ基準電圧回路に適用して好適である。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来より、ＩＣ内部の基準電圧を形成する回路としてバンドギャップ基準電圧回路が用いられている。このバンドギャップ基準電圧回路が形成されたＩＣチップをフィラー入りの樹脂にて封止した半導体装置を製造したところ、回路特性が変動して出力電圧が低下していることが確認され、また、サンプル毎にその変動量にばらつきが生じていることが確認された。図８は、この結果を示したものであり、樹脂をコーティングした初期にはあまり出力電圧が変わらないが、樹脂が固化していくにつれ、加えられる応力の大きさに応じて出力電圧が変動していることが分かる。
【０００３】
このように出力電圧の変動、ばらつきが生じると、高精度が要求される条件下においてバンドギャップ基準電圧回路を基準電圧として使用できなくなる。
【０００４】
一般的に、ＩＣチップに応力が加わると、ＩＣチップの電気特性が変動することが知られている。バンドギャップ基準電圧回路の場合には、応力が加えられると、回路中のトランジスタのＶＢＥ（ダイオードのＶＦ）が小さくなり、出力電圧が低下する。
【０００５】
このため、本発明者らは樹脂封止によって何らかの応力が発生していると考え、様々な実験を行った。その結果、半導体装置の製造後に封止樹脂を除去したらバンドギャップ基準電圧回路の出力電圧が樹脂封止前に戻ること、バンドギャップ基準電圧回路がＩＣチップ上のどの位置にあっても出力電圧の変動やばらつきが発生すること等が確認された。これらの結果からも、封止用の樹脂によりＩＣチップの表面全域に何らかの応力が加わえられていると推測できる。
【０００６】
また、樹脂に含まれるフィラーも応力の一因になっていると考え、フィラーを除いた封止樹脂を用いて、樹脂封止型半導体装置を作製した。その結果、従来のフィラーを含む封止樹脂を用いた場合と比較して、樹脂封止後の方がバンドギャップ基準電圧回路の出力電圧の変動やばらつきが小さくなっていた。このことから、封止樹脂に含まれるフィラーが出力電圧の変動やばらつきに関与していると考えられる。例えば、ＩＣチップ表面に接触するフィラーに様々な応力が集中し、ＩＣチップ表面にフィラーからの垂直方向の圧縮応力が加えられ、出力電圧が変動していると推測される。また、封止樹脂に存在するフィラーの大きさが均一でないこと、封止樹脂中では部位によってフィラーの存在する密度が異なること、さらにはバンドギャップ基準電圧回路が占める面積の広さによって接触するフィラーの数量が異なること等により、加えられる応力がばらつき、出力電圧のばらつきが大きくなっていると推測される。
【０００７】
これらの検討によれば、封止樹脂に含まれるフィラーを除くことで、出力電圧の変動やばらつきの増大を抑制できると言えるが、フィラーを含有させないと封止樹脂の熱膨張係数がＩＣチップやリードよりも大きくなるため、使用温度範囲が広い分野では採用できない。
【０００８】
本発明は上記点に鑑みて、フィラー入りの樹脂にて封止しても、出力電圧の変動とばらつきを抑制できるバンドギャップ基準電圧回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、定電圧を出力するバンドギャップ基準電圧回路であって、定電圧を形成する第１バンドギャップ基準電圧形成部（１）と、定電圧を形成する第２バンドギャップ基準電圧形成部（２）と、定電圧を形成する第３バンドギャップ基準電圧形成部（３ａ）と、温度に対する第３バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、第１、第２バンドギャップ基準電圧形成部の出力電圧の極大値からずれるようにシフトさせる第１のレベルシフト回路部（３ｂ）とを備え、第１〜第３バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、定電圧を出力するように構成されていることを特徴としている。
【００１０】
このような構成によれば、第１〜第３バンドギャップ基準電圧形成部それぞれの出力電圧のうち高い方の出力電圧が出力されることになる。このため、仮に封止用の樹脂から応力を受け、第１、第２バンドギャップ基準電圧形成部のいずれか一方の出力電圧が低下しても、応力の影響が少ない高い側の出力電圧がバンドギャップ基準電圧回路の出力電圧として出力される。従って、バンドギャップ基準電圧回路の出力電圧の変動、ばらつきを小さくすることができる。これにより、バンドギャップ基準電圧回路の出力電圧がほぼ一定の電圧となり、フィラー入りの樹脂で封止しても出力電圧の変動、ばらつきが少ないバンドギャップ基準電圧回路とすることができる。また、例えば、低温〜室温領域では第１、第２バンドギャップ基準電圧形成部の出力電圧、室温〜高温領域では第３バンドギャップ基準電圧形成部の出力電圧がバンドギャップ基準電圧回路の出力電圧として出力される。従って、広い温度範囲においてバンドギャップ基準電圧回路の出力電圧がほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【００１１】
この場合、請求項２に示すように、第１〜第３バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力する選択部（４）を備えることもできる。
【００１２】
例えば、請求項３に示すように、第１バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第１、第２のトランジスタ（Ｔ１１、Ｔ１２）と、第１、第２のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第１、第２電位点（Ａ、Ｂ）の電位が入力される第１オペアンプ（５ａ、６ａ、７ａ、８ａ、９ａ）とを有して構成され、第１オペアンプの出力に基づいて第１、第２のトランジスタに流される電流が調整されるようになっており、第２バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第３、第４のトランジスタ（Ｔ２１、Ｔ２２）と、第３、第４のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第３、第４電位点の電位が入力される第２オペアンプ（５ｂ、６ｂ、７ｂ、８ｂ、９ｂ）とを有して構成され、第２オペアンプの出力に基づいて第３、第４のトランジスタに流される電流が調整されるような回路構成を採用することができる。
【００１３】
また、請求項４に示すように、第１バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第１、第２のトランジスタ（Ｔ３１、Ｔ３２）と、第１、第２のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第１、第２電位点（Ａ’、Ｂ’）の電位が入力される第１オペアンプ（５２ａ）と、第１、第２トランジスタに直列接続された第１の抵抗（Ｒ３４）とを有して構成され、第１オペアンプの出力に基づいて第１、第２のトランジスタに流される電流が調整されるようになっており、第２バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第３、第４のトランジスタ（Ｔ４１、Ｔ４２）と、第３、第４のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第３、第４電位点の電位が入力される第２オペアンプ（５２ｂ）と、第３、第４トランジスタに直列接続された第２の抵抗（Ｒ４４）とを有して構成され、第２オペアンプの出力に基づいて第３、第４のトランジスタに流される電流が調整されるような回路構成を採用することもできる。
【００１６】
請求項５に記載の発明では、定電圧を形成する第４バンドギャップ基準電圧形成部と、温度に対する第４バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、第３バンドギャップ基準電圧形成部の出力電圧の極大値と等しくなるようにシフトさせる第２レベルシフト回路部（３ｂ）とを備え、第１〜第４バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、定電圧を出力するように構成されていることを特徴としている。
【００１７】
このように、第３バンドギャップ基準電圧形成部および第１レベルシフト回路部についても、同様の構成の第４バンドギャップ基準電圧形成部および第２レベルシフト回路部を備えることにより、請求項１と同様の効果を得ることができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用したバンドギャップ基準電圧回路のブロック構成を示す。このバンドギャップ基準電圧回路は、ＩＣチップ上に形成され、リード等と共にフィラー入りの樹脂によって封止されて半導体装置とされる。
【００２０】
図１に示されるように、本実施形態に示すバンドギャップ基準電圧回路は、第１、第２バンドギャップ基準電圧形成部１、２と選択部に相当するＯＲ回路部４とを備えた構成となっている。
【００２１】
第１、第２バンドギャップ基準電圧形成部１、２は、同様の構成となっており、共に所定の定電圧を出力電圧として発生させる回路を構成している。そして、第１、第２バンドギャップ基準電圧形成部１、２の各出力電圧がＯＲ回路部４に入力され、ＯＲ回路部４からバンドギャップ基準電圧回路の出力電圧Ｖｏｕｔが出力されるようになっている。
【００２２】
このような回路構成によれば、第１、第２バンドギャップ基準電圧形成部１、２それぞれの出力電圧のうち高い方の出力電圧がＯＲ回路部４から出力されることになる。このため、仮に封止用の樹脂から応力を受け、第１、第２バンドギャップ基準電圧形成部１、２のいずれか一方の出力電圧が低下しても、応力の影響が少ない高い側の出力電圧がＯＲ回路４からバンドギャップ基準電圧回路の出力電圧Ｖｏｕｔとして出力される。
【００２３】
従って、バンドギャップ基準電圧回路の出力電圧Ｖｏｕｔの変動、ばらつきを小さくすることができる。これにより、バンドギャップ基準電圧回路の出力電圧Ｖｏｕｔがほぼ一定の電圧となり、フィラー入りの樹脂で封止しても出力電圧Ｖｏｕｔの変動、ばらつきが少ないバンドギャップ基準電圧回路とすることができる。
【００２４】
なお、ここで示したＯＲ回路部４は、必要に応じて備えられるものであり、回路構成によってはＯＲ回路部４を備えなくても、第１、第２バンドギャップ基準電圧形成部１、２の出力電圧のうち高い方が選択されるような構成とすることが可能である。
【００２５】
図２に、図１に示したバンドギャップ基準電圧回路の具体的な回路構成例を示す。図２に示すバンドギャップ基準電圧回路のうち、紙面右側が第１バンドギャップ基準電圧形成部１を構成し、紙面左側が第２バンドギャップ基準電圧形成部２を構成している。なお、ここで示す回路構成では、図１におけるＯＲ回路部４を備えなくても第１、第２バンドギャップ基準電圧形成部１、２の出力電圧のうち高い方が選択されるため、ＯＲ回路部４を備えていない。
【００２６】
第１バンドギャップ基準電圧形成部１は、調整部５ａ、差動対６ａ、カレントミラー回路部７ａ、ゲイン形成部８ａおよびエミッタホロワ回路部９ａとを有して構成されている。
【００２７】
調整部５ａは、抵抗Ｒ１１及びトランジスタＴ１１と抵抗Ｒ１２、Ｒ１３及びトランジスタＴ１２とが並列接続され、各トランジスタＴ１１、Ｔ１２のベース同士が接続された構成となっている。そして、抵抗Ｒ１１及びトランジスタＴ１１と抵抗Ｒ１２、Ｒ１３及びトランジスタＴ１２それぞれに異なった電流密度の電流を供給することにより、温度に対する特性変化を調整する役割を果たす。なお、本実施形態では、トランジスタＴ１１、Ｔ１２が本発明でいう第１、第２トランジスタに相当する。
【００２８】
差動対６ａは、抵抗Ｒ１１とトランジスタＴ１１との接続点（第１電位点）Ａがベース電圧として入力されるトランジスタＴ１３と、抵抗Ｒ１２とトランジスタＴ１１との接続点（第２電位点）Ｂがベース電圧として入力されるトランジスタＴ１４と、各トランジスタＴ１３、Ｔ１４のエミッタに接続された抵抗Ｒ１４とを有して構成されている。
【００２９】
カレントミラー回路部７ａは、差動対６ａの取り出し口となるもので、互いのベースが接続されたトランジスタＴ１５、Ｔ１６とを有して構成され、各トランジスタＴ１５、Ｔ１６に同等の電流を流すようになっている。
【００３０】
ゲイン形成部８ａは、差動対６ａに設けられたトランジスタＴ１４への電流供給を行なうトランジスタＴ１７と、トランジスタＴ１４に直接接続された抵抗Ｒ１５と、トランジスタＴ１７の電流供給の変動を増幅することによってゲインを稼ぐトランジスタＴ１８とを有して構成されている。
【００３１】
また、エミッタホロワ回路部９ａは、トランジスタＴ１９と、トランジスタＴ１９のベース−コレクタ間に接続された抵抗Ｒ１６とにより構成されている。
【００３２】
これら、差動対６ａ、カレントミラー回路部７ａ、ゲイン形成部８ａおよびエミッタホロワ回路部９ａにより、オペアンプ（第１オペアンプ）が構成されている。なお、コンデンサＣ１は、これらによって構成されるオペアンプの位相補償のために設けられており、発振を防止する。
【００３３】
このように構成された第１バンドギャップ基準電圧形成部１は、抵抗Ｒ１１、Ｒ１２それぞれに接続されたトランジスタＴ１１およびトランジスタＴ１２に電流密度の異なる電流を流すことにより、以下のような動作を行なう。
【００３４】
トランジスタＴ１１とトランジスタＴ１２とは互いのベースが接続された状態になっている。このため、トランジスタＴ１１のコレクタ電流をＩｃ１、ベース−エミッタ電圧をＶＢＥ１１、トランジスタＴ１２のコレクタ電流をＩｃ２、ベース−エミッタ電圧をＶＢＥ１２とすると、抵抗Ｒ１３に流れるＩｃ２は各ベース−エミッタ電圧ＶＢＥ１１、ＶＢＥ１２の差電圧に応じた電流値となる。すなわち、次式のように表される。
【００３５】
【数１】
Ｉｃ２＝（ＶＢＥ１１−ＶＢＥ１２）／Ｒ１３
また、トランジスタＴ１１のベース電流をＩｂ１、エミッタ電流をＩｅ１、トランジスタＴ１２のベース電流をＩｂ２、エミッタ電流をＩｅ２とすると、各ベース電流Ｉｂ１、Ｉｂ２が各コレクタ電流Ｉｃ１、Ｉｃ２よりも十分に小さく無視できる程度であることから、各エミッタ電流Ｉｅ１、Ｉｅ２が各コレクタ電流Ｉｃ１、Ｉｃ２と同等であると言える。このため、各トランジスタＴ１１、Ｔ１２の特性変化に起因して各ベース−エミッタ電圧ＶＢＥ１１、ＶＢＥ１２が変化すると、それに伴って抵抗２３に流れるコレクタ電流Ｉｃ２が変化し、接続点Ａ、Ｂの電位の関係が変化する。そして、これら各接続点Ａ、Ｂの電位が差動対６ａを構成する２つのトランジスタＴ１３、Ｔ１４のベース電圧としてフィードバックされる。
【００３６】
ここで、各トランジスタＴ１３、Ｔ１４のコレクタ電流をＩ１、Ｉ２、これら各トランジスタＴ１３、Ｔ１４のコレクタに接続された抵抗Ｒ１４に流れる電流をＩとすると、両トランジスタＴ１３、Ｔ１４それぞれに接続されている取り出し用のトランジスタＴ１５、Ｔ１６がカレントミラー接続されており、各トランジスタＴ１５、Ｔ１６のコレクタ電流Ｉ３、Ｉ４が等しくなることから、電流Ｉ１、Ｉ２は基本的にはＩ／２となる。
【００３７】
しかしながら、上述したように接続点Ａ、Ｂの電位の関係が変化すると、トランジスタＴ１３、Ｔ１４に流れるコレクタ電流Ｉ１、Ｉ２の値が変動する。このため、例えば、トランジスタＴ１４に流れる電流Ｉ２がＩ／２より大きくなろうとすると、カレントミラー接続された各トランジスタＴ１５、Ｔ１６のコレクタ電流Ｉ３、Ｉ４が等しい値しか取れないため、不足電流分がトランジスタＴ１７のベース電流で補われる。すると、トランジスタＴ１７のコレクタ電流Ｉ５、言い換えれば抵抗Ｒ１５に流れる電流の値が大きくなり、これに伴ってトランジスタＴ１８のコレクタ電流Ｉ６の値も大きくなる。
【００３８】
そして、コレクタ電流Ｉ６は、抵抗Ｒ１６に流れる電流Ｉ７に相当することから、コレクタ電流Ｉ６の増加、すなわち電流Ｉ７の増加によってトランジスタＴ１９のベース電位およびエミッタ電位が低下する。これにより、接続点Ａ、Ｂの電位が調整され、出力電圧Ｖｏｕｔが帰還されて定電位となろうとする。
【００３９】
一方、第２バンドギャップ基準電圧形成部２は、調整部５ｂ、差動対６ｂ、カレントミラー回路部７ｂ、ゲイン形成部８ｂおよびエミッタホロワ回路部９ｂを有して構成されている。これら各部５ｂ、６ｂ、７ｂ、８ｂ、９ｂの構成は、第1バンドギャップ基準電圧形成部１に備えられた各部５ａ、６ａ、７ａ、８ａ、９ａと同じ構成となっており、それぞれが同様の役割を果たす。具体的には、抵抗Ｒ２１〜Ｒ２６がそれぞれ抵抗Ｒ１１〜Ｒ１６に相応し、トランジスタＴ２１〜Ｔ２９がトランジスタＴ１１〜Ｔ１９に相応し、コンデンサＣ２がコンデンサＣ１に相応する。なお、本実施形態では、トランジスタＴ２１、Ｔ２２が本発明でいう第３、第４トランジスタに相当する。また、抵抗Ｒ２１とトランジスタＴ２１との接続点および抵抗Ｒ２２とトランジスタＴ２２との接続点が第３、第４電位点に相当する。
【００４０】
このような回路構成によれば、第１、第２バンドギャップ基準電圧形成部１、２それぞれの出力電圧のうち高い方がバンドギャップ基準電圧回路の出力電圧Ｖｏｕｔとして出力される。このような回路構成により、上述したような効果を得ることができる。
【００４１】
（第２実施形態）
上記第１実施形態では、図１に示すバンドギャップ基準電圧回路の一例として図２の回路構成を示したが、図３に示すような回路構成とすることも可能である。
【００４２】
図３に示すように、本実施形態では、第１バンドギャップ基準電圧形成部１が調整部５１ａおよびオペアンプ（第１オペアンプ）５２ａにて構成されており、第２バンドギャップ基準電圧形成部２も調整部５１ｂとオペアンプ（第２オペアンプ）５２ｂとを有して構成されている。
【００４３】
調整部５１ａは、抵抗Ｒ３１、Ｒ３２及びトランジスタＴ３１と抵抗Ｒ３３及びトランジスタＴ３２とが並列接続され、各トランジスタＴ３１、Ｔ３２のエミッタに抵抗Ｒ３４が接続されて構成されている。抵抗Ｒ３１と抵抗Ｒ３３は等しい抵抗値とされている。また、トランジスタＴ３１、Ｔ３２は、半導体基板上に形成されている面積が異なるものとされ、トランジスタＴ３１がトランジスタＴ３２よりも大面積とされている。そして、抵抗Ｒ３１及びトランジスタＴ３１の接続点（第１電位点）Ａ’と抵抗Ｒ３３及びトランジスタＴ３２の接続点（第２電位点）Ｂ’の電位がオペアンプ５２ａに入力され、オペアンプ５２ａの出力がトランジスタＴ３１、Ｔ３２のベース電圧とされるように構成されている。
【００４４】
このような構成では、抵抗Ｒ３１、Ｒ３３それぞれに接続されたトランジスタＴ３１およびトランジスタＴ３２に電流密度の異なる電流を流すことにより、以下のような動作を行なう。
【００４５】
抵抗Ｒ３１及びトランジスタＴ３１に流れる電流をＩ３１とし、抵抗Ｒ３３及びトランジスタＴ３２に流れる電流をＩ３２とすると、抵抗Ｒ３１、Ｒ３３の抵抗値を等しくしていることから、電流Ｉ３１、Ｉ３２が等しくなる。このとき、トランジスタＴ３１、Ｔ３２の形成面積が上記関係とされ、トランジスタＴ３２のベース−エミッタ電圧ＶＢＥ３２がトランジスタＴ３１のベース−エミッタ電圧ＶＢＥ３１よりも小さくなることから、電流Ｉ３１、Ｉ３２が等しくされてもトランジスタＴ３１、Ｔ３２に異なる電流密度の電流が流れることになる。
【００４６】
そして、各接続点Ａ’、Ｂ’の電位がオペアンプ５２ａにフィードバックされると、オペアンプ５２ａの出力にて各トランジスタＴ３１、Ｔ３２へのベース電圧が調整される。例えば、電流Ｉ３１、Ｉ３２のいずれかの値が増加しようとすると、その増加分がオペアンプ５２ａにて下げられるように作動する。
【００４７】
一方、調整部５１ｂも調整部５１ａと同様の構成となっており、同様に作動する。具体的には、抵抗Ｒ４１〜Ｒ４４が抵抗Ｒ３１〜３３、トランジスタＴ４１、Ｔ４２がトランジスタＴ３１、Ｔ３２と同様の役割を果たす。また、オペアンプ５２ｂもオペアンプ５２ａと同様の構成となっており、同様に作動する。
【００４８】
このような回路構成を採用しても、第１実施形態と同様の効果を得ることができる。
【００４９】
なお、本実施形態では、トランジスタＴ３１、Ｔ３２、Ｔ４１、Ｔ４２それぞれが本発明でいう第１〜第４のトランジスタに相当する。また、抵抗Ｒ３４、Ｒ４４が本発明でいう第１、第２の抵抗に相当する。また、抵抗Ｒ４１とトランジスタＴ４１との接続点および抵抗Ｒ４２とトランジスタＴ４２との接続点が第３、第４電位点に相当する。
【００５０】
（第３実施形態）
バンドギャップ基準電圧回路は、温度変化が生じても定電圧を出力できるようにするのが好ましい。しかしながら、バンドギャップ基準電圧回路に備えられるトランジスタ等が温度特性を有していることから、実際にはバンドギャップ基準電圧回路は、温度に対する２次係数を持ったものとなっている。このバンドギャップ基準電圧回路の温度に対する出力電圧特性は図４のように表され、温度変化に対して上に凸の特性を示す。高精度電源などの基準電圧としてバンドギャップ基準電圧回路を用いる場合、上述のような２次係数が問題となり、より温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路が要求されることになる。
【００５１】
そこで、本実施形態では、応力に起因する出力電圧の変動だけでなく、温度に起因する出力電圧の変動も防止する。
【００５２】
図５に、本実施形態におけるバンドギャップ基準電圧回路のブロック構成を示す。この図に示されるように、本実施形態では、第１実施形態に対して第３バンドギャップ基準電圧形成部３ａおよびレベルシフト回路部（第１のレベルシフト回路部）３ｂを備えていることが異なる。
【００５３】
第３バンドギャップ基準電圧形成部３ａは、基本的には第１、第２バンドギャップ基準電圧形成部１、２と同様の構成となっており、所定の定電圧を出力電圧として発生させる回路を構成している。レベルシフト回路部３ｂは、第３バンドギャップ基準電圧形成部３ａの出力電圧の温度特性をシフトさせるものである。このレベルシフト回路部３ｂにより、第３バンドギャップ基準電圧形成部３ａの出力電圧が極大値をとる時の温度が、第１、第２バンドギャップ基準電圧形成部１、２の出力電圧が極大値をとる時の温度からシフトされる。例えば、低温〜室温領域に第１、第２バンドギャップ基準電圧形成部１、２の出力電圧の極大値が位置し、室温〜高温領域に第３バンドギャップ基準電圧形成部３ａの出力電圧の極大値が位置するように設定する。
【００５４】
そして、第１〜第３バンドギャップ基準電圧形成部１、２、３ａの各出力電圧がＯＲ回路部４に入力され、ＯＲ回路部４からバンドギャップ基準電圧回路の出力電圧Ｖｏｕｔが出力されるようになっている。
【００５５】
このような回路構成によれば、第１〜第３バンドギャップ基準電圧形成部１、２、３ａの出力電圧のうち高いもの出力電圧がＯＲ回路部４から出力されることになる。このため、例えば、低温〜室温領域では第１、第２バンドギャップ基準電圧形成部１、２いずれかの出力電圧、室温〜高温領域では第３バンドギャップ基準電圧形成部３ａの出力電圧がバンドギャップ基準電圧回路の出力電圧Ｖｏｕｔとして出力される。
【００５６】
従って、低温〜室温および室温〜高温の範囲において、第１〜第３バンドギャップ基準電圧形成部１、２、３ａの出力電圧が合成されて出力電圧Ｖｏｕｔが形成されることになり、出力電圧Ｖｏｕｔの変動を小さくすることができる。これにより、広い温度範囲において出力電圧Ｖｏｕｔがほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【００５７】
図６に、本実施形態におけるバンドギャップ基準電圧回路の具体的な構成例を示す。図６に示すバンドギャップ基準電圧回路のうち、紙面右側が第１バンドギャップ基準電圧形成部１であり、紙面左側が第３バンドギャップ基準電圧形成部３ａおよびレベルシフト回路部３ｂである。なお、ここでは、図を簡略化するため、第２バンドギャップ基準電圧形成部２を示していないが、実際には第１バンドギャップ基準電圧形成部１と第３バンドギャップ基準電圧形成部３ａに存在する。
【００５８】
第３バンドギャップ基準電圧形成部３ａは、調整部５ｃ、差動対６ｃ、カレントミラー回路部７ｃ、ゲイン形成部８ｃおよびエミッタホロワ回路部９ｃを有して構成されている。このうち、調整部５ｃ、差動対６ｃ、カレントミラー回路部７ｃ、ゲイン形成部８ｃおよびエミッタホロワ回路部９ｃにてオペアンプ（第３オペアンプ）が構成されている。そして、この第３バンドギャップ基準電圧形成部３ａに、レベルシフト回路部３ｂに相当する抵抗Ｒ６０が接続されている。
【００５９】
調整部５ｃ、差動対６ｃ、カレントミラー回路部７ｃ、ゲイン形成部８ｃおよびエミッタホロワ回路部９ｃの構成は第１、第２バンドギャップ基準電圧形成部１、２と同様であり、それぞれが同様の役割を果たす。具体的には、抵抗Ｒ６１〜Ｒ６６がそれぞれ抵抗Ｒ１１〜Ｒ１６、Ｒ２１〜Ｒ２６に相応し、トランジスタＴ６１〜Ｔ６９がトランジスタＴ１１〜Ｔ１９、Ｔ２１〜Ｔ２９に相応し、コンデンサＣ３がコンデンサＣ１、Ｃ２に相応する。
【００６０】
また、レベルシフト回路部３ｂに相当する抵抗Ｒ６０は、並列接続された抵抗Ｒ６１及びトランジスタＴ６１と抵抗Ｒ６２及びトランジスタＴ６２それぞれに直接接続されている。この抵抗Ｒ６０により、第３バンドギャップ基準電圧形成部３ａの温度に対する出力電圧特性の関係が第１、第２バンドギャップ基準電圧形成部１、２のそれと異なったものとなるようにされる。
【００６１】
このような構成により、広い温度範囲において出力電圧Ｖｏｕｔがほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【００６２】
シミュレーションにより、第１〜第３バンドギャップ基準電圧形成部１、２、３ａの温度に対する出力電圧特性を調べたところ、図７（ａ）のような結果が得られた。この図は、図７（ｂ）に示されるように、第１〜第３バンドギャップ基準電圧形成部１、２、３ａそれぞれでの出力電圧を求め、これらを合成したものである。このシミュレーション結果からも、第１〜第３バンドギャップ基準電圧形成部１、２、３ａの各出力電圧が極大値を採る時の温度が異なっていることが確認できる。
【００６３】
そして、第１〜第３バンドギャップ電圧形成部１、２、３ａの各出力電圧のうち高い方が出力電圧Ｖｏｕｔとなることから、第１〜第３バンドギャップ電圧形成部１、２、３ａの各出力電圧の極大値となる温度がずれると、図７（ａ）で表されるように、低温〜高温の範囲内において出力電圧Ｖｏｕｔの変動が小さくなることが分かる。
【００６４】
（他の実施形態）
上記第１〜第３実施形態では、バンドギャップ基準電圧回路の例として、図２、図３、図６に示す回路構成を示したが、一般的に知られている他の構成を採用しても構わない。
【００６５】
また、第２実施形態では、電流Ｉ３１、Ｉ３２を同等の電流にするために、抵抗Ｒ３１、Ｒ３３を等しい抵抗値としたが、カレントミラー回路を用いることにより、それを実現しても良い。
【００６６】
また、上記第３実施形態において、第３バンドギャップ基準電圧部３ａおよびレベルシフト回路部３ｂと同様の構成の第４バンドギャップ基準電圧回路部および第２レベルシフト回路部をもう１組設けるようにすれば、これらのバンドギャップ基準電圧部の出力電圧が応力に起因して変動しても第１実施形態に示した効果を得ることが可能である。
【００６７】
さらに、第３実施形態のように温度変化に対して出力電圧の変動を抑える場合についても、第２実施形態に示したバンドギャップ基準電圧回路を採用することが可能である。この場合、例えば、図３における第１バンドギャップ基準電圧形成部１と同等の構成を有する第３バンドギャップ基準電圧形成部を備え、抵抗Ｒ３４に相当する抵抗の抵抗値を調整することで、第３バンドギャップ基準電圧形成部の出力電圧の極大値となる温度を第１、第２バンドギャップ基準電圧形成部１、２のそれからシフトさせることが可能である。
【００６８】
なお、以上の説明では、第１、第２バンドギャップ基準電圧形成部１、２の２つを設ける場合について説明したが、２つに限る必要はなく、より多く同様の構成のものを備えるようにすれば、より高精度のバンドギャップ基準電圧回路とすることができる。勿論、第３バンドギャップ基準電圧部３ａおよびレベルシフト回路部３ｂと同等のものを２つ以上とすることも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるバンドギャップ基準電圧回路のブロック構成を示す図である。
【図２】図１に示すバンドギャップ基準電圧回路の具体的な回路構成の一例を示した図である。
【図３】第２実施形態におけるバンドギャップ基準電圧回路を示した図である。
【図４】従来のバンドギャップ基準電圧回路における温度と出力電圧Ｖｏｕｔとの関係を示した図である。
【図５】本発明の第３実施形態におけるバンドギャップ基準回路のブロック構成を示す図である。
【図６】図５に示すバンドギャップ基準電圧回路の具体的な回路構成の一例を示した図である。
【図７】図６に示すバンドギャップ基準電圧回路を用いた場合における温度と出力電圧Ｖｏｕｔとの関係を示した図である。
【図８】温度に対する応力の変化量を示した図である。
【符号の説明】
１、２、３ａ…第１、第２バンドギャップ基準電圧形成部、３ｂ…レベルシフト部、４…ＯＲ回路部、５ａ〜５ｃ…調整部、６ａ〜６ｃ…差動対、７ａ〜７ｃ…カレントミラー回路部、８ａ〜８ｃ…ゲイン形成部、９ａ〜９ｃ…エミッタホロワ回路部。
【図１】
0003666448.tif 000002
【図２】
0003666448.tif 000003
【図３】
0003666448.tif 000004
【図４】
0003666448.tif 000005
【図５】
0003666448.tif 000006
【図６】
0003666448.tif 000007
【図７】
0003666448.tif 000008
【図８】
0003666448.tif 000009