(57)【特許請求の範囲】
【請求項１】
電流が流入する高電圧側端子と、
前記電流が流出する低電圧側端子と、
前記高電圧側端子に接続された第１の電極と、第２の電極と、当該第１の電極と当該第２の電極間を流れる電流を制御する制御電極とを有する電流検出用スイッチング素子と、
前記高電圧側端子に接続された第１の電極と、前記低電圧側端子に接続された第２の電極と、前記電流検出用スイッチング素子の制御電極に接続され、当該第１の電極と当該第２の電極間を流れる電流を制御する制御電極とを有する主スイッチング素子と、
前記電流検出用スイッチング素子の前記第２の電極と前記低電圧側端子との間に接続された電流検出用抵抗と、
前記高電圧側端子の電圧及び前記低電圧側端子の電圧を入力として、過電流検出電流の変動量を、前記主スイッチング素子のオン抵抗値の変動量の影響を受けなくなるようにすることができる基準電圧を生成する基準電圧生成手段と、
前記電流検出用スイッチング素子の前記第２の電極のセンス電圧と前記基準電圧とを比較する比較手段とを有し、
前記高電圧側端子の電圧は変動し、前記低電圧側端子の電圧は変動しないことを特徴とする電流検出回路。
【請求項２】
前記基準電圧生成手段は、
前記高電圧側端子と前記低電圧側端子の間に順番に直列接続された第１の抵抗及び第２の抵抗と、
前記第２の抵抗に接続された高圧側電極と、前記低電圧端子に接続された低圧側電極とを有する付加電源とを有し、
前記基準電圧は、前記第１の抵抗と前記第２の抵抗の接続部分の電圧である
ことを特徴とする請求項１記載の電流検出回路。
【請求項３】
前記比較手段は、前記センス電圧と前記基準電圧が入力されるコンパレータであることを特徴とする請求項２記載の電流検出回路。
【請求項４】
前記基準電圧生成手段は、前記高電圧側端子と前記低電圧側端子の間に順番に直列接続された第１の抵抗及び第２の抵抗を有し、
前記基準電圧は、前記第１の抵抗と前記第２の抵抗の接続部分の電圧であり、
前記比較手段は、
前記センス電圧が入力された非反転入力端子と、
前記基準電圧が入力された反転入力端子と、
前記反転入力端子と出力端子との間に接続された第３の抵抗と
を有する演算増幅器であることを特徴とする請求項１記載の電流検出回路。
【請求項５】
前記電流検出用スイッチング素子及び前記主スイッチング素子は、同一半導体基板上に形成され、
前記主スイッチング素子は、前記電流検出用スイッチング素子と同じデバイス構造を有する複数の単位スイッチング素子を並列に接続して構成されている
ことを特徴とする請求項１記載の電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電流検出回路に関わり、特に、所定の負荷に流れる負荷電流をパワースイッチング素子を用いて制御する電流検出回路に係わる。さらに特に、検出電流に変換されるセンス電圧が受けるスイッチング素子のオン抵抗が有する変動特性を、電流検出の基準となる電圧にも与えることで、高検出精度を達成する電流検出回路に関する。
【０００２】
【従来の技術】
従来、パワーＭＯＳＦＥＴに並列接続されたミラーＭＯＳＦＥＴにより、所定の負荷に流れる電流を検出する電流検出回路として、特開平９−２５７８４０号公報に開示された過電流検知回路が知られている。この過電流検知回路は、電流が流れる負荷と、この負荷にドレイン電極が接続された主ＭＯＳＦＥＴ及びミラーＭＯＳＦＥＴと、ミラーＭＯＳＦＥＴのソース電極に接続された電流検出用抵抗と、ミラーＭＯＳＦＥＴのソース電極の電位が入力される比較器と、この比較器に入力される基準電圧を供給する基準電圧発生回路とを有する。主ＭＯＳＦＥＴのソース電極及び電流検出用抵抗は接地電位に接続されている。負荷に流れる電流は、主ＭＯＳＦＥＴとミラーＭＯＳＦＥＴに分流される。ミラーＭＯＳＦＥＴに流れる電流は、電流検出用抵抗を流れることにより、電流検出用抵抗の両端のセンス電圧（Ｖｓ）に変換される。このセンス電圧により、主ＭＯＳトランジスタ及び負荷に流れる電流が検出される。
【０００３】
この過電流検知回路において、主ＭＯＳＦＥＴとミラーＭＯＳＦＥＴとの電流の分流比は、メインＭＯＳＦＥＴのオン抵抗と、ミラーＭＯＳＦＥＴのオン抵抗と電流検出用抵抗の合成抵抗との逆数比で決まる。通常、ＭＯＳＦＥＴのオン抵抗は所定の温度係数を有するため、この電流の分流比は温度により変化し、センス電圧（Ｖｓ）が温度特性を有することになる。そこで、基準電圧発生回路を所望の温度特性が得られるバンドギャップリファレンス回路で構成することで、センス電圧（Ｖｓ）の温度特性を基準電圧の温度特性により相殺させている。
【０００４】
【発明が解決しようとする課題】
このように従来技術では、センス電圧（Ｖｓ）と比較される基準電圧に対して、ＭＯＳＦＥＴのオン抵抗の温度特性の補正を施すことで、センス電圧（Ｖｓ）が受ける温度特性の影響を低減している。しかし、ＭＯＳＦＥＴのオン抵抗は、温度特性を有すると同時に、その抵抗値自体におおきなバラツキも有している。例えば、ＭＯＳＦＥＴのオン抵抗値のバラツキが±３０％、温度係数が＋０．３４％／℃である場合、オン抵抗は＋２５℃でのオン抵抗標準値に対して、−４０℃乃至＋１５０℃の範囲で−４６％乃至＋８５％の範囲の大きな誤差を有することとなる。したがって、上記従来技術に係わる過電流検知回路では、ＭＯＳＦＥＴのオン抵抗のバラツキを考慮していないため、電流検出の精度が著しく低下する。
【０００５】
本発明はこのような従来技術の問題点を解決するために成されたものであり、本発明の目的は、高い電流検出精度あるいは過電流検出精度を有する電流検出回路を提供することである。
【０００６】
本発明の他の目的は、スイッチング素子のオン抵抗が持つ温度特性のみならず、オン抵抗が持つ抵抗値のバラツキが電流検出精度に対して与える影響をも低減する電流検出回路を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を達成するために、本発明の第１の特徴は、電流が流入する高電圧側端子と、電流が流出する低電圧側端子と、高電圧側端子に接続された第１の電極と、第２の電極と、第１の電極と第２の電極間を流れる電流を制御する制御電極とを有する電流検出用スイッチング素子と、高電圧側端子に接続された第１の電極と、低電圧側端子に接続された第２の電極と、電流検出用スイッチング素子の制御電極に接続され、第１の電極と第２の電極間を流れる電流を制御する制御電極とを有する主スイッチング素子と、電流検出用スイッチング素子の第２の電極と低電圧側端子との間に接続された電流検出用抵抗と、高電圧側端子の電圧及び低電圧側端子の電圧を入力として、過電流検出電流の変動量を、主スイッチング素子のオン抵抗値の変動量の影響を受けなくなるようにすることができる基準電圧を生成する基準電圧生成手段と、電流検出用スイッチング素子の第２の電極のセンス電圧と基準電圧とを比較する比較手段とを有する電流検出回路であって、高電圧側端子の電圧は変動し、低電圧側端子の電圧は変動しないことである。
【０００８】
ここで、電流検出用スイッチング素子及び主スイッチング素子は、制御電極に印加される電圧信号により、第１の電極と第２の電極間の抵抗値が変化して第１の電極と第２の電極との間に電流が流れる状態（オン状態）と電流が流れない状態（オフ状態）を制御する半導体素子である。オン状態の第１の電極と第２の電極間の抵抗を「オン抵抗」と言う。オン抵抗は所定の温度特性と所定のバラツキを有する。温度特性は、オン抵抗の抵抗値が温度係数をもって変化することであり、温度係数はデバイスの構造により決定される。また、バラツキは、実際に製造されたデバイスの抵抗値とデバイス設計時の抵抗値との誤差の割合をいい、デバイスの製造条件等により決定される。
【０００９】
電流検出用スイッチング素子及び主スイッチング素子として、バイポーラトランジスタ、接合型電界効果トランジスタ（ジャンクションＦＥＴ）、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）、ＩＧＢＴ等を用いることができる。バイポーラトランジスタ及びＩＧＢＴにおいて、第１の電極はコレクタ電極、第２の電極はエミッタ電極、制御電極はベース電極をそれぞれ示す。ジャンクションＦＥＴ、ＭＯＳＦＥＴにおいて、第１の電極はドレイン電極、第２の電極はソース電極、制御電極はゲート電極をそれぞれ示す。
【００１０】
本発明の第１の特徴によれば、電流検出用スイッチング素子の第２の電極のセンス電圧及び高電圧側端子の電圧は、主スイッチング素子及び電流検出用スイッチング素子のオン抵抗が有する温度特性及びバラツキの影響を受けて変動する。基準電圧生成手段が高電圧側端子の電圧に基づいて基準電圧を生成することにより、基準電圧もオン抵抗と同じ温度特性及びバラツキの影響を受けて変動する。したがって、基準電圧はセンス電圧と同様に温度特性及びバラツキの影響を受けて変動する。結果として、センス電圧が受ける影響を基準電圧が受ける影響により相殺することができるため、スイッチング素子のオン抵抗が有する温度特性及びバラツキの影響を受けずに、センス電圧と基準電圧を比較することができる。
【００１１】
本発明の第１の特徴において、基準電圧生成手段は、高電圧側端子と低電圧側端子の間に順番に直列接続された第１の抵抗及び第２の抵抗と、前記第２の抵抗に接続された高圧側電極と、前記低電圧端子に接続された低圧側電極とを有する付加電源とを有し、基準電圧は、第１の抵抗と第２の抵抗の接続部分の電圧であることが望ましい。高電圧側端子の電圧を第１の抵抗及び第２の抵抗で分圧して基準電圧が生成されるため、基準電圧は高電源側端子の電圧と同様に温度特性及びバラツキの影響を受ける。したがって、基準電圧はセンス電圧と同様に温度特性及びバラツキの影響を受けて変動する。
【００１２】
また、比較手段は、センス電圧と基準電圧が入力されるコンパレータであることが望ましい。コンパレータは、センス電圧と基準電圧が等しいか異なるかの２値化された出力信号を出力する。センス電圧と基準電圧が異なる状態から等しい状態に変化する時、あるいは、センス電圧と基準電圧が等しい状態から異なる状態に変化する時、コンパレータが出力する出力信号が反転する。この時に、主スイッチング素子に流れる電流、即ち過電流を、オン抵抗の温度特性及びバラツキの影響を受けずに検出することができる。つまり、高い過電流検出精度を有する過電流検出回路を提供することができる。
【００１３】
さらに、比較手段は、センス電圧が入力された非反転入力端子と、基準電圧が入力された反転入力端子と、反転入力端子と出力端子との間に接続された第３の抵抗とを少なくとも有する演算増幅器であってもよい。演算増幅器の出力端子には、非反転入力端子に入力されたセンス電圧が増幅されて出力される。反転入力端子に入力される基準電圧が、センス電圧と同様に温度特性及びバラツキの影響を受けて変動するため、出力されるセンス電圧が受ける温度特性及びバラツキの影響が低減される。したがって、センス電圧を精度高く検出することができ、センス電圧を用いて主スイッチング素子に流れる電流を精度高く検出することができる。つまり、高い電流検出精度を有する電流検出回路を提供することができる。
【００１４】
さらに、電流検出用スイッチング素子及び主スイッチング素子は、同一半導体基板上に形成されていることが望ましい。また、主スイッチング素子は、電流検出用スイッチング素子と同じデバイス構造を有する複数の単位スイッチング素子を並列に接続して構成されていることが望ましい。半導体基板表面に複数の単位スイッチング素子を同時に形成し、これらの一部を半導体基板上に形成された配線層により並列に接続して主スイッチング素子を構成し、残りの単位スイッチング素子を用いて電流検出用スイッチング素子を構成する。また、主スイッチング素子を構成する単位スイッチング素子のデバイス構造が電流検出用スイッチング素子と等しい。したがって、主スイッチング素子と電流検出用スイッチング素子のオン抵抗が有する温度特性及びバラツキが等しくなる。
【００１５】
【発明の効果】
以上説明したように本発明によれば、高い電流検出精度あるいは過電流検出精度を有する電流検出回路を提供することができる。
【００１６】
また本発明によれば、スイッチング素子のオン抵抗が持つ温度特性のみならず、オン抵抗が持つ抵抗値のバラツキが電流検出精度に対して与える影響をも低減する電流検出回路を提供することができる。
【００１７】
【発明の実施の形態】
（第１実施形態）
以下、本発明の実施の形態を図面を用いて説明する。図１は、本発明の第１実施形態に係わる過電流検出回路１の構成を示す回路図である。本発明の第１実施形態に係わる過電流検出回路１は、電流が流入する高電圧側端子３と、電流が流出する低電圧側端子４と、高電圧側端子３に接続された第１の電極と第２の電極と第１の電極と第２の電極間を流れる電流を制御する制御電極とを有する電流検出用スイッチング素子５と、高電圧側端子３に接続された第１の電極と低電圧側端子４に接続された第２の電極と第１の電極と第２の電極間を流れる電流を制御する制御電極とを有する主スイッチング素子７と、電流検出用スイッチング素子５の第２の電極と低電圧側端子４との間に接続された電流検出用抵抗６と、高電圧側端子３の電圧（Ｖｄ）に基づいて基準電圧（Ｖｒ）を生成する基準電圧生成手段（１０、１１、１９）と、電流検出用スイッチング素子５の第２の電極のセンス電圧（Ｖｓ）と基準電圧（Ｖｒ）とを比較する比較手段８とを有する。
【００１８】
電流検出用スイッチング素子及び主スイッチング素子は、制御電極に印加される電圧信号により、第１の電極と第２の電極間の抵抗値が変化して第１の電極と第２の電極との間に電流が流れる状態（オン状態）と電流が流れない状態（オフ状態）を制御する半導体素子である。オン状態の第１の電極と第２の電極間の抵抗を「オン抵抗」と言う。オン抵抗は所定の温度特性と所定のバラツキを有する。温度特性は、オン抵抗の抵抗値が温度係数をもって変化することであり、温度係数はデバイスの構造により決定される。また、バラツキは、実際に製造されたデバイスの抵抗値とデバイス設計時の抵抗値との誤差の割合をいい、デバイスの製造条件等により決定される。
【００１９】
ここでは、電流検出用スイッチング素子はミラーＭＯＳＦＥＴ５であり、主スイッチング素子は主ＭＯＳＦＥＴ７である。また、第１の電極、第２の電極、及び制御電極は、それぞれドレイン電極、ソース電極、及びゲート電極である。主ＭＯＳＦＥＴ７はパワーＭＯＳＦＥＴであり、１つの半導体基板１３上に形成された複数の単位ＭＯＳＦＥＴを並列に接続して１つのパワーＭＯＳＦＥＴが構成されている。一方、ミラーＭＯＳＦＥＴ５は主ＭＯＳＦＥＴ７と同じ半導体基板１３上に形成されている。ミラーＭＯＳＦＥＴ５のデバイス構造は単位ＭＯＳＦＥＴのそれと同じである。即ち、半導体基板１３上に形成された複数の単位ＭＯＳＦＥＴを並列に接続して主ＭＯＳＦＥＴ７が構成され、半導体基板１３上に残された単位ＭＯＳＦＥＴを用いてミラーＭＯＳＦＥＴ５が構成されている。ミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７は共に、エンハンスト型のｎチャンネルＭＯＳＦＥＴである。また、ミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７の制御電極には共通の入力信号（Ｖｉｎ）が入力される。ミラーＭＯＳＦＥＴ５と主ＭＯＳＦＥＴ７は、互いのドレイン電極とゲート電極がそれぞれ接続されている。即ち、ミラーＭＯＳＦＥＴ７は、主ＭＯＳＦＥＴにミラー接続されている。
【００２０】
基準電圧生成手段は、高電圧側端子３と低電圧側端子４の間に順番に直列接続された第１の抵抗１０、第２の抵抗１１、及び付加電源１９とからなる。付加電源１９の高圧側電極は第２の抵抗１１に接続され、低圧側電極は低電圧側端子４に接続されている。基準電圧（Ｖｒ）は、第１の抵抗１０と第２の抵抗１１の接続部分の電圧である。
【００２１】
比較手段は、センス電圧（Ｖｓ）および基準電圧（Ｖｒ）が入力されたコンパレータ８である。コンパレータ８は、センス電圧（Ｖｓ）が基準電圧（Ｖｒ）より大きいか小さいかの２値化された出力信号（Ｖｏｕｔ）を出力する。センス電圧（Ｖｓ）が基準電圧（Ｖｒ）より小から大に変化する時、あるいは、センス電圧（Ｖｓ）が基準電圧（Ｖｒ）より小から大に変化する時、コンパレータ８が出力する出力信号（Ｖｏｕｔ）が反転する。
【００２２】
高電圧側端子３は負荷１２に接続され、負荷１２が駆動するための負荷電流を供給する電源１７が負荷１２に接続されている。即ち、電流検出回路１は負荷１２とＧＮＤとの間に接続されている。
【００２３】
入力信号（Ｖｉｎ）が正電圧レベルになると、ミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７のドレイン−ソース間が、所定のオン抵抗を持った導通状態（オン状態）となる。そして、電源１７から供給される負荷電流が負荷１２を流れ、負荷１２が駆動する。電流検出回路１の高電圧側端子３に流入した負荷電流は、主ＭＯＳＦＥＴ７に流れる検出電流（Ｉｄ）とミラーＭＯＳＦＥＴ５に流れる電流とに分流される。ミラーＭＯＳＦＥＴ５に流れる電流は電流検出用抵抗６を流れ、電流に比例した電圧降下が生じる。そして、ミラーＭＯＳＦＥＴ５に流れる電流は低電圧側端子を介してＧＮＤに流れる。ミラーＭＯＳＦＥＴ５に流れる電流は電流検出抵抗６の両端の電圧に変換され、ミラーＭＯＳＦＥＴ５のソース電極のセンス電位（Ｖｓ）がコンパレータ８の一方の入力端子に入力される。また、高電圧側端子３と低電圧側端子４の間に接続された第１の抵抗１０、第２の抵抗１１、及び付加電源１９にも負荷電流の一部分が流れる。第１の抵抗１０、第２の抵抗１１、及び付加電源１９により、高電圧側端子３の電圧（Ｖｄ）を分圧した基準電圧（Ｖｒ）がコンパレータ８の他方の入力端子に入力される。負荷１２が通常駆動して、駆動電流が正常である状態では、基準電圧（Ｖｒ）は、センス電圧（Ｖｓ）よりも高く設定されている。負荷１２に漏電などの異常が生じ、駆動電流が増加した場合、主ＭＯＳＦＥＴ７を流れる検出電流（Ｉｄ）が増加し、ミラーＭＯＳＦＥＴ５を流れる電流も増加する。電流検出用抵抗５に流れる電流が増加すると、センス電圧（Ｖｓ）が上昇する。そして、センス電圧（Ｖｓ）が基準電圧（Ｖｒ）を越えると、比較器２の出力信号（Ｖｏｕｔ）の出力信号が反転し、主ＭＯＳＦＥＴ７に過電流が流れたことを検出する。
【００２４】
上記構成を有する過電流検出回路１において、各構成要素のパラメータを調節することで、オン抵抗の温度特性及びバラツキの影響を低減し、高い精度で検出電流（Ｉｄ）を検出することができる。以下に、各構成要素のパラメータの条件式について説明する。
【００２５】
主ＭＯＳＦＥＴ７のオン抵抗値をＲｏｎ、主ＭＯＳＦＥＴ７に流れる検出電流をＩｄとすると、高電圧側端子の電圧（Ｖｄ）は、
Ｖｄ＝Ｒｏｎ・Ｉｄ              ‥‥（１）
で表される。また、ミラーＭＯＳＦＥＴ５は、主ＭＯＳＦＥＴ７の構成単位である単位ＭＯＳＦＥＴとデバイス構造が等しい。主ＭＯＳＦＥＴ７を構成する単位ＭＯＳＦＥＴの個数をｍとおくと、ミラーＭＯＳＦＥＴ５のオン抵抗値は、主ＭＯＳＦＥＴ７のオン抵抗値（Ｒｏｎ）のｍ倍となる。ｍは、有理数である。電流検出用抵抗６の抵抗値をＲｓとおくと、センス電圧（Ｖｓ）は、
Ｖｓ＝｛Ｒｓ／（Ｒｓ＋ｍ・Ｒｏｎ）｝・Ｖｄ      ‥‥（２）
で表される。また、第１の抵抗１０及び第２の抵抗１１の抵抗値をそれぞれＲ１、Ｒ２とし、付加電源の電圧をＶＡとおくと、基準電圧（Ｖｒ）は、
0003707355.tif 000002
で表される。
【００２６】
コンパレータ８は、
Ｖｒ＝Ｖｓ                       ‥‥（４）
の時、主ＭＯＳＦＥＴ７に過電流が流れたことを検出する。このときの検出電流Ｉｄを過電流検出電流Ｉｏｃとおくと、（４）式は（１）乃至（３）式を用いて、
0003707355.tif 000003
と表される。（５）式を変形すると、過電流検出電流Ｉｏｃは、
0003707355.tif 000004
で表される。
【００２７】
（６）式は、ＭＯＳＦＥＴ（５、７）のオン抵抗が、温度特性及びバラツキにより変動することで、過電流検出電流Ｉｏｃが変動することを示している。つまり、過電流検出電流Ｉｏｃは、オン抵抗Ｒｏｎの関数であることを示している。したがって、（６）式の両辺を「Ｒｏｎ」で微分することにより、過電流検出電流Ｉｏｃの変動量（ｄＩｏｃ／Ｉｏｃ）とオン抵抗Ｒｏｎの変動量（ｄＲｏｎ／Ｒｏｎ）との関係式を求めることができる。なおここでは、オン抵抗（Ｒｏｎ）以外の抵抗（６、１０、１１）及び付加電源ＶＡは温度特性及びバラツキを有さない定数であるとする。過電流検出電流Ｉｏｃの変動量（ｄＩｏｃ／Ｉｏｃ）は、
0003707355.tif 000005
で表される。なお、オン抵抗Ｒｏｎの変動量（ｄＲｏｎ／Ｒｏｎ）は、オン抵抗が有する温度特性及びバラツキに起因して発生するものである。
【００２８】
さらに、（７）式の右辺の係数の分子を０とおくと、
Ｒ２・ｍ・Ｒｏｎ・（２・Ｒｓ＋ｍ・Ｒｏｎ）−Ｒ１・Ｒｓ２＝０  ‥‥（８）
で表される。そして、（８）式を変形すると、
Ｒ２／Ｒ１＝Ｒｓ２／｛ｍ・Ｒｏｎ・（２・Ｒｓ＋ｍ・Ｒｏｎ）｝ ‥‥（９）
となる。
【００２９】
第１の抵抗１０及び第２の抵抗１１の抵抗値（Ｒ１、Ｒ２）を（９）式を満たすように設定することにより、ｄＩｏｃ／Ｉｏｃ＝０となり、過電流検出電流Ｉｏｃの変動量（ｄＩｏｃ／Ｉｏｃ）は、主ＭＯＳＦＥＴ７のオン抵抗値Ｒｏｎの変動量（ｄＲｏｎ／Ｒｏｎ）の影響をまったく受けなくなる。
【００３０】
図４は、オン抵抗が温度特性及びバラツキを有するスイッチング素子（ＭＯＳＦＥＴ）の誤差範囲の一例を示すグラフである。図４において、ＭＯＳＦＥＴのオン抵抗値は、バラツキが±３０％、温度係数が＋０．３４％／℃である。この場合、オン抵抗は＋２５℃でのオン抵抗標準値に対して、−４０℃乃至＋１５０℃の範囲で−４６％乃至＋８５％の範囲の大きな誤差を有することとなる。第１の抵抗１０及び第２の抵抗１１の抵抗値（Ｒ１、Ｒ２）が（９）式を満たすことにより、過電流検出電流Ｉｏｃは、オン抵抗Ｒｏｎが有する温度特性及びバラツキによるこの誤差の影響を受けず、安定した値を得ることができる。
【００３１】
以上説明したように、ミラーＭＯＳＦＥＴ５のソース電極のセンス電圧（Ｖｓ）及び高電圧側端子の電圧（Ｖｄ）は、ミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７のオン抵抗（Ｒｏｎ）が有する温度特性及びバラツキの影響を受けて変動する。高電圧側端子の電圧（Ｖｄ）を第１の抵抗１０及び第２の抵抗１１で分圧して基準電圧（Ｖｒ）が生成されるため、基準電圧もオン抵抗（Ｒｏｎ）の温度特性及びバラツキの影響を受けて変動する。したがって、基準電圧（Ｖｒ）はセンス電圧（Ｖｓ）と同様に温度特性及びバラツキの影響を受けて変動する。結果として、センス電圧（Ｖｓ）が受ける影響を基準電圧（Ｖｒ）が受ける影響により相殺することができるため、ＭＯＳＦＥＴ（５、７）のオン抵抗（Ｒｏｎ）が有する温度特性及びバラツキの影響を受けずに、センス電圧（Ｖｓ）と基準電圧（Ｖｒ）を高精度で比較することができる。したがって、センス電圧（Ｖｓ）と基準電圧（Ｖｒ）の大小関係が逆転して、コンパレータ８が出力する２値信号が反転する時の主ＭＯＳＦＥＴ７に流れる検出電流、即ち過電流を、オン抵抗（Ｒｏｎ）が有する温度特性及びバラツキの影響を受けずに検出することができる。
【００３２】
（第２の実施の形態）
次に、本発明の第２実施形態に係わる電流検出回路２について説明する。図２は、本発明の第２実施形態に係わる電流検出回路２の構成を示す回路図である。図２に示す電流検出回路２において、図１に示した過電流検出回路１と同一構成である部分については、同一記号を付して、構成要素及びその動作の詳細な説明を省略する。
【００３３】
図２に示すように、本発明の第２実施形態に係わる電流検出回路２は、電流が流入する高電圧側端子３と、電流が流出する低電圧側端子４と、高電圧側端子３に接続されたドレイン電極とソース電極とドレイン電極とソース電極間を流れる電流を制御するゲート電極とを有するミラーＭＯＳＦＥＴ５と、高電圧側端子３に接続されたドレイン電極と低電圧側端子４に接続されたソース電極とドレイン電極とソース電極間を流れる電流を制御するゲート電極とを有する主ＭＯＳＦＥＴ７と、ミラーＭＯＳＦＥＴ素子５のソース電極と低電圧側端子４との間に接続された電流検出用抵抗６と、高電圧側端子３の電圧（Ｖｄ）に基づいて基準電圧（Ｖｒ）を生成する基準電圧生成手段（１０、１１）と、ミラーＭＯＳＦＥＴ５のソース電極のセンス電圧（Ｖｓ）と基準電圧（Ｖｒ）とを比較する比較手段９とを有する。
【００３４】
ミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７は、同一半導体基板１３上に形成され、主ＭＯＳＦＥＴ７は、ミラーＭＯＳＦＥＴ５と同じデバイス構造を有する複数の単位スイッチング素子を並列に接続して構成されている。基準電圧生成手段は、高電圧側端子３と低電圧側端子４の間に順番に直列接続された第１の抵抗１０及び第２の抵抗１１とからなる。基準電圧（Ｖｒ）は、第１の抵抗１０と第２の抵抗１１の接続部分の電圧である。比較手段は、センス電圧（Ｖｓ）が入力された非反転入力端子と、基準電圧（Ｖｒ）が入力された反転入力端子と、反転入力端子と出力端子との間に接続された第３の抵抗１４とを有する演算増幅器（オペアンプ）９である。高電圧側端子３は負荷１２に接続され、負荷１２が駆動するための負荷電流を供給する電源１７が負荷１２に接続されている。
【００３５】
入力信号（Ｖｉｎ）によりミラーＭＯＳＦＥＴ５及び主ＭＯＳＦＥＴ７がオン状態となると、負荷１２が駆動し、負荷電流は、主ＭＯＳＦＥＴ７に流れる検出電流（Ｉｄ）とミラーＭＯＳＦＥＴ５に流れる電流とに分流される。ミラーＭＯＳＦＥＴ５に流れる電流は電流検出抵抗６の両端の電圧に変換され、センス電圧（Ｖｓ）が演算増幅器９の一方の入力端子に入力される。また、高電圧側端子３と低電圧側端子４の間に接続された第１の抵抗１０及び第２の抵抗１１にも負荷電流の一部分が流れる。第１の抵抗１０および第２の抵抗１１により、高電圧側端子３の電圧（Ｖｄ）が分圧される。第１の抵抗１０と第２の抵抗１１の接続部分の基準電圧（Ｖｒ）が演算増幅器９の他方の入力端子に入力される。演算増幅器９の反転入力端子と出力端子との間に第３の抵抗１４が接続されているため、演算増幅器９の出力端子には、非反転入力端子に入力されたセンス電圧（Ｖｓ）が増幅されて出力される。センス電圧（Ｖｓ）は主ＭＯＳＦＥＴ７を流れる検出電流（Ｉｄ）に比例するため、センス電圧（Ｖｓ）から検出電流（Ｉｄ）を算出することができる。
【００３６】
上記構成を有する電流検出回路２において、オン抵抗Ｒｏｎの温度特性及びバラツキの影響を低減し、高い精度で検出電流（Ｉｄ）を検出する各構成要素のパラメータの条件式について説明する。主ＭＯＳＦＥＴ７のオン抵抗値をＲｏｎ、主ＭＯＳＦＥＴ７に流れる検出電流をＩｄとすると、高電圧側端子の電圧（Ｖｄ）は、（１）式で表される。また、主ＭＯＳＦＥＴ７を構成する単位ＭＯＳＦＥＴの個数をｍとおくと、ミラーＭＯＳＦＥＴ５のオン抵抗値は、主ＭＯＳＦＥＴ７のオン抵抗値（Ｒｏｎ）のｍ倍となる。ｍは、有理数である。電流検出用抵抗６の抵抗値をＲｓとおくと、センス電圧（Ｖｓ）は、（２）式で表される。
【００３７】
また、図３は、図２に示した電流検出回路２の等価回路を示す回路図である。テブナンの定理を用いると、第１の抵抗１０（ＲＡ）及び第２の抵抗１１（ＲＢ）は、図３に示すように、演算増幅器９の非反転入力端子と低電圧側端子４との間に直列に接続された高電圧側端子３の電圧（Ｖｄ）のａ倍の電圧を持つ等価電源１６（ａ・Ｖｄ）、及び第１の抵抗１０及び第２の抵抗１１を並列接続したときの合成抵抗値を持つ等価抵抗１５（ＲＡ）に置き換えることができる。ここで、ａ及び等価抵抗１５の抵抗値ＲＡの値はそれぞれ、
ａ＝Ｒ２／（Ｒ１＋Ｒ２）               ‥‥（１０）
ＲＡ＝ａ・Ｒ１                         ‥‥（１１）
で表される。
【００３８】
この時、演算増幅器９の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝（１＋ＲＢ／ＲＡ）・Ｖｓ−（ＲＢ／ＲＡ）・ａ・Ｖｄ  ‥（１２）
で表される。（１２）式に（１）及び（２）式を代入すると、（１２）式は、
0003707355.tif 000006
で表される。
【００３９】
（１３）式は、演算増幅器９の出力電圧ＶｏｕｔがＭＯＳＦＥＴ（５、７）のオン抵抗Ｒｏｎの関数であることを示している。したがって、（１３）式の両辺を「Ｒｏｎ」で微分することにより、演算増幅器９の出力電圧Ｖｏｕｔの変動量（ｄＶｏｕｔ／Ｖｏｕｔ）とオン抵抗Ｒｏｎの変動量（ｄＲｏｎ／Ｒｏｎ）との関係式を求めることができる。なおここでは、オン抵抗（Ｒｏｎ）以外の抵抗（６、１０、１１）は温度特性及びバラツキを有さない定数であるとする。演算増幅器９の出力電圧の変動量（ｄＶｏｕｔ／Ｖｏｕｔ）は、
0003707355.tif 000007
で表される。
【００４０】
さらに、（１４）式の右辺の係数の分子を０とおくと、
0003707355.tif 000008
で表される。そして、（１５）式を変形すると、
ａ＝（１＋ＲＡ／ＲＢ）・｛Ｒｓ／（Ｒｓ＋ｍ・Ｒｏｎ）｝２  ‥‥（１６）
となる。
【００４１】
（１０）式から、第１の抵抗１０及び第２の抵抗１１の抵抗値（Ｒ１、Ｒ２）を（１６）式を満たすように設定することにより、ｄＶｏｕｔ／Ｖｏｕｔ＝０となり、演算増幅器９の出力電圧Ｖｏｕｔの変動量（ｄＶｏｕｔ／Ｖｏｕｔ）は、ＭＯＳＦＥＴ（５、７）のオン抵抗値Ｒｏｎの変動量（ｄＲｏｎ／Ｒｏｎ）の影響をまったく受けなくなる。したがって、図４に示したようにＭＯＳＦＥＴ（５、７）のオン抵抗が大きな誤差範囲を有する場合であっても、（１６）式を満たすことにより、演算増幅器９の出力電圧Ｖｏｕｔは、オン抵抗Ｒｏｎが有する温度特性及びバラツキの影響を受けず、安定した値を得ることができる。
【００４２】
以上説明したように、演算増幅器９の反転入力端子に入力される基準電圧（Ｖｒ）が、センス電圧（Ｖｓ）と同様に温度特性及びバラツキの影響を受けて変動するため、演算増幅器９から出力される出力電圧、つまり、センス電圧（Ｖｓ）が受ける温度特性及びバラツキの影響が低減される。したがって、センス電圧（Ｖｓ）を精度高く検出することができ、センス電圧（Ｖｓ）を用いて主スイッチング素子に流れる電流を精度高く検出することができる。
【００４３】
（その他の実施形態）
上記のように、本発明は第１及び第２の実施形態によって記載したが、この開示の一部を成す論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４４】
本発明の第１及び第２の実施形態では、電流検出用スイッチング素子５及び主スイッチング素子７が、それぞれＭＯＳＦＥＴである場合について説明したが、これに限定されるものではない。電流検出用スイッチング素子５及び主スイッチング素子７として、バイポーラトランジスタ、接合型電界効果トランジスタ（ジャンクションＦＥＴ）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いることができる。バイポーラトランジスタ及びＩＧＢＴにおいて、第１の電極はコレクタ電極、第２の電極はエミッタ電極、制御電極はベース電極をそれぞれ示す。ジャンクションＦＥＴにおいて、第１の電極はドレイン電極、第２の電極はソース電極、制御電極はゲート電極をそれぞれ示す。
【００４５】
さらに、第１及び第２の実施形態では、高電圧側端子３は負荷１２に接続され、負荷１２が駆動するための負荷電流を供給する電源１７が負荷１２に接続されている。即ち、過電流検出回路１あるいは電流検出回路２が、負荷１２とＧＮＤとの間に接続されている、いわゆる「ローサイドスイッチＩＣ」の場合について説明したが、これに限られるわけではない。過電流検出回路１あるいは電流検出回路２は、高電圧側端子３に電源１７が接続され、低電圧側端子４に負荷が接続されている、いわゆる「ハイサイドスイッチＩＣ」であってもよい。
【００４６】
さらに、第２実施形態に係わる電流検出回路２は、過電流検出回路１と同様に、第２の抵抗１１と低電圧側端子に接続された付加電源を更に有していても構わない。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係わる過電流検出回路の構成を示す回路図である。
【図２】本発明の第２実施形態に係わる電流検出回路の構成を示す回路図である。
【図３】図２に示した電流検出回路の等価回路である。
【図４】オン抵抗が温度特性及びバラツキを有するスイッチング素子（ＭＯＳＦＥＴ）の誤差範囲の一例を示すグラフである。
【符号の説明】
１  過電流検出回路
２  電流検出回路
３  高電圧側端子
４  低電圧側端子
５  電流検出用スイッチング素子（ミラーＭＯＳＦＥＴ）
６  電流検出用抵抗
７  主スイッチング素子（主ＭＯＳＦＥＴ）
８  比較手段（コンパレータ）
９  演算増幅器
１０  第１の抵抗
１１  第２の抵抗
１２  負荷
１３  半導体基板
１９  付加電源
【図１】
0003707355.tif 000009
【図２】
0003707355.tif 000010
【図３】
0003707355.tif 000011
【図４】
0003707355.tif 000012