(57)【特許請求の範囲】
【請求項１】
流れる電流によって輝度が変化する電気光学素子を有する画素回路がマトリクス状に配置されてなる画素部と、
輝度に応じた大きさの書き込み電流を前記画素回路の各々に対してデータ線を介して供給することによって輝度情報の書き込みを行うデータ線駆動回路と、
データ線毎に設けられ、当該データ線に対して前記書き込み電流を打ち消す方向の駆動電流を流す電流駆動回路とを備え、
前記電流駆動回路は、
その流すべき駆動電流値の情報を電流の形で与えられ、その与えられた電流を電圧の形に変換する変換部と、
前記変換部で変換された電圧を保持する保持部と、
前記保持部で保持された電圧を電流に変換し、この電流を前記駆動電流としてデータ線に流す駆動部とを有する
ことを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記変換部は、ドレインとゲートが電気的に短絡された状態にあるとき、前記駆動電流値の情報が電流の形で供給されることによってそのゲート・ソース間に電圧を発生する第１の絶縁ゲート型電界効果トランジスタを含み、
前記保持部は、前記第１の絶縁ゲート型電界効果トランジスタのゲート・ソース間に発生する電圧を保持するキャパシタを含み、
前記駆動部は、前記キャパシタの保持電圧に基づいて前記駆動電流をデータ線に流す第２の絶縁ゲート型電界効果トランジスタを含む
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項３】
前記変換部は、前記第１の絶縁ゲート型電界効果トランジスタに対して前記駆動電流値の情報を電流の形で選択的に供給する第１のスイッチ素子を含み、
前記保持部は、前記第１の絶縁ゲート型電界効果トランジスタのゲート・ソース間に発生する電圧を前記キャパシタに選択的に供給するとともに、前記第１のスイッチ素子に先立って非導通状態となる第２のスイッチ素子を含む
ことを特徴とする請求項２記載のアクティブマトリクス型表示装置。
【請求項４】
前記第１の絶縁ゲート型電界効果トランジスタと前記第２の絶縁ゲート型電界効果トランジスタとが同一のトランジスタである
ことを特徴とする請求項２記載のアクティブマトリクス型表示装置。
【請求項５】
前記第１の絶縁ゲート型電界効果トランジスタと前記第２の絶縁ゲート型電界効果トランジスタとが、近接して配置された２つの異なるトランジスタである
ことを特徴とする請求項２記載のアクティブマトリクス型表示装置。
【請求項６】
前記駆動電流値の情報は、前記データ線を介して前記電流駆動回路に与えられる
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項７】
前記駆動電流値の情報は、前記画素回路に対してデータ書き込みが行われていない期間に前記電流駆動回路に与えられる
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項８】
前記データ線駆動回路は１本のデータ線について２個ずつ設けられ、一方のデータ線駆動回路がデータ線を駆動する間に他方のデータ線駆動回路が画像情報の取り込みを行い、
前記電流駆動回路は１本のデータ線について２個ずつ設けられ、この２個の電流駆動回路が輝度情報の書き込み期間において前記２個のデータ線駆動回路の各動作に同期して動作する
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項９】
前記データ線駆動回路は、表示すべき輝度情報に対して前記駆動電流値分だけ上乗せされた書き込み電流をデータ線に流す
ことを特徴とする請求項１記載のアクティブマトリクス型表示装置。
【請求項１０】
流れる電流によって輝度が変化する電気光学素子を表示素子として用いた電流書き込み型の画素回路がマトリクス状に配置されてなる画素部と、輝度に応じた大きさの書き込み電流を前記画素回路の各々に対してデータ線を介して供給することによって輝度情報の書き込みを行うデータ線駆動回路と、データ線毎に設けられ、当該データ線に対して前記書き込み電流を打ち消す方向の駆動電流を流す電流駆動回路とを備えたアクティブマトリクス型表示装置において、
前記画素回路への輝度情報の書き込みが行われていない期間中に、その流すべき駆動電流値の情報を電流の形で前記電流駆動回路に与えるとともに、その電流を電圧の形で前記電流駆動回路に保持させ、
その後前記画素回路への輝度情報の書き込みが行われる際に、前記電流駆動回路からその保持した電圧に応じた電流を前記駆動電流としてデータ線に流す
ことを特徴とするアクティブマトリクス型表示装置の駆動方法。
【請求項１１】
第１、第２の電極およびこれら電極間に発光層を含む有機層を有する有機エレクトロルミネッセンス素子を有する画素回路がマトリクス状に配置されてなる画素部と、
輝度に応じた大きさの書き込み電流を前記画素回路の各々に対してデータ線を介して供給することによって輝度情報の書き込みを行うデータ線駆動回路と、
データ線毎に設けられ、当該データ線に対して前記書き込み電流を打ち消す方向の駆動電流を流す電流駆動回路とを備え、
前記電流駆動回路は、
その流すべき駆動電流値の情報を電流の形で与えられ、その与えられた電流を電圧の形に変換する変換部と、
前記変換部で変換された電圧を保持する保持部と、
前記保持部で保持された電圧を電流に変換し、この電流を前記駆動電流としてデータ線に流す駆動部とを有する
ことを特徴とするアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１２】
前記変換部は、ドレインとゲートが電気的に短絡された状態にあるとき、前記駆動電流値の情報が電流の形で供給されることによってそのゲート・ソース間に電圧を発生する第１の絶縁ゲート型電界効果トランジスタを含み、
前記保持部は、前記第１の絶縁ゲート型電界効果トランジスタのゲート・ソース間に発生する電圧を保持するキャパシタを含み、
前記駆動部は、前記キャパシタの保持電圧に基づいて前記駆動電流をデータ線に流す第２の絶縁ゲート型電界効果トランジスタを含む
ことを特徴とする請求項１１記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１３】
前記変換部は、前記第１の絶縁ゲート型電界効果トランジスタに対して前記駆動電流値の情報を電流の形で選択的に供給する第１のスイッチ素子を含み、
前記保持部は、前記第１の絶縁ゲート型電界効果トランジスタのゲート・ソース間に発生する電圧を前記キャパシタに選択的に供給するとともに、前記第１のスイッチ素子に先立って非導通状態となる第２のスイッチ素子を含む
ことを特徴とする請求項１２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１４】
前記第１の絶縁ゲート型電界効果トランジスタと前記第２の絶縁ゲート型電界効果トランジスタとが同一のトランジスタである
ことを特徴とする請求項１２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１５】
前記第１の絶縁ゲート型電界効果トランジスタと前記第２の絶縁ゲート型電界効果トランジスタとが、近接して配置された２つの異なるトランジスタである
ことを特徴とする請求項１２記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１６】
前記駆動電流値の情報は、前記データ線を介して前記電流駆動回路に与えられる
ことを特徴とする請求項１１記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１７】
前記駆動電流値の情報は、前記画素回路に対してデータ書き込みが行われていない期間に前記電流駆動回路に与えられる
ことを特徴とする請求項１１記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１８】
前記データ線駆動回路は１本のデータ線について２個ずつ設けられ、一方のデータ線駆動回路がデータ線を駆動する間に他方のデータ線駆動回路が画像情報の取り込みを行い、
前記電流駆動回路は１本のデータ線について２個ずつ設けられ、この２個の電流駆動回路が輝度情報の書き込み期間において前記２個のデータ線駆動回路の各動作に同期して動作する
ことを特徴とする請求項１１記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項１９】
前記データ線駆動回路は、表示すべき輝度情報に対して前記駆動電流値分だけ上乗せされた電流をデータ線に流す
ことを特徴とする請求項１１記載のアクティブマトリクス型有機エレクトロルミネッセンス表示装置。
【請求項２０】
流れる電流によって輝度が変化する電気光学素子を表示素子として用いた電流書き込み型の画素回路がマトリクス状に配置されてなる画素部と、輝度に応じた大きさの書き込み電流を前記画素回路の各々に対してデータ線を介して供給することによって輝度情報の書き込みを行うデータ線駆動回路と、データ線毎に設けられ、当該データ線に対して前記書き込み電流を打ち消す方向の駆動電流を流す電流駆動回路とを備えたアクティブマトリクス型有機エレクトロルミネッセンス表示装置において、
前記画素回路への輝度情報の書き込みが行われていない期間中に、その流すべき駆動電流値の情報を電流の形で前記電流駆動回路に与えるとともに、その電流を電圧の形で前記電流駆動回路に保持させ、
その後前記画素回路への輝度情報の書き込みが行われる際に、前記電流駆動回路からその保持した電圧に応じた電流を前記駆動電流としてデータ線に流す
ことを特徴とするアクティブマトリクス型有機エレクトロルミネッセンス表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素毎に能動素子を有して当該能動素子によって画素単位で表示制御が行われるアクティブマトリクス型表示装置およびその駆動方法に関し、特に流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いるアクティブマトリクス型表示装置および当該電気光学素子として有機材料のエレクトロルミネッセンス（以下、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）と記す）素子を用いるアクティブマトリクス型有機ＥＬ表示装置およびそれらの駆動方法に関する。
【０００２】
【従来の技術】
表示装置、例えば画素の表示素子として液晶セルを用いた液晶ディスプレイなどにおいては、多数の画素をマトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として有機ＥＬ素子を用いた有機ＥＬディスプレイなどでも同様である。
【０００３】
ただし、有機ＥＬディスプレイの場合は、画素の表示素子として発光素子を用いる、いわゆる自発光型のディスプレイであるため、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。また、各発光素子の輝度がそれに流れる電流値によって制御される、即ち有機ＥＬ素子が電流制御型であるという点で、液晶セルが電圧制御型である液晶ディスプレイなどとは大きく異なる。
【０００４】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００５】
図１６に、アクティブマトリクス型の有機ＥＬディスプレイにおける画素回路（単位画素の回路）の従来例を示す（より詳細には、米国特許第５，６８４，３６５号公報、特開平８−２３４６８３号公報を参照）。
【０００６】
この従来例に係る画素回路は、図１６から明らかなように、アノード（陽極）が正電源Ｖｄｄに接続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素子１０１のカソード（陰極）に接続され、ソースがグランドに接続「以下、「接地」と記す」されたＴＦＴ１０２と、ＴＦＴ１０２のゲートとグランドとの間に接続されたキャパシタ１０３と、ドレインがＴＦＴ１０２のゲートに、ソースがデータ線１０６に、ゲートが走査線１０５にそれぞれ接続されたＴＦＴ１０４とを有する構成となっている。
【０００７】
ここで、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）と呼ばれることがある。したがって、図１６およびその他の図では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、以下の説明において、ＯＬＥＤには必ずしも整流性を要求するものではない。
【０００８】
上記構成の画素回路の動作は次の通りである。先ず、走査線１０５の電位を選択状態（ここでは、高レベル）とし、データ線１０６に書き込み電位Ｖｗを印加すると、ＴＦＴ１０４が導通してキャパシタ１０３が充電または放電され、ＴＦＴｌ０２のゲート電位は書き込み電位Ｖｗとなる。次に、走査線１０５の電位を非選択状態（ここでは、低レベル）とすると、走査線１０５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴｌ０２のゲート電位はキャパシタ１０３によって安定に保持される。
【０００９】
そして、ＴＦＴｌ０２およびＯＬＥＤ１０１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電圧Ｖｇｓに応じた値となり、ＯＬＥＤ１０１はその電流値に応じた輝度で発光し続ける。ここで、走査線１０５を選択してデータ線１０６に与えられた輝度情報を画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。上述のように、図１６に示す画素回路では、一度電位Ｖｗの書き込みを行えば、次に書き込みが行われるまでの間、ＯＬＥＤ１０１は一定の輝度で発光を継続する。
【００１０】
このような画素回路（以下、単に画素と記す場合もある）１１１を図１７に示すようにマトリクス状に多数並べ、走査線１１２−１〜１１２−ｎを走査線駆動回路１１３によって順次選択しながら、電圧駆動型のデータ線駆動回路（電圧ドライバ）１１４からデータ線１１５−１〜１１５−ｍを通して書き込みを繰り返すことにより、アクティブマトリクス型表示装置（有機ＥＬディスプレイ）を構成することができる。ここでは、ｍ列ｎ行の画素配列を示している。この場合、当然のことながら、データ線がｍ本、走査線がｎ本となる。
【００１１】
単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継続する。このため、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
【００１２】
ところで、アクティブマトリクス型有機ＥＬディスプレイにおいては、能動素子として一般的に、ガラス基板上に形成されたＴＦＴ（薄膜電界効果トランジスタ）が利用される。ところが、このＴＦＴの形成に使用されるアモルファスシリコン（非晶質シリコン）やポリシリコン（多結晶シリコン）は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いために、形成されたＴＦＴは特性のばらつきが大きいことが良く知られている。
【００１３】
特に、比較的大型のガラス基板上にポリシリコンＴＦＴを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、アモルファスシリコン膜の形成後、レーザアニール法によって結晶化が行われる。しかしながら、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。この結果、同一基板上に形成したＴＦＴでも、そのしきい値Ｖｔｈが画素によって数百ｍＶ、場合によっては１Ｖ以上ばらつくこともまれではない。
【００１４】
この場合、例えば異なる画素に対して同じ電位Ｖｗを書き込んでも、画素によってＴＦＴのしきい値Ｖｔｈがばらつくことになる。これにより、ＯＬＥＤ（有機ＥＬ素子）に流れる電流Ｉｄｓは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。このことは、しきい値Ｖｔｈのみではなく、キャリアの移動度μなどのばらつきについても同様のことが言える。
【００１５】
かかる問題を改善するため、本願発明者は、一例として、図１８に示す電流書き込み型の画素回路を提案している（国際公開番号ＷＯ０１／０６４８４の公報参照）。
【００１６】
この電流書き込み型画素回路は、図１８から明らかなように、アノードが正電源Ｖｄｄに接続されたＯＬＥＤ１２１と、ドレインがＯＬＥＤ１２１のカソードに接続され、ソースが接地されたＮチャネルＴＦＴ１２２と、このＴＦＴ１２２のゲートとグランドとの間に接続されたキャパシタ１２３と、ドレインがデータ線１２８に、ゲートが走査線１２７にそれぞれ接続されたＰチャネルＴＦＴ１２４と、ドレインがＴＦＴ１２４のソースに接続され、ソースが接地されたＮチャネルＴＦＴ１２５と、ドレインがＴＦＴ１２５のドレインに、ソースがＴＦＴ１２２のゲートに、ゲートが走査線１２７にそれぞれ接続されたＰチャネルＴＦＴ１２６とを有する構成となっている。
【００１７】
上記構成の画素回路が図１６に示す画素回路と決定的に異なる点は、次の通りである。すなわち、図１６に示す画素回路においては輝度データが電圧の形で画素に与えられるのに対して、図１８に示す画素回路においては輝度データが電流の形で画素に与えられる点にある。
【００１８】
先ず、輝度情報を書き込む際には、走査線１２７を選択状態（ここでは、低レベル）にし、データ線１２８に輝度情報に応じた電流Ｉｗを流す。この電流Ｉｗは、ＴＦＴ１２４を通してＴＦＴ１２５に流れる。このとき、ＴＦＴ１２５に生ずるゲート・ソース間電圧をＶｇｓとする。ＴＦＴ１２５のゲート・ドレイン間は短絡されているので、ＴＦＴ１２５は飽和領域で動作する。
【００１９】
よって、良く知られたＭＯＳトランジスタの式にしたがって
Ｉｗ＝μ１Ｃｏｘ１Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）２    ……（１）
が成立する。（１）式において、Ｖｔｈ１はＴＦＴ１２５のしきい値、μ１はキャリアの移動度、Ｃｏｘ１は単位面積当たりのゲート容量、Ｗ１はチャネル幅、Ｌ１はチャネル長である。
【００２０】
次に、ＯＬＥＤ１２１に流れる電流をＩｄｒｖとすると、この電流ＩｄｒｖはＯＬＥＤ１２１と直列に接続されたＴＦＴｌ２２によって電流値が制御される。図１８に示す画素回路では、ＴＦＴｌ２２のゲート・ソース間電圧が（１）式のＶｇｓに一致するので、ＴＦＴｌ２２が飽和領域で動作すると仮定すれば、
Ｉｄｒｖ＝μ２Ｃｏｘ２Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）２  …（２）
となる。
【００２１】
ちなみに、ＭＯＳトランジスタが飽和領域で動作する条件は、一般に、
｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔ｜                            ……（３）
であることが知られている。（２）式、（３）式の各パラメータの意味は（１）式と同様である。ここで、ＴＦＴ１２５とＴＦＴ１２２とは、小さな画素内部に近接して形成されるため、事実上、μ１＝μ２、Ｃｏｘｌ＝Ｃｏｘ２、Ｖｔｈｌ＝Ｖｔｈ２と考えられる。すると、（１）式と（２）式とから容易に
Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｗ１）／（Ｌ２／Ｌ１）          ……（４）
が導かれる。
【００２２】
すなわち、キャリアの移動度μ、単位面積当たりのゲート容量Ｃｏｘ、しきい値Ｖｔｈの値自体がパネル面内で、あるいはパネル毎にばらついたとしても、ＯＬＥＤ１２１に流れる電流Ｉｄｒｖは正確に書き込み電流Ｉｗに比例するので、結果として、ＯＬＥＤ１２１の発光輝度を正確に制御できる。例えば、特にＷ２＝Ｗ１、Ｌ２＝Ｌ１と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、即ちＴＦＴ特性のばらつきによらず、書き込み電流ＩｗとＯＬＥＤ１２１に流れる電流Ｉｄｒｖとは同一の値となる。
【００２３】
図１９は、電流書き込み型画素回路の他の回路例を示す回路図である。本回路例に係る画素回路は、図１８に示す回路例の画素回路とはトランジスタの導電型（Ｎチャネル／Ｐチャネル）の関係が逆になっている。すなわち、図１８のＮチャネルＴＦＴ１２２，１２５がＰチャネルＴＦＴ１３２，１３５に、図１８のＰチャネルＴＦＴ１２４，１２６がＮチャネルＴＦＴ１３４，１３６にそれぞれ置換されている。また、電流の流れる向き等も異なっているが、動作原理は全く同じである。
【００２４】
上述した図１８および図１９に示すような電流書き込み型画素回路をマトリクス状に並べることにより、アクティブマトリクス型有機ＥＬ表示装置を構成することが可能である。図２０にその構成例を示す。
【００２５】
図２０において、マトリクス状にｍ列ｎ行分だけ配置された電流書き込み型の画素回路１４１の各々に対して、各行毎に走査線１４２−１〜１４２−ｎが配線されている。そして、走査線１４２−１〜１４２−ｎに対して図１８のＴＦＴ１２４のゲート（または、図１９のＴＦＴ１３４のゲート）が、さらに図１８のＴＦＴ１２６のゲート（または、図１９のＴＦＴ１３６のゲート）がそれぞれ画素毎に接続される。走査線１４２−１〜１４２−ｎは、走査線駆動回路１４３によって順に駆動される。
【００２６】
また、画素回路１４１の各々に対して、各列毎にデータ線１４４−１〜１４４−ｍが配線されている。これらデータ線１４４−１〜１４４−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバＣＳ）１４５の各列の出力端に接続されている。そして、このデータ線駆動回路１４５によってデータ線１４４−１〜１４４−ｍを通して各画素に対して輝度情報の書き込みが行われる。
【００２７】
【発明が解決しようとする課題】
このように、画素回路として、図１８または図１９に示すような、輝度データが電流値の形で与えられる回路、即ち電流書き込み型画素回路を採用した場合、低輝度データの書き込みが難しいという課題がある。例えば、黒に極めて近い低輝度データの書き込みではゼロに極めて近い微小電流を書き込むことになるが、この場合、図１８の回路例で言えばＴＦＴ１２５のインピーダンスが高くなり、大きな寄生容量を持つデータ線の電位が安定するまでに長い時間がかかる。これは、図２０のデータ線駆動回路１４５の内部動作についても同様であり、微小電流を高速かつ正確に供給することは一般に難しい。
【００２８】
さらに、黒データの書き込みは書き込み電流値がゼロということであるが、完全な黒を書き込むには理論的には無限大の時間を要する。つまり、黒を書き込む直前の走査サイクルにおいて、仮に高輝度データ（大きめの電流）が書き込まれた場合、図１８のデータ線１２８や図２０のデータ線１４４−１〜１４４−ｍは比較的高い電位にある。そして、その直後の走査サイクルで黒を書く際に、図１８のＴＦＴ１２５の作用によってデータ線電位が低下していくが、電位の低下につれてＴＦＴ１２５のゲート・ソース間電圧Ｖｇｓが小さくなるため、その駆動電流が減少して電位低下が急速に緩慢になり、理論的には無限大の時間が経過した後、データ線電位がＴＦＴ１２５のしきい値電圧Ｖｔｈになる。
【００２９】
現実の書き込み時間は有限（常識的には１走査周期以内）であるから、書き込み終了時、図１８のＴＦＴ１２２のゲート・ソース間電圧はＴＦＴ１２５のしきい値電圧Ｖｔｈよりも高い。先に述べたように、ＴＦＴ１２２はＴＦＴ１２５と近接して配置されるため、そのしきい値電圧もほぼＶｔｈであり、そのゲート・ソース間電圧がしきい値電圧Ｖｔｈよりも高いということは、ＴＦＴ１２２が完全にはカットオフしないということを意味する。
【００３０】
この事情を図２１の特性（Ａ）に示す。現象的には、黒を書いたつもりの画素も、実際は弱く発光することになる（以下、この現象を「黒浮き」と称することがある）。液晶ディスプレイには無い有機ＥＬディスプレイの大きな特長としてコントラスト比の高さが挙げられるが、これは発光素子に電流を流さないことによって完全な「黒」表示が可能なことに起因する。しかるに、わずかであっても黒浮きがあると、画像のコントラスト比を著しく損なうため、これは無視できない問題となる。
【００３１】
この問題を解決するために、本願発明者は、先述した特許出願（国際公開番号ＷＯ０１／０６４８４の公報参照）において、データ線毎にリーク素子（以下、電流バイアス素子、あるいは電流バイアス回路と呼ぶことがある）を設けることで、高コントラストな画像表示を可能とする技術も提案している。その回路構成の一例を図２２に示す。同図において、データ線１２８とグランドとの間に接続されたＮチャネルＴＦＴ１２９がリーク素子である。このＴＦＴ１２９のゲート電位Ｖｇとしては、最も単純には一定電位が与えられる。
【００３２】
ＴＦＴ１２９は、データ線駆動回路（図２０のデータ線駆動回路１４５）による駆動電流Ｉｄを打ち消す方向のバイアス電流Ｉｂを流すため、先述した黒書き込み時のデータ線電位の低下速度が速く、とりわけデータ線電位が有限の時間でしきい値電圧Ｖｔｈを下回るということは、完全な黒書き込みが可能であることを意味する。すなわち、データ線毎にリーク素子を設けることで、高コントラストな画像の表示が可能となる。この事情を図２１の特性（Ｂ）に示す。
【００３３】
ところが、データ線毎にリーク素子を設ける従来技術では、次のような問題が生ずる。すなわち、リーク素子（電流バイアス素子）としては、図２２に示すように、ＴＦＴを利用するのが現実的である。しかし、冒頭に述べたように、ＴＦＴは特性ばらつきが大きいため、バイアス電流Ｉｂにもばらつきが生じ易い。図２２において、輝度データの書き込み時に画素に流れる実質的な書き込み電流Ｉｗは、データ線駆動回路が駆動する電流Ｉｄからバイアス電流Ｉｂを差し引いた電流であるから、データ線毎に発光素子の輝度がばらつく結果となり、現実的には表示画像の筋状のむら（筋むら）となって現れる。
【００３４】
これは特に、バイアス電流Ｉｂの電流値を大きく設定する程に顕著な問題となって現れるため、バイアス電流Ｉｂを大きな電流値に設定することは不可能であった。なお、電流バイアス素子としては単純な抵抗素子でも良いが、適当な抵抗値を精度良く、かつ小面積で形成することは一般に難しい上、ばらつきの制御が難しいという点ではＴＦＴの場合と基本的には相違は無い。
【００３５】
本発明は、上記課題に鑑みて為されたものであり、その目的とするところは、電流書き込み型画素回路を用いた場合において、表示画像のむらを生じることなく、高品位な黒および低輝度階調表示が可能で、なおかつ、輝度むらの無い画像表示が可能なアクティブマトリクス型表示装置およびアクティブマトリクス型有機ＥＬ表示装置、並びにそれらの駆動方法を提供することにある。
【００３６】
【課題を解決するための手段】
上記目的を達成するために、本発明では、流れる電流によって輝度が変化する電気光学素子を有する画素回路がマトリクス状に配置されてなる画素部と、輝度に応じた大きさの書き込み電流を画素回路の各々に対してデータ線を介して供給することによって輝度情報の書き込みを行うデータ線駆動回路と、データ線毎に設けられ、データ線に対して書き込み電流を打ち消す方向の駆動電流を流す電流駆動回路とを備えたアクティブマトリクス型表示装置において、この電流駆動回路（以下の実施形態例では、電流バイアス回路に相当する）が、その流すべき駆動電流値の情報を電流の形で与えられ、その与えられた電流を電圧の形に変換する変換部と、この変換部で変換された電圧を保持する保持部と、この保持部で保持された電圧を電流に変換し、この電流を駆動電流としてデータ線に流す駆動部とを有する構成を採っている。
【００３７】
上記構成のアクティブマトリクス型表示装置または電気光学素子として有機ＥＬ素子を用いたアクティブマトリクス型有機ＥＬ表示装置において、電流駆動回路では先ず、画素へのデータ書き込みが行われない期間に駆動電流値の情報が電流の形で与えられると、この電流を電圧の形に変換して保持する。その後、各画素へのデータ書き込みが行われる際に、保持した電圧を電流に変換して書き込み電流を打ち消す方向の駆動電流としてデータ線に流し、これをバイアス電流として利用する。このとき、上記駆動電流値の情報に基づく一定の駆動電流がデータ線に流れるため、バイアス電流がデータ線毎にばらつくことがない。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３９】
［第１実施形態］
図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の概略構成図である。ここでは、各画素の電気光学素子として有機ＥＬ素子を、能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴをそれぞれ用い、ポリシリコンＴＦＴを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬ表示装置に適用した場合を例に採って説明するものとする。
【００４０】
図１において、電流書き込み型画素回路１１がマトリクス状にｍ列ｎ行分だけ配置されている。電流書き込み型画素回路１１としては、例えば、図１８に示した回路構成のものが用いられる。これら画素回路１１の各々に対して、各行毎に走査線１２−１〜１２−ｎが配線されている。走査線１２−１〜１２−ｎは、走査線駆動回路１３によって順に駆動される。
【００４１】
また、画素回路１１の各々に対して、各列毎にデータ線１４−１〜１４−ｍが配線されている。これらデータ線１４−１〜１４−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバ）１５の各列の出力端に接続されている。データ線駆動回路１５は、データ線１４−１〜１４−ｍを通して画素回路１１の各々に対して輝度データを書き込む。データ線駆動回路１５が配置された例えば反対側には、データ線１４−１〜１４−ｍ毎に配された電流バイアス回路１６−１〜１６−ｍからなる電流バイアス回路（電流駆動回路）１６が設けられている。そして、この電流バイアス回路１６内の各電流バイアス回路１６−１〜１６−ｍに対して制御線１７が共通に配線されている。
【００４２】
ここで、有機ＥＬ素子の構造の一例について説明する。図２に、有機ＥＬ素子の断面構造を示す。同図から明らかなように、有機ＥＬ素子は、透明ガラスなどからなる基板２１上に、透明導電膜からなる第１の電極（例えば、陽極）２２を形成し、その上にさらに正孔輸送層２３、発光層２４、電子輸送層２５および電子注入層２６を順次堆積させて有機層２７を形成した後、この有機層２７の上に金属からなる第２の電極（例えば、陰極）２８を形成した構成となっている。そして、第１の電極２２と第２の電極２８との間に直流電圧Ｅを印加することで、発光層２４において電子と正孔が再結合する際に発光するようになっている。
【００４３】
続いて、電流バイアス回路１６（１６−１〜１６−ｍ）の具体的な構成例について、いくつか例を挙げて説明する。
【００４４】
（第１具体例）
図３は、電流バイアス回路１６の第１具体例を示す回路図である。図３において、データ線１４とグランドとの間には例えばＮチャネルＴＦＴ３１が接続されている。また、ＴＦＴ３１のドレインとゲートとの間には、例えばＰチャネルＴＦＴ３２が接続されている。このＴＦＴ３２のゲートは、制御線１７に接続されている。ＴＦＴ３１のゲートとグランドとの間には、キャパシタ３３が接続されている。
【００４５】
次に、第１具体例に係る電流バイアス回路１６の回路動作について説明する。先ず、データ書き込みが行われない垂直ブランキング期間中に制御線１７を低レベルにしてＴＦＴ３２を導通状態とし、電流源ＣＳによって電流Ｉｂをデータ線１４に流す。このとき、ＴＦＴ３１は、そのゲート・ドレイン間をＴＦＴ３２によって短絡された状態にあるため飽和領域で動作する。なお、電流Ｉｂを流す電流源ＣＳとしては、図１のデータ線駆動回路１５を用いることができるが、それ専用の電流源を別途設けても良いことは勿論である。これは、後述する別の具体例の場合にも同様のことが言える。
【００４６】
電流Ｉｂは、ＴＦＴ３１のドレイン・ソース間を流れるので、このときＭＯＳトランジスタ特性、すなわち
Ｉｂ＝μＣｏｘＷ／Ｌ／２（Ｖｇｓ−Ｖｔｈ）２              ……（５）
に従い、電流Ｉｂの大きさに応じたゲート・ソース間電圧Ｖｇｓが生じる。ここで、各パラメータの意味は（１）式の場合と同様である。
【００４７】
ＴＦＴ３１のゲート・ソース間電圧Ｖｇｓはキャパシタ３３に蓄えられる。この状態で制御線１７を高レベルとしてＴＦＴ３２を非導通状態とすると、キャパシタ３３によってＴＦＴ３１のゲート・ソース間電圧Ｖｇｓが保持される。その後、各画素へのデータ書き込みが行われる際に、ＴＦＴ３１は、キャパシタ３３に保持された電圧を電流に変換してデータ線１４に流す。このとき、ＴＦＴ３１は飽和領域で動作していれば、（５）式にしたがって、書き込まれた電流値Ｉｂと等しい電流値を流す電流源として動作する。
【００４８】
ここで、（５）式の各パラメータは、一般にデータ線毎に、あるいは製造パネル毎にばらつくことになる。しかし、本具体例に係る電流バイアス回路が流す電流値は、これらのパラメータの値によらず、書き込まれた電流値Ｉｂと等しい。すなわち、データ線毎、あるいは製造パネル毎のばらつきを生じない。なお、ＴＦＴ３１が飽和領域で動作するためには、（３）式が成り立つこと、即ちデータ線電位がある程度高い必要がある。
【００４９】
次に、第１具体例に係る電流バイアス回路を図１の電流バイアス回路１６−１〜１６−ｍとして用いた場合のアクティブマトリクス型有機ＥＬ表示装置の動作について、図４のタイミングチャートを用いて以下に説明する。
【００５０】
先ず、各画素回路１１へのデータ書き込みに先立ち、電流バイアス回路１６−１〜１６−ｍの制御線１７が選択（ここでは、低レベル）される。このとき、データ線駆動回路１５が電流バイアス回路１６−１〜１６−ｍに電流Ｉｂを流す。その後、制御線１７が非選択（ここでは、高レベル）とされる。電流Ｉｂの電流値は、特段の理由がなければ各データ線１４−１〜１４−ｍに対して共通の値である。
【００５１】
続いて、各画素回路１１の走査線１２−１〜１２−ｎが順次選択されながらデータの書き込みが行われる。この書き込み動作において、前述の通り、電流バイアス回路１６−１〜１６−ｍは電流Ｉｂを流し続ける。したがって、図２１において説明したように、図１に示すアクティブマトリクス型有機ＥＬ表示装置は、高品位な黒レベル表示が可能である上、ＴＦＴの特性ばらつきによる表示画像の筋むらを生ずることがない。
【００５２】
また、本実施形態に係る有機ＥＬ表示装置においては、電流バイアス回路１６−１〜１６−ｍにバイアス電流値を書き込む際、輝度データの書き込みに使用されるデータ線駆動回路１５およびデータ線１４−１〜１４−ｍをそのまま使用する構成となっているため、構成上、図２０に示す従来例に係る有機ＥＬ表示装置に比べて殆ど複雑化していないことも優れた点である。
【００５３】
なお、電流バイアス回路１６−１〜１６−ｍに対するバイアス電流値の書き込みは、画素回路１１へのデータ書き込みが行われていない垂直ブランキング期間を利用して、１フレーム毎に行われるのが合理的である。
【００５４】
（第２具体例）
図５は、電流バイアス回路１６の第２具体例を示す回路図であり、図中、図３と同等部分には同一符号を付して示している。
【００５５】
図５において、ＴＦＴ３１はゲートとドレインが共通接続されている。このＴＦＴ３１のドレイン（ゲート）とデータ線１４との間には例えばＰチャネルＴＦＴ３４が接続されている。また、ＴＦＴ３１のゲート（ドレイン）には、例えばＰチャネルＴＦＴ３５のソースが接続されている。ＴＦＴ３４，３５の各ゲートは制御線１７に接続されている。
【００５６】
キャパシタ３３はＴＦＴ３５のドレインとグランドとの間に接続されている。ＴＦＴ３５のドレインには、例えばＮチャネルＴＦＴ３６のゲートが接続されている。ＴＦＴ３６は、ドレインがデータ線１４に接続され、ソースが接地されている。ＴＦＴ３１とＴＦＴ３６とは近接配置されることでほぼ同一のトランジスタ特性を有し、カレントミラー回路を形成している。
【００５７】
次に、第２具体例に係る電流バイアス回路１６の回路動作について説明する。先ず、制御線１７を低レベルにしてＴＦＴ３４およびＴＦＴ３５を導通状態として、電流源ＣＳによって電流Ｉｗをデータ線１４に流す。ＴＦＴ３１は、そのゲート・ドレイン間が短絡されているため飽和領域で動作する。電流ＩｗはノードＮで電流Ｉ１と電流Ｉ２とに分流する。そして、電流Ｉ１は導通状態にあるＴＦＴ３４を通してＴＦＴ３４に流れ、電流Ｉ２はＴＦＴ３６に流れる。
【００５８】
ＴＦＴ３１とＴＦＴ３６とは、導通状態にあるＴＦＴ３５によって各ゲートが同電位とされているので、以下の各式が成立する。
Ｉ１＝μＣｏｘＷ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ）２          ……（６）
Ｉ２＝μＣｏｘＷ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ）２          ……（７）
Ｉｗ＝Ｉ１＋Ｉ２                                        ……（８）
ここで、各パラメータの意味は（１）式に準ずる。また、ＴＦＴ３１とＴＦＴ３６とは近接配置されるため、キャリアの移動度μ、単位面積当たりのゲート容量Ｃｏｘおよびしきい値電圧Ｖｔｈが等しいとしている。
【００５９】
（６）式〜（８）式より容易に
Ｉ２＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１＋Ｗ２／Ｌ２）・Ｉｗ  ……（９）
を導くことができる。ＴＦＴ３１のゲート・ソース間電圧Ｖｇｓは、ＴＦＴ３５を通してキャパシタ３３に蓄えられる。この状態で制御線１７を高レベルとしてＴＦＴ３４およびＴＦＴ３５を非導通にすると、キャパシタ３３によってＴＦＴ３１のゲート・ソース間電圧Ｖｇｓが保持されるため、ＴＦＴ３６が飽和領域で動作していれば、（９）式で与えられる電流Ｉ２を流す電流源として動作する。
【００６０】
すなわち、（６）式、（７）式の移動度μ、ゲート容量Ｃｏｘおよびしきい値電圧Ｖｔｈは一般にデータ線毎に、あるいは製造パネル毎にばらつくが、本具体例に係る電流バイアス回路が流す電流値はこれらのパラメータによらず、電流Ｉ２となる。これがバイアス電流値であるから、（９）式の電流Ｉ２を電流Ｉｂに書き換えれば、
Ｉｂ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１＋Ｗ２／Ｌ２）・Ｉｗ  ……（１０）
となり、このバイアス電流値Ｉｂは、データ線毎、あるいは製造パネル毎のばらつきを生じない。
【００６１】
図３の第１具体例に係る電流バイアス回路においては、書き込み電流Ｉｗとバイアス電流Ｉｂとが一致したが、図５の第２具体例に係る電流バイアス回路においては、カレントミラー回路を形成するＴＦＴ３１およびＴＦＴ３６のチャネル長やチャネル幅の設定、即ちミラー比の設定によって書き込み電流Ｉｗとバイアス電流Ｉｂとの比を制御できるのが特徴である。なお、ＴＦＴ３６が飽和領域で動作するためには、（３）式が成り立つこと、即ちデータ線電位がある程度高い必要がある。
【００６２】
（第２具体例の変形例１）
なお、第２具体例に係る電流バイアス回路では、ＴＦＴ３４とＴＦＴ３５とを同一の制御線１７によって制御する構成を採っているが、図６に示すように、ＴＦＴ３４とＴＦＴ３５とを別々の制御線１７Ａ，１７Ｂ（制御線１，２）によって制御する構成を採ることも可能である。このとき、図７のタイミングチャートに示すように、ＴＦＴ３５を制御する制御線２（１７Ｂ）が、ＴＦＴ３４を制御する制御線１（１７Ａ）に先立って非選択となる。
【００６３】
このように、ＴＦＴ３４とＴＦＴ３５とを別々の制御線１７Ａ，１７Ｂによる制御の下に、ＴＦＴ３５をＴＦＴ３４に先立って非導通状態とすることにより、第２具体例に係る電流バイアス回路の場合のように、制御線１７が非選択となる瞬間に、ＴＦＴ３４のインピーダンスが上昇し、所定の電流ＩｗがＴＦＴ３１に流れなくなるような懸念はなく、したがってより確実な動作が可能となる。
【００６４】
（第２具体例の変形例２）
また、第２具体例に係る電流バイアス回路では、ＴＦＴ３１のゲートとドレインを直接短絡するとともに、ＴＦＴ３５をＴＦＴ３１のゲート（ドレイン）とＴＦＴ３６のゲートとの間に挿入する構成を採っているが、図８に示すように、ＴＦＴ３１のゲートとＴＦＴ３６のゲートとを直接接続し、ＴＦＴ３５をＴＦＴ３１のゲートとドレインとの間に挿入する構成を採っても、全く同じ動作を行うことができる。
【００６５】
（第３具体例）
図９は、電流バイアス回路１６の第３具体例を示す回路図であり、図中、図６と同等部分には同一符号を付して示している。
【００６６】
本具体例では、第２具体例の変形例１に係る構成に加えて、データ線１４とＴＦＴ３６のドレインとの間に例えばＰチャネルＴＦＴ３７を挿入し、このＴＦＴ３７を制御線１７Ｃ（制御線３）によって制御する構成となっている。制御線３は、図１０のタイミングチャートに示すように、制御線１が低レベルになるときに高レベルとなる。
【００６７】
このように、制御線１が低レベルとなり、ＴＦＴ３４が導通状態となって書き込みが行われるときに、制御線３が高レベルとなり、ＴＦＴ３７が非導通状態となることにより、書き込み電流ＩｗはＴＦＴ３６には流れない。したがって、
Ｉｗ＝μＣｏｘＷ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ）２          ……（１１）
Ｉｂ＝μＣｏｘＷ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ）２          ……（１２）
となる。これにより、
Ｉｂ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）・Ｉｗ              ……（１３）
が得られる。
【００６８】
すなわち、第２具体例の変形例１に係る電流バイアス回路では、（１０）式から明らかなように、書き込み電流Ｉｗよりバイアス電流Ｉｂは小さくならざるを得ないのに対して、本変形例に係る電流バイアス回路では、書き込み電流Ｉｗとバイアス電流Ｉｂとの比を自由に選ぶことができる。さらに、制御線３を高レベルにすることによって、必要に応じて本電流バイアス回路の動作を停止させることが可能である。
【００６９】
なお、以上説明した電流バイアス回路１６の各具体例およびその変形例において、スイッチ用トランジスタとして主にＰチャネルＭＯＳトランジスタを、その他には主にＮチャネルＭＯＳトランジスタを使用して回路を構成しているが、これは一例であって、本発明の適用はこれに限定されるものではない。
【００７０】
［第２実施形態］
図１１は、本発明の第２実施形態に係るアクティブマトリクス型表示装置の概略構成図である。本実施形態においても、第１実施形態の場合と同様に、各画素の電気光学素子として有機ＥＬ素子を、能動素子として電界効果トランジスタ、例えばポリシリコンＴＦＴをそれぞれ用い、ポリシリコンＴＦＴを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬ表示装置に適用した場合を例に採って説明するものとする。
【００７１】
図１１において、電流書き込み型画素回路４１がマトリクス状にｍ列ｎ行分だけ配置されている。電流書き込み型画素回路４１としては、例えば、図１９に示した回路構成のものが用いられる。これら画素回路４１の各々に対して、各行毎に走査線４２−１〜４２−ｎが配線されている。走査線４２−１〜４２−ｎは、走査線駆動回路４３によって順に駆動される。
【００７２】
また、画素回路４１の各々に対して、各列毎にデータ線４４−１〜４４−ｍが配線されている。これらデータ線４４−１〜４４−ｍの各一端は、電流駆動型のデータ線駆動回路（電流ドライバ）４５の各列の出力端に接続されている。データ線駆動回路４５は、データ線４４−１〜４４−ｍを通して画素回路１１の各々に対して輝度データを書き込む。
【００７３】
ここで、第１実施形態では、データ線駆動回路１５を１行分（１系統）で構成していたのに対し、本実施形態では、データ線駆動回路４５を２行分（２系統）の電流ドライバ（ＣＤ）４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍで構成している。これら２行分の電流ドライバ回路４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍには、外部から輝度データｓｉｎが供給される。また、２行分の電流ドライバ回路４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍは、１走査線期間の周期で極性が反転し、かつ互いに逆相の２系統の駆動制御信号によって駆動制御されるようになっている。
【００７４】
２行分の電流ドライバ回路４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍを水平走査するために水平スキャナ（ＨＳＣＡＮ）４６が設けられている。この水平スキャナ４６には、水平スタートパルスｈｓｐおよび水平クロック信号ｈｃｋが入力される。水平スキャナ４６は例えばシフトレジスタからなり、水平スタートパルスｈｓｐの入力後、水平クロック信号ｈｃｋの遷移（立ち上がりおよび立ち下がり）に対応して、１系統の書き込み制御信号ｗｅ１〜ｗｅｍを順次発生する。この１系統の書き込み制御信号ｗｅ１〜ｗｅｍは、２行分の電流ドライバ回路４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍに供給される。
【００７５】
このように、データ線駆動回路４５を２行分（２系統）の電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍで構成することで、これら２行分の電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍを走査線の切り替わり毎に被書き込み状態／駆動状態として交互に動作させることができる。これにより、データ線駆動回路４５への書き込み時間とデータ線４４−１〜４４−ｍの駆動時間との両方を、概ね１走査周期分確保することができるため、確実な動作が可能となる。
【００７６】
本実施形態ではさらに、データ線駆動回路４５が配置された例えば反対側に設けられる電流バイアス回路４７についても、データ線駆動回路４５が２行分の電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍで構成されているのに対応して、データ線４４−１〜４４−ｍ毎に設けられた２行分（２系統）の電流バイアス回路４７Ａ−１〜４７Ａ−ｍ，４７Ｂ−１〜４７Ｂ−ｍによって構成されている。
【００７７】
これら２行分の電流バイアス回路４７Ａ−１〜４７Ａ−ｍ，４７Ｂ−１〜４７Ｂ−ｍにはそれぞれ、２系統の制御線、即ち書き込み制御線４８（４８−１，４８−２）と駆動制御線４９（４９−１，４９−２）が配線されている。電流バイアス回路４７（４７Ａ−１〜４７Ａ−ｍ，４７Ｂ−１〜４７Ｂ−ｍ）としては、一例として、図１２に示す回路構成のものが用いられる。
【００７８】
図１２において、データ線４４には例えばＮチャネルＴＦＴ５１のドレインが接続されている。このＴＦＴ５１のゲートは駆動制御線４８に接続されている。ＴＦＴ５１のソースとグランドとの間には、例えばＰチャネルＴＦＴ５２が接続されている。また、ＴＦＴ５２のドレインとゲートとの間には、例えばＮチャネルＴＦＴ５３が接続されている。このＴＦＴ５３のゲートは、書き込み制御線４９に接続されている。ＴＦＴ５２のゲートとグランドとの間には、キャパシタ５４が接続されている。
【００７９】
上記具体例に係る電流バイアス回路４７は、図３に示した第１具体例に係る電流バイアス回路１６と基本的な構成および動作は同じであるが、データ電流を流す向きが異なっており、それに伴って、トランジスタの導電型（Ｎチャネル／Ｐチャネル）の関係が逆になっている。また、構成上において、データ線４４との間にＴＦＴ５１が挿入されている点で相違している。
【００８０】
次に、上記構成の第２実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の動作について、図１３のタイミングチャートに基づいて説明する。
【００８１】
先ず、垂直ブランキング期間内であって、第１行の電流ドライバ４５Ａ−１〜４５Ａ−ｍが被書き込み状態である期間において、これら電流ドライバ４５Ａ−１〜４５Ａ−ｍにバイアスデータ（輝度データｓｉｎの高レベル）を書き込む。このバイアスデータは電圧の形で与えられても良いし、電流の形で与えられても良い。続いて、第１行の電流ドライバ４５Ａ−１〜４５Ａ−ｍをデータ線駆動状態にするとともに、書き込み制御線ｂｗ１（４８−１）および駆動制御線ｂｄ１（４９−１）を共に高レベルとすることで、第１行の電流バイアス回路４７Ａ−１〜４７Ａ−ｍにバイアス電流Ｉｂが書き込まれる。
【００８２】
同様に、第２行の電流ドライバ４５Ｂ−１〜４５Ｂ−ｍが被書き込み状態である期間において、これら電流ドライバ４５Ｂ−１〜４５Ｂ−ｍにバイアス電流を書き込み、続いて第２行の電流バイアス回路４７Ｂ−１〜４７Ｂ−ｍをデータ線駆動状態にするとともに、書き込み制御線ｂｗ２（４８−２）および駆動制御線ｂｄ２（４９−２）を共に高レベルとすることで、第２行の電流バイアス回路４７Ｂ−１〜４７Ｂ−ｍにバイアス電流Ｉｂが書き込まれる。
【００８３】
一方、輝度データ書き込み期間において、第１行の電流ドライバ４５Ａ−１〜４５Ａ−ｍが駆動を行う走査サイクルでは、駆動制御線ｂｄ１を高レベル、即ち第１行の電流バイアス回路４７Ａ−１〜４７Ａ−ｍが動作するようにし、第２行の電流ドライバ４５Ｂ−１〜４５Ｂ−ｍが駆動を行う走査サイクルでは、駆動制御線ｂｄ２を高レベル、即ち第２行の電流バイアス回路４７Ｂ−１〜４７Ｂ−ｍが動作するようにする。
【００８４】
ところで、データ線駆動回路４５は、与えられたバイアスデータに対応してバイアス電流Ｉｂを生成するが、バイアス電流Ｉｂの電流値はＴＦＴの特性ばらつき等の要因で、回路毎（データ線毎）にばらつく可能性がある。
【００８５】
これに対して、第１実施形態（図１）においては、バイアス電流の生成と画像データ電流の生成とを同一のデータ線駆動回路１５が行うため、バイアス電流値の誤差が相殺される。すなわち、先ず、生成されたバイアス電流値Ｉｂはデータ線１４−１〜１４−ｍ毎に設置された電流バイアス回路１６−１〜１６−ｍに書き込まれ、保持される。
【００８６】
続いて、輝度データの書き込み時、上記バイアスデータに等しい輝度データがデータ線駆動回路４５に与えられた場合、データ線駆動回路４５はバイアス電流値Ｉｂに等しい駆動電流を発生する。このとき、電流バイアス回路１６−１〜１６−ｍがこれを相殺する電流をデータ線１４−１〜１４−ｍに流すので、画素回路１１に書き込まれる電流値はバイアス電流値Ｉｂによらずゼロとなる。
【００８７】
すなわち、バイアスデータに等しい輝度データをデータ線駆動回路４５に与えれば、このデータ線駆動回路４５に存在するばらつきによらず、全データ線に亘って正確な黒レベルや黒レベル付近の階調を実現でき、より輝度むらの少ない画像を表示できる。
【００８８】
本実施形態でも、データ線駆動回路４５として、２行分の電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍを備えてなるアクティブマトリクス型有機ＥＬ表示装置において、２行分の電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍがそれぞれ生成するバイアス電流値を保持するために、２行分の電流バイアス回路４７Ａ−１〜４７Ａ−ｍ，４７Ｂ−１〜４７Ｂ−ｍを設置し、これらを輝度データの書き込み期間においては電流ドライバ４５Ａ−１〜４５Ａ−ｍ，４５Ｂ−１〜４５Ｂ−ｍの各動作に同期して動作させるようにしたことで、同様の作用効果を得ることができる。
【００８９】
なお、本実施形態では、電流バイアス回路４７の具体例として、第１実施形態の第１具体例に係る電流バイアス回路１６と基本的な構成および動作は同じものを例に採ったが、これに限られるものではなく、第１実施形態の他の具体例あるいはその変形例に対応した回路構成のものを用いることも可能である。
【００９０】
次に、上述した第１，第２実施形態に係るアクティブマトリクス型有機ＥＬ表示装置に代表される画像表示装置における階調表示方法について説明する。ここでは、一例として、８ビットのディジタル信号によって輝度情報が与えられる場合を例に採って説明するものとする。
【００９１】
図１４は一般的に望ましいとされる階調表示特性を示す特性図であり、図１５は本発明に係る階調表示特性を示す特性図である。これらの図において、横軸はディジタル入力値（０−２５５）を示し、縦軸はディジタル入力値に対応する輝度値ないし電流値を示している。
【００９２】
図１４の特性図では、輝度情報が８ビットのディジタル信号によって与えられる場合、表示できる輝度値は最大で２５６（＝２８  ）段階に制限される。この場合、図１４に示すように、低輝度時により細かい輝度ステップで表示を行う方が人間の視覚特性上都合が良いことが知られている。さらに、画像のコントラスト感を高めるためには、最低輝度部の数階調程度を、入力に関係なくほぼゼロ輝度とした方が良い場合が多いため、図１４はこれらを考慮した特性（いわゆるγカーブ特性）となっている。
【００９３】
これに対して、図１５の特性図では、最小入力部分の電流がほぼゼロとなっているのは図１４と同様であるが、その他の部分において図１４の特性に対してバイアス電流Ｉｂ分だけかさ上げ（上乗せ）された形になっている。第１，第２実施形態に係るアクティブマトリクス型有機ＥＬ表示装置においては、先述した電流バイアス回路１６，４７によって、データ線駆動回路１５，４５の駆動電流Ｉｄからバイアス電流Ｉｂだけ差し引いた電流が画素回路１１，４１への実質的な書き込み電流Ｉｗとなるので、書き込み電流Ｉｗの特性は図１５の特性と一致する。
【００９４】
図２０の従来例に係るアクティブマトリクス型有機ＥＬ表示装置においては、画素の発光輝度は少なくとも低輝度部においては概ね書き込み電流Ｉｗに比例するので、発光輝度の特性が図１４の特性を持つことになり、望ましい階調表示を実現できる。この場合、第１，第２実施形態に係るアクティブマトリクス型有機ＥＬ表示装置のデータ線駆動回路１５，４５が駆動すべき最小の電流は、黒（電流ゼロ）を除けばバイアス電流Ｉｂであり、ゼロに極めて近い微小な電流値を扱う必要がない。
【００９５】
上述したように、第１，第２実施形態に係るアクティブマトリクス型有機ＥＬ表示装置において、データ線に輝度情報に応じた大きさの電流を流すデータ線駆動回路が、表示すべき輝度情報に対して概ねバイアス電流Ｉｂの値分だけ上乗せした電流をデータ線に流すようにしたことにより、バイアス電流Ｉｂを大きく設定しても、従来例のような画像むらを生ずることがないため、書き込み電流に予めバイアス電流Ｉｂ程度の電流値を上乗せすることによって低輝度部の正確な階調再現を行うことが可能となる。
【００９６】
すなわち、本来表示すべき輝度に対応する書き込み電流Ｉｗにバイアス電流Ｉｂを上乗せして書き込んだ場合、これを打ち消す方向で大きさＩｂの電流を電流バイアス回路１６，４７が流すことから、画素回路１１，４１にはＩｗの電流が流れるので、本来の階調表示がなされる。
【００９７】
この際、書き込み電流Ｉｗを流すデータ線駆動回路１５，４５から見た場合、黒（電流ゼロ）を除けばＩｂが電流の最小レベルとなる。したがって、黒に近い低輝度データを書き込む場合において、ゼロに近い微小な電流を取り扱う必要がなく、高速かつ高精度な動作が容易に実現可能となる。一方、書き込み電流Ｉｗをゼロとすれば、比較的大きなバイアス電流Ｉｂの作用により、完全な黒を高速に画素に書き込むことができる。
【００９８】
なお、上記各実施形態においては、画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタをそれぞれ用い、ポリシリコン薄膜トランジスタを形成した基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬ表示装置に適用する場合を例に採って説明したが、本発明はこれに限られるものではなく、輝度情報が電流の形で与えられる電流書き込み型の画素回路を用いるアクティブマトリクス型表示装置全般に適用可能である。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、輝度データ電流を打ち消す方向の駆動電流をバイアス電流として各データ線に流すとともに、そのバイアス電流値がデータ線間でばらつかないようにしたことにより、黒データを含む低輝度データの高速な書き込みを実現でき、かつ輝度むらのない画像表示が可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るアクティブマトリクス型表示装置の概略構成図である。
【図２】有機ＥＬ素子の構成の一例を示す断面構造図である。
【図３】電流バイアス回路の第１具体例を示す回路図である。
【図４】第１具体例に係る電流バイアス回路を用いたアクティブマトリクス型有機ＥＬ表示装置の動作を説明するためのタイミングチャートである。
【図５】電流バイアス回路の第２具体例を示す回路図である。
【図６】第２具体例の変形例１を示す回路図である。
【図７】変形例１に係るタイミングチャートである。
【図８】第２具体例の変形例２を示す回路図である。
【図９】電流バイアス回路の第３具体例を示す回路図である。
【図１０】第３具体例に係るタイミングチャートである。
【図１１】本発明の第２実施形態に係るアクティブマトリクス型表示装置の概略構成図である。
【図１２】電流バイアス回路の一具体例を示す回路図である。
【図１３】第２実施形態に係るアクティブマトリクス型表示装置の動作を説明するためのタイミングチャートである。
【図１４】一般的に望ましいとされる階調表示特性を示す特性図である。
【図１５】本発明に係る階調表示特性を示す特性図である。
【図１６】従来例に係る電圧書き込み型画素回路の回路構成を示す回路図である。
【図１７】従来例に係る電圧書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図１８】従来例１に係る電流書き込み型画素回路の回路構成を示す回路図である。
【図１９】従来例２に係る電流書き込み型画素回路の回路構成を示す回路図である。
【図２０】従来例に係る電流書き込み型画素回路を用いたアクティブマトリクス型表示装置の構成例を示すブロック図である。
【図２１】電流バイアス回路の効果の説明図である。
【図２２】リーク素子を用いた従来例に係る電流書き込み型画素回路の回路構成を示す回路図である。
【符号の説明】
１１，４１…有機ＥＬ素子、１２−１〜１２−ｎ，４２−１〜４２−ｎ…走査線、１３，４３…走査線駆動回路、１４，１４−１〜１４−ｍ，４４，４４−１〜４４−ｍ…データ線、１５，４５…データ線駆動回路、１６，１６−１〜１６−ｍ，４７，４７Ａ−１〜４７Ａ−ｍ，４７Ｂ−１〜４７Ｂ−ｍ…電流バイアス回路、２３…正孔輸送層、２４…発光層、２５…電子輸送層、２７…有機層
【図１】
0003610923.tif 000002
【図２】
0003610923.tif 000003
【図３】
0003610923.tif 000004
【図４】
0003610923.tif 000005
【図５】
0003610923.tif 000006
【図６】
0003610923.tif 000007
【図７】
0003610923.tif 000008
【図８】
0003610923.tif 000009
【図９】
0003610923.tif 000010
【図１０】
0003610923.tif 000011
【図１１】
0003610923.tif 000012
【図１２】
0003610923.tif 000013
【図１３】
0003610923.tif 000014
【図１４】
0003610923.tif 000015
【図１５】
0003610923.tif 000016
【図１６】
0003610923.tif 000017
【図１７】
0003610923.tif 000018
【図１８】
0003610923.tif 000019
【図１９】
0003610923.tif 000020
【図２０】
0003610923.tif 000021
【図２１】
0003610923.tif 000022
【図２２】
0003610923.tif 000023