(57)【特許請求の範囲】
【請求項１】
低電力比較器（１０）であって、
（ａ）第１の対の相補トランジスタ（２８）および第１のイネーブルトランジスタ（２６）に相互動作可能に結合された第１の対のトランジスタ（２４）を含む第１回路段（１２）であって、前記第１の対のトランジスタ（２４）の内の１つは第１の入力信号を受けるもの、
（ｂ）第１の対の相補トランジスタ（３６）および第２のイネーブルトランジスタ（３４）に相互動作可能に結合された第２の対のトランジスタ（３２）を含む第２回路段（１４）であって、前記第２の対のトランジスタ（３２）の内の１つは第２の入力信号を受け、前記第１および第２の対のトランジスタおよび前記第１および第２の対の相補トランジスタは相互動作可能に結合されてポジティブフィードバックを提供し、前記第１の入力信号が前記第２の入力信号より大きい場合に、前記第１の対の相補トランジスタ（２４）の内の少なくとも１つが第１の比較出力を提供するよう作動され、そして前記第２の入力信号が前記第１の入力信号より大きい場合に、前記第２の対の相補トランジスタ（３６）の内の少なくとも１つが作動されて第２の比較出力を提供するもの、そして
（ｃ）前記第１および第２のイネーブルトランジスタに動作可能に結合されたコントローラ（１５）であって、該コントローラ（１５）は前記第１の比較出力が生成された場合に前記第２のイネーブルトランジスタ（３４）をディスエーブルし、かつ前記第２の比較出力が生成された場合に前記第１のイネーブルトランジスタ（２６）をディスエーブルすることにより、電力消費を最小化するもの、
を具備することを特徴とする低電力比較器（１０）。
【請求項２】
比較出力を生成するために信号を比較する方法であって、
（ａ）第１の対の相補トランジスタ（２８）および第１のイネーブルトランジスタ（２６）に相互動作可能に結合された第１の対のトランジスタ（２４）を含む第１の回路段（１２）に第１の入力信号を結合する段階、
（ｂ）第２の対の相補トランジスタ（３６）および第２のイネーブルトランジスタ（３４）に相互動作可能に結合された第２の対のトランジスタ（３２）を含む第２の回路段（１４）に第２の入力信号を結合する段階であって、前記第１および第２の対のトランジスタ（２４，３２）および前記第１および第２の対の相補トランジスタ（２８，３６）はポジティブフィードバックを提供するよう結合されているもの、
（ｃ）前記第１の入力信号が前記第２の入力信号より大きい場合に前記第１の対の相補トランジスタ（２８）の内の少なくとも１つを作動させることにより第１の比較出力を生成する段階、
（ｄ）前記第２の入力信号が前記第１の入力信号より大きい場合に前記第２の対の相補トランジスタ（３６）の内の少なくとも１つを作動させることにより第２の比較出力を生成する段階、そして
（ｅ）前記第１の比較出力が生成されたときに前記第２のイネーブルトランジスタ（３４）をディスエーブルし、かつ前記第２の比較出力が生成されたときに前記第１のイネーブルトランジスタ（２６）をディスエーブルして、電力消費を最小化する段階、
を具備することを特徴とする比較出力を生成するために信号を比較する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は一般的には集積回路に関し、かつより特定的には、信号の比較に使用される回路に関する。
【０００２】
【従来の技術】
比較器は通常集積回路（ＩＣ）に使用されて入力信号の電圧レベルを比較しかつその比較の結果を示す出力信号を生成する。比較器の出力は典型的には前記ＩＣにおいてさらにスイッチングを行うための基礎を提供する。
【０００３】
１つの特定の形式の比較器はウィンドウ比較器（ｗｉｎｄｏｗ  ｃｏｍｐａｒａｔｏｒ）である。ウィンドウ比較器は、とりわけ、電圧調整回路の制御のために使用される。ウィンドウ比較器においては、入力信号はハイのウィンドウレベルおよびローのウィンドウレベルと比較される。入力信号レベルが前記ハイレベルを超えたとき、第１の信号が生成される。入力信号レベルが前記ハイのウィンドウレベルとローのウィンドウレベルの間にあるとき、第２の信号が生成される。最後に、入力信号レベルがローのウィンドウレベルより低い場合には、第３の信号が生成される。従って、入力信号が制御されるべき電圧である場合、ウィンドウ比較器によって生成される信号は入力信号の電圧を調整するために使用できる。
【０００４】
比較器は数多くの異なる方法で構成できる。例えば、演算増幅器は２つの入力信号を比較するよう構成でき、該演算増幅器は第１の入力信号レベルが第２の入力信号レベルを超えたときに第１の信号を生成し、かつ第２の入力信号レベルが第１の入力信号レベルを超えたときに第２の信号を生成する。信頼性よく機能するものの、演算増幅器は動作が低速でありかつ多量の電流を消費することがある。従って、今日の高速度の、低電力回路においては、演算増幅器の比較器の構成は適切ではない。
【０００５】
【発明が解決しようとする課題】
このため、速度を増大しかつ電力を低減する試みにおいて他の比較器構造が開発された。１つの特定の構成は高速度の比較を提供するために高速度のスタビライジング・ラッチ（ｓｔａｂｉｌｉｚｉｎｇ  ｌａｔｃｈｅｓ）を使用した。しかしながら、この高速度のラッチは大きな電流を消費するものであった。従って、差動入力セクションを前記高速ラッチに結合してラッチの電流消費を低減した。しかしながら、差動入力セクションを用いても、前記構成は依然として低電力ＩＣの要求を超えるレベルの電流を消費する。
【０００６】
従って、高速度で動作しかつ共通のＩＣ回路内で使用できるように複数の信号の比較が可能な比較回路の必要性が存在する。
【０００７】
【課題を解決するための手段】
概略的に、本発明は低電力および高速度の比較器およびその動作方法を提供する。より詳細には本発明は比較の目的でポジティブフィードバックを生成するよう相互作用的に結合されかつ不作動（ｎｏｎ−ａｃｔｉｖｅ）ステージまたは回路段を通る電流を阻止するよう制御される複数のステージまたは回路段を有する比較器を提供する。このようにして、本発明の比較器は信号を比較して高速度の出力を生成するが、依然として電流消費を抑制し、それによって電力消費を低減する。
【０００８】
【発明の実施の形態】
図１は、本発明の教示を導入した低電力比較器１０を示す。好ましくは、該低電力比較器は第１ステージ１２、第２ステージ１４、およびコントローラ１５を具備する。これらの構成要素は組み合わせて動作し第１の入力信号１６と第２の入力信号１８との間での高速度の比較を可能にする。第１の入力信号１６の電圧レベルが第２の入力信号１８の電圧レベルを超えたとき、第１の比較出力２０が生成される。第２の入力信号１８の電圧レベルが第１の入力信号１６の電圧レベベを超えたとき、第２の比較出力２２が生成される。
【０００９】
好ましくは、第１のステージ１２は第１の対のトランジスタ２４、第１のイネーブルトランジスタ２６、および第１の対の相補（ｃｏｍｐｌｅｍｅｎｔａｒｙ）トランジスタ２８を具備する。好ましくは、前記第１の対のトランジスタ２４は並列に接続されそれらのソースが基準電圧ＶＤＤに接続した１対のＰチャネル電界効果トランジスタ（ＦＥＴ）を含む。前記イネーブルトランジスタ２６は好ましくはそのソースが前記第１の対のトランジスタ２４のドレインに接続されたＮチャネルＦＥＴから構成される。好ましくは、前記第１の対の相補トランジスタ２８は並列に接続されそれらのソースが基準グランドに接続されかつそれらのドレインが第１のイネーブルトランジスタ２６のドレインに接続された１対のＮチャネルＦＥＴから構成される。
【００１０】
第２ステージ１４は好ましくは第２の対のトランジスタ３２、第２のイネーブルトランジスタ３４、および第２の対の相補トランジスタ３６を具備する。好ましくは、第１の対のトランジスタ３２は並列に接続されそれらのソースが基準電圧ＶＤＤに接続され、かつそれらのドレインが第２のイネーブルトランジスタ３４のソースに接続された２つのＰチャネルＦＥＴから構成される。好ましくは、前記第２の対の相補トランジスタ３６は並列に接続され従ってそれらのソースが基準グランドに接続されかつそれらのドレインがイネーブルトランジスタ３４のドレインに接続された１対のＮチャネルＦＥＴから構成される。ＦＥＴが好ましいが、当業者にはｐｎｐバイポーラおよびｎｐｎバイポーラトランジスタを、それぞれ、前記対のトランジスタ２４または３２および前記対の相補トランジスタ２８または３６に使用できることは容易に明らかであろう。当業者はまた前記対のトランジスタ２４または３２はＮチャネルＦＥＴとすることができ、一方イネーブルトランジスタ２６または３４および前記対の相補トランジスタ２８または３６はＰチャネルＦＥＴとすることができることを認識するであろう。
【００１１】
前記第１の対のトランジスタ２４は相互作用的に第２の対のトランジスタ３２に結合され、それによってそれらが互いにポジティブフィードバック４６を提供するようにされる。好ましくは、前記第１の対のトランジスタ２４の内の１つのゲートは第２の対のトランジスタ３２の内の１つのドレインに接続される。さらに、好ましくは、第２の対のトランジスタ３２の内の１つのゲートは第１の対のトランジスタ２４の内の１つのドレインに接続される。このようにして、ポジティブフィードバック４６が第１の対のトランジスタ２４と第２の対のトランジスタ３２との間に与えられ、従って１つのステージがターンオンしている場合にそれは他のステージをより急速にターンオフさせるのを助け、かつ逆も同様である。
【００１２】
第１の対の相補トランジスタ２８も第２の対の相補トランジスタ３６に相互作用的に結合されトランジスタ対の間でポジティブフィードバック４８を提供する。好ましくは、第１の対の相補トランジスタ２８の１つのゲートは第２の対の相補トランジスタ３６の内の１つのドレインに結合される。さらに、好ましくは、第２の対の相補トランジスタ３６の内の１つのゲートは第１の対の相補トランジスタ２８の内の１つのドレインに接続される。このようにして、ポジティブフィードバック４８が比較の処理において使用するために第１の対の相補トランジスタ２８および第２の対の相補トランジスタ３６の間に存在することになる。
【００１３】
第１の入力信号１６は第１の対の相補トランジスタ２８の内の１つのゲートに結合している。第２の入力信号１８は第２の対の相補トランジスタ３６の内の１つのゲートに結合する。クロック信号３０は第１の対のトランジスタ２４の内の１つのゲートにかつ第２の対のトランジスタ３２の内の１つのゲートに結合してクロック信号３０の論理ローの部分の間に第１の比較出力２０および第２の比較出力２２を基準電圧レベルＶＤＤにプリチャージする。
【００１４】
コントローラ１５は好ましくは第１のＡＮＤゲート３８および第２のＡＮＤゲート４０から構成される。クロック信号３０および第２の比較出力２２はＡＮＤゲート３８に入力し一方ＡＮＤゲート３８の出力は第１のイネーブル信号４２を第１のイネーブルトランジスタ２６のゲーティング信号として提供する。クロック信号３０および第１の比較出力２０は第２のＡＮＤゲート４０に入力し、ＡＮＤゲート４０の出力は第２のイネーブルトランジスタ３４へのゲーティング信号として作用する第２のイネーブル信号４４を提供する。コントローラ１５は比較サイクルの間に変換器またはコンバータ１０の不活動ステージを通って流れる電流を防止するよう作用する。
【００１５】
図２は、低電力比較器１０の等価回路のブロック図を示す。該低電力比較器１０はクロック信号３０の論理ハイの部分において第１の入力信号１６を第２の入力信号１８と比較するよう動作する。第１の入力信号１６が第２の入力信号１８より高い電圧レベルにあるとき、比較器は第１の比較出力２０を生成する。あるいは、第２の入力信号１８が第１の入力信号１６よりも高い電圧にある場合に、比較器１０は第２の比較出力２２を生成する。好ましくは、第１の比較出力２０および第２の比較出力２２は論理ローのレベルでアクティブとされる。
【００１６】
第１の比較出力２０、第２の比較出力２２、およびクロック信号３０はコントローラ１３への入力として作用する。比較動作の間、コントローラ１５は、１つのステージ、１２または１４、をディスエーブルして比較器１０の電流消費を最小にする。従って、コントローラ１５は第１のイネーブルトランジスタのイネーブル４２を生成し、これは第１のステージ１２を必要な場合にイネーブルされた状態に留まらせ、かつ第２のイネーブルトランジスタのイネーブル４４を生成し、これは第２のステージ１４を必要な場合にイネーブルされた状態に留まらせる。
【００１７】
図３は、低電力比較器１０に結合されかつ該低電力比較器１０によってその動作の間に生成される信号のタイミング図を示す。図１、図２および図３を参照して低電力比較器１０の動作を説明する。クロック信号３０は好ましくは５０％のデューティサイクルを有しかつ前記第１の比較出力２０および前記第２の比較出力２２をプリチャージするよう作用する。クロック信号３０の論理ローの部分の間に、前記第１の対のトランジスタ２４の内の少なくとも１つおよび前記第２の対のトランジスタ３２の内の少なくとも１つがクロック信号３０によってターンオンされ、一方前記第１のイネーブルトランジスタ２６および前記第２のイネーブルトランジスタ３４がコントローラ１５によってターンオフされる。従って、第１の比較出力２０および第２の比較出力２２の双方は論理ハイのレベルＶＤＤにプリチャージされる。
【００１８】
図３の左半分を特に参照すると、第１の入力信号１６が第２の入力信号１８よりも高い電圧レベルにある場合の比較器１０の動作が示されている。クロック信号３０がハイになったとき、第１の比較出力２０および第２の比較出力２２の双方が論理ハイのレベルにある。従って、第１のイネーブル信号４２および第２のイネーブル信号４４は論理ハイのレベルにあり、かつ第１のイネーブルトランジスタ２６および第２のイネーブルトランジスタ３４はターンオンされる。前記第１の入力信号１６は第２の入力信号１８よりも高い電圧レベルにあるから、前記ポジティブフィードバック４８によって第１の対の相補トランジスタ２８が第２の対の相補トランジスタ３６よりも急速にターンオンしかつ、その結果、第２の対の相補トランジスタ３６をターンオフさせる。従って、第１の比較出力２０は第２の比較出力２２が論理ハイのレベルに留まっている間にただちに論理ローのレベルにプルダウンされる。第１の比較出力２０における論理ローのレベルおよびポジティブフィードバック４６は前記第２のトランジスタ対３２の内の少なくとも１つをターンオンさせ第２の比較出力２２を論理ハイのレベルに保持する。また、第２の比較出力２２の論理ハイのレベルおよびポジティブフィードバック４６は前記第１の対のトランジスタ２４をターンオフさせ第１の比較出力２０がローに留まることができるようにする。このようにして、比較器の出力信号は急速にそれらの安定なレベルに移行する。
【００１９】
前記第２の入力信号１８は論理ローのレベルより高くなるから、関連するＮチャネル電界効果トランジスタは部分的にターンオンした状態に留まる。従って、比較器１０の動作の比較段階の間に、電流はソース電圧レベルＶＤＤから基準グランドに流れようとする。第１の比較出力２０が論理ローであるから、ＡＮＤゲート４０の出力は論理ローでありかつ第２のイネーブルトランジスタ３４はターンオフされる。従って、コントローラ１５は第２のステージ１４をディスエーブルして電流が該ステージを通って流れるのを防止する。図３に示されるように、第２のイネーブル信号４４はクロック信号３０の立上りエッジにおいて非常に短い時間の間論理ハイに移行しかつ次に第１の比較出力２０が論理ローのレベルに移行したとき論理ローになる。あるいは、前記第１のイネーブル信号４２はクロック信号３０および第２の比較出力２２の双方が論理ハイのレベルにあるからハイに留まる。
【００２０】
次に図３の右側の半分を参照すると、第２の入力１８が第１の入力１６より高い電圧レベルにある場合の比較器の動作が示されている。この比較においては、比較器１０は前に述べた動作と対称的な方法で動作する。クロック信号３０が論理ローの場合、第１の比較出力２０および第２の比較出力２２の双方がそれぞれ第１の対のトランジスタ２４および第２の対のトランジスタ３２によって論理ハイのレベルにプリチャージされる。クロック信号３０がハイに移行したとき、第２の入力信号１８が第１の入力信号１６よりも高い電圧レベルにあるから、第２の対の相補トランジスタ３６は第１の対の相補トランジスタ２８よりも急速にターンオンし、第２の比較出力がアクティブローになり、かつ第１の比較出力２０がハイに留まっている。コントローラ１５は次に第１のイネーブルトランジスタ２６をディスエーブルして第１ステージ１２を通って基準電圧レベルＶＤＤから基準グランドへ流れる電流を阻止する。
【００２１】
従って、本発明の比較器１０は入力信号の間の高速度の比較を提供する一方で、不作動のステージ、１２または１４、を通る電流を防止する。このようにして、本発明の比較器１０は従来技術の比較回路によって提供されなかった利点を与える。
【００２２】
図４は、本発明の低電力、マルチ入力比較器１００を示す。図４において使用された番号付けは前記実施形態と共通の要素に対して図１に使用されたものに対応する。マルチ入力低電力比較器１００は第１ステージ１２、第２ステージ１４、第３ステージ１０１、およびコントローラ１５を具備する。第１の入力信号１６は第１ステージ１２に入力され、第２の入力信号１８は第２ステージ１４へ入力され、そして第３の入力信号１０２は第３ステージ１０１に入力される。好ましくは、第１ステージ１２、第２ステージ１４、および第３ステージ１０１はおのおの前記図１の実施形態と同様に１対のトランジスタおよび１対の相補トランジスタを具備する。さらに、マルチ入力低電力比較器１００は好ましくはおのおののステージの間にポジティブフィードバックを備え、それによって任意の２つのステージに結合される信号が比較できるようにされる。第１ステージ１２および第２ステージ１４の対のトランジスタはポジティブフィードバック４６を生成するよう相互作用的に結合され、一方第１ステージ１２および第２ステージ１４の対の相補トランジスタはポジティブフィードバック４８を生成するよう相互作用的に接続されている。第１ステージ１２および第３ステージ１０１の対のトランジスタはポジティブフィードバック１１２を生成するよう相互作用的に接続され、一方第１ステージ１２および第３ステージ１０１の対の相補トランジスタはポジティブフィードバック１１４を生成するよう相互作用的に接続されている。
【００２３】
クロック信号３０は前の実施形態と同様に、第１ステージ１２、第２ステージ１４、第３ステージ１０１、およびコントローラ１５への入力として作用する。コントローラ１５は選択的に、第１のイネーブル信号４２を介して前記第１ステージ１２を、第２イネーブル信号４４を介して第２ステージ１４を、および第３のイネーブル信号１０６を介して第３ステージ１０１をイネーブルする。コントローラ１５はその入力として前記第１の出力２０、前記第２の出力２２、第３の出力１０４、およびクロック信号３０を受ける。マルチ入力低電力比較器１００は選択的に第１の入力１６を第２の入力１８とまたは第１の入力１６を第３の入力１０２に対して比較する。しかしながら、当業者は本発明の教示は第２の入力１８を第３の入力１０２に対しあるいは任意の番号のステージに対し比較するよう適用できることを容易に理解するであろう。
【００２４】
図５は、マルチ入力低電力比較器１００の等価回路のブロック図を示し、この場合該比較器１００はウィンドウ比較器として機能する。この場合、第１の入力信号１６は可変入力に対応し、第２の入力信号１８は基準ローレベルに対応し、かつ第３の入力信号１０２は基準ハイレベルに対応する。好ましくは、第１の比較サイクルにおいて、比較器１００は第１の入力１６を第２の入力１８に対して比較しかつ第２の比較サイクルでは第１の入力１６を第３の入力１０２に対して比較する。コントローラ１５は前記比較が行われるように第１ステージ１２、第２ステージ１４、および第３ステージ１０１を選択的にイネーブルする。第１の入力信号１６が第２の入力信号１８に対して比較されたとき、コントローラ１５は比較選択信号１０７を論理ハイにセットする。第１の入力信号１６が第３の入力信号１０２と比較される場合、コントローラ１５は比較選択信号１０７を論理ローにセットする。
【００２５】
図６は、マルチ入力低電力比較器１００に結合されかつ該比較器１００によって出力される信号のタイミング図を示す。図４、図５および図６を参照してマルチ入力比較器１００の動作を説明する。図６の左半分の左側部分を参照すると、第１の入力信号１６および第２の入力信号１８の間の比較が行われる場合の比較器１００の動作が示されている。この比較を可能にするため、コントローラ１５は比較選択信号１０７を論理ハイのレベルにセットして第１のステージ１２および第２のステージ１４をイネーブルする。第１の比較においては、第１の入力信号１６は第２の入力信号１８よりも高い電圧レベルにある。前と同様に、クロック信号３０が論理ローである場合、第１の比較器出力２０および第２の比較器出力２２が論理ハイのレベルにプリチャージされる。次に、クロック３０が論理ハイに移行したとき、ポジティブフィードバック４６および４８によって第１の比較器出力２０が論理ローのレベルに強制され、第１の入力信号１６が第２の入力信号１８よりも高い電圧レベルにあることを示す。これが生じたとき、第１のイネーブル４２は論理ハイに留まり、一方第２のイネーブル４４はクロック３０の立上りエッジの直後に論理ローのレベルに移行し、それによって第２ステージ１４をディスエーブルしかつマルチ入力比較器１００の第２ステージを通って電流が流れるのを防止する。従って、マルチ入力比較器１００は高速度かつ低電力の方法で動作し、従来の比較器よりも重要な利点を提供する。
【００２６】
次に図６の左半分の右側部分を参照して、第１の入力信号１６および第２の入力信号１８が比較されるが第２の入力信号が第１の入力信号１６よりも高い電圧レベルにある場合の比較器１００の動作を説明する。クロック信号３０が論理ローである場合、第１の比較器出力２０および第２の比較器出力２２の双方は論理ハイである。しかしながら、クロック信号３０が論理ハイに移行したとき、第１ステージ１２および第２ステージ１４の間のポジティブフィードバック４６および４８によって第２の比較出力２２が論理ローにされかつ第１の比較出力２０が論理ハイのレベルに留められる。その結果、クロック信号３０がハイに移行した直後に第１イネーブル４２は論理ローのレベルに強制され、それによってマルチ入力比較器１００の第１ステージ１２をディスエーブルして該比較器の第１ステージ１２を通って電流が流れるのを防止する。第２イネーブル１８はクロック３０の論理ハイの部分にわたり論理ハイに留まる。
【００２７】
次に、図６の右半分の左部分を参照すると、第１の入力信号１６が第３の入力信号１０２と比較される。この状態では、比較選択信号１０７が論理ローにセットされ従って第１ステージ１２および第３ステージ１０１の間の比較を行わせる。第１の比較においては、第１の入力１６が第３の入力１０２よりも高い電圧レベルにある。従って、第１ステージ１２および第３ステージ１０１の間のポジティブフィードバック１１２および１１４によってクロック３０が論理ハイのレベルに移行したとき第１の出力２０が論理ローのレベルにされ、一方第３の出力１０４は論理ハイのレベルに保持される。従って、第３の出力１０４が論理ハイのレベルに移行するから、コントローラ１５は第３のイネーブル信号１０６を論理ローのレベルに強制し、それによってクロック信号３０が論理ハイに移行したすぐ後に第３ステージ１０１をディスエーブルし、一方第１ステージ１２はイネーブルし続ける。第３ステージ１０１をディスエーブルすることにより、第３ステージ１０１を通って流れる電流が防止される。
【００２８】
次に図６の右半分の右側を参照すると、第３の入力１０２が第１の入力１６よりも高い電圧レベルにある状態が示されている。クロック信号３０が論理ローである間は、第１の比較器出力２０および第３の比較器出力１０４の双方は論理ハイのレベルにプリチャージされる。次に、クロック信号３０が論理ハイに移行したとき、第１ステージ１２および第３ステージ１０１の間のポジティブフィードバック１１２および１１４によって第３比較器出力１０４が論理ローにされ、一方第１の比較器出力２０を論理ハイに保つ。その結果、コントローラは第１イネーブル１６を論理ローに強制し、それによって第１ステージ１２をディスエーブルしかつ該ステージを通って電流が流れるのを防止する。第３のイネーブル信号１０６はクロック信号３０が論理ハイである場合は論理ハイに留まり、従ってマルチ入力比較器１００の第３ステージ１０１を動作できるようにする。
【００２９】
従って、本発明のマルチ入力比較器１００は従来の装置に対して重要な利点を提供する。それは複数の信号の間の高速度、低電力の比較を提供し、これに対し従来の装置は高速度の動作または低電力の動作のいずれか一方を提供するかあるいは両方とも提供しなかった。
【００３０】
図７は、低電力比較器１０の第１の好ましい動作方法を示す。該方法はブロック１２０でスタートし、そこで第１の入力信号１６が第１ステージ１２に結合される。該方法はブロック１２２に進み、そこで第２の入力信号１８が第２ステージ１４に結合される。次に、判断ブロック１２４において、第１の信号１６が第２の信号１８と比較され、かつ第１の信号１６が第２の信号１８より大きいか否かに関し判定が行われる。もし第１の信号１６が第２の信号１８よりも大きくなければ、本方法はブロック１２６に進み、そこで第２ステージ１４を作動させることにより第２比較出力２２が生成される。次に、制御はブロック１２６からブロック１２８に進み、そこで第１ステージ１２がディスエーブルされて電流の流出を防止する。判断ブロック１２４において、第１の信号１６が第２の信号１８よりも大きければ、制御はブロック１３０に進み、そこで第１の比較出力２０が第１ステージ１２を作動させることによって生成される。ブロック１３０から制御はブロック１３２に進み、そこで第２ステージ１４がディスエーブルされて該第２ステージ１４を通って電流が流れるのを防止する。ブロック１２８および１３２の双方から、制御はブロック１２０に戻り、そこで信号が再び比較器に結合される。
【００３１】
図８は、本発明に係わるマルチ入力比較器を動作させる方法を示す。該方法はブロック１３２でスタートし、そこで第１の入力信号１６が第１ステージ１２に結合される。次に、ブロック１３４において、第２の入力信号１８が第２ステージに結合される。次に、ブロック１３６において、第３の入力信号１０２が第３ステージ１０１に結合される。次に、制御は判断ブロック１３８に進み、そこで第１の信号１６を第２の信号１８と比較すべきか否かが判定される。もし第１の信号１６のレベルが第２の信号１８と比較されるべきでなければ、制御はブロック１４０に進み、そこで第２ステージ１４がディスエーブルされる。ブロック１４０から制御は判断ブロック１４２に進み、そこで第１の入力信号１６のレベルが第３の入力信号１０２のレベルと比較される。もし第１の入力信号１６が第３の入力信号１０２のレベルより高ければ、制御はブロック１４４に進み、そこで第１の出力２０が生成される。ブロック１４４から、制御はブロック１４６に進み、そこで第３ステージ１０１がディスエーブルされる。判断ブロック１４２において、第３の入力信号１０２が第１の入力信号１６よりも高いレベルにあれば、制御はブロック１４８に進み、そこで第３の出力１０４が生成される。ブロック１４８から制御はブロック１５０に進み、そこで第１の入力段１２がディスエーブルされて該第１の入力段１２を通って電流が流れるのを防止する。
【００３２】
判断ブロック１３８において、第１の入力信号１６および第２の入力信号１８が比較されるべきであれば、本方法はブロック１５２に進み、そこで第３の入力ステージ１０１がディスエーブルされる。ブロック１５２から本方法は判断ブロック１５４に進む。判断ブロック１５４において、第１の入力信号１６が第２の入力信号１８と比較される。もし第１の入力信号１６が第２の入力信号１８よりも高い電圧レベルにあれば、本方法はブロック１５６に進み、そこで第２の出力２２が生成される。ブロック１５６から、本方法はブロック１５０に進み、そこで第１ステージ１２がディスエーブルされて比較器１００を通って電流が流れるのを防止する。判断ブロック１５４において、第１の入力信号１６が第２の入力信号１８よりも大きければ、本方法はブロック１５８に進み、そこで第１の出力２０が生成される。ブロック１５８から、本方法はブロック１６０に進み、そこで第２ステージ１４がディスエーブルされて該第２ステージ１４を通って電流が流れるのを防止する。ブロック１４６，１５０および１６０から、本方法はブロック１３２に戻り、そこで信号が再び比較器に結合される。
【００３３】
【発明の効果】
本発明の方法は比較動作の間に比較器を通って流れる電流を低減するという大きな利点をもたらす。従来の装置と異なり、本発明の方法および装置は信号間の高速度、低電力の比較を提供しデジタル出力を与える。本比較器によって提供される出力信号は以後の動作が信号の比較にもとづいて行なわれる他の論理装置において使用することができる。
【００３４】
上に述べた好ましい実施形態は本発明の原理を示すものであるが、本発明の範囲を制限することを意図したものではない。添付の特許請求の範囲から離れることなく当業者によって数多くの他の実施形態および修正をこれらの好ましい実施形態に対して行うことが可能である。
【図面の簡単な説明】
【図１】本発明に係わる低電力比較器を示すブロック図である。
【図２】本発明に係わる低電力比較器の等価回路を示すブロック図である。
【図３】本発明に係わる低電力比較器に結合されかつ該低電力比較器によって生成される信号を示すタイミング図である。
【図４】本発明に係わるマルチ入力低電力比較器を示すブロック図である。
【図５】本発明に係わるマルチ入力低電力比較器の等価回路を示すブロック図である。
【図６】本発明に係わるマルチ入力低電力比較器に結合されかつ該マルチ入力低電力比較器によって生成される信号を示すタイミング図である。
【図７】本発明の第１の好ましい実施形態に係わる方法を示す論理図である。
【図８】本発明の第２の好ましい実施形態に係わる方法を示す論理図である。
【符号の説明】
１０  低電力比較器
１２  第１ステージ
１４  第２ステージ
１５  コントローラ
２４，３２  トランジスタ対
２６，３４  イネーブルトランジスタ
２８，３６  相補トランジスタ対
３８，４０  ＡＮＤゲート
１０１  第３ステージ
【図１】
0003692176.tif 000002
【図２】
0003692176.tif 000003
【図３】
0003692176.tif 000004
【図４】
0003692176.tif 000005
【図５】
0003692176.tif 000006
【図７】
0003692176.tif 000007
【図６】
0003692176.tif 000008
【図８】
0003692176.tif 000009