(57)【特許請求の範囲】
【請求項１】
前記記録ヘッドに転送する記録データを所定のデータ数をアドレス単位として保持するプリントバッファと、
複数の記録エレメントで構成され記録を行う複数のインク色に対応した複数の記録エレメント群を、前記所定のデータ数と同数の所定ドット数の間隔を空けて直線状に配すと共に、前記所定ドット数の自然数倍の数の記録エレメントで前記各記録エレメント群が構成されている記録ヘッドを用い、記録が成されるべき複数の記録列に斜めに交差するように配された前記記録エレメント群の列を前記記録列の配列方向に、被記録媒体に対して相対的に移動させることで画像の記録を行う記録装置であって、
前記記録列に沿った方向に前記記録データの読み出しアドレスを順に指定する第１アドレス指定回路と、
隣接する記録列のアドレスへアドレスの指定をシフトする第２アドレス指定回路と、
前記第１アドレス指定回路の所定回数のアドレス指定毎であって、１つの前記記録エレメント群の記録エレメント数と隣接する前記間隔の所定ドット数の合計が前記アドレス単位に対応した前記所定のデータ数の自然数倍となる前記所定回数のアドレス指定毎に、前記第２のアドレス指定回路によるアドレスのシフトを行わせることで、前記記録エレメントの列に対して前記交差する複数の記録列に対応したデータを転送させるアドレス切り換え回路と、
前記第１アドレス指定回路による前記所定回数の指定によるデータ毎に隣接する記録列に記録を行う記録手段とを有することを特徴とする記録装置。
【請求項２】
前記第１のアドレス指定回路は前記プリントバッファ内の前記記録列に対応した列の先頭のアドレスを保持するアドレスレジスタを有し、前記第２のアドレス指定回路は、隣接する記録列のアドレスへアドレスの指定をシフトするためのオフセット値を保持する水平オフセットレジスタを有し、前記アドレス切り換え回路は、前記所定回数のアドレス指定毎に前記水平オフセットレジスタに保持されたオフセット値分アドレスをシフトさせる階段パターンレジスタを有する請求項１に記載の記録装置。
【請求項３】
前記複数色の記録に対応した記録エレメント群はそれぞれ前記被記録媒体上の異なる列に対して記録を行う請求項１もしくは２に記載の記録装置。
【請求項４】
前記記録ヘッドは、熱によりインクを吐出することを特徴とする請求項１ないし３のいずれかに記載の記録装置。
【請求項５】
前記記録ヘッドは、前記複数色間の前記間隔に対応するドット分を含まない前記複数の記録エレメント群を構成する記録エレメント数分のデータを前記プリントバッファから受け取るためのシフトレジスタを有することを特徴とする請求項１に記載の記録装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は被記録媒体に時分割駆動で記録を行う記録装置に関する。
【０００２】
【従来の技術】
複数の記録エレメントを有する記録ヘッドで被記録媒体に記録を行う方式には、ドットインパクト記録方式、感熱記録方式、インクジェット記録方式等がある。これらの方式は記録エレメントの数が多くなれば瞬時の駆動用電力消費が大きくなるため、電源装置の大型化や電力供給用の電源線の大電流容量化を招いてしまう。
【０００３】
また、インクジェット記録方式では同時に多数のノズル（記録エレメント）を駆動した時、各ノズルで発生した衝撃波が記録ヘッド内のインク供給側の共通液室内で大きな干渉を起こすため、吐出が不安定になる。
【０００４】
それの解決手段として従来多く用いられる方法に、記録エレメントを複数のグループに分割して駆動周期内で分割駆動する方法がある。この方式では駆動周期内で駆動用電力消費が分散し前記電源系の不具合が軽減され、またインクジェット記録方式では衝撃波の干渉が軽減される。
【０００５】
【発明が解決しようとする課題】
しかし、本来同時駆動してはじめて被記録媒体の正規の画素位置に記録されるものが、分割駆動することにより図１５のごとく記録位置が正規の画素位置と異なるため画像の乱れが生じる。図１５の例は、分割数が４個であり等分割駆動した場合である。破線交差点が正規の記録位置であり、●は画像情報に応じて記録ヘッドによってインク滴が着弾した位置であり、○は本来は記録紙上に現れないが画像情報に応じてインク滴が着弾しなかった位置を示す。この例は縦罫線を印字した例であり、駆動周期内で分割駆動タイミングを広く分散させれば画像乱れが大きいことが分かる。
【０００６】
そのため分割駆動タイミングを広く分散できず、図１６は分割駆動を駆動周期の１／２の期間内で等分割駆動した例である。画像乱れは軽減するが依然存在し、前述の共通液室内の干渉を抑制する効果は半減してしまう欠点があった。
【０００７】
本発明は分割駆動タイミングを駆動周期内で広く分散させることにより前記電源系の不具合やインクジェット記録方式の場合の衝撃波の干渉をより一層軽減し、かつ分割駆動しても画像乱れの無い記録装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の記録装置は、前記記録ヘッドに転送する記録データを所定のデータ数をアドレス単位として保持するプリントバッファと、複数の記録エレメントで構成され記録を行う複数のインク色に対応した複数の記録エレメント群を、前記所定のデータ数と同数の所定ドット数の間隔を空けて直線状に配すと共に、前記所定ドット数の自然数倍の数の記録エレメントで前記各記録エレメント群が構成されている記録ヘッドを用い、記録が成されるべき複数の記録列に斜めに交差するように配された前記記録エレメント群の列を前記記録列の配列方向に、被記録媒体に対して相対的に移動させることで画像の記録を行う記録装置であって、
前記記録列に沿った方向に前記記録データの読み出しアドレスを順に指定する第１アドレス指定回路と、隣接する記録列のアドレスへアドレスの指定をシフトする第２アドレス指定回路と、前記第１アドレス指定回路の所定回数のアドレス指定毎であって、１つの前記記録エレメント群の記録エレメント数と隣接する前記間隔の所定ドット数の合計が前記アドレス単位に対応した前記所定のデータ数の自然数倍となる前記所定回数のアドレス指定毎に、前記第２のアドレス指定回路によるアドレスのシフトを行わせることで、前記記録エレメントの列に対して前記交差する複数の記録列に対応したデータを転送させるアドレス切り換え回路と、前記第１アドレス指定回路による前記所定回数の指定によるデータ毎に隣接する記録列に記録を行う記録手段とを有することを特徴とする。
【０００９】
【作用】
上記構成によれば、上記第１アドレス指定回路と第２アドレス指定回路とアドレス切り換え回路により、ヘッドの構造に対応したアドレス読み出しを指定することで、インク色に対応した記録エレメント群間に所定間隔が空いているようなヘッドであっても、ＣＰＵの負荷を軽減して記録エレメント群の列に対して前記交差する複数の記録列に対応したデータを転送させることができる。
【００１０】
【実施例】
以下、図面を参照して本発明の実施例を具体的に説明する。
【００１１】
図１は、本発明の記録装置に適用可能な回路構成を示すブロック図を示す。図１において１はＣＰＵ、２はデータ転送回路、３はＲＡＭ、４は印字ヘッドである。
【００１２】
ＣＰＵ１は印字データを作成してＲＡＭ３内のプリントバッファに格納する。ＣＰＵ１とＲＡＭ３間のデータ転送はデータ転送回路２を経由して行なわれる。プリントバッファに格納された印字データは、データ転送回路２によって読み出されて印字ヘッド４に転送される。データ転送回路２とＲＡＭ３間のデータ転送は、アドレス信号ＡＤＤＲＥＳＳ、データ信号ＤＡＴＡ、読み出し信号ＲＥＡＤ−、書き込み信号ＷＲＩＴＥ−によって制御される。ここで、−は信号がローアクティブであることを示す。
【００１３】
データ転送回路２は、プリントバッファ内のデータをバイト単位で読み出し、シリアルデータに変換してヘッド４に転送する。ヘッド４は１２８本のインク噴射ノズル（吐出口）が１列に配置されたインクジェットヘッドであり、１２８ビットのシフトレジスタを内蔵している。データ転送回路２から転送されたシリアルデータはシフトレジスタに順次格納され、このデータによって各ノズルを駆動するか否かの選択が行なわれる。ヘッドを１回駆動することによって記録紙上に縦一列に並んだドット（例えば、ブラックドット）が最大１２８個形成される。また、本プリンタにおいては印字ヘッドはキャリッジに搭載されて記録紙に対して水平方向に走査され、記録紙は垂直方向に搬送される。
【００１４】
図２はデータ転送回路２中におけるプリントバッファ読み出しのためのアドレス作成回路のブロック図を示す。
【００１５】
図２において、１１は黒用アドレス（Ｋ）レジスタ、１２は黒用水平オフセット（ＫＨ）レジスタ、１３は待避レジスタ、１４はセレクタ、１５はマスク回路、１６は反転／非反転回路、１７は加算器、１８はキャリー制御回路である。データ信号Ｄ０〜１５はＣＰＵ１が書き込んだデータを転送する。アドレスレジスタ１１と水平オフセットレジスタ１２はデータ信号Ｄ０〜１５に接続され、アドレスレジスタ１１はスタートアドレス値を、水平オフセットレジスタ１２は水平オフセット値を格納する。スタートアドレスと水平オフセットの設定はＣＰＵ１が管理する。なお、ここでは印字色として黒（Ｋ）を例に取ったが、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）等でもよい。
【００１６】
アドレスレジスタ１１の出力信号ＰＢＡ０〜１８は、出力バッファを通してＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに接続される。待避レジスタ１３は、アドレスレジスタ１１が出力した値を一時的に保存して信号ＬＡ０〜１８に出力する。セレクタ１４は、ＰＢＡ０〜１８とＬＡ０〜１８のどちらかを選択して信号ＳＡ０〜１８に出力する。マスク回路１５は、水平オフセットレジスタ１２の出力のマスクを制御する。マスク回路１５の出力値はマスク状態においては０となり、マスク状態でないときは水平オフセットレジスタ１２の出力値がそのまま出力される。
【００１７】
反転／非反転回路１６は、マスク回路１５の出力の反転／非反転を制御する。加算器１７は、セレクタ１４の出力値と反転／非反転回路１６の出力値を加算して信号ＮＰＡ０〜１８に出力する。キャリー制御回路１８は、加算器１７のキャリー入力信号を制御する。信号ＮＰＡ０〜１８は、アドレスレジスタ１１に入力され、アドレス値の再設定に使用される。
【００１８】
図３はプリントバッファのデータ構造を示す。図３において、各長方形は１バイトの印字データを示し、長方形内の式は各印字データが格納されているアドレスを示す。式中でＫはスタートアドレス、ＫＨは水平オフセット値である。アドレスＫからＫ＋１５までの１６バイトのデータは垂直方向に連続した１２８ドットの印字データであり、印字ヘッドの１回の駆動によって印字される。また、印字データのアドレスは水平方向に対しては１ドットにつきＫＨずつ変化する。
【００１９】
図４はデータ転送回路２の動作を示すタイミングチャートである。図２に示したアドレス作成回路の動作を、図４に基づいて具体的に説明する。
【００２０】
まず、順方向印字、即ちキャリッジが記録紙に対して左から右に走査される場合について述べる。図４において、ＣＬＫはアドレス作成回路を同期的に動かすためのクロック信号であり、アドレス作成回路の各部はＣＬＫの立ち上がりに同期して変化する。アドレスレジスタ１１の値はＫに、水平オフセットレジスタ１２の値はＫＨに、予め設定されている。
【００２１】
データ転送回路２がプリントバッファの読み出しを開始すると、信号ＰＢＡ０〜１８の値ＫがＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに出力され、リード信号ＲＥＡＤ−にリードパルスが出力される。そのため、スタートアドレスＫから印字データが読み出され、印字ヘッド４に転送される。この最初の読み出し時にスタートアドレスＫは待避レジスタ１３に格納され、信号ＬＡ０〜１８の値はＫになる。
【００２２】
セレクタ１４は信号ＰＢＡ０〜１８を選択しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１８に等しくなる。マスク回路１５はマスク状態であり、出力値は０である。また、反転／非反転回路１６は非反転状態なのでマスク回路１５の出力値０がそのまま出力される。キャリー制御回路１８はキャリーをセットしているので、加算器１７に対して１を加算（インクリメント）するのと同等の効果を持つ。
【００２３】
図４において、加算器の名が付いた信号は反転／非反転回路１６の出力値とキャリー制御回路１８の出力を加算したものであり、信号ＳＡ０〜１８とこの加算値の和が信号ＮＰＡ０〜１８に出力される。加算値が＋１となっているのでＮＰＡ０〜１８の値はＫ＋１となり、この値はアドレスレジスタ１１にフィードバックされる。そのため、アドレスレジスタ１１の値は次のクロックでＫ＋１に設定され、アドレスＫ＋１から印字データが読み出されて印字ヘッド４に転送される。
【００２４】
同様にして、アドレスレジスタ１１の値はＫ＋１５まで順次加算される。従ってプリントバッファのアドレスはＫからＫ＋１５まで連続的に読み出され、都合１６バイトの印字データが印字ヘッドに転送される。
【００２５】
最後のクロック時にはセレクタ１４は信号ＬＡ０〜１８を選択するので、信号ＳＡ０〜１８の値は待避レジスタ１３に保存されていた値Ｋとなる。またマスク回路１５は非マスク状態となって水平オフセットレジスタ１２の値ＫＨを出力し、キャリー制御回路１８はキャリーをリセットするので加算値はＫＨとなる。そのためＮＰＡ０〜１８の値はＫ＋ＫＨとなり、この値は最後のクロックによってアドレスレジスタ１１に設定される。
【００２６】
図３に示すようにアドレスＫ＋ＫＨはアドレスＫの右隣の印字データであり、アドレスレジスタ１１の値は印字ヘッドの駆動１回分の印字データが転送された後は自動的に右隣のアドレスに再設定されることになる。そのためＣＰＵは、キャリッジを走査する前に一度スタートアドレスを設定すれば、キャリッジを走査している間はアドレスを設定し直す必要は無い。
【００２７】
次に、逆方向印字の場合について説明する。逆方向印字時も順方向印字と同様、プリントバッファのアドレスがＫからＫ＋１５まで連続的に読み出され、１６バイトの印字データが印字ヘッドに転送される。ただし、最後のクロック時には反転／非反転回路１６は反転状態となり、キャリー制御回路１８はキャリーをセットするので加算値は−ＫＨとなる。そのため、印字データの転送終了後はアドレスレジスタ１１の値はＫ−ＫＨに設定され、アドレスＫに対して左隣のアドレスを示すことになる。
【００２８】
なお、上記セレクタ１４、マスク回路１５、反転／非反転回路１６の選択状態、マスク状態、反転状態は、図示しないタイミング制御回路が上記クロック信号ＣＬＫに基づいて制御している。
【００２９】
以上説明したように、本例によるデータ転送回路はプリントバッファ内のデータを自動的に読み出すため、ＣＰＵ１はキャリッジを走査する前に一度スタートアドレスを設定すれば、キャリッジを走査している間はプリントバッファの読み出しに関与する必要は無い。従って、ＣＰＵ１の負荷は軽減される。
【００３０】
また、プリントバッファの水平方向のアドレス変化を水平オフセットレジスタで設定することにより、垂直方向のアドレス連続量を任意に設定することが可能になる。例えば、ＣＰＵ１は縦３２バイトで構成されるプリントバッファを作成しておき、印字時にはその中の縦１６バイト分の印字データのみを使って印字するようなことも可能である。そのためＣＰＵ１は、印字ヘッドのドット数とは無関係にプリントバッファの構造を決めることができ、プリントバッファの作成が容易となる。
【００３１】
次に、本発明の前提となる他の例について説明する。本例におけるデータ転送回路を備えたプリンタの主要な回路構成は図１と同等であり、ＣＰＵ１、データ転送回路２、ＲＡＭ３、印字ヘッド４を有している。
【００３２】
図５は本例における印字ヘッドのドット構成を示す。印字ヘッドは１３６本のインク噴射ノズル（吐出口）が一列に配置されたインクジェットヘッドであり、上から２４ノズルにはイエローのインクが供給され、記録紙上にイエローのドットを形成する。同様にして、次の２４ノズルにはマゼンタのドットを形成し、その下の２４ノズルにはシアンのドットを形成し、一番下の６４ノズルにはブラックのドットを形成する。各色の間には８ドット分のギャップが設けられている。
【００３３】
また印字ヘッドは１３６ビットのシフトレジスタを備え、シフトレジスタに格納されたデータによって各ノズルを駆動するか否かの選択が行なわれる。シフトレジスタは１３６ビットのデータが１本につながっているので、印字ヘッドにデータを転送する際は、イエロー２４ドット、マゼンタ２４ドット、シアン２４ドット、ブラック６４ドットの印字データをこの順に並べて送る。
【００３４】
図６は、データ転送回路２におけるプリントバッファ読み出しのためのアドレス作成回路のブロック図を示す。図６において１０１ａはブラックアドレス（Ｋ）レジスタ、１０１ｂはイエローアドレス（Ｙ）レジスタ、１０１ｃはマゼンタアドレス（Ｍ）レジスタ、１０１ｄはシアンアドレス（Ｃ）レジスタ、１０２ａはブラック水平オフセット（ＫＨ）レジスタ、１０２ｂはイエロー水平オフセット（ＹＨ）レジスタ、１０２ｃはマゼンタ水平オフセット（ＭＨ）レジスタ、１０２ｄはシアン水平オフセット（ＣＨ）レジスタ、１０３はセレクタ、１０４は待避レジスタ、１０５はセレクタ、１０６はセレクタ、１０７はマスク回路１０８は反転／非反転回路、１０９は加算器、１１０はキャリー制御回路である。
【００３５】
データ信号Ｄ０〜１５はＣＰＵ１が書き込んだデータを転送する。アドレスレジスタ１０１ａ〜ｄと水平オフセットレジスタ１０２ａ〜ｄはデータ信号Ｄ０〜１５に接続され、アドレスレジスタ１０１ａ〜ｄは各色のスタートアドレス値を、水平オフセットレジスタ１０２ａ〜ｄは各色の水平オフセット値を格納する。スタートアドレスと水平オフセットの設定はＣＰＵ１が管理する。アドレスレジスタ１０１ａ〜ｄの出力はセレクタ１０３によって選択されて信号ＰＢＡ０〜１８として出力される。信号ＰＢＡ０〜１８は出力バッファを通してＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに接続される。待避レジスタ１０４はセレクタ１０３が出力した値を一時的に保存して信号ＬＡ０〜１８に出力する。セレクタ１０５はＰＢＡ０〜１８とＬＡ０〜１８のどちらかを選択して信号ＳＡ０〜１８に出力する。セレクタ１０６は水平オフセットレジスタ１０２ａ〜ｄの出力を選択する。
【００３６】
マスク回路１０７はセレクタ１０６の出力のマスクを制御する。マスク回路１０７の出力値はマスク状態においては０となり、マスク状態でないときはセレクタ１０６の出力値がそのまま出力される。反転／非反転回路１０８はマスク回路１０７の出力の反転／非反転を制御する。加算器１０９はセレクタ１０５の出力値と反転／非反転回路１０８の出力値を加算して信号ＮＰＡ０〜１８に出力する。キャリー制御回路１１１０は加算器１７のキャリー入力信号を制御する。信号ＮＰＡ０〜１８はアドレスレジスタ１０１ａ〜ｄに入力され、アドレス値の再設定に使用される。
【００３７】
プリントバッファのデータ構造を図７に示す。図７は４つの領域に分割され、各領域は上から順にイエロー、マゼンタ、シアン、ブラックのプリントバッファを示している。各領域内の長方形は１バイトの印字データを示し、長方形内の式は印字データが格納されているアドレスを示す。式中でＹはイエロースタートアドレス、ＹＨはイエロー水平オフセット値、Ｍはマゼンタスタートアドレス、ＭＨはマゼンタ水平オフセット値、Ｃはシアンスタートアドレス、ＣＨはシアン水平オフセット値、Ｋはブラックスタートアドレス、ＫＨはブラック水平オフセット値である。
【００３８】
アドレスＹからＹ＋２までの３バイト、アドレスＭからＭ＋２までの３バイト、アドレスＣからＣ＋２までの３バイトおよびアドレスＫからＫ＋７までの８バイトのデータは垂直方向に並んだ印字データであり、印字ヘッドの１回の駆動によって印字される。また、印字データのアドレスは水平方向に対しては１ドットにつきイエローではＹＨ、マゼンタではＭＨ、シアンではＣＨ、ブラックではＫＨずつ変化する。
【００３９】
図８は図６のアドレス作成回路の動作を示すタイミングチャートであり、順方向印字の場合について示している。図６に示したアドレス作成回路の動作を図８に基づいて具体的に説明する。
【００４０】
図８において、ＣＬＫはアドレス作成回路を同期的に動かすためのクロック信号であり、アドレス作成回路の各部はＣＬＫの立ち上がりに同期して変化する。アドレスレジスタ１０１ａ〜ｄの値はＫ、Ｙ、Ｍ、Ｃに、水平オフセットレジスタ１２の値はＫＨ、ＹＨ、ＭＨ、ＣＨに、予め設定されている。データ転送回路２がプリントバッファの読み出しを開始すると、最初にアドレスレジスタ１０１ｂの値Ｙがセレクタ１０３によって選択されて、信号ＰＢＡ０〜１８に出力される。信号ＰＢＡ０〜１８の値はＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに出力され、リード信号ＲＥＡＤ−にリードパルスが出力される。そのため、スタートアドレスＹから印字データが読み出され、印字ヘッド４に転送される。この読み出し時にスタートアドレスＹは待避レジスタ１０４に格納され、信号ＬＡ０〜１８の値はＹになる。
【００４１】
セレクタ１０５は信号ＰＢＡ０〜１８を選択しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１８に等しくなる。セレクタ１０６は水平オフセットレジスタ１０２ｂの値ＹＨを選択しているが、マスク回路１０７はマスク状態なので、出力値は０である。また、反転／非反転回路１０８は非反転状態なのでマスク回路１０７の出力値０がそのまま出力される。キャリー制御回路１１０はキャリーをセットしているので、加算器１０９に対して１を加算するのと同等の効果を持つ。
【００４２】
図８において、加算値の名が付いた信号は反転／非反転回路１０８の出力値とキャリー制御回路１１０の出力を加算したものであり、信号ＳＡ０〜１８とこの加算値の和が信号ＮＰＡ０〜１８に出力される。加算値が＋１となっているのでＮＰＡ０〜１８の値はＹ＋１となり、この値はアドレスレジスタ１０１ｂにフィードバックされる。
【００４３】
そのため、アドレスレジスタ１０１ｂの値は次のクロックでＹ＋１に設定され、アドレスＹ＋１から印字データが読み出されて印字ヘッド４に転送される。同様にしてアドレスレジスタ１０１ｂの値はＹ＋２まで加算され、プリントバッファのアドレスはＹからＹ＋２まで読み出されて、３バイトのイエロー印字データが印字ヘッドに転送される。
【００４４】
アドレスＹ＋２が読み出される時には、セレクタ１０５は信号ＬＡ０〜１８を選択するので、信号ＳＡ０〜１８の値は待避レジスタ１０４に保存されていた値Ｙとなる。また、マスク回路１５は非マスク状態となって水平オフセットレジスタ１０２ｂの値ＹＨを出力し、キャリー制御回路１８はキャリーをリセットするので加算値はＹＨとなる。そのためＮＰＡ０〜１８の値はＹ＋ＹＨとなり、この値は最後のクロックによってアドレスレジスタ１０１ｂに設定される。
【００４５】
図７に示すように、アドレスＹ＋ＹＨはイエローのプリントバッファにおけるアドレスＹの右隣の印字データであり、アドレスレジスタ１０１ｂの値はイエローの印字データが転送後は自動的に右隣のアドレスに再設定されることになる。同様にしてマゼンタ、シアン、ブラックの印字データが順次読み出される。ただし、ブラックのみは８バイトの印字データが印字ヘッドに転送される。
【００４６】
各色の印字データの転送が終了する度に、アドレスレジスタ１０１ａ〜ｄの値は各プリントバッファにおける右隣のアドレスに再設定されるので、ＣＰＵ１はキャリッジを走査する前に一度スタートアドレスを設定すれば、キャリッジを走査している間はアドレスを設定し直す必要は無い。逆方向印字時には実施例１の場合と同様、反転／非反転回路１０８を用いてアドレスレジスタ１０１ａ〜ｄの値を左隣のアドレスに設定することが可能である。
【００４７】
なお、上記セレクタ１０３、１０５、１０６、マスク回路１０７、反転／非反転回路１０８の選択状態、マスク状態、反転状態は、先の例同様図示しないタイミング制御回路が上記クロック信号ＣＬＫに基づいて制御している。
【００４８】
以上説明したように、本例によるデータ転送回路はイエロー、マゼンタ、シアン、ブラック各色のプリントバッファを独立して管理するため、印字ヘッドへのデータ転送は各色の印字データを決まった順序で組み合わせて送らなければならないにも係わらず、ＣＰＵ１は各色のプリントバッファを独立して作成することが可能になり、プリントバッファ作成の負荷は軽減される。
【００４９】
また、各色のプリントバッファの水平方向のアドレス変化を水平オフセットレジスタでそれぞれ設定することにより、垂直方向のアドレス連続量を任意に設定することが可能になる。そのため印字ヘッドのドット数とは無関係にプリントバッファの構造を決めることができ、ＣＰＵ１の処理とメモリ容量に応じて最適のプリントバッファ構造を採用できる。
【００５０】
また、以上の説明では４色の印字ヘッドの利用を前提としていたが、本例においては例えば、上述のタイミング制御回路によってブラックのアドレスレジスタと水平オフセットレジスタのみを使用するよう制御することにより、先の例と同様の処理を行うことができるので、単色のヘッドを使用することも当然可能である。これにより、本例を採用したプリンタは色数やノズル数の異なる印字ヘッドを装着することが可能となる。その際には、データ転送回路の設定（モード設定）を変えるだけで各種の印字ヘッドのデータ転送方法に対応できるので、プリントバッファの構成は異なる種類のヘッドに対しても共通化することができ、ＣＰＵ１の負荷の軽減とプリントバッファ作成処理のためのプログラムサイズの縮小を図ることができる。
【００５１】
さらに、印字ヘッドに色数やノズル数等を識別するための情報を持たせれば、プリンタ側でそれを検知することにより自動的に印字ヘッドの種類に応じた印字を行うことも可能となる。
【００５２】
以上のとおり、本例においてはデータ転送回路が各色のプリントバッファのアドレスを独立して制御するため、印字ヘッドへのデータ転送は各色の印字データを組み合わせて送る必要があるにもかかわらず、ＣＰＵは各色のプリントバッファを別々に作成することが可能となり、プリントバッファ作成の負荷が軽減される。また色数やドット数の異なる印字ヘッドを使用することが容易に可能になると共に、異なる種類のヘッドに対してもプリントバッファの構成を共通化することができ、ＣＰＵの負荷が軽減される。
【００５３】
（実施例１）
次に、本発明の実施例について説明する。本実施例におけるデータ転送回路を備えたプリンタの主要な回路構成は図１と同等であり、ＣＰＵ１、データ転送回路２、ＲＡＭ３、印字ヘッド４を有している。また、本実施例における印字ヘッドのドット構成は図５と同等であり、１３６本のインク噴射ノズルが一列に配置され、上から順にイエロー２４ドット、マゼンタ２４ドット、シアン２４ドット、ブラック６４ドットで構成される。
【００５４】
本実施例における印字ヘッドの駆動シーケンスを表すタイミングチャートを図９に示す。図９において印字ヘッドは時分割駆動され、１３６本のノズルは１６回に分割されて駆動される。隣接するノズルは異なるタイミングで順次駆動（例えば、Ｙ１６、Ｙ１５、…）され、同時に駆動されるノズルは１６ドットおき（ノズル群間の８ドット分のギャップを含む、つまり１６ドットに相当する距離単位）となる。時分割駆動によって印字ヘッドの駆動に必要な電流のピーク値を減らして電源の負担を軽減できる。さらに、隣接するノズルを異なるタイミングで駆動することにより、インク滴の噴射に伴うヘッド内のインクの振動を軽減させ、ヘッドのインク噴射特性やインクの再充填時間（リフィル時間）を向上させることができる。
【００５５】
しかしながら、シリアルプリンタは印字ヘッドを記録紙に対して走行させながら駆動するので、駆動タイミングのずれは記録紙上でのドット位置のずれとなる。図９に示すような駆動方法においては、時分割による時間差でドット列が鋸状に形成される。従って、印字ヘッドを時分割駆動する場合は駆動タイミングの時間差によって印字ずれが生じないように何らかの対策を施す必要がある。
【００５６】
本実施例において時分割駆動による印字ずれを防ぐ方法を、図１０に基づいて説明する。図１０において左側の図は、印字ヘッドの上部であるイエローの１番目（Ｙ１）から２０番目（Ｙ２０）までのノズル配列を示しており、印字ヘッドは記録紙上の垂直線に対して３．５８度傾いた状態でキャリッジに取り付けられる。即ち、印字ヘッドは垂直方向１６ドットあたり水平方向１ドット分の傾きを持つ。キャリッジは記録紙に対して水平方向に走査される。図中Ｌは、１ドットピッチを示し、本実施例では７０．６μｍ（３６０ＤＰＩ）である。
【００５７】
この状態において、図９の駆動シーケンスにより記録紙上に形成されたドット配列を図１０の右側に示す。時分割駆動による駆動タイミングのずれがヘッドの傾きによって相殺されるので、１ノズル目から１６ノズル目までのドットは垂直に配置されて印字ずれは生じない。１７ノズル目以降のドットは１ドット分右に離れて垂直に配置されるので右隣の列のドットを形成することになり、やはり印字ずれは生じない。即ち、印字ヘッド全体で見れば図１１に示すように１６ノズル毎に隣の列のドットを形成することとなり、印字ヘッドの１回の駆動によって、記録紙上では階段状（１ドット間隔）のドット列が１０列に渡って形成される。
【００５８】
つまり、本実施例では記録エレメントの配列方向と、記録ヘッドと被記録媒体の相対走査方向とのなす角度をθ＝３．５８度、記録ヘッドと被記録媒体の相対走査方向と垂直方向の画素ピッチをａ＝７０．６μｍ、記録ヘッドと被記録媒体の相対走査方向の画素ピッチをｂ＝７０．６μｍとした場合、
ｔａｎθ＝（Ｐ×ｂ）／（Ｍ×ａ）＝１／１６，（Ｐ＝１，Ｍ＝１６）
とし、１６個のグループを記録ヘッドの駆動周期内で１６等分に分割して駆動する。
【００５９】
図１２は、データ転送回路２におけるプリントバッファ読み出しのためのアドレス作成回路のブロック図を示す。図１２において、アドレス（Ｋ〜Ｃ）レジスタ１０１ａ〜ｄ、水平オフセット（ＫＨ〜ＣＨ）レジスタ１０２ａ〜ｄ、セレクタ１０３、待避レジスタ１０４、セレクタ１０５、セレクタ１０６、マスク回路１０７、反転／非反転回路１０８、加算器１０９、キャリー制御回路１１０の機能は図６の場合と同様である。
【００６０】
１１１は階段パターン（ＺＰ）レジスタ、１１２はセレクタであり、本実施例では、これらの回路が先の例に対して特徴的である。
【００６１】
階段パターンレジスタ１１１は、データ信号Ｄ０〜１５に接続され印字ヘッドの階段パターンを格納する。階段パターンは、印字ヘッドの１回の駆動によって形成されるドット列の形状を示すデータである。セレクタ１１２は階段パターンデータの選択を行う。セレクタ１１２の出力はマスク回路１０７に入力されマスク状態の制御を行う。
【００６２】
プリントバッファのデータ構造を図１３に示す。プリントバッファの構造そのものは図７と全く同じであるが、印字ヘッドの１回の駆動によって印字されるデータは図１３でハッチングされた部分、すなわちアドレスＹ、Ｙ＋１、Ｙ＋２、ＹＨの３バイト、アドレスＭ、Ｍ＋１、Ｍ＋２＋ＭＨの３バイト、アドレスＣ、Ｃ＋１、Ｃ＋２＋ＣＨの３バイトおよびアドレスＫからＫ＋７＋３ＫＨまでの８バイトである。従って、印字ヘッドに印字データを転送する場合は図１３で彩色された部分が示すように、プリントバッファを斜めに読み出す。
【００６３】
図１４は図１２のアドレス作成回路の動作を示すタイミングチャートであり、順方向印字の場合について示している。図１２に示したアドレス作成回路の動作を図１４に基づいて具体的に説明する。
【００６４】
図１４において、ＣＬＫはアドレス作成回路を同期的に動かすためのクロック信号であり、アドレス作成回路の各部はＣＬＫの立ち上がりに同期して変化する。アドレスレジスタ１０１ａ〜ｄの値はＫ、Ｙ、Ｍ、Ｃに、水平オフセットレジスタ１２の値はＫＨ、ＹＨ、ＭＨ、ＣＨに、予め設定されている。また、階段パターンレジスタ１１１の値は印字データ１６ドット当り、即ち２バイトに１回セットされるように設定されている。データ転送回路２がプリントバッファの読み出しを開始すると、最初にアドレスレジスタ１０１ｂの値Ｙがセレクタ１０３によって選択されて、信号ＰＢＡ０〜１８に出力される。信号ＰＢＡ０〜１８の値はＲＡＭ３のアドレス信号ＡＤＤＲＥＳＳに出力され、リード信号ＲＥＡＤ−にリードパルスが出力される。そのため、スタートアドレスＹから印字データが読み出され、印字ヘッド４に転送される。この読み出し時にスタートアドレスＹは待避レジスタ１０４に格納され、信号ＬＡ０〜１８の値はＹになる。
【００６５】
セレクタ１０５は信号ＰＢＡ０〜１８を選択しているので、信号ＳＡ０〜１８の値はＰＢＡ０〜１８に等しくなる。セレクタ１０６は水平オフセットレジスタ１０２ｂの値ＹＨを選択しているが、マスク回路１０７はマスク状態なので、出力値は０である。また、反転／非反転回路１０８は非反転状態なのでマスク回路１０７の出力値０がそのまま出力される。キャリー制御回路１１０はキャリーをセットしているので、加算器１０９に対して１を加算するのと同等の効果を持つ。
【００６６】
図１４において、加算値の名が付いた信号は反転／非反転回路１０８の出力値とキャリー制御回路１１０の出力を加算したものであり、信号ＳＡ０〜１８とこの加算値の和が信号ＮＰＡ０〜１８に出力される。加算値が＋１となっているのでＮＰＡ０〜１８の値はＹ＋１となり、この値はアドレスレジスタ１０１ｂにフィードバックされる。そのため、アドレスレジスタ１０１ｂの値は次のクロックでＹ＋１に設定され、アドレスＹ＋１から印字データが読み出されて印字ヘッド４に転送される。
【００６７】
このとき、セレクタ１１２の出力は階段パターンレジスタ１１１の設定によってセット状態となるので、マスク回路１０７は非マスク状態となり水平オフセットレジスタ１０２ｂの値ＹＨを出力する。すのため加算値は＋１＋ＹＨとなり、アドレスレジスタ１０１ｂの値は次のクロックでＹ＋２＋ＹＨまで加算される。従って、イエローのプリントバッファについてはアドレスＹ、Ｙ＋１、Ｙ＋２＋ＹＨの３バイトから読み出された印字データが印字ヘッドに転送される。
【００６８】
アドレスＹ＋２＋ＹＨが読み出される時には、セレクタ１０５は信号ＬＡ０〜１８を選択するので、信号ＳＡ０〜１８の値は待避レジスタ１０４に保存されていた値Ｙとなる。またマスク回路１５は非マスク状態となってＹＨを出力し、キャリー制御回路１８はキャリーをリセットするので加算値はＹＨとなる。そのためＮＰＡ０〜１８の値はＹ＋ＹＨとなり、この値はアドレスレジスタ１０１ｂに設定される。同様にしてマゼンタ、シアン、ブラックの印字データが順次読み出される。ただし、ブラックのみは８バイトの印字データが印字ヘッドに転送される。
【００６９】
各色の印字データの転送が終了する度に、アドレスレジスタ１０１ａ〜ｄの値は各プリントバッファのおける右隣のアドレスに再設定されるので、ＣＰＵ１はキャリッジを走査する前に一度スタートアドレスを設定すれば、キャリッジを走査している間はアドレスを設定し直す必要は無い。逆方向印字時には、反転／非反転回路１０８を用いてアドレスレジスタ１０１ａ〜ｄの値を左隣のアドレスに設定することが可能である。
【００７０】
なお、上記セレクタ１０３、１０５、１０６、１１２、マスク回路１０７、反転／非反転回路１０８の選択状態、マスク状態、反転状態は、実施例同様図示しないタイミング制御回路が上記クロック信号ＣＬＫに基づいて制御している。
【００７１】
以上説明したように本実施例によるデータ転送回路は、印字ヘッドが形成する階段状のドット配列形状に対応してプリントバッファを斜めに読み出す機能を有するため、ＣＰＵ１はドット配列形状を意識することなくプリントバッファ内の印字データを作成することができ、ＣＰＵの負荷を軽減できる。
【００７２】
本実施例では１６ドット毎に列が切り替わるヘッドの場合について説明したが、切り替えのドット長が印字データの転送単位すなわち８ドットの倍数であれば階段パターンレジスタの設定値を変えるだけで対応が可能である。また、単色のヘッドを使用することも当然可能である。
【００７３】
以上のように、データ転送回路が印字ヘッドのドット配列形状に合わせてプリントバッファを読み出す機能を持つため、ＣＰＵは印字ヘッドのドット配列形状を意識することなく印字データを作成することができる。
【００７４】
また、インクジェット記録方式に用いた場合、共通液室内の衝撃波の干渉を軽減することも可能となる。
【００７５】
（実施例２）
図１７は本発明の実施例２を模擬的に示したものである。記録ヘッド４はバブルジェット方式であり、３２個のノズルを有し、図１８の回路図で示すごとく４分割駆動構成である。ここで、４１は６４ビットのシフトレジスタ、４２はラッチレジスタ、４３はブロック選択のためのアンドゲート、４４は発熱素子である。
【００７６】
記録ヘッド４のノズル配列方向と、記録ヘッド４の被記録紙５に対する走査方向（矢印Ａ）の垂直方向との成す角度θは
ｔａｎθ＝１／４
の関係を有する。本実施例は即ちＭ＝４、Ｐ＝１であり、縦横画素ピッチが等しい例である。縦横画素ピッチは３６０ｄｐｉであり、よってノズルピッチは
３６０×ｃｏｓ（ｔａｎ-1（１／４））
すなわち約３４９ｄｐｉである。
【００７７】
記録ヘッド４の駆動周波数は３ｋＨｚであり、記録ヘッド４を走査させる不図示のキャリッジは矢印Ａ方向に２１１．７mm/secの速度で記録紙５上を走査する。記録ヘッド４が具備する３２個のノズルのグループ番号は、上から順にＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３、ＢＬＯＣＫ４、ＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３、ＢＬＯＣＫ４、…とする。各グループの駆動順序は（ｍ×Ｐ／Ｍ＋Ｃ）の式で本例ではＣ＝−０．２５とすると小数点以下の値の順序が駆動順序となりＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３、ＢＬＯＣＫ４となる。
【００７８】
図１８の駆動回路に対し図１９に示すごとく等分割で駆動する。記録ヘッド４の駆動周波数は前述の如く３ｋＨｚ（３３３μｓ）であるから、各グループの駆動周期は８３．３μｓである。隣合うノズルの矢印Ａ方向の画素ピッチずれは１／４画素であり、８３．３μｓの期間にキャリッジは１／４画素進む。よって各ノズルからの吐出液滴は図２０に示すとおり、正確に正規の画素位置に着弾する。
【００７９】
なお、各グループ内のノズルに対するデータとしては、実施例１で示したデータ転送回路を用いて、対応する列のデータを読み出して与えればよい。
【００８０】
（実施例３）
実施例３を図２１に示す。本例は３６０ｄｐｉの記録ヘッドを用いて６００ｄｐｉの記録装置を画像乱れなく実現する例である。角度θは下記式に成るように構成する。
【００８１】
ｔａｎθ＝４／３
Ｍは３であり、３分割駆動を行う。回路構成を図２２に示す。ここで、図１８と対応する部分には同一符号を付す。
【００８２】
３グループの駆動順序は（ｍ×Ｐ／Ｍ＋Ｃ）、すなわち（ｍ×４／３＋Ｃ）の小数点以下の小さい順である。Ｃはサイクリックに駆動されるグループ順序の初期値を決める要素であり、本例では−１／３とする。グループ番号は実施例２の如く記録ヘッド４の上から順にＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３、ＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３…とする。以上より各グループの駆動順序はＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３、ＢＬＯＣＫ１、ＢＬＯＣＫ２、ＢＬＯＣＫ３…となり、駆動波形を図２３に示す。
【００８３】
（その他）
本発明は、特にインクジェット記録方式の中でも熱エネルギーを利用して飛翔的液的を形成し、記録を行うインクジェット方式の記録ヘッドを用いた記録装置において優れた効果をもたらすものである。
【００８４】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式は所謂オンデマンド型、コンティニアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも一つの駆動信号を印加することによって、電気熱変換体に熱エネルギを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に一体一で対応した液体（インク）内の気泡を形成出来るので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも一つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、更に優れた記録を行うことが出来る。
【００８５】
記録ヘッドの構成としては、上述の各明細書に開示されているような、吐出口、液路、電気熱変換体の組合わせ構成（直線状液流路又は直角液流路）の他に熱作用部が屈曲する領域に配置されている構成を開示する米国特許第４５５８３３３号明細書、米国特許第４４５９６００号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスリットを電気熱変換体の吐出部とする構成を開示する特開昭５９−１２３６７０号公報や熱エネルギの圧力波を吸収する開孔を吐出部に対応させる構成を開示する特開昭５９−１３８４６１号公報に基づいた構成としても本発明の効果は有効である。すなわち、記録ヘッドの形態がどのようなものであっても、本発明によれば記録を確実に効率よく行うことができるようになるからである。
【００８６】
さらに、記録装置が記録できる記録媒体の最大幅に対応した長さを有するフルラインタイプの記録ヘッドに対しても本発明は有効に適用できる。このような記録ヘッドとしては、複数記録ヘッドの組合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００８７】
加えて、上例のようなシリアルタイプのものでも、装置本体に固定された記録ヘッド、あるいは装置本体に装着されることで装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッド、あるいは記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドを用いた場合にも本発明は有効である。
【００８８】
また、本発明の記録装置の構成として、記録ヘッドの吐出回復手段、予備的な補助手段等を付加することは本発明の効果を一層安定できるので、好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧或は吸引手段、電気熱変換体或はこれとは別の加熱素子或はこれらの組み合わせを用いて加熱を行う予備加熱手段、記録とは別の吐出を行なう予備吐出手段を挙げることができる。
【００８９】
また、搭載される記録ヘッドの種類ないし個数についても、記録色や濃度を異にする複数のインクに対応して２個以上の個数を設けられるものであってもよい。すなわち、例えば記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによるかいずれでもよいが、異なる色の複色カラー、または混色によるフルカラーの各記録モードの少なくとも一つを備えた装置にも本発明は極めて有効である。
【００９０】
さらに加えて、以上説明した本発明実施例においては、インクを液体として説明しているが、室温やそれ以下で固化するインクであって、室温で軟化もしくは液化するものを用いてもよく、あるいはインクジェット方式ではインク自体を３０℃以上７０℃以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付加時にインクが液状をなすものを用いてもよい。加えて、熱エネルギによる昇温を、インクの固形状態から液体状態への状態変化のエネルギとして使用せしめることで積極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いてもよい。いずれにしても熱エネルギの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点ではすでに固化し始めるもの等のような、熱エネルギの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。このような場合のインクは、特開昭５４−５６８４７号公報あるいは特開昭６０−７１２６０号公報に記載されるような、多孔質シート凹部または貫通孔に液状又は固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。
【００９１】
さらに加えて、本発明インクジェット記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として用いられるものの他、リーダ等と組合せた複写装置、さらには送受信機能を有するファクシミリ装置の形態を採るもの等であってもよい。
【００９２】
なお、本発明はインクジェット記録方式に限定されるものではなく、他の記録方式、例えば、サーマル記録方式、ワイヤードット記録方式にも適用できる。
【００９３】
【発明の効果】
本発明により、分割駆動タイミングを駆動周期内で広く等分割に分散させることにより電源の電流集中やインクジェット記録方式の場合の衝撃波の干渉をより一層軽減し、かつ分割駆動しても画像乱れの無い記録装置を供給することができる。
【００９４】
また、本発明により記録ヘッドのノズルピッチより高い任意の画素ピッチの記録が可能になる。
【図面の簡単な説明】
【図１】プリンタの主要な回路構成を示すブロック図である。
【図２】アドレス作成回路のブロック図である。
【図３】プリントバッファのデータ構造を示す図である。
【図４】アドレス作成回路の動作を示すタイミングチャートである。
【図５】印字ヘッドのドット構成を示す図である。
【図６】アドレス作成回路のブロック図である。
【図７】プリントバッファのデータ構造を示す図である。
【図８】アドレス作成回路の動作を示すタイミングチャートである。
【図９】印字ヘッドの駆動シーケンスを示すタイミングチャートである。
【図１０】実施例１の印字ヘッドの一部のドット配列を詳細に示す図である。
【図１１】実施例１の印字ヘッド全体のドット配列を示す図である。
【図１２】実施例１のアドレス作成回路のブロック図である。
【図１３】実施例１のプリントバッファのデータ構造を示す図である。
【図１４】実施例１のアドレス作成回路の動作を示すタイミングチャートである。
【図１５】従来の時分割駆動による印字例を示す図である。
【図１６】従来の時分割駆動による印字の他の例を示す図である。
【図１７】実施例２の印字ヘッドを示す図である。
【図１８】実施例２の記録ヘッドの構成を示す回路図である。
【図１９】実施例２のタイミングチャートである。
【図２０】実施例２による印字例を示す図である。
【図２１】実施例３の印字ヘッドを示す図である。
【図２２】実施例３の記録ヘッドの構成を示す回路図である。
【図２３】実施例３のタイミングチャートである。
【符号の説明】
１  ＣＰＵ
２  データ転送回路
３  ＲＡＭ
４  印字ヘッド
１１  アドレスレジスタ
１２  水平オフセットレジスタ
１３  待避レジスタ
１４  セレクタ
１５  マスク回路
１６  反転／非反転回路
１７  加算器
１８  キャリー制御回路
【図１】
0003679425.tif 000002
【図２】
0003679425.tif 000003
【図３】
0003679425.tif 000004
【図４】
0003679425.tif 000005
【図５】
0003679425.tif 000006
【図６】
0003679425.tif 000007
【図７】
0003679425.tif 000008
【図８】
0003679425.tif 000009
【図９】
0003679425.tif 000010
【図１０】
0003679425.tif 000011
【図１１】
0003679425.tif 000012
【図１２】
0003679425.tif 000013
【図１３】
0003679425.tif 000014
【図１４】
0003679425.tif 000015
【図１５】
0003679425.tif 000016
【図１６】
0003679425.tif 000017
【図１７】
0003679425.tif 000018
【図１８】
0003679425.tif 000019
【図１９】
0003679425.tif 000020
【図２０】
0003679425.tif 000021
【図２１】
0003679425.tif 000022
【図２２】
0003679425.tif 000023
【図２３】
0003679425.tif 000024