(57)【特許請求の範囲】
【請求項１】
ＣＣＤ撮像素子と、該ＣＣＤ撮像素子の垂直方向の光学的黒の画素部分の当該フレーム期間における出力信号から前記撮像素子の有効画素部分の前記フレーム期間における出力信号である有効画像信号を補正するための基準信号を生成するフレーム内スミア補正基準信号生成手段と、前記有効画像信号より前記補正基準信号を減算する画像信号補正手段と、前記撮像素子を駆動して画素電荷を出力信号として読み出す際の読み出し方法として、前記撮像素子の各画素電荷を個別に又は垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出すことが可能であり、この読み出し方法に関する複数の読み出しモードを備えた撮像素子駆動手段とを有し、前記撮像素子駆動手段の前記複数の読み出しモードの一つは、前記撮像素子の有効画素部分及び前記垂直方向の光学的黒の画素部分の各画素電荷を垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出す動画撮像モードであり、他の一つは前記撮像素子の有効画素部分の各画素電荷を垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出し、前記垂直方向の光学的黒の画素部分の読み出しに際しては、１フレーム毎に各画素電荷の個別読み出しと、前記所定数ｎの加算読み出しとを切り換える静止画撮像モードであることを特徴とする撮像装置。
【請求項２】
前記動画撮像モード時には、前記画像信号補正手段による補正を行わないことを特徴とする請求項１に係る撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、撮像装置、特に擬似信号補正機能を有する撮像装置に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ撮像素子を使用した固体撮像装置においては、ＣＣＤ撮像素子特有の現象として、強烈な光が入射したときに発生するスミア現象による画質劣化が問題となっている。すなわち、この現象は、本来の電荷蓄積領域に捕捉されなかった電荷が、ポテンシャル障壁を乗り越えて垂直転送路に漏れ込むことによるものである。通常の定常的な光に起因する場合は、この現象が垂直転送期間にわたって発生するため、例えばスポット光の場合は、その上下に伸びる縦筋になり、また例えば空を含む景観のような高輝度部が水平方向に広がっている被写体の場合は、画面全体がフレアがかった白けた画像になってしまう。
【０００３】
この現象を補正する方法としては、スミアがその発生原理から垂直方向にほぼ同レベルで生じることに着目して、有効画素領域外の遮光された蓄積画素領域である垂直ＯＢ（オプティカルブラック：光学的黒）画素の出力レベルをスミア除去基準信号とし、これを有効画面の画素出力信号から減じる方法が、例えば特開平７−６７０３８号公報に開示されていて公知である。
【０００４】
特に、この公開公報開示のものにおいては、複数ライン（その実施例では12ライン）からなる垂直ＯＢ画素の信号を加算平均（縦方向12画素毎に関する平均）して得たライン情報（１ラインの画素に対応する平均値データ）をスミア除去基準信号とすることで、この基準信号に含まれるランダム性ノイズの影響を低減し、スミア補正に起因して却って新たな固定パターンノイズが発生することがないように配慮している。
【０００５】
また、ＣＣＤ撮像素子を使用した撮像装置においては、特殊駆動方式が用いられる場合がある。ここでは、代表的特殊駆動方式の一例として、高速高感度読み出し駆動である公知の「ｎ倍速垂直加算駆動（ｎ加算駆動）」を取り上げて説明する。この駆動方法は、毎回のＨ（水平）ブランキング期間にＶ（垂直）転送路からＨ転送路に転送する画素数（転送クロック数）を、通常の１ではなく２以上の整数値ｎとすることで、１画面に対応する垂直ライン数を１／ｎとなし、結果的に１画面の読み出し時間が１／ｎとなり、また転送時の電荷加算によって感度をｎ倍に増大させるものである。
【０００６】
なお、この駆動方法の発展形として、カラー撮像素子における色コーディングパターンも考慮したり、感度を適当に調節する目的で、Ｖ転送に先立つ画素（信号蓄積）領域からＶ転送路への電荷移送に際して、上記垂直転送路から水平転送路への転送時に加算されるｎラインのうち、特定のｍ（≦ｎ）ラインだけを選択的に移送する「ｍ／ｎ加算駆動」も用いられる（「ｎ加算駆動」を、特殊な場合、すなわちｍ＝ｎの「ｎ／ｎ加算駆動」として含む）。しかし、本発明の説明に関しては、これらも本質的には同じであるから、以下本明細書ではこれらを含めて代表するものとして、ｍ＝ｎの場合すなわち上記ｎ加算駆動を取り上げて説明することとする。
【０００７】
【発明が解決しようとする課題】
ところで、上記従来技術のスミア補正手法は、通常の駆動を前提にしており、上記ｎ加算駆動方式のような特殊駆動を行う撮像装置には適用できない。これを具体的に説明すると、上記公開公報に開示されているように、スミア除去基準信号を「１ライン画素に対応する平均値データ」として求め、減算補正したとすると、ｎ加算駆動方式における出力信号に含まれているスミア成分は転送時の加算によってｎライン分になっているから、結局ｎ−１ライン分のスミア成分が除去されずに残ることになる。また、垂直ＯＢ画素に画素欠陥が存在した場合に、この情報もスミア除去基準信号に含まれてしまうため、補正によって却って新たな固定パターンノイズを生じるという問題もある。
【０００８】
本発明は、従来のスミア補正手段を備えた撮像装置における上記問題点を解消するためになされたもので、請求項１に係る発明は、複数の撮像素子読み出しモードを有する場合においても、各読み出しモードに対して、適切なスミア補正を行うことが可能で、且つ読み出し時間の短縮を志向した加算読み出し（ｎ加算駆動）を使用する場合においてもなお、静止画撮影時にスミア補正の不具合を生じないようにした撮像装置を提供することを目的とする。また請求項２に係る発明は、読み出し時間の短縮を志向した加算読み出し（ｎ加算駆動）を使用する動画撮像モードの場合に生じるスミア補正の不具合を最小に抑えることの可能な撮像装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、ＣＣＤ撮像素子と、該ＣＣＤ撮像素子の垂直方向の光学的黒の画素部分の当該フレーム期間における出力信号から前記撮像素子の有効画素部分の前記フレーム期間における出力信号である有効画像信号を補正するための基準信号を生成するフレーム内スミア補正基準信号生成手段と、前記有効画像信号より前記補正基準信号を減算する画像信号補正手段と、前記撮像素子を駆動して画素電荷を出力信号として読み出す際の読み出し方法として、前記撮像素子の各画素電荷を個別に又は垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出すことが可能であり、この読み出し方法に関する複数の読み出しモードを備えた撮像素子駆動手段とを有し、前記撮像素子駆動手段の前記複数の読み出しモードの一つは、前記撮像素子の有効画素部分及び前記垂直方向の光学的黒の画素部分の各画素電荷を垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出す動画撮像モードであり、他の一つは前記撮像素子の有効画素部分の各画素電荷を垂直方向に所定数ｎ（ｎは２以上の整数）だけ加算して読み出し、前記垂直方向の光学的黒の画素部分の読み出しに際しては、１フレーム毎に各画素電荷の個別読み出しと、前記所定数ｎの加算読み出しとを切り換える静止画撮像モードとして撮像装置を構成するものである。
【００１０】
このように動画撮像モードと静止画撮像モードに対応して補正基準信号を生成するように構成することにより、各撮像モードに対して補正処理による新たなノイズの発生等の問題を最小限に押さえた良好なスミア補正を行うことが可能で、且つ読み出し時間の短縮を志向した加算読み出し（ｎ加算駆動）を使用する場合においてもなお、静止画撮影時にスミア補正の不具合を生じないようにした撮像装置を実現することができる。
【００１１】
請求項２に係る発明は、請求項１に係る撮像装置において、前記動画撮像モード時には、前記画像信号補正手段による補正を行わないことを特徴とするものである。このように構成することにより、読み出し時間の短縮を志向した加算読み出し（ｎ加算駆動）を使用する動画撮像モードの場合に生じるスミア補正の不具合を最小に抑えることができる。
【００１２】
【発明の実施の形態】
次に、実施の形態について説明する。図１は、本発明に係る撮像装置の第１の実施の形態のディジタルカメラを示すブロック構成図である。１はレンズ系、２はレンズ駆動機構、３は露出制御機構、４はフィルタ系、５はＣＣＤ撮像素子、６はＣＣＤドライバ、７はＡ／Ｄコンバータを含むプリプロセス回路、８はディジタルプロセス回路で、ハードとしてメモリを含み、全てのディジタルプロセス処理を行うものである。９はメモリカードインターフェース、10はメモリカード、11はＬＣＤ画像表示系、12は主たる構成としてマイコン含むシステムコントローラ、13は操作スイッチ系、14は表示用ＬＣＤを含む操作表示系、15はストロボ、16はレンズドライバ、17は露出制御ドライバ、18はＥＥＰＲＯＭである。
【００１３】
このように構成されているディジタルカメラにおいては、システムコントローラ12が全ての制御を統括的に行っており、露出制御機構３と、ＣＣＤドライバ６によりＣＣＤ撮像素子５の駆動を制御して露光（電荷蓄積）及び信号の読み出しを行ない、それをＡ／Ｄコンバータを含むプリプロセス回路７を介してディジタルプロセス回路８に格納し、この中で全ての必要な各種信号処理を施して後に、ＬＣＤ画像表示系11に表示又はメモリカード10に記録する。
【００１４】
上記ディジタルプロセス回路８で行われる各種信号処理には、本発明の要部であるところの、垂直ＯＢ画素の出力レベル情報を用いたスミア補正処理が含まれている。すなわち、ディジタルプロセス回路８には、垂直ＯＢ画素の出力レベルに基づいてスミア除去基準信号を生成する補正基準信号生成部８−１と、該スミア除去基準信号を用いて有効画素領域の画像信号を補正（スミア除去）する画像信号補正部８−２を備えている。また、撮像信号の読み出しに際しては、必要に応じてＣＣＤドライバ６の駆動クロックのパターンを適宜変えて、通常の駆動と任意のｎ加算駆動を行なうようになっている。
【００１５】
図２は、ＣＣＤ撮像素子５のセンサー領域を示す概略図であり、該センサー領域は、略中央に配置された画素アレイからなる撮像エリアである有効画素部分ＥＰと、垂直及び水平方向の黒基準を決めるためのＯＢ（光学的黒画素部分）であるＶＯＢ及びＨＯＢとから成っており、本実施の形態においては、この光学的黒画素部分ＯＢは、有効画素部分ＥＰの上側で垂直方向に12ラインの画素アレイからなる垂直ＯＢであるＶＯＢと、有効画素部分ＥＰの右側で水平方向に40画素の水平ＯＢであるＨＯＢとより成っている。これらＯＢ領域は、センサー上に遮光膜を付けた構造となっており、そのＶＯＢにもスミアは有効画素部分ＥＰと同じく存在し、通常はこのＶＯＢより得られる撮像出力信号には、有効画素部分ＥＰより得られる撮像出力信号と同じレベルでスミア信号が含まれている。
【００１６】
また、ＣＣＤ撮像素子５の垂直転送路の下端の水平転送路（水平シフトレジスタ）101 の直前には、12ライン分の追加された垂直転送路であるダミービットＤＢが設けており、この部分は水平転送路101 やＯＢ領域と同様に遮光されている。したがって、ＤＢ転送時にはスミアは発生しない。なお、図２において、102 ，103 は補正処理を行わない場合に生じるスミアの一例を示している。
【００１７】
なお、本実施の形態に係るディジタルカメラは、構図決定用の電子ファインダ対応のムービー（連続的撮像）動作と、本撮影であるスチル（静止画撮像）動作を行なうが、ムービーの場合は撮像素子の電荷蓄積の制御によるいわゆる素子シャッタのみで露光時間を制御している。スチルの場合も連写時などメカシャッタの併用が困難な場合は、やはり素子シャッタのみの露光時間制御を用いる。このため、少なくともこのような場合は、補正を行なわなければ、上記従来技術で述べたようなスミアが発生することになる。したがって、少なくともこのようなケースに対しては、スミア補正処理を適用することになる。
【００１８】
説明を簡便にするため、以下の説明では、本実施の形態に係るディジタルカメラはメカシャッタを有さず、露光時間制御は１コマのみの静止画撮像の場合も含めて、全て素子シャッタのみで行なわれるものとする。そして、本実施の形態に係るディジタルカメラのムービー動作の場合は、連続するフレーム（インターレース駆動の場合はフィールド、以下同じ）毎に出力される画像を全て表示に使用するが、スチル動作の場合は１フレームのみ、又は連写時なども最高で２フレーム毎に１フレームの画像のみを記録（及び表示）対象とする。そしてｎ加算駆動を用いる場合には、ムービー動作時とスチル動作時に対応して、異なる撮像素子駆動及び演算処理を行なってスミア補正を行なう。
【００１９】
次に、本実施の形態に係るディジタルカメラにおけるスミア補正に直接関わる処理を中心に、システムコントローラ12によるカメラ制御について説明を行なう。ＥＥＰＲＯＭ18には、予め製造工程で検査によって求められた撮像素子５の欠陥画素のアドレスが、ＯＢ領域も含めて格納されている。ただし、検査時の有効エリアとＯＢエリアの欠陥判定基準は異なっており、ＯＢエリアの方がより厳しいレベル条件が適用されている。有効エリアの欠陥画素のアドレス情報は、公知の画素欠陥補償処理に用いられるものであり、その説明は省略する。
【００２０】
さて、上記各動作における露光によって生じた信号電荷を順次読み出した１画面に対応する撮像出力信号を、ディジタルプロセス回路７の所定のメモリ領域に格納すると、まず補正基準信号生成部８−１において、垂直ＯＢであるＶＯＢの出力を用いてスミア除去基準信号を算出する。ここで画素欠陥が存在せず、しかも通常駆動の場合は、上記公開公報記載の従来技術と同様に、12ラインあるＯＢ画素のデータのうち、同じ水平アドレスを持つ12画素（以下の説明においては、この12画素の画素群をロッドと称する）毎の和をとり、画素数12で除することで平均値を得る。すなわち、各ロッド平均値を１画素に対応させた、１ラインの画像信号をもってスミア除去基準信号とする。
【００２１】
本実施の形態における画像信号補正部８−２によるスミア補正処理は、この処理の際に駆動モードや画素欠陥も考慮するところに特徴がある。そして、このため駆動の方法も工夫し、ムービー動作時とスチル動作時で異なる処理を行なう。次に、ｎ加算駆動の場合におけるムービー動作時とスチル動作時の処理について説明する。
【００２２】
（１）ムービー動作時
撮像素子の駆動方式には、ＯＢ領域も含めた全走査領域に対して同様に、上記した従来公知のｎ加算駆動方式を用いる。したがって、ＯＢ領域の画素も有効領域の画素もそれぞれｎ加算され、各ロッドの読み出し時の出力画素数（データ個数）は、[ 12／ｎ] （12をｎで除した整数商）に減じている。このときｎの値等によっては、垂直ＯＢ領域であるＶＯＢの画素と有効領域ＥＰの画素の電荷が加算された信号データや、端部に対応してｎ個の画素信号を含まない信号データも出力されるが、これらのデータはそのままではＯＢ、有効出力信号のいずれとしても利用できないため、データとしては使用されない捨てデータとなる。
【００２３】
そして、スミア補正のため各ロッドの和を求めるに先立ち、上記ＥＥＰＲＯＭ18に格納されている欠陥画素のアドレスを参照する。当該ロッドに欠陥画素があった場合、欠陥画素を含まない非欠陥画素のみのｎ個の加算による出力信号データがあるかどうかを判断し、あればそのような非欠陥画素のみのデータの和（１つしかない場合はそのままの値）を求める。そして、これを「[ 12／ｎ] （ロッドのデータ個数）から欠陥画素を含むデータ個数を減じたもの（当該ロッドの非欠陥画素のみのデータの個数）」で除することによって、当該ロッドの非欠陥画素のみに関するｎ画素分に相当する平均値を得る。すなわち、ｎ加算駆動時における各ロッドの欠陥画素を含まない読み出しデータの平均値を値とする１ラインの画像信号をもって、スミア除去基準信号としている。したがって、この時はスミア補正に際して、(1) 駆動モードに応じた適正なレベルの補正が行われ、(2) ＯＢ領域の画素欠陥の影響を受けることがない。
【００２４】
一方、欠陥が多かったり、ｎが大きい値の場合は、当該ロッドに関して欠陥画素を含まない、非欠陥画素のみのｎ個の加算による出力信号データがない場合が生じることが考えられる。例えば、ｎ≧７＞ロッドの画素数／２の場合は、ロッドの出力データ数が１になるから、当該データに対応する画素ｎ個のうちに、一つでも欠陥があれば、上記の状態になる。このような場合は止むを得ず、欠陥を含んでいても、それを無視して、各データの和（１つしかない場合はそのままの値）を求める。この場合にも、欠陥画素の影響を除去し得ないものの、ｎ加算とデータ和演算の過程で、相対的に欠陥の影響が薄められている。
【００２５】
すなわち、条件によっては画素欠陥の存在によって不完全な処理となる場合があるが、従来技術と異なりｎ加算駆動にも対応でき、性能が向上したスミア補正が行なえる。スチルカメラにおけるムービー動作は、主として構図決定用の表示、すなわち、いわゆる電子ビューファインダ等に利用されるから、これでも充分な効果を発揮する。
【００２６】
（２）スチル動作時
この場合の撮像素子の駆動方式には、有効領域ＥＰに対しては、上記した従来公知のｎ加算駆動方式を用いる。そして、垂直ＯＢ領域であるＶＯＢに対しては、１フレームおきに通常駆動とｎ加算駆動とを切り換えるものとする。そして、上記ムービー駆動時の処理では除去し得ない場合があった欠陥画素の情報を、完全に除去するものである。
【００２７】
この場合、記録等の対象となるフレームは、ＶＯＢに対してｎ加算駆動を行なった直後に、有効画素領域ＥＰが読み出されるフレームである。以下これを第１フレームとする。すなわち、この第１フレームで読み出される電荷が、移送パルスによってＶ転送路に読み出される直前のＶ転送路を考えると、それ以前の１フレームの駆動に亙って一定のｎ加算駆動が行われているから、上記（１）のムービー駆動の場合と等価な状態にある。そして、電荷移送を行ない、この第１フレームの有効領域ＥＰに対応する画素電荷を読み出すときも同様で、ｎ加算駆動により加算されたデータがムービー駆動時と同様に出力される。この有効領域ＥＰの読み出しが完了した後、初めてＶＯＢ領域の画素電荷が水平転送路に転送される時点からは、Ｈブランキング期間の転送画素数（垂直転送クロック数）が１の通常駆動に切り換えて画素信号を読み出す。このＶＯＢの読み出しが完了したら、再び元のｎ加算駆動に戻す。以後、引き続き連続的に画像を必要とする場合は、次フレームのＶＯＢはｎ加算駆動のまま読み出して、その次のＶＯＢは再び通常駆動として、以下同様に続ける。
【００２８】
このとき、通常駆動になった状態では、ＶＯＢ領域の画素電荷は全て既に遮光部であるダミービットＤＢまで転送されてきているから、この時点以後にはスミアは発生しない。そして、このＶＯＢ領域の画素電荷が有効画素領域ＥＰを転送された時は、この第１フレームにおいてそれ以前に読み出された有効画素領域ＥＰの電荷の転送時と全く同じｎ加算駆動であるから、ＶＯＢ出力信号に発生するスミア成分は、有効画素領域ＥＰのそれと完全に同じである。したがって、スミア除去基準信号の生成に際しては、ｎ加算されてないデータであることのみを考慮すれば良い。具体的には以下のとおりである。
【００２９】
まず、各ロッドの和を求めるに先立ち、上記ＥＥＰＲＯＭ18に格納されている欠陥画素のアドレスデータを参照する。当該ロッドに欠陥画素があった場合、その画素を除いた残りの非欠陥画素のみの和を求める。そして、これをｎ倍した後に「12（ロッドの総画素数）から欠陥画素数を減じたもの（当該ロッドの非欠陥画素数）」で除することによって、当該ロッドの非欠陥画素のみに関するｎ画素加算に相当する平均値を得る。すなわち、得られたスミア除去信号は１ライン分の画像信号であって、これを構成する各画素信号は「各ロッドの非欠陥画素のみの平均値のｎ倍」という値を有しているものである。したがって、スミア補正に際して、(1) 駆動モードに応じた適当なレベルの補正が行われ、(2) ＯＢ領域の画素欠陥の影響を受けることがない。
【００３０】
この場合、上記（１）のムービー駆動時における補正とは異なり、ＶＯＢのデータを各画素独立に読み出しているから、１個の画素欠陥を除去するために他の非欠陥画素を道連れにすることがなく、画素の欠陥が比較的多かったり加算数ｎが多い場合でも、スミア除去基準信号は事実上必ず非欠陥画素のデータのみから生成することが可能であるという大きな特徴を有している。また欠陥画素のデータを取り除いた後に、それに合わせて除数を調整しているから、スミア除去基準信号に含まれる各ＯＢラインの当該ロッドに関する非欠陥画素の重みは等比率を保っており、ランダム性ノイズの影響低減効果に悪影響を生じない点でも優れている。このようにして、スチル動作時に記録される画像の画質を極めて良好に保つことができる。
【００３１】
なお、上記スチル動作に対応した駆動を行なった場合は、２フレームに１回のＶＯＢの通常駆動（非加算）読み出しが行われる。このＶＯＢの通常駆動読み出しの直後に有効画素領域ＥＰが読み出されるフレーム（以下、これを第２フレームとする。）に関しては、このＶＯＢ通常駆動期間中に上記第２フレームの画像信号は有効画素領域ＥＰ内の垂直転送路を転送中である。そして、この期間だけは、他の期間よりも遅く、相対的にはｎ倍の時間をかけて転送されることになるから、その時にちょうど高輝度被写体像付近を転送中であったラインだけが、他のラインよりも高いレベルの相対的にｎ倍のスミア成分を含むことになり、新たな画質劣化要素となる。したがって、この第２フレームの画像は記録には適さないから、スチル撮影記録に際しては第１フレームの画像のみを選択的に使用する。
【００３２】
このようにして得られたスミア除去基準信号を用いて、有効画素信号に関するスミア補正が行なわれる。すなわち、有効画素部分ＥＰから読み出された画素信号の各ラインデータから、このスミア除去基準信号を減じたものを補正後の出力とする。減算は同じ水平アドレスを持つデータ間で行われることは、自明であろう。
【００３３】
スミア補正処理を施した後の有効画素領域ＥＰの画像信号は、更に従来公知の画素欠陥補償手段によって画素欠陥補償を施される。この処理は、上記ＥＥＰＲＯＭ18に格納されている欠陥画素アドレスデータに基づいて、ディジタルプロセス回路８においてなされる。このときスミア補正を先に、欠陥補償を後にやることには意味があり、単純にこれを逆にすると、欠陥画素に対してこれと水平アドレスの異なる画素の情報が補間適用されてきた場合などに、スミア現象それ自体やスミア補正に起因する画質劣化が生じる。
【００３４】
以上のようにして、スミア補正及び画素欠陥の補償処理を経た画像信号は、適宜各種信号処理を経てＬＣＤ画像表示系11に表示、あるいはメモリカード10に記録される。表示あるいは記録される画像は、スミアが補正された、したがって見かけ上スミアの存在しない高画質な画像となる。
【００３５】
なお、上記第１の実施の形態の他にも様々な実施の形態が考えられる。一例を挙げると、本発明を動画撮影を主としたいわゆるムービーカメラ（ビデオムービー）に適用したものが挙げられる。上記第１の実施の形態で示したカメラは、静止画撮影を主目的とした、いわゆるディジタルスチルカメラであるから、少なくとも静止画の１コマ撮影に限れば、メカシャッタ等の光学シャッタの併用によって、本発明によらず問題の解決を図ることも考えられる。これに対して、ムービーカメラの場合は動画撮影が主であるため、付加的機能である静止画撮影も含めて光学シャッタを用いないという一般的な設計要請が存在しており、本発明の効果は一層際立つものとなる。
【００３６】
また上記第１の実施の形態において、（１）の処理と（２）の処理を対比すると、ｎ加算駆動を行なった場合に（１）の処理は連続出画に対応できるが、画素欠陥による問題が僅かに残るという問題を有している。一方（２）の処理は画質的には優れているが、最良画像は第１フレームのみ（最大２フレームに１フレーム）しか得られないから、ムービー動作には対応できない、ということになる。なお、ｎ＝１に相当する通常駆動については、（１）も（２）も同じ処理を意味することになり、上記指摘したような問題点は有しないものである。これに着目すると、下記のようないくつかの変形例が考えられる。
【００３７】
第１の変形例は、ｎ加算駆動時のムービー動作の場合は、スミア補正をなしにするものである。そもそもｎ加算駆動の場合は、通常駆動に比してＶ転送はｎ倍高速に行われるから、通常駆動時に対してスミアは１／ｎに低減している。したがって、この第１の変形例は、ｎ加算駆動時のムービー動作があくまでも表示用であるということも考慮すれば、上記（１）の処理によって却って新たなノイズ発生の可能性を生むよりは、補正なしの方が良いという選択をした例になっている。
【００３８】
第２の変形例は、ムービー動作の場合もスチルと同じく（２）の処理を用いるものである。この場合、第２フレームの画像の一部に上記した他のラインより高いレベルのスミアが発生するが、これはレベル的には通常駆動の場合のスミアとほぼ同じ（補正前は同じ、補正後で（ｎ−１）／ｎ倍）にとどまり、また領域的には、高輝度点を含んだＶＯＢのライン数に等しい12ライン（加算前。但し加算読み出し後では、12／ｎラインとなる。）にのみ生じるものであるから、その影響を許容可能と判断できる場合には、このような方法も採用し得る。但し、上記高レベルのスミアは第１フレームには生じないものであるから、ムービー動作の場合にはフリッカ性ノイズとなる点に注意を要する。
【００３９】
第３の変形例は、ムービー動作の場合もスチルと同じく（２）の処理を用いつつ、バッファメモリを用いてフレームレートを補うものである。すなわち、従来のｎ加算駆動では通常駆動の場合のｎ倍のレートが得られるが、（２）の補正処理における第１フレームの画像のみを使用しても、通常駆動の場合のｎ／２倍のレートまでは得られるから、これをムービーモード画像とすることで、画質確保と両立できる。例えば、ｎ＝12なら６倍のフレームレートのムービー画像が得られる。なお、バッファメモリはディジタルプロセス回路８自体とすれば、新たな構成は不要である。
【００４０】
ここで、上記説明した実施の形態及び各変形例においては、スミア補正後の画像の利用形態は、これを記録するか、又は表示してモニタ機能（電子ビューファインダ）に用いるものとしたが、これらに限らず任意の目的に利用できることも当然である。このような利用形態としては、例えば、自動利得調整（Automatic Gain Control）、自動白バランス調整（Automatic White Balancing ）に代表される各種信号処理の自動調整や、自動露出（Automatic Exposure）、自動合焦（Automatic Focusing）、自動手ぶれ補正装置（Automatic Image Stabilizer）のような各種自動制御機能における情報として利用することが具体的な適用例として挙げられる。
【００４１】
以上本発明の実施の形態及びその変形例を具体的に示したが、本発明はこれらに限られることなく、特許請求の範囲に記載の限りにおいて、如何なる態様をも取り得るものであることは言うまでもない。
【００４２】
【発明の効果】
以上実施の形態に基づいて説明したように、本発明によれば、撮像信号のライン加算読み出しなどの特殊駆動を行った場合でも、正しいスミア補正が行われ、画質の劣化を防止できるようにした撮像装置を実現することができる。特に請求項１に係る発明によれば、動画撮像モードと静止画撮像モードに対応して補正基準信号を生成するように構成されているから、各撮像モードに対して適切なスミア補正を行なうことができ、且つ読み出し時間の短縮を志向した加算読み出し（ｎ加算駆動）を使用する場合においてもなお、静止画撮影時にスミア補正の不具合を生じないようにした撮像装置を実現できる。請求項２に係る発明によれば、読み出し時間の短縮を志向した加算読み出しを使用する動画撮像モードの場合に生じるスミア補正の不具合を最小に抑えることが可能となる。
【図面の簡単な説明】
【図１】  本発明に係る撮像装置の実施の形態のディジタルカメラの全体構成を示す概略ブロック構成図である。
【図２】  図１に示した実施の形態におけるＣＣＤ撮像素子のセンサー領域を示す概略図である。
【符号の説明】
１  レンズ系
２  レンズ駆動機構
３  露出制御機構
４  フィルタ系
５  ＣＣＤ撮像素子
６  ＣＣＤドライバ
７  プリプロセス回路
８  ディジタルプロセス回路
８−１  補正基準信号生成部
８−２  画像信号補正部
９  メモリカードインターフェース
10  メモリカード
11  ＬＣＤ画像表示系
12  システムコントローラ
13  操作スイッチ系
14  操作表示系
15  ストロボ
16  レンズドライバ
17  露出制御ドライバ
18  ＥＥＰＲＯＭ
101   水平転送路（水平シフトレジスタ）
ＥＰ  有効画素部分（撮像エリア）
ＯＢ  光学的黒画素部分
ＶＯＢ  垂直ＯＢ
ＨＯＢ  水平ＯＢ
ＤＢ  ダミービット
【図１】
0003720683.tif 000002
【図２】
0003720683.tif 000003