(57)【特許請求の範囲】
【請求項１】
各１つの陰極端子（Ｋ）とゲート端子（Ｇ）を有する陰極側ストラクチャ（４．．．８）ｎ−ベースゾーン（１）、ｎバッフアゾーン（２）、陽極端子（Ａ）と導電接触されているＰエミッタゾーン（３）がこの順序に設けられている形式の可制御のパワー半導体素子において、ｎバッフアゾーンが厚さ２０μｍ〜８０μｍおよび、陽極側の縁におけるドーピング濃度８×１０１３〜５×１０１４ｃｍ−３を有し、Ｐエミッタゾーンが厚さ４００〜１０００ｎｍおよび、陽極側の縁におけるドーピング濃度１０１７〜１０１８ｃｍ−３を有し、ｎ−ベースゾーン（１）が１０μ秒より大きい値の電荷担体寿命を有することを特徴とする可制御のパワー半導体素子。
【請求項２】
可制御のパワー半導体素子が絶縁されたゲート（ＩＧＢＴ）を有するバイポーラトランジスタを構成し、陰極側のストラクチャ（４．．．６）が少なくとも１つのｎ＋ドーピング領域（５）を有し、該ｎ＋ドーピング領域はＰ＋ドーピング領域によりｎ−ベースゾーン（１）から分離されており、少なくとも１つのゲート電極がゲート端子（Ｇ）と接続されていて、ｎ＋ドーピング領域（５）の一部、Ｐ＋ドーピング領域（６）の一部、ｎ−ベースゾーン（１）の一部を橋絡し、ゲート電極がこれらの領域とｎ−ベースゾーンから絶縁層（４）により分離されている、請求項１記載の可制御のパワー半導体素子。
【請求項３】
可制御のパワー半導体素子はサイリスタを構成し、陰極側ストラクチャ(７，８)はＰドーピングゾーン(８)を有し、該Ｐドーピングゾーンはゲート端子（Ｇ）と接続されており、
該Ｐドーピングゾーン内にｎ＋ドーピング領域（７）が設けられており、該ｎ＋ドーピング領域（７）が、陰極端子（Ｋ）と導電接続されている電極と、導電接続されている、請求項１記載の可制御の半導体素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は請求項１の上位概念に示された可制御のパワー半導体素子に関する。
【０００２】
【従来の技術】
この種の可制御の半導体はＩＥＥＥ−Ｐａｐｅｒ，５ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣ’ｓ書名“Ａ  Ｈｉｇｈ  Ｐｏｗｅｒ  ＩＧＢＴ  Ｍｏｄｕｌｅ  Ｆｏｒ  Ｔｒａｃｔｉｏｎ  Ｍｏｔｏｒ  Ｄｒｉｖｅ”Ｍ．Ｍｏｒｉ他、著．（２８７〜２９１ページ）に示されている。例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌ  ａｒ  Ｔｒａｎｓｉｓｔｏｒ）およびサイリスタのような可制御のパワー半導体の場合、例えばｎ＋バッファゾーンがｎ−ベースゾーンとＰエミッタとの間に設けられることが多い。何故ならばこれにもとづいて空間電荷ゾーンの制限が可能となりベースが一層短かく形成され、これにより一層小さい順方向抵抗が得られるからである。保持傾向を小さくして降伏電圧を高める目的で、ｎ−ベースにおける電荷担体の寿命を例えば白金拡散または電子ビーム照射により短かくされる。しかしこれにより、可制御のパワー半導体素子の遮断の際に、不利に温度に依存するいわゆる電流消滅縁（Ｔａｉｌ−Ｓｔｒｏｍ）が現われる。
【０００３】
【発明の解決すべき課題】
本発明の課題は、遮断の際に、実質的に温度に依存しない電流消滅縁の現われる、低い順方向電圧と高い降伏電圧を有するパワー半導体素子を提供することである。
【０００４】
【課題を解決するための手段】
この課題は本発明の請求項１の特徴部分の構成により解決されている。
【０００５】
【発明の効果】
本発明の利点は、ｎバッファ層が設けられているにもかかわらず、例えば白金拡散または電子ビーム照射による電荷担体の寿命の低下が必要とされず、さらにこの可制御のパワー半導体素子を広い電流と電圧範囲のために簡単に製造可能となる。
【０００６】
請求項２と３の構成により本発明のパワー半導体素子の有利な構成が可能となる。
【０００７】
次に本発明の実施例を図面を用いて説明する。
【０００８】
【実施例】
図１に本発明による、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の形式の可制御のパワー半導体素子が示されている。この半導体素子においては陰極側ストラクチャ４...６、ｎ−ベースゾーン１，ｎバッファゾーン２とＰエミッタゾーン３がこの順に設けられている。陰極側ストラクチャ４...６は次のように構成されている。即ち少なくとも１つのｎ＋ドーピング領域５がＰ＋ドーピング領域によりｎ−ベースゾーン１から分離されており、さらにＰ＋ドーピング領域６が陰極端子Ｋと接触接続されており、ならびにゲート端子Ｇと接続されている少なくとも１つのゲート電極が、ｎ＋ドーピング領域５の一部、Ｐ＋ドーピング領域６の一部、およびｎ−ベースゾーン１の一部を被う。この場合、ゲート電極はｎ−ベースゾーンのこの領域から絶縁層４により分離されている。Ｐエミタゾーン３は陽極端子Ａと導電接続されている。
【０００９】
陰極側のストラクチャに関する寸法とドーピング濃度は従来のＩＧＢＴのそれらに相応する。
【００１０】
ｎ−ベースゾーン１の厚さは通常のように約１００μｍ／ｋＶに選定され、さらにドーピング濃度は代表的には８×１０１２〜１０１４ｃｍ−３である。代表的な遮断電圧値３ｋＶの場合、ｎ−ベースの長さは、したがって実質的にサブストレートの厚さも約３００μｍである。
【００１１】
本発明によるＩＧＢＴの場合、ｎバッファゾーン２は約２０〜８０μｍの厚さを有し、さらに陽極値の縁においてドーピング濃度８×１０１３〜５×１０１４ｃｍ−３を有する。Ｐエミッタ３は、４００〜１０００ｎｍの厚さ、代表的には６００ｎｍを有する公知の素子と比較して著しく平らに構成されていて、さらに陽極側の縁においてドーピング濃度１０１７〜１０１８ｃｍ−３を有する。
【００１２】
ｎ−ベースゾーン１の電荷担体の寿命はいずれの場合も１０μｓｅｃより大きく、代表的な値として約８０μｓｅｃを有する、何故ならば付加的な再結合中心が設けられていないからである。この場合、電荷担体の寿命の増加は電荷担体密度へほとんど影響しない、何故ならばこの電荷担体密度は既に高いレベルに設けられているからである。
【００１３】
この場合、ｎバッファゾーン２のドーピングは、これが平らなＰエミッタ３の注入特性へ著しくわずかな影響しか影響を与えない位に、低く選定されている。エミッタ３のドーピング材料の量は、エミッタ３においては電荷担体の再結合が行なわれず、金属接触部において行なわれるように、低く選定されている。その結果、層２と３の間の閾値電圧は、公知のパワー半導体素子とは異なり、温度に依存せずさらに電荷担体の寿命が著しく長く選定可能になる。これにより本発明の半導体素子は温度変化に対して実質的に感応しなくなり、電流消滅縁が温度にほとんど依存しなくなる。しかしｎバッファゾーン２のこのドーピングは、空間電荷ゾーンの、Ｐエミッタ迄のいわゆる進入が回避されるのに十分である。これにより、著しく高い遮断電圧の場合もｎ−ベースにおけるオーム損失がわずかになる、何故ならばバッファ層２にもとづいてベースの長さを短かくできるからである。
【００１４】
図２に本発明によればサイリスタの形式のパワー半導体素子が示されている。この半導体素子は陰極側のストラクチャ７，８だけが、図１に示された本発明によるパワー半導体素子とは異なる。陰極側のストラクチャ８はゲート端子と接続されているＰドーピングゾーンから成り、この中へｎ＋ドーピング領域７が設けられている。ｎ＋ドーピング領域７は、陰極端子Ｋと導電接続されている電極と接触接続されている。
【００１５】
本発明よる可制御のパワー半導体エレメントの本発明による製造法を説明する目的で、図３に製造過程の中間物が示されている。これは順にｎ−ドーピングゾーン１′，ｎドーピングゾーン２′および支持層９から成る。通常は層１′，２′と９はシリコンから成り、支持層９はドーピングされないかまたは任意のドーピング度を有することができる。代表的には層１′と２′は合計で約３００μｍであり、支持層も同じく約３００μｍの厚さである。
【００１６】
パワー半導体素子における通常の値の直径を有するディスクは、この厚さにおいて良好には処理できないため、支持層９（支持ウエハ）を有するバッファ層２′は両方の層の間の接触面１０においていわゆる“直接ウエハ−ボンディング”により接続される。
【００１７】
このための詳細なデータは「Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，第２７巻，Ｎｏ１２，１１，１９８８，Ｌ２３６４−Ｌ２３６６」に示されている。
【００１８】
本発明による可制御のパワー半導体素子の製造において、ｎ−ドーピングシリコンサブストレート１′から成るディスクが出発材料として用いられる。ｎバッファ層２′はエピタキシヤル成長により、または例えばりん原子のｎ−サブストレートへの拡散化により生成される。続いて図３に示されている様に、ｎ−ドーピングシリコンサブストレートから成るディスクと別のディスク９−これは支持体サブストレートとして用いられる−との接続が行なわれる。接続されたディスク１′と９は十分な厚さを有し、そのため次の工程ステップへそれぞれの陰極側ストラクチャの生成のために案内できる。それぞれの陰極側のストラクチャの生成は、公知の様に例えば拡散により行なわれる。この別のディスクは支持体サブストレートとしてだけ用いられるため、この別のディスクは陰極側のストラクチャの生成後は切削により除去される。切削工程の後に、表面特性の改善の目的でエッチングステップが後続する。最後に、切削され必要に応じてエッチングされた表面から、注入によりＰエミッタゾーン３が生成される。この注入は公知の様の行なわれる。
【００１９】
図４に遮断後の０〜５μｓｅｃの間の時間間隔における負荷電流Ｉの時間経過がダイヤグラムで示されている。電流経過１１..１４が記入されている。曲線１１は温度Ｔ＝３００Ｋにおける対比される従来のパワー半導体素子に相応し、曲線１２は温度Ｔ＝４００Ｋにおける対比される従来のパワー半導体素子に相応する。曲線１３は温度Ｔ＝３００Ｋにおける本発明によるパワー半導体素子に相応し曲線１４は温度Ｔ＝４００における本発明による半導体素子に、相応する。明瞭に示されている様に、曲線１３と１４は曲線１１と１２よりも著しく迅速に値ゼロへ消滅する。さらに曲線１３と１４は、曲線１１と１２に比較して、実質的に同一である、即ち温度には依存しない。曲線１２においては著しく緩慢な電流消滅が生じており、消滅の開始そのものが曲線１１の場合よりも遅く行なわれる
。
【図面の簡単な説明】
【図１】  本発明による、ＩＧＢＴの形式のパワー半導体素子の断面図である。
【図２】  本発明による、サイリスタの形式のパワー半導体素子の断面図である。
【図３】  本発明によるパワー半導体素子の製造の際の中間段階製品の断面図である。
【図４】  本発明によるパワー半導体素子と公知の半導体素子の、２つの相異なる温度における電流／時間ダイヤグラム図である。
【符号の説明】
１    ｎ−ベースゾーン
２    ｎバッファゾーン
３    Ｐエミッタゾーン
４    絶縁層
５    ｎ＋ドーピング領域
６    Ｐ＋ドーピング領域
７    ｎ＋ドーピング領域
９    支持層
１０    接触接続面
【図１】
0003692157.tif 000002
【図２】
0003692157.tif 000003
【図３】
0003692157.tif 000004
【図４】
0003692157.tif 000005