(57)【特許請求の範囲】
【請求項１】
半導体素子であって、
単結晶基板と、
異なる結晶格子定数を有する少なくとも２つの材料から成る多核であって、前記単結晶基板上に直接形成されかつ互いに離間している前記多核と、
前記多核を覆う転位抑制層と、
前記転位抑制層上にあるエピタキシ層と、
を備えることを特徴とする半導体素子。
【請求項２】
請求項１記載の半導体素子において、前記多核の厚さが１０Åないし１００Åであることを特徴とする半導体素子。
【請求項３】
請求項１記載の半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａｌｎＮからそれぞれ選択されることを特徴とする半導体素子。
【請求項４】
請求項１記載の半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させることを特徴とする半導体素子。
【請求項５】
請求項１記載の半導体素子において、前記転位抑制層はＡｌｘＩｎｙＧａ１−ｘ−ｙ Ｎから成り、このとき０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であることを特徴とする半導体素子。
【請求項６】
請求項１記載の半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成ることを特徴とする半導体素子。
【請求項７】
請求項１記載の半導体素子において、前記エピタキシ層がＧａＮ層であることを特徴とする半導体素子。
【請求項８】
発光半導体素子であって、
単結晶基板と、
異なる結晶格子定数を有する少なくとも２つの材料から成る多核であって、前記単結晶基板上に直接形成されかつ互いに離間している前記多核と、
前記多核を覆う、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であるＡｌｘＩｎｙＧａ１−ｘ−ｙ Ｎ転位抑制層と、
前記転位抑制層上にあり、０≦ｗ≦１、０≦ｚ≦１、および０≦ｗ＋ｚ≦１であるｎ型ＡｌｗＩｎｚＧａ１−ｗ−ｚ Ｎクラッド層と、
前記ｎ型クラッド層上にあるＩｎＧａＮ活性層と、
前記活性層上にあり、０≦ｓ≦１、０≦ｔ≦１、および０≦ｓ＋ｔ≦１であるｐ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ Ｎクラッド層と、
前記ｐ型クラッド層上にあり、０≦ｕ≦１、０≦ｖ≦１、および０≦ｕ＋ｖ≦１であるｐ型ＡｌｕＩｎｖＧａ１−ｕ−ｖ Ｎ電極層と、
を備えることを特徴とする半導体素子。
【請求項９】
請求項８記載の半導体素子において、前記多核の厚さが１０Åないし１００Åであることを特徴とする半導体素子。
【請求項１０】
請求項８記載の半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａＩｎＮからそれぞれ選択されることを特徴とする半導体素子。
【請求項１１】
請求項８記載の半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させることを特徴とする半導体素子。
【請求項１２】
請求項８記載の半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成ることを特徴とする半導体素子。
【請求項１３】
発光半導体素子であって、
単結晶基板と、
異なる結晶格子定数を有する少なくとも２つの材料から成る多核であって、前記単結晶基板上に直接形成されかつ互いに離間している前記多核と、
前記多核を覆う、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であるＡｌｘＩｎｙＧａ１−ｘ−ｙＮ転位抑制層と、
前記転位抑制層上にあり、０≦ｗ≦１、０≦ｚ≦１、および０≦ｗ＋ｚ≦１であるｐ型ＡｌｗＩｎｚＧａ１−ｗ−ｚ Ｎクラッド層と、
前記ｐ型クラッド層上にあるＩｎＧａＮ活性層と、
前記活性層上にあり、０≦ｓ≦１、０≦ｔ≦１、および０≦ｓ＋ｔ≦１であるｎ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ Ｎクラッド層であって、ＩｎＧａＮ活性層のクラッド層としてばかりでなく半導体素子の電極層としても機能するｎ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ Ｎクラッド層と、
を備えることを特徴とする半導体素子。
【請求項１４】
請求項１３記載の半導体素子において、前記多核の厚さが１０Åないし１００Åであることを特徴とする半導体素子。
【請求項１５】
請求項１３記載の半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａＩｎＮからそれぞれ選択されることを特徴とする半導体素子。
【請求項１６】
請求項１３記載の半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させることを特徴とする半導体素子。
【請求項１７】
請求項１３記載の半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成ることを特徴とする半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に関し、更に特定すれば、エピタキシャル成長の転移密度を低減した発光半導体素子に関する。
【０００２】
【従来の技術】
青緑発光ダイオードやレーザ・ダイオード等の発光素子製造には、ＡｌＩｎＧａＮ系化合物半導体材料が多用されている。通常、これらの材料は、酸化アルミニウム（Ａｌ２Ｏ３）基板または炭化珪素（ＳｉＣ）基板上において成長される。
【０００３】
【発明が解決しようとする課題】
半導体材料を基板上で直接成長させることは、格子定数に差があるために困難である。例えば、ＧａＮ結晶層（ａ＝３．１８９Å）を酸化アルミニウム基板（ａ＝４．７５８Å）上で直接成長させる場合、これらの格子定数の差が１６％を超えるので困難である。
【０００４】
まず、米国特許第４，８５５，２４９号において、Ａｋａｓａｋｉ  ｅｔ  ａｌ．は、Ａｌ２Ｏ３基板上で非晶質のＡｌＮバッファ層を低温度で成長させることにより、Ａｌ２Ｏ３基板とＧａＮ層との間の格子定数差に関する問題を低減できることを開示した。米国特許第５，２９０，３９３号において、Ｎａｋａｍｕｒａ  ｅｔ  ａｌ．は、バッファ層としてのＧａＮまたはＡｌＧａＮの利用を開示した。まず、Ａｌ２Ｏ３基板上において、非晶質のＧａＮバッファ層を４００℃ないし９００℃の間の温度で成長させる。次いで、ＧａＮバッファ層上において、ＧａＮエピタキシ層を１０００℃ないし１２００℃の間の温度で成長させる。このＧａＮエピタキシ層の品質および性能は、バッファ層としてＡｌＮを用いて製造したＧａＮエピタキシ層よりも良好であった。
【０００５】
従来では、基板とバッファ層との間で単一種の核を成長させて、格子定数差のバランスをとっている。しかしながら、基板上の単一種核は、それでもなお一層の転位欠陥が生じる可能性を示す。従来技術に基づいて転位欠陥がどのようにして発生するのかについて示した図１（ａ）ないし１（ｄ）を参照されたい。図１（ａ）において、核１０１を基板１上で成長させる。次に、図１（ｂ）に示すように、基板１および核１０１上でバッファ層１０３を徐々に成長させる。図１（ｃ）に示すバッファ層１０３の完了後、転位欠陥１０４が２つの核１０１の側面に沿って主に生じる。図１（ｄ）において、エピタキシ層１０５の成長後、転位欠陥１０４はエピタキシ層１０５の内部にさらに延びる。転位欠陥１０４は、発光素子の電子的性能および光学的性能の双方を低下させてしまう。
【０００６】
格子定数差がエピタキシ層の転位欠陥を招き、さらにこのようにして製造した半導体素子の性能を低下させるので、エピタキシ層と基板との間、例えば、ＧａＮ系エピタキシ層と酸化アルミニウム基板との間の格子定数差を縮めることが必要不可欠である。
【０００７】
【課題を解決するための手段】
本発明の第１の態様によれば、半導体素子であって、単結晶基板と、前記単結晶基板上にある多核であって、異なる結晶格子定数を有する少なくとも２つの材料から成り、それぞれ単離している多核と、前記多核上にある転位抑制層と、前記転位抑制層上にあるエピタキシ層と、を備えることを特徴とする半導体素子が提供される。
【０００８】
該第１の態様の半導体素子において、前記多核の厚さが１０Åないし１００Åであるのが好ましい。
該半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａｌｎＮからそれぞれ選択されるのが好ましい。
【０００９】
該半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させるのが好ましい。
該半導体素子において、前記転位抑制層はＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎから成り、このとき０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であるのが好ましい。
【００１０】
該半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成るのが好ましい。
該半導体素子において、前記エピタキシ層がＧａＮ層であるのが好ましい。
【００１１】
本発明の第２の態様によれば、発光半導体素子であって、単結晶基板と、前記単結晶基板上にある多核であって、異なる結晶格子定数を有する少なくとも２つの材料から成り、それぞれ単離している多核と、前記多核上にあり、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であるＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ転位抑制層と、前記転位抑制層上にあり、０≦ｗ≦１、０≦ｚ≦１、および０≦ｗ＋ｚ≦１であるｎ型ＡｌｗＩｎｚＧａ１−ｗ−ｚ  Ｎクラッド層と、前記ｎ型クラッド層上にあるＩｎＧａＮ活性層と、前記活性層上にあり、０≦ｓ≦１、０≦ｔ≦１、および０≦ｓ＋ｔ≦１であるｐ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ  Ｎクラッド層と、前記ｐ型クラッド層上にあり、０≦ｕ≦１、０≦ｖ≦１、および０≦ｕ＋ｖ≦１であるｐ型ＡｌｕＩｎｖＧａ１−ｕ−ｖ  Ｎ電極層と、を備えることを特徴とする半導体素子が提供される。
【００１２】
該第２の態様の半導体素子において、前記多核の厚さが１０Åないし１００Åであるのが好ましい。
該半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａＩｎＮからそれぞれ選択されるのが好ましい。
【００１３】
該半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させることが好ましい。
該半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成ることが好ましい。
【００１４】
本発明の第３の態様によれば、発光半導体素子であって、単結晶基板と、前記単結晶基板上にある多核であって、異なる結晶格子定数を有する少なくとも２つの材料から成り、それぞれ単離している多核と、前記多核上にあり、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であるＡｌｘＩｎｙＧａ１−ｘ−ｙＮ転位抑制層と、前記転位抑制層上にあり、０≦ｗ≦１、０≦ｚ≦１、および０≦ｗ＋ｚ≦１であるｐ型ＡｌｗＩｎｚＧａ１−ｗ−ｚ  Ｎクラッド層と、前記ｐ型クラッド層上にあるＩｎＧａＮ活性層と、前記活性層上にあり、０≦ｓ≦１、０≦ｔ≦１、および０≦ｓ＋ｔ≦１であるｎ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ  Ｎクラッド層であって、ＩｎＧａＮ活性層のクラッド層としてばかりでなく半導体素子の電極層としても機能するｎ型ＡｌｓＩｎｔＧａ１−ｓ−ｔ  Ｎクラッド層と、を備えることを特徴とする半導体素子が提供される。
【００１５】
該第３の態様の半導体素子において、前記多核の厚さが１０Åないし１００Åであるのが好ましい。
該半導体素子において、前記少なくとも２つの材料が、ＡｌＮ、ＩｎＮ、ＧａＮ、ＡｌＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、およびＡｌＧａＩｎＮからそれぞれ選択されることが好ましい。
【００１６】
該半導体素子において、前記多核を４００℃ないし１０００℃の間の温度で成長させることが好ましい。
該半導体素子において、前記単結晶基板は、選択的に、酸化アルミニウム、炭化珪素および砒化ガリウムから成るのが好ましい。
【００１７】
【発明の実施の形態】
本発明は、基板上に少なくとも２つの材料からなる多核を設けることにより、基板とエピタキシ層との間、具体的には、酸化アルミニウム（ａ＝４．７５８Å）基板とＧａＮ（ａ＝３．１８９Å）エピタキシ層との間の結晶格子の不整合により生ずる転位欠陥の問題を解消するものである。転位欠陥が減少されていないと、転位欠陥が、発光半導体素子の電子的性能および光学的性能の双方に、非常に大きな影響を与えることになる。
【００１８】
本発明によって転位欠陥を減少させる方法を示す図２（ａ）ないし２（ｄ）を参照されたい。まず最初に図２（ａ）を参照すると、基板１上に、多核２０１および２０２を成長させる。異なる格子定数を有する２つの材料から多核２０１および２０２を得ることにより、基板１と、後に基板１上に成長させるエピタキシ層２０５との間の格子定数差により生ずる応力を低減する。多核２０１および２０２のそれぞれが単離されて、転位抑制層２０３の成長を可能にする。次に、図２（ｂ）を参照されたい。転位抑制層２０３を、基板１と多核２０１および２０２との上に成長させる。成長完了後の転位抑制層２０３を図２（ｃ）に示す。核２０１と核２０２との間の側面に、許容範囲を超える応力が生じないようになっているために、転位欠陥２０４の発生は少ない。これは、エピタキシ成長が異なる割合および方向で行うことが可能であり、また、転位が抑制されているかまたは横方向の側面に沿って成長するように強制されているためである。図２（ｄ）に示すエピタキシ層２０５の成長後、エピタキシ層２０５に至るまで延在する転位欠陥が少ない半導体素子が製造される。
【００１９】
各核２０１および２０２の化学式は、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎであり、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１であることが好ましい。ＩｎＮ（ａ＝３．５４４Å）およびＧａＮ（ａ＝３．１８９Å）のような格子定数が比較的大きい材料が、ＡｌＮ（ａ＝３．１１Å）のような格子定数が比較的小さい材料と交互に混合されて、多核２０１および２０２を構成する。離間している核２０１および２０２は、少なくとも２つの材料で形成されており、核形成の異なる割合および方向におけるエピタキシ層２０５の成長を促進することにより、転位欠陥を減少させている。
【００２０】
転位抑制層２０３は、好ましくは、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎからなり、このとき、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１とし、さらに好ましくは、ＧａＮ、ＡｌＮおよびＡｌＧａＮのようなＧａＮ系材料から成る。転位抑制層２０３は、多核２０１および２０２とエピタキシ層２０５との間の転位欠陥の一層の減少を促進する。
【００２１】
次のような方法に基づき、基板上に、いかなる化合物半導体層（複数の化合物半導体層）をも成長させることが可能である。水素化物気相エピタキシ（ＨＶＰＥ）、有機金属気相エピタキシ（ＯＭＶＰＥ）または分子線エピタキシ（ＭＢＥ）によって、化合物半導体層を基板上に直接的または間接的に形成させる。ＩＩＩ−窒素族化合物半導体に関しては、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ層であり、このとき、０≦ｘ≦１、０≦ｙ≦１、および０≦ｘ＋ｙ≦１である。ガリウム源はＴＭＧａまたはＴＥＧａである。アルミニウム源はＴＭＡｌまたはＴＥＡｌである。インジウム源はＴＭＩｎまたはＴＥＩｎである。窒素源はＮＨ３  またはジメチルヒドラジン（ＤＭｅＮＮＨ２  ）である。ｐ型ドーパントは、Ｚｎ、Ｃｄ、Ｂｅ、Ｍｇ、Ｃａ、ＢａおよびＳｂから成るグループから選択する。ｎ型ドーパントはＳｉ、ＧｅおよびＳｎから成るグループから選択する。このｐ型ドーパントおよびｎ型ドーパントは次の実施形態においても適用される。
【００２２】
簡略化のため、以降の図面では、多核の層（複数の層）は実際の拡大率では示されていない。図３を参照されたい。基板１上に、厚さ１０Åないし１００Åの多核２を成長温度４００℃ないし１０００℃で成長させる。適切な多核２の組成は、ＡｌとＩｎとＧａとの気体化合物の流量と成長温度との操作により決定される。厚さが１００Åないし５００ÅあるＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を、多核２上に、成長温度４００℃ないし１０００℃で成長させて、転位欠陥をさらに減少させる。次いで、ＧａＮ系化合物半導体エピタキシ層４を、転位抑制層３上に、成長温度１０００℃ないし１２００℃で成長させる。
【００２３】
多核２の育成により、次のような実証的な方法で転位欠陥を減少させることができる。
（１）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＮ核を成長させ、次いでＡｌＮ核を成長させる。ＩｎＮ核およびＡｌＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
【００２４】
（２）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＡｌＮ核を成長させ、次いでＩｎＮ核を成長させる。ＡｌＮ核およびＩｎＮ核の厚さは、約１０ないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（３）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＮ核を成長させ、次いでＧａＮ核を成長させる。ＩｎＮ核およびＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（４）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＧａＮ核を成長させ、次いでＩｎＮ核を成長させる。ＧａＮ核およびＩｎＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らしている。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（５）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＧａＮ核を成長させ、次いでＧａＮ核を成長させる。ＩｎＧａＮ核およびＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（６）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＧａＮ核を成長させ、次いでＡｌＩｎＮ核を成長させる。ＧａＮ核およびＡｌＩｎＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（７）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＡｌＩｎＮ核を成長させ、次いでＧａＮ核を成長させる。ＡｌＩｎＮ核およびＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（８）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＮ核を成長させ、次いでＡｌＧａＮ核を成長させる。ＩｎＮ核およびＡｌＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（９）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＡｌＧａＮ核を成長させ、次いでＩｎＮ核を成長させる。ＡｌＧａＮ核およびＩｎＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（１０）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＡｌＮ核を成長させ、次いでＩｎＧａＮ核を成長させる。ＡｌＮ核およびＩｎＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（１１）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＧａＮ核を成長させ、次いでＡｌＮ核を成長させる。ＩｎＧａＮ核およびＡｌＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（１２）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＡｌＩｎＧａＮ核を成長させ、次いでＩｎＧａＮ核を成長させる。ＡｌＩｎＧａＮ核およびＩｎＧａＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
（１３）基板１上に多核２を成長させる。成長の順序としては、基板上において、まずＩｎＧａＮ核を成長させ、次いでＡｌＩｎＮ核を成長させる。ＩｎＧａＮ核およびＡｌＩｎＮ核の厚さは、約１０Åないし１００Åである。これらの核は、好ましくは、その表面上に多数の穴を有するようにそれぞれ単離させ、転位欠陥を減らす。次いで、ＡｌｘＩｎｙＧａ１−ｘ−ｙ  Ｎ（０≦ｘ≦１；０≦ｙ≦１；０≦ｘ＋ｙ≦１）の転位抑制層３を多核２上に成長させる。転位抑制層３の厚さは、約１００Åないし５００Åである。
【００２５】
本発明の好適な実施形態について、以下にさらに説明する。
例  １
ＧａＮ半導体素子２０の模式図である図４を参照されたい。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを有機金属気相エピタキシ成長反応器（図示せず）内に配置した。前もって基板１を１１５０℃に加熱しておき、その後１０リットル／分の流量で水素ガスを導入して、ウエハ表面を洗浄した。次に、温度を４００℃ないし１０００℃の範囲に低下させて、５５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２２１を成長させた。ＩｎＮ核２２１の好適な成長温度は、６２０℃であった。次に、５０μｍｏｌ／分のＴＭＡｌおよび２リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＮ核２２２を成長させた。ＡｌＮ核２２２の好適な成長温度は５３０℃であった。ＩｎＮ核２２１およびＡｌＮ核２２２の厚さは約４５Åであった。次に、温度を４００℃ないし１０００℃の範囲に低下させて、３０μｍｏｌ／分のＴＭＧａおよび２．５リットル／分のＮＨ３  を含む混合ガス流を導入し、厚さ約１００Åないし５００ÅのＧａＮ転位抑制層３を成長させる。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５００℃および２００Åであった。その後、温度を１１２０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａおよび３リットル／分のＮＨ３  を含む混合ガス流を導入して、厚さ２μｍの非ドープＧａＮエピタキシ層４をＧａＮ転位抑制層３の上で成長させた。エピタキシ層４をホール効果測定法で測定した。その結果は、移動度が４３０ｃｍ２  ／Ｖ−ｓであり、キャリア濃度が３００Ｋの温度において−３ｅ１６／ｃｍ３  であり、更に移動度が１２５０ｃｍ２  ／Ｖ−ｓであり、キャリア濃度が７７Ｋの温度において−７．０４ｅ１５／ｃｍ３  を示した。
例  ２
ＧａＮ半導体素子３０の模式図を示す図５を参照されたい。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に配置した。前もって基板１を１１５０℃に加熱しておき、水素ガスを１０リットル／分の流量で導入し、ウエハ表面を洗浄した。その後、温度を４００℃ないし１０００℃の範囲に低下させ、５０μｍｏｌ／分のＴＭＡｌおよび２リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＮ核２３１を成長させた。核２３１の好適な成長温度は５３０℃であった。次に、５５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２３２を成長させた。核２３２の好適な成長温度は６２０℃であった。多核２３１および２３２の厚さは約４５Åであった。次に、温度を４００℃ないし１０００℃の範囲に低下させ、３０μｍｏｌ／分のＴＭＧａおよび２．５リットル／分のＮＨ３  を含む混合ガス流を導入することにより、厚さが約１００Åないし５００ÅのＧａＮ転位抑制層３を成長させた。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５００℃および２００Åであった。その後、温度を１１２０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＧａＮ転位抑制層３上に厚さ２μｍの非ドープＧａＮエピタキシ層４を成長させた。
例  ３
ＧａＮ半導体素子４０の模式図を示す図６を参照されたい。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に設置した。前もって基板１を１１５０℃に加熱しておき、水素ガスを１０リットル／分の流量で導入し、ウエハ表面を洗浄した。その後、温度を５００℃ないし６００℃の範囲に低下させ、５０μｍｏｌ／分のＴＭＧａおよび１．５リットル／分のＮＨ３  を含む混合ガス流を導入し、ＧａＮ核２４１を成長させた。核２４１の好適な成長温度は５１０℃であった。その後、２５μｍｏｌ／分のＴＭＡｌと２０μｍｏｌ／分のＴＭＩｎと２．５リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＡｌＩｎＮ核２４２を成長させた。核２４２の好適な成長温度は５８０℃であった。多核２４１および２４２の厚さは約６５Åであった。次に、温度を５００℃まで低下させ、３０μｍｏｌ／分のＴＭＧａと２５μｍｏｌ／分のＴＭＡｌと３リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＡｌＩｎＮ核２の上に厚さが２００ÅのＡｌＧａＮ転位抑制層３を成長させた。その後、温度を１１２０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＧａＮ転位抑制層３上に、厚さ２μｍの非ドープＧａＮエピタキシ層４を成長させた。
例  ４
ＧａＮ半導体素子５０の模式図を示す図７を参照されたい。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に配置した。前もって基板１を１１５０℃に加熱しておき、水素ガスを１０リットル／分の流量で導入し、ウエハ表面を洗浄した。その後、温度を４００℃ないし１０００℃の範囲に低下させ、５５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２５１を成長させた。核２５１の好適な成長温度は６２０℃であった。次に、５０μｍｏｌ／分のＴＭＡｌおよび２リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＮ核２５２を成長させた。核２５２の好適な成長温度は５３０℃であった。次に、５５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２５３を成長させた。核２５３の好適な成長温度は、６２０℃であった。多核２５１、２５２および２５３の厚さは約５０Åであった。次に、温度を４００℃ないし１０００℃の範囲に下げて、３０μｍｏｌ／分のＴＭＧａと２５μｍｏｌ／分のＴＭＡｌと２．５リットル／分のＮＨ３  とを含む混合ガス流を導入し、多核２の上に、厚さが約１００Åないし５００ÅのＡｌＧａＮ転位抑制層３を成長させた。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５００℃および２００Åであった。その後、温度を１１２０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＧａＮ転位抑制層３上に、厚さ２μｍのドーピングされていないＧａＮエピタキシ層４を成長させた。
例  ５
ＧａＮ半導体素子６０の模式図を示す図８を参照されたい。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に配置した。前もって基板１を１１５０℃に加熱しておき、水素ガスを１０リットル／分の流量で導入し、ウエハ表面を洗浄した。その後、温度を５００℃ないし６００℃の範囲に低下させた。温度が５００℃に達したときに、３０μｍｏｌ／分のＴＭＧａと２５μｍｏｌ／分のＴＭＡｌと３リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＡｌＧａＮ核２６１を成長させた。次に、温度を５８０℃に調整して、２５μｍｏｌ／分のＴＭＡｌと２０μｍｏｌ／分のＴＭＩｎと２．５リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＡｌＩｎＮ核２６２を成長させた。多核２６１および２６２の厚さは約６５Åであった。次に、温度を４００℃ないし１０００℃の範囲に調整して、３０μｍｏｌ／分のＴＭＧａおよび２リットル／分のＮＨ３  を含む混合ガス流を導入し、多核２の上に厚さ２００ÅのＧａＮ転位抑制層３を成長させた。その後、温度を１１２０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＧａＮ転位抑制層３上に、厚さ２μｍのドーピングされていないＧａＮエピタキシ層４を成長させた。
例  ６
発光半導体素子７０の模式図を示す図９を参照されたい。発光半導体素子７０は、例えば発光ダイオード（ＬＥＤ）である。まず、エピタキシに適した  Ａｌ２Ｏ３  基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に配置した。基板１は、酸化アルミニウム、炭化珪素または砒化ガリウムで構成することができる。１１５０℃において、５リットル／分の水素ガスを導入し、１０分間ウエハ表面を洗浄した。その後、温度を４００℃ないし１０００℃の範囲に低下させ、５０μｍｏｌ／分のＴＭＡｌおよび２リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＮ核２７１を成長させた。核２７１の好適な成長温度は、５３０℃であった。次に、５５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２７２を成長させた。核２７２の好適な成長温度は６２０℃であった。多核２７１および２７２の厚さは約４５Åであった。次に、温度を４００℃ないし１０００℃の範囲に調整して、２０μｍｏｌ／分のＴＭＧａと２５μｍｏｌ／分のＴＭＡｌと２．５リットル／分のＮＨ３とを含む混合ガス流を導入し、多核２の上に、厚さが約１００Åないし５００ÅのＡｌＧａＮ転位抑制層３（ＡｌｙＧａ１−ｙＮ、０≦ｙ≦１）を成長させた。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５７０℃および３２０Åであった。その後、温度を１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと３．５リットル／分のＮＨ３  と１００ｐｐｍのＳｉＨ４／Ｈ２と含む混合ガス流を導入し、転位抑制層３上に、厚さ４μｍのｎ型ＧａＮクラッド層５を成長させた。クラッド層５の実施形態は、ＡｌｗＩｎｚＧａ１−ｗ−ｚ  Ｎであり、このとき０≦ｗ≦１、０≦ｚ≦１および０≦ｗ＋ｚ≦１であった。
【００２６】
その後、温度を８５０℃に調整して、３０μｍｏｌ／分のＴＭＧａ、３０μｍｏｌ／分ＴＭＩｎおよび３．５リットル／分のＮＨ３  を含む混合ガス流を導入した。ＴＭＩｎの出力を操作することにより、発光活性層として作用してＩｎＧａＮ／ＧａＮの多数の対、例えば、５対を含む多量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）層６を、ｎ型ＧａＮクラッド層５上に形成した。次に、温度を約１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと、３．５リットル／分のＮＨ３  と５２ｎｍｏｌ／分のＤＣｐＭｇとを含む混合ガス流を導入して、ＭＱＷ層６の上に、厚さ０．２μｍのｐ型ＡｌＧａＮクラッド層７を成長させた。クラッド層７の実施形態は、ＡｌｓＩｎｔＧａ１−ｓ−ｔ  Ｎであり、このとき０≦ｓ≦１、０≦ｔ≦１および０≦ｓ＋ｔ≦１であった。
【００２７】
その後、温度を約１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａ、３．５リットル／分のＮＨ３  および５２ｎｍｏｌ／分のＤＣｐＭｇを含む混合ガス流を導入して、ｐ型ＡｌＧａＮクラッド層７上に、厚さ０．３μｍのｐ型ＧａＮ電極層７を成長させた。電極層８の実施形態は、ＡｌｕＩｎｖＧａ１−ｕ−ｖ  Ｎであり、このとき０≦ｕ≦１、０≦ｖ≦１および０≦ｕ＋ｖ≦１であった。以上のようにして、ＬＥＤ構造エピタキシ・ウエハを完成した。
【００２８】
次のようなステップに基づき、エピタキシ・ウエハを励起し、次いでチップに生成した。
ステップ１：ｐ型電極層８とｐ型クラッド層７とＭＱＷ層６との一部を除去して、ｎ型ＧａＮクラッド層５の表面を露出させる。
【００２９】
ステップ２：ｐ型ＧａＮ電極層８上に、Ｎｉ／Ａｕオーミック・コンタクト金属層９を堆積する。
ステップ３：ｎ型ＧａＮクラッド層５上に、Ｔｉ／Ａｌオーミック・コンタクト金属層１１を堆積する。
【００３０】
ステップ４：ウエハを切り出し、複数の３５０μｍ×３５０μｍ角のチップに切断する。
上記の各ＬＥＤチップは２０ｍＡで３．５ボルトの順方向電圧を有していた。
例  ７
発光半導体素子８０の模式図を示す図１０を参照されたい。発光半導体素子８０は、例えば発光ダイオード（ＬＥＤ）である。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを無機金属気相エピタキシ成長反応器（図示せず）内に配置した。基板１は、酸化アルミニウム、炭化珪素または砒化ガリウムで構成することができる。１１５０℃において、５リットル／分の水素ガスを導入し、１０分間ウエハ表面を洗浄した。その後、温度を４００℃ないし１０００℃の範囲に低下させ、２５μｍｏｌ／分のＴＭＩｎおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＩｎＮ核２８１を成長させた。核２８１の好適な成長温度は、６２０℃であった。次に、４５μｍｏｌ／分のＴＭＧａ、３５μｍｏｌ／分のＴＭＡｌおよび３リットル／分のＮＨ３  を含む混合ガス流を導入し、ＡｌＧａＮ核２８２を成長させた。核２８２の好適な成長温度は５５０℃であった。多核２８１および２８２の厚さは約６０Åであった。次に、温度を４００℃ないし１０００℃の範囲に調整して、３５μｍｏｌ／分のＴＭＧａおよび２．５リットル／分のＮＨ３  を含む混合ガス流を導入し、多核２の上に、厚さが約１００Åないし５００ÅのＧａＮ転位抑制層３（ＡｌｙＧａ１−ｙＮ、０≦ｙ≦１）を成長させた。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５１０℃および２５０Åであった。その後、温度を１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと３．５リットル／分のＮＨ３  と５２ｎｍｏｌ／分のＤＣｐＭｇと含む混合ガス流を導入し、転位抑制層３上に、厚さ４μｍのｎ型ＧａＮクラッド層５を成長させた。クラッド層５の実施形態は、ＡｌｗＩｎｚＧａ１−ｗ−ｚ  Ｎであり、このとき０≦ｗ≦１、０≦ｚ≦１および０≦ｗ＋ｚ≦１であった。
【００３１】
その後、温度を約８５０℃まで低下させ、３０μｍｏｌ／分のＴＭＧａ、３０μｍｏｌ／分ＴＭＩｎおよび３．５リットル／分のＮＨ３  を含む混合ガス流を導入した。ＴＭＩｎの出力を操作することにより、発光活性層として作用してＩｎＧａＮ／ＧａＮの多数の対、例えば、５対を含む多量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）層６を、ｐ型ＧａＮクラッド層５上に形成した。次に、温度を約１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと３．５リットル／分のＮＨ３  と１００ｐｐｍのＳｉＨ４／Ｈ２とを含む混合ガス流を導入して、ＭＱＷ層６上に厚さ０．５μｍのｎ型ＧａＮ層８を成長させた。ｎ型ＧａＮ層８は、ＭＱＷ層６のクラッド層とＬＥＤ８０の電極層との両方として機能した。以上のようにして、ＬＥＤ構造エピタキシ・ウエハを完成した。
【００３２】
次のようなステップに基づき、エピタキシ・ウエハを励起し、次いでチップに生成した。
ステップ１：ｎ型ＧａＮ層８とＭＱＷ層６との一部を除去して、ｐ型ＧａＮクラッド層５の表面を露出させる。
【００３３】
ステップ２：ｐ型ＧａＮクラッド層５上に、Ｎｉ／Ａｕオーミック・コンタクト金属層１１を堆積する。
ステップ３：ｎ型ＧａＮ層８上に、Ｔｉ／Ａｌオーミック・コンタクト金属層９を堆積する。
【００３４】
ステップ４：ウエハを切り出し、複数の３５０μｍ×３５０μｍ角のチップに切断する。
上記の各ＬＥＤチップは２０ｍＡで３．５ボルトの順方向電圧を有していた。
例  ８
発光半導体素子９０の模式図を示す図１１を参照されたい。発光半導体素子９０は、例えば発光ダイオード（ＬＥＤ）である。まず、エピタキシに適したＡｌ２Ｏ３基板１、例えば、ウエハを、無機金属気相エピタキシ成長反応器（図示せず）内に配置した。基板１は、酸化アルミニウム、炭化珪素または砒化ガリウムで構成することができる。１１５０℃において、５リットル／分の水素ガスを導入し、１０分間ウエハ表面を洗浄した。その後、温度を４００℃ないし１０００℃の範囲に低下させ、４５μｍｏｌ／分のＴＭａと４０μｍｏｌ／分のＴＭＩｎと３リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＩｎＧａＮ核２９１を成長させた。核２９１の好適な成長温度は、５７０℃であった。次に、５０μｍｏｌ／分のＴＭＡｌと４０μｍｏｌ／分のＴＭＩｎと３リットル／分のＮＨ３  とを含む混合ガス流を導入し、ＡｌＩｎＮ核２９２を成長させた。核２９２の好適な成長温度は５７０℃であった。多核２９１および２９２の厚さは約５０Åであった。その後、温度を４００℃ないし１０００℃の範囲に調整して、２０μｍｏｌ／分のＴＭＧａと２５μｍｏｌ／分のＴＭＡｌと２．５リットル／分のＮＨ３  とを含む混合ガス流を導入し、多核２の上に、厚さが約１００Åないし５００ÅのＡｌＧａＮ転位抑制層３を成長させた。転位抑制層３の好適な成長温度および好適な厚さは、それぞれ、５５０℃および３２０Åであった。その後、温度を１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと３．５リットル／分のＮＨ３  と１００ｐｐｍのＳｉＨ４／Ｈ２と含む混合ガス流を導入し、転位抑制層３上に、厚さ４μｍのｎ型ＧａＮクラッド層５を成長させた。
【００３５】
その後、温度を約８５０℃に調整して、３０μｍｏｌ／分のＴＭＧａと３０μｍｏｌ／分のＴＭＩｎと３．５リットル／分のＮＨ３  とを含む混合ガス流を導入した。ＴＭＩｎの出力を操作することにより、発光活性層として作用してＩｎＧａＮ／ＧａＮの多数の対、例えば、５対を含む多量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）層６を、ｎ型ＧａＮクラッド層５上に形成した。次に、温度を約１１００℃まで上昇させ、４２μｍｏｌ／分のＴＭＧａと、２０μｍｏｌ／分のＴＭＡｌと、３．５リットル／分のＮＨ３  と５２ｎｍｏｌ／分のＤＣｐＭｇとを含む混合ガス流を導入して、ＭＱＷ層６の上に、厚さ０．２μｍのｐ型ＡｌＧａＮクラッド層７を成長させた。
【００３６】
その後、温度を約１１３０℃まで上昇させ、５２μｍｏｌ／分のＴＭＧａと３．５リットル／分のＮＨ３  と５２ｎｍｏｌ／分のＤＣｐＭｇとを含む混合ガス流を導入して、ｐ型ＡｌＧａＮクラッド層７上に、厚さ０．３μｍのｐ型ＧａＮ電極層８を成長させた。以上のようにして、ＬＥＤ構造エピタキシ・ウエハを完成した。
【００３７】
次のようなステップに基づき、エピタキシ・ウエハを励起し、次いでチップに生成した。
ステップ１：ｐ型電極層８とｐ型クラッド層７とＭＱＷ層６の一部を除去して、ｎ型ＧａＮクラッド層５の表面を露出させる。
【００３８】
ステップ２：ｐ型ＧａＮ電極層８上に、Ｎｉ／Ａｕオーミック・コンタクト金属層９を堆積する。
ステップ３：ｎ型ＧａＮクラッド層５上に、Ｔｉ／Ａｌオーミック・コンタクト金属層１１を堆積する。
【００３９】
ステップ４：ウエハを切り出し、複数の３５０μｍ×３５０μｍ角のチップに切断する。
上記の各ＬＥＤチップは２０ｍＡで３．５ボルトの順方向電圧を有していた。
【００４０】
以上の説明が本発明の好適な実施形態である。本発明の範囲内における等価な変更および変形は、本発明の範囲に含まれるものとする。
【００４１】
【発明の効果】
以上のように、本発明は、半導体素子において、転位密度を低下させることができる。基板とＡｌＧａＩｎＮ化合物半導体との間に多核を含むことにより、基板とＡｌＧａＩｎＮ化合物半導体との間の結晶格子の差により誘起する転位密度が著しく低下すると共に、ＡｌＧａＩｎＮ化合物半導体の成長が向上するという効果を得ることができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｄ）は、従来技術による半導体素子内における転位欠陥の発生を詳細に示す図である。
【図２】（ａ）乃至（ｄ）は、本発明による半導体素子内における転位欠陥の減少を詳細に示す図である。
【図３】本発明による半導体素子の模式図である。
【図４】本発明の好適な第１実施形態による半導体素子の模式図である。
【図５】本発明の好適な第２実施形態による半導体素子の模式図である。
【図６】本発明の好適な第３実施形態による半導体素子の模式図である。
【図７】本発明の好適な第４実施形態による半導体素子の模式図である。
【図８】本発明の好適な第５実施形態による半導体素子の模式図である。
【図９】本発明の好適な第６実施形態による発光半導体素子の模式図である。
【図１０】本発明の好適な第７実施形態による発光半導体素子の模式図である。
【図１１】本発明の好適な第８実施形態による発光半導体素子の模式図である。
【符号の説明】
１…基板、２…多核、３…転位抑制層、４…エピタキシ層、５…クラッド層、６…ＭＱＷ層、７…クラッド層、８…電極層、９、１１…オーミック・コンタクト金属層、１０１…核、１０３…バッファ層、１０４…転位欠陥、１０５…エピタキシ層、２０１、２０２…核、２０３…転位抑制層、２０４…転位欠陥、２０５…エピタキシ層。
【図１】
0003634255.tif 000002
【図２】
0003634255.tif 000003
【図３】
0003634255.tif 000004
【図４】
0003634255.tif 000005
【図５】
0003634255.tif 000006
【図６】
0003634255.tif 000007
【図７】
0003634255.tif 000008
【図８】
0003634255.tif 000009
【図９】
0003634255.tif 000010
【図１０】
0003634255.tif 000011
【図１１】
0003634255.tif 000012