(57)【特許請求の範囲】
【請求項１】
半導体層の主表面に素子分離溝を形成する工程と、
前記素子分離溝の上部コーナ部の上面および側面に、熱処理により、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記素子分離溝の上部コーナ部の上面および側面を覆うゲート電極を形成する工程とを備え、
前記ゲート絶縁膜を形成する工程は、前記素子分離溝の上部コーナ部の上面および側面に対して、酸化性ガスを含む雰囲気中で、前記ゲート絶縁膜の粘性流動が起こる温度未満の温度で、第１の熱処理を施す工程と、前記第１の熱処理の後、酸化性ガスを含む雰囲気中で、前記ゲート絶縁膜の粘性流動が起こる温度以上の温度で、第２の熱処理を施す工程とを含み、前記第１の熱処理によって前記ゲート絶縁膜の膜厚の半分未満の第１の膜厚分を形成した後、前記第２の熱処理によって前記ゲート絶縁膜の膜厚の半分より大きい第２の膜厚分を形成する、半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜を形成する工程に先立って前記半導体層の表面を露出させる工程をさらに備え、
前記半導体層の表面を露出させる工程および前記ゲート絶縁膜を形成する工程を真空中で行うことによって、２．５ｎｍ以下の膜厚を有する前記ゲート絶縁膜を形成する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の熱処理の後、前記第１の熱処理での前記ゲート絶縁膜の粘性流動が起こる温度未満の温度から前記第２の熱処理を行う前記ゲート絶縁膜の粘性流動が起こる温度以上の温度に、非酸化性雰囲気で段階的に昇温する工程をさらに備える、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２の熱処理における前記酸化性ガスの含有比率は、前記第１の熱処理における前記酸化性ガスの含有比率よりも小さい、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の熱処理を施す工程は、
前記酸化性ガスを含む雰囲気下で、前記ゲート絶縁膜の粘性流動が起こる温度未満の温度で、昇温しながら、前記第１の熱処理により酸化する工程を含む、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２の熱処理を施す工程は、
前記酸化性ガスを含む雰囲気下で、前記ゲート絶縁膜の粘性流動が起こる温度以上の温度で、昇温しながら、前記第２の熱処理により酸化する工程を含む、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、ゲート絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＵＬＳＩ（Ｕｌｔｒａ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）回路の高密度化・高集積化にともなって、素子の微細化が進められている。素子を微細化するためには、素子自体の微細化と同時に、素子分離領域の微細化が重要になってきている。このため、素子分離領域の微細化を行うための種々の方法が提案されている。特に、従来の選択酸化法（ＬＯＣＯＳ法；Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）に代えて、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法が提案されている。
【０００３】
また、ＭＯＳ型トランジスタを含む半導体装置では、半導体基板の素子分離領域によって囲まれた素子形成領域の表面に、ゲート絶縁膜が形成される。このゲート絶縁膜としては、通常、シリコン基板を酸化雰囲気中で熱処理することにより形成されるシリコン酸化膜や、窒素原子を含んだ酸化雰囲気中で熱処理することにより形成されるシリコン酸窒化膜などが用いられる。この場合、従来では、膜厚を良好に制御するため、酸化速度の遅い約７００℃〜約８５０℃程度の温度で熱処理することによって、ゲート絶縁膜を形成していた（たとえば、特許文献１参照）。この特許文献１には、８５０℃以下の温度で酸化することによりゲート絶縁膜を形成することが開示されている。
【０００４】
図１５〜図２３は、従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。図２４は、従来のＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。以下、図１５〜図２４を参照して、従来の半導体装置の製造プロセスについて説明する。
【０００５】
まず、図１５に示すように、シリコン基板１０１上に、シリコン酸化膜からなるパッド酸化膜１０２と、シリコン窒化膜１０３とを順次堆積した後、パッド酸化膜１０２およびシリコン窒化膜１０３をパターニングする。この後、パッド酸化膜１０２およびシリコン窒化膜１０３をマスクとして、シリコン基板１０１の素子分離領域となる部分をエッチングすることによって、トレンチ（素子分離溝）１５０を形成する。
【０００６】
次に、図１６に示すように、約１０００℃〜約１２００℃程度の温度で熱処理することによって、素子分離溝１５０の表面に、シリコン酸化膜からなる丸め酸化膜１０４を形成する。
【０００７】
次に、図１７に示すように、高密度プラズマＣＶＤ法を用いて、素子分離溝１５０を埋め込むように、シリコン酸化膜１０５を堆積する。この後、シリコン窒化膜１０３をストッパーとして、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、シリコン酸化膜１０５を研磨・除去することによって、図１８に示すように、平坦化する。
【０００８】
次に、リン酸を用いたウェットエッチング法により、シリコン窒化膜１０３を除去した後、希フッ酸を用いたウェットエッチング法により、パッド酸化膜１０２を除去することによって、図１９に示すように、シリコン基板１０１の活性領域（素子形成領域）が露出される。また、パッド酸化膜１０２のウェットエッチングによる除去の際、シリコン酸化膜１０５の上面および側面もある程度エッチングされる。これにより、素子分離溝１５０の内部に、シリコン酸化膜１０５からなる素子分離絶縁膜が埋め込まれた素子分離領域が形成される。
【０００９】
次に、図２０に示すように、露出された素子形成領域の表面に、熱酸化法を用いて、シリコン酸化膜からなる犠牲酸化膜１０６を形成する。そして、シリコン基板１０１の上方から犠牲酸化膜１０６を介してｎ型不純物およびｐ型不純物をそれぞれイオン注入することによって、ｎ型ウェル領域１１１およびｐ型ウェル領域１１２を形成する。この後、犠牲酸化膜１０６を希フッ酸により除去することによって、図２１に示すように、シリコン基板１０１の素子形成領域が露出される。
【００１０】
次に、図２２に示すように、熱酸化法を用いて、約７５０℃の温度で、シリコン基板１０１の露出された素子形成領域の表面に、シリコン酸化膜からなるゲート絶縁膜１０７を形成する。具体的には、図２４に示すように、昇温および降温工程を、Ｎ2ガス雰囲気中で行うとともに、約７５０℃の温度条件下で、Ｏ2ガスとＨ2ガスとをそれぞれ約５０ｖｏｌ％含むウェット酸化雰囲気中で熱処理を行うことによって、シリコン酸化膜からなるゲート絶縁膜１０７を形成する。
【００１１】
最後に、図２３に示すように、ゲート絶縁膜１０７の上面に接触するように、シリコン酸化膜１０５上に、ポリシリコンからなるゲート電極１０８を形成する。そして、ゲート電極１０８をマスクとして、不純物をイオン注入することによって、ｎ型ウェル領域１１１およびｐ型ウェル領域１１２のそれぞれに、ソース領域（図示せず）およびドレイン領域（図示せず）を形成する。そして、全面を覆うように、シリコン酸化膜またはシリコン窒化膜などからなる層間絶縁膜１０９を形成した後、層間絶縁膜１０９の所定領域に、コンタクトホール１０９ａを形成する。そして、このコンタクトホール１０９ａを介して、ソース領域、ドレイン領域およびゲート電極１０８のそれぞれと電気的に接続されるように、アルミ合金からなる電極１１０を形成する。このようにして、従来のＭＯＳ型トランジスタを含む半導体装置が完成される。
【００１２】
【特許文献１】
特開２０００−２２３４８８号公報
【発明が解決しようとする課題】
上記した従来の半導体装置の製造方法では、図１６に示したシリコン酸化膜からなる丸め酸化膜１０４の形成工程において、丸め酸化膜１０４とシリコン基板１０１との界面では、シリコン原子間に酸素原子が入り込むので、体積膨張が生じる。このため、シリコン基板１０１と丸め酸化膜１０４との界面では、体積膨張に起因する内部応力（ストレス）が発生する。特に、素子分離溝１５０の上部コーナ部１５０ａでは、耐酸化マスクとして機能するシリコン窒化膜１０３が存在するため、上方向への体積膨張が阻害されるので、強いストレスが発生する。そして、従来では、後のゲート絶縁膜１０７の形成工程（図２２参照）において、強いストレスが残存する素子分離溝１５０の上部コーナ部１５０ａを覆うように、ゲート絶縁膜１０７が形成される。この場合、従来の製造方法では、シリコン酸化膜からなるゲート絶縁膜１０７の形成温度が約７５０℃（約７００℃〜約８５０℃）と低いため、ゲート絶縁膜１０７の形成時に、素子分離溝１５０の上部コーナ部１５０ａの強いストレスを解放するのは困難であった。このため、その強いストレスが残存する素子分離溝１５０の上部コーナ部１５０ａを覆うように形成されたゲート絶縁膜１０７の信頼性が低下するという問題点があった。特に、ゲート絶縁膜の信頼性を評価する目やすとなる経時絶縁破壊（ＴＤＤＢ）特性が低下するという問題点があった。
【００１３】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、ゲート絶縁膜の信頼性を向上させることが可能な半導体装置の製造方法を提供することである。
【００１４】
この発明のもう１つの目的は、上記の半導体装置の製造方法において、容易に小さい膜厚を有するゲート絶縁膜を形成することである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、請求項１による半導体装置の製造方法は、半導体層の主表面に素子分離溝を形成する工程と、素子分離溝の上部コーナ部の上面および側面に、熱処理により、ゲート絶縁膜を形成する工程と、ゲート絶縁膜を介して素子分離溝の上部コーナ部の上面および側面を覆うゲート電極を形成する工程とを備え、ゲート絶縁膜を形成する工程は、素子分離溝の上部コーナ部の上面および側面に対して、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度未満の温度で、第１の熱処理を施す工程と、第１の熱処理の後、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で、第２の熱処理を施す工程とを含み、第１の熱処理によってゲート絶縁膜の膜厚の半分未満の第１の膜厚分を形成した後、第２の熱処理によってゲート絶縁膜の膜厚の半分より大きい第２の膜厚分を形成する。なお、本発明における半導体層は、通常の半導体層のみならず、半導体基板も含む広い概念である。
【００１６】
請求項１では、上記のように、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で熱処理することによって、半導体層の主表面上にゲート絶縁膜を形成することにより、ゲート絶縁膜が粘弾性体になるので、たとえば、素子分離形成時に発生した内部応力（ストレス）を解放するように、ゲート絶縁膜を粘性流動（移動）させることができる。これにより、素子分離形成時に発生した内部応力を緩和することができるので、ゲート絶縁膜の信頼性を向上させることができる。
【００２０】
請求項１における半導体装置の製造方法では、第１の熱処理によってゲート絶縁膜の膜厚の半分未満の第１の膜厚分を形成した後、第２の熱処理によってゲート絶縁膜の膜厚の半分より大きい第２の膜厚分を形成することにより、ゲート絶縁膜の粘性流動が起こる温度以上での第２の熱処理の時間が長くなるので、粘性流動によるストレスの緩和効果を大きくすることができる。
【００２２】
請求項２における半導体装置の製造方法は、請求項１の構成において、ゲート絶縁膜を形成する工程に先立って半導体層の表面を露出させる工程をさらに備え、半導体層の表面を露出させる工程およびゲート絶縁膜を形成する工程を真空中で行うことによって、２．５ｎｍ以下の膜厚を有するゲート絶縁膜を形成する。このように構成すれば、半導体層の表面を露出させた後ゲート絶縁膜の形成前に、半導体層の表面に自然酸化膜が形成されるのを防止することができるので、容易に、２．５ｎｍ以下の小さい膜厚を有するゲート絶縁膜を形成することができる。
【００２４】
請求項３における半導体装置の製造方法は、請求項１または２の構成において、第１の熱処理の後、第１の熱処理でのゲート絶縁膜の粘性流動が起こる温度未満の温度から第２の熱処理を行うゲート絶縁膜の粘性流動が起こる温度以上の温度に、非酸化性雰囲気で段階的に昇温する工程をさらに備える。このように構成すれば、ゲート絶縁膜の粘性流動が起こる温度以上の温度に一気に昇温して第２の熱処理を行う場合に発生しやすいウェハ周辺部でのスリップ転位をより有効に回避することができる。
【００２５】
請求項４における半導体装置の製造方法は、請求項１〜３のいずれかの構成において、第２の熱処理における酸化性ガスの含有比率は、第１の熱処理における酸化性ガスの含有比率よりも小さい。このように構成すれば、酸化速度が速くなりやすい高温の第２の熱処理による酸化速度を遅くすることができるので、ゲート絶縁膜の膜厚制御性をより向上させることができる。
【００２６】
請求項５における半導体装置の製造方法は、請求項１〜４のいずれかの構成において、第１の熱処理を施す工程は、酸化性ガスを含む雰囲気下で、ゲート絶縁膜の粘性流動が起こる温度未満の温度で、昇温しながら、第１の熱処理により酸化する工程を含む。このように構成すれば、昇温工程と第１の熱処理による酸化工程とを同時に行うことができるので、酸化プロセスの時間を短くすることができる。
【００２７】
請求項６における半導体装置の製造方法は、請求項１〜５のいずれかの構成において、第２の熱処理を施す工程は、酸化性ガスを含む雰囲気下で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で、昇温しながら、第２の熱処理により酸化する工程を含む。このように構成すれば、昇温工程と第２の熱処理による酸化工程とを同時に行うことができるので、酸化プロセスの時間を短くすることができる。また、請求項５と請求項６とを組み合わせれば、昇温工程と第１および第２の熱処理による酸化工程とを同時に行うことができるので、酸化プロセスの時間をより短くすることができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００２９】
（第１実施形態）
図１〜図９は、本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。図１０は、第１実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。以下、図１〜図１０を参照して、第１実施形態の半導体装置の製造プロセスについて説明する。
【００３０】
まず、図１に示すように、熱酸化法により、シリコン基板１上に、約１０ｎｍの厚みを有するシリコン酸化膜２を形成した後、ＣＶＤ法により、約１５０ｎｍの厚みを有するシリコン窒化膜３を形成する。そして、シリコン酸化膜２およびシリコン窒化膜３をパターニングした後、そのパターニングされたシリコン酸化膜２およびシリコン窒化膜３をマスクとして、シリコン基板１の素子分離領域となる部分を約３００ｎｍの厚み分ドライエッチングすることによって、素子分離溝５０を形成する。なお、シリコン基板１は、本発明の「半導体層」の一例である。
【００３１】
次に、図２に示すように、約１０００℃〜約１２００℃程度の温度で熱処理することによって、素子分離溝５０の表面に、約２０ｎｍの厚みを有するシリコン酸化膜からなる丸め酸化膜４を形成する。この場合、素子分離溝５０の上部コーナ部５０ａの近傍では、従来と同様、酸化による体積膨張と、耐酸化マスクとして機能するシリコン窒化膜３の存在とによって、強いストレスが発生する。
【００３２】
次に、図３に示すように、高密度プラズマＣＶＤ法を用いて、素子分離溝５０を埋め込むように、約６００ｎｍの厚み分のシリコン酸化膜５を堆積する。この後、ＣＭＰ法により、シリコン窒化膜３をストッパーとして、シリコン酸化膜５を研磨・除去することによって、図４に示すように、平坦化する。
【００３３】
次に、リン酸を用いたウェットエッチング法により、シリコン窒化膜３を除去した後、希フッ酸を用いたウェットエッチング法により、シリコン酸化膜２を除去することによって、図５に示すように、シリコン基板１の活性領域（素子形成領域）が露出される。また、シリコン酸化膜２のウェットエッチングによる除去の際、シリコン酸化膜５の上面および側面もある程度エッチングされる。これにより、素子分離溝５０の内部に、シリコン酸化膜からなる素子分離絶縁膜が埋め込まれた素子分離領域が形成される。
【００３４】
次に、図６に示すように、露出された素子形成領域の表面に、熱酸化法を用いて、約１０ｖｏｌ％のＯ2ガスを含む約８００℃のウェット酸化雰囲気中で熱処理することによって、シリコン酸化膜からなる犠牲酸化膜６を形成する。そして、シリコン基板１の上方から犠牲酸化膜６を介してｎ型不純物およびｐ型不純物をそれぞれイオン注入することによって、ｎ型ウェル領域１１およびｐ型ウェル領域１２を形成する。この後、犠牲酸化膜６を希フッ酸により除去することによって、図７に示すように、シリコン基板１の素子形成領域が露出される。
【００３５】
この後、第１実施形態では、図８に示すように、熱酸化法を用いて、約１０００℃の高温条件下でシリコン基板１の露出された素子形成領域の表面に、シリコン酸化膜からなるゲート絶縁膜７を形成する。具体的には、図１０に示すように、昇温および降温工程を、非酸化性雰囲気であるＮ2ガス雰囲気中で行うとともに、約１０ｖｏｌ％のＯ2ガスと、約１０ｖｏｌ％のＨ2ガスと、約８０ｖｏｌ％のＮ2ガスとを含むウェット酸化雰囲気中で、約１０００℃の高温で熱処理を行うことによって、約７ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜７を形成する。このように、約１０００℃の高温でゲート絶縁膜７を形成すると、ゲート絶縁膜７は、粘性流動が可能な粘弾性体になる。
【００３６】
最後に、図９に示すように、ゲート絶縁膜７の上面に接触するように、シリコン酸化膜５上に、ポリシリコンからなるゲート電極８を形成する。そして、ゲート電極８をマスクとして不純物をイオン注入することによって、ｎ型ウェル領域１１およびｐ型ウェル領域１２のそれぞれに、ソース領域（図示せず）およびドレイン領域（図示せず）を形成する。そして、全面を覆うように、シリコン酸化膜またはシリコン窒化膜などからなる層間絶縁膜９を形成した後、層間絶縁膜９の所定領域に、コンタクトホール９ａを形成する。そして、このコンタクトホール９ａを介して、ソース領域、ドレイン領域およびゲート電極８のそれぞれと電気的に接続するように、アルミ合金からなる電極１０を形成する。このようにして、第１実施形態によるＭＯＳ型トランジスタを含む半導体装置が完成される。
【００３７】
第１実施形態では、上記したように、酸化性ガス（Ｏ2ガス）を含む雰囲気中で、ゲート絶縁膜７の粘性流動が起こる温度以上の温度（約１０００℃）で熱処理することにより、ゲート絶縁膜７を形成することによって、ゲート絶縁膜７が粘弾性体になるので、丸め酸化膜４の形成時に素子分離溝５０の上部コーナ部５０ａ近傍の領域に発生した強いストレスを解放するように、ゲート絶縁膜７を粘性流動（移動）させることができる。これにより、丸め酸化膜４の形成時に発生した素子分離溝５０の上部コーナ部５０ａの強いストレスを緩和することができるので、上部コーナ部５０ａを覆うように形成されるゲート絶縁膜７の信頼性を向上させることができる。特に、ゲート絶縁膜の信頼性を評価する目やすとなる経時絶縁膜破壊（ＴＤＤＢ）特性が低下するのを抑制することができる。
【００３８】
（第２実施形態）
図１１は、本発明の第２実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。この第２実施形態では、上記第１実施形態と異なり、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度未満の温度で第１の熱処理を施した後、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で第２の熱処理を施す例について説明する。なお、第２実施形態のその他の製造プロセスは、第１実施形態と同様である。
【００３９】
すなわち、この第２実施形態では、図１〜図７に示した第１実施形態と同様のプロセスを用いて、図７に示した構造を形成する。この後、第２実施形態では、図８に示した第１実施形態のゲート絶縁膜７の形成工程を、図１１に示す条件下で行う。具体的には、図１１に示すように、まず、非酸化性雰囲気であるＮ2ガス雰囲気中でゲート絶縁膜の粘性流動が起こる温度未満の温度（約７５０℃）まで昇温する。そして、約７５０℃の温度条件下で、約５０ｖｏｌ％のＯ2ガスと約５０ｖｏｌ％のＨ2ガスとを含むウェット酸化雰囲気中で、比較的低温での第１の熱処理を行うことによって、約４ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の一部を形成する。その後、非酸化性雰囲気であるＮ2ガス雰囲気中でゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）まで昇温する。そして、約１０００℃の温度条件下で、約１０ｖｏｌ％のＯ2ガスと約１０ｖｏｌ％のＨ2ガスと約８０ｖｏｌ％のＮ2ガスとを含むウェット酸化雰囲気中で、高温での第２の熱処理を行うことによって、約３ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の残りの部分を形成する。これにより、素子形成領域に、合計約７ｎｍの厚みを有するシリコン酸化膜からなる第２実施形態によるゲート絶縁膜が形成される。
【００４０】
その後、図９に示した第１実施形態と同様のプロセスを用いて、第２実施形態によるＭＯＳ型トランジスタを含む半導体装置が完成される。
【００４１】
ここで、約１０００℃以上の温度でゲート絶縁膜を形成すると、ウェル領域の不純物がシリコン基板１の露出した表面から外部に向かって外方拡散してウェル領域（チャネル領域）の不純物濃度が不均一になる場合がある。第２実施形態では、上記したように、ゲート絶縁膜の粘性流動が起こる温度未満（約７５０℃）の温度で第１の熱処理を施した後、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）で第２の熱処理を施すことによって、高温（約１０００℃）での第２の熱処理の際には、低温（約７５０℃）での第１の熱処理により予めゲート絶縁膜の一部が形成されているので、高温での第２の熱処理の際に、ウェル領域（チャネル領域）の不純物がシリコン基板１の露出した表面から外部に外方拡散するのを抑制することができる。これにより、ウェル領域（チャネル領域）の不純物の外方拡散に起因する不純物濃度の不均一によって、デバイス毎にしきい値電圧がばらつくなどの不都合が発生するのを抑制することができる。
【００４２】
また、第２実施形態では、上記したように、ゲート絶縁膜の一部を酸化速度の遅い低温（約７５０℃）での第１の熱処理により形成することによって、酸化速度の速い高温（約１０００℃）での熱処理によってゲート絶縁膜全体を一度に形成する第１実施形態と比べて、ゲート絶縁膜の膜厚の制御性をより向上させることができる。
【００４３】
また、第２実施形態では、上記したように、ゲート絶縁膜の粘性流動が起こる温度未満の温度（約７５０℃）で第１の熱処理を施した後、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）で第２の熱処理を施すことによって、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）に一気に昇温して熱処理を行う場合に発生しやすいウェハ周辺部でのスリップ転位を回避することができる。
【００４４】
また、第２実施形態では、上記したように、酸化性ガス（Ｏ2ガス）を含む雰囲気中でゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）での第２の熱処理を施すことによって、第１実施形態と同様、ゲート絶縁膜が粘弾性体になるので、丸め酸化膜の形成時に素子分離溝の上部コーナ部に発生した強いストレスを解放するように、ゲート絶縁膜を粘性流動（移動）させることができる。これにより、丸め酸化膜の形成時に発生した素子分離溝の上部コーナ部の強いストレスを緩和することができるので、上部コーナ部を覆うように形成されるゲート絶縁膜のＴＤＤＢ特性などの信頼性を向上させることができる。
【００４５】
また、第２実施形態では、上記したように、第１の熱処理によってゲート絶縁膜の全体の膜厚（約７ｎｍ）の半分より大きい約４ｎｍの厚みを有するシリコン酸化膜を形成した後、第２の熱処理によってゲート絶縁膜全体の膜厚の半分よりも小さい約３ｎｍの厚みを有するシリコン酸化膜を形成することにより、酸化速度の速い高温（約１０００℃）での第２の熱処理時間を短くすることができるので、ゲート絶縁膜の膜厚制御性をより向上させることができる。また、高温での第２の熱処理時間を短くすることができるので、不純物の外方拡散をより抑制することができる。
【００４６】
また、第２実施形態では、上記したように、第２の熱処理における酸化性ガス（Ｏ2ガス）の含有比率（１０ｖｏｌ％）を、第１の熱処理における酸化性ガス（Ｏ2ガス）の含有比率（５０ｖｏｌ％）よりも小さくすることによって、酸化速度が速くなりやすい高温の第２の熱処理の酸化速度を遅くすることができるので、ゲート絶縁膜の膜厚制御性をより向上させることができる。
【００４７】
（第３実施形態）
図１２は、本発明の第３実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。この第３実施形態では、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度未満の温度で第１の熱処理を施した後、段階的に昇温を行い、その後、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で第２の熱処理を施す例について説明する。なお、第３実施形態のその他の製造プロセスは、第１実施形態と同様である。
【００４８】
すなわち、この第３実施形態では、図１〜図７に示した第１実施形態と同様のプロセスを用いて、図７に示した構造を形成する。この後、第３実施形態では、図８に示した第１実施形態のゲート絶縁膜７の形成工程を、図１２に示す条件下で行う。具体的には、図１２に示すように、まず、Ｎ2ガス雰囲気中でゲート絶縁膜の粘性流動が起こる温度未満の温度（約７５０℃）まで昇温する。
【００４９】
その後、約７５０℃の温度条件下で、約５０ｖｏｌ％のＯ2ガスと約５０ｖｏｌ％のＨ2ガスとを含むウェット酸化雰囲気中で、比較的低温での第１の熱処理を行うことによって、約４ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の一部を形成する。その後、非酸化性雰囲気であるＮ2ガス雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）まで３段階に分けて段階的に昇温する。そして、約１０００℃の温度条件下で、約１０ｖｏｌ％のＯ2ガスと約１０ｖｏｌ％のＨ2ガスと約８０ｖｏｌ％のＮ2ガスとを含むウェット酸化雰囲気中で、高温での第２の熱処理を行うことによって、約３ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の残りの部分を形成する。これにより、素子形成領域に、合計約７ｎｍの厚みを有するシリコン酸化膜からなる第３実施形態によるゲート絶縁膜が形成される。
【００５０】
その後、図９に示した第１実施形態と同様のプロセスを用いて、第３実施形態によるＭＯＳ型トランジスタを含む半導体装置が完成される。
【００５１】
第３実施形態では、上記したように、第１の熱処理でのゲート絶縁膜の粘性流動が起こる温度未満の温度（約７５０℃）から第２の熱処理を行うゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）に、非酸化性雰囲気であるＮ2ガス雰囲気中で段階的に昇温することによって、ゲート絶縁膜７の粘性流動が起こる温度以上の温度（約１０００℃）に一気に昇温して熱処理を行う場合に発生しやすい、ウェハ周辺部でのスリップ転位をより有効に回避することができる。
【００５２】
第３実施形態のその他の効果は、上記した第２実施形態と同様である。
【００５３】
（第４実施形態）
図１３は、本発明の第４実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。この第４実施形態では、酸化性ガスを含む雰囲気中で、昇温しながらゲート絶縁膜の粘性流動が起こる温度未満の温度で第１の熱処理を施した後、酸化性ガスを含む雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度で第２の熱処理を施す例について説明する。なお、第４実施形態のその他の製造プロセスは、第１実施形態と同様である。
【００５４】
すなわち、この第４実施形態では、図１〜図７に示した第１実施形態と同様のプロセスを用いて、図７に示した構造を形成する。この後、第４実施形態では、図８に示した第１実施形態のゲート絶縁膜７の形成工程を、図１３に示す条件下で行う。具体的には、図１３に示すように、まず、Ｎ2ガス雰囲気中でゲート絶縁膜の粘性流動が起こる温度未満の温度（約６００℃）まで昇温する。
【００５５】
その後、第４実施形態では、約６００℃から約８００℃に昇温しながら、約５０ｖｏｌ％のＯ2ガスと約５０ｖｏｌ％のＨ2ガスとを含むウェット酸化雰囲気中で、比較的低温での第１の熱処理を行うことによって、約４ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の一部を形成する。その後、非酸化性雰囲気であるＮ2ガス雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）まで昇温する。そして、約１０００℃の温度条件下で、約１０ｖｏｌ％のＯ2ガスと約１０ｖｏｌ％のＨ2ガスと約８０ｖｏｌ％のＮ2ガスとを含むウェット酸化雰囲気中で、高温での第２の熱処理を行うことによって、約３ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の残りの部分を形成する。これにより、素子形成領域に、合計約７ｎｍの厚みを有するシリコン酸化膜からなる第４実施形態によるゲート絶縁膜が形成される。
【００５６】
その後、図９に示した第１実施形態と同様のプロセスを用いて、第４実施形態によるＭＯＳ型トランジスタを含む半導体装置が完成される。
【００５７】
第４実施形態では、上記したように、ゲート絶縁膜の粘性流動が起こる温度未満の温度で約６００℃から約８００℃に昇温しながら、第１の熱処理を行うことにより酸化することによって、昇温工程と第１の熱処理による酸化工程とを同時に行うことができるので、上記第２および第３実施形態に比べて、酸化プロセスの時間を短くすることができる。
【００５８】
第４実施形態のその他の効果は、上記した第２実施形態と同様である。
【００５９】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６０】
たとえば、上記実施形態では、ゲート絶縁膜を有するＭＯＳ型トランジスタを含む半導体装置を形成する場合について説明したが、本発明はこれに限らず、ゲート絶縁膜を有する他の半導体素子を含む半導体装置を形成する場合にも本発明は適用可能である。
【００６１】
また、上記実施形態では、ＳＴＩ法による素子分離領域に囲まれた素子形成領域に、ＭＯＳ型トランジスタを形成する場合について説明したが、本発明はこれに限らず、他の方法による素子分離領域に囲まれた素子形成領域に半導体素子が形成される場合であってもよい。また、素子分離を行わない半導体装置にも本発明を適用可能である。
【００６２】
また、上記第１〜第４実施形態では、ウェットエッチングにより素子形成領域を露出した後、その素子形成領域に、約７ｎｍの厚みを有するゲート絶縁膜を形成する場合について説明したが、本発明はこれに限らず、約２．５ｎｍ以下の小さい膜厚を有するゲート絶縁膜を形成する場合にも本発明は適用可能である。ただし、約２．５ｎｍ以下の小さい膜厚を有するゲート絶縁膜を形成する場合には、素子形成領域の露出工程およびゲート絶縁膜の形成工程を真空中で連続的に行うのが好ましい。このように、素子形成領域の露出工程およびゲート絶縁膜の形成工程を真空中で連続して行うことによって、シリコン基板の素子形成領域の表面を露出させた後ゲート絶縁膜の形成前に、シリコン基板表面に自然酸化膜が形成されるのを防止することができるので、容易に、約２．５ｎｍ以下の小さい膜厚を有するゲート絶縁膜を形成することができる。たとえば、真空中で素子形成領域の露出工程を行った後、連続的に、約７５０℃の第１の熱処理により約１．２ｎｍの厚みを有するシリコン酸化膜を形成し、その後、約１０００℃の第２の熱処理により約０．８ｎｍの厚みを有するシリコン酸化膜を形成することによって、合計約２．０ｎｍの小さい厚みを有するゲート絶縁膜を形成するようにしてもよい。
【００６３】
また、上記実施形態では、酸化性ガスとして、Ｈ2ガスとＯ2ガスとＮ2ガスとを含む酸化性ガスを用いたが、本発明はこれに限らず、他の酸化性ガスを用いてもよい。たとえば、酸素（Ｏ2）、一酸化窒素（ＮＯ）、一酸化二窒素（Ｎ2Ｏ）、過酸化水素（Ｈ2Ｏ2）、オゾン（Ｏ3）、二酸化硫黄（ＳＯ2）、塩素（Ｃｌ2）、フッ素（Ｆ2）およびこれらの化合物のうち少なくとも１種を含むガスであってもよい。なお、本発明における「酸化」は、酸素による酸化のみならず、元素やイオンから電子を奪う広い概念の酸化を意味する。
【００６４】
また、上記第１実施形態での熱処理、または、第２〜第４実施形態での第２の熱処理では、約１０００℃の熱処理を行うことにより、ゲート絶縁膜またはゲート絶縁膜の一部を形成したが、本発明はこれに限らず、ゲート絶縁膜の粘性流動が起こる温度以上の熱処理温度であれば他の温度でもよい。
【００６５】
また、上記第２実施形態、第３実施形態および第４実施形態での第１の熱処理では、約７５０℃または約６００℃〜約８００℃の熱処理を行うことにより、ゲート絶縁膜の一部を形成したが、本発明はこれに限らず、酸化膜が形成されるとともに、ゲート絶縁膜の粘性流動が起こらない熱処理温度であれば他の温度でもよい。
【００６６】
また、上記第２実施形態、第３実施形態および第４実施形態では、約７５０℃または約６００℃〜約８００℃の第１の熱処理によって、ゲート絶縁膜の全体の膜厚（約７ｎｍ）の半分より大きい約４ｎｍの膜厚分を形成した後、約１０００℃の第２の熱処理によって、ゲート絶縁膜の全体の膜厚の半分未満の約３ｎｍの膜厚分を形成したが、本発明はこれに限らず、低温での第１の熱処理によってゲート絶縁膜の膜厚の半分未満の膜厚分を形成した後、高温での第２の熱処理によって、ゲート絶縁膜の膜厚の半分より大きい膜厚分を形成してもよい。たとえば、低温での第１の熱処理により、約３ｎｍの膜厚分を形成した後、高温での第２の熱処理により、約４ｎｍの膜厚分を形成することによって、合計約７ｎｍの厚みを有するゲート絶縁膜を形成してもよい。この場合、ゲート絶縁膜の粘性流動が起こる温度以上での第２の熱処理の時間が長くなるので、粘性流動によるストレスの緩和効果を大きくすることができる。
【００６７】
また、上記第４実施形態では、ゲート絶縁膜の粘性流動が起こる温度未満の温度で約６００℃から約８００℃に昇温しながら第１の熱処理を行う例を示したが、本発明はこれに限らず、図１４に示す第４実施形態の変形例のように、第１の熱処理に加えて、ゲート絶縁膜の粘性流動が起こる温度以上の温度で行う第２の熱処理も昇温しながら行うようにしてもよい。
【００６８】
具体的には、図１４に示すように、まず、約６００℃から約８００℃に昇温しながら、約５０ｖｏｌ％のＯ2ガスと約５０ｖｏｌ％のＨ2ガスとを含むウェット酸化雰囲気中で、比較的低温での第１の熱処理を行うことによって、約４ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の一部を形成する。その後、非酸化性雰囲気であるＮ2ガス雰囲気中で、ゲート絶縁膜の粘性流動が起こる温度以上の温度（約１０００℃）まで昇温する。そして、約１０００℃から約１１００℃に昇温しながら、約１０ｖｏｌ％のＯ2ガスと約１０ｖｏｌ％のＨ2ガスと約８０ｖｏｌ％のＮ2ガスとを含むウェット酸化雰囲気中で、高温での第２の熱処理を行うことによって、約３ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜の残りの部分を形成する。これにより、素子形成領域に、合計約７ｎｍの厚みを有するシリコン酸化膜からなるゲート絶縁膜が形成される。この場合には、第１の熱処理および第２の熱処理の両方を昇温しながら行うことができるので、第４実施形態に比べて、酸化プロセス時間をより短くすることができる。
【００６９】
【発明の効果】
以上のように、本発明によれば、ゲート絶縁膜の信頼性を向上させることが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図３】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図６】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図７】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図８】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図９】本発明の第１実施形態によるＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図１０】第１実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【図１１】第２実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【図１２】第３実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【図１３】第４実施形態によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【図１４】第４実施形態の変形例によるＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【図１５】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図１６】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図１７】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図１８】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図１９】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２０】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２１】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２２】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２３】従来のＭＯＳ型トランジスタを含む半導体装置の製造プロセスを説明するための断面図である。
【図２４】従来のＭＯＳ型トランジスタのゲート絶縁膜の形成条件を示したシーケンス図である。
【符号の説明】
１  シリコン基板（半導体層）
４  丸め酸化膜（酸化膜）
５  シリコン酸化膜（絶縁物）
７  ゲート絶縁膜
５０  素子分離溝
５０ａ  上部コーナ部
【図１】
0003644682.tif 000002
【図２】
0003644682.tif 000003
【図３】
0003644682.tif 000004
【図４】
0003644682.tif 000005
【図５】
0003644682.tif 000006
【図６】
0003644682.tif 000007
【図７】
0003644682.tif 000008
【図８】
0003644682.tif 000009
【図９】
0003644682.tif 000010
【図１０】
0003644682.tif 000011
【図１１】
0003644682.tif 000012
【図１２】
0003644682.tif 000013
【図１３】
0003644682.tif 000014
【図１４】
0003644682.tif 000015
【図１５】
0003644682.tif 000016
【図１６】
0003644682.tif 000017
【図１７】
0003644682.tif 000018
【図１８】
0003644682.tif 000019
【図１９】
0003644682.tif 000020
【図２０】
0003644682.tif 000021
【図２１】
0003644682.tif 000022
【図２２】
0003644682.tif 000023
【図２３】
0003644682.tif 000024
【図２４】
0003644682.tif 000025