(57)【特許請求の範囲】
【請求項１】
液晶層を介して互いに対向して配置される透明基板のうち、一方の透明基板の液晶層側の面に画素電極と対向電極とが備えられ、
薄膜トランジスタと、この薄膜トランジスタをオンさせる走査信号線と、このオンされた薄膜トランジスタを介して画素電極に映像信号を供給する映像信号線と、対向電極に対向電圧を印加する対向電圧信号線とを備えるものであって、
前記対向電圧信号線では透明導電層とＡｌ層が延在し、前記対向電極は該透明導電層が延在して形成されていることを特徴とする液晶表示装置。
【請求項２】
前記透明導電層がＩＴＯであることを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置およびその製造方法に係り、特に、いわゆる横電界方式と称される液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、いわゆる横電界方式と称される液晶表示装置が知られるようになってきた。これに対して従前の液晶表示装置は対比的に縦電界方式と称されるものである。
【０００３】
すなわち、縦電界方式と称されるものは、液晶層を介して互いに対向配置される透明基板のそれぞれに電極を備え、これら各電極によって透明基板と垂直方向に電界を発生させることによって該液晶層の光透過率を変化させる構成となっている。
【０００４】
これに対して、横電界方式と称されるものは、液晶層を介して互いに対向配置される透明基板のうち一方または両方の透明基板に一対の電極（画素電極および対向電極）を備え、これら各電極によって透明基板と平行な方向に電界を発生させることによって該液晶層の光透過率を変化させる構成となっている。
【０００５】
横電界方式の液晶表示装置は、その表示面に対して大きな角度方向から該表示面を観察しても鮮明な画像が得られ、いわゆる広視野角で画像認識できるという効果を備えるものである。
【０００６】
なお、このような液晶表示装置は、たとえば特許出願公表平５−５０５２４７公報あるいは特開平６−１６０８７８号公報等の文献に詳述されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような構成からなる液晶表示装置において、通常、その画素電極と対向電極はそれぞれ比較的抵抗値の小さな金属層によって形成されているとともに、各画素に相当する領域にそれぞれ複数備えられ、かつそれらを交互に配置させて構成されたものであった。
【０００８】
しかし、このような構成において、各画素あたりのいわゆる開口率（光を透過する開口領域の割合）が小さくなってしまいその改善策が要望されるに至った。
【０００９】
表示画面を明るくするため、消費電力の大きな明るいバックライトを必要とするからである。
【００１０】
また、金属層からなる電極は、表示面側からの観察の際において光反射を惹起せしめる要因となり、これにより、該表示面に観察者側の光景等が写ってしまうという弊害が認められるに至った。
【００１１】
本発明は、このような事情に基づいてなされたものであり、その目的は、開口率の向上を図った液晶表示装置およびその製造方法を提供することにある。
【００１２】
また、本発明の他の目的は、表示面における光反射の減少を図った液晶表示装置およびその製造方法を提供することにある。
【００１３】
また、本発明の他の目的は、コントラストの良好な表示を図った液晶表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、液晶層を介して互いに対向して配置される透明基板のうち、その一方のまたは両方の透明基板の液晶層側の面に画素電極と対向電極とが備えられ、これら画素電極と対向電極との間の電圧印加によって透明基板と平行に電界を発生させる液晶表示装置において、前記画素電極と対向電極との間の電圧無印加によって一方の透明基板から前記液晶を介して他方の透明基板への光透過を遮蔽する液晶の配向状態および偏光板の偏光状態が設定されているとともに、前記画素電極と対向電極とのうち少なくともいずれかが透明導電膜で構成されていることを特徴とするものである。
【００１６】
このように構成された液晶表示装置は、画素電極と対向電極とのうち少なくともいずれかが透明導電膜で構成されていることから、従来全く光を透過させない金属層で構成されたものと比べて各画素当たりの開口率を向上させることができるようになる。
【００１７】
また、透明導電膜は金属層と比較して光の反射率は極めて小さいことから、表示面に観察者側の光景等が写ってしまうというようなことはなくなる。
【００１８】
さらに、このように構成された液晶表示装置は、画素電極と対向電極との間の電圧無印加によって一方の透明基板から前記液晶を介して他方の透明基板への光透過を遮蔽する液晶の配向状態および偏光板の偏光状態が設定されたいわゆるノーマリブラックモードとなっているものである。このことは、上記電極を透明導電膜で構成しても、その部分において光を透過することがなくなるので極めて良質の黒表示を達成できコントラストの向上を図ることができるようになる。
【００１９】
仮に、電圧印加時に黒を表示しなければならないノーマリホワイトモードにした場合、その電圧印加時には上記電極部分において光を完全に遮断できなくなるので、その部分の透過光が黒表示の透過率を押し上げる結果、良質な黒を表示できなくなってしまう。
【発明の効果】
【００２０】
以上説明したことから明らかなように、本発明による液晶表示装置およびその製造方法によれば、開口率の向上を図ることができるようになる。
【００２１】
また、表示面における光反射の減少を図ることができるようになる。
【００２２】
さらに、コントラストの良好な表示を図ることができるようになる。
【発明を実施するための最良の形態】
【００２３】
本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。
【００２４】
（参考例１）
《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した参考例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２５】
《マトリクス部（画素部）の平面構成》
図１は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、である。（図の斜線部分は透明導電膜ｇ２を示す。）
図１に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃstg、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸはソース電極ＳＤ１を介して薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００２６】
映像信号線ＤＬに沿って上下に隣接する２画素では、図１Ａ線で折曲げたとき、平面構成が重なり合う構成となっている。これは、対向電圧信号線ＣＬを映像信号線ＤＬに沿って上下に隣接する２画素で共通化し、対向電圧信号線ＣＬの電極幅を拡大することにより、対向電圧信号線ＣＬの抵抗を低減するためである。これにより、外部回路から左右方向の各画素の対向電極ＣＴへ対向電圧を十分に供給することが容易になる。
【００２７】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【００２８】
１画素内の対向電極ＣＴの本数Ｏ（櫛歯の本数）は、画素電極ＰＸの本数（櫛歯の本数）ＰとＯ＝Ｐ＋１の関係を必ず持つように構成する（本実施例では、Ｏ＝３、Ｐ＝２）。これは、対向電極ＣＴと画素電極ＰＸを交互に配置し、かつ、対向電極ＣＴを映像信号線ＤＬに必ず隣接させるためである。これにより、対向電極ＣＴと画素電極ＰＸの間の電界が、映像信号線ＤＬから発生する電界から影響を受けないように、対向電極ＣＴで映像信号線ＤＬからの電気力線をシールドすることができる。対向電極ＣＴは、後述の対向電圧信号線ＣＬにより常に外部から電位を供給されているため、電位は安定している。そのため、映像信号線ＤＬに隣接しても、電位の変動がほとんどない。また、これにより、画素電極ＰＸの映像信号線ＤＬからの幾何学的な位置が遠くなるので、画素電極ＰＸと映像信号線ＤＬの間の寄生容量が大幅に減少し、画素電極電位Ｖsの映像信号電圧による変動も抑制できる。これらにより、上下方向に発生するクロストーク（縦スミアと呼ばれる画質不良）を抑制することができる。
【００２９】
画素電極ＰＸと対向電極ＣＴの電極幅はそれぞれ６μｍとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶層の厚み３.９μｍよりも十分大きく設定し、かつ開口率を大きくするためにできるだけ細くする。また、映像信号線ＤＬの電極幅は断線を防止するために、画素電極ＰＸと対向電極ＣＴに比較して若干広く８μｍとする。ここで、映像信号線ＤＬの電極幅が、隣接する対向電極ＣＴの電極幅の２倍以下になるように設定する。または、映像信号線ＤＬの電極幅が歩留りの生産性から決まっている場合には、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅を映像信号線ＤＬの電極幅の１／２以上にする。これは、映像信号線ＤＬから発生する電気力線をそれぞれ両脇の対向電極ＣＴで吸収するためであり、ある電極幅から発生する電気力線を吸収するには、それと同一幅以上の電極幅を持つ電極が必要である。したがって、映像信号線ＤＬの電極の半分（４μｍずつ）から発生する電気力線をそれぞれ両脇の対向電極ＣＴが吸収すればよいため、映像信号線ＤＬに隣接する対向電極ＣＴの電極幅が１／２以上とする。これにより、映像信号の影響により発生するクロストークを、特に上下方向に発生するクロストーク（縦方向のクロストーク）を防止する。
【００３０】
走査信号線ＧＬは末端側の画素（後述の走査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に走査電圧が印加するだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線ＣＬも末端側の画素（後述の共通バスラインＣＢの反対側）の対向電極ＣＴに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。
【００３１】
一方、画素電極ＰＸと対向電極ＣＴの間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路（信号側ドライバ）の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、１６μｍとなる。
【００３２】
《マトリクス部（画素部）の断面構成》
図２は図１の３−３切断線における断面を示す図、図３は図１の４−４切断線における薄膜トランジスタＴＦＴの断面図、図４は図１の５−５切断線における蓄積容量Ｃstgの断面を示す図である。図２〜図４に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。
【００３３】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
【００３４】
《ＴＦＴ基板》
まず、下側透明ガラス基板ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。
【００３５】
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００３６】
薄膜トランジスタＴＦＴは、図３に示すように、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
【００３７】
《ゲート電極ＧＴ》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成されている。これにより、ゲート電極ＧＴの役割のほかに、ｉ型半導体層ＡＳに外光やバックライト光が当たらないように工夫されている。本例では、ゲート電極ＧＴは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては例えばスパッタで形成されたアルミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
【００３８】
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ１で構成されている。この走査信号線ＧＬの導電膜ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧Ｖgをゲート電極ＧＴに供給する。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしている。
【００３９】
《対向電極ＣＴ》
対向電極ＣＴはゲート電極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成されている。また、対向電極ＣＴ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。対向電極ＣＴには対向電圧Ｖcomが印加されるように構成されている。本実施例では、対向電圧Ｖcomは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxとの中間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にするときに発生するフィードスルー電圧ΔＶs分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。
【００４０】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成されている。この対向電圧信号線ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜ｇ１と同一製造工程で形成され、かつ対向電極ＣＴと一体に構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖcomを対向電極ＣＴに供給する。また、対向電圧信号線ＣＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は、走査信号線ＧＬと同様に映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしている。
【００４１】
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１２００〜２７００Åの厚さに（本実施例では、２４００Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されている。絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの電気的絶縁にも寄与している。
【００４２】
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、２００〜２２００Åの厚さに（本実施例では、２０００Å程度の膜厚）で形成される。層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ２）が存在するところのみに残されている。
【００４３】
ｉ型半導体層ＡＳは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
【００４４】
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１とその上に形成された導電膜ｄ２とから構成されている。
【００４５】
導電膜ｄ１はスパッタで形成したクロム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、２０００Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ２のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止する（いわゆるバリア層の）目的で使用される。導電膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ２、ＴｉＳｉ２、ＴａＳｉ２、ＷＳｉ２）膜を用いてもよい。
【００４６】
導電膜ｄ２はＡｌのスパッタリングで３０００〜５０００Åの厚さに（本実施例では、４０００Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳに起因する段差乗り越えを確実にする（ステップカバーレッジを良くする）働きがある。
【００４７】
導電膜ｄ１、導電膜ｄ２を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ(＋)型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去される。このとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００４８】
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ１、導電膜ｄ２で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。
【００４９】
《画素電極ＰＸ》
画素電極ＰＸは、本実施例では特に透明導電層ｇ２で形成されている。この透明導電膜ｇ２はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide  ＩＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。
【００５０】
このように、画素電極ＰＸを透明導電層ｇ２によって構成することにより、その部分の透過光による白表示を行う際の最大透過率を向上させることができ、たとえば画素電極ＰＸを不透明な材料層で形成する場合と比較して、より明るい表示を行うことができるようになる。
【００５１】
また、透明導電層は金属層と比較して光の反射率は極めて小さいことから、表示面に観察者側の光景等が写ってしまうというようなことはなくなる。
【００５２】
さらに、後述するように、画素電極ＰＸと対向電極ＣＴとの間の電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成するようにしている（ノーマリブラックモード）ので、該画素電極ＰＸを透明導電層ｇ２で構成しても、その部分の光を全く透過することがなく、したがって、良質な黒を表示することができるようになる。
【００５３】
このことにより、最大透過率を向上させることができるとともに、充分なコントラスト比の向上を達成させることができる。
【００５４】
《蓄積容量Ｃstg》
画素電極ＰＸは、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図４からも明らかなように、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素子）Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００５５】
図１に示すように平面的には蓄積容量Ｃstgは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分に形成されている。
【００５６】
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、１μｍ程度の膜厚で形成する。
【００５７】
保護膜ＰＳＶ１は、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍが考慮されて薄くされる。従って、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大きく形成されている。
【００５８】
《カラーフィルタ基板》
次に、図１、図２に戻り、上側透明ガラス基板ＳＵＢ２側（カラーフィルタ基板）の構成を詳しく説明する。
【００５９】
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜ＢＭ（いわゆるブラックマトリクス）を形成している。遮光膜ＢＭは、外部光またはバックライト光がｉ型半導体層ＡＳに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。
【００６０】
遮光膜ＢＭは光に対する遮蔽性を有し、かつ、画素電極ＰＸと対向電極ＣＴの間の電界に影響を与えないように絶縁性の高い膜で形成されており、本実施例では黒色の顔料をレジスト材に混入し、１.２μm程度の厚さで形成している。
【００６１】
遮光膜ＢＭは各画素の周囲に格子状に形成され、この格子で１画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜ＢＭによってはっきりとする。つまり、遮光膜ＢＭはブラックマトリクスとｉ型半導体層ＡＳに対する遮光との２つの機能をもつ。
【００６２】
遮光膜ＢＭは周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図１に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
【００６３】
《カラーフィルタＦＩＬ》
カラーフィルタＦＩＬは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタＦＩＬは遮光膜ＢＭのエッジ部分と重なるように形成されている。
【００６４】
カラーフィルタＦＩＬは次のように形成することができる。まず、上部透明ガラス基板ＳＵＢ２の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタＲを形成する。つぎに、同様な工程を施すことによって、緑色フィルタＧ、青色フィルタＢを順次形成する。
【００６５】
《オーバーコート膜ＯＣ》
オーバーコート膜ＯＣはカラーフィルタＦＩＬの染料の液晶ＬＣへの漏洩の防止、および、カラーフィルタＦＩＬ、遮光膜ＢＭによる段差の平坦化のために設けられている。オーバーコート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。
【００６６】
《液晶層および偏向板》
次に、液晶層、配向膜、偏光板等について説明する。
【００６７】
《液晶層》
液晶材料ＬＣとしては、誘電率異方性Δεが正でその値が１３．２、屈折率異方性Δｎが０．０８１（５８９ｎｍ、２０℃）のネマティック液晶を用いる。液晶層の厚み（ギャップ）は、３．９μｍとし、リタデーションΔｎ・ｄは０．３１６とする。このリタデーションΔｎ・ｄの値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に４５°回転したとき最大透過率を得ることができ、可視光の範囲内で波長依存性がほとんどない透過光を得ることができる。
【００６８】
なお、液晶層の厚み（ギャップ）は、ポリマビーズで制御している。
【００６９】
また、液晶材料ＬＣは、特に限定したものではなく、誘電率異方性Δεは負でもよい。また、誘電率異方性Δεは、その値が大きいほうが、駆動電圧が低減できる。また、屈折率異方性Δｎは小さいほうが、液晶層の厚み（ギャップ）を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。
【００７０】
《配向膜》
配向膜ＯＲＩとしては、ポリイミドを用いる。ラビング方向ＲＤＲは上下基板で互いに平行にし、かつ印加電界方向ＥＤＲとのなす角度は７５°とする。図２０にその関係を示す。
【００７１】
なお、ラビング方向ＲＤＲと印加電界方向ＥＤＲとのなす角度は、液晶材料の誘電率異方性Δεが正であれば、４５℃以上９０℃未満、誘電率異方性Δεが負であれば、０°を超え４５°以下でなければならない。
【００７２】
《偏光板》
偏光板ＰＯＬとしては、日東電工社製Ｇ１２２０ＤＵを用い、下側の偏光板ＰＯＬ１の偏光透過軸ＭＡＸ１をラビング方向ＲＤＲと一致させ、上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに直交させる。図１９にその関係を示す。これにより、本発明の画素に印加される電圧（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加させるに伴い、透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。
【００７３】
《マトリクス周辺の構成》
図５は上下のガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を示す図である。また、図６は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【００７４】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図５、図６は後者の例を示すもので、図５、図６の両図とも上下基板ＳＵＢ１，ＳＵＢ２の切断後を表しており、ＬＮは両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ，Ｔｄおよび端子ＣＯＴ（添字略）が存在する（図で上辺と左辺の）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図１６、図１７）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためである。また、対向電極端子ＣＯＴは、対向電極ＣＴに対向電圧を外部回路から与えるための端子である。マトリクス部の対向電圧信号線ＣＬは、走査回路用端子ＧＴＭの反対側（図では右側）に引き出し、各対向電圧信号線を共通バスラインＣＢで一纏めにして、対向電極端子ＣＯＴに接続している。
【００７５】
透明ガラス基板ＳＵＢ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。
【００７６】
配向膜ＯＲＩ１、ＯＲＩ２の層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に構成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。
【００７７】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
【００７８】
《ゲート端子部》
図７は表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す図であり、（Ａ）は平面であり（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示している。なお、同図は図５下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。
【００７９】
ＡＯはホトレジスト直接描画の境界線、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンＡＯは完成品としては残らないが、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線ＡＯを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたＡＬ層ｇ１は表面にその酸化物Ａｌ２Ｏ３膜ＡＯＦが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。
【００８０】
図中ＡＬ層ｇ１は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、Ａｌ層の幅が広いと表面にホイスカが発生するので、１本１本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。
【００８１】
ゲート端子ＧＴＭはＡｌ層ｇ１と、更にその表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋｅｇｅ）との接続の信頼性を向上させるための透明導電層ｇ２とで構成されている。この透明導電膜ｇ２は画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。またＡｌ層ｇ１上及びその側面部に形成された導電層ｄ１及びｄ２は、Ａｌ層と透明導電層ｇ２との接続不良を補うために、Ａｌ層と透明導電層ｇ２の両方に接続性の良いＣｒ層ｄ１を接続し、接続抵抗の低減を図るためのものであり、導電層ｄ２は導電層ｄ１と同一マスク形成しているために残っているものである。
【００８２】
平面図において、ゲート絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図７に示すように上下に複数本並べられ端子群Ｔｇ（図５）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線ＳＨｇ（図示せず）によって短絡される。製造過程におけるこのような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
【００８３】
《ドレイン端子ＤＴＭ》
図８は映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。なお、同図は図５右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部に該当する。
【００８４】
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。外部接続ドレイン端子ＤＴＭは上下方向に配列され、ドレイン端子ＤＴＭは、図５に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄ（図示せず）によって短絡される。検査端子ＴＳＴｄは図８に示すように一本置きの映像信号線ＤＬに形成される。
【００８５】
ドレイン接続端子ＤＴＭは透明導電層ｇ２単層で形成されており、ゲート絶縁膜ＧＩを除去した部分で映像信号線ＤＬと接続されている。この透明導電膜ｇ２はゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。ゲート絶縁膜ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ状にエッチングするためのものである。ドレイン端子ＤＴＭ上では外部回路との接続を行うため保護膜ＰＳＶ１は勿論のこと取り除かれている。
【００８６】
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は、映像信号線ＤＬと同じレベルの層ｄ１，ｄ２が保護膜ＰＳＶ１の途中まで構成されており、保護膜ＰＳＶ１の中で透明導電膜ｇ２と接続されている。これは、電触し易いＡｌ層ｄ２を保護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護する狙いである。
【００８７】
《対向電極端子ＣＴＭ》
図９は対向電圧信号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。なお、同図は図５左上付近に対応する。
【００８８】
各対向電圧信号線ＣＬは共通バスラインＣＢで一纏めして対向電極端子ＣＴＭに引き出されている。共通バスラインＣＢは導電層ｇ１の上に導電層ｄ１、導電層ｄ２を積層した構造となっている。これは、共通バスラインＣＢの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線ＣＬに十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。共通バスラインＣＢの導電層ｇ１は導電層ｄ１、導電層ｄ２と電気的に接続されるように、陽極化成はされていない。また、ゲート絶縁膜ＧＩからも露出している。
【００８９】
対向電極端子ＣＴＭは、導電層ｇ１の上に透明導電層ｇ２が積層された構造になっている。この透明導電膜ｇ２は他の端子の時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。透明導電層ｇ２により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層ｇ２で、導電層ｇ１を覆っている。
【００９０】
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図１０に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
【００９１】
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１，２，３，…，ｅｎｄは走査タイミングの順序に従って付加されている。
【００９２】
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されており、映像信号線Ｘ（添字省略）は映像信号駆動回路Ｈに接続されている。
【００９３】
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
【００９４】
《駆動方法》
図１１に本発明の液晶表示装置の駆動波形を示す。対向電圧をＶchとＶclの２値の交流矩型波にし、それに同期させて走査信号Ｖg(i-1)、Ｖg(i)の非選択電圧を１走査期間ごとに、ＶglhとＶgllの２値で変化させる。対向電圧の振幅値と非選択電圧の振幅値は同一にする。映像信号電圧は、液晶層に印加したい電圧から、対向電圧の振幅の１／２を差し引いた電圧である。
【００９５】
対向電圧は直流でもよいが、交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路（信号側ドライバ）に耐圧の低いものを用いることが可能になる。
【００９６】
《蓄積容量Ｃstgの働き》
蓄積容量Ｃstgは、画素に書き込まれた（薄膜トランジスタＴＦＴがオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量Ｃstgが映像情報を画素に蓄積することができない。したがって、電界を基板面と平行に印加する方式では、蓄積容量Ｃstgは必須の構成要素である。
【００９７】
また、蓄積容量Ｃstgは、薄膜トランジスタＴＦＴがスイッチングするとき、画素電極電位Ｖsに対するゲート電位変化ΔＶgの影響を低減するようにも働く。この様子を式で表すと、次のようになる。
【００９８】
〔数１〕
ΔＶs＝{Ｃgs/(Ｃgs+Ｃstg+Ｃpix)}×ΔＶg
ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量、Ｃpixは画素電極ＰＸと対向電極ＣＴとの間に形成される容量、ΔＶsはΔＶgによる画素電極電位の変化分いわゆるフィードスルー電圧を表わす。この変化分ΔＶsは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃstgを大きくすればする程、その値を小さくすることができる。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。
【００９９】
前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう大きくされている分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面積が増え、従って寄生容量Ｃgsが大きくなり、画素電極電位Ｖsはゲート（走査）信号Ｖgの影響を受け易くなるという逆効果が生じる。しかし、蓄積容量Ｃstgを設けることによりこのデメリットも解消することができる。
【０１００】
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図１２〜図１４を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図３に示す薄膜トランジスタＴＦＴ部分、右側は図７に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりホトレジストを除去した段階を示している。なお、写真処理とは本説明ではホトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰り返しの説明は避ける。以下区分けした工程に従って、説明する。
【０１０１】
工程Ａ、図１２
ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１上に膜厚が３０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｇ１をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエッチングする。それによって、ゲート電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬ、電極ＰＬ１、ゲート端子ＧＴＭ、共通バスラインＣＢの第１導電層、対向電極端子ＣＴＭの第１導電層、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳＨｇ（図示せず）および陽極酸化バスラインＳＨｇに接続された陽極酸化パッド（図示せず）を形成する。
【０１０２】
工程Ｂ、図１２
直接描画による陽極酸化マスクＡＯの形成後、３％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調整した溶液をエチレングリコール液で１：９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ２になるように調整する（定電流化成）。次に所定のＡｌ２Ｏ３膜厚が得られるのに必要な化成電圧１２５Ｖに達するまで陽極酸化を行う。その後この状態で数１０分保持することが望ましい（定電圧化成）。これは均一なＡｌ２Ｏ３膜を得る上で大事なことである。それによって、導電膜ｇ１を陽極酸化され、ゲート電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される。
【０１０３】
工程Ｃ、図１２
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が２２００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設ける。
【０１０４】
工程Ｄ、図１３
写真処理後、ドライエッチングガスとしてＳＦ６、ＣＣｌ４を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【０１０５】
工程Ｅ、図１３
写真処理後、ドライエッチングガスとしてＳＦ６を使用して、窒化Ｓｉ膜を選択的にエッチングする。
【０１０６】
工程Ｆ、図１３
膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｇ２をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択的にエッチングすることにより、ゲート端子ＧＴＭの最上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭの第２導電層を形成する。
【０１０７】
工程Ｇ、図１４
膜厚が６００ÅのＣｒからなる導電膜ｄ１をスパッタリングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜ｄ２をスパッタリングにより設ける。写真処理後、導電膜ｄ２を工程Ｂと同様な液でエッチングし、導電膜ｄ１を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、画素電極ＰＸ、電極ＰＬ２、共通バスラインＣＢの第２導電層、第３導電層およびドレイン端子ＤＴＭを短絡するバスラインＳＨｄ（図示せず）を形成する。つぎに、ドライエッチング装置にＣＣｌ４、ＳＦ６を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。
【０１０８】
工程Ｈ、図１４
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ６を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１を形成する。
【０１０９】
《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》
図１５は、図５等に示した表示パネルＰＮＬに映像信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す上面図である。
【０１１０】
ＣＨＩは表示パネルＰＮＬを駆動させる駆動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣチップ、左の１０個ずつは映像信号駆動回路側の駆動ＩＣチップ）である。ＴＣＰは図１６、図１７で後述するように駆動用ＩＣチップＣＨＩがテープ・オートメイティド・ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の２つに分割されている。ＦＧＰはフレームグランドパッドであり、シールドケースＳＨＤに切り込んで設けられたバネ状の破片が半田付けされる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動回路基板ＰＣＢ１を電気的に接続するフラットケーブルである。フラットケーブルＦＣとしては図に示すように、複数のリード線（りん青銅の素材にＳｎ鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。
【０１１１】
《ＴＣＰの接続構造》
図１６は走査信号駆動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図であり、図１７はそれを液晶表示パネルの、本例では走査信号回路用端子ＧＴＭに接続した状態を示す要部断面図である。
【０１１２】
同図において、ＴＴＢは集積回路ＣＨＩの入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出力端子・配線部であり、例えばＣｕから成り、それぞれの内側の先端部（通称インナーリード）には集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆるフェースダウンボンディング法により接続される。端子ＴＴＢ，ＴＴＭの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップＣＨＩの入力及び出力に対応し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続される。パッケージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに接続されており、従って、外部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも一方で覆われるので電触に対して強くなる。
【０１１３】
ＢＦ１はポリイミド等からなるベースフィルムであり、ＳＲＳは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填され保護が多重化されている。
【０１１４】
《駆動回路基板ＰＣＢ２》
駆動回路基板ＰＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板ＰＣＢ２には、１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換する回路を含む回路ＳＵＰが搭載されている。ＣＪは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。
【０１１５】
駆動回路基板ＰＣＢ１と駆動回路基板ＰＣＢ２とはフラットケーブルＦＣにより電気的に接続されている。
【０１１６】
《液晶表示モジュールの全体構成》
図１８は、液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図である。
【０１１７】
ＳＨＤは金属板から成る枠状のシールドケース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
【０１１８】
モジュールＭＤＬは、シールドケースＳＨＤに設けられた爪とフックによって全体が固定されるようになっている。
【０１１９】
バックライトケースＬＣＡはバックライト蛍光管ＢＬ、光拡散板ＳＰＢ、導光体ＬＣＢ、反射板ＲＭを収納する形状になっており、導光体ＬＣＢの側面に配置されたバックライト蛍光管ＢＬの光を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様なバックライトにし、液晶表示パネルＰＮＬ側に出射する。
【０１２０】
バックライト蛍光管ＢＬにはインバータ回路基板ＰＣＢ３が接続されており、バックライト蛍光管ＢＬの電源となっている。
【０１２１】
以上、本実施例では、上述したように画素電極ＰＸを透明導電層ｇ２によって構成することにより、白表示を行うときの最大透過率を約３０％程度（本実施例の場合３１．８％）と大幅に向上させることができるようになる。また、端子の信頼性を向上するためのＩＴＯ膜も同時に形成することができ、信頼性と生産性を両立させることができる。
【０１２２】
（参考例２）
本実施例は下記の要件を除けば、参考例１と同一である。図２０に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
【０１２３】
《画素電極ＰＸ》
本実施例では、画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ１、導電膜ｄ２で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
【０１２４】
《対向電極ＣＴ》
本実施例では、対向電極ＣＴを透明導電膜ｇ２で構成する。この透明導電膜ｇ２は実施例１と同様、スパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ  ＩＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。
【０１２５】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは透明導電膜ｇ２で構成されて、かつ対向電極ＣＴと一体に構成されている。
【０１２６】
《ゲート端子部》
本参考例では、ゲート端子ＧＴＭのＡｌ層ｇ１の表面を保護し、かつＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋｅｇｅ）との接続の信頼性を向上させるための透明導電層ｇ２を対向電極ＣＴと同一工程で形成する。構成は参考例１と何ら変わりなく、図７に示す通りである。
【０１２７】
《ドレイン端子ＤＴＭ》
本参考例では、ドレイン接続端子ＤＴＭの透明導電層ｇ２にゲート端子ＧＴＭの時と同様に対向電極ＣＴと同一工程で形成された透明導電膜ＩＴＯを用いている。構成は層の上下関係が参考例１と少し異なるが、本質的ではないので図は省略する。
【０１２８】
《対向電極端子ＣＴＭ》
対向電極端子ＣＴＭの導電層ｇ１の上の透明導電層ｇ２は他の端子の時と同様に対向電極ＣＴと同一工程で形成された透明導電膜ＩＴＯを用いている。構成は参考例１と何ら変わりはなく、図９に示す通りである。
【０１２９】
《製造方法》
本参考例では、参考例１の工程Ｂと工程Ｃの間に工程Ｆが入る順番になる。工程の順序としては図１２から図１５のＡからＨが、Ａ−Ｂ−Ｆ−Ｃ−Ｄ−Ｅ−Ｇ−Ｈの順になる。マスクパターンは、走査信号線ＧＬ、走査電極ＧＴと対向電圧信号線ＣＬが分離し、各端子の透明導電層ｇ２と対向電圧信号線ＣＬのパターンが同一マスクに形成される。
【０１３０】
このように、対向電極ＣＴを透明導電層ｇ２によって構成することによっても参考例１において説明した効果を奏するようになる。この場合、最大透過率を約１６％程度（本参考例では１５．９％）に向上させることができるようになる。
【０１３１】
また、本参考例では対向電極をＴＦＴを有する基板側に構成したが、Ｃ／Ｆ（カラーフィルタ）を有する基板に構成しても同様な効果が得られ、本発明の範中に含まれる。ただし、製造方法、対向電極端子ＣＴＭの構造は異なる。
【０１３２】
（参考例３）
本参考例は下記の要件を除けば、参考例１および参考例２と同一である。図２１に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
【０１３３】
《対向電極ＣＴ》
本参考例では、対向電極ＣＴを透明導電膜ｇ２で構成する。この透明導電膜ｇ２は参考例１と同様にスパッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ  ＩＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さに（本参考例では、１４００Å程度の膜厚）形成される。
【０１３４】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは透明導電膜ｇ２で構成されて、かつ対向電極ＣＴと一体に構成されている。
【０１３５】
《製造方法》
本参考例では、参考例１の工程Ｂと工程Ｃの間に工程Ｆが追加される順番になる。工程の順序としては図１２から図１５のＡからＨが、Ａ−Ｂ−Ｆ−Ｃ−Ｄ−Ｅ−Ｆ−Ｇ−Ｈの順になる。マスクパターンは、走査信号線ＧＬ、走査電極ＧＴと対向電圧信号線ＣＬのパターンが独立したマスクに形成される。
【０１３６】
このように、画素電極ＰＸと対向電極ＣＴのいずれをも透明導電層ｇ２によって構成することにより、参考例１および参考例２に示したと同様の効果を奏することになる。この場合、白表示を行うときの最大透過率は参考例１および参考例２以上の値となり、約５０％程度（本参考例では４７．７％）に向上させることができるようになる。
【０１３７】
（参考例４）
本参考例は下記の要件を除けば、参考例１および参考例３と同一である。図２２に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
【０１３８】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成する。本参考例では、導電膜ｇ１にＣｒを用いる。また、対向電圧信号線ＣＬと対向電極ＣＴとを接続するために、陽極化成を行わない。また、ゲート絶縁膜ＧＩにスルーホールＰＨを形成する。また、導電膜ｇ１はＣｒ以外にも、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ａｌまたはそれらの合金、もしくは、それらを積層したクラッド構造で形成してもよい。
【０１３９】
《製造方法》
本参考例では、参考例１の工程Ｂが削除される。また、工程Ｅ時にスルーホールＰＨを形成し、工程Ｆ時に画素電極ＰＸと対向電極ＣＴを同一マスクで同時に形成する。
【０１４０】
本参考例では、参考例１および参考例３に示した効果に加え、対向電圧信号線ＣＬの抵抗を低減することにより、対向電極間の電圧の伝わりを円滑にし、電圧の歪みを低減することができ、水平方向に発生するクロストーク（横スミア）を低減できる。
【０１４１】
また、画素電極ＰＸと対向電極ＣＴを同一マスクで同時に形成することにより、参考例４で２回行っている工程Ｆが1回になり、生産性も向上する。
【０１４２】
（参考例５）
本参考例は下記の要件を除けば、参考例１および参考例４と同一である。図２３に画素の平面図を示す。図の斜線部分は透明導電膜ｇ２を示す。
【０１４３】
《対向電極ＣＴ》
本参考例では、中央の対向電極ＣＴだけを透明導電膜ｇ２で構成する。映像信号線に隣接した対向電極は対向電圧信号線と一体に金属膜で形成する。
【０１４４】
本参考例では、参考例１から参考例４の効果に加え、映像信号線に隣接した対向電極を不透明にすることにより、映像信号に伴うクロストークを抑制することができる。
【０１４５】
その理由は次のとおりである。すなわち、対向電極ＣＴが映像信号線ＤＬに隣接して形成されることにより、映像信号線ＤＬからの電界（電気力線）は、この対向電極ＣＴに吸収され、映像信号線ＤＬからの電界が画素電極ＰＸと対向電極ＣＴの間の電界に影響を及ぼすことがなくなるので、映像信号にともなうクロストーク、特に基板の上下方向のクロストークの発生を抑制することができる。しかし、映像信号線ＤＬに隣接した対向電極ＣＴ上の液晶分子の挙動は、映像信号の変動ともなって不安定であるため、映像信号線ＤＬに隣接した対向電極ＣＴをも透明にすると、その部分の透過光によってクロストークが観測されてしまう。このため、上述した実施例のように、映像信号線ＤＬに隣接した対向電極ＣＴを不透明することにより、映像信号にともなうクロストークを抑制することができるようになる。
【０１４６】
（実施例１）
上述した参考例２および３は、そのいずれにおいても対向電極ＣＴとともに対向電極信号線ＣＬが透明導電層ｇ２で構成されたものである。
【０１４７】
この場合において、本実施例は図２４に示す構成によって該対向電極信号線ＣＬの抵抗値を大幅に低減させるようにしたものである。
【０１４８】
図２４（ａ）は、図２０の対向電極信号線ＣＬの部分を示す平面図であり、図２４（ｂ）は同図（ａ）のｂ−ｂ線における断面図である。
【０１４９】
同図において、対向電極信号線ＣＬは２層構造からなり、その下層として抵抗値が小さいＡｌ層１０が形成され、このＡｌ層１０の上面に該Ａｌ層１０を完全に被覆してＩＴＯ膜１１が形成されている。そして、対向電極ＣＴは前記ＩＴＯ膜１１の一部を延在させた延在部で構成したものとなっている。
【０１５０】
このようにした場合、対向電極信号線ＣＬの低抵抗化を図れるとともに、Ａｌ層１０に発生するいわゆるホイスカと称されるひげ状の突起による層間絶縁膜を介した他の導電層と（たとえば映像信号線ＤＬ）の電気的短絡を防止できるようになる。すなわち、Ａｌ層１０はその上層に映像信号線ＤＬに対する層間絶縁膜を形成する際にホイスカが発生し上述した弊害をもたらすことが知られているが、このＡｌ層１０を完全に被覆するようにしてＩＴＯ膜を形成することによって該ホイスカが発生しないことが確かめられている。
【図面の簡単な説明】
【０１５１】
【図１】本発明による液晶表示装置の一参考例（参考例１）である液晶表示部の一画素とその周辺を示す要部平面図である。
【図２】図１の３−３線における断面図である。
【図３】図１の４−４線における断面図である。
【図４】図１の５−５線における断面図である。
【図５】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図６】本発明による液晶表示装置のパネル縁部分の一参考例を示す断面図である。
【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面と断面の図である。
【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面と断面の図である。
【図９】共通電極端子ＣＴＭ、共通バスラインＣＢおよび共通電圧信号線ＣＬの接続部付近を示す平面と断面の図である。
【図１０】本発明のアクティブ・マトリックス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。
【図１１】本発明のアクティブ・マトリックス型カラー液晶表示装置の駆動波形を示す図である。
【図１２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１３】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１４】基板ＳＵＢ１側の工程Ｇ〜Ｈの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１５】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。
【図１６】駆動回路を構成する集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図である。
【図１７】テープキャリアパッケージＴＣＰを液晶表示パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状態を示す要部断面図である。
【図１８】液晶表示モジュールの分解斜視図である。
【図１９】印加電界方向、ラビング方向、偏光板透過軸の関係を示す図である。
【図２０】本発明による液晶表示装置の他の参考例（参考例２）である液晶表示部の一画素とその周辺を示す要部平面図である。
【図２１】本発明による液晶表示装置の他の参考例（参考例３）である液晶表示部の一画素とその周辺を示す要部平面図である。
【図２２】本発明による液晶表示装置の他の参考例（参考例４）である液晶表示部の一画素とその周辺を示す要部平面図である。
【図２３】本発明による液晶表示装置の他の参考例（参考例５）である液晶表示部の一画素とその周辺を示す要部平面図である。
【図２４】本発明による液晶表示装置の一の実施例（実施例１）である液晶表示部の一画素の要部平面図と断面図である。
【符号の説明】
【０１５２】
ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映像信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、ＣＴ…対向電極、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層、ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＰＨ…スルーホール、ｇ、ｄ…導電膜、Ｃstg…蓄積容量、ＡＯＦ…陽極酸化膜、ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…ドレイン端子、ＣＢ…共通バスライン、ＤＴＭ…共通電極端子、ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネル、ＳＰＢ…光拡散板、ＬＣＢ…導光体、ＢＬ…バックライト蛍光管、ＬＣＡ…バックライトケース、ＲＭ…反射板、（以上添字省略）
【図１】
0003643588.tif 000002
【図２】
0003643588.tif 000003
【図３】
0003643588.tif 000004
【図４】
0003643588.tif 000005
【図５】
0003643588.tif 000006
【図６】
0003643588.tif 000007
【図７】
0003643588.tif 000008
【図８】
0003643588.tif 000009
【図９】
0003643588.tif 000010
【図１０】
0003643588.tif 000011
【図１１】
0003643588.tif 000012
【図１２】
0003643588.tif 000013
【図１３】
0003643588.tif 000014
【図１４】
0003643588.tif 000015
【図１５】
0003643588.tif 000016
【図１６】
0003643588.tif 000017
【図１７】
0003643588.tif 000018
【図１８】
0003643588.tif 000019
【図１９】
0003643588.tif 000020
【図２０】
0003643588.tif 000021
【図２１】
0003643588.tif 000022
【図２２】
0003643588.tif 000023
【図２３】
0003643588.tif 000024
【図２４】
0003643588.tif 000025