(57)【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するアナログ／デジタル変換器のサンプル位相誤差の情報を得るアナログ／デジタル変換器の性能測定システムであって、
試験対象の被試験アナログ／デジタル変換器と、
性能が既知の基準アナログ／デジタル変換器と、
上記被試験アナログ／デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験アナログ／デジタル変換器及び上記基準アナログ／デジタル変換器に与えるホワイトノイズ供給手段と、
上記被試験アナログ／デジタル変換器からの出力デジタル信号と、上記基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、
上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ／デジタル変換器のサンプル位相誤差の情報を得る相関／位相誤差変換手段と
を有することを特徴とするアナログ／デジタル変換器の性能測定システム。
【請求項２】
相互相関の演算に供するデジタル信号のビット位置を設定させるビット位置設定手段をさらに有し、
上記相互相関演算手段は、上記被試験アナログ／デジタル変換器からの出力デジタル信号における設定されたビット位置のデータと、上記被試験アナログ／デジタル変換器からの出力デジタル信号における設定されたビット位置のデータとの相互相関を演算する
ことを特徴とする請求項１に記載のアナログ／デジタル変換器の性能測定システム。
【請求項３】
アナログ信号をデジタル信号に変換するアナログ／デジタル変換器のサンプル位相誤差の情報を得るアナログ／デジタル変換器の性能測定方法であって、
試験対象の被試験アナログ／デジタル変換器と、性能が既知の基準アナログ／デジタル変換器とに対し、上記被試験アナログ／デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有する同一のホワイトノイズを入力させるホワイトノイズ供給処理と、
上記被試験アナログ／デジタル変換器からの出力デジタル信号と、上記基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、
上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ／デジタル変換器のサンプル位相誤差の情報を得る相関／位相誤差変換処理と
を有することを特徴とするアナログ／デジタル変換器の性能測定方法。
【請求項４】
相互相関の演算に供するデジタル信号のビット位置を設定させるビット位置設定処理をさらに有し、
上記相互相関演算処理では、上記被試験アナログ／デジタル変換器からの出力デジタル信号における設定されたビット位置のデータと、上記被試験アナログ／デジタル変換器からの出力デジタル信号における設定されたビット位置のデータとの相互相関を演算する
ことを特徴とする請求項３に記載のアナログ／デジタル変換器の性能測定方法。
【請求項５】
デジタル信号をアナログ信号に変換するデジタル／アナログ変換器のサンプル位相誤差の情報を得るデジタル／アナログ変換器の性能測定システムであって、
試験対象の被試験デジタル／アナログ変換器と、
性能が既知の基準デジタル／アナログ変換器と、
上記被試験デジタル／アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル／アナログ変換器及び上記基準デジタル／アナログ変換器に与えるホワイトノイズ供給手段と、
上記被試験デジタル／アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第１の基準アナログ／デジタル変換器と、
上記基準デジタル／アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第２の基準アナログ／デジタル変換器と、
上記第１の基準アナログ／デジタル変換器からの出力デジタル信号と、上記第２の基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、
上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル／アナログ変換器のサンプル位相誤差の情報を得る相関／位相誤差変換手段と
を有することを特徴とするデジタル／アナログ変換器の性能測定システム。
【請求項６】
デジタル信号をアナログ信号に変換するデジタル／アナログ変換器のサンプル位相誤差の情報を得るデジタル／アナログ変換器の性能測定方法であって、
試験対象の被試験デジタル／アナログ変換器と、性能が既知の基準デジタル／アナログ変換器とに対し、上記被試験デジタル／アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル／アナログ変換器及び上記基準デジタル／アナログ変換器に与えるホワイトノイズ供給処理と、
上記被試験デジタル／アナログ変換器からの出力アナログ信号を、性能が既知の第１の基準アナログ／デジタル変換器によって、デジタル信号に変換すると共に、上記基準デジタル／アナログ変換器からの出力アナログ信号を、性能が既知の第２の基準アナログ／デジタル変換器によって、デジタル信号に変換するデジタル化処理と、
上記第１の基準アナログ／デジタル変換器からの出力デジタル信号と、上記第２の基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、
上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル／アナログ変換器のサンプル位相誤差の情報を得る相関／位相誤差変換処理と
を有することを特徴とするデジタル／アナログ変換器の性能測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログ／デジタル変換器の性能測定システム及び性能測定方法、並びに、デジタル／アナログ変換器の性能測定システム及び性能測定方法に関し、例えば、アナログ／デジタル変換器（以下、ＡＤコンバータと呼ぶ）やデジタル／アナログ変換器（以下、ＤＡコンバータと呼ぶ）のサンプル位相誤差（アパーチャジッタ）の測定に適用し得るものである。
【０００２】
【従来の技術】
ＡＤコンバータは、図１に示すように、入力アナログ信号ＡＩＮをサンプリングクロックに従って、サンプリングクロックの周期Ｔ毎に、デジタル信号に変換する。
【０００３】
しかしながら、ＡＤコンバータによる入力アナログ信号ＡＩＮに対するサンプリング点間の間隔は、必ずしも意図した周期Ｔに安定しておらず、厳密に見れば、時間と共に変動している。すなわち、サンプル位相誤差（アパーチャジッタ）が生じている。このようなサンプル位相誤差は、サンプリングクロック自体の揺れにも起因するが、また、ＡＤコンバータの回路素子の温度特性などの影響を受けても生じている。
【０００４】
【発明が解決しようとする課題】
ところで、今日では、ＡＤコンバータが取り扱うアナログ信号の周波数はより高くなる傾向にある。例えば、通信系では、ＧＨｚ帯での通信なども検討、開発されている。
【０００５】
このような状況下では、サンプリング周期Ｔはより短くなる一方、高周波数を処理する回路素子を高精度に作成し難い。そのため、ＡＤコンバータのサンプル位相誤差を評価しておく必要性が高まっている。例えば、２個のＡＤコンバータからのデジタル信号のサンプル単位の積和演算の場合、両者の位相誤差が異なっていると、１回の積でも同期していない誤差成分が生じ、その誤差成分が積和のために積算され、得られた積和値は大きな誤差を持ったものとなる。
【０００６】
ＡＤコンバータの提供メーカーでは、恐らく、サンプル位相誤差の測定を行って、個々のＡＤコンバータの評価に用いていると推測されるが、その方法は外部に公表されていない。
【０００７】
そのため、従来においては、ＡＤコンバータのサンプル位相誤差を測定する方法はないということができる。
【０００８】
ＤＡコンバータにおいても、サンプリングクロックに従って、その内部にデジタル信号を取り込んでアナログ信号に変換することが行われるが、その取り込みタイミングにも時間軸上での変動（この明細書ではサンプル位相誤差と読んでいる）は生じ、上記と同様な課題がある。
【０００９】
そのため、アナログ信号をデジタル信号に変換する場合や、デジタル信号をアナログ信号に変換する場合において、その変換器の時間軸変動性能などを測定し得る性能測定システムや性能測定方法が望まれている。
【００１０】
【課題を解決するための手段】
第１の本発明は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換器のサンプル位相誤差の情報を得るアナログ／デジタル変換器の性能測定システムであって、（１）試験対象の被試験アナログ／デジタル変換器と、（２）性能が既知の基準アナログ／デジタル変換器と、（３）上記被試験アナログ／デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験アナログ／デジタル変換器及び上記基準アナログ／デジタル変換器に与えるホワイトノイズ供給手段と、（４）上記被試験アナログ／デジタル変換器からの出力デジタル信号と、上記基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、（５）上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ／デジタル変換器のサンプル位相誤差の情報を得る相関／位相誤差変換手段とを有することを特徴とする。
【００１１】
第２の本発明は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換器のサンプル位相誤差の情報を得るアナログ／デジタル変換器の性能測定方法であって、（１）試験対象の被試験アナログ／デジタル変換器と、性能が既知の基準アナログ／デジタル変換器とに対し、上記被試験アナログ／デジタル変換器に係るナイキスト周波数以下でフラットな周波数特性を有する同一のホワイトノイズを入力させるホワイトノイズ供給処理と、（２）上記被試験アナログ／デジタル変換器からの出力デジタル信号と、上記基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、（３）上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験アナログ／デジタル変換器のサンプル位相誤差の情報を得る相関／位相誤差変換処理とを有することを特徴とする。
【００１２】
第３の本発明は、デジタル信号をアナログ信号に変換するデジタル／アナログ変換器のサンプル位相誤差の情報を得るデジタル／アナログ変換器の性能測定システムであって、（１）試験対象の被試験デジタル／アナログ変換器と、（２）性能が既知の基準デジタル／アナログ変換器と、（３）上記被試験デジタル／アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル／アナログ変換器及び上記基準デジタル／アナログ変換器に与えるホワイトノイズ供給手段と、（４）上記被試験デジタル／アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第１の基準アナログ／デジタル変換器と、（５）上記基準デジタル／アナログ変換器からの出力アナログ信号をデジタル信号に変換する性能が既知の第２の基準アナログ／デジタル変換器と、（６）上記第１の基準アナログ／デジタル変換器からの出力デジタル信号と、上記第２の基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算手段と、（７）上記相互相関演算手段による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル／アナログ変換器のサンプル位相誤差の情報を得る相関／位相誤差変換手段とを有することを特徴とする。
【００１３】
第４の本発明は、デジタル信号をアナログ信号に変換するデジタル／アナログ変換器のサンプル位相誤差の情報を得るデジタル／アナログ変換器の性能測定方法であって、（１）試験対象の被試験デジタル／アナログ変換器と、性能が既知の基準デジタル／アナログ変換器とに対し、上記被試験デジタル／アナログ変換器に係るナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズを発生し、同一のホワイトノイズを、上記被試験デジタル／アナログ変換器及び上記基準デジタル／アナログ変換器に与えるホワイトノイズ供給処理と、（２）上記被試験デジタル／アナログ変換器からの出力アナログ信号を、性能が既知の第１の基準アナログ／デジタル変換器によって、デジタル信号に変換すると共に、上記基準デジタル／アナログ変換器からの出力アナログ信号を、性能が既知の第２の基準アナログ／デジタル変換器によって、デジタル信号に変換するデジタル化処理と、（３）上記第１の基準アナログ／デジタル変換器からの出力デジタル信号と、上記第２の基準アナログ／デジタル変換器からの出力デジタル信号との相互相関を得る相互相関演算処理と、（４）上記相互相関演算処理による相互相関の時系列に対して周波数分析を行って、上記被試験デジタル／アナログ変換器のサンプル位相誤差の情報を得る相関／位相誤差変換処理とを有することを特徴とする。
【００１４】
【発明の実施の形態】
（Ａ）第１の実施形態
以下、本発明の第１の実施形態を図面を参照しながら詳述する。第１の実施形態は、アナログ／デジタル変換器（ＡＤコンバータ）の性能測定システム及び性能測定方法に、本発明の技術思想を適用したものである。
【００１５】
図２は、第１の実施形態のＡＤコンバータの性能測定システムの全体構成を示すブロック図である。
【００１６】
図２において、この実施形態の性能測定システム１は、ホワイトノイズ発生器２、ローパスフィルタ３、２分岐器４、サンプリングクロック発生器５、基準ＡＤコンバータ６、２個のインタフェース部（Ｉ／Ｆ）７及び８、基準デジタル信号蓄積部９、並びに、データ処理部１０を備え、測定対象のＡＤコンバータ（以下、被試験ＡＤコンバータと呼ぶ）２０の性能を測定するものである。
【００１７】
ホワイトノイズ発生器２は、少なくとも被試験ＡＤコンバータ２０が処理するアナログ信号の帯域から定まるナイキスト周波数以下でフラットな周波数特性を有するホワイトノイズ（白色雑音）を発生するものである。例えば、被試験ＡＤコンバータ２０が処理するアナログ信号が、５００ＭＨｚ以下の帯域のものであれば、ホワイトノイズ発生器２は、１ＧＨｚまではフラットな周波数特性を有するホワイトノイズを発生する。
【００１８】
ローパスフィルタ３は、ホワイトノイズ発生器２が発生したホワイトノイズに対し、不要な高周波数の成分（ナイキスト周波数より大きい周波数成分）を除去するものである。
【００１９】
２分岐器４は、ローパスフィルタ３からのホワイトノイズを２分岐し、それぞれを、基準ＡＤコンバータ６及び被試験ＡＤコンバータ２０に与えるものである。
【００２０】
サンプリングクロック発生器５は、ナイキスト周波数より高い周波数のサンプリングクロックを発生するものであり、発生したサンプリングクロックは、基準ＡＤコンバータ６及び被試験ＡＤコンバータ２０に与えられる。
【００２１】
基準ＡＤコンバータ６は、被試験ＡＤコンバータ２０と同種のものであり、性能が既に分かっているものである。
【００２２】
基準ＡＤコンバータ６及び被試験ＡＤコンバータ２０はそれぞれ、入力されたホワイトノイズを、サンプリングクロックに従って、デジタル信号（データ系列）に変換する。
【００２３】
ここで、図示は省略しているが、サンプリングクロック発生器５及び基準ＡＤコンバータ６は恒温筐体（例えば２０°Ｃ）に収容されており、被試験ＡＤコンバータ２０は、温度を制御可能な筐体に収容されている。
【００２４】
２個のインタフェース部（Ｉ／Ｆ）７及び８はそれぞれ、対応する基準デジタル信号蓄積部９、データ処理部１０がデジタル信号（データ）を取り込めるデータ形式にし、変換されたデジタル信号を基準デジタル信号蓄積部９、データ処理部１０に転送させるものである。
【００２５】
基準デジタル信号蓄積部９は、例えば、パソコンでなり、基準ＡＤコンバータ６によるデジタル信号（以下、基準デジタル信号と呼ぶ）を蓄積しつつ、データ処理部１０に転送するものである。
【００２６】
データ処理部１０は、例えば、パソコンでなり、被試験ＡＤコンバータ２０によるデジタル信号（以下、被試験デジタル信号と呼ぶ）を蓄積しつつ、被試験デジタル信号と基準デジタル信号とを処理し、被試験ＡＤコンバータ２０に関するサンプル位相誤差に関する性能特性を得るものである。
【００２７】
データ処理部１０は、例えば、ソフトウェア処理によって性能特性を得るものである。
【００２８】
図３は、データ処理部１０による性能特性を得るデータ処理の概要を示すフローチャートである。
【００２９】
まず、デジタル信号における処理に供するビットの桁情報や測定で特に結果を求める周波数成分などの測定属性を測定者から取り込む（Ｓ１）。
【００３０】
例えば、被試験ＡＤコンバータ２０が８ビットのデジタル信号へ変換するものである場合、測定者は、８ビット全体を指定することもでき、また、上位から任意のビット数を指定することもでき、さらに、下位から任意のビット数を指定することもでき、さらにまた、中間の任意のビット数を指定することもできる。最上位ビットだけを処理ビット数と指定した場合は、あたかも、被試験ＡＤコンバータ２０を１ビットのＡＤコンバータとして動作させた場合に相当する。また、ビット単位で測定ビットを指定できることは、被試験ＡＤコンバータ２０の各ビット値を形成する構成要素間の相違などの分析を行うことも可能であることを表している。
【００３１】
また例えば、被試験ＡＤコンバータ２０の用途は、変調信号のアナログ／デジタル変換であれば、変調信号の中心周波数を、サンプル位相誤差の測定中心の周波数に指定する。
【００３２】
その後、被試験デジタル信号及び基準デジタル信号の指定されたビット位置（複数ビットのこともあり得る）のデータの相互相関（相互相関の算出に供するサンプル数は固定（例えば１００サンプル）であっても良く、測定者が指定できるようにしても良い）を演算する（Ｓ２）。ここでの相互相関は、一方のデジタル信号（以下では基準デジタル信号とする）の時間軸を固定させ、他方のデジタル信号（以下では被試験デジタル信号とする）の時間軸を単位量ずつ変化させ、変化させたそれぞれの時間軸に対して求める。
【００３３】
図４（Ａ）は、デジタル信号における全ビットが指定された場合における相互相関結果のイメージ例を示すものである。図４（Ａ）において、横軸は時間軸の変化量を示し、縦軸は相互相関値を示している。図４（Ａ）では、被試験デジタル信号の時間軸をτ１だけ変化させたときに相互相関が最も大きくなっていることを表している。
【００３４】
図５に示すように、サンプリングクロックが共通であっても、両ＡＤコンバータ６及び２０の性能の違いにより、基準ＡＤコンバータ６によるサンプリング点ｔｒ１、ｔｒ２、…と、被試験ＡＤコンバータ２０によるサンプリング点ｔｔ１、ｔｔ２、…とは一致せず、サンプリング位相にずれを生じ、そのずれ量も一定ではない。上述した相互相関処理により、被試験デジタル信号の時間軸の変化量が、サンプリング位相のずれ量に最も一致したときに相互相関値のピークが得られる。
【００３５】
図４（Ａ）は、時間軸を固定させた基準デジタル信号のある時点での結果を示しているが、基準デジタル信号の各時点についてそれぞれ、相互相関値を演算する。
【００３６】
次に、相互相関値の時系列に対してフーリエ変換などの周波数分析手法を適用し、ホワイトノイズの各周波数成分に対するサンプル位相誤差（位相勾配）を求める（Ｓ３）。
【００３７】
図４（Ｂ）は、ホワイトノイズの各周波数成分に対するサンプル位相誤差の結果のイメージ例を示すものである。図４（Ｂ）において、横軸は周波数成分を表し、縦軸はサンプル位相誤差を表している。図４（Ｂ）に示す位相勾配の例では、周波数成分が高いほど、サンプル位相誤差が大きくなっていることを表している。なお、図４（Ｂ）に示すような情報に対し、重回帰分析などを適用し、１次又は２次以上の回帰式（位相勾配の近似式）をも求めるようにしても良い。
【００３８】
実際上、ホワイトノイズ発生器２として、ごく低域を発生できないものもあり、ホワイトノイズ発生器２が発生し得ない帯域についても、回帰式を求めることにより、その発生し得ない周波数成分に対するサンプル位相誤差を捉えることができる。
【００３９】
図４（Ｂ）は、ある時点での位相勾配を示しているが、各時点についてそれぞれ、位相勾配を演算する。
【００４０】
その後、図４（Ｂ）に示すような位相勾配の時間変化から、指定された周波数成分についてのサンプル位相誤差の時系列結果を得る（Ｓ４）。サンプル位相誤差の時系列結果を得る際には、又は、上述した位相勾配を得る際には、内部に予め用意している基準ＡＤコンバータ６についての特性に基づき、基準ＡＤコンバータ６についての特性の影響を排除する処理を行う。例えば、得られた位相勾配から、基準ＡＤコンバータ６に係る位相勾配を除去する処理を行う。
【００４１】
図４（Ｃ）は、指定された周波数成分についてのサンプル位相誤差の時系列結果のイメージ例を示しており、横軸は時間、縦軸はサンプル位相誤差の大きさである。
【００４２】
以上の処理により、被試験ＡＤコンバータ２０のサンプル位相誤差に係る情報を得ることができる。
【００４３】
以上のような処理を、被試験ＡＤコンバータ２０の周囲温度を変化させて行うことにより、温度とサンプル位相誤差との関係を得ることができる。また、相互相関の演算に供するデジタル信号のビット位置を、任意に指定することにより、より詳細なサンプル位相誤差に対する分析を行うことができる。
【００４４】
サンプル位相誤差の測定値は、例えば、以下のように利用することができる。温度毎のサンプル位相誤差から、温度を入力とし、サンプリングクロックの発生器（例えばＰＬＬ回路でなる）に対する周波数の補正データを出力するテーブルを形成し、温度センサの検出結果に応じて補正データを読み出してサンプリングクロック発生器の周波数を補正させ、温度によらずに、良好なデジタル信号が得られるＡＤコンバータを実現する。
【００４５】
以上のように、第１の実施形態によれば、ＡＤコンバータのサンプル位相誤差の性能情報を得ることができる。しかも、ソフトウェア演算による単純な処理であるので、その情報を高速（ほぼリアルタイム）に得ることも期待できる。
【００４６】
例えば、１ｎｓのサンプリング周期用の被試験ＡＤコンバータに対し、本装置はおよそ測定分解能３０ｆｓで測定を行い、被試験ＡＤコンバータが３００ｆｓ程度のサンプリング誤差にとどめる使用条件を得た。
【００４７】
また、被試験ＡＤコンバータからのデジタル信号の任意のビット位置のデータに対して、サンプル位相誤差を求めることができ、より詳細なサンプル位相誤差の分析を行うことができる。
【００４８】
さらに、被試験ＡＤコンバータにおける温度とサンプル位相誤差との関係をも測定することができる。
【００４９】
さらにまた、第１の実施形態では相互相関を利用して測定しているため、デジタル信号のビット数が１ビットや２ビット程度の少ないＡＤコンバータに対してもサンプル位相誤差の情報を得ることができる。
【００５０】
（Ｂ）第２の実施形態
次に、本発明の第２の実施形態を図面を参照しながら説明する。第２の実施形態は、デジタル／アナログ変換器（ＤＡコンバータ）の性能測定システム及び性能測定方法に、本発明の技術思想を適用したものである。
【００５１】
図６は、第２の実施形態のＤＡコンバータの性能測定システム１Ａの全体構成を示すブロック図であり、第１の実施形態に係る上述した図２との同一、対応部分には同一符号を付して示している。
【００５２】
図６に示すように、試験対象のＤＡコンバータ（以下、被試験ＤＡコンバータと呼ぶ）３０の試験に際しても、ホワイトノイズ発生器２、ローパスフィルタ３及び２分岐器４を介して、同一のホワイトノイズを、被試験ＤＡコンバータ３０が介在する経路と、性能特性が既知である基準のＤＡコンバータ（以下、基準ＤＡコンバータと呼ぶ）１１が介在する経路とに供給するようになされている。
【００５３】
第２の実施形態の場合、ホワイトノイズ発生器２、ローパスフィルタ３及び２分岐器４はデジタル信号用のものである。なお、ホワイトノイズ発生器２として、任意波形発生器を適用して帯域が制限された白色雑音を発生させるようにした場合には、ローパスフィルタ３を省略することができる。
【００５４】
被試験ＤＡコンバータ３０及び基準ＤＡコンバータ１１の後段にはそれぞれ、性能特性が既知である基準ＡＤコンバータ６−１、６−２が設けられており、これら基準ＡＤコンバータ６−１、６−２の後段側は、第１の実施形態と同様になされている。
【００５５】
第２の実施形態の場合、データ処理部１０による上述した各種の演算結果は、被試験ＤＡコンバータ３０の特性が反映されたものとなっており、図４（Ｂ）に示したような位相勾配や、図４（Ｃ）に示したような位相変動は、サンプリングクロック発生器５からのサンプリングクロックに応じて、被試験ＤＡコンバータがデジタル信号をアナログ信号に変換するタイミング（位相）の変動（すなわち、ＡＤコンバータでのサンプル位相誤差に相当；以下ではサンプル位相誤差と呼ぶ）の情報となっている。
【００５６】
なお、ＤＡコンバータの性能の測定では、ビット位置単位での測定は認めていない。また、データ処理部１０においては、基準ＤＡコンバータ１１や、基準ＡＤコンバータ６−１、６−２の既知の性能特性に応じた演算結果に対する校正も実行される。
【００５７】
第２の実施形態によれば、ＤＡコンバータのサンプル位相誤差の性能情報を得ることができる。しかも、ソフトウェア演算による単純な処理であるので、その情報を高速（ほぼリアルタイム）に得ることも期待できる。
【００５８】
（Ｃ）他の実施形態
上記各実施形態では、図４（Ｃ）に示すような結果を最終的な測定結果とするものを示したが、図４（Ｂ）に示すような位相勾配を最終的な測定結果としても良く、また、測定者が出力形式を任意に選択できるようにしても良い。
【００５９】
また、上記各実施形態では、測定結果をほぼリアルタイムで得る場合を想定しているが、被試験ＡＤコンバータや基準ＡＤコンバータの出力を記憶媒体に記憶し、異なる位置に設けられているデータ処理部１０で解析するようにしても良い。また、通信回線などを通じて、被試験ＡＤコンバータや基準ＡＤコンバータからの出力デジタル信号を転送させ、転送先でデータ処理して測定結果を得るようにしても良い。
【００６０】
なお、被試験ＡＤコンバータや被試験ＤＡコンバータの規定されているサンプリング周期やデジタル信号のビット数は任意であり、すなわち、本発明では、ＡＤコンバータやＤＡコンバータの種類は問われない。
【００６１】
【発明の効果】
以上のように、本発明によれば、アナログ信号をデジタル信号に変換する場合や、デジタル信号をアナログ信号に変換する場合において、その変換器の時間軸変動性能などを測定できる性能測定システムや性能測定方法を実現できる。
【図面の簡単な説明】
【図１】ＡＤコンバータにおけるサンプル位相誤差の説明図である。
【図２】第１の実施形態の性能測定システムの構成を示すブロック図である。
【図３】第１の実施形態の性能測定システムにおけるデータ処理の流れを示すフローチャートである。
【図４】第１の実施形態の性能測定システムによるデータ処理の各段階での処理結果を示す説明図である。
【図５】第１の実施形態の性能測定システムにおける相互相関のピークが生じる理由の説明図である。
【図６】第２の実施形態の性能測定システムの構成を示すブロック図である。
【符号の説明】
１…ＡＤコンバータの性能測定システム、１Ａ…ＤＡコンバータの性能測定システム、２…ホワイトノイズ発生器、４…２分岐器、５…サンプリングクロック発生器、６、６−１、６−２…基準ＡＤコンバータ、１０…データ処理部、１１…基準ＤＡコンバータ、２０…被試験ＡＤコンバータ、３０…被試験ＤＡコンバータ。
【図１】
0003692405.tif 000002
【図２】
0003692405.tif 000003
【図３】
0003692405.tif 000004
【図４】
0003692405.tif 000005
【図５】
0003692405.tif 000006
【図６】
0003692405.tif 000007