(57)【特許請求の範囲】
【請求項１】
ＤＲＡＭ又は複数のバンクを内蔵しているＳＤＲＡＭであるメモリ素子のメモリアクセス装置であって、
受信したメモリリクエストをワード番号の若い順番から格納するリクエスト格納バッファと、
前記リクエスト格納バッファ内に滞留しているメモリリクエストと受信したメモリリクエスト各々のアドレス情報を比較し、同一アドレスにアクセスするメモリリクエストが前記リクエスト格納バッファ内に存在しているかどうかをチェックし、アドレス比較結果を全てのメモリリクエストに対して出力するアドレス比較回路と、
バンクビジー情報を生成するバンクビジーカウンタと、
一定間隔にリフレッシュリクエストを生成し、リフレッシュリクエストを出力するリフレッシュチェック回路と、
前記メモリ素子を制御するメモリ制御部に出力するためのメモリリクエストを選択するためのリクエストセレクト信号を生成するリクエスト選択回路と、
前記生成されたリクエストセレクト信号によりメモリリクエストを選択して前記メモリ制御部に出力するセレクタと
を備え、
前記アドレス比較回路のチェックの結果により前記同一アドレスにアクセスするメモリリクエストの順序を保証することを特徴とするメモリアクセス装置。
【請求項２】
前記リクエスト格納バッファは、受信したメモリリクエストがバンクビジー又はリフレッシュビジーでないとき、前記メモリリクエストを前記メモリ制御部に出力し、前記バンクビジーのときには、前記メモリリクエストを最大ｎ個（ｎワード分）まで格納することを特徴とする請求項１に記載のメモリアクセス装置。
【請求項３】
前記リクエスト格納バッファは、メモリリクエストを最大ｎ（ｎワード分、ワード“０”からワード“ｎ−１”まで）個まで格納可能とし、ワード番号の若い順番でメモリリクエストを格納するものであり、ワード番号“ｍ”（０≦ｍ≦ｎ−１）を出力するとき、“ｍ−１”以下のワード番号のメモリリクエストはそのままのワード番号で前記メモリリクエストを保持しておき、“ｎ−１”から“ｍ＋１”のメモリリクエストは各々“−１”したワード番号にシフトして前記メモリリクエストを格納することを特徴とする請求項１に記載のメモリアクセス装置。
【請求項４】
前記アドレス比較回路は、前記メモリリクエストが前記リクエスト格納バッファ内に存在しているかどうかをチェックした後、ｎワードのリクエスト各々に対して先行メモリリクエストのアドレス比較結果を出力することを特徴とする請求項１に記載のメモリアクセス装置。
【請求項５】
前記アドレス比較回路は、部分的な比較であるバンクアドレスの比較を行うことを特徴とする請求項１又は４に記載のメモリアクセス装置。
【請求項６】
前記バンクビジーカウンタは、前記メモリ制御部に送出するメモリリクエストのバンクアドレス及びコマンドからバンクビジー時間をセットし、クロックサイクル毎に−１カウントダウンし、カウンタ値が“０”以外のときはバンクビジーであることを通知するためのバンクビジーカウンタを各々バンク単位に有していることを特徴とする請求項１に記載のメモリアクセス装置。
【請求項７】
前記リクエスト選択回路は、前記バンクビジーカウンタからのバンクビジー情報、前記リフレッシュチェック回路からのリフレッシュリクエスト、前記リクエスト格納バッファのメモリリクエストのアクセス先バンクアドレス、前記アドレス比較回路からのアドレス比較結果に基づいて前記メモリリクエストを選択することを特徴とする請求項１に記載のメモリアクセス装置。
【請求項８】
前記リクエスト選択回路は、リクエスト選択としての優先順位を、リフレッシュリクエスト、前記リクエスト格納バッファに格納されているワード番号の若い順、リクエスト発行元から送信されたメモリリクエストの順とすることを特徴とする請求項１に記載のメモリアクセス装置。
【請求項９】
前記リクエスト選択回路は、アクセス先のバンクがバンクビジーでないとき、及び優先度の高いメモリリクエストのアクセス先アドレスが一致していないときに前記リクエストセレクト信号を生成することを特徴とする請求項１に記載のメモリアクセス装置。
【請求項１０】
前記バンクビジーカウンタは、前記ＳＤＲＡＭに対して同一ＳＤＲＡＭ内の異なるバンクにアクセスが生じた際のバンク間サイクルタイムをカウントするカウンタを前記バンク毎に設けていることを特徴とする請求項１に記載のメモリアクセス装置。
【請求項１１】
ＤＲＡＭ又は複数のバンクを内蔵しているＳＤＲＡＭであるメモリ素子のメモリアクセス方法であって、
受信したメモリリクエストをワード番号の若い順番からリクエスト格納バッファに格納する第１の工程と、
前記リクエスト格納バッファ内に滞留しているメモリリクエストと受信したメモリリクエスト各々のアドレス情報を比較し、同一アドレスにアクセスするメモリリクエストが前記リクエスト格納バッファ内に存在しているかどうかをチェックし、アドレス比較結果を全てのメモリリクエストに対して出力する第２の工程と、
バンクビジー情報を生成する第３の工程と、
一定間隔にリフレッシュリクエストを生成し、リフレッシュリクエストを出力する第４の工程と、
前記メモリ素子を制御するメモリ制御部に出力するためのメモリリクエストを選択するためのリクエストセレクト信号を生成する第５の工程と、
前記生成されたリクエストセレクト信号によりメモリリクエストを選択して前記メモリ制御部に出力する第６の工程と
を備え、
前記チェックの結果により前記同一アドレスにアクセスするメモリリクエストの順序を保証することを特徴とするメモリアクセス方法。
【請求項１２】
前記第１の工程には、前記受信したメモリリクエストがバンクビジー又はリフレッシュビジーでないとき、前記メモリリクエストを前記メモリ制御部に出力し、前記バンクビジーのときには、前記メモリリクエストを最大ｎ個（ｎワード分）まで格納する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１３】
前記第１の工程には、メモリリクエストを最大ｎ（ｎワード分、ワード“０”からワード“ｎ−１”まで）個まで格納可能とし、ワード番号の若い順番でメモリリクエストを格納するとともに、ワード番号“ｍ”（０≦ｍ≦ｎ−１）を出力するとき、“ｍ−１”以下のワード番号のメモリリクエストはそのままのワード番号で前記メモリリクエストを保持しておき、“ｎ−１”から“ｍ＋１”のメモリリクエストは各々“−１”したワード番号にシフトして前記メモリリクエストを格納する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１４】
前記第２の工程には、前記メモリリクエストが格納されているか否かをチェックした後、ｎワードのリクエスト各々に対して先行メモリリクエストのアドレス比較結果を出力する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１５】
前記第２の工程には、部分的な比較であるバンクアドレスの比較を行う工程が含まれることを特徴とする請求項１１又は１４に記載のメモリアクセス方法。
【請求項１６】
前記第３の工程には、前記メモリ制御部に送出するメモリリクエストのバンクアドレス及びコマンドからバンクビジー時間をセットし、クロックサイクル毎に−１カウントダウンし、カウンタ値が“０”以外のときはバンクビジーであることを通知する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１７】
前記第５の工程には、前記バンクビジー情報、前記リフレッシュリクエスト、前記格納されているメモリリクエストのアクセス先バンクアドレス、前記アドレス比較結果に基づいて前記メモリリクエストを選択する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１８】
前記第５の工程には、リクエスト選択としての優先順位を、リフレッシュリクエスト、前記格納されているワード番号の若い順、リクエスト発行元から送信されたメモリリクエストの順とする工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項１９】
前記第５の工程には、アクセス先のバンクがバンクビジーでないとき、及び優先度の高いメモリリクエストのアクセス先アドレスが一致していないときに前記リクエストセレクト信号を生成する工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【請求項２０】
前記第３の工程には、前記ＳＤＲＡＭに対して同一ＳＤＲＡＭ内の異なるバンクにアクセスが生じた際のバンク間サイクルタイムをバンク毎にカウントする工程が含まれることを特徴とする請求項１１に記載のメモリアクセス方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のバンク構成を有するＤＲＡＭ又はＳＤＲＡＭに対するメモリアクセス装置及びそのアクセス方法に関する。
【０００２】
【従来の技術】
従来のメモリアクセス装置として、たとえば図３に示すものが知られている。
【０００３】
図３のメモリアクセス装置は、リクエスト格納バッファ３−１、バンクビジーカウンタ３−２、リフレッシュチェック回路３−３、バンクチェック回路３−４、セレクタ３−５を備えている。
【０００４】
リクエスト格納バッファ３−１は、バンクビジー時又はリフレッシュビジー時にリクエスト発行元から受信したメモリリクエストを格納する。バンクビジーカウンタ３−２は、メモリ制御部に送出されたメモリリクエストのバンクアドレスからバンクビジー時間をカウントしてバンクビジーを生成する。
【０００５】
リフレッシュチェック回路３−３は、一定間隔にリフレッシュリクエストを生成する。バンクチェック回路３−４は、バンクビジー、リフレッシュリクエスト、リクエスト格納バッファ３−１に格納されているリクエストのアクセス先のバンクアドレスからリクエストセレクトを生成する。セレクタ３−５は、リクエストセレクトによりメモリリクエストを選択してメモリ制御部に出力する。
【０００６】
【発明が解決しようとする課題】
ところで、上述した従来のメモリアクセス装置においては、たとえばバンクビジーにより、リクエスト格納バッファ３−１にリードのメモリリクエストとライトのメモリリクエストが格納されているとき、リード及びライトのメモリリクエストに対し順番を保証する必要がある。このため、リクエスト格納バッファ３−１の出力順はＦＩＦＯ（FARST IN FARST OUT）動作となる。つまり、後続のリクエスのアクセス先バンクがビジーでない場合でも、先行リクエストを追い越すことができないため、メモリスループットが低下するという問題がある。
【０００７】
また、ＳＤＲＡＭを使用した場合において、同一ＳＤＲＡＭ内のバンク間サイクル管理を行っていないため、ＳＤＲＡＭ内のバンクの有効利用が図られていないという問題もある。
【０００８】
本発明は、このような状況に鑑みてなされたものであり、メモリ素子の使用効率を上げることで、メモリスループットを向上させることができるメモリアクセス装置及びそのアクセス方法を提供することができるようにするものである。
【０００９】
【課題を解決するための手段】
請求項１に記載のメモリアクセス装置は、ＤＲＡＭ又は複数のバンクを内蔵しているＳＤＲＡＭであるメモリ素子のメモリアクセス装置であって、受信したメモリリクエストをワード番号の若い順番から格納するリクエスト格納バッファと、前記リクエスト格納バッファ内に滞留しているメモリリクエストと受信したメモリリクエスト各々のアドレス情報を比較し、同一アドレスにアクセスするメモリリクエストが前記リクエスト格納バッファ内に存在しているかどうかをチェックし、アドレス比較結果を全てのメモリリクエストに対して出力するアドレス比較回路と、バンクビジー情報を生成するバンクビジーカウンタと、一定間隔にリフレッシュリクエストを生成し、リフレッシュリクエストを出力するリフレッシュチェック回路と、前記メモリ素子を制御するメモリ制御部に出力するためのメモリリクエストを選択するためのリクエストセレクト信号を生成するリクエスト選択回路と、前記生成されたリクエストセレクト信号によりメモリリクエストを選択して前記メモリ制御部に出力するセレクタとを備え、前記アドレス比較回路のチェックの結果により前記同一アドレスにアクセスするメモリリクエストの順序を保証することを特徴とする。
また、リクエスト格納バッファは、受信したメモリリクエストがバンクビジー又はリフレッシュビジーでないとき、メモリリクエストをメモリ制御部に出力し、バンクビジーのときには、メモリリクエストを最大ｎ個（ｎワード分）まで格納するようにすることができる。
また、リクエスト格納バッファは、メモリリクエストを最大ｎ（ｎワード分、ワード“０”からワード“ｎ−１”まで）個まで格納可能とし、ワード番号の若い順番でメモリリクエストを格納するものであり、ワード番号“ｍ”（０≦ｍ≦ｎ−１）を出力するとき、“ｍ−１”以下のワード番号のメモリリクエストはそのままのワード番号でメモリリクエストを保持しておき、“ｎ−１”から“ｍ＋１”のメモリリクエストは各々“−１”したワード番号にシフトしてメモリリクエストを格納するようにすることができる。
また、アドレス比較回路は、メモリリクエストがリクエスト格納バッファ内に存在しているかどうかをチェックした後、ｎワードのリクエスト各々に対して先行メモリリクエストのアドレス比較結果を出力するようにすることができる。
また、アドレス比較回路は、部分的な比較であるバンクアドレスの比較を行うようにすることができる。
また、バンクビジーカウンタは、メモリ制御部に送出するメモリリクエストのバンクアドレス及びコマンドからバンクビジー時間をセットし、クロックサイクル毎に−１カウントダウンし、カウンタ値が“０”以外のときはバンクビジーであることを通知するためのバンクビジーカウンタを各々バンク単位に有しているようにすることができる。
また、リクエスト選択回路は、バンクビジーカウンタからのバンクビジー情報、リフレッシュチェック回路からのリフレッシュリクエスト、リクエスト格納バッファのメモリリクエストのアクセス先バンクアドレス、アドレス比較回路からのアドレス比較結果に基づいてメモリリクエストを選択するようにすることができる。
また、リクエスト選択回路は、リクエスト選択としての優先順位を、リフレッシュリクエスト、リクエスト格納バッファに格納されているワード番号の若い順、リクエスト発行元から送信されたメモリリクエストの順とするようにすることができる。
また、リクエスト選択回路は、アクセス先のバンクがバンクビジーでないとき、及び優先度の高いメモリリクエストのアクセス先アドレスが一致していないときにリクエストセレクト信号を生成するようにすることができる。
また、バンクビジーカウンタは、ＳＤＲＡＭに対して同一ＳＤＲＡＭ内の異なるバンクにアクセスが生じた際のバンク間サイクルタイムをカウントするカウンタをバンク毎に設けているようにすることができる。
請求項１１に記載のメモリアクセス方法は、ＤＲＡＭ又は複数のバンクを内蔵しているＳＤＲＡＭであるメモリ素子のメモリアクセス方法であって、受信したメモリリクエストをワード番号の若い順番からリクエスト格納バッファに格納する第１の工程と、前記リクエスト格納バッファ内に滞留しているメモリリクエストと受信したメモリリクエスト各々のアドレス情報を比較し、同一アドレスにアクセスするメモリリクエストが前記リクエスト格納バッファ内に存在しているかどうかをチェックし、アドレス比較結果を全てのメモリリクエストに対して出力する第２の工程と、バンクビジー情報を生成する第３の工程と、一定間隔にリフレッシュリクエストを生成し、リフレッシュリクエストを出力する第４の工程と、前記メモリ素子を制御するメモリ制御部に出力するためのメモリリクエストを選択するためのリクエストセレクト信号を生成する第５の工程と、前記生成されたリクエストセレクト信号によりメモリリクエストを選択して前記メモリ制御部に出力する第６の工程とを備え、前記チェックの結果により前記同一アドレスにアクセスするメモリリクエストの順序を保証することを特徴とする。
また、第１の工程には、受信したメモリリクエストがバンクビジー又はリフレッシュビジーでないとき、メモリリクエストをメモリ制御部に出力し、バンクビジーのときには、メモリリクエストを最大ｎ個（ｎワード分）まで格納する工程が含まれるようにすることができる。
また、第１の工程には、メモリリクエストを最大ｎ（ｎワード分、ワード“０”からワード“ｎ−１”まで）個まで格納可能とし、ワード番号の若い順番でメモリリクエストを格納するとともに、ワード番号“ｍ”（０≦ｍ≦ｎ−１）を出力するとき、“ｍ−１”以下のワード番号のメモリリクエストはそのままのワード番号でメモリリクエストを保持しておき、“ｎ−１”から“ｍ＋１”のメモリリクエストは各々“−１”したワード番号にシフトしてメモリリクエストを格納する工程が含まれるようにすることができる。
また、第２の工程には、メモリリクエストが格納されているか否かをチェックした後、ｎワードのリクエスト各々に対して先行メモリリクエストのアドレス比較結果を出力する工程が含まれるようにすることができる。
また、第２の工程には、部分的な比較であるバンクアドレスの比較を行う工程が含まれるようにすることができる。
また、第３の工程には、メモリ制御部に送出するメモリリクエストのバンクアドレス及びコマンドからバンクビジー時間をセットし、クロックサイクル毎に−１カウントダウンし、カウンタ値が“０”以外のときはバンクビジーであることを通知する工程が含まれるようにすることができる。
また、第５の工程には、バンクビジー情報、リフレッシュリクエスト、格納されているメモリリクエストのアクセス先バンクアドレス、アドレス比較結果に基づいてメモリリクエストを選択する工程が含まれるようにすることができる。
また、第５の工程には、リクエスト選択としての優先順位を、リフレッシュリクエスト、格納されているワード番号の若い順、リクエスト発行元から送信されたメモリリクエストの順とする工程が含まれるようにすることができる。
また、第５の工程には、アクセス先のバンクがバンクビジーでないとき、及び優先度の高いメモリリクエストのアクセス先アドレスが一致していないときにリクエストセレクト信号を生成する工程が含まれるようにすることができる。
また、第３の工程には、ＳＤＲＡＭに対して同一ＳＤＲＡＭ内の異なるバンクにアクセスが生じた際のバンク間サイクルタイムをバンク毎にカウントする工程が含まれるようにすることができる。
本発明に係るメモリアクセス装置及びそのアクセス方法においては、バンクビジーにより、リクエスト格納バッファにメモリリクエストが格納されているとき、リクエスト格納バッファ内のメモリリクエストのアドレスを比較して、アクセス先アドレスが一致しているか否かチェックし、メモリリクエストの順番の保証を不要とし、バンクビジーが解除されたメモリリクエストを発行するようにする。また、メモリ素子としてＳＤＲＡＭを使用したとき、同一ＳＤＲＡＭ内のバンク間サイクル管理を行い、ＳＤＲＡＭ内のバンクの有効利用を行うようにする。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００１１】
図１は、本発明のメモリアクセス装置の一実施の形態を示す図、図２は、図１のメモリアクセス装置のアクセス方法を説明するためのフローチャートである。
【００１２】
図１に示すメモリアクセス装置は、リクエスト格納バッファ１−１、アドレス比較回路１−２、バンクビジーカウンタ１−３、リフレッシュチェック回路１−４、リクエスト選択回路１−５及びセレクタ１−６を備えている。
【００１３】
リクエスト格納バッファ１−１は、バンクビジー時のリクエスト待避用バッファである。リクエスト格納バッファ１−１は、メモリリクエストを最大ｎ（ｎワード分、ワード“０”からワード“ｎ−１”まで）個まで格納可能とし、ワード番号の若い順番でメモリリクエストを格納する。
【００１４】
たとえば、ワード番号“ｍ” （０≦ｍ≦ｎ−１）を出力するケースでは、“ｍ−１”以下のワード番号のメモリリクエストはそのままのワード番号にメモリリクエストを保持しておく。“ｎ−１”から“ｍ＋１”のメモリリクエストは、各々“−１”したワードにシフトしてメモリリクエストを格納する。したがって、メモリリクエストが格納されるときには、最若番から格納されるため、格納されたリクエストが歯抜き状態に格納されることはない。
【００１５】
アドレス比較回路１−２は、リクエスト格納バッファ１−１内に滞留しているメモリリクエストのアドレス情報を比較する。すなわち、先行しているメモリリクエストで同一アドレスにアクセスするメモリリクエストがリクエスト格納バッファ１−１内に存在しているか否かをチェックし、ｎワードのリクエストと入力リクエストの各々に対してアドレス比較結果を出力する。
【００１６】
一例として、ワード“Ｘ”番のアドレス比較結果のチェック方法を示す。すなわち、ワード“Ｘ”番のアクセス番地を“Ｙ”番地としたとき、ワード“Ｘ−１”からワード“０”までの全てのアクセス番地と比較する。このとき、一致しない場合には、アドレス比較結果をパスする。一カ所でもアドレスが一致した場合は、先行するメモリリクエストがアクセスする番地と一致していることが判る。
【００１７】
このとき、ワード“Ｘ”のメモリリクエストは出力条件を満たさないことになる。リクエスト発行元から受信したリクエストについては、リクエスト格納バッファ１−１内に滞留している全てのメモリリクエストのアクセス番地と比較する必要がある。
【００１８】
なお、アドレス比較回路１−２によるアドレス比較は、全アドレスの比較を行うことに限らず、たとえばバンクアドレスに対する部分的な比較だけでも有効である。
【００１９】
バンクビジーカウンタ１−３は、図示しないメモリ素子を制御するメモリ制御部に送出するためのメモリリクエストのバンクアドレス及びコマンドからバンクサイクル分の所定のバンクビジー時間をセットする。また、クロックサイクル毎に−１カウントダウンし、カウンタ値が“０”以外のときはバンクビジーであることを通知するバンクビジーカウンタを各々バンク単位に有し、バンクビジー情報を生成する。
【００２０】
また、同一メモリ素子に複数のバンクを内蔵しているＳＤＲＡＭの場合は、バンク間ビジーカウンタを有する。この場合、ＳＤＲＡＭのバンク間サイクル分の所定バンクビジー時間をセットし、クロックサイクル毎に−１カウントダウンしてカウンタ値が“０”以外のときはバンク間ビジーであることを通知する。
【００２１】
リフレッシュチェック回路１−４は、一定間隔でリフレッシュリクエストを生成し、優先度が最も高いリフレッシュリクエストを生成する。
【００２２】
リクエスト選択回路１−５は、メモリ制御部に出力するメモリリクエストを選択するためのリクエストセレクト信号を生成する。この場合、リクエスト選択回路１−５は、バンクビジーカウンタ１−３からのバンクビジー情報と、リフレッシュチェック回路１−４からのリフレッシュリクエストと、リクエスト格納バッファ１−１に格納されているメモリリクエストのアクセス先バンクアドレスと、アドレス比較回路１−２からのアドレス比較結果とを入力とする。
【００２３】
このときのリクエスト選択としての優先順位は、リフレッシュリクエスト、リクエスト格納バッファ１−１に格納されているワード番号の若い順、リクエスト発行元から送信されたメモリリクエストとなる。
【００２４】
また、リクエストセレクト信号生成に必要な条件は、アクセス先のバンクがバンクビジーでないことである。また、優先度の高い、つまり、ワード番号が小さいメモリリクエストのアクセス先アドレスが一致していないことである。上記の条件を満たし、優先順位の一番高いリクエストを選択する。
【００２５】
セレクタ１−６は、リクエストセレクト信号によりメモリリクエストを選択し、メモリ制御部にメモリリクエストを送信する。
【００２６】
次に、このような構成のメモリアクセス装置によるアクセス方法を、図２を用いて説明する。
【００２７】
まず、リクエスト発行元から受信したメモリリクエストのアクセス先バンクがバンクビジーでなく、先行リクエストがリクエスト格納バッファ１−１に格納されていないとき、受信したメモリリクエストをメモリ制御部に出力する。
【００２８】
また、先行リクエストがリクエスト格納バッファ１−１に格納されているとき、格納されているリクエストと受信したリクエストのアクセス先バンクがビジーであるか否かをバンクビジーカウンタ１−３のバンクビジー情報からチェック（ステップ２−１）する。
【００２９】
次に、リクエスト格納バッファ１−１内に滞留しているメモリリクエストと受信したメモリリクエスト各々のアドレス情報を比較する。この場合、同一アドレスにアクセスするメモリリクエストがリクエスト格納バッファ１−１内に存在しているかどうかをアドレス比較回路１−２にてチェック（ステップ２−２）し、アドレス比較結果を全てのメモリリクエストに対して出力する。
【００３０】
上記のチェック結果がパスしたリクエストのうち、一番優先順位の高いリクエストを選択（ステップ２−３）して、リクエストセレクトを生成（ステップ２−４）する。
【００３１】
生成されたリクエストセレクトにより、リクエスト格納バッファ１−１では、バッファ内のメモリリクエストの入替えを行う（ステップ２−５）。また、生成されたリクエストセレクトにより、セレクタ１−６を介して出力されるメモリリクエストのアクセス先バンクアドレス及びコマンドから対応するバンクビジーカウンタにバンクサイクル分だけの値をセット（ステップ２−６）する。
【００３２】
このように、本実施の形態では、バンクビジーにより、リクエスト格納バッファ１−１にメモリリクエストが格納されているとき、リクエスト格納バッファ１−１内のメモリリクエストのアドレスを比較して、アクセス先アドレスが一致しているか否かをチェックするようにしたので、リクエストの順番を保証する必要がなくなり、バンクビジーが解除されたメモリリクエストを発行できるため、スループットを向上させることが可能となる。
【００３３】
また、メモリ素子としてＳＤＲＡＭを使用したとき、同一ＳＤＲＡＭ内のバンク間サイクル管理を行い、ＳＤＲＡＭ内のバンクの有効利用を行うようにしたので、さらにスループットを向上させることが可能となる。
【００３４】
【発明の効果】
以上の如く本発明に係るメモリアクセス装置及びそのアクセス方法によれば、バンクビジーにより、リクエスト格納バッファにメモリリクエストが格納されているとき、リクエスト格納バッファ内のメモリリクエストのアドレスを比較して、アクセス先アドレスが一致しているか否かチェックし、メモリリクエストの順番の保証を不要とし、バンクビジーが解除されたメモリリクエストを発行するようにし、また、メモリ素子としてＳＤＲＡＭを使用したとき、同一ＳＤＲＡＭ内のバンク間サイクル管理を行い、ＳＤＲＡＭ内のバンクの有効利用を行うようにしたので、メモリ素子の使用効率を上げることができ、メモリスループットを向上させることができる。
【図面の簡単な説明】
【図１】本発明のメモリアクセス装置の一実施の形態を示す図である。
【図２】図１のメモリアクセス装置によるアクセス方法を説明するためのフローチャートである。
【図３】従来のメモリアクセス装置を示す図である。
【符号の説明】
１−１  リクエスト格納バッファ
１−２  アドレス比較回路
１−３  バンクビジーカウンタ
１−４  リフレッシュチェック回路
１−５  リクエスト選択回路
１−６  セレクタ
【図１】
0003698902.tif 000002
【図２】
0003698902.tif 000003
【図３】
0003698902.tif 000004