(57)【特許請求の範囲】
【請求項１】
少なくとも座標入力領域を有するパネルと、該パネル面上を指示する指示手段とを有する座標入力装置において、
上記指示手段が上記パネルに押し付けられていることを検知するスイッチ手段と、該スイッチ手段に電力を供給すると共にスイッチ手段の入／切状態の検出を行ってスイッチ信号を出力するスイッチ検出手段と、該スイッチ検出手段に接続され、上記入／切状態の検出を行う期間であるスイッチ検出期間を制御するスイッチ制御手段とを備え、
上記スイッチ検出手段は上記スイッチ検出期間にのみスイッチ手段への電力供給を行い、上記スイッチ検出期間は座標を検出する座標検出期間以外に設けられることを特徴とする座標入力装置。
【請求項２】
上記スイッチ検出期間は、上記座標入力領域の周辺部に配置された予備走査領域を走査することによって座標入力領域周辺部における座標検出の不均一を補正する予備走査期間中に設けられることを特徴とする請求項１に記載の座標入力装置。
【請求項３】
上記パネルにおける座標を検出する座標検出期間を少なくとも制御する制御手段を有し、該制御手段が上記スイッチ制御手段の機能を有することを特徴とする請求項１又は２に記載の座標入力装置。
【請求項４】
上記制御手段は、座標検出期間を制御する座標検出期間制御信号によってスイッチ検出手段を制御することを特徴とする請求項３に記載の座標入力装置。
【請求項５】
上記スイッチ手段は発光素子と受光素子とからなり、
上記スイッチ検出手段は上記受光素子へ電力供給を行い、
上記発光素子に電源線を介して接続され、上記発光素子への電力供給をスイッチ検出期間のみに行う素子電源手段を備えることを特徴とする請求項１、２、３、又は４に記載の座標入力装置。
【請求項６】
上記スイッチ検出手段が上記素子電源手段の機能を有することを特徴とする請求項５に記載の座標入力装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワードプロセッサ等に文字や図形等を入力する際に用いられるいわゆるタブレット等の座標入力装置に関するものである。
【０００２】
【従来の技術】
手書き文字や図形をコンピュータやワードプロセッサ等に入力する手段としては、例えば、液晶ディスプレイと各種タブレットとを組み合わせた座標入力装置が実用化されている。この座標入力装置は、タブレットへの入力文字や図形等が、操作者が紙に筆記用具で書くような感覚で入力され、且つ液晶ディスプレイに表示される。このような用途に用いられるタブレットとしては、静電誘導型タブレット及び電磁誘導型タブレット等がある。
【０００３】
静電誘導型タブレットとしては、従来、透明なガラス、またはプラスチックフィルムの上に酸化インジウム等の透明電極を形成し、この電極に順次パルス電圧を印加していくものが一般的である。このようなタブレットは、例えば、図３３に示す構成となっている。
【０００４】
この静電誘導型タブレットの座標入力部１１１は、透明電極Ｘ１、Ｘ２、…、Ｘｍ（総称するときはＸで表す）を形成したガラス基板１１２と、透明電極Ｙ１、Ｙ２、…、Ｙｎ（総称するときはＹで表す）を形成したガラス基板１１３とを、互いに電極形成面が対向するように微小な間隔をあけて配設した構成であり、図示しない液晶ディスプレイ上に置かれている。
【０００５】
上記透明電極Ｘ・Ｙは、それぞれ列電極シフトレジスタ１１４及び行電極シフトレジスタ１１５に接続され、さらに、この２つのシフトレジスタ１１４・１１５は制御回路１１６に接続されている。制御回路１１６からは、上記シフトレジスタ１１４・１１５にシフトデータとクロック信号とが送られる。列電極シフトレジスタ１１４からは透明電極Ｘに、行電極シフトレジスタ１１５からは透明電極Ｙに、それぞれ順次、図３４に示すようなパルス電圧が印加されていく。
【０００６】
上記座標入力部１１１の表面に位置検出ペン（以下、検出ペンと略称する）１７０を接近させると、検出ペン１７０の先端部に備えられる検出電極と透明電極Ｘ・Ｙとの間の容量によって、上記検出電極に電圧が誘起する。この検出ペン１７０に誘起した電圧は、アンプ１１７によって増幅され、Ｘ座標検出回路１１８及びＹ座標検出回路１１９に入力される。
【０００７】
このＸ座標検出回路１１８及びＹ座標検出回路１１９は、上記アンプ１１７からの出力と上記制御回路１１６からのタイミング信号とに基づいて、それぞれＸ座標信号及びＹ座標信号を検出する。そして、前記図示しない液晶ディスプレイはこの静電誘導型タブレットからの座標信号に基づいて、上記検出ペン１７０が指示した位置をディスプレイ上に表示する。
【０００８】
なお、上記従来例では、座標入力領域周辺部において電界が不均一となっており、検出精度が低下する。そのために、座標入力領域周辺部については、ソフトによる補正処理を行うことで検出精度を確保する手段が用いられる。
【０００９】
その他に、図３５に示すように、上記座標入力部１１１の周囲にダミー電極ＳX1〜ＳX6及びＣY1〜ＣY6を配置して、上記座標入力領域周辺部における不均一を補正しているものもある。この場合、ダミー電極だけが走査されている期間は予備走査期間として扱われる。この予備走査期間に得られた座標信号は採用されず、その後の正規の各Ｘ・Ｙ座標検出期間に得られた座標信号のみを採用することで検出精度を確保している。この場合におけるＸ・Ｙ電極走査信号のタイミングチャートの一例を図３６に、座標検出期間と予備走査期間との関係を図３７に示す。
【００１０】
しかしながら、上記静電誘導型タブレットの場合、上記座標入力部１１１において透明電極Ｘ・Ｙがある部分とない部分とでは反射率や透過率が異なるため、表示画面上で電極が格子状に見え、液晶表示の品質を落とす原因となる。そこで、このような欠点をなくしたタブレットとして、最近図３９に示すような表示一体型タブレットが実用化されている。
【００１１】
この表示一体型タブレットは、液晶ディスプレイの表示電極と静電誘導型タブレットの座標検出電極を兼ねたものである。そして、図４０に示すように、１フレーム期間中にタブレット上の指示座標を検出する座標検出期間と画像を表示する表示期間とを設けて、座標検出と画像表示とを時分割で行うようにしている。
【００１２】
この表示一体型タブレットは、上述の液晶ディスプレイ上に静電誘導型タブレットを積層したものに比べて、格子状の電極パターンがなくなり見やすくなるといった利点の他に、液晶ディスプレイと静電誘導型タブレットとの電極や駆動回路を兼用しているため、コストダウンや小型軽量化が容易になるといった利点がある。
【００１３】
図３９において、液晶パネル１３１は、互いに直交して配設されたコモン電極Ｙ１〜Ｙｎ（以下、任意のコモン電極をＹと記載する）とセグメント電極Ｘ１〜Ｘｍ（以下、任意のセグメント電極をＸと記載する）との間に液晶を介在させて構成される。そして、コモン電極Ｙとセグメント電極Ｘとが交差する領域で画素を構成する。つまり、上記液晶パネル１３１にはｎ×ｍドットの画素がマトリックス状に配列されていることになる。
【００１４】
また、上記コモン電極Ｙを駆動するためのコモン駆動回路１３２と、上記セグメント電極Ｘを駆動するためのセグメント駆動回路１３３とは、切替回路１３４を介して表示制御回路１３５と検出制御回路１３６とに接続される。
【００１５】
この切替回路１３４は、制御回路１３７から送られる表示／検出切替制御信号ｄｓｐによって制御される。表示期間には上記表示／検出切替制御信号ｄｓｐはハイレベル（以下、Ｈレベルと略称する）となって切替回路１３４が表示制御回路１３５を選択し、座標検出期間には上記表示／検出切替制御信号ｄｓｐはロウレベル（以下、Ｌレベルと略称する）となって切替回路１３４が検出制御回路１３６を選択する。これにより、表示期間には表示制御回路１３５からの出力信号をコモン駆動回路１３２及びセグメント駆動回路１３３に出力する。一方、座標検出期間には検出制御回路１３６からの出力をコモン駆動回路１３２及びセグメント駆動回路１３３に出力する。
【００１６】
図４１は、上記表示一体型タブレットの座標検出期間における各走査信号のタイミングチャートである。座標検出期間はＸ座標検出期間とＹ座標検出期間とに分かれている。Ｘ座標検出期間にはセグメント電極Ｘにパルス電圧信号であるセグメント電極走査信号ｘ１〜ｘｍを順次印加する一方、Ｙ座標検出期間にはコモン電極Ｙにパルス電圧信号であるコモン電極走査信号ｙ１〜ｙｎを順次印加する。
【００１７】
上記のようにパルス電圧信号を印加すると、セグメント電極Ｘあるいはコモン電極Ｙと検出ペン１７０の検出電極との間の容量によって、検出ペン１７０に電圧が誘起される。この検出ペン１７０に生じた誘起電圧はアンプ１３８で増幅され、Ｘ座標検出回路１４０及びＹ座標検出回路１４１に入力される。
【００１８】
このＸ座標検出回路１４０及びＹ座標検出回路１４１は、上記アンプ１３８からの出力信号と制御回路１３７からのタイミング信号とに基づいて、上記パルス電圧信号が印加されてから誘起電圧が最高値になるまでの時間を検出することにより、それぞれ上記検出ペン１７０が指示する位置のＸ座標あるいはＹ座標を検出する。
【００１９】
上記図３３・図３５に示した静電誘導型タブレット、及び図３９に示した表示一体型タブレットでは、同じ構成の検出ペン１７０が使用される。以下に検出ペン１７０の内部構成及びペンスイッチの動作について図３８に基づいて説明する。
【００２０】
検出ペン１７０は主にペン先１７１、上記検出電極１７２、ペンスイッチ１７３、及びインピーダンス変換回路１７４から構成される。上記ペン先１７１は、検出ペン１７０の軸方向に摺動する構造になっており、その内側の端部にはフラッグ１７５が形成される。上記ペンスイッチ１７３は発光ダイオードとフォトトランジスタとからなるフォトカプラ方式のものである。フォトトランジスタ側端子１７６は抵抗Ｒ１’を介して＋５Ｖに接続される一方、発光ダイオード側端子１７７も抵抗Ｒ２’を介して＋５Ｖに接続される。また、検出電極１７２は信号線１７８を介してインピーダンス変換回路１７４に接続される。
【００２１】
上述のように、座標検出期間においては、電極Ｘ・Ｙに電極走査信号の走査パルスを印加した際に、検出電極１７２と電極Ｘ・Ｙとの間の容量によって検出電極１７２に電圧を誘起させるために、検出電極１７２のインピーダンスは高くなっている。こうして、検出電極１７２に誘起された電圧信号は、インピーダンス変換回路１７４を経て前記アンプ１１７（１３８）に送出される。
【００２２】
上記構造の検出ペン１７０は次のように動作する。
検出ペン１７０が座標入力面上に押し付けられると、ペン先１７１が内部にスライドして、フラッグ１７５が発光ダイオードとフォトトランジスタとの間に挿入されて発光ダイオードの光を遮断するためにフォトトランジスタが非導通状態となって、端子１７６の電位がグランドレベルから＋５Ｖに変化する。これにより、ペンスイッチ１７３が“オン”状態となり、検出ペン１７０が座標入力面上に位置していることが検知される。
【００２３】
また、検出ペン１７０が座標入力面から離されると、ペン先１７１がペン先方向にスライドしてフラッグ１７５が発光ダイオードとフォトトランジスタとの間から抜けて光が透過するので、フォトトランジスタが導通状態となって、端子１７６の電位が＋５Ｖからグランドレベルに変化する。これにより、ペンスイッチ１７３が“オフ”状態となり、検出ペン１７０が座標入力面から離されたことが検知される。
【００２４】
次に、上記座標入力装置として使用される電磁誘導型タブレットの従来例を図４２に示す。
電磁誘導型タブレットの座標入力部１５１は、基板表面に電極Ｘ１、Ｘ２、…、Ｘｍ（総称するときにはＸで示す）を、基板裏面に電極Ｙ１、Ｙ２、…、Ｙｎ（総称するときにはＹで示す）を配設した構成であり、図示しない液晶ディスプレイ下に置かれている。
【００２５】
上記電極Ｘは一方の端部が列電極アナログＳＷ（スイッチ）１５４に接続されると共に他方の端部が互いに接続されており、選択されたＸ電極のペア（例えばＸ１とＸ２）でループ（以下、走査電極ループＸと称する）が形成されるようになっている。上記列電極アナログＳＷ１５４を介して上記Ｘ電極のペアのうち１本（例えばＸ１）が高周波電源１６０に、他方（例えばＸ２）がグランドに接続される。
【００２６】
また、上記電極Ｙは同様に一方の端部が行電極アナログＳＷ１５５に接続されると共に他方の端部が互いに接続されており、選択されたＹ電極のペア（例えばＹ１とＹ２）でループ（以下、走査電極ループＹと称する）が形成されるようになっている。上記行電極アナログＳＷ１５５を介して上記Ｙ電極のペアのうち１本（例えばＹ１）が高周波電源１６０に、他方（例えばＹ２）がグランドに接続される。
【００２７】
制御回路１５６からシフトレジスタ１６３へはシフトクロック信号とラッチクロック信号とが送られ、列電極用デコーダ１６２及び行電極用デコーダ１６１はこれらの信号に基づいてアナログＳＷ１５４・１５５に選択信号を送ることで各電極の走査を行う。
【００２８】
上述のように、これら２つのアナログＳＷ１５４・１５５は高周波電源１６０及びグランドに接続されており、アナログＳＷ１５４・１５５にて座標入力領域の端のほうから順番に電極Ｘ１、Ｘ２、…、Ｘｍ中の１組、電極Ｙ１、Ｙ２、…、Ｙｎ中の１組が選択され、選択された走査電極ループＸ・Ｙに高周波信号が流れて交流磁界が発生することで磁界による走査が行われる。
【００２９】
上記座標入力部１５１に検出ペン１８０を接近させると、走査電極ループＸ・Ｙに発生した交流磁界によって検出ペン１８０の先端部に備えられた検出コイルに電圧が誘起される。検出ペン１８０に誘起した電圧は、アンプ１５７によって増幅され、Ｘ座標検出回路１５８及びＹ座標検出回路１５９に入力される。Ｘ座標検出回路１５８及びＹ座標検出回路１５９は、上記アンプ１５７からの出力に基づいて、それぞれＸ座標信号及びＹ座標信号を検出し、前記図示しない液晶ディスプレイは電磁誘導型タブレットからの座標信号に基づいて、上記検出ペン１８０が指示した位置をディスプレイ上に表示する。また、上記電磁誘導型タブレットでの座標検出動作は図４３に示すように、Ｘ座標検出とＹ座標検出とを交互に行っている。
【００３０】
なお、図４２に示した従来例では前記静電誘導型タブレットと同様に、座標入力領域周辺部において磁界が不均一となっているために検出精度が低下する。そのため、座標入力領域周辺部については、ソフトによる補正処理を行うことで検出精度を確保する手段が用いられる。
【００３１】
また、静電誘導型タブレットと同様に、上記座標入力部１５１の周囲にダミー電極を配置して、上記座標入力領域周辺部における不均一を補正しているものもある。この場合、静電誘導型タブレットと同様、ダミー電極だけが走査されている期間は予備走査期間として扱われる。この予備走査期間に得られた座標信号は採用されず、その後の正規の各Ｘ・Ｙ座標検出期間に得られた座標信号のみを採用することで検出精度を確保している。この場合におけるＸ・Ｙ座標検出期間の関係を図４４に示す。
【００３２】
次に、上記検出ペン１８０を図４５に基づいて説明する。
検出ペン１８０は主にペン先１８１、上記検出コイル１８２、ペンスイッチ１８３、及びアンプ１８４から構成される。上記ペン先１８１は、検出ペン１８０の軸方向に摺動する構造になっており、その内側の端部はペンスイッチ１８３に接続されている。上記ペンスイッチ１８３は、導電ゴム１８５とペンスイッチ端子１８６・１８７とを有している。端子１８６は抵抗Ｒ３’を介して＋５Ｖに接続される一方、端子１８７はグランドに接続される。また、検出コイル１８２は信号線１８８を介してアンプ１８４に接続される。
【００３３】
上記構造の検出ペン１８０は次のように動作する。
検出ペン１８０が図示しない液晶パネル表面に押し付けられると、ペン先１８１が内部にスライドして、導電ゴム１８５が端子１８６・１８７に接触して端子１８６の電位が＋５Ｖからグランドレベルに変化する。これにより、ペンスイッチ１８３が“オン”状態となり、検出ペン１８０が液晶パネル表面に位置していることが検知される。
【００３４】
また、検出ペン１８０が液晶パネル表面から離されると、ペン先１８１がペン先方向にスライドして導電ゴム１８５が端子１８６・１８７から離れて端子１８６の電位がグランドレベルから＋５Ｖに変化する。これにより、ペンスイッチ１８３が“オフ”状態となり、検出ペン１８０が液晶パネル表面から離されたことが検知される。
【００３５】
上記に示した座標入力装置の他に、液晶ディスプレイの表示電極と上記電磁誘導型タブレットの座標検出電極とを兼用した電磁誘導型の表示一体型タブレットもある。これも１フレーム期間中にタブレット上の指示座標を検出する座標検出期間と画像表示する表示期間とを設けて、座標検出と画像表示とを時分割で行うようにしているものである。この電磁誘導型の表示一体型タブレットについては、座標検出期間については前記静電誘導型の表示一体型タブレットと、座標検出方法については前記電磁誘導型タブレットと同じ内容であるので説明は省略する。
【００３６】
【発明が解決しようとする課題】
しかしながら、上記従来の座標入力装置では次のような問題を有している。即ち、上記静電誘導型タブレット、並びに静電誘導型の表示一体型タブレットでは、図３８に示すように、上記検出ペン１７０において検出電極１７２とインピーダンス変換回路１７４とを接続する信号線１７８の近く、及び検出電極１７２の近くに、ペンスイッチ１７３が位置している。また、信号線１７８のインピーダンスが高くなっている。
【００３７】
そのため、上記ペンスイッチ１７３が“オフ”状態から“オン”状態、または“オン”状態から“オフ”状態に移行する際に、ペンスイッチ１７３の端子１７６の電圧、及びこの端子１７６に接続されているスイッチ信号線１７９の電圧がＡに示すグラフのように急峻に変化すると、上記端子１７６やスイッチ信号線１７９の近傍に位置している検出電極１７２や信号線１７８に、Ｂに示すグラフのような誘導電圧が誘起される。
【００３８】
ここで、座標検出期間中にもペンスイッチ検出動作を行っているために、上記Ｂに示すような誘導電圧が誘起されると、これがノイズ信号となって座標検出信号として誤って処理される。従って、検出ペン１７０を座標入力面上で滑らかに滑らせてもその検出座標が不連続になる、いわゆる“座標の飛び”等の誤検出の原因になる。
【００３９】
さらに、発光ダイオード側の端子１７７、及び端子１７７に接続されている電源線１７９’も検出電極１７２や信号線１７８の近傍に位置しているので、発光ダイオードに供給される電源にノイズがある場合には、検出電極１７２や信号線１７８に電源ノイズが誘起されるために、座標検出信号のＳ／Ｎが低下してしまう。また、発光ダイオードには常に電力供給が行われているため、電力消費量が多くなり、特に携帯型の座標入力装置への応用は不向きであった。
【００４０】
また、上記電磁誘導型タブレット、並びに電磁誘導型の表示一体型タブレットでは、図４５に示すように、上記検出ペン１８０において検出コイル１８２とアンプ１８４とを接続する信号線１８８、及び検出コイル１８２の近くにはペンスイッチ１８３が位置しており、これらの間には浮遊容量が発生している。
【００４１】
そのため、上記ペンスイッチ１８３が“オフ”状態から“オン”状態、または“オン”状態から“オフ”状態に移行する際には、導電ゴム１８５が端子１８６・１８７に接触して、ペンスイッチ１８３の端子１８６の電圧、及びこの端子１８６に接続されているスイッチ信号線１８９の電圧がＡに示すグラフのように急峻に変化し、且つチャタリング等も発生する。従って、上記端子１８６やスイッチ信号線１８９の近傍に位置している検出コイル１８２や信号線１８８に、Ｂに示すグラフのような静電ノイズや、Ｃに示すグラフのような電磁ノイズが誘起される。
【００４２】
ここで、座標検出期間中にもペンスイッチ検出動作を行っているために、上記のような静電ノイズや電磁ノイズが誘起されると、これがノイズ信号となって座標検出信号として誤って処理される。従って、上記静電誘導型と同様に、検出ペン１８０を液晶ディスプレイ上で滑らかに滑らせてもその検出座標が不連続になる、いわゆる“座標の飛び”等の誤検出の原因になる。
【００４３】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、ペンスイッチの入／切動作時の電圧変化に起因するノイズによる検出ペン先端座標の誤検出を防止し得る座標入力装置を提供することにある。
【００４４】
また、他の目的は、発光素子に接続された電源線に乗った電源ノイズによる座標検出信号のＳ／Ｎの低下を防止し得る座標入力装置を提供することにある。
【００４５】
さらに、その他の目的は、電力消費を効率的に行い、省電力化を実現し得る座標入力装置を提供することにある。
【００４６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の請求項１に記載の座標入力装置は、少なくとも座標入力領域を有するパネル（例えば、座標入力部や液晶パネル等）と、該パネル面上を指示する指示手段（例えば、検出ペン）とを有する座標入力装置において、上記指示手段が上記パネルに押し付けられていることを検知するスイッチ手段（例えば、ペンスイッチ）と、該スイッチ手段に電力を供給すると共にスイッチ手段の入／切状態の検出を行ってスイッチ信号を出力するスイッチ検出手段（例えば、ペンスイッチ検出回路）と、該スイッチ検出手段に接続され、上記入／切状態の検出を行う期間であるスイッチ検出期間を制御するスイッチ制御手段（例えば、ペンスイッチ制御回路）とを備え、上記スイッチ検出手段は上記スイッチ検出期間にのみスイッチ手段への電力供給を行い、上記スイッチ検出期間は座標を検出する座標検出期間以外に設けられることを特徴としている。
【００４７】
上記構成によれば、スイッチ検出手段は、スイッチ制御手段により制御されたスイッチ検出期間にのみスイッチ手段へ電力を供給する。従って、上記スイッチ検出期間中に指示手段がパネルに押し付けられると、スイッチ手段は“オン”状態となる。ここで、スイッチ手段が“オフ”状態から“オン”状態に移行するとき、スイッチ手段の端子やスイッチ手段に接続された信号線の電圧が急峻に変化するので、指示手段にノイズ信号が誘起される。また、上記スイッチ検出期間に指示手段がパネルから離されると、スイッチ手段が“オフ”状態となる。このとき、スイッチ手段が“オン”状態から“オフ”状態となるので、この場合にも上記と同様にノイズ信号が誘起される。しかしながら、上記スイッチ検出期間は座標検出期間以外に設けられる、つまりスイッチ検出期間にはパネルの座標検出動作は行われていないので、上記ノイズ信号が生じても座標検出信号として誤って処理されることがない。
【００４８】
一方、スイッチ検出期間以外、例えば、座標検出期間にはスイッチ手段への電力供給は行われない。従って、上記期間中に指示手段がパネルに押し付けられた場合、スイッチ手段には電圧変化が生じないので指示手段にノイズ信号が誘起されない。また、上記期間に指示手段がパネルから離された場合もスイッチ手段への電力供給は行われなていないため、スイッチ手段には電圧変化が生じない。これにより、上記と同様に座標検出期間には指示手段にノイズ信号が誘起されない。
【００４９】
以上により、スイッチ検出期間には指示手段にスイッチ手段の入／切動作時の電圧変化に起因するノイズ信号が発生するが、座標検出期間にはノイズ信号が生じない。この結果、従来では、上記ノイズ信号により検出座標が不連続になる“座標飛び”等の誤検出が発生していたが、本発明はノイズの影響を最小限にすることが可能であり、座標検出精度を向上させることができる。
【００５０】
請求項２に記載の座標入力装置は、請求項１に記載の構成に加えて、上記スイッチ検出期間が、上記座標入力領域の周辺部に配置された予備走査領域を走査することによって座標入力領域周辺部における座標検出の不均一を補正する予備走査期間中に設けられることを特徴としている。
【００５１】
上記構成によれば、予備走査期間に行われた座標検出は正規の値として採用されないので、座標検出の精度には関係がない。従って、予備走査期間にノイズ信号が発生しても座標検出に影響を及ぼすことがないので、予備走査期間中にスイッチ検出期間を設けることができる。これにより、スイッチ検出期間を別に設ける必要がないので、座標読み取り速度を増加させることができる。
【００５２】
請求項３に記載の座標入力装置は、請求項１又は２に記載の構成に加えて、上記パネルにおける座標を検出する座標検出期間を少なくとも制御する制御手段を有し、該制御手段が上記スイッチ制御手段の機能を有することを特徴としている。
【００５３】
上記構成によれば、座標検出期間を制御する制御手段がスイッチ制御手段の機能を有するので、該制御手段は座標検出手段とスイッチ検出手段との両方を制御することになり、スイッチ検出手段のためのスイッチ制御手段を新たに設ける必要がないので、部品点数の削減によるコストダウンが可能となる。
【００５４】
請求項４に記載の座標入力装置は、請求項３に記載の構成に加えて、上記制御手段は、座標検出期間を制御する座標検出期間制御信号によってスイッチ検出手段を制御することを特徴としている。
【００５５】
上記構成によれば、従来の座標検出期間制御信号をそのままスイッチ検出手段の制御に用いているので、従来の座標入力装置の本体部分のハード構成に何ら手を加えることなくスイッチ検出手段を付加するだけで本発明の効果を得ることが可能となる。
【００５６】
請求項５に記載の座標入力装置は、請求項１、２、３、又は４に記載の構成に加えて、上記スイッチ手段は発光素子（例えば、発光ダイオード）と受光素子（例えば、フォトトランジスタ）とからなり、上記スイッチ検出手段は上記受光素子へ電力供給を行い、上記発光素子に電源線を介して接続され、上記発光素子への電力供給をスイッチ検出期間のみに行う素子電源手段（例えば、素子電源回路）を備えることを特徴としている。
【００５７】
上記構成によれば、素子電源手段はスイッチ制御手段によって制御されたスイッチ検出期間にのみ発光素子へ電力を供給するので、座標検出期間には上記発光素子へは電力が供給されない。従って、座標検出期間には上記発光素子に接続された電源線から電源ノイズが発生しないので、指示手段に悪影響を及ぼすことなく、検出信号のＳ／Ｎ低下を防ぐことが可能となる。また、スイッチ検出期間以外は発光素子へ電力が供給されないので余分な電力消費がなくなり、低電力消費化が可能となる。
【００５８】
請求項６に記載の座標入力装置は、請求項５に記載の構成に加えて、上記スイッチ検出手段が上記素子電源手段の機能を有することを特徴としている。
【００５９】
上記構成によれば、スイッチ検出手段が素子電源手段の機能を有するので、発光素子へ電力を供給するための素子電源手段を新たに設ける必要がないので、部品点数の削減によるコストダウンが可能となる。
【００６０】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図１５に基づいて説明すれば、以下の通りである。本実施の形態では、静電誘導型の座標入力装置とした場合について説明する。
【００６１】
上記座標入力装置は、図１に示すように、図示しない液晶ディスプレイ上に置かれている座標入力部（パネル）１１を有している。座標入力部１１は、透明電極Ｘ１、Ｘ２、…、Ｘｍ（総称するときはＸで表す）を形成したガラス基板１２と、透明電極Ｙ１、Ｙ２、…、Ｙｎ（総称するときはＹで表す）を形成したガラス基板１３とを互いに電極形成面が対向するように微小な間隔をあけて配設した構成である。但し、透明電極Ｘと透明電極Ｙとは互いに直交している。
【００６２】
そして、上記座標入力装置は、この他に、列電極シフトレジスタ１４、行電極シフトレジスタ１５、制御回路１６、アンプ１７、Ｘ座標検出回路１８、Ｙ座標検出回路１９、位置検出ペン７０（以下、検出ペンと略称する）、ペンスイッチ検出回路１、及びペンスイッチ制御回路２から構成される。
【００６３】
上記透明電極Ｘは列電極シフトレジスタ１４に接続され、透明電極Ｙは行電極シフトレジスタ１５に接続される。さらに、この２つのシフトレジスタ１４・１５は制御回路１６に接続される。制御回路１６からは、上記シフトレジスタ１４・１５にシフトデータとクロック信号とが送られる。
【００６４】
列電極シフトレジスタ１４からは、Ｘ座標検出期間中に透明電極Ｘ１、Ｘ２、…、Ｘｍに図２に示すようなそれぞれ順次時間的に波形が少しずれたパルス電圧が印加される。行電極シフトレジスタ１５からも同様にＹ座標検出期間中に透明電極Ｙ１、Ｙ２、…、Ｙｎにそれぞれ順次波形が少しずれたパルス電圧が印加される。図２に示した走査パルス信号は、従来例の図３４で示した走査パルス信号と同じものであるが、後で詳しく説明するように本実施の形態では、座標検出期間の後にペンスイッチ検出期間Ｔ１が設けられる。
【００６５】
図１に示すように、上記検出ペン（指示手段）７０はスイッチ信号線７９を介してペンスイッチ検出回路１の端子ＰＷＣに接続されると共に、アンプ１７に接続される。アンプ１７はＸ座標検出回路１８及びＹ座標検出回路１９に接続される。また、ペンスイッチ制御回路（スイッチ制御手段）２はペンスイッチ検出回路１の他方の入力端子に接続され、ペンスイッチ制御信号ｐｗｃによりペンスイッチ検出回路１を制御する。ペンスイッチ検出回路（スイッチ検出手段）１は、検出ペン７０内の後述のペンスイッチ７３（図５参照）による電圧信号とペンスイッチ制御信号ｐｗｃとによりペンスイッチ信号ｐｓｄを出力する。上記制御回路１６はＸ座標検出回路１８、Ｙ座標検出回路１９、及びペンスイッチ制御回路２に接続され、それぞれの回路を制御する。
【００６６】
上記構成によれば、座標入力部１１の表面に検出ペン７０を当接または接近させると、検出ペン７０の先端部に備えられる後述の検出電極７２（図５参照）と透明電極Ｘ・Ｙとの間の容量によって、検出電極７２に電圧が誘起する。この検出ペン７０に誘起した電圧は、アンプ１７によって増幅され、Ｘ座標検出回路１８及びＹ座標検出回路１９に入力される。
【００６７】
Ｘ座標検出回路１８及びＹ座標検出回路１９は、上記アンプ１７からの出力と上記制御回路１６からのタイミング信号とに基づいて、それぞれＸ座標信号及びＹ座標信号を検出する。そして、前記図示しない液晶ディスプレイは上記Ｘ・Ｙ座標信号に基づいて、検出ペン７０が指示した位置をディスプレイ上に表示する。
【００６８】
以下に、上記検出ペン７０の内部構成について図４及び図５に基づいて説明する。
図５に示すように、検出ペン７０は、主にペン先７１、検出電極７２、ペンスイッチ７３、及びインピーダンス変換回路７４から構成される。
【００６９】
上記ペン先７１は、検出ペン７０の軸方向に摺動する構造になっており、検出ペン７０内のペン先７１の後端部にはフラッグ７５が形成されている。上記ペンスイッチ（スイッチ手段）７３は、図４に示すような発光ダイオード（発光素子）とフォトトランジスタ（受光素子）とからなるフォトカプラ方式のものである。フォトトランジスタ側のペンスイッチ端子７６はペンスイッチ信号線７９を介して前記ペンスイッチ検出回路１の端子ＰＷＣに接続される。一方、発光ダイオード側のペンスイッチ端子７７は抵抗Ｒ２を介して＋５Ｖに接続される。
【００７０】
図５に示すように、検出電極７２はペン先７１の内部にはめ込まれた先端電極である。検出電極７２は、信号線７８を介してインピーダンス変換回路７４に接続され、インピーダンス変換回路７４はさらに前記アンプ１７に接続される。上記検出電極７２のインピーダンスは高くなっている。その理由としては、上述のように、上記座標検出期間において、透明電極Ｘ・Ｙに走査パルス信号を印加した際に、検出電極７２と透明電極Ｘ・Ｙとの間の容量によって検出電極７２に電圧を誘起させるためである。検出電極７２に誘起された電圧信号は、インピーダンス変換回路７４を経て前記アンプ１７に送出される。
【００７１】
本実施の形態の座標入力装置の特徴は、ペンスイッチ検出回路１とペンスイッチ制御回路２とにより、ペンスイッチ７３の入／切動作であるペンスイッチ検出動作を任意の期間のみ行うことができるように構成したことである。即ち、座標検出期間の後にペンスイッチ検出期間Ｔ１が設定される。例えば、図３に示すように、ｎ番目データのＸ座標及びＹ座標を検出した後、ペンスイッチ検出期間Ｔ１を設ける。そして、（ｎ＋１）番目データのＸ座標及びＹ座標を検出した後、再びペンスイッチ検出期間Ｔ１を設ける。
【００７２】
ここで、図４にペンスイッチ検出回路１の一構成例を示す。
ペンスイッチ検出回路１は、アナログスイッチ３、フリップフロップ４、ＡＮＤ回路５・６、ＮＡＮＤ回路７、ＯＲ回路８、リセットスイッチ９、抵抗Ｒｓ１、及び抵抗Ｒｆ１から構成される。
【００７３】
アナログスイッチ３の入力端子は前記端子ＰＷＣに接続されると共に、出力端子の一方は抵抗Ｒｓ１に接続され、他方はグランドＧＮＤに接地される。また、アナログスイッチ３は前記ペンスイッチ制御回路２に接続され、ペンスイッチ制御信号ｐｗｃで制御される。即ち、ペンスイッチ制御信号ｐｗｃがＨレベルのときに端子ＰＷＣは抵抗Ｒｓ１を介して＋５Ｖに切り替えられる。一方、ペンスイッチ制御信号ｐｗｃがＬレベルのときにはグランドＧＮＤに切り替えられる。
【００７４】
前記端子ＰＷＣは上述のようにアナログスイッチ３に接続される他、ＡＮＤ回路５の一方の入力端子及びＮＡＮＤ回路７の一方の入力端子に接続される。ＡＮＤ回路５及びＮＡＮＤ回路７の他方の入力端子はフリップフロップ４の出力端子Ｑに接続される。また、ＡＮＤ回路５及びＮＡＮＤ回路７の出力端子はＯＲ回路８の２つの入力端子にそれぞれ接続される。
【００７５】
ＡＮＤ回路６の一方の入力端子は上記ＯＲ回路８の出力端子と接続される。また、ＡＮＤ回路６の他方の入力端子には前記ペンスイッチ制御回路２が接続され、ペンスイッチ制御信号ｐｗｃが入力される。ＡＮＤ回路６の出力端子はフリップフロップ４のクロック入力端子ＣＫに接続される。
【００７６】
また、フリップフロップ４の端子バーＰＲ（以下、「バー」とは図中に示すような上線を表す）はリセットスイッチ９の一方の端子に接続されると共に、抵抗Ｒｆ１を介して＋５Ｖに接続される。リセットスイッチ９の他方の端子は接地される。また、端子バーＣＬＲは＋５Ｖに、出力端子バーＱはデータ入力端子Ｄに各々接続され、出力端子バーＱからはペンスイッチ信号ｐｓｄが出力される。フリップフロップ４はリセットスイッチ９にて端子バーＰＲをＬレベルにすることでリセットが行われ、通常動作時には上記フリップフロップ４の端子バーＰＲはＨレベルで使用される。なお、上記ペンスイッチ検出回路１は、以下に示す動作を行うような論理回路であればどのような構成でもよい。
【００７７】
上記回路構成によるとペンスイッチ検出回路１は以下のように動作する。
前記ペンスイッチ制御回路２は、前記制御回路１６と連動してペンスイッチ検出回路１にペンスイッチ制御信号ｐｗｃを送る。ペンスイッチ制御信号ｐｗｃは、ペンスイッチ検出期間Ｔ１はＨレベル、ペンスイッチ検出期間Ｔ１以外はＬレベルとなる制御信号である。ペンスイッチ検出回路１はペンスイッチ制御信号ｐｗｃがＨレベルのときにはペンスイッチ端子７６を抵抗Ｒｓ１を介して＋５Ｖに接続する。一方、ペンスイッチ制御信号ｐｗｃがＬレベルのときは、ペンスイッチ端子７６をグランドＧＮＤに接続する。
【００７８】
即ち、上記ペンスイッチ検出回路１の動作は図６のタイミングチャートで示すようになる。まず、（ａ）のように、ペンスイッチ７３は“オフ”状態のままで、検出ペン７０を座標入力部１１に押し付けたり（ペンダウン）、座標入力部１１から離したり（ペンアップ）する動作がない場合には、ペンスイッチ制御信号ｐｗｃがＨレベルとＬレベルとを繰り返しても端子ＰＷＣの電圧レベルはＬレベルのままである。従って、ペンスイッチ信号ｐｓｄもＬレベルのままである。
【００７９】
次に（ｂ）のように、ペンスイッチ検出期間Ｔ１中にペンスイッチ７３のペンダウン・ペンアップ動作が行われた場合には、ペンスイッチ制御信号ｐｗｃがＨレベルの状態で、且つ端子ＰＷＣの電圧レベルがＬレベルからＨレベルに変化し、且つペンスイッチ信号ｐｓｄがＬレベルの状態のときに、ペンスイッチ信号ｐｓｄをＬレベルからＨレベルに変化させる。従って、ペンスイッチ７３が“オン”状態となる。
【００８０】
また、ペンスイッチ制御信号ｐｗｃがＨレベルの状態で、且つ端子ＰＷＣの電圧レベルがＨレベルからＬレベルに変化し、且つペンスイッチ信号ｐｓｄがＨレベルの状態のときに、ペンスイッチ信号ｐｓｄをＨレベルからＬレベルに変化させる。従って、ペンスイッチ７３が“オフ”状態となる。上記以外のＨレベルとＬレベルの組み合わせのときにはペンスイッチ信号ｐｓｄは状態を保持する。
【００８１】
次に（ｃ）のように、座標検出期間中にペンスイッチ７３のペンダウン動作が行われた場合には、ペンスイッチ制御信号ｐｗｃがＨレベルになるまで端子ＰＷＣの電圧レベルはＬレベルであり、ペンスイッチ制御信号ｐｗｃがＨレベルになる、即ちペンスイッチ検出期間Ｔ１になると同時に端子ＰＷＣの電圧レベルもＨレベルとなることから、ペンスイッチ信号ｐｓｄをＬレベルからＨレベルに変化させる。従って、ペンスイッチ７３は“オン”状態となる。また、座標検出期間中にペンアップ動作が行われた場合には、座標検出期間が終わるまでペンスイッチ信号ｐｓｄはＨレベルのままであり、ペンスイッチ制御信号ｐｗｃがＨレベルになっても、ペンスイッチ検出期間Ｔ１中も端子ＰＷＣの電圧レベルは引続きＬレベルであることから、ペンスイッチ信号ｐｓｄをＨレベルからＬレベルに変化させる。従って、ペンスイッチ７３は“オフ”状態となる。
【００８２】
ペンスイッチ端子７６が＋５Ｖに付けられているペンスイッチ検出期間Ｔ１では、検出ペン７０が座標入力部１１に押し付けられると、ペン先７１が内部にスライドして、ペン先７１の後部にあるフラッグ７５が発光ダイオードとフォトトランジスタとの間に挿入されて発光ダイオードの光を遮断する。これにより、フォトトランジスタが非導通状態となり、ペンスイッチ端子７６の電位がグランドレベルから＋５Ｖに変化し、ペンスイッチ７３が“オン”状態となる。従って、検出ペン７０が座標入力部１１の表面に位置していることをペンスイッチ検出回路１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＨレベルにする。
【００８３】
ペンスイッチ７３が“オフ”状態から“オン”状態に移行するとき、ペンスイッチ７３のペンスイッチ端子７６の電圧及びペンスイッチ端子７６に接続されているスイッチ信号線７９の電圧が従来例と同様に急峻に変化する。従って、上記ペンスイッチ端子７６やスイッチ信号線７９の近傍に位置しているインピーダンスが高い検出電極７２や信号線７８に、従来例で示したものと同様のノイズ信号が誘起される（従来例で用いた図３８参照）。
【００８４】
また、検出ペン７０が座標入力部１１から離されると、ペン先７１がペン先方向にスライドしてフラッグ７５が発光ダイオードとフォトトランジスタとの間から抜けて光が透過する。これにより、フォトトランジスタが導通状態となり、ペンスイッチ端子７６の電位が＋５Ｖからグランドレベルに変化することでペンスイッチ７３が“オフ”状態となる。従って、検出ペン７０が座標入力部１１から離れたことをペンスイッチ検出回路１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＬレベルにする。このときにもペンスイッチ端子７６の電圧及びペンスイッチ端子７６に接続されているスイッチ信号線７９の電圧が急峻に変化するので、上記ペンスイッチ端子７６やスイッチ信号線７９の近傍に位置しているインピーダンスが高い検出電極７２や信号線７８にノイズ信号が誘起される。
【００８５】
しかしながら、ペンスイッチ検出期間Ｔ１には座標検出動作は行われていないので、上記のようなノイズ信号が生じても座標検出信号と誤って処理されることはなく、座標検出には影響を及ぼすことはない。
【００８６】
一方、ペンスイッチ検出期間Ｔ１外において、検出ペン７０が座標入力部１１に押し付けられた場合は、ペンスイッチ端子７６はグランドＧＮＤに接続されている。つまり、ペンスイッチ検出動作が停止している。そのためペン先７１が内部にスライドしてフラッグ７５が発光ダイオードとフォトトランジスタの間に挿入されても、ペンスイッチ端子７６の電位はグランドレベルのままである。従って、ペンスイッチ端子７６の電圧及びスイッチ信号線７９の電圧が変化することはない。これにより、上記検出電極７２や信号線７８にノイズ信号が誘起されることはないので、座標検出に影響を及ぼすことはない。そして、検出ペン７０が座標入力部１１に引続き押し付けられていると、次のペンスイッチ検出期間Ｔ１においてペンスイッチ端子７６が抵抗Ｒｓ１を介して＋５Ｖに接続されたときにＨレベルとなる。このことからペンスイッチ７３が“オン”状態になっていることが検知される。
【００８７】
また、ペンスイッチ検出期間Ｔ１外において、検出ペン７０が座標入力部１１から離された場合は、ペンスイッチ端子７６はグランドＧＮＤに接続されているから、フラッグ７５が発光ダイオードとフォトトランジスタとの間から抜けて光が透過してもペンスイッチ端子７６の電位はグランドレベルのままである。従って、ペンスイッチ端子７６の電圧及びスイッチ信号線７９の電圧が変化することはない。これにより、検出電極７２や信号線７８にノイズ信号が誘起されることはないために、座標検出に影響を及ぼすことはない。そして、次のペンスイッチ検出期間Ｔ１において、ペンスイッチ端子７６が引続きＬレベルとなっていることからペンスイッチ７３が“オフ”状態になっていることが検知される。
【００８８】
このように、ペンスイッチ検出期間Ｔ１と座標検出期間とを時分割で行うことで、座標検出信号とペンスイッチの入／切動作時の電圧変化に起因するノイズとを時間的に分離することができる。従って、ペンスイッチ７３の入／切時に生じるノイズ信号が座標検出信号と誤って処理されるのを防止できる。この結果、従来の検出座標が不連続になるいわゆる“座標の飛び”等の誤検出という問題は解消される。
【００８９】
なお、本実施の形態では、ペンスイッチ検出回路１を制御するために、ペンスイッチ制御回路２を用いているが、上記制御回路１６にペンスイッチ検出回路１の制御を行わせるようにしてもよい。即ち、図７に示すように、制御回路１６’をペンスイッチ検出回路１の他方の端子に接続し、ペンスイッチ制御信号ｐｗｃによってペンスイッチ検出回路１を制御しても上記と同様の効果が得られる。この場合、部品点数の削減によるコストダウンの利点がある。
【００９０】
また、本実施の形態では、座標検出期間の後にペンスイッチ検出期間Ｔ１を設けてこの間にペンスイッチ検出動作を行っているが、座標検出期間中に検出精度に関係のない走査期間がある場合には、その期間中にペンスイッチの検出動作を行ってもよい。これは、例えば、従来例として図３５に示したタイプのタブレットにおいて有効である。この場合、座標入力精度に直接関係しない期間、例えば、従来例の説明で使用した図３６及び図３７におけるダミー電極だけを走査する予備検出期間をペンスイッチ検出期間とすればよい。予備走査期間は座標検出期間の前後あるいは両方に設けられる。
【００９１】
即ち、例えば図８に示すように、（ｎ−１）番目データのＹ座標を検出した後の予備走査期間及びｎ番目データのＸ座標を検出する前の予備検出期間をペンスイッチ検出期間Ｔ１’とする。同様に、ｎ番目データのＹ座標を検出した後の予備走査期間及び（ｎ＋１）番目データのＸ座標を検出する前の予備検出期間をペンスイッチ検出期間Ｔ１’とする。このようにして、予備検出期間にペンスイッチ検出期間Ｔ１’を兼ね合わせることによって、座標読み取り速度を増加させることができる。
【００９２】
また、本実施の形態では、フォトカプラの発光ダイオード側のペンスイッチ端子７７は抵抗Ｒ２を介して＋５Ｖに接続されているが、発光ダイオードへの電力供給もペンスイッチ検出期間Ｔ１のみ行うように構成してもよい。
【００９３】
このような座標入力装置は、図９に示すように、検出ペン７０の代わりに検出ペン７０’を備え、発光ダイオードへの電力供給を行う素子電源回路（素子電源手段）１０が付加された構成となる。検出ペン７０’は、図１０に示すように、発光ダイオード側のペンスイッチ端子７７が発光ダイオード電源線７９’を介して素子電源回路１０の端子ＰＷＤに接続された構成である。素子電源回路１０はアナログスイッチ３’及び抵抗Ｒｓ３から構成される。アナログスイッチ３’の入力端子は端子ＰＷＤに接続されると共に、出力端子の一方は抵抗Ｒｓ３を介して＋５Ｖに接続され他方はグランドＧＮＤに接地される。
【００９４】
この素子電源回路１０は前記ペンスイッチ制御回路２に接続され、ペンスイッチ制御信号ｐｗｃによって図１１のタイミングチャートに示す動作を行う。即ち、ペンスイッチ制御信号ｐｗｃがＨレベルのときに端子ＰＷＤは抵抗Ｒｓ３を介して＋５Ｖに切り替えられる。一方、ペンスイッチ制御信号ｐｗｃがＬレベルのときにはグランドＧＮＤに切り替えられる。これ以外は前記図６の動作と同様である。
【００９５】
これにより、発光ダイオード電源線７９’に電源ノイズが乗っていて、浮遊容量によって検出電極７２にこの電源ノイズ成分が誘導されても、ペンスイッチ検出期間Ｔ１中は座標検出動作を行わないので、座標検出信号のＳ／Ｎに影響を及ぼすことはない。一方、座標検出期間中には上記発光ダイオードはグランドＧＮＤに接地されて電力が供給されないので、検出電極７２に電源ノイズが乗ることはなく、座標検出信号のＳ／Ｎが低下することはない。さらに、ペンスイッチ検出期間Ｔ１以外は発光ダイオードへ電力が供給されないので、余分な電力消費がなくなり、低消費電力化が可能となる。
【００９６】
なお、上記素子電源回路１０は別に構成しているが、上記ペンスイッチ検出回路１に素子電源回路１０の機能を持たせて、図１２に示すペンスイッチ検出回路１’としてもよい。図１３にペンスイッチ検出回路１’の構成例を示す。この場合、部品点数の削減によるコストダウンの利点がある。
【００９７】
また、図９・図１２の座標入力装置の場合も上記と同様に、１つの制御回路で座標検出回路とペンスイッチ検出回路とを制御してもよい。つまり、図９の場合には制御回路１６’によって素子電源回路１０及びペンスイッチ検出回路１を制御し（図１４参照）、図１２の場合には制御回路１６’によってペンスイッチ検出回路１’の制御を行う（図１５参照）。これらの場合も部品点数の削減によるコストダウンの効果が得られる。
【００９８】
〔実施の形態２〕
本発明の他の実施の形態について図１６ないし図２５と、実施の形態１の説明に用いた図５とに基づいて説明すれば、以下の通りである。なお説明の便宜上、前記の実施の形態の図面に示した部材と同一の部材には同一の符号を付記し、その説明を省略する。本実施の形態では、静電方式の表示一体型の座標入力装置とした場合について説明する。
【００９９】
上記座標入力装置は、図１６に示すように、液晶パネル３１を有している。液晶パネル３１は、互いに直交して配設されたコモン電極Ｙ１〜Ｙｎ（以下、任意のコモン電極をＹと記載する）とセグメント電極Ｘ１〜Ｘｍ（以下、任意のセグメント電極をＸと記載する）との間に液晶を介在させて構成される。各コモン電極Ｙとセグメント電極Ｘとが交差する領域で各画素が構成される。つまり、上記液晶パネル３１にはｎ×ｍドットの画素がマトリックス状に配列されていることになる。
【０１００】
そして、上記座標入力装置は、液晶パネル３１の他に、コモン駆動回路３２、セグメント駆動回路３３、切替回路３４、表示制御回路３５、検出制御回路３６、制御回路３７、アンプ３８、直流電源回路３９、Ｘ座標検出回路４０、Ｙ座標検出回路４１、検出ペン７０、ペンスイッチ検出回路１、及びペンスイッチ制御回路２から構成される。
【０１０１】
コモン駆動回路３２の端子Ｏ１〜Ｏｎはコモン電極Ｙ１〜Ｙｎとそれぞれ接続され、コモン駆動回路３２はコモン電極Ｙを駆動する。セグメント駆動回路３３の端子Ｏ１〜Ｏｍはセグメント電極Ｘ１〜Ｘｍとそれぞれ接続され、セグメント駆動回路３３はセグメント電極Ｘを駆動する。コモン駆動回路３２及びセグメント駆動回路３３は、切替回路３４を介して表示制御回路３５及び検出制御回路３６に接続される。表示制御回路３５、検出制御回路３６、及び切替回路３４は、制御回路３７に接続される。切替回路３４は、制御回路３７から送られる表示／検出切替制御信号ｄｓｐによって制御される。
【０１０２】
上記検出ペン７０は、スイッチ信号線７９を介してペンスイッチ検出回路１の端子ＰＷＣに接続されると共に、アンプ３８に接続される。アンプ３８はＸ座標検出回路４０及びＹ座標検出回路４１に接続される。ペンスイッチ制御回路２はペンスイッチ検出回路１の他方の端子に接続され、ペンスイッチ制御信号ｐｗｃによりペンスイッチ検出回路１を制御する。ペンスイッチ検出回路１は、ペンスイッチ７３による電圧信号とペンスイッチ制御信号ｐｗｃとに基づいてペンスイッチ信号ｐｓｄを出力する。また、前記制御回路３７はＸ座標検出回路４０、Ｙ座標検出回路４１、及びペンスイッチ制御回路２に接続され、それぞれの回路を制御する。
【０１０３】
本実施の形態においても実施の形態１と同様に、ペンスイッチ検出回路１及びペンスイッチ制御回路２により、ペンスイッチ検出動作を任意の期間のみ行うことができるようになっている。ペンスイッチ検出回路１及びペンスイッチ制御回路２は実施の形態１で示したものと同様であるので、詳しい説明は省略する。
【０１０４】
また、本実施の形態は従来と同様に、１フレーム期間中にタブレット上の指示座標を検出する座標検出期間と画像を表示する表示期間とを設けて、座標検出と画像表示とを時分割で行うようにしている。さらに、本実施の形態では、例えば図１７に示すように、表示期間中にペンスイッチ検出期間ＰＴ１を新たに設けている。
【０１０５】
上記の構成によれば座標入力装置の画像表示動作及び座標検出動作は次のように動作する。
図１６に示すように、液晶パネル３１に画像を表示する表示期間には、上記表示／検出切替制御信号ｄｓｐはＨレベルとなって、切替回路３４が表示制御回路３５を選択する。一方、Ｘ・Ｙ座標を検出する座標検出期間には、上記表示／検出切替制御信号ｄｓｐはＬレベルとなって、切替回路３４が検出制御回路３６を選択する。これにより、表示期間には表示制御回路３５からの出力信号をコモン駆動回路３２及びセグメント駆動回路３３に出力する。一方、座標検出期間には検出制御回路３６からの出力をコモン駆動回路３２及びセグメント駆動回路３３に出力する。
【０１０６】
上記表示期間においては、上記表示制御回路３５のシフトデータ出力端子Ｓからはシフトデータｓが、反転信号出力端子ＦＲからは反転信号ｆｒが、クロック出力端子ＣＰ１からクロック信号ｃｐ１が、クロック出力端子ＣＰ２からクロック信号ｃｐ２が、データ出力端子Ｄ０〜Ｄ３から表示データｄ０〜ｄ３がそれぞれ出力される。
【０１０７】
上記クロック信号ｃｐ１は１行分の画素を表示する期間を周期とするクロック信号である。クロック信号ｃｐ１は切替回路３４の出力端子ＣＰ１Ｏを介してクロック信号ｃｐ１ｏとしてコモン駆動回路３２のクロック入力端子ＹＣＫとセグメント駆動回路３３のラッチパルス入力端子ＸＬＰに入力される。
【０１０８】
また、特定のコモン電極Ｙを選択するためのパルス信号であるシフトデータｓは、切替回路３４の出力端子ＳＯを介してシフトデータｓｏとしてコモン駆動回路３２のシフトデータ入力端子ＤＩＯ１に上記クロック信号ｃｐ１ｏと同期して入力される。上記コモン駆動回路３２にシフトデータｓｏが入力されると、このシフトデータｓｏのパルス位置がシフトレジスタによってクロック信号ｃｐ１ｏに同期してシフトされる。そして、そのシフト位置に対応するコモン駆動回路３２の出力端子Ｏ１〜Ｏｎからコモン電極Ｙ１〜Ｙｎにコモン電極駆動信号の駆動パルスが印加される。このコモン電極駆動信号は、直流電源回路３９から供給されるバイアス電源Ｖ０〜Ｖ５に基づいて生成される。
【０１０９】
上記クロック信号ｃｐ２は１行分の画素を表示する期間を数分割した期間を周期とするクロック信号である。クロック信号ｃｐ２は、切替回路３４の出力端子ＣＰ２Ｏを介してクロック信号ｃｐ２ｏとしてセグメント駆動回路３３のクロック入力端子ＸＣＫに入力される。
【０１１０】
上記表示データｄ０〜ｄ３は切替回路３４の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して表示データｄ０ｏ〜ｄ３ｏとしてセグメント駆動回路３３の入力端子ＸＤ０〜ＸＤ３に入力され、セグメント駆動回路３３内のレジスタにクロック信号ｃｐ２ｏに同期して順次取り込まれる。そして、１行分の画素に対応する表示データが総て取り込まれると、この取り込まれた表示データが上記ラッチパルス入力端子ＸＬＰに入力されるクロック信号ｃｐ１ｏのタイミングでラッチされる。そして、各表示データに対応する電極駆動信号の駆動パルスがセグメント駆動回路３３の出力端子Ｏ１〜Ｏｍからセグメント電極Ｘ１〜Ｘｍに印加される。このセグメント駆動信号も直流電源回路３９から供給されるバイアス電源Ｖ０〜Ｖ５に基づいて生成される。
【０１１１】
なお、上記反転信号ｆｒは、表示期間において液晶に印加する電圧の印加方向を周期的に反転させて、液晶の電気分解による劣化を防止するための信号である。反転信号ｆｒは、切替回路３４の反転信号出力端子ＦＲＯを介して反転信号ｆｒｏとしてコモン駆動回路３２の反転信号入力端子ＹＦＲとセグメント駆動回路３３の反転信号入力端子ＸＦＲとに入力される。
【０１１２】
こうして、上記コモン駆動回路３２及びセグメント駆動回路３３の動作によって、液晶パネル３１の画素マトリックスがその行順序に従って駆動されて、表示データｄ０〜ｄ３に応じた画素が液晶パネル３１に表示される。
【０１１３】
一方、上記座標検出期間においては、検出制御回路３６のシフトデータ出力端子Ｓｄからはシフトデータｓｄが、反転信号出力端子ＦＲｄからは反転信号ｆｒｄが、クロック出力端子ＣＰ１ｄからはクロック信号ｃｐ１ｄが、クロック出力端子ＣＰ２ｄからはクロック信号ｃｐ２ｄが、データ出力端子Ｄ０ｄ〜Ｄ３ｄからは駆動データｄ０ｄ〜ｄ３ｄがそれぞれ出力される。
【０１１４】
上記クロック信号ｃｐ１ｄは１本のコモン電極Ｙを走査する走査期間を周期とするクロック信号であり、切替回路３４の出力端子ＣＰ１Ｏを介してクロック信号ｃｐ１ｏとしてコモン駆動回路３２のクロック入力端子ＹＣＫとセグメント駆動回路３３のラッチパルス入力端子ＸＬＰに入力される。また、特定のコモン電極Ｙを選択するためのパルス信号であるシフトデータｓｄは、切替回路３４の出力端子ＳＯを介してシフトデータｓｏとしてコモン駆動回路３２のシフトデータ入力端子ＤＩＯ１に上記クロック信号ｃｐ１ｏと同期して入力される。そうすると、上述の表示期間の場合と同様に、上記シフトデータｓｏのパルス位置がコモン駆動回路３２のシフトレジスタによってクロック信号ｃｐ１ｏに同期してシフトされ、そのシフト位置に対応する出力端子Ｏ１〜Ｏｎからコモン電極Ｙ１〜Ｙｎにコモン電極走査信号ｙ１〜ｙｎ（以下、任意のコモン電極走査信号をｙと記載する）の走査パルスが順次印加される（図１８参照）。このコモン電極走査信号ｙは、直流電源回路３９から供給されるバイアス電源Ｖ０〜Ｖ５に基づいて生成される。
【０１１５】
上記クロック信号ｃｐ２ｄはセグメント電極Ｘを走査する走査期間を周期とするクロック信号であり、切替回路３４の出力端子ＣＰ２Ｏを介してクロック信号ｃｐ２ｏとしてセグメント駆動回路３３のクロック入力端子ＸＣＫに入力される。上記駆動データｄ０ｄ〜ｄ３ｄは切替回路３４の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介してセグメント駆動回路３３の入力端子ＸＤ０〜ＸＤ３に入力され、セグメント駆動回路３３内のレジスタにクロック信号ｃｐ２ｏに同期して順次取り込まれる。そして、上記駆動データｄ０ｄ〜ｄ３ｄに対応するセグメント電極走査信号ｘ１〜ｘｍ（以下、任意のセグメント電極走査信号をｘと記載する）の走査パルスがセグメント駆動回路３３の出力端子Ｏ１〜Ｏｍからセグメント電極Ｘ１〜Ｘｍに出力される（図１８参照）。このセグメント電極走査信号ｘも直流電源回路３９から供給されるバイアス電源Ｖ０〜Ｖ５に基づいて作成される。
【０１１６】
上述のように、上記座標検出期間中には各電極Ｘ・Ｙには図１８に示す走査パルスが印加される。図１８は、上記座標入力装置の座標検出期間におけるセグメント電極走査信号ｘ及びコモン電極走査信号ｙのタイミングチャートである。Ｘ座標検出期間にはセグメント電極Ｘにパルス電圧信号であるセグメント電極走査信号ｘを順次印加する一方、Ｙ座標検出期間にはコモン電極Ｙにパルス電圧信号であるコモン電極走査信号ｙを順次印加する。
【０１１７】
上記パルス電圧の印加により、セグメント電極Ｘあるいはコモン電極Ｙと、検出ペン７０の検出電極７２（図５参照）との間の容量によって検出ペン７０に電圧が誘起される。この検出ペン７０に生じた誘起電圧はアンプ３８で増幅され、Ｘ座標検出回路４０及びＹ座標検出回路４１に入力される。
【０１１８】
このＸ座標検出回路４０及びＹ座標検出回路４１は、上記アンプ３８からの出力信号と制御回路３７からのタイミング信号とに基づいて、上記パルス電圧信号が印加されてから誘起電圧が最高値になるまでの時間を検出することにより、それぞれ上記検出ペン７０が指示する位置のＸ座標信号あるいはＹ座標信号を検出する。
【０１１９】
次に、表示期間中に設けられたペンスイッチ検出期間ＰＴ１におけるペンスイッチ検出動作について説明する。
前記ペンスイッチ制御回路２は、前記制御回路３７と連動してペンスイッチ検出回路１にペンスイッチ制御信号ｐｗｃを送る。ペンスイッチ制御信号ｐｗｃは、実施の形態１と同様に、ペンスイッチ検出期間ＰＴ１はＨレベル、ペンスイッチ検出期間ＰＴ１以外はＬレベルとなる。
【０１２０】
図４に示すように、ペンスイッチ制御信号ｐｗｃがＨレベルのときにはペンスイッチ端子７６はペンスイッチ検出回路１内の抵抗を介して＋５Ｖに接続され、ペンスイッチ制御信号ｐｗｃがＬレベルのときはペンスイッチ端子７６はペンスイッチ検出回路１内のグランドＧＮＤに接続される。
【０１２１】
ペンスイッチ端子７６が＋５Ｖに付けられているペンスイッチ検出期間ＰＴ１では、検出ペン７０が液晶パネル３１に押し付けられると、ペン先７１が内部にスライドして、ペン先７１の後部にあるフラッグ７５が発光ダイオードとフォトトランジスタとの間に挿入されて発光ダイオードの光を遮断する。これにより、フォトトランジスタが非導通状態となり、ペンスイッチ端子７６の電位がグランドレベルから＋５Ｖに変化し、ペンスイッチ７３が“オン”状態となる。従って、検出ペン７０が液晶パネル３１の表面に位置していることをペンスイッチ検出回路１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＨレベルにする。
【０１２２】
ペンスイッチ７３が“オフ”状態から“オン”状態に移行するとき、ペンスイッチ７３のペンスイッチ端子７６の電圧及びペンスイッチ端子７６に接続されているスイッチ信号線７９の電圧が従来例と同様に急峻に変化する。従って、上記ペンスイッチ端子７６やスイッチ信号線７９の近傍に位置しているインピーダンスが高い検出電極７２や信号線７８に、従来例で示したものと同様のノイズ信号が誘起される（従来例で用いた図３８参照）。
【０１２３】
また、検出ペン７０が液晶パネル３１から離されると、ペン先７１がペン先方向にスライドしてフラッグ７５が発光ダイオードとフォトトランジスタとの間から抜けて光が透過する。これにより、フォトトランジスタが導通状態となり、ペンスイッチ端子７６の電位が＋５Ｖからグランドレベルに変化することでペンスイッチ７３が“オフ”状態となる。従って、検出ペン７０が液晶パネル３１から離れたことをペンスイッチ検出回路１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＬレベルにする。
【０１２４】
このときにもペンスイッチ端子７６の電圧及びペンスイッチ端子７６に接続されているスイッチ信号線７９の電圧が急峻に変化するので、上記ペンスイッチ端子７６やスイッチ信号線７９の近傍に位置しているインピーダンスが高い検出電極７２や信号線７８にノイズ信号が誘起される。しかしながら、ペンスイッチ検出期間ＰＴ１には座標検出動作は行われていないので、上記ノイズ信号が生じても座標検出信号と誤って処理されることはなく、座標検出には影響を及ぼすことはない。
【０１２５】
一方、ペンスイッチ検出期間ＰＴ１外において、検出ペン７０が液晶パネル３１に押し付けられた場合は、ペンスイッチ端子７６はグランドＧＮＤに接続されているため、ペン先７１が内部にスライドしてフラッグ７５が発光ダイオードとフォトトランジスタの間に挿入されても、ペンスイッチ端子７６の電位はグランドレベルのままである。従って、ペンスイッチ端子７６の電圧及びスイッチ信号線７９の電圧が変化することはない。これにより、上記検出電極７２や信号線７８にノイズ信号が誘起されることはないので、座標検出に影響を及ぼすことはない。そして、検出ペン７０が液晶パネル３１に引続き押し付けらていると、次のペンスイッチ検出期間ＰＴ１においてペンスイッチ端子７６が抵抗を介して＋５Ｖに接続されたときにＨレベルとなる。このことからペンスイッチ７３が“オン”状態になっていることが検知される。
【０１２６】
また、ペンスイッチ検出期間ＰＴ１外において、検出ペン７０が液晶パネル３１から離された場合は、ペンスイッチ端子７６はグランドＧＮＤに接続されているから、フラッグ７５が発光ダイオードとフォトトランジスタとの間から抜けて光が透過してもペンスイッチ端子７６の電位はグランドレベルのままである。従って、ペンスイッチ端子７６の電圧及びスイッチ信号線７９の電圧が変化することはない。これにより、検出電極７２や信号線７８にノイズ信号が誘起されることはないために、座標検出に影響を及ぼすことはない。そして、次のペンスイッチ検出期間ＰＴ１において、ペンスイッチ端子７６が引続きＬレベルとなっていることからペンスイッチ７３が“オフ”状態になっていることが検知される。
【０１２７】
以上の動作により、ペンスイッチ７３のオン／オフ時に生じるノイズ信号が座標信号と誤って処理されることが防止できる。従って、従来の検出座標が不連続になるいわゆる“座標の飛び”等の誤検出という問題は解消される。
【０１２８】
なお、本実施の形態では、図１６に示すように、ペンスイッチ検出回路１を制御するために、ペンスイッチ制御回路２を用いているが、上記制御回路３７にペンスイッチ検出回路１の制御を行わせるようにしてもよい。即ち、図１９に示すように、制御回路３７’をペンスイッチ検出回路１の他方の端子に接続し、ペンスイッチ制御信号ｐｗｃによりペンスイッチ検出回路１を制御しても上記と同様の効果が得られる。この場合、部品点数の削減によるコストダウンができる利点がある。
【０１２９】
また、図１９では、ペンスイッチ検出回路１を制御するためにペンスイッチ制御信号ｐｗｃを用いているが、図２０に示すように、ペンスイッチ制御信号ｐｗｃの代わりに、上記制御回路３７が切替回路３４に送っている表示／検出切替制御信号（座標検出期間制御信号）ｄｓｐをペンスイッチ検出回路１に送って、ペンスイッチ検出回路１の制御を行ってもよい。この場合、従来の表示一体型タブレットで使用されていた制御信号がそのまま使えるため、制御回路３７を変更することなく、ペンスイッチ検出回路１を従来の表示一体型タブレットに付加するだけで、本発明の効果が得られる利点がある。
【０１３０】
また、本実施の形態についても、ペンスイッチ７３にフォトカプラを使用していることから、実施の形態１で示したように発光ダイオードへの電源供給をペンスイッチ検出期間ＰＴ１中のみに行うように構成してもよい。この場合の構成例を図２１に示す。また、ペンスイッチ検出回路１に素子電源回路１０の機能を持たせることもできる。さらに、これらの場合も実施の形態１と同様に制御回路３７’からのペンスイッチ制御信号ｐｗｃによって素子電源回路１０及びペンスイッチ検出回路１の制御を行わせたり（図２２参照）、制御回路３７’からのペンスイッチ制御信号ｐｗｃによってペンスイッチ検出回路１’の制御を行わせたりしてもよい（図２３参照）。これらの場合も実施の形態１と同様に部品点数の削減によるコストダウンの効果が得られる。また、ペンスイッチ制御信号ｐｗｃの代わりに表示／検出切替制御信号ｄｓｐで制御を行うこともできる（図２４、図２５参照）。これらの場合制御回路３７の構成を変えることなく、素子電源回路１０及びペンスイッチ検出回路１を、あるいはペンスイッチ検出回路１’を付加するだけで、本発明の効果が得られる。
【０１３１】
〔実施の形態３〕
本発明の他の実施の形態について図２６ないし図３２に基づいて説明すれば、以下の通りである。なお説明の便宜上、前記の実施の形態の図面に示した部材と同一の部材には同一の符号を付記し、その説明を省略する。本実施の形態では、電磁誘導型の座標入力装置とした場合について説明する。
【０１３２】
本実施の形態の座標入力装置は、図示しない液晶ディスプレイ下に置かれている座標入力部（パネル）５１を有している。座標入力部５１は、基板表面に電極Ｘ１、Ｘ２、…、Ｘｍ（総称するときにはＸで示す）を、基板裏面に電極Ｙ１、Ｙ２、…、Ｙｎ（総称するときにはＹで示す）を配設した構成である。
【０１３３】
そして、座標入力装置は、この他に位置検出ペン８０（以下、検出ペンと略称する）、列電極アナログＳＷ５４、行電極アナログＳＷ５５、制御回路５６、アンプ５７、Ｘ座標検出回路５８、Ｙ座標検出回路５９、高周波電源６０、行電極用デコーダ６１、列電極用デコーダ６２、シフトレジスタ６３、ペンスイッチ検出回路２１、及びペンスイッチ制御回路２２から構成される。
【０１３４】
上記電極Ｘは一方の端部を列電極アナログＳＷ５４に接続され、他方の端部は互いに接続されており、選択されたＸ電極のペア（例えばＸ１とＸ２）でループ（以下、走査電極ループＸと記載する）が形成される。上記列電極アナログＳＷ５４を介して上記Ｘ電極のペアのうち１本（例えばＸ１）が高周波電源６０に、他方（例えばＸ２）がグランドに接続される。
【０１３５】
また、上記電極Ｙは一方の端部を行電極アナログＳＷ５５に接続され、他方の端部は互いに接続されており、選択されたＹ電極のペア（例えばＹ１とＹ２）でループ（以下、走査電極ループＹと記載する）が形成される。上記行電極アナログＳＷ５５を介して上記Ｙ電極のペアのうち１本（例えばＹ１）が高周波電源６０に、他方（例えばＹ２）がグランドに接続される。
【０１３６】
さらに、アナログＳＷ５４は列電極用デコーダ６２を介してシフトレジスタ６３に、アナログＳＷ５５は行電極用デコーダ６１を介してシフトレジスタ６３に接続される。また、このシフトレジスタ６３は制御回路５６に接続される。
【０１３７】
一方、上記検出ペン８０はスイッチ信号線８９を介してペンスイッチ検出回路２１の端子ＰＷＣに接続されると共に、アンプ５７に接続される。アンプ５７はＸ座標検出回路５８及びＹ座標検出回路５９に接続される。ペンスイッチ制御回路２２はペンスイッチ検出回路２１の他方の端子に接続され、ペンスイッチ制御信号ｐｗｃによりペンスイッチ検出回路２１を制御する。ペンスイッチ検出回路２１は後述のペンスイッチ８３（図３０参照）による電圧信号とペンスイッチ制御信号ｐｗｃとによりペンスイッチ信号ｐｓｄを出力する。
【０１３８】
また、上記制御回路５６はＸ座標検出回路５８、Ｙ座標検出回路５９、及びペンスイッチ制御回路２２に接続される。制御回路５６からは、上記シフトレジスタ６３にシフトクロック信号とラッチクロック信号とが送られる。列電極用デコーダ６２及び行電極用デコーダ６１は、これらの信号により、アナログＳＷ５４・５５に選択信号を送ることで各電極の走査を行う。
【０１３９】
上述のように、これら２つのアナログＳＷ５４・５５は高周波電源６０及びグランドに接続されており、アナログＳＷ５４・５５により座標入力領域の端のほうから順番に電極Ｘ１、Ｘ２、…、Ｘｍ中の１組、電極Ｙ１、Ｙ２、…、Ｙｎ中の１組が選択され、選択された走査電極ループに高周波信号が流れて交流磁界が発生することで磁界による走査が行われる。
【０１４０】
本実施の形態の座標入力装置の特徴は、ペンスイッチ検出回路２１とペンスイッチ制御回路２２とにより、ペンスイッチ検出動作を任意の期間のみ行うことができるように構成されることである。即ち、座標検出期間の後にペンスイッチ検出期間Ｔ２が設定される。例えば、図２７に示すように、ｎ番目データのＸ座標及びＹ座標を検出した後、ペンスイッチ検出期間Ｔ２を設ける。そして、（ｎ＋１）番目データのＸ座標及びＹ座標を検出した後、再びペンスイッチ検出期間Ｔ２を設ける。
【０１４１】
上記の構成によれば、座標入力部５１に検出ペン８０を接近させると、走査電極コイルＸ・Ｙに発生した交流磁界によって検出ペン８０の先端部に備えられた後述の検出コイル８２（図３０参照）に電圧が誘起される。検出ペン８０に誘起した電圧は、アンプ５７によって増幅され、Ｘ座標検出回路５８及びＹ座標検出回路５９に入力される。Ｘ座標検出回路５８及びＹ座標検出回路５９は、上記アンプ５７からの出力に基づいて、それぞれＸ座標信号及びＹ座標信号を検出する。そして、前記図示しない液晶ディスプレイは上記Ｘ座標信号及びＹ座標信号に基づいて、上記検出ペン８０が指示した位置をディスプレイ上に表示する。
【０１４２】
以下に、上記検出ペン８０の内部構成について図２８及び図３０に基づいて説明する。
検出ペン８０は、主にペン先８１、検出コイル８２、ペンスイッチ８３、及びアンプ８４から構成される。
【０１４３】
ペン先８１は、検出ペン８０の軸方向に摺動する構造になっており、検出ペン８０の内側のペン先８１後端部はペンスイッチ８３の導電ゴム８５に接続される。上記ペンスイッチ８３は、導電ゴム８５とペンスイッチ端子８６・８７とを有する。ペンスイッチ端子８６はペンスイッチ信号線８９を介してペンスイッチ検出回路２１の端子ＰＷＣに接続される一方、ペンスイッチ端子８７はグランドＧＮＤに接続される。また、検出コイル８２はペン先８１を軸にしたコイルである。
【０１４４】
また、図２８にペンスイッチ検出回路２１の一構成例を示す。
ペンスイッチ検出回路２１は、アナログスイッチ２３、フリップフロップ２４、ＡＮＤ回路２５・２６、ＮＡＮＤ回路２７、ＯＲ回路２８、リセットスイッチ２９、抵抗Ｒｓ２、及び抵抗Ｒｆ２から構成される。
【０１４５】
アナログスイッチ２３の入力端子は前記端子ＰＷＣに接続されると共に、出力端子の一方は抵抗Ｒｓ２に接続され、他方はグランドＧＮＤに接地される。また、アナログスイッチ２３は前記ペンスイッチ制御回路２２に接続され、ペンスイッチ制御信号ｐｗｃで制御される。即ち、ペンスイッチ制御信号ｐｗｃがＨレベルのときに端子ＰＷＣは抵抗Ｒｓ２を介して＋５Ｖに切り替えられる。一方、ペンスイッチ制御信号ｐｗｃがＬレベルのときにはグランドＧＮＤに切り替えられる。
【０１４６】
前記端子ＰＷＣは上述のようにアナログスイッチ２３に接続される他、ＡＮＤ回路２５の一方の入力端子及びＮＡＮＤ回路２７の一方の入力端子に接続される。ＡＮＤ回路２５及びＮＡＮＤ回路２７の他方の入力端子はフリップフロップ２４の出力端子バーＱに接続される。また、ＡＮＤ回路２５及びＮＡＮＤ回路２７の出力端子はＯＲ回路２８の２つの入力端子にそれぞれ接続される。
【０１４７】
ＡＮＤ回路２６の一方の入力端子は上記ＯＲ回路２８の出力端子と接続される。また、ＡＮＤ回路２６の他方の入力端子には前記ペンスイッチ制御回路２２が接続され、ペンスイッチ制御信号ｐｗｃが入力される。ＡＮＤ回路２６の出力端子はフリップフロップ２４のクロック入力端子ＣＫに接続される。
【０１４８】
また、フリップフロップ２４の端子バーＰＲはリセットスイッチ２９の一方の端子に接続されると共に、抵抗Ｒｆ２を介して＋５Ｖに接続される。リセットスイッチ２９の他方の端子は接地される。また、端子バーＣＬＲは＋５Ｖに、データ入力端子Ｄは出力端子バーＱに各々接続され、出力端子バーＱからはペンスイッチ信号ｐｓｄが出力される。フリップフロップ２４はリセットスイッチ２９にて端子バーＰＲをＬレベルにすることでリセットが行われ、通常動作時には上記フリップフロップ２４の端子バーＰＲはＨレベルで使用される。なお、上記ペンスイッチ検出回路２１は、以下に示す動作を行うような論理回路であればどのような構成でもよい。
【０１４９】
上記回路構成によるとペンスイッチ検出回路２１は以下のように動作する。
前記ペンスイッチ制御回路２２は、前記制御回路５６と連動してペンスイッチ検出回路２１にペンスイッチ制御信号ｐｗｃを送る。ペンスイッチ制御信号ｐｗｃは、ペンスイッチ検出期間Ｔ２はＨレベル、ペンスイッチ検出期間Ｔ２以外はＬレベルとなる制御信号である。
【０１５０】
ペンスイッチ検出回路２１はペンスイッチ制御信号ｐｗｃがＨレベルのときにはペンスイッチ端子８６を抵抗Ｒｓ２を介して＋５Ｖに接続する。一方、ペンスイッチ制御信号ｐｗｃがＬレベルのときは、ペンスイッチ端子８６をグランドＧＮＤに接続する。
【０１５１】
即ち、上記ペンスイッチ検出回路２１の動作は、図２９のタイミングチャートで示すようになる。まず、（ａ）のように、ペンスイッチ８３が“オフ”状態のままで、検出ペン８０を図示しない液晶パネル面に押し付けたり（ペンダウン）、該液晶パネル面から離したり（ペンアップ）する動作がない場合に、ペンスイッチ制御信号ｐｗｃがＨレベルとＬレベルとを繰り返すと、端子ＰＷＣの電圧レベルもＨレベルとＬレベルとを繰り返すが、ペンスイッチ信号ｐｓｄはＬレベルのままである。
【０１５２】
次に（ｂ）のように、ペンスイッチ検出期間Ｔ２中にペンスイッチ８３のペンダウン・ペンアップ動作が行われた場合には、ペンスイッチ制御信号ｐｗｃがＨレベルの状態で、且つ端子ＰＷＣの電圧レベルがＨレベルからＬレベルに変化し、且つペンスイッチ信号ｐｓｄがＬレベルの状態のときに、ペンスイッチ信号ｐｓｄをＬレベルからＨレベルに変化させる。従って、ペンスイッチ８３が“オン”状態となる。
【０１５３】
また、ペンスイッチ制御信号ｐｗｃがＨレベルの状態で、且つ端子ＰＷＣの電圧レベルがＬレベルからＨレベルに変化し、且つペンスイッチ信号ｐｓｄがＨレベルの状態のときに、ペンスイッチ信号ｐｓｄをＨレベルからＬレベルに変化させる。従って、ペンスイッチ８３が“オフ”状態となる。上記以外のＨレベルとＬレベルの組み合わせのときにはペンスイッチ信号ｐｓｄは状態を保持する。
【０１５４】
次に（ｃ）のように、座標検出期間中にペンスイッチ８３のペンダウン動作が行われた場合には、ペンスイッチ制御信号ｐｗｃがＨレベルになるまで端子ＰＷＣの電圧レベルはＬレベルであり、ペンスイッチ制御信号ｐｗｃがＨレベルになっても、ペンスイッチ検出期間Ｔ２中も端子ＰＷＣの電圧レベルは引続きＬレベルであることから、ペンスイッチ信号ｐｓｄをＬレベルからＨレベルに変化させる。従って、ペンスイッチ８３は“オン”状態となる。また、座標検出期間中にペンアップ動作が行われた場合には、座標検出期間が終わるまでペンスイッチ信号ｐｓｄはＨレベルのままであり、ペンスイッチ制御信号ｐｗｃがＨレベルになる、即ちペンスイッチ検出期間Ｔ２になると同時に端子ＰＷＣの電圧レベルがＬレベルからＨレベルに変化し、且つペンスイッチ信号ｐｓｄがＨレベルであることから、ペンスイッチ信号ｐｓｄをＨレベルからＬレベルに変化させる。従って、ペンスイッチ８３が“オフ”状態となる。
【０１５５】
以上の構成によるペンスイッチ検出期間Ｔ２におけるペンスイッチ検出動作を次に説明する。
ペンスイッチ端子８６が＋５Ｖに付けられているペンスイッチ検出期間Ｔ２では、検出ペン８０が図示しない液晶パネル面に押し付けられると、ペン先８１が内部にスライドして導電ゴム８５がペンスイッチ端子８６・８７に接触する。これにより、ペンスイッチ端子８６の電位が＋５Ｖからグランドレベルに変化し、ペンスイッチ８３が“オン”状態となる。従って、検出ペン８０が上記液晶パネルの表面に位置していることをペンスイッチ検出回路２１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＨレベルにする。
【０１５６】
ペンスイッチ８３が“オフ”状態から“オン”状態に移行するとき、ペンスイッチ８３のペンスイッチ端子８６の電圧及びペンスイッチ端子８６に接続されているスイッチ信号線８９の電圧が従来例と同様に急峻に変化するすると共に、チャタリング等を生じる。従って、上記ペンスイッチ端子８６やスイッチ信号線８９の近傍に位置している検出コイル８２や信号線８８に、従来例で示したものと同様の静電ノイズや電磁ノイズが誘起される（従来例で用いた図４５参照）。
【０１５７】
また、検出ペン８０が液晶パネルから離されると、ペン先８１がペン先方向にスライドして導電ゴム８５がペンスイッチ端子８６・８７から離れる。これにより、ペンスイッチ端子８６の電位がグランドレベルから＋５Ｖに変化することでペンスイッチ８３が“オフ”状態となる。従って、検出ペン８０が液晶パネルから離れたことをペンスイッチ検出回路２１は端子ＰＷＣを介して検知し、本体側に送るペンスイッチ信号ｐｓｄをＬレベルにする。
【０１５８】
このときにもペンスイッチ端子８６の電圧及びペンスイッチ端子８６に接続されているスイッチ信号線８９の電圧が急峻に変化すると共に、チャタリング等が生じる。従って、上記ペンスイッチ端子８６やスイッチ信号線８９の近傍に位置している検出コイル８２や信号線８８にノイズ信号が誘起される。しかしながら、ペンスイッチ検出期間Ｔ２には座標検出動作は行われていないので、上記ノイズ信号が生じても座標検出信号と誤って処理されることはなく、座標検出には影響を及ぼすことはない。
【０１５９】
一方、ペンスイッチ検出期間Ｔ２外である座標検出期間において、検出ペン８０が液晶パネル面に押し付けられた場合は、ペンスイッチ端子８６はグランドＧＮＤに接続されているため、ペン先８１が内部にスライドして導電ゴム８５がペンスイッチ端子８６・８７に接触しても、ペンスイッチ端子８６の電位はグランドレベルのままである。従って、ペンスイッチ端子８６の電圧及びスイッチ信号線８９の電圧が変化することはない。これにより、上記検出コイル８２や信号線８８にノイズ信号が誘起されることはないので、座標検出に影響を及ぼすことはない。そして、検出ペン８０が液晶パネル表面に引続き押し付けらていると、次のペンスイッチ検出期間Ｔ２においてペンスイッチ端子８６が引続きＬレベルとなる。このことからペンスイッチ８３が“オン”状態になっていることが検知される。
【０１６０】
また、この座標検出期間において、検出ペン８０が液晶パネル表面から離された場合も、ペンスイッチ端子８６はグランドＧＮＤに接続されているから、導電ゴム８５がペンスイッチ端子８６・８７から離れてもペンスイッチ端子８６の電位はグランドレベルのままである。従って、ペンスイッチ端子８６の電圧及びスイッチ信号線８９の電圧が変化することはない。これにより、検出コイル８２や信号線８８にノイズ信号が誘起されることはないために、座標検出に影響を及ぼすことはない。そして、次のペンスイッチ検出期間Ｔ２において、ペンスイッチ端子８６が抵抗Ｒｓ２を介して＋５Ｖに接続されたときＨレベルとなることからペンスイッチ８３が“オフ”状態になっていることが検知される。
【０１６１】
以上の動作により、ペンスイッチ８３のオン／オフ時に生じるノイズ信号が座標信号と誤って処理されることが防止できる。従って、従来の検出座標が不連続になるいわゆる“座標の飛び”等の誤検出という問題は解消される。
【０１６２】
なお、本実施の形態では、ペンスイッチ検出回路２１を制御するために、ペンスイッチ制御回路２２を用いているが、上記制御回路５６にペンスイッチ検出回路２１の制御を行わせるようにしてもよい。即ち、図３１に示すように、制御回路５６’をペンスイッチ検出回路２１の他方の端子に接続し、ペンスイッチ制御信号ｐｗｃによりペンスイッチ検出回路２１を制御しても上記と同様の効果が得られる。この場合、部品点数の削減によるコストダウンができる利点がある。
【０１６３】
また、本実施の形態では、座標検出期間とペンスイッチ検出期間Ｔ２とを分けているが、座標検出期間中に検出精度に関係のない走査期間がある場合には、その期間中にペンスイッチの検出動作を行ってもよい。この場合、座標入力精度に直接関係しない期間、例えば、従来例の説明で用いた図４４におけるダミー電極だけを走査する予備走査期間中にペンスイッチの検出動作を併せて行うように制御してもよい。
【０１６４】
即ち、例えば図３２に示すように、（ｎ−１）番目データのＹ座標を検出した後の予備走査期間及びｎ番目データのＸ座標を検出する前の予備検出期間をペンスイッチ検出期間Ｔ２’とする。同様に、ｎ番目データのＹ座標を検出した後の予備走査期間及び（ｎ＋１）番目データのＸ座標を検出する前の予備検出期間をペンスイッチ検出期間Ｔ２’とする。
【０１６５】
なお、本発明の座標入力装置の構成は、電磁誘導方式の表示一体型タブレットとした場合にも有効である。この場合、ペンスイッチ検出期間については実施の形態２と同様に、検出ペンやペンスイッチ検出回路については実施の形態３と同様に構成すればよい。
【０１６６】
また、本発明の効果を得るための構成は上記実施の形態において説明した構成に限られるものではない。例えば、ペンスイッチに関しては、実施の形態１及び実施の形態２ではペンスイッチにフォトカプラを使用したが、導電ゴム構造をペンスイッチに用いてもよい。逆に、実施の形態３ではペンスイッチに導電ゴム構造を用いたが、フォトカプラをペンスイッチに使用した構成としてもよい。また、ペンスイッチの種類としてもこれらに限られるものではなく、ペンスイッチにリードスイッチやマイクロスイッチ等の他のものを用いてもよい。
【０１６７】
また、本実施の形態ではペンスイッチの“オン”状態にペンスイッチ信号のＨレベルを、ペンスイッチの“オフ”状態にペンスイッチ信号のＬレベルを用いて説明したが、ペンスイッチ信号の電圧レベルはこれに限られるものではなく、ペンスイッチの“オン”状態にペンスイッチ信号のＬレベルを、ペンスイッチの“オフ”状態にペンスイッチ信号のＨレベルを用いてもよい。例えば、本実施の形態の説明で用いたフリップフロップの他方の端子（端子Ｑ）からペンスイッチ信号を取り出すようにすればよく、容易にペンスイッチ信号の電圧レベルとペンスイッチの“オン”、“オフ”状態との対応を変えることができる。
【０１６８】
さらに、本実施の形態では、ペンスイッチ検出回路及び素子電源回路は本体側に設置したものとして説明したが、ペンスイッチ検出回路及び素子電源回路はペンの中に設置してもよく、このような構成にしても同様の効果が得られる。また、ペンスイッチ検出回路及び素子電源回路の構成についても、本実施の形態に示した構成に限るものではない。
【０１６９】
さらに、実施の形態２では表示パネルにデューティータイプの液晶パネルを利用する場合について説明したが、例えば、ＴＦＴタイプの液晶パネルや、プラズマディスプレイやＥＬパネル等の他の表示装置を利用してもよい。この場合も、本発明の構成を採用することにより同様の効果が得られる。
【０１７０】
【発明の効果】
以上のように、本発明の請求項１に記載の座標入力装置は、指示手段が上記パネルに押し付けられていることを検知するスイッチ手段と、該スイッチ手段に電力を供給すると共にスイッチ手段の入／切状態の検出を行ってスイッチ信号を出力するスイッチ検出手段と、該スイッチ検出手段に接続され、上記入／切状態の検出を行う期間であるスイッチ検出期間を制御するスイッチ制御手段とを備え、上記スイッチ検出手段は上記スイッチ検出期間にのみスイッチ手段への電力供給を行い、上記スイッチ検出期間は座標を検出する座標検出期間以外に設けられる構成である。
【０１７１】
これにより、スイッチ検出期間と座標検出期間とが時分割であるので、座標検出期間にはスイッチ手段の入／切動作によるノイズ信号は生じない。この結果、指示手段の誤検出を最小限にすることができ、座標検出精度を向上させることが可能であるという効果を奏する。
【０１７２】
請求項２に記載の座標入力装置は、請求項１に記載の構成に加えて、上記スイッチ検出期間が、上記座標入力領域の周辺部に配置された予備走査領域を走査することによって座標入力領域周辺部における座標検出の不均一を補正する予備走査期間中に設けられる構成である。
【０１７３】
これにより、予備走査期間中にスイッチ検出期間を設けることができるので、座標読み取り速度を増加させることができるという効果を奏する。
【０１７４】
請求項３に記載の座標入力装置は、請求項１又は２に記載の構成に加えて、パネルにおける座標を検出する座標検出期間を少なくとも制御する制御手段を有し、該制御手段が上記スイッチ制御手段の機能を有する構成である。
【０１７５】
これにより、座標検出期間を制御する制御手段は座標検出期間の制御とスイッチ検出期間の制御とに兼用することができるので、部品点数の削減によるコストダウンが可能であるという効果を奏する。
【０１７６】
請求項４に記載の座標入力装置は、請求項３に記載の構成に加えて、上記制御手段は、座標検出期間を制御する座標検出期間制御信号によってスイッチ検出手段を制御する構成である。
【０１７７】
これにより、従来の座標入力装置の本体部分のハード構成に何ら手を加えることなく、スイッチ検出手段を付加するだけで本発明の効果を得ることが可能となるという効果を奏する。
【０１７８】
請求項５に記載の座標入力装置は、請求項１、２、３、又は４に記載の構成に加えて、上記スイッチ手段は発光素子と受光素子とからなり、上記スイッチ検出手段は上記受光素子へ電力供給を行い、上記発光素子に電源線を介して接続され、上記発光素子への電力供給をスイッチ検出期間のみに行う素子電源手段を備える構成である。
【０１７９】
これにより、座標検出期間には上記発光素子に接続された電源線から電源ノイズが発生しないので、指示手段に悪影響を及ぼすことなく、検出信号のＳ／Ｎ低下を防ぐことが可能となる。また、スイッチ検出期間以外は発光素子へ電力が供給されないので余分な電力消費がなくなり、低電力消費化が可能となるという効果を奏する。
【０１８０】
請求項６に記載の座標入力装置は、請求項５に記載の構成に加えて、上記スイッチ検出手段が上記素子電源手段の機能を有する構成である。
【０１８１】
これにより、スイッチ検出手段が素子電源手段の機能を有するので、発光素子への電力を供給するための素子電源手段を新たに設ける必要がないので、部品点数の削減によるコストダウンが可能となるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における静電誘導型の座標入力装置の構成を示すブロック図である。
【図２】上記座標入力装置における電極走査信号のタイミングチャートである。
【図３】座標検出期間とペンスイッチ検出期間との関係を示す説明図である。
【図４】ペンスイッチ検出回路の構成を示す回路図である。
【図５】検出ペンの内部構造を示す構成図である。
【図６】上記ペンスイッチ検出回路によるペンスイッチ検出動作を示すタイミングチャートである。
【図７】上記第１実施の形態における座標入力装置の他の構成例を示すブロック図である。
【図８】上記第１実施の形態の座標入力装置のその他の構成例における座標検出期間とペンスイッチ検出期間との関係を示す説明図である。
【図９】上記第１実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図１０】図９の座標入力装置における検出ペンの内部構造を示す構成図である。
【図１１】図９における座標入力装置のペンスイッチ検出動作および発光ダイオード駆動動作を示すタイミングチャートである。
【図１２】上記第１実施の形態における座標入力装置のさらにその他の構成例を示すブロック図である。
【図１３】図１２の座標入力装置におけるペンスイッチ検出回路の構成を示す回路図である。
【図１４】上記第１実施の形態における座標入力装置のさらにその他の構成例を示すブロック図である。
【図１５】上記第１実施の形態における座標入力装置のさらにその他の構成例を示すブロック図である。
【図１６】本発明の第２の実施の形態における表示一体型の座標入力装置の構成を示すブロック図である。
【図１７】上記座標入力装置における表示期間、座標検出期間、及びペンスイッチ検出期間の関係を示す説明図である。
【図１８】セグメント電極走査信号及びコモン電極走査信号のタイミングチャートである。
【図１９】上記第２実施の形態における座標入力装置の他の構成例を示すブロック図である。
【図２０】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２１】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２２】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２３】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２４】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２５】上記第２実施の形態における座標入力装置のその他の構成例を示すブロック図である。
【図２６】本発明の第３の実施の形態における電磁誘導型の座標入力装置の構成を示すブロック図である。
【図２７】上記座標入力装置における座標検出期間とペンスイッチ検出期間との関係を示す説明図である。
【図２８】ペンスイッチ検出回路の構成を示す回路図である。
【図２９】上記ペンスイッチ検出回路によるペンスイッチ検出動作を示すタイミングチャートである。
【図３０】検出ペンの内部構造を示す構成図である。
【図３１】上記第３実施の形態における座標入力装置の他の構成例を示すブロック図である。
【図３２】上記第３実施の形態の座標入力装置のその他の構成例における座標検出期間とペンスイッチ検出期間との関係を示す説明図である。
【図３３】従来の静電誘導型の座標入力装置の構成を示すブロック図である。
【図３４】図３３の座標入力装置における電極走査信号のタイミングチャートである。
【図３５】従来の静電誘導型の座標入力装置の他の構成を示すブロック図である。
【図３６】図３５の座標入力装置における電極走査信号のタイミングチャートである。
【図３７】図３５の座標入力装置における座標検出期間と予備検出期間との関係を示す説明図である。
【図３８】図３３、図３５、及び図３９の座標入力装置における検出ペンの構成を示す説明図である。
【図３９】従来の表示一体型の座標入力装置の構成を示すブロック図である。
【図４０】図３９の座標入力装置における表示期間と座標検出期間との関係を示す説明図である。
【図４１】図３９の座標入力装置におけるセグメント電極走査信号及びコモン電極走査信号のタイミングチャートである。
【図４２】従来の電磁誘導型の座標入力装置の構成を示すブロック図である。
【図４３】図４２の座標入力装置における座標検出期間を示す説明図である。
【図４４】従来の電磁誘導型の座標入力装置の他の構成における座標検出期間と予備走査期間との関係を示す説明図である。
【図４５】図４２の座標入力装置の検出ペンの構成を示す説明図である。
【符号の説明】
１    ペンスイッチ検出回路（スイッチ検出手段）
２    ペンスイッチ制御回路（スイッチ制御手段）
１１    座標入力部（パネル）
１６    制御回路
１８    Ｘ座標検出回路
１９    Ｙ座標検出回路
７０    位置検出ペン（指示手段）
７２    検出電極
７３    ペンスイッチ（スイッチ手段）
７４    インピーダンス変換回路
７８    信号線
ｐｓｄ  ペンスイッチ信号
ｐｗｃ  ペンスイッチ制御信号
Ｔ１    ペンスイッチ検出期間
【図１】
0003698803.tif 000002
【図２】
0003698803.tif 000003
【図３】
0003698803.tif 000004
【図４】
0003698803.tif 000005
【図５】
0003698803.tif 000006
【図６】
0003698803.tif 000007
【図７】
0003698803.tif 000008
【図８】
0003698803.tif 000009
【図９】
0003698803.tif 000010
【図１０】
0003698803.tif 000011
【図１１】
0003698803.tif 000012
【図１２】
0003698803.tif 000013
【図１３】
0003698803.tif 000014
【図１４】
0003698803.tif 000015
【図１５】
0003698803.tif 000016
【図１６】
0003698803.tif 000017
【図１７】
0003698803.tif 000018
【図１８】
0003698803.tif 000019
【図１９】
0003698803.tif 000020
【図２０】
0003698803.tif 000021
【図２１】
0003698803.tif 000022
【図２２】
0003698803.tif 000023
【図２３】
0003698803.tif 000024
【図２４】
0003698803.tif 000025
【図２５】
0003698803.tif 000026
【図２６】
0003698803.tif 000027
【図２７】
0003698803.tif 000028
【図２８】
0003698803.tif 000029
【図２９】
0003698803.tif 000030
【図３０】
0003698803.tif 000031
【図３１】
0003698803.tif 000032
【図３２】
0003698803.tif 000033
【図３３】
0003698803.tif 000034
【図３４】
0003698803.tif 000035
【図３５】
0003698803.tif 000036
【図３６】
0003698803.tif 000037
【図３７】
0003698803.tif 000038
【図３８】
0003698803.tif 000039
【図３９】
0003698803.tif 000040
【図４０】
0003698803.tif 000041
【図４１】
0003698803.tif 000042
【図４２】
0003698803.tif 000043
【図４３】
0003698803.tif 000044
【図４４】
0003698803.tif 000045
【図４５】
0003698803.tif 000046