(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素のそれぞれにスイチッング素子として薄膜トランジスタを接続してなる表示装置のデータバスラインにビデオ信号を書き込むための表示装置の駆動回路であって、
少なくとも１系列のシフトレジスタと、
ビデオ入力端とデータバスラインとの間に接続されており、かつ前記シフトレジスタから与えられる所定のタイミングでビデオ信号をサンプリングしてデータバスラインに書き込むように前記シフトレジスタに接続されたサンプリング回路と、
前記サンプリング回路のサンプリング終了のタイミングに先立ち、入力されたビデオ信号を一定の直流電圧レベルに一定期間保持するように、前記サンプリング回路のサンプリング周期の１／ｎ（ただし、ｎは２以上の整数）の周期でビデオ信号をサンプルホールドするように構成されており、さらにビデオ入力端と前記サンプリング回路との間に接続されたサンプルホールド回路とを備えることを特徴とした表示装置の駆動回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、表示装置の駆動回路に関し、特に、アクティブマトリクス型液晶表示装置においてデータバスラインにビデオ信号を書き込むための駆動回路に関する。
【０００２】
【従来の技術】
従来のアクティブマトリクス型液晶表示装置の駆動回路の一例を、図１０及び図１１を参照して説明する。
【０００３】
この液晶表示装置は、表示パネル１を有する。表示パネル１は、略図的に示されているが、基板上に多数の画素がマトリクス状に配置された構造を有する。各画素には、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）が接続されている。また、各行のＴＦＴのゲート電極が、それぞれゲートバスライン２ａ，２ｂ…２ｚに接続されている。ゲートバスライン２ａ，２ｂ…２ｚは、走査側ドライバ３に接続されている。他方、ＴＦＴのドレイン電極は、各列毎に、データバスライン４ａ〜４ｚに接続されている。また、ＴＦＴのソース電極が各画素に電気的に接続されている。
【０００４】
データ側の駆動回路は、２系列のシフトレジスタ５，６と、サンプリング回路７とを有する。サンプリング回路は、各データバスライン４ａ〜４ｚにソースまたはドレイン電極の一方が接続されたサンプリングトランジスタ８ａ〜８ｚを有する。また、各サンプリングトランジスタ８ａ〜８ｚのソースまたはドレイン電極の他方が、ビデオ入力端ＩＮに接続されている。もっとも、本サンプリング回路では、ビデオ入力端ＩＮはビデオ入力ラインＡ及びビデオ入力ラインＢの２本に分岐されており、データバスライン４ａ〜４ｚは交互にビデオ入力ラインＡまたはビデオ入力ラインＢに接続されている。また、上記サンプリングトランジスタ８ａ〜８ｚのゲート電極は、交互にシフトレジスタ５またはシフトレジスタ６に接続されている。
【０００５】
なお、各シフトレジスタの出力波形における立ち上がり期間は、次の立ち上がり期間と１／２重なるように設定されている。
上記表示装置のデータ側駆動回路では、ビデオ入力端ＩＮから図１１に示すビデオ信号が入力される。この場合、ビデオ入力ラインＡ及びビデオ入力ラインＢは単に分岐されているだけであるため、図１１に示したビデオ信号がビデオ入力ラインＡ，Ｂのいずれにも与えられる。この駆動回路では、例えばデータバスライン４ａ〜４ｄにビデオ信号を書き込むに際し、シフトレジスタ５，６から図１１に示すサンプリングパルスＳＲａ〜ＳＲｄが順に出力され、サンプリングトランジスタ８ａ〜８ｄが順にオン状態とされる。すなわち、サンプリングパルスＳＲａの立ち上がり期間の終了時に、ビデオ信号の矢印ａで示す時点の電圧がサンプリングトランジスタ８ａによりデータバスライン４ａに書き込まれる。さらに、順に、図１１のＳＲｂ〜ＳＲｄの各立ち上がり期間の終了時に、ビデオ信号のｂ〜ｄの時点の電圧値がサンプリングトランジスタ８ｂ〜８ｄによりデータバスライン４ｂ〜４ｄに順に書き込まれていく。
【０００６】
上記駆動回路では、シフトレジスタを２系列とすることにより、各系列におけるサンプリング周波数を低下させてビデオ信号の書込みを容易としている。また、シフトレジスタをより一層多系列化し、それによってサンプリング回路におけるビデオ信号の書込みを容易とすることも試みられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、ビデオ信号は、それ自身が周波数帯域を有し、例えばＮＴＳＣ方式では４．２ＭＨｚであり、ハイビジョン方式では３０ＭＨｚである。従って、上記サンプリング回路７は、ビデオ信号の周波数に対応し得ることが必要であり、サンプリング回路の周波数特性が低い場合には水平方向の解像度が低下するという問題がある。
【０００８】
よって、単にシフトレジスタを多系列化することによりサンプリング周波数を低下させたとしても、サンプリング回路自体がビデオ信号の周波数帯域に対応し得るものではなくてはならない。すなわち、サンプリング回路７におけるサンプリング周波数は、ビデオ信号の周波数帯域よりもかなり低い。従って、書き込み期間が充分な長さとされていたとしても、書込み期間、すなわち、各シフトレジスタから与えられるサンプリングパルスＳＲａ〜ＳＲｄの立ち上がり期間内においてビデオ信号が変動しているため、サンプリング回路７は、このビデオ信号の変化に充分に追随し得るものでなければないらない。
【０００９】
よって、より高速で動作し得る、すなわち高移動度のデバイスによりサンプリングトランジスタ８ａ〜８ｚを構成しなければならなかった。特に、ハイビジョン方式等のように、より高い周波帯域を有するビデオ信号に対応するには、より一層高速で動作し得るデバイスが必要となり、ビデオ信号の高周波化につれて、水平方向の解像度を低下させることなく、高品位の表示を実現することは非常に困難となる。
【００１０】
本発明の目的は、高速のデバイスを要することなく、ビデオ信号のデータバスラインへの書込みを容易に行うことができ、より高周波帯域を有するビデオ信号への対応も容易である表示装置の駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】
本願の請求項１に記載の発明は、マトリクス状に配置された画素のそれぞれにスイチッング素子として薄膜トランジスタを接続してなる表示装置のデータバスラインにビデオ信号を書き込むための表示装置の駆動回路であって、少なくとも１系列のシフトレジスタと、ビデオ入力端とデータバスラインとの間に接続されており、かつ前記シフトレジスタから与えられる所定のタイミングでビデオ信号をサンプリングしてデータバスラインに書き込むように前記シフトレジスタに接続されたサンプリング回路と、前記サンプリング回路のサンプリング終了のタイミングに先立ち、入力されたビデオ信号を一定の直流電圧レベルに一定期間保持するように、前記サンプリング回路のサンプリング周期の１／ｎ（ただし、ｎは２以上の整数）の周期でビデオ信号をサンプルホールドするように構成されており、さらにビデオ入力端と前記サンプリング回路との間に接続されたサンプルホールド回路とを備えることを特徴とする。
【００１３】
【作用】
請求項１に記載の発明では、上記サンプルホールド回路により、サンプリング回路のサンプリングのタイミングに先立ちビデオ信号が一定の直流電圧レベルに一定期間保持される。従って、サンプリング回路を構成するデバイス特性が低い場合であっても、サンプリング期間終了時点までに、サンプリング回路を構成するデバイスがビデオ信号に充分に追随することができる。
【００１４】
すなわち、本発明は、サンプリング回路におけるデータバスラインへのビデオ信号の書込みが、サンプリング期間の最終時点であることに着目し、サンプリングのタイミングに先立ち、ビデオ信号のレベルを上記サンプルホールド回路により保持しておき、それによってサンプリング回路における書込みを容易化したことに特徴を有する。
【００１５】
従って、サンプリング回路を構成するデバイスに高速性がさほど要求されなくなる。また、より高周波数帯域を有するビデオ信号にも対応可能な駆動回路を構成することができる。
【００１６】
また、上記サンプリング回路のサンプリング期間をｎ（ただし、ｎは２以上の整数）分割した期間サンプルホールドするようにサンプルホールド回路が構成されているので、最終的に書き込まれる時点までにおけるビデオ信号の変動をより小さくすることができ、それによってより低移動度のデバイスを用いることができる。
【００１７】
【実施例の説明】
以下、図面を参照しつつ実施例を説明することにより本発明を明らかにする。
第１の実施例
図１は、第１の実施例に係る表示装置の駆動回路が用いられたアクティブマトリクス型液晶表示装置を示す回路図である。
【００１８】
本実施例の液晶表示装置は、表示パネル１を有する。表示パネル１は、図１０に示した従来の液晶表示装置と同様に、基板上に多数の画素がマトリクス状に配置された構造を有する。また、各画素には、スイッチング素子としてのＴＦＴが接続されている。また、上記各行のＴＦＴのゲート電極が、それぞれ、ゲートバスライン２ａ〜２ｚに接続されている。ゲートバスライン２ａ〜２ｚは、走査側ドライバ３に接続されている。他方、ＴＦＴのドレイン電極が、各列毎にデータバスライン４ａ〜４ｚに接続されている。また、ＴＦＴのソース電極が各画素に電気的に接続されている。
【００１９】
本実施例は、上記データバスライン４ａ〜４ｚに接続されている駆動回路であり、２系列のシフトレジスタ５，６と、サンプリング回路７と、サンプルホールド回路９，１０とを有する。
【００２０】
本実施例の駆動回路では、ビデオ入力端ＩＮが分岐され、サンプルホールド回路９，１０に接続されている。また、サンプリングトランジスタ８ａ〜８ｚのソースまたはドレイン電極の一方が、交互に、サンプルホールド回路９，１０の出力側に接続されたビデオ入力ラインＡ及びビデオ入力ラインＢに接続されている。また、上記サンプリングトランジスタ８ａ〜８ｚのゲート電極が、交互にシフトレジスタ５またはシフトレジスタ６に接続されている。
【００２１】
なお、各シフトレジスタ５，６の出力波形における立ち上がり期間すなわち、サンプリング期間は、次のサンプリング期間と１／２の期間だけ重なり合うように各シフトレジスタ５，６が構成されている。シフトレジスタ５，６から与えられるサンプリングパルスを図２にＳＲａ〜ＳＲｄで示す。なお、ＳＲａ〜ＳＲｄは、それぞれ、データバスライン４ａ〜４ｄにデータを書き込む際のサンプリングパルスを示す。
【００２２】
サンプルホールド回路９，１０は、入力されるビデオ信号を所定のタイミングでサンプリングし、一定の直流電圧レベルに一定期間ホールドするように構成されている。このサンプリング期間及びホールド期間を、図２中のサンプルホールド回路９，１０のタイミングチャートＳＨ９，ＳＨ１０において、Ｓ及びＨでそれぞれ示す。従って、ビデオ入力ラインＡ及びＢに与えられる信号の波形は、図２のビデオＡ及びビデオＢで示す通りとなる。
【００２３】
他方、上記サンプルホールド回路９，１０のサンプリング期間Ｓ及びホールド期間Ｈの合計、すなわちサンプルホールド期間は、上述したシフトレジスタ５，６のサンプリング期間に応じて定められている。
【００２４】
例えば図１のデータバスライン４ａに信号を書き込む際には、図２のビデオ信号においてａで示すタイミングでビデオ信号をサンプリングトランジスタ８ａにより書き込む。この場合、本実施例では、シフトレジスタ５から出力されるサンプリングパルスは、図２のＳＲａで示すように、一定期間立ち上がり、このサンプリング期間の終了時点おいて、ビデオ信号の電圧が書き込まれる。他方、サンプルホールド回路９は、上記のように、入力されたビデオ信号を所定の期間サンプリングし、かつホールドする。この場合、サンプルホールド回路９の出力はビデオＡで示す通りであるため、シフトレジスタ５からのサンプリングパルスの終了時点でサンプリングトランジスタ８ａによりビデオ信号を書き込む前から、すなわち図２の矢印Ｔａで示す期間、ビデオ入力ラインＡの出力が一定の直流電圧とされている。よって、この期間Ｔａの間に、サンプリングトランジスタ８ａは、充分に追随し得る。従って、サンプリングトランジスタ８ａとして、さほど高速でないデバイスを用いることができる。
【００２５】
なお、上記サンプルホールド回路９は、シフトレジスト５から出力されるサンプリングパルスの期間の１／４の期間だけビデオ信号をサンプリングし、同様に１／４の期間だけビデオ信号をホールドする動作を繰り返す。また、シフトレジスタ５から与えられるサンプリングパルスの終了時点よりも後に、サンプルホールド回路９の次回時間のビデオ信号のサンプリングが行われるように、上記サンプルホールド回路９のサンプリング開始時点が定められている。同様に、他方のサンプルホールド回路１０のサンプリング期間及びホールド期間についても、それぞれ、シフトレジスタ６から与えられるサンプリングパルスの期間の約１／４期間とされており、かつサンプリングパルスの終了時点の直後に次回のサンプルホールド回路１０のサンプリングが開始されるようにサンプルホールド回路１０におけるサンプリング開始時点が選択されている。
【００２６】
以下、データバスライン４ｂ〜４ｚについても順に上記と同様にして一定の直流電圧にされたビデオ信号がシフトレジスタのサンプリングパルスの終了時点において書き込まれることになる。例えば、データバスライン４ｂにビデオ信号を書き込む際には、サンプルホールド回路１０の出力側、すなわちビデオ入力ラインＢには図２に示す波形が出力される。従って、図２のＳＲｂで示す波形のサンプリングパルスの終了時点に先立ちビデオ信号が一定の直流電圧とされているため、サンプリングトランジスタ８ｂは、余裕をもって該一定の直流電圧をデータバスライン４ｂに書き込むことができる。このように、本実施例では、交互にシフトレジスタ５，６から与えられるサンプリングのタイミングに先立ち、サンプルホールド回路９または１０で一定の直流電圧とされているビデオ信号が、ゲートバスライン４ａ〜４ｚに書き込まれる。
【００２７】
従って、低移動度のサンプリングトランジスタ８ａ〜８ｚを用いて、各データバスライン４ａ〜４ｚにビデオ信号を確実に書き込むことが可能となり、低移動度のサンプリングトランジスタを用いた場合でも水平方向の解像度の低下が生じ難い。また、従来と同程度の速度のサンプリングトランジスタを用いた場合には、より高周波数域のビデオ信号に対応することが可能となる。
【００２８】
本発明においてサンプルホールド回路を設けたことによる効果を、図９及び図１２を参照して、より具体的に説明する。
図１２は、従来の駆動回路におけるデータバスラインへのデータの書込みを説明するための図である。今、ｎ番目のデータバスラインにデータを書き込むために、シフトレジスタから図１２のサンプリングパルスＳＲｎが出力されたとする。この場合、ビデオ信号は破線Ｘで示すように変動している。サンプリングトランジスタ８ａを上記サンプリングパルスＳＲｎでオン状態とし、ビデオ信号を書き込もうとした場合、ビデオ信号が例えばハイビジョン方式では３０ＭＨｚ（最大）の周波数で変動しているため、図示の実線Ｃで示すように、ｎ番目のデータバスラインへの出力電圧は直ちにはビデオ信号のレベル変動に追随し得ない。すなわち、液晶は交流駆動されているので、前フィールドにおいてサンプリングトランジスタには反転レベルが書き込まれている。従って、図示の実線Ｃのようにデータバスラインへの出力電圧が変動するが、サンプリングトランジスタの動作速度がビデオ信号のレベル変動に比べて充分でない場合には、サンプリング期間Ｔにおいて正確なレベルを書き込むには、該サンプリング期間Ｔを長くしなければならない。逆に言えば、サンプリング期間が短い場合には、より高速で動作し得るデバイスをサンプリングトランジスタとして用いなければならなかった。
【００２９】
次に、本発明につき図９を参照して説明する。この場合、説明を簡略化するために、シフトレジスタが１系列で、１本のビデオ入力ラインが設けられているとする。
【００３０】
今、ｎ番目のデータバスラインに信号を書き込むために、シフトレジスタからサンプリングパルスＳＲｎが出力されている。ビデオ信号は、ビデオ入力端ＩＮでは破線Ｘで示すように変動しているが、サンプルホールド回路がサンプリングトランジスタとビデオ入力端との間に接続されており、該サンプルホールド回路によりビデオ信号が所定のタイミングでサンプリングされ、ホールドされる。この図は、サンプル回路のサンプリング期間Ｔを２分割し、Ｔ／２の期間でサンプルホールド回路がビデオ信号をサンプルホールドしている例に相当する。従って、サンプルホールド回路の出力、すなわちサンプリングトランジスタに与えられるビデオ入力信号が実線Ｄで示すようになる。
【００３１】
よって、ｎ番目のデータバスラインへの出力電圧は、図示の実線Ｅで示すように変動し、サンプリング期間Ｔの終了時点においてサンプルホールド回路にホールドされている一定の直流電圧レベルがデータバスラインに出力されることになる。この実線Ｅを、図１２に示した実線Ｃと比較すれば明らかなように、本発明では、サンプル回路の前段にサンプルホールド回路が接続されてビデオ入力信号が一定の直流電圧レベルに保持されているため、より低速のデバイスを用いた場合でも、確実にビデオ信号をデータバスラインに与え得ることがわかる。
【００３２】
第２の実施例
上述した第１の実施例の表示装置の駆動回路では、２系列のシフトレジスタ５，６が用いられており、かつサンプルホールド回路９，１０を接続することによりビデオ入力ラインＡ及びＢの２本のビデオ入力ラインが構成されていたが、本発明はこれに限られるものではない。
【００３３】
図３は、シフトレジスタが４系列とされており、ビデオ入力ラインが４本とされている第２の実施例の回路図である。
図３を参照して、本実施例の駆動回路は、４系列のシフトレジスタ１５〜１８を有する。シフトレジスタ１５〜１８は、順に、サンプリング回路のサンプリングトランジスタ８ａ〜８ｚのゲート電極に接続されている。例えばシフトレジスタ１５は、サンプリングトランジスタ８ａ，８ｅ，…に、シフトレジスタは、サンプリングトランジスタ８ｂ，８ｆ…に接続されている。
【００３４】
他方、ビデオ入力端から４つに分岐されて、サンプルホールド回路１９〜２２が設けられており、各サンプルホールド回路１９〜２２の出力ラインとして４本のビデオ入力ラインＡ〜Ｄが設けられており、サンプリングトランジスタ８ａ〜８ｚが上記ビデオ入力ラインＡ〜Ｄに接続されている。すなわち、サンプリングトランジスタ８ａのソースまたはドレイン電極の一方がビデオ入力ラインＡに、サンプリングトランジスタ８ｂのソースまたはドレイン電極の一方がビデオ入力ラインＢに、サンプリングトランジスタ８ｃのソースまたはドレイン電極の一方がビデオ入力ラインＣに、サンプリングトランジスタ８ｄのソースまたはドレイン電極の一方がビデオ入力ラインＤに、サンプリングトランジスタ８ｅのソースまたはドレイン電極の一方がビデオ入力ラインＡにというように、順に接続されている。
【００３５】
また、本実施例においても、シフトレジスタ１５〜１８より与えられるサンプリングパルスの立ち上がり期間は、それぞれ、次回のサンプリングパルスの立ち上がり期間と１／２の期間が重なるように設定されている。
【００３６】
本実施例では、例えば図４に示すように、データバスライン４ａ〜４ｄに書き込む際に、シフトレジスタ１５〜１８から、図示のようにＳＲａ〜ＳＲｄで示す期間のサンプリングパルスがサンプリングトランジスタ８ａ〜８ｄに与えられる。他方、サンプルホールド回路１９〜２２のサンプリング期間Ｓ及びホールド期間Ｈの合計、すなわちサンプルホールド期間は、上記シフトレジスタ１５のサンプリング期間を２分割した長さとされており、かつシフトレジスタ１５からのサンプリングパルスＳＲａの終了時点においてサンプルホールド回路１９の出力であるビデオ入力ラインＡが一定の直流電圧レベルとなるように、サンプルホールド回路１９の次回のサンプリング開始時点がサンプリングパルスＳＲａの終了時点よりも後となるように設定されている。他のサンプルホールド回路２０〜２２についてもサンプルホールド回路１９と同様に設定されている。
【００３７】
従って、各サンプルホールド回路１９〜２２の出力波形は、図４に示すビデオＡ〜Ｄに示すとおりとなる。
よって、例えばデータバスライン４ａに信号を書き込む際には、図４のサンプリングパルスＳＲａがサンプリングトランジスタ８ａに与えられるが、この期間Ｔのうち、図示のＴａで示す期間の間ビデオ入力ラインＡの電圧が一定の直流電圧とされているため、サンプリングトランジスタ８ａとして低移動度のデバイスを用いた場合でも充分な余裕を持ってビデオ信号がデータバスライン４ａに書き込まれる。
【００３８】
他のデータバスライン４ｂ〜４ｚにデータを書き込む際にも、同様に、サンプルホールド回路１９〜２２より、書込み時点以前にビデオ信号が一定の直流電圧に保持されているため、第１の実施例と同様に低移動度のデバイスを用いてビデオ信号をデータバスライン４ｂ〜４ｚに書き込むことができる。
【００３９】
しかも、図４を図２と比較すれば明らかなように、第２の実施例では、４系列のシフトレジスタを用いているため、サンプリングパルスの期間が第１の実施例に比べて長くされており、かつサンプルホールド回路１９〜２２を接続しているため、上記ビデオ信号書込み期間Ｔａは、第１の実施例の場合に比べて３倍の長さとされていることがわかる。よって、第１の実施例と比べて、サンプリングトランジスタ８ａ〜８ｚとして一層低移動度のデバイスを用いることができる。
【００４０】
もっとも、駆動回路の構成を簡略化するには、第１の実施例のように、２系列のシフトレジスタ５，６と、２本のビデオ入力ラインＡ，Ｂを構成するほうが好ましい。
【００４１】
第３の実施例
図５は、第３の実施例の駆動回路が適用された液晶表示装置の駆動回路を示す回路図である。第１の実施例と異なるところは、ビデオ入力ラインＡ〜Ｄを有するように、ビデオ入力端を４つに分岐し、サンプルホールド回路１９〜２２を接続したことにある。また、第２の実施例と比較すると、シフトレジスタが２系列にされたことを除いては、第２の実施例と同様である。すなわち、本実施例は、第１，第２の実施例の中間の構成を有するものである。
【００４２】
本実施例では、サンプリングトランジスタ８ａ〜８ｄが、第１の実施例と同様に、そのゲート電極が交互にシフトレジスタ５，６に接続されている。シフトレジスタ５，６から与えられるサンプリングパルスは、次回のサンプルリングパルスの立ち上がり期間と１／２の期間重なるように設定されている。
【００４３】
第３の実施例では、サンプルホールド回路１９〜２２は、そのサンプリング期間Ｓ及びホールド期間Ｈの合計、すなわちサンプルホールド期間がシフトレジスタ５または６から与えられるサンプリングパルスの立ち上がり期間と同じ長さとされている。もっとも、シフトレジスタから与えられるサンプリングパルスの終了時点、すなわち、データバスライン４ａ〜４ｚへのデータ書込み時点においてビデオ信号が一定の直流電圧に保持されるように、サンプルホールド回路１９〜２２におけるサンプリング開始時点は、サンプリングパルスＳＲａ〜ＳＲｄの終了時点の直後となるように設定されている。
【００４４】
本実施例においても、サンプリングパルスＳＲａ〜ＳＲｄの終了時点すなわち、データ書込み時点に先立ち、一定の期間の間サンプルホールド回路１９〜２２によりビデオ入力信号が一定の直流電圧とされることになる。例えば、ＳＲａで示すサンプリングパルスの終了期間においては、サンプルホールド回路１９によりビデオ入力ラインＡの信号が一定の直流電圧に保持されているため、該直流電圧をサンプリングトランジスタ８ａにより容易に書き込むことができる。従って、サンプリングトランジスタ８ａとして低移動度のデバイスを用いることができる。
【００４５】
また、図６から明らかなように、本実施例では、サンプルホールド回路におけるサンプリングホールド期間が、シフトレジスタから与えられるサンプリングパルスの立ち上がり期間とほぼ等しくされている。また、サンプルホールド回路におけるサンプリング期間Ｓ及びホールド期間Ｈが、それぞれ、上記サンプル回路のサンプリング期間Ｔの１／４及び３／４の長さとされているため、第１の実施例と比べて３倍の期間の間ビデオ信号が一定の直流電圧とされる。よって、第２の実施例と同様に、より一層低移動度のデバイスでサンプリングトランジスタ８ａ〜８ｄを構成することができる。
【００４６】
第４の実施例
図７は、第４の実施例に係る液晶表示装置の駆動回路を説明するための回路図である。第４の実施例の駆動回路では、２系列のシフトレジスタ３５，３６と、２本のビデオ入力ラインＡ，Ｂが用いられている。もっとも、各シフトレジスタ３５，３６の立ち上がり期間は重ならず、順次サンプリングパルスが出力される。すなわち、図８のサンプリングパルスＳＲａ〜ＳＲｄから明らかなように、第１のシフトレジスタ３５では、サンプリングパルスＳＲａが出力された後、直ちにサンプリングパルスＳＲｃが出力される。同様に、シフトレジスタ３６からも、サンプリングパルスＳＲｂが出力されたのち、直ちにサンプリングパルスＳＲｄが出力される。
【００４７】
また、サンプルホールド回路３７，３８がビデオ入力端に接続されており、サンプルホールド回路３７，３８のサンプリング期間Ｓ及びホールド期間Ｈは、それぞれ、シフトレジスタ３５，３６のサンプリングパルスの立ち上がり期間Ｔの１／２とされている。すなわち、サンプルホールド回路３７，３８のサンプリング期間とホールド期間との合計の期間は、上記サンプリング期間Ｔとほぼ等しくされている。その他の点については、第１の実施例と同様である。
【００４８】
図８から明らかなように、本実施例では、シフトレジスタ３５から与えられるサンプリングパルスの立ち上がり期間Ｔの１／２の長さの期間Ｔａにおいて、ビデオ入力ラインＡが一定の直流電圧レベルに保持され、サンプリングトランジスタ８ａによりデータバスライン４ａに直流電圧が書き込まれる。以下、データバスライン４ｂ〜４ｚについても同様にして一定の直流電圧に保持されたビデオ信号が書き込まれることになる。
【００４９】
従って、本実施例では、シフトレジスタから与えられるサンプリング期間Ｔの後半の期間Ｔａにおいて一定の直流電圧レベルのビデオ信号がサンプリングトランジスタ８ａ〜８ｚにより書き込まれることになるため、サンプリングトランジスタ８ａ〜８ｄとして、低移動度のデバイスを用いることができる。
【００５０】
しかも、本実施例では、１系列のシフトレジスタに対して１本のビデオ入力ラインＡまたはＢが接続されているため、各シフトレジスタ３５，３６の回路構成すなわち、出力波形が異なっていてもよい。
【００５１】
【発明の効果】
請求項１に記載の発明によれば、サンプルホールド回路により、ビデオ入力信号が一定の直流電圧レベルに保持され、サンプリング期間の終了時点に該直流電圧レベルがサンプリング回路によりデータバスラインに書き込まれる。従って、サンプリング回路を構成するデバイスとして、従来例に比べてより低速のデバイスを用いることが可能となる。よって、低温プロセスで得られる多結晶シリコンを用いた薄膜トランジスタように、移動度の低いデバイスを利用することができ、かつデバイス選択許容度を拡大することが可能となる。
【００５２】
また、さほど高速でないデバイスを用いたサンプリング回路を構成してもより高い周波数のビデオ信号に対応することができるため、ハイビジョン方式のような高い周波数帯域を有する信号に対応し得る表示装置を提供することが可能となる。
【００５３】
また、サンプルホールド回路におけるサンプリングホールド期間が、サンプリング回路のサンプリング周期の１／ｎ（ｎは２以上の整数）の周期とされているので、該ｎを増大させた場合にはサンプリング回路のデバイスとしてより低移動度のものを用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の表示装置の駆動回路が適用された液晶表示装置を説明するための回路図。
【図２】第１の実施例の駆動回路における各部分の出力波形を示す図。
【図３】本発明の第２の実施例の表示装置の駆動回路が適用された液晶表示装置を説明するための回路図。
【図４】第２の実施例の駆動回路における各部分の出力波形を示す図。
【図５】本発明の第３の実施例の表示装置の駆動回路が適用された液晶表示装置を説明するための回路図。
【図６】第３の実施例の駆動回路における各部分の出力波形を示す図。
【図７】本発明の第４の実施例の表示装置の駆動回路が適用された液晶表示装置を説明するための回路図。
【図８】第４の実施例の駆動回路における各部分の出力波形を示す図。
【図９】本発明におけるサンプルホールド回路の効果を説明するためのタイミングチャート図。
【図１０】従来の液晶表示装置の駆動回路を説明するための回路図。
【図１１】従来の駆動回路におけるビデオ信号の波形及びサンプリングパルスを示すタイミングチャート図。
【図１２】従来の駆動回路におけるデータバスラインへのデータの書込みを説明するためのタイミングチャート図。
【符号の説明】
１…表示パネル
５，６…シフトレジスタ
９，１０…サンプルホールド回路
Ａ，Ｂ…ビデオ入力ライン
４ａ〜４ｚ…データバスライン
８ａ〜８ｚ…サンプリングトランジスタ
１５〜１８…シフトレジスタ
１９〜２２…サンプルホールド回路
Ａ〜Ｄ…ビデオ入力ライン
【図１】
0003643605.tif 000002
【図２】
0003643605.tif 000003
【図３】
0003643605.tif 000004
【図４】
0003643605.tif 000005
【図５】
0003643605.tif 000006
【図６】
0003643605.tif 000007
【図７】
0003643605.tif 000008
【図８】
0003643605.tif 000009
【図９】
0003643605.tif 000010
【図１０】
0003643605.tif 000011
【図１１】
0003643605.tif 000012
【図１２】
0003643605.tif 000013