(57)【特許請求の範囲】
【請求項１】
電流制御型半導体からなるスイッチング素子と、
前記スイッチング素子をオンとするオン手段と、
前記スイッチング素子をオフとするオフ手段と、
前記オフ手段と前記スイッチング素子のコレクタ端子との間に接続されるツェナダイオードと、を具備したアクティブクランプ回路において、
前記ツェナダイオードは、前記スイッチング素子のコレクタ、エミッタ端子間に印加された過電圧を検出し、更に、該ツェナダイオードのツェナ耐圧は、前記スイッチング素子のベース端子開放時のコレクタ、エミッタ端子間耐圧より高く、且つ、前記スイッチング素子のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧よりも低く設定され、
前記スイッチング素子がオフとされているときに、前記ツェナダイオードが前記過電圧を検出した際に、前記スイッチング素子のベース端子を開放し、前記スイッチング素子のコレクタ、エミッタ端子間にブレイクダウン電流を流して、前記過電圧のエネルギーを前記スイッチング素子にて吸収することを特徴とするアクティブクランプ回路。
【請求項２】
前記オフ手段は、前記スイッチング素子がオフ状態で、且つ、前記ツェナダイオードが過電圧を検出した際にオンとなって、前記スイッチング素子のオフを停止させる第３のスイッチを有することを特徴とする請求項１に記載のアクティブクランプ回路。
【請求項３】
前記スイッチング素子は、
コレクタ領域である一導電型の半導体基体の一主面に接して、同一導電型のエミッタ領域を有し、前記一主面に接して前記エミッタ領域を挟み込むように配置された溝を有し、前記溝の内部には絶縁膜によって前記コレクタ領域と絶縁され、且つ、前記エミッタ領域と同電位に保たれた固定電位絶縁電極を有し、前記固定電位絶縁電極は、前記絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成するような仕事関数の導電性材料から成り、
前記エミッタ領域に接する前記コレクタ領域の一部であって、前記固定電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域には前記固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されていて、更に、前記固定電位絶縁電極を取り囲む前記絶縁膜の界面に少数キャリアを導入して反転層を形成し、前記固定電位絶縁電極から前記コレクタ領域への電界を遮蔽して前記チャネル領域に形成されたポテンシャル障壁を減少、もしくは消滅させてチャネルを開くべく、前記一主面、ならびに前記絶縁膜、ならびに前記コレクタ領域に接して、前記エミッタ領域には接しない、反対導電型のベース領域を有する半導体装置で構成されることを特徴とする請求項１または請求項２のいずれかに記載のアクティブクランプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、大電流、大電圧の半導体スイッチング素子に適したアクティブクランプ回路に関する。
【０００２】
【従来の技術】
従来より用いられているアクティブクランプ回路として、例えば、特開平１１−５５９３７号公報（以下、従来例という）に記載されているものが知られている。図８は、該従来例に記載されているアクティブクランプ回路の構成を示す回路図であり、同図では、バイポーラトランジスタ（以下、トランジスタという）のアクティブクランプ回路を示している。
【０００３】
同図において、電源の遮断等の異常時に、誘導負荷や寄生の誘導負荷成分による逆起電圧等によって、トランジスタ３０１のコレクタ、エミッタ端子間に過電圧が印加されると、トランジスタ３０１のベース、コレクタ端子間に接続されたツェナダイオード３０４が逆導通してトランジスタ３０１のベース端子へ電流が供給される。
【０００４】
この電流がベース電流となり、トランジスタ３０１がオンして、コレクタ、エミッタ端子間に電流が流れる。コレクタ、エミッタ端子間に電流が流れることによって、コレクタ、エミッタ端子間に印加された過電圧のエネルギーをトランジスタ３０１で吸収（消費）させることができ、その結果、過電圧によるトランジスタ３０１の破壊を防止することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した従来の技術を、大電流大電圧のスイッチングを行う電流駆動型半導体スイッチング素子に適用することを考えた場合、同様のアクティブクランプを実現させるためには、以下のような問題が生じる。
【０００６】
即ち、スイッチング素子のコレクタ、エミッタ端子間に過電圧が印加された場合に、スイッチング素子のコレクタ端子からエミッタ端子へ電流を流して過電圧のエネルギーを吸収するには、コレクタ、エミッタ端子間に流れる電流の値を、電流増幅率ｈFEで除算した分のベース電流が必要となる。例えば、数１００アンペア、数１００ボルトの電力系統のスイッチング用として使用されるスイッチング素子で、例えば、ｈFEを１００と仮定すると、ベース電流としては数アンペアが必要となる。
【０００７】
また、コレクタ、エミッタ端子間に印加される過電圧としては、数１００ボルト以上の値が想定される。そこで、従来の技術を適用した場合には、そのベース電流はツェナダイオードを通して供給され、また、この時ツェナダイオードのアノード、カソード端子間には高電圧（上記過電圧）が印加されているため、ツェナダイオードに加えられる電力は数１００ワット程度の大きな値になり、ツェナダイオードでの発熱が大きく、ツェナダイオードが熱的に破壊してしまうという問題が発生する。
【０００８】
従って、大電流大電圧のスイッチングを行う電流駆動型半導体スイッチング素子に対してこのような従来の技術のアクティブクランプ回路を実現することは難しい。
【０００９】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、スイッチング素子のコレクタ、エミッタ端子間に過電圧が印加された場合において、該過電圧によるエネルギーを吸収し、且つ、ツェナダイオードの破損を防止することのできるアクティブクランプ回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電流制御型半導体からなるスイッチング素子と、前記スイッチング素子をオンとするオン手段と、前記スイッチング素子をオフとするオフ手段と、前記オフ手段と前記スイッチング素子のコレクタ端子との間に接続されるツェナダイオードと、を具備したアクティブクランプ回路において、前記ツェナダイオードは、前記スイッチング素子のコレクタ、エミッタ端子間に印加された過電圧を検出し、更に、該ツェナダイオードのツェナ耐圧は、前記スイッチング素子のベース端子開放時のコレクタ、エミッタ端子間耐圧より高く、且つ、前記スイッチング素子のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧よりも低く設定され、前記スイッチング素子がオフとされているときに、前記ツェナダイオードが前記過電圧を検出した際に、前記スイッチング素子のベース端子を開放し、前記スイッチング素子のコレクタ、エミッタ端子間にブレイクダウン電流を流して、前記過電圧のエネルギーを前記スイッチング素子にて吸収することを特徴とする。
【００１１】
【発明の効果】
本発明に係るアクティブクランプ回路では、ツェナダイオードにて過電圧の発生が検出された際には、オフ手段の動作を停止させることにより、スイッチング素子のコレクタ、エミッタ間に電流を流し、過電圧のエネルギーをスイッチング素子にて吸収（消費）させるように制御する。従って、過電圧によるエネルギーを確実に吸収させることができ、スイッチング素子を保護することができる。
【００１２】
また、この際ツェナダイオードには、過電流が流れないので、ツェナダイオードダイオードが熱的に破損するという問題を回避することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の第１の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【００１４】
同図に示すように、このアクティブクランプ回路は、誘導負荷１０２を駆動するトランジスタ（スイッチング素子）１０１のローサイドスイッチ（グランド側に設けられたスイッチ）の回路構成を示している。
【００１５】
トランジスタ１０１のベース端子は、該トランジスタ１０１をオンとするオン手段１１０、及び該トランジスタ１０１をオフとするオフ手段１２０と接続されている。
【００１６】
オン手段１１０は、駆動信号発生器１０５（以下、コントローラという）からの信号を受けて、ベース電流供給用電源１０４からトランジスタ１０１のベース端子への電流の供給を実行、及び停止する。
【００１７】
また、オフ手段１２０は、コントローラ１０５からの信号を受けて、トランジスタ１０１のベース端子をエミッタ端子と短絡させる動作を実行、及び停止する。ツェナダイオード１０６は、トランジスタ１０１のエミッタ、コレクタ端子間に発生する過電圧を検出するためのものである。
【００１８】
該ツェナダイオード１０６のアノード端子は、オン手段１１０、及びオフ手段１２０の双方に接続されている。また、ツェナダイオード１０６のカソード端子は、トランジスタ１０１のコレクタ端子に接続されている。
【００１９】
図２は、図１に示したオン手段１１０、及びオフ手段１２０のそれぞれのブロックを、具体的な回路素子で置き換えて示した回路図である。
【００２０】
同図に示すように、オン手段１１０は、２つのＭＯＳＦＥＴ１１１，１１２と、抵抗１１３と、制御用電源１１４と、を具備している。また、オフ手段１２０は、２つのＭＯＳＦＥＴ１２１，１２２と、２つの抵抗１２３，１２４と、を具備している。
【００２１】
次に、本実施形態の動作について説明する。コントローラ１０５からトランジスタ１０１をオンとするためのオン信号が出力されると、ＭＯＳＦＥＴ１１１がオンとなり、ベース電流供給用電源１０４からトランジスタ１０１のベース端子に電流が供給される。
【００２２】
これにより、トランジスタ１０１がオンとなり、電源１０３から誘導負荷１０２を経由して、トランジスタ１０１のコレクタ、エミッタ端子間に電流が流れ、誘導負荷１０２が動作する。
【００２３】
他方、コントローラ１０５からトランジスタ１０１をオフとするためのオフ信号が出力されると、ＭＯＳＦＥＴ１２１がオンとなり、トランジスタ１０１のベース端子がエミッタ端子と短絡される。その結果、トランジスタ １０１がオフとなり、誘導負荷１０２の動作が停止する。
【００２４】
ここで、コントローラ１０５から出力されるオン信号、及びオフ信号は、オン手段１１０とオフ手段１２０とを同時に動作させないように、設定されている。
【００２５】
いま、電源１０３が遮断される等の異常が発生し、トランジスタ１０１がオフとなっているときに、コレクタ、エミッタ端子間に過電圧が印加されると、ツェナダイオード１０６が逆導通して、ＭＯＳＦＥＴ１２２（第１のスイッチ）がオンとなる。すると、ＭＯＳＦＥＴ１２１がオフとなり、オフ手段１２０の動作が停止する。
【００２６】
これと同時に、ＭＯＳＦＥＴ１１２（第２のスイッチ）がオンとなり、ＭＯＳＦＥＴ１１１がオンとなって、トランジスタ１０１のベース端子にベース電流供給用電源１０４からベース電流が供給される。これにより、トランジスタ１０１がオンとなり、コレクタ、エミッタ端子間に電流が流れる。
【００２７】
即ち、トランジスタ１０１がオフとなっているときに、該トランジスタ１０１のコレクタ端子に過電圧が印加された際には、動作状態にあったオフ手段１２０の動作が停止し、停止状態にあったオン手段１１０が動作を開始し、トランジスタ１０１がオンとなって、トランジスタ１０１のコレクタ、エミッタ端子間に電流が流れる。これにより、過電圧のエネルギーをトランジスタ１０１で吸収することができ、アクティブクランプ動作を実現する。
【００２８】
また、本実施形態においては、トランジスタ１０１のコレクタ、エミッタ端子間に過電圧が印加された場合、ツェナダイオード１０６に流れる電流は、ＭＯＳＦＥＴ１１２及びＭＯＳＦＥＴ１２２のゲートを充電するための過渡的な電流が流れるだけであり、トランジスタ１０１をオンとするためのベース電流を流すわけではない。
【００２９】
従って、ツェナダイオード１０６に流れる電流は小さく、ツェナダイオード１０６の発熱によって該ツェナダイオード１０６が破壊するというトラブルを回避することができる。
【００３０】
このときのクランプ電圧は、ツェナダイオード１０６のツェナ電圧Ｖzで決定され、クランプ電圧をトランジスタ１０１のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧ＢＶces以下の範囲で任意に決定することができる。
【００３１】
なお、本実施形態では、スイッチング素子としてバイポーラトランジスタ１０１を用いる例について説明したが、本発明はこれに限定されるものではなく、電流制御型半導体からなるその他のスイッチング素子についても適用することができる。
【００３２】
次に、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【００３３】
同図に示すように、このアクティブクランプ回路は、前述した第１の実施形態と同様に、誘導負荷２０２を駆動するトランジスタ（スイッチング素子）２０１のローサイドスイッチ（グランド側に設けられたスイッチ）の回路構成を示している。
【００３４】
トランジスタ２０１のベース端子は、該トランジスタ２０１をオンとするためのオン手段２１０と、オフとするためのオフ手段２２０と、の双方に接続されている。
【００３５】
オン手段２１０は、駆動信号発生器（コントローラ）２０５からの信号を受けて、ベース電流供給用電源２０４からトランジスタ２０１のベース端子への電流の供給を実行、及び停止する。
【００３６】
オフ手段２２０は、コントローラ２０５からの信号を受けて、トランジスタ２０１のベース端子をエミッタ端子と短絡させる動作を実行、及び停止する。
【００３７】
ツェナダイオード２０６は、トランジスタ２０１のエミッタ、コレクタ端子間に発生する過電圧を検出する。該ツェナダイオード２０６のアノード端子は、オフ手段２２０と接続されており、オン手段２１０には接続されていない。また、ツェナダイオード２０６のカソード端子は、トランジスタ２０１のコレクタに接続されている。
【００３８】
図４は、図３に示したオン手段２１０、及びオフ手段２２０の、具体的な構成を示した回路図であり、同図に示すように、オン手段２１０は、ＭＯＳＦＥＴ２１１から構成されている。また、オフ手段２２０は、２つのＭＯＳＦＥＴ２２１，２２２と、２つの抵抗２２３，２２４と、を具備している。
【００３９】
次に、上述のように構成された本実施形態の動作について説明する。コントローラ２０５からオン信号が出力されると、ＭＯＳＦＥＴ２１１がオンとなり、ベース電流供給用電源２０４からトランジスタ２０１のベース端子に電流が供給される。これにより、トランジスタ２０１がオンとなり、電源２０３から誘導負荷２０２を経由してトランジスタ２０１のコレクタ、エミッタ端子間に電流が流れ、誘導負荷２０２が動作する。
【００４０】
また、コントローラ２０５からオフ信号が出力されると、ＭＯＳＦＥＴ２２１がオンとなり、トランジスタ２０１のベース端子がエミッタ端子に短絡され、該トランジスタ２０１がオフとなる。ここで、第１の実施形態と同様に、コントローラ２０５から出力されるオン信号、及びオフ信号は、オン手段２１０と、オフ手段２２０とを同時に動作させないように設定された信号である。
【００４１】
いま、トランジスタ２０１がオフとされているときに、トランジスタ２０１のコレクタ、エミッタ端子間に過電圧が印加されると、ツェナダイオード２０６が逆導通してＭＯＳＦＥＴ２２２（第３のスイッチ）がオンとなる。すると、ＭＯＳＦＥＴ２２１がオフとなり、オフ手段２２０の動作が停止される。この際、オン手段２１０は停止したままである。
【００４２】
これにより、トランジスタ２０１のベース端子は、開放状態となっている。過電圧がトランジスタ２０１のベース端子開放時の、コレクタ、エミッタ端子間耐圧ＢＶceoの値よりも大きい場合には、トランジスタ２０１のコレクタ、エミッタ端子間にブレイクダウン電流Iceoが流れる。この電流が流れることによって、過電圧のエネルギーをトランジスタ２０１で吸収して、アクティブクランプが実現される。
【００４３】
即ち、本実施形態においては、トランジスタ２０１がオフしているときに、該トランジスタのコレクタ、エミッタ端子間に過電圧が印加された際、動作状態にあるオフ手段２２０の動作が停止し、ベース端子が開放の状態でトランジスタ２０１がブレイクダウンする。そして、トランジスタ２０１のコレクタ、エミッタ端子間にブレイクダウン電流が流れることにより、過電圧のエネルギーをトランジスタ２０１で吸収して、アクティブクランプ動作を実現する。
【００４４】
トランジスタ２０１のコレクタ、エミッタ端子間に過電圧が印加された際には、ツェナダイオード２０６に流れる電流は、ＭＯＳＦＥＴ２２２のゲートを充電するための過渡的な電流が流れるだけであり、トランジスタ２０１をオンとするためのベース電流を流すわけではない。従って、ツェナダイオード２０６に流れる電流は小さく、ツェナダイオード２０６での発熱が抑制され、該ツェナダイオード２０６の熱的破壊を防止することができる。
【００４５】
ここで、図５にトランジスタの耐圧特性とツェナダイオード２０６の逆方向特性のＩＶ（電流、電圧）特性の概略図を示す。この実施形態においては、ツェナダイオード２０６のツェナ電圧Ｖzは、トランジスタ２０１のＢＶceoの値よりも大きく、ＢＶcesよりも小さい範囲で設定する。
【００４６】
この範囲でのＶzの設定であれば、過電圧印加時に、ツェナダイオード２０６が逆導通され、トランジスタ２０１のコレクタ、エミッタ端子間にＢＶceoの電圧が印加されて、アクティブクランプが実現される。ここで、アクティブクランプとは、過電圧によるスイッチング素子の破壊を防止するためのものであり、素子を破壊にもたらす過電圧の大きさはＢＶces以上であると考えることができるため、ツェナダイオード２０６のツェナ電圧Ｖzが上記範囲に限定されることは通常問題にはならないと考えられる。
【００４７】
また、本実施形態においては、トランジスタのＢＶceoは、ＢＶcesよりも低くなっているということを利用している。また、トランジスタのコレクタ、エミッタ端子間がＢＶcesでブレイクダウンすると、素子中の局所的な部分（例えば、ガードリング部）に電界が集中し、その部分で破壊に至ってしまうが、ＢＶceoでのブレイクダウンでは、素子中の広範囲で電界がかかるため、ＢＶcesでのブレイクダウンと比較して破壊しにくいという利点がある。
【００４８】
ここで、バイポーラトランジスタは、その構造によってはＢＶceoでのブレイクダウン時に、二次降伏が起こる可能性があり、ＢＶceoが不安定領域にある。そのため、ＢＶceoでのブレイクダウンによってコレクタ、エミッタ端子間に電流を流すという手法の積極的な使用が好適とならない場合がある。以下に示す第３の実施形態では、この問題を解決している。
【００４９】
以下、本発明の第３の実施形態について説明する。図６、及び図７は、本発明の第３の実施形態に係るアクティブクランプ回路の構成を示すブロック図、及び具体的な回路図である。
【００５０】
本実施形態は、前述した第２の実施形態の図３，図４に示したバイポーラトランジスタ２０１を、ＧＴＢＴ２０７に置き換えた構成となっている。
【００５１】
ＧＴＢＴ２０７としては、例えば、特開平６−２５２４０８号公報に記載されたものを用いることができる。即ち、ＧＴＢＴ２０７は、コレクタ領域となるｎ型（一導電型）の半導体基体の一主面に接して、ｎ型のエミッタ領域を有し、この一主面に接してエミッタ領域を挟み込むように配置された溝を有している。更に、この溝の内部には絶縁膜によってコレクタ領域と絶縁され、且つ、エミッタ領域と同電位に保たれた固定電位絶縁電極を有し、固定電位絶縁電極は、前記絶縁膜を介して隣接するコレクタ領域に空乏領域を形成するような仕事関数の導電性材料から成る。
【００５２】
更に、エミッタ領域に接するコレクタ領域の一部であって、固定電位絶縁電極によって挟み込まれたチャネル領域を有し、このチャネル領域には固定電位絶縁電極の周囲に形成された空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されている。また、固定電位絶縁電極を取り囲む絶縁膜の界面に少数キャリアを導入して反転層を形成し、固定電位絶縁電極からコレクタ領域への電界を遮蔽してチャネル領域に形成されたポテンシャル障壁を減少、或いは消滅させてチャネルを開くべく、一主面、絶縁膜、及びコレクタ領域に接して、エミッタ領域には接しない、ｐ型（反対導電型）のベース領域を有する半導体装置として構成されている。
【００５３】
そして、ＧＴＢＴ２０７は、主電流経路であるコレクタ、エミッタ領域間にはｐｎ接合が存在しないので、ＢＶceoでのブレイクダウン時においても二次降伏が起こらない。従って、ＢＶceoが安定な領域に存在することから、前述した第２の実施形態に示した手法を積極的に使用することが可能である。
【００５４】
なお、上述した各実施形態の説明では、ローサイドスイッチの構成について説明したが、本発明は、これに限定するものではなく、ハイサイドスイッチ、ハーフブリッジ構成、Ｈブリッジ構成、インバータ構成等、スイッチング素子の取り得るさまざまな回路構成において適用可能である。また電流制御型スイッチング素子としては、主にバイポーラトランジスタを使用する例について説明したが、これについても、本発明はバイポーラトランジスタに限定するものではなく、ＧＴＢＴ等の、他の電流制御型スイッチング素子について適用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図２】図１に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図３】本発明の第２の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図４】図３に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図５】ＢＶceo、ＢＶces、及びＶzの関係を示す特性図である。
【図６】本発明の第３の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図７】図６に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図８】アクティブクランプ回路の従来例を示す回路図である。
【符号の説明】
１０１，２０１，３０１  バイポーラトランジスタ
１０２，２０２，３０２  誘導負荷
１０３，２０３，３０３  電源（負荷駆動用）
１０４，２０４  ベース電流供給用電源
１０５，２０５，３０５  駆動信号発生器（コントローラ）
１０６，２０６，３０４  ツェナダイオード
１１０，２１０  オン手段
１１１，１１２，１２１，１２２，２１１，２２１，２２２  ＭＯＳＦＥＴ
１１３，１２３，１２４，２２３，２２４  抵抗
１１４  電源（制御用）
１２０，２２０  オフ手段
２０７  ＧＴＢＴ
【図１】
0003666475.tif 000002
【図２】
0003666475.tif 000003
【図３】
0003666475.tif 000004
【図４】
0003666475.tif 000005
【図５】
0003666475.tif 000006
【図６】
0003666475.tif 000007
【図７】
0003666475.tif 000008
【図８】
0003666475.tif 000009