(57)【特許請求の範囲】
【請求項１】
光ディスクの再生波形のエンベロープレベルを常に一定に保持する自動利得制御手段と、
前記自動利得制御手段から出力される再生波形ひずみを除去し、かつ周波数特性が可変である波形等化手段と、
前記波形等化手段の出力を所定のビット数で離散化して出力をするＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の出力からビット同期クロック位置を演算し、かつ前記ビット同期クロック位置での再生波形レベルを推定し、ビット同期クロックと、前記ビット同期クロックに同期した推定データを出力するデジタルＰＬＬ手段と、
前記デジタルＰＬＬ手段から出力される前記推定データをビタビアルゴリズムを用いてビット列に復号するビタビ検出手段と、
前記デジタルＰＬＬ手段から出力される前記ビット同期クロックに同期した推定データと、あらかじめ設定されている波形等化の目標値とから前記デジタルＰＬＬ手段から出力される前記ビット同期クロックごとに、前記あらかじめ設定されている波形等化の目標値に対する前記推定データの誤差である等化誤差を演算する演算手段とを、
有する光ディスクの復号装置であって、
前記ビット同期クロックに同期した推定データと、前記あらかじめ設定されている波形等化の目標値とから求まる前記等化誤差を用いて、前記ビタビアルゴリズムの復号の際に必要となるメトリック演算のための予測値を演算し、前記ビタビ検出手段に出力する手段を、
有する光ディスクの復号装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＶＤ（デジタル・バーサタイル・ディスク）や、ＣＤ（コンパクト・ディスク）などの光ディスクに記録されたデジタルデータを再生するための再生装置に用いる光ディスクの復号装置に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
図１１はこの種の従来の光ディスクの復号装置の構成を示すブロック図である。同図において、ディスク上のトラックに記録された情報に対応する再生ＲＦ（Radio Frequency：無線周波）信号が可変ゲイン増幅器１１に加えられる。この可変ゲイン増幅器１１はゲイン制御信号によって信号振幅（エンベロープ）を一定に保持して出力するもので、その出力が波形等化回路１２に加えられる。波形等化回路１２は信号伝送特性の伝送帯域不足などによって生ずる波形ひずみの除去、すなわち入力波形信号を修正して波形干渉を少なくして高密度化を図るものである。レベル検出制御回路１３は波形等化回路１２の出力信号振幅（エンベロープ）と所定の目標値とを比較し、出力信号振幅（エンベロープ）を目標値に一致させるゲイン制御信号を出力して、可変ゲイン増幅器１１のゲインを制御する。
【０００３】
波形等化回路１２の出力は加算器１４の一方の入力として加えられ、この加算器１４の出力が二値化回路１５によって中心レベルを超えるか否かのレベル比較動作によって二値化され、再生符号系列として出力される。この場合、光ディスク成形状態などの原因によって生じた非対称な波形では、二値化のためのレベル比較動作を行う中心レベルがずれを持つことがあるため、レベル比較動作の中心レベルの調整手段としてのオートスライサ１６が、二値化された信号を用いて、中心レベルを調整する信号を出力し、加算器１４の他方の入力として加えられる。また、二値化された再生符号系列に基づいて、ＰＬＬ（フェーズ・ロックド・ループ）１７が、再生符号系列の基本周期毎に発生する同期信号、すなわちビット同期クロックを生成して出力する。
【０００４】
図１１に示した従来の光ディスクの復号装置にあっては、光ピックアップの出力である再生ＲＦ信号を波形等化した後、二値化後の直流レベルが基準レベルとなるよう二値化回路１５が二値に変換して出力をしているだけであり、ＤＶＤなどの高密度ディスクにおいて、例えば、光ピックアップとディスクとの相対角にずれを生じた場合などに、十分な信号対雑音比（Ｓ／Ｎ比）が取れず、したがって、信頼性の高いデジタルデータを復号することが難しいという問題を有していた。
【０００５】
この問題を解決するために、ビタビ復号処理により見かけ上の信号対雑音比を上げようとする復号器が、文献「ＰＩＯＮＥＥＲ Ｒ＆Ｄ」（Vol．6．No．2）に「ＤＶＤ再生用ビタビ復号器の開発」として報告がなされている。図１２はビタビ復号を用いる従来のもう一つの光ディスクの復号装置を構成するブロック図である。図中、図１１と同一の要素には、同一の符号を付してその説明を省略する。ここでは、図１１の構成要素に対して、リミッタを含んでなるＡ／Ｄ変換器１８と、ビタビ検出回路１９とが、新たに付加されている。
【０００６】
図１２において、Ａ／Ｄ変換器１８は、ＰＬＬ１７のビット同期クロックをサンプリングパルスとして、波形等化回路１２の出力を離散化し、同時にリミッタにより離散化した値が、三値となるよう波高値制限を行う。ビタビ検出回路１９は高”Ｈ”、ゼロ”０”、低”Ｌ”の三値を予測値としたメトリック演算を行い、ビタビ復号処理を行って再生符号系列を出力する。
【０００７】
ところで、図１２に示した従来の光ディスクの復号装置にあっては、メトリック演算を三値のみで行うようにリミッタによって波高値制限をしているために、元来再生信号が持っている距離特性を十分に用いることができず、そのために、ビタビ復号処理を行うことによる信号対雑音比の向上を十分に成し得ないという問題があった。一方、リミッタをかけずにビタビ復号を行う場合、ディスク成形の際のピットとランドの長さの不均一などによって生じる再生信号の非対称性がビタビ復号に悪影響を及ぼすという問題が生じる。
【０００８】
本発明は、上記の問題点を解決するために成されたもので、再生ＲＦの信号対雑音比が低い信号あるいは、ディスク成形時などの問題によって生じる非対称な波形に対しても好適な復号を可能にするとともに、復号性能の向上を図り得る光ディスクの復号装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
ビタビ復号処理を行って、再生符号系列を出力する従来の光ディスクの復号装置は、メトリック演算に用いる予測値が三値に制限された固定値であるがために、信号対雑音比の向上が不十分であった。一方、三値に制限を行わない場合、再生波形の非対称性がビタビ復号に悪影響を与える。ところで、復号器の復号性能は、波形等化器の波形等化特性（周波数特性）を再生信号の品質（周波数特性の時間的変動）に合わせ、適応的に変えることにより、向上させることが可能である。本発明は、復号器に用いるビタビ検出器におけるメトリック演算の予測値を、再生波形のサンプル点、すなわちデータ点での分布をもとにした演算などによって求め、メトリック演算の予測値を最良の値に設定すると同時に、再生信号と等化目標値とから波形等化信号の等化誤差を演算し、この誤差信号を最小にするように波形等化回路の周波数特性を適応的に変えることにより、復号性能の向上を図るものである。
【００１１】
すなわち、本発明によれば、光ディスクの再生波形のエンベロープレベルを常に一定に保持する自動利得制御手段と、
自動利得制御手段から出力される再生波形ひずみを除去し、かつ周波数特性が可変である波形等化手段と、
波形等化手段の出力を所定のビット数で離散化して出力をするＡ／Ｄ変換手段と、
Ａ／Ｄ変換手段の出力からビット同期クロック位置を演算し、かつビット同期クロック位置での再生波形レベルを推定し、ビット同期クロックと、ビット同期クロックに同期した推定データを出力するデジタルＰＬＬ手段と、
デジタルＰＬＬ手段から出力される推定データをビタビアルゴリズムを用いてビット列に復号するビタビ検出手段と、
デジタルＰＬＬ手段から出力されるビット同期クロックに同期した推定データと、あらかじめ設定されている波形等化の目標値とからデジタルＰＬＬ手段から出力されるビット同期クロックごとに、あらかじめ設定されている波形等化の目標値に対する推定データの誤差である等化誤差を演算する演算手段とを有する光ディスクの復号装置であって、
ビット同期クロックに同期した推定データと、あらかじめ設定されている波形等化の目標値とから求まる等化誤差を用いて、ビタビアルゴリズムの復号の際に必要となるメトリック演算のための予測値を演算し、ビタビ検出手段に出力する手段を、有する光ディスクの復号装置が提供される。
【００１２】
【発明の実施の形態】
以下、本発明を好適な実施形態に基づいて詳細に説明する。
図１は本発明の第１の実施形態の構成を示すブロック図であり、図中、従来装置を示す図１２と同一の要素には同一の符号を付してその説明を省略する。ここで、波形等化回路１２Ａは、図２に示すように、波形等化信号入力端とＣ−１、Ｃ０、Ｃ１なるタップ係数制御信号入力端とを有し、このうち、波形等化信号入力端には二つの遅延要素Ｄが直列に接続され、これら遅延要素の合計３個の入、出力端にそれぞれタップ係数Ｃ−１、Ｃ０、Ｃ１を乗算する乗算器Ｍ１，Ｍ２，Ｍ３と、これらの乗算器を介して得られた値を加算する加算器とを含み、この加算器の出力を波形等化出力とする構成になっている。こうして、波形等化回路１２Ａはタップ係数Ｃ−１、Ｃ０、Ｃ１によって、その周波数特性が可変となる。ところで、図１に示す本発明の第１の実施形態の構成は、図１２に示した従来装置に対して、予測値制御／等化誤差演算回路２０と、タップ係数制御回路２１とが、新たに付加されている。このうち、予測値制御／等化誤差演算回路２０はＡ／Ｄ変換器１８の出力に基づいて、サンプル値が取り得るレベルに対する５個の予測値を生成すると同時に、波形等化回路１２Ａの等化誤差の演算を実行できるものである。タップ係数制御回路２１は予測値制御／等化誤差演算回路２０で演算された等化誤差が最小となるように波形等化回路１２Ａの乗算器Ｍ１，Ｍ２，Ｍ３で各タップに乗ぜられるタップ係数Ｃ−１、Ｃ０、Ｃ１を調整するものである。
本例では３つのタップを持つ波形等化回路を示しているが、３つのタップ以上でも本例は有効である。また、信号の復号に必要な帯域以上の周波数は図示せぬ低域通過フィルタで減衰がなされているものとする。
【００１３】
上記のように構成された本実施形態の動作について、以下に説明する。
従来例に示した適応的な波形等化を行わない場合、波形等化回路１２の出力波形のアイパタンは図３（ａ）に示すようになる。これに対し、本実施の形態における波形等化回路１２Ａで理想的な等化が行われた場合、出力波形のアイパタンは図３（ｂ）に示したようになる。図３（ｂ）に示した波形は、いわゆるパーシャルレスポンスのＰＲ（１，１，１，１）特性（孤立波入力に対し、ビット同期クロック位置で、１，１，１，１なる応答波形となるように等化を行う。）を持つよう波形等化を行った例であるが、他のパーシャルレスポンス特性を用いる場合についても、本例は有効である。
【００１４】
図３（ａ）、図３（ｂ）中の矢印↑がＰＬＬ１７で生成されたビット同期クロックによるサンプリング点であり、サンプリング点でそれぞれＡ／Ｄ変換を行うと、波形等化回路１２Ａの出力のデジタル変換値は、５値のうち何れかの値に近い値で表現することができる。図１に示した予測値制御／等化誤差演算回路２０は５個の予測値を生成してビタビ検出回路１９に加えるとともに、波形等化の目標値と、デジタル変換値とから等化誤差を演算し、タップ係数制御回路２１に加える。本実施の形態では、図４に示すように波形等化の目標値は値の大きい順に、Ｕ，ＭＵ，０，−ＭＬ，−Ｌの5値に設定されているものとする。
【００１５】
以下、予測値制御／等化誤差演算回路２０で成される等化誤差演算と、予測値演算について、詳細に説明する。
可変ゲイン増幅器１１及びレベル検出制御回路１３で構成される自動利得制御回路（Automatic Gain Control：ＡＧＣ）によって、波形等化回路１２Ａの出力波高値は、ほぼ一定に保たれる。そこで、対称性、波形等化特性がともに理想的な場合のＡ／Ｄ変換器１８の出力（デジタル変換値）は、図４に示すようにレベルＵ，ＭＵ，０，−ＭＬ，−Ｌの何れかの値に収束する。また、このときのビタビ検出回路１９の動作は、図５（ａ）に示す状態遷移図に基づいた復号動作を行う。図５（ｂ）には図５（ａ）の状態の遷移に対する入力データ系列の３ビットを示す。このときの復号トレリスは図６に示す構成となる。ビタビ検出回路１９では、図６において、それぞれの状態遷移の矢印に付してある「入力データ／出力レベル」に従ってＵ，ＭＵ，０，−ＭＬ，−Ｌをメトリック演算の予測値としたデータの復号を行う。
【００１６】
以下、波形等化回路１２Ａに出力をするタップ制御係数信号の生成動作について、予測値制御／等化誤差演算回路２０、及びタップ係数制御回路２１の動作の説明をする。
Ａ／Ｄ変換器１８の出力はサンプル毎に予測値制御／等化誤差演算回路２０に加えられ、等化誤差が演算される。時刻ｋでの等化誤差をｅｋとすると、ｅｋはサンプル値と、それにもっとも近い等化目標値との差から求めることができる。時刻ｋにおける等化誤差ｅｋは、タップ係数制御回路２１でＣ−１、Ｃ０，Ｃ１のタップ係数が演算、更新される。本例では、公知のＺＦ（ゼロ・フォーシング）アルゴリズムによる演算例を示す。以下の式がＺＦアルゴリズムを用いた場合のタップ係数制御回路２１におけるタップ係数演算動作になる。
【００１７】
Cn[i+1] = Cn[i]−α×Σsgn(S∧(k-n)×ek)
ここで、ＣｎがＣ−１，Ｃ０，Ｃ１なる係数、ｉが係数更新単位であり、動作クロックを単位として所定の時間で定められる。αは１より小さい更新係数、Σは更新単位時間でのサンプル数の総和、Ｓ∧（ｋ−ｎ）は等化目標値を示す。すなわち、ｉ＋１番目のタップ係数はｉ番目のタップ係数を上式右辺第２項で修正をするという意味をなす。
なお、本式で用いているｓｇｎ関数は
【００１８】
ｓｇｎ（ｘ）＝  １    （ｘ＞０，ｘ＝０）
ｓｇｎ（ｘ）＝−１    （ｘ＜０）
なるシグネチャ関数である。
タップ係数制御回路２１では、初期タップ係数設定値に対し、本式により予測値制御／等化誤差演算回路２０から出力される等化誤差をもとに、更新時間単位毎に順次Ｃ−１，Ｃ０，Ｃ１が更新され、タップ係数制御信号として、波形等化回路１２Ａに出力される。本例では、ＺＦアルゴリズムに基づく演算例を述べたが、他の公知の適応等化アルゴリズム、例えば、ＭＳＥ（ミーン・スクエア・エラー）アルゴリズムなどでも本回路は適用が可能である。
【００１９】
信号対雑音比が良好で、再生信号の対称性が良好な等化波形の場合は前出のように等化目標Ｕ，ＭＵ，０，−ＭＬ，−Ｌにサンプル値が収束し、ビタビ検出回路１９でのメトリック演算の予測値はＵ，ＭＵ，０，−ＭＬ，−Ｌなる等化目標値と等しい値を用いればよい。
一方、対称性が良好ではない、あるいは、波形等化回路１２Ａで十分に等化が成されていない等化波形の場合、Ｕ，ＭＵ，０，−ＭＬ，−Ｌをメトリック演算の予測値とするビタビ復号では、十分な復号性能が得られなくなる。
このような場合のＡ／Ｄ変換器１８から出力されるデジタル変換値の分布（ヒストグラム）を図７に示す。本例のように対称性が良好ではない、あるいは、波形等化回路１２Ａで十分に等化が成されていない等化波形の場合、メトリック演算の予測値はＵ，ＭＵ，０，−ＭＬ，−Ｌを等化波形に合わせて変更をした方が、ビタビ復号での復号性能が向上する。
【００２０】
予測値制御／等化誤差演算回路２０では、このような場合に以下に述べる方法によって、メトリック演算の予測値をビタビ検出回路１９に出力をする。
Ａ／Ｄ変換器１８から出力されるデジタル変換値は、サンプリング単位毎に予測値制御／等化誤差演算回路２０で等化誤差ｅｋが計算される。ここで、等化誤差を求める際に得られる、Ｕ，ＭＵ，０，−ＭＬ，−Ｌなる等化目標値に対する等化誤差ｅｋの平均が、予測値制御／等化誤差演算回路２０で求められ、Ｕ，ＭＵ，０，−ＭＬ，−Ｌを修正し、ビタビ検出回路１９にメトリック演算の予測値として出力される。
【００２１】
予測値制御／等化誤差演算回路２０及び、タップ係数制御回路２１は、乗算器、加算器などの論理回路により、構成が可能であるが、マイクロコントローラなどの演算手段によっても容易に構成が可能である。
【００２２】
図８は３個の予測値に基づいてビタビ復号処理を行った従来装置のＳ／Ｎ比とエラーレートとの関係を特性線Ａとして示し、５個の予測値に基づいてビタビ復号を行う第１の実施形態の信号対雑音比とエラーレートとの関係を特性線Ｂとして示したものである。この図から明らかなように、第１の実施形態によれば、ビタビ復号処理をすることによる信号対雑音比を十分に向上させることができる。
【００２３】
図９は本発明の第２の実施形態の構成を示すブロック図であり、図中、第１の実施形態を示す図１と同一の要素には同一の符号を付してその説明を省略する。
この実施形態は図１中の二値化回路１５、オートスライサ１６及びＰＬＬ１７を除去し、ビット同期クロックの生成及びビット同期クロック位置でのデータ推定をデータ推定／ＰＬＬ回路２２により行ういわゆるデジタルＰＬＬ回路としたものである。そのために、波形等化回路１２Ａの出力信号はビット同期クロックよりも周波数が高いサンプリングクロックによって所定ビット幅のデータ列に離散化される。離散化されたデジタル信号はデータ推定／ＰＬＬ回路２２に入力され、ビット同期クロックの生成と、ビット同期クロック位置でのデータ値推定が行われる。
【００２４】
本実施形態では、波形等化回路１２Ａで再生波形ひずみを除去した後で、Ａ／Ｄ変換をしているが、もちろん波形等化回路１２Ａの前段でＡ／Ｄ変換をする構成にすることも可能である。図１０はデータ推定／ＰＬＬ回路２２の動作を説明するためのタイムチャートである。図示したように、時刻ｋ−１、ｋ、ｋ＋１において、サンプリングクロックで離散化されたデータ系列をＸｋ−１、Ｘｋ、Ｘｋ＋１とすると、Ｘｋ−１とＸｋとの間でゼロクロス点が検出され、ここが位相点となって、図示せぬループフィルタとＶＣＯとによって、ＰＬＬが構成できる。ビット同期クロックはサンプリングクロックのクロック出力を位相情報をもとにして引き抜くことにより、得ることができる。データの推定は、サンプリング系列から、線形補間や、畳み込み演算などの演算処理によって、求めることができ、本図ではＸｋ−１とＸｋとから、Ｓ∧ｎ、ＸｋとＸｋ＋１とからＳ∧ｎ＋１を得ることができる。
【００２５】
このデータ推定／ＰＬＬ回路２２から出力された推定データとビット同期クロックとによって、第１の実施の形態と同様にビタビ検出回路１９へ出力する予測値、及び波形等化回路１２Ａへ出力するタップ制御信号を生成することができる。
また、波形等化回路の前段でＡ／Ｄ変換をした場合での動作も同様である。
【００２６】
以上の説明によって明らかなように、本発明によれば、ＤＶＤあるいはＣＤのような光ディスクに記録されたデジタルデータを再生するに当たり、波形等化回路の出力からビット同期クロックごとに等化目標値に対する等化誤差ｅｋの平均値を計算し、ビタビ検出回路のメトリック演算予測値を修正できるので、構成の複雑な回路を用いたり、複雑な演算処理を実行することなしに、対雑音特性に優れ、再生ＲＦ信号波形の信号対雑音比が低いあるいは、波形等化回路では補正が不可能な非対称性を持った信号に対しても好適な復号を可能にすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の構成を示すブロック図である。
【図２】図１に示した第１の実施形態を構成する波形等化回路の詳細な構成を示すブロック図である。
【図３】図１に示した第１の実施形態の動作を説明するために、波形等化後のアイパタンと、サンプリング点との関係を示した線図である。
【図４】図１に示した第１の実施形態の動作を説明するために、波形等化回路の目標値を示した線図である。
【図５】図１に示した第１の実施形態の動作を説明するための、ビタビ検出回路の状態遷移図である。
【図６】図１に示した第１の実施形態の動作を説明するために、ビタビ検出回路のトレリス線図を示した図である。
【図７】図１に示した第１の実施形態の動作を説明するために、サンプルレベルとサンプル個数の関係を示したヒストグラムである。
【図８】図１に示した第１の実施形態の動作を説明するために、Ｓ／Ｎ比とエラーレートとの関係を、従来装置のそれと併せて示した線図である。
【図９】本発明の第２の実施形態の構成を示すブロック図である。
【図１０】図９に示した第２の実施形態を構成するデータ推定／ＰＬＬ回路の具体的な動作説明図である。
【図１１】従来の光ディスクの復号装置の構成を示すブロック図である。
【図１２】従来の他の光ディスクの復号装置の構成を示すブロック図である。
【符号の説明】
１１  可変ゲイン増幅器（自動利得制御手段）
１２Ａ  波形等化回路（波形等化手段）
１３  レベル検出制御回路（レベル検出制御手段）
１５  二値化回路（二値化手段）
１６  オートスライサ
１７  ＰＬＬ
１８  Ａ／Ｄ変換器（Ａ／Ｄ変換手段）
１９  ビタビ検出回路（ビタビ検出手段）
２０  予測値制御／等化誤差演算回路（予測値制御／等化誤差演算手段）
２１  タップ係数制御回路（係数制御手段）
２２  データ推定／ＰＬＬ回路（データ推定手段／ＰＬＬ）
【図１】
0003638093.tif 000002
【図２】
0003638093.tif 000003
【図３】
0003638093.tif 000004
【図４】
0003638093.tif 000005
【図５】
0003638093.tif 000006
【図６】
0003638093.tif 000007
【図７】
0003638093.tif 000008
【図８】
0003638093.tif 000009
【図９】
0003638093.tif 000010
【図１０】
0003638093.tif 000011
【図１１】
0003638093.tif 000012
【図１２】
0003638093.tif 000013