(57)【特許請求の範囲】
【請求項１】
映像入力信号あるいはそれを基に生成された入力信号、および、内部同期信号が入力され、前者の入力信号に含まれる同期信号成分の入力タイミングと後者の内部同期信号に含まれる同期信号成分の入力タイミングとの入力タイミング差に基づき周期補正信号を出力する位相比較回路と、
上記周期補正信号が入力され、当該周期補正信号に基づいて上記内部同期信号の同期信号成分の出力周期を調整して出力する同期信号発生回路と、
上記位相制御回路から上記周期補正信号が出力されないように制御する出力停止信号を出力する出力制御回路とを有し、
上記内部同期信号を上記映像入力信号に同期した信号として出力する同期信号生成装置において、
上記出力制御回路は、当該映像入力信号の同期サイクル毎に当該サイクルよりも短い期間となる上記出力停止信号を出力し、しかも、上記いずれかの同期信号成分に基づいて映像入力信号の同期サイクルを判断して、少なくとも、１／２同期サイクル毎に同期信号成分が含まれる同期サイクル、および、当該同期サイクルの１つ前の同期サイクルにおいては、他の同期サイクルに比べて上記出力停止信号の出力期間を長く出力することを特徴とする同期信号生成装置。
【請求項２】
出力制御回路は、各同期サイクル毎に各出力停止期間に対応する複数のカウントを行って、当該各カウント期間の長さに応じた複数のカウント信号を出力する期間カウンタと、当該複数のカウント信号のなかから１つを択一的に選択して出力停止信号として出力するセレクタとを有することを特徴とする請求項１記載の同期信号生成装置。
【請求項３】
出力制御回路は、同期信号成分によりセットされるフラグレジスタと、当該フラグレジスタをリセットするととともに当該リセットの回数に応じて切換データを出力する演算手段と、当該切換データに応じた選択信号を出力する選択レジスタとを有し、当該選択信号をセレクタへ入力することを特徴とする請求項２記載の同期信号生成装置。
【請求項４】
出力制御回路は、同期信号成分の入力回数に応じて切換パルスを出力するサイクルカウンタと、当該切換パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力することを特徴とする請求項２記載の同期信号生成装置。
【請求項５】
出力制御回路は、同期信号成分の入力回数に応じたカウント値を出力するカウンタと、各出力停止信号の出力期間の設定値が設定される複数の期間設定レジスタと、いずれかの期間設定レジスタの出力と上記カウンタのカウント値とを比較し、一致した場合には一致検出パルスを出力する複数の一致検出回路と、当該複数の一致検出パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力することを特徴とする請求項２記載の同期信号生成装置。
【請求項６】
請求項１記載の同期信号生成装置と、１／２同期サイクル毎に同期信号成分が含まれる同期サイクルの後に、映像入力信号あるいはそれを基に生成された入力信号と内部同期信号とに基づいてフィールド判定を行うフィールド判定回路とを有するフィールド判定装置において、
上記同期信号生成装置は、上記フィールド判定に係る同期サイクルよりも前であって、且つ、１／２同期サイクル毎に同期信号成分が含まれる最初の同期サイクルよりも、少なくとも３つ以上前の同期サイクルから出力停止信号の出力期間を長くすることを特徴とするフィールド判定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はテレビジョン放送受信システムやビデオ再生システムなどにおいて利用される同期信号生成装置およびフィールド判定装置に係り、詳しくは、テレビジョン放送用のコンポジットビデオ信号などの同期信号成分を有する映像入力信号から当該同期信号成分に同期した同期信号成分を有する内部同期信号を生成する同期信号生成装置およびこれを利用して映像入力信号のフィールド判定を行うフィールド判定装置に関するものである。
【０００２】
【従来の技術】
図４は従来のフィールド判定装置の構成を示すブロック図である。図において、１はコンポジットビデオ信号（映像入力信号）から水平同期信号成分および垂直同期信号成分を抽出してそれぞれ水平同期信号および垂直同期信号として出力する同期分離回路であり、２は当該水平同期信号および内部同期信号が入力され、これら各信号に含まれる同期信号成分の入力タイミング差に応じたパルス幅の周期補正パルスを出力する位相比較回路であり、６は当該周期補正パルスを平滑化して当該パルスのパルス幅に応じたレベル信号を出力するローパスフィルタであり、７は当該レベル信号に応じた周波数の信号を出力する電圧制御発振回路であり、８は当該電圧制御発振回路７から出力される周波数信号を分周して上記内部同期信号を生成する分周回路であり、５は当該内部同期信号と上記垂直同期信号とが入力されて、これらに基づいてフィールド判定を行うフィールド判定回路であり、４は上記位相制御回路２から上記周期補正パルスが出力されないように出力停止信号を出力する出力制御回路である。
【０００３】
ここで、上記コンポジットビデオ信号として、テレビジョン放映用に利用されるＮＴＳＣ（Ｎａｔｉｏｎａｌ  Ｔｅｌｅｖｉｓｉｏｎ  Ｓｙｓｔｅｍ  Ｃｏｍｍｉｔｔｅｅ）方式のコンポジットビデオ信号の信号構成について説明する。当該ＮＴＳＣ方式のコンポジットビデオ信号は、１つの表示画面を５２５本の水平走査線にて描画するために、５２５個の水平同期サイクルを単位とした構成となっている。また、１つの表示画面は飛び越し走査により表示されるため、２６２．５本の走査線毎に垂直同期を行うためのパルスが畳重されている。詳しくは、２６２．５本の走査線を１つのフィールドと読んだ場合、各フィールドの最初の９個の水平同期サイクルには、そのサイクルの半分の周期で変化する等化パルスが畳重されており、特に、４番目から６番目までの３つの水平同期サイクルでは当該等化パルスの位相が１８０度反転した波形となっている。
【０００４】
次に動作について説明する。
コンポジットビデオ信号が上記同期分離回路１に入力されると、当該同期分離回路１からは当該同期サイクル毎に水平同期信号が出力される。そして、上記位相比較回路２はこの水平同期信号の同期信号成分と内部同期信号の同期信号成分とを比較して、それら同期信号成分の入力タイミングを判定し、入力タイミングに差がある場合にはその差の大きさに応じたパルス幅の同期補正パルスを出力する。このような同期補正パルスが出力されると、上記ローパスフィルタ６から出力されるレベル信号のレベルが増減し、電圧制御発振回路７の発振周波数が変化し、ひいては分周回路８から出力される内部同期信号の周波数が変化する。従って、当該内部同期信号の同期信号成分は、上記水平同期信号の同期信号成分とその周期と位相とが一致するように変化し、これによりこれら２つの同期信号成分の同期化が図られる。
【０００５】
他方、上記同期分離回路１からは上記コンポジットビデオ信号のフィールドに応じて、垂直同期パルスが出力される。この信号は具体的にはフィールドの反転した等化パルスの入力タイミングに基づいて生成される。そして、上記フィールド判定回路５は、当該垂直同期パルスの上記内部同期信号の同期信号成分に対する位相を判断し、これらの位相関係からフィールド判定を行う。具体的には、図５（ａ）と（ｂ）とを比較すればわかるように、各フィールドの長さが２６２．５個分の水平同期サイクルで構成されているため、上記内部同期信号の同期サイクルが当該水平同期サイクルに完全に同期した状態では、１番目のフィールドにおける垂直同期パルスと当該同期信号成分との位相関係と２番目のフィールドにおけるこれらの位相関係とは１／２同期サイクル分だけずれることになり（図５（ａ），（ｂ）を参照）、上記垂直同期パルスの直後に上記内部同期信号の同期信号成分が入力されるような場合（図５（ａ））には１番目のフィールドと判断し、上記垂直同期パルスの直前に上記内部同期信号の同期信号成分が入力されるような場合（図５（ｂ））には２番目のフィールドと判断する。
【０００６】
なお、上記位相比較回路２には、同図に示すように、出力制御回路４から所定の長さの出力停止信号が入力され、これにより上記水平同期サイクルの途中に畳重された等化パルスに同期させるような同期補正パルスを出力しないように制御されている。
【０００７】
そして、このようなフィールド判定装置が組み込まれたテレビジョン放送受信システムやビデオ再生システムなどでは、当該水平同期信号や垂直同期信号を基にランプ波などを生成し、当該ランプ波で陰極線管などの表示装置を駆動しつつ、上記コンポジットビデオ信号を基に陰極線に電圧を加え、当該表示装置を走査して再生画像を表示している。
【０００８】
【発明が解決しようとする課題】
従来のフィールド判定装置は以上のように構成されているので、上記コンポジットビデオ信号などに畳重されたノイズに起因して、コンポジットビデオ信号に対して上記内部同期信号の周期が１／２同期サイクル分ずれてしまうことを防止できないなどの課題があった。
【０００９】
以下、具体的に説明する。
あらゆるノイズを効果的に一律に除去して誤動作を防止しようとした場合には、同期サイクルのほぼ全体に渡って出力停止信号を出力するようにしてしまえばよい。しかしながら、上記出力停止信号を同期サイクルのほぼ全体に渡って出力するように設定してしまうと、今度は、装置の起動時やコンポジットビデオ信号を切り換えた時などの当該コンポジットビデオ信号と上記内部同期信号との同期が全くとれていない場合において、当該コンポジットビデオ信号の同期信号成分を検出し難く、極端な場合には同期を全くとることができない場合も生じてしまう。従って、上記出力停止信号の出力期間はこのような実用性を考慮して比較的短めに設定される。
【００１０】
これに対して、上記コンポジットビデオ信号には上述したように同期サイクルの半分の周期ごとに等化パルスが入力される期間がある。そして、この等化パルスの入力期間において（つまり各フィールドの１〜９番目の同期サイクルにおいて）ノイズが混入してしまった場合、上記出力停止期間以外の期間であれば上記位相比較回路や同期分離回路は当該ノイズを同期信号成分と誤認してこれに対して同期を図るように動作する。そして、上述したように従来の出力停止信号の出力期間は比較的短く設定されるため、場合によっては上記誤認識に基づく同期補正パルスのパルス幅は大きいものとなり、上記内部同期信号の同期信号成分は大きく変化してしまうこともある。また、このように同期信号成分の周期が大きく変化してしまうと、従来の出力停止信号の出力期間は比較的短く設定されるため、上記同期サイクルの途中にある等化パルスに対して同期化されてしまう。その結果、当該等化パルスの後にくるフィールド判定時には、コンポジットビデオ信号に対して上記内部同期信号の周期が１／２同期サイクル分ずれることになり、フィールド判定装置は１番目のフィールドと２番目のフィールドとを誤って判断してしまうことになる。
【００１１】
そこで、特開平５−５６３０４号公報に開示されたフィールド判定装置のように、上記等化パルスの入力期間においては（つまり各フィールドの１〜９番目の同期サイクルにおいては）上記出力停止信号を出力し続けるように構成することが考えられる。
【００１２】
しかしながら、このような技術を用いても、上記等化パルスの入力期間の直前にノイズが混入してしまった場合などにおいては、そのノイズに応じて同期制御がなされ、同期サイクルの途中にある等化パルスに対して上記内部同期信号が同期化されてしまい、十分に上記内部同期信号の等化パルスへの同期化を防止できない。
【００１３】
しかも、上記技術では、等化パルスの入力期間においては実際に同期して動作しているのか不明であり、そのような長い期間の間では微妙な同期誤差であっても累積するのでフィールド判定タイミングがずれてフィールド判定や同期サイクルを誤ってしまったり、更には、その後同期制御を再開した際にも直ぐに同期を取ることができないといった二次的な問題が生じてしまうことがある。
【００１４】
この発明は以上のような課題を解決するためになされたもので、装置の起動時やコンポジットビデオ信号を切り換えた時などにおいて当該コンポジットビデオ信号と上記内部同期信号との同期を容易に図ることができ、しかも、同期サイクルの途中にある等化パルスに対して上記内部同期信号が同期化されてしまうことがない同期信号生成装置を得ることを目的とする。
【００１５】
また、この発明は同期サイクルの途中にある等化パルスに対して上記内部同期信号が同期化されてしまうことによりフィールド判定を誤ってしまうことがないフィールド判定装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る同期信号生成装置は、出力制御回路が、映像入力信号の同期サイクル毎に当該サイクルよりも短い期間となる上記出力停止信号を出力し、しかも、上記いずれかの同期信号成分に基づいて映像入力信号の同期サイクルを判断して、少なくとも、１／２同期サイクル毎に同期信号成分が含まれる同期サイクル、および、当該同期サイクルの１つ前の同期サイクルにおいては、他の同期サイクルに比べて上記出力停止信号の出力期間を長く出力するものである。
【００１７】
この発明に係る同期信号生成装置は、出力制御回路が、各同期サイクル毎に各出力停止期間に対応する複数のカウントを行って、当該各カウント期間の長さに応じた複数のカウント信号を出力する期間カウンタと、当該複数のカウント信号のなかから１つを択一的に選択して出力停止信号として出力するセレクタとを有するものである。
【００１８】
この発明に係る同期信号生成装置は、出力制御回路が、同期信号成分によりセットされるフラグレジスタと、当該フラグレジスタをリセットするととともに当該リセットの回数に応じて切換データを出力する演算手段と、当該切換データに応じた選択信号を出力する選択レジスタとを有し、当該選択信号をセレクタへ入力するものである。
【００１９】
この発明に係る同期信号生成装置は、出力制御回路が、同期信号成分の入力回数に応じて切換パルスを出力するサイクルカウンタと、当該切換パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力するものである。
【００２０】
この発明に係る同期信号生成装置は、出力制御回路が、同期信号成分の入力回数に応じたカウント値を出力するカウンタと、各出力停止信号の出力期間の設定値が設定される複数の期間設定レジスタと、いずれかの期間設定レジスタの出力と上記カウンタのカウント値とを比較し、一致した場合には一致検出パルスを出力する複数の一致検出回路と、当該複数の一致検出パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力するものである。
【００２１】
この発明に係るフィールド判定装置は、１／２同期サイクル毎に同期信号成分が含まれる同期サイクルの後に、映像入力信号あるいはそれを基に生成された入力信号と内部同期信号とに基づいてフィールド判定を行うフィールド判定回路と、上記フィールド判定に係る同期サイクルよりも前のものであって、且つ、１／２同期サイクル毎に同期信号成分が含まれる最初の同期サイクルよりも、少なくとも３つ以上前の同期サイクルから出力停止信号の出力期間を長く制御する同期信号生成装置とを有するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるフィールド判定用集積回路の構成を示すブロック図である。図において、１はコンポジットビデオ信号（映像入力信号）から水平同期信号成分および垂直同期信号成分を抽出してそれぞれ水平同期信号および垂直同期信号として出力する同期分離回路であり、２は当該水平同期信号および内部同期信号が入力され、これら各信号に含まれる同期信号成分の入力タイミング差に応じたパルス幅の周期補正パルス（周期補正信号）を出力する位相比較回路であり、３は当該周期補正パルスが入力され、当該周期補正パルスのパルス幅に基づいて同期信号成分の周期が調整された内部同期信号を出力する同期信号発生回路であり、４は上記位相比較回路２から周期補正パルスが出力されないように制御する出力停止信号を出力する出力制御回路であり、５は当該内部同期信号と上記垂直同期信号とが入力されて、これらに基づいてフィールド判定を行うフィールド判定回路であり、上記内部同期信号やフィールド判定結果を他の回路に出力するものである。
【００２３】
上記同期信号発生回路３は、上記同期補正パルスを平滑化して当該パルスのパルス幅に応じたレベル信号を出力するローパスフィルタ６と、当該レベル信号に応じた周波数の信号を出力する電圧制御発振回路７と、当該電圧制御発振回路７から出力される周波数信号を分周して上記内部同期信号を生成する分周回路８とからなる。
【００２４】
上記出力制御回路４は、２つのカウント出力を有し、同期サイクル毎にカウントを行って当該カウント期間中は各カウント出力からカウント信号を出力するカウンタ回路（期間カウンタ）９と、当該複数のカウント信号のなかから１つを択一的に選択して出力停止信号として出力するセレクタ１０と、上記内部同期信号の同期信号成分が入力される度にセットされるフラグレジスタ１１と、当該フラグレジスタ１１に対してアクセスして当該フラグをリセットするとともに、所定の回数リセットを行ったら切換パルスを出力する演算手段１２と、当該切換パルスに応じて上記セレクタに対して切換信号を出力する選択レジスタ１３とからなる。
【００２５】
次に動作について説明する。
なお、ここでは上記コンポジットビデオ信号はＮＴＳＣ方式のものとする。
【００２６】
まず、当該コンポジットビデオ信号が上記同期分離回路１に入力されると、当該同期分離回路１から水平同期信号が出力される。そして、上記位相比較回路２は当該水平同期信号の同期信号成分と内部同期信号の同期信号成分とを比較して、それらの入力タイミング差がある場合には上記同期補正パルスを出力する。このように同期補正パルスが出力されると、当該同期補正パルスによりローパスフィルタ６から出力されるレベル信号が調整され、電圧制御発振回路７の発振周波数が調整され、分周回路８から出力される内部同期信号の周波数も調整される。従って、上記内部同期信号の同期信号成分は、上記同期補正パルスが出力されなくなるように、上記コンポジットビデオ信号の同期信号成分に追従して制御され、当該２つの同期信号成分の同期化が図られる。
【００２７】
また、上記同期分離回路１がコンポジットビデオ信号の等化パルスの位相が逆転すると、それを受けて垂直同期信号に垂直同期成分が出力される。そして、上記フィールド判定回路５は、当該垂直同期成分が入力された際に（具体的には、フィールドの４番目の同期サイクルにおいて）、上記内部同期信号の同期信号成分との位相関係を調べ、上記垂直同期パルスの直後に上記内部同期信号の同期信号成分が入力されるような場合には１番目のフィールドと判断し、上記垂直同期パルスの直前に上記内部同期信号の同期信号成分が入力されるような場合には２番目のフィールドと判断する。
【００２８】
このような状態において、上記出力制御回路４では、まず、上記内部同期信号の同期信号成分に応じてフラグレジスタ１１がセットされ、このセット回数を上記演算手段１２がカウントする。そして、所定の回数カウントをしたら上記選択レジスタ１３に対して切換パルスを出力し、この切換パルスを受けて当該選択レジスタ１３は切換信号を出力し、上記セレクタ１０は上記カウンタ回路９の２つのカウント出力から１つを選択し、これを位相比較回路２に出力する。このような動作と平行して、当該カウンタ回路９は、同期サイクルに同期して所定の期間カウント信号を出力しているので、上記位相比較回路２には同期サイクルに同期して所定の期間ずつ出力停止信号が入力されることになる。そして、その間、当該位相比較回路２は、上記内部同期信号と上記水平同期信号との比較結果（同期補正パルス）の出力を停止する。
【００２９】
そして、本実施の形態１では特に、各フィールドの３つ前の同期サイクルから当該フィールドの９つ目の同期サイクルまでの間の出力停止信号が、その他の同期サイクルの出力停止信号よりも長くなるように、上記セレクタ１０を切り換えた。具体的には、同期信号成分の立ち下がりタイミングを基準とした場合、その後約４．５μｓ、その前４．５μｓの間においてのみ同期補正パルスを出力できるように上記同期サイクルにおいて出力停止信号を出力した。ちなみに、これ以外の同期サイクルでは、同期信号成分の立ち下がりタイミングを基準とした場合、その後、約４．５μｓ、その前１８μｓの間において同期補正パルスを出力できるように上記同期サイクルにおいて出力停止信号を出力している。また、ＮＴＳＣ方式では１同期サイクルは約６４．５μｓとなる。
【００３０】
その結果、本実施の形態１では、上記等化パルスの入力期間やその直前の期間においてノイズが混入しても、４つ目の同期サイクルでは水平同期信号の同期信号成分と内部同期信号の同期信号成分との同期がとれており、当該同期サイクルにおいて行うフィールド判定を誤ってしまうことはなかった。
【００３１】
また、起動時などにおいて、上記コンポジットビデオ信号が入力された場合であっても、短い出力停止信号が出力される同期サイクルにおいて従来と同様に同期化を図ることができ、容易に同期化を図ることができた。
【００３２】
以上のように、この実施の形態１では、出力制御回路が、同期信号成分に基づいて映像入力信号の同期サイクルを判断するとともに、当該映像入力信号の同期サイクル毎に当該サイクルよりも短い期間となる上記出力停止信号を出力するので、内部同期信号と入力信号との位相比較は各同期サイクルにおいて行なわれる。従って、内部同期信号の同期信号成分は映像入力信号の同期信号成分に同期制御される。
【００３３】
そして特に、少なくとも、１／２同期サイクル毎に同期信号成分が含まれる同期サイクル、および、当該同期サイクルの１つ前の同期サイクルにおいては、他の同期サイクルに比べて上記出力停止信号の出力期間を長くしているので、１／２同期サイクル毎に同期信号成分が含まれる同期サイクル、および、当該同期サイクルの１つ前の同期サイクルにおいてノイズなどがあったとしても、当該ノイズを同期信号成分として誤認し難い。また、当該ノイズを同期信号成分として誤認したとしても、１／２同期サイクル毎に同期信号成分が含まれる同期サイクルにおいては、出力停止期間が長くなっているので、当該同期サイクル途中の等化パルスに同期制御されてしまうことはない。従って、映像入力信号に対して１／２同期サイクルずれた状態に内部同期信号が同期制御されてしまうことはない。
【００３４】
逆に、上記同期サイクル以外のサイクルでは、出力停止期間が従来と同様に短くなっているので、装置の起動時やコンポジットビデオ信号を切り換えた時などにおいて当該コンポジットビデオ信号と上記内部同期信号との同期を容易に図ることができる。
【００３５】
また、この実施の形態１では、出力制御回路を、同期サイクル毎にカウントを行うとともに、当該カウント期間中はカウント信号を出力する複数のカウンタと、当該複数のカウント信号のなかから１つを択一的に選択して出力停止信号として出力するセレクタとを有する構成としたので、簡易な構成で出力停止期間を各同期サイクル毎にリアルタイムに切り換えて出力することが可能となる。
【００３６】
更に、同期信号成分によりセットされるフラグレジスタと、当該フラグレジスタに対してアクセスして当該フラグをリセットする演算手段とで上記セレクタの切換を行うようにしたので、ハードウェアの追加を最小規模に抑えて、出力制御回路を実現することができる。
【００３７】
実施の形態２．
図２はこの発明の実施の形態２によるフィールド判定装置の構成を示すブロック図である。図において、１４は内部同期信号に含まれる同期信号成分をカウントして切換パルスを出力するとともに、当該カウント値が垂直同期パルスによりリセットされるサイクルカウンタであり、１５は当該切換パルスの入力に応じて選択信号を出力するフリップフロップ回路（ホールド回路）であり、当該選択信号をセレクタ１０に入力する。これ以外の構成は実施の形態１と同様であるので同一の符号を付して説明を省略する。
【００３８】
次に動作について説明する。
同期分離回路１、位相比較回路２、同期信号発生回路３およびフィールド判定回路５の動作は実施の形態１と同様なので説明を省略し、出力制御回路４の動作についてのみ説明する。
【００３９】
まず、上記サイクルカウンタ１４は垂直同期パルスによりリセットされた後、内部同期信号の同期信号成分が入力される度に１ずつカウントアップを行う。そして、当該カウント値が９をカウントしたら、切換パルスを出力する。すると、これに応じて上記フリップフロップ回路１５はその出力を切り換え、セレクタ１０から出力される出力停止信号が短い周期のものに切り換わる。
【００４０】
更に、上記サイクルカウンタ１４はカウントアップをつづけ、次のフィールドよりも３同期サイクルとなる値までカウントしたら、逆の切換パルスを出力する。すると、これに応じて上記フリップフロップ回路１５はその出力を切り換え、セレクタ１０から出力される出力停止信号が長い周期のものに切り換わる。
【００４１】
このようにして、本実施の形態２の出力制御回路４は出力停止期間の切り換えを、同期サイクルに同期して切り換えることができる。
【００４２】
以上のように、この実施の形態２によれば、上記出力制御回路をハードウェアで実現したので、映像入力信号に対して１／２同期サイクルずれた状態に内部同期信号が同期制御されてしまうことはなく、しかも、装置の起動時やコンポジットビデオ信号を切り換えた時などにおいて当該コンポジットビデオ信号と上記内部同期信号との同期を容易に図ることができるだけでなく、演算手段１２などの負担を軽減することができる。
【００４３】
実施の形態３．
図３はこの発明の実施の形態３によるフィールド判定装置の構成を示すブロック図である。図において、１６は内部同期信号に含まれる同期信号成分をカウントして出力するとともに、当該カウント値が垂直同期パルスによりリセットされるカウンタであり、１７，１８は出力停止期間を切り換える同期サイクルの番号が設定される２つの期間設定レジスタであり、１９，２０は各期間設定レジスタの出力と上記カウンタのカウント値とを比較し、一致した場合には一致検出パルスを出力する２つの一致検出回路であり、当該一致検出パルスをホールド回路１５に入力する。これ以外の構成は実施の形態２と同様であるので同一の符号を付して説明を省略する。
【００４４】
次に動作について説明する。
同期分離回路１、位相比較回路２、同期信号発生回路３およびフィールド判定回路５の動作は実施の形態２と同様なので説明を省略し、出力制御回路４の動作についてのみ説明する。また、上記２つの期間設定レジスタ１７，１８にはそれぞれ「９」および「２６０」をセットした例で説明する。
【００４５】
まず、上記カウンタ１６は垂直同期パルスによりリセットされた後、内部同期信号の同期信号成分が入力される度に１ずつカウントアップを行って出力する。そして、当該カウント値が「９」をカウントしたら、一致検出回路１９から一致検出パルスが出力される。すると、これに応じて上記フリップフロップ回路１５はその出力を切り換え、セレクタ１０から出力される出力停止信号が短い周期のものに切り換わる。
【００４６】
更に、上記カウンタ１６はカウントアップをつづけ「２６０」をカウントしたら、一致検出回路２０から一致検出パルスが出力される。すると、これに応じて上記フリップフロップ回路１５はその出力を切り換え、セレクタ１０から出力される出力停止信号が長い周期のものに切り換わる。
【００４７】
このようにして、本実施の形態３の出力制御回路４は出力停止期間の切り換えを、同期サイクルに同期して切り換えることができる。
【００４８】
以上のように、この実施の形態３によれば、上記出力制御回路をハードウェアで実現したので、映像入力信号に対して１／２同期サイクルずれた状態に内部同期信号が同期制御されてしまうことはなく、しかも、装置の起動時やコンポジットビデオ信号を切り換えた時などにおいて当該コンポジットビデオ信号と上記内部同期信号との同期を容易に図ることができるだけでなく、演算手段１２などの負担を軽減することができる。
【００４９】
しかも、上記各期間設定レジスタの設定値を変更することで、出力停止期間を長くする同期サイクルを任意に設定することができ、適用機種に応じて最適な組み合わせを設定することができる。
【００５０】
【発明の効果】
以上のように、この発明によれば、出力制御回路が、映像入力信号の同期サイクル毎に当該サイクルよりも短い期間となる上記出力停止信号を出力するので、内部同期信号と入力信号との位相比較は各同期サイクルにおいて行なわれ、ノイズ等があっても、当該ノイズがあった同期サイクルおよびその後のサイクルでは内部同期信号の同期信号成分は映像入力信号の同期信号成分に同期制御されるという効果がある。
【００５１】
そして特に、上記いずれかの同期信号成分に基づいて映像入力信号の同期サイクルを判断して、少なくとも、１／２同期サイクル毎に同期信号成分が含まれる同期サイクル、および、当該同期サイクルの１つ前の同期サイクルにおいては、他の同期サイクルに比べて上記出力停止信号の出力期間を長く出力するので、これらの同期サイクルにノイズなどがあったとしても、当該ノイズを同期信号成分として誤認し難いという効果がある。
【００５２】
また、例え当該ノイズを同期信号成分として誤認したとしても、１／２同期サイクル毎に同期信号成分が含まれる同期サイクルにおいては、出力停止期間が長くなっているので、同期信号成分が大きく補正されてしまうことはなく、しかも、次の同期サイクルにおいて同期サイクルの途中の等化パルスが更に同期信号成分として認識されてしまうことはないという効果がある。
【００５３】
従って、内部同期信号が当該同期サイクル途中の等化パルスに同期化されてしまうことはない。
【００５４】
その他方で、上記同期サイクル以外のサイクルでは、出力停止期間が従来と同様に短くなっているので、装置の起動時やコンポジットビデオ信号を切り換えた時などにおいて当該コンポジットビデオ信号と上記内部同期信号との同期を容易に図ることができるという効果がある。
【００５５】
そして、このように複数の出力停止信号を出力制御回路から出力させるためにはさまざまな回路構成が考えられるが、例えば、各同期サイクル毎に各出力停止期間に対応する複数のカウントを行って、当該各カウント期間の長さに応じた複数のカウント信号を出力する期間カウンタと、当該複数のカウント信号のなかから１つを択一的に選択して出力停止信号として出力するセレクタとを有する構成とすれば、簡易な構成で出力停止期間を各同期サイクル毎にリアルタイムに切り換えて出力することが可能となるという効果がある。
【００５６】
また、当該セレクタの出力選択を適当に行わせるためにはさまざまな構成が考えられるが、例えば、同期信号成分によりセットされるフラグレジスタと、当該フラグレジスタをリセットするととともに当該リセットの回数に応じて切換データを出力する演算手段と、当該切換データに応じた選択信号を出力する選択レジスタとを有し、当該選択信号をセレクタへ入力するように構成すればよい。これにより、ハードウェアの追加を最小規模に抑えて、出力制御回路を実現することができるという効果がある。
【００５７】
他にも例えば、同期信号成分の入力回数に応じて切換パルスを出力するサイクルカウンタと、当該切換パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力する構成としてもよい。この場合には逆に、ハードウェアにて制御系を実現させることができ、演算手段などの負担を軽減することができるという効果がある。
【００５８】
更に例えば、同期信号成分の入力回数に応じたカウント値を出力するカウンタと、各出力停止信号の出力期間の設定値が設定される複数の期間設定レジスタと、いずれかの期間設定レジスタの出力と上記カウンタのカウント値とを比較し、一致した場合には一致検出パルスを出力する複数の一致検出回路と、当該複数の一致検出パルスの入力に応じて選択信号を出力するホールド回路とを有し、当該選択信号をセレクタへ入力する構成としてもよい。この場合には、単にハードウェアにて制御系を実現することができるだけでなく、出力停止期間を長くする同期サイクルを任意に設定することができ、上記相反する問題を最も効果的に解決できるように調整することができるという効果がある。
【００５９】
そして、以上のような同期信号生成装置とともにフィールド判定回路を有するフィールド判定装置では、同期サイクル群の先頭同期サイクルよりも少なくとも３つ前の同期サイクルから出力停止信号の出力期間を長くするとよい。これにより、当該同期サイクル群あるいはその前にノイズがあったとしても、フィールド判定用同期サイクルまでには適当に同期した状態に復旧させることができる。従って、同期信号成分と垂直同期信号との位相関係がずれてしまうことがなく、確実にフィールド判定を行うことができるという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるフィールド判定用集積回路の構成を示すブロック図である。
【図２】  この発明の実施の形態２によるフィールド判定用集積回路の構成を示すブロック図である。
【図３】  この発明の実施の形態３によるフィールド判定用集積回路の構成を示すブロック図である。
【図４】  従来のフィールド判定装置の構成を示すブロック図である。
【図５】  フィールド判定時のタイミングチャートである（（ａ）は１番目のフィールド、（ｂ）は２番目のフィールド）。
【符号の説明】
２  位相比較回路、３  同期信号発生回路、４  出力制御回路、５  フィールド判定回路、９  カウンタ回路（期間カウンタ）、１０  セレクタ、１１  フラグレジスタ、１２  演算手段、１３  選択レジスタ、１４  サイクルカウンタ、１５  フリップフロップ回路（ホールド回路）、１６  カウンタ、１７，１８  期間設定レジスタ、１９，２０  一致検出回路。
【図１】
0003638762.tif 000002
【図２】
0003638762.tif 000003
【図３】
0003638762.tif 000004
【図４】
0003638762.tif 000005
【図５】
0003638762.tif 000006