(57)【特許請求の範囲】
【請求項１】
表示データに対応した電圧を液晶パネル（132）へ出力するドライバ回路（105-1、105-2）において、
前記表示データを格納する表示メモリ（120）と、
制御信号バス（103）と接続し、前記表示メモリへの前記表示データの書き込みを制御するためのライトイネーブル信号と、前記表示メモリからの前記表示データの読み出しを制御するためのアウトプットイネーブル信号とを含む制御信号を、前記制御信号バスから読み込み、前記表示メモリ中のロウを指定するためのロウアドレスの取り込みを制御するためのロウアドレス信号（ＲＡＳ）を読み込む手段（128）と、
アドレスバス（101）とデータバス（102）と接続し、前記ロウアドレス信号（ＲＡＳ）が立ち下がった場合に前記ロウアドレスを前記アドレスバスから読み込み、カラムアドレス信号（ＣＡＳ）が立ち下がった場合にカラムアドレスを前記アドレスバスから読み込み、前記表示データを前記データバスから読み込む手段（106）と、
前記表示メモリからの前記表示データに対応した前記電圧を前記液晶パネルへ出力する手段（126）と、
を有し、
前記ライトイネーブル信号が立ち上がった場合に、読み込まれた前記表示データを前記カラムアドレス及び前記ロウアドレスに従って前記表示メモリに書き込み、前記ライトイネーブル信号がハイレベルで前記アウトプットイネーブル信号がローレベルで、かつ、前記ロウアドレス信号が立ち下がった場合に、前記ロウアドレスによって指定された１ロウ分の表示データを前記表示メモリから読み出し、前記ライトイネーブル信号がローレベルで前記アウトプットイネーブル信号がハイレベルでかつ前記ロウアドレス信号が立ち下がった場合に、前記ロウアドレスに１を加算し、１を加算された前記ロウアドレスによって指定された１ロウ分の表示データを読み出す
ことを特徴とするドライバ回路。
【請求項２】
請求項１に記載のドライバ回路において、
前記ロウアドレス信号がチップセレクト機能を有し、
前記ロウアドレス信号がローレベルである場合に、当該ドライバ回路は非選択状態となり、前記ロウアドレス信号がハイレベルである場合に、当該ドライバ回路は選択状態となることを特徴とするドライバ回路。
【請求項３】
請求項１に記載のドライバ回路において、
前記表示データは、１画素当たり複数ビットのデータであり、複数の階調パターンを有し、
前記表示データが、前記表示メモリから前記液晶パネルへ、フレーム及びライン毎に異なる階調パターンを選択し出力することを特徴とするドライバ回路。
【請求項４】
請求項１に記載のドライバ回路において、
前記表示データは、１画素当たり複数ビットのデータであり、複数の階調パターンを有し、前記階調データに対応した時間に、前記電圧を出力することを特徴とするドライバ回路。
【請求項５】
請求項１に記載のドライバ回路において、
前記表示データの読み出しは、１水平期間に１度、前記１ロウ分の表示データを前記表示メモリから読み出すことにより行われることを特徴とするドライバ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、メモリを内蔵した液晶ドライバと、メモリ内蔵液晶ドライバを使用した液晶ディスプレイに関する。
【０００２】
【従来の技術】
従来の液晶ディスプレイは、日立ＬＣＤドライバデータブック（株式会社日立製作所半導体事業本部発行）のＰ２７４からＰ２９２に記載してある液晶ドライバＨＤ６６１０７を使用して構成されていた。図２から図５を用いて従来の液晶ディスプレイについて説明する。
【０００３】
図２は従来の液晶ディスプレイの構成図である。
【０００４】
図２において、２０１は制御信号を転送する制御信号バスであり、２０２は表示データを転送するデータバスである。２０３は液晶ドライバであり、２０４は液晶ドライバ２０３の動作を制御するタイミング制御回路、２０５はデータバス２０２で転送する表示データをラッチする信号を生成するシフトレジスタである。２０６はシフトレジスタ２０５から出力されるラッチクロックを転送する信号線、２０７は順次表示データを取り込むラッチ、２０８はラッチ２０７の出力するデータを転送するデータバス、２０９はデータバス２０８の転送するデータを同時に取り込むラッチ、２１０はラッチ２０９の出力するデータを転送するデータバスである。２１１はレベルシフタであり、データバス２１０で転送する表示データを、液晶印加電圧に対応した電圧レベルにシフトする。２１２はレベルシフトされたデータを転送するデータバス、２１３は電圧セレクタである。２１４は電圧セレクタ２１３でデータバス２１２を介して転送される表示データに従って選択された液晶印加電圧を転送する出力電圧線である。２１５はシフトレジスタ２０５を制御するＣＬ２クロックであり、２１６はラッチ２０９にデータを取り込むＣＬ１クロックである。１３０は走査回路であり、表示を行うラインを選択する。１３１は走査回路１３０で生成される走査信号を転送する走査信号線、１３２は液晶パネルである。１３３は電源回路、１３４、１３５は各々走査回路１３０と液晶ドライバ２０３を駆動する駆動電圧を転送する駆動電圧線である。
【０００５】
図３は、図２に記載した液晶ディスプレイを用いたパーソナルコンピュータのシステム構成図である。
【０００６】
図３において、３０１はＣＰＵ、３０２はメインメモリ、３０３はアドレスを転送するアドレスバス、３０４はデータを転送するデータバス、３０５は制御信号を転送する制御信号バスである。３０６は表示コントローラ、３０７は表示データを記憶する表示メモリである。３０８はタイミング制御回路、３０９はタイミング信号であり、表示メモリ３０７をアクセスするための信号と、液晶ドライバ２０８を動作させるための信号を含む。３１０は表示アドレスと描画アドレスを切り換える選択信号である。３１１はコントローラであり、３１２の信号バスに転送するタイミング信号と、３１３の表示アドレスバスに転送するアドレスを生成する。３１４は表示アドレスと描画アドレスを選択するセレクタ、３１５はセレクタ３１４で選択された表示メモリ３０７をアクセスするためのアドレスを転送するアドレスバス、３１６はデータバッファである。３１７は表示メモリ３０７をアクセスするためのデータを転送するデータバスであり、３１８は液晶ディスプレイ用の表示データを転送するデータバスである。
【０００７】
図４は、図３に示したシステムにおいて、表示メモリ３０７のアクセスを示すタイミングチャート図である。
【０００８】
図５は、液晶ドライバ２０３の動作を示すタイミングチャート図である。
【０００９】
再び図２を用いて従来の液晶ドライバを用いたときの液晶ディスプレイについて説明する。
【００１０】
信号バス２０１を介して転送される制御信号は、液晶ドライバ２０３のタイミング制御回路２０４に入力される。生成されたＣＬ２クロック２１５は、シフトレジスタ２０５へ転送され、シフトレジスタ２０５はラッチクロックを生成し、信号線２０６に出力する。データバス２０２を介してドライバ２０３に転送される表示データは、信号線２０６を介して転送されるラッチクロックによって、ラッチ２０７に順次ラッチされる。ラッチ２０７にラッチされた表示データは、データバス２０８を介して、ラッチ２０９に、ＣＬ１クロック２１６によって同時に記憶される。この動作を図５に示す。また、ＣＬ１クロック２１６によってラッチ２０９から出力された表示データは、データバス２１０を介してレベルシフタ２１１に入力され、液晶印加電圧に対応した電圧レベルに変換される。レベルシフトされた表示データは、データバス２１２を介して電圧セレクタ２１３に転送され、液晶印加電圧を選択する。選択された液晶印加電圧は、出力電圧線２１４を介して液晶パネル１３２に供給される。
【００１１】
従来の液晶ドライバは、表示データをラッチし、液晶印加電圧に変換して出力する機能しか持たない。このことから、従来の液晶ドライバ２０３で駆動する液晶ディスプレイを用いたシステムについて、図３を用いて詳しく説明する。
【００１２】
本システムでは、一定周期で液晶ディスプレイに表示データを転送する必要がある。そこで、表示データを１画面分記憶する表示メモリ３０７が必要となり、表示メモリ３０７から表示データを読み出し、液晶ディスプレイに出力する手段と、表示メモリ３０７に記憶する表示データを更新する手段が必要となる。表示メモリ３０７のアドレスバス３１５、データバス３１７、制御信号３０９は１系統しかないことから、表示メモリ３０７に対しては、図４に示すように、表示データを読み出し、液晶ディスプレイに出力するための表示アクセスと、表示データを更新する描画アクセスを時分割で行うことが必要となる。よって、本システムは、以下のように構成できる。
【００１３】
アドレスバス３１５は、セレクタ３１４によって、表示アクセスのためのアドレスを転送するアドレスバス３１３と、描画アクセスのためのアドレスを転送するアドレスバス３０３とが切り換えられて、表示又は描画のアドレスが転送されている。この切り換え制御は、タイミング制御回路３０８で行う。タイミング制御回路３０８には、ＣＰＵ３０１からの制御信号が制御信号バス３０５を介して入力されると共に、コントローラ３１１からの制御信号が制御信号バス３１２を介して入力される。この２つの制御信号によって、表示メモリ３０７に対して表示アクセスを行うのか、描画アクセスを行うのかのアービトレイション制御がなされる。また、データバス３１７も同様に、表示アクセスの場合、バッファ３１６を介したデータはデータバス３１８に転送され、描画アクセスの場合、バッファ３１６を介したデータは、データバス３０４に転送される。
【００１４】
また、液晶ドライバの内部にメモリを内蔵したメモリ内蔵液晶ドライバが、日立ＬＣＤドライバデータブック（株式会社日立製作所半導体事業本部発行）のＰ２９３からＰ３３５に記載されている。
【００１５】
次に、日立のメモリ内蔵ドライバを用いた液晶ディスプレイシステムについて、図６の構成図を用いて説明する。
【００１６】
図６において、６０１は液晶ドライバ、６０２はデータバス、６０３は制御信号である。６０４はアドレスレジスタ、６０５はＸ座標値レジスタ、６０６はＹ座標値レジスタ、６０７はＸ座標値を出力するデータバス、６０８はＹ座標値を出力するデータバスである。６０９はＸ座標値デコーダ、６１０はＹ座標値デコーダ、６１１はＸ座標値デコード信号である。６１２は表示データの入出力を制御するＩ／Ｏポート、６１３は表示データを転送するデータバス、６１４はＹ座標値デコード信号である。６１５はメモリセル、６１６は表示用のデータを転送するデータバスである。６１７はラッチ、６１８はラッチ６１７の出力する表示データを転送するデータバス、６１９はレベルシフタ、６２０はレベルシフトされたデータを転送するデータバス、６２１は電圧セレクタ、６２２は液晶印加電圧を転送する出力電圧線である。６２３はタイミング制御回路である。
【００１７】
次に、液晶ドライバ６０１の動作について説明する。
【００１８】
液晶ドライバ６０１は、Ｉ／Ｏインターフェイスとなっていることから、データバス６０２を介して、アドレスレジスタ６０４と、液晶ドライバ６０１のいずれのレジスタにアクセスするかを指定する。そして、アドレスレジスタ６０４がＸ座標値レジスタ６０５を指定し、データバス６０２を介して描画を行うＸ座標値データをＸ座標値レジスタ６０５に設定する。次に、アドレスレジスタ６０４がＹ座標値レジスタ６０６を指定し、データバス６０２を介して描画を行うＹ座標値データをＹ座標値レジスタ６０６に設定する。次に、Ｉ／Ｏポート６１２をアクセスすることで、メモリセル６１５内の任意の位置のデータが更新できる。メモリセル６１５に記憶されたデータは、タイミング制御回路６２３により、各液晶ドライバ６０１のデータ線分のデータを読み出し、ラッチ６１７に記憶した後、レベルシフタ６１９で電圧変換がなされ、電圧セレクタ６２１で液晶印加電圧を選択して出力する。このメモリセル６１５からの読み出し制御を１水平期間毎に行うことで、液晶パネル１３２に表示が行える。
【００１９】
このように、液晶ドライバ６０１の各レジスタのデータを設定することで、メモリセル６１５の任意の位置のデータ更新が可能となる。
【００２０】
【発明が解決しようとする課題】
第１の従来例によれば、液晶ドライバはシリアル化された表示データを常時取り込み、１水平ライン分の表示データの取り込みが終了すると、液晶印加電圧に変換し、液晶パネルに出力して表示を行っていた。そこで、従来例では、液晶ドライバにシリアル化した表示データを転送する手段が必要となっていた。第１の従来例において、１フレーム分の表示データが表示メモリに記憶されていることから、液晶パネルの動作条件が、フレーム周波数７０Ｈｚであり、液晶パネルの解像度が、垂直ライン数２４０ライン、水平ドット数３２０ドットであり、液晶ドライバ及び、表示メモリのデータバス幅を８ビットバスとすると、
約０．７ＭＨｚ
（＝７０（Ｈｚ）×２４０（ライン）×３２０（ドット）÷８（ビット））
周期で８ビットデータを常時表示メモリから読み出さなければならなかった。
【００２１】
よって、表示コントローラ、表示メモリ、液晶ドライバは約０．７ＭＨｚ周期で動作しなければならず、表示画面が静止画像であっても、この動作を毎フレーム繰り返すことになっていた。
【００２２】
液晶ディスプレイ及びシステムの低消費電力化を図るには、消費電力がこの動作周波数に比例して増加することから、システムの動作効率を低下させることなく、この動作周波数を低減する必要があった。
【００２３】
また、第１の従来例において、表示メモリは表示アクセスと描画アクセスが時分割に行われていた。表示アクセスが優先することから、描画アクセスは表示アクセスの合間をぬって実行する必要があり、高速に描画処理を実行したい場合でも、アクセス処理速度が表示アクセスによって制約されていた。
【００２４】
更に、第２の従来例においては、表示メモリを液晶ドライバ内部に内蔵していることから、表示アクセスの合間をぬって描画アクセスをする必要はなかった。しかし、任意位置の表示データを更新する際に、アドレスレジスタへのデータ設定、Ｘ座標値レジスタへのデータ設定、Ｙ座標値レジスタへのデータ設定をした後に、任意位置の表示データを更新することになることから、これらのレジスタへのデータ設定処理が必要になり、システムの動作効率を低下させる要因となった。
【００２５】
また、第２の従来例において、階調表示への考慮や、液晶ドライバを液晶パネルのＹ軸方向に設ける場合の考慮がなされていなかった。
【００２６】
本発明の目的は、システムの動作効率を低下させることなく、液晶ドライバの動作周波数を低減し、低消費電力化を図ると共に、多階調表示の実現、液晶パネルのＹ軸方向に設ける機能等の使い勝手を考慮した機能を設けることである。
【００２７】
【課題を解決するための手段】
目的を達成する為に本発明では、液晶ドライバに表示メモリを内蔵し、
システムとのインタフェースは、アドレスバスとデータバスと制御信号バスを有する汎用のメモリインタフェースとし、
前記制御信号にチップセレクト機能を設け、
前記制御信号のタイミングによって、システムが表示データの読み出しや書き込み制御を行うか、表示メモリに記憶した表示データを液晶パネルに出力するかを制御する回路を構成し、
表示データを液晶パネルに転送するために、同一水平ライン上の表示データを液晶ドライバの有する出力データ線分同時に液晶印加電圧に変換して出力する回路を構成した。
【００２８】
また、多階調化に関しては前記液晶ドライバに１画素複数ビットの分の表示データが記憶できるような容量の表示メモリで構成し、
階調データに対応した階調パターンを記憶する回路を設け、
フレーム及びライン毎に異なる階調パターンを選択する回路を設けた。
【００２９】
更に、階調データに対応した時間だけ、所定の液晶印加電圧を出力する回路を設けた。
【００３０】
また、Ｙ軸方向に本液晶ドライバを設けることを考慮し、表示メモリから液晶パネルに出力される際に同時に読み出される同一アドレス上のデータビットを選択する回路と、
前記選択手段を制御する回路とで構成した。
【００３１】
また、液晶コントローラに関しては、システムからの表示メモリアクセス要求に対して、いずれの液晶ドライバに内蔵している表示メモリをアクセスするかを判定する回路と、
前記判定回路の判定結果から対応する液晶ドライバのチップセレクト機能を有する制御信号を有効にする回路と、
システムから転送されるアドレスを選択された液晶ドライバのアドレスに変換する回路で構成した。
【００３２】
【作用】
液晶ドライバに内蔵する表示メモリは、液晶パネルに表示するデータを記憶する作用をし、
アドレスバスとデータバスと制御信号バスの汎用のメモリインタフェースは、システムからの命令を入力する作用をし、
前記制御信号にチップセレクト機能は液晶ドライバを活性化する作用をし、
同一水平ライン上の表示データを液晶ドライバの有する出力データ線分同時に液晶印加電圧に変換して、出力する回路は、液晶パネルを駆動する作用をし、
階調パターンを記憶する回路と階調パターンを選択する回路は、フレームまたはライン毎に異なる液晶印加電圧を生成する作用をし、
階調データに対応した時間だけ、所定の液晶印加電圧を出力する回路は、液晶に印加する電圧の実効値を変化させる作用をし、
表示メモリから液晶パネルに出力される際に同時に読みだされる同一アドレス上のデータビットを選択する回路は、同一アドレス上のデータビットを水平方向に表示する作用をする。
【００３３】
また、液晶コントローラに関しては、いずれの液晶ドライバに内蔵している表示メモリをアクセスするかを判定する回路と、
チップセレクト機能を有する制御信号を有効にする回路と、
システムから転送されるアドレスを選択された液晶ドライバのアドレスに変換する回路は、選択した液晶ドライバを活性化する作用をする。
【００３４】
【実施例】
本発明の液晶ドライバに関して、第１の実施例を図１及び図７から図１７を用いて説明する。
【００３５】
図１は、本発明の液晶ドライバを使用した液晶ディスプレイの構成図である。
【００３６】
図１において、１０１はアドレスを転送するアドレスバス、１０２は表示データを転送するデータバス、１０３は制御信号を転送する制御信号バス、１０４はＲＡＳ信号である。１０５は本発明の液晶ドライバであり、出力数を１６０ビットとする。１０６はアドレスバス１０１、データバス１０２とのインターフェイス回路、１０７はメモリセルのカラムアドレスを指定するカラムアドレスを転送するカラムアドレスバス、１０８は表示データを転送するデータバス、１０９はメモリセルのロウアドレスを指定するロウアドレスを転送するロウアドレスバスである。１１０はカラムアドレスラッチ／カウンタ、１１１は１１０によりラッチ又はカウントされたカラムアドレスを転送するカラムアドレスバスである。１１２はカラムアドレスデコーダ、１１３はカラムアドレスデコーダ１１２によってデコードされたデコード信号を転送する信号バスである。１１４はＩ／Ｏポートであり、表示データの入出力を制御する。１１５は表示データを転送するデータバスである。１１６はロウアドレスラッチ／カウンタ、１１７はロウアドレスラッチ／カウンタ１１６でラッチ又はカウントされたロウアドレスを転送するロウアドレスバス、１１８はロウアドレスデコーダ、１１９はロウアドレスデコーダ１１８でデコードされたデコード信号を転送する信号バスである。１２０はメモリセル、１２１はメモリセル１２０から表示命令に従って出力された１６０ビット分の表示データを転送するデータバスである。１２２はラッチであり、データバス１２１で転送される表示データを１６０ビット分同時にラッチする。１２３はラッチ１２２でラッチした表示データを転送するデータバス、１２４はレベルシフタであり、表示データの電圧レベルを液晶印加電圧に対応したレベルに変換する。１２５はレベルシフトされた表示データを転送するデータバス、１２６は電圧セレクタ、１２７は電圧セレクタ１２６で表示データに従って選択された液晶印加電圧を転送する出力電圧線である。１２８はタイミング制御回路、１２９は液晶ドライバ１０５−２に入力されるＲＡＳ信号である。１３０は走査回路、１３１は走査回路で生成された走査信号を転送する走査信号線、１３２は液晶パネルであり、解像度を３２０ドット×２４０ラインとする。１３３は電源回路、１３４は走査回路を駆動する電圧を転送する駆動電圧線、１３５は液晶駆動電圧を転送する電圧線である。
【００３７】
図７から図１４はメモリセル１２０へのアクセスのタイミングチャートである。  図７はランダムアクセスのタイミングチャート図である。アドレスバスにはロウアドレスとカラムアドレスがマルチプレクス転送され、ＲＡＳはロウアドレスを取り込むロウアドレス信号、ＣＡＳはカラムアドレスを取り込むカラムアドレス信号である。ＷＥはライトイネーブル信号であり、ＷＥが’Ｌ’の時、メモリセル１２０への書き込みが行われる。ＯＥはアウトプットイネーブル信号であり、ＯＥが’Ｌ’の時、メモリセル１２０からの読み出しが行われる。データバスにはメモリセル１２０へ書き込むデータ及び読みだされるデータが転送される。
【００３８】
図８はページアクセスのタイミングチャート図である。
【００３９】
図９はリードモディファイライトアクセスのタイミングチャート図である。
【００４０】
図１０はバーストアクセスのライトサイクルのタイミングチャート図である。
【００４１】
図１１はバーストアクセスのリードサイクルのタイミングチャート図である。
【００４２】
図１２はランダムドライバ出力アクセスのタイミングチャート図である。
【００４３】
図１３は順次ドライバ出力アクセスのタイミングチャート図である。尚、順次ドライバ出力アクセスの先頭ラインのタイミングチャートは、図１２に示すランダムドライバ出力アクセスと同様である。
【００４４】
図１４は、複数の液晶ドライバ１０５を用いて連続アクセスを行う際の、チップセレクト機能を用いたタイミングチャート図であり、例としてバーストアクセスライトモードを示す。
【００４５】
図１４において、ＲＡＳ１は液晶ドライバ１０５−１のＲＡＳ信号であり、ＲＡＳ２は液晶ドライバ１０５−２のＲＡＳ信号であり、チップセレクト機能を有する。
【００４６】
図１５はドライバ１０５のメモリセル１２０のメモリマップであり、Ｘ座標値がカラムアドレス、Ｙ座標値がロウアドレスである。１アドレス８ビットデータであることから、Ｘ座標値はｈｅｘ０からｈｅｘ１３となる。垂直方向は２４０ラインであることから、ロウアドレスは、ｈｅｘ０からｈｅｘＥＦとなる。
【００４７】
図１６は本発明の液晶ドライバ１０５を用いた第１の実施例の液晶ディスプレイシステムの構成図である。
【００４８】
図１６において、１６０１はＣＰＵ、１６０２はメインメモリ、１６０３はＩ／Ｏである。１６０４はＣＰＵ１６０１から出力されるアドレスを転送するアドレスバス、１６０５はデータを転送するデータバス、１６０６はＣＰＵ１６０１から出力される制御信号を転送する制御信号バスである。１６０７は液晶コントローラ、１６０８はアドレス変換回路であり、アドレスバス１６０４を介して転送されるアドレスを、液晶ドライバ１０５のドライバメモリマップに対応するＸ座標値（カラムアドレス）、Ｙ座標値（ロウアドレス）に変換する。１６０９は表示データのバッファ、１６１０はタイミング制御回路、１６１１は走査回路１３０の制御信号を転送する制御信号バスである。
【００４９】
図１７は、ＣＰＵから見た画面メモリマップ（図１７（ａ））と、ドライバから見たドライバメモリマップ（図１７（ｂ））である。ＣＰＵから見た画面メモリマップは、水平解像度は３２０ドットであるから、Ｘ座標値はｈｅｘ０からｈｅｘ２７となり、垂直解像度は２４０ラインであるから、Ｙ座標値はｈｅｘ０からｈｅｘＥＦとなる。
【００５０】
図１の液晶ディスプレイ構成図を用いて、本発明の動作を説明する。
【００５１】
アドレスバス１０１を介して転送されるアドレスは、液晶ドライバ１０５のインターフェイス回路１０６に転送される。ロウアドレスは、インターフェイス回路１０６からアドレスバス１０９を介してロウアドレスラッチ／カウンタ１１６に転送され、カラムアドレスは、カラムアドレスラッチ／カウンタ１１０に転送される。タイミング制御信号とＲＡＳ信号１０４は、制御信号バス１０３を介してタイミング制御回路１２８に転送される。タイミング制御回路１２８では、メモリセル１２０へのアクセス及び出力アクセスを制御するコントロール信号を生成する。尚、制御信号のうちＲＡＳ信号は、チップセレクト機能を有するため、液晶ドライバ毎に異なっており、液晶ドライバ１０５−１、１０５−２にはそれぞれＲＡＳ信号１０４、１２９が入力されているが、ドライバの動作は同様である。カラムアドレスラッチ／カウンタ１１０からカラムアドレスがカラムアドレスバス１１１を介してカラムアドレスデコーダ１１２に転送されてデコードされ、信号線１１３を介して出力されるデコード信号がＩ／Ｏポート１１４を制御する。ロウアドレスラッチ／カウンタ１１６からロウアドレスがロウアドレスバス１１７を介して出力され、ロウアドレスデコーダ１１８に転送されてデコードされる。このデコード信号は信号線１１９からメモリセル１２０に出力される。データバス１０２からインターフェイス回路１０６を介して入出力されるデータは、データバス１０８を介してＩ／Ｏポート１１４に転送され、ロウアドレス、カラムアドレスで指定された座標に、タイミング制御回路１２８から出力される制御信号に従って、書き込み、読み出しが行われる。
【００５２】
タイミング制御回路１２８から表示アクセスを行う制御信号が出力されると、指定されたロウアドレスを持つ１６０ビット分の表示データが、データバス１２１を介して同時にラッチ１２２に転送され、ラッチ１２２は１６０ビット分の表示データを同時にラッチする。ラッチ１２２にラッチされた表示データは、データバス１２３を介してレベルシフタ１２４に転送され、液晶印加電圧に対応した電圧レベルにシフトされる。レベルシフトされた表示データは、データバス１２５を介して電圧セレクタ１２６に転送され、データに対応した液晶印加電圧を選択する。選択された液晶印加電圧は、出力電圧線１２７から液晶パネル１３２に供給される。
【００５３】
次に、図７から図１７を用いてメモリアクセス及び出力アクセスの詳細なタイミングを説明する。
【００５４】
始めに、ランダムアクセスについて、図７のタイミングチャート図を用いて説明する。
【００５５】
アドレスバス１０１から転送されるロウアドレスＲＡは、ＲＡＳ信号の立ち下がりで読み込まれ、メモリセル１２０のアクセスを行うロウアドレスが指定される。同様に、カラムアドレスＣＡは、ＣＡＳの立ち下がりで読み込まれ、アクセスを行うカラムアドレスが指定される。アクセスがライトサイクルの場合は、ＷＥの立上りで、データバス１１５から転送される入力データＤｉｎが、メモリセル１２０の指定されたアドレスに書き込まれる。リードサイクルの場合は、ＯＥの立ち下がりで、メモリセル１２０の指定されたアドレスに記憶されたデータＤｏｕｔが読み出され、データバス１１５からデータバス１０２に転送される。アクセスサイクルは、ＲＡＳが’Ｈ’になることで終了する。
【００５６】
次に、ページアクセスについて、図８のタイミングチャート図を用いて説明する。
【００５７】
ページアクセスでは、最初にロウアドレスを指定した後、同一ロウアドレスを持つデータにアクセスする場合は、カラムアドレスを指定するだけで連続してアクセスすることができる。図８に示すように、先頭のサイクルでは、ランダムアクセスと同様に、ＲＡＳの立ち下がりでロウアドレスを指定し、ＣＡＳの立ち下がりでカラムアドレスを指定する。それ以降のサイクルではロウアドレスの指定はせず、ＣＡＳの立ち下がりでカラムアドレスのみ指定し、同一ロウアドレスを持つデータへのアクセスを行う。したがって、２サイクル目以降のサイクルは、ランダムアクセスと比較して短いサイクルで処理が可能となり、高速アクセスが実現できる。
【００５８】
次に、リードモディファイライトアクセスについて、図９のタイミングチャート図を用いて説明する。
【００５９】
リードモディファイライトアクセスは、同一アドレスに表示データの読み出しと書き込みを連続して行うアクセスである。図９に示すように、アクセスを行うメモリセル１２０のアドレスを指定した後、ＯＥを立ちあげて記憶されているデータを読み出し、ＯＥを立ちあげてリードサイクルが終了した後、ＷＥを’Ｌ’にし、その立上りでデータバス１１５上にある入力データＤｉｎを、先に読み出しを行ったアドレスに書き込む。
【００６０】
次に、バーストアクセスについて、図１０、図１１のタイミングチャート図を用いて説明する。
【００６１】
バーストアクセスは、アクセスを行うデータが同一ロウアドレスであり、且つカラムアドレスが連続である場合に用いられ、先頭アクセスサイクルのアドレスを指定した後、２サイクル目以降はカラムアドレスをカラムアドレスラッチ／カウンタ１１０で順次加算し、ＲＡＳ、ＣＡＳによるアドレス指定なしで順次アクセスを行うことが可能となる。始めに、バーストアクセスのライトサイクルについて図１０のタイミングチャートを用いて説明する。
【００６２】
先頭サイクルでは、ランダムアクセスと同様に、ＲＡＳ、ＣＡＳの立ち下がりでアドレス取り込み、メモリセル１２０のアクセスを行うアドレスを指定する。指定されたアドレスには、データバス１１５から、入力データＤｉｎがＷＥの立上りで書き込まれる。次に、ＷＥの立ち下がりで、カラムアドレスラッチ／カウンタ１１０に１を加算する。２サイクル目では、ＷＥの立上りで、先頭サイクルのカラムアドレスに１加算したアドレスに、入力データＤｉｎが書き込まれる。以後、同じサイクルでデータの書き込みが行われ、ＲＡＳが’Ｈ’になることによりアクセスを終了する。
【００６３】
次に、図１１を用いてバーストアクセスのリードサイクルについて説明する。リードサイクルでは、先頭サイクルでアクセスを行うアドレスを指定した後、ＯＥの立ち下がりで出力データＤｏｕｔを読み出し、ＯＥを立ち上げることで読み出しを終了する。２サイクル目のＯＥの立ち下がりでカラムアドレスラッチ／カウンタ１１０に１を加算し、先頭アドレスに１加算したアドレスを持つデータが読みだされる。以後、同じサイクルでデータの読み出しが行われ、ＲＡＳが’Ｈ’になることによりアクセスを終了する。ページアクセスに対して、アドレスバスを変化させないことから低消費電力化に優位である。
【００６４】
次に、ランダムドライバ出力アクセスについて、図１２のタイミングチャート図を用いて説明する。
【００６５】
ＲＡＳの立ち下がりでロウアドレスＲＡを取り込む際、ＯＥが’Ｌ’であり、ＷＥが’Ｈ’である場合は、指定されたロウアドレスのデータＹｎを、１ロウ分同時にデータバス１２１を介して、ラッチ１２２に出力する。
【００６６】
次に、順次ドライバ出力アクセスについて、図１３のタイミングチャート図を用いて説明する。
【００６７】
先頭出力サイクルは、ランダム出力アクセスと同じである。次に、ＲＡＳの立ち下がりの際、ＯＥが’Ｈ’であり、ＷＥが’Ｌ’である場合、ロウアドレスラッチ／カウンタ１１６に１を加算し、そのアドレスの１ロウ分のデータＹｎ＋１を同時に、データバス１２１を介してラッチ１２２に出力する。同様にして、順次データの出力が行われる。
【００６８】
このように、メモリセル１２０からのデータの出力は、１水平周期に１度行うだけであり、１水平周期のほとんどの時間を描画アクセスに使用できるので、高速描画を行うことができる。
【００６９】
本発明の液晶ドライバ１０５を複数個用いる場合は、アクセスを行う液晶ドライバを選択する必要がある。この液晶ドライバの選択方法について、図１４に示す、液晶ドライバを２個用いた場合のバーストアクセスライトサイクルのタイミングチャート図を用いて説明する。
【００７０】
アクセスを行う液晶ドライバの選択するチップセレクト信号は、制御信号のＲＡＳを用い、ＲＡＳが’Ｈ’の時、非選択状態、’Ｌ’の時、選択状態とする。図１４に示すように、液晶ドライバ１０５−１に入力されているＲＡＳ１が’Ｌ’の時、液晶ドライバ１０５−１は選択状態となる。選択状態の液晶ドライバ１０５−１の動作は、図１０のタイミングチャートで示すバーストアクセスライトサイクルと同様であり、液晶ドライバ１０５−１用の入力データＤｉｎ（ｎ）、Ｄｉｎ（ｎ＋１）が書き込まれる。この時、液晶ドライバ１０５−２に入力されているＲＡＳ２は’Ｈ’であり、液晶ドライバ１０５−２は非選択状態なので、他の信号が入力されてもアクセスは行われない。
【００７１】
次に、ＲＡＳ１が’Ｈ’になると、ＲＡＳ２は’Ｌ’となり、液晶ドライバ１０５−１は非選択状態、液晶ドライバ１０５−２は選択状態になる。選択状態の液晶ドライバ１０５−２には、入力データＤｉｎ（０）、Ｄｉｎ（１）…が書き込まれる。
【００７２】
このように、チップセレクト信号ＲＡＳを切り換えることで、アクセスを行う液晶ドライバを選択することができる。
【００７３】
メモリセル１２０のメモリマップについて、図１５を用いて説明する。
【００７４】
メモリセル１２０のアドレスマップは、Ｘ座標がカラムアドレス、Ｙ座標がロウアドレスとなっている。液晶パネル１３２の解像度は３２０ドット×２４０ラインであり、液晶ドライバ１０５の出力数が１６０ビットであることから、メモリマップのＸ座標はｈｅｘ０からｈｅｘ１３、Ｙ座標はｈｅｘ０からｈｅｘＥＦとなる。このメモリマップは、液晶ドライバ１０５の出力信号数と、液晶パネルの解像度に依存する。
【００７５】
次に、本発明の液晶ドライバを用いた液晶ディスプレイシステムについて、図１６、図１７を用いて説明する。
【００７６】
始めに、図１６に示す第１の実施例の液晶ディスプレイシステム構成図を用いて説明する。
【００７７】
ＣＰＵ１６０１から出力されるアドレスは、アドレスバス１６０４を介して、メインメモリ１６０２、Ｉ／Ｏ１６０３、液晶コントローラ１６０７に転送される。液晶コントローラ１６０７に転送されたアドレスは、アドレス変換回路１６０８に入力され、液晶ドライバ１０５のメモリマップに対応したアドレスに変換される。ここで、図１７を用いてメモリマップ及びアドレス変換について説明する。
【００７８】
ＣＰＵから見た画面メモリマップは、図１７に示すように、液晶パネルの解像度が３２０ドット×２４０ラインであることから、メモリマップのＸ座標はｈｅｘ０からｈｅｘ２７、Ｙ座標はｈｅｘ０からｈｅｘＥＦとなる。これに対し、液晶ドライバ１０５−１、１０５−２から見たドライバメモリマップは、各々の内蔵するメモリセル１２０のメモリマップとなるために、図１５に示すメモリマップが横に並んだ形となり、ＣＰＵ１６０１から見た画面マップと異なっている。このため、ＣＰＵ１６０１から転送されるアドレスをそのまま用いると、液晶ドライバのメモリセル１２０に、アドレスの指定が正しく行われないことになる。よって、アドレス変換回路１６０８を用いて、ＣＰＵ１６０１から転送されるアドレスを、液晶ドライバ１０５−１に入力されるＲＡＳ１０４が’Ｌ’の場合は、アドレスを変換せず、アドレスバス１０１にそのまま出力する。液晶ドライバ１０５−２に入力されているＲＡＳ１２９が’Ｌ’の場合は、ＣＰＵ１６０１から見たメモリマップのＸ座標値のｈｅｘ１４からｈｅｘ２７を、ｈｅｘ０からｈｅｘ１３に変換して、アドレスバス１０１に出力する。このようにアドレスを変換することで、ドライバメモリマップに対応させることができ、アドレスの指定を正しく行える。
【００７９】
再び図１６に戻って説明する。
【００８０】
液晶コントローラ１６０７に転送された制御信号は、タイミング制御回路１６１０に入力され、ＣＰＵ１６０１から転送される描画アクセスと、液晶ドライバ１０５のドライバ出力アクセスのタイミングを制御する制御信号を生成して制御信号バス１０３に出力し、走査回路１３０の制御信号を制御信号バス１６１１に出力する。
【００８１】
ＣＰＵ１６０１から入出力される表示データは、データバス１６０５を介してメインメモリ１６０２、Ｉ／Ｏ１６０３、液晶コントローラ１６０７との間で転送される。液晶コントローラ１６０７に転送された表示データは、バッファ１６０９を介してデータバス１０２に転送され、液晶ドライバ１０５との間でデータの入出力が行われる。
【００８２】
このように、本発明の液晶ドライバを用いる液晶ディスプレイシステムでは、アドレス変換機能を持つ液晶コントローラが必要である。また、本アドレス変換機能を液晶ドライバ１０５の中に設けても同様である。また、表示アクセスは、１水平期間に１度行うため、高速描画アクセスが可能であり、従来の液晶ドライバを用いた液晶ディスプレイシステムと比較して、消費電力を低減できる。
【００８３】
次に、本発明の液晶ドライバを用いた２画面駆動を行う液晶ディスプレイシステムの第２の実施例について、図１８から図２０を用いて説明する。
【００８４】
図１８は、第２の実施例の液晶ディスプレイ構成図である。
【００８５】
図１８において、１８０１から１８０４はＲＡＳ信号であり、それぞれ液晶ドライバ１０５−１から１０５−４に入力する。１８０５は走査回路であり、１８０６は走査信号を転送する走査信号線である。１８０７は液晶パネルであり、２画面の構成となっており、上画面の解像度は３２０ドット×１２０ラインであり、下画面の解像度は３２０×１２０ラインであり、合わせて３２０ドット×２４０ラインとなる。
【００８６】
図１９は、図１８に示す液晶ディスプレイを用いたときのシステム構成図である。
【００８７】
図１９において、１９０１は液晶コントローラである。１９０２はアドレス変換回路であり、ＣＰＵ１６０１から転送されるアドレスを液晶ドライバ１０５のメモリマップに対応したアドレスに変換する。１９０３はバッファ、１９０４はタイミング制御回路である。
【００８８】
図２０は２画面駆動を行う液晶ディスプレイシステムでのＣＰＵ１６０１から見た画面メモリマップ（図２０（ａ））と、液晶ドライバ１０５から見たドライバメモリマップ（図２０（ｂ））である。
【００８９】
第２の実施例について、図１８に示すディスプレイシステム構成図を用いて説明する。
【００９０】
走査回路１８０５は、液晶パネル１８０７の上画面と下画面を同時に駆動する走査信号を生成し、走査信号線１８０６から液晶パネル１８０７の上画面、下画面に供給する。液晶ドライバ１０５−１と１０５−２は、ＲＡＳ１８０１、１８０２に従って液晶パネル１８０７の上画面の表示データに対応した液晶印加電圧を、出力電圧線１２７−１、１２７−２を介して出力する。同様に、液晶ドライバ１０５−３と１０５−４は、ＲＡＳ１８０３、１８０４に従って、液晶パネル１８０７の下画面の表示データに対応した液晶印加電圧を出力電圧線１２７−３、１２７−４を介して出力する。液晶ドライバ１０５の動作は、第１の実施例と同様である。
【００９１】
次に、２画面駆動を行う液晶ディスプレイシステムについて、図１９を用いて説明する。
【００９２】
ＣＰＵ１６０１から出力されるアドレスバス、データ、制御信号は、それぞれアドレスバス１６０４、データバス１６０５、制御信号バス１６０６を介して液晶コントローラ１９０１のアドレス変換回路１９０２、バッファ１９０３、タイミング制御回路１９０４に転送される。アドレス変換回路１９０２に転送されたアドレスは、液晶ドライバ１０５−１から１０５−４のメモリマップに対応したアドレスに変換される。ここで、ＣＰＵ１６０１から見た画面メモリマップと、液晶ドライバ１０５−１から１０５−４から見たドライバメモリマップについて、図２０を用いて説明する。
【００９３】
ＣＰＵ１６０１から見た画面メモリマップは、上画面のＸ座標はｈｅｘ０からｈｅｘ２７、Ｙ座標はｈｅｘ０からｈｅｘ７７である。同様に、下画面のＸ座標はｈｅｘ０からｈｅｘ２７、Ｙ座標はｈｅｘ７８からｈｅｘＥＦである。これに対し、液晶ドライバから見たドライバメモリマップは、液晶ドライバ１０５のメモリマップがＸ座標がｈｅｘ０からｈｅｘ１３、Ｙ座標がｈｅｘ０からｈｅｘ７７となるので、上画面ではドライバメモリマップを横に二つ並べた状態であり、下画面では上画面のドライバメモリマップを逆から見た状態となっている。そこで、アドレス変換回路１９０２では、ＲＡＳ１８０１が’Ｌ’の場合は、アドレスを変換せず、ＲＡＳ１８０２が’Ｌ’の場合は、画面メモリマップのＸ座標値のｈｅｘ１４からｈｅｘ２７を、ｈｅｘ０からｈｅｘ１３に変換する。ＲＡＳ１８０３が’Ｌ’の場合は、画面メモリマップのＸ座標値のｈｅｘ０からｈｅｘ１３を、ｈｅｘ１３からｈｅｘ０に変換し、Ｙ座標値のｈｅｘ７８からｈｅｘＥＦを、ｈｅｘ０からｈｅｘ７７に変換する。ＲＡＳ１８０４が’Ｌ’の場合は、画面メモリマップのＸ座標値のｈｅｘ１４からｈｅｘ２７を、ｈｅｘ１３からｈｅｘ０に変換し、Ｙ座標値のｈｅｘ７８からｈｅｘＥＦを、ｈｅｘ０からｈｅｘ７７に変換する。このようにアドレス値を変換することで、液晶ドライバのドライバメモリマップと一致するので、アドレスの指定が正しく行える。
【００９４】
図１６に示す液晶ディスプレイシステムのその他の動作は第１の実施例と同様である。
【００９５】
このように、２画面駆動に対応したアドレス変換回路を設けることで、本発明の液晶ドライバを用いても、２画面駆動が行える。
【００９６】
第１の実施例、第２の実施例は２値表示を行っている場合であるが、次に、階調表示を行う場合について説明する。
【００９７】
始めに、階調方式としてフレームレートコントロール方式（以下ＦＲＣと略す）を用い、４階調表示である第３の実施例について、図２１から図２３を用いて説明する。
【００９８】
図２１は、階調方式としてＦＲＣを用いる、本発明の液晶ドライバを使用する液晶ディスプレイの構成図である。
【００９９】
図２１において、２１０１は階調表示データを転送するデータバス、２１０２は階調方式としてＦＲＣを用いる液晶ドライバである。２１０３は階調表示データを転送するデータバス、２１０４はＩ／Ｏポートであり、階調表示データの入出力制御を行う。２１０５は階調表示データの下位ビットデータを転送する下位ビットデータバス、２１０６は上位ビットデータを転送する上位ビットデータバスである。２１０７、２１０８は各々下位ビットデータ、上位ビットデータを記憶するメモリセル、２１０９、２１１０は各々メモリセル２１０７、２１０８から出力されるデータを転送する下位ビットデータバス、上位ビットデータバスである。２１１１はＦＲＣパターン生成回路、２１１２はＦＲＣ表示パターンを転送する信号線、２１１３はＦＲＣ回路であり、階調表示データに対応したＦＲＣパターンを選択し、ＦＲＣ表示データとして出力する。２１１４はＦＲＣ回路２１１３で選択された１ライン分のＦＲＣ表示データを転送するデータバス、２１１５はラッチであり、１ライン分のＦＲＣ表示データを同時にラッチする。２１１６はラッチ２１１５から出力されるＦＲＣ表示データを転送するデータバス、２１１７はレベルシフタ、２１１８はレベルシフタ２１１７で電圧レベルがシフトされたＦＲＣ表示データを転送するデータバス、２１１９は電圧セレクタ、２１２０は電圧セレクタ２１１９で選択された液晶印加電圧を液晶パネル１３２に供給する出力電圧線である。
【０１００】
図２２は、本実施例のＦＲＣを用いる液晶ドライバ２１０２の詳細なブロック図である。
【０１０１】
図２２において、２２０１、２２０２はＦＲＣパターン生成回路２１１１に内蔵されているＦＲＣパターンであり、２２０１は明るい灰色を示す階調１であり、２２０２は暗い灰色を示す階調２である。２２０３、２２０４は、各々ＦＲＣパターン２２０１、２２０２を転送する信号線、２２０５−１から２２０５−ｎはＦＲＣパターン選択回路である。２２０６はスイッチであり、下位ビットデータに従ってＦＲＣパターン２２０１、２２０２を選択する。２２０７はスイッチ２２０６で選択されたＦＲＣパターンを転送する信号線、２２０８はＥＯＲ素子、２２０９は制御信号、２２１０はスイッチであり、制御信号２２０９により、ＦＲＣパターンと上位ビットデータを選択する。
【０１０２】
図２３はＦＲＣを用いた場合の表示パターンである。
【０１０３】
図２１を用いて、ＦＲＣを用いる第３の実施例について説明する。
【０１０４】
アドレスバス１０１を介して転送されるロウアドレス、カラムアドレスは、第１の実施例と同様にして、ロウアドレスデコーダ１１８、カラムアドレスデコーダ１１２でデコードされる。デコードされたロウアドレスは、デコード信号として信号線１１９を介してメモリセル２１０７、２１０８に転送される。同様に、デコードされたカラムアドレスは、デコード信号として、信号線２１０５、２１０６からそれぞれメモリセル２１０７、２１０８に転送され、メモリセル２１０７、２１０８には、同じアドレスが指定される。データバス２１０１からデータバス２１０３を介してＩ／Ｏポート２１０４に転送された表示データは、下位ビットデータ、上位ビットデータがそれぞれ下位ビットバス２１０５、上位ビットバス２１０６へ出力され、下位ビットデータはメモリセル２１０７、上位ビットデータはメモリセル２１０８の、それぞれ同じアドレスに記憶される。メモリセル２１０７、２１０８から、それぞれ下位ビットデータバス２１０９、上位ビットデータバス２１１０を介して転送される表示データは、ＦＲＣ回路でＦＲＣパターンを選択し、ＦＲＣ表示データがデータバス２１１４へ出力される。ここで、ＦＲＣパターン生成回路２１１１、ＦＲＣ回路２１１３について、図２２を用いて説明する。
【０１０５】
ＦＲＣパターン生成回路２１１１では、ＦＲＣパターン２２０１、２２０２に、それぞれ白から黒までの４階調のうち、明るい灰色である階調１と、暗い灰色である階調２を表示するＦＲＣパターンが格納されている。ここで、ＦＲＣパターンについて、図２３を用いて説明する。
【０１０６】
本実施例では、表示データの上位ビット、下位ビットが００の時、（ｄ）の黒が表示され、０１の時、（ｂ）の階調１が表示され、１０の時、（ｃ）の階調２が表示され、１１の時、（ａ）の白が表示される。ＦＲＣパターンは、３×３ドットを１単位とする。階調１を表示する場合は、３×３ドットのうち３ドットを非点灯とし、他のドットを点灯とする。非点灯とするドットは、１フレーム目は、１行目は１番目の画素、２行目は２番目の画素、３行目は３番目の画素とする。２フレーム目では、各行で１画素ずつ右にシフトし、１行目は２番目の画素、２行目は３番目の画素、３行目は１番目の画素を非点灯とする。３フレーム目も同様にして、１行目は３番目の画素、２行目は１番目の画素、３行目は２番目の画素を非点灯とし、これを繰り返す。階調２を表示する場合は、階調１で点灯とした画素を非点灯、非点灯とした画素を点灯とすればよい。白又は黒を表示する場合は、全画素を点灯又は非点灯とする。したがって、点灯している画素数が白、階調１、階調２、黒で９、６、３、０となっているので、４階調表示となる。
【０１０７】
再び図２２に戻って説明する。
【０１０８】
各ＦＲＣパターン選択回路２２０５のＥＯＲ素子２２０８には、各々の回路に対応する下位ビットデータ、上位ビットデータが、下位ビットデータバス２１０９、上位ビットデータバス２１１０を介して入力され、出力信号である制御信号が、信号線２２０９を介してスイッチ２２１０に出力される。制御信号は上位ビットデータ、下位ビットデータが００又は１１の時０であり、０１又は１０の時１である。スイッチ２２１０は、信号線２２０９から転送される制御信号が０の時、上位ビットデータを選択し、１の時、信号線２２０７を介して入力されているＦＲＣパターンが選択される。以上の動作により、表示データの上位ビット、下位ビットが１１の時は、スイッチ２２１０で上位ビットデータが選択され、白が表示される。００の時は、同様に、上位ビットデータが選択され、黒が表示される。１０の時は、スイッチ２２０６でＦＲＣパターン２２０３が選択され、スイッチ２２１０でＦＲＣパターンが選択されるので、階調１が表示され、０１の時は、スイッチ２２０６でＦＲＣパターン２２０４が選択されるので、階調２が表示される。
【０１０９】
以上のように、メモリ内蔵液晶ドライバにＦＲＣパターン生成回路２１１１、ＦＲＣ回路２１１３を設けることで、ＦＲＣによる階調表示が行える。また、ＦＲＣパターンを増やすことで階調数の増加に対応できる。
【０１１０】
次に、階調方式として、４階調のパルス幅変調方式（以下ＰＷＭと略す）を用いた第４の実施例について、図２４、２５を用いて説明する。
【０１１１】
図２４は、階調方式としてＰＷＭを用いる液晶ドライバを使用した液晶ディスプレイの構成図である。
【０１１２】
図２４において、２４０１は階調方式としてＰＷＭを用いる液晶ドライバである。２４０２はロウアドレスデコーダ、２４０３、２４０４はデコード信号を転送する信号バス、２４０５、２４０６はメモリセルである。
【０１１３】
図２５は、ＰＷＭを用いた場合の各階調における液晶ドライバ２４０１から出力される液晶印加電圧と、走査電圧のタイミングチャート図である。
【０１１４】
図２４を用いて、第４の実施例について説明する。
【０１１５】
ロウアドレスデコーダ２４０２は、転送されるロウアドレスをデコードし、デコード信号を、信号線２４０３と２４０４からそれぞれメモリセル２４０５、２４０６に出力する。液晶ドライバ２４０１に転送される階調表示データは、上位ビットデータはメモリセル２４０５に記憶され、下位ビットデータはメモリセル２４０５に記憶される。データバス２１１４には、１水平期間中に、メモリセル２４０５に記憶されている上位ビットデータと、メモリセル２４０６に記憶されている下位ビットデータが、切り換えられて出力される。出力された階調表示データは、データが１の時、電圧セレクタ２１１９で、液晶印加電圧として、白を表示するオン電圧を選択し、０の時黒を表示するオフ電圧を選択する。この動作について、図２５に示すタイミングチャート図を用いて説明する。
【０１１６】
表示データがメモリセル２４０５、２４０６から出力される時、１水平期間（以下１Ｈと略す）のうち前半の２／３Ｈは、上位ビットデータが記憶されているメモリセル２４０５から出力され、後半１／３Ｈは快ビットデータが記憶されているメモリセル２４０６から出力される。したがって、表示データの上位ビット、下位ビットが１１の時は、１Ｈの間、表示データとして１が出力され図２５（ａ）、液晶印加電圧としてオン電圧が選択されて、白が表示される。１０の時は、前半２／３Ｈでは１、後半１／３Ｈでは０が出力されるので、液晶印加電圧は前半２／３Ｈではオン電圧、後半１／３Ｈではオフ電圧が選択される図２５（ｂ）。従って、１１の時に比べて、走査電圧と液晶印加電圧の差である電圧実効値が減少し、階調１が表示される。同様にして、０１の時は、前半２／３Ｈ出はオフ電圧、後半１／３Ｈではオン電圧が選択されるので図２５（ｃ）、電圧実効値が減少して階調２が表示される。００の時は、１Ｈの間オフ電圧が選択されるので図２５（ｄ）、黒が表示される。このように、オン電圧、オフ電圧を印加する期間を変えることにより電圧実効値を変化させて、階調表示を行える。
【０１１７】
その他の動作は実施例１、実施例３と同様である。
【０１１８】
以上のように、ＰＷＭを行う機能を持つ液晶ドライバを用いることで、ＰＷＭによる階調表示が行える。また、１水平期間の分割数を増やすことで階調数の増加に対応できる。
【０１１９】
次に、本発明の液晶ドライバに関して、液晶パネルのＹ軸方向（左又は右側）に設けた第５の実施例を図２６から図２８を用いて説明する。
【０１２０】
図２６は、本発明の液晶ドライバを使用した液晶ディスプレイの構成図である。
【０１２１】
図２６において、２６０１はアドレスを転送するアドレスバス、２６０２は表示データを転送するデータバス、２６０３は制御信号を転送する制御信号バス、２６０４はチップセレクト機能を有するＲＡＳ信号である。２６０５は本発明の液晶ドライバであり、出力数を１６０ビットとする。２６０６はアドレスバス２６０１、データバス２６０２とのインターフェイス回路、２６０７はメモリセルのロウアドレスを指定するロウアドレスを転送するロウアドレスバス、２６０８は表示データを転送するデータバス、２６０９はメモリセルのカラムアドレスを指定するカラムアドレスを転送するカラムアドレスバスである。
【０１２２】
２６１０はロウアドレスラッチ／カウンタであり、２６１１は２６１０によりラッチ又はカウントされたロウアドレスを転送するロウアドレスバスである。２６１２はロウアドレスデコーダであり、２６１３はロウアドレスデコーダ２６１２によってデコードされたデコード信号を転送する信号バスである。２６１４はＩ／Ｏポートであり、表示データの入出力を制御する。２６１５は表示データを転送するデータバスである。２６１６はカラムアドレスラッチ／カウンタ、２６１７はカラムアドレスラッチ／カウンタ２６１６でラッチ又はカウントされたカラムアドレスを転送するカラムアドレスバス、２６１８はカラムアドレスデコーダであり、カラムアドレスバス２６１７で転送されるカラムアドレスの上位ビットをデコードする。２６１９はカラムアドレスデコーダ２６１８でデコードされたデコード信号を転送する信号バスである。
【０１２３】
２６２０はカラムアドレスデコーダであり、カラムアドレスバス２６１７で転送されるカラムアドレスの下位ビットをデコードする。２６２１はカラムアドレスデコーダ２６２０でデコードされたデコード信号を転送する信号バスである。
【０１２４】
２６２２はメモリセルであり、表示データを記憶する。２６２３はメモリセル２６２２から表示命令に従って出力された１２８０（＝１６０×８）ビット分の表示データを転送するデータバスである。２６２４はセレクタであり、８ビットデータを１ビットデータに選択する。２６２５はセレクタで選択した１６０ビット分の表示データを転送するデータバスである。
【０１２５】
２６２６はラッチであり、データバス２６２５で転送される表示データを１６０ビット分同時にラッチする。２６２７はラッチ２６２６でラッチした表示データを転送するデータバス、２６２８はレベルシフタであり、表示データの電圧レベルを液晶印加電圧に対応したレベルに変換する。２６２９はレベルシフトされた表示データを転送するデータバス、２６３０は電圧セレクタ、２６３１は電圧セレクタ２６３０で表示データに従って選択された液晶印加電圧を転送する出力線である。２６３３はタイミング制御回路である。２６３４は液晶ドライバ２６０５−２に入力されるＲＡＳ信号である。
【０１２６】
図２７は本発明の液晶ドライバ２６０５を用いた第５の実施例の液晶ディスプレイシステムの構成図である。
【０１２７】
図２７において、２７０１は液晶コントローラ、２７０２はアドレス変換回路であり、アドレスバス１６０４を介して転送されるアドレスを液晶ドライバ２６０５のメモリマップに対応するＸ座標値（ロウアドレス）、Ｙ座標値（カラムアドレス）に変換する。２７０３は表示データのバッファ、２７０４はタイミング制御回路、２７０５は走査回路１３０の制御信号である。
【０１２８】
図２８は、本発明の液晶ドライバ２６０５内のメモリセル２６２２のメモリマップをビット単位で示したものである。
【０１２９】
再び、図２６に戻り、本発明の第５の実施例を詳しく説明する。
【０１３０】
図２６において、液晶ドライバ２８０５内のメモリセル２６２２にデータをアクセスする際に、先の実施例１で説明したのと同様に、アドレスバス２６０１にロウアドレス（Ｘ座標値）とカラムアドレス（Ｙ座標値）をマルチプレクスして転送し、制御信号バス２６０１で転送する制御信号でアドレスを各々ロウアドレスラッチ／カウンタ２６１０とカラムアドレスラッチ／カウンタ２６１６に取り込み、Ｉ／Ｏポート２６１４を介して、メモリセル２６２２に記憶したデータのリード／ライト処理を行なう。
【０１３１】
一つのアドレス乗の８ビットデータは、同一デコード線２６１９で駆動するメモリセル２６２２上のビットに記憶されることから、システムが横方向の各ビット上に８ビットデータを対応させると考えると、出力時にデータ変換機能が必要となる。
【０１３２】
詳しく、図２８を用いて説明する。
【０１３３】
一つのアドレス上の８ビットデータは、一つのデコード線上のメモリセル２６２２内に記憶されていることから、図２８中の様なメモリマップとなる。
【０１３４】
しかし、液晶パネル１３２のＹ軸方向（左又は右側）に本発明の液晶ドライバを搭載するとすると、一つの出力線２６３２から同一アドレス上の８ビットデータを順次出力しなければならない。よって、メモリセル２６２２の出力するデータを転送するデータバス２６２３にセレクタ２６２４を設けることにする。このセレクタは、カラムアドレスデコーダ２６２０で生成するカラムアドレスの下位ビットをデコードした信号２６２１が選択信号となり１ビットづつ選択されることになる。
【０１３５】
これによって、本発明の液晶ドライバ２６０５を液晶パネル１３２のＹ軸方向（左又は右側）に設けても、一つのアドレス上の８ビットデータが液晶パネル１３２の画面上の水平方向に並ぶことになる。
【０１３６】
また、本発明の液晶ドライバ２６０５を液晶パネル１３２のＹ軸方向（左又は右側）に設けた場合、図２７に記載した液晶コントローラ２７０１にアドレス管理がなされることは、第１の実施例と同様である。
【０１３７】
【発明の効果】
本発明の液晶ドライバによれば、１水平期間に１回の表示アクセスで液晶パネルに表示データに対応した液晶印加電圧を生成、出力し表示が出来るので、液晶ディスプレイを含む表示システム全体の低消費電力化が図れる効果がある。
【０１３８】
また、本発明の液晶ドライバによれば、１水平期間に１回の表示アクセスで済むので、他の期間を描画アクセスに割り当てることが可能となり、高速描画が実現できる効果がある。
【０１３９】
更に、本発明の液晶ドライバによれば、汎用のメモリインタフェースを有することからシステムが、本液晶ドライバを汎用メモリとして使用することが出来るので、使い勝手が良くなるという効果がある。
【０１４０】
更にまた、本発明の液晶ドライバによれば、階調機能を内蔵していることから、見やすい画面を構成できる効果がある。
【０１４１】
また、本発明の液晶ドライバによれば、横長の液晶ディスプレイを構成したときも、縦長の液晶ディスプレイを構成したときにも同一アドレス上の各ビットが液晶パネルの横方向に並ぶことになることから、各液晶ディスプレイに対応してシステムのアドレス／データ管理をいちいち変更しなくても使用できる効果がある。
【０１４２】
また、本発明によれば、複数の液晶ドライバを用いることが出来るので、大画面の液晶パネルも駆動することが出来る。
【図面の簡単な説明】
【図１】本発明のメモリ内蔵液晶ドライバを使用した第１の実施例の液晶ディスプレイ構成図である。
【図２】従来の液晶ディスプレイ構成図である。
【図３】図２に記載した液晶ディスプレイを用いたパーソナルコンピュータの構成図である。
【図４】図３に記載したシステムにおいて、表示メモリ３０７のアクセスを示すタイミングチャートである。
【図５】従来の液晶ドライバの動作タイミングチャート図である。
【図６】従来のメモリ内蔵液晶ドライバを用いた液晶ディスプレイ構成図である。
【図７】図１に記載した、液晶ドライバのランダムアクセスのタイミングチャート図である。
【図８】図１に記載した、液晶ドライバのページアクセスのタイミングチャート図である。
【図９】図１に記載した液晶ドライバのリードモディファイライトアクセスのタイミングチャート図である。
【図１０】図１に記載した液晶ドライバのバーストアクセスのライトサイクルのタイミングチャート図である。
【図１１】図１に記載した液晶ドライバのバーストアクセスのリードサイクルのタイミングチャート図である。
【図１２】図１に記載した液晶ドライバのランダムドライバ出力アクセスのタイミングチャート図である。
【図１３】図１に記載した液晶ドライバの順次ドライバ出力アクセスのタイミングチャート図である。
【図１４】図１に記載する液晶ディスプレイで、複数の液晶ドライバを用いて連続アクセスを行う際のチップセレクト機能を用いた場合のタイミングチャートである。
【図１５】図１に記載するメモリ内蔵液晶ドライバのメモリマップである。
【図１６】本発明の液晶ドライバを用いた第１の実施例の液晶ディスプレイシステム構成図である。
【図１７】図１５に記載する液晶ディスプレイシステムのＣＰＵから見た画面メモリマップと、ドライバから見たドライバメモリマップである。
【図１８】本発明の液晶ドライバを用い、２画面駆動を行う第２の実施例の液晶ディスプレイ構成図である。
【図１９】図１８に記載する液晶ディスプレイを用いたシステム構成図である。
【図２０】図１９に記載する液晶ディスプレイシステムのＣＰＵから見た画面メモリマップと、液晶ドライバから見たドライバメモリマップである。
【図２１】階調方式としてＦＲＣを用いる本発明の液晶ドライバを使用する第３の実施例の液晶ディスプレイ構成図である。
【図２２】図２１に記載する液晶ドライバの詳細なブロック図である。
【図２３】ＦＲＣを用いた場合の表示パターンである。
【図２４】階調方式としてＰＷＭを用いる本発明の液晶ドライバを使用した第４の実施例の液晶ディスプレイ構成図である。
【図２５】ＰＷＭを用いた場合の各階調の液晶印加電圧と、走査電圧のタイミングチャート図である。
【図２６】本発明の液晶ドライバを使用した、第５に実施例の液晶ディスプレイの構成図である。
【図２７】本発明の液晶ドライバを用いた第５の実施例の液晶ディスプレイシステム構成図である。
【図２８】本発明の液晶ドライバ２６０５のメモリマップである。
【符号の説明】
１０１…アドレスバス、
１０２…データバス、
１０３…制御信号バス、
１０４…ＲＡＳ信号、
１０５…液晶ドライバ、
１０６…インターフェイス回路、
１０７…カラムアドレスバス、
１０８…データバス、
１０９…ロウアドレスバス、
１１０…カラムアドレスラッチ／カウンタ、
１１１…カラムアドレスバス、
１１２…カラムアドレスデコーダ、
１１３…信号バス、
１１４…Ｉ／Ｏポート、
１１５…データバス、
１１６…ロウアドレスバス、
１１７…ロウアドレスラッチ／カウンタ、
１１８…ロウアドレスデコーダ、
１１９…信号バス、
１２０…メモリセル、
１２１…データバス、
１２２…ラッチ、
１２３…データバス、
１２４…レベルシフタ、
１２５…データバス、
１２６…電圧セレクタ、
１２７…出力信号線、
１２８…タイミング制御回路、
１２９…ＲＡＳ信号、
１３０…走査回路、
１３１…走査信号線、
１３２…液晶パネル、
１３３…電源回路、
１３４、１３５…駆動電圧線、
２０１…制御信号バス、
２０２…データバス、
２０３…液晶ドライバ、
２０４…タイミング制御回路、
２０５…シフトレジスタ、
２０６…信号線、
２０７、２０９…ラッチ、
２０８、２１０…データバス、
２１１…レベルシフタ、
２１２…データバス、
２１３…電圧セレクタ、
２１４…出力信号線、
３０１…ＣＰＵ、
３０２…メインメモリ、
３０３…アドレスバス、
３０４…データバス、
３０５…制御信号バス、
３０６…表示コントローラ、
３０７…表示メモリ、
３０８…タイミング制御回路、
３０９…タイミング信号、
３１０…選択信号、
３１１…コントローラ、
３１２…信号バス、
３１３…表示アドレスバス、
３１４…セレクタ、
３１５…アドレスバス、
３１６…バッファ、
３１７、３１８…データバス、
６０１…液晶ドライバ、
６０２…データバス、
６０３…制御信号、
６０４…アドレスレジスタ、
６０５…Ｘ座標値レジスタ、
６０６…Ｙ座標値レジスタ、
６０７、６０８…データバス、
６０９…Ｘ座標値デコーダ、
６１０…Ｙ座標値デコーダ、
６１１…Ｘ座標値デコード信号、
６１２…Ｉ／Ｏポート、
６１３…データバス、
６１４…Ｙ座標値デコード信号、
６１５…メモリセル、
６１６、６１８、６２０…データバス、
６１７…ラッチ、
６１９…レベルシフタ、
６２１…電圧セレクタ、
６２２…出力電圧線、
６２３…タイミング制御回路、
１６０１…ＣＰＵ、
１６０２…メインメモリ、
１６０３…Ｉ／Ｏ、
１６０４…アドレスバス、
１６０５…データバス、
１６０６…制御信号バス、
１６０７…液晶コントローラ、
１６０８…アドレス変換回路、
１６０９…バッファ、
１６１０…タイミング制御回路、
１６１１…制御信号バス、
１８０１〜１８０４…ＲＡＳ信号、
１８０５…走査回路、
１８０６…走査信号線、
１８０７…液晶パネル、
１９０１…液晶コントローラ、
１９０２…アドレス変換回路、
１９０３…バッファ、
１９０４…タイミング制御回路、
２１０１…データバス、
２１０２…液晶ドライバ、
２１０３…データバス、
２１０４…Ｉ／Ｏ、
２１０５…下位ビットデータバス、
２１０６…上位ビットデータバス、
２１０７、２１０８…メモリセル、
２１０９…下位ビットデータバス、
２１１０…上位ビットデータバス、
２１１１…ＦＲＣパターン生成回路、
２１１２…信号線、
２１１３…ＦＲＣ回路、
２１１４…データバス、
２１１５…ラッチ、
２１１６、２１１８…データバス、
２１１７…レベルシフタ、
２１１９…出力電圧線、
２２０１、２２０２…階調１、階調２のＦＲＣパターン、
２２０３、２２０４…信号線、
２２０５…ＦＲＣパターン選択回路、
２２０６…スイッチ、
２２０７…信号線、
２２０８…ＥＯＲ素子、
２２０９…制御信号、
２２１０…スイッチ、
２４０１…液晶ドライバ、
２４０２…ロウアドレスデコーダ、
２４０３、２４０４…信号バス、
２４０５、２４０６…メモリセル、
２６０１…アドレスバス、
２６０２…データバス、
２６０３…制御信号バス、
２６０４…ＲＡＳ信号、
２６０５…液晶ドライバ、
２６０６…インターフェイス回路、
２６０７…ロウアドレスバス、
２６０８…データバス、
２６０９…カラムアドレスバス、
２６１０…ロウアドレスラッチ／カウンタ、
２６１１…ロウアドレスバス、
２６１２…ロウアドレスデコーダ、
２６１３…信号バス、
２６１４…Ｉ／Ｏポート、
２６１５…データバス、
２６１６…カラムアドレスラッチ／カウンタ、
２６１７…カラムアドレスバス、
２６１８…カラムアドレスデコーダ、
２６１９…信号バス、
２６２０…カラムアドレスデコーダ、
２６２１…信号バス、
２６２３…データバス、
２６２４…セレクタ、
２６２５…データバス、
２６２６…ラッチ、
２６２７…データバス、
２６２８…レベルシフタ、
２６２９…データバス、
２６３０…電圧セレクタ、
２６３１…出力線、
２６３３…タイミング制御回路、
２６３４…ＲＡＳ信号、
２７０１…液晶コントローラ、
２７０２…アドレス変換回路、
２７０３…バッファ、
２７０４…タイミング制御回路、
２７０５…制御信号、
【図１】
0003707806.tif 000002
【図２】
0003707806.tif 000003
【図３】
0003707806.tif 000004
【図４】
0003707806.tif 000005
【図５】
0003707806.tif 000006
【図６】
0003707806.tif 000007
【図７】
0003707806.tif 000008
【図８】
0003707806.tif 000009
【図９】
0003707806.tif 000010
【図１０】
0003707806.tif 000011
【図１１】
0003707806.tif 000012
【図１２】
0003707806.tif 000013
【図１３】
0003707806.tif 000014
【図１４】
0003707806.tif 000015
【図１５】
0003707806.tif 000016
【図１６】
0003707806.tif 000017
【図１７】
0003707806.tif 000018
【図１８】
0003707806.tif 000019
【図１９】
0003707806.tif 000020
【図２０】
0003707806.tif 000021
【図２１】
0003707806.tif 000022
【図２２】
0003707806.tif 000023
【図２３】
0003707806.tif 000024
【図２４】
0003707806.tif 000025
【図２５】
0003707806.tif 000026
【図２６】
0003707806.tif 000027
【図２７】
0003707806.tif 000028
【図２８】
0003707806.tif 000029