(57)【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板の中央部付近と角部付近とを含む、少なくとも２以上の箇所に配置された応力センサと、
前記半導体基板の中央部付近と角部付近とを含む少なくとも２以上の箇所に、前記応力センサに近接させて配置された温度センサと、
前記応力センサおよび前記温度センサの配置箇所を除く、前記半導体基板上にアレイ状に配置された抵抗群と、
前記応力センサ、前記温度センサおよび前記抵抗群の上層に、絶縁膜を介して配設され、かつ、エリアごとに異なる線幅を有して形成された配線層と、
この配線層を覆う保護膜と
を具備したことを特徴とする評価用半導体装置。
【請求項２】
前記抵抗群は、複数ブロックに分割され、それぞれのブロックごとに電力の供給が可能に構成されることを特徴とする請求項１に記載の評価用半導体装置。
【請求項３】
前記配線層は、櫛型の配線とスネーク状の配線とを組合わせてなることを特徴とする請求項１に記載の評価用半導体装置。
【請求項４】
前記保護膜には、前記配線層に達する開孔部が選択的に設けられていることを特徴とする請求項１に記載の評価用半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、評価用半導体装置に関するもので、特に、半導体集積回路装置の初期特性や信頼性を評価するための評価ツールとして用いられるものである。
【０００２】
【従来の技術】
近年、ＬＳＩ（Large Scale Integrated circuit）の高集積化・高密度化による配線の微細化、大チップ化にともなって、樹脂封止パッケージの温度変化による熱応力（せん断応力）に起因する、パッシベーションクラックやアルミニウム（以下、Ａｌ）スライドの発生の危険性が高くなってきている。パッシベーションクラックは耐湿性の劣化のみでなく、Ａｌの二層配線を有する製品においては、層間絶縁膜のクラックによる配線層間での絶縁性の低下を引き起こす要因ともなっている。また、パターン設計によっては、Ａｌスライドが配線間ショートや断線を招く原因となる場合もある。
【０００３】
従来、ＬＳＩにおける、パッシベーションクラックやＡｌスライドなどの不良の発生を診断する方法の一つとして、第１９回日科技連信頼性保全性シンポジウム（平成元年６月）において、ＴＥＧ（Test Element Group）を用いた方法が発表された。この方法は、Ａｌ配線を２次元的に配置するとともに、そのＡｌ配線の線幅を１μｍ〜９０μｍまでふらせた構造を有するＴＥＧを樹脂封止パッケージ上にアッセンブリし、印加熱ストレスとしての熱衝撃試験などの実施前後におけるチップの表面を観察することによって、チップ上でのパッシベーションクラックやＡｌスライドの発生領域を定量的に評価しようとするものである。
【０００４】
また、他の方法として、ピエゾ抵抗係数の異なる拡散抵抗層パターン（ユニットセル）を二次元的に配置してなる応力測定素子を用いて、パッケージ内の応力を測定する方法も提案されている。
【０００５】
しかしながら、上記したいずれの方法の場合も、ＴＥＧや応力測定素子は、Ａｌ配線または抵抗層パターンを二次元的にのみ配置してなるものであり、特に、Ａｌの二層配線を有する製品とは構造的にも大きく異なっていた。そのために、必ずしも、最終的な製品の評価に適したものではなく、別途、製品ごとに実際の製品での評価が不可欠なものとなっていた。
【０００６】
【発明が解決しようとする課題】
上記したように、従来においては、ＴＥＧや応力測定素子を用いることによって、パッシベーションクラックやＡｌスライドなどといった不良の発生を診断する各種の方法が提案されてはいるものの、診断とは別に、製品ごとに実際の製品での評価が必要なのが実状であった。
【０００７】
そこで、この発明は、半導体集積回路装置の初期特性や信頼性を定量的、かつ、高精度に評価することが可能となり、実際の製品を用いての評価を不要にできる評価用半導体装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板と、この半導体基板の中央部付近と角部付近とを含む、少なくとも２以上の箇所に配置された応力センサと、前記半導体基板の中央部付近と角部付近とを含む少なくとも２以上の箇所に、前記応力センサに近接させて配置された温度センサと、前記応力センサおよび前記温度センサの配置箇所を除く、前記半導体基板上にアレイ状に配置された抵抗群と、前記応力センサ、前記温度センサおよび前記抵抗群の上層に、絶縁膜を介して配設され、かつ、エリアごとに異なる線幅を有して形成された配線層と、この配線層を覆う保護膜とを具備したことを特徴とする評価用半導体装置が提供される。
【００１０】
上記のような構成とした場合、半導体集積回路装置で実際に発生する不良をより忠実に再現できるようになる。これにより、実際の製品とほぼ同様な構造での評価が可能となるものである。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００１２】
（第一の実施形態）
図１乃至図３は、本発明の第一の実施形態にかかる半導体集積回路装置（ＬＳＩ）の、評価ツールを概略的に示すものである。なお、図１はユニット層（下層）の平面図、図２は配線層（上層）の平面図であり、図３は図１に示したIII −III 線にほぼ対応する断面図である。
【００１３】
この評価ツールは、たとえば図１に示すように、評価の対象となる実際のＬＳＩ（以下、製品と略記する）と同一のサイズを有してなるＳｉ（シリコン）基板１１上の、その基板面内の角部付近および中央部付近に、それぞれ、ピエゾ拡散抵抗ユニット（応力センサ）１２と温度モニタ・ユニット（温度センサ）１３とが、互いに近接して配置されている。これにより、製品における応力および熱分布の測定が実質的に可能となっている。
【００１４】
また、ピエゾ拡散抵抗ユニット１２と温度モニタ・ユニット１３とを除く範囲には、ヒータとなるポリシリコン抵抗アレイ（抵抗群）１４が配置されている。このポリシリコン抵抗アレイ１４は、基板面内におけるＤＣ電流がほぼ均一となるように、複数のポリシリコン抵抗を直・並列（アレイ状）に接続してなる構成とされている。
【００１５】
また、このポリシリコン抵抗アレイ１４は、複数（ここでは、２個）のブロックに分けて配置され、それぞれに独立して駆動できるようになっている。これにより、製品での発熱部位が限られているような場合には、２ブロック以上に分割された、少なくともいずれか一つのブロックに対応するポリシリコン抵抗アレイ１４のみを発熱させることによって、製品における熱的な不良に関する評価を実質的に行うことが可能となっている。
【００１６】
なお、上記ポリシリコン抵抗アレイ１４は、該評価ツールが製品の段差構造と同等の構造となるようにするために、たとえば、２０００オングストローム〜３０００オングストローム程度の高さ（凹凸）を有して形成されている。
【００１７】
さらに、上記Ｓｉ基板１１の周辺部には、複数の電極パッド１５が設けられている。各電極パッド１５は、１層目のＡｌ配線（１Ａｌ）１６をそれぞれ介して、上記ピエゾ拡散抵抗ユニット１２、上記温度モニタ・ユニット１３、上記ポリシリコン抵抗アレイ１４、および、後述する上層のＡｌ配線に接続されている。
【００１８】
上記電極パッド１５は、上記Ｓｉ基板１１上におけるレイアウト（サイズや個数）が、製品における電極パッドのそれとほぼ同一とされている。
【００１９】
一方、上記ピエゾ拡散抵抗ユニット１２、上記温度モニタ・ユニット１３、および、上記ポリシリコン抵抗アレイ１４の上部には、たとえば図２に示すように、層間絶縁膜１７を介して、二層目のＡｌ配線（２Ａｌ）からなる配線層１８が形成されている。
【００２０】
上記配線層１８は、図示せぬ櫛型の配線とスネーク状の配線とを組合わせてなり、たとえば、４分割された各エリア１９ａ〜１９ｄごとに数μｍ〜数１００μｍの異なる線幅を有して形成されている。
【００２１】
この場合、エリア１９ａには２μｍの線幅で、エリア１９ｂには１２０μｍの線幅で、エリア１９ｃには２４０μｍの線幅で、エリア１９ｄには４０μｍの線幅で、それぞれ配線層１８が形成されている。通常、半導体集積回路装置は対称性があるため、このような構成とすることにより、該評価ツール１つで複数の異なる線幅についての評価が同時に可能となっている。
【００２２】
ここで、上記配線層１８の各線幅としては、製品で実際に用いられ、かつ、該評価ツールの製造プロセスにおける配線不良を確実に防止することが可能な寸法とするのが望ましい。
【００２３】
また、上記層間絶縁膜１７の周辺部には、上記電極パッド１５を露出させるための開孔窓２０が形成されている。
【００２４】
なお、図３において、２１，２２はシリコン酸化（ＳｉＯ2 ）膜であり、１７ａ〜１７ｄは上記層間絶縁膜１７を構成する、それぞれ、ＳｉＯ2 膜、シリコン窒化（ＳｉＮ）膜、ＳｉＯ2 膜、ＳｉＮ膜である。
【００２５】
そして、上記配線層１８上を含む、全面には最上層保護膜（たとえば、ポリイミド膜）２３が形成されて、該評価ツールの表面が保護されている。
【００２６】
このような構成によれば、評価ツールの構造を、Ａｌの二層配線を有する製品の段差構造と同等とすることができるため、該評価ツールにおいて、製品で発生するパッシベーションクラックやＡｌスライドといった不良を忠実に再現させることが可能となる。
【００２７】
また、製品の動作時に発生する熱的な不良に関しても、ヒータ（ポリシリコン抵抗アレイ）と温度モニタ・ユニットとによって実質的に評価することが可能である。
【００２８】
さらに、評価の重要なパラメータの一つである、評価ツールのサイズに関しては、１ｍｍ角〜１５ｍｍ角まで、１ｍｍステップでラインアップ化することにより、各種サイズの製品の評価に対応できる。特に、単一のＳｉウェーハから同一サイズの複数の評価ツールを製造するようにした場合（１ウェーハ−１チップサイズ）には、ダイシング（Dicing）以降の工程を容易なものとすることができる。しかも、１チップサイズとすることにより、工程モニタとしても使用できるようになる。
【００２９】
また、上記配線層１８と上記電極パッド１５との間を、たとえば、ロード接続用のポリシリコン抵抗３１および上記１Ａｌ１６をそれぞれ介して接続するようにした場合には、発生した不良が、上記電極パット１５よりも内部の上記配線層１８で発生したものであるのか、上記電極パット１５よりも外部で発生したものであるのかを容易に特定できるようになる。
【００３０】
上記したように、半導体集積回路装置で実際に発生する不良をより忠実に再現できるようにしている。
【００３１】
すなわち、ピエゾ拡散抵抗ユニット、温度モニタ・ユニット、ポリシリコン抵抗アレイと、その上層に、Ａｌの配線層を配設した二層構造としている。これにより、段差構造が形成されることによって、Ａｌの二層配線を有する製品とほぼ同様な構造とすることができる。したがって、製品と同様な構造での機械的応力、放熱、耐湿性、熱ストレスなどによる不良の診断が実質的に可能となり、製品ごとでの評価の必要がなくなるとともに、半導体集積回路装置ごとの初期特性や信頼性の定量的な評価が可能となるものである。
【００３２】
（第二の実施形態）
図４は、本発明の第二の実施形態にかかる評価ツールの概略構成を示すものである。なお、図３と同一部分には同一符号を付し、その詳細な説明については割愛する。
【００３３】
本実施形態は、上述した第一の実施形態にかかる構成において、さらに、最上層保護膜２３に対し、選択的に、上記配線層１８に達する開孔部２４を設けてなる構成となっている。開孔部２４は、基板面内の角部付近に集中して設けられるようになっている。
【００３４】
このような構成とすることにより、耐湿性に関しての感度アップを図ることが可能となる。具体的には、半導体集積回路装置が吸湿して不良を発生させるＡｌコロージョンを、配線層１８を強制的に断ち切らせるようにすることによって、電気的に評価しようとするものである。
【００３５】
すなわち、配線層１８上の最上層保護膜２３に開孔部２４を設けることによって、該評価ツール内への水分の浸入を加速させることができる。こうして、耐湿性に対する評価の感度をアップさせることにより、評価にかかる時間とツール数とを削減することが可能となる。
【００３６】
なお、上記した実施形態においては、基板面内の中央部付近および角部付近にのみ、それぞれ、ピエゾ拡散抵抗ユニットと温度モニタ・ユニットとを配置するようにした場合を例に説明したが、これに限らず、たとえば中央部付近と角部付近とを含む、少なくとも２以上の箇所に配置するようにすれば良い。
【００３７】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【００３８】
【発明の効果】
以上、詳述したようにこの発明によれば、半導体集積回路装置の初期特性や信頼性を定量的、かつ、高精度に評価することが可能となり、実際の製品を用いての評価を不要にできる評価用半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態にかかる、評価ツールの構成例を示す要部の概略平面図。
【図２】同じく、評価ツールの構成例を示す要部の概略平面図。
【図３】同じく、評価ツールの要部を示す概略断面図。
【図４】本発明の第二の実施形態にかかる、評価ツールの要部を示す概略断面図。
【符号の説明】
１１…Ｓｉ基板
１２…ピエゾ拡散抵抗ユニット
１３…温度モニタ・ユニット
１４…ポリシリコン抵抗アレイ
１５…電極パッド
１６…Ａｌ配線（１Ａｌ）
１７…層間絶縁膜
１７ａ…シリコン酸化膜（ＳｉＯ2 膜）
１７ｂ…シリコン窒化膜（ＳｉＮ膜）
１７ｃ…ＳｉＯ2 膜
１７ｄ…ＳｉＮ膜
１８…配線層（２Ａｌ）
１９ａ〜１９ｄ…エリア
２０…開孔窓
２１…シリコン酸化膜（ＳｉＯ2 膜）
２２…ＳｉＯ2 膜
２３…最上層保護膜
２４…開孔部
【図１】
0003715488.tif 000002
【図２】
0003715488.tif 000003
【図３】
0003715488.tif 000004
【図４】
0003715488.tif 000005