(57)【特許請求の範囲】
【請求項１】
（Ａ）ノードに接続された第１の端子と、出力回路に接続された第２の端子を有し、入射フォトン束の関数となる電流を生成し、光生成キャリアを蓄積する光感応トランデューサ回路と、
（Ｂ）前記ノードに接続された第１の端子とパルス源に接続された第２の端子とを有するスィッチングダイオード回路であって、前記パルス源が周期的に第１の電圧をそのスイッチングダイオード回路の前記第２の端子に加えて順バイアスし、前記光感応トランデューサ回路を逆バイアスして前記ノードが前記第１の電圧になるようにする前記スィッチングダイオード回路と、
（Ｃ）前記ノードにクランプダイオードを接続し、前記パルス源が第１の電圧を前記スィッチングダイオード回路の前記第２の端子に加えたときに、前記ノードを第１の電圧よりも低い第２の電圧にクランプダイオードのしきい値電圧を加えた電圧にクランプするクランプ回路
とからなるソリッドステート撮像装置の画素構造。
【請求項２】
（Ａ）少なくとも１つの行ラインと、
（Ｂ）少なくとも１つの列ラインと、
（Ｃ）前記行ラインと列ラインの交点に配列された少なくとも１つの光感応画素であって、
(1) ノードに接続された第１の端子と、前記列ラインに接続された第２の端子を有し、光生成キャリアを蓄積し、入射したフォトン束の関数となる電流を前記列ラインに対して生成する光感応トランスデューサ回路、
(2) 前記ノードに接続された第１の端子と前記行ラインに接続された第２の端子とを有するスイッチングダイオード回路であって、前記第２の端子は行ラインから周期的に第１の電圧を受け取ってそのスィッチングダイオード回路を順バイアスし、前記光感応トランスデューサ回路を逆バイアスして前記ノードを第１の電圧とする前記スィッチングダイオード回路、
(3) 前記ノードにクランプダイオードを接続し、前記第１の電圧が前記スィッチングダイオード回路の前記第２の端子に加えられたときに、前記ノードを第１の電圧より低い第２の電圧プラス前記クランプダイオードのしきい値電圧にクランプするクランプ回路
からなっている、光感応画素と、
（Ｄ）前記行ラインと列ラインに接続され、前記第１の電圧を前記行ラインに周期的に供給し、光感応画素からの電流を前記列ラインを通して受け取る回路と
からなるソリッドステート撮像装置。
【請求項３】
（Ａ）ノードに接続された第１の端子と、出力回路に接続された第２の端子を有し、入射するフォトン束の関数となる電流を生成し、光生成キャリアを蓄積する光感応トランデューサ回路と、
（Ｂ）前記ノードに接続された第１の端子とパルス源に接続された第２の端子とを有するスイッチング回路であって、前記パルス源は周期的に第１の電圧をスィッチング回路の前記第２の端子に加えてスィッチング回路を低インピーダンス経路とし、前記光感応トランデューサ回路を逆バイアスして前記ノードを第１の電圧とする前記スィッチング回路と、
（Ｃ）前記パルス源が第１の電圧を前記スィッチング回路の前記第２の端子に加えたときに、前記ノードを第１の電圧よりも低い第２の電圧プラスクランプ回路のしきい値電圧にクランプする前記ノードに接続されたクランプ回路、
とからなるソリッドステート撮像装置の画素構造。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明はソリッドステート撮像装置及びディスプレイ分野に関し、特にソリッドステート撮像装置の改善形画素アドレス指定構造に関する。
【０００２】
【従来の技術】
ソリッドステート撮像装置は画像取得を可能にするために構成されており、一般に光感応画素の配列で構成されている。各々の画素サイトはそのサイトに入射されるフォトン束を電気信号に変換する機構、すなわち入射フォトン束に比例した電流源と、読取りの間に集めた信号を格納する格納サイトと、画素に対して問い合わせがなされた時に低インピーダンスとなり、画素に対する問い合わせがないときは絶縁となる読取り経路を備えたスィッチを持っていなければならない。各々の光感応画素は一般にダイオードやトランジスタなどの１つないし複数の半導体要素からなっている。作動中、ソリッドステート撮像装置の画素配列は入射光にさらされ、各々の画素はそれが受けるフォトン束に比例した出力信号を生成する。このように、ソリッドステート撮像装置はアレィ内の各々の画素をアドレス指定し、各々の画素からの信号の大きさを判定することで画像の取得を可能にする。図１は一般的な従来のソリッドステート撮像装置１０を例示したものである。
【０００３】
図１で、ソリッドステート撮像装置１０は複数の列ライン１７ａ−１７ｎを通して水平走査回路１３に、そして複数の行ライン１６ａ−１６ｎを通して垂直走査回路１４に接続されている光感応画素配列１１が含まれている。垂直走査回路１４と水平走査回路１３は出力回路１５に接続されている。光感応画素配列１１には各々行ライン１６ａ−１６ｎの１つとライン１７ａ−１７ｎの１つに反対方向に接続されたフォトダイオードとスィッチングダイオードからなる複数の画素が含まれている。水平及び垂直走査回路１３、１４はシフトレジスタとトランジスタスィッチから構成されている。配列１１内の各々の画素から光信号を読み取るため、行ライン１６ａ−１６ｎ及び列ライン１７ａ−１７ｎは走査回路１３、１４により連続的に出力回路１５に接続され、各々の画素からの光信号を読み取るのに必要なパルスが垂直走査回路１４から加えられる。
【０００４】
周知のようにフォトン束集積モード作動する画素は一般に３つの基本的な性質を保有する必要がある。即ち第１に画素は入射フォトン束に比例した電流を生成し、第２に画素は光生成電流を集積して蓄積した電荷を一時的に格納できなければならない。最後にオフ状態で画素のＰＮ接合を他の画素から絶縁し、オン状態で蓄積した電荷の高速で完全な読取りを可能にするため非常に低いインピーダンスを持つスィッチが必要とされる。
【０００５】
図２は図１の配列１１の上記の性質を保有している従来の画素１２の構造を概略的な電気回路形式で示したものである。図２で、画素１２には逆方向に接続されたフォトダイオード２３とスィッチングダイオード２２が含まれている。コンデンサ２４、２５は各々ダイオード２２、２３の寄生コンデンサである。読取り時間（即ちパルス時間）中、パルス生成器２１は電圧ＶＯのパルスをダイオード２２の陽極に加えて順バイアスし、ノード２６をほぼＶＯ電圧とし、ダイオード２３を逆バイアスする。集積したフォトン束に比例したダイオード２３を通した荷電電流は出力回路２Ｏで測定される。パルスがパルス時間の終わりに停止すると、ダイオード２２、２３は共に逆バイアスとなり、ノード２６でＶＯ電圧を回復する。走査時間中、光生成キャリアから導出された光電流の電荷は、ダイオード２３の逆バイアス接合容量とコンデンサ２４、２５に蓄積される。光生成キャリアが蓄積されると、ノード２６の電圧は最初の電荷のＶＯ電圧から減少する。ノード２６での電圧降下は実質的に走査時間中の入力光の積分に直接比例する。引き続いて次の読取り期間に、ＶＯ電圧の別のパルスをダイオード２２の陽極に加えてダイオード２２を順バイアスし、ノード２６をほぼＶＯに再びする。パルスが終了すると、両ダイオード２２、２３は逆バイアスされ、上述の光検出過程が繰り返される。
【０００６】
【発明が解決しようとする課題】
しかし上述の従来の画素構造には欠点がある。１つの欠点はスィッチングダイオードは一般にその順バイアス作動中に非線形順バイアス特性を経るということである。これはノード２６での電圧がパルス時にＶＯのパルスに近付くとき、スィッチングダイオードの電圧はゼロに近いという事実による。これによりスィッチングダイオード上の順バイアス電圧は非常に小さくなり、スィッチングダイオードの順バイアス電圧が非常に小さいことで、一般にスィッチングダイオードはその非線形順バイアス領域で非常に高いインピーダンスで作動することになる。その結果、スィッチングダイオードの高い非線形順バイアスインピーダンスとノード２６での蓄積寄生容量により形成された時定数は一般にスィッチングダイオードに印加されたパルスの幅を超過し、それによりパルス時にノード２６が十分に充電されないようになる。これは一般に入射光が正確に測定されないことになる。パルス幅を時定数に対応するように延長するならば、画素読取り速度は多くのアプリケーションで配列を使用できなくなる程減少することになる。
【０００７】
別の形態の従来技術では、画素を読み取り、絶縁するのに薄膜トランジスタ（ＴＦＴ）を使用しているが、ＴＦＴを作成するのに必要な過程ははるかに複雑であり、歩どまりに影響を与える。
従って本発明の１つの目的はソリッドステート撮像装置の改善形画素構造を提供することである。
本発明の他の目的はソリッドステート撮像装置により入射光を正確に感知するソリッドステート撮像装置の改善形画素構造を提供することである。
本発明の別の目的は、画素構造のスィッチングダイオードが最大の逆バイアス抵抗と最小の順バイアス抵抗を有するソリッドステート撮像装置の改善形画素構造を提供することである。
本発明の別の目的は、スィッチをフォトダイオードと同時に構成できるソリッドステート撮像装置の改善形画素構造を提供することである。
本発明の他の目的は、画素構造のスィッチングダイオードがパルス時にその線形順バイアス領域で確実に作動するようにするソリッドステート撮像装置の改善形画素構造を提供することである。
本発明の他の目的は、光生成キャリアを集積し、接合容量に蓄積する第３のフォトダイオードを読み取るための２つのダイオードからなるスィッチを形成することである。スィッチングダイオードは、そのオン時に、フォトダイオードの接合容量に蓄積される光生成キャリアの数とは関わりなく、フォトダイオード読み取り時間を通して等価スィッチ抵抗が線形で一定に留まるように構成する。
本発明の別の目的は、フォトダイオードに蓄積された電荷を読み取るためにスィッチングダイオードを使用した従来の手法に対して、フォトダイオードの読取り時間の速度を大きく増大することである。
【０００８】
【課題を解決するための手段】
上記の目的は、ダイオードのスィッチング及びバイアス手法のユニークな応用で達成される。抵抗を低く一定に維持するため、２つのスィッチングダイオードを直列に接続し、それらの端子に相補パルスを同時に加えて読取り期間にそれらを順バイアスする。第３のダイオードは光感応トランスデューサで、読取りあるいは集積モードであろうとも、光感応トランスデューサがつねに逆バイアス状態になるようにスィッチングダイオードの直列ノードに接続する。トランスデューサの残りの端子は、読取り期間中にスィッチングダイオードが順バイアス状態にパルスが加えられたときに光生成キャリア及び暗キャリアを検出する出力回路に接続する。そこで集積モード中、パルスは除去され、スィッチングダイオードは逆バイアスされ、光感応トランスデューサは光生成キャリアと暗キャリアを蓄積する。
【０００９】
本発明ソリッドステート撮像装置の画素構造には、光感応トランスデューサ、スィッチング回路、クランプ回路が含まれている。光感応トランスデューサは、ノードに接続された第１の端子と、出力回路に接続された第２の端子を有し、光感応トランスデューサ回路の入射フォトン束に比例する電流を生成し、光生成キャリアを蓄積する。スィッチング回路はノードに接続された第１の端子とパルス源に接続された第２の端子とを有する。パルス源は周期的に第１の電圧をスィッチング回路の前記第２の端子に加えてスィッチング回路を順バイアスし、光感応トランスデューサ回路を逆バイアスしてノードが第１の電圧に充電されるようにする。トランスデューサに蓄積される光生成キャリアに比例した荷電電流は出力回路で測定する。クランプ回路はノードに接続し、パルス源が第１の電圧をスィッチング回路の第２の端子に加えたときに、ノードを第２の電圧プラスクランプダイオードのしきい値電圧にクランプする。第１の電圧がスィッチング回路の第２の端子に印加されるとき、ノードは第１の電圧以下にクランプされ、第１の電圧に近付かないように保持される。そこでスィッチング回路は、最小の抵抗の実質的に線形の順バイアス領域で作動することができる。クランプ回路はクランプダイオードと第２のパルス源を含む。第２のパルス源は一定の第２の電圧ないし第２の電圧パルスを生成することができる。
クランプダイオードをパルスで駆動する１つの利点は、パルスの端を一致し、ほぼ等しい振幅にすることができ、それにより不必要なスィッチング過渡電流の１次相殺をもたらすことができることである。
【００１０】
【実施例】
図３は本発明の１実施例の光感応画素３０の構造をブロック図形式で例示したものである。図３に示すように、画素３０にはスイッチイング回路３３、光感応回路３４、クランプ回路３５が含まれている。光感応回路３４は画素３０内で入射フォトン束に比例した電流を生成するのに使用する。スィッチング及びクランプ回路３３、３５は画素３０内で画素３０に対して問い合わせがなされたときに低インピーダンス読取り経路を提供し、画素３０に対する問い合わせがなかったときにはその経路を絶縁するのに使用する。クランプ回路３５はまた、低インピーダンス経路が最小の抵抗を持ち、絶縁が最大の抵抗を持つようにする。図４、５及び図７、８は図３の画素３０の異なる実施を例示したもので、以下に詳細に説明する。
【００１１】
図４は図３の画素３０の１実施例であるソリッドステート撮像装置の画素構造４０を概略的な電気回路図で例示したものである。図４で画素４０にはスィッチングダイオード４１とフォトダイオード４２が含まれている。ダイオード４１、４２の陰極はノード４７で結ばれている。スィッチングダイオード４１の陽極はパルス時（ＴＳ）にＶＯ電圧のパルスを受け取るためにパルス生成器５１に接続されている。フォトダイオード４２の陽極は出力回路５０に接続されている。パルスＴＳ時、すなわちパルス生成器５１がＶＯ電圧のパルスをスィッチングダイオード４１に加えているとき、出力回路５０はフォトダイオード４２から蓄積された光生成キャリアを受け取る。パルス時間ＴＳと走査時間ＴＩは共に図４に示すようにサイクル時間ＴＰを形成する。出力回路５０が受け取る光生成キャリアからなる光電流はフォトダイオード４２への入射フォトン束に比例する。スィッチングダイオード４１は寄生コンデンサ４３を有し、フォトダイオード４２は寄生コンデンサ４４を有し、クランプダイオード４８は寄生コンデンサ４５を有している。
【００１２】
画素４０には更に、クランプダイオード４８と電圧源４６が含まれている。クランプダイオード４８はその陽極がノード４７に接続されており、その陰極は電圧源４６の正の端子に接続されている。電圧源４６の負の端子は接地されている。電圧源４６はＶＣ電圧を有する。クランプダイオード４８と電圧源４６の機能は、ノード４７での電圧をＶＣ電圧にクランプダイオード４８のしきい値電圧を加えた電圧にクランプしてパルス時間ＴＳにスィッチングダイオード４１の順バイアス電圧が十分大きくなるようにすることである。それによりスィッチングダイオード４１は低いインピーダンスを持つその線形順バイアス領域で作動するようになるが、これは図６と共に以下に詳細に説明する。
【００１３】
１実施例では、ＶＯ電圧はほぼ＋５ボルトであり、ＶＣ電圧はほぼ＋４ボルトである。もちろんＶＯ及びＶＣ電圧は異なる電圧値を持つことができる。しかしＶＯとＶＣ電圧の電圧差は、スィッチングダイオード４１のしきい値電圧プラスクランプダイオード４８のしきい値電圧よりも大きくなければならない。
ここで図６で、曲線９０はダイオードの両端の電圧に関するダイオードを流れている電流の関係を示している。図６から分かるように、ダイオードの電圧がゼロボルト以下の場合、ダイオードは逆バイアス領域で作動する。ダイオードの電圧がダイオードのしきい値電圧ＶＴ以上であるが、Ｖ１電圧以下の場合は、ダイオードは導通し始め、非線形順バイアス領域９１で作動する。この領域９１ではダイオードを流れる電流はダイオードの電圧と非線形関係を持つ。ダイオードの電圧がＶ１電圧以上に上昇すると、ダイオードは実質的に線形の電流−電圧関係を経るようになる。これをダイオードの線形順バイアス領域９２と称する。曲線９０から分かるように、ダイオードは線形順バイアス領域９２では非常に小さいインピーダンスしか有していない。従って図４のスィッチングダイオード４１がその順バイアス領域に維持され、非常に小さいインピーダンスしか持たない場合は、スィッチングダイオード４１の電圧はＶ１電圧以上に保たれる。図４に付いて上述したように、クランプダイオード４８と電圧源４６はノード４７での電圧をＶＣ電圧プラスクランプダイオード４８のしきい値電圧にクランプする。ＶＣ電圧の電圧レベルを設定することで、スィッチングダイオード４１の電圧をＶ１電圧以上にしてスィッチングダイオード４１がパルス時間ＴＳに常にその線形順バイアス領域で作動するようにすることができる。クランプダイオード４８と電圧源４６に関する図４の画素４０の作動を更に詳細に説明する。
【００１４】
図４を再び参照すると、作動中及びパルス時間ＴＳ毎に、パルス生成器５１はＶＯ電圧のパルスをスィッチングダイオード４１の陽極に供給してスィッチングダイオード４１を順バイアスし、フォトダイオード４２を逆バイアスしてノード４７をＶＯ電圧にする。パルス生成器５１はスィッチングダイオード４１にＶＯ電圧のパルスを繰り返し周期的に供給する。パルス時間ＴＳ中、ノード４７の電圧は最初に非常に低く（即ちゼロに近付いている）、スィッチングダイオード４１の電圧をＶ１電圧をはるかに超えて非常に高くし、ダイオード４１はその低インピーダンス線形順バイアス領域で作動するようになる。この状況で、非常に大きな電流がスィッチングダイオード４１を流れ、ノード４７の寄生コンデンサ４３−４５を急速に荷電する。ノード４７が荷電されると、ノード４７の電圧はそれにしたがって上昇する。ノード４７の電圧がＶＣ電圧プラスクランプダイオード４８のしきい値電圧に近付くと、クランプダイオード４８は導通してノード４７の電圧を更に上昇しないようにクランプする。
【００１５】
クランプダイオード４８と電圧源４６により、スィッチングダイオード４１はその線形の低抵抗順バイアス領域で作動するように維持され、ノード４７をパルス時間ＴＳにＶＯ電圧で十分かつ急速に荷電することができる。それにより引続きの走査時間ＴＩにノード４７にはフォトダイオード４２が入射光を感知し光生成キャリアをその逆バイアス接合容量と寄生コンデンサ４３−４５に蓄えるのに実質的に十分な電荷がノード４７、フォトダイオード４２の逆バイアス接合容量、寄生コンデンサ４３−４５に蓄えられる。
【００１６】
荷電電流はパルス時間ＴＳにフォトダイオード４２の接合コンデンサをバイアスして空乏化し、同時に漂遊寄生コンデンサ４３−４５を荷電し、それにより走査時間ＴＩに光集積モードの段階となる。走査時間ＴＩ中、光生成キャリアはフォトダイオード４２の接合コンデンサと寄生コンデンサ４３−４５に蓄えられる。画素４０に入射したフォトン束に比例したキャリアが蓄えられるので、ノード４７の電圧はゼロに向かって減少する。従ってパルス時間ＴＳ中、フォトダイオード４２を流れる荷電電流はフォトン束に比例する。従って出力回路５０の荷電電流を測定することで、フォトダイオード４２に入射したフォトン束に比例した画素が出力で見られる。
【００１７】
パルス時間ＴＳの終わりに、パルス生成器５１はスィッチングダイオード４１にパルスを加えるのを停止し、スィッチングダイオード４１の陽極の電圧はゼロに向い、フォトダイオード４２の陽極も同様となる。これにより両ダイオード４１、４２は逆バイアス状態になり、ノード４７の荷電された電圧はフォトダイオード４２の逆バイアス接合コンデンサ及び寄生コンデンサ４３−４５に蓄積されるようになる。本実施例では、ダイオード４１、４２の破壊電圧ＶＢはＶＯ電圧よりも大きい。この時、スィッチングダイオード４１はノード４７に蓄積された電荷に対して実質的に開回路となる。
【００１８】
パルス生成器５１がパルスの印加を停止すると、画素４０は走査モードに入る。走査時間ＴＩ中（即ち画素４０が走査モードの時）、ノード４７の電圧は実質的にフォトダイオード４２を流れる光生成キャリアからなる光生成電流により減少する。フォトダイオード４２を流れる光生成電流はフォトダイオード４２に入射したフォトン束に比例する。この時クランプダイオード４８は逆バイアスされ、ノード４７の電圧が減少するときに、ノード４７から電流を引き出そうとはしない。従ってクランプダイオード４８は走査時間ＴＩ中画素４０の作動に影響を与えない。
【００１９】
別の実施例では、スィッチングダイオード４１とフォトダイオード４２は各々その陽極がノード４７に接続される。スィッチングダイオード４１の陰極はパルス生成器５１に接続され、フォトダイオード４２に陰極は出力回路５０に接続される。パルス生成器５１はＶＯ電圧のパルスをパルス時間ＴＳ中にスィッチングダイオード４１の陰極に加える。クランプダイオード４８はその陰極がノード４７に接続され、その陽極は電圧源４６に接続されている。電圧源４６はＶＣ電圧をクランプダイオード４８の陽極に供給する。
【００２０】
この別の実施例では、パルス生成器５１はパルス時間ＴＳ中にＶＯ電圧のパルスをスィッチングダイオード４１に加える。クランプダイオード４８と電圧源４６はノード４７をＶＣ電圧プラスクランプダイオード４８のしきい値電圧にクランプし、それにより同一機能を達成する。走査時間ＴＩ中、光電流は光生成キャリアをクランプダイオード４８をオフに維持しながら、フォトダイオード４２の接合コンデンサ及び寄生コンデンサ４３−４５に蓄える。
【００２１】
図５は図３の画素３０の別の実施例であるソリッドステート撮像装置の画素構造６０を概略的な電気回路図で示したものである。図５で、図４の電圧源４６を図５のパルス生成器６６で置き換えた他は画素６０の構造は図４の画素４０と同一である。図５で、ダイオード６１は画素６０のスィッチングダイオードであり、ダイオード６２は画素６０のフォトダイオードである。ダイオード６５はクランプダイオードである。パルス生成器７１はＶＯ電圧のパルスを印加し、出力回路７０は光電流をフォトダイオード６２から受け取る。コンデンサ６３、６４、６８はノード６７での各々ダイオード６１、６２、６５の寄生コンデンサである。クランプダイオード６５はノード６７とパルス生成器６６に接続されている。パルス生成器６６はパルス時間ＴＳ中にＶＣ電圧のパルスをクランプダイオード６５にＶＤ電圧からＶＣ電圧に降下させて印加する。走査時間ＴＩ中、パルス生成器６６はＶＣ電圧からＶＤ電圧に戻すことでＶＣ電圧のパルスの印加を停止する。上述したように、ＶＤ電圧はＶＣ電圧よりも高い。それにより、クランプダイオード６５は走査時間ＴＩ中にオンされないようになるが、さもなくばノード６７から電流を引き出し、読取り時間中、即ちパルス時間ＴＳ中に、出力回路７０により検出される光生成キャリアの精度に影響を与える可能性がある。従って図５の構成は画素６０により安定した確実な作動を提供する。更に画素６０の構成を効果的に用いてパルス時間ＴＳ中にパルス電圧ＶＯから生じる不必要なスィッチング過渡電流を相殺することができる。パルス時間ＴＳ中に相補パルス電圧ＶＣを生成することで、パルス過渡電流はパルス電圧ＶＯから減少する。
【００２２】
１実施例では、ＶＤ電圧はほぼ＋８ボルトでＶＣ電圧はほぼ＋４ボルトである。ＶＯ電圧はほぼ＋５ボルトである。別の実施例では、ＶＤ，ＶＣ，ＶＯ電圧は別の値を取ることができる。しかしＶＤ電圧は、ＶＣ電圧より高くなければならず、ＶＯ電圧からスィッチングダイオード６１とクランプダイオード６５のしきい値電圧を引いた値よりも低くなければならない。
別の実施例では、ダイオード６１、６２、６５のＰＮ接合の方向は画素回路内で切り換えることができる。この場合、パルス生成器７１は−ＶＯ電圧のパルスをダイオード６１に印加し、パルス生成器６６は−ＶＤ電圧からの−ＶＣ電圧をクランプダイオード６５に印加する。
【００２３】
図７は図３の画素３０の別の実施例であるソリッドステート撮像装置の画素構造１００を例示している。図７から分かるように、画素１００の構造は、図５の画素６０のスィッチングダイオードがダイオード６１であるのに、トランジスタ１０５を図７の画素１００でスィッチングダイオードとして用いていることを除いて、図５の画素６０と同じである。１実施例ではトランジスタ１０５を薄膜トランジスタとする。
【図面の簡単な説明】
【図１】  光感応画素のアレィを含む従来のソリッドステート撮像装置のブロック図である。
【図２】  図１の従来の光感応画素の１つを概略的に例示するブロック図である。
【図３】  本発明の光感応画素の回路を概略的に例示するブロック図である。
【図４】  本発明の１実施例による、図３の光感応画素構造の１回路のブロック図である。
【図５】  本発明の別の実施例による、図３の光感応画素構造の別の回路のブロック図である。
【図６】  ダイオードの線形順バイアス領域と、非線形順バイアス領域と、逆バイアス領域を例示するダイオードの電流−電圧図である。
【図７】  本発明の別の実施例による、図３の光感応画素構造の回路のブロック図である。
【符号の説明】
３１…パルス生成器、３２…出力回路、３３…スィッチング回路、
３４…光感応回路、３５…クランプ回路
【図１】
0003638630.tif 000002
【図２】
0003638630.tif 000003
【図３】
0003638630.tif 000004
【図４】
0003638630.tif 000005
【図５】
0003638630.tif 000006
【図６】
0003638630.tif 000007
【図７】
0003638630.tif 000008