(57)【特許請求の範囲】
【請求項１】
基板上に非晶質膜を形成する工程と、上記非晶質膜を結晶化させる熱処理を行って酸化物結晶質膜を形成する工程とを備えた酸化物結晶質膜の製造方法において、
上記非晶質膜を少なくとも２層積層した後、６５０℃以下の熱処理を行って１層の酸化物結晶質膜を形成し、
上記１層の酸化物結晶質膜上に、非晶質膜を少なくとも１層積層した後、この積層した非晶質膜に６５０℃以下の熱処理を行って少なくとも１層の酸化物結晶質膜を形成し、
複数層の上記酸化物結晶質膜のうち上記基板に最も近い上記酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くし、
上記複数層の酸化物結晶質膜を合わせた膜厚を１００ｎｍ以下にすることを特徴とする酸化物結晶質膜の製造方法。
【請求項２】
請求項１に記載の酸化物結晶質膜の製造方法において、
上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であることを特徴とする酸化物結晶質膜の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、酸化物結晶質膜の製造方法に関する。
【０００２】
【従来の技術】
強誘電体薄膜は、自発分極、高誘電率、電気光学効果、圧電効果、及び焦電効果等の多くの機能をもつことから、広範なデバイス開発に応用されている。例えば、その焦電性を利用して赤外線リニアアレイセンサに、また、その圧電性を利用して超音波センサに、その電気光学効果を利用して導波路型光変調器に、その高誘電性を利用してＤＲＡＭ（ダイナミックランダムアクセスメモリ）やＭＭＩＣ（モノリシックマイクロ波集積回路）用キャパシタにと、様々な方面で用いられている。
【０００３】
それらの広範な応用デバイス開発の中でも、近年の薄膜形成技術の進展に伴って、半導体メモリ技術との組み合わせにより、高密度でかつ高速に動作する強誘電体不揮発性メモリ（ＦＲＡＭ）の開発が盛んである。強誘電体薄膜を用いた不揮発性メモリは、その高速書き込み／読み出し、低電圧動作、及び書き込み／読み出し耐性の高さ等の特性から、従来の不揮発性メモリの置き換えだけでなく、ＳＲＡＭ（スタティックランダムアクセスメモリ）やＤＲＡＭに対する置き換えも可能なメモリとして、実用化に向けて研究開発が盛んに行われている。
【０００４】
このようなデバイス開発には、残留分極（Ｐr）が大きくかつ抗電場（Ｅc）が小さく、低リーク電流であり、分極反転の繰り返し耐性の大きな材料が必要である。また、薄膜作製にあたっては、スループット向上のために、成膜時間が短いことが好ましい。
【０００５】
従来、これらの用途に用いられる強誘電体材料としては、ＰＺＴ（チタン酸ジルコン酸鉛、Ｐｂ（ＴｉxＺｒ1-x）Ｏ3）に代表されるペロブスカイト構造の酸化物材料が主流であった。ところが、ＰＺＴのように鉛をその構成元素として含む材料は、鉛やその酸化物の蒸気圧が高いため、成膜時に鉛が蒸発してしまい膜中に欠陥を発生させたり、ひどい場合にはピンホールを形成してしまった。この結果、リーク電流が増大したり、更に分極反転を繰り返すと、自発分極の大きさが減少する疲労現象が起こるなどの欠点があった。
【０００６】
特に、疲労現象に関しては、強誘電体不揮発性メモリによるＦＲＡＭ（強誘電性ランダムアクセスメモリ）に対する置き換えを考えると、１０15回の分極反転後も特性の変化がないことを保証しなければならないため、疲労のない強誘電体薄膜の開発が望まれていた。
【０００７】
一方、近年、ＦＲＡＭ用強誘電体材料として、ビスマス層状構造化合物材料の研究開発が行われている。ビスマス層状構造化合物材料は、１９５９年に、Smolenskiiらによって発見され、（Ｇ. Ａ. Ｓmolenskii, Ｖ.Ａ. Ｉsupov and Ａ. I. Ａgranovskaya, Ｓoviet Ｐhys. Ｓolid Ｓtate, １,１４９（１９５９））、その後、Ｓubbaraoにより詳細な検討がなされた（Ｅ. Ｃ. Ｓubbarao,Ｊ. Ｐhys.Ｃhem.Ｓolids, ２３,６６５（１９６２））。
【０００８】
最近、国際公開番号ＷＯ９３／１０５４２、特表平７―５０２１４９号公報において、CarlosA．Paz de Araujoらは、このビスマス層状構造化合物薄膜が強誘電体及び高誘電体集積回路への応用に適していることを発見し、特に１０12回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している。
【０００９】
上記ビスマス層状構造化合物は、以下の化学式
Ｂｉ2Ａm-1ＢmＯ3m+3
Ａ：Ｎａ,Ｋ,Ｐｂ,Ｃａ,Ｓｒ,Ｂａ,Ｂｉの中から選択したもの
Ｂ：Ｆｅ,Ｔｉ,Ｎｂ,Ｔａ,Ｗ,Ｍｏの中から選択したもの
ｍ：自然数
で示される。そして、上記ビスマス層状構造化合物の結晶構造は、（Ｂｉ2Ｏ2）２＋層と（Ａm-1ＢmＯ3m+1）２−層とが交互に積み重なったような構造である。すなわち、その結晶構造の基本は、（ｍ−１）個のＡＢＯ3から成るペロブスカイト格子が連なった層状ペロブスカイト層の上下を（Ｂｉ2Ｏ2）２＋層が挟み込んだ構造を成すものである。なお、ここで、Ａ及びＢとして、選択されるものは単一とは限らない。
【００１０】
そして、このようなビスマス層状構造化合物材料の代表的なものとして、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（ｘ＝０〜１）がある。このＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（ｘ＝０〜１）膜の成膜方法には、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法またはＭＯＤ（Metal Organic Decomposition）法、ＭＯＣＶＤ（有機金属気相成長法：Metal Organic Chemical Vapor Deposition）法等の化学的方法が用いられている。
【００１１】
上記成膜方法の中で、スパッタリング法は様々な材料において量産実績のある成膜法であり、大面積成膜が可能であること、再現性も高いことから、様々な研究機関で開発されている。また、上記ＭＯＣＶＤ法は、段差被覆性に優れ、また低温成膜の可能性もあるので、特にＦＲＡＭの高集積化を図る場合には有望であり、最近研究開発が盛んになってきている。一方、上記ゾルゲル法またはＭＯＤ法等の化学溶液堆積法は、原子レベルの均質な混合が可能な原材料溶液を用いることが可能なので、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。特に、上記ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（ｘ＝０〜１）膜の好適な成膜方法として、ＭＯＤ法が用いられている。
【００１２】
従来、ＭＯＤ法を用いる強誘電体薄膜の製造方法としては、例えば、特許公報第２６５８８７８号で説明されているものがある。この特許公報第２６５８８７８号の強誘電体薄膜の製造方法では、下記の（１）〜（３）のような工程を行うことにより、強誘電体薄膜または誘電体薄膜を製造している。
【００１３】
（１）成膜工程
有機金属塩を原料とした溶液をスピンコート法で基板上に塗布成膜する。
【００１４】
（２）第１熱処理工程
溶媒や（１）の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、２５０℃で１０分間、加熱・乾燥し、非晶質膜を形成する。
【００１５】
（３）第２熱処理工程
膜中の有機物成分を熱分解除去し、結晶化するために６００〜８５０℃の高温で１０分間程度、熱処理する。
【００１６】
上述の（１）〜（３）の工程を繰り返すことで、所望の膜厚を得ている。
【００１７】
上記特許公報第２６５８８７８号の強誘電体薄膜の製造方法においては、（２）の乾燥後の膜厚を２０〜８０ｎｍにすることで、クラックがない、（１０５）軸に結晶配向したエピタキシャルな膜が得られると述べられている。また、その実施例においては（２）の工程で得られる乾燥後の膜厚を約３０ｎｍとして、（１）〜（３）の工程を６回繰り返すことで全体膜厚約２００ｎｍの高配向したＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（ｘ＝０〜１）膜を得ている。
【００１８】
また、上記スパッタリング法、ＭＯＣＶＤ法においても、気相成長時に結晶化させず、非晶質膜を酸素雰囲気の熱処理により、結晶化する方法が広く行われている。とくに、化学溶液堆積法においては良質な結晶質膜を得るために結晶化前の１層ごとの膜厚を薄くする強誘電体薄膜の製造方法が、第６０回応用物理学会学術講演会における講演予稿集の４５４頁の講演番号３ｐ−Ａ―１に提案されている。
【００１９】
次に、強誘電体薄膜素子のリーク電流特性について説明する。強誘電体薄膜素子から構成される強誘電体メモリには、電源ＯＦＦのときに特有の不揮発性がある。これを、通常動作時にＤＲＡＭ動作をするＮＶＤＲＡＭ（不揮発性ダイナミックランダムアクセスメモリ）などに応用した場合、リーク電流が多いと、リフレッシュ時間が短くなってしまう。このとき、蓄積電荷量または残留分極を良好な値に保持したまま、リーク電流を何桁も小さくできれば、ＤＲＡＭ動作時のリフレッシュ時間を長くとることができ、素子特性を大幅に改善できる。また、上記リーク電流が多くなると、強誘電体薄膜にかかる電界が小さくなってしまい、分極反転が十分に起こらない。
【００２０】
【発明が解決しようとする課題】
ところで、上記ビスマス層状構造を有する強誘電体薄膜は結晶構造が複雑で結晶粒成長速度の異方性が強いため、大きな結晶粒が成長しやすく、良好なモフォロジーを得ることが困難である。そのため、特許公報第２６５８８７８号の強誘電体薄膜の製造方法、および、第６０回応用物理学会学術講演会の強誘電体薄膜の製造方法では、以下のような問題が生じる。
【００２１】
特許公報第２６５８８７８号の強誘電体薄膜の製造方法において、（１）での膜厚を８０ｎｍ程度にし、（１）から（３）の工程を２回繰り返し、厚さ１６０ｎｍのＳｒＢｉ2Ｔａ2Ｏ9膜を作成して、そのＳｒＢｉ2Ｔａ2Ｏ9膜をＳＥＭ（走査型電子顕微鏡）で観察した。その結果、上記ＳｒＢｉ2Ｔａ2Ｏ9膜では、膜厚方向に２層の粒界が並び、断面形状も粗いものであることが分った。また、上記ＳｒＢｉ2Ｔａ2Ｏ9膜の分極特性・リーク電流特性が低いという問題がある。
【００２２】
また、第６０回応用物理学会学術講演会の強誘電体薄膜の製造方法において、講演予稿集４５４頁の講演番号３ｐ−Ａ−１に提案されているように（１）での膜厚を２０ｎｍ程度と薄くし、（１）から（３）の工程を８回繰り返し、厚さ１６０ｎｍのＳｒＢｉ2Ｔａ2Ｏ9膜を作成した。このＳｒＢｉ2Ｔａ2Ｏ9膜は、膜厚方向に柱状構造を有するが、表面形状において粒径が８０〜４００ｎｍを示す不均一な膜で、かつ、凹凸の激しい膜になるため、リーク電流特性が低いという問題がある。
【００２３】
本発明は、上記問題を解決するべくなされたものであり、その目的は、分極特性及びリーク電流特性を向上させることができる酸化物結晶質膜の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
上述の問題に対して、本発明者は次のように考察した。
【００２５】
（ａ）１層毎の膜を厚くした場合、膜厚方向で、膜の至る所から初期核が発生して、下の結晶粒をそのまま引きずるような柱状構造に成長することが困難であると考えられる。つまり、膜厚方向で複数の結晶粒が積み重なるため、粒界の存在が分極特性に悪影響を及ぼしていると考えられる。
【００２６】
（ｂ）また、１層毎の膜厚を薄くした場合、単位面積当りの初期核発生率は滅少し、その結果、結晶粒は柱状に成長するものの、結晶粒径は大きいものが多数存在し、且つ不均一なものになると考えられる。
【００２７】
（ｃ）強誘電体薄膜のリーク電流特性は、それ自身の形状に強く影響される。例えば、膜厚に落差があるとその薄い部分に強い電界強度がかかり、絶縁破壊が起きやすく、リーク・パスに成りやすい。
【００２８】
【００２９】
【００３０】
上記考察に基づき、本発明の酸化物結晶質膜の製造方法は、
基板上に非晶質膜を形成する工程と、上記非晶質膜を結晶化させる熱処理を行って酸化物結晶質膜を形成する工程とを備えた酸化物結晶質膜の製造方法において、
上記非晶質膜を少なくとも２層積層した後、６５０℃以下の熱処理を行って１層の酸化物結晶質膜を形成し、
上記１層の酸化物結晶質膜上に、非晶質膜を少なくとも１層積層した後、この積層した非晶質膜に６５０℃以下の熱処理を行って少なくとも１層の酸化物結晶質膜を形成し、
複数層の上記酸化物結晶質膜のうち上記基板に最も近い上記酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くし、
上記複数層の酸化物結晶質膜を合わせた膜厚を１００ｎｍ以下にすることを特徴としている。
【００３１】
上記構成の酸化物結晶質膜の製造方法によれば、上記非晶質膜を少なくとも２層積層した後、熱処理を行って１層の酸化物結晶質膜を形成する。そして、上記１層の酸化物結晶質膜上に、少なくとも１層の酸化物結晶質膜を形成する。このとき、上記複数の上記酸化物結晶質膜のうち基板に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くすることにより、熱処理の温度が低くても、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られる。したがって、上記酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【００３２】
また、上記非晶質膜が少なくとも２層積層した状態で最初の熱処理を行うので、非晶質膜を１層毎に熱処理するよりも、熱処理の時間を短縮することができる。
【００３３】
一実施形態の酸化物結晶質膜の製造方法は、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜である。
【００３４】
上記一実施形態の酸化物結晶質膜の製造方法によれば、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であるから、良好なリーク電流特性を得ることができる。
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【発明の実施の形態】
以下、本発明の酸化物結晶質膜の製造方法を図示の実施の形態により詳細に説明する。
【００４０】
（参考例）
図１は本発明の参考例の半導体装置の要部の模式断面図である。上記半導体装置は、図１に示すように、シリコン単結晶基板１上に順次積層された下部電極４、ＳｒＢｉ2Ｔａ2Ｏ9強誘電体薄膜５及び上部電極６かなる強誘電体キャパシタを有している。上記強誘電体薄膜５は、複数層の酸化物結晶質膜で構成されていて、ビスマス層状ペロブスカイト構造を有している。また、上記シリコン単結晶基板１と下部電極４との間には、膜厚２００ｎｍのシリコン酸化膜２と、このシリコン酸化膜２上に形成された膜厚２０ｎｍ程度の酸化チタン膜３とを形成している。上記酸化チタン膜３は、熱酸化膜２と下部電極４との接着層として働く。また、上記下部電極４および上部電極６はＰｔからなっている。なお、上記下部電極４の膜厚は２００ｎｍである。
【００４１】
上記強誘電体薄膜５の形成には、強誘電体材料の前駆体原料溶液を用いる成膜工程を含むＭＯＤ法を用いる。このＭＯＤ法の前駆体原料溶液の合成では出発原料として、タンタルエトキシド（Ｔａ（ＯＣ2Ｈ5）5）、ビスマス２エチルヘキサネート（Ｂｉ（Ｃ7Ｈ15ＣＯＯ）2）及びストロンチウム２エチルヘキサネート（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2）を使用する。
【００４２】
以下、上記強誘電体薄膜５の形成に用いる前駆体原料溶液の合成について説明する。
【００４３】
まず、秤量したタンタルエトキシドを２―エチルヘキサネート中に溶解させ、タンタルエトキシドと２―エチルヘキサネートの反応を促進させるため、１００℃から最高温度１２０℃まで加熱しながら攪拌し、３０分間反応させる。その後、１２０℃で生成したエタノールと水分を除去した溶液に、２０ｍｌ〜３０ｍｌのキシレンに溶解させたストロンチウム２−エチルヘキサネートを加え、１２５℃から最高温度１４０℃で３０分間加熱攪拌する。その後、加熱撹拌が終了した溶液に、１０ｍｌのキシレンに溶解させたビスマス２―エチルヘキサネートを加え、１３０℃から最高温度１５０℃で１０時間加熱攪拌する。
【００４４】
次に、１０時間の加熱撹拌後の溶液から、低分子量のアルコールと、水と、溶媒として使用したキシレンとを除去するために、１３０℃〜１５０℃の温度で５時間蒸留する。そして、溶液からダストを除去するために、０．４５μｍ径のフィルタで溶液を濾過する。その後、溶液のＳｒＢｉ2Ｔａ2Ｏ9の濃度を０．１ｍｏｌ／ｌに調整し、これを前駆体原料溶液とする。なお、上記の過程で、ストロンチウム：ビスマス：タンタルの比率が８：２２：２０となるように調整する。また、これらの原料は上記のものに限定されるものではなく、溶媒は上記出発原料が十分溶解するものであればよい。
【００４５】
以下、このように合成された前駆体原料溶液を用いた、一般的な化学溶液堆積法による膜形成方法を説明する。
【００４６】
まず、図２に示すように、ステップＳ２１で、シリコン熱酸化膜、酸化チタン膜及び下部電極が順次積層されたシリコン単結晶基板上に、強誘電体薄膜の前駆体原料溶液をスピンコート法により塗布して、塗付膜を形成する。
【００４７】
次に、ステップＳ２２で、上記塗付膜中の炭素を除去するために、結晶化温度（６００℃程度）未満に設定されたホットプレート（ＨＰ）上で塗付膜を熱処理することにより、塗付膜を乾燥させて、非晶質膜を形成する（第１熱処理工程）。
【００４８】
そして、ステップＳ２３で、ＲＴＡ（Rapid Thermal Annealing）法を用いて非晶質膜の結晶化焼成を行う。具体的には、酸素雰囲気中で結晶化温度（６００℃程度）以上の熱処理を非晶質膜に施すことにより、非晶質膜を結晶化させて、酸化物結晶質膜を形成する（第２熱処理工程）。
【００４９】
その後、ステップＳ２１〜Ｓ２３を所望の膜厚になるまで複数回繰り返す。
【００５０】
以下、本発明による製膜法の予備実験として、ステップＳ２１におけるスピン速度を変化させることにより、塗付膜の膜厚を変えることを試みる。その方法で、上記前駆体原料溶液を用い、ステップＳ２１〜Ｓ２３を行って、１層の酸化物結晶質膜を形成した。このとき、ステップＳ２２の熱処理は１５０℃の熱処理と４００℃の熱処理との２回に分けて行っており、ステップＳ２３の熱処理温度は８００℃である。そうして得られた酸化物結晶質膜の表面形状を走査型電子顕微鏡で観察して、２．５×２．０μｍの範囲で最大から５番目までの粒径を測定する。このような測定を酸化物結晶質膜の表面の２箇所で行って、その平均した粒径と、酸化物結晶質膜の膜厚との関係を図３のグラフに示している。図３のグラフから、酸化物結晶質膜の膜厚の増加に伴って結晶粒径が滅少しているのが分る。特に、上記膜厚３５ｎｍ以上で粒径が３００ｎｍ以下と比較的緻密な粒構造となると言える。つまり、小粒径の膜を得るためには酸化物結晶質膜１層の膜厚は厚いほうが良いことが分かる。これは、膜厚の増加と共に結晶核発生密度が高くなることが示唆される。しかしながら、例えば、５０ｎｍの酸化物結晶質膜を複数積層して、１５０ｎｍ程度の膜厚にした試料の形状はポーラスであり、電気特性も良好な値を得ることができなかった。これは、積層する膜厚が厚いため、積まれる膜中で結晶核が発生し、結果得られる膜が柱状構造の緻密な結晶粒になりにくいからであると考えられる。
【００５１】
そこで、例えば４層の酸化物結晶質膜で膜厚１５０ｎｍの強誘電体薄膜５を構成する場合、４層のうちの１層目の膜厚を６０ｎｍにすると共に、その１層目より上方に位置する２〜４層目の膜厚を３０ｎｍにする。すなわち、上記４層の酸化物結晶質膜のうちシリコン単結晶基板１に最も近い酸化物結晶質膜の膜厚を６０ｎｍにすると共に、その６０ｎｍの酸化物結晶質膜以外の酸化物結晶質膜の膜厚を３０ｎｍにする。このように構成された強誘電体薄膜を走査型電子顕微鏡で観察すると、最大で２００ｎｍ程度、平均して１００ｎｍ以下の結晶粒径で旦つ柱状晶を示す緻密な膜構造であることがわかる。
【００５２】
このように、上記４層の酸化物結晶質膜のうちシリコン単結晶基板１に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くすることにより、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られるから、酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【００５３】
そして、ＳｒＢｉ2Ｔａ2Ｏ9からなる強誘電体薄膜５上に、例えばスパッタ法により堆積させてＰｔを所望の形状にパターニングして上部電極６を形成すると、キャパシタ構造が得られる。
【００５４】
また、上記上部電極６を形成した後、酸素雰囲気中、８００℃で１０分間の熱処理を行っている。これは、強誘電体と電極との界面を安定化させるためである。
【００５５】
また、上記下部電極４、強誘電体薄膜５及び上部電極６で構成された強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタに印加する印加電圧との関係を示すグラフを図４に示す。図４のグラフから、印加電圧５Ｖで１０-8Ａ／ｃｍ2台の良好なリーク電流特性を得ていることが分かる。
【００５６】
次に、ソーヤタワー法により、本発明による強誘電体薄膜５の特性を評価すると、図５に示すようなヒステリシス曲線を得た。上記強誘電体薄膜５において、５Ｖの残留分極２Ｐrが２３μＣ／ｃｍ2以上で、２Ｅcは１００ｋＶ／ｃｍ以下である。
【００５７】
上記参考例では、化学堆積法の一種であるＭＯＤ法を用いて説明したが、本発明はこれに限定されるものではない。上記ＭＯＤ法と同じ化学溶液堆積法であるゾルゲル法はもちろん、ＭＯＣＶＤ法、スパッタリング法などで非晶質膜を形成してもよい。また、上記非晶質膜を結晶化するための熱処理も本実施形態に限定されるものではない。
【００５８】
また、ステップＳ２１でスピンコート法を用いていたが、ステップＳ２１のスピンコート法は本発明を限定するものではなく、例えばディップコート法、ＬＳＭＣＤ法（電着霧化法）等、溶液の膜厚制御が可能で、基板上に塗布できる方法であればよい。
【００５９】
また、ステップＳ２２のホットプレートによる熱処理は一回の工程である必要はなく、例えば１５０℃、４００℃と２回、もしくはそれ以上に分けて、有機溶媒の離脱と有機金属の熱分解を別に行ったほうが好ましい。また、上記ホットプレートの代わりに例えば電気炉等を用いて、結晶化温度未満の温度でゆっくり加熱してよい。
【００６０】
また、ステップＳ２３のＲＴＡ法は大気中で行ってもよい。さらに、ステップＳ２３ではＲＴＡ法以外の方法を使用してもよい。例えば電気炉等で、結晶化のための熱処理を行ってもよい。
【００６１】
また、上記強誘電体薄膜５を構成する酸化物結晶質膜の数は、複数であればよい。
【００６２】
また、上記強誘電体薄膜５はＳｒＢｉ2Ｔａ2Ｏ9であったが、ＳｒＢｉ2（ＴａxＮｂ1-x）2Ｏ9（ｘ＝０〜１）であってもよい。
【００６３】
また、基板としてシリコン単結晶基板を用いていたが、本発明はこれに限定されない。
【００６４】
（実施の形態）
実施の形態では、本発明の酸化物結晶質膜の製造方法を、膜厚１００ｎｍ以下、熱処理温度６５０℃以下の低温プロセスに用いた例を説明する。
【００６５】
まず、熱処理温度を６５０℃以下に低減する必要性を簡単に述べる。６５０℃を越える高温の熱処理は、比較的集積度の低い平面型構造の強誘電体キャパシタではそれほど問題にならないものの、強電体メモリを高集積化するために不可欠なスタック型構造においては、下部電極とのコンタクトに用いるポリシリコンプラグや、Ｐｔ下部電極，プラグ間の拡散を防止するＴｉＮまたはＴａＳｉＮ等のバリアメタルが高温プロセスで酸化してしまう。
【００６６】
このようなポリシリコンプラグやバリアメタルの酸化が起こると、プラグと下部電極間が導通しなくなったり、バリアメタルが膨張を起こして剥離してしまうという問題が生じるため、熱処理温度はなるべく低い方が好ましく、６５０℃以下での強誘電体薄膜低温形成技術の確立が望まれている。
【００６７】
また、１００ｎｍ以下の強誘電体薄膜はコンマ数ミクロンルールにおける立体キャパシタの形成において必須のものである。
【００６８】
以下、膜厚１００ｎｍ以下、熱処理温度６５０℃以下の低温プロセスについて説明する。なお、ここでも、参考例で説明した前駆体溶液を使用する。
【００６９】
図２のステップＳ２２の第１熱処理工程を１５０℃と４００℃で２回に分けて行い、ステップＳ２３の第２熱処理工程の温度は６５０℃に設定することにより、膜厚３０ｎｍ、６０ｎｍの酸化物結晶質膜を形成する。図６に、膜厚３０ｎｍの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真を示し、図７に、膜厚６０ｎｍの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真を示す。なお、図６,７の原本となる写真を物件提出書にて提出している。図６，図７より明らかなように、膜厚３０ｎｍの酸化物結晶質膜よりも膜厚６０ｎｍの酸化物結晶質膜における結晶成長の方が進行している。これは、膜厚の増加により結晶核発生密度が高くなった結果によると示唆される。しかしながら、例えば、５０ｎｍの酸化物結晶質膜を複数積層して、１００ｎｍ程度の膜厚にした試料の形状はポーラスであり、電気特性も良好な値を得ることができなかった。これは、積層する膜厚が厚いため、積まれる膜中で結晶核が発生し、結果得られる膜が柱状構造の緻密な結晶粒になりにくいからであると考えられる。
【００７０】
ここで、参考例と同様に、複数層の酸化物結晶質膜のうちシリコン単結晶基板１に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くしてみた。しかし、そのようにして得られた強誘電体薄膜の膜質はリーク電流が高く、広がったようなヒステリシス曲線となった。これは、ステップＳ２３の第２熱処理工程の温度が６５０℃と参考例よりも１５０℃も低いため、シリコン単結晶に最も近い酸化物結晶質膜である厚い初期層の膜中の炭素の脱離が充分に行われなかったものと思われる。
【００７１】
そこで、最初の結晶化焼成膜を厚くして、次積層以降を薄くすることによって、小粒径で柱状構造の結晶質膜を短時間で得る方法を用いる。
【００７２】
具体的には、図８に示すように、ステップＳ８２で形成する非晶質膜の膜厚を２４ｎｍに設定し、ステップＳ８１，Ｓ８２を行って１層目の非晶質膜を形成した後、ステップＳ８１に戻る。その後、ステップＳ８１〜Ｓ８３を行って１層目の酸化物結晶質膜を得る。そして、再びステップＳ８１に戻り、ステップＳ８１〜Ｓ８３を２回繰り返して、最終的に９６ｎｍ程度の強誘電体薄膜を得る。すなわち、上記非晶質膜が２層積層した後、熱処理（第２熱処理）を行って１層の膜厚４８ｎｍの酸化物結晶質膜を形成した後、その膜厚４８ｎｍの酸化物結晶質膜上に、２４ｎｍの酸化物結晶質膜を２層形成している。
【００７３】
このようにして得られた複数の酸化物結晶質膜からなる強誘電体薄膜を走査型電子顕微鏡で観察した結果、最大で１５０ｎｍ程度、平均して１００ｎｍ以下の結晶粒径を持つ緻密な膜構造であることが確認された。
【００７４】
そして、上記強誘電体薄膜上に上部電極としてＰｔをスパッタ法により堆積させて、キャパシタ構造を形成する。その後、酸素雰囲気中、６５０℃で３０分間の熱処理を行って、強誘電薄膜と電極との界面を安定化させる。
【００７５】
上記強誘電体薄膜を用いた強誘電体キャパシタのリーク電流の電流密度を測定した結果を図９に示す。図９より、印加電圧５Ｖで１０-7Ａ／ｃｍ2台の良好なリーク電流特性が得られていることが分かる。
【００７６】
次に、上記強誘電体キャパシタの強誘電特性を評価したところ、図１０に示すようなヒステリシス曲線を得た。また、図１０において、比較例の強誘電体キャパシタの強誘電体薄膜の膜厚も９６ｎｍ程度であり、その強誘電体薄膜を構成する複数の酸化物結晶質膜の夫々は非晶質膜を１層毎に熱処理して得られたものであり、各酸化物結晶質膜の膜厚は２４ｎｍである。したがって、上記比較例は、本実施例と比べると結晶化熱履歴が１層分長いことになる。
【００７７】
図１０で本実施例と比較例とを比べると、３Ｖの残留分極２Ｐrは本実施例が１５μＣ／ｃｍ2以上、比較例が１２．５μＣ／ｃｍ2以上であって、坑電界２Ｅcは本発明例，比較例のどちらも１２０ｋＶ／ｃｍ以下であった。この結果は本実施例において、結晶化が短時間化されていることを示している。
【００７８】
このように、上記非晶質膜が２層積層した状態で、結晶化のための最初の熱処理を行うことにより、非晶質膜１層分の焼成時間を短縮することができる。
【００７９】
次に、本実施形態により形成された強誘電体薄膜を、図１１に示すような半導体装置であるキャパシタ型不揮発メモリに応用した場合について説明する。
【００８０】
まず、キャパシタ型不揮発メモリの製造方法を図１１を用いて以下に説明する。
【００８１】
図１１に示すように、基板１００を用いて、スイッチング用トランジスタを公知のＭＯＳＦＥＴ形成工程により形成し、層間絶縁膜で覆った後、不純物拡散領域８に対応する部分のみ公知のフォトリソグラフィ法とドライエッチング法を用いてコンタクトホール９を形成し、不純物を拡散したポリシリコンを埋め込んだ後、公知のＣＭＰ（Chemical Mechanical Polishing）法により表面を平坦化して、層間絶縁膜１０及びポリシリコンプラグ１１を形成する。
【００８２】
次に、ＴａＳｉＮバリアメタル層１２の材料であるＴａＳｉＮを公知のスパッタ法により２００ｎｍ堆積させた後、Ｉｒ膜１３の材料であるＩｒを公知のスパッタ法により２００ｎｍ堆積させる。そして、そのＩｒ膜上に、本実施形態の製造方法で形成した強誘電体薄膜としてのＳｒＢｉ2Ｔａ2Ｏ9膜を形成する。次に、上記ＳｒＢｉ2Ｔａ2Ｏ9膜上にＩｒを１００ｎｍ積層させ、公知のフォトリソグラフィ法とドライエッチング法を用いて、ＳｒＢｉ2Ｔａ2Ｏ9膜上のＩｒ膜を１．７μｍ角の大きさに加工して上部電極１５を形成する。その後、リーク電流の抑制及び酸素欠損の補充による強誘電特性の安定化を目的とした、常圧酸素雰囲気中における基板温度６５０℃、３０分間の熱処理を行う。そして、ＳｒＢｉ2Ｔａ2Ｏ9膜、２００ｎｍのＩｒ膜及び２００ｎｍのＴａＳｉＮ膜を公知のフォトリソグラフィ法とドライエッチング法を用いて２．０μｍ角の大きさに加工することにより、ＳｒＢｉ2Ｔａ2Ｏ9膜１４、Ｉｒ膜１３及びＴａＳｉＮバリアメタル層１２を形成する。このＴａＳｉＮバリアメタル層１２とＩｒ膜１３とで多層下部電極を構成することになる。なお、上記ドライエッチングにはＥＣＲエッチャーを用い、使用ガスはＳｒＢｉ2Ｔａ2Ｏ9膜１４に対してはＡｒとＣｌ2とＣＦ4との混合ガス、Ｉｒ膜１３に対してはＣ2Ｆ6とＣＨＦ3とＣｌ2との混合ガス、ＴａＳｉＮバリアメタル層１２に対してはＣｌ2とした。
【００８３】
次に、膜厚３０ｎｍのＴｉＯ2膜を公知のスパッタ法を用いて堆積し、続いて、層間絶縁膜として膜厚１５０ｎｍのシリコン酸化膜を公知のＣＶＤ法にて堆積し、その後、上部電極１５の上部に公知のフォトリソグラフィ法とドライエッチング法を用いて、１．２μｍ角のコンタクトホールを形成する。これにより、ＴｉＯ2バリア絶縁膜１６とシリコン酸化膜１７が完成する。
【００８４】
そして、膜厚４００ｎｍのＡｌ膜を形成し、公知のフォトリソグラフィ法とドライエッチング法とを用いてＡｌ膜を加工してプレート線１８とした後、常圧窒素雰囲気中で、４００℃で３０分間の熱処理を行い電極界面を安定化させる。その後、ＣＶＤ法を用いて層間絶縁膜１９の材料を積層し、それを公知の平坦化技術により平坦化することにより、層間絶縁膜１９を形成する。また、上記層間絶縁膜１９には、公知のフォトリソグラフィ法とドライエッチング法とを用いてスイッチング用トランジスタのもう一方の不純物拡散層２８へのコンタクトホール２０が形成されている。そして、公知のＡｌ配線技術を用いてビット線２１を形成している。なお、２２はスイッチング用トランジスタのゲート電極である。
【００８５】
このようにして作製したキャパシタ型不揮発メモリの不揮発性半導体記憶素子の強誘電特性を測定したところ、印加電圧±３Ｖで、２Ｐr＝１３μＣ／ｃｍ2、２Ｅc＝１２０ｋＶ／ｃｍという値が得られており、強誘電体キャパシタとして十分な動作が確認された。次に、不揮発性半導体記憶素子のリーク電流密度を測定した。印加電流＋３Ｖでのリーク電流密度は、２×１０-7Ａ／ｃｍ2であり、また、印加電圧１０Ｖでも絶縁破壊が起こっていないため、強誘電体キャパシタとして十分な特性が確認された。
【００８６】
上記作製した強誘電体キャパシタの多層下部電極は、Ｉｒ／ＴａＳｉＮとしたが、これに限らず、Ｉｒ／ＩｒＯ2／Ｉｒ／ＴａＳｉＮ、ＩｒＯ2／Ｉｒ／ＴａＳｉＮ、またはＰｔ／ＲｕＯ2／Ｒｕ／ＴａＳｉＮ、Ｒｕ／ＲｕＯ2／Ｒｕ／ＴａＳｉＮ、ＲｕＯ2／Ｒｕ／ＴａＳｉＮ、Ｐｔ／ＩｒＯ2／Ｉｒ／ｔｉＮ、Ｉｒ／ＩｒＯ2／Ｉｒ／ＴｉＮ、ＩｒＯ2／Ｉｒ／ＴｉＮ、Ｐｔ／ＲｕＯ2／Ｒｕ／ＴｉＮ、Ｒｕ／ＲｕＯ2／Ｒｕ／ＴｉＮ、ＲｕＯ2／Ｒｕ／ＴｉＮ、さらに、Ｉｒ／ＴａＳｉＮ、Ｉｒ／ＴｉＮ、Ｒｕ／ＴａＳｉＮ、Ｒｕ／ＴｉＮ等、耐熱性に優れた多層電極であれば何でもよい。
【００８７】
また、上記実施の形態では、上記非晶質膜が２層積層した状態で最初の熱処理を行ったが、非晶質膜が２層以上積層した状態で最初の熱処理を行ってもよい。つまり、上記非晶質膜が少なくとも２層積層した後、熱処理を行うことにより、複数層の酸化物結晶質膜のうちシリコン単結晶基板１に最も近い酸化物結晶質膜を形成してもよい。また、上記シリコン単結晶基板１に最も近い酸化物結晶質膜上に形成する酸化物結晶質膜は少なくとも１層であればよい。
【００８８】
【発明の効果】
【００８９】
以上より明らかなように、本発明の酸化物結晶質膜の製造方法は、非晶質膜を少なくとも２層積層した後、熱処理を行って１層の酸化物結晶質膜を形成し、この１層の酸化物結晶質膜上に、少なくとも１層の酸化物結晶質膜を形成するときに、複数の上記酸化物結晶質膜のうち基板に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くしているから、熱処理の温度が低くても、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られて、酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【００９０】
また、上記非晶質膜が少なくとも２層積層した状態で熱処理を行うので、非晶質膜を１層毎に熱処理するよりも、熱処理の時間を短縮することができる。
【００９１】
一実施形態の酸化物結晶質膜の製造方法によれば、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であるから、良好なリーク電流特性を得ることができる。
【００９２】
【００９３】
【図面の簡単な説明】
【図１】  図１は本発明の参考例の半導体装置の要部の模式断面図である。
【図２】  図２は本発明の参考例の酸化物結晶質膜の製造方法を説明するためのフローチャートである。
【図３】  図３は上記半導体装置における強誘電体薄膜の酸化物結晶質膜の粒径と、酸化物結晶質膜の膜厚との関係示すグラフである。
【図４】  図４は上記半導体装置の強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタへの印加電圧との関係を示すグラフである。
【図５】  図５は上記強誘電体キャパシタの強誘電体薄膜のヒステリシス曲線を表わす図である。
【図６】  図６は、膜厚３０ｎｍの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真である。
【図７】  図７は、膜厚６０ｎｍの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真である。
【図８】  図８は、本発明の実施の形態の酸化物結晶質膜の製造方法を説明するためのフローチャートである。
【図９】  図９は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄膜を有する強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタへの印加電圧との関係を示すグラフである。
【図１０】  図１０は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄膜と比較例の強誘電体薄膜とのヒステリシス曲線を表わす図である。
【図１１】  図１１は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄を有するキャパシタ型不揮発メモリの要部の模式断面図である。
【符号の説明】
１  シリコン単結晶基板
２  シリコン熱酸化膜
３  酸化チタン膜
４  下部電極
５  強誘電体薄膜
６  上部電極
【図１】
0003720270.tif 000002
【図２】
0003720270.tif 000003
【図３】
0003720270.tif 000004
【図４】
0003720270.tif 000005
【図５】
0003720270.tif 000006
【図６】
0003720270.tif 000007
【図７】
0003720270.tif 000008
【図８】
0003720270.tif 000009
【図９】
0003720270.tif 000010
【図１０】
0003720270.tif 000011
【図１１】
0003720270.tif 000012