(57)【特許請求の範囲】
【請求項１】
第１層目の導電パターンを除く領域の導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１層目の導電パターンを形成した導電箔を用意する工程と、
前記導電箔で支持しながら、前記分離溝および前記第１層目の導電パターン全面を熱硬化性樹脂で覆い、加熱硬化させて平坦な表面を有する層間絶縁膜を形成し、該層間絶縁膜にレーザーを用いて前記第１層目の導電パターン上にビアホールを形成し、前記層間絶縁膜および前記ビアホールにメッキ層を形成したのちにパターンニングして第２層目の導電パターンを形成する工程と、
更に前記工程を繰り返して所望の層数の導電パターンを層間絶縁膜を介して積層する工程と、
所望の前記導電パターンに回路素子を組み込む工程と、
前記回路素子を被覆し全体を絶縁性樹脂でモールドする工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去する工程とを具備することを特徴とする回路装置の製造方法。
【請求項２】
第１層目の導電パターンを除く領域の導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１層目の導電パターンを形成した導電箔を用意する工程と、
前記導電箔で支持しながら、前記分離溝および前記第１層目の導電パターン全面を熱硬化性樹脂で覆い、加熱硬化させて平坦な表面を有する層間絶縁膜を形成し、該層間絶縁膜にレーザーを用いて前記第１層目の導電パターン上にビアホールを形成し、前記層間絶縁膜および前記ビアホールにメッキ層を形成したのちにパターンニングして第２層目の導電パターンを形成する工程と、
更に前記工程を繰り返して所望の層数の導電パターンを層間絶縁膜を介して積層する工程と、
所望の前記導電パターンに回路素子を組み込む工程と、
前記回路素子を被覆し全体を絶縁性樹脂でモールドする工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、
前記絶縁性樹脂を各々の前記回路素子を含み回路装置毎にダイシングにより分離する工程とを具備することを特徴とする回路装置の製造方法。
【請求項３】
前記導電箔は銅、アルミニウム、鉄−ニッケルのいずれかで構成されることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【請求項４】
前記導電箔に選択的に形成される前記分離溝は化学的あるいは物理的エッチングにより形成されることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【請求項５】
前記複数層の導電パターンは銅メッキ層で形成されることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【請求項６】
前記銅メッキ層は無電界メッキおよび電界メッキにより形成されることを特徴とする請求項５に記載された回路装置の製造方法。
【請求項７】
前記回路素子は半導体ベアチップ、チップ回路部品のいずれかあるいは両方を固着されることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【請求項８】
前記回路素子は、フェイスダウン型のＣＳＰ、ＢＧＡであることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【請求項９】
前記絶縁性樹脂はトランスファーモールドまたはポッティングでモールドされることを特徴とする請求項１または請求項２に記載された回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に支持基板を不要にした多層配線の回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１１のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図１２は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図１１のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図１３および図１４を参照しながら説明する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図１３Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い。（以上図１３Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図１３Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図１３Ｄを参照）
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１５】
一方、セラミック基板を採用した製造方法を図１４のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図１３の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】
図１２に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【００１７】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１８】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【００１９】
更に、ガラスエポキシ基板やセラミック基板では多層配線を実現するには必ずこれらの基板内に作り込むため、多層配線層を接続するスルーホール形成工程が不可欠であり、製造工程も長くなり量産に向かない問題もあった。
【００２０】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、導電箔を用意し、第１層目の導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１層目の導電パターンを形成する工程と、前記第１層目の導電パターン上に層間絶縁膜を介して複数層の導電パターンを形成する工程と、所望の前記導電パターンに回路素子を組み込む工程と、前記回路素子を被覆し全体を絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、前記絶縁性樹脂を各々の前記回路素子を含み回路装置毎にダイシングにより分離する工程とを具備することを特徴とする。
【００２１】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にする多層配線を実現し、従来の課題を解決することができる。
【００２２】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図１を参照しながら説明する。
【００２３】
本発明は、導電箔を用意し、第１層目の導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１層目の導電パターンを形成する工程と、前記第１層目の導電パターン上に層間絶縁膜を介して複数層の導電パターンを形成する工程と、所望の前記導電パターンに回路素子を組み込む工程と、前記回路素子を被覆し全体を絶縁性樹脂でモールドする工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去する工程と、前記絶縁性樹脂を各々の前記回路素子毎にダイシングにより分離する工程から構成されている。
【００２４】
図１に示すフローは上述した工程とは一致していないが、Ｃｕ箔、ハーフエッチングの２つのフローで第１層目の導電パターンの形成が行われる。多層配線層形成のフローで導電箔上に複数層の導電パターンを形成する。ダイボンドおよびワイヤーボンディングの２つのフローで導電パターンへの回路素子の固着と回路素子の電極と導電パターンの接続が行われる。トランスファーモールドのフローでは絶縁性樹脂によるモールドが行われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。ダイシングのフローでは絶縁性樹脂をダイシングして個別の回路素子への分離が行われる。
【００２５】
以下に、本発明の各工程を図２〜図１０を参照して説明する。
【００２６】
本発明の第１の工程は、図２から図４に示すように、導電箔を用意し、第１層目の導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して第１層目の導電パターンを形成することにある。
【００２７】
本工程では、まず図２の如く、シート状の導電箔３０を用意する。この導電箔３０は、ロウ材の付着性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００２８】
導電箔３０の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましく、ここでは７０μｍ（２オンス）の銅箔を採用した。しかし３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔３０の厚みよりも浅い分離溝３１が形成できればよい。
【００２９】
尚、シート状の導電箔３０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔３０が用意され、後述する各工程に搬送されても良い。
【００３０】
続いて、第１層目の導電パターン４１を形成する。
【００３１】
まず、図３に示す如く、Ｃｕ箔３０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン４１となる領域を除いた導電箔３０が露出するようにホトレジストＰＲをパターニングする。そして、図４に示す如く、ホトレジストＰＲを介して導電箔３０を選択的にエッチングする。
【００３２】
エッチングにより形成された分離溝３１の深さは、例えば５０μｍであり、その側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【００３３】
またこの分離溝３１の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、ウェットエッチング、ドライエッチング、レーザによる蒸発、ダイシングが採用できる。ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【００３４】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能といわれているが、スパッタリングで除去できる。またスパッタリングの条件によって異方性、非異方性でエッチングできる。
【００３５】
またレーザでは、直接レーザ光を当てて分離溝３１を形成でき、この場合は、どちらかといえば分離溝３１の側面はストレートに形成される。
【００３６】
本発明の第２の工程は、図５Ａに示す如く、第１層目の導電パターン４１上に層間絶縁膜４２を介して複数層の導電パターン４３を形成することにある。
【００３７】
本工程は本発明の特徴とするものであり、層間絶縁膜４２と導電パターン４３を積層することで多層配線構造を実現する。層間絶縁膜４２としては非感光性の熱硬化性樹脂を用いる場合と、感光性のレジスト層を用いる場合とがある。熱硬化性樹脂としてはエポキシ樹脂やポリイミド樹脂が知られており、液状かドライフィルム状で供給される。レジスト層としては感光性のエポキシ樹脂、エポキシアクリレート樹脂、ポリイミド樹脂が知られており、同様に液状かドライフィルム状で供給される。
【００３８】
本工程では、図５Ｂに示す如く、まず第１層目の導電パターン４１を化学研磨して表面のクリーニングと表面粗化を行う。次に、第１層目の導電パターン４１上に熱硬化性樹脂で分離溝３１および第１層目の導電パターン４１全面を覆い、加熱硬化させて平坦な表面を有する層間絶縁膜４２を形成する。更に、層間絶縁膜４２には炭酸ガスレーザーを用いて所望の第１層目の導電パターン４１上に直径が１００μｍ程度のビアホール４４を形成する。その後、エキシマレーザーを照射してエッチング滓を除去する。続いて、銅メッキ層４５を層間絶縁膜４２全面とビアホール４４に形成する。この銅メッキ層４５はビアホール４４の段差で断線しないように、まず無電界銅メッキして全面に約０．５μｍと薄く形成し、続いて電界メッキにより約２０μｍの厚みに形成される。この銅メッキ層４５はホトレジストを用いてパターンニングされて、第２層目の導電パターン４３を形成する。
【００３９】
上述した工程を繰り返すことで、導電箔３０上には何層もの導電パターン４３を層間絶縁膜４２を介して積層できる。しかもこの複数層の導電パターン４３は第１層目の導電パターン４１を形成した導電箔３０で支持されているので、ガラスエポキシ基板等の支持基板を用いないで多層配線構造を形成できる特徴を有する。
【００４０】
また、本工程で感光性のレジスト層で層間絶縁膜４２を形成したときは、周知のホトレジストプロセスで感光された部分の層間絶縁膜４２をアルコール系の溶剤で除去して、ビアホール４４を形成する。他の工程は熱硬化性樹脂で層間絶縁膜４２を形成したときと同じである。
【００４１】
本発明の第３の工程は、図６に示す如く、所望の導電パターン４３に回路素子４６を組み込むことにある。
【００４２】
回路素子４６としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子も実装できる。
【００４３】
ここでは、ベアのトランジスタチップ４６Ａが導電パターン４３Ａにダイボンディングされ、エミッタ電極と導電パターン４３Ｂ、ベース電極と導電パターン４３Ｂが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線４７を介して接続される。また、チップコンデンサ等の受動素子４６Ｂは半田等のロウ材または導電ペーストで導電パターン４３に固着される。
【００４４】
本発明の第４の工程は、図７に示す如く、回路素子４６を被覆し全体を絶縁性樹脂５０でモールドすることにある。特に、導電箔３０に設けた複数個の回路装置を１つの金型で共通モールドしている。
【００４５】
本工程では、絶縁性樹脂５０は回路素子４６Ａ、４６Ｂおよび導電パターン４３を完全に被覆し、絶縁性樹脂５０により導電パターン４３が支持されている。
【００４６】
また本工程では、トランスファーモールド、インジェクションモールド、ポッティングまたはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドまたはポッティングで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４７】
導電パターン４３の表面を被覆する絶縁性樹脂５０の厚さは、回路素子４６の金属細線４７の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００４８】
本工程の特徴は、絶縁性樹脂５０を被覆するまでは、第１層目の導電パターン４１となる導電箔３０が支持基板となることである。従来では、図１２の様に、本来必要としない支持基板５を採用して導電路７〜１１を形成しているが、本発明では、支持基板となる導電箔３０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００４９】
また分離溝３１は、導電箔３０の厚みよりも浅く形成されているため、導電箔３０が第１層目の導電パターン４１として個々に分離されていない。従ってシート状の導電箔３０として一体で取り扱え、絶縁性樹脂５０をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００５０】
本発明の第５の工程は、図８に示す如く、分離溝３１を設けていない厚み部分の導電箔３０を除去することにある。
【００５１】
本工程は、導電箔３０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５２】
実験では研磨装置または研削装置により全面を３０μｍ程度削り、分離溝３１から絶縁性樹脂５０を露出させている。この露出される面を図７で点線で示している。その結果、約４０μｍの厚さの第１層目の導電パターン４１となって分離される。また、絶縁性樹脂５０が露出する手前まで、導電箔３０を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂５０を露出させても良い。更に、導電箔３０を点線まで全面ウェトエッチングして絶縁性樹脂５０を露出させても良い。
【００５３】
この結果、絶縁性樹脂５０に第１層目の導電パターン４１の裏面が露出する構造となる。すなわち、分離溝３１に充填された絶縁性樹脂５０の表面と第１層目の導電パターン４１の表面は、実質的に一致する構造となっている。従って、本発明の回路装置では図１１に示した従来の裏面電極１０、１１のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００５４】
更に、導電箔３０の裏面処理を行い、図９に示す最終構造を得る。すなわち、必要によって露出した導電パターン４１に半田等の導電材を被着して裏面電極５１を形成し、回路装置６０として完成する。なお裏面電極５１を必要としない導電パターン４１はエポキシ樹脂系のレジスト材等の保護被膜５２で覆うと良い。
【００５５】
本発明の第６の工程は、図１０に示す如く、絶縁性樹脂５０を各々の回路素子４６を含み回路装置毎にダイシングにより分離することにある。
【００５６】
本工程では、導電箔３０に行列状に多数個の回路装置６０が形成され、黒く塗りつぶしたパターンが第１層目の導電パターン４１を示している。白い部分は導電パターン４１間および各回路装置６０間の分離溝３１を示している。この導電パターン４１の下には、複数層の導電パターン４３と層間絶縁膜４２があり、最上層の導電パターン４３の上に回路素子４６が実装され、絶縁性樹脂５０で被覆されている。すなわち、図９に示す回路装置６０を裏返した状態になっている。
【００５７】
本工程では、絶縁性樹脂５０で一体に支持された多数個の回路装置６０をダイシングシート６２に貼り付けて、ダイシング装置の載置台に真空で吸着させ、ダイシングブレード５５で各回路装置６０間のダイシングライン５６に沿って分離溝３１の絶縁性樹脂５０をダイシングし、個別の回路装置６０に分離する。
【００５８】
本工程で、ダイシングブレード５５は完全に絶縁性樹脂５０を切断しダイシングシート６２の表面に達する切削深さでダイシングを行い、完全に個別の回路装置６０毎に分離する。ダイシング時は予め前述した第１の工程で設けた各ブロックの周辺の枠状のパターン５７の内側に設けた位置合わせマーク６１を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン５６をダイシングをした後、載置台を９０度回転させて横方向のダイシングライン５６に従ってダイシングを行う。
【００５９】
また本工程では、ダイシングライン５６には分離溝３１に充填された層間絶縁膜４２と絶縁性樹脂５０しか存在しないので、ダイシングブレード５５は導電パターン４１、４３を切断せず摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【００６０】
更に本工程後でも、ダイシング後もダイシングシート６２の働きで個別の回路装置６０にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、ダイシングシート６２に一体に支持された回路装置６０は良品のみを識別してキャリアテープの収納孔に吸着コレットでダイシングシート６２から離脱させて収納できる。このために微小な回路装置６０であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【００６１】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。
【００６２】
また、本発明では、第１層目の導電パターン上に複数層の導電パターンを形成でき、しかもこれらの導電パターンは製造工程中には導電箔か絶縁性樹脂で支持されるので、従来のような支持絶縁基板を不要にできる。この結果、小型の回路装置であっても多層配線構造をその内部にビルトインでき、その支持基板も不要にできるので極めて薄型で小型の回路装置を大量に製造できる特徴がある。更に、ダイシング工程では位置合わせマークを用いてダイシングラインの認識が早く確実に行われる利点をし、ダイシングは層間絶縁膜および絶縁性樹脂層のみの切断でよく、導電パターンを切断しないことによりダイシングブレードの寿命も長くでき、導電箔を切断する場合に発生する金属バリの発生もない。
【００６３】
最後に、図１４から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全工程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図１】本発明の製造フローを説明する図である。
【図２】本発明の回路装置の製造方法を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置の製造方法を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】従来の回路装置の実装構造を説明する図である。
【図１２】従来の回路装置を説明する図である。
【図１３】従来の回路装置の製造方法を説明する図である。
【図１４】従来の回路装置の製造方法を説明する図である。
【符号の説明】
３１            分離溝
４１            第１層目の導電パターン
４２            層間絶縁膜
４３            複数層の導電パターン
４４            ビアホール
４６            回路素子
５０            絶縁性樹脂
６０            個別の回路装置
【図１】
0003643764.tif 000002
【図２】
0003643764.tif 000003
【図３】
0003643764.tif 000004
【図４】
0003643764.tif 000005
【図５】
0003643764.tif 000006
【図６】
0003643764.tif 000007
【図７】
0003643764.tif 000008
【図８】
0003643764.tif 000009
【図９】
0003643764.tif 000010
【図１０】
0003643764.tif 000011
【図１１】
0003643764.tif 000012
【図１２】
0003643764.tif 000013
【図１３】
0003643764.tif 000014
【図１４】
0003643764.tif 000015