(57)【特許請求の範囲】
【請求項１】
所定振幅の信号を入力し、この入力信号の振幅よりも大きい振幅の信号を出力する電圧レベル変換回路であって、
第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチャネル型ＭＯＳスイッチ素子と、
第１及び第２のＮチャネル型ＭＯＳトランジスタ及び第１及び第２のＰチャネル型ＭＯＳトランジスタと、
前記入力信号の電圧源となる第１及び第２の電圧源と、
前記出力信号の電圧源となる第３及び第４の電圧源とを備え、
前記第１のＮチャネル型ＭＯＳスイッチ素子は、前記第２のＰチャネル型ＭＯＳトランジスタのゲートに接続され、このゲートに前記入力信号の電位に応じて前記第１の電圧源の電位を供給し又はその供給を遮断し、
前記第１のＰチャネル型ＭＯＳスイッチ素子は、前記第２のＮチャネル型ＭＯＳトランジスタのゲートに接続され、このゲートに前記入力信号の電位に応じて前記第２の電圧源の電位を供給し又はその供給を遮断し、
前記第１のＰチャネル型ＭＯＳトランジスタのドレインと前記第２のＰチャネル型ＭＯＳトランジスタのゲートとが接続され、
前記第１のＮチャネル型ＭＯＳトランジスタのドレインと前記第２のＮチャネル型ＭＯＳトランジスタのゲートとが接続され、
前記第１のＰチャネル型ＭＯＳトランジスタのソースが前記第３の電圧源に接続され、
前記第１のＮチャネル型ＭＯＳトランジスタのソースが前記第４の電圧源に接続され、
前記第２のＰチャネル型ＭＯＳトランジスタは、前記第３の電圧源と前記出力信号との間に接続され、
前記第２のＮチャネル型ＭＯＳトランジスタは、前記第４の電圧源と前記出力信号との間に接続され、
更に、第１の早期カットオフ回路と第２の早期カットオフ回路とのうち少なくとも１つを備え、
前記第１の早期カットオフ回路は、前記出力信号と前記第３の電圧源との間に前記第２のＰチャネル型ＭＯＳトランジスタと直列に接続され、入力信号がＬレベルからＨレベルに遷移する時に前記第２のＰチャネル型ＭＯＳトランジスタのオフタイミングよりも早期にオフし、
前記第２の早期カットオフ回路は、前記出力信号と前記第４の電圧源との間に前記第２のＮチャネル型ＭＯＳトランジスタと直列に接続され、入力信号がＬレベルからＨレベルに遷移する時に前記第２のＮチャネル型ＭＯＳトランジスタのオフタイミングよりも早期にオフする
ことを特徴とする電圧レベル変換回路。
【請求項２】
前記第１の早期カットオフ回路は、第３のＰチャネル型トランジスタより成り、
この第３のＰチャネル型トランジスタは、ゲートに電圧レベル変換回路の入力信号が入力される
ことを特徴とする請求項１記載の電圧レベル変換回路。
【請求項３】
前記第２の早期カットオフ回路は、第３のＮチャネル型トランジスタより成り、
この第３のＮチャネル型トランジスタは、ゲートに電圧レベル変換回路の入力信号が入力される
ことを特徴とする請求項１記載の電圧レベル変換回路。
【請求項４】
所定振幅の信号を入力し、この入力信号の振幅よりも大きい振幅の信号を出力する電圧レベル変換回路であって、
第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチャネル型ＭＯＳスイッチ素子と、
第１及び第２のＮチャネル型ＭＯＳトランジスタ及び第１及び第２のＰチャネル型ＭＯＳトランジスタと、
前記入力信号の電圧源となる第１及び第２の電圧源と、
前記出力信号の電圧源となる第３及び第４の電圧源とを備え、
前記第１のＮチャネル型ＭＯＳスイッチ素子は、前記第２のＰチャネル型ＭＯＳトランジスタのゲートと前記第１の電圧源との間に接続され、
前記第１のＮチャネル型ＭＯＳスイッチ素子のゲートは前記入力信号に接続され、
前記第１のＰチャネル型ＭＯＳスイッチ素子は、前記第２のＮチャネル型ＭＯＳトランジスタのゲートと前記第２の電圧源との間に接続され、
前記第１のＰチャネル型ＭＯＳスイッチ素子のゲートは前記入力信号に接続され、
前記第１のＰチャネル型ＭＯＳトランジスタのドレインと前記第２のＰチャネル型ＭＯＳトランジスタのゲートとが接続され、
前記第１のＮチャネル型ＭＯＳトランジスタのドレインと前記第２のＮチャネル型ＭＯＳトランジスタのゲートとが接続され、
前記第１のＰチャネル型ＭＯＳトランジスタのソースが前記第３の電圧源に接続され、
前記第１のＮチャネル型ＭＯＳトランジスタのソースが前記第４の電圧源に接続され、
前記第２のＰチャネル型ＭＯＳトランジスタは、前記第３の電圧源と前記出力信号との間に接続され、
前記第２のＮチャネル型ＭＯＳトランジスタは、前記第４の電圧源と前記出力信号との間に接続された
ことを特徴とする電圧レベル変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧レベル変換回路の改良に関するものである。
【背景技術】
【０００２】
複数の電圧源を用いる半導体装置においては、信号の電位レベルをそれぞれの電圧源の電位レベルに変換するために電圧レベル変換回路が必要である。
【０００３】
従来の電圧レベル変換回路について説明する。
【０００４】
図３１が従来の電圧レベル変換回路の回路構成を示す図、図３３が従来の電圧レベル変換回路の動作タイミング図である。Ｉ３０は入力信号、Ｏ３０は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、３００１は電圧レベル変換回路、Ｑｎ３００１〜Ｑｎ３００２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ３００１〜Ｑｐ３００２はＰチャネル型ＭＯＳトランジスタ、Ｎ３００１はノード名である。
【０００５】
図３１の回路構成について説明する。入力信号Ｉ３０がＮチャネル型ＭＯＳトランジスタＱｎ３００１のソースとＮチャネル型ＭＯＳトランジスタＱｎ３００２のゲートとに接続されている。また、Ｎチャネル型ＭＯＳトランジスタＱｎ３００１のゲートが第１の電圧源ＶＣＣに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２のソースが接地電圧源ＶＳＳに接続されている。Ｐチャネル型ＭＯＳトランジスタＱｐ３００１のソースとＰチャネル型ＭＯＳトランジスタＱｐ３００２のソースが第２の電圧源ＶＰＰに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ３００１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ３００１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ３００２のゲートとが接続されている。また、出力信号Ｏ３０がＮチャネル型ＭＯＳトランジスタＱｎ３００２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ３００１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ３００２のドレインとに接続された構成である。
【０００６】
図３２は、前記図３１の電圧レベル変換回路の基本構成を示す。図３２の構成が図３１の構成と異なる点は、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ３００１´のゲートに、入力信号を反転回路ＩＮＶ３２で反転した信号を供給し、ソースを入力信号の電圧源ＶＳＳに接続し、ドレインをＰチャネル型ＭＯＳトランジスタＱｐ３２０２に接続した点である。換言すれば、前記図３１の構成は、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ３００１の接続構成により、反転回路ＩＮＶ３２を省略した構成であって、図３２の基本構成と図３１の構成とは、動作は同一である。従って、以下、図３１の構成の動作についてのみ説明する。
【０００７】
以下、図３３の動作タイミング図を参照しながら、その動作について説明する。入力信号Ｉ３０が“Ｌ（Ｌｏｗ）”レベルであるとき、ノードＮ３００１は“Ｌ”レベルであり、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はオンであり、出力信号Ｏ３０が第２の電圧源ＶＰＰで“Ｈ”レベルであり、Ｐチャネル型ＭＯＳトランジスタＱｐ３００１は完全にオフする。入力信号Ｉ３０が“Ｌ”レベルから“Ｈ”レベルに遷移すると、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２は完全にオン、ノードＮ３００１は第１の電圧源ＶＣＣからＮチャネル型ＭＯＳトランジスタＱｎ３００１のしきい値（Ｖｔｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）となり、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はほぼオフとなる。次に出力信号Ｏ３０が“Ｌ”レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ３００１が完全にオンし、ノードＮ３００１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２は完全にオフとなる。
【０００８】
図３４は他の電圧レベル変換回路を示す。この電圧レベル変換回路は、入力信号の振幅の最大値及び最小値の双方を増幅して、大振幅の信号を出力する回路である。その構成は、入力信号を反転する信号反転回路５０と、この信号反転回路の出力信号及び前記入力信号を受けて、入力信号の振幅の最大値を増幅する正レベルシフタ５１と、前記信号反転回路５０の出力信号及び前記入力信号を受けて、入力信号の振幅の最小値を増幅する負レベルシフタ５２と、前記正及び負の両レベルシフタ５１、５２の出力を受けて、その出力を合成する正負レベルシフタ５３とを備える。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記のような図３１及び図３３の従来の構成の電圧レベル変換回路では、上記で説明したように、入力信号Ｉ３０が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２は完全にオン、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はほぼオフの状態にある。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰの電位差が大きいときには、Ｐチャネル型ＭＯＳトランジスタＱｐ３００２はオンの状態となる。このため、Ｎチャネル型ＭＯＳトランジスタＱｎ３００２とＰチャネル型ＭＯＳトランジスタＱｐ３００２を介して、第２の電圧源ＶＰＰから接地電圧源ＶＳＳに貫通電流が流れ、出力信号Ｏ３０の電圧レベルを“Ｌ”レベルに確定できないという課題があった。
【００１０】
また、図３４の従来の電圧レベル変換回路では、３個のレベルシフタを必要とし、構成トランジスタ数が多いと共に、正及び負のレベルシフタを行った後に、その両出力を合成する構成であるため、動作が遅い欠点がある。
【００１１】
本発明の目的は、入力信号の最大振幅値及び最小振幅値の双方を１段のレベルシフトでもって増幅できる電圧レベル変換回路を提供して、レベルシフトの動作速度の向上を図ると共に、構成トランジスタ数を少くして構成を簡易にすることにある。
【課題を解決するための手段】
【００１２】
以上の目的を達成するため、本発明の電圧レベル変換回路では、入力信号の最大振幅値を増幅するレベルシフタと、入力信号の最小振幅値を増幅するレベルシフタとを適切に組合せて、１段のレベルシフトでもって増幅する。
【００１３】
即ち、請求項１記載の発明の電圧レベル変換回路は、所定振幅の信号を入力し、この入力信号の振幅よりも大きい振幅の信号を出力する電圧レベル変換回路であって、第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチャネル型ＭＯＳスイッチ素子と、第１及び第２のＮチャネル型ＭＯＳトランジスタ及び第１及び第２のＰチャネル型ＭＯＳトランジスタと、前記入力信号の電圧源となる第１及び第２の電圧源と、前記出力信号の電圧源となる第３及び第４の電圧源とを備え、前記第１のＮチャネル型ＭＯＳスイッチ素子は、前記第２のＰチャネル型ＭＯＳトランジスタのゲートに接続され、このゲートに前記入力信号の電位に応じて前記第１の電圧源の電位を供給し又はその供給を遮断し、前記第１のＰチャネル型ＭＯＳスイッチ素子は、前記第２のＮチャネル型ＭＯＳトランジスタのゲートに接続され、このゲートに前記入力信号の電位に応じて前記第２の電圧源の電位を供給し又はその供給を遮断し、前記第１のＰチャネル型ＭＯＳトランジスタのドレインと前記第２のＰチャネル型ＭＯＳトランジスタのゲートとが接続され、前記第１のＮチャネル型ＭＯＳトランジスタのドレインと前記第２のＮチャネル型ＭＯＳトランジスタのゲートとが接続され、前記第１のＰチャネル型ＭＯＳトランジスタのソースが前記第３の電圧源に接続され、前記第１のＮチャネル型ＭＯＳトランジスタのソースが前記第４の電圧源に接続され、前記第２のＰチャネル型ＭＯＳトランジスタは、前記第３の電圧源と前記出力信号との間に接続され、前記第２のＮチャネル型ＭＯＳトランジスタは、前記第４の電圧源と前記出力信号との間に接続され、更に、第１の早期カットオフ回路と第２の早期カットオフ回路とのうち少なくとも１つを備え、前記第１の早期カットオフ回路は、前記出力信号と前記第３の電圧源との間に前記第２のＰチャネル型ＭＯＳトランジスタと直列に接続され、入力信号がＬレベルからＨレベルに遷移する時に前記第２のＰチャネル型ＭＯＳトランジスタのオフタイミングよりも早期にオフし、前記第２の早期カットオフ回路は、前記出力信号と前記第４の電圧源との間に前記第２のＮチャネル型ＭＯＳトランジスタと直列に接続され、入力信号がＬレベルからＨレベルに遷移する時に前記第２のＮチャネル型ＭＯＳトランジスタのオフタイミングよりも早期にオフすることを特徴とする。
【００１４】
また、請求項２記載の発明は、前記請求項１記載の電圧レベル変換回路において、前記第１の早期カットオフ回路は、第３のＰチャネル型トランジスタより成り、この第３のＰチャネル型トランジスタは、ゲートに電圧レベル変換回路の入力信号が入力されることを特徴とする。
【００１５】
更に、請求項３記載の発明は、前記請求項１記載の電圧レベル変換回路において、前記第２の早期カットオフ回路は、第３のＮチャネル型トランジスタより成り、この第３のＮチャネル型トランジスタは、ゲートに電圧レベル変換回路の入力信号が入力されることを特徴とする。
【００１６】
加えて、請求項４記載の発明の電圧レベル変換回路は、所定振幅の信号を入力し、この入力信号の振幅よりも大きい振幅の信号を出力する電圧レベル変換回路であって、第１のＮチャネル型ＭＯＳスイッチ素子及び第１のＰチャネル型ＭＯＳスイッチ素子と、第１及び第２のＮチャネル型ＭＯＳトランジスタ及び第１及び第２のＰチャネル型ＭＯＳトランジスタと、前記入力信号の電圧源となる第１及び第２の電圧源と、前記出力信号の電圧源となる第３及び第４の電圧源とを備え、前記第１のＮチャネル型ＭＯＳスイッチ素子は、前記第２のＰチャネル型ＭＯＳトランジスタのゲートと前記第１の電圧源との間に接続され、前記第１のＮチャネル型ＭＯＳスイッチ素子のゲートは前記入力信号に接続され、前記第１のＰチャネル型ＭＯＳスイッチ素子は、前記第２のＮチャネル型ＭＯＳトランジスタのゲートと前記第２の電圧源との間に接続され、前記第１のＰチャネル型ＭＯＳスイッチ素子のゲートは前記入力信号に接続され、前記第１のＰチャネル型ＭＯＳトランジスタのドレインと前記第２のＰチャネル型ＭＯＳトランジスタのゲートとが接続され、前記第１のＮチャネル型ＭＯＳトランジスタのドレインと前記第２のＮチャネル型ＭＯＳトランジスタのゲートとが接続され、前記第１のＰチャネル型ＭＯＳトランジスタのソースが前記第３の電圧源に接続され、前記第１のＮチャネル型ＭＯＳトランジスタのソースが前記第４の電圧源に接続され、前記第２のＰチャネル型ＭＯＳトランジスタは、前記第３の電圧源と前記出力信号との間に接続され、前記第２のＮチャネル型ＭＯＳトランジスタは、前記第４の電圧源と前記出力信号との間に接続されたことを特徴とする。
【００１７】
上記のような構成により、請求項１ないし請求項４記載の電圧レベル変換回路では、１段のレベルシフトによって入力信号の振幅を大きく変換して、大振幅の信号を出力するので、電圧レベルの変換動作が早いと共に、必要なトランジスタ数を少なく制限できる。
【発明の効果】
【００１８】
上記説明したように、請求項１ないし請求項４記載の電圧レベル変換回路によれば、１段のレベルシフトによって入力信号の振幅を大きく変換して、大振幅の信号を出力したので、電圧レベルの変換動作の向上を図ることができる共に、必要なトランジスタ数を少なくして、構成の簡易化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を説明する。その前に、本願発明の関連技術を説明する。
【００２０】
〔第１関連技術〕
本発明の電圧レベル変換回路の第１の関連技術について説明する。
【００２１】
図１および図３が回路構成を示す図、図２が動作タイミング図である。図１及び図３において、Ｉ１、Ｓ１は入力信号、Ｏ１は出力信号、１０１は電圧レベル変換回路（レベルシフタ）、３０１は信号発生回路（電荷供給回路）、ＶＣＣは第１の電圧源（入力信号の電圧源）、ＶＰＰは第２の電圧源（電圧レベル変換回路の電圧源）、ＶＳＳは接地電圧源である。
【００２２】
図１の電圧レベル変換回路１０１において、Ｑｎ１０１はＮチャネル型ＭＯＳトランジスタ（第１のＮチャネル型スイッチ素子）、Ｑｎ１０２はＮチャネル型ＭＯＳトランジスタ（第２のＮチャネル型スイッチ素子）、Ｑｐ１０１はＰチャネル型ＭＯＳトランジスタ（第１のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１０２はＰチャネル型ＭＯＳトランジスタ（第２のＰチャネル型ＭＯＳトランジスタ）である。
【００２３】
図３の信号発生回路（電荷供給回路）３０１において、Ｑｎ３０１はＮチャネル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｃ３０１はキャパシタ、Ｎ１０１、Ｎ３０１〜Ｎ３０３はノード名、３０は否定回路、３１は遅延回路、３２はＮＯＲゲートである。
【００２４】
図１の回路構成について説明する。入力信号Ｉ１は、Ｎチャネル型ＭＯＳトランジスタＱｎ１０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１０２のゲートとに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１０１のゲートが入力信号Ｓ１に接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１０２のソースは接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１０２のソースが第２の電圧源ＶＰＰに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１０２のゲートとが接続され、出力信号Ｏ１がＮチャネル型ＭＯＳトランジスタＱｎ１０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１０２のドレインとに接続されている。
【００２５】
図３の回路構成について説明する。入力信号Ｉ１の否定信号がノードＮ３０２に、ノードＮ３０２と逆相の遅延信号がノードＮ３０３に、ノードＮ３０２とＮ３０３のＮＯＲ（論理和の否定）がノードＮ３０１に取り出される。ノードＮ３０１と入力信号Ｓ１との間にキャパシタＣ３０１が接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ３０１のドレインに入力信号Ｓ１が接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ３０１のソースとゲートとが第１の電圧源ＶＣＣに接続されている。
【００２６】
尚、既述したように、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ１０１の接続構成により、入力信号Ｉ１を反転する信号反転回路を兼用している。
【００２７】
以下、図２の動作タイミング図を参照しながら、その動作について説明する。まず、入力信号Ｉ１が“Ｌ”レベルであるとき、信号発生回路３０１においては、ノードＮ３０１は“Ｌ”レベルで、入力信号Ｓ１は第１の電圧源ＶＣＣからＮチャネル型ＭＯＳトランジスタＱｎ３０１のしきい値（Ｖｔｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）である。電圧レベル変換回路１０１においては、ノードＮ１０１は“Ｌ”レベルであり、Ｎチャネル型ＭＯＳトランジスタＱｎ１０２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２はオンであり、出力信号Ｏ１が第２の電圧源ＶＰＰとなり“Ｈ”レベルであり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１は完全にオフする。次に、入力信号Ｉ１が“Ｌ”レベルから“Ｈ”レベルに遷移すると、信号発生回路３０１においては、ノードＮ３０２からノードＮ３０３の遅延時間の間にノードＮ３０１は“Ｌ”レベルから“Ｈ”レベルのパルス信号を発生する。
【００２８】
このため、キャパシタＣ３０１を介してノードＮ３０１と接続された入力信号Ｓ１は電位（ＶＣＣ−Ｖｔｎ）から電位（２×ＶＣＣ−Ｖｔｎ）のパルス信号を発生する。電圧レベル変換回路１０１においては、入力信号Ｉ１が“Ｈ”レベルであるからＮチャネル型ＭＯＳトランジスタＱｎ１０２は完全にオン、ノードＮ１０１は、入力信号Ｓ１が電位（ＶＣＣ−Ｖｔｎ）であるとき、電位（ＶＣＣ−２×Ｖｔｎ）となるが、入力信号Ｓ１が電位（２×ＶＣＣ−Ｖｔｎ）となったときには電位（２×ＶＣＣ−Ｖｔｎ）と、第１の電圧源ＶＣＣのうちの低い方の電圧となる。例えばＶＣＣ＝１. ５Ｖ、Ｖｔｎ＝０. ７Ｖとすると、ノードＮ１０１は電位ＶＣＣとなる。このようにノードＮ１０１がＶＣＣとなるため、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２はほぼオフとなる。次に出力信号Ｏ１が“Ｌ”レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１が完全にオンし、ノードＮ１０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２は完全にオフとなる。
【００２９】
この電圧レベル変換回路１０１の特徴は、入力信号Ｉ１が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、入力信号Ｓ１を第１の電圧源ＶＣＣ以上に昇圧し、ノードＮ１０１を第１の電圧源ＶＣＣの電位とすることによりＰチャネル型ＭＯＳトランジスタＱｐ１０２をほぼオフさせる。これによって、Ｎチャネル型ＭＯＳトランジスタＱｎ１０２とＰチャネル型ＭＯＳトランジスタＱｐ１０２を介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えることができるとともに、出力信号Ｏ１の電圧レベルを素早く“Ｌ”レベルに確定することができる。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ１の電圧レベルをすばやく“Ｌ”レベルに確定できる。
【００３０】
〔第２関連技術〕
本発明の電圧レベル変換回路の第２の関連技術について説明する。
【００３１】
図１および図４が回路構成を示す図、図５が動作タイミング図である。図１及び図４において、Ｉ１、Ｉ４、Ｓ１は入力信号、Ｏ１は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１０１は電圧レベル変換回路、４０１は信号発生回路、Ｑｎ１０１〜Ｑｎ１０２、Ｑｎ４０１はＮチャネル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ１０１〜Ｑｐ１０２はＰチャネル型ＭＯＳトランジスタ、４０は否定回路、４１は遅延回路、４２はＮＯＲゲート、Ｃ４０１はキャパシタ、Ｎ１０１、Ｎ４０１〜Ｎ４０２はノード名である。
【００３２】
図１の回路構成については第１の関連技術と同じである。
【００３３】
図４の信号発生回路について説明する。入力信号Ｉ４の否定信号がノードＮ４０２に取り出され、ノードＮ４０２と逆相の遅延信号Ｉ１とし、ノードＮ４０２と入力信号Ｉ１とのＮＯＲがノードＮ４０１に取り出される。ノードＮ４０１と入力信号Ｓ１との間にキャパシタＣ４０１が接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ４０１のドレインに入力信号Ｓ１が接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ４０１のソースとゲートとが第１の電圧源ＶＣＣに接続されている。
【００３４】
図５の動作タイミング図を参照しながら動作について説明する。先ず、入力信号Ｉ４が“Ｌ”レベルであるとき、信号発生回路４０１においては、入力信号Ｉ１は“Ｌ”レベルで、ノードＮ４０１は“Ｌ”レベルで、入力信号Ｓ１は第１の電圧源ＶＣＣからＮチャネル型ＭＯＳトランジスタＱｎ４０１のしきい値（Ｖｔｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）である。電圧レベル変換回路１０１においては第１の関連技術と同様に、ノードＮ１０１は“Ｌ”レベルであり、Ｎチャネル型ＭＯＳトランジスタＱｎ１０２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２はオンであり、出力信号Ｏ１が第２の電圧源ＶＰＰで“Ｈ”レベルであり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１は完全にオフする。
【００３５】
次に、入力信号Ｉ４が“Ｌ”レベルから“Ｈ”レベルに遷移すると、信号発生回路４０１においては、ノードＮ４０２から入力信号Ｉ１の遅延時間の間にノードＮ４０１は“Ｌ”レベルから“Ｈ”レベルのパルス信号を発生する。このため、キャパシタＣ４０１を介してノードＮ４０１と接続された入力信号Ｓ１は電位（ＶＣＣ−Ｖｔｎ）から電位（２×ＶＣＣ−Ｖｔｎ）のパルス信号を発生する。電圧レベル変換回路１０１においては、入力信号Ｉ１が入力信号Ｉ４から遅延して“Ｌ”レベルから“Ｈ”レベルに遷移し、Ｎチャネル型ＭＯＳトランジスタＱｎ１０２は完全にオンする。ノードＮ１０１は、入力信号Ｓ１が既に電位（ＶＣＣ−Ｖｔｎ）から電位（ＶＣＣ−２×Ｖｔｎ）となっているため電位（２×ＶＣＣ−Ｖｔｎ）とＶＣＣのうちの低い方の電圧となる。たとえばＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．７Ｖとすると、ノードＮ１０１は電位ＶＣＣとなる。このようにノードＮ１０１が電位ＶＣＣとなるため、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２はほぼオフとなる。次に出力信号Ｏ１が“Ｌ”レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０１が完全にオンし、ノードＮ１０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ１０２は完全にオフとなる。
【００３６】
この電圧レベル変換回路１０１の特徴は、入力信号Ｉ１が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、入力信号Ｓ１は既に第１の電圧源ＶＣＣ以上に昇圧されており、第１の関連技術よりも速くノードＮ１０１を第１の電圧源ＶＣＣの電位とすることによりＰチャネル型ＭＯＳトランジスタＱｐ１０２をほぼオフさせる。これによってＮチャネル型ＭＯＳトランジスタＱｎ１０２とＰチャネル型ＭＯＳトランジスタＱｐ１０２とを介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えるとともに出力信号Ｏ１の電圧レベルをすばやく“Ｌ”レベルに確定できる。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときで出力信号Ｏ１の電圧レベルをすばやく“Ｌ”レベルに確定できる。
【００３７】
〔第３関連技術〕
本発明の電圧レベル変換回路の第３の関連技術について説明する。
【００３８】
図６が回路構成を示す図、図７が動作タイミング図である。Ｉ６は入力信号、Ｏ６は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、６０１は電圧レベル変換回路、Ｑｎ６０１〜Ｑｎ６０２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ６０１〜Ｑｐ６０２はＰチャネル型ＭＯＳトランジスタ、Ｃ６０１はキャパシタ、６１は信号遅延回路、Ｎ６０１〜Ｎ６０２はノード名である。
【００３９】
図６の回路構成について説明する。入力信号Ｉ６がＮチャネル型ＭＯＳトランジスタＱｎ６０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ６０２のゲートとに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ６０１のゲートがＶＣＣに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ６０２のソースがＶＳＳに接続されている。また、Ｐチャネル型ＭＯＳトランジスタＱｐ６０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ６０２のソースとが第２の電圧源ＶＰＰに接続されている。
【００４０】
Ｎチャネル型ＭＯＳトランジスタＱｎ６０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ６０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ６０２のゲートとが接続され、出力信号Ｏ６がＮチャネル型ＭＯＳトランジスタＱｎ６０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ６０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ６０２のドレインとに接続されている。入力信号Ｉ６と同相で遅延した信号はノードＮ６０２に取り出され、ノードＮ６０１とノードＮ６０２との間にキャパシタＣ６０１が接続されている。
【００４１】
前記信号遅延回路６１と、キャパシタＣ６０１との直列回路により信号昇圧回路６２を構成する。
【００４２】
図７の動作タイミング図を参照しながら動作について説明する。先ず、入力信号Ｉ６が“Ｌ”レベルであるとき、ノードＮ６０１は“Ｌ”レベル、ノードＮ６０２は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ６０２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ６０２はオンであり、出力信号Ｏ６が第２の電圧源ＶＰＰの電位で“Ｈ”レベルであり、Ｐチャネル型ＭＯＳトランジスタＱｐ６０１は完全にオフする。次に、入力信号Ｉ６が“Ｌ”レベルから“Ｈ”レベルに遷移すると、ノードＮ６０１は電位（ＶＣＣ−Ｖｔｎ）となる。その後ノードＮ６０２が“Ｌ”レベルから“Ｈ”レベルに遷移し、ノードＮ６０１は電位（２×ＶＣＣ−Ｖｔｎ）となる。
【００４３】
入力信号Ｉ６が“Ｈ”レベルであるからＮチャネル型ＭＯＳトランジスタＱｎ６０２は完全にオン、ノードＮ６０１は電位（２×ＶＣＣ−Ｖｔｎ）となり、Ｐチャネル型ＭＯＳトランジスタＱｐ６０２はほぼあるいは完全にオフとなる。次に出力信号Ｏ６が“Ｌ”レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ６０１が完全にオンし、ノードＮ６０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ６０２は完全にオフとなる。
【００４４】
この電圧レベル変換回路６０１の特徴は、入力信号Ｉ６が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、ノードＮ６０１が電位（２×ＶＣＣ−Ｖｔｎ）のようにＶＣＣ以上とすることにより、Ｐチャネル型ＭＯＳトランジスタＱｐ６０２をほぼオフさせることができ、よってＮチャネル型ＭＯＳトランジスタＱｎ６０２とＰチャネル型ＭＯＳトランジスタＱｐ６０２を介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えることができる。また出力信号Ｏ６の電圧レベルを速く“Ｌ”レベルに確定できる。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ６の電圧レベルを速く“Ｌ”レベルに確定できる。
【００４５】
〔第４関連技術〕
本発明の電圧レベル変換回路の第４の関連技術について説明する。この第４の関連技術は上記の第２の関連技術と第３の関連技術を合わせたものである。
【００４６】
図８が回路構成を示す図、図９が動作タイミング図である。Ｉ８、Ｓ８は入力信号、Ｏ８は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、８０１は電圧レベル変換回路、Ｑｎ８０１〜Ｑｎ８０２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ８０１〜Ｑｐ８０２はＰチャネル型ＭＯＳトランジスタ、Ｃ８０１はキャパシタ、Ｎ８０１〜Ｎ８０２はノード名である。
【００４７】
図８の回路構成について説明する。電圧レベル変換回路８０１は、入力信号Ｉ８がＮチャネル型ＭＯＳトランジスタＱｎ８０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ８０２のゲートとに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ８０１のゲートが入力信号Ｓ８に接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ８０２のソースが接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ８０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ８０２のソースが第２の電圧源ＶＰＰに接続されている。
【００４８】
また、Ｎチャネル型ＭＯＳトランジスタＱｎ８０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ８０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ８０２のゲートとが接続されている。出力信号Ｏ８がＮチャネル型ＭＯＳトランジスタＱｎ８０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ８０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ８０２のドレインとに接続され、入力信号Ｉ８と同相で遅延した信号がノードＮ８０２に取り出され、ノードＮ８０１とノードＮ８０２との間にキャパシタＣ８０１が接続されている。入力信号Ｉ８とＳ８の関係は上記第２の関連技術に示した図４の入力信号Ｉ１が入力信号Ｉ８に相当し、入力信号Ｓ１が入力信号Ｓ８に相当する回路である。
【００４９】
図９の動作タイミング図を参照しながら動作について説明する。ここで、図８の入力信号Ｉ８、Ｓ８は図４の入力信号Ｉ１、Ｓ１が入力される。先ず、図４の信号発生回路４０１において、入力信号Ｉ４が“Ｌ”レベルであるとき、信号Ｉ８（Ｉ１）は“Ｌ”レベルで、ノードＮ４０１は“Ｌ”レベルで、入力信号Ｓ８（Ｓ１）は第１の電圧源ＶＣＣからＮチャネル型ＭＯＳトランジスタＱｎ４０１のしきい電位（Ｖｔｎ）だけ低い電位（ＶＣＣ−Ｖｔｎ）である。
【００５０】
図８の電圧レベル変換回路８０１においては、入力信号Ｉ８が“Ｌ”レベルで、ノードＮ８０１は“Ｌ”レベル、ノードＮ８０２は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ８０２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ８０２はオンであり、出力信号Ｏ８が第２の電圧源ＶＰＰで“Ｈ”レベルであり、Ｐチャネル型ＭＯＳトランジスタＱｐ８０１は完全にオフする。次に、入力信号Ｉ４が“Ｌ”レベルから“Ｈ”レベルに遷移すると、図４の信号発生回路４０１において、ノードＮ４０２から入力信号Ｉ８（Ｉ１）の遅延時間の間にノードＮ４０１は“Ｌ”レベルから“Ｈ”レベルとなるパルス信号を発生する。このため、キャパシタＣ４０１を介してノードＮ４０１と接続された入力信号Ｓ８（Ｓ１）は電位（ＶＣＣ−Ｖｔｎ）から電位（２×ＶＣＣ−Ｖｔｎ）のパルス信号を発生する。
【００５１】
図８の電圧レベル変換回路８０１においては、入力信号Ｉ８が入力信号Ｉ４から遅延して“Ｌ”レベルから“Ｈ”レベルに遷移し、Ｎチャネル型ＭＯＳトランジスタＱｎ８０２は完全にオンしている。ノードＮ８０１は、入力信号Ｓ８が既に電位（ＶＣＣ−Ｖｔｎ）から電位（ＶＣＣ−２×Ｖｔｎ）となっているため、電位（２×ＶＣＣ−Ｖｔｎ）と第１の電圧源ＶＣＣの電位とのうち低い方の電圧となる。たとえばＶＣＣ＝１. ５Ｖ、Ｖｔｎ＝０. ７Ｖとすると、ノードＮ８０１は第１の電圧源ＶＣＣの電位となる。その後、ノードＮ８０２が“Ｌ”レベルから“Ｈ”レベルに遷移し、ノードＮ８０１は電位（２×ＶＣＣ）となる。このため、Ｐチャネル型ＭＯＳトランジスタＱｐ８０２はほぼオフとなる。次に出力信号Ｏ８が“Ｌ”レベルとなり、Ｐチャネル型ＭＯＳトランジスタＱｐ８０１が完全にオンし、ノードＮ８０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ８０２は完全にオフとなる。
【００５２】
この電圧レベル変換回路８０１の特徴は、上記の第２の関連技術と第３の関連技術のそれぞれの特徴を有し、入力信号Ｉ８が“Ｌ”レベルから“Ｈ”レベルに遷移するとき出力信号Ｏ８の電圧レベルを速く“Ｌ”レベルに確定できる。
【００５３】
〔第５関連技術〕
本発明の電圧レベル変換回路の第５の関連技術について説明する。
【００５４】
図１０が回路構成を示す図、図１１が動作タイミング図である。図１０において、Ｉ１０は入力信号、Ｏ１０は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１００１は電圧レベル変換回路、Ｑｎ１００１、Ｑｎ１００２はＮチャネル型ＭＯＳトランジスタ、Ｑｎ１００３はＮチャネル型ＭＯＳトランジスタ（第４のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ１００１、Ｑｐ１００２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ１００３はＰチャネル型ＭＯＳトランジスタ（第３のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１００４はＰチャネル型ＭＯＳトランジスタ（第５のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１００５はＰチャネル型ＭＯＳトランジスタ（第４のＰチャネル型ＭＯＳトランジスタ）、Ｎ１００１〜Ｎ１００３はノード名である。
【００５５】
図１０の回路構成について説明する。電圧レベル変換回路１００１は、入力信号Ｉ１０がＮチャネル型ＭＯＳトランジスタＱｎ１００１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１００２のゲートとに接続され、ノードＮ１００２がＮチャネル型ＭＯＳトランジスタＱｎ１００１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１００４のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００５のドレインとに接続されている。
【００５６】
また、Ｎチャネル型ＭＯＳトランジスタＱｎ１００２のソースが接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１００１〜Ｐチャネル型ＭＯＳトランジスタＱｐ１００３、Ｐチャネル型ＭＯＳトランジスタＱｐ１００５のソースが第２の電圧源ＶＰＰに接続されている。Ｐチャネル型ＭＯＳトランジスタＱｐ１００４のソースが第１の電圧源ＶＣＣに接続され、ノードＮ１００１がＮチャネル型ＭＯＳトランジスタＱｎ１００１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００２のゲートとに接続されている。
【００５７】
また、出力信号Ｏ１０がＮチャネル型ＭＯＳトランジスタＱｎ１００２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１００４のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１００２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００３のゲートとＮチャネル型ＭＯＳトランジスタＱｎ１００３のゲートとに接続されている。ノードＮ１００３がＰチャネル型ＭＯＳトランジスタＱｐ１００３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１００３のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１００５のゲートとに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１００３のソースが接地電圧源ＶＳＳに接続された回路構成である。
【００５８】
前記第３ないし第５のＰチャネル型ＭＯＳトランジスタＱｐ１００３〜Ｑｐ１００５及び第４のＮチャネル型ＭＯＳトランジスタＱｎ１００３により、電位制御回路（電荷供給回路）１００を構成する。
【００５９】
図１１の動作タイミング図を参照しながら動作について説明する。先ず、入力信号Ｉ１０が“Ｌ”レベルであるとき、ノードＮ１００１は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ１００２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１００２はオンである。出力信号Ｏ１０は第２の電圧源ＶＰＰで“Ｈ”レベルである。この時Ｎチャネル型ＭＯＳトランジスタＱｎ１００３はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１００３はオフであり、ノードＮ１００３は“Ｌ”レベルであるのでＰチャネル型ＭＯＳトランジスタＱｐ１００１、Ｐチャネル型ＭＯＳトランジスタＱｐ１００４は完全にオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１００５はオンとなっている。ノードＮ１００２は第２の電圧源ＶＰＰの電位である。
【００６０】
次に、入力信号Ｉ１０が“Ｌ”レベルから“Ｈ”レベルに遷移すると、ノードＮ１００１は電位（ＶＰＰ−Ｖｔｎ）とＶＣＣとのうち電圧の低い方になる。たとえばＶＰＰ＝３．０Ｖ、ＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．７Ｖとすると、ノードＮ１００１はＶＣＣ＝１．５Ｖとなる。この後、Ｎチャネル型ＭＯＳトランジスタＱｎ１００２はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１００２はほぼオフとなる。また、出力信号Ｏ１０は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ１００３はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１００３はオンとなる。この時、ノードＮ１００３は電位ＶＰＰで、Ｐチャネル型ＭＯＳトランジスタＱｐ１００１と、Ｐチャネル型ＭＯＳトランジスタＱｐ１００４はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１００５はオフとなり、ノードＮ１００１は第２の電圧源ＶＰＰの電位となる。さらに、ノードＮ１００２は第１の電圧源ＶＣＣの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ１００２は完全にオフする。
【００６１】
この電圧レベル変換回路の特徴は、入力信号Ｉ１０が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、ノードＮ１００２が第１の電圧源ＶＣＣ以上の電位でありノードＮ１００１を第１の電圧源ＶＣＣとすることによりＰチャネル型ＭＯＳトランジスタＱｐ１００２をほぼオフさせる。これによってＮチャネル型ＭＯＳトランジスタＱｎ１００２とＰチャネル型ＭＯＳトランジスタＱｐ１００２とを介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えるとともに、出力信号Ｏ１０の電圧レベルを速く“Ｌ”レベルに確定できることである。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ１０の電圧レベルを速く“Ｌ”レベルに確定できる。
【００６２】
〔第６関連技術〕
本発明の電圧レベル変換回路の第６の関連技術について説明する。
【００６３】
図１２が回路構成を示す図、図１３が動作タイミング図である。Ｉ１２は入力信号、Ｏ１２は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１２０１は電圧レベル変換回路、Ｑｎ１２０１及びＱｎ１２０２はＮチャネル型ＭＯＳトランジスタ、Ｑｎ１２０３はＮチャネル型ＭＯＳトランジスタ（第５のＮチャネル型ＭＯＳトランジスタ）、Ｑｎ１２０４はＮチャネル型ＭＯＳトランジスタ（第６のＮチャネル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳスイッチ素子））、Ｑｐ１２０１及びＱｐ１２０２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ１２０３はＰチャネル型ＭＯＳトランジスタ（第６のＰチャネル型ＭＯＳトランジスタ）、Ｎ１２０１、Ｎ１２０３はノード名である。
【００６４】
図１２の回路構成について説明する。電圧レベル変換回路１２０１は、入力信号Ｉ１２がＮチャネル型ＭＯＳトランジスタＱｎ１２０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１２０４のソースとＮチャネル型ＭＯＳトランジスタＱｎ１２０２のゲートとに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１２０２のソースとＮチャネル型ＭＯＳトランジスタＱｎ１２０３のソースとが接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１２０２のソースとが第２の電圧源ＶＰＰに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０３とＱｐ１２０４のソースとが第１の電圧源ＶＣＣに接続されている。
【００６５】
また、ノードＮ１２０１がＮチャネル型ＭＯＳトランジスタＱｎ１２０１のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１２０４のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１２０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１２０２のゲートとに接続されている。また、出力信号Ｏ１２がＮチャネル型ＭＯＳトランジスタＱｎ１２０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１２０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１２０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１２０３のゲートとＮチャネル型ＭＯＳトランジスタＱｎ１２０３のゲートとに接続されている。ノードＮ１２０３がＰチャネル型ＭＯＳトランジスタＱｐ１２０３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１２０３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１２０４のゲートとに接続された回路構成である。
【００６６】
前記第５及び第６のＮチャネルＭＯＳトランジスタＱｎ１２０３、Ｑｎ１２０４並びに第６のＰチャネル型ＭＯＳトランジスタＱｐ１２０３により、電位制御回路（電荷供給回路）１２０を構成する。
【００６７】
図１３の動作タイミング図を参照しながら動作について説明する。先ず、入力信号Ｉ１２が“Ｌ”レベルであるとき、ノードＮ１２０１は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０２はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０２はオンである。出力信号Ｏ１２が第２の電圧源ＶＰＰで“Ｈ”レベルである。この時、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０３はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０３はオフであり、ノードＮ１２０３は“Ｌ”レベルである。また、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０１はオン、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０４はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０１はオフである。
【００６８】
次に、入力信号Ｉ１２が“Ｌ”レベルから“Ｈ”レベルに遷移すると、はじめは出力信号Ｏ１２が第２の電圧源ＶＰＰの電位であるため、ノードＮ１２０１は電位（ＶＰＰ−Ｖｔｎ）と第１の電圧源ＶＣＣの電位とのうち電圧の低い方になる。たとえばＶＰＰ＝３．０Ｖ、ＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．７Ｖとすると、ノードＮ１２０１はＶＣＣ＝１．５Ｖとなる。
【００６９】
その後、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０２はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０２はほぼオフであり、出力信号Ｏ１２が“Ｌ”レベルとなり、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０３はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０３はオンとなり、ノードＮ１２０３は第１の電圧源ＶＣＣの電位となり、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０１はオフ、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０４はオン、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０１はオンとなって、ノードＮ１２０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０２は完全にオフする。
【００７０】
この電圧レベル変換回路の特徴は、入力信号Ｉ１２が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、ノードＮ１２０１を第１の電圧源ＶＣＣの電位とすることにより、Ｐチャネル型ＭＯＳトランジスタＱｐ１２０２をほぼオフさせることになる。これによって、Ｎチャネル型ＭＯＳトランジスタＱｎ１２０２とＰチャネル型ＭＯＳトランジスタＱｐ１２０２を介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えるとともに出力信号Ｏ１２の電圧レベルを速く“Ｌ”レベルに確定できる。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ１２の電圧レベルを速く“Ｌ”レベルに確定できる。
【００７１】
〔第７関連技術〕
本発明の電圧レベル変換回路の第７の関連技術について説明する。
【００７２】
図１４が回路構成を示す図、図１５が動作タイミング図である。Ｉ１４は入力信号、Ｏ１４は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１４０１は電圧レベル変換回路、Ｑｎ１４０１及びＱｎ１４０２はＮチャネル型ＭＯＳトランジスタ、Ｑｎ１４０４はＮチャネル型ＭＯＳトランジスタ（第７のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ１４０１〜Ｑｐ１４０２はＰチャネル型ＭＯＳトランジスタ、Ｎ１４０１はノード名である。
【００７３】
図１４の回路構成について説明する。電圧レベル変換回路１４０１は、入力信号Ｉ１４がＮチャネル型ＭＯＳトランジスタＱｎ１４０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１４０４のソースとＮチャネル型ＭＯＳトランジスタＱｎ１４０４のゲートとＮチャネル型ＭＯＳトランジスタＱｎ１４０２のゲートとに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１４０２のソースが接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１４０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１４０２のソースとが第２の電圧源ＶＰＰに接続されている。
【００７４】
また、ノードＮ１４０１がＮチャネル型ＭＯＳトランジスタＱｎ１４０１のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１４０４のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１４０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１４０２のゲートとに接続されている。さらに出力信号Ｏ１４はＮチャネル型ＭＯＳトランジスタＱｎ１４０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１４０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１４０２のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１４０１のゲートとに接続されている。
【００７５】
前記第７のＮチャネル型ＭＯＳトランジスタＱｎ１４０４により、電位制御回路（電荷供給回路）１４０を構成している。
【００７６】
図１５の動作タイミング図を参照しながら動作について説明する。先ず、入力信号Ｉ１４が“Ｌ”レベルであるとき、ノードＮ１４０１は“Ｌ”レベル、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０２はオフ、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０４はオフ、Ｐチャネル型ＭＯＳトランジスタＱｐ１４０２はオンである。出力信号Ｏ１４が第２の電圧源ＶＰＰで“Ｈ”レベルである。Ｐチャネル型ＭＯＳトランジスタＱｐ１４０１はオフ、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０１はオンである。次に、入力信号Ｉ１４が“Ｌ”レベルから“Ｈ”レベルに遷移すると、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０２はオン、はじめは出力信号Ｏ１４が第２の電圧源ＶＰＰであるため、ノードＮ１４０１は電位（ＶＰＰ−Ｖｔｎ）とＶＣＣのうち電圧の低い方になる。たとえばＶＰＰ＝３．０Ｖ、ＶＣＣ＝１．５Ｖ、Ｖｔｎ＝０．７Ｖとすると、ノードＮ１４０１はＶＣＣ＝１．５Ｖとなる。
【００７７】
この後、Ｐチャネル型ＭＯＳトランジスタＱｐ１４０２はほぼオフとなり、出力信号Ｏ１４が“Ｌ”レベルとなる。さらに、Ｐチャネル型ＭＯＳトランジスタＱｐ１４０１はオン、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０１はオフ、ノードＮ１４０１は第２の電圧源ＶＰＰの電位となり、Ｐチャネル型ＭＯＳトランジスタＱｐ１４０２は完全にオフとなる。
【００７８】
この電圧レベル変換回路の特徴は、入力信号Ｉ１４が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、ノードＮ１４０１を第１の電圧源ＶＣＣの電位とすることによりＰチャネル型ＭＯＳトランジスタＱｐ１４０２をほぼオフさせることができる。これによって、Ｎチャネル型ＭＯＳトランジスタＱｎ１４０２とＰチャネル型ＭＯＳトランジスタＱｐ１４０２を介して第２の電圧源ＶＰＰから接地電圧源ＶＳＳに流れる貫通電流を抑えるとともに出力信号Ｏ１４の電圧レベルを速く“Ｌ”レベルに確定できる。特に、第１の電圧源ＶＣＣが低電圧であるときや、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも、出力信号Ｏ１４の電圧レベルを速く“Ｌ”レベルに確定できる。
【００７９】
〔第８関連技術〕
本発明の電圧レベル変換回路の第８の関連技術について説明する。
【００８０】
図１６が回路構成を示す図である。同図において、Ｉ１６は入力信号、Ｏ１６は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１６０１は電圧レベル変換回路（レベルシフタ）、Ｑｎ１６０１はＮチャネル型ＭＯＳトランジスタ（第１のＮチャネル型ＭＯＳスイッチ素子）、Ｑｎ１６０２はＮチャネル型ＭＯＳトランジスタ（第２のＮチャネル型ＭＯＳスイッチ素子）、Ｑｐ１６０１はＰチャネル型ＭＯＳトランジスタ（第１のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１６０２はＰチャネル型ＭＯＳトランジスタ（第２のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ１６０３はＰチャネル型ＭＯＳトランジスタ（第７のＰチャネル型ＭＯＳトランジスタ）、Ｎ１６０１はノード名である。
【００８１】
図１６の回路構成について説明する。電圧レベル変換回路１６０１は、入力信号Ｉ１６がＮチャネル型ＭＯＳトランジスタＱｎ１６０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１６０２のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１６０３のゲートに接続されている。また、Ｎチャネル型ＭＯＳトランジスタＱｎ１６０１のゲートが第１の電圧源ＶＣＣに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１６０２のソースはＶＳＳに接続されている。さらにノードＮ１６０１はＮチャネル型ＭＯＳトランジスタＱｎ１６０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１６０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１６０２のゲートとに接続されている。
【００８２】
Ｐチャネル型ＭＯＳトランジスタＱｐ１６０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１６０３のソースとが第２の電圧源ＶＰＰに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１６０３のドレインがＰチャネル型ＭＯＳトランジスタＱｐ１６０２のソースに接続されている。さらに、出力信号Ｏ１６がＮチャネル型ＭＯＳトランジスタＱｎ１６０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１６０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１６０２のドレインとに接続された回路構成である。
【００８３】
既述の通り、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ１６０１の接続構成により、入力信号Ｉ１６を反転する信号反転回路を兼用している。
【００８４】
また、第７のＰチャネル型ＭＯＳトランジスタＱｐ１６０３により、早期カットオフ回路１６０を構成している。
【００８５】
図１６の電圧レベル変換回路の特徴は、Ｐチャネル型ＭＯＳトランジスタＱｐ１６０２のソースと第２の電圧源ＶＰＰとの間にＰチャネル型ＭＯＳトランジスタＱｐ１６０３が接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１６０３のゲートが入力信号Ｉ１６であることにより、入力信号Ｉ１６が第１の電圧源ＶＣＣであるときノードＮ１６０１は電位（ＶＣＣ−Ｖｔｎ）であり、Ｐチャネル型ＭＯＳトランジスタＱｐ１６０２のオフ状態よりもさらにＰチャネル型ＭＯＳトランジスタＱｐ１６０３はオフ状態となり、出力信号Ｏ１６の電圧レベルを速く“Ｌ”レベルに確定できることである。例えば、ＶＣＣ＝３Ｖ、ＶＰＰ＝１２Ｖの時、約１／２の時間で確定できる。また、電圧レベルが速く確定するため貫通消費電流を抑えることもできる。
【００８６】
〔第９関連技術〕
本発明の電圧レベル変換回路の第９の関連技術について説明する。
【００８７】
図１７が回路構成を示す図である。Ｉ１７は入力信号、Ｏ１７は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１７０１は電圧レベル変換回路、Ｑｎ１７０１〜Ｑｎ１７０２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ１７０１及びＱｐ１７０２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ１７０３はＰチャネル型ＭＯＳトランジスタ（第７のＰチャネル型ＭＯＳトランジスタ）、Ｎ１７０１はノード名である。
【００８８】
図１７の回路構成について説明する。電圧レベル変換回路１７０１は、入力信号Ｉ１７がＮチャネル型ＭＯＳトランジスタＱｎ１７０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１７０２のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１７０３のゲートに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１７０１のゲートがＶＣＣに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１７０２のソースは接地電圧源ＶＳＳに接続され、ノードＮ１７０１がＮチャネル型ＭＯＳトランジスタＱｎ１７０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１７０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１７０２のゲートとに接続されている。
【００８９】
また、Ｐチャネル型ＭＯＳトランジスタＱｐ１７０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１７０２のソースとが第２の電圧源ＶＰＰに接続されている。また、Ｐチャネル型ＭＯＳトランジスタＱｐ１７０２のドレインがＰチャネル型ＭＯＳトランジスタＱｐ１７０３のソースに接続されている。さらに、出力信号Ｏ１７はＮチャネル型ＭＯＳトランジスタＱｎ１７０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１７０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１７０３のドレインとに接続されている。
【００９０】
前記第７のＰチャネル型ＭＯＳトランジスタＱｐ１７０３により、早期カットオフ回路１７０を構成している。
【００９１】
図１７の電圧レベル変換回路１７０１の特徴は、第８の関連技術と同様でＰチャネル型ＭＯＳトランジスタＱｐ１７０３のソースと第２の電圧源ＶＰＰとの間にＰチャネル型ＭＯＳトランジスタＱｐ１７０２が接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１７０３のゲートが入力信号Ｉ１７であることで、入力信号Ｉ１７が第１の電圧源ＶＣＣであるとき、ノードＮ１７０１は電位（ＶＣＣ−Ｖｔｎ）であり、Ｐチャネル型ＭＯＳトランジスタＱｐ１７０２のオフ状態よりもさらにＰチャネル型ＭＯＳトランジスタＱｐ１７０３はオフ状態となる。これによって出力信号Ｏ１７の電圧レベルを速く“Ｌ”レベルに確定できることである。
【００９２】
尚、前記第８及び第９の関連技術では、各第３のＰチャネル型トランジスタＱＰ１６０３、ＱＰ１７０３を第２のＰチャネル型トランジスタＱＰ１６０２、ＱＰ１７０２と直列に接続したが、その他、図示しないが、この各第３のＰチャネル型トランジスタＱＰ１６０３、ＱＰ１７０３を第１のＰチャネル型トランジスタＱＰ１６０１、ＱＰ１７０１と直列に接続しても同様の効果が得られる。
【００９３】
〔第１０関連技術〕
本発明の電圧レベル変換回路の第１０の関連技術について説明する。この第１０の関連技術は上記第５の関連技術と第８の関連技術を合成したものである。
【００９４】
図１８が回路構成を示す図である。Ｉ１８は入力信号、Ｏ１８は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１８０１は電圧レベル変換回路、Ｑｎ１８０１〜Ｑｎ１８０３はＮチャネル型ＭＯＳトランジスタ、Ｑｐ１８０１〜Ｑｐ１８０６はＰチャネル型ＭＯＳトランジスタ、Ｎ１８０１〜Ｎ１８０３はノード名である。
【００９５】
図１８の回路構成について説明する。電圧レベル変換回路１８０１は、入力信号Ｉ１８がＮチャネル型ＭＯＳトランジスタＱｎ１８０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１８０２のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１８０６のゲートに接続され、ノードＮ１８０２がＮチャネル型ＭＯＳトランジスタＱｎ１８０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１８０４のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０５のドレインとに接続されている。また、Ｎチャネル型ＭＯＳトランジスタＱｎ１８０２のソースは接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１８０１、Ｐチャネル型ＭＯＳトランジスタＱｐ１８０３、Ｐチャネル型ＭＯＳトランジスタＱｐ１８０５〜Ｑｐ１８０６のソースは第２の電圧源ＶＰＰに接続される。
【００９６】
Ｐチャネル型ＭＯＳトランジスタＱｐ１８０４のソースが第１の電圧源ＶＣＣに接続され、ノードＮ１８０１がＮチャネル型ＭＯＳトランジスタＱｎ１８０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０２のゲートとに接続されている。また、Ｐチャネル型ＭＯＳトランジスタＱｐ１８０２のソースとＰチャネル型ＭＯＳトランジスタＱｐ１８０６のドレインが接続され、出力信号Ｏ１８はＮチャネル型ＭＯＳトランジスタＱｎ１８０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１８０４のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１８０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０３のゲートとＮチャネル型ＭＯＳトランジスタＱｎ１８０３のゲートとに接続されている。また、ノードＮ１８０３はＰチャネル型ＭＯＳトランジスタＱｐ１８０３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１８０３のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１８０５のゲートとに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ１８０３のソースが接地電圧源ＶＳＳに接続された回路構成である。
【００９７】
この電圧レベル変換回路１８０１の特徴は、上記第５の関連技術と第８の関連技術との両特徴を備え入力信号Ｉ１８が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、出力信号Ｏ１８の電圧レベルをより速く“Ｌ”レベルに確定できることである。
【００９８】
〔第１１関連技術〕
本発明の電圧レベル変換回路の第１１の関連技術について説明する。この第１１の関連技術は上記第７の関連技術と第９の関連技術を合成したものである。
【００９９】
図１９が回路構成を示す図である。Ｉ１９は入力信号、Ｏ１９は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、１９０１は電圧レベル変換回路、Ｑｎ１９０１〜Ｑｎ１９０２、Ｑｎ１９０４はＮチャネル型ＭＯＳトランジスタ、Ｑｐ１９０１〜Ｑｐ１９０３はＰチャネル型ＭＯＳトランジスタ、Ｎ１９０１はノード名である。
【０１００】
図１９の回路構成について説明する。電圧レベル変換回路１９０１は、入力信号Ｉ１９がＮチャネル型ＭＯＳトランジスタＱｎ１９０１のソースとＮチャネル型ＭＯＳトランジスタＱｎ１９０４のソースとＮチャネル型ＭＯＳトランジスタＱｎ１９０４のゲートとＮチャネル型ＭＯＳトランジスタＱｎ１９０２のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１９０３のゲートとに接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ１９０２のソースは接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１９０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ１９０２のソースとが第２の電圧源ＶＰＰに接続されている。
【０１０１】
ノードＮ１９０１はＮチャネル型ＭＯＳトランジスタＱｎ１９０１のドレインと、Ｎチャネル型ＭＯＳトランジスタＱｎ１９０４のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９０１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９０２のゲートとに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ１９０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９０３のソースとが接続されている。さらに、出力信号Ｏ１９はＮチャネル型ＭＯＳトランジスタＱｎ１９０２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ１９０１のゲートとＰチャネル型ＭＯＳトランジスタＱｐ１９０３のドレインとＮチャネル型ＭＯＳトランジスタＱｎ１９０１のゲートとに接続されている。
【０１０２】
この電圧レベル変換回路１９０１の特徴は、上記第５の関連技術と第８の関連技術との両特徴を備え入力信号Ｉ１９が“Ｌ”レベルから“Ｈ”レベルに遷移するとき、出力信号Ｏ１９の電圧レベルをより速く“Ｌ”レベルに確定できることである。
【０１０３】
〔第１２関連技術〕
本発明の電圧レベル変換回路の第１２の関連技術について説明する。この第１２の関連技術は複数個の電圧レベル変換部により構成されたものである。
【０１０４】
図２０が回路構成を示す図である。Ｉ２０は入力信号、Ｏ２０は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、２０１１〜２０１３は電圧レベル変換部、２００１は前記電圧レベル変換部２０１１〜２０１３により構成された電圧レベル変換部、Ｑｎ２００１〜Ｑｎ２０３２はＮチャネル型ＭＯＳトランジスタ、Ｑｐ２０１１〜Ｑｐ２０３２はＰチャネル型ＭＯＳトランジスタ、Ｎ２００１〜Ｎ２００４はノード名である。
【０１０５】
図２０の回路構成について説明する。電圧レベル変換回路２００１は電圧レベル変換部２０１１〜２０１３と２個のＮチャネル型ＭＯＳトランジスタＱＮ２００１、Ｑｎ２００２とで構成されており、電圧レベル変換部２０１１により入力信号の第１の電圧源ＶＣＣをノードＮ２００１の電圧レベル電位（ＶＰＰ−２×Ｖｔｎ）に変換し、電圧レベル変換部２０１２によりノードＮ２００１の電圧レベル（ＶＰＰ−２×Ｖｔｎ）をノードＮ２００２の電圧レベル（ＶＰＰ−Ｖｔｎ）に変換し、電圧レベル変換部２０１３によりノードＮ２００１の電圧レベル（ＶＰＰ−Ｖｔｎ）を出力信号の第２の電圧源ＶＰＰに変換する。ここで示されている電圧レベル変換部２０１１〜２０１３は図３０の従来例と同様のものである。
【０１０６】
ノードＮ２００２はゲートとソースが第２の電圧源ＶＰＰに接続されたＮチャネル型ＭＯＳトランジスタＱｎ２００２のドレインで、ノードＮ２００１はゲートとソースがノードＮ２００２に接続されたＮチャネル型ＭＯＳトランジスタＱｎ２００１のドレインである。この関連技術では電圧レベル変換部２０１１〜２０１３を図２２の従来例のもので構成しているが、上記で示した本発明の電圧レベル変換回路の第１の関連技術〜第１１の関連技術で構成することも可能である。
【０１０７】
この電圧レベル変換回路の特徴は、複数個の電圧レベル変換部により入力信号の第１の電圧源ＶＣＣの電位を複数の電圧レベルを介して出力信号の第２の電圧源ＶＰＰの電位に変換するため、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰの電位差が大きいときにも確実に出力信号の電圧レベルを確定できる。
【０１０８】
〔第１３関連技術〕
本発明の電圧レベル変換回路の第１３の関連技術について説明する。この第１３の関連技術は複数個の電圧レベル変換部により構成されたものである。
【０１０９】
図２１が回路構成を示す図である。同図において、Ｉ２１は入力信号、Ｏ２１は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、２１１１〜２１１３は電圧レベル変換部、２１１４及び２１１５は否定回路（論理回路）、２１０１は電圧レベル変換回路、Ｑｎ２１０１〜Ｑｎ２１５１はＮチャネル型ＭＯＳトランジスタ、Ｑｐ２１１１〜Ｑｐ２１５１はＰチャネル型ＭＯＳトランジスタ、Ｎ２１０１〜Ｎ２１０６はノード名である。電圧レベル変換部２１１１において、Ｐチャネル型ＭＯＳトランジスタＱｐ２１１３及びＮチャネル型ＭＯＳトランジスタＱｎ２１１３により、電位確定手段２１１を構成し、電圧レベル変換部２１１２において、Ｐチャネル型ＭＯＳトランジスタＱｐ２１２３及びＮチャネル型ＭＯＳトランジスタＱｎ２１２３により、電位確定手段２１２を構成し、電圧レベル変換部２１１３において、Ｐチャネル型ＭＯＳトランジスタＱｐ２１３３及びＮチャネル型ＭＯＳトランジスタＱｎ２１３３により、電位確定手段２１３を構成する。
【０１１０】
図２１の回路構成について説明する。電圧レベル変換回路２１０１は電圧レベル変換部２１１１〜２１１３と否定回路２１１４〜２１１５とＭＯＳトランジスタで構成されている。電圧レベル変換部２１１１により入力信号の第１の電圧源ＶＣＣの電位をノードＮ２１０１の電圧レベル（ＶＰＰ−２×Ｖｔｎ）に変換し、電圧レベル変換部２１１２によりノードＮ２１０１の電圧レベル（ＶＰＰ−２×Ｖｔｎ）をノードＮ２１０２の電圧レベル（ＶＰＰ−Ｖｔｎ）に変換し、電圧レベル変換部２１１３によりノードＮ２１０１の電圧レベル（ＶＰＰ−Ｖｔｎ）を出力信号の第２の電圧源ＶＰＰに変換するものである。
【０１１１】
先ずここで示されている電圧レベル変換部２１１１〜２１１３の回路構成について説明する。電圧レベル変換部２１１１〜２１１３はすべて同じ回路構成であるので電圧レベル変換部２１１３を取り上げて説明する。第１の入力信号であるノードＮ２１０４はＮチャネル型ＭＯＳトランジスタＱｎ２１３１のソースとＮチャネル型ＭＯＳトランジスタＱｎ２１３２のゲートに接続されている。また、Ｎチャネル型ＭＯＳトランジスタＱｎ２１３１のゲートが第１の入力信号の電圧レベルであるノードＮ２１０２に接続され、第２の入力信号であるノードＮ２１０６がＮチャネル型ＭＯＳトランジスタＱｎ２１３３のゲートとＰチャネル型ＭＯＳトランジスタＱｐ２１３３のゲートとに接続されている。
【０１１２】
Ｎチャネル型ＭＯＳトランジスタＱｎ２１３１のドレインとＰチャネル型ＭＯＳトランジスタＱｐ２１３２のゲートとＰチャネル型ＭＯＳトランジスタＱｐ２１３１のドレインとは接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２１３２のドレインとＰチャネル型ＭＯＳトランジスタＱｐ２１３３のソースとが接続されている。さらに、出力信号Ｏ２１はＮチャネル型ＭＯＳトランジスタＱｎ２１３３のドレインとＰチャネル型ＭＯＳトランジスタＱｐ２１３３のドレインとＰチャネル型ＭＯＳトランジスタＱｐ２１３１のゲートとに接続されている。
【０１１３】
Ｎチャネル型ＭＯＳトランジスタＱｎ２１３２のソースとＮチャネル型ＭＯＳトランジスタＱｎ２１３３のソースとは接地電圧源ＶＳＳに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２１３１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２１３２のソースとは出力信号の電圧レベルである第２の電圧源ＶＰＰに接続されている。また否定回路２１１４〜２１１５は第１の電圧源ＶＣＣを電圧源とする否定回路である。
【０１１４】
次に電圧レベル変換回路２１０１の構成について説明する。
【０１１５】
ノードＮ２１０２は、ゲートとソースが第２の電圧源ＶＰＰに接続されたＮチャネル型ＭＯＳトランジスタＱｎ２１０２のドレインである。ノードＮ２１０１は、ゲートとソースがノードＮ２１０２に接続されたＮチャネル型ＭＯＳトランジスタＱｎ２１０１のドレインである。
【０１１６】
電圧レベル変換部２１１１において、第１の入力信号と第２の入力信号として、入力信号Ｉ２１が接続されている。Ｎチャネル型ＭＯＳトランジスタＱｎ２１１１のゲートは第１の入力信号の電圧レベルである第１の電圧源ＶＣＣに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２１１１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２１１２のソースが出力信号の電圧レベルであるノードＮ２１０１に接続され、出力信号としてノードＮ２１０３の電位を出力とする。否定回路２１１４において、入力信号として入力信号Ｉ２１が接続され、出力信号としてノードＮ２１０５の電位を出力とする。電圧レベル変換部２１１２において、第１の入力信号として入力信号Ｉ２１が接続され、第２の入力信号としてノードＮ２１０５の電位が接続されている。
【０１１７】
また、Ｎチャネル型ＭＯＳトランジスタＱｎ２１２１のゲートが第１の入力信号の電圧レベルであるノードＮ２１０１の電位に接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２１２１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２１２２のソースは出力信号の電圧レベルであるノードＮ２１０２に接続され、出力信号としてノードＮ２１０４の電位を出力とする。否定回路２１１５において、入力信号としてノードＮ２１０５の電位が接続され、出力信号としてノードＮ２１０６の電位を出力とする。電圧レベル変換部２１１３において、第１の入力信号としてノードＮ２１０４が接続され、第２の入力信号としてノードＮ２１０６が接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２１３１のゲートが第１の入力信号の電圧レベルであるノードＮ２１０２に接続されている。
【０１１８】
Ｐチャネル型ＭＯＳトランジスタＱｐ２１３１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２１３２のソースとが出力信号の電圧レベルである第２の電圧源ＶＰＰに接続されている。さらに、出力信号Ｏ２１を出力とする。この関連技術の電圧レベル変換部２１１１〜２１１３はここで示した回路構成のほか上記で示した本発明の電圧レベル変換回路の第１の関連技術〜第１１の関連技術との合成の回路構成とすることも可能である。
【０１１９】
この電圧レベル変換回路の特徴は、第１２の関連技術と同様に複数個の電圧レベル変換部により入力信号の第１の電圧源ＶＣＣを複数の電圧レベルを介して出力信号となる第２の電圧源ＶＰＰに変換するため、第１の電圧源ＶＣＣと第２の電圧源ＶＰＰとの電位差が大きいときにも確実に出力信号の電圧レベルを確定できる。
【０１２０】
また、例えば電圧レベル変換部２１１１の出力信号の電圧レベルであるノードＮ２１０１の電圧レベルが低くて、出力信号となるノードＮ２１０３の電位である“Ｈ”レベルの電圧レベルが不充分である場合にも、電圧レベル変換部２１１２に第２の入力信号として電圧レベルが第１の電圧源ＶＣＣである信号を入力することにより、各電圧レベル変換部２１１２を確実に動作させることができ、電圧レベル変換回路２１０１の出力信号の電圧レベルを確定できる。
【０１２１】
〔基礎技術〕
本発明の電圧レベル変換回路の基礎技術について説明する。
【０１２２】
図２２が回路構成を示す図である。同図において、２２１０は否定回路、２２０１は電圧レベル変換回路、Ｉ２２Ｂは否定回路２２１０の入力信号、Ｉ２２は電圧レベル変換回路２２０１の入力信号、Ｏ２２は出力信号、ＶＣＣは第２の電圧源、ＶＰＰは第３の電圧源、ＶＳＳは接地電圧源（第１の電圧源）、ＶＢＢは第４の電圧源、Ｑｎ２２００はＮチャネル型ＭＯＳトランジスタ（第１のＮチャネル型ＭＯＳスイッチ素子）、Ｑｎ２２０１はＮチャネル型ＭＯＳトランジスタ（第１のＮチャネル型ＭＯＳトランジスタ）、Ｑｎ２２０２はＮチャネル型ＭＯＳトランジスタ（第２のＮチャネル型ＭＯＳトランジスタ）、Ｑｎ２２１０はＮチャネル型ＭＯＳトランジスタである。
【０１２３】
また、Ｑｐ２２００はＰチャネル型ＭＯＳトランジスタ（第１のＰチャネル型ＭＯＳスイッチ素子）、Ｑｐ２２０１はＰチャネル型ＭＯＳトランジスタ（第１のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ２２０２はＰチャネル型ＭＯＳトランジスタ（第２のＰチャネル型ＭＯＳトランジスタ）、Ｑｐ２２１０はＰチャネル型ＭＯＳトランジスタである。Ｎ２２０１〜Ｎ２２０２はノード名である。
【０１２４】
図２２の電圧レベル変換回路の構成について説明する。
【０１２５】
否定回路２２１０は、信号Ｉ２２Ｂを入力しＩ２２を出力信号とするＮチャネル型ＭＯＳトランジスタＱｎ２２１０とＰチャネル型ＭＯＳトランジスタＱｐ２２１０とで構成された回路であって、電源は接地電圧源ＶＳＳと第２の電圧源ＶＣＣである。
【０１２６】
電圧レベル変換回路２２０１は、入力信号Ｉ２２がＮチャネル型ＭＯＳトランジスタＱｎ２２００のソースとＰチャネル型ＭＯＳトランジスタＱｐ２２００のソースに接続され、ノードＮ２２０１がＮチャネル型ＭＯＳトランジスタＱｎ２２００のドレインとＰチャネル型ＭＯＳトランジスタのＱｐ２２０１のドレインとＰチャネル型ＭＯＳトランジスタのＱｐ２２０２のゲートとに接続され、ノードＮ２２０２がＰチャネル型ＭＯＳトランジスタＱｐ２２００のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２２０１のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２２０２のゲートとに接続される。
【０１２７】
また、出力信号Ｏ２２がＰチャネル型ＭＯＳトランジスタのＱｐ２２０１のゲートとＰチャネル型ＭＯＳトランジスタのＱｐ２２０２のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２２０１のゲートとＮチャネル型ＭＯＳトランジスタのＱｎ２２０２のドレインとに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２２０１、Ｑｐ２２０２のソースは第３の電圧源ＶＰＰに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２２０１、Ｑｎ２２０２のソースは第４の電圧源ＶＢＢに接続された構成である。
【０１２８】
この電圧レベル変換回路２２０１は、図２３の動作タイミング図に示されたように、接地電圧源（第１の電圧源）ＶＳＳと第２の電圧源ＶＣＣとの振幅の入力信号を、第３の電圧源ＶＰＰと第４の電圧源ＶＢＢとの振幅の信号に変換するものである。
【０１２９】
この電圧レベル変換回路の特徴は、少ない回路構成（計６個のＭＯＳトランジスタ）でもって入力信号の振幅の最大値及び最小値の双方を共に増幅して、大振幅の信号を出力できることにある。
【０１３０】
尚、前記図２２に示した電圧レベル変換回路の構成の基本は、図２４に示した構成となる。図２４の基本構成と図２２の構成の相違点は次の通りである。即ち、図２４の基本構成は図２２の否定回路２２１０を有しない。また、図２４の基本構成では、Ｎチャネル型ＭＯＳスイッチ素子Ｑｎ２２００´のゲートに入力信号を供給し、ソースを入力信号の電圧源ＶＳＳに接続し、ドレインをＰチャネル型ＭＯＳトランジスタＱｐ２２０２に接続している。図２４の基本構成では、Ｐチャネル型ＭＯＳスイッチ素子Ｑｐ２２００´のゲートに入力信号を供給し、ソースを入力信号の他の電圧源ＶＣＣに接続し、ドレインをＮチャネル型ＭＯＳトランジスタＱｎ２２０２に接続している。図２４の基本構成と図２２の構成とは、動作は同一である。
【０１３１】
〔第１実施形態〕
本発明の電圧レベル変換回路の第１の実施形態について説明する。
【０１３２】
図２５が回路構成を示す図である。この実施形態は前記図２２及び図２４に示した基礎技術と第８の関連技術を合成した構成である。２４０１は電圧レベル変換回路、Ｉ２４は電圧レベル変換回路２４０１の入力信号、Ｏ２４は出力信号、ＶＳＳは接地電圧源（第１の電圧源）、ＶＣＣは第２の電圧源、ＶＰＰは第３の電圧源、ＶＢＢは第４の電圧源、Ｑｎ２４００〜Ｑｎ２４０２はＮチャネル型ＭＯＳトランジスタ、Ｑｎ２４０３はＮチャネル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ２４００〜Ｑｐ２４０２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ２４０３はＰチャネル型ＭＯＳトランジスタ（第３のＰチャネル型ＭＯＳトランジスタ）、Ｎ２４０１〜Ｎ２４０２はノード名である。
【０１３３】
図２５の回路構成について説明する。電圧レベル変換回路２４０１は、入力信号Ｉ２４がＮチャネル型ＭＯＳトランジスタＱｎ２４００のソースとＰチャネル型ＭＯＳトランジスタＱｐ２４００のソースとＰチャネル型ＭＯＳトランジスタＱｐ２４０３のゲートとＮチャネル型ＭＯＳトランジスタＱｎ２４０３のゲートとに接続され、ノードＮ２４０１がＮチャネル型ＭＯＳトランジスタＱｎ２４００のドレインとＰチャネル型ＭＯＳトランジスタのＱｐ２４０１のドレインとＰチャネル型ＭＯＳトランジスタのＱｐ２４０２のゲートとに接続され、ノードＮ２４０２がＰチャネル型ＭＯＳトランジスタＱｐ２４００のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２４０１のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２４０２のゲートとに接続される。
【０１３４】
また、出力信号Ｏ２４がＰチャネル型ＭＯＳトランジスタのＱｐ２４０１のゲートとＰチャネル型ＭＯＳトランジスタのＱｐ２４０２のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２４０１のゲートとＮチャネル型ＭＯＳトランジスタのＱｎ２４０２のドレインとに接続され、Ｐチャネル型ＭＯＳトランジスタのＱｐ２４０１、Ｑｐ２４０３のソースは第３の電圧源ＶＰＰに接続され、Ｎチャネル型ＭＯＳトランジスタのＱｎ２２０１、Ｑｎ２２０３のソースは第４の電圧源ＶＢＢに接続され、Ｐチャネル型ＭＯＳトランジスタのＱｐ２４０２のソースとＰチャネル型ＭＯＳトランジスタＱｐ２４０３のドレインとが接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２４０２のソースとＮチャネル型ＭＯＳトランジスタＱｎ２４０３のドレインが接続される。
【０１３５】
前記第３のＰチャネル型ＭＯＳトランジスタＱｐ２４０３により、第１の早期カットオフ回路２５１を構成し、前記第３のＮチャネル型ＭＯＳトランジスタＱｎ２４０３により、第２の早期カットオフ回路２５２を構成する。
【０１３６】
この電圧レベル変換回路２４０１は、前記図２２の基礎技術と同様に接地電圧源（第１の電圧源）ＶＳＳと第２の電圧源ＶＣＣとの振幅の入力信号を第３の電圧源ＶＰＰと第４の電圧源ＶＢＢの振幅に変換するものである。また、Ｐチャネル型ＭＯＳトランジスタＱｐ２４０３やＮチャネル型ＭＯＳトランジスタＱｎ２４０３により、出力信号Ｏ２４を高速に電圧源ＶＰＰまたは電圧源ＶＢＢとすることができる。
【０１３７】
〔第２実施形態〕
本発明の電圧レベル変換回路の第２の実施形態について説明する。
【０１３８】
図２６が回路構成を示す図である。この実施形態は前記図２２の基礎技術と第９の関連技術を合成した構成である。同図において、２５０１は電圧レベル変換回路、Ｉ２５は電圧レベル変換回路２５０１の入力信号、Ｏ２５は出力信号、ＶＣＣは第１の電圧源、ＶＰＰは第２の電圧源、ＶＳＳは接地電圧源、ＶＢＢは第３の電圧源、Ｑｎ２５００〜Ｑｎ２５０２はＮチャネル型ＭＯＳトランジスタ、Ｑｎ２５０３はＮチャネル型ＭＯＳトランジスタ（第３のＮチャネル型ＭＯＳトランジスタ）、Ｑｐ２５００〜Ｑｐ２５０２はＰチャネル型ＭＯＳトランジスタ、Ｑｐ２５０３はＰチャネル型ＭＯＳトランジスタ（第３のＰチャネル型ＭＯＳトランジスタ）、Ｎ２５０１〜Ｎ２５０２はノード名である。
【０１３９】
図２６の回路構成については第１の実施形態のＰチャネル型ＭＯＳトランジスタＱｐ２４０２、Ｑｐ２４０３の直列接続の順番と、Ｎチャネル型ＭＯＳトランジスタＱｎ２４０２、Ｑｎ２４０３の直列接続の順番との各々を入れ代えたものである。
【０１４０】
前記第３のＰチャネル型ＭＯＳトランジスタＱｐ２５０３により、第１の早期カットオフ回路２６１を構成し、前記第３のＮチャネル型ＭＯＳトランジスタＱｎ２５０３により、第２の早期カットオフ回路２６２を構成する。
【０１４１】
この電圧レベル変換回路２５０１は、第１の実施形態と同様に、接地電圧源ＶＳＳと第２の電圧源ＶＣＣとの振幅の入力信号を、第３の電圧源ＶＰＰと第４の電圧源ＶＢＢの振幅に変換するものである。また、Ｐチャネル型ＭＯＳトランジスタＱｐ２５０３やＮチャネル型ＭＯＳトランジスタＱｎ２５０３により、出力信号Ｏ２５を高速に電圧源ＶＰＰまたは電圧源ＶＢＢとすることができる。
【０１４２】
〔第１４関連技術〕
本発明の電圧レベル変換回路の第１４の関連技術について説明する。
【０１４３】
図２７が回路構成を示す図である。この関連技術は、第１の電圧源と第２の電圧源と第３の電圧源を有し、入力信号が第１の電圧源の電圧と第２の電圧源の電圧で入力され、出力信号が第２の電圧源の電圧と第３の電圧源の電圧で出力され、第２の電圧源の電圧が第１の電圧源の電圧と第２の電圧源の電圧との間にある電圧レベル変換回路である。２６０１は電圧レベル変換回路、２６１０は否定回路、Ｉ２６は電圧レベル変換回路２６０１の入力信号、Ｏ２５は否定回路２６１０の出力信号、ＶＣＣは第１の電圧源、ＶＳＳは接地電圧源、ＶＢＢは第２の電圧源、Ｑｎ２６０１〜Ｑｎ２６１０はＮチャネル型ＭＯＳトランジスタ、Ｑｐ２６０１〜Ｑｐ２６１０はＰチャネル型ＭＯＳトランジスタ、Ｎ２６０１〜Ｎ２６０２はノード名である。
【０１４４】
図２７の回路構成について説明する。先ず、電圧レベル変換回路２６０１は、入力信号Ｉ２６がＰチャネル型ＭＯＳトランジスタＱｐ２６０１のソースとＰチャネル型ＭＯＳトランジスタＱｐ２６０２のゲートとＮチャネル型ＭＯＳトランジスタＱｎ２６０３のゲートとに接続され、ノードＮ２６０１がＰチャネル型ＭＯＳトランジスタＱｐ２６０１のドレインとＮチャネル型ＭＯＳトランジスタのＱｎ２６０１のドレインとＮチャネル型ＭＯＳトランジスタのＱｐ２６０２のゲートとに接続され、ノードＮ２６０２がＰチャネル型ＭＯＳトランジスタＱｐ２６０２のドレインとＮチャネル型ＭＯＳトランジスタＱｎ２６０２のドレインとＮチャネル型ＭＯＳトランジスタＱｎ２６０１のゲートとに接続され、Ｐチャネル型ＭＯＳトランジスタＱｐ２６０２のソースが第２の電圧源ＶＰＰに接続され、Ｎチャネル型ＭＯＳトランジスタのＱｎ２６０１とＱｎ２６０２のソースが第３の電圧源ＶＢＢに接続され、Ｎチャネル型ＭＯＳトランジスタのＱｎ２６０２のソースとＮチャネル型ＭＯＳトランジスタのＱｎ２６０３のドレインとが接続された構成である。否定回路２６１０は、Ｐチャネル型ＭＯＳトランジスタＱｐ２６１０とＮチャネル型ＭＯＳトランジスタＱｎ２６１０で構成され、ノードＮ２６０２を入力とし、Ｏ２６を出力としている。否定回路２６１０のＰチャネル型ＭＯＳトランジスタＱｐ２６１０のソースは接地電圧源ＶＳＳに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２６１０のソースは第３の電圧源ＶＢＢに接続される。
【０１４５】
第１４の関連技術の電圧レベル変換回路は、図２８の動作タイミング図に示されたように、第１の電圧源ＶＣＣと接地電圧源ＶＳＳの振幅の入力信号を接地電圧源ＶＳＳと第３の電圧源ＶＢＢの振幅に変換するものである。
【０１４６】
〔第１５関連技術〕
本発明の電圧レベル変換回路の第１５の関連技術について説明する。
【０１４７】
図２９が回路構成を示す図である。この関連技術は、第１の電圧源ＶＳＳと第２の電圧源ＶＣＣと第３の電圧源ＶＰとを有し、入力信号が第１の電圧源ＶＳＳの電圧と第２の電圧源ＶＣＣの電圧で入力され、出力信号が第３の電圧源ＶＰＰの電圧と第２の電圧源ＶＣＣの電圧で出力され、第３の電圧源ＶＰＰの電圧が第２の電圧源ＶＣＣの電圧よりも高い電圧レベル変換回路である。
【０１４８】
同図において、１７０１は電圧レベル変換回路、２８１０は否定回路、Ｉ２８は電圧レベル変換回路２８０１の入力信号、Ｏ１７は電圧レベル変換回路１７０１の出力信号であって且つ否定回路２８１０の入力信号、Ｏ２８は否定回路２８１０の出力信号、ＶＳＳは接地電圧源（第１の電圧源）、ＶＣＣは第２の電圧源、ＶＰＰは第３の電圧源、Ｑｎ２８０１〜Ｑｎ２８１０はＮチャネル型ＭＯＳトランジスタ、Ｑｐ２８０１〜Ｑｐ２８１０はＰチャネル型ＭＯＳトランジスタ、Ｎ１７０１はノード名である。
【０１４９】
図２９の回路構成について説明する。先ず、電圧レベル変換回路１７０１は第９の関連技術で示された回路と同様のものである。否定回路２８１０は、Ｐチャネル型ＭＯＳトランジスタＱｐ２８１０と、Ｎチャネル型ＭＯＳトランジスタＱｎ２８１０とで構成され、信号Ｏ１７を入力とし、信号Ｏ２８を出力としている。否定回路２８１０のＰチャネル型ＭＯＳトランジスタＱｐ２８１０のソースは第３の電圧源ＶＰＰに接続され、Ｎチャネル型ＭＯＳトランジスタＱｎ２８１０のソースは第２の電圧源ＶＣＣに接続される。
【０１５０】
第１５の関連技術の電圧レベル変換回路は、図３０の動作タイミング図に示されるように、第２の電圧源ＶＣＣと接地電圧源ＶＳＳの振幅の入力信号を第３の電圧源ＶＰＰと第２の電圧源ＶＣＣの振幅に変換するものである。
【０１５１】
ここで示された実施形態や関連技術はあくまで一実施形態又は関連技術であって、これらの実施形態や関連技術の合成で構成されるものは言うまでもなく、他の回路との合成も本発明に含まれる。
【図面の簡単な説明】
【０１５２】
【図１】本発明の電圧レベル変換回路の第１の関連技術の構成を示す図である。
【図２】本発明の電圧レベル変換回路の第１の関連技術の動作タイミング図である。
【図３】本発明の電圧レベル変換回路の第１の関連技術の構成を示す図である。
【図４】本発明の電圧レベル変換回路の第２の関連技術の構成を示す図である。
【図５】本発明の電圧レベル変換回路の第２の関連技術の動作タイミング図である。
【図６】本発明の電圧レベル変換回路の第３の関連技術の構成を示す図である。
【図７】本発明の電圧レベル変換回路の第３の関連技術の動作タイミング図である。
【図８】本発明の電圧レベル変換回路の第４の関連技術の構成を示す図である。
【図９】本発明の電圧レベル変換回路の第４の関連技術の動作タイミング図である。
【図１０】本発明の電圧レベル変換回路の第５の関連技術の構成を示す図である。
【図１１】本発明の電圧レベル変換回路の第５の関連技術の動作タイミング図である。
【図１２】本発明の電圧レベル変換回路の第６の関連技術の構成を示す図である。
【図１３】本発明の電圧レベル変換回路の第６の関連技術の動作タイミング図である。
【図１４】本発明の電圧レベル変換回路の第７の関連技術の構成を示す図である。
【図１５】本発明の電圧レベル変換回路の第７の関連技術の動作タイミング図である。
【図１６】本発明の電圧レベル変換回路の第８の関連技術の構成を示す図である。
【図１７】本発明の電圧レベル変換回路の第９の関連技術の構成を示す図である。
【図１８】本発明の電圧レベル変換回路の第１０の関連技術の構成を示す図である。
【図１９】本発明の電圧レベル変換回路の第１１の関連技術の構成を示す図である。
【図２０】本発明の電圧レベル変換回路の第１２の関連技術の構成を示す図である。
【図２１】本発明の電圧レベル変換回路の第１３の関連技術の構成を示す図である。
【図２２】本発明の電圧レベル変換回路の基礎技術の構成を示す図である。
【図２３】本発明の電圧レベル変換回路の基礎技術の動作タイミング図である。
【図２４】本発明の電圧レベル変換回路の基礎技術の基本構成を示す図である。
【図２５】本発明の電圧レベル変換回路の第１の実施形態の構成を示す図である。
【図２６】本発明の電圧レベル変換回路の第２の実施形態の構成を示す図である。
【図２７】本発明の電圧レベル変換回路の第１４の関連技術の構成を示す図である。
【図２８】本発明の電圧レベル変換回路の第１４の関連技術の動作タイミング図である。
【図２９】本発明の電圧レベル変換回路の第１５の関連技術の構成を示す図である。
【図３０】本発明の電圧レベル変換回路の第１５の関連技術の動作タイミング図である。
【図３１】従来の電圧レベル変換回路の構成を示す図である。
【図３２】従来の電圧レベル変換回路の基本構成を示す図である。
【図３３】従来の電圧レベル変換回路の動作タイミング図である。
【図３４】他の従来の電圧レベル変換回路の構成を示す図である。
【符号の説明】
【０１５３】
Ｑｐ１０１              第１のＰチャネル型ＭＯＳトランジスタ
Ｑｐ１０２              第２のＰチャネル型ＭＯＳトランジスタ
Ｑｎ１０１              第１のＮチャネル型ＭＯＳスイッチ素子
Ｑｎ１０２              第２のＮチャネル型ＭＯＳスイッチ素子
３０１、４０１          信号発生回路
６２                    信号昇圧回路
１００、
１２０、１４０        電位制御回路
Ｑｐ１００３            第３のＰチャネル型ＭＯＳトランジスタ
Ｑｐ１００４            第５のＰチャネル型ＭＯＳトランジスタ
Ｑｐ１００５            第４のＰチャネル型ＭＯＳトランジスタ
Ｑｎ１００３            第４のＮチャネル型ＭＯＳトランジスタ
Ｑｎ１２０３            第５のＮチャネル型ＭＯＳトランジスタ
Ｑｐ１２０３            第６のＰチャネル型ＭＯＳトランジスタ
Ｑｎ１２０４            第６のＮチャネル型ＭＯＳトランジスタ
Ｑｎ１４０４            第７のＮチャネル型ＭＯＳトランジスタ
１６０、１７０          早期カットオフ回路
Ｑｐ１６０３、
Ｑｐ１７０３        第７のＰチャネル型ＭＯＳトランジスタ
２０１１、
２０１２、２０１３    電圧レベル変換部
２１１、
２１２、２１３        電位確定回路
２１１４、
２１１５、２１１５  否定回路（論理回路）
【図１】
0003713040.tif 000002
【図２】
0003713040.tif 000003
【図３】
0003713040.tif 000004
【図４】
0003713040.tif 000005
【図５】
0003713040.tif 000006
【図６】
0003713040.tif 000007
【図７】
0003713040.tif 000008
【図８】
0003713040.tif 000009
【図９】
0003713040.tif 000010
【図１０】
0003713040.tif 000011
【図１１】
0003713040.tif 000012
【図１２】
0003713040.tif 000013
【図１３】
0003713040.tif 000014
【図１４】
0003713040.tif 000015
【図１５】
0003713040.tif 000016
【図１６】
0003713040.tif 000017
【図１７】
0003713040.tif 000018
【図１８】
0003713040.tif 000019
【図１９】
0003713040.tif 000020
【図２０】
0003713040.tif 000021
【図２１】
0003713040.tif 000022
【図２２】
0003713040.tif 000023
【図２３】
0003713040.tif 000024
【図２４】
0003713040.tif 000025
【図２５】
0003713040.tif 000026
【図２６】
0003713040.tif 000027
【図２７】
0003713040.tif 000028
【図２８】
0003713040.tif 000029
【図２９】
0003713040.tif 000030
【図３０】
0003713040.tif 000031
【図３１】
0003713040.tif 000032
【図３２】
0003713040.tif 000033
【図３３】
0003713040.tif 000034
【図３４】
0003713040.tif 000035