(57)【特許請求の範囲】
【請求項１】
直流入力電圧が印加される変圧器の１次巻線と直列接続され、上記直流入力電圧をスイッチングするスイッチング素子と；
上記スイッチング素子のオン、オフする時間を制御する制御回路と；
上記変圧器の２次側巻線に発生した交流電圧を整流平滑する第１整流平滑回路と；
上記変圧器の補助巻線に発生した交流電圧を整流平滑する第２整流平滑回路と；
基準電圧を内蔵し、リファレンス端子に、上記第１整流平滑回路の出力電圧の分割電圧が印加されているシャントレギュレータと；
上記シャントレギュレータと発光素子とが直列接続されている直列回路であって、上記第２整流平滑回路の出力端子に接続されている直列回路と；
上記発光素子が発生した光を受け、この受光量に応じて、上記制御回路を制御する制御信号を発生する受光素子と；
を有することを特徴とするスイッチング電源回路。
【請求項２】
直流入力電圧が印加される変圧器の１次巻線と直列接続され、上記直流入力電圧をスイッチングするスイッチング素子と；
上記スイッチング素子のオン、オフする時間を制御する制御回路と；
上記変圧器の２次側巻線に発生した交流電圧を整流平滑する第１整流平滑回路と；
上記変圧器の補助巻線に発生した交流電圧を整流平滑する第２整流平滑回路と；
基準電圧を内蔵し、リファレンス端子に、上記第１整流平滑回路の出力電圧の分割電圧が印加されているシャントレギュレータと；
上記シャントレギュレータと発光素子とが直列接続されている直列回路であって、上記第２整流平滑回路の出力端子に接続されている直列回路と；
上記発光素子が発生した光を受け、この受光量に応じて、上記制御回路を制御する制御信号を発生する受光素子と；
上記第１整流平滑回路の出力端子と上記直列回路との間に接続されている抵抗器と；
を有することを特徴とするスイッチング電源回路。
【請求項３】
請求項１または請求項２において、
上記第２整流平滑回路が出力した直流電圧を所定の定電圧に維持する定電圧回路が、上記第２整流平滑回路と上記直列回路との間に設けられていることを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路に関する。
【０００２】
【従来の技術】
図５は、従来のスイッチング電源回路ＳＰＳ１１を示す回路図である。
【０００３】
従来のスイッチング電源回路ＳＰＳ１１は、１次側整流平滑回路１と、変圧器Ｔ１１と、ＦＥＴ２と、制御回路３と、第１整流平滑回路４と、誤差増幅回路５と、抵抗器Ｒ１１と、ツェナーダイオードＤ１１とを有する。
【０００４】
誤差増幅回路５は、抵抗器Ｒ１、Ｒ２、Ｒ３と、シャントレギュレータＩＣ１と、発光素子ＰＣ１とを有する。
【０００５】
従来のスイッチング電源回路ＳＰＳ１１において、その直流出力電圧Ｖｏに応じた光量を発光素子ＰＣ１が発生し、この光を、制御回路３に接続されている受光素子ＰＣ２が受光する。
【０００６】
したがって、スイッチング電源回路ＳＰＳ１１の直流出力電圧Ｖｏが、シャントレギュレータＩＣ１の電源電圧範囲以上である場合は、ツェナーダイオードＤ１１、抵抗器Ｒ１１によって構成されている定電圧回路を使用して降圧させるので、抵抗器Ｒ１１での電力損失が大きいという問題がある。
【０００７】
次に、スイッチング電源回路ＳＰＳ１１の動作について説明する。
【０００８】
定常時に、シャントレギュレータＩＣ１として、その最大定格が３７Ｖであるものが一般的に用いられ、直流出力電圧Ｖｏが約５０Ｖである場合に、シャントレギュレータＩＣ１へ印加される電圧を、抵抗器Ｒ１１とツェナーダイオードＤ１１とによって、３７Ｖ以下にする必要がある。仮にシャントレギュレータＩＣ１の印加電圧が１０Ｖであるとすると、抵抗器１１において、約４０Ｖが消費される。
【０００９】
詳しくは、抵抗器Ｒ１とＲ２とによって、直流出力電圧Ｖｏを検出し、所定の電圧を超えているときに、シャントレギュレータＩＣ１に直列に接続されている発光素子ＰＣ１がオンし、側制御回路３を介して、ＦＥＴ２のオン幅を狭くするように制御する。
【００１０】
【発明が解決しようとする課題】
上記従来のスイッチング電源回路ＳＰＳ１１では、直流出力電圧Ｖｏが高くなる程、抵抗器Ｒ１１、ツェナーダイオードＤ１１の回路での電力損失が増大するという問題があり、また、抵抗器Ｒ１１として、大電力用の大型の抵抗器を使用する必要があるので、電源の大型化、コストアップになるという問題がある。
【００１１】
本発明は、スイッチング電源回路の定常動作時に、効率が向上するスイッチング電源回路を提供することを目的とするものである。
【００１２】
また、本発明は、スイッチング電源回路の定常動作時に、効率が向上し、また、軽負荷または無負荷時にも、出力電圧を所定の一定電圧に制御することができるスイッチング電源回路を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
本発明は、直流入力電圧が印加される変圧器の１次巻線と直列接続され、上記直流入力電圧をスイッチングするスイッチング素子が設けられ、上記スイッチング素子のオン、オフする時間を制御する制御回路が設けられ、上記変圧器の補助巻線に発生した交流電圧を整流平滑する第２整流平滑回路が設けられ、シャントレギュレータと発光素子とが直列接続されている直列回路であって、上記第２整流平滑回路の出力端子に接続されている直列回路が設けられ、上記発光素子が発生した光を受けた受光素子が、制御回路を制御する制御信号を発生するスイッチング電源路である。
【００１４】
また、本発明は、上記に加えて、スイッチング電源回路の出力端子と上記直列回路との間に抵抗器が接続されているスイッチング電源回路である。
【００１５】
【発明の実施の形態および実施例】
図１は、本発明の第１の実施例であるスイッチング電源回路ＳＰＳ１を示す回路図である。
【００１６】
スイッチング電源回路ＳＰＳ１は、１次側整流平滑回路１と、変圧器Ｔ１と、ＦＥＴ２と、制御回路３と、第１整流平滑回路４と、誤差増幅回路５と、第２整流平滑回路６とを有する。
【００１７】
１次側整流平滑回路１は、交流電源を整流平滑する回路である。
【００１８】
変圧器Ｔ１は、１次巻線Ｎ１と、２次巻線Ｎ２と、補助巻線Ｎ３とを有する。
【００１９】
ＦＥＴ２は、直流入力電圧が印加される変圧器Ｔ１の１次巻線Ｎ１と直列接続され、上記直流入力電圧をスイッチングするスイッチング素子の例である。
【００２０】
制御回路３は、ＦＥＴ２のオン、オフする時間を制御する制御回路であり、この制御回路３を制御する信号を、受光素子ＰＣ２が出力する。
【００２１】
第１整流平滑回路４は、変圧器Ｔ１の２次巻線Ｎ２に発生した交流電圧を整流平滑する整流平滑回路である。
【００２２】
誤差増幅回路５は、抵抗器Ｒ１、Ｒ２、Ｒ３と、シャントレギュレータＩＣ１と、発光素子ＰＣ１とを有する。
【００２３】
抵抗器Ｒ１、Ｒ２は、スイッチング電源回路ＳＰＳ１の直流出力電圧（第１整流平滑回路４の出力電圧）Ｖｏを分割する抵抗器である。
【００２４】
シャントレギュレータＩＣ１と、抵抗器Ｒ３と、発光素子ＰＣ１とが直列接続され、この直列回路が、第２整流平滑回路６の出力端子に接続されている。
【００２５】
シャントレギュレータＩＣ１は、基準電圧を内蔵し、リファレンス端子に、第１整流平滑回路４の直流出力電圧Ｖｏの分割電圧が印加されている。
【００２６】
また、発光素子ＰＣ１が発生した光を、受光素子ＰＣ２が受け、この受光量に応じて、制御回路３を制御する制御信号を、受光素子ＰＣ２が発生する。
【００２７】
第２整流平滑回路６は、ダイオードＤ１とコンデンサＣ１とを有する。
【００２８】
次に、スイッチング電源回路ＳＰＳ１の動作について説明する。
【００２９】
まず、ＦＥＴ２のスイッチングが定常動作している場合を考える。変圧器Ｔ１の補助巻線Ｎ３に発生した電圧を、ダイオードＤ１とコンデンサＣ１とで構成された第２整流平滑回路６が整流平滑する。そして、第２整流平滑回路６が出力した直流電圧を電源として、誤差増幅回路５が動作し、この誤差増幅回路５に設けられている発光素子ＰＣ１が発光する。
【００３０】
スイッチング電源回路ＳＰＳ１において、１次側整流平滑回路１に発生した直流電圧が、何らかの理由によって、上昇した場合、第１整流平滑回路４の直流出力電圧Ｖｏが上昇し、抵抗器Ｒ１、Ｒ２による分割電圧も上昇し、シャントレギュレータＩＣ１のリファレンス端子に印加される電圧も上昇する。これによって、発光素子ＰＣ１を介してシャントレギュレータＩＣ１を流れる電流が増加し、したがって、発光素子ＰＣ１が発光する光量が増加する。
【００３１】
発光素子ＰＣ１が発光した光を、受光素子ＰＣ２が受光し、受光素子ＰＣ２が受光した量が増加すると、制御回路３が、ＦＥＴ２のオン時間を短くし、１次巻線Ｎ１に印加される平均電圧が低下し、第１整流平滑回路４が出力する直流電圧が低下する。
【００３２】
逆に、１次側整流平滑回路１に発生した直流電圧が何らかの理由によって、低下すると、第１整流平滑回路４の直流出力電圧Ｖｏが下降し、抵抗器Ｒ１、Ｒ２による分割電圧も下降し、シャントレギュレータＩＣ１のリファレンス端子に印加される電圧も下降する。これによって、発光素子ＰＣ１を介してシャントレギュレータＩＣ１を流れる電流が減少し、したがって、発光素子ＰＣ１が発光する光量が減少する。
【００３３】
発光素子ＰＣ１が発光した光を、受光素子ＰＣ２が受光し、受光素子ＰＣ２が受光した量が減少すると、制御回路３が、ＦＥＴ２のオン時間を長くし、１次巻線Ｎ１に印加される平均電圧が上昇し、第１整流平滑回路４が出力する直流電圧が上昇する。
【００３４】
ところで、発光素子ＰＣ１、シャントレギュレータＩＣ１に印加される電圧は、第２整流平滑回路６を介して、補助巻線Ｎ３から供給されるが、発光素子ＰＣ１を発光させるためには、第１整流平滑回路４の直流出力電圧Ｖｏほど高くなくても足り、補助巻線Ｎ３の巻き数等を適度に設定することによって、発光素子ＰＣ１を発光させるに必要充分な電圧を得ることができる。このようにすれば、従来例において使用していた抵抗器Ｒ１１を必要とせず、そこで発生している電力消費を排除することができ、効率が向上する。
【００３５】
図２は、本発明の第２の実施例であるスイッチング電源回路ＳＰＳ２を示す回路図である。
【００３６】
スイッチング電源回路ＳＰＳ２は、スイッチング電源回路ＳＰＳ１に、定電圧回路７が追加された回路である。
【００３７】
定電圧回路７は、第２整流平滑回路６と誤差増幅回路５との間に接続され、抵抗器Ｒ４と、ツェナーダイオードＤ２とを有する。
【００３８】
スイッチング電源回路ＳＰＳ２では、定電圧回路７が設けられているので、補助巻線Ｎ３が出力する交流電圧が多少バラついても、その電圧のバラつきを吸収することができる。
【００３９】
図３は、本発明の第３の実施例であるスイッチング電源回路ＳＰＳ３を示す回路図である。
【００４０】
スイッチング電源回路ＳＰＳ３は、基本的には、スイッチング電源回路ＳＰＳ１と同じであり、第１整流平滑回路４のホット側と、発光素子ＰＣ１のアノード端子との間に、抵抗器Ｒ５が挿入されている点が異なる。
【００４１】
次に、スイッチング電源回路ＳＰＳ３の動作について説明する。
【００４２】
スイッチング電源回路ＳＰＳ３における定常時の動作は、スイッチング電源回路ＳＰＳ１の動作と同様である。
【００４３】
ところで、スイッチング電源回路ＳＰＳ３の軽負荷または無負荷時に、補助巻線Ｎ３によって出力された電圧が低下し、補助巻線Ｎ３によって出力された電流だけでは、誤差増幅回路５に設けられている発光素子ＰＣ１を発光させることができず、制御回路３を制御することができなくなる。この場合、抵抗器Ｒ５を介して、第１整流平滑回路４から発光素子ＰＣ１に向かって電流が流れるので、この電流によって、発光素子ＰＣ１が発光する。
【００４４】
つまり、直流出力電圧Ｖｏを、抵抗器Ｒ１とＲ２とによって検出し、この検出された電圧が所定の電圧を超えているときに、シャントレギュレータＩＣ１に直列に接続されている発光素子ＰＣ１がオンし、制御回路３を介して、ＦＥＴ２のオン幅を狭くするように制御する。
【００４５】
すなわち、スイッチング電源回路ＳＰＳ３によれば、軽負荷または無負荷時にも、出力電圧を所定の一定電圧に制御することができる。
【００４６】
ところで、抵抗器Ｒ５は、スイッチング電源回路ＳＰＳ３が軽負荷または無負荷時に発光させるに充分な電流を流しさえすれば足りるので、従来のスイッチング電源回路ＳＰＳ１１における抵抗器Ｒ１１のインピーダンスよりも、２オーダー程度高いインピーダンスの抵抗器を、抵抗器Ｒ５として使用することができ、抵抗器Ｒ５における電力消費量が少なく、したがって、抵抗器Ｒ５として、比較的、小型の抵抗器を使用することができる。
【００４７】
図４は、本発明の第４の実施例であるスイッチング電源回路ＳＰＳ４を示す回路図である。
【００４８】
スイッチング電源回路ＳＰＳ４は、スイッチング電源回路ＳＰＳ３に、定電圧回路７が追加された回路である。
【００４９】
定電圧回路７は、第２整流平滑回路６と誤差増幅回路５との間に接続され、抵抗器Ｒ４と、ツェナーダイオードＤ２とを有する。
【００５０】
スイッチング電源回路ＳＰＳ４では、定電圧回路７が設けられているので、補助巻線Ｎ３が出力する交流電圧が多少バラついても、その電圧のバラつきを吸収することができる。
【００５１】
なお、上記各実施例において、ＦＥＴ２の代わりに、ＦＥＴ以外のトランジスタまたはＩＧＢＴ等の半導体スイッチング素子を使用するようにしてもよい。
【００５２】
また、定電圧回路７以外の定電圧回路を使用するようにしてもよい。
【００５３】
【発明の効果】
請求項１記載の発明によれば、スイッチング電源回路の定常動作時に、変圧器の補助巻線から制御回路に電力供給することができるので、効率が向上するという効果を奏する。
【００５４】
請求項２記載の発明によれば、スイッチング電源回路の定常動作時に、変圧器の補助巻線から制御回路に電力供給することができるので、効率が向上するという効果を奏し、また、軽負荷または無負荷時にも、出力電圧を所定の一定電圧に制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるスイッチング電源回路ＳＰＳ１を示す回路図である。
【図２】本発明の第２の実施例であるスイッチング電源回路ＳＰＳ２を示す回路図である。
【図３】本発明の第３の実施例であるスイッチング電源回路ＳＰＳ３を示す回路図である。
【図４】本発明の第４の実施例であるスイッチング電源回路ＳＰＳ４を示す回路図である。
【図５】従来のスイッチング電源回路ＳＰＳ１１を示す回路図である。
【符号の説明】
１…１次側整流平滑回路、
２…ＦＥＴ、
３…制御回路、
４…第１整流平滑回路、
５…誤差増幅回路、
６…第２整流平滑回路、
７…定電圧回路、
ＩＣ１…シャントレギュレータ、
ＰＣ１…発光素子、
ＰＣ２…受光素子、
Ｎ１…１次巻線、
Ｎ２…２次巻線、
Ｎ３…補助巻線。
【図１】
0003611247.tif 000002
【図２】
0003611247.tif 000003
【図３】
0003611247.tif 000004
【図４】
0003611247.tif 000005
【図５】
0003611247.tif 000006