(57)【特許請求の範囲】
【請求項１】
表示ドットの色を指示するための色データと、前記色データを表示用のデータに変換する変換用データと、前記色データおよび前記変換用データの記憶位置を示すアドレスデータと、前記変換用データの書替要／書替不要を指示するデータとが各々書き込まれた画像メモリと、
前記画像メモリから前記アドレスデータに基づいて変換用データを読み出しカラー変換用メモリに書き込む第１の制御手段と、
前記色データを前記アドレスデータに基づいて前記画像メモリから読み出し、前記カラー変換メモリへ出力する第２の制御手段と、
前記カラー変換メモリの出力または前記画像メモリから読み出された色データをディスプレイ装置へ出力する出力回路と、
を具備し、前記第１の制御手段は、前記変換用データの書替要／書替不要を指示するデータが書替要を指示していた場合は前記アドレスデータの値にかかわらず変換用データの書き替えを行い、前記変換用データの書替要／書替不要を指示するデータが書替不要を指示していた場合は、前回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータと今回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータとを比較し、両者が一致していた場合に前記カラー変換用メモリの書き込みを行わないことを特徴とする表示制御装置。
【請求項２】
前記第１の制御手段は、前回のカラー変換用メモリの書き込みが終了した時点で前記変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータをレジスタに記憶保持し、今回、変換用データの記憶位置を示すアドレスデータと該レジスタ内のデータとを比較することによりカラー変換用メモリの書き込みを行うか否かを判断することを特徴とする請求項１に記載の表示制御装置。
【請求項３】
表示ドットの色を指示するための色データと、前記色データを表示用のデータに変換する変換用データと、前記色データおよび前記変換用データの記憶位置を示すアドレスデータと、前記変換用データの書替要／書替不要を指示するデータとが各々書き込まれた画像メモリと、
前記画像メモリから前記アドレスデータに基づいて変換用データを読み出しカラー変換用メモリに書き込む第１の制御手段と、
前記色データを前記アドレスデータに基づいて前記画像メモリから読み出し、前記カラー変換メモリへ出力すると共に、前記カラー変換メモリへのデータ転送が終了したか否かを示す転送済フラグを出力する第２の制御手段と、
前記カラー変換メモリの出力または前記画像メモリから読み出された色データをディスプレイ装置へ出力する出力回路と、
を具備し、前記第１の制御手段は、前記変換用データの書替要／書替不要を指示するデータが書替要を指示していた場合は前記アドレスデータの値にかかわらず変換用データの書き替えを行い、
前記変換用データの書替要／書替不要を指示するデータが書替不要を指示していた場合は、前記転送済フラグをチェックし、該転送済フラグがデータ未転送を示していた場合は前記変換用データの書き替えを行い、
前記転送済フラグがデータ転送終了を示していた場合は、前回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータと今回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータとを比較し、両者が一致していない場合に前記カラー変換用メモリの書き込みを行い、両者が一致していた場合には前記カラー変換用メモリの書き込みを行わないことを特徴とする表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、書き替え可能なカラーパレットを有する表示制御装置に係り、特に、カラーパレットの書き替え時間の短縮化を図った表示制御装置に関する。
【０００２】
【従来の技術】
この種の表示制御装置は、表示色が固定のディスプレイ装置に比較し、カラーパレットを書き替えることによって望みの色を表示することができることから、近年、多くのディスプレイ装置において使用されている。
しかしながら、カラーパレットのデータ量は比較的多く、このため、従来のこの種の表示装置は、カラーパレットの書き替えに多くの時間が必要となり、この結果、描画制御やメモリ転送の時間が十分にとれなくなる問題があった。
【０００３】
【発明が解決しようとする課題】
この発明は、このような事情を考慮してなされたもので、その目的は、カラーパレットの書き替え時間の短縮化を図った表示制御装置を提供することにある。
【０００４】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に記載の発明は、表示ドットの色を指示するための色データと、前記色データを表示用のデータに変換する変換用データと、前記色データおよび前記変換用データの記憶位置を示すアドレスデータと、前記変換用データの書替要／書替不要を指示するデータとが各々書き込まれた画像メモリと、前記画像メモリから前記アドレスデータに基づいて変換用データを読み出しカラー変換用メモリに書き込む第１の制御手段と、前記色データを前記アドレスデータに基づいて前記画像メモリから読み出し、前記カラー変換メモリへ出力する第２の制御手段と、前記カラー変換メモリの出力または前記画像メモリから読み出された色データをディスプレイ装置へ出力する出力回路とを具備し、前記第１の制御手段は、前記変換用データの書替要／書替不要を指示するデータが書替要を指示していた場合は前記アドレスデータの値にかかわらず変換用データの書き替えを行い、前記変換用データの書替要／書替不要を指示するデータが書替不要を指示していた場合は、前回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータと今回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータとを比較し、両者が一致していた場合に前記カラー変換用メモリの書き込みを行わないことを特徴とする。
【０００５】
また、請求項２に記載の発明は、請求項１に記載の表示制御装置において、前記第１の制御手段は、前回のカラー変換用メモリの書き込みが終了した時点で前記変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータをレジスタに記憶保持し、今回、変換用データの記憶位置を示すアドレスデータと該レジスタ内のデータとを比較することによりカラー変換用メモリの書き込みを行うか否かを判断することを特徴とする。
【０００６】
また、請求項３に記載の発明は、表示ドットの色を指示するための色データと、前記色データを表示用のデータに変換する変換用データと、前記色データおよび前記変換用データの記憶位置を示すアドレスデータと、前記変換用データの書替要／書替不要を指示するデータとが各々書き込まれた画像メモリと、前記画像メモリから前記アドレスデータに基づいて変換用データを読み出しカラー変換用メモリに書き込む第１の制御手段と、前記色データを前記アドレスデータに基づいて前記画像メモリから読み出し、前記カラー変換メモリへ出力すると共に、前記カラー変換メモリへのデータ転送が終了したか否かを示す転送済フラグを出力する第２の制御手段と、前記カラー変換メモリの出力または前記画像メモリから読み出された色データをディスプレイ装置へ出力する出力回路とを具備し、前記第１の制御手段は、前記変換用データの書替要／書替不要を指示するデータが書替要を指示していた場合は前記アドレスデータの値にかかわらず変換用データの書き替えを行い、前記変換用データの書替要／書替不要を指示するデータが書替不要を指示していた場合は、前記転送済フラグをチェックし、該転送済フラグがデータ未転送を示していた場合は前記変換用データの書き替えを行い、前記転送済フラグがデータ転送終了を示していた場合は、前回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータと今回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータとを比較し、両者が一致していない場合に前記カラー変換用メモリの書き込みを行い、両者が一致していた場合には前記カラー変換用メモリの書き込みを行わないことを特徴とする。
【０００７】
【発明の実施の形態】
以下、図面を参照しこの発明の一実施の形態について説明する。図１は同実施の形態による表示制御装置の構成を示すブロック図である。この図において、符号１はＣＰＵ（中央処理装置）、２はＣＰＵ１のプログラムが記憶されたＲＯＭ、３はデータ記憶用のＲＡＭ、４はＣＤ−ＲＯＭドライブ、７は表示制御装置、８は表示制御装置７から出力される表示信号に基づいて画像表示を行うディスプレイ装置である。ここで、ディスプレイ装置８に表示される表示データは、ＣＤ−ＲＯＭドライブ４にセットされたＣＤ−ＲＯＭからＣＰＵ１によって読み出され、表示制御装置７へ出力される。
【０００８】
次に、表示制御装置７の詳細を説明する。１１は表示データが書き込まれるＶＲＡＭ（ビデオＲＡＭ）であり、以下、このＶＲＡＭ１１に書き込まれる表示データについて説明する。
【０００９】
まず、この表示制御装置７はディスプレイ装置８の１フレーム（１画面）を４枚のプレーンの重ね合わせにより表示するようになっている。図２は４枚のプレーンの一例を示すもので、図において、プレーンＡは画面全域の表示を行い、プレーンＢは画面のリージョンＲｂの表示を行い、プレーンＣは画面のリージョンＲｃの表示を行い、また、プレーンＤは画面のリージョンＲｄの表示を行う。ここで、プレーンＢ、Ｃ、Ｄにおいて、各リージョンＲｂ、Ｒｃ、Ｒｄ以外の部分は透明である。また、プレーンＡ〜ＤはＤ，Ｃ，Ｂ，Ａ の優先順位で表示される。図３、図４はこのプレーンＡ〜Ｄの具体的表示例を示す図であり、プレーンＡは地図表示、プレーンＢはメニュウ表示、プレーンＣは車および時計表示、プレーンＤはカーソル表示である。また、図５はこれらを重ね合わせて表示した１フレームの表示である。なお、この表示例は表示制御装置７をカーナビゲーションに適用した場合である。
【００１０】
図６はＶＲＡＭ１１に書き込まれた表示データを示す図である。この図に示すように、表示データは、プレーンＡ〜Ｄに各々対応するヘッダデータＨＡ〜ＨＤと、カラーパレット書き替え用のパレットデータＰ０〜Ｐ２と、各プレーンのリージョンの画像を表示するためのビットマップデータＢＡ〜ＢＤから構成されている。ここで、ヘッダデータおよびビットマップデータは各プレーン対応で設けられているが、パレットデータはプレーン対応で設けられてはいない。同じパレットデータを２以上のプレーンで用いることができるからである。
【００１１】
図７はヘッダデータの構成を示す図であり、この図に示す各データは各々次の意味を有している。
ＤＳＲ：ディスプレイ・スタート・ロウ
ＤＳＣ：ディスプレイ・スタート・カラム
ＤＥＲ：ディスプレイ・エンド・ロウ
ＤＥＣ：ディスプレイ・エンド・カラム
これらのデータは、各プレーンにおけるリージョンの位置を示している。例えば、図２に示すプレーンＢにおいて、リージョンＲｂの左上点ＰＳの座標が（ＤＳＲ，ＤＳＣ）であり、右下点ＰＥの座標が（ＤＥＲ，ＤＥＣ）である。
【００１２】
ＢＤＦ：ビットマップ・データ・フォーマット
このデータはビットマップデータのフォーマットを示すデータである。すなわち、色を表示するデータには、カラーコードと、Ｒ（レッド）データ、Ｇ（グリーン）データ、Ｂ（ブルー）データとがある。ビットマップデータＢＡとしてカラーコードが書き込まれている場合は、ＢＤＦ＝１が書き込まれ、ＲＧＢカラーデータが書き込まれている場合はＢＤＦ＝０が書き込まれる。カラーコードはカラーパレットによってＲＧＢカラーデータに変換する必要があるが、ＲＧＢカラーデータの場合は勿論その必要がない。
【００１３】
ＢＩＳＡ：ビットマップ・イメージ・スタート・アドレス
ＢＩＥＡ：ビットマップ・イメージ・エンド・アドレス
このデータは、ビットマップデータの開始アドレスと最終アドレスを示す。例えば、ヘッダデータがプレーンＡのヘッダデータＨＡであった場合は、これらのデータは各々図６に示すビットマップデータＢＡの先頭アドレスと最終アドレスを示す。
【００１４】
ＣＰＰ：カラーパレット・ポインタ
このデータは、プレーンで使用するカラーパレットの先頭アドレスを示す。例えば、そのプレーンでカラーパレットＰ１を使用する場合は、図６に示すカラーパレットＰ１の先頭アドレスが書き込まれる。なお、このデータＣＰＰのＭＳＢであるＣＰＰ３１は特別な目的で使用されるが、そのことは後に説明する。
【００１５】
以上、ＣＤ−ＲＯＭから読み出され、ＶＲＡＭ１１に書き込まれるデータについて説明したが、ＣＤ−ＲＯＭから読み出され、ＶＲＡＭコントローラ１２内のレジスタ１２ａ（図８参照）に書き込まれるデータを次に示す。
ＨＳＡＡ：ヘッダ・スタート・アドレス・Ａ
ＨＳＡＢ：ヘッダ・スタート・アドレス・Ｂ
ＨＳＡＣ：ヘッダ・スタート・アドレス・Ｃ
ＨＳＡＤ：ヘッダ・スタート・アドレス・Ｄ
これらのデータはヘッダデータＨＡ〜ＨＤの各先頭アドレスを示すデータである（図６参照）。また、これらのデータのＭＳＢであるデータＨＳＡＡ３１、ＨＳＡＢ３１，ＨＳＡＣ３１、ＨＳＡＤ３１は各々表示の有無を示すデータであり、例えばＨＳＡＡ３１＝１の場合はプレーンＡに表示すべき画像がないことを示し、ＨＳＡＡ３１＝０の場合は表示すべき画像があることを示している。
【００１６】
次に、ＶＲＡＭコントローラ１２について説明する。ＶＲＡＭコントローラ１２は、ＣＤ−ＲＯＭから読み出された表示データの内の上記データＨＳＡＡ〜ＨＳＡＤをレジスタ１２ａに書き込み、他のデータを順次ＶＲＡＭ１１に書き込む。次に、データＨＳＡＡ３１＝０であった場合は、データＨＳＡＡに基づいてヘッダデータＨＡを読み出す。次に、ヘッダデータＨＡに含まれるデータＤＳＲ，ＤＳＣ，ＤＥＲ，ＤＥＣをセレクタ１４を介して表示データ処理部１７へ出力する。
【００１７】
次に、カラーパレット書替信号発生部１５の出力信号ＣＯＬをチェックし、該信号ＣＯＬが”１”であった場合はカラーパレット１３の書き替えを行う。すなわち、データＣＰＰが示すＶＲＡＭ１１のアドレスから予め設定されているカラーパレット１３のワード数（例えば、２５６ワード）のデータを読み出し、アドレスデータと共にカラーパレット１３へ出力して、カラーパレット１３の書き替えを行う。一方、信号ＣＯＬが”０”であった場合はカラーパレット１３の書き替えを行わず、次の処理へ進む。なお、カラーパレット書替信号発生部１５の詳細は後に説明する。
【００１８】
次に、ＶＲＡＭコントローラ１２は、ヘッダデータＨＡに含まれるデータＢＩＳＡ〜データＢＩＥＡが示すアドレスのビットマップデータＢＡを順次読み出し、カラーパレット１３およびセレクタ１４へ順次出力する。またこの時、ヘッダデータＨＡに含まれるデータＢＤＦをセレクタ１４のセレクト端子ＳＥへ出力する。ここで、前述したように、ビットマップデータＢＡがカラーコードによって記述されている場合はデータＢＤＦが”１”であり、この場合、ビットマップデータＢＡがカラーパレット１３によってＲＧＢカラーデータに変換され、セレクタ１４を介して表示データ処理部１７へ出力される。一方、ビットマップデータＢＡがＲＧＢカラーデータによって記述されている場合はデータＢＤＦが”０”であり、この場合、ビットマップデータＢＡがそのままセレクタ１４を介して表示データ処理部１７へ出力される。
【００１９】
なお、図１においては記載を省略しているが、カラーパレット１３、カラーパレット書替信号発生部１５、セレクタ１４は各々各プレーンＡ〜Ｄに対応して４組設けられている。
【００２０】
次に、ＶＲＡＭコントローラ１２は、レジスタ１２ａ（図８）内のデータＨＳＡＢに基づいてヘッダデータＨＢを読み出し、読み出したヘッダデータＨＢに基づいて上記と同様の過程でビットマップデータＢＢまたはカラーパレット１３によって変換後のＲＧＢカラーデータを表示データ処理部１７へ出力し、次いで、ビットマップデータＢＣ、ＢＤについても同様の処理を行う。
【００２１】
次に、カラーパレット書替信号発生部１５について説明する。図９はこのカラーパレット書替信号発生部１５の構成を示す回路図である。この図において、２１〜２５はＶＲＡＭコントローラ１２から出力される各データが印加される端子であり、端子２１にはデータＢＤＦが印加され、端子２２にはデータＣＰＰ３１が印加され、端子２３にはカラーパレット１３へのデータ転送が終了した時点で”１”となる転送済フラグＣＰＦが印加され、端子２４には前回の画像表示においてヘッダデータに書き込まれていたデータＣＰＰ（前）が印加され、また、端子２５には、現在処理中のヘッダデータに含まれているデータＣＰＰ（現）が印加される。ここで、端子２４に印加されるデータＣＰＰ（前）は、転送済フラグＣＰＦが”１”に立ち上がった時にＶＲＡＭ１２の内部のレジスタに書き込まれ、この書き込まれたデータが端子２４へ出力される。また、２７，２８はインバータ、２９は比較回路である。この比較回路２９はデータＣＰＰ（前）＝データＣＰＰ（現）の時”０”信号を出力する。３０、３１、３３はアンドゲート、３２はオアゲートである。
【００２２】
次に、図９に示す回路の動作を図１０のフローチャートを参照して説明する。まず、データＢＤＦ＝”０”の場合は、前述したようにビットマップデータ（ＢＡ〜ＢＤ）がＲＧＢカラーデータで記述されており、したがってカラーパレット１３による変換は必要なく、アンドゲート３３から信号ＣＯＬとしてカラーパレット１３の非転送を指示する”０”が出力される（ステップＳ１，Ｓ２）。一方、データＢＤＦ＝”１”であって、データＣＰＰ３１＝”１”の場合は、オアゲート３２の出力が”１”となり、信号ＣＯＬとしてカラーパレット転送を指示する”１”が出力される（ステップＳ１，Ｓ３，Ｓ４）。
【００２３】
また、データＣＰＰ３１が”０”で転送済フラグＣＰＦが”０”（未転送）の場合は、インバータ２７，２８の出力が”１”となり、したがってアンドゲート３０の出力、オアゲート３２の出力が共に”１”となり、信号ＣＯＬとして”１”が出力される（ステップＳ３，Ｓ５，Ｓ４）。また、データＣＰＰ３１が”０”かつ転送済フラグＣＰＦが”１”であって、データＣＰＰ（前）とデータＣＰＰ（新）が一致していない場合は、比較回路２９から”１”が出力され、この結果、アンドゲート３１の出力、オアゲート３２の出力が共に”１”となり、信号ＣＯＬとして”１”が出力される（ステップＳ３，Ｓ５，Ｓ６，Ｓ４）。また、データＣＰＰ（前）とデータＣＰＰ（新）が一致している場合は、比較回路２９から”０”が出力され、これにより、アンドゲート３１の出力、オアゲート３２の出力が共に”０”となり、信号ＣＯＬとして”０”が出力される（ステップＳ３，Ｓ５，Ｓ６，Ｓ２）。
【００２４】
このように、上述したカラーパレット書替信号発生部１５は、データＢＤＦが”１”（カラーパレット１３を使用）の場合において、データＣＰＰ３１として”１”が設定されていた場合は、無条件でカラーパレット１３の書き替えを指示する信号ＣＯＬ”１”を出力するが、データＣＰＰ３１として”０”が設定されていた場合は、カラーパレットアドレスであるデータＣＰＰが前回と異なる場合のみカラーパレット１３の書き替えを指示する信号ＣＯＬ”１”を出力する。これにより、カラーパレット１３の書き替え時間を減らすことができる。
【００２５】
次に、図１の同期信号発生部１８はシステムクロックに基づいてディスプレイ装置８の水平走査、垂直走査の基となる水平同期信号、垂直同期信号、各種のタイミング信号を発生する回路であり、この同期信号発生部１８から出力された信号はＶＲＡＭコントローラ１２、表示データ処理部１７およびディスプレイ装置８へ供給される。
【００２６】
表示データ処理部１７は、各プレーンＡ〜Ｄに各々対応するビットマップメモリを有しており、ディスプレイ装置８の水平帰線期間においてセレクタ１４を介して出力される各プレーンのＲＧＢカラーデータをそれぞれ対応するビットマップメモリに書き込む。そして、水平走査に同期させて、各ビットマップメモリ内のデータを並列に読み出し、ドット毎に表示優先判断を行い、この判断によって選択されたカラーデータを順次出力する。ＤＡＣ１９は表示データ処理部１７から出力されるＲＧＢカラーデータをアナログ信号に変換し、ディスプレイ装置８へ出力する。ディスプレイ装置８はＤＡＣ１９の出力に基づいて画像表示を行う。なお、ディスプレイ装置８がディジタル駆動の場合は表示データ処理部１７から出力されるＲＧＢカラーデータに基づいて表示を行う。
【００２７】
【発明の効果】
以上説明したように、この発明によれば、前回の変換用データが書き込まれていた画像メモリの記憶位置を示すアドレスデータと今回の変換用データが書き込まれている画像メモリの記憶位置を示すアドレスデータとを比較し、両者が一致していた場合は前記カラー変換用メモリの書き込みを行わないようにしたので、カラー変換用メモリ（カラーパレット）の書き替え時間を短縮することができる効果が得られる。
【図面の簡単な説明】
【図１】  この発明の一実施形態の構成を示すブロック図である。
【図２】  同実施形態において表示制御される４枚のプレーンの模式図である。
【図３】  同実施形態において表示制御される第１、第２のプレーンの具体例を示す図である。
【図４】  同実施形態において表示制御される第３、第４のプレーンの具体例を示す図である。
【図５】  図３、図４のプレーンを重ね合わせた表示状態を示す図である。
【図６】  同実施形態におけるＶＲＡＭ１１のデータ記憶状態を示す図である。
【図７】  図６におけるヘッダデータＨＡの構成を示す図である。
【図８】  図１に示すＶＲＡＭコントローラ１２内のレジスタ１２ａを示す図である。
【図９】  図１におけるカラーパレット書替信号発生部１５の構成を示す図である。
【図１０】  カラーパレット書替信号発生部１５の動作を示すフローチャートである。
【符号の説明】
１１…ＶＲＡＭ、１２…ＶＲＡＭコントローラ、１３…カラーパレット、１４…セレクタ、１５…カラーパレット書替信号発生部、１７…表示データ処理部、２７，２８…インバータ、２９…比較回路、３０，３１，３３…アンドゲート、３２…オアゲート。
【図１】
0003695277.tif 000002
【図２】
0003695277.tif 000003
【図３】
0003695277.tif 000004
【図４】
0003695277.tif 000005
【図５】
0003695277.tif 000006
【図６】
0003695277.tif 000007
【図７】
0003695277.tif 000008
【図８】
0003695277.tif 000009
【図９】
0003695277.tif 000010
【図１０】
0003695277.tif 000011