(57)【特許請求の範囲】
【請求項１】
各々が光電変換素子を有する垂直方向及び水平方向に二次元配列された複数の画素と、前記複数の画素からの信号を垂直方向に転送する複数の垂直シフトレジスタと、前記複数の垂直シフトレジスタからの信号を水平方向に転送する水平シフトレジスタとを備え、
前記水平シフトレジスタは、前記複数の垂直シフトレジスタから有効画素の信号が転送される第一の領域と、有効画素の信号が転送されない第二の領域を有する撮像装置であって、
前記水平シフトレジスタから前記第二の領域に転送された信号を出力するための水平電荷転送クロックが出力されている期間は、前記複数の垂直シフトレジスタの前記複数の画素からの信号を垂直方向に転送するための垂直電荷転送クロックが出力されている期間と重複しており、
前記第一の領域は、前記第二の領域に挟まれており、前記水平シフトレジスタ内を所定の行の信号が転送している期間内であって、前記第一の領域に信号が存在せず前記第二の領域に信号が存在している期間内に、前記所定の行の有効画素の信号と次の行の信号とが混合しないように、次の行の信号を前記水平シフトレジスタに転送することを特徴とする撮像装置。
【請求項２】
各々が光電変換素子を有する垂直方向及び水平方向に二次元配列された複数の画素と、前記複数の画素からの信号を垂直方向に転送する複数の垂直シフトレジスタと、前記複数の垂直シフトレジスタからの信号を水平方向に転送する水平シフトレジスタとを備え、
前記複数の垂直シフトレジスタは、有効画素から信号が転送される第三の領域と有効画素以外の画素から信号が転送される第四の領域で構成された第一の領域と、有効画素の信号が転送されない第二の領域を有し、且つ、前記第一の領域は、前記第二の領域に挟まれている撮像装置であって、
前記水平シフトレジスタから前記第四の領域に転送された信号を出力するための水平電荷転送クロックが出力されている期間は、前記複数の画素からの信号電荷の排出を行うパルスが出力されている期間と重複しており、
前記第一の領域に信号が存在せず、前記第二の領域に信号が存在している期間内に、次のフレームの信号を前記垂直シフトレジスタに転送することを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置に関するものである。
【０００２】
【従来の技術】
近年、ＣＣＤの製造技術の向上からＣＣＤ画素の高画素化が進んでいる。ここにおいて、有効エリア内の特定エリアのみを読み出す方式を採用するものが多く製品化されるようになってきており、ビデオムービーカメラやデジタルスチルカメラでは、手振れ防止機構、電子ズーム機構、液晶ディスプレイへのファインダ表示などを成立させるのにこのような方式が用いられている。また、オートフォーカス、オートアイリス等のためにも部分読み出しが行われており、用途に応じて様々な部分読み出しのための駆動方式が用いられている。デジタルスチルカメラでは、高画素高品位の通常モード以外に連写性を重視し、画素数の少ない連写モードのために部分読み出しを使うことも行われている。
【０００３】
以下に、デジタルスチルカメラにおける上述の部分読み出しの一例について説明する。
【０００４】
図１０は一般的に用いられているインターライン型ＣＣＤの構成を示す図である。同図中、１０は光電変換のためのＰＤ（ホトダイオード）、１１はＰＤ１０の信号電荷を転送するためのＶＣＣＤ（垂直ＣＣＤ）で、通常４相駆動構成となっている。１２はＶＣＣＤ１１から転送されてきた１ラインごとの信号電荷を転送するＨＣＣＤ（水平ＣＣＤ）、１３はＨＣＣＤ１２から転送されてきた１画素ごとの信号電荷を電圧信号とするための出力アンプである。
【０００５】
この種のセンサでは、通常、各ＰＤ１０に蓄積された各信号電荷は隣接するＶＣＣＤ１１に読み出されて、すぐに上下２画素の信号電荷が加算され、その後に加算された２ラインを１ラインとして順次ＨＣＣＤ１２を介して読み出される。同図中に示すように、フィ−ルド読み出し毎に加算されるラインは前後する（フィールド読み出し）。また、加算しないで全画素が読み出されることもある（全画素フレーム読み出し）が、この場合は、まず奇数ラインの全画素が読み出され、その後に偶数ラインの全画素が読み出される。
【０００６】
次にＣＣＤの出力部について説明する。
【０００７】
図１１は撮像素子である上記ＣＣＤの出力部の構成を示す図である。同図中、１０１は２相駆動水平ＣＣＤの第２相の最終段の転送ゲートであり、このゲートのＨｉｇｈ、Ｌｏｗによって信号電荷は次段の出力ゲート１０２（通常センサ内部で一定電位にされている）を介してフローティングディフュージョン１０３に転送される。このフローティングディフュージョンゲートに転送された信号電荷は、そのフローティングディフュージョンゲート電位に応じて出力アンプ１０６により電圧として出力される。出力アンプ１０６は、通常、ソースフォロワで構成されている。
【０００８】
１０４はリセットゲートで、フローティングディフュージョン１０３に信号電荷を蓄えるときの壁として機能したり、リセットドレイン１０５にフローティングディフュージョン１０３内の信号電荷を掃き捨てるためにＨｉｇｈ、Ｌｏｗとなる。
【０００９】
図１２，図１３は上述の各部の動きと出力信号の関係を示す図であり、図１２は図１１の各部のポテンシャルプロフィール、図１３は水平転送ＣＣＤの第２相ゲートに加えられるパルス（ΦＨ２）とリセットゲートパルス（ΦＲ）と出力電圧（Ｖｃｃｄｏｕｔ）のタイミングチャートをそれぞれ示している。
【００１０】
これらの図からわかるように、各画素の信号電荷の読み出し（ｔｓ）前に必ずフローティングディフュージョンゲートが無信号電荷時の出力が読み出される（ｔｒ）。以下、図のｔｒの期間をリセット期間、ｔｆの期間をフィールドスルー期間、この時の出力信号レベルをフィールドスルーレベル、ｔｓの期間を画像信号期間、この時の出力信号レベルを画像信号レベルと呼ぶ。
【００１１】
ここで注意を要するのは、ＣＣＤの読み出し周波数に関してであるが、通常、ＣＣＤの読み出し周波数の上限はアンプの性能で制限されている。図１２，図１３に示すような出力は、ＣＣＤの外部で相関二重サンプリング（ＣＤＳ）された上でアンプされる。このため、出力波形のフィールドスルーレベルと画像信号レベルが安定に出力されている期間は充分なければならない。
【００１２】
また、水平駆動パルス、リセットパルスの立ち上がり、立ち下がり時の揺れ分の影響も避けなければならない。更に、出力アンプの周波数特性の制約もある。これらの制約のために現行のＣＣＤの読み出し周波数は１０ＭＨｚ前後となっている。ただし、ＨＣＣＤの画像を扱う上で必要な転送効率の確保できる周波数での駆動はこれよりも高く、数倍の周波数での駆動が可能である。
【００１３】
次に、９６０×６００画素のセンサで中央の６４０×４８０画素の領域のみを取り出す場合の例を図１４を用いて説明する。この画素サイズのセンサでは、フィールド読み出しでもフレーム読み出しでも１フィールドの読み出しライン数は３００ラインとなる（フィールド読み出しでは加算された２ラインが１ラインとなり、全画素読み出しでは間引かれた偶数か奇数のみのラインとなる）。
【００１４】
通常はこの場合、ＰＤの信号電荷をＶＣＣＤに読み出した（ｔ１）直後（フィールド読み出しの場合は直ちに２画素の加算がなされるが、その直後）高速にＶＣＣＤを高速に駆動して３０ライン分の電荷をＨＣＣＤを介してドレインにはき捨てる（ｔ２）。ビデオカメラであれば垂直ブランキング期間内にこの動作が行われる。
【００１５】
そして、この時の駆動パルスの周波数は正常な転送効率を保つ必要があることから３００ＫＨｚから４００ＫＨｚ程度とされている。また垂直転送電極は容量が大きくなり、この程度の駆動速度しか出せないのである。
【００１６】
また、ドレインはＨＣＣＤに水平に設けられる場合もあり、ＨＣＣＤの後段に設けられる場合もあり、更に出力アンプ部に構成されるドレインでもって代用されることもある。したがって、図ではｔ２の期間にＨＣＣＤの転送パルスが駆動しているように示されているが、これをとめたままにする方法もとられている。そして、その直後にＨＣＣＤ内に残るはき残り電荷を読み出すためのＨＣＣＤの高速転送（通常数十ＭＨｚ）が行われる（ｔ３）。
【００１７】
また、３０ラインの垂直高速転送とＨＣＣＤのクリア動作の後は、水平同期信号に基づいて、２４０ラインが順次１ライン毎に読み出される（ｔ４）。したがって、ビデオカメラの場合、ＨＣＣＤは９６０画素であれば１６ＭＨｚ位で駆動されることになる。そして、１ライン中の情報はメモリをバッファとして中央の６４０画素がビデオ信号に合わせて読み出される。２４０ラインの読み出し後，残りの３０ライン分が高速に吐き出される（ｔ５）。この時の動作も前段の３０ラインと同様完全に転送すべく３００ＫＨｚから４００ＫＨｚの駆動速度でＶブランキング期間内に行われる。
【００１８】
【発明が解決しようとする課題】
しかしながら、上記のような従来例における部分読み出し方式にあっては、次のような問題点があった。
【００１９】
（１）不要となる前段と後段のラインは全画素はき捨てされるが、信号が読み出されるラインにおいては、必要としない両横の画素を含む全画素の信号電荷を読み出さなければならない。したがって、水平読み出しの速度の制限でもって水平画素数がきまってしまう。現行では、水平読み出しの速度は十数ＭＨｚであり、したがって１０００画素程度が上限となる。また、不要電荷読み出しのロスタイムを補うために外部メモリをバッファとすることになる。
【００２０】
（２）上記（１）の制約はビデオカメラに関してであるが、例えばデジタルスチルカメラあるいはＰＣ（パーソナルコンピュータ）用カメラにおいては、速度の制約はビデオカメラに比べて自由度はあるというものの、部分画像取り込みにおける高速度化のニーズは存在する。したがって、従来例における不要画素部の読み出し時間はこのような用途においても高速部分読み出しの高速化の障害となる。
【００２１】
（３）さらに、従来のビデオレートに拘束された垂直・水平ブランキングは、高速に画像を読み出すことが必要な用途のあるデジタルスチルカメラでは、無駄な時間であった。また、静止画を取り込むデジタルスチルカメラでは、シャッタを押してから、画像を読み出すまでの時間を短くする要求があり、測光動作としてもフレームレートを上げた読み出しが求められる。
【００２２】
本発明は、上記のような問題点に対処するためになされたもので、高画素センサの高速部分読み出しを可能とし、読み出し時間の短縮とフレームレートの向上を実現した撮像装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
本発明に係る撮像装置は、次のように構成したものである。
【００２５】
（１）各々が光電変換素子を有する垂直方向及び水平方向に二次元配列された複数の画素と、前記複数の画素からの信号を垂直方向に転送する複数の垂直シフトレジスタと、前記複数の垂直シフトレジスタからの信号を水平方向に転送する水平シフトレジスタとを備え、前記水平シフトレジスタは、前記複数の垂直シフトレジスタから有効画素の信号が転送される第一の領域と、有効画素の信号が転送されない第二の領域を有する撮像装置であって、前記水平シフトレジスタから前記第二の領域に転送された信号を出力するための水平電荷転送クロックが出力されている期間は、前記複数の垂直シフトレジスタの前記複数の画素からの信号を垂直方向に転送するための垂直電荷転送クロックが出力されている期間と重複しており、前記第一の領域は、前記第二の領域に挟まれており、前記水平シフトレジスタ内を所定の行の信号が転送している期間内であって、前記第一の領域に信号が存在せず前記第二の領域に信号が存在している期間内に、前記所定の行の有効画素の信号と次の行の信号とが混合しないように、次の行の信号を前記水平シフトレジスタに転送するようにした。
【００２６】
（２）各々が光電変換素子を有する垂直方向及び水平方向に二次元配列された複数の画素と、前記複数の画素からの信号を垂直方向に転送する複数の垂直シフトレジスタと、前記複数の垂直シフトレジスタからの信号を水平方向に転送する水平シフトレジスタとを備え、
前記複数の垂直シフトレジスタは、有効画素から信号が転送される第三の領域と有効画素以外の画素から信号が転送される第四の領域で構成された第一の領域と、有効画素の信号が転送されない第二の領域を有し、且つ、前記第一の領域は、前記第二の領域に挟まれている撮像装置であって、
前記水平シフトレジスタから前記第四の領域に転送された信号を出力するための水平電荷転送クロックが出力されている期間は、前記複数の画素からの信号電荷の排出を行うパルスが出力されている期間と重複しており、
前記第一の領域に信号が存在せず、前記第二の領域に信号が存在している期間内に、次のフレームの信号を前記垂直シフトレジスタに転送するようにした。
【００７２】
【発明の実施の形態】
以下、本発明の第１の実施例について図１〜図９を用いて説明する。
【００７３】
図１は本発明に係る撮像素子（ＣＣＤ）の構成を示す図である。同図において、１は光電変換素子であるＰＤ（ホトダイオード）、２はＰＤ１の信号電荷を転送するための複数の垂直シフトレジスタであるＶＣＣＤ（垂直ＣＣＤ）で、通常４相駆動構成となっている。そして、これらのＰＤ１とＶＣＣＤ２で構成される有効エリアは、従来例のセンサと同様である。
【００７４】
３は上記有効エリアに蓄積された画像信号電荷を１ラインごとに転送する水平シフトレジスタであるＨＣＣＤ（水平ＣＣＤ）、４はＨＣＣＤ３から転送されてきた１画素ごとの信号電荷を電圧信号とするための出力アンプ（出力手段）であり、これらも従来例と異なるところはない。
【００７５】
本センサが従来例と異なるのは、ＶＣＣＤ２からの１ライン分の信号電荷をＨＣＣＤ３へ転送するまでの間に一旦蓄積しておくバッファストレージセル（ＢＳセル）５と、このバッファストレージセル５とＨＣＣＤ３の間のトランスファゲート（ＴＧ）６が設けられたことにある。
【００７６】
なお、上記ＨＣＣＤ３はＶＣＣＤ２の片端に構成され、ＶＣＣＤ２の信号電荷を１行あるいはｎ（正の整数）行の信号電荷として転送する。
【００７７】
図２、図３、及び図６、図７は本センサの部分読み出し動作を説明するための駆動タイミングを示す図である。図２は１フィールド中の動作を示し、図３はそのうちの高速垂直電荷はき捨て動作中のタイミング、また図６は有効ライン部の読み出しタイミング、図７は有効ライン読み出しモード時のＢＳとＴＧのタイミングをそれぞれ示している。
【００７８】
図４、図５及び図８はそれぞれに対応するＶＣＣＤ２の最終部からＢＳセル、ＴＧを通ってＨＣＣＤ３へ至るところの断面構成と、それぞれの部分の各動作を説明するためのポテンシャル図であり、図４、図５は図３に相当する高速垂直電荷はき捨て動作時のポテンシャルプロフィールを示し、図８は図６の有効ライン部の読み出し時のポテンシャルプロフィールを示している。
【００７９】
また、図９は有効ライン部の読み出し時の不要画素はき捨て時間短縮の方法を説明するための概念図である。ここでは、デジタルスチルカメラに使用される場合の本センサの部分読み出しについて説明する。なおここでは、１２８０×９６０画素のセンサで中央の６４０×４８０画素のみを読み出す。
【００８０】
デジタルカメラの場合、ビデオ信号フォーマットの制約はなく、最短時間での取り込みが要求されるだけである。まず、ＰＤからＶＣＣＤへの信号電荷の読み出しが行われ、従来と同様に前段の１２０ラインのはき捨てが行われる（図２のＴｖｃ及び図３〜図５参照）。この動作の最短動作時間は、垂直転送部の最大転送速度によることは従来例での説明で述べたところである。また、ＶＣＣＤ、ＨＣＣＤの転送は従来例と同様である。
【００８１】
ＢＳ及びＴＧは、図３に示す（１）か（２）の何れかの方法がとられる。
【００８２】
（１）では、ＢＳはＶ１と同相、ＴＧはＶ２と同相とされる（ＴＧはＢＳと同相にしても良い）。
【００８３】
（２）では、ＢＳとＴＧは中間的なポテンシャルとなるような適当なＤＣバイアスが加えられる。このとき、図示のようにＢＳとＴＧは適度なポテンシャルの差が設けられる。
【００８４】
１２０ラインのはき出し終了時には、１２１ライン目の信号電荷がＢＳ下に蓄積された状態となるようにされる。そして、１２２ライン目の信号電荷はＶＣＣＤの最終段のＶ１、Ｖ２電極下まで送られる。
【００８５】
次に、１２０ラインのはき出し終了後の必要なラインの読み出しについて説明する（図２のＴｒ）  。
【００８６】
１２０ラインの高速Ｖ転送終了後、ＨＣＣＤ内の不要電荷（高速はき捨て時に生じた捨て残り電荷）を捨てるべく、ＨＣＣＤは１２８０段以上の転送パルスが加えられる（Ｔｈｃ）。その動作が終了した（ここまでを前段高速垂直電荷はき捨てモードとする）後、ＴＧゲートが開く（つまりＴＧゲート電極がＬｏｗからＨｉｇｈに変化する）と同時に、ＢＳ電極をＨｉｇｈからＬｏｗとすることでＢＳ電極下の１２１ライン目の電荷がＴＧ電極下を通過してＨＣＣＤに蓄積される。
【００８７】
上記ＨＣＣＤへの電荷転送が終了すると、ＴＧゲートが閉じられ（つまりＴＧゲート電極がＨｉｇｈからＬｏｗに変化する）、ＢＳ電極もＨｉｇｈに戻される（図６のＴｔ、図７参照）。このとき図７に示すように、ＴＧに対してＢＳがやや遅れるタイミング望ましい。
【００８８】
そしてＢＳ、ＴＧの動作終了後、ＨＣＣＤは通常読み出しよりも高いクロック周波数（画像を劣化させない水平転送効率の上限の周波数に近付けられる）で３２０段の転送を行う（仮に３０ＭＨｚで駆動したとしてもこの動作は１０μＳ程度で終了する）。
【００８９】
このとき、リセットゲートは開かれたままとされるので、転送された電荷は直ちにリセットドレインに排出される。したがって、出力アンプからの出力レベルはリセットレベルを中心に水平転送クロックに同期して揺れることとなる。ここでリセットゲートを開きっぱなしとするのは、高速電荷クリアと消費電力の節減を目的とするためである。
【００９０】
そして、この期間にＶＣＣＤの各第１、２電極下にある各ラインの信号電荷はそれぞれ次段の第１、２電極下へ転送される。この時間は垂直転送電極の面積が広いことから容量が高いために、数μＳから１０数μＳを要することとなる。この転送によってＶＣＣＤの最終段の第１、２電極下の１２２ライン目の信号電荷は、ＢＳ電極下に転送されて蓄積される（図６のＴｃ）。
【００９１】
通常、このように垂直転送電極を駆動するとＣＣＤ出力アンプ及びＣＣＤ外部のアナログ信号処理系に大きなノイズが乗ってしまう。このため、このような転送は通常ビデオでは水平ブランキング期間内に行う。本実施例の固体撮像装置では、ノイズが問題とならない不要電荷読み出し期間にこれを同時に行うことができる。このことが可能となることで、部分読み出し時の時間読み出し時間を短縮することができる。そして、これを可能としているのが、本実施例のＢＳ電極とＴＧ電極で構成されるバッファストレージラインである。
【００９２】
次に、上記水平前段の３２０画素の電荷が捨てられると、その後第１２１ライン目の中央の有効画素の６４０画素の読み出しが通常の読み出しタイミングで行われる（図６のＴｏ）。そして、有効画素最後の６４０ライン目が出力された直後にＴＧが開口されて、第１２２ラインの全画素の電荷が下段のＨＣＣＤに転送され、ＴＧのゲートは再び閉じられる（図６のＴｔ２）。これらの動作は、ＢＳ、ＴＧ電極とも極めて容量の低いことから高速な駆動が可能であり、数１０ｎｓもあれば充分である。
【００９３】
上記の動作完了後に、ＢＳゲート下のウエルは空のウエルとなっている。ここで、ＨＣＣＤの前段の３２０段には１２１ライン目の後段３２０画素分の信号電荷と１２２ライン目の前段３２０画素が加算されることとなる。しかし、これはともにはき捨てられるべき信号電荷であるので、この時点で加算されることに問題はない（図９概念図参照）。
【００９４】
ここで、上記した従来構造のセンサの場合は、ＢＳゲート下からのＨＣＣＤへの転送よりも時間はかかるが、ＶＣＣＤの最終段から直接ＨＣＣＤに転送されることとなる。そして、同様に掃き捨てられるべき前ラインの後段不要画素電荷とそれに続く次ラインの前段不要電荷が加算されることとなる。
【００９５】
図９のＨＣＣＤ内のＡは１２１ライン不要電荷及び１２２ライン不要電荷であり（太斜線）、Ｂは１２２ライン有効電荷、Ｃは１２２ライン不要電荷である。また、図の斜線部分は不要電荷、網部分は有効電荷、空白部分は空電荷をそれぞれ示している。
【００９６】
上記の加算後、すぐに通常の転送速度より速い速度で先と同様に３２０段の電荷排出がなされ、それと同時にＶＣＣＤの転送が行われ、この動作により１２３ライン目の全信号電荷がバッファストレージメモリに蓄積される（図６のＴｃ２）。
【００９７】
ここで、加算直後と述べたが、加算動作中（ＢＳゲートからＨＣＣＤへの転送動作、あるいはＶＣＣＤの最終段階からＨＣＣＤへの転送動作中）にＨＣＣＤが駆動していてもかまわない。不要電荷であることから加算のための規則がないからである。この場合、ＨＣＣＤの最大電荷蓄積容量の大きさによっては、加算動作中のＨＣＣＤ駆動速度を通常の読み出し速度よりも遅く動かした方が良い場合がある。これは、加算により電荷が飽和容量をこえて隣接するセルに流れ込むことがありうることから、これを対策するためである。なお、このような問題の対策として、ＨＣＣＤに沿ってドレイン（Ｈ  ドレイン）を設けてもよい。ただし、この場合、ＨＣＣＤとＨドレインの間のバリアを適切な高さにしておく必要が生じする。したがって、バリアの高さを調整できるようにゲート構造としておくほうがよりよい。このとき、ＨＣＣＤの駆動速度によりバリアの高さを適切になるような電圧がゲートに加えられる。また、有効電荷の読み出し時と加算された不要電荷読み出し時でも適正なバリア値が異なることから、それぞれの駆動時にバリアゲートの電圧を変えることも行われる。
【００９８】
以下同様にして、中央の２４０ライン（全画素フレーム読み出しでは未加算の片フィールド分の２４０ライン、フィールド読み出しでは４８０ラインが前後に加算されて２４０ライン）が順次読み出される。
【００９９】
このような動作を行うことで、不要電荷のはき捨てのためのクロック数は、本来不要画素をすべて順次捨てる場合の半分のクロック数となり、時間も半減される。
【０１００】
上述の２４０ラインの有効画素を含むラインの電荷読み出しが終了すると、残りの１２０ライン分の高速垂直電荷は吐き出しが行われて、１フィールドの読み出しが完了する。その後も同様の読み出し方法で全画素読み出し、あるいはフィールド読み出しが繰り返される。
【０１０１】
このように、本実施例のエリアセンサをもって以上のような動作を行うことにより、極めて高速に部分読み出しの画像が得られる。また、高画素デジタルカメラを用いたビデオタイミング読み出しも可能となる。
【０１０２】
なお、ＢＳウエルの電荷蓄積容量は、ＶＣＣＤの転送飽和よりも大きくしておく必要がある。例えば、ＢＳウエルの電荷蓄積容量をＶＣＣＤの転送飽和の倍以上としておけば、ＢＳウエルでの信号電荷の加算が可能となる。
【０１０３】
さて以上の動作においてＴＧの電位をＤＣとして適切な電位に固定する手段もとられる。そのような場合にはＴＧ電極に適切な電圧値を与えるか、あるいはイオン注入により適切なポテンシャルが作り込まれる。
【０１０４】
ここで、本実施例ではあたかもＨＣＣＤの段数とイメージエリアの水平画素数が同一であるとして説明したが、現実には読み出しアンプ部までの転送のためにＨＣＣＤの段数のほうが多くなる。また、オプチカルブラック領域も存在する。しかし、ここでは本発明の趣旨を明確にするべくそれらはなきものとして説明したが、実際のセンサの設計と駆動タイミングの設計はこれらをも考慮すべきことは言うまでもない。
【０１０５】
（第２の実施例）
次に、本発明の第２の実施例について説明する。
【０１０６】
固体撮像素子は、図１０の構成を用い、同図の１０は光電変換のためのＰＤ（ホトダイオード）、１１はＰＤ１０の信号電荷を転送するためのＶＣＣＤで通常４相駆動構成とされる。１２は有効エリアで蓄積された画像信号電荷を１ラインごとに転送するＨＣＣＤ（水平ＣＣＤ）、１３はＨＣＣＤ１２から転送されてきた１画素ごとの信号電荷を電圧信号とするための出力アンプである。
【０１０７】
本実施例の固体撮像素子の全画素数、有効撮像領域および無効撮像領域は、第１の実施例と同じであるものとする。また、画素の信号電荷を排出する方法として、基板方向への一括掃き捨てのできる固体撮像素子であるものとする。
【０１０８】
図１５は１フィールド中の動作を示すもので、第Ｎフィールドと第Ｎ−１フィールドの始めの部分について示している。図１６は、有効撮像領域の上側と下側の無効撮像領域を重ね読みする動作を説明するもので、図１５におけるｔ１０，ｔ１１およびｔ１２のタイミングの時の固体撮像素子の垂直電荷転送素子の状態を示している。同図中の２００が、有効撮像領域、２０１が、上側の無効撮像領域、２０２が、下側の無効撮像領域となっている。ｔ１０は、第Ｎフィールドの電荷読み出しパルスが加わった直後を示し、図１６の（１）に示すように、画素から信号電荷が垂直電荷転送素子に読み出された状態となっている。１ライン目から１２０ライン目までには、第Ｎ−１フィールドに画素から読み出された電荷が残っている。Ｔｖｃｃ期間に第１の実施例のＴｖｃａ期間と同じクロックで、１ライン目から１２０ライン目までが高速に掃き捨て転送される。次に、Ｔｈｃ期間に、水平電荷転送素子内に残る不要電荷を掃き出す。
【０１０９】
Ｔｒ期間は、１２１ライン目から３６０ライン目までの読み出し動作を示した期間で、有効撮像領域の信号電荷を出力アンプから読み出すとともに、有効撮像領域の右側と左側の無効撮像領域を重ね読みしている。重ね読みの方法は、第１の実施例とほぼ同じであるので、異なる部分のみ説明する。
【０１１０】
図１７は、Ｔｒ期間の第ｎ−１ライン目と第ｎライン目の間の水平ブランキング期間周辺を示している。Ｔｎ−１期間は、第ｎ−１ライン目の有効撮像領域の信号電荷を読み出す期間で、Ｔｎ−１期間終了後も第ｎ−１ライン目の右側の無効撮像領域は、水平電荷転送素子内に残っている。ただし、第１の実施例では、図９を用いて説明したように、水平電荷転送素子内に残っている右側の無効撮像領域の電荷は、第ｎライン目の有効撮像領域の信号電荷と重ならないように、すべて、出力アンプ側に転送されている。Ｔｈｄ期間は、垂直電荷転送素子から水平電荷転送素子に信号電荷を転送する期間で、この時、第ｎ−１ライン目の右側の無効撮像領域の電荷と第ｎライン目の左側の無効撮像領域の電荷が加算される。Ｔｖ４期間は、垂直電荷転送素子の転送電極のうち、水平電荷転送素子と接する転送電極に加わる垂直電荷転送クロックＶ４で、垂直電荷転送クロックＶ４がＨｉｇｈの時のみ、垂直電荷転送素子から水平電荷転送素子へ電荷が転送される。Ｔｍｌ期間は、垂直電荷転送クロックＶ４が、Ｌｏｗになり、垂直電荷転送素子からの転送が終了した後、水平電荷転送素子内への電荷の転送が完全に終了するまでのマージン期間となっている。Ｔｎｃ期間は、加算された第ｎ−１ライン目の右側の無効撮像領域の電荷と第ｎライン目の左側の無効撮像領域の電荷を重ね読みする期間となっている。そして、Ｔｎ期間の第ｎライン目の有効撮像領域の信号電荷を読み出す期間につながっていく。これを繰り返すことで、水平方向の無効撮像領域の重ね読みが行われる。
【０１１１】
ここで、従来のビデオ用固体撮像装置においては、垂直電荷転送クロックＶ１，Ｖ２，Ｖ３およびＶ４、および、画素の信号電荷を排出するパルスＶｓｕｂを、水平電荷転送クロックＨ１およびＨ２が定電圧の状態の時に加えるものが一般的であるが、本実施例においては、一部がＴｎｃ期間にまたがって加わっている。Ｔｓｕｂ期間は、画素の信号電荷を排出するパルスＶｓｕｂが加わっている期間で、垂直電荷転送クロックと同様に、出力アンプから出力される信号にノイズを発生させる。Ｔｎｃ期間は、水平方向の無効撮像領域の重ね読みをしているため画像信号として利用しない期間であるので、このような動作をしても、画像信号に影響することなく、読み出し時間の短縮が可能となる。また、Ｔｍ２期間は、Ｔｓｕｂ期間終了からＴｎ期間の開始までの期間で、画素の信号電荷を排出するパルスＶｓｕｂが、画像信号に影響しないように設けてあるマージン期間である。
【０１１２】
ｔ１１は、３６０ライン目までの読み出し動作が終了した直後を示し、図１６の（２）に示すように、固体撮像素子の垂直電荷転送素子には、上側の無効撮像領域にあった電荷のみが残っている。さらに、上側の無効撮像領域にあった電荷は、すべて、有効撮像領域より下側に転送されていることを示している。
【０１１３】
ｔ１２は、第Ｎ＋１フィールドの電荷読み出しパルスが加わった直後を示し、図１６の（３）に示すように、画素から信号電荷が垂直電荷転送素子に読み出された状態となっている。１ライン目から１２０ライン目までには、第Ｎフィールドに画素から読み出された電荷が残っているが、有効撮像領域は、重ね読みされない信号電荷のみとなっているので、撮像上問題はない。
【０１１４】
このような動作を繰り返すことで、有効撮像領域を高速に読み出すことができる。
【０１１５】
以下に、本発明の補足説明をする。
【０１１６】
（１）本発明では、ＶＣＣＤを４相駆動ＣＣＤとし、ＨＣＣＤを２相駆動としたが、これ以外の方式のＣＣＤにも適用可能なことは言うまでもない。また、フレームトランスファ型ＣＣＤ等にも適用することができる。
【０１１７】
（２）この発明の応用例として、ＶＣＣＤとＨＣＣＤの間にゲートのみを設けるセンサも考えられる。この場合は、ＶＣＣＤ最終段のＶ３、Ｖ４ゲートがＢＳセルの役割を果たす。図１ではＶ４を最後とするのでこのようになるが、例えば最後段がＶ２として構成されるときはＶ１、Ｖ２ゲートがＢＳセルの役割を果たす。
【０１１８】
また、ＶＣＣＤが３相駆動であっても同様の考えが適用され、この場合もＶＣＣＤとＨＣＣＤの間のゲートに接するＶＣＣＤの最終段の転送電荷を蓄積できるウエルを形成するときの電極下がこれをなす。しかしながらこの方法では、電荷転送を確実にするためにはＶＣＣＤの転送電極を動かす必要が生じる。このため、上述の実施例よりもＨＣＣＤへの電荷移送時間が多少長くなるが、従来例よりもかなり読み出し時間の短縮をすることができる。
【０１１９】
（３）高画素固体撮像装置の高速化のために複数の水平レジスタをもつ撮像素子があるが、このような撮像素子にも本発明の構造と駆動方法を採用ことができる。
【０１２０】
（４）本発明の実施例では不要画素と有効画素の比を１／４（１／２×１／２）としたが、この比のみに適用されるわけではない。また、必ずしも有効画素部を中央とする必要もない。
【０１２１】
要は不要画素読み出し時間を重ねあわせることで時間を短縮することが重要である。ただし、読み出す場所、サイズにより時間短縮の効果に差がでてくる。
【０１２２】
（５）読み出し場所を変えたり、有効画素の比を１／４（１／２×１／２）以上にすると、ＶＣＣＤの駆動を不要電荷はき捨て時間に入れ込めないことが生じる。この場合、有効画素の読み出しはＶＣＣＤの転送終了まで待つ手段が用いられる。あるいは有効画素読み出し中にＶＣＣＤの転送がかかるようにしたままで、後でノイズの乗った部分を補正、あるいはブランキングすることも行われる。
【０１２３】
（６）ＢＳ、ＴＧ電極は、アルミ電極等導伝性の高い材料を使うほど本発明の効果は高くなる。
【０１２４】
（７）本発明は、電荷転送素子を用いた固体撮像装置に限らず、シフトレジスタを用いたＭＯＳ型固体撮像装置や、Ｘ−Ｙアドレス型固体撮像装置でも応用可能である。
【０１２５】
（８）本発明において、有効撮像領域は、画像情報として利用するためだけではなく、測光情報用として利用してもよい。この場合、有効撮像領域はさらに小さくなるので、フレームレートはさらに高くなる。
【０１２６】
（９）本発明において、上側の無効撮像領域にあった電荷が、すべて、有効撮像領域より下側に転送されるように、ｔ１１とＮ＋１フィールドの読み出しパルスとの間に、Ｔｖｃｃ期間で用いた掃き出しクロックあるいは垂直電荷転送クロックと同じクロックによる所定数のライン掃き出しを行っても良い。
【０１２７】
（１０）本発明において、ｔ１１とＮ＋１フィールドの読み出しパルスとの間に信号電荷の重ね合わせによる電荷のあふれに対するマージンとして、Ｔｖｃｃ期間で用いた掃き出しクロックあるいは垂直電荷転送クロックと同じクロックによる所定数のライン掃き出しを行っても良い。
【０１２８】
（１１）本発明の水平電荷転送素子内において、第ｎ−１ライン目の右側の無効撮像領域にあった電荷が、次に転送されてくる第ｎライン目の有効撮像領域の電荷より左側に転送されるように、Ｔｎ−１とＴｈｄとの間に、水平電荷転送クロックによる所定数の電荷掃き出しを行っても良い。
【０１２９】
（１２）本発明の水平電荷転送素子内において、第ｎ−１ライン目の右側の無効撮像領域にあった電荷と次に転送されてくる第ｎライン目の左側の無効撮像領域にあった電荷の重ね合わせによる電荷のあふれに対するマージンとして、Ｔｎ−１とＴｈｄとの間に、水平電荷転送クロックによる所定数の電荷掃き出しを行っても良い。
【０１３０】
本発明の無効にするとは、本実施例１と２では水平シフトレジスタにおいて、バッファストレージ素子から転送される前行と次行の無効電荷同士を加算してシフトさせ、それらを廃棄することに対応している。そしてこれによって、高速読み出しを可能としている。
【０１３２】
【発明の効果】
本発明によれば、高画素センサの高速部分読み出しが可能になるので、読み出し時間の短縮とフレームレートの向上を実現した撮像装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明に係る撮像素子の構成図
【図２】  第１の実施例のＣＣＤの駆動タイミング図
【図３】  第１の実施例のＣＣＤの駆動タイミング図
【図４】  第１の実施例のＣＣＤの駆動ポテンシャルフィールを示す図
【図５】  第１の実施例のＣＣＤの駆動ポテンシャルフィールを示す図
【図６】  第１の実施例のＣＣＤの駆動タイミング図
【図７】  第１の実施例のＣＣＤの駆動タイミング図
【図８】  第１の実施例のＣＣＤの駆動ポテンシャルフィールを示す図
【図９】  読み出し時間の短縮を行う場合を示す説明図
【図１０】  従来例を示す構成図
【図１１】  ＣＣＤの出力部の構成を示す図
【図１２】  ＣＣＤの出力部の動作を示す説明図
【図１３】  ＣＣＤの動作を示すタイミングチャート
【図１４】  従来のＣＣＤの駆動タイミング図
【図１５】  第２の実施例のＣＣＤの駆動タイミング図
【図１６】  読み出し時間の短縮を示す図
【図１７】  第２の実施例のＣＣＤの駆動タイミング図
【符号の説明】
１  ＰＤ（光電変換素子）
２  ＶＣＣＤ（垂直シフトレジスタ）
３  ＨＣＣＤ（水平シフトレジスタ）
４  出力アンプ（出力手段）
５  バッファストレージセル
６  トランスファゲート
２００  有効撮像領域
２０１  上側の無効撮像領域
２０２  下側の無効撮像領域
【図１】
0003715781.tif 000002
【図２】
0003715781.tif 000003
【図３】
0003715781.tif 000004
【図４】
0003715781.tif 000005
【図５】
0003715781.tif 000006
【図６】
0003715781.tif 000007
【図７】
0003715781.tif 000008
【図８】
0003715781.tif 000009
【図９】
0003715781.tif 000010
【図１０】
0003715781.tif 000011
【図１１】
0003715781.tif 000012
【図１２】
0003715781.tif 000013
【図１３】
0003715781.tif 000014
【図１４】
0003715781.tif 000015
【図１５】
0003715781.tif 000016
【図１６】
0003715781.tif 000017
【図１７】
0003715781.tif 000018