(57)【特許請求の範囲】
【請求項１】
低誘電率膜に第１の溝を形成する工程と、
前記第１の溝の内壁にある前記低誘電率膜の表面部分に犠牲層を形成する工程と、
前記第１の溝中に、前記低誘電率膜と選択除去可能な材料からなるプラグを形成する工程と、
前記第１の溝を含む第２の溝を形成するためのレジストパターンを形成する工程と、
前記プラグの側壁に隣接している前記犠牲層を除去する工程と、
前記低誘電率膜をエッチングし、第２の溝を形成する工程と、
前記プラグ及び前記レジストパターンを選択的に除去し、前記低誘電率膜に、前記第１の溝を含む領域及び前記第２の溝を含む領域を形成する工程とを備えた、配線構造の形成方法。
【請求項２】
前記犠牲層を除去する深さは、前記トレンチよりも深いことを特徴とする、請求項１記載の配線構造の形成方法。
【請求項３】
前記犠牲層は、ウェットエッチングで除去出来ることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項４】
前記低誘電率膜は、主にＳｉ，Ｏ，Ｃを構成成分として含むことを特徴とする、請求項１記載の配線構造の形成方法。
【請求項５】
前記犠牲層は、金属層又は二酸化ケイ素であることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項６】
前記プラグは、有機材料から構成されることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項７】
前記プラグは、アッシングで除去することを特徴とする、請求項１記載の配線構造の形成方法。
【請求項８】
前記犠牲層は、窒化タンタル、窒化チタニウム、窒化タングステンのいずれかであることを特徴とする、請求項１記載の配線構造の形成方法。
【請求項９】
前記犠牲層は、第２の溝を形成した後、ウェットエッチングで全て除去することを特徴とする、請求項１記載の配線構造の形成方法。
【請求項１０】
前記低誘電率膜上に、キャップ膜を堆積し、前記キャップ膜をマスクに前記犠牲層を形成することを特徴とする、請求項１記載の配線構造の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置等の電子デバイスにおける、低誘電率絶縁膜を有したデュアルダマシン配線構造の形成方法に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路装置、特にＬＳＩにおいては、素子の動作速度の高速化に伴い、配線抵抗の低減及び配線の信頼性向上を目的に、銅配線を用いたデュアルダマシン配線が用いられてきている。また同時に低誘電率絶縁膜を用いることにより、配線層間の容量を低減することが必須となってきている。
【０００３】
従来方法において、配線構造の形成方法について、特開２００１−３２６２７８号公報に記載されている方法がある。以下より、図面を参照しながら説明する。
【０００４】
まず、図９（ａ）に示すように、半導体基板１上に層間絶縁膜２を形成し、その上に下部配線３を形成する。その後、下部配線３を覆うように第１のストッパー膜４を形成し、下部配線間絶縁膜５、第２のストッパー膜６、上部層間絶縁膜７を順次形成する。
【０００５】
次に、図９（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン８をパターンニングし、これをマスクとして上部層間絶縁膜７、溝用ストッパー膜６、下部層間絶縁膜５を順次エッチングして接続孔開口用ストッパー膜４にいたる接続孔９を開口する。
【０００６】
その後、図９（ｃ）に示すように、レジストパターン８を除去して、接続孔９を完成する。
【０００７】
続いて、図１０（ａ）に示すように、接続孔９内に有機化合物１０を埋め込む。
【０００８】
次に、図１０（ｂ）に示すように、上部層間絶縁膜７上にレジストパターン１１をパターニングする。
【０００９】
その後、図１０（ｃ）に示すように、レジストパターン１１をマスクとして、上部層間絶縁膜７が溝用ストッパー６に対して、エッチング選択比が１０以上になるドライエッチングを行い、配線溝１２を形成する。
【００１０】
続いて、図１１（ａ）に示すように、レジストパターン１１、有機化合物１０、エッチングデポ膜１４を同時に除去する。更に、溝用ストッパー膜６及び接続孔開口用ストッパー膜４をウェット処理で除去する。
【００１１】
次に、図１１（ｂ）に示すように、全面に上部配線材料１３を形成し、ＣＭＰ（化学的機械研磨）法等により、接続孔９及び配線溝１２内に埋め込んで配線を完成する。
【００１２】
【発明が解決しようとする課題】
近年、配線間隔の微細化に伴い、配線間容量の低下が必要となり、層間絶縁膜として低誘電率膜（有機化合物膜）の利用が必要不可欠となってきた。しかし、接続孔に埋め込まれた有機化合物膜は、層間絶縁膜である低誘電率膜に比べてエッチング速度が遅い。
【００１３】
具体的には、図７（ａ）に示すように、基板上に（図示せず）形成された第１絶縁膜１０１中に、第１バリアメタル１０２Ａ、第１金属膜である１０２Ｂからなる下層配線層１０２を形成し、その上にバリア絶縁膜１０３が堆積されている。更にその上に、低誘電率膜１０４が堆積され、低誘電率膜１０４の中には、ビアホール内にレジストプラグ１０８が形成されている。ここで、レジストプラグ１０８は低誘電率膜１０４に比べてエッチング速度が遅いため、従来方法によるとエッチング時に段差が発生し、そこにデポ物１１０が堆積される。
【００１４】
その結果、図７（ｂ）に示されるように、フェンス１１３が発生する。
【００１５】
その後そのまま配線を形成すると、図７（ｃ）に示されるように、フェンス上部Ａではバリア膜のカバレージが低下し、フェンス上部ＢではＣｕ膜の断面積が低下し、ホール底部Ｃではバリア膜のカバレージが低下する、若しくはＣｕ膜の埋め込み不良等が発生する。
【００１６】
よって本発明は、低誘電率膜を用いた場合でもフェンスが発生しない、デュアルダマシン配線構造の形成方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
以上の課題を解決するために、本発明では、低誘電率膜に第１の溝を形成する工程と、第１の溝の内壁にある低誘電率膜の表面部分に犠牲層を形成する工程と、第１の溝中に、低誘電率膜と選択除去可能な材料からなるプラグを形成する工程と、第１の溝を含む第２の溝を形成のためのレジストパターンを形成する工程と、プラグの側壁に隣接している犠牲層を除去する工程と、低誘電率膜をエッチングし、第２の溝を形成する工程と、プラグ及びレジストパターンを選択的に除去し、低誘電率膜にヴィアホール及びトレンチを形成する工程と、を備えた配線構造の形成方法を提供する。
【００１８】
その結果、低誘電率膜を用いた場合でも、あらかじめ低誘電率膜のエッチング時に発生するデポ物を堆積する隙間を形成しておくため、フェンスの発生を防ぐことが出来、バリア膜のカバレージが低下せず、Ｃｕ膜の埋め込み性のよいデュアルダマシン構造を形成することが出来る。
【００１９】
【発明の実施の形態】
以下、本発明の２つの実施形態について、図面を参照しながら説明する。
【００２０】
（第１の実施形態）
まず図１（ａ）に示すように、半導体基板（図示せず）上に形成された第１絶縁膜１０１の中に、第１配線層用トレンチパターン（例えば深さ２２５ｎｍ）を形成し、タンタル（Ｔａ）と窒化タンタル（ＴａＮ）膜を積層にした第１バリアメタル１０２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）とシード膜（Ｃｕ）（図示せず。例えばＣｕ＝８０ｎｍ）をスパッタ法により成膜する。
【００２１】
その後、電界メッキ法によりＣｕを主成分とした第１金属膜である１０２Ｂを形成し、化学機械研磨法（以下ＣＭＰ法）により、トレンチ部分からはみ出したＣｕ、Ｔａ、ＴａＮ膜を除去し、第１配線層１０２を形成する。
【００２２】
続いて、第１配線層１０２上にアンモニア（ＮＨ３）プラズマ処理を行い、Ｃｕ上の自然酸化膜を還元・除去した後、シリコンカーバイド（ＳｉＣ）からなるＣｕのバリア絶縁膜１０３（例えば５０ｎｍ）と、有機ケイ酸塩ガラス（ＳｉＯＣ）からなる低誘電率膜１０４（例えば６５０ｎｍ）を成膜する。
【００２３】
次に、ＣＭＰ法により低誘電率膜１０４の表面を平坦化し、キャップ膜１０５（例えば酸化窒化シリコン（ＳｉＯＮ）５０ｎｍ）を成膜する。このキャップ膜１０５は、後のエッチング・アッシング等のプロセスにおいて低誘電率膜１０４の表面を保護し、ダメージ層を形成しないための役目を果たしている。もし、このキャップ膜１０５がなければ、低誘電率膜１０４は柔らかいので、エッチングやアッシングプロセスにおいて、ダメージを受けてしまう。
【００２４】
その後、フォトリソグラフィーによりマスクを形成し、ドライエッチング、アッシング、洗浄を順に行い、ヴィアホール１０６を形成する。
【００２５】
続いて、図１（ｂ）に示すように、例えば化学気相成長法（以下ＣＶＤ法）により酸化膜（ＳｉＯ２）をビアホール１０６内及びキャップ膜１０５上に形成し、全面エッチバックを行うことによりヴィアホール１０６の側壁に犠牲層１０７を形成する。この際、犠牲層１０７の厚みは、後の第２配線用のトレンチエッチング時に形成される側壁デポ物１１０よりも、厚く形成する必要がある。
【００２６】
次に、図１（ｃ）に示すように、レジストを膜表面全体に塗布してヴィアホール１０６を埋めこみ、全面エッチバックを行うことによりヴィアホール内にのみレジストを残し、ヴィアホール１０６が完全に埋め込まれたレジストプラグ１０８を形成する。その後レジストを塗布し、リソグラフィーにより第２配線トレンチ用レジストパターン１０９を形成する。ここでレジストパターン１０９は、レジストプラグ１０８部分を開口した状態であり、この際レジストプラグ１０８は、下記２つの役目を持っている。
（１）レジストプラグ１０８は、ヴィアホールを埋め込むことにより、ヴィアホール部と平坦部でのレジスト膜厚の違いを無くし、リソグラフィー時の寸法ばらつきを抑制する。
（２）レジストプラグ１０８は、トレンチのドライエッチング時に下地のバリア絶縁膜１０３を保護することにより、ドライエッチング・アッシング・洗浄時に第１配線層１０２のＣｕ膜１０２Ａが露出せず、Ｃｕ膜の酸化等のダメージを与えない。
【００２７】
次に、図２（ａ）に示すように、ウェットエッチングにより犠牲層１０７の上部側の一部を除去する。なお、犠牲層１０７を全て除去してもよい。この際、低誘電率膜１０４、バリア絶縁膜１０３、キャップ膜１０５はエッチングせず、犠牲層１０７のみをエッチングするエッチング液を選択する必要がある。
【００２８】
例えば、犠牲層１０７をＳｉＯ２膜で形成した場合、フッ酸（ＨＦ）系のエッチングを行うことにより、ＳｉＯＣからなる低誘電率膜１０４とＳｉＣからなるバリア絶縁膜１０３とＳｉＯＮからなるキャップ膜１０５はエッチングされず、ＳｉＯ２のみエッチングすることが出来る。また、犠牲層１０７をエッチングする深さは、後に形成する第２配線用トレンチ深さよりも深くエッチングする必要がある。
【００２９】
次に、図２（ｂ）に示すように、異方性ドライエッチングによりトレンチパターン１０９を形成する。この際ドライエッチングは異方性であるため、ドライエッチング中の反応副生成物であるデポ物１１０が、トレンチ１１１の側壁及びレジストプラグ１０８の側壁に付着し、これが保護膜となってサイドエッチングが抑制される。
【００３０】
この現象について、図２（ａ）でウェットエッチングにより除去した犠牲層１０７の効果が発揮される。この点については後ほど詳述する。
【００３１】
その後、図２（ｃ）に示すように、アッシング及び洗浄によりレジストプラグ１０８、レジストパターン１０９、デポ物１１０を除去する。
【００３２】
次に、図３（ａ）に示すように、全面をエッチングすることにより、ヴィアホール１０６底部のバリア絶縁膜１０３とキャップ膜１０５を除去する。
【００３３】
その後、図３（ｂ）に示すように、アルゴン（Ａｒ）スパッタエッチングによりヴィアホール１０６底部のＣｕ自然酸化膜等を除去し、スパッタ法によりタンタル（Ｔａ）と窒化タンタル（ＴａＮ）膜を積層にした第２バリアメタル１１２Ａ（例えばＴａ（上）／ＴａＮ（下）＝１０ｎｍ／１０ｎｍ）及びシードＣｕ（図示せず）を成膜する。続いて、メッキ法によりＣｕを主成分とした第２金属膜１１２Ｂを堆積し、ＣＭＰ法により配線溝からはみ出した不要なＣｕ、Ｔａ、ＴａＮ膜を除去し、第２配線層１１２を完成する。
【００３４】
ここで、本実施形態の特徴である、ウェットエッチングにより除去した犠牲層１０７の効果について説明する。
【００３５】
図２（ｂ）において明らかであるように、レジストプラグ１０８は、低誘電率膜１０４に比べてエッチング速度が遅い。
【００３６】
従って、図８（ａ）に示すように、トレンチパターン１０９をマスクとして、低誘電率膜１０４をエッチングしていくと、その過程においてレジストプラグ１０８と低誘電率膜１０４底部の間で段差が発生し、ヴィアホール１０６内のレジストプラグ１０８の側壁と、トレンチ及びトレンチパターン１０９の側壁部分に、デポ物１１０が形成される。
【００３７】
一旦段差が形成されると、図８（ｂ）に示すように、その段差部で露出したレジストプラグ１０８側壁部にデポ物１１０がより形成される。このデポ物１１０はエッチングされないので、図８（ｂ）に示すように、デポ物１１０の下では低誘電率膜がエッチングされずに残存してしまい、デポ物のつかないトレンチ底の平坦部との間で更に段差が形成されてしまう。
【００３８】
その後エッチングを続けると、図８（ｃ）に示すように、エッチングされない領域が徐々に拡がっていき、ヴィアホール側壁部にフェンス１１３が形成される。
【００３９】
しかし、本発明では図２（ａ）の工程において、ウェットエッチングにより、犠牲層１０７を一部除去しているため、レジストプラグ１０８と低誘電率膜１０４の間は犠牲層１０７の厚さ分だけ隙間がある。ここで、図１（ｂ）の工程において、犠牲層１０７は側壁デポ物１１０の厚みより厚くなるように形成されているため、デポ物１１０は、図２（ａ）の工程で形成した隙間の中だけに形成される。
【００４０】
その結果、発生したデポ物１１０が低誘電率膜１０４のエッチング時のマスクとなることはなく、フェンス１１３は形成されない。よって、フェンスの無いデュアルダマシンの配線構造が実現できる。
【００４１】
また同時に、図１（ｃ）に示すように、犠牲層１０７及びキャップ膜１０５により、第２配線トレンチ用レジストパターン（化学増幅型レジスト）１０９を形成する際に、ヴィアホール１０６側壁部及び低誘電率膜１０４の周りを完全に覆っている。よって、低誘電率膜１０４中に酸を失活させるアミン系の物質等が含まれていても、レジストパターンが形成されないといった、レジストポイゾニングに対しても効果がある。
【００４２】
更に、犠牲層１０７として、窒化タンタル、窒化チタニウム、窒化タングステン等のＣｕのバリアメタルとして用いている材料を用いることも出来る。その結果、ヴィア底部の寸法は小さくなるが、犠牲層１０７を残した場合でも、第２バリアメタル１１２Ａのカバレージが劣化しても、その分犠牲層１０７をＣｕのバリアメタルとして機能させることが出来、バリアメタルのカバレージ不足に対して有効である。
【００４３】
（第２の実施形態）
本発明の実施形態２について、図面を参照しながら説明する。
【００４４】
まず、実施形態１と同様の方法に従い、レジストプラグを形成する。
【００４５】
具体的には、図４（ａ）に示すように、半導体基板（図示せず）上に形成された第１絶縁膜１０１の中に、第１配線層用トレンチパターンを形成し、第１バリアメタル１０２Ａとシード用の銅をスパッタ法により成膜する。
【００４６】
その後、電界めっき法により第１金属膜である１０２Ｂを形成し、ＣＭＰ法により、第１配線層１０２を形成する。
【００４７】
続いて、第１配線層１０２上にＮＨ３プラズマ処理を行い、Ｃｕ上の自然酸化膜を還元・除去した後、Ｃｕのバリア絶縁膜１０３と、低誘電率膜１０４を成膜する。
【００４８】
次に、ＣＭＰ法により低誘電率膜１０４の表面を平坦化し、キャップ膜１０５を成膜する。
【００４９】
その後フォトリソグラフィー及びドライエッチング、アッシング、洗浄を順に行い、ヴィアホール１０６を形成する。
【００５０】
続いて、図４（ｂ）に示すように、ＣＶＤ法により酸化膜をビアホール１０６内及びキャップ膜１０５上に形成し、全面エッチバックを行うことによりヴィアホール１０６の側壁に犠牲層１０７を形成する。この際、犠牲層１０７の厚みは、後の第２配線用トレンチエッチング時に形成される側壁デポ物よりも、厚く形成する必要がある。
【００５１】
次に、図４（ｃ）に示すように、レジストでヴィアホール１０６を埋め込み、全面エッチバックを行うことによりレジストプラグ１０８を形成する。その後レジストを塗布し、リソグラフィーにより第２配線トレンチ用レジストパターン１０９を形成する。この際レジストプラグ１０８は、実施形態１と同様の役目を持っている。
【００５２】
その後、図５（ａ）に示すように、ウェットエッチングにより犠牲層１０７上部側の一部分を除去する。
【００５３】
続いて、図５（ｂ）において、アッシング及び洗浄によりレジストプラグ１０８、レジストパターン１０９、デポ物１１０を除去する。
【００５４】
次に、図６（ａ）に示すように、犠牲層１０７をウェットエッチングで完全に除去する。この際、ウェットエッチング液は図５（ａ）で使用した薬液を用いると、低誘電率膜１０４とバリア絶縁膜１０３はエッチングされない。この工程により、図５（ａ）で除去されなかった犠牲層１０７の下部側を、完全に除去することが出来る。この効果については、後程詳述する。
【００５５】
その後、図６（ｂ）に示すように、全面エッチングによりヴィアホール１０６底部のバリア絶縁膜１０３を除去する。
【００５６】
続いて、図６（ｃ）に示すように、Ａｒスパッタエッチングでヴィアホール１０６底部のＣｕ自然酸化膜等を除去し、スパッタ法によりＴａと窒化タンタルＴａＮ膜を積層にした第２バリアメタル１１２Ａ及びシードＣｕ（図示せず）を成膜する。
【００５７】
最後に、メッキ法により、Ｃｕを主成分とした第２金属膜１１２Ｂを形成し、ＣＭＰ法により配線溝からはみ出した不要なＣｕ、Ｔａ、ＴａＮ膜を除去し、第２配線層１１２を形成する。
【００５８】
ここで、本実施形態の特徴である、犠牲層１０７の完全除去による効果について説明する。
【００５９】
犠牲層１０７は、図５（ａ）の工程で、一部除去される。しかし、僅か一部しか除去できなかった場合には、最終的に配線が形成された際に、図７（ｃ）に示すように、ヴィアホール１０６の底部の寸法が小さくなる。その結果、ヴィア抵抗が高くなり、第２バリアメタル１１２Ａのカバレージが劣化する。
【００６０】
よって、図６（ａ）の工程において、２回目のウェットエッチングを行い、犠牲層１０７を完全に除去することにより、ヴィアホール１０６底部の寸法の縮小に起因したヴィア抵抗の上昇を防ぐことが出来る。
【００６１】
以上本方法によると、ヴィアホール１０６底部の寸法が縮小されることがないため、ヴィア抵抗も低く、かつ第２バリアメタル１１２Ａのカバレージも十分確保することができる。
【００６２】
【発明の効果】
本発明によると、ヴィアホール側壁部と低誘電率膜の間には犠牲層分の隙間があり、トレンチエッチング時のデポ物がその隙間に堆積される。よって、デポ物が低誘電率膜のエッチング時のマスクとなることはないため、フェンスが形成されない。
【００６３】
その結果、バリア膜のカバレージが良くなり、Ｃｕ膜の埋め込み配線において、局所的な電界集中の発生や、ヴィアホールの実効的な深さの増大を防ぐことが出来る。よって、エレクトロマイグレーション耐性が劣化しにくい、Ｃｕ膜の埋め込み性の良いデュアルダマシン配線構造を実現出来る。
【図面の簡単な説明】
【図１】第１の実施形態の工程断面図
【図２】第１の実施形態の工程断面図
【図３】第１の実施形態の工程断面図
【図４】第２の実施形態の工程断面図
【図５】第２の実施形態の工程断面図
【図６】第２の実施形態の工程断面図
【図７】従来例に係るフェンス形成を示す断面図
【図８】従来例に係る問題点を示す断面図
【図９】従来方法の工程断面図
【図１０】従来方法の工程断面図
【図１１】従来方法の工程断面図
【符号の説明】
１０１  第１絶縁膜
１０２  第１配線層
１０２Ａ  第１バリアメタル
１０２Ｂ  第１金属膜
１０３  バリア絶縁膜
１０４  低誘電率膜
１０５  キャップ膜
１０６  ヴィアホール
１０７  犠牲層
１０８    レジストプラグ
１０９    第２配線層トレンチパターン
１１０  デポ物
１１１  トレンチ
１１２  第２配線層
１１３  フェンス
【図１】
0003606272.tif 000002
【図２】
0003606272.tif 000003
【図３】
0003606272.tif 000004
【図４】
0003606272.tif 000005
【図５】
0003606272.tif 000006
【図６】
0003606272.tif 000007
【図７】
0003606272.tif 000008
【図８】
0003606272.tif 000009
【図９】
0003606272.tif 000010
【図１０】
0003606272.tif 000011
【図１１】
0003606272.tif 000012