(57)【特許請求の範囲】
【請求項１】
磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記インダクティブヘッドの一端に発生する低レベル側の逆起電圧を所定の閾値電圧と比較する第１比較器と、前記インダクティブヘッドの他端に発生する低レベル側の逆起電圧を所定の閾値電圧と比較する第２比較器と、第１比較器及び第２比較器の各出力を論理合成するロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第３比較器と、を有して成り、第３比較器の出力に基づいて前記ライトデータの周波数異常及び前記インダクティブヘッドの異常を検知することを特徴とする磁気記録装置。
【請求項２】
第３比較器の出力に基づいて、前記時定数回路の出力が前記閾値電圧に達したことを認知した時点で、前記ライトデータの周波数が異常であると判断し、さらに、その状態が常に維持されていることを認知した時点で、前記インダクティブヘッドの異常であると判断することを特徴とする請求項１に記載の磁気記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＤやＨＤ等の磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置に関するものである。
【０００２】
【従来の技術】
図６は従来の磁気記録装置の一構成例を示すブロック図である。図中に示す磁気記録装置１００において、磁気記録媒体である磁気ディスク１０６（以下、ディスク１０６と呼ぶ）に情報の記録を行う場合には、ホスト（ＣＰＵ）側からライトドライバ１０１に対してライトデータ、すなわちディスク１０６に対する記録情報が入力される。
【０００３】
前記ライトデータはホスト（ＣＰＵ）側から磁気記録装置１００に対して１系統のラインでシングル入力される場合と、２系統のラインで差動入力される場合とがあり、磁気記録装置１００の仕様によっていずれかの入力形態をとる。なお、前記ライトデータがシングル入力された場合には、磁気記録装置１００内部に設けられた差動変換回路（図示せず）によって前記ライトデータは差動信号に変換され、ライトドライバ１０１や後述する周波数異常検出回路１０４に入力される。
【０００４】
ライトドライバ１０１は入力された前記ライトデータを電流波形に変換してからインダクティブヘッド１０２（以下、ヘッド１０２と呼ぶ）へと送出する。ヘッド１０２は前記電流波形に基づいて、ディスク１０６に対する前記ライトデータの書き込みを行う。
【０００５】
ここで、従来の磁気記録装置１００には、ディスク１０６への書き込み状態が異常であるか否かを検出するためのライトアンセーフ検出回路１０３が設けられている。このライトアンセーフ検出回路１０３は周波数異常検出回路１０４と、ヘッド異常検出回路１０５とを有している。
【０００６】
ヘッド異常検出回路１０５は、入力される前記ライトデータに応じてヘッド１０２に現れる逆起電圧のパルスを捉えることで、ヘッド１０２のショートといったヘッド１０２自身の異常を検出する回路である。ヘッド異常検出回路１０５から送出されるライトアンセーフ出力に基づいて、ホスト（ＣＰＵ）がヘッド１０２の異常を検出した場合には、ディスク１０６への書き込みを保障する動作（例えば、リセット動作）が行われる。
【０００７】
一方、周波数異常検出回路１０４はライトドライバ１０１に入力される前記ライトデータの周波数が正常であるか否かを判定する回路である。図７は周波数異常検出回路１０４の一構成例を示す回路図である。
【０００８】
前述の通り、周波数異常検出回路１０４に入力される前記ライトデータ（ｔ）、（ｕ）は差動信号となっており、それぞれ第１時定数回路１１０及び第２時定数回路１１１に入力される。第１時定数回路１１０の出力端は第１比較器１１２の正相入力端子（＋）に接続されており、第１比較器１１２の逆相入力端子（−）には第１スレッショルド電圧Ｖth1が加えられている。
【０００９】
一方、第２時定数回路１１１の出力端は第２比較器１１３の正相入力端子（＋）に接続されており、第２比較器１１３の逆相入力端子（−）には第２スレッショルド電圧Ｖth2が加えられている。第１比較器１１２及び第２比較器１１３の各出力端は共に加算器１１４の入力端に接続されており、加算器１１４の出力端は周波数異常検出回路１０４の出力端子となっている。
【００１０】
次に、上記構成から成る周波数異常検出回路１０４の動作について説明する。図８は周波数異常検出回路１０４における内部ロジックの一例を示すタイミングチャートである。なお、図中の（ｔ）〜（ｚ）は図７中で同符号が付された各信号の電圧レベルを示している。
【００１１】
周波数異常検出回路１０４に差動入力されたライトデータ（ｔ）、（ｕ）は、それぞれ第１時定数回路１１０及び第２時定数回路１１１に入力される。なお、ライトデータ（ｔ）、（ｕ）においては、各パルスの立ち上がり／立ち下がりがそれぞれ記録情報として取り扱われる。よって、所定時間当たりの立ち上がり／立ち下がり回数が前記ライトデータの周波数であると言える。
【００１２】
ライトデータ（ｔ）、（ｕ）の入力を受けた第１時定数回路１１０及び第２時定数回路１１１から送出される出力信号（ｖ）、（ｗ）は、それぞれライトデータ（ｔ）、（ｕ）に基づいた台形パルス列となる。この台形パルスは各時定数回路１１０、１１１が有する時定数に応じて、その立ち上がりが鈍ったものとなっている。
【００１３】
第１時定数回路１１０の出力信号（ｖ）は第１比較器１１２により、第１スレッショルド電圧Ｖth1と比較される。その比較結果出力（ｘ）は出力信号（ｖ）の電圧レベルが第１スレッショルド電圧Ｖth1より高ければ「Ｈ」レベルとなり、低ければ「Ｌ」レベルとなる矩形パルス列である。
【００１４】
同様に、第２時定数回路１１１の出力信号（ｗ）は第２比較器１１３により、第２スレッショルド電圧Ｖth2と比較される。その比較結果出力（ｙ）は出力信号（ｗ）の電圧レベルが第２スレッショルド電圧Ｖth2より高ければ「Ｈ」レベルとなり、低ければ「Ｌ」レベルとなる矩形パルス列である。
【００１５】
第１比較器１１２及び第２比較器１１３の各比較結果出力（ｘ）、（ｙ）は加算器１１４によって足し合わされ、ライトアンセーフ出力（ｚ）としてホスト（ＣＰＵ）側へ送出される。
【００１６】
上記構成の周波数異常検出回路１０４においては、第１時定数回路１１０及び第２時定数回路１１１の各時定数と、第１スレッショルド電圧Ｖth1及び第２スレッショルド電圧Ｖth2の設定値に応じて決定される所定時間ｔより、前記ライトデータの立ち上がり／立ち下がり間隔が長くなった場合に、ライトアンセーフ出力（ｚ）の電圧レベルが「Ｈ」レベルとなる。
【００１７】
ここで、前記ライトデータの周波数には磁気記録装置１００の規格に応じて予め最低値が設定されている。言い換えれば、前記ライトデータの立ち上がり／立ち下がり間隔には最大値が存在すると言える。よって、所定時間ｔの長さを前記ライトデータが取り得ない値（前記最大値より大きい値）に設定しておけば、ライトアンセーフ出力（ｚ）が「Ｈ」レベルとなった時点で、前記ライトデータの周波数が異常であると判断することができる。
【００１８】
【発明が解決しようとする課題】
たしかに、上記構成の磁気記録装置であれば、磁気記録媒体に対するライトデータの周波数異常やインダクティブヘッド自身の異常を検知することができるので、ホスト側では前記磁気記録媒体に対する安定な書き込み動作を保障するための対策（リセット動作等）を実行することができる。
【００１９】
しかしながら、従来の磁気記録装置に設けられたライトアンセーフ検出回路では、ホスト（ＣＰＵ）側から入力されるライトデータそのものに対して周波数異常の検出動作を行っているため、インダクティブヘッドの制御を行うライトドライバに何らかの故障が生じている場合であっても、ホスト（ＣＰＵ）側から入力される前記ライトデータの周波数に異常がなければ、ライトアンセーフ出力は異常状態を示さない結果となる。よって、磁気記録媒体への書き込み動作は継続され、最悪の場合には前記磁気記録媒体の記録情報を破壊してしまう恐れがある。
【００２０】
また、従来構成の磁気記録装置に設けられたライトアンセーフ検出回路では、前記ライトデータの周波数が正常であるか否かを判定する回路と、前記インダクティブヘッドが正常であるか否かを判定する回路とが別々に構成されている。そのため、従来のライトアンセーフ検出回路は回路規模が大きく、チップ面積の拡大やそれに伴うコストアップが課題となっている。
【００２１】
本発明は上記の問題点に鑑み、磁気記録媒体に対する書き込み動作の異常を従来より厳密に検出することができる磁気記録装置を提供することを目的とする。また、本発明では前記磁気記録媒体に対する書き込み動作の異常を検出するためのライトアンセーフ検出回路の回路規模を従来より縮小することも目的としている。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記磁気記録媒体へのライトデータに応じて前記インダクティブヘッドに現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成としている。
【００２３】
具体的には、前記インダクティブヘッドの一端電圧を所定の閾値電圧と比較する第１比較器と、前記インダクティブヘッドの他端電圧を所定の閾値電圧と比較する第２比較器と、第１比較器及び第２比較器の各出力が入力されるロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第３比較器とを有し、第３比較器の出力に基づいて前記ライトデータの周波数異常を検知する構成にするとよい。さらに、上記構成から成る磁気記録装置については、第３比較器の出力に基づいて前記インダクティブヘッドの異常を検知する構成にするとよい。
【００２４】
【発明の実施の形態】
本発明に係る磁気記録装置として、ここではフロッピーディスクドライブ装置（以下、ＦＤＤ装置と呼ぶ）を例に挙げて説明を行う。ＦＤＤ装置は磁気記録媒体であるフロッピーディスク（以下、ディスクと呼ぶ）に対し、インダクティブヘッドを介して情報の記録／再生を行う装置である。なお、ＦＤＤ装置はホスト（ＣＰＵ）からの命令信号に基づいて動作し、その制御はＦＤＤ装置に設けられた１チップのＦＤＤコントロールＬＳＩによって行われる。
【００２５】
図１はＦＤＤコントロールＬＳＩの概略構成を示すブロック図である。図中に示す通り、ＦＤＤコントロールＬＳＩ１はコントロール回路２、大電流ドライバ回路３、及び信号処理回路４を有している。コントロール回路２はホスト（ＣＰＵ）側からの命令信号等に基づいて、大電流ドライバ回路３及び信号処理回路４のコントロールを行うロジック部である。
【００２６】
大電流ドライバ回路３は比較的大きな電流を必要とするステッピングモータ等（図示せず）を駆動させるためのドライバ回路であり、ステッパ部として機能する。信号処理回路４は前記ディスクから読み出されるリードデータ、及び前記ディスクへ書き込まれるライトデータを処理する回路であり、前記ディスクへの情報記録再生手段であるインダクティブヘッド５（以下、ヘッド５と呼ぶ）の動作を制御するリードライト部としての機能を有する。
【００２７】
さらに信号処理回路４についての詳細な説明を行う。図２は信号処理回路４及びその周辺構成を示す要部ブロック図である。コントロール回路２から信号処理回路４へ送出される前記ライトデータは、信号処理回路４に設けられたライトドライバ４０によって電流波形に変換されてからヘッド５へと送られる。ヘッド５は前記電流波形に基づいて、ディスク６に対する前記ライトデータの書き込みを行う。
【００２８】
ここで、本実施形態における信号処理回路４には、ディスク６への書き込み状態が異常であるか否かを検出するためのライトアンセーフ検出回路４１が設けられている。ライトアンセーフ検出回路４１は入力される前記ライトデータに応じてヘッド５に現れる逆起電圧のパルスを捉えることで、前記ライトデータの周波数が正常であるか否かを判定する回路である。また、ヘッド５のショートといったヘッド５自身の異常も検出することができる。
【００２９】
ライトアンセーフ検出回路４１から送出されるライトアンセーフ出力に基づいて、ホスト（ＣＰＵ）が前記ライトデータの周波数異常、もしくはヘッド５自身の異常を検出した場合には、ディスク６への書き込みを保障する動作（例えば、リセット動作）が行われる。
【００３０】
図３はライトアンセーフ検出回路４１の一構成例を示す回路図である。本実施形態におけるライトアンセーフ検出回路４１は、ヘッド５の一端電圧を第１スレッショルド電圧Ｖth1と比較する第１比較器４１１と、ヘッド５の他端電圧を第２スレッショルド電圧Ｖth2と比較する第２比較器４１２と、第１比較器４１１の出力を反転する第１インバータ回路４１３と、第２比較器４１２の出力を反転する第２インバータ回路４１４と、第１インバータ回路４１３及び第２インバータ回路４１４の各出力が入力されるＮＡＮＤ回路４１５と、ＮＡＮＤ回路４１５の出力が反転入力される時定数回路４１６と、時定数回路４１６の出力を第３スレッショルド電圧Ｖth3と比較する第３比較器４１７とを有し、第３比較器４１７の出力をライトアンセーフ出力として送出する構成である。
【００３１】
ヘッド５の一端は第１比較器４１１の逆相入力端子（−）に接続され、他端は第２比較器４１２の逆相入力端子（−）に接続されている。また、第１比較器４１１及び第２比較器４１２の各正相入力端子（＋）にはそれぞれ第１スレッショルド電圧Ｖth1、第２スレッショルド電圧Ｖth2が加えられている。
【００３２】
第１比較器４１１の出力端は第１インバータ回路４１３の入力端に接続されており、第２比較器４１２の出力端は第２インバータ回路４１４の入力端に接続されている。第１インバータ回路４１３及び第２インバータ回路４１４の各出力端はともにＮＡＮＤ回路４１５の入力端に接続されており、ＮＡＮＤ回路４１５の出力端は時定数回路４１６の入力端に接続されている。なお、時定数回路４１６の入力端は反転入力となっている。
【００３３】
時定数回路４１６の出力端は第３比較器４１７の正相入力端子（＋）に接続されており、第３比較器４１７の逆相入力端子（−）には第３スレッショルド電圧Ｖth3が加えられている。第３比較器４１７の出力端はライトアンセーフ検出回路４１の出力端子となっている。
【００３４】
次に、上記構成から成るライトアンセーフ検出回路４１による前記ライトデータの周波数異常検出について説明する。図４はライトアンセーフ検出回路４１における内部ロジックの一例を示すタイミングチャートである。なお、図中の（ａ）〜（ｇ）は図３中で同符号が付された各信号の電圧レベルを示している。
【００３５】
まず、ヘッド５がセンタータップを有しない場合を示した図中（Ａ）を参照しながら説明する。図中に示すように、ライトドライバ４０から差動入力されるライトデータのパルスが立ち上がると、ヘッド５の一端電圧（ａ）および他端電圧（ｂ）には逆起電圧のパルスが現れる。一端電圧（ａ）は第１比較器４１１により、第１スレッショルド電圧Ｖth1と比較される。その比較結果出力（ｃ）は一端電圧（ａ）の電圧レベルが第１スレッショルド電圧Ｖth1より低ければ「Ｈ」レベルとなり、高ければ「Ｌ」レベルとなる矩形パルス列である。
【００３６】
同様に、他端電圧（ｂ）は第２比較器４１２により、第２スレッショルド電圧Ｖth2と比較される。その比較結果出力（ｄ）は他端電圧（ｂ）の電圧レベルが第２スレッショルド電圧Ｖth2より低ければ「Ｈ」レベルとなり、高ければ「Ｌ」レベルとなる矩形パルス列である。
【００３７】
第１比較器４１１及び第２比較器４１２の各比較結果出力（ｃ）、（ｄ）はそれぞれ第１インバータ回路４１３及び第２インバータ回路４１４によって反転出力（ｃ’）、（ｄ’）とされ、ＮＡＮＤ回路４１５に送出される。
【００３８】
第１インバータ回路４１３及び第２インバータ回路４１４の各反転出力（ｃ’）、（ｄ’）はＮＡＮＤ回路４１５によって論理合成され、時定数回路４１６に送出される。この際、ＮＡＮＤ回路４１５からの出力信号（ｅ）は反転されて時定数回路４１６に入力される。出力信号（ｅ）の反転入力を受けた時定数回路４１６から送出される出力信号（ｆ）は、出力信号（ｅ）に基づいた台形パルス列となる。この台形パルスは時定数回路４１６が有する時定数に応じて、その立ち上がりが鈍った波形となっている。
【００３９】
時定数回路４１６の出力信号（ｆ）は第３比較器４１７により、第３スレッショルド電圧Ｖth3と比較される。その比較結果出力（ｇ）は出力信号（ｆ）の電圧レベルが第３スレッショルド電圧Ｖth1より高ければ「Ｈ」レベルとなり、低ければ「Ｌ」レベルとなる矩形パルス列である。この第３比較器４１７の比較結果出力（ｇ）はライトアンセーフ出力（ｇ）としてホスト（ＣＰＵ）側へ送出される。
【００４０】
上記構成のライトアンセーフ検出回路４１においては、時定数回路４１６の時定数、及び第３スレッショルド電圧Ｖth3の設定値に応じて決定される所定時間ｔより、前記ライトデータの立ち上がり／立ち下がり間隔が長くなった場合に、ライトアンセーフ出力（ｇ）の電圧レベルが「Ｈ」レベルとなる。
【００４１】
前述した通り、前記ライトデータの周波数には磁気記録装置の規格に応じて予め最低値が設定されているため、前記ライトデータの立ち上がり／立ち下がり間隔には最大値が存在する。よって、所定時間ｔの長さを前記ライトデータが取り得ない値（前記最大値より大きい値）に設定しておけば、ライトアンセーフ出力（ｇ）が「Ｈ」レベルとなった時点で、前記ライトデータの周波数が異常であると判断することができる。
【００４２】
上記構成から成るライトアンセーフ検出回路４１では、ディスク６へのライトデータに応じてヘッド５に現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成となっている。このような構成とすることにより、前記ライトデータそのものに異常がある場合だけでなく、ヘッド５の制御を行うライトドライバ４０に何らかの故障が生じている場合であっても、ライトアンセーフ出力（ｇ）は異常状態を示すことになる。よって、ディスク６に対する書き込み動作の異常を従来より厳密に検出することができる。
【００４３】
次に、ヘッド５がセンタータップを有する場合を示した図中（Ｂ）を参照しながらライトアンセーフ検出回路４１の動作について説明する。ヘッド５がセンタータップを有する場合、ヘッド５の一端電圧（ａ）及び他端電圧（ｂ）には前記ライトデータのパルスが立ち上がる時だけでなく、立ち下がる時にも逆起電圧のパルスが発生する。
【００４４】
ここで、本実施形態におけるライトアンセーフ検出回路４１に設けられた第１比較器４１１は、ヘッド５の一端電圧（ａ）と第１スレッショルド電圧Ｖth1とを比較し、一端電圧（ａ）の電圧レベルが第１スレッショルド電圧Ｖth1より低ければ「Ｈ」レベルとなり、高ければ「Ｌ」レベルとなる比較結果出力（ｃ）を出力する。同様に、第２比較器４１２はヘッド５の他端電圧（ｂ）と第２スレッショルド電圧Ｖth2とを比較し、他端電圧（ｂ）の電圧レベルが第２スレッショルド電圧Ｖth2より低ければ「Ｈ」レベルとなり、高ければ「Ｌ」レベルとなる比較結果出力（ｄ）を出力する。
【００４５】
よって、ヘッド５の一端電圧（ａ）及び他端電圧（ｂ）において、その低レベル側に発生する逆起電圧のみを捉えるように第１スレッショルド電圧Ｖth1及び第２スレッショルド電圧Ｖth2を設定しておけば、第１比較器４１１及び第２比較器４１２の比較結果出力（ｃ）、（ｄ）はヘッド５がセンタータップを有しない場合、すなわち図中（Ａ）に示す比較結果出力（ｃ）、（ｄ）と同じ結果となる。このように、本実施形態におけるライトアンセーフ検出回路４１は、ヘッド５がセンタータップを有するか否かに関わらず、広く適用することが可能である。
【００４６】
続いて、上記構成から成るライトアンセーフ検出回路４１によるヘッド５自体の異常検出動作について説明する。図５はライトアンセーフ検出回路４１における内部ロジックの一例を示すタイミングチャートである。なお、図中の実線はヘッド５の一端と他端とがショートしている場合を示しており、図中の破線はヘッド５が正常である場合を示している。
【００４７】
図中に示すように、ヘッド５の一端電圧（ａ）には前記ライトデータの立ち上がりに応じた逆起電圧のパルスが現れる。しかし、その逆起電圧の大きさは正常時に比べて小さく、第１スレッショルド電圧Ｖth1を下回るまで十分には下がらない。また、ヘッド５の他端電圧（ｂ）についても同様であり、前記ライトデータの立ち上がりに応じて現れる逆起電圧の大きさは正常時に比べて小さく、第２スレッショルド電圧Ｖth2を下回るまで十分には下がらない。
【００４８】
よって、第１比較器４１１及び第２比較器４１２の比較結果出力（ｃ）、（ｄ）はいずれも常に「Ｌ」レベルとなる。従って、第１インバータ回路４１３及び第２インバータ回路４１４の反転出力（ｃ’）、（ｄ’）はいずれも常に「Ｈ」レベルとなり、ＮＡＮＤ回路４１５の出力（ｅ）は常に「Ｌ」レベルとなる。
【００４９】
そのため、ＮＡＮＤ回路４１５の出力信号（ｅ）が反転入力された時定数回路４１６の出力信号（ｆ）は常に「Ｈ」レベルとなる。よって、時定数回路４１６の出力信号（ｆ）の電圧レベルは第３スレッショルド電圧Ｖth1を常に上回るため、第３比較器４１７の比較結果出力（ｇ）は常に「Ｈ」レベルとなる。そして、この第３比較器４１７の比較結果出力（ｇ）がライトアンセーフ出力（ｇ）としてホスト（ＣＰＵ）側へ送出される。
【００５０】
よって、ホスト（ＣＰＵ）側ではライトアンセーフ出力（ｇ）が常に「Ｈ」レベルを維持していると認知した時点で、ヘッド５が異常であると判断することができる。このような構成とすることにより、周波数異常検出回路とヘッド異常検出回路とを個別に設ける必要がないため、ライトアンセーフ検出回路４１の回路規模を従来より縮小することが可能となる。
【００５１】
なお、上記した実施形態においては、磁気記録装置としてＦＤＤ装置を例に挙げて説明を行ったが、本発明はＦＤＤ装置に限定されるものではなく、磁気記録媒体への情報記録手段としてインダクティブヘッドを使用する磁気記録装置について、広く適用することができる。
【００５２】
【発明の効果】
本発明に係る磁気記録装置においては、磁気記録媒体への情報記録手段としてインダクティブヘッドを有する磁気記録装置において、前記磁気記録媒体へのライトデータに応じて前記インダクティブヘッドに現れる逆起電圧のパルスを捉えることで前記ライトデータの周波数異常を検知する構成としている。
【００５３】
具体的には、前記インダクティブヘッドの一端電圧を所定の閾値電圧と比較する第１比較器と、前記インダクティブヘッドの他端電圧を所定の閾値電圧と比較する第２比較器と、第１比較器及び第２比較器の各出力が入力されるロジック回路と、前記ロジック回路の出力が入力される時定数回路と、前記時定数回路の出力を所定の閾値電圧と比較する第３比較器とを有し、第３比較器の出力に基づいて前記ライトデータの周波数異常を検知する構成にするとよい。
【００５４】
このような構成とすることにより、前記ライトデータそのものに異常がある場合だけでなく、前記インダクティブヘッドの制御を行うライトドライバ等に何らかの故障が生じている場合であっても、正確に前記ライトデータの周波数異常を検出することができるので、前記磁気記録媒体に対する書き込み動作の異常を従来より厳密に検出することが可能となる。
【００５５】
さらに、上記構成から成る磁気記録装置については、第３比較器の出力に基づいて前記インダクティブヘッドの異常を検知する構成にするとよい。このような構成とすることにより、従来のように周波数異常検出回路とヘッド異常検出回路とを個別に設ける必要がないため、前記ライトアンセーフ検出回路の回路規模を従来より縮小することが可能となる。
【図面の簡単な説明】
【図１】  ＦＤＤコントロールＬＳＩの概略構成を示すブロック図である。
【図２】  信号処理回路４及びその周辺構成を示す要部ブロック図である。
【図３】  ライトアンセーフ検出回路４１の一構成例を示す回路図である。
【図４】  ライトアンセーフ検出回路４１における内部ロジックの一例を示すタイミングチャートである。
【図５】  ライトアンセーフ検出回路４１における内部ロジックの一例を示すタイミングチャートである。
【図６】  従来の磁気記録装置の一構成例を示すブロック図である。
【図７】  周波数異常検出回路１０４の一構成例を示す回路図である。
【図８】  周波数異常検出回路１０４における内部ロジックの一例を示すタイミングチャートである。
【符号の説明】
１      ＦＤＤコントロールＬＳＩ
２      コントロール回路
３      大電流ドライバ回路
４      信号処理回路
４０    ライトドライバ
４１    ライトアンセーフ検出回路
４１１  第１比較器
４１２  第２比較器
４１３  第１インバータ回路
４１４  第２インバータ回路
４１５  ＮＡＮＤ回路
４１６  時定数回路
４１７  第３比較器
５      インダクティブヘッド
６      フロッピーディスク
【図１】
0003680118.tif 000002
【図２】
0003680118.tif 000003
【図３】
0003680118.tif 000004
【図４】
0003680118.tif 000005
【図５】
0003680118.tif 000006
【図６】
0003680118.tif 000007
【図７】
0003680118.tif 000008
【図８】
0003680118.tif 000009