(57)【特許請求の範囲】
【請求項１】
パーシャルレスポンス最尤（ＰＲＭＬ）信号処理装置に使用されるビタビ検出器であって、前記ＰＲＭＬ信号処理装置は、パーシャルレスポンス（ＰＲ）イコライザを備え、前記ＰＲイコライザは、ＰＲイコライザ出力信号を逐次出力し、前記ビタビ検出器は、前記ＰＲイコライザ出力信号を受信するために使用され、前記ＰＲイコライザは、第１の周波数で動作し、前記ビタビ検出器は、第２の周波数で動作し、前記ビタビ検出器は、前記ＰＲイコライザにおける複数のパラメータセットを用いたＰＲ等化処理に応じてビタビ検出を実行可能であり、前記ビタビ検出器は、
前記ＰＲイコライザ出力信号を受信して、前記第１の周波数および前記第２の周波数に応じて前記ＰＲイコライザ出力信号を選択的に逐次または並列に出力する入力バッファと、
複数のブランチメトリックを得るために、前記入力バッファが出力する前記ＰＲイコライザ出力信号を受信し、基準レベルレジスタに記憶されている基準レベル値を受信するブランチメトリック演算ユニットと、
前記ブランチメトリックを受信して、複数のパスメトリックを演算し、複数のパス制御信号を得る加算／比較／選択（ＡＣＳ）回路と、
検出シーケンススイッチを備え、前記パス制御信号を受信して、記憶ユニットに記憶されている出力ビット値を前記検出シーケンススイッチへの入力として使用し、ビタビ検出器出力信号を出力するパスメモリユニットと、
前記第２の周波数のクロック信号を生成して、前記第２の周波数の前記クロック信号を前記ブランチメトリック演算ユニット、前記ＡＣＳ回路、前記パスメモリユニットに出力するためのクロックバッファとを備え、
前記検出シーケンススイッチが、統合トレリス図関係に従って動作し、前記統合トレリス図関係が、前記ＰＲイコライザにおける前記パラメータセットを用いた前記ＰＲ等化処理に関連するトレリス図関係を統合して、前記ＰＲイコライザと前記ビタビ検出器をそれぞれ前記第１の周波数と前記第２の周波数で動作するように設定することによって得られ、前記統合トレリス図関係が、前記パラメータセットを用いた前記ＰＲ等化処理にそれぞれ関連する複数の出力ビットセットおよび複数の基準レベルセットを示し、前記出力ビットが、前記記憶ユニットに記憶され、前記基準レベルが、前記基準レベルレジスタに記憶され、前記第１および第２の周波数と、前記パラメータセットを用いた前記ＰＲ等化処理に応じて、前記記憶ユニットおよび前記基準レベルレジスタが、それぞれ、前記出力ビット値、前記基準レベル値を出力するようになっているビタビ検出器。
【請求項２】
前記統合トレリス図関係が、複数のブランチを含むトレリス図に対応しており、不在のブランチが、無限大に設定された基準レベルに関連付けられている請求項１記載のビタビ検出器。
【請求項３】
前記第１の周波数が、前記第２の周波数の２倍に等しい請求項１記載のビタビ検出器。
【請求項４】
前記入力バッファが、前記ＰＲイコライザ出力信号を並列出力する請求項３記載のビタビ検出器。
【請求項５】
前記第１の周波数が、前記第２の周波数と等しい請求項１記載のビタビ検出器。
【請求項６】
前記入力バッファが、前記ＰＲイコライザ出力信号を直接的に逐次出力する請求項５記載のビタビ検出器。
【請求項７】
前記ビタビ検出器出力信号が、非零帰還反転（ＮＲＺＩ）信号または非零帰還（ＮＲＺ）信号である請求項１記載のビタビ検出器。
【請求項８】
パーシャルレスポンス最尤（ＰＲＭＬ）信号処理装置に使用されるビタビ検出器であって、前記ＰＲＭＬ信号処理装置は、パーシャルレスポンス（ＰＲ）イコライザを備え、前記ＰＲイコライザは、ＰＲイコライザ出力信号を逐次出力し、前記ビタビ検出器は、前記ＰＲイコライザ出力信号を受信するために使用され、前記ビタビ検出器は、前記ＰＲイコライザにおける複数のパラメータセットを用いたＰＲ等化処理に応じてビタビ検出を実行可能であり、前記ビタビ検出器は、複数のブランチメトリックを得るために、入力バッファが出力する前記ＰＲイコライザ出力信号を受信し、基準レベルレジスタに記憶されている基準レベル値を受信するブランチメトリック演算ユニットと、
前記ブランチメトリックを受信して、複数のパスメトリックを演算し、複数のパス制御信号を得る加算／比較／選択（ＡＣＳ）回路と、
検出シーケンススイッチを備えたパスメモリユニットであって、記憶ユニットが、出力ビット値を記憶しており、前記パスメモリユニットが、前記パス制御信号を受信して、記憶ユニットに記憶されている出力ビット値を前記検出シーケンススイッチへの入力として使用し、ビタビ検出器出力信号を出力するパスメモリユニットと、
第２の周波数のクロック信号を生成して、前記第２の周波数の前記クロック信号を前記ブランチメトリック演算ユニット、前記ＡＣＳ回路、前記パスメモリユニットに出力するためのクロックバッファとを備え、
前記検出シーケンススイッチが、統合トレリス図関係に従って動作し、前記統合トレリス図関係が、前記ＰＲイコライザにおける前記パラメータセットを用いた前記ＰＲ等化処理に関連するトレリス図関係を統合することによって得られ、前記統合トレリス図関係が、前記パラメータセットを用いた前記ＰＲ等化処理にそれぞれ関連する複数の出力ビットセットおよび複数の基準レベルセットを示し、前記出力ビットが、前記記憶ユニットに記憶され、前記基準レベルが、前記基準レベルレジスタに記憶され、前記パラメータセットを用いた前記ＰＲ等化処理に応じて、前記記憶ユニットおよび前記基準レベルレジスタが、それぞれ、前記出力ビット値、前記基準レベル値を出力するようになっているビタビ検出器。
【請求項９】
前記統合トレリス図関係が、複数のブランチを含むトレリス図に対応しており、不在のブランチが、無限大に設定された基準レベルに関連付けられている請求項８記載のビタビ検出器。
【請求項１０】
前記ビタビ検出器出力信号が、非零帰還反転（ＮＲＺＩ）信号または非零帰還（ＮＲＺ）信号である請求項８記載のビタビ検出器。
【請求項１１】
パーシャルレスポンス最尤（ＰＲＭＬ）信号処理装置に使用されるビタビ検出方法であって、前記ＰＲＭＬ信号処理装置は、パーシャルレスポンス（ＰＲ）イコライザを備え、前記ＰＲイコライザは、ＰＲイコライザ出力信号を逐次出力し、前記ビタビ検出方法は、前記ＰＲイコライザ出力信号を受信するために使用され、前記ＰＲイコライザは、第１の周波数で動作し、前記ビタビ検出方法は、第２の周波数の下で使用され、前記ビタビ検出方法は、前記ＰＲイコライザにおける複数のパラメータセットを用いたＰＲ等化処理に応じてビタビ検出を実行可能であり、
前記パラメータセットを用いた前記ＰＲ等化処理に関連するトレリス図関係を統合することによって統合トレリス図関係を得るステップであって、前記統合トレリス図関係が、前記パラメータセットを用いた前記ＰＲ等化処理にそれぞれ関連する複数の出力ビットセットおよび複数の基準レベルセットを示し、前記出力ビットセットが、記憶ユニットに記憶され、前記基準レベルセットが、基準レベルレジスタに記憶され、前記第１および第２の周波数と、前記パラメータセットを用いた前記ＰＲ等化処理に応じて、前記記憶ユニットおよび前記基準レベルレジスタが、それぞれ、出力ビット値、基準レベル値を出力するようになっているステップと、
前記ＰＲイコライザ出力信号を受信して前記第１の周波数および前記第２の周波数に応じて選択的に逐次または並列に出力する入力バッファに、前記ＰＲイコライザ出力信号を入力するステップと、
前記入力バッファが出力する前記ＰＲイコライザ出力信号をブランチメトリック演算ユニットに入力して、前記基準レベルレジスタが出力する前記基準レベル値に応じて複数のブランチメトリックを得るステップと、
複数のパスメトリックを演算する加算／比較／選択（ＡＣＳ）回路に前記ブランチメトリックを入力して、複数のパス制御信号を得るステップと、
ビタビ検出器出力信号を得るために、検出シーケンススイッチを備えたパスメモリユニットに前記パス制御信号を入力し、記憶ユニットに記憶されている出力ビット値を前記検出シーケンススイッチに入力するステップであって、前記検出シーケンススイッチが前記統合トレリス図に対応するようにしたステップとを含むビタビ検出方法。
【請求項１２】
前記統合トレリス図関係が、複数のブランチを含むトレリス図に対応しており、不在のブランチが、無限大に設定された基準レベルに関連付けられている請求項１１記載のビタビ検出方法。
【請求項１３】
前記第１の周波数が、前記第２の周波数の２倍に等しい請求項１１記載のビタビ検出方法。
【請求項１４】
前記第１の周波数が、前記第２の周波数と等しい請求項１１記載のビタビ検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本出願には、２０００年１２月１３日に出願された台湾国出願番号８９１２６６４８が参照により組み込まれている。
本発明は、一般的にはパーシャルレスポンス最尤（ＰＲＭＬ）信号処理のためのビタビ検出器に関し、特にＰＲＭＬ信号処理のためのサンプリングレートの変更や様々なパラメータの使用が可能であり、単一のハードウェアにより実施可能なビタビ検出器に関する。
【０００２】
【従来の技術】
記録媒体に情報コードを記録する様々な方法が、情報アクセス密度の向上のために提供されているが、パーシャルレスポンス最尤（ＰＲＭＬ）信号処理が、光ディスクシステムなどの記録媒体システムにおいて幅広く利用されている。
信号送信処理において、チャネル帯域がチャネルで伝送される信号の帯域よりも低い場合、受信側における信号の隣接ビットに符号間干渉（ＩＳＩ）が発生する。ＩＳＩが深刻な場合、ジッタが発生する。光ディスクの記録密度の増加に伴い、ＩＳＩにより発生するジッタがさらに深刻になり、位相ロックが益々困難になる。この現象を克服するために、パーシャルレスポンス（ＰＲ）チャネルの原理が適用される。ＰＲＭＬ信号処理では、チャネルレスポンスが、ＰＲ多項表現に基づくチャネルレスポンスと適切に等化される。この様にして、ＩＳＩが抑制されて予測可能な特性となり、結果的にＩＳＩ発生時のジッタが低減する。したがって、位相ロック性能が向上する。すなわち、ＰＲＭＬは、潜在的に光ディスク記録密度を向上する技術である。
【０００３】
ＰＲＭＬ信号処理は、以下のステップからなる。まず、情報コードを光ディスクから読み出す。そして、情報コードをＰＲイコライザに入力して、波形等化処理を行う。次に、ビタビアルゴリズムを用いて、ＰＲイコライザの出力信号の検出を行う。
図１を参照して、マークエッジ（ＭＥ）記録法を用いるＰＲＭＬ信号処理装置が示されている。図１において、まず、ＮＲＺＩ(non return to zero inversion)回路１０２に変調情報コードＥが入力される。そして、変調情報コード信号Ｅは、排他的論理和ゲート１０４およびＮＲＺＩ回路１０２の遅延素子１０６によって処理され、結果的にＮＲＺＩ回路１０２の出力信号Ｆとなる。その後、ＮＲＺＩ回路１０２の出力信号Ｆは、光ディスクなどの記録媒体１０８に書き込まれる。さらに、情報コード信号Ｅが立上りエッジを有する場合、ＮＲＺＩ回路１０２の出力信号Ｆは、“０”から“１”または“１”から“０”の変化といった信号レベルの変化がある。
【０００４】
ＰＲＭＬ信号処理の例として、図１において、ＮＲＺＩ回路１０２の出力信号ＦのためのＰＲ（１，２，１）等化処理が行われ、最小コード反転距離δが“２”に設定される。ここで、δ＝２は、ＮＲＺＩ回路１０２の入力信号Ｅにおいて隣接する“１”の間に少なくとも２つの“０”が存在することを示している。
図２を参照して、図１の信号の波形および光ディスク上の対応ピットが示されており、信号には、情報コード信号Ｅと、ＮＲＺＩ回路の出力信号Ｆと、再生信号Ｇと、ＰＲイコライザの出力信号Ｊ'と、ビタビ検出器の出力信号Ｚとが含まれている。図２において、（ａ）のビットシーケンスは、例示の情報コード信号Ｅに対応し、（ｂ）のビットシーケンスは、ＮＲＺＩ回路１０２の対応出力信号Ｆを示している。情報コード信号Ｅに立上りエッジの信号レベル変化がある場合、信号Ｚそれ自体も信号レベル変化がある。それ以外の場合は、信号Ｚの信号レベルは変化しない。（ｃ）の信号は、信号Ｆに応じて生成されたＬＤ駆動信号であり、光ディスク上で書込み動作を行うためのＬＤ（図示せず）の制御に使用される。（ｄ）の記載は、ＬＤが書込み動作を行う光ディスク上のピットを示している。（ｅ）の信号は、光ヘッドを用いて光ディスクから読み出されるデータに対応する再生信号Ｇである。（ｆ）の信号は、ＰＲ（１，２，１）処理後のＰＲイコライザ１１０の出力信号Ｊ'である。（ｇ）の信号は、信号Ｊ'の処理後に得られるビタビ検出器１１２の出力信号Ｚである。ＰＲイコライザ１１０およびビタビ検出器１１２を再生信号処理ユニット１１４と呼ぶ。
【０００５】
さらに、ビタビ検出器１１２の出力信号は、ＮＲＺＩ信号に基づいている。ＮＲＺＩ回路１０２の出力信号Ｆに立上りエッジまたは立下りエッジで信号レベル変化がある場合、ビタビ検出器１１２の対応出力信号Ｚは“１”に設定され、それ以外の場合は“０”に設定される。
図２において、信号Ｆが“１”状態の場合は、ＬＤ駆動信号はハイレベルであり、これに相応してピットが光ディスク上に形成される。
【０００６】
再生信号処理ユニット１１４は、再生信号Ｇを用いてビタビ検出器１１２の出力信号Ｚを生成するために使用され、信号Ｚは、理論的には情報コード信号Ｅと同一である。
ＰＲイコライザ１１０は、ＰＲ（１，２，１）等化処理を行うために使用される。ＰＲ（１，２，１）等化処理の特性は、以下の通りである。
J'(t)=0.25G(t-1)+0.5G(t)+0.25G(t+1)
式中、Ｊ'（ｔ）は、時間ｔにおけるＰＲイコライザの出力信号Ｊ'の値を示し、Ｇ（ｔ−１）、Ｇ（ｔ）、Ｇ（ｔ＋１）は、それぞれ、時間ｔ−１、ｔ、ｔ＋１における再生信号Ｇの値である。
【０００７】
図２（ｆ）に示すように、各時点における信号Ｊ'は、４つのレベル｛０，０．２５，０．７５，１｝（４本の平行線で示されている）のうちの１つに近い。そして、信号Ｊ'がビタビ検出器１１２に入力される。最終的に、ビタビ検出器１１２は、情報コード信号Ｅと同一の出力信号Ｚを生成する。
ビタビ検出器１１２は、さらに、各時点に対応するＰＲイコライザ１１０の出力信号Ｊ'の信号レベル遷移パターンをトレリス形態で記憶する。さらに、ビタビ検出器１１２は、各時点で２進信号“０”または“１”のみを出力する。また、ＰＲイコライザの出力信号Ｊ'がノイズを有する場合、ビタビ検出器１１２は、最も近い信号レベル遷移パターンを選択して、選択された遷移パターンをビタビ検出器１１２に記憶する。
【０００８】
図３を参照して、図１の従来のＰＲイコライザの構造が示されている。ＰＲイコライザ１１０は、複数の遅延ユニット（例えば、遅延ユニット３０２、３０４、３０６）と、複数の乗算器（例えば、乗算器３０８、３１０、３１２、３１４）と、加算器３１６とを備えている。遅延ユニットは、直列に接続されており、各入力信号を一単位時間だけ遅延させる。この様にして、信号Ｇは、遅延ユニットによって遅延され、結果的に異なる遅延期間に関連する信号ｉN、ｉN-1、ｉN-2、．．．、ｉ1となる。そして、信号ｉN、ｉN-1、ｉN-2、．．．、ｉ1は、それぞれ、係数Ｃ1、Ｃ2、Ｃ3、．．．、ＣNで乗算され、積は加算器３１６に入力される。ｉNＣ1、ｉN-1Ｃ2、ｉN-2Ｃ3、．．．、ｉ1ＣNの和は、加算器３１６の出力であり、ＰＲイコライザ１１０の出力信号Ｊ'と見なされる。ここで、Ｃ1、Ｃ2、Ｃ3、．．．、ＣNの値は、ＰＲ等化処理のパラメータと関連付けられている。
【０００９】
図４を参照して、図１のビタビ検出器１１２がブロック図で示されている。ビタビ検出器１１２は、ブランチメトリック演算回路４０２と、加算／比較／選択（ＡＣＳ）回路４０４と、パスメモリユニット４０６とを備えている。ブランチメトリック演算回路４０２は、ＰＲイコライザ１１０の出力信号Ｊ'を受信し、ブランチメトリックと呼ばれる値Ｂ０００1、Ｂ０００2、Ｂ００１1、Ｂ０１１1、Ｂ１００1、Ｂ１１０1、Ｂ１１１1、Ｂ１１１2を演算する。ＡＣＳ回路４０４は、上記のブランチメトリックに基づいてパスメモリ制御信号Ｈ０００、Ｈ１１１を出力する。パスメモリユニット４０６は、パスメモリ制御信号Ｈ０００およびＨ１１１によって制御され、ビタビ検出器１１２の出力信号Ｚを出力する。
【００１０】
図５は、図４のブランチメトリック演算回路４０２のブロック図である。ブランチメトリック演算回路４０２は、４個の減算器５０２と、４個の乗算器５０４と、４個のレジスタ５０６とを備えている。図４において、減算器５０２は、それぞれ、Ｊ'−０、Ｊ'−０．２５、Ｊ'−０．７５、Ｊ'−１を演算する。次に、減算器の出力は、それぞれの平方を求めるために乗算器５０４で処理される。そして、ＰＲイコライザ出力信号Ｊ'と４個の等化用の値｛０，０．２５，０．７５，１｝との差の４個の平方が、それぞれ、遅延ユニット５０６に記憶される。ブランチメトリック演算回路４０２は、それぞれ、ブランチメトリックＢ０００1、Ｂ０００2、Ｂ００１1、Ｂ０１１1、Ｂ１００1、Ｂ１１０1、Ｂ１１１1、Ｂ１１１2を出力する。各時点でのブランチメトリックは以下のとおりである。
B0001=B0002=(0−J')2
B0011=B1001=(0.25−J')2
B0111=B1101=(0.75−J')2
B1111=B1112=(1.0−J')2
図４を参照して、ブランチメトリックは、ＡＣＳ回路４０４に入力される。ブランチメトリックは、再生信号のＰＲ（１，２，１）等化処理により得られたＰＲイコライザ出力信号Ｊ' および理想的なＰＲ（１，２，１）等化信号の次数と近似性を表す。
【００１１】
図６を参照して、図４のＡＣＳ回路４０４がブロック図で示されている。ＡＣＳ回路４０４は、６個のパスメトリックＰ０００、Ｐ００１、Ｐ０１１、Ｐ１００、Ｐ１１０、Ｐ１１１を使用し、これらの初期値は“０”に設定される。ＡＣＳ回路４０４は、時間ｔにおけるパスメトリックを、時間ｔ−１におけるブランチメトリックから導出し、Ｐ０００（ｔ）＋Ｂ０００1（ｔ）とＰ１００（ｔ）＋Ｂ１００2（ｔ）、および、Ｐ０１１（ｔ）＋Ｂ１１１1（ｔ）とＰ１１１（ｔ）＋Ｂ１１１2（ｔ）の比較を行う。これにより、ＡＣＳ回路４０４は、パス制御信号Ｈ０００（ｔ）およびＨ１１１（ｔ）を決定して出力する。
【００１２】
Ｐ０００（ｔ＋１）＋Ｂ０００1（ｔ）＝ｍｉｎ｛Ｐ０００（ｔ）＋Ｂ０００1（ｔ），Ｐ１００（ｔ）＋Ｂ０００2（ｔ）｝である場合、Ｈ０００（ｔ）は“０”に等しい。Ｐ１００（ｔ＋１）＋Ｂ０００2（ｔ）＝ｍｉｎ｛Ｐ０００（ｔ）＋Ｂ０００1（ｔ），Ｐ１００（ｔ）＋Ｂ０００2（ｔ）｝である場合、Ｈ０００（ｔ）は“１”に等しい。
Ｐ０１１（ｔ＋１）＋Ｂ１１１1（ｔ）＝ｍｉｎ｛Ｐ０１１（ｔ）＋Ｂ１１１1（ｔ），Ｐ１１１（ｔ）＋Ｂ１１１2（ｔ）｝である場合、Ｈ１１１（ｔ）は“０”に等しい。Ｐ１１１（ｔ＋１）＋Ｂ１１１2（ｔ）＝ｍｉｎ｛Ｐ０１１（ｔ）＋Ｂ１１１1（ｔ），Ｐ１１１（ｔ）＋Ｂ１１１2（ｔ）｝である場合、Ｈ１１１（ｔ）は“１”に等しい。
さらに、ＡＣＳ回路４０４は、以下の式に従って、パスメトリックＰ０００（ｔ＋１）、Ｐ００１（ｔ＋１）、Ｐ０１１（ｔ＋１）、Ｐ１００（ｔ＋１）、Ｐ１１０（ｔ＋１）、Ｐ１１１（ｔ＋１）の値を更新する。
P000(t+1)=min[P000(t)+B0001(t),P100(t)+B0002(t)]
P001(t+1)=P000(t)+B0011(t)
P011(t+1)=P001(t)+B0111(t)
P100(t+1)=P110(t)+B1001(t)
P110(t+1)=P111(t)+B1101(t)
P111(t+1)=min[P011(t)+B1111(t),P111(t)+B1112(t)]
図６において、加算器６０２は、その２個の入力を加算するために使用され、コンパレータ６０４およびセレクタ６０６は、ｍｉｎ｛ｘ，ｙ｝演算を行うため、すなわち、パラメータｘ、ｙから小さい方を選択するために使用される。レジスタ６０８は、パスメトリック値を保持する。
【００１３】
図７を参照して、図４のパスメモリユニット４０６が示されている。パスメモリユニット４０６は、ｎ個の検出シーケンススイッチ７０２1〜７０２nと、６（ｎ−１）個の遅延ユニット７０４とを備えている。ここで、ｎは、１より大きな整数である。２個の隣接検出シーケンススイッチが、６個の遅延ユニット７０４を用いて並列に連結されている。さらに、パス制御信号Ｈ０００およびＨ１１１が、それぞれ、検出シーケンススイッチ７０２1〜７０２nに入力される。時間ｔ毎に、パスメモリユニット４０６は、２進信号を出力する。
【００１４】
図８Ａ〜図８Ｄを参照して、検出シーケンススイッチ７０２1〜７０２nの入力と出力間の接続とスイッチング関係が示されている。ここで、ＸiおよびＹiは、それぞれ、検出シーケンススイッチ７０２1〜７０２nの１つの入力および出力を表し、ｉは整数である。入力と出力が接続されている場合、それは、入力と出力を示す２つの円を結ぶ線により表されている。破線は、破線の端部の２つの円（入力と出力）が接続されていないことを示す。具体的には、図８Ａ〜図８Ｄは、パスメモリ信号（Ｈ０００，Ｈ１１１）＝（０，０），（０，１），（１，０），（１，１）のための検出シーケンススイッチ７０２1〜７０２nの入力と出力の接続を示している。
【００１５】
例えば、（Ｈ０００，Ｈ１１１）＝（０，０）に対する図７の検出シーケンススイッチ７０２1〜７０２nの動作を以下に説明する。遅延ユニット７０４は、検出シーケンススイッチの１つの出力値を受信し、単位時間Ｔだけ遅延し、そして、検出シーケンススイッチの遅延値を次の検出シーケンススイッチに出力する。各検出シーケンススイッチ７０２1〜７０２nは、６個の入力ターミナルＸ１〜Ｘ６と、６個の出力ターミナルＹ１〜Ｙ６とを備えている。パスメモリユニット４０６は、検出シーケンススイッチ７０２nの出力ターミナルＹ１における出力信号をパスメモリユニット４０６の出力信号、すなわち、｛０，１｝に対するビタビ検出器の出力信号Ｚとして用いる。
【００１６】
図９を参照して、信号レベル遷移ルールのトレリス図を示す。図９において、ＰＲ（１，２，１）等化処理の後、ＰＲイコライザ１１０の出力信号Ｊ'は、“２”に等しい最小コード反転距離を有し、関連する遷移ルールは図２に示されている。さらに、図７の検出シーケンススイッチ７０２1〜７０２nの接続は、トレリス図のとおりである。図９において、ビタビ検出器１１２の出力がＮＲＺＩ信号である場合、出力ビットおよび基準レベルは、それぞれ、ブランチ（０００，０００）９０２、ブランチ（１００，０００）９０４、ブランチ（０００，００１）９０６、ブランチ（００１，０１１）９０８、ブランチ（１１０，１００）９１０、ブランチ（１１１，１１０）９１２、ブランチ（０１１，１１１）９１４、ブランチ（１１１，１１１）９１６の後に示されている。ビタビ検出器１１２の出力がＮＲＺ信号である場合には、出力ビットおよび基準レベルは、図９の右側に示されており、それぞれ、ブランチ９０２〜９１６に関連付けられている。
【００１７】
図９において、各円は、トレリス図における状態を示し、ブランチは、時間ｔにおける状態と時間ｔ−１における状態とを接続している。ブランチの接続は、検出シーケンススイッチ７０２1〜７０２nの接続を決定する。ＰＲイコライザ１１０によって出力された信号Ｊ'は、６つの状態、すなわち、Ｓ０００、Ｓ００１、Ｓ０１１、Ｓ１００、Ｓ１１０、Ｓ１１１を有する。図９において、基準レベルは、図５の４個の等化用の値｛０，０．２５，０．７５，１｝を定義し、出力ビットは、図７のＶ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５、Ｖ６の値を定義する。
【００１８】
図９において、ブランチ（ｘ、ｙ）は、時間ｔ−１における状態Ｓｘから時間ｔにおける状態Ｓｙへの遷移を示す。さらに、ブランチ（０００，０００）９０２、ブランチ（１００，０００）９０４、ブランチ（０００，００１）９０６、ブランチ（００１，０１１）９０８、ブランチ（１１０，１００）９１０、ブランチ（１１１，１１０）９１２、ブランチ（０１１，１１１）９１４、ブランチ（１１１，１１１）９１６は、それぞれ、ブランチメトリックＢ０００1、Ｂ０００1、Ｂ０００2、Ｂ００１、Ｂ０１１、Ｂ１００、Ｂ１１０、Ｂ１１１1、Ｂ１１１2に関連付けられている。別の見地では、ブランチメトリックは、時間ｔ−１における状態から時間ｔにおける状態への遷移の代償を示すものである。この様に、ビタビ検出器１１２は、最小の代償でパス制御信号（Ｈ０００，Ｈ１１１）を得るために、ブランチメトリックにより各パスの代償を演算することになる。パス制御信号（Ｈ０００，Ｈ１１１）に従って、ビタビ検出器１１２は、ビタビ検出器１１２の出力信号Ｚを得るために、図８Ａ〜図８Ｄに示すような検出シーケンススイッチ７０２1〜７０２nの入力と出力との接続の１つを選択する。
【００１９】
【発明が解決しようとする課題】
上記の従来のＰＲＭＬ信号処理装置の構成は、光ディスクなどの記録媒体からデータを読み出す際のデータの正確性を向上させるものである。しかし、従来の構成では高速光ディスクシステムを実現するのは困難である。例えば、１６倍デジタルビデオディスク（ＤＶＤ）システムにおいては、読み出す隣接データユニット間の時間間隔はほんの２．４ｎｓであり、したがって、従来のＰＲＭＬ信号処理装置がこの要件を満たすのは非常に困難である。
【００２０】
さらに、ＰＲ等化処理が他のパラメータを用いて実行される場合、例えば、ＰＲ（１，１）、ＰＲ（１，２，１）、ＰＲ（１，１，１，１）、ＰＲ（１，２，０，２，１）を実行する場合には、この要件を満たすためにビタビ検出器１１２のハードウェア構成を変更しなければならない。この様に、従来の構成は、この要件を有するシステムの用途や設計において不都合をもたらす。
したがって、本発明の目的は、パーシャルレスポンス最尤（ＰＲＭＬ）信号処理装置のためのビタビ検出器を提供することにある。
【００２１】
【課題を解決するための手段】
本発明に係るビタビ検出器は、高速光ディスクシステムなどの様々なＰＲＭＬ信号処理装置に使用可能である。さらに、ビタビ検出器は、様々なパラメータを用いてＰＲ等化処理を実行可能である。この様に、ビタビ検出器は、ハードウェア空間を節約し、様々なパラメータを用いてＰＲ等化処理を好都合に変更できるという利点を有する。
【００２２】
本発明は、ＰＲＭＬ信号処理装置で使用されるビタビ検出器を提供することによって上記の目的を達成する。ＰＲＭＬ信号処理装置は、ＰＲイコライザ出力信号を逐次出力するパーシャルレスポンス（ＰＲ）イコライザを備えている。ＰＲイコライザは第１の周波数で動作し、ビタビ検出器は第２の周波数で動作する。ビタビ検出器は、ＰＲイコライザ出力信号を受信するために使用され、ＰＲイコライザにおける複数のパラメータセットを用いたＰＲ等化処理に応じてビタビ検出を実行可能である。ビタビ検出器は、入力バッファと、ブランチメトリック演算ユニットと、加算／比較／選択（ＡＣＳ）回路と、パスメモリユニットと、クロックバッファとを備えている。入力バッファは、ＰＲイコライザ出力信号を受信し、第１の周波数および第２の周波数に応じて、ＰＲイコライザ出力信号を選択的に逐次あるいは並列出力するようになっている。ブランチメトリック演算ユニットは、複数のブランチメトリックを得るために、入力バッファが出力したＰＲイコライザ出力信号を受信し、基準レベルレジスタに記憶された基準レベル値を受信するために使用される。ＡＣＳ回路は、ブランチメトリックを受信し、複数のパスメトリックを演算して、複数のパス制御信号を得るようになっている。パスメモリユニットは、検出シーケンススイッチを備えており、パス制御信号を受信し、記憶ユニットに記憶されている出力ビット値を検出シーケンススイッチへの入力として使用し、ビタビ検出器出力信号を出力するために使用される。クロックバッファは、第２の周波数のクロック信号を生成し、ブランチメトリック演算ユニット、ＡＣＳ回路、パスメモリユニットに第２の周波数のクロック信号を出力するようになっている。
【００２３】
検出シーケンススイッチは、統合トレリス図関係に従って動作し、統合トレリス図関係は、ＰＲイコライザにおけるパラメータセットを用いたＰＲ等化処理に関連するトレリス図関係を統合し、ＰＲイコライザとビタビ検出器をそれぞれ第１の周波数、第２の周波数で動作するように設定することによって得られる。統合トレリス図関係は、各パラメータセットを用いたＰＲ等化処理に関連する複数の出力ビットセットおよび複数の基準レベルセットを示している。出力ビットは記憶ユニットに記憶され、基準レベルは基準レベルレジスタに記憶される。第１および第２の周波数と、パラメータセットを用いたＰＲ等化処理に応じて、記憶ユニットおよび基準レベルレジスタは、それぞれ、出力ビット値、基準レベル値を出力する。
【００２４】
本発明のその他の目的、特徴、利点は、以下の非限定的な好適な実施形態の詳細な説明により明らかになるであろう。以下の添付図面を参照しながら説明する。
【００２５】
【発明の実施の形態】
例えば、アクセスレート４２０ＭＨｚ、すなわちクロックパルス幅２．４ｎｓ（１ｎｓ＝１０-9ｓｅｃ）が要求される１６Ｘデジタルビデオディスク（ＤＶＤ）システムなど、光ディスクシステムに従来の限界を超える速度が要求される場合、光ディスクシステム用のビタビ検出器を実現するのは困難である。その上、その放出パワーは極めて高い。この問題を解決するための１つの方法として、１／２Ｔ（ただし、Ｔは光ディスクシステムの動作周期である）で動作する光ディスクシステムのためのＰＲＭＬ信号処理装置を作成する方法がある。すなわち、１入力を有する条件下で、ビタビ検出器は、各２データポイントから１データポイントを抽出する。
【００２６】
上記の問題を解決するために、ＰＲＭＬ信号処理装置を実現するためのもう１つの方法として、ＰＲイコライザを１／Ｔで動作させ、ビタビ検出器を１／２Ｔで動作させ、２入力（Ｐt-1，Ｐt）を採用する方法がある。
この様にして、ＰＲイコライザとビタビ検出器により構成される再生信号処理ユニットは、以下の３つのモードで動作するように定義される。
（ａ）  ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード：  ＰＲイコライザおよびビタビ検出器が両方とも１／Ｔで動作する。ビタビ検出器は、１入力Ｐtを用いてＰＲイコライザの出力信号Ｊ'tを受信する。
（ｂ）  ＥＱ（Ｔ）＿ＶＤ（２Ｔ）モード：  ＰＲイコライザが１／Ｔで動作し、ビタビ検出器が１／２Ｔで動作する。ビタビ検出器は、２入力（Ｐt-1，Ｐt）を用いてＰＲイコライザの２出力信号（Ｊ't-1，Ｊ't）を受信する。
（ｃ）  ＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モード：  ＰＲイコライザおよびビタビ検出器が両方とも１／２Ｔで動作する。ビタビ検出器は、１入力Ｐtを用いてＰＲイコライザの出力信号Ｊ'tを受信する。
【００２７】
現在の技術では、ＰＲ（１，１）等化処理用のビタビ検出器に関連して図１０Ａ〜図１０Ｃに示すトレリス図、ＰＲ（１，ａ，１）等化処理用のビタビ検出器に関連して図１１Ａ〜図１１Ｃに示すトレリス図、ＰＲ（１，ｂ，ｂ，１）等化処理用のビタビ検出器に関連して図１２Ａ〜図１２Ｃに示すトレリス図、ＰＲ（１，ｄ，ｃ，ｄ，１）等化処理用のビタビ検出器に関連して図１３Ａ〜図１３Ｃに示すトレリス図が得られる。さらに、図１０Ａ、図１１Ａ、図１２Ａ、図１３Ａは、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードで動作する再生信号処理ユニットのトレリス図であり、図１０Ｂ、図１１Ｂ、図１２Ｂ、図１３Ｂは、ＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードで動作する再生信号処理ユニットのトレリス図であり、図１０Ｃ、図１１Ｃ、図１２Ｃ、図１３Ｃは、ＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードで動作する再生信号処理ユニットのトレリス図である。
【００２８】
さらに、ＰＲ（１，１）等化処理の基準レベルは、例えば、（ｔ−１，ｔ）で表される時間ｔ−１およびｔにおいて（ｐ，ｑ）で表されるＮＲＺＩ入力信号Ｆの値がｐ、ｑである場合に、（１・ｐ＋１・ｑ）／（１＋１）で計算される。ＰＲ（１，ａ，１）等化処理については、基準レベルは、例えば、時間（ｔ−２，ｔ−１，ｔ）においてＮＲＺＩ入力信号Ｆの値が（ｐ，ｑ，ｒ）である場合に、（１・ｐ＋ａ・ｑ＋１・ｒ）／（１＋ａ＋１）で計算される。ＰＲ（１，ｂ，ｂ，１）等化処理については、基準レベルは、例えば、時間（ｔ−３，ｔ−２，ｔ−１，ｔ）におけるＮＲＺＩ入力信号Ｆの値が（ｐ，ｑ，ｒ，ｓ）である場合に、（１・ｐ＋ｂ・ｑ＋ｂ・ｒ＋１・ｓ）／（１＋ｂ＋ｂ＋１）で計算される。ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理の基準レベルについては、例えば、時間（ｔ−４，ｔ−３，ｔ−２，ｔ−１，ｔ）においてＮＲＺＩ入力信号Ｆの値が（ｐ，ｑ，ｒ，ｓ，ｔ）である場合に、（１・ｐ＋ｃ・ｑ＋ｄ・ｒ＋ｃ・ｓ＋１・ｔ）／（１＋ｃ＋ｄ＋ｃ＋１）で計算される。上記において、ｐ、ｑ、ｒ、ｓ、ｔは、“０”または“１”の２進値である。
【００２９】
上記の４個のパーシャルレスポンス等化処理ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｄ，ｃ，ｄ，１）および再生信号処理ユニットの動作モードＥＱ（Ｔ）＿ＶＤ（Ｔ）、ＥＱ（Ｔ）＿ＶＤ（２Ｔ）、ＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードを実現するための回路を提供するために、等化処理を様々なパラメータと統合し、動作モードを様々なサンプリングレートと統合する方法について以下に説明する。
【００３０】
まず、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード用のビタビ検出器の入力ターミナルＰtを２つの並列入力ターミナル（Ｐt-1，Ｐt）に変更し、クロック周波数を２倍にすることによって、このビタビ検出器はＥＱ（Ｔ）＿ＶＤ（２Ｔ）モード用のビタビ検出器になる。この様にして、ビタビ検出器の同一の回路構成を、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モード用に提供できる。
例えば、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードにおけるＰＲ（１，１）用のビタビ検出器について以下に説明する。図１０Ａにおいて、時間ｔにおける出力ビットおよび時間ｔにおける基準レベルは、ブランチ（０００，０００）１００１、ブランチ（１００，０００）１００２、ブランチ（０００，００１）１００３、ブランチ（００１，０１１）１００４、ブランチ（１１０，１００）１００５、ブランチ（１１１，１１０）１００６、ブランチ（０１１，１１１）１００７、ブランチ（１１１，１１１）１００８の後に示されている。ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード用のビタビ検出器の入力ターミナルＰtを２つの並列入力ターミナル（Ｐt-1，Ｐt）に変更することによって、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードにおけるＰＲ（１，１）用のビタビ検出器は、図１０Ｂに示すようなトレリス図を有する。図１０Ｂにおいて、出力ビット（ｔ−１，ｔ）、すなわち、時間ｔ−１、ｔにおける出力ビット、および、基準レベル（ｔ−１，ｔ）は、ブランチ（０００，０００）１０１０、ブランチ（１００，０００）１０１１、ブランチ（１１０，０００）１０１２、ブランチ（０００，００１）１０１３、ブランチ（１００，００１）１０１４、ブランチ（０００，０１１）１０１５、ブランチ（１１１，１００）１０１６、ブランチ（０１１，１１０）１０１７、ブランチ（１１１，１１０）１０１８、ブランチ（００１，１１１）１０１９、ブランチ（０１１，１１１）１０２０、ブランチ（１１１，１１１）１０２１の後に示されている。さらに、これらのブランチは、ブランチメトリックＢ０００1、Ｂ０００2、Ｂ０００3、Ｂ００１1、Ｂ００１2、Ｂ０１１1、Ｂ１００1、Ｂ１１０1、Ｂ１１０2、Ｂ１１１1、Ｂ１１１2、Ｂ１１１3と関連付けられる。
【００３１】
同様に、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード用のビタビ検出器の入力ターミナルＰtを２つの並列入力ターミナル（Ｐt-1，Ｐt）に変更することによって、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードにおけるＰＲ（１，ａ，１）用のビタビ検出器は、図１１Ｂに示すトレリス図を有する。ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード用のビタビ検出器の入力ターミナルＰtを２つの並列入力ターミナル（Ｐt-1，Ｐt）に変更することによって、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードにおけるＰＲ（１，ｂ，ｂ，１）用のビタビ検出器は、図１２Ｂに示すトレリス図を有する。ＥＱ（Ｔ）＿ＶＤ（Ｔ）モード用のビタビ検出器の入力ターミナルＰtを２つの並列入力ターミナル（Ｐt-1，Ｐt）に変更することによって、ＥＱ（Ｔ）＿ＶＤ（Ｔ）モードにおけるＰＲ（１，ｄ，ｃ，ｄ，１）用のビタビ検出器は、図１３Ｂに示すトレリス図を有する。
【００３２】
その後、図１０Ｂ、図１０Ｃ、図１１Ｂ、図１１Ｃ、図１２Ｂ、図１２Ｃを検討すれば、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理のトレリス図が、時間ｔ−１における状態と時間ｔにおける状態について同一の関係を示すブランチを有することは明白である。したがって、これらの図は、図１４に示すような同一の関係を示すために統合可能である。様々なパラメータおよび様々なモードによる等化処理の各ブランチのための出力ビット（ｔ−１，ｔ）および基準レベル（ｔ−１，ｔ）または基準レベル（ｔ）については、図１５Ａ、図１５Ｂを参照する。図１５Ａおよび図１５Ｂは、図１４に関連し、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理の各ブランチのためのＮＲＺＩおよびＮＲＺの出力ビットと基準レベルを示す。
ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理用のトレリス図は、ビタビ検出器の応用において、図１４に示すように統合可能であるので、加算／選択／比較回路およびパスメモリユニットを共用することができる。この様に、ブランチメトリック演算回路は、図１５に係る様々な等化処理およびモードにおける基準レベルとブランチメトリックの関係を利用して、ブランチメトリックを生成することができる。この様にして、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理は、ビタビ検出器を共用することができる。
【００３３】
さらに、図１３Ｂおよび図１３Ｃと図１４に示すトレリス図を比較して、それらの統合を決定する。図１３Ｂ、図１３Ｃに示すように、ＰＲ（１，ｄ，ｃ，ｄ，１）等化処理の後のＰＲイコライザの出力信号Ｊ'は、８つの状態、すなわち、Ｓ００００、Ｓ０００１、Ｓ００１１、Ｓ０１１１、Ｓ１０００、Ｓ１１００、Ｓ１１１０、Ｓ１１１１を有する。出力ビット（ｔ−１，ｔ）および基準レベル（ｔ−１，ｔ）または基準レベル（ｔ）は、ブランチ（００００，００００）１３０１、ブランチ（１０００，００００）１３０２、ブランチ（１１００，００００）１３０３、ブランチ（００００，０００１）１３０４、ブランチ（１０００，０００１）１３０５、ブランチ（１１００，０００１）１３０６、ブランチ（００００，００１１）１３０７、ブランチ（１０００，００１１）１３０８、ブランチ（０００１，０１１１）１３０９、（１１１０，１０００）１３１０、ブランチ（０１１１，１１００）１３１１、ブランチ（１１１１，１１００）１３１２、ブランチ（００１１，１１１０）１３１３、ブランチ（０１１１，１１１０）１３１４、ブランチ（１１１１，１１１０）１３１５、ブランチ（００１１，１１１１）１３１６、ブランチ（０１１１，１１１１）１３１７、ブランチ（１１１１，１１１１）１３１８の後に示されている。図１４において、状態Ｓ０００は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ００００とＳ０００１に関連付けられており、状態Ｓ００１は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ００１１に関連付けられており、状態Ｓ０１１は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ０１１１に関連付けられており、状態Ｓ１００は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ１０００に関連付けられており、状態Ｓ１１０は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ１１１０に関連付けられており、状態Ｓ１１１は、図１３Ｂおよび図１３Ｃにおいて状態Ｓ１１１０とＳ１１１１に関連付けられている。この様にして、図１３Ｂおよび図１３Ｃと図１４のトレリス図を比較、統合、修正することによって、図１６が得られる。図１６において、ブランチ１６０１と１６０２、および、図１３Ｂおよび図１３Ｃのブランチ１３０１と１３１８と同一のブランチが含まれる。図１６に関連して、図１７Ａ、図１７Ｂは、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のすべてのブランチのためのＮＲＺＩ、ＮＲＺの出力ビットおよび基準レベルを示す表である。
【００３４】
さらに、ブランチ（００００，００００）１３０１、ブランチ（１０００，００００）
１３０２、ブランチ（１１００，００００）１３０３、ブランチ（００００，０００１）
１３０４、ブランチ（１０００，０００１）１３０５、ブランチ（１１００，０００１）
１３０６、ブランチ（００００，００１１）１３０７、ブランチ（１０００，００１１）
１３０８、ブランチ（０００１，０１１１）１３０９、ブランチ（１１１０，１０００）
１３１０、ブランチ（０１１１，１１００）１３１１、ブランチ（１１１１，１１００）
１３１２、ブランチ（００１１，１１１０）１３１３、ブランチ（０１１１，１１１０）
１３１４、ブランチ（１１１１，１１１０）１３１５、ブランチ（００１１，１１１１）
１３１６、ブランチ（０１１１，１１１１）１３１７、ブランチ（１１１１，１１１１）
１３１８は、それぞれ、ブランチメトリックＢ００００1、Ｂ００００2、Ｂ００００3、Ｂ０００１1、Ｂ０００１2、Ｂ０００１3、Ｂ００１１1、Ｂ００１１2、Ｂ０１１１1、Ｂ０１１１2、Ｂ１０００1、Ｂ１０００2、Ｂ１１００1、Ｂ１１００2、Ｂ１１１０1、Ｂ１１１０2、Ｂ１１１０3、Ｂ１１１１1、Ｂ１１１１2、Ｂ１１１１3と関連付けられる。
【００３５】
図１７Ａ、図１７Ｂにおいて、“ｉｎ”は、基準レベルが入力電圧と等しくなることを示しており、したがって、対応するブランチメトリックは“０”または無視できる。基準レベルが無限大“∞”に設定される場合、計算による対応するブランチメトリックも無限大となる。この様に、加算／比較／選択回路がパスを選択する場合、無限大ブランチメトリックになるようなパスは、決して選択されない。この様に、それは、対応するブランチが存在しないことを示している。ＥＱ（Ｔ）＿ＶＤ（２Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理のブランチメトリックＢ０００１1、Ｂ０００１2、Ｂ０００１3、Ｂ１１１０1、Ｂ１１１０2、Ｂ１１１０3については、対応する基準レベルは無限大である。したがって、それは、ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理の状態Ｓ０００１、Ｓ１１１０が存在しないことを示している。ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理の不在のブランチや状態を図１７Ａ、図１７Ｂから除くと、図１７Ａ、図１７Ｂは、図１４に示すようなトレリス図となる。
【００３６】
同様に、ＥＱ（Ｔ）＿ＶＤ（２Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のブランチメトリックＢ０１１１1、Ｂ１０００2については、対応する基準レベルが無限大である。したがって、それは、ブランチ（００００，０１１１）およびブランチ（１１１１，１０００）が存在しないことを示している。ブランチ（００００，０１１１）およびブランチ（１１１１，１０００）を図１７Ａ、図１７Ｂから除くと、図１７Ａ、図１７Ｂは、図１３Ｂ、図１３Ｃに示すようなトレリス図となる。
【００３７】
図１８を参照して、本発明の好適な実施形態に係るＰＲＭＬ信号処理装置のためのビタビ検出器が示されている。図１８において、ビタビ検出器１８００は、入力バッファ１８０２と、ブランチメトリック演算ユニット１８０４と、加算／比較／選択（ＡＣＳ）回路１８０６と、パスメモリユニット１８０８と、クロックバッファ１８１０とを備えている。ビタビ検出器１８００は、ＰＲイコライザの出力信号Ｊ'を受信する。ビタビ検出器１８００において、入力バッファ１８０２は、まず信号Ｊ'を処理し、並列ＰＲイコライザ出力信号Ｊを生成する。そして、信号Ｊは、ブランチメトリック演算回路１８０４に入力され、結果的にブランチメトリックＢとなる。次に、ＡＣＳ回路１８０６は、ブランチメトリックＢを使用してパスメトリックＰを得て、パス制御信号Ｈを出力する。その後、パスメモリユニット１８０８は、ブランチ制御信号Ｈを受信し、信号Ｚをビタビ検出器１８００の出力信号として出力する。さらに、クロックバッファ１８１０は、様々なモードの要件に応じてクロック周波数を調節するために利用され、ブランチメトリック演算回路１８０４、ＡＣＳ回路１８０６、パスメモリユニット１８０８に、適切な周波数のクロック信号を与える。
【００３８】
図１９を参照して、図１８のブランチメトリック演算回路１８０４の構成ブロック図が示されている。上記のように、逐次フォーマットのＰＲイコライザの出力信号Ｊ'は、入力バッファ１８０２によってＰＲイコライザの並列出力信号Ｊに変換される。そして、信号Ｊは、並列の入力ターミナルＰtおよびＰt-1を介してブランチメトリック演算回路１８０４に送信される。ここで、信号Ｊは、信号ＪtおよびＪt-1を含んでいる。
【００３９】
ＥＱ（Ｔ）＿ＶＤ（Ｔ）またはＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおいて、同一の回路が使用される。ビタビ検出器１８００は、２つの入力ターミナルＰt、Ｐt-1を使用し、図１に示す従来の方法で使用される周期の２倍のクロック周期で動作する。さらに、Ｂ００００0〜Ｂ１１１１3までの各ブランチメトリックは、（Ｊt−Ｌi）2＋（Ｊt-1−Ｌj）2（ただし、Ｌi、Ｌjは、図１７Ａ、図１７Ｂに示すＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のブランチメトリックのための時間ｔおよび時間ｔ−１における基準レベルを表す）に等しい。
【００４０】
図１９において、スイッチ１９０２は、ターミナルＮ１に切り替えられて、入力ターミナルＰt-1に接続され、スイッチ１９０４は、ターミナルＮ４に切り替えられて、スイッチ１９０６に接続される。スイッチ１９０６は、実行すべき等化処理に応じて基準レベルレジスタ１９１２、１９１４、１９１６、１９１８から１つ選択するために使用される。ここで、等化処理は、ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）の何れかとすることができる。基準レベルレジスタ１９１２は、ＰＲ（１，１）等化処理用の基準レベルを記憶し、Ｌ１1＝０、Ｌ２1＝０．５、Ｌ３1＝１の値を有する。基準レベルレジスタ１９１４は、は、ＰＲ（１，ａ，１）等化処理用の基準レベルを記憶し、Ｌ１2＝０、Ｌ２2＝１／（ａ＋２）、Ｌ３2＝（ａ＋１）／（ａ＋２）、Ｌ４2＝１の値を有する。さらに、基準レベルレジスタ１９１６、１９１８は、それぞれ、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）用の基準レベルを記憶する。同様に、基準レベルレジスタ１９１６，１９１８にそれぞれ記憶されるＬ１3〜Ｌ５3、Ｌ１4〜Ｌ８4の値は、図１７Ａ、図１７Ｂから導出可能である。簡略化のため、これについての再度の説明は行わない。
【００４１】
基準レベルレジスタ１９１２、１９１４、１９１６、１９１８から選択された１つに記憶されている値は、減算平方演算ユニット１９０８に、さらにスイッチ１９０４を介して減算平方演算ユニット１９１０に送信される。減算平方演算ユニットにおいて、信号Ｊtと各基準レベルとの差の平方および信号Ｊt-1と各基準レベルとの差の平方がすべての基準レベルについて演算される。そして、結果は、ブランチマッパ１９２０に送信され、ブランチマッパ１９２０は、図１７Ａ、図１７Ｂに示すブランチメトリックＢ００００1〜Ｂ１１１１3を出力する。
【００４２】
ＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおいては、１つの入力ターミナルＰtだけが必要である。この様にして、スイッチ１９０２、１９０４は、それぞれ、ターミナルＮ２、Ｎ３に切り替えられ、減算平方演算ユニット１９１０は、Ｊt-Ｊtを実行し、すなわち、常にゼロを出力する。したがって、ブランチマッパ１９２０は、減算平方演算ユニット１９０８からの出力を受信するだけである。さらに、各ブランチメトリックＢ００００0〜Ｂ１１１１3は、（Ｊt−Ｌi）2（ただし、Ｌiは、図１７Ａ、図１７Ｂに示すＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のブランチメトリックのための時間ｔにおける基準レベルを表す）に等しい。
【００４３】
図１８において、ＡＣＳ回路１８０６は、パスメトリックＰ００００、Ｐ０００１、Ｐ００１１、Ｐ０１１１、Ｐ１０００、Ｐ１１００、Ｐ１１１０、Ｐ１１１１を演算し、ブランチメトリック演算回路１８０４から得られるブランチメトリックＢ００００0〜Ｂ１１１１3を用いて、パス制御信号Ｈ００００、Ｈ０００１、Ｈ００１１、Ｈ０１１１、Ｈ１０００、Ｈ１１００、Ｈ１１１０、Ｈ１１１１を出力する。さらに、パスメトリックＰ００００、Ｐ０００１、Ｐ００１１、Ｐ０１１１、Ｐ１０００、Ｐ１１００、Ｐ１１１０、Ｐ１１１１は、初期値"０"を有し、パス制御信号Ｈ００００、Ｈ０００１、Ｈ００１１、Ｈ０１１１、Ｈ１０００、Ｈ１１００、Ｈ１１１０、Ｈ１１１１は、以下のようにして演算される。
P0000+B00001/P1000+B00002/P1100+B00003=min[P0000+B00001,P1000+B00002,P1100+B00003]の場合、H0000=0/1/2
P0000+B00011/P1000+B00012/P1100+B00013=min[P0000+B00011,P1000+B00012,P1100+B00013]の場合、H0001=0/1/2
P0000+B00111/P1000+B00112=min[P0000+B00111,P1000+B00112]の場合、H0011=0/1
P0000+B01111/P0001+B01112=min[P0000+B01111,P0001+B01112]の場合、H0111=0/1
P1110+B10001/P1111+B10002=min[P1110+B10001,P1111+B10002]の場合、H1000=0/1
P0111+B11001/P1111+B11002=min[P0111+B11001,P1111+B11002]の場合、H1100=0/1
P0011+B11101/P0111+B11102/P1111+B11103=min[P0011+B11101,P0111+B11102,P1111+B11103]の場合、H1110=0/1/2
P0011+B11111/P0111+B11112/P1111+B11113=min[P0011+B11111,P0111+B11112,P1111+B11113]の場合、H1111=0/1/2
ＡＣＳ１８０６がパス制御信号Ｈ００００、Ｈ０００１、Ｈ００１１、Ｈ０１１１、Ｈ１０００、Ｈ１１００、Ｈ１１１０、Ｈ１１１１を出力した後、ＡＣＳ１８０６は、パスメトリックＰ００００、Ｐ０００１、Ｐ００１１、Ｐ０１１１、Ｐ１０００、Ｐ１１００、Ｐ１１１０、Ｐ１１１１を以下のようにして更新する。
P0000(t+1)=min[P0000(t)+B00001(t),P1000(t)+B00002(t),P1100(t)+B00003(t)]
P0001(t+1)=min[P0000(t)+B00011(t),P1000(t)+B00012(t),P1100(t)+B00013(t)]
P0011(t+1)=min[P0000(t)+B00111(t),P1000(t)+B00112(t)]
P0111(t+1)=min[P0000(t)+B01111(t),P0001(t)+B01112(t)]
P1000(t+1)=min[P1110(t)+B10001(t),P1111(t)+B10002(t)]
P1100(t+1)=min[P0111(t)+B11001(t),P1111(t)+B11002(t)]
P1110(t+1)=min[P0011(t)+B11101(t),P0111(t)+B11102(t),P1111(t)+B11103(t)]
P1111(t+1)=min[P0011(t)+B11111(t),P0111(t)+B11112(t),P1111(t)+B11113(t)]
図２０を参照して、パスメモリユニット１８０８の回路が示されている。パスメモリユニット１８０８は、ｎ個の検出シーケンススイッチ２００１1〜２００２nと、８（ｎ−１）個の遅延ユニット２００４とを備えている。そして、８個の遅延ユニットにより各２つの隣接検出シーケンススイッチ間が連結されている。さらに、Ｈ００００、Ｈ０００１、Ｈ００１１、Ｈ０１１１、Ｈ１０００、Ｈ１１００、Ｈ１１１０、Ｈ１１１１を含むパス制御信号Ｈは、検出シーケンススイッチに入力される。各時点において、パスメモリユニット１８０８は、１ビットの２進値を出力する。
【００４４】
図１７Ａ、図１７Ｂに示すように、ＥＱ（２Ｔ）＿ＶＤ（２Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のブランチメトリックは、異なる方法で出力ビットに関連付けられる。具体的には、状態Ｂ００００、Ｂ０００１、Ｂ００１１、Ｂ０１１１、Ｂ１０００、Ｂ１１００、Ｂ１１１０、Ｂ１１１１は、それぞれ、ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理のＮＲＺＩの出力ビット（００，ｘｘ，０１，１１，００，１０，ｘｘ，１１）、および、ＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理のＮＲＺＩの出力ビット（００，ｘｘ，０１，００，００，０１，ｘｘ）に関連付けられる。さらに、これらの状態は、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のＮＲＺＩの出力ビット（００，０１，１１，１１，００，００，１０，１１）、および、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のＮＲＺの出力ビット（００，０１，００，００，００，００，０１，００）に関連付けられる。出力ビットとブランチメトリックのこれらの関係は、それぞれ、レジスタ２００６、２００８、２０１２、２０１４に記憶される。様々なパラメータを用いる図示の等化処理に応じて、スイッチ２０１０は、検出シーケンススイッチ２００２1の入力ターミナルＸ１〜Ｘ８の入力信号としてレジスタの１つを選択するようになっている。
図２０を再び参照して、パス制御信号が（Ｈ００００，Ｈ０００１，Ｈ００１１，Ｈ０１１１，Ｈ１０００，Ｈ１１００，Ｈ１１１０，Ｈ１１１１）＝（０，０，０，０，０，０，０，０）である場合の検出シーケンススイッチ２００２が示されている。図２０において、検出シーケンススイッチ２００２ｎの出力ターミナルＹ１は、パスメモリユニット１８０８の出力として使用される。この様にして、ビタビ検出器は、｛０，１｝のＮＲＺＩまたはＮＲＺ出力信号Ｚを得る。
【００４５】
図２０において、検出シーケンススイッチ２００２における接続は、図１６に示すトレリス図によるものであり、パス制御信号Ｈ００００を例示したものである。Ｐ００００＋Ｂ００００1が、Ｐ００００＋Ｂ００００1、Ｐ１０００＋Ｂ００００2、Ｐ１１００＋Ｂ００００3のうちの最小値である場合、パス制御信号Ｈ００００は“０”に設定され、Ｂ００００1に関連するブランチＢ（００００，００００）が選択されることを示し、そして、入力ターミナルＸ１が、検出シーケンススイッチ２００２1〜２００２nの出力ターミナルＹ１に接続される。同様に、その他のパス制御信号も、各検出シーケンススイッチにおける接続を示すために使用される。簡潔化のため、詳細な説明は行わない。
【００４６】
図２１を参照して、ＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰ（１，２，１）等化処理のための図１８のブランチメトリック演算回路１８０４の構成ブロック図が示されている。減算平方演算ユニット２１０２は、それぞれ、Ｊt−１．０、Ｊt−０．７５、Ｊt−０．２５、Ｊt−０の平方を演算し、減算平方演算ユニット２１０４は、それぞれ、Ｊt-1−１．０、Ｊt-1−０．７５、Ｊt-1−０．２５、Ｊt-1−０の平方を演算する。これらの平方を用いて加算を行った後、加算器２１０８は、それぞれ、ブランチメトリックＢ００００、Ｂ０００１、Ｂ００１１、Ｂ０１１１、Ｂ１０００、Ｂ１１００、Ｂ１１１０、Ｂ１１１１を出力する。さらに、ブランチマッパ２１０６は、加算器２１０８の全てと、加算器２１０８の接続とで構成されている。
【００４７】
以上、例示や好適な実施形態により本発明を説明してきたが、本発明はこの開示された実施形態に限定されるものではないと理解される。むしろ、様々な変更および同様の構成や方法も含むことを意図し、したがって、添付の請求項の範囲は、この様な変更および同様の構成や方法も含むように最も広範な解釈に従うものとする。
【００４８】
【発明の効果】
上記のように、本発明に係るビタビ検出器は、ハードディスクドライブ、テープシステム、光ディスクなど、様々なＰＲＭＬ信号処理装置に使用可能である。様々なシステムにおいて様々なパラメータを用いて様々なＰＲ等化処理を行うには、様々なビタビ検出器を設計する必要があり、すなわち、ＰＲ等化処理に応じて様々なトレリス図および基準レベルを提供する必要がある。本発明の実施形態により、様々なＰＲ等化処理に関連する様々なトレリス図の統合方法を説明した。この様にして、様々なトレリス図または基準レベルに関連するビタビ検出器を単一のハードウェアで実施することができる。したがって、ハードウェア空間を節約し、様々なＰＲ等化処理を好都合に切り替えるという目的が達成される。
【図面の簡単な説明】
【図１】ＭＥ記録フォーマットでのＰＲＭＬ信号処理のための装置のブロック図である。
【図２】図１に示す信号の波形と、光ディスク上の対応ピットを示す。
【図３】図１の従来のＰＲイコライザを示すブロック図である。
【図４】図１に示すビタビ検出器を示すブロック図である。
【図５】図４に示すブランチメトリック演算回路を示すブロック図である。
【図６】図４に示すＡＣＳ回路を示すブロック図である。
【図７】図４に示すパスメモリユニットを示すブロック図である。
【図８Ａ】図７に示す検出シーケンススイッチの入力と出力との接続およびスイッチング関係を示す。
【図８Ｂ】図７に示す検出シーケンススイッチの入力と出力との接続およびスイッチング関係を示す。
【図８Ｃ】図７に示す検出シーケンススイッチの入力と出力との接続およびスイッチング関係を示す。
【図８Ｄ】図７に示す検出シーケンススイッチの入力と出力との接続およびスイッチング関係を示す。
【図９】信号レベル遷移ルールのトレリス図を示す。
【図１０Ａ】ＰＲ（１，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１０Ｂ】ＰＲ（１，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１０Ｃ】ＰＲ（１，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１１Ａ】ＰＲ（１，ａ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１１Ｂ】ＰＲ（１，ａ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１１Ｃ】ＰＲ（１，ａ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１２Ａ】ＰＲ（１，ｂ，ｂ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１２Ｂ】ＰＲ（１，ｂ，ｂ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１２Ｃ】ＰＲ（１，ｂ，ｂ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１３Ａ】ＰＲ（１，ｄ，ｃ，ｄ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１３Ｂ】ＰＲ（１，ｄ，ｃ，ｄ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１３Ｃ】ＰＲ（１，ｄ，ｃ，ｄ，１）等化処理用のビタビ検出器に関連するトレリス図である。
【図１４】ＥＱ（Ｔ）＿ＶＤ（２Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理のためのトレリス図を統合したトレリス図である。
【図１５Ａ】図１４に関連する表であり、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理の各ブランチのためのＮＲＺＩおよびＮＲＺの出力ビットと基準レベルを示す。
【図１５Ｂ】図１４に関連する表であり、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）等化処理の各ブランチのためのＮＲＺＩおよびＮＲＺの出力ビットと基準レベルを示す。
【図１６】図１３Ｂ、図１３Ｃを用いて得られるトレリス図、および、比較、統合、修正の後の図１４のトレリス図である。
【図１７Ａ】図１６に関連する表であり、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のすべてのブランチのためのＮＲＺＩおよびＮＲＺの出力ビットと基準レベルを示す。
【図１７Ｂ】図１６に関連する表であり、ＥＱ（Ｔ）＿ＶＤ（Ｔ）およびＥＱ（２Ｔ）＿ＶＤ（２Ｔ）モードにおけるＰＲ（１，１）、ＰＲ（１，ａ，１）、ＰＲ（１，ｂ，ｂ，１）、ＰＲ（１，ｃ，ｄ，ｃ，１）等化処理のすべてのブランチのためのＮＲＺＩおよびＮＲＺの出力ビットと基準レベルを示す。
【図１８】本発明の好適な実施形態に係るＰＲＭＬ信号処理装置のためのビタビ検出器のブロック図である。
【図１９】図１８に示すブランチメトリック演算回路を示す構成ブロック図である。
【図２０】図１８に示すパスメトリック演算回路を示す構成ブロック図である。
【図２１】ＥＱ（Ｔ）＿ＶＤ（２Ｔ）モードにおける図１８に示すブランチメトリック演算回路を示す構成ブロック図である。
【図１】
0003680140.tif 000002
【図２】
0003680140.tif 000003
【図３】
0003680140.tif 000004
【図４】
0003680140.tif 000005
【図５】
0003680140.tif 000006
【図６】
0003680140.tif 000007
【図７】
0003680140.tif 000008
【図８Ａ】
0003680140.tif 000009
【図８Ｂ】
0003680140.tif 000010
【図８Ｃ】
0003680140.tif 000011
【図８Ｄ】
0003680140.tif 000012
【図９】
0003680140.tif 000013
【図１０Ａ】
0003680140.tif 000014
【図１０Ｂ】
0003680140.tif 000015
【図１０Ｃ】
0003680140.tif 000016
【図１１Ａ】
0003680140.tif 000017
【図１１Ｂ】
0003680140.tif 000018
【図１１Ｃ】
0003680140.tif 000019
【図１２Ａ】
0003680140.tif 000020
【図１２Ｂ】
0003680140.tif 000021
【図１２Ｃ】
0003680140.tif 000022
【図１３Ａ】
0003680140.tif 000023
【図１３Ｂ】
0003680140.tif 000024
【図１３Ｃ】
0003680140.tif 000025
【図１４】
0003680140.tif 000026
【図１５Ａ】
0003680140.tif 000027
【図１５Ｂ】
0003680140.tif 000028
【図１６】
0003680140.tif 000029
【図１７Ａ】
0003680140.tif 000030
【図１７Ｂ】
0003680140.tif 000031
【図１８】
0003680140.tif 000032
【図１９】
0003680140.tif 000033
【図２０】
0003680140.tif 000034
【図２１】
0003680140.tif 000035