(57)【特許請求の範囲】
【請求項１】
プロセス・シミュレーションの結果として得られたＬＳＩのデバイス構造を基に、前記ＬＳＩの電気的特性を模擬評価するデバイス・シミュレーション装置であって、
寸法を除いて同じ構造を有する複数の仮想デバイスをデバイス・シミュレーションの対象とし、
前記仮想デバイス上の領域と、その領域に設定するべきメッシュの種類との関係を定義した構造定義ファイルを備え、
前記領域は、前記仮想デバイスの構造物の寸法が代入される変数を基礎とする演算式により定義され、
前記演算式は、個々の仮想デバイスについて前記寸法が代入されることにより、当該仮想デバイスにおいて電気的特性が同じになる連続領域を導出し、かつ、
前記複数の仮想デバイスのそれぞれにつき導出される前記連続領域は、ＬＳＩの構造上、互いに対応する領域であることを特徴とするデバイス・シミュレーション装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デバイス・シミュレーション装置に関し、特にＬＳＩのデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーション装置に関する。
【０００２】
【従来の技術】
従来、ＬＳＩのデバイスの模擬試作を行って、プロセス条件とデバイス形状または不純物分布（プロファイル）との関係を見積もるプロセス・シミュレーションと、ＬＳＩのデバイス構造を基に電気的特性を模擬評価するデバイス・シミュレーションとを用いて、半導体プロセス・デバイス・シミュレーションを行っていた。
【０００３】
図５（Ａ）は、従来の半導体プロセス・デバイス・シミュレーションのフローチャートを示す。図５（Ａ）に示されるように、想定するプロセス条件に対する電気的特性を予測する場合、プロセス・シミュレーション（ステップＳ２００ないしＳ２２０）では、まずプロセス条件を入力し（ステップＳ２００）、これに基づいてプロセス・シミュレーションを行い（ステップＳ２１０）、デバイス形状や不純物プロファイルの出力を行う（ステップＳ２２０）。ここで、入力されるプロセス条件としては、ステップＳ２００に示されているように、例えば、基板濃度（１Ｅ１５ｃｍ−３）、酸化（８５０℃、１０分、Ｏ２）、イオン注入（Ｂｏｒｏｎ、３０ＫｅＶ、４Ｅ１２ｃｍ−２）等である。図５（Ｂ）は、ステップＳ２２０で出力されるデバイス形状や不純物プロファイルの例を示す。図５（Ｂ）で、符号４０はデバイス形状におけるゲート、４２はソース、４４はドレイン、４６はバルク（Bulk）である。
【０００４】
次に、デバイス・シミュレーション（ステップＳ２３０ないしＳ２６０）では、ステップＳ２２０におけるデバイス形状や不純物プロファイルからメッシュを設定し（ステップＳ２３０）、バイアス条件を入力して（ステップＳ２４０）、これに基づいてデバイス・シミュレーションを行い（ステップＳ２５０）、電気的特性の出力を行う（ステップＳ２６０）。ここでステップＳ２４０で入力されるバイアス条件は、例えば図５（Ｃ）に示されるような電圧（Ｖ）と電流（Ｉ）との間の条件である。
【０００５】
従来のデバイス・シミュレーションにおけるメッシュ生成法は、例えば文献（A.F. Franz, G.A. Franz, S. Selberherr, C. Ringhofer and P. Markowich, "Finite Boxes A Generalization of the Finite-Difference Method Suitable for Semiconductor Device Simulation," IEEE Trans. Electron Devices, Vol.ED-30, No. 9, pp. 1070-1082, 1983）に示されている。この文献に記載されているように、前処理部分で、材質界面やＰＮ接合付近にメッシュを細かく設定するような経験的な方法、または計算途中で物理量の変化の激しい領域にメッシュを増やす方法等が主流であった。
【０００６】
従来のデバイス・シミュレーションにおける不純物プロファイル設定方法は、深さ方向にガウス分布、チャネル方向に誤差関数等を用いる幾何学的な設定方法、またはプロセス・シミュレーションによって得られた不純物プロファイルを取り込む方法等が用いられていた。
【０００７】
従来のデバイス・シミュレーションにおける構造定義データ入力ファイルに関しては、一般に解析領域や寸法が異なる解析対象物に対し、それぞれ入力ファイルを別個に用意する必要があった。図６（Ａ）と（Ｃ）とは各々異なる解析対象を示し、図６（Ｃ）と（Ｄ）とは各々図６（Ａ）、（Ｃ）に対応する入力ファイルを示す。例えば図６（Ａ）でＬｇはゲート長（１．４μｍ）であり、対図６（Ａ）に対応する図６（Ｂ）で、メッシュ（ｍｅｓｈ）は寸法が−１．２から−０．７までは数値４で指定されている。他も同様であるため説明は省略する。
【０００８】
【発明が解決しようとする課題】
従来の方法では、ゲート長Ｌｇまたはゲート幅Ｗの異なる複数個の解析対象物に対して、それぞれに対応する入力ファイルを準備する必要があるため、煩雑であるだけではなく、入力ミスを招く可能性も高くなるという問題があった。
【０００９】
そこで、本発明の目的は、上記問題を解決するためになされたものであり、異なる複数の解析対象物毎に入力ファイルを準備する必要を無くすことができるデバイス・シミュレーション装置を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１記載の発明のデバイス・シミュレーション装置は、プロセス・シミュレーションの結果として得られたＬＳＩのデバイス構造を基に、前記ＬＳＩの電気的特性を模擬評価するデバイス・シミュレーション装置であって、
寸法を除いて同じ構造を有する複数の仮想デバイスをデバイス・シミュレーションの対象とし、
前記仮想デバイス上の領域と、その領域に設定するべきメッシュの種類との関係を定義した構造定義ファイルを備え、
前記領域は、前記仮想デバイスの構造物の寸法が代入される変数を基礎とする演算式により定義され、
前記演算式は、個々の仮想デバイスについて前記寸法が代入されることにより、当該仮想デバイスにおいて電気的特性が同じになる連続領域を導出し、かつ、
前記複数の仮想デバイスのそれぞれにつき導出される前記連続領域は、ＬＳＩの構造上、互いに対応する領域であることを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１におけるメッシュ設定方法のフローチャートを示し、図２（Ａ）、（Ｂ）は本発明の実施の形態１におけるプロセス・シミュレーションの結果をデバイス・シミュレーションに持ち込む方法を説明するものであり、図２（Ａ）はプロセス・シミュレーションの結果、図２（Ｂ）はデバイス・シミュレーション構造を示す。図２（Ａ）、（Ｂ）で、符号１３はＳｉＯ２、１０はＳｉＯ２１３上のＰｏｌｙＳｉ、１４ａと１４ｂとは空気、１９はＳｉ、１８はＢ、１６ａと１６ｂとはＡｓ、２７はＡｓ１６ａの横のＰ、１１はゲート長Ｌｇの検索開始位置（Ｌｇ−ｓｔａｒｔ）、１２はゲート長Ｌｇの検索終了位置（Ｌｇ−ｅｎｄ）、２０はゲート、２２はソース、２６はドレイン、２４はオリジン（Ｏｒｉｇｉｎ）、２８は酸化膜の厚さ（Ｔｏｘ）、２９はバルク（Ｂｕｌｋ）である。以下、図２（Ａ）、（Ｂ）を適宜参照しつつ図１に示されるメッシュ設定方法のフローチャートを説明する。
【００１３】
図１に示すように、まず比較的荒目に初期メッシュを設定する（ステップＳ１１０）。次に、デバイス・シミュレーション構造定義に用いるゲート長Ｌｇまたは酸化膜の厚さＴｏｘをプロセス・シミュレーション結果から抽出する。例えば、ゲート長Ｌｇを抽出する場合、検索開始位置Ｌｇ−ｓｔａｒｔ１１と検索方向（例えば検索というＸ軸方向の矢印で示されるようにＸ軸方向）とを指定して、材質の異なる位置（空気１４ａ／ＰｏｌｙＳｉ１０、ＰｏｌｙＳｉ１０／空気１４ｂ）を各々検索し（検索手段）、ゲート長Ｌｇ＝Ｌｇ−ｅｎｄ１２ − Ｌｇ−ｓｔａｒｔ１１として、図２（Ｂ）に示されるようにデバイス・シミュレーション構造に持ち込む。同様にして、酸化膜の厚さＴｏｘを材質の異なる位置（ＰｏｌｙＳｉ１０／ＳｉＯ２１３、ＳｉＯ２１３／Ｐ２７）を各々検索し、それらの位置の差から抽出する（ステップＳ１２０）。
【００１４】
ＰＮ接合位置も、上述と同様にして検索開始位置と方向とを指定して、プロセス・シミュレーション結果から抽出する（ステップＳ１３０）。さらに、隣り合うメッシュの不純物濃度比が大きくなる位置を同様にして抽出し（ステップＳ１４０）、これらの位置にメッシュが細かくなるように最大メッシュ数（Ｎmax）を考慮して（ステップS１６０）メッシュ（Ntotal）を再設定する（ステップS１５０、分割手段）。
【００１５】
以上より、実施の形態１によれば、プロセス・シミュレーションの結果から、材質界面位置、ＰＮ接合位置および隣接するメッシュ点におけるドーパント濃度比の大きい位置等の位置情報を検索開始位置と検索方向とを指定して検索することができ、得られた位置情報を用いて、デバイス・シミュレーションに用いるメッシュを分割することができる。この結果、プロセス・シミュレーションの形状計算結果をデバイス・シミュレーション構造定義に正確に反映できるため、少ないメッシュ数で効率良くメッシュ設定を行うことができる。
【００１６】
実施の形態２．
図３（Ａ）、（Ｂ）および（Ｃ）は、本発明の実施の形態２におけるプロセス・シミュレーションの不純物プロファイルをデバイス・シミュレーション構造へマッピングする方法を説明する。図３（Ａ）ないし（Ｃ）で図２と同じ符号を付した個所は同じ部分を示すため説明は省略する。
【００１７】
図３（Ａ）ないし（Ｃ）で、符号３０、３４および３６は各々プロセス・シミュレーションにおける不純物のマッピングポイント、３２、３５および３７は各々マッピングポイント３０、３４および３６に対応するデバイス・シミュレーションにおける不純物のマッピングポイントである。
【００１８】
図３（Ａ）に示されるように、プロセス・シミュレーションのＳｉ１９／ＳｉＯ２１３界面位置３０を原点（０，０）に設定しても、酸化工程が含まれる場合、界面位置３２はＳｉ１９側（０，−０．０２）に後退する。したがって、デバイス・シミュレーション構造に不純物プロファイルをマッピングする場合は、プロセス・シミュレーションの界面位置を検索し、その界面位置がデバイス・シミュレーション構造の界面位置になるように配慮する（マッピング手段）。
【００１９】
図３（Ｂ）に示されるように、ゲート２０端の不純物プロファイルを精度良くデバイス・シミュレーション構造に取り入れたい場合、ゲート２０端位置３４を検索し、プロセス・シミュレーションのゲート２０端位置３４のプロファイルがデバイス・シミュレーション構造のゲート２０端位置３５に重なるようにマッピングする（マッピング手段）。
【００２０】
図３（Ｃ）に示されるように、フィールド構造のようなＳｉ１９／ＳｉＯ２１３界面が平坦ではない場合、プロセス・シミュレーション構造の任意の位置、例えばＰＮ接合位置３６がデバイス・シミュレーション構造のユーザ指定位置３７（基準）に重なるようにマッピングする（マッピング手段）。
【００２１】
以上より、実施の形態２によれば、材質位置検索またはＰＮ接合位置検索の情報を用いることにより、プロセス・シミュレーションの不純物プロファイルを精度良くデバイス・シミュレーション構造へマッピングすることができる。
【００２２】
実施の形態３．
図４（Ａ）、（Ｂ）および（Ｃ）は、本発明の実施の形態３における構造定義ファイルの記述方法を説明する。図４で図６と同じ符号を付した個所は同じ部分を示すため説明は省略する。図４（Ａ）、（Ｂ）に示されるようなメッシュ設定を記述する場合、各寸法を変数として扱い、図４（Ｃ）に示されるように、この変数間の演算によりメッシュ設定の範囲を定義する。解析領域やその他の定義文も変数の演算により指定する。図４（Ｃ）に示される記述方法はあくまでも一例であり、変数やその他の演算を用いた記述方法を用いても良いことはもちろんである。
【００２３】
以上より、実施の形態３によれば、構造定義ファイルを変数の演算で定義することにより、解析領域または寸法が変更した場合であっても１つの入力ファイルで対応することができ、汎用的に扱うことができる。ユーザの入力ミスも減少させることができる。
【００２４】
【発明の効果】
以上より、本発明のデバイス・シミュレーション装置によれば、異なる複数の解析対象物毎に入力ファイルを準備する必要を無くすことができるデバイス・シミュレーション装置、方法および記録媒体を提供することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１におけるメッシュ設定方法を示すフローチャートである。
【図２】  本発明の実施の形態１におけるプロセス・シミュレーションの結果をデバイス・シミュレーションに持ち込む方法を説明する図である。
【図３】  本発明の実施の形態２におけるプロセス・シミュレーションの不純物プロファイルをデバイス・シミュレーション構造へマッピングする方法を説明する図である。
【図４】  本発明の実施の形態３における構造定義ファイルの記述方法を説明する図である。
【図５】  従来の半導体プロセス・デバイス・シミュレーションを示すフローチャートである。
【図６】  従来の、異なる解析対象に対する入力ファイルを示す図である。
【符号の説明】
１０ ＰｏｌｙＳｉ、 １１ ゲート長Ｌｇの検索開始位置（Ｌｇ−ｓｔａｒｔ）、 １２ ゲート長Ｌｇの検索終了位置（Ｌｇ−ｅｎｄ）、 １３ ＳｉＯ２、 １４ａ，１４ｂ 空気、 １６ａ，１６ｂ Ａｓ、 １８ Ｂ、 １９ Ｓｉ、 ２０，４０ ゲート、２２，４２ ソース、 ２４ オリジン（Ｏｒｉｇｉｎ）、 ２６，４４ ドレイン、 ２７ Ｐ、 ２８ 酸化膜の厚さ（Ｔｏｘ）、 ２９，４６ バルク（Ｂｕｌｋ）、 ３０，３２，３４，３５，３６，３７ マッピングポイント。
【図１】
0003720247.tif 000002
【図２】
0003720247.tif 000003
【図３】
0003720247.tif 000004
【図４】
0003720247.tif 000005
【図５】
0003720247.tif 000006
【図６】
0003720247.tif 000007