(57)【特許請求の範囲】
【請求項１】
少なくとも下層配線層と、
前記下層配線層上の層間絶縁膜と
前記下層配線層に接続され、かつ前記層間絶縁膜の上表面とほぼ同一の表面をなす上表面を有する上層配線層とを備え、
前記層間絶縁膜は、少なくとも第１絶縁膜と、
前記第１絶縁膜よりもエッチングレートの小さい第２絶縁膜と、
第３絶縁膜とをこの順で備えており、
前記第２絶縁膜は、前記第２絶縁膜を貫通する長軸及び短軸を有した開口を備え、
前記第３絶縁膜は、前記上層配線層が配線される配線パターン溝を備え、
前記第１絶縁膜は、前記開口と前記配線パターン溝とが平面視してオーバーラップする部分のみからなるコンタクトホールを備え、かつ前記下層配線層と前記上層配線層とは前記コンタクトホールと前記平面視してオーバーラップする部分の前記開口を介して接続されており、
前記開口の形状は、
前記配線パターン溝の延設方向に直交する方向においては、最大寸法が前記配線パターン溝の幅よりも大きく、かつ
前記配線パターン溝の延設方向においては、最大寸法が前記配線パターン溝の幅と略等しい大きさであることを特徴とする半導体装置。
【請求項２】
前記層間絶縁膜が、さらに、前記第３絶縁膜上に、前記第２絶縁膜と同じ材料で形成された第４絶縁膜を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
下層配線層と上層配線層とを接続するに際して、
(i)前記下層配線層上に、第１絶縁膜と前記第１絶縁膜よりもエッチングレートの小さい第２絶縁膜とを形成し、
(ii)下記(iv)で形成することとなる配線パターン溝の形状を考慮して、
開口を、前記開口の長軸方向が、前記配線パターン溝の延設方向に直交する方向と一致するように、かつ
前記開口の短軸方向が、前記配線パターン溝の延設方向と一致するように、前記第２絶縁膜に形成し、
(iii)前記開口を含む前記第２絶縁膜上に第３絶縁膜を形成し、
(iv)前記第３絶縁膜上にレジストを塗布して所望の形状にパターニングし、前記レジストをマスクとして、前記第３絶縁膜をエッチングして、前記第３絶縁膜に前記第２絶縁膜に至る前記配線パターン溝を形成し、さらに、
前記開口を介して、前記配線パターン溝中の前記開口下の前記第１絶縁膜をエッチングして、前記下層配線層に至るコンタクトホールを自己整合的に形成し、
(v)前記コンタクトホール及び前記配線パターン溝を含む前記第３絶縁膜上に金属材料を積層し、パターニングして前記コンタクトホールを埋設するとともに、前記配線パターン溝に前記上層配線層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第３絶縁膜上に、さらに、前記第３絶縁膜に対してエッチングバリアとなる第４絶縁膜を形成し、前記第４及び前記第３絶縁膜をエッチングして、前記第４及び前記第３絶縁膜に、前記配線パターン溝を形成することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は半導体装置及びその製造方法に関し、より詳細には、多層配線構造を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、下部電極や下層配線と、これら下部電極及び下部配線との間にコンタクト部を有する上層配線とを形成する場合、下部電極や下層配線上に層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを開口し、これを介してＡｌ−Ｓｉ膜等を形成し、所定パターンにパターニングして配線を形成する。しかし、この方法だと配線による段差によって、平坦化が困難である。そのため、例えば特開平２−１２６６５４号公報のような絶縁膜に配線が埋めこまれた構造が考えられている。
【０００３】
図６及び図７に基づいて、特開平２−１２６６５４号公報に記載された半導体装置における半導体基板と配線との接続方法及び配線と配線との接続方法を説明する。まず、図６（ａ）に示したように、素子分離絶縁膜３２が形成されたシリコン基板３１上にゲート電極３３を配置し、ソース及びドレイン３４を配設してトランジスタを形成する。この後、基板３１上に層間絶縁膜として、ＢＰＳＧ膜３５を常圧ＣＶＤにて堆積し、９００℃で１０分間アニールして上表面を平坦にする。
【０００４】
次いで、図６（ｂ）に示したように、レジスト（図示せず）を用いてホトリソグラフィ工程及び異方性ドライエッチング技術により、ＢＰＳＧ膜３５に、基板３１に形成されたソース及びドレイン３４とゲート電極３３とにいたるコンタクトホール３６を形成する。
そして、ホトリソグラフィー技術によりレジスト（図示せず）を配線パターン状に加工する。続いて図６（ｃ）に示したように、これをマスクにＢＰＳＧ膜３５のコンタクトホール３６上に、異方性ドライエッチにより、たとえば１μｍの配線溝３７を形成し、レジストを除去する。
【０００５】
次に、図６（ｄ）に示したように、ＷＦ6＋ＳｉＨ4を用いた選択ＣＶＤ−Ｗにより、コンタクトホール３６内にのみＷ３８を成長させる。次いで、第１配線層としてＡｌＳｉをバイアススパッタ法により成膜し、配線溝３７を埋設し、過剰なＡｌＳｉを異方性ドライエッチにより除去してＡｌＳｉ配線層３９を形成する。
【０００６】
このようにして第１配線層であるＡｌＳｉ配線層３９を形成したのち、図７（ｅ）に示したように、シリコン酸化膜４０をこれら配線層上に厚く堆積する。
次いで、先の工程と同様の方法で、図７（ｆ）に示したように、シリコン酸化膜４０にコンタクトホールを形成し、第２配線層の配線溝を形成する。
そして、図７（ｇ）に示したように、先の工程と同様に、Ｗ４１とＡｌＳｉ４２とでコンタクトホールと配線溝を埋め込み、第２配線を形成する。
【０００７】
しかし上記の方法においては、次の問題がある。
【０００８】
即ち、上記方法では、コンタクトホールと配線溝とのセルフアライメントができないため、コンタクトホールとコンタクトホール上の配線溝とのフォトアライメントずれを防止する必要がある。上記方法では、このずれ防止のために、コンタクトホールの幅を広く取っているが、これが配線ピッチを広げることとなり、素子の微細化にとって問題となる。
本発明が解決しようとする課題は、余分なアライメントマージンを必要とせず、かつセルサイズを縮小することである。
【００１０】
【課題を解決するための手段】
本発明の半導体装置によれば、少なくとも下層配線層と、
前記下層配線層上の層間絶縁膜と
前記下層配線層に接続され、かつ前記層間絶縁膜の上表面とほぼ同一の表面をなす上表面を有する上層配線層とを備え、
前記層間絶縁膜は、少なくとも第１絶縁膜と、
前記第１絶縁膜よりもエッチングレートの小さい第２絶縁膜と、
第３絶縁膜とをこの順で備えており、
前記第２絶縁膜は、前記第２絶縁膜を貫通する長軸及び短軸を有した開口を備え、
前記第３絶縁膜は、前記上層配線層が配線される配線パターン溝を備え、
前記第１絶縁膜は、前記開口と前記配線パターン溝とが平面視してオーバーラップする部分のみからなるコンタクトホールを備え、かつ前記下層配線層と前記上層配線層とは前記コンタクトホールと前記平面視してオーバーラップする部分の前記開口を介して接続されており、
前記開口の形状は、
前記配線パターン溝の延設方向に直交する方向においては、最大寸法が前記配線パターン溝の幅よりも大きく、かつ
前記配線パターン溝の延設方向においては、最大寸法が前記配線パターン溝の幅と略等しい大きさであることを特徴とする半導体装置が提供される。
【００１１】
本発明の半導体装置は、少なくとも下層配線層、複数層の積層膜である層間絶縁膜及び上層配線層からなる。下層配線層としては、半導体装置に形成されるトランジスタやキャパシタ等の素子が形成された基板上に、層間絶縁膜等が形成され、その上に形成された所望のパターンを有する配線層や、不純物が注入された半導体基板自体を含む。所望のパターンを有する配線層である場合には、その材料は、通常電極材料として用いられるものであれば特に限定されるものではなく、例えば、ＡｌＳｉ、Ａｌ、Ｐｔ、Ｔｉ、Ｗ、Ｔａ、ＡｌＣｕ、Ｃｕ、Ａｇ、ＴｉＮ等またはこれらが２層以上積層されたＰｔ／Ｔｉ、Ｐｔ／Ｔａ、ＡｌＣｕ／ＴｉＮ、Ｃｕ／ＴｉＮ等の電極材料が挙げられる。この際の膜厚は、形成される装置のサイズにより適宜調節することができるが、例えば３０００〜６０００Å程度が好ましい。
【００１２】
本発明における半導体装置の層間絶縁膜は、下層配線層上に形成されているものであり、少なくとも３層の積層膜として形成されている。層間絶縁膜の内、下層配線層の直上に形成されている第１絶縁膜は、平坦性がよく、通常、層間絶縁膜として用いられるものであれば特に限定されるものではなく、例えば、ＳｉＯ2 、ＰＳＧ、ＢＰＳＧ等が挙げられる。この際の膜厚は、５０００〜２００００Å程度が好ましい。
【００１３】
第１絶縁膜上に形成される第２絶縁膜としては、第１絶縁膜として用いた材料に対して、ドライエッチングのバリアとなるべき性質を有するものであれば、特に限定されるものではない。つまり、フッ素系又は塩素系のガス等を含有するエッチングガスを用いてドライエッチングを行う場合に、第１絶縁膜と第２絶縁膜との選択比が１０〜３０程度となる性質を有するものであればよく、例えば、ＳｉＮ、ＳｉＢＮ、ＢＮ等が挙げられ、特に、拡散層や配線を形成した後に、再拡散及び配線のメルトをおこさないために低温で形成することが好ましい場合には、プラズマＳｉＮ等が挙げられる。この際の第２絶縁膜の膜厚は、最終的に第１絶縁膜上に１００〜２０００Å程度存在するように形成されることが好ましい。
【００１４】
さらに、第２絶縁膜上に形成される第３絶縁膜としては、第１絶縁膜と同じ材料を使用することができる。この場合、第１絶縁膜と第３絶縁膜とは、同じ材料を用いてもよいが、必ずしも同じ材料でなくても、上記に示した材料であれば使用できる。この際の膜厚は５０００〜１００００Å程度が好ましい。
上記したように、層間絶縁膜が３層構造で形成されている場合には、第１絶縁膜に、開口と配線パターン溝とが平面視してオーバーラップする部分のみからなるコンタクトホールを備え、かつ下層配線層と上層配線層とはコンタクトホールと平面視してオーバーラップする部分の開口を介して接続されている。
一方、この開口の形状は、後述する配線パターン溝の延設方向に直交する方向に幅広の平面形状を有しており、前記延設方向における長さ（幅広の辺ではない一辺の幅）が、後述する配線パターン溝の幅と略等しく形成されている。例えば、開口の平面形状は、長方形、楕円又は図４に示すような形状を適宜選択して用いることができる。これらの場合、この開口の長軸Ｘが、後述する上層配線層の延設方向に直交しており、短軸Ｙが、上層配線層の幅と略同様に形成されている。
長軸Ｘ及び短軸Ｙの長さは、特に限定されるものではないが、例えば、それぞれ０．５〜１．２μｍ程度、０．１〜０．６μｍ程度が好ましい。
【００１５】
第３絶縁膜には、後述する上層配線層が配置される配線パターン溝が形成されており、この第３絶縁膜の上表面と上層配線層の上表面とが、ほぼ同一平面をなしている。
また、上記層間絶縁膜が４層で形成される場合には、第３絶縁膜上に、第４絶縁膜を形成してもよい。この場合、第４絶縁膜は、第２絶縁膜と同じ材料を、同様の膜厚で形成することができる。そして、第４絶縁膜は、第３絶縁膜とともに配線パターン溝を構成することとなる。
【００１６】
本発明における半導体装置の上層配線層としては、通常、電極材料として用いられるものであれば特に限定されるものではなく、例えば、上記下層配線層と同じ材料を用いることができ、コンタクトホールやビアホール内での接続を良好なものにするために、Ｔｉ、ＴｉＷ、ＴｉＮ、Ｗ等によりバリアメタルを形成してもよい。この際の膜厚は、形成される装置のサイズ、コンタクトホールの深さなどにより適宜調整することができるが、例えば５００〜２０００Å程度が好ましい。
【００１７】
さらに、本発明の半導体装置の製造方法によれば、下層配線層と上層配線層とを接続するに際して、
(i)前記下層配線層上に、第１絶縁膜と前記第１絶縁膜よりもエッチングレートの小さい第２絶縁膜とを形成し、
(ii)下記(iv)で形成することとなる配線パターン溝の形状を考慮して、
開口を、前記開口の長軸方向が、前記配線パターン溝の延設方向に直交する方向と一致するように、かつ
前記開口の短軸方向が、前記配線パターン溝の延設方向と一致するように、前記第２絶縁膜に形成し、
(iii)前記開口を含む前記第２絶縁膜上に第３絶縁膜を形成し、
(iv)前記第３絶縁膜上にレジストを塗布して所望の形状にパターニングし、前記レジストをマスクとして、前記第３絶縁膜をエッチングして、前記第３絶縁膜に前記第２絶縁膜に至る前記配線パターン溝を形成し、さらに、
前記開口を介して、前記配線パターン溝中の前記開口下の前記第１絶縁膜をエッチングして、前記下層配線層に至るコンタクトホールを自己整合的に形成し、
(v)前記コンタクトホール及び前記配線パターン溝を含む前記第３絶縁膜上に金属材料を積層し、パターニングして前記コンタクトホールを埋設するとともに、前記配線パターン溝に前記上層配線層を形成することを特徴とする上記半導体装置の製造方法が提供される。
【００１８】
ステップ(i)において、まず、上述した下層配線層を公知の方法により形成し、この下層配線層上に第１絶縁膜と第１絶縁膜よりもエッチングレートの小さい第２絶縁膜とを順次形成する。これら絶縁膜は、公知の方法、例えばＣＶＤ法、プラズマＣＶＤ法等により、形成することができる。
次いで、ステップ(ii)において、この第２絶縁膜に開口を形成する。この開口は上述したように、下記(iv)で形成することとなる配線パターン溝の形状を考慮して、開口を、開口の長軸方向が、配線パターン溝の延設方向に直交する方向と一致するように、また、開口の短軸側の幅が、配線パターン溝の延設方向と一致するように、公知のエッチング方法、例えば、フォトリソグラフィ工程及びドライエッチング法等により形成する。
【００１９】
ステップ(iii)において、ステップ(ii)で形成した開口を含む第２絶縁膜上に、第１絶縁膜と同じ材料の第３絶縁膜を形成する。
ステップ(iv)において、第３絶縁膜上にレジストを塗布して、上層配線層を所望の形状にパターニングし、該レジストをマスクとして、前記第３絶縁膜をエッチングする。この際のエッチング方法は、公知の方法、例えば、ＲＩＥ等により行うことができるが、フッ素系のガスを含有するドライエッチングによってエッチングすることが好ましい。このドライエッチングにより、第３絶縁膜に、所望の形状を有する上層配線層を形成するための配線パターン溝が形成される。この際、第３絶縁膜をエッチングし終わったら、その下に配置されるエッチングバリア、つまりエッチングレートの小さい第２絶縁膜によって、それ以上のエッチングが阻止されるため、第３絶縁膜にのみ配線パターン溝が形成されることとなる。また、第２絶縁膜に形成した開口上の第３絶縁膜がエッチング除去されたら、続いてエッチングバリアとなる第２絶縁膜の開口を介して、配線パターン溝中の開口下に存在する第１絶縁膜をエッチングすることとなる。従って、第３絶縁膜の中に配線パターン溝が形成されるとともに、配線パターン溝とオーバーラップし、下層配線に至るコンタクトホールが自己整合的に形成されることとなる。
【００２０】
ステップ(v)において、コンタクトホール及び配線パターン溝を十分埋め込み、さらに第３絶縁膜上に金属材料を積層する。この場合の金属材料は、上記配線層を形成するための材料であり、公知の方法、例えば、スパッタ法、蒸着法、ＣＶＤ、ＩＣＢ等によって形成することができる。また、配線層同士の接続を良好なものとするために、１層、２層又は３層の１０００〜１００００Å程度の膜厚のバリアメタル又は配線メタル等を形成することが好ましい。そして、この金属材料を第３絶縁膜上表面まで全面エッチングを行い、第１及び第２絶縁膜内に形成されたコンタクトホールを埋設するとともに、第３絶縁膜の上表面とほぼ同一平面をなす上表面を有する上層配線層を形成することができる。なお、層間絶縁膜を４層構造で形成する場合には、第３絶縁膜を形成する際に、第２絶縁膜と同じ材料である第４絶縁膜を形成し、第３絶縁膜に配線パターン溝を形成する際に、第３絶縁膜と同時に第４絶縁膜をパターニングすることにより、同様に形成することができる。
【００２１】
【作用】
本発明の半導体装置によれば、層間絶縁膜が、エッチングレートの異なる少なくとも３層以上の構造で形成されているので、上層配線層の配線パターンと自己整合的にコンタクトホールが形成されており、余分なアライメントマージンを配置する必要がなく、セイルサイズの縮小化が図られることとなる。
【００２２】
また、層間絶縁膜として、４層構造とし、４層目に第２絶縁膜と同じエッチングレートの小さい絶縁膜を形成する場合には、上層配線層をさらにその上の配線層と接続させる際に有効に利用できることとなる。さらに、従来は、配線層の線幅のバラツキを考慮するとともに、下層配線層と上層配線層との接続のためのコンタクトホール形成時に、アライメントずれが生じても配線層同士の確実な短絡を確保するために、アライメントマージンを確保していた。しかし、本発明の半導体装置の製造方法によれば、層間絶縁膜として、エッチングレートの異なる絶縁膜を積層膜で用いるため、第２絶縁膜に形成した開口により、上層配線層の配線パターン形成と同時に、自己整合的に下層配線層とのコンタクトホールを形成することができる。従って、余分なアライメントマージンを形成する必要がなく、セルサイズの縮小が図られる。
【００２３】
また、ドライエッチングで微細加工が困難な金属材料を、第３絶縁膜に形成された配線パターン溝に埋め込み、全面エッチングをするのみで、配線パターンが形成されるので、パターン制御が有利となる。
【００２４】
【実施例】
本発明の半導体装置及びその製造方法の実施例を図面に基づいて説明する。
実施例１
まず、図１（ａ）に示したように、シリコン基板１に素子分離酸化膜２を形成したのち、所望の形状のゲート電極３を形成する。ゲート電極３を含むシリコン基板１上に、層間絶縁膜としてＢＰＳＧ膜４を常圧ＣＶＤにて約５０００Å（使用ガスＳｉＨ4 ４２ｓｃｃｍ，ＰＨ3 １１５ｓｃｃｍ，Ｂ2Ｈ6 １２０ｓｃｃｍ，０2 １．２８ｓｃｃｍ，温度４３０℃）及びＳｉ3Ｎ4膜５を約３００Å形成した。その後、Ｓｉ3Ｎ4膜５において、コンタクトホールが必要な部分に長方形（寸法０．５×１．０μｍ）の開口６を形成した。この長方形の開口６は、長辺方向が、後に形成するメタル配線の長手方向と垂直になるようにパターニングする。パターニングは、フォトリソグラフィ工程とドライエッチング（Ｓｉ3Ｎ4膜エッチ条件：ＲＦ電力６００Ｗ、ガスＣＦ4 ４８０ｓｃｃｍ，圧力４００Ｔｏｒｒ、温度５０℃）にて行う。
【００２５】
次いで、図１（ｂ）に示したように、開口６を形成したＳｉ3Ｎ4膜５上に、Ｐ−ＳｉＯ2 膜７をＣＶＤ（ＴＥＯＳ／Ｏ2 ＝７００ｓｃｃｍ／６５０ｓｃｃｍ、電力６３０Ｗ、圧力８．５Ｔｏｒｒ）にて約３０００Å及びＳｉ3Ｎ4膜８をＣＶＤにて約３００Å形成する。そして、これらＰ−ＳｉＯ2 膜７やＳｉ3Ｎ4膜８を含むシリコン基板１上にレジストを塗布し、フォトリソグラフィ工程により、メタル配線形成用の所望のパターンを有するレジストパターン９を形成する。
【００２６】
続いて、レジストパターン９をマスクとして、ドライエッチングを行い、図１（ｃ）に示したように、コンタクトホール１１と配線パターン溝１０とを形成する。この際のドライエッチングは、第１ステップとして、Ｓｉ3Ｎ4膜８を上述のＳｉ3Ｎ4膜エッチ条件にてエッチングした後、第２ステップとして、Ｐ−ＳｉＯ2 膜７を、エッチ条件（ガスＣ4Ｆ8、電力５００Ｗ、圧力５ｍＴｏｒｒ、Ｓｉ3Ｎ4／ＳｉＯ2 選択比２０）にてエッチングする。この一連のエッチング工程によって、配線パターン溝１０を形成する部分はＳｉ3Ｎ4膜５までエッチングされ、開口６が形成された部分は、ＢＰＳＧもエッチングされ、シリコン基板１に至るコンタクトホール１１としてエッチングされることとなる。この時、Ｓｉ3Ｎ4とＢＰＳＧの選択比は約２０であるので、約５０００ÅのＢＰＳＧ膜のエッチングにおいて、Ｓｉ3Ｎ4膜５は約２５０Åエッチングされるため、約５０Å残ることとなる。
【００２７】
その後、図１（ｄ）に示したように、コンタクトホール１１と配線パターン溝１０とにメタル配線１２を形成する。メタル配線１２は、Ｔｉ、ＴｉＮ及びＷによって構成されている。Ｔｉ及びＴｉＮ膜は、スパッタにて形成し（Ｔｉ膜形成条件：電力２ｋＷ、圧力１０ｍＴｏｒｒ、ガスＡｒ１０７ｓｃｃｍ、膜厚約５００Å：ＴｉＮ膜形成条件；電力５ｋＷ、圧力３．７ｍＴｏｒｒ、ガス  Ａｒ  ２５ｓｃｃｍ、Ｎ  １３５ｓｃｃｍ、膜厚約１０００Å）、Ｗ膜は、ＣＶＤ（条件：温度４７５℃、圧力８０Ｔｏｒｒ、ガスＷＦ6 ７５ｓｃｃｍ、Ｈ2 ５０ｓｃｃｍ、膜厚約５０００Å）にて形成する。そして、全面エッチバック（条件ＳＦ6／Ａｒ／Ｈｅ＝１４０／１００／１０ｓｃｃｍ、電力６２５Ｗ、圧力２３０Ｔｏｒｒ）することにより、メタル配線１２を形成する。このとき、メタル配線１２の配線幅は０．５μｍ、膜厚は配線パターン溝１０の深さと同じ３０００Åとなる。また、メタル配線１２が形成された部分以外の絶縁膜は、全てＳｉ3Ｎ4膜８が露出されることとなる。またこの時、全面エッチバックのかわりにＣＭＰ(Chemical Mechanical Polising)を用いてＳｉ3Ｎ4膜８上のＷを除去してもよい。
実施例２
実施例１に示した方法によって形成された第１配線層であるメタル配線１２上に、図２（ｅ）に示したように、上記と同様の方法により、Ｐ−ＳｉＯ2 膜１３を約５０００Å、その上にさらにＰ−ＳｉＮ膜１４を約８００Å（Ｎ2 １４００ｓｃｃｍ、ＳｉＨ4 １２０ｓｃｃｍ、ＮＨ3 ５０ｓｃｃｍ、ＲＦ電力４２０Ｗ、圧力  ５．５Ｔｏｒｒ）形成する。そして、実施例１と同様に、長方形（１．０×０．５μｍ）の開口１５をドライエッチングにて形成する。
【００２８】
次いで、図２（ｆ）に示したように、開口１５を含むＰ−ＳｉＮ膜１４上に、さらに、上述と同様のＰ−ＳｉＯ膜１６を５０００Å、Ｐ−ＳｉＮ膜１７を約８００Å形成する。なお、これらＰ−ＳｉＮ膜１４及び１７は、実施例１に示したドライエッチング条件下ではＳｉＯ2 との選択比が１０となるので、５０００ÅのＳｉＯ2 膜をエッチングした際に、５００Åエッチングされることとなる。従って、Ｐ−ＳｉＮ膜１４及び１７の膜厚は、それより厚い８００Å程度が必要となる。その後、Ｐ−ＳｉＮ膜１７上にレジストを塗布し、フォトリソグラフィ工程により、第２のメタル配線形成用の所望のパターン１９を有するレジストパターン１８を形成する。
【００２９】
続いて、レジストパターン１８をマスクとしてドライエッチングを行い、図２（ｇ）に示したように、スルーホールと配線パターン溝とを自己整合的に形成する。そして、コンタクトホールと配線パターン溝とを含むＰ−ＳｉＮ膜１７上に、スパッタ法でＴｉ膜及びＴｉＮ膜を形成した後、ＷをＣＶＤ法で約５０００Å被覆し、エッチバックして、メタル配線２０を形成する。
【００３０】
上記実施例によれば、図３に示したように、第１のメタル配線１２に対してＰ−ＳｉＮ膜１４における開口１５が、アライメントずれを生じた場合でも、メタル配線１２が形成された部分以外の部分は、Ｓｉ3Ｎ4膜５で覆われているために、エッチングが進行せず、安定な形状を有するスルーホールを形成することができる。また、第２のメタル配線２０の配線パターンのアライメントずれが生じても、Ｐ−ＳｉＮ膜１４における開口１５が、長方形形状を有しているので、スルーホールは必ず第１のメタル配線２０に至ることとなる。
【００３１】
このように、本発明の実施例においては、アライメントずれが生じても、安定な形状を有するスルーホールを形成することができ、積層配線層の確実な短絡を確保することができる。しかも、このようなアライメントずれや配線層の線幅のばらつきを考慮したアライメントマージンを確保しながら、従来よりもさらに素子の微細化を図ることができる。つまり、従来は、図５に示したように、第１配線層２４上に絶縁膜を介して形成された第２の配線層２３が、コンタクトホール２５を通して接続されていた。従って、配線の幅、配線間隔が０．５μｍのレイアウトを有するパータンを形成する場合には、アライメントずれ、線幅のバラツキ等を考慮して０．２５μｍ程度の余裕をとる必要があり、単位メッシュ（コンタクトホール２５が最も近づく部分のコンタクトホール２５中心間を結ぶ領域）あたり１．８７５μｍ2 （１．５×１．２５）を占有していた。一方、本発明の実施例においては、上記と同様の単位メッシュあたりの占有面積は１．０μｍ2 とすることができ、約５３％の縮小が実現できる。
【００３２】
【発明の効果】
本発明の半導体装置によれば、層間絶縁膜が、エッチングレートの異なる少なくとも３層以上の構造で形成されているので、上層配線層の配線パターンと自己整合的にコンタクトホールが形成され、余分なアライメントマージンを配置する必要がなく、セイルサイズの縮小化を実現することができる。
【００３３】
また、層間絶縁膜として、４層構造とし、４層目に第２絶縁膜と同様にエッチングレートの小さい絶縁膜を形成する場合には、上層配線層をさらにその上の配線層と接続させる際に有効に利用できることとなる。
さらに、本発明の半導体装置の製造方法によれば、層間絶縁膜として、エッチングレートの異なる絶縁膜を積層膜で用いるため、第２絶縁膜に形成したコンタクトホールにより、上層配線層の配線パターン形成と同時に、自己整合的に下層配線層とのコンタクトホールを形成することができる。従って、余分なアライメントマージンを形成する必要がなく、セルサイズの縮小を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程を示す概略工程図である。
【図２】本発明の半導体装置の製造工程を示す概略工程図である。
【図３】本発明の半導体装置の上層及び下層配線層を形成した場合の要部の概略平面図及び概略断面図である。
【図４】本発明の半導体装置のコンタクトホールの形状を示す平面図である。
【図５】従来の半導体装置の上層及び下層配線層を形成した場合の要部の概略平面図である。
【図６】従来の半導体装置の製造工程を示す概略工程図である。
【図７】従来の半導体装置の製造工程を示す概略工程図である。
【符号の説明】
１  シリコン基板
２  素子分離酸化膜
３  ゲート電極３
４  ＢＰＳＧ膜
５  Ｓｉ3Ｎ4膜
６、１５  開口
７、１３、１６  Ｐ−ＳｉＯ2 膜
８  Ｓｉ3Ｎ4膜
９、１８  レジストパターン
１０  配線パターン溝
１１  コンタクトホール１
１２、２０  メタル配線
１４、１７  Ｐ−ＳｉＮ膜
１９  パターン
【図１】
0003695771.tif 000002
【図２】
0003695771.tif 000003
【図３】
0003695771.tif 000004
【図４】
0003695771.tif 000005
【図５】
0003695771.tif 000006
【図６】
0003695771.tif 000007
【図７】
0003695771.tif 000008