(57)【特許請求の範囲】
【請求項１】
１つのチップ上に、ベース領域とベース電極およびエミッタ領域とエミッタ電極がそれぞれ存在し、互いに電気的に分離されたコレクタ領域が２つ存在し、前記コレクタ領域にそれぞれ対応して第１と第２のコレクタ電極が存在しているバイポーラトランジスタと、入力端子と前記ベース電極の間に接続された第１の整合回路と、前記第１のコレクタ電極および前記第２のコレクタ電極と出力端子の間に接続された第２の整合回路と、前記ベース電極に接続された第１の直流電圧源回路と、前記第１のコレクタ電極に接続された第２の直流電圧源回路と、前記第２のコレクタ電極に接続された第３の直流電圧源回路および前記第２の直流電圧源回路のオン・オフを決定する制御回路とを備えたことを特徴とする電力増幅器。
【請求項２】
請求項１記載の電力増幅器を少なくとも２つ以上直列に接続したことを特徴とする電力増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界効果トランジスタ（ＦＥＴ）とバイポーラトランジスタおよびそれらを用いた電力増幅器に関するものである。
【０００２】
【従来の技術】
従来、電力増幅器、特に高周波電力増幅器における低出力動作時の消費電流低減のためには、デュアルゲートＦＥＴを能動素子として用いたものがよく知られている。図１０は、従来の高周波電力増幅器の構成図である。図１０において、１は交流電力入力端子、２は交流電力出力端子、３は入力整合回路、４は出力整合回路、５は第１ゲート電圧供給回路、６は第２ゲート電圧供給回路、７はドレイン電圧供給回路、８はデュアルゲートＦＥＴ、９および１０は可変負電源、１１は正電源である。
【０００３】
【発明が解決しようとする課題】
上記従来の構成を有する高周波電力増幅器は、デュアルゲートＦＥＴ８の第２ゲート電圧を制御することにより、低出力動作時の消費電流を低減できるという利点があった。
【０００４】
しかしながら、上記従来の構成を有する高周波電力増幅器においては、第２ゲート電圧により、デュアルゲートＦＥＴ８の入出力インピーダンスが大きく変化するため、入力整合回路３と出力整合回路４の電気的不整合が発生するという問題があった。
【０００５】
本発明の目的は、入出力の整合を保持しながら、低出力動作時の消費電流を低減できるトランジスタとそれを用いた高周波電力増幅器を提供することにある。
【０００６】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電力増幅器は、１つのチップ上に、ベース領域とベース電極およびエミッタ領域とエミッタ電極がそれぞれ存在し、互いに電気的に分離されたコレクタ領域が２つ存在し、前記コレクタ領域にそれぞれ対応して第１と第２のコレクタ電極が存在しているバイポーラトランジスタと、入力端子と前記ベース電極の間に接続された第１の整合回路と、前記第１のコレクタ電極および前記第２のコレクタ電極と出力端子の間に接続された第２の整合回路と、前記ベース電極に接続された第１の直流電圧源回路と、前記第１のコレクタ電極に接続された第２の直流電圧源回路と、前記第２のコレクタ電極に接続された第３の直流電圧源回路および前記第２の直流電圧源回路のオン・オフを決定する制御回路とを備えたものである。
【０００７】
この構成によって、電力増幅器の低出力電力動作時において、電気的に絶縁された２つの駆動部の内、１つの駆動部のみを動作させ、もう１つの駆動部を負帰還回路として使用できるため、高出力電力動作時においても、低出力電力動作時においても入出力の整合を保持できる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【０００９】
（実施の形態１）
図１に、本発明における第１の実施の形態の電界効果トランジスタの構造を示す。
【００１０】
この構造は、ソース領域１２とそれに接続されたソース電極１３と、ソース領域１２に隣接したゲート領域１４とそのゲート電極１５と、ゲート領域１４に対してソース領域１２とは反対側にゲート領域１４に隣接して形成され、間に分離絶縁膜５６を設けた第１のドレイン領域１６と第２のドレイン領域１７と、第１のドレイン領域１６に接続された第１のドレイン電極１８と、第２のドレイン領域１７に接続された第２のドレイン電極１９とで形成されたものである。
【００１１】
この構造により、１つのソース領域と１つのゲート領域ながら電気的に分離された２つのドレイン領域を形成することができる。これにより１つのトランジスタ構造ながら２つの駆動部を作ることができる。
【００１２】
なお、図１では、ドレイン領域を２つ形成した場合について示したが、間に絶縁分離膜を形成することにより２つ以上のドレイン領域を形成することもできる。
【００１３】
また、より高周波用の電界効果トランジスタにするためにゲートをくし形の構造にすることもできる。
【００１４】
（実施の形態２）
図２に、本発明における第２の実施の形態のバイポーラトランジスタの構造を示す。
【００１５】
この構造は、ｐ形基板２０とｐ＋形分離領域２１により形成された分離された島領域の中にイオン注入等による選択酸化の分離絶縁膜２２で分離された第１のコレクタ領域２３と第２のコレクタ領域２４が形成され、第１と第２のコレクタ領域に跨ってベース領域２５が形成され、ベース領域２５中にエミッタ領域２６が形成され、エミッタ領域２６上にエミッタ電極２７が、ベース領域２５上にベース電極２８が、第１のコレクタ領域２３上に第１のコレクタ電極２９が、第２のコレクタ領域２４上に第２のコレクタ電極３０が形成されたものである。
【００１６】
なお、分離絶縁膜２２はコレクタ領域を分離させるとともに、ベース領域２５とＰ形基板２０とを分離させるためのものである。
【００１７】
この構造により、１つのエミッタ領域と１つのベース領域ながら電気的に分離された２つのコレクタ領域を形成することができる。これにより１つのトランジスタ構造ながら２つの駆動部を作ることができる。
【００１８】
なお、図２では、コレクタ領域を２つ形成した場合について示したが、間に分離絶縁膜を形成することにより２つ以上のコレクタ領域を形成することもできる。
【００１９】
また、より高周波用のバイポーラトランジスタにするためにエミッタをくし形の構造にすることもできる。
【００２０】
（実施の形態３）
図３に、本発明における第３の実施の形態の電界効果トランジスタの構造を示す。
【００２１】
この構造は、ソース領域１２とそれに接続されたソース電極１３と、ソース領域１２に隣接した第１のゲート領域１４１およびその第１のゲート電極１５１と、第１のゲート領域１４１に平行して形成され、かつゲート幅の短い第２のゲート領域１４２およびその第２のゲート電極１５２と、ソース領域１２とは反対側に第２のゲート領域１４２に隣接して形成された第１のドレイン領域１６と、ソース領域１２とは反対側に第１のゲート領域１４１に隣接して形成された第２のドレイン領域１７と、第１のドレイン領域１６に接続された第１のドレイン電極１８と第２のドレイン領域１７に接続された第２のドレイン電極１９とで形成されたものである。なお、第１のドレイン領域１６と第２のドレイン領域１７の間には選択酸化による分離絶縁膜５６が形成されている。
【００２２】
この構造により、１つのソース領域ながら電気的に分離された２つのドレイン領域を形成することができるとともに、第１のドレイン領域１６に対応してデュアルゲート構造を、第２のドレイン領域１７に対応してシングルゲート構造を形成することができる。これにより１つの電界効果トランジスタ構造からシングルゲート構造とデュアルゲート構造の２つの駆動部を作ることができる。
【００２３】
なお、図３では、ドレイン領域を２つ形成した場合について示したが、間に分離絶縁膜を形成することにより２つ以上のドレイン領域を形成することもできる。
【００２４】
また、より高周波用の電界効果トランジスタにするためにゲートをくし形の構造にすることもできる。
【００２５】
（実施の形態４）
図４に、本発明の第１の実施の形態で示した電界効果トランジスタを用いた本発明の第４の実施の形態における高周波電力増幅器の構成図を示す。
【００２６】
この回路は、交流電力入力端子３１と本発明の電界効果トランジスタ３２のゲート端子３４との間に入力整合回路３３が接続され、第１のドレイン端子３５および第２のドレイン端子３６と交流電力出力端子３７との間に出力整合回路３８が接続され、ゲート端子３４と接地点との間にゲート電圧供給回路３９と負電源４０（電圧供給回路と電源を合わせて直流電圧源回路とする）が直列に接続され、第１のドレイン端子３５と接地点との間に第１のドレイン電圧供給回路４１とスイッチ４２および正電源４３が直列に接続され、第２のドレイン端子３６と接地点との間に第２のドレイン電圧供給回路４４と正電源４５が直列に接続され、ソース端子４６が接地され、スイッチ４２を制御するマイクロプロセッサ４７を備えたものである。
【００２７】
なお、マイクロプロセッサ４７は、高周波電力増幅器が出力すべき電力の大小に応じてスイッチ４２を制御し、大電力のときスイッチ４２をオンし、小電力のときスイッチ４２をオフするものである。
【００２８】
まず、このように構成された高周波電力増幅器を大出力動作させる場合について説明する。ゲート端子３４にはＶｇｇなる電圧、第１のドレイン端子３５および第２のドレイン端子３６にはスイッチ４２がオンされて等しくＶｄｄなる電圧が印加される。なお、電圧Ｖｇｇ、電圧Ｖｄｄ、入力整合回路３３および出力整合回路３８は、高周波電力増幅器に求められる特性により決定される。
【００２９】
図５は、第４の実施の形態における大出力動作時の電界効果トランジスタの等価回路である。すなわち、大出力動作時の高周波電力増幅器は、一般的な構造を有する電界効果トランジスタを能動素子として用いたものに等しい。
【００３０】
次に、図４で示された高周波電力増幅器を小出力動作させる場合について説明する。ゲート端子３４にはＶｇｇなる電圧、第２のドレイン端子３６にはＶｄｄなる電圧を印加し、スイッチ４２をオフして第１のドレイン端子３５には電圧を印加しない。なお、電圧Ｖｇｇ、電圧Ｖｄｄ、入力整合回路３３および出力整合回路３８は、大出力動作時と同一である。
【００３１】
図６に、本実施の形態における小出力動作時の電界効果トランジスタの等価回路を示す。２つのドレイン領域により電気的に絶縁された２つのチャンネルの内、第１のドレイン端子３５に電圧を印加せず、第２のドレイン端子３６に電圧を印加することにより、第２のドレイン領域１７に対応するチャンネルのみを動作させ、第１のドレイン領域１６に対応するもう１つのチャンネルを動作させていないため、動作電流が大幅に減少するとともに、動作していないチャンネルが動作しているチャンネルに対して負帰還回路として作用する。すなわち、小出力動作時の高周波電力増幅器は、図６に示したように一般的な負帰還回路を有する電界効果トランジスタを能動素子として用いたものに等しい。
【００３２】
一般に電界効果トランジスタは動作しているチャンネルの総ゲート幅が小さいほど、入出力インピーダンスは大きくなる。しかしながら、電界効果トランジスタに負帰還を掛けることによりインピーダンスを低減できる。したがって、本発明の電界効果トランジスタでは低出力動作時の場合、１つのチャンネルしか動作しないためゲート幅が小さくなるものの、負帰還を掛けることができるため、この電界効果トランジスタの低出力動作時のインピーダンスは、大出力動作時に比べて、あまり変化しない。
【００３３】
例えば、最大出力電力の十分の一以下の出力で動作する場合を小出力動作と定義し、第１のドレイン領域１６および第２のドレイン領域１７が担う総ゲート幅の比を９対１とする。このとき、上記に述べた使用方法により、小出力動作時の消費電流は、全てのチャンネルを動作させた場合の十分の一となる。
【００３４】
以上のとおり、本実施の形態の高周波電力増幅器においては、小出力動作時に負帰還が掛かるため、小出力動作時にも大出力動作時にも入出力整合条件をあまり変えずに、小出力動作時の消費電流を大幅に低減することができ、その効果は非常に大きい。
【００３５】
なお、電気的に分離された２つのドレイン領域を有する電界効果トランジスタ３２に代えて、第２の実施の形態で示した電気的に分離された２つのコレクタ領域を有するバイポーラトランジスタを用いて同じように高周波電力増幅器を作ることもできる。このときゲート端子をベース端子に、ソース端子をエミッタ端子に、第１のドレイン端子を第１のコレクタ端子に、第２のドレイン端子を第２のコレクタ端子に置き換えるものとする。
【００３６】
また、本実施の形態の高周波電力増幅器では１段の高周波電力増幅器しか形成していないが、この高周波電力増幅器を２個以上直列に接続して、多段の高周波電力増幅器を構成すれば、より大きな電力利得を有する高周波電力増幅器が実現できる。
【００３７】
（実施の形態５）
図７に、本発明の第３の実施の形態で示した電界効果トランジスタを用いた本発明の第５の実施形態における高周波電力増幅器の構成図を示す。
【００３８】
この回路構成は、交流電力入力端子３１と本発明の電界効果トランジスタ４８の第１のゲート端子４９との間に入力整合回路３３が接続され、第１のドレイン端子３５および第２のドレイン端子３６と交流電力出力端子３７との間に出力整合回路３８が接続され、第１のゲート端子４９と接地点との間に第１のゲート電圧供給回路５０と可変負電源５１が直列に接続され、第２のゲート端子５２と接地点との間に第２のゲート電圧供給回路５３と可変負電源５４が直列に接続され、第１のドレイン端子３５と接地点との間に第１のドレイン電圧供給回路４１とスイッチ４２および正電源４３が直列に接続され、第２のドレイン端子３６と接地点との間に第２のドレイン電圧供給回路４４と正電源４５が直列に接続され、スイッチ４２を制御するマイクロプロセッサ５５を備えたものである。
【００３９】
なお、マイクロプロセッサ５５は、高周波電力増幅器が出力すべき電力の大小に応じてスイッチ４２を制御し、大電力のときスイッチ４２をオンし、小電力のときスイッチ４２をオフするとともに、第１のゲート端子４９および第２のゲート端子５２に印加する電圧を制御するものである。
【００４０】
まず、このように構成された高周波電力増幅器を大出力動作させる場合について説明する。第１のゲート端子４９にはＶｇｇ１なる電圧、第２のゲート端子５２にはＶｇｇ２なる電圧、スイッチ４２をオンさせて第１のドレイン端子３５および第２のドレイン端子３６には等しくＶｄｄなる電圧を印加する。なお、電圧Ｖｇｇ１、電圧Ｖｇｇ２、電圧Ｖｄｄ、入力整合回路３３および出力整合回路３８は、高周波電力増幅器に求められる特性により決定される。
【００４１】
図８に、第５の実施の形態における大出力動作時の電界効果トランジスタの等価回路を示す。すなわち、大出力動作時の高周波電力増幅器は、一般的なデュアルゲート構造を有する電界効果トランジスタを能動素子として用いたものに等しい。
【００４２】
次に、この高周波電力増幅器を小出力動作させる場合について説明する。第１のゲート端子４９にはＶｇｇ１なる電圧、第２のゲート端子５２には後で述べる条件を満たすＶｇｇ３なる電圧、第２のドレイン端子３６にはＶｄｄなる電圧を印加し、第１のドレイン端子３５には電圧を印加しない。なお、電圧Ｖｇｇ１、電圧Ｖｄｄ、入力整合回路および出力整合回路は、大出力動作時と同一である。
【００４３】
図９に、第５の実施の形態における小出力動作時の電界効果トランジスタの等価回路を示す。図４で示した第４の実施の形態と異なる点は、負帰還回路が可変となっている点である。この負帰還回路は第２のゲート電圧Ｖｇｇ３の値により調整できる。
【００４４】
一般にデュアルゲート構造の電界効果トランジスタの入出力インピーダンスはシングルゲート構造の電界効果トランジスタの入出力インピーダンスに比べて非常に大きい。すなわち、第５の実施の形態の高周波電力増幅器は大出力動作時は総ゲート幅の大きいデュアルゲート構造の電界効果トランジスタが動作し、小出力動作時は総ゲート幅が小さくインピーダンスの高いシングルゲート構造の電界効果トランジスタが動作するため、両動作時の入出力インピーダンスの差は小さい。さらに、第２のゲート電圧Ｖｇｇ３を最適化することにより、小出力動作時の電界効果トランジスタの入出力インピーダンスを大出力動作時とほとんど等しくすることができる。
【００４５】
また、マイクロプロセッサ５５を用いることにより、小出力動作時に第１のゲート端子４９に印加する電圧を調整し、消費電流をさらに低減し、それによる整合のずれを第２のゲート端子５２に印加する電圧Ｖｇｇ３によって補正する事ができるため、第５の実施の形態の場合は第４の実施の形態以上に小出力動作時の消費電流を低減できる。
【００４６】
以上のとおり、第５の実施の形態の高周波電力増幅器においては、入出力整合条件をほとんど変えずに小出力動作時の消費電流を大幅に低減することができ、その効果は非常に大きい。
【００４７】
なお、第５の実施の形態の高周波電力増幅器では１段の高周波電力増幅器しか形成していないが、この高周波電力増幅器を２個以上直列に接続して多段の高周波電力増幅器を構成すれば、より大きな電力利得を有する高周波電力増幅器を実現できる。
【００４８】
【発明の効果】
以上のように、本発明のトランジスタを用いて本発明の高周波電力増幅器を形成すれば、大出力動作の場合にも、小出力動作の場合にも、入出力の整合を保持しながら、小出力動作時の消費電流を大幅に低減できる。
【図面の簡単な説明】
【図１】本発明のシングルゲート構造の電界効果トランジスタの平面図
【図２】本発明のバイポーラトランジスタの断面図
【図３】本発明のデュアルゲート構造の電界効果トランジスタの平面図
【図４】本発明のシングルゲート構造の電界効果トランジスタを用いた本発明の高周波電力増幅器の構成図
【図５】図４の高周波電力増幅器に用いた大出力動作時の電界効果トランジスタの等価回路図
【図６】図４の高周波電力増幅器に用いた小出力動作時の電界効果トランジスタの等価回路図
【図７】本発明のデュアルゲート構造の電界効果トランジスタを用いた本発明の高周波電力増幅器の構成図
【図８】図７の高周波電力増幅器に用いた大出力動作時の電界効果トランジスタの等価回路図
【図９】図７の高周波電力増幅器に用いた小出力動作時の電界効果トランジスタの等価回路図
【図１０】従来の高周波電力増幅器の構成図
【符号の説明】
１，３１  交流電力入力端子
２，３７  交流電力出力端子
３，３３  入力整合回路
４，３８  出力整合回路
５，５０  第１のゲート電圧供給回路
６，５３  第２のゲート電圧供給回路
７  ドレイン電圧供給回路
８  デュアルゲートＦＥＴ
９，１０，５１，５４  可変負電源
１１，４３，４５  正電源
１２    ソース領域
１３    ソース電極
１４    ゲート領域
１５  ゲート電極
１６  第１のドレイン領域
１７  第２のドレイン領域
１８  第１のドレイン電極
１９  第２のドレイン電極
２０  ｐ形基板
２１  ｐ＋形分離領域
２２，５６  分離絶縁膜
２３  第１のコレクタ領域
２４  第２のコレクタ領域
２５  ベース領域
２６  エミッタ領域
２７  エミッタ電極
２８  ベース電極
２９  第１のコレクタ電極
３０  第２のコレクタ電極
３２，４８  本発明の電界効果トランジスタ
３４  ゲート端子
３５  第１のドレイン端子
３６  第２のドレイン端子
３９  ゲート電圧供給回路
４０  負電源
４１  第１のドレイン電圧供給回路
４２  スイッチ
４４  第２のドレイン電圧供給回路
４６  ソース端子
４７，５５  マイクロプロセッサ
４９  第１のゲート端子
５２  第２のゲート端子
１４１  第１のゲート領域
１４２  第２のゲート領域
１５１  第１のゲート電極
１５２  第２のゲート電極
【図１】
0003632681.tif 000002
【図２】
0003632681.tif 000003
【図３】
0003632681.tif 000004
【図４】
0003632681.tif 000005
【図５】
0003632681.tif 000006
【図６】
0003632681.tif 000007
【図７】
0003632681.tif 000008
【図８】
0003632681.tif 000009
【図９】
0003632681.tif 000010
【図１０】
0003632681.tif 000011