(57)【特許請求の範囲】
【請求項１】
電源パッドと少なくとも１つ以上の電気的に浮遊状態の空きパッドとを具備してなる半導体チップと、
前記半導体チップの周りに配列された、前記電源パッドに接続されるリードと、
前記リードの一部を外部に導出するように、前記半導体チップを封止してなる封止容器とを具備してなる半導体装置において、
ボンディングワイヤが前記電源パッドから前記空きパッドを経由して前記リードに接続されており、前記電源パッドにはバイパスコンデンサが電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記ボンディングワイヤは最近接の前記空きパッドを経由して前記リードに接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
さらに浮遊状態のリードを具備し、前記ボンディングワイヤは、前記電源パッドから前記浮遊状態のリードを経由して、前記空きパッド、外部に導出されるリードの順に接続されるように構成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記浮遊状態のリードは、前記電源パッドに相対向する位置に設けられていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記リードは、一体成形で形成されたリードフレームから組み立てられたものであり、前記浮遊状態のリードは樹脂封止後にタイバーを切除せしめられて個々に分離されたものであることを特徴とする請求項３または４のいずれかに記載の半導体装置。
【請求項６】
前記リードは、フィルムキャリアを構成する樹脂フィルムに貼着された金属箔パターンで構成され、前記浮遊状態のリードは前記樹脂フィルム上で他のパターンとは分離され、外端がパッケージラインよりも内側に位置せしめられたパターンからなることを特徴とする請求項３または４のいずれかに記載の半導体装置。
【請求項７】
リードを具備する半導体装置の製造方法であって、
電源パッドと、少なくとも１つ以上の電気的に浮遊状態にある空きパッドとを具備した半導体チップからなるＬＳＩを設計する工程と、
前記ＬＳＩの電磁波障害を解析する工程と、
前記解析結果に基づいて前記ＬＳＩの電源ノイズ対策を必要とするブロック又はインスタンスを検出する検出工程と、
前記検出工程で検出された各ブロック又はインスタンスの電源ノイズを消去するため、前記電源パッドに電気的に接続されるようバイパスコンデンサを配置する工程と、
ボンディングワイヤが前記電源パッドから前記空きパッドを経由して前記リードに接続されるようにしてボンディングワイヤを延長する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
さらに浮遊状態のリードを具備する請求項７に記載の半導体装置の製造方法であって、
前記延長する工程は、前記ボンディングワイヤが前記電源パッドからさらに前記浮遊状態のリードを経由して前記空きパッドに接続され、ボンディングワイヤが延長せしめられるようにする工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に半導体装置のノイズ対策のためのインダクタンスなどを具備した半導体装置に関するものである。
【０００２】
【従来の技術】
コンピュータはいうまでもなく、携帯電話等の通信機器、一般家庭製品や玩具、自動車まで、ＬＳＩの利用範囲が拡大している。しかし、その一方で、これらの製品から生じる不要輻射（Electromagnetic Interference:EMI）がテレビ・ラジオ等の受信装置の電波障害や他システムの誤動作の原因として問題になっている。これらの問題に対して、フィルタリングやシールディングといった製品全体としての対策も施されているが、部品点数増大・コスト増大・製品上対策の困難性等の観点より、ＬＳＩパッケージとしてのノイズ抑制が強く要請されている。
【０００３】
このような状況下で、各製品においてＬＳＩはキーデバイスとして位置付けられており、製品の競争力確保のために、ＬＳＩの大規模化・高速化が要求されている。製品サイクルが短くなる中で、これらの要求に答えるためにはＬＳＩ設計の自動化が必須であり、現状の設計自動化技術導入の条件として同期設計を採用する必要が高まっている。基準クロックに同期して全回路が動作し、かつ大規模・高速のＬＳＩとなれば、その瞬時電流は非常に大きくなってしまうことになり、不要輻射の増大を引き起こすことになる。
【０００４】
このように、ＬＳＩの微細化及び、動作周波数の高速化に伴い、ラッチアップ対策、ノイズ対策が大きな問題となってきている。
【０００５】
ところで、このノイズ対策の一つとして、電源配線とグランド配線との間にセルをバイパスしたコンデンサを配置することにより、電源ノイズを吸収する方法は周知である。
一般に、セルベースの設計手法においては、基板セル内に拡散領域とスルーホールを形成しておくことで、コンタクトを形成し、当該コンタクトを介して、基板もしくはウェルを電源電位に固定している。
【０００６】
しかしながら、ラッチアップ対策として基本セル内に基板コンタクトを追加したのでは、チップ面積は増大の一途をたどる。
【０００７】
そこで、本発明者らは、チップ面積増大を防止すべく、電源配線下に基板コンタクトを配置し、電源配線とグランド配線との間にセルをバイパスしたコンデンサを配置することにより、半導体装置の面積増大を抑制しつつも、ラッチアップ耐圧の向上を実現し、ノイズ放射の低減、外部から侵入するノイズによる誤動作の低減を実現する方法を提案している（特開２０００−２０８６３４）。
【０００８】
上記方法は、自動的に半導体装置のパターンを生成する方法であって、半導体基板にＭＩＳ構造を有するセルと電源配線およびグランド配線のパターンとを含むレイアウトを生成するステップと、半導体基板にＭＩＳ構造を有するセルと電源配線およびグランド配線のパターンとを含むレイアウトを生成するステップと、半導体基板、容量絶縁膜および電極により構成されるＭＩＳ構造のバイパスコンデンサのパターンを上記電源配線のパターンに重なり合うように自動的に生成するステップとを備えたことを特徴とするものである。
【０００９】
この方法によれば、このような拡散層とスルーホールとからなるバイパスコンデンサを形成する前に、電源配線パターンは既に形成されているため、その電源配線パターンを利用してこれを一方の電極として形成することができ、容易に高集積化された半導体装置の形成が可能となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述の方法は、半導体装置のさらなる微細化や動作周波数の高速化に伴い深刻化する電源ノイズを低減させることは可能であるが、十分な電源ノイズの低減効果を発揮し得るものではなかった。また、半導体装置の高集積化に伴い、デカップリング容量の挿入箇所が減少し、十分なデカップリング容量を得ることができないという問題があった。
さらにまた、容量追加に際しては、パターンの方向を考慮する必要があり、配線の方向を考慮する必要があり、従来のパターン生成方法では、自動化は困難であった。
そこで占有面積を増大することなく、さらに確実なる電源ノイズの低減を行うための対策がもとめられていた。
また、上述したような従来の方法では、半導体チップ内部における改善では、十分な電源ノイズの低減効果を発揮し得るものではなかった。
さらにまた、半導体チップ内部における電源ノイズ低減のためにデカップリング容量などを追加した場合、内部の回路構成に影響を与えることも多く、設計確定後では、作業性が悪いという問題があった。
加えて、半導体チップ形成後に、電源ノイズが問題となることもある。
【００１１】
本発明は、前記実情に鑑みてなされたもので、有効に電源ノイズの吸収をはかり、回路の安定動作を実現することを目的とする。
【００１２】
また、さらに確実なる電源ノイズの低減を求めて占有面積を増大することなく、より大きいインダクタンスを形成することを目的とする。
【００１３】
さらにまた、半導体チップ形成後に電源ノイズが問題となる場合に、占有面積を大幅に増大することなく、容易に電源ノイズを低減することのできる実装構造および実装方法を提供することを目的とする、
【００１４】
【課題を解決するための手段】
この目的を達成するために、本発明は、ボンディングワイヤを長くすることにより、チップ内部でのインダクタンスの付加に比べてはるかに大きなインダクタンス付加を行うことができる点に着目してなされたものである。
この発明では、チップから外部回路への取り出し端子を構成するリードフレームへの接続部であるパッド部分でボンディングワイヤによる接続を遠回りにし、ワイヤ長を長くすることにより、インダクタンスを付加するようにしている。すなわち、本発明では、ワイヤボンディング法により、半導体チップをリードフレームなどの実装部品に実装するに際し、空きパッドを設け、リードフレームの１本のリードに接続されたボンディングワイヤを一旦この空きパッドに接続し、さらにボンディングワイヤによってその空きパッドを介して、チップ内部に接続されたパッドへの接続を行うようにしたことを特徴とする。
【００１５】
すなわち本発明の第１では、内部回路に接続された複数のパッドを具備してなる半導体チップと、前記半導体チップの周りに配列された、前記パッドに接続される複数のリードと、前記リードの一部を外部に導出するように、前記半導体チップを封止してなる封止容器とを具備してなる半導体装置において、
前記パッドの少なくとも１つが、電気的に浮遊状態の空きパッドを有し、ボンディングワイヤが前記空きパッドを経由して前記リードに接続されていることを特徴とする。
【００１６】
かかる構成によれば、あらかじめ空きパッドを形成しておき、この空きパッドを介して接続することにより、半導体チップの外部でボンディングワイヤを遠回りとなるようにワイヤの経路を変更するのみで、大きなインダクタンスを形成することができる。
従って、半導体装置の高集積化に際しても、占有面積を増大することなく、十分な電源ノイズの低減効果が達成し得るものとなる。
さらにまた、パターン方向等、チップ内部の設計条件を考慮する必要がなく設計の自由度が大幅に増大する。
さらにまた、内部の回路構成に影響を与えることがないため、チップの設計確定後もノイズ対策処理を行うことが可能となる。
【００１７】
望ましくは、前記パッドは、隣接位置に前記空きパッドを配設してなることを特徴とする。
【００１８】
かかる構成によれば、ボンディングワイヤ同士あるいは他のパッドとの接触によるショートの発生もなく、信頼性の高いノイズ対策処理を行うことが可能となる。
【００１９】
また望ましくは、前記空きパッドを経由してリードに接続される前記ボンディングワイヤは、さらに、前記空きパッドから、浮遊状態のリードを経由して、外部に導出されるリードに接続されるように構成されていることを特徴とする。
【００２０】
かかる構成によれば、さらに空きパッドから、浮遊状態のリードを経由して、外部に導出されるリードに接続されるため、よりインダクタンスを高くすることが可能となる。
【００２１】
望ましくは、前記浮遊状態のリードは、前記パッドに相対向する位置に設けられていることを特徴とする。
【００２２】
かかる構成によれば、ボンディングワイヤはインダクタンス追加領域で千鳥状に形成されるため、ボンディングワイヤ同士あるいは他のパッドとの接触によるショートの発生もなく、信頼性の高いノイズ対策処理を行うことが可能となる。
【００２３】
望ましくは、前記リードは、一体成形で形成されたリードフレームから組み立てられたものであり、前記浮遊状態のリードは樹脂封止後にタイバーを切除せしめられて個々に分離されたものであることを特徴とする。
【００２４】
かかる構成によれば、通常のリードフレームにおいて封止容器の外部に導出される部分のリードの一部を切除したのみで、汎用リードを容易に使用することが可能であり、製造が容易で信頼性の高いものとなる。
【００２５】
望ましくは、前記リードは、フィルムキャリアを構成する樹脂フィルムに貼着された金属箔パターンで構成され、前記浮遊状態のリードは前記樹脂フィルム上で他のパターンとは分離されたパターンからなることを特徴とする。
【００２６】
かかる構成によれば、通常のフィルムキャリアにおいて封止容器の外部に導出される部分のリードのパターンを短くしたのみで、汎用のフィルムキャリアを使用することが可能であり、製造が容易で信頼性の高いものとなる。
【００２７】
望ましくは、前記空きパッドは、電源線に接続されたパッドに隣接して設けられていることを特徴とする。
【００２８】
かかる構成によれば、もっともノイズの影響を受け易い電源線の近傍に空きパッドを形成するようにしているため、より効率的なノイズ対策をはかることが可能となる。
【００２９】
本発明の方法では、半導体チップからなるＬＳＩを設計する設計工程と、前記ＬＳＩの電磁波障害を解析する工程と、前記解析結果に基づいて前記ＬＳＩの対策を必要とするブロック又はインスタンスを検出する検出工程と、前記検出工程で配列された順序に従って、各ブロック又はインスタンスに電源ノイズを消去するための対策処理を施す処理工程とを含み、前記処理工程が、前記半導体チップの実装に際しボンディングワイヤの長さを調節することにより、インダクタンスを付加する工程を含むことを特徴とする。
【００３０】
かかる構成によれば、あらかじめ空きパッドを形成しておき、この空きパッドを介して接続することにより、半導体チップの外部でボンディングワイヤを遠回りにするのみで大きなインダクタンスを形成することができ、半導体装置の高集積化に際しても、占有面積を増大することなく、十分な電源ノイズの低減効果が達成可能である。
さらにまた、パターン方向等、チップ内部の設計条件を考慮する必要がなく設計の自由度が大幅に増大する。
さらにまた、内部の回路構成に影響を与えることがないため、チップの設計確定後もノイズ対策処理を行うことが可能となる。
【００３１】
望ましくは、前記設計工程は、内部回路に接続された複数のパッドと、少なくとも１つの内部回路から浮遊状態にある空きパッドとを具備した半導体チップを設計する工程であり、前記処理工程は、ボンディングワイヤが前記空きパッドを経由して前記リードに接続されるようにしてボンディングワイヤを延長する工程を含むことを特徴とする。
【００３２】
かかる構成によれば、ボンディングワイヤ同士あるいは他のパッドとの接触によるショートの発生もなく、信頼性の高いノイズ対策処理を行うことが可能となる。
【００３３】
望ましくは、前記処理工程は、前記空きパッドを経由してリードに接続される前記ボンディングワイヤは、さらに、前記空きパッドから、浮遊状態のリードを経由して、外部に導出されるリードに接続されるようにしてボンディングワイヤを延長する工程を含むことを特徴とする。
【００３４】
かかる構成によれば、ボンディングワイヤ同士あるいは他のパッドとの接触によるショートの発生もなく、さらに信頼性の高いノイズ対策処理を行うことが可能となる。
【００３５】
【発明の実施の形態】
以下、本発明の第１の実施の形態について、図面を参照しつつ詳細に説明する。
実施の形態１
この半導体装置は、図１にその要部説明図を示すように、ボンディングワイヤを長くすることにより、チップ１内部でのインダクタンスの付加に比べてはるかに大きなインダクタンス付加を行うようにしたものである。
【００３６】
すなわち半導体チップ１から外部回路への取り出し端子を構成するリードフレームとの接続部であるパッド（電源パッド（ＶDD））２ｓ１に、隣接したパッドを空きパッド２ｓ２とし、電源パッド２ｓ１と空きパッド２ｓ２とを追加のボンディングワイヤ３ｓ１で接続した後、この空きパッド２ｓ２に対向する電源リード４ｓ１にボンディングワイヤ３ｓ２で接続することにより、パッド間接続のための追加のボンディングワイヤ３ｓ１の分だけボンディングワイヤによる接続を遠回りにし、追加のボンディングワイヤ３ｓ１＋ボンディングワイヤ３ｓ２とすることにより通常の長さのボンディングワイヤ（３ｎ＝３ｓ２）よりも追加のボンディングワイヤ３ｓ１分だけワイヤ長を長くすることにより、インダクタンスを付加している。
【００３７】
次にこの半導体装置の製造方法について説明する。
【００３８】
まず、図２に示すように、半導体（ＬＳＩ）チップの余剰領域に空きパッド２ｓ２を含むようにパッド２ｎ、２ｓ１、２ｓ２…を有する半導体チップのレイアウトパターンを形成する（ステップ１０１）。
【００３９】
そして、この半導体チップの電磁波障害をシミュレーションにより解析し（ステップ１０２）、解析結果に基づいて、前記ＬＳＩの対策を必要とするブロック又はインスタンスを検出する（ステップ１０３）。
【００４０】
そして、この検出工程で配列された順序に従って、各ブロック又はインスタンスに電源ノイズを消去するためのバイパスコンデンサの生成などの対策処理を施す（ステップ１０４）。
【００４１】
そして、このような対策処理で十分であるか否かを判断し（ステップ１０５）、不十分であり、さらに大きなインダクタンスが必要であると判断されたとき、必要箇所のパッドの位置とこれに隣接する空きパッドの位置とから増大するインダクタンス量を検出し、インダクタンスの追加処理をするか否かを判断する（ステップ１０６）。
【００４２】
そして追加すると判断された場合、ボンディングワイヤ長追加となるようにワイヤボンディングを行う。図１に示したようにボンディングワイヤを電源線ＶDDに接続された電源パッド２Ｓ１から追加ボンディングワイヤ３ｓ１を介して空きパッド２ｓ２に接続する。
【００４３】
そして空きパッド２ｓ２からボンディングワイヤ３ｓ２を介して電源リード４ｓ１に接続される。
他のパッド２ｎはボンディングワイヤ３ｎを介してリード４ｎに接続される。
【００４４】
そして樹脂封止工程により封止ラインＭまで封止樹脂５で樹脂封止し、タイバー、サイドバーを除去して図３に示すような半導体装置が形成される。
【００４５】
上記方法によれば、あらかじめ空きパッドを形成しておき、この空きパッドを介して接続することにより、半導体チップの外部でボンディングワイヤを遠回りにするのみで大きなインダクタンスを形成することができ、半導体装置の高集積化に際しても、占有面積を増大することなく、十分な電源ノイズの低減効果が達成可能である。すなわちこの方法では、半導体チップの電極形成工程において、電極パターンを追加するのみで、半導体装置のレイアウトパターンの変更もリードフレームのパターン変更も不要である。
【００４６】
さらにまた、余剰領域にパッドを形成しておくのみでよく、パターン方向等、チップ内部の設計条件を考慮する必要がなく設計の自由度が大幅に増大する。この方法では、半導体チップの電極形成工程において、電極パターンを追加するのみで、半導体装置のレイアウトパターンの変更もリードフレームのパターン変更も不要である。
【００４７】
さらにまた、内部の回路構成に影響を与えることがないため、チップの設計確定後もノイズ対策処理を行うことが可能となる。
【００４８】
実施の形態２
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、空きパッドを用いて、実際に電源線ＶDDに接続された電源パッド２ｓ１とこれに隣接する空きパッド２ｓ２の間でワイヤボンディングを行うことにより、パッド間のワイヤ長分のインダクタンスの増大をはかるようにしたが、この例では、空きパッドを経由してリードに接続されるボンディングワイヤを、一旦、実際のパッドから、浮遊状態のリードを経由して、空きパッド、そして外部に導出される電源リードの順にワイヤボンディングしたことを特徴とする。
【００４９】
すなわち、電源線に接続される電源パッド１２ｓ１からこれに対向する空きリード１４ｓ２を経由し、さらにこの電源パッド１２ｓ１に隣接する空きパッド１２ｓ１を経由して電源端子に接続される電源リード１４ｓ１に第１および第２の追加ボンディングワイヤ１３ｓ３、１３ｓ２、ボンディングワイヤ１３ｓ１を形成する。
【００５０】
すなわち、前記第１の実施の形態では電源パッド２ｓ１から追加パッド２ｓ２までの追加ボンディングワイヤ３ｓ１分のみワイヤ長が増大しインダクタンスが増大しているのに対し、この例では、電源パッド１２ｓ２から空きリードまでの第１の追加ボンディングワイヤ１３ｓ３、空きリードから空きパッドまでの第２の追加ボンディングワイヤ１３ｓ２と、空きパッド１２ｓ１から電源リード１４ｓ１までの電源ボンディングワイヤ１３ｓ１とがワイヤ長となり、第１および第２の追加ボンディングワイヤ分インダクタンスが増大することになる。
【００５１】
なお、ここで用いられるリードフレームは図５に要部説明図を示すように、１枚のステンレス板状体の打ち抜きまたはエッチングによって形成され、両端にサイドレール４１を備え、このサイドレールから伸長するサポートバー４３によって半導体チップを搭載するダイパッド４２を支持するとともに、このダイパッド４２の周りに電源リード１４ｓ１、空きリード１４ｓ２、リード１４ｎを配列してなるもので、空きリード１４ｓ２はパッケージラインＭ（サポートバーの内側）から突出しないように形成されていることを特徴とするものである。他部については通常のリードフレームと同様に形成されている。
【００５２】
かかる構成によれば、極めて大きなインダクタンスの追加を行うことが可能となり、より効果的な電源ノイズ対策を行うことが可能となる。
【００５３】
また、図５に示したリードフレームに代えて、図６に要部説明図を示すように、フィルムキャリアを用いてもよい。
このフィルムキャリアは中央部に穴５２を有するポリイミドなどの樹脂フィルム５１表面に形成された銅箔をリソグラフィによりパターニングし、リードパターン５４ｎ、電源リードパターン５４ｓ１、空きリードパターン５４ｓ２を形成したものである。なお、この空きリードパターン５４ｓ２はパッケージラインＭ（サポートバーの内側）から突出しないように形成されていることが必要であり、ボンディング可能な程度の大きさであればよい。他部については通常のリードフレームと同様に形成されている。
【００５４】
なお、前記第１および第２の実施形態では１チップ内で１個所づつインダクタンスの追加を行うようにしたが、空き領域に複数の空きパッドおよび空きリードを設けておくようにし、これにより必要箇所にインダクタンスの追加を行うことが可能となる。
【００５５】
このように仕様を考慮して、レイアウトデータから領域の状況を判断し、領域毎に適切なノイズ対策を行うようにし、最後に実装時にボンディングワイヤの引回しを行うことにより、より特性が良好で信頼性の高い半導体装置を提供することが可能である。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、パッドの少なくとも１つが、空きパッドを有し、ボンディングワイヤが前記空きパッドを経由して前記リードに接続されるようにしているため、あらかじめ空きパッドを形成しておき、この空きパッドを介して接続することにより、半導体チップの外部でボンディングワイヤを遠回りとなるようにワイヤの経路を変更するのみで大きなインダクタンスを形成することができ、半導体装置の高集積化に際しても、占有面積を増大することなく、十分な電源ノイズの低減効果が達成し得るものとなる。
【００５７】
また、パターン方向等、チップ内部の設計条件を考慮する必要がなく設計の自由度が大幅に増大する。
さらにまた、内部の回路構成に影響を与えることがないため、チップの設計確定後もノイズ対策処理を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置を示す説明図である。
【図２】本発明の第１の実施の形態の半導体装置の製造工程を示すブロック図である。
【図３】本発明の第１の実施の形態の半導体装置を示す図である。
【図４】本発明の第２の実施の形態の半導体装置を示す説明図である。
【図５】本発明の第２の実施の形態の半導体装置で用いられるリードフレームを示す説明図である。
【図６】本発明の第２の実施の形態の半導体装置で用いられるフィルムキャリアを示す説明図である。
【符号の説明】
１  半導体チップ
２ｎ  パッド
２ｓ１  電源パッド
２ｓ２  空きパッド
３ｓ１  追加ボンディングワイヤ
３ｓ２  追加ボンディングワイヤ
３ｎ  ボンディングワイヤ
４ｓ１  電源リード
４ｓ２  空きリード
４ｎ  リード
１２ｓ１  電源パッド
１２ｓ２  空きパッド
１３ｓ１  ボンディングワイヤ
１３ｓ３  第１追加ボンディングワイヤ
１３ｓ２  第２追加ボンディングワイヤ
１４ｓ１  電源リード
１４ｓ２  空きリード
１４ｎ  リード
【図１】
0003687847.tif 000002
【図２】
0003687847.tif 000003
【図３】
0003687847.tif 000004
【図４】
0003687847.tif 000005
【図５】
0003687847.tif 000006
【図６】
0003687847.tif 000007