(57)【特許請求の範囲】
【請求項１】
外部制御信号に応じて時定数を補正可能なフィルタ回路の時定数自動補正回路であって、
前記フィルタ回路と同形式で時定数可変のバンドパスフィルタと、
前記バンドパスフィルタの出力信号をその入力端に正帰還して発振させる帰還増幅手段と、
前記バンドパスフィルタの発振出力と基準周波数信号とを比較し、これらの位相差に対応した制御信号を生成する位相検出手段と、
前記フィルタ回路を構成する抵抗と容量との積に応じて設定された基準抵抗の抵抗値と、前記フィルタ回路を構成する抵抗の抵抗値との誤差を検出し、この検出された誤差に応じて前記位相検出手段により得られた制御信号を補正する比較器を有する補正回路とを具備し、
前記補正回路で補正された制御信号を用いて前記バンドパスフィルタの時定数を制御すると共に、前記補正回路で補正された制御信号を用いて前記フィルタ回路の時定数を補正することを特徴とするフィルタ回路の時定数自動補正回路。
【請求項２】
前記補正回路は、前記フィルタ回路の時定数に応じて制御信号を補正することを特徴とする請求項１記載のフィルタ回路の時定数自動補正回路。
【請求項３】
前記補正回路の基準抵抗の値は、トリミング抵抗を用いて設定されることを特徴とする請求項１記載のフィルタ回路の時定数自動補正回路。
【請求項４】
前記フィルタ回路とバンドパスフィルタのそれぞれは、同一構成のギルバートセルを有することを特徴とする請求項１記載のフィルタ回路の時定数自動補正回路。
【請求項５】
外部制御信号に応じて時定数を補正可能なフィルタ回路と、
前記フィルタ回路と同形式で時定数可変のバンドパスフィルタを含む電圧制御発振器と、
前記バンドパスフィルタの発振出力と基準周波数信号とを比較し、これらの位相差に対応した制御信号を生成する位相検出手段と、
前記フィルタ回路を構成する抵抗と容量との積に応じて設定された基準抵抗の抵抗値と、前記フィルタ回路を構成する抵抗の抵抗値との誤差を検出し、この検出された誤差に応じて前記位相検出手段により得られた制御信号を補正する比較器を有する補正回路とを具備し、
前記補正回路で補正された制御信号を用いて前記バンドパスフィルタの時定数を制御すると共に、前記補正回路で補正された制御信号を用いて前記フィルタ回路の時定数を補正することを特徴とするフィルタ回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はフィルタ回路の時定数自動補正回路に関するもので、特にアクティブフィルタ等に用いられるフィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置に関するものである。
【０００２】
【従来の技術】
電子回路に用いられる従来のフィルタとしては、インダクタ、コンデンサ素子を用いたｌＣ回路が多用されている。また、最近では集積化技術が進歩すると共に、回路の小型化の要求が多いため、アクティブフィルタが開発され、フィルタ回路を集積回路に内蔵させることができるようになっている。
【０００３】
ＩＣ内蔵のアクティブフィルタは、内部素子のばらつきを補正するために、可変トランスコンダクタンスで構成されることが多い。この構造は、内部抵抗でゲインの決まる電圧電流変換部と、電流比でゲインを変えられるギルバートセル部に分けられるもので、この電流比を制御することで抵抗及び容量のばらつきを補正するようになっている。
【０００４】
図４は、従来のアクティブフィルタの補正回路の構成を示したブロック図である。
図４に於いて、フィルタ回路１は中心周波数をｆ0 とするもので、このフィルタ回路１には中心周波数をｆ0 時定数可変のバンドパスフィルタ（ＢＰＦ）２が接続される。これらの各時定数は、それぞれ制御電圧Ｖｃによって可変できるようになっている。上記バンドパスフィルタ２の出力ｆ0 は、リミッタアンプ３を介して入力に帰還されると共に、ＡＰＣ検波回路（位相検波回路）４に供給される。
【０００５】
このＡＰＣ検波回路４は、帰還ループにより、入力周波数信号ｆ0 と基準周波数ｆs とを比較して、その位相差に対応する電圧信号を発生するものである。この電圧信号は、上記制御電圧Ｖｃとしてバンドパスフィルタ２及びフィルタ回路１に供給される。
【０００６】
上記フィルタ回路１及びバンドパスフィルタ２には、制御電圧Ｖc を供給するための抵抗Ｒ及びコンデンサＣ１、Ｃ２が接続されている。また、上記ＡＰＣ検波回路４には、周波数弁別器５が接続される。
【０００７】
このような構成に於いて、上記バンドパスフィルタ２がリミッタアンプ３により入出力が同位相となるように帰還をかけると、発振周波数ｆo の発振器となる。この発振周波数ｆo は、制御電圧Ｖｃとしてバンドパスフィルタ２に帰還すれば、ｆo ＝ｆs となるループがかかる。
【０００８】
このとき、バンドパスフィルタ２と同形式のフィルタ回路１を制御電圧Ｖｃによって同時に制御すれば、フィルタ回路１の時定数も基準周波数信号ｆs と一定の関係になり、この基準周波数信号ｆs によってその時定数の自動補正が行われる。
【０００９】
したがって、ＶＣＯのカットオフ周波数ｆo ＝基準周波数ｆs となるように、ＰＬＬロックすることでフィルタ回路の周波数特性が補正されるようになっている。
【００１０】
【発明が解決しようとする課題】
この種のフィルタを構築するには、抵抗と容量素子を用いて時定数を設定するようにしているのが一般的である。ところが、この時定数を決定する素子は、ＩＣ内部では精度が不十分であるために、素子の電流等を可変できるようにして時定数精度を上げるようにしている。
【００１１】
しかしながら、上述した抵抗及び容量素子によるばらつきは非常に大きいためにその補正量も大きくなってしまい、ゲインの可変範囲もこれをカバーするように広げなければならない。つまり、抵抗及び容量素子がばらついても、一定の基準周波数ｆs に対してｆmin ＜ｆs ＜ｆmax でなければならない。例えば、代表的に抵抗で±２０％、容量素子で±１０％ばらつくので、図５に示されるように、可変範囲を±３０％とすると、センタでのＶＣＯの発振周波数ｆo は、余裕を見込んで±４０％以上必要になる。
【００１２】
このため、可変範囲が広すぎるために制御のためのダイナミックレンジが不足するので、周波数弁別器５が必要となっている。この周波数弁別器５は、ＶＣＯの発振周波数ｆo ＝ｆs ±約１０％を越えないような帰還をかけて、ＰＬＬがロックするように動作しようとするものである。
【００１３】
また、ＶＣＯを発振器に応用してＰＬＬを組む場合には、周波数制限器を付加しないとＰＬＬがロックしなくなってしまうという課題が生じる。
この発明は上記課題に鑑みてなされたものであり、その目的は時定数回路をＩＣ内に内蔵させて、抵抗及び容量素子のばらつきに影響されずにフィルタ回路の自動補正を行うことができ、周波数弁別器を必要としないフィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置を提供することである。
【００１４】
【課題を解決するための手段】
すなわちこの発明は、外部制御信号に応じて時定数を補正可能なフィルタ回路の時定数自動補正回路であって、前記フィルタ回路と同形式で時定数可変のバンドパスフィルタと、前記バンドパスフィルタの出力信号をその入力端に正帰還して発振させる帰還増幅手段と、前記バンドパスフィルタの発振出力と基準周波数信号とを比較し、これらの位相差に対応した制御信号を生成する位相検出手段と、前記フィルタ回路を構成する抵抗と容量との積に応じて設定された基準抵抗の抵抗値と、前記フィルタ回路を構成する抵抗の抵抗値との誤差を検出し、この検出された誤差に応じて前記位相検出手段により得られた制御信号を補正する比較器を有する補正回路とを具備し、前記補正回路で補正された制御信号を用いて前記バンドパスフィルタの時定数を制御すると共に、前記補正回路で補正された制御信号を用いて前記フィルタ回路の時定数を補正することを特徴とする。
【００１５】
この発明のフィルタ回路装置は、外部制御信号に応じて時定数を補正可能なフィルタ回路と、前記フィルタ回路と同形式で時定数可変のバンドパスフィルタを含む電圧制御発振器と、前記バンドパスフィルタの発振出力と基準周波数信号とを比較し、これらの位相差に対応した制御信号を生成する位相検出手段と、前記フィルタ回路を構成する抵抗と容量との積に応じて設定された基準抵抗の抵抗値と、前記フィルタ回路を構成する抵抗の抵抗値との誤差を検出し、この検出された誤差に応じて前記位相検出手段により得られた制御信号を補正する比較器を有する補正回路とを具備し、前記補正回路で補正された制御信号を用いて前記バンドパスフィルタの時定数を制御すると共に、前記補正回路で補正された制御信号を用いて前記フィルタ回路の時定数を補正することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を説明する。
図２は、この発明の一実施の形態を示すもので、アクティブフィルタに内蔵される時定数自動補正回路の構成を示すブロック図である。
【００１７】
図２に於いて、フィルタ回路１１は中心周波数をｆ0 とするもので、このフィルタ回路１１には中心周波数ｆ0 の時定数可変のバンドパスフィルタ（ＢＰＦ）１２が接続される。これらの各時定数は、それぞれ制御電圧Ｖｃによって可変できるようになっている。上記バンドパスフィルタ１２の出力ｆ0 は、リミッタアンプ１３を介して入力に帰還されると共に、ＡＰＣ検波回路（位相検波回路）１４に供給される。
【００１８】
このＡＰＣ検波回路１４は、帰還ループにより、入力周波数信号ｆ0 と基準周波数ｆs とを比較して、その位相差に対応する電圧信号を発生するものである。この電圧信号は、上記制御電圧Ｖｃとしてバンドパスフィルタ１２及びフィルタ回路１１に供給される。
【００１９】
加えて、ＡＰＣ検波回路１４とフィルタ回路１１及びバンドパスフィルタ１２の間には、コンデンサＣ１１を介して補正回路１５が挿入される。この補正回路１５は、ＩＣの製造時に抵抗と容量素子との積がある範囲になるように抵抗値がトリミングされたトリミング抵抗により構成される。
【００２０】
図１は、可変補正手段として最も有効なギルバートセルと称される回路を用いたアクティブフィルタの補正回路の構成を示した回路図である。
差動電圧Ｖ１、Ｖ２が供給される入力端子２１、２２は、差動対を成すトランジスタＱ１、Ｑ２のべ一スに接続されている。トランジスタＱ１は、コレクタが電源ラインＶccに接続され、エミッタが抵抗Ｒ１ａを介してダイオード接続のトランジスタＱ３のコレクタ及びべ一スと、トランジスタＱ５のベースに接続されている。トランジスタＱ２は、そのコレクタが電源ラインＶccに接続され、エミッタが抵抗Ｒ１ｂを介してダイオード接続のトランジスタＱ４のコレクタ及びべースと、トランジスタＱ６のベースに接続されている。
【００２１】
上記トランジスタＱ３、Ｑ４のエミッタは、共通にトランジスタＱ７を介してグラウンドラインに接続される。同様に、トランジスタＱ５、Ｑ６のエミッタも、共通にトランジスタＱ８を介してグラウンドラインに接続されている。また、上記トランジスタＱ５のコレクタは電源ラインＶccに接続される。更に、トランジスタＱ６のコレクタは、電流源Ｉ１を介して電源ラインＶccに接続されると共に、コンデンサＣを介して図示されない出力端子として導出される。
【００２２】
上記電源ラインＶccと定電位線間には、ベースがトランジスタＱ７のベースに接続されたトランジスタＱ９が、抵抗Ｒ２を介して接続される。上記電源ラインＶccとグラウンドライン間には、また、ベースがトランジスタＱ８のベースに接続されたトランジスタＱ１０が、出力トランジスタＱ１１及び抵抗Ｒ３を介して接続されている。これらトランジスタＱ７〜Ｑ１０は、ゲインを変化させるためのものである。
【００２３】
一方、補正回路１５は、抵抗Ｒ４と、カレントミラー回路を構成する抵抗Ｒ５及びトランジスタＱ１２と、抵抗Ｒ６及びトランジスタＱ１３と、トリミング抵抗Ｒｓ及びトランジスタＱ１４と、比較器２５とから構成されている。
【００２４】
このような構成に於いて、上記バンドパスフィルタ１２の出力ｆ0 は、リミッタアンプ１３を介して入力に帰還されると共に、ＡＰＣ検波回路１４に供給される。そして、ＡＰＣ検波回路１４にて、入力周波数信号ｆ0 と基準周波数ｆs とを比較して、その位相差に対応する電圧信号Ｖｃｏが発生され、補正回路１５に供給される。この補正回路１５により補正された電圧信号Ｖｃｏは制御電圧Ｖｃとしてバンドパスフィルタ１２及びフィルタ回路１１に供給される。
【００２５】
すなわち、上記バンドパスフィルタ１２は、リミッタアンプ１３により入出力が同位相となるように帰還をかけると、発振周波数ｆ0 の発振器となる。この発振周波数ｆ0 は、制御電圧Ｖｃとしてバンドパスフィルタ１２に帰還すれば、ｆ0 ＝ｆs となるループがかかる。
【００２６】
このとき、バンドパスフィルタ１２と同形式のフィルタ回路１１を制御電圧Ｖｃによって同時に制御すれば、フィルタ回路１１の時定数も基準周波数信号ｆs と一定の関係になり、この基準周波数信号ｆs によってその時定数の自動補正が行われるようになる。
【００２７】
ところで、上記補正回路１５は、ＩＣの製造時に抵抗と容量素子との積がある範囲になるように、抵抗値がトリミングされたトリミング抵抗Ｒｓを有して構成されている。このトリミング抵抗Ｒｓの値を基準として、フィルタを構成する抵抗とのズレ（ΔＶ）を検出し、フィルタ回路１１の制御電圧Ｖｃをこのズレ分だけ補正する。すなわち、比較器２５に於いて、トリミング抵抗Ｒｓの値と抵抗Ｒ６との差分が比較される。もちろん、ここで、Ｒｓ＝Ｒ６であれば、ズレがないので補正出力はない。
【００２８】
これによって、見かけの制御電圧Ｖcoに対して、抵抗と容量素子とのＣＲ積はトリミング精度の範囲内に収まっているように見える。
ここで、電圧電流変換回路の時定数τを求めると、下記（１）式のようになる。
【００２９】
【数１】
0003720963.tif 000002
これは、制御電圧Ｖｃが固定の時にほぼＲ１Ｃに比例して変化する。尚、上記式（１）にてｇｍは相互コンダクタンスであり、ＩI 、ＩX はそれぞれ入力電流、出力電流、ＶJ はジャンクション電圧である。
【００３０】
また、
ΔＶ＝（Ｖcc−ＶJ ）（Ｒ６−Ｒｓ）／Ｒ５、
Ｖｃ＝Ｖcc−（Ｒ４／Ｒ７）ΔＶ
よりＲ４／Ｒ７＝Ａとおくと、下記（２）式の如くなる。
【００３１】
【数２】
0003720963.tif 000003
ここで、下記（３）式が選択されると、時定数τは下記（４）式のように求められる。
【００３２】
【数３】
0003720963.tif 000004
【００３３】
【数４】
0003720963.tif 000005
これは、ＲｓＣに比例することがわかる。つまり、略一定の値となることがわかる。
【００３４】
上述したように、ＩＣの製造時に抵抗と容量素子との積がある範囲になるように、選択する抵抗をトリミング抵抗Ｒｓとして基準とする。このトリミング抵抗Ｒｓは、容量素子のばらつき分も含んで補正することができるものである。一方、フィルタ回路を構成している他の抵抗は、パターンによって設定されている。したがって、精度の高いトリミング抵抗Ｒｓとフィルタ回路１１に用いられている抵抗とのズレを検出して、フィルタ回路１１の制御電圧Ｖｃをこのズレ分だけ補正するようにしている。これにより、自動的に素子のばらつき分を補正することができる。
【００３５】
ここで、仮に、トリミング精度が高いものであれば、補正回路１５だけで補正が可能であるが、実際には±７％程度が現実的であるため、フィルタ精度を上げるには補正ループが必要になる。しかしながら、これを位相ロックループ回路により構成した場合でも、従来のような周波数弁別器は不要である。
【００３６】
図３は、同実施の形態に於けるＶＣＯの可変範囲を示した図である。
図３に示されるように、中心周波数ｆs から±１０％以内にばらつきの範囲を収めることが可能となる。また、可変範囲が狭くても（±１０％）良いために、制御感度を低く設定でき、ノイズに対しても有利になり、ＰＬＬの設計が容易になる。
【００３７】
このように、高精度の抵抗（ＩＣ内蔵ではトリミング抵抗等）と、電圧電流変換ゲインを決める抵抗との差分を検出し、これを補うように従来のギルバートセル部の電流比を補正する回路を付加することで、フィルタ回路のゲインのばらつきを防止することができる。これにより、トリミング抵抗と容量の積を一定にするようにして、自動的にフィルタの補正をすることができる。
【００３８】
また、トリミングの精度が多少悪い場合でも、フィルタ回路のゲインの絶対値ばらつきは大幅に小さくなり、補正に要する可変範囲は狭くて良いために、設計が容易になる。
更に、この発明をＰＬＬの発振器に応用しても周波数制限器等が必要なくなる。
【００３９】
【発明の効果】
以上のようにこの発明によれば、時定数回路をＩＣ内に内蔵させて、抵抗及び容量素子のばらつきに影響されずにフィルタ回路の自動補正を行うことができ、周波数弁別器を必要としないフィルタ回路の時定数自動補正回路とそれを用いたフィルタ回路装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態を説明するもので、アナログデジタル変換回路の概略構成を示した図である。
【図２】この発明の一実施の形態を示すもので、アクティブフィルタに内蔵される時定数自動補正回路の構成を示すブロック図である。
【図３】この発明の一実施の形態に於けるＶＣＯの可変範囲を示した図である。
【図４】従来のアクティブフィルタの補正回路の構成を示したブロック図である。
【図５】図４の従来例に於けるＶＣＯの可変範囲を示した図である。
【符号の説明】
１１  フィルタ回路、
１２  バンドパスフィルタ（ＢＰＦ）、
１３  リミッタアンプ、
１４  ＡＰＣ検波回路（位相検波回路）、
１５  補正回路、
２１、２２  入力端子、
２５  比較器、
Ｃ  コンデンサ、
Ｉ１  電流源、
Ｑ１〜Ｑ１４  トランジスタ、
Ｒ１ａ、Ｒ１ｂ、Ｒ２〜Ｒ６  抵抗、
Ｒｓ  トリミング抵抗。
【図１】
0003720963.tif 000006
【図２】
0003720963.tif 000007
【図３】
0003720963.tif 000008
【図４】
0003720963.tif 000009
【図５】
0003720963.tif 000010