(57)【特許請求の範囲】
【請求項１】
半導体基板の表面付近に形成された第１導電型のチャネル領域と、
このチャネル領域を貫通して形成されたトレンチの縁部に形成された上記第１導電型とは異なる第２導電型のソース領域と、
上記トレンチの内壁面に沿って形成されたゲート酸化膜と、
上記トレンチ内において、上記ゲート酸化膜を挟んで上記チャネル領域に対向するように配置されたゲート電極とを含み、
上記トレンチの内壁面は、面方位が（１００）である第１の内側壁面と、この第１の内側壁面とは面方位が異なる第２の内側壁面と、主たる面方位が上記第１の内側壁面より原子の面密度が大きい面方位である底面とを含んでおり、
上記ソース領域が、上記第２の内側壁面に沿う上記ゲート酸化膜近傍の領域を回避して形成されていることを特徴とする半導体装置。
【請求項２】
上記半導体基板の表面は、面方位が（１００）である面より原子の面密度が大きい面方位を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
上記半導体基板の表面の面方位が（１１０）であることを特徴とする請求項２記載の半導体装置。
【請求項４】
上記トレンチが、上記半導体基板の表面および上記第１の内側壁面に沿ってほぼ平行に延びる複数のトレンチを含み、
隣接する２つの上記トレンチの間において、一方の上記トレンチの縁部に形成された上記ソース領域と他方の上記トレンチの縁部に形成された上記ソース領域との間に形成され、不純物の導入により低抵抗化された上記第１導電型の低抵抗領域をさらに含み、
上記低抵抗領域が、上記第２の内側壁面に沿って配置されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
上記第１の内側壁面の上記半導体基板表面に沿う長さが、上記第２の内側壁面の上記半導体基板表面に沿う長さより長いことを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ ＦＥＴなどの半導体装置に関し、特に、スイッチング用途の半導体装置に関する。
【０００２】
【従来の技術】
ＭＯＳ ＦＥＴ(Metal Oxide Semiconductor  Field Effect Transistor)には、シリコン基板の表面付近に形成されたトレンチ（溝）を有する、いわゆるトレンチ型のＭＯＳ ＦＥＴがある。ＭＯＳ ＦＥＴには、素子を構成するソース領域、ドレイン領域、チャネルが形成される領域、およびゲート電極を含むセルが多数形成されている。トレンチ型のＭＯＳ ＦＥＴでは、それぞれのセルにおいて、トレンチの内側壁面に沿ってチャネルが形成されるように構成されている。
【０００３】
これにより、セル（素子）の微細化が可能となり、微細なセルを密に配することにより、単位面積あたりに含まれるセルの数を多くすることができる。このため、単位面積あたりのチャネルが形成される領域を広くすることができるので、オン抵抗の低減を図ることができる。
図４は、従来のＭＯＳ ＦＥＴ ５１の製造工程途中の状態を示す図解的な断面図である。シリコン基板の表面には、導電型がＮ-型のエピタキシャル層５２が形成されている。エピタキシャル層５２の上には、導電型がＰ-型のＰ-領域５３が形成されている。Ｐ-領域５３を貫通して、エピタキシャル層５２の厚さ方向途中に至るトレンチ５４が形成されている。トレンチ５４の縁部には、導電型がＮ+型のソース領域５５が形成されている。また、トレンチ５４の内壁面に沿って、酸化シリコンからなるゲート酸化膜５７が設けられている。
【０００４】
トレンチ５４の内部には、不純物の導入により導電化されたポリシリコンからなるゲート電極５６が設けられている。シリコン基板には図示しない電極が形成されており、この電極とソース領域５５との間に一定の大きさの電圧を印加し、ゲート電極５６を所定の電位にすることにより、ソース領域５５とエピタキシャル層５２との間に電流（ドレイン電流）を流すことができる。ドレイン電流は、Ｐ-領域５３において、ゲート酸化膜５７近傍をゲート酸化膜５７に沿って流れる。
【０００５】
シリコン基板は、表面の面方位が（１００）であるものが用いられる。したがって、エピタキシャル層５２の表面（シリコン基板の表面に平行な面）の面方位も（１００）となる。また、Ｐ-領域５３やソース領域５５は、導電型がＮ-型のエピタキシャル層５２の表面付近に不純物を導入して形成されており、シリコン基板やエピタキシャル層５２と同じ結晶学的方位を有している。
トレンチ５４の内側壁面５４ｓは、面方位が（１００）になるように形成されている。このため、ドレイン電流は、Ｐ-領域５３中を面方位が（１００）である面（以下、「（１００）面」という。）に沿って流れる。これにより、シリコン表面での電界効果が効率的に生じてチャネルが形成されるので、オン抵抗の低減を図ることができる。
【０００６】
このようなＭＯＳ ＦＥＴ ５１は、たとえば、下記特許文献１および２に開示されている。
【０００７】
【特許文献１】
特開平１０−１５４８０９号公報
【特許文献２】
特開平１０−１５４８１０号公報
【０００８】
【発明が解決しようとする課題】
ところが、近年、ゲート酸化膜５７の薄膜化にともなって、ゲート酸化膜５７による静電容量（以下、「ゲート容量Ｑｇ」という。）が増大してきている。これにより、ＭＯＳ ＦＥＴ ５１のスイッチング特性が悪くなり、消費電力が増大するという問題がある。
ゲート酸化膜５７を厚くすれば、ゲート容量Ｑｇを低減でき、ＭＯＳ ＦＥＴ ５１のスイッチング特性を向上させることができるが、オン抵抗の増加を招く。すなわち、従来のＭＯＳ ＦＥＴ ５１では、オン抵抗を低減しつつスイッチング特性の向上を図ることができなかった。
【０００９】
オン抵抗は、ゲート酸化膜５７においてＰ-領域５３に隣接する部分の厚さを薄くすることにより低減できる。したがって、ゲート酸化膜５７において、Ｐ-領域５３に隣接する部分を薄くしつつ、他の部分を厚くすることにより、オン抵抗を低減しつつ、スイッチング特性の向上を図ることができる。しかし、このような構造は、以下のような理由により実現できなかった。
トレンチ５４は、シリコン基板にほぼ垂直に形成されるので、トレンチ５４の底面５４ｂの主たる面方位は、内側壁面５４ｓと同様（１００）となる。ゲート酸化膜５７は、トレンチ５４の内面を熱酸化して形成されるが、同じ面方位を有する面は同じ厚さで酸化される。したがって、ゲート酸化膜５７のうち、内側壁面５４ｓに沿う部分と底面５４ｂに沿う部分とは、ほぼ同じ厚さ、すなわち、シリコン結晶の（１００）面を熱酸化させて得られる厚さｄ(100)となる。したがって、ゲート酸化膜５７のうち、内側壁面５４ｓに沿う部分の単位面積あたりの容量ＣGSと、底面５４ｂに沿う部分の単位面積あたりの容量ＣGDとは、ほぼ等しくなる。
【００１０】
このため、ゲート酸化膜５７の厚さを厚くすれば、ゲート容量Ｑｇを低減してスイッチング特性の向上を図ることができるが、オン抵抗が高くなってしまう。また、ゲート酸化膜５７の厚さを薄くすれば、オン抵抗を低減できるが、ゲート容量Ｑｇが大きくなりスイッチング特性が悪くなる。
そこで、この発明の目的は、スイッチング特性の向上を図ることができる半導体装置を提供することである。
【００１１】
この発明の他の目的は、オン抵抗を低減できる半導体装置を提供することである。
【００１２】
【課題を解決するための手段および発明の効果】
上記の課題を解決するための請求項１記載の発明は、半導体基板（２）の表面付近に形成された第１導電型のチャネル領域（４）と、このチャネル領域を貫通して形成されたトレンチ（５）の縁部に形成された上記第１導電型とは異なる第２導電型のソース領域（５）と、上記トレンチの内壁面に沿って形成されたゲート酸化膜（６）と、上記トレンチ内において、上記ゲート酸化膜を挟んで上記チャネル領域に対向するように配置されたゲート電極（９）とを含み、上記トレンチの内壁面は、面方位が（１００）である第１の内側壁面（５ｓ1）と、この第１の内側壁面とは面方位が異なる第２の内側壁面（５ｓ2）と、主たる面方位が上記第１の内側壁面より原子の面密度が大きい面方位である底面（５ｂ）とを含んでおり、上記ソース領域が、上記第２の内側壁面に沿う上記ゲート酸化膜近傍の領域を回避して形成されていることを特徴とする半導体装置（１）である。
【００１３】
なお、括弧内の数字は、面方位を表すものを除き、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、チャネル領域を挟んでソース領域と半導体基板側との間に一定の電圧を印加し、ゲート電極を所定の電位にすることにより、チャネル領域中のゲート酸化膜近傍に、電流（ドレイン電流）を流すことができる。
トレンチの内壁面において、第１の内側壁面の面方位は（１００）であり、底面の主たる面方位は、面方位が（１００）である面より原子の面密度が大きい。トレンチの内壁面を熱酸化させてゲート酸化膜を形成する場合、原子の面密度が大きい面ほどゲート酸化膜の厚さは大きくなる。したがって、ゲート酸化膜のうち、第１の内側壁面に沿う部分より底面に沿う部分の方が膜厚が大きくなる。これにより、トレンチ底部のゲート酸化膜による容量を低減して、ゲート容量Ｑｇを全体的に低くすることができる。したがって、オン抵抗を低減しつつ、半導体装置のスイッチング特性の向上を図ることができる。
【００１４】
また、ゲート酸化膜の形成条件が同じ場合、面方位が（１００）とは異なる面とゲート酸化膜との界面における単位面積あたりの電荷密度（界面電荷密度）ＱSSは、面方位が（１００）である面とゲート酸化膜との界面電荷密度ＱSSと比べて大きくなる傾向がある。チャネル領域において、界面電荷密度ＱSSが小さい面に沿ってチャネルが形成されると、ゲートしきい値電圧の変動が増大する等の要因により、半導体装置の動作の信頼性が低下する。
【００１５】
この発明によれば、ソース領域が、（１００）面とは異なる第２の内側壁面に沿うゲート酸化膜近傍の領域を回避して形成されていることにより、界面電荷密度ＱSSが小さい面に沿ってチャネルが形成される事態を防止できる。これにより、半導体装置の高い信頼性が確保される。
半導体基板の表面付近にはエピタキシャル層が形成されていてもよく、チャネル領域やソース領域は、このエピタキシャル層に不純物を導入することにより形成されていてもよい。エピタキシャル層は半導体基板と同じ結晶学的方位を有しており、また、不純物の導入により結晶学的方位が変化することはない。半導体基板は、たとえば、シリコンからなるものとすることができる。
【００１６】
請求項２記載の発明は、上記半導体基板の表面は、面方位が（１００）である面より原子の面密度が大きい面方位を有することを特徴とする請求項１記載の半導体装置である。
半導体基板に対して垂直に形成されたトレンチ底面の主たる面方位は、半導体基板表面の面方位とほぼ同じになる。したがって、この発明によれば、半導体基板に対して垂直に形成されたトレンチの底面を、面方位が（１００）である面より原子の面密度が大きいものとすることができ、第１の内側壁面より厚く酸化させることができる。
【００１７】
半導体基板表面の面方位は、たとえば、請求項３記載のように（１１０）とすることができる。この場合、半導体基板に垂直に形成されたトレンチ底面の主たる面方位は（１１０）となる。
シリコンの結晶において、原子（シリコン）の面密度は、面方位が（１００）である面では６．８×１０14個／ｃｍ2であり、面方位が（１１０）である面では９．６×１０14個／ｃｍ2である。したがって、上述のように、トレンチ内壁面の熱酸化により、ゲート酸化膜を第１の内側壁面に沿う部分で薄く、底面に層部分で厚くすることができる。
【００１８】
請求項４記載の発明は、上記トレンチが、上記半導体基板の表面および上記第１の内側壁面に沿ってほぼ平行に延び、横方向に配列された複数のトレンチ（５）を含み、隣接する２つの上記トレンチの間において、一方の上記トレンチの縁部に形成された上記ソース領域と他方の上記トレンチの縁部に形成された上記ソース領域との間に形成され、不純物の導入により低抵抗化された上記第１導電型の低抵抗領域（８）をさらに含み、上記低抵抗領域が、上記第２の内側壁面に沿って配置されていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置である。
【００１９】
この発明によれば、この半導体装置を含む回路において、この半導体装置に逆起電力が与えられた場合、電流は抵抗が低い低抵抗領域を流れ、チャネル領域においてチャネルが形成される領域には流れないようになっている。これにより、この半導体装置の逆起電力に対する破壊耐量が大きくされている。
さらに、第２導電型の低抵抗領域が第２の内側壁面に沿って配置されていることにより、チャネル領域において第２の内側壁面に沿う領域にチャネルが形成されることを確実に防止できる。
【００２０】
請求項５記載の発明は、上記第１の内側壁面の上記半導体基板表面に沿う長さが、上記第２の内側壁面の上記半導体基板表面に沿う長さより長いことを特徴とする請求項１ないし４のいずれかに記載の半導体装置である。
この発明によれば、ソース領域は、半導体基板の表面および第１の内側壁面に沿って長く形成できる。したがって、チャネル領域においてチャネルが形成される領域を広くすることができるので、半導体装置のオン抵抗を低減できる。
【００２１】
【発明の実施の形態】
以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の一実施形態に係るＭＯＳ ＦＥＴ １を一部破断して示す図解的な斜視図である。
シリコン基板２の表面には、導電型がＮ-型のエピタキシャル層３が形成されている。エピタキシャル層３の上には、導電型がＰ-型のＰ-領域４が形成されている。
【００２２】
Ｐ-領域４を貫通して、エピタキシャル層３の厚さ方向途中に至る複数のトレンチ５が形成されている。トレンチ５は、シリコン基板２にほぼ垂直に形成されている。トレンチ５は、シリコン基板２の表面に沿う方向（図１に示すＭＯＳ ＦＥＴ １の断面に垂直な方向）に延びている。トレンチ５は、互いにほぼ平行に横方向に配列されている。
トレンチ５の内壁面に沿って、酸化シリコンからなるゲート酸化膜６が形成されている。また、トレンチ５の縁部には、導電型がＮ+型のソース領域７が形成されている。２つのトレンチ５の間において、一方のトレンチ５の縁部に形成されたソース領域７と他方のトレンチ５の縁部に形成されたソース領域７との間には、導電型がＰ+型のＰ+領域８が形成されている。Ｐ+領域８は、不純物が高濃度に導入されて、Ｐ-領域４に比して導電率が大きく（低抵抗化）されている。
【００２３】
トレンチ５の内部には、不純物の導入により導電化されたポリシリコンからなるゲート電極９が設けられている。したがって、ゲート電極９は、トレンチ５と同じ方向に延びている。
ゲート電極９の上には、酸化シリコンからなる絶縁層１０が形成されている。絶縁層１０は、ゲート電極９が形成されている領域の全てを覆うように形成されているが、図１では一部のみを示している。ソース領域７、Ｐ+領域８、および絶縁層１０の上には、ソース領域７の取り出し電極をなす図示しない金属膜が形成されている。
【００２４】
シリコン基板２には図示しない電極が形成されており、この電極と金属膜との間に一定の大きさの電圧を印加し、ゲート電極９を所定の電位にすることにより、ソース領域７とエピタキシャル層３との間に電流（ドレイン電流）を流すことができる。ドレイン電流は、Ｐ-領域４において、ゲート酸化膜６近傍をゲート酸化膜６に沿って流れる。すなわち、Ｐ-領域４中でゲート酸化膜６近傍の部分にチャネルが形成される。
【００２５】
このＭＯＳ ＦＥＴ １を含む回路において、このＭＯＳ ＦＥＴ １に逆起電力が与えられた場合、電流は抵抗が低いＰ+領域８を流れ、Ｐ-領域４においてチャネルが形成される領域には流れないようになっている。これにより、ＭＯＳ ＦＥＴ １の逆起電力に対する破壊耐量が大きくされている。
図２は、製造工程途中のＭＯＳ ＦＥＴ １のトレンチ５に垂直な断面図である。
【００２６】
図１および図２を参照して、シリコン基板２表面の面方位は（１１０）である。したがって、エピタキシャル層３の表面（シリコン基板２の表面に平行な面）の面方位も（１１０）である。また、Ｐ-領域４、ソース領域７、およびＰ+領域８は、導電型がＮ-型のエピタキシャル層３の表面付近に不純物を導入して形成されるので、シリコン基板２やエピタキシャル層３と同じ結晶学的方位を有している。
【００２７】
トレンチ５の内側壁面５ｓのうちトレンチ５の長さ方向に沿う面（以下、「第１の内側壁面５ｓ1」という。）は、面方位が（１００）になるように形成されている。このため、ドレイン電流は、Ｐ-領域４中で第１の内側壁面５ｓ1に沿う領域を、面方位が（１００）である面（以下、「（１００）面」という。）に沿って流れる。
シリコン結晶中で、キャリアの移動度は、（１００）面に沿う方向で、他の面方位を有する面に沿う方向より大きくなる。また、（１００）面の界面電荷密度ＱSSは、他の面方位を有する面の界面電荷密度ＱSSより小さい。これらのことにより、シリコン表面（ゲート酸化膜６とＰ-領域４との界面）での電界効果が効率的に生じてチャネルが形成されるので、Ｐ-領域４において第１の内側壁面５ｓ1に沿う部分のオン抵抗は低くなる。
【００２８】
また、トレンチ５の底面５ｂは、ほぼ第１の内側壁面５ｓ1に垂直（シリコン基板２の表面に平行）になっている。したがって、底面５ｂの主たる面方位は、（１１０）である。
次に、ゲート酸化膜６において、第１の内側壁面５ｓ1に沿う部分の容量と底面５ｂに沿う部分の容量とを比較する。一般に、誘電体（絶縁体）を挟んで電極が対向配置されているときの容量Ｃは、εＳ／ｄで表される。ここで、εは誘電体の誘電率であり、Ｓは誘電体において電極が対向されている部分の面積であり、ｄは誘電体において電極が対向配置された部分の厚さである。
【００２９】
ゲート酸化膜６は酸化シリコンからなるので、その誘電率はほぼ一定である。したがって、ゲート酸化膜６において、第１の内側壁面５ｓ1に沿う部分の単位面積あたりの容量ＣGSと底面５ｂに沿う部分の単位面積あたりの容量ＣGDとは、ゲート酸化膜６の膜厚により決定される。
ゲート酸化膜６は、トレンチ５の内面を熱酸化して形成される。シリコンの結晶を熱酸化させて得られる酸化膜の厚さは、結晶面におけるシリコン原子の面密度が大きいほど厚くなる。結晶面のシリコン原子の面密度は面方位ごとに異なり、たとえば、（１００）面では６．８×１０14個／ｃｍ2であり、面方位が（１１０）である面（以下、「（１１０）面」という。）では９．６×１０14個／ｃｍ2であり、面方位が（１１１）である面では１１．８×１０14個／ｃｍ2である。
【００３０】
したがって、ゲート酸化膜６のうち第１の内側壁面５ｓ1に沿う部分の厚さｄ(100)は、底面５ｂに沿う部分の厚さｄ(110)より薄くなる（ｄ(100)＜ｄ(110)）。このため、ゲート酸化膜６のうち、底面５ｂに沿う部分の単位面積あたりの容量ＣGDは、第１の内側壁面５ｓ1に沿う部分の単位面積あたりの容量ＣGSより小さくなる（ＣGS＞ＣGD）。以上のことから、このＭＯＳ ＦＥＴ １は、従来のようにゲート酸化膜５７が全体的に薄く形成されていた場合（図４参照）と比べて、ゲート容量Ｑｇを全体として低減できるので、オン抵抗を低減しつつスイッチング特性の向上を図ることができる。
【００３１】
図３は、図１に示すＭＯＳ ＦＥＴ １のトレンチ５が形成された面を見下ろす図解的な平面図である。図３では、絶縁層１０は図示を省略している。
トレンチ５の内側壁面５ｓは、第１の内側壁面５ｓ1にほぼ直交する第２の内側壁面５ｓ2を含んでいる。トレンチの底面５ｂ（シリコン基板２の表面）が（１１０）面であること、および第１の内側壁面５ｓ1が（１００）面であることから、第２の内側壁面５ｓ2は（１１０）面となっている。したがって、第２の内側壁面５ｓ2に沿うゲート酸化膜６は、底面５ｂに沿うゲート酸化膜６と同様、第１の内側壁面５ｓ1より厚さが厚い。
【００３２】
ソース領域７は、トレンチ５の縁部のうち、第１の内側壁面５ｓ1に沿う領域にのみ形成されている。すなわち、ソース領域７は、第２の内側壁面５ｓ2に沿うゲート酸化膜６近傍の領域を回避して形成されている。ゲート酸化膜６を挟んでゲート電極９に対向する領域には、Ｐ+領域８が形成されている。
Ｐ-領域４において、界面電荷密度ＱSSが小さい面に沿ってチャネルが形成されると、ゲートしきい値電圧の変動が増大する等の要因により、ＭＯＳ ＦＥＴ １の動作の信頼性が低下する。ソース領域７が、（１１０）面である第２の内側壁面５ｓ2に沿って形成されていないことにより、Ｐ-領域４において（１１０）面に沿ってチャネルが形成される事態を回避できる。これにより、ＭＯＳ ＦＥＴ １の高い信頼性が確保される。
【００３３】
さらに、第２の内側壁面５ｓ2に沿ってＰ+領域８が形成されていることによって、Ｐ-領域４において第２の内側壁面５ｓ2に沿う領域にチャネルが形成されることを確実に防止できる。
第１の内側壁面５ｓ1のシリコン基板２表面に沿う長さは、第２の内側壁面５ｓ2のシリコン基板２表面に沿う長さより長い。これにより、ソース領域７は、シリコン基板２の表面および第１の内側壁面５ｓ1に沿って長く形成されているので、シリコン基板２の単位面積あたりのソース領域７は広くなっている。したがって、Ｐ-領域４においてチャネルが形成される領域は広くなるので、このＭＯＳ ＦＥＴ １のオン抵抗は低い。
【００３４】
この発明の一実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施することもできる。たとえば、以上の実施形態に係る半導体装置は、いずれもＮチャネルトランジスタの例であるが、半導体装置はＰチャネルトランジスタであってもよい。半導体装置は、ＭＯＳ ＦＥＴ以外に、たとえばＩＧＢＴ(Insulated Gate Bipolar Transistor)などの半導体装置であってもよい。その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＭＯＳ ＦＥＴを一部破断して示す図解的な斜視図である。
【図２】製造工程途中のＭＯＳ ＦＥＴ のトレンチに垂直な断面図である。
【図３】図１に示すＭＯＳ ＦＥＴのトレンチが形成された面を見下ろす図解的な平面図である。
【図４】従来のＭＯＳ ＦＥＴの製造工程途中の状態を示す図解的な断面図である。
【符号の説明】
１    ＭＯＳ ＦＥＴ
２    シリコン基板
３    エピタキシャル層
４    Ｐ-領域
５    トレンチ
５ｓ1    第１の内側壁面
５ｓ2    第２の内側壁面
５ｂ    底面
６    ゲート酸化膜
７    ソース領域
８    Ｐ+領域
９    ゲート電極
【図１】
0003715971.tif 000002
【図２】
0003715971.tif 000003
【図３】
0003715971.tif 000004
【図４】
0003715971.tif 000005