(57)【特許請求の範囲】
【請求項１】
電流の流れる方向に応じた磁界を発生させて記録媒体へデータを書き込むヘッドに対して、ライト電流を供給するライト電流発生回路であって、
第１の制御信号の入力に応じて、上記ヘッドの一端と第１の電源との接続、非接続状態を切り替える第１のスイッチング素子と、
第２の制御信号の入力に応じて、上記ヘッドの他端と上記第１の電源との接続、非接続状態を上記第１のスイッチング素子とは逆のタイミングで切り替える第２のスイッチング素子と、
上記ヘッドの一端側に接続された第１の電流源と、
上記ヘッドの他端側に接続された第２の電流源と、
上記ヘッドの一端と第１の電源とを上記第１のスイッチング素子が接続状態に保持するときは、上記第２の電流源を作動させて上記第１の電流源を停止状態に保持し、上記ヘッドの他端と第１の電源とを上記第２のスイッチング素子が接続状態に保持するときは、上記第１の電流源を作動させて上記第２の電流源を停止状態に保持するスイッチ回路と、を有し、
上記第１の電流源は、コレクタが上記ヘッドの一端に接続され、エミッタが第２の電源に接続された第１のトランジスタと、コレクタとベースが接続され、その接続点が上記第１のトランジスタのベースおよび第３の電源に接続され、エミッタが上記第２の電源に接続された第２のトランジスタとを有する第１のカレントミラー回路により構成され、
上記第２の電流源は、コレクタが上記ヘッドの他端に接続され、エミッタが第２の電源に接続された第３のトランジスタと、コレクタとベースが接続され、その接続点が上記第３のトランジスタのベースおよび上記第３の電源に接続され、エミッタが上記第２の電源に接続された第４のトランジスタとを有する第２のカレントミラー回路により構成され、
上記第３の電源は、第１のカレントミラー回路の第２のトランジスタまたは第２のカレントミラー回路の第４のトランジスタのベース・エミッタ間電圧の影響を相殺できる電圧を供給し、
上記スイッチ回路は、上記第２のトランジスタのコレクタおよび第４のトランジスタのコレクタと上記第２の電源との接続を切り替えて、上記第１および第２の電流源の作動と停止状態とを切り替える
を有するライト電流発生回路。
【請求項２】
電流の流れる方向に応じた磁界を発生させて記録媒体へデータを書き込むヘッドに対して、ライト電流を供給するライト電流発生回路であって、
第１の制御信号の入力に応じて、上記ヘッドの一端と第１の電源との接続、非接続状態を切り替える第１のスイッチング素子と、
第２の制御信号の入力に応じて、上記ヘッドの他端と上記第１の電源との接続、非接続状態を上記第１のスイッチング素子とは逆のタイミングで切り替える第２のスイッチング素子と、
上記ヘッドの一端側に接続された第１の電流源と、
上記ヘッドの他端側に接続された第２の電流源と、
上記ヘッドの一端と第１の電源とを上記第１のスイッチング素子が接続状態に保持するときは、上記第２の電流源を作動させて上記第１の電流源を停止状態に保持し、上記ヘッドの他端と第１の電源とを上記第２のスイッチング素子が接続状態に保持するときは、上記第１の電流源を作動させて上記第２の電流源を停止状態に保持するスイッチ回路と、を有し、
上記第１の電流源は、コレクタが上記ヘッドの一端に接続され、エミッタが第２の電源に接続された第１のトランジスタと、コレクタが第３の電源に接続され、エミッタが上記第２の電源に接続され、ベースが上記第１のトランジスタのベースに接続された第２のトランジスタと、コレクタが上記第１の電源に接続され、エミッタが上記第２のトランジスタのベースに接続され、ベースが上記第２のトランジスタのコレクタに接続された第３のトランジスタとを有する第１のカレントミラー回路により構成され、
上記第２の電流源は、コレクタが上記ヘッドの他端に接続され、エミッタが第２の電源に接続された第４のトランジスタと、コレクタが第３の電源に接続され、エミッタが上記第２の電源に接続され、ベースが上記第４のトランジスタのベースに接続された第５のトランジスタと、コレクタが上記第１の電源に接続され、エミッタが上記第５のトランジスタのベースに接続され、ベースが上記第５のトランジスタのコレクタに接続された第６のトランジスタとを有する第２のカレントミラー回路により構成され、
上記第３の電源は、第１のカレントミラー回路の第２および第３のトランジスタまたは第２のカレントミラー回路の第５および第６のトランジスタのベース・エミッタ間電圧の影響を相殺できる電圧を供給し、
上記スイッチ回路は、上記第２のトランジスタのコレクタおよび第５のトランジスタのコレクタと上記第２の電源との接続を切り替えて、上記第１および第２の電流源の作動と停止状態とを切り替える
ライト電流発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばライト（書き込み）ヘッドに電流を流してデータの書き込みを行うＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）  等に用いられるライト電流発生回路に関するものである。
【０００２】
【従来の技術】
図６はＨＤＤ用ＩＣに搭載される従来のライト電流発生回路の構成例を示す回路図で、図７はそのタイミングチャートである。
【０００３】
このライト電流発生回路１は、図６に示すように、ヘッド（コイル）ＬＨＤ、ｎｐｎ型トランジスタＱ１〜Ｑ６，抵抗素子Ｒ１，Ｒ２、電流源Ｉｅ１により構成されている。
トランジスタＱ１およびＱ２のコレクタが電源電圧ＶＣＣの供給ラインに接続され、トランジスタＱ１のエミッタがトランジスタＱ３のコレクタに接続され、これらの接続点ＨＸがコイルＬＨＤの一端に接続されている。
また、トランジスタＱ２のエミッタがトランジスタＱ４のコレクタに接続に接続され、これらの接続点ＨＹがヘッドＬＨＤの他端に接続されている。
そして、トランジスタＱ３，Ｑ４のエミッタがトランジスタＱ５のコレクタに接続され、トランジスタＱ５のエミッタが抵抗素子Ｒ１を介して接地ラインＧＮＤに接続されている。
さらに、トランジスタＱ５のベースがトランジスタＱ６のベースおよびコレクタに接続され、これらの接続点が電流源Ｉｅ１に接続され、トランジスタＱ６のエミッタが抵抗素子Ｒ２を介して接地ラインＧＮＤに接続されている。
なお、トランジスタＱ５，Ｑ６によりカレントミラー回路が構成されている。
【０００４】
このような構成において、トランジスタＱ１〜Ｑ４のベースに、図７に示すような信号ＣＴＬＡ，ＣＴＬａ，ＣＴＬＢ，ＣＴＬｂが供給される。具体的には、信号ＣＴＬＡがトランジスタＱ１のベースに供給され、信号ＣＴＬＡと同相の信号ＣＴＬａがトランジスタＱ４のベースに供給され、信号ＣＴＬＡ，ＣＴＬａと逆相の信号ＣＴＬＢがトランジスタＱ２のベースに供給され、信号ＣＴＬＢと同相の信号ＣＴＬｂがトランジスタＱ３のベースに供給される。
【０００５】
このとき、信号ＣＴＬＡ，ＣＴＬａがハイレベルで、信号ＣＴＬＢ，ＣＴＬｂがローレベルの場合、トランジスタＱ１，Ｑ４がオン状態、トランジスタＱ２，Ｑ３がオフ状態に保持されることからヘッドＬＨＤの一端側（ＨＸ）から他端側（ＨＹ）に向かってライト電流Ｉｗが流れる。
これに対して、信号ＣＴＬＢ，ＣＴＬｂがハイレベルで、信号ＣＴＬＡ，ＣＴＬａがローレベルの場合、トランジスタＱ２，Ｑ３がオン状態、トランジスタＱ１，Ｑ４がオフ状態に保持されることからヘッドＬＨＤの他端側（ＨＹ）から一端側（ＨＸ）に向かってライト電流Ｉｗが流れる。
このような電流スイッチが所定の間隔で行われて、磁界の極性の並びが図示しないディスク記録媒体に書き込まれる。
【０００６】
ライト電流Ｉｗはカレントミラー回路を構成しているトランジスタＱ５，Ｑ６のトランジスタ比によって決められ、その比が１：１のとき、Ｉ１＝Ｉｗとなる。
図６に示す回路では、ライト電流ＩｗをトランジスタＱ５のコレクタ電流として発生させ、それをトランジスタＱ３，Ｑ４で差動的に切り替えている。
【０００７】
【発明が解決しようとする課題】
ところで、上述した回路では、ヘッドＬＨＤの電圧振幅ＶＨ  の上限Ｖｍａｘ  および下限Ｖｍｉｎ  は下記式で表される。
【０００８】
【数１】
0003610664.tif 000002
なお、ＲＶ１は抵抗素子Ｒ１の抵抗値を示している。
【０００９】
ここで、電源電圧ＶＣＣ＝５Ｖ、ＶＢＥ＝０．８Ｖとすると、電圧振幅ＶＨ  は次のように３Ｖになる。
0003610664.tif 000003
【００１０】
本来、ヘッドコイルＬＨＤの両端に発生する電圧はＬ・（ｄｉ／ｄｔ）で決まるが、回路的に電圧振幅ＶＨ  が制限されてしまうと電圧駆動となり、図７および図８中破線で示すようにライト電流Ｉｗの立上がり、立ち下がり時間を遅らせてしまう。なお、（ｄｉ／ｄｔ）は、ヘッドコイルＬＨＤが負荷でないときのトランジスタＱ３，Ｑ４本来の電流変化量である。
このため、高データレートが必要とされるＨＤＤの記録動作において、書き込み周波数を高くすることができないという欠点がある。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ヘッドの電圧振幅を大きくることが可能で、書き込み周波数を高く設定することができ、高速化を図れるライト電流発生回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明のライト電流発生回路は、電流の流れる方向に応じた磁界を発生させて記録媒体へデータを書き込むヘッドに対して、ライト電流を供給するライト電流発生回路であって、第１の制御信号の入力に応じて、上記ヘッドの一端と第１の電源との接続、非接続状態を切り替える第１のスイッチング素子と、第２の制御信号の入力に応じて、上記ヘッドの他端と上記第１の電源との接続、非接続状態を上記第１のスイッチング素子とは逆のタイミングで切り替える第２のスイッチング素子と、上記ヘッドの一端側に接続された第１の電流源と、上記ヘッドの他端側に接続された第２の電流源と、上記ヘッドの一端と第１の電源とを上記第１のスイッチング素子が接続状態に保持するときは、上記第２の電流源を作動させて上記第１の電流源を停止状態に保持し、上記ヘッドの他端と第１の電源とを上記第２のスイッチング素子が接続状態に保持するときは、上記第１の電流源を作動させて上記第２の電流源を停止状態に保持するスイッチ回路と、を有し、上記第１の電流源は、コレクタが上記ヘッドの一端に接続され、エミッタが第２の電源に接続された第１のトランジスタと、コレクタとベースが接続され、その接続点が上記第１のトランジスタのベースおよび第３の電源に接続され、エミッタが上記第２の電源に接続された第２のトランジスタとを有する第１のカレントミラー回路により構成され、上記第２の電流源は、コレクタが上記ヘッドの他端に接続され、エミッタが第２の電源に接続された第３のトランジスタと、コレクタとベースが接続され、その接続点が上記第３のトランジスタのベースおよび上記第３の電源に接続され、エミッタが上記第２の電源に接続された第４のトランジスタとを有する第２のカレントミラー回路により構成され、上記第３の電源は、第１のカレントミラー回路の第２のトランジスタまたは第２のカレントミラー回路の第４のトランジスタのベース・エミッタ間電圧の影響を相殺できる電圧を供給し、上記スイッチ回路は、上記第２のトランジスタのコレクタおよび第４のトランジスタのコレクタと上記第２の電源との接続を切り替えて、上記第１および第２の電流源の作動と停止状態とを切り替える。
また、本発明のライト電流発生回路は、電流の流れる方向に応じた磁界を発生させて記録媒体へデータを書き込むヘッドに対して、ライト電流を供給するライト電流発生回路であって、第１の制御信号の入力に応じて、上記ヘッドの一端と第１の電源との接続、非接続状態を切り替える第１のスイッチング素子と、第２の制御信号の入力に応じて、上記ヘッドの他端と上記第１の電源との接続、非接続状態を上記第１のスイッチング素子とは逆のタイミングで切り替える第２のスイッチング素子と、上記ヘッドの一端側に接続された第１の電流源と、上記ヘッドの他端側に接続された第２の電流源と、上記ヘッドの一端と第１の電源とを上記第１のスイッチング素子が接続状態に保持するときは、上記第２の電流源を作動させて上記第１の電流源を停止状態に保持し、上記ヘッドの他端と第１の電源とを上記第２のスイッチング素子が接続状態に保持するときは、上記第１の電流源を作動させて上記第２の電流源を停止状態に保持するスイッチ回路と、を有し、上記第１の電流源は、コレクタが上記ヘッドの一端に接続され、エミッタが第２の電源に接続された第１のトランジスタと、コレクタが第３の電源に接続され、エミッタが上記第２の電源に接続され、ベースが上記第１のトランジスタのベースに接続された第２のトランジスタと、コレクタが上記第１の電源に接続され、エミッタが上記第２のトランジスタのベースに接続され、ベースが上記第２のトランジスタのコレクタに接続された第３のトランジスタとを有する第１のカレントミラー回路により構成され、上記第２の電流源は、コレクタが上記ヘッドの他端に接続され、エミッタが第２の電源に接続された第４のトランジスタと、コレクタが第３の電源に接続され、エミッタが上記第２の電源に接続され、ベースが上記第４のトランジスタのベースに接続された第５のトランジスタと、コレクタが上記第１の電源に接続され、エミッタが上記第５のトランジスタのベースに接続され、ベースが上記第５のトランジスタのコレクタに接続された第６のトランジスタとを有する第２のカレントミラー回路により構成され、上記第３の電源は、第１のカレントミラー回路の第２および第３のトランジスタまたは第２のカレントミラー回路の第５および第６のトランジスタのベース・エミッタ間電圧の影響を相殺できる電圧を供給し、上記スイッチ回路は、上記第２のトランジスタのコレクタおよび第５のトランジスタのコレクタと上記第２の電源との接続を切り替えて、上記第１および第２の電流源の作動と停止状態とを切り替える。
【００１３】
本発明のライト電流発生回路によれば、第１の制御信号に基づき、第１のスイッチング素子によりヘッドの一端と第１の電源とが接続状態に保持される場合、第２の制御信号に基づき、第２のスイッチング素子によりヘッドの他端と第１の電源とが非接続状態に保持される。そして、このとき、第２の電流源が作動状態に保持され、第１の電流源が停止状態に保持され、ヘッドには一端側から他端側に向かってライト電流が流れる。
一方、第２の制御信号に基づき第２のスイッチング素子によりヘッドの他端と第１の電源とが接続状態に保持される場合、第１の制御信号に基づき、第１のスイッチング素子によりヘッドの一端と第１の電源とが非接続状態に保持される。そして、このとき、第１の電流源が作動状態に保持され、第２の電流源が停止状態に保持され、ヘッドには他端側から一端側に向かってライト電流が流れる。
このように、電流源を直接スイッチングしてライト電流を流すことから、ヘッド電圧振幅を大きくとることがき、ライト電流の立上がり、立ち下がり時間の遅延を防止できる。その結果、高データレートが必要とされるＨＤＤの記録動作において、書き込み周波数を高くすることができ、高速化を図ることができる。
【００１４】
【発明の実施の形態】
第１実施形態
図１は、本発明に係るライト電流発生回路の第１の実施形態を示す回路図であって、従来例を示す図６と同一構成部分は同一符号をもって表している。
【００１５】
本ライト電流発生回路１０は、トランジスタＱ１，Ｑ２，Ｑ１０〜Ｑ１３、抵抗素子Ｒ１〜Ｒ４、ヘッド（コイル）ＬＨＤ、定電圧源ＶＧ  、およびスイッチ回路Ｓ１，Ｓ２により構成されている。
【００１６】
トランジスタＱ１およびＱ２のコレクタが電源電圧ＶＣＣの供給ラインに接続され、トランジスタＱ１のエミッタがトランジスタＱ１０のコレクタに接続され、これらの接続点ＨＸがヘッドＬＨＤの一端に接続されている。
また、トランジスタＱ２のエミッタがトランジスタＱ１１のコレクタに接続され、これらの接続点ＨＹがヘッドＬＨＤの他端に接続されている。
そして、トランジスタＱ１０，Ｑ１１のエミッタ同士が接続され、これらの接続点が抵抗素子Ｒ１を介して接地ラインＧＮＤに接続されている。
さらに、トランジスタＱ１０のベースがトランジスタＱ１３のベースおよびコレクタに接続され、これらの接続点ＮＤ２が抵抗素子Ｒ４を介して定電圧源ＶＧ  に接続されているとともに、スイッチ回路Ｓ１に接続されている。
トランジスタＱ１１のベースがトランジスタＱ１２のベースおよびコレクタに接続され、これらの接続点ＮＤ１が抵抗素子Ｒ３を介して定電圧源ＶＧ  に接続されているとともに、スイッチ回路Ｓ２に接続されている。
トランジスタＱ１２およびＱ１３のエミッタ同士が接続され、これらの接続点が抵抗素子Ｒ２を介して接地ラインＧＮＤに接続されている。
なお、トランジスタＱ１２とＱ１１、トランジスタＱ１３とＱ１０によりカレントミラー回路が構成されている。
【００１７】
なお、スイッチ回路Ｓ１は制御信号ＣＮＴ１の入力に応じて接続点ＮＤ２と接地ラインＧＮＤとを接続状態または非接続状態に保持する。具体的には、制御信号ＣＴＬ１がハイレベルのとき接続点ＮＤ２と接地ラインＧＮＤとを接続状態に保持し、ローレベルのとき非接続状態に保持する。
同様に、スイッチ回路Ｓ２は制御信号ＣＮＴ２の入力に応じて接続点ＮＤ１と接地ラインＧＮＤとを接続状態または非接続状態に保持する。具体的には、制御信号ＣＴＬ２がハイレベルのとき接続点ＮＤ１と接地ラインＧＮＤとを接続状態に保持し、ローレベルのとき非接続状態に保持する。
【００１８】
また、図２のタイミングチャートに示すように、制御信号ＣＴＬ１はトランジスタＱ１のベースへの信号ＣＴＬＡと同相の信号であり、制御信号ＣＴＬ２はトランジスタＱ２のベースへの信号ＣＴＬＢと同相の信号である。
【００１９】
次に、上記構成による動作を説明する。
信号ＣＴＬＡ，ＣＴＬ１がハイレベルで供給され、信号ＣＴＬＢ，ＣＴＬ２がローレベルで供給されると、トランジスタＱ１およびスイッチ回路Ｓ１がオン状態、トランジスタＱ２およびスイッチ回路Ｓ２がオフ状態に保持される。
スイッチ回路Ｓ１がオン状態になったことに伴い、抵抗素子Ｒ４を介して流れる電流はスイッチ回路Ｓ１を介して接地ラインＧＮＤに流れる。その結果、トランジスタＱ１３とＱ１０からなるカレントミラー回路は電流源として機能しない。
これに対して、スイッチ回路Ｓ２がオフ状態にあることから、抵抗素子Ｒ３を介して流れる電流は、トランジスタＱ１２のコレクタ、ベースおよびトランジスタＱ１１のベースに流れる。その結果、トランジスタＱ１２とＱ１１からなるカレントミラー回路が電流源として機能する。
したがって、この場合、ヘッドＬＨＤの一端側（ＨＸ）から他端側（ＨＹ）に向かってライト電流Ｉｗが流れる。
なお、この場合の電流Ｉ１は次式のようになる。
【００２０】
【数２】
Ｉ１＝（ＶＧ  −ＶＢＥ（Ｑ１２）  ）／（ＲＶ３＋ＲＶ２）      …（２）
ここで、ＲＶ３は抵抗素子Ｒ３の抵抗値、ＲＶ２は抵抗素子Ｒ２の抵抗値をそれぞれ示している。
【００２１】
そして、トランジスタＱ１２とＱ１１のトランジスタ比が１：１の場合に、Ｉ１＝Ｉｗとなる。
【００２２】
本回路では、ヘッドＬＨＤの電圧振幅ＶＨ  の上限Ｖｍａｘ  および下限Ｖｍｉｎ  は下記式で表される。
【００２３】
【数３】
0003610664.tif 000004
ここで、電源電圧ＶＣＣ＝５Ｖ、ＶＢＥ＝０．８Ｖとすると、電圧振幅ＶＨ  は次のようになる。
0003610664.tif 000005
この値は、従来の回路の３Ｖに比べて０．５Ｖ改善された値である。
【００２４】
一方、信号ＣＴＬＡ，ＣＴＬ１がローレベルで供給され、信号ＣＴＬＢ，ＣＴＬ２がハイレベルで供給されると、トランジスタＱ２およびスイッチ回路Ｓ２がオン状態、トランジスタＱ１およびスイッチ回路Ｓ１がオフ状態に保持される。スイッチ回路Ｓ２がオン状態になったことに伴い、抵抗素子Ｒ３を介して流れる電流はスイッチ回路Ｓ２を介して接地ラインＧＮＤに流れる。その結果、トランジスタＱ１２とＱ１１からなるカレントミラー回路は電流源として機能しない。
これに対して、スイッチ回路Ｓ１がオフ状態にあることから、抵抗素子Ｒ４を介して流れる電流は、トランジスタＱ１３のコレクタ、ベースおよびトランジスタＱ１０のベースに流れる。その結果、トランジスタＱ１３とＱ１０からなるカレントミラー回路が電流源として機能する。
したがって、この場合、ヘッドＬＨＤの他端側（ＨＹ）から一端側（ＨＸ）に向かってライト電流Ｉｗが流れる。
なお、この場合の電流Ｉ１は次式のようになる。
【００２５】
【数４】
Ｉ１＝（ＶＧ  −ＶＢＥ（Ｑ１３）  ）／（ＲＶ４＋ＲＶ２）      …（４）
ここで、ＲＶ４は抵抗素子Ｒ４の抵抗値を示している。
【００２６】
そして、トランジスタＱ１３とＱ１０のトランジスタ比が１：１の場合に、Ｉ１＝Ｉｗとなる。
【００２７】
この場合も、ヘッドＬＨＤの電圧振幅ＶＨ  の上限Ｖｍａｘ  および下限Ｖｍｉｎ  は下記式で表される。
【００２８】
【数５】
0003610664.tif 000006
ここで、電源電圧ＶＣＣ＝５Ｖ、ＶＢＥ＝０．８Ｖとすると、電圧振幅ＶＨ  は次のようになる。
0003610664.tif 000007
この値も、従来の回路の３Ｖに比べて０．５Ｖ改善された値である。
【００２９】
このような電流スイッチが所定の間隔で行われて、磁界の極性の並びが図示しなくディスク記録媒体に書き込まれる。
【００３０】
なお、上記した電流Ｉ１の設定式（２）、（４）には、温度依存性を有するトランジスタのベース・エミッタ間電圧ＶＢＥが含まれるが、定電圧源ＶＧ  をＶＢＥに依存する、たとえば図３に示すような回路構成にすることにより、ＶＢＥの温度依存性、バラツキに影響を受けず変動することのないライト電流Ｉｗを生成することが可能となる。
【００３１】
図３に示すように、定電圧源ＶＧ  は、定電流源Ｉ３１、オペアンプＡＭＰ３１、ｎｐｎ型トランジスタＱ３１，Ｑ３２、および抵抗素子Ｒ３１〜Ｒ３３により構成される。
この定電圧源ＶＧ  では、トランジスタＱ３１のエミッタが抵抗素子Ｒ３１を介して接地ラインＧＮＤに接続され、コレクタが抵抗素子Ｒ３２を介して定電流源Ｉ３１に接続され、その接続点がオペアンプＡＭＰ３１の非反転入力（＋）に接続されている。
そして、オペアンプＡＭＰ３１の出力が反転入力（−）に接続されている。
【００３２】
このような構成を有する定電圧源ＶＧ  においては、たとえばトランジスタＱ３１のＶＢＥに依存する電流に基づき、所定レベルに保持した定電圧ＶＯＵＴ  を得ている。
これにより、図１の回路における、温度依存性、バラツキを有するトランジスタＱ１２またはＱ１３によるベース・エミッタ間電圧ＶＢＥの影響を相殺でき、ＶＢＥの温度依存性、バラツキに影響を受けて変動することのないライト電流Ｉｗを生成することが可能となる。
【００３３】
以上説明したように、本第１の実施形態によれば、回路的に電圧振幅ＶＨ  が拡大され、ライト電流Ｉｗの立上がり、立ち下がり時間の遅延を小さくできる。その結果、高データレートが必要とされるＨＤＤの記録動作において、書き込み周波数を高く設定することができ、高速化を図ることができる。
【００３４】
第２実施形態
図４は、本発明に係るライト電流発生回路の第２の実施形態を示す回路図である。
本第２の実施形態が上述した第１の実施形態と異なる点は、スイッチ回路部分を、定電圧源ＶＧ  からライト電流Ｉｗに比例する電流をトランジスタＱ１４のコレクタ電流Ｉ１４として生成し、その電流Ｉ１４をトランジスタＱ１５，Ｑ１６からなる差動スイッチで切り替えてノードＮＤ１，ＮＤ２の電位を交互に下げ、また、カレントミラー回路としては、トランジスタＱ１２，Ｑ１３のコレクタ・ベースを直接ショートするショート型の代わりに、トランジスタＱ１７，Ｑ１８を介したいわゆるｈＦＥ補正型としたことにある。
【００３５】
具体的には、トランジスタＱ１４のエミッタが抵抗素子Ｒ５を介して接地ラインＧＮＤに接続され、コレクタがトランジスタＱ１５，Ｑ１６のエミッタに接続されている。そして、トランジスタＱ１５のベースに信号ＣＴＬ２が供給され、トランジスタＱ１６のベースに信号ＣＴＬ１が供給される。
トランジスタＱ１５のコレクタはノードＮＤ１に接続され、ノードＮＤ１がトランジスタＱ１７のベースに接続されている。トランジスタＱ１７のコレクタは電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＱ１２，Ｑ１１のベースに接続され、これらの接続点が抵抗素子Ｒ６を介してて接地ラインＧＮＤに接続されている。
トランジスタＱ１６のコレクタはノードＮＤ２に接続され、ノードＮＤ２がトランジスタＱ１８のベースに接続されている。トランジスタＱ１８のコレクタは電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＱ１３，Ｑ１０のベースに接続され、これらの接続点が抵抗素子Ｒ７を介してて接地ラインＧＮＤに接続されている。
また、トランジスタＱ１４のベースはトランジスタＱ１９のベースおよびトランジスタＱ２０のエミッタに接続され、これらの接続点は抵抗素子Ｒ８を介して接地ラインＧＮＤに接続されている。トランジスタＱ１９のエミッタは抵抗素子Ｒ９を介して接地ラインＧＮＤに接続され、コレクタがトランジスタＱ２０のベースに接続され、これらの接続点が抵抗素子Ｒ１０を介して定電圧源ＶＧ  に接続され、トランジスタＱ２０のコレクタは電源電圧ＶＣＣの供給ラインに接続されている。
【００３６】
このような構成においては、抵抗素子Ｒ１０で発生される定電流がトランジスタＱ１９，Ｑ２０およびトランジスタＱ１４からなるｈＦＥ補正型のカレントミラー回路により、トランジスタＱ１４のコレクタ電流Ｉ１４として発現される。
そして、互いに逆相の信号ＣＴＬ１、ＣＴＬ２が差動スイッチを構成するトランジスタＱ１５，Ｑ１６のベースに供給される。
【００３７】
このとき、信号ＣＴＬ１がハイレベルで、信号ＣＴＬ２がローレベルで供給されるとき、トランジスタＱ１のベースには、信号ＣＴＬＡがハイレベルで供給され、トランジスタＱ２のベースにはローレベルの信号ＣＴＬＢが供給される。
この場合、差動スイッチのトランジスタＱ１６側に電流が流れることから、ノードＮＤ２の電位が下がり、トランジスタＱ１８がオフ状態に保持される。したがって、トランジスタＱ１３，Ｑ１８およびＱ１０からなるカレントミラー回路は電流源として機能しない。
これに対して、ノードＮＤ１の電位は所定の電位に保持されて、トランジスタＱ１７がオン状態に保持される。その結果、トランジスタＱ１２，Ｑ１７およびＱ１１からなるカレントミラー回路が電流源として機能する。
したがって、この場合、ヘッドＬＨＤの一端側（ＨＸ）から他端側（ＨＹ）に向かってライト電流Ｉｗが流れる。
【００３８】
なお、この場合も、ヘッドＬＨＤの電圧振幅ＶＨ  の上限Ｖｍａｘ  および下限Ｖｍｉｎ  は上述した式（３）に基づき表すことができる。
したがって、電源電圧ＶＣＣ＝５Ｖ、ＶＢＥ＝０．８Ｖとすると、電圧振幅ＶＨ  は３．５Ｖとなり、従来の回路の３Ｖに比べて０．５Ｖ改善された値となる。
【００３９】
一方、信号ＣＴＬＡ，ＣＴＬ１がローレベルで供給され、信号ＣＴＬＢ，ＣＴＬ２がハイレベルで供給される場合、差動スイッチのトランジスタＱ１５側に電流が流れることから、ノードＮＤ１の電位が下がり、トランジスタＱ１７がオフ状態に保持される。したがって、トランジスタＱ１２，Ｑ１７およびＱ１１からなるカレントミラー回路は電流源として機能しない。
これに対して、ノードＮＤ２の電位は所定の電位に保持されて、トランジスタＱ１８がオン状態に保持される。その結果、トランジスタＱ１３，Ｑ１８およびＱ１０からなるカレントミラー回路が電流源として機能する。
したがって、この場合、ヘッドＬＨＤの他端側（ＨＹ）から一端側（ＨＸ）に向かってライト電流Ｉｗが流れる。
【００４０】
なお、この場合も、ヘッドＬＨＤの電圧振幅ＶＨ  の上限Ｖｍａｘ  および下限Ｖｍｉｎ  は上述した式（５）に基づき表すことができる。
したがって、電源電圧ＶＣＣ＝５Ｖ、ＶＢＥ＝０．８Ｖとすると、電圧振幅ＶＨ  は３．５Ｖとなり、従来の回路の３Ｖに比べて０．５Ｖ改善された値となる。
【００４１】
このような電流スイッチが所定の間隔で行われて、磁界の極性の並びが図示しないディスク記録媒体に書き込まれる。
【００４２】
なお、この場合も、上述した第１の実施形態の場合と同様に、電流源による電流には、温度依存性を有するトランジスタのベース・エミッタ間電圧ＶＢＥが含まれるが、定電圧源ＶＧ  をＶＢＥに依存する、たとえば図５に示すような回路構成にすることにより、ＶＢＥの温度依存性、バラツキに影響を受けず変動することのないライト電流Ｉｗを生成することが可能となる。
【００４３】
図５に示すように、定電圧源ＶＧ  は、定電流源Ｉ３１、オペアンプＡＭＰ３１、ｎｐｎ型トランジスタＱ３１，Ｑ３２、および抵抗素子Ｒ３１〜Ｒ３３により構成される。
この定電圧源ＶＧ  では、トランジスタＱ３１のエミッタが抵抗素子Ｒ３１を介して接地ラインＧＮＤに接続され、コレクタがトランジスタＱ３２のベースに接続され、これらの接続点が抵抗素子Ｒ３２を介して定電流源Ｉ３１に接続され、その接続点がオペアンプＡＭＰ３１の非反転入力（＋）に接続されている。
トランジスタＱ３２のコレクタが電源電圧ＶＣＣの供給ラインに接続され、エミッタがトランジスタＱ３１のベースに接続され、これらの接続点が抵抗素子Ｒ３３を介して接地ラインに接続されている。
そして、オペアンプＡＭＰ３１の出力が反転入力（−）に接続されている。
【００４４】
このような構成を有する定電圧源ＶＧ  においては、たとえばトランジスタＱ３１，Ｑ３２のＶＢＥに依存する電流に基づき、所定レベルに保持した定電圧ＶＯＵＴ  を得ている。
これにより、図４の回路における、温度依存性、バラツキを有するトランジスタＱ１２とＱ１７またはＱ１３とＱ１８によるベース・エミッタ間電圧ＶＢＥの影響を相殺でき、ＶＢＥの温度依存性、バラツキに影響を受けて変動することのないライト電流Ｉｗを生成することが可能となる。
【００４５】
以上説明したように、本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、回路的に電圧振幅が拡大されることになり、高データレートが必要とされる記録動作において、書き込み周波数を高くすることができ、書き込み動作の高速化を図れる利点がある。
【図面の簡単な説明】
【図１】本発明に係るライト電流発生回路の第１の実施形態を示す回路図である。
【図２】図１の回路のタイミングチャートである。
【図３】図１の回路における定電圧源の具体的な構成例を示す回路図である。
【図４】本発明に係るライト電流発生回路の第２の実施形態を示す回路図である。
【図５】図３の回路における定電圧源の具体的な構成例を示す回路図である。
【図６】従来のライト電流発生回路の構成例を示す回路図である。
【図７】図６の回路のタイミングチャートである。
【図８】ヘッド電圧とライト電流波形を示す図である。
【符号の説明】
１０，１０ａ…ライト電流発生回路、Ｑ１，Ｑ２，Ｑ１０〜Ｑ２０…ｎｐｎ型トランジスタ、Ｒ１〜Ｒ１０…抵抗素子、ＬＨＤ…ヘッドコイル、Ｓ１，Ｓ２…スイッチ回路、ＶＧ  …定電圧源、Ｉ３１…定電流源、ＡＭＰ３１…オペアンプ、Ｑ３１，Ｑ３２…ｎｐｎ型トランジスタ、Ｒ３１〜Ｒ３３…抵抗素子。
【図１】
0003610664.tif 000008
【図２】
0003610664.tif 000009
【図３】
0003610664.tif 000010
【図４】
0003610664.tif 000011
【図５】
0003610664.tif 000012
【図６】
0003610664.tif 000013
【図７】
0003610664.tif 000014
【図８】
0003610664.tif 000015