(57)【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる第１の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが相互に共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、
ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタが、前記第１のトランジスタ及び前記第２のトランジスタをそれぞれ駆動するカレントソースをミラー電流とする第２の非線形カレントミラー回路を駆動し、
前記第２の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第２の抵抗を介して接続される第４のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする基準電流回路。
【請求項２】
第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる第１の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、
ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタと、前記第１のトランジスタ及び該第３のトランジスタのベースあるいはゲートと接地間に接続される第２の抵抗と第３の抵抗からなり、前記第３のトランジスタが、前記第１のトランジスタと前記第２の抵抗、前記第２のトランジスタと前記第３の抵抗をそれぞれ駆動するカレントソースをミラー電流とする第２の非線形カレントミラー回路を駆動し、
前記第２の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第４の抵抗を介して接続される第４のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする基準電流回路。
【請求項３】
前記基準電流回路から出力される電流を第５の抵抗に流し込むことを特徴とする請求項２に記載の基準電流回路。
【請求項４】
前記第５の抵抗は、複数個の抵抗が直列に接続されて構成されていることを特徴とする請求項３に記載の基準電流回路。
【請求項５】
第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、前記第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第１のトランジスタは前記第１の抵抗を介して接地され、前記第２のトランジスタのエミッタあるいはソースは直接接地される逆ワイドラーカレントミラー回路、または、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが相互に共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、自己バイアスされて基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。
【請求項６】
第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、前記第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第１のトランジスタは前記第１の抵抗を介して接地され、前記第２のトランジスタのエミッタあるいはソースは直接接地される逆ワイドラーカレントミラー回路、または、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタが、前記第１のトランジスタ及び前記第２のトランジスタを駆動するカレントソースの電流に比例する電流を出力電流とする基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。
【請求項７】
前記基準電流回路はカレントミラー回路が追加されてｎ個の基準電流を出力し、且つ、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗からなる前記出力回路をｎ個持ち、該ｎ個の出力回路を介して、前記基準電流回路から出力されるｎ個の基準電流をそれぞれグランドに流すことにより、n個の出力電圧を得ることを特徴とする請求項５または請求項６に記載の基準電圧回路。
【請求項８】
ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗からなる前記出力回路がｎ段カスケードに接続されたｎ段の出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、n個の出力電圧を得ることを特徴とする請求項５または請求項６に記載の基準電圧回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準電流回路及び基準電圧回路に関し、特に、半導体集積回路上に形成され、アーリー電圧の影響が現れないように工夫された、低電圧から動作して正の温度特性を持つ、あるいは、任意の温度特性を持つ基準電流を出力するバイポーラ型およびＣＭＯＳ型基準電流回路、及び低電圧から動作して温度特性を持たない低い電圧の基準電圧を出力するバイポーラ型およびＣＭＯＳ型基準電圧回路に関する。
【０００２】
【従来の技術】
先ず、基準電流回路の従来技術について述べる。従来、この種のアーリー電圧の影響が現れないように工夫した一定の温度特性を持つ基準電流を出力する基準電流回路は、例えば、特開昭59-191629号公報にバイポーラ基準電流回路が、また、特開平7-200086号公報にバイポーラ基準電流回路とＭＯＳ基準電圧回路が記載されている。先ず、従来のバイポーラ基準電流回路の動作について説明する。図１８は、特開昭59-191629号公報に記載されているバイポーラ基準電流回路であり、一般に温度に比例する電流を出力するのでＰＴＡＴ(Proportional to Absolute Temperature)カレントソース回路と呼ばれている。但し、図１８に示すＰＴＡＴカレントソース回路はアーリー電圧の影響が現れないように工夫されている。何故なら、トランジスタＱ５、Ｑ６のそれぞれのコレクタは、何れもトランジスタＱ３、Ｑ４のそれぞれのベースに接続されており、トランジスタＱ３、Ｑ４に流れる電流を等しく設定することでトランジスタＱ３、Ｑ４のベース電圧を等しくでき、したがって、トランジスタＱ５、Ｑ６のコレクタ電圧は等しく設定されるからである。
【０００３】
図１８において、トランジスタＱ２、Ｑ３を単位トランジスタ、トランジスタＱ１のエミッタ面積比を単位トランジスタのＫ1倍（Ｋ1＞１）とする。ここで、ベース幅変調を無視すれば、トランジスタのコレクタ電流ＩCとベース―エミッタ間電圧ＶBEの関係は、次の（１）式で示される。
ＩC＝ＫＩSexp(ＶBE/ＶT)                                         (１)
ここで、ＩSは単位トランジスタの飽和電流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。だだし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。また、Ｋは単位トランジスタに対するエミッタ面積比である。
【０００４】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラ逆ワイドラーカレントミラー回路においては、(１)式により、
ＶBE1＝ＶTln{ＩC1/(Ｋ1ＩS)}                                  （２）
ＶBE2＝ＶTln(ＩC2/ＩS)                                       （３）
ＶBE2＝ＶBE1＋Ｒ1ＩC1                                        （４）
なる関係がある。
ここで、（１）式から（４）式を解くと、バイポーラ逆ワイドラーカレントミラー回路の入出力電流の関係は、次の（５）式で求められる。
ＩC2＝(ＩC1/Ｋ1)exp(Ｒ1ＩC1/ＶT)                             （５）
図１９に、バイポーラ逆ワイドラーカレントミラー回路の入出力特性を示す。
【０００５】
ここで、トランジスタＱ３はトランジスタＱ４を駆動しており、トランジスタＱ４はトランジスタＱ５、Ｑ６とで電流ミラー比が１：１のカレントミラー回路を構成しており、トランジスタＱ１とトランジスタＱ２は、それぞれトランジスタＱ６、Ｑ５で駆動されているから、バイポーラ自己バイアス逆ワイドラー基準電流回路となっており、次の（６）式の関係となる。
ＩC2＝ＩC1                                                    （６）
【０００６】
バイポーラ逆ワイドラーカレントミラー回路においては、基準電流ＩC1の増加に対しミラー電流ＩC2は指数的に増加する。したがって、動作点を（ＩP＝（ＶT／Ｒ1）lnＫ1＝ＩC1＝ＩC2）とすると、ＩP＞ＩC1ではＩC1＞ＩC2であり、ＩP＜ＩC1ではＩC1＜ＩC2となっているから、トランジスタＱ４、Ｑ５、Ｑ６にＩP＋ΔＩ（ΔＩ＞０）が供給されるとＩC4＝ＩC6＝ＩC1＝ＩP＋ΔＩとなるが、ＩC2＞ＩC5＝ＩP＋ΔＩとなり、トランジスタＱ５から供給される電流が不足するために、トランジスタＱ３のベース電流を引っ張り、トランジスタＱ３はオフの方向に動作が変化する。このことにより、トランジスタＱ３に流れる電流が減少し、トランジスタＱ４、Ｑ５、Ｑ６の電流も減少しＩPに戻る。逆に、トランジスタＱ４、Ｑ５、Ｑ６にＩP−ΔＩ（ΔＩ＞０）が供給されると、ＩC4＝ＩC6＝ＩC1＝ＩP−ΔＩとなるが、ＩC2＜ＩC5＝ＩP−ΔＩとなり、トランジスタＱ５から供給される電流が過剰となるために、トランジスタＱ３のベースに電流を押し込み、トランジスタＱ３はオンの方向に動作が変化する、このことにより、トランジスタＱ３に流れる電流が増加し、トランジスタＱ４、Ｑ５、Ｑ６の電流も増加しＩPに戻る。すなわち、負帰還電流ループを構成しており、ＩC1＞０においては動作点が一意に決定され、安定動作することになる。
【０００７】
また、
ΔＶBE＝ＶBE2−ＶBE1＝ＶTln(ＩC1/ＩS)−ＶTln{ＩC2/(Ｋ1ＩS)}＝ＶTln(ＩC1/ＩC2)＝ＶTln(Ｋ1)＝Ｒ1ＩC1                            （７）
が成り立つから、
ＩC1＝ＩC2＝(ＶT/Ｒ1)ln(Ｋ1)                                   (８)
と求められる。
【０００８】
ここで、Ｋ1は温度特性を持たない定数であり、上述したように、熱電圧ＶTは、ＶT＝ｋＴ／ｑと表され、3333ppm／℃の温度特性となっている。したがって、抵抗Ｒ１の温度特性が熱電圧ＶTの温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。ここで、トランジスタＱ１、Ｑ２、Ｑ３に流れる電流がいずれも等しいからトランジスタＱ２、Ｑ３のベース電圧が等しくなり、したがって、これらのトランジスタＱ２、Ｑ３のベース電圧でトランジスタＱ５、Ｑ６のコレクタ電圧は固定され、等しく設定されるから、トランジスタＱ１、Ｑ２のアーリー電圧の影響が現れず、トランジスタＱ５、Ｑ６のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。
【０００９】
次に、基準電圧回路の従来技術について述べる。従来、この種の温度特性を相殺して温度特性を持たない1.2Ｖ以下の基準電圧を出力する基準電圧回路は、
IEEE Journal of Solid-State Circuits, Vol. 32,No.11,pp.1790-1806,Nov.1997に記載されている。
先ず、この基準電圧回路の動作について説明する。図３２は、IEEE Journal of Solid-State Circuits, Vol. 32, No.11, pp.1790-1806, Nov.1997に記載されている基準電圧回路であり、一般に温度に比例する電流を出力するのでＰＴＡＴ(Proportional to Absolute Temperature)カレントソース回路と呼ばれる基準電流回路の出力電流を出力回路に流し込んで電圧に変換して基準電圧としている。
【００１０】
図３２において、トランジスタＱ１、Ｑ２を単位トランジスタ、トランジスタＱ２のエミッタ面積比を単位トランジスタのＫ1倍（Ｋ1＞１）とする。ベース幅変調を無視すれば、トランジスタのコレクタ電流ＩC とベース―エミッタ間電圧ＶBEの関係は、次の（９）式で示される。
ＩC＝ＫＩSexp(ＶBE/ＶT)                                         (９)
ここで、ＩSは単位トランジスタの飽和電流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。だだし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶対温度である。また、Ｋは単位トランジスタに対するエミッタ面積比である。
【００１１】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、
ＶBE1＝ＶTln(ＩC1/ＩS)                                       (１０)
ＶBE2＝ＶTln{ＩC2/(Ｋ1ＩS)}                                  (１１)
ＶBE2＝ＶBE1＋Ｒ1ＩC2                                        (１２)
なる関係がある。
(１０)式から(１２)式を解くと、
ＶTln{Ｋ1ＩC1/ＩC2}＝Ｒ1ＩC2                                 (１３)
と求められる。ここで、トランジスタＱ１、Ｑ２は(１２)式が成り立つように、オペアンプを介して、トランジスタＭ４、Ｍ５の共通ゲート電圧を制御しているから、自己バイアスされており、
ＩD4＝ＩD5＝ＩC1＝ＩC2                                       (１４)
であるから、(１３)式は
ＩD4＝ＩD5＝ＩC1＝ＩC2＝ＶTln（Ｋ1）／Ｒ1                   (１５)
と求められる。
また、トランジスタＭ６はトランジスタＭ４、Ｍ５とカレントミラー回路を構成しているから、
ＩD4＝ＩD5＝ＩD6                                              (１６)
である。
【００１２】
トランジスタＭ６のドレイン電流ＩD6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩD6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩD6＝Ｒ3（１−γ）ＩD6 (１７)
と表される。(１７)式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩD6）／｛ＩD6（Ｒ2＋Ｒ3）｝ (１８)となる。したがって、基準電圧ＶREFは、
ＶREF＝｛Ｒ3／（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩD6）＝
｛Ｒ3／（Ｒ2＋Ｒ3）｝｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝ （１９）
と求められる。
【００１３】
ここで、(１９)式での係数項Ｒ3／（Ｒ2＋Ｒ3）は０＜Ｒ3／（Ｒ2＋Ｒ3）＜１である。また、第２項の{ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）}については、ＶBE3はおよそ−1.9ｍＶ／℃程度の負の温度特性を持ち、熱電圧ＶTは0.0853ｍＶ／℃の正の温度特性を持っている。したがって、出力される基準電圧ＶREFが温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、（Ｒ2／Ｒ1）ln（Ｋ1）の値は22.3になり、（Ｒ2／Ｒ1）ＶTln（Ｋ1）の電圧値は0.57Ｖとなる。いま、ＶBE3を0.7Ｖとすると、｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln(Ｋ1)}＝1.27Ｖと求められる。したがって、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、基準電圧ＶREFは、1.27Ｖ以下の値、例えば1.0Ｖに設定することができる。
【００１４】
【発明が解決しようとする課題】
先ず、従来の基準電流回路の問題点について指摘すると、従来、この種の正の温度特性を持つ基準電流を出力する基準電流回路では、ＰＴＡＴカレントソース回路に非線形カレントミラー回路を用い、アーリー電圧の影響が現れないように工夫する場合には、非線形カレントミラー回路としては上述した逆ワイドラーカレントミラー回路か、あるいは特開昭59-191629号公報の他の実施例に記載されているワイドラーカレントミラー回路でしか実現することができなかった。また、アーリー電圧の影響が現れないように工夫された、任意の温度特性を持つ基準電流回路を実現することは、現在の技術では難しい。
【００１５】
アナログＬＳＩでは勿論、メモリなどのディジタルＬＳＩをはじめ多くのＬＳＩ内の回路のバイアス電流を始めとして、基準電流回路は、日常的に用いられている。特に、温度に比例する電流を出力する基準電流回路は、一般的にはＰＴＡＴカレントソース回路と呼ばれている。しかし、ＬＳＩの高集積化が進み、プロセスが微細化され、電源電圧が低くなりつつある現在では、正の温度特性を持つ基準電流回路以外にも任意の温度特性を持つ基準電流回路が求められている。例えば、温度特性を持たない基準電流回路の出力電流を抵抗を介して電圧変換すれば容易に基準電圧回路が実現でき、任意の電圧値の出力電圧が得られる。一般的に、温度特性を持たない基準電圧回路はバンドギャップ基準電圧回路と呼ばれ、その出力電圧は、Ｓi（シリコン）の絶対零度でのバンドギャップ電圧1.205Ｖに近い電圧となっている。したがって、現在最も一般的な２次電池である、ニッケル水素バッテリやニッカドバッテリの公称出力電圧1.2Ｖでは、もはや正常動作は無理である。
【００１６】
次に、従来の基準電圧回路の問題点について指摘すると、従来、この種の温度特性を持たない基準電圧を出力する基準電圧回路では、ＰＴＡＴカレントソース回路の帰還回路にオペアンプを用いているために、低い電源電圧で動作させることが難しい。すなわち、アナログＬＳＩではもちろん、メモリなどのディジタルＬＳＩをはじめ多くのＬＳＩ内の回路のバイアス電流を始めとして、基準電圧回路は、日常的に用いられている。特に、温度特性を持たない電圧を出力する基準電圧回路は一般にはバンドギャップ基準電圧回路と呼ばれている。その出力電圧は、Ｓi（シリコン）の絶対零度でのバンドギャップ電圧1.205Ｖに近い電圧となっている。しかし、ＬＳＩの高集積化が進んでプロセスが微細化され、電源電圧が低くなりつつある今日では、最も一般的な２次電池であるニッケル水素バッテリやニッケルカドミウムバッテリの公称出力電圧1.2Ｖ程度の低電圧では、もはや正常動作は無理である。
【００１７】
本発明はこれらの事情に鑑みてなされたものであり、一つの目的は、１Ｖ程度の低電源電圧から動作し、正の温度特性、あるいは、任意の温度特性を持つ電流を出力する基準電流回路の実現化を図ることにある。特に、本発明では永田カレントミラー回路を用いたアーリー電圧の影響が現れないように工夫したＰＴＡＴカレントソース回路を実現することと、こうして得られたＰＴＡＴカレントソース回路を利用して任意の温度特性を持つ基準電流回路を実現することにある。さらに、本発明のもう一つの目的は、0.9Ｖ程度の低電源電圧から動作し、温度特性を持たない電圧を出力する基準電圧回路を、簡単な回路構成でかつ少ない回路規模で実現することにある。
【００１８】
【課題を解決するための手段】
上記の課題を解決するために、本発明の基準電流回路は、第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる第１の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが相互に共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタが、前記第１のトランジスタ及び前記第２のトランジスタをそれぞれ駆動するカレントソースをミラー電流とする第２の非線形カレントミラー回路を駆動し、前記第２の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第２の抵抗を介して接続される第４のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする。
【００１９】
また、本発明の基準電流回路は、第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる第１の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、
ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタと、前記第１のトランジスタ及び該第３のトランジスタのベースあるいはゲートと接地間に接続される第２の抵抗と第３の抵抗からなり、前記第３のトランジスタが、前記第１のトランジスタと前記第２の抵抗、前記第２のトランジスタと前記第３の抵抗をそれぞれ駆動するカレントソースをミラー電流とする第２の非線形カレントミラー回路を駆動し、前記第２の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第４の抵抗を介して接続される第４のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする。
【００２０】
また、本発明の基準電流回路は、前記発明において、基準電流回路から出力される電流を第５の抵抗に流し込むことを特徴とし、さらに、第５の抵抗は複数個の抵抗が直列に接続されて構成されていることを特徴とする。つまり、本発明の基準電流回路は、出力電流を１本または複数個の抵抗が直列に接続された第５の抵抗に流し込むように構成されている。
【００２１】
すなわち、本発明の基準電流回路によれば、ベース−エミッタ（または、ゲート−ソース）間の電圧が異なる２つのトランジスタから構成される非線形カレントミラー回路において、自己バイアス化することによってそれぞれのコレクタ（またはドレイン）電流は温度に比例、あるいはほぼ比例する電流ＩPTAとなり、一方、ベース−エミッタ（あるいはゲート−ソース）間電圧は負の温度特性を持つから、ベース−エミッタ（あるいはゲート−ソース）間電圧に比例した電流は温度にほぼ反比例する電流ＩIPTAとなる。
【００２２】
したがって、非線形カレントミラー回路を構成するトランジスタに流れる電流ＩPTAとベース−エミッタ（あるいはゲート−ソース）間電圧に比例した電流ＩIPTAを重み付け加算することで、一定の温度特性を持つ出力電流ＩREF（＝ＩPTA＋ＩIPTA）が得られる。また、出力電流ＩREFを電圧変換することによって、一定の温度特性を持つ任意の電圧値を出力する基準電圧回路を実現することができる。ところが、従来の基準電圧回路では、絶対温度に比例する電圧ＶPTAと絶対温度に反比例する電圧ＶIPTAの電圧を重み付け加算することで、一定の温度特性を持つ基準電圧回路を実現している。したがって、従来の基準電圧回路では動作電源電圧はＶPTA＋ＶIPTA（＝1.2Ｖ）を越えた、例えば、1.4Ｖ以上は必要であったが、本発明により、これより低い電源電圧でも安定した動作を実現することができる。
【００２３】
また、上記の課題を解決するために、本発明の基準電圧回路は、第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、前記第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第１のトランジスタは前記第１の抵抗を介して接地され、前記第２のトランジスタのエミッタあるいはソースは直接接地される逆ワイドラーカレントミラー回路、または、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが相互に共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、自己バイアスされて基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。
【００２４】
また、本発明の基準電圧回路は、第１のトランジスタと第２のトランジスタ及び第１の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第１のトランジスタと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、前記第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第１のトランジスタは前記第１の抵抗を介して接地され、前記第２のトランジスタのエミッタあるいはソースは直接接地される逆ワイドラーカレントミラー回路、または、前記第１のトランジスタのコレクタあるいはドレインと前記第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのエミッタあるいはソースと該第２のトランジスタのエミッタあるいはソースとが直接接地され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第１の抵抗を介して接続される永田カレントミラー回路、または、前記第１のトランジスタと第２のトランジスタのベースあるいはゲートが互いに共通接続され、該第１のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第１のトランジスタのエミッタあるいはソースは直接接地され、該第２のトランジスタは前記第１の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第２のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第３のトランジスタが、前記第１のトランジスタ及び前記第２のトランジスタを駆動するカレントソースの電流に比例する電流を出力電流とする基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする。
【００２５】
また、本発明の基準電圧回路は、前記各発明において、前記基準電流回路はカレントミラー回路が追加されてｎ個の基準電流を出力し、且つ、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗からなる前記出力回路をｎ個持ち、該ｎ個の出力回路を介して、前記基準電流回路から出力されるｎ個の基準電流をそれぞれグランドに流すことにより、n個の出力電圧を得ることを特徴とする。
【００２６】
また、本発明の基準電圧回路は、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第４のトランジスタと直列接続される第２の抵抗と、前記第４のトランジスタと前記第２の抵抗と並列接続される第３の抵抗からなる前記出力回路がｎ段カスケードに接続されたｎ段の出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、n個の出力電圧を得ることを特徴とする。
【００２７】
すなわち、本発明の基準電圧回路によれば、ベース―エミッタ（あるいは、ゲート―ソース）間電圧が異なる２つのトランジスタから構成される非線形カレントミラー回路においては、自己バイアス化することでそれぞれのコレクタ（あるいはドレイン）電流は温度に比例あるいはほぼ比例する電流ＩPTAとなり、一方、ベース−エミッタ（あるいは、ゲート−ソース）間電圧は−1.9ｍＶ／℃（あるいは、−2.3ｍＶ／℃）程度の負の温特性を持つ。一般に従来の基準電圧回路では、絶対温度に比例する電圧ＶPTATと絶対温度に反比例する電圧ＶIPTATを重み付け加算することによって、温度特性を持たない一定電圧を出力する基準電圧回路を実現している。この一定電圧はＶPTAT＋ＶIPTAT≒1.2Ｖ前後の電圧値となる。したがって、ＶPTATの値を小さくしていくことで、出力電圧は1.2Ｖよりも低くなり、それとともに出力電圧は負の温度特性を持つ。極限値としては、ＶPTAT＝０の時には−1.9ｍＶ／℃（あるいは、−2.3ｍＶ／℃）程度の負の温特性を持つことになる。
【００２８】
例えば、出力電圧を１Ｖ程度に下げると温度特性は−１ｍＶ／℃（あるいは、−1.2ｍＶ／℃）程度の負の温特性を持つことになる。この出力電圧がダイオード接続されたトランジスタと抵抗が直列接続され、電流が流し込まれて駆動される回路であるならば、このような場合に、電圧出力の出力端子とグランド間に抵抗を接続すると、駆動電流は２つに分配されて、直列接続されたトランジスタと並列接続された抵抗に分流する。このときに、温度が低くなるとトランジスタのベース−エミッタ（あるいは、ゲート−ソース）間電圧が高くなり、直列に接続された抵抗に流れる電流が減少し、その分、並列接続された抵抗に流れる電流が増えることになる。一方、温度が高くなった場合には、この逆の現象となる。このように、抵抗を並列接続することで出力電圧の温度特性を小さくすることができ、駆動電流がＩPTATの場合には、うまく相殺されて温度特性を持たないようにすることができる。このように、電圧出力を１Ｖ程度と下げ、オペアンプを用いないでカレントミラー回路で実現しているために、電源電圧も電池やバッテリ１本で供給することができる。
【００２９】
【発明の実施の形態】
以下、本発明における実施の形態を、基準電流回路の実施の形態と基準電圧回路の実施の形態とに分けて説明する。先ず、図面を用いて本発明における基準電流回路の実施の形態を説明する。図１は、本発明の請求項１に記載されたバイポーラ基準電流回路の一実施例を示す回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ永田カレントミラー回路を構成しており、同様に、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタＱ５、Ｑ６により、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ自己バイアス永田基準電流回路となっている。また、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ２からなるバイポーラ永田カレントミラー回路は駆動するトランジスタＱ３の電流が増加するとトランジスタＱ５、Ｑ６に流れる電流が減少するように回路定数が設定されている。これにより、バイポーラ自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。尚、特開平7-200086号公報に記載されたバイポーラ自己バイアス永田基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。
【００３０】
図２に、トランジスタＱ１、Ｑ２、抵抗Ｒ１からなるバイポーラ永田カレントミラー回路（図１）の入出力特性を示す。同図は、横軸に入力電流ＩC1、縦軸に出力電流ＩC2がとってある。バイポーラ永田カレントミラー回路の特徴は、入力電流（基準電流）ＩC1に対し出力電流（ミラー電流）ＩC2が単調に増加する領域と、ピーク点と、入力電流（基準電流）ＩC1に対し出力電流（ミラー電流）ＩC2が単調に減少する領域とがある。ピーク点は、入力電流（基準電流）がＩC1＝ＶT／Ｒ1のときに、出力電流（ミラー電流）がＩC2＝Ｋ1ＶT／ｅＲ1となっている。トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラ永田カレントミラー回路においては、(１)式により、
ＶBE1＝ＶTln（ＩC1／ＩS）                                  （２０）
ＶBE2＝ＶTｌｎ｛ＩC2／（Ｋ1ＩS）｝                          （２１）
ＶBE1＝ＶBE2＋Ｒ1ＩC1                                      (２２)
なる関係がある。
【００３１】
ここで、(２０)式から(２２)式を解くと、バイポーラ永田カレントミラー回路の入力電流と出力電流の関係は、
ＩC2＝Ｋ1ＩC1exp｛−Ｒ1ＩC1／（ＶT）｝                      （２３）
と表され、ピーク点はＲ1ＩC1＝ＶTの時にＩC2＝Ｋ1ＩC1／ｅとなっている。但し、ｅ＝2.7183である。したがって、Ｋ1＝ｅの時にＩC2＝ＩC1となる。ここで、トランジスタＱ３はトランジスタＱ４を駆動しており、トランジスタＱ４はトランジスタＱ５、Ｑ６、抵抗Ｒ４とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するバイポーラ永田カレントミラー回路を構成しており、トランジスタＱ１とトランジスタＱ２はそれぞれトランジスタＱ６、Ｑ５で駆動されているから、バイポーラ自己バイアス永田基準電流回路となっており、トランジスタＱ５、Ｑ６のエミッタ面積比を１：Ｋ2とすると、
ＩC1＝Ｋ2ＩC2                                                 (２４)
となる。但し、トランジスタＱ４を単位トランジスタとすると、トランジスタＱ５のエミッタ面積比は単位トランジスタのＫ3倍であり、トランジスタＱ６のエミッタ面積比は単位トランジスタのＫ2Ｋ3倍である。また、バイポーラ永田カレントミラー回路が単純減少領域で動作しているためには、Ｋ3＞ｅ（＝2.7183）である必要がある。
【００３２】
したがって、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln（Ｋ1ＩC1／ＩC2）＝ＶTln（Ｋ1Ｋ2）＝Ｒ1ＩC1      （２５）
が成り立つから、
Ｉ0＝ＩC1＝（ＶT／Ｒ1）ln（Ｋ1Ｋ2）                        （２６）
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、熱電圧ＶT は、ＶT＝ｋＴ／ｑと表され、3333ppm／℃の温度特性となっている。したがって、抵抗Ｒ1の温度特性が熱電圧ＶT の温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0（＝ＩC1）は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。
【００３３】
また、トランジスタＱ１、Ｑ３に流れる電流がいずれも等しくなるように、エミッタ面積比Ｋ1、Ｋ2、Ｋ3を設定し、抵抗Ｒ１、Ｒ４の値を設定することで、トランジスタＱ１、Ｑ３のベース電圧がほぼ等しくなり、トランジスタＱ１ Ｑ２のコレクタ電圧は固定され等しく設定される。このことにより、トランジスタＱ１、Ｑ２のアーリー電圧の影響が現れず、トランジスタＱ５、Ｑ６のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタＱ１、Ｑ３に流れる電流が等しくない場合にでも、少なくとも、トランジスタＱ１、Ｑ３のベース電圧によりトランジスタＱ１、Ｑ２のコレクタ電圧が固定され、変動幅が少ないから、トランジスタＱ１、Ｑ２のアーリー電圧（チャネル長変調）の影響はほとんど現れない。
【００３４】
次に、図３は本発明の請求項１に記載されたＣＭＯＳ基準電流回路の一実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１は永田カレントミラー回路を構成しており、同様に、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４は永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタＭ５、Ｍ６により、トランジスタＭ１、Ｍ２、抵抗Ｒ１は自己バイアス永田基準電流回路となっている。また、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ２からなるＭＯＳ永田カレントミラー回路は駆動するトランジスタＭ３の電流が増加すると、トランジスタＭ５、Ｍ６に流れる電流が減少するように回路定数が設定されている。これにより、ＣＭＯＳ自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたＣＭＯＳ自己バイアス永田基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。
【００３５】
図３において、トランジスタＭ１を単位トランジスタ、トランジスタＭ２のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。図３に示すＭＯＳ永田カレントミラー回路においては素子の整合性は良いものとし、チャネル長変調と基板効果を無視し、ＭＯＳトランジスタのドレイン電流とゲート―ソース間電圧の関係は２乗則に従うものとすると、ＭＯＳトランジスタＭ１のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH）2                                    (２７)
と表される。ここで、βはトランスコンダクタンス・パラメータであり、β＝μ(ＣOX/２)(Ｗ/Ｌ) と表される。ただし、μはキャリアの実効モビリティ、ＣOX は単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート長である。
【００３６】
ＭＯＳトランジスタＭ２のドレイン電流は、
ＩD2＝Ｋ1β（ＶGS2−ＶTH）2                                 (２８)
と表される。また、
ＶGS1＝ＶGS2＋Ｒ1ＩD1                                       (２９)
なる関係がある。
ここで、(２７)式から(２９)式を解くと、ＭＯＳ永田カレントミラー回路の入力電流と出力電流の関係は、
【数１】
0003638530.tif 000002
と表される。
【００３７】
図４に、トランジスタＭ１、Ｍ２、抵抗Ｒ１からなるＭＯＳ永田カレントミラー回路の入出力特性を示す。同図は、横軸に入力電流ＩD1、縦軸に出力電流ＩD2がとってある。ＭＯＳ永田カレントミラー回路の特徴は、バイポーラ永田カレントミラー回路の場合と同様に、入力電流（基準電流）ＩD1に対し出力電流（ミラー電流）ＩD2が単調に増加する領域と、ピーク点と、入力電流（基準電流）ＩD1に対し出力電流（ミラー電流）ＩD2が単調に減少する領域とがある。ピーク点は、入力電流（基準電流）がＩD1＝１／（４Ｒ12β）の時に出力電流（ミラー電流）がＩD2＝Ｋ1／１６Ｒ12βとなっている。通常は、ＩD1＝１／（４Ｒ12β）の時にＩD2＝Ｋ1ＩD1／４である。したがって、Ｋ1＝４の時にＩD2＝ＩD1となる。
【００３８】
ここで、トランジスタＭ３はトランジスタＭ４を駆動しており、トランジスタＭ４はトランジスタＭ５、Ｍ６、抵抗Ｒ４とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するＭＯＳ永田カレントミラー回路を構成しており、トランジスタＭ１とトランジスタＭ２はそれぞれトランジスタＭ６、Ｍ５で駆動されているから、ＭＯＳ自己バイアス永田基準電流回路となっており、トランジスタＭ５、Ｍ６のエミッタ面積比を１：Ｋ2とすると、
ＩD1＝Ｋ2ＩD2                                                 (３１)
となる。但し、トランジスタＭ４を単位トランジスタとすると、トランジスタＭ５のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）は単位トランジスタのＫ3倍であり、トランジスタＭ６のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）は単位トランジスタのＫ2Ｋ3倍である。また、ＭＯＳ永田カレントミラー回路が単純減少領域で動作しているためには、Ｋ3＞４である必要がある。
【００３９】
したがって、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD1                              (３２)
となり、(２９)式から(３２)式を解くと、
【数２】
0003638530.tif 000003
が求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は次式で表される。
【数３】
0003638530.tif 000004
ただし、β0 は常温（３００Ｋ）でのβの値である。したがって、
【数４】
0003638530.tif 000005
と求められる。
【００４０】
図５は、図３の回路における１／β（トランスコンダクタンス・パラメータの逆数）の温度特性の計算値を示している。１／βの温度特性は常温では5000ppm／℃となっている。これはバイポーラトランジスタの熱電圧ＶTの温度特性3333ppm／℃の1.5倍に当たる。すなわち、ＣＭＯＳ基準電流回路の出力電流ＩREFは、
【数５】
0003638530.tif 000006
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm／℃となっている。これはバイポーラトランジスタの熱電圧ＶTの温度特性3333ppm／℃の1.5倍に当たる。したがって、抵抗Ｒ２の温度特性が5000ppm／℃以下で温度に対して１次特性であれば、ドレイン電流ＩD1 が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。
【００４１】
ここで、トランジスタＭ１、Ｍ３に流れる電流がいずれも等しくなるように、トランジスタサイズ比（ゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）の比（Ｗ／Ｌ）／（Ｗ／Ｌ））Ｋ1、Ｋ2、Ｋ3を設定し、抵抗Ｒ１、Ｒ４の値を設定することで、トランジスタＭ１、Ｍ３のゲート電圧がほぼ等しくでき、したがって、トランジスタＭ１、Ｍ２のドレイン電圧は固定され等しく設定される。このことにより、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響が現れず、トランジスタＭ５、Ｍ６のドレイン電圧が変化してアーリー電圧（チャネル長変調）の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタＭ１、Ｍ３に流れる電流が等しくない場合にでも、少なくとも、トランジスタＭ１、Ｍ３のゲート電圧によりトランジスタＭ１、Ｍ２のドレイン電圧が固定され、変動幅が少ないから、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響はほとんど現れない。
【００４２】
図６は、本発明の請求項１に記載されたＣＭＯＳ基準電流回路の他の実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ逆ワイドラーカレントミラー回路を構成しており、従来技術で説明したのと同様に、負帰還電流ループが構成され、設定された動作点で安定に動作するから、ＭＯＳ逆ワイドラーカレントミラー回路を自己バイアス化してＣＭＯＳ基準電流回路が実現される。図６において、トランジスタＭ２を単位トランジスタ、トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝Ｋ1β（ＶGS1−ＶTH）2                                 (３７)
ＩD2＝β（ＶGS2−ＶTH）2                                    (３８)
と表される。また、
ＶGS2＝ＶGS1＋Ｒ1ＩD1                                      (３９)
なる関係がある。
【００４３】
ここで、(３７)式から(３９)式を解くと、
【数６】
0003638530.tif 000007
と表される。
図７に、ＭＯＳ逆ワイドラーカレントミラー回路の入出力特性を示す。同図は、横軸に入力電流ＩD1、縦軸に出力電流ＩD2がとってあり、Ｋ1＝１及びＫ1＝４をパラメータとした特性を示している。
【００４４】
ここで、トランジスタＭ３はトランジスタＭ４を駆動しており、トランジスタＭ４はトランジスタＭ５、Ｍ６とでカレントミラー回路を構成しており、トランジスタＭ１とトランジスタＭ２はそれぞれトランジスタＭ６、Ｍ５で駆動されているから、ＭＯＳ自己バイアス逆ワイドラー基準電流回路となっており、トランジスタＭ６、Ｍ５のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）の比（Ｗ／Ｌ）6：（Ｗ／Ｌ）5を１：Ｋ2とすると、
Ｋ2ＩD1＝ＩD2                                                (４１)
となる。また、
ΔＶGS＝ＶGS2−ＶGS1＝Ｒ1ＩD1                               (４２)
ここで、(３７)式から(４２)式を解くと、
【数７】
0003638530.tif 000008
と求められる。
【００４５】
ここで、Ｋ1、Ｋ2 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(３１)式で表され、ＣＭＯＳ基準電流回路の出力電流ＩREFは、
【数８】
0003638530.tif 000009
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm／℃となっている。
【００４６】
したがって、抵抗Ｒ２の温度特性が5000ppm／℃以下で温度に対して１次特性であればドレイン電流ＩD1が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。ここで、Ｋ2＝１として、トランジスタＭ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６をそれぞれ単位トランジスタとすることでトランジスタＭ２、Ｍ３のゲート電圧が等しくなるようにすることができ、トランジスタＭ５、Ｍ６のドレイン電圧は固定され等しく設定される。このことにより、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響が現れず、トランジスタＭ５、Ｍ６のドレイン電圧が変化してアーリー電圧（チャネル長変調）の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。Ｋ2≠１の場合でも、少なくとも、トランジスタＭ２、Ｍ３のゲート電圧によりトランジスタＭ１、Ｍ２のドレイン電圧が固定され、変動幅が少ないから、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響はほとんど現れない。
【００４７】
次に、図８は本発明の請求項１に記載されたバイポーラ基準電流回路の他の実施例を示す回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラワイドラーカレントミラー回路を構成しており、同様に、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタＱ５、Ｑ６により、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ自己バイアスワイドラー基準電流回路となっている。また、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４からなるバイポーラ永田カレントミラー回路は駆動するトランジスタＱ３の電流が増加するとトランジスタＱ５、Ｑ６に流れる電流が減少するように回路定数が設定されている。これにより、バイポーラ自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたバイポーラ自己バイアスワイドラー基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。
【００４８】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラワイドラーカレントミラー回路においては、(１)式により、
ＶBE1＝ＶTｌｎ（ＩC1／ＩS）                                （４５）
ＶBE2＝ＶTｌｎ｛ＩC2／（Ｋ1ＩS）｝                          （４６）
ＶBE1＝ＶBE2＋Ｒ1ＩC2                                      （４７）
なる関係がある。
ここで、（４５）式から（４７）式を解くと、バイポーラワイドラーカレントミラー回路の入力電流と出力電流の関係は、
ＩC1＝（ＩC2／Ｋ1）exp（Ｒ1ＩC2／ＶT）                     （４８）
と表され、バイポーラワイドラーカレントミラー回路の入力電流と出力電流の関係はバイポーラ逆ワイドラーカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。図９に、トランジスタＱ１、Ｑ２、抵抗Ｒ１からなるバイポーラワイドラーカレントミラー回路の入出力特性を示す。
【００４９】
ここで、トランジスタＱ３はトランジスタＱ４を駆動しており、トランジスタＱ４はトランジスタＱ５、Ｑ６、抵抗Ｒ４とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するバイポーラ永田カレントミラー回路を構成しており、トランジスタＱ１とトランジスタＱ２はそれぞれトランジスタＱ６、Ｑ５で駆動されているから、バイポーラ自己バイアスワイドラー基準電流回路となっており、トランジスタＱ５、Ｑ６のエミッタ面積比を１：Ｋ2とすると、
ＩC1＝Ｋ2ＩC2                                                 (４９)
となる。ただし、トランジスタＱ４を単位トランジスタとすると、トランジスタＱ５のエミッタ面積比は単位トランジスタのＫ3倍であり、トランジスタＱ６のエミッタ面積比は単位トランジスタのＫ2Ｋ3倍である。また、バイポーラ永田カレントミラー回路が単純減少領域で動作しているためには、Ｋ3＞ｅ（＝2.7183）である必要がある。
【００５０】
また、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln（Ｋ1ＩC1／ＩC2）＝ＶTln（Ｋ1Ｋ2）＝Ｒ1ＩC2      （５０）
が成り立つから、
Ｉ0＝ＩC1＝｛ＶT／（Ｒ1Ｋ2）｝ln（Ｋ1Ｋ2）                  （５１）
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、熱電圧ＶT は、ＶT＝ｋＴ／ｑと表され、3333ppm／℃の温度特性となっている。したがって、抵抗Ｒ1の温度特性が熱電圧ＶT の温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0（＝ＩC1）は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。
【００５１】
ここで、トランジスタＱ１、Ｑ３に流れる電流がいずれも等しくなるように、エミッタ面積比Ｋ1、Ｋ2、Ｋ3を設定し、抵抗Ｒ１、Ｒ４の値を設定することで、トランジスタＱ１、Ｑ３のベース電圧がほぼ等しくなり、トランジスタＱ１、Ｑ２のコレクタ電圧は固定され等しく設定される。このことにより、トランジスタＱ１、Ｑ２のアーリー電圧の影響が現れず、トランジスタＱ５、Ｑ６のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタＱ１、Ｑ３に流れる電流が等しくない場合にでも、少なくとも、トランジスタＱ１、Ｑ３のベース電圧によりトランジスタＱ１、Ｑ２のコレクタ電圧が固定され、変動幅が少ないから、トランジスタＱ１、Ｑ２のアーリー電圧（チャネル長変調）の影響はほとんど現れない。
【００５２】
次に、図１０は本発明の請求項１に記載されたＣＭＯＳ基準電流回路の他の実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳワイドラーカレントミラー回路を構成しており、同様に、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４はＭＯＳ永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタＭ５、Ｍ６により、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＣＭＯＳ自己バイアスワイドラー基準電流回路となっている。また、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４からなるＭＯＳ永田カレントミラー回路は駆動するトランジスタＭ３の電流が増加するとトランジスタＭ５、Ｍ６に流れる電流が減少するように回路定数が設定されている。これにより、ＣＭＯＳ自己バイアスワイドラー基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたＣＭＯＳ自己バイアスワイドラー基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。尚、図１１に、トランジスタＭ１、Ｍ２、抵抗Ｒ１からなるＭＯＳワイドラーカレントミラー回路の入出力特性を示す。
【００５３】
図１０において、トランジスタＭ１を単位トランジスタ、トランジスタＭ２のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。図１０に示すＭＯＳワイドラーカレントミラー回路においては素子の整合性は良いものとし、チャネル長変調と基板効果を無視し、ＭＯＳトランジスタのドレイン電流とゲート―ソース間電圧の関係は２乗則に従うものとすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH）2                                     (５２)
ＩD2＝Ｋ1β（ＶGS2−ＶTH）2                                  (５３)
と表される。また、
ＶGS1＝ＶGS2＋Ｒ1ＩD2                                        (５４)
なる関係がある。
ここで、(５２)式から(５４)式を解くと、ＭＯＳワイドラーカレントミラー回路の入力電流と出力電流の関係は、
【数９】
0003638530.tif 000010
と表され、ＭＯＳワイドラーカレントミラー回路の入力電流と出力電流の関係はＭＯＳ逆ワイドラーカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。尚、図１１に、トランジスタＭ１、Ｍ２、抵抗Ｒ１からなるＭＯＳワイドラーカレントミラー回路の入出力特性を示す。
【００５４】
ここで、トランジスタＭ３はトランジスタＭ４を駆動しており、トランジスタＭ４はトランジスタＭ５、Ｍ６、抵抗Ｒ４とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するＭＯＳ永田カレントミラー回路を構成しており、トランジスタＭ１とトランジスタＭ２はそれぞれトランジスタＭ６、Ｍ５で駆動されているから、ＭＯＳ自己バイアスワイドラー基準電流回路となっており、トランジスタＭ５、Ｍ６のエミッタ面積比を１：Ｋ2とすると、
ＩD1＝Ｋ2ＩD2                                                 (５６)
となる。また、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD2                              (５７)
となり、(５２)式から(５７)式を解くと、
【数１０】
0003638530.tif 000011
と求められる。
【００５５】
ここで、Ｋ1、Ｋ2 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(３１)式で表され、ＣＭＯＳ基準電流回路の出力電流ＩREFは
【数１１】
0003638530.tif 000012
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm／℃となっており、抵抗Ｒ２の温度特性が5000ppm／℃以下で温度に対して１次特性であればドレイン電流ＩD1が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。ここで、トランジスタＭ１、Ｍ３に流れる電流がいずれも等しくなるように、トランジスタサイズ比（ゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）の比（Ｗ／Ｌ）／（Ｗ／Ｌ））、Ｋ1、Ｋ2、Ｋ3を設定し、抵抗Ｒ１、Ｒ４の値を設定することで、トランジスタＭ１、Ｍ３のゲート電圧がほぼ等しくでき、したがって、トランジスタＭ１、Ｍ２のドレイン電圧は固定され等しく設定される。
【００５６】
このことにより、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響が現れず、トランジスタＭ５、Ｍ６のドレイン電圧が変化してアーリー電圧（チャネル長変調）の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタＭ１、Ｍ３に流れる電流が等しくない場合にでも、少なくとも、トランジスタＭ１、Ｍ３のゲート電圧によりトランジスタＭ１、Ｍ２のドレイン電圧が固定され、変動幅が少ないから、トランジスタＭ１、Ｍ２のアーリー電圧（チャネル長変調）の影響はほとんど現れない。
【００５７】
以上は正の温度特性を持つ電流を出力する基準電流回路（ＰＴＡＴカレントソース）について説明した。これらの回路では、カレントミラー回路を構成する２つの出力トランジスタのコレクタ（ドレイン）電圧が等しいか、ほぼ等しくなるように回路を構成している。少なくとも、カレントミラー回路を構成する２つの出力トランジスタのコレクタ（ドレイン）電圧の温度特性は負の特性を持つ。このドレイン電圧の温度特性を利用して負の温度特性を持つ電流ＩIPTATを得、ＰＴＡＴカレントソースから得られる正の温度特性を持つ電流ＩPTATとを重み付け加算することで任意の温度特性を持つ電流を出力する基準電流回路が実現できることを示す。
【００５８】
図１２は、本発明の請求項２に記載されたバイポーラ基準電流回路の一実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図１２において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ逆ワイドラーカレントミラー回路を構成しており、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ逆ワイドラーカレントミラー回路を構成している。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＱ６、Ｑ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＱ１、Ｑ２（、Ｑ３）、Ｑ５、Ｑ６、抵抗Ｒ１はバイポーラ自己バイアス逆ワイドラー基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶBE2）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶBE3）が等しくなるように設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。
【００５９】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、(1)式により、
ＶBE1＝ＶTln｛ＩC1／（Ｋ1ＩS）｝                           （６０）
ＶBE2＝ＶTln（ＩC2／ＩS）                                 （６１）
ＶBE2＝ＶBE1＋Ｒ1ＩC1                                      （６２）
なる関係がある。
次に、トランジスタＱ１と抵抗Ｒ２、トランジスタＱ２と抵抗Ｒ３をミラー比が１：１のカレントミラーで駆動すると、
ＩC1＋Ｖ1／Ｒ2＝ＩC2＋Ｖ2／Ｒ3                               (６３)
となる。ここで、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ逆ワイドラーカレントミラー回路を構成しており、トランジスタＱ５、Ｑ６は単位トランジスタであり、トランジスタＱ４のエミッタ面積比は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩC3＝ＩC4＝ＩC2となるようにすれば、Ｖ1＝Ｖ2（∴ＶBE2＝ＶBE3）となり、Ｒ3＝Ｒ2ならば、
ＩC1＝ＩC2                                                    (６４)
が成り立つ。したがって、
ΔＶBE＝ＶBE2−ＶBE1＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln｛ＩC1／（ＩC2／Ｋ1）｝＝ＶTln（Ｋ1Ｋ2）＝Ｒ1ＩC1  （６５）
と求められる。ここで、Ｋ1、Ｋ2  は温度特性を持たない定数であり、上述したように、ＶT＝ｋＴ／ｑと表され、熱電圧ＶTは3333ppm／℃の温度特性となっている。したがって、ΔＶBE は温度に比例する。
【００６０】
バイポーラ基準電流回路の出力電流ＩREFは
ＩREF＝ＩC2＋Ｖ2／Ｒ3＝ΔＶBE／Ｒ1＋ＶBE3／Ｒ3＝（ＶT／Ｒ1）ln（Ｋ1Ｋ2）＋ＶBEE2／Ｒ3                                          （６６）
と求められる。すなわち、バイポーラ基準電流回路の出力電流ＩREFは負の温度特性を持つベース・エミッタ電圧ＶBEと正の温度特性を持つΔＶBEの重み付け加算式で表される。したがって、重み付けを変ることで２つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流ＩREFを抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは
ＶREF＝Ｒ5ＩREF＝（Ｒ5／Ｒ1）ＶTln（Ｋ1Ｋ2）＋（Ｒ5／Ｒ3）ＶBE2＝（Ｒ5／Ｒ3）｛ＶBE2＋（Ｒ3／Ｒ1）ＶTln（Ｋ1Ｋ2）｝          （６７）
となる。
【００６１】
ここで、熱電圧ＶTは3333ppm／℃の正の温度特性を持ち、トランジスタＱ２、Ｑ３のベース・エミッタ電圧ＶBE2、ＶBE3はおよそ−1.9ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、ln（Ｋ1Ｋ2）も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧ＶREFは、熱電圧ＶTの持つ3333ppm／℃の正の温度特性とトランジスタＱ２のベース・エミッタ電圧ＶBE2の持つ負の温度特性、およそ−1.9ｍＶ／℃、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られるＶREFの温度特性を零とするためには、常温でのトランジスタＱ２のベース・エミッタ電圧ＶB出力電圧Ｅ2（＝ＶBE3）を６３０ｍＶとすると、熱電圧ＶTは常温で２５．６ｍＶであるから、（Ｒ3／Ｒ1）ln（Ｋ1Ｋ2）＝22.3と求められる。したがって、｛ＶBE2＋（Ｒ3／Ｒ1）ＶTln（Ｋ1Ｋ2）}＝1.2Ｖとなる。こうして得られる温度特性が零の出力電圧ＶREFは抵抗Ｒ５と抵抗Ｒ３の比(Ｒ5/Ｒ3)を任意に設定することで任意の電圧値に設定できる。
【００６２】
(Ｒ5/Ｒ3)＜１に設定する場合では、例えば、0.7Ｖに設定する場合を考えると、0.9Ｖ程度から動作可能となる。あるいは、電源電圧に余裕があれば、(Ｒ5/Ｒ3)＞１に設定すれば、ＶREF＞1.2Ｖでの温度特性が零である基準電圧が得られる。具体的には、(Ｒ5/Ｒ3)＝1.25に設定すればＶREF＝1.5Ｖ、(Ｒ5／Ｒ3）＝５／３に設定すればＶREF＝2.0Ｖが得られる。以上の説明により、抵抗Ｒ５をＲ5＞Ｒ3に設定し、抵抗Ｒ５に任意に（ｎ−１）個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値のｎ個の基準電圧が得られる。
【００６３】
次に、図１３は本発明の請求項２に記載されたＣＭＯＳ基準電流回路の一実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ逆ワイドラーカレントミラー回路を構成しており、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４はＭＯＳ逆ワイドラーカレントミラー回路を構成している。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＭ６、Ｍ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＭ１、Ｍ２（、Ｍ３）、Ｍ５、Ｍ６、抵抗Ｒ１はバイポーラ自己バイアス逆ワイドラー基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶGS2）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶGS3）が等しくなるように設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。図１３において、トランジスタＭ２を単位トランジスタ、トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。
【００６４】
素子の整合性は良いものとすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝Ｋ1β（ＶGS1−ＶTH）2                                （６８）
ＩD2＝β（ＶGS2−ＶTH）2                                  （６９）
と表される。また、
ΔＶGS＝ＶGS2−ＶGS1＝Ｒ1ＩD1                              （７０）
なる関係がある。
次に、トランジスタＭ１と抵抗Ｒ２、トランジスタＭ２と抵抗Ｒ３をミラー比が１：１のカレントミラーで駆動すると、
ＩD1＋Ｖ1／Ｒ2＝ＩD2＋Ｖ2／Ｒ3                               (７１)
となる。ここで、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４はＭＯＳ逆ワイドラーカレントミラー回路を構成しており、トランジスタＭ５、Ｍ６は単位トランジスタであり、トランジスタＭ４のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩD3＝ＩD4＝ＩD2となるようにすれば、Ｖ1＝Ｖ2（∴ＶGS2＝ＶGS3）となり、Ｒ3＝Ｒ2ならば、
ＩD1＝ＩD2                                                    (７２)
が成り立つ。
【００６５】
したがって、(６８)式から(７２)式を解くと、
【数１２】
0003638530.tif 000013
と求められる。ここで、Ｋ1 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(21)式で表され、図５に示したように、１／βの温度特性はほぼ温度に比例している。１／βの温度特性は常温では5000ppm／℃となっている。したがって、抵抗Ｒ1の温度特性が5000ppm／℃以下であれば、ドレイン電流ＩD1が正の温度特性を持つことがわかる。
【００６６】
すなわち、ＭＯＳ基準電圧回路の出力電流ＩREFは
ＩREF＝ＩD2＋Ｖ2／Ｒ3＝ＩD1＋ＶGS2／Ｒ3                    (７４)
と求められる。
一方、(６９)式より、
【数１３】
0003638530.tif 000014
また、(７４)式は
【数１４】
0003638530.tif 000015
と書き換えられる。ここで、スレッショルド電圧ＶTHの温度特性は、
ＶTH＝ＶTH0−α（Ｔ−Ｔ0）                                    (７７)
と表され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＩREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。例えば、ＭＯＳ基準電流回路の出力電流ＩREFを抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは、
ＶREF＝Ｒ5ＩREF
【数１５】
0003638530.tif 000016
と表される。
【００６７】
(７８)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。ここで、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm／℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの負の温度特性、およそ−2.3ｍＶ／℃、で決定される。例えば、ＶTH0＝0.7Ｖとすれば、
【数１６】
0003638530.tif 000017
と求められ、
ＶREF＝（Ｒ5／Ｒ3）(0.46＋0.7)＝1.16 (Ｒ5/Ｒ3)Ｖ          （８０）
となり、電圧1.16Vは温度特性を持たない。したがって、（Ｒ5／Ｒ3）は温度特性が相殺されて零であるから、出力される基準電圧ＶREFは温度特性を持たない。
【００６８】
ここで、抵抗Ｒ５と抵抗Ｒ３の比 （Ｒ5／Ｒ3）は任意に設定できる。例えば、（Ｒ5／Ｒ3）＜１に設定すれば、低電圧で動作可能となる。具体的には、Ｒ5／Ｒ3＝0.69に設定すればＶREF＝0.8Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、（Ｒ5／Ｒ3）＞１に設定することもできる。例えば、Ｒ5／Ｒ3＝1.72に設定すればＶREF＝2.0Ｖとなり、電源電圧2.2Ｖ程度から動作可能となる。さらに、抵抗Ｒ５に３つのタップを設けて抵抗値を４等分すれば、いずれも温度特性を持たない４つの基準電圧、ＶREF1＝0.5Ｖ、ＶREF2＝1.0Ｖ、ＶREF3＝1.5Ｖ、ＶREF4＝2.0Ｖが得られる。
【００６９】
さらに、図１４は本発明の請求項２に記載されたバイポーラ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図１４において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ永田ワイドラーカレントミラー回路を構成しており、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４からなるバイポーラ永田カレントミラー回路は駆動するトランジスタＱ３の電流が増加するとトランジスタＱ５、Ｑ６に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＱ６、Ｑ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＱ１、Ｑ２（、Ｑ３）、Ｑ５、Ｑ６、抵抗Ｒ１はバイポーラ自己バイアス永田基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶBE2）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶBE3）が等しくなるようにＫ1、Ｋ2、Ｋ3、抵抗Ｒ１、Ｒ４を設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。
【００７０】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、(1)式により、
ＶBE1＝ＶTln（ＩC1／ＩS）                                  （８１）
ＶBE2＝ＶTln｛ＩC2／（Ｋ1ＩS）｝                            （８２）
ＶBE1＝ＶBE2＋Ｒ1ＩC1                                      （８３）
なる関係がある。
【００７１】
次に、トランジスタＱ１と抵抗Ｒ２、トランジスタＱ２と抵抗Ｒ３をミラー比がＫ2：１のカレントミラーで駆動すると、
ＩC1＋Ｖ1／Ｒ2＝Ｋ2（ＩC2＋Ｖ2／Ｒ3）                        (８４)
となる。ここで、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ永田カレントミラー回路を構成しており、トランジスタＱ５、Ｑ６は単位トランジスタであり、トランジスタＱ４のエミッタ面積比は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩC1＝ＩC3となるようにすれば、Ｖ1＝Ｖ2（∴ＶBE2＝ＶBE3）となり、Ｒ3／Ｒ2＝Ｋ2ならば、
ＩC1＝Ｋ2ＩC2                                              （８５）
が成り立つ。したがって、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln｛ＩC1／（ＩC2／Ｋ1）｝＝ＶTln（Ｋ1Ｋ2）＝Ｒ1ＩC1   （８６）
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、ＶT＝ｋＴ／ｑと表され、熱電圧ＶTは3333ppm／℃の温度特性となっている。したがって、ΔＶBEは温度に比例する。
【００７２】
バイポーラ基準電圧回路の出力電流ＩREFは
ＩREF＝ＩC2＋Ｖ2／Ｒ3＝ΔＶBE／（Ｋ2Ｒ1）＋ＶBE3／Ｒ3＝｛ＶT／（Ｋ2Ｒ1）｝ln（Ｋ1Ｋ2）＋ＶBE1／Ｒ3                            （８７）
と求められる。すなわち、バイポーラ基準電流回路の出力電流ＩREFは負の温度特性を持つベース・エミッタ電圧ＶBEと正の温度特性を持つΔＶBEの重み付け加算式で表される。したがって、重み付けを変ることで２つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流ＩREFを抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは、
ＶREF＝Ｒ5ＩREF＝｛Ｒ5／（Ｋ2Ｒ1）｝ＶTln（Ｋ1Ｋ2）＋（Ｒ5／Ｒ3）ＶBE1＝（Ｒ5／Ｒ3）［｛Ｒ3／（Ｋ2Ｒ1）｝ＶTln（Ｋ1Ｋ2）＋ＶBE1］  （８８）
となる。
【００７３】
ここで、熱電圧ＶTは3333ppm／℃の正の温度特性を持ち、トランジスタＱ２、Ｑ３のベース・エミッタ電圧ＶBE2、ＶBE3はおよそ−1.9ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、Ｋ2、ln（Ｋ1Ｋ2）も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧ＶREFは、熱電圧ＶTの持つ3333ppm/℃の正の温度特性とトランジスタＱ１のベース・エミッタ電圧ＶBE1の持つ負の温度特性、およそ−1.9ｍＶ／℃、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧ＶREFの温度特性を零とするためには、常温でのトランジスタＱ１のベース・エミッタ電圧ＶBE1、（＝ＶBE3）を６３０ｍＶとすると、熱電圧ＶT は常温で２５．６ｍＶであるから、（Ｒ3／Ｋ2Ｒ1）ln（Ｋ1Ｋ2）＝22.3と求められる。したがって、｛Ｒ3／（Ｋ2Ｒ1）｝ＶTln（Ｋ1Ｋ2）＋ＶBE1＝1.2Ｖとなる。
【００７４】
こうして得られる温度特性が零の出力電圧ＶREFは抵抗Ｒ５と抵抗Ｒ３の比（Ｒ5／Ｒ3）を任意に設定することで任意の電圧値に設定できる。(Ｒ5/Ｒ3)＜１に設定する場合では、例えば、0.7Ｖに設定する場合を考えると、0.9Ｖ程度から動作可能となる。あるいは、電源電圧に余裕があれば、(Ｒ5/Ｒ3)＞１に設定すれば、ＶREF＞1.2Ｖでの温度特性が零である基準電圧が得られる。具体的には、(Ｒ5/Ｒ3)＝1.25に設定すればＶREF＝1.5Ｖ、(Ｒ5/Ｒ3)＝５／３に設定すればＶREF＝2.0Ｖが得られる。以上の説明により、抵抗Ｒ５をＲ5＞Ｒ3に設定し、抵抗Ｒ５に任意に（ｎ−１）個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値のｎ個の基準電圧が得られる。
【００７５】
さらに、図１５は本発明の請求項２に記載されたＣＭＯＳ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ永田カレントミラー回路を構成しており、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４からなるＭＯＳ永田カレントミラー回路は駆動するトランジスタＭ３の電流が増加するとトランジスタＭ５、Ｍ６に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＭ６、Ｍ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＭ１、Ｍ２（、Ｍ３）、Ｍ５、Ｍ６、抵抗Ｒ１はＭＯＳ自己バイアス永田基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶGS1）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶGS3）が等しくなるようにＫ1、Ｋ2、Ｋ3、抵抗Ｒ１、Ｒ２を設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。図１５において、トランジスタＭ２を単位トランジスタ、トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。
【００７６】
素子の整合性は良いものとすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH)2                                     (８９)
ＩD2＝Ｋ1β（ＶGS2−ＶTH)2                                  (９０)
と表される。また、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD1                               (９１)
なる関係がある。
次に、トランジスタＭ１と抵抗Ｒ２、トランジスタＭ２と抵抗Ｒ３をミラー比がＫ2：１のカレントミラーで駆動すると、
ＩD1＋Ｖ1／Ｒ2＝Ｋ2（ＩD2＋Ｖ2／Ｒ3)                         (９２)
となる。ここで、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４はＭＯＳ永田カレントミラー回路を構成しており、トランジスタＭ５、Ｍ６は単位トランジスタであり、トランジスタＭ４のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩD1＝ＩD3となるようにすれば、Ｖ1＝Ｖ2（∴ＶGS1＝ＶGS3）となり、Ｒ3／Ｒ2＝Ｋ2ならば、
ＩD1＝Ｋ2ＩD2                                                 (９３)
が成り立つ。したがって、(８９)式から(９２)式を解くと、
【数１７】
0003638530.tif 000018
と求められる。
【００７７】
ここで、Ｋ1、Ｋ2 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(３４)式で表され、図５に示したように、１／βの温度特性はほぼ温度に比例している。１／βの温度特性は常温では5000ppm／℃となっている。したがって、抵抗Ｒ1の温度特性が5000ppm／℃以下であれば、ドレイン電流ＩD1 が正の温度特性を持つことがわかる。すなわち、ＭＯＳ基準電圧回路の出力電流ＩREFは
ＩREF＝ＩD2＋Ｖ2／Ｒ3＝ＩD1／Ｋ3＋ＶGS1／Ｒ3            （９５）
と求められる。
【００７８】
一方、(８９)式より、
【数１８】
0003638530.tif 000019
また、(９５)式は、
【数１９】
0003638530.tif 000020
と書き換えられる。ここで、スレッショルド電圧ＶTHの温度特性は(７７)式で示され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＩREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。例えば、ＭＯＳ基準電流回路の出力電流ＩREF を抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは
ＶREF＝Ｒ5ＩREF
【数２０】
0003638530.tif 000021
と表される。
【００７９】
ここで、(９８)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。また、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し、常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm／℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの負の温度特性、およそ−2.3ｍＶ／℃、で決定される。例えば、ＶTH0＝0.7Ｖとすれば、
【数２１】
0003638530.tif 000022
と求められ、
ＶREF＝（Ｒ5／Ｒ3）(0.46+0.7)=1.16（Ｒ5／Ｒ3）Ｖ        （１００）
となり、電圧1.16Vは温度特性を持たない。
【００８０】
したがって、（Ｒ5／Ｒ3）は温度特性が相殺されて零であるから、出力される基準電圧ＶREFは温度特性を持たない。ここで、抵抗Ｒ５と抵抗Ｒ３の比 （Ｒ5／Ｒ3）は任意に設定できる。例えば、（Ｒ5／Ｒ3）＜１に設定すれば、低電圧で動作可能となる。具体的には、Ｒ5／Ｒ3＝0.69に設定すればＶREF＝0.8Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、（Ｒ5／Ｒ3）＞１に設定することもできる。例えば、Ｒ5／Ｒ3＝1.72に設定すればＶREF＝2.0Ｖとなり、電源電圧2.2Ｖ程度から動作可能となる。さらに、抵抗Ｒ５に３つのタップを設けて抵抗値を４等分すれば、いずれも温度特性を持たない４つの基準電圧、ＶREF1＝0.5Ｖ、ＶREF2＝1.0Ｖ、ＶREF3＝1.5Ｖ、ＶREF4＝2.0Ｖが得られる。
【００８１】
さらに、図１６は本発明の請求項２に記載されたバイポーラ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図１６において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラワイドラーカレントミラー回路を構成しており、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４からなるバイポーラ永田カレントミラー回路は駆動するトランジスタＱ３の電流が増加するとトランジスタＱ５、Ｑ６に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＱ６、Ｑ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＱ１、Ｑ２（、Ｑ３）、Ｑ５、Ｑ６、抵抗Ｒ１はバイポーラ自己バイアス永田基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶBE1）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶBE3）が等しくなるようにＫ1、Ｋ2、Ｋ3、抵抗Ｒ１、Ｒ４を設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。
【００８２】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、(1)式により、
ＶBE1＝ＶTln（ＩC1／ＩS）｝                               （１０１）
ＶBE2＝ＶTln｛ＩC2／（Ｋ1ＩS）｝                          （１０２）
ＶBE1＝ＶBE2＋Ｒ1ＩC2                                    （１０３）
なる関係がある。
【００８３】
次に、トランジスタＱ１と抵抗Ｒ２、トランジスタＱ２と抵抗Ｒ３をミラー比がＫ2：１のカレントミラーで駆動すると、
ＩC1＋Ｖ1／Ｒ2＝Ｋ2（ＩC2＋Ｖ2／Ｒ3)                    （１０４）
となる。ここで、トランジスタＱ４、Ｑ５（、Ｑ６）、抵抗Ｒ４はバイポーラ永田カレントミラー回路を構成しており、トランジスタＱ５、Ｑ６は単位トランジスタであり、トランジスタＱ４のエミッタ面積比は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩC1＝ＩC3となるようにすれば、Ｖ1＝Ｖ2（∴ＶBE2＝ＶBE3）となり、Ｒ3／Ｒ2＝Ｋ2ならば、
ＩC1＝Ｋ2ＩC2                                            （１０５）
が成り立つ。したがって、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln｛ＩC1／（ＩC2／Ｋ1）｝＝ＶTln（Ｋ1Ｋ2）＝Ｒ1ＩC2     （１０６）
と求められる。ここで、Ｋ1、Ｋ2 は温度特性を持たない定数であり、上述したように、ＶT＝ｋＴ／ｑと表され、熱電圧ＶT は3333ppm／℃の温度特性となっている。
したがって、ΔＶBE は温度に比例する。
【００８４】
バイポーラ基準電圧回路の出力電流ＩREFは、
ＩREF＝ＩC2＋Ｖ2／Ｒ3＝ΔＶBE／Ｒ1＋ＶBE3／Ｒ3＝（ＶT／Ｒ1）ln（Ｋ1Ｋ2）＋ＶBE1／Ｒ3                                        （１０７）
と求められる。すなわち、バイポーラ基準電流回路の出力電流ＩREFは負の温度特性を持つベース・エミッタ電圧ＶBEと正の温度特性を持つΔＶBEの重み付け加算式で表される。したがって、重み付けを変ることで２つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流ＩREFを抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは
ＶREF＝Ｒ5ＩREF＝（Ｒ5／Ｒ1）ＶTln（Ｋ1Ｋ2）＋（Ｒ5／Ｒ3）ＶBE1＝（Ｒ5／Ｒ3）｛（Ｒ3／Ｒ1）ＶTln（Ｋ1Ｋ2）＋ＶBE1｝       （１０８）
となる。
【００８５】
ここで、熱電圧ＶTは3333ppm／℃の正の温度特性を持ち、トランジスタＱ２、Ｑ３のベース・エミッタ電圧ＶBE2、ＶBE3はおよそ−1.9ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、ln（Ｋ1Ｋ2）も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧ＶREFは熱電圧ＶTは3333ppm／℃の正の温度特性とトランジスタＱ１のベース・エミッタ電圧ＶBE1の負の温度特性、およそ−1.9ｍＶ／℃、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧ＶREFの温度特性を零とするためには、常温でのトランジスタＱ１のベース・エミッタ電圧ＶBE1、（＝ＶBE3）を６３０ｍＶとすると、熱電圧ＶT は常温で２５．６ｍＶであるから、（Ｒ3／Ｒ1）ln（Ｋ1Ｋ2）＝22.3と求められる。
【００８６】
したがって、｛（Ｒ3／Ｒ1）ＶTln（Ｋ1Ｋ2）＋ＶBE1｝＝1.2Ｖとなる。こうして得られる温度特性が零の出力電圧ＶREFは、抵抗Ｒ５と抵抗Ｒ３の比（Ｒ5／Ｒ3）を任意に設定することで任意の電圧値に設定できる。（Ｒ5／Ｒ3）＜１に設定する場合では、例えば、0.7Ｖに設定する場合を考えると、0.9Ｖ程度から動作可能となる。あるいは、電源電圧に余裕があれば、(Ｒ5/Ｒ3)＞１に設定すれば、ＶREF＞1.2Ｖでの温度特性が零である基準電圧が得られる。具体的には、(Ｒ5／Ｒ3）＝1.25に設定すればＶREF＝1.5Ｖ、（Ｒ5／Ｒ3）＝５／３に設定すればＶREF＝2.0Ｖが得られる。以上の説明により、抵抗Ｒ５をＲ5＞Ｒ3に設定し、抵抗Ｒ５に任意に（ｎ−１）個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値のｎ個の基準電圧が得られる。
【００８７】
さらに、図１７は本発明の請求項２に記載されたＣＭＯＳ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳワイドラーカレントミラー回路を構成しており、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４からなるＭＯＳ永田カレントミラー回路は駆動するトランジスタＭ３の電流が増加すると、トランジスタＭ５、Ｍ６に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗Ｒ２とＲ３に流れる電流比がトランジスタＭ６、Ｍ５からなるカレントミラー回路の電流比と等しいならば、トランジスタＭ１、Ｍ２（、Ｍ３）、Ｍ５、Ｍ６、抵抗Ｒ１はＭＯＳ自己バイアス永田基準電流回路を構成する。このためには、抵抗Ｒ２の端子電圧Ｖ1（＝ＶGS1）と抵抗Ｒ３の端子電圧Ｖ2（＝ＶGS3）が等しくなるようにＫ1、Ｋ2、Ｋ3、抵抗Ｒ１、Ｒ２を設定し、抵抗Ｒ２の抵抗値と抵抗Ｒ３の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。尚、図１７において、トランジスタＭ２を単位トランジスタ、トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。
【００８８】
素子の整合性は良いものとすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH)2                                  （１０９）
ＩD2＝Ｋ1β（ＶGS2−ＶTH）2                              （１１０）
と表される。また、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD2                           （１１１）
なる関係がある。
【００８９】
次に、トランジスタＭ１と抵抗Ｒ２、トランジスタＭ２と抵抗Ｒ３をミラー比がＫ2：１のカレントミラーで駆動すると、
ＩD1＋Ｖ1／Ｒ2＝Ｋ2（ＩD2＋Ｖ2／Ｒ3）                     (１１２)
となる。ここで、トランジスタＭ４、Ｍ５（、Ｍ６）、抵抗Ｒ４はＭＯＳ永田カレントミラー回路を構成しており、トランジスタＭ４は単位トランジスタであり、トランジスタＭ５のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）は単位トランジスタのＫ3倍であり、抵抗Ｒ４を設定することで、ＩD1＝ＩD3となるようにすれば、Ｖ1＝Ｖ2（∴ＶGS1＝ＶGS3）となり、Ｒ3／Ｒ2＝Ｋ2ならば、
ＩD1＝Ｋ2ＩD2                                               (１１３)
が成り立つ。したがって、(１０９)式から(１１２)式を解くと、
【数２２】
0003638530.tif 000023
と求められる。
【００９０】
ここで、Ｋ1、Ｋ2 は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(３４)式で表され、図５に示したように、１／βの温度特性はほぼ温度に比例している。１／βの温度特性は常温では5000ppm／℃となっている。したがって、抵抗Ｒ1の温度特性が5000ppm／℃以下であれば、ドレイン電流ＩD2が正の温度特性を持つことがわかる。
【００９１】
すなわち、ＭＯＳ基準電圧回路の出力電流ＩREFは
ＩREF＝ＩD2＋Ｖ2／Ｒ3＝ＩD2＋ＶGS1／Ｒ3               （１１５）
と求められる。
一方、(１０９)式より、
【数２３】
0003638530.tif 000024
また、(１１５)式は
【数２４】
0003638530.tif 000025
と書き換えられる。ここで、スレッショルド電圧ＶTHの温度特性は(７７)式で示され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＩREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。
【００９２】
したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。例えば、ＭＯＳ基準電流回路の出力電流ＩREFを抵抗Ｒ５で電圧変換することで、出力電圧ＶREFは
ＶREF＝Ｒ5ＩREF
【数２５】
0003638530.tif 000026
と表される。
(１１８)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。
【００９３】
ここで、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ5／Ｒ1）、（Ｒ5／Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm／℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの負の温度特性は、およそ−2.3ｍＶ／℃で決定される。例えば、ＶTH0＝0.7Ｖとすれば、
【数２６】
0003638530.tif 000027
と求められ、
ＶREF＝（Ｒ5／Ｒ3）(0.46+0.7)=1.16（Ｒ5／Ｒ3）Ｖ         （１２０）
となり、電圧1.16Vは温度特性を持たない。したがって、（Ｒ5／Ｒ3）は温度特性が相殺されて零であるから、出力される基準電圧ＶREFは温度特性を持たない。
【００９４】
ここで、抵抗Ｒ５と抵抗Ｒ３の比 （Ｒ5／Ｒ3）は任意に設定できる。例えば、（Ｒ5／Ｒ3）＜１に設定すれば、低電圧で動作可能となる。具体的には、Ｒ5／Ｒ3＝0.69に設定すればＶREF＝0.8Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、（Ｒ5／Ｒ3）＞１に設定することもできる。例えば、Ｒ5／Ｒ3＝1.72に設定すればＶREF＝2.0Ｖとなり、電源電圧2.2Ｖ程度から動作可能となる。さらに、抵抗Ｒ５に３つのタップを設けて抵抗値を４等分すれば、いずれも温度特性を持たない４つの基準電圧、ＶREF1＝0.5Ｖ、ＶREF2＝1.0Ｖ、ＶREF3＝1.5Ｖ、ＶREF4＝2.0Ｖが得られる。
【００９５】
次に、図面を用いて本発明における基準電圧回路の実施の形態を説明する。図２０は本発明の請求項５に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ逆ワイドラーカレントミラー回路を構成している。トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラ逆ワイドラーカレントミラーにおいては、(９)式により、
ＶBE1＝ＶTln{IC1/(Ｋ1IS)}                                 (１２１)
ＶBE2＝ＶTln(IC2/IS)                                       (１２２)
ＶBE2＝ＶBE1＋Ｒ1IC1                                       (１２３)
なる関係がある。
(１２１)式から(１２３)式を解くと、バイポーラ逆ワイドラーカレントミラー回路の入力電流と出力電流の関係は、
IC2＝(IC1/Ｋ1)exp(Ｒ1IC1/ＶT)                              (１２４)
と求められる。したがって、バイポーラ逆ワイドラーカレントミラー回路においては、基準電流ＩCIの増加に対してミラー電流ＩC2は指数的に増加する。
【００９６】
ここで、トランジスタＱ５はトランジスタＱ４（、Ｑ６）とで電流ミラー比が１：１のカレントミラー回路を構成しており、トランジスタＱ１とトランジスタＱ２はそれぞれトランジスタＱ４、Ｑ５で駆動されているから、バイポーラ自己バイアス逆ワイドラー基準電流回路となっており、
ＩC1＝ＩC2                                               （１２５）
となる。また、
ΔＶBE＝ＶBE2−ＶBE1＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC1／（Ｋ1ＩS）｝＝ＶTln（ＩC1／ＩC2）＝ＶTln（Ｋ1）＝Ｒ1ＩC1          （１２６）
が成り立つから、
ＩC1＝ＩC2＝（ＶT／Ｒ1）ln（Ｋ1）                         （１２７）
と求められる。
【００９７】
ここで、Ｋ1は温度特性を持たない定数であり、上述したように、熱電圧ＶT  は、ＶT＝ｋＴ／ｑと表され、3.333ppm／℃の温度特性となっている。したがって、抵抗Ｒ１の温度特性が熱電圧ＶTの温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流ＩREF（＝ＩC1）は温度に比例することになり、ＰＴＡＴカレントソースとなることがわかる。また、トランジスタＱ５はトランジスタＱ４、Ｑ６とカレントミラー回路を構成しているから、
ＩC4＝ＩC5＝ＩC6＝ＩC1＝ＩC2＝（ＶT／Ｒ1）ln（Ｋ1）      （１２８）
である。
【００９８】
トランジスタＱ６のコレクタ電流ＩC6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩC6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩC6＝Ｒ3（１−γ）ＩC6    （１２９）
と表される。（１２９）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩC6）／｛ＩC6（Ｒ2＋Ｒ3）｝  （１３０）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛Ｒ3／（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩC6）＝
｛Ｒ3／（Ｒ2＋Ｒ3）｝｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝  （１３１）
と求められる。
【００９９】
（１３１）式での係数項Ｒ3／（Ｒ2＋Ｒ3）は０＜Ｒ3／（Ｒ2＋Ｒ3）＜１である。また、第２項｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝については、ＶBE3はおよそ−1.9ｍＶ／℃程度の負の温度特性を持ち、熱電圧ＶTは0.0853ｍＶ／℃の正の温度特性を持っている。したがって、出力される基準電圧ＶREFが温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、（Ｒ2／Ｒ1）ln（Ｋ１）の値は22.3になり、（Ｒ2／Ｒ1）ＶTln（Ｋ1）の電圧値はO.57Ｖとなる。いま、ＶBE3を0.7Ｖとすると、｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝＝1.27Ｖと求められる。したがって、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、基準電圧ＶREFは、1.27Ｖ以下の値、例えば1.0Ｖに設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１００】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１０１】
また、図２１は本発明の請求項５に記載されたＣＭＯＳ基準電圧回路の実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ逆ワイドラーカレントミラー回路を構成しており、負帰還電流ループが構成され、設定された動作点で安定に動作するから、ＭＯＳ逆ワイドラーカレントミラー回路を自己バイアス化してＣＭＯＳ基準電流回路が実現される。図２１において、トランジスタＭ２を単位トランジスタ、トランジスタＭ１のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝Ｋ1β（ＶGS1−ＶTH)2                              （１３２）
ＩD2＝β（ＶGS2−ＶTH)2                                  （１３３）
と表される。ここで、βはトランスコンダクタンス・パラメータであり、β＝μ(ＣOX/２)(Ｗ/Ｌ) と表される。ただし、μはキャリアの実効モビリティ、ＣOXは単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート長である。また、ＶTHはスレッショルド電圧である。
【０１０２】
また、
ＶGS2＝ＶGS1＋Ｒ1ＩD1                                    （１３４）
なる関係がある。
そこで、(１３２)式から(１３４)式を解くと、
【数２７】
0003638530.tif 000028
と表される。ここで、トランジスタＭ５はトランジスタＭ４、Ｍ６とで、カレントミラー回路を構成しており、トランジスタＭ１とトランジスタＭ２はそれぞれトランジスタＭ４、Ｍ５で駆動されているから、ＭＯＳ自己バイアス逆ワイドラー基準電流回路となっており、トランジスタＭ４、Ｍ５、Ｍ６のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）が全て等しいとすると、
ID1＝ＩD2                                                   (１３６)
となる。また、
ΔＶGS＝ＶGS2−ＶGS1＝Ｒ1ＩD1                          （１３７）
となり、(１３２)式から(１３７)式を解くと、
【数２８】
0003638530.tif 000029
と求められる。ここで、Ｋ1 は温度特性を持たない定数である。
【０１０３】
一方、ＭＯＳトランジスタではモビリティμが温度特性を持ち、トランスコンダクタンス・パラメータβの温度依存性は次式で表される。
【数２９】
0003638530.tif 000030
ただし、β0 は常温（３００Ｋ）でのβの値である。したがって、
【数３０】
0003638530.tif 000031
と求められる。１／βの温度特性は常温では5000ppm／℃となっている。これはバイポーラトランジスタの熱電圧ＶT の温度特性3333ppm／℃の1.5倍に当たる。
【０１０４】
また、ＣＭＯＳ基準電流回路の出力電流ＩREFは
【数３１】
0003638530.tif 000032
と求められる。ここで、Ｋ1は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm／℃となっている。したがって、抵抗Ｒ２の温度特性が5000ppm／℃以下で温度に対して１次特性であればドレイン電流ＩD1が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流Ｉ0は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。また、トランジスタＭ６はトランジスタＭ４、Ｍ５とカレントミラー回路を構成しているから、
ID4＝ID5＝ID6                                               (１４２)
である。
【０１０５】
トランジスタＭ６のドレイン電流ＩD6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩD6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩD6＝Ｒ3（１−γ）ＩD6              （１４３）
と表される。（１４３）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩD6）／｛ＩD6（Ｒ2＋Ｒ3）｝           （１４４）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛ＩD6（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩD6）
【数３２】
0003638530.tif 000033
と求められる。
一方、
【数３３】
0003638530.tif 000034
である。また、(１４５)式は
【数３４】
0003638530.tif 000035
と書き換えられる。
【０１０６】
ここで、スレッショルド電圧ＶTH の温度特性は
ＶTH＝ＶTH0−α（Ｔ−Ｔ0）                               （１４８）
と表され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＶREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。出力電圧ＶREFは
【数３５】
0003638530.tif 000036
と表される。
(１４９)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。
【０１０７】
ここで、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ2／Ｒ1）、Ｒ2／（Ｒ2＋Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm／℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの持つ負の温度特性、およそ−2.3ｍＶ／℃で決定される。
【０１０８】
(１４９)式でＭＯＳ基準電圧回路の出力電圧ＶREFが温度特性を持たないためには、
【数３６】
0003638530.tif 000037
となる。したがって、ＶTH0＝0.7Ｖとすれば、出力電圧ＶREFは
【数３７】
0003638530.tif 000038
と求められる、ここで、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、Ｒ3／（Ｒ2＋Ｒ3）＝0.7に設定すると、ＶREF＝0.77Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１０９】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１１０】
次に、図２２は本発明の請求項５に記載されたバイポーラ基準電流回路の一実施例を示す回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ永田カレントミラー回路を構成している。バイポーラ永田カレントミラー回路の特徴は、入力電流（基準電流）に対して出力電流（ミラー電流）が単調に増加する領域と、ピーク点と、入力電流（基準電流）に対して出力電流（ミラー電流）が単調に減少する領域とがあることである。ここでは、カレントミラー回路を構成しているＱ４、Ｑ５（、Ｑ６）により、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ自己バイアス永田基準電流回路となっている。
【０１１１】
トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラ逆ワイドラーカレントミラーにおいては、(９)式により、
ＶBE1＝ＶTln（ＩC1／ＩS）                                （１５２）
ＶBE2＝ＶTln｛ＩC2／（Ｋ1ＩS）｝                          （１５３）
ＶBE1＝ＶBE2＋Ｒ1ＩC1                                    （１５４）
なる関係がある。
（１５２）式から（１５４）式を解くと、バイポーラ永田カレントミラー回路の入力電流と出力電流の関係は、
ＩC2＝Ｋ1ＩC1exp（−Ｒ1ＩC1／ＶT）                       （１５５）
と表され、ピーク点はＲ1ＩC1＝ＶTの時にＩC2＝Ｋ1ＩC1／ｅとなっている。ただし、ｅ＝2.7183である。したがって、Ｋ1＝ｅの時にＩC2＝ＩC1となる。
【０１１２】
ここで、トランジスタＱ５とトランジスタＱ４はカレントミラー回路を構成しており、トランジスタＱ１とトランジスタＱ２はそれぞれトランジスタＱ４、Ｑ５で駆動されているから、バイポーラ自己バイアス永田基準電流回路となっており、
ＩC1＝ＩC2                                                 (１５６)
となる。たがって、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC1／（Ｋ1ＩS）｝＝ＶTln（ＩC1／ＩC2）＝ＶTln（Ｋ1）＝Ｒ1ＩC1          （１５７）
が成り立つから、
ＩC1＝ＩC2＝（ＶT／Ｒ1）ln（Ｋ1）                        （１５８）
と求められる。ここで、Ｋ1は温度特性を持たない定数であり、上述したように、熱電圧ＶT  は、ＶT＝ｋＴ／ｑと表され、3333ppm／℃の温度特性となっている。したがって、抵抗Ｒ１の温度特性が熱電圧ＶTの温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流ＩREF（＝ＩC1）は温度に比例することになり、ＰＴＡＴカレントソースとなることがわかる。また、トランジスタＱ５はトランジスタＱ４、Ｑ６とカレントミラー回路を構成しているから、
ＩC4＝ＩC5＝ＩC6＝ＩC1＝ＩC2＝（ＶT／Ｒ1）ln（Ｋ1）    （１５９）
である。
【０１１３】
トランジスタＱ６のコレクタ電流ＩC6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩC6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩC6＝Ｒ3（１−γ）ＩC6  （１６０）
と表される。（１６０）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩC6）／｛ＩC6（Ｒ2＋Ｒ3）｝  （１６１）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛Ｒ3／（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩC6）＝
｛Ｒ3／（Ｒ2＋Ｒ3）｝｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝  (１６２)
と求められる
【０１１４】
(１６２)式での係数項Ｒ3／（Ｒ2＋Ｒ3）は０＜Ｒ3／（Ｒ2＋Ｒ3）＜１である。また、第２項の{ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝については、ＶBE3はおよそ−1.9ｍＶ／℃程度の負の温度特性を持ち、熱電圧ＶTは0.0853ｍＶ／℃の正の温度特性を持っている。したがって、出力される基準電圧ＶREFが温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、（Ｒ2／Ｒ1）ln（Ｋ1）の値は22.3になり、（Ｒ2／Ｒ1）ＶTln（Ｋ1）の電圧値は0.57Ｖとなる。いま、ＶBE3を0.7Ｖとすると、｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝＝1.27Ｖと求められる。したがって、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、基準電圧ＶREFは、1.27Ｖ以下の値、例えば1.0Ｖに設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１１５】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１１６】
次に、図２３は本発明の請求項５に記載されたＣＭＯＳ基準電流回路の一実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１はバイポーラ永田カレントミラー回路を構成している。バイポーラ永田カレントミラー回路の特徴は、入力電流（基準電流）に対して出力電流（ミラー電流）が単調に増加する領域と、ピーク点と、入力電流（基準電流）に対して出力電流（ミラー電流）が単調に減少する領域とがあることである。ここでは、カレントミラー回路を構成しているＭ４、Ｍ５（、Ｍ６）により、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＣＭＯＳ自己バイアス永田基準電流回路となっている。図２３において、トランジスタＭ１を単位トランジスタ、トランジスタＭ２のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。
【０１１７】
図２３に示すＭＯＳ永田カレントミラー回路においては素子の整合性は良いものとし、チャネル長変調と基板効果を無視し、ＭＯＳトランジスタのドレイン電流とゲート―ソース間電圧の関係は２乗則に従うものとすると、ＭＯＳトランジスタＭ１のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH)2                                  （１６３）
と表される。
また、ＭＯＳトランジスタＭ２のドレイン電流は、
ＩD2＝Ｋ1β（ＶGS2−ＶTH)2                              （１６４）
と表される。また、
ＶGS1＝ＶGS2＋Ｒ1ＩD1                                    （１６５）
なる関係がある。
(１６３)式から(１６５)式を解くと、ＭＯＳ永田カレントミラー回路の入力電流と出力電流の関係は、
【数３８】
0003638530.tif 000039
と表される。
【０１１８】
ＭＯＳ永田カレントミラー回路の特徴は、バイポーラ永田カレントミラー回路の場合と同様に、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に増加する領域と、ピーク点と、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域とがある。ピーク点はＩD1＝１／（４Ｒ12β）の時にＩD2＝Ｋ1ＩD1／４となっている。したがって、Ｋ1＝４の時にＩD2＝ＩD1となる。ここで、トランジスタＭ５とトランジスタＭ４はカレントミラー回路を構成しており、トランジスタＭ１とトランジスタＭ２はそれぞれトランジスタＭ４、Ｍ５で駆動されているから、ＭＯＳ自己バイアス永田基準電流回路となっており、
ID1＝ＩD2                                                   (１６７)
となる。したがって、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD1                           （１６８）
（１６６)式から(１６８)式を解くと、
【数３９】
0003638530.tif 000040
と求められる。ここで、Ｋ1は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(１３９)式で表される。
【０１１９】
すなわち、ＣＭＯＳ基準電流回路の出力電流ＩREFは
【数４０】
0003638530.tif 000041
と求められる。ここで、Ｋ1は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm／℃となっている。これはバイポーラトランジスタの熱電圧ＶTの温度特性3333ppm／℃の１.５倍に当たる。したがって、抵抗Ｒ２の温度特性が5000ppm/℃以下で温度に対して１次特性であればドレイン電流ＩD1が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流ＩREFは温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。
【０１２０】
また、トランジスタＭ６はトランジスタＭ４、Ｍ５とカレントミラー回路を構成しているから、
ＩD4＝ＩD5＝ＩD6                                           (１７１)
である。
トランジスタＭ６のドレイン電流ＩＤ６は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩD6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩD6＝Ｒ3（１−γ）ＩD6              （１７２）
と表される。（１７２）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩD6）／｛ＩD6（Ｒ2＋Ｒ3）｝          （１７３）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛ＩD6（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩD6）
【数４１】
0003638530.tif 000042
と求められる。
【０１２１】
一方、
【数４２】
0003638530.tif 000043
である。また、(１７４)式は
【数４３】
0003638530.tif 000044
と書き換えられる。ここで、スレッショルド電圧ＶTH の温度特性は
ＶTH＝ＶTH0−α（Ｔ−Ｔ0）                                （１７７）
と表され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＶREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。
【０１２２】
出力電圧ＶREFは
【数４４】
0003638530.tif 000045
と表される。(１７８)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。
【０１２３】
ここで、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ2／Ｒ1）、Ｒ2／（Ｒ2＋Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm/℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの持つ負の温度特性、およそ−2.3ｍＶ／℃、で決定される。
【０１２４】
(１４９)式でＭＯＳ基準電圧回路の出力電圧ＶREFが温度特性を持たないためには、
【数４５】
0003638530.tif 000046
となる。したがって、ＶTH0＝0.7Ｖとすれば、出力電圧ＶREFは
【数４６】
0003638530.tif 000047
と求められる、ここで、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、Ｒ3／（Ｒ2＋Ｒ3）＝0.7に設定すると、ＶREF＝0.77Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１２５】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１２６】
次に、図２４は本発明の請求項５に記載されたバイポーラ基準電流回路の他の実施例を示す回路図である。トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラワイドラーカレントミラー回路を構成している。トランジスタの直流電流増幅率は十分に１に近いものとして、ベース電流を無視すれば、バイポーラワイドラーカレントミラー回路においては、(９)式により、
ＶBE1＝ＶTln（ＩC1／ＩS）                                （１８１）
ＶBE2＝ＶTln｛ＩC2／（Ｋ1ＩS）｝                          （１８２）
ＶBE1＝ＶBE2＋Ｒ1ＩC2                                    （１８３）
なる関係がある。
（１８１）式から（１８３）式を解くと、バイポーラワイドラーカレントミラー回路の入力電流と出力電流の関係は、
ＩC1＝（ＩC2／Ｋ1）exp（Ｒ1ＩC2／ＶT）                    （１８４)
と表され、バイポーラワイドラーカレントミラー回路の入力電流と出力電流の関係はバイポーラ逆ワイドラーカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっており、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に増加する。
【０１２７】
ここで、トランジスタＱ５、Ｑ４はカレントミラー回路を構成しており、トタンジスタＱ１、Ｑ２はそれぞれトランジスタＱ４、Ｑ５で駆動されているから、バイポーラ自己バイアスワイドラー基準電流回路となっており、
IC1＝１C2                                                  (１８５)
となる。また、
ΔＶBE＝ＶBE1−ＶBE2＝ＶTln（ＩC1／ＩS）−ＶTln｛ＩC2／（Ｋ1ＩS）｝＝ＶTln（Ｋ1ＩC1／ＩC2）＝ＶTln（Ｋ1）＝Ｒ1ＩC2        （１８６）
が成り立つから、
Ｉ0＝ＩC1＝（ＶT／Ｒ1）ln（Ｋ1）                         （１８７）
と求められる。
【０１２８】
ここで、Ｋ1は温度特性を持たない定数であり、上述したように、熱電圧ＶTは、ＶT＝ｋＴ／ｑと表され、3333ppm／℃の温度特性となっている。したがって、抵抗Ｒ１の温度特性が熱電圧ＶTの温度特性よりも小さく、温度に対して１次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流ＩREF（＝ＩC1）は温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。また、トランジスタＱ５はトランジスタＱ４、Ｑ６とカレントミラー回路を構成しているから、
ＩC4＝ＩC5＝ＩC6＝ＩC1＝ＩC2＝（ＶT／Ｒ1）ln（Ｋ1）   （１８８）
である。
【０１２９】
トランジスタＱ６のコレクタ電流ＩC6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩC6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩC6＝Ｒ3（１−γ）ＩC6  （１８９）
と表される。（１８９）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩC6）／｛ＩC6（Ｒ2＋Ｒ3）｝  （１９０）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛Ｒ3／（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩC6）＝
｛Ｒ3／（Ｒ2＋Ｒ3）｝｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝  （１９１）
と求められる。
【０１３０】
(１９１)式での係数項Ｒ3／（Ｒ2＋Ｒ3）は０＜Ｒ3／（Ｒ2＋Ｒ3）＜１である。また、第２項{ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝については、ＶBE3はおよそ−1.9ｍＶ／℃程度の負の温度特性を持ち、熱電圧ＶTは0.0853ｍＶ／℃の正の温度特性を持っている。したがって、出力される基準電圧ＶREFが温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、（Ｒ2／Ｒ1）ln（Ｋ1）の値は22.3になり、（Ｒ2／Ｒ1）ＶTln（Ｋ1）の電圧値は0.57Ｖとなる。いま、ＶBE3を0.7Ｖとすると、｛ＶBE3＋（Ｒ2／Ｒ1）ＶTln（Ｋ1）｝＝1.27Ｖと求められる。したがって、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、基準電圧ＶREFは、1.27Ｖ以下の値、例えば1.0Ｖに設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１３１】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１３２】
次に、図２５は本発明の請求項５に記載されたＣＭＯＳ基準電流回路の他の実施例を示す回路図である。トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳワイドラーカレントミラー回路を構成している。ＭＯＳワイドラーカレントミラー回路は、バイポーラワイドラーカレントミラー回路と同様に、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に増加する。ここでは、カレントソースを構成しているトランジスタＭ５、Ｍ６により、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＣＭＯＳ自己バイアスワイドラー基準電流回路となっている。
【０１３３】
図２５に示すＭＯＳワイドラーカレントミラー回路において、トランジスタＭ１を単位トランジスタ、トランジスタＭ２のゲート幅Ｗ／ゲート長Ｌの比（Ｗ／Ｌ）を単位トランジスタのＫ1倍（Ｋ1＞１）とする。素子の整合性は良いものとし、チャネル長変調と基板効果を無視し、ＭＯＳトランジスタのドレイン電流とゲート―ソース間電圧の関係は２乗則に従うものとすると、ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流は、
ＩD1＝β（ＶGS1−ＶTH）2                                 （１９２）
ＩD2＝Ｋ1β（ＶGS2−ＶTH）2                              （１９３）
と表される。また、
ＶGS1＝ＶGS2＋Ｒ1ＩD2                                    （１９４）
なる関係がある。
【０１３４】
(１９２)式から(１９４)式を解くと、ＭＯＳワイドラーカレントミラー回路の入力電流と出力電流の関係は、
【数４７】
0003638530.tif 000048
と表され、ＭＯＳワイドラーカレントミラー回路の入力電流と出力電流の関係はＭＯＳ逆ワイドラーカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。ここで、トランジスタＭ１とトランジスタＭ２は２はそれぞれトランジスタＭ４、Ｍ５で駆動されているから、ＭＯＳ自己バイアスワイドラー基準電流回路となっており、
ID1＝１D2                                                   (１９６)
となる。また、
ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD2                          （１９７）
（１９２）式から（１９７）式を解くと、
【数４８】
0003638530.tif 000049
と求められる。
【０１３５】
ここで、Ｋ1は温度特性を持たない定数である。一方、ＭＯＳトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータβの温度依存性は(１３９)式で表され、ＣＭＯＳ基準電流回路の出力電流ＩREFは
【数４９】
0003638530.tif 000050
と求められる。ここで、Ｋ1は温度特性を持たない定数であり、上述したように、１／βの温度特性はほぼ温度に比例しており、常温では5000ppm/℃となっており、抵抗Ｒ２の温度特性が5000ppm／℃以下で温度に対して１次特性であればドレイン電流ＩD1が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流ＩREFは温度に比例することになり、ＰＴＡＴカレントソース回路となることがわかる。
【０１３６】
また、トランジスタＭ６はトランジスタＭ４、Ｍ５とカレントミラー回路を構成しているから、
ＩD4＝ＩD5＝ＩD6                                         （２００）
である。トランジスタＭ６のドレイン電流ＩD6は、出力回路で電圧に変換され基準電圧ＶREFとなる。抵抗Ｒ２に流れる電流をγＩD6（０＜γ＜１）とすると、
ＶREF＝ＶBE3＋Ｒ2γＩD6＝Ｒ3（１−γ）ＩD6              （２０１）
と表される。（２０１）式をγについて解くと、
γ＝（−ＶBE3＋Ｒ3ＩD6）／｛ＩD6（Ｒ2＋Ｒ3）｝           （２０２）
となる。したがって、基準電圧ＶREFは
ＶREF＝｛ＩD6（Ｒ2＋Ｒ3）｝（ＶBE3＋Ｒ2ＩD6）
【数５０】
0003638530.tif 000051
と求められる。
【０１３７】
一方
【数５１】
0003638530.tif 000052
である。また、(２０４)式は
【数５２】
0003638530.tif 000053
と書き換えられる。ここで、スレッショルド電圧ＶTHの温度特性は
ＶTH＝ＶTH0−α（Ｔ−Ｔ0）                                  (２０６)
と表され、αは低スレッショルド電圧のＣＭＯＳプロセスにおいてはおよそ2.3ｍＶ／℃である。したがって、ＭＯＳ基準電圧回路の出力電流ＶREFは負の温度特性を持つスレッショルド電圧ＶTHの項と正の温度特性を持つ１／βの項の重み付け加算式で表される。したがって、重み付けを変ることで基準電流の温度特性を任意に設定できる。また、出力電圧ＶREFは
【数５３】
0003638530.tif 000054
と表される。
【０１３８】
(２０７)式の右辺は、負の温度特性を持つスレッショルド電圧ＶTHと正の温度特性を持つトランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変ることで、ＭＯＳ基準電圧回路の出力電圧ＶREFの温度特性を上述したように、任意に設定できる。具体的には、（Ｗ／Ｌ）／（Ｗ／Ｌ）比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。
【０１３９】
ここで、トランスコンダクタンス・パラメータβの逆数１／βの温度特性はほぼ温度に比例し常温では5000ppm／℃となっており、トランジスタＭ２のスレッショルド電圧ＶTHはおよそ−2.3ｍＶ／℃の負の温度特性を持ち、かつ抵抗比（Ｒ2／Ｒ1）、Ｒ2／（Ｒ2＋Ｒ3）は温度特性が相殺されて零であり、√Ｋ1も温度特性を持たないから、ＭＯＳ基準電圧回路の出力電圧ＶREFは5000ppm／℃の正の温度特性とトランジスタＭ２のスレッショルド電圧ＶTHの持つ負の温度特性、およそ−2.3ｍＶ／℃で決定される。
【０１４０】
(２０７)式でＭＯＳ基準電圧回路の出力電圧ＶREFが温度特性を持たないためには、
【数５４】
0003638530.tif 000055
となる。したがって、ＶTH0＝0.7Ｖとすれば、出力電圧ＶREFは、
【数５５】
0003638530.tif 000056
と求められる、ここで、Ｒ3／（Ｒ2＋Ｒ3）＜１であるから、Ｒ3／（Ｒ2＋Ｒ3）＝0.7に設定すると、ＶREF＝0.77Ｖとなり、電源電圧1.0Ｖ程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の２本の抵抗比Ｒ3／（Ｒ2＋Ｒ3）を異ならせた出力回路をｎ個カスケード接続することで、温度特性を持たないｎ個の基準電圧が得られる。
【０１４１】
例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと２本の抵抗からなる出力回路をｎ段カスコードに接続し、流れる電流を共有し、各段で２本の抵抗値をそれぞれ異ならせることで、異なるｎ個の出力電圧（ＶREF1、ＶREF2、ＶREF3、…、ＶREFn）が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと２本の抵抗からなる同一の出力回路をｎ段カスコードに接続し、流れる電流を共有することで、出力電圧をｎＶREFにできる。勿論、各段間の電圧も出力できるから、ＶREF、２ＶREF、３ＶREF、…、ｎＶREFの各電圧が得られる。この時に、回路電流は何も変わらない。
【０１４２】
次に、本発明の請求項６の実施例について説明する。図２６は本発明の請求項６に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図２６において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ逆ワイドラーカレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたバイポーラ基準電圧回路の一実施例を示す図２０の回路において、自己バイアス方法を変更して、トランジスタＱ１、Ｑ２のコレクタ電圧がほぼ等しくなるようにトランジスタＱ３を追加し、このトランジスタＱ３でトランジスタＱ５を駆動し、トランジスタＱ５とカレントミラー回路を構成しているトランジスタＱ６、Ｑ７、Ｑ８のコレクタ電流が、ベース幅変調（アーリー電圧）を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(１３１)式で表され、同様の効果が得られる。
【０１４３】
また、図２７は本発明の請求項６に記載されたＭＯＳ基準電圧回路の一実施例を示す回路図である。図２７において、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ逆ワイドラーカレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたＭＯＳ基準電圧回路の一実施例を示す図２１の回路において、自己バイアス方法を変更して、トランジスタＭ１、Ｍ２のドレイン電圧がほぼ等しくなるようにトランジスタＭ３を追加し、このトランジスタＭ３でトランジスタＭ５を駆動し、トランジスタＭ５とカレントミラー回路を構成しているトランジスタＭ６、Ｍ７、Ｍ８のコレクタ電流が、チャネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(１４９)式で表され、同様の効果が得られる。
【０１４４】
同様に、図２８は本発明の請求項６に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図２８において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラ永田カレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたバイポーラ基準電圧回路の一実施例を示す図２２の回路において、自己バイアス方法を変更して、トランジスタＱ１、Ｑ２のコレクタ電圧がほぼ等しくなるようにトランジスタＱ３を追加し、このトランジスタＱ３でトランジスタＱ５を駆動し、トランジスタＱ５とカレントミラー回路を構成しているトランジスタＱ６、Ｑ７、Ｑ８のコレクタ電流が、ベース幅変調（アーリー電圧）を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(１６２)式で表され、同様の効果が得られる。
【０１４５】
また、図２９は本発明の請求項６に記載されたＭＯＳ基準電圧回路の一実施例を示す回路図である。図２９において、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＭＯＳ永田カレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたＭＯＳ基準電圧回路の一実施例を示す図２３の回路において、自己バイアス方法を変更して、トランジスタＭ１、Ｍ２のドレイン電圧がほぼ等しくなるようにトランジスタＭ３を追加し、このトランジスタＭ３でトランジスタＭ５を駆動し、トランジスタＭ５とカレントミラー回路を構成しているトランジスタＭ６、Ｍ７、Ｍ８のコレクタ電流が、チャネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(１７８)式で表され、同様の効果が得られる。
【０１４６】
さらに、図３０は本発明の請求項６に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図３０において、トランジスタＱ１、Ｑ２、抵抗Ｒ１はバイポーラワイドラーカレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたバイポーラ基準電圧回路の一実施例を示す図２４の回路において、自己バイアス方法を変更して、トランジスタＱ１、Ｑ２のコレクタ電圧がほぼ等しくなるようにトランジスタＱ３を追加し、このトランジスタＱ３でトランジスタＱ５を駆動し、トランジスタＱ５とカレントミラー回路を構成しているトランジスタＱ６、Ｑ７、Ｑ８のコレクタ電流が、ベース幅変調（アーリー電圧）を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(１９１)式で表され、同様の効果が得られる。
【０１４７】
また、図３１は本発明の請求項６に記載されたＣＭＯＳ基準電圧回路の一実施例を示す回路図である。図３１において、トランジスタＭ１、Ｍ２、抵抗Ｒ１はＣＭＯＳワイドラーカレントミラー回路を構成している。ここで、抵抗ＲCと容量ＣCはそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項５に記載されたＭＯＳ基準電圧回路の一実施例を示す図２５の回路において、自己バイアス方法を変更して、トランジスタＭ１、Ｍ２のドレイン電圧がほぼ等しくなるようにトランジスタＭ３を追加し、このトランジスタＭ３でトランジスタＭ５を駆動し、トランジスタＭ５とカレントミラー回路を構成しているトランジスタＭ６、Ｍ７、Ｍ８のコレクタ電流が、チャネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧ＶREFは、同様に、(２０７)式で表され、同様の効果が得られる。
【０１４８】
また、自己バイアス回路を起動するためにはスタートアップ回路が必要であるが、これまでの動作説明では説明を簡略化するために省いてある。例えば、簡単なスタートアップ回路としては、本発明と同一発明者による特開平8-3114561号公報が知られている。
【０１４９】
【発明の効果】
以上説明したように、本発明の基準電流回路によれば、温度に比例する電流値を出力するアーリー電圧に依存しない高精度な基準電流回路を実現することができる。その理由は、基準電流回路内に負帰還電流ループを形成し、安定動作しうるＰＴＡＴカレントソースを構成し、非線形カレントミラー回路を構成する２つのトランジスタのコレクタ（ドレイン）電圧を一定値にしているからである。また、本発明の基準電流回路によれば、任意の温度特性を持つ任意の電流値を出力する基準電流回路を実現することができる。その理由は、ＰＴＡＴカレントソースの温度に比例する電流と負の温度特性を持つトランジスタのＶBE(ＶGS)に比例する電流を加算して基準電流出力を得ているからである。さらに、本発明の基準電流回路によれば、回路の動作電圧を１Ｖ以下にすることができる。その理由は、トランジスタ１段をカレントミラー回路で駆動する回路構成で基準電流回路を実現し、縦積み回路を少なくしているからである。
【０１５０】
次に、本発明の基準電圧回路によれば、温度に比例する出力電流を、抵抗（Ｒ２）を介してダイオード接続されたトランジスタと並列接続された抵抗（Ｒ３）とで共有することによって温度特性を相殺し、従来の基準電圧回路の出力電圧のＲ3／（Ｒ2＋Ｒ3）倍（但し、Ｒ3／（Ｒ2＋Ｒ3）＜１）の出力電圧を得ているので、温度特性を持たない１．２Ｖ以下の出力電圧を持つ基準電圧回路を実現することができる。また、本発明の基準電圧回路によれば、オペアンプを用いずにカレントミラー回路で実現しているため、電源電圧が１Ｖ程度から動作する基準電圧回路を実現することができる。さらに、本発明の基準電圧回路によれば、非線形カレントミラー回路を構成する２つのトランジスタのコレクタ（またはドレイン）電圧を一定値にしているので、ベース幅変調（アーリー電圧）やチャネル長変調に依存しない高精度な基準電圧回路を実現することができる。
【図面の簡単な説明】
【図１】  本発明の請求項１に記載の高精度バイポーラＰＴＡＴ基準電流回路であり、高精度バイポーラ自己バイアス永田基準電流回路を用いた回路例を示す。
【図２】  バイポーラ永田カレントミラー回路の入出力特性である。
【図３】  本発明の請求項１に記載の高精度ＣＭＯＳＰＴＡＴ基準電流回路であり、高精度ＣＭＯＳ自己バイアス永田基準電流回路を用いた回路例を示す。
【図４】  ＭＯＳ永田カレントミラー回路の入出力特性である。
【図５】  トランスコンダクタンス・パラメータの逆数１／βの温度特性図である。
【図６】  本発明の請求項１に記載の高精度ＣＭＯＳＰＴＡＴ基準電流回路であり、高精度ＣＭＯＳ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図７】  ＭＯＳ逆ワイドラーカレントミラー回路の入出力特性である。
【図８】  本発明の請求項１に記載の高精度バイポーラＰＴＡＴ基準電流回路であり、高精度バイポーラ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図９】  バイポーラワイドラーカレントミラー回路の入出力特性である。
【図１０】  本発明の請求項１に記載の高精度ＣＭＯＳＰＴＡＴ基準電流回路であり、高精度ＣＭＯＳ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図１１】  ＭＯＳワイドラーカレントミラー回路の入出力特性である。
【図１２】  本発明の請求項２に記載のバイポーラ基準電流回路であり、バイポーラ逆ワイドラー基準電流回路を用いた回路例を示す。
【図１３】  本発明の請求項２に記載のＣＭＯＳ基準電流回路であり、ＣＭＯＳ逆ワイドラー基準電流回路を用いた回路例を示す。
【図１４】  本発明の請求項２に記載のバイポーラ基準電流回路であり、バイポーラ永田基準電流回路を用いた回路例を示す。
【図１５】  本発明の請求項２に記載のＣＭＯＳ基準電流回路であり、ＣＭＯＳ永田基準電流回路を用いた回路例を示す。
【図１６】  本発明の請求項２に記載のバイポーラ基準電流回路であり、バイポーラワイドラー基準電流回路を用いた回路例を示す。
【図１７】  本発明の請求項２に記載のＣＭＯＳ基準電流回路であり、ＣＭＯＳワイドラー基準電流回路を用いた回路例を示す。
【図１８】  従来の高精度バイポーラＰＴＡＴ基準電流回路であり、高精度バイポーラ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図１９】  従来のバイポーラ逆ワイドラーカレントミラー回路の入出力特性である。
【図２０】  本発明の請求項５に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図２１】  本発明の請求項５に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図２２】  本発明の請求項５に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス永田ワイドラー基準電流回路を用いた回路例を示す。
【図２３】  本発明の請求項５に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアス永田ワイドラー基準電流回路を用いた回路例を示す。
【図２４】  本発明の請求項５に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図２５】  本発明の請求項５に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図２６】  本発明の請求項６に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図２７】  本発明の請求項６に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアス逆ワイドラー基準電流回路を用いた回路例を示す。
【図２８】  本発明の請求項６に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス永田ワイドラー基準電流回路を用いた回路例を示す。
【図２９】  本発明の請求項６に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアス永田ワイドラー基準電流回路を用いた回路例を示す。
【図３０】  本発明の請求項６に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図３１】  本発明の請求項６に記載のＣＭＯＳ基準電圧回路であり、ＣＭＯＳ自己バイアスワイドラー基準電流回路を用いた回路例を示す。
【図３２】 従来のオペアンプを用いた基準電圧回路である。
【符号の説明】
Ｑ１〜Ｑ８、Ｍ１〜Ｍ８  トランジスタ
Ｒ１〜Ｒ４  抵抗
ＲC  抵抗
ＣC  コンデンサ
【図１】
0003638530.tif 000057
【図２】
0003638530.tif 000058
【図３】
0003638530.tif 000059
【図４】
0003638530.tif 000060
【図５】
0003638530.tif 000061
【図６】
0003638530.tif 000062
【図７】
0003638530.tif 000063
【図８】
0003638530.tif 000064
【図９】
0003638530.tif 000065
【図１０】
0003638530.tif 000066
【図１１】
0003638530.tif 000067
【図１２】
0003638530.tif 000068
【図１３】
0003638530.tif 000069
【図１４】
0003638530.tif 000070
【図１５】
0003638530.tif 000071
【図１６】
0003638530.tif 000072
【図１７】
0003638530.tif 000073
【図１８】
0003638530.tif 000074
【図１９】
0003638530.tif 000075
【図２０】
0003638530.tif 000076
【図２１】
0003638530.tif 000077
【図２２】
0003638530.tif 000078
【図２３】
0003638530.tif 000079
【図２４】
0003638530.tif 000080
【図２５】
0003638530.tif 000081
【図２６】
0003638530.tif 000082
【図２７】
0003638530.tif 000083
【図２８】
0003638530.tif 000084
【図２９】
0003638530.tif 000085
【図３０】
0003638530.tif 000086
【図３１】
0003638530.tif 000087
【図３２】
0003638530.tif 000088