(57)【特許請求の範囲】
【請求項１】
２次巻き線にセンタータップを持ったトランス及び帰還回路を構成する増幅器、コンパレータ、並びに該コンパレータの出力により上記トランスの１次巻き線に流す電流を断続するトランジスタを有するＤＣ−ＤＣコンバータのスイッチング素子を駆動するための独立のＤＣ−ＤＣコンバータ、該ＤＣ−ＤＣコンバータよりフローテング電圧を得る整流回路、このフローテング電圧によりＤＣ−ＤＣコンバータのスイッチング素子のトランジスタをその遮断時にベース電位がエミッタ電位を越えて逆バイアスになるように駆動する手段とを具備し、
上記トランスの１次巻き線は直流電源の入力端子に接続されており、又上記トランスの２次巻き線の中間タップも直流電源の入力端子に接続され、且つ上記トランスの出力電圧を整流平滑して同期整流電圧を得、該同期整流電圧によって、上記スイッチング素子によりスイッチングされた上記直流電源の電圧を整流する整流ダイオードに並列に接続されたトランジスタを制御して同期整流を行うことを特徴とする複数チャネルのＤＣ−ＤＣコンバータの駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータの駆動回路に関する。
本発明のＤＣ−ＤＣコンバータの駆動回路は、スイッチング素子を駆動するための独立のフローテング電源を設け、このフローテング電源によりスイッチング素子を駆動することにより、スイッチング素子の電力ロスを少なくし、高速のスイッチング動作を可能にしたものである。
【０００２】
【発明が解決しようとする課題】
【従来の技術】
従来、一般に使用されているＤＣ−ＤＣコンバータでは、スイッチのスピードアップと効率化のために、スイッチング素子にＰＮＰバイポーラトランジスタを使用したものが多く使用されている。その一例を図８に示す。
図８において、ＩＣはＤＣ−ＤＣコンバータ駆動用の集積回路で、直流電源の入力端子Ｖｉ、パルス幅変調信号の入力端子Ｐｗｍ、スイッチングトランジスタＴｒｓの接続端子、スピードアップコンデンサＣの接続端子を持っている。
【０００３】
集積回路ＩＣの内部は、入力端子Ｐｗｍの信号により断続が制御されるトランジスタＴｒ１，Ｔｒ２と定電流回路を構成するトランジスタＴｒ３，Ｔｒ４とにより構成されている。ＴｒｓはＩＣにより駆動されるＰＮＰバイポーラトランジスタのスイッチング素子で、ＩＣのスイッチングトランジスタの接続端子にそのエミッタとベースが接続されている。Ｃはスピードアップコンデンサで、集積回路ＩＣのスピードアップコンデンサの接続端子に接続されている。
【０００４】
このような構成のＤＣ−ＤＣコンバータでは、パルス幅変調信号の入力端子Ｐｗｍの信号によりトランジスタＴｒ１，Ｔｒ２の断続が制御され、これによりトランジスタＴｒｓの断続が制御される。トランジスタＴｒ２がＯｆｆの時には、トランジスタＴｒｓのベースよりベース電流がＩＣの定電流回路のトランジスタＴｒ４に流れ、トランジスタＴｒｓは導通のＯＮ状態にある。トランジスタＴｒ２がＯＮになると、トランジスタＴｒｓのベース、エミッタ間がトランジスタＴｒ２より短絡されるので、トランジスタＴｒｓのベース電流が流れなくなりトランジスタＴｒｓは遮断のＯｆｆ状態になる。このようにして、入力端子Ｐｗｍの信号によりトランジスタＴｒｓの断続が制御されるので、直流電源の入力端子Ｖｉの直流電圧はトランジスタＴｒｓにより断続されて、トランジスタＴｒｓのコレクタより出力される。
【０００５】
トランジスタＴｒｓのコレクタよりの出力は平滑回路により平滑され出力の直流電圧に変換される。この直流電圧は電圧設定の基準電圧と比較されパルス幅変調信号が作られ、これがパルス幅変調信号の入力端子Ｐｗｍに加えられることにより、電圧制御の帰還回路が構成され、出力の直流電圧の値が基準電圧に対応した一定の値に制御される。この電圧制御の帰還回路は広く使用されてるものであるので具体的な回路の記載は省略する。
【０００６】
【発明が解決しようとする課題】
図８に示すような構成の、従来のＤＣ−ＤＣコンバータでは、スイッチング素子のトランジスタＴｒｓがＯｎの状態からＯｆｆの状態になった時にも、トランジスタＴｒｓのベース電位はエミッタの電位と等しくなるレベルまでしか上がることが出来ない。このために、トランジスタＴｒｓのベース電流は、図９の（ａ）に示すようにトランジスタＴｒｓがＯｎの状態からＯｆｆになった時に、ベース拡がり抵抗のためにヘース電流の立ち下がりがブローになる。この傾向は、ベース拡がり抵抗が大きいほど顕著になり、Ｏｆｆの状態からＯｎの状態になる時にも同様の傾向がある。
【０００７】
このため、トランジスタＴｒｓのコレクタ電流は、図９の（ｂ）に示すように、その立ち上がり時と立ち下がり時に傾斜を持つようになり、この傾斜の部分がロスとなるため、電力の変換にロスが生じる原因となっている。
又、ＰＮＰトランジスタ等のバイポーラトランジスタを高速で駆動する回路は一般に複雑であり、この傾向は、異なった複数の電圧を出力するようにした、多チャンネルの電源ＩＣでは回路規模が大きくなり過ぎ、又ピン数が不足しがちになる。
【０００８】
【課題を解決するための手段】
本発明では、ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための独立のフローテング電源を設け、このフローテング電源によりスイッチング素子のトランジスタをその遮断時にベース電位がエミッタ電位を越えて逆バイアスになるようにを駆動することにより、スイッチング素子の電力ロスをロスを少なくし、高速のスイッチング動作を可能にしたＤＣ−ＤＣコンバータの駆動方法とこれを実施した装置を実現したものである。
本発明で使用するＤＣ−ＤＣコンバータのスイッチング素子を駆動するための素子としては単純なＣ−ＭＯＳを使用することが出来るため、出力段の回路構成は簡単であり、又、スイッチング素子を駆動するためのベース電流はフローテング電源内で消費されるため、ベース電流によるロスはＤＣ−ＤＣコンバータの入力電圧にかかわらず必要最小限でかつ一定に出来る。
【０００９】
【発明の実施の形態】
【実施例】
図１は本発明のＤＣ−ＤＣコンバータの駆動回路の動作
を説明するための図である。
図１において、Ｖｉは直流電源の入力端子、Ｐｗｍはパルス幅変調信号の入力端子、Ｔｒ１，Ｔｒ２は入力端子Ｐｗｍの信号により断続が制御されるトランジスタである。ＴｒｓはＰＮＰバイポーラトランジスタのスイッチング素子である。Ｖｄｄ，Ｖｓｓは、それぞれトランジスタＴｒｓのベース電極にバイアス電圧を与えるためのバイアス電源である。バイアス電源Ｖｄｄ，Ｖｓｓは、直流電源Ｖｉとは独立のフローテングの電圧源である。
【００１０】
Ｒは抵抗、Ｃはコンデンサで、抵抗ＲとコンデンサＣは並列に接続され、トランジスタＴｒｓのベース電流の供給回路を構成している。
直流電源の入力端子ＶｉはトランジスタＴｒｓのエミッタに接続され、又、バイアス電源Ｖｄｄ，Ｖｓｓの接続点に接続されている。バイアス電源Ｖｄｄ，ＶｓｓはトランジスタＴｒ１，Ｔｒ２及び抵抗ＲとコンデンサＣは並列接続回路を介してトランジスタＴｒｓのベースに接続されている。
【００１１】
このような構成を持ったＤＣ−ＤＣコンバータの動作を説明すると次の通りである。
本発明では、スイッチング素子のＰＮＰバイポーラトランジスタＴｒｓのベース拡がり抵抗の影響を小さくして、スイッチングスピードを上げるために、トランジスタＴｒｓのベースに逆バイアス電圧を加えるようにしたものである。このために、直流電源Ｖｉとは独立のフローテングの電圧源であるバイアス電源Ｖｄｄ，Ｖｓｓを使用している。バイアス電源Ｖｄｄは、トランジスタＴｒ１が導通の時に、直流電源Ｖｉの電圧レベルに対して一定の電圧Ｖｄだけ高いバイアス電圧を、抵抗ＲとコンデンサＣは並列接続回路を介してトランジスタＴｒｓのベースに与えるように動作し、又、バイアス電源Ｖｓｓは、トランジスタＴｒ２が導通の時に、直流電源Ｖｉの電圧レベルに対して一定の電圧Ｖｓだけ低いバイアス電圧を、抵抗ＲとコンデンサＣは並列接続回路を介してトランジスタＴｒｓのベースに与えるように動作する。
【００１２】
トランジスタＴｒｓのエミッタには直流電源Ｖｉが接続されているので、トランジスタＴｒｓのベースとエミッタとの電位の関係は図３の（ａ）に示すように、トランジスタＴｒ１が導通の時に、一定の電圧Ｖｄだけ高いバイアス電圧にあり、又、トランジスタＴｒ２が導通の時に、一定の電圧Ｖｓだけ低いバイアス電圧にある。この関係は、トランジスタＴｒｓのエミッタの電圧である直流電源Ｖｉの値が変化しても、その変化にトラッキングしており、トランジスタＴｒｓのベースとエミッタとの電位差は常に一定に保たれている。このために、トランジスタＴｒｓのベース電流Ｉｂは、直流電源Ｖｉの値が変化しても、図３の（ｂ）に示すように一定の値に保たれるので、消費電力は常に一定の値に保たれる。
【００１３】
トランジスタＴｒｓのベース電圧は、パルス幅変調信号の入力端子Ｐｗｍの信号により交互に切り替えられるトランジスタＴｒ１，Ｔｒ２によりバイアス電源Ｖｄｄ，Ｖｓｓの電圧が交互に切り替えられて加えられる。この時のトランジスタＴｒｓのエミッタ電圧とバイアス電源Ｖｄｄ，Ｖｓｓの出力点であるトランジスタＴｒ１，Ｔｒ２と抵抗ＲとコンデンサＣの並列接続回路との接続点の電圧との関係は、図３の（ｃ）のように、トランジスタＴｒｓのエミッタの電圧Ｖｉを挟んだ対称の方形波になる。従ってこれによりトランジスタＴｒｓのベース電流は、抵抗ＲとコンデンサＣの並列接続回路の微分作用により、図３の（ｄ）のようになり、トランジスタＴｒｓを急速にスイッチングするのに適した波形となる。
【００１４】
このために、トランジスタＴｒｓは電力ロスの少ない高速のスイッチング動作を行なうことが出来る。
尚、スイッチングトランジスタにＭＯＳ型のトランジスタを使用しベース電流を流す必要の無い駆動回路の場合には、抵抗ＲとコンデンサＣの並列接続回路を使用する必要はなく、バイアス電圧をスイッチングトランジスタのゲート電極に直接加えることが出来る。
【００１５】
本発明では、スイッチング素子を駆動するためのベース電流はフローテング電源の中で消費されるため、フローテング電源の電圧がＤＣ−ＤＣコンバータの入力電圧にかかわらず一定であれば、ベース電流によるロスはＤＣ−ＤＣコンバータの入力電圧にかかわらず一定に出来る。又、ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための素子に、単純なＣ−ＭＯＳを用いることができるため、この部分の回路を簡単にできる。
【００１６】
図２は本発明の多チャンネル出力ＤＣ−ＤＣコンバータの駆動回路の構成を示す接続図である。
図２において、Ｖｉは直流電源の入力端子、Ｐｗｍ１，Ｐｗｍ２，Ｐｗｍ３はそれぞれパルス幅変調信号の入力端子、ＩＶ１，ＩＶ２，ＩＶ３はそれぞれ入力端子Ｐｗｍ１，Ｐｗｍ２，Ｐｗｍ３の信号により信号の切り替えが制御されるインバータ回路である。Ｔｒｓ１，Ｔｒｓ２，Ｔｒｓ３はそれぞれＰＮＰバイポーラトランジスタのスイッチング素子である。
【００１７】
ＤＣＣは、スイッチング素子のトランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３のベース電極にバイアス電圧Ｖｄｄ，Ｖｓｓを与えるための電圧を発生するＤＣ−ＤＣコンバータである。ＤＣ−ＤＣコンバータＤＣＣは一対のフローテングの電圧を得るための２次巻き線にセンタータップを持ったトランスＴとトランスＴの出力電圧を整流平滑してバイアス電圧Ｖｄｄ，Ｖｓｓ及び同期整流電圧Ｖｂを得るためのダイオードＤ１１，Ｄ１２，Ｄ１３、コンデンサＣ１１，Ｃ１２，Ｃ１３、ＤＣ−ＤＣコンバータの帰還回路を構成する増幅器Ａｍｐ，コンパレータＣｏｍｐ，コンパレータＣｏｍｐの出力によりトランスＴの１次巻き線に流す電流を断続するトランジスタＴｒとにより構成されている。
【００１８】
トランスＴの１次巻き線は直流電源の入力端子Ｖｉに接続されており、又、トランスＴの２次巻き線の中間タップも直流電源の入力端子Ｖｉに接続されている。
バイアス電源Ｖｄｄ，Ｖｓｓ及び同期整流電圧Ｖｂは、直流電源Ｖｉとは独立のフローテングの電圧である。
Ｒ１は抵抗、Ｃ１はコンデンサで、抵抗Ｒ１とコンデンサＣ１は並列に接続され、トランジスタＴｒｓ１のベース電流の供給回路を構成している。Ｒ２は抵抗、Ｃ２はコンデンサで、抵抗Ｒ２とコンデンサＣ２は並列に接続され、トランジスタＴｒｓ２のベース電流の供給回路を構成している。Ｒ３は抵抗、Ｃ３はコンデンサで、抵抗Ｒ３とコンデンサＣ３は並列に接続され、トランジスタＴｒｓ３のベース電流の供給回路を構成している。
Ｄ１，Ｄ２，Ｄ３はそれぞれ整流用ダイオードである。ＦＬ１，ＦＬ２，ＦＬ３はそれぞれフィルター回路、ＯＵＴ１，ＯＵＴ２，ＯＵＴ３はそれぞれ直流電圧の出力端子である。
【００１９】
直流電源の入力端子ＶｉはトランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３のエミッタに接続されている。又、ＤＣ−ＤＣコンバータＤＣＣのバイアス電源Ｖｄｄ，Ｖｓｓの出力端子はインバータ回路ＩＶ１，ＩＶ２，ＩＶ３の正負の電源端子に接続されている。インバータ回路ＩＶ１，ＩＶ２，ＩＶ３の出力端子はそれぞれ、抵抗Ｒ１とコンデンサＣ１の並列接続回路を介してトランジスタＴｒｓ１のベースに接続され、抵抗Ｒ２とコンデンサＣ２の並列接続回路を介してトランジスタＴｒｓ２のベースに接続され、又、抵抗Ｒ３とコンデンサＣ３の並列接続回路を介してトランジスタＴｒｓ３のベースに接続されている。
【００２０】
トランジスタＴｒｓ１のコレクタは、整流用ダイオードＤ１，フィルタ回路ＦＬ１を介して直流電圧の出力端子ＯＵＴ１に接続されている。トランジスタＴｒｓ２のコレクタは、整流用ダイオードＤ２，フィルタ回路ＦＬ２を介して直流電圧の出力端子ＯＵＴ２に接続されている。又、トランジスタＴｒｓ３のコレクタは、整流用ダイオードＤ３，フィルタ回路ＦＬ３を介して直流電圧の出力端子ＯＵＴ３に接続されている。
出力端子ＯＵＴ１の出力の直流電圧はチャネルＣＨ１の電圧設定の基準電圧と比較されパルス幅変調信号が作られ、これがパルス幅変調信号の入力端子Ｐｗｍ１に加えられることにより、チャネルＣＨ１の電圧制御の帰還回路が構成され、出力端子ＯＵＴ１の出力の直流電圧の値が基準電圧に対応した一定の値に制御される。
【００２１】
出力端子ＯＵＴ２の出力の直流電圧はチャネルＣＨ２の電圧設定の基準電圧と比較されパルス幅変調信号が作られ、これがパルス幅変調信号の入力端子Ｐｗｍ２に加えられることにより、チャネルＣＨ２の電圧制御の帰還回路が構成され、出力端子ＯＵＴ２の出力の直流電圧の値が基準電圧に対応した一定の値に制御される。出力端子ＯＵＴ３の出力の直流電圧はチャネルＣＨ３の電圧設定の基準電圧と比較されパルス幅変調信号が作られ、これがパルス幅変調信号の入力端子Ｐｗｍ３に加えられることにより、チャネルＣＨ３の電圧制御の帰還回路が構成され、出力端子ＯＵＴ３の出力の直流電圧の値が基準電圧に対応した一定の値に制御される。
これらの電圧制御の帰還回路は広く使用されてるものであるので具体的な回路の記載は省略する。
【００２２】
このように構成されたＤＣ−ＤＣコンバータの動作を説明すると次の通りである。
ＤＣ−ＤＣコンバータＤＣＣは、直流電源Ｖｉより電力を使用して、直流電源Ｖｉとは独立のフローテングの電圧である、バイアス電源Ｖｄｄ，Ｖｓｓ及び同期整流電圧Ｖｂを作り出している。ＤＣ−ＤＣコンバータＤＣＣのトランスＴの２次巻き線の中間タップが直流電源の入力端子Ｖｉに接続されているので、バイアス電源Ｖｄｄ，Ｖｓｓは、図３の（ａ）に示すように、直流電源Ｖｉの電圧の上下に一定の電圧Ｖｄ，Ｖｓとなっている。
【００２３】
ＤＣ−ＤＣコンバータＤＣＣの出力のバイアス電源Ｖｄｄ，Ｖｓｓはインバータ回路ＩＶ１，ＩＶ２，ＩＶ３の正負の電源端子に接続されていおり、インバータ回路ＩＶ１，ＩＶ２，ＩＶ３はそれぞれ、各パルス幅変調信号の入力端子Ｐｗｍ１，Ｐｗｍ３，Ｐｗｍ３に加えられるパルス幅変調信号に対応して正負の電源端子の電圧をその出力端子に出力するように動作する。即ち、インバー夕回路ＩＶ１，ＩＶ２，ＩＶ３は、図１のパルス幅変調信号の入力端子Ｐｗｍの信号により交互に切り替えられるトランジスタＴｒ１，Ｔｒ２と同様の動作を行なう。
【００２４】
このために、インバータ回路ＩＶ１，ＩＶ２，ＩＶ３の出力端子の電圧は、図３の（ｃ）のように、トランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３のエミッタの電圧挟んだ対称の方形波になる。従ってこれによりトランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３のベース電流は、抵抗Ｒ１とコンデンサＣ１、抵抗Ｒ２とコンデンサＣ２及び抵抗Ｒ３とコンデンサＣ３の各並列接続回路の微分作用により、図３の（ｄ）のようになり、トランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３を急速にスイッチングするのに適した波形となる。このために、トランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３は電力ロスの少ない高速のスイッチング動作を行なうことが出来る。
【００２５】
トランジスタＴｒｓ１，Ｔｒｓ２，Ｔｒｓ３によりスイッチングされた、直流電源Ｖｉの電圧は、それぞれ整流ダイオードＤ１，Ｄ２，Ｄ３により整流され、フィルター回路ＦＬ１，ＦＬ２，ＦＬ３により平滑され直流電圧に変換され、各チャンネルの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３に送り出される。
チャンネルＣＨ３においては、整流ダイオードＤ３の電力ロスを低減させるために、整流ダイオードＤ３に並列に同期整流用トランジスタＴｒが接続される。このトランジスタＴｒはＤＣ−ＤＣコンバータの出力電圧Ｖｂを電源とするインバータ回路ＩＶ３１によって同期整流を行なうようにしている。これにより、チャンネルＣＨ３では、同期整流を実現するのに必要な電力を削減することが出来る。
【００２６】
出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３の直流電圧は各チャンネルの電圧設定の基準電圧と比較され各チャンネル毎のパルス幅変調信号が作られ、これらのパルス幅変調信号が、パルス幅変調信号の入力端子Ｐｗｍ１，Ｐｗｍ２，Ｐｗｍ３に加えられることにより、各チャンネルの電圧制御の帰還回路が構成され、各チャンネルの出力の直流電圧の値が基準電圧に対応した一定の値に制御される。この各チャンネルの電圧制御の帰還回路は広く使用されてるものであるので具体的な回路の記載は省略する。
【００２７】
上記のように、多チャンネル出力ＤＣ−ＤＣコンバータの場合にも各チャネルのスイッチングトランジスタを駆動するためのＤＣ−ＤＣコンバータＤＣＣの出力のバイアス電源Ｖｄｄ，Ｖｓｓは複数のチャネルに対して共通に使用することが出来るので、チャネルの数が増えるほどスイッチングトランジスタを駆動するためのＤＣ−ＤＣコンバータＤＣＣを高率良く使用することが出来る。
本発明で使用するＤＣ−ＤＣコンバータのスイッチング素子を駆動するための素子は、単純なＣ−ＭＯＳを使用することができるため、この部分の回路の構成が簡単にでき、又、スイッチング素子を駆動するためのベース電流はフローテング電源内で消費されるため、ベース電流によるロスはＤＣ−ＤＣコンバータの入力電圧にかかわらず一定に出来る。
【００２８】
本発明で使用されるスイッチングトランジスタを駆動するためのＤＣ−ＤＣコンバータは、バイアス電源Ｖｄｄ，Ｖｓｓを作るためにこれ自体で電力の消費を行なっている。このため、バイアス電源Ｖｄｄ，Ｖｓｓを使用して、スイッチングトランジスタの効率が向上しても、そのスイッチングトランジスタの効率の向上の値が、バイアス電源Ｖｄｄ，Ｖｓｓを作るためのＤＣ−ＤＣコンバータで消費される電力以上でないとシステム全体として効率がアップしたことにはならない。
このため、同一規格のＤＣ−ＤＣコンバータについて、本発明を適用したＤＣ−ＤＣコンバータと、従来の方式のＤＣ−ＤＣコンバータとの効率を測定して比較を行なったデータについて説明する。
【００２９】
図４は比較を行なったＤＣ−ＤＣコンバータの出力の規格を示したものである。図４のデータは、６チャンネルのＤＣ−ＤＣコンバータの出力を示している。
図４において、系統は各出力チャネルの規格電圧を示し、Ｖｏｕｔ（Ｖ）は各出力チャネルの出力電圧を示し、ｏｕｔ（Ｉ）各出力チャネルの出力電流を示し、Ｐｏｕｔ（Ｗ）各出力チャネルの出力電力を示す。ＴＯＴＡＬは６チャンネルのＤＣ−ＤＣコンバータの全出力の合計値を示している。
【００３０】
図５は、図４に示した規格の６チャンネルの出力を発生する従来方式のＤＣ−ＤＣコンバータと、本発明を適用した同一の規格のＤＣ−ＤＣコンバータとの入力電力とそのロスの量を測定したデータを示したものである。図５において、ＢＩＰＯＬＥＲは従来の方式のＤＣ−ＤＣコンバータのデータを、ＣＭＯＳは本発明を適用したＤＣ−ＤＣコンバータのデータを示したものである。ＶｉｎはＤＣ−ＤＣコンバータの入力電圧の値を、Ｉｉｎ（ｍａ）は入力の電流を、Ｆｉｎ（ｍＷ）は入力の電力を、Ｐｌｏｓｓ（ｍＷ）は入力の電力と図４に示した規格の６チャンネルの出力電力との差のロスを示したものである。Ｐｄｉｆｆ（ｍＷ）は、従来方式のＤＣ−ＤＣコンバータと、本発明を適用したＤＣ−ＤＣコンバータとの電力ロスの差を示したものである。
【００３１】
図６は従来方式のＤＣ−ＤＣコンバータと、本発明を適用したＤＣ−ＤＣコンバータとの電力ロスの量をグラフにしたものである。図６において、縦軸には電力ロスの量Ｐｌｏｓｓ（ｍＷ）を、横軸にはＤＣ−ＤＣコンバータの入力電圧の値Ｖｉｎ（Ｖ）を示している。黒い四角が従来方式のＤＣ−ＤＣコンバータのデータを示し、白い四角が本発明のＤＣ−ＤＣコンバータのデータを示している。
このグラフより明らかなように、ＤＣ−ＤＣコンバータの入力電圧値Ｖｉｎ（Ｖ）が大きくなるにつれて電力ロスの量は増大するが、どの入力電圧値Ｖｉｎ（Ｖ）においても本発明を適用したＤＣ−ＤＣコンバータの方が電力ロスの量が少ない。
【００３２】
図７は従来方式のＤＣ−ＤＣコンバータと、本発明を適用したＤＣ−ＤＣコンバータとの電力ロスの量の差の値をグラフにしたものである。図７において、縦軸には電力ロスの量Ｐｄｉｆｆ（ｍＷ）を、横軸にはＤＣ−ＤＣコンバータの入力電圧の値Ｖｉｎ（Ｖ）を示している。本発明を適用したＤＣ−ＤＣコンバータは、従来方式のＤＣ−ＤＣコンバータに比べて、入力電圧の値が７．２Ｖの時に約８５ｍＷの電力の節約が行われることを示している。
以上のデータより明らかなように、ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための独立のフローテング電源を設け、このフローテング電源によりスイッチング素子を駆動することにより、スイッチング素子の電力ロスを少なくし、高速のスイッチング動作を可能にしたばあいにも、独立のフローテング電源で使用される電力以上の電力の節約がスイッチング素子の電力ロス減らすことにより節約できることが明らかになった。
【００３３】
【発明の効果】
以上の説明より明らかなように、本発明によれば、ＤＣ−ＤＣコンバータのスイッチング素子を駆動するための独立のフローテング電源を設け、このフローテング電源によりスイッチング素子のトランジスタをその遮断時にベース電位がエミッタ電位を越えて逆バイアスになるようにを駆動することにより、スイッチング素子の電力ロスをロスを少なくし、高速のスイッチング動作を可能にしたＤＣ−ＤＣコンバータの駆動方法とこれを実施した装置を実現することが出来る。
【００３４】
これにより、次のような効果を得ることが出来る。
１．従来のＤＣ−ＤＣコンバータで、スイッチング素子のトランジスタがＯｎの  状態からＯｆｆになった時に、そのベース電位はエミッタの電位と等しくなるレベルまでしか上がることが出来ないために、トランジスタのベース電流がＯｎの状態からＯｆｆになった時に、ベース拡がり抵抗のために発生する、電力の変換にロスが生じる原因を防止することが可能になった。
特に、本発明は、異なった複数の電圧を出力するようにした、多チャンネルの電源に適用することによってその効果を大きくしたものである。
【００３５】
２．スイッチング素子を駆動するためのベース電流はフローテング電源の中で消  費されるため、フローテング電源の電圧がＤＣ−ＤＣコンバータの入力電圧に  かかわらず一定であれば、ベース電流によるロスはＤＣ−ＤＣコンバータの入  力電圧にかかわらず一定に出来る。
３．本発明で使用するＤＣ−ＤＣコンバータのスイッチング素子を駆動するための素子に単純なＣ−ＭＯＳを使用することができるため、この部分の回路は簡単な構成で実現出来る。
【図面の簡単な説明】
【図１】本発明のＤＣ−ＤＣコンバータの駆動回路の動作を説明するための図である。
【図２】本発明のＤＣ−ＤＣコンバータの駆動回路の構成を示す接続図である。
【図３】本発明のＤＣ−ＤＣコンバータの駆動回路の動作を説明するための波形図である。
【図４】本発明を適用したＤＣ−ＤＣコンバータと、従来の方式のＤＣ−ＤＣコンバータとの効率を測定して比較を行なった条件を示したものである。
【図５】図４に示した規格の６チャンネルの出力を発生する従来方式のＤＣ−ＤＣコンバータと、本発明を適用した同一の規格のＤＣ−ＤＣコンバータとの入力電力とそのロスの量を測定したデータを示したものである。
【図６】従来方式のＤＣ−ＤＣコンバータと、本発明を適用したＤＣ−ＤＣコンバータとの電力ロスの量をグラフにしたものである。
【図７】従来方式のＤＣ−ＤＣコンバータと、本発明を適用したＤＣ−ＤＣコンバータとの電力ロスの量の差の値をグラフにしたものである。
【図８】従来のＤＣ−ＤＣコンバータの例を示したものである。
【図９】従来のＤＣ−ＤＣコンバータの動作を説明するための波形図である。
【符号の説明】
Ｖｉ・・・直流電源の入力端子，      Ｐｗｍ，Ｐｗｍ１，Ｐｗｍ２，Ｐｗｍ      ３・・・パルス幅変調信号の入力端子，      Ｔｒ１，Ｔｒ２・・・入力端子Ｐｗｍの信号により断続が制御されるトランジスタ，      Ｔｒｓ・・・ＰＮＰパイポーラトランジスタ，      Ｖｄｄ，Ｖｓｓ・・・トランジスタＴｒｓのベース電極にバイアス電圧を与えるためのバイアス電源，      Ｒ，Ｒ１，Ｒ２，Ｒ３・・・抵抗，      Ｃ，Ｃ１，Ｃ２，Ｃ３，Ｃ１１，Ｃ１２，Ｃ１３・・・コンデンサ，      ＩＶ１，ＩＶ２，ＩＶ３・・・入力端子Ｐｗｍ１，Ｐｗｍ２，Ｐｗｍ３の信号により信号の切り替えが制御されるインバータ回路，      Ｔｒｓ１，Ｔｒｓ２，Ｔｒｓ３・・・ＰＮＰバイポーラトランジスタのスイッチング素子，      ＤＣＣ・・・バイアス電圧Ｖｄｄ，Ｖｓｓを与えるためのＤＣ−ＤＣコンバータ，      Ｄ１，Ｄ２，Ｄ３，Ｄ１１，Ｄ１２，Ｄ１３・・・ダイオード，      Ａｍｐ・・・ＤＣ−ＤＣコンバータの帰還回路を構成する増幅器，      Ｃｏｍｐ・・・コンパレータ，      Ｔ・・・トランス，      Ｔｒ・・・トランスＴの１次巻き線に流す電流を断続するトランジスタ，      ＦＬ１，ＦＬ２，ＦＬ３・・・フィルター回路，      ＯＵＴ１，ＯＵＴ２，ＯＵＴ３・・・直流電圧の出力端子
【図１】
0003695068.tif 000002
【図２】
0003695068.tif 000003
【図３】
0003695068.tif 000004
【図４】
0003695068.tif 000005
【図５】
0003695068.tif 000006
【図６】
0003695068.tif 000007
【図７】
0003695068.tif 000008
【図８】
0003695068.tif 000009
【図９】
0003695068.tif 000010