(57)【特許請求の範囲】
【請求項１】
低圧側のコンデンサＣＬに対してインダクタンスＬｐと第１のスイッチング素子Ｘとで形成された第１のループ回路と、前記インダクタンスＬｐと接続された第２のスイッチング素子Ｕと高圧側コンデンサＣＨとで形成された第２のループ回路とからなるＤＣ／ＤＣコンバータにおいて、前記コンバータは前記第１のループ回路の第１のスイッチング素子Ｘを共通回路として、前記第１のループ回路と第２のループ回路とを接続して一体構成とし、前記低圧側コンデンサＣＬの両端電圧を低圧側電圧とし、前記高圧側コンデンサＣＨの両端電圧を高圧側電圧として昇圧及び降圧の各機能を付与すると共に、前記インダクタンスＬｐを流れる電流ｉｐ（ｔ）を各サンプリング周期Ｔｓ毎に検出して、指令電流ｊ（ｔ）との差を誤差関数Δ（ｔ）＝ｊ（ｔ）−ｉｐ（ｔ）として求め、各サンプル時刻ｔｏ，ｔ１・・・，ｔｎ，ｔｎ＋１にて夫々計測された前記各誤差関数Δ（ｔｎ）の符号をもとに、各スイッチング時刻ｔｎ＋Ｔｃでのスイッチング素子ＸとＵとのゲート信号を下記スイッチングモードにてオン・オフ制御することを特徴とするＤＣ／ＤＣコンバータの定サンプリング型電流制御方式。
（但し、Ｔｓ：サンプリング周期（ｔｎ＋１−ｔｎ＝Ｔｓ）
Ｔｃ：制御遅れ時間    （Ｔｓ≧Ｔｃ≧０）    ）
【表１】
0003611313.tif 000005
【請求項２】
請求項１記載のＤＣ／ＤＣコンバータの定サンプリング型電流制御方式において、前記定サンプリング型電流制御方式である誤差追従式ＰＷＭを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有することを特徴とするＤＣ／ＤＣコンバータの定サンプリング型電流制御方式。
【請求項３】
請求項１記載のＤＣ／ＤＣコンバータの定サンプリング型電流制御方式において、前記定サンプリング型電流制御方式である誤差追従式ＰＷＭを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有することを特徴とするＤＣ／ＤＣコンバータの定サンプリング型電流制御方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ／ＤＣコンバータの定サンプリング型電流制御方式に関する。
【０００２】
【従来の技術】
従来の、ＤＣ／ＤＣコンバータの制御の概要を図５によって説明する。ここでは昇圧型の場合として示し、高圧側コンデンサの両端電圧をＶＨ  （ｔ）  ，基準電圧をＶＯ  としたとき、その差ＶＨ  （ｔ）  −ＶＯ  ＝ΔＶを比較回路１０１によって検出する。又、その差ΔＶは増幅回路１０２によって増幅され、比較回路１０３にてキャリア波と比較される。その結果、キャリア波との差を求めてスイッチング回路のゲート信号（電圧制御型）を得ている。
【０００３】
【発明が解決しようとする課題】
上記従来装置では比較回路１０３による比較はキャリア波（三角波）との比較であるため、時間的に遅くなって短時間の制御ができ難く、定サンプリング型でないためにディジタル制御に不向きである。又、上記構成上から安定性にも限界がある。
【０００４】
本発明は上記課題を解決するためになされたものであり、短時間に正確な制御が可能な、ＤＣ／ＤＣコンバータの定サンプリング型電流制御方式を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明の［請求項１］に係るＤＣ／ＤＣコンバータの定サンプリング型電流制御方式は、低圧側のコンデンサＣＬに対してインダクタンスＬｐと第１のスイッチング素子Ｘとで形成された第１のループ回路と、前記インダクタンスＬｐと接続された第２のスイッチング素子Ｕと高圧側コンデンサＣＨとで形成された第２のループ回路とからなるＤＣ／ＤＣコンバータにおいて、前記コンバータは前記第１のループ回路の第１のスイッチング素子Ｘを共通回路として、前記第１のループ回路と第２のループ回路とを接続して一体構成とし、前記低圧側コンデンサＣＬの両端電圧を低圧側電圧とし、前記高圧側コンデンサＣＨの両端電圧を高圧側電圧として昇圧及び降圧の各機能を付与すると共に、前記インダクタンスＬｐを流れる電流ｉｐ（ｔ）を各サンプリング周期Ｔｓ毎に検出して、指令電流ｊ（ｔ）との差を誤差関数Δ（ｔ）＝ｊ（ｔ）−ｉｐ（ｔ）として求め、各サンプル時刻ｔ０，ｔ１・・・，ｔｎ，ｔｎ＋１にて夫々計測された前記各誤差関数Δ（ｔｎ）の符号をもとに、各スイッチング時刻ｔｎ＋Ｔｃでのスイッチング素子ＸとＵとのゲート信号を下記スイッチングモードにてオン・オフ制御するようにした。
（但し、Ｔｓ：サンプリング周期（ｔｎ＋１−ｔｎ＝Ｔｓ）
Ｔｃ：制御遅れ時間    （Ｔｓ≧Ｔｃ≧０）    ）
記
【表１】
0003611313.tif 000002
【０００６】
本発明の[請求項２]に係るＤＣ／ＤＣコンバータの定サンプリング型電流制御方式は、[請求項１]において、前記定サンプリング型電流制御方式である誤差追従式ＰＷＭを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにした。
【０００７】
本発明の[請求項３]に係るＤＣ／ＤＣコンバータの定サンプリング型電流制御方式は、[請求項１]において、前記定サンプリング型電流制御方式である誤差追従式ＰＷＭを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにした。
【０００８】
【発明の実態の形態】
（第１の実施の形態）
図１は本発明によるＤＣ／ＤＣコンバータの定サンプリング型電流制御方式の第１の実施の形態を示す構成図である。図１において、ＣＬは低圧側コンデンサ、ＣＨは高圧側コンデンサ、Ｌｐはインダクタンス、Ｘ，Ｕはスイッチング素子であって、例えばＭＯＳＦＥＴ，ＩＧＢＴ等であり、Ｄｘ，Ｄｕは逆流阻止ダイオードである。
【０００９】
図１のＤＣ／ＤＣコンバータの全体構成を説明すると、低圧側コンデンサＣＬ  に対してインダクタンスＬＰ  と第１のスイッチング素子Ｘとで形成された第１のループ回路と、前記インダクタンスＬＰ  と接続された第２のスイッチング素子Ｕと高圧側コンデンサＣＨ  とで形成された第２のループ回路を形成する。そして、前記低圧側コンデンサの両端電圧を低圧側とし、前記高圧側コンデンサの両端電圧を高圧側とする。
【００１０】
上記構成から明らかなように、図１の回路構成は双方向チョッパとも称され、左側→右側への昇圧動作と、右側→左側への降圧動作が可能である。例えば昇圧動作のみであればスイッチング素子Ｕは不要であり、降圧動作のみであればスイッチング素子Ｘは不要であるが、いずれの場合であっても使用できる。
【００１１】
ＶＬ  （ｔ）  ，ＶＨ  （ｔ）  は外部直流電圧源により一定に保つことも、当該ＤＣ／ＤＣコンバータのＰＷＭ（ゲート信号作成）への上位制御にＡＶＲを組込むことにより、一定に保つことも可能である。いずれにしてもここではＶＨ  （ｔ）  ≧ＶＬ  （ｔ）  ≧０とする。
【００１２】
次に図２によって作用について説明する。本実施の形態の基本はインダクタンスＬＰ  を流れる電流ｉＰ  （ｔ）  を指令電流ｊ（ｔ）  （この場合、一定値である必要はなく、正の向き又は負の向きに固定される必要もない）の通りに制御することである。
【００１３】
先ず、インダクタンスＬｐを流れる電流ｉｐ（ｔ）を各サンプル時刻ｔ０，ｔ１・・・，ｔｎ，ｔｎ＋１毎に検出して指令電流ｊ（ｔ）と比較器１０５にて比較し、その差を誤差関数Δｔ＝ｊ（ｔ）−ｉｐ（ｔ）として求める。次いで各サンプル時刻ｔｎにて計測された誤差関数Δ（ｔｎ）の向き（符号）により、ｔｎ＋Ｔｃでのスイッチング素子ＸとＵとのゲート信号を前記表２のモードに従って行なう（以下サンプリングされた検出電流と指令電流との差を求め、この差の符号により各スイッチング時刻でのスイッチング素子ＸとＵとのゲート信号をオン・オフ制御する方式を、誤差追従式ＰＷＭと称す）。
なお、Ｔｓはサンプリング周期、でＴｓ＝ｔｎ＋１−ｔｎであり、Ｔｃは制御遅れ時間で、Ｔｓ≧Ｔｃ≧０である。
【００１４】
なお、昇圧動作のみの時にはスイッチング素子Ｕを省略することができる。この場合にはスイッチング素子Ｘのみを上記した手法にてオン，オフする。反対に降圧動作のみの時にはスイッチング素子Ｘを省略することができる。そしてスイッチング素子Ｕのみを上記した手法にてオン，オフすればよい。
【００１５】
本実施の形態によれば、定サンプリング型であるためディジタル制御に適するばかりか、電流制御方式であるためインダクタンスに流れる電流を指令通りに制御できる。又、主スイッチの最小オン時間を保証でき、かつ制御される電流誤差の大きさも保証できる。これにより主スイッチを流れる電流の最大値が保証されることになり、コンバータの信頼性が向上する。更にディジタル制御に伴なう演算遅れの影響が予め考慮できる。
【００１６】
（第２の実施の形態）
図３は本発明の第２の実施の形態を示す構成図である。本実施の形態では図１について低圧側に外部直流電圧源ＥＬ  を接続し、高圧側をコンデンサＣＨ  のみとする場合において、高圧側端子からみて定電圧源として動作するためには、ＤＣ−ＡＶＲ（直流電圧レギュレータ）が必要である。
【００１７】
図３は上記ＤＣ−ＡＶＲを満たすための具体的制御ブロック図である。即ち、本実施の形態では誤差追従式ＰＷＭを下位制御として、高圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにしたものであり、上記内容を満たすためには電流指令ｊ（ｔ）  を下記式（１）とすればよい。なお、（１）式の妥当性についてはシミュレーションにて証明する。
【００１８】
【数１】
0003611313.tif 000003
【００１９】
（第３の実施の形態）
図４は本発明の第３の実施の形態を示す構成図であり、図３に対して高圧側と低圧側とを反対とした場合を示す。即ち、本実施の形態では誤差追従式ＰＷＭを下位制御として、低圧側出力電圧を一定に保つ電圧制御ループを上位に有するようにしたものであり、上記内容を満たすためには電流指令ｊ（ｔ）  を下記式（２）とすればよい。なお、（２）式の妥当性についてはシミュレーションにて証明する。
【００２０】
【数２】
0003611313.tif 000004
【００２１】
［実施例］
図６は第１の実施の形態を適用したＤＣ／ＤＣコンバータの計算機によるシミュレーション図である。この場合は４８Ｖから２００Ｖへ昇圧する１ｋＷのＤＣ／ＤＣコンバータとする。したがってインダクタンスＬＰ  を流れる電流の定格値は１ｋＷ／４８＝２０．８３Ａである。
【００２２】
目標電流誤差幅を７．２Ａ（定格電流の３４．６％）とし、ＴＳ  ＝１０μｓ，ＴＣ  ＝５μｓとする。図７は電流指令ｊ（ｔ）  の図であり、このような指令を与えた場合の各部の動作波形である。図８の縦軸は電流値［Ａ］を示し、横軸は時間ｔ［ｍｓ］を示す。
【００２３】
図８からわかることはＬＰ  電流は電流指令ｊ（ｔ）  に追従して変化していることである。なお、追従誤差の最大は４．９１Ａでｊｅ  （７．２Ａ）以内である。ｊ（ｔ）  ＝±２０．８３Ａの時のスイッチの平均スイッチング周波数は、スイッチＵ，Ｘともに１５．６ｋＨｚ（１秒間での平均スイッチング回数）となった。以上により第１の実施の形態の妥当性が証明できた。
【００２４】
図９は第２の実施の形態を適用したＤＣ／ＤＣコンバータの計算機シミュレーションである。この場合も４８Ｖ電源から２００Ｖを得る１ｋＷのＤＣ／ＤＣコンバータを考える。そして、ＴＳ  ＝１０μｓ，ＴＣ  ＝５μｓ，α＝２．１６７ジーメンス，β＝２．００，γ＝４．２１，Ｄ（ｔ）  ＝２．０４Ａとする。この場合、出力端子から見たコンバータの等価内部インピーダンスは１Ωに設計される。
【００２５】
図１０はｔ＝５ｍｓでＰＷＭを起動し、ｔ＝４０ｍｓで１ｋＷ負荷（４０Ωの抵抗）を投入した時の各部の波形図である。なお、縦軸は電圧［Ｖ］，横軸は時間ｔ［ｍｓ］である。
【００２６】
図１０からわかることは、出力電圧は無負荷で２００Ｖとなり、負荷投入後には設計通りの１９５．９［Ｖ］（＝２００×４０／（４０＋１））となっている。平均スイッチング周波数は１６．２ｋＨｚである。以上により第２の実施の形態の妥当性が証明できた。
【００２７】
図１１は第３の実施の形態を適用したＤＣ／ＤＣコンバータの計算機シミュレーションである。この場合は２００Ｖ入力，４８Ｖ出力，１ｋＷのＤＣ／ＤＣコンバータとする。そして、ＴＳ  ＝１０μｓ，ＴＣ  ＝５μｓ，α＝１．０ジーメンス，β＝１．０３，Ｄ（ｔ）  ＝１．１Ａとする。この場合、出力端子から見たコンバータの等価内部インピーダンスは０．１Ωに設計される。
【００２８】
図１２はｔ＝５ｍｓでＰＷＭを起動し、ｔ＝４０ｍｓで１ｋＷ負荷（２．３０４Ωの抵抗）を投入した時の各部の波形図である。なお、縦軸は電圧［Ｖ］，横軸は時間ｔ［ｍｓ］である。
【００２９】
図１２からわかることは、出力電圧は起動後、約１０ｍｓで４８Ｖとなり、負荷投入後は設計通り４６Ｖ（４８×２．３０４／（２．３０４＋０．１））となっている。平均スイッチング周波数は１５ｋＨｚである。以上により第３の実施の形態の妥当性が証明できた。
【００３０】
【発明の効果】
以上説明したように、本発明によれば短時間に正確な制御が可能なＤＣ／ＤＣコンバータの定サンプリング型電流制御方式が提供できた。
【図面の簡単な説明】
【図１】本発明によるＤＣ／ＤＣコンバータの定サンプリング型電流制御方式の第１の実施の形態を示す構成図。
【図２】図１の作用を説明する図。
【図３】図２の実施の形態を示す構成図。
【図４】図３の実施の形態を示す構成図。
【図５】従来のＤＣ／ＤＣコンバータの制御の概要を示す図。
【図６】第１の実施の形態を適用したＤＣ／ＤＣコンバータの計算機によるシミュレーション図。
【図７】電流指令を示す図。
【図８】シミュレーション結果を示す各部波形図。
【図９】第２の実施の形態を適用したＤＣ／ＤＣコンバータの計算機によるシミュレーション図。
【図１０】シミュレーション結果を示す各部波形図。
【図１１】第３の実施の形態を適用したＤＣ／ＤＣコンバータの計算機によるシミュレーション図。
【図１２】シミュレーション結果を示す図。
【符号の説明】
１００        制御装置
１０１，１０３，１０５    比較回路
１０２        増幅回路
１０４        キャリア波
１０６        パルス幅変調器
１０７        パルス発生器
【図１】
0003611313.tif 000006
【図２】
0003611313.tif 000007
【図３】
0003611313.tif 000008
【図４】
0003611313.tif 000009
【図５】
0003611313.tif 000010
【図６】
0003611313.tif 000011
【図７】
0003611313.tif 000012
【図８】
0003611313.tif 000013
【図９】
0003611313.tif 000014
【図１０】
0003611313.tif 000015
【図１１】
0003611313.tif 000016
【図１２】
0003611313.tif 000017