(57)【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の画素電極と、前記画素電極に接続されたスイッチング素子と、前記スイッチング素子を介して前記画素電極に映像信号を送る複数のデータ配線とを具備する第１の基板と、
前記第１の基板に対向し、液晶材料を介して配置され、共通電極を具備する第２の基板とを有し、
１水平走査期間の映像信号を複数行の行画素に書き込むアクティブマトリックス液晶表示装置において、
前記データ配線には、第１の画像入力手段と第２の画像入力手段が接続され、
前記共通電極の電位と前記映像信号を１水平走査期間内において同時に反転させる反転手段を有し、
前記第１の画像入力手段と前記第２の画像入力手段は、それぞれとなりあう行画素に信号極性が互いに反対である映像信号を出力することを特徴とするアクティブマトリックス液晶表示装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、画素トランジスタなどのスイッチング素子を用いたアクティブマトリックス液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置内の液晶材料に定電圧(DC)を長くかけておくと液晶材料の分子が破壊されて、思うように液晶材料が動かなくなっていた。この現象を液晶材料の焼き付きといっている。この焼き付きを防止するために、現在の液晶表示装置では、液晶材料に短い時間の間で電圧の正負の向きを入れ替える交流電圧(AC)駆動をするのが普通である。
【０００３】
しかし、この交流電圧駆動は、定電圧駆動に比べて大きな電圧幅を必要とするので、高耐電圧の各素子からなる液晶表示装置の駆動回路を接続しなければならない。そのため、高電圧の電源を必要とし、消費電力を大きくしていた。この交流電圧駆動を小さい電圧幅で行うために、３端子型のアクティブマトリックス液晶表示装置においては、アクティブ素子を取りつけた基板に対向する対向基板にある共通電極にかける電圧を一定の周期で変える方法がある。
【０００４】
この方法を図9を使って説明する。図9は、共通電極にかける電圧を一定の周期で変える３端子型のアクティブマトリックス液晶表示装置の一例である。図9(a)は、この液晶表示装置全体を示す。図9(a)で、10は表示画素部、20は表示画素部の垂直走査回路、30は入力画像信号のサンプリング回路、40はサンプリングパルスを与える水平走査回路、50は信号処理回路、60は制御回路、12-Aは対向共通電極につながる配線である。また、13は行選択信号の入る画素トランジスタのゲート線、g1,g2,...はそのゲート線の番号、14は画素トランジスタのデータ線、d1,d2,...,dnはそのデータ線の番号を表す。
【０００５】
図9(b)は、表示画素部10の単位画素を表す。図9(b)で、11はスイッチングトランジスタ、12-Bは液晶材料による容量、12-Cは付加容量を表す。
【０００６】
図10はカラ−アクティブマトリックス液晶表示装置の場合の、図9で表した表示画素部10とサンプリングスイッチ30を詳しく表した図である。図10は、各画素の配置は表示画素部10が余り多くの画素を持たない場合に使うデルタ状配置である。デ−タ線(d1,d2,...)には、同一色の画素を接続する。サンプリングスイッチ30はスイッチングトランジスタ(sw1,sw2,...)から構成し、スイッチングトランジスタのゲ−トを、水平走査回路40から配線(h1,h2,...)と接続する。水平走査回路40からのパルスでスイッチングトランジスタ（sw1,sw2,...）をオンしてサンプリングのタイミングとし、入力信号線16の各色信号を、デ−タ線(d1,d2,...)を経て選択した行画素（１行に含まれる全画素）の各画素へ書き込む。各行画素の選択は、垂直走査回路20からの垂直パルス（φg1,φg2,...）で行う。
【０００７】
図11は、コモン反転駆動(A)と通常の信号反転駆動(B)の映像信号(S)とコモン電極の電位(VLC COM)の信号波形を横軸を時間にして表した図である。Hsyncは垂直走査回路20に送られる同期信号である。この図をみると、通常の信号反転駆動(B)の映像信号(S)の黒表示の電位をV1とすると、映像信号(S)は、コモン電極の電位(VLC COM)を挟んで、2×V1(V)の電圧幅の間で動く。このため、表示装置の消費電力が大きいことが欠点である。
【０００８】
一方、コモン反転駆動(A)では、コモン電極の電位(VLC COM)と映像信号(S)を１水平走査時間ごとに反転させる（特開昭55-83090や特開昭62-49399に開示）。この駆動は、コモン電極の電位(VLC COM)と映像信号(S)の電圧幅が約V1と小さくなる。このため、(A)は(B)に比べて、回路構成が少々複雑になるものの、消費電力は小さくなる。このコモン反転駆動(A)を実現するために、図9の構成では、表示装置の共通電極12-Aのみを変化させている。
【０００９】
１行に含まれる全画素である行画素の選択方法には、１水平走査信号（１Ｈ信号）を１行の行画素に書き込む１行選択法や、２行の行画素に書き込む２行選択法などある。１行選択法を使えば、インタレース駆動やフィールド重ね駆動を行うことができる。インタレース駆動は、各画素への信号書き込み周期が30Hzでなので、15Hzのフリッカが発生する。フィールド重ね駆動は、縦方向の画素数が１フィールド分しかない表示パネルに、奇数フィールド信号と偶数フィールド信号を、同一画素に書き込む駆動であるため、縦方向の解像度があまりよくない。２行駆動法では、奇数フィールドと偶数フィールドでは、選択行画素の組み合わせを変えないと垂直解像度が劣化する。このため、フィールド行ずらし駆動という、奇数フィールドと偶数フィールドで選択行画素を変える駆動がある。
【００１０】
【発明が解決しようとする課題】
従来の技術で説明したようなコモン反転駆動では、以下のような問題点がある。１行駆動法で、インタレース駆動をするとラインフリッカが発生する。２行駆動法で、フィールド行ずらし駆動を行うと15Hzのラインフリッカが発生し画質を著しく劣化させる。図14は、フィールド行ずらし駆動で15Hzのラインフリッカが発生する問題を説明する図である。第１フィールドでは、g2行とg3行に正極性の1H信号が書き込まれ、g4行とg5行に負極性の2H信号が書き込まれる。つぎに、第２フィールドでは、g1行とg2行に正極性の1H信号が、g3行とg4行には負極性の2H信号が書き込まれる。以下第３フィールドと第４フィールドでは、第１フィールドと第２フィールドとは逆極性で書き込まれる。その結果、同一画素で見ると、2フィールドごとに信号極性が反転するので、15Hzのフリッカが発生する。このようなラインフリッカは、反転信号のDCオフセット誤差が大きくなると検知されるもので、表示画面の拡大倍率をあげるとより目立つようになる。
【００１１】
このような15Hzのラインフリッカを防ぐために、特開昭63-26084に開示されているような倍速線順次駆動法などがある。この倍速線順次駆動法では、１フレームを書き込む時間が半分になるのでラインフリッカの周波数は30Hzになる。しかし、フレームメモリや高帯域の信号処理ICが必要となり、作製コストも消費電力も非常に高価になってしまう。
【００１２】
【課題を解決するための手段】
本発明者は以上の課題を解決するために鋭意努力した結果以下の発明を得た。すなわち、本発明のアクティブマトリックス液晶表示装置は、マトリックス状に配置された複数の画素電極と、前記画素電極に接続されたスイッチング素子と、前記スイッチング素子を介して前記画素電極に映像信号を送る複数のデータ配線とを具備する第１の基板と、前記第１の基板に対向し、液晶材料を介して配置され、共通電極を具備する第２の基板とを有し、１水平走査期間の映像信号を複数行の行画素に書き込むアクティブマトリックス液晶表示装置において、前記データ配線には、第１の画像入力手段と第２の画像入力手段が接続され、前記共通電極の電位と前記映像信号を１水平走査期間内において同時に反転させる反転手段を有し、前記第１の画像入力手段と前記第２の画像入力手段は、それぞれとなりあう行画素に信号極性が互いに反対である映像信号を出力することを特徴とする。
【００１３】
本発明を実施例１を表す図１、図２を用いて説明する。図１は本発明の液晶表示装置の駆動部をブロック別に表した図である。図１では、従来の技術で説明した図9と同じ機能のブロックは、同じ記号を使って表す。図１では、１Ｈ周期に１本のデータ線に対し２つの画像入力ができるので、２つの画像入力手段を持っている。このうち第１の画像入力手段として、サンプリングスイッチ１(30-A)、水平走査回路１(40-A)、ラインメモリ１(100-A)がある。また、第２の画像入力手段として、第１の画像入力手段と同様に、サンプリングスイッチ２(30-B)、水平走査回路２(40-B)、ラインメモリ２(100-B)、反転回路２(300-B)がある。
【００１４】
また、反転手段としては、第１の画像入力手段の映像信号の反転のための反転回路１(300-A)、第２の画像入力手段の映像信号の反転のための反転回路２(300-B)、共通電極の電位の反転のための、反転回路３(300-C)がある。
【００１５】
図２は、画素部10と反転回路３(300-C)と、第１の画像入力手段となるラインメモリ１(100-A)とサンプリングスイッチ１(30-A)を詳しく説明する図である。図示していないが画素部10の上部には第２の画像入力手段がある。第１の画像入力手段では、水平走査回路１(40-A)から送られてくるパルスにより、サンプリングスイッチ１(30-A)内の個々のスイッチ(sw1,sw2,...)がオンし、それぞれの画素に対応した信号がサンプリングメモリ18に蓄えられる。そして、画素にサンプリングした信号を転送するための転送トランジスタ19がそのゲート線を通して送られてくる信号φＴにより、画素にデータ配線を通して画像信号を書き込む。リセットトランジスタ18は、φＣのタイミングでいったん画像信号が書き込まれたデータ配線を、新たな画像信号を書き込むために基準電位に戻すためのトランジスタである。第２の画像入力手段にも、第１の画像入力手段と同様の装置がついているが、同じデータ配線を使って違うの画像信号を入力するので画素に画像信号を入力するタイミングφＴは、第１の画像入力手段と第２の画像入力手段では違うタイミングである。
【００１６】
図１、図２では第１の画像入力手段と第２の画像入力手段は画素部10の上下についているが、本発明の構成はこれに限られるものではない。つまり、本発明では、同じデータ配線を第１の画像入力手段と第２の画像入力手段が共用していればよい。たとえば第１の画像入力手段と第２の画像入力手段が共に画素部10の下部にあってもよいし、上部にあってもよい。
【００１７】
また、第１の画像入力手段と第２の画像入力手段が共にラインメモリを持つ必要はない。第１の画像入力手段か第２の画像入力手段のどちらかがラインメモリを持っていればよい。
【００１８】
反転手段となる反転回路１(300-A)、反転回路２(300-A)、反転回路３(300-A)は、それぞれ、第１の画像入力手段への画像信号、第２の画像入力手段への画像信号、対向基板の透明電極への信号をそれぞれ同時に反転させる回路である。図１の反転回路の設置場所は一つの例であり、以上の目的を達する場所に設置するのならどこに反転回路を設置してもよい。
【００１９】
【作用】
本発明のアクティブマトリックス液晶表示装置は、第１の画像入力手段と第２の画像入力手段とが、同じデータ配線を使ってそれぞれの行画素に対応した画像信号入力をするので送られてくる画像信号に忠実な画像表示ができる。
【００２０】
【実施例】
（実施例１）
実施例１では、第１の画像入力手段と第２の画像入力手段で互いに極性の異なる画像信号入力する。そして、第１の画像入力手段と第２の画像入力手段が共にラインメモリを持ち、両手段共が、一端画像信号をラインメモリに蓄積した後で、対向する行画素へ書き込みを行う。
【００２１】
図１と図２は、実施例１の液晶表示装置の模式図である。図３は、実施例１のそれぞれの配線が持つ電圧パルスが横軸を時間にとったときにどのように変化するかを表すタイミング図である。図３において、パルスの"H"期間では、対応する各トランジスタは導通状態になっている。また、１水平走査期間は、ブランキング(BLK)期間T1と、有効走査期間(T2)からなる。T2期間では、信号S(S1,S2)をサンプリングスイッチを経て、ラインメモリに画像信号を蓄積させる。そしてT1期間にラインメモリから蓄積した画像信号を各画素に書き込む。信号S1とS2は、図示のSのところのような電圧V3とV4の間での信号レベルとなり、ともに信号極性は反対である。
【００２２】
画像信号は、T2期間に水平シフトレジスタからのサンプリングパルスφH1n,φH2nでサンプリングされラインメモリに蓄積される。このとき、φH1nとφH2nは、対応する行間のずれ配置に対応して位相が180゜異なっている。このため水平解像度が向上する。つぎにT1(BKL)期間であるTC1の期間になると、共通電極電位VLCはV3の状態で、ゲートパルスφg3により、行画素g3はon状態であるから、リセットパルスφCにより、行画素g3とデータ配線の残留信号がリセットされる。リセットトランジスタがoffとなり、転送トランジスタ19が、転送パルスφＴによりonすると(TT期間)、ラインメモリ１の信号が行画素に書き込まれる。つぎに、共通電極電位は、V4に切り替えられ、同様な動作により、行画素g4にラインメモリ２の信号が書き込まれる。
【００２３】
図7は、インタレース回路200を詳述する図である。実施例１のように、フィールドごとに行画素の組み合わせを変えるフィールド行ずらし駆動では、インタレース回路のφGO、φG、φGEパルスの組み合わせを変えればよい。
【００２４】
本実施例では、第１の画像入力手段と第２の画像入力手段はともに、ラインメモリを有するが、ラインメモリは、通常、容量から形成するので、このラインメモリからデータ配線を経て容量を持つ画素に転送すると、データ配線による容量分割があり、信号振幅が低下する。このため、この信号振幅低下の補償のために、バッファアンプや反転アンプを設けてもよい。
【００２５】
また、本実施例では、液晶12-Bの共通電極と付加容量12-Cの共通電極を接続する。このよう接続することで、共通電極の反転を行っても、画像信号がオフセットをもって極性が偏ることはない。よって液晶の焼き付きも防止できる。
【００２６】
以上の動作により、信号S1は共通電極電位に対して負極性書き込まれ、信号S2は共通電極電位に対し正極性で書き込まれる。図8(a)は、実施例１で行画素に書き込まれた信号の極性を示す模式図である。図示のように、１フィールドごとに各行画素の信号極性は反対になるので、フリッカの周波数は30Hzとなり、人間の目には、ちらつきとして現れない。
【００２７】
（実施例２）
実施例２は、第２の画像入力手段では、サンプリングスイッチからラインメモリを使わずに、直接行画素に書き込み、第１の画像入力手段では、ラインメモリで一端画像信号を蓄積してから転送トランジスタ18のオンとともに行画素に画像信号を入力する例である。他の構成は、実施例１と同様である。
【００２８】
図４は、実施例２の液晶表示装置の模式図である。図１との違いは、第２の画像入力手段がラインメモリをもっておらず、第１の画像入力手段がバッファ400をもっていることである。このとき、ラインメモリによる第１の画像入力手段による書き込みは、データ配線とメモリとなる蓄積容量の容量分割で、ラインメモリを持たない第２の画像入力手段に比べて信号レベルの低下がある。よって、それを補償するために、メモリの後段にバッファ400を設けているのである。
【００２９】
図５は、実施例２のそれぞれの配線が持つ電圧パルスが、時間を横軸をとったときにどのように変化するかを表すタイミング図である。図５では、実施例１で示した図３と違うところだけを表示していする。T2期間に第２の画像入力手段から、サンプリングスイッチ２(30-B)のオンにより行画素g1への画像信号S2の書き込みを行い、第１の画像入力手段でラインメモリへの画像信号S1の蓄積を行う。つぎにT1期間に、共通電極電位VLCをV3からV4に変えた後、リセットパルスで、行画素g2とデータ配線をリセットし、ラインメモリ100-Aから信号S1を行画素g2に書き込む。以下は同様の画像信号の書き込みを行い画像表示を行う。
【００３０】
実施例２のフリッカの周期は、実施例１と同様に図8(a)に示したような周期となる。つまり、１フィールドごとに各行画素の信号極性は反対になるので、フリッカの周波数は30Hzとなり、人間の目には、ちらつきとして現れない。また、実施例２は、実施例１に比べて、書き込み、転送、リセット時間を長くすることができる。
【００３１】
（実施例３）
実施例３は、隣り合う２行の行画素に同じ極性の画像信号を入力して、２行ごとに極性を変える例である。この場合、第１の画像入力手段と第２の画像入力手段で同極性の信号を入力し、１水平走査ごとにコモン反転を行う。他の構成は実施例１と同様である。図10は、実施例３の画像入力信号と共通電極電位が、時間を横軸をとったときにどのように変化するかを表すタイミング図である。第１の画像入力手段による画像信号S1と第２の画像入力手段による画像信号S2とを同一極性に設定するので、共通電極電位はT1期間に切り替える。
【００３２】
図8(b)は、実施例３の各行画素の極性を表したものである。図8(b)に示されるように、どの行画素をみても１フィールドごとに極性が反転してしているので、実施例３でも、フリッカの周波数は30Hzとなり、人間の目にはちらつきとして現れない。
【００３３】
【発明の効果】
本発明のアクティブマトリックス液晶表示装置によれば、フレームメモリを使用しない簡単な回路の付加のみで対向電極（コモン）反転駆動を行えるので、組立コストと消費電力が小さい。また、２行の行画素の一列に対応する映像信号を、１本のデータ線で転送するので、画素の開口率が大きい。そのため、明るい液晶表示装置を提供できる。さらに、１水平走査時間に２行の画素の並びに対応した映像信号を送るので、送られてくる映像信号に忠実できれいな表示ができる。
【図面の簡単な説明】
【図１】本発明の実施例１の液晶表示装置の模式図
【図２】本発明の画素部、第１の画像入力手段、反転手段の具体例を表す図
【図３】実施例１のパルスタイミングを表す図
【図４】本発明の実施例２の液晶表示装置の模式図
【図５】実施例２のパルスタイミングを表す図
【図６】実施例３のパルスタイミングを表す図
【図７】インタレース回路を表す図
【図８】本発明の各行画素のフィールドごとの信号極性を表す図
【図９】従来の液晶表示装置を表す図
【図１０】カラー液晶表示装置の画素とサンプリングスイッチを詳しく表す図
【図１１】従来の共通電極反転(A)と共通電極一定(B)駆動のパルスタイミングを表す図
【図１２】従来の各行画素のフィールドごとの信号極性を表す図
【符号の説明】
10  画素部
11  画素トランジスタ
12-A  共通電極配線
12-B  液晶による容量
12-C  付加容量
12-E  付加容量への配線
13  ゲート配線
14  データ配線
16  各色の画像信号配線
17  リセットトランジスタ
18  データ蓄積容量
19  転送トランジスタ
20  垂直走査回路
30,30-A,30-B  サンプリングスイッチ
40,40-A,40-A  水平走査回路
50  信号処理回路
60  制御回路
100,100-A,100-B  ラインメモリ
200  インタレース回路
300-A,300-B,300-C  反転回路
400  バッファ
【図１】
0003666920.tif 000002
【図２】
0003666920.tif 000003
【図３】
0003666920.tif 000004
【図４】
0003666920.tif 000005
【図５】
0003666920.tif 000006
【図６】
0003666920.tif 000007
【図７】
0003666920.tif 000008
【図８】
0003666920.tif 000009
【図９】
0003666920.tif 000010
【図１０】
0003666920.tif 000011
【図１１】
0003666920.tif 000012
【図１２】
0003666920.tif 000013