(57)【特許請求の範囲】
【請求項１】
画像情報発生器と前記画像情報発生器からの画像情報を輝度信号及び色差信号に変換する手段と、
前記輝度信号及び前記色差信号をシリアルデータに変換し且つ水平同期信号及び垂直同期信号を前記シリアルデータに加算するシリアル変換手段であって、前記水平同期信号及び前記垂直同期信号を加算する際は一定期間固定データを重畳するシリアル変換手段を備え、電磁波又は光に変調して単一の発光素子で送信するワイヤレス伝送部と、
前記ワイヤレス伝送部から送られるシリアルデータを前記輝度信号及び前記色差信号にパラレル変換する手段と、
前記輝度信号及び前記色差信号を前記画像情報に復調し更に加算された水平同期信号及び垂直同期信号を前記固定データより復元するパラレル変換手段を備えた表示部からなることを特徴とするワイヤレス映像伝送装置。
【請求項２】
画像情報発生器と前記画像情報発生器からの画像情報をフレームレート変換するためのフレームメモリと、該フレームレート変換された画像情報を輝度信号及び色差信号に変換し更に前記輝度信号及び色差信号をシリアルデータに変換し且つ水平同期信号及び垂直同期信号を前記シリアルデータに加算するシリアル変換手段であって、前記水平同期信号および前記垂直同期信号を加算する際は一定期間固定データを重畳するシリアル変換手段を備え、電磁波又は光に変調して単一の発光素子で送信するワイヤレス伝送部と、
前記ワイヤレス伝送部から送られるシリアルデータを前記輝度信号及び前記色差信号にパラレル変換する手段と、前記輝度信号及び前記色差信号を前記画像情報に再生復調し更に加算された水平同期信号及び垂直同期信号を前記固定データより復元するパラレル変換手段と、該画像情報をフレームレート変換するためのフレームメモリと、を備えた表示部からなることを特徴とするワイヤレス映像伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶プロジェクタなどの表示装置に係わり、ワイヤレス映像伝送に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ（以後ＰＣと呼ぶ）で作成したプレゼンテーション資料を印字配布せずに、そのＰＣのプレゼンテーション画面を液晶プロジェクタなどで拡大投射するようなプレゼンテーションが会議等で盛んに行われている。
【０００３】
一般にＰＣの出力映像信号を液晶プロジェクタなどで拡大投射する場合、ＰＣと液晶プロジェクタをケーブルで接続してＰＣの映像信号を送信伝送する必要がある。
【０００４】
しかしＰＣと液晶プロジェクタをセッティングするたびにケーブルで接続するのがわずらわしいことや、電源用ケーブルなど他のケーブルも必要なため複数のケーブルが存在することになり、景観上非常に煩雑になってしまう。そこで、ＰＣと液晶プロジェクタをケーブルで接続することなく、赤外線等でＲＧＢ映像信号を伝送するようなワイヤレス映像伝送装置が例えばＮＥＣ社よりＲＧＢ信号ワイヤレスユニット（ＮＥＣ製ＶＬ−ＷＵ１ＰＣ−ＰＪ９２２：平成９年発売）として製品化されている。
【０００５】
【発明が解決しようとする課題】
但し、従来のワイヤレス映像伝送装置では映像信号をアナログ信号のまま変調して送信する方式であるため、回路基板上のノイズや外部電波等の影響により復調後の映像信号のに対するノイズ量（以下Ｓ／Ｎ（映像信号とノイズの比率））が悪くなる問題がある。また上記ＲＧＢ信号ワイヤレスユニットではＲＧＢ信号をアナログの輝度（Ｙ）と色差（Ｒ−Ｙ及びＢ−Ｙ）信号に変換して送信しているため、Ｙ、Ｒ−Ｙ、Ｂ−Ｙそれぞれ専用に複数の３個の発光素子が必要となりユニットの規模が大きくなってしまうという問題もある。
【０００６】
本発明は上記問題に鑑みてなされたもので、液晶プロジェクタとＰＣ映像信号のワイヤレス映像伝送をＳ／Ｎ劣化なくかつ単一の発光素子で行うものである。
【０００７】
【課題を解決するための手段】
上記問題を解決するの手段として、ＰＣの映像信号をデジタル信号に変換し、且つデジタルのパラレル信号をシリアル信号に変換して送受信することで、発光及び受光素子を１つで行うことができ、且つデジタル信号での送受信によりＳ／Ｎが劣化することを防ぐことができる。
【０００８】
【発明の実施の形態】
本発明の第一の実施例を図１に示す。
【０００９】
図１は本発明の第一実施例の構成を示す図であって、ＰＣ等の映像信号源４と、その信号出力をデジタル変換した後、パラレル／シリアル変換し、信号を赤外線の変換して送信する送信部１と、これを受信し、シリアル／パラレル変換して映像信号に戻す受信部３と、受信部３を内蔵し受信部３からの映像信号出力を表示する液晶プロジェクタ等の表示装置２から構成される。
【００１０】
図２は図１の内部の具体的構成を示すブロック図であって、信号源４、送信部１、表示装置２からなる。送信部１は信号源４から出力されるアナログ映像信号をデジタル信号に変換するＡＤ変換器１１と、そのデジタル出力を受けこれをシリアルデータに変換するパラシリパラレル／シリアル変換器１２と、そのシリアル出力を受け赤外線５に変調する赤外線発光素子１３と、前記ＡＤ変換器１１のサンプリングクロックを生成するＰＬＬ１４から構成される。また表示装置２は前記送信部１からの赤外線５を受けて受光してデジタルデータに変換する受信部３と、その出力を受けて各種デジタル処理を行う信号処理部２１と、その信号出力を受けて映像信号を表示する表示素子２２からなり、更に受信部３は受光した赤外線５を受けて電圧レベル信号に変換する赤外線受光素子３１と、その出力を受けてパラレルのデジタルデータに変換するシリパラシリアル／パラレル変換器３２から構成される。
【００１１】
図２において各ブロックの動作を簡単に説明する。
【００１２】
信号源４より送られる水平同期信号（ＨＳＹＮＣ）を送信部１ではまずＰＬＬ４でてい倍してサンプリングクロック（ＣＬＫ）を生成し、また同時に送られるアナログ映像信号を前記サンプリングクロックに基づいてAD変換１１でアナログ−デジタル変換し、パラレル／シリアルパラシリ変換１２により複数ビットのデジタルデータを時間軸方向に１ビットごとに分解する。この信号を赤外線発光素子１３により赤外線５に変調し、表示装置２へ出力する。
【００１３】
また表示装置２は送信部１より送られてくる赤外線信号５を赤外線受光素子３１で受光し、これをシリアル／パラレルシリパラ変換３２で例えば時間軸方向に１ビットごとに分解されたデータを複数ビットのデジタルデータに変換する。信号処理部２１はこれを受け取り、例えば表示素子２２がマトリクス表示装置のような表示素子２２のである場合、その解像度に合うように映像信号の拡大縮小処理等を行う。
【００１４】
ここで、送信部１内のパラレル／シリアルパラシリ変換器１２の具体的構成例を図３に示す。パラレル／シリアルパラシリ変換器１２は、入力されるデジタルＲＧＢ信号（信号１）を輝度・色差（以後ＹＣｂＣｒと略す）に変換するＲＧＢ／ＹＣｂＣｒ変換部121と、そのＲＧＢ／ＹＣｂＣｒ変換部121内の同期回路用クロック（信号２）を生成する分周器125と、ＲＧＢ／ＹＣｂＣｒ変換部121の２４ｂｉｔパラレルデータ出力（信号３）を時間軸方向にシリアル変換するスイッチ回路122と、そのスイッチ回路122のセレクト信号（信号４）を生成するカウンタ回路126と、入力される垂直同期信号（ＶＳＹＮＣ）の前エッジを検出しそれに同期した１クロック分のパルスを発生する微分回路127と、同様に水平同期信号用の１クロック分のパルスを発生する微分回路128と、前記垂直用微分回路127の出力をリセットとし、そのタイミングから例えば２４クロック分カウントするカウンタ回路1210と、同様に水平用微分回路127の出力をリセットとし、そのタイミングから例えば３２クロック分カウントするカウンタ回路1211と、水平及び垂直同期信号よりカウントして映像信号の有効表示期間の間だけイネーブル信号を出力するデコーダ回路129と、前記スイッチ回路122とデコーダ回路129の出力の論理和を行うＯＲ回路123と、前記ＯＲ回路123とカウンタ回路1210及び、1211また及びデコーダ回路129の論理積を行うＡＮＤ回路124からなる。
【００１５】
上記パラレル／シリアルパラシリ変換器１２の詳細な動作を図４、５、６のタイミングチャートを用いて説明する。
【００１６】
まず図４ではＲＧＢ／ＹＣｂＣｒ変換部121とスイッチ回路122の動作を説明する。信号１のようにＲＧＢ２４ｂｉｔのデータが入力されると分周器125から出力されるクロック（信号２）に同期してＲＧＢ／ＹＣｂＣｒ変換部121はＹＣｂＣｒ２４ｂｉｔ（信号３）に変換する。ここで例えばＹＣｂＣｒは次のような計算式で演算される。
【００１７】
【数１】
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ
Ｃｂ＝０．７１３（Ｂ−Ｙ）＋１２８
Ｃｒ＝０．５６４（Ｒ−Ｙ）＋１２８
上記計算式を行うには例えばビットシフトと加算器を用いればよい。スイッチ回路122はこれを入力し、カウンタ回路126のタイミング（信号４）で２４入力から１つを選択して出力する。その結果信号５のようになり、例えばＹの７ｂｉｔ目から始まり、Ｃｒの０bitｂｉｒ目で終わるような２４クロック周期のシリアルデータとなる。
【００１８】
次に図５では水平周期におけるスイッチ回路122以降の動作を説明する。スイッチ回路122の出力（信号５）は映像信号の有効期間中は図のようにＹＣｂＣｒの正しいデータであるが、それ以外は不定領域であるため、デコーダ回路129により有効期間中のみＬとなるイネーブル信号を生成（信号６）し、ＯＲ回路123により信号５，６の論理和をとり、信号７を生成する。これにより有効表示期間外の領域はＨレベルとなる。またデコーダ回路129では信号６以外に信号１０のような有効表示期間の前に１クロック分だけＬとなる信号も発生させる。さらに水平用カウンタ回路1210からは信号８のように入力される水平同期信号に同期しかつ２４クロック分だけＬとなる信号が発生される。これら信号７，８，１０の論理積をとり、最終的にＡＮＤ回路２４の出力に信号１１のようなシリアルデータを生成する。
【００１９】
同様に図６では垂直周期におけるスイッチ回路122以降の動作を説明する。スイッチ回路122の出力はＯＲ回路123により信号７を生成する。これにより有効表示期間外の領域はＨレベルとなる。またデコーダ回路129及び水平用カウンタ回路1210では図５と同様に信号１０，８のような信号が発生される。さらに垂直用カウンタ回路1211からは信号９のように入力される垂直同期信号に同期しかつ３２クロック分だけＬとなる信号が発生される。これら信号７，８，９，１０の論理積をとり、ＡＮＤ回路２４の出力にし最終的に信号１１のようなシリアルデータを生成する。
【００２０】
以上のように信号１１では映像信号（ＹＣｂＣｒ）のシリアルデータの他に水平・垂直同期信号が加算され、一つの信号に全ての映像情報を含むことができ、これにより赤外線発光素子を一つにすることができる。
【００２１】
ここで、信号１１のフォーマットの意味について簡単に説明する。一般的にＹＣｂＣｒのデジタルデータはＹ＝Ｃｂ＝Ｃｒ＝０もしくは２５５（２５６階調時）となるような組み合わせは存在しない。これを利用して本発明ではＹＣｂＣｒの映像信号に水平垂直同期信号を挿入している。即ちＹ＝Ｃｂ＝Ｃｒ＝０もしくは２５５となるような組み合わせは存在しないことからシリアルデータとしてＹＣｂＣｒの期間内は２４クロック以上連続してＬ又はＨとなることはない。よって映像のブランキング期間はＨとし、水平同期信号は２４クロック分Ｌ、垂直同期信号は３２クロック分Ｌとすることで、ＹＣｂＣｒの有効表示期間と区別することができる。またＹＣｂＣｒの有効表示期間の前に１クロック分のＬ期間を設けたのは、有効表示期間の開始位置を示すためのフラグである。即ち前記開始位置フラグの前は２４クロック以上Ｈであり、このような組み合わせもＹＣｂＣｒの有効表示期間内には存在しないため、これを開始位置フラグとして区別することができる。このようにＹＣｂＣｒの特性を利用することにより、水平垂直同期信号や映像開始位置フラグを挿入することができる。
【００２２】
次に受信部２内のシリアル／パラレルシリパラ変換器３２の具体的構成例を図７に示す。シリアル／パラレルシリパラ変換器３２は、入力されるシリアルのデジタルＹＣｂＣｒ信号を順に取り込むためのシフトレジスタ321と、前述の映像開始位置フラグをシリアルデータより検出するための映像開始フラグ検出部324と、シリアルデータより水平同期信号を検出するためのＨ検出器327と、このＨ検出器327の駆動用クロックを発生する水晶328と、Ｈ検出器327より取り出した水平同期信号より前記シフトレジスタ321等の駆動用のクロック（以下ＭＣＬＫ）を発生するためのＰＬＬ329と、シリアルデータをパラレルに変換するためのＤＦＦ322と、ＭＣＬＫより分周して前記ＤＦＦ322を駆動するためのクロック（以下ＣＬＫ）を生成する分周器325と、ＤＦＦ322の出力をＲＧＢ信号に変換するＹＣｂＣｒ／ＲＧＢ変換器323と、ＭＣＬＫをもとにシリアルデータより水平垂直同期信号を検出するためのＨＶ検出器326とからなる。
【００２３】
以下、シリアル／パラレルシリパラ変換器３２の動作を説明する。まずシリアル／パラレルシリパラ変換器３２の動作の基準となるＭＣＬＫを生成するため、まずＨ検出器327により水平同期信号を検出する。このＨ検出器327の構成例を図８に示す。水晶328のクロック周波数を例えばシリアルデータと同じ周波数に設定したとすると、シフトレジスタ3271で水晶クロックをもとにシリアルデータを取り込む。パラレル／シリアルパラシリ変換器１２のところで述べたように水平同期信号は２４クロック分Ｌであるため、シフトレジスタ3271の出力をインバータ3272で反転し２４入力のＡＮＤ回路3273に入力することにより２４クロック連続してＨの時だけＨを出力する。これにより、水平同期信号を検出することができる。
【００２４】
ＰＬＬ329は検出した水平同期信号を元にてい倍しＭＣＬＫを生成する。映像開始フラグ検出部324はＭＣＬＫのタイミングでシリアルデータを取り込み、映像開始位置を検出する。この映像開始フラグ検出部324の構成例を図９に示す。
【００２５】
シフトレジスタ3241でＭＣＬＫをもとにシリアルデータを取り込む。パラレル／シリアルパラシリ変換器１２のところで述べたように映像開始フラグは２４クロック分以上Ｈが続いた後1クロック分だけＬとなるため、シフトレジスタ3241の出力の内、上位２３ｂｉｔはそのまま、下位１ｂｉｔはインバータ3242で反転して２４入力のＡＮＤ回路3243に入力することにより、映像開始フラグが来た時だけＨを出力する。これにより、映像開始位置を検出することができる。この映像開始フラグ検出部324の出力タイミングで分周器325をリセットし、送られてくるシリアルデータが例えば２４ｂｉｔのデータの繰り返しであれば、２４分周して２４ｂｉｔのデータがすべて揃ったところで立ち上がるようなＣＬＫを生成する。このＣＬＫによりＤＦＦ322でデータをラッチすることで、シリアルデータを元のパラレル２４ｂｉｔにもどす戻すことができる。さらにその出力をするＹＣｂＣｒ／ＲＧＢ変換器323によりＲＧＢに変換する。ここで例えばＲＧＢは次のような計算式で演算される。
【００２６】
【数２】
Ｒ＝Ｙ＋１．４０２（Ｃｒ−１２８）
Ｇ＝Ｙ−０．３４４（Ｃｂ−１２８）−０．７１４（Ｃｒ−１２８）
Ｂ＝Ｙ＋１．７７２（Ｃｂ−１２８）
上記計算式を行うには例えばビットシフトと加算器を用いればよい。ＨＶ検出器326はＭＣＬＫをもとにシリアルデータより水平垂直同期信号を検出する。このＨＶ検出器326の構成例を図１０に示す。基本的な動作は図８のＨ検出器327と同じで、クロックがＭＣＬＫに変わったところと、垂直同期信号の検出用に３２入力のAND3263を用いているところが違っているが動作的には同じで、垂直同期信号は３２クロック分Ｌであるため、シフトレジスタ3261の出力をインバータ3262で反転し３２入力のＡＮＤ回路3263に入力することにより３２クロック連続してＨの時だけＨを出力する。これにより、垂直同期信号を検出することができる。水平同期信号検出は図８と同じであるため説明は省略する。
【００２７】
以上述べてきたように送信部１でパラレルのデジタルデータデジタル信号をシリアルに変換し、且つＲＧＢ信号をＹＣｂＣｒ信号に変換することで、水平垂直同期信号を映像信号に挿入することができ、これにより赤外線発光素子１３を最小の１つで構成することができる。また受信部でもＹＣｂＣｒ信号に挿入された水平垂直同期信号を簡単な論理回路で検出することができ、全体として小規模な回路構成で映像信号のワイヤレス伝送を行うことができる。
【００２８】
図１１に本発明の第二の実施例を示す。
【００２９】
図１１は第二の実施例を示すブロック図であって、第一の実施例の構成例である図２に対応する部分には同一符号をつけている。異なる部分は送信部１内にフレームレート変換部１５が追加され、また表示装置２内にフレームレート変換部２３が追加されされたところである。それ以外は第一の実施例と同じであるので説明は省略する。
【００３０】
本実施例の特徴は、フレームレート変換部を送信部１及び表示装置２に設け、送信部１側で映像信号のフレームレートを落として送信し、表示装置２側でフレームレートを上げて再生表示することにより、赤外線でのシリアルデータの転送速度を落とすことができ、これにより安価で低速な赤外線発光／受光素子を用いることができることである。
【００３１】
第二の実施例の動作を図１１をもとに簡単に説明する。信号源より送られるアナログの映像信号をＡＤ変換器１１でデジタル信号に変換した後、フレームレート変換部１５へ入力される。フレームレート変換部１５ではＸＧＡ（１０２４×７６８画素）６０Ｈｚの信号規格が入力されたとすると、例えば解像度は変えずにフレームレートを０．２Ｈｚまで落とす。フレームレート変換部１５はフレームメモリを用いた汎用のフレームレート変換ＬＳＩを用いれば実現できる。フレームレート変換部１５以降のパラレル／シリアルパラシリ変換部１２から表示装置２側のシリアル／パラレルシリパラ変換部３２までの処理は第一の実施例と同じであるので説明は省略する。表示装置２側のフレームレート変換部２３では送られてきた０．２ＨｚのＸＧＡ信号をもとの６０Ｈｚまでフレームレートを上げる。ここで、フレームレートを０．２Ｈｚまで落とした場合、シリアルデータの転送速度は下記のように計算される。
【００３２】
【数３】
１０２４×７６８×３(ＹＣｂＣｒ)×８(ｂｉｔ)×０．２＝３．８Ｍｂｐｓ
上記計算式のようにフレームレートを０．２Ｈｚまで落とすとシリアルデータの転送速度は３．８Ｍｂｐｓまで下げることができる。
【００３３】
以上のように本実施例では、フレームレート変換を行うことにより安価で低速な赤外線受発光素子、例えばＰＣ等で採用されているＩｒＤＡモジュール（転送速度４Ｍｂｐｓ）を使うことが出来る。
【００３４】
図１２及び１４に本発明の第三の実施例を示す。
【００３５】
図１２及び１４は本発明の第三の実施例を示すブロック図であって、第一の実施例の構成例である図３及び図７に対応する部分には同一符号をつけている。異なる部分は図１２においてＲＧＢ／ＹＣｂＣｒ変換部121aとスイッチ回路122aとカウンタ回路126a、図１４においてシフトレジスタ321aとＤＦＦ322aとＹＣｂＣｒ／ＲＧＢ変換器323aである。それ以外は第一の実施例と同じであるので説明は省略する。
【００３６】
本実施例の特徴は、ＲＧＢ／ＹＣｂＣｒ変換において、第一の実施例では４：４：４のＹＣｂＣｒ変換を行っていたのに対し、本実施例では４：２：２のＹＣｂＣｒ変換を用いることで、シリアルデータのビット数を２４から１６に減らすことができ、これにより転送速度も２／３に下げることができることである。
【００３７】
第二、第三の実施例の動作を図１３のタイミングチャートをもとに簡単に説明する。信号源よりＲＧＢの２４ｂｉｔ信号（信号１）が入力されるとＲＧＢ／ＹＣｂＣｒ変換部121aでは４：２：２のＹＣｂＣｒ（１６ｂｉｔ）に変換する。その際信号３のように色差ＣｂとＣｒは１画素とびに順に出力される（一般にＣｂＣｒ多重と呼ばれる４：２：２の規格である）。スイッチ回路122aはこれを入力し、カウンタ回路126aのタイミング（信号４）で１６入力から１つを選択して出力する。その結果信号５のよう１６クロック周期のシリアルデータとなる。それ以降のＡＮＤ回路１２４までの動作は第一の実施例と同じであるので説明は省略する。
【００３８】
次に受信部２内のシリアル／パラレルシリパラ変換器３２の動作を図１４をもとに説明する。シフトレジスタ321aでＭＣＬＫをもとにシリアルデータを順に取り込む。映像開始フラグ検出部324の出力タイミングで分周器325をリセットし、送られてくるシリアルデータが１６ｂｉｔのデータの繰り返しであるため、１６分周して１６ｂｉｔのデータがすべて揃ったところで立ち上がるようなＣＬＫを生成する。このＣＬＫによりＤＦＦ322aでデータをラッチすることで、シリアルデータを元のパラレル１６ｂｉｔにもどす戻すことができる。さらにその出力をするＹＣｂＣｒ／ＲＧＢ変換器323aによりＲＧＢに変換する。その際色差ＣｂＣｒは２画素に１回送られてくるため、ＲＧＢに変換する際も、Ｙは１画素ごと、ＣｂＣｒは２画素ごとにデータを更新してＲＧＢに変換することになる。それ以外は第一の実施例と同じであるので説明は省略する。
【００３９】
以上のように本実施例では、４：２：２のＹＣｂＣｒを用いることで、シリアルデータの転送速度を２／３に下げることができる。また本実施例に対し、第二の実施例で述べたフレームレート変換による方式を併用して更に転送速度を落とすこともできる。
【００４０】
図１５に本発明の第四の実施例を示す。
【００４１】
図１５は第四の実施例を示すブロック図であって、第一の実施例の構成例である図２に対応する部分には同一符号をつけている。異なる部分は送信部１内に圧縮処理部１６が追加され、また表示装置２内に展開処理部２４が追加されされたところである。それ以外は第一の実施例と同じであるので説明は省略する。
【００４２】
本実施例の特徴は、圧縮処理部を送信部１に設けて映像信号を圧縮して送信し、展開処理部を表示装置２に設けて圧縮されたデータを展開することにより、送信するデータ量が減り、赤外線でのシリアルデータの転送速度を落とすことができることである。
【００４３】
第四の実施例の動作を図１５をもとに簡単に説明する。信号源より送られるアナログの映像信号をＡＤ変換器１１でデジタル信号に変換した後、圧縮処理部１６へ入力される。圧縮処理部１６では、例えばＪＰＥＧによる圧縮処理を行い、送信するデータ量を低減させる。圧縮処理部１６以降のパラレル／シリアルパラシリ変換部１２から表示装置２側シリアル／パラレルシリパラ変換部３２までの処理は第一の実施例と同じであるので説明は省略する。表示装置２側の展開処理部２４では送られてきたＪＰＥＧデータをもとの映像信号に戻す処理を行う。ここで、圧縮処理部１６及び展開処理部２４は汎用のＪＰＥＧ処理用ＬＳＩを用いれば実現できる。
【００４４】
なお本実施例では、圧縮／展開処理としてＪＰＥＧを例として用いたが、ランレングス圧縮など他の圧縮／展開処理でもよい。またＪＰＥＧの場合、一般的に色差処理となるため、パラレル／シリアルパラシリ変換部１２内のＲＧＢ／ＹＣｂＣｒ変換部、及びシリアル／パラレルシリパラ変換部３２内のＹＣｂＣｒ／ＲＧＢ変換部はなくてもよい。さらに本実施例に対し、第二の実施例で述べたフレームレート変換による方式を併用して更に転送速度を落とすこともできる。
【００４５】
以上のように圧縮／展開処理を併用することにより、第一の実施例に比べてシリアルデータの転送速度を低減させることができる。
【００４６】
以上、第一から第四の実施例では、赤外線で映像信号や制御信号を送信していたが、電波等の電磁波又は光であればなんでもよい。
【００４７】
【発明の効果】
以上説明したように本発明によれば、液晶プロジェクタとＰＣ映像信号のワイヤレス映像伝送を単一の発光素子で行うことがで、かつＳ／Ｎ劣化を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第一実施例の構成例を説明する図。
【図２】第一実施例の具体例を説明する図。
【図３】第一実施例の具体例を説明する図。
【図４】第一実施例の動作を説明する図。
【図５】第一実施例の動作を説明する図。
【図６】第一実施例の動作を説明する図。
【図７】第一実施例の具体例を説明する図。
【図８】第一実施例の具体例を説明する図。
【図９】第一実施例の具体例を説明する図。
【図１０】第一実施例の具体例を説明する図。
【図１１】本発明の第二実施例を説明する図。
【図１２】本発明の第三実施例を説明する図。
【図１３】第三実施例の動作を説明する図。
【図１４】第三実施例の具体例を説明する図。
【図１５】第四実施例の具体例を説明する図。
【符号の説明】
１…送信部、１１…ＡＤ変換、１２…パラレル／シリアルパラシリ変換、１３…赤外線発光素子、１４…ＰＬＬ、１５…フレームレート変換、１６…圧縮処理、121…ＲＧＢ／ＹＣｂＣｒ変換、121a…ＲＧＢ／ＹＣｂＣｒ変換、122…スイッチ、122a…スイッチ、123…ＯＲ回路、124…ＡＮＤ回路、125…分周器、126…カウンタ回路、126a…カウンタ回路、127…微分回路、128…微分回路、129…デコーダ、1210…カウンタ回路、1211…カウンタ回路、２…表示装置、２１…信号処理、２２…表示素子、２３…フレームレート変換、２４…展開処理、３…受信部、３１…赤外線受光素子、３２…シリアル／パラレルシリパラ変換、321…シフトレジスタ、321a…シフトレジスタ、322…ＤＦＦ、322a…ＤＦＦ、323…ＹＣｂＣｒ／ＲＧＢ変換、323a…ＹＣｂＣｒ／ＲＧＢ変換、324…映像開始フラグ検出、325…分周器、326…ＨＶ検出、327…Ｈ検出、328…水晶、329…ＰＬＬ、3271…シフトレジスタ、3272…インバータ、3273…ＡＮＤ回路、3241…シフトレジスタ、3242…インバータ、3243…ＡＮＤ回路、3261…シフトレジスタ、3262…インバータ、3263…ＡＮＤ回路、3264…インバータ、3265…ＡＮＤ回路、４…信号源、５…赤外線。
【図１】
0003707366.tif 000002
【図２】
0003707366.tif 000003
【図３】
0003707366.tif 000004
【図４】
0003707366.tif 000005
【図５】
0003707366.tif 000006
【図６】
0003707366.tif 000007
【図７】
0003707366.tif 000008
【図８】
0003707366.tif 000009
【図９】
0003707366.tif 000010
【図１０】
0003707366.tif 000011
【図１１】
0003707366.tif 000012
【図１２】
0003707366.tif 000013
【図１３】
0003707366.tif 000014
【図１４】
0003707366.tif 000015
【図１５】
0003707366.tif 000016