(57)【特許請求の範囲】
【請求項１】
放電空間を有する反応容器を備え、帯状部材を長手方向に連続的に移動させ、前記反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｐ型またはｎ型の非単結晶半導体薄膜を形成する薄膜形成装置において、
前記放電空間に設置されたカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成すると共に、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋３０Ｖ以上の正電位に維持させ、該正電位を前記しきり状電極により放電空間を介して前記帯状部材上にバイアス印加し、１オングストローム毎秒以上の堆積速度で非単結晶半導体薄膜を形成するようにしたことを特徴とする非単結晶半導体薄膜の形成装置。
【請求項２】
前記しきり状電極は、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられていることを特徴とする請求項１に記載の非単結晶半導体薄膜の形成装置。
【請求項３】
前記しきり状電極は、その形状がフィン状またはブロック状であることを特徴とする請求項１または請求項２に記載の非単結晶半導体薄膜の形成装置。
【請求項４】
前記しきり状電極は、該しきり状電極の相隣り合う間隔が、放電を生起維持するに充分な間隔であることを特徴とする請求項２または請求項３に記載の非単結晶半導体薄膜の形成装置。
【請求項５】
前記しきり状電極の相隣り合う間隔は、２ｃｍ以上１０ｃｍ以下であることを特徴とする請求項４に記載の非単結晶半導体薄膜の形成装置。
【請求項６】
前記しきり状電極は、その先端部が帯状部材との間で材料ガスの通る隙間を隔てて、該帯状部材に近接配置されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
【請求項７】
前記しきり状電極は、その帯状部材との最近接距離は、５ｃｍ以下で、しかも互いに物理的に接触することがない距離であることを特徴とする請求項６に記載の非単結晶半導体薄膜の形成装置。
【請求項８】
前記しきり状電極は、材料ガスが通過する複数の通気孔を有していることを特徴とする請求項１〜請求項７のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
【請求項９】
前記材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるように構成されていることを特徴とする請求項１〜請求項８のいずれか１項に記載の非単結晶半導体薄膜の形成装置。
【請求項１０】
帯状部材を長手方向に連続的に移動させ、反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｐ型またはｎ型の非単結晶半導体薄膜を形成する薄膜形成方法において、前記放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋３０Ｖ以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加し、１オングストローム毎秒以上の堆積速度で非単結晶半導体薄膜を形成することを特徴とする非単結晶半導体薄膜の形成方法。
【請求項１１】
前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極と前記帯状部材との間のすきまを通り、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１０に記載の非単結晶半導体薄膜の形成方法。
【請求項１２】
前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極間の隙間を通り、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１０に記載の非単結晶半導体薄膜の形成方法。
【請求項１３】
前記材料ガスは、前記帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けられたしきり状電極に設けたガス穴を通り、複数の前記しきり状電極を順次横切るように流れることによって、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１０に記載の非単結晶半導体薄膜の形成方法。
【請求項１４】
前記材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるようにして、非単結晶半導体薄膜を形成するようにしたことを特徴とする請求項１０〜１３のいずれか１項に記載の非単結晶半導体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は非単結晶半導体薄膜の形成装置および方法に係り、特に、太陽電池等の光起電力素子を連続的に作成する装置および方法、例えば、アモルファスシリコンやアモルファスシリコン合金を用いた太陽電池等の光起電力素子を大量生産する装置に関するものである。
【０００２】
【従来の技術】
基板上に光起電力素子等に用いる半導体機能性堆積膜を連続的に形成する方法として、各種半導体層を形成するための独立した成膜室を設け、これらの各成膜室はゲートバルブを介したロードロック方式にて連結され、基板を各成膜室へ順次移動して各種半導体層を形成する方法が知られている。
量産性を著しく向上させる方法としては、米国特許第４，４００，４０９号明細書には、ロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法が開示されている。
この方法によれば、長尺の帯状部材を基板として、複数のグロー放電領域において必要とされる導電型の半導体層を堆積形成しつつ、基板をその長手方向に連続的に搬送することによって、半導体接合を有する素子を連続形成することができるとされている。
【０００３】
【発明が解決しようとする課題】
しかしながら、数百メートルにもおよぶ帯状基板上に半導体層を形成するには数時間におよぶ成膜時間を要し、均一で再現性が良い放電状態を維持制御し半導体層を形成する必要がある。長尺の帯状部基板の始端から終端までの全体にわたって、さらに高品位で均一な半導体堆積膜を連続的にかつ収率良く形成する手法が必要である。
さらに、光起電力素子のｐ型半導体層またはｎ型半導体層については、例えばアモルファスシリコン等の薄膜半導体を用いる場合、それぞれジボラン（Ｂ2Ｈ6）ホスフィン（ＰＨ3）等のドーパントとなる元素を含む原料ガスを主原料ガスであるシラン等に混合してグロー放電分解することにより所望の導電型を有する半導体膜が得られるわけだが、とりわけ、ｐ型半導体層またはｎ型半導体層を非単結晶薄膜であるマイクロクリスタルシリコン薄膜で実現するためには、本質的に膜形成条件依存性が非常に大きく膜形成条件の少しのふれ（ずれ）に対して非常に敏感であることから、なんらかの原因でマイクロクリスタルシリコンの形成最適条件からはずれると、たちまちアモルファスなシリコン薄膜になってしまうという物性的な特徴がある。
これは、アモルファスなシリコンの形成最適条件とマイクロクリスタルシリコンの形成最適条件との境目が急峻（クリティカル）に変化するためである。
マイクロクリスタルなｐ型半導体層またはｎ型半導体層を形成するための従来技術としては、材料ガスとなるシラン（ＳｉＨ4）等にドーパントとしてジボラン（Ｂ2Ｈ6）、ホスフィン（ＰＨ3）等を混合し、さらに水素（Ｈ2）で大量希釈（１０倍ないし１００倍以上）することや、高周波電力を高く投入することなどが行われていたが、これとて十分とは言えない方法であった。
また、これらの方法は、ガスを大量に消費することや電力を大量に消費することになるため、コストダウンという観点から見ると非常に不利な方法でもあった。
【０００４】
さらに、従来技術の典型的な放電容器内構造では、基板を含む接地されたアノード電極全体の面積は、カソード電極の面積に比べて非常に大きくなっている場合が多く、そのようなカソード電極では、投入される高周波電力のほとんどはカソード電極近傍で消費されてしまう結果、カソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が活発となり、薄膜形成レートは高周波電力投入側すなわちカソード電極近傍でのみ大きくなってしまい、たとえ高周波電力を大きく投入していったとしても、アノード電極である基板側への高周波電力は十分に大きく投入されることはなく、所望のとおりの高い堆積速度でもってマイクロクリスタルな半導体薄膜を形成することが困難であり、ましてや良質なマイクロクリスタルな半導体薄膜を得ることは誠に困難なことであった。
【０００５】
さらに、従来技術の典型的な放電容器内構造、すなわち基板を含む接地されたアノード電極全体の面積がカソード電極の面積に比べて非常に大きな構造の放電容器において、直流（ＤＣ）電源等を用いてカソード電極へ正の電位（バイアス）を印加する手法も行われてはいるが、このような系では直流電源という２次的な手段を用いている結果、プラズマ放電に直流電流が流れてしまう系であるが故に、直流電圧バイアスを大きくしていくとスパーク等の異常放電が起こってしまい、これを抑制し安定な放電を維持することが非常に困難であった。
したがって、プラズマ放電に直流電圧を印加することの効果が有効かどうか不鮮明であった。これは直流電圧と直流電流とを分離できていない系であることに起因する。
すなわち、プラズマ放電に対して効果的に直流電圧だけを印加する手段が望まれていた。
また、光起電力素子のｐ型半導体層やｎ型半導体層は、素子特性の観点からその層厚が高々数百オングストロームと非常に薄く設定される場合が多く、とりわけ積層型光起電力素子の形成時には、その層厚の均一性、膜の密着性、ドーパントのドーピング効率、特性の均一性、再現性が素子の特性に影響するだけでなく、素子の歩留にも大きく影響するものである。
このようなことから、空間的にも時間的にも均一でかつ再現性よくマイクロクリスタルシリコン薄膜を得るためには、長時間にわたってなお一層の放電安定性を向上させ、再現性を向上させ、均一性を向上させた形成方法および装置が要求される。さらに装置のスループットを向上させ、コストダウンを測ろうとする場合、半導体薄膜の品質を維持したまま、堆積速度を大きくすることが可能である形成方法および装置が要求される。さらに、ｐ型半導体層またはｎ型半導体層の基本特性は、電気的、光学的に光起電力素子の特性を大きく左右し、特に積層型光起電力素子においては、極めて良好なｐｎ接合が必要とされるため、ドーピング効率が良くより高品位なｐ型半導体層またはｎ型半導体層を再現性よく均一にかつ連続的に形成し得るための方法および装置が要求される。
【０００６】
そこで、本発明は、上記従来のものにおける課題を解決し、連続して移動する帯状部材上に、大きな堆積速度で、大面積にわたって高い光電変換効率を有し、高品質で均一性の優れた、再現性が高く欠陥の少ない非単結晶半導体薄膜、とりわけ太陽電池等の光起電力素子を大量に連続的に作成する薄膜形成装置および方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、非単結晶半導体薄膜の形成装置および方法を、つぎのように構成したものである。
すなわち、本発明の薄膜の形成装置は、放電空間を有する反応容器を備え、帯状部材を長手方向に連続的に移動させ、前記反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｐ型またはｎ型の非単結晶半導体薄膜を形成する薄膜形成装置において、前記放電空間に設置されたカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成すると共に、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋３０Ｖ以上の正電位に維持させ、該正電位を前記しきり状電極により放電空間を介して前記帯状部材上にバイアス印加し、１オングストローム毎秒以上の堆積速度で非単結晶半導体薄膜を形成するようにしたことを特徴としている。
本発明の上記薄膜の形成装置は、前記しきり状電極は帯状部材の搬送方向に平行にまたは垂直に所定の間隔で複数設けた構成を採り、その形状としてフィン状またはブロック状とすることができる。
そして、このしきり状電極は、該しきり状電極の相隣り合う間隔を、放電を生起維持するに充分な間隔とし、その相隣り合う間隔は、２ｃｍ以上１０ｃｍ以下とすることが好ましい。
また、そのしきり状電極は、その先端部が帯状部材との間で材料ガスの通る隙間を隔てて、該帯状部材に近接配置し、その帯状部材との最近接距離は、５ｃｍ以下で、しかも互いに物理的に接触することがない距離とすることが好ましい。
また、このしきり状電極には、材料ガスが通過する複数の通気孔を形成してもよく、また、本発明においてはこの材料ガスは、放電空間を帯状部材の搬送方向とは反対方向に流れるように構成することができる。
本発明において、カソード電極の材料としては、ステンレスおよびその合金、アルミニウムおよびその合金等が考えられるが、その他に、導電性性質をもった材質であれば特にこれらに限った材質である必要はない。アノード電極材料に関しても同様である。
さらに、本発明の薄膜の形成方法は、帯状部材を長手方向に連続的に移動させ、反応容器の放電空間へ材料ガスを導入し、高周波電力を印加して該材料ガスをプラズマ放電によって分解し、前記移動する帯状部材上に大きな堆積速度でｐ型またはｎ型の非単結晶半導体薄膜を形成する薄膜形成方法において、前記放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を前記帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して＋３０Ｖ以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加し、１オングストローム毎秒以上の堆積速度で非単結晶半導体薄膜を形成することを特徴としている。
【０００８】
【発明の実施の形態】
本発明は、本発明者らの上記した本発明の目的を達成すべく鋭意研究を重ねた結果、完成に至ったものであり、上記の構成により、数百メートルにもおよぶ帯状部材に半導体層を形成するといった長時間におよぶ成膜時間全体にわたって、均一で再現性が良い放電状態を維持制御し半導体層を形成することが可能となり、長尺の帯状部材の始端から終端までの全体にわたって、高品位で均一な半導体堆積膜を連続的にかつ収率良く形成可能となる。
また、本発明の装置を用いることは、光起電力素子のｐ型半導体層またはｎ型半導体層をマイクロクリスタルシリコン薄膜で実現する際には特に有効であり、長時間にわたって放電安定性を向上させ、再現性を向上させ、均一性を向上させ、空間的にも時間的にも均一でかつ再現性よくマイクロクリスタルシリコン薄膜の形成が実現可能となる。
また、本発明の装置を用いることは、特に積層型光起電力素子において、極めて良好なｐｎ接合を実現させることができ、より高品位な光起電力素子を再現性よく均一にかつ連続的に形成し得ることが可能となる。
また、本発明の装置を用いることは、特にｐ型半導体層またはｎ型半導体層をマイクロクリスタルシリコン薄膜で形成する場合に、高品位な該薄膜層を比較的高い堆積速度で実現することが可能となり、装置のスループットを大幅に向上させることが可能となる。
【０００９】
本発明においては、従来の技術において欠点であるところのカソード電極近傍というある限られた部分のみにおいて材料ガスの励起、分解反応が促進されることなく、放電空間全体、どちらかといえば帯状部材を含むアノード電極側において上述の材料ガスの励起、分解反応を促進し、比較的高い堆積速度をもってして、該帯状部材上へ効率よく薄膜を堆積さることができる。
すなわち、カソードヘ投入される高周波電力量をうまく調整し、投入される高周波電力より有効に利用して放電空間内に導入される材料ガスを効率的に励起、分解し、しかも高品位な非単結晶半導体薄膜を該帯状部材上へ均一で再現性よく比較的高い堆積速度でもって形成することが可能となる。
【００１０】
本発明は、上記したとおり、グロー放電空間に設置された高周波電力印加カソード電極の放電に接する空間における表面積が、帯状部材を含む接地された電極全体（アノード電極）の放電空間における表面積よりも大きくし、さらにグロー放電を生起しｉ型半導体薄膜形成時のカソード電極の電位（自己バイアス）を、投入する高周波電力を調整することを併用することによって、＋３０Ｖ以上に維持した状態にて、ｐ型またはｎ型半導体薄膜を堆積することを特徴とするものであるが、さらに、前記しきり状電極を前記帯状部材の搬送方向に複数設置し、前記しきり状電極各々の間隔は隣り合う前記しきり状電極の間における放電が生起維持するに充分な間隔を有することにより、カソード電極には比較的大きな正電位をセルフバイアスにて生起維持することが可能となる。
このことは、別途設けた直流（ＤＣ）電源等を用いたバイアス印加方法等とは異なり、スパーク等による異常放電の発生を抑制することができる結果、放電を安定して生起維持することが可能となり、なおかつ、正の自己バイアスが生起されたカソード電極の一部、すなわちしきり状電極の先端部が前記帯状部材に対して比較的近接していることから、生起された比較的大きな正電位を前記帯状部材状の堆積膜に対して、放電空間を介して効率良く安定してバイアス印加することが可能となる。
これは、従来型の典型であるカソード電極面積がアノード（接地）電極面積に対して小さい平行平板型のカソード電極構造において、例えば単にカソード／基板間距離を短くする方法や直流電源を併用して直流電圧をカソードヘ印加する方法等とは明らかに異なるセルフバイアス電位であり、直流バイアス印加効果である。
【００１１】
本発明の装置においては、ｎ型非単結晶半導体薄膜またはｐ型非単結晶半導体薄膜を上述の装置にて形成することを特徴とし、カソード電極が正電位に維持されることにより、帯状部材状の堆積膜に対して正電荷をもつイオンを照射する方向にバイアス印加されるため、プラズマ放電内に存在するイオンが帯状部材の方向へより効率よく加速されいわゆるイオンボンバートメントによって堆積膜表面に効果的にエネルギーを与える結果、比較的高い堆積速度においても膜の構造緩和が促進され、ドーパントのドーピング効率が向上し、膜の良質化、緻密化が向上し、低抵抗なマイクロクリスタルな半導体薄膜を比較的容易に得ることができる。ｎ型非単結晶半導体薄膜またはｐ型非単結晶半導体薄膜の形成に際しては、上述のカソード電極電位の値は形成する薄膜の特性を大きく左右し、良質なｐ型もしくはｎ型のマイクロクリスタルな半導体層を比較的高い堆積速度にて均一性よくかつ再現性よく実現するために、上述の通りカソード電極の電位を＋３０Ｖ以上、望ましくは＋１００Ｖ以上、さらに望ましくは＋１５０Ｖ以上に維持した状態で薄膜を堆積することが好ましい。
【００１２】
また、本発明においては、放電空間に導入する材料ガスの流れる方向を、帯状部材の搬送方向とは反対の方向へ流れるようにすることにより、ｎ型層やｐ型層の膜質を向上させることができる。
すなわち、光起電力素子におけるｎ型層やｐ型層の堆積について考えると、堆積用真空容器の出口付近、すなわち材料ガス流の上手側では材料ガスであるＳｉＨ4、Ｈ2、ドーピングガスを各マスフローコントローラにて調整した流量比に近い混合ガスでの放電となり、一方堆積用真空容器の入口付近、すなわち材料ガス流の下手側では比較的ＳｉＨ4ガスやドーピングガスの分圧が小さくＨ2分圧の大きな放電となり、どちらかと言うとＨ2プラズマ放電に近い放電となる。
このことは、ｎ型層やｐ型層を形成する場合、膜の形成初期ではＨ2プラズマ効果がより強く下地のクリーニング等の効果があり、膜の形成後半では材料ガス流量によって決まる所望のｎ型層やｐ型層を形成できるという効果があり、ｎ型層やｐ型層単体での膜質が向上するとともに光起電力素子の特性という観点からも非常に効果的である。
【００１３】
【実施例】
以下、本発明の光起電力素子を連続的に製造する方法の装置例および実施例を示すが、本発明はこれらによって何ら限定されるものではない。
【００１４】
＜装置例１＞
図１は、本発明の放電容器内の特徴を示した模式的断面図である。
図２で示したカソード電極例と同様の構造をもつカソード電極１００２が、接地（アノード）電極１００４上に絶縁ガイシ１００９によって電気的に絶縁されて設置され、該カソード電極上を導電性帯状部材１０００が不図示の複数のマグネットローラで支えられ、下に位置するカソード電極および上に位置するランプヒーター１００５に物理的に接することなく矢印で示される方向へ移動するような構造である。
材料ガスはガス導入管１００７から導入され、帯状部材とカソード電極の間を通り排気口１００６から不図示の真空ポンプによって排気される。カソード電極およびアノード電極材料としては、ＳＵＳ３１６を用いた。
カソード電極に不図示の高周波電源から高周波を印加し、生起されるグロー放電の放電領域は、カソード電極の一部であるところの複数接地されたしきり状電極１００３どうしのすきまおよび帯状部材とカソード電極との間の空間であり、上部の該導電性帯状部材で閉じ込められた領域となる。
【００１５】
このような構造の放電容器を用いた場合、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも大きなものとなる。
さらに、帯状部材１０００とカソード電極の一部であるフィン状もしくはブロック状形状をしたしきり状電極１００３との最近接距離（図中Ｌ１）が５ｃｍ以下の範囲内とするのが効果的である。
さらに、複数設置されたしきり状電極１００３どうしの間隔は放電が生起維持するに充分な間隔を有し、その適度な間隔（図中Ｌ２）が、３ｃｍ以上１０ｃｍ以下の範囲内とするのが効果的である。
一方、従来型カソード電極の一般的な模式図を図５に示す。
この図から明らかなように、放電空間に接するカソード電極２００２の表面積は、同じく放電空間に接する導電性帯状部材２０００を含む接地されたアノード電極２００４全体の表面積に比べて小さい構造となる。
すなわち、カソード電極の面積の帯状部材を含む接地されたアノード電極の面積に対する比率は、明らかに１よりも小さなものとなる。
【００１６】
本発明のカソード電極の形状は、これに限定されるものではなく、他の例をいくつか示す。
図３−ａ、図３−ｂ、図３−ｃ、図４−ａ、図４−ｂに、本発明の装置および方法に用いたカソード電極形状の模式図の例を示す。いずれの場合においても、カソード電極材料としては、ＳＵＳ３１６を用いた。
図３−ａは、帯状部材の搬送方向に対して直角方向にしきり状電極を複数設けた構造の一例である。
しきり状電極上には材料ガスが通過できるような複数の通気孔１０１０を設けた構造である。この通気孔は、材料ガスが通過できる大きさを有し、かつカソード電極としての機能を損なわない構造であればよく、例えば、図３−ｂに示すような構造例であってもよい。
図３−ｃでは、帯状部材の搬送方向に対して平行方向にしきり状電極を複数設けた構造の一例である。
【００１７】
図４−ａは、帯状部材の搬送方向に対して直角方向に複数設けたしきり状電極の断面形状を非矩形型にした例である。
しきり状電極の断面は矩形に限らたものである必要はなく、しかもこの例では直線的な辺で構成された非矩形型を示した例であるが、不図示ではあるが曲線的な辺で構成された形状であっても構わない。
要はカソード電極の表面積がアノード電極の表面積よりも大きくなるような形状であれば良い。
図４−ｂは、図３−ｃにおけるしきり状電極を非矩形型にした例である。
図４−ａの例と同様に、しきり状電極の断面は曲線的な辺で構成された非矩形型形状であっても構わない。
【００１８】
［実施例１］
実施例１においては、図１に示したような形状でもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中Ｌ１）が２ｃｍとし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍとし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極構造をもつ形成容器を製作し、図６に示すようなロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法における第１の導電型層形成容器および第２の導電型層形成容器に上述の形成容器を設置し、シングル型光起電力素子を製作した。
以下に具体的な製作例を述べる。
図６に、本発明の作製方法を用いたシングル型光起電力素子の製造装置例の簡略化した模式図を示す。
該製造装置例は、帯状部材１０１の送り出し及び巻き取り用の真空容器３０１及び３０２、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置から構成されている。
真空容器６０１内のカソード電極６０３および、真空容器６０２内のカソード電極６０４の構造を、上述のようなカソード電極構造とした。
図６に示す製造装置を用い、第１表に示す作製条件で、下部電極上に、第１の導電型層、ｉ型層、第２の導電型層を以下に示すような作製手順により、シングル型光起電力素子を連続的に作製した（素子−実１）。
【００１９】
まず、基板送り出し機構を有する真空容器３０１に、十分に脱脂、洗浄を行い、下部電極として、スパッタリング法により、銀薄膜を１００ｎｍ、ＺｎＯ薄膜をｌμｍ蒸着してあるＳＵＳ４３０ＢＡ製帯状部材１０１（幅１２０ｍｍ×長さ２００×厚さ０．１３ｍｍ）の巻きつけられたボビン３０３をセットし、該帯状部材１０１をガスゲート、各非単結晶層作製用真空容器を介して、帯状部材巻き取り機構を有する真空容器３０２まで通し、たるみのない程度に張力調整を行った。
そこで、各真空容器３０１、６０１、１００、６０２、３０２を不図示の真空ポンプで１×１０-4Ｔｏｒｒ以下まで真空引きした。
次に、ガスゲートにゲートガス導入管１３１ｎ、１３１、１３２、１３１ｐよりゲートガスとしてＨ2を各々７００ｓｃｃｍ流し、ランプヒータ１２４ｎ、１２４、１２４ｐにより、帯状部材１０１を、各々３５０℃、３５０℃、２５０℃に加熱した。そして、ガス導入管６０５より、ＳｉＨ4ガスを４０ｓｃｃｍ、ＰＨ3ガス（２％Ｈ2希釈品）を５０ｓｃｃｍ、Ｈ2ガスを２００ｓｃｃｍ、ガス導入管１０４ａ、１０４ｂ、１０４ｃより、ＳｉＨ4ガスを各１００ｓｃｃｍ、Ｈ2ガスを各５００ｓｃｃｍ、ガス導入管６０６より、ＳｉＨ4ガスを１０ｓｃｃｍ、ＢＦ3ガス（２％Ｈ2希釈品）を１００ｓｃｃｍ、Ｈ2ガスを５００ｓｃｃｍ導入した。
真空容器３０１内の圧力が、圧力計３１４で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０７で調整した。
真空容器６０１内の圧力が、不図示の圧力計で１．５Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器１００内の圧力が、不図示の圧力計で１．８Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器６０２内の圧力が、不図示の圧力計で１．６Ｔｏｒｒになるように不図示のコンダクタンスバルブで調整した。
真空容器３０２内の圧力が、圧力計３１５で１．０Ｔｏｒｒになるようにコンダクタンスバルブ３０８で調整した。
その後、カソード電極６０３に、ＲＦ電力を５００Ｗ導入し、カソード電極１０７に、ＲＦ電力を２００Ｗ導入し、カソード電極６０４に、ＲＦ電力を６００Ｗ導入した。
次に、帯状部材１０１を図中の矢印の方向に搬送させ、帯状部材上に第１の導電型層、ｉ型層、第２の導電型層を作製した。
次に、第２の導電型層上に、透明電極として、ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）を真空蒸着にて８０ｎｍ蒸着し、さらに集電電極として、Ａｌを真空蒸着にて２μｍ蒸着し、光起電力素子を作成した（素子−実１）。
【００２０】
以上の、光起電力素子の作成条件を表１に示す。また、素子の概念図を図７に示す。
【００２１】
【表１】
0003679494.tif 000002
（比較例１）
比較例１においては、真空容器６０１内のカソード電極６０３および、真空容器６０２内のカソード電極６０４の構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表２に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−比１）。
【００２２】
【表２】
0003679494.tif 000003
実施例１（素子−実１）および比較例１（素子−比１）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。
その結果を表３に示す。各値は、素子−比１の各特性を１．００とした場合の任意値である。
素子−実１では、素子−比１に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０５倍に向上した。
【００２３】
【表３】
0003679494.tif 000004
表３に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２４】
特性均一性は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。
比較例１（素子−比１）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表４に示す。
歩留は、実施例１（素子−実１）、比較例１（素子−比１）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０3オーム・ｃｍ2以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。
このようにして求めた、実施例１（素子−実１）および比較例１（素子−比１）の光起電力素子の歩留を求めた結果を表４に示す。
【００２５】
【表４】
0003679494.tif 000005
表４に示すように、比較例１（素子−比１）の光起電力素子に対して、実施例１（素子−実１）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したシングル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００２６】
［実施例２］
実施例２においては、図１に示したような形状でもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中Ｌ１）が２ｃｍとし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍとし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極をもつ形成容器を製作した。
図６に示すようなロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法において、不図示ではあるが、第１の導電型層作製用真空容器６０１、ｉ型層作製用真空容器１００、第２の導電型層作製用真空容器６０２をガスゲートを介して接続した装置をワンセットとして、これをさらに２セット増設し、計３セット繰り返して直列に配置した恰好の装置を製作し、しかもその中で、全ての第１の導電型層形成容器および第２の導電型層形成容器に、上述の形成容器を設置し、トリプル型光起電力素子を製作した。
不図示のこの装置を使って、表５に示す作製条件で、下部電極上に、第１の導電型層、第１のｉ型層、第２の導電型層、第１の導電型層、第２のｉ型層、第２の導電型層、第１の導電型層、第３のｉ型層、第２の導電型層を順次積み重ねて堆積し、実施例１と同様の作製手順によって、トリプル型光起電力素子を連続的に作製した（素子−実２）。
以上の、光起電力素子の作成条件を表５に示す。
また、作製した素子の概念図を図８に示す。
【００２７】
【表５】
0003679494.tif 000006
（比較例２）
比較例２においては、第１の導電型層のカソード電極および、第２の導電型層のカソード電極の構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表６に示すような作製条件にしたこと以外は実施例１と同様の手順によりトリプル型光起電力素子を作製した（素子−比２）。
【００２８】
【表６】
0003679494.tif 000007
実施例２（素子−実２）および比較例２（素子−比２）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。
【００２９】
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表７に示す。
各値は、素子−比２の各特性を１．００とした場合の任意値である。素子−実２では、素子−比２に比べ全体的に各特性が向上し、特に開放電圧の向上が認められた結果、変換効率が１．０４倍に向上した。
【００３０】
【表７】
0003679494.tif 000008
表７に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、変換効率において優れており、本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
特性均一性は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定して、その光電変換効率のバラツキを評価した。比較例２（素子−比２）の光起電力素子を基準にして、バラツキの大きさの逆数を求めた特性評価の結果を表８に示す。
歩留は、実施例２（素子−実２）、比較例２（素子−比２）で作成した帯状部材上の光起電力素子を、１０ｍおきに５ｃｍ角の面積で切出し、その暗状態でのシャント抵抗を測定し、抵抗値が１×１０3オーム・ｃｍ2以上のものを良品としてカウントし、全数中の比率を百分率で表し、評価した。このようにして求めた、実施例２（素子−実２）および比較例２（素子−比２）の光起電力素子の歩留を求めた結果を表８に示す。
【００３１】
【表８】
0003679494.tif 000009
表８に示すように、比較例２（素子−比２）の光起電力素子に対して、実施例２（素子−実２）の光起電力素子は、特性均一性及び歩留のいずれにおいても優れており、本発明の作製方法により作製したトリプル型光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３２】
＜装置例２＞
図１に示したような形状のカソード電極において、帯状部材の搬送方向に対して垂直方向に複数設けたカソード電極の一部であるしきり状電極どうしの間隔（Ｌ２）を５ｃｍ一定とし、しきり状電極と帯状部材との最近接距離（Ｌ１）が各々０．５ｃｍ、１ｃｍ、３ｃｍ、５ｃｍ、６ｃｍであるカソード電極を各々製作した（５種類）。その中のうちの１種のカソード電極を、第２の導電層の真空容器内に設置し、図５に示すようなロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｐ層形成容器として設置し、シングル型光起電力素子を製作した。
さらに、この後、他の４種類の異なった構造のカソード電極を取り替えることによって、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、第２の導電層のカソード電極のしきり状電極と帯状部材との間隔を変化させた場合の実験を行った。
真空容器６０２内のカソード電極６０４の構造を、上述の通りのカソード電極構造としたこと、および表９に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装２１〜２５）。装置例２（素子−装２１〜２５）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。比較として、従来法で作成した場合の光起電力素子例である比較例１（素子−比１）の特性を用いた。
【００３３】
【表９】
0003679494.tif 000010
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１０に示す。各値は、素子−比１の各特性を１．００とした場合の任意値である。素子−装２１〜２５では、素子−比１に比べ全体的に各特性が向上し、特に素子−装２２〜２４、すなわちＬ１が５ｃｍ以下の範囲において特性が１．０３〜１．０５倍と向上し、とりわけＬ１が１ｃｍ以下の範囲にて著しく向上していることが分る。
【００３４】
【表１０】
0003679494.tif 000011
表１０に示すように、比較例１（素子−比１）の光起電力素子に対して、装置例２（素子−装２１〜２５）の光起電力素子は、変換効率において優れており、特に、しきり状電極と帯状部材との最近接距離（Ｌ１）が５ｃｍ以下、望ましくは１ｃｍ以下の範囲内における条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３５】
＜装置例３＞
図１に示したような形状のカソード電極において、帯状部材の搬送方向に対して垂直方向に複数設けたカソード電極の一部であるしきり状電極と帯状部材との最近接距離（Ｌ１）を１ｃｍ一定とし、しきり状電極どうしの間隔（Ｌ２）が各々１ｃｍ、２ｃｍ、４ｃｍ、７ｃｍ、１０ｃｍ、１２ｃｍであるカソード電極を各々製作した（６種類）。
その中のうちの１種のカソード電極を、第２の導電層の真空容器内に設置し、図５に示すようなロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法におけるｐ層形成容器として設置し、シングル型光起電力素子を製作した。
さらに、この後、他の４種類の異なった構造のカソード電極を取り替えることによって、同様にしてシングル型光起電力素子を製作することを繰り返した。
すなわち、第２の導電層のカソード電極のしきり状電極どうしの間隔を変化させた場合の実験を行った。
真空容器６０２内のカソード電極６０４の構造を、上述の通りのカソード電極構造としたこと、および表９に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−装３１〜３６）。装置例３（素子−装３１〜３６）で作成した光起電力素子の変換効率、特性均一性および歩留の評価を行なった。比較として、従来法で作成した場合の光起電力素子例である比較例１（素子−比１）の特性を用いた。
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１１に示す。
各値は、素子−比１の各特性を１．００とした場合の任意値である。素子−装３１〜３６では、素子−比１に比べ全体的に各特性が向上し、特に素子−装３２〜３５、すなわちＬ２が２ｃｍ以上１０ｃｍ以下の範囲において特性が１．０３〜１．０５倍と著しく向上していることが分る。
【００３６】
【表１１】
0003679494.tif 000012
表１１に示すように、比較例１（素子−比１）の光起電力素子に対して、装置例３（素子−装３１〜３６）の光起電力素子は、変換効率において優れており、特に、しきり状電極と帯状部材どうしの間隔（Ｌ２）が２ｃｍ以上１０ｃｍ以下の範囲内における条件下で作製するといった本発明の作製方法により作製した光起電力素子が、優れた特性を有することが判明し、本発明の効果が実証された。
【００３７】
［実施例３］
実施例３においては図１に示したような形状でもち、帯状部材とカソード電極の一部であるしきり状電極との最近接距離（図中Ｌ１）が２ｃｍ一定とし、さらに、複数設置されたしきり状電極どうしの間隔（図中Ｌ２）が６ｃｍ一定とし、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率を２．９倍としたカソード電極をもつ放電容器を製作し、図６に示すようなロール・ツー・ロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）方式を採用した連続プラズマＣＶＤ法において、ｐ型層形成容器のカソード電極構造に、上述のカソード電極構造をもつものを設置し、シングル型光起電力素子を製作した。
ｐ型層形成容器内に導入するＳｉＨ4ガスの流量および印加するＲＦ電力を変化させｐ型層の堆積速度を変化させたこと、および表１２に示すような作製条件にしたこと以外は実施例１と同様の手順によりシングル型光起電力素子を作製した（素子−実３１〜３４）。
なお、ｐ型層の膜厚は放電空間の帯状部材側への開口長を調整することによって、いずれの条件下においても２０ｎｍ一定とした。
【００３８】
【表１２】
0003679494.tif 000013
（比較例３）
比較例３においては、ｐ型層のカソード電極の電極構造を、図５で示したカソード電極構造としたこと（この場合、導電性帯状部材を含む接地されたアノード面積全体に対するカソード面積の比率は０．６倍）、および表１３に示すような作製条件にしたこと以外は実施例３と同様の手順によりシングル型光起電力素子を作製した（素子−比３１〜３４）。なお、ｐ型層の膜厚は放電空間の開口長を調整することによって、いずれの条件下においても２０ｎｍ一定とした。
【００３９】
【表１３】
0003679494.tif 000014
電流電圧特性は、１０ｍおきに５ｃｍ角の面積で切出し、ＡＭ−１．５（１００ｍＷ／ｃｍ2）光照射下に設置し、光電変換効率を測定し、評価した。その結果を表１４に示す。各値は、素子−比３１の各特性を１．００とした場合の任意値である。本発明のカソード構造を用いた場合、放電時におけるカソード電極の自己バイアスは正電位となり、光起電力素子の特性（素子−実３１〜３４）は、素子−比３１に比べ全体的に変換効率が向上している。特に、堆積速度を１オングストローム毎秒以上に大きくした場合（素子−実３２〜３４）場合においても、特性の落ち込みが抑えられている。その一方で、従来型のカソード電極構造を用いた場合（素子−比３１〜３４）では、堆積速度を大きくしていくと変換効率が落ち込んでしまう。
【００４０】
【表１４】
0003679494.tif 000015
表１４に示すように、比較例３（素子−比３１〜３４）の光起電力素子に対して、実施例３（素子−実３１〜３４）の光起電力素子は、変換効率において優れており、本発明のカソード電極構造を持つ装置を用いれば、堆積速度を大きくしていった場合においても、光起電力素子は優れた特性を有することが判明し、本発明の効果が実証された。
【００４１】
【発明の効果】
本発明は、以上のように放電空間内のカソード電極である高周波電力印加電極の一部にしきり状電極を形成することによって、該カソード電極の放電空間における表面積を帯状部材の表面積を含むアノード電極である接地電極全体の放電空間における表面積よりも大きい表面積に構成し、グロー放電生起時における前記カソード電極の自己バイアスとしての電位を前記アノード電極に対して所定以上の正電位として、該正電位を前記しきり状電極により放電空間を介し前記帯状部材上にバイアス印加するようにして、連続して移動する帯状部材上に、大きな堆積速度で、大面積にわたって高い光電変換効率を有し、高品質で均一性の優れた、再現性が高く欠陥の少ないｐ型またはｎ型の非単結晶半導体薄膜、とりわけ太陽電池等の光起電力素子を大量に連続的に作成することが可能となる。
【図面の簡単な説明】
【図１】本発明のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
【図２】本発明のカソード電極単体の概念的模式図である。
【図３】図３の（ａ）．（ｂ）．（ｃ）は、本発明のカソード電極のそれぞれの他の一例を示す概念的模式図である。
【図４】図４の（ａ）．（ｂ）は、本発明のカソード電極のそれぞれの他の一例を示す概念的模式図である。
【図５】従来形のカソード電極を用いる光起電力素子製造装置の放電空間の一例の概念的模式図である。
【図６】本発明の方法を用いる他の光起電力素子製造装置例の概念的模式図である。
【図７】シングル型光起電力素子の概念的断面図である。
【図８】トリプル型光起電力素子の概念的断面図である。
【符号の説明】
１００：真空容器
１０１：帯状部材
１０３ａ、１０３ｂ、１０３ｃ：加熱ヒーター
１０４ａ、１０４ｂ、１０４ｃ：ガス導入管
１０７：カソード電極
１２４ｎ、１２４、１２４ｐ：ランプヒーター
１２９ｎ、１２９、１２９ｐ、１３０：ガスゲート
１３１ｎ、１３１、１３１ｐ、１３２：ガスゲート導入管
３０１、３０２：真空容器
３０３、３０４：：ボビン
３０５、３０６：アイドリングローラ
３０７、３０８：コンダクタンスバルブ
３１０、３１１：排気管
３１４、３１５：圧力計
５１３：：排気管
６０１、６０２：真空容器
６０３、６０４：カソード電極
６０５、６０６：ガス導入管
６０７、６０８：排気管
１０００：導電性帯状部材
１００１：真空容器
１００２：カソード電極
１００３：しきり状電極
１００４：接地（アノード）電極
１００５：ランプヒーター
１００６：排気口
１００７：ガス導入管
１００８：ガスゲート
１００９：絶縁ガイシ
２０００：導電性帯状部材
２００１：真空容器
２００２：カソード電極
２００４：接地（アノード）電極
２００５：ランプヒーター
２００６：排気口
２００７：ガス導入管
２００８：ガスゲート
２００９：絶縁ガイシ
４００１：ＳＵＳ基板
４００２：Ａｇ薄膜
４００３：ＺｎＯ薄膜
４００４：第１の導電型層
４００５：ｉ型層
４００６：第２の導電型層
４００７：ＩＴＯ
４００８：集電電極
５００１：ＳＵＳ基板
５００２：Ａｇ薄膜
５００３：ＺｎＯ薄膜
５００４：第１の導電型層
５００５：第１のｉ型層
５００６：第２の導電型層
５００７：第１の導電型層
５００８：第２のｉ型層
５００９：第２の導電型層
５０１０：第１の導電型層
５０１１：第３のｉ型層
５０１２：第２の導電型層
５０１３：ＩＴＯ
５０１４：集電電極
【図１】
0003679494.tif 000016
【図２】
0003679494.tif 000017
【図３】
0003679494.tif 000018
【図４】
0003679494.tif 000019
【図５】
0003679494.tif 000020
【図６】
0003679494.tif 000021
【図７】
0003679494.tif 000022
【図８】
0003679494.tif 000023