(57)【特許請求の範囲】
【請求項１】
マトリクス表示の各単位発光領域において、行方向に延び且つ放電ギャップを隔てて列方向に並ぶ第１及び第２の電極と、列方向に延びる第３の電極とが交差し、前記第１及び第２の電極によって表示放電セルが構成され、前記第２の電極と前記第３の電極とによってアドレス放電セルが構成される構造のＡＣ型プラズマディスプレイパネルであって、
前記第１及び第２の電極は、ともに帯状の透明導電膜と当該透明導電膜よりも幅の小さい帯状の金属膜との積層体であり、
少なくとも前記第１の電極の金属膜は、それと重なり合う前記透明導電膜に対して、放電ギャップから遠い側の端縁どうしの距離よりも前記放電ギャップに近い側の端縁どうしの距離が小さくなるように配置されている
ことを特徴とするＡＣ型プラズマディスプレイパネル。
【請求項２】
前記第２の電極の金属膜は、それと重なり合う前記透明導電膜に対して、放電ギャップから遠い側の端縁どうしの距離が前記放電ギャップに近い側の端縁どうしの距離以下になるように配置されている
請求項１記載のＡＣ型プラズマディスプレイパネル。
【請求項３】
前記第１の電極の透明導電膜の幅と前記第２の電極の透明導電膜の幅とが等しい
請求項１又は請求項２記載のＡＣ型プラズマディスプレイパネル。
【請求項４】
前面基板と背面基板との間に放電空間を形成し、前面基板上に互いに隣接して対をなす複数の表示電極を誘電体層で覆って配設し、背面基板上にそれら表示電極対と交差する方向の複数のデータ電極を配設し、表示電極対により表示放電セルを形成し、表示電極対の一方とデータ電極との交点にアドレス放電セルを形成してなる３電極ＡＣ型プラズマディスプレイパネルにおいて、
前記対をなす表示電極はともに帯状の透明導電膜とそれよりも幅の小さい帯状の金属膜との積層体からなり、当該アドレス放電セル形成用の表示電極ではない他方の表示電極における金属膜は、その幅方向の中心が透明導電膜の幅方向の中心より放電ギャップに近くなるように配置されている
ことを特徴とする３電極ＡＣ型プラズマディスプレイパネル。
【請求項５】
前記第２の電極の透明導電膜の幅が前記第１の電極の透明導電膜の幅よりも小さい
請求項１又は請求項２記載のＡＣ型プラズマディスプレイパネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式のＡＣ型プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）に関し、画面に沿った放電を生じさせる面放電形式のＰＤＰに適用される。
【０００２】
ＰＤＰは、基板対を支持体とする自己発光型の薄型表示デバイスであり、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニターなどの用途で広く用いられるようになってきた。ハイビジョン用の大画面フラット型デバイスとしても注目されている。
【０００３】
マトリクス表示方式のＰＤＰにおいて、表示素子であるセルの点灯状態の維持（サステイン）にメモリ効果が利用されている。ＡＣ型ＰＤＰは、電極を誘電体で被覆することにより構造的にメモリ機能を有するように構成されている。ＡＣ型ＰＤＰによる表示に際しては、点灯（発光）すべきセルのみに壁電荷を蓄積させるライン順次のアドレッシングを行い、その後に全てのセルに対して一斉に交番極性の電圧（サステイン電圧）を印加する。サステイン電圧は放電開始電圧より低い所定の電圧である。壁電荷の存在するセルでは、壁電圧がサステイン電圧に重畳するので、セルに加わる実効電圧が放電開始電圧を越えて放電が生じる。サステイン電圧の印加周期を短くすれば、見かけの上で連続的な点灯状態が得られる。
【０００４】
【従来の技術】
カラー表示デバイスとして、面放電形式のＡＣ型ＰＤＰが商品化されている。面放電形式は、放電維持期間（表示期間）において交番に陽極又は陰極となる一対のサステイン電極を、同一基板上に平行配置する形式である。面放電型ＰＤＰでは、カラー表示のための蛍光体層を、サステイン電極対を配置した基板と対向する他方の基板上に設けることによって、放電時のイオン衝撃による蛍光体層の劣化を軽減し、長寿命化を図ることができる。
【０００５】
図１０は従来のＰＤＰ９０の内部構造を示す要部断面図、図１１は従来のサステイン電極の配列方向における発光強度分布の模式図である。
ＰＤＰ９０では、前面側のガラス基板９１の内面に、マトリクス表示のライン毎に一対のサステイン電極（第１及び第２の電極）９３，９４が配列されている。これらのサステイン電極９３，９４は誘電体層９６によって放電空間９９に対して絶縁され、誘電体層９６の表面にはハイガンマ材料からなる保護膜９７が設けられている。一方、背面側のガラス基板９２の内面には、サステイン電極９３，９４と直交するようにマトリクス表示の列毎にアドレス電極（第３の電極）９５が配列されている。そして、アドレス電極９５の上部を含めて、ガラス基板９２を被覆するように蛍光体層９８が設けられている。このように蛍光体層９８を背面側の基板上に配置したものは“反射型”と呼称され、逆に前面側の基板上に配置したものは“透過型”と呼称されている。反射型は、蛍光体層９８の発光面を直接に見ることのできるので、輝度及び視野角の上で透過型よりも有利である。
【０００６】
サステイン電極９３は、透明導電膜９３１にそれより幅の小さい金属膜９３２を補助導体として積層した帯状の複合電極であり、ライン方向に延びている。サステイン電極９４も、サステイン電極９３と同様に透明導電膜９４１と金属膜９４２との積層体である。各透明導電膜９３１，９４１の幅は、隣接するラインどうしの間に適切な電極間距離を設け且つセル内で面放電が広範囲に拡がるようにセルサイズに応じて選定される。各金属膜９３２，９４２の幅は、許容最低限以上の導電性が得られるようにライン長に応じて選定される。なお、隣接するラインどうしの電極間隙Ｓ２は逆スリットと呼称されている。
【０００７】
ＰＤＰ９０による表示に際しては、ライン順次のアドレッシングが行われる。セルを点灯（発光）させる場合には、アドレス電極９５と一方のサステイン電極９４とを適切にバイアスしてそれら電極交点で定まるアドレス放電セルに対向放電（パネルの厚さ方向の放電）を生じさせ、誘電体層９６（保護膜９７も誘電体層９６の一部とする）の表面を適度に帯電させる。セルの点灯／非点灯を設定するアドレッシングの後、サステイン電極９４とサステイン電極９３とに対して、これらの相対電圧の極性が交互に入れ代わるようにサステイン電圧を印加し、その電極対により形成される表示放電セルに周期的に面放電を生じさせる。蛍光体層９８は、主に面放電で生じた紫外線ＵＶによって局部的に励起されて所定色の可視光を放つ。この可視光の内、ガラス基板９１を透過する光が表示光となる。
【０００８】
図１１に示されるように、各セルにおける発光強度は、対をなすサステイン電極９３，９４の配列間隙である面放電ギャップ（放電スリットと呼称される）Ｓ１の中央で最も大きく、面放電ギャップＳ１から列方向に遠ざかるにつれて小さくなる。従来においては、遮光による発光強度の低下を最小限とするため、金属膜９３２，９４２は、透明導電膜９３１，９４１における面放電ギャップＳ１から遠い側（逆スリットＳ２に近い側）の端縁に寄せるように配置されていた。
【０００９】
【発明が解決しようとする課題】
ところで、ＰＤＰの課題の１つに駆動電圧の低減がある。消費電力、熱設計、駆動系の小型軽量化などの上で、より低い電圧で駆動可能なパネル構造が望ましい。
【００１０】
しかし、一方で画面の高精細化が進められており、セルサイズが縮小される傾向にある。セルサイズが小さくなると、荷電粒子の移動が抑制されることから、放電開始電圧が上昇する。
【００１１】
従来のサステイン電極構造では、金属膜９３２，９４２による遮光は最小限となるものの、セルサイズの縮小にともなって発光効率（輝度／消費電力）が低下してしまうという問題があった。
【００１２】
本発明は、発光効率の低下を避けつつ放電開始電圧を低減し、駆動系の負担を軽減することを目的としている。他の目的は、長期にわたる動作の安定を実現することにある。
【００１３】
【課題を解決するための手段】
上述の目的を達成するため、透明導電膜とともに面放電のための電極を構成する金属膜を、従来よりも面放電ギャップに近づける。金属膜が面放電ギャップに近いほど、面放電の開始電圧が低くなる。反面、セルの中のより発光強度の大きい部分が遮光範囲となるので、表示の輝度が低下する。したがって、金属膜を面放電ギャップに近づけて十分な電圧低下の効果が得られる範囲内で最も面放電ギャップから遠い位置に配置する。種々のセルサイズについての実験により、十分な電圧低下の効果が得られる配置位置は、金属膜の幅方向の中央が透明導電膜における幅方向の中央よりも面放電ギャップに近くなる位置であることが確かめられた。この位置に配置した場合、金属膜と透明導電膜との間で、面放電ギャップから遠い側の端縁どうしの距離よりも、放電ギャップに近い側の端縁どうしの距離が小さくなる。
【００１４】
面放電に係わる一対の電極のどちらの金属膜を面放電ギャップに近づけても放電開始電圧が低くなる。両方の電極の金属膜をそれぞれ面放電ギャップに近づけても放電開始電圧が低くなる。ただし、アドレッシングに用いる電極の金属膜を面放電ギャップに近づけて配置すると、誘電体層の保護膜の経年変化が生じたときにアドレッシングが不安定になり易い。長期にわたるアドレッシングの安定化の上では、アドレッシングに用いない電極のみについて金属膜を面放電ギャップに近づけて配置するのが望ましい。
【００１５】
請求項１の発明のＰＤＰは、マトリクス表示の各単位発光領域において、行方向に延び且つ放電ギャップを隔てて列方向に並ぶ第１及び第２の電極と、列方向に延びる第３の電極とが交差し、前記第１及び第２の電極によって表示放電セルが構成され、前記第２の電極と前記第３の電極とによってアドレス放電セルが構成される構造のＡＣ型ＰＤＰであって、前記第１及び第２の電極は、ともに帯状の透明導電膜と当該透明導電膜よりも幅の小さい帯状の金属膜との積層体であり、少なくとも前記第１の電極の金属膜は、それと重なり合う前記透明導電膜に対して、放電ギャップから遠い側の端縁どうしの距離よりも前記放電ギャップに近い側の端縁どうしの距離が小さくなるように配置されたものである。
【００１６】
請求項２の発明のＰＤＰは、前記第２の電極の金属膜が、それと重なり合う前記透明導電膜に対して、放電ギャップから遠い側の端縁どうしの距離が前記放電ギャップに近い側の端縁どうしの距離以下になるように配置されたものである。
【００１７】
請求項３の発明のＰＤＰにおいては、前記第１の電極の透明導電膜の幅と前記第２の電極の透明導電膜の幅とが等しい。
請求項４の発明のＰＤＰは、前面基板と背面基板との間に放電空間を形成し、前面基板上に互いに隣接して対をなす複数の表示電極を誘電体層で覆って配設し、背面基板上にそれら表示電極対と交差する方向の複数のデータ電極を配設し、表示電極対により表示放電セルを形成し、表示電極対の一方とデータ電極との交点にアドレス放電セルを形成してなる３電極ＡＣ型ＰＤＰであって、前記対をなす表示電極はともに帯状の透明導電膜とそれよりも幅の小さい帯状の金属膜との積層体からなり、当該アドレス放電セル形成用の表示電極ではない他方の表示電極における金属膜は、その幅方向の中心が透明導電膜の幅方向の中心より放電ギャップに近くなるように配置されているものである。
【００１８】
請求項５の発明のＰＤＰにおいては、前記第２の電極の透明導電膜の幅が前記第１の電極の透明導電膜の幅よりも小さい。
【００１９】
【発明の実施の形態】
図１は本発明のＰＤＰ１の内部構造を示す斜視図である。図２はＰＤＰ１の電極マトリクスの概略図であり、放電空間３０からみた電極配列を模式的に示している。
【００２０】
図１のＰＤＰ１は、フルカラー表示の可能な面放電形式のＡＣ型ＰＤＰであり、蛍光体の配置形態による分類の上で反射型と呼称されている。
ＰＤＰ１では、前面側のガラス基板１１の内面に、サステイン電極Ｘ，Ｙが配列されている。これらのサステイン電極Ｘ，Ｙを放電空間３０に対して被覆するように、低融点ガラスからなる厚さ３０μｍ程度の誘電体層１７が表示領域の全域に設けられている。誘電体層１７の表面には保護膜１８として厚さ数千オングストロームの酸化マグネシウム膜が形成されている。誘電体層１７及び保護膜１８はともに透光性を有している。一方、背面側のガラス基板２１の内面には、サステイン電極Ｘ，Ｙと直交するようにアドレス電極（第３の電極）Ａが配列されている。アドレス電極Ａは下地層２２の上に設けられ、厚さ１０μｍ程度の誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が、各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０がライン方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間３０の間隙寸法が規定されている。隔壁は放電光の反射性を高める目的で白色顔料を混合した白色ガラスによって形成するのが望ましく、またその頂部を黒色ガラスで被ってコントラストを高めるのが望ましい。そして、アドレス電極Ａの上部を含めて、誘電体層２４の表面及び隔壁２９の側面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂ（以下、特に色を区別する必要がないときは蛍光体層２８と記述する）が設けられている。放電空間３０には、主成分のネオンにキセノンを混合した放電ガスが封入されている。封入圧力は５００Ｔｏｒｒである。
【００２１】
ＰＤＰ１において、表示の１画素（ピクセル）は、各ラインＬ内の隣接する３つのサブピクセル（単位発光領域）で構成される。各列内の各ラインの発光色は同一である。なお、ＰＤＰ１では、マトリクス表示の列方向（サステイン電極Ｘ，Ｙの配列方向）に放電空間３０を区画する隔壁は存在しない。そのため、隣接するラインＬどうしの電極間隙（逆スリット）は、面放電ギャップ（例えば８０〜１４０μｍ）より大きい値（例えば４００〜５００μｍ）に選定されている。この逆スリットは暗色の遮蔽膜を配置して非点灯時の蛍光体材料の白色が見えないようにするのが望ましい。
【００２２】
マトリクス表示の個々のラインＬには一対のサステイン電極Ｘ，Ｙが対応し、１列には１本のアドレス電極Ａが対応する。そして、３列が１ピクセルに対応する。図２において斜線が付された枠状の領域ａ３１は、ガラス基板１１，２１の接合領域である。全てのサステイン電極Ｘはガラス基板１１における水平方向の一方の端縁部まで導出され、全てのサステイン電極Ｙは他方の端縁部まで導出されている。サステイン電極Ｘは、駆動回路の簡単化のために共通端子Ｘｔと一体化され、電気的に共通化されている。サステイン電極Ｙは、ライン順次のアドレッシングを可能とするために、１ラインずつ独立した個別電極とされ、個々に個別端子Ｙｔと一体化されている。また、アドレス電極Ａは、ガラス基板２１における垂直方向の端縁部の個別端子Ａｔと一体化されている。接合領域ａ３１の内側において、サステイン電極群とアドレス電極群とが交差する領域が画面領域ａ１（スクリーン）である。画面領域ａ１と接合領域ａ３１との間の非表示領域ａ２には放電ガスを封入するための貫通孔２１０が設けられている。
【００２３】
図３はＰＤＰ１の要部断面図、図４はサステイン電極対の構成を示す図、図５は金属膜ｘ２の配置位置と放電開始電圧との関係を示すグラフ、図６は金属膜ｘ２の配置位置と輝度との関係を示すグラフである。
【００２４】
サステイン電極Ｘは、帯状にパターニングされた透明導電膜ｘ１と、それより幅の小さい帯状にパターニングされた金属膜（バス電極）ｘ２とからなる積層構造の複合電極である。同様にサステイン電極Ｙも、帯状の透明導電膜ｙ１とそれより幅の小さい帯状の金属膜ｙ２とが一体化した積層体である。透明導電膜ｘ１，ｙ１の材質はＩＴＯである。金属膜ｘ２，ｙ２は、ともにクロム／銅／クロムの３層構造の非透光性薄膜であり、サステイン電極Ｘ，Ｙのライン抵抗を低減するための補助導体として、透明導電膜ｘ１，ｙ１の上に配置されている。表１に画面サイズが４２インチ（ライン長は約９６０ｍｍ）の場合におけるサステイン電極Ｘ，Ｙの各部の実用寸法範囲を示す。
【００２５】
【表１】
0003687715.tif 000002
【００２６】
ここで、構造上の重要な特徴は、一対のサステイン電極Ｘ，Ｙのうち、アドレス電極Ａとの間のアドレス放電に係わる一方のサステイン電極Ｙの金属膜ｙ２が従来と同様に面放電ギャップＳ１から遠ざけて配置されているのに対し、他方のサステイン電極Ｘの金属膜ｘ２は、その幅方向の中心Ｃ２が透明導電膜ｘ１の幅方向の中心Ｃ１より面放電ギャップＳ１に近くなるように配置されている点である。すなわち、透明導電膜ｘ１の面放電ギャップＳ１に近い側の端縁と金属膜ｘ２との距離ｄ２は、透明導電膜ｘ１の面放電ギャップＳ１から遠い側の端縁と金属膜ｘ２との距離ｄ１より小さい（ｄ２＜ｄ１）。
【００２７】
このように金属膜ｘ２を配置する理由は次のとおりである。図５に示されるように、透明導電膜ｘ１に対する金属膜ｘ２の位置を表す距離ｄ２と距離ｄ１との差Δｄ（＝ｄ２−ｄ１）が小さくなるにつれて放電開始電圧Ｖｆが下がる。しかし、図６に示されるように金属膜ｘ２を発光中心側に寄るので輝度が低下する。したがって、少なくとも輝度の低下に見合う程度の低電圧化の効果が得られるように金属膜ｘ２を配置する必要がある。上述の条件を満たすサステイン電極構造を採用することにより、発光効率を高めることが可能となる。
【００２８】
また、サステイン電極Ｙの金属膜ｙ２を面放電ギャップＳ１に近づけないことにより、経年変化としての放電スパッタリングによる保護膜１８の膜厚減少がアドレッシングに大きく影響せず、長期にわたる動作の安定を実現することができる。すなわち、アドレッシング時の対向放電は背面側に突出した金属膜ｙ２とアドレス電極Ａとの間で起こるので、金属膜ｙ２を覆う部分の保護膜１８の状態が放電の成否を左右する。保護膜１８の膜厚減少は特に面放電ギャップＳ１の近傍で顕著であるので、金属膜ｙ２を面放電ギャップＳ１に近づけて配置すると、累積使用時間が長くなるにつれてアドレッシング時の放電ミスが起こり易くなる。面放電は比較的に広範囲に拡がるので、局部的な保護膜１８の劣化の影響を受けにくい。
【００２９】
本実施形態においては、各セルの列方向の中央が発光中心となり、ラインＬが等間隔に並ぶように、透明導電膜ｘ１の幅Ｗｘ１と透明導電膜ｙ１の幅Ｗｙ１とが同一の値に選定されている。金属膜ｘ２の幅Ｗｘ２及び金属膜ｙ２の幅Ｗｙ２も同一であるが、これらを個別に選定してもよい。
【００３０】
以上の構成のＰＤＰ１は、図示しない駆動ユニットと組み合わせた状態で、壁掛け式テレビジョン受像機などの表示デバイスとして使用される。その際、ＰＤＰ１は、フレキシブル配線板などを介して駆動ユニットと電気的に接続される。
【００３１】
図７は駆動シーケンスを示す電圧波形図である。
ＰＤＰ１による表示においては、表示放電セルの発光の２値制御によって階調再現を行うために、外部からの入力画像である時系列の各フレームＦを、例えば６個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６に分割する。各サブフレームｓｆ１〜ｓｆ６における輝度の相対比率が１：２：４：８：１６：３２となるように重み付けをして、各サブフレームｓｆ１〜ｓｆ６のサステインの発光回数を設定する。サブフレーム単位の発光の有無の組合せでＲＧＢの各色毎にレベル「０」〜「６３」の６４段階の輝度設定を行うことができるので、表示可能な色の数は６４3 となる。なお、サブフレームｓｆ１〜ｓｆ６を輝度の重みの順に表示する必要はない。例えば重みの大きいサブフレームｓｆ６を表示期間の中間に配置するといった最適化を行うことができる。
【００３２】
各サブフレームｓｆ１〜ｓｆ６に対して、リセット期間ＴＲ、アドレス期間ＴＡ、及びサステイン期間ＴＳを割り当てる。リセット期間ＴＲ及びアドレス期間ＴＡの長さは輝度の重みに係わらず一定であるが、サステイン期間ＴＳの長さは輝度の重みが大きいほど長い。つまり、各サブフレームｓｆ１〜ｓｆ６の表示期間の長さは互いに異なる。
【００３３】
リセット期間ＴＲは、それ以前の点灯状態の影響を防ぐため、画面全体の壁電荷の消去（初期化）を行う期間である。全てのライン（ライン数はｎ）のサステイン電極Ｘに波高値が面放電開始電圧を越える正極性のリセットパルスＰｗを印加し、同時に背面側の帯電とイオン衝撃を防ぐために全てのアドレス電極Ａに正極性のパルスを印加する。リセットパルスＰｗの立上がりに呼応して全てのラインで強い面放電が生じ、セル内に多量の壁電荷が生じる。壁電圧と印加電圧との相殺によって実効電圧が下がる。リセットパルスＰｗが立下がると、壁電圧がそのまま実効電圧となって自己放電が生じ、全ての表示放電セル及びアドレス放電セルにおいてほとんどの壁電荷が消失し、画面全体が一様な非帯電状態となる。
【００３４】
アドレス期間ＴＡは、アドレッシング（点灯／非点灯の設定）を行う期間である。サステイン電極Ｘを接地電位に対して正電位にバイアスし、全てのサステイン電極Ｙを負電位にバイアスする。この状態で、先頭のラインから１ラインずつ順に各ラインを選択し、該当するサステイン電極Ｙに負極性のスキャンパルスＰｙを印加する。ラインの選択と同時に、点灯すべき表示放電セルに対応したアドレス電極Ａに対して正極性のアドレスパルスＰａを印加する。選択されたラインにおけるアドレスパルスＰａの印加されたアドレス放電セルでは、サステイン電極Ｙとアドレス電極Ａとの間で対向放電が起こり、それが近くの表示放電セルに壁電荷を形成し当該表示放電セルの面放電に移行する。これら一連の放電がアドレス放電である。サステイン電極ＸがアドレスパルスＰａと同極性の電位にバイアスされているので、そのバイアスでアドレスパルスＰａが打ち消され、サステイン電極Ｘとアドレス電極Ａとの間では放電は起きない。
【００３５】
サステイン期間ＴＳは、階調レベルに応じた輝度を確保するために、設定された点灯状態を維持する期間である。不要の放電を防止するため、全てのアドレス電極Ａを正極性の電位にバイアスし、最初に全てのサステイン電極Ｙに正極性のサステインパルスＰｓを印加する。その後、サステイン電極Ｘとサステイン電極Ｙとに対して交互にサステインパルスＰｓを印加する。サステインパルスＰｓの印加毎に、アドレス期間ＴＡにおいて壁電荷の蓄積した表示放電セルで面放電が生じる。サステインパルスＰｓの印加周期は一定であり、輝度の重みに応じて設定された個数のサステインパルスＰｓが印加される。
【００３６】
図８はダイナミック駆動の動作マージンを示す図である。図中の実線は、サステイン電極Ｘの金属膜を内側に寄せた本発明の電極構造における特性を示している。黒丸（●）は下限スキャン電圧Ｖｙmin とサステイン電圧Ｖｓとの関係を、白丸（○）は上限スキャン電圧Ｖｙmax とサステイン電圧Ｖｓとの関係を示している。また、図中の破線は各サステイン電極Ｘ，Ｙの金属膜を外側に寄せた従来の電極構造における特性を示している。図８の測定には高精細表示用の２５インチサイズのＰＤＰを用いた。その電極の寸法条件は表２のとおりである。
【００３７】
【表２】
0003687715.tif 000003
【００３８】
図から明らかなように、本発明の電極構造によれば従来構造と比べてより低いサステイン電圧Ｖｓで安定した駆動を行うことができる。
図９はサステイン電極対の構成の他の例を示す図である。
【００３９】
図９においては、透明導電膜ｙ１の幅Ｗｙ１が透明導電膜ｘ１の幅Ｗｘ１（例えば９５μｍ）と比べて小さい値（例えば８０μｍ）に選定されている。金属膜ｘ２の幅Ｗｘ２及び金属膜ｙ２の幅Ｗｙ２は同一であるが、これらを個別に選定してもよい。幅Ｗｘ１を小さくすることによって、金属膜ｙ２が面放電ギャップＳ１に近づくことになる。このため、アドレッシングの動作マージンが広くなる。
【００４０】
以上の説明で例示したＰＤＰは、サステイン電極対の片方の金属膜ｘ２を面放電ギャップＳ１に近づけた構造のものであるが、両方の金属膜ｘ２，ｙ２を面放電ギャップＳ１に近づけてもよい。
【００４１】
【発明の効果】
請求項１乃至請求項５の発明によれば、発光効率の低下を避けつつ放電開始電圧を低減し、駆動系の負担を軽減することができる。
【００４２】
請求項２の発明によれば、長期にわたる動作の安定を実現することができる。
【図面の簡単な説明】
【図１】本発明のＰＤＰの内部構造を示す斜視図である。
【図２】ＰＤＰの電極マトリクスの概略図である。
【図３】ＰＤＰの要部断面図である。
【図４】サステイン電極対の構成を示す図である。
【図５】金属膜の配置位置と放電開始電圧との関係を示すグラフである。
【図６】金属膜の配置位置と輝度との関係を示すグラフである。
【図７】駆動シーケンスを示す電圧波形図である。
【図８】ダイナミック駆動の動作マージンを示す図である。
【図９】サステイン電極対の構成の他の例を示す図である。
【図１０】従来のＰＤＰの内部構造を示す要部断面図である。
【図１１】従来のサステイン電極の配列方向における発光強度分布の模式図である。
【符号の説明】
１  ＰＤＰ（ＡＣ型プラズマディスプレイパネル）
３０  放電空間
Ａ  アドレス電極（第３の電極）
Ｓ１  面放電スリットギャップ（放電ギャップ）
Ｗｘ１，Ｗｙ１  透明導電膜の幅
Ｗｘ２，Ｗｙ２  金属膜の幅
Ｘ  サステイン電極（第１の電極）
ｘ１  透明導電膜
ｘ２  金属膜
Ｙ  サステイン電極（第２の電極）
ｙ１  透明導電膜
ｙ２  金属膜
【図１】
0003687715.tif 000004
【図２】
0003687715.tif 000005
【図３】
0003687715.tif 000006
【図４】
0003687715.tif 000007
【図５】
0003687715.tif 000008
【図６】
0003687715.tif 000009
【図７】
0003687715.tif 000010
【図８】
0003687715.tif 000011
【図９】
0003687715.tif 000012
【図１０】
0003687715.tif 000013
【図１１】
0003687715.tif 000014