(57)【特許請求の範囲】
【請求項１】
キャパシタ構造用の下部電極を製造する方法であって、
バリア層の表面に第１の電極層を付着させる段階と、
前記第１の電極層の上に保護層を付着させる段階と、
前記バリア層、前記第１の電極層、及び前記保護層を含むスタックをパターニングする段階と、
絶縁層を前記スタックのパターニング構造の全体に付着させ、前記絶縁層を前記保護層まで研磨して、前記スタックの側壁に前記絶縁体を形成する段階と、
前記保護層をエッチングによって除去して、前記第１の電極層を前記絶縁体に対して窪ませる段階と、
前記第１の電極層及び前記絶縁層の上の全体に第２の電極層を付着させ、前記第１の電極層及び絶縁層の窪みを覆うように前記第２の電極層をパターニングする段階と、
前記第２の電極層の上面および側壁に誘電層を付着させる段階
を含む方法。
【請求項２】
前記第１の電極部分の側壁の前記絶縁体が二酸化シリコンを含む、請求項１に記載の方法。
【請求項３】
前記第２の電極部分の側壁の前記誘電体がＢａＳｒＴｉＯ3を含む、請求項１に記載の方法。
【請求項４】
前記第１の電極部分の厚さが、５ナノメートル〜２００ナノメートルである、請求項１に記載の方法。
【請求項５】
前記第２の電極部分の厚さが、１００ナノメートル〜６００ナノメートルである、請求項４に記載の方法。
【請求項６】
前記第１の電極部分の側壁の絶縁体が、前記側壁と接触した窒化シリコンおよび前記窒化シリコン上の二酸化シリコン層を含む、請求項１に記載の方法。
【請求項７】
前記窒化シリコンの厚さが２０ナノメートル〜６０ナノメートルである、請求項６に記載の方法。
【請求項８】
前記第２の電極層の上の前記誘電層の上に別の電極を付着させる段階をさらに含む、請求項１に記載の方法。
【請求項９】
前記バリア層がＴａＳｉＮを含む、請求項１に記載の方法。
【請求項１０】
前記バリア層が、ケイ化物の下部コンタクト層および上部バリア窒化層を含む、請求項１に記載の方法。
【請求項１１】
前記ケイ化物がケイ化Ｔａを含み、前記窒化層がＴａＳｉＮを含む、請求項１０に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はキャパシタに関し、詳細にはスタックト・キャパシタに関する。本発明のキャパシタは、高密度ダイナミック・ランダム・アクセス・メモリ装置（ＤＲＡＭ）に特に適する。本発明のキャパシタは窪んだ電極構造を備える。本発明はさらに、本発明のキャパシタを製造する方法に関する。
【０００２】
【従来の技術】
キャパシタは、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）装置などの集積回路装置で広く使用されている。ＤＲＡＭ装置がより高度に集積化されるにつれ、画定されたセル領域内のキャパシタンスを高めるさまざまな方法が提案された。
【０００３】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）の密度は過去２５年の間、３年ごとに４倍に増大したと報告されており、この傾向は今日も続いている。この顕著な増大は、リソグラフィ、ドライ・パターニングおよび薄膜付着技法を含むさまざまな技術分野の進歩、ならびにセルの利用をより効率的にしたＤＲＡＭアーキテクチャの改良によってもたらされたものである。
【０００４】
ＤＲＡＭセルは単一のトランジスタおよびキャパシタを含み、それぞれのキャパシタは、アレイ中の隣接するキャパシタから分離されなければならないので、キャパシタが占有することができるセル領域はその一部分でしかない。
【０００５】
キャパシタンス密度の増大は、１）狭い水平領域内に大きな表面積を与える複雑な電極構造、２）より薄いキャパシタ誘電体、および３）より高い誘電率のキャパシタ誘電材料、の使用によって達成することができる。一般に、表面積を大きくすると複雑さが増し、したがってコストが上昇する。
【０００６】
一般的に使用されている二酸化シリコンおよび窒化シリコン誘電体は、必要な厚さの限界に縛られている。そのため、近年の研究のかなりの部分が、ＤＲＡＭキャパシタ用の高誘電率材料の開発に向けられた。これまでに製造されたＤＲＡＭチップは主に、二酸化シリコンと窒化シリコンの混合物を含み、ドープされた結晶または多結晶シリコンから作られた２つの電極に挟まれた薄い誘電体を利用したキャパシタを含む。ＤＲＡＭキャパシタに高誘電率材料を組み込むということになれば、新しい誘電材料が必要となるだけでなく、新しい電極材料およびバリヤ材料も必要となる。将来のＤＲＡＭ誘電体の有力な候補として、誘電率２００〜３５０、固有キャパシタンス（specific capacitance）１２５ｆＦ／μｍ2超の薄膜チタン酸バリウムストロンチウム（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴＯ）が提案されている。
【０００７】
さらに、高誘電スタック・キャパシタのコンタクト・バリアは未来世代のＤＲＡＭにとって極めて重要である。現在使用されているコンタクト・バリアはＴａＳｉＮバリア層である。
【０００８】
スタック・キャパシタの一般的な構造を図１に示す。この図で、１は下部白金電極を表し、２は、白金電極１と多結晶シリコンなどのプラグ３との間のＴａＳｉＮバリア層を表す。誘電体４は、Ｂａ0.7／Ｓｒ0.3ＴｉＯ3（ＢＳＴＯ）を含む。下部白金電極およびＢＳＴＯ層４の上には上部白金電極（図示せず）が積み重ねられる。
【０００９】
しかし、酸素環境で実施されるＢＳＴＯの付着中、ＴａＳｉＮ層の上にＴａＯおよび／またはＳｉＯが形成される。その結果、ＰｔとＴａＳｉＮの間に抵抗層が生じる。この層のキャパシタンスはＥＳＴＯ材料よりも小さい。Ｏ拡散の源は２つある。１つは、図１の６に指示した側壁からであり、もう１つは、Ｐｔの結晶粒界（grain boundaries）からである。側壁からの酸素拡散は、バリア構造を窪ませることによって解決することができるが、Ｐｔの結晶粒界の問題を解決するのは容易ではない。
【００１０】
【発明が解決しようとする課題】
本発明は、電極を通した酸素拡散の問題に取り組む。本発明は、電極の結晶粒界を中断させ、同時に側壁からの拡散をも防ぐ窪んだ電極構造を提供する。
【００１１】
【課題を解決するための手段】
具体的には本発明は、上部電極および下部電極を備え、下部電極が、その側壁の電気絶縁体に対して窪んだ第１の電極部分を付着させ、第２の電極部分を付着させたものであり、下部電極の第２の電極部分の側壁および上面に誘電体があり、上部電極が誘電体の上方に位置するキャパシタ構造に関する。
【００１２】
本発明の他の態様は、導電性プラグおよびバリア層の上方に位置する先に開示したキャパシタ構造を備え、バリア層が、導電性プラグとキャパシタ構造の間に位置する半導体構造に関する。
【００１３】
本発明の他の態様は、電極コンタクト線および電極コンタクト線と接触した導電性プラグの上方に位置する先に開示したキャパシタ構造を備える半導体構造に関する。
【００１４】
本発明はさらに、キャパシタ構造用の電極を製造する方法に関する。この方法は、
表面に第１の電極層を付着させる段階と、
第１の電極層の上に保護層を付着させて、スタック構造を形成する段階と、
スタック構造をパターニングする段階と、
電気絶縁層を付着させ、これを研磨して、スタック構造の側壁に絶縁体を形成する段階と、
保護層をエッチングによって除去する段階と、
第１の電極層を電気絶縁体に対して窪ませる段階と、
第１の電極層の上に第２の電極層を付着させ、第２の電極層をパターニングする段階と、
第２の電極層の上面および側壁に誘電層を付着させる段階
を含む。
【００１５】
本発明の他の態様は、先に開示した方法によって得られる電極に関する。
【００１６】
【発明の実施の形態】
本発明の理解を容易にするため、図面を参照する。異なる図の中の同じ符号は、同じ構造または等価の構造を指す。
【００１７】
図２では、半導体基板２０上に二酸化シリコンなどの絶縁材料２１が形成されている。絶縁材料２１を貫通するコンタクト・ホールが、当技術分野で周知のフォトリソグラフィ技法によって画定されたとおりに選択的にエッチングすることによって形成される。コンタクト・ホールの内部には、ドープされた多結晶シリコン、ＷＳｉxなどの導電材料を構造上に付着させ、次いで付着させた導電材料を、電気絶縁材料２１の上面が平らになるようにエッチングすることによって、導電性プラグ２２が充てんされる。
【００１８】
絶縁層２１上には、金属窒化物、金属シリコン窒化物などのバリア層２３が付着される。バリア層の例には、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、これらの混合物、ＴａＳｉＮなどがある。ＴａＳｉＮが好ましい。もちろん、所望ならば、層２３に異なる複数の層を含めることができる。ＴａＳｉＮは、化学蒸着またはＴａＳｉをターゲットとしたＡｒ／Ｎ2中での反応性スパッタリングによって付着させることができる。バリア層２３は、ケイ化Ｔａおよび／またはケイ化Ｔｉなどの下部ケイ化層を含み、このケイ化層の上に先に開示した金属窒化物または金属シリコン窒化物を含む、コンタクト・バリア層であることが好ましい。ケイ化層は、プラグ２２への電気コンタクトの働きをし、窒化層は、電極材料のバリアの働きをする。バリア層２３の厚さは一般に約５ナノメートル〜約１００ナノメートル、より典型的には約３０ナノメートルである。複数の層を層２３として使用するときには一般に、それらの厚さの合計を上記量の範囲にとどめる。２層を使用するときには例えば、それぞれの層が合計層厚の約１／２を占める。
【００１９】
次に、バリア層の上に、スパッタリングなどによって第１の電極層２４を付着させる。第１の電極層２４の厚さは一般に約５ナノメートル〜約２００ナノメートル、より典型的には約２０ナノメートル〜約１００ナノメートルである。符号２７は、白金層２４中の結晶粒界を示す。適当な電極材料の例には、Ｐｔ、Ｉｒ、Ｒｕ、Ｐｄ、ＩｒＯ2、ＲｕＯ2などがある。所望ならば、異なる複数の電極層を使用することもできる。好ましい電極層２４は白金であり、または下部Ｉｒ層および上部ＩｒＯ2層を含む。
【００２０】
第１の電極層２４の上に、スパッタリングなどによってＴｉＮなどの保護またはハード・マスク層２５を付着させる。保護層２５の厚さは一般に約５ナノメートル〜約１００ナノメートル、より典型的には約１０ナノメートル〜約３０ナノメートルである。
【００２１】
図３に示すように、バリア層２３、第１の電極層２４および保護層２５から成るスタックを、保護層２５を電極層２４およびバリア層２３のハード・マスクとした反応性イオン・エッチングによってパターニングする。このエッチングは一般に、反応性イオン・エッチングによって実施する。
【００２２】
図４に示すように、二酸化シリコンおよび／または窒化シリコンなどの絶縁層２６を化学蒸着によって付着させ、続いて化学機械研磨（ＣＭＰ）によって平らな構造を得る。
【００２３】
図５に、保護層２５を選択的にエッチングすることによって達成された本発明に基づく構造を示す。層２５は、反応性イオン・エッチングまたは湿式化学エッチングによってエッチングすることができる。保護層２５の選択エッチングの結果、絶縁層２６に対して第１の電極層２４が窪む。言い換えると、第１の電極層２４の上面が絶縁層２６の上面に対して窪む。
【００２４】
図６で、第２の電極層２８を付着させて、第１および第２の電極層２４および２８を含む下部電極を完成させる。符号２９は層２８中の結晶粒界を表す。第２の電極層２８の厚さは一般に、約１００ナノメートル〜約６００ナノメートル、より典型的には約２５０ナノメートル〜約３５０ナノメートルである。
【００２５】
図６に概略的に示すように層２４中の結晶粒界と層２８中の結晶粒界とは整列しないので、この多段階電極付着によって、酸素が結晶粒界を通過する距離が大きくなる。
【００２６】
絶縁層２６は、電極の側壁を通した酸素拡散を防ぐ。さらに、層２８の上面および側壁を覆うように誘電層３０を共形に付着させる。誘電層３０は一般に、ＢＳＴＯ（ＢａＳｒＴｉＯ3）、ＳＴＯ（ＳｒＴｉＯ3）、ＰＺＴ（ＰｂＺｒＴｉＯ3）、ＢａＴｉＯ3、ＰｂＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ2などの高誘電率材料であり、ＢＳＴＯであることが好ましい。ＢＳＴＯは一般に、金属有機化学蒸着（ＭＯＣＶＤ）によって付着せる。（Ｂａ，Ｓｒ）ＴｉＯ3膜は、前駆体の液体送達を使用したＭＯＣＶＤによって付着させることができる。有機源としては、Ｂａ（ｔｈｄ）2（４−ｇｌｙｍｅ）、Ｓｒ（ｔｈｄ）2（４−ｇｌｙｍｅ）およびＴｉ（Ｏ−ｉＰｒ）2（ｔｈｄ）2が一般に使用される。この誘電層を強誘電材料とすることもできる。
【００２７】
この付着は一般に、温度４５０〜７００℃の酸素環境で実施される。この高誘電率誘電体は下部電極を共形に覆う。
【００２８】
導電性バリア層２３は、電極をプラグ材料から分離して、電極−プラグ相互拡散および反応を防ぎ、この付着中にプラグが酸素に露出することを防ぎ、かつ、プラグ材料２２から電極材料２４への電気コンタクトを提供する目的に使用される。
【００２９】
誘電層３０の厚さは一般に、約５ナノメートル〜約１００ナノメートル、より典型的には約１０ナノメートル〜約５０ナノメートルである。
【００３０】
図７に、上部電極３１の共形付着を示す。上部電極層３１の厚さは一般に、約３０ナノメートル〜約２００ナノメートル、より典型的には約５０ナノメートル〜約１００ナノメートルである。
【００３１】
下部および上部電極という用語、ならびに同種の用語は、導電プラグまたは同種の構造に対するそれらの関係を指し、下部電極は電極のうち導電プラグに近いほうを言う。このような用語は、構造中での電極層の実際の方向を意味するものではない。
【００３２】
図８〜１３に本発明の他の実施形態を示す。具体的には図８では、半導体基板２０の上に二酸化シリコンなどの絶縁材料２１が形成されている。絶縁材料２１を貫通するコンタクト・ホールが、当技術分野で周知のフォトリソグラフィ技法によって画定されたとおりに選択的にエッチングすることによって形成される。コンタクト・ホールの内部には、ドープされた多結晶シリコン、ＷＳｉxなどの導電材料を構造上に付着させ、次いで付着させた導電材料を、電気絶縁材料２１の上面が平らになるようにエッチングすることによって、導電性プラグ２２が充てんされる。
【００３３】
絶縁層２１上には、金属窒化物、金属シリコン窒化物などのバリア層２３が付着される。バリア層の例には、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、ＴａＡｌＮ、およびＴａＳｉＮなどがある。ＴａＳｉＮが好ましい。
【００３４】
ＴａＳｉＮは、化学蒸着またはＴａＳｉをターゲットとしたＡｒ／Ｎ2中での反応性スパッタリングによって付着させることができる。バリア層２３の厚さは一般に、約５ナノメートル〜約１００ナノメートル、より典型的には約３０ナノメートルである。
【００３５】
次に、バリア層の上に、スパッタリングなどによって第１の電極層２４を付着させる。第１の電極層２４の厚さは一般に、約５ナノメートル〜約２００ナノメートル、より典型的には約２０ナノメートル〜約１００ナノメートルである。符号２７は、白金層２４中の結晶粒界を示す。
【００３６】
第１の電極層２４の上に、物理蒸着などによってＴｉＮなどの保護またはハード・マスク層２５を付着させる。保護層２５の厚さは一般に、約５ナノメートル〜約１００ナノメートル、より典型的には約１０ナノメートル〜約３０ナノメートルである。
【００３７】
図９に示すように、バリア層２３、第１の電極層２４および保護層２５から成るスタックを、保護層２５を電極層２４およびバリア層２３のハード・マスクとした反応性イオン・エッチングによってパターニングする。
【００３８】
図１０に示すように、窒化シリコン（ＳｉＮx）誘電層３２を化学蒸着などによって共形に付着させる。窒化シリコン層３２の厚さは一般に、約２０ナノメートル〜約６０ナノメートル、より典型的には約３０ナノメートル〜約５０ナノメートルである。窒化シリコンは、優れた酸素拡散ブロッキングを提供する。しかし、ＳｉＮxの応力はかなり大きく、そのため電極材料と側壁のＳｉＮxとの間に亀裂が生じる可能性があり、これによってＯの拡散経路が生み出される可能性がある。したがって、ＳｉＯ2などの誘電体２６を充てんする前に、薄いＳｉＮx層を使用して側壁を覆う。このように、ＳｉＮxは、多孔質のＳｉＯ2からの酸素拡散およびＳｉＯ2付着中の電極材料とＳｉＯ2の間の反応に対する保護層として機能する。
【００３９】
図１１に示すように、二酸化シリコンなどの電気絶縁層２６を化学蒸着（ＣＶＤ）によって付着させ、続いて化学機械研磨（ＣＭＰ）によって平らな構造を得る。
【００４０】
図１２に、ＳｉＮx層３２の上部および保護層２５を選択的にエッチングすることによって達成された本発明に基づく構造を示す。層３２および２５は、反応性イオン・エッチングまたは湿式化学エッチングによってエッチングすることができる。
【００４１】
保護層２５の上面のＳｉＮx層３２の上部および保護層２５の選択エッチングの結果、絶縁層２６に対して第１の電極層２４が窪む。言い換えると、第１の電極層２４の上面が絶縁層２６の上面に対して窪む。
【００４２】
図１３で、第２の電極層２８を付着させ、これをパターニングして、第１および第２の電極層２４および２８を含む下部電極を完成させる。符号２９は層２８中の結晶粒界を表す。
【００４３】
絶縁層２６は、電極の側壁を通した酸素拡散を防ぐ。さらに、電極層２８の上面および側壁を覆うように誘電層３０を共形に付着させる。誘電層３０は、ＢＳＴＯ（ＢａＳｒＴｉＯ3）、ＳＴＯ（ＳｒＴｉＯ3）、ＰＺＴ（ＰｂＺｒＴｉＯ3）、ＢａＴｉＯ3、ＰｂＴｉＯ3、Ｂｉ4Ｔｉ3Ｏ2などの高誘電率材料であり、ＢＳＴＯであることが好ましい。ＢＳＴＯは一般に、金属有機化学蒸着（ＭＯＣＶＤ）によって付着させる。（Ｂａ，Ｓｒ）ＴｉＯ3膜は、前駆体の液体送達を使用したＭＯＣＶＤによって付着させることができる。有機源としては、Ｂａ（ｔｈｄ）2（４−ｇｌｙｍｅ）、Ｓｒ（ｔｈｄ）2（４−ｇｌｙｍｅ）およびＴｉ（Ｏ−ｉＰｒ）2（ｔｈｄ）2が一般に使用される。誘電層３０を強誘電材料とすることもできる。
【００４４】
この付着は一般に、温度４５０〜７００℃の酸素環境で実施される。この高誘電率誘電体は下部電極を共形に覆う。
【００４５】
導電性バリア層２３は、電極をプラグ材料から分離して、電極−プラグ相互拡散および反応を防ぎ、この付着中にプラグが酸素に露出することを防ぎ、かつ、プラグ材料から電極材料への電気コンタクトを提供する目的に使用される。
【００４６】
誘電層３０の厚さは一般に、約５ナノメートル〜約１００ナノメートル、より典型的には約１０ナノメートル〜約５０ナノメートルである。
【００４７】
図１４に、上部電極３１の共形付着を示す。上部電極層３１の厚さは一般に、約３０ナノメートル〜約２００ナノメートル、より典型的には約５０ナノメートル〜約１００ナノメートルである。
【００４８】
図１５に、プラグ・コンタクト以外の位置に位置するスタック・キャパシタを使用する本発明の他の実施形態を示す。具体的には図１５は、半導体基板２０上の二酸化シリコンなどの絶縁材料２１を示す。ドープされた多結晶シリコンまたはＷＳｉxなどの導電性コンタクト・プラグ２２を与える。電極金属線コンタクト３３がコンタクト・プラグ２２と接触し、絶縁体３６によって保護される。電極線コンタクト３３とプラグ２２の間にはバリア層２３が位置する。キャパシタの下部電極は電極層２４および２８を含み、層２４が線３３と接触する。下部電極の側壁は絶縁層２６によって保護される。誘電層３０が層２８の上面および側壁を覆い、上部電極３１を分離する。３３、２４、２８および３１の電極材料は一般に、先に開示した電極材料のいずれかとすることができる。
【００４９】
白金線などの電極線の抵抗は、その酸化抵抗のため、Ａｌ線またはＣｕ線抵抗よりも大きいが、高誘電スタック・キャパシタなど、高酸化を必要とする装置で使用することができる。さらに、この電極線を、スタック・キャパシタをプラグ・コンタクト以外の位置に配置することができるマージャー（merger）論理装置中で使用することもできる。酸素拡散経路が増大するため、酸素がバリア層に達しにくくなる。
【００５０】
図１６は、本発明に基づく好ましい構造の概略図である。具体的には、半導体基板２０上に二酸化シリコンなどの絶縁層２１が位置する。多結晶シリコンなどの導電性プラグ２２が存在する。バリア層は、ＴａＳｉのコンタクト層２３ａおよびＴａＳｉＮのバリア２３ｂを含むコンタクト・バリア層である。キャパシタの下部電極は、Ｉｒ層２４ａおよびＩｒＯ2層２４ｂを含む下部電極材料、ならびに白金の上部電極層２８を含む。キャパシタの上部電極３１は白金を含む。誘電層３０が層２８の上面および側壁を覆い、上部白金電極３１を分離する。層３０はＢＳＴＯであることが好ましい。
【００５１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００５２】
（１）上部電極および下部電極を備え、前記下部電極が、その側壁の絶縁体に対して窪んだ第１の電極部分を付着させ、第２の電極部分を付着させたものであり、前記下部電極の前記第２の電極部分の側壁および上面に誘電体があり、前記上部電極が前記誘電体の上方に位置するキャパシタ構造。
（２）前記下部電極の前記第１の電極部分の側壁の前記絶縁体が二酸化シリコンを含む、上記（１）に記載のキャパシタ構造。
（３）前記下部電極の前記第２の電極部分の側壁の前記誘電体がＢａＳｒＴｉＯ3を含む、上記（１）に記載のキャパシタ構造。
（４）前記下部電極の前記第１の電極部分の厚さが、約５ナノメートル〜約２００ナノメートルである、上記（１）に記載のキャパシタ構造。
（５）前記下部電極の前記第２の電極部分の厚さが、約１００ナノメートル〜約６００ナノメートルである、上記（４）に記載のキャパシタ構造。
（６）前記下部電極の前記第２の電極部分の上面および側壁の前記誘電体の厚さが、約５ナノメートル〜約１００ナノメートルである、上記（１）に記載のキャパシタ構造。
（７）前記下部電極の前記第１の電極部分の側壁の絶縁体が、前記側壁と接触した窒化シリコンおよび前記窒化シリコン上の二酸化シリコン層を含む、上記（１）に記載のキャパシタ構造。
（８）前記窒化シリコンの厚さが約２０ナノメートル〜約６０ナノメートルである、上記（７）に記載のキャパシタ構造。
（９）前記下部電極および上部電極が別々に、Ｐｔ、Ｉｒ、Ｒｕ、Ｐｄ、ＩｒＯ2およびＲｕＯ2から成るグループから少なくとも１種選択される、上記（１）に記載のキャパシタ構造。
（１０）前記下部電極および上部電極がＰｔを含む、上記（１）に記載のキャパシタ構造。
（１１）前記下部電極が、Ｉｒ層、ＩｒＯ2層およびＰｔ層を含む、上記（１）に記載のキャパシタ構造。
（１２）導電性プラグおよびバリア層の上方に位置する上記（１）に記載のキャパシタ構造を備え、前記バリア層が、前記導電性プラグと前記キャパシタ構造の間に位置する半導体構造。
（１３）前記導電性プラグが、ドープされた多結晶シリコンを含む、上記（１２）に記載の半導体構造。
（１４）前記バリア層がＴａＳｉＮを含む、上記（９）に記載の半導体構造。
（１５）導電性プラグおよびバリア層の上方に位置する上記（７）に記載のキャパシタ構造を備え、前記バリア層が、前記導電性プラグと前記キャパシタ構造の間に位置する半導体構造。
（１６）前記導電性プラグが、ドープされた多結晶シリコンを含む、上記（１５）に記載の半導体構造。
（１７）前記バリア層がＴａＳｉＮを含む、上記（１４）に記載の半導体構造。
（１８）前記バリア層が、ケイ化物の下部コンタクト層および上部バリア窒化層を含む、上記（１２）に記載の半導体構造。
（１９）前記ケイ化物がケイ化Ｔａを含み、前記窒化層がＴａＳｉＮを含む、上記（１８）に記載の半導体構造。
（２０）電極コンタクト線および導電性プラグの上方に位置する上記（１）に記載のキャパシタ構造を備え、前記導電性プラグが、前記電極コンタクト線および前記プラグと前記コンタクトの間のバリア層と電気的に接触した半導体構造。
（２１）前記導電性プラグが、ドープされた多結晶シリコンを含む、上記（２０）に記載の半導体構造。
（２２）電極コンタクト線および前記電極コンタクト線と接触した導電性プラグの上方に位置する、上記（７）に記載のキャパシタ構造を備える半導体構造。
（２３）前記導電性プラグが、ドープされた多結晶シリコンを含む、上記（２２）に記載の半導体構造。
（２４）キャパシタ構造用の電極を製造する方法であって、
表面に第１の電極層を付着させる段階と、
前記第１の電極層の上に保護層を付着させて、スタック構造を形成する段階と、
前記スタック構造をパターニングする段階と、
電気絶縁層を付着させ、これを研磨して、前記スタック構造の側壁に絶縁体を形成する段階と、
前記保護層をエッチングによって除去する段階と、
前記第１の電極層を前記絶縁体に対して窪ませる段階と、
前記第１の電極層の上に第２の電極層を付着させ、これをパターニングする段階と、
前記第２の電極層の上面および側壁に誘電層を付着させる段階
を含む方法。
（２５）前記第１の電極部分の側壁の前記絶縁体が二酸化シリコンを含む、上記（２４）に記載の方法。
（２６）前記第２の電極部分の側壁の前記誘電体がＢａＳｒＴｉＯ3を含む、上記（２４）に記載の方法。
（２７）前記第１の電極部分の厚さが、約５ナノメートル〜約２００ナノメートルである、上記（２４）に記載の方法。
（２８）前記第２の電極部分の厚さが、約１００ナノメートル〜約６００ナノメートルである、上記（２７）に記載の方法。
（２９）前記第１の電極部分の側壁の絶縁体が、前記側壁と接触した窒化シリコンおよび前記窒化シリコン上の二酸化シリコン層を含む、上記（２４）に記載の方法。
（３０）前記窒化シリコンの厚さが約２０ナノメートル〜約６０ナノメートルである、上記（２９）に記載の方法。
（３１）前記第２の電極層の上の前記誘電層の上に別の電極を付着させる段階をさらに含む、上記（２４）に記載の方法。
（３２）前記表面がバリア層である、上記（２４）に記載の方法。
（３３）前記バリア層がＴａＳｉＮを含む、上記（３２）に記載の方法。
（３４）前記表面が電極線である、上記（２４）に記載の方法。
（３５）前記バリア層が、ケイ化物の下部コンタクト層および上部バリア窒化層を含む、上記（３６）に記載の方法。
（３６）前記ケイ化物がケイ化Ｔａを含み、前記窒化層がＴａＳｉＮを含む、上記（３５）に記載の方法。
（３７）上記（２４）に記載の方法によって得られる電極。
【図面の簡単な説明】
【図１】現在提案されている一般的なスタック・キャパシタの概略図である。
【図２】本発明のキャパシタの、一製造段階における概略図である。
【図３】本発明のキャパシタの、図２に続く製造段階における概略図である。
【図４】本発明のキャパシタの、図３に続く製造段階における概略図である。
【図５】本発明のキャパシタの、図４に続く製造段階における概略図である。
【図６】本発明のキャパシタの、図５に続く製造段階における概略図である。
【図７】本発明のキャパシタの、図６に続く製造段階における概略図である。
【図８】本発明に基づく他のキャパシタ構造の、一製造段階における概略図である。
【図９】本発明に基づく他のキャパシタ構造の、図８に続く製造段階における概略図である。
【図１０】本発明に基づく他のキャパシタ構造の、図９に続く製造段階における概略図である。
【図１１】本発明に基づく他のキャパシタ構造の、図１０に続く製造段階における概略図である。
【図１２】本発明に基づく他のキャパシタ構造の、図１１に続く製造段階における概略図である。
【図１３】本発明に基づく他のキャパシタ構造の、図１２に続く製造段階における概略図である。
【図１４】本発明に基づく他のキャパシタ構造の、図１３に続く製造段階における概略図である。
【図１５】本発明に基づく他の構造の概略図である。
【図１６】本発明に基づく他の構造の概略図である。
【符号の説明】
１  下部白金電極
２  バリア層
３  プラグ
４  誘電体
６  側壁
２０  半導体基板
２１  絶縁層
２２  導電性プラグ
２３  バリア層
２３ａ  コンタクト層
２３ｂ  バリア層
２４  第１の電極層
２４ａ  Ｉｒ層
２４ｂ  ＩｒＯ2層
２５  保護層
２６  絶縁層
２７  結晶粒界
２７ａ  結晶粒界
２７ｂ  結晶粒界
２８  第２の電極層
２９  結晶粒界
３０  誘電層
３１  上部電極
３２  窒化シリコン誘電層
３３  電極金属線コンタクト
３６  絶縁体
【図１】
0003643314.tif 000002
【図２】
0003643314.tif 000003
【図３】
0003643314.tif 000004
【図４】
0003643314.tif 000005
【図５】
0003643314.tif 000006
【図６】
0003643314.tif 000007
【図７】
0003643314.tif 000008
【図８】
0003643314.tif 000009
【図９】
0003643314.tif 000010
【図１０】
0003643314.tif 000011
【図１１】
0003643314.tif 000012
【図１２】
0003643314.tif 000013
【図１３】
0003643314.tif 000014
【図１４】
0003643314.tif 000015
【図１５】
0003643314.tif 000016
【図１６】
0003643314.tif 000017