(57)【特許請求の範囲】
【請求項１】
半導体基板（１）に、半導体素子が形成されたセル部（Ａ）と、該セル部の外周に配置された外周耐圧部（Ｂ）とを備えてなる半導体装置において、
前記外周耐圧部には、前記半導体基板と電気的に接続されている最外周側のプレート（１７ｇ）と、前記セル部に形成されたゲート電極（７）と電気的に接続されている最内周側のプレート（１７ａ）とを含む導電性の複数のフィールドプレート（１７ａ〜１７ｇ、３３ａ〜３３ｆ）が形成されており、
前記外周耐圧部は、直線部（Ｂ１）とコーナー部（Ｂ２）とを有し、
前記直線部では、前記複数のフィールドプレートのうち隣接するフィールドプレートの間にツェナーダイオード群（１８ａ〜１８ｅ）が形成されて、フィールドプレートと前記ツェナーダイオード群とにより前記最外周側のプレート（１７ｇ）と前記最内周側のフィールドプレート（１７ａ）との間で一方向に延びるパターンを形成し、このパターンが前記直線部の外周に沿った方向で順次ずれて配置されており、
前記コーナー部では、前記複数のフィールドプレート（１７ａ〜１７ｇ）が、前記セル部から半導体基板の外周に向かう方向で順に並んで配置され、それぞれの一端は前記直線部のツェナーダイオード群と接続され、それぞれの他端は前記直線部のフィールドプレートと接続されており、前記最内周側のフィールドプレート（１７ａ）とその隣のフィールドプレート（１７ｂ）とが、前記ツェナーダイオード群を介することなく電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記ツェナーダイオード群が前記直線部の外周に沿った方向で帯状に形成され、隣接する前記ツェナーダイオード群の間に、前記外周耐圧部の外周に沿った方向に対し斜め方向に形成されたフィールドプレート（３３ａ〜３３ｆ）が形成されて、前記パターンが階段状になっている請求項１に記載の半導体装置。
【請求項３】
前記ツェナーダイオード群及び前記フィールドプレートは前記セル部から前記半導体基板の外周に向かう方向で、等間隔に配置されていることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴ、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと記す）などの半導体素子を備える半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ＩＧＢＴなどの半導体素子を備える半導体装置においては、サージ耐量を向上させるために、半導体素子が形成されている領域の外周の外周耐圧部にフィールドプレートリングやツェナーダイオードが備えられている（特開平１０−１６３４８２号公報参照）。なお、半導体素子が形成されている領域を以下ではセル部と言う。
【０００３】
図１０（ａ）に従来の半導体装置の外周耐圧部の一部分を拡大した平面図を示す。外周耐圧部は、多重のフィールドプレートリングＪ１７ａ〜Ｊ１７ｅを有し、これらのうち、最内周側のフィールドプレートリングＪ１７ａはゲート配線Ｊ１９を介してゲート電極（図示せず）と電気的に接続され、最外周側のフィールドプレートリングＪ１７ｅは等電位プレートＪ２１を介して半導体基板（図示せず）と電気的に接続されている。そして、フィールドプレートリングＪ１７ａ〜Ｊ１７ｅのそれぞれの間にツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄが形成されている。
【０００４】
図１０（ｂ）にツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄの接続状態を示す。これらのツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄは図１０（ｂ）に示すようにゲート配線Ｊ１９と等電位プレートＪ２１との間で連結部Ｊ３３ａ〜Ｊ３３ｅにより折り返された状態で電気的に接続されている。
【０００５】
従来では、サージが印加された場合、セル部やその外周の外周耐圧部において、ブレークダウンさせ、セル部や外周耐圧部でサージを吸収させるだけでなく、このようなツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄをブレークダウンさせることで、ゲート電極を充電し、素子をオン状態にすることでサージを吸収させる構造としていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、例えば、高周波サージが印加された場合、図１０（ａ）の構造ではツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄ及び連結部Ｊ３３ｂ〜Ｊ３３ｄの紙面上下方向の幅が狭く、ツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄの動作抵抗及び連結部Ｊ３３ｂ〜Ｊ３３ｄの抵抗が大きいため、ツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄがブレークダウンした時に、瞬時に大電流を流すことができなかった。このため、ゲート電極が十分に充電されず、上記のように素子のオン状態でサージを吸収することができなかった。この解決手段として、図１０（ａ）のツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄ及び連結部Ｊ３３ｂ〜Ｊ３３ｄの幅を広くすることが考えられるが、図１０（ａ）の構造でツェナーダイオード群Ｊ１８ａ〜Ｊ１８ｄ及び連結部Ｊ３３ｂ〜Ｊ３３ｄの幅を広くすると外周耐圧部の面積が大きくなり、半導体装置全体のサイズが大きくなってしまうので好ましくない。
【０００７】
また、例えば、四角形状の半導体装置のコーナー部では外周耐圧部は湾曲しており、半導体装置の直線部では直線状に形成されている。サージが印加されると、このようなコーナー部で電界が集中することから、直線部よりも電界強度が高く、直線部とコーナー部とでは、コーナー部の方が直線部に比べて耐圧が低くなっている。このため、サージが印加されると、コーナー部の外周耐圧部という局所的部分にブレークダウン電流が流れてしまう。この場合、局所的部分に電流が集中するため、電流密度が大きく、コーナー部の外周耐圧部が破壊される恐れがあった。
【０００８】
そこで、本発明は上記点に鑑みて、サージが印加されたときのツェナーダイオード群の動作抵抗を低減させ、かつ、ブレークダウン時のコーナー部における外周耐圧部の電流密度を低減させることができる半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、外周耐圧部の直線部では、複数のフィールドプレートのうち隣接するフィールドプレートの間にツェナーダイオード群（１８ａ〜１８ｅ）が形成されて、フィールドプレートとツェナーダイオード群とにより最外周側のプレート（１７ｇ）と最内周側のフィールドプレート（１７ａ）との間で一方向に延びるパターンを形成し、このパターンが直線部の外周に沿った方向で順次ずれて配置されており、コーナー部では、複数のフィールドプレート（１７ａ〜１７ｇ）が、セル部から半導体基板の外周に向かう方向で順に並んで配置され、それぞれの一端は直線部のツェナーダイオード群と接続され、それぞれの他端は直線部のフィールドプレートと接続されており、最内周側のフィールドプレート（１７ａ）とその隣のフィールドプレート（１７ｂ）とが、ツェナーダイオード群を介することなく電気的に接続されていることを特徴としている。
【００１０】
このように、フィールドプレートとツェナーダイオード群とにより最外周側のプレート（１７ｇ）と最内周側のフィールドプレート（１７ａ）との間で、折り返された状態ではなく、一方向に延びるパターンが形成されていることから、外周耐圧部の面積を増大させることなく、フィールドプレート及びツェナーダイオード群の幅を従来構造よりも広くすることができる。このことから、フィールドプレートの抵抗と、ツェナーダイオード群の動作抵抗とを従来のものより低減させることができる。これにより、サージが印加され、ツェナーダイオード群がブレークダウンした時、瞬時に大電流を流すことができ、このことによりゲート電極を充電して、サージを素子のオン状態で吸収することができる。
【００１１】
また、コーナー部の構造をこのようにすることで、コーナー部の耐圧を直線部のうち耐圧が最も低い部分よりも高くすることができる。これにより、サージが印加された場合、外周耐圧部の直線部で先にブレークダウンさせ、この直線部にブレークダウン電流を流すことができる。これにより、コーナー部における外周耐圧部の電流密度を低減させることができる。
【００１２】
なお、フィールドプレートとツェナーダイオード群とにより最外周側のプレート（１７ｇ）と最内周側のフィールドプレート（１７ａ）との間で一方向に延びるパターンは、請求項２のように、ツェナーダイオード群が直線部の外周に沿った方向で帯状に配置され、隣接するツェナーダイオード群の間に、外周耐圧部の外周に沿った方向に対し斜め方向に形成されたフィールドプレート（３３ａ〜３３ｆ）が配置され、階段状に形成されることが好ましい。
【００１３】
さらに、請求項３に記載の発明では、複数のツェナーダイオード群及びフィールドプレートはセル部から半導体基板の外周に向かう方向で、等間隔に配置されていることを特徴としている。これにより、請求項１又は２の発明の効果に加え、サージが印加された場合、外周耐圧部Ｂにおける電界集中を緩和することができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１５】
【発明の実施の形態】
図１に本発明の一実施形態を適用した半導体装置の平面図を示し、図２にこの半導体装置の一部断面図を示す。図１において、中央部がＩＧＢＴを構成する半導体素子が形成されているセル部Ａであり、セル部Ａの周りでセル部Ａの外周に沿った形状で外周耐圧部Ｂが形成されている。図２の断面図では、図の右側部分がセル部Ａであり、セル部Ａの左側が外周耐圧部Ｂである。
【００１６】
図２の半導体基板１において、ｐ+型層１Ａの上にｎ-型層１Ｂが形成されている。そして、この半導体基板１はｐ+型層１Ａ側の表面を裏面１ａ、ｎ-型層１Ｂ側の表面を主表面１ｂとし、裏面１ａ上にはコレクタ電極２が形成されている。
【００１７】
セル部Ａでは、ｎ-型層１Ｂの表層部にｐ型ウェル３が形成されており、このｐ型ウェル３よりも接合深さが浅く、ｐ型ウェル３と重なってｐ型ベース領域４が形成されている。さらに、このｐ型ベース領域４の内部にはｎ+型ソース領域５が形成されている。また、ｎ-型層１Ｂの上面にはゲート絶縁膜６を介してポリシリコン等からなるゲート電極７が設けられている。そして、このゲート電極７の下に位置するｎ+型ソース領域５とｎ-型層１Ｂとに挟まれたｐ型ベース領域４がチャネル領域８となっている。
【００１８】
また、ｐ型ベース領域４の表層部のうち、ｎ+型ソース領域５に対してチャネル領域８の反対側にはｎ+型ソース領域５と重なってｐ+型領域９が形成されている。そして、ｎ-型層１Ｂの表面上に形成されたＢＰＳＧまたはＰＳＧ等からなる層間絶縁膜１０の上にＡｌ合金等からなるエミッタ電極１１が設けられている。このエミッタ電極１１は層間絶縁膜１０に形成されたコンタクトホール１２を通して、ｎ+型ソース領域５、ｐ+型領域９と電気的に接続されている。
【００１９】
このように、ｐ型ベース領域４とｎ+型ソース領域５とｐ+型領域９とを有し、ｐ+型領域９の上のエミッタ電極１１と、ｐ型ベース領域４の上のゲート電極７とを有する構造を１セルとして、セル部Ａは、これらが複数設置された構成となっている。
【００２０】
一方、外周耐圧部Ｂでは、ｎ-型層１Ｂの表層部のうち、最外周のセルの周りにｐ型ウェル３と接合深さが等しい外周ｐ型ウェル１３が形成されている。また、ｎ-型層１Ｂの表層部の最外周側にはｎ+型コンタクト領域１５が形成されている。
【００２１】
そして、ｎ-型層１Ｂの上には絶縁膜としてのフィールド酸化膜１６が形成されており、このフィールド酸化膜１６の上で外周ｐ型ウェル１３からｎ+型コンタクト領域１５のセル部側端部の間に例えばポリシリコンよりなるフィールドプレート１７ａ〜１７ｇ及びツェナーダイオード群１８ａ〜１８ｅが形成されている。さらに、フィールド酸化膜１６の上に層間絶縁膜１０が形成されている。また、この層間絶縁膜１０の上にゲート配線１９が設けられており、このゲート配線１９は層間絶縁膜１０に形成されたコンタクトホール２０を通してフィールドプレート１７ａと電気的に接続されている。また、層間絶縁膜１０上の最外周側には等電位プレート２１が設けられている。この等電位プレート２１はフィールドプレート１７ｇと、ｎ+型コンタクト領域１５とに電気的に接続されている。
【００２２】
図３（ａ）に図１中の外周耐圧部Ｂの直線部Ｂ１の一部拡大図を示す。フィールドプレート１７ａは、紙面下側のセル部Ａ側に配置され、ゲート配線１９と電気的に接続されている。また、フィールドプレート１７ｇは、外周側に配置されており、等電位プレート２１を介してｎ-型層１Ｂと電気的に接続されている。
【００２３】
そして、フィールドプレート１７ａとフィールドプレート１７ｇとの間に複数のフィールドプレート１７ｂ〜１７ｆが配置されており、これらは外周耐圧部の辺に沿った方向と平行な部分と、紙面右上方向に傾いている部分の連結部３３ａ〜３３ｆとを有し、この平行な部分と連結部３３ａ〜３３ｆとが交互に接続され、一方向に向かって階段状に形成されている。なお、これらのフィールドプレート１７ｂ〜１７ｆは互いに電気的に絶縁されている。さらに、これらの複数のフィールドプレート１７ｂ〜１７ｆのうち、外周耐圧部の辺に沿った方向と平行な部分に、例えばＰ（リン）が注入されたｎ型領域３１と、例えばＢ（ボロン）が注入されたｐ型領域３２とが交互に配置され、帯状の複数のツェナーダイオード群１８ａ〜１８ｅが形成されている。これらのツェナーダイオード群１８ａ〜１８ｅは、ｎ型領域３１とｐ型領域３２との接合によるツェナーダイオードが逆方向に直列接続されたツェナーダイオード対が複数形成された構成となっている。
【００２４】
本実施形態では、例えば、セル部Ａから半導体基板１の外周方向に向かって順に並んでいるツェナーダイオード群１８ａ〜１８ｅ、連結部３３ａ〜３３ｆを１つのブロックＺとし、外周耐圧部ＢはこのブロックＺが複数配置された構成となっている。なお、図３中のＺ１、Ｚ２、Ｚ３、…等がブロックＺである。
【００２５】
ブロックＺ１内のツェナーダイオード群１８ａは、紙面右隣のブロックＺ２内のツェナーダイオード群１８ｂと連結部３３ｂを介して接続されている。このツェナーダイオード群１８ｂは、さらに右隣のブロックＺ３（図示せず）内のツェナーダイオード群１８ｃと連結部３３ｃを介して接続され、このようにしてツェナーダイオード群１８ｅまで接続されている。したがって、本実施形態では、図３（ｂ）に示すようにゲート配線１９に接続されたフィールドプレート１７ａから等電位プレート２１に接続されたフィールドプレート１７ｇに向かって、ブロックＺ１内のツェナーダイオード群１８ａ、ブロックＺ２内のツェナーダイオード群１８ｂ、ブロックＺ３内のツェナーダイオード群１８ｃ、ブロックＺ４内のツェナーダイオード群１８ｄ、ブロックＺ５内のツェナーダイオード群１８ｅが順にセル部Ａから外周に向かう方向に対して傾斜し、一方向に階段状に接続された構成となっている。
【００２６】
本実施形態では、このように１つのブロックＺ内でツェナーダイオード群１８ａ〜１８ｅを接続するのではなく、複数のブロックＺ間で、外周に沿った方向に対して斜めの方向で階段状に接続されている。これにより、外周耐圧部の面積を増大させることなく、外周耐圧部の直線状の辺に対して垂直な方向でのツェナーダイオード群１８ａ〜１８ｅの幅を広げることができる。そして、これらのツェナーダイオード群１８ａ〜１８ｅに接続される連結部３３ｂ〜３３ｅの幅も図１０（ａ）に示される従来構造よりも広くすることができる。これにより、図３（ｂ）に示すようにゲート配線１９に接続されたフィールドプレート１７ａから等電位プレート２１に接続されたフィールドプレート１７ｇに至る電気的に接続された領域の抵抗値を従来のものよりも低減させ、高周波サージが印加されたときでも、ツェナーダイオード群１８ａ〜１８ｅに瞬時に大電流を流すことができる。このため、ゲート電極を充電することができ、サージを素子のオン状態で吸収することができる。
【００２７】
また、本実施形態では、ツェナーダイオード群１８ａ〜１８ｅや、連結部３３ｂ〜３３ｅを含むフィールドプレート１７ａ〜１７ｇのポリシリコン層が、外周耐圧部Ｂ全体において、セル部Ａから外周に向かう方向で一定間隔に配置されていることから、サージが印加された場合、外周耐圧部Ｂにおける電界集中を緩和することができる。
【００２８】
なお、本実施形態において、ツェナーダイオード１８ａ〜１８ｅと連結部３３ｂ〜３３ｅとをブロックＺ毎に配置しているのは、以下の理由からである。
【００２９】
ツェナーダイオード１８ａ〜１８ｅと連結部３３ｂ〜３３ｅとの配置パターンとして、紙面左側がツェナーダイオード１８ａ〜１８ｅであり、右側が連結部３３ｂ〜３３ｅであるブロックＺの他に、紙面左側を連結部３３ｂ〜３３ｅ、右側をツェナーダイオード群１８ａ〜１８ｅとするブロックＺ’毎に配置するパターンが考えられる。
【００３０】
図４、図５に図１中のコーナー付近の外周耐圧部Ｂの拡大図を示す。図４はブロックＺ’毎に連結部３３ｂ〜３３ｅ、ツェナーダイオード群１８ａ〜１８ｇが配置されているパターンであり、図５は、本実施形態のパターンである。なお、ここで言うコーナー部Ｂ２とは、セル部の外郭のうち湾曲状となっている部分近辺のことである。コーナー部Ｂ２では、ツェナーダイオード群は形成されておらず、フィールドプレート１７ａ〜１７ｇのみが形成されている。そして、これらのフィールドプレート１７ａ〜１７ｇの一端は直線部Ｂ１の連結部３３ｂ〜３３ｅと、他端はツェナーダイオード群１８ａ〜１８ｇと接続された構造となっている。
【００３１】
図４では、直線部Ｂ１とコーナー部Ｂ２との境界Ｂ３において、ツェナーダイオード群１８ａ〜１８ｅの各右側端部（高電位側）と、フィールドプレート１７ｂ〜１７ｆとが電気的に接続されている。具体的に、ツェナーダイオード群１８ａとフィールドプレート１７ｂとが接続されており、ツェナーダイオード群１８ｂとフィールドプレート１７ｃとが接続されており、ツェナーダイオード群１８ｃとフィールドプレート１７ｄとが接続されており、ツェナーダイオード群１８ｄとフィールドプレート１７ｅとが接続されており、ツェナーダイオード群１８ｅとフィールドプレート１７ｆとが接続されている。また、フィールドプレート１７ｂ〜１７ｆの他の端部は連結部３３ｂ〜３３ｅと電気的に接続されている。
【００３２】
そして、図６に図４中のＣ−Ｃ’線での断面における等電位分布のシミュレーション結果を示し、図７にコーナー部Ｂ２での耐圧のシミュレーション結果を示す。この場合では、最外周側のフィールドプレート１７ｇとこの隣のフィールドプレート１７ｆとが電気的に接続されていることから、それぞれのフィールドプレート１７ａ〜１７ｆがツェナーダイオード群１８ａ〜１８ｅのそれぞれに対応した電位となる。したがって、図６に示すように、最外周側の等電位線はフィールドプレート１７ｅとフィールドプレート１７ｆとの間に延びている状態となっている。このようにコーナー部Ｂ２においては、外周ｐ型ウェル１３の湾曲状の外周側端部（図２参照）に等電位線が集中し、電界強度が直線部Ｂ１よりも高くなる。この場合の耐圧は図７に示すように６００Ｖである。
【００３３】
これに対して、図５の本実施形態では、各ブロックＺ毎にツェナーダイオード群１８ａ〜１８ｅを直線部Ｂ１に複数配置している。したがって、ブロックＺ７内のツェナーダイオード群１８ａ〜１８ｅの左隣（紙面上側、低電位側）に電気的に接続されているフィールドプレート１７ｂ〜１７ｆがコーナー部Ｂ２に延設された構造となっている。そして、直線部Ｂ１とコーナー部Ｂ２との境界Ｂ３において、ブロックＺ７から延設されたフィールドプレート１７ｂ〜１７ｆと、ブロックＺ６内のツェナーダイオード群１８ａ〜１８ｅに対して傾斜している連結部３３ａ〜３３ｆとが電気的に接続されている。具体的には、フィールドプレート１７ａと接続されている連結部３３ａはフィールドプレート１７ｂと、連結部３３ｂはフィールドプレート１７ｃと、連結部３３ｃはフィールドプレート１７ｄと、連結部３３ｄはフィールドプレート１７ｅと、連結部３３ｅはフィールドプレート１７ｆと、連結部３３ｆはフィールドプレート１７ｇとそれぞれ電気的に接続されている。
【００３４】
図８に図５中のＤ−Ｄ’線での断面における等電位分布のシミュレーション結果を示し、図９コーナー部Ｂ２での耐圧のシミュレーション結果を示す。このとき、最内周側のフィールドプレート１７ａと隣のフィールドプレート１７ｂとが電気的に接続されていることから、それぞれのフィールドプレート１７ｂ〜１７ｇがツェナーダイオード群１８ａ〜１８ｅのそれぞれに対応した電位となっている。したがって、最外周側の等電位線はフィールドプレート１７ｆとフィールドプレート１７ｇとの間にまで延びている状態となっている。このとき、フィールドプレート１７ａとフィールドプレート１７ｂとの間に等電位線が集中せず、外周ｐ型ウェル１３の湾曲状の外周側端部の電界集中を緩和できるため、コーナー部Ｂ２の耐圧は図９に示すように７４０Ｖとなり、図４の構造よりも高くなっている。
【００３５】
ところで、外周耐圧部Ｂの直線部Ｂ１は、図４、図５と同様な構成の部分を有し、すなわち、耐圧が高い部分と低い部分とがある。図４のように耐圧が低い構造となっているのは、図３での外周耐圧部Ｂの直線状の辺に垂直な方向で並んで形成されているツェナーダイオード群１８ａ〜１８ｅの紙面右側の連結部３３ａ〜３３ｆのうち、ツェナーダイオード群１８ａ〜１８ｅと接続されている部分の近辺である。この部分はフィールドプレート１７ｇと連結部３３ｆとが等電位となっており、図４と同様にフィールドプレート１７ａ〜１７ｆで電位を分担している。
【００３６】
一方、図５のように耐圧が高い構造となっているのは、これらのツェナーダイオード群１８ａ〜１８ｅの紙面左側の連結部３３ａ〜３３ｆのうち、ツェナーダイオード群１８ａ〜１８ｅと接続されている部分の近辺である。この部分では、フィールドプレート１７ａと連結部３３ａとが等電位となっており、図５と同様にフィールドプレート１７ｂ〜１７ｇで電位を分担している。
【００３７】
したがって、図４のようにブロックＺ’毎にツェナーダイオード群１８ａ〜１８ｅと連結部３３ａ〜３３ｆとが配置されている場合は、コーナー部Ｂ２でのフィールドプレート１７ａ〜１７ｇの電位配分が直線部Ｂ１での最も耐圧が低い部分と同等であり、コーナー部Ｂ２では直線部Ｂ１に比べ、外周ｐ型ウェル１３の湾曲状の外周側端部に電界が集中していることから、コーナー部Ｂ２の耐圧が最も低くなってしまう。このため、サージが印加されると、コーナー部Ｂ２の外周耐圧部に形成されている外周ｐ型ウェル１３の湾曲状の外周側端部にてブレークダウンが起きる。
【００３８】
これに対して、図５のブロックＺ毎に配置する場合では、コーナー部Ｂ２の構造が直線部Ｂ１での最も耐圧が高い部分と同等であり、コーナー部Ｂ２での電界集中があっても、コーナー部Ｂ２での耐圧を直線部Ｂ１の最も耐圧が低い部分よりも高くすることができる。したがって、本実施形態では、サージが印加された場合、外周耐圧部の直線部Ｂ１の外周ｐ型ウェル１３の湾曲状の外周側端部において、先にブレークダウンさせ、ブレークダウン電流をこの直線部Ｂ１に流れるようにすることができる。このことから、コーナー部Ｂ２での電流密度を低減させることができる。
【００３９】
これまで説明してきたように、本実施形態を適用することで、半導体装置の高周波サージに対する耐量を向上させることができる。
【００４０】
なお、本実施形態では、図３（ａ）（ｂ）に示すように、ゲート配線１９に電気的に接続されているフィールドプレート１７ａからｎ-型層１Ｂと電気的に接続されたフィールドプレート１７ｇに向かって、各ツェナーダイオード群１８ａ〜１８ｅを紙面右上方向に傾斜して階段状に接続させていたが、左上方向に傾斜して接続させることもできる。
【００４１】
また、各ツェナーダイオード群１８ａ〜１８ｅの段数及びｎ型領域３１の幅、ｐ型領域３２の幅は任意に設定することができ、また、１ブロック内のツェナーダイオード群の数量や、全体のブロック数は任意に設定することができる。
【００４２】
また、本実施形態では、図１に示すようにセル部が略五角形状である半導体装置を例に挙げて説明していたが、セル部が略矩形状やその他の形状である半導体装置に本発明を適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を適用した半導体装置の平面図である。
【図２】図１の主要部の断面図である。
【図３】図１中の外周耐圧部の一部拡大図である。
【図４】本実施形態と比較するための構造である一コーナー部における外周耐圧部の拡大図である。
【図５】図１中の一コーナー部における外周耐圧部の拡大図である。
【図６】図４中のＣ−Ｃ’線での断面における電位分布のシミュレーション結果を示す図である。
【図７】図４のコーナー部における耐圧のシミュレーション結果を示す図である。
【図８】図５中のＤ−Ｄ’線での断面における電位分布のシミュレーション結果を示す図である。
【図９】図５のコーナー部における耐圧のシミュレーション結果を示す図である。
【図１０】従来の半導体装置における外周耐圧部の一部拡大図である。
【符号の説明】
Ａ…セル部、Ｂ…外周耐圧部、１…半導体基板、１Ａ…ｐ+型基板、１Ｂ…ｎ-型層、２…コレクタ電極、３…ｐ型ウェル、４…ｐ型ベース領域、５…ｎ+型ソース領域、６…ゲート絶縁膜、７…ゲート電極、９…ｐ+型領域、１０…層間絶縁膜、１１…エミッタ電極、１３…外周ｐ型ウェル、１４…最外周ｐ型ウェル、１５…ｎ+型コンタクト領域、１６…フィールド酸化膜、１７…フィールドプレート、１８…ツェナーダイオード、１９…ゲート配線、２１…等電位プレート、２２…ｐ+型コンタクト領域、３１…ｎ型領域、３２…ｐ型領域、３３…連結部。
【図１】
0003707428.tif 000002
【図２】
0003707428.tif 000003
【図３】
0003707428.tif 000004
【図４】
0003707428.tif 000005
【図５】
0003707428.tif 000006
【図６】
0003707428.tif 000007
【図７】
0003707428.tif 000008
【図８】
0003707428.tif 000009
【図９】
0003707428.tif 000010
【図１０】
0003707428.tif 000011