(57)【特許請求の範囲】
【請求項１】
複数の異なるチップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、
アセンブリを行う複数チップのうちの特定種類のチップのウエハテスト情報を用いてその特定種類のチップの特性値が基準値内に入っているか否かをウエハ単位もしくはウエハロット単位で判定し、
１デバイスを構成する複数チップのうちの特定種類のチップの特性値が基準値内に入っている場合はウエハ単位もしくはウエハロット単位でアセンブリを実行し、
１デバイスを構成する複数チップのうちの特定種類のチップの特性値が基準値内に入っていない場合にはアセンブリを保留し、その保留ウエハ数もしくは保留ロット数が予め設定した数量以上となったときに、保留ウエハもしくは保留ロットの送信特性データを、特定種類のチップ以外の半導体チップ製造工程の制御部に送信し、その半導体チップ製造工程での製造条件を送信特性データに基づいて変更することを特徴とする複数チップからなる半導体装置の生産方法。
【請求項２】
複数の異なるチップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、
アセンブリを行う複数チップの各々のウエハテスト情報を用いて、各チップについて特性値が基準値内に入っているか否かをウエハ単位もしくはウエハロット単位で判定し、
１デバイスを構成する複数種類のチップの各々の特性値が基準値内に入っている場合は、それらチップのアセンブリをウエハ単位もしくはウエハロット単位で実行し、
１デバイスを構成する複数種類のチップのうちの特定種類のチップの特性値が基準値内に入っていないチップについてはアセンブリを保留し、その保留中の複数種類のチップについて特性値をウエハ単位もしくはウエハロット単位で比較し、デバイスとしての特性を満足する組み合わせがあれば、その組み合わせでアセンブリを行うことを特徴とする複数チップからなる半導体装置の生産方法。
【請求項３】
保留中の複数種類のチップのうち、デバイスとしての特性を満足する組み合わせがないチップのウエハもしくはウエハロットについてはアセンブリを再保留し、その保留ウエハ数もしくはロット数が予め設定した数量以上となったときに、保留ウエハもしくは保留ロットの特性データを、この再保留対象となったチップ以外の半導体チップ製造工程の制御部に送信し、その半導体チップ製造工程での製造条件を送信特性データに基づいて変更することを特徴とする請求項２記載の複数チップからなる半導体装置の生産方法。
【請求項４】
アセンブリする複数チップをそれぞれ個別に製造する複数の半導体チップ製造工程の制御部と、各チップのウエハテストを行う複数のウエハテスト工程の制御部と、アセンブリを行うデバイス製造工程の制御部とを、コンピュータネットワーク上で接続し、前記ウエハテスト情報及びアセンブリ保留に関する情報を含む生産関連情報を、各工程の制御部間において送受信することを特徴とする請求項１、２または３記載の複数チップからなる半導体装置の生産方法。
【請求項５】
複数チップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、
アセンブリを行う複数チップの各々のウエハテスト情報を用い、１デバイスを構成する複数種類のチップの各々のウエハテスト情報を、それぞれのウエハ上において、当該ウエハ上の各位置と各チップの特性値とを１：１でマッピングし、その複数種類のチップの各マッピングテストデータを相互に比較して、デバイスとしての特性を満足する最適な組み合わせのチップを選び、その組み合わせでアセンブリを行うことを特徴とする複数チップからなる半導体装置の生産方法。
【請求項６】
請求項５記載の複数チップからなる半導体装置の生産方法において、アセンブリを行う制御用ＩＣチップと出力用トランジスタチップの各々のウエハテスト情報を用い、各チップの特性値をウエハ単位もしくはウエハロット単位で比較し、下記の基準に基づいてウエハもしくはウエハロットの組み合わせを選んだ後に、前記マッピング処理を実行することを特徴とする半導体装置の生産方法。
（１）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が大きいウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が大きいウエハまたはロットとを組み合わせる。
（２）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が小さいウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が小さいウエハまたはロットを組み合わせる。
（３）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が中間値のウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が中間値のウエハまたはロットとを組み合わせる。
【請求項７】
アセンブリする複数チップをそれぞれ個別に製造する複数の半導体チップ製造工程の制御部と、各チップのウエハテストを行う複数のウエハテスト工程の制御部と、アセンブリを行うデバイス製造工程の制御部とを、コンピュータネットワーク上で接続し、前記ウエハテスト情報及びマッピングテストデータを含む生産関連情報を、各工程の制御部間において送受信することを特徴とする請求項５または６記載の複数チップからなる半導体装置の生産方法。
【請求項８】
アセンブリする複数チップをそれぞれ個別に製造する複数の半導体チップ製造工程の制御部と、各チップのウエハテストを行う複数のウエハテスト工程の制御部と、アセンブリを行うデバイス製造工程の制御部とを、コンピュータネットワークを経由してホストコンピュータに接続し、そのホストコンピュータによって各工程の制御部を一括して管理することを特徴とする請求項１、２、３、５または６記載の複数チップからなる半導体装置の生産方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数チップからなる半導体装置の生産方法に関する。
【０００２】
【従来の技術】
複数のチップを１つの半導体デバイスにアセンブリする場合、それぞれのチップに製造上のばらつきがあるため、以下に述べるようなことが起こる。
【０００３】
まず、複数チップからなる半導体装置の１つとして、直流安定化電源装置（低損失レギュレータ）がある。直流安定化電源装置は、図１に示すように、制御用ＩＣチップ２と、負荷電流を流すことのできる出力用トランジスタチップ（ＰＮＰトランジスタチップ）３の組み合わせで構成されており、安定化された電圧を出力端子６に出力するデバイスである。
【０００４】
直流安定化電源装置１の付加的な回路として、過電流保護回路４というものが一般的に組み込まれている。この過電流保護回路４により得られる過電流特性とは、低損失レギュレータの出力電流として異常に高い電流、つまり過電流が流れた場合、その出力電流を減少させる特性であり、安全性の高いデバイスとして極めて重要な特性である。
【０００５】
この過電流保護回路４の動作原理は、制御用ＩＣチップ２内のＮＰＮトランジスタ５のエミッタからの電流を過電流保護回路４内の検出抵抗でモニターし、その値が設定された値以上になれば、ＮＰＮトランジスタ５のベース電流を減少させ、図２に示すように出力電流Ｉｃを減少させるというものである。
【０００６】
言い換えれば、出力用トランジスタチップ３のベース電流をモニターしているため、過電流保護回路４８内の検出抵抗値の製造上のばらつきや出力用トランジスタチップ３の電流増幅率（ｈＦＥ）の製造上のばららつきが積算されて、実際に過電流がかかる出力電流値がばらつくことになる。
【０００７】
例えば、過電流保護回路４内の検出抵抗値が小さい方にばらつき、出力用トランジスタチップ３のｈＦＥが大きい方にばらついた場合、出力電流Ｉｃの過電流検出ポイントは大きくなる方（図２の▲２▼）になり、その逆であれば、小さくなる方（図２の▲１▼）になる。
【０００８】
もう少し、具体的に説明すると、過電流保護回路４では、その回路内部の過電流検出抵抗の両端の電圧が予め設定された電圧値以上になれば、過電流保護が動作し、ポイントＰ（図１）のベース電流を絞ることになる。
【０００９】
具体的な数値で説明すると、過電流検出抵抗値の中心値を３０Ω、出力用トランジスタチップ３のｈＦＥの中心値を１４０、過電流検出抵抗の両端の予め設定された電圧を０．９Ｖとすると、製造上のばらつきとして、通常、過電流検出抵抗値は±２０％程度ばらつき（２４Ω〜３６Ω）、出力用トランジスタチップ３のｈＦＥは８０〜２００程度ばらつく。
【００１０】
従って、過電流検出抵抗値がＭＡＸ．３６Ωになったときには、過電流保護回路４は、ＮＰＮトランジスタ５のベース電流が２５ｍＡの時に動作する。この制御用ＩＣチップ２と、ｈＦＥ＝８０の出力用トランジスタチップ３が組み合わされると、出力電流として２Ａで過電流保護がかかることになる。また、逆の場合、過電流検出抵抗値がＭＩＮ．２４Ωの制御用ＩＣチップ２と、ｈＦＥ＝２００の出力用トランジスタ３とが組合わさった場合は、出力電流が７．５Ａにならないと過電流保護がかからない。
【００１１】
このように、通常のばらつきでランダムに２つのチップを組み合わせると特性的にかなり大きなばらつきになる場合が多い。
【００１２】
従来は、この過電流検出ポイントのばらつきを抑えるため、それぞれのチップ２，３の該当項目の検査基準（制御用ＩＣであれば過電流保護回路内の検出値の検査基準、出力用トランジスタであればｈＦＥの基準値）を厳しく設定するか、あるいは、ばらつきを見込んで直流安定化電源装置１の放熱特性を、チップ組み合わせ特性がワーストの場合（図２の▲２▼）であっても満足できるように設計している。
【００１３】
一方、従来の半導体装置の生産システムは、半導体チップ製造工程、半導体チップテスト工程（ウエハテスト工程）、半導体デバイス製造工程などがそれぞれ独立したコンピュータにより制御され、各々の進行状況、テスト歩留り状況及び仕掛在庫状況などが管理されていた。
【００１４】
また、チップ製造工場とチップテスト工場、チップのアセンブリ工場が違っており、近年では、海外でのアセンブリ工場への展開と、各工場間の物理的距離が離れる傾向がある。
【００１５】
【発明が解決しようとする課題】
前記したように、複数の半導体チップを１デバイスにアセンブリし、１つの半導体装置として製造する場合、それぞれのチップの製造上の特性ばらつきが積算されて、半導体装置として大きなばらつきとなってしまう。このばらつきを抑えるため、それぞれのチップのテスト基準を厳しいものにすると、チップの良品率（歩留り）が下がるという問題が起こる。
【００１６】
また、半導体装置に要求される特性についても、従来以上に厳しい特性が要求されてきており、これに対応するには、チップのテスト基準をより一層厳しくする必要があり、チップの良品率がさらに低下するという問題が発生する。
【００１７】
一方、１デバイスにアセンブリする複数チップの各々のテスト基準を比較的広く設定して、１つの半導体装置を製造すると、その積算されたばらつきをもってもいいような半導体装置となるため商品価値がなくなってしまう。
【００１８】
例えば、図１に示す直流安定化電源装置１の場合、組み合わせ特性がワーストの場合を想定した設計（放熱特性を考慮した設計）により、装置自体の寸法（フレーム寸法等）が大きくなってしまう。
【００１９】
本発明はそのような実情に鑑みてなされたもので、半導体装置を構成する複数チップの各々の歩留りを低下させることなく、半導体装置に要求される特性を満足することのできる半導体装置の生産方法の提供を目的とする。
【００２０】
【課題を解決するための手段】
本発明は、複数の異なるチップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、アセンブリを行う複数チップのうちの特定種類のチップのウエハテスト情報を用いてその特定種類のチップの特性値が基準値内に入っているか否かをウエハ単位もしくはウエハロット単位で判定し、  １デバイスを構成する複数チップのうちの特定種類のチップの特性値が基準値内に入っている場合はウエハ単位もしくはウエハロット単位でアセンブリを実行する。また、１デバイスを構成する複数チップのうちの特定種類のチップの特性値が基準値内に入っていない場合にはアセンブリを保留し、その保留ウエハ数もしくは保留ロット数が予め設定した数量以上となったときに、保留ウエハもしくは保留ロットの送信特性データを、特定種類のチップ以外の半導体チップ製造工程の制御部に送信し、その半導体チップ製造工程での製造条件を送信特性データに基づいて変更することによって特徴づけられる。
【００２１】
この発明によれば、１デバイスを構成するチップ、例えば出力用トランジスタチップのｈＦＥ値の広い範囲まで使用することができ、チップを無駄なく使用することができる。また、ダイボンド投入保留ロットがあるロット数以上になれば定期的にチップ製造工程にその情報がフィードバックされるので、マッチングの取れないチップを多量に製造することなく、的確なチップの在庫管理が可能になる。
【００２２】
本発明は、複数の異なるチップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、アセンブリを行う複数チップの各々のウエハテスト情報を用いて、各チップについて特性値が基準値内に入っているか否かをウエハ単位もしくはウエハロット単位で判定し、１デバイスを構成する複数種類のチップの各々の特性値が基準値内に入っている場合は、それらチップのアセンブリをウエハ単位もしくはウエハロット単位で実行する。また、１デバイスを構成する複数種類のチップのうちの特定種類のチップの特性値が基準値内に入っていないチップについてはアセンブリを保留し、その保留中の複数種類のチップについて特性値をウエハ単位もしくはウエハロット単位で比較し、デバイスとしての特性を満足する組み合わせがあれば、その組み合わせでアセンブリを行うことによって特徴づけられる。
【００２３】
この発明によれば、１デバイスを構成するチップ、例えば制御用ＩＣチップと出力用トランジスタチップの各チップの特性値が基準値に入っていない場合でも、デバイスとしての特性を満足するチップの組み合わせを選択してチップアセンブリを行うので、制御用ＩＣチップの過電流検出抵抗値及び出力用トランジスタチップのｈＦＥ値の各特性値を広い範囲まで使用することができる。従ってチップを無駄なく使用することができる。
【００２４】
この発明において、保留中の複数種類のチップのうち、デバイスとしての特性を満足する組み合わせがないチップのウエハもしくはウエハロットについてはアセンブリを再保留し、その保留ウエハ数もしくはロット数が予め設定した数量以上となったときに、保留ウエハもしくは保留ロットの特性データを、この再保留対象となったチップ以外の半導体チップ製造工程の制御部に送信し、その半導体チップ製造工程での製造条件を送信特性データに基づいて変更するようにしてもよい。
【００２５】
このような処理を採用すれば、ダイボンド投入保留ロットがあるロット数以上になれば定期的にチップ製造工程にその情報がフィードバックされるので、マッチングの取れないチップを多量に製造することなく、的確なチップの在庫管理が可能になる。
【００２６】
以上の各発明において、アセンブリする複数チップをそれぞれ個別に製造する複数の半導体チップ製造工程の制御部と、各チップのウエハテストを行う複数のウエハテスト工程の制御部と、アセンブリを行うデバイス製造工程の制御部とを、コンピュータネットワーク上で接続し、前記ウエハテスト情報及びアセンブリ保留に関する情報を含む生産関連情報を、各工程の制御部間において送受信するように構成してもよい。
【００２７】
このようなネットワークシステムを構築しておけば、半導体チップ製造工程、ウエハテスト工程、デバイス製造工程がそれぞれ独立したコンピュータにより制御され、さらに、半導体チップ製造工場、ウエハテスト工場、デバイス製造工場が遠く離れていたとしても、ウエハテスト情報、アセンブリ保留情報及び保留ロットの特性データ等の生産関連情報を各工場間において相互に活用することが可能となり、工程間の距離をつめることができる。
【００２８】
また、半導体チップ製造工程の制御部と、ウエハテスト工程の制御部と、デバイス製造工程の制御部とを、インターネット等のコンピュータネットワークを経由してホストコンピュータに接続しておけば、ウエハテスト情報、アセンブリ保留情報及び保留ロットの特性データを含む生産関連情報のやりとり、各工程の制御などを一括して管理することが可能なる。また、顧客の注文をインターネットを経由してホストコンピュータで受け、注文通りの特性を有する半導体装置（例えば直流安定化電源装置）を生産できるというシステムを構築することが可能となり、顧客のニーズにあった製品をタイムリに生産することが可能になる。
【００２９】
本発明は、複数チップを１デバイスにアセンブリし、１つの半導体装置として生産する方法において、アセンブリを行う複数チップの各々のウエハテスト情報を用い、１デバイスを構成する複数種類のチップの各々のウエハテスト情報を、それぞれのウエハ上において、当該ウエハ上の各位置と各チップの特性値とを１：１でマッピングし、その複数種類のチップの各マッピングテストデータを相互に比較して、デバイスとしての特性を満足する最適な組み合わせのチップを選び、その組み合わせでアセンブリを行うことによって特徴づけられる。
【００３０】
この発明によれば、各チップの製造上の特性のばらつきが大きくても、複数チップを組み合わせた場合のトータルの特性が良くなるようなチップ組み合わせを選んでアセンブリを行うので、各チップの特性ばらつきが積算されて、アセンブリとしての特性が悪くなるという問題を解消することができる。
【００３１】
この発明において、アセンブリを行う制御用ＩＣチップと出力用トランジスタチップの各々のウエハテスト情報を用い、各チップの特性値をウエハ単位もしくはウエハロット単位で比較し、下記の基準に基づいてウエハもしくはウエハロットの組み合わせを選んだ後に、前記マッピング処理を実行するようにしてもよい。
（１）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が大きいウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が大きいウエハまたはロットとを組み合わせる。
（２）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が小さいウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が小さいウエハまたはロットを組み合わせる。
（３）制御用ＩＣのウエハ単位またはウエハロット単位で過電流検出抵抗値の平均値が中間値のウエハまたはロットと、出力用トランジスタのウエハ単位またはウエハロット単位でｈＦＥ値の平均値が中間値のウエハまたはロットとを組み合わせる。
【００３２】
この発明において、アセンブリする複数チップをそれぞれ個別に製造する複数の半導体チップ製造工程の制御部と、各チップのウエハテストを行う複数のウエハテスト工程の制御部と、アセンブリを行うデバイス製造工程の制御部とを、コンピュータネットワーク上で接続し、前記ウエハテスト情報及びマッピングテストデータを含む生産関連情報を、各工程の制御部間において送受信するようにしてもよい。
【００３３】
このようなネットワークシステムを構築しておけば、半導体チップ製造工程、ウエハテスト工程、デバイス製造工程がそれぞれ独立したコンピュータにより制御され、さらに、半導体チップ製造工場、ウエハテスト工場、デバイス製造工場が遠く離れていたとしても、ウエハテスト情報、マッピングテストデータ及びウエハロットの比較情報等の生産関連情報を各工場間において相互に活用することが可能となり、工程間の距離をつめることができる。
【００３４】
また、半導体チップ製造工程の制御部と、ウエハテスト工程の制御部と、デバイス製造工程の制御部とを、インターネット等のコンピュータネットワークを経由してホストコンピュータに接続しておけば、ウエハテスト情報、マッピングテストデータ及びウエハロットの比較情報を含む生産関連情報のやりとり、各工程の制御などを一括して管理することが可能なる。また、顧客の注文をインターネットを経由してホストコンピュータで受け、注文通りの特性を有する半導体装置（例えば直流安定化電源装置）を生産できるというシステムを構築することが可能となり、顧客のニーズにあった製品をタイムリに生産することが可能になる。
【００３５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００３６】
本実施形態では、出力用トランジスタチップ（ＰＮＰトランジスタチップ）と制御用ＩＣチップの２つのチップを組み合わせて直流安定化電源装置（図１参照）を生産する方法に本発明を適用した例を示している。
【００３７】
まず、直流安定化電源装置を製造する場合の工程を大別すると、図３に示すように、制御用ＩＣチップ製造工程１１及び出力用トランジスタチップ製造工程１２と、これら製造工程１１，１２で製造されたウエハの特性テストをそれぞれ個別に行うウエハテスト工程２１，２２と、デバイス製造工程（直流安定化電源装置製造工程）３０に分けられる。これらの工程は１つの工場内に配置されている場合もあるが、遠隔地の工場に分散している場合もある。
【００３８】
制御用ＩＣチップ製造工程１１と出力用トランジスタチップ製造工程１２は、それぞれ、各工程を制御する制御部１１ａ，１２ａと、エピタキシャル工程１１ｂ，１２ｂ及びその制御部と、アイソレーション工程１１ｃ，１２ｃ及びその制御部と、拡散工程及１１ｄ，１２ｄ及びその制御部と、インターフェース１１ｅ，１２ｅ等によって構成されている。
【００３９】
ウエハテスト工程２１，２２は、それぞれテスト工程２１ａ，２２ａ及びその制御部と、記憶部２１ｂ，２２ｂと、インターフェース２１ｃ，２２ｃ等によって構成されている。
【００４０】
デバイス製造工程３０は、テストされた２つのチップを１つの半導体デバイスにする工程で、チップダイボンド組み合せ制御部３０ａ、トランジスタチップダイボンド工程３０ｂ、Ｉｃチップダイボンド工程３０ｃ、ワイヤーボンド工程３０ｄ、モールド工程３０ｅ、及びインターフェース部３０ｆなどによって構成されている。
【００４１】
以上の各製造工程１１，１２、各ウエハテスト工程２１，２２、デバイス製造工程３０の各インターフェース１１ｅ，１２ｅ，２１ｃ，２２ｃ，３０ｆは、インターネット等のコンピュータネットワーク上で接続されており、各工程間において情報の送受信を行うことができる。
【００４２】
以下に、本実施形態の詳細を説明する。
【００４３】
まず、直流安定化電源装置の過電流検出電流がばらつく要因は、主に出力用トランジスタチップのｈＦＥである。その理由は、制御用ＩＣチップの過電流保護回路内の検出抵抗（過電流検出抵抗値）の製造上のばらつきは比較的小さくて、例えば２６〜３４Ωの範囲であるのに対し、出力用トランジスタチップのｈＦＥ特性の製造上のばらつきは、例えば８０〜２００程度と大きくて、ｈＦＥ特性のばらつきがデバイス特性に大きく影響することによる。
【００４４】
そこで、この実施形態では、出力用トランジスタチップのばらつきを考慮して、図４に示す処理にてチップアセンブリを行う。この図４の処理はデバイス製造工程３０のチップダイボンド組み合せ制御部３０ａにて実行する。
【００４５】
まず、ウエハテスト工程２２（Ｂテスト工程）から、コンピュータネットワークを介して送信されてきた出力用トランジスタチップ（チップＢ）のウエハテスト情報（チップＢテスト情報）を受信し（ＳＴ１）、ある特性値が予め設定された基準値内にある否かを判定する（ＳＴ２）。
【００４６】
具体的には、ウエハテスト情報のｈＦＥ値が１２０〜１６０の範囲にあるか否か判定する。ｈＦＥ値が基準値内にあれば、出力用トランジスタチップ（チップＢ）のウエハロットをデバイス製造工程３０内のトランジスタチップダイボンド工程３０ｂに投入する（ＳＴ３）。その際、比較的ばらつきの小さい制御用ＩＣチップのウエハロットもＩｃチップダイボンド工程３０ｃに投入し（ＳＴ４）、この組合せでダイボンドを実施する（ＳＴ５）。
【００４７】
ｈＦＥ値が基準値内に入っていない場合、そのウエハロットついては、ダイボンド工程への投入を保留する（ＳＴ６）。その保留ロット数が予め設定されたロット数以上になった時点で、保留ロットの特性データ（ｈＦＥ値）を制御用ＩＣチップ製造工程１１（Ａ製造工程）に送信する（ＳＴ７）。
【００４８】
特性データを制御用ＩＣチップ製造工程１１が受信すると、この製造工程１１の制御部１１ａが、各工程１１ｂ，１１ｃ，１１ｄの制御部に、受信送信データ（ｈＦＥ値）にマッチングするような製造条件の変更を指示する（ＳＴ８）。
【００４９】
具体的には、保留ロットにｈＦＥ値が高いもの、例えば１６０以上のものがある場合、制御用ＩＣチップ製造工程１１の制御部１１ａは、制御用ＩＣチップの過電流保護回路４（図１）内の検出抵抗の値を大きくする方向の製造条件の変更を必要な工程に対して指示する。
【００５０】
このようにして製造条件を変更した制御用ＩＣチップのウエハロット（Ａウエハロット）とダイボンド工程投入を保留していた出力用トランジスタチップのウエハロットを組み合わせてダイボンドを行う（ＳＴ９）。
【００５１】
この実施形態によれば、出力用トランジスタチップのｈＦＥ値の広い範囲まで使用することができ、チップを無駄なく使用することができる。また、ダイボンド投入保留ロットがあるロット数以上になれば定期的にチップ製造工程にその情報がフィードバックされるので、マッチングの取れないチップを多量に製造することなく、的確なチップの在庫管理が可能になる。
【００５２】
次に、本発明の他の実施形態を説明する。
【００５３】
この実施形態は、制御用ＩＣチップ及び出力用トランジスタチップの双方のチップにおいて製造上の特性ばらつきが比較的大きな場合の処理の一例である。
【００５４】
この実施形態では、デバイス製造工程３０のチップダイボンド組合せ制御部３０ａにて図５の処理を実施する。その具体的な処理内容を説明する。
【００５５】
＜制御用ＩＣチップ（チップＡ）の処理＞
ウエハテスト工程２１（Ａテスト工程）から、コンピュータネットワークを介して送信されてきた制御用ＩＣチップのウエハテスト情報（チップＡテスト情報）を受信し（ＳＴａ１）、ある特性値が予め設定された基準値内にあるか否かを判定する（ＳＴａ２）。
【００５６】
具体的には、ウエハテスト情報の過電流検出抵抗値が２８〜３２Ωの範囲にあるか否かを判定する。過電流検出抵抗値が基準値内にあれば、制御用ＩＣチップのウエハロットを、デバイス製造工程３０内のＩｃチップダイボンド工程３０ｂに投入する（ＳＴａ３）。制御用ＩＣチップの過電流検出抵抗値が基準値内に入っていない場合には、そのウエハロットついては、ダイボンド工程への投入を保留（保留Ａ1 ）する（ＳＴａ４）。
【００５７】
＜出力用トランジスタチップ（チップＢ）の処理＞
ウエハテスト工程２２（Ｂテスト工程）から、コンピュータネットワークを介して送信されてきた出力用トランジスタチップ（チップＢ）のウエハテスト情報（チップＢテスト情報）を受信し（ＳＴｂ１）、ある特性値が予め設定された基準値内にある否かを判定する（ＳＴｂ２）。
【００５８】
具体的には、ウエハテスト情報のｈＦＥ値が１２０〜１６０の範囲にあるか否か判定する。ｈＦＥ値が基準値内にあれば、出力用トランジスタチップのウエハロットをデバイス製造工程３０内のトランジスタチップダイボンド工程３０ｂに投入する（ＳＴｂ３）。出力用トランジスタチップのｈＦＥ値が基準値内に入っていない場合、そのウエハロットついては、ダイボンド工程への投入を保留（保留Ｂ1 ）する（ＳＴｂ４）。
【００５９】
＜ダイボンド処理＞
ステップＳＴａ３の処理にてＩｃチップダイボンド工程３０ｂに投入されたウエハロットと、ステップＳＴｂ３の処理にてトランジスタチップダイボンド工程３０ｂに投入されたウエハロットとの組み合わせでダイボンドを実施する（ＳＴｃ１）。
【００６０】
＜組み合わせ処理＞
ダイボンド工程投入を保留した制御用ＩＣチップのウエハロット（保留Ａ1 ）の特性値と、ダイボンド工程投入を保留した出力用トランジスタチップのウエハロット（保留Ｂ1 ）の特性値とを相互に比較して（ＳＴａ５，ＳＴｂ５）、デバイスとしての特性を満足する組み合わせがあれば、それらウエハロットをダイボンド工程に投入し（ＳＴａ６，ＳＴｂ６）、その組み合わせでダイボンドを実施する（ＳＴｃ２）。
【００６１】
＜製造条件の変更処理＞
ステップＳＴａ５，ＳＴｂ５の処理において、デバイスとしての特性を満足する組み合わせがない場合、これら組み合わせ不可のチップのウエハロットについては、ダイボンド工程への投入を再保留（保留Ａ2 ，保留Ｂ2 ）する（ＳＴａ７，ＳＴｂ７）。
【００６２】
次に、制御用ＩＣチップの保留ロット数（保留Ａ2 ）が予め設定されたロット数以上になったときには、保留ロットの特性データ（過電流検出抵抗値）を出力用トランジスタチップ製造工程１２（Ｂ製造工程）に送信する（ＳＴａ８）。特性データを出力用トランジスタチップ製造工程１２が受信すると、この製造工程１２の制御部１２ａが、各工程１２ｂ，１２ｃ，１２ｄの制御部に、受信特性データ（過電流検出抵抗値）にマッチングするような製造条件の指示する（ＳＴａ９）。具体的には、保留ロットに過電流検出抵抗値が小さいもの、例えば２８Ω以下のものがある場合、出力用トランジスタチップ製造工程１２の制御部１２ａは、出力用トランジスタチップのｈＦＥ値を小さくする方向の製造条件の変更を必要な工程に対して指示する。
【００６３】
このようにして、製造条件を変更した出力用トランジスタチップのウエハロットと、ダイボンド工程投入を再保留していた制御用ＩＣチップのウエハロット（保留Ａ2 ）とを組み合わせてダイボンドを行う（ＳＴａ１０）。
【００６４】
一方、出力用トランジスタチップの保留ロット数（保留Ｂ2 ）が予め設定されたロット数以上になったときに、保留ロットの特性データ（ｈＦＥ値）を制御用ＩＣチップ製造工程１１（Ａ製造工程）に送信する（ＳＴｂ８）。特性データを制御用ＩＣチップ製造工程１１が受信すると、この製造工程１１の制御部１１ａが、各工程１１ｂ，１１ｃ，１１ｄの制御部に、受信送信データ（ｈＦＥ値）にマッチングするような製造条件の変更を指示する（ＳＴｂ９）。具体的には、保留ロットにｈＦＥ値が高いもの。例えば１６０以上のものがある場合、制御用ＩＣチップ製造工程１１の制御部１１ａは、過電流保護回路４内（図１）の検出抵抗の値を大きくする方向の製造条件の変更を必要な工程に対して指示する。
【００６５】
このようにして、製造条件を変更した制御用ＩＣチップのウエハロットと、ダイボンド工程投入を再保留していた出力用トランジスタチップのウエハロット（保留Ｂ2 ）とを組み合わせてダイボンドを行う（ＳＴｂ１０）。
【００６６】
この実施形態によれば、制御用ＩＣチップと出力用トランジスタチップの各チップの特性値が基準値に入っていない場合でも、デバイスとしての特性を満足するチップの組み合わせを選んでチップアセンブリを行うので、制御用ＩＣチップの過電流検出抵抗値及び出力用トランジスタチップのｈＦＥ値の各特性値を広い範囲まで使用することができる。従って、チップを無駄なく使用することができる。また、ダイボンド投入保留ロットがあるロット数以上になれば定期的にチップ製造工程にその情報がフィードバックされるので、マッチングの取れないチップを多量に製造することなく、的確なチップの在庫管理が可能になる。
【００６７】
なお、以上の２つの実施形態では、２つのチップを１デバイスに組み合わせる場合について説明したが、３つ以上のチップを組み合わせる場合でも同様の処理を行うことができる。
【００６８】
例えば、３つのチップを組み合わせる場合、２つのチップＡ及びチップＢを、図４に示すチップＡとして処理し、もう１つのチップＣを図４に示すチップＢとして処理するようにすればい。この場合、チップＣの保留ロットの特性データをチップＡ及びＢの製造工程の制御部に送信してもよいし、そのいずれか一方のチップ製造工程の制御部に送信してもよい。その選択は、チップＡまたはＢの製造工程のどちらの工程の製造条件を変更した方がチップＣの保留ロットとうまくマッチングするかということを判断して決定すればよい。
【００６９】
次に、本発明の別の実施形態を説明する。
【００７０】
この実施形態においても、出力用トランジスタチップと制御用ＩＣチップの２つのチップを組み合わせて直流安定化電源装置を生産する方法に本発明を適用した例を示している。なお、直流安定化電源装置を生産する工程は、先に示した図３と同じであるので、ここではその説明を省略する。
【００７１】
この実施形態では、制御用ＩＣチップ及び出力用トランジスタチップの製造上の特性が１枚のウエハ内で比較的大きくばらつく場合の処理に特徴がある。
【００７２】
具体的には図６に示す処理を、図３のデバイス製造工程３０のチップダイボンド組合制御部３０ａにて実行してアセンブリ処理を行う。その処理内容を以下に説明する。
【００７３】
まず、ウエハテスト工程２１（Ａテスト工程）から、コンピュータネットワークを介して送信されてきた制御用ＩＣチップ（チップＡ）のウエハテスト情報（チップＡテスト情報）を受信し（ＳＴａ２１）、そのウエハテスト情報を用いて、ウエハ上の各位置と各チップの特性値（過電流検出抵抗値）とを１：１でマッピングして、図７に示すようなマッピングテストデータＤA を作成する（ＳＴａ２２）。
【００７４】
また、ウエハテスト工程２２（Ｂテスト工程）から、コンピュータネットワークを介して送信されてきた出力用トランジスタチップ（チップＢ）のウエハテスト情報（チップＢテスト情報）を受信し（ＳＴｂ２１）、そのウエハテスト情報を用いて、ウエハ上の各位置と各チップの特性値（ｈＦＥ値）とを１：１でマッピングして、図７に示すようなマッピングテストデータＤB を作成する（ＳＴｂ２２）。
【００７５】
次に、マッピングテストデータＤA とマッピングテストデータＤB とを相互に比較して、デバイスとしての特性を満足する最適な組み合わせのチップを選び（ＳＴｃ２１）、その組み合わせでダイボンドする（ＳＴｃ２２）。
【００７６】
最適な組み合わせでダイボンドする方法としては、［制御用ＩＣチップの過電流動作ベース電流］×［出力用トランジスタチップのｈＦＥ値］が、３〜５Ａの組み合わせなるペアーを選んで２つのチップをダイボンドする等の方法が挙げられる。具体的には、図７の例において、制御用ＩＣチップ：Ｎｏ．１と出力用トランジスタチップ：Ｎｏ．２１との組み合わせ、制御用ＩＣチップ：Ｎｏ．１と出力用トランジスタチップ：Ｎｏ．２１との組み合わせ等を選んで、その各ペアーをダイボンドするという方法を採用する。
【００７７】
このように、制御用ＩＣチップの過電流検出抵抗値が大の特性と、出力用トランジスタチップのｈＦＥが大の特性の組み合わせを選ぶか、あるいは制御用ＩＣチップの過電流検出抵抗値が小の特性と、出力用トランジスタチップのｈＦＥが小の特性の組み合わせを選択することにより、２チップを組み合わせた場合のトータルの過電流保護ポイントは互いに打ち消し合い、それぞれのばらつきを抑えることができる。
【００７８】
ここで、チップの特性は、ウエハロット単位で偏ることが多いため、まずウエハロット単位で組み合わせを設定してから、上記のマッピング方法でダイボンドした方がより効率的である。
【００７９】
ウエハロット単位で組み合わせを設定する方法としては、次のような組み合わせ方がある。
（１）制御用ＩＣのウエハロット単位で過電流検出抵抗値の平均値が大きいロットと、出力用トランジスタのウエハロット単位でｈＦＥ値の平均値が大きいロットとを組み合わせる。
（２）制御用ＩＣのウエハロット単位で過電流検出抵抗値の平均値が小さいロットと、出力用トランジスタのウエハロット単位でｈＦＥ値の平均値が小さいロットを組み合わせる。
（３）制御用ＩＣのウエハロット単位で過電流検出抵抗値の平均値が中間値のロットと、出力用トランジスタのウエハロット単位でｈＦＥ値の平均値が中間値のロットとを組み合わせる。
【００８０】
なお、ウエハロット単位ではなく、ウェハ単位での組み合わせを設定し、それぞれの持つデータ量を少なくするような組み合わせ方法を用いてもよい。
【００８１】
また、図６の実施形態では、２つのチップを１デバイスに組み合わせる場合について説明したが、３つ以上のチップを組み合わせる場合でも同様の処理を行うことができる。
【００８２】
ここで、以上の各実施形態では、制御用ＩＣチップと出力用トランジスタチップとを組み合わせた直流安定化電源装置について説明したが、複数チップの組み合わせで半導体装置の特性が決まる他の装置として、例えば発光ダイオードと受光素子を組み合わせて１デバイス化させたホトカプラ、発光ダイオードと受光素子を組み合わせて１デバイス化させたホトインタラプタ等がある。
【００８３】
ホトカプラにおいては、発光ダイオードと受光素子の組み合わせにより、ＣＴＲの特性が決まるため、最適なＣＴＲが取れるように組み合わせが選択でき、歩留り等の向上などに大きな効果がある。
【００８４】
また、ホトインタラプタにおいては、発光ダイオードと受光素子の組み合わせを最適にすることにより、検出感度、外乱ノイズの影響に対して大きな効果がある。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、ウエハテストによるチップ特性値が基準値内に入っているか否かをウエハロット単位等で判定し、チップ特性値が基準値内に入っていない場合にはアセンブリを保留し、その保留ロット数が予め設定した数量以上となったときに、保留ロットの特性データを、デバイスを構成する他のチップの製造工程に送信して製造条件を変更するか、あるいは特性値が基準値内に入っていないチップについてはアセンブリを保留し、その保留中の複数種のチップについて特性値をウエハ単位もしくはウエハロット単位で比較し、デバイスとしての特性を満足する組み合わせがあれば、その組み合わせでアセンブリを行うようにしているので、１デバイスを構成する各チップの特性値の広い範囲まで使用することができ、チップを無駄なく使用することができる。
【００８６】
また、本発明によれば、アセンブリを行う複数チップの各々のウエハテスト情報を用い、それらテスト情報をウエハ上に互いに対応する位置関係でマッピングし、そのマッピングテストデータに基づいて、デバイスとしての特性を満足する最適な組み合わせのチップを選び、その組み合わせでアセンブリを行うので、各チップの製造上の特性のばらつきが大きくても、複数チップを組み合わせた場合のトータルの特性が良くなるような組み合わせが可能となり、チップを無駄なく使用することができる。
【００８７】
従って、本発明によれば、半導体装置を構成する複数チップの各々の歩留りを低下させることなく、半導体装置に要求される厳しい特性を満足することが可能になる。
【図面の簡単な説明】
【図１】直流安定化電源装置の一例を示す回路構成図である。
【図２】直流安定化電源装置の出力特性を示すグラフである。
【図３】直流安定化電源装置の生産工程を示すブロック図である。
【図４】本発明の実施形態で実行する処理の内容を示すフローチャートである。
【図５】本発明の他の実施形態で実行する処理の内容を示すフローチャートである。
【図６】本発明の別の実施形態で実行する処理の内容を示すフローチャートである。
【図７】本発明の別の実施形態で実行する組み合わせ処理の説明図である。
【符号の説明】
１  直流安定化電源装置（低損失レギュレータ）
２  制御用ＩＣチップ
３  出力用トランジスタチップ
４  過電流保護回路
５  ＮＰＮトランジスタ
１１  制御用ＩＣチップ製造工程（Ａ工程）
１２  出力用トランジスタチップ製造工程（Ｂ工程）
２１  ウエハテスト工程（Ａテスト工程）
２２  ウエハテスト工程（Ｂテスト工程）
３０  デバイス製造工程
【図１】
0003718117.tif 000002
【図２】
0003718117.tif 000003
【図３】
0003718117.tif 000004
【図４】
0003718117.tif 000005
【図５】
0003718117.tif 000006
【図６】
0003718117.tif 000007
【図７】
0003718117.tif 000008