(57)【特許請求の範囲】
【請求項１】
液晶を挟持する一対の第１の電極と第２の電極と、
基準電位に対して単一極性を有する映像書き込み信号が印加されるデータ線と、
前記第１及び第２の電極に接続され、所定の周期にて交互に前記第１又は前記第２の電極のいずれか一方に前記映像書き込み信号を供給し、他方を前記基準電位とする回路から成る極性制御手段を有することを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置され、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有する面内スイッチング方式のアクティブマトリクス型液晶表示装置であって、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項３】
請求項２において、前記第１のスイッチング回路と前記第３のスイッチング回路は、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項４】
請求項２において、前記第２のスイッチング回路と前記第４のスイッチング回路は、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項５】
請求項２において、前記第１乃至第４のスイッチング回路はそれぞれ、同数のトランジスタで構成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項６】
互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置された、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有し、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されている面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記第１及び第２のスキャン線には、同時にパルスが印加されることがないことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項７】
請求項６において、前記第１のスキャン線にパルスが印加されたフィールドでは、前記第２のスキャン線にパルスが印加されることはなく、前記フィールドの次のフィールドでは前記第１のスキャン線にパルスが印加されず、前記第２のスキャン線にパルスが印加されることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項８】
互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しない対向電極線と、
前記第１及び第２のスキャン線、前記データ線、及び前記対向電極線とに囲まれた領域に配置された、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路とを同一基板上に有し、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記対向電極線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記液晶素子の第２の電極に接続されている面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記データ線に入力される信号の電位レベルは、常に単一極性であることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項９】
請求項６乃至８のいずれか一項において、少なくとも１つの第１のスキャン線にパルスが印加されたフィールドにおいては、全ての第２のスキャン線にはパルスが印加されることはなく、前記フィールドの次のフィールドにおいては、少なくとも１つの第２のスキャン線にパルスが印加され、かつ、全ての第１のスキャン線にはパルスが印加されることがないことを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項１０】
請求項６乃至８のいずれか一項において、任意の行の第１のスキャン線にパルスが印加されたフィールドにおいては、当該行の第２のスキャン線にはパルスは印加されず、かつ、当該行に隣接する２つの行のいずれの第１のスキャン線にもパルスは印加されず、かつ、当該行に隣接する２つの行のいずれの第２のスキャン線にもパルスが印加されることを特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関するものであり、信号（データ）の電位の変動を抑制して、消費電力の低減を図るものである。
特に、表示方法として、面内スイッチング方式（In-Plane Switching Mode 、ＩＰＳともいう）を用いたアクティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置においては、液晶素子に印加される電圧の反転が必要とされている。これは、単一の極性の電界が長時間印加されると、液晶や配向膜等の材料の劣化や、不純物による寄生電荷が生じるため、残像現象等の表示劣化を防ぐために行われる。この操作は交流操作といわれ、フレーム（フィールド）ごと、もしくは数フレームに１回の反転が必要とされた。その場合にも各種の方式があった。
【０００３】
１フレームにおいては表示画面全体が同じ極性のフレーム反転（フィールド反転）（図１１（Ａ））、同じ行では、極性が同じだが、隣接する行の極性が異なるライン反転（図１１（Ｂ）、同図（Ｃ））、全ての隣接する画素の極性が異なるドット反転（図１１（Ｄ））等である。
【０００４】
従来は、このような反転をおこなうためには、データドライバー（信号ドライバー）から極性の反転する信号が画素に供給されていた。
【０００５】
図８には従来のアクティブマトリクス型液晶表示装置の単位画素を示す。薄膜トランジスタ（Ｔ）は、スキャン線（走査線）（Ｘn ）の信号によって制御され、ＯＮ状態のときにデータ線（信号線）（Ｐm ）の信号が液晶素子（ＬＣ）および、必要によっては、それと並列に設けられた補助容量（Ｃ）に送られ、電荷が蓄積される。（図８）
【０００６】
このような単位画素をＮ行のマトリクス状に配置した表示装置における駆動の信号は図９のようになる。ここで、ＣＬＫは、クロック信号（同期信号）であり、表示装置の最小時間を示す。これに応じて、信号が形成される。スキャン線（Ｘ1 、Ｘ2 、Ｘ3 、．．．ＸN-1 、ＸN ）は、図に示すように、パルスが順次印加される。一方、データ線（Ｐ1 ）には、各行の画像信号に応じたデータが印加される。ここでは、フィールド反転（図１１（Ａ））の例を示した。比較のため、画像情報は常に同じであるとした。すなわち、第２フィールド（2nd Field)のデータは、第１フィールド（1st Field)のデータを、基準電位（アースレベル）に対して、反転させたものである。
【０００７】
第２フィールド（2nd Field)と第３フィールド（3rd Field)でも同様である。また、ライン反転（図１１（Ｃ））のデータの例を図１０に示したが、各行に対応するデータを比較すると、第１フィールドと第２フィールドでは、極性が逆である。
【０００８】
従来の液晶表示装置が、基板間に基板に垂直な電圧を印加することによって、表示をおこなっていたことに対して、本発明の液晶表示装置は基板内で、基板面に平行な電圧を印加して、表示をおこなうものである。このような駆動方式を面内スイッチング（ＩＰＳ）方式という。これは、既に、特公昭６３−２１９０７に薄膜トランジスタをスイッチング素子としたアクティブマトリクス型液晶表示装置に用いた場合の基本的な概念が示されている。
【０００９】
他にも特開平７−４３７４４、特開平７−４３７１６、特開平７−３６０５８、特開平６−１６０８７８、特開平６−２０２０７３、特開平７−１３４３０１、特開平６−２１４２４４にも、その応用発明が示されている。
【００１０】
さらに、単純マトリクス型液晶表示装置に用いた場合には、特開平７−７２４９１に、薄膜ダイオードをスイッチング素子としたアクティブマトリクス型液晶表示装置に用いた場合には、特開平７−１２０７９１に開示されている。
【００１１】
これらの先行技術に開示されたＩＰＳ方式の原理を図６、図７を用いて簡単に説明する。図６には、ＩＰＳ方式によるアクティブマトリクス型液晶表示装置の単位画素を示した。通常のアクティブマトリクス型液晶表示装置の場合と同様に、データ線１とスキャン線２がマトリクス状に設けられるが、それに加えて、アース線３（接地線もしくは対向電極線）が設けられる。
【００１２】
従来は、対向基板の電極があったために、アース線３は不要であったが、ＩＰＳ方式では対向基板には電極がないので、面内にそれと同様な機能を有する配線を設ける必要がある。
【００１３】
通常、このアース線３は一定の電位に保持される。また、スキャン線２と同時に形成されるために、スキャン線２と交差しない、即ち、平行な構成を有する。これは、アース線３の一部を、データ線１と同時に形成される画素電極４の一部と重ねて補助容量（Ｃ）を形成するためである。即ち、スキャン線２とアース線３は同時に形成され、またデータ線１と画素電極４は同時に形成される。スキャン線２の一部をゲート電極として図に示されるようにＴＦＴ５が形成される。そのソースはデータ線１とコンタクトし、ドレインは画素電極４とコンタクトする。（図６）
【００１４】
このように、画素電極４に対向させてアース線３を配置する構造から、図７に示すように、画素電極４とアース線３の間には、矢印のような電界が生じる。液晶分子は、当初、図７のａに示すように、予定される電界に対して、ある一定の角度、例えば、４５°をなすように配向させておく。次に電界が印加されると図７のｂに示されるように、液晶分子は電界に平行になろうとする。この液晶分子の傾きをうまく利用することにより、濃淡を表現できる。以上が、ＩＰＳ方式の原理である。（図７）
【００１５】
【発明が解決しようとする課題】
上述したように、従来のアクティブマトリクス型液晶表示装置においては、画像情報のみから必要とされる信号の変動の２倍の変動量を有するデータをドライバーによって発生する必要があった。すなわち、液晶には実効的に５Ｖの電圧を印加させればよいのであるが、反転の必要から、＋５Ｖから−５Ｖまでの１０Ｖの範囲での駆動能力が必要であった。このことは、ドライバーの駆動電圧を低下させ、また、消費電力を低減する上で最大の障害であった。
【００１６】
同様に、アクティブマトリクス回路に過大な電圧が印加されることによる、トランジスタの破壊や特性の劣化も問題であった。
【００１７】
本発明は、このような問題に鑑みてなされたものであり、データの変動を必要最小限としつつも、必要な反転をおこなうための液晶表示装置の構成およびその駆動方法を提供する。
【００１８】
また従来のＩＰＳ方式は、液晶の配向が基板に平行であることにより、従来の液晶表示装置に比べて視野角が広いという特徴を有する。しかしながら、上記の先行技術においては、データドライバーの負担を低減させることについては、特に考慮されておらず、データは従来の場合と同様である。
【００１９】
本発明は、主に同一面内で電圧を印加するというＩＰＳ方式の特徴を生かして、データにおいて極性を反転させることなく、液晶分子に印加される電界の反転をなすことを課題とする。
【００２０】
【課題を解決するための手段】
上記の課題を解消するためのアクティブマトリクス型液晶表示装置の第１の構成は、
液晶を挟持する一対の第１の電極と第２の電極と、
基準電位に対して単一極性を有する映像書き込み信号が印加されるデータ線と、
前記第１及び第２の電極に接続され、所定の周期にて交互に前記第１又は前記第２の電極のいずれか一方に前記映像書き込み信号を供給し、他方を前記基準電位とする回路から成る極性制御手段を有することを特徴とする。
【００２１】
また、上記の課題を解消するために、本発明に係るアクティブマトリクス型液晶表示装置の第２の構成は、
互いに交差しない第１のスキャン線と第２のスキャン線と、
該第１及び第２のスキャン線と交差するデータ線と、
前記第１及び第２のスキャン線と交差し、前記データ線と交差しないアース線と、
前記第１及び第２のスキャン線、前記データ線、及び前記アース線とに囲まれた領域に配置され、液晶を挟持する一対の第１の電極と第２の電極と、
第１乃至第４のスイッチング回路と
を同一板上に有するアクテイブマトリクス型液晶表示装置であって、
前記第１乃至第４のスイッチング回路は、少なくとも１つ以上のトランジスタが直列に接続された回路であって、
前記第１のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第２のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記アース線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第１及び第２のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第１の電極に接続されており、
前記第３のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記データ線に接続され、全てのトランジスタのゲイトは前記第２のスキャン線に接続されており、
前記第４のスイッチング回路の直列に接続されたトランジスタにおいて、第１番目のトランジスタのソースは前記アース線に接続され、全てのトランジスタのゲイトは前記第１のスキャン線に接続されており、
前記第３及び第４のスイッチング回路において、最終番目のトランジスタのドレインはそれぞれ前記第２の電極に接続されていることを特徴とする面内スイッチング方式のアクティブマトリクス型液晶表示装置。
【００２２】
また、上記の課題を解消するためのアクティブマトリクス型液晶表示装置の駆動方法の構成は、
上記の第２の構成を有する面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記第１及び第２のスキャン線には、同時にパルスが印加されることがないことを特徴とする。
【００２３】
更に、アクティブマトリクス型液晶表示装置の駆動方法の他の構成は、
上記の第２の構成を有する面内スイッチング方式のアクティブマトリクス型液晶表示装置の駆動方法であって、
前記データ線に入力される信号の電位レベルは、常に単一極性であることを特徴とする。
【００２４】
【発明の実施の形態】
以下に、図１を用いて本発明の実施の形態を説明する。
本発明の液晶表示装置における単位画素（第ｎ行第ｍ列）の回路構成を図１（Ａ）に示す。図１に示す構成では、第１〜第４のスイッチング回路（SW1 〜SW4 ）を単数のトランジスタ（Ｔ1 〜Ｔ4 ）で構成したものである。
【００２５】
従来のＩＰＳ方式の場合と同様に、データ線（Ｐm ）とともに、アース線（Ｚm ）が設けられるが、従来とは異なり、アース線はデータ線と交差しない構成とする。これは、本発明においては、アース線は別のトランジスタのドレインと接続される必要があるためである。
【００２６】
なお、本発明においては、トランジスタのソース、ドレインは全く任意に定義でき、したがって、一方をソース（もしくはドレイン）と適宜に定義することができ、その場合には、他方はドレイン（ソース）とされる。通常用いられるように、電位の上下によって、区別することはない。
【００２７】
本発明においては、従来のＩＰＳ方式とは異なり、スキャン線が各行に２本設けられる。トランジスタ（Ｔ1 ）および（Ｔ3 ）のソースはデータ線（Ｐm ）にコンタクトする。このデータ線（Ｐm ）に接続するトランジスタ（Ｔ1 ）および（Ｔ3 ）を入力トランジスタと称する。
【００２８】
入力トランジスタ（Ｔ1 ）、（Ｔ3 ）のゲートは、それぞれ別のスキャン線に接続されて、これらのトランジスタは独立に制御される。すなわち、トランジスタ（Ｔ1 ）はスキャン線（Ｘn ）によって、トランジスタ（Ｔ3 ）はスキャン線（Ｙn ）によって制御される。
【００２９】
さらに、トランジスタ（Ｔ2 ）と（Ｔ4 ）のソースは同一のアース線（Ｚm ）にコンタクトする。トランジスタ（Ｔ2 ）と（Ｔ4 ）を排出トランジスタと称する。
【００３０】
トランジスタ（Ｔ1 ）と（Ｔ2 ）、トランジスタ（Ｔ3 ）と（Ｔ4 ）のドレイン同士を接続し、該ドレイン間にＩＰＳ方式の液晶素子（ＬＣ）を設ける。液晶素子（ＬＣ）はその間に液晶を挟持した一対の第１の電極からなり、トランジスタ（Ｔ1 ）と（Ｔ2 ）のドレインは液晶素子（ＬＣ）の一方の電極に接続され、トランジスタ（Ｔ3 ）と（Ｔ4 ）のドレインは液晶素子（ＬＣ）の他方の電極に接続されている。
なお液晶素子（ＬＣ）と並列に補助容量（Ｃ）を形成してもよい。
【００３１】
トランジスタ（Ｔ2 ）のゲートはスキャン線（Ｙn ）に、トランジスタ（Ｔ4 ）のゲートはスキャン線（Ｘn ）に、それぞれ接続される。したがって、トランジスタ（Ｔ2 ）はスキャン線（Ｙn ）によって、また、トランジスタ（Ｔ4 ）はスキャン線（Ｘn ）によって、それぞれ、制御される。（図１（Ａ））
上記のような構成を有する結果、トランジスタ（Ｔ1 ）と（Ｔ4 ）、および、トランジスタ（Ｔ2 ）と（Ｔ3 ）が同時に駆動されることとなる。
【００３２】
このような単位素子を多数配列させたマトリクスの様子を図１（Ｂ）に示す。Ｘスキャン線１１（Ｘ1 、Ｘ2 、Ｘ3 、．．．ＸN-1 、ＸN ）とＹスキャン線１２（Ｙ1 、Ｙ2 、Ｙ3 、．．．ＹN-1 、ＹN ）およびデータ線１３（Ｐ1 、Ｐ2 、Ｐ3 、．．．ＰM-1 、ＰM ）は、それぞれＸスキャンドライバー１４、Ｙスキャンドライバー１５、データドライバー１６によって制御される（Ｎ行Ｍ列マトリクスの場合）。
【００３３】
アース線１７に関しては、特に電圧が印加されるわけではないので、一定の電位に固定される構造であればよく、例えば接地電位に固定すればよい。図１（Ｂ）では、Ｘスキャンドライバー１４とＹスキャンドライバー１５を分離して書いてあるが、一体化してもよい。（図１（Ｂ））
【００３４】
図１に示す単位画素の動作について、図２を用いて説明する。説明を簡単にするために、データ線（Ｐm ）は一定の正の電位に保たれているものとする。実際には、データ線（Ｐm ）には画像情報に応じた信号が印加される。一方、アース線（Ｚm ）は一定の負の電位に保たれるものとする。スキャン線（Ｘn ）にパルス（Ｓｐ）が印加された状態を考えると、トランジスタ（Ｔ1 ）と（Ｔ4 ）がＯＮとなり、他のトランジスタはＯＦＦのままである。
【００３５】
したがって、液晶素子（ＬＣ）の電位は、図２（Ａ）のように、図の上側（トランジスタ（Ｔ1 ）に接続されている側）の電極が正、下側（トランジスタ（Ｔ3 ）に接続されている側）の電極が負になる。（図２（Ａ））
【００３６】
スキャン線（Ｘn ）のパルス（Ｓｐ）が切られると、全てのトランジスタ（Ｔ1 〜Ｔ2 ）がＯＦＦとなるが、液晶素子（ＬＣ）に蓄積された電荷は保持される。
【００３７】
次に、スキャン線（Ｙn ）にパルスが印加された状態を考えると、トランジスタ（Ｔ2 ）と（Ｔ3 ）がＯＮとなり、他のトランジスタはＯＦＦのままである。したがって、液晶素子（ＬＣ）の電位は、図２（Ｂ）のように、図の上側（トランジスタ（Ｔ1 ）に接続されている側）の電極が負、下側（トランジスタ（Ｔ2 ）に接続されている側）の電極が正、すなわち、図２（Ａ）の場合と極性が逆転する。（図２（Ｂ））
【００３８】
このように、データ線（Ｐm）に印加される映像信号の極性が単一であっても、液晶素子（ＬＣ）に印加される電界の向きを反転できるのが本発明の特徴である。したがって、本発明の解決すべき問題とした、データの電位の変動を半分とすることができる。
なお、本発明においては、Ｘスキャン線とＹスキャン線に同時にパルスが印加されることがないので、全てのトランジスタが同時にＯＮとなることはない。
【００３９】
また、本発明に係るアクティブマトリクス型の表示装置においては、第１のスキャン線及び第２のスキャン線が非選択時であれば、全てのスイッチング回路がＯＦＦとなり、第１及び第２の電極がデータ線、アース線から切り離されるため、第１及び第２の電極間で保持されている電荷がリークすることを抑制することができる。
【００４０】
この効果は、第１〜第４のスイッチング回路（ＳＷ1〜ＳＷ4）を単数のトランジスタで構成した場合でも十分得ることができるが、更に、第１〜第４のスイッチング回路（ＳＷ1〜ＳＷ4）を複数の直列に接続された薄膜トランジスタで構成することで、第１又は第２の電極に抵抗が直列に接続されるため、第１又は第２の電極間に保持される電荷のリークをより抑制することができる。
【００４１】
図５（Ａ）〜（Ｃ）は本発明の他の実施の形態を示す。図１に示す単位画素においては、スイッチング回路SW1 〜SW4 を単数の薄膜トランジスタで構成したが、図５（Ａ）〜（Ｃ）はスイッチング回路（SW1 〜SW4 ）を直列に接続された複数の薄膜トランジスタで構成したものである。
【００４２】
本明細書では、直列に接続された複数の薄膜トランジスタとは、全てのゲイトが同一のスキャン線に接続され、隣接するトランジスタ同士のソースとドレインとが接続された構成を有するものである。
【００４３】
図５（Ａ）は第１と第３のスイッチング回路SW1 、SW3 をそれぞれ直列接続された３つの薄膜トランジスタ（Ｔ11、Ｔ12、Ｔ13）と（Ｔ15、Ｔ16、Ｔ17）で構成したものである。薄膜トランジスタ（Ｔ14）と（Ｔ18）は、第２と第４のスイッチング回路（SW2 、SW4 ）に対応する。
【００４４】
図５（Ｂ）は第２と第４のスイッチング回路（SW2 、SW4 ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ22、Ｔ23、Ｔ24）と薄膜トランジスタ群（Ｔ26、Ｔ27、Ｔ28）で構成したものである。また、薄膜トランジスタ（Ｔ21）と（Ｔ25）は第１と第３のスイッチング回路（SW1 、SW3 ）に対応する。
【００４５】
図５（Ｃ）は第１と第３のスイッチング回路（SW1 、SW3 ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ31、Ｔ32、Ｔ33）、（Ｔ37、Ｔ38、Ｔ39）で構成し、更に第２と第４のスイッチング回路SW2 、SW4 をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ34、Ｔ35、Ｔ36）、（Ｔ40、Ｔ41、Ｔ42）で構成したものである。
【００４６】
【実施例】
〔実施例１〕  図３に基づいて、本実施例では、図１（Ａ）、（Ｂ）に示す液晶表示装置の駆動方法を説明する。図３に、本実施例の液晶表示装置の信号線に供給される信号を示す。本実施例では、Ｎ行マトリクスの液晶表示装置で、フィールド反転をおこなう例を示す。
【００４７】
図３に示すように、第１フィールドにおいては、Ｘスキャン線（Ｘ1 、Ｘ2 、Ｘ3 、．．．ＸN-1 、ＸN ）に、順次パルスが印加される。しかしながら、Ｙスキャン線（Ｙ1 、Ｙ2 、Ｙ3 、．．．ＹN-1 、ＹN ）には一切パルスが印加されない。一方、データ線（ここでは、Ｐ1 のみであるが、他のデータ線も同様）には、アースレベル（アース線の電位）以上の電位の信号が印加される。この場合には、図２（Ａ）の状態が実現される。
【００４８】
一方、第２フィールドでは、第１フィールドとは逆に、Ｙスキャン線（Ｙ1 、Ｙ2 、Ｙ3 、．．．ＹN-1 、ＹN ）に、順次パルスが印加される。しかしながら、Ｘスキャン線（Ｘ1 、Ｘ2 、Ｘ3 、．．．ＸN-1 、ＸN ）には一切パルスが印加されない。データ線のデータは第１フィールドと同様である。
【００４９】
この場合には、図２（Ｂ）の状態が実現される。すなわち、第１フィールドと第２フィールドで液晶素子（ＬＣ）に印加される電界の向きが逆転する。第２フィールドと第３フィールドの間でも同様である。本実施例では、全ての行において、図２（Ａ）もしくは図２（Ｂ）のいずれかの状態が実現するので、フィールド反転となる。（図３）
【００５０】
〔実施例２〕  図４に基づいて、本実施例では、図１（Ａ）、（Ｂ）に示す液晶表示装置の駆動方法を説明する。図４に、本実施例の液晶表示装置の信号線に供給される信号を示す。本実施例では、Ｎ行マトリクスの液晶表示装置で、ライン反転をおこなう例を示す。
【００５１】
図４に示すように、第１フィールドにおいては、Ｘスキャン線のうち（Ｘ1 ）、（Ｘ3 ）、．．．（ＸN ）というように奇数行のみに、また、Ｙスキャン線も（Ｙ2 ）、（Ｙ4 ）（図示せず）、．．．（ＹN-1 ）というように、偶数行のみにパルスが印加され、他のスキャン線にはパルスは印加されない。一方、データ線（ここでは、Ｐ1 のみであるが、他のデータ線も同様）には、アースレベル（アース線の電位）以上の電位の信号が印加される。
【００５２】
この場合には、奇数行（第１行、第３行、．．．第Ｎ行）には、図２（Ａ）の状態が実現され、偶数行（第２行、第４行、．．．第（Ｎ−１）行）には、図２（Ｂ）の状態が実現される。
【００５３】
一方、第２フィールドでは、第１フィールドとは逆に、Ｙスキャン線のうち（Ｙ1）、（Ｙ3）、．．．（ＹN）というように奇数行のみに、また、Ｘスキャン線も（Ｘ2）、（Ｘ4）（図示せず）、．．．（ＸN-1）というように、偶数行のみにパルスが印加され、他のスキャン線にはパルスは印加されない。データ線のデータは第１フィールドと同様である。
【００５４】
この場合には、奇数行（第１行、第３行、．．．第Ｎ行）には、図２（Ｂ）の状態が実現され、偶数行（第２行、第４行、．．．第（Ｎ−１）行）には、図２（Ａ）の状態が実現される。すなわち、特定の行に注目すると、第１フィールドと第２フィールドで液晶素子（ＬＣ）に印加される電界の向きが逆転する。また、本実施例では、偶数行と奇数行とで液晶素子（ＬＣ）に印加される電界の向きが逆であるので、ライン反転である。（図４）
【００５５】
〔実施例３〕  図１に示す単位画素においては、スイッチング回路（SW1 〜SW4 ）は単数の薄膜トランジスタ（Ｔ1 〜Ｔ4 ）で構成されている。本実施例ではスイッチング回路（SW1 〜SW4 ）を複数の直列接続された薄膜トランジスタで構成したものである。図５（Ａ）〜（Ｃ）は本実施例の単位画素の回路構成図である。なお図５（Ａ）〜（Ｃ）において図１と同一の符号は同一の部材を示す。
【００５６】
図５（Ａ）は第１と第３のスイッチング回路（SW1 、SW3 ）をそれぞれ直列接続された３つの薄膜トランジスタ（Ｔ11、Ｔ12、Ｔ13）と薄膜トランジスタ（Ｔ15、Ｔ16、Ｔ17）で構成したものである。また、薄膜トランジスタ（Ｔ14）と（Ｔ18）は、第２と第４のスイッチング回路（SW2 、SW4 ）に対応する。
【００５７】
３つの薄膜トランジスタ（Ｔ11、Ｔ12、Ｔ13）、（Ｔ15、Ｔ16、Ｔ17）のゲイトはそれぞれ同一のスキャン線（Ｘn、Ｙn）に接続されているため、全ての薄膜トランジスタ群（Ｔ11、Ｔ12、Ｔ13）と（Ｔ15、Ｔ16、Ｔ17）はそれぞれ同時にＯＮ、ＯＦＦとなるため、図５（Ａ）のスイッチング回路の駆動のタイミングは図１の回路と同じである。
【００５８】
薄膜トランジスタ群（Ｔ11、Ｔ12、Ｔ13）、（Ｔ15、Ｔ16、Ｔ17）のゲイトはそれぞれ同一のスキャン線Ｘn、Ｙnに接続されているため、駆動のタイミングは図１の入力トランジスタ（Ｔ1）、（Ｔ3）と同じである。
【００５９】
図５（Ａ）においては、データ線（Ｐm ）に接続された薄膜トランジスタ群（Ｔ11、Ｔ12、Ｔ13）、（Ｔ15、Ｔ16、Ｔ17）を同数の薄膜トランジスタで構成したため、即ち、同じ機能を有するスイッチング回路を同数の薄膜トランジスタで構成したため、液晶素子（ＬＣ）の電界の向きが変わっても、どちらの電界の状態でも同じ特性で表示を行うことができる。
【００６０】
図５（Ｂ）は第２と第４のスイッチング回路（SW2 、SW4 ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ22、Ｔ23、Ｔ24）と薄膜トランジスタ群（Ｔ26、Ｔ27、Ｔ28）で構成したものである。また、薄膜トランジスタ（Ｔ21）と（Ｔ25）は第１と第３のスイッチング回路（SW1 、SW3 ）に対応する。
【００６１】
薄膜トランジスタ群（Ｔ22、Ｔ23、Ｔ24）、（Ｔ26、Ｔ27、Ｔ28）のゲイトはそれぞれ同一のスキャン線（Ｘn 、Ｙn ）に接続されているため、駆動のタイミングは図１の排出トランジスタ（Ｔ2 ）と（Ｔ4 ）同じである。
【００６２】
図５（Ｂ）においては、アース線（Ｚm ）に接続された薄膜トランジスタ群（Ｔ22、Ｔ23、Ｔ24）、（Ｔ26、Ｔ27、Ｔ28）を同数の薄膜トランジスタで構成したため、即ち同じ機能を有するスイッチング回路を同数の薄膜トランジスタで構成したため、液晶素子（ＬＣ）の電界の向きが変わっても、どちらの電界の状態でも同じ特性で表示を行うことができる。
【００６３】
図５（Ｃ）は第１と第３のスイッチング回路（SW1 、SW3 ）を直列接続された３つの薄膜トランジスタ群（Ｔ31、Ｔ32、Ｔ33）、（Ｔ37、Ｔ38、Ｔ39）で構成し、更に第２と第４のスイッチング回路（SW2 、SW4 ）をそれぞれ直列接続された３つの薄膜トランジスタ群（Ｔ34、Ｔ35、Ｔ36）、（Ｔ40、Ｔ41、Ｔ42）で構成したものである。
【００６４】
かつ、図５（Ｃ）においては、全てのスイッチング回路を同数の薄膜トランジスタで構成したものである。従って、液晶素子（ＬＣ）を接続されるスイッチング回路の特性をより均一にすることができる。
【００６５】
【本発明の効果】
以上のように、本発明はデータの極性を反転させることなく、液晶素子に印可される電界の向きを反転させることができる。その結果、データドライバーの駆動電圧を従来の半分とすることができ、消費電力の低減に有効である。さらに、本発明を採用することの効果は、スキャンドライバーの駆動回路やアクティブマトリクスに用いられるトランジスタにも現れる。
【００６６】
例えば、従来の駆動方式を採用するアクティブマトリクス回路（図８参照）においては、画素の対向基板の電極の電位を一定とするため、例えば、対向基板の電極の電位を０Ｖ、画像表示のためのデータが５Ｖの範囲であるとすると、データ・ドライバーより出力されるデータの電位は＋５Ｖから−５Ｖまで、１０Ｖの電位差で変動した。すなわち、トランジスタのソースとドレインの間の電位差は最大で１０Ｖにもなった。
【００６７】
すると、非選択時にトランジスタが安定してＯＦＦとするには、トランジスタのゲイト電極の電位を−５Ｖ以下（以下、ＮＭＯＳの場合についてのみ記述する。ＰＭＯＳの場合は＋５Ｖ以上）、好ましくは−７Ｖ下、通常は−８Ｖ程度にしておくことが要求された。
【００６８】
また、選択時にトランジスタが確実にＯＮ状態となるためには、ゲイト電極の電位は＋５Ｖにトランジスタのしきい値電圧Ｖthを加えたもの、＋（Ｖth＋５）Ｖ以上、好ましくは＋（Ｖth＋７）Ｖ以上、通常は＋８Ｖ程度にしておくことが要求された。このため、トランジスタのソース−ドレイン間の最大電位差は１０Ｖ、ゲイト−ソース間（ゲイト−ドレイン間）の最大電位差は１３Ｖとなり、トランジスタに画像情報から必要とされる電圧に比して異常に高いストレスが印加されることがわかる。このため、アクティブマトリクスに用いられるトランジスタは高耐圧トランジスタであることが要求される。
【００６９】
また、スキャン・ドライバーから出力される電位も±８Ｖ、すなわち、電位差が１６Ｖであり、異常に高い電圧が要求される。データ・ドライバーの出力電圧も１０Ｖである。
【００７０】
ところが、本発明を用いると、同じトランジスタを用いて、同じ表示をする場合にもデータの電位は０Ｖから＋５Ｖまで、すなわち、電位差は５Ｖである。したがって、このような場合に、非選択時にトランジスタが安定してＯＦＦとするには、トランジスタのゲイト電極の電位を０Ｖ以下、好ましくは−２Ｖ以下、通常は−３Ｖ程度にしておけばよい。また、選択時にトランジスタが確実にＯＮ状態となるためには、ゲイト電極の電位は＋５Ｖにトランジスタのしきい値電圧Ｖthを加えたもの、＋（Ｖth＋５）Ｖ以上、好ましくは＋（Ｖth＋７）Ｖ以上、通常は＋８Ｖ程度にしておくとよい。
【００７１】
すなわち、本発明を用いたアクティブマトリクス回路のトランジスタにおいては、ソース−ドレイン間の最大電位差は５Ｖ、ゲイト−ソース間（ゲイト−ドレイン間）の最大電位差は８Ｖであり、従来例の電位差１３Ｖから低減できる。電位差の低下が５Ｖということは、あまり大きな効果のないように見えるかもしれない。
【００７２】
しかし、この電位差の低下によって、トランジスタの負担を十分に軽減できる。すなわち、トランジスタの歩留り向上の上で格段の効果を有する。本発明人の経験では、ゲイト絶縁膜として厚さ１２００Åの酸化珪素を用いた場合には、ゲイト−ソース電圧が１０Ｖまでの段階で破壊される素子は非常に少ないが、１０Ｖ以上では、１Ｖ電圧が増加するごとに指数関数的に増加する。したがって、ゲイト−ソース電圧が１０Ｖ以下ということは産業的には非常に意義のあることである。
【００７３】
また、スキャン・ドライバーから出力されるデータの電位差も１１Ｖであり、従来の１６Ｖよりも低く、したがって、スキャン・ドライバーの負担も軽減できる。このように、本発明によって、データ・ドライバーのみならず、スキャンドライバーにおける消費電力も低減でき、アクティブマトリクス回路に用いられるトランジスタの負担も低減できる。特に後者に関して換言して言えば、少々質の悪いトランジスタであっても十分に動作させることができるのである。
【００７４】
また、スキャン・ドライバー、データ・ドライバーの出力電圧が低減できるということは、それらの回路に用いられているトランジスタの負担をも軽減できることを意味し、このことは、特に、アクティブマトリクス回路と同じ基板に、スキャン・ドライバーとデータ・ドライバーを一体化して組み込んだ、いわゆるモノリシック型アクティブマトリクス回路において有効である。なぜなら、一般にモノリシック型アクティブマトリクス回路に用いられる回路では、アクティブマトリクス回路と同様に薄膜トランジスタが用いられ、これは、耐圧性の点で難点があるためである。
【００７５】
なお、実施例においては、トランジスタはＮ型のもの（ＮＭＯＳ）を例として説明したが、Ｐ型のもの（ＰＭＯＳ）であっても同様に駆動できることは言うまでもない。また従来のＴＮ等のモードにおいても構成することが可能である。このように本発明は、アクティブマトリクス型液晶表示装置においてさまざまな効果を有し、工業上、有益である。
【図面の簡単な説明】
【図１】  本発明の基本構成を示す図であり、図１（Ａ）は単位画素の回路構成図であり、図１（Ｂ）は液晶表示装置のブロック構成図。
【図２】  図１（Ａ）に示す単位画素の動作原理の説明図。
【図３】  実施例１の動作時の信号を示す図。（フィールド反転モード）
【図４】  実施例２の動作時の信号を示す図。（ライン反転モード）
【図５】  実施例３の単位画素の構成図である。
【図６】  従来のＩＰＳ方式の単位画素を示す図。
【図７】  従来のＩＰＳ方式の動作原理を示す図。
【図８】  従来のアクティブマトリクス型液晶表示装置の単位画素の構成図。
【図９】  従来のアクティブマトリクス型液晶表示装置の動作を示す図。（フィールド反転モード）
【図１０】  従来のアクティブマトリクス型液晶表示装置の動作を示す図。（ライン反転モード）
【図１１】フィールド反転（フレーム反転）、ライン反転、ドット反転の概念を示す図。
【符号の説明】
SW1 、SW2 、SW3 、SW4 ・・・スイッチング回路
Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 ・・・トランジスタ
Ｐm                   ・・・データ線
Ｚm                   ・・・アース線
Ｘn 、Ｙn             ・・・スキャン線
ＬＣ                  ・・・液晶素子
【図１】
0003638737.tif 000002
【図２】
0003638737.tif 000003
【図３】
0003638737.tif 000004
【図４】
0003638737.tif 000005
【図５】
0003638737.tif 000006
【図６】
0003638737.tif 000007
【図７】
0003638737.tif 000008
【図８】
0003638737.tif 000009
【図９】
0003638737.tif 000010
【図１０】
0003638737.tif 000011
【図１１】
0003638737.tif 000012