(57)【特許請求の範囲】
【請求項１】
導電膜上に所定のパターニングを経て有機膜パターンを形成する第１工程と、
前記有機膜パターンをその耐熱温度よりも高い温度域で加熱し、その断面形状をリフロー形状に変形させる第２工程と、
変形された前記有機膜パターンをマスクとして前記導電膜を斜め入射イオン・ミリングにより加工する第３工程
とを有し、
前記第３工程で形成される配線パターンの線幅を前記第１工程の有機膜パターンの線幅と略一致させることを特徴とする半導体装置の製造方法。
【請求項２】
変形された前記有機膜パターンは、その最大高さが底辺の長さの１／２以下、かつ前記導電膜に対する有機膜パターンの接触角が鈍角であることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イオン・ミリングで導電膜を加工する際に、加工マスクの側壁面への導電材料の再付着、および加工マスクのシャドウイング効果による導電膜の加工残りを防止する方法に関する。
【０００２】
【従来の技術】
半導体装置、特に化合物半導体の製造分野では、金（Ａｕ），白金（Ｐｔ）といったＲＩＥ（反応性イオン・エッチング）では加工できない導電材料が電極・配線材料として用いられることが多く、これらの導電材料膜を加工する方法としてイオン・ミリングが広く採用されている。
イオン・ミリングは、Ａｒ+ 等の質量の大きい不活性ガス・イオンを加速して被加工物へ衝突させ、このイオンの物理的なスパッタリング作用により加工を行うイオンエッチング技術の一種である。イオン源は通常、磁場で閉じ込められたＤＣ放電プラズマであり、ここからバイアス電圧を印加したグリッドを通過してイオン・ビームを被加工物である基板側へ引き出す。イオン・ビームは通常平行に引き出されるが、基板を載置する回転ステージの傾斜角を変化させることでイオン・ビームの入射角を制御するようになされている。
【０００３】
イオン・ミリングによる導電膜の加工の一般的なプロセスについて、図７ないし図９を参照しながら説明する。
図７は、基板１１の上に成膜された導電膜１２の上で、通常のフォトリソグラフィおよび現像処理を経てレジスト・パターン１３が形成された状態を示している。ここで、隣接するレジスト・パターン１３の間の初期スペースｓ1 と初期線幅ｌ1 はほぼ等しい。また、導電膜１２の厚さｔ1 は初期スペースｓ1 と同等もしくは小さい。したがって、形成される配線パターン（図８の符号１２ｐ）のアスペクト比は１以下となる。
【０００４】
上記導電膜１２をイオン・ミリングにより加工すると、図８に示されるように、レジスト・パターン１３でマスクされていない領域がイオン・ビームＩＢの入射を受けて削られ、配線パターン１２ｐが形成される。なお、図８ではイオン・ビームＩＢが２方向から入射するように描かれているが、実際のイオンの飛来方向は一定であり、基板１１を載置するステージが角度αだけ傾斜されながら回転されることにより、見かけ上、基板面にイオン・ビームがあらゆる方向から入射角αをもって入射されているのである。
【０００５】
上記配線パターン１２ｐの断面形状は、上辺に対して底辺が長いテーパ形状となる。これは、主としてレジスト・パターン１２ｐのシャドウイング効果および再付着物層１４の影響によるものである。
高エネルギー・イオンを被加工面へ衝突させるイオン・ミリングでは、ＲＩＥ（反応性イオン・エッチング）のように高い対レジスト選択比を達成することが一般に難しい。しかも、微小なスペース内へもイオンを入射させるためにイオン・ビームＩＢには上述のような入射角αが設定されている場合が多いため、イオン・ミリングの進行に伴ってレジスト・パターン１３はエッジ部が削ぎ落とされた形状となる。このとき、垂直残り高さｈに応じてスペースの隅部にイオン・ビームＩＢの入射確率の低い領域が生じ、この領域において加工速度が極端に低下するか、あるいは加工が全く進行しなくなる現象がシャドウイング効果である。
【０００６】
また再付着物層１４とは、被加工面からスパッタ放出された導電膜１２の粒子が形成されつつある配線パターン１２ｐやレジスト・パターン１３の側壁面に付着することにより形成されるものである。これらのパターンの側壁面は元来イオン・ビームＩＢの入射確率の低い部分なので、上記の再付着物層１４は一種の側壁保護効果を発揮し、線幅ｌ1 を徐々に太らせることに寄与する。
これらシャドウイング効果と再付着物層１４の影響により、配線パターン１２ｐの底辺の長さ、すなわち最終線幅ｌ2 は初期線幅ｌ1 の両端に残膜幅ｒを加えた長さ（＝ｌ1 ＋２ｒ）となり、最終スペースｓ2 は逆に初期スペースｓ1 の両側から残膜幅ｒを差し引いた長さ（＝ｓ1 −２ｒ）となる。
【０００７】
この後、レジスト・パターン１３をアッシングにより除去すると、図９に示されるように、基板１１上に配線パターン１２ｐを残すことができる。
ただし、この配線パターン１２ｐの両側壁面には再付着物層１４が突出した状態で残る。この突出高さは、前掲の図８におけるレジスト・パターン１３の垂直残り高さｈにほぼ対応している。これは、再付着物層１４がレジスト・パターン１３の側壁面のうち垂直もしくは垂直に近い領域にのみ堆積したからである。これに対し、レジスト・パターン１３のエッジ部に生じた斜面上では、被加工面からスパッタ放出された導電膜１２の粒子の入射見込み角が小さくなる上、イオン・ビームＩＢの入射確率が上昇するため、再付着物層１４はほとんど形成されない。
【０００８】
【発明が解決しようとする課題】
ところが、従来のイオン・ミリングには幾つかの問題点がある。
その第一は、上記の再付着物層１４に起因する問題である。図９に示されるように配線パターン１２ｐの上面から突出する再付着物層１４は、次工程において該配線パターン１２ｐを被覆する層間絶縁膜のカバレージ（被覆性）や最終的な表面の平坦性を劣化させる原因となる。平坦性の劣化した層間絶縁膜上では、段差部における上層配線の断線、いわゆる段切れが生じやすくなる。また、再付着物層１４の上部で層間絶縁膜の膜厚が薄くなると、この部分の絶縁耐圧が劣化し、配線パターン１２ｐと上層配線との間で短絡が発生することもある。
【０００９】
第二は、スペース確保とこれに関連した縮小限界の問題である。従来のイオン・ミリングでは、前述のようにレジスト・パターン１３のシャドウイング効果と再付着物層１４の側壁保護効果とがあいまって初期線幅ｌ1 よりも最終線幅ｌ2 が増大し、これに伴って初期スペースｓ1 よりも最終スペースｓ2 が縮小する。しかし、最終スペースｓ2 では隣接する配線パターン１２ｐの耐圧確保が不十分である場合には、予め最終線幅ｌ2 の増加分を見込んでレジスト・パターン１３の間隔を広くしておく必要がある。たとえば、図１０に示されるように、隣接する配線パターン１２ｐの間にスペースｓ1 が必要であるとすれば、耐圧確保のためのレジスト・パターン１３間の最小スペースｓ3 としては、（ｓ1 ＋２ｒ）に相当する分が必要となってしまう。これでは、スペースを縮小することができず、結果的に半導体装置の微細化や高集積化を妨げることとなる。
【００１０】
ところで、今まで述べた図７ないし図１０に示した事例は、形成される配線パターン１２ｐのアスペクト比が１以下の場合の事例である。実際のイオン・ミリングでは、この程度のアスペクト比が達成可能な上限値であり、アスペクト比が１より大きな配線パターンを形成しようとすると、同様にパターン寸法の縮小や素子の高集積化が難しくなる問題が発生する。この問題を、図１１ないし図１３を参照しながら説明する。
図１１は、基板１１の上に成膜された導電膜１２の上で、通常のフォトリソグラフィおよび現像処理を経てレジスト・パターン１３が形成された状態を示している。ここで、隣接するレジスト・パターン１３の間の初期スペースｓ4 と初期線幅ｌ3 はほぼ等しい。また、導電膜１２の厚さｔ2 は初期スペースｓ4 よりも大きい。したがって、形成される配線パターン（図１２の符号１２ｐ）のアスペクト比は１よりも大きくなる。
【００１１】
上記のように厚い導電膜１２をイオン・ミリングにより加工すると、図１２に示されるようにパターン間スペースの隅部においてシャドウイング効果が顕著となるために導電膜１２が最後まで加工できず、残膜部１２ｒが残る場合がある。そこで、かかる残膜部１２ｒを発生させないためには、レジスト・パターン１３間のスペースを予め広く設定しておくことが必要となる。いま、図１３に示されるように、導電膜１２の加工が最後まで行われる場合のスペース底面の幅を図１１の初期スペースｓ4 と等しいと仮定すれば、残膜部１２ｒを発生させないためのレジスト・パターン１３間の最小スペースｓ5 は初期スペースｓ4 よりも大きくなければならない。したがって、この例でもやはりスペースを縮小することができず、半導体装置の微細化や高集積化が妨げられる結果となる。
【００１２】
そもそも上述のようなシャドウイング効果が発生するのは、イオン・ビームＩＢに所定の入射角αが設定されているからであるが、この入射角αが設定されるのは再付着物層１４の堆積を少しでも抑制するためである。つまり、従来のイオン・ミリングでは、再付着物層１４の過剰な成長を抑制することと、シャドウイング効果の影響を排して線幅やスペースの拡大を防止し、結果的に半導体装置の微細化や高集積化を図ることとは、本質的に相反していたのである。
そこで本発明は、再付着物層の成長を抑制しながら線幅やスペースの拡大を防止することも可能な半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明者は、上述の目的を達成するために鋭意検討を行った結果、レジスト・パターンの側壁からスパッタ放出粒子が再付着し易い垂直面を無くせば、再付着物層の過剰な成長が抑制できること、また、側壁に垂直面を持たないレジスト・パターンであれば、イオン・ミリングの進行に伴ってエッジ部から膜減りが進行するので、有機膜パターンの形状、有機膜パターンと導電膜との加工選択比、イオン・ビームの入射角、イオンの加速エネルギー等の諸条件を最適化すれば、最終線幅を初期線幅と同等とできることを見出して、本発明を提案するに至ったものである。
すなわち本発明の半導体装置の製造方法は、まず第１工程において導電膜上に所定のパターニングを経て有機膜パターンを形成し、続く第２工程でこの有機膜パターンをその耐熱温度よりも高い温度域で加熱してその断面形状をリフロー形状に変形させることにより、有機膜パターンの側壁面からスパッタ粒子が再付着しやすい垂直面を無くし、さらに第３工程ではこのように変形された上記有機膜パターンをマスクとして前記導電膜を斜め入射イオン・ミリングにより加工することで、上述の目的を達成しようとするものである。
【００１４】
【発明の実施の形態】
本発明の第１工程において、有機膜パターンを形成するための所定のパターニングは、所望の解像度が得られる限りにおいて、従来公知のいかなる方法で行ってもよい。
また、本発明で加工の対象となる導電膜は、ＲＩＥで加工可能な材料からなるものであってももちろん構わないが、本発明の意義が特に大となるのは、（１）ＲＩＥでは加工できない貴金属の単層または積層膜；（２）貴金属膜とＲＩＥで加工可能な金属膜との積層膜；（３）貴金属とＲＩＥで加工可能な金属との合金；（４）上記（２）の積層膜と上記（３）の合金との積層体、を対象とする場合である。上記（１）としてはＡｕ膜，Ｐｔ膜，Ｒｈ（ロジウム）膜，Ｐｔ／Ａｕ積層膜、上記（２）としてはＴｉ／Ｐｔ／Ａｕ積層膜，Ｎｉ／Ａｕ／Ｇｅ積層膜、上記（３）としてはＡｕ−Ｇｅ合金，Ａｕ−Ｇｅ−Ｎｉ合金，Ａｕ−Ｂｅ合金，Ａｕ−Ｃｒ合金，Ａｕ−Ｓｎ合金、（４）としてはＡｕ−Ｇｅ合金とＮｉ膜との積層体を、それぞれの代表例として挙げることができる。
【００１５】
有機膜パターンの最も一般的で簡便、かつ下地材料膜への損傷も少ない形成方法は、フォトリソグラフィおよび現像処理である。したがって、有機膜パターンはフォトレジスト材料からなるものが特に好適である。フォトリソグラフィの解像度が良好であれば、有機膜パターンの側壁面の少なくとも一部は基体に対して垂直面となる。本発明では、かかる有機膜パターンを熱変形させることにより、その断面形状をリフロー形状に変化させる。
現状で用いられているフォトレジスト材料の大半は、ノボラック系樹脂やクレゾール系樹脂をベース樹脂としており、これらの耐熱温度は約１３０〜１４０℃である。本発明者は、これらのフォトレジスト材料を１５０〜１７０℃の温度範囲で加熱すると、線幅すなわち底辺の長さをほとんど変化させずに、その断面形状を丸みを帯びたリフロー形状に変形できることを実験的に見出した。これより低い温度域では、有機膜パターンの側壁面に垂直部が残り、再付着物層の形成を十分に抑制できないおそれがある。また、これより高い温度域では、線幅が広がったり、あるいはベース樹脂が変質して下地の導電膜に焼付きを起こし、後工程でアッシングを行っても除去が困難となるおそれがある。
【００１６】
変形された有機膜パターンは、その最大高さが底辺の長さの１／２以下であることが特に好適である。最大高さが底辺の長さのちょうど１／２となる代表的なリフロー形状は半円であり、このとき導電膜に対する有機膜パターンの接触角が最小の９０°となる。最大高さが底辺の長さの１／２よりも小さくなるとこの接触角は鈍角となるので、有機膜パターンの側壁から垂直面を無くすことができる。最大高さが底辺の長さの１／２よりも大きいと、接触角が鋭角となり、底辺の外側へ側壁が突出してイオン・ビームの入射を妨げるので、好ましくない。
【００１７】
本発明では、有機膜パターンの形状、有機膜パターンと導電膜との加工選択比、イオン・ビームの入射角、イオンの加速エネルギー等の諸条件を最適化すれば、有機膜パターンの初期線幅と配線パターンの最終線幅を一致させることが可能である。
上記入射角は、０°であっても構わない。ただし、イオン・ビームが基体に対して垂直に近い角度で入射すると、配線パターンの裾部分に沿って下地の層間絶縁膜が過剰に除去され、トレンチが発生する問題がある。従来より行われている入射角の設定には、かかるトレンチ発生を除去する意味もある。したがって、本発明においても適当な入射角を設定することにより、再付着物層の成長抑制とトレンチ発生の抑制の両方を達成することができる。
入射角は、２０〜３０°とすることが実用上特に好適である。入射角が小さすぎると、上述のようなトレンチ発生を抑制しきれない場合がある。また入射角が大きすぎると加工速度が低下してスループットが劣化したり、寸法や形状の制御がかえって困難となる等の不都合が生ずる。特にＡｕやＰｔの加工速度はイオン・ビームの垂直入射時に最も大きく、入射角が大きくなるにつれて低下する傾向を示すので、必要以上に大きな入射角は不利益が大きい。
【００１８】
【実施例】
以下、本発明の具体的な実施例について、図１ないし図６を参照しながら説明する。
図１は、少なくとも最上層部に絶縁膜を有する基板１の表面に導電膜２が成膜され、さらにこの導電膜２の上で通常のフォトリソグラフィおよび現像処理を経てレジスト・パターン３が形成された状態を示している。
上記導電膜２は、たとえば厚さ５０ｎｍのＴｉ膜、厚さ５０ｎｍのＰｔ膜、厚さ４００ｎｍのＡｕ膜をこの順に積層した膜である。
上記レジスト・パターン３は、一例としてノボラック系ポジ型フォトレジスト材料（商品名ＴＳＭＲ−Ｖ５０；  東京応化工業社製）を使用し、ｇ線リソグラフィとアルカリ現像処理を行って形成したものであり、スペースＳと線幅Ｌは共に２．０μｍ、レジスト厚は約０．７μｍである。
【００１９】
次に、上記の基板１を一例として１６０℃のホットプレートで１分間加熱した。これにより、レジスト・パターン３は図２に示されるような変形レジスト・パターン３ｄとなった。上記変形レジスト・パターン３ｄの線幅Ｌは加熱前とほとんど変わらなかったが、レジスト高さＨr はリフロー形状の達成に伴ってやや増大し、約０．８μｍとなった。しかし、この変形レジスト・パターン３ｄのレジスト高さＨr は線幅Ｌの１／２未満であり、側壁に垂直面を持たない。
【００２０】
次に、上記導電膜２をイオン・ミリングにより加工した。イオンとしてはＡｒ+ を使用し、加工条件は一例としてイオン加速電圧＝６００Ｖ、入射角α＝３０°とした。
このイオン・ミリングの開始直後の状態を図３、途中状態を図４、終了時の状態を図５にそれぞれ示す。これらの図面に示されるように、本発明ではエッジ部の薄い変形レジスト・パターン３ｄが斜め入射されるイオン・ビームに削られながら、導電膜２の加工が進行する。このため、シャドウイング効果が顕在化しにくく、導電膜２は最後まで良好に加工される。また、レジスト・パターン３ｄの側壁面に垂直面が現れることがないため、導電膜２の被加工面からスパッタ放出された粒子は被加工面付近に再付着物層を形成することはなかった。
【００２１】
イオン・ミリングにより形成された配線パターン２ｐの線幅Ｌは、図５に示されるように、レジスト・パターン３および変形レジスト・パターン３ｄの線幅Ｌとほぼ同じであった。つまり、加工によって線幅が拡大することなく、スペースが自己整合的に確保されたのである。このことは、従来プロセスに比べて大きなメリットをもたらす。
すなわち従来プロセスでは、初期線幅に比べて最終線幅が大となったり、あるいはシャドウイング効果により残膜部が発生するために、これらの回避策として前掲の図１０や図１３に示したごとくレジスト・パターン間のスペースを予め広げておくことが必要であった。しかし本発明では、レジスト・パターン間のスペースを広げる必要がないので、結果的に半導体装置の微細化や高集積化が可能となる。
【００２２】
この後、変形レジスト・パターン３ｄをアッシングにより除去すると、図６に示されるように、基板１上にテーパ状の断面形状を有する配線パターン２ｐが形成された状態となる。このとき、配線パターン２ｐの側壁面には前掲の図９に示したような再付着物層が形成されていないので、後工程で形成される層間絶縁膜や上層配線膜のカバレージが良好となり、また上記配線パターン２ｐと上層配線との間の短絡も防止された。
以上、本発明の具体的な実施例について説明したが、本発明はこの例に何ら限定されるものではなく、導電膜やレジスト・パターンの構成材料、パターン寸法、加熱条件、イオン・ミリング条件等の細部については、適宜変更、選択、組合せが可能である。
【００２３】
【発明の効果】
以上の説明からも明らかなように、本発明によればイオン・ミリングのマスクとなる有機膜パターンの断面形状をリフロー形状とし、その側壁から垂直面を無くすことにより、シャドウイング効果や導電膜に由来する再付着物層の成長を効果的に抑制することができる。この結果、層間絶縁膜や上層配線のカバレージが改善され、また多層配線構造における上下配線間の短絡不良が防止される。上記リフロー形状は、熱変形により極めて容易に達成することができる。
【００２４】
特に、有機膜パターンをフォトレジスト材料にて構成した場合には、フォトリソグラフィで形成されたパターンを、１５０〜１７０℃といった比較的低い温度域で線幅を変えずにその断面形状のみ、リフロー形状に変形させることができる。
変形された有機膜パターンの最大高さを底辺の長さの１／２以下とすれば、側壁から垂直面を確実に排することができる。
さらに、イオン・ミリングを基体に対してイオンを斜め入射させながら行うことにより、エッジ部の薄くなった変形レジスト・パターンの膜減り速度を最適に制御し、初期の設計寸法どおりの配線パターンを形成することが可能となる。このことは結果的に、半導体装置の微細化や高集積化に貢献する。
【図面の簡単な説明】
【図１】本発明を適用したプロセス例において、通常のフォトリソグラフィを経て導電膜上でレジスト・パターニングが終了した状態を示す模式的断面図である。
【図２】図１のレジスト・パターンを加熱によりリフローさせ、変形レジスト・パターンを形成した状態を示す模式的断面図である。
【図３】図２の変形レジスト・パターンをマスクとするイオン・ミリングの開始直後の状態を示す模式的断面図である。
【図４】イオン・ミリングの途中状態を示す模式的断面図である。
【図５】イオン・ミリングが終了した状態を示す模式的断面図である。
【図６】図５の変形レジスト・パターンをアッシングにより除去した状態を示す模式的断面図である。
【図７】イオン・ミリングにより導電膜を加工する従来プロセスにおいて、通常のフォトリソグラフィを経て薄い導電膜上にレジスト・パターンを形成した状態を示す模式的断面図である。
【図８】図７の導電膜をイオン・ミリングにより加工した状態を示す模式的断面図である。
【図９】図８のレジスト・パターンをアッシングにより除去した状態を示す模式的断面図である。
【図１０】層間絶縁膜の耐圧確保を考慮して図７よりもレジスト・パターン間のスペースを広げる設計を示す模式的断面図である。
【図１１】イオン・ミリングにより導電膜を加工する別の従来プロセスにおいて、通常のフォトリソグラフィを経て厚い導電膜上にレジスト・パターンを形成した状態を示す模式的断面図である。
【図１２】図１１のレジスト・パターンのシャドウイング効果により導電膜が最後まで加工できない状態を示す模式的断面図である。
【図１３】シャドウイング効果を考慮して図１１よりもレジスト・パターン間のスペースを広げる設計を示す模式的断面図である。
【符号の説明】
１…基板  ２…導電膜  ２ｐ…配線パターン  ３…レジスト・パターン  ３ｄ…変形レジスト・パターン  ＩＢ…イオン・ビーム  Ｓ…スペース  Ｌ…線幅  Ｈr …レジスト高さ  α…入射角
【図１】
0003692724.tif 000002
【図２】
0003692724.tif 000003
【図３】
0003692724.tif 000004
【図４】
0003692724.tif 000005
【図５】
0003692724.tif 000006
【図６】
0003692724.tif 000007
【図７】
0003692724.tif 000008
【図８】
0003692724.tif 000009
【図９】
0003692724.tif 000010
【図１０】
0003692724.tif 000011
【図１１】
0003692724.tif 000012
【図１２】
0003692724.tif 000013
【図１３】
0003692724.tif 000014