(57)【特許請求の範囲】
【請求項１】
中央演算処理装置によるメモリへのアクセスを制御するメモリ制御装置であって、
前記中央演算処理装置から前記メモリへの読み出し要求を受信し、前記読み出しを要求された読み出しアドレスが、前記メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、
前記読み出しアドレスは前記設定領域であると前記読み出し判断部が判断した前記読み出し要求に対して、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送する返送部と
を備えることを特徴とするメモリ制御装置。
【請求項２】
前記中央演算処理装置による前記メモリへの書き込み要求を受信し、前記書き込みを要求された書き込みアドレスが、前記設定領域であるか否かを判断する書き込み判断部と、
前記書き込みアドレスは前記設定領域であると前記書き込み判断部が判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、
前記書き込み要求に基づく書き込みデータおよび前記既存データを演算処理し、演算結果データを得る演算部と、
前記書き込みアドレスが示す位置に、前記演算結果データを書き込むデータ書き込み部と
をさらに備えることを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記メモリの前記設定領域のミラー領域を前記中央演算処理装置に提供するミラー領域提供部をさらに備え、
前記返送部は、
前記中央演算処理装置による前記ミラー領域への前記読み出し要求を受け取った場合に、前記メモリの前記設定領域に格納されているデータを返すことを特徴とする請求項１に記載のメモリ制御装置。
【請求項４】
前記設定領域の前記読み出しアドレスおよび前記ミラー領域の前記読み出しアドレスを、前記メモリ側の共通のアドレス空間のアドレスに変換して前記返送部に出力するアドレス変換部をさらに備えることを特徴とする請求項３に記載のメモリ制御装置。
【請求項５】
前記メモリの前記設定領域のミラー領域を前記中央演算処理装置に提供するミラー領域提供部をさらに備え、
前記データ書き込み部は、
前記中央演算処理装置による前記ミラー領域への前記書き込み要求に対し、前記メモリの前記設定領域へ前記書き込みデータを書き込むことを特徴とする請求項２に記載のメモリ制御装置。
【請求項６】
前記設定領域の前記書き込みアドレスおよび前記ミラー領域の前記書き込みアドレスを、前記メモリ側の共通のアドレス空間のアドレスに変換して前記返送部に出力するアドレス変換部をさらに備えることを特徴とする請求項５に記載のメモリ制御装置。
【請求項７】
前記読み出し判断部は、前記読み出しアドレスが、複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域を満たすと判断し、
一の前記部分領域のアドレスおよび他の前記部分領域のアドレスを、共に、前記メモリの中の予め定められた共通のアドレス空間のアドレスに変換するアドレス変換部をさらに備えることを特徴とする請求項１に記載のメモリ制御装置。
【請求項８】
前記書き込み判断部は、前記書き込みアドレスが、複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域を満たすと判断し、
一の前記部分領域のアドレスおよび他の前記部分領域のアドレスを、共に、前記メモリの中の予め定められた共通のアドレス空間のアドレスに変換するアドレス変換部をさらに備えることを特徴とする請求項２に記載のメモリ制御装置。
【請求項９】
前記中央演算処理装置からのの指示に従って、前記設定領域を無効または有効にする領域設定部をさらに備えることを特徴とする請求項１に記載のメモリ制御装置。
【請求項１０】
前記返送部は、前記予め定められたデータとして、全てのビットが０であるデータを返送し、
前記演算部は、前記演算処理として論理和演算を行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項１１】
前記返送部は、前記予め定められたデータとして、全てのビットが１であるデータを返送し、
前記演算部は、前記演算処理として論理積演算を行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項１２】
前記データは、数値データであり、
前記返送部は、前記予め定められたデータとして、０を表す数値データを返送し、
前記演算部は、前記演算処理として、前記既存データが表す数値、および前記書き込みデータが表す数値の和を演算結果として得ることを特徴とする請求項１に記載のメモリ制御装置。
【請求項１３】
前記返送部は、前記メモリ制御装置が、前記メモリからデータを読み出して前記中央演算処理装置に返送するために必要な時間より短い時間で、前記予め定められたデータを前記中央演算処理装置に返送することを特徴とする請求項１に記載のメモリ制御装置。
【請求項１４】
前記返送部は、前記メモリ制御装置が行う前記メモリからのデータ読み出しに並行して、前記あらかじめ定められたデータを返送することを特徴とする請求項１に記載のメモリ制御装置。
【請求項１５】
前記返送部は、前記メモリ制御装置が行う前記メモリへのデータ書き込みに並行して、前記あらかじめ定められたデータを返送することを特徴とする請求項２に記載のメモリ制御装置。
【請求項１６】
データを格納するメモリと、
前記メモリへ、読み出し要求を送信する中央演算処理装置と、
前記中央演算処理装置から前記メモリへの読み出し要求を受信し、前記読み出しを要求された読み出しアドレスが、前記メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、
前記読み出しアドレスは前記設定領域であると前記読み出し判断部が判断した場合に、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送する返送部と
を備えることを特徴とする情報処理装置。
【請求項１７】
前記読み出し判断部は、前記読み出しアドレスが複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域であると判断し、
一の前記部分領域のアドレス空間および他の前記部分領域のアドレス空間を、共に、前記メモリの中の予め定められた共通のアドレス空間に変換するアドレス変換部
をさらに備えることを特徴とする請求項１６に記載の情報処理装置。
【請求項１８】
前記情報処理装置は複数の中央演算処理装置を備え、
一の前記中央演算処理装置は、前記一の中央演算処理装置が有する一のキャッシュメモリと、他の前記中央演算処理装置が有する他のキャッシュメモリとのキャッシュ一致制御を行い、
前記一の中央演算処理装置が、前記共通のアドレス空間のデータを更新するために、一の前記部分領域内の読み出しアドレスを用いて前記予め定められたデータを前記一のキャッシュメモリに取り込んでいる状態において、
前記他の中央演算処理装置は、前記共通のアドレス空間のデータを更新するために、他の前記部分領域内の読み出しアドレスを用いて前記予め定められたデータを前記他のキャッシュメモリに取り込むことを特徴とする請求１５に記載の情報処理装置。
【請求項１９】
前記一の中央演算処理装置及び前記他の中央演算処理装置は、それぞれ前記共通のアドレス空間のデータを更新するために、前記予め定められたデータを用いて書き込みデータを生成し、前記書き込みデータの書き込み要求を前記メモリ制御装置に出力し、
前記メモリ制御装置は、
前記一の中央演算処理装置及び前記他の中央演算処理装置から前記書き込み要求を受信し、前記書き込みを要求された書き込みアドレスが前記設定領域であるか否かを判断する書き込み判断部と、
前記書き込みアドレスは前記設定領域であると前記書き込み判断部が判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、
前記一の中央演算処理装置が生成した書き込みデータ、前記他の中央演算処理装置が生成した書き込みデータ、及び前記既存データを演算処理し、演算結果データを得る演算部と、
前記書き込みアドレスが示す位置に、前記演算結果データを書き込むデータ書き込み部と
を備えることを特徴とする請求１８に記載の情報処理装置。
【請求項２０】
データを格納するメモリと、
前記メモリに読み出し要求および書き込み要求を送信し、前記メモリにデータを格納し、印刷指示を出力する中央演算処理装置と、
前記中央演算処理装置から前記メモリへの読み出し要求を受信し、前記読み出しを要求された読み出しアドレスが、前記メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、
前記読み出しアドレスは前記設定領域であると前記読み出し判断部が判断した場合に、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送する返送部と、
前記中央演算処理装置による前記メモリへの書き込み要求を受信し、前記書き込みを要求された書き込みアドレスが、前記設定領域であるか否かを判断する書き込み判断部と、
前記書き込みアドレスは前記設定領域であると前記書込判断部が判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、
前記書き込み要求により書き込まれる書き込みデータおよび前記既存データを演算処理し、演算結果データを得る演算部と、
前記書き込みアドレスが示す位置に、前記演算結果データを書き込むデータ書き込み部と、
前記中央演算処理装置からの前記印刷指示を受信し、前記演算部による前記演算結果データを印刷することを特徴とする印刷部と
を備えることを特徴とする印刷装置。
【請求項２１】
中央演算処理装置によるメモリへのアクセスを制御するメモリ制御方法であって、
前記中央演算処理装置から前記メモリへの読み出し要求を受信した場合に、前記読み出しを要求された読み出しアドレスが前記メモリの中の予め定められた領域である設定領域であるか否かを判断し、
前記読み出しアドレスは前記設定領域であると判断された前記読み出し要求に対して、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送することを特徴とするメモリ制御方法。
【請求項２２】
前記中央演算処理装置による前記メモリへの書き込み要求を受信した場合に、前記書き込みを要求された書き込みアドレスが前記メモリの中の前記設定領域であるか否かを判断し、
前記書き込みアドレスを前記設定領域であると判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出し、
前記書き込み要求により書き込まれる書き込みデータおよび前記既存データを演算処理し、演算結果データを得て、
前記書き込みアドレスが示す位置に、前記演算結果データを書き込むことを特徴とする請求項２１に記載のメモリ制御方法。
【請求項２３】
中央演算処理装置からメモリへの読み出し要求を受信した場合に、前記読み出しを要求された読み出しアドレスが前記メモリの中の予め定められた領域である設定領域であるか否かを判断し、
前記読み出しアドレスが前記設定領域であると判断した場合に、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送し、
前記中央演算処理装置による前記メモリへの書き込み要求を受信した場合に、前記書き込みを要求された書き込みアドレスが前記メモリの中の前記設定領域であるか否かを判断し、
前記書き込みアドレスが前記設定領域であると判断された場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出し、
前記書き込み要求により書き込まれる書き込みデータおよび前記既存データを演算処理し、演算結果データを得て、
前記書き込みアドレスが示す位置に、前記演算結果データを書き込み、
前記中央演算処理装置から印刷指示を受信した場合に、前記メモリに格納されている前記演算結果データを印刷する印刷方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリ制御装置、情報処理装置、印刷装置、メモリ制御方法、および印刷方法に関する。特に本発明は、中央演算処理装置のデータ処理を高速化するメモリ制御装置、情報処理装置、印刷装置、メモリ制御方法、および印刷方法に関する。
【０００２】
【従来の技術】
特開平９−１３１９３２号が開示するプリンタコントローラは、メモリの画像データを一時的に保持するためのフレームキャッシュメモリ回路を備えることで、ＣＰＵが画像データを高速に印刷することを支援する。
【０００３】
【発明が解決しようとする課題】
しかし、ＣＰＵは、メモリとキャッシュとの一致性を確保するため、メモリに頻繁にアクセスする。しかし、メモリへのアクセス頻度が高まると、メモリバスが占有されるので、ＣＰＵの演算処理が遅延する。
【０００４】
そこで本発明は、上記の課題を解決することのできるメモリ制御装置、情報処理装置、印刷装置、メモリ制御方法、および印刷方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００５】
【課題を解決するための手段】
即ち、本発明の第１の形態によると、中央演算処理装置によるメモリへのアクセスを制御するメモリ制御装置は、中央演算処理装置からメモリへの読み出し要求を受信し、読み出しを要求された読み出しアドレスが、メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、読み出しアドレスは設定領域であると読み出し判断部が判断した読み出し要求に対して、メモリの内容にかかわらず予め定められたデータを中央演算処理装置に返送する返送部とを備えることを特徴とする。
【０００６】
中央演算処理装置によるメモリへの書き込み要求を受信し、書き込みを要求された書き込みアドレスが、設定領域であるか否かを判断する書き込み判断部と、書き込みアドレスは設定領域であると書き込み判断部が判断した場合に、メモリの中の書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、書き込み要求に基づく書き込みデータおよび既存データを演算処理し、演算結果データを得る演算部と、書き込みアドレスが示す位置に、演算結果データを書き込むデータ書き込み部とをさらに備えてもよい。
【０００７】
本発明の他の形態によると、データを格納するメモリと、メモリへ、読み出し要求を送信する中央演算処理装置と、中央演算処理装置からメモリへの読み出し要求を受信し、読み出しを要求された読み出しアドレスが、メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、読み出しアドレスは設定領域であると読み出し判断部が判断した場合に、メモリの内容にかかわらず予め定められたデータを中央演算処理装置に返送する返送部とを備える。
【０００８】
本発明の他の形態によると、データを格納するメモリと、メモリに読み出し要求および書き込み要求を送信し、メモリにデータを格納し、印刷指示を出力する中央演算処理装置と、中央演算処理装置からメモリへの読み出し要求を受信し、読み出しを要求された読み出しアドレスが、メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、読み出しアドレスは設定領域であると読み出し判断部が判断した場合に、メモリの内容にかかわらず予め定められたデータを中央演算処理装置に返送する返送部と、中央演算処理装置によるメモリへの書き込み要求を受信し、書き込みを要求された書き込みアドレスが、設定領域であるか否かを判断する書き込み判断部と、書き込みアドレスは設定領域であると書込判断部が判断した場合に、メモリの中の書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、書き込み要求により書き込まれる書き込みデータおよび既存データを演算処理し、演算結果データを得る演算部と、書き込みアドレスが示す位置に、演算結果データを書き込むデータ書き込み部と、中央演算処理装置からの印刷指示を受信し、演算部による演算結果データを印刷することを特徴とする印刷部とを備える。
【０００９】
本発明の他の形態によると、中央演算処理装置によるメモリへのアクセスを制御するメモリ制御方法は、中央演算処理装置からメモリへの読み出し要求を受信した場合に、読み出しを要求された読み出しアドレスがメモリの中の予め定められた領域である設定領域であるか否かを判断し、読み出しアドレスは設定領域であると判断された読み出し要求に対して、メモリの内容にかかわらず予め定められたデータを中央演算処理装置に返送することを特徴とする。
【００１０】
中央演算処理装置によるメモリへの書き込み要求を受信した場合に、書き込みを要求された書き込みアドレスがメモリの中の設定領域であるか否かを判断し、書き込みアドレスを設定領域であると判断した場合に、メモリの中の書き込みアドレスのデータである既存データを読み出し、書き込み要求により書き込まれる書き込みデータおよび既存データを演算処理し、演算結果データを得て、書き込みアドレスが示す位置に、演算結果データを書き込んでもよい。
【００１１】
本発明の他の形態によると、中央演算処理装置からメモリへの読み出し要求を受信した場合に、読み出しを要求された読み出しアドレスがメモリの中の予め定められた領域である設定領域であるか否かを判断し、読み出しアドレスが設定領域であると判断した場合に、メモリの内容にかかわらず予め定められたデータを中央演算処理装置に返送し、中央演算処理装置によるメモリへの書き込み要求を受信した場合に、書き込みを要求された書き込みアドレスがメモリの中の設定領域であるか否かを判断し、書き込みアドレスが設定領域であると判断された場合に、メモリの中の書き込みアドレスのデータである既存データを読み出し、書き込み要求により書き込まれる書き込みデータおよび既存データを演算処理し、演算結果データを得て、書き込みアドレスが示す位置に、演算結果データを書き込み、中央演算処理装置から印刷指示を受信した場合に、メモリに格納されている演算結果データを印刷する。
【００１２】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１３】
【発明の実施の形態】
以下、発明の実施形態を通じて本発明を説明するが、実施形態はクレームにかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本発明の実施形態である印刷システムの概略図を示す。印刷システムは、印刷装置１０と、端末５０とを備える。印刷装置１０は、情報処理装置７０と、印刷部８０とを備える。印刷装置１０は、端末５０から送信された描画指示情報に従い画像を印刷する。
【００１５】
印刷装置１０が備える中央演算処理装置は、端末５０から描画指示情報を次々に受け取り、複数の画像データを重ね合わせながら、印刷装置１０が備えるメモリ上に画像データを展開する。中央演算処理装置は、画像データを重ね合わせる時、既存の画像データをメモリから読み出す代わりに、印刷装置１０が備えるメモリ制御装置からゼロデータを読み出す。一方、中央演算処理装置が描画指示情報に基づく画像データをメモリに書き込む場合、印刷装置１０が備えるメモリ制御装置は、画像データと既存の画像データとを重ね合わせる。このように、中央演算処理装置は、画像データを重ね合わせる時、メモリ制御装置の支援により、既存の画像データをメモリから読み出す動作を省くことができる。従って、中央演算処理装置がメモリ読み出しのためにウェイトする時間が減少し、画像データの展開に計算時間を集中できるので、印刷装置１０は高速に印刷処理を行える。
【００１６】
ここで、描画指示情報とは、例えば、描画オブジェクトであってもよいし、描画オブジェクトを特定する情報であってもよい。描画オブジェクトとは、例えば、文字フォントの形態を表す情報でもよいし、線分描画や塗りつぶしなどを指示する描画操作の集合でもよい。描画オブジェクトを特定する情報とは、例えば、文字フォント毎に予め定められた識別情報でもよいし、線分描画や塗りつぶしなどを指示する描画操作毎に予め定められた識別情報でもよい。
【００１７】
端末５０は、ユーザーの操作、またはプログラムからの指示に従い、印刷装置１０に対して描画指示情報を送信する。端末５０は、例えば、文字や図形や写真の情報を、描画指示情報の集合として、印刷装置１０に送信する。
【００１８】
情報処理装置７０は、端末５０から受信した描画指示情報を、実際に印刷される画像データに変換する。画像データとは、例えば、画素と所定のビット列を対応づけたビットマップデータである。情報処理装置７０は、例えば、黒い線分を描画する旨の指示を、線分を表す複数の黒い画素に変換する。さらに、情報処理装置７０は、端末５０から複数の描画指示情報を受け取った場合、各々の描画指示情報に基づく複数の描画オブジェクトを重ね合わせることで画像データを生成しても良い。情報処理装置７０は、印刷部８０に変換後の画像データを送信する。
【００１９】
印刷部８０は、情報処理装置７０から、変換後の画像データを受信し、印刷する。
【００２０】
印刷装置１０は、例えば、一体型のプリンタ装置であってもよい。印刷装置１０は、例えば、描画指示情報を中継する情報処理装置７０と、印刷処理をする印刷部８０とを別体に備えるシステムとして実現されてもよい。この場合、情報処理装置７０は、独立して利用者に提供される計算機である。情報処理装置７０は、例えば、印刷装置１０の内部に備えられた装置の一部分であってもよい。情報処理装置７０は、さらに、印刷装置１０または端末５０の内部に着脱可能な、機能追加や高速化のための拡張ボードであってもよい。
【００２１】
図２は、情報処理装置７０の機能ブロック図を示す。本図中のＤ、Ａ、Ｃは、情報の種類を表す。Ｄは、データの情報を表す。Ａは、アドレスの情報を表す。Ｃは、制御の情報を表す。
情報処理装置７０は、第１の中央演算処理装置１１０と、第２の中央演算処理装置１２０と、メモリ制御装置１３０と、バス１４０と、メモリ２７０とを備える。第１の中央演算処理装置１１０、第２の中央演算処理装置１２０、およびメモリ制御装置１３０は、バス１４０で互いに接続されている。第１の中央演算処理装置１１０は、第１のキャッシュメモリ１１４を有する。第２の中央演算処理装置１２０は、第２のキャッシュメモリ１２４を有する。第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、第１のキャッシュメモリ１１４と第２のキャッシュメモリ１２４の一致制御を行う。本実施例では、情報処理装置７０が２つの中央演算処理装置を備えるが、情報処理装置７０は、中央演算処理装置を１つ備えてもよいし、３つ以上備えてもよい。第１の中央演算処理装置１１０または第２の中央演算処理装置１２０は、端末５０から受信した描画指示情報を画像データに変換し、印刷部８０に出力する。この際、メモリ制御装置１３０は、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０が行う、メモリ２７０へのアクセスを支援する。第１の中央演算処理装置１１０または第２の中央演算処理装置１２０は、メモリ２７０に格納された画像データを印刷部８０に対して出力する。
【００２２】
第１の中央演算処理装置１１０は、端末５０から描画指示情報を受け取ると、描画領域の画像データをメモリ２７０から読み出すために、メモリ制御装置１３０に対して画像データ読み出し要求および読み出しアドレスを送信する。描画領域とは、本発明に係る設定領域の１つの形態である。第１の中央演算処理装置１１０は、メモリ制御装置１３０から返送された画像データを、必要に応じて第１のキャッシュメモリ１１４に格納する。
第１の中央演算処理装置１１０は、描画指示情報に従って、メモリ制御装置１３０から返送された画像データを変更する。メモリ制御装置１３０から返送された画像データは、例えば、画像の各画素を０または１で表した白黒画像データであってもよい。第１の中央演算処理装置１１０は、画像データに対する変更処理として、画素を白から黒に変更するために、例えば、画素に対応する１つのビットを、０から１に変更してもよい。
第１の中央演算処理装置１１０は、画像データをメモリ２７０に書き込むために、メモリ制御装置１３０に、画像データ書き込み要求、書き込みアドレス、および書き込みデータを送信する。
これらの動作の繰り返しにより、第１の中央演算処理装置１１０は、描画指示情報に従い画像データを生成し、生成した画像データをメモリ２７０に格納する。
【００２３】
第１の中央演算処理装置１１０は、端末５０からの指示により、印刷部８０に、画像データを出力する。第１の中央演算処理装置１１０は、メモリ制御装置１３０に、画像データ読み出し要求を送信する。第１の中央演算処理装置１１０は、メモリ制御装置１３０から、画像データを受信する。第１の中央演算処理装置１１０は、受信した画像データを印刷部８０に出力する。
【００２４】
第２の中央演算処理装置１２０は、第１の中央演算処理装置１１０と同様の機能を持つ。よって、第２の中央演算処理装置１２０の詳細な説明を省略する。
【００２５】
メモリ制御装置１３０は、読み出し判断部１５０と、返送部１６０と、アドレス変換部１７０と、ゼロデータ供給部１９０と、書き込み判断部２００と、データ読み出し部２１０と、演算部２２０と、データ書き込み部２３０と、領域設定部２４０と、書き込みバッファ２５０とを有する。メモリ制御装置１３０は、第１の中央演算処理装置１１０から画像データ読み出し要求を受信すると、メモリ２７０から画像データを読み出す。メモリ制御装置１３０は、第１の中央演算処理装置１１０から画像データ書き込み要求を受信すると、必要に応じてメモリ２７０から画像データを読み込み、演算処理し、メモリ２７０に書き込む。
メモリ制御装置１３０は、第１の中央演算処理装置１１０から、さらに、画像データ読み出し要求に対応するＣＰＵ側読み出しアドレスを受信する。ＣＰＵ側読み出しアドレスとは、メモリ制御装置１３０が第１の中央演算処理装置１１０または第２の中央演算処理装置１２０からバス１４０を用いて受信する読み出しアドレスである。メモリ制御装置１３０は、第１の中央演算処理装置１１０から、さらに、画像データ書き込み要求に対応するＣＰＵ側書き込みアドレスを受信する。ＣＰＵ側書き込みアドレスとは、メモリ制御装置１３０が第１の中央演算処理装置１１０または第２の中央演算処理装置１２０からバス１４０を用いて受信する書き込みアドレスである。
メモリ制御装置１３０は、メモリ２７０に、メモリ側読み出しアドレスを送信する。メモリ側読み出しアドレスとは、メモリ制御装置１３０がメモリ２７０から画像データを読み出すための、読み出しアドレスである。メモリ制御装置１３０は、メモリ２７０に、メモリ側書き込みアドレスを送信する。メモリ側書き込みアドレスとは、メモリ制御装置１３０がメモリ２７０に画像データを書き込むための、書き込みアドレスである。
メモリ制御装置１３０は、第２の中央演算処理装置１２０からの要求に対しても、第１の中央演算処理装置１１０からの要求に対する動作と同様に動作する。
【００２６】
バス１４０は、ユーザー端末５０から第１の中央演算処理装置１１０および第２の中央演算処理装置１２０への描画指示情報を伝達する。バス１４０は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０から印刷部８０への印刷指示を伝達する。バス１４０は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０からメモリ制御装置１３０への画像データ読み出し要求を伝達する。バス１４０は、メモリ制御装置１３０から第１の中央演算処理装置１１０および第２の中央演算処理装置１２０へ返送される画像データを伝達する。バス１４０は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０からメモリ制御装置１３０への画像データ書き込み要求を伝達する。バス１４０は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０からメモリ制御装置１３０へ送信される書き込み画像データを伝達する。
【００２７】
読み出し判断部１５０は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０から、画像データ読み出し要求およびＣＰＵ側読み出しアドレスを受信する。読み出し判断部１５０は、さらに、描画領域を有効にするか否かの指示を領域設定部２４０から受信する。描画領域が無効な場合、読み出し判断部１５０は、返送部１６０に対して、画像データをメモリ２７０から読み出す旨の指示である画像データ読出指示を出力する。
一方、描画領域が有効な場合、読み出し判断部１５０は、続いて、ＣＰＵ側読み出しアドレスが描画領域にあるか否かを判断する。読み出し判断部１５０は、描画領域が有効かつＣＰＵ側読み出しアドレスが描画領域にあると判断した場合、返送部１６０に対して、ゼロデータ返送指示を出力する。読み出し判断部１５０は、描画領域が有効かつＣＰＵ側読み出しアドレスが描画領域にないと判断した場合、返送部１６０に対して、画像データ読出指示を出力する。
【００２８】
返送部１６０は、読み出し判断部１５０からゼロデータ返送指示を受信した場合、ゼロデータ供給部１９０から受信したゼロデータを、読み出し要求を送信してきた中央演算処理装置に返送する。一方、返送部１６０は、読み出し判断部１５０から画像データ読出指示を受信した場合、アドレス変換部から受信したメモリ側読み出しアドレスに基づき、メモリ２７０から画像データを読み出す。続いて、読み出した画像データを、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０に返信する。
つまり、メモリ制御装置１３０は、返送部１６０がゼロデータ返送指示を受信した場合、メモリ２７０から画像データを読み出さず、ゼロデータ供給部１９０から受信したゼロデータを送信する。従って、読み出し要求に対する返送の処理は、高速化する。
【００２９】
アドレス変換部１７０は、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０からＣＰＵ側読み出しアドレスを受信し、書き込み判断部２００からＣＰＵ側書き込みアドレスを受信する。アドレス変換部１７０は、異なる部分描画領域にあるＣＰＵ側読み出しアドレスを、共通のメモリ側描画エリアの中のメモリ側読み出しアドレスに変換する。同様に、異なる部分描画領域にあるＣＰＵ側書き込みアドレスを、共通のメモリ側描画エリアの中のメモリ側書き込みアドレスに変換する。
部分描画領域とは、本発明に係る部分領域の１つの形態である。部分描画領域は、複数存在し、互いに異なりかつ重なり合う部分を持たない領域である。メモリ側描画エリアとは、メモリ２７０内の予め定められた領域であり、アドレス変換部１７０による部分描画領域内のアドレスの変換先である。
部分描画領域の各々は、複数の中央演算処理装置の各々に対応する。従って、中央演算処理装置は、キャッシュ一致制御の一部を省略できる。部分描画領域の各々は、例えば、ソフトウェアによる動作の主体であるプロセスやスレッドなどにそれぞれ対応してよい。
続いて、アドレス変換部１７０は、メモリ側読み出しアドレスを返送部１６０に、また、メモリ側書き込みアドレスをデータ読み出し部２１０およびデータ書き込み部２３０に対し、それぞれ出力する。
【００３０】
アドレス変換部１７０は、ミラー領域提供部１８０を有する。ミラー領域とは、描画領域と異なる領域である。アドレス変換部１７０は、ミラー領域提供部１８０が格納するミラー領域の情報に基づき、ＣＰＵ側読み出しアドレスまたはＣＰＵ側書き込みアドレスがミラー領域にあるか否かを判断する。
アドレス変換部１７０は、ＣＰＵ側読み出しアドレスがミラー領域にある場合、ＣＰＵ側読み出しアドレスをメモリ側描画エリア内のアドレスに変換し、ＣＰＵ側書き込みアドレスがミラー領域にある場合、ＣＰＵ側書き込みアドレスをメモリ側描画エリア内のアドレスに変換する。
一方、アドレス変換部１７０は、ＣＰＵ側読み出しアドレスがミラー領域にない場合、ＣＰＵ側読み出しアドレスをメモリ側描画エリアでないアドレスに変換し、ＣＰＵ側書き込みアドレスがミラー領域にない場合、ＣＰＵ側書き込みアドレスをメモリ側描画エリアでないアドレスに変換する。
続いて、アドレス変換部１７０は、変換したメモリ側読み出しアドレスまたはメモリ側書き込みアドレスを、返送部１６０、データ読み出し部２１０、およびデータ書き込み部２３０に出力する。
【００３１】
ゼロデータ供給部１９０は、返送部１６０に対してゼロデータを供給する。ゼロデータ供給部１９０は、例えば、論理回路などの高速な方法で実現される。
【００３２】
書き込み判断部２００は、データ書き込み部２３０からデータを取得する旨の指示を受信した場合、書き込みバッファ２５０から、ＣＰＵ側書き込みアドレス、および書き込み画像データを取得する。続いて、書き込み画像データを演算部２２０およびデータ書き込み部２３０に送信し、ＣＰＵ側書き込みアドレスをアドレス変換部１７０に送信する。書き込み判断部２００は、さらに、描画領域が有効か否かの状態を領域設定部２４０から取得する。描画領域が無効な場合、データ書き込み部２３０に、書き込みデータをメモリ２７０に書き込むデータ書込指示を送信する。
一方、描画領域が有効な場合、書き込み判断部２００は、続いて、ＣＰＵ側書き込みアドレスが描画領域にあるか否かを判断する。書き込み判断部２００は、描画領域が有効でありかつＣＰＵ側書き込みアドレスが描画領域にあると判断した場合、データ読み出し部２１０に、メモリ２７０から画像データを読み出す画像読出指示を送信し、さらに、データ書き込み部２３０に、メモリ２７０に演算結果を書き込む演算結果書込指示を送信する。書き込み判断部２００は、描画領域が有効でありかつＣＰＵ側書き込みアドレスが描画領域にないと判断した場合、データ書き込み部２３０にデータ書込指示を送信する。
【００３３】
データ読み出し部２１０は、アドレス変換部１７０から、メモリ側読み出しアドレスを受信する。データ読み出し部２１０は、書き込み判断部２００から画像読出指示を受信すると、メモリ２７０のメモリ側読み出しアドレスから既存の画像データを読み出し、演算部２２０に出力する。
【００３４】
演算部２２０は、データ読み出し部２１０から、既存の画像データを受信する。演算部２２０は、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０から、さらに、書き込み画像データを受信する。演算部２２０は、演算処理として、既存の画像データおよび書き込み画像データの論理和を演算し、演算結果を、データ書き込み部２３０に対して出力する。本実施形態では、演算部２２０が演算処理として論理和演算を行う形態を示した。しかし、演算部２２０は、論理和演算の代わりに、順序によって結果の変わらない他の演算処理をしてもよい。例えば、演算部２２０は、返送部１６０が予め定められたデータとして全てのビットが１であるデータを返送する実施形態においては、演算処理として論理積演算を行ってもよい。また、演算部２２０は、画像データが数値データとして表されていて、返送部１６０が予め定められたデータとして０を表す数値データを返送する実施形態においては、演算処理として数値を加算してもよい。
【００３５】
データ書き込み部２３０は、初期動作として、データを取得する旨の指示を書き込み判断部２００に送信する。データ書き込み部２３０は、アドレス変換部１７０からメモリ側書き込みアドレスを受信し、演算部２２０から演算結果を受信し、書き込み判断部２００から書き込み画像データを受信する。データ書き込み部２３０は、書き込み判断部２００から演算結果書込指示を受信した場合、演算部２２０の演算結果を、メモリ２７０のメモリ側書き込みアドレスに書き込む。一方、書き込み判断部２００からデータ書込指示を受信した場合、書き込み画像データを、メモリ２７０のメモリ側書き込みアドレスに書き込む。データ書き込み部２３０は、いずれの場合においても、メモリ２７０に書き込んだ後、次の書き込み要求を処理するために、データを取得する旨の指示を書き込み判断部２００に送信する。
【００３６】
領域設定部２４０は、第１の中央演算処理装置または第２の中央演算処理装置から、描画領域を有効にする又は無効にする旨の描画領域設定指示を受け取る。領域設定部２４０は、描画領域設定指示に従い、読み出し判断部１５０および書き込み判断部２００に対し、描画領域を有効又は無効と設定する。
【００３７】
書き込みバッファ２５０は、第１の中央演算処理装置または第２の中央演算処理装置から、複数の書き込みアドレスおよび複数の書き込みデータを続けて受信し、受信した順に格納する。書き込みバッファ２５０は、書き込み判断部２００の要求に応じて、書き込みアドレスおよび書き込みデータを、受信の順に出力する。
【００３８】
メモリ２７０は、返送部１６０の指示に従い、メモリ側読み出しアドレスから画像データを送信し、データ読み出し部２１０の指示に従い、メモリ側読み出しアドレスから既存の画像データを送信する。また、メモリ２７０は、データ書き込み部２３０から受信する書き込み画像データを、メモリ側書き込みアドレスに書き込む。メモリ２７０はＤＲＡＭで実現されてもよい。
【００３９】
図３は、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０がメモリ制御装置を介してメモリ側描画エリアにアクセスする動作の概念図を示す。メモリ制御装置１３０のアドレス変換部１７０は、第１の描画領域３４２および第２の描画領域３４４の双方のアドレス空間を、メモリアドレスエリア３５０内のメモリ側描画エリア３５４の共通のアドレス空間に変換する。従って、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、各々に対応する第１の描画領域３４２および第２の描画領域３４４のアドレスを用いて、共通のメモリ側描画エリア３５４のアドレスにアクセスできる。ここで、第１の描画領域３４２および第２の描画領域３４４は、本発明に係る部分領域の１つの形態である。
【００４０】
すなわち、第１の中央演算処理装置１１０は、第１の描画領域３４２のＣＰＵ側読み出しアドレスを用いて、本図中の読み出し要求１を、メモリ制御装置１３０に送信する（Ｓ１０）。メモリ制御装置１３０が備えるアドレス変換部１７０は、読み出し要求１に対し、メモリ制御装置１３０が備えるゼロデータ供給部１９０が供給するゼロデータを、第１の中央演算処理装置１１０に返送する（Ｓ１４）。
第１の中央演算処理装置１１０は、描画指示情報に従い、必要に応じてゼロデータを変更し、画像データを生成する。第１の中央演算処理装置１１０は、第１の描画領域３４２のアドレスを用いて、本図中の書き込み要求１を、メモリ制御装置１３０に送信する（Ｓ１２）。アドレス変換部１７０は、第１の描画領域３４２のアドレスを、メモリアドレスエリア３５０のメモリ側描画エリア３５４に変換する。メモリ制御装置１３０は、メモリ側描画エリア３５４に画像データを書き込む（Ｓ１６）。
【００４１】
第２の中央演算処理装置１２０は、第２の描画領域３４４のアドレスを用いて、本図中の読み出し要求２を、メモリ制御装置１３０に送信する（Ｓ２０）。アドレス変換部１７０は、ゼロデータ供給部１９０が供給するゼロデータを、第２の中央演算処理装置１２０に返送する（Ｓ２４）。
第２の中央演算処理装置１２０は、描画指示情報に従い、必要に応じてゼロデータを変更し、画像データを生成する。第２の中央演算処理装置１２０は、第１の描画領域３４４のアドレスを用いて、本図中の書き込み要求２を、メモリ制御装置１３０に送信する。アドレス変換部１７０は、第１の描画領域３４４のアドレスを、メモリアドレスエリア３５０のメモリ側描画エリア３５４に変換する。メモリ制御装置１３０は、メモリ側描画エリア３５４に画像データを書き込む（Ｓ２６）。
【００４２】
本図から明らかなように、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、メモリアドレスエリア３５０内の同一のアドレス空間をアクセスしたい場合に、互いに異なるＣＰＵ側アドレスを用いて、読み出し要求および書き込み要求を送信できる。つまり、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、キャッシュ一致制御機能を動作させずに、メモリ２７０の同一の領域であるメモリ側描画エリア３５４にアクセスできる。従って、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、キャッシュ一致制御のために互いの演算動作を停止する回数を減らすことができる。
【００４３】
一方、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０は、ＣＰＵアドレスエリア３３０の中のＣＰＵ側プログラムエリア３４８に対して、読み出し要求および書き込み要求を送信する。アドレス変換部１７０は、ＣＰＵ側プログラムエリア３４８が描画領域でない場合は、ＣＰＵ側プログラムエリア３４８のアドレス空間を、メモリ側描画エリア３５４とは異なるメモリ側プログラムエリア３５８のアドレス空間に変換する。この場合、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、共に、ＣＰＵ側アドレスエリア３３０内の共通なアドレス空間に読み出し要求を送信するので、必要なキャッシュ一致制御を行う。
従って、本実施形態によると、第１の中央演算処理装置１１０および第２の中央演算処理装置１２０は、画像を描画する場合には、キャッシュ一致制御を省略するため高速に動作する。
【００４４】
図４は、第１の中央演算処理装置１１０がミラー領域３３８からメモリ２７０中のデータにアクセスする動作の概念図を示す。メモリ制御装置１３０のアドレス変換部１７０は、描画領域３３４およびミラー領域３３８の双方のアドレス空間を、共に、メモリアドレスエリア３５０内のメモリ側描画エリア３５４のアドレス空間に変換する。従って、第１の中央演算処理装置１１０は、描画領域３３４のアドレスにより書き込んだ画像データを、ミラー領域３３８のアドレスを用いて読み出すことができる。第１の中央演算処理装置１１０は、また、ミラー領域３３８のアドレスを用いて、メモリ２７０の領域を初期化できる。
【００４５】
すなわち、第１の中央演算処理装置１１０は、描画領域３３４のアドレスを用いて、不図示のメモリ制御装置１３０に画像データ書き込み要求を送信する。メモリ制御装置１３０が備えるアドレス変換部１７０は、描画領域３３４のＣＰＵ側書き込みアドレスを、メモリ側描画エリア３５４のメモリ側書き込みアドレスに変換する。メモリ制御装置１３０は、書き込み画像データを、メモリ２７０内のメモリ側描画エリア３５４のアドレスに書き込む。
【００４６】
一方、第１の中央演算処理装置１１０は、メモリ側描画エリア３５４を初期化する場合、ミラー領域３３８のアドレスを用いて、メモリ制御装置１３０に画像データ書き込み要求を送信する。アドレス変換部１７０は、ミラー領域３３８のＣＰＵ側書き込みアドレスを、メモリ側描画エリア３５４のメモリ側書き込みアドレスに変換する。メモリ制御装置１３０は、書き込み画像データを、メモリ２７０内のメモリ側描画エリア３５４のアドレスに書き込む。
【００４７】
また、第１の中央演算処理装置１１０は、メモリ側描画エリア３５４にある画像データを取り出す場合、ＣＰＵアドレスエリア３３０内のミラー領域３３８のアドレスから、画像データを読み出す。アドレス変換部１７０は、ミラー領域３３８のＣＰＵ側書き込みアドレスを、メモリ側描画エリア３５４のメモリ側アドレスに変換する。メモリ制御装置１３０は、ミラー領域３３８が描画領域３３４と異なるので、予め定められたデータを返送せず、メモリ２７０内のメモリ側描画エリア３５４から読み出した画像データを、第１の中央演算処理装置１１０に返送する。
【００４８】
図５は、描画処理におけるキャッシュメモリおよびメモリ２７０の状態変化を説明する図である。第１の中央演算処理装置１１０は、第１のＣＰＵコア１１８と、第１のキャッシュメモリ１１４とを備える。第２の中央演算処理装置１２０は、第２のＣＰＵコア１２８と、第２のキャッシュメモリ１２４とを備える。第１の中央演算処理装置および第２の中央演算処理装置は、それぞれ、予め定められたデータを読み出す（Ｓ１００およびＳ１４０）。第１のＣＰＵコア１１８および第２のＣＰＵコア１２８は、それぞれ、描画指示情報を画像データに変換し（Ｓ１１０およびＳ１５０）、キャッシュメモリ１１４およびキャッシュメモリ１２４に読み出した、予め定められたデータを変更する（Ｓ１２０およびＳ１６０）。メモリ制御装置１３０は、第１のキャッシュメモリ１１４および第２のキャッシュメモリ１２４が格納するデータとメモリ２７０内の既存の画像データを重ね合わせて、メモリ２７０に格納する（Ｓ１３０およびＳ１７０）。
【００４９】
本図から明らかなように、Ｓ１００、Ｓ１１０、およびＳ１２０の動作は、Ｓ１４０、Ｓ１５０、およびＳ１６０の動作タイミングや結果に依存することなく実行できる。すなわち、第１の中央演算処理装置１１０が、メモリ側描画エリア３５４のデータを更新するために、第１の描画領域３４２の読み出しアドレスを用いてゼロデータを第１のキャッシュメモリに取り込んでいる状態において、第２の中央演算処理装置は、メモリ側描画エリア３５４のデータを更新するために、第２の描画領域３４４内の読み出しアドレスを用いてゼロデータを第２のキャッシュメモリに取り込むことができる。
また、Ｓ１００、Ｓ１１０、およびＳ１２０の動作は、Ｓ１７０の動作タイミングや結果に依存することなく実行できる。すなわち、第２の中央演算処理装置１２０が、第２のキャッシュメモリに展開した画像データをメモリ２７０のメモリ側描画エリア３５４に書き込むのと平行して、第１の中央演算処理装置１１０は、メモリ側描画エリア３５４のデータを更新するために、第１の描画領域３４２内の読み出しアドレスを用いてゼロデータを第１のキャッシュメモリに取り込むことができる。
【００５０】
本図において、メモリ制御装置１３０は、メモリ２７０が格納するゼロデータと、第１のキャッシュメモリ１１４からキャッシュアウトされた画像データとを論理和演算し、メモリ２７０に書き戻し（Ｓ１３０）、その後、メモリ２７０に格納された演算結果データと、第２のキャッシュメモリ１２４からキャッシュアウトされた画像データとを論理和演算する（Ｓ１７０）。すなわち、論理和演算の演算順序により結果が変わらず、Ｓ１３０の動作とＳ１７０の動作とは順序が取り替え可能である。従って、メモリ制御装置１３０は、複数の書き込み要求を受信した場合、それぞれの書き込み要求を逐次に処理し、既存の画像データと書き込み画像データとの論理和演算をすることで、複数の書き込み画像データを重ね合わせた画像データを生成できる。
【００５１】
メモリ制御装置１３０は、メモリ２７０からデータを読み出し中央演算処理装置に返送するのに要する時間より短い時間で、ゼロデータを返送する。従って、中央演算処理装置がメモリ２７０からデータを読み出すために演算を中止する時間を、短縮できる。
【００５２】
従来の技術においては、中央演算処理装置は、画像データの重ねあわせ処理をする必要があるため、端末から受信した描画指示情報に従い、メモリ２７０のデータを読み込み、変更し、書き込む。しかし、以上の説明から明らかなように、本実施例においては、メモリ制御装置１３０が、画像データの重ね合わせの処理を行う。よって、第1の中央演算処理装置１１０は、端末５０から受信した描画指示情報などの指示に従い、メモリ２７０からの読み出しをせずに、画像データをメモリ２７０に書き込める。つまり、第1の中央演算処理装置１１０は、メモリ２７０からの読み込みによるウェイトをしないので、描画指示情報などの指示に従い画像データを生成することに、計算時間を費やすことができる。また、第２の中央演算処理装置１２０も、第1の中央演算処理装置１１０と同様に動作する。
従って、第1の中央演算処理装置１１０および第２の中央演算処理装置１２０は、キャッシュ一致制御をもすることなく、描画指示情報などの指示に従い画像データを生成することに、計算時間を費やすことができる。つまり、本実施例において、第1の中央演算処理装置１１０および第２の中央演算処理装置１２０は、ポストスクリプトなどのページ記述言語で記述された描画指示情報を受信し、受信した描画オブジェクトを、他の中央演算処理装置を考慮することなく描画できる。
【００５３】
図６は、メモリ制御装置１３０が読み出し要求に対してデータを返送するフローチャートを示す。メモリ制御装置１３０は、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０から画像読み出し要求を受信する（Ｓ２００）。メモリ制御装置１３０は、読み出しアドレスが画像領域であるか否かを判断する（Ｓ２１０）。メモリ制御装置１３０は、読み出しアドレスが画像領域である場合、読み出し要求を送信した中央演算処理装置に対してゼロデータを返送する（Ｓ２２０）。アドレス変換部１７０は、読み出しアドレスがミラー領域であるかどうか判断する（Ｓ２３０）。アドレス変換部１７０は、読み出しアドレスがミラー領域である場合、読み出しアドレスを、メモリ側描画エリアのアドレスに変換する（Ｓ２４０）。メモリ制御装置１３０は、読み出しアドレスが画像領域でない場合、第１の中央演算処理装置１１０や第２の中央演算処理装置１２０に対してメモリ２７０の読み出しアドレスのデータを返送する（Ｓ２５０）。
【００５４】
図７は、メモリ制御装置１３０が書き込み要求に対してデータを書き込むフローチャートを示す。メモリ制御装置１３０は、第１の中央演算処理装置１１０または第２の中央演算処理装置１２０から、画像書き込み要求を受信する（Ｓ３００）。メモリ制御装置１３０は、書き込みアドレスが画像領域であるか否かを判断する（Ｓ３１０）。メモリ制御装置１３０は、書き込みアドレスが画像領域である場合、メモリ２７０の書き込みアドレスのデータを既存データとして読み出す（Ｓ３２０）。メモリ制御装置１３０は、書き込みアドレスが画像領域である場合、書き込みデータと既存データとの論理和演算を実行し、演算結果をメモリ２７０に書き込む（Ｓ３３０）。アドレス変換部１７０は、書き込みアドレスがミラー領域であるか判断する（Ｓ３４０）。アドレス変換部１７０は、書き込みアドレスがミラー領域である場合、書き込みアドレスをメモリ側描画エリアのアドレスに変換する（Ｓ３５０）。メモリ制御装置１３０は、書き込みアドレスが画像領域でない場合、書き込みデータをメモリ２７０の書き込みアドレスに書き込む（Ｓ３６０）。
【００５５】
図８は、図２に示す情報処理装置の変形例に用いられるＣＰＵ１１５の１例の機能ブロック図を示す。ＣＰＵ１１５は、第１のＣＰＵコア１１８と、第１のキャッシュメモリ１１４と、読み出し判断部１５０と、返送部１６０と、アドレス変換部１７０と、ミラー領域提供部１８０と、ゼロデータ供給部１９０と、領域設定部２４０と、バスＩ／Ｆ部２６０とを備える。ＣＰＵ１１５に対応して用いられるメモリ制御装置１３０は、図２に示すメモリ制御装置１３０から、読み出し判断部１５０と、返送部１６０と、アドレス変換部１７０と、ミラー領域提供部１８０と、ゼロデータ供給部１９０と、領域設定部２４０とを除いた構成となる。
【００５６】
読み出し判断部１５０は、第１のＣＰＵコア１１８から、第１のキャッシュメモリ１１４を通して、読み出しアドレスを受信し、読み出しアドレスが描画領域であるか否かを判断する。読み出し判断部１５０は、読み出しアドレスが描画領域でない場合、返送部１６０に対して、画像データ読出指示を出力する。返送部１６０は、画像データ読出指示を受信すると、アドレス変換部１７０が供給するメモリ側アドレスを用いて、バスＩ／Ｆ部２６０に読み出し要求を送信する。バスＩ／Ｆ部２６０は、返送部１６０から読み出し要求を受信すると、バス１４０を介して、メモリ２７０から画像データを読み出し、返送部１６０に出力する。
【００５７】
また、第１のＣＰＵコア１１８は、画像データをメモリに書き込みたい場合、第１のキャッシュメモリ１１４を通して、バスＩ／Ｆ部２６０に書き込み要求を送信する。バスＩ／Ｆ部２６０は、第１のＣＰＵコア１１８から書き込み要求を受信すると、バス１４０を介して、不図示のメモリ制御部へ書き込み要求を送信する。
【００５８】
本変形例に係る情報処理装置のおけるその他の動作は、図２に示した情報処理装置と同様である。また、本実施例に示した印刷装置が備える他の中央演算処理装置においても、ＣＰＵ１１５と同様の変形ができるので、説明を省略する。
【００５９】
本図で示した変形例により、読み出しアドレスが描画領域でない場合、ＣＰＵ１１５は、バス１４０にアクセスしない。従って、ＣＰＵ１１５は、ゼロデータをより高速に読み出せるので、演算処理に計算時間を費やすことができる。また、バス１４０へのアクセスが減るので、ＣＰＵ１１５が他の中央演算処理装置の動作を遅延させる頻度は、減少する。
【００６０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６１】
以上に説明した実施形態によれば、以下の各項目に示す外部記憶装置、外部記憶装置制御方法、プログラム、及び記録媒体が実現される。
【００６２】
（項目１）  中央演算処理装置によるメモリへのアクセスを制御するメモリ制御装置であって、前記中央演算処理装置から前記メモリへの読み出し要求を受信し、前記読み出しを要求された読み出しアドレスが、前記メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、前記読み出しアドレスは前記設定領域であると前記読み出し判断部が判断した前記読み出し要求に対して、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送する返送部とを備えることを特徴とするメモリ制御装置。
（項目２）  前記中央演算処理装置による前記メモリへの書き込み要求を受信し、前記書き込みを要求された書き込みアドレスが、前記設定領域であるか否かを判断する書き込み判断部と、前記書き込みアドレスは前記設定領域であると前記書き込み判断部が判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、前記書き込み要求に基づく書き込みデータおよび前記既存データを演算処理し、演算結果データを得る演算部と、前記書き込みアドレスが示す位置に、前記演算結果データを書き込むデータ書き込み部とをさらに備えることを特徴とする項目１に記載のメモリ制御装置。
（項目３）  前記メモリの前記設定領域のミラー領域を前記中央演算処理装置に提供するミラー領域提供部をさらに備え、前記返送部は、前記中央演算処理装置による前記ミラー領域への前記読み出し要求を受け取った場合に、前記メモリの前記設定領域に格納されているデータを返すことを特徴とする項目１に記載のメモリ制御装置。
（項目４）  前記設定領域の前記読み出しアドレスおよび前記ミラー領域の前記読み出しアドレスを、前記メモリ側の共通のアドレス空間のアドレスに変換して前記返送部に出力するアドレス変換部をさらに備えることを特徴とする項目３に記載のメモリ制御装置。
（項目５）  前記メモリの前記設定領域のミラー領域を前記中央演算処理装置に提供するミラー領域提供部をさらに備え、前記データ書き込み部は、前記中央演算処理装置による前記ミラー領域への前記書き込み要求に対し、前記メモリの前記設定領域へ前記書き込みデータを書き込むことを特徴とする項目２に記載のメモリ制御装置。
（項目６）  前記設定領域の前記書き込みアドレスおよび前記ミラー領域の前記書き込みアドレスを、前記メモリ側の共通のアドレス空間のアドレスに変換して前記返送部に出力するアドレス変換部をさらに備えることを特徴とする項目５に記載のメモリ制御装置。
（項目７）  前記読み出し判断部は、前記読み出しアドレスが、複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域を満たすと判断し、一の前記部分領域のアドレスおよび他の前記部分領域のアドレスを、共に、前記メモリの中の予め定められた共通のアドレス空間のアドレスに変換するアドレス変換部をさらに備えることを特徴とする項目１に記載のメモリ制御装置。
（項目８）  前記書き込み判断部は、前記書き込みアドレスが、複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域を満たすと判断し、一の前記部分領域のアドレスおよび他の前記部分領域のアドレスを、共に、前記メモリの中の予め定められた共通のアドレス空間のアドレスに変換するアドレス変換部をさらに備えることを特徴とする項目２に記載のメモリ制御装置。
（項目９）  前記中央演算処理装置からのの指示に従って、前記設定領域を無効または有効にする領域設定部をさらに備えることを特徴とする項目１に記載のメモリ制御装置。
（項目１０）  前記返送部は、前記予め定められたデータとして、全てのビットが０であるデータを返送し、前記演算部は、前記演算処理として論理和演算を行うことを特徴とする項目１に記載のメモリ制御装置。
（項目１１）  前記返送部は、前記予め定められたデータとして、全てのビットが１であるデータを返送し、前記演算部は、前記演算処理として論理積演算を行うことを特徴とする項目１に記載のメモリ制御装置。
（項目１２）  前記データは、数値データであり、前記返送部は、前記予め定められたデータとして、０を表す数値データを返送し、前記演算部は、前記演算処理として、前記既存データが表す数値、および前記書き込みデータが表す数値の和を演算結果として得ることを特徴とする項目１に記載のメモリ制御装置。
（項目１３）  前記返送部は、前記メモリ制御装置が、前記メモリからデータを読み出して前記中央演算処理装置に返送するために必要な時間より短い時間で、前記予め定められたデータを前記中央演算処理装置に返送することを特徴とする項目１に記載のメモリ制御装置。
（項目１４）  前記返送部は、前記メモリ制御装置が行う前記メモリからのデータ読み出しに並行して、前記あらかじめ定められたデータを返送することを特徴とする項目１に記載のメモリ制御装置。
（項目１５）  前記返送部は、前記メモリ制御装置が行う前記メモリへのデータ書き込みに並行して、前記あらかじめ定められたデータを返送することを特徴とする項目２に記載のメモリ制御装置。
（項目１６）  データを格納するメモリと、前記メモリへ、読み出し要求を送信する中央演算処理装置と、前記中央演算処理装置から前記メモリへの読み出し要求を受信し、前記読み出しを要求された読み出しアドレスが、前記メモリの中の予め定められた設定領域であるか否かを判断する読み出し判断部と、前記読み出しアドレスは前記設定領域であると前記読み出し判断部が判断した場合に、前記メモリの内容にかかわらず予め定められたデータを前記中央演算処理装置に返送する返送部とを備えることを特徴とする情報処理装置。
（項目１７）  前記読み出し判断部は、前記読み出しアドレスが複数の互いに異なる部分領域の少なくとも一つの範囲内である場合に、前記設定領域であると判断し、一の前記部分領域のアドレス空間および他の前記部分領域のアドレス空間を、共に、前記メモリの中の予め定められた共通のアドレス空間に変換するアドレス変換部をさらに備えることを特徴とする項目１６に記載の情報処理装置。
（項目１８）  前記情報処理装置は複数の中央演算処理装置を備え、一の前記中央演算処理装置は、前記一の中央演算処理装置が有する一のキャッシュメモリと、他の前記中央演算処理装置が有する他のキャッシュメモリとのキャッシュ一致制御を行い、前記一の中央演算処理装置が、前記共通のアドレス空間のデータを更新するために、一の前記部分領域内の読み出しアドレスを用いて前記予め定められたデータを前記一のキャッシュメモリに取り込んでいる状態において、前記他の中央演算処理装置は、前記共通のアドレス空間のデータを更新するために、他の前記部分領域内の読み出しアドレスを用いて前記予め定められたデータを前記他のキャッシュメモリに取り込むことを特徴とする項目１７に記載の情報処理装置。
（項目１９）  前記一の中央演算処理装置及び前記他の中央演算処理装置は、それぞれ前記共通のアドレス空間のデータを更新するために、前記予め定められたデータを用いて書き込みデータを生成し、前記書き込みデータの書き込み要求を前記メモリ制御装置に出力し、前記メモリ制御装置は、前記一の中央演算処理装置及び前記他の中央演算処理装置から前記書き込み要求を受信し、前記書き込みを要求された書き込みアドレスが前記設定領域であるか否かを判断する書き込み判断部と、前記書き込みアドレスは前記設定領域であると前記書き込み判断部が判断した場合に、前記メモリの中の前記書き込みアドレスのデータである既存データを読み出すデータ読み出し部と、前記一の中央演算処理装置が生成した書き込みデータ、前記他の中央演算処理装置が生成した書き込みデータ、及び前記既存データを演算処理し、演算結果データを得る演算部と、前記書き込みアドレスが示す位置に、前記演算結果データを書き込むデータ書き込み部とを備えることを特徴とする項目１８に記載の情報処理装置。
【００６３】
【発明の効果】
上記説明から明らかなように、本発明によればメモリアクセスを軽減し高速に動作できる。
【図面の簡単な説明】
【図１】  本発明の実施形態である印刷システムの概略図。
【図２】  情報処理装置７０の機能ブロック図。
【図３】  複数の中央演算処理装置がメモリ制御装置を介してメモリ側描画エリアにアクセスする動作の概念図。
【図４】  ミラー領域３３８によってメモリ中のデータにアクセスする動作の概念図。
【図５】  描画処理におけるキャッシュメモリおよびメモリ２７０の状態変化を説明する図。
【図６】  メモリ制御装置１３０が読み出し要求に対してデータを返送するフローチャート。
【図７】  メモリ制御装置１３０が書き込み要求に対してデータを書き込むフローチャート。
【図８】  図２に示す情報処理装置の変形例に用いられるＣＰＵ１１５の１例の機能ブロック図。
【符号の説明】
１０  印刷装置
５０  ユーザー端末
７０  情報処理装置
８０  印刷部
１１０  第１の中央演算処理装置
１１４  第１のキャッシュメモリ
１１５  ＣＰＵ
１１８  第１のＣＰＵコア
１２０  第２の中央演算処理装置
１２４  第２のキャッシュメモリ
１２８  第２のＣＰＵコア
１３０  メモリ制御装置
１４０  バス
１５０  読み出し判断部
１６０  返送部
１７０  アドレス変換部
１８０  ミラー領域提供部
１９０  ゼロデータ供給部
２００  書き込み判断部
２１０  データ読み出し部
２２０  演算部
２３０  データ書き込み部
２４０  領域設定部
２５０  書き込みバッファ
２６０  バスＩ／Ｆ部
２７０  メモリ
３３０  ＣＰＵアドレスエリア
３３４  描画領域
３３８  ミラー領域
３４２  第１の描画領域
３４４  第２の描画領域
３４８  ＣＰＵ側プログラムエリア
３５０  メモリアドレスエリア
３５４  メモリ側描画エリア
３５８  メモリ側プログラムエリア
３５０  メモリアドレスエリア
３５４  メモリ側描画エリア
【図１】
0003707730.tif 000002
【図２】
0003707730.tif 000003
【図３】
0003707730.tif 000004
【図４】
0003707730.tif 000005
【図５】
0003707730.tif 000006
【図６】
0003707730.tif 000007
【図７】
0003707730.tif 000008
【図８】
0003707730.tif 000009