(57)【特許請求の範囲】
【請求項１】
回線入力部より入力されたＡＴＭ(Asynchronous Transfer Mode)セルをスイッチングして、所定の出力バッファへ出力するＡＴＭ交換機において、
一定周期で前記出力バッファへ送出されるＡＴＭセル数を求める手段と、
前記ＡＴＭセル数をもとにＡＴＭセルの流量を監視する手段と、
前記流量に応じて前記出力バッファの動作周波数を決定する手段と、
前記動作周波数に基づいて所定の制御情報を生成する手段と、
前記制御情報によって前記出力バッファの動作クロックの周期を変化させるクロック制御手段とを備え、
前記回線入力部からの所定の回線情報をもとに前記ＡＴＭセル数を求めることを特徴とするＡＴＭ交換機。
【請求項２】
回線入力部より入力されたＡＴＭ(Asynchronous Transfer Mode)セルをスイッチングして、所定の出力バッファへ出力するＡＴＭ交換機において、
一定周期で前記出力バッファへ送出されるＡＴＭセル数を求める手段と、
前記ＡＴＭセル数をもとにＡＴＭセルの流量を監視する手段と、
前記流量に応じて前記出力バッファの動作周波数を決定する手段と、
前記動作周波数に基づいて所定の制御情報を生成する手段と、
前記制御情報によって前記出力バッファの動作クロックの周期を変化させるクロック制御手段とを備え、
前記制御情報は、前記ＡＴＭセルのコネクション識別子から得られる当該ＡＴＭ交換機の出力回線についての統計情報であることを特徴とするＡＴＭ交換機。
【請求項３】
前記クロック制御手段は、前記一定周期におけるＡＴＭセル数に応じて前記動作クロックを分周することを特徴とする請求項１記載のＡＴＭ交換機。
【請求項４】
前記クロック制御手段は、前記一定周期におけるＡＴＭセル数が少ない程、前記動作クロックの周波数を低くする制御を行うことを特徴とする請求項３記載のＡＴＭ交換機。
【請求項５】
前記ＡＴＭセル数がゼロの場合、前記回線情報の出力を止めることで前記動作クロックを停止することを特徴とする請求項１記載のＡＴＭ交換機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力されたＡＴＭセルをスイッチングして、それらのセルの経路指定をするＡＴＭ交換機およびその省電力方法に関するものである。
【０００２】
【従来の技術】
近年、音声の圧縮技術と相俟って、ＶＴＯＡ（Ｖｏｉｃｅ  Ｔｅｌｅｐｈｏｎｙ  ｏｖｅｒ  ＡＴＭ）等の技術により、音声をＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）セルの形式に変換した後、ＡＴＭ網を利用して伝送する仕組みが普及してきている。ここで、音声はその性質上、接続時間あたりのデータ伝送量は少ないという特徴を持っており、一方、ＡＴＭ交換機は、大容量化、高速化によって、その消費電力は増える傾向にある。
【０００３】
ＡＴＭ交換機における消費電力を低減する従来技術として、例えば、特開２０００−１１５１８８号公報に開示された「ＡＴＭ装置」がある。この装置では、無効セルの検出結果に応じて、所定のインタフェースの主要回路へのクロック供給を止めて、その動作を停止し、ＡＴＭ装置の消費電力の低減を図っている。
【０００４】
また、特開平１０−２４２９９２号公報には、ＡＴＭ交換機において、入力データの有効／無効を判定し、データが有効なとき、処理に必要な時間だけ機能ブロックにクロック信号を与えることで、ノイズと消費電力の低減を行う技術が開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記いずれの従来技術も、到来するセル（ＡＴＭセル）が有効か、あるいは無効かの判定結果のみに基づいて、装置内の所定回路等へのクロック供給を制御するものであり、交換機の収容回線、スイッチ部等を通過するデータ量（セル流量）を一切、考慮していない。
【０００６】
すなわち、上記従来の方法では、ＡＴＭ交換機内におけるクロック制御が、データの有効性等にのみ支配されており、データ量を無視してクロック制御を実行しても、音声等、単位時間あたりのデータ量が少ない上に、連続的に発生しない性質を持つデータを扱う場合、交換機における効率的、かつ実効性のある消費電力の低減を行えないという問題がある。
【０００７】
このことは、上述したＶＴＯＡ技術の導入により、ＡＴＭ網を利用した通話が頻繁に行われ、今後も、その需要やアプリケーションが増大することを考えた場合、ＡＴＭ交換機そのものだけでなく、その種の交換機を使用している企業、ホテル、電話会社等に対しても維持費、運用費という面で不利に働く（マイナス要因になる）ことは否めない。
【０００８】
本発明は、上述の課題に鑑みなてされたものであり、その目的とするところは、特にＶＴＯＡ等の技術を採用したＡＴＭ交換機において、より効果的な消費電力の低減を行えるＡＴＭ交換機およびその省電力方法を提供することである。
【０００９】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、回線入力部より入力されたＡＴＭセルをスイッチングして、所定の出力バッファへ出力するＡＴＭ交換機において、一定周期で前記出力バッファへ送出されるＡＴＭセル数を求める手段と、上記ＡＴＭセル数よりＡＴＭセルの流量を監視する手段と、上記流量に応じて上記出力バッファの動作周波数を決定する手段と、上記動作周波数に基づいて所定の制御情報を生成する手段と、上記制御情報によって上記出力バッファの動作クロックの周期を変化させるクロック制御手段とを備え、前記回線入力部からの所定の回線情報をもとに前記ＡＴＭセル数を求めることを特徴とするＡＴＭ交換機を提供する。
【００１０】
また本発明は、回線入力部より入力されたＡＴＭセルをスイッチングして、所定の出力バッファへ出力するＡＴＭ交換機において、一定周期で前記出力バッファへ送出されるＡＴＭセル数を求める手段と、上記ＡＴＭセル数よりＡＴＭセルの流量を監視する手段と、上記流量に応じて上記出力バッファの動作周波数を決定する手段と、上記動作周波数に基づいて所定の制御情報を生成する手段と、上記制御情報によって上記出力バッファの動作クロックの周期を変化させるクロック制御手段とを備え、前記制御情報は、前記ＡＴＭセルのコネクション識別子から得られる当該ＡＴＭ交換機の出力回線についての統計情報であることを特徴とするＡＴＭ交換機を提供する。
【００１１】
好ましくは、上記クロック制御手段は、上記一定周期におけるＡＴＭセル数に応じて上記動作クロックを分周する。また、このクロック制御手段は、上記一定周期におけるＡＴＭセル数が少ない程、上記動作クロックの周波数が低くなる制御を行う。
【００１２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。一般的にＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ  ：非同期転送モード）  交換機は、複数のＡＴＭ回線を収容しており、その機能として、これらの回線上を伝搬するＡＴＭセルを抽出する機能、抽出したＡＴＭセルのコネクション識別子から、出力するコネクション識別子を生成し、かつ、出力すべき回線を識別する機能等を有する。また、ＡＴＭとして必要な品質保証制御をするために、ＡＴＭ交換機は、入力されたＡＴＭセルを一時的に蓄積するバッファ機能を有している。
【００１３】
図１は、本実施の形態に係るＡＴＭ交換機の主要部の概略を示すブロック図である。同図に示すＡＴＭ交換機１０は、複数の入回線５ａ〜５ｎを収容するとともに、ＡＴＭセルのコネクション識別子の変換機能を有し、所定の出回線７ａ〜７ｎに対してＡＴＭセルをスイッチングして出力する機能を有する。
【００１４】
ここでは、後述するように、ＡＴＭ交換機１０は、ＡＴＭ各回線からのＡＴＭセルの流量に応じて、ダイナミックに装置内の適当な回路を起動／停止することによって、消費電力を抑えるように動作する。
【００１５】
本実施の形態に係るＡＴＭ交換機１０において、回線入力部１ａ〜１ｎは、図１に示すように、ＡＴＭ回線５ａ〜５ｎを収容し、ＡＴＭ交換機の内部でスイッチングされるＡＴＭセルを、これらのＡＴＭ回線から抽出し、抽出後のセルをＡＴＭスイッチ部２に出力する。
【００１６】
ＡＴＭスイッチ部２は、各回線入力部１ａ〜１ｎより入力されたＡＴＭセルを、所定の回線出力部３ａ〜３ｎに対して出力する。そして、各回線出力部３ａ〜３ｎは、ＡＴＭスイッチ部２から入力されたＡＴＭセルを、ＡＴＭ回線７ａ〜７ｎ上に多重出力する。
【００１７】
図２は、回線入力部１ａ〜１ｎの構成を詳細に示すブロック図である。同図のＰＨＹ（入力）２４は、物理層として機能し、収容されたＡＴＭ回線から、そこを伝搬するＡＴＭセルを抽出し、抽出したＡＴＭセルを、ＡＴＭセル・インタフェースＩ１を介してＡＴＭセル処理部２５に送出する。
【００１８】
ＡＴＭセル処理部２５は、このようにして入力されたＡＴＭセルに対して、そのコネクション識別子（ＶＰＩ（仮想パス識別子）／ＶＣＩ（仮想チャネル識別子））から、ＡＴＭスイッチ部２でＡＴＭセルをルーティングするために必要な情報の付加を行う。そして、処理後のＡＴＭセルを、ＡＴＭセル・インタフェースＩ２を通して、ＡＴＭスイッチ部２へ出力する。
【００１９】
このとき、ＡＴＭセル処理部２５は、出力すべきＡＴＭセルがない場合には、ＡＴＭセル・インタフェースＩ２に対して信号を送出しないことで、ＡＴＭスイッチ部２の受信回路を停止することができる。また、ＡＴＭセル処理部２５は、セル流量監視回路２６に対して、出力すべき回線番号を、出力監視インタフェースＩ５を介して通知する。
【００２０】
その結果、セル流量監視回路２６は、出力監視インタフェースＩ５からの情報をもとに、ＡＴＭスイッチ部２に対して、出力監視インタフェースＩ６を通じて回線番号を通知する。
【００２１】
図３は、回線出力部３ａ〜３ｎの構成を詳細に示すブロック図である。同図において、ＡＴＭセル処理部３１は、ＡＴＭセル・インタフェースＩ３を通じて、ＡＴＭスイッチ部２より受信した情報をもとに、出力するＡＴＭセルのコネクション識別子を生成・付与する。そして、それらを、ＡＴＭセル・インタフェースＩ４を介してＰＨＹ（出力）３２へ送出する。
【００２２】
ＰＨＹ３２は、上記のＰＨＹ（入力）２４と同様、物理層として機能し、ＡＴＭセル・インタフェースＩ４より受信したＡＴＭセルを、ＡＴＭ回線上に多重して送出する。
【００２３】
図４は、ＡＴＭスイッチ部２の内部構成を詳細に示すブロック図である。同図において、入力バッファ４１ａ〜４１ｎは、上述した回線入力部１ａ〜１ｎより受信したＡＴＭセルを、一時的に蓄積する。そして、ＡＴＭセルに付与されたルーティング情報をもとに、ＡＴＭセル・インタフェースＩ８を通して、該当する出力バッファ４３ａ〜４３ｎにそれらのＡＴＭセルを出力する。
【００２４】
出力バッファ４３ａ〜４３ｎは、ＡＴＭセル・インタフェースＩ８から受信したＡＴＭセルを、ＡＴＭセル・インタフェースＩ３を介して、回線出力部３ａ〜３ｎへ出力する。
【００２５】
ここで、出力バッファ４３ａ〜４３ｎ各々は、出力ポート監視回路４５からの制御信号Ｉ７によって、その動作周波数を可変にする機能を有する。また、出力ポート監視回路４５は、出力監視インタフェースＩ６を介して、回線入力部１ａ〜１ｎから送られる通知をもとに、各出力バッファ４３ａ〜４３ｎに送出されているＡＴＭセルの流量を監視する。そして、その流量に応じて、各出力バッファ４３ａ〜４３ｎの動作周波数を抑えるための制御信号Ｉ７を生成する。
【００２６】
図５は、出力ポート監視回路４５の詳細な構成を示すブロック図である。同図に示す出力ポート監視回路４５の出力ポート周期監視部５１は、出力監視インタフェースＩ６を介して回線入力部１ａ〜１ｎから入力される通知をもとに、出力ポートを統計的に監視する。そして、ある一定周期で各出力ポートから出力されるＡＴＭセル数を計算する。
【００２７】
また、出力ポート周期監視部５１は、上記の計算で得られた情報に基づいて、出力バッファ４３ａ〜４３ｎごとに、一定周期内に入力されるＡＴＭセル数に合わせて動作クロックを分周するための制御信号を、分周回路５３ａ〜５３ｎに送る。この制御信号によって、分周回路５３ａ〜５３ｎは基本クロック５２を分周し、分周後のクロックを、制御クロック（制御信号）Ｉ７として各出力バッファ４３ａ〜４３ｎに供給する。
【００２８】
次に、本実施の形態に係るＡＴＭ交換機を構成する回線入力部１ａ〜１ｎ内にあるＡＴＭセル処理部２５の動作を、図６，図７に示すタイミングチャートを参照して説明する。
【００２９】
一般的なＡＴＭセル・インタフェースは、図６に示すように、クロック６１と、それに同期したＡＴＭセル有効表示６２をＡＴＭセルの先頭に表示して、ＡＴＭセルデータ６３を送出する。一方、本実施の形態に係るＡＴＭ交換機のＡＴＭセル処理部２５は、以下のように動作する。
【００３０】
ＡＴＭセル処理部２５は、図７に示すように、出力するＡＴＭセルデータ７３がない場合（このとき、ＡＴＭセル有効表示７２は表示されない（それを、図７において、点線７５で示す））には、クロック７１を停止する。そして、有効なＡＴＭセルデータを出力する際、ＡＴＭセル有効表示とともに、クロック７１の出力を再開する（図７のタイミング“Ｔ”参照）。
【００３１】
図８は、ＡＴＭセル処理部２５、セル流量監視回路２６（図２参照）と、出力ポート監視回路４５（図４，図５参照）の動作を示すタイミングチャートである。ＡＴＭセル処理部２５は、図８に示すＡＴＭセル・インタフェース８１（図２のＡＴＭセル・インタフェースＩ１と同じ。なお、図８では、クロックを省略してある）から入力されるＡＴＭセルのコネクション識別子より、そのセルを出力する回線番号（＝出力バッファ番号）を判別する。
【００３２】
また、図８において、出力監視インタフェース８２，８３として示すタイミングチャートは、ＡＴＭセル処理部２５がセル流量監視回路２６に出力する際の出力監視インタフェースＩ５における動作タイミングである。ここで、＃ａ，＃ｂ等は、出力ポート番号を表している。
【００３３】
なお、セル流量監視回路２６の出力側に位置する出力監視インタフェースＩ６（図２参照）は、出力監視インタフェースＩ５をもとに、さらに加工する場合もあるが、本実施の形態では、これらのインタフェースは同等のものとして扱う。
【００３４】
上述したように、出力ポート監視回路４５では、各回線入力部１ａ〜１ｎから、出力監視インタフェースＩ６を介して送られてくる通知に基づいて、一定周期の間に出力されるＡＴＭセル数をカウントする。
【００３５】
図８に示す例は、出力監視インタフェースを介して、２つの回線入力部から送られてくる通知をもとに、出力ポート監視回路４５で監視する際の動作説明に対応している。２ポートとした場合の出力監視インタフェースＩ６では、４個のセル送出を１周期として、セル数をカウントする。
【００３６】
出力監視インタフェースＩ６では、図８に示す「監視サイクル」において、出力ポート＃ａに対するセルを５個、＃ｂに対する出力セルを１個、そして、＃ｃに対する出力セルを２個、検出している。これより、出力ポート監視回路４５は、出力バッファ４３ａに対する制御信号インタフェースとして、図８に示す“クロックａ”を供給し、そのクロック周波数として、基本クロックをそのまま供給する。
【００３７】
一方、出力ポート＃ｂについては、上記の１監視サイクルで１セルしか出力していないため、基本クロックに対して４分周したクロックを“クロックｂ”として、それを出力バッファ４３ｂに供給する。同様に、出力ポート＃ｃは、１サイクルに対して２セルであるため、基本クロックを２分周したクロックを、“クロックｃ”として出力バッファ４３ｃに供給する。
【００３８】
以上説明したように、本実施の形態によれば、ＡＴＭスイッチを通過するＡＴＭセルの流量によって、各出力バッファの動作周波数を抑えるための制御信号を生成し、その信号に基づいてＡＴＭ交換機内の所定回路の動作周波数を下げたり、あるいは、その動作を停止することによって、装置内における消費電力を確実に低減することができる。
【００３９】
特に、音声やインターネット等のデータを、ＡＴＭ交換機を利用して伝送する場合、一般的にはデータの伝送時間は接続時間に比べて短い場合が多いため、常に交換機内の全回路を動作させるのは効率が悪い。そのため、スイッチを通過するＡＴＭセルの流量に応じて、交換機の内部回路の動作クロック周波数を制御することによる省電力効果は大きい。
【００４０】
すなわち、本実施の形態に係るＡＴＭ交換機では、ＡＴＭセルを処理する必要のない時間において、動作クロックを各出力ポート単位に停止しているため、設備条件に応じた適切な消費電力の低減ができる。
【００４１】
また、周期的に出力するＡＴＭセル数をカウントして、所定回路に供給されるクロック周波数を制御することにより、交換機におけるトラヒックの状況によって、適切な電力制御ができるという効果がある。
【００４２】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々変形が可能である。例えば、図２に示すＡＴＭ処理部２５とセル流量監視回路２６が縮退している構成とすることも可能である。また、ＡＴＭセル・インタフェースは、一般的には、図６に示す信号に加えて、輻輳制御のための制御信号を使用しているが、その場合にも、上述した本実施の形態に係るクロック制御の実行が可能である。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、一定周期で出力バッファへ送出されるＡＴＭセル数を求め、そのＡＴＭセル数をもとにＡＴＭセルの流量を監視し、得られた流量に応じて出力バッファの動作周波数を決定して、その動作周波数に基づいて出力バッファの動作クロックの周期を変化させることで、ＡＴＭセルの処理量に応じた、ＡＴＭ交換機の適切な消費電力の低減ができる。
【００４４】
また、一定周期におけるＡＴＭセル数に応じてＡＴＭ交換機内部の回路へ供給される、その回路の動作クロックを分周制御することで、その交換機におけるトラヒックの状況によって、適切な電力制御ができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るＡＴＭ交換機の主要部の概略を示すブロック図である。
【図２】回線入力部１ａ〜１ｎの構成を詳細に示すブロック図である。
【図３】回線出力部３ａ〜３ｎの構成を詳細に示すブロック図である。
【図４】ＡＴＭスイッチ部２の内部構成を詳細に示すブロック図である。
【図５】出力ポート監視回路４５の詳細な構成を示すブロック図である。
【図６】回線入力部１ａ〜１ｎ内のＡＴＭセル処理部２５の動作を示すタイミングチャートである。
【図７】回線入力部１ａ〜１ｎ内のＡＴＭセル処理部２５の動作を示すタイミングチャートである。
【図８】ＡＴＭセル処理部、セル流量監視回路、および出力ポート監視回路の動作を示すタイミングチャートである。
【符号の説明】
２  ＡＴＭスイッチ部
３ａ〜３ｎ  回線出力部
５ａ〜５ｎ  ＡＴＭ回線（入回線）
７ａ〜７ｎ  ＡＴＭ回線（出回線）
１０  ＡＴＭ交換機
２５  ＡＴＭセル処理部
２６  セル流量監視回路
３１  ＡＴＭセル処理部
４１ａ〜４１ｎ  入力バッファ
４３ａ〜４３ｎ  出力バッファ
５１  出力ポート周期監視部
５２  基本クロック
５３ａ〜５３ｎ  分周回路
６２  ＡＴＭセル有効表示
７１  クロック
【図１】
0003606240.tif 000002
【図２】
0003606240.tif 000003
【図３】
0003606240.tif 000004
【図４】
0003606240.tif 000005
【図５】
0003606240.tif 000006
【図６】
0003606240.tif 000007
【図７】
0003606240.tif 000008
【図８】
0003606240.tif 000009