(57)【特許請求の範囲】
【請求項１】
外部から入力される画像データをフレーム単位で記憶可能なグラフィックスメモリと、
前記外部から入力される画像データのフレーム毎の当該グラフィックスメモリへの書込完了時に書込完了信号を出力するメモリデータ書込制御回路と、
前記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、
前記読出開始信号に基づいて、前記グラフィックスメモリに記憶された画像データをフレーム単位で読み出すデータ読出制御回路と、
前記グラフィックスメモリから読み出された画像データをフレーム単位で記憶するフレームメモリと、
自回路内で発生するクロック信号に基づいて、前記フレームメモリに記憶された画像データを読み出すと共に、複数の信号線を駆動するための制御信号を出力し、かつ、前記フレーム同期信号を出力する信号電極駆動回路と、
前記フレーム同期信号に基づいて、複数の走査線を駆動するための制御信号を出力する走査電極駆動回路と、
前記複数の信号線と、当該信号線と直交する方向に配線された上記複数の走査線との交点に画素部が設けられた表示パネルと
を備えるマトリクス型表示装置。
【請求項２】
フレーム同期信号を所定量遅延した読出同期信号を出力する遅延回路を備え、
同期化回路は、書込完了信号と当該読出同期信号とに基づいて、読出開始信号を出力する
ことを特徴とする請求項１に記載のマトリクス型表示装置。
【請求項３】
信号電極駆動回路は、自回路内で発生するクロック信号に基づいて、さらにライン同期信号を出力し、
走査電極駆動回路は、当該ライン同期信号とフレーム同期信号とに基づいて、複数の走査線を駆動するための制御信号を出力し、
遅延回路は、前記ライン同期信号に基づいて、前記フレーム同期信号の遅延量を設定する
ことを特徴とする請求項２に記載のマトリクス型表示装置。
【請求項４】
同期化回路は、書込完了信号を受信した後、初めてフレーム同期信号、又は読出同期信号が入力された場合に読出開始信号を出力すること
を特徴とする請求項１から３のいずれか１項に記載のマトリクス型表示装置。
【請求項５】
読出同期信号の遅延量は、
書込完了信号出力後において、
初めてフレーム同期信号が入力されるタイミングから、
当該タイミングにおいてフレームメモリに記憶されていたフレームの画像データを、当該フレームメモリから読み出す処理の完了後のタイミングまでの期間であること
を特徴とする請求項２から４のいずれか１項に記載のマトリクス型表示装置。
【請求項６】
外部から入力される画像データをフレーム単位で記憶する第１の記憶ステップと、
上記外部から入力される画像データのフレーム毎の書込完了時に書込完了信号を出力する書込完了ステップと、
上記書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する読出開始ステップと、
上記読出開始信号に基づいて、第１の記憶ステップで記憶された画像データをフレーム単位で読み出す読み出しステップと、
上記読み出しステップにて読み出された画像データをフレーム単位で記憶する第２の記憶ステップと、
クロック信号を発生し、当該クロック信号に基づいて、前記第２の記憶ステップで記憶された画像データを読み出すと共に、複数の信号線を駆動するための制御信号を出力し、かつ、上記フレーム同期信号を出力する信号電極駆動ステップと、
上記フレーム同期信号に基づいて、複数の走査線を駆動するための制御信号を出力する走査電極駆動ステップと、
前記複数の信号線と、当該信号線と直交する方向に配線された上記複数の走査線との交点に画素部が設けられた表示パネルに前記信号電極駆動ステップにて読み出された画像データを表示する表示ステップと
を備える画像データ表示方法。
【請求項７】
請求項１から５のいずれか１項に記載のマトリクス型表示装置を備える携帯情報端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス状に配列された交点に画素部が設けられたマトリクス型液晶パネルやマトリクス型蛍光表示パネル等の表示パネルを用いて画像を表示させる際の表示装置に係わり、特に、動画像を表示する携帯電話装置等の携帯情報端末装置の表示部に用いられるマトリクス型表示装置に関する。
【０００２】
【従来の技術】
従来から、形態電話装置や携帯情報端末装置等の可搬型情報処理装置には、マトリクス型の液晶等を用いた表示装置が使用されている。
例えば、近年の携帯電話では、その基本的な要求事項として、所謂待ち受け画面を表示した状態で数百時間のバッテリー駆動時間を確保することが要求される。そのため、携帯電話に使用されるマトリクス型表示装置には、静止画表示時の画像データ転送を必要無くして電力消費を少なくするために、画像データの入力バッファ的な役割となるグラフィックスメモリとは別に、液晶表示パネルを駆動するための回路にフレームメモリが内蔵されることが多くなっている。つまり、静止画表示時には、液晶表示パネルを駆動するための回路にデータを転送して電力消費してしまうことがないようにしており、そのように構成された低消費電力の液晶マトリクス型表示装置が近年の携帯電話に数多く用いられている。
【０００３】
従来の携帯電話用の液晶表示パネルとしては、上記したようにフレームメモリを内蔵させ、さらに低消費電力で低コストのＳＴＮ液晶パネルが用いられることが多かった。しかし、今後はＩＭＴ−２０００規格に対応する動画配信のサービスが始まると共に、ＴＶ電話機能が付加されると予想される。その場合には、動画表示が必要になり、従来のＳＴＮ（超ねじれ復屈折型）液晶パネルでは、応答速度が不足するため、動画表示対応の携帯電話用の表示パネルに切り換えられると予想される。具体的には、応答速度が速く、画質の良いＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）液晶パネルやＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）液晶パネルなどのアクティブマトリクス型液晶パネルが主に用いられると予想される。
【０００４】
一般的に、今後の使用が予想されるアクティブマトリクス型液晶パネルは、従来から用いられたＳＴＮ液晶パネルほど低消費電力ではない。しかし、近年では携帯電話として使用可能レベルまで低消費電力化されたものが開発されている。
【０００５】
一方、応答速度の比較的遅いとされて今後の使用が微妙となるＳＴＮ液晶パネルについても、応答速度を速めて動画表示を可能にする高速応答ＳＴＮ液晶パネルが開発されている。
また、応答速度が液晶パネルより遙かに速く、画素部分自体を発光させる方式で表示する有機ＥＬ表示パネルは、自発光型の表示パネルであるため、バックライトやフロントライト等の照明が不要となって消費電力もそれほど多くならない。従って、有機ＥＬ表示パネルは、バックライト等の照明の分の薄型軽量化が可能になるため、携帯電話用の表示パネルとして適していると考えられる。
【０００６】
上記した各表示パネルの一般的な応答速度としては、携帯電話に従来から用いられているＳＴＮ液晶パネルで、３００〜５００ｍＳｅｃ程度であり、ＴＦＴ等のアクティブマトリクス型液晶パネルで３０〜５０ｍＳｅｃ程度であり、高速応答型のＳＴＮ液晶パネルで７０〜８０ｍＳｅｃ程度であり、有機ＥＬパネルは数μＳｅｃ程度のオーダーである。
【０００７】
図９は、従来のフレームメモリ内蔵のマトリクス型表示装置の構成を示すブロック図である。
図９のマトリクス型表示装置９では、７０は、入力する画像データのタイミング等を制御する入力制御部であり、８０は、入力された画像データを表示する表示パネルモジュール部である。
入力制御部７０は、入力する画像データを少なくともフレーム単位で一時的に記憶できるグラフィックスメモリ１１と、アドレスバス、データバス、および制御線等を備えるマイクロプロセッサ等から構成され、入力した画像データをグラフィックスメモリ１１に書込む際の制御を行うデータ書込み制御部１２と、グラフィックスメモリ１１に一時記憶された画像データを読み出して表示パネルモジュール部８０に転送するデータ読出制御回路１３を有している。
【０００８】
表示パネルモジュール部８０は、入力制御部７０から転送されてきた画像データを少なくともフレーム単位で記憶できるフレームメモリ２１と、複数の信号線が縦列に平行配線され、複数の走査線が横列に平行配線されることによりマトリクス状に配列された交点に画素部が設けられている表示パネル２２と、表示パネル２２に画像を表示するための基準となるクロック信号を発生し、そのクロック信号に基づいて、フレームメモリ２１から画像データを読み出し、表示パネル２２の信号線を駆動するための制御信号を発生すると共に、表示パネル２２のフレーム同期信号およびライン同期信号を発生する信号電極駆動回路２３と、フレーム同期信号およびライン同期信号に基づいて、表示パネル２２の走査線を駆動するための制御信号を発生する走査電極駆動回路２４を有している。また、表示パネル２２は、例えば、液晶表示素子がマトリクス状に配置された液晶表示パネルである。
【０００９】
外部からマトリクス型表示装置９に入力してグラフィックメモリ１１に書き込まれる画像データがＧＤ１であり、グラフィックスメモリ１１から読み出されてフレームメモリ２１に転送される画像データがＧＤ２であり、フレームメモリ２１から読み出されて信号電極駆動回路２３に入力する画像データがＧＤ３である。また、信号電極駆動回路２３から走査電極駆動回路２４に出力されるフレーム同期信号がＦＳであり、同様に信号電極駆動回路２３から走査電極駆動回路２４に出力されるライン同期信号がＬＳであり、同様に信号電極駆動回路２３からフレームメモリ２１の記憶内容を読み出すために出力される読出制御信号がＲＣである。
【００１０】
マトリクス型表示装置９の動作については、図９に加えて、図１０の画像データのタイミングチャートを参照して以下に説明する。
通信機能等により外部からマトリクス型表示装置９の入力制御部７０に入力した画像データＧＤ１は、データ書込制御回路１２により制御されて一旦グラフィックスメモリ１１に記憶される。図１０（ａ）に示したように、グラフィックスメモリ１１への画像データＧＤ１の記憶処理がタイミングｔ１で終了すると、図１０（ｂ）に示したように、ｔ１のタイミングですぐにデータ読出制御回路１３によってその画像データＧＤ１は読み出され、画像データＧＤ２としてフレームメモリ２１に転送される。
【００１１】
一方、表示パネルモジュール部８０では、信号電極駆動回路２３により、図１０（ｃ）に示したように、独自に発生されたクロック信号に基づくリフレッシュサイクルで、フレームメモリ２１に記憶された画像データＧＤ２が、画像データＧＤ３として周期的に読み出されて、信号電極駆動回路２３に入力される。信号電極駆動回路２３では、独自のクロックに基づいて、フレームメモリ２１に向けて読み出し制御信号ＲＣを生成して送出し、マトリクス型表示パネル２２の各信号電極に対する制御信号を生成して送出すると共に、フレーム同期信号ＦＳおよびライン同期信号ＬＳを生成して走査電極駆動回路２４に送出する。走査電極駆動回路２４では、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、マトリクス型表示パネル２２の走査電極に対する制御信号を生成して送出する。
【００１２】
図１１（ａ）〜（ｃ）は、マトリクス型表示装置９のマトリクス型表示パネル２２上で、左端から右端に向かって移動する太い縦線を示した図である。
なお、図１０（ｃ）に示した表示パネル２２のフレーム周波数は、一般的には毎秒６０フレーム程度であり、グラフィックスメモリ１１からフレームメモリ２１へのデータ転送の頻度の数倍である。また、画像データＧＤ２のデータ転送は、マトリクス型表示パネル２２へフレームメモリ２１から読み出す画像データＧＤ３とは非同期に行われる。図１０（ｃ）に示したように、フレームメモリ２１から読み出された１フレーム毎の画像データＧＤ３を、早い方から順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋２）フレーム目とすると、まず、（ｎ）フレーム目の縦線１００ａの画像は、図１１（ａ）のように縦に連続して表示される。
【００１３】
次に、画像データＧＤ２とＧＤ３は同期していないので、図１０（ｃ）の（ｎ＋１）フレーム目のタイミングｔ２では、読み出される画像データ信号ＧＤ３に、書込む画像データ信号ＧＤ２が追いつき、その後で追い越してしまう。すると、図１１（ｂ）に示したように、（ｎ＋１）フレーム目の縦線１００ｂの画像は、垂直走査方向のタイミングｔ２から下が、新たに書込みまれた縦線１０１ａとなり、縦線が連続しないで段差ができてしまう。この縦線の段差は、図１１（ｃ）に示した（ｎ＋２）フレーム目では、新たに書込みまれた縦線１０１ｂのみとなり、段差は無くなる。
【００１４】
このように、図９に示した従来のマトリクス型表示装置９では、マトリクス型表示パネル２２のフレーム周期と非同期に画像データＧＤ２がグラフィックスメモリ１１からフレームメモリ２１に転送されるため、表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わる事態が発生する。
【００１５】
このような事態は、マトリクス型表示パネル２２として応答速度の遅い従来からのＳＴＮ液晶パネルを使用している場合にも発生する。しかし、従来のＳＴＮ液晶パネルの場合には、液晶の応答速度が表示パネルにおける１フレームの画像データ転送速度と比較して十分大きいため、動きのある動画像を表示させようとして１フレーム毎の映像データを転送しても液晶側の応答が間に合わず十分な表示ができなくなるという問題があり、そのため、液晶表示パネルの１フレームを表示する途中で次の画像が転送されることにより画像に縦の段差が発生しても、その前に表示できなくなっていることが多かったため、比較的目に付きにくく放置されていた。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記したように動画像を表示させるために、例えば、アクティブマトリクス型液晶パネル、高速応答ＳＴＮパネル、あるいは、有機ＥＬパネル等の応答速度の比較的速い表示パネルを携帯電話装置へ使用した場合には、図１１（ｂ）に示した横方向に動きのある画像データの映像について、応答性の点では問題無くなることから、１フレームの途中で次の画像に切り替わり、画像に縦の段差が発生するという問題が顕在化してしまう。その結果、表示される動画像の品位が著しく損われてしまう。従って、応答速度が比較的速い表示パネルを携帯電話等に使用する場合には、画像に縦の段差が発生するという問題が放置できない問題となる。
【００１７】
本発明は、以上のような問題点を解決するためになされたものであって、動画像の品位を損なわず、なめらかな動画像を表示できる携帯情報端末装置用のマトリクス型表示装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この発明に係るマトリクス型表示装置は、
外部から入力される画像データをフレーム単位で記憶可能なグラフィックスメモリと、
外部から入力される画像データのフレーム毎の当該グラフィックスメモリへの書込完了時に書込完了信号を出力するメモリデータ書込制御回路と、
書込完了信号とフレーム同期信号とに基づいて、読出開始信号を出力する同期化回路と、
読出開始信号に基づいて、グラフィックスメモリに記憶された画像データをフレーム単位で読み出すデータ読出制御回路と、
グラフィックスメモリから読み出された画像データをフレーム単位で記憶するフレームメモリと、
自回路内で発生するクロック信号に基づいて、前記フレームメモリに記憶された画像データを読み出すと共に、複数の信号線を駆動するための制御信号を出力し、かつ、フレーム同期信号を出力する信号電極駆動回路と、
フレーム同期信号に基づいて、複数の走査線を駆動するための制御信号を出力する走査電極駆動回路と、
複数の信号線と、信号線と直交する方向に配線された複数の走査線との交点に画素部が設けられた表示パネルと
を備えることとしたものである。
【００２８】
【発明の実施の形態】
以下、本発明にかかわるマトリクス型表示装置を、その実施の一形態を示す図面に基づき具体的に説明する。なお、以下の各図において、図９〜図１１を用いて上記に説明した従来のマトリクス型表示装置９と同一の機能を有するものには、同一符号を付して示して重複する説明を省略する。
【００２９】
実施の形態１．
図１は本発明の実施の形態１であるマトリクス型表示装置を示す図である。
図１のマトリクス型表示装置１と図９のマトリクス型表示装置９との主な相違点は、表示パネルモジュール部２０内の信号電極駆動回路２３から出力されるフレーム同期信号ＦＳに同期させて、読み出し開始信号をデータ読出制御回路１３に対して出力する同期化回路１４を、入力制御部１０内に備える点である。また、上記した同期化回路１４の追加に伴い、データ書込み制御部１２は、同期化回路１４に書込完了信号ＷＥを出力できるようになっており、信号電極駆動回路２３は、フレーム同期信号を走査電極駆動回路２４に出力すると共に同期化回路１４にも出力できるようになっている。他の構成に付いては、図１１に示した従来のマトリクス型表示装置９と同一であるので説明を省略する。
【００３０】
図２は、図１の表示パネルモジュール部２０内の信号電極駆動回路２３の内部構成を示すブロック図である。
信号電極駆動回路２３内において、４１は、マトリクス表示パネル２２に画像を表示させるための基準となるクロック信号（基準信号）ＳＳを発生する発振回路である。４２は、基準信号ＳＳに基づいて、フレームメモリ２１に読み出し制御信号ＲＣを出力し、操作電極駆動回路２４にフレーム同期信号ＦＳおよびライン同期信号ＬＳを出力し、後述するデコーダ回路４３に画像データをデコードするための同期信号を出力する表示制御回路である。なお、フレーム同期信号ＦＳについては、表示制御回路４２から同期化回路１４へも出力される。４３は、表示制御回路４２からの同期信号および画像データのコーディングルールに基づいてコード化された画像データＧＤ３を画像表示可能な画像データに変換（デコード）するデコーダ回路である。４４は、デコードされた画像データＧＤ３に基づいて、マトリクス型表示パネル２２の各信号電極に電圧を印加して駆動する表示パネル駆動回路である。
【００３１】
図３は、図１のフレームメモリ２１のアドレス構成を示す図である。
図３に示すように、マトリクス型表示装置１における水平ドット数Ｎ／垂直ライン数Ｍのフレームメモリ２１においては、データ読出制御回路１３が、グラフィックスメモリ１１から読み出された１画面分の画像データを、フレームメモリ２１のアドレス０からアドレスＮ×Ｍ−１まで順次書きこむ。さらに詳しくは、データ読出制御回路１３が、最初の１ライン目の画像データをアドレス０からアドレスＮ−１まで書込みみ、次に、２ライン目の画像データをアドレスＮからアドレスＮ×２−１まで書き込む。同様にして各ラインの画像データを書込みみ、最終ラインであるＭライン目の画像データをアドレスＮ×（Ｍ−１）からアドレスＮ×Ｍ−１まで書き込んで１画面の書込みを終了する。
【００３２】
なお、フレームメモリ２１に一旦書き込まれてから読み出されるデータとしては、画像データに限らず、例えば、文字等を構成するデータでも良い。また、フレームメモリ２１のデータ転送速度としては、ＩＭＴ−２０００規格対応の動画対応の携帯電話においては、データ通信速度等の制約により当面は毎秒１５画面程度までの転送速度が想定されている。しかし、この転送速度に付いては、将来的には毎秒３０画面程度まで上がっていくことが予想される。
【００３３】
次に、マトリクス型表示装置１の動作について、図１〜３に加えて、図４のタイミングチャートを参照して以下に説明する。
通信機能等により外部からマトリクス型表示装置１の入力制御部１０に入力した画像データＧＤ１は、データ書込制御回路１２により制御されて一旦グラフィックスメモリ１１に記憶される。図４（ａ）に示したように、グラフィックスメモリ１１への画像データＧＤ１の記憶処理がタイミングｔ１で終了すると、図４（ｂ）に示したように、ｔ１のタイミングで、データ書込制御回路１２から書込完了信号ＷＥが同期化回路１４に送出される。この書込完了信号ＷＥが入力することにより、同期化回路１４はリセットされて、以下の動作を実施する。
【００３４】
同期化回路１４では、図４（ｄ）に示したフレーム同期信号ＦＳであって、書込完了信号ＷＥを受信した後の最初のものが入力されるのを待ち、その入力するタイミングｔ３に同期させて読み出し開始信号ＲＫをデータ読出制御回路１３に送出する。すると、データ読出制御回路１３によってグラフィックメモリ１１に一時記憶された画像データＧＤ１は、タイミングｔ３で読み出され、画像データＧＤ２としてフレームメモリ２１に転送される。
【００３５】
一方、表示パネルモジュール部２０では、信号電極駆動回路２３により、図４（ｅ）に示したように、発振回路４１によって発生された基準信号４１（クロック信号）に基づくリフレッシュサイクルで、フレームメモリ２１に記憶された画像データＧＤ２が、画像データＧＤ３として周期的に読み出されて、信号電極駆動回路２３に入力される。フレームメモリ２１から読み出された１フレーム毎の画像データＧＤ３を、早い方から順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋２）フレーム目、以後同様に数値ｎを漸増させた順番とする。なお、ｎは正の整数である。
【００３６】
信号電極駆動回路２３内の表示制御回路４２では、基準信号４１に基づいて、フレームメモリ２１に向けて読み出し制御信号ＲＣを生成して送出し、デコーダ回路４３にデコード用の同期信号を送出すると共に、フレーム同期信号ＦＳおよびライン同期信号ＬＳを生成して走査電極駆動回路２４に送出する。デコーダ回路４３は、表示制御回路４２からの同期信号と画像データのコーディングルールに基づいて、入力した画像データＧＤ３をマトリクス型表示パネル２２で画像表示可能な画像データにデコードする。表示パネル駆動回路４４は、デコードされた画像データからマトリクス型表示パネル２２の各信号電極に対する制御信号を生成して送出する。走査電極駆動回路２４では、フレーム同期信号ＦＳおよびライン同期信号ＬＳに基づいて、マトリクス型表示パネル２２の走査電極に対する制御信号を生成して送出する。
【００３７】
図４（ｃ）および図４（ｅ）を参照してわかるように、フレームメモリ２１に記憶された（ｎ＋２）番目の画像データを読出すためのフレーム同期信号ＦＳの送出タイミングｔ３に同期させて、データ読出制御回路１３によりグラフィックスメモリ１１からフレームメモリ２１への次の画像データＧＤ２の転送が行われる。また、画像データＧＤ３は、フレーム同期信号ＦＳから遅延時間ＤＴ１だけ遅れて出力される。従って、フレームメモリ２１に記憶された（ｎ＋２）番目の画像データをＧＤ３として読出す時には、新規に転送されて記憶された画像データＧＤ２をＧＤ３として読み出すことになり、画像データ読み出し中に新規に転送された画像データに切り替わることが無くなる。
【００３８】
図５（ａ）〜（ｃ）は、マトリクス型表示装置１のマトリクス型表示パネル２２上で、左端から右端に向かって移動する太い縦線を示した図である。
図４（ｅ）に示したように、フレームメモリ２１から読み出された１フレーム毎の画像データＧＤ３を、早い方から順に（ｎ）フレーム目、（ｎ＋１）フレーム目、（ｎ＋２）フレーム目とすると、まず、（ｎ）フレーム目の縦線１００ａの画像は、図５（ａ）のように縦に連続して表示される。
【００３９】
次に、画像データＧＤ２はフレーム同期信号ＦＳと同期し、画像データＧＤ３の（ｎ＋２）番目の画像データはフレーム同期信号ＦＳにＤＴ１だけ遅延したタイミングｔ４に同期して読み出される。また、フレーム同期信号ＦＳのタイミングｔ３は、画像データＧＤ３の出力が開始されるタイミングｔ４よりＤＴ１だけ先行するだけであるので、図４（ｅ）の（ｎ＋１）フレーム目では、転送中の画像データＧＤ２に切り替わることはない。従って、図５（ｂ）に示したように、（ｎ＋１）フレーム目の縦線１００ｂの画像は、図５（ａ）に示した（ｎ）フレーム目の縦線１００ａの画像と同様になり、縦線が連続して段差ができなくなる。次の、図５（ｃ）に示した（ｎ＋２）フレーム目は、新たに書込みまれた縦線１０１ｂのみが表示され、従来と同様に段差は発生しない。
【００４０】
このように、本実施の形態１のマトリクス型表示装置１では、マトリクス型表示パネル２２のフレーム周期と同期されて画像データＧＤ２がグラフィックスメモリ１１からフレームメモリ２１に転送されるため、フレームメモリ２１への画像データＧＤ２の転送処理と、フレームメモリ２１から信号電極駆動回路２３への画像データＧＤ３の読み出し処理が同一アドレスに一致しないようになり、マトリクス型表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わらなくなるようにデータ転送を制御することから、動画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生しなくなり、なめらかな映像を表示することができる。
【００４１】
実施の形態２．
実施の形態１では、グラフィックスメモリ１１からフレームメモリ２１への画像データＧＤ２の転送開始タイミングを、フレーム同期信号ＦＳに同期させることにより、フレームメモリ２１から読み出される画像データＧＤ３の途中で画像が新規書込みされた画像に切り替わらないようにしたが、信号電極駆動回路２３により、フレーム同期信号ＦＳに基づいてフレームメモリ２１から画像データＧＤ３を読み出す際には遅延時間ＤＴ１が発生する。例えば、その遅延時間ＤＴ１が長くなると、図４（ｅ）の（ｎ＋１）フレーム目の画像データＧＤ３の読み出し終了タイミングと、画像データＧＤ２の転送終了タイミングが近づき、画像データＧＤ２の転送終了タイミングが画像データＧＤ３の読み出し終了タイミングを追い越してしまう場合には、再び、マトリクス型表示パネル２２に表示される画像の１フレームの途中で、次の１フレームの画像に切り替わる可能性が出てくる。
そこで、以下に説明する実施の形態２では、マトリクス型表示装置のフレーム同期信号ＦＳから画像データＧＤ３の読み出しまでの遅延時間ＤＴ１が長くなりすぎないようにした。
【００４２】
図６は本発明の実施の形態２のマトリクス型表示装置の構成を示すブロック図である。
図６のマトリクス型表示装置２と図１のマトリクス型表示装置１との主な相違点は、信号電極駆動回路２３から送出されたフレーム同期信号ＦＳを、任意の１フレームの画像データＧＤ３の読み出し終了タイミングｔ５に同期するように所定時間だけ遅延させて読み出し同期信号ＲＳとして出力する遅延回路３０を備える点である。他の構成に付いては、図１に示した実施の形態１のマトリクス型表示装置１と同一であるので説明を省略する。
【００４３】
次に、マトリクス型表示装置２の動作について、図６に加えて、図７のタイミングチャートを参照して以下に説明する。
図７（ａ）、（ｂ）、（ｄ）および（ｆ）は、夫々図４（ａ）、（ｂ）、（ｄ）および（ｅ）に対応する同信号であるので説明を省略する。図７（ｅ）は、遅延回路３０によりフレーム同期信号ＦＳを、（ｎ＋１）フレームの画像データＧＤ３の読み出し終了タイミングｔ５に同期するように所定時間ＤＴ２だけ遅延させた読み出し同期信号ＲＳを示すものである。図７（ｃ）は、読み出し同期信号ＲＳに同期させて転送される画像データＧＤ２を示すものである。
【００４４】
フレーム同期信号ＦＳから（ｎ＋２）フレームの画像データＧＤ３の読み出し開始タイミングｔ４までの遅延時間ＤＴ１が長くなりすぎることをなくすために、フレーム同期信号ＦＳを直接に同期化回路１４に入力させずに、遅延回路３０で遅延させた読み出し同期信号ＲＳを同期化回路１４に入力させるようにしたので、遅延時間ＤＴ１が遅延回路３０の遅延時間ＤＴ２分だけ短縮された遅延時間ＤＴ３となる。また、読み出し同期信号ＲＳは、（ｎ＋１）フレームの画像データＧＤ３の読み出し終了タイミングｔ５に同期して発生されるので、マトリクス型表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わる事態を無くすことができる。
【００４５】
このように本実施の形態２では、フレーム同期信号ＦＳを遅延させた読み出し同期信号ＲＳを出力する遅延回路３０を同期化回路１４のフレーム同期信号入力部の前段に追加することにより、例えば、３０〜５０ｍＳｅｃ程度の応答速度であるＴＦＴ等のアクティブマトリクス型液晶パネル、７０〜８０ｍＳｅｃ程度の応答速度である高速応答型のＳＴＮ液晶パネル、数μＳｅｃ程度の応答速度である有機ＥＬパネルの夫々に対するように異なる応答速度を有するマトリクス型表示パネルの夫々に対して、遅延時間が長くなりすぎない最適な遅延量を遅延回路３０で設定して読み出し同期信号ＲＳとして出力できるようにしたので、マトリクス型表示パネルの種類を問わず、信号電極駆動回路２３からのフレーム同期信号ＦＳが画像データＧＤ２の転送タイミングとして適切でない場合にも、なめらかな動画像を表示させることができる。
【００４６】
実施の形態３．
実施の形態２では、フレーム同期信号ＦＳが入力され、その信号ＦＳを画像データＧＤ３の読み出し終了タイミングｔ５に同期するように最適に遅延させた読み出し同期信号ＲＳとして出力する遅延回路３０を、同期化回路１４のフレーム同期信号入力部の前段に追加することにより、マトリクス型表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わる事態を無くしていたが、遅延回路３０で用いられるクロック信号は、信号電極駆動回路２３内部のクロック信号（基準信号ＳＳ）と同一であるとは限らなかった。
基準信号ＳＳと遅延回路３０で用いられるクロック信号とが異なる場合には、夫々の発振回路のばらつきにより、読み出し同期信号ＲＳを最適な遅延量に設定できない場合があった。
そこで、以下に説明する実施の形態３では、読み出し同期信号ＲＳが信号電極駆動回路２３内部のクロック信号（基準信号ＳＳ）と同期するようにして、発振回路のばらつきの影響を受けないようにした。
【００４７】
図８は、本発明の実施の形態３のマトリクス型表示装置の構成を示すブロック図である。
図８のマトリクス型表示装置３と図２のマトリクス型表示装置２との主な相違点は、遅延回路３１に信号電極駆動回路２３から送出されたフレーム同期信号ＦＳに加えてライン同期信号ＬＳが入力される点である。本実施の形態２では、ライン同期信号ＬＳを遅延回路３１のクロック信号として利用するようにした。他の構成に付いては、図６に示した実施の形態２のマトリクス型表示装置２と同一であるので説明を省略する。
【００４８】
次に、マトリクス型表示装置３の動作について、図８に加えて、実施の形態２の図７のタイミングチャートを参照して以下に説明する。
基準信号ＳＳと遅延回路３０で用いられるクロック信号とが異なる場合には、例えば、図７（ｅ）の読み出し同期信号ＲＳが、図７（ｆ）の（ｎ＋１）フレームの画像データＧＤ３の読み出し終了タイミングｔ５と一致しなくなる。すると、読み出し同期信号ＲＳに同期させて転送される画像データＧＤ２も画像データＧＤ３の読み出し終了タイミングｔ５と一致しなくなるので、再び、マトリクス型表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わる事態が発生する可能性が出てくる。
【００４９】
ところで、信号電極駆動回路２３から送出されたフレーム同期信号ＦＳとライン同期信号ＬＳは、図２に示したように同じ発振回路４１からの基準信号ＳＳに基づいて生成されるので、発振回路毎にばらつきが発生しても、フレーム同期信号ＦＳとライン同期信号ＬＳ間の同期がばらつくことはない。
【００５０】
そのため、本実施の形態３では、図８に示したようにライン同期信号ＬＳを遅延回路３１のクロック信号として入力するように構成している。こうすることにより、予め設定されたライン同期信号ＬＳのパルス数だけフレーム同期信号ＦＳを遅延させた信号を、読み出し同期信号ＲＳとして遅延回路３１から出力できるようになる。この場合には、読み出し同期信号ＲＳがフレーム同期信号ＦＳから遅延する量はばらつかないので、（ｎ＋１）フレームの画像データＧＤ３の読み出し終了タイミングｔ５と、読み出し同期信号ＲＳに同期させて転送される画像データＧＤ２とを確実に同期させることができる。従って、マトリクス型表示パネル２２に表示される画像の１フレームの途中で次の１フレームの画像に切り替わる事態を無くすことができる。
【００５１】
このように本実施の形態３では、遅延回路３１にフレーム同期信号ＦＳに加えてライン同期信号ＬＳを入力させ、ライン同期信号ＬＳをクロックとしてフレーム同期信号ＦＳを遅延させることにより読み出し同期信号ＲＳを出力するようにし、発振回路等のばらつきにより読み出し同期信号ＲＳの発生タイミングがばらつかず、最適な遅延量を有する読み出し同期信号ＲＳを出力することができるようにして、フレーム同期信号ＦＳから一定の位相量だけ遅延させた最適な遅延量の読み出し同期信号ＲＳを設定できるようにしたので、例えば、上記したアクティブマトリクス型液晶パネル、高速応答型のＳＴＮ液晶パネル、有機ＥＬパネル等のマトリクス型表示パネルの種類を問わず、発振回路の周波数ドリフト等が発生しやすい状況であっても発振回路のばらつきに影響されず、安定したなめらかな動画像を表示させることができる。
【００５２】
また、上記の各実施形態のマトリクス型表示パネルが液晶パネルである場合には、透過型、反射型、あるいは、反射半透過型に分類することができる。透過型の液晶パネルは、画像表示内容を視認するためにバックライト等の内部照明が必要であり、バックライトには電力が必要となるので、低消費電力が要望される携帯電話等の携帯情報端末装置では使用することが難しい。それに対して反射型は、背面側の全面に反射板を設けることにより外部からの光の反射光により画像表示内容を視認できることから、バックライトの電力が不要であるので、低消費電力が要望される携帯電話等の携帯情報端末装置に向いている。また、反射半透過型は、背面側に網点状等の半透過型の反射板を設けることにより外部からの光の反射光と内部照明の双方により画像表示内容を視認できることから、反射型と同様にバックライトの電力が不要であり、さらに、外部が暗い場合のみ内部照明を用いて視認することができるので、低消費電力が要望される携帯電話等の携帯情報端末装置に向いていることに加え、暗い場所での視認性も向上するので使い勝手をよくすることができる。
【００５３】
また、マトリクス型表示パネルとしてアクティブマトリクス型の液晶表示パネルを用いた場合、従来の応答速度が遅いＳＴＮ型の液晶表示パネルに比べて、応答速度と周囲に対する表示部のコントラストが向上するので、動きの激しい動画像あるいは高速に移動する動画像を表示する場合であっても、安定したなめらかな動画像を表示させることができることに加えて、視認性を向上させることができる。
【００５４】
また、マトリクス型表示パネルとして高速応答型ＳＴＮ液晶表示パネルを用いた場合、従来の応答速度が遅いＳＴＮ型の液晶表示パネルに比べて、応答速度が向上するので、低消費電力と低コストを維持したままで、動きの激しい動画像あるいは高速に移動する動画像を表示する場合であっても、安定したなめらかな動画像を表示させることができる。
【００５５】
また、マトリクス型表示パネルとして有機蛍光表示パネルを用いた場合、アクティブマトリクス型の液晶表示パネルと同様に、従来の応答速度が遅いＳＴＮ型の液晶表示パネルに比べて、応答速度が向上する。また、有機蛍光表示パネルの場合には、表示部自体が発光することにより周囲に対する表示部のコントラストが向上するので、安定したなめらかな動画像を表示させることができることに加えて、視認性を液晶よりもさらに向上させることができので画質をさらに向上させ、バックライトが不要であるので薄型化することができる。
【００５６】
また、マトリクス型表示パネルとしてアクティブマトリクス型の有機蛍光表示パネルを用いた場合、動きの激しい動画像あるいは高速に移動する動画像を表示する場合であっても、安定したなめらかな動画像を表示させることができ、視認性を液晶よりもさらに向上させることができるので画質をさらに向上させ、薄型化することができる。
【００５７】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
すなわち、マトリクス型表示パネルのフレーム周期と同期されて画像データがグラフィックスメモリからフレームメモリに転送されるため、フレームメモリへの画像データの転送処理と、フレームメモリから信号電極駆動回路への画像データの読み出し処理が同一アドレスに一致しないようになり、マトリクス型表示パネルに表示される画像の１フレームの途中で次の１フレームの画像に切り替わらなくなるようにデータ転送を制御するので、動画像を表示させたときに、１画面の上部と下部の画像内容が時間的にずれる事態が発生しなくなり、なめらかな映像を表示することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のマトリクス型表示装置の構成を示すブロック図である。
【図２】図１の信号電極駆動回路の内部構成を示すブロック図である。
【図３】図１のフレームメモリのアドレス構成を示す図である。
【図４】（ａ）〜（ｅ）は図１のマトリクス型表示装置のタイミングチャートである。
【図５】（ａ）〜（ｃ）はマトリクス型表示パネル上で左端から右端に向かって移動する太い縦線を示した図である。
【図６】本発明の実施の形態２のマトリクス型表示装置の構成を示すブロック図である。
【図７】（ａ）〜（ｆ）は図６のマトリクス型表示装置のタイミングチャートである。
【図８】本発明の実施の形態３のマトリクス型表示装置の構成を示すブロック図である。
【図９】従来のフレームメモリ内蔵のマトリクス型表示装置の構成を示すブロック図である。
【図１０】（ａ）〜（ｃ）は従来のマトリクス型表示装置のタイミングチャートである。
【図１１】（ａ）〜（ｃ）は従来のマトリクス型表示パネル上で左端から右端に向かって移動する太い縦線を示した図である。
【符号の説明】
１  マトリクス型表示装置、  １０  入力制御部、  １１  グラフィックスメモリ、  １２  データ書込制御回路、  １３  データ読出制御回路、  １４  同期化回路、  ２０  表示パネルモジュール、  ２１  フレームメモリ、  ２２  マトリクス型表示パネル、  ２３  信号電極駆動回路、  ２４  走査電極駆動回路、  ＧＤ１、ＧＤ２、ＧＤ３  画像データ、  ＦＳ  フレーム同期信号、  ＬＳ  ライン同期信号、  ＲＣ  読み出し制御信号、  ＲＫ  読み出し開始信号、
ＷＥ  書込完了信号。
【図１】
0003611511.tif 000002
【図２】
0003611511.tif 000003
【図３】
0003611511.tif 000004
【図４】
0003611511.tif 000005
【図５】
0003611511.tif 000006
【図６】
0003611511.tif 000007
【図７】
0003611511.tif 000008
【図８】
0003611511.tif 000009
【図９】
0003611511.tif 000010
【図１０】
0003611511.tif 000011
【図１１】
0003611511.tif 000012