(57)【特許請求の範囲】
【請求項１】
画像系列に対応する符号化されたディジタル信号をトランスコーディングする方法であって、各現画像と関連する入力ディジタル信号の復号化ステップに続いて符号化ステップを行うものにおいて、
前記復号化ステップと符号化ステップとの間に、予測ステップを具え、該予測ステップが、
（ａ）前記符号化ステップ中の符号化エラーを決定する第１減算サブステップと、
（ｂ）前記符号化エラーを蓄積する蓄積サブステップと、
（ｃ）前記現画像と前画像との間の動き補償を行うサブステップと、
（ｄ）前記復号化ステップ後に得られた復号された信号と前記動き補償サブステップ後に得られた動き補償された信号とを減算する第２減算サブステップとを直列に具え、
前記第２減算サブステップの出力を前記符号化ステップの入力とすることを特徴とするトランスコーディング方法。
【請求項２】
前記復号化ステップが可変長復号化サブステップ、第１逆量子化サブステップ及び第１逆周波数変換サブステップを直列に具え、且つ前記符号化ステップが周波数変換サブステップ及び量子化サブステップを直列に具え、該量子化サブステップの後段に並列に、一方では可変長符号化サブステップを、他方では第２逆量子化サブステップ及び第２逆周波数変換サブステップを直列に具える請求項１記載の方法において、前記第１減算サブステップが前記周波数変換サブステップ前の信号と前記第２逆周波数変換サブステップ後の信号とを減算することを特徴とするトランスコーディング方法。
【請求項３】
画像系列に対応する符号化されたディジタル信号をトランスコーディングする方法であって、各現画像と関連する入力ディジタル信号の復号化ステップに続いて符号化ステップを行うものにおいて、
前記復号化ステップと符号化ステップとの間に、予測ステップを具え、該予測ステップが、
（ａ）前記符号化ステップ中の符号化エラーを決定する第１減算サブステップと、
（ｂ）周波数信号を空間信号に変換する第１変換サブステップと、
（ｃ）前記第１変換サブステップ後に得られた信号を蓄積する蓄積サブステップと、
（ｄ）前記現画像と前画像との間の動き補償を行うサブステップと、
（ｅ）空間信号を周波数信号に変換する第２変換サブステップと、
（ｆ）前記復号化ステップ後に得られた復号された信号と前記第２変換サブステップ後に得られた信号とを減算する第２減算サブステップとを直列に具え、
前記第２減算サブステップの出力を前記符号化ステップの入力とすることを特徴とするトランスコーディング方法。
【請求項４】
前記復号化ステップが可変長復号化サブステップ及び第１逆量子化サブステップを直列に具え、且つ前記符号化ステップが、第１量子化サブステップに続いて並列に、一方では第１可変長符号化サブステップを、他方では第２逆量子化サブステップを具える請求項３記載の方法において、前記第１減算サブステップが前記第１量子化サブステップ前の信号と前記第２逆量子化サブステップ後の信号とを減算することを特徴とするトランスコーディング方法。
【請求項５】
前記第１減算サブステップと周波数信号を空間信号に変換する前記第１変換サブステップとの間に、少なくとも一つの追加の符号化ステップを具え、この追加の符号化ステップが、第２量子化サブステップに続いて並列に、一方では第２可変長符号化サブステップを、他方では第３逆量子化サブステップ及びその後段にあって前記第２量子化サブステップ前の信号とこの第３逆量子化サブステップ後の信号とを減算する第３減算サブステップを具えることを特徴とする請求項４記載の方法。
【請求項６】
画像系列に対応する符号化されたディジタル信号をトランスコーディングする装置であって、
（Ａ）各現画像と関連する入力信号を復号する復号化サブアセンブリと、
（Ｂ）符号化出力端子及び予測出力端子を有する符号化サブアセンブリとを具えたものにおいて、
（Ｃ）前記復号化サブアセンブリの出力端子と前記符号化サブアセンブリの入力端子との間に予測サブアセンブリを具え、該予測サブアセンブリが、
（ａ）その正及び負入力端子が前記符号化サブアセンブリの予測出力端子及び入力端子にそれぞれ接続された第１減算器、及びその正入力端子及び出力端子が前記復号化サブアセンブリの出力端子及び前記符号化サブアセンブリの入力端子にそれぞれ接続された第２減算器と、
（ｂ）前記第１減算器の出力端子と前記第２減算器の負入力端子との間に直列に接続された画像メモリ及び前画像に対する現画像の動きを表す動きベクトルに基づく動き補償回路と、
を具えたことを特徴とするトランスコーディング装置。
【請求項７】
画像系列に対応する符号化されたディジタル信号をトランスコーディングする装置であって、
（Ａ）各現画像と関連する入力信号を復号する復号化サブアセンブリと、
（Ｂ）符号化出力端子及び予測出力端子を有する符号化サブアセンブリとを具えたものにおいて、
（Ｃ）前記復号化サブアセンブリの出力端子と前記符号化サブアセンブリの入力端子との間に予測サブアセンブリを具え、該予測サブアセンブリが、
（ａ）その正及び負入力端子が前記符号化サブアセンブリの予測出力端子及び入力端子にそれぞれ接続された第３減算器、及びその正入力端子及び出力端子が前記復号化サブアセンブリの出力端子及び前記符号化サブアセンブリの入力端子にそれぞれ接続された第４減算器と、
（ｂ）前記第３減算器の出力端子と前記第４減算器の負入力端子との間に直列に接続された逆周波数変換回路、画像メモリ、前画像に対する現画像の動きを表す動きベクトル基づく動き補償回路及び周波数変換回路と、
を具えたことを特徴とするトランスコーディング装置。
【請求項８】
前記予測サブアセンブリは、更に、前記第３減算器の出力端子と前記逆周波数変換回路の入力端子との間に、第２符号化出力端子及び第２予測出力端子を有する少なくとも一つの追加の符号化サブアセンブリを具え、この追加の符号化サブアセンブリの後段に第５減算器を具え、その正及び負入力端子が前記第２予測出力端子及び前記第３減算器の出力端子にそれぞれ接続され、且つその出力端子が前記逆周波数変換回路の入力端子に接続されていることを特徴とする請求項７記載の装置。
【請求項９】
前記予測サブアセンブリは画質レベルと同数の複数個の同様の符号化サブアセンブリを具えていることを特徴とする請求項８記載の装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は画像系列に対応する符号化されたディジタル信号をトランスコーディングする方法及びこの方法の変形に関するものである。本発明はまたこの方法又はその変形を実施するトランスコーディング装置にも関するものである。
【０００２】
【従来の技術】
トランスコーディングとは、ここでは、所定のビットレートを有するデータストリームを異なるビットレートを有する別のデータストリームに変換する処理を意味する。本発明はデータストリームをＭＰＥＧ標準に従ってトランスコーディングするのに特に好適である（ここでＭＰＥＧは１９９０年に設立された国際標準化機構ＩＳＯの一専門委員会である”Moving Picture Eeperts Group" の略称であり、このＭＰＥＧ標準は動画の伝送及び蓄積用にこの委員会が採用したものであり、ＩＳＯにより多くの刊行物に公表されている）。このＭＰＥＧ標準は、例えば”Communications of the ACM", April 91, vol.34, no.4, pp.46-45, に発表されたD. LeGall の論文" MPEG: A Video Compression Standard for Multimedia"  に記載されている。
【０００３】
トランスコーディングの問題は、一つの信号輸送手段が他の信号輸送手段とインタフェースする場合に起こりうる。例えば、（衛星により送信されるような）９Ｍビット／秒のＭＰＥＧ圧縮ビデオ信号を限られたケーブル容量のケーブルヘッドエンドで中継する必要がある場合には、ケーブルヘッドエンドはこの入信号を低ビットレート、例えば５Ｍビット／秒で中継しなければならない。従って、特定のトランスコーディング問題はビットレート変換にあり、基本的にはトランスコーダは直列に接続されたデコーダ及びエンコーダからなる。
【０００４】
米国特許第５２９４９７４号はＭＰＥＧ標準とコンパチブルな慣例の構成のエンコーダを開示しており、このような構成のエンコーダの一例を本願の図２に示す。図１はＭＰＥＧ型の慣例のデコーダの一例を示す。
【０００５】
図１の示すデコーダは復号化チャネル１２を具え、この復号化チャネルは可変長復号化回路（ＶＬＤ）１、逆量子化回路（ＩＱ）２及び逆周波数変換回路（例えば逆ディスクリートコサイン変換回路（ＩＤＣＴ）３ような逆直交変換回路）を直列に具える。このデコーダは、更に、動き補償段４を直列に具え、この段はデコーダからの出力信号を受信する画像メモリ（ＭＥＭ）４１と、このメモリ４１の出力信号とデコーダが符号化信号と同時に受信する動きベクトルＶ（伝送され及び／又は蓄積される）とに基づく動き補償回路（ＣＯＭＰ）４２と、逆ディスクリートコサイン変換回路３の出力信号と回路４２の出力信号を加算する加算器４３とを直列に具え、この加算器の出力端子がデコーダの出力端子とメモリ４１の入力端子の両方を構成する。
【０００６】
図２に示すエンコーダは、符号化及び復号化チャネル１３と予測チャネル１０を具える。符号化及び復号化チャネルは、周波数変換回路（同様に、例えばディスクリートコサイン変換回路（ＤＣＴ）５のような直交変換回路）、量子化回路（Ｑ）６及び可変長符号化回路（ＬＶＣ）７を直列に具え、回路６の出力側に、更に、逆量子化回路（ＩＱ）８及び逆周波数変換回路（例えば逆ディスクリートコサイン変換回路（ＩＤＣＴ）９のような逆直交変換回路）を具える。以下の記載において、回路７の出力端子は符号化出力端子といい、トランスコーダの出力端子を構成し、回路９の出力端子は予測出力端子といい、予測チャネルの入力端子を構成する。予測チャネルは、ブロックを再構成する加算器１０１（本例では動画像の系列に対応する原ビデオ信号が各ｍ×ｎ画素の同一サイズのブロックに分割されている）と、画像メモリ（ＭＥＭ）１０２と、予め推定された動きベクトルに基づく動き補償回路（ＣＯＭＰ）１０３と、正入力端子にエンコーダの入力信号を受信し、負入力端子に回路１０３の出力信号を受信してこれらの信号の差のみを符号化する減算器１１とを具えるサブアセンブリからなる。加算器１０１は回路１０３からのこの出力信号と符号化及び復号化チャネルからの予測出力信号とを受信する。
【０００７】
これらのデコーダ及びエンコーダを組み合わせてなるトランスコーダアセンブリを図３に示す。図３はデコーダの回路１、２、３（ＶＬＤ，ＩＱ，ＩＤＣＴ）をこれに等価な素子、即ちチャネル１２（ＤＥＣＯＤで示す）と置き換えて簡略化してある。図３は、更に、エンコーダ内の回路５、６、７をこれに実質的に等価な素子、即ちチャネル１３（ＣＯＤＥＣで示す）と置き換えて更に簡略化してある。上述したように、回路７及び９の出力端子を符号化出力端子及び予測出力端子という。上述したトランスコーディング方法及び装置のコストは特に画像メモリのような幾つかの素子に依存する。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、もっと簡単に低コストで実施しうる上述した方法と同様のトランスコーディング方法を提供することにある。
【０００９】
【課題を解決するための手段】
この目的のために、本発明は、各現画像と関連する入力ディジタル信号の復号化ステップに続いて符号化ステップを具え、画像系列に対応する符号化されたディジタル信号をトランスコーディングする方法において、
前記復号化ステップと符号化ステップとの間に、予測ステップを具え、該予測ステップが、
（ａ）前記符号化ステップ中の符号化エラーを決定する第１減算サブステップと、
（ｂ）前記符号化エラーを蓄積する蓄積サブステップと、
（ｃ）前記現画像と前画像との間の動き補償を行うサブステップと、
（ｄ）前記復号化ステップ後に得られた復号された信号と前記動き補償サブステップ後に得られた動き補償された信号とを減算する第２減算サブステップとを直列に具え、
前記第２減算サブステップの出力を前記符号化ステップの入力とすることを特徴とする。
【００１０】
デコーダとエンコーダを効率よく組み合わせることにより、このように構成されたトランスコーディング方法は完全なデコーダと完全なエンコーダとをそのまま単に組み合わせたものと比較して複雑度の著しい低減をもたらす。本発明は、デコーダで使用する動きベクトルを後段のエンコーダで再使用することができ、（ＭＰＥＧ標準に従う画像群の構成がトランスコーダに入力するデータストリーム及びこれから出るデータストリームに対し同一である場合には）エンコーダ内に通常配置される動き推定回路を省略することができるという事実に主として基づくものである。このように動きベクトルを推定する必要がなくなると、トランスコーディング装置の計算の複雑度を著しく低減する。同様に、ＭＰＥＧ標準の場合には、画像を種々のモードで符号化しうる。この場合、エンコーダはデコーダで使用されるイメージ符号化又はフィールド符号化の選択に関する決定だけを再使用する。また、一群の画像内において、画像をエンコーダに送る順序をＢ型の画像を予測しうるように変更することが既知である（これらの画像は前画像及び次画像を用いる２方向動き補償のために予測される）。これらのＢ型画像を２画像周期だけ遅延し、この変更順序を送信に使用し、もとの順序をデコーダ出力端でのみ復元する。デコーダの後段にエンコーダを具えるこのトランスコーディング構成の場合には、他の画像順序付けがエンコーダで必要になるため、このような画像順序復元をデコーダ出力端で行わないほうが簡単である。最後に、その入力データの殆どをデコーダからエンコーダへ複写することができるので、復号された画像をトランスコーディング装置内に使用可能に維持する必要がないため、先に復号された画像を蓄積するのに必要なメモリ容量が減少する。
【００１１】
本発明は、更に、各現画像と関連する入力ディジタル信号の復号化ステップに続いて符号化ステップを具え、画像系列に対応する符号化されたディジタル信号をトランスコーディングする方法において、
前記復号化ステップと符号化ステップとの間に、予測ステップを具え、該予測ステップが、
（ａ）前記符号化ステップ中の符号化エラーを決定する第１減算サブステップと、
（ｂ）周波数信号を空間信号に変換する第１変換サブステップと、
（ｃ）前記第１変換サブステップ後に得られた信号を蓄積する蓄積サブステップと、
（ｄ）前記現画像と前画像との間の動き補償を行うサブステップと、
（ｅ）空間信号を周波数信号に変換する第２変換サブステップと、
（ｆ）前記復号化ステップ後に得られた復号された信号と前記第２変換サブステップ後に得られた信号とを減算する第２減算サブステップとを直列に具え、
前記第２減算サブステップの出力を前記符号化ステップの入力とすることを特徴とする。
【００１２】
更に、２以上の画質レベルに従って画像を分配する場合には、このような方法において、更に少なくとも一つの追加の符号化ステップを付加し、符号化ステップの総数を所望の画質レベルの数に対応させることができる。
【００１３】
本発明の他の目的は、完全なデコーダと完全なエンコーダを用いる慣例の実施装置より著しく簡単且つ安価であるトランスコーディング装置をもたらすこのような方法の実施装置を提供することにある。
【００１４】
この目的のために、本発明は、画像系列に対応する符号化されたディジタル信号をトランスコーディングするために、
（Ａ）各現画像と関連する入力信号を復号する復号化サブアセンブリと、
（Ｂ）符号化出力端子及び予測出力端子を有する符号化サブアセンブリとを具えたトランスコーディング装置において、
（Ｃ）前記復号化サブアセンブリの出力端子と前記符号化サブアセンブリの入力端子との間に予測サブアセンブリを具え、該予測サブアセンブリが、
（ａ）その正及び負入力端子が前記符号化サブアセンブリの予測出力端子及び入力端子にそれぞれ接続された第１減算器、及びその正入力端子及び出力端子が前記復号化サブアセンブリの出力端子及び前記符号化サブアセンブリの入力端子にそれぞれ接続された第２減算器と、
（ｂ）前記第１減算器の出力端子と前記第２減算器の負入力端子との間に直列に接続された画像メモリ及び前画像に対する現画像の動きを表す動きベクトル基づく動き補償回路と、
を具えたことを特徴とする。
【００１５】
本発明は、更に、画像系列に対応する符号化されたディジタル信号をトランスコーディングするために、
（Ａ）各現画像と関連する入力信号を復号する復号化サブアセンブリと、
（Ｂ）符号化出力端子及び予測出力端子を有する符号化サブアセンブリとを具えたトランスコーディング装置において、
（Ｃ）前記復号化サブアセンブリの出力端子と前記符号化サブアセンブリの入力端子との間に予測サブアセンブリを具え、該予測サブアセンブリが、
（ａ）その正及び負入力端子が前記符号化サブアセンブリの予測出力端子及び入力端子にそれぞれ接続された第３減算器、及びその正入力端子及び出力端子が前記復号化サブアセンブリの出力端子及び前記符号化サブアセンブリの入力端子にそれぞれ接続された第４減算器と、
（ｂ）前記第３減算器の出力端子と前記第４減算器の負入力端子との間に直列に接続された逆周波数変換回路、画像メモリ、前画像に対する現画像の動きを表す動きベクトル基づく動き補償回路及び周波数変換回路と、
を具えたことを特徴とする。
【００１６】
特に画像を２以上の画質レベルで分配する場合には、前記予測サブアセンブリが、第３減算器の出力端子と逆周波数変換回路の入力端子との間に、第２符号化出力端子及び第２予測出力端子を有する少なくとも一つの追加の符号化サブアセンブリを具え、この追加の符号化サブアセンブリの後段に第５減算器を具え、その正及び負入力端子を前記第２予測出力端子及び前記第３減算器の出力端子にそれぞれ接続し、且つその出力端子を前記逆周波数変換回路の入力端子に接続する。一般に、前記予測サブアセンブリには画質レベルと同数の複数個の同様の符号化サブアセンブリを直列に設けることができる。
本発明のこれらの特徴及び他の特徴が以下に記載する本発明の実施例の説明から明らかになる。
【００１７】
【実施例】
図面を参照して以下に本発明トランスコーディング装置の３つの実施例を説明する。しかし、これらは本発明の特定の実施例に対応するものにすぎず、例えばこれらの実施例に設けられた回路の幾つか又は全ての動作に対応する一連の命令のオペレーティングプロセスを制御するマイクロプロセッサを含む他の実施例を提案することもできる。従って、これらの実施例の説明の後に、これらの実施例を本発明トランスコーディング方法のステップで説明する。
【００１８】
図４に示す本発明の第１の実施例のトランスコーディング装置は、図３に示す従来の場合と同様に、回路１、２、３を直列に具える復号化チャネル１２と、回路５〜９を具える符号化及び復号化チャネル１３とを具える。本発明の装置は、これらのチャネル１２及び１３間に、予測サブアセンブリ１４０を具え、このサブアセンブリは、
正入力端子がチャネル１３の予測出力端子（即ち、逆ディスクリートコサイン変換回路９の出力端子）に接続され、負入力端子が符号化サブアセンブリ１３の入力端子に接続された第１減算器１１４、及び正入力端子が復号化サブアセンブリ１２の出力端子（即ち逆ディスクリートコサイン変換回路３の出力端子）に接続され、出力端子が符号化サブアセンブリ１３の入力端子（即ちディスクリートコサイン変換回路５の入力端子）に接続された第２減算器４５と、
第１減算器１１４の出力端子と第２減算器４５の負入力端子間に直列に配置された画像メモリ４１及び動き補償回路４２とを具える。
【００１９】
このように限定された構成を図３に示す構成と比較すると、本発明によれば複雑度の著しい低減が得られることがわかる。即ち、図３に比較して、一つの画像メモリと一つの動き補償回路が節約され且つ２つの加算器の一つが減算器と置き換えられる。
【００２０】
このように簡単化されたトランスコーディング装置がそれにもかかわらず図３に示す複雑な装置と同一に動作することを証明する必要がある。この目的のためには、図３の装置（及び図１及び図２のデコーダ及びエンコーダ）内の種々の点に存在する信号を定義するのが有用である。符号化時には原信号と予測信号との差信号のみが符号化チャネルに供給される点を考慮すると、復号化チャネル１２は差信号を出力する。ここではこの差信号を（例えば画像Ｉ1(n)の) 残差信号Ｒ1(n)といい、ｎは画像系列内の関連する画像の番号（又はランク）を示す。この残差信号Ｒ1(n)に基づいて、対応する復号画像Ｉ1(n)が、この残差信号Ｒ1(n)にその前に復号された画像Ｉ1(n-1)から形成され回路４２で動き補償された予測画像Ｓ（Ｉ1(n-1)，Ｖ）が加算されて構成される。従って、この予測画像は動き補償回路４２の出力端子に得られる（画像は各々４つの輝度ブロックと２つのクロミナンスブロックを具えるマクロブロックに分割され、動きベクトルＶは各マクロブロックに関連し、Ｖは予め決定された動きベクトルフィールドを示し、これに従って動き補償が前画像に対し実行され、Ｓはシフト処理を示し、これに従って、画像Ｉ1(n-1)に基づいて、予測された又は動き補償された画像を相関により得ることができる。このベクトルフィールドＶは原画像のブロックと最良の相関を有する前画像内のブロックをサーチする慣例のサーチ方法により簡単に得られる）。
【００２１】
信号Ｉ1(n)を受信する後段のエンコーダでは、差信号を符号化する。これらの差信号は、Ｉ1(n)からこのエンコーダの予測チャネルの動き補償回路１０３の出力端子に得られる予測画像を減算することにより得られる。この減算により得られる各残差信号をＲ2(n)で示し、ｎは関連する原画像の番号を示し、添数２は第２の残差信号であることを示し、この信号Ｒ2(n)が符号化処理に供給される。
【００２２】
このエンコーダにおいて、回路８及び９が予測チャネルにおける減算によるＲ2(n)の計算に必要な復号化処理を実行する。動き補償による予測処理はＳ（Ｉ2(n-1)，Ｖ）で示され、ここでＩ2(n-1)は（加算器１０１の出力端子に得られ、メモリ１０２に蓄積された）先に復号された画像を示し、Ｖは前述したように動き補償が前画像に対し行われる動きベクトルフィールドを示し、Ｓは画像Ｉ2(n-1)に基づいて予測された又は動き補償された画像が相関により得られるシフト処理を示す。
【００２３】
このエンコーダにおける直接ディスクリートコサイン変換、直接量子化処理、逆量子化処理、及び逆ディスクリートコサイン変換は完全に可逆的ではない。これらの処理はもとの信号と前記逆処理後の再構成信号との間に符号化エラー（又は量子化エラー）という比較的小さなエラーｅ2(n)を導入する。この事実のために、チャネル１３の入力端子（即ち、ディスクリートコサイン変換回路５の入力端子）における、量子化後に回路７により符号化すべき残差信号Ｒ2(n)は、回路５及び６で実行された処置及び回路８及び９で実行された逆処理後に純粋に残差信号のみにならず、信号Ｒ2(n)＋ｅ2(n)（再構成された差分画像）になる。従って、加算器１０１の出力端子における、予測前の画像Ｉ2(n)はＩ2(n)＝Ｉ1(n)にならず（前記符号化エラーがない場合に等しくなる）、Ｉ2(n)＝Ｉ1(n)＋ｅ2(n)になる。
【００２４】
図５に示すように、この符号化エラーｅ2(n)は、信号Ｒ2(n)＋ｅ2(n)及び信号Ｒ2(n)がそれぞれ存在するチャネル１３の出力端子及び入力端子間に減算器１１４を配置することにより計算することができる。このように、一方ではｅ2(n)が既知であり、他方では信号Ｉ1(n)＋ｅ2(n)が加算器１０１の出力端子に存在する場合、この加算器１０１の出力側に減算器１５を配置し、その正入力端子にこの信号Ｉ1(n)＋ｅ2(n)を受信させ、その負入力端子に減算器１１４からの出力信号、即ちｅ2(n)を受信させることができる。この場合には、減算器１５の出力端子がＩ1(n)を出力し、動き補償段４の画像メモリ４１の入力端子を、図３に示すように、予測により再構成された信号Ｉ1(n)を発生する加算器４３の出力端子に接続する代わりに、図５に示すように、符号化エラーｅ2(n)の除去により再構成された信号Ｉ1(n)を発生するこの減算器１５の出力端子に接続することができる。従って、図５の構成は図３の構成と等価であり、置換可能である。
【００２５】
更に置換を実行することができる。動き補償回路４２の出力は慣例の如くＳ（Ｉ1(n-1)，Ｖ）と示すことができ、ここでＩ1(n-1)は加算器４３の出力端子の現画像がＩ1(n)であるとき再構成された前画像を示し（図示の場合）、Ｖは前述したように動きベクトルフィールドを示し、ＳはＩ1(n-1)に基づいて予測された又は動き補償された画像が相関により得られるシフト処理を示す。
【００２６】
現画像の現ブロックと最良の相関を有する前画像内のブロックの選択及びこれらのブロックを結ぶ動きベクトルに対応するシフトからなるこのような動き補償処理は線形であること明らかである。従って、符号化エラーのためにその入力信号がＩ2(n)＝Ｉ1(n)＋ｅ2(n)である予測チャネルでは、次式が書き表せ、
Ｓ（Ｉ2(n)，Ｖ）＝  Ｓ((Ｉ1(n)+ ｅ2(n)），Ｖ）          （１）
前画像に対しては、
Ｓ（Ｉ2(n-1)，Ｖ）＝Ｓ((Ｉ1(n-1)+ ｅ2(n-1)),Ｖ）        （２）
が書き表せ、線形特性を利用すると、
0003720875.tif 000002
が書き表せる。
【００２７】
この式（３）において、加算器４３の出力端子に再構成される現画像がＩ1(n)である場合における項Ｓ（Ｉ1(n-1), Ｖ）はこの加算器の補償信号入力端子（即ち加算段４の動き補償回路４２の出力端子）に存在する信号を構成する。従って、式（２）に基づき且つ式（３）の場合と同様に線形特性を利用すると、回路４２のこの出力信号は、
Ｓ（Ｉ1(n-1)，Ｖ）＝Ｓ（Ｉ2(n-1)，Ｖ）−Ｓ（ｅ2(n-1)，Ｖ）  （４）
と書き表せる。
【００２８】
項Ｓ（Ｉ2(n-1)，Ｖ）は、画像メモリ１０２の入力信号がＩ2(n-1)であるときの動き補償回路１０３の出力信号に関するものであるから、既知である。また、項Ｓ（ｅ2(n-1)，Ｖ）は、トランスコーダ内の符号化エラーが得られる点（即ち前述したしたように減算器１１４の出力端子）の後段に画像メモリ（信号ｅ2(n-1)を蓄積する）及び動き補償回路（演算Ｓ（ｅ2(n-1)，Ｖ）を実行する）を直列に具える別の予測チャネルを設けることにより得ることができる。後述の図６には、この予測チャネルが実際に既に存在している。
【００２９】
このようにして得られた新しい構成を図６に示す。この構成は、図５から、減算器１５及び加算器１０１の出力端子とこの減算器の正入力端子との間の接続を省略し、減算器４４を回路４２の出力端子側に挿入することにより得られる。この減算器４４の正入力端子は動き補償回路１０３の出力信号Ｓ（Ｉ2(n-1)，Ｖ）を受信し（このために図５に比較して追加の接続を設ける）、その負入力端子は画像メモリ４１と動き補償回路４２を用いて構成された上述した追加の予測チャネルの出力信号Ｓ（ｅ2(n-1)），Ｖ）を受信し、このためにメモリ４１の入力端子は減算器１１４の出力信号に接続されている。
【００３０】
以下に示すように、図６の構成は図７に示す構成に簡単化することができる。図６において、信号Ｒ2(n)は次式：
Ｒ2(n)＝Ｉ1(n)−Ｓ（Ｉ2(n-1)，Ｖ）                        （５）
又は
Ｒ2(n)＝Ｒ1(n)＋Ｓ（Ｉ1(n-1)，Ｖ）−Ｓ（Ｉ2(n-1)，Ｖ）    （６）
に従って得られる。
【００３１】
しかし、式（４）に従って、減算器４４の出力端子に存在する信号Ｓ（Ｉ1(n-1)，Ｖ）はＳ（Ｉ2(n-1)，Ｖ）−Ｓ（ｅ2(n-1)，Ｖ）と等価であり、これと置換することができ、Ｒ2(n)は式（６）に基づいて次式（７）：
Ｒ2(n)＝Ｒ1(n)−Ｓ（ｅ2(n-1)，Ｖ）                        （７）
に簡単化される。
【００３２】
これは、一方では残差信号Ｒ2(n)を中間画像再構成の必要なしに残差信号Ｒ1(n)に基づいて直接計算することができることを意味し、図７に示すように、図６の減算器１１及びその負入力端子への接続を省略することができることを意味する。他方では、これは、チャネル１３の入力端子に存在するこの残差信号Ｒ2(n)は、残差信号Ｒ1(n)から信号Ｓ（ｅ2(n-1)，Ｖ）を減算することにより簡単に得られることを意味する。従って、図７に示すように、図６の減算器４４並びにその正入力端子への接続を省略するとともに、加算器４３を減算器４５と置換し、旧減算器４４の負入力端子を新減算器４５の負入力端子に直接接続することができる。
【００３３】
図７において、他の素子１３、１１４、４１、４２、１０１、１０２、１０３は理論的には同一のままである。しかし、この図から明らかなように、素子１０１、１０２、１０３は閉ループを構成し、何処えも信号を送出しないので不要である。従って、これらの素子１０１、１０２、１０３は構成の他の部分を変更する必要なしに省略することができ、この省略により図４に示す本発明の装置が得られる（図４には本発明装置の全体、即ちチャネル１２及び１３も明示されている）。
【００３４】
図４の構成を図３の構成と比較すると、本発明提案の技術的解決策により複雑度の著しい低減が得られること明らかである。図３の構成と比較して、画像メモリ及び動き補償回路が省略される。尚、２つの加算器の一つが減算器と置換される点に注意されたい。
【００３５】
本発明はこの実施例にのみ限定されず、多くの変更が考えられる。
特に、図８は本発明トランスコーディング装置の第２の実施例を示す。この実施例は図４の実施例と比較して次の点が相違する。
【００３６】
（１）復号化チャネル（ここでは図４の１２の代わりに２１２で示す）が可変長復号化回路１と逆量子化回路２のみを具える。
（２）符号化及び復号化チャネル（ここでは図４の１３の代わりに２１３で示す）は量子化回路６と、可変長符号化回路７と、逆量子化回路８のみを具える。
【００３７】
（３）予測サブアセンブリ（ここでは図４の１４０の代わりに２４０で示す）は、
（ａ）チャネル２１２の出力端子とチャネル２１３の入力端子との間の減算器２４５と、
（ｂ）この減算器２４５の出力端子とチャネル２１３の出力端子との間に接続された減算器２１４と、
（ｃ）この減算器２１４の出力端子と減算器２４５の負入力端子との間に直列に配置された画像メモリ２４１及び動き補償回路２４２と、
（ｄ）図４の対応する素子１１４、４１、４２、４５に類似のこれらの素子２１４、２４１、２４２、２４５に加えて、減算器２１４の出力端子とメモリ２１４の入力端子との間に直列に配置された逆周波数変換回路、例えば逆ディスクートコサイン変換回路のような逆直交変換回路２４３、及び動き補償回路２４２の出力端子と減算器２４５の負入力端子との間に直列に配置された周波数変換回路、例えばディスクートコサイン変換回路のような直交変換回路２４４とを具える。
【００３８】
この構成のトランスコーディング装置では、復号化チャネル（回路１及び２）並びに符号化及び復号化チャネル（回路６、７及び８）全体が永久に周波数領域に維持される。動き補償処理は周波数領域の代わりに空間領域で実行される点を考慮して、回路３及び５の省略を補償するために、予測サブアセンブリ内に２４３及び２４４で示す回路を再挿入し、これらの回路により回路２４２による動き補償のために空間領域に変換し、次いでこの動き補償の実現後に周波数領域に再び戻すことができるようにする必要がある。本例トランスコーディング装置は図４の実施例における２個の逆周波数変換回路の代わりに１個の逆周波数変換回路を具えるのみであり、複雑度の他の低減をもたらす。
【００３９】
図１０に示す第３の実施例は数個の画質レベル（例えば２レベル）に従って画像を分配するものに対応する。このような符号化方式はＭＰＥＧ−２標準のフレーム内で選択されている。図９は２画質レベルを有するエンコーダの一例を示す。この２層エンコーダは、
（１）一方では、標準画質を有する第１のＭＰＥＧ−２データストリームを供給するために図２の素子５、６、７、８、９、１１、１０１、１０２、１０３を具え、
（２）他方では、高画質符号化及び高精度予測をもたらす高精度量子化技術を実現可能にする追加の素子を具え、これらの追加の素子は、
（ａ）量子化ステップ前の信号及び逆量子化ステップ後の信号間の減算器３０１と、
（ｂ）第２の可変長符号化回路３０３が後続された第２の量子化回路３０２と、
（ｃ）この回路３０２の出力端子に直列に接続された第２の逆量子化回路３０４及び第１及び第２入力端子がこの第２の逆量子化回路及び第１の逆量子化回路８の出力端子に接続され出力端子が逆ディスクリートコサイン変換回路９の入力端子に接続された加算器３０５とを具える。
【００４０】
このようなエンコーダに対応するデコーダは、メモリと可変長デコーダと逆量子化回路と逆周波数変換回路（本例では逆ディスクリートコサイン変換回路）を直列に具える標準画質の慣例のデコーダ、又は２つの並列チャネルの各々内にメモリと可変長デコーダと逆量子化回路を具える高画質のデコーダのいずれかにすることができる。これらの２つのチャネルの出力端子と逆ディスクリートコサイン変換回路の入力端子との間に加算器を設ける。
【００４１】
本発明は、２画質レベルを有するこのような符号化方式、又はもっと一般的に数画質レベルを有する符号化方式とコンパチブルである。図１０は入力データストリームを２つの画質レベルを有する２つの出力データストリームに変換しうる本発明トランスコーディング装置の第３の実施例を示す。
【００４２】
この装置は、
（１）一方では、低画質を有する画像に対応する第１の出力データストリームを得るために図８に示すものと同一の素子２１２及び２１３を具え、
（２）他方では、予測サブアセンブリ４４０を具え、該サブアセンブリは、
（ａ）図８と同一の素子２１４、２４１、２４２、２４３、２４４、２４５を具えるとともに、
（ｂ）減算器２１４の出力端子と逆ディスクリートコサイン変換回路２４３の入力端子との間に、追加の符号化及び復号化チャネル４１３を具え、該チャネルは、チャネル２１３と同様に、量子化回路（Ｑ）４０６及び可変長符号化回路（ＶＬＣ）４０７と、この量子化回路４０６の出力端子に後続された逆量子化回路（ＩＱ）４０８及び第２減算器４１４とを具える。
【００４３】
符号化回路４０７の出力端子は本例トランスコーディング装置の第２出力端子であり、この出力から高画質の画像に対応する第２データストリームが得られる。減算器４１４の正入力端子を逆量子化回路４０８の出力端子に接続し、その負入力端子を減算器２１４の出力端子に接続し、その出力端子を逆ディスクリートコサイン変換回路２４３の入力端子に接続する。
【００４４】
上述したトランスコーディング装置の３つの実施例から、トランスコーディング方法の費用のかかるステップを省略する本発明の基本原理の明確な理解が得られたものと思う。
【００４５】
前述したように、トランスコーディング方法は、復号化ステップに続いて動き補償ステップを含む復号化部分と、符号化及び復号化ステップと予測ステップを含む符号化部分を具える。復号化ステップは可変長復号化サブステップと逆量子化サブステップと逆周波数変換サブステップとを直列に具える。符号化及び復号化ステップは周波数変換サブステップと量子化サブステップとを直列に具え、量子化サブステップに続いて並列に、一方では可変長符号化サブステップを、他方では逆量子化サブステップ及び逆周波数変換サブステップを直列に具える。動き補償ステップ並びに予測ステップは信号蓄積サブステップに続いて動き補償サブステップを具える。
【００４６】
本発明方法は、上述の場合のように２つのステップで２つの信号蓄積サブステップを必要とせず、一つの信号蓄積サブステップを必要とするだけにする。このような状態は、前記復号化ステップと前記符号化及び復号化ステップとの間に、量子化前の信号と逆量子化後の信号とを減算する第１減算サブステップと、得られた信号を蓄積する蓄積サブステップと、現画像と前画像との間の動き補償を行う動き補償サブステップと、符号化すべき復号された信号と補償された信号とを減算する第２減算サブステップとを直列に具える変形予測ステップを挿入することにより得られ、前記動き補償ステップ及び前記予測ステップはもはや必要なくなる。
【００４７】
本発明の数例の上記の説明から、この方法の利点が容易に理解される。特に、この方法は、変形予測ステップ内に、前記第１減算サブステップと前記蓄積サブステップとの間で周波数信号を空間信号に変換する追加のサブステップ、即ち逆周波数変換サブステップを設けるとともに、前記動き補償サブステップと前記第２減算サブステップとの間で空間信号を周波数信号に変換する追加のサブステップ、即ち周波数変換サブステップを設けることにより、複雑度の更に良好な低減が得られる。その理由は、このような追加のサブステップの付加により復号化サブステップの逆周波数変換サブステップと符号化サブステップの逆周波数変換サブステップの省略が可能になるためである。
【００４８】
最後に、本発明方法は先に示したように画像を幾つかの画質レベル（一般に２つの画質レベル）に従って分配するのに使用することができる。低画質は可変長符号化サブステップの実行後に得られる信号に相当する。もっと高画質の少なくとも一つのレベルを得るためには、少なくとも一つの追加の符号化ステップが必要である。このような追加の符号化ステップは量子化前の信号と逆量子化後の信号との間の第１減算サブステップと周波数信号を空間信号に変換するサブステップとの間に設ける。この追加の符号化ステップは第２の量子化サブステップを具え、この量子化サブステップの後段に並列に、一方では第２の可変長符号化サブステップを、他方では第３の逆量子化サブステップ及び量子化前の信号とこの第３の逆量子化後の信号との間の第２減算サブステップを直列に具えるものとする。更に、このような符号化ステップを直列に反復してもうけることにより順に高い画質レベルを得ることができる。
【図面の簡単な説明】
【図１】ＭＰＥＧ標準とコンパチブルなデコーダの慣例の構成を示す図である。
【図２】ＭＰＥＧ標準とコンパチブルなエンコーダの慣例の構成を示す図である。
【図３】このようなデコーダとエンコーダを直列に具えるトランスコーディング装置の慣例の構成を示す図である。
【図４】本発明トランスコーディング装置の第１の実施例を示す図である。
【図５】図４のトランスコーダと等価な構成を示す図である。
【図６】図４のトランスコーダと等価な他の構成を示す図である。
【図７】図４のトランスコーダと等価な他の構成を示す図である。
【図８】本発明トランスコーディング装置の第２の実施例を示す図である。
【図９】２つの画質レベルを有する慣例のエンコーダの一例を示す図である。
【図１０】入力データストリームを２つの画質レベルに従って２つの出力データストリームに変換しうる本発明トランスコーディング装置の第３の実施例を示す図である。
【符号の説明】
１２；２１２  復号化チャネル
１  可変長復号化回路（ＶＬＤ）
２  逆量子化回路（ＩＱ）
３  逆周波数変換回路（逆ディスクリートコサイン変換回路ＩＤＣＴ）
１３；２１３  符号化及び復号化チャネル
５  周波数変換回路（ディスクリートコサイン変換回路ＤＣＴ）
６  量子化回路（Ｑ）
７  可変長符号化回路（ＶＬＣ）
８  逆量子化回路（ＩＱ）
９  逆周波数変換回路（逆ディスクリートコサイン変換回路ＩＤＣＴ）
１４０；２４０  予測サブアセンブリ
１１４；２１４  減算器
４１；２４１  画像メモリ
４２；２４２  動き補償回路
４５；２４５  減算器
２４３  逆周波数変換回路（逆ディスクリートコサイン変換回路ＩＤＣＴ）
２４４  周波数変換回路（ディスクリートコサイン変換回路ＤＣＴ）
【図１】
0003720875.tif 000003
【図２】
0003720875.tif 000004
【図３】
0003720875.tif 000005
【図４】
0003720875.tif 000006
【図５】
0003720875.tif 000007
【図６】
0003720875.tif 000008
【図７】
0003720875.tif 000009
【図８】
0003720875.tif 000010
【図９】
0003720875.tif 000011
【図１０】
0003720875.tif 000012