(57)【特許請求の範囲】
【請求項１】
製造された基板が正常に動作するか否かを検査する基板検査装置であって、
検査対象となる全ての種類の基板の動作プログラム及び当該基板の種類を判別するための基板ＩＤが記憶されているＲＯＭと、
被検査基板に予め書き込まれている基板ＩＤと当該ＲＯＭに記憶されている基板ＩＤとを照合し、被検査基板の種類を判別する基板種類判別手段と、
当該基板種類判別手段によって判別された被検査基板の種類に応じた動作プログラムを前記ＲＯＭから取り出して当該被検査基板のＣＰＵに与える動作プログラム供給手段とを有し、
前記動作プログラム供給手段は、さらに、前記被検査基板に予め書き込まれているＣＰＵ−ＩＤと当該ＲＯＭに記憶されているＣＰＵ−ＩＤとを照合した結果、一致するＣＰＵ−ＩＤが存在しなかった場合には、当該ＲＯＭに記憶されている動作プログラムを当該被検査基板のＣＰＵに与える機能を有することを特徴とする基板検査装置。
【請求項２】
前記基板種類判別手段は、被検査基板に予め書き込まれている基板ＩＤと当該ＲＯＭに記憶されている基板ＩＤとの照合を、当該被検査基板のＣＰＵにＮＯＰ命令を与えることによって、前記ＲＯＭに記憶されている基板ＩＤを１つずつずらしながら行なうことを特徴とする請求項１に記載の基板検査装置。
【請求項３】
前記動作プログラム供給手段は、被検査基板の種類に応じた動作プログラムを、当該被検査基板のＣＰＵにＮＯＰ命令を与えることによって、前記ＲＯＭから取り出して当該被検査基板のＣＰＵに与えることを特徴とする請求項１に記載の基板検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、製造された基板が正常に動作するかどうかを、基板の種類によらず自動的に検査することができる基板検査装置に関する。
【０００２】
【従来の技術】
従来から、製造された基板が正常に動作するかどうかを検査しているが、この検査は、基板の種類に応じた検査用のＲＯＭをこの基板に取り付け、実際にプログラムを走らせて所望の処理が行なわれるかどうかをかを確認することによって行なっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このように基板の種類ごとに専用の検査用のＲＯＭを用いる従来の方法では、基板の種類が多くなるにつれて検査用のＲＯＭの数も増加することから、検査用のＲＯＭの種類を間違えて基板に差してしまうようなミスの発生が起こりやすく、また、ＲＯＭの管理が繁雑になるという問題がある。
【０００４】
実際に、１５０〜１６０種類程度の基板の検査を行なうとなると、その基板に適合する種類のＲＯＭを探して取り付けるという単純な作業でも、作業者にとっては負担になってくるのである。また、何よりも検査作業を効率的かつ高信頼性を持って行なうということは、検査においては非常に重要な要素である。
【０００５】
本発明は、このような従来の技術の問題点に鑑みてなされたものであり、１つのＲＯＭのみであらゆる基板の検査をすることができる基板検査装置の提供を目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明は、各請求項ごとに次のように構成されている。
【０００７】
請求項１に記載の発明は、製造された基板が正常に動作するか否かを検査する基板検査装置であって、検査対象となる全ての種類の基板の動作プログラム及び当該基板の種類を判別するための基板ＩＤが記憶されているＲＯＭと、被検査基板に予め書き込まれている基板ＩＤと当該ＲＯＭに記憶されている基板ＩＤとを照合し、被検査基板の種類を判別する基板種類判別手段と、当該基板種類判別手段によって判別された被検査基板の種類に応じた動作プログラムを前記ＲＯＭから取り出して当該被検査基板のＣＰＵに与える動作プログラム供給手段とを有し、前記動作プログラム供給手段は、さらに、前記被検査基板に予め書き込まれているＣＰＵ−ＩＤと当該ＲＯＭに記憶されているＣＰＵ−ＩＤとを照合した結果、一致するＣＰＵ−ＩＤが存在しなかった場合には、当該ＲＯＭに記憶されている動作プログラムを当該被検査基板のＣＰＵに与える機能を有することを特徴とする基板検査装置である。
【０００８】
このように構成すると、基板の種類が基板ＩＤによって自動的に判別でき、基板の種類に応じた動作プログラムがＣＰＵに自動的に供給されるので、全ての種類の基板を自動的に検査することができるようになる。また、従来からのＲＯＭを使用して検査をすることも可能になる。すなわち、従来と同様にその基板に専用のＲＯＭを用いた検査をすることができるようになる。
【００１１】
請求項２に記載の発明は、請求項１に記載の発明において、前記基板種類判別手段は、被検査基板に予め書き込まれている基板ＩＤと当該ＲＯＭに記憶されている基板ＩＤとの照合を、当該被検査基板のＣＰＵにＮＯＰ命令を与えることによって、前記ＲＯＭに記憶されている基板ＩＤを１つずつずらしながら行なうことを特徴とするものである。
【００１２】
このように、ＣＰＵにＮＯＰ命令を与えることによって、ＲＯＭのアドレスを１つづつインクリメントすることができることから、ＲＯＭのアドレスインクリメント用の回路を特別に設けることなく、基板ＩＤの照合を行なうことができるようになる。
【００１５】
請求項３に記載の発明は、請求項１に記載の発明において、前記動作プログラム供給手段は、被検査基板の種類に応じた動作プログラムを、当該被検査基板のＣＰＵにＮＯＰ命令を与えることによって、前記ＲＯＭから取り出して当該被検査基板のＣＰＵに与えることを特徴とするものである。
【００１６】
このように、ＣＰＵにＮＯＰ命令を与えることによって、ＲＯＭのアドレスを１つづつインクリメントすることができることから、ＲＯＭのアドレスインクリメント用の回路を特別に設けることなく、ＲＯＭに記憶されている動作プログラムを読み出すことができるようになる。
【００１７】
【発明の実施の形態】
以下、本発明の基板検査装置の１実施態様を図面に基づいて詳細に説明する。
図１は、本発明の基板検査装置の制御系のブロック図である。
【００１８】
図中のＣＰＵ１０は、検査される基板に取り付けられているものである。また、このＣＰＵ１０に接続されているＲＯＭ１２以外のセレクタ１４，タイミングコントロール回路１６，セレクタ１８等も、この基板に形成されている回路（以下、ＣＰＬＤという）である。つまり、本実施の形態では、従来の検査装置に比較すると、ＣＰＬＤ３０追加された構成となっており、このＣＰＬＤ３０は、「ＮＯＰコード」、「ＣＰＵ−ＩＤコード」、「基板ＩＤコード」という３つのコードを出力する機能をもつコード発生器、２つの比較器、２つのセレクタ、１つのバンクレジスタ、１つのタイミングコントロールから構成されるものである。
【００１９】
セレクタ１４は、ＣＰＵ１０に対してＮＯＰコード１４Ａに接続されているＮＯＰコードを出力する機能を有しているものである。ＣＰＵ１０は、このＮＯＰコードが出力される度にＲＯＭ１２に対してアドレスをインクリメントする指令を与える。また、このセレクタ１４は、比較器２０とのラインを直結する機能をも有しているものである。
【００２０】
なお、セレクタ１２に接続されているＮＯＰコード１２Ａは、ＣＰＵ１０に適合するＮＯＰコードを記憶している部分である。
【００２１】
タイミングコントロール回路１６は、ＣＰＵ１０，セレクタ１４，１８、比較器２０，２２ののぞれぞれに動作のタイミングを指示する信号を与える機能を有しているものである。
【００２２】
セレクタ１８は、バンクレジスタ１８Ａの値をＲＯＭ１２の上位アドレス部分（Ａｘ  ）に出力する機能を有しているものである。また、このセレクタ１８は、ＣＰＵ１０とＲＯＭ１２の上位アドレスラインを直結する機能をも有している。
ＣＰＵ−ＩＤコード２２Ａは、ＣＰＵ−ＩＤコードを記憶しているものであって、基板ＩＤコードは基板ＩＤを記憶しているものである。
【００２３】
比較器２２は、ＣＰＵ−ＩＤコード２２Ａに記憶されているＣＰＵ−ＩＤコードと検査用ＲＯＭ１２から読み出したＣＰＵ−ＩＤコードとを比較して比較結果を比較器２０に出力するものである。
【００２４】
比較器２０は、比較器２２からの比較結果（一致）を受けて、基板ＩＤコード２０Ａに記憶されている基板ＩＤコードと検査用ＲＯＭ１２から読み込んだ基板ＩＤコードを比較して、その比較結果をセレクタ１４に出力するものである。
【００２５】
検査用ＲＯＭのメモリマップを図２に示す。
【００２６】
この検査用ＲＯＭは１６バンクに分けられているものである。つまり、１６種類の基板を自動的に検査できるＲＯＭである。このＲＯＭの場合、ＩＤエリアは１７ワード分とることができ、そのＩＤエリアには、基板のＣＰＵでは用いていないコードから構成されるＣＰＵ−ＩＤと、０バンクから１５バンクの動作プログラムを使用するための基板ＩＤが書き込まれている。
なお、バンクとバンクとの間の１７ワード分の領域は使用することができない領域である。
【００２７】
本発明の基板検査装置は概略以上のような構成を有しているが、この装置の概略の動作は、次の通りである。
まず、検査される基板に検査用ＲＯＭを差し込むと、図１に示すような回路が自動的に形成される。基板検査装置に電源が入ると、ＣＰＵ１０はＲＯＭ１２の０番地に記憶されているデータ（ＣＰＵ−ＩＤコード）を読み出すために０番地のアドレスを指定するが、この０番地のデータは比較器２２に取り入れられて、この０番地のデータ（ＣＰＵ−ＩＤコード）と、ＣＰＵ−ＩＤコード２２Ａに記憶されているＣＰＵ−ＩＤコードとが比較される。このコードが一致していた場合には、基板検査用のＲＯＭであるから、その旨が比較器２０に通知される。コードが一致しない場合には、差し込まれたＲＯＭは基板検査用のＲＯＭではないので、この場合には、セレクタ１４と比較器２０，２２の夫々の入出力を直結状態にしてＣＰＵ１０とＲＯＭ１２とが直接接続された状態とする。このようにすると、従来行なっていたものと同様の手法で検査をすることができる。つまり、従来から使用しているＲＯＭを用いて検査をすることができる。
【００２８】
コードが一致していた場合には、ＣＰＵ１０に、タイミングコントロール回路１６からの信号の出力タイミングに応じてセレクタ１４からＮＯＰコードが出力される。ＣＰＵ１０は、このＮＯＰ信号を受ける度にＲＯＭ１２の読み出しのバンクアドレスを１づつインクリメントし、そのバンクアドレスに存在するデータ（基板ＩＤコード）は比較器２０によって基板ＩＤコード２０Ａに記憶されている基板ＩＤコードと比較される。つまり、検査される基板に適合した検査プログラムがどのバンクアドレスに記憶されているのかを検索するのである。この結果、一致した基板ＩＤコードのバンクアドレスをＲＯＭ１２に出力し、セレクタ１４と比較器２０，２２の夫々の入出力を直結状態にして、バンクアドレス以外、ＣＰＵ１０とＲＯＭ１２が直接接続された状態とする。そして、ＣＰＵ１０はそのバンクに記憶されているデータを読み出して実行する。この実行の結果によって基板が正常に動作するかどうかが判断される。
【００２９】
つぎに、ＣＰＬＤとＣＰＵとの具体的な動作をフローチャートを参照しながら説明する。
検査用のＲＯＭが用いられた場合（検査用ＲＯＭが基板に差し込まれた場合）のＣＰＵ１０の動作を図３のフローチャートに示す。
基板に検査用ＲＯＭ１２が差し込まれて電源が入ると、まず、ＣＰＵ１０がリセットされ（Ｓ１）、検査用ＲＯＭ１２の０番地の内容を参照する（Ｓ２）。次に、ＮＯＰ信号を受けると、検査用ＲＯＭ１２の１番地の内容を参照する（Ｓ３）。同様にＮＯＰ信号を受ける度に１番地づつ参照するアドレスをインクリメントして、該当アドレスの内容を参照する（Ｓ４，Ｓ５）。
【００３０】
要するに、Ｓ１からＳ４のステップの処理によって、基板の種類を自動的に判別し、この基板の検査をするには、検査用ＲＯＭのどのバンクに記憶されているデータから実行を開始したら良いかを見極めているのである。
【００３１】
一方、一致するＩＤコードがみつかった場合には、セレクタ１８によって指定された以降のバンクのデータを最大バンク数＋２番地から順番に読み出して、このデータに基づき実行をする（Ｓ６〜Ｓ８）。
【００３２】
検査用のＲＯＭが用いられた場合のＣＰＬＤの動作を図４のフローチャートに示す。
基板に検査用ＲＯＭ１２が差し込まれて検査処理が開始されると、まず、バンクレジスタ１８Ａの値を０に設定し、基板ＩＤコードが一致した場合に立つフラグを０に設定する（Ｓ１１）。
【００３３】
次に、比較器２２では、ＣＰＵ−ＩＤコード２２Ａに予め記憶されているＣＰＵ−ＩＤコードとＣＰＵ１０によって指定されたアドレスから読み出したＣＰＵ−ＩＤコードが一致しているかどうかを判断し（Ｓ１２）、一致している場合には、この基板に差し込まれている検査用ＲＯＭ１２は、自動的に基板検査をすることができるＲＯＭであるので、タイミングコントロール回路１６から出力される信号に応じてセレクタ１４からＣＰＵ１０に向けてＮＯＰ信号が出力される。ＣＰＵ１０は、本来ならば読み出される検査用ＲＯＭ１２の０番地のデータに代えてＮＯＰ信号を入力することになる（Ｓ１３）。
【００３４】
次に、タイミングコントロール回路１６によって、全てのバンクについて基板ＩＤの比較が終了しているかどうかが判断され（Ｓ１４）、終了していなければフラグが１であるかどうかが判断され（Ｓ１７）、１でなければ、まだこの基板の検査のためのプログラムがどのバンクに記憶されているのかをみつけていないのであるから、Ｓ１３のステップで入力されたＮＯＰ信号に基づいて読み込まれたｎ番地のデータが、基板ＩＤコード２０Ａに予め記憶されている基板ＩＤコードと一致しているかどうかが比較器２０によって比較される（Ｓ１８）。比較器２０による比較の結果、基板ＩＤコードが一致していない場合には、このバンクにはこの基板を検査するためのプログラムが記憶されていないのであるから、バンクレジスタを１だけインクリメントし（Ｓ２０）、Ｓ１４からＳ２０までの処理を基板ＩＤコードが一致するまで継続する。
【００３５】
一方、Ｓ１８のステップで、基板ＩＤコードが一致した場合には、この基板を検査するためのプログラムをみつけたのであるから、フラグを１に設定する（Ｓ１９）。そして、全てのバンクについての比較が終了するまで、比較する処理を行ない（この比較を行なうときには、ＣＰＵ１０からＮＯＰ信号が出力され、アドレスをインクリメントする。なお、バンクレジスタのインクリメントは中止される。）、全てのバンク数分の比較が終了すると、検査用ＲＯＭ１２の上位アドレス部分にバンクレジスタの値を出力し（Ｓ１５）、ＣＰＵ１０とＲＯＭ１２のデータバスを直結にしてその状態を保つ（Ｓ１６）。たとえば、基板ＩＤコードが一致したときのバンクレジスタ値が３であったとすれば、３を検査用ＲＯＭ１２の上位アドレス部分に出力し、ＣＰＵ１０のＤ０  からＤＸ  と検査用ＲＯＭ１２のＤ０  からＤＸ  をセレクタ１４，比較器２２，２０を制御して直結状態となるようにする。
【００３６】
なお、Ｓ１２のステップにおいて、ＣＰＵ−ＩＤコードとＣＰＵ１０によって指定されたアドレスから読み出したＣＰＵ−ＩＤコードが一致していなかった場合には、検査用のＲＯＭでないので、この場合には、ＲＯＭ１２の上位アドレスをＣＰＵ１０のアドレスバスと直結にしてその状態を維持し、また、ＣＰＵ１０とＲＯＭ１２のデータバスを直結にしてその状態を保つ（Ｓ１２，Ｓ２１，Ｓ１６）。このようにすることによって、従来のＲＯＭでも検査をすることができるようになり、また、将来的に検査用ＲＯＭに記憶されていない特別の基板を検査する場合にも、その基板の専用のＲＯＭを用いた検査をすることもできるようになる。
【００３７】
図５に示すフローチャートは、図４に示したフローチャートをさらに詳しく記載したものであり、１６バンクのＲＯＭに対するものである。Ｓ３１，Ｓ３４，Ｓ３７のステップを除いて図４のフローチャートと同様の動作をするので、説明の重複を避けるさけるため詳しい説明は省略する。
【００３８】
この場合のカウンタは、全てのバンクについて基板ＩＤコードの比較が行なわれたかどうかを判断するために用意されたものである。
【００３９】
このフローチャートを見れば明らかなように、一致する基板ＩＤコードが全てのバンクについての比較が終了する前に見つかった場合には、その見つかった時点のバンク数がバンクレジスタに記憶され、引き続きカウンタの値が１６になるまで、換言すれば全てのバンクに対しての比較が終了するまで、比較処理が行われる。つまり、比較は１６バンク分の全てが終了するまで行われるのである。
【００４０】
この場合、セレクタ１４からは、ＣＰＵ−ＩＤコードの１バイトと、基板ＩＤコードの１６バイトの計１７バイト分のインクリメントが終了するまでＣＰＵ１０にＮＯＰ信号を出力することになる。
【００４１】
上記した従来のＲＯＭまたは特別の基板専用のＲＯＭが用いられた場合（これらのＲＯＭが基板に差し込まれた場合）のＣＰＵ１０の動作を図６のフローチャートに示す。
基板にＲＯＭ１２が差し込まれて電源が入ると、まず、ＣＰＵ１０がリセットされ（Ｓ５１）、ＲＯＭ１２の０番地の内容を参照し、この番地のデータを取得する（Ｓ５２）。次に、この番地のデータの取得が完了すると、１番地の内容を参照し、この番地のデータを取得する（Ｓ５３）。以上の処理は、ｎ番地のデータの取得が完了するまで継続される（Ｓ５４，Ｓ５５）。
【００４２】
このように、本発明の基板検査装置によれば、検査の対象となる全ての種類の基板の動作プログラムが記憶されている１つの検査用ＲＯＭを基板に差し込んで電源を入れさえすれば、その基板に適合する動作プログラムを自動的に検索して基板検査をすることができるので、検査用のＲＯＭの種類を間違えて基板に差してしまうようなミスの発生やＲＯＭの管理が繁雑になるという問題を解決することができ、なによりも、検査作業を簡単かつ高信頼性を持って行なうことができるようになる。
【００４３】
【発明の効果】
請求項１に記載の発明にあっては、基板の種類が基板ＩＤによって自動的に判別でき、基板の種類に応じた動作プログラムがＣＰＵに自動的に供給されるので、全ての種類の基板を自動的に検査することができるようになる。また、被検査基板のＣＰＵに予め書き込まれているＣＰＵ−ＩＤとＲＯＭに記憶されているＣＰＵ−ＩＤとを照合した結果、一致するＣＰＵ−ＩＤが存在しなかった場合には、当該ＲＯＭに記憶されている動作プログラムを当該被検査基板のＣＰＵに与える機能を有しているので、従来と同様にその基板に専用のＲＯＭを用いての検査をすることができるようになる。
【００４５】
請求項２に記載の発明にあっては、ＣＰＵにＮＯＰ命令を与えることによって、ＲＯＭのアドレスを１つずつインクリメントしているので、ＲＯＭのアドレスインクリメント用の回路を特別に設けることなく、基板ＩＤの照合を行なうことができるようになる。
【００４７】
請求項３に記載の発明は、被検査基板の種類に応じた動作プログラムを、当該被検査基板のＣＰＵにＮＯＰ命令を与えることによって、前記ＲＯＭから取り出して当該被検査基板のＣＰＵに与えるようにしたので、ＲＯＭのアドレスインクリメント用の回路を特別に設けることなく、ＲＯＭに記憶されている動作プログラムを読み出すことができるようになる。
【図面の簡単な説明】
【図１】本発明の基板検査装置の制御系のブロック図である。
【図２】図１に示したＲＯＭのメモリマップを示す図である。
【図３】検査ＲＯＭ使用時のＣＰＵの処理を示すフローチャートである。
【図４】検査ＲＯＭ使用時のＣＰＵの処理を示すフローチャートである。
【図５】ＣＰＬＤの処理を示すフローチャートである。
【図６】通常のＲＯＭ使用時のＣＰＵの処理を示すフローチャートである。
【符号の説明】
１０…ＣＰＵ、    １２…ＲＯＭ、
１４，１８…セレクタ、
１６…タイミングコントロール、
２０，２２…比較器、
３０…ＣＰＬＤ。
【図１】
0003629820.tif 000002
【図２】
0003629820.tif 000003
【図３】
0003629820.tif 000004
【図４】
0003629820.tif 000005
【図５】
0003629820.tif 000006
【図６】
0003629820.tif 000007