(57)【特許請求の範囲】
【請求項１】
スイッチ入力部にコネクション毎のバッファとバッファ間のパケット転送品質の公平性を満足するスケジューラを備え、スイッチ出力部に入力ポート別のバッファとバッファ間のパケット転送品質の公平性を満足するスケジューラを備え、スイッチ入力部にパケット到着時にパケット到着時間とパケット長を反映したタグを付与するパケットコントローラを備え、スイッチ部はスイッチ出力で入力方路別に到着するパケット内のタグを識別し、タグの若い順にセルを出力する機能を備える出力バッファを備える単位スイッチの多段接続で構成される可変長パケットスイッチであって、
スイッチ入力部のパケットコントローラはスイッチ到着パケットを固定長のセルに分割する手段を備え、前記パケットコントローラはパケットレベル（フレームレベル）で分割されたセルをスイッチ内のマルチルートに負荷分散するようにスイッチ内転送ルートを決定する手段を備え、単位スイッチは同一フレームを構成するセルを同一の優先順位でスイッチ出力に送出する手段を備えることを特徴とする可変長パケットスイッチ。
【請求項２】
請求項１記載の可変長パケットスイッチであって、スイッチ入力部のパケットコントローラがパケットレベルの負荷分散を行うときに、スイッチ毎のスイッチ入力部に分散的に負荷分配履歴テーブルを参照し、各スイッチ部が分散的にパケットレベルで負荷分散を行う手段を備えたことを特徴とする可変長パケットスイッチ。
【請求項３】
請求項１又は２記載の可変長パケットスイッチであって、単位スイッチは出力ポート部の出力バッファに入力ポート別に到来するパケットを識別し、出力バッファ部のキュー長情報をもとに到来するパケットをパケットレベルで格納・廃棄する手段を備えることを特徴とする可変長パケットスイッチ。
【請求項４】
請求項１、２又は３記載の可変長パケットスイッチであって、パケットコントローラが付与するタグはパケットのスイッチ到着時刻＋パケット長を反映した値を持つことを特徴とする可変長パケットスイッチ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は可変長パケットの大容量パケットスイッチング技術に関する。特に、単位パケットスイッチをトラヒック需要に応じて、マルチステージで接続しスイッチサイズをスケーラブルに変更可能なスイッチ構成技術に関する。また多段パケットスイッチを構成しても、スイッチ内でパケットブロックが発生せずに高スループットでパケットを転送可能とするスイッチ内パケット転送技術と、スイッチ内で瞬間的にパケットブロックが発生しても、パケットレベルの通信品質を満足するためのスイッチ内パケットバッファリング技術に関する。
【０００２】
本発明技術を用いれば、高速ＩＰネットワークでＱｏｓを保証したＩＰ転送を保証できる。
【０００３】
【従来の技術】
スイッチのスループットを拡大するには、まず始めに単位スイッチを構成し、単位スイッチをマルチステージで拡張する方法が広く知られている。従来のパケットスイッチング技術では、パケットレベルのスイッチングを行う単位スイッチを用いてスイッチをマルチステージ接続してスイッチサイズを拡張していた。このため、スイッチ内の各単位スイッチ毎にはパケットレベルのスイッチングを行う必要があった。しかも、単位パケットスイッチでは、同一出力方路に対してより転送時間が短くて済む短パケットが存在しても、長パケットの転送が短パケットの転送を邪魔する「ヘッドオブラインブロッキング」効果のために、短パケットの転送遅延が増大し、単位パケットスイッチのスループットが伸びないという問題が存在した。この状況は単位スイッチを多段接続するマルチステージスイッチではより顕著となり、単にパケットスイッチを多段接続してスイッチサイズを拡大しただけでは、各ステージの単位スイッチでパケット転送ブロックが生じ、スイッチスループットの低下を招くだけでなく、転送されるパケットのパケット転送遅延時間特性が優れないという問題が存在した。このように単なるパケットスイッチの多段接続ではトラヒック特性の優れる大規模パケットスイッチを構成することはできない。さらに、スイッチ内においてマルチルートでパケット転送するときにパケットの転送ルートのスケジューリングに失敗するとスイッチ内の負荷分散に失敗し、マルチルート内で分配負荷のアンバランスが発生し、入出力ポートに空き帯域が存在しても、スイッチ内で高負荷ポイントが発生し、パケットブロックが多発するブロッキングが発生する問題があった。また、このような状況を防止するためにスイッチ内でパケット毎に転送ルートを変更してスイッチ内分配負荷バランスをとることも考えられるが、スイッチ出力後にパケット順序が逆転してしまう問題が存在した。
【０００４】
【発明が解決しようとする課題】
本発明は上記の事情に鑑みてなされたもので、パケットをセルレベルで処理する単位セルスイッチを基本とし、基本スイッチをマルチステージで接続することでスイッチサイズをスケーラブルに変更可能なパケットスイッチを提供することを第一の目的とする。さらに従来のマルチステージパケットスイッチでは困難であった、スイッチング特性の優れるマルチステージパケットスイッチを実現するスイッチ構成技術を提供することを第二の目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために本発明は、スイッチ入力部にコネクション毎のバッファとバッファ間のパケット転送品質の公平性を満足するスケジューラを備え、スイッチ出力部に入力ポート別のバッファとバッファ間のパケット転送品質の公平性を満足するスケジューラを備え、スイッチ入力部にパケット到着時にパケット到着時間とパケット長を反映したタグを付与するパケットコントローラを備え、スイッチ部はスイッチ出力で入力方路別に到着するパケット内のタグを識別し、タグの若い順にセルを出力する機能を備える出力バッファを備える単位スイッチの多段接続で構成される可変長パケットスイッチであって、スイッチ入力部のパケットコントローラはスイッチ到着パケットを固定長のセルに分割する手段を備え、前記パケットコントローラはパケットレベル（フレームレベル）で分割されたセルをスイッチ内のマルチルートに負荷分散するようにスイッチ内転送ルートを決定する手段を備え、単位スイッチは同一フレームを構成するセルを同一の優先順位でスイッチ出力に送出する手段を備えることを特徴とするものである。
【０００７】
また本発明は、前記可変長パケットスイッチであって、パケットコントローラが付与するタグはパケットのスイッチ到着時刻＋パケット長を反映した値を持つことを特徴とするものである。
【０００９】
また本発明は、前記可変長パケットスイッチであって、スイッチ入力部のパケットコントローラがパケットレベルの負荷分散を行うときに、スイッチ毎のスイッチ入力部に分散的に負荷分配履歴テーブルを参照し、各スイッチ部が分散的にパケットレベルで負荷分散を行う手段を備えたことを特徴とするものである。
【００１０】
また本発明は、前記可変長パケットスイッチであって、単位スイッチは出力ポート部の出力バッファに入力ポート別に到来するパケットを識別し、出力バッファ部のキュー長情報をもとに到来するパケットをパケットレベルで格納・廃棄する手段を備えることを特徴とするものである。
【００１１】
本発明は、可変長のパケットをマルチステージ環境下で高性能にスイッチングするパケットスイッチング技術である。スイッチ内でパケットの長さを意識したスケジューリングを行うことでヘッドオブラインブロッキングによるスイッチング特性の劣化を防止できることが第一の主要な特徴である。またスイッチ内の分配負荷をバランスし、パケットスループットをあげるために、スイッチ内でパケットレベルのルート制御を行い負荷分配を行う。このため同一コネクション内のパケット転送ルートが異なり、スイッチ出力部でパケット順序逆転が発生する可能性がある。しかしながら、本発明ではスイッチを構成する単位スイッチがパケットのスイッチ到着時刻とパケット長を反映したパケット内のタグによりパケットの順序制御を行いながらスイッチングを行う機構を持つため、パケット転送順序を保証しながらパケットスループットに優れるパケットスイッチを実現可能である。この点が本発明の第二の主要な特徴である。さらに、本発明のスイッチはスイッチ内ではパケットレベルのデータ転送を行わず、パケットを固定長のセルに分割してセルレベルのデータ転送を行う。このとき各ステージのバッファが連携してパケット順序制御を実行するために、同一パケットを構成するセルがマルチステージ間のバッファを共有しながらスイッチング可能となる。その結果、各ステージのバッファで一度パケットを構成する全セルの到着を待ってからスイッチングする必要がなくなるのでパケット転送特性に優れるスイッチを実現できる。しかもスイッチ内でセルレベルの転送を行ってもフレームレベルのブロック転送を行っているため、バッファ部でパケットレベルのバッファ格納・廃棄制御が可能となるためパケット転送品質にすぐれるスイッチを実現できる。これが本発明の第三の主要な特徴である。
【００１２】
つまり、本発明ではマルチステージでスイッチサイズをスケーラブルに拡張可能で、マルチステージ環境下でパケット転送を行ってもパケットスループット、転送品質に優れるパケットスイッチングを行うことが可能である。従来の技術とはスイッチ内でパケットを構成するフレームをセルに分割し、フレームレベルのマルチルートのブロック転送を行いながらも、フレームの長さ、スイッチ到着時刻を意識したタグを用いてスイッチ内でフレームの順序制御を行いながらセル転送する手段を備えるために、簡単なスケジューリングアルゴリズムでスケーラブルな大容量パケットスイッチを提供できる点が大きく異なる。
【００１３】
【発明の実施の形態】
以下図面を参照して本発明の実施形態例を詳細に説明する。
【００１４】
図１は本発明で想定するパケット転送品質を満足するパケットスイッチアーキテクチャである。本アーキテクチャでは、まず始めにスイッチ入力部にスイッチに収容するコネクション毎のパケット転送品質の公平性を満足するために、コネクション単位のバッファ１が配置されている。ネットワークを転送されたパケットは一度、このバッファ１に取り込まれる。そこでコネクション間のパケット転送品質に偏りが無いようにスケジューラ２によりスケジューリングされてスイッチ部３に転送される。スイッチ部３では優れたスイッチング特性を実現するために、またスイッチ部３のハードウエア構成を簡単にするために、セルレベルのスイッチングを行うことになっている。このため、スイッチ入力部ではコネクション毎のバッファ１からパケットレベルでデータを転送すると同時に、パケットを固定長のセルに分割してスイッチ部３に転送する。その後、セルはスイッチ部３内でパケットを構成するフレーム単位のブロックでセル転送される。スイッチ出力部では異なる入力ポートから到来するセルのインタリーブを避けるために入力ポート別のバッファ４でバッファリングされる。バッファ４内にパケットを構成するセルが全て到着するとパケットに組み立てられる。パケット組み上げが終了すると入力ポート間でパケット転送の公平性を保つため、バッファ４の出力に備えられたスケジューラ５でパケットスケジューリングが行われる。スイッチ入力部のコネクション毎のパケットスケジューリング、出力部の入力ポート別のスケジューリングの２つの階層化されたスケジューリングの組み合わせにより、同一リンク内でパケットを転送するコネクション間のフェアネスを満足しながらスイッチングが可能となる。
【００１５】
図２に本発明実施形態例のパケットスイッチアーキテクチャを示す。スイッチは入力インタフェース部（パーＶＣバッファ、パケット／セル分解部）１１、パケットタグ付与部１２、パケットルート選択部１３、単位スイッチ（入力ポート別バッファ１６、パケット順序スケジューラ１７）１４、出力インタフェース（パケット組立て部）１５から構成される。入力インタフェース部１１ではパケットが入力されるとコネクション毎のキューイングを行い、コネクション毎のパケット転送品質の公平性を保つようにパケットスケジューリングを行う。スケジューリングされたパケットはその後、セルに分割されてスイッチ部へパケットを構成するフレーム単位でブロックセル転送される。ブロック転送されたセルはパケットタグ付与部１２に入力される。パケットタグ付与部１２ではパケットのスイッチ到着時刻とパケットの長さを反映したタグをパケットを構成するセルに付与して入力セルをパケットルート選択部１３に送信する。パケットルート選択部１３ではスイッチ内でパケットレベルのマルチルート分配によってスイッチ内の分配負荷をバランスするために、入力パケットのルートを決定し、そのルート情報を反映した第二のタグをセルに付与する。こうして、入力セルはスイッチに転送される。この例ではパケット／セル分解機能を入力インタフェース部１１に配置するものとして説明を行ったが、この機能はパケットタグ付与部１２、パケットルート選択部１３のいずれに配置することも可能である。
【００１６】
スイッチに転送されたセルは単位スイッチ１４に入力される。単位スイッチ１４に入力されたフレーム単位のセルブロックはまず始めにパケットルート選択部１３によって選択されたセルの宛先情報にしたがってスイッチ内転送ルートに対応する２段目スイッチに接続される出力ポートにバッファリングされる。このバッファ部ではパケットタグ付与部で付与されたタグ情報によりタグの値の小さいパケットを構成するセルからパケット単位で２段目スイッチへ転送される。スイッチ２段目に転送されたセルは次にパケットの宛先にしたがって対応する３段目スイッチに接続される出力ポートのバッファに転送され、同様にタグに従ってパケット順序を並び替えながらパケット単位で３段目スイッチに転送される。こうしてスイッチ３段目に到達したフレーム単位のセルはパケットの宛先に従って出力ポート部のバッファに転送され、やはり同様にタグに従ってパケット順序を並び替えながら出力リンクに転送される。以上説明したように、任意の出力リンクに接続される入力ポート別の出力バッファを有する３段目スイッチは階層的にスイッチ２段目の入力ポート別出力バッファに接続され、スイッチ２段目の入力ポート別出力バッファを有する２段目スイッチは階層的にスイッチ１段目の入力ポート別出力バッファに接続され、それぞれのバッファで入力ポート間のパケットレベルの順序制御を行いながらスイッチ内で転送されるため、スイッチ出力で確実にパケット順序が保証されてスイッチングされてくる。パケット順序が保証されると、パケットを構成する一連のセルのブロックは出力インタフェース１５に到達しパケットにくみ上げられて出力リンクに転送される。
【００１７】
次に、本発明スイッチを構成する基本ブロックの動作について説明する。図３は図２のパケットタグ付与部１２の動作を説明する図である。パケットタグ付与部はスイッチ入力部に配置されている。さらに全てのパケットタグ付与部には同期したクロックが入力されていることが望ましい。またこのクロックの周期はスイッチ内部の固定長のセル時間を基準にしていることがのぞましい。こうすることでパケットタグ付与部に入力したパケットに、スイッチ到着時刻を全入力で同期して付与可能となる。図３の例では、時刻Ｔ１に長さＬ１を持つパケットが到着し、時刻Ｔ２に長さＬ２，Ｌ４を持つパケットが到着している。ここでパケットタグ付与部で付与されるタグの値は（パケット到着時刻＋パケット長）をセル時刻であらわしたものがのぞましい。たとえば、図３のように時刻Ｔ１（セル）セル時間にパケットを転送するのにスイッチ内の処理速度換算でＬ１（セル）時間要するパケットが到着した場合には、パケットに付与されるタグは（Ｔ１＋Ｌ１）となる。従ってこの図の例でわかるように、同一時刻Ｔ２に到着したパケットであっても、Ｌ２，Ｌ４と異なるパケット長をもつパケットには異なるタグが付与される。Ｌ２＜Ｌ４の場合には、Ｌ２に付与されるタグの値の方が小さくなる。次に、図２のパケットルート選択部１３の動作を図４、図５を用いて説明する。図４はパケットルート選択部の動作例を示す。パケットルート選択部ではパケットが到着するとパケット毎にスイッチ内に分配するルートを決定する。パケットの転送ルートが決定するとパケットルート選択部ではルートＲ１〜ＲＮまでのルートに現在分配している平均分配レートを計算する。この分配レートは平均ΔＴ間のパケット分配履歴負荷（ＤＬ：Ｄｉｓｔｒｉｂｕｔｅｄ  Ｌｏａｄ）を表す。このため、ΔＴセル時間内に当該ルートで転送したパケット長ｌｓの和（セル時間）をΔＴで割った値となる。このΔＴはスイッチ内のパケット滞在時間を反映して決定される。また、平均分配レートはΔＴ時間の幅を持ったスライディングウインドウ（Ｓｌｉｄｉｎｇ  ｗｉｎｄｏｗ）方式によって計算される。各スイッチ入力部に配置されたパケットルート選択部で平均分配レートが計算されると、ルート選択部では計算した分配レートを分配履歴テーブルに保持し、このテーブルの値にしたがってパケットのスイッチ内ルートを決定する。図５にルート選択アルゴリズムを示す。図５にあるようにルート選択部にパケットが到着すると、ルート選択部はパケットの宛て先グループを判別する。パケットの宛て先グループとはステージ３段目のスイッチ位置をあらわしている。たとえばＮ×Ｎの単位スイッチで３段構成をとる場合には、Ｎ個の３段スイッチが存在し、それぞれ宛て先＃１〜＃Ｎ、＃Ｎ＋１〜＃２Ｎ、…、＃Ｎ×（Ｎ−１）＋１〜＃Ｎ×ＮにＮ個のスイッチが対応する。この宛て先に対応して、本発明スイッチではＮ通り（スイッチ２段目のスイッチ数、どの２段目スイッチを経由して宛て先に到達するかを決める）のスイッチ内ルートが存在する。そこで先に説明した、分配履歴計算では、ルートＲ１〜ＲＮまでの分配履歴負荷：ＤＬ（Ｒｋ）を宛て先グループ別に計算し、保持している。パケットの宛て先グループが判別されると、���て先グループ内でＤＬ（Ｒｋ）が最小となるルートを検索する。このとき、ＤＬ（Ｒｋ）が最小のルートを選択すれば、パケットはウインドサイズΔ間で最大の平均残余帯域を持つルートを使ってスイッチングされることを意味している。この検索の結果、検索されたルートが一つの場合にはこのルートを用いてパケットが転送され、複数のルートが検索された場合には等確率でルートを決定する。ルートが決定されると、ルート選択部は決定されたルートの分配履歴テーブルの分配負荷を転送するパケットのウインドウΔ内の幅を基準にして更新する。例えばΔ内でＬ分のパケット幅をもっていれば、Ｌ／Δの値をＤＬ値に加える。このようにして、ルート選択部は平均利用帯域が最小のルートからパケットレベルで負荷を積み上げていくので、スイッチ内のルート間の分配負荷が平滑化され、スイッチ内のブロッキングを防止することが可能となる。
【００１８】
次に、図２の単位スイッチ１４に配置される、パケット順序スケジューラ１７の機能・動作について説明する。図６（ａ）はパケット順序スケジューラの機能ブロック図、図６（ｂ）は同じく動作アルゴリズムをあらわしている。図６に示すようにパケット順序スケジューラは各スイッチ出力部に配置され、入力ポート別のバッファ１６とこれらのバッファ１６からのパケット送出をスケジューリングするスケジューラ１７から構成される。つまり、スイッチに入力されたパケットは、まず始めに宛て先を判別され、宛て先に応じた出力ポートに転送され、入力ポート別にバッファリングされる。たとえば、入力＃３ポートから出力＃４ポートにパケットが転送される場合には、当該パケットは出力＃４ポートに配置された入力＃３用のバッファに格納される。入力ポート別に格納されたバッファは次にのべるスケジューリングアルゴリズムにより、スケジュールされ出力リンクに出力される。次にスケジューリングアルゴリズムを説明する。スケジューラ１７はセル送出時に送出セルのパケット内位置を判定する。これはスイッチ内ではパケットレベルの転送を行わずに、セルレベルの転送を行うために必要な操作である。判定したセルがパケットを構成する最終セルでない場合には、送出セルは現在セルスケジューリング中の同一パケットを構成するセルであることが保証されるので継続して送出される。パケットを構成する最終セルの場合には、当該セルを送出すればパケットの送出が完了することになるので、あらたにバッファ内のパケットを検出し、セル到着のあるバッファからパケット長Ｌ＋パケット時間Ｔ（到着時刻）を反映したタグを抽出し、タグの値が最小の一番若いセルが存在するバッファを検索する。検索結果が複数ある場合にはパケット時間最小のバッファを選択する。その後、スケジューラは当該セルが格納されているバッファからセルを送出する。この操作を繰り返し行うことにより、単位スイッチではパケット到着時刻の若い順に、しかもパケットの短いものが優先されてスイッチングされる。図７にパケット順序スケジューラ動作を示す。セルの一番上に示された値がタグで、２番目の値がスイッチ到着時刻、３番目の値がパケット長をあらわす。この図よりわかるように、セルスケジューラはタグの順序によってセルの送出をコントロールしていて、タグ１２を持つセルのように、バッファ内にパケットを構成するセルがすべて蓄積されていない場合でもセルスケジューリングが可能となる構造となっている。したがって、パケットを構成するセルが多段スイッチ環境下で複数のステージに渡ってバッファを共有できるメリットがある。この効果によりセル転送遅延時間特性（パケット転送遅延時間特性）の優れるパケットスイッチが実現できる。図８にスイッチ全体でパケット順序をスケジューリングする動作を示す。単位スイッチ１４のスイッチ入力部でスイッチ内負荷バランスを考慮してパケットレベルのマルチルートスイッチングを行う。マルチルートでスイッチングされた同一のパケットを構成するセルは前記同一のタグを保持しタグにしたがって、単位スイッチ１４で入力ポートが交わるスイッチ出力ポートでパケットレベルの順序制御されてスケジューリングされる。したがって、同一入力ポートから送出された、同一宛て先行きのパケットが本発明のスイッチ内でマルチルートでスイッチングされても、同一出力リンクに交わるときに順序制御されるため、パケット順序制御が実行されてスイッチングされる。しかも前記、パケットスケジューラが論理的にスイッチ全体で連携して動作し、しかもセルレベルのスケジューリングを分散的に実行するため、スイッチ全体でパケット順序スケジュールを連携して実行できる。
【００１９】
以上説明した基本アーキテクチャによって本発明スイッチはノンブロックのマルチステージパケットスイッチとなるが、スイッチに到着するパケットのトラヒックパタンの間欠的なゆらぎによってはルート選択部が完全に負荷分散できない可能性が存在する。この場合には、スイッチ内のマルチルート内で負荷分配の偏りが間欠的に発生する可能性があるので、高負荷に陥ったルート内のバッファでは、余分トラヒックを廃棄する制御が必要となる。そこで本発明ではスイッチ出力部の入力ポート別のバッファ前段にバッファ格納を制御するバッファマネジャーを配置する。図９に本発明で実施するパケットを意識したセル廃棄制御を説明する。提案するバッファマネジャーは入力ポート別のバッファ部のキュー長と出力ポート全体のトータルキュー長を監視することにより、当該リンクの負荷を推定し、負荷状態に応じて、パケットレベルのセル格納・廃棄を入力ポート別のバッファに対して行う。図１０に本発明で搭載するキュー長監視の例を示す。バッファマネジャーは入力別バッファ１６のキュー長、ｑｌｅｎ１，ｑｌｅｎ２，…ｑｌｅｎｓを監視する。この監視結果から個別バッファ１６毎の負荷状態、ｑｌｅｎ１＋ｑｌｅｎ２＋…ｑｌｅｎｓの和から出力ポート全体の負荷を推定する。図１１（ａ），（ｂ）にバッファ格納フローを説明する。図１１（ａ）に示すように、パケットを構成するセルが到着するとバッファマネジャーは出力ポート全体の平均キュー長を計算する。次に計算された平均キュー長が最低閾値ＴＨｍｉｎ  を超えるかどうかを判断する。閾値を超えない場合は入力別バッファ処理へ移行し、超える場合はキュー長を再び最大閾値ＴＨｍａｘ  と比較する。この結果、キュー長が閾値を超えていたらパケットを必ず廃棄し、超えていなければ、パケット格納確率Ｐａを計算する。その後、この格納確率Ｐａで入力別バッファ処理に移行しこの処理過程でパケットを格納・廃棄する。また、（１−格納確率）でパケットを廃棄する。この格納確率はパケット長の関数となっており、パケット長が最低閾値に等しい場合には１となり、最大閾値に等しい場合には０となる。ここでいう入力別バッファ処理は図１１（ｂ）に示すように基本的に図１１（ａ）のフローと同一のフロー処理となっている。このように、出力バッファ全体、個別バッファ毎の２段階のキュー長判定に基づいて、確率的にバッファ格納・廃棄処理を行うため、スイッチ全体でパケット転送処理能力を向上させることが可能となっている。
【００２０】
このようにスイッチ全体で負荷分散、分配負荷補正機能を搭載しているため、スイッチング特性に優れるマルチステージパケットスイッチを構成することが可能となっている。
【００２１】
また本発明スイッチでは図１２に示すように、スイッチ内に分散的に配置されたスケジューラが、スイッチ入力部でＶＣ毎の公平なキューイング、スイッチ内部でポート毎の公平なキューイングを階層的に行っているために、スイッチ出力リンクでコネクション毎の十分な公平性を保った優先制御が実行可能なため、ＩＰパケットレベルのＱｏｓ保証をサポート可能なスイッチアーキテクチャとなっている。
【００２２】
また本発明のスイッチではスイッチ内でセルレベルのスイッチ転送を行っているために図１３に示すように、同一のシステム内にＡＴＭ  ＶＣコネクション、ＩＰコネクションを混在させて収容することが可能となっている。
【００２３】
【発明の効果】
以上説明したように、本発明のマルチステージパケットスイッチング技術を採用すれば、基本スイッチを単位とした多段接続によりスケーラブルにマルチステージスイッチを構成しスイッチサイズを大容量化できる。しかも、スイッチ内でセルレベルの転送を行うのでスイッチング特性にすぐれ、バッファ部でパケットを意識した廃棄制御を実行するのでパケットスループットもすぐれる。またマルチステージ環境下でコネクション毎の公平なスケジューリングを分散的に実行するためＩＰ−Ｑｏｓを保証できるスイッチアーキテクチャとなっている。つまり、本発明スイッチを用いれば、ＩＰ−Ｑｏｓをサポートした、スイッチング特性の優れる、大容量のパケットスイッチを経済的に提供できる。
【図面の簡単な説明】
【図１】本発明で想定するパケット転送品質を満足するパケットスイッチアーキテクチャを示すブロック図である。
【図２】本発明の実施形態例に係るパケットスイッチアーキテクチャを示すブロック図である。
【図３】図２のパケットタグ付与部の動作を説明する説明図である。
【図４】図２のパケットルート選択部の動作例を示す説明図である。
【図５】図２のパケットルート選択部のルート選択アルゴリズムを示すフローチャートである。
【図６】（ａ）は図２のパケット順序スケジューラの機能ブロック図、（ｂ）は同じく動作アルゴリズムのフローチャートである。
【図７】図２のパケット順序スケジューラの動作を示すブロック図である。
【図８】本発明の実施形態例に係るスイッチ全体でパケット順序をスケジューリングする動作を示すブロック図である。
【図９】本発明で実施するパケットを意識したセル廃棄制御を説明する説明図である。
【図１０】本発明で搭載するキュー長監視の例を示す説明図である。
【図１１】本発明の実施形態例に係るバッファ格納フローを説明するフローチャートである。
【図１２】本発明の実施形態例に係るパケットを意識した階層的セルスケジューリング法を示す説明図である。
【図１３】本発明の実施形態例に係るＡＴＭ，ＩＰ混在収容を示すブロック図である。
【符号の説明】
１  バッファ
２  スケジューラ
３  スイッチ部
４  バッファ
５  スケジューラ
１１  入力インタフェース部
１２  パケットタグ付与部
１３パケットルート選択部
１４  単位スイッチ
１５  出力インタフェース
１６  入力ポート別バッファ
１７  パケット順序スケジューラ
【図１】
0003634992.tif 000002
【図２】
0003634992.tif 000003
【図３】
0003634992.tif 000004
【図４】
0003634992.tif 000005
【図５】
0003634992.tif 000006
【図６】
0003634992.tif 000007
【図７】
0003634992.tif 000008
【図８】
0003634992.tif 000009
【図９】
0003634992.tif 000010
【図１０】
0003634992.tif 000011
【図１１】
0003634992.tif 000012
【図１２】
0003634992.tif 000013
【図１３】
0003634992.tif 000014