(57)【特許請求の範囲】
【請求項１】
複数のコモン電極および複数のセグメント電極の各々の交点にそれぞれ形成される複数の画素を有し、前記複数の画素の各々に印加される電圧によって各画素の電気光学材料の配列状態が制御される表示部を、Ｌ（Ｌ≧２）本のコモン電極を順次同時に選択しながら駆動する表示駆動装置において、
Ｌ本のコモン電極を同時に選択する走査信号を前記複数のコモン電極の各々に供給するコモン電極駆動手段と、
データ信号を前記複数のセグメント電極の各々に供給するセグメント電極駆動手段と、
前記複数のセグメント電極の各１本毎にそれぞれＮビットの表示データが同時に読み出される記憶手段と、
前記記憶手段から同時に読み出されたＮビットの表示データを、所定ビット毎に分割してデコードする複数のサブデコーダを有し、前記複数のサブデコーダから前記各１本のセグメント電極に印加される電圧を出力するデコーダと、
を有し、
前記Ｎビットの表示データのうち、各画素の階調値を２進数で示した時に同一桁に属する各画素のデータが、前記記憶手段にて連続するカラムアドレスに記憶され、かつ、連続するＮ／ｎ（ｎ≧２）個のカラムアドレス毎に一つのサブデコーダが設けられ、
前記記憶手段に記憶されたＮビットの表示データが、各１本の前記セグメント電極上のＬ個の各画素の２A（Ａ＝Ｎ／Ｌ≧２）階調データである第１のモードでは、一水平走査期間内をＡ個に分割した期間の各々にて、前記複数のサブデコーダからの選ばれた一つのサブデコーダの出力電圧を出力し、
前記記憶手段に記憶されたＮビットの表示データが、ｎ×Ｌ個の各画素の２B（１≦Ｂ＝Ａ／ｎ）階調データである第２のモードでは、ｎ個の一水平走査期間の各々にて、前記複数のサブデコーダからの選ばれた一つのサブデコーダの出力電圧を出力することを特徴とする表示駆動装置。
【請求項２】
請求項１において、
前記第１のモードおよび前記第２のモードの一方を選択する端子を有することを特徴とする表示駆動装置。
【請求項３】
請求項１において、
前記表示データを外部より入力するインターフェース回路を有し、前記第１のモードおよび前記第２のモードの一方を選択するモード選択信号が前記インターフェース回路を介して入力されることを特徴とする表示駆動装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１のモードは、前記Ｎビットの表示データを、各１本の前記セグメント電極上のＬ個の各画素の２階調データとしたことを特徴とする表示駆動装置。
【請求項５】
請求項４において、
前記第２のモードは、前記Ｎビットの表示データが、２Ｌ個の各画素の４階調データであることを特徴とする表示駆動装置。
【請求項６】
請求項１乃至５のいずれかに記載の表示駆動装置を有することを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示駆動装置及びそれを用いた電気光学装置並びに電子機器に関する。
【０００２】
【背景技術】
近年の携帯電話、携帯情報端末またはゲーム装置などの電子機器に組み込まれ、画面表示制御を行なう表示駆動装置は、低価格化、低消費電力化および高画質化などといったそれぞれの目的に応じて使い分けられている。
【０００３】
このような表示駆動装置は、２階調表示、４階調表示、さらにはそれ以上の多階調表示など、階調数に合わせて個々に製造されている。
【０００４】
【発明が解決しようとする課題】
表示駆動装置において、上述した携帯電話、携帯情報端末およびゲーム装置などの電子機器のそれぞれに必要とされる階調表示は、使用目的あるいは用途によって異なっている。
【０００５】
また、近年、エンドユーザーからの要求に応えるため、あるいは、電子機器メーカーの販売戦略に応じて、階調数および表示容量などの仕様を変更した複数種の表示駆動装置を製造する必要がある。この場合、異なる仕様の表示駆動装置毎に部品を用意したりすることで、部品管理が煩雑となる。そればかりか、例えば、表示駆動装置の消費電力を低減させるような回路を組み込もうとした場合には、階調数の異なる個々の表示駆動装置について、設計や製造工程などを見直さざるをえないといった煩雑さがあった。
【０００６】
そこで、本発明の目的は、階調数を変更できる汎用性を高めた表示駆動装置およびそれを用いた電気光学装置並びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様は、複数のコモン電極および複数のセグメント電極の各々の交点にそれぞれ形成される複数の画素を有し、前記複数の画素の各々に印加される電圧によって各画素の電気光学材料の配列状態が制御される表示部を、Ｌ（Ｌ≧２）本のコモン電極を順次同時に選択しながら駆動する表示駆動装置において、Ｌ本のコモン電極を同時に選択する走査信号を前記複数のコモン電極の各々に供給するコモン電極駆動手段と、データ信号を前記複数のセグメント電極の各々に供給するセグメント電極駆動手段と、前記複数のセグメント電極の各１本毎にそれぞれＮビットの表示データが同時に読み出される記憶手段と、前記記憶手段から同時に読み出されたＮビットの表示データを、所定ビット毎に分割してデコードする複数のサブデコーダを有し、前記複数のサブデコーダから前記各１本のセグメント電極に印加される電圧を出力するデコーダとを有する。前記Ｎビットの表示データのうち、各画素の階調値を２進数で示した時に同一桁に属する各画素のデータが、前記記憶手段にて連続するカラムアドレスに記憶され、かつ、連続するＮ／ｎ（ｎ≧２）個のカラムアドレス毎に一つのサブデコーダが設けられる。前記記憶手段に記憶されたＮビットの表示データが、各１本の前記セグメント電極上のＬ個の各画素の２A（Ａ＝Ｎ／Ｌ≧２）階調データである第１のモードでは、一水平走査期間内をＡ個に分割した期間の各々にて、前記複数のサブデコーダからの選ばれた一つのサブデコーダの出力電圧を出力する。前記記憶手段に記憶されたＮビットの表示データが、ｎ×Ｌ個の各画素の２B（１≦Ｂ＝Ａ／ｎ）階調データである第２のモードでは、ｎ個の一水平走査期間の各々にて、前記複数のサブデコーダからの選ばれた一つのサブデコーダの出力電圧を出力する。
【０００８】
このようにして、第１、第２のモードの切り換えにより、各画素を２Ａまたは２Ｂ階調にて切り換えて表示駆動することができる。最も好適には、２階調表示モードまたは４階調表示モードにて切り換えて、表示駆動装置を動作させることができる。
【０００９】
この表示駆動装置は、前記第１のモードおよび前記第２のモードの一方を選択する端子を有することができる。この端子への接続状態によって、表示駆動装置を第１または第２のモードの一方にて動作させることができる。
【００１０】
これに代えて、表示データを外部より入力するインターフェース回路を設け、前記第１のモードおよび前記第２のモードの一方を選択するモード選択信号が前記インターフェース回路を介して入力されるようにしても良い。こうすると、モード選択信号に基づいて、一つの表示駆動装置を、第１または第２のモードにて選択的に切り換えて動作させることができる。
【００１１】
また、本発明に係る表示駆動装置は電気光学装置および電子機器に適用すれば、その汎用性を高めることができる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施形態について、図面を用いて詳細に説明する。
【００１３】
（表示駆動装置について）
図１に示すＩＣチップにて構成される表示駆動装置１０は、コモン駆動回路２０、セグメント駆動回路２２、デコーダ２４、表示データラッチ回路２６、表示データＲＡＭ３０、Ｉ／Ｏバッファ回路３２、ページアドレス回路３４、カラムアドレス回路３６、ＬＣＤ表示アドレス回路３８、表示タイミング発生回路４０、発振回路４２、ＭＰＵインターフェース回路５０および入出力バッファ５２など、液晶装置を駆動するために必要な装置を有して構成されている。
【００１４】
ＭＰＵインターフェース回路５０には、外部のＭＰＵ７０からの各種信号が入力されるための複数の入力端子を有している。この入力端子としては、チップセレクト端子、データ識別端子、データバスラッチ端子、データ取込み端子、リセット端子およびパラレル−シリアル入力切換え端子などが設けられている。
【００１５】
チップセレクト端子には、表示駆動装置１０がアクティブな状態であるか否かを決定する信号が供給される。データ識別端子には、ＭＰＵ７０から供給されるデータが、コマンドデータあるいは表示データのどちらであるかを識別する信号が供給される。データバスラッチ端子に信号が供給されると、データバス６０がラッチされ、データ信号がデータバス６０に出力される。データ取込み端子に信号が供給されると、データバス６０上のデータ信号が表示駆動装置の内部に取り込まれる。リセット端子に信号が供給されると、デフォルト値に設定される。入力切換え端子には、パラレルまたはシリアルデータのいずれか一方への入力切替えを行なう信号が入力される。
【００１６】
入出力バッファ５２には、入出力端子（例えばＮ＝８ビットの端子Ｄ０〜Ｄ７）が設けられている。この入出力端子Ｄ０〜Ｄ７を介して、外部のＭＰＵ７０によって処理されたコマンドデータおよび表示データのそれぞれが表示駆動装置１０に供給される。なお、ビット数Ｎについては、１バイト（８ビット）に限らず、１ワード（１６ビット）または１ロングワード（３２ビット）などに変更可能である。
【００１７】
以下には、ＭＰＵインターフェース５０に供給された各種信号による表示駆動装置１０内の動作の一例を示す。
【００１８】
データ識別端子に信号「０」が入力されることで、入出力バッファ５２にはコマンドデータが入力される。このコマンドデータはシリアルデータとして入出力バッファ５２に供給される。さらに、Ｎ＝８ビット分のシリアルデータが入出力バッファ５２にラッチされた後に、パラレルデータに変換されてコマンドデコーダ４４に供給される。同様に、データ識別端子に「１」が入力されると、入出力バッファ５２には表示データが入力される。この表示データもシリアルデータとして、入出力バッファ５２に供給される。さらに、８ビット分のシリアルデータが入出力バッファ５２にラッチされた後に、パラレルデータに変換されてデータバス６０にパラレルに送出される。コマンドデコーダ４４でデコードされたコマンドデータは、表示タイミング発生回路４０の動作コマンドとして用いられる他、表示データＲＡＭ３０に接続されたページアドレス回路３４およびカラムアドレス回路３６のそれぞれのアドレス指定などに用いられる。
【００１９】
ここで、ページアドレス回路３４およびカラムアドレス回路３６は、外部のＭＰＵ７０から表示データＲＡＭ３０にアクセスする場合にアドレス制御を行なう。
【００２０】
一方、データバス６０にラッチされたパラレルの表示データ（Ｎ＝８ビットデータ）は、表示データＲＡＭ３０のＩ／Ｏバッファ回路３２を介して、コマンドにより指定されたページ及びカラムの各アドレスに従って、表示データＲＡＭ３０内の対応するメモリセルの各々に書き込まれる。
【００２１】
表示タイミング発生回路４０には、クロック信号ＣＬ、極性反転化信号ＦＲおよび階調制御信号ＧＣＰなどが供給される。クロック信号ＣＬは、発振回路４２からの出力と階調制御信号ＧＣＰとに基づいて、表示タイミング発生回路４０にて生成することもできる。表示タイミング発生回路４０は、液晶パネルでの表示駆動に必要な各種タイミング信号を生成している。
【００２２】
ここで、クロック信号ＣＬは、液晶パネルの表示クロックとなる信号である。極性反転化信号ＦＲは、液晶パネルの各画素に印加される電圧の極性を、所定時間毎に変化させるための信号である。階調制御信号ＧＣＰは、階調の濃淡のレベルを制御するための信号である。
【００２３】
ここで、図３には、液晶パネルの構成を簡単に示してある。この液晶パネル２００には、コモン駆動回路２０により駆動されるコモン電極Ｙ１〜Ｙｉ（ｉは自然数）、およびセグメント駆動回路２２により駆動されるセグメント電極Ｘ１〜Ｘｊ（ｊは自然数）が配置されている。また、この交点に対応して画素が形成されている。
【００２４】
表示データＲＡＭ３０には、計ｉ×ｊ個のメモリ素子（メモリセル）を有しているが、そのメモリアドレス空間は、液晶パネル２００の表示アドレス空間と一致していない。なお、本実施形態では、ＳＲＡＭ（スタティック・ランダム・アクセスメモリ）をメモリセルに用いているが、ＤＲＡＭ（ダイナミック・ランダム・アクセスメモリ）などの記憶装置を適用してもよい。
【００２５】
（液晶表示パネルの表示空間とＲＡＭのアドレス空間）
本実施の形態の表示駆動装置１０は、ＭＬＳ（Ｍｕｌｔｉ  Ｌｉｎｅ  Ｓｅｌｅｃｔｉｏｎ）駆動により、液晶パネル２００を駆動している。ここで、ＭＬＳ駆動とは、Ｌ（Ｌ≧２）本のコモン電極（本実施形態ではＬ＝４本）を同時に選択する駆動法である。即ち、従来の線順次駆動では、１フレーム期間内に１回しか選択期間がない。このため、１つの選択期間と次の選択期間との間の時間間隔が１フレーム期間と長くなり、液晶での透過率が時間経過と共に低下してしまい、コントラストが低下する。これに対して、ＭＬＳ駆動法では、Ｌ本のコモン電極を同時に駆動することで、１フレーム期間中にＬ回の選択期間を設けることができる。このため、１つの選択期間と次の選択期間との間の時間間隔が短くなり、液晶での透過率の低下が抑えられ、コントラストが向上する。
【００２６】
図４に、例えば１６０×１２０の画素を有する液晶パネル２００の表示アドレス空間を示す。表示アドレスＡ１〜Ａ１６０はコモン電極Ｙ１上の１６０個の画素に対応し、他の表示アドレスに各コモン電極上の１６０個の画素に対応している。
【００２７】
４ライン同時選択のＭＬＳ駆動では、図４のＫ１、Ｋ２に示すように、第１の選択期間ではコモン電極Ｙ１〜Ｙ４が同時選択され、次の第２の選択期間では例えばコモン電極Ｙ５〜Ｙ８が同時選択される。以下、選択期間毎に４つのコモン電極の番号をシフトさせ、コモン電極Ｙ１１７〜Ｙ１２０が選択された後に、コモン電極Ｙ１まで戻って同様な動作を１フレーム期間中にさらに３回繰り返される。なお、同時選択されるコモン電極の数Ｌ、コモン電極の組み合わせ、コモン電極の選択の順番については、他に種々の変形実施が可能である。
【００２８】
また、図５及び図６に、図４の表示アドレス空間を有する液晶パネル２００内の表示データＲＡＭ３０のメモリアドレス空間をそれぞれ示す。図５と図６とは、同じメモリアドレス空間内に異なる階調表示のための表示データが格納されることを示している。
【００２９】
図５は、液晶パネル２００の各画素を４階調（１画素につき２ビット表示データ）で駆動する際の表示データＲＡＭ３０のメモリアドレス空間を示している。この場合、図４の表示アドレスＡ１に対応する表示データは、図５の２ビット表示データ（上位ビットａ１−１及び下位ビットａ１−２）である。そして、図５のメモリアドレス空間の１ライン上の表示データ（ａ１−１〜ｄ１６０−２）の各２つ（上位、下位ビットの組合わせ）が、図４の４ライン上の各表示アドレスの２ビットデータに対応している。よって、図５のメモリアドレス空間の１ワードライン上の表示データ（ａ１−１〜ｄ１６０−２）は、図４の表示アドレス空間のＫ１に示すように、第１の選択期間のみにて用いられる。換言すれば、ＭＰＵより供給されるＮビットデータを、同時選択されるＬ本のコモン電極と１本のセグメント電極との交点のＬ個の画素の２Ａ階調データとすると、Ａ＝Ｎ／Ｌが成立する。本実施例では、８（Ｎ＝８）ビットデータは、同時選択される４（Ｌ＝４）本のコモン電極と１本のセングメント電極との交点の４個の画素の２２（２Ａ＝２８／４＝４）階調データとなる
図６は、液晶パネル２００の各画素を２階調（１画素につき１ビット表示データ）で駆動する際の表示データＲＡＭ３０のメモリアドレス空間を示している。この場合、図４の表示アドレスＡ１に対応する表示データは、図６の１ビット表示データａ１である。そして、図６のメモリアドレス空間の１ライン上の表示データ（ａ１〜ｈ１６０）の各々が、図４の８ライン上の各表示アドレスの１ビットデータに対応している。よって、図６のメモリアドレス空間の１ワードライン上の表示データ（ａ１〜ｈ１６０）は、図４の表示アドレス空間のＫ１，Ｋ２に示すように、第１、第２の選択期間の双方にて用いられる。換言すれば、ＭＰＵより供給されるＮビットデータを、ｎ×Ｌ本のコモン電極と１本のセグメント電極との交点のｎ×Ｌ個の画素の２Ｂ階調データとすると、Ｂ＝Ａ／ｎが成立する。本実施例では、８（Ｎ＝８）ビットデータは、８個の画素の２１（２Ｂ＝２２／２＝２）階調データとなる。
【００３０】
この表示データＲＡＭ３０に記憶された表示データのうち、液晶パネル２００内の４本または８本のコモン電極に対応するメモリセルの情報の各々は、ＬＣＤ表示アドレス回路３８の制御に基づいて、順次、表示データラッチ回路２６に読み出される。この読み出しは、例えば階調制御信号ＧＣＰに基づいて実施できる。表示データラッチ回路２６には、図５及び図６に示すように、同時に読み出される８ビットデータをラッチするラッチ素子２６Ａを有する。この表示データは、表示タイミング発生回路４０から供給されるクロック信号ＣＬに基づいて、デコーダ２４に供給される。デコーダ２４は、図５及び図６に示すように、ラッチ素子２６Ａにてラッチされた８ビット表示データのうちの４ビット表示データをデコードする第１のサブデコーダ２４Ａと、他の４ビット表示データをデコードする第２のサブデコーダ２６Ｂとを有する。デコーダ２４によりデコードされた表示データは、セグメント駆動回路２２にて、液晶パネルの駆動に必要なレベルの電圧に変換され、セグメント電極Ｘ１〜Ｘｊの各々に供給される。これと対応して、コモン駆動回路２０により、順次、４本のコモン電極が選択されていく。
【００３１】
（４階調表示モードでの動作について）
本実施形態において、表示駆動装置１０は、供給された表示データや各種信号に基づいて、複数のコモン電極が１水平走査期間（１選択期間）毎に選択されて駆動されるＭＬＳ駆動がなされる。
【００３２】
このＭＬＳ駆動に基づいた液晶装置においては、１水平走査期間（１Ｈ）が表示データのビット数に対応して分割され、複数の期間が生成される。例えば、２Ａ＝４階調表示を行なう場合には、Ａ＝２ビットの表示データで全ての階調を表現できる。このとき、１水平走査期間（１Ｈ）は２（Ａ＝２）分割される。なお、２Ａ＝８階調を表示する場合には、Ａ＝３ビットの表示データで表現でき、１水平走査期間は３（Ａ＝３）分割される。分割された各期間の時間幅（重み付け）を調整することで、さらに詳細な階調調整を行う。
【００３３】
以下に、４本のコモン電極を同時選択するＭＬＳ駆動の液晶装置において、４階調表示可能な表示駆動装置の表示モードを切換えて、２階調表示可能な表示駆動装置として利用する場合の動作を、図２のタイミングチャートを用いて説明する。
【００３４】
図２（ａ）は、４階調表示を行なう表示モード切換え前の表示駆動装置のタイミングチャートを示している。このとき、図５に示すように、１画素に２ビットの表示データが対応している。すなわち、表示データＲＡＭ３０内に配置されたページアドレス［０］、カラムアドレス［０］の８個のメモリセルの各々には、図５に示すように、ＭＰＵ７０から、各２ビットで形成された４画素分の８ビット表示データ（ａ１−１，ｄ１−２）が供給されることになる。
【００３５】
表示データＲＡＭ３０に蓄積された１ワードラインに対応した表示データは、時刻ｔ０において、データ読み込み信号によって表示データラッチ回路２６に読み出され、デコーダ２４にてデコードされる。なお、データ読み込み信号と階調制御信号ＧＣＰが液晶装置に供給されるタイミングは、共に時刻ｔ０に設定されているが、互いに異なるタイミングに設定してもよい。
【００３６】
４階調表示制御を行なうときは、クロック信号ＣＬの立下りタイミングである時刻ｔ１から時刻ｔ２までの期間である１水平走査期間（１Ｈ）を、階調制御信号ＧＣＰによって例えば２：１に重み付けして分割する。ここで、ｔ１〜ｔａ期間をＰ１期間、ｔａ〜ｔ２期間をＰ２期間と定義する。Ｐ１期間では、例えば画素Ａ１の上位ビットの階調値として、４画素の表示データの上位ビット（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデータａ１−１，ｂ１−１，ｃ１−１，ｄ１−１）を用いて、第１のサブデコーダ２４ＡにてＭＬＳ演算でデコードされ、そのデコード値に応じた駆動電位が出力される。同様に、Ｐ２期間では、例えば画素Ａ１の下位ビットの階調値として、４ラインの表示データの下位ビット（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデータａ１−２，ｂ１−２，ｃ１−２，ｄ１−２）を用いて、第２のサブデコーダ２４ＢにてＭＬＳ演算でデコードされ、そのデコード値に応じた駆動電位を出力する。このように１水平走査期間（１Ｈ）内に、表示データの上位ビットおよび下位ビットのそれぞれについてＭＬＳ演算を行なった駆動電位を生成し、それに基づいてセグメント駆動回路２２にて駆動電位を選択して供給する。これにより、各画素に印加される実効値電圧が制御されて、階調表示駆動が行なわれる。例えば、階調出力「３」では、Ｐ１，Ｐ２期間共にオン電圧が印加され、逆に、階調出力「０」では、Ｐ１，Ｐ２期間共にオン電圧は印加されない。なお、ノーマリーホワイトの液晶パネルでは、階調出力「３」のときは、黒が認識されることになる。
【００３７】
このように、液晶パネル内の４本のコモン電極に対応する画素のそれぞれに、階調出力「０」〜「３」のいずれかを示すための電圧が印加される。
【００３８】
なお、ここでは階調制御信号ＧＣＰによって一水平走査期間を２：１の比率に重み付けを設定しているが、この比率は液晶パネルなどの階調表示状態に合わせて、適宜設定可能である。
【００３９】
（２階調表示モードでの動作について）
図２（ｂ）は、２階調表示を行なう表示モード切換え後の表示駆動装置のタイミングチャートを示している。このとき、図６に示すように、１画素に１ビットの表示データが対応している。すなわち、表示データＲＡＭ３０内に配置されたページアドレス［０］、カラムアドレス［０］の８個のメモリセルの各々には、図５に示すように、ＭＰＵ７０から、各１ビットの８画素分の８ビット表示データ（ａ１〜ｈ１）が供給されることになる。なお、この２階調表示モードでも、外部のＭＰＵ７０からはＭＰＵインターフェース５０を介して、４階調表示モード時と同じビット数である８ビットを有する表示データが、順次、表示データＲＡＭ３０に供給される。
【００４０】
４階調表示モードと同じく時刻ｔ０において、ＬＣＤ表示アドレス回路３８によりアドレスが指定されることによって、図６に示す１ワードライン上の表示データ（ａ１〜ｈ１６０）が表示データＲＡＭ３０から読み出され、表示データラッチ回路２６にラッチされる。
【００４１】
この１ビットで形成され２階調表示のための各表示データは、時刻ｔ０の読み出し信号に基づいて、液晶パネル２００の２水平走査期間（８ライン駆動分）に対応するデータが、表示データラッチ回路２６にラッチされ、デコーダ２４にてデコードされる。この後、時刻ｔ１に供給されるクロック信号ＣＬに基づいて、デコーダ２４の出力に基づく階調電位が、第１の選択期間に亘ってセグメント駆動回路２２より出力される。ここで、デコーダ２４の第１のサブデコーダ２４Ａにて、第１の選択期間に同時選択されるコモン電極Ｙ１〜Ｙ４に対応する表示データａ１〜ｄ１６０がデコードされている。第１の選択期間では、この第１のサブデコーダ２４Ａからのデコード値に基づいて、セグメント駆動回路２２より階調電位が出力される。
【００４２】
次のクロック信号ＣＬの出力タイミングである時刻ｔ１１にて、第１の選択期間が終了し、第２の選択期間が開始される。従って、この２階調表示モードでは、４階調表示モードと比較して、一水平走査期間（一選択期間）の長さは半分となる。
【００４３】
この時刻ｔ１１に供給されるクロック信号ＣＬに基づいて、デコーダ２４の出力に基づく階調電位が、第２の選択期間に亘ってセグメント駆動回路２２より出力される。ここで、デコーダ２４の第２のサブデコーダ２４Ｂにて、第２の選択期間に同時選択されるコモン電極Ｙ５〜Ｙ８に対応する表示データｅ１〜ｈ１６０がデコードされている。第２の選択期間では、この第２のサブデコーダ２４Ｂからのデコード値に基づいて、セグメント駆動回路２２より階調電位が出力される。
【００４４】
なお、表示モードを切換えて１ビットで２階調を表示する場合には、１水平走査期間（１Ｈ）を階調制御信号ＧＣＰで分割する必要がないため、階調制御信号ＧＣＰは供給されていない。
【００４５】
以下、第３の選択期間以降も、表示データが表示データラッチ回路２６に読み込まれる毎に、同様な動作を行なう。
【００４６】
なお、２階調表示モードでは、４階調表示モードのときに比べて、１フレームに必要な表示テー他が半減するため、表示データＲＡＭ３０には２フレーム分の表示データを記憶することができる。
【００４７】
また、本実施形態では最大４階調を表示する表示駆動装置１０を２階調表示で利用する場合を示したが、階調数の切り換えについては他に変形実施が可能である。
【００４８】
（階調数に応じたタイミング信号の生成について）
図７に、４階調表示モードと２階調表示モードとに用いられる各種信号のタイミングを生成する信号生成回路１００を示す。上述の実施形態では、例えば、表示タイミング発生回路４０内に設けられた、この信号生成回路１００によって各種信号が変更されている。
【００４９】
信号生成回路１００は、分周器１０２、スイッチング素子１０４、１０６を有して構成されている。
【００５０】
この信号生成回路１００では、４階調表示モードでは、発振回路４２からの信号ＯＳＣ（図２（ａ）のクロック信号ＣＬと同一周波数）を、スイッチング素子１０２を介してノードＡ２に供給して、クロック信号ＣＬを生成している。また、１水平走査期間内の階調制御位置を決める階調制御信号ＧＣＰは、４階調表示モードでは、図２（ａ）に示すように一水平走査期間ＩＨを例えば２：１に分割する時刻で生成されている。この階調制御信号ＧＣＰは、スイッチング素子１０４を介して、ノードＡ１にそのまま供給される。よって、４階調表示モードにあっては、ノードＡ１，Ａ２の信号をそれぞれ階調制御信号ＧＣＰ、クロック信号ＣＬとして用いれば良い。
【００５１】
２階調表示モードでは、信号φによって、スイッチング素子１０２、１０４がともに、４階調表示モードとは異なる状態に切換わる。スイッチ１０４は、接地電位を選択するので、ノードＡ１からの階調制御信号ＧＣＰは、図２（ｂ）に示すように発生しない。なお、この２階調表示モードでは、４階調表示モードと同様に、階調制御信号ＧＣＰを、表示データＲＡＭ３０からのデータ読み出しタイミング信号として用いることができる。一方、発振回路４２からの信号ＯＳＣは分周器１０６に入力され、図２（ｂ）に示すクロック信号ＣＬが生成される。このクロック信号ＣＬは、スイッチング素子１０２を介してノードＡ２にそのまま出力される。
【００５２】
このように信号生成回路１００を構成し、各種信号を変更することで、階調切換え制御が容易に行なえるようになる。
【００５３】
以上のように動作させることで、単一の表示駆動装置での汎用性が高まるとともに、下位の階調表示で液晶パネルに出力した場合、表示駆動装置内に設けられた表示データＲＡＭのメモリ空間をより広く利用することができるようになる。結果として、表示データＲＡＭ内により多くの表示データを記憶することができるようになり、裏画面を多く持つことで、液晶パネルのスクロール表示がより円滑に行なわれるようにするなどの制御ができるようになる。
【００５４】
なお、階調表示モードの切換えは次のように実施できる。その一つは、ＩＣである表示駆動装置１０の内部または外部端子として、モード切換え端子を設けることである。切換え端子を内部端子とした場合には、ＩＣメーカがそのＩＣの製造工程途中にて、切換え端子への接続状態を決定して、いずれか一つのモードを選択するようにすればよい。切換え端子を外部端子とした場合には、液晶装置メーカが、表示駆動装置１０の外部切換え端子への接続状態を決定して、いずれか一つのモードを選択できる。
【００５５】
他の一つは、ＭＰＵインターフェース回路５０または入出力バッファ５２など、データを外部より入力するインターフェースを介して、いずれか一つのモードを選択するモード選択信号を、外部より入力させるものである。このようにすると、一つの表示パネルにて複数の階調表示モードでの表示駆動が選択的に可能となる。
【００５６】
なお、本発明は上述した実施の形態に限定されるものでなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００５７】
また、本発明に係る表示駆動装置は必ずしも液晶表示に用いられるものに限らず、他の種々の方式の表示装置に適用できる。
【００５８】
また本発明は、例えば、携帯電話、ゲーム機器、電子手帳、パーソナルコンピュータ、ワードプロセッサ、テレビ、カーナビゲーション装置など各種の電子機器に適用することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る表示駆動装置を搭載した液晶装置の全体構成図である。
【図２】（ａ）は４階調表示時モードの動作を説明するタイミングチャートであり、（ｂ）は２階調表示モードの動作を説明するタイミングチャートである。
【図３】本実施形態に係る表示駆動装置の動作を説明するための液晶パネルである。
【図４】図３に示す液晶パネルの表示メモリ空間を示す概略説明図である。
【図５】図１に示す表示データＲＡＭのメモリアドレス空間に４階調表示モード用の２ビット画素データを格納した状態を示す概略説明図である。
【図６】図１に示す表示データＲＡＭのメモリアドレス空間に２階調表示モード用の１ビット画素データを格納した状態を示す概略説明図である。
【図７】本実施形態に係る信号生成回路を示す図である。
【符号の説明】
１０  表示駆動装置
２０  コモン駆動回路
２２  セグメント駆動回路
２４  デコーダ
２４Ａ  第１のサブデコーダ
２４Ｂ  第２のサブデコーダ
２６  表示データラッチ回路
２６Ａ  ラッチ素子
３０  表示データＲＡＭ
３２  Ｉ／Ｏバッファ回路
３４  ページアドレス回路
３６  カラムアドレス回路
３８  ＬＣＤ表示アドレス回路
４０  表示タイミング発生回路
４２  発振回路
４４  コマンドデコーダ
５０  ＭＰＵインターフェース
５２  入出力バッファ
６０  バスライン
７０  ＭＰＵ
１００  信号生成回路
１０２  分周器
１０４  ＯＲ回路
１０６，１０８  スイッチング素子
１１０，１１２，１２０，１２２，１２４  ライン
２００  液晶パネル
Ｎ  データビット数
Ｌ  同時選択数
【図１】
0003632589.tif 000002
【図２】
0003632589.tif 000003
【図３】
0003632589.tif 000004
【図４】
0003632589.tif 000005
【図５】
0003632589.tif 000006
【図６】
0003632589.tif 000007
【図７】
0003632589.tif 000008