(57)【特許請求の範囲】
【請求項１】
多数出力ピンを有するドライバＩＣであるＤＵＴ（１０）の直流特性を測定する出力抵抗測定器において、
ＤＵＴ（１０）の各出力ピンＯＵＴｉにそれぞれ接続する入力端子を有する高速スキャナ（１６）と、
上記高速スキャナ（１６）の各入力端子の電圧を順次測定する電圧測定器（１７）と、
上記ＤＵＴ（１０）の各出力ピンＯＵＴｉと上記高速スキャナ（１６）の各入力端子との間にそれぞれ設置され、スレッショルド電圧がＤＵＴ（１０）の出力電圧よりも一定電圧高い電圧を設定できるスレッショルド電圧源ＶＴ１群と一定電圧低い電圧を設定できるスレッショルド電圧源ＶＴ２群との２系統の電圧を設定できるプログラムロードＰＬ（２０ｉ）群と、
を具備することを特徴とするドライバＩＣの出力抵抗測定器。
【請求項２】
請求項１記載のプログラムロードＰＬ（２０ｉ）群は、スレッショルド電圧源ＶＴ１とＶＴ２とがＤＵＴ１０の各出力ピンＯＵＴｉの配列順に交互に配列されている２系統のプログラムロードＰＬ（２０ｉ）群であることを特徴とするドライバＩＣの出力抵抗測定器。
【請求項３】
請求項１記載のプログラムロードＰＬ（２０ｉ）群は、定電流源ＩＬＬ及びＩＬＨが出力電流の異なる２系統（ＩＬＬ１、ＩＬＨ１とＩＬＬ２、ＩＬＨ２）以上の定電流源を有しているプログラムロードＰＬ（２０ｉ）群であることを特徴とするドライバＩＣの出力抵抗測定器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばＬＣＤ（液晶）ドライバＩＣやバブルジェットプリンタドライバＩＣのような多数出力ピンを有するドライバＩＣの出力抵抗を測定する出力抵抗測定器に関する。
【０００２】
【従来の技術】
図３に多数ピンを有するドライバＩＣ１０の一例を示す。ピン数は種類により異なるが、１６０ピンから３００ピンの物が多い。電源端子ＶDDやＶEEに電圧電源を接続し、グランド端子ＧＮＤを接地してＩＣを駆動させる。複数の入力端子ＩＮｉ（ｉ＝１〜ｎ）には、外部からの制御信号により出力ピン名とその出力電圧が指令される。例えば、出力電圧値は８ビットの信号で２５６階調で指令される。多数の出力ピンＯＵＴｉ（ｉ＝１〜ｍ）からはその指令された出力ピンから指定された一定電圧値を外部の負荷に供給する。
【０００３】
この多数ピンを有するドライバＩＣ（以下「ＤＵＴ」という）１０の多数の出力ピンＯＵＴｉは、制御信号により指令された電圧電流を正しく負荷に供給しなければならない。そして出力抵抗もスペック通りである必要がある。そこで従来からＤＵＴ１０の製造過程や製造後あるいは受入検査で、個々のＤＵＴ１０の出力電圧、出力電流や出力抵抗の測定をして、そのＤＵＴ１０の良否を検査している。
【０００４】
図４に従来の検査の方式を示す。
ＤＣ測定ユニット１５は定電流源を内蔵する電圧測定器である。そして任意値の定電流をスイッチを通して吐き出すことも吸い込むこともできるので、ＤＵＴ１０の出力電圧ＶO も出力電流ＩL も、また出力抵抗ＲO も測定することができる。出力抵抗ＲO は出力電圧値ＶO と負荷電圧値ＶM の差電圧を負荷電流値ＩL で除した値である。数式で示すと、ＲO ＝（ＶO −ＶM ）／ＩL となる。負荷電圧値ＶM は電圧測定器で測定する。
【０００５】
図４（Ａ）は、ＤＵＴ１０の多数の出力ピンＯＵＴｉの出力電圧を電流印加電圧測定モードで、１つのＤＣ測定ユニット１５でもって、１ピンづつ切替ながら試験するという方法である。ＤＣ測定ユニット１５が１つであるので、安価であるが、測定時間が掛かり過ぎて遅すぎる。
【０００６】
図４（Ｂ）は、ＤＣ測定ユニット１５をＮｃｈ（チャンネル）分設けてＮｃｈを電流印加電圧測定モードでもって同時に測定し、Ｎピン毎に切り替えて測定するものである。測定時間は図４（Ａ）に比べて１／Ｎとなるが、ＮｃｈのＤＣ測定ユニット１５ｊ（ｊ＝１〜Ｎ）を必要とするので高価となる。
【０００７】
図４（Ｃ）は、ＤＵＴ１０の全出力ピンＯＵＴｉ（ｉ＝１〜ｍ）分のＤＣ測定ユニット１５ｉを有して電流印加電圧測定モードで全出力ピンＯＵＴｉを一度で試験するものである。よって、測定時間は非常に高速になるが、ＤＣ測定ユニット１５を全出力ピンＯＵＴｉ分設けるので価格も非常に高価となる。
【０００８】
図４（Ｄ）は、ＤＵＴ１０の全出力ピンＯＵＴｉ（ｉ＝１〜ｍ）に対してそれぞれ接続するプログラマブルロードＰＬ２０ｉを用意し、ＤＵＴ１０のそれぞれの出力ピンは高速スキャナ１６のそれぞれの入力端子に接続される。ＤＵＴ１０への印加電流はＰＬ２０ｉが行い、電圧測定は高速スキャナ１６を通して１台の電圧測定器１７で行う。電圧測定器１７側には電流が流れないために高速スキャナを使用できるのである。この方式は比較的高速に試験でき、しかも比較的安価である。
【０００９】
プログラマブルロードＰＬ２０は図５に示しているように、ダイオードブリッジと、ＩＬＬとＩＬＨの２つの定電流源と、ＶＴのスレッショルド電圧源で構成されている。ダイオードブリッジであるからＤＵＴ１０に接続されている一端ａの電圧はＶＴに接続されている他端ｂの電圧と等しい。従ってスレショルド電圧源ＶＴの電圧を可変することにより、ＤＵＴ１０側の一端ａの電圧を可変することができる。
【００１０】
ＤＵＴ１０の出力レベルを、仮にＨ（ハイ）レベルＶOHと、Ｌ（ロウ）レベルＶOLとし、ＶＴの電圧値をその中間値、つまりＶＴ＝（ＶOH＋ＶOL）／２、に設定すると、ＤＵＴ１０の出力レベルがＨレベルのときには出力ピンから負荷電流ＩＬＨがＰＬ２０に流れ出る。逆に出力レベレがＬレベルのときにはＰＬ２０側からＤＵＴ１０側に負荷電流ＩＬＬが流れ込む。負荷電流ＩＬＨ及びＩＬＬはスペックシート中の値を選択し一定負荷電流ＩＬＨあるいはＩＬＬを流している。
【００１１】
【発明が解決しようとする課題】
従来のドライバＩＣの出力抵抗の測定方式は、上述のように、図４（Ａ）から図４（Ｄ）のものであった。どの測定方式でも出力抵抗の測定はでき、その値はＤＵＴの種類によって異なるが約３００Ωから数キロΩであって、一般的に数百Ω程度である。ところが、それぞれの測定方式での測定値には再現性があるが、方式を変更するとその測定値が異なることが多かった。
【００１２】
測定方法は、いずれも全ての出力ピンＯＵＴｉから一定電圧を出力するようにしてスイッチで切り替えて測定したり、同時測定を行っている。出力抵抗値の測定方式による測定値の差は±１００Ω程度もあった。これでは出力抵抗値に測定方式を付記する必要があり、不便であり、しかも不正確である。
【００１３】
その原因はＤＵＴ１０の種類や設計にもよるが、各出力ピンの電源と出力抵抗が独立したものではなく、出力部門のいくつかのブロック内では相互に関連を持ち、干渉していることが判明した。ここで干渉とは、インダクタンスやキャパシタンスによる電磁誘導等の干渉のみではなく、分圧抵抗回路等の繋がり方による干渉が大きいと判断される。そして、上述の測定方式では図４（Ａ）の方式が出力ピン間で干渉が無く、正しく測定できることが判った。従って、図４（Ｂ）から図４（Ｄ）までの測定方式では測定値に補正値を付加する必要があった。
【００１４】
この発明は、従来測定方式を検討し、図４（Ａ）の測定結果と同じ値を得るために図４（Ｄ）の方式を改良し、出力ピン間の干渉を無くし、高精度に、高速にしかも比較的安価に構成できるドライバＩＣの出力抵抗測定器を提供するものである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明は従来測定方式の図４（Ｄ）の回路方式を検討し、実験を重ね、高速スキャナを利用して電圧測定器は１台で、高精度に、比較的高速で測定できるようにしたものである。
【００１６】
この回路方式は、ＤＵＴ内部の電流の干渉を打ち消すようにプログラマブルロードＰＬのスレッショルド電圧源を２系統設けるようにし、１系統のスレッショルド電圧ＶＴ１はＤＵＴの出力電圧よりも一定電圧高くし、他の系統のＶＴ２は逆に一定電圧低くし、そのＶＴ１とＶＴ２の電圧系のＰＬをＤＵＴの出力ピンの配列に交互に、あるいは２つ毎に、あるいは３つ毎に配列設置して、ＰＬからＤＵＴ内部に電流を流し込みあるいは引き込んでＤＵＴ内部の電流の干渉を打ち消すようにした。
【００１７】
ＤＵＴ内部の回路構成は種類により、あるいは製造会社により設計が異なっている。ＤＵＴ内部の電圧源と出力ピンとが１対１に対応して出力抵抗が一定の場合もあるが、出力ピンをいくつかのブロックに分割し１ブロックで１つの電圧源の電圧を分圧して複数の出力ピンに対応しているのものが多い。回路方式はさまざまである。従って、どのような回路方式であっても再現性のある測定値を求めるには、ＤＵＴ内部の電流バランスをとるのがよい。
【００１８】
そこで、出力抵抗の測定において、ＤＵＴから一定の電流を引き出し、また同量の電流を与えてやるとＤＵＴ内部の電流分布に干渉が生ぜず、正確な出力抵抗測定ができることがわかった。これも１ブロック毎に同量の電流の出し入れがあるのが望ましい。そこでＤＵＴの出力ピンの配列順に、交互に出し入れを行うか、２ピン毎に行うか、あるいは複数ピン毎に行ってもよいが、１ブロックの出力ピン数が不明確であるので、１ピン毎に交互に行うのが望ましい。
【００１９】
【発明の実施の形態】
第１の発明は、ＤＵＴの各出力ピンＯＵＴｉ（ｉ＝１〜ｍ）に対応する入力端子を有する高速スキャナと、その高速スキャナの各入力端子の電圧を順次測定する電圧測定器と、上記ＤＵＴの各出力ピンＯＵＴｉと上記高速スキャナの各入力端子にそれぞれ設置された２系統のプログラムロードＰＬ群で構成されている。
【００２０】
その２系統のプログラムロードＰＬ群とは、スレッショルド電圧源の電圧がＤＵＴの出力電圧よりも一定電圧高いＶＴ１群と一定電圧低いＶＴ２群の２系統の電圧を設定できるプログラムロードＰＬ群である。そして、一定電圧高いＶＴ１群からは一定負荷電流をＰＬからＤＵＴに流し込む。また一定電圧低いＶＴ２群はＤＵＴから一定負荷電流を吸い込む。ＤＵＴが流し出す負荷電流と吸い込む負荷電流が等しいとＤＵＴ内部では電流のバランスがとれて、干渉は無くなる。従来のＰＬのスレッショルド電圧源は、ＤＵＴのＨレベルとＬレベルの中間にしかスレショルド電圧を設定できなかったので全ピンからの電流の垂れ流しか吸い込みしかできずに干渉を生じていたのである。
【００２１】
第２の発明は、第１の発明におけるスレッショルド電圧源の配列をＶＴ１とＶＴ２とを交互に配列した構成に限定したＰＬ群で成っている。ＤＵＴの設計がどうなっているのか、いくつのブロックに分けられているのか一般にはわからない。そこでＶＴ１とＶＴ２とを１つ置きに交互に配列する構成がＤＵＴ内部の電流バランスをとるのにもっとも良い構成である。
【００２２】
第３の発明は、ＤＵＴのカタログで２種類以上の異なる出力抵抗を有するＤＵＴの出力抵抗の測定器である。電位差が同じであって抵抗値が異なると、その抵抗に流れる電流値は抵抗値に反比例して変化するには公知である。従って出力抵抗値が異なる出力段を有するＤＵＴの測定ではＰＬの定電流源も２系統以上の定電流源を有する必要がある。以下実施例について説明する。
【００２３】
【実施例】
図１には本発明の一実施例の構成図を、図２には他の実施例の構成図を示す。図４、図５と対応する部分には同一符号を付す。
図１について説明する。ＤＵＴ１０の出力段は電圧源１１ｉ（ｉ＝１〜ｍ）から出力抵抗１２ｉを通して出力ピンに接続されている。各出力ピンはそれぞれ高速スキャナ１６の入力端子と接続され、高速スキャナ１６では各入力端子の電圧をスキャンしてその電圧値を電圧測定器１７で順次読み込んでいる。
【００２４】
複数のプログラマブルロード２０ｉは、ＤＵＴ１０の出力ピンと高速スキャナ１６の入力端子の間にそれぞれ設置されて接続されている。プログラマブルロード２０の構成は前述の図５の通りである。そしてスレッショルド電圧源ＶＴはＶＴ１群とＶＴ２群とがあり、図１においてはＶＴ１とＶＴ２とがＤＵＴ１０の出力ピンの配列に対して交互に設置されている。従って、ＶＴ１のＰＬ２０からはＤＵＴ１０側に一定負荷電流が流れ出し、ＶＴ２のＰＬ２０には一定負荷電流が流れ込む。
【００２５】
ＤＵＴ１０において、吸い込む一定負荷電流と吐き出す一定負荷電流が同量であると、ＤＵＴ１０内部において電流バランスがとれて、干渉が無くなり、出力抵抗値は高精度に、再現性よく、高速に測定することができる。
【００２６】
図２には、カタログ上で２種類以上の異なる出力抵抗を有するＤＵＴ１０の測定の構成図を示す。図１と異なる点は、プログラマブルロードＰＬ２０の定電流源を２系統有することである。つまり、ＩＬＬ１とＩＬＨ１の組の定電流源を有するＰＬ２０とＩＬＬ２とＩＬＨ２との組の定電流源を有するＰＬ２０とが存在し、ＤＵＴ１０の出力抵抗が異なっても適切な一定負荷電流を供給することができる構成となっている。
【００２７】
【発明の効果】
以上詳細に説明したように、この発明は、ＬＣＤドライバＩＣやバブルジェットプリンタドライバＩＣのように多数ピンを有するドライバＩＣの出力抵抗を測定する測定器において、高精度に、再現性がよく、比較的高速に、比較的安価に構成することができる。
【００２８】
従って、テストコストも安価にでき、しかも益々出力ピン数が多くなっている現状において、その利用価値は高く、技術的効果は大である。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明の他の実施例の構成図である。
【図３】ＤＵＴ１０を説明するための一例のＤＵＴ１０の外観図である。
【図４】図４（Ａ）から図４（Ｄ）は、従来のＤＵＴ１０の出力抵抗を測定するための構成図である。
【図５】ＰＬ２０の一例の構成図である。
【符号の説明】
１０    ＤＵＴ（多数ピンを有するドライバＩＣ）
１１ｉ  電圧源
１２ｉ  出力抵抗
１５ｉ  ＤＣ測定ユニット
１６    高速スキャナ
１７    電圧測定器
２０ｉ  ＰＬ（プログラマブルロード）
ＶＴ    スレッショルド電圧源
【図１】
0003638697.tif 000002
【図２】
0003638697.tif 000003
【図３】
0003638697.tif 000004
【図４】
0003638697.tif 000005
【図５】
0003638697.tif 000006