(57)【特許請求の範囲】
【請求項１】
クロック信号に同期して入射光の強度を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力する光入力強度比較回路において、
前記入射光をその強度に応じた電流に変換する光・電流変換回路と、
電流入力端子が前記光・電流変換回路の電流出力端子と接続され、入力電流を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力する電流比較回路とを備え、
前記電流比較回路は、
Ｎ＝１個の負性抵抗素子又は直列に接続されたＮ≧２個の負性抵抗素子からそれぞれ構成される第１、第２の負性抵抗素子回路を直列に接続した直列負性抵抗素子回路と、
この直列負性抵抗素子回路の両端の端子に同一周期の第１、第２のクロック信号を供給するクロック信号供給回路とを備え、
前記第１の負性抵抗素子回路と第２の負性抵抗素子回路との接続点を前記電流入力端子及び電圧出力端子とし、
前記第１、第２の負性抵抗素子回路は、印加電圧が正負いずれの場合も、微分抵抗が負となる領域が存在し、かつ印加電流の絶対値がＮ個の極大値を示す電流・電圧特性を有し、
前記第１、第２のクロック信号は、電圧の大小関係が一周期の間に少なくとも１回逆転し、かつ前記第１、第２のクロック信号の電位差が正負いずれであっても前記電位差の絶対値が最大値の場合に、前記入力電流に応じた前記直列負性抵抗素子回路の状態がＮ＋１個存在するように設定されることを特徴とする光入力強度比較回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負性抵抗素子を用いた半導体集積回路に係り、特に入力信号を所定のしきい値と大小比較して、その比較結果の信号を出力する光入力強度比較回路に関するものである。
【０００２】
【従来の技術】
負性抵抗素子を用いて比較などの演算を行う従来より知られた回路としては、図１８のようなものがある（参考文献：K.Maezawa and T.Mizutani,Jpn.J.Appl.Phys.32,part2,pp.L42-44,Jan 1993）。
図１８の例では、２つの負性抵抗素子ＮＤ１，ＮＤ２を直列に接続した直列負性抵抗素子回路の両端のうち、一端を接地し、他端ＣＫ２を周期的な電圧信号（クロック信号）を出力するクロック信号供給回路Ｃに接続している。
【０００３】
ここで、負性抵抗素子ＮＤ１，ＮＤ２は、正又は負の電圧領域において図１９のように一定の電圧領域で微分負性抵抗特性を示す電流・電圧特性を持つものとする。したがって、この電流・電圧特性は、電圧値Ｖｐのとき電流の絶対値が極大値Ｉｐを示す。以下、電圧値Ｖｐをピーク電圧値Ｖｐと呼び、極大値Ｉｐをピーク電流値Ｉｐと呼ぶ。図１９から、負性抵抗素子ＮＤ１，ＮＤ２を流れる電流がピーク電流値Ｉｐを超えると、「Ｌ状態」と記された領域から「Ｈ状態」と記された領域にスイッチすることが分かる。
【０００４】
ここで、図１８における負性抵抗素子ＮＤ１のピーク電流値をＩｐ１、負性抵抗素子ＮＤ２のピーク電流値をＩｐ２、負性抵抗素子ＮＤ１，ＮＤ２のピーク電圧値を共にＶｐとする。クロック信号供給回路Ｃから出力されるクロック信号は、例えば図２０のような周期的な信号である。
【０００５】
負性抵抗素子ＮＤ１，ＮＤ２からなる直列負性抵抗素子回路を図２１のように記述して、負性抵抗素子ＮＤ１，ＮＤ２を流れる電流をそれぞれＩ１，Ｉ２とし、図１９におけるバレー電流Ｉｖに相当する、負性抵抗素子ＮＤ１，ＮＤ２の電流をそれぞれＩｖ１，Ｉｖ２とし、電界効果トランジスタＱのドレイン電流をＩＤとして、図１８の回路の動作を説明する。
【０００６】
クロック信号の電圧ＶＣＫが図２０に示すＶＬのとき、負性抵抗素子ＮＤ１，ＮＤ２を流れる電流Ｉ１，Ｉ２はバレー電流Ｉｖ１，Ｉｖ２よりも小さく、負性抵抗素子ＮＤ１，ＮＤ２は共にＬ状態であるとする。クロック信号の電圧ＶＣＫが上昇してＶＨに達するとき、ＶＨ＞２×Ｖｐとなるように設定しておけば、負性抵抗素子ＮＤ１又はＮＤ２のいずれかがＨ状態にスイッチする。つまり、クロック信号の電圧ＶＣＫが上昇したときに、Ｉ１＞Ｉｐ１が先に成立すれば負性抵抗素子ＮＤ１がＨ状態にスイッチし、Ｉ２＞Ｉｐ２が先に成立すれば負性抵抗素子ＮＤ２がＨ状態にスイッチする。
【０００７】
最初に、Ｉｐ１＜Ｉｐ２と設定しておけば、トランジスタＱのドレイン電流ＩＤが０の場合、必ずＩ１＞Ｉｐ１となるのが先となって負性抵抗素子ＮＤ１がＨ状態にスイッチし、図１８の回路の出力電圧ＶＯＵＴとしては「ＨＩＧＨ」レベルに相当する高い電圧が得られる。一方、入力端子ＩＮに入力される入力電圧ＶＩＮが上昇してトランジスタＱのドレイン電流ＩＤが流れ、かつＩＤ＞Ｉｐ２−Ｉｐ１となると、Ｉ２＞Ｉｐ２の条件が先に成立して負性抵抗素子ＮＤ２がＨ状態にスイッチすることになる。このとき、出力電圧ＶＯＵＴは「ＬＯＷ」レベルに相当する低い電圧になる。このように、図１８の回路は、ＩＤ＜Ｉｐ２−Ｉｐ１のときは「ＨＩＧＨ」レベル、ＩＤ＞Ｉｐ２−Ｉｐ１のときは「ＬＯＷ」レベルを出力する電流比較回路と見なせる。
【０００８】
ただし、図１８の回路では、入力信号が電圧ＶＩＮなので、ＩＤ（ＶＴ）＝Ｉｐ２−Ｉｐ１が成立する入力電圧ＶＩＮをＶＴとすると、図１８の回路は、ＶＩＮ＜ＶＴで「ＨＩＧＨ」レベル、ＶＩＮ＞ＶＴで「ＬＯＷ」レベルを出力する電圧比較回路となる。結果として、図１８の回路の出力端子ＯＵＴには入力電圧ＶＩＮに応じて、図２２に示すような出力電圧ＶＯＵＴが出力される。すなわち、図１８の回路は、クロック信号に同期して、クロック周期Ｔ毎に１回の比較動作を行う電圧比較回路にもなり得る。
【０００９】
【発明が解決しようとする課題】
しかしながら、負性抵抗素子を用いた図１８の従来の電流比較回路／電圧比較回路では、クロック信号に同期して比較動作を行うために、クロック周波数と同じ周波数でしか動作しないという問題点があった。クロック供給回路は、通常トランジスタで構成される。したがって、電流比較回路／電圧比較回路の動作速度はクロック供給回路のトランジスタの動作速度で制限されるため、負性抵抗素子の高速性を十分に利用することができないという問題点があった。なお、このような問題は、クロック信号に同期して比較動作を行う、負性抵抗素子からなる電流比較回路／電圧比較回路を使用する他の回路でも同様に起こり得る。
本発明の目的は、同じクロック周波数でより高速に動作し、それによってクロック供給回路のトランジスタの動作速度の限界を打破することができる光入力強度比較回路を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、クロック信号に同期して入射光の強度を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力する光入力強度比較回路であって、前記入射光をその強度に応じた電流に変換する光・電流変換回路（Ｄ，Ｒ１）と、電流入力端子が前記光・電流変換回路の電流出力端子と接続され、入力電流を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力する電流比較回路とを備え、前記電流比較回路は、Ｎ＝１個の負性抵抗素子又は直列に接続されたＮ≧２個の負性抵抗素子からそれぞれ構成される第１、第２の負性抵抗素子回路を直列に接続した直列負性抵抗素子回路と、この直列負性抵抗素子回路の両端の端子に同一周期の第１、第２のクロック信号（ＶＣＫ１，ＶＣＫ２）を供給するクロック信号供給回路（Ｃ）とを備え、前記第１の負性抵抗素子回路と第２の負性抵抗素子回路との接続点を前記電流入力端子（ＩＮ）及び電圧出力端子（ＯＵＴ）とし、前記第１、第２の負性抵抗素子回路は、印加電圧が正負いずれの場合も、微分抵抗が負となる領域が存在し、かつ印加電流の絶対値がＮ個の極大値を示す電流・電圧特性を有し、前記第１、第２のクロック信号は、電圧の大小関係が一周期の間に少なくとも１回逆転し、かつ前記第１、第２のクロック信号の電位差が正負いずれであっても前記電位差の絶対値が最大値の場合に、前記入力電流（ＩＩＮ）に応じた前記直列負性抵抗素子回路の状態がＮ＋１個存在するように設定されるものである。
このように、本発明では、直列負性抵抗素子回路の一端ではなく両端に同一周期の第１、第２のクロック信号を供給し、しかもこの２つのクロック信号の電圧の大小関係が一周期の間に少なくとも１回逆転し、かつ第１、第２のクロック信号の電位差が正負いずれの場合も、前記電位差の絶対値の最大値が、直列負性抵抗素子回路を構成する全負性抵抗素子のピーク電圧の和よりも大きく設定され、第１、第２のクロック信号の電位差が正負いずれであってもその絶対値が最大値の場合に、入力電流に応じた直列負性抵抗素子回路の状態がＮ＋１個存在するように設定される。その結果、本発明では、負性抵抗素子の順方向電流−電圧特性ばかりでなく、逆方向電流−電圧特性をも利用することができ、クロック信号の１周期の間に２回動作する電流比較回路を実現することができる。また、入力電流に応じて（Ｎ＋１）値の離散的な出力電圧を出力する電流比較回路を実現できる。電流比較回路はクロック周波数の２倍の速度で高速に動作するので、高速で動作する光入力強度比較回路が実現可能となる。
【００１３】
【発明の実施の形態】
［参考例１］
次に、本発明の参考例について図面を参照して詳細に説明する。図１は本発明の参考例１となる電流比較回路の構成を示す回路図である。図１の電流比較回路は、クロック信号に同期して入力電流を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力するものである。
【００１４】
この電流比較回路は、第１の負性抵抗素子ＮＤ１と第２の負性抵抗素子ＮＤ２とが共に順方向に直列に接続された直列負性抵抗素子回路からなり、この直列負性抵抗素子回路の両端ＣＫ１，ＣＫ２がクロック信号供給回路Ｃと接続されている。電流比較回路の電流入力端子ＩＮと電圧出力端子ＯＵＴは、負性抵抗素子ＮＤ１，ＮＤ２の接続点に設けられている。なお、図１では、Ｐ→Ｍの方向を負性抵抗素子ＮＤ１，ＮＤ２の順方向とし、Ｍ→Ｐの方向を逆方向としている。
【００１５】
本参考例の負性抵抗素子ＮＤ１，ＮＤ２は、例えば図２に示すような電流・電圧特性を示す。つまり、負性抵抗素子ＮＤ１，ＮＤ２は、正負の双方の電圧領域において、一定の電圧領域で微分負性抵抗特性を示す。したがって、この電流・電圧特性には、電流の絶対値が極大値（ピーク電流値）を示す電圧値（ピーク電圧値）が存在する。ここでは、負性抵抗素子ＮＤ１，ＮＤ２は同じエミッタ面積を持つものとし、正方向のピーク電圧値をＶｐＦ、負方向のピーク電圧値を−ＶｐＲ、正方向のピーク電流値をＩｐＦ、負方向のピーク電流値を−ＩｐＲとする。
【００１６】
また、クロック信号供給回路Ｃは、直列負性抵抗素子回路の一方の端子ＣＫ１に周期的な第１のクロック信号ＶＣＫ１を供給し、他方の端子ＣＫ２に周期的な第２のクロック信号ＶＣＫ２を供給する。図３に示すように、この第１、第２のクロック信号ＶＣＫ１，ＶＣＫ２は、同一周期で、かつ大小関係が周期Ｔの間に１回逆転するので、この大小関係に応じてクロック信号の周期ＴをフェーズＩ（ＶＣＫ１＜ＶＣＫ２）とフェーズＩＩ（ＶＣＫ１＞ＶＣＫ２）の２つの期間に分けることができる。
【００１７】
また、クロック信号ＶＣＫ１，ＶＣＫ２の最大値を同一の値ＶＨＰとし、最小値を同一の値−ＶＨＭとして、ＶＨＰ＋ＶＨＭ＞２×ＶｐＦ、ＶＨＰ＋ＶＨＭ＞２×ＶｐＲとなるように設定しておくものとする。このとき、｜ＶＣＫ１−ＶＣＫ２｜が増加して最大値（ＶＨＰ＋ＶＨＭ）となるまでに、直列負性抵抗素子回路には２つの負性抵抗素子ＮＤ１，ＮＤ２のピーク電圧の和よりも大きい電圧が印加されることになる。
【００１８】
したがって、負性抵抗素子ＮＤ１，ＮＤ２のうち、流れる電流が先にピーク電流値を超えた方がスイッチして高い電圧がかかることになる。負性抵抗素子ＮＤ１，ＮＤ２のどちらを流れる電流が先にピーク電流値を超えるかは、入力端子ＩＮに供給される入力電流ＩＩＮによって変えることができる。
【００１９】
以下、入力電流ＩＩＮに応じてスイッチする素子が変わる動作をフェーズＩの場合について図４（ａ）を用いて説明する。
負性抵抗素子ＮＤ１，ＮＤ２を流れる電流をそれぞれＩ１，Ｉ２として、符号を図４（ａ）のように定めると、Ｉ１＝ＩＩＮ＋Ｉ２が成立する。
したがって、ＩＩＮ＜０のときはＩ２＞Ｉ１が成立し、ＶＣＫ２−ＶＣＫ１が上昇して電流Ｉ１，Ｉ２が増加した場合、電流Ｉ２が先にピーク電流値ＩｐＦを超えることになり、負性抵抗素子ＮＤ２がＨ状態にスイッチする。このとき、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴは「ＬＯＷ」レベルとなり、図５の実線で示したような信号波形となる。
【００２０】
一方、ＩＩＮ＞０のときは逆にＩ２＜Ｉ１が成立するので、電流Ｉ１，Ｉ２が増加した場合、電流Ｉ１が先にしきい値電流値ＩｐＦを超えることになり、負性抵抗素子ＮＤ１がＨ状態にスイッチする。このとき、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴは「ＨＩＧＨ」レベルとなり、図５の破線で示したような信号波形となる。
【００２１】
次に、フェーズＩＩの場合について図４（ｂ）を用いて説明する。フェーズＩＩの場合、負性抵抗素子ＮＤ１，ＮＤ２の電流の流れる方向が図４（ｂ）のように変わり、負性抵抗素子ＮＤ１，ＮＤ２の立場が入れ替わることと、逆方向電流となるためにピーク電圧値がＶｐＦから−ＶｐＲに変わり、ピーク電流値がＩｐＦから−ＩｐＲに変わること以外の点についてはフェーズＩと同様である。
【００２２】
したがって、フェーズＩＩの場合は、ＩＩＮ＜０のとき、負性抵抗素子ＮＤ１がＨ状態にスイッチし、出力電圧ＶＯＵＴが「ＬＯＷ」レベルとなり、ＩＩＮ＞０のとき、負性抵抗素子ＮＤ２がＨ状態にスイッチし、出力電圧ＶＯＵＴが「ＨＩＧＨ」レベルとなる。こうして、フェーズＩと同じく図５のような出力電圧ＶＯＵＴが得られる。以上の電流比較回路の動作を表１にまとめて示す。
【００２３】
【表１】
0003660568.tif 000002
【００２４】
結果として、フェーズＩ，ＩＩ共に、入力電流ＩＩＮがしきい値電流値０より小さいとき「ＬＯＷ」レベルが出力され、入力電流ＩＩＮがしきい値電流値０より大きいとき「ＨＩＧＨ」レベルが出力される。
以上のように、本参考例によれば、クロック信号ＶＣＫ１，ＶＣＫ２の周期Ｔの間にフェーズＩ，フェーズＩＩの２回動作する、すなわちクロック周波数の２倍の速度で動作する電流比較回路を実現することができる。
【００２５】
なお、本参考例では、負性抵抗素子ＮＤ１，ＮＤ２のエミッタ面積を同じとし、その結果フェーズＩ，ＩＩ共に同じしきい値電流値０を有したが、エミッタ面積を変えることで、負性抵抗素子ＮＤ１，ＮＤ２のしきい値電流値を変えることができ、フェーズＩ，ＩＩで異なるしきい値電流値を持つ電流比較回路を実現することができる。
【００２６】
［参考例２］
図６は本発明の参考例２となる電流比較回路の構成を示す回路図である。本参考例の電流比較回路は、前記直列負性抵抗素子回路のうち負性抵抗素子ＮＤ２を逆方向に接続したことを除いて、図１の回路と同じである。負性抵抗素子ＮＤ２を逆方向に接続したことにより、しきい値となる電流と動作電圧が参考例１の場合と異なるが、その他の点については参考例１と同様である。
【００２７】
以下、本参考例の電流比較回路の動作を図７を用いて説明する。本参考例においても、参考例１と同様に図３のようなクロック信号ＶＣＫ１，ＶＣＫ２を供給するクロック信号供給回路Ｃが直列負性抵抗素子回路に接続されている。したがって、参考例１と同様に、２つのクロック信号ＶＣＫ１，ＶＣＫ２の大小関係によって、クロック周期Ｔを、フェーズＩ（ＶＣＫ１＜ＶＣＫ２）とフェーズＩＩ（ＶＣＫ１＞ＶＣＫ２）の２つの期間に分けることができる。
【００２８】
フェーズＩの場合、図７（ａ）に示すように、負性抵抗素子ＮＤ２を順方向に電流が流れるが、負性抵抗素子ＮＤ１については逆方向に電流が流れる。このため、負性抵抗素子ＮＤ２のピーク電圧値はＶｐＦ、ピーク電流値はＩｐＦと参考例１のままであるが、負性抵抗素子ＮＤ１のピーク電圧値はＶｐＲ、ピーク電流値はＩｐＲとなる。
【００２９】
したがって、負性抵抗素子ＮＤ１，ＮＤ２をスイッチさせるための条件は、参考例１のときのＶＨＰ＋ＶＨＭ＞２×ＶＰＭではなく、ＶＨＰ＋ＶＨＭ＞ＶＰＦ＋ＶＰＲとなる。また、負性抵抗素子ＮＤ１，ＮＤ２のうちどちらの素子がスイッチするかのしきい値となる電流値は、参考例１のときのように０ではなく、ＩｐＦ−ＩｐＲとなる。
【００３０】
つまり、ＩＩＮ＜ＩｐＦ−ＩｐＲのとき、出力端子ＯＵＴから出力される出力電圧ＶＯＵＴは「ＬＯＷ」レベルとなり、ＩＩＮ＞ＩｐＦ−ＩｐＲのとき、出力電圧ＶＯＵＴは「ＨＩＧＨ」レベルとなる。
【００３１】
このような状況は、図７（ｂ）に示すフェーズＩＩの場合も同様である。フェーズＩＩの場合は、負性抵抗素子ＮＤ１，ＮＤ２の役割が入れ替わるのみでフェーズＩと同様の動作をして、ＩＩＮ＜ＩｐＦ−ＩｐＲのとき出力電圧ＶＯＵＴが「ＬＯＷ」レベル、ＩＩＮ＞ＩｐＦ−ＩｐＲのとき出力電圧ＶＯＵＴが「ＨＩＧＨ」レベルとなる。
【００３２】
以上により、本参考例によれば、参考例１としきい値電流値が異なる電流比較回路を実現することができる。電流比較回路がクロック周波数の２倍の速度で動作することは、参考例１の場合と同様である。
【００３３】
なお、本参考例では、負性抵抗素子ＮＤ１，ＮＤ２のエミッタ面積を同じとし、その結果フェーズＩ，ＩＩ共に同じしきい値電流値ＩｐＦ−ＩｐＲを有したが、エミッタ面積を変えることで、負性抵抗素子ＮＤ１，ＮＤ２のしきい値電流値を変えることができ、フェーズＩ，ＩＩで異なるしきい値電流値を持つ電流比較回路を実現することができる。
【００３４】
［参考例３］
図８は本発明の参考例３となる電圧比較回路の構成を示す回路図である。本参考例の電圧比較回路は、クロック信号に同期して入力電圧を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力するものである。この電圧比較回路は、参考例１の電流比較回路と、入力電圧をその大きさに応じた電流に変換する電圧・電流変換回路とを有している。電圧・電流変換回路は、一端が定電圧源Ｐ２に接続された抵抗Ｒ１と、ゲート（入力端子ＩＮ）に入力電圧ＶＩＮが与えられ、ドレインが抵抗Ｒ１の他端と接続され、ソースが定電圧源Ｐ１に接続されたｎチャネル電界効果トランジスタＱとから構成される。そして、抵抗Ｒ１とトランジスタＱのドレインとの接続点（電圧・電流変換回路の電流出力端子）が負性抵抗素子ＮＤ１，ＮＤ２の接続点（電流比較回路の電流入力端子）と接続されている。
【００３５】
参考例１で説明したように、負性抵抗素子ＮＤ１，ＮＤ２からなる直列負性抵抗素子回路は、｜ＶＣＫ１−ＶＣＫ２｜が増加して２×ＶｐＦを超えるときに、入力電流ＩＩＮの正負に応じて出力端子ＯＵＴに「ＨＩＧＨ」又は「ＬＯＷ」を出力する論理動作を行う。
【００３６】
また、トランジスタＱに与える入力電圧ＶＩＮの大きさに応じて、電圧・電流変換回路から流出する電流ＩＩＮの正負が変化するように電圧・電流変換回路を動作させることができる。すなわち、電流ＩＩＮの正負の境界となる入力電圧ＶＩＮの値をしきい値電圧値ＶＴとすれば、ＶＩＮ＜ＶＴのとき例えばＩＩＮ＞０が成立し、ＶＩＮ＞ＶＴのときＩＩＮ＜０が成立するように設定することができる。このような設定は、定電圧源Ｐ１，Ｐ２から供給する電圧の調整によって実現できる。
【００３７】
この電圧・電流変換回路と参考例１の電流比較回路とを組み合わせることにより、ＶＩＮ＜ＶＴのとき出力端子ＯＵＴに「ＨＩＧＨ」レベルの出力電圧ＶＯＵＴが出力され、ＶＩＮ＞ＶＴのとき「ＬＯＷ」レベルの出力電圧ＶＯＵＴが出力される。
【００３８】
以上のように、図８の回路は、入力電圧ＶＩＮをある一定の電圧ＶＴと比較してその結果を離散電圧値として出力する電圧比較回路の機能を持つ。電圧・電流変換回路は、クロック信号ＶＣＫ１，ＶＣＫ２と無関係に動作し、電流比較回路は、前述のように、クロック周期Ｔの間にフェーズＩ，フェーズＩＩの２回動作する。したがって、本参考例の電圧比較回路も、参考例１と同様にクロック周期Ｔの間に２回動作する。
【００３９】
なお、本参考例では、定電圧源Ｐ１，Ｐ２から供給する電圧の設定を変えるか、若しくはトランジスタＱをｐチャネルトランジスタに変えることにより、ＶＩＮ＜ＶＴのときＩＩＮ＜０が成立して、「ＬＯＷ」レベルの出力電圧ＶＯＵＴが出力され、ＶＩＮ＞ＶＴのときＩＩＮ＞０が成立して、「ＨＩＧＨ」レベルの出力電圧ＶＯＵＴが出力されるようにすることもできる。
【００４０】
また、電流比較回路として、参考例１の回路を用いる代わりに、参考例２の回路を用いることもできる。この場合は、しきい値電流値が０からＩｐＦ−ＩｐＲに変化する以外は上記の説明と同様の効果を得られる。さらに、参考例２の電流比較回路を用いる場合は、トランジスタＱのみで電圧・電流変換回路を構成して、抵抗Ｒ１を省くこともできる。この場合は、定電圧源Ｐ２も省くことができる。
【００４１】
［実施の形態］
図９は本発明の実施の形態となる光入力強度比較回路の構成を示す回路図である。本実施の形態の光入力強度比較回路は、クロック信号に同期して入射光の強度を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力するものである。この光入力強度比較回路は、参考例３の電界効果トランジスタＱの代わりに、光入力のフォトダイオードＤを使用している。フォトダイオードＤのアノードは定電圧源Ｐ１に接続され、カソードは抵抗Ｒ１に接続されている。このフォトダイオードＤと抵抗Ｒ１は、入射光をその強度に応じた電流に変換する光・電流変換回路を形成している。そして、フォトダイオードＤと抵抗Ｒ１との接続点（光・電流変換回路の電流出力端子）が負性抵抗素子ＮＤ１，ＮＤ２の接続点と接続されている。
【００４２】
本実施の形態では、フォトダイオードＤに入射する光の強度に応じて、電流ＩＩＮの正負が変化するように光・電流変換回路を動作させることができる。すなわち、光・電流変換回路は、入射光強度が所定値より高いときＩＩＮ＜０が成立し、入射光強度が所定値より低いときＩＩＮ＞０が成立するように動作する。あるいは、入射光強度が所定値より高いときＩＩＮ＞０が成立し、入射光強度が所定値より低いときＩＩＮ＜０が成立するように動作する。
【００４３】
これにより、図９の回路は、フォトダイオードＤへの入射光強度を所定値と比較してその結果を離散電圧値として出力する光入力強度比較回路の機能を持つ。
なお、電流比較回路として、参考例１の回路を用いる代わりに、参考例２の回路を用いることもできる。この場合は、しきい値電流値が０からＩｐＦ−ＩｐＲに変化することを除いて上記の説明と同様の効果が得られる。さらに、参考例２の電流比較回路を用いる場合は、フォトダイオードＤのみで光・電流変換回路を電圧・電流変換回路を構成して、抵抗Ｒ１を省くこともできる。この場合は、定電圧源Ｐ２も省くことができる。
【００４４】
［参考例４］
図１０は本発明の参考例４となる重み付け電圧比較回路の構成を示す回路図である。本参考例の重み付け電圧比較回路は、クロック信号に同期して複数の入力電圧にそれぞれ重みと符号とを乗じて総和をとった結果を所定のしきい値と大小比較し、この比較結果を離散的な電圧値で出力するものである。この重み付け電圧比較回路は、参考例１の電流比較回路と、複数の入力端子ＩＮ１〜ＩＮ３を有する重み付け電圧・電流変換回路とを有している。
【００４５】
重み付け電圧・電流変換回路は、ゲート（入力端子ＩＮ１）に入力電圧ＶＩＮ１が与えられ、ソースが定電圧源Ｐ１に接続されたｎチャネル電界効果トランジスタＱ１と、ゲート（入力端子ＩＮ２）に入力電圧ＶＩＮ２が与えられ、ソースが定電圧源Ｐ１に接続されたｎチャネル電界効果トランジスタＱ２と、ゲート（入力端子ＩＮ３）に入力電圧ＶＩＮ３が与えられ、ドレインが定電圧源Ｐ２に接続され、ソースがトランジスタＱ１，Ｑ２のドレインと接続されたｎチャネル電界効果トランジスタＱ３とから構成されている。そして、トランジスタＱ１，Ｑ２のドレインとトランジスタＱ３のソースとの接続点Ａ（重み付け電圧・電流変換回路の電流出力端子）が負性抵抗素子ＮＤ１，ＮＤ２の接続点と接続されている。
【００４６】
入力電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３は、それぞれトランジスタＱ１，Ｑ２，Ｑ３により、トランジスタＱ１，Ｑ２，Ｑ３のゲート幅に応じた大きさを持ち、かつ接続点Ａに対するトランジスタＱ１，Ｑ２，Ｑ３の位置に応じた方向を持つ電流ＩＩＮ１，ＩＩＮ２，ＩＩＮ３に変換される。
その結果、重み付け電圧・電流変換回路は、電流ＩＩＮ１，ＩＩＮ２，ＩＩＮ３の総和の電流ＩＩＮ＝−ＩＩＮ１−ＩＩＮ２＋ＩＩＮ３を出力する。
【００４７】
こうして、トランジスタＱ１，Ｑ２，Ｑ３により入力電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮ３を重み付けして電流に変換し、その総和の電流ＩＩＮを参考例１の電流比較回路に入力することで、重み付け電圧比較回路を実現することができる。
【００４８】
なお、電流比較回路として、参考例１の回路を用いる代わりに、参考例２の回路を用いてもよい。また、トランジスタＱ１〜Ｑ３をｐチャネル電界効果トランジスタとしてもよい。
また、本参考例では、接続点Ａに接続するトランジスタを３つとしているが、これに限るものではなく、２つ以上であればよい。
【００４９】
［参考例５］
図１１は本発明の参考例５となるデジタル回路の構成を示す回路図である。本参考例のデジタル回路は、クロック信号に同期して複数のデジタル入力信号に対して演算処理を行い、この演算処理の結果のデジタル信号を出力するものである。このデジタル回路は、電圧比較回路Ｘと、重み付け電圧比較回路Ｙと、入力端子ＩＮ６が電圧比較回路回路Ｘの出力端子ＯＵＴ１と接続され、入力端子ＩＮ５が重み付け電圧比較回路Ｙの出力端子ＯＵＴ２と接続された重み付け電圧比較回路Ｚとを有している。
【００５０】
参考例３に相当する電圧比較回路Ｘは、電界効果トランジスタＱ１、負性抵抗素子ＮＤ１，ＮＤ２、抵抗Ｒ１及びクロック信号供給回路Ｃ１とから構成される。
参考例４に相当する重み付け電圧比較回路Ｙは、電界効果トランジスタＱ２，Ｑ３，Ｑ４、負性抵抗素子ＮＤ３，ＮＤ４及びクロック信号供給回路Ｃ２とから構成される。
同じく参考例４に相当する重み付け電圧比較回路Ｚは、電界効果トランジスタＱ５，Ｑ６、負性抵抗素子ＮＤ５，ＮＤ６及びクロック信号供給回路Ｃ３とから構成される。
【００５１】
本参考例では、電圧比較回路Ｘの離散的な出力電圧ＶＯＵＴ１、重み付け電圧比較回路Ｙの離散的な出力電圧ＶＯＵＴ２をデジタル信号として重み付け電圧比較回路Ｚに取り込み、重み付け電圧比較回路Ｚで重み付け比較した結果を出力することで、全体としてデジタル演算を実行することができる。
それぞれの回路Ｘ，Ｙ，Ｚは、クロック信号ＶＣＫ１，ＶＣＫ２の周波数の２倍の速度で動作するので、クロック周波数の２倍の速度で動作するデジタル回路を実現することができる。
【００５２】
［参考例６］
図１２は本発明の参考例６となるＡ／Ｄ変換器の構成を示すブロック図である。本参考例のＡ／Ｄ変換器は、参考例３に相当する電圧比較回路Ｘ１〜Ｘ１５を用いたものである。各電圧比較回路Ｘ１〜Ｘ１５の入力端子（電界効果トランジスタのゲート）には、共通の入力電圧ＶＩＮが与えられる。なお、クロック信号供給回路Ｃを電圧比較回路Ｘ１〜Ｘ１５毎に持つ必要はなく、１つのクロック信号供給回路Ｃから各回路Ｘ１〜Ｘ１５に対してクロック信号ＶＣＫ１、ＶＣＫ２を供給すればよい。
【００５３】
それぞれの電圧比較回路Ｘ１〜Ｘ１５は、異なるしきい値電圧ＶＴ１〜ＶＴ１５を持つように設定されている。これにより、電圧比較回路Ｘ１〜Ｘ１５の出力電圧ＶＯＵＴ１〜ＶＯＵＴ１５を調べることで、入力電圧ＶＩＮがしきい値電圧ＶＴ１〜ＶＴ１５とどのような大小関係にあるかを知ることができる。本参考例のＡ／Ｄ変換器は、温度計コード（例えば、「０００００１１１１１１１１１１」）を出力する。この温度計コードを２進コードに変換する回路をＡ／Ｄ変換器の後ろに付加することで、４ビット出力の通常のＡ／Ｄ変換器を構成することができる。
【００５４】
それぞれの電圧比較回路Ｘ１〜Ｘ１５は、クロック信号ＶＣＫ１，ＶＣＫ２の周波数の２倍の速度で動作するので、クロック周波数の２倍の速度で動作するＡ／Ｄ変換器を実現することができる。
【００５５】
［参考例７］
図１３は本発明の参考例７となる電流比較回路の構成を示す回路図である。本参考例の電流比較回路は、負性抵抗素子ＮＤ１と負性抵抗素子ＮＤ２とが共に順方向に直列に接続された第１の負性抵抗素子回路と、負性抵抗素子ＮＤ３と負性抵抗素子ＮＤ４とが共に順方向に直列に接続された第２の負性抵抗素子回路とを有している。
【００５６】
第１、第２の負性抵抗素子回路の一端ＣＫ１，ＣＫ２はクロック信号供給回路Ｃと接続され、第１の負性抵抗素子回路の他端（負性抵抗素子ＮＤ２）は第２の負性抵抗素子回路の他端（負性抵抗素子ＮＤ３）と接続されている。そして、電流入力端子ＩＮと電圧出力端子ＯＵＴは、第１、第２の負性抵抗素子回路の接続点に設けられている。
【００５７】
第１、第２の負性抵抗素子回路は、電流・電圧特性に２つのピークが現れる負性抵抗特性を有している。ここでは、負性抵抗素子ＮＤ１とＮＤ３の正方向のピーク電流値を同一のＩｐ１Ｆとし、負性抵抗素子ＮＤ２とＮＤ４の正方向のピーク電流値を同一のＩｐ２Ｆとし、Ｉｐ１Ｆ＜Ｉｐ２Ｆとする。また、負性抵抗素子ＮＤ１とＮＤ３の負方向のピーク電流値を同一の−Ｉｐ１Ｒとし、負性抵抗素子ＮＤ２とＮＤ４の負方向のピーク電流値を同一の−Ｉｐ２Ｒとし、Ｉｐ１Ｒ＜Ｉｐ２Ｒとする。
【００５８】
これにより、第１、第２の負性抵抗素子回路は、共に図１４に示すような電流・電圧特性を示す。
クロック信号供給回路Ｃは、端子ＣＫ１に図３のような第１のクロック信号ＶＣＫ１を供給し、端子ＣＫ２に第２のクロック信号ＶＣＫ２を供給する。ＶＣＫ１−ＶＣＫ２の絶対値が最大値ＶＨＰ＋ＶＨＭとなるとき、４つの負性抵抗素子ＮＤ１〜ＮＤ４のうち２つがＨ状態にスイッチする。どの負性抵抗素子がスイッチするかは、ピーク電流値Ｉｐ１Ｆ，Ｉｐ２Ｆ，−Ｉｐ１Ｒ，−Ｉｐ２Ｒの大小関係によって変化し、その結果、図１３の電流比較回路は３種類の安定状態をとり得る。
【００５９】
さらに、入力電流ＩＩＮは、正方向（図１３の矢印の方向）に流れるとき、端子ＣＫ２からＣＫ１に電流が流れている場合（フェーズＩ）、負性抵抗素子ＮＤ１，ＮＤ２がピーク電流に達するのを早めるため、実質的に負性抵抗素子ＮＤ３，ＮＤ４のピーク電流を増加させるのと同等の効果を有する。
【００６０】
したがって、入力電流ＩＩＮによるこの実効的なピーク電流の変調効果を加えて図１５のようにピーク電流を比較すると、Ｈ状態にスイッチする２つの負性抵抗素子の組み合わせとしては、（ＮＤ１，ＮＤ２）、（ＮＤ１，ＮＤ３）、（ＮＤ３，ＮＤ４）の３種類がある。
【００６１】
この３種類のうちいずれの組み合わせがスイッチするかは、フェーズＩの場合、入力電流ＩＩＮとしきい値電流値−（Ｉｐ２Ｆ−Ｉｐ１Ｆ），（Ｉｐ２Ｆ−Ｉｐ１Ｆ）との大小関係によって決まる。また、フェーズＩＩの場合は、全ての負性抵抗素子ＮＤ１〜ＮＤ４が逆方向に動作するので、入力電流ＩＩＮとしきい値電流値−（Ｉｐ２Ｒ−Ｉｐ１Ｒ），（Ｉｐ２Ｒ−Ｉｐ１Ｒ）との大小関係によって決まる。
【００６２】
そして、３種類のうちいずれの組み合わせがスイッチするかによって、出力端子ＯＵＴに出力される出力電圧ＶＯＵＴにも、「ＨＩＧＨ」、「ＭＩＤ」、「ＬＯＷ」（ＨＩＧＨ＞ＭＩＤ＞ＬＯＷ）の３種類のレベルが存在する。以上の電流比較回路の動作を表２にまとめて示す。
【００６３】
【表２】
0003660568.tif 000003
【００６４】
結果として、図１３の回路は、フェーズＩ，ＩＩのそれぞれについて２つのしきい値電流値を有し、入力電流ＩＩＮに応じて３値の離散的な出力電圧ＶＯＵＴを出力する電流比較回路となる。
なお、本参考例では、２個の負性抵抗素子からなる負性抵抗素子回路を２個直列に接続したが、Ｎ個の負性抵抗素子を直列に接続した負性抵抗素子回路を２個直列に接続してもよい。この場合は、印加電圧が正負いずれの場合でもＮ個のピーク電流値を有し、フェーズＩ，ＩＩのそれぞれについてＮ個のしきい値電流値を有し、入力電流ＩＩＮに応じて（Ｎ＋１）値の離散的な出力電圧ＶＯＵＴを出力する電流比較回路となる。
【００６５】
［参考例８］
図１６は本発明の参考例８となる電流比較回路の構成を示す回路図である。本参考例の電流比較回路は、負性抵抗素子ＮＤ１と負性抵抗素子ＮＤ２とが共に逆方向に直列に接続された第１の負性抵抗素子回路と、負性抵抗素子ＮＤ３と負性抵抗素子ＮＤ４とが共に順方向に直列に接続された第２の負性抵抗素子回路とを有している。つまり、負性抵抗素子ＮＤ１，ＮＤ２が逆の極性で接続してあること以外は参考例７と同じである。
【００６６】
これにより、フェーズＩでは、負性抵抗素子ＮＤ１，ＮＤ２に逆方向の電流が流れるので、入力電流ＩＩＮによるピーク電流の変調効果を加えたピーク電流の大小関係の変化は図１７のようになる。しきい値電流値は−（Ｉｐ２Ｒ−Ｉｐ１Ｆ），（Ｉｐ２Ｆ−Ｉｐ１Ｒ）であり、このしきい値電流値は、参考例７と異なり、フェーズＩ，ＩＩのいずれにおいても変わらない。以上の電流比較回路の動作を表３にまとめて示す。
【００６７】
【表３】
0003660568.tif 000004
【００６８】
結果として、図１６の回路は、２つのしきい値電流値を有し、入力電流ＩＩＮに応じて３値の離散的な出力電圧ＶＯＵＴを出力する電流比較回路となる。
なお、本参考例では、２個の負性抵抗素子からなる負性抵抗素子回路を２個直列に接続したが、Ｎ個の負性抵抗素子を逆方向に直列に接続した第１の負性抵抗素子回路とＮ個の負性抵抗素子を順方向に直列に接続した第２負性抵抗素子回路とを直列に接続してもよい。この場合は、Ｎ個のしきい値電流値を有し、入力電流ＩＩＮに応じて（Ｎ＋１）値の離散的な出力電圧ＶＯＵＴを出力する電流比較回路となる。
【００６９】
以上の実施の形態及び参考例１〜８において、負性抵抗素子は、共鳴トンネルダイオードで実現することができる。また、江崎ダイオードを逆の極性で２個直列若しくは並列に接続して負の電圧領域でも負性微分抵抗が得られるようにした素子でもよい。さらに、これら共鳴トンネルダイオードまたは２個の江崎ダイオードと他の素子とを組み合わせて所望の正・負双方の電圧領域で負性微分抵抗特性が得られるようにした素子でもよい。
また、参考例３〜６では、電圧・電流変換回路に電界効果トランジスタを用いているが、ＨＥＭＴ（High Electron Mobility Transistor ）やバイポーラトランジスタなどの他の３端子素子を用いてもよい。
【００７０】
【発明の効果】
本発明によれば、Ｎ＝１個の負性抵抗素子又は直列に接続されたＮ≧２個の負性抵抗素子からそれぞれ構成される第１、第２の負性抵抗素子回路を直列に接続した直列負性抵抗素子回路と、この直列負性抵抗素子回路の両端の端子に同一周期の第１、第２のクロック信号を供給するクロック信号供給回路とを設け、第１、第２の負性抵抗素子回路が、印加電圧が正負いずれの場合も、微分抵抗が負となる領域が存在し、かつ印加電流の絶対値がＮ個の極大値を示す電流・電圧特性を有し、第１、第２のクロック信号を、電圧の大小関係が一周期の間に少なくとも１回逆転し、かつ第１、第２のクロック信号の電位差が正負いずれであっても前記電位差の絶対値が最大値の場合に、入力電流に応じた直列負性抵抗素子回路の状態がＮ＋１個存在するように設定することにより、負性抵抗素子の順方向電流−電圧特性ばかりでなく、逆方向電流−電圧特性をも利用することができ、クロック信号の１周期の間に２回動作する電流比較回路を実現することができる。その結果、クロック信号供給回路のトランジスタの動作速度限界を超える電流比較回路を実現することができる。また、入力電流に応じて（Ｎ＋１）値の離散的な出力電圧を出力する電流比較回路を実現できる。さらに、電流比較回路の動作速度を従来と同じにする場合は、クロック周波数を下げることができるので、クロック信号供給回路の消費電力を大幅に低減することができる。
【００７１】
また、本発明に係る第１の電圧比較回路によれば、入力電圧をその大きさに応じた電流に変換する電圧・電流変換回路と、電流入力端子が電圧・電流変換回路の電流出力端子と接続された、上記の電流比較回路とを設けることにより、電流比較回路がクロック周波数の２倍の速度で高速に動作するので、クロック周波数の２倍以上の速度で動作する電圧比較回路を実現することができる。
【００７２】
また、入射光をその強度に応じた電流に変換する光・電流変換回路と、電流入力端子が光・電流変換回路の電流出力端子と接続された、上記の電流比較回路とを設けることにより、電流比較回路がクロック周波数の２倍の速度で高速に動作するので、クロック周波数の２倍以上の速度で動作する光入力強度比較回路を実現することができる。
【００７３】
また、本発明に係る第２の電圧比較回路によれば、複数の入力電圧にそれぞれ重みと符号とを乗じて総和をとった結果をその大きさに応じた電流に変換する重み付け電圧・電流変換回路と、電流入力端子が重み付け電圧・電流変換回路の電流出力端子と接続された、上記の電流比較回路とを設けることにより、電流比較回路がクロック周波数の２倍の速度で高速に動作するので、クロック周波数の２倍の速度で動作する、重み付け機能付きの電圧比較回路を実現することができる。
【００７４】
また、上記第１の電圧比較回路と上記第２の電圧比較回路の少なくとも一方を複数設け、複数の電圧入力端子が複数の電圧比較回路の電圧出力端子と接続された、上記第２の電圧比較回路を設けることにより、各電圧比較回路がクロック周波数の２倍の速度で高速に動作するので、クロック周波数の２倍の速度で動作するデジタル回路を実現することができる。
【００７５】
また、しきい値が異なる、上記第１の電圧比較回路を１つ又は複数設け、全ての電圧比較回路にアナログ入力電圧を共通に入力することにより、各電圧比較回路がクロック周波数の２倍の速度で高速に動作するので、クロック周波数の２倍の速度で動作するＡ／Ｄ変換器を実現することができる。
【図面の簡単な説明】
【図１】  本発明の参考例１となる電流比較回路の構成を示す回路図である。
【図２】  図１の電流比較回路で用いる負性抵抗素子の電流・電圧特性を示す図である。
【図３】  図１のクロック信号供給回路から出力されるクロック信号の信号波形図である。
【図４】  図１の電流比較回路で用いる負性抵抗素子の電流を定義するための図である。
【図５】  図１の電流比較回路から出力される出力電圧の信号波形図である。
【図６】  本発明の参考例２となる電流比較回路の構成を示す回路図である。
【図７】  図６の電流比較回路で用いる負性抵抗素子の電流を定義するための図である。
【図８】  本発明の参考例３となる電圧比較回路の構成を示す回路図である。
【図９】  本発明の実施の形態となる光入力強度比較回路の構成を示す回路図である。
【図１０】  本発明の参考例４となる重み付け電圧比較回路の構成を示す回路図である。
【図１１】  本発明の参考例５となるデジタル回路の構成を示す回路図である。
【図１２】  本発明の参考例６となるＡ／Ｄ変換器の構成を示すブロック図である。
【図１３】  本発明の参考例７となる電流比較回路の構成を示す回路図である。
【図１４】  図１３の電流比較回路で用いる直列負性抵抗素子回路の電流・電圧特性を示す図である。
【図１５】  本発明の参考例７において入力電流と負性抵抗素子のピーク電流の関係を示す図である。
【図１６】  本発明の参考例８となる電流比較回路の構成を示す回路図である。
【図１７】  本発明の参考例８において入力電流と負性抵抗素子のピーク電流の関係を示す図である。
【図１８】  従来の電流比較回路／電圧比較回路の構成を示す回路図である。
【図１９】  図１８の電流／電圧比較回路で用いる負性抵抗素子の電流・電圧特性を示す図である。
【図２０】  図１８のクロック信号供給回路から出力されるクロック信号の信号波形図である。
【図２１】  図１８の電流／電圧比較回路で用いる負性抵抗素子の電流を定義するための図である。
【図２２】  図１８の電圧比較回路から出力される出力電圧の信号波形図である。
【符号の説明】
ＮＤ１、ＮＤ２、ＮＤ３、ＮＤ４、ＮＤ５、ＮＤ６…負性抵抗素子、Ｃ、Ｃ１、Ｃ２、Ｃ３…クロック信号供給回路、Ｑ、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６…電界効果トランジスタ、Ｄ…フォトダイオード、Ｒ１…抵抗、Ｘ、Ｘ１〜Ｘ１５…電圧比較回路、Ｙ、Ｚ…重み付け電圧比較回路、ＩＩＮ…入力電流、ＶＩＮ、ＶＩＮ１〜ＶＩＮ３…入力電圧、ＶＯＵＴ…出力電圧、ＶＣＫ１、ＶＣＫ２…クロック信号。
【図１】
0003660568.tif 000005
【図２】
0003660568.tif 000006
【図３】
0003660568.tif 000007
【図４】
0003660568.tif 000008
【図５】
0003660568.tif 000009
【図６】
0003660568.tif 000010
【図７】
0003660568.tif 000011
【図８】
0003660568.tif 000012
【図９】
0003660568.tif 000013
【図１０】
0003660568.tif 000014
【図１１】
0003660568.tif 000015
【図１２】
0003660568.tif 000016
【図１３】
0003660568.tif 000017
【図１４】
0003660568.tif 000018
【図１５】
0003660568.tif 000019
【図１６】
0003660568.tif 000020
【図１７】
0003660568.tif 000021
【図１８】
0003660568.tif 000022
【図１９】
0003660568.tif 000023
【図２０】
0003660568.tif 000024
【図２１】
0003660568.tif 000025
【図２２】
0003660568.tif 000026