(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の放電セルを有するプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置であって、
前記放電セル各々を入力映像信号に応じて発光セル状態及び非発光セル状態の内のいずれか一方の状態に設定するアドレス手段と、
前記放電セル各々に繰り返し維持パルスを印加することにより前記発光セル状態に設定されている前記放電セルのみを繰り返し維持放電させる維持手段と、
前記非発光状態に設定されている放電セル各々に印加された前記維持パルスの合計数に基づき非発光消費電力を求める非発光消費電力算出手段と、
前記入力映像信号の平均輝度レベルに基づく消費電力に前記非発光消費電力を加算した加算結果を平均消費電力として算出する平均消費電力算出手段と、
前記平均消費電力に基づいて前記プラズマディスプレイパネルの消費電力制御を行う消費電力制御手段と、を備えたことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
前記消費電力制御手段は、前記平均消費電力が所定の基準消費電力よりも大となった時に前記入力映像信号を減衰させることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記消費電力制御手段は、前記平均消費電力が所定の基準消費電力よりも大となった時に前記放電セルを繰り返し発光せしめる回数を減らすことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、プラズマディスプレイパネルの駆動装置に関する。
【０００２】
【背景技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型表示装置が実用化されている。ＡＣ（交流放電）型のプラズマディスプレイパネル(以下、ＰＤＰと称する)は、かかる薄型表示装置の１つとして着目されている。
ＡＣ型のＰＤＰは、放電空間を挟んで対向配置された一方のガラス基板の内面に配列された行電極対(維持電極対)群と、他方のガラス基板の内面にこれらの行電極対群と交叉して配列された列電極(データ電極)群とを備え、各電極の交叉部に１画素に対応した放電セルがマトリクス状に形成されている。
【０００３】
このようなＰＤＰでは、サブフィールド法を用いた階調駆動を行う。かかる階調駆動では、１フィールド期間を複数のサブフィールドに分割し、各サブフィールド内において、リセット行程、アドレス行程、及び一斉維持放電行程を順次実行する。先ず、上記リセット行程では、全ての放電セルを一斉にリセット放電せしめて、全放電セルを"発光セル"又は"非発光セル"のいずれか一方の状態に初期設定する。又、上記アドレス行程では、入力映像信号に対応した画素データに基づいて放電セルを選択的に"発光セル"又は"非発光セル"の状態に設定する。更に、上記一斉維持放電行程では、上記アドレス行程において"発光セル"に設定された放電セルのみを繰り返し維持放電せしめることにより、その放電発光状態を維持させる。かかる一連の動作を各サブフィールドで実施することにより、入力映像信号に対応した中間調の輝度表示を実現するのである。
【０００４】
この際、上記一斉維持放電行程において実施される維持放電の回数は、各サブフィールドの重み付けに応じており、又、各サブフィールドにおいて、その維持放電発光を生起させるか否かは、上記アドレス行程の設定によっている。
これにより、１フィールドの表示期間中において、入力映像信号に対応した発光期間と非発光期間とを形成させているのである。つまり、入力映像信号が高輝度になるほど、１フィールド期間内において上記発光期間が占める割合が大きくなり、低輝度になるほど１フィールド期間内において上記非発光期間が占める割合が大きくなるのである。
【０００５】
ここで、ＰＤＰの消費電力は、上記発光期間、すなわち"発光セル"の数及びその発光回数に応じて変化する。すなわち、全ての放電セルが"非発光セル"となった時に最も消費電力が小となり、全ての放電セルが"発光セル"となった時に最も消費電力が大となるのである。よって、ＰＤＰを駆動する際に用いられる電源回路としては、全ての放電セルが"発光セル"となった時を想定してその電流供給能力が設定されている。
【０００６】
しかしながら、通常、映像信号の平均輝度レベルは最大輝度レベルの３０％程度である為、通常の映像表示状態では、電源回路の電流供給能力に余裕が有りすぎる。よって、この余分な電流供給能力を有するが故に、電源回路自体も大規模なものになるという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、消費電力を抑えつつ装置規模を小にすることが出来るプラズマディスプレイパネルの駆動装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるプラズマディスプレイパネルの駆動装置は、マトリクス状に配列された複数の放電セルを有するプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置であって、前記放電セル各々を入力映像信号に応じて発光セル状態及び非発光セル状態の内のいずれか一方の状態に設定するアドレス手段と、前記放電セル各々に繰り返し維持パルスを印加することにより前記発光セル状態に設定されている前記放電セルのみを繰り返し維持放電させる維持手段と、前記非発光状態に設定されている放電セル各々に印加された前記維持パルスの合計数に基づき非発光消費電力を求める非発光消費電力算出手段と、前記入力映像信号の平均輝度レベルに基づく消費電力に前記非発光消費電力を加算した加算結果を平均消費電力として算出する平均消費電力算出手段と、前記平均消費電力に基づいて前記プラズマディスプレイパネルの消費電力制御を行う消費電力制御手段と、を備えたことを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、本発明による駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
図１に示されるように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成される。
【００１０】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙの一対にて、ＰＤＰ１０における１行分に対応した行電極を形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて１画素に対応した放電セルＣが形成される構造となっている。すなわち、ＰＤＰ１０には、第１行・第１列に属する放電セルＣ1,1〜第ｎ行・第ｍ列に属する放電セルＣn,mまでの(ｎ×ｍ)個の放電セルがマトリクス状に配列されているのである。
【００１１】
かかるＰＤＰ１０に対して映像表示を実施させる為の入力映像信号は、ＲＧＢ分離抽出回路１及び同期検出回路９の各々に供給される。
ＲＧＢ分離抽出回路１は、入力されたアナログの映像信号から赤色成分信号Ｒ、緑色成分信号Ｇ、及び青色成分信号Ｂ各々を分離抽出し、これらをＡ／Ｄ変換回路２に供給する。Ａ／Ｄ変換回路２は、これらアナログの赤色成分信号Ｒ、緑色成分信号Ｇ、及び青色成分信号Ｂの各々をサンプリングして、夫々、１画素毎に対応した例えば６ビットからなる画素データＤR、ＤG、及びＤBの各々に変換し、これらを輝度調整回路３及びパネル消費電力測定回路４の各々に供給する。
【００１２】
同期検出回路９は、上記入力映像信号から水平同期信号及び垂直同期信号の各々を検出し、夫々の検出タイミングを示す同期検出信号ＨＶを上記パネル消費電力測定回路４、及び発光駆動制御回路５０の各々に供給する。
パネル消費電力測定回路４は、上記Ａ／Ｄ変換回路２から供給された１フィールド(フレーム)分の画素データＤR、ＤG、及びＤB各々に基づいて、ＰＤＰ１０の各放電セルが消費する電力値の平均を測定し、これを平均消費電力Ｐとして輝度調整回路３に供給する。
【００１３】
輝度調整回路３は、上記Ａ／Ｄ変換回路２から供給された画素データＤR、ＤG、及びＤB各々に、上記平均消費電力Ｐに応じた図２に示されるが如き輝度調整係数を乗算して得られた値を輝度調整画素データＤＣR、ＤＣG、及びＤＣBとして、夫々、フレームメモリ５に供給する。すなわち、輝度調整回路３は、上記平均消費電力Ｐが所定の基準消費電力Ｐrefよりも小である場合には、上記画素データＤR、ＤG、及びＤBの各々をそのまま輝度調整画素データＤＣR、ＤＣG、及びＤＣB各々としてフレームメモリ５に供給する。一方、上記平均消費電力Ｐが所定の基準消費電力Ｐrefよりも大である場合には、この平均消費電力Ｐが大であるほど減衰率を高めた輝度調整係数にて、画素データＤR、ＤG、及びＤB各々に対してその輝度レベルを減少させる調整を施すのである。尚、上記基準消費電力Ｐrefとは、例えば、上記画素データＤによって表される輝度が最大となる時にＰＤＰ１０で消費される電力値の３０％に、所定のマージンを加算して得た電力値である。
【００１４】
フレームメモリ５は、発光駆動制御回路５０から供給されてくる書込信号に応じて、上記輝度調整画素データＤＣR、ＤＣG、及びＤＣBの各々を書き込む。ここで、１フレーム（ｎ行、ｍ列）分の書き込みが終了すると、フレームメモリ５は、発光駆動制御回路５０から供給されてくる読出信号に応じて、上記輝度調整画素データＤＣR、ＤＣG、及びＤＣBの各々を各ビット桁毎に分割し、同一のビット桁同士で１行分(ｍ個)毎にグループ化したものを画素駆動データビットＤＧ1〜ＤＧmとしてアドレスドライバ６に供給する。
【００１５】
発光駆動制御回路５０は、例えば図３に示されるが如きサブフィールドを採用した発光駆動フォーマットに従ってＰＤＰ１０を発光駆動制御すべく、各種タイミング信号をアドレスドライバ６、Ｙ電極ドライバ７及びＸ電極ドライバ８の各々に供給する。
尚、図３に示される発光駆動フォーマットでは、１フィールドの表示期間をサブフィールドＳＦ１〜ＳＦ６なる６つのサブフィールドに分割し、各サブフィールド内で、リセット行程Ｒｃ、アドレス行程Ｗｃ、一斉維持放電行程Ｉｃ、及び消去行程Ｅを夫々実行する。
【００１６】
図４は、上記発光駆動制御回路５０から供給された各種タイミング信号に応じて、上記アドレスドライバ６、Ｙ電極ドライバ７及びＸ電極ドライバ８各々がＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに夫々印加する各種駆動パルスの印加タイミング(１サブフィールド内での)を示す図である。
先ず、リセット行程Ｒｃにおいては、Ｙ電極ドライバ７が正極性のリセットパルスＲＰを行電極Ｘ1〜Ｘnに印加する。これと同時に、Ｘ電極ドライバ８は、負極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの同時印加により、ＰＤＰ１０中の全ての放電セルがリセット放電され、各放電セル内には一様に所定の壁電荷が形成される。これにより、ＰＤＰ１０における全ての放電セルは、一旦、"発光セル"に初期設定される。
【００１７】
次に、アドレス行程Ｗｃにおいては、アドレスドライバ６は、上述した如くフレームメモリ５から供給された画素駆動データビットＤＧ1〜ＤＧm各々を、夫々の論理レベルに応じた電圧を有するｍ個の画素データパルスに変換する。この際、アドレスドライバ６は、画素駆動データビットＤＧが例えば論理レベル"１"である場合には高電圧、論理レベル"０"である場合には低電圧(０Ｖ)の画素データパルスを生成する。アドレスドライバ６は、これらｍ個の画素データパルス、すなわち１行分の画素データパルスを画素データパルス群ＤＰとし、先ず、第１行に対応した画素データパルス群ＤＰ1を列電極Ｄ1〜Ｄmに印加し、次に、第２行に対応した画素データパルス群ＤＰ2を列電極Ｄ1〜Ｄmに印加する。更に、同様にしてアドレスドライバ６は、、第３行〜第ｎ行各々に対応した画素データパルス群ＤＰ3〜ＤＰnを順次、列電極Ｄ1〜Ｄmに印加して行くのである。ここで、Ｘ電極ドライバ８は、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、負極性の走査パルスＳＰを発生してこれを図４に示されるように、行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記リセット行程Ｒｃにおいて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。尚、低電圧の画素データパルスが印加された"列"に属する放電セルの各々には放電が生起されず、上記リセット行程Ｒｃにて初期化された状態、つまり"発光セル"の状態が維持される。
【００１８】
次に、一斉維持放電行程Ｉｃにおいては、Ｙ電極ドライバ７及びＸ電極ドライバ８は、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して、交互に正極性の維持パルスＩＰX及びＩＰYを印加する。尚、一斉維持放電行程Ｉc内においてこれら維持パルスＩＰX及びＩＰYが印加される回数(期間)は、サブフィールドＳＦ毎に設定されている。
【００１９】
例えば、図３に示されるように、サブフィールドＳＦ１での印加回数を"４"とした場合、
ＳＦ１：４
ＳＦ２：８
ＳＦ３：１６
ＳＦ４：３２
ＳＦ５：６４
ＳＦ６：１２８
となる。
【００２０】
かかる維持パルスＩＰの印加により、上記アドレス行程Ｗｃにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"は、維持パルスＩＰX及びＩＰYが印加される度に維持放電して発光し、各サブフィールド毎に割り当てられた回数(期間)分だけその発光状態を維持する。
最後に、消去行程Ｅにおいては、Ｙ電極ドライバ７が図４に示されるが如き負極性の消去パルスＥＰを行電極Ｙ1〜Ｙnに印加することにより全放電セルを一斉に消去放電せしめ、各放電セル内に残留している壁電荷を消去する。
【００２１】
この際、上記一斉維持放電行程内において印加される維持パルスＩＰの数は、上述した如く各サブフィールドの重み付けに対応しており、又、各サブフィールドにおいて、その維持放電発光を生起させるか否かは、上記アドレス行程の設定によっている。これにより、１フィールドの表示期間中において、入力映像信号に対応した発光期間と非発光期間とを形成させるのである。
【００２２】
従って、かかる１サブフィールド内での動作を、図４に示されるが如きサブフィールドＳＦ１〜ＳＦ６各々において実行することにより、１フィールド内において実施する維持放電発光の合計数、すなわち１フィールド期間内での発光期間の割合が、
｛0,4,8,12,16,20,・・・・・,248,252｝
となる、６４段階の中間調表示が可能となるのである。
【００２３】
この際、維持放電発光の合計数が"252"の時に最大輝度となり最も電力を消費することになるが、通常の映像表示による平均輝度はこの最大輝度の３０％程度に過ぎない。又、高輝度表示時において人間が視覚できる階調変化は、低輝度表示時におけるそれに比して鈍いことが知られている。
そこで、本発明においては、先ず、画素データＤR、ＤG、及びＤBに基づく１フィールド(フレーム)の表示を行う際に、パネル消費電力測定回路４により、ＰＤＰ１０で費やされる平均消費電力Ｐを測定する。
【００２４】
図５は、かかるパネル消費電力測定回路４の内部構成を示す図である。
図５において、平均輝度検出回路４１は、１フィールド(フレーム)分の上記画素データＤR、ＤG、及びＤB各々に基づいて１放電セルあたりの平均輝度レベルを求め、これを平均輝度レベルＡＰＬとして電力換算回路４２及び非発光維持パルス数取得回路４３の各々に供給する。
【００２５】
電力換算回路４２は、かかる平均輝度レベルＡＰＬを、この平均輝度レベルＡＰＬにて示される輝度表示を行う際に消費される電力値に換算し、これを発光消費電力ＷONとして加算器４４に供給する。非発光維持パルス数取得回路４３は、かかる平均輝度レベルＡＰＬにて示される輝度表示を行う際に、１フィールド(フレーム)期間内の各サブフィールドＳＦ１〜ＳＦ６の内、非発光期間に属するサブフィールドＳＦ各々で印加された維持パルスＩＰの合計回数を求め、これを係数乗算器４５に供給する。
【００２６】
例えば、図３に示されるが如き発光駆動フォーマットによれば、１フィールド期間内に印加される維持パルスＩＰの合計は２５２回となる。この際、６ビットの画素データで表される"０"〜"６３"なる６４段階の輝度の内、例えば、"２９"なる輝度表示を行うには、１フィールド期間内において１１６回の維持放電を生起させる必要がある。すなわち、上記２５２回の内１１６回分が、発光期間に属するサブフィールド各々の一斉維持放電行程Ｉcにおいて印加され、残りの１３６回分は非発光期間に属するサブフィールド各々の一斉維持放電行程Ｉcにおいて印加されるのである。この際、例え"発光"に寄与せずとも、維持パルスＩＰが行電極に印加されるだけで電力消費が行われる。つまり、非発光維持パルス数取得回路４３は、１フィールド期間内における非発光期間での電力消費要因として、この非発光期間に属する全てのサブフィールドの一斉維持放電行程Ｉcにおいて印加された維持パルスＩＰの合計数を求めるのである。
【００２７】
係数乗算器４５は、この非発光期間において印加された維持パルスＩＰの数に、維持パルスＩＰを１パルス印加することによって消費される単位電力ｋを乗算することにより、非発光期間中における非発光消費電力ＷOFFを求めこれを加算器４４に供給する。
加算器４４は、上記発光消費電力ＷONと、上記非発光消費電力ＷOFFとを加算したものを最終的な平均消費電力Ｐとして出力する。
【００２８】
ここで、本発明においては、このパネル消費電力測定回路４によって求められた平均消費電力Ｐが所定の基準消費電力Ｐrefよりも大となるような比較的高輝度な表示が為される場合には、輝度調整回路３によって画素データＤR、ＤG、及びＤB各々の値を強制的に減衰させるのである。これにより、画素データＤによって示される輝度よりも実際の表示輝度が若干低下してしまうが、上述した如く、高輝度表示時において人間が視覚可能な階調変化は、低輝度表示時におけるそれに比して鈍いので問題とはならない。
【００２９】
よって、上述した如く、画素データＤの段階でその輝度レベルを減衰させた分だけ消費電力も減ることになり、ＰＤＰ１０を駆動する電源回路(図示せぬ)の電流供給能力を落とすことが可能になる。
尚、上記実施例におけるパネル消費電力測定回路４では、平均輝度検出回路４１にて検出された平均輝度レベルＡＰＬから、電力換算回路４２、非発光維持パルス数取得回路４３、加算器４４、及び係数乗算器４５なる構成により、平均消費電力Ｐを求めるようにしているが、かかる構成に限定されるものではない。
【００３０】
例えば、上記平均輝度レベルＡＰＬとして取り得る値は画素データＤのビット数によって決まる限られたものであり、更に平均輝度レベルＡＰＬと平均消費電力Ｐとは一対一の関係にある。そこで、全ての平均輝度レベルＡＰＬに対する平均消費電力Ｐの値を予め求めておき、平均輝度レベルＡＰＬをアドレスとしてそれに対応した平均消費電力Ｐの各々が読み出されるようにメモリに格納しておくのである。すなわち、平均輝度検出回路４１と、この平均輝度検出回路４１にて検出された平均輝度レベルＡＰＬをアドレス入力とするメモリとにより上記パネル消費電力測定回路４を実現することが出来るのである。
【００３１】
又、上記実施例においては、輝度調整回路３を用いることにより画素データＤの段階で、高輝度表示時における輝度制限を行うようにしているが、この輝度調整回路３を用いる代わりに、１フィールド(フレーム)内において印加すべき維持パルスＩＰの数を減らすことにより、この輝度制限を行うようにしても良い。
図６は、かかる点に鑑みて為された本発明の他の実施例による駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【００３２】
尚、図６においては、図１に示される輝度調整回路３を省き、Ａ／Ｄ変換回路２によって得られた画素データＤR、ＤG、及びＤBの各々をパネル消費電力測定回路４と共にフレームメモリ５に供給し、このパネル消費電力測定回路４にて測定された平均消費電力Ｐを発光駆動制御回路５０に供給するようにしている。以上の変更点以外は、図１に示されるものと同一であるので、その説明は省略する。
【００３３】
発光駆動制御回路５０は、かかる平均消費電力Ｐが上記基準消費電力Ｐrefよりも小なる時には、図７に示されるが如く、１フィールド(フレーム)期間内において印加する維持パルスＩＰの数を２５２とした図３に示されるが如き発光駆動フォーマットに従った駆動を実施する。ところが、平均消費電力Ｐが上記基準消費電力Ｐrefよりも大となる時には、図７に示されるが如く、この平均消費電力Ｐが大であるほど１フィールド(フレーム)期間内において印加する維持パルスＩＰの数を減らした駆動を行うのである。
【００３４】
かかる駆動によっても、比較的高輝度な表示が為される場合には、画素データＤによって示される輝度よりも実際の表示輝度を若干低下させて消費電力の低減がを図ることが可能になる。
【００３５】
【発明の効果】
以上詳述した如く、本発明においては、入力映像信号の平均輝度レベルに、１フィールド(フレーム)期間中における非発光期間で消費した電力値を加算することにより平均消費電力を求め、この平均消費電力に基づいてプラズマディスプレイパネルの消費電力制御を行うようにしている。この際、上記平均消費電力が所定の基準消費電力よりも大となった時に入力映像信号を減衰、又は維持放電の回数を減らすことにより消費電力を低減させ、電源回路の規模を小規模化することが可能になる。
【図面の説明】
【図１】本発明による駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【図２】平均消費電力Ｐに対する輝度調整係数の推移を示す図である。
【図３】発光駆動フォーマットの一例を示す図である。
【図４】１サブフィールド内においてＰＤＰ１０に印加される各種駆動パルスの印加タイミングを示す図である。
【図５】パネル消費電力測定回路４の内部構成の一例を示す図である。
【図６】本発明の他の実施例による駆動装置を搭載したプラズマディスプレイ装置の構成を示す図である。
【図７】平均消費電力Ｐに対する維持パルスＩＰの印加回数の推移を示す図である。
【主要部分の符号の説明】
３  輝度調整回路
４  パネル消費電力測定回路
６  アドレスドライバ
７  Ｙ電極ドライバ
８  Ｘ電極ドライバ
１０  ＰＤＰ
４１  平均輝度検出回路
４３  非発光維持パルス数取得回路
５０  発光駆動制御回路
【図１】
0003695737.tif 000002
【図２】
0003695737.tif 000003
【図３】
0003695737.tif 000004
【図４】
0003695737.tif 000005
【図５】
0003695737.tif 000006
【図６】
0003695737.tif 000007
【図７】
0003695737.tif 000008