(57)【特許請求の範囲】
【請求項１】
絶縁性基板（１）上に画素電極（１４'）と画素電極（１４'）を駆動するＴＦＴ（１６）とがマトリックス状に形成されたトップゲート型ＴＦＴアレイ基板であって、
前記ＴＦＴは、
絶縁性基板（１）上に堆積されたシリコン半導体膜（３’）と、
前記シリコン半導体膜（３’）のチャネル領域の上に形成されたゲート絶縁膜（４'）と、
前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、
ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、
前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、
前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成されたドレイン電極（１３）と、
前記ゲート電極金属酸化膜（７）と前記ソース電極（１２）の間、および前記ゲート電極金属酸化膜（７）と前記ドレイン電極（１３）の間に介在されたコンタクト電極（９'）と、を有し
前記画素電極（１４'）は、前記ＴＦＴ（１６）が形成された部位以外の基板の部位に形成され、かつ前記ドレイン電極（１３）とコンタクト電極（９'）を介してシリコン半導体膜のドレイン領域に電気接続され、
前記ソース電極（１２）は、コンタクト電極（９'）を介して前記シリコン半導体膜（３’）のソース領域に電気接続され、
前記シリコン半導体膜（３’）のチャネル領域は、不純物を混入させないｉ型シリコン半導体膜で構成され、ソース領域およびドレイン領域は、上記ｉ型シリコン半導体膜の上に不純物を混入させた不純物半導体膜（８’）を積層した複合層で構成されている、
ことを特徴とするトップゲート型ＴＦＴアレイ基板。
【請求項２】
前記ゲート電極金属酸化膜（７）とコンタクト電極（９'）との間に、不純物シリコン半導体膜（８'）が介在されていることを特徴とする、
請求項１に記載のトップゲート型ＴＦＴアレイ基板。
【請求項３】
ゲート電極（５'）に電気接続されたゲート金属配線の表面は、ゲート金属が酸化されたゲート金属酸化膜（７）で覆われており、
ソース電極（１２）に電気接続されたソース金属配線と上記ゲート金属配線とが、上記ゲート金属酸化膜とこの上に積層された不純物シリコン半導体膜（８’）を介して交差していることを特徴とする、
請求項２に記載のトップゲート型ＴＦＴアレイ基板。
【請求項４】
前記ソース金属配線を含むソース配線積層層は、不純物シリコン半導体膜とコンタクト金属膜とソース金属膜とが順次積層された３層構造であることを特徴とする、
請求項３に記載のトップゲート型ＴＦＴアレイ基板。
【請求項５】
前記ｉ型シリコン半導体膜が、不純物を混入させないｉ型アモルファスシリコン膜であり、前記不純物シリコン半導体膜が、ｎ型不純物を混入させたｎ型アモルファスシリコン膜であることを特徴とする、
請求項１ないし４のいずれかに記載のトップゲート型ＴＦＴアレイ基板。
【請求項６】
絶縁性基板（１）表面と前記不純物を混入させないｉ型シリコン半導体膜の間に、アンダーコート膜（２）が積層されていることを特徴とする、
請求項５に記載のトップゲート型ＴＦＴアレイ基板。
【請求項７】
絶縁性基板（１）上に堆積されたシリコン半導体膜（３’）と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成されたドレイン電極（１３）と、を少なくも有するＴＦＴ群と、
前記ＴＦＴ（１６）の形成された部位以外の基板の部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続された画素電極群と、
を備えたトップゲート型ＴＦＴアレイ基板を製造する方法であって、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５'）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（５'）およびゲート金属配線パターンの表面を陽極酸化法を用いて酸化して、前記ゲート電極（５'）の上面及び側面を覆うゲート電極金属酸化膜（７）とゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、
前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４'）を形成するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）とソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、
第２のレジストパターン（１１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）と不純物を混入させた不純物シリコン半導体膜層（８）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、基板上にＴＦＴ（１６）を形成する第２フォトリソステップと、
前記ＴＦＴ（１６）の上に画素電極膜層（１４）を堆積し、しかる後、第３のレジストパターン（１５）を用いたフォトリソグラフィ法で、前記画素電極膜層（１４）をエッチングして前記ドレイン電極（１３）に接続された画素電極（１４'）群を形成する画素電極形成第３フォトリソステップと、
を少なくとも備えるトップゲート型ＴＦＴアレイ基板の製造方法。
【請求項８】
前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、
前記不純物シリコン半導体膜層（８）が、不純物を混入させた不純物アモルファスシリコン膜層であることを特徴とする、
請求項７に記載のトップゲート型ＴＦＴアレイ基板の製造方法。
【請求項９】
前記第２フォトリソステップにおいて、前記ゲート電極金属酸化膜（７）上に積層された各層を前記ゲート電極金属酸化膜（７）の上面に到達するまで順次エッチングし、ソース電極（１２）とドレイン電極（１３）を形成することを特徴とする、
請求項８に記載のトップゲート型ＴＦＴアレイ基板の製造方法。
【請求項１０】
少なくとも前記ｉ型シリコン半導体膜層（３）と前記ゲート絶縁膜層（４）と前記ゲート金属膜層（５）とを連続して形成することを特徴とする、
請求項７ないし９のいずれかに記載のトップゲート型ＴＦＴアレイ基板の製造方法。
【請求項１１】
前記第１積層ステップにおいて、絶縁性基板（１）表面にアンダーコート膜を積層した後、前記ｉ型シリコン半導体膜層を形成することを特徴とする、
請求項１０に記載のトップゲート型ＴＦＴアレイ基板の製造方法。
【請求項１２】
絶縁性基板（１）上に堆積されたシリコン半導体膜（３’）と、前記シリコン半導体膜（３’）のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（１３）と、を有するＴＦＴ群と、前記ＴＦＴ（１６）の形成された部位以外の基板部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続された画素電極群とを備えたトップゲート型ＴＦＴアレイ基板を製造するＴＦＴアレイ基板製造工程と、
前記ＴＦＴアレイ基板の表面に液晶配向膜を形成し第１の基板となす配向膜形成工程と、
前記第１の基板と、カラーフィルター群と対向電極とを有する第２の基板とを、電極面を内側にして重ね合わせ、両基板の間隙に液晶を封入して液晶表示装置となす装置組立工程と、
を備える液晶表示装置の製造方法であって、
前記ＴＦＴアレイ基板製造工程が、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５'）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（５'）およびゲート金属配線パターンの表面を陽極酸化法を用いて酸化し、前記ゲート電極（５'）の上面及び側面を覆うゲート電極金属酸化膜（７）とゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、
前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４'）を形成するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）とソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、
第２のレジストパターン（１１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層した各層およびｉ型シリコン半導体膜層（３）を順次エッチングしＴＦＴ（１６）を形成する第２フォトリソステップと、
前記第２フォトリソステップの後、基板表面にさらに画素電極膜層（１４）を堆積し、しかる後、第３のレジストパターン（１５）を用いたフォトリソグラフィ法で、前記画素電極膜層（１４）をエッチングして前記ドレイン電極（１３）に接続された画素電極（１４'）群を形成する画素電極形成第３フォトリソステップと、を少なくとも備える、
ことを特徴とする液晶表示装置の製造方法。
【請求項１３】
前記画素電極形成ステップと配向膜形成ステップとの間に、基板上に形成されたＴＦＴと画素電極を保護膜で覆う保護膜積層ステップを備えることを特徴とする、
請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
絶縁性基板上にＴＦＴと、前記ＴＦＴで駆動される反射型画素電極とがマトリックス状に形成された反射型のＴＦＴアレイ基板であって、
前記ＴＦＴは、
絶縁性基板（１）上に堆積されたシリコン半導体膜と、
前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４'）と、
前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、
ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、
前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、
前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成された、反射型画素電極を兼ねるドレイン電極（４３）と、を有し、
更に前記ゲート電極金属酸化膜（７）と前記ソース電極（４２）の間、および前記ゲート電極金属酸化膜（７）と前記ドレイン電極（４３）の間には、不純物を混入した不純物シリコン半導体膜（４５）と、コンタクト電極（４４）とが順次介在されており、
前記シリコン半導体膜のチャネル領域は、不純物を混入させないｉ型シリコン半導体膜で構成され、ソース領域およびドレイン領域は、上記ｉ型シリコン半導体膜の上に不純物を混入させた不純物半導体膜を積層した複合層で構成されている、
ことを特徴とする反射型のＴＦＴアレイ基板。
【請求項１５】
ゲート電極（５'）に電気接続されたゲート金属配線の表面は、ゲート金属が酸化されたゲート金属酸化膜で覆われており、これらの膜を介して、ソース電極（４２）に電気接続されたソース金属配線とゲート金属配線とが交差していることを特徴とする、
請求項１４に記載の反射型のＴＦＴアレイ基板。
【請求項１６】
前記ｉ型シリコン半導体膜が、不純物を混入させないｉ型アモルファスシリコン膜であり、前記不純物シリコン半導体膜が、ｎ型不純物を混入させたｎ型アモルファスシリコン膜であることを特徴とする、
請求項１４または１５に記載の反射型のＴＦＴアレイ基板。
【請求項１７】
前記ソース金属配線を含むソース配線積層層は、不純物シリコン半導体膜とコンタクト金属膜とソース金属膜とが順次積層された３層構造であることを特徴とする、
請求項１４ないし１６のいずれかに記載の反射型のＴＦＴアレイ基板。
【請求項１８】
絶縁性基板（１）表面と前記不純物を混入させないｉ型シリコン半導体膜の間に、アンダーコート膜（２）が積層されていることを特徴とする、
請求項１６または１７に記載の反射型のＴＦＴアレイ基板。
【請求項１９】
絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（４３）とを有し、前記ドレイン電極（４３）が反射型画素電極（４７）を兼ねることを特徴とする反射型ＴＦＴアレイ基板の製造方法であって、
少なくとも、絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５'）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（５'）およびゲート金属配線パターンの表面を陽極酸化法を用いて酸化し、前記ゲート電極（５'）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、
前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４'）を形成するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）と光反射性を有するソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、
第２のレジストパターン（４１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）と不純物を混入させた不純物シリコン半導体膜層（８）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングして、ＴＦＴと、ドレイン電極と一体化した反射型画素電極（４７）とを形成する第２フォトリソステップと、
を備える反射型のＴＦＴアレイ基板の製造方法。
【請求項２０】
前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、
前記不純物シリコン半導体膜層（８）が、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層であることを特徴とする、
請求項１９に記載の反射型のＴＦＴアレイ基板の製造方法。
【請求項２１】
前記第２フォトリソステップにおいて、前記ゲート電極金属酸化膜（７）上に積層された各層を前記ゲート電極金属酸化膜（７）の上面に到達するまで順次エッチングし、少なくともソース電極（４２）と反射型画素電極を兼ねるドレイン電極（４３）とを形成することを特徴とする、
請求項２０に記載の反射型のＴＦＴアレイ基板の製造方法。
【請求項２２】
前記ソース・ドレイン金属膜層（１０）を、アルミニウムまたはアルミニウム合金で形成することを特徴とする、
請求項２１に記載の反射型のＴＦＴアレイ基板の製造方法。
【請求項２３】
第１積層ステップにおいて、絶縁性基板表面とシリコン半導体膜の間にアンダーコート膜を形成することを特徴とする、
請求項項１９ないし２２のいずれかに記載の反射型のＴＦＴアレイ基板の製造方法。
【請求項２４】
絶縁性基板上に反射型画素電極と反射型画素電極を駆動するＴＦＴとがマトリックス状に形成された反射型のＴＦＴアレイ基板の表面に、更に液晶配向膜の形成された第１の基板と、
カラーフィルターとこのカラーフィルター上に対向電極が載置された第２の基板とが、電極面を内側にして対向し、両基板の隙間に液晶が封入された構造の反射型の液晶表示装置において、
前記反射型ＴＦＴアレイ基板が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、
前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４'）と、
前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、
ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、
前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、
前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成された、反射型画素電極を兼ねるドレイン電極（４３）と、を有し、
更に前記ゲート電極金属酸化膜（７）と前記ソース電極（４２）の間、および前記ゲート電極金属酸化膜（７）と前記ドレイン電極（４３）の間には、不純物を混入した不純物シリコン半導体膜（４５）と、コンタクト電極（４４）とが順次介在されており、
前記シリコン半導体膜のチャネル領域は、不純物を混入させないｉ型シリコン半導体膜で構成され、ソース領域およびドレイン領域は、上記ｉ型シリコン半導体膜の上に不純物を混入させた不純物半導体膜を積層した複合層で構成されている、
ことを特徴とする反射型の液晶表示装置。
【請求項２５】
前記反射型ＴＦＴアレイ基板の表面が保護膜で覆われており、この保護膜の上に前記液晶配向膜が形成されていることを特徴とする、
請求項２４に記載の反射型の液晶表示装置。
【請求項２６】
前記保護膜は、無機物で構成されていることを特徴とする、
請求項２５に記載の反射型の液晶表示装置。
【請求項２７】
絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（４３）とを有し、前記ドレイン電極（４３）が反射型画素電極を兼ねる構造の反射型ＴＦＴアレイ基板を作製する工程と、
前記反射型ＴＦＴアレイ基板の表面に液晶配向膜を形成する第１の基板作製工程と、
前記第１の基板と、カラーフィルター群と対向電極とが載置された第２の基板とを、電極面を内側にして重ね合わせ、両基板の間隙に液晶を封入し液晶セルとなす液晶セル組立工程と、を備える液晶表示装置の製造方法であって、
前記反射型ＴＦＴアレイ基板作製工程が、
少なくとも、絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５'）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（５'）およびゲート金属配線パターンの表面を陽極酸化法を用いて酸化し、前記ゲート電極（５'）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、
前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４'）を形成するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）と光反射性のソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、
第２のレジストパターン（４１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層した各層およびｉ型シリコン半導体膜層（３）を順次エッチングし、ソース電極と、反射型画素電極を兼ねるドレイン電極とを形成する第２フォトリソステップと、
を有することを特徴とする反射型の液晶表示装置の製造方法。
【請求項２８】
前記反射型ＴＦＴアレイ基板作製工程と配向膜形成工程との間に、前記反射型ＴＦＴアレイ基板の表面を保護膜で覆う保護膜形成ステップを追加したことを特徴とする、
請求項２７に記載の反射型の液晶表示装置。
【請求項２９】
絶縁性基板（１）上に第２の櫛形画素電極部（８０）と、対向電極としての第１の櫛形画素電極部（７９）と、前記第２の櫛形画素電極（８０）を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式ＴＦＴアレイ基板であって、
前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積されたシリコン半導体膜と、
前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、
前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、
ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、
前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、
前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有し、
前記シリコン半導体膜のチャネル領域が、不純物を混入しないｉ型シリコン半導体膜（３'）で構成され、
ソース領域およびドレイン領域は、不純物を混入しないｉ型シリコン半導体膜（３'）と不純物を混入した不純物シリコン半導体膜（７４'）の二層で構成され、
前記不純物シリコン半導体膜（７４'）が、前記ゲート電極金属酸化膜（７２）の側面を直接覆い、かつ前記不純物シリコン半導体膜（７４'）と前記ソース電極（７６'）の間、および前記不純物シリコン半導体膜（７４'）とドレイン電極（７６"）の間には、コンタクト電極（７５'）が介在された構造であり、
前記第１の櫛形画素電極部（７９）は、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、前記第１画素電極（７１'）の上面および側面を覆う陽極酸化膜からなる第１画素電極酸化膜（７２'）とで構成されている、
ことを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項３０】
前記第２の櫛形画素電極部（８０）は、ＴＦＴ（７８）および第１の櫛形画素電極部（７９）の形成された基板部位以外の絶縁性基板（１）上に形成され、少なくとも前記シリコン半導体膜と同質のシリコン半導体膜の層と、前記ソース電極（７６'）と同質の金属膜の層とが積層された構造である、
請求項２９に記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項３１】
前記第２の櫛形画素電極部（８０）は、ソース領域のシリコン半導体膜層を含む積層構造と同一の積層構造で形成されていることを特徴とする、
請求項２９または３０に記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項３２】
絶縁性基板（１）と前記シリコン半導体膜の間にアンダーコート膜（２）が形成されていることを特徴とする、
請求項２９ないし３１のいずれかに記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項３３】
絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造のＴＦＴ（７８）と、
前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、前記第１画素電極（７１'）の上面および側面を覆う第１画素電極酸化膜（７２'）とで構成された対向電極部としての第１の櫛形画素電極部（７９）と、第２の櫛形画素電極部（８０）と、が同一基板上に形成されてなるインプレーンスイッチング方式のＴＦＴアレイ基板を製造する方法であって、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（７０）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（７１）及びこれに電気接続するゲート金属配線パターン、並びに第１画素電極（７１'）を形成する第１フォトリソステップと、
前記ゲート電極（７１）およびゲート金属配線パターン並びに第１画素電極（７１'）の表面を陽極酸化法を用いて酸化し、ゲート電極（７１）の上面及び側面を覆うゲート電極金属酸化膜（７２）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜と、第１画素電極（７１'）の上面及び側面を覆う第１画素電極酸化膜（７２'）を形成する金属酸化膜形成ステップと、
前記酸化膜をマスクにゲート絶縁膜層（４）をエッチングしゲート絶縁膜（７３）及び第１画素絶縁膜（７３'）を形成する絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（７４）とコンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを順次積層する第２積層ステップと、
第２のレジストパターン（７７）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（７６）とコンタクト金属膜層（７５）と不純物を混入させた不純物シリコン半導体膜層（７４）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、ＴＦＴ（７８）と第２の櫛形画素電極部（８０）と第１の櫛形画素電極部（７９）とを形成する第２フォトリソステップと、
を少なくとも備えるインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項３４】
前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、
前記不純物シリコン半導体膜層（７４）が、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層であることを特徴とする、
請求項３３に記載のインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項３５】
前記第２の櫛形画素電極部（８０）は、シリコン半導体膜層を含むソース領域の各層からなる積層構造と同一に形成されていることを特徴とする、
請求項３３または３４のいずれかに記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項３６】
前記第１積層ステップにおいて、絶縁性基板（１）とシリコン半導体膜の間にアンダーコート膜を形成することを特徴とする、
請求項３３ないし３５のいずれかに記載のインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項３７】
絶縁性基板（１）上に第２の櫛形画素電極部（８０）と、対向電極としての第１の櫛形画素電極部（７９）と、前記第２の櫛形画素電極を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式のＴＦＴアレイ基板の表面に更に液晶配向膜が形成された第１の基板と、少なくともカラーフィルターを備えた第２の基板とが、画素電極及びカラーフィルター面を内側にして対向し、両基板の隙間に液晶が封入された構造のインプレーンスイッチング方式の液晶表示装置であって、
前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、
前記第１の櫛形画素電極部（７９）が、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、第１画素電極金属の表面が陽極酸化されてなる酸化膜であって前記第１画素電極（７１'）の上面および側面を覆う第１画素電極酸化膜（７２'）とで構成され、
前記第２の櫛形画素電極部（８０）の構造が、ソース領域のシリコン半導体膜層を含む各層からなる積層構造と同一である、
ことを特徴とするインプレーンスイッチング方式の液晶表示装置。
【請求項３８】
前記インプレーンスイッチング方式のＴＦＴアレイ基板表面と液晶配向膜との間に保護膜が介在されていることを特徴とする、
請求項３７に記載のインプレーンスイッチング方式の液晶表示装置。
【請求項３９】
絶縁性基板（１）上に第２の櫛形画素電極部（１０４）と、対向電極としての第１の櫛形画素電極部（１０３）と、前記第２の櫛形画素電極部（１０４）を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式のＴＦＴアレイ基板であって、
前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、
前記第２の櫛形画素電極部（１０４）は、ソース領域のシリコン半導体膜層を含む積層構造と同一の積層構造であり、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成されており、
前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面は、保護膜（１０１）で覆われ、
前記第１の櫛形画素電極部（１０３）は、前記保護膜（１０１）上でかつ前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板部位に形成されている、
ことを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項４０】
前記第１の櫛形画素電極部（１０３）は、ソース電極（７６'）と同質の金属で構成されていることを特徴とする、
請求項３９に記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項４１】
前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、
前記不純物シリコン半導体膜層（７４）が、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層であることを特徴とする、
請求項３９または４０に記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項４２】
絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造のＴＦＴ（７８）と、
前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成された第２の櫛形画素電極部（１０４）と、
前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）を含む基板表面を覆う保護膜（１０１）と、
前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板の表面で、かつ前記保護膜（１０１）上に形成された対向電極としての第１の櫛形画素電極（１０３）と、
を有するインプレーンスイッチング方式ＴＦＴアレイ基板の製造方法であって、
前記製造方法は、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、
第１のレジストパターン（１００）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（７１）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（７１）およびゲート金属配線パターンの表面を陽極酸化法を用いて酸化し、ゲート電極（７１）の上面及び側面を覆うゲート電極金属酸化膜（７２）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、
前記酸化膜をマスクにゲート絶縁膜層（４）をエッチングしゲート絶縁膜（７３）を形成する絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（７４）とコンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを順次積層する第２積層ステップと、
第２のレジストパターン（１０２）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（７６）とコンタクト金属膜層（７５）と不純物を混入させた不純物シリコン半導体膜層（７４）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、ＴＦＴ（７８）と第２の櫛形画素電極部（１０４）とを形成する第２フォトリソステップと、
前記第２フォトリソステップ後、基板表面に形成された前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面を覆う保護膜層（１０１）を堆積する保護膜堆積ステップと、
前記保護膜層（１０１）上に第１の櫛形画素電極形成用の金属膜層を堆積する金属膜堆積ステップと、
前記金属膜堆積ステップの後、第３のレジストパターン（１０６）を用いたフォトリソグラフィ法で、前記金属膜層をエッチングし、対向電極としての第１の櫛形画素電極（１０３）を形成する第１櫛形画素電極形成第３フォトリソステップと、
を少なくとも備えるインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項４３】
前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、
前記不純物シリコン半導体膜層（７４）が、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層であることを特徴とする、
請求項４２に記載のインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項４４】
前記第２の櫛形画素電極部（１０４）は、シリコン半導体膜層を含むドレイン領域の各層からなる積層構造と同一の構造に形成されていることを特徴とする、
請求項４３に記載のインプレーンスイッチング方式のＴＦＴアレイ基板。
【請求項４５】
前記第１積層ステップにおいて、絶縁性基板（１）とシリコン半導体膜の間にアンダーコート膜を形成することを特徴とする、
請求項４２ないし４４のいずれかに記載のインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法。
【請求項４６】
第２の櫛形画素電極部（１０４）と、前記第２の櫛形画素電極部を駆動するＴＦＴ（７８）と、少なくとも前記第２の櫛形画素電極部（１０４）とＴＦＴ（７８）の表面を覆うシリコン保護膜の上に形成された対向電極としての第１の櫛形画素電極部（１０３）と、を有するインプレーンスイッチング方式のＴＦＴアレイ基板の表面に更に液晶配向膜の形成された第１の基板と、少なくともカラーフィルターを備える第２の基板とが、画素電極及びカラーフィルター面を内側にして対向し、両基板の隙間に液晶が封入された構造のインプレーンスイッチング方式の液晶表示装置であって、
前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、
前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、
前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、
ゲート電極金属の表面が陽極酸化されてなる酸化膜であって、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、
前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、
前記第２の櫛形画素電極部（１０４）が、ソース領域のシリコン半導体膜層を含む各層からなる積層構造と同一の構造であり、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成されており、
前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面が、保護膜（１０１）で覆われ、
前記第１の櫛形画素電極部（１０３）が、前記保護膜（１０１）上でかつ前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板部位に形成されている、
ことを特徴とするインプレーンスイッチング方式の液晶表示装置。
【請求項４７】
前記インプレーンスイッチング方式のＴＦＴアレイ基板表面と液晶配向膜との間に第２の保護膜が介在されていることを特徴とする、
請求項４６に記載のインプレーンスイッチング方式の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に使用するＴＦＴアレイ基板の新規な構造およびその製造方法並びにそれを用いた液晶表示装置に関する。
【０００２】
【従来の技術】
従来より、カラー液晶表示装置用のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）  アレイ基板の製造には、５〜９枚のホトマスクが使用されている。然るに、ホトマスクの使用枚数が多いと、その分、製造工程が煩雑になるため、製造コストの低減を図り難い。
【０００３】
一方、ダイオードアレイ基板の製造プロセスにおいて、ホトマスクの使用枚数を２枚にまで減らすことのできる技術が提案されている（特表昭６２−５０２３６１号公報）。しかし、この技術はそのままＴＦＴアレイ基板には適用できないとともに、ダイオードアレイ基板はＴＦＴアレイ基板に比較し性能が劣るため、カラーテレビジョン用には適さないという問題がある。
【０００４】
【発明が解決しようとする課題】
本発明はホトマスクの使用枚数を減らし、製造ステップの簡素化と製造コストの低減を図ることのできるＴＦＴアレイ基板の構造とそのような基板を生産性よく製造することのできる製造方法を提供することを目的とする。また、このような基板を用いて安価で高性能な液晶表示装置を提供しようとするものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するための本発明は次のように構成されている。
【０００６】
〔１〕トップゲート型ＴＦＴアレイ基板に関する発明
絶縁性基板（１）上に画素電極（１４'）と画素電極を駆動するＴＦＴ（１６）とがマトリックス状に形成されたトップゲート型ＴＦＴアレイ基板であって、前記ＴＦＴは、絶縁性基板（１）上に堆積されたシリコン半導体膜（３’）と、前記シリコン半導体膜（３’）のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成されたドレイン電極（１３）と、を有し、
前記画素電極（１４'）は、前記ＴＦＴ（１６）が形成された部位以外の基板の部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続されていることを特徴とする。
【０００７】
上記構成のトップゲート型ＴＦＴアレイ基板であると、従来と同等以上の性能のＴＦＴアレイ基板を３枚のフォトマスクの使用で製造できる。具体的には次の構成の製造方法により製造することができる。
【０００８】
絶縁性基板（１）上に堆積されたシリコン半導体膜（３’）と、前記シリコン半導体膜（３’）のチャネル領域の上に形成されたゲート絶縁膜（４'）と、前記ゲート絶縁膜（４'）の上に形成されたゲート電極（５'）と、前記ゲート電極（５'）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成されたドレイン電極（１３）と、を少なくも有するＴＦＴ群と、
前記ＴＦＴ（１６）の形成された部位以外の基板の部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続された画素電極群とを備えたトップゲート型ＴＦＴアレイ基板を製造する方法であって、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５'）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、
前記ゲート電極（５'）およびゲート金属配線パターンの表面を酸化し、前記ゲート電極（５'）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４'）を形成するゲート絶縁膜形成ステップと、
前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）とソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、第２のレジストパターン（１１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）と不純物を混入させた不純物シリコン半導体膜層（８）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、基板上にＴＦＴ（１６）を形成する第２フォトリソステップと、前記ＴＦＴ（１６）の上に画素電極膜層（１４）を堆積し、しかる後、第３のレジストパターン（１５）を用いたフォトリソグラフィ法で、前記画素電極膜層（１４）をエッチングして前記ドレイン電極（１３）に接続された画素電極（１４'）群を形成する画素電極形成第３フォトリソステップと、を少なくとも備えるトップゲート型ＴＦＴアレイ基板の製造方法により製造することができる。
【０００９】
上記製造方法においては、前記金属酸化膜形成ステップにおける酸化方法として、陽極酸化法を用いることができる。ここで、陽極酸化とは、電極金属を電解液に浸漬した状態で電流を流し、電極金属表面を酸化する方法をいうが、この方法であると、ゲート電極表面とゲート電極に電気接続するゲート金属配線の表面にセルフアラインで金属酸化膜からなる絶縁膜を形成することができる。しかも、この方法であると、低温で効率よく金属酸化膜を形成することができる。
【００１０】
また、上記製造方法における前記ｉ型シリコン半導体膜層（３）を、不純物を混入しないｉ型アモルファスシリコン膜層（なお、不純物を混入しない低温ポリシリコン膜をも同様に使用できる）で構成し、前記不純物シリコン半導体膜層（８）を、不純物を混入させた不純物アモルファスシリコン膜層で構成することができる。アモルファスシリコンであると、ＣＶＤ法（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いる等して生産効率よく半導体膜層を形成することができる。しかも、アモルファスシリコンを用いた上記製造方法であると、ｉ型アモルファスシリコン膜からなるチャネル領域と、ｉ型アモルファスシリコン膜と不純物アモルファスシリコン膜の二層（混合層）からなるソース領域およびドレイン領域を容易に形成できる。また、ソース領域およびドレイン領域を形成するための不純物打ち込む工程が不要になる。よって、ＴＦＴの生産性が高まる。
【００１１】
また、上記構成の製造方法であると、ゲート電極金属酸化膜（７）とソース・ドレイン電極、またはコンタクト電極（９’）との間に、不純物シリコン半導体膜（８’）が介在する構造のＴＦＴを形成できる。この構造であると、ゲート電極（５’）とソース・ドレイン電極、またはゲート電極（５’）とコンタクト電極（９’）とが、ゲート電極金属酸化膜（７）と不純物シリコン半導体膜（８’）の２層で絶縁されることになる。よって、ゲートリークが減少する。
【００１２】
上記製造方法の前記第２フォトリソステップにおいては、前記ゲート電極金属酸化膜（７）の上に積層された各層を前記ゲート電極金属酸化膜（７）の上面に到達するまで順次エッチングし、ソース電極（１２）とドレイン電極（１３）を形成するのがよい。この方法によると、容易にゲート電極金属酸化膜（７）の上面において互いに離間されたソース電極とドレイン電極を有するＴＦＴを製造することができる。
【００１３】
また、少なくとも前記ｉ型シリコン半導体膜層（３）とゲート絶縁膜層（４）とゲート金属膜層（５）とを連続して形成するのがよい。上記各層を連続的に形成することにより、各層間の界面準位を小さくすることができるからである。
【００１４】
また、前記ソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）とを同一の材料で１層で形成することもできる。この構成であると、更に製造工程を簡略化することができ、一層生産効率を向上させることができる。
【００１５】
また、前記第１積層ステップにおいて、絶縁性基板（１）表面にアンダーコート膜を積層した後、前記ｉ型シリコン半導体膜層を形成するようにするのもよい。アンダーコート膜を積層すると、基板中に含まれる不純物が半導体膜層に拡散・混入するのを防止できるからである。
【００１６】
さらに、上記製造方法によると、前記ゲート電極金属酸化膜（７）と前記ソース電極（１２）の間、および前記ゲート電極金属酸化膜（７）と前記ドレイン電極（１３）の間にコンタクト電極（９'）が介在され、前記画素電極（１４'）が前記ドレイン電極（１３）とコンタクト電極（９'）を介してシリコン半導体膜のドレイン領域に電気接続され、前記ソース電極（１２）がコンタクト電極（９'）を介してシリコン半導体膜のソース領域に電気接続された構成のトップゲート型ＴＦＴアレイ基板を製造することができる。この構造のＴＦＴアレイ基板では、コンタクト電極がソース電極またはドレイン電極中の金属（例えばアルミニウム）の半導体膜層へのマイグレーションを阻止するので、安定なトランジスタ特性が得られる。
【００１７】
また上記製造方法によると、ゲート電極（５’）に電気接続されたゲート金属配線の表面が、ゲート金属が酸化されたゲート金属酸化膜で覆われる。よって、ソース電極（１２）に電気接続されたソース金属配線とゲート金属配線とが、上記ゲート金属酸化膜とこの上に積層された不純物シリコン半導体膜を介して交差する構造が容易に実現できる。このような構造であると、両配線間の絶縁性がよいので内部短絡の恐れが少ない。
【００１８】
なお、ソース金属配線とゲート金属配線とは、必ずゲート金属酸化膜とこの上に積層された不純物シリコン半導体膜を介して交差することになるが、この理由は、上記交差部分においては交差部上方に位置する金属配線の金属酸化膜（ソース金属配線またはゲート金属配線の何れか一方の金属酸化膜）がマスクとして機能するので、画素電極形成第３フォトリソステップの際に、下方金属配線上の不純物シリコン半導体膜層がエッチングされないからである。
【００１９】
また、上記製造方法においては、前記ソース電極（１２）に電気接続されたソース金属配線と前記コンタクト電極（９’）とが、前記絶縁性基板（１）上に堆積された一層かつ同一材料からなる金属膜層をパターンニングして形成されたものとすることができる。この構成であると、更に工程を簡素化できる。
【００２０】
また、上記製造方法によると、不純物シリコン半導体膜とコンタクト金属膜とソース金属膜とが順次積層された３層構造のソース配線積層層を容易に形成することができる。このソース配線積層層では、主としてソース金属膜層が導電リードの役割を担うソース金属配線を構成することになるが、３層構造であるのでソース金属配線とソース電極との高低差がないか又は少ないので、液晶配向膜を形成する場合等において都合がよい。
【００２１】
〔２〕上記トップゲート型ＴＦＴアレイ基板を用いた液晶表示装置に関する発明。
絶縁性基板上に画素電極と画素電極を駆動するＴＦＴとがマトリックス状に形成されたトップゲート型ＴＦＴアレイ基板の表面に、さらに液晶配向膜が形成されてなる第１の基板と、カラーフィルターと対向画素電極とを有する第２の基板とが電極面を内側にして対向され、両基板の隙間に液晶が封入された構造の液晶表示装置において、
前記トップゲート型ＴＦＴアレイ基板が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（１３）と、を有するトップゲート型ＴＦＴと、前記ＴＦＴ（１６）の形成された部位以外の基板の部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続された画素電極（１４’）とを有するものである、ことを特徴とする液晶表示装置。
【００２２】
上記構成において、トップゲート型ＴＦＴアレイ基板上のＴＦＴ（１６）および画素電極（１４’）が、保護膜で覆われたものとすることができる。また、前記保護膜を、無機物で構成することができる。ＴＦＴと画素電極が保護膜で覆われていると、ＴＦＴ等の損傷が防止され、特に無機物（例えばシリカ）からなる保護膜は保護機能に優れるので、ＴＦＴアレイ基板の耐久性が向上する。
【００２３】
上記液晶表示装置は、次の構成の製造方法により製造することができる。すなわち、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極（５’）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（１２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（１３）と、を有するＴＦＴ群と、前記ＴＦＴ（１６）の形成された部位以外の基板部位に形成され、かつ前記ドレイン電極（１３）を介して前記シリコン半導体膜のドレイン領域に電気接続された画素電極群とを備えたトップゲート型ＴＦＴアレイ基板を製造するＴＦＴアレイ基板製造工程と、前記ＴＦＴアレイ基板の表面に液晶配向膜を形成し第１の基板となす配向膜形成工程と、前記第１の基板と、カラーフィルター群と対向電極とを有する第２の基板とを、電極面を内側にして重ね合わせ、両基板の間隙に液晶を封入して液晶表示装置となす装置組立工程と、を備える液晶表示装置の製造方法であって、前記ＴＦＴアレイ基板製造工程が、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５’）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、前記ゲート電極（５’）およびゲート金属配線パターンの表面を酸化し、前記ゲート電極（５’）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４’）を形成するゲート絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）とソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、第２のレジストパターン（１１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層した各層およびｉ型シリコン半導体膜層（３）を順次エッチングしＴＦＴ（１６）を形成する第２フォトリソステップと、
前記第２フォトリソステップの後、基板表面にさらに画素電極膜層（１４）を堆積し、しかる後、第３のレジストパターン（１５）を用いたフォトリソグラフィ法で、前記画素電極膜層（１４）をエッチングして前記ドレイン電極（１３）に接続された画素電極（１４’）群を形成する画素電極形成第３フォトリソステップと、を少なくとも備える、ことを特徴とする液晶表示装置の製造方法により製造することができる。
【００２４】
上記製造方法においては、前記画素電極形成ステップと配向膜形成ステップとの間に、基板上に形成されたＴＦＴと画素電極を保護膜で覆う保護膜積層ステップを付加することができる。ＴＦＴと画素電極とを保護膜で覆うと、保護膜がＴＦＴ等の損傷を防止する。よって、ＴＦＴアレイ基板の耐久性が高まる。また、この保護膜はマスクとして利用できる効果もある。具体的には保護膜をマスクとしてＴＦＴアレイ基板の周辺のゲート金属配線表面の酸化膜をエッチングすることにより、簡単に出入力端子部を形成することができる。
【００２５】
なお、この液晶表示装置は上記〔１〕で説明したトップゲート型ＴＦＴアレイ基板を主要構成要素としている。よって、この液晶表示装置およびその製造方法には当然に前記〔１〕に記載した内容をも含まれるが、重複説明を避けるためここでの説明を省略する。
【００２６】
〔３〕反射型のＴＦＴアレイ基板に関する発明
絶縁性基板上にＴＦＴと、前記ＴＦＴで駆動される反射型画素電極とがマトリックス状に形成された反射型のＴＦＴアレイ基板であって、
前記ＴＦＴは、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極（５’）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うように形成されたドレイン電極（４３）と、を有してなるものであり、かつ前記ドレイン電極（４３）が反射型画素電極を兼ねることを特徴とする反射型のＴＦＴアレイ基板。
【００２７】
上記構成の反射型のＴＦＴアレイ基板であると、２枚のフォトマスクの使用で製造できる。具体的には次の構成の製造方法により製造することができる。
【００２８】
絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極（５’）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（４３）とを有し、前記ドレイン電極（４３）が反射型画素電極（４７）を兼ねることを特徴とする反射型ＴＦＴアレイ基板の製造方法であって、
少なくとも、絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５’）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、前記ゲート電極（５’）およびゲート金属配線パターンの表面を酸化し、前記ゲート電極（５’）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４’）を形成するゲート絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）と光反射性を有するソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、第２のレジストパターン（４１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）と不純物を混入させた不純物シリコン半導体膜層（８）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングして、ＴＦＴと、ドレイン電極と一体化した反射型画素電極（４７）とを形成する第２フォトリソステップと、を備える反射型のＴＦＴアレイ基板の製造方法により製造することができる。
【００２９】
ここで、上記製造方法は、さらに次のように構成することができる。
前記金属酸化膜形成ステップにおいて、陽極酸化法を用いてゲート電極およびゲート金属配線パターンの表面を酸化することができる。陽極酸化法を用いると、ゲート電極およびゲート金属配線パターンの表面にセルフアラインで金属酸化膜からなる絶縁膜を形成することができ、しかも低温で形成することができるので、製造作業性がよい。
【００３０】
また、前記ｉ型シリコン半導体膜層（３）を、不純物を混入しないｉ型アモルファスシリコン膜層とし、前記不純物シリコン半導体膜層（８）を、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層とすることができる。アモルファスシリコン膜層であると、ＣＶＤ法（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を用いる等して生産効率よく半導体膜層を形成することができる。しかも、上記製造方法に従うとｉ型アモルファスシリコン膜からなるチャネル領域と、ｉ型アモルファスシリコン膜と不純物アモルファスシリコン膜の二層（混合層）からなるソース領域およびドレイン領域が容易に形成できる。よって、ソース領域およびドレイン領域を形成するために、半導体膜層に不純物を打ち込む工程が不要になる。また、この製造方法によると、ゲート電極金属酸化膜（７）とソース・ドレイン電極、またはコンタクト電極（９’）との間に、不純物シリコン半導体膜（８’）が介在する構造のＴＦＴを形成できる。
【００３１】
また、前記第２フォトリソステップにおいて、前記ゲート電極金属酸化膜（７）上に積層された各層を前記ゲート電極金属酸化膜（７）の上面に到達するまで順次エッチングし、少なくともソース電極（４２）と反射型画素電極を兼ねるドレイン電極（４３）とを形成することができる。この方法によると、ゲート電極金属酸化膜（７）の上面において互いに離間されたソース電極とドレイン電極を有するＴＦＴを生産効率よく製造することができる。しかも、ドレイン電極が反射型画素電極を兼ねる簡素化された構造が採用されているので、都合２枚のフォトマスクを用いることにより、反射型のＴＦＴアレイ基板を製造することができる。
【００３２】
また、前記ソース・ドレイン金属膜層（１０）を、アルミニウムまたはアルミニウム合金で形成することができる。アルミニウムまたはアルミニウム合金は導電性に優れるとともに、光反射性にも優れるので、この構成によると、反射特性に優れた反射型のＴＦＴアレイ基板を更に生産性よく製造することができる。
【００３３】
また、前記ソース・ドレイン金属膜層（１０）とコンタクト金属膜層（９）とを１層かつ同一の材質で形成することができる。この構成であると、積層工程を更に簡略化できるとともに、エッチングが容易になるので、一層生産性を高めることができる。
【００３４】
また、第１積層ステップにおいて、絶縁性基板表面とシリコン半導体膜の間にアンダーコート膜を形成するのもよい。基板と半導体膜層の間にアンダーコート膜を介在させると、基板中に含まれる不純物が半導体膜層に拡散・混入するのを防止できるので、半導体特性が安定化するからである。
【００３５】
更に、以上のような反射型のＴＦＴアレイ基板の製造方法によると、例えば次のような構造の反射型ＴＦＴアレイ基板を製造することができる。
ｉ）前記ゲート電極金属酸化膜（７）と前記ソース電極（４２）の間、および前記ゲート電極金属酸化膜（７）と画素電極を兼ねる前記ドレイン電極（４３）の間にコンタクト電極（４４）が介在された構造の反射型ＴＦＴアレイ基板。
【００３６】
ｉｉ）  前記ゲート電極金属酸化膜（７）とコンタクト電極（４４）との間には、不純物を混入した不純物シリコン半導体膜（４５）が介在された構造の反射型ＴＦＴアレイ基板。
【００３７】
ｉｉｉ）  ゲート電極（５’）に電気接続されたゲート金属配線の表面は、ゲート金属が酸化されたゲート金属酸化膜で覆われており、これらの膜を介して、ソース電極（４２）に電気接続されたソース金属配線とゲート金属配線とが交差した構造の反射型ＴＦＴアレイ基板。
【００３８】
ｉｖ）前記ソース電極（４２）とこれに電気接続されたソース金属配線、および反射型画素電極を兼ねる前記ドレイン電極（４３）とこれに電気接続されたドレイン金属配線、並びにコンタクト電極（４４）とが、前記絶縁性基板（１）上に堆積された一層かつ同一材料からなる金属膜層をパターンニングして形成された構造の反射型ＴＦＴアレイ基板。
【００３９】
ｖ）  前記一層かつ同一材料からなる金属膜層が、アルミニウムまたはアルミニウム合金である反射型ＴＦＴアレイ基板。
【００４０】
ｖｉ）  前記ｉ型シリコン半導体膜が、不純物を混入させないｉ型アモルファスシリコン膜であり、前記不純物シリコン半導体膜が、ｎ型不純物を混入させたｎ型アモルファスシリコン膜である反射型ＴＦＴアレイ基板。
【００４１】
ｖｉｉ）  前記ソース金属配線を含むソース配線積層層は、シリコン半導体膜とコンタクト金属膜とソース金属膜とが順次積層された３層構造である反射型ＴＦＴアレイ基板。
【００４２】
ｖｉｉｉ）  絶縁性基板（１）表面と前記不純物を混入させないｉ型シリコン半導体膜の間に、アンダーコート膜（２）が積層された反射型ＴＦＴアレイ基板。
【００４３】
〔４〕上記反射型のＴＦＴアレイ基板を用いた反射型液晶表示装置に関する発明
絶縁性基板上に反射型画素電極と反射型画素電極を駆動するＴＦＴとがマトリックス状に形成された反射型のＴＦＴアレイ基板の表面に、更に液晶配向膜の形成された第１の基板と、カラーフィルターとこのカラーフィルター上に対向電極が載置された第２の基板とが、電極面を内側にして対向し、両基板の隙間に液晶が封入された構造の反射型の液晶表示装置において、
前記反射型ＴＦＴアレイ基板が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極（５’）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（４３）とを有し、前記ドレイン電極（４３）が反射型画素電極を兼ねる構造であることを特徴とする反射型の液晶表示装置。
【００４４】
上記装置は、次の構成の製造方法により製造することができる。すなわち、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（４’）と、前記ゲート絶縁膜（４’）の上に形成されたゲート電極（５’）と、前記ゲート電極（５’）の表面を覆うゲート電極金属酸化膜（７）と、前記ゲート電極金属酸化膜（７）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７）の少なくともソース領域側の側面とソース領域を覆うソース電極（４２）と、前記ゲート電極金属酸化膜（７）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（４３）とを有し、前記ドレイン電極（４３）が反射型画素電極を兼ねる構造の反射型ＴＦＴアレイ基板を作製する工程と、前記反射型ＴＦＴアレイ基板の表面に液晶配向膜を形成する第１の基板作製工程と、前記第１の基板と、カラーフィルター群と対向電極とが載置された第２の基板とを、電極面を内側にして重ね合わせ、両基板の間隙に液晶を封入し液晶セルとなす液晶セル組立工程と、を備える液晶表示装置の製造方法であって、前記反射型ＴＦＴアレイ基板作製工程が、
少なくとも、絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（６）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（５’）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、前記ゲート電極（５’）およびゲート金属配線パターンの表面を酸化し、前記ゲート電極（５’）の上面及び側面を覆うゲート電極金属酸化膜（７）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、前記酸化膜をマスクに前記ゲート絶縁膜層（４）をエッチングしゲート絶縁膜（４’）を形成するゲート絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（８）とコンタクト金属膜層（９）と光反射性のソース・ドレイン金属膜層（１０）とを順次積層する第２積層ステップと、第２のレジストパターン（４１）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層した各層およびｉ型シリコン半導体膜層（３）を順次エッチングし、ソース電極と、反射型画素電極を兼ねるドレイン電極とを形成する第２フォトリソステップと、を有することを特徴とする反射型の液晶表示装置の製造方法により製造することができる。
【００４５】
この製造方法において、前記反射型ＴＦＴアレイ基板作製工程と配向膜形成工程との間に、前記反射型ＴＦＴアレイ基板の表面を保護膜で覆う保護膜形成ステップを追加したことができ、この保護膜として、シリカ等の無機物を使用することができる。
【００４６】
なお、上記構成の反射型液晶表示装置の主要要素は、反射型ＴＦＴアレイ基板であり、反射型ＴＦＴアレイ基板については既に説明した。よって、ここでの説明を省略する。
【００４７】
〔５〕インプレインスイッチング方式のＴＦＴアレイ基板（Ａ）に関する発明
絶縁性基板（１）上に第２の櫛形画素電極部（８０）と、対向電極としての第１の櫛形画素電極部（７９）と、前記第２の櫛形画素電極（８０）を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式ＴＦＴアレイ基板であって、
前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、前記第１の櫛形画素電極部（７９）は、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、前記第１画素電極（７１'）の上面および側面を覆う第１画素電極酸化膜（７２'）とで構成されている、ことを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００４８】
上記インプレーンスイッチング方式のＴＦＴアレイ基板は、２枚のフォトマスクを使用する次の構成の製造方法により製造することができる。すなわち、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造のＴＦＴ（７８）と、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、前記第１画素電極（７１'）の上面および側面を覆う第１画素電極酸化膜（７２'）とで構成された対向電極部としての第１の櫛形画素電極部（７９）と、第２の櫛形画素電極部（８０）と、が同一基板上に形成されてなるインプレーンスイッチング方式のＴＦＴアレイ基板を製造する方法であって、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（７０）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（７１）及びこれに電気接続するゲート金属配線パターン、並びに第１画素電極（７１'）を形成する第１フォトリソステップと、前記ゲート電極（７１）およびゲート金属配線パターン並びに第１画素電極（７１'）の表面を酸化し、ゲート電極（７１）の上面及び側面を覆うゲート電極金属酸化膜（７２）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜と、第１画素電極（７１'）の上面及び側面を覆う第１画素電極酸化膜（７２'）を形成する金属酸化膜形成ステップと、
前記酸化膜をマスクにゲート絶縁膜層（４）をエッチングしゲート絶縁膜（７３）及び第１画素絶縁膜（７３'）を形成する絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（７４）とコンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを順次積層する第２積層ステップと、第２のレジストパターン（７７）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（７６）とコンタクト金属膜層（７５）と不純物を混入させた不純物シリコン半導体膜層（７４）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、ＴＦＴ（７８）と第２の櫛形画素電極部（８０）と第１の櫛形画素電極部（７９）とを形成する第２フォトリソステップと、を少なくとも備えるインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法により製造することができる。
【００４９】
ここで、上記製造方法における前記酸化膜形成ステップにおいて、陽極酸化法を用いることができる。
【００５０】
また、前記ｉ型シリコン半導体膜層（３）を、不純物を混入しないｉ型アモルファスシリコン膜層とし、前記不純物シリコン半導体膜層（７４）を、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層とすることができる。
【００５１】
また、前記第２の櫛形画素電極部（８０）は、シリコン半導体膜層を含むソース領域の各層からなる積層構造と同一に形成することができる。
【００５２】
また、前記第２積層ステップにおいて、コンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを同一材料で１層で形成することができる。
【００５３】
また、前記第１積層ステップにおいて、絶縁性基板（１）とシリコン半導体膜の間にアンダーコート膜を形成することができる。
【００５４】
更に、上記インプレーンスイッチング方式のＴＦＴアレイ基板の製造方法によると、例えば次のような構造のＴＦＴアレイ基板を製造することができる。
ｉ）前記ゲート電極金属酸化膜（７２）および第１画素電極酸化膜（７２’）は、電極金属の表面を陽極酸化法で酸化した陽極酸化膜であることを特徴とする、インプレーンスイッチング方式のＴＦＴアレイ基板。
【００５５】
ｉｉ）  前記シリコン半導体膜のチャネル領域は、不純物を混入しないｉ型シリコン半導体膜（３’）で構成され、ソース領域およびドレイン領域は、不純物を混入しないｉ型シリコン半導体膜（３’）と不純物を混入した不純物シリコン半導体膜（７４’）の二層で構成されていることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００５６】
ｉｉｉ）  前記不純物シリコン半導体膜（７４’）は、前記ゲート電極金属酸化膜（７２）の側面を直接覆っていることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００５７】
ｉｖ）前記不純物シリコン半導体膜（７４’）とソース電極（７６’）の間、および前記不純物シリコン半導体膜とドレイン電極（７６”）の間に、更にコンタクト電極（７５’）が介在されていることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００５８】
ｖ）  前記第２の櫛形画素電極部（８０）は、ＴＦＴ（７８）および第１の櫛形画素電極部（７９）の形成された基板部位以外の絶縁性基板（１）上に形成され、少なくとも前記シリコン半導体膜と同質のシリコン半導体膜の層と、前記ソース電極（７６’）と同質の金属膜の層とが積層された構造であることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００５９】
〔６〕上記インプレーンスイッチング方式のＴＦＴアレイ基板（Ａ）を用いたインプレーンスイッチング方式の液晶表示装置（Ａ）に関する発明
絶縁性基板（１）上に第２の櫛形画素電極部（８０）と、対向電極としての第１の櫛形画素電極部（７９）と、前記第２の櫛形画素電極部（８０）を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式のＴＦＴアレイ基板の表面に更に液晶配向膜が形成された第１の基板と、少なくともカラーフィルターを備えた第２の基板とが、画素電極及びカラーフィルター面を内側にして対向し、両基板の隙間に液晶が封入された構造のインプレーンスイッチング方式の液晶表示装置であって、
前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、前記第１の櫛形画素電極部（７９）が、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記絶縁性基板（１）上に堆積された第１画素シリコン半導体膜（３"）と、前記第１画素シリコン半導体膜（３"）上に形成された第１画素絶縁膜（７３'）と、前記第１画素絶縁膜（７３'）の上に形成された第１画素電極（７１'）と、前記第１画素電極（７１'）の上面および側面を覆う第１画素電極酸化膜（７２'）とで構成されている、ことを特徴とするインプレーンスイッチング方式の液晶表示装置。
【００６０】
上記構成において、前記ゲート電極金属酸化膜（７２）および第１画素電極酸化膜（７２’）は、電極金属の表面を陽極酸化法で酸化した陽極酸化膜とすることができる。
【００６１】
また、前記第２の櫛形画素電極部（８０）の構造は、ソース領域のシリコン半導体膜層を含む各層からなる積層構造と同一とすることができる。
【００６２】
また、前記インプレーンスイッチング方式のＴＦＴアレイ基板表面と液晶配向膜との間に保護膜が介在されている構造とすることができる。
【００６３】
なお、以上の構成を採用した場合における作用効果は他の発明の構成で説明した内容と同様である。
【００６４】
〔７〕インプレーンスイッチング方式のＴＦＴアレイ基板（Ｂ）に関する発明ここで、上記したインプレーンスイッチング方式ＴＦＴアレイ基板とここに記載するインプレーンスイッチング方式ＴＦＴアレイ基板を区別する必要があるときには、上記基板をインプレーンスイッチング方式ＴＦＴアレイ基板（Ａ）とし、ここで説明するアレイ基板をインプレーンスイッチング方式のＴＦＴアレイ基板（Ｂ）と表記する。
【００６５】
絶縁性基板（１）上に第２の櫛形画素電極部（１０４）と、対向電極としての第１の櫛形画素電極部（１０３）と、前記第２の櫛形画素電極部（１０４）を駆動するＴＦＴ（７８）とがマトリックス状に形成されたインプレーンスイッチング方式のＴＦＴアレイ基板であって、
前記ＴＦＴ（７８）は、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、前記第２の櫛形画素電極部（１０４）は、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面は、保護膜（１０１）で覆われており、
前記第１の櫛形画素電極部（７９）は、前記保護膜（１０１）上でかつ前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板部位に形成されている、ことを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００６６】
この構成のインプレーンスイッチング方式のＴＦＴアレイ基板（Ｂ）は、例えば次の製造方法により製造することができる。
すなわち、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造のＴＦＴ（７８）と、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成された第２の櫛形画素電極部（１０４）と、前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）を含む基板表面を覆う保護膜（１０１）と、前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板の表面で、かつ前記保護膜（１０１）上に形成された対向電極としての第１の櫛形画素電極（１０３）と、を有するインプレーンスイッチング方式ＴＦＴアレイ基板の製造方法であって、前記製造方法は、
絶縁性基板（１）上に不純物を混入しないｉ型シリコン半導体膜層（３）と、ゲート絶縁膜層（４）と、ゲート金属膜層（５）とを順次積層する第１積層ステップと、第１のレジストパターン（１００）を用いたフォトリソグラフィ法で、前記ゲート金属膜層（５）をエッチングしゲート電極（７１）及びこれに電気接続するゲート金属配線パターンを形成する第１フォトリソステップと、前記ゲート電極（７１）およびゲート金属配線パターンの表面を酸化し、ゲート電極（７１）の上面及び側面を覆うゲート電極金属酸化膜（７２）と、ゲート金属配線パターンの上面及び側面を覆うゲート金属配線酸化膜とを形成する金属酸化膜形成ステップと、前記酸化膜をマスクにゲート絶縁膜層（４）をエッチングしゲート絶縁膜（７３）を形成する絶縁膜形成ステップと、前記ゲート絶縁膜形成ステップの後、不純物を混入させた不純物シリコン半導体膜層（７４）とコンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを順次積層する第２積層ステップと、第２のレジストパターン（１０２）を用いたフォトリソグラフィ法で、前記第２積層ステップで積層したソース・ドレイン金属膜層（７６）とコンタクト金属膜層（７５）と不純物を混入させた不純物シリコン半導体膜層（７４）と不純物を混入させないｉ型シリコン半導体膜層（３）とを順次エッチングし、ＴＦＴ（７８）と第２の櫛形画素電極部（１０４）とを形成する第２フォトリソステップと、前記第２フォトリソステップ後、基板表面に形成された前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面を覆う保護膜層（１０１）を堆積する保護膜堆積ステップと、前記保護膜層（１０１）上に第１の櫛形画素電極形成用の金属膜層を堆積する金属膜堆積ステップと、前記金属膜堆積ステップの後、第３のレジストパターン（１０６）を用いたフォトリソグラフィ法で、前記金属膜層をエッチングし、対向電極としての第１の櫛形画素電極（１０３）を形成する第１櫛形画素電極形成第３フォトリソステップと、を少なくとも備えるインプレーンスイッチング方式のＴＦＴアレイ基板の製造方法により製造することができる。
【００６７】
上記インプレーンスイッチング方式のＴＦＴアレイ基板の製造方法においては、前記金属酸化膜形成ステップにおける酸化方法を、陽極酸化法とすることができる。
【００６８】
また、前記ｉ型シリコン半導体膜層（３）を、不純物を混入しないｉ型アモルファスシリコン膜層とし、前記不純物シリコン半導体膜層（７４）を、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層とすることができる。
【００６９】
また、前記第２の櫛形画素電極部（１０４）は、シリコン半導体膜層を含むドレイン領域の各層からなる積層構造と同一の構造とすることができる。
【００７０】
また、前記第２積層ステップにおいて、コンタクト金属膜層（７５）とソース・ドレイン金属膜層（７６）とを同一材料で１層で形成することができる。
【００７１】
また、前記第１積層ステップにおいて、絶縁性基板（１）とシリコン半導体膜の間にアンダーコート膜を形成することができる。
【００７２】
更に、上記インプレーンスイッチング方式のＴＦＴアレイ基板の製造方法によると、例えば次のような構造のインプレーンスイッチング方式のＴＦＴアレイ基板を製造することができる。
【００７３】
ｉ）前記ゲート電極金属酸化膜（７２）は、電極金属の表面を陽極酸化法で酸化した陽極酸化膜であることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００７４】
ii) 前記第２の櫛形画素電極部（１０４）は、ソース領域のシリコン半導体膜層を含む積層構造と同一の積層構造で形成されていることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００７５】
iii)前記第１の櫛形画素電極部（１０３）は、ソース電極（７６'）と同質の金属で構成されていることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００７６】
ｉｖ）  前記ｉ型シリコン半導体膜層（３）が、不純物を混入しないｉ型アモルファスシリコン膜層であり、前記不純物シリコン半導体膜層（７４）が、ｎ型不純物を混入させたｎ型不純物アモルファスシリコン膜層であることを特徴とするインプレーンスイッチング方式のＴＦＴアレイ基板。
【００７７】
〔８〕上記インプレーンスイッチング方式のＴＦＴアレイ基板（Ｂ）を用いたインプレーンスイッチング方式の液晶表示装置（Ｂ）に関する発明
第２の櫛形画素電極部（１０４）と、前記第２の櫛形画素電極部（１０４）を駆動するＴＦＴ（７８）と、少なくとも前記第２の櫛形画素電極部（１０４）とＴＦＴ（７８）の表面を覆うシリコン保護膜の上に形成された対向電極としての第１の櫛形画素電極部（１０３）と、を有するインプレーンスイッチング方式のＴＦＴアレイ基板の表面に更に液晶配向膜の形成された第１の基板と、少なくともカラーフィルターを備える第２の基板とが、画素電極及びカラーフィルター面を内側にして対向し、両基板の隙間に液晶が封入された構造のインプレーンスイッチング方式の液晶表示装置であって、
前記ＴＦＴ（７８）が、絶縁性基板（１）上に堆積されたシリコン半導体膜と、前記シリコン半導体膜のチャネル領域の上に形成されたゲート絶縁膜（７３）と、前記ゲート絶縁膜（７３）の上に形成されたゲート電極（７１）と、前記ゲート電極（７１）の表面を覆うゲート電極金属酸化膜（７２）と、前記ゲート電極金属酸化膜（７２）の上面において互いに離間する電極であって、前記ゲート電極金属酸化膜（７２）の少なくともソース領域側の側面とソース領域を覆うソース電極（７６'）と、前記ゲート電極金属酸化膜（７２）の少なくともドレイン領域側の側面とドレイン領域を覆うドレイン電極（７６"）と、を有する構造であり、前記第２の櫛形画素電極部（１０４）が、前記ＴＦＴ（７８）の形成された部位以外の基板部位に形成され、前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の表面が、保護膜（１０１）で覆われており、
前記第１の櫛形画素電極部（７９）が、前記保護膜（１０１）上でかつ前記ＴＦＴ（７８）および前記第２の櫛形画素電極部（１０４）の形成された部位以外の基板部位に形成されている、ことを特徴とするインプレーンスイッチング方式の液晶表示装置。
【００７８】
上記構成において、前記ゲート電極金属酸化膜（７２）および第１画素電極酸化膜（７２’）は、電極金属の表面を陽極酸化法で酸化した陽極酸化膜とすることができる。
【００７９】
また、前記第２の櫛形画素電極部（１０４）の構造が、ソース領域のシリコン半導体膜層を含む各層からなる積層構造と同一とすることができる。
【００８０】
また、前記インプレーンスイッチング方式のＴＦＴアレイ基板表面と液晶配向膜との間に第２の保護膜が介在された構造とすることができる。
なお、これらの構成における作用効果については、他の発明の構成で説明したと同様である。
【００８１】
【発明の実施の形態】
本発明の実施の形態を実施例に基づいて具体的に説明する。
（実施例１）
良く洗浄した透明ガラス基板からなる絶縁性基板１の表面にアンダーコート膜２として、ＳｉＯ２  膜をＣＶＤ法で４００ｎｍ厚に堆積した。次ぎに、不純物を混入しないｉ型シリコン半導体膜層３として、不純物を混入させないｉ型アモルファスシリコン膜（ａ−  Ｓｉ膜）をプラズマＣＶＤ法で５０ｎｍ厚に堆積した。更にゲート絶縁膜層４として、プラズマＣＶＤ法を用いてＳｉＮｘ膜を１５０ｎｍ厚に堆積した。更にゲート電極およびゲート金属配線用のゲート金属膜層５として、スパッタリング法を用いてＡｌ−Ｚｒ（９７：３）合金からなるＡｌ−Ｚｒ金属膜を２００ｎｍ程度の膜厚に堆積した（図１ａ）。これらの操作は真空中で連続して行った。
【００８２】
次に、ゲート金属膜層５上に通常の方法で第１のホトマスクを用いて第１回目のホトリソ用の第１レジストパターン６を形成し（図１ｂ）、ゲート金属膜層５を選択的にエッチングし、ゲート電極５’（図１ｃ）およびゲート電極５’に接続するゲート金属配線パターン（不図示）を形成した。次いで、前記第１レジストパターン６を除去した後、硼酸アンモニアを用いて調製したｐＨ約７の電解液に基板を漬け、前記ゲート金属配線に通電する方法（以下、陽極酸化法という）によりゲート電極５’とゲート金属配線の表面（上面および側面）を陽極酸化し、Ａｌ２  Ｏ３  を主成分とする絶縁性の金属酸化膜でゲート電極５’とゲート金属配線の表面を覆った。
【００８３】
次いで、ゲート電極５’の表面に形成されたゲート電極金属酸化膜７をマスクに、ゲート絶縁膜層（ＳｉＮｘ膜）４をエッチングしゲート絶縁膜４’を形成した（図２ａ）。
【００８４】
更に、不純物を混入させた不純物シリコン半導体膜層８として、プラズマＣＶＤ法を用いｎ型不純物であるリンを含むアモルファスシリコン（ｎ＋  ・ａ−  Ｓｉ）を基板上に５０ｎｍ厚に堆積し、更にコンタクト金属膜層９として、スパッタリング法を用いてＴｉ金属膜を１００ｎｍ程度蒸着した。更にソース・ドレイン金属膜層１０として、Ａｌ−Ｚｒ合金からなるＡｌ−Ｚｒ金属膜を２００ｎｍの膜厚に蒸着した（図２ｂ）。
【００８５】
次ぎに、ソース・ドレイン金属膜層１０上に、第２のホトマスクを用いて第２回目のホトリリソ用レジストパターン１１を形成し、これをマスクに、ソース・ドレイン金属膜層１０、コンタクト金属膜層９、不純物シリコン半導体膜層８、ｉ型シリコン半導体膜層３を順次エッチングし、Ａｌ−Ｚｒ金属膜からなるソース電極１２およびドレイン電極１３とこれらに接続されたソース・ドレイン金属配線、Ｔｉ金属膜からなるコンタクト電極９’、不純物シリコン半導体膜８’と不純物を混入しないｉ型シリコン半導体膜３’の二層からなるソース・ドレイン領域、ｉ型シリコン半導体膜３’からなるチャネル領域を有するＴＦＴを形成した（図２ｃ）。
【００８６】
この後、さらに透明電極用として１００ｎｍ程度の膜厚のインジュウム錫酸化膜層１４をスパッタリング法を用いて積層した。そして、この上に通常の方法で第３のホトマスクを用いて第３回目のホトリソ用第３レジストパターン１５を形成し（図３ａ）、これをマスクにインジュウム錫酸化膜層１４をエッチングし透明画素電極１４’を形成した（図３ｂ）。
【００８７】
更に、シラザン系の熱分解性シリカを用いた印刷焼成法により、ＴＦＴ１６と画素電極１４’を覆う３００ｎｍ厚の保護膜層１７を形成し（図３ｃ）、このシリカ保護膜層１７をマスクに基板周囲のソース・ゲート金属配線表面の金属酸化膜をエッチング除去し、外部駆動回路と接続するための出入力端子を形成した。
【００８８】
以上により図３ｃに示す構造のＴＦＴアレイ基板１８を製造した。この製造方法によると、透過型液晶表示装置に好適に使用することのできるＴＦＴアレイ基板を、３枚のホトマスクの使用で製造することができる。
【００８９】
ここで、上記製造方法においては、ゲート電極およびゲート金属配線の表面（上面および側面）を陽極酸化法で酸化したが、この方法によると、確実かつ効率的にゲート電極およびゲート金属配線の表面を絶縁膜で覆うことができる。また、上記製造方法では、陽極酸化法で形成したゲート電極金属酸化膜７をマスクにしてゲート絶縁膜層４をエッチングしゲート絶縁膜４’を形成したが、この方法であるとゲート電極金属酸化膜７の下部にアンダーカット部を生じない。
【００９０】
なお、ゲート電極金属酸化膜７を形成する前に、レジストパターン６、ゲート電極５’およびゲート金属配線をマスクにゲート絶縁膜層４をエッチングする方法によりゲート絶縁膜４’を形成し、しかる後にゲート電極５’およびゲート金属配線を陽極酸化してもよい。但し、この方法であると、陽極酸化により金属膜が膨張するために、ゲート電極金属酸化膜７の下部にアンダーカット部を生じる。
【００９１】
上記実施例１のＴＦＴアレイ基板では、ソース電極およびソース金属配線を含む層（以下ソース配線層という）が、半導体膜（ｎ＋  ・ａ−  Ｓｉ膜）とコンタクト電極（Ｔｉ金属膜）とソース金属配線としてのソース・ドレイン金属膜（Ａｌ−Ｚｒ金属膜）の３層構造となっている。この構造であるとソース金属配線のみの一層構造のソース配線層に比較しソース配線抵抗を小さくできる。
【００９２】
また、実施例１のＴＦＴアレイ基板は、ゲート電極５’とコンタクト電極９’との間にゲート電極金属酸化膜７と不純物シリコン半導体膜（ｎ＋  ・ａ−  Ｓｉ膜）８’との二層が介在する構造となっているので、ゲート電極−ドレイン電極間の絶縁耐圧がよい。更にこの構造では、ソース・ドレイン電極１２・１３（Ａｌ−Ｚｒ金属膜）と不純物シリコン半導体膜８’の間にＴｉ金属膜からなるコンタクト電極９’が介在されているが、このコンタクト電極９’は、Ａｌ−Ｚｒ金属膜中のＡｌのチャネル層への侵入（マイグレーション）を抑制する。よって、この構成であると、Ａｌの混入に起因するトランジスター特性の劣化を防止できる。
【００９３】
さらにソース金属配線とゲート金属配線が、絶縁性の金属酸化膜とｎ＋  ・ａ−  Ｓｉ膜を介して交差する構造であるので、ゲート金属配線とソース金属配線間の絶縁耐圧に優れる。
【００９４】
また、実施例１の製造方法によると、チャネル領域以外の部分では、ｉ型シリコン半導体膜（ｉ型ａ−Ｓｉ膜、なおｉ型の低温ポリシリコン膜でもよい）に不純物シリコン半導体膜（ｎ＋  ・ａ−Ｓｉ膜）が積層された構造となるので、ソース・ドレイン領域を形成するための不純物拡散工程が不要となる。また、ゲート電極上のｎ＋  ・ａ−Ｓｉ膜は、ゲート電極表面の酸化膜に到達するまでエッチングする方法により容易に除去できるので、上記製造方法によると、ｎ−チャネルＴＦＴアレイ基板の製造コストを低減できる。
【００９５】
また、上記製造方法では、ガラス基板（１）表面にアンダーコート膜（２）を形成し、その上に半導体膜（ｉ型ａ−Ｓｉ膜）とゲート絶縁膜とを連続して形成するので、界面準位の発生の少ないチャネル部を構成できる。またアンダーコート膜が、ガラス基板中の不純物の半導体膜（３）への拡散を阻止するので、駆動安定性に優れたＴＦＴが実現する。
【００９６】
更に、上記製造方法において、ソース金属配線とコンタクト電極とを同一の材質、例えばＴｉ金属膜で一層で形成するようにすると、更に工程数を減らすことができる。
【００９７】
（実施例２）
実施例２は、上記実施例１と同様にして作製したＴＦＴアレイ基板を用いた液晶表示装置に関する。実施例２にかかる装置の概要を表した断面図を図４に示す。先ず実施例１と同様にして３枚のマスクを用いて、第１の透明画素電極群２１とこの電極を駆動するトランジスター群２２とこれらを覆うシリカ保護膜１７（図４には図示されていない）を有するＴＦＴアレイ基板（第１の基板２３）を製造した。なお、このＴＦＴアレイ基板は、前記実施例１のＴＦＴアレイ基板１８と実質的に同じである。
【００９８】
他方、対向基板として、ガラス基板上にカラーフィルター群２４と第２の透明電極（共通電極）２５と保護膜１７（この保護膜としては、シリカ保護膜またはチッ化シリコン保護膜が好適に使用できる）を有する第２の基板２６を公知の方法で作成した。
【００９９】
次ぎに、上記第１および第２の基板の表面に、それぞれポリイミド樹脂を塗布し加熱硬化して被膜となし、この被膜の表面を一定方向にラビングして液晶配向膜２７となした。この後、第１の基板２３と第２の基板２６とを、電極が対向するように位置合わせし、液晶の配向方向が９０度ねじれるようにし、スペーサー２８と接着剤２９で約５ミクロンのギャップを保った空セルを作製した。この空セルのギャップ内にＴＮ液晶（ＺＬＩ１４７９２；メルク社製）３０を注入し封口した後、セルの両外側に偏光板３１、３２をクロスニコルに配置し、図４に示す透過型液晶表示装置を完成させた。
【０１００】
この装置の外側にバックライト３３を配置し基板２３の全面に光を照射しながら、ビデオ信号を用いて各々のトランジスタを駆動させたところ、矢印Ａの方向に鮮明なカラー映像を表示できることが確認された。
【０１０１】
なお、保護膜材料としては、無機物であるシリカ膜やチッ化珪素膜が好適に使用でき、特にゾルゲル型のシリカ系無機物を用いると印刷法で選択的にシリカ膜を形成できるので都合がよい。但し、保護膜を設けることなく、直接、ＴＦＴ面に液晶配向膜を形成してもよいことは勿論である。
【０１０２】
（実施例３）
実施例３では、２枚のマスクを使用する製造方法により、反射型液晶表示装置を作製した。実施例３にかかる反射型液晶表示装置の製造方法においては、ガラス基板上に順次堆積層を形成するステップ、すなわち前記図１ａ〜ｃ、図２ａ〜ｂに示すステップについては実施例１と同様に行った。よって、これらのステップについての説明を省略し、実施例１と内容の異なる図５ａ〜ｂ（図２ｂ以降のステップ）を中心にして説明する。また、実施例１と同様の部材については同一の符号を付しその説明を省略する。
【０１０３】
実施例１では、図２ｂのソース・ドレイン金属膜層１０から、ソース電極、ドレイン電極、及びソース金属配線、ドレイン金属配線を形成したが、実施例３ではこのソース・ドレイン金属膜層１０からソース電極等のみならず、反射型の画素電極をも形成した。より具体的には、次のように行った。
【０１０４】
図２ｂのソース・ドレイン金属膜層１０の上にホトリソ用レジストを塗布し、第２ホトリソ用レジストパターン４１を形成し（図５ａ）、これをマスクに、ソース・ドレイン金属膜層（Ａｌ−Ｚｒ金属膜）１０、コンタクト金属膜層（Ｔｉ金属膜）９、不純物シリコン半導体膜層（ｎ＋  ・ａ−  Ｓｉ膜）８、ｉ型シリコン半導体膜層（ｉ型ａ−  Ｓｉ膜）３を順次エッチングし、Ａｌ−Ｚｒ金属膜からなるソース電極４２と、ドレイン電極と反射型画素電極とが一体化したドレイン電極・反射型画素電極４３・４７と、これらに接続されたソース・ドレイン金属配線（不図示）、Ｔｉ金属膜からなるコンタクト電極４４、不純物シリコン半導体膜４５とｉ型シリコン半導体膜４６の二層構造のソース・ドレイン領域、ｉ型シリコン半導体膜４６からなるチャネル領域を有するＴＦＴおよび反射型画素電極群を形成した（図５ｂ）。
【０１０５】
次いで、シラザン系の熱分解性シリカを用い印刷焼成法により前記ＴＦＴ群および反射型画素電極群４７（４３）を覆うようにシリカ保護膜４８を３００ｎｍ形成し、このシリカ保護膜パターンをマスクに外部駆動回路と接続する部分のゲート電極用金属膜上の陽極酸化膜をエッチング除去した。これにより、反射型液晶表示装置に使用可能なＴＦＴアレイ基板４９（図５ｂ）が完成した。
【０１０６】
本実施例では、ソース電極、ゲート電極、ソース金属配線、ゲート金属配線、および反射型画素電極が、同一の材質からなる一層の堆積層より形成した。よって、実施例１に比較し更にマスク枚数を１枚削減でき、都合２枚のマスクで液晶表示装置を製造することができた。
【０１０７】
さらに、本実施例では、反射型画素電極をＡｌ−Ｚｒ金属膜で形成したが、Ａｌ−Ｚｒ金属膜からなる電極は反射特性に優れるので好ましい。但し、反射型画素電極の材料はＡｌ−Ｚｒ金属膜に限れるものではなく、導電性と反射性を有する種々の金属または合金が使用可能である。
【０１０８】
なお、本実施例ではソース・ドレイン金属膜層をＡｌ−Ｚｒ金属膜層とし、コンタクト金属膜層をＴｉ金属膜層としたが、これらの層を一層とし同一の材料で形成することもできる。このようにすると膜形成ステップとエッチングステップを更に簡素化できる。
【０１０９】
（実施例４）
上記実施例３と同様な構造の反射型のＴＦＴアレイ基板を用いて、図６に示す構造の反射型液晶表示装置を製造した。
【０１１０】
まず、実施例３と同様にしてマスク２枚を用いて、反射型電極群５１とこの電極を駆動するトランジスター群５２とがマトリックス状に配置された第１の基板５３を製造した。他方、第１のＴＦＴアレイ基板５３の対向電極として、カラーフィルター群５４と透明電極５５を有する第２の基板５６を公知の方法で作製した。そして、第１および第２の基板の表面に、それぞれポリイミド樹脂を塗布し加熱硬化させて被膜となし、被膜面を一定方向にラビングして液晶配向膜５７を形成した。
【０１１１】
前記第１の基板５３と第２の基板５６とを、電極面を内側にし、スペーサー５８と接着剤５９で約５ミクロンのギャップを保ち、かつ液晶の配向方向が９０度ねじれるように位置合わせした空セルを構成し、この空セルのギャップ内にＴＮ液晶（ＺＬＩ１４７９２；メルク社製）６０を注入して液晶表示装置となした。そして、第２の基板５６の外側に偏光板６１を配置し、反射型液晶表示装置を完成させた。
【０１１２】
この反射型液晶表示装置に外部駆動回路を接続し、ビデオ信号を用いて各々のトランジスタを駆動したところ、矢印Ａの方向に鮮明なカラー映像が表示された。この装置では、矢印Ｂの方向から入射した光が反射型電極群５１で反射されて矢印Ａ方向に戻ることになる。なお、上記第１、第２の基板の液晶配向膜５７と電極との間にはシリカ保護膜が介在されているが、図６ではこのシリカ保護膜が省略されている。
【０１１３】
（実施例５）
実施例５では、インプレーンスイッチング（ＩＰＳ）方式の液晶表示装置を作製した。この装置の製造方法および構造を図７〜９に基づいて説明する。なお、図７ａのステップ（ガラス基板上に順次堆積層を形成するステップ）は、実施例１における図１ａと使用材料および製法が同様である。
【０１１４】
実施例１と同様、良く洗浄した透明ガラス基板からなる絶縁性基板１の表面にアンダーコート膜２として、ＳｉＯ２  膜をＣＶＤ法で４００ｎｍ厚に堆積した。次ぎに、半導体膜層３として、不純物を混入させないｉ型アモルファスシリコン膜（ｉ型ａ−  Ｓｉ膜）をプラズマＣＶＤ法で５０ｎｍ厚に堆積した。更にゲート絶縁膜層４とし、プラズマＣＶＤ法を用いてＳｉＮｘ膜を１５０ｎｍ厚に堆積した。更にゲート電極およびゲート配線用のゲート金属膜層５として、スパッタリング法を用いてＡｌ−Ｚｒ（９７：３）合金からなるＡｌ−Ｚｒ膜を２００ｎｍ程度の膜厚に堆積した（図７ａ）。これらの操作は真空中で連続して行った。
【０１１５】
次に、ゲート金属膜層５上に通常の方法で第１のホトマスクを用いて第１回目のホトリソ用のレジストパターン７０・７０を形成し（図７ｂ）、ゲート金属膜層５をこのホトリソ用レジストパターン７０・７０で選択的にエッチングし、ゲート電極７１・７１’（図７ｂ）およびゲート金属配線パターン（不図示）を形成した。レジストパターン７０・７０を除去した後、硼酸アンモニアを用いて調製したｐＨ約７の電解液に基板を漬け、前記ゲート金属配線に通電する方法によりゲート電極７１・７１’およびゲート金属配線の表面（上面および側面）を陽極酸化した。これにより、ゲート電極７１・７１’およびゲート金属配線の上面および側面がＡｌ２  Ｏ３  を主成分とするゲート電極金属酸化膜７２・７２’で覆われるので、このゲート電極金属酸化膜７２・７２’をマスクにゲート絶縁膜層４をエッチングしゲート絶縁膜７３・７３’を形成した（図７ｃ）。
【０１１６】
次いで、プラズマＣＶＤ法を用いてゲート電極金属酸化膜７２・７２’の上からｎ型不純物であるリンを含むアモルファスシリコンを堆積し５０ｎｍ厚のｎ＋  ・ａ−  Ｓｉ膜からなるｎ型不純物シリコン半導体膜層７４を形成し、更にスパッタリング法を用いてコンタクト金属膜層７５としてＴｉ金属膜を１００ｎｍ程度蒸着した。更にソース・ドレイン金属膜層７６としてＡｌ−Ｚｒ合金からなるＡｌ−Ｚｒ膜を２００ｎｍの膜厚に蒸着した（図８ａ）。
【０１１７】
次ぎに、ソース・ドレイン金属膜層７６上に、第２のホトマスクを用いて第２回目のホトリリソ用レジストパターン７７を形成し、これをマスクに、ソース・ドレイン金属膜層７６、コンタクト金属膜層７５、不純物シリコン半導体膜層７４、ｉ型シリコン半導体膜層３を順次エッチングした。これにより、Ａｌ−Ｚｒ金属膜からなるソース電極７６’およびドレイン電極７６”とこれらに接続されたソース・ドレイン金属配線、Ｔｉ金属膜からなるコンタクト電極７５’、ｉ型シリコン半導体膜３’と不純物シリコン半導体膜７４’の二層構造のソース・ドレイン領域、ｉ型シリコン半導体膜３’からなるチャネル領域を有するＴＦＴ（７８）、およびｉ型シリコン半導体膜３”とゲート絶縁膜７３’とゲート電極７１’とゲート電極金属酸化膜７２’とが順次積層された第１の櫛形画素電極（７９）、並びにｉ型シリコン半導体膜３”’（ａ−  Ｓｉ膜）と不純物シリコン半導体膜７４”（ｎ＋  ・ａ−  Ｓｉ膜）とコンタクト金属膜７５”（Ｔｉ金属膜）とソース・ドレイン金属膜７５”’（Ａｌ−Ｚｒ金属膜）とが順次４層に積層された構造の第２の櫛形画素電極（８０）とを形成した（図８ｂ）。
【０１１８】
この後、シラザン系の熱分解性シリカを用いた印刷焼成法により、ＴＦＴと第１および第２の櫛形画素電極を覆うようにして３００ｎｍ厚のシリカ保護膜８１を形成し（図８ｃ）、このシリカ保護膜８１をマスクに外部駆動回路と接続する部分のソース・ゲート金属配線の表面の陽極酸化膜をエッチング除去した。
【０１１９】
以上によりＩＰＳ方式の液晶表示装置に使用できるＴＥＴアレイを完成させた。このＩＰＳ方式ＴＦＴアレイ基板の平面概念図を図９に示す。図９中、９０はソース配線、９１はゲート配線、９２は第１櫛形電極（画素電極）、９３は第２櫛形電極（共通電極）、９４はＴＦＴ部分を表す。上記製造方法によると、図７ｂおよび図９に示す構造のＩＰＳ方式ＴＦＴアレイ基板を２枚のホトマスクの使用で製造することができる。
【０１２０】
なお、本実施例におけるソース配線層と第２の櫛形画素電極層は、Ａｌ−Ｚｒ金属膜（ソース・ドレイン金属膜膜）とＴｉ金属膜（コンタクト金属膜）の二種類の金属膜が積層された構造であるが、コンタクト金属膜を無くし、かつソース電極と櫛形画素電極を同一の金属からなる一層（例えばＡｌ−Ｚｒ合金膜）より形成するのもよい。このようにすると製造工程（蒸着またはスパッタリング）を一つ少なくすることができ、更に生産性が向上する。
【０１２１】
また本実施例では、ゲート電極および第１の櫛形画素電極の表面を同時に陽極酸化し上面および側面を陽極酸化膜で覆うが、この方法であると生産性よく金属導体の表面を絶縁膜で覆うことができ、ゲート電極と第１の櫛形画素電極間における電流リークの少ないＴＦＴアレイ基板を作製することができる。また、上記製造方法であると、第１の櫛形電極部分が半導体膜層とゲート絶縁膜層とゲート金属膜層と陽極酸化膜層の４層構造となり、電極高さが第２の櫛形電極の高さとほぼ同じになるので、ラビング処理がし易い等の効果が得られる。
【０１２２】
また、本実施例では、ゲート電極とコンタクト電極との間に金属酸化膜と半導体膜の二層が介在しているので、ゲート電極とドレイン電極との間におけるピンホールに起因するショートが大幅に減少する。さらに、ソース金属配線とゲート金属配線および第１の櫛形画素電極とが、金属酸化膜と半導体膜とを介して交差する構造であるので、各配線間のショートが大幅に減少し、この結果として、ＢＴ（ｂｉａｓ  ｔｅｍｐｅｒａｔｕｒｅ  ）信頼性の高いＴＦＴアレイ基板が得られることになる。
【０１２３】
なお、上記実施例（他の実施例も同様）ではＴＦＴ等を保護膜で保護する構成を採用したが、保護膜を省略することもできる。
【０１２４】
（実施例６）
実施例６では、上記実施例５と同様にして２枚のマスクを用いて作製したＩＰＳ方式のＴＦＴアレイ基板を用いて、ＩＰＳ方式液晶表示装置を作製した。
先ず実施例５と同様にして作製したＩＰＳ方式ＴＦＴアレイ基板の表面にポリイミイド樹脂を塗布し、加熱硬化して被膜となし、この被膜の表面をラビングして液晶配向膜となした。なお、このものを第１の基板とする。
【０１２５】
他方、ガラス基板の上にカラーフィルター群を載置し、その上にシリカ保護膜を形成した後、上記と同様にして液晶配向膜を形成する方法により第２の基板を作製した。そして、第１の基板と第２の基板をスペーサーと接着剤で約５ミクロンのギャップとし、かつ液晶の配向方向が９０°捩じれるように、両基板の配向膜を位置合わせし対向させた。この後、セルギャップ内（空セル）にネマティック液晶を注入し、基板の外側に偏光板をクロスニコルに組み合わせてＩＰＳ方式液晶表示装置を完成した。
【０１２６】
この装置の外側にバックライトを配置し第１の基板全面にバックライトを照射しながら、ビデオ信号を用いて各々のトランジスタを駆動したところ、第２の基板側に鮮明なカラー映像が表示された。そして、この装置のコントラスト比１０における視野角は上下左右１６０°であり、この実施例によると視野角特性に優れた液晶表示装置を生産性よく製造することができることが確認できた。
【０１２７】
（実施例７）
実施例７では、３枚のマスクを使用する製造方法により、ＩＰＳ方式ＴＦＴアレイ基板作製した。この実施例７は、第１および第２の櫛形画素電極の構造が異なることを除き概ね上記実施例５と同様である。よって、実施例６と同様な部材については同一の符号を付し詳細な説明を省略する。また、実施例７の製造プロセスのうち、実施例１の図１ａ〜ｃおよび図２ａ〜ｂに示す工程については実施例１と同様である。以下、図１０および図１１を参照しながら、実施例７のＩＰＳ方式のＴＦＴアレイ基板の作製方法を説明する。
【０１２８】
アンダーコート膜２、ｉ型シリコン半導体膜層３、ゲート絶縁性膜層４、ゲート金属膜層５が順次積層された絶縁性基板１を用い、第１のレジストパターン１００を用いたフォトグラフィ法でゲート電極７１を形成し、実施例１と同様な手順でゲート電極の表面（上面および側面）を陽極酸化してゲート電極金属酸化膜７２を形成した。次いで、ゲート電極金属酸化膜７２の上に不純物シリコン半導体膜層７４、コンタク金属膜層７５、ソース・ドレイン金属膜層７６を積層させた（図１０ａ〜ｃ）。これらの工程の詳細な内容は、実施例１の図１ａ〜ｃおよび図２ａの各工程で説明したと同様である。
【０１２９】
次ぎに、図１０ｃに示すように、ソース・ドレイン金属膜層７６の上にホトリソ用レジストを塗布し、第２レジストパターン１０２を形成し（図１０ｃ）、これをマスクに、ソース・ドレイン金属膜層７６、コンタクト金属膜層７５、不純物シリコン半導体膜層（ｎ+ ・ａ- Ｓｉ膜）７４、ｉ型シリコン半導体膜層（ｉ型ａ- Ｓｉ膜）３を順次エッチングした。これにより、Ａｌ−Ｚｒ金属膜からなるソース電極７６'とドレイン電極７６"とこれらにそれぞれ接続したソース・ドレイン金属配線、Ｔｉ金属膜からなるコンタクト電極７５"、および不純物シリコン半導体膜（ｎ+ ・ａ- Ｓｉ膜）とｉ型シリコン半導体膜（ｉ型ａ- Ｓｉ膜）の二層構造のソース・ドレイン領域、ｉ型シリコン半導体膜（ｉ型ａ- Ｓｉ膜）からなるチャネル領域を有するＴＦＴと、ｉ型シリコン半導体膜３"'（ｉ型ａ- Ｓｉ膜）、不純物シリコン半導体膜７４"（ｎ+ ・ａ- Ｓｉ膜）、コンタクト金属膜７５"（Ｔｉ金属膜）、およびソース・ドレイン金属膜７６"'（Ａｌ−Ｚｒ膜）が順次積層された４層構造の第２の櫛形画素電極１０４が形成された（図１１ａ）。
【０１３０】
この後、シラザン系の熱分解性シリカを用い印刷焼成法により前記基板表面の全面を覆うようにシリカ保護膜１０１を３００ｎｍ形成し、さらにこのシリカ保護膜１０１上に画素電極用としてＡｌ−Ｚｒ合金膜をスパッタリング法を用いて１００ｎｍ程度堆積した。次いで、第３回目として、第３レジストパターン１０６を用いたフォトグラフィ法を適用し、前記Ａｌ−Ｚｒ合金膜をエッチングして対向電極としての第１の櫛形画素電極１０３を形成した（図１１ｂ）。
【０１３１】
さらにシリカ保護膜１０１をマスクに外部駆動回路と接続する部分のゲート電極金属上の陽極酸化膜をエッチング除去し：出入力端子を形成した。これにより、透過型液晶表示装置用のＩＰＳ方式ＴＦＴアレイ基板が完成した。
【０１３２】
実施例７のＩＰＳ方式ＴＦＴアレイ基板は、シリカ保護膜を形成した後、シリカ保護膜の上に第１の櫛形画素電極を形成したが、この構造であると、第１の櫛形画素電極と第２の櫛形画素電極間の電流リークや短絡を防止することができるという効果が得られる。
【０１３３】
また、上記実施例において、ソース電極、ゲート電極、ソース・ゲート金属配線、および第２の櫛形画素電極を同一の材質で１層で形成すると、さらに製造工程を簡素化できる。
【０１３４】
ここで、ＴＦＴアレイ基板の表示画素１２１部分をシリカ保護膜で覆い、このシリカ保護膜をマスクに金属酸化膜をエッチング除去して出入力端子を形成する工程について説明する。図１２にＴＦＴアレイ基板の概念図を示した。図１２中、１２０は基板、１２１（斜線部分）は保護膜が形成されている領域（表示画素部分）、１２２はソース配線またはゲート配線、１２３はゲート配線またはソース配線である。この図から明らかであるが、保護膜をマスクにエッチングを行うと、保護膜領域１２１の外側に位置する金属配線表面の酸化膜が除去される。つまり、この方法によると、新たなマスクを用いることなく、外部駆動回路との導通をはかるための出入力端子を形成することができる。
【０１３５】
（実施例８）
上記実施例７のＩＰＳ方式ＴＦＴアレイ基板を用いて、液晶表示装置を作製した。作製方法については、実施例５のＩＰＳ方式ＴＦＴアレイ基板に代えて実施例７のＩＰＳ方式ＴＦＴアレイ基板を用いたこと以外は、上記実施例６と同様であるので説明を省略する。
【０１３６】
実施例８のＩＰＳ方式液晶表示装置をビデオ信号を用いて駆動したところ、実施例６の場合と同様、広視野角の鮮明なカラー映像が表示された。
【０１３７】
【発明の効果】
以上に説明した通り、本発明によるとＴＦＴアレイ基板の製造工程の簡素化を図ることができ、２または３枚のホトマスクの使用でもって従来と同等の性能を有する液晶表示装置用ＴＦＴアレイ基板を製造できる。したがって、本発明は、ＴＦＴ液晶表示装置の製造コストの低減に資する。
【図面の簡単な説明】
【図１】本発明実施例１にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図２】本発明実施例１にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図３】本発明実施例１にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図４】本発明実施例２にかかる液晶表示装置の断面模式図である。
【図５】本発明実施例３にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図６】本発明実施例４にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図７】本発明実施例５にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図８】本発明実施例５にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図９】本発明実施例５にかかるインプレインスイッチング方式のＴＦＴアレイ基板の平面模式図である。
【図１０】本発明実施例７にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図１１】本発明実施例７にかかる製造工程を説明するためのＴＦＴアレイ基板の断面模式図である。
【図１２】保護膜をマスクにして出入力端子を形成する工程を説明するための平面模式図である。
【符号の説明】
１      絶縁性基板
２      アンダーコート膜
３      ｉ型シリコン半導体膜層
３'、３"、３"'  ｉ型シリコン半導体膜
４      ゲート絶縁膜層
４'    ゲート絶縁膜
５      ゲート金属膜層
５'    ゲート電極
６      第１レジストパターン
７      ゲート電極金属酸化膜
８      不純物シリコン半導体膜層
８'    不純物シリコン半導体膜
９      コンタクト金属膜層
９'    コンタクト電極
１０      ソース・ドレイン金属膜層
１１      第２レジストパターン
１２      ソース電極
１３      ドレイン電極
１４      インジュウム錫酸化膜層
１４'    画素電極
１５      第３レジストパターン
１６      ＴＦＴ
１７      シリカ保護膜
１８      ＴＦＴアレイ基板
２１      第１の透明画素電極群
２２      トランジスター群
２３      第１の基板
２４      カラーフィルター群
２５      第２の透明電極
２６      第２の基板
２７      液晶配向膜
２８      スペーサー
２９      接着剤
３０      液晶
３１、    ３２  偏光板
３３     バックライト
４１      第２レジストパターン
４２      ソース電極
４３      ドレイン電極
４４      コンタクト電極
４５      不純物シリコン半導体膜
４６      ｉ型シリコン半導体膜
４７      反射型画素電極
４８      シリカ保護膜
４９      ＴＦＴアレイ基板
５１      反射型電極群
５２      トランジスター群
５３      第１の基板
５４      カラーフィルター群
５５      透明電極
５６      第２の基板
５７      液晶配向膜
５８      スペーサー
５９      接着剤
６０      液晶
６１      偏光板
７０      第１レジストパターン
７１、７１'  ゲート電極
７２、７２'  ゲート電極金属酸化膜
７３、７３'  ゲート絶縁膜
７４      ｎ型不純物シリコン半導体膜層
７４'、７４"  不純物シリコン半導体膜
７５      コンタクト金属膜層
７５'    コンタクト電極
７５"    コンタクト金属膜
７６、７６"'    ソース・ドレイン金属膜層
７６'    ソース電極
７６"    ドレイン電極
７７      第２レジストパターン
７８      ＴＦＴ
７９      第１の櫛形画素電極
８０      第２の櫛形画素電極
８１      シリカ保護膜
９０      ソース配線
９１      ゲート配線
９２      第１櫛形電極
９３      第２櫛形電極
９４      ＴＦＴ部分
１００      第１レジストパターン
１０１      シリカ保護膜
１０２      第２レジストパターン
１０３      第１櫛形画素電極
１０４      第２櫛形画素電極
１０６      第３レジストパターン
１２０      基板
１２１      保護膜形成領域
１２２、１２３  ソース配線又はゲート配線
【図１】
0003617800.tif 000002
【図２】
0003617800.tif 000003
【図３】
0003617800.tif 000004
【図４】
0003617800.tif 000005
【図５】
0003617800.tif 000006
【図６】
0003617800.tif 000007
【図７】
0003617800.tif 000008
【図８】
0003617800.tif 000009
【図９】
0003617800.tif 000010
【図１０】
0003617800.tif 000011
【図１１】
0003617800.tif 000012
【図１２】
0003617800.tif 000013