(57)【特許請求の範囲】
【請求項１】
液晶層を介して互いに対向されて配置された一対の基板、
前記一対の基板の一方の前記液晶層側の面にｘ方向に延在し且つ該ｘ方向と交差するｙ方向に並設された複数本のゲートライン、
前記一方の基板の前記液晶層側の面に前記複数のゲートラインを覆って形成された第１絶縁膜、
前記第１絶縁膜上に前記ｙ方向に延在し且つ前記ｘ方向に並設された複数のデータライン、
前記複数のゲートラインの一つから供給される走査信号でオンされるスイッチング素子と、該オンされたスイッチング素子を介して前記複数のデータラインの一つから映像信号が供給される画素電極とが各々設けられた複数の画素を備え、
前記一方の基板の前記液晶層側の面には前記複数の画素が配置された表示領域が形成され、
前記複数のゲートラインは、前記一方の基板の前記ｙ方向に沿う一辺に向けて前記表示領域の外側へ延在し、該表示領域の外側において該複数のゲートラインの複数本に１本毎に検査端子が夫々設けられ、
前記検査端子の各々は、前記第１絶縁膜と前記複数のデータラインを覆う第２絶縁膜とを通して形成された開口にて前記複数のゲートラインの一つに接し、且つ該開口から前記ｙ方向に沿って該第２絶縁膜上に延在し、且つ該第２絶縁膜上にて該一つのゲートラインから該ｙ方向に沿って順次並ぶ前記複数のゲートラインの他の２本以上の上まで延ばして形成されていることを特徴とする液晶表示装置。
【請求項２】
前記一方の基板の前記液晶層側の面には、前記一つのゲートラインとこれに隣接して順次並ぶ前記他の２本以上のゲートラインとを電気的に接続する配線が形成され、該配線は該一方の基板の切断されて除去される端部に設られていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
液晶層を介して互いに対向されて配置された一対の基板、
前記一対の基板の一方の前記液晶層側の面にｘ方向に延在し且つ該ｘ方向と交差するｙ方向に並設された複数本のゲートライン、
前記一方の基板の前記液晶層側の面に前記複数のゲートラインを覆って形成された第１絶縁膜、
前記第１絶縁膜上に前記ｙ方向に延在し且つ前記ｘ方向に並設された複数のデータライン、
前記第１絶縁膜上に前記複数のデータラインを覆って形成された第２絶縁膜、
前記複数のゲートラインの一つから供給される走査信号でオンされるスイッチング素子と、該オンされたスイッチング素子を介して前記複数のデータラインの一つから映像信号が供給される画素電極とが各々設けられた複数の画素を備え、
前記一方の基板の前記液晶層側の面には前記複数の画素が配置された表示領域が形成され、
前記複数のデータラインは、前記一方の基板の前記ｘ方向に沿う一辺に向けて前記表示領域の外側へ延在し、該表示領域の外側において該複数のデータラインの複数本に１本毎に検査端子が夫々設けられ、
前記検査端子の各々は、前記第２絶縁膜を通して形成された開口にて前記複数のゲートラインの一つに接し、且つ該開口から前記ｘ方向に沿って該第２絶縁膜上に延在し、且つ該第２絶縁膜上にて該一つのデータラインから該ｘ方向に沿って順次並ぶ前記複数のデータラインの他の２本以上の上まで延ばして形成されていることを特徴とする液晶表示装置。
【請求項４】
前記一方の基板の前記液晶層側の面には、前記一つのデータラインとこれに隣接して順次並ぶ前記他の２本以上のデータラインとを電気的に接続する配線が形成され、該配線は該一方の基板の切断されて除去される端部に設られていることを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記複数の画素の各々に形成された前記画素電極は前記第２絶縁膜上に形成され、該画素電極と前記検査端子の夫々は透明導電膜で形成されていることを特徴とする請求項１乃至４のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ等をスイッチング素子として設けたアクティブ・マトリクス方式の液晶表示基板、液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子（スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比１．０）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（ＴＦＴ）がある。
【０００３】
なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭６３−３０９９２１号公報や、「冗長構成を採用した１２．５型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、１９３〜２１０頁、１９８６年１２月１５日、日経マグロウヒル社発行、で知られている。
【０００４】
アクティブ・マトリクス方式液晶表示装置の液晶表示パネル（すなわち、液晶表示素子あるいはＬＣＤとも称される）は、例えば、液晶層を介して互いに対向配置した少なくとも一方が透明な基板のうち、一方の基板の液晶層側の面に、ｘ方向に延在しかつｙ方向に並設した複数本のゲートラインと、該ゲートラインと絶縁膜を介してｙ方向に延在しかつｘ方向に並設した複数本のデータラインとが形成され、これら各ラインで囲まれた領域において、単位画素領域が構成され、この各画素領域に薄膜トランジスタおよび画素電極がそれぞれ備えられている。
【０００５】
これら画素電極は、ゲートラインからの走査信号電圧の供給によってオンされる薄膜トランジスタを介してデータラインからの映像信号電圧が供給され、これにより、対向する他方の基板に形成された共通画素電極との間に電界を生じさせ（縦電界方式の場合）、この電界によって、画素電極と共通画素電極との間に介在された液晶層の光透過を変調させ、所定の表示を行うようになっている。
【０００６】
また、これらのゲートライン、データライン、薄膜トランジスタ、および画素電極等は、それぞれ異なる材料層をフォトリソグラフィ技術を用いた選択エッチング方法によって、所定のパターンに形成し、順次積層することによって形成する。
【０００７】
なお、このような液晶表示装置については、例えば特開昭６２−３２６５１号公報に詳述されている。
【０００８】
【発明が解決しようとする課題】
ゲートライン、データライン、薄膜トランジスタ等を形成した側の基板（以下、ＴＦＴ基板と称す）の製造においては、ゲートラインおよびデータラインが断線にいたる不良が発生する。このため、ＴＦＴ基板の製造工程中に、電気抵抗を測定することにより断線の有無を検査し、製品の良否を選別する。
【０００９】
この断線検査工程は、ＴＦＴ基板上の検査端子と、該検査端子の間隔に合わせて作製された複数本の検査針を用いて、全配線について実施する。
【００１０】
この際、検査針と検査端子との電気的接触が悪い場合、そのラインは不良と判定され、歩留りが低下することになる。このような接触不良は、主に、検査針と検査端子との位置合わせが悪い場合に生じる。特に、基板の位置精度を確保することが困難である大型のガラス基板に複数枚のＴＦＴ基板を取る場合や、検査端子の間隔が狭い高精細の液晶表示装置では、重大な問題となる。
【００１１】
また、検査針は、製品の精細度に合わせて作製するため、同時に複数種の製品を生産するためには、該種類に応じた数の検査針を用意する必要がある。
【００１２】
本発明の目的は、配線の断線検査工程における検査針と検査端子との接触不良による検査不良の発生を抑制することにある。
【００１３】
また、本発明の別の目的は、同一の検査針を使用して、精細度の異なる複数種の製品の検査を可能とすることにある。
【００１４】
【課題を解決するための手段】
前記課題を解決するために、本発明の液晶表示装置は、液晶層を介して互いに対向されて配置された一対の基板、前記一対の基板の一方の前記液晶層側の面にｘ方向に延在し且つ該ｘ方向と交差するｙ方向に並設された複数本のゲートライン、前記一方の基板の前記液晶層側の面に前記複数のゲートラインを覆って形成された第１絶縁膜、前記第１絶縁膜上に前記ｙ方向に延在し且つ前記ｘ方向に並設された複数のデータライン、前記複数のゲートラインの一つから供給される走査信号でオンされるスイッチング素子と、該オンされたスイッチング素子を介して前記複数のデータラインの一つから映像信号が供給される画素電極とが各々設けられた複数の画素を備え、
前記一方の基板の前記液晶層側の面には前記複数の画素が配置された表示領域が形成され、前記複数のゲートラインは、前記一方の基板の前記ｙ方向に沿う一辺に向けて前記表示領域の外側へ延在し、該表示領域の外側において該複数のゲートラインの複数本に１本毎に検査端子が夫々設けられ、前記検査端子の各々は、前記第１絶縁膜と前記複数のデータラインを覆う第２絶縁膜とを通して形成された開口にて前記複数のゲートラインの一つに接し、且つ該開口から前記ｙ方向に沿って該第２絶縁膜上に延在し、且つ該第２絶縁膜上にて該一つのゲートラインから該ｙ方向に沿って順次並ぶ前記複数のゲートラインの他の２本以上の上まで延ばして形成されていることを特徴とする。
【００１５】
また、前記一方の基板の前記液晶層側の面には、前記一つのゲートラインとこれに隣接して順次並ぶ前記他の２本以上のゲートラインとを電気的に接続する配線が形成され、該配線は該一方の基板の切断されて除去される端部に設られていることを特徴とする。
【００１６】
また、本発明の液晶表示装置は、液晶層を介して互いに対向されて配置された一対の基板、前記一対の基板の一方の前記液晶層側の面にｘ方向に延在し且つ該ｘ方向と交差するｙ方向に並設された複数本のゲートライン、前記一方の基板の前記液晶層側の面に前記複数のゲートラインを覆って形成された第１絶縁膜、前記第１絶縁膜上に前記ｙ方向に延在し且つ前記ｘ方向に並設された複数のデータライン、前記第１絶縁膜上に前記複数のデータラインを覆って形成された第２絶縁膜、前記複数のゲートラインの一つから供給される走査信号でオンされるスイッチング素子と、該オンされたスイッチング素子を介して前記複数のデータラインの一つから映像信号が供給される画素電極とが各々設けられた複数の画素を備え、
前記一方の基板の前記液晶層側の面には前記複数の画素が配置された表示領域が形成され、前記複数のデータラインは、前記一方の基板の前記ｘ方向に沿う一辺に向けて前記表示領域の外側へ延在し、該表示領域の外側において該複数のデータラインの複数本に１本毎に検査端子が夫々設けられ、前記検査端子の各々は、前記第２絶縁膜を通して形成された開口にて前記複数のゲートラインの一つに接し、且つ該開口から前記ｘ方向に沿って該第２絶縁膜上に延在し、且つ該第２絶縁膜上にて該一つのデータラインから該ｘ方向に沿って順次並ぶ前記複数のデータラインの他の２本以上の上まで延ばして形成されていることを特徴とする。
【００１７】
また、前記一方の基板の前記液晶層側の面には、前記一つのデータラインとこれに隣接して順次並ぶ前記他の２本以上のデータラインとを電気的に接続する配線が形成され、該配線は該一方の基板の切断されて除去される端部に設られていることを特徴とする。
【００１８】
また、前記複数の画素の各々に形成された前記画素電極は前記第２絶縁膜上に形成され、該画素電極と前記検査端子の夫々は透明導電膜で形成されていることを特徴とする。
【００２０】
本発明では、２本以上のデータラインまたはゲートラインを電気的に接続し、データラインまたはゲートラインの検査端子を隣接するデータラインまたはゲートラインの上に絶縁膜を介して配置し、該２本以上のデータラインまたはゲートラインの断線を共通に検査することにより、検査端子の平面寸法を大きくすることができる。したがって、断線検査装置の検査針を接触する際に、機械的位置合わせ精度をデータラインまたはゲートラインのピッチに対して十分に確保できない場合や、針が損傷して先端が曲がってしまった場合でも、検査針と検査端子との合わせずれを抑制できるため、断線検査時の検査不良の発生を抑制できる。
【００２１】
また、検査端子の大きさを調整して該検査端子を設けることにより、精細度の異なる複数種の製品に対して、検査針を共通にすることができる。このため、種類の異なる製品を同時に生産する製造工程において、検査針を交換する時間を省略し、生産効率を向上できる。
【００２２】
本発明は、ピッチがゲートラインの例えば１／３と小さいデータラインに適用して効果が大きいが、ゲートラインに適用してもよく、また、データラインおよびゲートラインの両方に適用してもよい。さらに、縦電界方式や横電界方式のアクティブマトリクス方式の液晶表示装置のデータラインやゲートラインにも、ＦＣＡ（フリップ  チップ  アタッチメント）、すなわち、ＣＯＧ（チップ  オン  ガラス）方式の液晶表示装置にも、あるいは単純マトリクス方式の液晶表示装置の帯状透明画素電極にも適用可能である。
【００２３】
【発明の実施の形態】
以下、図面を用いて本発明を縦電界方式アクティブ・マトリクス型液晶表示装置に適用した実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２４】
実施の形態１
《液晶表示パネルＰＮＬ》
図２は液晶表示パネルＰＮＬの要部断面図（図３のＡ１−Ａ２切断線に対応する断面図）、すなわち、ＴＦＴ基板ＴＦＴＳＵＢのゲートラインＧＬとデータラインＤＬの交差部から画素電極ＩＴＯ１を横切り、さらに該ゲートラインＧＬを横切る断面図である。
【００２５】
液晶表示パネルＰＮＬは、所定の間隙を隔てて互いに対向配置されたいわゆるＴＦＴ基板ＴＦＴＳＵＢとその対向基板ＯＰＳＵＢとを外囲器とし、この１対の基板間に液晶層ＬＣが介在されている。
【００２６】
ＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側の面には、ゲートライン（走査信号線）ＧＬ、薄膜トランジスタＴＦＴ、データライン（映像信号線またはドレインライン）ＤＬ、透明画素電極ＩＴＯ１等が形成され、また、対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、遮光膜（ブラックマトリクス）ＢＭ、カラーフィルタＦＩＬ、共通透明画素電極ＩＴＯ２等が形成されている。
【００２７】
同図では明らかにされていないが、その単位画素（カラー表示においては、隣接する３個の単位画素によって一画素が構成される）において、その薄膜トランジスタＴＦＴがゲートラインＧＬからの走査信号によってオンされ、このオンされた薄膜トランジスタＴＦＴを介してデータラインＤＬからの映像信号が画素電極ＩＴＯ１に供給され、この画素電極ＩＴＯ１と共通画素電極ＩＴＯ２との間にそれらに印加される電圧に応じた電界を生じさせる。
【００２８】
これによって、画素電極ＩＴＯ１と共通画素電極ＩＴＯ２との間の液晶層ＬＣが変調し、その光透過率が変化するようになっている。
【００２９】
例えばＴＦＴ基板ＴＦＴＳＵＢの外側に配置されるここでは図示しないバックライト（図２２の符号ＢＬ参照）からの光が液晶層ＬＣおよびカラーフィルタＦＩＬを介して、対向基板ＯＰＳＵＢの外側、すなわち、表示観察側に透過するようになっている。
【００３０】
なお、ＳＵＢ１、ＳＵＢ２は透明ガラス基板、ＯＲＩ１、ＯＲＩ２は配向膜、ＰＯＬ１、ＰＯＬ２は偏光板である。
【００３１】
以下、上述した各構成部材について順次説明する。
【００３２】
《ＴＦＴ基板ＴＦＴＳＵＢ》
図３はＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側から見た単位画素とその周辺領域の平面パターンを示す要部平面図である。
【００３３】
図２、図３に示すように、まず、ＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側の面には、互いに平行に離間して設けられた複数本のゲートラインＧＬと、これらゲートラインＧＬと交差して（絶縁膜ＧＩで絶縁されている）互いに平行に離間して設けられた複数本のデータラインＤＬとが形成されている。
【００３４】
互いに隣接する２本のゲートラインＧＬと、互いに隣接する２本のデータラインＤＬとで囲まれた領域によって画素領域がそれぞれ形成され、これら各画素領域には、それぞれその領域のほぼ全域にわたって画素電極ＩＴＯ１が形成されている。
【００３５】
スイッチング素子として機能する薄膜トランジスタＴＦＴは、各画素電極ＩＴＯ１毎にゲートラインＧＬ上に形成され、そのソース電極ＳＤ１が画素電極ＩＴＯ１に接続されている。
【００３６】
ゲートラインＧＬに供給される走査信号電圧は、該ゲートラインＧＬの一部領域で構成される薄膜トランジスタＴＦＴのゲート電極に印加されて該薄膜トランジスタＴＦＴがオン状態となり、このとき、データラインＤＬに供給された映像信号電圧がソース電極ＳＤ１を介して画素電極ＩＴＯ１に書き込まれるようになっている。
【００３７】
《ゲートラインＧＬ》
図２に示すように、ゲートラインＧＬは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては、厚さ６００〜３０００ÅのＣｒ（クロム）やＭｏ（モリブデン）、またはこれらと他の高融点金属との合金等が用いられる。本例では、厚さ２０００Å程度のスパッタリングで形成されたＣｒとＭｏの合金膜（Ｃｒ５０ｗｔ％、Ｍｏ５０ｗｔ％）を用いた。
【００３８】
データラインＤＬは、導電膜ｄ１で形成されている。この導電膜ｄ１は、高融点金属、例えばＣｒやＭｏの合金が用いられる。本例では、Ｃｒ７０ｗｔ％、Ｍｏ３０ｗｔ％の合金を用いた。この他、Ｃｒ８０ｗｔ％、Ｍｏ２０ｗｔ％、あるいはＣｒ５０ｗｔ％、Ｍｏ５０ｗｔ％等を用いてもよい。
【００３９】
《薄膜トランジスタＴＦＴ》
図２、図３に示すように、透明ガラス基板ＳＵＢ１上にはゲートラインＧＬが形成され、その表面にゲート絶縁膜ＧＩ、半導体層ＡＳ等が形成され、薄膜トランジスタＴＦＴが構成される。薄膜トランジスタＴＦＴは、例えばゲートラインＧＬ上にバイアス電圧を印加すると、ソース電極ＳＤ１−ドレイン電極（データラインＤＬ）間のチャネル抵抗が小さくなり、バイアス電圧をゼロにすると、チャネル抵抗は大きくなるように動作する。
【００４０】
ゲートラインＧＬの一領域であるゲート電極上に窒化Ｓｉ（シリコン）からなるゲート絶縁膜ＧＩを設け、その上に不純物を添加しない非晶質Ｓｉからなるｉ型半導体層ＡＳ、および不純物を添加した非晶質Ｓｉからなるｎ型半導体層ｄ０を形成する。さらに、その上にソース電極ＳＤ１、ドレイン電極（データラインＤＬがその役目を果たし、以下特に明記しない限り、ドレイン電極はデータラインＤＬとする）を形成し、薄膜トランジスタＴＦＴを構成している。
【００４１】
ゲート絶縁膜ＧＩの材料としては、例えばプラズマＣＶＤ法によって形成する窒化Ｓｉが選択され、２０００〜５０００Åの厚さ（本例では３５００Å程度）に形成されている。ｉ型半導体層ＡＳは、５００〜２５００Åの厚さ（本例では２０００Å程度）で形成されている。
【００４２】
ｉ型半導体層ＡＳは、５００〜２５００Åの厚さ（本例では２０００Å程度）で形成されている。ｎ型半導体層ｄ０は、ｉ型半導体層ＡＳとオーミックコンタクトを形成するために設けられ、Ｐ（リン）をドープした非晶質Ｓｉ半導体層で形成されている。
【００４３】
なお、本例の液晶表示パネルＰＮＬでは、便宜上一方をソース電極、他方をドレイン電極と固定して呼ぶことにする。ソース電極、ドレイン電極の称呼は、本来その間のバイアスの特性によって決められるが、動作中にその極性が反転し、ソース電極、ドレイン電極が入れ替ってしまうからである。
【００４４】
《ソース電極ＳＤ１》
ソース電極ＳＤ１は、ｎ型Ｓｉ半導体層ｄ０およびゲート絶縁膜ＧＩ上に形成され、導電膜ｄ１によって構成されている。
【００４５】
《透明画素電極ＩＴＯ１》
画素電極ＩＴＯ１は、結晶質の酸化インジウム錫（Ｉｎｄｉｕｍ−Ｔｉｎ−０ｘｉｄｅ：ＩＴＯ）等の透明導電膜ｄ２で形成される。この透明導電膜ｄ２は、ＩＴＯのスパッタリング膜によって形成され、その厚さは３００〜３０００Å（本例では１４００Å程度）である。
【００４６】
《保持容量Ｃａｄｄ》
図３に示すように、保持容量Ｃａｄｄは、薄膜トランジスタＴＦＴが形成された側と（基板面方向）反対側のゲートラインＧＬ上に形成され、このゲートラインＧＬ上に絶縁膜ＧＩおよび保護膜ＰＳＶ１を挟んで延在された画素電極ＩＴＯ１との重畳領域の容量で構成されている。この保持容量Ｃａｄｄは、液晶層ＬＣの容量の減衰や薄膜トランジスタＴＦＴのオフ時の電圧低下を防止する働きを有する。
【００４７】
《保護膜ＰＳＶ１》
図２、図３に示すように、ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴ等を形成した液晶層ＬＣ側の表面においては、画素電極ＩＴＯ１とソース電極ＳＤ１を電気的に接続する部分や、ＴＦＴ基板ＴＦＴＳＵＢの周辺部に設けられたゲートラインＧＬおよびデータラインＤＬの端子部の一部を除き、保護膜ＰＳＶ１で覆われる。
【００４８】
保護膜ＰＳＶ１は、主に薄膜トランジスタＴＦＴを湿気等から保護する目的で形成され、例えばプラズマＣＶＤ法により、厚さ２０００〜８０００Åの酸化Ｓｉ膜や窒化Ｓｉ膜で形成される。また、本例においては、データラインＤＬと画素電極ＩＴＯ１の短絡不良を防止する。すなわち、製造工程において、データラインＤＬまたは画素電極ＩＴＯ１のパターンの加工不良により両膜が平面的に重なった場合が発生しても、保護膜ＰＳＶ１によって絶縁分離されているため、短絡不良を防止することができる。
【００４９】
《ドレイン検査端子ＤＴＭおよびゲート検査端子ＧＴＭ》
図１（Ａ）はドレイン検査端子（データライン検査端子）ＤＴＭ部のデータラインＤＬを横断する方向の断面図、（Ｂ）はゲート検査端子（ゲートライン検査端子）ＧＴＭ部のゲートラインＧＬを横断する方向の断面図、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図である。（Ａ）は（Ｃ）のＢ１−Ｂ２切断線における断面図、（Ｂ）は（Ｃ）のＣ１−Ｃ２切断線における断面図である。
【００５０】
図１（Ａ）に示すように、ドレイン検査端子ＤＴＭは、導電膜ｄ１からなるデータラインＤＬに、該導電膜ｄ１を被覆する保護膜ＰＳＶ１を介して接続されたＩＴＯ膜からなる導電膜ｄ２によって構成される。なお、駆動ＩＣチップが搭載されたＴＣＰ（テープ  キャリア  パッケージ）が接続され、データラインＤＬに外部から電圧信号が印加されるドレイン端子ＤＴＣＰ（図１（Ｃ））も、同様の構成であるが、１本のデータラインＤＬ毎に１個ずつ形成される。これに対し、ドレイン検査端子ＤＴＭは、複数本（ここでは３本）のデータラインＤＬに１個ずつ形成される。また、ドレイン検査端子ＤＴＭの透明導電膜ｄ２と、透明画素電極ＩＴＯ１の透明導電膜ｄ２とは同一の工程で形成される。
【００５１】
図１（Ｂ）に示すように、ゲート検査端子ＧＴＭは、導電膜ｇ１からなるゲートラインＧＬに、該導電膜ｇ１を被覆するゲート絶縁膜ＧＩおよび保護膜ＰＳＶ１を介して接続されたＩＴＯ膜からなる導電膜ｄ２によって構成される。なお、駆動ＩＣチップが搭載されたＴＣＰが接続され、ゲートラインＧＬに外部から電圧信号が印加されるゲート端子ＧＴＣＰ（図１（Ｃ））も、同様の構成であるが、１本のゲートラインＧＬ毎に１個ずつ形成される。これに対し、ゲート検査端子ＧＴＭは、複数本（ここでは３本）のゲートラインＧＬに１個ずつ形成される。また、ゲート検査端子ＧＴＭの透明導電膜ｄ２と、透明画素電極ＩＴＯ１の透明導電膜ｄ２とは同一の工程で形成される。
【００５２】
なお、（Ｃ）において、ＧＣＵＴ１、ＧＣＵＴ１、ＧＣＵＴ３、ＧＣＵＴ４はＴＦＴ基板ＴＦＴＳＵＢの切断線（主要部のみ示す）、ＧＳＯは表示領域、ＤＳ１、ＤＳ２、ＤＳ３はデータラインＤＬを複数本（ここでは３本）毎に電気的に接続する接続配線、ＤＣＬはデータラインＤＬを共通に短絡するデータライン共通短絡配線、ＤＴＣＰは外部からのデータ信号を入力するＴＣＰの出力端子と接続するためのドレイン端子、ＧＳ１、ＧＳ２、ＧＳ３はゲートラインＧＬを複数本（ここでは３本）毎に電気的に接続する接続配線、ＧＣＬはゲートラインＧＬを共通に短絡するゲートライン共通短絡配線、ＧＴＣＰは外部からのゲート信号を入力するＴＣＰの出力端子と接続するための端子、ＤＣＴはデータラインＤＬの断線を検査するための検査端子、ＧＣＴはゲートラインＧＬの断線を検査するための検査端子である（検査方法等の詳細は後述）。
【００５３】
《データラインＤＬ》
図１６は図１（Ｃ）の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。本実施の形態は、ＴＣＰ方式の駆動ＩＣを使用する場合である。
【００５４】
本実施の形態では、ＴＦＴ基板ＴＦＴＳＵＢ上に設けられた複数本のデータラインＤＬのうち３本（ＤＬ１、ＤＬ２、ＤＬ３）を例に挙げて説明する。データラインＤＬは、その断線の有無を検査するために、次のように電気的に接続される。
【００５５】
図上側にあるドレイン端子ＤＴＣＰは、駆動ＩＣと電気的に接続するために設けられている。図下側にあるドレイン検査端子ＤＴＭは、後述する断線検査時に検査針を接触させ、電気的な導通を取るために設けられている。
【００５６】
下側のドレイン検査端子ＤＴＭ１はデータラインＤＬ１に接続され、データラインＤＬ１は上側のドレイン端子ＤＴＣＰ１に接続されている。ドレイン端子ＤＴＣＰ１はその隣接するドレイン端子ＤＴＣＰ２と接続配線ＤＳ１により接続され、ドレイン端子ＤＴＣＰ２はデータラインＤＬ２と接続されている。データラインＤＬ２はドレイン検査端子ＤＴＭ１とは直接接続されず、図１（Ａ）に示したように保護膜ＰＳＶ１を介して絶縁されている。データラインＤＬ２はそのさらに隣接するデータラインＤＬ３と接続配線ＤＳ２により接続されている。データラインＤＬ３はドレイン端子ＤＴＣＰ３と接続され、ドレイン端子ＤＴＣＰ３は接続配線ＤＳ３により共通短絡配線ＤＣＬと接続されている。共通短絡配線ＤＣＬには、検査針を接触させる検査端子ＤＣＴが接続されて設けられている。このように、データラインＤＬは３本を１つの組として繰り返し配置され、接続されている。
【００５７】
なお、ゲートラインＧＬの配線接続構成については、データラインＤＬと同様であるので、説明を省略する（図１（Ｃ）参照）。
【００５８】
《データラインＤＬの断線検査工程》
断線検査工程は、データラインＤＬおよびゲートラインＧＬの断線の有無を確認し、不良基板の選別を目的として実施される。
【００５９】
以下、ＴＦＴ基板ＴＦＴＳＵＢのデータラインＤＬの断線検査工程について説明する。
【００６０】
図１７はデータラインＤＬの断線検査工程を説明するための図である。
【００６１】
ＳＴＧはＴＦＴ基板ＴＦＴＳＵＢを支持するステージ、ＰＲＯ１、ＰＲＯ２は検査針、ＤＲ１、ＤＲ２は検査針の駆動装置、ＰＵは電源装置、ＣＭは電流計である。
【００６２】
断線検査装置は、通常、任意の電圧を発する直流電源装置ＰＵと、電源装置ＰＵに接続された検査針（電気接触針）ＰＲＯ１と、直流電流計ＣＭと、電流計ＣＭに接続された検査針ＰＲＯ２と、検査するＴＦＴ基板ＴＦＴＳＵＢをいするステージＳＴＧと、検査針ＰＲＯ１、ＰＲＯ２を上下および水平方向に移動させる駆動装置ＤＲ１、ＤＲ２から構成される。
【００６３】
このような検査装置により断線検査を実施するには、まず、ステージＳＴＧ上にＴＦＴ基板ＴＦＴＳＵＢを載置する。次に、駆動装置ＤＲ１、ＤＲ２により検査針ＰＲＯ１、ＰＲＯ２をＴＦＴ基板ＴＦＴＳＵＢ上の検査端子ＤＴＭ１、ＤＣＴ（図１６）に接触させ、電源装置ＰＵから検査針ＰＲＯ１、ＰＲＯ２と検査端子ＤＴＭ１、ＤＣＴとを介してデータラインＤＬ１、ＤＬ２、ＤＬ３に電圧を印加し、電流計ＣＭにより電流値を測定し、データラインＤＬ１〜ＤＬ３の抵抗を算出して断線の有無を判定する。電流値が、あらかじめ定められた下限閾値より小さい場合に、断線不良と判定する。次に、検査端子ＤＴＭに接触させた検査針ＰＲＯ２を駆動装置ＤＲ２により隣接する次の検査端子ＤＴＭ２に接触させ、ＤＬ１〜ＤＬ３の組と隣接する次の（検査端子ＤＴＭ２に接続された）データラインの断線検査を実施する。このように、検査針ＰＲＯ２を駆動装置ＤＲ２により移動して検査を行うが、位置合わせが良好に行われない場合や、検査針ＰＲＯ２の先端が曲がってしまった場合など、検査針ＰＲＯ２が検査端子ＤＴＭと良好に接触しない場合は、検査電流が下限閾値以下となり断線と誤判定される。
【００６４】
しかし、本実施の形態では、図１６に示したように、隣接する２本以上（図では３本）のデータラインＤＬをＴＦＴ基板ＴＦＴＳＵＢの基板切断線ＣＵＴ１、ＣＵＴ２の外側の端部で接続配線ＤＳ１、ＤＳ２により接続し、図１（Ａ）に示したように、各ドレイン検査端子ＤＴＭを、隣接するデータラインＤＬの上に保護膜ＰＳＶ１を介して、該隣接するデータラインＤＬと平面的に（すなわち、基板と垂直方向から見て）重なるように配置し、この２本以上電気的に接続したデータラインＤＬの断線を共通に検査する。したがって、移動させる検査針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を増大することが可能なので、検査針ＰＲＯ２の位置合わせ不良による誤判定を低減することができる。すなわち、断線検査装置の検査針を接触する際に、機械的位置合わせ精度をデータラインＤＬのピッチに対して十分に確保できない場合や、針が損傷して先端が曲がってしまった場合でも、検査針と検査端子との合わせずれを抑制できるため、断線検査時の検査不良の発生を抑制できる。
【００６５】
また、ドレイン検査端子ＤＴＭの大きさを調整して該ドレイン検査端子ＤＴＭを設けることにより、精細度の異なる複数種の液晶表示パネルＰＮＬの製品に対して、検査針を共通にすることができる。このため、種類の異なる製品を同時に生産する製造工程において、検査針を交換する時間を省略し、生産効率を向上できる。
【００６６】
また、本発明は、上述のような１枚のＴＦＴ基板ＴＦＴＳＵＢの中で複数回検査する場合にも有効であるが、１枚のガラス基板に複数枚のＴＦＴ基板ＴＦＴＳＵＢを配置する、いわゆる、多面取りの場合にはさらに有効である。すなわち、多面取りの場合は、駆動装置ＤＲ１、ＤＲ２により検査針ＰＲＯ１、ＰＲＯ２を移動させる距離が大きくなり、ステージＳＴＧに対する位置合わせ精度を十分に確保することが困難なため、検査針ＰＲＯ２を接触させる検査端子ＤＴＭの面積を増大できる本発明によって検査針ＰＲＯ２と検査端子ＤＴＭの位置合わせを良好に保つことができるからである。
【００６７】
《接続配線ＤＳ１〜３、ＧＳ１〜３の切断工程》
次に、接続配線ＤＳ１〜ＤＳ３、ＧＳ１〜ＧＳ３を切断する工程について説明する。
【００６８】
本実施の形態では、後述の製造工程によって製造されたＴＦＴ基板ＴＦＴＳＵＢと、別に製造した対向基板ＯＰＳＵＢとを、一定の間隔をもって重ね合わせ、貼り合わせた後に、ＴＦＴ基板ＴＦＴＳＵＢの外形から製品外形にするために実施するガラス基板の切断工程において切断する。接続配線ＤＳ１〜ＤＳ３、ＧＳ１〜ＧＳ３によって電気的に接続されたデータラインＤＬ、ゲートラインＧＬは、この切断工程によって切断線ＧＣＵＴ１〜４の箇所で切断され、隣接する各データラインＤＬ、各ゲートラインＧＬが電気的に独立分離される。
【００６９】
《対向基板ＯＰＳＵＢ》
図２に示すように、透明ガラス基板ＳＵＢ２は、ＴＦＴ基板ＴＦＴＳＵＢに液晶層ＬＣ分の間隙を置いて対向して配置されている。この対向基板ＯＰＳＵＢの液晶層ＬＣ側の面には、遮光膜（ブラックマトリクス）ＢＭ、赤色、緑色、青色のカラーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２、および配向膜ＯＲＩ２が順次積層して設けられている。
【００７０】
また、該対向基板ＯＰＳＵＢの反対側の面上には、偏光板ＰＯＬ２が貼り合わされており、これとＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴが形成されていない反対側の面にある偏光板ＰＯＬ１によって透過光を偏光するようになっている。
【００７１】
遮光膜ＢＭは、Ｃｒのスパッタリング膜、黒色有機樹脂膜あるいは黒鉛膜等で形成され、遮光とともに、画素電極ＩＴＯ１毎に額縁状に光を分離し、コントラストを向上させるブラックマトリクスの役目も果たすようになっている。
【００７２】
《ＴＦＴ基板ＴＦＴＳＵＢの製造方法》
次に、上述した液晶表示パネルＰＮＬのＴＦＴ基板ＴＦＴＳＵＢの製造方法を図４、図５〜図１５を用いて説明する。
【００７３】
図４はＴＦＴ基板ＴＦＴＳＵＢの製造工程の流れを１〜５の工程にまとめたフローチャートである。図５〜図１５は、図４の工程１〜５に対応して示した断面構造図である。
【００７４】
図５〜図１０は、図３のＡ１−Ａ２切断線断面図（すなわち、図２のＴＦＴ基板）に対応する。すなわち、図４の工程１〜５における、ＴＦＴ基板ＴＦＴＳＵＢのゲートラインＧＬとデータラインＤＬの交差部から画素電極ＩＴＯ１を横切り、さらに該ゲートラインＧＬを横切る断面図である。
【００７５】
また、図１１〜図１５（Ａ）は、図１（Ｃ）のＢ１−Ｂ２切断線断面図（すなわち、図１（Ａ））に対応し、図１１〜図１５（Ｂ）は、図１（Ｃ）のＣ１−Ｃ２切断線断面図（すなわち、図１（Ｂ））に対応する。すなわち、（Ａ）は図４の工程１〜５における、ドレイン検査端子ＤＴＭを含むデータラインＤＬの断面図、（Ｂ）は図４の工程１〜５における、ゲート検査端子ＧＴＭを含むゲートラインＧＬの断面図である。
【００７６】
以下、各工程について順を追って説明する。
【００７７】
〈工程１〉
図４に示すように、まず、透明ガラス基板ＳＵＢ１を準備し、その一方（液晶層側）の表面上に、ゲートラインＧＬを形成するために、ＣｒとＭｏの合金膜をスパッタリングにより形成する。
【００７８】
次いで、この合金膜上にフォトリソグラフィー処理（以下、フォト処理と略記する。第１フォト）によって所定パターンのマスク膜（フォトレジスト膜等。以下同様）を形成する。
【００７９】
その後、該合金膜を選択的にエッチングし、所定パターンの導電膜ｇ１を形成する（図５、図１１参照）。本例では、ウェットエッチング液として、濃度１５ｗｔ％程度の硝酸第二セリウムアンモニウム溶液を用いてウェットエッチング処理を行った。
【００８０】
〈工程２〉
次に、前記導電膜ｇ１を設けた透明ガラス基板ＳＵＢ１上に、例えばプラズマＣＶＤ法により窒化Ｓｉ膜（ＳｉＮ膜）Ｇ１、ｉ型非晶質Ｓｉ半導体層ＡＳ、およびｎ型非晶質Ｓｉ半導体層ｄ０を順次形成する。
【００８１】
次いで、フォト処理（第２フォト）によってマスク膜を形成する。
【００８２】
その後、六フッ化硫黄（ＳＦ６）と塩化水素（ＨＣｌ）の混合ガスを用い、ｎ型非晶質Ｓｉ半導体層ｄ０、ｉ型非晶質Ｓｉ半導体層ＡＳをエッチング除去し、所定のパターンを形成する（図６、図１２参照）。この工程により、薄膜トランジスタＴＦＴのチャネル部や、ゲートラインＧＬとデータラインＤＬとの交差部、およびこれらの周辺（図３参照）を形成する。この際、該エッチングにおいてｉ型非晶質Ｓｉ半導体層ＡＳの残渣がないように、窒化Ｓｉ膜ＧＩの表面が露出した後もしばらくエッチングを行うため、窒化Ｓｉ膜ＧＩの表面はわずかではあるがエッチングされる。
【００８３】
〈工程３〉
次に、この透明ガラス基板ＳＵＢ１上に、ソース電極ＳＤ１、データラインＤＬ（ドレイン電極）（データラインＤＬのドレイン端子ＤＴＭやドレイン検査端子ＤＴＭと接続される部分を含む）を形成するために、ＣｒとＭｏの合金膜をスパッタリングにより形成する。または、Ｃｒ膜とＣｒＭｏの合金膜とＣｒ膜との積層でもよい。
【００８４】
次いで、この合金膜上にフォト処理（第３フォト）によってマスク膜を形成する。
【００８５】
その後、該合金膜を選択的にエッチングし、所定のパターンを形成する（図７、１３参照）。この工程により、データラインＤＬ、ドレイン端子部ＤＴＭ、ドレイン検査端子ＤＴＭ、ソース電極ＳＤ１を構成する導電膜ｄ１を所定の形状に加工する。
【００８６】
次に、該工程で形成された導電膜ｄ１のマスク膜を利用して、ｎ型非晶質Ｓｉ半導体層ｄ０をＳＦ６とＢＣｌ３（三塩化ホウ素）の混合ガスを用いて選択的にドライエッチング除去する（図８参照）。
【００８７】
〈工程４〉
次に、この透明ガラス基板ＳＵＢ１上に、プラズマＣＶＤ法により保護膜ＰＳＶ１となる窒化Ｓｉ膜を設ける。膜厚は、２０００〜６０００Å程度である。本例では、３０００Åとした。
【００８８】
次いで、フォト処理（第４フォト）によって該窒化Ｓｉ膜の上にマスク膜を形成する。
【００８９】
その後、ＳＦ６と酸素の混合ガスを用い、該窒化Ｓｉ膜をエッチングする。この工程によって、ソース電極ＳＤ１と接続するコンタクトホールＣＨ、ドレイン端子ＤＴＭ、ドレイン検査端子ＤＴＭ、およびゲート端子ＧＴＭ、ゲート検査端子ＧＴＭの接続部の上部の保護膜ＰＳＶ１を除去する（図９、１４参照）。
【００９０】
〈工程５〉
次に、この透明ガラス基板ＳＵＢ１上に、ＩＴＯ膜からなる導電膜ｄ２をスパッタリングにより設ける。
【００９１】
次いで、フォト処理（第５フォト）によってマスク膜を形成する。
【００９２】
その後、導電膜ｄ２をＨＢｒ（臭化水素）溶液により選択的にエッチングし、画素電極ＩＴＯ１を形成する（図１０、図１５参照）。この際、画素部のコンタクトホールＣＨ、ゲート端子ＧＴＭ、ゲート検査端子ＧＴＭ、ドレイン端子ＤＴＭ、ドレイン検査端子ＤＴＭの露出した金属膜表面は、該導電膜ｄ２（ＩＴＯ膜）によって被覆される。この端子部の導電膜ｄ２は、下にある金属膜と電気的に接続され、該導電膜ｄ２に接続される駆動ＩＣからの電圧信号をゲートラインＧＬ、データラインＤＬに伝達する働きの他に、端子部の前記金属膜を腐食等の化学反応や機械的な破損から保護する働きをする。
【００９３】
以上の工程をもって、ＴＦＴ基板ＴＦＴＳＵＢの各種膜積層工程が完了する。
【００９４】
実施の形態２
本発明の実施の形態２を図１８を用いて説明する。図１８は前記実施の形態１の図１６と同様の図で、基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。本実施の形態も、ＴＣＰ方式の駆動ＩＣを使用する場合である。
【００９５】
ＴＦＴ基板ＴＦＴＳＵＢの製造方法は実施の形態１と同様である。本実施の形態では、以下の３点で実施の形態１と異なる。すなわち、▲１▼共通短絡配線（図１６のＤＣＬ）、検査端子（ＤＣＴ）、接続配線ＤＳ３を有しない。▲２▼４本のデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４を１組として接続配線ＤＳ１、ＤＳ２を介して電気的に接続し、検査を実施する。▲３▼実施の形態１における検査端子ＤＣＴの機能は、検査端子ＤＴＭ２を用いる。
【００９６】
本実施の形態では、共通短絡配線（図１６のＤＣＬ）を配置する部分の面積分をなくすことができ、より大きな表示領域ＧＳＯを得ることが可能になる。
【００９７】
以上、ＴＣＰ方式の液晶表示装置において、実施の形態１では、３本のデータラインＤＬを一度に検査する方式について、実施の形態２では、４本のデータラインＤＬを一度に検査する方式についてそれぞれ説明した。すなわち、実施の形態１では、奇数本のデータラインＤＬの同時検査が可能であり、実施の形態２では、偶数本のデータラインＤＬの同時検査が可能である。実施の形態２の方が、検査端子ＤＴＭの面積をさらに増大できる。もちろん、一度に検査する本数をさらに多くしてもよい。
【００９８】
さらに、本実施の形態２においても、ゲートラインＧＬについても、実施の形態１と同様に図１（Ｃ）に示したように、ゲート検査端子ＧＴＭ、接続配線ＧＳ１〜３、ゲートライン共通短絡配線ＧＣＬ、検査端子ＧＣＴを設けることによりゲートラインＧＬの断線検査も可能である。
【００９９】
実施の形態３
前記実施の形態１、２はＴＣＰ方式の液晶表示装置であるが、本実施の形態３は、ＦＣＡ（フリップ  チップ  アタッチメント）方式の駆動ＩＣを使用する場合である。ＴＦＴ基板ＴＦＴＳＵＢの製造方法、断線検査方法は実施の形態１と同様である。
【０１００】
図１９は基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図、この概略平面図のうち、データラインＤＬ部分のみを示した図である。すなわち、図１９は実施の形態１の図１（Ｃ）に、図２０は図１６にそれぞれ対応している。
【０１０１】
ＤＦＣＡ１はＴＦＴ基板ＴＦＴＳＵＢ上に実装される駆動ＩＣチップ（図示せず）の入力端子が接続される端子、ＤＦＣＡ２は駆動ＩＣチップの出力端子が接続される端子、ＤＦＰＣは駆動ＩＣに外部から信号を入力するためのＦＰＣ（フレキシブル  プリンティド  サーキット）が接続される端子、ＧＦＣＡ１は駆動ＩＣチップの入力端子が接続される端子、ＤＦＣＡ２は駆動ＩＣチップの出力端子が接続される端子、ＤＦＰＣはＦＰＣが接続される端子である。
【０１０２】
実施の形態１との相違点は、データラインＤＬの接続配線ＤＳ１、ＤＳ３、ゲートラインＧＬの接続配線ＧＳ１、ＧＳ３の切断方式である。本実施の形態では、切断線ＧＣＵＴ１、２の箇所で接続配線ＤＳ２、ＧＳ２を切断するガラス基板切断工程とは別の工程で、切断線ＬＣＵＴ１、ＬＣＵＴ２に沿って接続配線ＤＳ１、３、ＧＳ１、３をレーザ光によって切断する。切断線ＬＣＵＴ１、ＬＣＵＴ２は、駆動ＩＣ（図示せず）の実装部の下に配置でき、ＴＣＰ方式と比較して製品外形を小さくすることができる。本実施の形態に示すように、本発明はＦＣＡ方式にも有効であることがわかる。
【０１０３】
《液晶表示モジュールの全体構成》
図２２は図１９に示した液晶表示パネルＰＮＬを実装した液晶表示モジュールＭＤＬの分解斜視図である。
【０１０４】
ＳＨＤは金属板から成るシールドケース（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１〜４は絶縁スペーサ、ＦＰＣ１、２は折り曲げられた多層フレキシブル回路基板（ＦＰＣ１はゲート側回路基板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはインターフェイス回路基板、ＡＳＢはアセンブルされた駆動回路基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透明絶縁基板の一方の基板上に駆動ＩＣを搭載した液晶表示パネル、ＧＣ１およびＧＣ２はゴムクッション、ＰＲＳはプリズムシート（２枚）、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体成型により形成された下側ケース（モールドケース）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＬＣＴはインバータ用の接続コネクタ、ＧＢは蛍光管ＬＰを支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールＭＤＬが組み立てられる。
【０１０５】
《液晶表示モジュールＭＤＬを実装した情報処理》
図２３は液晶表示モジュールＭＤＬを実装したノートブック型のパソコンあるいはワープロの斜視図である。
【０１０６】
実施の形態４
本実施の形態４も、ＦＣＡ方式の駆動ＩＣを使用する場合である。
【０１０７】
図２１は実施の形態２の図１８に対応する図であり、基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。
【０１０８】
本実施の形態は、実施の形態２（図１８）で示した偶数本のデータラインＤＬを１組として一度に検査する方式をＦＣＡ方式で実施したものである。接続配線ＤＳ１、ＤＳ２の切断方法は、実施の形態３と同様である。すなわち、接続配線ＤＳ２は切断線ＧＣＵＴ１でのガラス切断により切断し、接続配線ＤＳ１は切断線ＬＣＵＴ１でレーザ光により切断する。本実施の形態でも、実施の形態２で説明した共通短絡配線ＤＣＬの省略による外形の縮小、実施の形態３で説明したＦＣＡ方式による外形縮小の効果がある。
【０１０９】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば本発明は、ピッチがゲートラインの例えば１／３と小さいデータラインに適用して効果が大きいが、ゲートラインに適用してもよく、また、データラインおよびゲートラインの両方に適用してもよいことは言うまでもない。また、前記実施例では、検査端子ＤＴＭ、ＧＴＭの外側で切断線ＧＣＵＴ１、ＧＣＵＴ２により基板ＴＦＴＳＵＢを切断し、検査端子ＤＴＭ、ＧＴＭを残存させたが、検査端子ＤＴＭ、ＧＴＭの内側で基板ＴＦＴＳＵＢを切断し、検査端子ＤＴＭ、ＧＴＭを破棄するようにしてもよい。さらに、縦電界方式や横電界方式のアクティブマトリクス方式の液晶表示装置のデータラインやゲートラインにも、ＦＣＡ方式の液晶表示装置にも、あるいは単純マトリクス方式の液晶表示装置の帯状透明画素電極にも適用可能である。
【０１１０】
【発明の効果】
以上説明したように、本発明によれば、ＴＦＴ基板の製造工程における断線検査時の検査針と検査端子との接触不良による検査不良を防止し、高歩留り、高精細の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の実施の形態１のドレイン検査端子ＤＴＭ部のデータラインＤＬを横断する方向の断面図（（Ｃ）のＢ１−Ｂ２切断線における断面図）、（Ｂ）はゲート検査端子ＧＴＭ部のゲートラインＧＬを横断する方向の断面図（（Ｃ）のＣ１−Ｃ２切断線における断面図）、（Ｃ）は基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図である。
【図２】液晶表示パネルＰＮＬの要部断面図（図３のＡ１−Ａ２切断線に対応する断面図）である。
【図３】ＴＦＴ基板ＴＦＴＳＵＢの液晶層ＬＣ側から見た単位画素とその周辺領域の平面パターンを示す要部平面図である。
【図４】ＴＦＴ基板ＴＦＴＳＵＢの製造工程の流れを１〜５の工程にまとめたフローチャートである。
【図５】図４の工程１における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図６】図４の工程２における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図７】図４の工程３における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図８】図４の工程３における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図９】図４の工程４における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図１０】図４の工程５における、図３のＡ１−Ａ２切断線断面図に対応する断面図である。
【図１１】（Ａ）は図４の工程１における、図１（Ｃ）のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）はＣ１−Ｃ２切断線断面図に対応する断面図である。
【図１２】（Ａ）は図４の工程２における、図１（Ｂ）のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）はＣ１−Ｃ２切断線断面図に対応する断面図である。
【図１３】（Ａ）は図４の工程３における、図１（Ｂ）のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）はＣ１−Ｃ２切断線断面図に対応する断面図である。
【図１４】（Ａ）は図４の工程４における、図１（Ｂ）のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）はＣ１−Ｃ２切断線断面図に対応する断面図である。
【図１５】（Ａ）は図４の工程５における、図１（Ｂ）のＢ１−Ｂ２切断線断面図に対応する断面図、（Ｂ）はＣ１−Ｃ２切断線断面図に対応する断面図である。
【図１６】図１（Ｃ）の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。
【図１７】データラインＤＬの断線検査工程を説明するための図である。
【図１８】本発明の実施の形態２の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。
【図１９】本発明の実施の形態３のＦＣＡ方式の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図である。
【図２０】本発明の実施の形態３の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。
【図２１】本発明の実施の形態４のＦＣＡ方式の基板切断前のＴＦＴ基板ＴＦＴＳＵＢの概略平面図のうち、データラインＤＬ部分のみを示した図である。
【図２２】本発明が適用可能なＦＣＡ方式の液晶表示モジュールの分解斜視図である。
【図２３】図２２の液晶表示モジュールを実装したノートブック型のパソコンあるいはワープロの斜視図である。
【符号の説明】
ＳＵＢ１…透明ガラス基板、ＤＬ（ｄ１）…データライン、ＰＳＶ１…保護膜、ＩＴＯ１（ｄ２）…透明導電膜、ＤＴＭ…ドレイン検査端子、ＧＬ（ｇ１）…ゲートライン、ＧＴＭ…ゲート検査端子、ＴＦＴＳＵＢ…ＴＦＴ基板、ＤＳ１、ＤＳ２、ＤＳ３、ＧＳ１、ＧＳ２、ＧＳ３…接続配線、ＤＣＬ…データライン共通短絡配線、ＧＣＬ…ゲートライン共通短絡配線、ＤＣＴ、ＧＣＴ…検査端子、ＧＣＵＴ１、ＧＣＵＴ１、ＧＣＵＴ３、ＧＣＵＴ４…切断線、ＧＳＯ…表示領域。
【図１】
0003634138.tif 000002
【図２】
0003634138.tif 000003
【図３】
0003634138.tif 000004
【図４】
0003634138.tif 000005
【図５】
0003634138.tif 000006
【図６】
0003634138.tif 000007
【図７】
0003634138.tif 000008
【図８】
0003634138.tif 000009
【図９】
0003634138.tif 000010
【図１０】
0003634138.tif 000011
【図１１】
0003634138.tif 000012
【図１２】
0003634138.tif 000013
【図１３】
0003634138.tif 000014
【図１４】
0003634138.tif 000015
【図１５】
0003634138.tif 000016
【図１６】
0003634138.tif 000017
【図１７】
0003634138.tif 000018
【図１８】
0003634138.tif 000019
【図１９】
0003634138.tif 000020
【図２０】
0003634138.tif 000021
【図２１】
0003634138.tif 000022
【図２２】
0003634138.tif 000023
【図２３】
0003634138.tif 000024