(57)【特許請求の範囲】
【請求項１】
以下の処理工程：
基板を用意し、
基板上に金属酸化物含有層（３２）を被覆し、
金属酸化物含有層（３２）をエッチングし、
金属酸化物含有層（３２）の少なくとも縁部（３２Ａ）を覆う修復層（３４）を被覆し、その際この層は、金属酸化物含有層（３２）に含まれているが、エッチングにより縁部（３２Ａ）で化学量論的組成で不足量を有する、少なくとも１種の元素を含有し、かつ
金属酸化物含有層（３２）の縁部（３２Ａ）の損傷領域で修復層（３４）から前記元素の拡散が行われるように熱処理を実施する
を有する、エッチングされた金属酸化物含有層（３２）を製造する方法。
【請求項２】
エッチングの前に金属酸化物含有層（３２）上に他の層を被覆し、両方の層を一緒にエッチングし、かつ
修復層（３４）が金属酸化物含有層（３２）の少なくとも１つの側面の縁部（３２Ａ）を覆うように、修復層（３４）を、他の層および金属酸化物含有層（３２）上に被覆する請求項１記載の方法。
【請求項３】
金属酸化物含有層（３２）がメモリーコンデンサ（３）の誘電体を形成し、かつ
他の層がメモリーコンデンサ（３）の上部電極（３３）を形成する請求項２記載の方法。
【請求項４】
修復層（３４）を熱処理工程後に金属酸化物含有層（３２）から除去する請求項１記載の方法。
【請求項５】
修復層（３４）を、熱処理工程後に金属酸化物含有層（３２）から除去しない請求項１記載の方法。
【請求項６】
熱処理工程を５００〜８００℃の温度範囲で、５〜３０分の時間でおよびＯ２雰囲気またはＮ２雰囲気で実施する請求項１から５までのいずれか１項記載の方法。
【請求項７】
金属酸化物含有層（３２）がＳｒＢｉ２（Ｔａ、Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴＮ）を含有し、修復層（３４）から供給される元素がビスマス（Ｂｉ）である請求項１から６までのいずれか１項記載の方法。
【請求項８】
修復層（３４）が以下の材料：
ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘまたはＢｉＯｘ
の１種以上を含有する請求項７記載の方法。
【請求項９】
金属酸化物含有層（３２）がＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）を含有し、修復層（３４）から供給される元素が鉛（Ｐｂ）である請求項１から５までのいずれか１項記載の方法。
【請求項１０】
金属酸化物含有層（３２）および／または修復層（３４）を金属有機析出法（ＭＯＤ）、金属有機気相析出法（ＭＯＣＶＤ）またはスパッタ工程を用いて析出する請求項１から９までのいずれか１項記載の方法。
【請求項１１】
半導体構造素子を製造する方法において、半導体基板（１）上にスイッチングトランジスタ（２）を形成し、
スイッチングトランジスタ（２）上に第１絶縁層（４）を被覆し、かつ
この絶縁層（４）上にメモリーコンデンサ（３）を形成し、その際メモリーコンデンサの誘電体を、請求項１から１０までのいずれか１項記載の方法により金属酸化物含有層（３２）を被覆し、かつエッチングすることにより製造することを特徴とする、半導体構造素子を製造する方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、請求項１記載のエッチングされた金属酸化物含有層を製造する方法に関する。本発明は、特に、強誘電性または常誘電性誘電体としてＤＲＡＭメモリーセルのメモリーコンデンサに使用される、エッチングされた金属酸化物含有層の製造に関する。
【０００２】
【従来の技術】
マイクロエレクトロニクスで製造されるダイナミック半導体メモリー構造素子（ＤＲＡＭ）は主に選択トランジスタまたはスイッチングトランジスタおよびメモリーコンデンサからなり、メモリーコンデンサ中で２つのコンデンサ板の間に１つの誘電性材料が組み込まれている。誘電体として、一般に多くの場合に酸化物層または窒化物層が使用され、これらは最高で約８の比誘電率を有する。メモリーコンデンサを小さくし、非揮発性のメモリーを製造するために、新しい形のコンデンサ材料、例えば明らかに高い比誘電率を有する強誘電性材料または常誘電性材料が必要である。これらの材料の一組は、Ｎｅｕｅ  Ｄｉｅｌｅｋｔｒｉｋａ  ｆｕｅｒ  Ｇｂｉｔ−Ｓｐｅｉｃｈｅｒｃｈｉｐｓ  Ｗ．Ｈｏｅｎｌｅｉｎ、Ｐｈｙｓ.Ｂ１.５５（１９９９）の刊行物に記載されている。高い集積密度のこの種の非揮発性半導体メモリー構造素子に使用するための強誘電性コンデンサを製造するために、例えば強誘電性材料、例えばＳｒＢｉ２（Ｔａ，Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴＮ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ４Ｔｉ３Ｏ１２（ＢＴＯ）をコンデンサ板の間の誘電体として使用することができる。常誘電性材料、例えば（ＢａＳｒ）ＴｉＯ３（ＢＳＴ）を使用することもできる。
【０００３】
しかしながらこの新しい形の強誘電性誘電体または常誘電性誘電体の使用は半導体処理技術の新たな問題を生じる。すなわち、第１にこの新しい形の材料は従来の電極材料、ポリシリコンと組み合わせることができない。従って不活性電極材料、例えば白金金属、すなわちＰｔ、Ｐｄ、Ｉｒ、Ｒｈ、ＲｕまたはＯｓまたはこれらの導電性酸化物（例えばＲｕＯ２）を使用しなければならない。一般に導電性酸化物、例えばＬａＳｒＣｏＯｘまたはＳｒＲｕＯ３を使用することができる。このための理由は、強誘電性誘電体を析出後、これを酸素含有雰囲気で約５５０〜８００℃の温度で場合により２回以上熱処理（コンディショニング）しなければならないことである。従って、強誘電性誘電体と電極との好ましくない化学反応を避けるために、電極を、多くの場合に白金または他の、十分に温度に安定であり、不活性の材料から、例えば他の白金金属または導電性の酸化物から製造する。
【０００４】
メモリーコンデンサを製造する際に、強誘電性層をエッチング工程により一部分取り除く構造化工程が必要である。その際強誘電性層の残っている縁部が一定の形で損傷することが判明した。特に縁部のＳＢＴ層の化学量論的組成が当初の化学量論的組成と異なり、不足のビスマスを有することが示された。ＳＡＭＳＵＮＧ社から、エッチング工程の後でＰＺＴ材料から製造されるメモリーコンデンサの周りの損傷した部分を除去する、湿式化学的方法が公知である。しかしながらこれは強誘電性層の層材料の好ましくない損失を生じ、従って製造すべきメモリーコンデンサのメモリー容量の損失を生じる。
【０００５】
【発明が解決しようとする課題】
従って、本発明の課題は、エッチング中に生じる金属酸化物含有層の損傷を材料の損失なしに補償できる、エッチングされた金属酸化物含有層を製造する方法を提供することである。
【０００６】
【課題を解決するための手段】
前記課題は、請求項１の特徴部分により解決される。
【０００７】
従って本発明は、以下の処理工程：
基板を用意し、
基板上に金属酸化物含有層を被覆し、
金属酸化物含有層をエッチングし、
金属酸化物含有層の少なくとも縁部を覆う修復層を被覆し、その際この層は、金属酸化物含有層に含まれているが、エッチングにより縁部では化学量論的組成で不足量を有する、少なくとも１種の元素を含有し、かつ
金属酸化物含有層の縁部の損傷領域で修復層から元素の拡散が行われるように熱処理を実施する
を有する、エッチングされた金属酸化物含有層を製造する方法に関する。
【０００８】
本発明の方法は、自立する金属酸化物含有層に実施することができ、その際修復層が金属酸化物含有層を有利には全面的に覆い、従っていずれの場合も修復層は縁部上に存在する。しかしながらエッチングの前に金属酸化物含有層上に他の層が被覆され、両方の層が一緒にエッチングされていてもよく、その際修復層が金属酸化物含有層の側面の縁部を覆うように、引き続き修復層を他の層および金属酸化物含有層上に被覆する。その際金属酸化物含有層がメモリーコンデンサの誘電体を形成し、他の層がメモリーコンデンサの上部電極を形成していてもよい。
【０００９】
引き続き修復層を金属酸化物含有層および場合により他の層から除去することができる。しかしながら修復層を金属酸化物含有層および場合により他の層上に残すこともできるが、その際場合により他の層の接触のために、修復層を通過する接触ホールをエッチングしなければならない。特に他の層がメモリーコンデンサの上部電極として用いられる場合は、修復層を通過する接触ホールを形成することが必要である。
【００１０】
熱処理工程を、有利には５００〜８００℃の温度範囲で、５〜３０分の時間でおよびＯ２雰囲気またはＮ２雰囲気で実施する。
【００１１】
有利にはＤＲＡＭメモリーセル用メモリーコンデンサを製造するために、金属酸化物含有層を強誘電性材料または常誘電性材料により形成する。第１に記載する場合は、金属酸化物含有層は、有利にはＳｒＢｉ２（Ｔａ、Ｎｂ）２Ｏ９（ＳＢＴまたはＳＢＴＮ）、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）またはＢｉ４Ｔｉ３Ｏ１２（ＢＴＯ）の材料の一種を含有する。第２に記載する場合は、金属酸化物含有層は、例えば（ＢａＳｒ）ＴｉＯ３（ＢＳＴ）の材料を含有する。
【００１２】
金属酸化物含有層がＳＢＴ材料により形成される場合は、修復層は例えば以下の材料：
ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘまたはＢｉＯｘ
の一種以上を含有することができる。
【００１３】
金属酸化物含有層および／または修復層を、金属有機析出法（ＭＯＤ）、金属有機気相析出法（ＭＯＣＶＤ）を用いてまたはスパッタ工程により析出することができる。
【００１４】
メモリーコンデンサを製造する場合に、電極材料として白金金属または白金金属の導電性酸化物を使用することができる。
【００１５】
本発明の方法を、半導体構造素子、特にＤＲＡＭメモリーセルの製造方法に使用することができる。
【００１６】
【実施例】
以下に本発明の実施例を図面により詳細に説明する。
【００１７】
図１は２つの異なる種類のメモリーを合わせて記載した従来のＤＲＡＭメモリーセルの横断面図である。
【００１８】
図２〜４は本発明よりメモリーコンデンサを製造する作業工程を横断面図で示した図である。
【００１９】
ＤＲＡＭメモリーセルの構造において実質的に２つの異なる種類の構造が存在し、これらはスイッチングトランジスタが下側の平面に、半導体基板上に直接形成され、メモリーコンデンサが上側の平面に配置されていることが共通であり、その際両者はその間に存在する絶縁層により互いに分離している。
【００２０】
第１の構造（スタックセル）により、スイッチングトランジスタおよびメモリーコンデンサは実質的に直接重ね合わせて配置され、その際メモリーコンデンサの下部電極はＭＯＳトランジスタのドレイン領域と、絶縁層を通過する導電性材料を充填した接触ホール（プラグ）により互いに電気的に接続されている。
【００２１】
第２の構造（オフセットセル）により、スイッチングトランジスタおよびメモリーコンデンサは互いにずらして配置され、その際メモリーコンデンサの上部電極は２個の接触ホールによりＭＯＳトランジスタのドレイン領域と電気的に接続されている。
【００２２】
図１には、簡単に説明するために、従来のＤＲＡＭメモリーセルの２つの構造が１つの構造素子に合わせて示されている。以下にスタックセルにより構造素子の構造を詳細に説明する。
【００２３】
半導体基板１上に、まずＭＯＳトランジスタ２を、ドーピングによりドレイン領域２１およびソース領域２３を形成することにより製造し、これらの間に溝が存在し、溝の上に配置されたゲート２２により溝の導電性を制御することができる。ゲート２２はメモリー構造素子のワード線ＷＬにより形成されているかまたはワード線と接続されていてもよい。ソース領域２３はメモリー構造素子のビット線ＢＬと接続されている。引き続きＭＯＳトランジスタ２を平坦化絶縁層４、例えばＳｉＯ２のような酸化物で被覆する。この絶縁層４上に、まず下部電極３１を被覆し、構造化し、この電極が、多結晶シリコンのような導電性材料を充填したコンタクトホール４１によりＭＯＳトランジスタ２のドレイン領域２１と電気的に接続されることにより、メモリーコンデンサ３を形成する。これまでに製造された構造は本発明の範囲で基板である。
【００２４】
この基板上に、すなわち下部電極３１上に、引き続き強誘電性または常誘電性材料の金属酸化物含有層３２を析出し、この層はコンデンサ誘電体を形成する。この層３２は下部電極３１上に横方向に伸びており、この層の上に上部電極３３を全面に析出し、構造化する。得られた構造を、最後に、再び第２の平坦化絶縁層５、例えばＳｉＯ２のような酸化物層により被覆する。この絶縁層内に他の接触ホール５１を形成し、これによりメモリーコンデンサ３の上部電極３３を、適当な導電性材料により外側の電気接点Ｐと接続することができる（共通のコンデンサ板）。ＭＯＳトランジスタ２のソース領域２３を、２つの絶縁層４および５を通過して伸びる接触ホール４５を形成し、多結晶シリコンのような導電性材料を充填することにより、ビット線ＢＬと接続する。
【００２５】
“オフセットセル”構造を同様に製造し、その際２つの絶縁層４および５を通過して伸びる接触ホール４６を形成し、ＭＯＳトランジスタのドレイン領域２４を、導電性交差接続部分８によりおよび絶縁層５を通過して伸びる他の接触ホール５２によりメモリーコンデンサの上部電極と接続する。
【００２６】
従って２つのメモリーにおいて、金属酸化物含有層３２を構造化することが必要である。その際構造化中に生じる損傷を補償するために、本発明の方法を実施し、これを以下に図２〜４により説明する。
【００２７】
白金からなる下部電極３１上に金属酸化物含有層３２、この場合にＳＢＴ層を析出する。この析出は、選択的にＭＯＤ（金属有機析出）法またはＭＯＣＶＤ（金属有機化学蒸着）法により析出することができる。層３２のＳＢＴ材料は析出後に非晶質または多結晶状態で存在する。引き続き白金からなる上部電極３３をＳＢＴ層上に析出し、この上に２つの層３２および３３を従来のホトリソグラフィー技術およびエッチング技術により共通の形状および大きさに構造化する。この処理工程の最終状態は図２に示されている。エッチング工程によりＳＢＴ層はその縁部３２Ａで構造的損傷を示す。特にエッチング工程後、ビスマスの分量がこの縁部３２Ａで減少していることが示される。これは多くの場合に層３２の電気特性の劣化およびメモリーコンデンサ３のメモリー容量の減少を伴う。
【００２８】
図３による引き続く処理工程において、この構造上にビスマス含有修復層３４を被覆する。この修復層３４の材料は以下の材料の１種以上を含有することができる：ＳＢＴ、ＢｉＯｘ／ＳＢＴ、ＳＢＴ＋ＢｉＯｘ、ＢｉＴｉＯｘ、ＢｉＴｉＯｘ／ＳＢＴ、ＳＢＴ／ＢｉＴｉＯｘ。これらの材料を使用する場合に、この工程を実施後、修復層３４の除去は不可能であるかまたは可能であるとしても困難である。従って上部電極３４の後での接触のために、修復層３４を通過する接触開口をエッチングしなければならない。しかしながら選択的に、例えば純粋なビスマス酸化物層をこの構造上に析出することもできる。この材料は、高温で揮発性であり、それによりこの工程の実施後にこの構造からかなり簡単に再び除去することができ、従って引き続く上部電極３３の接触が簡単になるという利点を有する。
【００２９】
引き続き、修復層３４から層３２の損傷した縁部３２Ａへの元素ビスマスの材料の移動を行い、従って縁部３２Ａを修復する目的で、熱処理工程を実施する。この熱処理工程は同時に非晶質または薄い多結晶の層３２を単結晶または大きな粒の多結晶層に変換するために用いることができる。しかしながら、構造化の前に、析出した金属酸化物含有層３２を結晶化するために、第１の熱処理工程を行うことができる。
【００３０】
熱処理を、有利には５００〜８００℃の温度範囲で、５〜３０分の時間でおよび選択的にＯ２雰囲気またはＮ２雰囲気で行う。この熱処理を実施する場合に、ビスマスが損傷帯域に拡散し、従ってここで支配的であるビスマス不足を再び補償する。従って損傷した縁部３２Ａはその化学量論が元の状態に回復し、金属酸化物含有層３２を、完全に等価に回復することができる。
【００３１】
酸化ビスマスを使用する場合は、その高い揮発性により、すでに４００℃からの温度で使用することができる。
【００３２】
本発明は、金属酸化物含有層をエッチングまたは構造化する際に最も簡単に揮発する元素または成分を有利に排出することから出発する場合に、他の強誘電性材料に拡大することができる。例えば金属酸化物含有層３２のためにＰＺＴ材料を使用することができる。この場合に揮発性成分はＰｂであり、従って構造化を実施後、Ｐｂが不足する、層３２の縁部３２Ａが存在する。この場合に修復層３４のために、Ｐｂ含有層を、この構造上に析出する。引き続く熱処理工程の際に、修復層の元素Ｐｂが損傷領域に、すなわち層３２の縁部に拡散する。
【００３３】
同様の方法で、本発明は、他の強誘電性または常誘電性材料に、有利にはＤＲＡＭ用メモリーコンデンサの製造に関して使用することができる。
【図面の簡単な説明】
【図１】２つの異なる種類のメモリーを合わせて記載した従来のＤＲＡＭメモリーセルの横断面図である。
【図２】金属酸化物含有層を構造化した図である。
【図３】修復層を被覆した図である。
【図４】金属酸化物含有層が回復した図である。
【図１】
0003638518.tif 000002
【図２】
0003638518.tif 000003
【図３】
0003638518.tif 000004
【図４】
0003638518.tif 000005