(57)【特許請求の範囲】
【請求項１】
周期表第ＩＶ族の単一元素から成る基板上に、周期表第ＩＩＩ−Ｖ族の元素から成る化合物半導体層を形成し、この化合物半導体層を用いて複数の電極を有する複数の半導体素子を形成した半導体装置において、前記半導体素子内の複数の電極間における前記基板の表面部に、前記化合物半導体層が存在しない溝を設け、前記溝内に絶縁材料を充填したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は周期表第ＩＶ族の単一元素から成る基板上に、周期表第ＩＩＩ−Ｖ族の元素から成る化合物半導体層を用いた半導体素子を形成した半導体装置に関し、特に電子素子、光素子、光電子素子、およびこれらの集積回路などから成る半導体装置に関する。
【０００２】
【従来の技術】
ガリウム砒素のような周期表第ＩＩＩ−Ｖ族の化合物半導体を用いた電子デバイスは、シリコン半導体を用いたデバイスより高速・高周波域で動作することが可能であるため、マイクロ波デバイスやミリ波デバイスなどの電子素子、或いはＬＥＤ（発光ダイオード）やＬＤ（レーザーダイオード）などの光デバイスヘの利用が拡大している。
【０００３】
ところが、化合物半導体のみから成るバルク状の化合物半導体基板は、口径が未だ３〜４インチ、大きくても５〜６インチ程度と小さく、しかも高価格であり、６〜８インチさらには１２インチといった大口径化が達成されて低価格であるシリコン基板と比較して、その上に形成される半導体装置の量産化と今後の展開を困難としている。
【０００４】
そこで注目されているのがシリコン基板上に化合物半導体層をエピタキシャル成長させたヘテロエピタキシャル成長の化合物半導体基板である。シリコン基板に化合物半導体をエピタキシャル成長することで、化合物半導体層を有する基板の大口径化と低コスト化が可能となる。また、シリコン基板上に化合物半導体層を形成した基板は、機械的強度に優れ、且つ熱伝導性が高いため、半導体装置を形成した際の放熱性に優れるなどの特徴を有する。またガリウム砒素などの化合物半導体材料は、光学特性と電気特性を併せ持つため、シリコン基板上に優れた結晶性の化合物半導体を成長できれば、ＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）やＨＥＭＴ（高電子移動度トランジスタ）などの電子素子と共に、ＬＥＤやＬＤなどの光素子を同一基板上に作製した光・電子混成デバイスを実現することも可能になる。
【０００５】
シリコン基板上に化合物半導体を形成した半導体基板は、このような多くのメリットを持つ反面、シリコンなどの第ＩＶ族の元素から成る基板上にガリウム砒素などの第ＩＩＩ−Ｖ族の元素から成る化合物半導体層をヘテロエピタキシャル成長させる際に、化合物半導体層の成長前処理におけるアルシン（ＡｓＨ３）ガス雰囲気中のＡｓがシリコン基板へ拡散侵入したり、化合物半導体層の成長初期における成長時の基板温度が高いため、化合物半導体材料の第Ｖ族原子がシリコン基板へ拡散侵入し、これがシリコン基板に対してドーパントとなってシリコン基板の表面部が低抵抗となり、シリコン基板表面に低抵抗層が形成されて、これを用いたデバイス特性が劣化するという問題があった。
【０００６】
この様子を図９および図１０に示す。図９は２つの半導体素子（ＭＥＳＦＥＴ）を基板１上に形成したものである。つまり、シリコン基板１上に、バッファ層として機能する第１の化合物半導体層３、活性層もしくは動作層として機能する第２の化合物半導体層４、およびコンタクト層として機能する第３の化合物半導体層５を順次積層して形成し、活性層４上にゲート電極Ｇを形成し、コンタクト層５上にソース電極Ｓとドレイン電極Ｄを形成したものである。このような化合物半導体層３〜５は、ＭＯＣＶＤ法などによって基板１上に形成されるが、この化合物半導体層３〜５の形成過程で化合物半導体層３の構成元素が基板１の表面部に拡散侵入する。このときのシリコン基板１の表面から深さＸ０まで拡散侵入したＡｓ原子の原子濃度のデプスプロファイルを図１０に示す。代表的な値は、Ｘ０が２００ｎｍであり、最表面の原子濃度が〜１０１８ａｔｏｍｓ・ｃｍ−３のオーダーである。
【０００７】
このような化合物半導体基板を用いて半導体素子を形成すると、半導体基板１の表面部における低抵抗層１ｃを仲介とした半導体素子内の電極Ｓ、Ｇ、Ｄ間の寄生容量が著しく増加し、半導体素子の高周波特性などが著しく劣化したり、低抵抗層１ｃを仲介とした半導体素子間の分離が著しく劣化する。
【０００８】
例えば、ＦＥＴ（ソース接地）では、寄生容量Ｃｇｐ（ゲート入力静電容量）やＣｄｐ（ドレイン出力静電容量）やＣｄｓ（ドレインソース間静電容量）の増加を起こし、素子の高周波特性を低下させる。また、半導体素子を高集積化した場合、素子間のリーク電流の発生などによって素子の分離特性が低下し、集積回路の動作不良、消費電力の増加、遅延時間の増加などの性能低下をもたらす。
【０００９】
そこで、このシリコン基板と化合物半導体層との界面に生成する低抵抗層１ｃによるデバイスへの影響を軽減もしくは無くすために、幾つかの技術が開示されている。
【００１０】
特開平７−３２６７３１号公報では、シリコン基板のシリコン原子がその上に形成される化合物半導体層に不純物として拡散した構造の半導体層を用いて半導体素子を形成する場合において、半導体素子を構成する電極、配線およびボンディングパッドの領域を取り囲むように、不純物が拡散した導電層を除去することにより、この導電層が共通電極として電極、配線またはパッドと、周囲の電極、配線、パッド間に生じていた寄生の直列容量結合を激減させることができる半導体装置が開示されている。
【００１１】
特開平９−８２６４０号公報では、シリコン基板に横断面Ｖ字状の溝を形成して化合物半導体薄膜を成長させることにより、基板に反りや欠陥が生ずるのを抑制し、これによりそのそりや欠陥に起因する半導体素子の特性劣化を防止することができる化合物半導体基板が開示されている。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記では、シリコン基板の構成原子が化合物半導体層に不純物として拡散して生じた導電層については、公報記載のように、素子を構成している電極、配線およびボンディングパッド間に生じていた寄生の直列容量結合を電気的に分離して激減させることができるが、化合物半導体層の構成原子がシリコン基板に不純物として拡散して生じた導電層については考慮されておらず、分離が不十分である。
【００１３】
また、上記では、シリコン基板にＶ溝を形成し、その上に化合物半導体層を全面に形成して、基板のそりや欠陥に起因する特性劣化を防止することができるとしているが、基板と化合物半導体層間の不純物の相互拡散については触れておらず、またＶ溝にも化合物半導体が堆積しており、素子の電気的な分離はできていない。
【００１４】
本発明は、このような従来技術の問題点に鑑みてなされたものであり、シリコンなどから成る基板上に化合物半導体層をエピタキシャル成長させた半導体装置において、基板上に形成された半導体素子内および半導体素子間の電気的な分離を確実にした半導体装置を提供することを目的とするものである。
【００１５】
【問題点を解決するための手段】
上記目的を達成するために、請求項１に係る半導体装置では、周期表第ＩＶ族の単一元素から成る基板上に、周期表第ＩＩＩ−Ｖ族の元素から成る化合物半導体層を形成し、この化合物半導体層を用いて複数の電極を有する複数の半導体素子を形成した半導体装置において、前記半導体素子内の複数の電極間における前記基板の表面部に、前記化合物半導体層が存在しない溝を設け、前記溝内に絶縁材料を充填した。
【００１６】
【作用】
シリコンなどの周期表第ＩＶ族の単一元素から成る基板上に、ガリウム砒素などの周期表第ＩＩＩ−Ｖ族の元素から成る化合物半導体層をエピタキシャル成長させる場合、良好なエピタキシャル成長層を得るために、基板温度を高温に設定し、成長雰囲気を適性に設定する。
【００１７】
これらの設定された成長条件により、成長前処理の水素キャリアガスとアルシンガス導入による基板の表面酸化膜除去工程や成長原料ガスの導入によるエピタキシャル成長時において、成長層の構成元素であるガリウム砒素などのうちの第Ｖ族の元素が基板の構成元素であるシリコンなどの周期表第ＩＶ族元素中に拡散侵入し、基板表面の電気抵抗がバルク基板の電気抵抗よりも低下してしまう。この基板表面の電気抵抗の低下は、基板の表面領域がバルク基板と同じ高抵抗であるＩ型もしくは弱いＮ型半導体（比抵抗が１×１０２〜１０５Ω・ｃｍ程度）から低抵抗の強いＮ型半導体に変化することによる。
【００１８】
周知のように、シリコン基板中にエピタキシャル成長させたガリウム砒素の砒素原子が基板に侵入した場合、砒素原子はシリコンに対して浅いエネルギー準位を形成するため、微量のドーピング量でも効率よく活性化し、電子キャリアを生み出して低抵抗となる。
【００１９】
このようなシリコン基板表面の低抵抗層を高抵抗化することは困難であり、最も簡便な方法は、基板上に素子を形成した後もしくは素子を形成する過程で、このシリコン基板表面の低抵抗層を可能な限りエッチング除去するのが確実である。
【００２０】
また、エッチングした溝部に絶縁膜を形成もしくは絶縁材を充填して、前記低抵抗層を分離しても構わない。さらに、溝部を形成する代わりに、半導体層を不活性にする不純物をイオン注入して、低抵抗層を分離しても構わない。
【００２１】
【発明の実施の形態】
以下、各請求項に係る発明の実施形態を添付図面に基づき詳細に説明する。図１および図２は参考例を示す断面図であり、図１は図２のＡ−Ａ′断面図である。図１および図２において、１は基板、３〜５は化合物半導体層、６は電極、７は溝である。
【００２２】
化合物半導体層３〜５を形成するための基板１としては、シリコンやゲルマニウムなどの周期表第ＩＶ族の元素から成る基板が用いられる。この周期表第ＩＶ族の元素から成る基板１としては、（１００）面が＜０１１＞方向に２〜７°傾斜した基板などが好適に用いられる。この周期表第ＩＶ族の元素から成る基板１は、１×１０２〜１０５Ω・ｃｍ程度の高抵抗半導体基板が望ましい。
【００２３】
基板１上には、バッファ層として機能するｉ−ＧａＡｓなどの化合物半導体層３、動作層として機能するｎ−ＧａＡｓなどの化合物半導体層４、コンタクト層として機能するｎ＋−ＧａＡｓなどの化合物半導体層５、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄなどから成る電極層６が形成され、一つの半導体素子が構成される。
【００２４】
この化合物半導体層３〜５は、ＧａＡｓ以外に、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＰ、ＩｎＧａＰ、ＡｌＧａＩｎＰなどを用いてもよい。このような化合物半導体層３〜５は、基板１上に一層もしくは複数層形成される。化合物半導体層３〜５などの厚みは使用目的に応じて種々設定されるが、通常は０．１〜４μｍ程度である。
【００２５】
このような化合物半導体層３〜５は、有機金属材料を加熱して分解して他の有機金属材料の構成元素と反応させる有機金属化学気相成長（ＭＯＣＶＤ）法などで形成される。ＭＯＣＶＤ法では、第ＩＶ族基板１をカーボンサセプタ上に設置して原料ガスを分解・反応させることにより、化合物半導体層を基板１上に形成する。
【００２６】
つまり、周期表第ＩＶ族の元素から成る基板１を洗浄し、これをＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、水素とアルシン（ＡｓＨ３）の混合ガスの雰囲気下で基板を９００℃で約１０分間加熱して基板１表面の自然酸化膜を蒸発させて除去する。
【００２７】
次に、基板温度を５５０℃まで下げて、そのままの状態で成長ガスに切り換える。この場合、原料ガスとしては、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、トリエチルアルミニウム（ＴＥＡ）、トリメチルインジウム（ＴＭＩ）、トリエチルインジウム（ＴＥＩ）、アルシン（ＡＨ３）、フォスフィン（ＰＨ３）などが用いられる。また、キャリアガスとして水素ガスなどが用いられる。
【００２８】
このような方法で化合物半導体膜を基板１上に形成すると、基板１の表面部分にはＡｓが拡散して低抵抗層１ｃが形成されるが、この低抵抗層１ｃは、図１に示すように、複数の半導体素子１０間の領域で完全にエッチング除去されるように溝７が形成されており、半導体素子間には高抵抗バルク部１ｂのみが存在している。
【００２９】
図３および図４は、他の参考例を示す図であり、図３は図４のＡ−Ａ′断面図である。図３および図４はＬＥＤを２素子形成したものであり、その層構成はシリコンなどから成る基板１上に、バッファ層として機能するｎ−ＧａＡｓなどから成る化合物半導体層３、コンタクト層として機能するｎ＋−ＡｌＧａＡｓなどから成る化合物半導体層５ａ、活性層として機能するｎ−ＡｌＧａＡｓなどから成る化合物半導体層４ａ、活性層として機能するｐ−ＡｌＧａＡｓなどから成る化合物半導体層４ｂ、負電極Ｎや正電極Ｐなどから成る電極層６を順次積層して構成したものであり、素子はＭＯＣＶＤ装置などによる化合物半導体のエピタキシャル成長や電子ビーム蒸着装置などによる金属膜の堆積と、フォトエッチングプロセスにより作製される。
【００３０】
基板１の表面低抵抗層１ｃは、ＬＥＤ素子１１の間の領域で完全にエッチング除去されるように溝７が形成されており、素子１１の間には高抵抗バルク部１ｂのみが存在するように構成されている。
【００３１】
次に、本発明に係る半導体装置の一実施形態を図５に基づいて説明する。図５は図２のＢ−Ｂ′断面図である。この半導体装置では、一つの半導体素子１０内のソース電極Ｓとゲート電極Ｇ間の低抵抗層１ｃも完全にエッチング除去されるように溝７が形成されており、半導体素子１０内には高抵抗バルク部１ｂのみが存在している。
【００３２】
図６は、他の参考例を示す図である。この半導体装置では、基板１の表面部をソース電極Ｓとゲート電極Ｇ間でエッチングして溝７を形成し、この溝７部分にさらにＳｉＯ２やＳｉＮＸなどから成る絶縁膜８を形成して、半導体素子１０の長期信頼性を向上させたものである。
【００３３】
図７は、本発明に係る半導体装置の一実施形態を示す図である。この半導体装置では、基板１の表面部をソース電極Ｓとゲート電極Ｇ間でエッチングして溝７を形成し、この溝７部分にさらにＳｉＯ２、ＳｉＮＸ、絶縁性樹脂などの絶縁材９を充填し、半導体素子１０の長期信頼性をより向上させたものである。
【００３４】
図８は、他の参考例を示す図である。この半導体装置では、エッチング法に代わる手段として、複数の半導体素子１０に分離する場合に不要な活性層４とコンタクト層５を除いた後、溝７部に相当する領域の化合物半導体層３とシリコン基板１の表面低抵抗層１ｃを電気的に不活性化すべく不純物をイオン化して加速し、この溝７部の内部に打込むイオン注入１２を施したものである。イオン注入法（イオン打ち込み法）は酸素などの不純物をイオン化し、これを加速して基板１に注入するもので、基板１に損傷を与えて高抵抗化できる。
【００３５】
＜実施例１＞
図１に示すように、（１００）面から２°傾いたオフアングルの高抵抗シリコン基板を洗浄し、これを減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板１表面のＳｉＯ２自然酸化膜を蒸発させて除去した。
【００３６】
次に、基板温度を５５０℃まで下げて、そのままの状態でガスをガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素ガスをキャリアガスとしてトリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３）ガスを流量比でＡｓＨ３／ＴＭＧａ＝５０で用いた。本実施例では、成長時のガス圧を２０Ｔｏｒｒに設定した。
【００３７】
この条件で、この減圧ＭＯＣＶＤ装置を用いて、不純物ドーピングしたシリコン単結晶基板上およびモニター用ガリウム砒素基板上にガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長した。続いて、成長ガスにジシラン（Ｓｉ２Ｈ６）ガスを添加して、ガリウム砒素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにジシラン（Ｓｉ２Ｈ６）ガスの添加量を増してガリウム砒素コンタクト層５のｎ＋−ＧａＡｓ層を０．２μｍエピタキシャル成長した。比較用素子と効果確認素子を作製するため、同時に２枚の化合物半導体基板を作製した。
【００３８】
次に、蒸着装置にて化合物半導体上にＡｕＧｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス手段により、１００μｍ×１００μｍの電極パッド２つを１０μｍの間隔で基板表面に相対して形成した。このようにして作製した基板を２枚用いて、電極パッド部をマスクとして３層のＧａＡｓをリン酸系のエッチング液で除去した。
【００３９】
このうちの１枚の半導体素子を比較用素子とした。残り１枚の基板を電極パッド部をマスクとして、さらにエッチングすべく、シリコン系のエッチング液にてシリコン基板表面を除去した。これを効果確認素子とした。こうして得られた素子の抵抗値を比較評価したところ、効果確認素子の方が比較用素子の抵抗値３．０×１０２Ω・ｃｍより高い抵抗値３．２×１０３Ω・ｃｍを示した。
【００４０】
＜実施例２＞
図６に示すように、（１００）面から２°傾いたオフアングルの高抵抗シリコン基板を洗浄し、これを減圧ＭＯＣＶＤ装置内のカーボンサセプタ上に設置し、まず水素とアルシンの混合ガスの雰囲気下で基板を９００℃で約１０分間加熱してシリコン基板１表面のＳｉＯ２自然酸化膜を蒸発させて除去した。
【００４１】
次に、基板温度を５５０℃まで下げて、そのままの状態でガリウム砒素成長ガスに切り換えた。このガリウム砒素成長ガスとして、水素ガスをキャリアガスとしてトリメチルガリウム（ＴＭＧａ）とアルシン（ＡｓＨ３）ガスを流量比でＡｓＨ３／ＴＭＧａ＝５０で用いた。本実施例では、成長時のガス圧を２０Ｔｏｒｒに設定した。
【００４２】
この条件で、この減圧ＭＯＣＶＤ装置を用いて、不純物ドーピングしたシリコン単結晶基板上およびモニター用ガリウム砒素基板上にガリウム砒素バッファ層３を２μｍの膜厚となるようにエピタキシャル成長した。続いて、成長ガスにシシラン（Ｓｉ２Ｈ６）ガスを添加して、ガリウム砒素活性層４のｎ−ＧａＡｓ層を０．２μｍ、さらにシシラン（Ｓｉ２Ｈ６）ガスの添加量を増してガリウム砒素コンタクト層５のｎ＋−ＧａＡｓ層を０．２μｍエピタキシャル成長した。比較用素子と効果確認素子を作製するため、同時に２枚の化合物半導体基板を作製した。
【００４３】
次に、蒸着装置で化合物半導体上にＡｕＧｅおよびＡｕ電極膜を蒸着し、さらにフォトプロセス手段により、１００μｍ×１００μｍの電極パッド２つを１０μｍの間隔で基板表面に相対して形成した。このようにして作製した基板を２枚用いて、電極パッド部をマスクとして３層のＧａＡｓをリン酸系のエッチング液で除去した。
【００４４】
このうちの１枚の半導体素子を比較用素子とした。残り１枚の基板を電極パッド部をマスクとしてさらにエッチングすべく、シリコン系のエッチング液でシリコン基板表面を除去した。これを効果確認素子とした。さらに、両素子の溝にプラズマＣＶＤ法で、ＳｉＯ２膜を０．５μｍ堆積した。こうして得られた素子の抵抗値を比較評価したところ、効果確認素子の方が比較用素子の抵抗値５．０×１０２Ω・ｃｍより高い抵抗値４．１×１０３Ω・ｃｍを示した。
【００４５】
【発明の効果】
以上のように、本発明に係る半導体装置によれば、半導体素子内の複数の電極間における基板の表面部に、化合物半導体層が存在しない溝を設けたことから、ＭＥＳＦＥＴやＨＥＭＴなどの電子素子や、ＬＥＤやＬＤなどの光素子や、電子素子と光素子から成る光電子混在素子などについて、素子内の分離を確実にすることができ、素子の諸特性を向上させた半導体装置となり、また溝部分にさらに絶縁材を充填したことから、半導体素子の長期信頼性をより向上させることができる。
【図面の簡単な説明】
【図１】  参考例を示す図であり、図２のＡ−Ａ′線断面図である。
【図２】  参考例を示す平面図である。
【図３】  他の参考例を示す図であり、図４のＡ−Ａ′線断面図である。
【図４】  他の参考例を示す平面図である。
【図５】  本発明に係る半導体装置の一実施形態を示す図であり、図２のＢ−Ｂ′線断面図である。
【図６】  他の参考例を示す図である。
【図７】  本発明に係る半導体装置の一実施形態を示す図である。
【図８】  他の参考例を示す図である。
【図９】  従来の半導体装置を示す図である。
【図１０】  基板の表面部分における不純物の拡散状態を示す図である。
【符号の説明】
１‥‥‥基板、１ｃ‥‥‥表面低抵抗層、３〜５‥‥‥化合物半導体層、７‥‥‥溝、８‥‥‥絶縁膜、９‥‥‥絶縁材料
【図１】
0003728093.tif 000002
【図２】
0003728093.tif 000003
【図３】
0003728093.tif 000004
【図４】
0003728093.tif 000005
【図５】
0003728093.tif 000006
【図６】
0003728093.tif 000007
【図７】
0003728093.tif 000008
【図８】
0003728093.tif 000009
【図９】
0003728093.tif 000010
【図１０】
0003728093.tif 000011