(57)【特許請求の範囲】
【請求項１】
それぞれが、基板上に当該基板の平面とほぼ平行に正電極と負電極とを有する複数の冷陰極素子を有する電子源と、前記電子源より放出された電子の照射により画像を形成する画像形成部材を有し前記電子源に対向して配置されたフェースプレートと、前記正電極と負電極とを結ぶ方向に略直交する方向に長手方向を有し前記フェースプレートと前記電子源との間に配設された支持部材とを有する画像形成装置の駆動方法であって、
画像信号に応じて、前記支持部材近傍に位置する冷陰極素子と、それ以外の冷陰極素子とにそれぞれ異なる電圧を印加して画像を表示する工程を有し、
前記支持部材に近接しない冷陰極素子の電子放出特性よりも、正電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が高く、かつ負電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が低いことを特徴とする画像形成装置の駆動方法。
【請求項２】
前記画像を表示する工程は、前記正電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子への印加電圧を低くし、前記負電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子への印加電圧を高くすることを特徴とする請求項１に記載の画像形成装置の駆動方法。
【請求項３】
前記冷陰極素子は表面伝導型素子であることを特徴とする請求項１又は２に記載の画像形成装置の駆動方法。
【請求項４】
前記表面伝導型素子の電子放出特性は、前記表面伝導型素子の有するメモリ特性を利用して設定されていることを特徴とする請求項３に記載の画像形成装置の駆動方法。
【請求項５】
それぞれが、基板上に当該基板の平面と略平行に正電極と負電極とを有する複数の冷陰極素子を有する電子源と、前記電子源より放出された電子の照射により画像を形成する画像形成部材を有し前記電子源に対向して配置されたフェースプレートと、前記電子源と前記フェースプレートとの間に位置する支持部材とを有する画像形成装置であって、
前記支持部材に近接しない冷陰極素子の電子放出特性よりも、正電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が高く、かつ負電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が低いことを特徴とする画像形成装置。
【請求項６】
前記冷陰極素子は表面伝導型素子であることを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記表面伝導型素子の電子放出特性は、前記表面伝導型素子の有するメモリ特性を利用して設定されていることを特徴とする請求項６に記載の画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の冷陰極素子を配列した電子源を用いた画像形成装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）などが知られている。
【０００３】
表面伝導型放出素子としては、例えば、M. I. Elinson, Radio E-ng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。
【０００４】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン(Elinson)等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G. Dittmer：“Thin Solid Films”, 9,317 (1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hartwell and C. G. Fonstad：”IEEE Trans. ED Conf.”，519 (1975)］や、カーボン薄膜によるもの［荒木久  他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００５】
これらの表面伝導型放出素子の素子構成の典型的な例として、図２４に前述のM. Hartwellらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００６】
M. Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００７】
またＦＥ型の例としては、例えば、W. P. Dyke & W. W. Dolan，“Field emission”, Advance in Electron Physics, 8, 89 (1956)や、或は、C. A. Spindt，“Physical properties of thin-film field emission cathodes with molybdenium cones”, J. Appl. Phys., 47, 5248 (1976)などが知られている。
【０００８】
ＦＥ型の素子構成の典型的な例として、図２５に前述のC.A. Spindtらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。この素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。またＦＥ型の他の素子構成として、前述の図２５のような積層構造でなく、基板上に基板平面とほぼ平行にエミッタゲート電極を配置したものもある。
【０００９】
また、ＭＩＭ型の例としては、例えば、C. A. Mead，“Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)などが知られている。このＭＩＭ型の素子構成の典型例を図２６に示す。同図は断面図であり、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１との間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１０】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１１】
例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積に亙り多数の素子を形成できる利点がある。そこで例えば本願出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１２】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１３】
特に画像表示装置への応用としては、例えば本願出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。このような表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１４】
また、ＦＥ型を多数個ならべて駆動する方法は、例えば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R. Meyerらにより報告された平板型表示装置が知られている。[R. Mayer:“Recent Development on Microtips Display at LETI”，Tech. Digest of 4th Int. Vacuum Micro electronics Conf.，Nagahama，pp．6-9(1991)]
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平３−５５７３８号公報に開示されている。
【００１５】
上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は、省スペースかつ軽量であることから、ブラウン管型の表示装置に置き替わるものとして注目されている。
【００１６】
図２７は、平面型の画像表示装置を形成する表示パネル部の一例を示す斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００１７】
図中、３１１５はリアプレート、３１１６は側壁、３１１７はフェースプレートであり、リアプレート３１１５、側壁３１１６及びフェースプレート３１１７により表示パネルの内部を真空に維持するための外囲器（気密容器）を形成している。
【００１８】
リアプレート３１１５には、基板３１１１が固定されているが、この基板３１１１上には冷陰極素子３１１２がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される）。前記Ｎ×Ｍ個の冷陰極素子３１１２は、Ｍ本の行方向配線３１１３とＮ本の列方向配線３１１４により単純マトリクス配線されている。これら基板３１１１、冷陰極素子３１１２、行方向配線３１１３及び列方向配線３１１４によって構成される部分をマルチ電子源と呼ぶ。また、行方向配線３１１３と列方向配線３１１４の少なくとも交差する部分には、両配線間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００１９】
また、フェースプレート３１１７の下面には、蛍光体からなる蛍光膜３１１８が形成されており、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、の３原色の蛍光体（不図示）が塗り分けられている。また蛍光膜３１１８を構成する各色の蛍光体の間には黒色体（不図示）が設けられてあり、更に蛍光膜３１１８のリアプレート３１１５の側面にはアルミニウム等からなるメタルバック３１１９が形成されている。また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよびＨｖは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線３１１３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線３１１４と、Ｈｖはフェースプレートのメタルバック３１１９と電気的に接続している。
【００２０】
また、上記気密容器の内部は１０のマイナス６乗［Torr］程度の真空に保持されており、画像表示装置の表示面積が大きくなるに従い、気密容器内部と外部の気圧差によるリアプレート３１１５及びフェースプレート３１１７の変形或は破壊を防止する手段が必要となる。リアプレート３１１５及びフェースプレート３１１６を厚くする方法は、画像表示装置の重量を増加させるのみならず、表示画面を斜め方向から見た時に画像の歪みや視差を生じる。これに対し図２７においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体（スペーサ或はリブと呼ばれる）３１２０が設けられている。このようにして、マルチビーム電子源が形成された基板３１１１と蛍光膜３１１８が形成されたフェースプレート３１１６間は通常サブミリないし数ミリに保たれ、前述したように気密容器内部は高真空に保持されている。
【００２１】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Ｄx1ないしＤxM、Ｄy1ないしＤyNを通じて各冷陰極素子３１１２に電圧を印加すると、各冷陰極素子３１１２から電子が放出される。それと同時にメタルバック３１１９に容器外端子Ｈｖを通じて数百［Ｖ］ないし数［ｋｖ］の高圧を印加して、上記放出された電子を加速し、フェースプレート３１１７の内面に衝突させる。これにより蛍光膜３１１８を形成している各色の蛍光体が励起されて発光し、画像が表示される。
【００２２】
【発明が解決しようとする課題】
以上述べた、画像形成装置等の電子線装置は、装置内部の真空雰囲気を維持するための外囲器、その外囲器内に配置された電子源、それら電子源から放出された電子線が照射される蛍光体を有するフェースプレート、それら電子線を蛍光体を有するフェースプレートに向けて加速するための加速電極等を有するが、さらに、外囲器に加わる大気圧を外囲器内部から支持するための支持部材（スペーサ）が、その外囲器の内部に配置されることがある。
【００２３】
このようにスペーサを配置した画像表示装置のパネルにおいては、以下のような問題点があった。
【００２４】
この問題点について図２８を用いて説明する。この図２８は、図２７のＡ−Ａ’の断面形状を示す図で、前述の図２７と共通する部分は同じ番号で示し、その説明を省略する。
【００２５】
４０２０はスペーサで、基板３１１１とフェースプレート３１１７との間に設けられている。冷陰極素子３１１２から放出された電子は、４１１２で示すような軌跡をたどって蛍光膜３１１８に衝突し、その蛍光体を発光させて像を形成する。
【００２６】
この図からも明らかなように、スペーサ４０２０の近傍の冷陰極素子３１１２から放出された電子の一部がスペーサ４０２０にあたることにより、或はその放出された電子の作用によりイオン化されたイオンがスペーサ４０２０に付着することにより、スペーサ４０２０に帯電を引き起こす可能性がある。更には、フェースプレート３１１７に到達した電子の一部が反射或は散乱され、その一部がスペーサ４０２０に当たることによりスペーサ４０２０に帯電を引き起こす可能性がある。このスペーサ４０２０の帯電により、冷陰極素子３１１２から放出された電子の軌道が、スペーサ４０２０に近づく方向に曲げられる。そのため冷陰極素子３１１２から放出された電子が、蛍光体３１１８上の正規の位置とは異なる位置に衝突することにより、スペーサ４０２０の近傍の画像に歪みが発生したり、素子より発射された電子がスペーサ４０２０に衝突することによりスペーサ４０２０近傍の画像の輝度が低下する場合があった。
【００２７】
本発明は上記従来例に鑑みてなされたもので、電子源とフェースプレートとの間に配設される支持部材による画質の劣化を防止した画像形成装置及びその駆動方法を提供することを目的とする。
【００２８】
また本発明の目的は、支持部材近傍の冷陰極素子から放出される電子の軌道を制御することにより、支持部材近傍での画像の歪みを小さくし、かつ輝度の低下を抑えた画像形成装置とその駆動方法を提供することにある。
【００２９】
【課題を解決するための手段】
上記目的を達成するために本発明の画像形成装置は以下のような構成を備える。即ち、
それぞれが、基板上に当該基板の平面と略平行に正電極と負電極とを有する複数の冷陰極素子を有する電子源と、前記電子源より放出された電子の照射により画像を形成する画像形成部材を有し前記電子源に対向して配置されたフェースプレートと、前記電子源と前記フェースプレートとの間に位置する支持部材とを有する画像形成装置であって、
前記支持部材に近接しない冷陰極素子の電子放出特性よりも、正電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が高く、かつ負電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が低いことを特徴とする。
【００３０】
また上記目的を達成するために本発明の画像形成装置の駆動方法は以下のような工程を備える。即ち、
それぞれが、基板上に当該基板の平面とほぼ平行に正電極と負電極とを有する複数の冷陰極素子を有する電子源と、前記電子源より放出された電子の照射により画像を形成する画像形成部材を有し前記電子源に対向して配置されたフェースプレートと、前記正電極と負電極とを結ぶ方向に略直交する方向に長手方向を有し前記フェースプレートと前記電子源との間に配設された支持部材とを有する画像形成装置の駆動方法であって、
画像信号に応じて、前記支持部材近傍に位置する冷陰極素子と、それ以外の冷陰極素子とにそれぞれ異なる電圧を印加して画像を表示する工程を有し、
前記支持部材に近接しない冷陰極素子の電子放出特性よりも、正電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が高く、かつ負電極が前記支持部材に近接して前記支持部材近傍に位置する冷陰極素子の電子放出特性が低いことを特徴とする。
【００３１】
【発明の実施の形態】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００３２】
図１は、本発明の実施の形態の基本原理を説明するための図である。
【００３３】
図において、５０２は蛍光体とメタルバックを含むフェースプレート、５０３は電子源基板を含むリアプレート、５０９，５１０はリアプレート側の素子電極で、これら素子電極５０９，５１０を介して冷陰極素子５０４に電圧が印加される。５０６は冷陰極素子５０４の電子放出部、５１１−１、５１１−２のそれぞれは、電子放出部５０６より放出される電子の軌道を示している。
【００３４】
この構成において、素子電極５０９が負電位、素子電極５１０が正電位となる素子電圧を印加し、またフェースプレート５０２側に加速電圧Ｖａを印加した場合、冷陰極素子５０４から放出された電子は電子軌道５１１−１又は５１１−２で示すようになる。このとき放出された電子の軌道は、加速電圧Ｖａと冷陰極素子に印加する素子電圧とによって決定される。つまり素子電圧を変えることにより電子の軌道を変えることができる。いま素子電圧をＶf1，Ｖf2（＞Ｖf1）とした場合、素子電圧Ｖf1の場合は、放出された電子は５１１−１で示される電子軌道を通り、素子５０４の中心軸５２１（電子放出部５０６の位置）から距離Ｌef1離れたフェースプレート５０２上に到達する。一方、素子電圧をＶf2とした場合は、放出された電子は５１１−２に示される電子軌道を通り、素子５０４の電子放出部５０６から距離Ｌef2離れたフェースプレート５０２上に到達する。
【００３５】
つまり、素子電圧を変えることにより、素子から放出された電子のフェースプレート５０２上における到達位置を適宜調節することができる。この特性を利用して、スペーサ４０２０近傍の素子から放出される電子の到達位置を調整することにより、スペーサ４０２０の帯電による電子軌道の変化を補正してスペーサ４０２０近傍の画像の劣化を防止することができる。
【００３６】
＜画像表示装置の概要説明＞
本発明の実施の形態の画像表示装置の表示パネルの構成とその製造方法について、具体的な例を示して説明する。
【００３７】
図２は、本実施の形態の表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。
【００３８】
図中、１０１５はリアプレート、１０１６は側壁、１０１７はフェースプレートであり、１０１５〜１０１７により表示パネルの内部を真空に維持するための気密容器を形成している。気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。また、上記気密容器の内部は１０のマイナス６乗［torr］程度の真空に保持されるので、大気圧や不意の衝撃などによる気密容器の破壊を防止する目的で、耐大気圧構造体として、スペーサ１０２０が設けられている。
【００３９】
リアプレート１０１５には、基板１０１１が固定されているが、この基板上には冷陰極素子１０１２がＮ×Ｍ個形成されている（Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい）。前記Ｎ×Ｍ個の冷陰極素子は、Ｍ本の行方向配線１０１３とＮ本の列方向配線１０１４により単純マトリクス配線されている。前記、１０１１〜１０１４によって構成される部分をマルチ電子源と呼ぶ。
【００４０】
本実施の形態の画像表示装置に用いるマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型放出素子やＦＥ型、あるいはＭＩＮ型などの冷陰極素子を用いることができる。
【００４１】
次に、冷陰極素子として表面伝導型放出素子（後述）を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。
【００４２】
図３に示すのは、図２の表示パネルに用いたマルチ電子源の平面図である。基板１０１１上には、後述の図６で示すものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１０１３と列方向配線電極１０１４により単純マトリクス状に配線されている。行方向配線電極１０１３と列方向配線電極１０１４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【００４３】
図３のＡ−Ａ’に沿った断面を図４に示す。
【００４４】
なお、このような構造のマルチ電子源は、予め基板上に行方向配線電極１０１３、列方向配線電極１０１４、電極間絶縁層（不図示）、及び表面伝導型放出素子の素子電極と伝導性薄膜を形成した後、行方向配線電極１０１３及び列方向配線電極１０１４を介して各素子に給電して通電フォーミング処理（後述）と通電活性化処理（後述）を行うことにより製造した。尚、本実施の形態においては、気密容器のリアプレート１０１５にマルチ電子源の基板１０１１を固定する構成としたが、マルチ電子源の基板１０１１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１０１１自体を用いてもよい。
【００４５】
また、フェースプレート１０１７の下面には、蛍光膜１０１８が形成されている。本実施の形態の表示パネルはカラー表示装置用であるため、蛍光膜１０１８の部分にはＣＲＴの分野で用いられる赤、緑、青の３原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図５（Ａ）に示すようにストライプ状に塗り分けられ、蛍光体のストライプの間には黒色の導電体１０１０が設けてある。これら黒色の導電体１０１０を設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐこと、電子ビームによる蛍光膜のチャージアップを防止することなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００４６】
また、３原色の蛍光体の塗り分け方は前記図５（Ａ）に示したストライプ状の配列に限られるものではなく、例えば図５（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１０１８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００４７】
また、蛍光膜１０１８のリアプレート１０１５側の面には、ＣＲＴの分野では公知のメタルバック１０１９を設けてある。このメタルバック１０１９を設けた目的は、蛍光膜１０１８が発する光の一部を鏡面反射して光利用率を向上させるためや、負イオンの衝突から蛍光膜１０１８を保護するためや、電子ビーム加速電圧を印加するための電極として作用させるためや、蛍光膜１０１８を励起した電子の導電路として作用させるためなどである。メタルバック１０１９は、蛍光膜１０１８をフェースプレート基板１０１７上に形成した後、その蛍光膜１０１８の表面を平滑化処理し、その上にＡｌ（アルミニウム）を真空蒸着することにより形成した。なお、蛍光膜１０１８に低電圧用の蛍光体材料を用いた場合にはメタルバック１０１９は用いない。
【００４８】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１０１７と蛍光膜１０１８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００４９】
また、この気密容器内部を真空に排気するには、気密容器を組立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［torr］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止直前或は封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。このゲッター膜とは、例えばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗ないしは１×１０マイナス７乗［torr］の真空度に維持される。
【００５０】
以上説明した表示パネルを用いた画像表示装置は、容器外端子Ｄx1ないしＤxM、Ｄy1ないしＤyNを通じて各冷陰極素子１０１２に電圧を印加すると、各冷陰極素子１０１２から電子が放出される。それと同時にメタルバック１０１９に容器外端子をＨｖを通じて数百［Ｖ］ないし数［ｋＶ］の高圧を印加して、上記放出された電子を加速し、フェースプレート１０１７の内面に衝突させる。これにより、蛍光膜１０１８を形成する各色の蛍光体が励起されて発光することにより画像が表示される。
【００５１】
通常、冷陰極素子である本実施の形態の表面伝導型放出素子１０１２への印加電圧は１２〜１６［Ｖ］程度、メタルバック１０１９と冷陰極素子１０１２との距離ｄは０．１［ｍｍ］から８［ｍｍ］程度、メタルバック１０１９と冷陰極素子１０１２間の電圧は、０．１［ｋＶ］から１０［ｋＶ］程度である。
【００５２】
以上、本発明の実施の形態の表示パネルの基本構成と製法及び画像表示装置の概要を説明した。
【００５３】
＜マルチ電子源の製造方法＞
次に、前記実施の形態の表示パネルに用いたマルチ電子源の製造方法について説明する。本発明の実施の形態の画像表示装置に用いるマルチ電子源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に制限はない。従って、例えば表面伝導型放出素子やＦＥ型、あるいはＭＩＮ型などの冷陰極素子を用いることができる。但し、表示画面が大きくてしかも安価な表示装置が求められる状況のもとでは、これらの冷陰極素子の中でも、表面伝導型放出素子が特に好ましい。即ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するためには不利な要因となる。また、ＭＩＮ型では、絶縁層と上電極の膜厚を薄くてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型放出素子の中でも、電子放出部もしくはその周辺部を微粒子膜から形成したものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見出している。従って、高輝度で大画面の画像表示装置のマルチ電子源に用いるには、最も好適であると言える。そこで、上述実施の形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について、その基本的な構成と製法及び特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【００５４】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００５５】
（平面型の表面伝導型放出素子）
まず最初に、本実施の形態の平面型の表面伝導型放出素子の素子構成と製法について説明する。図６に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（ａ）および断面図（ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。基板１１０１としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に例えばＳｉＯ2を材料とする絶縁層を積層した基板、などを用いることができる。
【００５６】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２，１１０３は、導電性を有する材料によって形成されている。例えば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、或はこれらの金属の合金、或はＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、例えば真空蒸着などの製膜技術とフォトリソグラフィー、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（例えば印刷技術）を用いて形成しても差し支えない。
【００５７】
これら素子電極１１０２，１１０３の形状は、この電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百μｍの範囲から適当な数値を選んで設計されるが、なかでも、本実施の形態の表示装置に応用するために好ましいのは数μｍより数十μｍの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数μｍの範囲から適当な数値が選ばれる。
【００５８】
また、導電性薄膜１１０４の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００５９】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極１１０２あるいは１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。
【００６０】
具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、中でも好ましいのは１０オングストロームから５００オングストロームの間である。
【００６１】
また、微粒子膜を形成するのに用いられうる材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００６２】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／□］の範囲に含まれるよう設定した。
【００６３】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図６の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層しても差し支えない。
【００６４】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図６においては模式的に示した。
【００６５】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００６６】
この薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図６においては模式的に示した。また、平面図（ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【００６７】
以上、好ましい素子の基本構成を述べたが、本実施の形態においては以下のような素子を用いた。
【００６８】
即ち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［μｍ］とした。微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［μｍ］とした。
【００６９】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図７（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図６と同一である。
【００７０】
（１）まず、図７（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。これら素子電極１１０２，１１０３を形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄した後、素子電極１１０２，１１０３の材料を堆積させる（堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【００７１】
（２）次に、同図（ｂ）に示すように導電性薄膜１１０４を形成する。
【００７２】
この導電性薄膜１１０４を形成するにあたっては、まず前記（ａ）の基板１１０１に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜１１０４に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施の形態では、主要元素としてＰｄを用いた。また、この実施の形態では塗布方法として、ディッピング法を用いたが、それ以外の例えばスピンナー法やスプレ法を用いてもよい）。
【００７３】
また、この微粒子膜で作られる導電性薄膜の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、例えば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【００７４】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。この通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。この微粒子膜で作られた導電性薄膜１１０４のうち電子放出を行うのに好適な構造に変化した部分（即ち、電子放出部１１０５）においては、薄膜１１０４に適当な亀裂が形成されている。なお、この導電性薄膜１１０４を電子放出部１１０５が形成される前と比較すると、その電子放出部１１０５が形成された後では、素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【００７５】
この通電フォーミング時の通電方法をより詳しく説明するために、図８に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜１１０４をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には、同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１（図７）で計測した。
【００７６】
本実施の形態においては、例えば１０のマイナス５乗［torr］程度の真空雰囲気下において、例えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加する度に１回の割りで、モニタパルスＰｍを挿入した。ここでフォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、即ち、モニタパルスＰｍ印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００７７】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【００７８】
（４）次に、図７（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した）。尚、このような通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００７９】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［torr］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【００８０】
通電方法をより詳しく説明するために、図９（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００８１】
図７（ｄ）に示す１１１４は、表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる）。活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉeを計測して通電活性化処理の進行状況をモニタし、活性化用電源１１１２の動作を制御する。電流計１１１６で計測された放出電流Ｉeの一例を図９（ｂ）に示すが、活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉeは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉeがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【００８２】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００８３】
以上のようにして、図７（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【００８４】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【００８５】
図１０は、本実施の形態の垂直型表面伝導型放出素子の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【００８６】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。従って、図６の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、例えばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【００８７】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１１（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１０６と同一である。
【００８８】
（１）まず、図１１（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【００８９】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、例えばＳｉＯ2をスパッタ法で積層すればよいが、例えば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【００９０】
（３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【００９１】
（４）次に、同図（ｄ）に示すように、絶縁層の一部を、例えばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【００９２】
（５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。
【００９３】
（６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。（図７（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。）
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。（図７（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。）
以上のようにして、図１１（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【００９４】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【００９５】
図１２に、表示装置に用いた素子の、（放出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【００９６】
本実施の形態の表示装置に用いた素子は、放出電流Ｉeに関して以下に述べる３つの特性を有している。
【００９７】
第１に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出されない。すなわち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【００９８】
第２に、放出電流Ｉeは素子に印加する電圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉeの大きさを制御できる。
【００９９】
第３に、素子に印加する電圧Ｖfに対して素子から放出される電流Ｉeの応答速度が速いため、電圧Ｖfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１００】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。例えば多数の素子を表示画面の画素に対応して設けた表示装置において、第１の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。即ち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。こうして駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１０１】
また、第２の特性か又は第３の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。
【０１０２】
（多数素子を単純マトリクス配線したマルチ電子源の構造）
上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造は前述の図３及び図４に示す通りである。
【０１０３】
（マルチ電子源の駆動回路の構成（および駆動方法））
図１３は、ＮＴＳＣ方式のテレビ信号に基づいてテレビジョン表示を行うための駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル１７０１は前述した表示パネルに相当するもので、前述した様に製造され動作する。また、走査回路１７０２は表示ラインを走査し、制御回路１７０３は走査回路１７０２に入力する信号等を生成する。シフトレジスタ１７０４は１ライン毎のデータをシフトして保持し、ラインメモリ１７０５は、シフトレジスタ１７０４からの１ライン分のデータを受取って保持した後、変調信号発生器１７０７に出力する。同期信号分離回路１７０６はＮＴＳＣ信号から同期信号を分離する。１７１０は制御部で、テーブル１７１１に記憶されているスペーサ近傍の素子、及びそれら素子への印加電圧（素子電圧）を基に、変調信号発生器１７０７における変調信号の振幅を制御して、それらの素子に印加される素子電圧を制御することにより、後述するスペーサ近傍の画像の輝度のバラツキを抑えている。この処理は図１５以降を参照して詳しく後述する。
【０１０４】
以下、図１３の装置各部の機能を詳しく説明する。
【０１０５】
まず表示パネル１７０１は、端子Ｄx1ないしＤxMおよび端子Ｄy1ないしＤyN、および高圧端子Ｈｖを介して外部の電気回路と接続されている。このうち、端子Ｄx1ないしＤxMには、表示パネル１７０１内に設けられているマルチ電子源、すなわちＭ行Ｎ列の行列状にマトリクス配線された冷陰極素子を１行（Ｎ素子）ずつ順次駆動してゆくための走査信号が印加される。一方、端子Ｄy1ないしＤyNには、前記走査信号により選択された１行分のＮ個の各素子の出力電子ビームを制御するための変調信号が印加される。また、高圧端子Ｈｖには、直流電圧源Ｖａより、例えば５［ｋＶ］の直流電圧が供給されるが、これはマルチ電子源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与するための加速電圧である。
【０１０６】
次に、走査回路１７０２について説明する。この回路１７０２は、内部にＭ個のスイッチング素子（図中、Ｓ1ないしＳMで模式的に示されている）を備えるもので、各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０［Ｖ］（グランドレベル）のいずれか一方を選択し、表示パネル１７０１の端子Ｄx1ないしＤxMと電気的に接続するものである。Ｓ1ないしＳMの各スイッチング素子は、制御回路１７０３が出力する制御信号ＴSCANに基づいて動作するが、実際には例えばＦＥＴのようなスイッチング素子を組合わせる事により容易に構成することが可能である。なお、前記直流電圧源Ｖｘは、図１２に例示した電子放出素子の特性に基づき、走査されていない素子に印加される駆動電圧が電子放出閾値電圧Ｖth電圧以下となるよう、一定電圧を出力するよう設定されている。
【０１０７】
また、制御回路１７０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路１７０６より送られる同期信号ＴSYNCに基づいて、各部に対してＴSCANおよびＴSFTおよびＴMRYの各制御信号を発生する。同期信号分離回路１７０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、良く知られているように周波数分離（フィルタ）回路を用いれば容易に構成できるものである。同期信号分離回路１７０６により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、ＴSYNC信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上ＤＡＴＡ信号と表すが、同信号はシフトレジスタ１７０４に入力される。
【０１０８】
シフトレジスタ１７０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１７０３より送られる制御信号ＴSFTに基づいて動作する。すなわち、制御信号ＴSFTシフトレジスタ１７０４のシフトクロックであると言い換えることもできる。シリアル／パラレル変換された画像１ライン分（電子放出素子ｎ素子分の駆動データに相当する）のデータは、Ｉd1ないしＩdNのＮ個の信号として前記シフトレジスタ１７０４より出力される。
【０１０９】
ラインメモリ１７０５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、制御回路１７０３より送られる制御信号ＴMRYにしたがって適宜Ｉd1ないしＩdNの内容を記憶する。記憶された内容は、Ｉ'd1ないしＩ'dNとして出力され、変調信号発生器１７０７に入力される。
【０１１０】
変調信号発生器１７０７は、前記画像データＩ'd1ないしＩ'dNの各々と、制御部１７１０からの指示に応じて、電子放出素子１０１５の各々を適切に駆動変調するための信号源で、その出力信号は、端子Ｄy1ないしＤyNを通じて表示パネル１７０１内の電子放出素子１０１５に印加される。尚、この駆動制御は図１６を参照して詳しく後述する。
【０１１１】
図１２を用いて説明したように、本発明の実施の形態に係わる表面伝導型放出素子は放出電流Ｉeに対して以下の基本特性を有している。すなわち、電子放出には明確な閾値電圧Ｖth（後述する実施の形態の表面伝導型放出素子では８［Ｖ］）があり、閾値Ｖth以上の電圧を印加された時のみ電子放出が生じる。また、電子放出閾値Ｖth以上の電圧に対しては、図１２のグラフのように、電圧の変化に応じて放出電流Ｉeも変化する。このことから、本実施の形態の素子にパルス状の電圧を印加する場合、例えば電子放出閾値Ｖth以下の電圧を印加しても電子放出は生じないが、電子放出閾値Ｖth以上の電圧を印加する場合には表面伝導型放出素子から電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させることにより出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御することが可能である。
【０１１２】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１７０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。また、パルス幅変調方式を実施するに際しては、変調信号発生器１７０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１１３】
シフトレジスタ１７０４やラインメモリ１７０５は、デジタル信号式のものでもアナログ信号式のものでも採用できる。すなわち、画像信号のシリアル／パラレル変換や記憶が所定の速度で行われればよいからである。
【０１１４】
デジタル信号式を用いる場合には、同期信号分離回路１７０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには同期信号分離回路１７０６の出力部にＡ／Ｄ変換器を設ければよい。これに関してラインメモリ１１５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器に用いられる回路が若干異なったものとなる。すなわち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１７０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。パルス幅変調方式の場合、変調信号発生器１７０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）および計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ９を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付与することもできる。
【０１１５】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１７０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてシフトレベル回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発信回路（ＶＣＯ）を採用でき、必要に応じて電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１１６】
このような構成をとりうる本発明の適用可能な画像表示装置においては、各電子放出素子に、容器外端子Ｄx1乃至ＤxM、Ｄy1乃至ＤyNを介して電圧を印加することにより、電子放出が生じる。高圧端子Ｈｖを介してメタルバック１０１９あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。加速された電子は蛍光膜１０１８に衝突し、発光が生じて画像が形成される。
【０１１７】
ここで述べた画像表示装置の構成は、本発明の実施の形態に適用可能な画像形成装置の一例であり、本発明の思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限るものではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、これらより多数の走査線からなるＴＶ信号（ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１１８】
次に、本実施の形態の特徴である電子源からの電子ビームの軌道を制御して、スペーサ近傍での画像劣化を防止する構成について説明する。
【０１１９】
＜電子源の駆動電圧とスペーサ位置によるビームずれの関係＞
本実施の形態では、スペーサ４０２０と表面伝導型放出素子との位置関係に応じて、その電子放出素子の駆動電圧（素子電圧）を調整することによって、スペーサ４０２０の帯電に起因する画像の歪みを防止している。
【０１２０】
この実施の形態の動作を詳しく説明する前に、まず、素子電圧Ｖfとその素子から放出される電子の軌道との関係について説明する。
【０１２１】
まず図１４を参照して、表面伝導型放出素子から放出された電子の軌道と素子電圧Ｖfの関係について説明する。
【０１２２】
（放出電子の軌道と素子電圧Ｖfの関係）
図１４は、図２に示された表示パネルの断面を示しており、電子放出素子１０１２から放出された電子がフェースプレート１１０７の蛍光膜１０１８に衝突する状態を説明する図である。
【０１２３】
フェースプレート１０１７の内側には蛍光体（膜）１０１８が塗布されている。図４を参照して前述したように、素子電極１１０２，１１０３はそれぞれ列方向配線１０１４（図２）、行方向１０１３（図２）に接続されており、これら素子電極１１０２，１１０３間に所定値以上の素子電圧（例えばＶ（ｆ））が印加されると、この電子放出素子１０１２の電子放出部１１０５から電子が放出される。こうして放出された電子は、フェースプレート１１０７と電子放出部１１０５との間に印加されたアノード電圧（加速電圧）Ｖａ［Ｖ］によりフェースプレート１０１７方向に加速されてフェースプレート１０１７に照射される。この時、放出された電子は中心軸５００に沿って電子放出部１１０５の真上に進むのではなく、図１４の電子軌道５０１に沿って進む。この電子軌道５０１は、素子電極１１０２が正極性、電極１１０３が負極性となるよう素子電圧Ｖfを印加したときの状態を示すものである。この場合、中心軸５００と蛍光膜１０１８上での電子のランディング位置との距離Ｌefは次式（１）により算出できる。
【０１２４】
Ｌef＝２×Ｋ×Ｌｈ×ＳＱＲＴ（Ｖf／Ｖａ）
ただし、Ｌｈ［ｍ］は、放出素子１０１２と蛍光体１０１８との間の距離
Ｋ［ｍ］は、放出素子１０１２の種類や形状により決まる定数
また、ＳＱＲＴ（Ａ）は、Ａの平方根を示す。
【０１２５】
図１５（Ａ）（Ｂ）は図２に示された表示パネルにおける放出素子１０１２と蛍光体１０１８との位置関係を説明する図である。
【０１２６】
図１５（Ａ）は、図２の表示パネルのｉ行目に対して素子電圧Ｖf1を印加した場合、図１５（Ｂ）はｉ行目に対して素子電圧Ｖf2を印加した場合について、それぞれＹ軸座標方向に垂直な平面で切った断面図を示し、放出素子１０１２と蛍光体１０１８以外は省略して描いてある。
【０１２７】
図１５（Ａ）に示すように、素子電圧Ｖf1で駆動を行った場合の、ｉ行目の放出素子１０１２の電子放出部１１０５の中心から蛍光体１０１８へのランディング位置までのＸ方向のずれはＰＸ１で表され、図１５（Ｂ）の素子電圧Ｖf2を印加した場合のｉ行目の放出素子１０１２の電子放出部１１０５の中心から蛍光体１０１８へのランディング位置までのＸ方向のずれがＰＸ２で示されている。但しここで放出素子１０１２の印加電圧Ｖf2はＶf1よりも大きいものとする。
【０１２８】
図１５（Ｂ）に示すように、放出素子１０１２に印加する素子電圧をＶf2（＞Ｖf1）と高くすることにより、放出された電子の軌道をより正極の電位が印加されている素子電極（１１０２）側に曲げることができ、これにより電子の蛍光体１０１８上のランディング位置までのずれＰＸ２（＞ＰＸ１）を大きくすることができる。このようにして、各放出素子ごとに、それに印加する素子電圧を変えることによって、マトリクス状に配置された各放出素子より放出される電子を所望の位置に照射して所望の表示を行うことができる。
【０１２９】
また、図１４に示すように電極１１０３が負極性、電極１１０２が正極性となるよう素子電圧Ｖfを印加することにより、電子軌道の制御の自由度を上げることができ、さらに好適に電子を所望の位置に照射して所望の表示を行うことができる。
【０１３０】
以上のように素子電圧を変えることによって、その素子から放出される電子の軌道を変えることができることがわかる。この特性を利用して、スペーサ４０２０の帯電の影響を補正する実施の形態を以下で説明する。
【０１３１】
（スペーサと放出電子の軌道）
前述のように、負の電位を有する電子が衝突する事によりスペーサ４０２０は正に帯電されるため、各素子より放出される電子の内スペーサ４０２０の近傍の電子はスペーサ４０２０側に吸引され、その電子軌道が曲げられる。このことを図１６（Ａ）〜（Ｃ）を参照して説明する。
【０１３２】
図１６（Ａ）はスペーサ４０２０がない場合の図２に示された表示パネルにおける放出素子１０１２と蛍光体１０１８との位置関係を示す図である。
【０１３３】
図１６（Ｂ）（Ｃ）は、図２に示された表示パネルにおける放出素子１０１２と蛍光体１０１８およびスペーサ４０２０との位置関係を説明する図である。
【０１３４】
図１６（Ａ）に示すように、スペーサ４０２０がない場合もしくはスペーサから充分遠い場合は、各素子１０１２から放出される電子は、それに印加されている素子電圧Ｖfに応じて一意に決まる距離ＰＸ３だけずれた位置に到達する。このときの素子電圧をＶf3とする。
【０１３５】
しかし、素子電圧をＶf3に一定としても、図１６（Ｂ）に示すように、スペーサ４０２０周辺の素子１０１２が駆動された場合、それから放出された電子のランディング位置のずれ（距離）が異なってくる。
【０１３６】
即ち、素子１０１２−１のように、放出された電子の方向がスペーサ４０２０に向かう方向の素子が駆動された場合は、その電子軌道は大きくスペーサ４０２０の方向に移動し、その電子のランディング位置は距離ＰＸ４（＞ＰＸ３）もずれることになる。また、素子１０１２−２のように、電子の放出方向がスペーサ４０２０から遠ざかる方向の場合は、その電子の軌道はスペーサ４０２０の方向に傾斜し、そのランディング位置は距離ＰＸ５（＜ＰＸ３）だけずれることになる。
【０１３７】
この電子軌道は、前述の式（１）で示されるように、素子電圧Ｖfを調節することにより、電子が到達するランディング位置（距離）を調節することができる。
【０１３８】
図１６（Ｃ）は、スペーサ４０２０の帯電による影響を補正するために、そのスペーサ４０２０近傍の放出素子に印加する素子電圧Ｖfを調整し、蛍光体１０１８上へのランディング位置（距離）を一定とした場合を示している。
【０１３９】
ここでは、電子放出素子１０１２−３の素子電圧をＶf4（＜Ｖf3）とし、また、放出素子１０１２−４の素子電圧をＶf5（＞Ｖf3）とする。こうして、スペーサ４０２０の帯電量に見合った素子電圧を、そのスペーサ４０２０近傍の放出素子に印加することにより、蛍光体１０１８上にランディングする位置までの距離ＰＸ６を、図１６（Ａ）のように、スペーサ４０２０から十分遠い素子１０１２の場合の距離ＰＸ３と略同じにすることができる。
【０１４０】
図１７は、図１６のようにスペーサに対する放出素子の位置により、その素子電圧を変更して電子軌道を制御する方法を示すフローチャートである。
【０１４１】
まずステップＳ１で、スペーサ４０２０の帯電量を調べる。これは図示しない帯電測定器などにより各スペーサの帯電量を測定しても良く、また或はこの表示パネルの動作時間等に応じて、その帯電量を予測して求めても良い。次にステップＳ２に進み、ステップＳ１で求めた帯電量が所定量以上であるかどうかを調べ、所定量以下であれば、電子の軌道に対する影響が少ないものとして、特に補正処理を行うことなく処理を終了する。ステップＳ２で、その帯電量が所定量以上の時はステップＳ３に進み、駆動する素子がスペーサ４０２０から所定の範囲（距離）内にある素子で、その素子から放出された電子の方向にスペーサ４０２０があるかどうかを調べ、そうであればその素子の素子電圧を、例えば図１６の例ではＶf4（＜Ｖf3）とする。尚、ここで所定の範囲とは、スペーサ４０２０の帯電により、その素子から放出された電子の軌道が影響を受ける素子までの距離に相当している。次にステップＳ４に進み、駆動する素子がスペーサ４０２０から所定の範囲（距離）内にある素子で、その素子から放出された電子の方向と反対方向にスペーサ４０２０があるかどうかを調べ、そうであればその素子の素子電圧を、例えば図１６の例ではＶf5（＞Ｖf3）とする。そしてそれ以外の素子には、素子電圧Ｖf3を印加する。これにより、図１６の（Ａ）及び（Ｃ）で示すように、スペーサ４０２０近傍の素子と、それ以外の素子とから放出された電子のずれ距離が略一定になる。
【０１４２】
（スペーサ４０２０位置と素子の電子放出方向の配置）
以上の例では、スペーサ４０２０の帯電による影響を補正するために、素子電圧の大きさを適宜調節する方法について述べてきた。しかし、このような素子電圧の調節による電子軌道の制御は、電子放出方向（図２の例では行方向配線１０１３方向）のみに有効であるため、この方法を好適に実施するためには、スペーサ４０２０の位置と放出素子の電子放出方向の関係を調節することが必要となる。
【０１４３】
そこで次に、スペーサ４０２０の位置と放出素子の電子放出方向との関係について本実施の形態の画像表示装置の構成を図１８を参照して説明する。
【０１４４】
本実施の形態の画像表示装置において、スペーサ４０２０と素子１０１２との配置の以外の基本的な構成は、図２で示した表示パネル構成と同様である。
【０１４５】
図１８は、スペーサ４０２０と電子放出素子の配置関係を示す画像形成装置の平面図である。
【０１４６】
基板１０１１上には、前述の図６で示すものと同様な表面伝導型放出素子１０１２が配列され、これらの素子１０１２は行方向配線１０１３と列方向配線１０１４により単純なマトリクス状に配線されている。行方向配線１０１３と列方向配線１０１４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。ここで図１８のように、スペーサ４０２０をＸ軸（行方向配線）上に配設した場合は、素子１０１２の電子放出方向がｙ軸と平行になるように形成する。
【０１４７】
このようにＸ軸上にスペーサ４０２０を設けた場合、スペーサ４０２０が正に帯電することによる電界７２０はＹ軸と平行となり、スペーサ４０２０近傍での電子軌道はスペーサ４０２０に近づく方向へ変位する。つまり、スペーサ４０２０近傍での電子軌道は、Ｙ軸に平行に変位する。
【０１４８】
このスペーサ４０２０の帯電による電子軌道の変化を防止するためには、素子１０１２からの放出電子方向をＹ軸と平行とし、素子電圧Ｖfを適宜調節することにより、最も有効に電子軌道を調節して蛍光体１０１８へのランディング位置を制御することができる。
【０１４９】
また、スペーサ４０２０をＹ軸上に形成し、放出素子から放出される電子方向をＸ軸と平行にした場合も同様に、蛍光体１０１８へのランディング位置を一定とすることができる。
【０１５０】
つまり本実施の形態では、スペーサ４０２０の帯電により生じる電界の方向と各素子から放出される電子の方向とが平行となるようにし、各電子放出素子に対する印加電圧Ｖfを、スペーサ４０２０に対する位置に応じて適宜変更することにより、スペーサ４０２０近傍での電子軌道のずれに起因するスペーサ４０２０近傍での画像の歪みを防止することができる。
【０１５１】
＜メモリ機能を利用した調整方法の説明＞
上述したように、スペーサ４０２０の帯電による電子軌道への影響を補正し、放出素子から放出された電子を所望の蛍光体へ衝突させることが可能であることを示した。しかし、上述の実施の形態では素子毎に素子電圧を変える必要があるため、制御が複雑で各画素の輝度がばらついてしまう虞がある。
【０１５２】
これについて詳述する。前述の図１２で述べたように、表面伝導型放出素子は電子放出に関して明確な閾値電圧（Ｖth）を有しており、Ｖth以上の電圧を印加することで、図１２のような電子放出特性を有している。従って、Ｖth以上の電圧値において、素子印加電圧Ｖfを変化させると、それに伴って放出電流Ｉeも変化してしまう。この放出電流Ｉeの変化は輝度の変化となってしまうため、素子毎に印加電圧Ｖfを変化させると、その素子に応じた発光部（蛍光体部）毎に輝度がばらついてしまうという問題が発生する虞がある。
【０１５３】
そこで、この実施形態では、表面伝導型電子放出素子が有しているメモリ機能（素子電極に加された最大電圧値に応じた電子放出特性を有する）によって、スペーサ４０２０の周辺の電子放出素子のそれぞれに異なる電子放出特性を持たせ、各素子の印加電圧Ｖfの相違による輝度の変化を防止する。このメモリ機能を利用した処理をしておき、スペーサ近傍の素子に対して前述と同様の制御を行う。これにより、スペーサ４０２０の帯電の影響による画像の歪みおよび輝度の変化を防止することが可能となる。
【０１５４】
この実施の形態の動作を詳しく説明する前に、図１９および図２０を参照してメモリ機能について説明する。
【０１５５】
本願発明者らは、予めフォーミング処理並びに通電活性化処理を施した表面伝導型放出素子を有機ガスの分圧を低減した環境下で駆動して、その電気的特性を測定した。
【０１５６】
図１９（ａ）（ｂ）は、表面伝導型放出素子に印加した駆動信号の電圧波形を示すグラフ図で、横軸に時間軸を、縦軸には表面伝導型放出素子に印加した電圧（以下、素子電圧Ｖfと記す）を示している。
【０１５７】
図１９（ａ）に示すように、駆動信号として連続した矩形電圧パルスを用い、これらの電圧パルスの印加期間を第１期間から第３期間の３つの期間に分け、各期間内においては同一の幅で同じ高さのパルスをそれぞれ１００パルスずつ印加した。この電圧パルスの波形を図１９（ｂ）に拡大して示す。
【０１５８】
具体的な測定条件としては、その期間も駆動信号パルス幅をＴ５＝６６．８（μ秒）、パルス周期Ｔ６＝１６．７（ｍ秒）とした。これは、表面伝導型放出素子を一般のテレビジョン受像機に応用する場合の標準的な駆動条件を参考にして定めたが、これ以外の条件においてもメモリ機能を測定することは可能である。なお、表面伝導型放出素子に実効的に印加される電圧パルスの立ち上がり時間Ｔｒおよび立ち下がり時間Ｔｒが１００（ナノ秒）以下となるように、駆動信号源から表面伝導型放出素子までの配線路のインピーダンスを十分に低減して測定した。
【０１５９】
素子電圧Ｖfは、第１期間と第３期間ではＶf＝Ｖf1であり、第２期間ではＶf＝Ｖf2とした。これらの電圧値Ｖf1及びＶf2はともに表面伝導型電子放出素子の電子放出閾値よりも高い電圧であって、かつＶf1＜Ｖf2を満足するように設定した。ただし、表面伝導型放出素子の形状により電子放出閾値電圧も異なるので、測定対象となる表面伝導型放出素子に合わせて適宜設定した。また、測定時の表面伝導型放出素子周辺の雰囲気については、全圧が１×１０のマイナス６乗（torr）で、有機ガスの分圧は１×１０のマイナス９乗（torr）とした。
【０１６０】
図２０（ａ）（ｂ）は、図１９で示した駆動信号を印加した際の表面伝導型放出素子の電気的特性を示すグラフ図で、図２０（ａ）の横軸は素子電圧Ｖfを示し、縦軸は表面伝導型放出素子から放出される電流（以下、放出電流Ｉe）の測定値を示し、図２０（ｂ）の縦軸は表面伝導型放出素子に流れる電流（以下、素子電流Ｉf）の測定値を表わしている。
【０１６１】
まず、図２０（ａ）に示した（素子電圧Ｖf）対（放出電流Ｉe）特性について説明する。図１９の第１期間においては、駆動パルスに応答して表面伝導型放出素子からは特性カーブＩec(1)に従って放出電流が出力される。即ち、図１９（ｂ）に示す駆動パルスの立ち上がり期間Ｔｒの間は、印加電圧ＶfがＶth1を超えると、特性カーブＩec(1)に沿って放出電流Ｉeは急激に増加する。そして、Ｖf＝Ｖf1の期間、即ち、Ｔ５の期間には、放出電流ＩeはＩe1の大きさを保つ。そして、駆動パルスの立ち上がり期間Ｔｆの間では、放出電流Ｉeは特性カーブＩec(1)に沿って急激に減少する。
【０１６２】
次に第２期間においてＶf＝Ｖf2のパルスが印加され始めると、特性カーブはＩec(1)からＩec(2)に変化する。即ち、駆動パルスの立ち上がり期間Ｔｒの間は、印加電圧ＶfがＶth2を超えると特性カーブＩec(2)に沿って放出電流Ｉeが急激に増加する。そして、Ｖf＝Ｖf2の期間、即ち、Ｔ５の期間には、放出電流ＩeはＩe2の大きさを保つ。そして、駆動パルスの立ち下がり期間Ｔｆの間では、放出電流Ｉeは特性カーブＩec(2)に沿って急激に減少する。
【０１６３】
次に、第３期間においては、再びＶf＝Ｖf1のパルスが印加されるが、このときには放出電流は特性化カーブにＩec(2)に沿って変化する。即ち、駆動パルスの立ち上がり期間Ｔｒの間は、印加電圧ＶfがＶth2を超えると特性カーブＩec(2)に沿って放出電流Ｉeは急激に増加する。そして、Ｖf＝Ｖf1の期間、即ち、Ｔ５の期間には、放出電流ＩeはＩe3の大きさを保つ。そして、駆動パルスの立ち下がり期間Ｔｆの間では、放出電流Ｉeは特性カーブＩec(2)に沿って急激に減少する。
【０１６４】
このように第３期間においては、第２期間における特性カーブＩec(2)がメモりされているため、第１の期間と同じ素子電圧（Ｖf1）が印加されても、放出電流Ｉeは第１期間（Ｉe1）よりも小さな値（Ｉe3）となる。
【０１６５】
同様に（素子電圧Ｖf）対（素子電流Ｉf）特性に関しても図２０（ｂ）に示すように、第１期間においては特性カーブＩfｃ(1)に沿うようになり、それに続く第３期間においては、第２期間でメモりされた特性カーブＩfc(2)に沿って動作することになる。
【０１６６】
なお、ここでは説明の便宜上、第１〜第３期間の３つの期間だけを例示したが、むろんこの設定条件だけに限られた現象ではない。即ち、メモリ機能が付与された表面伝導型放出素子にパルス電圧を印加する場合には、それ以前に印加された電圧値よりも高い電圧値のパルスが印加されると特性がシフトし、しかもメモりされる。そしてそれ以降、さらに高い電圧値のパルスが印加されない限りその特性がメモりされ続ける。このようなメモリ機能は、例えばＦＥ型を始めとした他の電子放出素子においては観測されておらず、表面伝導型放出素子に特有の機能であると言える。
【０１６７】
図２１は、このようなメモリ機能を利用してスペーサ近傍の放出素子のメモリ特性を変更するための処理を示すフローチャートである。
【０１６８】
まずステップＳ１０で、その素子がスペーサから所定の距離内にあるかどうかを調べ、所定の距離内になければステップＳ１４に進む。尚、この場合の所定の距離も、前述の図１７のフローチャートの場合と同様である。ステップＳ１０で所定の距離内にある時はステップＳ１１に進み、その素子から電子が放出される方向にスペーサがあるかどうかをみる（図１６の（Ｂ）の素子１０１２−１の場合に相当）。そうであればステップＳ１２に進み、その素子のメモリ特性を、例えば図２０（ａ）のＩec(1)で示す特性とする。一方、ステップＳ１１で、その電子の放出方向にスペーサがないとき（例えば、図１６（Ｂ）の素子１０１２−２の場合等に相当）はステップＳ１３に進み、その素子のメモリ特性を例えば図２０（ａ）のＩec(2)で示す特性とする。そしてステップＳ１４に進み、全ての素子に対して処理を終了したかどうかを調べ、そうでない時はステップＳ１０に戻り、前述の処理を実行する。こうして本実施の形態の表示パネルの全ての素子に対する処理が終了すると、この処理を終了する。
【０１６９】
こうしてスペーサ近傍の素子の電子放出特性を変更した後、前述の図１７のフローチャートを参照して説明したように、素子に印加する電圧を制御することにより、例えば図１６（Ｂ）の素子１０１２−１は低い素子電圧でも多くの放出電流が得られるので図１６（Ｃ）のように素子電圧を下げても、同じ輝度の画像を表示できる。また図１６（Ｂ）の素子１０１２−２は、素子電圧を高めても通常の素子電圧と略同等の放出電流が得られるので、通常の素子電圧と同様の発光輝度が得られることになる。
【０１７０】
［実施例］
以下に、各種実施例を挙げて本発明をさらに詳述する。
【０１７１】
以下に述べる各実施例においては、マルチ電子源として、前述した電極間の導電性微粒子膜に電子放出部を有するタイプのＮ×Ｍ個（Ｎ＝３０７２，Ｍ＝１０２４）の表面伝導型放出素子を、Ｍ本の行方向配線とＮ本の列方向配線とによりマトリクス配線（図２および図３参照）したマルチ電子源を用いた。なお、スペーサは画像形成装置の耐大気圧を得るための適当な枚数を配置している。
【０１７２】
（実施例１）
本実施例１を、図２２を参照して説明する。
【０１７３】
２０３０は蛍光体メタルバックを含むフェースプレート、２０３１は電子源基板を含むリアプレート、２０２０はスペーサ、２０１３は走査信号用配線、２１１１−１，２１１１−２，２１１１−３，２１１１−４は電子放出素子、２１１２−１，２１１２−２，２１１２−３，２１１２−４のそれぞれは、各素子から放出された電子の軌道を示す。まず、素子の中心間距離ａ、および走査信号用配線の中心間距離ａをともに３０００μｍ、フェースプレート２０３０の内面とリアプレート２０３１の内面間の距離を４ｍｍ、加速電圧Ｖａを４ｋＶ、列方向配線（不図示）に−８Ｖ、走査信号用配線（２０１３−１，２０１３−２，２０１３−３，２０１３−４）に＋８Ｖを印加し、電子放出型素子２１１１−１，２１１１−２，２１１１−３，２１１１−４の素子電圧を１６Ｖとした。ただし、スペーサ２０２０には絶縁性スペーサを用いた。尚、ここで各電子放出素子は、電子の放出方向がｙ軸と平行になるように配置している。
【０１７４】
図２２（Ｂ）は、図２２（Ａ）で示した画像形成装置の電子放出素子の配置を示す平面図で、２０１４は列方向配線を示している。
【０１７５】
このときの各素子の電子放出部と電子のランディング位置との位置関係を調べた。電子放出素子２１１１−１，２１１１−２，２１１１−３，２１１１−４のそれぞれから電子を放出した場合、各素子の電子放出部からランディング位置までの距離はそれぞれ約３６０μｍ（＝ｅ−１）、約３９０μｍ（＝ｅ−２）、約３３０μｍ（＝ｅ−３）、約３６０μｍ（＝ｅ−４）となり、スペーサ２０２０近傍の電子放出素子２１１１−２、２１１１−３を駆動した場合、そのランディング位置までのずれが大きくなっていることがわかる。実際には、スペーサ２０２０の近傍だけ若干の輝度低下が観測が認められた。これは、スペーサ２０２０の帯電による電子軌道の変化に起因していると考えられる。
【０１７６】
そこで、前述のように、スペーサ２０２０近傍の素子（ここでは２１１１−２および２１１１−３）に印加する素子印加電圧（Ｖf）を所定値に設定する。これによって、そのスペーサ近傍の素子（２１１１−２および２１１１−３）から放出された電子のランディング位置が、通常の素子と同様のランディング位置（約３６０μｍ）となるように制御することができる。本実施例１では、前述の式（１）に基づいて、素子２１１１−２に印加する素子電圧Ｖfを１３Ｖ、素子２１１１−３に印加する素子電圧Ｖfを１９Ｖとした。
【０１７７】
しかし前述のように素子への印加電圧を変えることによって、電子軌道だけでなく電子放出量（Ｉe）も変化してしまうため、スペーサ近傍で輝度が変化してしまう。この輝度の変化に対する対策として、前述の表面伝導型素子のメモリ機能を用いて、輝度の調整を行った。具体的には素子２１１１−２の素子を素子電圧Ｖf＝１３Ｖで、他の素子（２１１１−１および２１１１−４）と同じ電子放出量となるように、また素子２１１１−３の素子にはＶf＝１９Ｖで他の素子（２１１１−１および２１１１−４）と同じ電子放出量となるように、予めそれぞれ所定の電圧値を印加（メモリ）させておいた。この結果、どの素子においてもそれぞれ素子中心（電子放出部）からの電子のランディング位置までの距離を略同様にでき、また電子放出量も同じとすることができ、これによりスペーサ２０２０近傍の素子からの電子ビームずれ、及び輝度の変化のない良好な画像を得ることができた。
【０１７８】
（実施例２）
この実施例２が前述の実施例１と異なるのは、スペーサ２０２０及び電子放出素子の配置である。この実施例２を図２３を参照して説明する。この実施例２では、スペーサ２０２０を列方向配線上に配置する。これに伴って電子放出素子の配置もｘ−ｙ平面上で９０度回転した方向に配置して構成し、各素子からの電子の放出方向がｘ軸に平行な方向となるようにした。また、各素子の中心間距離および画像配線中心間距離ｂを、ともに３０００μｍとした。
【０１７９】
この場合も前述の実施例１で示したものと同等に、スペーサ２０２０の近傍で輝度低下が見られず、歪みのない画像を得ることができた。
【０１８０】
（実施例３）
本実施例３は、他の実施例と異なる点はスペーサに導電性のスペーサを用いた点にある。
【０１８１】
本実施例３では、スペーサを絶縁性部材の表面に酸化スズの膜（以下高抵抗膜）を形成し、このスペーサが電子源およびフェースプレート（メタルバック）との間で導電性を有するフリットを介して電気的に接続されている。一般に上述の高抵抗膜の抵抗値が所望の値となるように成膜することで、スペーサの表面に微弱電流を流し、帯電を防止することが可能である。しかし、この成膜状態が不良の場合、導電性を有するフリットに不良があった場合、スペーサの導電性が不十分である場合、組立時のアライメントミス等の理由でスペーサに予期せぬ電子ビームが照射されてスペーサ表面の微弱電流では帯電を防止できない場合などの何らかの理由でスペーサが帯電し、スペーサの近傍で画像が歪む場合にも、前述の実施例１，２と同様に電子放出素子に印加する電圧を調整することで歪みのない画像を得ることができる。
【０１８２】
尚、本実施の形態の画像形成装置は、表示用として好適な画像形成装置に限るものでなく、感光性ドラムと発光ダイオード等で構成された光プリンタの発光ダイオード等の代替の発光源として、上述の画像形成装置を用いることもできる。またこの際、上述のＭ本の行方向配線とＮ本の列方向配線を適宜選択することにより、ライン状の発光源としてだけでなく、２次元状の発光源にも応用できる。この場合、画像形成部材としては、上述の実施の形態で用いる蛍光体のような、電子の照射により発光する物質に限りものではなく、電子の帯電による潜像画像が形成されるような部材を用いることもできる。
【０１８３】
また、本実施の形態によれば、例えば電子顕微鏡のように、電子源からの放出電子の被照射部材が、蛍光体等の画像形成部材以外のものである場合についても本発明が適用できる。従って、本発明は被照射部材を特定しない一般的電子線装置としての形態もとりうる。
【０１８４】
【発明の効果】
以上説明したように本発明によれば、電子源とフェースプレートの間に配設される支持部材による画質の劣化を防止できるという効果がある。
【０１８５】
また本発明によれば、支持部材近傍の冷陰極素子から放出される電子の軌道を制御することにより、支持部材近傍での画像の歪みを小さくし、かつ輝度の低下を抑えることができるという効果がある。
【０１８６】
【図面の簡単な説明】
【図１】本発明の実施の形態の画像表示装置の概略断面図である。
【図２】本発明の実施の形態の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図３】本実施の形態で用いたマルチ電子源の基板の平面図である。
【図４】図３のマルチ電子源のＢ−Ｂ’断面図である。
【図５】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図６】実施の形態で用いた平面型の表面伝導型放出素子の平面図（ａ），断面図（ｂ）である。
【図７】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図８】本実施の形態における通電フォーミング処理の際の印加電圧波形を示す図である。
【図９】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図である。
【図１０】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１１】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１２】実施の形態で用いた表面伝導型放出素子の典型的な特性を示すグラフ図である。
【図１３】本発明の実施の形態である画像表示装置の駆動回路の概略構成を示すブロック図である。
【図１４】電子放出素子から放出された電子がフェースプレートに衝突する状態を説明する図である。
【図１５】電子放出素子と蛍光体との位置関係を説明する図である。
【図１６】電子放出素子から放出された電子の軌道がスペーサの影響により曲げられる状態を説明する図である。
【図１７】スペーサ近傍の素子に印加する素子電圧を制御してスペーサの帯電による影響を防止する処理を示すフローチャートである。
【図１８】本発明の実施の形態のマルチ電子源の基板の平面図である。
【図１９】メモリ特性を付与するために表面伝導型放出素子に印加する駆動信号の電圧波形を示す図である。
【図２０】表面伝導型放出素子のメモリ特性を説明する図である。
【図２１】本実施の形態の表示パネルの素子のメモリ特性を変更する処理を示すフローチャートである。
【図２２】本発明の実施の形態の実施例１の表示パネルの断面図および平面図である。
【図２３】本発明の実施の形態の実施例２の表示パネルの平面図である。
【図２４】従来知られた表面伝導型放出素子の一例を示す図である。
【図２５】従来知られたＦＥの一例を示す図である。
【図２６】従来知られたＭＩＭ型の一例を示す図である。
【図２７】画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図２８】本発明の課題を説明するための図で、スペーサの帯電とそれが電子軌道に及ぼす影響を説明するための図である。
【符号の説明】
１０１１            基板
１０１８            蛍光体
１１０２，１１０３  素子電極
１１０４            導電性薄膜
１１０５            電子放出部
１１０７            フェースプレート
【図１】
0003728055.tif 000002
【図２】
0003728055.tif 000003
【図３】
0003728055.tif 000004
【図４】
0003728055.tif 000005
【図５】
0003728055.tif 000006
【図６】
0003728055.tif 000007
【図７】
0003728055.tif 000008
【図８】
0003728055.tif 000009
【図９】
0003728055.tif 000010
【図１０】
0003728055.tif 000011
【図１１】
0003728055.tif 000012
【図１２】
0003728055.tif 000013
【図１３】
0003728055.tif 000014
【図１４】
0003728055.tif 000015
【図１５】
0003728055.tif 000016
【図１６】
0003728055.tif 000017
【図１７】
0003728055.tif 000018
【図１８】
0003728055.tif 000019
【図１９】
0003728055.tif 000020
【図２０】
0003728055.tif 000021
【図２１】
0003728055.tif 000022
【図２２】
0003728055.tif 000023
【図２３】
0003728055.tif 000024
【図２４】
0003728055.tif 000025
【図２５】
0003728055.tif 000026
【図２６】
0003728055.tif 000027
【図２７】
0003728055.tif 000028
【図２８】
0003728055.tif 000029