(57)【特許請求の範囲】
【請求項１】
第１の導電形でドープした基板（１０）の上表面に第２の導電形でドープしたエピタキシャル層（１１）を成長させ、
該基板（１０）は前記エピタキシャル層（１１）より重くドープされ、
前記エピタキシャル層はパワー素子の動作中に印加される最大電圧に耐える厚さを有し、
前記エピタキシャル層にもうけられるトレンチにより形成される絶縁壁により少なくともひとつのパワー素子に対応する領域をシリコンウェハーの中に区切り、
該トレンチを前記エピタキシャル層（１１）のドープより重くドープされたポリシリコンにより満たし、
このトレンチから前記ポリシリコンのドープにより定まるドーピングレベルの第１導電形のドーパントを拡散させることを特徴とする、シリコンウェハーの上に垂直パワー素子を製造する方法。
【請求項２】
前記トレンチは前記領域のための相互に接近した複数の開口（１３）で形成され、前記の第１導電形のドーパントの拡散により合体することを特徴とする、請求項１に記載の方法。
【請求項３】
同じウェハーの上のチップの切断領域の両側に平行な絶縁壁が形成される、請求項１に記載の方法。
【請求項４】
第１の導電形でドープされる基板（１０）の上に形成される第２の導電形でドープされるエピタキシャル層（１１）を有するシリコンウェハーの上に形成され、該基板（１０）は前記エピタキシャル層（１１）より重くドープされ、パワー素子の周囲の絶縁壁が前記エピタキシャル層に形成され前記エピタキシャル層（１１）のドープより重くドープしたポリシリコンにより満たされるトレンチ又は孔と該トレンチ又は孔から拡がる拡散領域（１４）から形成されることを特徴とする、垂直パワー素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高電圧に耐えることのできる垂直パワー素子に関する。
【０００２】
【従来の技術】
図１は従来のパワー素子の一般構造の断面を示す。この素子は大きなシリコンウェハーの中に構成され、その外周は基板と反対の導電形の絶縁壁により囲まれている。この絶縁壁は、同じチップの上の他の素子から素子を分離し、隣接のチップに関して切断の行われるチップの境界で電気的に非活性の保護エリアを創造するものである。図１において、Ｎ形基板から出発して、第１の製造動作は、基板の上表面及び下表面から、深い拡散領域２と３を構成する。該拡散領域が結合して絶縁壁を構成する。
【０００３】
実務上は、ウェハーは２００μｍ以下の厚さとすることはできない。これ以下の厚さでは、製造工程中に容易に破壊されてしまう。従って、厚さ２１０−２４０μｍのウェハーに対して各拡散２及び３は例えば１２５μｍ貫通しなければならない。これにより中央部にまで十分にドープされた連続壁が構成される。これは高温で長時間の拡散、例えば１２８０℃で３００時間の拡散を必要とする。この操作はウェハーの他のドーピング操作の前にシリコンウェハーに対して行わなければならない。さもなければ、長時間の加熱処理の間に、基板に事前に行った注入の拡散が深くなりすぎる。
【０００４】
絶縁壁の構成後、所望の垂直素子、例えば図１のサイリスタが形成される。この目的のために、サイリスタのアノードに対応するＰ形領域４が基板の下表面の全体に形成され、同時に、サイリスタのカソードゲートに対応するＰ形領域５が基板の上表面の一部に形成される。次に、上側表面に、Ｎ＋拡散が行われて、領域５の中にカソード領域６が形成され、必要により、領域５と絶縁壁２の間に周辺チャネルストップリング７が形成される。
【０００５】
既に述べたとおり、ウェハーの全厚さは製造上の理由、特に機械的強度観点から決定される。さらに、Ｐ形領域４と５の特性（ドーピングレベルと拡散深さ）はサイリスタの所望の電気特性から決定される。実際には、領域４、５と基板１との間では急峻なドーピングフロントが必要で、それにより接合の特性が改善され、特に基板１と領域４の間の接合でＰＮＰトランジスタの良好な注入特性が得られる。
【０００６】
従って、図示のサイリスタでは、拡散４と５の深さが４０μｍでウェハーの厚さが２１０μｍならば、ＰＮ接合５−１と４−１の間には１３０μｍの厚さの基板領域が残る。周知のとおり、基板のこの領域はパワー素子のオフ状態の降伏電圧特性を与える。従って、この領域は十分に厚くなければならない。しかし、この領域が厚すぎるとパワー素子のオン状態の損失が増加する。パワー素子の降伏電圧として４００Ｖ程度が所望のときは、基板の前記領域の必要な厚さは８０μｍ程度である。しかし、製造工程の都合で１３０μｍの厚さとなってしまう。この問題を解決する方法は知られていない。例えば層４の厚さを増加するとこの層の接合形状が所望の電気条件を満足しなくなる危険がある。
【０００７】
より一般的には、絶縁壁で囲まれ裏表面が基板と反対のドーピング形である任意のパワー素子例えばパワートランジスタ又はＩＧＢＴトランジスタにも同じ問題が存在する。
【０００８】
【発明が解決しようとする課題】
本発明の目的は軽くドープされた電圧降伏層の厚さを最適化したパワー素子の新規な製造方法を提供することにある。
【０００９】
本発明はまた上記方法で製造された素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するための本発明の特徴は、第１の導電形でドープした基板（１０）の上表面に第２の導電形でドープしたエピタキシャル層（１１）を成長させ、該基板（１０）は前記エピタキシャル層（１１）より重くドープされ、前記エピタキシャル層はパワー素子の動作中に印加される最大電圧に耐える厚さを有し、前記エピタキシャル層にもうけられるトレンチにより形成される絶縁壁により少なくともひとつのパワー素子に対応する領域をシリコンウェハーの中に区切り、該トレンチを前記エピタキシャル層（１１）のドープより重くドープされたポリシリコンにより満たし、このトレンチから前記ポリシリコンのドープに対応するドーピングレベルの第１導電形のドーパントを拡散させるシリコンウェハーの上に垂直パワー素子を製造する方法にある。
【００１１】
好ましくは、前記トレンチは前記領域のための相互に接近した複数の開口（１３）で形成され、高いドーピングレベルの第１導電形のドーパントの拡散により合体する。
【００１３】
好ましくは、同じウェハーの上のチップの切断領域の両側に平行な絶縁壁が形成される。
【００１４】
本発明は更に第１の導電形でドープされる基板（１０）の上に形成される第２の導電形でドープされるエピタキシャル層（１１）を有するシリコンウェハーの上に形成され、該基板（１０）は前記エピタキシャル層（１１）より重くドープされ、パワー素子の周囲の絶縁壁が前記エピタキシャル層に形成され前記エピタキシャル層（１１）のドープより重くドープしたポリシリコンにより満たされるトレンチ又は孔と該トレンチ又は孔から拡がる拡散領域（１４）から形成される垂直パワー素子を特徴とする。
【００１５】
【発明の実施の形態】
本発明によると、パワー素子を構成するために、はじめに、比較的重くドープしたＰ形基板１０が、垂直パワー素子の降伏電圧層を構成する軽くドープしたＮ形層１１のエピタキシーにより形成される。ここでＰ形基板は下表面アノードを形成する。次に、絶縁壁を形成するために、本発明は、エピタキシャル層１１の厚さにほぼ交叉して素子を囲むトレンチ１３を形成し、このトレンチからドーパント１４を拡散する。例えば、トレンチを重くドープしたＰ形ポリシリコンで満たし熱拡散ステップを行う。拡散に必要な時間は、図１の絶縁壁の垂直の深い拡散に必要な時間に比べれば非常に短い。
【００１６】
本発明の別の実施例によると、トレンチの代わりに、拡散領域１４のための近接した開口つまり孔をもうける。拡散領域は開口から横方向にのび、合体して絶縁壁を形成する。開口の直径は例えば１−５μｍのオーダであり、開口の間隔は２−１０μｍである。
【００１７】
基板上面からの深い拡散による絶縁壁の形成はエピタキシャル基板の存在と両立しない。なぜなら、これは基板１０のドーパントのエピタキシャル層１１への新たな拡散をもたらし、これは層Ｎの残りの厚さを不確定にし、さらに、Ｎ形エピタキシャル層１１とＰ形基板１０の接合のフロントが非常に浅い傾斜をもってこの接合の注入特性が悪化するからである。
【００１８】
次に、所望の素子の形成のための拡散、例えばカソードゲート拡散５及びカソード及びチャネルリング拡散６及び７が従来通り形成される。好ましくは、絶縁壁の品質を改善するために、Ｐ形拡散５の形成と同時に、絶縁壁の高所に対応する領域１６に拡散を行って、絶縁壁の上表面のドーピングレベルを増加させる。
【００１９】
さらに、図２の実施例では第２の絶縁壁１７が第１の絶縁壁の外側に示されている。ウェハーのチップの分離のための切断は２つの絶縁壁の間で、例えば、１００μｍの距離で行われる。
【００２０】
本発明の別の利点によると、絶縁壁は、トレンチ又は開口から形成すると、深い拡散から形成するよりも、横方向の長さが非常に小さくなる。
【００２１】
種々の開口と絶縁壁の実施例が当業者に容易で、それらのうち米国特許出願０９／４２６８２２がここに参照されている。
【００２２】
さらに、図１と図２はサイリスタを例示する。もちろん、本発明は、下表面が降伏電圧層の導電形と反対の導電形である任意の垂直パワー素子、特に、パワートランジスタ及び絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に適用できる。本発明は降伏電圧層の厚さを、技術的制限と独立して、正確に所望の厚さにすることができる。
【００２３】
本明細書から当業者に容易な種々の変形が可能で、例えば、基板の前面にエピタキシャル層を形成した後に、ウェハーの裏表面をラップするステップをもうけてもよい。
【図面の簡単な説明】
【図１】従来の垂直パワー素子の断面を示す。
【図２】本発明による垂直パワー素子の断面を示す。
【符号の説明】
５  カソードゲート領域
６  カソード領域
７  周辺チャネルストップリング
１０  基板
１１  エピタキシャル層
１３、１７  トレンチ
１４  拡散領域
１６  絶縁壁の上表面
【図１】
0003687523.tif 000002
【図２】
0003687523.tif 000003