(57)【特許請求の範囲】
【請求項１】
主電源と負荷とを接続する電源供給経路に設けられたスイッチング素子と、
駆動用電源から電圧の供給を受けることにより動作可能となって前記スイッチング素子を駆動する駆動回路と、
前記主電源により動作するものであって、前記駆動用電源から前記駆動回路への電圧供給状態を検出し、前記駆動用電源からの電圧供給が停止されている期間、前記スイッチング素子をオフ状態に保持するオン防止回路とから構成され、
前記オン防止回路は、
前記駆動用電源から前記駆動回路への電圧供給状態に応じてオンとオフとが切り替わる第１のトランジスタと、
ベースまたはゲートが前記第１のトランジスタのコレクタまたはドレインに接続され、コレクタ・エミッタ間またはドレイン・ソース間が前記スイッチング素子の制御端子とグランドとの間に接続された第２のトランジスタと、
前記主電源と前記第２のトランジスタのベースまたはゲートとの間に接続された抵抗または定電流回路とから構成されていることを特徴とする出力回路。
【請求項２】
前記スイッチング素子のオフ駆動状態が持続した場合に、前記駆動用電源から前記駆動回路への電圧供給を停止する節電回路を備えていることを特徴とする請求項１記載の出力回路。
【請求項３】
前記オン防止回路は、前記駆動用電源から供給される電圧レベルに基づいて前記電圧供給状態を検出するように構成されていることを特徴とする請求項１または２記載の出力回路。
【請求項４】
前記オン防止回路は、前記駆動回路の出力状態に基づいて前記電圧供給状態を検出することを特徴とする請求項１または２記載の出力回路。
【請求項５】
前記オン防止回路は、前記節電回路の動作状態に基づいて前記電圧供給状態を検出することを特徴とする請求項２記載の出力回路。
【請求項６】
前記スイッチング素子は、前記電源供給経路において前記負荷に対するハイサイドスイッチとなるように接続されていることを特徴とする請求項１ないし５の何れかに記載の出力回路。
【請求項７】
前記スイッチング素子は、前記電源供給経路において前記負荷に対するロウサイドスイッチとなるように接続されていることを特徴とする請求項１ないし５の何れかに記載の出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主電源の電圧をスイッチング素子を介して負荷に出力する出力回路に関する。
【０００２】
【従来の技術】
例えば自動車において用いられる負荷（モータ、ソレノイド、ランプなど）は、バッテリ（主電源）から出力回路を介して電源供給されるようになっている。図７（ａ）は、この出力回路の電気的構成の一例を示している。すなわち、出力回路１は、ハイサイドスイッチとして動作するＮチャネル型のＭＯＳＦＥＴ２（スイッチング素子）を備えており、そのドレインはバッテリ（図示せず）の正側端子と接続されてバッテリ電圧ＶBATT（例えば１４Ｖ）が与えられるようになっている。ＭＯＳＦＥＴ２のソースと車体アースとの間には、負荷３が接続されている。
【０００３】
自動車において用いられる負荷３は電流容量の大きいものが多く、こうした負荷３に対してはバッテリと当該負荷３とを接続する電源供給経路４に車両用メインスイッチ（例えばイグニッションスイッチ：図示せず）を介在させないようになっている。これは、車両用メインスイッチの電流容量が比較的小さいことによる。
【０００４】
さらに、出力回路１は、バッテリからイグニッションスイッチを介して与えられる制御電圧ＶB を昇圧するチャージポンプ回路５と、指令信号ＳD に従ってＭＯＳＦＥＴ２を駆動する駆動回路６とを備えている。これらチャージポンプ回路５と駆動回路６とは、例えば一つのＩＣとして構成されている。このような構成では、イグニッションスイッチが「ＯＦＦ」の位置にある場合、チャージポンプ回路５および駆動回路６がバッテリから切り離されるので、これら回路に動作電流（暗電流）が流れることがなくなり、自動車を長期間にわたって使用しない場合であってもバッテリあがりを防止することができる。
【０００５】
また、上記構成に替えて、図７（ｂ）に示す出力回路７が用いられる場合もある。この出力回路７においては、チャージポンプ回路５の入力はイグニッションスイッチを介することなく直接バッテリに接続されており、さらに暗電流カット回路８が設けられている。この暗電流カット回路８は、ＭＯＳＦＥＴ２が所定時間以上継続してオフ状態とされる場合、チャージポンプ回路５および駆動回路６への電源供給をカットするものである。この出力回路７によっても、出力回路１と同様に暗電流に起因するバッテリあがりを防止できる。
【０００６】
【発明が解決しようとする課題】
イグニッションスイッチが「ＯＦＦ」の位置にある場合あるいは節電回路８が節電動作を行っている場合、駆動回路６には電源供給がなされないので、駆動回路６の出力状態はハイインピーダンスとなり、駆動回路６は実質的にＭＯＳＦＥＴ２のゲートから切り離された状態となる。この時、ＭＯＳＦＥＴ２のドレイン・ソース間にはバッテリ電圧ＶBATTが印加され続けている。
【０００７】
この状態であっても、通常は、ＭＯＳＦＥＴ２のゲート・ソース間に接続された抵抗９によりゲート電位はソース電位に固定されるので、ゲート・ソース間電圧は０ＶとなってＭＯＳＦＥＴ２はオフ状態を維持する。
【０００８】
しかしながら、例えばＭＯＳＦＥＴ２が前記ＩＣに内蔵されているものにおいて、その製造工程時にゲート・ドレイン間にパーティクルが付着したり露光時にパーティクルが存在すると、ゲート・ドレイン間の絶縁抵抗が低下してドレインからゲートに対しリーク電流が流れ易くなる。また、ＭＯＳＦＥＴ２が前記ＩＣに対して外付けされているものにおいても、その基板上に半田屑などの導電性異物が付着したり、基板の被水、基板の層間短絡などにより、ドレイン端子からゲート端子に対してリーク電流が流れ易くなる。図７（ａ）、（ｂ）においては、破線で示すリーク抵抗１０により、ゲート・ドレイン間の絶縁抵抗の低下を等価的に表している。また、これとは別の原因、例えばノイズが混入した場合においても、そのノイズによりゲートの電位が変動し易くなる。
【０００９】
こうした場合であっても、ゲート・ドレイン間のリーク電流やノイズに起因して流れる電流はゲート・ソース間に接続された抵抗９を通過するので、ＭＯＳＦＥＴ２の誤作動が防止されるようになっている。しかし、ＭＯＳＦＥＴ２をチャージポンプ回路５の出力電圧を用いて駆動する場合、チャージポンプ回路５からの駆動電流出力が小さいという事情があるため、抵抗９についてリーク電流やノイズに起因して流れる電流を十分に通過させるだけの低い抵抗値とすることができない。その結果、上記リーク電流などによりゲート・ソース間が上昇してしまう。そして、このリーク電流が大きい場合（つまりリーク抵抗１０の抵抗値が小さい場合）には、ゲート・ソース間電圧がＭＯＳＦＥＴ２のしきい値電圧ＶTHを超えるため、ＭＯＳＦＥＴ２がオンしてしまう。
【００１０】
図８は、出力回路１の各部の電圧波形を示すもので、上から順にバッテリ電圧ＶBATT、制御電圧ＶB 、指令信号ＳD 、ＭＯＳＦＥＴ２のゲート電圧、ＭＯＳＦＥＴ２のソース電圧を表している。この図８において、時刻ｔ４から時刻ｔ５までの期間でＭＯＳＦＥＴ２が非駆動状態となっており、上述したようにＭＯＳＦＥＴ２が断続的にオンしている。
【００１１】
この場合、ＭＯＳＦＥＴ２はその飽和領域でオンするので、ドレイン・ソース間電圧が大きい状態でドレイン電流が流れることになり、ＭＯＳＦＥＴ２には大きなドレイン損失が発生する。また、本来オフすべき負荷３に電流が流れるため、負荷３に対する制御精度が低下するといった問題も発生する。
【００１２】
本発明は、上記事情に鑑みてなされたもので、その目的は、駆動回路への電源供給が断たれた状態であっても、主電源に接続されたスイッチング素子を確実にオフ状態とすることができる出力回路を提供することにある。
【００１３】
【課題を解決するための手段】
請求項１に記載した手段によれば、駆動用電源から駆動回路に電圧が供給されている場合にあっては、駆動回路はスイッチング素子の制御端子に対してオン駆動またはオフ駆動するための電圧（または電流）を与える。そして、例えばオン駆動電圧が印加されると、スイッチング素子を介して負荷に対し主電源の電圧が出力され、オフ駆動電圧が印加されると、スイッチング素子は負荷に対して主電源の電圧を遮断するよう動作する。
【００１４】
一方、出力回路を非動作とするために駆動用電源から駆動回路への電圧供給が行われない場合にあっては、駆動回路は動作を停止する。この場合、駆動回路の出力状態は例えばハイインピーダンスになるので、駆動回路は、スイッチング素子を（オン駆動は勿論）オフ駆動できなくなる。しかし、この場合には駆動回路に代わりオン防止回路が制御端子に対してオフ駆動するための電圧（または電流）を与えるので、例えばスイッチング素子の端子間にリーク電流が流れ得るような場合あるいはノイズなどにより制御端子の電位変動が生じ得るような場合であっても、スイッチング素子を確実にオフ状態とすることができる。
【００１５】
その結果、出力回路を非動作とした場合において、負荷に流れる電流を確実に遮断でき、また、スイッチング素子が不十分に（つまりバイポーラトランジスタの場合には能動領域、ＦＥＴの場合には飽和領域で）オンすることによる素子損失の発生を防止することができる。
また、オン防止回路を構成する第１のトランジスタは、駆動用電源から駆動回路への電圧供給の有無によりオンとオフとが切り替わり、第２のトランジスタは、第１のトランジスタのオンオフ状態すなわち出力信号に基づいてスイッチング素子をオフ駆動する。このオン防止回路は、構成が簡単であって、消費電流が小さいという利点を有する。
さらに、第２のトランジスタを、主電源により動作する定電流回路によりバイアスした場合には、主電源の電圧レベルが変化するような場合であっても、第２のトランジスタは最適な状態にバイアスされる。また、第２のトランジスタを、主電源から抵抗を介してバイアスした場合、構成が簡単となる。
【００１６】
請求項２に記載した手段によれば、節電回路は、スイッチング素子のオフ駆動状態が持続した場合に駆動用電源から前記駆動回路への電圧供給を停止する。この節電機能は、例えば車両などにおいてバッテリあがりを防止するために設けられており、本出力回路は、こうした節電状態にある場合でもスイッチング素子を確実にオフ状態に保持することができる。
【００１７】
請求項３に記載した手段によれば、駆動用電源から駆動回路に供給される電圧レベルが、駆動回路がスイッチング素子をオフ駆動するのに不十分なレベルにまで低下した場合に、オン防止回路はその低下を検出してスイッチング素子をオフ駆動するようになる。
【００１８】
請求項４に記載した手段によれば、駆動用電源から駆動回路への電圧供給が停止されて、駆動回路の出力状態が非動作状態例えばハイインピーダンスとなった場合に、オン防止回路はその状態を検出してスイッチング素子をオフ駆動するようになる。
【００１９】
請求項５に記載した手段によれば、節電回路が駆動用電源から駆動回路への電圧供給を停止すると、オン防止回路はその節電状態を検出してスイッチング素子をオフ駆動するようになる。
【００２２】
請求項６、７に記載した手段によれば、スイッチング素子は、電源供給経路において負荷に対するハイサイドスイッチ、ロウサイドスイッチとして動作するので、何れか負荷の接続形態に適した出力回路形態を使用できる。
【００２３】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の出力回路を自動車に搭載された負荷に対して適用した第１の実施形態について、図１および図２を参照しながら説明する。
出力回路の電気的構成を示す図１において、出力回路２１は、負荷駆動用ＩＣ（図１において一点鎖線で示す）に内蔵されたチャージポンプ回路２２、駆動回路２３およびゲートシンク回路２４（オン防止回路に相当）と、負荷駆動用ＩＣが搭載された基板に半田付けされたＮチャネル型のＭＯＳＦＥＴ２５（スイッチング素子に相当）、抵抗２６およびツェナーダイオード２７とから構成されている。抵抗２６とツェナーダイオード２７とは、ＭＯＳＦＥＴ２５のゲート・ソース間に接続されている。
【００２４】
ＭＯＳＦＥＴ２５のドレインは、電源線２８を介して主電源たるバッテリ（図示せず）の正側端子に接続されており、常にバッテリ電圧ＶBATT（例えば１４Ｖ）が印加された状態とされている。また、ＭＯＳＦＥＴ２５のソースと車体アース２９（以下、アース２９と称す）との間には、負荷３０（モータ、ソレノイド、ランプなど）が接続されている。この構成により、ＭＯＳＦＥＴ２５は、負荷３０に対してハイサイドスイッチとして動作するようになっている。
【００２５】
バッテリの負側端子は車体にアースされており、バッテリの正側端子から電源線２８、ＭＯＳＦＥＴ２５、負荷３０、アース２９を介してバッテリの負側端子に至る経路が、本発明でいう電源供給経路に相当する。なお、電源線２８に車両用メインスイッチ例えばイグニッションスイッチ（図示せず）を介在させないのは、イグニッションスイッチの電流容量が比較的小さいことによる。
【００２６】
一方、負荷駆動用ＩＣには、バッテリの正側端子から前記イグニッションスイッチおよび電源線３１を介して制御電圧ＶB が与えられるようになっている。また、負荷駆動用ＩＣのグランド端子３２は、バッテリの負側端子に接続されている。このイグニッションスイッチを介して接続されたバッテリが、本発明でいう駆動用電源に相当する。
【００２７】
チャージポンプ回路２２は、駆動回路２３がハイサイドスイッチとしてのＭＯＳＦＥＴ２５を十分にオン駆動できるように、バッテリ電圧ＶBATTよりも少なくともそのゲート・ソース間電圧以上高い昇圧電圧ＶCPを生成するための回路である。このチャージポンプ回路２２は、具体的には図示しないが、多段に接続されたコンデンサおよびダイオードと発振回路とからなる周知の回路構成となっている。
【００２８】
駆動回路２３は、スイッチ回路２３ａ、チャージポンプ回路２２の出力端子とスイッチ回路２３ａとの間に接続された定電流回路２３ｂ、およびスイッチ回路２３ａとグランド端子３２との間に接続された定電流回路２３ｃから構成されている。スイッチ回路２３ａは、例えば図示しない他のＩＣに組み込まれたＣＰＵからの指令信号ＳD に従って、定電流回路２３ｂ側または定電流回路２３ｃ側に切り替わるようになっている。
【００２９】
本実施形態において特徴を有するゲートシンク回路２４は、エミッタ接地の回路形態を持つ２つのトランジスタ３３、３４（それぞれ第１のトランジスタ、第２のトランジスタに相当）を主体として以下のように構成されている。すなわち、トランジスタ３３のベースは、抵抗３５を介して電源線３１に接続されるとともに、抵抗３６を介してグランド端子３２に接続されている。また、そのコレクタは、トランジスタ３４のベースに接続されている。一方、トランジスタ３４のベースは、バイアス用の抵抗３７を介して電源線２８に接続されるとともに、抵抗３８を介してグランド端子３２に接続されている。また、そのコレクタは、抵抗３９を介してＭＯＳＦＥＴ２５のゲートに接続されている。なお、抵抗３８は必要に応じて接続すれば良い。また、ＭＯＳＦＥＴ２５のゲート・ドレイン間が完全に短絡した場合には、抵抗３９にバッテリ電圧ＶBATTがそのまま印加されるので、抵抗３９の抵抗値はその場合の抵抗損失を考慮して設定されている。
【００３０】
次に、本実施形態の作用について、出力回路２１の各部の電圧波形を示す図２を参照しながら説明する。図２に示す各波形は、上から順にバッテリ電圧ＶBATT、制御電圧ＶB 、ＣＰＵからの指令信号ＳD 、ＭＯＳＦＥＴ２５のゲート電圧、ＭＯＳＦＥＴ２５のソース電圧、トランジスタ３３のコレクタ電圧、トランジスタ３４のコレクタ電圧を表している。
【００３１】
まず、キーシリンダー（図示せず）に挿入したキーを「ＯＦＦ」位置から「ＡＣＣ」位置または「ＯＮ」位置にまで回動した場合（図２において時刻ｔ１１から時刻ｔ１４までの間）について説明する。この場合、イグニッションスイッチがオンとなり、バッテリから電源線３１を介して負荷駆動用ＩＣに制御電圧ＶB （１４Ｖ）が与えられる。この制御電圧ＶB が与えられると、チャージポンプ回路２２は昇圧動作を行って昇圧電圧ＶCPを生成する。
【００３２】
ＣＰＵからＨレベルのオン指令信号ＳD が入力されている期間（図２において時刻ｔ１１から時刻ｔ１２までの間および時刻ｔ１３から時刻ｔ１４までの間）において、駆動回路２３は、スイッチ回路２３ａを定電流回路２３ｂ側に切り替え、ＭＯＳＦＥＴ２５のゲート・ソース間に接続された抵抗２６に対して一定電流を流すように動作する。その結果、ＭＯＳＦＥＴ２５は、そのゲート電圧がほぼ昇圧電圧ＶCPになるよう駆動（オン駆動）され、ＭＯＳＦＥＴ２５は線形領域においてオン状態となる。このオン駆動状態においては、ＭＯＳＦＥＴ２５のドレイン・ソース間電圧ＶDSは十分に小さくなるので、出力回路２１は、ドレイン損失を小さく抑えつつ負荷３０に対してほぼバッテリ電圧ＶBATTに近い電圧（ＶBATT−ＶDS）を出力することができる。
【００３３】
これに対し、ＣＰＵからＬレベルのオフ指令信号ＳD が入力されている期間  （図２において時刻ｔ１２から時刻ｔ１３までの間）において、駆動回路２３は、スイッチ回路２３ａを定電流回路２３ｃ側に切り替え、ＭＯＳＦＥＴ２５のゲートからグランド端子３２に対し一定電流を流し出すように動作する。その結果、ＭＯＳＦＥＴ２５は、そのゲート電圧がほぼグランド電圧（０Ｖ）になるように駆動（オフ駆動）され、ＭＯＳＦＥＴ２５は確実にオフ状態となる。
【００３４】
また、ＣＰＵからの指令信号ＳD のレベルにかかわらず、ゲートシンク回路２４のトランジスタ３３はオンとなり、そのコレクタ電圧はほぼ０Ｖ（より正確には飽和電圧ＶCE(sat) ）になる。これに伴ってトランジスタ３４がオフとなる。その結果、ゲートシンク回路２４は、出力がハイインピーダンスとなって、ＭＯＳＦＥＴ２５のゲートから電気的に切り離された状態となる。つまり、ゲートシンク回路２４は、駆動回路２３によるＭＯＳＦＥＴ２５の駆動動作を妨げないようになっている。
【００３５】
続いて、自動車が使用されない場合などにおいて、キーシリンダーに挿入したキーが「ＯＦＦ」位置とされた場合（図２において時刻ｔ１４から時刻ｔ１５までの間）について説明する。この場合、イグニッションスイッチがオフ状態となり、電源線３１を介して負荷駆動用ＩＣに与えられる制御電圧ＶB は０Ｖとなる。この状態では、チャージポンプ回路２２は昇圧動作を停止する。また、駆動回路２３は、その定電流回路２３ｂ、２３ｃの動作が停止するために出力状態がハイインピーダンスとなって、ＭＯＳＦＥＴ２５を（オン駆動は勿論）オフ駆動することができなくなる。なお、イグニッションスイッチがオフ状態の場合、ＣＰＵからの指令信号ＳD はＬレベルとなっている。
【００３６】
一方、ゲートシンク回路２４にあっては、電源線３１の制御電圧ＶB が０Ｖになるのでトランジスタ３３にベース電流が供給されず、トランジスタ３３はオフする。これに伴って、電源線２８から抵抗３７を介してトランジスタ３４にベース電流が流れ、トランジスタ３４がオンする。その結果、ＭＯＳＦＥＴ２５のゲートには、抵抗３９およびトランジスタ３４のコレクタ・エミッタ間を介してほぼ０Ｖの電圧が与えられる。つまり、負荷駆動用ＩＣへの電圧供給が断たれた場合、ゲートシンク回路２４は駆動回路２３に代わってＭＯＳＦＥＴ２５をオフ駆動するようになる。
【００３７】
以上説明した出力回路２１を用いると以下の効果が得られる。
すなわち、「発明が解決しようとする課題」において説明したように、ＭＯＳＦＥＴ２５が搭載された基板上に半田屑などの導電性異物が付着したり、基板が被水したり、基板に層間短絡が存在すると、ゲート端子とドレイン端子との間の絶縁抵抗が低下し、これら端子間にリーク電流が流れ易くなる。また、自動車に搭載された他の機器などからの外来ノイズがある場合、そのノイズによる誘導を受けてゲートの電位が変動し易くなる。一般にチャージポンプ回路２２の出力電流能力は低いので、ＭＯＳＦＥＴ２５のゲート・ソース間に接続された抵抗２６の抵抗値を低くできず、上記リーク電流やノイズに起因する電流はＭＯＳＦＥＴ２５をオンさせるように作用してしまう。
【００３８】
これに対し、本実施形態の出力回路２１によれば、イグニッションスイッチがオフ状態とされ負荷駆動用ＩＣへの電圧供給が断たれた場合であっても、ゲートシンク回路２４によりＭＯＳＦＥＴ２５がオフ駆動されるので、上記リーク電流やノイズに起因する電流によりＭＯＳＦＥＴ２５がオンすることを極力防止することができる。
【００３９】
しかも、このゲートシンク回路２４において、ＭＯＳＦＥＴ２５をオフ駆動するトランジスタ３４は、バッテリ電圧ＶBATTによりバイアスされて動作するので、（負荷駆動用ＩＣへの電圧供給が断たれた場合において）ＭＯＳＦＥＴ２５にバッテリ電圧ＶBATTが印加されている限り常にＭＯＳＦＥＴ２５がオフ駆動されるようになる。
【００４０】
従って、イグニッションスイッチがオフされた場合、ＭＯＳＦＥＴ２５を確実にオフすることができ、負荷３０に流れる電流を確実に遮断することができる。これにより、従来構成において生じた問題すなわちＭＯＳＦＥＴ２５が飽和領域で不十分にオン状態となってドレイン損失が発生するといった事態も発生し得なくなる。
【００４１】
また、自動車が使用されない場合（イグニッションスイッチがオフされた場合）には、負荷駆動用ＩＣ内の回路のうちチャージポンプ回路２２および駆動回路２３の動作が停止し、ゲートシンク回路２４のみが動作する。しかも、ゲートシンク回路２４は、２つのトランジスタ３３、３４を主体とした簡単な回路構成となっており消費電流が小さい。このため、自動車が使用されない場合における出力回路２１の動作電流（暗電流）が小さくなり、バッテリ電圧ＶBATTが低下しにくくなっている。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について、出力回路の電気的構成を示す図３を参照しながら説明する。なお、図３において、図１と同一構成部分には同一符号を付して示し、ここでは異なる構成部分についてのみ説明する。
【００４３】
出力回路４０は、前記出力回路２１に対し、ゲートシンク回路の構成と負荷駆動用ＩＣへの電圧供給状態の検出方法とを異にする。すなわち、ゲートシンク回路４１（オン防止回路に相当）のトランジスタ３３のベースは、駆動回路２３の出力端子（つまりＭＯＳＦＥＴ２５のゲート）に接続されており、トランジスタ３４のベースは、バイアス用の定電流回路４２を介して電源線２８に接続されている。
【００４４】
この構成において、イグニッションスイッチ（図示せず）がオンとなり、バッテリ（図示せず）から電源線３１を介して負荷駆動用ＩＣに制御電圧ＶB が与えられると、駆動回路２３はＣＰＵからの指令信号ＳD に応じてスイッチ回路２３ａを切り替える。
【００４５】
指令信号ＳD がＨレベルの場合、定電流回路２３ｂの電流は、ＭＯＳＦＥＴ２５のゲート・ソース間の抵抗２６に流れるとともに、ゲートシンク回路４１のトランジスタ３３のベースに流れ込む。このため、ＭＯＳＦＥＴ２５がオンするとともに、トランジスタ３３がオン、トランジスタ３４がオフとなる。その結果、ゲートシンク回路４１は、その出力がハイインピーダンスとなって、ＭＯＳＦＥＴ２５のゲートから電気的に切り離された状態となる。
【００４６】
また、指令信号ＳD がＬレベルの場合、定電流回路２３ｃによりＭＯＳＦＥＴ２５がオフするとともに、トランジスタ３３がオフ、トランジスタ３４がオンとなる。従って、ＭＯＳＦＥＴ２５は、駆動回路２３とゲートシンク回路４１の両者によってオフ駆動されることになる。このように、負荷駆動用ＩＣに制御電圧ＶB が供給されている場合には、ゲートシンク回路４１は、駆動回路２３によるＭＯＳＦＥＴ２５の駆動動作を妨げないようになっている。
【００４７】
これに対し、イグニッションスイッチがオフとなり、電源線３１を介して負荷駆動用ＩＣに与えられる制御電圧ＶB が０Ｖになると、駆動回路２３の出力状態がハイインピーダンスとなって、ＭＯＳＦＥＴ２５をオフ駆動できなくなる。この場合には、ゲートシンク回路４１のトランジスタ３３にベース電流が流れないので、トランジスタ３３はオフとなる。これに伴って、トランジスタ３４のベースには定電流回路４２によりベース電流が供給され、トランジスタ３４はオンする。これにより、ＭＯＳＦＥＴ２５のゲートには、抵抗３９およびトランジスタ３４のコレクタ・エミッタ間を介してほぼ０Ｖの電圧が与えられる。つまり、負荷駆動用ＩＣへの電圧供給が断たれた場合、ゲートシンク回路４１は駆動回路２３に代わってＭＯＳＦＥＴ２５をオフ駆動するようになる。
【００４８】
以上述べた構成および作用により、本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、ゲートシンク回路４１のトランジスタ３４は、抵抗ではなく定電流回路４２によりバイアスされるので、バッテリ電圧ＶBATTが変動する場合であっても、トランジスタ３４は確実にオンしてＭＯＳＦＥＴ２５を十分にオフ駆動することができる。
【００４９】
（第３の実施形態）
図４には、本発明の第３の実施形態が示されており、以下これについて前記第１の実施形態と異なる部分についてのみ説明する。
図４に示される出力回路４３は、前記出力回路２１に対し、電源供給経路におけるＭＯＳＦＥＴ２５と負荷３０との接続形態が異なる。すなわち、負荷３０は、電源線２８とＭＯＳＦＥＴ２５のドレインとの間に接続されており、ＭＯＳＦＥＴ２５のソースはアースに接続されている。この構成によれば、ＭＯＳＦＥＴ２５は、負荷３０に対してロウサイドスイッチとして動作するようになり、前記出力回路２１において必要としていたチャージポンプ回路２２が不要となる。
本実施形態によっても、第１の実施形態と同様の作用および効果を得ることができる。
【００５０】
（第４の実施形態）
図５には、本発明の第４の実施形態が示されており、以下これについて前記第１の実施形態と異なる部分についてのみ説明する。
図５に示される出力回路４４は、前記出力回路２１に対し、ゲートシンク回路の構成が異なる。すなわち、出力回路４４のゲートシンク回路４５（オン防止回路に相当）は、前記出力回路２１のゲートシンク回路２４におけるトランジスタ３３、３４に替えて、Ｎチャネル型のＭＯＳＦＥＴ４６、４７（それぞれ第１のトランジスタ、第２のトランジスタに相当）を採用した構成となっている。
【００５１】
この構成によっても、第１の実施形態と同様の作用および効果を得ることができる。また、ゲートシンク回路４５にＭＯＳＦＥＴ４６、４７を採用したので、ゲートシンク回路４５の消費電流が一層低減し、自動車が使用されない場合（イグニッションスイッチがオフ状態とされた場合）におけるバッテリの電圧低下を一層抑制できる。
【００５２】
（第５の実施形態）
次に、前記第２の実施形態を変形した第５の実施形態について、出力回路の電気的構成を示す図６を参照しながら説明する。なお、図６において、図２と同一構成部分には同一符号を付して示し、ここでは異なる構成部分についてのみ説明する。
【００５３】
本実施形態は、前記第２の実施形態に対し、負荷駆動用ＩＣに対する電圧供給形態が異なる。すなわち、出力回路４８が組み込まれた負荷駆動用ＩＣには、図示しないバッテリ（本発明でいう主電源および駆動用電源に相当）の正側端子から電源線２８を介してバッテリ電圧ＶBATTが与えられるようになっている。この場合には、負荷駆動用ＩＣへの電圧供給経路にイグニッションスイッチ（図示せず）が介在しないので、それに代わる暗電流カット回路４９（節電回路に相当）が設けられている。
【００５４】
この暗電流カット回路４９は、電源線２８とチャージポンプ回路２２との間に接続されており、ＣＰＵ（図示せず）からの指令信号ＳD が所定時間以上継続してＬレベルにある状態（ＭＯＳＦＥＴ２５がオフ駆動されている状態）を検出すると、節電信号（図示せず）を出力し、節電状態に移行してチャージポンプ回路２２を電源線２８から切り離すようになっている。この節電状態においては、チャージポンプ回路２２は昇圧動作を停止する。また、駆動回路２３は、その出力状態がハイインピーダンスとなって、ＭＯＳＦＥＴ２５をオフ駆動することができなくなる。つまり、節電状態は、第２の実施形態においてイグニッションスイッチがオフされた状態と同様となる。
【００５５】
この出力回路４８によれば、自動車が使用されない場合などにおいてＭＯＳＦＥＴ２５が所定時間以上継続してオフ状態とされる場合、暗電流カット回路４９がチャージポンプ回路２２（ひいては駆動回路２３）への電圧供給を停止するので、チャージポンプ回路２２および駆動回路２３に流れる動作電流（暗電流）がカットされバッテリ電圧ＶBATTの低下を防止できる。
【００５６】
そして、この節電状態にあっては、第２の実施形態と同様の作用により、ゲートシンク回路４１が駆動回路２３に代わってＭＯＳＦＥＴ２５をオフ駆動するようになるので、本実施形態の出力回路４８によっても第２の実施形態と同様の効果が得られる。
【００５７】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態に示す出力回路においては、スイッチング素子としてＭＯＳＦＥＴ２５を使用したが、これに替えてＩＧＢＴ、バイポーラトランジスタなどを使用しても良い。この場合であっても、コレクタ・ゲート間やコレクタ・ベース間のリーク電流または誘導ノイズに起因してＭＯＳＦＥＴ２５がオンすることを防止できる。
【００５８】
各実施形態においてスイッチング素子にＰチャネル型のＭＯＳＦＥＴを採用し、それに伴ってチャージポンプ回路２２、駆動回路２３およびゲートシンク回路２４、４１、４５の構成を適宜変更した場合であっても、上述した各実施形態と同様の作用、効果を得ることができる。
【００５９】
各実施形態において、ＭＯＳＦＥＴ２５、抵抗２６およびツェナーダイオード２７は、負荷駆動用ＩＣに対して外付けされていたが、負荷駆動用ＩＣに内蔵された構成としても良い。この構成では、製造工程時にゲート・ドレイン間にパーティクルが付着したり露光時にパーティクルが存在すると、ゲート・ドレイン間の絶縁抵抗が低下してリーク電流が流れ易くなる場合がある。こうした場合であっても、各実施形態の出力回路２１、４０、４３、４４、４８によれば、リーク電流によりＭＯＳＦＥＴ２５がオンすることを防止できる。
【００６０】
チャージポンプ回路２２、駆動回路２３およびゲートシンク回路２４、４１、４５は負荷駆動用ＩＣ内に形成されていたが、ＩＣ化されていなくても良い。
各実施形態において、負荷駆動用ＩＣには制御電圧ＶB としてバッテリ電圧ＶBATTがイグニッションスイッチを介して（あるいは直接）供給されていたが、バッテリ電圧ＶBATTを定電圧化した電圧Ｖcc（例えば５Ｖ）が供給されるように構成しても良い。
【００６１】
各実施形態に示す出力回路は、自動車に搭載されたバッテリ（主電源）の電圧ＶBATTを負荷３０に対して出力するように構成されていたが、これら主電源や負荷は自動車に搭載されたものに限定されない。
【００６２】
第１の実施形態ではＭＯＳＦＥＴ２５がハイサイドスイッチとなるよう接続され、第３の実施形態ではＭＯＳＦＥＴ２５がロウサイドスイッチとなるよう接続さている。このように、本発明の出力回路は、スイッチング素子がハイサイドスイッチとロウサイドスイッチの何れの形態であっても適用できるので、第２、第４、第５の各実施形態において負荷３０を電源線２８とＭＯＳＦＥＴ２５のドレインとの間に接続した回路構成としても良い。
【００６３】
第１、第３、第４の各実施形態ではトランジスタ３４（ＭＯＳＦＥＴ４７）は電源線２８から抵抗３７を介してバイアスされているが、定電流回路によりバイアスされる構成としても良い。また、第２、第５の各実施形態ではＭＯＳＦＥＴ２５が定電流回路４２によりバイアスされているが、電源線２８から抵抗を介してバイアスされる構成としても良い。
【００６４】
第２、第３、第５の各実施形態において、第１、第２のトランジスタとしてバイポーラトランジスタ３３、３４に替えてＭＯＳＦＥＴを用いても良い。
第５の実施形態において、ゲートシンク回路４１は、駆動回路２３の出力状態に基づいて駆動回路２３への電圧供給が停止されたかどうかを検出するが、節電状態に移行したことを示す節電信号に基づいて検出するようにしても良い。また、暗電流カット回路４９は、ＣＰＵからの節電信号に基づいて節電状態に移行するようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す出力回路の電気的構成図
【図２】出力回路における各部の電圧波形図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】本発明の第３の実施形態を示す図１相当図
【図５】本発明の第４の実施形態を示す図１相当図
【図６】本発明の第５の実施形態を示す図１相当図
【図７】従来技術を示す図１相当図
【図８】図２相当図
【符号の説明】
４８は出力回路、２３は駆動回路、２４、４１、４５はゲートシンク回路（オン防止回路）、２５はＭＯＳＦＥＴ（スイッチング素子）、３０は負荷、３３はトランジスタ（第１のトランジスタ）、３４はトランジスタ（第２のトランジスタ）、３７は抵抗、４２は定電流回路、４６はＭＯＳＦＥＴ（第１のトランジスタ）、４７はＭＯＳＦＥＴ（第２のトランジスタ）、４９は暗電流カット回路（節電回路）である。
【図１】
0003643298.tif 000002
【図２】
0003643298.tif 000003
【図３】
0003643298.tif 000004
【図４】
0003643298.tif 000005
【図５】
0003643298.tif 000006
【図６】
0003643298.tif 000007
【図７】
0003643298.tif 000008
【図８】
0003643298.tif 000009