(57)【特許請求の範囲】
【請求項１】
同一のデバイスに転写される、互いに異なるマスクパターンが形成された複数のリソグラフィ用のマスク領域を含み、
すべての前記マスク領域のマスクパターンは同一の荷電粒子線露光手段により描画され、
前記各マスク領域のマスクパターンは複数の偏向領域に分割されて描画され、
前記偏向領域は前記荷電粒子線露光手段と前記マスク領域の相対位置を変化させずに、前記マスク領域に入射する荷電粒子線を偏向させ、前記マスク領域上にマスクパターンの一部を描画できる範囲であり、
前記各マスク領域の任意の偏向領域内のマスクパターンは、他のマスク領域のそれぞれ一つの偏向領域内のマスクパターンと、デバイス上の同一の領域内に転写されるように、前記偏向領域が分割されており、
前記偏向領域内のマスクパターンの位置ずれの分布が、前記マスク領域内の他の偏向領域内および他のマスク領域の偏向領域内のマスクパターンの位置ずれの分布とほぼ一致する
マスク。
【請求項２】
前記荷電粒子線は電子線である
請求項１記載のマスク。
【請求項３】
前記各マスク領域のマスクパターンは、異なるデバイス要素のパターンである
請求項１記載のマスク。
【請求項４】
前記各マスク領域のマスクパターンは、同一のデバイス要素を形成するための相補分割パターンである
請求項１記載のマスク。
【請求項５】
前記マスクはステンシルマスクである
請求項１記載のマスク。
【請求項６】
複数の前記マスク領域が同一のマスク上に形成されている
請求項１記載のマスク。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リソグラフィ等に用いられるマスクに関する。
【０００２】
【従来の技術】
一般に、半導体集積回路デバイスの製造においては、複数のマスクを用いて各デバイス要素（例えばトレンチ層、ゲート層、コンタクト層、配線層等）のパターンがウェハ上に露光される。この露光技術はリソグラフィと呼ばれ、フォトリソグラフィ、Ｘ線リソグラフィ、ＬＥＥＰＬ（低加速電子線等倍近接露光技術low energy electron-beam proximity projection lithography,非特許文献１参照）、ＥＢ（electron beam)ステッパー、イオンビームリソグラフィ等、様々なリソグラフィが開発されている。いずれのリソグラフィにおいても、露光用マスクは一般に電子線露光技術を用いて作成される。
【０００３】
マスクパターンの描画に用いられる電子線露光装置は、偏向領域（偏向器により電子線を必要な精度で偏向できる領域）が最大でも数ｍｍ程度である。したがって、マスクを複数の偏向領域に分割し、偏向領域間でステージを駆動して、マスクにマスクパターンを描画するための露光が行われる。
【０００４】
【非特許文献１】
J. Vac. Sci. Technol. B 17(6), 1999
【０００５】
【発明が解決しようとする課題】
しかしながら、偏向領域内では偏向器の収差の影響で、偏向歪みと呼ばれるビームの位置ずれが発生する。あるデバイス用の複数のマスクにマスクパターンを形成する際に、マスク間で偏向領域の分割の仕方が異なると、各マスクに形成されたパターンのウェハ上での合わせ精度が低下する。
【０００６】
図１２を参照して、一例を説明する。図１２（ａ）のマスクＡおよび図１２（ｂ）のマスクＢは同一のデバイス用のマスクを示し、マスクＡとマスクＢには異なるデバイス要素のパターンが形成されている。マスクＡのパターンとマスクＢのパターンはデバイス上で重ね合わせられる。マスクＡとマスクＢのパターンは、同一の電子線露光装置を用いて描画されるものとする。
【０００７】
図１２（ａ）ではマスクＡが４×４個の偏向領域４１ａに分割され、図１２（ｂ）ではマスクＢが５×６個の偏向領域４１ｂに分割されている。マスクパターン描画用の電子線露光装置に偏向歪みがなければ、図１２（ａ）および（ｂ）の各偏向領域４１ａ、４１ｂは矩形または正方形となるが、実際には偏向歪みによって各偏向領域４１ａ、４１ｂが歪んだ形状となる。これに伴い、偏向領域４１ａ、４１ｂ内のパターンも歪む。
【０００８】
偏向領域の変形は電子線露光装置の偏向器の特性を反映しているため、マスクＡとマスクＢでは偏向領域の変形の方向に共通した傾向が見られる。しかしながら、マスクＡとマスクＢでは分割された偏向領域の大きさが異なるため、マスクＡ上のある１点でのパターンの変位と、マスクＢ上の同じ点（デバイス上で本来重なる点）でのパターンの変位は一致しない。
【０００９】
したがって、パターンの変位が各マスク内でばらつくだけでなく、マスク間でもばらつくことになる。このようなマスクＡ、Ｂを用いてウェハ上に各デバイス要素のパターンを転写すると、デバイス要素間の重ね合わせ精度を十分に確保できない。
【００１０】
図１３を参照して、他の一例を説明する。例えば、２ｋｅＶ程度の低加速電子線を用いるリソグラフィでは、電子線がマスクの薄膜（メンブレン）材料を透過しないため、メンブレンに所定のパターンで孔が形成されたマスク（ステンシルマスク）が用いられる。
【００１１】
ステンシルマスクでは、ドーナツ状のパターンの中央部分が支持されなかったり、特定のパターンを形成するとメンブレンに局所的な応力集中が起こり、マスクの機械的強度が低下したりする。そこで、所望のパターンが相補的に分割され、相補マスクが形成される。
【００１２】
図１３（ａ）および（ｂ）は一対の相補マスクＡ、Ｂを示し、相補マスクＡと相補マスクＢには互いに異なる相補分割パターンが形成されている。ステンシルマスクに形成される相補分割パターンは、あるデバイス要素のパターンを相補分割したものであり、デバイス上でつなぎ合わされる。相補マスクＡと相補マスクＢのパターンは、同一の電子線露光装置を用いて描画されるものとする。
【００１３】
図１３（ａ）と図１３（ｂ）では一つの偏向領域４２ａ、４２ｂの大きさは等しいが、分割される位置が異なっている。図１３（ａ）および（ｂ）と同様に、偏向歪みによって各偏向領域４２ａ、４２ｂは歪んだ形状となる。これに伴い、偏向領域４２ａ、４２ｂ内のパターンも歪む。
【００１４】
相補マスクＡ上のある１点でのパターンの変位と、相補マスクＢ上の同じ点でのパターンの変位は一致しない。パターンの変位が各相補マスク内および相補マスク間でばらつくため、多重露光を行っても相補分割パターンのつなぎ合わせ精度を十分に確保できない。また、各デバイス要素のパターンをこのような相補分割により転写した場合、デバイス要素間の重ね合わせ精度も著しく低下する。
【００１５】
図１２に示すように、デバイス要素間でパターンの合わせ精度が低下する場合も、図１３に示すように、デバイス要素内およびデバイス要素間でパターンの合わせ精度が低下する場合も、いずれも接続不良や短絡等が起こる要因となり、半導体装置の歩留りが低下する。
【００１６】
パターンの合わせ精度が低い場合、パターンの微細化が困難であり、半導体装置を高集積化することができない。上記のような問題は、複数枚のマスクを用いる場合だけでなく、同一のマスク内に複数の領域（マスク領域）を設ける場合にも、同様に発生する。
【００１７】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、複数のマスクまたは同一のマスク上の異なる領域に描画されたマスクパターンの重ね合わせ精度を高くできるマスクを提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、本発明のマスクは、同一のデバイスに転写される、互いに異なるマスクパターンが形成されたリソグラフィ用の複数のマスク領域を含み、すべての前記マスク領域のマスクパターンは同一の荷電粒子線露光手段により描画され、各マスク領域のマスクパターンは複数の偏向領域に分割されて描画され、前記偏向領域は前記荷電粒子線露光手段と前記マスク領域の相対位置を変化させずに、前記マスク領域に入射する荷電粒子線を偏向させ、前記マスク領域上にマスクパターンの一部を描画できる範囲であり、各マスク領域の任意の偏向領域内のマスクパターンは、他のマスク領域のそれぞれ一つの偏向領域内のマスクパターンと、デバイス上の同一の領域内に転写されるように、前記偏向領域が分割されており、前記偏向領域内のマスクパターンの位置ずれの分布が、前記マスク領域内の他の偏向領域内および他のマスク領域の偏向領域内のマスクパターンの位置ずれの分布とほぼ一致することを特徴とする。
【００１９】
これにより、荷電粒子線露光手段の偏向器に依存した偏向歪みを、マスク領域間で整合させることが可能となり、マスク領域間でのパターンの合わせ精度を高くすることができる。
また、前記偏向領域内のマスクパターンの位置ずれの分布が、前記マスク領域内の他の偏向領域内および他のマスク領域の偏向領域内のマスクパターンの位置ずれの分布とほぼ一致する。同一の荷電粒子線露光手段によりマスクパターンを描画した場合、偏向領域内のマスクパターンの位置ずれには共通の傾向が見られる。本発明によれば、偏向歪みをマスク領域間で整合させることができるため、マスク領域間でのパターンの合わせ精度が向上する。
【００２０】
好適には、前記荷電粒子線は電子線である。電子線露光手段によれば、微細なマスクパターンを容易に描画できる。
【００２１】
好適には、各マスク領域のマスクパターンは、異なるデバイス要素のパターンである。例えば、あるマスク領域にデバイス要素の一つであるゲート層のマスクパターンが描画され、他のマスク領域に他のデバイス要素であるコンタクト層のパターンが描画される場合、これらのマスク領域間で偏向歪みが一致するため、ゲート層とコンタクト層のパターンの合わせ精度が高くなる。デバイス要素の他の例としては、トレンチ層や配線層等が挙げられ、マスク領域に形成されるデバイス要素は限定されない。
【００２２】
あるいは、好適には、各マスク領域のマスクパターンは、同一のデバイス要素を形成するための相補分割パターンである。例えば、デバイス要素の一つであるゲート層のパターンが分割され、複数のマスク領域に描画される場合に、マスク領域間で偏向歪みが一致する。したがって、相補分割パターンの合わせ精度が向上する。
【００２３】
好適には、前記マスクはステンシルマスクである。例えばＬＥＥＰＬ等の電子線転写型リソグラフィに用いられるマスクにも本発明を適用できる。
好適には、複数の前記マスク領域が同一のマスク上に形成されている。同一のマスク上に複数のマスク領域が形成される場合、これらのマスク領域に形成されるパターンは、異なるデバイス要素のパターンであっても、同一のデバイス要素を形成するための相補分割パターンであっても、いずれでもよい。
【００２４】
異なるデバイス要素を形成するためのマスクはパターンのみ異なり、マスク製造プロセスは共通する。したがって、異なるデバイス要素のパターンを同一のマスク上の異なるマスク領域に配置すれば、デバイス要素ごとにマスクを作製する場合に比較して、マスク材料を削減でき、マスク製造の省力化と低コスト化が可能となる。
【００２５】
一方、同一のマスク上の複数のマスク領域に同一のデバイス要素を形成するための相補分割パターンを配置した場合は、相補分割パターンの多重露光において、マスクを交換する必要がなく、マスクと露光対象物（ウェハ等）との相対位置を変化させるのみで多重露光が可能となる。したがって、半導体装置の量産をより高速化できる。また、複数枚の相補マスクを製造する場合に比較して、マスク材料を削減でき、マスク製造の省力化と低コスト化も可能となる。
【００３０】
【発明の実施の形態】
以下に、本発明のマスク、半導体装置の製造方法および半導体装置の実施の形態について、図面を参照して説明する。
（実施形態１）
図１（ａ）はリソグラフィに用いられるマスク領域１を示す平面図であり、図１（ｂ）は図１（ａ）のマスク領域１を複数の偏向領域２に分割した状態を示す平面図である。マスク領域１にはデバイス要素（例えばトレンチ層、ゲート層、コンタクト層、配線層等）のパターンが形成される。
【００３１】
リソグラフィにおいて、マスク領域１の一部を選択的に透過する露光用ビームにより、ウェハ上にマスクパターンが転写される。マスク領域１に照射される露光用ビームは、紫外線、Ｘ線、電子線、イオンビーム等のいずれでもよく、限定されない。
【００３２】
また、マスク領域１は露光用ビームを透過させる基材上の一部に、露光用ビームを遮断する膜が形成された構造であっても、露光用ビームを遮断する基材に貫通孔が設けられた構造であっても、いずれでもよい。前者の例としては、フォトリソグラフィに用いられるフォトマスクや、例えば数１０ｋｅＶ以上の高加速電子線を用いるリソグラフィに用いられるメンブレンマスクが挙げられる。後者の例としては、前述したＬＥＥＰＬやＥＢステッパー等に用いられるステンシルマスクが挙げられる。
【００３３】
いずれの場合もマスクパターンは、マスク領域１上に塗布されたレジストに、通常、電子線でパターンを描画し、レジストをマスクとしてマスク領域１の一部に加工を行うことにより形成される。電子線露光装置では、偏向器により電子線を偏向させてマスクパターンが描画される。偏向領域２は、偏向器により電子線を必要な精度で偏向できる領域であり、最大でも数ｍｍ程度である。通常、マスク領域１は偏向領域２よりも明らかに大きいため、マスク領域１は複数の偏向領域２に分割され、偏向領域２ごとにマスクパターンが描画される。
【００３４】
なお、本発明の実施形態のマスクは複数のマスク領域を有するが、これらのマスク領域は複数のマスクに別個に形成されていても、単一のマスク内の異なる領域に形成されていても、いずれでもよい。本実施形態では、１枚当り１つのマスク領域を有するマスクを２枚作製する例について説明する。
【００３５】
図２（ａ）および（ｂ）は同一のデバイス用のマスク領域を示し、マスク領域Ａとマスク領域Ｂには異なるデバイス要素のパターンが形成されている。マスク領域Ａのパターンとマスク領域Ｂのパターンはデバイス上で重ね合わせられる。マスク領域Ａとマスク領域Ｂのパターンは、同一の電子線露光装置を用いて描画されるものとする。
【００３６】
ここでは、説明を簡単にするため、同一のデバイス用の２枚のマスクの一方にマスク領域Ａを設け、他方にマスク領域Ｂを設ける例を示したが、３枚以上のマスクにそれぞれ１個のマスク領域を設ける場合に本発明を適用してもよい。本発明によれば、マスク間のパターンの合わせ精度を高くすることができるため、本発明を適用するマスク枚数が多いほど、デバイス要素間の合わせ精度を高くする効果が大きくなる。
【００３７】
図２（ａ）ではマスク領域Ａが４×４個の偏向領域２ａに分割され、図２（ｂ）ではマスク領域Ｂが同じ位置で４×４個の偏向領域２ｂに分割されている。マスクパターン描画用の電子線露光装置に偏向歪みがなければ、図２（ａ）および（ｂ）の各偏向領域２ａ、２ｂは図１（ｂ）に示すように矩形または正方形となる。しかしながら、実際には偏向歪みによって各偏向領域２ａ、２ｂは図２（ａ）および（ｂ）に示すように歪んだ形状となる。これに伴い、偏向領域２ａ、２ｂ内のパターンも歪む。
【００３８】
偏向領域の変形は電子線露光装置の偏向器の特性を反映しているため、マスク領域Ａとマスク領域Ｂでは偏向領域の変形の方向やパターン変位の分布等に共通した傾向が見られる。マスク領域Ａとマスク領域Ｂでは偏向領域の分割の仕方が同じため、マスク領域Ａ上のある１点でのパターンの変位と、マスク領域Ｂ上の同じ点（デバイス上で本来重なる点）でのパターンの変位は一致しやすい。
【００３９】
各偏向領域内にはパターンの変位が大きい箇所と、パターンの変位が小さい箇所が分布するが、マスク領域Ａとマスク領域Ｂの間で歪みの傾向が一致する。このようなマスク領域Ａ、Ｂを用いてウェハ上にデバイス要素のパターンを転写すると、デバイス要素間でパターンの合わせ精度を高くすることができる。
【００４０】
本実施形態の半導体装置の製造方法によれば、マスク領域Ａを用いたリソグラフィによりデバイス要素（例えばトレンチ層、ゲート層、コンタクト層、配線層等）の一つのパターンを転写し、マスク領域Ｂを用いたリソグラフィにより他のデバイス要素のパターンを転写する。これにより、層間でのパターンの合わせ精度が高くなり、例えば接続不良や短絡等が低減される。したがって、半導体装置の歩留りを向上させることができる。
【００４１】
（実施形態２）
図３（ａ）および（ｂ）は一対の相補マスクの一方に設けられるマスク領域Ａと、他方に設けられるマスク領域Ｂを示す。以下、これらを相補マスク領域Ａ、Ｂとする。相補マスク領域Ａと相補マスク領域Ｂには互いに異なる相補分割パターンが形成される。ステンシルマスクに形成される相補分割パターンは、あるデバイス要素のパターンを相補分割したものであり、デバイス上でつなぎ合わされる。相補マスク領域Ａと相補マスク領域Ｂのパターンは、同一の電子線露光装置を用いて描画されるものとする。
【００４２】
相補マスク領域Ａ、Ｂが設けられる一対の相補マスクは、例えば低加速電子線転写型リソグラフィ用のステンシルマスクとする。あるいは、高加速電子線転写型リソグラフィやイオンビームリソグラフィ等、他の荷電粒子線リソグラフィ用のステンシルマスクであってもよい。
【００４３】
ステンシルマスクの場合、例えばドーナツ状パターン等、特定のパターンの転写に相補マスクが必須となる。ステンシルマスクでドーナツ状パターンを形成すると、パターンで囲まれた中央部が支持されない。また、例えば一方向に長いパターンはメンブレンの内部応力等の影響により歪み、パターンの位置精度が低下する。
【００４４】
これらの問題が起きるパターンは分割され、複数のマスク領域（相補マスク）に形成される。相補マスクを用いて多重露光を行うことにより、相補的にパターンが転写される（相補分割）。ここで、相補マスクとは、デバイス上のある区画内のパターンを分割したパターンが振り分けられて形成されるマスクをいう。各相補マスクを重ね合わせたとき、区画内の分割前のパターンが復元される。
【００４５】
図３（ａ）では相補マスク領域Ａが４×４個の偏向領域３ａに分割され、図３（ｂ）では相補マスク領域Ｂが同じ位置で４×４個の偏向領域３ｂに分割されている。相補マスク領域Ａ、Ｂは偏向領域の分割の仕方が同じため、相補マスク領域Ａ上のある１点でのパターンの変位と、相補マスク領域Ｂ上の同じ点でのパターンの変位は一致しやすい。
【００４６】
これらのマスク間では歪みの傾向や分布がほぼ一致する。したがって、このような相補マスク領域Ａ、Ｂが形成された２枚の相補マスクを用いてウェハ上にある一つのデバイス要素のパターンを転写すると、相補分割パターン間でのつなぎ合わせ精度を高くすることができる。
【００４７】
本実施形態の半導体装置の製造方法によれば、まず、相補マスク領域Ａが設けられた一方の相補マスクを用いて露光を行い、一方の相補分割パターンを転写する。次に、相補マスク領域Ｂが設けられた他方の相補マスクを用いて露光を行い、他方の相補分割パターンを転写する。これにより、相補分割パターンのつなぎ合わせ精度が高くなり、例えば接続不良や短絡等が低減される。したがって、半導体装置の歩留りを向上させることができる。
【００４８】
（実施形態３）
本実施形態では、同一のマスク内に複数のマスク領域が設けられる例を説明する。図４は本実施形態で用いるステンシルマスク１１の平面図であり、ステンシルマスク１１はＬＥＥＰＬに好適に用いられる。図５は図４のステンシルマスク１１の断面図であり、図６は図４のステンシルマスク１１の一部を示す斜視図である。
【００４９】
図４〜図６に示すように、ステンシルマスク１１は支持枠１２と、それに囲まれたメンブレン１３を有する。メンブレン１３の一部には、メンブレン１３を支持する梁状の補強部（以下、梁１４とする。）が形成されている。梁１４で囲まれた部分のメンブレン１３（以下、パターン形成領域１５とする。）に、所定のパターンで開口部１６が形成される。通常、開口部１６は梁１４の近傍を避けて、図６に示すパターン形成領域１５内の点線よりも内側に形成される。
【００５０】
なお、パターン形成領域１５の一部には開口部１６の他に、マスク側アライメントマークも形成される。ステンシルマスク１１を用いてウェハ上に露光を行う際には、ウェハに設けられたウェハ側アライメントマークの位置と、ステンシルマスク１１に設けられたマスク側アライメントマークの位置を検出して、ステンシルマスク１１とウェハのアライメントが行われる。
【００５１】
ステンシルマスク１１の支持枠１２および梁１４は、例えばシリコンウェハの一部をエッチングにより除去した残りの部分である。シリコンウェハを除去した部分がパターン形成領域１５となる。図５に示す補助層１７は必ずしも設ける必要はないが、例えばシリコンウェハにエッチングを行って支持枠１２および梁１４を形成する工程や、パターン形成領域１５のメンブレン１３にエッチングを行って開口部１６を形成する工程で、補助層１７はエッチングストッパー層として用いられる。補助層１７として、他の機能を有する層が形成されていてもよい。
【００５２】
上記のステンシルマスク１１の構造は図４〜図６に示す構造に限定されず、例えばメンブレン１３が複数の層を有する構造であってもよい。また、梁１４の配置は図４〜図６に示す例に限定されず、例えばストライプ状に梁が配置されていてもよい。
【００５３】
図７は、図４〜図６のステンシルマスク１１に設けられるマスク領域１Ａ〜１Ｄを示す平面図である。マスク領域１Ａ〜１Ｄには相補分割パターンが形成され、マスク領域１Ａ〜１Ｄに形成されたパターンを露光対象物の同一の領域に重ねて露光することにより、露光対象物に所望のパターンが相補的に転写される。
【００５４】
図４〜図６で梁１４が形成されている部分にはパターンを配置できないが、図４に示すように、各マスク領域の梁１４は互いに異なる位相で形成されている。具体的には、あるマスク領域で梁１４が配置される部分が、他の少なくとも２つのマスク領域でパターン形成領域１５となるように、４つのマスク領域１Ａ〜１Ｄ内の梁１４が配置されている。
【００５５】
図８はＬＥＥＰＬで用いられる電子線露光装置の一例を示す概略図である。図８の露光装置２０は、電子線２１を生成する電子銃２２の他、アパーチャー２３、コンデンサレンズ２４、一対のメインデフレクター２５、２６および一対の微調整用デフレクター２７、２８を有する。
【００５６】
アパーチャー２３は電子線２１を制限する。コンデンサレンズ２４は電子線２１を平行なビームにする。メインデフレクター２５、２６および微調整用デフレクター２７、２８は偏向コイルであり、メインデフレクター２５、２６は電子線２１がステンシルマスク１１の表面に対して基本的に垂直に入射するように、電子線２１を偏向させる。
【００５７】
図８の電子線２１ａ〜２１ｃは、ステンシルマスク１１を走査する電子線２１が、ステンシルマスク１１上の各位置にほぼ垂直に入射する様子を示し、電子線２１ａ〜２１ｃがステンシルマスク１１に同時に入射することを示すものではない。
【００５８】
微調整用デフレクター２７、２８は電子線２１がステンシルマスク１１の表面に対して垂直に、または垂直からわずかに傾いて入射するように、電子線２１を偏向させる。電子線２１の入射角は、ステンシルマスク１１上の所定のパターンで形成された開口部１６の位置等に応じて最適化する。電子線２１の入射角は最大でも７〜１０ｍｒａｄ程度である。
【００５９】
ステンシルマスク１１を走査する電子線のエネルギーは数ｋｅＶ〜数１０ｋｅＶ、例えば２ｋｅＶである。開口部１６を通過する電子線により、ウェハ２９上のレジスト３０にステンシルマスク１１のパターンが転写される。ステンシルマスク１１はウェハ２９との間隔が数１０μｍ程度となるように、ウェハ２９の直上に設置される。
【００６０】
上記のような露光装置２０において、ステンシルマスク１１とウェハ２９上のレジスト３０とを対向させ、マスク領域１Ａ〜１Ｄ（図７参照）のパターンを露光した後、ステンシルマスク１１に対してウェハ２９をマスク領域１つ分、平行に移動させる。これにより、直前に１つのマスク領域が露光された部分は、他のマスク領域と対向する。このように、露光とウェハ２９の移動を繰り返すことにより、４つのマスク領域１Ａ〜１Ｄを同一の箇所に重ねて露光することができる。
【００６１】
上記の露光に用いられるステンシルマスク１１の作製において、図５に示す開口部１６をパターン形成領域１５に形成する際には、パターン形成領域１５上に塗布されたレジストに電子線で所定のパターンが描画される。レジストの現像により得られたレジストパターンをマスクとして、パターン形成領域１５にドライエッチングが行われる。この電子線描画は、各マスク領域１Ａ〜１Ｄをそれぞれ複数の偏向領域に分割して行われる。このとき、各マスク領域１Ａ〜１Ｄを同じ位置（デバイス上で重なる位置）で、同数の偏向領域に分割する。
【００６２】
偏向領域内では偏向器の収差の影響で、偏向歪みと呼ばれるビームの位置ずれが発生する。マスク領域１Ａ〜１Ｄを同じ分割の仕方で複数の偏向領域に分割すれば、マスク領域１Ａ〜１Ｄの同じ位置（デバイス上で重なる位置）での偏向歪みは一致する。マスク領域１Ａ〜１Ｄに形成されている相補分割パターンは、４つのマスク領域１Ａ〜１Ｄの露光によりデバイス上でつなぎ合わされるが、マスク領域１Ａ〜１Ｄの間で偏向歪みが共通するため、相補分割パターンのつなぎ合わせ精度を高くすることができる。
【００６３】
図９は、上記のようなＬＥＥＰＬによるパターンの露光を含む工程によって製造される半導体装置の一部を示す平面図の例である。図９はＭＯＳトランジスタの一例であり、チップ３１に活性領域３２が形成され、活性領域３２の周囲に素子分離領域３３が形成されている。活性領域３２は所定の導電性を有し、素子分離領域３３は活性領域３２と隣接する活性領域（不図示）との間を電気的に絶縁する。活性領域３２上に、多結晶シリコンやシリサイド等からなるゲート電極３４ａ〜３４ｃが、それぞれゲート長Ｌａ〜Ｌｃで形成されている。
【００６４】
これらのゲート電極３４ａ〜３４ｃは１つのデバイス要素として、パターンが形成される。具体的には、ゲート電極３４ａ〜３４ｃを含むゲート層のパターンが相補分割され、相補分割パターンが図７のマスク領域１Ａ〜１Ｄに形成される。例えば、図１０（ａ）に示すように、ゲート電極３４ａが直線Ａの位置で相補分割される。
【００６５】
この場合、相補分割された一方のパターン３４ａ（１）が１つのマスク領域に形成され、他方のパターン３４ａ（２）が他の１つのマスク領域に形成される。なお、２つ以上のマスク領域に同じパターンを重複して形成してもよい。ここで、図１０（ａ）の点線を１つの偏向領域２とする。４つのマスク領域１Ａ〜１Ｄ（図７参照）は同じ分割の仕方で複数の偏向領域に分割されるため、パターン３４ａ（１）が形成されるマスク領域と、パターン３４ｂ（２）が形成されるマスク領域で、図１０（ａ）の偏向領域２は一致する。
【００６６】
図１０（ｂ）は１つのマスク領域に描画されたパターン３４ａ（１）を示し、図１０（ｃ）は他の１つのマスク領域に描画されたパターン３４ｂを示す。図１０（ｂ）および（ｃ）に強調して示すように、異なるマスク領域間で偏向歪みは共通する。
【００６７】
したがって、ゲート電極パターン３４ａ（図１０（ａ）参照）を相補分割する直線Ａの位置において、パターン３４ａ（１）とパターン３４ａ（２）の変位が一致する。これにより、デバイス上に形成されるゲート電極３４ａ（図９参照）の断線が防止される。
【００６８】
図示しないが、パターン３４ａ（１）が形成されるマスク領域と、パターン３４ａ（２）が形成されるマスク領域で、偏向領域の分割の仕方が異なった場合には、図１０（ａ）のパターン３４ａを相補分割する直線Ａの位置において、パターン３４ａ（１）とパターン３４ａ（２）の変位が異なる場合がある。したがって、デバイス上でゲート電極３４ａが断線する可能性がある。
【００６９】
以上のように、本実施形態のマスクおよびそれを用いた半導体装置の製造方法によれば、１つのデバイス要素内で相補分割パターンのつなぎ合わせ精度を高くすることができる。さらに、本実施形態によれば、１つのデバイス要素内だけでなく、積層されるデバイス要素間、例えば図９の活性領域３２とゲート電極３４ａ〜３４ｃの間、あるいはゲート電極３４ａ〜３４ｃと図示しない他の配線層の間や、ゲート電極３４ａ〜３４ｃ等の配線層とコンタクト層との間などでのパターンの重ね合わせ精度も高くすることができる。
【００７０】
図１１に、上記の実施形態１〜３のマスクの製造と、マスクを用いる半導体装置の製造のフローを示す。
ステップ１（ＳＴ１）
複数のマスク領域を同じ分割の仕方で複数の偏向領域に分割する。
【００７１】
ステップ２（ＳＴ２）
マスク領域に偏向領域ごとにパターンを描画する。パターンの描画には例えば電子線を用いる。
【００７２】
ステップ３（ＳＴ３）
複数のマスク領域を含むマスクを製造する。複数のマスク領域を互いに異なるマスクに形成する場合は、複数枚のマスクを製造する。複数のマスク領域を同一のマスク上に形成する場合は、１枚のマスクを製造する。
【００７３】
ステップ４（ＳＴ４）
各マスク領域を用いて露光する。各マスク領域に形成されたパターンが、異なるデバイス要素のパターンである場合は、１つのデバイス要素のパターンを露光した後、ステップ５でそのデバイス要素を形成する。その後、別のデバイス要素のパターンを露光し（ステップ４）、そのデバイス要素を形成する（ステップ５）。
【００７４】
各マスク領域に形成されたパターンが、同一のデバイス要素の相補分割パターンである場合は、複数のマスク領域に形成された相補分割パターンを順次、露光してから、露光したレジストを現像する。これにより形成されたレジストパターンをマスクとして、ステップ５でデバイス要素を形成する。
【００７５】
ステップ５（ＳＴ５）
デバイス要素を形成する。デバイス要素の形成の例としては、レジストパターンをマスクとする下地のエッチングにより、ゲート層やコンタクト等を加工することが挙げられる。デバイス要素の形成は、このようなエッチングによる形成に限定されず、例えば、レジストパターンをマスクとするイオン注入であってもよい。
【００７６】
本実施形態の半導体装置は、上記のフローに従ってパターンが形成されるため、デバイス要素内およびデバイス要素間でのパターンの合わせ精度が高い。したがって、パターンの微細化が可能で、半導体装置をより高集積化することができる。また、パターンの合わせ精度が向上するため、半導体装置の歩留まりも向上する。
【００７７】
上記の本発明の実施形態のマスクおよび半導体装置の製造方法によれば、同一のデバイスに転写される複数のマスクパターンの変位を整合させることができる。したがって、各デバイス要素の重ね合わせ精度を高くしたり、相補分割パターンのつなぎ合わせ精度を高くしたりすることができる。これにより、半導体装置の歩留りを向上させることができる。
【００７８】
本発明のマスクおよび半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、相補マスクは相補分割パターンが形成されるステンシルマスクのみでなく、フォトリソグラフィに用いられる位相シフトマスクの相補マスクであってもよい。また、あるデバイス要素のパターンを３つ以上の相補分割パターンに分割し、３枚以上の相補マスクを用いる場合にも、本発明を適用できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７９】
【発明の効果】
本発明のマスクによれば、複数のマスクに描画されたマスクパターンの重ね合わせ精度を高くすることが可能となる。
【図面の簡単な説明】
【図１】図１（ａ）はマスク領域を示す平面図であり、図１（ｂ）はマスク領域を偏向領域に分割した理想的な状態を示す平面図である。
【図２】図２（ａ）および（ｂ）は本発明の実施形態１に係るマスクの平面図であり、マスクパターン描画時の偏向領域の配置を示す。
【図３】図３（ａ）および（ｂ）は本発明の実施形態２に係る相補マスクの平面図であり、マスクパターン描画時の偏向領域の配置を示す。
【図４】図４は本発明の実施形態３に係るステンシルマスクの平面図である。
【図５】図５は図４のマスクの断面図である。
【図６】図６は図４のマスクの一部を示す斜視図である。
【図７】図７は図４のマスクのマスク領域を示す平面図である。
【図８】図８は図４のマスクを用いた露光装置の一例を示す概略図である。
【図９】図９は本発明の半導体装置の一例を示す平面図である。
【図１０】図１０（ａ）〜（ｃ）は図９の半導体装置を製造する方法を説明するための図である。
【図１１】図１１は本発明の半導体装置の製造方法を示すフローチャートである。
【図１２】図１２（ａ）および（ｂ）は従来のマスクの平面図であり、マスクパターン描画時の偏向領域の配置を示す。
【図１３】図１３（ａ）および（ｂ）は従来の相補マスクの平面図であり、マスクパターン描画時の偏向領域の配置を示す。
【符号の説明】
１、１Ａ〜１Ｄ…マスク領域、２、２ａ、２ｂ、３ａ、３ｂ…偏向領域、１１…ステンシルマスク、１２…支持枠、１３…メンブレン、１４…梁、１５…パターン形成領域、１６…開口部、１７…補助層、２０…露光装置、２１…電子線、２２…電子銃、２３…アパーチャー、２４…コンデンサレンズ、２５、２６…メインデフレクター、２７、２８…微調整用デフレクター、２９…ウェハ、３０…レジスト、３１…チップ、３２…活性領域、３３…素子分離領域、３４ａ、３４ｂ、３４ｃ…ゲート電極、４１ａ、４１ｂ、４２ａ、４２ｂ…偏向領域。
【図１】
0003707475.tif 000002
【図２】
0003707475.tif 000003
【図３】
0003707475.tif 000004
【図４】
0003707475.tif 000005
【図５】
0003707475.tif 000006
【図６】
0003707475.tif 000007
【図７】
0003707475.tif 000008
【図８】
0003707475.tif 000009
【図９】
0003707475.tif 000010
【図１０】
0003707475.tif 000011
【図１１】
0003707475.tif 000012
【図１２】
0003707475.tif 000013
【図１３】
0003707475.tif 000014