(57)【特許請求の範囲】
【請求項１】
インタレース画像をフレーム間符号化して得る符号化データの画像復号装置あって、
少なくとも1フレーム容量の参照画像データ領域を2面と、フレーム構造データをフィールド構造データに変換するための表示用データ領域と、符号化データを一時格納する符号化データバッファ領域と、復号した画像に多重等を行うオンスクリーンデータのためのOSDデータ領域とを1つのメモリの中に分割して配置させると共に、該メモリのメモリ分割パターンを、符号化された画像のサイズに依存して複数種類備え、
画像サイズが所定量より小さい場合には、前記表示用データ領域を少なくとも1フレーム容量とし、
画像サイズが所定量より大きい場合には、前記表示用データ領域の容量を1フレームより小さくするメモリ制御方式に基づいたメモリ制御手段と、
復号データの書き込みを行う復号データ書込手段と、
表示データの読み出しを行う表示データ読出手段と、
該復号データ書込手段から該表示データ読出手段に対しセグメントの書き込み情報を供給し、該表示データ読出手段から該復号データ書込手段へはセグメントの読み出し情報を供給し、該復号データ書込手段と該表示データ読出手段のいずれにもこれらセグメント情報を利用して書き込みあるいは読み出しを行いセグメントを決定するセグメント順序を制御する制御手段と、を含むことを特徴とする画像復号装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
高能率符号化手段にて画像データを圧縮、符号化した符号化データを復号する画像復号装置及びメモリ制御方法に関する。
【０００２】
【従来の技術】
画像データのデータ量の多さゆえに、冗長性などを除去する高能率符号化手段で圧縮、符号化した後、符号化データを伝送／記録することにより、伝送／記録コストの低減が図られる。
【０００３】
上記高能率符号化手段の例としては、ISO/SC29/WG11で標準化しているMPEG方式がよく知られており、テレビジョン学会48巻1号44-49頁に、該MPEG方式の高能率符号化手段が紹介されている。
【０００４】
図2、図3はMPEG方式の一部を示した図であり、図2に示したように画像データの各々のフレームは、予測値として参照するリファレンスピクチャを持たず符号化するIピクチャ(図のI1、I2)、表示順で前方向にあるピクチャのみをリファレンスピクチャとするPピクチャ(図のP1、P2)、前方向にあるピクチャと後ろ方向にあるピクチャをリファレンスピクチャとするBピクチャ(図のB1、B2、B3、B4、B5、B6)に区分する。実際の符号化にあたってはBピクチャの復号時に前方向、後ろ方向、2つのリファレンスピクチャが存在する必要があり、ピクチャの順序を巧みに入れ替えてから符号化する。
【０００５】
また図3に示したように1枚のピクチャは、テレビジョン信号のNTSC信号に相当するものとして、縦480ラインx横720画素の輝度信号および2種類の縦240ラインx横360画素の色信号、PAL信号に相当するものとして、縦576ラインx横720画素の輝度信号および2種類の縦288ラインx横360画素の色信号から成るテレビジョン信号の1フレームに相当している。さらにピクチャ内では輝度信号を縦16画素x横16画素、および2種類の色信号をそれぞれ縦8画素x横8画素でブロック化したマクロブロックと呼ばれる単位で扱われ、該マクロブロック単位で画像の水平方向左から右へと順次符号化していく。
【０００６】
図4、図5ならびに図6は、MPEG方式による符号化データの復号の様子を示した図である。図4に示したように、復号側では、符号化順に送られてくる符号化データを1フレーム期間に1ピクチャ分の割合で復号するが、該復号した画像データは一旦メモリに蓄え、再び表示順に従わせるように並び変える。またIならびにPピクチャの復号データは、その後のBピクチャの復号時にリファレンスデータとして用いる必要があり、必ず2ピクチャ分の画像データを前記メモリ内に蓄えている必要がある。
【０００７】
さらに1フレームを1ピクチャとして符号化しているために、テレビジョン信号のように1フレームがインタレースした2つのフィールドで構成される場合、たとえBピクチャであっても、復号と同時に表示できるわけでない。フレームデータはフィールドデータに変換する必要があり、このために復号から表示までで、少なくとも0.5フレーム期間遅らせる必要がある。このことはフレームデータのフィールドデータへの変換のためも復号データを一度メモリに蓄えることを要求し、一般にこの分としてさらに1ピクチャ分メモリ領域を必要とする。
【０００８】
図5は復号時に必要なメモリの例を示している。図5のメモリはデータ幅が16bitで、512カラムx2048ロウの16Mbit容量のメモリであり、メモリ領域分割として前記PAL方式に相当する画像の場合を示している。該画像では輝度信号用に405ロウ、色信号用に203(小数点を切り上げして)ロウの合計608ロウが1フレーム分に必要であり、3フレーム相当分の残りは、復号に際し符号化データを一時蓄える符号化データバッファとして用いられる。該符号化データバッファから1フレーム期間に1ピクチャ分の符号化データを読み出し、復号する。符号化データバッファの容量は1,835,008bitであり、この容量はいかなる符号器、復号器の組み合わせでも適切な符号化・復号化が保証されるようMPEG方式では必ず守らなくてはならない上限として定められている。
【０００９】
また図6は前記フレームデータのフィールドデータへの変換の様子を示したものである。Bピクチャの復号データを図5のBフレーム領域に書き込み、0.5フレーム(1フィールド)遅れて読み出す。復号データは、復号を前記マクロブロック単位でおこなうため、アドレス空間に対し16ライン幅のゆらぎを持つが、約2フィールド期間で第1フィールドと第2のフィールド両方の復号データを書き込む。一方読み出しは、1走査ライン単位にフィールド順で行われるため、アドレス空間では1ライン飛ばしに行われ、この結果アドレス空間を進む速度は読み出しの方が書き込みよりも約2倍速くなる。
【００１０】
さらに書き込みと読み出しとで同一メモリ領域を使用しているために、書き込みと読み出しの競合を避ける工夫が行われる。図6の区間T3の始まりでは、書き込みは読み出しを終えてから行う必要があり、前記書き込み時の16ライン幅のゆらぎのために、書き込みは読み出しより8ライン分遅く始める。また区間T4の終わりで、書き込みは、読み出しの終了に8ライン分先行して完了しておく必要がある。この様に表示の連続性を保証するために、読み出しを優先して行うことが必要で、読み出しと書き込みが競合する箇所では書き込みを停止する必要があり、この分書き込み、結局は符号化データを復号する割当期間が短くなってしまう。
【００１１】
【発明が解決しようとする課題】
以上説明した従来技術では、16Mbitの容量を有効に利用した画像復号装置が実現できる。とくにメモリは4Mbitあるいは16Mbit容量の製品が汎用的であり、これらの汎用メモリを使用できることは画像復号装置の低コスト化にも有効である。
【００１２】
一方、画像復号装置のユーザインタフェースとして復号した画像に文字やグラフィックをオーバーレイして表示するOSD(On Screen Display)の手法が望まれている。
【００１３】
しかしながらこうしたOSDを実現するためには、新たなメモリ領域を必要とし、上記した画像サイズの大きいPAL方式相当の画像の場合、16Mbitの汎用メモリの枠を超えてしまう。
【００１４】
また前記符号化データバッファの容量1,835,008bitは、あくまで理想的に復号が行われた場合に必要な容量であるが、現実的に復号遅れが存在するため、これよりも大きな容量を確保しておくことが望まれる。
【００１５】
さらに1台の画像復号装置で、前記NTSC相当の画像やPAL相当の画像など異なるサイズの画像の符号化データを復号できるようにすること、さらにこれら異なる画像サイズの符号化データの接続部分においても、復号動作が連続的に行えることが望まれている。
【００１６】
本発明の目的は上記した課題を解決すること、すなわちOSDデータ用のメモリ領域ならびに1,835,008bit以上の符号化データバッファ領域を16Mbit容量の枠の中で確保し、異なる画像サイズの符号化データの接続部分でも復号動作が連続的に行える画像復号装置およびメモリ制御方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記した目的を達成するために、例えば、インタレース画像をフレーム間符号化して得る符号化データの画像復号装置あって、少なくとも1フレーム容量の参照画像データ領域を2面と、フレーム構造データをフィールド構造データに変換するための表示用データ領域と、符号化データを一時格納する符号化データバッファ領域と、復号した画像に多重等を行うオンスクリーンデータのためのOSDデータ領域とを1つのメモリの中に分割して配置させると共に、該メモリのメモリ分割パターンを、符号化された画像のサイズに依存して複数種類備え、画像サイズが所定量より小さい場合には、前記表示用データ領域を少なくとも1フレーム容量とし、画像サイズが所定量より大きい場合には、前記表示用データ領域の容量を1フレームより小さくするメモリ制御方式に基づいたメモリ制御手段と、復号データの書き込みを行う復号データ書込手段と、表示データの読み出しを行う表示データ読出手段と、該復号データ書込手段から該表示データ読出手段に対しセグメントの書き込み情報を供給し、該表示データ読出手段から該復号データ書込手段へはセグメントの読み出し情報を供給し、該復号データ書込手段と該表示データ読出手段のいずれにもこれらセグメント情報を利用して書き込みあるいは読み出しを行いセグメントを決定するセグメント順序を制御する制御手段と、を含むように構成すればよい。
【００２１】
【作用】
2面の参照用画像データ領域は、フレーム間符号化における動き補償の参照用データを格納し、動き補償時にこれを読み出す。また表示用データ領域にはフレーム構造の画像データを符号化ブロック単位で書き込み、インタレース走査に合わせてフィールド構造の画像データとして読み出すのに用いる。メモリ分割パターンを、符号化された画像のサイズに依存して複数種類備えており、画像サイズの大きい場合に対応して、該表示用データ領域を小さくすることにより、画像サイズの大きい場合でも符号化データバッファ領域、あるいはOSDデータ領域を設けることが可能になる。
【００２２】
また符号化データバッファ領域を、画像サイズが大きい場合と小さい場合とのメモリ分割パターンとで共通にしており、画像サイズの異なるシーケンスの繋ぎ目においても、前のシーケンスの符号化データのすぐ後から新しいシーケンスの符号化データの書き込み、読み出しが行え、連続したアドレスを供給するだけでよい。
【００２３】
また符号化された画像サイズの大きさに合わせてOSDデータ領域の大きさを設定しており、OSDデータをほぼ画面全域に表示することが可能となる。
【００２４】
さらに画像サイズが大きい場合に対応するメモリ分割パターンにおいて、表示用データ領域の容量を1フレームの2(N+1)/4Nとし、該表示用データ領域を2(N+1)(Nは整数)個のセグメントに分割し、1/4Nフレーム分の画像データ単位で該セグメントに書き込みおよび読み出し動作を行わせており、書き込みと読み出しの競合する箇所を最小にでき、復号のタイミングが表示のタイミングに影響されるのを最小にする。
【００２５】
【実施例】
以下本発明の実施例を添付図面を用いて説明する。
【００２６】
図1は本発明による画像復号装置の例であり、1はタイミング制御回路、2はパーサならびに可変長復号回路、3は逆量子化ならびにIDCT(逆離散コサイン変換)回路、4は動き補償回路、5は表示回路、6は符号化データ書き込み制御回路、7は符号化データ読み出し制御回路、8は動き補償データ読み出し制御回路、9復号データ書き込み制御回路、10は表示データ読み出し制御回路、11はOSDデータ読み出し制御回路、12はメモリである。
【００２７】
符号化データはパーサおよび可変長復号回路2に入力し、さらに符号化データ書き込み制御回路6を介し、メモリ12の符号化データバッファ領域に格納する。タイミング制御回路1は、主としてメモリ12のデータバス競合を調整する機能を受け持っている。また符号化データ読み出し制御回路7は、前記符号化データバッファ領域に格納した符号化データを、表示系のタイミングと同期させ1フレーム期間に1ピクチャ(=フレーム)分の割合で格納順に従って読み出す。
【００２８】
メモリ12より読み出した符号化データは、再びパーサおよび可変長復号回路2に入力する。該パーサおよび可変長復号回路2のパーサ部は符号化データの中のヘッダ部にある符号化のモード情報を抽出し、内部の可変長復号部でも使用すると共に、逆量子化ならびにIDCT(逆離散コサイン変換)回路3、動き補償回路4、表示回路5へ出力し、各回路の動作モードを設定する。またパーサおよび可変長復号回路2の可変長復号部では、主に可変長符号化されているコサイン変換の係数データ等を復号し、逆量子化ならびにIDCT(逆離散コサイン変換)回路3に送出する。
【００２９】
逆量子化ならびにIDCT(逆離散コサイン変換)回路3では、前記の係数データを逆量子化部で適切なスケールに戻し、IDCT部で画像データに変換する。
【００３０】
動き補償回路4では、前記パーサおよび可変長復号回路2より得る符号化情報の中の動きベクトル情報を用い、動き補償データ読み出し制御回路8を介し、メモリ12よりリファレンスピクチャの画像データを読み出す。さらに該リファレンスピクチャの画像データは前記IDCT部で生成した画像データに加算して、復号データを得る。該復号データは、復号データ書き込み回路9を介しメモリ12に書き込む。ただし復号データが前記IないしはPピクチャの画像データである場合には、メモリ12のリファレンスフレーム領域の古いデータが格納されている方を更新するようにし、Bピクチャの画像データである場合にはBフレーム領域に書き込む。
【００３１】
さらに、復号化され、メモリ12に書き込まれた復号データは表示データ読み出し制御回路10を用いて読み出し、表示回路5に送出する。この時同時にOSDデータ読み出し回路11はメモリ12の後述するOSDデータ領域からOSDデータを読み出し、表示回路5に送出する。なおOSDデータは、図には記載していないOSDデータ生成回路によって生成された後、メモリ12に書き込まれている。
【００３２】
表示回路5は、メモリ12から読み出した復号データを、例えば画素レート変換処理などを行い、さらにOSDデータをオーバーレイ表示して、画像データとして出力する。
【００３３】
図7および図8はメモリ12内の領域分割を示す図である。メモリ12は16bitのデータ幅で、512ロウx2048カラムの構造の16Mbitメモリである。図7は縦が480ライン以下の画像に適用し、図8は480〜576ラインの画像に適用する。該2つのメモリ分割は、前記図1のパーサおよび可変長復号回路2で符号化データのヘッダ部にある符号化のモード情報の画像サイズ情報によって自動的に切り替える。
【００３４】
図7および図8おいて、121は第1のリファレンスピクチャ領域、122は第2のリファレンスピクチャ領域、123はBピクチャ領域、124はOSDデータ領域、125は符号化データ領域である。
【００３５】
上記2つのメモリ領域分割方式において、符号化データバッファ領域125は共通に割り当てている。これにより、画像サイズの異なるデータシーケンスの接続点においても、符号化データを連続して該符号化データバッファ領域125に書き込み、さらに読み出すことが可能となる。また該符号化データバッファ領域125サイズは、2,621,440bit確保し、符号化遅れの影響や符号化データの不連続による表示用画像データへの影響を少なくすることが可能としている。
【００３６】
また第1と第2のリファレンスピクチャ領域121、122は、最大の画像サイズに適合するように容量が割り当てられる。NTSC相当の画像サイズを上限とする図7の例では、、2バイトx360カラムx(480x1.5)ロウ=4,147,200bitが各々のリファレンスピクチャ領域121、122の容量であり、PAL相当の画像サイズを上限とする図8の例では、2バイトx360カラムx(576x1.5)ロウ=4,976,640bitが各々のリファレンスピクチャ領域121、122の容量である。この上限より画像サイズが小さいときには左上詰めにして画像データの格納がなされる。
【００３７】
OSDデータ領域124も図7と図8とでほぼ共通な領域が割り当てられる。OSD領域124の左上隅の位置ならびに横のカラム数(76)は共通であり、縦は想定する画像サイズの上限に合わせて、図7では240ロウ、図8では288ロウとしている。例えば1ロウを2ラインに対応させれば、OSDサイズとして606画素x480/576ラインの画像の2面分、2bitx303画素x480/576ラインの画像の2面分の領域に相当する。
【００３８】
図7および図8のメモリ領域分割方式おいて、大きく異なっているにはBピクチャ領域である。図7の領域分割方式では、Bピクチャの領域123は3箇所に別れているが、メモリ容量は前記第1と第2のリファレンスピクチャと同じく4,147,200bitであり、完全な3フレーム分が割り当てられている。該Bピクチャ領域123への画像データの書き込み、読み出しは、前記図6で述べた方法が適用でき、本方式ではBピクチャにてもIピクチャやPピクチャと同様に、表示回路5はフィールド間にまたがる処理が可能である。
【００３９】
図8の領域分割方式では、Bピクチャの領域は1箇所であるが、その容量は3,317,760bitであり、1フレーム分の2/3になっている。このために後述する特別の制御回路を前記復号データ書き込み回路10、表示データ読み出し回路11に設けているが、本方式では、画像サイズが大きい場合でも、符号化データッバファ容量を大き取ることができ、さらにOSDデータ領域を設けることが可能である。
【００４０】
図9は、前記復号データ書き込み回路9、表示データ読み出し回路10の例を示す図であり、特に図8のメモリ領域分割方式でBピクチャのデータを書き込んだり、読み出したりする機能を中心に説明する。復号データ書き込み回路9にて、91はバッファ回路、92はセグメント内アドレス発生回路、93は実アドレス発生回路、94はセグメント境界検出回路、95メモリセグメント順序制御回路であり、表示データ読み出し回路10にて、101はバッファ回路、102は表示アドレス発生回路、103実アドレス発生回路、104はセグメント境界検出回路、105メモリセグメント順序制御回路である。
【００４１】
また図10ならびに図11は図9の回路の動作を説明するための図であり、図10は画像データのセグメント分割を示す図、図11はBピクチャ用メモリ領域のセグメント分割を示す図である。
【００４２】
図10に示したように、Bピクチャの画像データは、第1フィールド、第2フィールドそれぞれを偶数のデータセグメントに分割する。本図ではそれぞれのフィールドを6データセグメントに、合計12セグメントに分割している。
【００４３】
また図11に示したように、Bピクチャ用メモリ領域123は、前記Bピクチャの画像データの分割数4N(Nは整数、図10ではN=3)に対し、2(N+1)/4Nの数(図では8個)のメモリセグメントに分割する。該メモリセグメントの容量は、前記データセグメントのデータを格納可能な容量であり、同一に選ぶのがメモリ容量が最小になる。
【００４４】
図9において、復号データ書き込み回路9には復号画像データ、復号画像データの画面位置を前記マクロブロック単位で示すマクロブロックアドレス、および復号画像データのピクチャタイプ(I、P、Bピクチャの区別および画像サイズ情報)を入力する。ピクチャタイプがIないしはPピクチャの場合、もしくはBピクチャで画像サイズが480ライン以下の場合には、図7、図8で述べたように、復号画像データを格納するメモリ領域は、1フレーム容量分の大きさを有しており、画像データは特にセグメント化して扱う必要はないし、本発明が画像データをセグメント化して処理することに限定されるものではないが、本図の例では後述するBピクチャで画像サイズが480ラインより大きい場合との処理の共通性を考慮して、セグメント化して処理する場合を示している。
【００４５】
セグメント内アドレス発生回路92は前記マクロブロックアドレスから、復号画像データの画面位置情報を得、データセグメント内のアドレス信号を発生する。該アドレス信号は実アドレス発生回路93に入力し、実アドレス発生回路93は、前記アドレス信号、ピクチャタイプ情報のほか、Bピクチャで画像サイズが480ラインより大きい場合には後述のメモリセグメント順序制御回路95からのメモリセグメント番号をも加味して、前記メモリ12の物理アドレスに変換する。
【００４６】
バッファ回路91は、上記したメモリ12の物理アドレス生成の遅れ等と整合を取るために、復号画像データを一時蓄えておくものであり、場合によっては、画像データの一部順序を並び変えることもある。
【００４７】
セグメント境界検出回路94ならびにメモリセグメント順序制御回路95は、前記復号画像データがBピクチャで画像サイズが480ラインより大きい場合のみ有効である。セグメント境界検出回路94は、前記復号画像データがデータセグメントの境界にあるとき、データセグメントの境界であることを示す境界信号をメモリセグメント順序制御回路95に与える。該メモリセグメント順序制御回路95では該境界信号と表示データ読み出し回路10からの読み出しメモリセグメント情報により、復号済画像データを書き込むべきメモリセグメント番号を決定し、該メモリセグメント番号を実アドレス発生回路93に与える。
【００４８】
また表示データ読みだし回路回路10には同期情報、ピクチャタイプ情報を入力し、該回路10からは表示用の画像データを出力する。表示アドレス発生回路102は同期情報より表示アドレス信号を発生し、実アドレス発生回路103に与える。実アドレス発生回路103は、表示すべき画像データがBピクチャで画像サイズが480ラインより大きい場合を除き、該表示アドレス信号とピクチャタイプ情報より前記メモリ12の物理アドレスを発生する。
【００４９】
バッファ回路101は、上記したメモリ12から読み出した表示用画像データを一時蓄えておくものであり、画像データの一部順序を並び変えたり、情報レートの変換等を行う。
【００５０】
セグメント境界検出回路104ならびにメモリセグメント順序制御回路105は、前記復号画像データがBピクチャで画像サイズが480ラインより大きい場合のみ有効である。セグメント境界検出回路104は、表示アドレス信号より、表示用に読み出す画像データがデータセグメントの境界にあるとき、データセグメントの境界であることを示す境界信号をメモリセグメント順序制御回路101に与える。該メモリセグメント順序制御回路105では該境界信号と前記復号データ書き込み回路9からの書き込みメモリセグメント情報により、表示用画像データを読み出すべきメモリセグメント番号を決定し、該メモリセグメント番号を実アドレス発生回路103に与える。
【００５１】
図12は、前記メモリセグメント順序制御回路95ならびに105の動作を説明するための図であり、各々のメモリセグメントに対しどのデータセグメントの書き込みが行われているのか、あるいは読み出しが行われているのかの時間推移を示したものである。本図は前述のようにメモリセグメント数が2(N+1)、データセグメント数が4NのN=3の場合であり、画像データの1フィールド期間は略6等分され、T1-T6が最初のフィールド、T7-T12が2番目のフィールド、T13-T18が3番目のフィールド、T19-T24が4番目のフィールドに対応する。
【００５２】
また図13は、メモリセグメント数が(M+1)、セグメント数が2M(但しMは奇数)の場合を示したものであり、図12に示したメモリセグメント数が2(N+1)、セグメント数が4Nの場合との対比のために示したものである。本図では、M=3であり、メモリセグメント数は４、データセグメント数は６である。また本ケースにおいても、図12のケースと同様、Bピクチャ用メモリ領域の容量は2/3フレームであり、図8に示したメモリ分割方式は共通に用いられる。本ケースではメモリセグメント、データセグメントのサイズが図12のケースの2倍に、逆にメモリセグメント、データセグメントの数が1/2になっており、これゆえに図13に示したように1フィールド期間は略3等分される。
【００５３】
図12の説明を行う。T1-T6までの区間では、復号画像データ(Bピクチャ)の書き込みを行うだけで、読み出しは行っていない。該期間は図4に示したように、リファレンスピクチャデータの読み出しを行っている。図にて実線はデータの書き込みを、破線は読み出しを示しており、該実線ならびに破線に付随した数字はデータセグメント番号を示している。図10に示したように1-6が第1フィールドのデータ、7-12が第フィールドのデータである。
【００５４】
区間T1-T6では、メモリセグメント1-6に順次、最初の画像データ(データセグメント1、7、2、8、3、9)が書き込まれる。この期間に書き込まれる画像データは1/2フレーム分でありデータセグンメントの奇数番号が第1フィールドの、偶数番号が第2フィールドのデータである。T7-T8の期間では、メモリセグメント7、8には最初のデータ(デーダセグメント4,10)が書き込まれ、同時にメモリセグメント1、3よりデータセグメント1、2のデータを読み出す。ここで読み出されたメモリセグメントの番号1、3が前記図9に示した読み出しメモリセグメント情報である。この1、3以外のメモリセグメント内のデータは未読であるため、つぎのT9、T10の区間ではこのメモリセグメントに復号データを書き込むよう前記メモリセグメント順序制御回路95は、メモリセグメント番号を決定する。さらに引き続くT9、T10の区間では、メモリセグメント5、7よりデータセグメント3、4を読み出し、T13、T14の区間ではデータはメモリセグメントは5、7に書き込む。この繰り返しにより、メモリセグメント順序制御回路95は順次書き込むべきメモリセグメント番号を決定して行く。
【００５５】
また前記書き込みメモリセグメント情報は、データセグメント番号がどのメモリセグメントに書き込まれたのかを対応付ける情報であり、例えばT1、T2ならびにT13、T14の区間では、第`1フィールドのデータセグメント1とデータセグメント7とがいずれかのメモリセグメントに書き込まれるが、この時メモリセグメント順序制御回路105は、該書き込みメモリセグメント番号(T1、T2では1と2、T13、T14では1と5)を書き込みメモリセグメント情報として受け、その対応関係を回路内に設けてあるテーブルに書き込む。例えばT15、T16の区間はデータセグメント9ならびに10を読み出すべき区間であるが、データセグメント9がメモリセグメント6に書かれていることは既に区間T5、T6で前記テーブルに登録済みであり、データセグメント10がメモリセグメント8に書かれていることは既に区間T7、T8で同様に前記テーブルに登録済みである。こうしてメモリセグメント順序制御回路105はフレーム内の区間の位置からどのデータセグメントを読み出すべきかを求め、データセグメントとメモリセグメントの対応テーブルから読み出すべきデータが格納されているメモリセグメント番号を決定する。
【００５６】
図13にても、図12と同じ規則でメモリセグメントの使い分けが行われる。図13と図12における動作の違いは、読み出しと書き込みの競合が発生する箇所にある。図12での競合箇所は区間T12であり、これは前記図4に示したBピクチャ用に1フレーム容量分割り与える例と、フレームの最後の区間にて競合が発生しているということにおいて一致している。一方図13の例での競合はフレームの始めT7、フレームの終わりT12のみならず画面真ん中に相当するT5の区間でも発生している。このことは読み出しを優先させると、書き込み区間を減少させなければならないことを意味しており、Bピクチャの場合とI、Pピクチャの場合で書き込み、即ち復号のタイミングを変更しなくてはならない。一方図12に示した例では、データセグメント分割数、メモリセグメント分割数を図13の場合の倍にしており、Bピクチャの場合でもI、Pピクチャの場合で書き込み、即ち復号のタイミングを同一にすることができる。
【００５７】
なお、図12、図13ではメモリ容量が2/3フレームの場合を示したが、よりメモリ容量を少なくするためにデータセグメント分割数を16、メモリセグメント分割数を9とすれば9/16フレームのメモリ容量ですむことは明らかである。また本実施例では、輝度信号と色信号の両方に適用しメモリ容量を削減する場合について説明したが、輝度信号のみに適用して、色信号は1フレーム容量の割り当てるようすることも可能である。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、効率よくデータのバッファメモリを利用することができる。
【図面の簡単な説明】
【図１】本発明による画像復号装置の例
【図２】画像符号化方式を説明する図
【図３】符号化する画像の大きさを示す図
【図４】復号と表示のタイミングを示す図
【図５】画像復号装置のメモリ領域分割方式の例
【図６】Ｂピクチャ復号時のメモリの書き込みと読み出しの関係を示す図
【図７】本発明による画像復号装置の第１のメモリ領域分割方式の例
【図８】本発明による画像復号装置の第２のメモリ領域分割方式の例
【図９】復号データ書き込み回路および表示データ読み出し回路の例
【図１０】Ｂピクチャデータのデータセグメント分割の例
【図１１】Ｂピクチャ用メモリ領域のメモリセグメント分割の例
【図１２】本発明によるBピクチャ復号時のメモリの書き込みと読み出しの関係を示す図
【図１３】  Bピクチャ復号時のメモリの書き込みと読み出しの関係を示す他の例
【符号の説明】
9…復号データ書き込み回路、10…表示データ読み出し回路、11…OSDデータ読み出し回路、
12…メモリ、95、105…メモリセグメント順序制御回路、121、122…リファレンスピクチャ領域、
123…Bピクチャ領域、124…OSDデータ領域、125…符号化データバッファ領域
【図１】
0003694912.tif 000002
【図２】
0003694912.tif 000003
【図３】
0003694912.tif 000004
【図４】
0003694912.tif 000005
【図５】
0003694912.tif 000006
【図６】
0003694912.tif 000007
【図７】
0003694912.tif 000008
【図８】
0003694912.tif 000009
【図９】
0003694912.tif 000010
【図１０】
0003694912.tif 000011
【図１１】
0003694912.tif 000012
【図１２】
0003694912.tif 000013
【図１３】
0003694912.tif 000014