(57)【特許請求の範囲】
【請求項１】
能動素子と受動素子のうち少なくとも１つを半導体基板上に具備し、これら素子と外部装置とを電気的に接続するための電極パッドを具備する半導体装置の製造方法において、前記能動素子、受動素子および電極パッド形成後、表面に高分子膜を積層形成し、前記電極パッド上の前記高分子膜に当該電極パッドに達する開口部が形成される如く前記高分子膜を選択的に除去し、さらに無機材質よるなる保護膜を、前記工程で形成された電極パッド上の前記高分子膜の側壁部を含む表面全体に形成し、この後、前記無機材質よりなる保護膜の前記電極パッド上の一部のみを選択的に除去・開口し、前記開口された電極パッド表面を酸素プラズマ処理または灰化処理を行い、前記開口部を通して電気的接続のためのワイヤボンディングを行う工程または半田バンプを形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板は化合物半導体基板であり、前記高分子膜はＢＣＢまたはオレフィン系樹脂であり、前記無機材質よりなる保護膜はＳｉＯ２またはＳｉＮであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記無機材質よりなる保護膜は２５０℃以下で形成したＳｉＯ２またはＳｉＮであることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、特に化合物半導体高速素子の製造方法に関する。
【０００２】
【従来の技術】
ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓ、ＩｎＰ、ＡｌＩｎＡｓ等の化合物半導体を用いた電界効果トランジスタ（ＭＥＳＦＥＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）は高速光通信素子あるいは移動体無線用素子として近年盛んに開発されている。これらの素子では化合物半導体を用いることにより、Ｓｉを用いた素子では得られないような優れた高速素子を容易に得ることが出来る。
【０００３】
ところで、一般にこれら高速素子を実際に利用する際には実装形態が非常に重要なものとなる。素子の電気的特性を十分に発揮すべく設計されていることは述べるまでもないが、長期に渡り安定した性能を発揮できること、すなわち高い信頼性を確保するような実装形態が必要である。本発明で着目する第１の点は機械的振動に対する強度である。機械的振動に対して最も懸念される不良は半導体基板上の電極パッド部と配線ワイヤの断線である。この部位の信頼性を高めるためには、半導体基板上の電極パッド部と配線ワイヤとは引張り力に対し十分な強度が必要とされる。この強度を増すために、電極パッドへのワイヤボンディング工程の前処理として、酸素プラズマ処理あるいは灰化処理が行われる。これは、電極パッドの金属面に付着している、主に有機物による汚染を除去し、電極パッドの金属面とワイヤ間の超音波熱圧着強度を高めるために行うものである。
【０００４】
ところで、一般にＩＣと呼ばれる半導体装置においては多層配線構造が利用されている。これらの層間の絶縁には低誘電率の高分子膜を用いることが多くなってきている。例えばポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂やオレフィン系樹脂などがあげられる。これらはＳｉＯ２やＳｉＮに比べその比誘電率は半分程度以下であり、素子の高速化に好ましいためである。
【０００５】
しかしここでも問題が生じることが明らかになった。即ち、先に述べた層間絶縁用低誘電率高分子膜はこの前処理での酸素プラズマ処理中にエッチングされてしまうことが明らかになった。またエッチングの量は微小であっても、表面の変質が生じ、一見ひび割れ状の表面になってしまうことがしばしば見受けられることが発明者らの実験により明らかになった。これらは有機化合物であるが故に酸素プラズマにより酸化（灰化）し、また表面の高分子鎖が切断されてしまうためと考えられる。このような状態でモールド樹脂とともにパッケージに実装された場合、特に高湿環境下で使用される際には、外部からパッケージ内に浸入した水分は先の微少なひび割れ部に吸着し長時間その個所に留まることがわかった。この水分は長時間かけて素子内部へと浸入し、金属部の腐食を始めとして様々な不良を生じさせる。特にハンダ処理時の熱により内部の水分が急激に気化、膨張しパッケージを破壊するという故障も多発する懸念がある。
【０００６】
図３に示すように、電極パッド開口のために、例えばＳｉＯ２膜１６をマスクとして開口部１０のパターニングを行えば、最上面の高分子膜は直接酸素プラズマにさらされることはない。しかし、開口側壁部は直接酸素プラズマにさらされるため、この領域でのエッチングが進行する。この際庇部１５が生じることがわかる。この後にモールド樹脂を塗布した場合、庇部１５下にはモールド樹脂が入り難くなり空隙部が生じやすく、前述した通り水分の吸着個所となり易い。またさらに深刻なことに、たとえモールド樹脂が完璧にこの形状を被覆したとしても、このような形状の庇は熱膨張率の差によって生じる応力のために、ＳｉＯ２膜を高分子膜から引き剥がすことがあり、信頼性上好ましくないこともわかった。
【０００７】
以上の問題は化合物半導体、元素半導体に関わらず生じるものである。しかし化合物半導体の場合にはさらに考慮すべき問題がある。ＧａＡｓやＩｎＰはよく知られているように優れた電子素子、光学素子材料であり、今後の当該産業分野を支えるためになくてはならないものであることに疑う余地はない。しかしこれら材料に含まれるＡｓやＰ等は環境および人体に対し完全に安全とは言い切れない面も合わせ持っている。そこでこれら材料を用いる場合にはＳｉなどの元素半導体材料以上に環境面への配慮が必要となる。素子がどのような環境下にあっても、これら化合物半導体材料が直接外界と接しないことは望ましいと考えられる。これは層間絶縁膜用高分子膜中に出来た空隙を通しても化合物半導体材料が外界と接しない構造が望ましいことを意味している。またこの低誘電率高分子膜を多用する際、これら有機物質が環境面でどのような影響を与えるか自体も慎重に検討する必要がある。現在のところ幸いこれらの有機物が直接環境に深刻な影響を与えるものとは考えられていないが、素子がどのような環境下にあってもこれら有機材料が直接外界と接しないことが望ましいと考えられる。
【０００８】
【発明が解決しようとする課題】
このように化合物半導体高速素子ではワイヤボンディング工程前処理での酸素プラズマ清浄化工程で高分子層間絶縁膜がエッチングされてしまうために十分な清浄化が行えず、十分なワイヤボンディング強度が得られないという問題あるいは十分な清浄化工程を行うと空隙部の発生により水分の吸着性が増加し信頼性上好ましくないという問題があった。また環境問題上高分子層間絶縁膜あるいは有害な化合物半導体が外界にさらされやすいという問題があった。
【０００９】
本発明は上記事情を考慮してなされたものであり、十分なワイヤボンディング強度を持ち、吸湿性が低く、また環境に対し無害な化合物半導体高速素子の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、能動素子と受動素子のうち少なくとも１つを半導体基板上に具備し、これら素子と外部装置とを電気的に接続するための電極パッドを具備する半導体装置の製造方法において、前記能動素子、受動素子および電極パッド形成後、表面に高分子膜を積層形成し、前記電極パッド上の前記高分子膜に当該電極パッドに達する開口部が形成される如く前記高分子膜を選択的に除去し、さらに無機材質よりなる保護膜を、前記工程で形成された電極パッド上の前記高分子膜の側壁部を含む表面全体に形成し、この後、前記無機材質よりなる保護膜の前記電極パッド上の一部のみを選択的に除去・開口し、前記開口された電極パッド表面を酸素プラズマ処理または灰化処理を行い、前記開口部を通して電気的接続のためのワイヤボンディングを行う工程または半田ダンプを形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
【００１１】
【発明の実施の形態】
（第１の実施形態）
第１の実施の形態では、ＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを形成した半導体基板の場合について説明する。図１（ａ）は半導体基板１上にトランジスタ２が形成され、ベース電極３、ベース配線金属５、ベース電極パッド（Ａｕ）６、ＳｉＯ２膜７、第一の層間絶縁膜８、第二の層間絶縁膜９まで形成された様子を示してある。４はエミッタ電極を示している。ここでは特にベース電極パッドに着目して説明する。第一の層間絶縁膜８（膜厚約２μｍ）、第二の層間絶縁膜９（膜厚約２μｍ）はＢＣＢを用いている。
【００１２】
基板全面にＳｉＮ膜（膜厚５００ｎｍ）をＰＣＶＤ法を用いて堆積させ、通常のフォトリソグラフィー法によりパターニングを行う。引き続きＣＦ４ガスとＯ２ガスを用いたＲＩＥ法により露出したベース電極パッド６上の第一の層間絶縁膜８および第二の層間絶縁膜９をエッチング除去し、開口部１０を設ける。この際、マスクとして用いられたＳｉＮ膜はＲＩＥ時にエッチングされてしまうが、そのエッチング速度はＢＣＢに比べて遅く（約１／１０）、消失してしまうことはなく、約１００ｎｍが残る。その後ＣＦ４ガスとＨ２ガスを用いたＲＩＥ法により残ったＳｉＮを完全に除去する。この時の基板の様子を図１（ｂ）に示す。
【００１３】
次に、基板全面にＳｉＯ２膜１２をスピンコート法により形成する。すなわち液体状のＳｉＯ２前駆体をスピンコートし、２５０℃のＮ２雰囲気中で１００分熱処理する。この際の熱処理温度はＢＣＢ膜を形成した温度（２５０℃）以下であることが望ましい。熱処理後の焼成されたＳｉＯ２膜厚は約２００ｎｍである。次いで、この基板にフォトリソグラフィー法によりパターニングを行い、弗化アンモニウムによりＳｉＯ２膜１２を選択的にエッチング除去し、開口部１１を設ける。この時の基板の様子を図１（ｃ）に示す。また図２はこの時の上面図である。１３は配線金属と電極パッドの接続部である。このように基板は開口部１１以外はすべてＳｉＯ２膜１２で覆われており、半導体基板あるいは高分子層間絶縁膜は直接外界に接していない。開口部１１を通して外界に接しているのは電極パッド６の金属のみである。
【００１４】
次に、Ｏ２ガス中でアッシング処理（ＲＦパワー３００Ｗ）を５分間行い、電極パッド６上の汚染物を灰化処理し清浄化する。引き続き超音波熱圧着法によりＡｕワイヤを電極パッド６上にボンディングする。このように作成した素子について振動試験（１００Ｈｚ；４００ｍ／ｓ２；１００時間）を行い、電極端子間の電気的評価を行ったところ、１００個中不良は０個であった。一方従来技術即ち清浄化工程なしのものでは１００個中２個に開放モードの不良が発見された。この製造方法によれば十分なワイヤボンディング強度を持ちまた環境に対し有害物質を外界にさらさない化合物半導体高速素子の製造方法を得ることが可能となった。
【００１５】
なおここでは能動素子としてＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを用いたが、もちろん他の材料を用いたヘテロ接合バイポーラトランジスタ、例えばＡｌＧａＡｓ／ＧａＡｓヘテロ接合バイポーラトランジスタやＩｎＰ／ＩｎＧａＡｓヘテロ接合バイポーラトランジスタなど用いた場合、また、ＦＥＴ素子、ＨＥＭＴ素子を用いた場合でも同様な効果があることは言うまでもない。また受動素子を組み合わせた場合にももちろん有効である。
【００１６】
（第２の実施形態）
ここでは第一の実施の形態において、層間絶縁膜８、９をＢＣＢではなく、オレフィン系樹脂を用いた場合について説明する。能動素子としてＩｎＧａＰ／ＧａＡｓヘテロ接合バイポーラトランジスタを形成した半導体基板の場合について説明する。第一の実施の形態と共通のものが多いので、図１、図２を用いて説明する。
【００１７】
半導体基板１上にトランジスタ２が形成され、ベース電極３、ベース配線金属５、ベース電極パッド（Ａｕ）６、ＳｉＯ２膜７、第一の層間絶縁膜８、第二の層間絶縁膜９まで形成し、ＳｉＮ膜（膜厚５００ｎｍ）をＰＣＶＤ法を用いて堆積させ、通常のフォトリソグラフィー法によりパターニングを行う。引き続きＯ２ガスを用いたＲＩＥ法により露出したベース電極パッド６上の第一の層間絶縁膜８および第二の層間絶縁膜９をエッチング除去し、開口部１０を設ける。第一の実施の形態とは異なり、ＲＩＥではＣＦ４ガスを用いないでよいため、マスクとして用いられたＳｉＮ膜はＲＩＥ時にはエッチングされない。その後、ＣＦ４ガスとＨ２ガスを用いたＲＩＥ法によりこの残ったＳｉＮを完全に除去する。
【００１８】
次に、基板全面にＳｉＯ２膜１２をスピンコート法により形成する。液体状のＳｉＯ２前駆体をスピンコートし、２５０℃のＮ２雰囲気中で１００分熱処理する。この際の熱処理温度はオレフィン系樹脂を形成した温度（２５０℃）以下であることが望ましい。熱処理後の焼成されたＳｉＯ２膜厚は約２００ｎｍである。次いで、この基板にフォトリソグラフィー法によりパターニングを行い、弗化アンモニウムによりＳｉＯ２膜を選択的にエッチング除去し、開口部１１を設ける。次にＯ２ガス中でアッシング処理を行う（図１（ｃ）、図２参照）。１３は配線金属と電極パッドの接続部である。このように基板は開口部１１以外はすべてＳｉＯ２膜で覆われており、半導体基板あるいは高分子層間絶縁膜は直接外界に接していない。開口部１１を通して外界に接しているのは電極パッド６の金属のみである。次に、Ｏ２ガス中でアッシング処理（ＲＦパワー３００Ｗ）を５分間行い電極パッド６上の汚染物を灰化処理し清浄化する。引き続き超音波熱圧着法によりＡｕワイヤをボンディングする。
【００１９】
ここで、従来技術に対する本発明の有効性を示すため、前記ＳｉＯ２膜１２を形成せず、ＳｉＮ膜１４を最後に残した状態で灰化処理した場合について説明する。この場合の断面図を図３に示す。ここで注目すべきは開口部１０側壁のオレフィン系樹脂（層間絶縁膜）が横方向に大きくエッチングされていることである。これはオレフィン系樹脂が非常に酸化しやすく、Ｏ２プラズマでエッチングされてしまうためである。このような庇部１５は水分の吸着個所として懸念される。
【００２０】
さらに本発明の有用性を示すため、以下のような試験を行った。本発明の実施の形態で選られた素子および従来技術で選られたパッケ―ジ済素子を５個づつを飽和水蒸気圧下、８５℃で５０時間放置し、その後大気雰囲気中で２００℃まで急激に昇温した。これはマウントのためのハンダ付け工程時の熱衝撃を模したものである。その結果、本発明の実施の形態で得られた素子では外見上何の変化は見られなかったが、従来技術で選られたものでは５個中２個のパッケージに凸部が生じた。これは吸着された水分が急激な昇温のために気化し、パッケージ内部で膨張したためと考えられる。素子を分解検査したところ、電極パッド周辺での膜はがれが顕著であることがわかった。したがって水分が吸着した個所は先に述べた開口部側壁の庇部であり、しかも庇型形状のためＳｉＮ膜１４への応力が強くかかり、はがれを助長していることが強く示唆された。このように本発明はオレフィン系樹脂を層間絶縁膜に用いた場合、特に有効である。
【００２１】
【発明の効果】
以上述べたように本発明によれば十分なワイヤボンディング強度を持ち、吸湿性が低く、また環境に対し安全性の高い化合物半導体高速素子の製造方法を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の製造方法を説明する工程断面図。
【図２】本発明の製造方法を説明する上面図。
【図３】従来技術の製造方法を説明する断面図。
【符号の説明】
１  半導体基板、
２  トランジスタ、
３  ベース電極、
４  エミッタ電極、
５  ベース配線金属、
６  ベース電極パッド、
７  ＳｉＯ２膜、
８  第一の層間絶縁膜、
９  第二の層間絶縁膜、
１０  開口部、
１１  開口部、
１２  ＳｉＯ２膜、
１３  配線金属・電極パッド接続部、
１４  ＳｉＮ膜、
１５  庇部、
１６  ＳｉＯ２膜
【図１】
0003695956.tif 000002
【図２】
0003695956.tif 000003
【図３】
0003695956.tif 000004