(57)【特許請求の範囲】
【請求項１】
半導体チップ上に形成された内部回路と、
上記半導体チップ上に形成されて、上記内部回路に接続されていて、他のチップとの接続のためのチップ間接続部材が接する接続用パッドと、
上記半導体チップ上で上記接続用パッドに接続されて形成され、上記内部回路の機能テストのために用いられるテスト用パッドと、
上記接続用パッドと上記テスト用パッドとを接続する金属配線とを含み、
上記金属配線は、アルミニウム配線と、上記アルミニウム配線を被覆する保護膜上に形成され、上記保護膜の上記接続用パッドおよび上記テスト用パッドの位置に形成された開口において上記アルミニウム配線と接触するバリアメタル膜とによって形成されていることを特徴とすることを特徴とする半導体装置。
【請求項２】
上記接続用パッド上に形成され、他のチップを上記半導体チップの表面に重ね合わせて接合するためのチップ間接続部材をさらに含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
上記テスト用パッドは、上記半導体チップ表面の周縁領域に形成されており、上記接続用パッドは、上記テスト用パッドよりも上記半導体チップ表面の内方の領域に形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
上記テスト用パッドは、テストプローブを当てて上記内部回路の機能テストを行うためのものであることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
上記テスト用パッド上に形成されたバンプをさらに含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、別の半導体チップなどを接続するための接続用パッドを半導体チップ上に有する半導体装置に関する。
【０００２】
【従来の技術】
半導体装置において、小型化および高集積化を目指すため、従来の二次元構造から三次元構造に向かう提案がされている。
しかし、連続した製造プロセスで三次元構造の半導体装置を形成しようとすると、歩留まりが悪く、困難なことが多い。
【０００３】
そこで、本願の発明者等は、第１の半導体チップの表面と第２の半導体チップの表面とを重ね合わせて複数の半導体チップを２層の積層構造に接合する、いわゆるチップ・オン・チップ構造の半導体装置の実用化を研究してきた。
一対の半導体チップの接合のために、たとえば、一方の半導体チップのパッドには、金などの耐酸化性金属からなるバンプが形成される。このバンプを介して一対の半導体チップの各内部回路間の電気接続が達成され、かつ、両半導体チップの機械的接合が達成される。
【０００４】
図４は、半導体チップのバンプ付近の構成を拡大して示す斜視図である。半導体チップ１００において、トランジスタ等の素子が形成された活性表層領域が存在する側の面である表面１０１には、半導体チップ１００の内部に形成された内部回路（図示せず）に接続されたパッド１０２が形成されており、このパッド１０２上に、金等のバンプ１０３が隆起して形成されている。
【０００５】
半導体チップ１００は、別の半導体チップを接合して組み立てられる前に、単体で、動作確認のための機能テストが行われる。この機能テストは、バンプ１０３にテストプローブ１１０の先端を押し当てて行われる。
【０００６】
【発明が解決しようとする課題】
ところが、テストプローブ１１０を押し当てることにより、参照符号Ａで示すように、バンプ１０３が損傷を受け、バンプ１０３の表面形状が変形したり、バンプ１０３の材料がえぐり取られたり捲れ上がったりする場合がある。とくに、たとえば、異なる温度条件下で２〜３回の機能テストを繰り返し行う必要がある場合には、テストプローブ１１０を複数回に渡ってバンプ１０３に押し当てる必要がある。したがって、機能テストを経た半導体チップ１０１では、バンプ１０３が相当な損傷を受けている場合がある。
【０００７】
このように損傷を受けたバンプ１０３では、他の半導体チップとの接合を良好に行うことができず、結果として、半導体チップ同士の電気接続が不良になり、チップ・オン・チップ構造の半導体装置が全体として不良品となる。
バンプ１０３を形成する前に機能テストを行えば、バンプ１０３の損傷は回避できるが、この場合には、テストプローブ１１０をパッド１０２に押し当てることになるので、パッド１０２の損傷が不可避である。この損傷を受けたパッド１０２上にバンプ１０３を形成しようとしても、その形成を良好に行うことは困難であり、結果として、半導体チップ同士の良好な接合が阻害される。バンプ１０３を相当な厚膜状に形成すれば、損傷を受けたパッド１０２上であっても良好なバンプ１０３の形成が可能かもしれないが、バンプ材料を多く必要とし、かつ、バンプの形成に時間がかかるから、好ましい解決方法とは言えない。
【０００８】
そこで、この発明の目的は、上述の技術的課題を解決し、機能テストを経た後の接続を良好に行うことができる半導体装置を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】
上記の目的を達成するための請求項１記載の発明は、半導体チップ上に形成された内部回路と、上記半導体チップ上に形成されて、上記内部回路に接続されていて、他のチップとの接続のためのチップ間接続部材が接する接続用パッドと、上記半導体チップ上で上記接続用パッドに接続されて形成され、上記内部回路の機能テストのために用いられるテスト用パッドと、上記接続用パッドと上記テスト用パッドとを接続する金属配線とを含み、上記金属配線は、アルミニウム配線と、上記アルミニウム配線を被覆する保護膜上に形成され、上記保護膜の上記接続用パッドおよび上記テスト用パッドの位置に形成された開口において上記アルミニウム配線と接触するバリアメタル膜とによって形成されていることを特徴とすることを特徴とする半導体装置である。
【００１０】
上記の構成によれば、内部回路に接続された接続用パッドには、テスト用パッドが接続されている。したがって、半導体チップの機能テストは、テスト用パッドを用いて行うこととすれば、接続用パッドは、損傷を受けることがない。したがって、機能テスト後の当該半導体チップと、別の半導体チップなどとの接続は、良好に行うことができる。
【００１１】
また、テスト用パッドは機能テストのために最適な位置に形成することができ、接続用パッドは他の半導体チップなどとの接続のために最適な位置に形成することができるので、他の半導体チップなどとの接続位置を自由に設定することができる。
請求項２記載の発明は、上記接続用パッド上に形成され、他のチップ（半導体チップやセラミック素子など）を上記半導体チップの表面に重ね合わせて接合するためのチップ間接続部材をさらに含むことを特徴とする請求項１記載の半導体チップである。
【００１２】
この構成によれば、接続用パッド上に形成されたチップ間接続部材（バンプや金属蒸着膜など）により、半導体チップを重ね合わせて接合することにより、いわゆるチップ・オン・チップ構造の半導体装置を構成できる。内部回路の機能テストは、テスト用パッドを用いて行われるので、チップ間接続部材は、半導体チップの接合前に損傷を受けることがない。そのため、半導体チップとの接合を良好に行うことができ、チップ・オン・チップ構造の半導体装置を良好な歩留まりで生産することができる。
【００１３】
チップ間接続部材は、機能テスト前または機能テスト後のいずれであっても良好に形成することができ、機能テスト前に形成されたチップ間接続部材が機能テストによって損傷を受けることも、機能テスト後におけるチップ間接続部材の形成が困難になることもない。よって、チップ間接続部材の形成は、機能テスト前または機能テスト後のいずれでも構わないので、工程の設計が容易になる。
【００１４】
また、機能テスト時に接続用パッドまたはその表面に形成されるチップ間接続部材が損傷を受けることがないので、チップ間接続部材は、バンプのような厚膜状のものである必要がなく、バンプよりもはるかに薄膜の金属蒸着膜のようなものであってもよい。これにより、チップ間接続部材の材料が少なくてすみ、また、その形成も短時間で行える。
【００１５】
請求項３記載の発明は、上記テスト用パッドは、上記半導体チップ表面の周縁領域に形成されており、上記接続用パッドは、上記テスト用パッドよりも上記半導体チップ表面の内方の領域に形成されていることを特徴とする請求項１または２記載の半導体装置である。
この構成によれば、テスト用パッドが、接続用パッドよりも半導体チップ表面の周縁の領域に形成されているので、請求項４記載のように、テストプローブをテスト用パッドに押し当てて機能テストが行われる場合に、この機能テストを良好に実行できる。
請求項５記載の発明は、上記テスト用パッド上に形成されたバンプをさらに含むことを特徴とする請求項１ないし４のいずれかに記載の半導体装置である。
この構成によれば、テスト用パッドから腐食が進んでも、チップ接続用パッドまで容易には到達しないようにすることができる。
【００１６】
【発明の実施の形態】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。図１は、この発明の一実施形態に係る半導体装置の構成を一部分解して示す斜視図である。この半導体装置は、第１の半導体チップとしての親チップＭの表面１１に、第２の半導体チップとしての子チップＤ１，Ｄ２，Ｄ３（以下、総称するときには「子チップＤ」という。）をそれぞれ重ね合わせて接合した、いわゆるチップ・オン・チップ（Chip-On-Chip）構造を有している。
【００１７】
親チップＭは、たとえばシリコンチップからなっている。表面１１は、親チップＭの基体をなす半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面であり、最表面は、絶縁物の保護膜で覆われている。この保護膜上には、子チップＤの接合領域１５（子チップＤ１に対応するもののみを図示した。）が設定されており、この接合領域１５には、子チップＤとの接続のためのチップ接続用パッドＰＭ（接続用パッド）が、複数個配置されている。
【００１８】
子チップＤは、たとえばシリコンチップからなる。この子チップＤの基体をなす半導体基板においてトランジスタなどの機能素子が形成された活性表層領域側の表面である表面２１は、絶縁物の保護膜で覆われている。この保護膜上には、親チップＭのチップ接続用パッドＰＭに対応する位置に、複数個のチップ接続用パッドＰＤ（接続用パッド）が露出して形成されている。各パッドＰＤ上には、耐酸化性の金属、たとえば、金、鉛、プラチナ、銀またはイリジウムからなるバンプＢ（チップ間接続部材）がそれぞれ形成されている。
【００１９】
子チップＤは、表面２１を親チップＭの表面１１に対向させた状態で親チップＭに接合される。この接合は、バンプＢを接合領域１５のチップ接続用パッドＰＭにそれぞれ当接させた状態で、親チップＭと子チップＤとを相互に圧着することにより達成される。この圧着の際、必要に応じて親チップＭおよび／または子チップＤに超音波振動を与えることにより、バンプＢとチップ接続用パッドＰＭとの確実な接合が達成される。
【００２０】
たとえば、親チップＭには、ゲートアレイやロジック回路が形成されている。そして、たとえば、第１の子チップＤ１は、ＣＰＵであり、第２の子チップＤ２は、Ａ／Ｄ変換素子であり、第３の子チップＤ３は、メモリ素子（フラッシュメモリ、ＥＥＰＲＯＭ、強誘電体メモリ、ダイナミックＲＡＭなど）である。
親チップＭは、たとえば、図示しない外部接続用パッド、およびこの外部接続用パッドに接続されるボンディングワイヤにより、リードフレームに接続されている。
【００２１】
図２は、子チップＤのパッドＰＤの近傍の構成を拡大して示す斜視図であり、図３はチップ接続用パッドＰＤの近傍の構成を示す断面図である。子チップＤの表面２１において、チップ接続用パッドＰＤの近傍には、テスト用パッドＰＴが設けられている。そして、チップ接続用パッドＰＤとこれに対応するテスト用パッドＰＴとは、金属配線３０により相互に接続されて対を成している。テスト用パッドＰＴは、テストプローブ５０を押し当てやすいように、子チップＤの表面２１の周縁領域に形成されており、チップ接続用パッドＰＤは、テスト用パッドＰＴよりも表面２１の内方の領域に形成されている。
【００２２】
図３に示されているように、子チップＤの基体をなす半導体基板４０上には、絶縁層４１上にアルミニウム配線４２が形成されていて、このアルミニウム配線４２が、たとえば、半導体基板４０の表層の活性領域に形成された素子（図示せず）に接続されている。アルミニウム配線４２は、保護膜４３で被覆されていて、この保護膜４３には、チップ接続用パッドＰＤおよびテスト用パッドＰＴの位置に、開口４４，４５が形成されている。保護膜４３の上方には、開口４４，４５においてアルミニウム配線４２に接触するバリアメタル膜４６（たとえば、ＴｉＷからなる。）が形成されている。このバリアメタル膜４６により、テスト用パッドＰＴおよびチップ接続用パッドＰＤの表層部分が形成されている。そして、金属配線３０は、テスト用パッドおよびチップ接続用パッドＰＤの間のバリアメタル膜４６およびそれらの間のアルミニウム配線４２によって形成されている。
【００２３】
なお、バリアメタル膜４６は、隣接する膜間の材料の相互拡散を防止し、界面が合金化することを防止するためのものである。
子チップＤは、親チップＭに接合される前に、単体で、内部回路の動作確認のための機能テストが行われる。この機能テストにおいては、図２に示すように、テスト用パッドＰＴにテストプローブ５０が押し当てられる。必要に応じて、たとえば、異なる温度条件の下で、２回、３回と繰り返し同様なテストが行われる。
【００２４】
親チップＭについても、単体での機能テストが行われる。この親チップＭにおいて、機能テストの際にテストプローブが電気的に接続されるべきチップ接続用パッドＰＭに関する構成は、子チップＤのチップ接続用パッドＰＤに関連する構成と同様になっている。すなわち、テストプローブが接続されるべきチップ接続用パッドＰＭの近傍には、テスト用パッドＰＭＴが対をなすように設けられていて、これらは、金属配線３０Ｍによって相互に接続されている。そして、機能テストの際には、チップ接続用パッドＰＭではなく、テスト用パッドＰＭＴにテストプローブが押し当てられる。このテスト用パッドＰＭＴは、親チップＭの表面１１の周縁領域に形成されており、チップ接続用パッドＰＭは、テスト用パッドＰＭＴよりも表面１１の内方の領域に形成されている。
【００２５】
このようにこの実施形態によれば、親チップＭおよび子チップＤの機能テストを行うためのテストプローブは、チップ接続用パッドＰＭ，ＰＤに接続されたテスト用パッドＰＭＴ，ＰＴに押し当てられ、これにより、親チップＭおよび子チップＤの内部回路の動作確認が行われる。したがって、機能テストの際に親チップＭのチップ接続用パッドＰＭや子チップＤのバンプＢが損傷を受けるおそれがない。そのため、親チップＭの表面に子チップＤを接合してチップ・オン・チップ構造の半導体装置を組み立てる際に、親チップＭと子チップＤとの接続不良が生じることがない。これにより、チップ・オン・チップ構造の半導体装置を良好な歩留まりで生産することができる。
【００２６】
また、バンプＢは、機能テスト前に形成されても損傷を受けることがなく、また、機能テスト後に形成されても、損傷のないチップ接続用パッドＰＤ上に良好に形成することができる。したがって、バンプＢの形成は、機能テスト前でも機能テスト後でもよいので、製造工程の設計が容易になる。
さらに、バンプＢは、損傷のないチップ接続用パッドＰＤ上に形成することができるので、さほど厚膜に形成する必要がない。したがって、バンプＢの材料が少なくてすみ、かつ、バンプＢの形成を短時間で行える。また、一般に電解めっきや無電解めっきで形成される厚膜状のバンプＢの代わりに、金属蒸着膜などの薄膜を適用することも可能であり、このようにすることによって、チップ間接続部材の材料を節約できる。
【００２７】
また、チップ接続用パッドＰＭ，ＰＤを親チップＭと子チップＤとの接続のために最適な位置に形成し、テスト用パッドＰＭＴ，ＰＴは機能テストのために最適な位置（たとえば、チップＭ，Ｄの表面の周縁付近）に形成することができる。これにより、親チップＭと子チップＤとの接続位置を自由に設定でき、かつ、機能テストも良好に行うことができる。
【００２８】
この発明の一実施形態について説明したが、この発明は、他の形態でも実施することができる。たとえば、上記の実施形態では、親チップＭと子チップＤとをバンプＢ等を介して接続したチップ・オン・チップ構造の半導体装置を例にとったが、複数の半導体チップ間の接続はボンディングワイヤで行われてもよく、また、相互に接続される複数の半導体チップは必ずしも重ね合わせて配置される必要はない。さらに、この発明は、単体で使用される半導体チップにも適用可能であり、リードフレームにワイヤボンディングにより接続される外部接続用パッドに付随してテスト用パッドを設けてもよい。
【００２９】
また、上記の実施形態では、子チップＤにバンプＢを設けているが、親チップＭ側に同様のバンプを設けてもよく、親チップＭおよび子チップＤの両方にバンプを設けて、バンプ同士を接合することによって親チップＭおよび子チップＤのチップ・オン・チップ接合を達成してもよい。
さらに、上記の実施形態では、親チップＭの表面１１に３つの子チップＤが接合される場合について説明したが、親チップＭの表面１１に接合される子チップの数は必要とされるシステム構成に応じて定められればよい。
【００３０】
さらに、上記の実施形態では、親チップＭおよび子チップＤは、いずれもシリコンからなるチップであることとしたが、シリコンの他にも、ガリウム砒素半導体やゲルマニウム半導体などの他の任意の半導体材料を用いた半導体チップをこの発明の半導体装置に適用することができる。この場合に、第１の半導体チップと第２の半導体チップとの半導体材料は、同じでもよいし異なっていてもよい。
【００３１】
さらに、チップ接続用パッドとテスト用パッドとをつなぐ配線は、金属配線ではなく、ポリシリコン配線等を用いてもよいし、テスト用パッド部にもバンプを形成するようにしてもよい。このようにすると、テスト用パッドから腐食が進んでも、チップ接続用パッドまで容易には到達しないようにすることができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る半導体装置の構成を一部分解して示す斜視図である。
【図２】チップ接続用パッドの近傍の構成を拡大して示す斜視図である。
【図３】チップ接続用パッドの近傍の構成を示す断面図である。
【図４】従来の半導体チップのバンプ付近の構成を拡大して示す斜視図である。
【符号の説明】
Ｍ      親チップ
Ｄ，Ｄ１，Ｄ２，Ｄ３    子チップ
ＰＭ    チップ接続用パッド（接続用パッド）
ＰＭＴ  テスト用パッド
ＰＤ    チップ接続用パッド（接続用パッド）
ＰＴ    テスト用パッド
Ｂ      バンプ（チップ間接続部材）
１５    接合領域
３０，３０Ｍ    金属配線
【図１】
0003718360.tif 000002
【図２】
0003718360.tif 000003
【図３】
0003718360.tif 000004
【図４】
0003718360.tif 000005