(57)【特許請求の範囲】
【請求項１】
円盤状情報媒体を回転制御し目標回転数に引き込む際に、上記円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、上記円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、
上記基準同期信号と上記円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、
上記基準同期信号の周期と上記再生同期信号の周期とを比較して上記再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、上記速度判別制御手段の出力に応じて上記駆動回路に加減速信号を発生させる加減速誤差発生手段と、上記速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて上記駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、上記演算制御手段での演算を開始させる開始信号を上記演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、
上記制御誤差発生手段の出力と上記加減速誤差発生手段の出力とを切り替える切替手段とを備え、
上記円盤状情報媒体が目標回転数に引き込む動作を行う場合は上記加減速誤差発生手段の出力を上記切替手段の出力に選択し、上記再生同期信号の周期と上記基準同期信号の周期とが一致または略一致を上記演算制御手段が検出したとき、上記開始制御手段から上記演算制御手段に演算の開始を指示し、上記所定期間の後で得られた演算結果を上記制御誤差発生手段に位相制御誤差として格納し、上記位相制御誤差を駆動信号の駆動中心として上記駆動回路に出力するように上記切替手段を切り替える制御を行うことを特徴とする制御誤差生成装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ビデオディスクプレーヤ等の円盤状記録媒体（以下、ディスクと称す）から再生信号を得る場合必要となるディスクを回転させる制御（以下、スピンドル制御と称す）を行うとき有用な制御誤差発生装置に関するものである。
【０００２】
【従来の技術】
ビデオディスクプレーヤのようにディスクに記録された信号を再生する場合、ディスクの回転を制御するスピンドル制御が必要であり、一般に、このスピンドル制御には映像信号に付加されている同期信号が用いられている。
【０００３】
また、ビデオディスクでは、ディスクの回転速度が一定（以下、ＣＡＶと称す）なものと、記録密度を上げるために記録再生時の線速度が一定（以下、ＣＬＶと称す）なものとがある。
【０００４】
以下に従来のスピンドル制御について説明する。
図４は従来のスピンドル制御のブロック図を示している。図４において、１はディスク、２はモータ、３はピックアップ、４はＦＭ復調部、５は映像処理部、６は同期分離部、７は基準同期信号発生部、８はＰＷＭ出力部、１０はモータ駆動回路部、１０１は速度誤差生成部、１０２は速度誤差乗算器、１０３は位相誤差生成部、１０４は位相誤差乗算器、１０５は加算部、１０６は低域補償及び位相補償部を示している。
【０００５】
以上のように構成されたスピンドル制御ブロックについて、以下にその動作を説明する。図４においてディスク１に記録された記録信号はピックアップ３により再生され、ＦＭ復調部４で映像信号に復元される。この映像信号は、映像処理部５に供給される。
【０００６】
また、映像信号は同期分離部６に印加され、映像信号に周期的に付加されている同期信号が取り出される。速度誤差生成部１０１は、同期分離部６で得られた同期信号の同期と基準同期信号発生部７で得られる基準同期信号の周期との比較結果を用いて速度誤差を生成し、この速度誤差は速度誤差乗算器１０２で乗算される。また、位相誤差生成部１０３は、同期分離部６で得られる同期信号と基準同期信号発生部７より出力される基準同期信号との位相差を生成し、この位相誤差は位相誤差乗算器１０４で乗算される。そして、速度誤差乗算器１０２の出力と位相誤差乗算器１０４の出力とは加算部１０５で加算され、制御信号となる。この制御信号は、ＰＷＭ出力部８と、低域補償及び位相補償１０６と、モータ駆動回路部１０とを経てモータ２を駆動し、ディスク１の回転を制御するように構成されている。
【０００７】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、起動時での目標値への引き込み動作を行うときや、ＣＬＶディスクでのジャンプ後の再引き込み動作を行うときに、スピンドル制御でオーバーダンピングを生じて引き込みに時間がかかるという問題点を有していた。
【０００８】
本発明は上記従来の問題点を解決するもので、ディスクの回転速度が目標速度とほぼ一致した状態で、基準同期信号の周期と再生同期信号の周期とを比較して、その比較結果により加減速誤差を駆動段に供給し加減速動作を行うとともに、最適期間内の上記の比較結果を用い駆動段での駆動信号の動作中心となる制御誤差信号の値を計算し、この計算結果を用いて以降の制御を行うことができる制御誤差生成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この目的を達成するために本発明の制御誤差生成装置は、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行う構成を有している。
【００１０】
【作用】
この構成によって、ディスクの回転速度が目標速度とほぼ一致した状態で基準同期信号の周期と再生同期信号の周期との長短の比較結果に応じて加減速誤差を駆動段に供給し加減速動作を行うとともに、上記の比較結果から駆動段での駆動信号の動作中心となる制御誤差信号の値を計算し、この計算結果を用いて以降の制御を行うことにより、起動時での目標値への引き込み動作やＣＬＶディスクでのジャンプ後の再引き込み動作においてスピンドル制御にオーバーダンピングが生じないで速い引き込み特性を有することができる。
【００１１】
【実施例】
（実施例１）
以下本発明の一実施例について、図面を参照しながら説明する。
【００１２】
図１は、本発明の制御誤差生成装置を含むスピンドル制御のブロック図を示している。図１において、１はディスク、２はモータ、３はピックアップ、４はＦＭ復調部、５は映像処理部、６は同期分離部、７は基準同期信号発生部、８はＰＷＭ出力部、９はＬＰＦ、１０はモータ駆動回路部、１１は速度判別制御部、１２は加減速誤差発生部、１３は演算制御部、１４は開始制御部、１６は切り替えスイッチ、１７は制御誤差発生部であり、１５は制御誤差生成部を示している。
【００１３】
以上のように構成された制御誤差生成装置を含んだスピンドル制御のブロックについて、以下、その動作を説明する。ディスク１に記録された記録信号はピックアップ３で再生され、ＦＭ復調部４で映像信号に復元される。この映像信号は、映像処理部５に入力し、処理される。また、上記映像信号は同期分離部６に入力され、同期分離部６で映像信号に周期的に付加されている同期信号が取り出され、速度判別制御部１１と制御誤差発生部１７とに供給される。
【００１４】
速度判別制御部１１は、同期信号と基準同期信号発生部７の出力である基準同期信号とを入力とし、同期信号の周期と基準同期信号の周期とを比較して、同期信号の周期が長い場合には加速状態指令を、同期信号の周期が短い場合には減速状態指令を、加減速誤差発生部１２と演算制御手段１３とに出力する。加減速誤差発生部１２は、加速状態指令でモータ２が加速するように制御誤差信号を、減速状態指令でモータ２が減速するように制御誤差信号を、それぞれ、切り替えスイッチ１６に出力する。また、演算制御部１３は、開始制御部１４より開始信号が入力すると、切り替えスイッチ１６を制御誤差生成部１５の出力に設定するとともに、速度判別制御部１１から出力される加速状態指令と減速状態指令とを用いて、基準同期信号と再生同期信号との周期の一致および近傍動作を判断する。この、同期信号の周期と基準同期信号の周期とが一致した時点から、所定期間内の加速状態指令と減速状態指令との期間を用いることにより、正規のディスクの回転速度となる制御誤差信号の値を算出することができる。所定期間を終了するとともに、演算制御部１３は、切り替えスイッチ１６を制御誤差発生部１７の出力に設定するとともに、上記の算出した制御誤差信号を制御誤差発生部１７での制御誤差信号の動作中心を設定する要素に格納する。制御誤差発生部１７は、同期分離部６の同期信号と基準同期信号発生部７の基準同期信号とにより制御誤差信号を生成して、切り替えスイッチ１６に出力する。切り替えスイッチ１６の出力である制御誤差信号は、ＰＷＭ出力部８とＬＰＦ９とモータ駆動回路部１０とを経て、モータ２に印加され、ディスク１の回転を制御するように構成されている。
【００１５】
以上のように構成された制御誤差生成装置について、起動時での動作を図２を用いて説明する。ビデオディスクでは、一般的に、映像信号処理との関係で所定の回転数まで正しい同期信号が出力されない。ディスクが、図２の（ａ）に示している所定の回転数に達すると、同期信号が同期分離部６より連続的に出力されるとともに、開始制御部１４より開始制御信号が演算制御部１３に出力され、そして、演算制御部１３は切り替えスイッチ１６を制御誤差生成部１５の出力に設定する。いま、再生同期信号の周期をＴ、基準同期信号の周期をＴ０とすると、速度判別制御部１１は、同期信号の周期と基準同期信号の周期とを比較して、Ｔ＞Ｔ０の場合には加速状態指令を、Ｔ＜Ｔ０の場合には減速状態指令を、加減速誤差発生部１２と演算制御部１３とに出力する。図２のＡ区間では、Ｔ＞Ｔ０であるため、速度判別制御部１１は加速状態指令を出力し、図２の（ｂ）に示すように制御誤差信号生成部１５の出力は、モータ２を加速するように駆動信号が出力される。
【００１６】
次に、図２のＢ区間では、Ｔ＜Ｔ０となると、速度判別制御部１１は減速状態指令を出力する。これにより、演算制御部１３はディスクの回転速度が正規の回転速度を越えたことを認識するとともに、加減速誤差発生部１２はモータ２が減速するように制御誤差信号を発生することとなる。それ以降、図２のＢ区間に示すように、ディスクの回転速度は正規の回転速度の近傍を、すなわち、同期信号の周期が基準同期信号の周期を中心にして近傍の値となる。演算制御部１３は、同期信号の周期と基準同期信号の周期とが一致した時点から所定期間内である図２のＢ区間で、速度判別制御部１１からの加速状態指令と減速状態指令とのそれぞれの期間を用いることにより、正規のディスクの回転速度となる制御誤差信号の値を算出する。いま、加速状態指令の期間をＴａ、減速状態指令の期間をＴｂとし、加減速誤差発生部１２の出力レベルを±Ａとすると、再生同期信号の周期と基準同期信号の周期とが等しくなるような駆動レベルＡａｖｅは、加減速誤差発生部１２の出力で表現すると、以下のようになる。ただし、±Ａでは出力段は飽和動作しないとする。
【００１７】
Ａａｖｅ＝Ａ（Ｔａ−Ｔｂ）／（Ｔａ＋Ｔｂ）  （１）
演算制御部１３は、算出した上記の制御誤差信号を制御誤差発生部１７での制御誤差信号の動作中心を設定する要素に格納するとともに、切り替えスイッチ１６を制御誤差発生部１７の出力に設定することにより、上記算出した制御誤差信号の値を用いてスピンドル制御が行われる。
【００１８】
上記においては、Ｔ０を基準に加速状態指令と減速状態指令とを得ているが、以下のように不感帯を設定しても、同様に得られる。いま、速度判別制御部１１は、同期信号と基準同期信号とを比較して、Ｔ＞Ｔ０＋Ｔ１の場合には加速状態指令を、Ｔ＜Ｔ０−Ｔ１の場合には減速状態指令を、それ以外の場合には零状態指令を、加減速誤差発生部１２と演算制御部１３とに出力する。零状態指令のとき、モータ２への駆動信号は零となるように構成する。そして、加速状態指令の期間をＴａ、減速状態指令の期間をＴｂ、零状態指令の期間をＴｚとすると、駆動レベルＡａｖｅは、
Ａａｖｅ＝Ａ（Ｔａ−Ｔｂ）／（Ｔａ＋Ｔｂ＋Ｔｚ）  （２）で求められる。
【００１９】
式（１），（２）でも明らかなように、駆動レベルは、加速状態指令の期間から減速状態指令の期間を減算した値を全期間で乗算したもの、すなわち、全期間での加速状態指令と減速状態指令との平均値を、加減速誤差発生部１２の出力レベルＡで重み付けしたものであり、式の意味するものは同じである。
【００２０】
図３は、図１で示した制御誤差発生部１７の一実施例と制御誤差生成部１５とを示している。図３の制御誤差発生部１７において、２１は位相誤差生成部、２２は積分項乗算器、２３は第一の加算部、２４は第一の遅延素子、２５は比例項乗算器、２６は第二の遅延素子、２７は遅延項乗算器、２８は第二の加算器を示している。制御誤差発生部１７の動作について、以下、説明する。位相誤差生成部２１は、同期分離部６より出力される同期信号と基準同期信号発生部７より出力される基準同期信号との位相誤差を生成する。この位相誤差は、積分項乗算器２２で乗算され、第一の加算部２３に出力される。第一の加算部２３は、積分項乗算器２２の出力と第一の遅延素子２４の値とを加算して第一の加算結果を出力するとともに、第一の遅延素子２４に上記の第一の加算結果を格納する。また位相誤差は、比例項乗算器２５で乗算され、比例項乗算結果となる。また位相誤差は、第二の遅延素子２６を経て、遅延項乗算器２７で乗算され、遅延項乗算結果となる。そして、上記第一の加算結果と上記比例項乗算結果と上記遅延項乗算結果とは、第二の加算部２８で加算され、制御誤差信号として制御誤差発生部１７の出力となる。
【００２１】
以上の構成の制御誤差発生部１７は、通常のスピンドル制御状態で使用される。そして、制御誤差生成部１５で演算処理が終了するとともに、制御誤差生成部１５の演算処理部１３から演算された制御誤差信号の値が、第一の遅延素子２４に格納される。その後のスピンドル制御は、制御誤差発生部１７で生成される制御誤差信号を用いて行われる。その場合、第一の遅延素子２４の値は、駆動信号の動作中心となる制御誤差信号の値に相当する。
【００２２】
以上のように本発明によれば、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行うことにより、オーバーダンピングのない速い引き込み特性を実現できる。
【００２３】
【発明の効果】
以上のように本発明は、円盤状情報媒体を回転制御し目標回転数に引き込む際に、円盤状情報媒体に記録された同期信号と基準同期信号との誤差信号に基づき、円盤状情報媒体の回転制御を行うための制御誤差を生成して駆動回路に印加する装置であって、基準同期信号と円盤状情報媒体に記録された同期信号を再生した再生同期信号との位相差を用い位相制御誤差を生成する制御誤差発生手段と、基準同期信号の周期と再生同期信号の周期とを比較して再生同期信号の周期の長短に応じて加減速状態指令を出力する速度判別制御手段と、速度判別制御手段の出力に応じて駆動回路に加減速信号を発生させる加減速誤差発生手段と、速度判別制御手段の出力を用いて所定期間内の加速時間と減速時間とを用いて駆動回路に印加する駆動信号の動作中心を演算する演算制御手段と、演算制御手段での演算を開始させる開始信号を演算制御手段に入力する開始制御手段とを含む制御誤差生成手段と、制御誤差発生手段の出力と加減速誤差発生手段の出力とを切り替える切替手段とを備え、円盤状情報媒体が目標回転数に引き込む動作を行う場合は加減速誤差発生手段の出力を切替手段の出力に選択し、再生同期信号の周期と基準同期信号の周期とが一致または略一致を演算制御手段が検出したとき、開始制御手段から演算制御手段に演算の開始を指示し、所定期間の後で得られた演算結果を制御誤差発生手段に位相制御誤差として格納し、位相制御誤差を駆動信号の駆動中心として駆動回路に出力するように切替手段を切り替える制御を行うことにより、起動時での目標値への引き込み動作やＣＬＶディスクのジャンプ後の再引き込み動作においてスピンドル制御にオーバーダンピングの生じない速い引き込み特性を持つ制御信号生成装置を実現するものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例における制御誤差生成装置のブロック図
【図２】第１の実施例における制御誤差生成装置の動作説明のための動作説明図
【図３】本発明の第２の実施例における制御誤差生成装置のブロック図
【図４】従来のスピンドル制御装置のブロック図
【符号の説明】
１１  速度判別制御部
１２  加減速誤差発生部
１３  演算制御部
１４  開始制御部
１５  制御誤差生成部
【図１】
0003626761.tif 000002
【図２】
0003626761.tif 000003
【図３】
0003626761.tif 000004
【図４】
0003626761.tif 000005