(57)【特許請求の範囲】
【請求項１】
−対の正相及び逆相信号に含まれ時間経過に伴い過渡的に変化するオフセット成分を、これ等信号のピーク値及びボトム値の少なくともーつを使用してキャンセルする第一のオフセットキャンセル手段を、一定レベルのオフセットをキャンセルする第二のオフセットキャンセル手段の前段に含むことを特徴とするオフセット制御回路。
【請求項２】
前記第一のオフセットキャンセル手段は、前記正相信号のピーク値及びボトム値をホールドするピーク値ホールド回路及びボトム値ホールド回路と、これ等ホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項３】
前記演算手段は、前記逆相信号及び前記ピーク値ホールド回路及びボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする請求項２記載のオフセット制御回路。
【請求項４】
前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値及びボトム値をホールドするピーク値ホールド回路及びボトム値ホールド回路と、これ等ホールド回路の出力と前記正相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項５】
前記演算手段は、前記正相信号及び前記ピーク値ホールド回路及びボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする請求項４記載のオフセット制御回路。
【請求項６】
前記第一のオフセットキャンセル手段は、前記正相信号のピーク値をホールドする第一のピーク値ホールド回路と、前記逆相信号のピーク値をホールドする第二のピーク値ホールド回路と、前記正相信号のボトム値をホールドする第一のボトム値ホールド回路と、前記逆相信号のボトム値をホールドする第二のボトム値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項７】
前記演算手段は、前記正相信号及び前記第二のピーク値ホールド回路の出力信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第一の加算回路と、前記逆相信号及び前記第一のピーク値ホールド回路の出力信号及び前記第一のボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第二の加算回路とを有することを特徴とする請求項６記載のオフセット制御回路。
【請求項８】
前記第一のオフセットキャンセル手段は、前記正相信号のピーク値をホールドする第一のピーク値ホールド回路と、前記逆相信号のピーク値をホールドする第二のピーク値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項９】
前記演算手段は、前記正相信号及び前記第二のピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第一の加算回路と、前記逆相信号及び前記第一のピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第二の加算回路と、前記第一及び第二の加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする請求項８記載のオフセット制御回路。
【請求項１０】
前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドする第一のボトム値ホールド回路と、前記逆相信号のボトム値をホールドする第二のボトム値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項１１】
前記演算手段は、前記正相信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第一の加算回路と、前記逆相信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第二の加算回路と、前記第一及び第二の加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする請求項１０記載のオフセット制御回路。
【請求項１２】
前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、このホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項１３】
前記演算手段は、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする請求項１２記載のオフセット制御回路。
【請求項１４】
前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値をホールドするピーク値ホールド回路と、このホールド回路の出力と前記正相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項１５】
前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする請求項１４記載のオフセット制御回路。
【請求項１６】
前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、前記逆相信号のピーク値をホールドするピーク値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項１７】
前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ同一の比率で加算する第一の加算回路と、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第二の加算回路とを有することを特徴とする請求項１６記載のオフセット制御回路。
【請求項１８】
前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値をホ一ルドするピーク値ホールド回路と、このホールド回路の出力と前記正相信号とをフィードフォーワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項１９】
前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する加算回路と、前記加算回路の出力信号及び前記逆相信号を入力とする差動増幅回路とを有することを特徴とする請求項１８記載のオフセット制御回路。
【請求項２０】
前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、このホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とする請求項１記載のオフセット制御回路。
【請求項２１】
前記演算手段は、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する加算回路と、前記正相信号及び前記加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする請求項２０記載のオフセット制御回路。
【請求項２２】
前記ピーク値ホールド回路や前記ボトム値ホールド回路のホールド値を、外部からの制御信号入力によりリセットする機能を備えていることを特徴とする請求項１〜２１いずれか記載のオフセット制御回路。
【請求項２３】
請求項１〜２２いずれか記載のオフセット制御回路を含む光受信器であって、光入力信号を受信する受光素子と、この受光素子の出力を増幅する前置増幅器とを含み、この前置増幅器のー対の出力を前記オフセット制御回路の前記正相及び逆相信号としたことを特徴とする光受信器。
【請求項２４】
請求項２３記載の光受信器を用いたことを特徴とする光通信システム。
【請求項２５】
レベルが互いに相違するバースト状の光信号を送出する複数の光加入者線終端装置と、これ等バースト状の光信号を受信する光加入者線端局装置とを含み、この光加入者線端局装置は前記光受信器を有することを特徴とする請求項２４記載の光通信システム。
【請求項２６】
前記バースト状の光信号の間に存在するガードタイムにおいて、前記ピーク値ホールド回路や前記ボトム値ホールド回路のホールド値をリセットするようにしたことを特徴とする請求項２５記載光通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はオフセット制御回路及びそれを用いた光受信器並びに光通信システムに関し、特にバースト信号を受信する光受信器において広い受信ダイナミックレンジが必要とされる場合、時間経過に伴い過渡的に変化するオフセットレベルを制御するオフセット制御回路及びそれを用いた光受信器並びに光通信システムに関する。
【０００２】
【従来の技術】
一般に、光アクセス系、光ＬＡＮ、光インタコネクション等で用いられる光受信器は、ディジタル光信号を受信して電流信号に変換する受光素子と、その電流信号を増幅して一定振幅のディジタル電気信号に変換する受信回路から構成される。この種の光受信器における受信回路入力電流信号には、送信器出力光信号の消光比不良、反射戻り光及び受信器の受光素子で発生する暗電流等の影響により、一定レベルのオフセット電流が生ずる。同時に、受光素子内で光入射により生成されたキャリアのうち、受光素子内の電界強度が低い場所で生成されたキャリアは、ゆっくりとした時間をかけて拡散するため、信号のクロック周期に比べて大きな時定数で変化するオフセット電流が生ずる。
【０００３】
このようなオフセットを有する電流信号を増幅すると、出力波形のデューティ比が著しく変動し、論理「０」または「１」レベルの正確な識別が困難となる。これらオフセット電流によるデューティ比変動の問題のうち、一定レベルのオフセット電流によるデューティ比変動を抑制する従来技術は、これまで各種提案されている。例えば、特開平８−８４１６０号公報に開示されている光受信回路では、図１９に示すように、差動前置増幅器２０の正相出力と逆相出力のピーク値、逆相出力と正相出力のピーク値をそれぞれ加算することにより一定レベルのオフセットを相殺すると共に、信号振幅の大小に関わらず論理「０」、「１」レベルを識別する閾値を信号パルス振幅の半分の値に設定してデューティ比変動を抑制することができる。尚、図１９において、１０は受光素子、４０は自動識別レベル制御回路であり、また３１はピークホールド回路、３２はボトムホールド回路、３７，３８は加算回路を夫々示している。
【０００４】
しかし、この光受信回路では、時間経過に伴い過渡的に変化するオフセットを抑制することはできず、図１９に示すように、出力波形のデューティ比が著しく変動してしまう。この時間経過に伴い過渡的に変化するオフセットが出力波形のデューティ比変動に与える影響は、光アクセス系、光ＬＡＮ、光インタコネクション等でバースト状の光信号を受信する場合で、各バースト信号のレベル差が大きく（光レベルで３０ｄＢ程度）広い受信ダイナミックレンジを必要とする場合に特に顕著に現れる。
【０００５】
かかる広い受信ダイナミックレンジを必要とする場合のＰＯＮ（Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  ）システムの例を図２２に示す。図２２において、複数の光加入者線終端装置ＯＮＵ（Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ）１〜３からの各光送信信号はスターカップラ４により合成された後、光加入者線端局装置ＯＬＴ（Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｔｉｏｎ）５内の光受信器６により受信される。このＰＯＮシステムでは、図示する様に、各ＯＮＵ１〜３からのバースト的に送信される光信号のレベルは夫々相違しており、よって、当該光受信器６には、上述した様に広いダイナミックレンジが要求されるのである。
【０００６】
いま、図２２に示した光受信器６が、図２０に示すように、大レベルバースト信号Ｂ１を受信後に、小レベルバースト信号Ｂ２を受信する場合を考える。大レベルバースト信号Ｂ１を受信している間に生成された遅い拡散時定数をもつキャリアの影響によるオフセットにより、小レベルバースト信号Ｂ２の受信開始時においてもこのオフセットが残留し、小レベルバースト信号Ｂ２を受信している間もこのオフセットはゆっくりとした時定数で減衰していく。この場合、信号振幅に対するオフセットレベルの時間変化の割合が無視できない程度に大きく、出力波形のデューティ比が著しく変動してしまう。
【０００７】
この時間経過に伴い過渡的に変化するオフセットを抑制する従来技術として、特開平１０−２２５２１号公報に開示されている光受信器が提案されている。この光受信回路の構成および各部の波形を図２１に示す。この光受信器では、抵抗とコンデンサから構成されるオフセット検出回路により、時間経過に伴い過渡的に変化するオフセット電流に相当する電圧値を検出し、電流引き抜き回路において、この検出した電圧値を電流に変換して受光素子出力電流から引き抜いた後に前置増幅器２０に送る。これにより、時間経過に伴い過渡的に変化するオフセットを削除し、出力波形のデューティ比変動を抑制することができる。
【０００８】
【発明が解決しようとする課題】
しかし、一般に、時間経過に伴い過渡的に変化するオフセット電流の時間波形は各受光素子で異なるため、この特開平１０−２２５２１号公報に開示されている従来技術では、オフセット検出回路を構成する抵抗値を各受光素子毎に個別調整しなければならず、この抵抗を可変にする必要がある。そのため、可変抵抗をチップ外に実装しなければならず、受信回路の１チップ集積化には適さないと共に、光受信器の小型化ができないという問題がある。また、各光受信器ごとの個別調整が必要であるため調整コストがかかり、低コスト化には不向きであるという問題がある。さらに、受光素子と最高電位電源との間にオフセット検出回路が挿入されているので、受光素子に印加するバイアス値がオフセット検出回路による電位降下分だけ小さくなってしまうという問題がある。
【０００９】
本発明の目的は、レベル差が大きく異なるバースト状の光信号を受信する場合においても、時間経過に伴い過渡的に変化するオフセットを削除してデューティ比変動のない出力波形を得ることができるオフセット制御回路及びそれを使用した光受信器並びに光通信システムを提供することにある。本発明の他の目的は、外付け素子による個別調整を行うことなく、受信回路の１チップ集積化に適した形で実現可能としたオフセット制御回路及びそれを用いた光受信器を提供することである。
【００１０】
【課題を解決するための手段】
本発明によるオフセット制御回路は、−対の正相及び逆相信号に含まれ時間経過に伴い過渡的に変化するオフセット成分を、これ等信号のピーク値及びボトム値の少なくともーつを使用してキャンセルするオフセットキャンセル手段を、一定レベルのオフセットをキャンセルする第二のオフセットキャンセル手段の前段に含むことを特徴とする。そして、前記第一のオフセットキャンセル手段は、前記正相信号のピーク値及びボトム値をホールドするピーク値ホールド回路及びボトム値ホールド回路と、これ等ホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記逆相信号及び前記ピーク値ホールド回路及びボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする。
また、前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値及びボトム値をホールドするピーク値ホールド回路及びボトム値ホールド回路と、これ等ホールド回路の出力と前記正相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記ピーク値ホールド回路及びボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする。
【００１１】
更に、前記第一のオフセットキャンセル手段は、前記正相信号のピーク値をホールドする第一のピーク値ホールド回路と、前記逆相信号のピーク値をホールドする第二のピーク値ホールド回路と、前記正相信号のボトム値をホールドする第一のボトム値ホールド回路と、前記逆相信号のボトム値をホールドする第二のボトム値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記第二のピーク値ホールド回路の出力信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第一の加算回路と、前記逆相信号及び前記第一のピーク値ホールド回路の出力信号及び前記第一のボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第二の加算回路とを有することを特徴とする。
更にはまた、前記第一のオフセットキャンセル手段は、前記正相信号のピーク値をホールドする第一のピーク値ホールド回路と、前記逆相信号のピーク値をホールドする第二のピーク値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記第二のピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第一の加算回路と、前記逆相信号及び前記第一のピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第二の加算回路と、前記第一及び第二の加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする。
また、前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドする第一のボトム値ホールド回路と、前記逆相信号のボトム値をホールドする第二のボトム値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第一の加算回路と、前記逆相信号及び前記第二のボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する第二の加算回路と、前記第一及び第二の加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする。
【００１２】
更に、前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、このホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする。更にはまた、前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値をホールドするピーク値ホールド回路と、このホールド回路の出力と前記正相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ同一比率で加算する加算回路を有することを特徴とする。
【００１３】
また、前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、前記逆相信号のピーク値をホールドするピーク値ホールド回路と、これ等ホールド回路の出力と前記正相及び逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ同一の比率で加算する第一の加算回路と、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ同一の比率で加算する第二の加算回路とを有することを特徴とする。更に、前記第一のオフセットキャンセル手段は、前記逆相信号のピーク値をホ一ルドするピーク値ホールド回路と、このホールド回路の出力と前記正相信号とをフィードフォーワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記正相信号及び前記ピーク値ホールド回路の出力信号を、ほぼ１対２の比率で加算する加算回路と、前記加算回路の出力信号及び前記逆相信号を入力とする差動増幅回路とを有することを特徴とする。
更にはまた、前記第一のオフセットキャンセル手段は、前記正相信号のボトム値をホールドするボトム値ホールド回路と、このホールド回路の出力と前記逆相信号とをフィードフォワード接続して演算する演算手段とを有することを特徴とし、前記演算手段は、前記逆相信号及び前記ボトム値ホールド回路の出力信号を、ほぼ１対２の比率で加算する加算回路と、前記正相信号及び前記加算回路の出力信号を入力とする差動増幅回路とを有することを特徴とする。
【００１４】
本発明による光受信器は、上記のオフセット制御回路を含む光受信器であって、光入力信号を受信する受光素子と、この受光素子の出力を増幅する前置増幅器とを含み、この前置増幅器のー対の出力を前記オフセット制御回路の前記正相及び逆相信号としたことを特徴とする。
本発明による光通信システムは上記の光受信器を用いたことを特徴としており、またレベルが互いに相違するバースト状の光信号を送出する複数の光加入者線終端装置と、これ等バースト状の光信号を受信する光加入者線端局装置とを含み、この光加入者線端局装置は前記光受信器を有することを特徴とする。そして、前記バースト状の光信号の間に存在するガードタイムにおいて、前記ピーク値ホールド回路や前記ボトム値ホールド回路のホールド値をリセットするようにしたことを特徴とする。
【００１５】
本発明の作用を述べる。一対の正相及び逆相信号に含まれる時間経過に伴って過渡的に変化するオフセット成分を、これ等信号のピーク値及びボトム値の少なくとも一つに含まれ、同様に時間経過に伴って過渡的に変化するオフセット成分を使用してキャンセルするよう構成する。このキャンセルをなす場合に、これ等正相及び逆相信号と前記のピーク値及びボトム値の少なくとも一つとを、フィードフォワード接続し、互いの過渡的に変化するオフセット成分同士が打ち消し合うように演算するよう構成する。
【００１６】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態によるオフセット制御回路を含む光受信器を示すブロック図である。同図の光受信器は、光信号Ａの入力に対して電流信号を出力する受光素子１０と、受光素子出力電流信号を電圧信号に変換、増幅して差動電圧信号（Ｂ＋，Ｂ−  ）を出力する前置増幅回路２０と、時間経過に伴い過渡的に変化するオフセットを削除するオフセット制御回路３０（本発明）と、時間的に変化しない一定レベルのオフセットを削除すると共に、論理「０」、「１」レベルを識別する閾値を設定する識別レベル制御回路４０より構成されている。
【００１７】
同図では、前置増幅回路として帰還抵抗を用いた差動トランスインピーダンス増幅回路を用いているが、電流信号の入力に対して差動電圧信号を出力するトランスインピーダンス増幅回路であればどのような回路でも構わない。また同図では、識別レベル制御回路として特開平８−８４１６０号公報に開示されている回路と同等の回路を用いているが、時間的に変化しない一定レベルのオフセットを削除すると共に、論理「０」、「１」レベルを識別する閾値を設定する機能を持つ回路であればどのような回路でも構わない。例えば、特開平６−２３２９１７号公報、特開平７−１５３４３号公報、特開平７−１４２９３５号公報、特開平１０−８４２３１号公報及び米国特許公報第５，０２５，４５６号公報等に開示の回路を使用することができる。
【００１８】
以下では、図１を用いて本発明の第１の実施の形態によるオフセット制御回路の動作について詳細に説明する。本発明の第１の実施の形態によるオフセット制御回路３０は、前置増幅回路２０の正相・逆相出力（Ｂ＋  ，Ｂ−  ）のピーク値、ボトム値をそれぞれホールドするピーク値ホールド回路３１，３２、ボトム値ホールド回路３３，３４と、前置増幅回路２０の正相・逆相出力（Ｂ＋  ，Ｂ−  ）と、これら出力に対応するピーク値ホールド回路、ボトム値ホールド回路出力（Ｃｐ＋  ，Ｃｐ−  ）、（Ｃｂ＋  ，Ｃｂ−  ）を加算する加算回路３７，３８とにより構成される。図中には、加算回路３７，３８の出力（Ｄ＋  ，Ｄ−  ）を増幅する差動増幅回路３９が示されているが、本実施の形態によるオフセット制御回路では、特に必要ではない。
【００１９】
加算回路３７では、前置増幅回路２０の正相出力Ｂ＋  と、前置増幅回路２０の逆相出力のピーク値Ｃｐ−  と、前置増幅回路２０の逆相出力のボトム値Ｃｂ−とが加算される。また、加算回路３８では、前置増幅回路２０の逆相出力Ｂ−と、前置増幅回路２０の正相出力のピーク値Ｃｐ＋  と、前置増幅回路２０の正相出力のボトム値Ｃｂ＋  とが加算される。
【００２０】
図２は図１に示したオフセット制御回路３０において信号を受信したときの各部の波形図である。前置増幅回路出力における信号成分をＶ１（ｔ）（信号振幅は一定のＶ１とする）、オフセット成分をｖ１（ｔ）（単調増加）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ
Ｂ＋  ＝Ｖ１（ｔ）＋ｖ１（ｔ）……（１）
Ｂ−  ＝−Ｖ１（ｔ）−ｖ１（ｔ）……（２）
と表すことができる。
【００２１】
また、ピーク値ホールド回路、ボトム値ホールド回路の出力電圧は、正相・逆相で、それぞれ
Ｃｐ＋  ＝Ｖ１＋ｖ１（ｔ）……（３）
Ｃｂ＋  ＝ｖ１（ｔ１）……（４）
Ｃｐ−  ＝−ｖ１（ｔ１）……（５）
Ｃｂ−  ＝−Ｖ１−ｖ１（ｔ）……（６）
と表すことができる。
【００２２】
ここで、ピーク値、ボトム値のホールドはｔ＝ｔ１の時点から行われるものとする。加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
0003606143.tif 000002
であるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−）はそれぞれ、
0003606143.tif 000003
となる。
【００２３】
これらはｖ１（ｔ）を含んでおらず、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。したがって、加算回路出力電圧（Ｄ＋  ，Ｄ−  ）もしくは差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００２４】
以上説明したように、第１の実施の形態では、前置増幅回路２０の正相・逆相出力をそれぞれピーク値ホールド回路３１、３２、ボトム値ホールド回路３３、３４に与え、加算回路３７および３８にフィードフォワード接続した構成をとることにより、時間経過に伴い過渡的に変化するオフセットを完全に相殺することができる。本実施の形態で示したオフセット制御回路を構成する各回路ブロックは、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００２５】
次に、本発明の第２の実施の形態によるオフセット制御回路について説明する。図３は、本発明の第２の実施の形態によるオフセット制御回路を示すブロック図である。同図において、図１のオフセット制御回路と同じまたは同等部分には同一符号を付してある。図１と異なるのは、ピーク値ホールド回路のみを使用し、ホールドされたピーク値を２倍する２倍回路３５、３６を付加し、加算回路３７，３８の出力（Ｄ＋  ，Ｄ−  ）を増幅する差動増幅回路３９を必ず用いる点である。以下、本発明の第２の実施の形態によるオフセット制御回路の動作について詳細に説明する。
【００２６】
本発明の第２の実施の形態によるオフセット制御回路は、前置増幅回路２０の正相・逆相出力（Ｂ＋  ，Ｂ−  ）のピーク値をそれぞれホールドするピーク値ホールド回路３１，３２と、ピーク値ホールド回路３１，３２の出力を２倍する２倍回路３５，３６と、前置増幅回路２０の正相・逆相出力（Ｂ＋  ，Ｂ−  ）とこれら出力に対応する２倍回路出力（Ｃｐ＋  ，Ｃｐ−  ）を加算する加算回路３７，３８と、加算回路３７，３８の出力（Ｄ＋  ，Ｄ−  ）を増幅する差動増幅回路３９とにより構成される。
【００２７】
加算回路３７では、前置増幅回路２０の正相出力Ｂ＋と前置増幅回路２０の逆相出力のピークの２倍値Ｃｐ２−  とが加算される。また、加算回路３８では、前置増幅回路２０の逆相出力Ｂ−  と前置増幅回路２０の正相出力のピークの２倍値Ｃｐ２＋  とが加算される。
【００２８】
図４は図３に示したオフセット制御回路において信号を受信したときの各部の波形図である。第１の実施の形態の場合と同様、前置増幅回路出力における信号成分をＶ１（ｔ）（信号振幅は一定のＶ１とする）、オフセット成分をｖ１（ｔ）（単調増加）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（１）式、（２）式で表される。また、２倍回路出力電圧（Ｃｐ２＋  ，Ｃｐ２−  ）はそれぞれ、
Ｃｐ２＋  ＝２（Ｖ１＋ｖ１（ｔ））……（１１）
Ｃｐ２−  ＝−２ｖ１（ｔ１）……（１２）
と表すことができる。ここで、ピーク値のホールドはｔ＝ｔ１の時点から行われるものとする。
【００２９】
加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
Ｄ＋  ＝Ｂ＋  ＋Ｃｐ２−  ……（１３）
Ｄ−  ＝Ｂ−  ＋Ｃｐ２＋  ……（１４）
であるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−）はそれぞれ、
0003606143.tif 000004
となる。
【００３０】
これらはｖ１（ｔ）を含んでおらず、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。従って、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００３１】
次に、本発明の第３の実施の形態によるオフセット制御回路について説明する。図５は本発明の第３の実施の形態によるオフセット制御回路を示すブロック図である。同図において、図１または図３のオフセット制御回路と同じまたは同等部分には同一符号を付してある。図３と異なる点は、ピーク値ホールド回路の代わりにボトム値ホールド回路を使用している点のみである。以下、本発明の第３の実施の形態によるオフセット制御回路の動作について詳細に説明する。
【００３２】
図６は図５に示したオフセット制御回路において信号を受信したときの各部の波形図である。第１の実施の形態の場合と同様、前置増幅回路出力における信号成分をＶ１（ｔ）（信号振幅は一定のＶ１とする）、オフセット成分をｖ１（ｔ）（単調増加）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（１）式、（２）式で表される。また、２倍回路出力電圧（Ｃｂ２＋  ，Ｃｂ２−  ）はそれぞれ、
Ｃｂ２＋  ＝２ｖ１（ｔ１）……（１７）
Ｃｂ２−  ＝−２（Ｖ１＋ｖ１（ｔ））……（１８）
と表すことができる。ここで、ボトム値のホールドはｔ＝ｔ１の時点から行われるものとする。
【００３３】
加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
Ｄ＋  ＝Ｂ＋  ＋Ｃｂ２−  ……（１９）
Ｄ−  ＝Ｂ−  ＋Ｃｂ２＋  ……（２０）
であるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−）はそれぞれ、
0003606143.tif 000005
となる。
【００３４】
これらはｖ１（ｔ）を含んでおらず、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。したがって、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００３５】
以上説明したように、第２、第３の実施の形態では、前置増幅回路２０の正相・逆相出力をそれぞれピーク値ホールド回路３１，３２またはボトム値ホールド回路３３，３４に与え、その値を２倍し、加算回路３７および３８にフィードフォワード接続した後、それらの差を増幅する構成をとることにより、時間経過に伴い過渡的に変化するオフセットを完全に相殺することができる。
【００３６】
第２、第３の実施の形態で示したオフセット制御回路を構成する各回路ブロックは、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００３７】
次に、本発明の第４、第５、第６の実施の形態として第１、第２、第３の実施の形態によるオフセット制御回路に機能を付加したオフセット制御回路について説明する。これらの実施の形態では、レベル差が大きく異なるバースト光信号を受信する場合のオフセット制御回路について示す。図７、図８、図９、図１０、図１１、図１２は、それぞれ本発明の第４、第５、第６の実施の形態によるオフセット制御回路（または、オフセット制御回路を含む光受信器）を示すブロック図および各部の波形図である。
【００３８】
図７、図９、図１１のブロック図において、図１、図３、図５のオフセット制御回路と同じまたは同等部分には同一符号を付してある。図１、図３、図５と異なる点は、外部からの信号により、ピーク値ホールド回路３１、３２、ボトム値ホールド回路３３、３４にホールドされたピーク値、ボトム値をリセットする機能が付加された点である。このリセットを行うためのリセット信号（Ｒ＋  ，Ｒ−）は、各バースト信号の受信が終了し、次のバースト信号を受信が開始されるまでの時間内（ガードタイム）に入力される。
【００３９】
以下、本発明の第４の実施の形態によるオフセット制御回路の動作について、図８に示す各部の波形図を参照して詳細に説明する。図８は図７に示したオフセット制御回路３０において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。大レベルバースト信号Ｂ１を受信している間に受光素子１０で生成された、遅い拡散時定数をもつキャリアの影響によるオフセットにより、小レベルバースト信号Ｂ２の受信開始時においてもこのオフセットが残留し、小レベルバースト信号Ｂ２を受信している間もこのオフセットはゆっくりとした時定数で減衰していく。
【００４０】
大レベルバースト信号Ｂ１を受信している間の動作は第１の実施の形態と全く同様であり、オフセットは完全に相殺される。そのため以下では、リセットが行われる時間ｔ＝ｔ２以降における動作について説明する。前置増幅回路出力における信号成分をＶ２（ｔ）（信号振幅は一定のＶ２とする）、オフセット成分をｖ２（ｔ）（単調減少）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、
Ｂ＋  ＝Ｖ２（ｔ）＋ｖ２（ｔ）……（２３）
Ｂ−  ＝−Ｖ２（ｔ）−ｖ２（ｔ）……（２４）
と表すことができる。
【００４１】
また、大レベルバースト信号Ｂ１の受信が終了すると、ピーク値ホールド回路、ボトム値ホールド回路にホールドされたピーク値あるいはボトム値がリセットされるため、ピーク値ホールド回路、ボトム値ホールド回路出力電圧は、正相・逆相でそれぞれ
Ｃｐ＋  ＝ｖ２（ｔ２）（またはＶ２＋ｖ２（ｔ２））……（２５）
Ｃｂ＋  ＝ｖ２（ｔ）……（２６）
Ｃｐ−  ＝−ｖ２（ｔ）……（２７）
Ｃｂ−  ＝−ｖ２（ｔ２）（または−Ｖ２−ｖ２（ｔ２））……（２８）
と表すことができる。
【００４２】
加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
0003606143.tif 000006
と表される。
【００４３】
従って、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000007
となる。
【００４４】
これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間においても、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。したがって、加算回路出力電圧（Ｄ＋  ，Ｄ−  ）もしくは差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００４５】
以上説明したように、本実施の形態では、ピーク値ホールド回路３１，３２、ボトム値ホールド回路３３，３４にホールドされたピーク値およびボトム値を外部からの信号によりリセットする機能を、第１の実施の形態に対して付加した構成をとる。これにより、レベル差が大きく異なるバースト光信号を受信する場合でも、時間経過に伴い過渡的に変化するオフセットを完全に相殺することができる。本実施の形態で示したオフセット制御回路を構成する各回路ブロックは、第１の実施の形態で示した各回路ブロックと同様、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００４６】
次に、本発明の第５の実施の形態によるオフセット制御回路の動作について、図１０に示す各部の波形図を参照して詳細に説明する。図１０は図９に示したオフセット制御回路において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。第４の実施の形態の場合と同様の理由により、リセットが行われる時間ｔ＝ｔ２以降における動作について説明する。
【００４７】
第４の実施の形態の場合と同様、前置増幅回路出力における信号成分をＶ２（ｔ）（信号振幅は一定のＶ２とする）、オフセット成分をｖ２（ｔ）（単調減少）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（２３）式、（２４）式で表される。また、大レベルバースト信号Ｂ１の受信が終了すると、ピーク値ホールド回路にホールドされたピーク値がリセットされるため、２倍回路出力電圧（Ｃｐ２＋  ，Ｃｐ２−  ）はそれぞれ、
0003606143.tif 000008
と表すことができる。
【００４８】
加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、（１３）式、（１４）式で表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−）はそれぞれ、
0003606143.tif 000009
となる。
【００４９】
これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間においても、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。したがって、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００５０】
次に、本発明の第６の実施の形態によるオフセット制御回路の動作について、図１２に示す各部の波形図を参照して詳細に説明する。図１２は図１１に示したオフセット制御回路において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。第４の実施の形態の場合と同様の理由により、リセットが行われる時間ｔ＝ｔ２以降における動作について説明する。
【００５１】
第４の実施の形態の場合と同様、前置増幅回路出力における信号成分をＶ２（ｔ）（信号振幅は一定のＶ２とする）、オフセット成分をｖ２（ｔ）（単調減少）とすると、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（２３）式、（２４）式で表される。また、大レベルバースト信号Ｂ１の受信が終了すると、ボトム値ホールド回路にホールドされたボトム値がリセットされるため、２倍回路出力電圧（Ｃｂ２＋  ，Ｃｂ２−  ）はそれぞれ、
Ｃｂ２＋  ＝２ｖ２（ｔ）……（３７）
Ｃｂ２−  ＝−２ｖ２（ｔ２）
（または−２（Ｖ２−ｖ２（ｔ２）））……（３８）
と表すことができる。
【００５２】
加算回路出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、（１９）式、（２０）式で表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−）はそれぞれ、
0003606143.tif 000010
となる。
【００５３】
これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間においても、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺され、一定レベルのオフセット成分のみが残ることがわかる。したがって、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００５４】
以上説明したように、第５、第６の実施の形態では、ピーク値ホールド回路３１、３２またはボトム値ホールド回路３３、３４にホールドされたピーク値またはボトム値を外部からの信号によりリセットする機能を、第２、第３の実施の形態に対して付加した構成をとる。これにより、レベル差が大きく異なるバースト光信号を受信する場合でも、時間経過に伴い過渡的に変化するオフセットを完全に相殺することができる。
【００５５】
第５、第６の実施の形態で示したオフセット制御回路を構成する各回路ブロックは、第２、第３の実施の形態で示した各回路ブロックと同様、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００５６】
次に、本発明の第７、第８、第９の実施の形態として、第４、第５、第６の実施の形態によるオフセット制御回路からピーク値ホールド回路、ボトム値ホールド回路、２倍回路、加算回路の一部を削除した形態のオフセット制御回路について説明する。本実施の形態では、時間経過に伴い過渡的に変化するオフセットのうち、１バースト内で単調に増加するオフセットについては相殺されず残留するが、単調に減少するオフセットについては完全に相殺される。一般に、オフセットが単調に増加するのは、大レベルバースト信号を受信している間であり、この場合、信号振幅に対するオフセットレベルの時間変化の割合が小さければ、出力波形のデューティ比変動への影響は現れにくい。従って、第７、第８、第９の実施の形態では、大レベルバーストの信号振幅に対してオフセットレベルの時間変化の割合が無視できる程度に小さい場合、すなわち、広い受信ダイナミックレンジを有すると共に、過渡的変化の絶対値が比較的小さいオフセットを有する光受信器に対して有効である。
【００５７】
以下、本発明の第７の実施の形態によるオフセット制御回路について説明する。図１３は本発明の第７の実施の形態によるオフセット制御回路を示すブロック図である。同図において、図７に示された第４の実施の形態によるオフセット制御回路と同じまたは同等部分には同一符号を付してある。図７と異なる点は、正相側に対するピーク値ホールド回路３１、逆相側に対するボトム値ホールド回路３４を削除した点である。
【００５８】
次に、本発明の第７の実施の形態によるオフセット制御回路の動作について、図１４に示す各部の波形図を参照して詳細に説明する。図１４は、図１３に示したオフセット制御回路において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。以下では、大レベルバースト信号Ｂ１を受信している時間、すなわちｔ１＜ｔ＜ｔ２となる場合と、小レベルバースト信号Ｂ２を受信している時間、すなわちｔ＞ｔ２となる場合の２つの場合に分けて説明する。
【００５９】
ｔ１＜ｔ＜ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（１）式、（２）式で表される。また、ボトム値ホールド回路出力電圧Ｃｂ＋  、ピーク値ホールド回路出力電圧Ｃｐ−  はそれぞれ、（４）式、（５）式で表される。このとき、加算器出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
0003606143.tif 000011
と表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000012
となる。
【００６０】
これらはｖ１（ｔ）を含んでいるが、大レベルバースト信号Ｂ１を受信している間、すなわち、Ｖ１（ｔ）の振幅Ｖ１に対してｖ１（ｔ）が十分小さい場合（Ｖ１＞＞ｖ１（ｔ））には、時間経過に伴い過渡的に変化するオフセット成分は無視でき、一定レベルのオフセット成分のみが残ると見なすことができる。
【００６１】
ｔ＞ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（２３）式、（２４）式で表される。また、ボトム値ホールド回路出力電圧Ｃｂ＋、ピーク値ホールド回路出力電圧Ｃｐ−  はそれぞれ、（２６）式、（２７）式で表される。このとき、加算器出力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、
Ｄ＋  ＝Ｂ＋  ＋Ｃｐ−  ＝Ｖ２（ｔ）……（４５）
Ｄ−  ＝Ｂ−  ＋Ｃｂ＋  ＝−Ｖ２（ｔ）……（４６）
と表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
Ｅ＋  ＝Ｋ（Ｄ＋  −Ｄ−  ）＝２ＫＶ２（ｔ）……（４７）
Ｅ−  ＝−Ｋ（Ｄ＋  −Ｄ−  ）＝−２ＫＶ２（ｔ）……（４８）
となる。これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間では、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺されることがわかる。
【００６２】
従って、加算回路出力電圧（Ｄ＋  ，Ｄ−  ）もしくは差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。以上説明したように、本実施の形態では、第４の実施の形態から正相側に対するピーク値ホールド回路３１、逆相側に対するボトム値ホールド回路３４を削除した構成をとる。これにより、大レベルバーストの信号振幅に対してオフセットレベルの時間変化の割合が無視できる程度に小さい場合に対して有効に作用する。
【００６３】
本実施の形態で示したオフセット制御回路を構成する各回路ブロックは、他の実施の形態で示した各回路ブロックと同様、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００６４】
次に、本発明の第８の実施の形態によるオフセット制御回路について説明する。図１５は本発明の第８の実施の形態によるオフセット制御回路を示すブロック図である。同図において、図９に示された第５の実施の形態によるオフセット制御回路と同じまたは同等部分には同一符号を付してある。図９と異なる点は、正相側に対するピーク値ホールド回路３１、２倍回路３５、逆相側に対する加算回路３８を削除した点である。
【００６５】
本発明の第８の実施の形態によるオフセット制御回路の動作について、図１６に示す各部の波形図を参照して詳細に説明する。図１６は、図１５に示したオフセット制御回路において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。第７の実施の形態の場合と同様、大レベルバースト信号Ｂ１を受信する場合（ｔ１＜ｔ＜ｔ２）と、小レベルバースト信号Ｂ２を受信する場合（ｔ＞ｔ２）の２つの場合に分けて説明する。
【００６６】
ｔ１＜ｔ＜ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（１）式、（２）式で表される。また、２倍回路出力電圧Ｃｐ２−  は、（１２）式で表される。従って、加算回路出力電圧、すなわち差動増幅回路正相入力電圧Ｄ＋  は（１３）式で表される。一方、差動増幅回路逆相入力電圧Ｄ−  は、
Ｄ−  ＝Ｂ−  ……（４９）
である。
【００６７】
従って、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000013
となる。
【００６８】
これらはｖ１（ｔ）を含んでいるが、大レベルバースト信号Ｂ１を受信している間、すなわち、Ｖ１（ｔ）の振幅Ｖ１に対してｖ１（ｔ）が十分小さい場合（Ｖ１＞＞ｖ１（ｔ））には、時間経過に伴い過渡的に変化するオフセット成分は無視でき、一定レベルのオフセット成分のみが残ると見なすことができる。
ｔ＞ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（２３）式、（２４）式で表される。また、２倍回路出力電圧Ｃｐ２−は（３４）式で表される。
【００６９】
従って、差動増幅回路入力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、（１３）式、（４９）式で表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000014
となる。
【００７０】
これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間では、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺されることがわかる。従って、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００７１】
次に、本発明の第９の実施の形態によるオフセット制御回路について説明する。図１７は本発明の第９の実施の形態によるオフセット制御回路を示すブロック図である。同図において、図１１に示された第６の実施の形態によるオフセット制御回路と同じまたは同等部分には同一符号を付してある。図１１と異なる点は、逆相側に対するボトム値ホールド回路３４、２倍回路３６、正相側に対する加算回路３７を削除した点である。
【００７２】
本発明の第９の実施の形態によるオフセット制御回路の動作について、図１８に示す各部の波形図を参照して詳細に説明する。図１８は、図１７に示したオフセット制御回路において、大レベルバースト信号Ｂ１を受信した後に、小レベルバースト信号Ｂ２を受信したときの各部の波形図である。第７の実施の形態の場合と同様、大レベルバースト信号Ｂ１を受信する場合（ｔ１＜ｔ＜ｔ２）と、小レベルバースト信号Ｂ２を受信する場合（ｔ＞ｔ２）の２つの場合に分けて説明する。
【００７３】
ｔ１＜ｔ＜ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（１）式、（２）式で表される。また、２倍回路出力電圧Ｃｂ２＋  は、（１７）式で表される。従って、加算回路出力電圧、すなわち差動増幅回路逆相入力電圧Ｄ−  は（２０）式で表される。一方、差動増幅回路正相入力電圧Ｄ＋  は、
Ｄ＋  ＝Ｂ＋  ……（５４）
である。
【００７４】
従って、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000015
となる。
【００７５】
これらはｖ１（ｔ）を含んでいるが、大レベルバースト信号Ｂ１を受信している間、すなわち、Ｖ１（ｔ）の振幅Ｖ１に対してｖ１（ｔ）が十分小さい場合（Ｖ１＞＞ｖ１（ｔ））には、時間経過に伴い過渡的に変化するオフセット成分は無視でき、一定レベルのオフセット成分のみが残ると見なすことができる。
【００７６】
ｔ＞ｔ２の場合は、前置増幅回路の正相・逆相出力電圧（Ｂ＋  ，Ｂ−  ）はそれぞれ、（２３）式、（２４）式で表される。また、２倍回路出力電圧Ｃｂ２＋は（３７）式で表される。従って、差動増幅回路入力電圧（Ｄ＋  ，Ｄ−  ）はそれぞれ、（５４）式、（２０）式で表されるから、差動増幅回路３９の利得をＫとすると、その出力電圧（Ｅ＋  ，Ｅ−  ）はそれぞれ、
0003606143.tif 000016
となる。
【００７７】
これらはｖ２（ｔ）を含んでおらず、小レベルバースト信号Ｂ２を受信している間では、時間経過に伴い過渡的に変化するオフセット成分は完全に相殺されることがわかる。従って、差動増幅器出力電圧（Ｅ＋  ，Ｅ−  ）を特開平８−８４１６０号公報に開示されている識別レベル制御回路等に入力すれば、一定レベルのオフセット成分も相殺され、デューティ比変動のない出力波形が得られる。
【００７８】
以上説明したように、第８、第９の実施の形態では、第５，第６の実施の形態から正相側に対するピーク値ホールド回路、逆相側に対するボトム値ホールド回路、２倍回路、加算回路を削除した構成をとる。これにより、大レベルバーストの信号振幅に対してオフセットレベルの時間変化の割合が無視できる程度に小さい場合に対して有効に作用する。第８、第９の実施の形態で示したオフセット制御回路を構成する各回路ブロックは、他の実施の形態で示した各回路ブロックと同様、外付け素子による調整を行う必要がないため１チップ集積化に適しており、小型で低コストの光受信器を提供できる。
【００７９】
この様に、本発明によるオフセツト制御回路を使用した光受信器を用いれば、図２２に示した様な、複数の送信局（ＯＮＵ）１〜３から送出される、レベルが大幅に相違するバースト状光信号を、受信局（ＯＬＴ）５の光受信器６で受信しても、時間的に過渡的に変化するオフセット成分が除去可能であるので、デューティ比変動のない正確な出力信号を得ることができるのである。
【００８０】
なお、上記実施の形態は本発明の技術思想の範囲内において適宜変更され得るものであり、本発明は上記各実施の形態に限定されるものではないことは明らかである。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、レベルが一定の光信号を受信する場合だけでなく、レベル差が大きく異なるバースト状の光信号を受信する場合においても、時間経過に伴い過渡的に変化するオフセットを削除してデューティ比変動のない出力波形を、外付け素子による光受信器の個別調整を行うことなく、受信回路の１チップ集積化に適した回路構成で得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるオフセット制御回路を含む光受信器を示すブロック図である。
【図２】本発明の第１の実施の形態におけるオフセット制御回路の各部の波形図である。
【図３】本発明の第２の実施の形態におけるオフセット制御回路を示すブロック図である。
【図４】本発明の第２の実施の形態におけるオフセット制御回路の各部の波形図である。
【図５】本発明の第３の実施の形態におけるオフセット制御回路を示すブロック図である。
【図６】本発明の第３の実施の形態におけるオフセット制御回路の各部の波形図である。
【図７】本発明の第４の実施の形態におけるオフセット制御回路を含む光受信器を示すブロック図である。
【図８】本発明の第４の実施の形態におけるオフセット制御回路の各部の波形図である。
【図９】本発明の第５の実施の形態におけるオフセット制御回路を示すブロック図である。
【図１０】本発明の第５の実施の形態におけるオフセット制御回路の各部の波形図である。
【図１１】本発明の第６の実施の形態におけるオフセット制御回路を示すブロック図である。
【図１２】本発明の第６の実施の形態におけるオフセット制御回路の各部の波形図である。
【図１３】本発明の第７の実施の形態におけるオフセット制御回路を示すブロック図である。
【図１４】本発明の第７の実施の形態におけるオフセット制御回路の各部の波形図である。
【図１５】本発明の第８の実施の形態におけるオフセット制御回路を示すブロック図である。
【図１６】本発明の第８の実施の形態におけるオフセット制御回路の各部の波形図である。
【図１７】本発明の第９の実施の形態におけるオフセット制御回路を示すブロック図である。
【図１８】本発明の第９の実施の形態におけるオフセット制御回路の各部の波形図である。
【図１９】一定レベルのオフセットを制御する機能をもつ光受信回路を示すブロック図および各部の波形図である。
【図２０】一定レベルのオフセットを制御する機能をもつ光受信回路にレベルの異なるバースト信号を入力したときの各部の波形図である。
【図２１】時間経過に伴い過渡的に変化するオフセットを制御する機能をもつ従来の光受信回路を示すブロック図および各部の波形図である。
【図２２】本発明が適用されるＰＯＮシステムの概略図である。
【符号の説明】
１０  受光素子
２０  前置増幅回路
３０  オフセット制御回路
３１，３２  ピーク値ホールド回路
３３，３４  ボトム値ホールド回路
３５，３６  ２倍回路
３７，３８  加算回路
３９  差動増幅回路
４０  識別レベル制御回路
【図１】
0003606143.tif 000017
【図２】
0003606143.tif 000018
【図３】
0003606143.tif 000019
【図４】
0003606143.tif 000020
【図５】
0003606143.tif 000021
【図６】
0003606143.tif 000022
【図７】
0003606143.tif 000023
【図８】
0003606143.tif 000024
【図９】
0003606143.tif 000025
【図１０】
0003606143.tif 000026
【図１１】
0003606143.tif 000027
【図１２】
0003606143.tif 000028
【図１３】
0003606143.tif 000029
【図１４】
0003606143.tif 000030
【図１５】
0003606143.tif 000031
【図１６】
0003606143.tif 000032
【図１７】
0003606143.tif 000033
【図１８】
0003606143.tif 000034
【図１９】
0003606143.tif 000035
【図２０】
0003606143.tif 000036
【図２１】
0003606143.tif 000037
【図２２】
0003606143.tif 000038