(57)【特許請求の範囲】
【請求項１】
一定の機能を備えた複数の基本ファンクションセルに基づいて所望のマクロセルを作成するマクロセル作成方法であって、
所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する第１ステップと、
前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する第２ステップと、
前記基本ファンクションセル間の回路接続情報の他に、前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を参照して、前記マクロセルの内部に前記複数の基本ファンクションセルを配置し、その配置された前記複数の基本ファンクションセル間の配線を行う第３ステップと、
前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する第４ステップと、
からなることを特徴とするマクロセル作成方法。
【請求項２】
前記第１ステップの前に、前記マクロセルのサイズの見積もりと、前記マクロセルの回路の入出力端子情報と、前記基本ファンクションセル間の回路接続情報を予め準備するようにしたことを特徴とする請求項１に記載のマクロセル作成方法。
【請求項３】
請求項１または請求項２に記載のマクロセル作成方法で作成したマクロセルのレイアウトデータのライブラリであって、
前記レイアウトデータとして、
前記マクロセルのサイズのデータと、
前記マクロセルの内部に配置された前記複数の基本ファンクションセルの位置データと、
前記複数の基本ファンクションセル間の配線データと、
前記マクロセルの枠上に配置された前記仮の外部入出力端子と前記複数の基本ファンクションセルの前記入出力端子との間の配線が削除された、前記基本ファンクションセルの前記入出力端子の位置データと、
が少なくとも登録してあり、その各データをコンピュータが読み取り可能なライブラリ。
【請求項４】
一定の機能を備えた複数の基本ファンクションセルに基づいて所望のマクロセルを作成するマクロセル作成装置であって、
所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する枠作成手段と、
前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する仮端子配置手段と、
前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を、前記基本ファンクションセル間の回路接続情報に追加する接続情報追加手段と、
前記追加された回路接続情報に基づいて、前記マクロセルの内部に前記複数の基本ファンクションセルを配置するとともに、その配置された前記複数の基本ファンクションセル間の配線を行う配置・配線手段と、
前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する配線削除手段と、
を備えたことを特徴とするマクロセル作成装置。
【請求項５】
前記マクロセルのサイズの見積もりと、前記マクロセルの回路の入出力端子情報と、前記基本ファンクションセル間の回路接続情報とを予め記憶しておく記憶手段を、さらに備えたことを特徴とする請求項４に記載のマクロセル作成装置。
【請求項６】
所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する第１ステップと、
前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する第２ステップと、
前記基本ファンクションセル間の回路接続情報の他に、前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を参照して、前記マクロセルの内部に前記複数の基本ファンクションセルを配置し、その配置された前記複数の基本ファンクションセル間の配線を行う第３ステップと、
前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する第４ステップと、
を有するマクロセル作成方法をコンピュータに実行させるためのプログラムを記録したコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マクロセルの作成方法、およびマクロセル作成装置などに関し、特に、ゲートアレイ、スタンダードセル、また、エンベッテドアレイなどのＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）において、ＮＡＮＤゲート、フリップフロップ、インバータなどの基本的な論理回路（以下、基本ファンクションセルという）から構成されるマクロセルの作成方法、およびそのマクロセル作成装置などに関する。
【０００２】
【従来の技術】
最近、特定用途向けのＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を実現するＡＳＩＣの開発が盛んに行われている。このＡＳＩＣは、一定の機能を有する回路単位であるマクロセルを複数組み合せることによって構成されている。このマクロセルは、論理回路の基本要素である基本ファンクションセルを複数組み合せることによって構成されている。近年においては、ＡＳＩＣの普及に伴いＡＳＩＣの回路規模が急速に増大してきており、ＡＳＩＣを構成するマクロセルの回路規模も増大している。
【０００３】
一方、ＡＳＩＣを短時間で効率的に開発することが求められている。したがって、マクロセルの設計を効率的に行うこと、すなわち、複数の基本ファンクションセルを効率的に配置及び配線することが重要なこととなっている。
【０００４】
図６は、従来のマクロセル作成方法を示したフローチャートである。また、図７は、従来のマクロセル作成方法によって作成されたマクロセル６００を示す概略的平面図である。
【０００５】
マクロセル６００は、図７に示すように、基本ファンクションセル６１１〜６１３、６２１〜６２３、６３１〜６３３などの複数の基本ファンクションセルから構成され、基本ファンクションセル６１１〜６１３、６２１〜６２３、６３１〜６３３には、それぞれマクロセル６００の入出力端子６４１〜６４９が設けられている。また、マクロセル６００の入出力端子６４１〜６４９からは、その入出力端子６４１〜６４９をマクロセル６００の外部に引き出すための配線６５１〜６５９が設けられている。
【０００６】
次に、従来のマクロセル作成方法について説明すると、図６に示すように、初めに、基本ファンクションセル間の接続状態を示す回路接続情報５１１と、所望するマクロセル６００の回路のサイズ見積もり５１２と、マクロセル６００の回路の入出力端子情報５１３とを予め準備し、これらを記憶媒体などに記憶しておく（ステップＳ５００）。
【０００７】
次に、マクロセル６００の回路のサイズ見積もり５１２に基づき、マクロセル６００の枠を作成する（ステップＳ５０１）。
【０００８】
次に、マクロセル６００に含まれる基本ファンクションセル間の回路接続情報５１１を参照して、ステップＳ５０１で作成されたマクロセル６００の枠内に基本ファンクションセル６１１〜６１３、６２１〜６２３、６３１〜６３３などを含む全ての基本ファンクションセルを配置する（ステップＳ５０２）。
【０００９】
次に、ステップＳ５０２でマクロセル６００上に配置された基本ファンクションセル６１１〜６１３、６２１〜６２３、６３１〜６３３などを含む基本ファンクションセル間の全ての配線を行う（ステップＳ５０３）。
【００１０】
次に、マクロセルの回路の入出力端子情報５１３を参照して、ステップＳ５０３で作成されたマクロセル６００の入出力端子６４１〜６４９をマクロセル６００の外部に引き出すための配線６５１〜６５９を行い、マクロセルレイアウトデータ５１４を作成する（ステップＳ５０４）。
【００１１】
【発明が解決しようとする課題】
しかしながら、図６に示したような従来のマクロセル作成方法によると、マクロセル上に基本ファンクションセルを配置する際に、基本ファンクションセル間の回路接続情報だけを参照して配置しているため、マクロセルの入出力端子をマクロセルの外部に引き出すための配線が複雑かつ長くなり、マクロセルの動作速度を下げるといった問題があった。
【００１２】
また、マクロセルを作成するに当たり、マクロセルの入出力端子に関する遅延値を計算する必要があるが、従来のマクロセル作成方法によると、マクロセルの入出力端子をマクロセルの外部に引き出すために引き出し配線を行っているため、マクロセルの入出力端子に関する遅延値は、入出力端子までの遅延値と入出力端子をマクロセルの外部に引き出すための配線の遅延値とから計算する必要がある。したがって、マクロセルの入出力端子に関する遅延値の計算が複雑になり、正確な遅延値を求めることが困難であるという問題があった。
【００１３】
そこで、上記の点に鑑み、本発明の第１の目的は、マクロセルの回路規模が増大しても、マクロセルの入出力端子に関する遅延値を正確に計算することができ、高速度なマクロセルを効率的に設計することができるマクロセル作成方法を提供することにある。
【００１４】
また、本発明の第２の目的は、複数のマクロセルを使用して集積回路を設計する際に、マクロセル同士の接続に伴う配線遅延時間の計算を集積回路のレベルで行えるようにし、その設計の短時間化、容易化に寄与可能なマクロセルレイアウトデータのライブラリを提供することにある。
【００１５】
さらに、本発明の第３の目的は、第１の目的と同様の目的を実現するためのマクロセル作成装置を提供することにある。
【００１６】
さらにまた、本発明の第４の目的は、本発明のマクロセル作成方法をコンピュータで実現する際に必要な記録媒体を提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題を解決し本発明の第１の目的を達成するするために、本発明のマクロセル作成方法は、以下のように構成した。
【００１８】
すなわち、本発明のマクロセル作成方法は、一定の機能を備えた複数の基本ファンクションセルに基づいて所望のマクロセルを作成するマクロセル作成方法であって、所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する第１ステップと、前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する第２ステップと、前記基本ファンクションセル間の回路接続情報の他に、前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を参照して、前記マクロセルの内部に前記複数の基本ファンクションセルを配置し、その配置された前記複数の基本ファンクションセル間の配線を行う第３ステップと、前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する第４ステップと、からなることを特徴とするものである。
【００１９】
このように、本発明のマクロセル作成方法では、予め、マクロセルの枠上に仮の外部入出力端子を設け、その仮の外部入出力端子の接続情報を基本ファンクションセル間の回路接続情報に加えるようにした。このため、実際に入出力端子を持つ基本ファンクションセルは、仮の外部入出力端子に近い位置に配置することができる。
【００２０】
また、本発明のマクロセル作成方法では、基本ファンクションセルの入出力端子と仮の外部入出力端子とを接続する引き出し配線を削除するようにした。このため、引き出し配線の遅延値を求める必要がなくなるので、マクロセルの入出力端子に関する遅延値を正確に計算することができる上に、より高速度なマクロセルを設計することができる。
【００２１】
上述のマクロセル作成方法において、前記第１ステップの前に、前記マクロセルのサイズの見積もりと、前記マクロセルの回路の入出力端子情報と、前記基本ファンクションセル間の回路接続情報を予め準備することもできる。
【００２２】
このように、予め、マクロセルのサイズの見積もりと、マクロセルの回路の入出力端子情報と、基本ファンクションセル間の回路接続情報を準備することにより、マクロセルの枠の作成、仮の外部入出力端子の配置、基本ファンクションセルの配置及び配線を効率良く行うことができる。
【００２３】
また、本発明の第２の目的を達成するするために、本発明のライブラリは、以下のように構成した。
【００２４】
すなわち、本発明のライブラリは、請求項１または請求項２に記載のマクロセル作成方法で作成したマクロセルのレイアウトデータのライブラリであって、前記レイアウトデータとして、前記マクロセルのサイズと、前記仮の外部入出力端子との間の配線が削除された、前記基本ファンクションセルの前記入出力端子の位置と、が少なくとも登録してあり、その各データをコンピュータが読み取り可能なものである。
【００２５】
このように、本発明のライブラリによれば、そのライブラリを複数利用してより規模の大きな集積回路を設計する際に、マクロセル同士の接続に伴う配線遅延時間の計算を集積回路のレベルでできるので、その設計の短時間化、容易化に寄与可能となる。
【００２６】
さらに、本発明の第３の目的を達成するするために、本発明のマクロセル作成装置は、以下のように構成した。
【００２７】
すなわち、本発明のマクロセル作成装置は、一定の機能を備えた複数の基本ファンクションセルに基づいて所望のマクロセルを作成するマクロセル作成装置であって、所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する枠作成手段と、前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する仮端子配置手段と、前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を、前記基本ファンクションセル間の回路接続情報に追加する接続情報追加手段と、前記追加された回路接続情報に基づいて、前記マクロセルの内部に前記複数の基本ファンクションセルを配置するとともに、その配置された前記複数の基本ファンクションセル間の配線を行う配置・配線手段と、前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する配線削除手段と、を備えたことを特徴とするものである。
【００２８】
上述のマクロセル作成装置において、前記マクロセルのサイズの見積もりと、前記マクロセルの回路の入出力端子情報と、前記基本ファンクションセル間の回路接続情報とを予め記憶しておく記憶手段を、さらに備えることもできる。
【００２９】
このように、本発明のマクロセル作成装置では、予め、マクロセルの枠上に仮の外部入出力端子を設け、その仮の外部入出力端子の接続情報を基本ファンクションセル間の回路接続情報に加えるようにした。このため、実際に入出力端子を持つ基本ファンクションセルは、仮の外部入出力端子に近い位置に配置することができる。
【００３０】
また、本発明のマクロセル作成装置では、基本ファンクションセルの入出力端子と仮の外部入出力端子とを接続する引き出し配線を削除するようにした。このため、引き出し配線の遅延値を求める必要がなくなるので、マクロセルの入出力端子に関する遅延値を正確に計算することができる上に、より高速度なマクロセルを設計することができる。
【００３１】
さらに、本発明の第４の目的を達成するするために、本発明の記録媒体は、以下のように構成した。
【００３２】
すなわち、本発明の記録媒体は、所望するマクロセルのサイズの見積もりに基づいて、そのマクロセルの枠を作成する第１ステップと、前記マクロセルの回路の入出力端子情報に基づいて、前記マクロセルの枠上に前記基本ファンクションセルの入出力端子を引き出すための仮の外部入出力端子を配置する第２ステップと、前記基本ファンクションセル間の回路接続情報の他に、前記仮の外部入出力端子と前記基本ファンクションセルの入出力端子との間の接続情報を参照して、前記マクロセルの内部に前記複数の基本ファンクションセルを配置し、その配置された前記複数の基本ファンクションセル間の配線を行う第３ステップと、前記配線の中から前記仮の外部入出力端子と前記基本ファンクションセルの前記入出力端子との間の配線を削除する第４ステップと、を有するマクロセル作成方法をコンピュータに実行させるためのプログラムを記録したコンピュータが読み取り可能なものである。
【００３３】
このように、本発明の記録媒体は、マクロセル作成方法をコンピュータに実行させるためのプログラムを記録したものであって、コンピュータが読み取り可能なものである。このため、本発明のマクロセル作成方法をコンピュータを利用して実現でき、もって、そのマクロセル作成方法による効果を達成できる。
【００３４】
【発明の実施の形態】
以下、本発明のマクロセル作成方法およびマクロセル作成装置の実施形態について、図面を参照しつつ説明する。
【００３５】
図１は、本実施形態にかかるマクロセル作成装置の構成を示すブロック図である。
【００３６】
このマクロセル作成装置は、図１に示すように、装置全体を制御する主制御部（以下ＣＰＵという）２１を有し、このＣＰＵ２１に記憶装置２２が接続されている。また、ＣＰＵ２１には、入力出力制御部２３を介してキーボードやマウス等からなる入力装置２４、マクロセルの作成の際に所定のデータを表示させる表示装置２５などが接続されている。
【００３７】
ＣＰＵ２１は、ＯＳ（オペレーティング・システム）等の制御プログラム、図２に示すようなマクロセルの作成手順を示すマクロセル作成プログラム、および所要データなどを格納するための内部メモリ２６を備えている。
【００３８】
記憶装置２２は、ハードディスクやフレキシブルディスク、あるいは光ディスク等からなり、マクロセル作成用データ・ファイル２２１、マクロセル作成プログラム・ファイル２２２、およびマクロセルレイアウトデータ・ファイル２２３がそれぞれ格納されている。
【００３９】
マクロセル作成用データ・ファイル２２１は、マクロセルに含まれる基本ファンクションセル間の回路接続情報と、マクロセルの回路のサイズの見積もりと、マクロセルの入出力端子情報とをそれぞれ格納するファイルである。マクロセル作成プログラム・ファイル２２２は、図２に示すような、マクロセルの作成手順（プログラム）を格納するファイルである。マクロセルレイアウトデータ・ファイル２２３は、後述のように作成されたマクロセルのレイアウトに関する各種のデータを格納するファイル（ライブラリ）である。
【００４０】
次に、上記のような構成からなる本実施形態にかかるマクロセル作成装置によりマクロセルの作成について、図２のフローチャートを参照して説明する。
【００４１】
図２は、本実施形態にかかるマクロセル作成方法の手順を示し、この手順が、マクロセル作成プルグラム・ファイル２２２に予め格納され、マクロセルの作成時に、ＣＰＵ２１の内部メモリ２６に読み出されて使用される。
【００４２】
図２に示すように、まず、ステップＳ１００では、基本ファンクションセル間の接続状態を示す回路接続情報１と、マクロセルの回路のサイズ見積もり２と、マクロセルの回路の入出力端子情報３とを予め準備する（ステップＳ１００）。この準備として、例えば、それらの各情報は、図１に示す記憶装置２２のマクロセル作成用データ・ファイル２２１に予め格納しておく。
【００４３】
そして、マクロセル作成用データ・ファイル２２１に格納される回路接続情報１、サイズ見積もり２、および入出力端子情報３は、例えば、マクロセルの作成に先立ってＣＰＵ１の内部メモリ２６に転送しておく。
【００４４】
次に、ＣＰＵ２１は、マクロセルの回路のサイズ見積もり２に基づき、マクロセルの枠を作成する（ステップＳ１０１）。
【００４５】
次に、ＣＰＵ２１は、ステップＳ１０１で作成したマクロセルの枠上に、マクロセルの回路の入出力端子情報３に基づいてマクロセルの入出力端子を引き出す位置を決定し、この決定した位置に、図３に示すように仮の外部入出力端子６１ａ〜６９ａを配置する（ステップＳ１０２）。
【００４６】
図３は、ステップＳ１０２におけるマクロセル１００の概略的平面図を示している。例えば、図２において、マクロセル１００の枠上であって、マクロセル１００の入出力端子を外部に引き出す位置には、仮の外部入出力端子６１ａ〜６９ａが設けられている。
【００４７】
次に、ステップＳ１０２でマクロセル１００の枠上に配置した仮の外部入出力端子６１ａ〜６９ａ（図３）と、基本ファンクションセルの入出力端子との間の接続情報を求め、この求めた接続情報を基本ファンクションセル間の回路接続情報１に追加して更新する（ステップＳ１０３）。
【００４８】
次に、その更新された回路接続情報１、すなわち、本来の回路接続情報１の他に上記のように追加された接続情報を参照して、ステップＳ１０１で作成されたマクロセル１００（図３）の枠内に基本ファンクションセルを配置する（ステップＳ１０４）。
【００４９】
この配置の際には、上記のように本来の回路接続情報１の他に追加された接続情報が参照されるので、入出力端子を有する基本ファンクションセルは、最適なレイアウト位置、即ち、仮の外部入出力端子６１ａ〜６９ａ（図３）のいずれかに最も近い位置に配置される。
【００５０】
なお、ステップＳ１０４において、マクロセル１００の枠内に基本ファンクションセルが配置される際には、その基本ファンクションセルの入出力端子の位置も特定される。
【００５１】
次に、その更新された回路接続情報１を参照して、ステップＳ１０４でマクロセル１００（図３）上に配置された基本ファンクションセル間の全ての配線を行う（ステップＳ１０５）。この配線は、配置された全ての基本ファンクションセルの入出力端子間の配線であり、仮の外部入出力端子６１ａ〜６９ａと基本ファンクションセルの入出力端子との間の配線も含む。
【００５２】
図４は、ステップＳ１０４及びＳ１０５におけるマクロセル１００の概略的平面図を示している。例えば、図４において、マクロセル１００上に、マクロセル１００の全ての基本ファンクションセルが配置されている。ここでは、３つの基本ファンクションセル１３ｂ、１４ｂ、１８ｂが実際の入出力端子４３ｂ、４４ｂ、４８ｂを有している。
【００５３】
図４に示す通り、マクロセル１００には、実際の入出力端子４３ｂ、４４ｂ、４８ｂと、仮の外部入出力端子６３ａ、６４ａ、６８ａと、それらを接続する配線５３ａ、５４ａ、５８ａとが設けられている。
【００５４】
最後に、ステップＳ１０５で配線されたうち、マクロセル１００（図４）の実際の入出力端子４３ｂ、４４ｂ、４８ｂ（図４）と仮の外部入出力端子６３ａ、６４ａ、６８ａ（図４）とを接続する配線５３ａ、５４ａ、５８ａ（図４）を削除し（ステップＳ１０６）、その完成したマクロセルに関するマクロセルレイアウトデータ４を作成する（ステップＳ１０７）。
【００５５】
ここで、作成されるマクロセルレイアウトデータ４は、完成したマクロセルのサイズのデータ、仮の外部入出力端子６３ａ、６４ａ、６８ａとの間の配線５３ａ、５４ａ、５８ａが削除されたマクロセル１００（図４）の実際の入出力端子４３ｂ、４４ｂ、４８ｂの各位置のデータ、および基本ファンクションセル間の配線データなどである。マクロセルレイアウトデータ４は、図１に示す記憶装置２２のマクロセルレイアウトデータ・ファイル２２３に登録される。
【００５６】
図５は、マクロセルレイアウトデータ４に記憶されている情報によって作成されるマクロセルを示している。図５に示すように、マクロセル１００においては、基本ファンクションセル１３ｂ、１４ｂ、１８ｂの入出力端子４３ｂ、４４ｂ、４８ｂからマクロセル１００の外部に向かう引き出し配線が取り除かれている。
【００５７】
以上説明したように、この実施形態では、予め、マクロセルの外部に仮の外部入出力端子を設け、その仮の外部入出力端子と基本ファンクションセルの入出力端子との接続情報を回路接続情報に加えるようにした。このため、実際の入出力端子を持つ基本ファンクションセルは、マクロセルの外部に近い位置に自動的に配置される。
【００５８】
また、この実施形態では、基本ファンクションセルの入出力端子と仮の外部入出力端子とを接続する引き出し配線を削除するようにした。このため、引き出し配線の遅延値を求める必要がなくなる上に、高速度なマクロセルを設計することができる。
【００５９】
なお、請求項１の枠作成手段は図２のステップＳ１０１に相当し、その仮端子配置手段は図２のステップＳ１０２に相当し、その接続情報追加手段は図２のステップＳ１０３に相当する。さらに、その配置・配線手段は、図２のステップＳ１０４、Ｓ１０５に相当し、その配線削除手段は、図２のステップＳ１０６に相当する。
【００６０】
次に、上記の実施形態により得られるマクロセルレイアウトデータ４は、完成されたマクロセル毎に、図１に示す記憶装置２２のマクロセルレイアウトデータ・ファイル２２３に蓄積し、これを利用して規模の大きな集積回路の設計を行うことができるので、これについて説明する。
【００６１】
この集積回路の設計の場合には、マクロセルの入出力端子同士の接続に伴う配線遅延時間の計算は、各マクロセルの実際の入出力端子（図５参照）の位置のデータを使用することにより集積回路のレベルでできるので、集積回路の設計の短時間化、容易化に寄与できる。
【００６２】
また、マクロセルの入出力端子同士の接続を行う際には、図２のステップＳ１０６で削除された配線の未使用領域が利用でき、その未使用領域を配線に利用することにより、合理的な配線ができる。
【００６３】
【発明の効果】
以上説明したように、本発明のマクロセル作成方法及びその作成装置によれば、予め、マクロセルの枠上に仮の外部入出力端子を設け、その仮の外部入出力端子の接続情報を基本ファンクションセル間の回路接続情報に加えるようにした。このため、実際に入出力端子を持つ基本ファンクションセルは、仮の外部入出力端子に近い位置に配置することができる。
【００６４】
また、本発明のマクロセル作成方法及びその作成装置によれば、基本ファンクションセルの入出力端子と仮の外部入出力端子とを接続する引き出し配線を削除するようにした。このため、引き出し配線の遅延値を求める必要がなくなるので、マクロセルの入出力端子に関する遅延値を正確に計算することができる上に、より高速度なマクロセルを設計することができる。
【００６５】
さらに、本発明のライブラリによれば、そのライブラリを複数利用してより規模の大きな集積回路を設計する際に、マクロセル同士の接続に伴う配線遅延時間の計算を集積回路のレベルでできるので、その設計の短時間化、容易化に寄与可能となる。
【００６６】
また、本発明の記録媒体は、マクロセル作成方法をコンピュータに実行させるためのプログラムを記録したものであって、コンピュータが読み取り可能なものである。このため、本発明のマクロセル作成方法をコンピュータを利用して実現でき、もって、そのマクロセル作成方法による効果を達成できる。
【図面の簡単な説明】
【図１】本発明のマクロセル作成装置の実施形態の構成を示すブロック図である。
【図２】本発明のマクロセル作成方法の実施形態のフローチャートである。
【図３】図２のステップＳ１０２におけるマクロセルの概略的平面図である。
【図４】図２のステップＳ１０４及びＳ１０５におけるマクロセルの概略的平面図である。
【図５】最終的に作成されるマクロセルを示す概略図である。
【図６】従来のマクロセル作成方法を示したフローチャートである。
【図７】従来のマクロセルを示す概略的平面図である。
【符号の説明】
１  回路接続情報
２  回路のサイズ見積もり
３  回路の入出力端子情報
４  マクロセルレイアウトデータ
１３ｂ、１４ｂ、１８ｂ  基本ファンクションセル
２１  主制御部（ＣＰＵ）
２２  記憶装置
２３  入出力制御部
２４  入力装置
２５  表示装置
２６  内部メモリ
４３ｂ、４４ｂ、４８ｂ  入出力端子
５３ａ、５４ａ、５８ａ  配線
６１ａ〜６９ａ  仮の外部入出力端子
１００  マクロセル
２２１  マクロセル作成用データ・ファイル２２１
２２２  マクロセル作成プログラム・ファイル
２２３  マクロセルレイアウトデータ・ファイル
【図１】
0003606184.tif 000002
【図２】
0003606184.tif 000003
【図３】
0003606184.tif 000004
【図４】
0003606184.tif 000005
【図５】
0003606184.tif 000006
【図６】
0003606184.tif 000007
【図７】
0003606184.tif 000008