(57)【特許請求の範囲】
【請求項１】
本体中で本体の１表面において設けられ、保護層によって覆われている電子装置を分離する方法において、
隣接した電子装置の間の分離領域の上方の保護層に開口部が設けられ、本体の材料は分離領域において開口部からエッチングによる除去を開始され、電子装置は少なくとも材料除去処理中に本体のものに比較してエッチング速度の低い材料除去特性を有する領域によって本体中で限定されることを特徴とする分離方法。
【請求項２】
電子装置は本体の前部および後部上に設けられることを特徴とする請求項１記載の方法。
【請求項３】
本体の材料は、プラズマエッチングによって除去されることを特徴とする請求項１または２記載の方法。
【請求項４】
本体の材料は本質的に等方性で除去されることを特徴とする請求項１乃至３のいずれか１項記載の方法。
【請求項５】
保護層の材料は本体の材料よりも実質的に低いエッチング速度を有している請求項１乃至４のいずれか１項記載の方法。
【請求項６】
電子装置を限定している各領域はエッチング速度を減少させるようなエッチング処理電圧となるように電位差を与えることによって形成されることを特徴とする請求項１乃至５のいずれか１項記載の方法。
【請求項７】
電子装置を限定している各領域は本体の材料のものに比較して低いエッチング速度を有する遅延層である請求項１乃至６のいずれか１項記載の方法。
【請求項８】
本体はシリコンウエハであり、各遅延層はシリコンと１以上の別の化学成分とを含んでいる請求項１乃至７のいずれか１項記載の方法。
【請求項９】
各遅延層はＳＯＩ構造を有する電子装置の絶縁層である請求項１乃至８のいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、本体中で本体の１表面において設けられ、保護層によって覆われた電子装置の分離方法に関する。
【０００２】
【従来の技術】
そのような電子装置は例えば半導体ウエハ中に形成された装置であり、特にＩＣ（集積回路）、ディスクリートな装置、感知素子、表示素子、抵抗器、あるいは酸化アルミニウム等の上の導電路等である。実際に、そのような電子装置は、一般的に本体を薄くすることによって分離され、その後、のこぎりでさいの目状に切断される。そのような方法は、機械的ストレスのために本体に亀裂が生じ、結果的に電子装置が損傷されるという欠点を有している。従って、そのような方法は比較的複雑であり、コストが高くつく。
【０００３】
さらに、本体は、処理中に十分な強度を有するために十分に厚くなければならない。これは半導体技術において特に問題であり、それは、ここでは大きい直径の半導体ウエハが望ましく、処理のためにはそれに対応する大きい厚さも有さなければならないからである。結果的に、電子装置の所望された特性は得るためではなく強度を確実にするためだけにウエハ材料のかなりの部分が必要とされる。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、本体内に含まれた電子装置のより簡単で廉価の分離方法を提供することである。
【０００５】
【課題を解決するための手段】
この目的は、本発明の分離方法によって達成される。本発明は、本体中で本体の１表面において設けられ、保護層によって覆われている電子装置を分離する方法において、隣接した電子装置の間の分離領域の上方の保護層に開口部が設けられ、本体の材料は分離領域において開口部からエッチングによる除去を開始され、電子装置は少なくとも材料除去処理中に本体のものに比較してエッチング速度の低い材料除去特性を有する領域によって本体中で限定されることを特徴とする。
【０００６】
電子装置を囲んでいる各領域の材料除去特性は、これらの領域における材料が本体の材料よりも速くあるいは遅く除去されるように選択される。これらの領域における除去速度が遅い場合、電子装置を囲んでいる領域間の本体の材料はより速く開口部から除去が開始され、それによって、電子装置は装置を囲んでいる各領域の一部分と共に、あるいは各領域全体と共に本体から分離される。電子装置を囲んでいる各領域における材料除去の速度が本体におけるものよりも速くなるように選択された場合、電子装置は、電子装置と各領域との間にある本体の材料の一部分と共に本体から分離される。
【０００７】
本発明の方法によって、電子装置は、簡単な方法で本体から分離されることができ、それは本体の表面から開始される。上述の方法で本体の材料を除去することによって、電子装置を互いから分離し、かつ本体から分離することが同時に行われる。本体を薄くすることはもはや必要とされず、それによって、処理の複雑さを減少することができ、また、材料が節約される。また、この方法によって、残りの本体を電子装置が再び形成されることのできる新しい本体に形成することができる。従って、本体を有効な方法で使用することができる。半導体ウエハの材料が非常に高価である場合に、これは特に半導体技術において有効である。
【０００８】
本発明は特に、電子装置が既に保護層で覆われている場合に有効である。非常に多数の電子装置の場合において、そのような保護層は、先行の製造ステップにおいて堆積される。多数の構成において、隣接した電子装置間の保護層において必要とされる開口部が既に存在していることもある。そのような場合において、本体の材料は、保護層における開口部から開始して本体の表面から直接除去されることができ、それによって電子装置が本体から分離される。本発明による方法は特に簡単で時間を節約するものであり、コストも低い。しかしながら、本発明による方法は、本体全体を覆う保護層が堆積されている場合でも使用されることができる。そのような場合、さらにパターン化処理を行うことによって隣接した電子装置間に開口部が形成されなければならない。保護層はまた、開口部を有している電子装置を含んでいる本体の表面上に付加的な層として堆積されてもよく、それによって、材料の除去は表面から開始されることができる。
【０００９】
本発明による方法の好ましい実施形態において、電子装置は、本体の前部および後部上に設けられている。そのような場合、電子装置は、両側で同時に本体から分離されることができ、すなわち、本体の前部および後部上において互いに対向して位置された２個の電子装置を別々に分離する必要がない。そのような方法は、（本体の前部および後部からの）隣接した２対の装置が従来の技術を使用して分離された場合に必要とされる。そのような対の装置の分離は高価であり、その理由は、各対を個別に扱い、整列させ、別個に処理しなければならないからである。半導体技術等における多数のアプリケーションにおいて、それはかなりの技術的な複雑さを含む。さらに、本発明によれば、本体の前部および後部における電子装置は互いに完全に独立しており、それによって、例えば本体の前部および後部上に異なる装置を設けることができる。さらに、本体の前部の装置の寸法が後部の装置の寸法と異ならせることもできる。
【００１０】
本発明の好ましい実施形態において、本体の材料はエッチングによって除去される。プラズマエッチングは特に有効であり、その理由は、それによって装置の分離を短時間で行うことができるからである。しかしながら、その他の状況に応じて、湿式エッチング等の別の材料除去技術が有効であることもある。本体の材料は、本質的に等方性に除去されると都合がよい。これによって本体からの電子装置の分離が本体の表面に平行な方向において十分に強いものであることが確実にされ、結果的に、本体からの装置の分離が本体の表面から短い距離で可能となる。
【００１１】
本発明の別の好ましい実施形態において、保護層の材料は、本体の材料よりも実質的に低いエッチング速度を有している。これによって、保護層のほんの僅かの部分だけが本体からの電子装置の分離の期間中に除去され、結果的に、保護層の大部分が保持され、電子装置の保護に使用されることができる。
【００１２】
本発明の別の好ましい実施形態において、電子装置を限定する各領域が電位差によって形成される。これは特に電子装置が湿式エッチングによって本体から分離された場合に有効であり、その理由は、電圧を与えることによって本体のものとは異なる材料除去特性を有する領域が生成されるからである。この実施形態において、この領域を形成するための物理的作用は本体において必要とされない。電位差によって生じた電位の勾配を適切に選択することによって、領域における材料が本体の材料よりも速く除去されるか遅く除去されるかを決定することができる。電位差はまた、必要であるならば外部電位に接続される例えばｐｎ接合等によって形成されることもある。
【００１３】
本発明のさらに別の好ましい実施形態において、電子装置を限定する各領域は、本体の材料のものとは異なるエッチング速度を有している遅延層である。この場合、本体はシリコンウエハであり、遅延層はシリコンと１以上の別の化学成分を含んでいる。特に、酸化シリコン、窒化シリコン、シリコン合金、ドープされたシリコン等のシリコン化合物が遅延層のために使用される。
【００１４】
本発明のさらに別の好ましい実施形態において、各遅延層は、ＳＯＩ（シリコン・オン・絶縁体）構造を有する電子装置の隔離層である。そのようなＳＯＩ構造において、絶縁層は必然的に装置に含まれているので、付加的な遅延層を形成する必要はない。
【００１５】
以下、本発明は、添付図面に関してより詳細に説明される。
【００１６】
【発明の実施の形態】
本発明は、電子装置を有する半導体ウエハの実施形態を参照にして説明される。
【００１７】
図１は、半導体ウエハ１  の一部分の断面図である。電子装置４  は、半導体ウエハ１  の前部２  および後部３  の上に設けられており、それらは前部２  上に４個、後部３  上に４個示されている。電子装置４  は保護層５  によって覆われている。電子装置４  の間において、分離領域６  が半導体ウエハ１  に設けられている。分離領域６  は、電子装置４  が互いからあるいは半導体ウエハ１  から分離されるために存在しなくてはならないものである。保護層５  において、開口部７  が分離領域６  の上方に設けられている。半導体ウエハ１  内において、各電子装置４  はそれぞれの遅延層８  によって取囲まれている。各電子装置４  とそれぞれの遅延層８  との間には、半導体ウエハ１  の材料の中間領域９  が設けられている。中間領域９  は本発明に絶対的に必要なものではない。遅延層８  の材料および電子装置４  の所望された最終的な寸法に依存して、遅延層８  がそれぞれの電子装置４  と直接に接することもできる。
【００１８】
図２において、電子装置４  を含んでいる半導体ウエハ１  の平面図が示されている。電子装置４  は、それぞれの遅延層８  によって取囲まれている。電子装置４  およびそれぞれの遅延層８  は、保護層５  によって覆われている。保護層５  において、開口部７  は隣接した電子装置４  の間にある。
【００１９】
本発明による方法は、半導体ウエハ１  に材料除去処理を施すことを含んでいる。半導体ウエハ１  の材料が本質的に等方性で除去されるような任意の処理がこの目的には適している。本明細書において使用されている“本質的に等方性”とは、材料除去処理が半導体ウエハ１  の表面に垂直な方向の成分およびこの表面に平行な方向の成分を有していることを意味している。材料は、これらの方向に同時に除去されなければならない。好ましい処理はエッチング処理であり、プラズマエッチングは、半導体ウエハ１  の材料が特に迅速に除去される利点を有している。半導体ウエハ１  の前部２  および後部３  は、同時にエッチング処理を施される。保護層５  は、半導体ウエハ１  の材料よりも実質的に低いエッチング速度を有するように選択される。その後、半導体ウエハ１  の材料は、保護層５  の開口部７  からエッチングを開始される。
【００２０】
示された実施形態において、遅延層８  の材料は、半導体ウエハ１  よりも低いエッチング速度を有するように選択される。その場合において、遅延層８  は、半導体ウエハ１  と同じベース材料で作られ、付加的にもう１つ別の適当に選択された化学成分を含んでいる。半導体ウエハ１  がシリコンウエハである場合、遅延層８  の材料はシリコン化合物、シリコン合金、あるいはドープされたシリコンである。遅延層８  に含まれた付加的な化学成分は、遅延層８  のエッチング速度がシリコンウエハの材料のものよりも低くなるように選択される。酸化シリコンあるいは窒化シリコンが特に適している。エッチング処理中、半導体ウエハの材料はウエハの表面に垂直な方向および表面に水平な方向に同時にエッチングされて除去される。遅延層８  は低いエッチング速度を有し、遅延層８  あるいは少なくともその１部分は保持されているので、この部分は遅延層８  および半導体ウエハ１  の材料のエッチング速度の比率によって決定される。それぞれの遅延層８  によって取囲まれた電子装置４  は、この方法で半導体ウエハ１  から分離される。遅延層８  のエッチング速度が十分に低くなるように選択された場合、遅延層８  は、分離された電子装置４  の形状を決定する。
【００２１】
遅延層８  が完全にエッチングされて除去され、電子装置４  およびそれらを囲んでいる各中間領域９  のウエハ材料の一部分だけが残されるように、遅延層４  のエッチング速度対半導体ウエハ１  のエッチング速度の比率もまた選択される。
【００２２】
保護層５  の材料は、一般的に、保護層５  あるいはその実質的な一部分がエッチング処理の後に残され、電子装置４  がそれによって保護されるように選択される。保護層５  は金属で作られていることができる。多数の電子装置の場合において、保護層は、電子装置の上に形成された導電路の形態で既に存在していることもある。
【００２３】
本発明による方法は、遅延層８  に対して別の特性あるいは別の位置を選択することによって変化されることができる。例えば、遅延層８  は、それぞれの中間領域９  を有さずに各電子装置を直接囲むこともできる。また、遅延層８  は、半導体ウエハ１  の材料よりも高いエッチング速度を有する材料で作られることもある。その後、保護層５  における開口部７  は、遅延層８  が半導体ウエハ１  の表面において露出されるような方法で設けられなければならない。エッチング処理のステップにおいて、遅延層８  だけがエッチングされて除去され、電子装置４  を分離する。
【００２４】
電子装置４  の分離後に半導体ウエハ１  を使用することができ、その理由は、ウエハ材料のかなりの部分が保持されているからである。最後に、半導体ウエハ１  は、平坦な表面が再び得られるような方法で前部２  および後部３  において機械加工されなければならない。その後、電子装置４  は、適切な処理ステップによって半導体ウエハ１  において再び形成されることができる。また、半導体ウエハ１  の前部２  および後部３  上に異なる電子装置を形成することも可能である。本発明による方法は、半導体ウエハ１  の前部２  および後部３  上の電子装置４  が互いに向かい合った対で配置されておらず、互い違いに配置されている場合でも行われることができる。
【図面の簡単な説明】
【図１】前部および後部上に電子装置が設けられた半導体ウエハの一部分の断面図。
【図２】図１の半導体ウエハの平面図。
【図１】
0003634534.tif 000002
【図２】
0003634534.tif 000003