(57)【特許請求の範囲】
【請求項１】
一導電型のベース領域に一導電型のベースコンタクト領域と逆導電型のエミッタ領域を設けた高周波半導体装置において、
前記ベースコンタクト領域および前記エミッタ領域は、それぞれ複数本のストライプ状であり、一部あるいは全部の、隣り合う前記ベースコンタクト領域間に該ベース領域と平行に複数本の前記エミッタ領域を配置し、前記各ベースコンタクト領域上に該ベースコンタクト領域と電気的に接続するベース櫛歯電極を配置し、前記各エミッタ領域上に該エミッタ領域と電気的に接続するエミッタ櫛歯電極を配置したことを特徴とする高周波半導体装置。
【請求項２】
前記ベース領域の周辺部で隣り合う２本の前記ベースコンタクト領域間に複数本の前記エミッタ領域を配置し、中央部では前記ベースコンタクト領域と前記エミッタ領域を交互に配置することを特徴とする請求項１に記載の高周波半導体装置。
【請求項３】
前記ベース領域の全てにおいて、隣り合う２本の前記ベースコンタクト領域間に複数本の前記エミッタ領域を配置することを特徴とする請求項１に記載の高周波半導体装置。
【請求項４】
前記ベース櫛歯電極が接続するベースパッド電極と、前記エミッタ櫛歯電極が接続するエミッタパッド電極とを備えることを特徴とする請求項１に記載の高周波半導体装置。
【請求項５】
前記ベースパッド電極および前記エミッタパッド電極はＬＯＣＯＳ酸化膜上に形成されることを特徴とする請求項４に記載の高周波半導体装置。
【請求項６】
隣接する前記各ベースコンタクト領域および前記各エミッタ領域が等間隔になるように配置することを特徴とする請求項１に記載の高周波半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波半導体装置に係り、特にベース−コレクタ間の接合容量を低減し、高周波特性を向上できる高周波半導体装置に関する。
【０００２】
【従来の技術】
従来、ＧＨＺ帯を扱う高周波回路では化合物半導体素子を用いていた。しかし化合物半導体素子は製造プロセス、技術も異なり、高価格であるので、量産性に富みかつ既存の製造ラインで製造できるシリコン半導体素子の開発が望まれていた。
【０００３】
バイポーラトランジスタの高周波特性は、利得帯域幅積（トランジション周波数）ｆＴや順方向伝達利得などで示される。
【０００４】
一般的にバイポーラトランジスタのｆＴは数１に表される。
【０００５】
【数１】
0003634726.tif 000002
ここでτＥ：エミッタ時定数  τＢ：ベース走行時間  τＣ：コレクタ時定数
τＸ：コレクタ空乏層走行時間  である。
【０００６】
数１の中のτＣは数２に表される。
【０００７】
【数２】
0003634726.tif 000003
ここでｒｃｓ：コレクタ領域直列抵抗  ＣＢＣ：ベース−コレクタ間接合容量  である。
【０００８】
また、一般的に電流利得ＰＧは数３に表される。
【０００９】
【数３】
0003634726.tif 000004
ここでｆＴ：利得帯域幅積  ＣＢＣ：ベース−コレクタ間接合容量  ｒｂｂ：高周波トランジスタにおけるベース拡がり（内部）抵抗  ｆ：周波数  である。
【００１０】
また、ＰＧを、高周波領域で使われる散乱パラメータであるＳパラメータで表すと数４に示すようになる。
【００１１】
【数４】
0003634726.tif 000005
ここでＳ２１：順方向伝達係数  Ｓ１１：入力反射係数  である。特に入力反射係数Ｓ１１が０の時の電力利得を順方向伝達利得といい、数５に示すようになる。
【００１２】
【数５】
0003634726.tif 000006
従って、ｆＴおよび順方向伝達利得を向上するためには、様々のパラメータの改善が要求されるが、ベース−コレクタ間接合容量ＣＢＣの低減が大きなキーポイントとなる。
【００１３】
図５に従来の高周波トランジスタの断面図を示す。この断面図は図６のＢ−Ｂ線の断面と対応しており、ベースパッド電極３３およびエミッタパッド電極３４は省略してある。
【００１４】
この高周波トランジスタは、コレクタ領域となる一導電型半導体基板２１と、半導体基板２１表面に設けた逆導電型のベース領域２７と、ベース領域２７に交互に設けたベースコンタクト領域２８および一導電型のエミッタ領域２９と、各ベースコンタクト領域２８にコンタクトするベース櫛歯電極３０と、各エミッタ領域２９にコンタクトするエミッタ櫛歯電極３２と、半導体基板２１上に設けられベース櫛歯電極３０から延在されるベースパッド電極３３（図示せず）と、半導体基板２１上に設けられエミッタ櫛歯電極３２から延在されるエミッタパッド電極３４（図示せず）とから構成される。
【００１５】
半導体基板２１はＮ＋型半導体基板にＮ−型エピタキシャル層を積層してコレクタ領域とする。
【００１６】
ベース領域２７は、まず半導体基板２１の予定のベース領域に酸化膜２５と窒化膜２６を順次堆積し、それをマスクとしてＬＯＣＯＳ酸化膜を形成する。その後酸化膜２５および窒化膜２６を除去した後、再度、酸化膜２５を生成し、Ｐ型のボロン（Ｂ＋）をイオン注入して形成する。その後保護のために窒化膜２６を全面に堆積させる。
【００１７】
ベースコンタクト領域２８はベース領域２７上の酸化膜２５および窒化膜２６を幅０．５〜０．  ８μｍ、長さ１５〜２５μｍでエッチングして半導体基板２１を露出させ、高濃度のボロン（Ｂ＋）をイオン注入して形成する。このベースコンタクト領域２８はベース領域２７上に等間隔に２１本形成される。
【００１８】
エミッタ領域２９はベース領域２７上の酸化膜２５および窒化膜２６を幅０．５〜０．８μｍ、長さ１５〜２５μｍでエッチングして半導体基板２１を露出させ、ポリシリコン３１を介して高濃度の砒素（Ａｓ＋）をイオン注入して形成する。
【００１９】
このエミッタ領域２９はベース領域２７上でベースコンタクト領域２８と交互に等間隔に配置される。
【００２０】
ベース櫛歯電極３０はベースコンタクト領域２８上に金属をスパッタ後、ミリングによりエッチングして電極を形成し、ベースパッド電極３３まで延在される。
【００２１】
エミッタ櫛歯電極３２はエミッタ領域２９上にポリシリコン３１を設けて、金属をスパッタ後、ミリングによりエッチングして電極を形成し、エミッタパッド電極３４まで延在される。
【００２２】
図６に従来のチップパターンの平面図を示す。ベース領域２７の外側には、ベースパッド電極３３およびエミッタパッド電極３４が設けられる。また、ベース領域２７上のベース櫛歯電極３０とエミッタ櫛歯電極３２は等間隔で交互にかみ合わせて配置される。
【００２３】
ベースパッド電極３３およびエミッタパッド電極３４は、半導体基板２１上のＬＯＣＯＳ酸化膜上に金属をスパッタしてベースパッド電極３３およびエミッタパッド電極３４を形成する。
【００２４】
エミッタ櫛歯電極３２は、２０本の櫛歯を有し、エミッタパッド電極３４まで延在される。
【００２５】
ベース櫛歯電極３０は、エミッタ櫛歯電極３２より１本多く２１本の櫛歯を有し、ベースパッド電極３３まで延在される。
【００２６】
数１から数５より、トランジスタの高周波特性ｆＴおよび順方向伝達利得の値を向上させるには、ベース−コレクタ間接合容量ＣＢＣを低減する必要がある。このＣＢＣは、ベース領域２７とそれに接するコレクタ領域である半導体基板２１の接合容量である。
【００２７】
また、半導体装置全体のベース−コレクタ間容量は、ベースパッド電極３３とその下のコレクタ領域である半導体基板２１の間のＭＯＳ容量と、ベース領域２７とそれに接するコレクタ領域である半導体基板２１の接合容量ＣＢＣの和であり、このＭＯＳ容量は、ベースパッド電極３３を１００００〜１２０００Åの厚みがあるＬＯＣＯＳ酸化膜の上に形成することにより低減できている。
【００２８】
しかし、ベース領域２７とコレクタ領域の接合容量ＣＢＣの低減には限界がある。これは、ベース領域２７上にはベースコンタクト領域２８とエミッタ領域２９が交互に等間隔で配置されており、パターンルールのみによってベース領域２７の面積が決定し、これにより、必然的にベース領域２７とコレクタ領域の接合容量ＣＢＣもほぼ決定してしまうためである。
【００２９】
【発明が解決しようとする課題】
従来の技術では、高電流容量、低ＶＣＥｓａｔなどのエミッタ周辺長を長くする必要がある半導体装置において、エミッタ領域２９を増やすとそれと交互に配置されるベースコンタクト領域２８も必然的に増加してしまい、ベース領域２７の面積が増えることになる。ベース領域２７の面積が増加すればコレクタ領域との間の接合容量ＣＢＣも増加してしまい、トランジスタの高周波特性の向上が望めなかった。
【００３０】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、一導電型のベース領域に一導電型のベースコンタクト領域と逆導電型のエミッタ領域を設けた高周波半導体装置において、前記ベース領域の一部あるいは全部で隣接する前記ベースコンタクト領域間に複数個の前記エミッタ領域を配置することを特徴とするもので、ベースコンタクト領域を省いた分のベース領域面積を縮小でき、且つエミッタ領域は複数を並設することにより従来以上にエミッタ周辺長を長くできるので、従来以上の電流容量でベース−コレクタ間の接合容量ＣＢＣを低減し、高周波特性を向上できる高周波半導体装置を実現できる。
【００３１】
【発明の実施の形態】
図１に本発明の高周波トランジスタの断面図を示す。この断面図は図２のＡ−Ａ線の断面と対応しており、ベースパッド電極１３およびエミッタパッド電極１４は省略してある。
【００３２】
この高周波トランジスタは、コレクタ領域となる一導電型半導体基板１と、半導体基板１表面に設けた逆導電型のベース領域７と、ベース領域７に設けたベースコンタクト領域８および一導電型のエミッタ領域９と、各ベースコンタクト領域８にコンタクトするベース櫛歯電極１０と、各エミッタ領域９にコンタクトするエミッタ櫛歯電極１２と、半導体基板１上に設けられベース櫛歯電極１０から延在されるベースパッド電極１３（図示せず）と、半導体基板１上に設けられエミッタ櫛歯電極１２から延在されるエミッタパッド電極１４（図示せず）とから構成される。
【００３３】
半導体基板１はＮ＋型半導体基板にＮ−型エピタキシャル層を積層してコレクタ領域とする。
【００３４】
ベース領域７は、まず半導体基板１の予定のベース領域に酸化膜５と窒化膜６を順次堆積し、それをマスクとしてＬＯＣＯＳ酸化膜を形成する。その後酸化膜５および窒化膜６を除去した後、再度、酸化膜５を生成し、Ｐ型のボロン（Ｂ＋）をイオン注入して形成する。注入条件はドーズ量０．８〜２．０×１０１４ｃｍ−２、加速電圧は１０〜２０ＫｅＶとする。その後保護のために窒化膜６を全面に堆積させる。
【００３５】
ベースコンタクト領域８はベース領域７上の酸化膜５および窒化膜６を幅０．５〜０．８μｍ、長さ１  ５〜２５μｍでエッチングして半導体基板１を露出させ、Ｐ型の高濃度のボロン（Ｂ＋）をイオン注入して形成する。注入条件はドーズ量０．５〜２．０×１０１５ｃｍ−２、加速電圧は４０〜６０ＫｅＶとする。
【００３６】
エミッタ領域９は、ベース領域７上の酸化膜５および窒化膜６を幅０．５〜０．８μｍ、長さ１５〜２５μｍでエッチングして半導体基板を露出させ、その上に堆積したポリシリコン１１を介して高濃度の砒素（Ａｓ＋）をイオン注入して形成する。注入条件はドーズ量３〜８×１０１５ｃｍ−２、加速電圧は８０〜１２０ＫｅＶとする。
【００３７】
本発明の第１の実施の形態（図２参照）に依れば、ベース領域７上の周辺部でベースコンタクト領域８を省き、隣接するベースコンタクト領域８の間にエミッタ領域９を２本ずつ配置し、中央部では動作しやすいのでベースコンタクト領域８とエミッタ領域９を交互に配置する。また、隣接する各ベースコンタクト領域８および各エミッタ領域９は等間隔に配置され、ベースコンタクト領域８は１３本、エミッタ領域は２０本形成される。
【００３８】
本発明の第２の実施の形態（図３参照）に依れば、ベースコンタクト領域８を省いて、ベース領域７上の全部で隣接するベースコンタクト領域８の間にエミッタ領域９を２本ずつ配置する。また、隣接する各ベースコンタクト領域８および各エミッタ領域９は等間隔に配置され、ベースコンタクト領域８は１１本、エミッタ領域９は２０本形成される。
【００３９】
本発明の第３の実施の形態（図４参照）に依れば、ベースコンタクト領域８を省いて、ベース領域７上の全部で隣接するベースコンタクト領域８の間にエミッタ領域９を４本ずつ配置する。また、隣接する各ベースコンタクト領域８および各エミッタ領域９は等間隔に配置され、ベースコンタクト領域８は６本、エミッタ領域９は２０本形成される。
【００４０】
ベース櫛歯電極１０はベースコンタクト領域８上に金属をスパッタ後、ミリングによりエッチングして電極を形成し、ベースパッド電極１３まで延在される。
【００４１】
エミッタ櫛歯電極１２はエミッタ領域９上にポリシリコン１１を設けて、金属をスパッタ後、ミリングによりエッチングして電極を形成し、エミッタパッド電極１４まで延在される。
【００４２】
図２に本発明の第１の実施の形態に依るチップパターンの平面図を示す。ベース領域７の両端はベース櫛歯電極１０を配置する。その内側の周辺部ではベース櫛歯電極１０を省いてエミッタ櫛歯電極１２を２本ずつ並設し、中心部では動作しやすいため、ベース櫛歯電極１０とエミッタ櫛歯電極１２を交互に配置する。ベース櫛歯電極１０は１３本の櫛歯を有し、エミッタ櫛歯電極１２は従来と同じ２０本の櫛歯を有することになる。
【００４３】
図３に本発明の第２の実施の形態に依るチップパターンの平面図を示す。ベース領域７の両端はベース櫛歯電極１０を配置する。ベース櫛歯電極１０を省いて、ベース領域７全部で隣接するベース櫛歯電極１０の間にエミッタ櫛歯電極１２を２本ずつ並設する。ベース櫛歯電極１０は１１本の櫛歯を有し、エミッタ櫛歯電極１２は２０本の櫛歯を有することになる。
【００４４】
図４に本発明の第３の実施の形態に依るチップパターンの平面図を示す。ベース領域７の両端はベース櫛歯電極１０を配置する。ベース櫛歯電極１０を省いて、ベース領域７全部で隣接するベース櫛歯電極１０の間にエミッタ櫛歯電極１２を４本ずつ並設する。ベース櫛歯電極１０は６本の櫛歯を有し、エミッタ櫛歯電極１２は従来より多い２０本の櫛歯を有することになる。
【００４５】
図２から図４に示すように、ベース領域７の外側にはベースパッド電極１３およびエミッタパッド電極１４が設けられる。また、ベース櫛歯電極１０はべースパッド電極１３まで延在され、エミッタ櫛歯電極１２はエミッタパッド電極１４まで延在される。
【００４６】
ベースパッド電極１３およびエミッタパッド電極１４は、半導体基板１上のＬＯＣＯＳ酸化膜上に金属をスパッタし、ベースパッド電極１３およびエミッタパッド電極１４を形成する。このＬＯＣＯＳ酸化膜は１００００〜１２０００Åの厚みがあるので、ベースパッド電極１３およびエミッタパッド電極１４とその下のコレクタ領域の間でのＭＯＳ容量が低減できる。
【００４７】
また、ベース領域７上のベース櫛歯電極１０とエミッタ櫛歯電極１２は、隣接する各櫛歯電極が等間隔にかみ合わせて配置される。
【００４８】
本発明の特徴は、ベースコンタクト領域８を省いてベース領域７の周辺部あるいは全部で隣接するベースコンタクト領域８の間にエミッタ領域９を複数並設したことにある。
【００４９】
この構造により、第１の実施の形態に依れば、ベースコンタクト領域８は８本分縮小できるのでベース領域７としては１７〜１９％縮小できる。
【００５０】
第２の実施の形態に依れば、ベースコンタクト領域８は１０本分縮小できるので、ベース領域７は２２〜２４％縮小できる。
【００５１】
第３の実施の形態に依れば、ベースコンタクト領域８は１５本分縮小できるので、ベース領域７は３３〜３６％縮小できる。
【００５２】
一方、エミッタ領域９は２０本で動作するので、エミッタ周辺長は従来通りとなり、コレクタ電流容量も従来通りとなる。
【００５３】
つまり、従来と同じコレクタ電流容量で、ベース領域７の面積を低減することにより、ベース領域７とコレクタ領域となる半導体基板１との接合容量ＣＢＣを１０〜１４％低減できることになる。
【００５４】
なお、本発明ではベースコンタクト領域８を省いて、ベース領域７の一部あるいは全部で隣接するベースコンタクト領域８間に複数個のエミッタ領域９が配置されていればよく、ベースコンタクト領域８およびエミッタ領域９の配置パターンおよび本数は、本発明の実施の形態の限りではない。
【００５５】
【発明の効果】
本発明に依れば、第１にベース領域７周辺部あるいは全部でエミッタ領域９を複数並設することにより、ベースコンタクト領域８の本数が減らせるのでベース領域７の面積を低減できる。具体的には、第１の実施の形態の場合１７〜１９％、第２の実施の形態では２２〜２４％、第３の実施の形態では３３〜３６％低減となる。
【００５６】
この結果、ベース領域７の面積の縮小に伴いベース−コレクタ間の接合容量ＣＢＣを１０〜１４％低減できる。一方エミッタ領域９の本数は、従来と同じなので、従来と同じコレクタ電流容量を得られる。
【００５７】
ＣＢＣが低減すれば、利得帯域幅積（トランジション周波数）ｆＴおよび順方向伝達利得が向上する。具体的にはｆＴが５〜７％、順方向伝達利得も５〜７％向上するので高周波特性の向上に大きく寄与できる。
【００５８】
第２にベースコンタクト領域８とエミッタ領域９のパターン形状を変更するだけでよいので、従来フローでの実現が可能となる。
【図面の簡単な説明】
【図１】本発明に依る半導体装置を説明する断面図である。
【図２】本発明に依る半導体装置を説明する平面図である。
【図３】本発明に依る半導体装置を説明する平面図である。
【図４】本発明に依る半導体装置を説明する平面図である。
【図５】従来の半導体装置を説明する断面図である。
【図６】従来の半導体装置を説明する平面図である。
【図１】
0003634726.tif 000007
【図２】
0003634726.tif 000008
【図３】
0003634726.tif 000009
【図４】
0003634726.tif 000010
【図５】
0003634726.tif 000011
【図６】
0003634726.tif 000012