(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ層上にｎ型Ｉｎx Ｇａ1-x Ａｓ層が積層された層上に所望の形状を有するマスクを形成するマスク形成工程と、
前記マスクを用いてウエットエッチングを行うウエットエッチング工程とを有し、
前記マスクはＴｉを含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記ＧａＡｓ層上に前記ｎ型Ｉｎx Ｇａ1-x Ａｓ層が積層された層と前記マスクがオーミック接触していることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
第１の導電型のコレクタコンタクト層と、
前記コレクタコンタクト層上に形成される第１の導電型のコレクタ層と、
前記コレクタ層上に形成される第２の導電型のベース層と、
前記ベース層上に形成される第１の導電型のエミッタ層と、
前記エミッタ層上に形成されるエミッタコンタクト層と、
前記エミッタコンタクト層上に形成されるエミッタ電極と、
を備え、前記エミッタコンタクト層は、{１１１}面の結晶構造を有し、前記エミッタ電極は、Ｔｉを含むことを特徴とする半導体素子。
【請求項４】
前記エミッタコンタクト層は、ＧａＡｓ系化合物半導体であることを特徴とする請求項３記載の半導体素子。
【請求項５】
前記ＧａＡｓ系化合物半導体は、ｎ型Ｉｎx Ｇａ1-x Ａｓであることを特徴とする請求項４記載の半導体素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子の製造方法に関し、特にウェットエッチングプロセスに関する。
【０００２】
【従来の技術】
ＧａＡｓを代表とした化合物半導体はその直接遷移型のバンド構造や高い電子移動度から、ＬＥＤ（Light Emission Diode）を始めとする発光素子やＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor ）、ＨＥＭＴ（High Electron Mobility Transistor ）やＨＢＴ（Hetero-junction Bipolar Transistor）をはじめとする高速動作素子として今日では広く利用されている。これらの素子を作成するのに必要な加工技術としてはリソグラフィ技術やＣＶＤ（Chemical Vapor Deposition ）等の膜堆積技術などが挙げられるが、その中でもエッチング技術は化合物半導体の素子形成においては重要な位置を占めている。これは、化合物半導体の素子形成の主たる方法が、シリコン系の半導体とは異なり、基板上に必要な層を予め積層した後、不要な部分を削り取ることにより素子を形成するという方法を採っていることに由来している。つまり、化合物半導体の素子形成においては、如何に精度良く必要部分を残し、不必要部分を取り除くかが重要な意味を持っているのである。
【０００３】
従来の化合物半導体のエッチング技術としては大きく分けて、エッチングにプラズマを用いるドライエッチング技術と、主として溶液による酸化反応を用いるウェットエッチング技術とがある。
【０００４】
ドライエッチング技術は垂直性が高い等加工精度が高く、使用するガス種を工夫することにより選択性を持たせることもでき、有効な手段として広く用いられている。しかし、高いエネルギーを持ったプラズマを用いるため、被エッチング面にはプラズマイオンによるダメージやガス種による汚染が避けられないという欠点がある。そのため、ダメージを回復させるための熱処理やダメージ層を取り除くための工程など別の工程を必要とするといった後処理が必須であるという煩わしさがあった。
【０００５】
これに対しウェットエッチング技術は主として酸化反応を利用して半導体層の表面から削り取っていくため、ドライエッチングに見られるようなダメージ層が形成されない、被エッチング面には清浄表面が現れている等、引き続き行われる電極形成工程には適したエッチング方法であるといえる。しかし、そのエッチング形態については面方位による異方性があるものの基本的には等方性のエッチングであり、マスク材料の下部が削り取られていくサイドエッチングの発生は避けられない。そのため、マスクパターンと実際にエッチングによって形成されるパターンとの変換差を予め見込む必要性やサイドエッチング量を制御するためのプロセス管理が必要となっている。
【０００６】
さらに、エッチングに対するマスク材料としては、従来パターニングに用いられるレジストやパターニングされたＳｉＯ2 膜が用いられているが、マスク材料形成の前処理のわずかな条件の違いにより密着不良が発生し易く、マスクの下部にエッチャントがしみ込む等予期せぬ結果を招くことがある。その意味ではマスク材と半導体層との密着性を十分に確保しておかなくてはならないのであるが、加工後には容易に除去可能でかつ確実に密着するという相反する性質を兼ね備えたマスク材料を見つけ出すことは困難を極めている。その意味では、理想的なマスク材料の発見はウェットエッチング技術において永遠の課題といっても過言ではなかろう。
【０００７】
【発明が解決しようとする課題】
上記のように、半導体層に対してダメージ層を形成すること無しに加工することが可能という利点を備えたウェットエッチング技術であるが、その等方的なエッチングによるパターン変換差の発生や、マスク材との密着不良による不具合の発生といった問題があった。
【０００８】
本発明の目的は、パターン変換差の原因であるサイドエッチングを抑制し、かつ、密着性に優れたマスク材料を提供するもので、従来のウエットエッチングの欠点を解消した制御性の高いエッチング方法を提供するものである。
【０００９】
【課題を解決するための手段】
本願第１の発明は、半導体層上に所望の形状を有するマスクを形成するマスク形成工程と、前記マスクを用いてウエットエッチングを行うウエットエッチング工程とを有し、前記マスクは、前記半導体層内のカチオン原子になる元素の標準電極電位よりも低い標準電極電位をもつ元素を含むことを特徴とする半導体素子の製造方法である。
【００１０】
本願第２の発明は、前記半導体層と前記マスクがオーミック接触していることを特徴とする本願第１の発明に記載の半導体素子の製造方法である。
本願第３の発明は、前記半導体層がｎ型Ｉｎx Ｇａ1-x Ａｓ層であり、前記マスクはＴｉを含むことを特徴とする本願第１の発明に記載の半導体素子の製造方法である。
【００１１】
すなわち、本発明は、半導体、特に、化合物半導体のウェットエッチング工程において、化合物半導体を構成するカチオン（陽イオン）原子に対応する元素の標準電極電位よりも低い標準電極電位を持つ元素を含んだ材料をマスク材として、酸化反応を伴う反応によるウェットエッチングを行うことを特徴としている。
【００１２】
標準電極電位とは、金属あるいはその化合物をそのイオンを含む溶液中に浸したときの電極電位に相当するもので、標準水素電極の値を原点の０Ｖとしたものである。定性的にはその金属が電子を放出してイオンになろうとする傾向が強いほど、つまり、酸化されやすいほど標準電極電位の値は小さくなる。これに従うと本発明では、化合物半導体を構成するカチオン原子に対応する元素よりも酸化されやすい元素を含んだ材料をマスク材として利用することを特徴としている。
【００１３】
一方、従来の化合物半導体のウエットエッチング工程で広く用いられている酸化反応を利用したエッチングにおいては、通常、カチオン原子のみで構成された面である｛１１１｝Ａ面が最もエッチングレートが遅くなることが知られている。その結果、図８に示すように、凹状の溝をエッチングにより形成する場合には溝の側面部は｛１１１｝Ａ面３が現れ、順メサ、あるいは、逆メサと呼ばれる形状が形成されることになる。しかし、このような｛１１１｝Ａ面であってもエッチングレートが小さいにすぎず、パターン変換差が生じてしまうという状況には変わりない。これに対して、酸化剤の混合比を工夫したり、化合物半導体の酸化物を除去する働きをする酸を有機酸等の弱い酸にすることにより、最も酸化されにくい｛１１１｝Ａ面で異方性を出すという報告がなされている。しかし、このような従来例では基本的には酸化物の除去能力を低下させているために、エッチングレートが小さくなる、反応が薬品の混合比に敏感で再現性が乏しい、といった別の問題があった。
【００１４】
｛１１１｝Ａ面のエッチングレートがなぜ他の結晶面に比べ小さいのかを考えてみると、酸化反応を利用したエッチングであることを前提とすれば、カチオン原子のみで構成された｛１１１｝Ａ面が最も酸化されにくい結晶面となっていると考えることができる。しかし、それでもある程度の速度でエッチングされるのはエッチング溶液中に含まれるＨ２Ｏ２等の酸化剤により
Ｇａ  →  Ｇａ3+＋３ｅ-   （酸化反応）          （１）
Ｉｎ  →  Ｉｎ3+＋３ｅ-                         （１）’
Ｈ2 Ｏ2 ＋２Ｈ+ ＋２ｅ-   →  ２Ｈ2 Ｏ  （酸化剤の還元反応）  （２）
なる反応が生じ、｛１１１｝Ａ面を構成しているカチオン原子（この例ではＧａ原子やＩｎ原子）が酸化され溶け出していくためである（ここではＩｎＧａＡｓのエッチングの場合を想定している）。逆に言えば、この反応を阻害することができれば、｛１１１｝Ａ面はエッチングされずに残ることになる。つまり、マスクに対して｛１１１｝Ａ面でエッチングが停止するため、サイドエッチングが生じず、パターン変換差を無くすことができる。
【００１５】
本発明の特徴である化合物半導体を構成するカチオン原子に対応する元素の標準電極電位よりも低い標準電極電位を持つ元素を含んだ材料をマスク材とする、つまり、｛１１１｝Ａ面を構成している材料よりも酸化されやすい元素を含んだ材料をマスク材として利用する場合では、図１に示すように、マスク材が化合物半導体よりも優先的に酸化する状況となる。その結果として、半導体側でエッチングにおいて生じる化学反応のうち酸化反応を抑制するものである。この時、マスク材は先に挙げた化学反応式（２）における電子の供給源として作用し、本来のカチオン原子の電子の供給反応である（１）、（１）’の反応を抑制できるのである。この際、マスク材から化合物半導体への電子の供給が円滑に行われるようにマスク材と化合物半導体とはオーミック接続していることが望ましいことになる。とは言え、マスク材と｛１１１｝Ａ面とで形成される局所的な電池により電子の移動が十分におきるような接続であれば完全なオーミック接続である必要はない。この場合、形成される電池の起電力はおおよそ｛１１１｝Ａ面を構成している材料とマスク材の標準電極電位の差に対応することから、対応する電位差において十分に電流が流れるような接続状態であれば良いことになる。
【００１６】
また、さらにマスク材として酸化しやすい、言い換えれば、反応性に富んだ材料を利用することにより、下地となる化合物半導体との界面では化合物半導体表面に形成されている自然酸化膜とマスク材との間で酸化還元反応が生じ、化学的な結合が生じることになる。このことは、集積回路の形成において配線形成工程ではＴｉのような還元作用の強い（酸化されやすい）物質を金配線と基板との間に挿入することで密着性の改善を行っている例からも良く知られた現象である。このような化学的な結合が化合物半導体とマスク材との間でも生じるため、化合物半導体とマスク材との密着性は良好となり、ウェットエッチングの際にエッチャントがしみ込むといった密着不良に起因する不良を防ぐことができる。
【００１７】
以上のように、化合物半導体を構成するカチオン原子に対応する元素の標準電極電位よりも低い標準電極電位を持つ元素を含んだ材料をマスク材としてウェットエッチングを行うことにより、サイドエッチングの生じない寸法精度の高いエッチングが可能となるばかりでなく、密着不良の問題も生じない再現性の高いウェットエッチングを行うことができる。
【００１８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態について説明する。
図２は、第１の実施形態に係るウエットエッチングの概略図である。
ここで用いられている化合物半導体の積層構造は半絶縁性ＧａＡｓ基板上に所望のデバイス構造を積層した後、ｎ+ 型Ｉｎx Ｇａ1-x Ａｓエミッタコンタクト層１０を１００ｎｍ積層する。この際のｘは０から０．５に徐々に変化させており、下地のＧａＡｓ層とので多量の転移が発生するのを抑制するとともに、金属と直接オーミック電極特性をとることが可能となっている。マスク材としてはＴｉマスク９を用いており、リフトオフ技術を用いて厚さ１５０ｎｍの膜厚のパターンを形成してある。Ｔｉの標準電極電位は
Ｔｉ2+＋２ｅ-   →  Ｔｉ
の反応で−１．６３Ｖ、一方、  Ｉｎx Ｇａ1-x Ａｓのカチオン原子であるＩｎ及びＧａの標準電極電位は
Ｉｎ3+＋３ｅ-   →  Ｉｎ
Ｇａ3+＋３ｅ-   →  Ｇａ
の反応でそれぞれ−０．３３８２Ｖ、−０．５３Ｖであり、Ｔｉの標準電極電位の方が大幅に低くなっていることがわかる。このような材料の組み合わせに対して、ＧａＡｓのエッチング溶液として広く用いられている燐酸、過酸化水素水、純水をそれぞれ３：１：５０の割合で混合した溶液を用いてエッチングを施した場合、エッチング部分の端面はマスク材の端部にはじまる｛１１１｝Ａ面で構成され、サイドエッチングは全く生じないことがわかる。またさらに、所定の厚さの部分にエッチングストッパー層としてＩｎＧａＰ層等燐酸、過酸化水素水、純水の混合液ではエッチングできない層を挿入することにより、厚さ方向の制御の容易となる。この場合、サイドエッチングが生じないことから、所定の厚さに対して十分に長いエッチングを施しても（例えば、２倍程度）パターンの変換差は生じない上に、確実にウエハ面内で必要な量のエッチングを施すことが可能となり、量産性の向上に有効である。
【００１９】
図３は、第２の実施形態に係るウエットエッチングの概略図である。
本実施形態では第１の実施形態と同じ積層構造を持った化合物半導体層に対し、マスク材料としてＴｉＷマスク１３を利用している。ＴｉＷはスパッタリング法により形成し、光学露光法により形成したレジストパターンをＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法によりＴｉＷ膜に転写することでパターニングを施している。この場合、Ｔｉ単体をマスク材とした場合に比べると、Ｗの存在により幾分反応性に劣る面があるが、それでもＴｉの存在により、酸化反応はマスク材で優先的に生じ、半導体層のほうでは抑制される効果は発揮される。その結果、サイドエッチングはほとんど生じることなく半導体層をパターニングすることができる。
【００２０】
図４は、第３の実施形態に係るウエットエッチングの概略図である。
本実施形態では、上述した実施形態とは異なり半導体層がｎ型ＧａＡｓとなっている。この場合、Ｔｉを直接接続させても、オーミック接続とはならない上に、ＧａＡｓの不純物濃度が５×１０18ｃｍ-3程度の場合には形成されるショットキー接続が半導体層とマスク材間での起電力程度では電流が流れるような状況とはならない為に、半導体層での酸化反応の抑制効果が現れないことになる。そこで、マスク材と半導体層との間をオーミック接続する為に本実施例ではマスク材であるＴｉの下地にＡｕＧｅ（５％）層１００ｎｍ、Ｎｉ層１ｎｍを積層した構造となっている。具体的にはＡｕＧｅ、Ｎｉ、Ｔｉを順次蒸着後、リフトオフ法を用いてパターニングを施した後、３７０℃で1 分間窒素中でアニールすることによって実現することが可能である。このような構造にすることにより、マスク材と半導体層はオーミック接続されると同時に、Ｔｉによる酸化反応の抑制効果が現れサイドエッチングの無い制御性の良いエッチングを実現することができる。また、この例でも明らかなように、マスクを構成している材料全てにＴｉ等の酸化しやすい物質を利用する必要は無く、その最表面に酸化されやすい物質が存在していることが重要である。その意味では４×１０19ｃｍ-3程度まで高濃度に不純物が導入されたｐ型ＧａＡｓに対し良好なオーミック接続を実現できるＰｔ層とＴｉを順次積層しても同様な効果が得られる。この場合、３５０℃程度でアニールすることによりＰｔとＧａＡｓが反応し、より安定な界面を形成する為、密着の問題も回避できる。
【００２１】
図５は、第４の実施形態に係るウエットエッチングの概略図である。
本実施形態は本発明によるエッチング技術をＭＥＳＦＥＴのゲート電極形成に応用したものである。図ではＭｏ（５０ｎｍ）、Ａｕ（５００ｎｍ）を順次積層したゲート電極１８をリフトオフ法によって形成した後の素子のゲート電極部分の断面図を示してある。本発明の用いられている部分は、ゲート電極形成部のリセス溝部分で、｛１１１｝Ａ面で側面部が構成されたＶ溝２１を形成する際に用いている。
【００２２】
具体的には、まずＧａＡｓ基板に対し、Ｓｉをイオン打ち込み及びその後の活性化アニールによってチャネル部、ソース・ドレイン領域を形成し、ソース・ドレイン領域にＡｕＧｅ（５％）（１００ｎｍ）、Ｎｉ（１ｎｍ）、Ａｕ（１０ｎｍ）を順次積層したソース・ドレイン電極１９，２０を形成する。次に、ゲート電極のリセス溝を形成する部分に開口部を持つように、Ｔｉマスク９を形成するのであるが、その際、Ｔｉは導電層に対してオーミック接続する必要から、先に形成したソース・ドレイン電極と電気的に接続するように形成される。次に、ゲート電極のリフトオフパターンを逆テーパ状の断面形状を形成できるレジストによって形成し、燐酸、過酸化水素水、純水を混合したエッチング溶液によりリセス溝をエッチングする。この際、エッチングはＴｉマスク端面の｛１１１｝Ａ面で停止する為、Ｖ溝２１を面内均一性、および、再現性良く形成することができる。その後、ゲート電極材料を蒸着、リフトオフし、Ｔｉマスクを希釈した弗酸でエッチング除去すればゲート電極の完成である。この後、寄生抵抗を削減する目的でゲート電極をマスクにしてイオン打ち込みを行い、表面のパッシベーション膜（不図示）の形成をしていく工程が続いてトランジスタの完成となる。
【００２３】
このようなＶ字型のリセス溝にゲート電極を埋め込んだ形状にすることにより、実際のゲート長に比べて電気的には実効的なゲート長が短く見えるようになる。その結果として、遮断周波数が高くなる、雑音指数が向上する等の高周波特性が向上する。
【００２４】
次に、本発明の第５の実施形態について説明する。
本実施形態では、本発明のウエットエッチングをヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造方法に適用する場合について説明する。
【００２５】
ＨＢＴは、その高速性能を引き出すために、最近ますます素子サイズが縮小されている傾向にある。その中でも、エミッタサイズの制御が最も性能に対する影響が大きい。そこで、小さいサイズのエミッタメサを制御性良く形成することが、必須技術となる。
【００２６】
ところが、従来のエミッタ形成方法は、１）エミッタメサとエミッタ電極を非自己整合的に形成する方法や、２）Ｗ系のエミッタ電極をマスクにエッチングしてエミッタメサを形成する方法が主流であった。１）の方法では、エミッタメサ面積に比べて、エミッタ電極の接触面積が必然的に小さくなり、エミッタサイズが縮小されてきた時に、エミッタ電極の接触抵抗の上昇が問題となる（図９）。２）の方法では、エミッタ電極がエミッタメサ全面に形成されているために、１）の問題は生じないが、電極をマスクにエッチングした際のサイドエッチング量が制御されず、従って、エミッタメササイズの制御が出来ない、という別の問題が生じてしまう（図１０）。
【００２７】
このように、エミッタメサ全面に形成されており、かつメサエッチングの際にサイドエッチングが入らないエミッタ電極材料は未だかつて得られていない。
本実施形態は、上記の点を鑑みなされたもので、エミッタサイズが縮小された場合に、エミッタ電極接触抵抗を出来る限り犠牲にすることなく、制御性良くエミッタメサを形成することが出来るＨＢＴを提供することを目的とする。  上記課題を解決するために、本実施形態は、エミッタ電極材料として、ＴｉとＰｔの合金を用いる。イオン化傾向は、Ｔｉ＞Ｇａ＞Ｉｎ＞Ｐｔの順番になっている。イオン化エネルギーは、Ｈのイオン化エネルギーを基準にすると、Ｔｉ→Ｔｉ3+が−１．６３ｅＶ、Ｇａ→Ｇａ3+が−０．５６ｅＶ、Ｉｎ→Ｉｎ3+が−０．３４ｅＶ、Ｐｔ→Ｐｔ2+が１．１２ｅＶである。まず、Ｔｉのみがエミッタ電極として、エミッタコンタクト層n + 型InGaAs層上に形成されているとする。ここで、エミッタ電極をマスクにして、燐酸／過酸化水素系のエッチャントを用いて、エッチングする場合を考える。
【００２８】
このエッチャントでのエッチングは、InGaAsの酸化→溶解（イオン化）という機構で進行する。今、電極のＴｉの方が、半導体Ｉｎ
ＧａＡｓよりもイオン化傾向が強いため、局部電池効果により、Ｔｉがイオン化し、電子をＩｎＧａＡｓ側に供給する。その結果、Ｔｉと直接接触している電極直下のＩｎＧａＡｓはエッチングされないことになる。即ち、マスクである電極Ｔｉに対して、ＩｎＧａＡｓがサイドエッチングされないことになる。このようにして、マスクであるＴｉに対して忠実にサイズが等しいエミッタメサが形成できる。ところが、Ｔｉは容易に表面が酸化されてしまうため、そのままエミッタ電極として用いると、そこからの配線引き出しの際、電極との電気的接触不良が発生してしまう。電気的接触を得るためには、Ｔｉを剥離してから、改めてエミッタ電極を非自己整合的に形成するか、さもなければＴｉ上に酸化し難い金属（例えば、ＰｔやＡｕ）を積層しておかなければならない。しかし、後者の場合には、上記のような電子のやり取りは、最上層のＰｔやＡｕと半導体とのイオン化傾向の大小によって決まる。この場合、ＧａやＩｎの方がイオン化傾向が圧倒的に大きいため、ＧａやＩｎがイオン化し、電子は、イオン化傾向の小さいＰｔやＡｕからエッチャントに与えられる、というサイクルが発生する。このようにして、半導体ＩｎＧａＡｓのエッチングは促進されるため、いわゆる異常エッチングが発生してしまう。
【００２９】
そこで、本実施形態によれば、ＴｉとＰｔの合金をエミッタ電極として用いる構造を提案している。合金を用いることにより、Ｔｉが半導体層ＩｎＧａＡｓとエッチャントとの両方に接触しているため、反応に寄与する電子のやり取りはＴｉを通じて行われる。しかもメサ形成後の配線引き出しの際にも、Ｔｉ表面に酸化膜が形成されていても、Ｐｔ部分と電気的接触を取ることができるため、電極引き出しの接触不良を発生させる心配も生じない。このように、メササイズを電極サイズと等しく加工できる点と、メサ形成時のマスクをそのまま電極として用い、更に電極からの引き出し配線の接触不良を生じさせない点を両立させることが出来る。
【００３０】
図６は本実施形態に係るＩｎＧａＰ／ＧａＡｓ系ＨＢＴの断面構造図である。３１は化合物半導体基板として、半絶縁性GaAs基板、３２はn + 型GaAsコレクタコンタクト層、３３はn 型GaAsコレクタ層、３４は高濃度に炭素ドープされたp + 型GaAsベース層、３５はn 型Ｉｎ0.5 Ｇａ0.5 Ｐエミッタ層、３６はn + 型Inx Ga1-x As(x=0→0.5)エミッタコンタクト層であり、これらの層は半絶縁性ＧａＡｓ基板３１上に順次積層される。ここで例えば、n + 型GaAsコレクタコンタクト層３２は５００ nm 、Ｓｉ濃度５×１０18cm-3、 n型GaAsコレクタ層３３は５００ nm 、Si濃度１×１０16cm-3、p + 型GaAsベース層３４は５０ nm 、C 濃度５×１０19cm-3、n 型Ｉｎ0.5 Ｇａ0.5 Ｐエミッタ層３５は５０ nm 、Si濃度５×１０17cm-3、n + 型Inx Ga1-x As層３６は１００ nm 、Si濃度３×１０19cm-3とする。
【００３１】
エミッタメサを形成するまでの工程は図７に順を追って、断面構造を示してある。まず、エミッタ電極部分を開口するようにフォトレジスト５０をパターニングする。次に、ＴｉＰｔ合金５１をスパッタ法もしくは電子ビーム蒸着法により真空蒸着する（図７ａ）。ここでは、電子ビーム蒸着装置を用いて、ＴｉとＰｔの２ソース同時蒸着により膜を形成した。この工程は、スパッタ法によりＴｉとＰｔの２ターゲット同時スパッタにより膜形成を行っても、ＴｉＰｔ合金ターゲットをスパッタすることにより形成しても、またＴｉＰｔ合金ソースを用いて電子ビーム蒸着により形成しても良い。続いて、リフトオフ法により、エミッタ電極３７を形成する（図７ｂ）。エミッタ電極３７をマスクとして、エッチングをし、ベース層３４を露出する（図７ｃ）。エッチャントとしては、燐酸／過酸化水素／水の混合液を用いている。エッチャントは、酸化剤＋酸の系であれば、燐酸／過酸化水素／水の混合液には限らない。この際の断面形状は、マスクであるエミッタ電極に対して、サイドエッチングが入らない形状になり、｛１１１｝Ａ面で規定されるメサ形状となっている。
【００３２】
この状態で、素子領域を保護するようにフォトレジストをパターニングし、イオン注入を行うことにより、素子領域以外４４を高抵抗化する。続いて、全面にＳｉＯ2 膜４１を２００ｎｍ堆積する。次にベース電極パターンをフォトレジストで形成し、ＳｉＯ2 膜４１を弗化アンモニウムを用いてエッチングしてから、電極金属を蒸着・リフトオフすることにより、ベース電極３８を形成する。更に、フォトレジストによりコレクタ電極パターンを形成し、エッチング・蒸着・リフトオフにより、コレクタ電極３９を形成する。次に、素子全面を保護する意味で、プラズマＣＶＤ法によりＳｉＮパッシベーション膜４２を堆積する。
【００３３】
最後にポリイミドやＢＣＢ（ベンゾシクロブテン）やオレフィン系樹脂等の樹脂４３により、素子全体を平坦化し、電極上にコンタクトホールを開口し、配線４０を形成することにより、ＨＢＴを作製することができる。
【００３４】
本実施形態では、エミッタ電極のイオン化エネルギーの小さい金属としてＴｉ、大きい金属としてＰｔを用いて説明したが、必ずしもこれに限る訳ではない。Ｔｉ、Ｃｒ、Ａｌの内１種とＰｔ、Ｗの内の１種の組み合わせを用いても、同様な効果を得ることが出来る。
以上の方法により、エミッタメササイズを制御性良く形成することが出来、かつエミッタ抵抗を低減できるＨＢＴを提供することが出来る。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、化合物半導体を構成するカチオン原子に対応する元素よりも酸化されやすい元素を含んだ材料をマスク材として、酸化反応を伴う反応によるウェットエッチングを行うことにより、サイドエッチングを抑制できる制御性のよいエッチングを行うことができる。また、反応性に富んだ物質をマスク材に使用することから、半導体層との密着性も高く、エッチング溶液がしみ込むなどのトラブルの無い、再現性の高いエッチングを行うことができる。
【図面の簡単な説明】
【図１】  本発明の原理を説明する説明図。
【図２】  本発明の第１の実施形態に係るウエットエッチングの概略図。
【図３】  本発明の第２の実施形態に係るウエットエッチングの概略図。
【図４】  本発明の第３の実施形態に係るウエットエッチングの概略図。
【図５】  本発明の第４の実施形態に係るウエットエッチングの概略図。
【図６】  本発明の第５の実施形態に係るＨＢＴの断面構造図。
【図７】  本発明の第５の実施形態に係るＨＢＴの製造方法を示す図。
【図８】  従来のウェットエッチングの模式図。
【図９】  従来例１のＨＢＴの断面構造図。
【図１０】  従来例２のＨＢＴの断面構造図。
【符号の説明】
１    標準電極電位の低い材料を含むマスク材
２    化合物半導体層
３    ｛１１１｝Ａ面
４    化合物半導体のエッチング反応
５    酸化剤の反応
６    マスク材の反応
７    エッチングの進行
８    電子の移動
９    Ｔｉマスク
１０    ｎ+ 型ＩｎＧａＡｓ層
１１    ＩｎＧａＡｓ層のエッチング反応
１２    Ｔｉの酸化反応
１３    ＴｉＷマスク
１４    ＴｉＷのＴｉの酸化反応
１５    ＡｕＧｅ＼Ｎｉ＼Ａｕ層
１６    ｎ型ＧａＡｓ層
１７    ＧａＡｓ層のエッチング反応
１８    ゲート電極
１９    ソース電極
２０    ドレイン電極
２１    Ｖ字型リセス溝
２２    ソース領域
２３    ドレイン領域
２４    チャネル領域
２５    ＧａＡｓ基板
２６    レジストマスク
２７    サイドエッチング
３１，１１１    半絶縁性ＧａＡｓ基板
３２，１１２    ｎ+ 型ＧａＡｓコレクタコンタクト層
３３，１１３    ｎ型ＧａＡｓコレクタ層
３４，１１４    ｐ+ 型ＧａＡｓベース層
３５，１１５    ｎ型Ｉｎ0.5 Ｇａ0.5 Ｐエミッタ層
３６，１１６    ｎ+ 型Ｉｎx Ｇａ1-x Ａｓエミッタコンタクト層
３７，１１７    エミッタ電極
３８，１１８    ベース電極
３９，１１９    コレクタ電極
４０，１２０    引き出し配線
４１，１２１    ＳｉＯ2 膜
４２，１２２    ＳｉＮ膜
４３，１２３    ＢＣＢ等の樹脂膜
４４，１２４    イオン注入による高抵抗化領域
５０    フォトレジスト
５１    ＴｉＰｔ合金
１２５    エミッタ電極
【図１】
0003715461.tif 000002
【図２】
0003715461.tif 000003
【図３】
0003715461.tif 000004
【図４】
0003715461.tif 000005
【図５】
0003715461.tif 000006
【図６】
0003715461.tif 000007
【図７】
0003715461.tif 000008
【図８】
0003715461.tif 000009
【図９】
0003715461.tif 000010
【図１０】
0003715461.tif 000011