(57)【特許請求の範囲】
【請求項１】
予め定められた所定電圧に基づき、第一の電源と第二の電源とからなる電源を検出して信号を出力するようにした電源検出回路であって、
前記第一の電源と前記第二の電源との間の電圧である電源電圧を線形分割して該分割点での第二の電源に対する電圧である出力電圧の信号を出力する電源分割回路と、前記電源電圧が前記所定電圧だけあるときの電源分割回路の出力電圧に等しく定められた基準電圧の信号を、前記電源電圧の立上り時に所定の時間を要して出力する基準電圧回路と、前記電源分割回路から入力された出力電圧信号の電圧である入力電圧と前記基準電圧回路から入力された基準電圧信号の基準電圧とを互いに比較する比較回路とを備え、
予め設定された第二の電圧を有し、前記電源電圧が第二の電圧よりも低いときには、前記電源分割回路から前記比較回路への出力電圧信号の入力を無効化する一方、前記電源電圧が第二の電圧よりも高いときには、前記無効化を停止する信号無効化手段を備えることを特徴とした電源検出回路。
【請求項２】
請求項１に記載の電源検出回路は、比較回路における電源分割回路からの入力電圧が基準電圧回路の基準電圧以下であるときには、電源は未検出であると見做す一方、前記入力電圧が前記基準電圧よりも高いときには、電源を検出したと見做すように構成され、
信号無効化手段は、
前記電源分割回路と、前記比較回路との間に介在するように設けられ、ソース端子が電源分割回路の出力端子に接続されている一方、ドレイン端子が比較回路の電源分割回路側の入力端子に接続され、かつゲート端子が、閾値電圧を第二の電圧に対応させる任意の電源に接続されるＰＭＯＳトランジスタであることを特徴とした電源検出回路。
【請求項３】
予め定められた所定電圧に基づき、第一の電源と第二の電源とからなる電源を検出して信号を出力するようにした電源検出回路であって、
前記第一の電源と前記第二の電源との間の電圧である電源電圧を線形分割して該分割点での第二の電源に対する電圧である出力電圧の信号を出力する電源分割回路と、前記電源電圧が前記所定電圧だけあるときの電源分割回路の出力電圧に等しく定められた基準電圧の信号を、前記電源電圧の立上り時に所定の時間を要して出力する基準電圧回路と、前記電源分割回路から入力された出力電圧信号の電圧である入力電圧と前記基準電圧回路から入力された基準電圧信号の基準電圧とを互いに比較する比較回路とを備え、
前記電源分割回路から前記比較回路への出力電圧信号の入力を遅延させるように動作する信号遅延手段を備えることを特徴とした電源検出回路。
【請求項４】
請求項３に記載の電源検出回路において、
第二の電圧が予め設定され、
電源電圧が前記第二の電圧よりも高いときに、信号遅延手段の遅延動作を無効化する遅延無効化手段を備えることを特徴とした電源検出回路。
【請求項５】
予め定められた所定電圧に基づき、第一の電源と第二の電源とからなる電源を検出して信号を出力するようにした電源検出回路であって、
前記第一の電源と前記第二の電源との間の電圧である電源電圧を線形分割して該分割点での第二の電源に対する電圧である出力電圧の信号を出力する電源分割回路と、前記電源電圧が前記所定電圧だけあるときの電源分割回路の出力電圧に等しく定められた基準電圧の信号を、前記電源電圧の立上り時に所定の時間を要して出力する基準電圧回路と、前記電源分割回路から入力された出力電圧信号と前記基準電圧回路から入力された基準電圧信号とに基づき、電源分割回路の出力電圧と基準電圧回路の基準電圧とを互いに比較する比較回路とを備え、
前記電源電圧の変化に伴う前記電源分割回路の出力電圧の変化の速度を該電源電圧の変化に対して遅延させるように動作する電圧変化抑制手段を備えることを特徴とした電源検出回路。
【請求項６】
請求項５に記載の電源検出回路において、
第二の電圧が予め設定され、
電源電圧が前記第二の電圧よりも高いときに、電圧変化抑制手段の抑制動作を無効化する抑制無効化手段を備えることを特徴とした電源検出回路。
【請求項７】
請求項６に記載の電源検出回路において、
電圧変化抑制手段は、
電源分割回路の出力端子と、第二の電源との間に配置されるように設けられたコンデンサであり、
抑制無効化手段は、
前記電源分割回路の出力端子と前記第二の電源との間に前記コンデンサに対し直列に配置されるように設けられ、電源電圧が第二の電圧よりも低いときにはＯＮになる一方、電源電圧が第二の電圧よりも高いときにはＯＦＦになるスイッチであることを特徴とした電源検出回路。
【請求項８】
請求項６に記載の電源検出回路において、
第二の電圧は、所定電圧に等しいことを特徴とした電源検出回路。
【請求項９】
請求項８に記載の電源検出回路は、電源分割回路の出力電圧が基準電圧回路の基準電圧以下であるときには、電源は未検出であると見做す一方、前記出力電圧が前記基準電圧よりも高いときには、電源を検出したと見做すように構成され、
電圧変化抑制手段は、
前記電源分割回路の出力端子と、第二の電源との間に配置されるように設けられたコンデンサであり、
抑制無効化手段は、
前記電源分割回路の出力端子と前記第二の電源との間に前記コンデンサに対し直列に配置されるように設けられ、電源未検出時の比較回路の出力によりＯＮになる一方、電源検出時の比較回路の出力によりＯＦＦになるスイッチであることを特徴とした電源検出回路。
【請求項１０】
予め定められた所定電圧に基づき、第一の電源と第二の電源とからなる電源を検出して信号を出力するようにした電源検出回路であって、
前記第一の電源と前記第二の電源との間の電圧である電源電圧を線形分割して該分割点での第二の電源に対する電圧である出力電圧の信号を出力する電源分割回路と、前記電源電圧が前記所定電圧だけあるときの電源分割回路の出力電圧に等しく定められた基準電圧の信号を、前記電源電圧の立上り時に所定の時間を要して出力する基準電圧回路と、前記電源分割回路から入力された出力電圧信号と前記基準電圧回路から入力された基準電圧信号とに基づき、電源分割回路の出力電圧と基準電圧回路の基準電圧とを互いに比較する比較回路とを備え、
前記基準電圧回路の基準電圧が安定状態にあるか否かを判別し、基準電圧が安定状態にないと判別したときには不安定信号を出力する一方、基準電圧が安定状態にあると判別したときには安定信号を出力する基準電圧判別回路と、
前記基準電圧判別回路の不安定信号により出力信号を電源未検出時の信号に固定化する一方、前記基準電圧判別回路の安定信号により前記固定化を停止する出力固定化手段とを備えることを特徴とした電源検出回路。
【請求項１１】
請求項１０に記載の電源検出回路は、電源未検出時にロー信号を出力する一方、電源検出時にハイ信号を出力するように構成され、
出力固定化手段は、
比較回路と、該比較回路用の電源との間に介在するように設けられ、基準電圧判別回路の不安定信号によりＯＦＦになる一方、基準電圧判別回路の安定信号によりＯＮになるスイッチであることを特徴とした電源検出回路。
【請求項１２】
請求項１０に記載の電源検出回路は、電源分割回路の出力電圧が基準電圧回路の基準電圧よりも低いときには、電源は未検出であると見做す一方、前記出力電圧が前記基準電圧よりも高いときには、電源を検出したと見做すように構成され、
出力固定化手段は、
電源分割回路の出力端子と、第二の電源との間に配置されるように設けられ、基準電圧判別回路の不安定信号によりＯＮになる一方、基準電圧判別回路の安定信号によりＯＦＦになるスイッチであることを特徴とした電源検出回路。
【請求項１３】
請求項１０に記載の電源検出回路は、電源分割回路の出力電圧が基準電圧回路の基準電圧よりも低いときには、電源は未検出であると見做す一方、前記出力電圧が前記基準電圧よりも高いときには、電源を検出したと見做すように構成され、
出力固定化手段は、
電源分割回路と、第一の電源との間に介在するように設けられ、基準電圧判別回路の不安定信号によりＯＦＦになる一方、基準電圧判別回路の安定信号によりＯＮになるスイッチであることを特徴とした電源検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源を検出して信号を出力する電源検出回路に関し、特に電源電圧の急峻な立上りに起因した誤信号の出力を防止する対策に関する。
【０００２】
【従来の技術】
一般に、予め定められた所定の電圧を基に電源を検出するようにした電源検出回路は、図１９及び図２０に示すように、例えば、半導体集積回路１０１内の演算回路１０２に対するリセット信号生成回路として用いられていて、一般に、電源電圧が所定電圧Vo以下であるときには電源は未検出であるとして未検出信号を出力し、それにより演算回路１０２を停止させる一方、電源電圧が所定電圧Voよりも高いときには電源が検出されたとして検出信号を出力し、それにより演算回路１０２を動作させ、これらにより半導体集積回路１０１が動作するようになっている。
【０００３】
このような電源検出回路１０３は、図２１に示すように、電源端子−グランド端子間に直列に配置された２個の抵抗１１３により電源電圧を線形分割して該分割点での電圧である出力電圧Ａの信号を出力する電源分割回路１３０と、基準電圧Ｂの信号を出力する基準電圧回路１３１と、電源分割回路１３０の出力電圧Ａと基準電圧回路１３１の基準電圧Ｂとを互いに比較する比較回路１３２とで構成されている。ここで、電源分割回路１３０の出力電圧Ａは、電源電圧を抵抗分割した電圧であるため、図２２（ａ）に示すように、電源電圧に比例して変化する。一方、基準電圧回路１３１の基準電圧Ｂは、電源電圧が所定電圧Voだけあるときの出力電圧Ａに等しく定められていて、安定状態においては電源電圧に拘わらず常に一定である。そして、比較回路１３２での比較結果に基づき、一般には、出力電圧Ａが基準電圧Ｂ以下であるときに電源電圧は所定電圧Vo以下であると見做して未検出信号（図示する例ではロー信号Ｌ）を出力する一方、出力電圧Ａが基準電圧Ｂよりも高いときには、電源電圧は所定電圧Voよりも高いと見做して検出信号（図示する例ではハイ信号Ｈ）を出力する。つまり、出力電圧Ａの波形と基準電圧Ｂの波形とは、電源電圧が所定電圧Voの値をとる位置で互いに交差して交点を形成するようになされており、その交点を挟んで出力信号が切り替わるようになっている。
【０００４】
ところで、基準電圧回路１３１は、一般に、電源の立上りと同時に基準電圧信号を出力するようになされているが、安定した一定の基準電圧Ｂの信号を出力するようになるには、基準電圧回路１３１の回路構成で定められる一定の時間が必要である。例えば、バンドギャップリファレンス回路が基準電圧回路１３１として用いられる場合では、そのバンドギャップリファレンス回路が安定した一定の電圧の信号を出力するようになるには、帰還回路で定められる一定の時間が必要である。そのため、電源電圧の急峻な立上り時に、出力電圧Ａが基準電圧Ｂを上回って立ち上がったときには、図２２（ｂ）に示すように、出力電圧Ａの波形と基準電圧Ｂの波形との間に交点が形成されなくなり、このために、電源検出回路１０３は、未検出信号（ロー信号）を出力せず、常に検出信号（ハイ信号Ｈ）を出力することになり、その結果、半導体集積回路１０１のリセットがなされなくなってしまうという問題がある。
【０００５】
この問題に対して、従来では、図１９の場合のように、半導体集積回路１０１の外部の電源端子に抵抗器１９０４及びコンデンサ１０５を追加したり、図２０の場合のように、半導体集積回路１０１の外部の電源端子に容量の大きいコンデンサ１０５を追加したりしており、これらにより、急峻な電源立上り時であっても半導体集積回路１０１内の電源検出回路１０３にとっては電源電圧の立上りが緩くなるため、確実に未検出信号（ロー信号）を出力できるようになっている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の電源検出回路１０３のように、回路本体の外部に抵抗器１０４やコンデンサ１０５を設けると、それらの外付け部品により、システムコストが上昇するとともに、実装面積の増大を招くという欠点がある。
【０００７】
本発明は斯かる点に鑑みてなされたものであり、その主な目的は、電源分割回路の出力電圧と基準電圧回路の基準電圧とを比較回路で比較することにより電源を検出して信号を出力するようにした電源検出回路において、その回路内に改良を加えることで、システムコストの上昇や実装面積の増大を招く外付け部品を用いることなく、急峻な電源立上り時であっても確実に未検出信号を出力できるようにすることにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成すべく、本発明では、電源立上り時に電源電圧が或る電圧に達するまでの間、電源分割回路から比較回路に入力される信号を無効化（請求項１及び２）又は遅延化（請求項３及び４）するようにした。また、請求項５〜９のでは、電源分割回路の動作速度を抑えて出力電圧の立上りを遅くするようにした。さらに、請求項１０〜１３では、電源立上り時における基準電圧の不安定状態を利用し、基準電圧が不安定状態にあるときの電源検出回路自体の出力信号を固定化（請求項８〜１１）するようにした。
【０００９】
請求項１の発明では、電源分割回路と基準電圧回路と比較回路とを備える電源検出回路において、第二の電圧を予め設定しておき、電源電圧が第二の電圧よりも低いときには、電源分割回路から比較回路に入力される出力電圧信号を無効化する一方、電源電圧が第二の電圧よりも高いときには、前記無効化を停止する信号無効化手段を設けるようにした。これにより、電源立上り時に、比較回路における電源分割回路からの入力電圧が基準電圧回路の基準電圧よりも低い状態の期間が発生し、よって、急峻な電源立上り時に電源分割回路の出力電圧が基準電圧を上回って立ち上がったときでも、比較回路における入力電圧の立上りは緩やかになるため、未検出信号は確実に出力されるようになる。また、電源電圧が第二の電圧よりも高いときには信号無効化手段による無効化が停止するため、検出信号は電源電圧の立上りに応じて出力されるようになり、一方、電源立下り時においては、電源電圧に応じた適正な信号が出力される。
【００１０】
なお、本発明において、電源が所定電圧に基づいて検出されるとは、基本的には電源検出回路の出力信号を受ける回路の側の条件によるが、一般には、電源電圧が所定電圧に比べてそれよりも少なくとも高いことであり、一方、電源が未検出であるとは、電源電圧が所定電圧に比べて少なくとも低いことである。また、第二の電圧は、所定電圧を含みかつ電源電圧の実用上の最大値を上限とする任意の範囲内において、電源検出回路の出力信号を受ける回路の条件に応じて適宜定めることができるが、電源検出回路の出力信号を受ける回路の設計の難易度を下げるためには、所定電圧に近い方が好ましい。
【００１１】
請求項２の発明では、請求項１の発明において、比較回路における電源分割回路からの入力電圧が基準電圧回路の基準電圧以下であるときには、電源は未検出であると見做す一方、入力電圧が基準電圧よりも高いときには、電源を検出したと見做すようになされている場合に、電源分割回路と比較回路との間に、ソース端子が電源分割回路の出力端子に接続される一方、ドレイン端子が比較回路の入力端子に接続され、かつゲート端子が任意の電源に接続されるようにＰＭＯＳトランジスタを介設し、このＰＭＯＳトランジスタにより信号無効化手段を構成するようにした。これにより、電源立上り時に、出力電圧がＰＭＯＳトランジスタの閾値電圧よりも高くなるまでの間、つまり電源電圧が第二の電圧よりも高くなるまでの間は、ＰＭＯＳトランジスタのソース−ドレイン間がＯＦＦ状態にあるため、電源分割回路の出力電圧信号は比較回路に伝わらず、一方、出力電圧が閾値電圧よりも高いときには、ＰＭＯＳトランジスタのソース−ドレイン間がＯＮ状態にあるため、出力電圧信号は、前記ＰＭＯＳトランジスタの存在しない場合と同様に比較回路に入力される。よって、請求項１の発明での作用は具体的にかつ適正に営まれる。
【００１２】
請求項３の発明では、請求項１の発明における信号無効化手段に代えて、電源分割回路から比較回路に入力される出力電圧信号を遅延させる信号遅延手段を設けるようにした。これにより、比較回路における電源分割回路からの入力電圧の立上りが緩やかになるため、急峻な電源立上り時に電源分割回路の出力電圧が基準電圧回路の基準電圧を上回って立ち上がったときでも、その出力電圧信号が遅延する分だけ、入力電圧の立上りは緩くなり、よって、この発明においても、確実に未検出信号が出力されるようになる。
【００１３】
請求項４の発明では、請求項３の発明において、電源電圧が第二の電圧よりも高いときに信号遅延手段の遅延動作を無効化する遅延無効化手段を設け、これにより、電源電圧が第二の電圧よりも高い状態での電源立下り時に、信号遅延手段による出力電圧信号の遅延に起因して反応速度が低下するという事態を回避できるようにした。
【００１４】
請求項５の発明では、請求項１の信号無効化手段，及び請求項３の信号遅延手段に代えて、電源電圧回路の出力電圧の変化速度を抑制する電圧変化抑制手段を設け、これにより、急峻な電源立上り時であっても、出力電圧の立上りを緩やかにするようにした。
【００１５】
請求項６の発明では、請求項５の発明において、電源電圧が第二の電圧よりも高いときに電圧変化抑制手段の抑制動作を無効化する抑制無効化手段を設け、これにより、電源電圧が第二の電圧よりも高い状態での電源立下り時に、電圧変化抑制手段により出力電圧の変化速度が抑えられることに起因して反応速度が低下するという事態を回避できるようにした。
【００１６】
請求項７の発明では、請求項６の発明において、電源分割回路の出力端子と第二の電源との間に直列に配置されるように設けたコンデンサ及びスイッチによりそれぞれ電圧変化抑制手段及び抑制無効化手段を構成し、電源電圧が第二の電圧よりも低いときには、スイッチをＯＮにしてコンデンサへの充電により出力電圧の変化速度を抑える一方、電源電圧が第二の電圧よりも高いときには、スイッチをＯＦＦにしてコンデンサの充電動作を無効化することにより、出力電圧を電源電圧に比例して変化させるようにする。よって、請求項６の発明での作用は具体的にかつ適正に営まれる。
【００１７】
請求項８の発明では、請求項６の発明において、抑制無効化手段により電圧変化抑制手段の作動を切り替える際の基準になる第二の電圧を、電源検出回路が電源を検出する際の閾値である所定電圧に等しくするようにした。これにより、第二の電圧を発生するための専用の回路が不要になり、その分だけ回路規模が抑えられる。
【００１８】
請求項９の発明では、請求項８の発明において、出力電圧が基準電圧以下であるときには電源は未検出であると見做す一方、出力電圧が基準電圧よりも高いときには電源を検出したと見做すようになされている場合に、電源の立上り開始時点では出力電圧と基準電圧とが互いに等しいということを利用し、電源分割回路の出力端子と第二の電源との間に配置されるように設けたコンデンサにより電圧変化抑制手段を構成するとともに、電源分割回路の出力端子と第二の電源との間にコンデンサに対し直列に配置されるように設けたスイッチにより抑制無効化手段を構成して、比較回路の出力、すなわち電源検出回路の出力によりスイッチをＯＮ／ＯＦＦするようにした。つまり、出力電圧が基準電圧以下であるときの未検出信号（例えば、ロー信号）によりスイッチをＯＮにし、一方、出力電圧が基準電圧よりも高いときの検出信号（例えば、ハイ信号）によりスイッチをＯＦＦにする。これにより、電源立上り時には、最初は出力電圧と基準電圧とが互いに等しくてスイッチがＯＮであるため、コンデンサへの充電により電源分割回路の出力電圧の立上り速度が抑制され、一方、電源立下り時には、最初は出力電圧が基準電圧よりも高くてスイッチがＯＦＦであるため、出力電圧は電源電圧に比例して変化する。よって、請求項８の発明での作用は具体的にかつ適正に営まれる。
【００１９】
請求項１０の発明では、電源立上り時の基準電圧の不安定状態を利用すべく、請求項１の発明の信号無効化手段，請求項３の発明の信号遅延手段，及び請求項５の電圧変化抑制手段に代えて、基準電圧が安定状態にあるか否かを判別し、安定状態にないと判別したときには不安定信号を出力する一方、安定状態にあると判別したときには安定信号を出力する基準電圧判別回路を設けるとともに、その基準電圧判別回路の不安定信号により電源検出回路の出力信号を電源未検出時の信号に固定化する一方、基準電圧判別回路の安定信号により前記固定化を解除する出力固定化手段を設けるようにした。これにより、電源立上り時に基準電圧が不安定状態にあるときには出力信号が未検出信号に固定化されるため、急峻な電源立上り時であっても確実な未検出信号の出力が行われるとともに、基準電圧が安定状態にある電源立下り時では、前記出力固定化手段の存在しない場合と同程度の高速な反応速度が維持され、加えて、緩やかな電源立上り時であっても、基準電圧の不安定状態に起因して出力電圧が基準電圧を上回ることにより誤って検出信号を出力するという事態が回避される。
【００２０】
請求項１１の発明では、請求項１０の発明において、電源未検出時にロー信号を出力する一方、電源検出時にハイ信号を出力するようになされている場合に、比較回路と該比較回路用の電源との間に配置されるようにスイッチを設けて出力固定化手段を構成し、このスイッチを不安定信号によりＯＦＦにすることで、比較回路の電源を切断して該比較回路の出力をプルダウンし、これにより、出力信号をロー信号、つまり電源未検出信号に固定化するようにした。
【００２１】
請求項１２の発明では、請求項１０の発明において、出力電圧が基準電圧よりも低いときには電源は未検出であると見做す一方、出力電圧が基準電圧よりも高いときには電源を検出したと見做すようになされている場合に、出力固定化手段としてのスイッチを、電源分割回路の出力端子と第二の電源との間に配置されるように設け、このスイッチを不安定信号によりＯＦＦにすることで、電源分割回路の出力端子を第二の電源にショートさせて該電源分割回路の出力をプルダウンし、これにより出力信号を固定化するようにした。
【００２２】
請求項１３の発明では、請求項１０の発明において、請求項１２の発明の場合と同じく、出力電圧が基準電圧よりも低いときには電源は未検出であると見做す一方、出力電圧が基準電圧よりも高いときには電源を検出したと見做すように成されている場合に、出力固定化手段としてのスイッチを、電源分割回路と第一の電源との間に介在するように設け、このスイッチを不安定信号によりＯＦＦにすることで、電源分割回路の出力をプルダウンして出力信号をロー信号に固定化するようにした。
【００２３】
【発明の実施の形態】
以下、本発明の実施形態を、図面に基づいて説明する。
【００２４】
（実施形態１）
図１は、本発明の実施形態１に係る電源検出回路３の全体構成を示しており、本実施形態は、請求項１に対応している。
【００２５】
この電源検出回路３は、図２に示すように、半導体集積回路１において、電源電圧が、予め定められた所定電圧としての第一の電圧に基づいて電源を検出するようになされていて、電源電圧が第一の電圧以下であるときには未検出信号を出力して演算回路２の動作を停止する一方、電源電圧が第一の電圧よりも高いときには検出信号を出力して演算回路２を動作させるリセット信号生成回路として用いられる。
【００２６】
電源検出回路３は、第一の電源に接続される電源端子１０と、第二の電源としてのグランドに接続されるグランド端子１１と、信号を出力するための出力端子１２とを備えているとともに、電源端子１０及びグランド端子１１間に印可された電源電圧を線形分割して得られる出力電圧Ａの信号を出力する電源分割回路３０と、電源電圧が第一の電圧だけあるときの出力電圧Ａに等しく定められた基準電圧Ｂの信号を出力する基準電圧回路３１と、電源分割回路３０から入力された出力電圧信号の電圧である入力電圧Ｃと基準電圧回路３１から入力された基準電圧信号の基準電圧Ｂとを互いに比較する比較回路３２とを備えていて、入力電圧Ｃが基準電圧Ｂ以下であるときには、電源は未検出であると見做して未検出信号としてのロー信号Ｌを出力する一方、入力電圧Ｃが基準電圧Ｂよりも高いときには、電源が検出されたと見做して検出信号としてのハイ信号Ｈを出力するようになされている。
【００２７】
具体的には、電源分割回路３０は、電源端子１０とグランド端子１１との間に直列に配置された二つの抵抗器１３と、それら二つの抵抗器１３の間に設けられた出力端子とからなっていて、電源端子１０及びグランド端子１１間に印可された電源電圧を二つの抵抗器１３により線形分割してその分割点での出力電圧Ａの信号を出力端子から出力するようになっている。
【００２８】
基準電圧回路３１としては、図３に示すように、抵抗器１６と、ダイオード１７と、オペアンプ１８とが接続されてなるバンドギャップリファレンス回路が用いられる。
【００２９】
比較回路３２は、その入力側に、電源分割回路３０からの出力電圧信号が入力される入力端子と、基準電圧回路３１からの基準電圧信号が入力される入力端子とを有しており、その出力側は、電源検出回路３の出力端子１２に接続されている。また、比較回路３２には、該比較回路３２を動作させるための電源端子１４とグランド端子１５とが設けられている。
【００３０】
そして、本実施形態では、電源分割回路３０の出力端子と、比較回路３２の電源分割回路３０側の入力端子との間に、信号無効化手段としての信号無効化回路４０が介設されている。この信号無効化回路４０は、予め設定された第二の電圧を有していて、電源電圧が第二の電圧以下であるときには、電源分割回路３０の出力電圧信号が比較回路３２の電源分割回路３０側の入力端子に伝わらないように働き、一方、電源電圧が第二の電圧よりも高いときには、電源分割回路３０の出力電圧信号を比較回路３２の入力端子に伝わらせる回路である。
【００３１】
以上のように構成された電源検出回路３の作用を、図４の電圧特性図に基づいて説明する。電源分割回路３０の出力側のノード電圧である出力電圧Ａは、電源電圧を線形分割したものであるので該電源電圧に比例した波形となる。これに対し、基準電圧回路３１の出力側のノード電圧である基準電圧Ｂは、電源電圧の小さい領域では基準電圧回路３１が動作できないため一定ではないが、或る電圧以上の領域では電源電圧の変化に拘わらず一定電圧の波形となる。そして、比較回路３２の電源分割回路３０側の入力端子の電圧である入力電圧Ｃは、電源電圧が信号無効化回路４０の働く第二の電圧以下である領域ではグランドレベルとなるが、第二の電圧よりも高い領域では電源分割回路３０の出力電圧Ａと同電位になる。
【００３２】
そして、電源電圧がゆっくりと立ち上がる場合には、図４（ａ）に示すように、基準電圧回路３１が安定した一定の基準電圧Ｂを出力する領域において、出力電圧Ａがその波形を基準電圧Ｂの波形に交差させるように立ち上がるため、電源電圧が第一の電圧以下であるときには電源検出回路３はロー信号Ｌを出力し、また電源電圧が第一の電圧よりも高いときにはハイ信号Ｈを出力する。一方、図４（ｂ）に示すように、電源電圧が急峻に立ち上がった場合には、出力電圧Ａが基準電圧Ｂを上回って立ち上り、出力電圧Ａ及び基準電圧Ｂの両波形間には交点が形成されないことから、従来では常にハイ信号を出力してしまうことになる。
【００３３】
これに対し、本実施形態では、信号無効化回路４０を経由した電源分割回路３０の出力電圧Ａである比較回路３２の入力電圧Ｃと、基準電圧回路３１の基準電圧Ｂとの間に交点が形成されるので、電源検出回路３は確実にロー信号Ｌを出力することが可能となる。
【００３４】
また、電源立下り時の動作は、電源電圧が第二の電圧よりも高い状態から降下することになって出力電圧信号が遅延しないため、ゆっくり立ち下がっても、急峻に立ち下がっても、図４（ａ）の特性となり、よって、電源検出回路３は正常な信号を出力する。
【００３５】
したがって、本実施形態によれば、システムコストの上昇や実装面積の増大を招く外付け部品を用いることなく、急峻な電源立上り時であっても確実にロー信号Ｌを出力することができ、また電源立下り時には電源電圧に応じた適正な信号を出力することができる。
【００３６】
（実施形態２）
図５は、本発明の実施形態２に係る電源検出回路３の全体構成を示しており、実施形態１の場合と同じ部分には同じ符号を付して示している。本実施形態は、実施形態１を具体化したものであって、請求項２に対応している。
【００３７】
本実施形態では、実施形態１の信号無効化回路４０として、ソース端子が電源分割回路３０の出力端子に接続される一方、ドレイン端子が比較回路３２の電源分割回路３０側の入力端子に接続され、かつゲート端子がグランド側に接続されるＰＭＯＳトランジスタ４１を用いる。
【００３８】
このＰＭＯＳトランジスタ４１は、或る閾値電圧Ｖtpを有していて、ゲート−ソース間の電圧が閾値電圧Ｖtpよりも高くないと、ソース−ドレイン間に電流が流れないという特性を持つ。そのため、電源分割回路３０の出力電圧ＡがＰＭＯＳトランジスタ４１の閾値電圧Ｖtpよりも高くなるまで、つまり、電源電圧が、Ｖtp＊（１＋Ｒ１／Ｒ２）、という電圧（但し、Ｒ１：電源端子１０側の抵抗器１３の抵抗値、Ｒ２：グランド端子１１側の抵抗器１３の抵抗値）よりも高くなって電源を検出するまで、電源分割回路３０から比較回路３２への出力電圧信号の入力は無効化される。一方、電源電圧が前記の電圧よりも高いときには、ソース−ドレイン間はＯＮ状態であるため、出力電圧信号は無効化されることなく比較回路３２に入力される。
【００３９】
したがって、本実施形態によれば、実施形態１における第二の電圧をＶtp＊（１＋Ｒ１／Ｒ２）とした状態（第二の電圧＝Ｖtp＊（１＋Ｒ１／Ｒ２））とすることができ、よって、実施形態１による効果を具体的にかつ適正に得ることができる。
【００４０】
なお、上記の実施形態では、ＰＭＯＳトランジスタ４１のゲート端子をグランド側に接続するようにしているが、任意の電圧Ｖpgの端子に接続し、それにより、第二の電圧を、Ｖtp＊（１＋Ｒ１／Ｒ２）＋Ｖpg、という任意の電圧（第二の電圧＝Ｖtp＊（１＋Ｒ１／Ｒ２）＋Ｖpg）に定めるようにしてもよい。
【００４１】
（実施形態３）
図６は、本発明の実施形態３に係る電源検出回路３の全体構成を示しており、実施形態１の場合と同じ部分には同じ符号を付して示している。本実施形態は、請求項３及び４に対応するものである。
【００４２】
本実施形態では、実施形態１の信号無効化回路４０に代えて、電源分割回路３０の出力端子と比較回路３２の電源分割回路３０側の入力端子との間に、信号遅延手段としての信号遅延回路５０が介設されているとともに、この信号遅延回路５０の遅延機能を無効化する遅延無効化手段としての遅延無効化回路５１を備えるようになされている。
【００４３】
ここで、信号遅延回路５０は、電源分割回路３０から比較回路３２に入力される出力電圧信号を遅延させるように働く回路である。そして、遅延無効化回路５１は、電源電圧が第二の電圧よりも高いときには、電源分割回路３０の出力電圧信号が比較回路３２の入力端子に遅延せずに伝わるように信号遅延回路５０の遅延動作を無効化する回路である。つまり、出力電圧信号は、電源電圧が第二の電圧以下であるときには、信号遅延回路５０により比較回路３２への入力が遅延される一方、電源電圧が第二の電圧よりも高いときには、信号遅延回路５０による遅延を受けることなく比較回路３２に入力されるようになっている。なお、その他の構成は、実施形態１の場合と同じであるので説明は省略する。
【００４４】
以上のように構成された電源検出回路３の作用を、図７に基づいて説明する。電源電圧がゆっくりと立ち上がる場合には、図７（ａ）に示すように、出力電圧Ａは、基準電圧回路３１が安定した一定の基準電圧Ｂを出力する領域において該基準電圧Ｂとの間で波形同士を交差させるように立ち上がるため、電源検出回路３は正常な値の信号を出力する。一方、電源電圧が急峻に立ち上がる場合には、図７（ｂ）に示すように、出力電圧Ａは基準電圧Ｂに交差することなく立ち上がるため、従来では、常にハイ信号Ｈを出力してしまう。
【００４５】
これに対し、本実施形態では、比較回路３２における電源分割回路３０からの入力電圧Ｃの立上りが信号遅延回路５０により遅延されるため、この入力電圧Ｃが波形を基準電圧Ｂの波形に交差させるように立ち上がり、よって、電源検出回路３は、入力電圧Ｃが基準電圧Ｂに達するまでは確実にロー信号Ｌを出力することが可能になる一方、入力電圧Ｃが基準電圧Ｂよりも高くなってからはハイ信号Ｈを出力するようになる。
【００４６】
また、電源立下り時には、電源電圧は第二の電圧よりも高い状態から降下することになって、遅延無効化回路５１により信号遅延回路５０の遅延動作が無効化されるため、電源分割回路３０の出力電圧信号は遅延せずに比較回路３２に入力され、よって、信号遅延回路５０の存在しない場合と同程度の高速応答が維持される。
【００４７】
したがって、本実施形態によっても、実施形態１の場合と同じ効果を奏することができる。
【００４８】
（実施形態４）
図８は、本発明に実施形態４に係る電源検出回路３の全体構成を示しており、実施形態１の場合と同じ部分には同じ符号を付して示している。本実施形態は、請求項５〜７に対応するものである。
【００４９】
本実施形態では、電源検出回路３は、実施形態１の信号無効化回路４０，及び実施形態３の信号遅延回路５０に代えて、電源分割回路３０の出力端子とグランド側との間に配置されるように設けられた電圧変化抑制手段としてのコンデンサ６０を備えている。また、コンデンサ６０に直列に配置されるように設けられた抑制無効化手段としてのスイッチ６１と、電源電圧を検出する簡易電源検出回路３３とを備えていて、簡易電源検出回路３３の出力によりスイッチ６１をＯＮ／ＯＦＦするようになされている。
【００５０】
簡易電源検出回路３３は、電源電圧が第二の電圧以下であるときには、スイッチ６１をＯＮにする信号を出力し、一方、電源電圧が第二の電圧よりも高いときには、スイッチ６１をＯＦＦにする信号を出力するように働く。これにより、電源分割回路３０の出力電圧Ａは、電源電圧が第二の電圧以下であるときには、コンデンサ６０により電源電圧に比べて変化の速度が遅くなり、一方、電源電圧が第二の電圧よりも高いときには、コンデンサ６０がみえなくなるため、電源電圧に比例して変化することになる。
【００５１】
簡易電源検出回路３３の具体例としては、例えば、図９に示すように、電流源１９とダイオード２０とからダイオード２０の閾値電圧を形成し、この閾値電圧と電源電圧とを互いに比較することによって、電源検出を行うようにしたものが挙げられる。なお、ダイオード２０の閾値電圧は、温度によって小さくなる特性を持つため、この簡易電源検出回路３３は温度によって検出電圧が異なってしまうが、第二の電圧は一定電圧である必要はないため、このような回路構成を使用することが可能である。
【００５２】
以上のように構成された電源検出回路３の作用を説明すると、電源立上り時において、電源電圧が第二の電圧以下である領域では、スイッチ６１がＯＮであるため、電源分割回路３０の出力電圧Ａの立上り速度は電源電圧の立上り速度に比べて遅くなる。これにより、電源電圧が急峻に立ち上がったときでも、出力電圧Ａはその波形が基準電圧Ｂの波形に交差するように緩やかに立ち上がり、よって、急峻な電源立上り時であっても、確実なロー信号Ｌの出力が可能である。そして、電源電圧が第二の電圧よりも高い領域では、ハイ信号Ｈが出力されるとともに、スイッチ６１がＯＦＦであるため、出力電圧Ａは電源電圧に比例して変化する。
【００５３】
一方、電源立下り時には、電源電圧が第二の電圧よりも高い状態から降下することになってスイッチ６１がＯＦＦであるため、出力電圧Ａは電源電圧に比例して立ち下り、よって、コンデンサ６０の存在しない場合と同程度の応答速度が維持される。なお、比較回路３２における電源分割回路３０からの入力電圧Ｃは、実施形態１〜３の場合とは異なり、出力電圧Ａと常に同電位である。
【００５４】
したがって、本実施形態によっても、実施形態１の場合と同じ効果を奏することができる。
【００５５】
（実施形態５）
図１０は、本発明の実施形態５に係る電源検出回路の全体構成を示しており、
実施形態４の場合と同じ部分には同じ符号を付して示している。本実施形態は、実施形態４の場合とは別の態様を示すものであって、請求項８及び９に対応している。
【００５６】
本実施形態では、実施形態４のスイッチ６１をＰＭＯＳスイッチ６２に置き替えるとともに、そのＰＭＯＳスイッチ６２を、実施形態４の簡易電源検出回路３３に代えて、比較回路３２の出力、つまり電源検出回路３自身の出力信号によりＯＮ／ＯＦＦするようにしている。
【００５７】
具体的には、ＰＭＯＳスイッチ６２は、電源検出回路３のロー信号ＬによりＯＮになる一方、電源検出回路３のハイ信号ＨによりＯＦＦになるようになっている。つまり、電源立上り開始時点の電源電圧が小さいときには、出力電圧Ａと基準電圧Ｂとが互いに等しくて電源検出回路３はロー信号Ｌを出力するということを利用し、そのロー信号ＬによりＰＭＯＳスイッチ６２をＯＮにしてコンデンサ６０を働かせることで、電源立上り時に電源分割回路３０の出力電圧Ａをその波形が基準電圧Ｂの波形に交差するようにゆっくりと立ち上げるようにし、これにより、電源電圧が急峻に立ち上がったときでも確実にロー信号Ｌを出力させ、一方、出力電圧Ａが基準電圧Ｂよりも高くなってハイ信号Ｈが出力されるようになった後は、そのハイ信号ＨによりＰＭＯＳスイッチ６２をＯＦＦにしてコンデンサ６０を無効にすることで、入力電圧Ｃを電源電圧に比例して変化させ、それにより電源立下り時の高速な反応を維持するようにしている。
【００５８】
電源がゆっくり立ち上がる場合の出力電圧Ａ及び基準電圧Ｂの各変化を、図１１（ａ）に、また、電源が急峻に立ち上がる場合のそれら電圧Ａ，Ｂ，Ｃの各変化を、図１１（ｂ）にそれぞれ併せて示す。
【００５９】
したがって、本実施形態によっても、実施形態４の場合と同じ効果を奏することができる。
【００６０】
（実施形態６）
図１２は、本発明の実施形態６に係る電源検出回路の全体構成を示しており、実施形態１の場合と同じ部分には同じ符号を付して示している。本実施形態は、請求項１０に対応するものである。
【００６１】
本実施形態では、実施形態１の信号無効化回路４０，実施形態３の信号遅延回路５０，並びに実施形態４及び５のコンデンサ６０に代えて、基準電圧回路３１が安定状態にあるかどうかを判別する基準電圧判別回路７０と、この基準電圧判別回路７０の出力により電源検出回路３の出力信号を強制的にロー信号Ｌに固定する出力固定化手段としての出力ロー固定回路７１とを備えている。
【００６２】
基準電圧判別回路７０は、出力ロー固定回路７１に対し、基準電圧Ｂが電源電圧に対して一定でなくて不安定状態にあると判別したきには、不安定信号を出力し、一方、基準電圧Ｂが電源電圧に対して一定な安定状態にあると判別したときには安定信号を出力する回路である。このような基準電圧判別回路７０の具体例としては、例えば、図１３に示すように、電流源１９とダイオード２０とからダイオード２０の閾値電圧を形成し、このダイオード２０の閾値電圧と、基準電圧回路３１の基準電圧Ｂとを比較器２１により互いに比較することによって、基準電圧Ｂの安定状態を判別するようにしたものが挙げられる。
【００６３】
出力ロー固定回路７１は、比較回路３２の出力端子と電源検出回路３の出力端子１２との間に介設されていて、基準電圧判別回路７０が不安定信号を出力したときには、電源検出回路３の出力を強制的にロー信号Ｌに固定化し、一方、基準電圧判別回路７０が安定信号を出力したときには、比較回路３２の出力をそのまま電源検出回路３の出力とするようになされている。
【００６４】
以上のように構成された電源検出回路３の動作を、図１４に基づいて説明すると、電源立上り時における電源電圧の低い領域では、図１４（ａ）に示すように、基準電圧Ｂが不安定状態にあるため、基準電圧判別回路７０は不安定信号を出力し、この不安定信号により出力ロー固定回路７１は電源検出回路３の出力を強制的にロー信号Ｌに固定する。よって、電源電圧が急峻に立ち上がっても、ロー信号Ｌは出力される。なお、電源電圧が緩やかに立ち上がる場合であっても、基準電圧Ｂの不安定状態に起因して出力電圧Ａが基準電圧Ｂを上回ることがあり、そのために、従来では電源電圧が第一の電圧以下であるにも拘わらず誤ってハイ信号を出力することになるが、本実施形態では、基準電圧Ｂが不安定領域にあるときには出力がロー信号Ｌに固定されるため、そのような事態は回避される。
【００６５】
やがて、基準電圧Ｂが安定状態に入ると、基準電圧判別回路７０は安定信号を出力し、この安定信号により出力ロー固定回路７１は、比較回路３２の比較結果をそのまま電源検出回路３の出力信号として出力する。その際に、電源分割回路３０の出力電圧Ａが未だ基準電圧Ｂよりも低い領域では、比較回路３２の結果から電源検出回路３の出力はロー信号Ｌになる。そして、電源分割回路３０の出力電圧Ａが基準電圧Ｂよりも高い領域では、比較回路３２の結果から電源検出回路３の出力はハイ信号Ｈになる。
【００６６】
一方、電源電圧が急峻に立ち上がる場合には、出力電圧Ａが基準電圧Ｂを上回っていて両波形間に交点が形成されないことから、比較回路３２での比較結果により、図１４（ｂ）に示すように、従来では常にハイ信号となる。これに対し、本実施形態では、電源立上り時の基準電圧Ｂの不安定領域では出力信号は強制的にロー信号Ｌとなり、よって、確実にロー信号Ｌを出力することが可能である。
【００６７】
また、電源立下り時には、基準電圧Ｂは既に安定状態にあるため、比較回路３２の結果が電源検出回路３の結果となり、よって、出力ロー固定回路７１の存在しない場合と同程度の高速な反応が維持される。
【００６８】
したがって、本実施形態によれば、電源電圧が小さいときには必ず基準電圧Ｂの不安定領域が存在することを利用し、基準電圧Ｂが不安定領域にあるときには出力をロー信号Ｌに固定化する一方、基準電圧Ｂが安定領域にあるときには、比較回路３２の出力をそのまま電源検出回路３の出力にするようにしたので、急峻な電源立上り時でも、確実なロー信号Ｌの出力を可能にするとともに、電源立下り時の高速な反応を維持することができる。
【００６９】
さらに、本実施形態によれば、緩やかな電源立上り時であっても、基準電圧Ｂの不安定状態により出力電圧Ａが基準電圧Ｂを上回ることに起因して誤ってハイ信号が出力されるという事態を回避することもできる。
【００７０】
（実施形態７）
図１５は、本発明の実施形態７に係る電源検出回路の全体構成を示しており、実施形態６の場合と同じ部分には同じ符号を付して示している。本実施形態は、請求項１１に対応していて、実施形態６の場合とは別の態様を示すものである。
【００７１】
本実施形態では、出力固定化手段として、実施形態６の出力ロー固定回路７１に代えて、比較回路３２と該比較回路３２の電源端子１４との間にスイッチ７２を設け、このスイッチ７２を基準電圧判別回路７０の判別結果によりＯＮ／ＯＦＦするようにしている。具体的には、スイッチ７２は、基準電圧判別回路７０の不安定信号によりＯＦＦになり、一方、基準電圧判別回路７０の安定信号によりＯＮになるようになっている。
【００７２】
以上のように構成された電源検出回路３の動作を説明すると、基準電圧Ｂが不安定領域にあるときには、スイッチ７２がＯＦＦであるために、比較回路３２が非作動状態になってその出力がプルダウンし、このことで、電源検出回路３の出力はロー信号Ｌに固定化される。一方、基準電圧Ｂが安定領域にあるときには、スイッチ７２がＯＮであるために、比較回路３２は出力電圧Ａと基準電圧Ｂとを互いに比較してその結果を出力するように動作する。
【００７３】
したがって、本実施形態によっても、実施形態６の場合と同様の効果を奏することができる。
【００７４】
（実施形態８）
図１６は、本発明の実施形態８に係る電源検出回路３の全体構成を示しており実施形態６の場合と同じ部分には同じ符号を付して示している。本実施形態は、実施形態６及び７の場合とは別の態様を示すものであって、請求項１２に対応している。
【００７５】
本実施形態では、出力固定化手段として、実施形態６の出力ロー固定回路７１の代りに、スイッチ７３を電源分割回路３０の出力端子とグランド側との間に配置されるように設け、このスイッチ７３を基準電圧判別回路７０の判別結果によりＯＮ／ＯＦＦするようにしている。具体的には、スイッチ７３は、基準電圧判別回路７０の不安定信号によりＯＮになり、一方、基準電圧判別回路７０の安定信号によりＯＦＦになるようになされている。
【００７６】
以上のように構成された電源検出回路３の動作を、図１７に基づいて説明すると、基準電圧Ｂが不安定領域にあるときには、スイッチ７３がＯＮであるために電源分割回路３０の出力端子がグランドに接続される。これにより、電源分割回路３０の出力電圧Ａの立上りが、図１７（ａ）に示すように緩やかであっても、また、図１７（ｂ）に示すように急峻であっても、基準電圧不安定領域においては、出力電圧Ａはグランド電位に抑えられ、よって、電源検出回路３の出力信号はロー信号Ｌに固定されることになる。一方、基準電圧Ｂが安定領域にあるときには、スイッチ７３がＯＦＦであるために、出力電圧Ａは従来の場合と同様に電源電圧に比例して変化する。よって、電源検出回路３は、通常動作により、比較回路３２における出力電圧Ａと基準電圧Ｂとの比較結果に応じた信号を出力するようになる。
【００７７】
したがって、本実施形態によっても、実施形態６の場合と同様の効果を奏することができる。
【００７８】
（実施形態９）
図１８は、本発明の実施形態９に係る電源検出回路３の全体構成を示しており実施形態６の場合と同じ部分には同じ符号を付して示している。本実施形態は、施形態６〜８の場合とは別の態様を示すものであって、請求項１３に対応している。
【００７９】
本実施形態では、出力固定化手段として、実施形態６の出力ロー固定回路７１の代りに、電源端子１０と電源分割回路３０との間にスイッチ７４を介設し、このスイッチ７４を基準電圧判別回路７０の判別結果によりＯＮ／ＯＦＦするようにしている。
【００８０】
具体的には、スイッチ７４は、基準電圧判別回路７０の不安定信号によりＯＦＦになり、このことで電源分割回路３０の出力電圧Ａがグランド端子１１を介してプルダウンされるため、電源検出回路３の出力はロー信号Ｌに固定され、一方、基準電圧判別回路７０の安定信号によりＯＮになり、よって、電源検出回路３は通常動作を行う。
【００８１】
したがって、本実施形態によっても、実施形態６の場合と同じ効果を奏することができる。
【００８２】
【発明の効果】
以上説明したように、請求項１及び２の発明によれば、電源電圧を線形分割する電源分割回路の出力電圧と基準電圧回路の基準電圧とを比較回路で比較することにより電源を検出して信号を出力するようにした電源検出回路において、電源立上り時に電源電圧が第二の電圧に達するまでの間、電源分割回路から比較回路に入力される信号を無効化するようにしたため、従来の場合のようなシステムコストの上昇や実装面積の増大を招く外付け部品を用いることなく、急峻な電源立上り時に確実に未検出信号を出力することができる。
【００８３】
請求項３〜７の発明によれば、電源立上り時に電源電圧が第二の電圧に達するまでの間、電源分割回路から比較回路に入力される信号を遅延させるようにしたため、これらの発明によっても、請求項１及び２の発明の場合と同じ効果を奏することができる。
【００８４】
請求項５〜９の発明によれば、電源立上り時に電源電圧が第二の電圧に達するまでの間、電源分割回路の動作速度を抑えて出力電圧の立上りを遅くするようにしたため、これらの発明によっても、請求項１及び２の場合と同じ効果を奏することができる。
【００８５】
請求項１０〜１３の発明によれば、電源立上り時における基準電圧の不安定状態を利用し、基準電圧が不安定状態にあるときの電源検出回路自体の出力信号を固定化するようにしたため、これらの発明によっても、請求項１及び２の発明の場合と同じ効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る電源検出回路の全体構成を示す回路図である。
【図２】電源検出回路を内蔵した半導体集積回路の構成を示す回路図である。
【図３】基準電圧回路の構成例を示す回路図である。
【図４】（ａ）立上り変化のゆるい電源電圧及び（ｂ）急峻な立上り電源電圧に対する電源分割回路の出力電圧，基準電圧回路の基準電圧，及び比較回路の入力電圧の各変化を併せて示す特性図である。
【図５】本発明の実施形態２に係る電源検出回路の全体構成を示す回路図である。
【図６】本発明の実施形態３に係る電源検出回路の全体構成を示す回路図である。
【図７】図４相当図である。
【図８】本発明の実施形態４に係る電源検出回路の全体構成を示す回路図である。
【図９】簡易電源検出回路の構成例を示す回路図である。
【図１０】本発明の実施形態５に係る電源検出回路の全体構成を示す回路図である。
【図１１】（ａ）緩やかな立上り電源電圧及び（ｂ）急峻な立上り電源電圧に対する出力電圧及び基準電圧の各変化を併せて示す電圧特性図である。
【図１２】本発明の実施形態６に係る電源検出回路の全体構成を示す回路図である。
【図１３】基準電圧回路及び基準電圧判別回路の構成例を示す回路図である。
【図１４】図１１相当図である。
【図１５】本発明の実施形態７に係る電源検出回路の全体構成を示す回路図である。
【図１６】本発明の実施形態８に係る電源検出回路の全体構成を示す回路図である。
【図１７】図１１相当図である。
【図１８】本発明の実施形態９に係る電源検出回路の全体構成を示す回路図である。
【図１９】外付け部品である抵抗器及びコンデンサを備えた従来の電源検出回路を内蔵する半導体集積回路の構成を示す回路図である。
【図２０】外付け部品である大容量のコンデンサを備えた従来の電源検出回路を内蔵する半導体集積回路の構成を示す回路図である。
【図２１】従来の電源検出回路の全体構成を示す図１相当図である。
【図２２】図４及び図１１相当図である。
【符号の説明】
３  電源検出回路
１０  電源端子（第一の電源用の端子）
１１  グランド端子（第二の電源用の端子）
１２  出力端子
１４  （比較回路用の）電源端子
３０  電源分割回路
３１  基準電圧回路
３２  比較回路
４０  信号無効化回路（信号無効化手段）
４１  ＰＭＯＳトランジスタ（信号無効化手段）
５０  信号遅延回路（信号遅延手段）
５１  遅延無効化回路（遅延無効化手段）
６０  コンデンサ（電圧変化抑制手段）
６１  スイッチ（抑制無効化手段）
６２  ＰＭＯＳスイッチ（抑制無効化手段）
７１  出力ロー固定回路（出力固定化手段）
７２  スイッチ（出力固定化手段）
７３  スイッチ（出力固定化手段）
７４  スイッチ（出力固定化手段）
Ｖ０    第一の電圧（所定電圧）
Ｖtp  閾値電圧
Ａ  （電源分割回路の）出力電圧
Ｂ  （基準電圧回路の）基準電圧
Ｃ  （比較回路における電源分割回路からの）入力電圧
Ｌ  ロー信号（未検出信号）
Ｈ  ハイ信号（検出信号）
【図１】
0003606814.tif 000002
【図２】
0003606814.tif 000003
【図３】
0003606814.tif 000004
【図４】
0003606814.tif 000005
【図５】
0003606814.tif 000006
【図６】
0003606814.tif 000007
【図７】
0003606814.tif 000008
【図８】
0003606814.tif 000009
【図９】
0003606814.tif 000010
【図１０】
0003606814.tif 000011
【図１１】
0003606814.tif 000012
【図１２】
0003606814.tif 000013
【図１３】
0003606814.tif 000014
【図１４】
0003606814.tif 000015
【図１５】
0003606814.tif 000016
【図１６】
0003606814.tif 000017
【図１７】
0003606814.tif 000018
【図１８】
0003606814.tif 000019
【図１９】
0003606814.tif 000020
【図２０】
0003606814.tif 000021
【図２１】
0003606814.tif 000022
【図２２】
0003606814.tif 000023