(57)【特許請求の範囲】
【請求項１】
第１の偏向周波数に関係づけられた周波数の第１のスイッチング信号の信号源と；
偏向巻線と第１のリトレースキャパシタンスとを含むリトレース共振回路と；
入力供給電圧源と；
上記入力供給電圧源に結合されていて、フライバックパルス電圧が生成される供給インダクタンスと；
上記第１のスイッチング信号に応答し、上記リトレース共振回路に結合されていて、上記偏向巻線に偏向電流を生成し、また、或る与えられた偏向サイクルのリトレース期間中に上記リトレース共振回路に第１のリトレースパルス電圧を生成させる第１のスイッチング手段と；
変調信号の信号源と；
上記供給インダクタンスと上記リトレース共振回路とに結合されていて、上記変調信号と上記第１のリトレースパルス電圧とに応答して、上記リトレース共振回路のエネルギ損失分を補充すべく上記供給インダクタンスを上記リトレース共振回路に結合する第２のスイッチング手段とを備え、
上記第２のスイッチング手段は、上記変調信号と上記第１のリトレースパルス電圧に従って決まる上記第１のリトレースパルス電圧の制御可能な第１の部分の期間中、上記リトレース共振回路から上記供給インダクタンスを分離するよう動作し、上記第１のリトレースパルス電圧は、上記供給インダクタンスをバイパスする信号路を介して上記第２のスイッチング手段の制御端子に供給されるものである、
テレビジョン偏向装置。
【請求項２】
第１の偏向周波数に関係づけられた周波数の第１のスイッチング信号の信号源と；
偏向巻線と第１のリトレースキャパシタンスとを含むリトレース共振回路と；
入力供給電圧源と；
上記入力供給電圧源に結合された変成器巻線を有し、リトレース期間中、アルタ端子に結合されるフライバックパルス電圧が生成され、トレース期間中に上記変成器巻線にビーム電流を表す電流が生成されるフライバック変成器と；
上記リトレース共振回路に結合されていて、上記第１のスイッチング信号に応答して、上記偏向巻線に偏向電流を生成させる第１のスイッチング手段であって、この第１のスイッチング手段が非導通状態のときに或る与えられた偏向サイクルの上記リトレース期間中に上記リトレース共振回路にリトレースパルス電圧を生成させる第１のスイッチング手段と；
上記変成器巻線と上記リトレース共振回路とに結合された第２のスイッチング手段であって、上記変成器巻線をバイパスする信号路を介して上記第２のスイッチング手段の制御端子に結合されるスイッチング制御信号に応答して、上記リトレースパルス電圧の制御可能な第１の部分の期間中に上記リトレース共振回路から上記変成器巻線を分離する第２のスイッチング手段と；
上記トレース期間中に上記変成器巻線に生成される上記電流に応答して、上記リトレース期間中に変化する上記スイッチング制御信号を生成して、上記トレース期間中の上記変成器巻線における上記電流に従って上記偏向電流の振幅を変化させる生成手段と；
を備えるテレビジョン偏向装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、ビデオ表示装置の偏向回路に関するものである。
【０００２】
【発明の背景】
通常、水平偏向回路は、正確なラスタ表示を行うように画像情報を含むビデオ信号に対し位相を正確に調整する、即ち、ビデオ信号に同期させる必要がある。一般には、そのような同期化のために、偏向回路のフライバック変成器で生成されるリトレースパルスが、位相制御ループに帰還パルスを供給するために使用される。しかし、アルタ供給電源がフライバック変成器により付勢された時、ビーム電流の変化によって、変成器で生成されるリトレースパルスの形状及び幅が変化する。水平偏向巻線中の水平偏向電流の位相は、フライバック変成器で生成されるフライバックパルスの位相に対してオフセット即ち位相シフトされてしまう。その結果、同期が不正確なものとなって、そのために、ビーム電流に依存する水平画像シフトや水平方向のラスタの湾曲が生じることがある。更に、スイッチング用にフライバックパルスを使用する切換型左右ピンクッション形ラスタ歪み補正回路を利用する場合にも、好ましくないラスタの歪みが生じることがある。
【０００３】
ビデオ信号に対する偏向回路の位相調整と、左右ピンクッション形ラスタ歪み補正回路の制御のために、変成器で生成されるリトレースパルスの代わりに、水平偏向巻線で生成されるリトレースパルスを使用することが望ましい。このためには、リトレース期間中、水平偏向巻線の一端の端子を共通の導体或いは接地電位に接続することが望ましい。
【０００４】
この出願の発明者に付与された米国特許第５１１５１７１号に開示されている水平偏向回路では、水平偏向巻線の一方の末端の端子が接地電位に結合されている。フライバック変成器と偏向巻線を含むリトレース共振回路との間は疎結合されている。偏向巻線の一方の端子を接地したことにより、ビデオ信号に対して水平偏向巻線のリトレースパルスをより正確に位相調整することが出来る。疎結合により、ビーム電流に左右される水平偏向電流の位相の変調が減少し、また、所謂「鼠の歯（ｍｏｕｓｅｔｅｅｔｈ）」型のラスタ歪みの発生も減少する。上記米国特許の発明では、フライバック変成器に、左右ラスタ歪み補正回路を制御するフライバックパルスを生成するための第３の巻線が設けられている。
【０００５】
標準のフライバック変成器を利用できるように、このような第３の巻線を含まないフライバック変成器を使用することが望ましい。また、回路がビーム電流の負荷変化にあまり影響されないようにするために、フライバック変成器のパルスではなく偏向巻線で生成されるリトレース電圧を使用して左右ラスタ歪み補正回路を制御することが望ましい。更に、フライバック変成器のビーム電流の負荷に応じて偏向電流の振幅を変化させるブリージング補償を行って一定の画像幅を維持するようにすることが望ましい。
【０００６】
【発明の概要】
この発明の一態様を実施したテレビジョン偏向装置は、第１の偏向周波数に関係づけた周波数を有する第１のスイッチング信号の信号源を含んでいる。リトレース共振回路には偏向巻線と第１のリトレースキャパシタンスが含まれている。入力供給電圧源が電力供給インダクタンスに結合されている。フライバックパルス電圧がこの供給インダクタンスに生成される。第１のスイッチング構成が第１のスイッチング信号に応答し、かつ、リトレース共振回路に結合されていて、ある与えられた偏向サイクルのリトレース期間中に、偏向巻線に偏向電流を生成し、また、リトレース共振回路に第１のリトレースパルス電圧を生成する。第２のスイッチング構成が変調信号と第１のリトレースパルス電圧に応答する。この構成は、供給インダクタンスとリトレース共振回路とに結合されており、供給インダクタンスをリトレース共振回路に結合してリトレース共振回路のエネルギ損失分を補充する。第２のスイッチング構成は、上記リトレースパルス電圧の、変調信号と第１のリトレースパルス電圧に従って決まる制御可能な第１の部分の期間中、供給インダクタンスをリトレース共振回路から切り離す（decouple）。第１のリトレースパルス電圧は、供給インダクタンスをバイパスする信号路を介して第２のスイッチング構成の制御端子に結合されている。
【０００７】
【詳細な説明】
図１の水平偏向回路２５０は、例えばＶＩＤＥＯＣＯＬＯＲ  Ａ５９ＥＣＹ１３Ｘ３１型のカラー陰極線管（ＣＲＴ）において、水平偏向を行うものである。回路２５０は、ＰＡＬ方式では約１５６２５ＫＨｚである水平周波数ｆＨ  で動作するスイッチングトランジスタＱ２と、逆並列接続ダンパダイオードＤＱ２とを含んでいる。リトレースキャパシタＣ２がトランジスタＱ２及びダイオードＤＱ２に並列に結合されている。偏向巻線ＬＨ  が、Ｓ字修正キャパシタンス即ちトレースキャパシタンスＣＳ  及び直線性インダクタンスＬＬＩＮ  に直列に結合されて、水平リトレース期間中にリトレース共振回路１００を形成するように、トランジスタＱ２、ダイオードＤＱ２、及びリトレースキャパシタＣ２の各々に並列に結合された回路分岐を形成する。
【０００８】
水平発振器及び位相検波器を含む位相制御段１０１（図１に簡略図示）が、水平同期信号ＨＳ  に応答する。信号ＨＳ  は、例えばテレビジョン受像機のビデオ検波器（図示せず）から取り出され、共通導体電位又は接地電位を基準とした信号である。キャパシタＣ２のリトレース電圧Ｖ４は、容量性分圧器を形成するキャパシタＣ７とキャパシタＣ４及びＣ３とを介して結合され、共通導体或いはアースを基準とするサンプルの低振幅のリトレース電圧Ｖ４ａが生成される。電圧Ｖ４ａは段１０１の第２の入力１０１ａに供給されて、同期信号ＨＳ  にリトレースパルス電圧Ｖ４を同期させる。段１０１は、従来の駆動段（図示せず）を介してスイッチング電圧Ｖ１をトランジスタＱ２のベース−エミッタ接合に供給し、水平周波数ｆＨ  のベース駆動電流を生成する。電圧Ｖ１もまた、共通導体の電位又は接地電位を基準としている。
【０００９】
ラスタ歪み補正回路２００は、リトレース期間中にフライバック回路２５１のＭＯＳスイッチングトランジスタＱ１のスイッチングのタイミングを制御する左右ラスタ制御回路３００を含んでいる。回路２５１のフライバック変成器Ｔの一次巻線Ｗ１は、Ｂ＋電圧源とスイッチングトランジスタＱ１のドレン電極との間に結合されている。フライバックキャパシタＣ１が、トランジスタＱ１と巻線Ｗ１との間の結合端子Ｗ１ａに結合され、巻線Ｗ１と共に回路２５１のフライバック共振回路９９を形成する。トランジスタＱ１のソース電極は、電流サンプリング抵抗Ｒ１と電流サンプリング抵抗Ｒ２との直列構成を介して回路２５０のトランジスタＱ２のコレクタに結合されている。
【００１０】
共振回路９９及び１００は、リトレース期間の制御可能な長さの部分にトランジスタＱ１によって並列結合され、偏向回路２５０にエネルギが供給される。共振回路９９及び１００は４４ＫＨｚの同じ共振周波数を有している。従って、共振回路９９及び１００が並列に結合されている時には、回路１００の共振周波数は変化しない。キャパシタＣ５は、トランジスタＱ１が非導通状態の時に共振回路９９と１００とを疎結合する。
【００１１】
図２ａ〜図２ｇは、図１の回路の動作を説明するのに有用な波形を示している。図１及び図２ａ〜図２ｇの同様の記号及び参照数字は同様の素子又は機能を表す。図１のトランジスタＱ１及びＱ２は、図２ａ及び図２ｄにおいてそれぞれ駆動電圧Ｖ１及びＶ３を示す波形によって示されているように、トレース期間ｔ４〜ｔ１’中は導通状態である。図２ｃの電流ｉ１の上りランプ（ｕｐｒａｍｐｉｎｇ）トレース部分が、図１の直列結合されたトランジスタＱ１及びＱ２を通ってアースに流れる。図２ｇの偏向電流ｉ３は図１のトランジスタＱ２を通ってアースに流れる。電流ｉ１及びｉ３の負の部分は、集積ダイオードＤＱ２とトランジスタＱ１の集積ダイオード（図示せず）を流れる。
【００１２】
偏向トランジスタＱ２は図２ａの時間ｔ１でターンオフされ、リトレース期間ｔ１〜ｔ４が始まる。その後、図１の電流ｉ３がキャパシタＣ２を流れ、図２ｆに示すリトレース電圧Ｖ４が生成される。キャパシタＣ２の電圧Ｖ４は図１のキャパシタＣ７と抵抗Ｒ１１とを介して左右制御回路３００に結合されている。図１の左右制御回路３００は、トランジスタＱ１のゲートに駆動電圧Ｖ３を生成させて、後述するように、図２ｄのリトレース期間の一部分の期間ｔ２〜ｔ３中の制御可能な時点でトランジスタＱ１をターンオフする。トランジスタＱ１のドレンに生成される図２ｂに示す波形を有するフライバック電圧Ｖ２の振幅は、図１の供給電圧Ｂ＋により調整即ち安定化され、リトレース期間中のトランジスタＱ１の導通状態の変化に左右されないようにされる。図２ｅの時間ｔ１から図１のトランジスタＱ１がターンオフされるまで、トランジスタＱ１を流れる電流ｉ２が共振回路１００のエネルギ損失分を補充している。
【００１３】
巻線Ｗ１のフライバック電流ｉ１は分割されて、第１の部分、即ち、小さな振幅を有し、図１のトランジスタＱ１を通って共振回路１００に流れる図２ｅに示す電流ｉ２を生じる。電流ｉ１の残りの部分は、キャパシタＣ１及びＣ５を流れる。電流ｉ２が流れる時間は、リトレース電圧Ｖ４の放物線形状の包絡線と偏向電流ｉ３とが垂直周波数で振幅変調されるように、トランジスタＱ１の動作により変化する。この振幅変調は、図２ｆ及び図２ｇの波形の向かって右側に示すように、左右ラスタ歪みの補正に必要である。
【００１４】
ラスタの上端部から中央の方向に向けて、図１のトランジスタＱ１のターンオフの時点が、垂直パラボラ電流ｉＤ６によって、図２ｄに示すように時間ｔ２からｔ３へ次第に遅延される。垂直パラボラ電流ｉＤ６の位相は、図３の垂直偏向回路で決められる。これにより、図１の電流ｉ２が偏向回路２５０を流れる期間が次第に増加し、図２ｆと図２ｇにそれぞれ示すリトレース電圧Ｖ４及び偏向電流ｉ３の振幅を次第に増加させる。ラスタの中央から下端部に向けて、トランジスタＱ１のターンオフの時点は、図２ｄの時間ｔ３からｔ２に向けて次第に早められる。その結果、図２ｅの電流ｉ２が図１の偏向回路２５０を流れる期間が次第に短くなるため、電圧Ｖ４及び電流ｉ３の振幅が減少する。このようにして、ビーム位置即ち、左右方向のピンクッション歪みエラーが補正される。
【００１５】
駆動トランジスタＱ３を含む制御回路３００は、ダイオードＤ６を介して供給される左右変調垂直パラボラ電流ｉＤ６に応答する。抵抗Ｒ８、Ｒ１１を含む直流帰還路、抵抗Ｒ１２、及びキャパシタＣ８によってリトレース電圧Ｖ４の平均即ち直流値をＢ＋電圧と比較する。キャパシタＣ３、Ｃ４、Ｃ７、及びＣ８によって形成される容量性分圧器を含む交流帰還路によって高周波数ループ利得が低減され、ラスタの上部におけるリンギングが防止される。左右制御回路３００は更に、ペデスタル発生器トランジスタＱ５と駆動トランジスタＱ３を制御する比較器トランジスタＱ４とを含んでいる。
【００１６】
回路３００の基準電位ＲＥＦは、抵抗Ｒ１の、トランジスタＱ２のコレクタから遠い方の端子２５３に結合されている導体２５２に設定される。水平トレース期間中に、基準電位ＲＥＦは、抵抗Ｒ１での小さな電圧降下とトランジスタＱ２の飽和電圧との和を無視すれば、接地導体に生成される接地電位にほぼ同じになる。水平トレース期間中、一方の端子が回路３００の基準電位ＲＥＦにあるキャパシタＣ９が、抵抗Ｒ６、ダイオードＤ２、及びダイオードＤ３の直列構成を介してＢ＋電圧源から充電される。キャパシタＣ９の電圧は、キャパシタＣ９の両端間に結合されたツェナーダイオードＤ５の動作によって１８ボルトに制限される。ダイオードＤ３内を流れるキャパシタＣ９の充電電流は、ダイオードＤ３の順方向電圧がトランジスタＱ５のベース−エミッタ接合を逆バイアスするため、トランジスタＱ５を非導通状態に維持する。そのため、トランジスタＱ５からトランジスタＱ４にエミッタ電流が流れない。従って、トランジスタＱ４も非導通状態となる。トランジスタＱ４のコレクタ電流により駆動されるベースを有するトランジスタＱ３も非導通状態となる。トランジスタＱ３が非導通状態であるため、抵抗Ｒ５を介して供給されるトランジスタＱ３のコレクタ電圧はキャパシタＣ９の電圧にほぼ等しくなる。トランジスタＱ３のコレクタ電圧は抵抗Ｒ４を介してトランジスタＱ１のゲートに結合され、このコレクタ電圧によって水平トレースの全期間中トランジスタＱ１が導通状態とされる。
【００１７】
トレース期間中、Ｂ＋供給電圧により、キャパシタＣ８に結合されている抵抗Ｒ１２に電流が生成される。キャパシタＣ８はトランジスタＱ４のベースと導体２５２の基準電位ＲＥＦとの間に結合されている。抵抗Ｒ１２を流れる電流も抵抗Ｒ１と導通状態のトランジスタＱ２を介して流れる。抵抗Ｒ１２に電流が流れることによって、基準電位ＲＥＦに対してトランジスタＱ４の上りランプのベース電圧がキャパシタＣ８に生成される。キャパシタＣ３、Ｃ４、及びＣ７により形成される容量性分圧器のキャパシタＣ７の両端間に生成される正のトレース電圧が、抵抗Ｒ１１とキャパシタＣ８とを介して結合され、トランジスタＱ４の上りランプベース電圧を増強する。リトレース期間中、電流は抵抗Ｒ１１及びＲ１２を逆方向に流れ、キャパシタＣ８の両端間とトランジスタＱ４のベースに下りランプ（ｄｏｗｎ−ｒａｍｐｉｎｇ）電圧を生成する。その結果、図１に示すように、トランジスタＱ４のベースに水平周波数の鋸歯状波電圧が生成される。
【００１８】
リトレース期間中、リトレース電圧Ｖ４はダイオードＤ２を逆バイアスする。キャパシタＣ９の電圧ＶＣ９により生成される電流が、トランジスタＱ５のベースに結合されている抵抗Ｒ９を流れ、また、リトレース期間中、ダイオードＤ３を逆バイアスする。トランジスタＱ５はターンオンされ、導体２５２を基準としたペデスタル電圧ＶＰがツェナーダイオードＤ４の両端間に生成される。ペデスタル電圧ＶＰは比較器トランジスタＱ４のエミッタにも生成され、比較器トランジスタＱ４の閾値電圧を設定する。リトレースの開始点では、トランジスタＱ４のベース電圧は電圧ＶＰよりも大きい。そのため、トランジスタＱ４は非導通状態で、トランジスタＱ１は導通状態である。
【００１９】
水平リトレース期間の制御可能な時点において、閾値電圧即ちペデスタル電圧ＶＰに対してトランジスタＱ４の下りランプベース電圧が交差（クロスオーバ）する。トランジスタＱ４のエミッタ−ベース電圧は説明のためには無視することができる。交差が生じた時、トランジスタＱ４はターンオンされ、これによってトランジスタＱ３はターンオンされ、トランジスタＱ１はターンオフされる。抵抗Ｒ５と導通状態のトランジスタＱ３とを流れる電流がトランジスタＱ５のベース電流を更に増大させて、トランジスタＱ１のゲートの電圧Ｖ３の前縁を早める利点がある。従って、電圧Ｖ３の前縁は電流ｉＤ６に従って時間シフトされる。電流ｉＤ６は、トレース期間中、ダイオードＤ６を介してキャパシタＣ８に供給される。リトレース期間の終わりに、ダイオードＤ２及びＤ３は再び順バイアスされ、トランジスタＱ５、Ｑ４、及びＱ３は、トレース期間中、トランジスタＱ１を導通状態に維持するようにトランジスタＱ４のベース電圧には関係なく、ターンオフされる。電流ｉＤ６が流れないと、トランジスタＱ４のベースにおける電圧はトランジスタＱ４のエミッタ電圧より低くなる。
【００２０】
仮定として、リトレース電圧Ｖ４が正規の動作時のレベルよりも大きくなり、フライバック電圧Ｖ２に等しくなるとする。フライバック電圧Ｖ２の平均値は、この場合、Ｂ＋電圧に等しいため、電圧Ｖ４の平均値もＢ＋電圧と等しくなる。そのため、抵抗Ｒ１２を流れる平均電流が零になり、キャパシタＣ８の両端の直流電圧も零となり、また、トランジスタＱ４のベースのランプ電圧のレベルが導体２５２の基準電圧とほぼ等しくなる。その結果、トランジスタＱ１は時間ｔ１でターンオフされ、電圧Ｖ４が減少する。同様に、電圧Ｖ４の振幅が小さくなるため、トランジスタＱ４のベース電圧の正方向のシフトが起こる。この正方向のシフトはトランジスタＱ１のターンオフ時間を遅れさせ、それによって電圧Ｖ４の振幅を増大させる。従って、電圧Ｖ４を安定化させようとする負帰還が与えられる。
【００２１】
放物線形状の駆動電流ｉＤ６は、所要のラスタ補正と所要の画像幅とを得るために、トレース期間中にキャパシタＣ７及びＣ８を充電する。ダイオードＤ６はリトレース期間中はカットオフされる。駆動電流ｉＤ６はトランジスタＱ６のコレクタ電流から供給される。また、駆動電流ｉＤ６は、ダイオードＤ６の順方向電圧によっても、或いはトランジスタＱ２の飽和電圧によっても、或いは電流サンプリング抵抗Ｒ１の両端間の電圧降下によっても影響を受けない。この駆動電流は、最大画像幅が得られるように抵抗Ｒ８を通る放電電流よりも大きい。抵抗Ｒ１２を介した帰還路は左右ラスタ補正回路を安定化する。キャパシタＣ３、Ｃ４及びＣ７により形成される容量性分圧器と抵抗Ｒ１１とを介した交流帰還によって、リンギングが防止される。
【００２２】
この発明の一態様によれば、リトレース期間中の信号遷移が、変成器Ｔをバイパスする信号路を介してリトレース共振回路１００に生成されるリトレースパルス電圧Ｖ４から制御回路３００に供給される。電圧Ｖ４の前縁は時間シフト即ち遅延されてトランジスタＱ３のベース電圧の前縁を生成する。この遅延はキャパシタＣ８を介して得られ、電流ｉＤ６に従って変化させることができる。
【００２３】
回路１００には、リトレース期間中、ビーム電流に左右される負荷がかからない利点がある。これは、トランジスタＱ１によって、リトレース期間の一部分で共振回路１００がフライバック変成器Ｔから絶縁されるからである。変成器Ｔの電流ｉ１はリトレース共振回路１００のエネルギ損失を補充するが、ビーム電流負荷は回路１００には負荷としてかからない。従って、変成器Ｔがバイパスされるため、ビーム電流負荷の変化により生じるリトレース電圧Ｖ４の振幅と位相の急速な変化が防止される。結果として、制御回路３００は、ビーム電流負荷の変化による偏向電流ｉ３の望ましくない高速の変化を生じさせることがない。
【００２４】
高電圧の変化により生じるラスタのブリージングは、抵抗Ｒ１ａ、抵抗Ｒ８、及び抵抗Ｒ１１と並列の抵抗Ｒ１により形成される帰還路を介して補償される。変成器Ｔの巻線Ｗ１の１次電流ｉ１が抵抗Ｒ１の両端間でサンプリングされ、サンプルされた電圧はポテンショメータ抵抗Ｒ１ａによって分圧される。その結果、ビーム電流の増大によって１次電流ｉ１が増加し、それにより抵抗Ｒ１の両端の負の平均電圧がより大きくなる。従って、抵抗Ｒ８を流れる平均放電電流が増加し、トランジスタＱ４のベース電圧を低下させ、それによって、画像の幅を減少させて高電圧即ちアルタ電圧の降下を補償する。サンプリング抵抗Ｒ１は偏向回路２５０の外に結合されていて、偏向の直線性を劣下させることはない。抵抗Ｒ１の値は高電圧源インピーダンスに適合するようにされている。補償の程度は、ポテンショメータ抵抗Ｒ１ａを調整することにより調整される。
【００２５】
抵抗Ｒ６を介してキャパシタＣ９が緩やかに充電され、従って、トランジスタＱ１のゲート電圧が緩やかに増大し、それによって流入電流が制御されることにより、ソフトな始動特性が得られる。トランジスタＱ１は、電流サンプリング抵抗Ｒ２と、抵抗Ｒ３及びダイオードＤ１とによって過電流から保護される。過剰な電流が流れる結果として抵抗Ｒ２の両端間の電圧がダイオードＤ１の順方向電圧とトランジスタＱ１のベース−エミッタ電圧の和よりも大きくなる時、トランジスタＱ１はターンオフされる。従って、トランジスタＱ１は、付加的な過電圧保護を必要としない耐アバランシェ型のＭＯＳＦＥＴトランジスタである。このように、トランジスタＱ１は起こりうる過電圧に対して自己防衛する。
【００２６】
ほとんど修正を行わずに、２ｆＨ  の水平周波数で動作させることも可能である。この場合、好ましくは、巻線Ｗ１の１次インダクタンスは約０．８ｍＨにする。制御回路においては、キャパシタＣ８、抵抗Ｒ６及び抵抗Ｒ５の値を、それぞれ、１００ｎＦ、１０ｋΩ及び２．２ｋΩとする。
【図面の簡単な説明】
【図１】この発明の一態様を実施した、ピンクッション歪み補正構成を含む偏向回路を示す図である。
【図２】図１の回路の動作を説明するための波形を示す図である。
【図３】図１の回路における左右ラスタ歪み補正を与える垂直周波数パラボラ電流を生成するための垂直偏向回路を示す図である。
【符号の説明】
ＬＨ      偏向巻線
Ｃ２    第１のリトレースキャパシタンス
Ｂ＋    入力供給電圧源
Ｗ１    供給インダクタンス
Ｑ２    第１のスイッチング手段
Ｑ１    第２のスイッチング手段
Ｒ１    スイッチング制御信号生成手段
１００  リトレース共振回路
Ｔ      フライバック変成器
【図１】
0003617669.tif 000002
【図２】
0003617669.tif 000003
【図３】
0003617669.tif 000004