(57)【特許請求の範囲】
【請求項１】
非同期通信に使用される固定長データを処理する固定長データ処理装置であって、
少なくとも該固定長データを受信して当該固定長データに対して所望のデータ処理を施すデータ処理部と、
該データ処理部で受信された該固定長データに基づいて該非同期通信の運用状態を監視するための監視処理を行なう運用状態監視処理部と、
該運用状態監視処理部での処理を統括管理する統括管理部とをそなえ、
該データ処理部が、
該固定長データが廃棄すべき固定長データであるか否かを識別する識別部をそなえるとともに、
該運用状態監視処理部が、
該識別部で廃棄すべき固定長データであると識別された廃棄対象のデータについての情報を収集・管理することにより該固定長データの廃棄状態を監視する廃棄状態監視部をそなえ、且つ、
該廃棄状態監視部が、
該廃棄対象のデータの内容についての廃棄内容情報を保持する廃棄内容保持部と、
該廃棄対象のデータの数についての廃棄数情報を保持する廃棄数保持部と、
該伝送経路識別情報に基づいて、該廃棄内容情報を該廃棄内容保持部に書き込むとともに該廃棄数情報を該廃棄数保持部に書き込む書き込み処理部と、
該廃棄内容保持部及び該廃棄数保持部に保持されている情報を読み出して該統括管理部へ通知する通知インタフェース部とをそなえていることを特徴とする、固定長データ処理装置。
【請求項２】
該データ処理部及び該運用状態監視処理部が、それぞれ、該固定長データの長さに同期した処理タイミングに従って上記の処理を行なうように構成されていることを特徴とする、請求項１記載の固定長データ処理装置。
【請求項３】
複数の固定長データがそれぞれ複数の伝送装置で扱われる場合に、
該データ処理部及び該運用状態監視処理部が、それぞれ、
該伝送装置についての識別情報に基づいて、上記の各処理を該伝送装置に共通で行なうように構成されていることを特徴とする、請求項１又は請求項２に記載の固定長データ処理装置。
【請求項４】
複数の固定長データにそれぞれ当該固定長データの伝送経路についての伝送経路識別情報が設定されている場合に、
該データ処理部及び該運用状態監視処理部が、それぞれ、該伝送経路識別情報に基づいて上記の処理を該伝送経路に共通で行なうように構成されていることを特徴とする、請求項１〜３のいずれか１項に記載の固定長データ処理装置。
【請求項５】
該廃棄内容保持部が、少なくとも２つの保持領域を有して構成されるとともに、
該書き込み処理部が、書き込み対象の保持領域を所定周期で切り替えて該廃棄内容情報を該保持領域のいずれかに交互に書き込むように構成され、且つ、
該通知インタフェース部が、該書き込み処理部による書き込み中の保持領域とは異なる領域から該廃棄内容情報を読み出すように構成されていることを特徴とする、請求項１記載の固定長データ処理装置。
【請求項６】
該書き込み処理部が、
該廃棄内容情報の該廃棄内容保持部への書き込み位置を指定するためのアドレス情報を発生するアドレス発生部をそなえるとともに、
該アドレス発生部が、
上記の各保持領域に固有の識別情報を含むアドレス情報を発生することにより、上記の書き込み対象の保持領域の切り替えを行なうように構成されていることを特徴とする、請求項５記載の固定長データ処理装置。
【請求項７】
該廃棄内容保持部が、少なくとも２系統の書き込み読み出し制御のためのポートを有するデュアルポートＲＡＭを用いて構成されていることを特徴とする、請求項５又は請求項６に記載の固定長データ処理装置。
【請求項８】
該デュアルポートＲＡＭにおける一方の系統のポートが読み出し専用ポートとして構成されるとともに、
該通知インタフェース部が、
該読み出し専用ポートを通じて該保持領域の該廃棄内容情報を読み出すように構成されていることを特徴とする、請求項７記載の固定長データ処理装置。
【請求項９】
該廃棄数保持部が、少なくとも２つのレジスタを用いて構成されるとともに、
該書き込み処理部が、書き込み対象のレジスタを所定周期で切り替えて該廃棄数情報を該レジスタのいずれかに交互に書き込むように構成され、且つ、
該通知インタフェース部が、該書き込み処理部による書き込み中のレジスタとは異なるレジスタから該廃棄数情報を読み出すように構成されていることを特徴とする、請求項１記載の固定長データ処理装置。
【請求項１０】
該書き込み処理部が、
該廃棄対象のデータの廃棄原因を当該廃棄原因に応じたコードにコード化する廃棄原因コード化部をそなえるとともに、該廃棄原因コード化部により得られた該コードを該廃棄内容情報の一部として該廃棄内容保持部に書き込むように構成され、且つ、
該通知インタフェース部が、
該廃棄内容保持部から該廃棄内容情報の一部として読み出した該コードを該統括管理部へ通知するように構成されていることを特徴とする、請求項１記載の固定長データ処理装置。
【請求項１１】
非同期通信に使用される固定長データを処理する固定長データ処理装置であって、
少なくとも該固定長データを受信して当該固定長データに対して所望のデータ処理を施すデータ処理部と、
該データ処理部で受信された該固定長データに基づいて該非同期通信の運用状態を監視するための監視処理を行なう運用状態監視処理部と、
該運用状態監視処理部での処理を統括管理する統括管理部とをそなえるとともに、
該運用状態監視処理部が、
該統括管理部の指示に応じて、他の固定長データ処理装置との間で定期的に監視データを遣り取りすることにより、上記の他の固定長データ処理装置との間の固定長データの流通状態を監視する流通状態監視部をそなえ、
該流通状態監視部が、
該統括管理部からの指示に応じて上記の監視処理の実施を制御するための制御データを生成する制御データ生成処理部と、
該制御データ生成処理部で生成された該制御データを上記の他の固定長データ処理装置へ送信する制御データ送信処理部と、
該制御データに対する応答として該監視処理の実施を許可する応答データを受信すると、上記の他の固定長データ処理装置宛の監視データを定期的に生成して送信する監視データ送信処理部と、
該監視データの送信に対して上記の他の固定長データ処理装置から返信される監視データに基づいて所定のカウント処理を行ない、該カウント処理によるカウント結果を該流通状態の監視結果として該統括管理部へ通知するカウント処理部とをそなえていることを特徴とする固定長データ処理装置。
【請求項１２】
該流通状態監視部が、
上記の他の固定長データ処理装置から上記の監視処理の実施を制御するための制御データを受信すると、当該制御データの内容を該統括管理部へ通知し、該通知に対する該統括管理部からの指示に応じた応答データを生成する制御データ受信処理部をそなえるとともに、
該制御データ送信処理部が、
該制御データ受信処理部で生成された該応答データを上記の他の固定長データ処理装置へ向けて送信しうるように構成されていることを特徴とする、請求項１１記載の固定長データ処理装置。
【請求項１３】
該流通状態監視部が、
上記の他の固定長データ処理装置から受信される該制御データが該統括管理部にて通知すべきデータであるか否かを、少なくとも自己の内部処理状態についての情報を含む判別データに基づいて判別する判別部をそなえるとともに、
該制御データ受信処理部が、
該判別部にて通知要且つ返信要と判別された制御データについてのみその内容を該統括管理部へ通知するように構成され、且つ、
該制御データ送信処理部が、
該判別部にて通知不要と判別された制御データについてはその内容に応じた返信データを生成して上記の他の固定長データ処理装置へ送信するように構成されていることを特徴とする、請求項１２記載の固定長データ処理装置。
【請求項１４】
該制御データ生成処理部が、
該制御データに対する応答として該監視処理の実施を許可する応答データが所定時間内に受信されるか否かを監視する第１タイマカウント部をそなえ、
該第１タイマカウント部にて該応答データが所定時間内に受信されなかったと判定されると、該制御データの再生成処理を行なうように構成されていることを特徴とする、請求項１１〜１３のいずれか１項に記載の固定長データ処理装置。
【請求項１５】
該第１タイマカウント部が、所定周期でタイマカウント値が書き込み／読み出しされる第１タイマ用ＲＡＭを用いて構成されていることを特徴とする、請求項１４記載の固定長データ処理装置。
【請求項１６】
該判別部が、該判別データを保持する判別データ保持用ＲＡＭをそなえていることを特徴とする、請求項１３記載の固定長データ処理装置。
【請求項１７】
該判別部が、該判別データ保持用ＲＡＭを複数そなえ、複数の制御データに対する判別処理をパラレルに行なうように構成されていることを特徴とする、請求項１６記載の固定長データ処理装置。
【請求項１８】
該判別部が、上記の判別処理に使用されない設定データを保持する設定データ保持部をそなえていることを特徴とする、請求項１６又は請求項１７に記載の固定長データ処理装置。
【請求項１９】
該判別部が、該内部処理状態についての情報をコード化して該判別データ保持用ＲＡＭに保持するように構成されていることを特徴とする、請求項１６〜１８のいずれか１項に記載の固定長データ処理装置。
【請求項２０】
該判別部が、上記の監視処理が実施中である否かを表すコードを含むように該内部処理状態についての情報をコード化するように構成されていることを特徴とする、請求項１９記載の固定長データ処理装置。
【請求項２１】
該制御データ送信処理部が、該判別部における該内部処理状態についての情報に基づいて該制御データの生成を行なうように構成されていることを特徴とする、請求項１３記載の固定長データ処理装置。
【請求項２２】
該制御データ受信処理部が、
該統括管理部からの指示内容を保持する指示内容保持部と、
該統括管理部へ通知すべき内容を保持する通知内容保持部とをそなえ、
該指示内容保持部及び該通知内容保持部が、それぞれ、ＲＡＭを用いて構成されていることを特徴とする、請求項１２記載の固定長データ処理装置。
【請求項２３】
該指示内容保持部の該ＲＡＭが、
該統括管理部からの新規の指示の有無を該指示内容の一部を用いて表示した情報を保持しうるように構成されていることを特徴とする、請求項２２記載の固定長データ処理装置。
【請求項２４】
該通知内容保持部の該ＲＡＭが、
該統括管理部への新規の通知内容の有無を表すコードを保持しうるように構成されていることを特徴とする、請求項２２記載の固定長データ処理装置。
【請求項２５】
該制御データ受信処理部が、
該指示内容保持部に保持された全指示内容を１度だけ検索することにより、上記の他の固定長データ処理装置へ送信すべき応答データを生成するように構成されていることを特徴とする、請求項２２記載の固定長データ処理装置。
【請求項２６】
該制御データ受信処理部が、
該通知に対する該統括管理部からの指示が所定時間内に受信されるか否かを監視する第２タイマカウント部をそなえ、
該第２タイマカウント部にて該指示が所定時間内に受信されなかったと判定されると、上記の監視処理の実施を拒否する応答データを生成するように構成されていることを特徴とする、請求項１２記載の固定長データ処理装置。
【請求項２７】
該第２タイマカウント部が、所定周期でタイマカウント値が書き込み／読み出しされる第２タイマ用ＲＡＭを用いて構成されていることを特徴とする、請求項２６記載の固定長データ処理装置。
【請求項２８】
該制御データ送信処理部が、該返信データを一時的に保持するＦＩＦＯメモリをそなえていることを特徴とする、請求項１３記載の固定長データ処理装置。
【請求項２９】
該ＦＩＦＯメモリが、ＲＡＭを用いて構成されていることを特徴とする、請求項２８記載の固定長データ処理装置。
【請求項３０】
該制御データ送信処理部が、該制御データ，該応答データ及び該返信データの重複生成時に各データの送信順を調停制御する調停制御部をそなえていることを特徴とする、請求項１２記載の固定長データ処理装置。
【請求項３１】
該調停制御部が、該制御データ，該応答データ及び該返信データの送信処理を所定の優先順位に従って行なうように構成されていることを特徴とする、請求項３０記載の固定長データ処理装置。
【請求項３２】
該制御データの優先順位よりも該応答データの優先順位の方が高く
、且つ、該応答データの優先順位よりも該返信データの優先順位の方が高く設定されていることを特徴とする、請求項３１記載の固定長データ処理装置。
【請求項３３】
該カウント処理部が、
該カウント処理の該カウント結果を保持するカウント結果保持部をそなえるとともに、
該カウント結果保持部が、カウント結果保持用ＲＡＭを用いて構成されていることを特徴とする、請求項１１記載の固定長データ処理装置。
【請求項３４】
該カウント処理部が、
該カウント結果保持用ＲＡＭとして、少なくとも２つのＲＡＭをそなえ、
一方のＲＡＭに該カウント結果を書き込むとともに、他方のＲＡＭから既に書き込まれたカウント結果を読み出して該統括管理部へ通知するように構成され、且つ、
上記の各ＲＡＭに対する該カウント結果の書き込みと読み出しとを交互に切り替えるように構成されていることを特徴とする、請求項３３記載の固定長データ処理装置。
【請求項３５】
該カウント処理部が、
該監視データ送信処理部での該監視データの生成に必要な複数種類の情報を生成する監視データ生成用情報生成部をそなえるとともに、
該監視データ生成用情報生成部が、
複数種類のＲＡＭを用いて該複数種類の情報を生成するように構成されていることを特徴とする、請求項１１記載の固定長データ処理装置。
【発明の詳細な説明】
【０００１】
（目次）
発明の属する技術分野
従来の技術（図５５及び図５６）
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
（１）システム構成の説明（図１〜図８）
（１−１）ＵＴＯＰＩＡ２０−１の説明〔図３（ａ）〕
（１−２）ＵＴＯＰＩＡ１０−１の説明〔図３（ｂ）〕
（１−３）ＵＴＯＰＩＡ１０の説明〔図４（ａ）〕
（１−４）ＵＴＯＰＩＡ２０の説明〔図４（ｂ）〕
（２）廃棄セルカウント部の説明（図９〜図１２）
（３）ＶＰ／ＶＣ監視部の説明（図１３〜図５４）
（３−１）ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ概要の説明（図１３〜図１６）
（３−２）ＣＡＭ部の説明（図１７〜図２８，図５３，図５４）
（３−３）Ａｃｔ／Ｄａｃｔ受信処理部の説明（図２９〜図３７）
（３−４）ＰＭカウント部の説明（図３８〜図４９）
（３−５）ＰＭセル挿入部の説明（図５０〜図５２）
（３−６）システム全体でのＶＰ／ＶＣ監視動作の説明（図１３）
（４）その他
発明の効果
【０００２】
【発明の属する技術分野】
本発明は、固定長データ処理装置に関し、特に、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）セルと呼ばれる５３バイトの固定長データを用いてＡＴＭ通信の保守運用管理〔ＯＡＭ（Ｏｐｅｒａｔｉｏｎ，Ａｄｍｉｎｉｓｔｒａｔｉｏｎ  ａｎｄ  Ｍａｉｎｔｅｎａｎｃｅ）〕を行うのに好適な、固定長データ処理装置に関する。
【０００３】
【従来の技術】
今日必要とされてきた高速度（大容量）通信，画像等の可変速度型通信，１対１，１対ｎ（ｎは２以上），ｎ対ｎ等の多種類の接続形態を持つ通信方式に対応する為のＢ−ＩＳＤＮ（Ｂｒｏａｄｂａｎｄ  ａｓｐｅｃｔｓ  ｏｆ  ＩＳＤＮ）  通信網の実現に向けてＡＴＭ技術の導入がなされつつある。
【０００４】
例えば、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）  伝送網〔北米では、ＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）  と呼ばれる〕においても、ＳＤＨ伝送フレーム〔ＳＴＭ（（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｆｅｒ  Ｍｏｄｕｌｅ），ＳＯＮＥＴではＳＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｐｏｒｔ  Ｓｉｇｎａｌ）と呼ばれる〕のペイロード部分に、様々な通信サービスの信号をＡＴＭセル（非同期通信用の固定長データ）としてマッピング（格納）して伝送することが試みられている。
【０００５】
ところで、近年、このようなＳＤＨ伝送フレーム（以下、単に「伝送フレーム」と言うことがある）にＡＴＭセルをマッピングして伝送する場合、ＳＤＨ網においても、伝送フレームにマッピングされたＡＴＭセルをＡＴＭセル単位で識別してＡＴＭ通信レベルでの保守運用管理〔ＯＡＭセルの終端処理等データ（セル）処理〕を行なうことが要求されている。
【０００６】
このため、図５５に示すＳＤＨ伝送網を形成するリングネットワーク１′は、例えば、ＳＤＨ伝送装置２′，３′の間に、上述したようなセルの処理を行なうためのＡＴＭ処理装置４′を介装することが必要である。
ここで、各ＳＤＨ伝送装置２′，３′には、それぞれ、ＡＴＭセルをマッピングしたり伝送フレームからＡＴＭセルを取り出したり（デマッピングしたり）する機能を有しているが、通常、リングネットワーク１′（ＳＤＨ伝送装置２′，３′）には、この図５５に示すように、下位階層の複数の伝送拠点となるＳＤＨ伝送装置９′−１〜９′−ｎ（ｎは２以上の整数）が収容されるので、ＡＴＭ処理装置４  ′では、上記のセル処理をこれらの伝送拠点別に行なう必要がある。具体的には、各ＳＤＨ伝送装置９′−１  〜９′−ｎで扱われる低次の伝送フレーム〔ＳＤＨ伝送装置２′，３′（高次の伝送フレーム内）では、ＳＴＳチャンネル♯ｉ（但し、ｉ＝１〜ｎ）として区別される〕別に行なう必要がある。
【０００７】
このため、ＳＤＨ伝送装置２′，３′には、例えば、図５６に示すように、ＳＴＳチャンネル♯ｉの数に応じて、それぞれ上りアップストリーム（ＵｐＳｔｒｅａｍ）方向，ダウンストリーム（ＤｏｗｎＳｔｒｅａｍ）方向の伝送フレームからＡＴＭセルを取り出してＡＴＭセル処理部４′−ｉへ出力するデマッピング部２′ｄ，３′ｄ及びＡＴＭセル処理部４′−ｉからのＡＴＭセルをＵｐＳｔｒｅａｍ方向，ＤｏｗｎＳｔｒｅａｍ方向の伝送フレームに格納（マッピング）して他の伝送装置へ出力するマッピング部２′ｍ，３′ｍを有するマッピング／デマッピング（ＭＡＰ／ＤＥＭＡＰ）  部２′−１〜２′−ｎ，３′−１〜３′−ｎがそなえられ、ＡＴＭ処理装置４′には、ＳＴＳチャンネル♯ｉの数に応じたＡＴＭセル処理部４′−１〜４′−ｎがそなえられる。
【０００８】
これにより、ＳＤＨ伝送装置２′，３′では、マッピング／デマッピング（ＭＡＰ／ＤＥＭＡＰ）  部２′−１〜２′−ｎ，３′−１〜３′−ｎによって、上記ＡＴＭセルのマッピング／デマッピング処理をＳＴＳチャンネル♯ｉ別に行うことができ、ＡＴＭ処理部４′−ｉでは上記セル処理をＳＴＳチャンネル♯ｉ別に行うことができる。
【０００９】
つまり、このＡＴＭ処理装置４′は、各ＳＤＨ伝送装置９′−１〜９′−ｎが扱う伝送フレーム（ＳＴＳチャンネル♯ｉ）のＡＴＭセルに対するセル処理をそれぞれ専用のＡＴＭセル処理部４′−ｉによってＳＴＳチャンネル♯ｉ別にシリアルに行うようになっているのである。
例えば、ＳＤＨ伝送装置３′の下位階層にある各ＳＤＨ伝送装置９′−１〜９′−ｎからのＡＴＭセルは、ＳＤＨ伝送装置３′のマッピング／デマッピング部３′−１〜３′−ｎにてＳＴＳチャンネル♯ｉ別に伝送フレームから取り出されて、それぞれＡＴＭ処理装置４′の装置内基準セル周期に従って対応する各ＡＴＭ処理部４′−ｉへ送られる。
【００１０】
そして、各ＡＴＭセルは、ＳＴＳチャンネル♯ｉ別の各ＡＴＭ処理部４′−ｉにて上記のセル処理が施された後に、マッピング／デマッピング部２′−１〜２′−ｎにて伝送フレームにマッピングされて、ＳＤＨ伝送装置２′の下位階層に収容されるＳＤＨ伝送装置９′−１〜９′−ｎへ伝送される。
ところで、各ＡＴＭ処理部４′−ｉでは、ＡＴＭセルの識別処理を行なって、主に、ＯＡＭセルのＡＬＭ（アラーム）セルについての障害管理ＡＩＳ（Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌ）  やＲＤＩ（Ｒｅｍｏｔｅ  Ｄｅｆｅｃｔ  Ｉｎｄｉｃａｔｉｏｎ）セルの終端など〕を行なっている。
【００１１】
例えば、ＡＴＭ処理装置４′は、あるＶＰ／ＶＣコネクション内で故障が発生したことを表すＯＡＭ（ＡＬＭ）セル（ＶＰ／ＶＣ−ＡＩＳ）を受信すると下流へ同様のＡＩＳを通知したり、ＡＩＳよりも上位のアラーム（ＳＯＮＥＴアラーム等）を受信するとＶＰ／ＶＣ−ＡＩＳ／ＲＤＩセルを発生してそれぞれ所望の通知先へ送出するようになっている。
【００１２】
このため、各ＡＴＭ処理部４′−ｉは、図５６に示すように、例えば、セル識別部４′ａ，セル発生部４′ｂ，ダウンストリーム用のセル挿入部４′ｃ，ＵｐＳｒｅａｍ  用のセル挿入部４′ｄ及びマイコンＩ／Ｆ部４′ｅをそなえている。
ここで、セル発生部４′ｂでは、ＡＬＭセル（ＶＰ−ＡＩＳ，ＶＣ−ＡＩＳ）の発生を行ない、Ｄｎｓセル挿入部４′ｃを通してＤｏｗｎＳｔｒｅａｍ中にセルを送出する。一方、折り返し側のＡＬＭセル（ＶＰ−ＲＤＩ，ＶＣ−ＲＤＩ）は、ＵｐＳ  セル挿入部４′ｄを通してＵｐＳｔｒｅａｍ中に送出される。
【００１３】
また、マイコンＩ／Ｆ部４′ｅは、システムＣＰＵから運用チャンネル，運用環境等の設定及び保守管理情報（ＡＬＭ情報など）の収集に用いる為のインタフェースをそなえている。
そして、ＡＴＭ処理部４′−１〜４′−ｉから出力されたＡＬＭセル等は再びマッピング／デマッピング部２′−１〜２′−ｎにおいて伝送フレーム中にマッピングされ、ＡＬＭセルの受信先である他の装置に送信されるようになっている。
【００１４】
【発明が解決しようとする課題】
ところで、例えば、上記リングネットワーク１′にＶＯＤ（Ｖｉｄｅｏ  Ｏｎ  Ｄｅｍａｎｄ  ）を適用して情報量が大きい画像等のデータ（ＡＴＭセル）を伝送することを考えると、リングネットワーク１′の伝送容量が増大する。このように、リングネットワーク１′の伝送速度が増大すると、データ（ＡＴＭセル）の流通量の増大に伴いネットワーク（ＡＴＭ通信）内でＡＴＭセルの損失や誤挿入等の発生率が高くなる。
【００１５】
特に、１対ｎ，ｎ対ｎの超大容量伝送，可変速度通信などネットワーク構成（接続形態）が複雑になると、このようなＡＴＭセルの損失や誤挿入等の発生率は顕著になる。
従って、従来のＯＡＭ以外にネットワークの運用状態を監視して上記のセルの損失又は誤挿入の検出や流通状態を監視する必要があるが、図５６に示すＡＴＭ処理装置４′では、ＡＬＭセルの障害管理を行なうのみで、セルの損失の検出等は行なわれていないとの課題がある。
【００１６】
本発明は、上記のような課題を解決することを目的として創作されたものであり、伝送速度の速い伝送システムにおいて、ＡＴＭセル等の固定長データの喪失又は誤挿入等の検出や流通状態を監視できる固定長データ処理装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記の課題を解決するために本発明の固定長データ処理装置は、非同期通信に使用される固定長データを処理する固定長データ処理装置であって、少なくとも固定長データを受信して固定長データに対して所望のデータ処理を施すデータ処理部と、データ処理部で受信された固定長データに基づいて非同期通信の運用状態を監視するための監視処理を行なう運用状態監視処理部とをそなえている。
【００１８】
更に、上記のデータ処理部及び運用状態監視処理部は、それぞれ固定長データの長さに同期した処理タイミングに従って処理を行なうように構成してもよい。
さらに、複数の固定長データが、それぞれ複数の伝送装置で扱われる場合において、上記のデータ処理部及び運用状態監視処理部は、それぞれ伝送装置についての識別情報に基づいて各処理を伝送装置に共通で行なうように構成することもできる。
【００１９】
さらに、複数の固定長データにそれぞれ固定長データの伝送経路についての伝送経路識別情報が設定されている場合に、上記のデータ処理部及び運用状態監視処理部は、それぞれ、伝送経路識別情報に基づいて処理を伝送経路に共通で行なうように構成してもよい。
更に、上記のデータ処理部は、上記の固定長データが廃棄すべき固定長データであるか否かを識別する識別部をそなえ、上記の運用状態監視処理部は、この識別部で廃棄すべき固定長データであると識別された廃棄対象のデータについての情報を収集・管理することにより固定長データの廃棄状態を監視する廃棄状態監視部をそなえている。
【００２０】
更に、本固定長データ処理装置は、上記の運用状態監視処理部での処理を統括管理する統括管理部をそなえるとともに、上記の廃棄状態監視部が、廃棄対象のデータの内容についての廃棄内容情報を保持する廃棄内容保持部と、廃棄対象のデータの数についての廃棄数情報を保持する廃棄数保持部と、伝送経路識別情報に基づいて、廃棄内容情報を廃棄内容保持部に書き込むとともに廃棄数情報を廃棄数保持部に書き込む書き込み処理部と、廃棄内容保持部及び廃棄数保持部に保持されている情報を読み出して統括管理部へ通知する通知インタフェース部とをそなえている。
【００２１】
更に、上記の廃棄内容保持部は、少なくとも２つの保持領域を有して構成されるとともに、上記の書き込み処理部が、書き込み対象の保持領域を所定周期で切り替えて廃棄内容情報を保持領域のいずれかに交互に書き込むように構成され、且つ、上記の通知インタフェース部が、この書き込み処理部による書き込み中の保持領域とは異なる領域から廃棄内容情報を読み出すように構成してもよい。
【００２２】
更に、上記の書き込み処理部は、廃棄内容情報の廃棄内容保持部への書き込み位置を指定するためのアドレス情報を発生するアドレス発生部をそなえるとともに、このアドレス発生部が、各保持領域に固有の識別情報を含むアドレス情報を発生することにより、書き込み対象の保持領域の切り替えを行なうように構成されている。
【００２３】
更に、上記の廃棄内容保持部は、少なくとも２系統の書き込み読み出し制御のためのポートを有するデュアルポートＲＡＭを用いて構成することもできる。
この場合、上記のデュアルポートＲＡＭにおける一方の系統のポートを読み出し専用ポートとして構成するとともに、上記の通知インタフェース部を、この読み出し専用ポートを通じて保持領域の廃棄内容情報を読み出すように構成してもよい。
【００２４】
また、上記の廃棄数保持部を、少なくとも２つのレジスタを用いて構成するとともに、上記の書き込み処理部を、書き込み対象のレジスタを所定周期で切り替えて廃棄数情報をこれらのレジスタのいずれかに交互に書き込むように構成し、且つ、上記の通知インタフェース部を、書き込み処理部による書き込み中のレジスタとは異なるレジスタから廃棄数情報を読み出すように構成してもよい。
【００２５】
また、上記の書き込み処理部は、廃棄対象のデータの廃棄原因を廃棄原因に応じたコードにコード化する廃棄原因コード化部をそなえるとともに、この廃棄原因コード化部により得られたコードを廃棄内容情報の一部として上記の廃棄内容保持部に書き込むようにしてもよく、この場合、上記の通知インタフェース部は、上記の廃棄内容保持部から廃棄内容情報の一部として読み出したコードを上記の統括管理部へ通知するように構成される。
【００２６】
さらに、本固定長データ処理装置は、上記の運用状態監視処理部での処理を統括管理する統括管理部をそなえるとともに、この運用状態監視処理部に統括管理部の指示に応じて、他の固定長データ処理装置との間で定期的に監視データを遣り取りすることにより、他の固定長データ処理装置との間の固定長データの流通状態を監視する流通状態監視部をそなえるのがよい。
【００２７】
更に、上記の流通状態監視部は、上記の統括管理部からの指示に応じて監視処理の実施を制御するための制御データを生成する制御データ生成処理部と、この制御データ生成処理部で生成された制御データを他の固定長データ処理装置へ送信する制御データ送信処理部と、この制御データに対する応答として監視処理の実施を許可する応答データを受信すると他の固定長データ処理装置宛の監視データを定期的に生成して送信する監視データ送信処理部と、この監視データの送信に対して他の固定長データ処理装置から返信される監視データに基づいて所定のカウント処理を行ないこのカウント処理によるカウント結果を流通状態の監視結果として統括管理部へ通知するカウント処理部とをそなえて構成するのがよい。
【００２８】
ここで、上記の流通状態監視部は、上記の他の固定長データ処理装置から監視処理の実施を制御するための制御データを受信するとその制御データの内容を上記の統括管理部へ通知し、この通知に対する統括管理部からの指示に応じた応答データを生成する制御データ受信処理部をそなえていてもよく、この場合、上記の制御データ送信処理部は、この制御データ受信処理部で生成された応答データを他の固定長データ処理装置へ向けて送信しうるように構成される。
【００２９】
また、上記の流通状態監視部は、上記の他の固定長データ処理装置から受信される制御データが統括管理部にて通知すべきデータであるか否かを、少なくとも自己の内部処理状態についての情報を含む判別データに基づいて判別する判別部をそなえてもよく、この場合、上記の制御データ受信処理部は、この判別部にて通知要且つ返信要と判別された制御データについてのみその内容を統括管理部へ通知するように構成され、且つ、上記の制御データ送信処理部は、この判別部にて通知不要と判別された制御データについてはその内容に応じた返信データを生成して他の固定長データ処理装置へ送信するように構成される。
【００３０】
更に、上記の制御データ生成処理部は、制御データに対する応答として監視処理の実施を許可する応答データが所定時間内に受信されるか否かを監視する第１タイマカウント部をそなえ、この第１タイマカウント部にて応答データが所定時間内に受信されなかったと判定されると、制御データの再生成処理を行なうように構成することもできる。
【００３１】
また、上記の第１タイマカウント部は、所定周期でタイマカウント値が書き込み／読み出しされる第１タイマ用ＲＡＭを用いて構成することもできる。
さらに、上記の判別部は、上記の判別データを保持する判別データ保持用ＲＡＭをそなえてもよい。
【００３２】
また、上記の判別部は、上記の判別データ保持用ＲＡＭを複数そなえ、複数の制御データに対する判別処理をパラレルに行なうように構成することもできる。
更に、上記の判別部は、上記の判別処理に使用されない設定データを保持する設定データ保持部をそなえてもよい。
【００３３】
また、上記の判別部は、内部処理状態についての情報をコード化して上記の判別データ保持用ＲＡＭに保持するように構成してもよい。
更に、上記の判別部は、上記の監視処理が実施中であるか否かを表すコードを含むように内部処理状態についての情報をコード化するように構成することもできる。
【００３４】
また、上記の制御データ送信処理部は、上記判別部における内部処理状態についての情報に基づいて上記の制御データの生成を行なうように構成することもできる。
さらに、上記の制御データ受信処理部は、上記の統括管理部からの指示内容を保持する指示内容保持部と、統括管理部へ通知すべき内容を保持する通知内容保持部とをそなえ、これらの指示内容保持部及び通知内容保持部が、それぞれ、ＲＡＭを用いて構成されるのがよい。
【００３５】
ここで、上記の指示内容保持部のＲＡＭは、上記の統括管理部からの新規の指示の有無を指示内容の一部を用いて表示した情報を保持しうるように構成することもできる。
さらに、上記の通知内容保持部のＲＡＭは、上記の統括管理部への新規の通知内容の有無を表すコードを保持しうるように構成することもできる。
【００３６】
さらに、上記の制御データ受信処理部は、上記の指示内容保持部に保持された全指示内容を１度だけ検索することにより、上記の他の固定長データ処理装置へ送信すべき応答データを生成するように構成することもできる。
また、上記の制御データ受信処理部は、通知に対する統括管理部からの指示が所定時間内に受信されるか否かを監視する第２タイマカウント部をそなえ、第２タイマカウント部にて指示が所定時間内に受信されなかったと判定されると、監視処理の実施を拒否する応答データを生成するように構成することもできる。
【００３７】
ここで、上記の第２タイマカウント部は、所定周期でタイマカウント値が書き込み／読み出しされる第２タイマ用ＲＡＭを用いて構成するのがよい。
また、上記の制御データ送信処理部は、上記の返信データを一時的に保持するＦＩＦＯメモリをそなえて構成してもよい。この場合、上記のＦＩＦＯメモリは、ＲＡＭを用いて構成するのがよい。
【００３８】
さらに、上記の制御データ送信処理部は、上記の制御データ，応答データ及び返信データの重複生成時に各データの送信順を調停制御する調停制御部をそなえることもできる。
ここで、この調停制御部は、上記の制御データ，応答データ及び返信データの送信処理を所定の優先順位に従って行なうように構成することもでき、例えば、上記の制御データの優先順位よりも応答データの優先順位の方を高く、且つ、上記の応答データの優先順位よりも返信データの優先順位の方を高く設定する。
【００３９】
また、上記のカウント処理部は、上記のカウント処理のカウント結果を保持するカウント結果保持部をそなえるとともに、このカウント結果保持部が、カウント結果保持用ＲＡＭを用いて構成されるのがよい。
さらに、上記のカウント処理部は、上記のカウント結果保持用ＲＡＭとして、少なくとも２つのＲＡＭをそなえ、一方のＲＡＭにカウント結果を書き込むとともに、他方のＲＡＭから既に書き込まれたカウント結果を読み出して上記の統括管理部へ通知するように構成され、且つ、各ＲＡＭに対するカウント結果の書き込みと読み出しとを交互に切り替えるように構成されるのがよい。
【００４０】
また、上記のカウント処理部は、上記の監視データ送信処理部での監視データの生成に必要な複数種類の情報を生成する監視データ生成用情報生成部をそなえるとともに、この監視データ生成用情報生成部が、複数種類のＲＡＭを用いて複数種類の情報を生成するように構成されるのがよい。
【００４１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（１）システム構成の説明
図１は、本発明の実施の形態に係る固定長データ処理装置が適用されるＳＤＨ伝送網を形成するリングネットワーク１の構成を示すブロック図であり、この図１に示すリングネットワーク１では、画像データや音声データを提供しうるビデオサーバ６を収容することで、遠隔地の加入者（ユーザ）７のビデオ視聴要求に応じてこのビデオサーバ６から加入者（ユーザ）７に映画等の所望の画像，音声を任意の時間に提供することのできるＶＯＤ（Ｖｉｄｅｏ  Ｏｎ  Ｄｅｍａｎｄ）  システムを実現することができる。
【００４２】
以下、このＶＯＤサービスにより、大量の情報がリングネットワーク１内を伝送される場合を前提に説明する。
なお、図１に示すリングネットワーク１は、ビデオサーバ６と加入者７との間にＳＤＨ伝送フレームを伝送するためのＳＤＨ伝送装置２，３，５をそなえており、各ＳＤＨ伝送装置２，３の下位階層にはリングネットワーク１で扱う伝送フレーム（例えば、ＳＴＳ−１２，４８等）よりも伝送速度の低い低次の伝送フレーム〔ＳＤＨ伝送装置２，３（高次の伝送フレーム内）では、ＳＴＳチャンネル♯ｉとして区別され、例えば、ＳＴＳ−３ｃ等〕を扱うＳＤＨ伝送装置９−１〜９−ｎが収容されている。
【００４３】
そして、このリングネットワーク１は、ＳＤＨ伝送フレームにＡＴＭセルをマッピングして伝送し、伝送フレームにマッピングされたＡＴＭセルをＡＴＭセル単位で識別してＡＴＭ通信レベルでの保守運用管理を行なうために、ＳＤＨ伝送装置２，３の間にＡＴＭ処理装置（固定長データ処理装置）４をそなえて構成されている。
【００４４】
但し、本発明の実施の形態に係るＡＴＭ処理装置４は、図２に示すように、各ＳＴＳチャンネル♯ｉ用のマッピング／デマッピング部２−ｉ，３−ｉに共通のＡＴＭセル処理部４−１を有しており、このＡＴＭセル処理部４−１によって、各ＳＴＳチャンネル♯ｉのＡＴＭセルに対する処理を各ＳＴＳチャンネル♯ｉに共通に行なえるようになっている。
【００４５】
なお、図２に示すようにＳＤＨ伝送装置２，３には、各ＳＴＳチャンネル♯ｉ別にＡＴＭセルのマッピング・デマッピング処理を行なうとともに、ＡＴＭセル処理部４−１との間でＡＴＭセルの遣り取りを行なうためのマッピング／デマッピング部２−ｉ，３−ｉがそなえられている。ここで、マッピング／デマッピング部３−ｉには、ＤｏｗｎＳｔｒｅａｍの伝送フレームからＡＴＭセルを取り出すデマッピング部３ｄ及びＡＴＭセル処理部４−１からのＡＴＭセルをＵｐＳｔｒｅａｍの伝送フレームに格納するマッピング部３ｍがそなえられる他、ＡＴＭ処理装置４内のＤｏｗｎＳｔｒｅａｍ側のインタフェース部１０とデータのやり取りを行なうインタフェース部２０−１とＵｐＳｔｒｅａｍ側のインタフェース部２０とデータのやり取りを行なうインタフェース部１０−１もそなえて構成されている。また、マッピング／デマッピング部２−ｉも、ＵｐＳｔｒｅａｍの伝送フレームからＡＴＭセルを取り出すデマッピング部２ｄ及びＡＴＭセル処理部４−１からのＡＴＭセルをＤｏｗｎＳｔｒｅａｍの伝送フレームに格納するマッピング部２ｍがそなえられる他、ＡＴＭ処理装置４内のＤｏｗｎＳｔｒｅａｍ側のインタフェース部２０とデータのやり取りを行なうインタフェース部１０−１とＵｐＳｔｒｅａｍ側のインタフェース部１０とデータのやり取りを行なうインタフェース部２０−１もそなえて構成されている。
【００４６】
一方、図２に示すＡＴＭ処理装置４には、ＡＴＭセル処理部４−１，デュアルポートラム７０，シングルポートラム９４及びシステムＣＰＵとしてのマイクロコンピュータ（以下、「マイコン」と言う）９５がそなえられる。
ここで、ＡＴＭセル処理部４−１は、主に、ＡＴＭセルの識別処理を行なってＯＡＭセルのＡＬＭ（アラーム）セルについての障害管理〔ＡＩＳ（Ａｌａｒｍ  Ｉｎｄｉｃａｔｉｏｎ  Ｓｉｇｎａｌ）  やＲＤＩ（Ｒｅｍｏｔｅ  Ｄｅｆｅｃｔ  Ｉｎｄｉｃａｔｉｏｎ）セルの終端等〕を行なうものであるが、本発明の実施の形態では、ＡＴＭセルについてのパフォーマンス・モニタ（Ｐｅｒｆｏｒｍａｎｃｅ  Ｍｏｎｉｔｏｒ；  以下、単に「ＰＭ」と言う）を行なえるようにもなっている。
【００４７】
なお、上記のＰＭ機能とは、マイコン９５からの設定に応じて、廃棄されたセルのカウント及びセル内容をマイコン９５に通知したり、セルの流通状態を監視してその監視結果をマイコン９５に通知したりすることである。
このため、ＡＴＭセル処理部４−１は、マッピング／デマッピング部２−１〜２−ｎ，３−１〜３−ｎのインタフェース部１０−１，２０−１とＡＴＭセルのやり取りを行なうインタフェース部１０，２０と、セル処理部３０と、ＰＭ処理部５０と、後述する外付けのデュアルポートラム７０と情報のやり取りを行なうインタフェース（ＤＵＡＬ  ＰＯＲＴ  ＲＡＭ  Ｉ／Ｆ：以下、「ＤＰ−ＲＡＭ  Ｉ／Ｆ部」と言う  ）部６０と、ＵｐＳｔｒｅａｍ用のセル挿入部（以下、「ＵｐＳ  セル挿入部」と言う）８０と、受信セルを識別するに必要な情報等を保持するシングルポートラム９４との間で情報のやり取りを行なうエントリラム（ＥＮＴＲＹ−ＲＡＭ）  インタフェース部（ＲＡＭアクセス調停部）９１とＰＭについての各種設定等の情報をマイコン９５との間でやり取りして各部へ通知するマイコンインタフェース部９２とをそなえて構成される。なお、このＡＴＭセル処理部４−１には、ループバック（ｌｏｏｐｂａｃｋ：以下「ＬＢ」と言う）  処理部４０もそなえられている。
【００４８】
ここで、図２に示すインタフェース部１０（受信用）は、本実施形態ではＵＴＯＰＩＡ（Ｕｎｉｖｅｒｓａｌ  Ｔｅｓｔ  ＆  Ｏｐｅｒａｔｉｏｎ  ＰＨＹ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ＡＴＭ）を用いて構成されており、ＵＴＯＰＩＡインタフェース規格に基づき、任意のマッピング／デマッピング部（物理レイヤ）２−ｉ，３−ｉからセルを非同期で受信し、受信したセルをＡＴＭセル処理部４−１内の基準タイミングに従ってセル処理部３０へ送出するようになっている。
【００４９】
また、図２に示すインタフェース部２０（送信用）も、ＵＴＯＰＩＡを用いて構成されており、ＵＴＯＰＩＡインタフェース規格に基づき、任意のマッピング／デマッピング部（物理レイヤ）２−ｉ，３−ｉへセルを非同期で送信するようになっている。なお、マッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）内のインタフェース部１０−１（受信用）及びインタフェース部２０−１（送信用）も、ＵＴＯＰＩＡを用いて構成される。
（１−１）ＵＴＯＰＩＡ２０−１の説明
図３（ａ）は上記のマッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）内の送信用のＵＴＯＰＩＡ２０−１の詳細構成例を示すブロック図で、この図３（ａ）に示すように、本ＵＴＯＰＩＡ２０−１は、書き込み処理部２１−１，データ保持部２２−１，中間制御部２４−１及び外部インタフェース部２３−１をそなえて構成されている。
【００５０】
ここで、データ保持部２２−１は、デマッピング部２ｄ（３ｄ）でデマッピングされたセルを保持するもので、ここでは、ＡＴＭ処理装置４でのデータ処理が停滞することにより外部インタフェース部２３−１でのセルの読み出し処理が停止する可能性があることを考慮して、複数のセルを保持することのできるデータ保持用バッファ２２−１ａをそなえて構成されている。
【００５１】
また、書き込み処理部２１−１は、デマッピング部２ｄ（３ｄ）でデマッピングされたセルを、順次、上記のデータ保持用バッファ２２−１ａに書き込むもので、このために、カウンタ２１−１ａと書き込み制御部２１−１ｂとをそなえて構成されている。
ここで、カウンタ２１−１ａは、デマッピング部２ｄ（３ｄ）からのセル入力を表すセル到着フラグ（Ｈレベル）をトリガにしてそのカウント値がセルの長さに応じたクロック分だけカウントアップするものであり、書き込み制御部２１−１ｂは、このカウンタ２１−１ａの出力（カウント値）に従ってデータ保持用バッファ２２−１ａに対する書き込み制御を行なうことにより、デマッピング部２ｄ（３ｄ）から送信されたセルを１セルずつ、順次、データ保持用バッファ２２−１ａに書き込むものである。
【００５２】
また、中間制御部２４−１は、上記のデータ保持用バッファ２２−１ａで保持されているセルの数（保有状況）を監視してＡＴＭ処理装置４（ＵＴＯＰＩＡ１１Ａ）へ送信すべきセルの有無を管理するもので、このために、本実施形態では図３（ａ）に示すように、セルカウント部（ＣＴＲ）２４−１ａをそなえて構成されている。なお、符号２４−１ｂで示すものはクロック乗り換え部である。
【００５３】
そして、上記のセルカウント部２４−１ａは、上記の書き込み制御部２１−１ｂによってセルがデータ保持用バッファ２２−１ａに書き込まれる毎に受信される「プラス１要求（受信完了信号）」に応じてそのカウント値をカウントアップする一方、外部インタフェース部２３−１の送信チャンネル決定部２３−１ｃ（後述）によってデータ保持用バッファ２２−１ａからセルが読み出される毎に受信される「マイナス１要求（送信完了信号）」に応じてそのカウント値をカウントダウンするもので、このカウント値が１以上であれば、データ保持用バッファ２２−１ａにセルが保持されていることが分かるようになっている。
【００５４】
なお、クロック乗り換え部２４−１ｂは、セルカウント部２４−１ａに通知される上記の「プラス１要求」と「マイナス１要求」の各クロックの整合をとるもので、ここでは、外部インタフェース部２３−１（ＡＴＭ処理装置４）側の動作クロックに従って通知される上記「マイナス１」要求のクロックを書き込み処理部２１−１（デマッピング部２ｄ（３ｄ）側）の基本動作クロックにクロック乗り換えさせることで、上記の各要求のクロックの整合をとるようになっている。
【００５５】
ただし、このクロック乗り換え部２４−１ｂは、外部インタフェース部２３−１がＡＴＭ処理装置４側から受信される書き込み処理部２１−１側とは異なるクロックで動作しているために必要なもので、基本的に、書き込み処理部２１−１と外部インタフェース部２３−１とが同じクロックを受けて動作している場合には必要ないものである。
【００５６】
さらに、外部インタフェース部２３−１は、上記のデータ保持用バッファ２２−１ａに保持されているセルを読み出してＡＴＭ処理装置４側へ送信するもので、ここでは、例えば図３（ａ）に示すように、クラブ（ｃｌａｖ）生成部２３−１ａ，カウンタ２３−１ｂ，送信チャンネル決定部２３−１ｃ及びクロック乗り換え部２３−１ｄをそなえて構成されている。
【００５７】
ここで、クラブ生成部２３−１ａは、ＡＴＭ処理装置４（ＵＴＯＰＩＡ１１Ａ）からのアドレス（Ａｄｄｒ）信号が自己が扱うＳＴＳチャンネル♯ｉを示し自己がセルの受信対象のＵＴＯＰＩＡ２０−１としてＡＴＭ処理装置４によって指定されると、セルカウント部２４−１ａのカウント値が１以上か否かを判断し、このカウント値が１以上で送信すべきセルが有ればその旨をクラブ信号（Ｈレベル）によってＡＴＭ処理装置４（ＵＴＯＰＩＡ１０）に通知するものである。
【００５８】
また、送信チャンネル決定部２３−１ｃは、データ保持部２２−１のデータ保持用バッファ２２−１ａに保持されているセルを読み出すもので、クラブ生成部２３−１ａによる上記の通知に対してＵＴＯＰＩＡ１０から送信許可を受けると〔イネーブル（Ｅｎ）信号がＨレベルになると〕、データ保持用バッファ２２−１ａからセルを１つ読み出してそのセルをセルの読み出し（送信）開始を表す信号ＳＯＣ（Ｈレベル）とともにＵＴＯＰＩＡ１０に送信するようになっている。
【００５９】
また、カウンタ２３−１ｂは、この送信チャンネル決定部２３−１ｃによるセルの読み出し（上記の送信開始信号ＳＯＣのＨレベル）を契機（トリガ）にしてそのカウント値がセルの長さに応じたクロック分だけカウントアップするもので、送信チャンネル決定部２３−１ｃは、このカウント値を監視することにより読み出し中のセルの最後を判別して、次の読み出し処理を行なうようになっている。
【００６０】
さらに、クロック乗り換え部２３−１ｄは、クラブ生成部２３−１ａに入力されるセルカウント部２４−１ａからのセルの有無を表す信号のクロックを、外部インタフェース部２３−１（ＡＴＭ処理装置４側）の基本動作クロックにクロック乗り換えさせるものである。なお、このクロック乗り換え部２３−１ｄも、中間制御部２４−１におけるものと同様に、書き込み処理部２１−１と外部インタフェース部２３−１とが同じクロックを受けて動作している場合には必要ない。
【００６１】
上述のごとく構成されたマッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）内の送信用のＵＴＯＰＩＡ２０−１では、デマッピング部２ｄ（３ｄ）でＳＴＳフレームから取り出されたセルが書き込み制御部２１−１ｂによって、順次、データ保持用バッファ２２−１ａに書き込まれてゆく。このとき、中間制御部２４−１は、セルのデータ保持用バッファ２２−１ａへの書き込み毎に書き込み制御部２１−１ｂから出力される「プラス１要求」に応じてセルカウント部２４−１ａのカウント値がカウントアップする。
【００６２】
一方、外部インタフェース部２３−１では、送信チャンネル決定部２３−１ｃが、アドレス（Ａｄｄｒ）信号が自己が扱うＳＴＳチャンネル♯ｉを示し自己がセルの受信対象のＵＴＯＰＩＡ２０−１としてＡＴＭ処理装置４側（ＵＴＯＰＩＡ１０）から指定されると、クラブ生成部２３−１ａが、中間制御部２４−１のセルカウント部２４−１ａのカウント値が１以上であるか否かを判断し、１以上であればクラブ信号をＨレベルにして、送信すべきセルを保有している旨をＵＴＯＰＩＡ１０に通知する。
【００６３】
そして、上記の通知に対してＵＴＯＰＩＡ１０からセルの送信許可が受信されると（アドレス信号に自己が扱うＳＴＳチャンネル♯ｉが示されており、且つ、イネーブル信号がＨレベルになると）、送信チャンネル決定部２３−１ｃが、データ保持用バッファ２２−１ａからのセルの読み出しを開始して読み出し開始信号ＳＯＣをＨレベルにするとともに、カウンタ２３−１ｂのカウント値に従って、データ保持用バッファ２２−１ａからセルを１つだけ読み出す。
【００６４】
送信チャンネル決定部２３−１ｃは、データ保持用バッファ２２−１ａからセルを読み出すと、中間制御部２４−１のセルカウント部２４−１ａへ「マイナス１要求」を送出し、セルカウント部２４−１ａは、この「マイナス１要求」を受けるとカウント値を１つカウントダウンする。
その後、ＵＴＯＰＩＡ１０からのアドレス信号が自己が扱うＳＴＳチャンネル♯ｉを示す毎に、ＵＴＯＰＩＡ２０−１は、データ保持用バッファ２２−１ａにセルが保持されている限り、上記の送信（読み出し）処理を繰り返し行なうことによって、データ保持用バッファ２２−１ａに保持されているセルを、順次、読み出してＵＴＯＰＩＡ１０（ＡＴＭ処理装置４）へ送信する。
（１−２）ＵＴＯＰＩＡ１０−１の説明
図３（ｂ）は上記のマッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）内の送信用のＵＴＯＰＩＡ１０−１の詳細構成例を示すブロック図で、この図３（ｂ）に示すように、本ＵＴＯＰＩＡ１０−１は、外部インタフェース部１１−１，データ保持部１２−１，中間制御部１４−１及び読み出し処理部１３−１をそなえて構成されている。
【００６５】
ここで、データ保持部１２−１は、ＡＴＭ処理装置４で処理されたセルを保持するもので、この場合も、マッピング部２ｍ（３ｍ）でのマッピング処理が停滞することにより読み出し処理部１３−１でのセルの読み出し処理が停止する可能性があることを考慮して、複数のセルをセル単位で保持することのできるデータ保持用バッファ１２−１ａをそなえて構成されている。
【００６６】
また、外部インタフェース部１１−１は、ＡＴＭ処理装置４で処理されたセルを受信してそのセルを上記のデータ保持用バッファ１２−１ａに保持させる（書き込む）もので、ここでは、図３（ｂ）に示すように、クラブ生成部１１−１ａ，カウンタ１１−１ｂ，書き込み制御部１１−１ｃ及びクロック乗り換え部１１−１ｄをそなえて構成されている。
【００６７】
ここで、クラブ生成部１１−１ａは、アドレス（Ａｄｄｒ）信号が自己が扱うＳＴＳチャンネル♯ｉを示し自己がセルの受信対象のＵＴＯＰＩＡ１０−１としてＡＴＭ処理装置４（ＵＴＯＰＩＡ２０）によって指定されると、中間制御部１４−１のセルカウント部１４−１ａ（後述）のカウント値に基づいてデータ保持用バッファ１２−１ａに空きがある（セルを受信する余裕がある）か否かを判別し、空きがあればその旨をクラブ信号（Ｈレベル）によってＵＴＯＰＩＡ２０に通知するものである。
【００６８】
また、カウンタ１１−１ｂは、ＵＴＯＰＩＡ２０からのセルの送信開始信号ＳＯＣのＨレベルをトリガにしてそのカウント値がセルの長さに応じたクロック分だけカウントアップするもので、書き込み制御部１１−１ｃは、このカウンタ１１−１ｂのカウント値を監視することにより受信セルの最後を判別して、順次、次の受信セルに対する書き込み処理を行なえるようになっている。
【００６９】
さらに、書き込み制御部１１−１ｃは、上記のクラブ生成部１１−１ａによるデータ保持用バッファ１２−１ａの空きについての通知に対してＵＴＯＰＩＡ２０から受信許可を受けると（イネーブル信号がＨレベルとなると）、上記のカウンタ１１−１ｂのカウント値に従って、受信セルをデータ保持用バッファ１２−１ａに書き込むものである。なお、クロック乗り換え部１１−１ｄは、クラブ生成部１１−１ａに入力されるセルカウント部１４−１ａからの空きの有無を表す信号のクロックを、外部インタフェース部１１−１（ＡＴＭ処理装置４側）の基本動作クロックにクロック乗り換えさせるものである。
【００７０】
また、中間制御部１４−１は、上記のデータ保持用バッファ１２−１ａで保持されているセルの数（保有状況）を監視してマッピング部２ｍ（３ｍ）側へ送信すべきセルの有無とデータ保持用バッファ１２−１ａの空きとを管理するもので、このために、セルカウント部（ＣＴＲ）１４−１ａをそなえて構成されている。なお、符号１４−１ｂで示すものはクロック乗り換え部である。
【００７１】
ここで、上記のセルカウント部１４−１ａも、上記のカウンタ１１−１ｂによってセルがデータ保持用バッファ１２−１ａに書き込まれる毎に受ける「プラス１要求」に応じてそのカウント値をカウントアップする一方、読み出し制御部１３−１ａ（後述）によってデータ保持用バッファ１２−１ａからセルが読み出される毎に受ける「マイナス１要求」に応じてそのカウント値をカウントダウンするもので、このカウント値が１以上であればデータ保持用バッファ１２−１ａにセルが保持されていることが分かり、さらに、このカウント値がデータ保持用バッファ１２−１ａの容量値未満であればデータ保持用バッファ１２−１ａに空きが有ることが分かるようになっている。
【００７２】
なお、上記のクロック乗り換え部１４−１ｂも、セルカウント部１４−１ａに通知される書き込み制御部１１−１ｃからの「プラス１要求」と読み出し制御部１３−１ａからの「マイナス１要求」の各クロックの整合をとるもので、この場合も、外部インタフェース部１１−１と読み出し処理部１３−１とが同じクロックを受けて動作している場合には必要ない。
【００７３】
さらに、上記の読み出し処理部１３−１は、マッピング部２ｍ（３ｍ）からのセルの送信要求（読み出しフラグ）に応じてデータ保持用バッファ１２−１ａからセルを、順次、読み出すもので、このために、図３（ｂ）に示すように、読み出し制御部１３−１ａとカウンタ１３−１ｂとをそなえて構成されている。
ここで、カウンタ１３−１ｂは、マッピング部２ｍ（３ｍ）からの読み出しフラグ（Ｈレベル）をトリガにしてそのカウント値をセルの長さに応じたクロック分だけカウントアップするものであり、読み出し制御部１３−１ａは、データ保持用バッファ１２−１ａにセルが保持されている限り、このカウンタ１３−１ｂのカウント値に従って、データ保持用バッファ１２−１ａからセルを１つずつ、順次、読み出すものである。なお、この読み出し制御部１３−１ａは、セルを１つ読み出す毎に上記の「マイナス１要求」を中間制御部１４−１のセルカウント部１４−１ａに送出する。
【００７４】
上述のごとく構成されたマッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）内の送信用のＵＴＯＰＩＡ１０−１では、ＡＴＭ処理装置４（ＵＴＯＰＩＡ２０）からのアドレス（Ａｄｄｒ）信号が自己が扱うＳＴＳチャンネル♯ｉを示し自己がセルの受信対象のＵＴＯＰＩＡ１０−１として指定されると、クラブ生成部１１−１ａが、中間制御部１４−１のセルカウント部１４−１ａのカウント値を基にデータ保持用バッファ１２−１ａに空きがあるか否かを判断し、空きがあればクラブ信号をＨレベルにしてその旨をＵＴＯＰＩＡ２０に通知する。
【００７５】
この通知に対してＵＴＯＰＩＡ２０からセルの受信許可が受信されると（イネーブル信号がＨレベルになると）、書き込み制御部１１−１ｃが、ＵＴＯＰＩＡ２０からの送信開始信号ＳＯＣのＨレベルをトリガにしてカウントアップを始めるカウンタ１１−１ｂのカウント値に従って、受信したセル（ＤＡＴＡ）をデータ保持用バッファ１２−１ａに書き込む。
【００７６】
このとき、書き込み制御部１１−１ｃは、データ保持用バッファ１２−１ａにセルを１つ書き込む毎に中間制御部１４−１のセルカウント部１４−１ａへ「プラス１要求」を送出し、セルカウント部１４−１ａは、この「プラス１要求」を受けるとカウント値を１つカウントアップする。
その後、ＵＴＯＰＩＡ２０からのアドレス信号が自己が扱うＳＴＳチャンネル♯ｉを示す毎に、ＵＴＯＰＩＡ１０−１は、データ保持用バッファ１２−１ａに空きが有る限り、上記の受信（書き込み）処理を繰り返し行なうことによって、データ保持用バッファ１２−１ａにセルを、順次、書き込んでゆく。
【００７７】
一方、読み出し処理部１３−１では、マッピング部２ｍ（３ｍ）からの読み出しフラグがＨレベルになると、これをトリガにしてカウンタ１３−１ｂがカウントアップを開始し、これに伴って、読み出し制御部１３−１ａが、データ保持用バッファ１２−１ａにセルが保持されている限り、カウンタ１３−１ｂのカウント値に従ってデータ保持用バッファ１２−１ａからセルを、順次、読み出してマッピング部２ｍ（３ｍ）へ送出する。なお、読み出し制御部１３−１ａは、セルを１つ読み出す毎に中間制御部１４−１のセルカウント部１４−１ａに「マイナス１要求」を出力する。
（１−３）ＵＴＯＰＩＡ１０の説明
図４（ａ）は上記のＡＴＭ処理装置４（ＡＴＭレイヤ）内の受信用のＵＴＯＰＩＡ１０の詳細構成例を示すブロック図で、この図４（ａ）に示すように、本ＵＴＯＰＩＡ１０は、外部インタフェース部１１，データ保持部１２，中間制御部１３及び読み出し処理部１４をそなえて構成されている。
【００７８】
ここで、データ保持部１２は、マッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）側の上記ＵＴＯＰＩＡ２０−１から送信されてくるセルを保持するもので、この場合も、後述するＵＴＯＰＩＡ２０でのデータ処理が停滞することにより読み出し処理部１４でのセルの読み出し処理が停止する可能性があることを考慮して、複数のセルをセル単位で保持することのできるデータ保持用バッファ１２ａをそなえて構成されている。
【００７９】
また、中間制御部１３は、上記のデータ保持用バッファ１２ａで保持されているセルの数（保有状況）を監視して後述するセル処理部３０へ出力すべきセルの有無とデータ保持用バッファ１２ａの空きとを管理するとともに、データ保持用バッファ１２ａに保持されているセルのＳＴＳチャンネル＃ｉを管理するもので、このために、ＳＴＳチャンネル保持用バッファ１３ａとセルカウント部（ＣＴＲ）１３ｂとをそなえて構成されている。
【００８０】
ここで、ＳＴＳチャンネル保持用バッファ１３ａは、上記のデータ保持用バッファ１２ａに保持されたセルのＳＴＳチャンネル＃ｉを保持することにより管理するもので、後述するように、外部インタフェース部１１の受信チャンネル決定部（書き込み制御部）１１ｃ（後述）で決定されたＳＴＳチャンネル＃ｉが書き込まれるようになっている。
【００８１】
つまり、上記のデータ保持用バッファ１２ａ及びＳＴＳチャンネル保持用バッファ１３ａは、それぞれで、セルとそのセルのＳＴＳチャンネル＃ｉ〔物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）についての識別情報）とを記憶しうるようになっている。
また、セルカウント部１３ｂは、バッファ１３ａに保持されているセル数をＳＴＳチャンネル＃ｉ毎にカウントするもので、ＳＴＳチャンネル＃ｉ毎にカウンタ（図示しない）をそなえ、受信チャンネル決定部１１ｃ及び読み出し制御部１４ａ（後述）によるデータ保持用バッファ１２ａに対するセルの書き込み／読み出し毎に受ける「プラス１要求」／「マイナス１要求」に応じて対応するカウンタ（図示しないＳＴＳチャンネル＃ｉ毎にカウンタ）のカウント値がカウントアップ／カウントダウンすることによって、各ＳＴＳチャンネル＃ｉ毎のセルの保有数が管理されるようになっている。
【００８２】
さらに、外部インタフェース部（受信インタフェース部）１１は、任意のマッピング／デマッピング部２−ｉ，３−ｉ（物理レイヤ）からのセルを受信してそのセルとＳＴＳチャンネル＃ｉとを対応付けてバッファ１２ａ，１３ａに書き込むことにより、受信したセルをＳＴＳチャンネル＃ｉ別に管理するものである。
そして、この外部インタフェース部１１は、ここでは、ＵＴＯＰＩＡ２０−１におけるセルの保有状況に基づいて任意のＵＴＯＰＩＡ２０−１に対してセルの送信許可を与えることによりそのＵＴＯＰＩＡ２０−１からセルを受信するように構成されており、図４（ａ）に示すように、有効チャンネル保持部１１ａ，カウンタ１１ｂ及び受信チャンネル決定部１１ｃをそなえて構成されている。
【００８３】
ここで、有効チャンネル保持部１１ａは、受信チャンネル決定部１１ｃがセルの受信対象のＵＴＯＰＩＡ２０−１をアドレス信号によりポーリング（シリアルに）指定したときに、各ＵＴＯＰＩＡ２０−１から返信されてくる送信すべきセルを保有しているか否かを表すクラブ（Ｃｌａｖ）信号（例えば、保有している場合はＨレベル、保有していない場合はＬレベル）をそれぞれ保持することにより、ＳＴＳチャンネル＃ｉ毎のセルの保有状況情報を記憶するものである。
【００８４】
また、受信チャンネル決定部１１ｃは、この有効チャンネル保持部１１ａに保持された保有状況情報と、セルカウント部１３ｂでＳＴＳチャンネル＃ｉ毎に管理されているデータ保持用バッファ１２ａの空き情報とに基づいてセルの受信対象のＳＴＳチャンネル＃ｉ〔ＵＴＯＰＩＡ２０−１〕を決定して、決定した受信ＳＴＳチャンネル＃ｉのＵＴＯＰＩＡ２０−１に対してイネーブル信号（Ｈレベル）及び受信ＳＴＳチャンネル＃ｉを示すアドレス信号を送出する（送信許可を与える）ことにより、そのＵＴＯＰＩＡ２０−１からセルを受信し、受信したセルをデータ保持用バッファ１２ａに書き込むとともに、決定した上記受信ＳＴＳチャンネル＃ｉをＳＴＳチャンネル保持用バッファ１３ａに書き込むものである。
【００８５】
つまり、上記の受信チャンネル決定部１１ｃは、複数のＵＴＯＰＩＡ２０−１〔物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）〕からセルの保有状況についての通知をシリアルに受けることにより上記のイネーブル信号（Ｈレベル）を与えるべきＵＴＯＰＩＡ２０−１を決定するように構成されているのである。なお、この受信チャンネル決定部１１ｃは、セル及びＳＴＳチャンネル＃ｉをそれぞれ１つ書き込む毎に上記の「プラス１要求」をセルカウント部１３ｂに送出する。
【００８６】
さらに、カウンタ１１ｂは、ＵＴＯＰＩＡ２０−１からのセルの送信開始信号ＳＯＣ（Ｈレベル）をトリガにしてそのカウント値をセルの長さに応じたクロック分だけカウントアップするもので、受信チャンネル決定部１１ｃは、このカウンタ１１ｂのカウント値を監視することにより受信セルの最後を判別し、そのタイミング（決定タイミング）で、次回の受信ＳＴＳチャンネル＃ｉの決定を開始するようになっている。
【００８７】
また、読み出し処理部１４は、上記の外部インタフェース部１１によってデータ保持用バッファ１２ａに書き込まれたセルを読み出すとともに、そのセルに対応するＳＴＳチャンネル＃ｉをＳＴＳチャンネル保持用バッファ１３ａから読み出して、それぞれを後述するセル処理部３０へ出力するもので、図４（ａ）に示すように、読み出し制御部１４ａ及びカウンタ１４ｂをそなえて構成されている。
【００８８】
ここで、カウンタ１４ｂは、セル処理部３０（後述）からの読み出しフラグ（Ｈレベル）をトリガにしてそのカウント値をセルの長さに応じたクロック分だけカウントアップするものであり、読み出し制御部１４ａは、データ保持用バッファ１２ａにセルが保持されている限り、このカウンタ１４ｂのカウント値が初期値になる毎に、データ保持用バッファ１２ａからセルを、順次、読み出すものである。なお、この読み出し制御部１４ａは、セルを１つ読み出す毎に上記の「マイナス１要求」をセルカウント部１３ｂに送出する。
【００８９】
ただし、本実施形態では、セル処理部３０（後述）が上記の読み出しフラグをセルの長さ単位（１セル単位）で送出するようになっている。
以下、上述のごとく構成された本実施形態のＡＴＭ処理装置４（ＡＴＭレイヤ）内の受信用のＵＴＯＰＩＡ１０の動作について詳述する。
まず、外部インタフェース部１１の受信チャンネル決定部１１ｃが、対向するマッピング／デマッピング部２−ｉ，３−ｉ内の送信用のＵＴＯＰＩＡ２０−１のいずれかに対して順番（シリアル）にアドレス信号を送出することによりセルの受信対象のＵＴＯＰＩＡ２０−１をポーリング指定してゆく。
【００９０】
ＵＴＯＰＩＡ２０−１では、上記のアドレス信号により自己がセルの受信対象のＵＴＯＰＩＡ２０−１として指定されると、それぞれ、外部インタフェース部２３−１のクラブ生成部２３−１ａ（図３（ａ）参照）が、セルの保有状況（送信すべきセルを保有しているか否か）をクラブ信号により本ＵＴＯＰＩＡ１０（外部インタフェース部１１）へ返信する。
【００９１】
すると、外部インタフェース部１１では、このクラブ信号を有効チャンネル保持部１１ａにて上記の指定順にシリアルに受け取ってＳＴＳチャンネル番号＃ｉ毎のセルの保有状況情報を記憶し、その記憶内容を受信チャンネル決定部１１ｃに表示する。
受信チャンネル決定部１１ｃは、この記憶内容（セルの保有状況情報）と中間制御部１３のセルカウント部１３ｂで各ＳＴＳチャンネル＃ｉ毎に管理されているデータ保持用バッファ１２ａの空きの有無とに基づいて、セルの受信対象のＵＴＯＰＩＡ２０−１（ＳＴＳチャンネル＃ｉ）を決定し、決定したＵＴＯＰＩＡ２０−１に対してイネーブル信号（Ｈレベル）及びアドレス信号を送出する。
【００９２】
つまり、本外部インタフェース部１１は、各物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）用のＵＴＯＰＩＡ２０−１におけるセルの保有状況をポーリングして各ＵＴＯＰＩＡ２０−１のセルの保有状況についての通知（クラブ信号）をシリアルに受けることにより、各ＳＴＳチャンネル＃ｉ毎のセルの保有状況を確認し、各ＳＴＳチャンネル＃ｉのうちのどのＳＴＳチャンネル＃ｉのマッピング／デマッピング部２−ｉ，３−ｉ（ＵＴＯＰＩＡ２０−１）に対してセルの送信を許可するかを決定するのである。
【００９３】
そして、ＵＴＯＰＩＡ２０−１では、送信チャンネル決定部２３−１ｃによるセルの読み出し処理が開始され、外部インタフェース部１１では、ＵＴＯＰＩＡ２０−１の送信チャンネル決定部２３−１ｃから送られてくる、セルの読み出し開始信号ＳＯＣ（Ｈレベル）をトリガにしてカウンタ１１ｂが動作（カウントアップ）する。
【００９４】
すると、このカウンタ１１ｂのカウント値に従って、受信チャンネル決定部１１ｃが、各バッファ１２ａ，１３ａに対する書き込み制御を行ない、受信セルがデータ保持部１２のデータ保持用バッファ１２ａに書き込まれるとともに、そのセルのＳＴＳチャンネル＃ｉが中間制御部１３のＳＴＳチャンネル保持用バッファ１３ａに書き込まれる。
【００９５】
なお、このとき、受信チャンネル決定部１１ｃは、セルを１つデータ保持用バッファ１２ａに書き込む毎に、セルの保有数についての「プラス１要求」を中間制御部１３のセルカウント部１３ｂに送出し、セルカウント部１３ｂでは、この「プラス１要求」を受ける毎に、ＳＴＳチャンネル＃ｉのカウント値をカウントアップして、データ保持用バッファ１２ａに保持されているセルの数についての情報を更新する。
【００９６】
一方、読み出し処理部１４では、随時、中間制御部１３のセルカウント部１３ｂの各カウント値を参照してデータ保持用バッファ１２ａにおけるセルの有無を監視しており、データ保持用バッファ１２ａにセルが保持されていれば、データ保持用バッファ１２ａからセルを古く書き込まれたものから順に読み出すとともに、読み出したセルに対応するＳＴＳチャンネル＃ｉをＳＴＳチャンネル保持用バッファ１３ａから読み出して、それぞれをセル処理部３０（ＵｐＳセル挿入部８０）へ出力する。
【００９７】
なお、このとき、読み出し制御部１４ａは、データ保持用バッファ１２ａから１つセルを読み出す毎に、セルの保有数についての「マイナス１要求」をセルカウント部１３ｂに送出しており、セルカウント部１３ｂは、この「マイナス１要求」を受ける毎に、対応するＳＴＳチャンネル＃ｉのカウント値をカウントダウンしてそのＳＴＳチャンネル＃ｉのセルの保有数についての情報を更新するとともに、次のＳＴＳチャンネル保持用バッファ１３ａへのＳＴＳチャンネル＃ｉの書き込み位置を１つ前の位置に戻してゆく。
【００９８】
つまり、上記の外部インタフェース部１１，データ保持部１２及び中間制御部１３は、複数の物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）のうちの任意の物理レイヤからセルを受信してそのセルを物理レイヤについての識別情報としてのＳＴＳチャンネル＃ｉに基づいてＳＴＳチャンネル＃ｉ別に管理する受信データ管理部として機能し、読み出し処理部１４は、この受信データ管理部で管理されているセルをＳＴＳチャンネル＃ｉとともに後述するセル処理部３０へ送信するようになっているのである。
【００９９】
このように、読み出し処理部１４では、例えば、図５（ａ）に示す物理レイヤ（マッピング／デマッピング部３−ｉ）から非同期のタイミングで受信されるＤｏｗｎＳｔｒｅａｍ側の受信セル（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）をセルの長さに同期したタイミング（ＡＴＭセル処理部４−１内の基準タイミング；セル同期）でセル処理部３０（後述）へ出力するようになる（図５（ｃ），（ｄ）参照）。
【０１００】
また、図５（ｂ）に示す物理レイヤ（マッピング／デマッピング部２−ｉ）から非同期のタイミングで受信されるＵｐＳｔｒｅａｍ側の受信セル（Ｕ１，Ｕ２，Ｕ３，Ｕ４）も図５（ｃ）に示すＡＴＭセル処理部４−１内の基準タイミングに乗せ換えられて、図５（ｄ）及び（ｅ）に示すようにセル処理部３０（ＵｐＳセル挿入部８０）（後述）へと送られる。
【０１０１】
つまり、ＡＴＭセル処理部４−１内でのＵｐＳｔｒｅａｍとＤｏｗｎＳｔｒｅａｍとを伝送するＡＴＭセル流のタイミング（セルの先頭位置）が同じになる。
なお、ＡＴＭセル処理部４−１内の基準タイミングは、２８クロック（ＣＬＫ）を１周期として生成され、この１周期は１セル（５３バイト）を処理する範囲とする。この２８クロックを１周期とするのは、５３バイトのセルを１６ビットのパラレル処理を行なうと２７クロックで１セル処理できることとなるが、シングルポートラム９４へのアクセスを例えば、４クロックに１回のアクセス処理とすると割り切れないためで、このように２８クロックを１周期としている。従って、１セルの処理が１６ビットでパラレル処理を行なわない時や、シングルポートラム９４へのアクセスタイミングを変えたときには、基準タイミングのクロック数が異なる。なお、以下、２８クロックを１周期とする場合を前提に説明するが、他のクロック数を１周期とすることも可能である。
（１−４）ＵＴＯＰＩＡ２０の説明
次に、図４（ｂ）は上記ＡＴＭ処理装置４（ＡＴＭレイヤ）内の送信用のＵＴＯＰＩＡ２０の詳細構成を示すブロック図で、この図４（ｂ）に示すように、本ＵＴＯＰＩＡ２０は、書き込み処理部２１，データ保持部２２，中間制御部２３及び外部インタフェース部２４をそなえて構成されている。
【０１０２】
ここで、データ保持部２２は、セル処理部３０（ＵｐＳセル挿入部８０）（後述）から出力されるセルを保持するもので、マッピング部２ｍ（３ｍ）でのマッピング処理が停滞することにより外部インタフェース部２４でのセルの読み出し処理が停止する可能性があることを考慮して、複数のセルを保持することのできるデータ保持用バッファ２２ａをそなえて構成されている。
【０１０３】
また、中間制御部２３は、上記のデータ保持用バッファ２２ａで保持されているセルの数（保有状況）を監視してＵＴＯＰＩＡ１０−１へ出力すべきセルの有無を管理するとともに、データ保持用バッファ２２ａに保持されているセルのＳＴＳチャンネル＃ｉを管理するもので、このために、ＳＴＳチャンネル保持用バッファ２３ａとセルカウント部（ＣＴＲ）２３ｂとをそなえて構成されている。
【０１０４】
ここで、ＳＴＳチャンネル保持用バッファ２３ａは、上記のデータ保持用バッファ２２ａに保持されたセルのＳＴＳチャンネル＃ｉを保持することにより管理するもので、後述する書き込み処理部２１の書き込み制御部２１ａによって、セル処理部３０（ＵｐＳセル挿入部８０）（後述）からセルとともに出力されるＳＴＳチャンネル＃ｉが書き込まれるようになっている。
【０１０５】
つまり、上記のデータ保持用バッファ２２ａ及びＳＴＳチャンネル保持用バッファ２３ａは、それぞれで、セルとそのセルのＳＴＳチャンネル＃ｉ〔物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）についての識別情報）とを記憶しうる送信用記憶部としての機能を果たしているのである。
なお、セルカウント部２３ｂは、バッファ２２ａに保持されているセル数をＳＴＳチャンネル＃ｉ毎にカウントするもので、このために、ＳＴＳチャンネル＃ｉ毎にカウンタ（図示しない）を有しており、書き込み制御部２１ａ（後述）及び送信チャンネル決定部（読み出し制御部）２４ａ（後述）によるバッファ２２ａに対するセルの書き込み／読み出し毎に受ける「プラス１要求」／「マイナス１要求」に応じて対応するカウンタ（図示しないＳＴＳチャンネル＃ｉ毎のカウンタ）のカウント値がカウントアップ／カウントダウンすることによって、各ＳＴＳチャンネル＃ｉ毎のセルの保有数が管理されるようになっている。
【０１０６】
また、書き込み処理部２１は、セル処理部３０（ＵｐＳセル挿入部８０）（後述）で処理されたセルを受信して、順次、データ保持用バッファ２２ａに書き込むとともに、そのセルのＳＴＳチャンネル＃ｉを、順次、ＳＴＳチャンネル保持用バッファ２３ａに書き込むもので、このために、図４（ｂ）に示すように、カウンタ２１ｂと書き込み制御部２１ａとをそなえて構成されている。
【０１０７】
ここで、カウンタ２１ｂは、セル処理部３０（ＵｐＳセル挿入部８０）（後述）からのセル入力を表すセル到着フラグ（Ｈレベル）をトリガにしてカウントアップするものであり、書き込み制御部２１ａは、このカウンタ２１ｂの出力（カウント値）に従って各バッファ２２ａ，２３ａに対する書き込み制御を行なうことにより、セル処理部３０（ＵｐＳセル挿入部８０）（後述）からのセルをデータ保持用バッファ２２ａに書き込むとともに、セル処理部３０（ＵｐＳセル挿入部８０）（後述）からのＳＴＳチャンネル＃ｉをＳＴＳチャンネル保持用バッファ２３ａに書き込むものである。
【０１０８】
つまり、上記の書き込み処理部２１は、ＵＴＯＰＩＡ１０−１〔対向する物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）〕へ送信すべきセルとＳＴＳチャンネル＃ｉとをセル処理部３０（ＵｐＳセル挿入部８０）（後述）から受信して、そのセルとＳＴＳチャンネル＃ｉとを対応付けてバッファ２２ａ，２３ａに書き込むことにより受信したセルをＳＴＳチャンネル♯ｉ別に管理する。
【０１０９】
さらに、外部インタフェース部２４は、対向する物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）側（ＵＴＯＰＩＡ１０−１）へ送信すべきセルをデータ保持用バッファ２２ａから読み出してそのＵＴＯＰＩＡ１０−１へ送信するもので、ここでは、ＵＴＯＰＩＡ１０−１におけるセルの上記保有状況（セルの受信余裕）に基づいて任意のＵＴＯＰＩＡ１０−１に対してセルの受信許可を与えて、セルを送信する許可送信型送信インタフェース部として構成されている。
【０１１０】
そして、図４（ｂ）に示すように、この外部インタフェース部２４は、さらに、有効チャンネル保持部２４ｂ，カウンタ２４ｃ，送信チャンネル決定部２４ａをそなえて構成されている。
ここで、有効チャンネル保持部２４ｂは、送信チャンネル決定部２４ａがセルの送信対象のＵＴＯＰＩＡ１０−１をアドレス信号によりポーリング（シリアルに）指定したときに、各ＵＴＯＰＩＡ１０−１から返信されてくるセルの保有状況（受信余裕）を表すクラブ（Ｃｌａｖ）信号（例えば、余裕がある場合はＨレベル、余裕が無い場合はＬレベル）をそれぞれ保持することにより、ＳＴＳチャンネル＃ｉ毎のセルの保有状況（受信可能）情報を記憶するものである。
【０１１１】
また、送信チャンネル決定部２４ａは、この有効チャンネル保持部２４ｂに保持された情報とＳＴＳチャンネル保持用バッファ２３ａに保持されたＳＴＳチャンネル＃ｉに基づいてセルの送信対象の物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）側（ＵＴＯＰＩＡ１０−１）を決定し、決定したＵＴＯＰＩＡ１０−１に対してアドレス信号（ＳＴＳチャンネル＃ｉを示す信号）及びイネーブル信号（Ｈレベル）を送出したのち（受信許可を与えたのち）、データ保持用バッファ２２ａからセルを読み出してそのＵＴＯＰＩＡ１０−１へ送信するものである。
【０１１２】
つまり、上記の送信チャンネル決定部２４ａは、複数のＵＴＯＰＩＡ１０−１〔物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）〕からセルの保有状況についての通知をシリアルに受けることにより上記のイネーブル信号（Ｈレベル）を与えるべきＵＴＯＰＩＡ１０−１を決定するのである。なお、この送信チャンネル決定部２４ａは、セルをそれぞれ１つ読み出す毎に上記の「マイナス１要求」をセルカウント部２３ｂに送出する。
【０１１３】
また、カウンタ２４ｃは、ＵＴＯＰＩＡ１０−１へのセルの送信開始信号ＳＯＣ（Ｈレベル）をトリガにしてそのカウント値をセルの長さに応じたクロック分だけカウントアップするもので、上記の送信チャンネル決定部２４ａは、このカウンタ２４ｃのカウント値を監視することにより送信セルの最後を判別し、そのタイミング（決定タイミング）で、次回の送信チャンネル（ＳＴＳチャンネル＃ｉ）の決定を開始するようになっている。
【０１１４】
上述のごとく構成された本実施形態のＡＴＭ処理装置４（ＡＴＭレイヤ）内の送信用のＵＴＯＰＩＡ２０では、セル処理部３０（ＵｐＳセル挿入部８０）（後述）からセル到着フラグを受けると、書き込み処理部２１のカウンタ２１ｂがカウントアップを開始し、このカウンタ２１ｂのカウント値に従ってデータ保持部２２のデータ保持用バッファ２２ａ及び中間制御部２３のＳＴＳチャンネル保持用バッファ２３ａに対する書き込み制御をそれぞれ行なうことにより、セル処理部３０（ＵｐＳセル挿入部８０）（後述）から出力されたセルとそのセルのＳＴＳチャンネル＃ｉが、順次、各バッファ２２ａ，２３ａに書き込まれてゆく。
【０１１５】
なお、このとき、書き込み制御部２１ａは、セルをデータ保持用バッファ２２ａに１つ書き込む毎に、セルの保有数についての「プラス１要求」を中間制御部２３のセルカウント部２３ｂに送出しており、セルカウント部２３ｂは、この「プラス１要求」を受ける毎に、対応するカウンタ（図示しないＳＴＳチャンネル＃ｉ毎のカウンタ）のカウント値を更新するとともに、ＳＴＳチャンネル保持用バッファ２３ａへのＳＴＳチャンネル＃ｉの書き込み位置を、順次、次の位置に更新してゆく。
【０１１６】
一方、外部インタフェース部２４では、送信チャンネル決定部２４ａが、対向する物理レイヤ用のＵＴＯＰＩＡ１０−１のいずれかに対して順番（シリアル）にアドレス信号を送出することによりセルの送信対象のＵＴＯＰＩＡ１０−１をポーリング指定してゆく。
ＵＴＯＰＩＡ１０−１では、上記のアドレス信号により自己がセルの送信対象のＵＴＯＰＩＡ１０−１として指定されると、それぞれ、外部インタフェース部１１−１のクラブ生成部１１−１ａ（図３（ｂ）参照）が、セルの保有状況（セルを受信する余裕があるか否か）をクラブ信号により本ＵＴＯＰＩＡ２０（外部インタフェース部２４）へ返信する。
【０１１７】
すると、外部インタフェース部２４では、このクラブ信号を有効チャンネル保持部２４ｂにて上記の指定順にシリアルに受け取ってＳＴＳチャンネル＃ｉ毎のセルの保有状況情報を記憶し、その記憶内容を送信チャンネル決定部２４ａに表示する。
送信チャンネル決定部２４ａは、この記憶内容（セルの保有状況情報）と、中間制御部２３のセルカウント部２３ｂでＳＴＳチャンネル＃ｉ毎に管理されているデータ保持用バッファ２２ａにおけるセルの有無と、中間制御部２３のＳＴＳチャンネル保持用バッファ２３ａに記憶されているＳＴＳチャンネル＃ｉとに基づいて、セルの送信対象のＳＴＳチャンネル＃ｉ〔物理レイヤ（ＵＴＯＰＩＡ１０−１）〕を決定する。
【０１１８】
つまり、本外部インタフェース部２４は、各物理レイヤ〔ＵＴＯＰＩＡ１０−１〕におけるセルの保有状況（セルの受信余裕）をポーリングして各物理レイヤ〔ＵＴＯＰＩＡ１０−１〕から上記セルの保有状況についての通知（クラブ信号）をシリアルに受けることにより、各ＳＴＳチャンネル＃ｉ毎のセルの保有状況を確認し、各物理レイヤ〔ＵＴＯＰＩＡ１０−１〕のうちのどの物理レイヤ〔ＵＴＯＰＩＡ１０−１〕に対してセルの受信を許可するかを決定するのである。
【０１１９】
そして、送信チャンネル決定部２４ａは、決定した送信ＳＴＳチャンネル＃ｉのＵＴＯＰＩＡ１０−１に対してアドレス信号及びイネーブル信号（Ｈレベル）を送出したのち、データ保持用バッファ２２ａからセルを読み出して、そのセルを読み出し開始信号ＳＯＣとともに上記ＵＴＯＰＩＡ１０−１へ送信する。
なお、このとき、送信チャンネル決定部２４ａは、データ保持用バッファ２２ａから１つセルを読み出す毎に、セルの保有数についての「マイナス１要求」をセルカウント部２３ｂに送出しており、セルカウント部２３ｂは、この「マイナス１要求」を受ける毎に、対応するＳＴＳチャンネル＃ｉのカウント値をカウントダウンしてそのＳＴＳチャンネル＃ｉのセルの保有数についての情報を更新するとともに、次のＳＴＳチャンネル保持用バッファ２３ａへのＳＴＳチャンネル＃ｉの書き込み位置を１つ前の位置に戻してゆく。
【０１２０】
つまり、上記の書き込み処理部２１，データ保持部２２及び中間制御部２３は、後述するセル処理部３０（ＵｐＳセル挿入部８０）で処理されたセルを物理レイヤ（マッピング／デマッピング部２−ｉ，３−ｉ）についての識別情報としてのＳＴＳチャンネル＃ｉに基づいて物理レイヤ別に管理し、外部インタフェース部２４は、管理されているセルを上記ＳＴＳチャンネル＃ｉに基づいて任意の物理レイヤへ送信するようになっているのである。
【０１２１】
ところで、図２に示すセル処理部３０（データ処理部）は、固定長データを受信して固定長データに対して所望のデータ処理を施すものであり、セル同期後（図５参照）のデータ（セル）の識別及びＡＬＭ（アラーム）セルの終端／発生処理を行なうものである。
このため、本セル処理部３０は、図２及び図６に示すように、例えば、セル識別部３１，アラーム管理部３２，ＡＬＭセル発生部３３，シフトレジスタ３６，ＶＰ終端情報ＲＡＭ３７，２８進カウンタ３８及びセル挿入／廃棄部３９をそなえて構成されている。
【０１２２】
ここで、セル識別部３１は、ＵＴＯＰＩＡ１０からのセルが如何なるセル（ユーザセル，ＯＡＭ（ＡＬＭ，ＰＭ，ＬＢ）かを識別するもので、ここでは、受信セルを識別するに際し、エントリＲＡＭ９４から受信セルのエントリ情報等を読み出すとともに、ＶＰ終端情報ＲＡＭ３７からＶＰ終端情報を読み出し、これらの各情報に基づいて受信セルを識別するようになっている。
【０１２３】
そして、このセル識別部３１では、アラーム（セル）を検出した旨は、アラーム管理部３２に伝えるようになっており、廃棄セルを検出したときは、その受信した廃棄すべきセルの廃棄要求が、セル挿入／廃棄部３９に伝えられる。また、受信したセルの内容は、セル識別部３１からＰＭ処理部５０へ伝えられる。
なお、このセル識別部３１は、受信したセルを識別する際に、エントリラムインタフェース（ＥＮＴＲＹ−ＲＡＭ  Ｉ／Ｆ）  部９１（後述）に受信セルのエントリ情報等を読み出すリード要求を出し、そのリード要求に対するリードデータは、ＥＮＴＲＹ−ＲＡＭ  Ｉ／Ｆ  部９１（後述）にてエントリＲＡＭ９４から読み出されセル識別部３１に渡される。また、このセル識別部３１は、廃棄すべき受信セルをも検出できるようになっている。
【０１２４】
次に、２８進カウンタ３８は、ＰＧ部９３（後述）から受信した分周波信号を基に、カウンタ値を生成するもので、このカウント値は、０から２７までカウントされ、これは、ＡＴＭセル処理部４−１内の基準タイミングの２８クロックに対応している。
更に、アラーム管理部３２は、セル識別部３１で識別したアラーム（ＡＬＭ）についての情報（アラーム状態情報など）を管理するものであり、ＡＬＭセル発生部３３は、このアラーム管理部３２で管理されている或るＶＰについてのアラーム情報と、エントリＲＡＭ９４に保持されているＡＬＭセル発生対象ＶＰ／ＶＣについてのエントリ情報とを読み出して、各情報に基づいてＡＬＭセルの発生処理を行なうものであるが、ここでは、ＡＬＭセルを発生すべきときにセル挿入／廃棄部３９に対してＡＬＭセルの挿入要求を行なうことで、セル挿入／廃棄部３９においてＡＬＭセルを受信セル流に挿入させるようになっている。なお、ＡＬＭセル発生部３３は、アラーム管理部３２から全てのアラーム情報を送信してもらうのではなく、アラーム情報をひとつずつ順番に読み出すようになっている。
【０１２５】
また、シフトレジスタ３６は、セル識別部３１から受信したセルを一旦保持するものであり、ＶＰ終端情報ＲＡＭ３７は、ＶＰについての終端情報を保持するものであり、セル挿入／廃棄部３９は、シフトレジスタ３６からの受信セル（ユーザセル）をＤｏｗｎＳｔｒｅａｍ側のＵＴＯＰＩＡ２０（送信用）に送信する他、セル識別部３１からの受信セルの廃棄要求に対応するセルを廃棄するとともに、ＡＬＭセル発生部３３からのセル挿入要求に対してＡＬＭセルをセル流に挿入するものである。
【０１２６】
一方、図２に示すＬＢ処理部４０は、導通試験を行なうものであり、具体的には、ＡＴＭ伝送方式に基づくＬＢ処理を行なっており、セル処理部３０及びＬＢ処理部４０で識別されたＬＢセル（導通試験用のセル）のＵｐＳｔｒｅａｍ側への折り返し要求や、マイコン９５からのＬＢ設定によるＬＢセル送出要求をＵｐＳセル挿入部８０に対して行なうようになっている。
【０１２７】
また、ＤＰ−ＲＡＭインタフェース（Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  Ｉ／Ｆ）  部６０は、外部のＤＰ−ＲＡＭ７０とのインタフェースをとるものであり、セル処理部３０からのＡＬＭ（ＡＩＳ，ＲＤＩ）情報のＤＰ−ＲＡＭ７０への書き込みと、マイコン９５からＤＰ−ＲＡＭ７０へ設定されたＰＭ処理に関係する情報の読み出し及びＰＭ処理部５０からマイコン９５に通知すべき情報の書き込みとを行なうようになっている。なお、ＤＰ−ＲＡＭ７０は、ＳＴＳ−３ｃを扱う場合、例えば図７に示すようにＳＴＳ−３ｃ（ＳＴＳチャンネル♯ｉ）毎にＶＰ−ＡＩＳ／ＲＤＩ，ＶＰ−ＡＩＳ／ＲＤＩ等の情報を保持しうるように構成される。
【０１２８】
更に、ＵｐＳセル挿入部８０は、ＵｐＳｔｒｅａｍ側のセル流に、セル処理部３０からのＡＬＭセル挿入要求と、ＬＢ処理部４０からのＬＢセル挿入要求と、ＰＭ処理部５０からのＰＭセル挿入要求に応じて各セルの挿入を行なうものであり、ＥＮＴＲＹ−ＲＡＭ  Ｉ／Ｆ  ９１は、エントリＲＡＭ９４へのアクセス要求が複数併存するときに、例えば、予め定められたＲＡＭアクセスの優先順位に基づいた調停（タイミングの調停）を行ってエントリＲＡＭ９４へのアクセス処理を行なうものである。
【０１２９】
また、マイコンＩ／Ｆ部９２は、マイコン９５とのインタフェースをとるもので、マイコン９５からシステム運用モードの設定，運用チャンネルの設定等が送られ、それらの情報はＡＴＭセル処理部４−１内へ通知される。
ＰＧ部９３は、ＡＴＭセル処理部４−１内の基準タイミングを生成するものである。
【０１３０】
次に、ＰＭ処理部５０は、運用状態監視処理部としてセル処理部３０で受信されたセルに基づいてＡＴＭ通信の運用状態を監視するための監視処理を行なうものであり、具体的には、セル処理部３０及びＰＭ部５０で識別されたセルのマイコン９５への通知，折り返し要求，ＰＭ用のカウントやマイコン９５からのＰＭ設定によるＰＭセル送出要求を行なうものである。
【０１３１】
このため、本実施形態に係るＰＭ処理部５０は、例えば、図８に示すように、廃棄セルカウント部１００とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００とをそなえて構成される。
以下、これらの廃棄セルカウント部１００（廃棄状態監視部）とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００（流通状態監視部）とに関して、別々に説明をする。なお、以下において、符号が同じものについては、同様の機能を有するものであることを意味する。また、廃棄セルカウント部１００とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００とに関して、各構成等を後に詳述するが、これらをそなえたＰＭ処理部５０における処理制御のタイムシーケンスを図２２，図５３及び図５４に示す。
（２）廃棄セルカウント部の説明
廃棄セルカウント部１００は、セル処理部３０で廃棄すべきセルであると識別された廃棄セルについての情報を収集・管理することによりＡＴＭセルの廃棄状態を監視し、廃棄対象となったセルのカウント及びセル内容の通知（マイコン９５へ）を行なうもので、具体的には、廃棄セルカウント部１００は、所定の監視周期内に廃棄セルと識別されたセルの個数をカウントするとともに、その廃棄セルのＶＰＩ／ＶＣＩ（Ｖｉｒｔｕａｌ  Ｐａｔｈ  Ｉｎｄｅｎｔｉｆｉｅｒ／Ｖｉｒｔｕａｌ  Ｃｈａｎｎｅｌ  Ｉｄｅｎｔｉｆｉｅｒ）  と廃棄原因（廃棄内容）とを識別し、これらの各情報をマイコン９５へ通知するようになっている。なお、上記の廃棄原因は、コード化されてマイコン９５へ通知される。
【０１３２】
このため、本廃棄セルカウント部１００は、例えば、図９に示すように、廃棄セル保持部１１０，比較カウント部１２０，リードライト制御部１３０及び通知インタフェース部１４０をそなえて構成される。
ここで、廃棄セル保持部１１０（廃棄内容保持部及び廃棄数保持部）は、廃棄セルの廃棄原因（廃棄内容情報）を保持するとともに、廃棄セルの数（廃棄数情報）を保持するものである。
【０１３３】
このため、廃棄セル保持部１１０は、デュアルポートＲＡＭ（Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ）  １１１，レジスタ１１２，１１３をそなえて構成される。
ここで、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１（廃棄内容保持部）は、所定監視周期内の廃棄セルの廃棄原因を保持するもので、前監視周期での廃棄セル原因を保持する側と、現周期での廃棄セル原因を保持する側との２面に分けて構成されており、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１では、一方の面で廃棄原因を保持しながら他方の面から保持している廃棄原因をマイコン９５へ通知するようになっている。
【０１３４】
なお、Ｐｏｒｔ１１１Ａが廃棄セル内容保持（更新用）のリード／ライトに使用され、Ｐｏｒｔ１１１Ｂがマイコン通知用のリード専用として使用される。また、廃棄原因は、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１内にてＶＰＩ／ＶＣＩ毎に格納するようになっており、上記のごとくＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１は２面により構成される。
以下、例として各ＳＤＨ伝送装置２，３が４つのＳＴＳチャンネル♯ｉ（ｉ＝１〜４）を扱い、１つのＳＴＳチャンネル〔ＳＴＳ−３（１５５Ｍ）〕♯ｉに含まれる全てのチャンネル（ｃｈａｎｎｅｌ：  ＡＴＭ通信の仮想チャンネル）を対象とする場合であって、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の一面に格納されうる廃棄原因数が最高１６ＶＰＩ／ＶＣＩである場合を前提に説明をする。ここで、廃棄セルのカウントは、全てのチャンネルを対象としており、その内の先着３２（１６×２）チャンネル分の廃棄セルについては、廃棄原因がＶＰＩ／ＶＣＩと共にＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に保持されるようになっている。
【０１３５】
それゆえ、４つのＳＴＳチャンネル♯ｉ（ｉ＝１〜４）に含まれる合計１２８チャンネルに対応するため、８枚のＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１が、廃棄セル保持部１１０内にそなえて構成される。なお、各ＳＴＳチャンネル♯ｉに対して、２枚のＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１を用い、２枚の内の一方が１６チャンネル（０〜１５）に対する廃棄原因を格納するのに用いられ、他方が他の１６チャンネル（１６〜３１）に対して用いられるようになっている。
【０１３６】
ここで、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１は、例えば、図１０に示すような５ビットのアドレスで指定される領域（面）に図１１に示すように廃棄セルのＶＰＩ／ＶＣＩと廃棄原因を保持するように構成される。
換言すると、Ｄｕａｌ−Ｐｏｒｔ  ＲＡＭ  １１１のアドレスは、アドレスの最上位ビット（図１０中に「ａ」と表記の領域）を用いて２面を識別し（タイマ信号で切り替え）、残りのビット（図１０中に「ｂ」と表記の領域）で各チャンネルのデータが格納される領域を識別するように構成されている。例えば、或るＳＴＳチャンネル♯ｉの或るＶＰＩ／ＶＣＩの廃棄原因のデータを２つのＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１のうちのいずれのＲＡＭ〔一方が１６チャンネル（０〜１５）のＲＡＭ，他方が１６チャンネル（１６〜３１）のＲＡＭ〕の所望の領域上に格納する場合、アドレスの上位ビットによりＤｕａｌ−Ｐｏｒｔ  ＲＡＭ  １１１の２面の内の１面が特定され、残りのビットで上記ＶＰＩ／ＶＣＩに対する図１１に示すようなデータが格納される領域が特定されるようになっている。
【０１３７】
また、Ｄｕａｌ−Ｐｏｒｔ  ＲＡＭ  １１１のデータは、廃棄原因を保持するビット（図１１中に「ｃ１」と表記の領域）と、廃棄セルのＶＰＩ／ＶＣＩを保持するビット（図１１中に「ｃ２」と表記の領域）として構成され、更に、廃棄原因は、複数ある為コード化されてデータとして保持されるようになっている。
Ｄｕａｌ−Ｐｏｒｔ  ＲＡＭ  １１１の領域（図１１中に「ｃ１」と表記の領域）に格納される廃棄セルの廃棄原因としては、下記の表１に示すように、セルが無効なものであればコード“００”，ＶＰＩ／ＶＣＩ範囲外（Ｏｕｔ  ｏｆ  Ｒａｎｇｅ  ＶＰＩ／ＶＣＩ）であればコード“０１”，割り当てられていないＶＰＩ／ＶＣＩであればコード“１０”，無効なＰＴＩであればコード“１１”を格納するようになっている。
【０１３８】
ここで、下記の表１に、廃棄原因のコード例を示す。
【０１３９】
【表１】
0003626017.tif 000002
【０１４０】
なお、上記の所定のコードは、比較カウント部１２０の廃棄原因コード化部１２３（後述）にてセル識別部３１からの廃棄セル内容を基に置き換えられて、廃棄セルのＶＰＩ／ＶＣＩと合わせて、ＡＤＲ−ＧＥＮ１２２（後述）にて生成されたアドレス（図１０参照）で指定される領域（図１１参照）に格納されるようになっている。
【０１４１】
また、図９に示すレジスタ１１２，１１３（廃棄数保持部）は、所定の監視周期内の廃棄セル数を保持するもので、一方のレジスタ１１２（１１３）が前監視周期で廃棄セル数をカウントするのに用いられると、他方のレジスタ１１３（１１２）は、現監視周期での廃棄セル数をカウントするのに用いられ、一方のレジスタ１１２（１１３）から前監視周期でのカウント結果をマイコン９５に通知するのに用いられる。なお、各レジスタ１１２，１１３としてＦｌｉｐ−Ｆｌｏｐ  等が、廃棄セルのカウント数を保持するのに使用できる。
【０１４２】
ところで、比較カウント部１２０では、図１１に示すような既存廃棄セルの内容（ＶＰＩ／ＶＣＩ）をＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１から順に読み出しながらセル識別部３１から受信した廃棄セル内容のＶＰＩ／ＶＣＩと比較して、同一であればＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に保持されている廃棄内容を更新し、異なればＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に追加する。
【０１４３】
換言すると、比較カウント部１２０は、現監視周期にてセル識別部３１で廃棄セルと判断されたセル〔例えば、セル（κ）〕と廃棄セル保持部１１０内に現監視周期で監視して保持している全ての廃棄セル〔例えば、セル群（Σ）〕の内容とを比較し、セル（κ）と同一ＶＰＩ／ＶＣＩのセルがセル群（Σ）に存在すれば、セル（κ）の内容に書き換えて、再び廃棄セル保持部１１０に格納するものである他、現監視周期内の廃棄セルの数をカウントアップするものである。一方、比較カウント部１２０は、比較した結果、セル（κ）と同一ＶＰＩ／ＶＣＩのセルがセル群（Σ）に存在しなければ、新たにセル（κ）を廃棄セル保持部１１０内に格納するようになっている。
【０１４４】
このため、比較カウント部１２０は、コンパレータ（図９中のＣＯＭＰ）１２１，アドレス発生部（図中のＡＤＲ−ＧＥＮ）１２２，廃棄原因コード化部１２３，セレクタ（ＳＥＬ）１２４，カウントアップ部１２５をそなえて構成される。
ここで、コンパレータ１２１は、入力された新規廃棄セルと、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１から順に読み出した既存の廃棄セルの内容（ＶＰＩ／ＶＣＩ）  とを比較するもので、セル識別部３１から受信した廃棄セルのデータを格納する領域のアドレスを生成するようにＡＤＲ−ＧＥＮ１２２に例えば、受信した廃棄セルのＶＰＩ／ＶＣＩの情報を伝えるものである。
【０１４５】
なお、コンパレータ１２１は、各Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１から１６回ずつデータを読み出して、受信した廃棄セル情報と前周期にて監視されたデータとの比較を各Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に対してパラレル処理を行なうようになっている。
また、廃棄原因コード化部１２３は、セル識別部３１から受信した廃棄セル内容（データ）を基に廃棄原因を上記表１に示すように所定のコードに変換し、変換したコードと廃棄セルのＶＰＩ／ＶＣＩのデータをＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に送信するものである。
【０１４６】
更に、ＳＥＬ１２４は、タイマー信号を起に２つのレジスタ１１２，１１３からの出力をいずれかに切り替えるもので、カウントアップ部１２５は、コンパレータ１２１での廃棄セルのＶＰＩ／ＶＣＩの一致・不一致に関わらず、廃棄セルカウント値を＋１するものである。
また、リード／ライト制御部１３０は、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１とレジスタ１１２，１１３とに、書き込みと読み出しの制御を行なうものであり、具体的には、リード／ライト制御部１３０は、２面構成であるＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の書き込みと読み出しの処理が施される面の切り替えを行なうものである。
【０１４７】
ここで、リード／ライト制御部１３０は、ＡＴＭセル処理部４−１内の基準タイミングを基にカウンタ１３１を動かし、このカウンタ１３１でのカウント値と廃棄セルＥＮ（イネーブル）を基に、ＲＡＭアドレス，ＲＡＭ制御信号（ＲＷＡ，ＣＳＡ，レジスタＥＮ）を生成するようになっている。
ところで、上記比較カウント部１２０とリードライト制御部１３０とは、併せて各チャンネルのＶＰＩ／ＶＣＩの情報に基づいて、廃棄セルの廃棄原因やＶＰＩ／ＶＣＩの情報をＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に書き込むとともに廃棄セルのカウント数をレジスタ１１２，１１３に書き込む書き込み処理部として機能するようになっている。
【０１４８】
また、通知インタフェース部１４０は、マイコン９５からのリード要求に応じて、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１及びレジスタ１１２，１１３に保持されている情報（前監視周期で監視した結果）を読み出してマイコン９５へ通知するもので、図９に示すように、通知インタフェース部１４０は、アドレス発生部（図中ＡＤＲ−ＧＥＮ）１４１，セレクタ（ＳＥＬ）１４２，１４３をそなえて構成されている。
【０１４９】
ここで、ＡＤＲ−ＧＥＮ１４１は、ＤＰ−ＲＡＭインタフェース部６０からのリードアドレスやタイマ信号を用いてＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１領域のアドレスを生成するものであり、ＳＥＬ１４３は、２つのレジスタ１１２，１１３のいずれか一方から廃棄セルカウント数を出力するかを切り替えるもので、他のＳＥＬ１４２は、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１とレジスタ１１２（１１３）とにそれぞれ保持されているデータの一方を出力するかを切り替えるものである。なお、このＳＥＬ１４２から出力するデータは、ＤＰ−ＲＡＭインタフェース部６０へ送信される。
【０１５０】
また、通知インタフェース部１４０では、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１のいずれかの面から廃棄セルの廃棄原因及び２つのレジスタ１１２（１１３）のいずれかから廃棄セルカウント数を読み出すかは、タイマ信号により切り替わるようになっている。
上述の構成により、ＡＴＭ処理装置４には、ＵＴＯＰＩＡ１０（受信用）とＵＴＯＰＩＡ２０−１（送信用）との間でのＣｌａｖ等の制御信号の遣り取りにより、任意のＳＴＳチャンネル♯ｉのＡＴＭセルが入力され、各ＡＴＭセルは、セル識別部３１にて識別されて、廃棄セルであるときは、廃棄セルの内容が廃棄セルカウント部１００に伝えられる。
【０１５１】
廃棄セルカウント部１００では、セル識別部３１から出力された廃棄セルの内容を受信すると、コンパレータ１２１が、その廃棄セルのＶＰＩ／ＶＣＩが既にＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に格納されているか否かをＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の情報を順次、読み出しながら比較（チェック）する。
この結果、同一ＶＰＩ／ＶＣＩの廃棄セルの情報が、既にＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に格納されていれば、廃棄原因コード化部１２３がセル識別部３１から受信した廃棄原因を所定のコードに置き換えてＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の該当するアドレス領域に書き込む（上書きする）。
【０１５２】
一方、同じＶＰＩ／ＶＣＩの廃棄セル情報がＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に未だ格納されていない場合には、ＡＤＲ−ＧＥＮ１２２により指定されたＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１のアドレス領域にその廃棄セルのＶＰＩ／ＶＣＩと廃棄原因（コード）が格納される。なお、監視周期内でＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に格納する廃棄セル情報の数は、３２チャンネル分であるため、３３チャンネル以降の廃棄セル情報は、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１には格納されず、３３チャンネル以降の廃棄セルは、廃棄セルカウントのみ行なわれる。
【０１５３】
なお、このときタイマ信号を起に所定の周期（例えば、５００ｍｓ）毎に、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１のデータを格納する２面の領域が切り替えられ、一方の面にて現監視周期内の廃棄セルのコード等が書き込まれているときは、他方の面から前周期にて書き込まれた廃棄原因等のデータが通知インタフェース部１４０により読み出される。１つのＳＴＳチャンネル♯ｉの３２チャンネルに対して２枚のＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１が割り当てられていることから、１つのＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の２面を書き込みと読み出しのために交互に切り替えて廃棄セル（０〜１５ｃｈ）の廃棄原因等を格納する一方で他のＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１の２面を交互に切り替えて廃棄セル（１６〜３１ｃｈ）の廃棄原因等を書き込みと読み出しに用いるようになっている。
【０１５４】
また、同様に、廃棄セル数を保持するレジスタ１１２，１１３も、２面の内一方を用いて廃棄セル数をカウントアップすると、他方から前監視周期内にてカウントされた廃棄セルカウント数が読み出される。
ここで、図１２は、廃棄セルカウント部１００の処理を説明するためのタイムチャートであり、廃棄セル情報がセル識別部３１から比較カウント部１２０へ伝えられると、廃棄セルカウント部１００は、監視周期内の廃棄セル数をカウントするとともに、監視周期内で先着３２チャンネル分の廃棄内容〔図１２中に▲１▼（ＶＰＩ／ＶＣＩの情報）−π（廃棄原因の情報），▲２▼（ＶＰＩ／ＶＣＩの情報）−ψ（廃棄原因の情報）等と表記〕をＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に格納する。
【０１５５】
ここで、比較カウント部１２０は、一つのＳＴＳチャンネル♯ｉ内のＡＴＭセルをＶＰＩ／ＶＣＩで区別して比較を行ない、セル識別部３１から出力された廃棄セルと同一のＶＰＩ／ＶＣＩがあるか現監視周期内でＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に保持されているＶＰＩ／ＶＣＩと比較し、同一のＶＰＩ／ＶＣＩがあれば、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に保持されているデータが更新（上書き）される（図１２において「新」と表記）。一方、同一のＶＰＩ／ＶＣＩがなければ、廃棄内容はＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に追加される（図１２において「保」と表記）。
【０１５６】
図１２に示すように、比較カウント部１２０は、ＶＰＩ／ＶＣＩ（▲１▼）で廃棄原因の情報（π）の廃棄内容がＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に格納された後、廃棄セル情報〔ＶＰＩ／ＶＣＩ（▲２▼）−廃棄原因（ψ）〕をセル識別部３１から受信すると、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１内に保持されているＶＰＩ／ＶＣＩと比較する。図１２では、現監視周期内でＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に同一のＶＰＩ／ＶＣＩ（▲２▼）が保持されていないので、廃棄セル情報〔ＶＰＩ／ＶＣＩ（▲２▼）−廃棄原因（ψ）〕がＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に追加される。
【０１５７】
その後、セル識別部３１から受信した廃棄セル情報〔ＶＰＩ／ＶＣＩ（▲１▼）−廃棄原因（ψ）〕を基に、現監視周期内で既にＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１に保持されている廃棄セル情報〔ＶＰＩ／ＶＣＩ（▲１▼）−廃棄原因（π）〕は更新（上書き）されている。
そして、通知インタフェース部１４０は、マイコン９５からのリード要求（ＤＰ−ＲＡＭインタフェース部６０らのリード要求とリードアドレス）があると、ＡＤＲ−ＧＥＮ１４１にて生成されたＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１上の所定のアドレスに格納されている廃棄原因とＶＰＩ／ＶＣＩを読み出すとともに、２つのレジスタ１１２，１１３の内の前監視周期の廃棄セルカウント数を保持する側からカウント値を読み出す。
【０１５８】
このとき、通知インタフェース部１４０は、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１及びレジスタ１１２，１１３のＡ面又はＢ面からデータを読み出すに際して、マイコン９５から非同期のアクセス（リード要求）に対する読み出しにＤｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１のＰｏｒｔ１１１Ｂを用いる。
そして、通知インタフェース部１４０は、廃棄セル保持部１１０から読み出した廃棄原因等をＤＰ−ＲＡＭインタフェース部６０に通知する。ＤＰ−ＲＡＭインタフェース部６０は、ＤＰ−ＲＡＭ７０に廃棄原因等を保持させ、マイコン９５がこのＤＰ−ＲＡＭ７０に保持された情報を適宜に読み出すことにより、あるＶＰＩ／ＶＣＩについての廃棄原因がマイコン９５に通知される。
【０１５９】
このように、本実施形態に係る廃棄セルカウント部１００によれば、廃棄セル又は誤挿入のセルの検出等のＣｅｌｌ  Ｄｉｓｃａｒｄｅｄ  Ｄｕｅ  ｔｏ  ＡＴＭ  Ｌａｙｅｒ  Ｈｅａｄｅｒ  Ｅｒｒｏｒｓ  機能を実現可能となり、システム管理／保守の性能向上に大きく寄与することができる。
また、Ｄｕａｌ  Ｐｏｒｔ  ＲＡＭ  １１１を用いる事により、回路規模の縮小や回路の簡素化を図ることができ、廃棄原因等を格納する領域を２面構成にして、一方の面に廃棄原因等を書き込むとともに、他方の面から廃棄原因等を読み出すこととしているので、廃棄セルカウントとマイコン通知を同時に行なう事もできて、処理を迅速に行なえる。
【０１６０】
さらに、Ｐｏｒｔ１１１Ａをリード／ライトに使用し、Ｐｏｒｔ１１１Ｂをリード専用として使用することにより、非同期にアクセスしてくるマイコン９５からのリード要求に対しても、容易に対応することができる。
更に、廃棄原因コード化部１２３が、所定のセルの廃棄原因をコード化することにより、小規模回路で大容量通信の複雑なネットワーク構成にて廃棄原因の保持／通知を行なうことができる。
（３）ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部の説明
（３−１）ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ概要の説明
ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００（流通状態監視部）は、伝送路中に介在する他のＡＴＭ処理装置（図示しない）との間でＡＴＭセルの流通状態を監視するもので、セル処理部３０及び後述するＰＭ判定部３１０（後述）で識別されたセルのマイコン通知，折り返し要求，カウントやマイコン９５からのＰＭ設定によるＰＭセル送出要求を行なうものである。
【０１６１】
ここで、先ず、ＡＴＭ処理装置間の流通状態の監視動作を概説する。
図１３（ａ）乃至（ｃ）は、それぞれＡＴＭ処理装置４（「Ａ」，「Ｂ」と言う場合があり、また、符号を付さないときはＡ，Ｂ両方を示すことを意味する）間の流通状態の監視を説明するための図である。なお、図１３（ａ）乃至（ｃ）において、他のＡＴＭ処理装置Ｂを対向する装置と仮定して、以下、説明をする。
【０１６２】
図１３（ａ）にて、ＡＴＭ処理装置Ａが、対向のＡＴＭ処理装置Ｂに流通状態を監視するためのセル（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  ；単に、「Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ」と言う場合がある）  を送出する。そして、ＡＴＭ処理装置Ｂは、受信したＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  やユーザーセルを基に流通状態の監視結果についての情報を含んだセル（Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ；単に、「Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ  」と言う場合がある）をＡＴＭ処理装置Ａに返信する。
【０１６３】
具体的には、ＡＴＭ処理装置Ａは、パフォーマンスモニタリングが確立すると、所定ブロックサイズ毎にＰＭセル（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ）  を生成して送出し、ＡＴＭ処理装置Ｂは、受信したＰＭセルから返信用のＰＭセル（Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  ）を生成して、ＡＴＭ処理装置Ａに送出する。
ただし、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  の送出は、ブロックサイズとは無関係に送出される。
【０１６４】
また、ＡＴＭ処理装置Ａは、受信したＰＭセル（Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  ）の情報によりＰＭデータの収集を行なう。
なお、上記のＰＭ（ＡｔｏＢ）は、ＡＴＭ処理装置Ｂに対してセルの流通状態の監視処理の開始を求める旨のセル（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  ；単に、「Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ」と言う場合がある）  を送信し、このセルに対する応答としてＡＴＭ処理装置ＢからＰＭ開始の確認セル（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ；単に、「Ａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ  」と言う場合がある）を受信することによって確立される。ただし、ＰＭ開始を拒絶するセル（Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ；単に、「Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  」と言う場合がある）が受信されるとＰＭは確立されない。
【０１６５】
また、ＰＭを解除する場合には、ＡＴＭ処理装置ＡからＡＴＭ処理装置Ｂに対して、ＰＭ解除を求めるセル（Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ；単に、「Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ  」と言う場合がある）  を送信すればよく、この解除セルに対してＰＭ解除を許可するセル（Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ；単に、「Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ」と言う場合がある）  が受信された時点で、ＰＭが解除される。
【０１６６】
一方、中止を拒絶する旨の情報を含んだセル（Ｄｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ；単に、「Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ」と言う場合がある  ）を受信すると、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  の送出を継続する。
また、図１３（ｂ）に示すように、ＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＡｃｔｉｖａｔｅ  Ｒｅｇｕｅｓｔ  Ｃｅｌｌ  を送出して、他のＡＴＭ処理装置ＢからＦｏｒｍａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ（ｉｎｃｏｍｉｎｇ）  を受信して、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  を返信するＰＭ（ＢｔｏＡ）を行なうこともできる。
ここで、他のＡＴＭ処理装置Ｂは、ＡＴＭ処理装置Ａから受信したＡｃｔｉｖａｔｅ  Ｒｅｇｕｅｓｔ  Ｃｅｌｌ  に対して、実施を許可するＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  を送信後にＡＴＭ処理装置Ａ宛のＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  を定期的に生成して送信する。さらに、図１３（ｃ）に示すように、ＡＴＭ処理装置Ａ，Ｂの間でツーウェイ（Ｔｗｏ−Ｗａｙ）  に流通状態を監視することもできる。以下、例として図１３（ａ）に示すＰＭ（ＡｔｏＢ）を前提に説明するが、図１３（ｂ），（ｃ）に示すＰＭ（ＢｔｏＡ，Ｔｗｏ−Ｗａｙ  ）に関しても同一若しくは同様である。
【０１６７】
ところで、ＶＰ／ＶＣ監視を行なう過程において、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００の内部処理状態は、マイコン９５からの設定に従った状態遷移を行なうようになっている。
ここで、図１６は、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００の状態の遷移を示す図であり、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００は、この図１６に示す内部処理状態遷移に従って流通状態の監視を行なうようになっている。
【０１６８】
また、図１４は、上記のＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  Ｃｅｌｌのフォーマット例を示す図であり、この図１４に示すＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  Ｃｅｌｌは、マイコン９５からの設定値を挿入されて生成されるようになっている。また、図１４に示すＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  Ｃｅｌｌ内のＭｅｓｓａｇｅ  ＩＤのフィールドには、下記の表２に示すような用途に応じた値がマイコン９５の設定により挿入されるようになっている。
【０１６９】
【表２】
0003626017.tif 000003
【０１７０】
また、図１４に示すＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  Ｃｅｌｌ内のＤ−ｏ−Ａ（Ｄｉｒｅｃｔｉｏｎ  ｏｆ  Ａｃｔｉｏｎ）のフィールドには、下記の表３に示すような用途に応じた値がマイコン９５の設定により挿入されるようになっている。
【０１７１】
【表３】
0003626017.tif 000004
【０１７２】
さらに、Ｃｏｒｒｅｌａｔｉｏｎ  Ｔａｇ  には、後述するリトライ回数が挿入される、Ｂｌｏｃｋ  Ｓｉｚｅ  Ａ−Ｂ，Ｂ−Ａには、１Ｂｌｏｃｋ（１Ｐ．Ｍ  Ｃｅｌｌ  間）  に送り出すＵｓｅｒ  Ｃｅｌｌ  の個数がマイコン９５からの設定によりコード化して挿入される。
【０１７３】
一方、図１５は、ＰＭセル（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ）  のフォーマット例を示す図であり、マイコン９５からのＡｃｔｉｖａｔｅ要求が受理されモニタリング状態になったときに、そのＡｃｔｉｖａｔｅ要求を受理したＡＴＭ処理装置は、図１５に示すＰＭセルを他のＡＴＭ処理装置へ向けてマイコン９５の設定に応じて出力するようになっている。なお、この図１５に示すＰＭセル内のＴＵＣ０＋１，ＢＥＤＣ０＋１，ＴＵＣ０  等については後述する。
【０１７４】
なお、ＡＴＭ処理装置Ａを主体として説明を進めるが、ＡＴＭ処理装置Ｂも同様の機能を有し、その説明は省略する。
ところで、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００は、上記概説した動作を行なうために、図１７に示すように、ＣＡＭ部３００，ＰＭカウント部４００，ＰＭセル挿入部５００，Ａｃｔ／Ｄａｃｔ受信処理部６００及びタイミング生成部７００をそなえて構成されている
以下、上記の構成別に説明する。
（３−２）ＣＡＭ部の説明
ＣＡＭ部３００は、ＤｏｗｎＳｔｒｅａｍ側から受信したユーザーセル（Ｕｓｅｒ  Ｃｅｌｌ）とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ用のセルと、ＵｐＳｔｒｅａｍ側から受信したＵｓｅｒ  Ｃｅｌｌ  を判別し、受信セル内容の抽出と各種制御信号の生成を行なうものであるとともに、監視データ（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ）及び所定条件の下で制御データ（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ，Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ）  の送出機能をそなえるものである。
【０１７５】
なお、ＣＡＭ部３００は、判別を行なうに際して、ＣＡＭ部３００内に保持する情報を指定して、一致するものがあるか否かを１回のアクセスで検索して、一致するものがあれば、その情報が格納されている位置（例えば、ＲＡＭのアドレス）を出力する連想メモリ（Ｃｏｎｔｅｎｔｓ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）の機能をそなえるものである。
【０１７６】
このため、ＣＡＭ部３００は、図１８及び図２６に示すように、ＰＭ判定部３１０，Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部３２０，Ａｃｔ／Ｄａｃｔ送信処理部３３０をそなえて構成される。
ここで、ＰＭ判定部（判別部）３１０は、他のＡＴＭ処理装置Ｂから受信した８種のＰＭ関連セル［Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ，Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ］  とＤｏｗｎＳｔｒｅａｍ側，ＵｐＳｔｒｅａｍ側のＵｓｅｒ  Ｃｅｌｌ  とを判別情報に基づいて判断し、各種制御信号とセル内容の抽出を行なっている。そして、各種制御信号の１つとして、ＰＭ判定部３１０は、６種のセル内容（Ａｃｔ  Ｒｅｑ／Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ／Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ）  をマイコン９５に通知するようになっている。また、ＰＭ判定部３１０は、例えば、マイコン９５に通知すべきセル内容であるかを自己の内部処理状態に基づいて判別するようになっている。
【０１７７】
このため、ＰＭ判定部３１０は、図１８に示すように、受信したセルの内容の抽出処理を制御するＣＡＭ制御部３１０Ａ，判別に使用するデータが保持されるＣＡＭデータ保持部３１０Ｂ，あるチャンネルに対応する設定データが保持される設定データ保持部３１０Ｃ，ＤＰ−ＲＡＭインタフェース部６０とのインタフェースをとる設定通知制御部３１０Ｄをそなえて構成されている。
【０１７８】
そして、上記のＣＡＭデータ保持部３１０Ｂは、判別情報を保持するものであり、図１８に示すように、ＣＡＭ  ＲＡＭ（シングルポートラム、「ＣＡＭラム」と言う場合がある）３１３，ＣＡＭラム３１３に対する読み出し／書き込みを制御するリード／ライト制御部３１４，ＳＥＬ３１５をそなえて構成されている。
【０１７９】
ここで、ＣＡＭラム（判別情報保持用ＲＡＭ）３１３は、判別情報を保持するもので、ここでは、シングルポートラム（Ｓｉｎｇｌｅ  Ｐｏｒｔ  ＲＡＭ）を用いて構成されている。
なお、各ＳＴＳチャンネル〔ＳＴＳ−３（ｃ）（１５５Ｍｂ／ｓ）〕♯ｉ（ｉ＝１〜４）内でマイコン９５によりエントリ設定されている１０２４チャンネル（ＡＴＭ通信の仮想チャンネル）中の３０チャンネルを対象として保守・運用の管理が行なわれることを前提として、ＣＡＭデータ保持部３１０Ｂにて、計４つのＳＴＳチャンネル♯ｉに含まれる１２０チャンネル分の情報が格納される場合に関して説明をする。
【０１８０】
１２０チャンネル（ＡＴＭ通信）分の判別情報を保持する例として、本ＣＡＭラム３１３は、一つのＳＴＳチャンネル♯ｉに対して２枚のシングルポートラムを用い、この１枚のＣＡＭラム３１３に１５チャンネル分の判別情報を格納するようになっている。
例えば、１  つのＳＴＳチャンネル♯ｉ内の３０チャンネル（０〜２９）の判別情報に対して、２つのＣＡＭラム３１３の一方に１５チャンネル（０〜１４）分の判別情報が保持され、他方のＣＡＭラム３１３には残りの１５チャンネル（１５〜２９）分の判別情報が保持されるようになっている。
【０１８１】
つまり、ＣＡＭデータ保持部３１０Ｂは、４つのＳＴＳチャンネル♯ｉに対応するために、８個のＣＡＭラム３１３をそなえて構成される。
ここで、ＣＡＭラム３１３は、例えば、図１９に示すような、７ビットのアドレスで指定される領域に図２０に示すように判別情報を保持するようになっている。
【０１８２】
また、図１９に示すアドレスは、８個のＣＡＭラム３１３内にチャンネル別にデータを保持する領域を特定するために、２ビット（図１９中「ｄ」と表記の領域）を用いてＳＴＳチャンネル♯ｉの識別し、他の１ビット（図１９中「ｅ」と表記の領域）を用いて一つのＳＴＳチャンネル♯ｉの判別情報が格納される２つのＣＡＭラム３１３を識別し、残りの４ビット（図１９中「ｆ」と表記の領域）を用いて１５チャンネルを識別するようになっている。
【０１８３】
即ち、ＳＴＳチャンネル♯ｉを２ビットで区別するとともに、その１５チャンネルずつに分けてそれぞれ異なるＣＡＭラム３１３に格納されたセル判別用の情報、つまり、２つのＣＡＭラム３１３のいずれのＣＡＭラム３１３に格納されているかを１ビットで区別する他、いずれのチャンネル判別情報かを４ビットで区別するようになっている。このように、各判別情報の格納先が、上記のようなアドレスにより区別されている。
【０１８４】
一方、各ＣＡＭラム３１３に格納されるデータは、図２０に示すように、１６ビット（図２０中「ｇ」と表記の領域）を用いてＶＰＩ／ＶＣＩ，２ビット（図２０中「ｈ」と表記の領域）を用いてＤｉｒｅｃｔｉｏｎ（表３参照），２ビット（図２０中「ｉ」と表記の領域）を用いて区間〔Ｅｎｄ−ｔｏ−Ｅｎｄ（端局間），又はＳｅｇｍｅｎｔ（中継区間）〕，１ビットを（図２０中「ｊ」と表記の領域）を用いて自局要求或いは対局要求，１ビット（図２０中「ｋ」と表記の領域）を用いてＴｗｏ−Ｗａｙ  設定時の方向の識別，  ４ビット（図２０中「ｌ」と表記の領域）を用いて内部処理状態が格納される。
【０１８５】
つまり、上記のＰＭ判定部３１０は、ＣＡＭラム３１３を複数（８つ）そなえ、複数の制御データに対する判別処理をパラレルに行なうように構成されている。
ただし、上記の内部処理状態についての情報は、ＣＡＭ判別部３１１によってコード化されて、ＣＡＭラム３１３に保持されるようになっている。
【０１８６】
ここで、この内部処理状態についての情報を示すコード（内部ＣＯＤＥ）は、監視処理が実施中であるか否かを表すコードを含むようになっており、例えば、図２１に示すように、ＮＯ−ＥＮＴＲＹ〔ＰＭしていない（モニタリング設定されていない）〕やＰＭ実行中等の各内部の状態が、それぞれ４ビットでコード化されており、更に、最上位のビットが“１”であるときがモニタリング状態を示すようになっている他、“０”のときが非モニタリング状態を示す。なお、マイコン９５へは、図２１に示すように、各４ビットの内部処理状態を示すコード（内部ＣＯＤＥ）に対応する３ビットの通知状態を示す通知用のコード（通知ＣＯＤＥ）が送られるようになっている。
【０１８７】
なお、図２１中「０００１，００１０，００１１」のコードが表す状態は、原則として存在しない状態であるが、マイコン設定に忠実に動作させる事でシステム管理を容易にする為にこの様な状態を設けている。
また、図１８に示すＣＡＭ制御部３１０Ａは、受信セル内容の判別と判別に伴う制御を行なうために、この図１８に示すようにＣＡＭ判別部３１１とＣＡＭ判別制御部３１２とをそなえて構成されている。
【０１８８】
ここで、ＣＡＭ判別部３１１は、他のＡＴＭ処理装置Ｂから受信した８種のＰＭ関連セル［Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ，Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ］  とＤｏｗｎＳｔｒｅａｍ側，ＵｐＳｔｒｅａｍ側のＵｓｅｒ  Ｃｅｌｌ  とを判別情報に基づいて判断し、各種制御信号とセル内容の抽出を行なっている。そして、各種制御信号として、ＰＭ判定部３１０は、６種のセル内容（Ａｃｔ  Ｒｅｑ／Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ／Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ）  をマイコン９５に通知や、ＰＭセル挿入部５００（後述）へのＢａｃｋｗａｒｄ  Ｒｅｐｏｔｉｔｎｇ  Ｃｅｌｌ  の折り返し要求，Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  の折り返し要求，Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  の折り返し要求，Ｄｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌの折り返し要求等がある。
【０１８９】
また、ＰＭ判定部３１０は、マイコン９５に通知すべきセル内容であるかを例えば、自己の内部処理状態に基づいて判別するようになっている。抽出した受信セルの内容は、後述のＰＭセルの生成等に用いられる。
また、セル（ＤｏｗｎＳｔｒｅａｍ  受信セル，ＵｐＳｔｒｅａｍ  受信セル）  を受信して判別処理を行なうに際して、ＣＡＭ判別部３１１は、受信セル内容とＣＡＭラム３１３内に格納されている１２０チャンネル分のデータを順に読み出しながら判別を行なうことになる。但し、ここでは、８個のＣＡＭラム３１３から判別情報が１５回づつ読み出すことにより、合計１２０チャンネル分の判別情報を短時間に読み出せるようになっている。
【０１９０】
例えば、図２４に示すように、ＣＡＭ判別部３１１は、セルを受信するとＣＡＭラム３１３の内容を順に読み出しながら判別を行なう（ＵｐＳｔｒｅａｍ，ＤｏｗｎＳｔｒｅａｍ  それぞれ個別に行なう）。８個のＣＡＭラム３１３から１５回ずつ判別情報を読み出し、合計１２０チャンネル（図２４中のｋが１４）分の判別情報と受信した内容を基に、受信セルのチャンネルのＣＡＭラムアドレスを検索する〔連想メモリ（Ｃｏｎｔｅｎｔｓ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ）  として機能する〕。ただし、各ＣＡＭラム３１３には、判別に必要な最低限度の項目しか格納されていないので、ＣＡＭ判別部３１１は、その他の設定情報を判別した情報〔ＣＡＭラムアドレス（図２４中に「検索アドレス」と表記）〕を基に設定ＲＡＭ３１６（後述）及び５秒タイマＲＡＭ３３１（後述）から読み出して、最終判断を行なう。なお、ＣＡＭ判別部３１１は、最終判断後に、受信セルの内容の抽出と各種制御信号を生成する他、判定結果による内部処理状態の変化をＣＡＭラム３１３及び設定ＲＡＭ３１６（後述）に格納する。
【０１９１】
なお、ＣＡＭ判別部３１１は、判別をした結果、マイコン９５へ通知不要且つ他のＡＴＭ処理装置Ｂへ返信要と判断したときは、受信したセルに対する折り返しセルを生成して出力するように、ＰＭセル挿入部５００（後述する折り返しセル生成部５１０）へ、折り返しセルを生成して送出する要求（各種制御信号）を出力するようになっている。
【０１９２】
ここで、ＣＡＭ判別部３１１が、折り返しセルの送出要求をＰＭセル挿入部５００へ出力する場合として、例えば、あるＶＰＩ／ＶＣＩについてＰＭ監視を行っている（Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ  を送出している）  ときに、同一のＶＰＩ／ＶＣＩのＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  （制御データ）を受信したときや、Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を送出後他のＡＴＭ処理装置Ｂから返答を待っているときに、同一ＶＰＩ／ＶＣＩのＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を受信したとき等が該当し、これらの場合、ＣＡＭ判別部３１１は、ＰＭセル挿入部５００（後述）へＡｃｔｉｖａｔｅ  ｄｅｎｉｅｄ  Ｃｅｌｌの折り返し要求を出力する。また、内部処理状態がノーエントリ（設定がされていない）ときに、Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を受信した時もマイコン９５への通知は不要であり、この場合、ＣＡＭ判別部３１１は、ＰＭセル挿入部５００（後述）へＤｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  の折り返し要求を出力する。
【０１９３】
一方、ＣＡＭ制御部３１０Ａ内のＣＡＭ判別制御部３１２は、判別を行なう為のタイミング制御を行なうものである。
次に、図１８に示す設定データ保持部３１０Ｃは、設定データを保持するもので、例えば、設定ＲＡＭ３１６，設定ＲＡＭ３１６に対するリードライト制御を行なうリードライト制御部３１７及びＳＥＬ３１８をそなえて構成される。
【０１９４】
ここで、設定ＲＡＭ（設定データ保持部）３１６は、ＣＡＭラム３１３にて保持される情報が判別に必要な最低限の項目であるため、ＣＡＭ判別部３１１での判別処理に使用されない設定データを保持するものであり、シングルポートラムを用いて構成される。
そして、設定ＲＡＭ３１６のアドレスは、例えば、上記のＣＡＭラム３１３のアドレス（図１９参照）と同じアドレスを用いることができ、この７ビットのアドレスにより指定される領域に、例えば、図２３に示すような、各チャンネルに対応した各種設定データ（図２３中「ｐ」と表記），ブロックサイズカウント（図２３中「ｑ」と表記）及びＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ発生要求（図２３中「ｒ」と表記）が、保持される。
【０１９５】
次に、図１８に示す設定通知制御部３１０Ｄは、マイコン９５からの設定情報を各種データ保持部（ＣＡＭラム３１３，設定ＲＡＭ３１６）に設定したり、ＣＡＭラム３１３に保持されているＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ状態（内部処理状態）等とＲＡＭ３１６に保持されている各種設定データをマイコン９５に通知する機能を有している。
一方、図１８に示すＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部（監視データ送信処理部）３２０は、他のＡＴＭ処理装置Ｂへ向けて出力した制御データ（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  ）に対する応答としてＰＭの実施を許可する応答データ（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  ）を受信すると、他のＡＴＭ処理装置Ｂ宛のＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  （Ｏｕｔｇｏｉｎｇ：図１３（ａ）参照）を定期的に生成して送信するものである。一方、他のＡＴＭ処理装置Ｂから受信した制御データ（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  ）に対して、ＰＭの実施を許可する応答データ（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  ）を送信後に他のＡＴＭ処理装置Ｂ宛のＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  （Ｉｎｃｏｍｉｎｇ：図１３（ｂ）参照）を定期的に生成して送信するものでもある。以下、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  （Ｏｕｔｇｏｉｎｇ）が送信される場合を前提に説明をする。
【０１９６】
このＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部３２０は、ＣＡＭ制御部３１０Ａで判別されたＵｐＳｔｒｅａｍ側のＵｓｅｒ  Ｃｅｌｌ  のカウントを行なっており、カウント数が設定値を超えるとＣＡＭデータ保持部３１０Ｂ，設定データ保持部３１０Ｃ及びＰＭカウント部４００（後述）からのＦｏｒ  Ｍｏｎ  内容データを基にＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  を生成し、ＵｐＳセル挿入部８０へ発生要求を行なうものである。
【０１９７】
このため、Ｆｏｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  送出処理部３２０は、図１８に示すように、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１，Ｆｍセル生成部３２２及びＦｍ発生制御カウンタ部３２３をそなえて構成されている。
ここで、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１は、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ発生の間隔を決定する為にＵｐＳｔｒｅａｍ側の受信Ｕｓｅｒ  Ｃｅｌｌ  の個数のカウントを行なうもので、具体的には、図２５（ａ）に示すように、ＵｐＳｔｒｅａｍ側でセルが受信されてＵｓｅｒ  Ｃｅｌｌ  と判別された旨の情報をＣＡＭ判別部３１１から受信し、その受信したＵｓｅｒ  Ｃｅｌｌ  が対象とするチャンネルの内部処理状態がＭｏｎｉｔｏｒｉｎｇ中であれば、設定ＲＡＭ３１６の対応するアドレスのブロックサイズのカウントアップを行なうようになっており、図２５（ａ）に示す「α」と表記するタイミングでは、ブロックサイズカウント（ＣＮＴ）  が、１つカウントアップされている。なお、このカウントアップ処理が進んで行き、カウント値が最大値に達したとき、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１は、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生要求〔アクティブ＝１（図２５（ａ）中「Ｒｅｑ＝１」と表記）〕を設定ＲＡＭ３１６（図２３参照）に格納するようになっている（図２５（ａ）中に「β」と表記しているタイミング）。
【０１９８】
また、Ｆｍセル生成部３２２は、Ｕｓｅｒ  Ｃｅｌｌ  カウント数からＦｏｒ  Ｍｏｎ  Ｃｅｌｌ発生を検出しセル生成を行なうものであり、Ｆｍ発生制御カウンタ部３２３は、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１におけるカウント及びＦｍセル生成部３２２にてセルを発生するタイミングの制御とセル発生要求を行なうもので、例えば、図２５（ｂ）に示すように、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ発生検索においては、Ｍｏｎｉｔｏｒｉｎｇ中で且つＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生要求ビットがアクティブ〔図２５（ｂ）中に「Ｒｅｑ＝１」と表記〕であるチャンネルをサーチし、該当チャンネルを検出するとＦｍ発生要求を出力し、ＵｐＳセル挿入部８０からＦｍ発生許可信号が返ってくると、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌの送出を行なうようになっている。
【０１９９】
なお、このＦｍ発生制御カウンタ部３２３は、ＵｐＳセル挿入部８０からＦｍ発生許可信号が返ってくると、設定ＲＡＭ３１６のカウント及び発生要求ビットのクリアを行なうようにもなっている（図２５（ｂ）中「ＣＮＴ＝＞０，Ｒｅｑ＝＞０」と表記）。更に、Ｆｍセル発生部３２２にてＵｐＳセル挿入部８０からＦｍ発生許可信号が返ってきたことにより受信したＦｏｒ−Ｍｏｎ  内容データを基に生成されたＦｍセル（Ｆｍ  発生データ）  は、ＵｐＳセル挿入部８０を通じてＰＭ対象の他のＡＴＭ処理装置Ｂへ送出されるようになっている。
【０２００】
なお、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ発生検索において行なわれるＣＡＭラム３１３及び設定ＲＡＭ３１６へのリード／ライトアクセスは、図２２，図５３及び図５４に示すように同一タイムシーケンスで行なわれるようになっている。
さらに、上記のＡｃｔ／Ｄａｃｔ送信処理部（制御データ生成処理部）３３０は、マイコン９５からの指示に応じて監視処理の実施を制御するための制御データとしてＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を生成するもので、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出後、５秒以内に送出したＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  に対応するＡｃｔ／Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  を受信したかしないかを検出する為のタイマ機能や、受信しなかった場合のＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  再送信機能をもそなえている。なお、Ａｃｔ／Ｄａｃｔ送信処理部３３０は、マイコン９５の設定に応じてチャンネル単位でＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を送出できる。
【０２０１】
このため、Ａｃｔ／Ｄａｃｔ送信処理部３３０は、図２６に示すように、５秒タイマデータ保持部３３０Ａ，タイマカウント部３３０Ｂ，５秒タイマ更新制御部３３２，Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，Ａｃｔ／Ｄａｃｔセル生成部３３４をそなえて構成されている。
ここで、５秒タイマデータ保持部３３０Ａは、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出後の経過時間を示すカウント値を保持するものであり、カウント値を格納するシングルポートラムにより構成された５秒タイマＲＡＭ（第１タイマ用ＲＡＭ）３３１，この５秒タイマＲＡＭ３３１に対する書き込み／読み出しを制御するリード／ライト制御部３３７を用いて構成される。
【０２０２】
具体的には、シングルポートラム（５秒タイマＲＡＭ）３３１は、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出後の経過時間（５秒カウント）を保持するものであるとともに、経過時間とともに再送信回数（リトライ数カウント）を保持するようにもなっている。なお、再送信回数とは、再度データを送信する為に、現処理時点における送信回数を示す旨の情報であり、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  のリトライによる再送信は、マイコン９５の設定による範囲内にて行なわれるようになっており、例えば、リトライの回数が、マイコン設定により３回と設定されている場合には、最初の送出をも含めてＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  が３回送出される。
【０２０３】
また、各チャンネル毎にカウントを行なう為に、シングルポートラム３３１にて各チャンネル毎にカウント値を保持するようになっており、シングルポートラム３３１は、所定周期でタイマカウント値が書き込み／読み出され、例えば、前記した図１９に示すＣＡＭラム３１３のアドレスと同じアドレスを用いて、図２７に示すようなタイマカウント値（５秒カウント）を５ビット（図２７中「ｓ」と表記）を用いて保持する他、再送信回数（リトライ数カウント）を３ビット（図２７中「ｔ」と表記）を用いて保持する。
【０２０４】
また、タイマカウント部３３０Ｂは、このシングルポートラム３３１に格納されるカウント値の更新制御を行なうもので、図２６に示すように、タイマ値更新部３３５，リトライ値更新部３３６を有して構成されている。
ここで、タイマ値更新部３３５は、シングルポートラム３３１に格納される５秒カウント値とＣＡＭラム３１３から読み出した内部処理状態についての情報に基づき、シングルポートラム３３１に格納される５秒カウント値を更新するもので、具体的には、タイマ値更新部３３５は、内部処理状態がＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中（ＷＡＩＴ）  でなければカウントアップを行なわず、一方で待ち受け中であるならばカウントアップを行なうようになっている。
【０２０５】
更に、リトライ値更新部３３６は、ＣＡＭラム３１３，５秒タイマＲＡＭ３３１からの情報に基づき、５秒タイマＲＡＭ３３１に格納されるマイコン設定（リトライ設定）の再送信回数であるリトライ数カウントを更新（カウントアップ）するもので、カウントアップしたリトライ数カウントがマイコン設定値になっても、送出したＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  に対する返答（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｅｍｅｄ  Ｃｅｌｌ又はＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ）がないときは、内部処理状態をタイムアウト状態に更新するようＣＡＭラム３１３に通知（内部状態更新）するようになっており、次のマイコン９５からの設定を待つようになる。
【０２０６】
また、リトライ値更新部３３６は、タイマ値更新部３３５から５秒カウントが最大値になり５秒経過した旨を受けると、内部処理状態をＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出要求中に遷移させ、このＣＡＭラム３１３に保持される内部処理状態の情報（再度のＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  要求中）は、後述するＡｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３が検出して、Ａｃｔ／Ｄａｃｔ発生要求等をＰＭセル挿入部５００へ送出等を行なうこともできる。
【０２０７】
更に、５秒タイマ更新制御部３３２は、タイマ信号を起に、５秒タイマＲＡＭ３３１に保持されている情報の書き込みや読み出しのタイミングを制御するもので、ＣＡＭラム３１３に対して内部処理状態等のリード要求（ＣＡＭリード・ライト要求）を出力するようにもなっている。
上記の記載により、５秒タイマデータ保持部３３０Ａ，タイマカウント部３３０Ｂは、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出に対する応答として監視処理の実施を許可／拒絶するＡｃｔ／Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  が５秒以内に受信されるか否かを監視する第１タイマカウント部として機能する他、ＰＭ処理の実施を許可／拒絶する応答データ（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ／Ｄｅｎｉｅｄ  Ｃｅｌｌ，Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ／Ｄｅｎｉｅｄ  Ｃｅｌｌ）が５秒以内に受信されなかったときに上記Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  の再生成処理（再送信処理）の機能をそなえる。
【０２０８】
また、Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３は、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を発生するタイミングを制御するもので、例えば、内部処理状態を基に、ＰＭセル挿入部５００へＡｃｔ／Ｄａｃｔ発生要求を出力し、Ａｃｔ／Ｄａｃｔ発生許可信号が返ってくると、ＣＡＭラム３１３の内部処理状態をＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中に遷移させるようになっているとともに、設定ＲＡＭ３１６に対して発生セル内容のリード要求を出力するようになっている。
【０２０９】
そして、Ａｃｔ／Ｄａｃｔセル生成部３３４は、上記Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３の設定ＲＡＭ３１６へ出力した発生セル内容リード要求により読み出された発生セル内容を用いて発生セルを生成するものである。
なお、上記Ａｃｔ／Ｄａｃｔセル発生側では、ＣＡＭラム３１３，設定ＲＡＭ３１６及び５秒タイマＲＡＭ３３１からデータを読み出し、内部処理状態がＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  要求中のチャンネルでなければ次のチャンネルの検索に移行するようになっている。
【０２１０】
例えば、Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３は、ＣＡＭラム３１３へ出力したＣＡＭリード・ライト要求に対して読み出したチャンネルの内部処理状態がＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  要求中でなければ、他のチャンネルの内部処理状態を読み出しの処理に移って他のチャンネルの検索処理に移行するようになっている。
ここで、図２８は、Ａｃｔ／Ｄａｃｔ送信処理部３３０の処理を説明するためのタイムチャートであり、この図２８に示すように、タイマ信号を起に、５秒カウントのカウントアップが行われ、具体的には、タイマ値更新部３３５は、各チャンネル毎にカウントを行ない、ＣＡＭラム３１３，５秒タイマＲＡＭ３３１から内部処理状態の情報と５秒カウントの情報を読み出すようになっている。そして、タイマ値更新部３３５は、内部処理状態がＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中でない（図中に「ｎｏ  ｗａｉｔ」と表示）ならば５秒カウントのカウントアップを行なわず（図２８に「α１」と表記しているタイミング）、Ａｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中（図中に「ｗａｉｔ」と表示）ならば、カウントアップ（カウント値ＸをＸ＋１）を行なう（図２８に「β１」と表記しているタイミング）。さらに、リトライ値更新部３３６は、Ａｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中で５秒カウント値が最大値であるならば内部処理状態を更新するようにＣＡＭラム３１３に伝え、ＣＡＭラム３１３は、対応するアドレスの領域中の内部処理状態をＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出要求中に遷移させる（図２８に「γ１」と表記しているタイミング）。
【０２１１】
他方、Ａｃｔ／Ｄａｃｔ発生検索側（Ａｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３，Ａｃｔ／  Ｄａｃｔ  セル生成部３３４）では、Ａｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３は、ＣＡＭラム３１３及び５秒タイマＲＡＭ３３１からデータを読み出し、内部処理状態がＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ送出要求中でない（図中に「ｎｏ  ｒｅｑ」と表示）ならば次のチャンネルの検索に移り（図２８中に「Ａ１」と表記するタイミング）、内部処理状態がＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ送出要求中（図中に「ｒｅｑ  」と表示）であれば、Ａｃｔ／  Ｄａｃｔ  発生要求をＰＭセル挿入部５００へ出力するようになっている（図２８中に「Ｂ１」と表記するタイミング）。そして、ＰＭセル挿入部５００よりＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ発生許可信号が帰ってくると、Ａｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３は、内部処理状態をＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中に遷移させて、リトライ値更新部３３６がリトライ数カウントをカウントアップし、Ａｃｔ／  Ｄａｃｔ  セル生成部３３４が、Ａｃｔ／  Ｄａｃｔ  発生データの送出を行なう（図２８中に「Ｃ１」と表記するタイミング）ようになっている。
【０２１２】
なお、Ａｃｔ／Ｄａｃｔ発生検索において行われるＣＡＭラム３１３，設定ＲＡＭ３１６及び５秒タイマＲＡＭ３３１へのリードライトは、図２２，図５３及び図５４に示すように同一タイムシーケンスで行われるようになっている。
上述のごとく構成されたＣＡＭ部３００では、ＰＭ判定部３１０でＤｏｗｎＳｔｒｅａｍ側から受信したユーザーセル（Ｕｓｅｒ  Ｃｅｌｌ）とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ用のセルとＵｐＳｔｒｅａｍ側から受信したＵｓｅｒ  Ｃｅｌｌ  とを判別情報に基づいて判断し、受信セル内容の抽出と各種制御信号の生成を行なう。
【０２１３】
ここで、セル（ＤｏｗｎＳｔｒｅａｍ  受信セル，ＵｐＳｔｒｅａｍ  受信セル）  を受信して判別処理を行なうに際して、ＣＡＭ判別部３１１は、受信セル内容とＣＡＭラム３１３内に格納されている１２０チャンネル分のデータを順に読み出しながら判別を行ない、図２４に示すように、ＣＡＭ判別部３１１は、８個のＣＡＭラム３１３から１５回ずつ判別情報を読み出し、合計１２０チャンネル（図２４中ｋが１４）分の判別情報から適切なＣＡＭラムアドレスを検索する。ただし、各ＣＡＭラム３１３には、判別に必要な最低限度の項目しか格納されていないので、ＣＡＭ判別部３１１は、その他の設定情報を判別した情報（検索アドレス）を基に設定ＲＡＭ３１６及び５秒タイマＲＡＭ３３１から読み出して、最終判断を行なう。なお、ＣＡＭ判別部３１１は、最終判断後に、受信セルの内容の抽出と各種制御信号を生成する他、判定結果による内部処理状態の変化をＣＡＭラム３１３及び設定ＲＡＭ３１６に格納する。
【０２１４】
また、ＣＡＭ部３００では、マイコン９５からＰＭ実行の指示を検出すると、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部３２０は、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  （監視データ）の送出を行ない、このＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部３２０では、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１が、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ発生の間隔を決定する為にＵｐＳｔｒｅａｍ側の受信Ｕｓｅｒ  Ｃｅｌｌ  の個数のカウントを行ない、具体的には、図２５（ａ）に示すように、ＵｐＳｔｒｅａｍ側でセルが受信されてＵｓｅｒ  Ｃｅｌｌ  と判別された旨の情報をＣＡＭ判別部３１１から受信し、その受信したＵｓｅｒ  Ｃｅｌｌ  が対象とするチャンネルの内部処理状態がＭｏｎｉｔｏｒｉｎｇ中であれば、設定ＲＡＭ３１６の対応するアドレスのブロックサイズのカウントアップを行なうＣＡＭ制御部３１０Ａで判別されたＵｐＳｔｒｅａｍ側のＵｓｅｒ  Ｃｅｌｌ  のカウントを行ない、図２５（ａ）に示す「α」と表記するタイミングでは、ブロックサイズカウント（ＣＮＴ）  が、１つカウントアップされている。
【０２１５】
そして、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１は、カウント数が設定値を超えるとＣＡＭデータ保持部３１０Ｂ，設定データ保持部３１０Ｃ及びＰＭカウント部４００（後述）からのＦｏｒ  Ｍｏｎ  内容データを基にＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  を生成し、ＵｐＳセル挿入部８０に対してそのセルについての発生要求を行ない、図２５（ａ）中に「β」と表記しているタイミングでは、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生要求〔アクティブ＝１（図２５（ａ）中「Ｒｅｑ＝１」と表記）〕を設定ＲＡＭ３１６（図２３参照）に格納する。
【０２１６】
また、Ｆｍセル生成部３２２は、Ｕｓｅｒ  Ｃｅｌｌ  カウント数からＦｏｒ  Ｍｏｎ  Ｃｅｌｌ発生を検出しセル生成を行ない、Ｆｍ発生制御カウンタ部３２３は、Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部３２１におけるカウント及びＦｍセル生成部３２２にてセルを発生するタイミングの制御とセル発生要求を行なう。
ここで、例えば、図２５（ｂ）に示すように、Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ発生検索においては、Ｆｍ発生制御カウンタ部３２３は、Ｍｏｎｉｔｏｒｉｎｇ中で且つＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生要求ビットがアクティブ〔図２５（ｂ）中に「Ｒｅｑ＝１」と表記〕であるチャンネルをサーチし、該当チャンネルを検出するとＦｍ発生要求を出力し、Ｆｍセル生成部３２２は、ＵｐＳセル挿入部８０からＦｍ発生許可信号が返ってくると、Ｆｍ発生データの出力を行なう。このＦｍセル（Ｆｍ  発生データ）  は、ＵｐＳセル挿入部８０を通じてＰＭ対象の他のＡＴＭ処理装置Ｂへ送出されるようになっている。
【０２１７】
また、このＦｍ発生制御カウンタ部３２３は、ＵｐＳセル挿入部８０よりＦｍ発生許可信号が返ってくると、設定ＲＡＭ３１６のカウント及び発生要求ビットのクリアを行なう（図２５（ｂ）中「ＣＮＴ＝＞０，Ｒｅｑ＝＞０」と表記）。
並びに、ＣＡＭ部３００のＡｃｔ／Ｄａｃｔ送信処理部３３０では、マイコン９５からの指示に応じてＰＭ処理の実施を制御するための制御データとしてＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を生成し、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出後、５秒以内に送出したＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  に対応するＡｃｔ／Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  を受信したかしないかを検出する為の経過時間を保持するとともに、受信しなかった場合のＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  再送信も行なう。
【０２１８】
すなわち、タイマ値更新部３３５が、シングルポートラム３３１に格納される５秒カウント値とＣＡＭラム３１３から読み出した内部処理状態についての情報に基づき、シングルポートラム３３１に格納される５秒カウント値を更新し具体的には、タイマ値更新部３３５は、内部処理状態がＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中（ＷＡＩＴ）  でなければカウントアップを行なわず、一方で待ち受け中であるならばカウントアップを行なう。
【０２１９】
一方、リトライ値更新部３３６が、ＣＡＭラム３１３，５秒タイマＲＡＭ３３１からの情報に基づき、５秒タイマＲＡＭ３３１に格納されるマイコン設定（リトライ設定）の再送信回数であるリトライ数カウントを更新（カウントアップ）し、カウントアップしたリトライ数カウントがマイコン設定値になっても、送出したＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  に対する返答（Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｅｍｅｄ／Ｄｅｎｉｅｄ  Ｃｅｌｌ，Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ／Ｄｅｎｉｅｄ  Ｃｅｌｌ）  がないときは、内部処理状態をタイムアウト状態に更新するようＣＡＭラム３１３に通知（内部状態更新）し、次のマイコン９５からの設定を待つようになる。また、リトライ値更新部３３６は、タイマ値更新部３３５から５秒カウントが最大値になり５秒経過した旨を受けると、内部処理状態をＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出要求中に遷移させる。
【０２２０】
他方、Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３は、Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を発生するタイミングを制御し、例えば、内部処理状態を基に、ＰＭセル挿入部５００へＡｃｔ／Ｄａｃｔ発生要求を出力し、Ａｃｔ／Ｄａｃｔ発生許可信号が帰ってくると、ＣＡＭラム３１３の内部処理状態をＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中に遷移させるとともに、設定ＲＡＭ３１６に対して発生セル内容のリード要求を出力する。
【０２２１】
ここで、図２８に示すように、タイマ信号を起に、５秒カウントのカウントアップが行われ、具体的には、タイマ値更新部３３５は、各チャンネル毎にカウントを行ない、ＣＡＭラム３１３，５秒タイマＲＡＭ３３１から内部処理状態の情報と５秒カウントの情報を読み出す。
そして、タイマ値更新部３３５は、内部処理状態がＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中でない（図中に「ｎｏ  ｗａｉｔ」と表示）ならば５秒カウントのカウントアップを行なわず（図２８に「α１」と表記しているタイミング）、Ａｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中（図中に「ｗａｉｔ」と表示）ならば、カウントアップ（カウント値ＸをＸ＋１）を行なう（図２８に「β１」と表記しているタイミング）。
【０２２２】
さらに、リトライ値更新部３３６は、Ａｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中で５秒カウント値が最大値であるならば内部処理状態を更新するようにＣＡＭラム３１３に伝え、ＣＡＭラム３１３は、対応するアドレスの領域中の内部処理状態をＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出要求中に遷移させる（図２８に「γ１」と表記しているタイミング）。
【０２２３】
他方、Ａｃｔ／Ｄａｃｔ発生検索に際してＡｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３は、ＣＡＭラム３１３及び５秒タイマＲＡＭ３３１からデータを読み出し、内部処理状態がＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ送出要求中でない（図中に「ｎｏ  ｒｅｑ」と表示）ならば次のチャンネルの検索に移り（図２８中に「Ａ１」と表記するタイミング）、内部処理状態がＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ送出要求中（図中に「ｒｅｑ  」と表示）であれば、Ａｃｔ／  Ｄａｃｔ  発生要求をＰＭセル挿入部５００へ出力する（図２８中に「Ｂ１」と表記するタイミング）。
【０２２４】
そして、ＰＭセル挿入部５００よりＡｃｔ／  Ｄａｃｔ  Ｃｅｌｌ発生許可信号が帰ってくると、Ａｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３は、内部処理状態をＡｃｔ／Ｄａｃｔ返信Ｃｅｌｌ待ち受け中に遷移させて、リトライ値更新部３３６がリトライ数カウントをカウントアップし、Ａｃｔ／  Ｄａｃｔ  セル生成部３３４が、Ａｃｔ／  Ｄａｃｔ  発生データの送出を行なう（図２８中に「Ｃ１」と表記するタイミング）。
【０２２５】
なお、Ａｃｔ／  Ｄａｃｔ  セル発生制御カウンタ部３３３が図２８に「γ１」と表記しているタイミングで更新した内部処理状態（Ａｃｔ／Ｄａｃｔ  Ｃｅｌｌ  送出要求中）を検出することで、Ａｃｔ／  Ｄａｃｔ  セルの再送信処理が行なわれる。
このように、本発明のＣＡＭ部３００によれば、１２０チャンネル分の判別情報をＣＡＭラム３１３に保持することで、回路規模を削減することもできる利点があり、また、ＣＡＭラム３１３を８枚そなえて各ＣＡＭラム３１３からパラレルに判別情報を読み出して判別処理を行なうことで、処理を迅速に行なえる。
【０２２６】
また、判別処理に使用されない設定データを設定ＲＡＭ３１６に保持することで、動作頻度の高いＣＡＭラム３１３のサイズを最小限に押さえて消費電力の削減にも貢献できる。
また、ＰＭ処理において、内部処理状態をコード化することで、管理し易くなり、異常事態の発生を検出し易く、早期に復旧を行なえる。
【０２２７】
また、内部処理状態を単にコード化するばかりかそれぞれのビットに意味を持たせる事で、コードを参照して動作する所をより単純な回路として構成できるため、回路規模を削減できるとともに、消費電力の削減にも貢献できる。
また、ＣＡＭ判別部３１１が、受信した制御データとしてＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  等がマイコン９５にて通知すべきデータであるか否かを、少なくとも自己の内部処理状態についての情報に基づいて判別するので、暴走を未然に防止できる。
【０２２８】
また、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生において、発生要求条件に従った発生要求を出す側と、その発生要求を検索したセルの発生を行なう側を分離し、それぞれ独立して動作させる事により、単純な回路として構成することができると同時に、込み入ったＲＡＭのタイムシーケンスの中で効率よく処理を行なうことができるとともに、効率良いＲＡＭへのアクセスにより消費電力を削減もできる。
【０２２９】
また、Ａｃｔ／Ｄａｃｔ送信処理部３３０が、ＣＡＭ判別部３１１における内部処理状態についての情報に基づいて制御データとしてＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  等の生成を行なうので、個別に内部処理状態の監視を行なわずにＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  等を生成することによっても、回路規模の削減及び消費電力の削減をも達成できる。
【０２３０】
更に、５秒タイマＲＡＭ３３１を用いて、リトライ数カウントと５秒カウントとを併せて保持するようになっていることでも、回路規模を削減することもできる。
（３−３）Ａｃｔ／Ｄａｃｔ受信処理部の説明
次に、図１７に示すＡｃｔ／Ｄａｃｔ受信処理部６００は、ＰＭ判定部３１０にて通知要と判別されたセル内容［Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ）をマイコン９５へ通知し、通知に対するマイコン９５からの指示に応じた応答データ（Ａｃｔ  Ｃｏｎｆ  ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ）を生成して発生要求を行なうものである。
【０２３１】
さらに、Ａｃｔ／Ｄａｃｔ受信処理部６００は、Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ内容をマイコン９５に通知後、２秒以内にマイコン９５から応答がない場合に、Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  の送出要求を行なうようになっている。
このため、Ａｃｔ／Ｄａｃｔ受信処理部６００は、図２９に示すように、要求データ保持部６１０，通知データ保持部６２０，要求通知制御部６３０及び要求セル発生部６４０をそなえて構成されている。
【０２３２】
ここで、要求データ保持部（指示内容保持部）６１０は、マイコン９５からの各種セル送出要求情報（要求設定のデータ）を保持するものであり、ここでは、マイコン９５からの各種セル送出要求情報が、シングルポートラム（以下、「要求保持ＲＡＭ」とも言う）  ６１１内で各チャンネル毎に格納されるようになっている。なお、要求保持ＲＡＭ６１１に対する情報の読み出し／書き込み制御はリード／ライト制御部６１２によって行なわれ、リード／ライト制御部６１２は、要求通知制御部６３０からのアドレス，制御信号と要求セル発生部６４０からのリード用アドレス及び制御信号との調整を行なうようになっている。
【０２３３】
具体的には、この要求保持ＲＡＭ６１１には、各ＳＴＳチャンネル♯ｉの各チャンネルに対する各種セル送出要求に関する情報が格納されるようになっており、ここで一つのチャンネルに対するセル送出要求が格納された後に、他のチャンネルに対するセル送出要求が格納されるようになっており、本実施形態では、全部で１２０チャンネル分のセル送出要求が要求保持ＲＡＭ６１１に格納されるようになっている。
【０２３４】
但し、マイコン９５からセル送出要求の情報が送られてこないチャンネルについては、ＶＰＩ／ＶＣＩの情報を書き込むべき領域全てに”０”  が書き込まれるようになっており、つまり、この要求保持ＲＡＭ６１１は、マイコン９５からの新規の指示有無をマイコン９５からの指示内容の一部であるＶＰＩ／ＶＣＩを用いて表示した情報（ＶＰＩ／ＶＣＩ＝０）を保持しうるように構成されている。
【０２３５】
また、このセル送出要求の情報は、情報量が多いため、図３１に示すように１チャンネル分の情報に２アドレスを用いるようになっている。
ここで、図３０は、要求保持ＲＡＭ（シングルポートラム）６１１のアドレス構成例を示す図であり、この図３０に示すように、要求保持ＲＡＭ６１１のアドレスは、上記の２アドレスを区別するためのビット（図３０中「ｕ１」と表記）と、１２０チャンネルを区別するため７ビット（図３０中「ｕ２」と表記）との計８ビットの構成になっている。
【０２３６】
一方、図３１は、要求保持ＲＡＭ（シングルポートラム）６１１のデータ構成例を示す図であり、シングルポートラム６１１の所定の領域にマイコン９５からのセル送出要求の情報が保持される。ここで、要求情報として、ＶＰＩ／ＶＣＩの情報が１６ビット（図３１中「ｖ１」と表記），ＣＬＰの情報が１（図３１中「ｖ２」と表記），Ｅｎｄ−ｔｏ−Ｅｎｄ／Ｓｅｇｍｅｎｔの情報が２ビット（図３１中「ｖ３」と表記），Ｍｅｓｓａｇｅ  ＩＤの情報が３ビット（図３１中「ｖ４」と表記），Ｄｉｒｅｃｔｉｏｎ  の情報が２ビット（図３１中「ｖ５」と表記），Ｃｏｒｒｅａｒａｔｉｏｎ  Ｔａｇの情報が８ビット（図３１中「ｖ６」と表記），Ｂｌｏｃｋ  Ｓｉｚｅの情報が２ビット（図３１中「ｖ７」と表記）ずつシングルポート６１１の所定の領域に各チャンネル毎のデータが保持される。
【０２３７】
次に、上記の要求セル発生部６４０は要求データ保持部６１０内の情報から、マイコンからのセル送出要求に対応したセルを生成し発生要求を行なうもので、マイコン９５からの要求データの書き込み（１２０チャンネル分）が終了後、発生スタート信号を起に、セル発生を行なうようになっている。
このため、要求セル発生部６４０は、図２９に示すように、ＶＰＩ／ＶＣＩチェック部６４１，セル生成部６４２及びカウンタ６４３を用いて構成されている。
【０２３８】
ここで、ＶＰＩ／ＶＣＩチェック部６４１は、各チャンネル別に要求保持ＲＡＭ（シングルポートラム）６１１から読み出したセル送出要求の情報からＶＰＩ／ＶＣＩの領域の情報が全て”０”  であるか否かを判定して、セルの発生要求を出力するものである。
具体的に、このＶＰＩ／ＶＣＩチェック部６４１は、読み出した発生要求情報からＶＰＩ／ＶＣＩの領域の情報が全て”０”  であれば、マイコン９５からの新規の要求設定データ（セル送出要求）ではないと判定して他のチャンネルの発生要求情報を読み出す一方、読み出した発生要求情報からＶＰＩ／ＶＣＩの領域の情報が全て”０”  でなければ、マイコン９５からの新規のセル発生要求であると判定してＰＭセル挿入部５００に対して、セル（Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ）発生要求を出力し、この要求に対する応答として発生許可信号がカウンタ６４３に返ってくるとセル生成部６４２から発生セルのデータをＰＭセル挿入部５００に送出した後、次のチャンネルについての発生要求の検索に移るようになっている。
【０２３９】
次に、上記の通知データ保持部（通知内容保持部）６２０は、図２９に示すように、他のＡＴＭ処理装置Ｂから受信したセル内容［Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ（制御データ），Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ］を保持するものであり、シングルポートラム（以下、「通知保持ＲＡＭ」とも言う）  ６２１と、シングルポートラム６２１に対する読み出し／書き込み制御を行なうリード／ライト制御部６２２とを用いて構成されている。
【０２４０】
ここで、マイコン９５へ通知する情報も、通知データも情報量が多いため図３２に示すように１チャンネル分の情報に２アドレスの領域を用いるようになっている。
また、通知保持ＲＡＭ６２１にも前記要求保持ＲＡＭ６１１について図３０に示すアドレスが同様に用いられ、上記の２アドレスを区別するためのビット（図３０中「ｕ１」と表記）と、１２０チャンネルを区別するため７ビット（図３０中「ｕ２」と表記）との計８ビットを用いて通知保持ＲＡＭ６２１のアドレスは構成される。
【０２４１】
ここで、図３２は、通知保持ＲＡＭ６２１のデータ構成例を示す図であり、この図３２に示すように、本実施形態の通知保持ＲＡＭ６２１は、各チャンネル毎にマイコン９５への通知データとして、１６ビット（図３２中「ｗ１」と表記）を用いてＶＰＩ／ＶＣＩ，２ビット（図３２中「ｗ２」と表記）を用いて状態通知の情報，１ビット（図３２中「ｗ３」と表記）を用いてＷＲビット，３ビット（図３２中「ｗ４」と表記）を用いてＭｅｓｓａｇｅ  ＩＤ，  ２ビット（図３２中「ｗ５」と表記）を用いてＤｉｒｅｃｔｉｏｎ，８ビット（図３２中「ｗ６」と表記）を用いてＣｏｒｒｅｒａｔｉｏｎ  Ｔａｇ  ，２ビット（図３２中「ｗ７」と表記）を用いてＢｌｏｃｋ  Ｓｉｚｅ，  ２ビット（図３２中「ｗ８」と表記）を用いてＥｎｄ−ｔｏ−Ｅｎｄ／Ｓｅｇｍｅｎｔの情報，１ビット（図３２中「ｗ９」と表記）を用いてＣＬＰの情報をそれぞれ保持できるようになっている。
【０２４２】
なお、この通知保持ＲＡＭ６２１に格納されている受信セルの情報は、要求保持ＲＡＭ６１１に１２０チャンネル分の要求設定データが全て格納された後に、リード／ライト制御部６２２によって読み出されるようになっており、例えば、５００ｍ秒毎〔１回（１２０ｃｈ）／５００ｍ秒〕にマイコン９５に通知するようになっている。また、この通知保持ＲＡＭ６２１からマイコン９５への受信セル情報の読み出しタイミング及びリード用アドレスは、要求通知制御部６３０にて生成されるようになっており、リード／ライト制御部６２２は、要求通知制御部６３０からのアドレス及び制御信号と通知内容ライト用／リード用アドレス及び制御信号との調整を行なっている。
【０２４３】
さらに、要求通知制御部６３０は、マイコン９５からのリード要求に対してリード用アドレス等を生成するようになっている。また、通知保持ＲＡＭ６２１から読み出されたデータは、マイコン９５に通知する前に要求通知制御部６３０にてマイコン通知用のデータに変換されるようになっている。
ところで、上記の通知保持ＲＡＭ６２１に保持されるＷＲビットは、マイコン９５への新規通知内容の有無を表すコードで、このＷＲビットにより、そのチャンネルについての通知データが新規のデータであるか否かをマイコン９５に知らせることができるようになっている。例えば、内容（η）のセルをマイコン９５に通知した次の５００ｍ秒周期内で同じ内容（η）のセルを受信したときには、ＷＲビット“１”として通知するが、何も受信しなければ、内容（η），ＷＲビット“０”としてマイコン９５に通知する。ＷＲビット“１”の通知内容は、マイコン９５へ通知後、ＷＲビット“０”に書き換えられるようになっている。
【０２４４】
さらに、上記の要求通知制御部６３０は、各データ保持部６１０，６２０のデータ保持形式とマイコン９５のレジスタ構成との違いを変換するインタフェース機能を有するものであり、マイコン９５から要求通知要求（書き込み；ライト）がくると要求情報（各種セル送出要求）の要求保持ＲＡＭ６１１上へのデータ構成への変換と、通知保持ＲＡＭ６２１からマイコン９５へのデータ構成の変換と、要求データ保持部６１０に要求情報を書き込むライト用及び通知データ保持部６２０からマイコン通知のために読み出すリード用のアドレス及びタイミング信号（制御信号）の生成とを行なうものである。
【０２４５】
このため、要求通知制御部６３０は、その要部に着目すると、図２９に示すように、少なくとも要求情報のデータ構成を変換する並び換え部６３１とライト用及びリード用のアドレス及びタイミング信号を生成する制御部６３２とをそなえて構成される。ただし、この要求通知制御部６３０は、マイコン９５から新たな要求設定が送られてこないときには、ＶＰＩ／ＶＣＩの情報を書き込むために割り当てられる領域全てに”０”  を書き込むようにリード／ライト制御部６１２を通じて要求保持ＲＡＭ６１１に対する書き込みを制御するようになっている。
【０２４６】
ここで、図３３は、Ａｃｔ／Ｄａｃｔ受信処理部６００によるマイコン９５からの設定情報の保持とマイコン９５へ受信したセルの内容を通知する動作を説明するためのタイムチャートであり、この図３３に示すように、要求通知制御部６３０は、マイコン９５から要求通知要求がくると、要求保持ＲＡＭ６１１のデータ構成への変換と、ライト用アドレス及びタイミング信号の生成を行なう。この時、マイコン９５から新規の要求設定（セル送出要求）が受信されないときは、要求保持ＲＡＭ６１１のＶＰＩ／ＶＣＩ領域に全て”０”  が書き込まれる（図３３に「α２」と表記するタイミング）。
【０２４７】
一方、通知データ保持部６２０では、マイコン９５からのリード要求が受信されると、リード／ライト制御部６２２が制御部６３２からのリードアドレス及び制御信号と、通知セル内容ライト／リード用アドレス及び制御信号との調整を行ない、これにより、通知保持ＲＡＭ６２１から該当アドレスのデータが読み出される。ここで、ＷＲビット“１”の通知内容が通知保持ＲＡＭ６２１からマイコン９５へ読み出されると、この通知内容は、ＷＲビットを“０”に書き換えられる（図３３に「β２」と表記するタイミング）。
【０２４８】
並びに、要求セル発生部６４０は、要求データ保持部６１０で要求データの１２０チャンネル分のライトが終了後、発生スタート信号を起に、セル発生を行なう。すなわち、要求セル発生部６４０は、要求データ保持部６１０から発生要求データ（セル送出要求）を読み出し、読み出したデータの内ＶＰＩ／ＶＣＩが“０”でなければ新規の発生要求であると判定してＰＭセル挿入部５００に対してセル発生要求を出力する（図３３に「Ｂ２」と表記するタイミング）。そして、ＰＭセル挿入部５００から発生要求許可信号が返ってくると、要求セル発生部６４０は、セルの送出を行ない、送出完了後は次のチャンネルの検索（要求設定データの読み出し）に移る。一方、ＶＰＩ／ＶＣＩが“０”であれば、新規の発生要求でないと判定して、セル発生要求は行なわずに次のチャンネルの要求設定データを読み出す（図３３に「Ａ２」と表記するタミング）。
【０２４９】
上記要求セル発生部６４０において、図２９に示すように、ＶＰＩ／ＶＣＩチェック部６４１は、要求保持ＲＡＭ６１１に保持された全指示内容をタイマ信号を起に各チャンネル１回のマイコン９５からのセル送出要求に対して、１度だけ検索を行なってセル発生動作として、他のＡＴＭ処理装置Ｂへ送信すべきデータ（Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ）の発生要求を送信したり、セル生成部６４２が、ＰＭセル挿入部５００（後述）にセルデータを送信するようになっている。
【０２５０】
次に、Ａｃｔ  Ｒｅｑ  Ｃｅｌｌ内容をマイコン９５に通知後、２秒以内にマイコン９５から応答がない場合に、Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  の送出要求を行なうために、Ａｃｔ／Ｄａｃｔ受信処理部６００は、例えば、図３４に示すように、２秒タイマ部６５０及びＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  発生部６６０をもそなえて構成される。
ここで、２秒タイマ部６５０（第２タイマカウント部）は、他のＡＴＭ処理装置Ｂから受信したＡｃｔ  Ｒｅｑ  Ｃｅｌｌをマイコン９５への通知後の経過時間をカウントし、このカウント値とともにＡｃｔ  Ｃｅｌｌを受信した旨の情報を保持する他、カウント値が所定時間（本実施形態では２秒）を経過すると、マイコン９５からの指示に依らずＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  送出要求（２秒タイムアップ）の情報をも保持するものであり、Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  発生部６６０は、マイコン９５へ受信したセル内容を通知後所定時間が経過して、上記２秒タイマ部６５０からＡｃｔＤｅｎｉ  Ｃｅｌｌ送出要求（２秒タイムアップ）の情報を検出するとＰＭ処理の実施を拒否する応答データ（Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ）  を生成するものである。
【０２５１】
即ち、これらの２秒タイマ部６５０とＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  発生部６６０とは、通知に対するマイコン９５からの指示が所定時間内（ここでは、２秒以内）に受信されるか否かを監視すると共に、指示が所定時間内に受信されなかったと判定されると、ＰＭ処理の実施を拒否する応答データ（Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ）  を生成するようになっている。
【０２５２】
このため、２秒タイマ部６５０は、さらに、この図３４に示すように、２秒タイマＲＡＭ６５１，Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  更新部６５２，タイマ値更新部６５３，２秒タイムアップｂｉｔ  更新部６５４，リード／ライト制御部６５５をそなえて構成され、Ａｃｔ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  発生部６６０は、Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部６６１とＡｃｔ  Ｄｅｎｉｅｄセル生成部６６２とをそなえて構成されている。
【０２５３】
ここで、２秒タイマＲＡＭ（第２タイマ用ＲＡＭ：Ｓｉｎｇｌｅ  Ｐｏｒｔ  ＲＡＭ）６５１は、所定周期でタイマカウント値がリード／ライト制御部６５５の制御により書き込み／読み出しされるもので、ここでは、タイマカウント値以外にカウント状態及びＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  送出要求の情報を保持できるようになっている。なお、リード／ライト制御部６５５は、Ａｃｔセル通知要求，タイマ信号等を基に、２秒タイマＲＡＭ６５１にタイマカウント値等を書き込み／読み出しの制御を行なうようになている。
【０２５４】
図３５は、上記の２秒タイマＲＡＭ６５１のアドレス構成例を示す図で、この図３５に示すようように、２秒タイマＲＡＭ６５１のアドレスは、７ビットのアドレスにより、図３６に示すようなデータを１２０チャンネル分保持できるようになっている。なお、図３６に示すデータの構成例では、２秒タイマ値のカウントに４ビット（図３６中「ｘ１」と表記）が用いられるとともに、１ビット（図３６中「ｘ２」と表記）がＡｃｔセルを受信しているか否かを示す為に用いられる他、１ビット（図３６中「ｘ３」と表記）が２秒タイマ値がタイムアウトしたか否かを示すために用いられるようになっている。
【０２５５】
また、上記のＡｃｔ  Ｃｅｌｌ受信中ｂｉｔ  更新部６５２は、Ａｃｔ  セル通知要求を受けると、Ａｃｔ  Ｃｅｌｌの対象となるチャンネルの情報中Ａｃｔ  Ｃｅｌｌを受信しているか否かを示すビットをアクティブ（“１”）にするように２秒タイマＲＡＭ６５１を制御するものであり、タイマ値更新部６５３は、Ａｃｔ  Ｃｅｌｌ受信中ビットが“１”であるチャンネルに対して、２秒タイマＲＡＭ６５１にて保持される２秒タイマ値をカウントアップするものである。
【０２５６】
なお、２秒タイマ部６５０における２秒タイマ値の更新手順は、タイマ信号を起に２秒タイマＲＡＭ６５１にて管理されている情報を０チャンネル目から読み出し、２秒タイマＲＡＭ６５１から読み出したＡｃｔ  Ｃｅｌｌを受信しているかを示すＡｃｔ  Ｃｅｌｌ受信中ビットが“１”であれば、カウントを行なう一方、Ａｃｔ  Ｃｅｌｌ受信ビットが“０”であるときは何もせずに次のチャンネルのデータリードを行なうようになっている。
【０２５７】
さらに、２秒タイムアップｂｉｔ  更新部６５４は、２秒タイマＲＡＭ６５１にて管理されているチャンネルの２秒タイマカウント値が最大値に達したときに、タイムアップとしてＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  送出要求を示す旨の情報として２秒タイムアップビットをアクティブ（“１”）にするとともに、他のビットをすべて（“０”）なるように２秒タイマＲＡＭ６５１を制御するものである。
【０２５８】
なお、２秒タイマ部６５０は、１２０チャンネルに対してタイマの更新手順を実行した後は、次のタイマ信号が入力されるまでタイマの更新のみを待機するようになっている。
次に、Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  発生部６６０において、Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部６６１は、Ａｃｔ  Ｄｅｎｉｅｄセル送出要求の旨を検出するために、２秒タイマＲＡＭ６５１から読み出されたチャンネル情報の内で、２秒タイムアップを示す旨のビットを監視するようになっている。即ち、Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部６６１は、２秒タイマＲＡＭ６５１から読み出された２秒タイムアップを示す旨のビットを含んだチャンネンル情報を検出すると、Ａｃｔ  Ｄｅｎｉｅｄセル送出要求の旨をＡｃｔ  Ｄｅｎｉｅｄセル生成部６６２に伝えるようになっている。
【０２５９】
なお、２秒タイムアップを示す旨のビットがアクティブ（“１”）でない場合は、そのチャンネルに対してはＡｃｔ  Ｄｅｎｉｅｄセルの生成処理は行なわれず、他のチャンネルについてＡｃｔ  Ｄｅｎｉ発生要求があるか否か検出処理が行なわれる。
また、Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２は、Ａｃｔ  Ｄｅｎｉｅｄセルを生成するもので、Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部６６１で２秒タイムアップが検出されるとＰＭセル挿入部５００に対してＡｃｔ  Ｄｅｎｉ発生要求を送信し、ＰＭセル挿入部５００から発生許可信号が返信されてくると、Ａｃｔ  Ｄｅｎｉｅｄセル（Ａｃｔ  Ｄｅｎｉ発生データ）  をＰＭセル挿入部５００に送信するようになっている。
【０２６０】
ここで、図３７は、Ａｃｔ／Ｄａｃｔ受信処理部６００での２秒タイマ動作を説明するためのタイムチャートであり、この図３７に示すように、ＤｏｗｎＳｔｒｅａｍ側で受信したセルでマイコン９５へ通知のすべきと判別（ＣＡＭ判別部３１１で判別）されたセルが通知保持ＲＡＭ６２１に書き込まれると、２秒タイマのカウントが始まる（図３７に「α３」と表記するタイミング）。
【０２６１】
タイマの更新は、タイマ信号を起に０チャンネルから順に読み出され、Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  がアクティブ（“１”）であればタイマ値をカウントアップする（図３７に「β３」と表記するタイミング）。一方、Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  がアクティブでないときは、次のチャンネルのデータリードが行われる（図３７に「γ３」と表記するタイミング）。また、２秒タイマ値が上限に達したときは、２秒タイムアップｂｉｔ  をアクティブにするとともにその他のｂｉｔ  を全て“０”とし、Ａｃｔ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  発生要求状態に遷移させる（図３７に「θ」と表記するタイミング）。
【０２６２】
一方、Ａｃｔ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  発生動作については、Ａｃｔ  Ｄｅｎｉｅｄセル発生検索部６６１が各チャンネルを順に検索し、２秒タイムアップｂｉｔ  がアクティブのチャンネル（“１”）があれば、Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２がそのチャンネルについてのＡｃｔ  Ｄｅｎｉ発生要求をＰＭセル挿入部５００に出力する（図３７に「Ａ３」と表記するタイミング）。２秒タイムアップｂｉｔ  が“０”のチャンネルについては、Ａｃｔ  Ｄｅｎｉｅｄセル発生検索部６６１は、Ａｃｔ  Ｄｅｎｉセルの発生要求は行なわれず次のチャンネルを検索する。そして、全１２０チャンネル分の検索が終了すると、次の発生スタート信号まで待機する。
【０２６３】
上述のごとく構成されたＡｃｔ／Ｄａｃｔ受信処理部６００では、図３３に示すように、要求通知制御部６３０は、マイコン９５から要求通知要求（書き込み；ライト）がくると要求情報（各種セル送出要求）の要求保持ＲＡＭ６１１上へのデータ構成への変換と、通知保持ＲＡＭ６２１からマイコン９５へのデータ構成の変換と、要求データ保持部６１０に要求情報を書き込むライト用及び通知データ保持部６２０からマイコン通知のために読み出すリード用のアドレス及びタイミング信号（制御信号）の生成とを行なう。
【０２６４】
この時、マイコン９５から新規の要求設定（セル送出要求）が受信されないときは、要求保持ＲＡＭ６１１のＶＰＩ／ＶＣＩ領域に全て”０”  が書き込まれる（図３３に「α２」と表記するタイミング）。
一方、通知データ保持部６２０では、マイコン９５からのリード要求が受信されると、リード／ライト制御部６２２が制御部６３２からのリードアドレス及び制御信号と、通知セル内容ライト／リード用アドレス及び制御信号との調整を行ない、これにより、通知保持ＲＡＭ６２１から該当アドレスのデータが読み出される。ここで、ＷＲビット“１”の通知内容が通知保持ＲＡＭ６２１からマイコン９５へ読み出されると、この通知内容は、ＷＲビットを“０”に書き換えられる（図３３に「β２」と表記するタイミング）。
【０２６５】
並びに、要求セル発生部６４０は、要求データ保持部６１０で要求データの１２０チャンネル分のライトが終了後、発生スタート信号を起に、セル発生を行なう。すなわち、要求セル発生部６４０は、要求データ保持部６１０から発生要求データ（セル送出要求）を読み出し、読み出したデータの内ＶＰＩ／ＶＣＩが“０”でなければ新規の発生要求であると判定してＰＭセル挿入部５００に対してセル発生要求を出力する（図３３に「Ｂ２」と表記するタイミング）。そして、ＰＭセル挿入部５００から発生要求許可信号が返ってくると、要求セル発生部６４０は、セルの送出を行ない、送出完了後は次のチャンネルの検索（要求設定データの読み出し）に移る。一方、ＶＰＩ／ＶＣＩが“０”であれば、新規の発生要求でないと判定して、セル発生要求は行なわずに次のチャンネルの要求設定データを読み出す（図３３に「Ａ２」と表記するタミング）。
【０２６６】
また、図３７に示すように、２秒タイマ部６５０において、タイマの更新が、タイマ信号を起に０チャンネルから順に読み出され、Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  がアクティブ（“１”）であればタイマ値をカウントアップされる（図３７に「β３」と表記するタイミング）。一方、Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  がアクティブでないときは、次のチャンネルのデータリードが行われる（図３７に「γ３」と表記するタイミング）。
【０２６７】
また、２秒タイマ値が上限に達したときは、２秒タイムアップｂｉｔ  をアクティブにするとともにその他のｂｉｔ  を全て“０”とし、Ａｃｔ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  発生要求状態に遷移させる（図３７に「θ」と表記するタイミング）。
一方、Ａｃｔ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  発生動作については、Ａｃｔ  Ｄｅｎｉｅｄセル発生検索部６６１が各チャンネルを順に検索し、２秒タイムアップｂｉｔ  がアクティブのチャンネル（“１”）があれば、Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２がそのチャンネルについてのＡｃｔ  Ｄｅｎｉ発生要求をＰＭセル挿入部５００に出力する（図３７に「Ａ３」と表記するタイミング）。２秒タイムアップｂｉｔ  が“０”のチャンネルについては、Ａｃｔ  Ｄｅｎｉｅｄセル発生検索部６６１は、Ａｃｔ  Ｄｅｎｉセルの発生要求は行なわれず次のチャンネルを検索する（図３７に「Ｂ」と表記するタイミング）。そして、全１２０チャンネル分の検索が終了すると、次の発生スタート信号まで待機する。
【０２６８】
このように、本発明のＡｃｔ／Ｄａｃｔ受信処理部６００によれば、マイコン９５からの指示内容及びマイコン９５への通知内容として複数のチャンネルデータを効率良く保持できて、装置規模の縮小化を図れる。
また、マイコン９５からの新規指示の有無を、ＶＰＩ／ＶＣＩの領域を全て“０”とすることで、新規の指示内容に該当しないことを示すことで、要求保持ＲＡＭ６１１の情報を格納する領域を拡張せずに既存の領域を利用することで、回路規模を削減できる。
【０２６９】
また、図３２に示すデータのＷＲビットをアクティブにするか否かにより、マイコン９５に通知する内容の新旧を判断する事ができる。また、通知データは、２秒タイマのタイムアップによる発生Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌのセル内容でもある為、クリアする事も出来ないので、このビットがなければ別に発生用にレジスタが必要になるが、その必要がない。
【０２７０】
また、Ａｃｔ／Ｄａｃｔ受信処理部６００が、一回のマイコン９５の設定に対し一回の発生動作にする事で、余分な動作を省く事ができ、消費電力削減に貢献できる。
また、Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部６６１が、所定時間内にマイコン９５からの指示を受信していないと判断すると、Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２にてＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌを生成するので、マイコン９５からの指示の未受信による装置の孤立化を防止できる。
【０２７１】
また、２秒タイマＲＡＭ６５１が、所定周期でタイマカウント値を書き込み／読み出しされるので、多チャンネルの処理に容易に対応できるとともに、回路規模の削減及び消費電力の削減できる。
（３−４）ＰＭカウント部の説明
ＰＭカウント部４００は、受信Ｕｓｅｒ  Ｃｅｌｌ，Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ及びＢａｃｋ  Ｒｅｐ  Ｃｅｌｌ  により、規定に定められたカウントを行ない、このカウント処理によるカウント結果を流通状態の結果としてマイコン９５に通知するものである。
【０２７２】
このため、ＰＭカウント部４００は、例えば、図３８に示すように、ＭＣＳＮ（  Ｍｏｎｔｉｏｒｉｎｇ  Ｃｅｌｌ  Ｓｅｑｕｅｎｃｅ  Ｎｕｍｂｅｒ）カウント部４１０，ＭＣＳＮカウント保持部４１１，ＴＵＣ（Ｔｏｔａｌ  Ｕｓｅｒ  Ｃｅｌｌ）  発生部４２０，ＴＵＣ発生カウント保持部４２１，ＴＵＣ受信部４３０，ＴＵＣ受信保持部４３１，ＴＲＣＣ（Ｔｏｔａｌ  Ｒｅｃｅｉｖｅｄ  Ｃｅｌｌ  Ｃｏｕｎｔ）  カウント部４４０，ＴＲＣＣカウント保持部４４１，ＢＩＰＶ（Ｂｉｔ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｐａｒｉｔｙ−１６  Ｖｉｏｌａｔｉｏｎｓ）カウント部４５０，ＢＩＰＶカウント保持部４５１，ＰＭカウント集計部４６０及びＰＭカウント集計保持部４６１をそなえて構成される。
【０２７３】
ここで、ＭＣＳＮカウント部４１０，ＴＵＣ発生部４２０，ＴＵＣ受信部４３０，ＴＲＣＣカウント部４４０，ＢＩＰＶカウント部４５０は、それぞれ監視データ生成用情報生成部として、監視データ（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ，Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ）  の生成に必要な複数種類の情報を生成するものであり、それぞれ、ＲＡＭ（シングルポートラム）を用いて構成され、受信Ｕｓｅｒ  Ｃｅｌｌ，Ｆｏｒ  Ｍｏｎ  Ｃｅｌｌ及びＢａｃｋ  Ｒｅｐ  Ｃｅｌｌ  により、規定に定められたカウントを行なうようになっている。
【０２７４】
ＭＣＳＮカウント部４１０は、送信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生用カウント，受信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  用ＭＣＳＮカウント，受信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  チェック用ＭＣＳＮカウント，送信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  発生用ＭＣＳＮカウントを行なうもので、受信したＰＭセル内の情報シーケンスナンバー（ＰＭ  Ｃｅｌｌ  の追番）  をカウントするようになっている。尚、上記のシーケンスナンバーは、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ情報を持つＰＭ  Ｃｅｌｌ（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ）と，Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  情報とをもつＰＭ  Ｃｅｌｌ（Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ）とでそれぞれ個別にカウントアップが行なわれ、常にクリアされる事はなく、最大値である２５５までカウントされると再び０からカウントアップが繰り返されるようになっている。
【０２７５】
図３９は、上記のＭＣＳＮカウント部４１０及びＭＣＳＮカウント保持部４１１の構成を示すブロック図であり、この図３９に示すように、ＭＣＳＮカウント部４１０は、カウント値初期化／更新部４１３とカウント制御部４１４とをそなえて構成されており、ＭＣＳＮカウント保持部４１１は、データを格納するシングルポートラム（Ｓｉｎｇｌｅ  Ｐｏｒｔ  ＲＡＭ）４１５を用いて構成されている。
【０２７６】
ここで、カウント値は、前述の図３５に示す２秒タイマＲＡＭ６５１領域のアドレスと同じように、７ビットで１２０チャンネルを識別するようなアドレスが示すシングルポートラム４１５の各チャンネル毎に割り当てられた領域に格納されるようになっている。具体的には、図４０に示すように、全１６ビット中の半分の８ビットにＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ用のＭＣＳＮのカウント値が保持され、残りの８ビットにＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ用のＭＣＳＮのカウント値が保持されるようになっている。
【０２７７】
また、カウント値初期化／更新部４１３は、ＣＡＭ部３００からの受信セル内容や各種制御信号を基に、カウントを行なうもので、このカウント値は、カウント制御部４１４の制御により、ＲＡＭ４１１に書き込まれ／読み出されるようになっている。
また、上記のＴＵＣ発生部４２０は、送信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生用ＴＵＣカウント，Ｄｏｗｎｓｔｒｅａｍ側受信Ｕｓｅｒ  Ｃｅｌｌ  カウントを行なうものである。ここで、ＴＵＣの種類としてＴＵＣ０＋１  とＴＵＣ０  とが扱われており、ＴＵＣ発生部４２０は、これら２つのＴＵＣ０＋１  とＴＵＣ０  とをカウントするようになっている。
【０２７８】
即ち、ＴＵＣ発生部４２０は、前回送出したＰＭ  Ｃｅｌｌ  に挿入されたＴＵＣ０＋１  の値に、前回送出されたＰＭ  Ｃｅｌｌ  の次に送出されたＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌ（ＣＬＰ＝０／１）から今回送出されるＰＭ  Ｃｅｌｌ  の直前までのＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌ  のカウント値を加えた値（  ＴＵＣ０＋１）を生成するようになっている。なお、この生成したＴＵＣ０＋１  の値は、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  送出時に、そのＰＭ  Ｃｅｌｌ  内（図１５参照）に挿入されるようになっている。一方、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  送出時には、受信したＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  内のＴＵＣ０＋１  がそのままＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  内のＴＵＣ０＋１  領域（図１５参照）にコピー挿入されるようになっている。
【０２７９】
更に、ＴＵＣ発生部４２０は、ＣＬＰ  が０のＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌ  についても、上記ＴＵＣ０＋１  の生成と同様にＴＵＣ０  を生成するようになっている。そして、生成しＴＵＣ０  は、上記ＴＵＣ０＋１  と同じようにＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  送出時に、そのＰＭ  Ｃｅｌｌ  内のＴＵＣ０  領域（図１５参照）に挿入される。一方、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  送出時には、受信したＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  内のＴＵＣ０  をそのままＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  内のＴＵＣ０  領域（図１５参照）にコピー挿入されるようになっている。
【０２８０】
そして、上記のＴＵＣ発生部４２０及びＴＵＣ発生カウント部４２１は、図３９により前述したＭＣＳＮカウント部４１０及びＭＣＳＮカウント保持部４１１と同様に、カウント値初期化／更新部４１３，カウント制御部４１４及びシングルポートラム４１５をそなえて構成される。
ここで、ＴＵＣ発生カウント部４２１のシングルポートラム４１５は、図４１に示すようなデータを各チャンネル毎に保持できるようになっており、ここでは、全３２ビット中の１６ビットがＴＵＣ０＋１  のカウント値保持に用いられ、残りの１６ビットがＴＵＣ０  のカウント値保持に用いられる。
【０２８１】
また、この場合のカウント初期化／更新部４１３，カウント制御部４１４は、ＴＵＣ０＋１，ＴＵＣ０  を生成するための制御を受信セル内容等の情報を基に生成することになる。
次に、上記のＴＵＣ受信部４３０は、受信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  のＴＵＣの保持及び受信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  のＴＵＣを受信してＴＵＣ受信保持部４３１に保持するもので、図３９に示すものと同様のカウント値初期化／更新部４１３，カウント制御部４１４及びシングルポートラム４１５をそなえて構成される。
【０２８２】
ここで、カウント値は、前述の図３５に示す２秒タイマＲＡＭ６５１領域のアドレスと同じように、７ビットで１２０チャンネルを識別するようなアドレスが示すシングルポートラム４１５の各チャンネル毎に割り当てられた領域に格納されるようになっている。具体的には、図４２に示すように、全３２ビット中の半分の１６ビットに受信したＴＵＣ０＋１  のデータが保持され、残りの１６ビットにＴＵＣ０  のデータが保持されるようになっており、初期化／更新部４１３，カウント制御部４１４が、ＴＵＣ０＋１，ＴＵＣ０  を保持するための制御を受信セル内容等の情報を基に生成することになる。
【０２８３】
さらに、上記のＴＲＣＣカウント部４４０は、受信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  のＴＲＣＣの保持及び送信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  発生用ＴＲＣＣカウントを行なうもので、ここでは、ＴＲＣＣの種類としてＴＲＣＣ０＋１  とＴＲＣＣ０  とが扱われており、これら２つのＴＲＣＣ０＋１  とＴＲＣＣ０  とをそれぞれカウントするようになっている。
【０２８４】
例えば、ＴＲＣＣカウント部４４０は、前回受信したＰＭ  Ｃｅｌｌ  と、今回受信したＰＭ  Ｃｅｌｌ  との間に受信したＣＬＰ＝０であるＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌｓの数をＮとし、Ｎを前回送出したＴＲＣＣ０  に加算した値を現タイミングでのＴＲＣＣ０  として生成する。なお、この生成されたＴＲＣＣ０  の値は、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ情報に含まれて送出されるようになっている。
【０２８５】
また、このＴＲＣＣカウント部４４０は、ＣＬＰ＝０／１  であるＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌｓについても、上記のＴＲＣＣ０  と同様にＴＲＣＣ０＋１  を生成するようになっており、この生成ＴＲＣＣ０＋１  も、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  に含まれて送出される。
また、上記のＴＲＣＣカウント部４４０及びＴＲＣＣカウント保持部４４１も、図３９に示すものと同様のカウント値初期化／更新部４１３，カウント制御部４１４及びシングルポートラム４１５をそなえて構成される。
【０２８６】
ここで、ＴＲＣＣカウント保持部４４１のシングルポートラム４１５は、例えば、図４３に示すようなデータを各チャンネル毎に保持できるようになっており、ここでは、全３２ビット中の１６ビットがＴＲＣＣ０＋１  のデータの保持或いはカウントするために用いられ、残りの１６ビットがＴＲＣＣ０  のデータの保持或いはカウントするために用いられる。
【０２８７】
ただし、この場合のカウント初期化／更新部４１３及びカウント制御部４１４は、ＴＲＣＣ０＋１，ＴＲＣＣ０  を生成／  保持するための制御を受信セル内容等の情報を基に行なうことになる。
さらに、上記のＢＩＰＶカウント部４５０は、送信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生用ＢＥＤＣカウントと送信Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ  発生用のＢＬＥＲ（Ｂｌｏｃｋ  Ｅｒｒｏｒ  Ｒｅｓｕｌｔ）カウントを行なうもので、送信Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生に際しては、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  の後に伝送されるＵｓｅｒ  Ｃｅｌｌ  のブロック情報フィールドのパリティ（Ｐａｒｉｔｙ）計算コード（ＢＥＤＣ；Ｂｌｏｃｋ  Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｏｎ  Ｃｏｄｅ）を生成するようになっている。なお、このコード（ＢＥＤＣ）は、次回に送信される。また、上記ＢＥＤＣの計算範囲は、ＰＭ  Ｃｅｌｌ（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ）送出直後のＵｓｅｒ  Ｃｅｌｌ（ＣＬＰ＝０／１）の最初のバイトから、次に送出されるＰＭ  Ｃｅｌｌ（Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ）の直前のＵｓｅｒ  Ｃｅｌｌ（ＣＬＰ＝０／１）の最後のバイトまでで、情報フィルードを１６ビット単位で取扱い、ｂｉｔ  ｍ（このｍは図４４中の各０〜１５ｂｉｔ  に対応）は全てｂｉｔ  ｍ同士計算（例えば、３ビット目同士の計算）を行なって、その結果はＢＥＤＣ０＋１  のｂｉｔ  ｍに挿入される。
【０２８８】
一方、送信Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  発生に際しては、今回受信したＰＭ  Ｃｅｌｌ  のＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ情報内のＢＥＤＣ０＋１  の値をα、前回受信したＰＭ  Ｃｅｌｌ  から今回受信したＰＭ  Ｃｅｌｌ  間に受信したＵｓｅｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｃｅｌｌ（ＣＬＰ＝０／１）のパリティ（Ｐａｒｉｔｙ）計算（ＥＶＥＮ）  をした値をβとしたとき、αとβの異なるｂｉｔ数がＢＬＥＲ（Ｂｌｏｃｋ  Ｅｒｒｏｒ  Ｒｅｓｕｌｔ）０＋１  として生成され、このＢＬＥＲ０＋１  は、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ情報として送り返される。
【０２８９】
そして、これらのＢＩＰＶカウント部４５０及びＢＩＰＶカウント保持部４５１についても図３９に示すものと同様にカウント値初期化／更新部４１３，カウント制御部４１４及びシングルポートラム４１５をそなえて構成され、ＢＩＰＶカウント保持部４５１のシングルポートラム４１５は、例えば、図４４に示すような、データをチャンネル毎に保持できるようになっている。
【０２９０】
そして、この場合のカウント初期化／更新部４１３及びカウント制御部４１４は、ＢＥＤＣ０＋１，ＢＬＥＲ０＋１  を生成するための制御を受信セル内容等の情報を基に行なうことになる。
また、上記のＰＭカウント集計部４６０は、各種モニタ項目のカウントと、マイコン通知を行なうものであり、ＰＭカウント集計保持部（カウント結果保持部）４６１は、上記カウント処理の集計の結果を保持するもので、例えば、図４５に示すように、ＰＭカウント集計部４６０は、カウント値初期化／更新部４６２，カウントアップ制御部４６３，ＳＥＬ４６４，４６５及びカウント通知制御部４６６そなえて構成され、ＰＭカウント集計部４６１は、カウント結果保持用ＲＡＭとして、集計側と通知側として交互に機能するＲＡＭ１とＲＡＭ２との２種類のシングルポートラム４６７ａ１（ＲＡＭ１），４６７ｂ１（ＲＡＭ１），４６７ａ２（ＲＡＭ２），４６７ｂ２（ＲＡＭ２）を４個用いて、各側にＲＡＭ１とＲＡＭ２を１個そなえて構成される。なお、シングルポートラム４６７ａ１（ＲＡＭ１），４６７ａ２をａ′側と言い、他方をｂ′側と言う。
【０２９１】
ここで、先ず、ＰＭカウント集計部４６０において、カウント値初期化／更新部４６２は、ＣＡＭ部３００から出力される受信セル内容やＴＵＣＤ値等のカウント値によって各データのカウントを行なうもので、カウントアップ制御部４６３は、ＣＡＭ部３００からの各種制御信号等により、各ＲＡＭ１，２にカウント値を書き込む／読み出す制御を行なうものであり、さらに、カウント通知制御部４６６は、マイコン９５からのＰＭ通知要求に従いＰＭカウント集計保持部４６１からカウント集計結果のデータの読み出しを制御するものである。また、ＳＥＬ４６４は、タイマ信号（タイマ周期、例えば、５００ｍｓ）を起に、カウントアップ制御部４６３又はカウントアップ通知制御部４６６からの制御信号をａ′側に出力するか否かを切り替えるもので、ＳＥＬ４６５は、ｂ′側に出力する制御信号をカウントアップ制御部４６３又はカウント通知制御部４６５にタイマ信号（タイマ周期例えば、５００ｍｓ）を起に、切り替えるものである。なお、上記ＳＥＬ４６４からａ′側にカウントアップ制御部４６３からの信号が出力されるときは、カウント通知制御部４６５からの制御信号がＳＥＬ４６５からｂ′側へ出力される。
【０２９２】
一方、ＰＭカウント集計保持部４６１において、ＲＡＭ１及びＲＡＭ２は、ＭＣＳＮカウント保持部４１１等からのＭＣＳＮ値，ＴＵＣＤ値，ＴＵＣ値，ＢＬＥＲ値等を保持するもので、ＳＥＬ４６８は、タイマ信号（タイマ周期）を起に、カウント値初期化／更新部４６２へａ′側，ｂ′側に保持しているデータを切り替えるものであり、ＳＥＬ４６９は、ＰＭカウント通知データとして格納しているａ′側，ｂ′側をタイマ信号（タイマ周期）を起に、切り替えてＤＰ−ＲＡＭインタフェース部６０へ通知データを出力するものである。
【０２９３】
つまり、上記のＰＭカウント集計保持部４６１は、現周期でのカウント集計結果を保持する側と前周期でのカウント集計結果をマイコン９５へ通知する側との２面構成（ａ′側とｂ′側）となっている。
ここで、図４６に示すような１０ビットのアドレスで指定される領域に図４７及び図４８に示すようなデータが保持されるようになっており、アドレスは、全ビット１０中の７ビット（図４６中「ｚ１」と表記）を用いて各１２０チャンネル毎にデータを格納する領域を指定し、他の３ビット（図４６中「ｚ２」と表記）を用いて複数あるカウントデータを格納領域を指定するようになっている。
【０２９４】
この図４６に示すＲＡＭ領域のアドレスは、ＲＡＭ１とＲＡＭ２とで共通に用いられる。
ここで、図４９は、ＰＭカウント集計保持部４６１におけるカウントと通知の動作を説明するためのタイムチャートで、この図４９に示すように、ＰＭカウント集計保持部４６１は、タイマ周期Ｔ１にて、ａ′側のシングルポートラム４６７ａ１，４６７ａ２によって、カウント処理を行ない、次のタイマ周期Ｔ２になると、前回のタイマ周期Ｔ１でシングルポートラム４６７ａ１，４６７ａ２でカウントした集計値をマイコン９５へ通知する処理を行なう。一方、このようにａ′側のシングルポートラム４６７ａ１，４６７ａ２がカウント値をマイコン９５へ通知している間（Ｔ２〜Ｔ３の間）、ｂ′側のシングルポート４６７ｂ１，４６７ｂ２は、カウント処理を行なっており、次のタイマ周期Ｔ３になると前回のそれまでカウントした集計値をマイコン９５へ通知する。以降、同様にしてａ′側とｂ′側とで交互にカウントと通知が行なわれる。
【０２９５】
上述のごとく構成されたＰＭカウント部４００によれば、ＭＣＳＮカウント部４１０，ＴＲＣＣカウント部４４０等で各種のカウント（ＭＣＳＮ，ＴＲＣＣ等）が行なわれ、カウント値はそれぞれＭＣＳＮカウント保持部４１１（４２１，４３１，４４１，４５１）等に保持される。
すなわち、ＭＣＳＮカウント部４１０，ＴＲＣＣカウント部４４０等のカウント値初期化／更新部４１３が受信セル内容等を用いてカウントアップを行ない、このカウント値は、カウント制御部４１４の制御の下シングルポートラム４１５に書き込まれ／読み出されるようになっている。
【０２９６】
そして、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  内容要求等の信号に対するカウント制御部４１４の制御によりシングルポートラム４１５から読み出された各種のカウント値（ＴＵＣ値，ＢＬＥＲ値，ＭＣＳＮ値等）は、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  内容データとして、図１８に示すＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部３２０へ出力される。また、カウントされた値は、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  送出時には、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  内容データとして、ＰＭセル挿入部５００へ出力される。
【０２９７】
さらに、各カウント部４１０，４２０，４３０，４４０，４５０でカウントしたカウント値は、ＰＭカウント集計部４６０にて集計される。
このＰＭカウント集計部４６０において、カウント値初期化／更新部４６２は、ＣＡＭ部３００から出力される受信セル内容やＴＵＣＤ値等のカウント値によって各データのカウントを行ない、カウントアップ制御部４６３とカウント通知制御部４６６とが、ＳＥＬ４６４，４６５との協働により、カウント集計値の書き込む／読み出す制御をａ′側とｂ′側とに行なう。
【０２９８】
ここで、例えば、図４９に示すように、ＰＭカウント集計保持部４６１は、タイマ周期Ｔ１にて、ａ′側のシングルポートラム４６７ａ１，４６７ａ２によって、カウント処理を行ない、次のタイマ周期Ｔ２なると、前回のタイマ周期Ｔ１でシングルポートラム４６７ａ１，４６７ａ２でカウントした集計値をマイコン９５へ通知する処理を行なう。一方、このようにａ′側のシングルポートラム４６７ａ１，４６７ａ２がカウント値をマイコン９５へ通知している間（Ｔ２〜Ｔ３の間）、ｂ′側のシングルポート４６７ｂ１，４６７ｂ２は、カウント処理を行なっており、次のタイマ周期Ｔ３になると前回のそれまでカウントした集計値をマイコン９５へ通知する。以降、同様にしてａ′側とｂ′側とで交互にカウントと通知が行なわれる。
【０２９９】
このように、本実施形態に係るＰＭカウント部４００によれば、各種カウント処理を行なうにあたり、図４０〜図４４に示すＲＡＭ構成のように、最低限のレジスタで構成することができる他、ＲＡＭのアドレスをチャンネル毎に識別する対応で用いることで、効率の良い回路構成が可能で多チャンネル処理に容易に対応する事ができる。
【０３００】
また、ＰＭカウント集計保持部４６１にて、カウント結果の書き込みと読み出しとが行われるＲＡＭを交互に切り替えるので、通知とカウントを同時に行なえて、処理を迅速に行なうことができる。
（３−５）ＰＭセル挿入部の説明
次に、図１７に示すＰＭセル挿入部（制御データ送信処理部）５００は、Ａｃｔ／Ｄａｃｔ送信処理部３３０にて生成された制御データとしてのＡｃｔ／Ｄａｃｔ  Ｃｅｌｌ  を他のＡＴＭ処理装置Ｂへ送信するものであるとともに、Ａｓｔ／Ｄａｃｔ受信処理部６００で生成された応答データとしてＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  等を送信するものである。
【０３０１】
具体的には、ＰＭセル挿入部５００は、Ｄｏｗｎｓｔｒｅａｍ側受信セルに対する後述する折り返しセル（Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ）と、各種セル発生要求の調停を行なう他、ＵｐＳセル挿入部８０にセル発生要求を行なう機能を有するものである。
また、ＰＭセル挿入部５００は、ＰＭ判定部３１０にてマイコン９５に通知不要且つ返信要と判別されたセルについてはその内容に応じたセル［Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ（返信データ），Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ（返信データ），Ｄｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ］  を生成して他のＡＴＭ処理装置Ｂへ送信するようになっている。
【０３０２】
このため、ＰＭセル挿入部５００は、例えば、図５０に示すように、折り返しセル生成部５１０，折り返しセル保持部５２０，調停部５３０，セル発生要求調停保持部５４０をそなえて構成される。
なお、ＣＡＭ判別部３１１が受信したセル内容を判別をしてマイコン９５へ通知不要且つ返信要と判断したときは、受信したセルに対する折り返しセルを生成して出力するように、ＰＭセル挿入部５００（後述する折り返しセル生成部５１０）へ、折り返しセルを生成して送出する要求（各種制御信号）を出力するようになっている。
【０３０３】
ここで、折り返しセル生成部５１０は、ＣＡＭ部３００での受信セルを判別した結果、マイコン９５へ通知不要且つ返信要との判断によりＣＡＭ判別部３１１から折り返しセルの発生要求（折返要求）を受信すると折り返しセル（Ａｃｔ  Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  ）  等  を生成するもので、このため、折り返しセル生成部５１０は、Ｂａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  生成部５１１，Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ生成部５１２，Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  生成部５１３，Ｄｅａｃｒｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ  生成部５１４，セレクタ部５１５等をそなえて構成されており、これらの各生成部５１１，５１２，５１３，５１４によっては、ＣＡＭ部３００からの受信セル内容やＰＭカウント部４００からのＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  の情報（Ｂａｃｋ  Ｒｅｐ内容データ）や内部処理状態についての情報等に基づいて、所望の各セルを生成して折り返し要求のあったセルについてのみセレクタ部５１５を通じて折り返しセル保持部５２０に出力するようになっている。
【０３０４】
また、折り返しセル保持部５２０は、この折り返しセル生成部５１０で生成された折り返しセルを保持する５段ＦｉＦｏメモリとして機能するシングルポートラム（ＦｉＦｏ  ＲＡＭ  ；以下、「ＦｉＦｏラム」と言う）  ５２１とこのＦｉＦｏラム５２１に対する書き込み及び読み出し制御を行なうリード／ライト制御部５２２とをそなえて構成される。
【０３０５】
なお、このＦｉＦｏラム５２１は、１段にデータを保持する領域を１つの折り返しセルに必要な最低限のデータ１６オクテットとし、例えば、図５１に示すように０〜７の８アドレスに分割した形で折り返しセルを保持するようになっている。
ここで、図５１（ａ），図５１（ｂ）は、それぞれＦｉＦｏラム５２１のデータ構成例を示す図で、図５１（ａ）は折り返しセルがＡｃｔ／Ｄａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  の時のデータ保持例を示し、図５１（ｂ）は、折り返しセルがＢａｃｋ  Ｒｅｐ
Ｃｅｌｌのデータ保持例を示す。
【０３０６】
なお、図５２は、ＦｉＦｏラム５２１のアドレス構成例を示す図で、図５２に示すように、全６ビットのアドレスのうちの下位３ビット（図５２中「ｙ１」と表記）がデータの区別用に用いられ、残りの上位３ビット（図５２中「ｙ２」と表記）が５段ＦｉＦｏの保持領域の区別に用いられる。
さらに、上記のセル発生要求調停保持部５４０は、３箇所からのセル発生要求（後述）を保持するもので、基本的に受信順に出力する他、同着時にのみ後述する優先順位に従い優先順位の高い発生要求を選択して調停部５３０（後述）へ出力するものである。
【０３０７】
なお、上記の３箇所からのセル発生要求としては、図２６に示すＡｃｔ／Ｄａｃｔ送信処理部３３０のＡｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３からのＡｃｔ／Ｄａｃｔセル発生要求や図２９に示すＡｃｔ／Ｄａｃｔ受信処理部６００のＶＰＩ／ＶＣＩチェック部６４１からのＡｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ  Ｃｅｌｌの発生要求及び図３４に示すＡｃｔ／Ｄａｃｔ受信処理部６００のＡｃｔ  Ｄｅｎｉｅｄセル生成部６６２からのＡｃｔ  Ｄｅｎｉ発生要求が該当する。
【０３０８】
このため、セル発生要求調停保持部５４０は、図５０に示すように、調停制御部５４１と、フリップフロップ（ＦＦ）５４２とセレクタ５４３とをそなえて構成される。
また、調停制御部５４１は、Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２からのセル発生要求を保持して、調停部５３０（後述）へ保持するセル発生要求を出力して、その後、調停部５３０（後述）から許可（Ａｃｔ／Ｄａｃｔセル発生許可，Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ  Ｃｅｌｌの発生許可，Ａｃｔ  Ｄｅｎｉ発生許可）を受信すると、セル発生要求の出力元（Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２）へ許可を出力し、その許可を受信した出力元（Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２のいずれか）から送出されるデータが出力するようにＳＥＬ５４３を制御するものである。
【０３０９】
なお、ＦＦ５４２は、出力元（Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２からのセル発生要求（Ａｃｔ／Ｄａｃｔセル発生要求，Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ  Ｃｅｌｌの発生要求，Ａｃｔ  Ｄｅｎｉ発生要求）を保持するものである。
ここで、上記３種の発生要求（Ａｃｔ／Ｄａｃｔセル発生要求，Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ  Ｃｅｌｌの発生要求，Ａｃｔ  Ｄｅｎｉ発生要求）は同じレベルであることを基本としており、調停制御部５４１は、発生要求を受信した順に処理を行なうようになっており、同時に複数の発生要求を受けたときのみ、マイコン９５設定によるＡｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  又はＤａｃｔ  Ｃｏｎｆ  セルの発生要求を優先度を高いとし、その次に優先度の高いのが２秒タイムオーバーに基づくＡｃｔ  Ｄｅｎｉセルの発生要求とする他、最下位の優先度の対象をマイコン９５設定によるＡｃｔ／Ｄａｃｔセルの発生要求として同時要求の調停を行なうようになっている。
【０３１０】
また、調停部（調停制御部）５３０は、制御データ（Ａｃｔ／Ｄａｃｔ  Ｒｅｑ  Ｃｅｌｌ），応答データ（Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ），２秒タイムオーバー時のＡｃｔ  Ｄｅｎｉ  Ｃｅｌｌ  及び返信データ（Ｂａｃｋ  Ｒｅｐ  Ｃｅｌｌ，Ｄａｃｔ  Ｃｏｎｆ  Ｃｅｌｌ，Ｄａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ，Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ）の重複生成時に各データの送信順を調停制御するものであり、具体的には、折り返しル保持部５２０からの挿入要求とセル発生要求調停保持部５４０からの発生要求とを優先順位に従って送出の処理を施すもので、このために、調停部５３０は、例えば、図５０に示すように、挿入制御部５３１，固定値追加部５３２，ＳＥＬ５３３をそなえて構成されている。
【０３１１】
ここで、挿入制御部５３１は、上記の各要求の調停の制御を行なうもので本実施形態では、下記表４に示す優先順位に従って調停処理を行なうようになっている。
【０３１２】
【表４】
0003626017.tif 000005
【０３１３】
つまり、本優先順位は、制御データ（上記表４中４項）の優先順位よりも応答データ（上記表４中２項及び３項）の優先順位の方が高く、且つ、応答データの優先順位よりも返信データ（上記表４中１項）の優先順位の方が高く設定されている。
【０３１４】
なお、上記表４に示す優先度は、ＦｉＦｏラム５２１の格納領域の不足による折り返しセルの消滅を防止するため折り返しセルの発生要求を最優先として、その次に３種のセル発生要求となっている。また、上記表４に示す１項及び２項の発生要求は、受信セルに対する応答セルである為、また、制限時間内における返信が要求されることから優先度を高くしている。即ち、折り返しセルが、全て挿入されるまでは、上記表４の２項乃至３項に示す３種の発生セルの挿入は行なわれない。また、先にも述べたが、３種の発生要求（Ａｃｔ／Ｄａｃｔセル発生要求，Ａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ  Ｃｅｌｌの発生要求，Ａｃｔ  Ｄｅｎｉ発生要求）の優先度も上記表４に示す通りである。
【０３１５】
さらに、上記の固定値追加部５３２は、ＦｉＦｏラム５２１から読み出される折り返しセルのデータを所定の通知データ長にするために、所定の固定値を追加して、送出直前のセルを生成するもので、具体的には、図１４及び図１５に示すセルの不使用領域（図中、「ＵＮＵＳＥＤ“６Ａ”」と表記）を追加するようになっている。なお、セル発生要求調停保持部５４０からの発生データは、既に所定のサイズに生成されているのでそのままＳＥＬ５３３を介して出力される。
【０３１６】
上述のごとく構成されたＰＭセル挿入部５００によれば、折り返しセル（Ａｃｔ  Ｄｅｎｉ  ＣｅｌｌやＤａｃｔ  Ｃｏｎｆ／Ｄｅｎｉ  Ｃｅｌｌ  等）  をＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  生成部５１１，Ａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ生成部５１２，Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  生成部５１３，Ｄｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ生成部５１４が、受信セル内容や折り返し要求（Ｂａｃｋ  Ｒｅｐ  返信要求，Ａｃｔ  Ｄｅｎｉ返信要求等）を用いて生成し、この生成された折り返しセルは、セレクタ部５１５から５段ＦｉＦｏラム５２１にリード／ライト制御部５２２の制御の下で書き込まれる。
【０３１７】
そして、５段ＦｉＦｏラム５２１に保持されている折り返しセルは、挿入制御部５３１からのリード要求を受信したリード／ライト制御部５２２の制御により、５段ＦｉＦｏラム５２１から読み出された後、固定値追加部５３２にて固定長データを付加された後、ＵｐＳセル挿入部８０から挿入許可信号を受信した挿入制御部５３１の制御の下ＳＥＬ５３３からＵｐＳセル挿入部８０へ出力される。
【０３１８】
一方、調停制御部５４１は、Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２からのセル発生要求を受信すると、受信したセル発生要求を挿入制御部５３１へ出力し、挿入制御部５３１における上記表４に示す優先順位に従った挿入の調停処理により、挿入を許可する信号を受信すると、セル発生要求の出力元（Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，ＶＰＩ／ＶＣＩチェック部６４１，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２のいずれか）へ許可信号を出力し、それに対するセルデータがＳＥＬ５４３から調停部５３０へ出力するようにＳＥＬ５４３を制御する。そして、このセル発生要求の出力元（Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部３３３，セル生成部６４２，Ａｃｔ  Ｄｅｎｉｅｄセル生成部６６２のいずれか）からのデータは、ＵｐＳセル挿入部８０から挿入許可信号を受信した挿入制御部５３１の制御の下ＳＥＬ５３３からＵｐＳセル挿入部８０へ出力される。
【０３１９】
このように、本実施形態に係るＰＭセル挿入部５００では、折り返しセル保持部５２０が、ＦｉＦｏラム５２１をそなえて構成されることで、返信データとしてのＢａｃｋ  Ｒｅｐ  Ｃｅｌｌ  等を確実に他のＡＴＭ処理装置Ｂに送信できるとともに、返信データに必要な最小限のデータのみを保持することで、回路規模及び消費電力を削減できる。
【０３２０】
また、挿入制御部５３１及び調停制御部５４１が、上記表４に示すような優先順位を基に、調停を行なうので、同時にセルの挿入要求が発生した場合には、即時性を有するデータを確実に早く送信できる。
（３−６）システム全体でのＶＰ／ＶＣ監視動作の説明
上記の如く構成されたＡＴＭ処理装置４（Ａ，Ｂ）について、まず、図１３（ａ）に示す流通状態の監視動作について述べる。
【０３２１】
ＡＴＭ処理装置Ａでは、マイコン９５から流通状態の監視処理を開始する旨の情報がＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００に設定されると、ＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を送出する。
なお、このＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  は、ＳＴＳチャンネル♯２内の或るチャンネルの場合を前提に説明をするが、以下の説明において、ＳＴＳチャンネル♯２内の他のチャンネルや他のＳＴＳチャンネル♯１，♯３内のチャンネルの場合も同様の動作であるので、説明を省略する。
【０３２２】
このＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  は、図２に示すＵｐＳセル挿入部８０からＵｐＳｔｒｅａｍ側のＵＴＯＰＩＡ２０へ送出され、Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を受信したＵＴＯＰＩＡ２０は、ＳＤＨ伝送装置３内のマッピング／デマッピング部３−２のＵＴＰＯＰＩＡ１０−１とのＣｌａｖ等の制御信号の遣り取りを行なった後、Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  をＵＴＰＯＰＩＡ１０−１へ出力する。
【０３２３】
そして、Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  は、マッピング／デマッピング部３−２のマッピング部３ｍにてＳＴＳチャンネル♯２の伝送フレーム内にマッピングされて、他のＡＴＭ処理装置Ｂへ出力される。
その後、マッピング／デマッピング部３−２で他のＡＴＭ処理装置Ｂから出力されたＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  がマッピングされている伝送フレームを受信すると、デッマッピング部３ｄでＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  が抽出される。このＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  は、ＵＴＰＩＡ１０とＵＴＯＰＩＡ２０−１とでＣｌａｖ等の制御信号の遣り取りを行なった後、ＵＴＰＩＡ１０で受信され、ＡＴＭセル処理部４−１内の基準タイミング（セル同期）に乗せ換えられてＵＴＰＩＡ１０からセル識別部３１へ出力される。セル識別部３１では、受信したセルが、ＰＭセルであることを識別すると、その受信したセル内容をＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００へ伝える。
【０３２４】
そして、流通状態の監視を開始する許可信号であるＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  を受信後に、ＡＴＭ処理装置Ａは、所定のＵｓｅｒ  Ｃｅｌｌ  間隔でＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  （Ｏｕｔｇｏｉｎｇ）をＡＴＭ処理装置Ｂへ送出する。なお、Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  は、上記Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  と同様に、ＵｐＳｔｒｅａｍ側のＵＴＯＰＩＡ２０，  マッピング／デマッピング部３−２を介して、他のＡＴＭ処理装置Ｂへ出力される。
【０３２５】
また、流通状態の監視動作を中止する際には、マイコン９５の設定により、ＡＴＭ処理装置Ａは、Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を送出して、Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  を受信することにより流通状態の監視を終了する。このＤｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  も、上記Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  と同様に、ＵｐＳｔｒｅａｍ側のＵＴＯＰＩＡ２０，  マッピング／デマッピング部３−２を介して、他のＡＴＭ処理装置Ｂへ出力される。
【０３２６】
このＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  を送出してから流通状態の監視を終了するまでの間に、他のＡＴＭ処理装置ＢからＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  を受信して、この受信したＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  の情報は、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００からマイコン９５へ通知される。
一方、このＡＴＭ処理装置Ａは、Ａｃｔｉｖａｔｅ要求中又はＤｅａｃｔｉｖａｔｅ要求中にＡＴＭ処理装置ＢからＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍ  Ｃｅｌｌ  或いはＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌ又はＤｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  或いはＤｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌを受信しないときは、マイコン９５により設定されている再送信回数内で再びＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  又はＤｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  をＡＴＭ処理装置Ｂへ送出する。これらの再び送信されるＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  又はＤｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  も、上記Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  と同様に、ＵｐＳｔｒｅａｍ側のＵＴＯＰＩＡ２０，  マッピング／デマッピング部３−２を介して、他のＡＴＭ処理装置Ｂへ出力される。
【０３２７】
マッピング／デマッピング部３−２が他のＡＴＭ処理装置Ｂから出力したＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  がマッピングされた伝送フレームを受信すると、デマッンング部３ｄは、伝送フレームからＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  等のＡＴＭセルをデマッピングし、これらのＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  等は、ＵＴＯＰＩＡ２０−１とＤｏｗｕｎＳｔｒｅａｍ  側のＵＴＯＰＩＡ１０とのＣｌａｖ等の制御信号のやり取りが行なわれた後に、上記ＵＴＯＰＩＡ１０で受信されて、ＡＴＭセル処理部４−１内の基準タイミングに乗せ換えられてセル識別部３１で受信される。
【０３２８】
そして、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００は、マイコン９５へ他のＡＴＭ処理装置Ｂから受信したセル内容（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  内容）を通知し、マイコンからの指示により、ＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  やＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌを送出する一方、ＡＴＭ処理装置Ｂから受信したセル内容（Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  内容）に対するマイコン９５からの指示を所定の時間（例えば、２秒）内に受信しないときは、ＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌを送出する。これらの、Ａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  やＡｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌも、上記Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  と同様に、ＵｐＳｔｒｅａｍ側のＵＴＯＰＩＡ２０，  マッピング／デマッピング部３−２を介して、他のＡＴＭ処理装置Ｂへ出力される。
【０３２９】
その後、他のＡＴＭ処理装置Ｂから上記Ａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  と同じ様にＦｏｒｗａｒｄ  Ｍｏｎｔｉｔｏｒｉｎｇ  Ｃｅｌｌを受信すると、ＡＴＭ処理装置Ａは、他のＡＴＭ処理装置ＢへＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  を出力し、Ｄｅａｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  を受信すると、Ｄｅａｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  又はＤｅａｃｔｉｖａｔｅ  Ｄｅｎｉｅｄ  Ｃｅｌｌを出力する。
更に、図１３（ｂ）に示すＡＴＭ処理装置ＢはＡＴＭ処理装置Ａから受信したＡｃｔｉｖａｔｅ  Ｒｅｑｕｅｓｔ  Ｃｅｌｌ  に対して、実施を許可するＡｃｔｉｖａｔｅ  Ｃｏｎｆｉｒｍｅｄ  Ｃｅｌｌ  を送信後に、ＡＴＭ処理装置Ａ宛のＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  を定期的に生成して送信する。
並びに、図１３（ｃ）に示すＴｗｏ−Ｗａｙ  の場合は、ＡＴＭ処理装置Ａ，Ｂ間でＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  の送出やＢａｃｋｗａｒｄ  Ｒｅｐｏｒｔｉｎｇ  Ｃｅｌｌ  等が送受信されて流通状態の監視処理が行なわれる。
【０３３０】
なお、ＡＴＭ処理装置Ａのマイコン９５の設定により、上記の流通状態の監視処理が、他のＳＴＳチャンネル♯１，♯３に対しても行なわれる。
このように、本実施形態に係るＡＴＭ処理装置Ａ（４）によれば、マイコン９５の指示に応じて、他のＡＴＭ処理装置Ｂとの間で定期的にＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  等をやりとり行なうことができるとともに、伝送速度の高いネットワークに対して流通状態の監視を容易に行なえる。
【０３３１】
さらに、複数のＳＴＳチャンネル♯ｉに対する流通状態の監視を一つのＡＴＭ処理装置Ａ（４）で行なえるので装置の規模を簡素構成することができる他、高速度通信や可変速度型通信に適した、複雑なシステムの保守・管理を容易に行なうことができる。
（４）その他
尚、上記においては、廃棄セルのカウントや流通状態の監視等のＰＭ処理を、複数のＳＴＳチャンネル♯ｉに対して１つのＡＴＭセル処理部４−１を用いて行なうことを説明をしたが、図５６に示すようなＡＴＭ処理装置４′の構成のように、ＳＴＳチャンネル♯ｉ毎にＡＴＭセル処理部４−１を設けてＡＴＭ処理装置（以下、説明上ＡＴＭ処理装置４と区別するため、符号「４ａ」を付加する。）を構成することもできる。
【０３３２】
このようなＡＴＭ処理装置４ａにおいても、各ＡＴＭセル処理部４−１が、マッピング／デマッピング部２−ｉ，３−ｉからＡＴＭセルを受信し、前記ＡＴＭセル処理部４−１の動作と同じような動作を行なうことができる。但し、このＡＴＭセル処理部４−１内のＵＴＯＰＩＡ１０，２０はＡＴＭセル処理部４−１で扱うＳＴＳチャンネル♯ｉ以外のＳＴＳチャンネル♯ｊを扱うマッピング／デマッピング部２−ｉ，３−ｉ内のＵＴＯＰＩＡ１０−１，２０−１とは、Ｃｌａｖ等の制御信号のやり取りを行なう必要がない。
【０３３３】
そして、ＡＴＭ処理装置４ａは、前記ＡＴＭ処理装置４と同じように、伝送速度が高い伝送システムにおいて、セルの誤挿入や流通状態の監視を容易に行なうことができる。
また、前記ＡＴＭ処理装置４に比して、ＡＴＭ処理装置（以下、説明上ＡＴＭ処理装置４と区別するため、符号「４ｂ」を付加する。）は、複数のＡＴＭセル処理装置４−１をそなえて構成することもできる。
【０３３４】
このようなＡＴＭ処理装置４ｂによっても、前記ＡＴＭ処理装置４と同じ様に、セルの誤挿入や流通状態の監視を容易に行なうことができる他、高速度通信や可変速度型通信に適した、複雑なシステムの保守・管理を容易に行なうことができる。
一方、上記実施の形態の説明では、ＡＴＭセル処理部４−１は廃棄セルカウント部１００とＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００とをそなえて構成されるが、廃棄セルカウント部１００をそなえなずにＡＴＭセル処理部（以下、説明上ＡＴＭセル処理部４−１と区別するため、符号「４−１ａ」を付加する。）を構成することもできる。また、前記ＡＴＭ処理装置４ａ，４ｂについても、廃棄セルカウント部１００をそなえずにＡＴＭ処理装置（以下、説明上ＡＴＭ処理装置４と区別するため、符号「４ｃ」を付加する。）を構成することもできる。
【０３３５】
このような、ＡＴＭ処理装置４ｃによっても、前記したＡＴＭ処理装置４と同様に、高速度通信におけるＡＴＭセルの流通状態の監視を容易に行なえ、また、ＵＴＯＰＩＡ１０，１０−１，２０，２０−１を用いて各ＡＴＭセル処理部４ｂ（４−１ａ）が複数のＳＴＳチャンネルを扱うことができるので、流通状態の監視を容易に行なうことができる他、高速度通信や可変速度型通信に適した、複雑なシステムの保守・管理を容易に行なうことができる。
【０３３６】
ところで、上記ＡＴＭ処理装置４，４ａ，４ｂ，４ｃは、図１に示すようにＳＤＨ伝送装置２，３間にそなえた場合について説明をしたが、他の伝送経路上に介装することもでき、例えば、図１中のＡＴＭ処理装置４αは、ＳＤＨ伝送装置２，３の下位階層の伝送経路中に介装することもでき、このＡＴＭ処理装置４αによっても、通信容量の拡大に伴うＡＴＭセルの喪失や流通状態の監視を行なえる。
【０３３７】
他方、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００をそなえなずにＡＴＭセル処理部（以下、説明上ＡＴＭセル処理部４−１と区別するため、符号「４−１ｂ」を付加する。）を構成することもできる。また、前記ＡＴＭ処理装置４ａ，４ｂについても、ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部２００をそなえずにＡＴＭ処理装置（以下、説明上ＡＴＭ処理装置４と区別するため、符号「４ｄ」を付加する。）を構成することもできる。
【０３３８】
このような、ＡＴＭ処理装置４ｄによっても、前記したＡＴＭ処理装置４と同様に、高速度通信における廃棄セルやセルの誤挿入を容易に監視でき、また、ＵＴＯＰＩＡ１０，１０−１，２０，２０−１を用いて各ＡＴＭセル処理部４ｂ（４−１ａ）が複数のＳＴＳチャンネルを扱うことができるので、高速度通信における廃棄セルやセルの誤挿入を容易に監視できる他、高速度通信や可変速度型通信に適した、複雑なシステムの保守・管理を容易に行なうことができる。
【０３３９】
並びに、上記に詳述した以外に本発明の趣旨を逸脱しない範囲で、本発明は、多種多様の形態で実施できる。
【０３４０】
【発明の効果】
以上詳述したように、本発明の固定長データ処理装置によれば、高速度通信での固定長データの誤挿入や喪失等の検出や流通状態の監視等の保守・管理を容易に行なうことができる利点がある。
更に、高速度通信や可変速度型通信網等の複雑な光通信網における固定長データの誤挿入や喪失等の検出や流通状態の監視等の保守・管理を容易に行なうことができる他、例えば、複雑な光通信網から受信した固定長データを固定長データ処理装置内の基準タイミングに乗せ換えることで、処理を容易に行なえる利点もある。
【０３４１】
また、複数の伝送装置で扱われる複数の固定長データを、伝送装置の識別情報に基づいて、共通に行なうことで、装置を簡素に構成することができる利点もある。
また、複数の固定長データを伝送経路についての伝送経路識別情報に基づいて共通で行なうので、装置を簡素に構成できる利点もある。
【０３４２】
更に、固定長データの廃棄状態を容易に監視できる利点もある。
更に、廃棄内容保持部が少なくとも２つの保持領域を有して、書き込み対象の保持領域と読み出し対象の保持領域とが、所定周期で切り替わるため、廃棄状態の監視と廃棄状態の通知を同時に行なえて、処理を迅速に行なえる利点もある。
【０３４３】
更に、廃棄内容情報の廃棄内容保持部への書き込みがアドレスにより区別されるので、廃棄内容情報の収集や管理をより容易に行なえる利点もある。
更に、デュアルポートＲＡＭを使用する事で、処理を迅速に行なえるとともに、装置規模を縮小して簡素に製造できる利点もある。
【０３４４】
更に、デュアルポートＲＡＭにおける一方の系統のポートが読み出し専用に用いることで、統括管理部が非同期にアクセスしてくる読み出し要求に対して容易に対応でき、処理を迅速に行なえる利点もある。
また、廃棄数保持部が少なくとも２つのレジスタを用いて構成され、書き込み対象のレジスタと読み出し対象のレジスタとが、所定周期で切り替わって廃棄数状態の監視と廃棄数情報の通知を同時に行なえるので、迅速な処理を行なえる利点もある。
【０３４５】
また、廃棄対象のデータの廃棄原因をコード化することで、小規模回路で複数の廃棄原因の保持・通知を行なえる利点もある。
また、固定長データの流通状態を監視を容易に行なえる利点がある。
【０３４６】
また、判別部が、受信した制御データが統括管理部にて通知すべきデータであるか否かを、少なくとも自己の内部処理状態についての情報を含む判別情報に基づいて判別し、通知要と判別された制御データのみその内容を統括管理部へ通知するので、的確に保守・管理の運用の処理のみを行なえるとともに、制御データ送信処理部で返信データを生成して他の固定長データ処理装置へ送信するので、即時性を有する制御データについての返送処理を迅速に行なえる利点もある。
【０３４７】
また、第１タイマカウント部が応答データに所定時間内に受信されているか否かを監視することで、応答データの未受信による、装置の孤立化を防止できる利点もある。
また、第１タイマカウント部が、所定周期でタイマカウント値が書き込み／読み出しされる第１タイマ用ＲＡＭを用いて構成されるので、装置を簡素に構成できる利点もある。
【０３４８】
また、判別に必要なデータを判別データ保持用ＲＡＭを用いることで、効率良く保持する事ができ、装置を簡素に構成できる利点もある。
また、判別データ保持用ＲＡＭを複数そなえて判別処理をパラレルに行なうことで、容易に複数の伝送装置で扱われる複数の固定長データに対する判別処理を迅速に行なえる利点もある。
【０３４９】
また、判別処理に使用されない設定データを設定データ保持部に保持することで、動作頻度の高い判別データ保持用ＲＡＭのサイズを最小限に押さえて消費電力を削減できる利点もある。
また、内部処理状態をコード化するので、保守・管理を容易に行なえ、コードを監視することで異常時の復旧も速やかに行なえる利点もある。
【０３５０】
また、内部処理状態を単にコード化するばかりかそれぞれのビットに意味を持たせる事で、コード（内部処理状態）を考慮して、動作する装置の部品を単純な回路（デコード回路）で構成すれば、より簡素に装置を構成できる利点もある。
また、制御データ送信処理部が、判別部における内部処理状態についての情報に基づいて制御データの生成を行なうので、個別に内部状態の監視を行なう要素をそなえずに済み、装置を簡素に構成できるとともに、消費電力を削減できる利点もある。
【０３５１】
また、統括管理部からの指示内容及び統括管理部への通知内容として複数の伝送装置で扱われる複数の固定長データの情報を効率良く保持できて、装置を簡素に構成できる利点もある。
また、統括管理部からの新規の指示の有無を指示内容の一部を用いて表示した情報とすることで、指示内容保持部のＲＡＭの情報を格納する領域を拡張せずに既存の領域を利用することで、回路規模を削減できる利点もある。
【０３５２】
また、統括管理部が通知内容の新旧を判断して余分な動作を省くので、消費電力を削減できる利点もある。
また、一回の統括管理部の設定処理に対し一回の発生動作の処理を行なう事で、余分な動作を省く事ができ、消費電力削減に貢献できる利点もある。
【０３５３】
また、統括管理部からの指示の未受信による装置の孤立化を防止できるとともに、他の固定長データ処理装置に対して早期に応答データを送信できて、処理の迅速性を確保できる利点もある。
また、第２タイマカウント部が第２タイマ用ＲＡＭを用いて所定周期でタイマカウント値を書き込み／読み出すので、複数の固定長データの処理に容易に対応できるとともに、装置を簡素に構成できる他、消費電力を削減できる利点もある。
【０３５４】
また、返信データを確実に他の固定長データ処理装置に送信できる利点もある。
また、返信データに必要な最小限のデータのみを保持することで、装置を簡素に構成できる他消費電力を削減できる利点もある。
【０３５５】
また、優先順位を設定することにより、即時性を有するデータを確実に送信できる利点もある。
また、カウント処理を行なうにあたり、最低限のレジスタで構成することができる他、カウント結果保持用ＲＡＭを用いる事で、効率の良い回路構成が可能で複数の伝送装置で扱われる複数の固定長データの処理（例えば、多チャンネル処理）に容易に対応する事ができる利点もある。
【０３５６】
また、カウント結果の書き込みと読み出しとが行われるＲＡＭが交互に切り替わるので、通知とカウントを同時に行なえて、迅速に処理を行なえる利点もある。
また、監視データの生成に必要な複数種類の情報を生成するにあたり、最低限のレジスタ構成で実現することができ、更に、複数種類のＲＡＭを使用することで、効率の良い回路構成が可能で複数の伝送装置で扱われる複数の固定長データの処理（例えば、多チャンネル処理）に容易に対応することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る固定長データ処理装置が適用されるＳＤＨ伝送網を形成するリングネットワーク１の構成を示すブロック図である。
【図２】本発明の実施の形態に係るＳＤＨ伝送装置とＡＴＭ処理装置を示すブロック図である。
【図３】（ａ）及び（ｂ）は、それぞれ本発明の実施の形態に係るマッピング／デマッピング部内のＵＴＯＰＩＡの詳細構成例を示すブロック図である。
【図４】（ａ）及び（ｂ）は、それぞれ本発明の実施の形態に係るＡＴＭ処理装置内のＵＴＯＰＩＡの詳細構成例を示すブロック図である。
【図５】（ａ）〜（ｅ）は、それぞれ本発明の実施の形態に係るＵＴＯＰＩＡに非同期で入力するＡＴＭレイヤからのセルが、装置内基準内処理タイミングに乗せ換えられる状態を説明するためのタイムチャートである。
【図６】本発明の実施の形態に係るセル処理部を示すブロック図である。
【図７】本発明の実施の形態に係るＤＰ−ＲＡＭの領域の割り当てを示す図である。
【図８】本発明の実施の形態に係るＰＭ処理部の構成を示すブロック図である。
【図９】本発明の実施の形態に係る廃棄セルカウント部を示すブロック図である。
【図１０】本発明の実施の形態に係るＤｕａｌ−Ｐｏｒｔ  ＲＡＭ  のアドレスの構成例を示す図である。
【図１１】本発明の実施の形態に係るＤｕａｌ−Ｐｏｒｔ  ＲＡＭ  のデータのビット構成を示す図である。
【図１２】本発明の実施の形態に係る廃棄セルカウント部の処理を説明するためのタイムチャートである。
【図１３】（ａ）〜（ｃ）は、それぞれ本発明の実施の形態に係る固定長データ処理装置間の流通状態の監視動作を説明するための図である。
【図１４】本発明の実施の形態に係るＡｃｔｉｖａｔｅ／Ｄｅａｃｔｉｖａｔｅ  Ｃｅｌｌのフォーマット例を示す図である。
【図１５】本発明の実施の形態に係るＰｅｒｆｏｒｍａｎｃｅ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  のフォーマット例を示す図である。
【図１６】本発明の実施の形態に係るＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部の遷移状態例を示す図である。
【図１７】本発明の実施の形態に係るＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部を示すブロック図である。
【図１８】本発明の実施の形態に係るＰＭ判定部及びＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部を示すブロック図である。
【図１９】本発明の実施の形態に係るＣＡＭラムの領域のアドレス構成例を示す図である。
【図２０】本発明の実施の形態に係るＣＡＭラムの領域のデータ構成例を示す図である。
【図２１】本発明の実施の形態に係るＣＡＭ判定部の内部状態の一覧を示す図である。
【図２２】本発明の実施の形態に係るＰＭ処理部における処理制御のタイムシーケンスを示す図である。
【図２３】本発明の実施の形態に係る設定ＲＡＭの領域のデータ構成例を示す図である。
【図２４】本発明の実施の形態におけるＣＡＭ判別動作を説明するためのタイムチャートである。
【図２５】（ａ），（ｂ）は、それぞれ本発明の実施の形態におけるＦｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ  Ｃｅｌｌ  発生を説明するためのタイムチャートである。
【図２６】本発明の実施の形態に係るＡｃｔ／Ｄａｃｔ送信処理部を示すブロック図である。
【図２７】本発明の実施の形態に係る５秒タイマＲＡＭの領域のデータ構成例を示す図である。
【図２８】本発明の実施の形態におけるＡｃｔ／Ｄａｃｔ送信処理部の処理を説明するためのタイムチャートである。
【図２９】本発明の実施の形態に係るＡｃｔ／Ｄａｃｔ受信処理部を示すブロック図である。
【図３０】本発明の実施の形態に係る要求保持ＲＡＭ（シングルポートラム）の領域のアドレス構成例を示す図である。
【図３１】本発明の実施の形態に係る要求保持ＲＡＭ（シングルポートラム）の領域のデータ構成例を示す図である。
【図３２】本発明の実施の形態に係る通知保持ＲＡＭ（シングルポートラム）の領域のデータ構成例を示す図である。
【図３３】本発明の実施の形態に係るＡｃｔ／Ｄａｃｔ受信処理部によるマイコンからの設定情報の保持とマイコンへ受信したセルの内容を通知する動作を説明するためのタイムチャートである。
【図３４】本発明の実施の形態に係るＡｃｔ／Ｄａｃｔ受信処理部を示すブロック図である。
【図３５】本発明の実施の形態に係る２秒タイマＲＡＭの領域のアドレス構成例を示す図である。
【図３６】本発明の実施の形態に係る２秒タイマＲＡＭの領域のデータ構成例を示す図である。
【図３７】本発明の実施の形態におけるＡｃｔ／Ｄａｃｔ受信処理部での２秒タイマ動作を説明するためのタイムチャートである。
【図３８】本発明の実施の形態に係るＰＭカウント部を示すブロック図である。
【図３９】本発明の実施の形態に係るＭＣＳＮカウント部及びＭＣＳＮカウント保持部を示すブロック図である。
【図４０】本発明の実施の形態に係るＭＣＳＮカウントＲＡＭ領域のデータ構成例を示す図である。
【図４１】本発明の実施の形態に係るＴＵＣ発生カウントＲＡＭ領域のデータ構成例を示す図である。
【図４２】本発明の実施の形態に係るＴＵＣ受信保持ＲＡＭ領域の構成例を示す図である。
【図４３】本発明の実施の形態に係るＴＲＣＣ受信保持カウントＲＡＭ領域例の構成を示す図である。
【図４４】本発明の実施の形態に係るＢＩＰＶカウントＲＡＭ領域の構成例を示す図である。
【図４５】本発明の実施の形態に係るＰＭカウント集計部及びＰＭカウント集計保持部を示すブロック図である。
【図４６】本発明の実施の形態に係るＲＡＭ１，ＲＡＭ２の領域のアドレス構成例を示す図である。
【図４７】本発明の実施の形態に係るＲＡＭ１の領域のデータ構成例を示す図である。
【図４８】本発明の実施の形態に係るＲＡＭ２の領域のデータ構成例を示す図である。
【図４９】本発明の実施の形態に係るＰＭカウント集計保持部におけるカウントと通知の動作を説明するためのタイムチャートである。
【図５０】本発明の実施の形態に係るＰＭセル挿入部を示すブロック図である。
【図５１】（ａ）及び（ｂ）は、それぞれ本発明の実施の形態に係るＦｉＦｏラム領域の構成例を示す図である。
【図５２】本発明の実施の形態に係るＦｉＦｏラム領域のアドレス構成例を示す図である。
【図５３】本発明の実施の形態に係るＰＭ処理部における処理制御のタイムシーケンスを示す図である。
【図５４】本発明の実施の形態に係るＰＭ処理部における処理制御のタイムシーケンスを示す図である。
【図５５】従来のＳＤＨ伝送網を形成するリングネットワーク１′を示すブロック図である。
【図５６】従来のＳＤＨ伝送装置とＡＴＭ処理装置を示すブロック図である。
【符号の説明】
１  リングネットワーク
２，３，５  ＳＤＨ伝送装置（高次の伝送フレームを取り扱う伝送装置）
２−１〜２−ｎ，３−１〜３−ｎ  マッピング／デマッピング部
３ｄ  デマッピング部
３ｍ  マッピング部
４，４α  ＡＴＭ処理装置
４−１  ＡＴＭ処理部（固定長データ処理装置）
６  ビデオサーバ
９−１〜９−ｎ，  ＳＤＨ伝送装置（低次の伝送フレームを取り扱う伝送装置）
１０，１０−１，２０，２０−１  ＵＴＰＩＡ
１１，１１−１，２３−１，２４  外部インタフェース部
１１ａ，２４ｂ  有効チャンネル保持部
１１ｂ，１１−１ｂ，１３−１ｂ，１４ｂ，２１ｂ，２１−１ａ，２３−１ｂ，２４ｃ  カウンタ
１１ｃ，２３−１ｃ，２４ａ  受信チャンネル決定部
１１−１ａ，２３−１ａ  クラブ生成部
１１−１ｃ，２１ａ，２１−１ｂ  書き込み制御部
１１−１ｄ，１４−１ｂ，２３−１ｄ，２４−１ｂ  クロック乗り換え部
１２，１２−１，２２，２２−１  データ保持部
１２ａ，１２−１ａ，２２ａ，２２−１ａ  データ保持用バッファ
１３，１４−１，２３，２４−１  中間制御部
１３ａ，２３ａ  ＳＴＳチャンネル保持用バッファ
１３ｂ，１４−１ａ，２３ｂ，２４−１ａ  セルカウント部
１３−１，１４  読み出し処理部
１３−１ａ，１４ａ  読み出し制御部
２１，２１−１  書き込み処理部
３０  セル処理部
３１  セル識別部
３２  アラーム管理部
３３  ＡＬＭ発生部
３４  ＲＡＭアクセス調停部
３６  シフトレジスタ
３７  ＶＰ終端情報ＲＡＭ
３８  ２８進カウンタ
３９  セル挿入／廃棄部
４０  ＬＢ処理部
５０  ＰＭ処理部
６０  デュアルポートラムインタフェース（ＤＰ−ＲＡＭ  Ｉ／Ｆ）部
７０  デュアルポートラム（ＤＰ  ＲＡＭ）
８０  ＵｐＳセル挿入部
９１  エントリーラムインタフェース部（ＥＮＴＲＹ−ＲＡＭ  Ｉ／Ｆ）
９２  マイコンインタフェース部
９３  ＰＧ部
９４  シングルポートラム（エントリ情報保持ラム）
９５  マイコン
１００  廃棄カウント部
１１０  廃棄セル保持部
１１１  デュアルポートラム
１１２，１１３  レジスタ
１２０  比較カウント部
１２１  コンパレータ（ＣＯＭＰ）
１２２，１４１  ＡＤＤ−ＧＥＮ
１２３  廃棄原因コード化部
１２４，１４２，１４３，３１５，３１８，４６４，４６５，４６８，４６９，５３３，５４３  ＳＥＬ
１３０  リードライト制御部
１４０  通知インタフェース部
２００  ＶＰ／ＶＣ  Ｍｏｎｉｔｏｒｉｎｇ部
３００  ＣＡＭ部
３１０  ＰＭ判定部
３１０Ａ  ＣＡＭ制御部
３１０Ｂ  ＣＡＭデータ保持部
３１０Ｃ  設定データ保持部
３１０Ｄ  設定通知制御部
３１１  ＣＡＭ判別部
３１２  ＣＡＭ判別制御部
３１３  ＣＡＭ  ＲＡＭ
３１４，３１７，３３７，５２２，６１２，６２２，６５５  リードライト制御部
３１６  設定ＲＡＭ
３２０  Ｆｏｒｗａｒｄ  Ｍｏｎｉｔｏｒｉｎｇ送出処理部
３２１  Ｆｍ発生Ｕｓｅｒ  Ｃｅｌｌ  カウント部
３２２  Ｆｍ発生制御カウンタ部
３２３  Ｆｍセル生成部
３３０  Ａｃｔ／Ｄａｃｔ送出処理部
３３０Ａ  ５秒タイマデータ保持部
３３０Ｂ  タイマカウント部
３３１  ５秒タイマＲＡＭ
３３２  ５秒タイマ更新制御部
３３３  Ａｃｔ／Ｄａｃｔセル発生制御カウンタ部
３３４  Ａｃｔ／Ｄａｃｔセル生成部
３３５  タイマ値更新部
３３６  リトライ値更新部
４００  ＰＭカウント部
４１０  ＭＣＳＮカウント部
４１１  ＭＣＳＮカウント保持部
４１３  カウント値初期化／更新部
４１４  カウント制御部
４１５  シングルポートラム
４２０  ＴＵＣ発生部
４２１  ＴＵＣ発生カウント保持部
４３０  ＴＵＣ受信部
４３１  ＴＵＣ受信保持部
４４０  ＴＲＣＣカウント部
４４１  ＴＲＣＣカウント保持部
４５０  ＢＩＰＶカウント部
４５１  ＢＩＰＶカウント保持部
４６０  ＰＭカウント集計部
４６２  カウント値初期化／更新部
４６３  カウントアップ制御部
４６５  カウント通知制御部
４６７ａ１，４６７ｂ１  ＲＡＭ１
４６７ａ２，４６７ｂ２  ＲＡＭ２
４６１  ＰＭカウント集計保持部
５００  ＰＭセル挿入部
５１０  折り返しセル生成部
５１１  Ｂａｃｋ  Ｒｅｐ生成部
５１２  Ａｃｔ  Ｄｅｎｉｅｄ生成部
５１３  Ｄａｃｔ  Ｃｏｍｆ生成部
５１４  Ｄａｃｔ  Ｄｅｎｉｅｄ生成部
５１５  セレクタ部
５２０  折り返しセル保持部
５２１  ＦｉＦｏ（ＦｉＦｏラム）
５３０  調停部
５３１  挿入制御部
５３２  固定値追加部
５４０  セル発生要求調停保持部
５４１  調停制御部
５４２  フリップフロップ（ＦＦ）
６００  Ａｃｔ／Ｄａｃｔ受信処理部
６１０  要求データ保持部
６１１  要求保持ＲＡＭ
６２０  通知データ保持部
６２１  通知データ保持部
６３０  要求通知制御部
６３１  ならびかえ部
６３２  制御部
６４０  要求セル発生部
６４１  ＶＰＩ／ＶＣＩ＝０チェック部
６４３  カウンタ
６５０  ２秒タイマ部
６５１  ２秒タイマＲＡＭ
６５２  Ａｃｔ  Ｃｅｌｌ受信中ｂｉｔ  更新部
６５３  タイマ値更新部
６５４  ２秒タイムアップｂｉｔ  更新部
６６０  Ａｃｔ  Ｄｅｎｉ  Ｃｅｌｌ発生部
６６１  Ａｃｔ  Ｄｅｎｉｅｄセル発生検出部
６６２  Ａｃｔ  Ｄｅｎｉｅｄセル生成部
７００  タイミング生成部
【図１】
0003626017.tif 000006
【図２】
0003626017.tif 000007
【図３】
0003626017.tif 000008
【図４】
0003626017.tif 000009
【図５】
0003626017.tif 000010
【図６】
0003626017.tif 000011
【図７】
0003626017.tif 000012
【図８】
0003626017.tif 000013
【図９】
0003626017.tif 000014
【図１０】
0003626017.tif 000015
【図１１】
0003626017.tif 000016
【図１２】
0003626017.tif 000017
【図１３】
0003626017.tif 000018
【図１４】
0003626017.tif 000019
【図１５】
0003626017.tif 000020
【図１６】
0003626017.tif 000021
【図１７】
0003626017.tif 000022
【図１８】
0003626017.tif 000023
【図１９】
0003626017.tif 000024
【図２０】
0003626017.tif 000025
【図２１】
0003626017.tif 000026
【図２２】
0003626017.tif 000027
【図２３】
0003626017.tif 000028
【図２４】
0003626017.tif 000029
【図２５】
0003626017.tif 000030
【図２６】
0003626017.tif 000031
【図２７】
0003626017.tif 000032
【図２８】
0003626017.tif 000033
【図２９】
0003626017.tif 000034
【図３０】
0003626017.tif 000035
【図３１】
0003626017.tif 000036
【図３２】
0003626017.tif 000037
【図３３】
0003626017.tif 000038
【図３４】
0003626017.tif 000039
【図３５】
0003626017.tif 000040
【図３６】
0003626017.tif 000041
【図３７】
0003626017.tif 000042
【図３８】
0003626017.tif 000043
【図３９】
0003626017.tif 000044
【図４０】
0003626017.tif 000045
【図４１】
0003626017.tif 000046
【図４２】
0003626017.tif 000047
【図４３】
0003626017.tif 000048
【図４４】
0003626017.tif 000049
【図４５】
0003626017.tif 000050
【図４６】
0003626017.tif 000051
【図４７】
0003626017.tif 000052
【図４８】
0003626017.tif 000053
【図４９】
0003626017.tif 000054
【図５０】
0003626017.tif 000055
【図５１】
0003626017.tif 000056
【図５２】
0003626017.tif 000057
【図５３】
0003626017.tif 000058
【図５４】
0003626017.tif 000059
【図５５】
0003626017.tif 000060
【図５６】
0003626017.tif 000061