(57)【特許請求の範囲】
【請求項１】
ストロボ発光装置を使用して静止画の記録を行う静止画記録装置であって、
固体撮像素子から読み出された画像信号に対して所定の信号処理を施す信号処理手段と、
この信号処理手段による信号処理時に前記画像信号に対して所定の時間遅延を与える遅延メモリと、
この遅延メモリに垂直同期信号の発生タイミングで制御信号を供給して、撮像プロセス回路の処理に必要なデータに遅延を与える遅延量を制御する遅延量制御手段と、
前記垂直同期信号の発生タイミングに一致させつつ前記ストロボ発光装置の発光に応じて、前記固体撮像素子からの前記画像信号の読み出しを制御する読み出し制御手段と、
前記信号処理手段によって信号処理された画像信号を記録する記録手段と、
を具備したことを特徴とする静止画記録装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は静止画記録装置に関し、特にＦＩＦＯタイプのメモリ及びストロボ発光装置を用いる場合の信号処理回路に関する。
【０００２】
【従来の技術】
従来より、例えば電子スチルカメラ等の静止画記録再生装置では、固体撮像素子によって取り込んだ画像データを用いて静止画の記録を行う。その際、記録データは輝度信号と線順次色差信号の形式で記録される。
【０００３】
また、記録した静止画データがフィールドデータである場合、再生回路ではフレームデータとしてモニタ上に表示するために、輝度信号に対してライン補間の処理を行って擬似フレーム化している。一方、色差信号は線順次信号であるため、モニタ表示する際は同時化の処理を行ってからエンコード処理する必要がある。
【０００４】
擬似フレーム化処理は、例えば図６に示すような方法で処理を行う。図６において、記録媒体から出力されたフィールドデータと、それを１水平期間（以下１Ｈと記す）遅延させたデータを用いて補間データを作成する。例えば記録媒体からの出力データを奇数フィールドとした場合、偶数フィールドは前記２つのデータを平均化して補間データを作成したものを用いる。モニタへの出力は、この奇数フィールドデータと偶数フィールドデータをフィールドごとに切換えることで擬似フレーム化した静止画フィールドデータとなる。
【０００５】
一方、色差信号の同時化処理は、例えば図７に示すような方法で処理を行う。図７において、記録媒体から出力された線順次色差データと、それを１Ｈ遅延させたデータを用いて同時化データを作成する。線順次色差データは図に示すように、Ｒ−ＹとＢ−Ｙが１Ｈごとの繰り返しで構成されており、従って、前記２つのデータを１Ｈごとにラインインデックス信号に基づいて切換え選択することで同時化されたＲ−Ｙ及びＢ−Ｙが得られる。同時化されたＲ−Ｙ及びＢ−Ｙは図７のように連続する２Ｈが、同じ１Ｈのデータの繰り返しで構成される。
【０００６】
図５に従来のこの種の映像信号処理を行う電子スチルカメラの回路構成が示されている。図５において、固体撮像素子（ＣＣＤ）１０１で取り込んだ静止画画像信号は、ＣＤＳ回路１０２で相関二重サンプリングによるノイズ除去を行った後、色分離回路１０３によって画素演算されてＹ（輝度）プロセス回路１０４及び色差プロセス回路１０６に送られる。Ｙプロセス回路１０４及び色差プロセス回路１０６ではγ補正、フィルタリング等の処理が行われ、変調回路１０５では輝度のＹ信号が、変調回路１０７では線順次の色差信号が各々変調され、ＭＩＸ回路１０８で周波数多重されて磁気記録媒体１０９にアナログ信号で記録される。
【０００７】
磁気記録媒体１０９に記録された静止画データを再生する場合は、分離回路１１０によって周波数分離されたＹ（輝度）と色差の変調信号を、復調回路１１１および１１４で復調して再生プロセス回路に送る。Ｙ信号は、静止画データがフィールドデータである場合は、擬似フレーム化回路１１３でライン補間の処理を行って擬似フレーム化する。擬似フレーム化回路１１３では、復調されたＹ信号と、１Ｈディレイ回路１１２で１水平期間遅延されたＹ信号を平均化して擬似フレームを作成する。色差信号は線順次の色差信号なので、エンコード回路１１７で変調クロマ信号を作成するために、同時化回路１１６にて同時化処理する。同時化回路１１６は、復調された色差信号と、１Ｈディレイ回路１１５で１水平期間遅延された色差信号を用いて同時化する。このようにして得られたＹ信号とクロマ信号をモニタに与える事で再生表示が行われる。
【０００８】
前記の従来例ではアナログによる処理回路の例を述べたが、デジタルによる処理回路を考えた場合、１Ｈディレイ回路にはＦＩＦＯタイプのラインメモリが用いられることが多い。図８はデジタルデータを１Ｈ期間遅延させるためのＦＩＦＯタイプのラインメモリの遅延タイミングを示したものである。ＦＩＦＯタイプのラインメモリは電源投入時にリセット信号を与えることによって遅延量が固定される。
【０００９】
図８において、電源電圧は電源投入時を表しており、電源が立ち上がった後にラインメモリにはリード・ライトリセット信号が与えられる。ＦＩＦＯタイプのラインメモリは内部にライトアドレス及びリードアドレスのカウンターを持っており、前記リセット信号によって０アドレスにリセットされ、その後は１４．３ＭＨｚで駆動した場合のＮＴＳＣの１Ｈのデータ数に相当する９０９アドレスで自動的に０アドレスにリセットされる。これによって、リードデータはライトデータの９１０クロック遅れたデータを常時得る事ができ、１Ｈのディレイラインとしてラインメモリは動作する。例えば、図８に示すようにＡ０というデータが０アドレスに書き込まれると、９１０クロック後に再び設定される０アドレスでＡ０データが読み出される。その際、Ａ０データが読み出されたら、その直後に０アドレスにはＢ０データが書き込まれる。
【００１０】
【発明が解決しようとする課題】
上述のように、従来のアナログ方式の電子スチルカメラでは、記録したフィールド静止画データを再生する場合、再生回路で２つの１Ｈディレイ回路が必要であった。
【００１１】
またＦＩＦＯタイプのラインメモリを使用したデジタル回路に、ストロボ発光装置を適用した場合、図８に示すようにストロボの発光したタイミングでリード・ライトリセット信号に不要なノイズが発生したり、電源電圧が変動してしまうことがある。その際に、デジタルデータを１Ｈ期間遅延させるＦＩＦＯメモリの内部アドレスや出力データに、不定状態が発生してしまうという不具合があった。
【００１２】
本発明の静止画記録装置はこのような課題に着目してなされたものであり、その目的とするところは、デジタル方式の電子スチルカメラに最適な静止画記録回路を提供し、ストロボ発光装置を適用する場合に、安定した静止画データを得ることができる静止画記録装置を提供することにある。
【００１５】
【課題を解決するための手段及び作用】
上記の目的を達成するために、本発明は、ストロボ発光装置を使用して静止画の記録を行う静止画記録装置であって、固体撮像素子から読み出された画像信号に対して所定の信号処理を施す信号処理手段と、この信号処理手段による信号処理時に前記画像信号に対して所定の時間遅延を与える遅延メモリと、この遅延メモリに垂直同期信号の発生タイミングで制御信号を供給して、撮像プロセス回路の処理に必要なデータに遅延を与える遅延量を制御する遅延量制御手段と、前記垂直同期信号の発生タイミングに一致させつつ前記ストロボ発光装置の発光に応じて、前記固体撮像素子からの前記画像信号の読み出しを制御する読み出し制御手段と、前記信号処理手段によって信号処理された画像信号を記録する記録手段と、を具備する。
【００１８】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。図１はデジタルで静止画記録を行う場合の、静止画記録装置の実施例を示す図である。同図において、固体撮像素子としてのＣＣＤ１０１、ＣＤＳ回路１０２、色分離回路１０３、Ｙプロセス回路１０４、色差プロセス回路１０６は図５に示した従来例の回路と同じものである。その後、Ｙ信号はＡ／Ｄ変換器１２１によってデジタルデータに変換されてフレームメモリ１２５に記憶される。一方、色差信号は、ＣＣＤ１０１がインターライン型のイメージャーである場合、色分離回路１０３から得られる色差信号は線順次の色差信号である。しかし、画像データをデジタル記録する場合はＲ−Ｙ，Ｂ−Ｙを同時化した色差信号で扱うのが一般的である。このため従来のアナログ方式の電子スチルカメラとは異なって、本実施例のようにデジタル記録を行なう場合は記録する以前に同時化処理を行う必要がある。
【００１９】
そこで本実施例では、線順次色差の状態でＡ／Ｄ変換器１２２によってデジタルデータに変換し、その後、１Ｈディレイ回路を使用して同時化処理を行なう。これによってノイズを放出しやすいアナログ方式の１Ｈディレイ回路を用いる必要がなくなる。また、従来のようにアナログ回路で同時化を行った後にデジタルデータに変換した場合はＲ−Ｙ，Ｂ−Ｙの各々にＡ／Ｄ変換器が必要となるが、本実施例はまずＡ／Ｄ変換を行い、その後に同時化処理処理を行なうのでＡ／Ｄ変換器が色差信号に対し１個で済むという利点がある。
【００２０】
デジタルに変換された線順次色差信号はその後、１Ｈラインメモリ１２３によって遅延されたデータと、遅延していないデータを同時化回路１２４で選択することによって同時化され、フレームメモリ１２５に一旦蓄積される。
【００２１】
フレームメモリ１２５に蓄積されたＹ，Ｒ−Ｙ，Ｂ−Ｙの静止画データは圧縮回路１２６によって圧縮され、圧縮データとしてメモリカード等の記録媒体１２７に記録される。
【００２２】
図２は図１に示したデジタル静止画記録装置に、再生機能を付加した実施例である。図２において、ＣＣＤ１０１、ＣＤＳ回路１０２、色分離回路１０３、Ｙプロセス回路１０４、色差プロセス回路１０６、Ａ／Ｄ変換器１２１及び１２２、１Ｈラインメモリ１２３、同時化回路１２４、フレームメモリ１２５、記録媒体１２７は図１に示した実施例と同じものである。
【００２３】
静止画記録データの基本的な処理手順は、図１で説明した実施例と変わりなく圧縮・伸長回路１２８は、図１の圧縮回路１２６と同様の働きをする。ただし、本実施例では、記録処理と再生処理との切替えを行えるように構成しているため、スイッチＳＷ１〜ＳＷ４を設けている。スイッチＳＷ１〜ＳＷ４は、ＣＰＵ１３３によって記録時にはＲ側に、再生時にはＰ側に切り替えられ、各処理に対応したデータの流れを形成する。
【００２４】
同時化回路１２４への１Ｈ遅延データは、Ａ／Ｄ変換器１２２の出力をＳＷ４を介して１Ｈラインメモリ１２３に与えることで作成される。フレームメモリ１２５に蓄積されるＹ，Ｒ−Ｙ，Ｂ−Ｙの静止画データは、ＳＷ１〜ＳＷ３を介してＡ／Ｄ変換器１２１及び同時化回路１２４から供給される。
【００２５】
再生データの処理はメモリカード等の記録媒体１２７から読み出された圧縮データが、圧縮・伸長回路１２８によって伸長され、Ｙ，Ｒ−Ｙ，Ｂ−Ｙの静止画データとしてフレームメモリ１２５に一旦蓄積される。フレームメモリ１２５に蓄積された静止画データがフィールドデータである場合、再生回路ではフレームデータとしてモニタ上に表示するために、輝度信号はライン補間の処理を行って擬似フレーム化する必要がある。擬似フレーム化回路１２９ではフレームメモリ１２５のデータとそれを１Ｈ遅延させたデータを用いて補間データを作成する。
【００２６】
ここで、１Ｈの遅延には色差信号と同様に１Ｈラインメモリ１２３を使用する。色差信号の同時化処理はＣＣＤ１０１からの画像データを取り扱う場合にのみ行う処理で、再生時には動作しない。一方、擬似フレーム化処理は、静止画データをモニタ表示する場合にのみ行う処理で記録時には動作しない。従って、色差信号の同時化と輝度信号の擬似フレーム化で必要な１Ｈの遅延動作は、両者が同時に行うことはない。その点に着目して、本実施例では２つの処理で用いる１Ｈラインメモリを共通化している。
【００２７】
また、ＳＷ４を記録再生のモードに対応して切り替えることで、再生処理時にはフレームメモリ１２５からの輝度信号がＳＷ１及び、ＳＷ４を介して１Ｈラインメモリ１２３に入力される。擬似フレーム化回路１２９では、ＳＷ１を介したフレームメモリ１２５からのデータと、１Ｈラインメモリ１２３からのデータで、輝度信号を擬似フレーム化する。フレームメモリ１２５に蓄積された静止画データがフレームデータである場合は、擬似フレーム化回路１２９では特に処理は行わない。
【００２８】
擬似フレーム化回路１２９の出力はＤ／Ａ変換器１３１によってアナログ信号に変換され、輝度（Ｙ）出力としてモニタに供給される。フレームメモリ１２５に蓄積された色差信号は、Ｂ−ＹはＳＷ２を、Ｒ−ＹはＳＷ３を介してエンコード回路１３０に入力されてクロマ信号に変調されて、Ｄ／Ａ変換器１３２によってアナログ信号に変換されてモニタに供給される。
【００２９】
以上のように構成すれば、１Ｈラインメモリを１個しか用いることなく記録、再生の両回路を実現することができるので、メモリの容量を削減することができる。また、デジタル回路部を集積回路化する場合には、図２に点線で囲んだ部分を１チップとする。１Ｈラインメモリ１２３は、図２では集積回路に含めていないが内蔵してもいっこうにかまわない。内蔵した場合、本実施例の構成では、メモリ容量の削減が可能なので集積回路規模の縮小が行なえる。
【００３０】
さらに、コストの削減、集積回路規模の縮小を目的とした場合には、図２に示したように、１Ｈラインメモリ１２３を集積回路に含めないようにする。１Ｈラインメモリは、記録、再生の両回路で共通に使用するように構成しているので、外部インターフェースで構成しても、Ｉ／Ｏ数を従来よりも削減することが出来る。例えば、処理するデータが８ビットであるとすると、１Ｈラインメモリを２個使用で３２ビットのＩ／Ｏが必要であるのに対し、本実施例では１６ビットのＩ／Ｏで実現できる。
【００３１】
また、記録、再生の両回路を共通に使用するために複数のスイッチを設けたが、集積回路化を行なえば、回路規模にはほとんど影響の無いレベルで回路化が実現できる。
【００３２】
図３はＦＩＦＯタイプのラインメモリを使用したデジタル静止画記録装置にストロボ発光装置を適用した場合の制御回路の実施例を示す。また図４は図３の回路の動作を説明するためのタイミングチャートである。
【００３３】
図３において、ＣＣＤ１０１、ＣＤＳ回路１０２は図１に示したものと同じである。画像データはＣＤＳ回路１０２でノイズ除去されたのち、撮像プロセス回路１４５で輝度及び色差信号の処理が行われる。１Ｈラインメモリ１４９は撮像プロセス回路１４５の処理中で必要なデータに１Ｈ遅延を与えるもので、ＦＩＦＯメモリタイプのメモリで構成されており、ラインメモリリセット制御回路１５０からのリセット信号によって遅延量が制御される。
【００３４】
タイミングジェネレータ（ＴＧ）１４６は、ＣＣＤ１０１の電荷蓄積及び転送の制御を行っており、同期信号発生器１４７（ＳＳＧ）からの同期信号と、記録トリガ制御回路１４４からの電荷蓄積制御に基づいて駆動している。ストロボ発光制御回路１４３は、測光回路１４２からの測光データに基づいてストロボ１４１の発光量を制御するとともに、記録トリガ制御回路１４４からのトリガ発生情報に基づいてストロボ１４１の発光タイミングを制御する。
【００３５】
ＣＰＵ１４８はトリガボタンからのトリガ情報を得て、記録トリガ制御回路１４４に記録指示を与える役割と、同期信号発生器１４７とラインメモリリセット制御回路１５０に、電源の投入のタイミングを知らせる役割を持つ。
【００３６】
従来例の図８で説明したように、ＦＩＦＯタイプのラインメモリを使用したデジタル回路にストロボ発光装置を適用した場合、ストロボの発光したタイミングでリード・ライトリセット信号に不要なノイズが発生したり、電源電圧の変動が起こり、正しい遅延データが得られないという問題があった。本実施例ではその点について改善するような制御を実現している。
【００３７】
すなわち、ラインメモリリセット制御回路１５０は、電源投入時と共に、同期信号発生器１４７からの垂直同期信号（以下ＶＤと記す）に同期したタイミングで、１Ｈラインメモリ１４９にリセット信号を与え、遅延量を１フィールド毎に固定する。ＶＤの発生するタイミングは、垂直のブランキング期間に含まれているため、１Ｈラインメモリ１４９からの遅延データがリセットする際に一時的に得られなくても、画像データには影響がない。
【００３８】
図４に示すように、ＶＤに対してリード・ライトリセット信号が与えられる。ただし、ストロボの発光が行なわれた場合は、図に示すように、リード・ライトリセット信号にノイズが飛び込むことが考えられる。従って、ストロボが発光した１フィールド期間内では、正しい遅延データが得られない状態になる可能性がある。しかし、次のＶＤのタイミングで１Ｈラインメモリ１４９は再びリセットされるため、たとえ動画出力状態で撮像データがモニタに表示されていたとしても、人間の視覚上不自然に感じない程度の画像データを得ることができる。
【００３９】
一方、ストロボの発光を行うタイミングは、通常は静止画データを記録するタイミングであるので、前記のような不定データのフィールドが記録画像データとして取り扱われないようにする必要がある。本実施例では、ＣＣＤ１０１の露光及び読み出しのタイミングをストロボの発光タイミングと合わせて、記録トリガ制御回路１４４によって制御することでこの問題を解決している。
【００４０】
すなわち、図３において、ストロボを発光させて静止画データを記録する場合、記録トリガ制御回路１４４はＣＰＵ１４８からのトリガ指示を受けたら、測光回路１４２からの測光情報を元に仮の電荷蓄積時間を決定し、タイミングジェネレータ（ＴＧ）１４６を制御して電荷の蓄積をＣＣＤ１０１に実行させる。この場合、電荷の蓄積は同期信号発生器（ＳＳＧ）１４７からの同期信号とは非同期で行うことが出来る。電荷の蓄積を開始したら、記録トリガ制御回路１４４はストロボ発光制御回路１４３にストロボ１４１の発光の許可を与える。
【００４１】
ストロボ発光制御回路１４３は、ストロボ１４１の発光開始を制御したら、測光回路１４２からの測光情報を元に適正露光への到達を監視し、ストロボ１４１の発光終了を制御する。また、記録トリガ制御回路１４４も測光回路１４２からの測光情報を元に電荷の蓄積時間を決定し、タイミングジェネレータ１４６を制御して、ＣＣＤ１０１の電荷蓄積を終了させる。ＣＣＤ１０１の電荷蓄積の終了動作は、フォトダイオード上の信号電荷を垂直転送ラインに移動させることで実現できる。
【００４２】
記録トリガ制御回路１４４は電荷蓄積を終了させたら、同期信号発生器１４７からのＶＤを待って、タイミングジェネレータ１４６にＣＣＤ１０１からの電荷の読み出しを許可する。
【００４３】
このように、ＶＤの発生タイミングに同期してＣＣＤ１０１からの電荷の読み出しを行うようにしたので、動画データと全く同じタイミング制御で静止画データの読み出しを行うことが出来る。また、ストロボの発光が終了した後のＶＤで必ず１Ｈラインメモリ１４９はリセットされるので、記録される静止画データのプロセス処理で、不定なデータを取り扱うことはない。
【００４４】
図４に示した撮像素子出力は、記録する画像のフレーミングを通常は動画出力によって確認し、システムのトリガボタンが押された場合は、静止画データの出力をするように制御している場合の例である。トリガ後の電荷蓄積期間は、撮像素子からは出力を行なわず、次のＶＤ後に記録画像データとして出力する。ちなみに、トリガボタンの受け付けは非同期であるので、図４とは異なったタイミング、たとえば、２フィールドにまたがって電荷蓄積が行われるような場合も起こりうる。
【００４８】
【発明の効果】
本発明によれば、静止画の記録を、ストロボの発光が終了した直後の垂直同期信号の発生タイミングで制御信号を供給して、撮像プロセス回路の処理に必要なデータに遅延を与える遅延量を制御するようにしたので、記録される静止画データのプロセス処理で、不定なデータを取り扱うことはない。
【図面の簡単な説明】
【図１】本発明の静止画記録装置の構成を示す図である。
【図２】図１の構成に再生機能を追加した本発明の静止画記録再生装置の構成を示す図である。
【図３】本発明にストロボ発光装置を適用した場合の制御回路の構成を示す図である。
【図４】図３に示す回路の動作を説明するためのタイミングチャートである。
【図５】従来の静止画記録再生装置の構成を示す図である。
【図６】輝度信号の疑似フレーム化処理の手順を説明するための図である。
【図７】色差信号の同時化処理の手順を説明するための図である。
【図８】ＦＩＦＯタイプのラインメモリの遅延タイミングを示すタイミングチャートである。
【符号の説明】
１０１…ＣＤＤ、１０２…ＣＤＳ回路、１０３…色分離回路、１０４…Ｙプロセス回路、１０６…色差プロセス回路、１２１、１２２…Ａ／Ｄ、１２３…１Ｈラインメモリ、１２４…同時化回路、１２５…フレームメモリ、１２６…圧縮回路、１２７…記録媒体。
【図１】
0003720398.tif 000002
【図２】
0003720398.tif 000003
【図３】
0003720398.tif 000004
【図４】
0003720398.tif 000005
【図５】
0003720398.tif 000006
【図６】
0003720398.tif 000007
【図７】
0003720398.tif 000008
【図８】
0003720398.tif 000009