(57)【特許請求の範囲】
【請求項１】
電源側及び負荷側の電圧検出手段からの検出結果に従って２つの電力系統を切り替えて接続し負荷側の無停電を図る２回線切替用半導体開閉器であって、開閉手段に並列に接続されたスナバコンデンサの少なくとも数十倍以上の容量を有する大容量コンデンサを半導体開閉器の電源側及び負荷側にそれぞれ並列接続し、上記大容量コンデンサを星形接続とし、該星形接続の中性点を直接接地したことを特徴とする２回線切替用半導体開閉器。
【請求項２】
上記開閉手段をゲートターンオフサイリスタ素子を逆並列接続したもので構成したことを特徴とする請求項１に記載の２回線切替用半導体開閉器。
【請求項３】
上記電圧検出手段を半導体開閉器の電源側及び負荷側にそれぞれコンデンサ形計器用変成器を並列接続したもので構成したことを特徴とする請求項１または２に記載の２回線切替用半導体開閉器。
【請求項４】
上記開閉手段をサイリスタ素子を逆並列接続し、さらにこれに高速開極スイッチを並列接続したもので構成したことを特徴とする請求項１又は３に記載の２回線切替用半導体開閉器。
【請求項５】
逆並列接続された上記ゲートターンオフサイリスタ素子に、高速開極スイッチを並列接続したことを特徴とする請求項２に記載の２回線切替用半導体開閉器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電力系統を２回線受電し、受電した２回線中一方の回線にて負荷に電力を供給しておきこの回線に事故による停電あるいは電圧低下が発生した場合において、瞬時に他方の回線に切り替えて負荷側の無停電を図る２回線切替用半導体開閉器に関するものである。
【０００２】
【従来の技術】
図１１は例えば電気評論１９９７年１１月号(Ｐ７７−Ｐ８１)に示された従来の２回線切替用半導体開閉器を示す回路図であり、図において、Ａ、Ｂは電力系統のＡ系統とＢ系統、Ｌは負荷、ＭＣ１１は２回線切替用半導体開閉器で、１ａ，１ｂはサイリスタ素子、２ａ，２ｂはスナバコンデンサ、３ａ，３ｂはスナバ抵抗器、４ａ，４ｂ，４ｃは電圧検出用の電磁形計器用変成器、８ａ，８ｂは高速開極スイッチ、１５ａ，１５ｂは電磁形計器用変成器４ａ，４ｂ，４ｃの検出結果に従ってサイリスタ素子１ａ，１ｂおよび高速開極スイッチ８ａ，８ｂの開閉制御を行う制御装置を示す。
【０００３】
次に動作について説明する。サイリスタ素子１ａ及び高速開極スイッチ８ａがオン状態、サイリスタ素子１ｂ及び高速開極スイッチ８ｂがオフ状態にてＡ系統から負荷Ｌに給電している時、Ａ系統に例えば３相短絡が発生すると電磁形計器用変成器４ａ，４ｃの電圧検出出力は低下する。これを制御装置１５ａ，１５ｂにて検出し瞬時にサイリスタ素子１ａ及び高速開極スイッチ８ａをオフし、サイリスタ素子１ｂ及び高速開極スイッチ８ｂをオンすることによってＡ系統からＢ系統に無瞬断で切替し負荷Ｌの無停電化を図っている。
【０００４】
【発明が解決しようとする課題】
従来の２回線切替用半導体開閉器は以上のように構成されているので、Ａ系統が短絡事故を伴わない停電時(上位の遮断器が開放された時等)において、Ｂ系統からスナバコンデンサを経由して負荷側及び電源側の電磁形計器用変成器が充電されるため、停電検出されずに２回線切替ができないので、スナバコンデンサの容量を最小限としインピーダンスを最大限とするとともに電磁形計器用変成器の２次側にダミー負荷(図示せず)を接続することによって、負荷が無負荷状態に於いても電圧低下検出可能とすることが必要であった。
【０００５】
また、スナバコンデンサと電磁形計器用変成器の励磁インピーダンス及び負荷側の変圧器の励磁インピーダンスとの直列共振による過電圧により、サイリスタ素子が破壊するのでスナバ抵抗器によりダンピングを図らなければならないなどの問題点があった。
【０００６】
この発明は上記のような課題を解決するためになされたものであり、スナバコンデンサ及びスナバ抵抗器は本来の目的である使用する半導体(サイリスタ素子)の動特性に合致した定数のものが使用できるとともに、電圧検出の手段、負荷の如何に関わらず適用可能で、さらに電源側及び負荷側からの対地間サージ電圧を抑制することが可能な２回線切替用半導体開閉器を得ることを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的に鑑み、この発明は、電源側及び負荷側の電圧検出手段からの検出結果に従って２つの電力系統を切り替えて接続し負荷側の無停電を図る２回線切替用半導体開閉器であって、開閉手段に並列に接続されたスナバコンデンサの少なくとも数十倍以上の容量を有する大容量コンデンサを半導体開閉器の電源側及び負荷側にそれぞれ並列接続し、上記大容量コンデンサを星形接続とし、該星形接続の中性点を直接接地したことを特徴とする２回線切替用半導体開閉器にある。
【０００８】
またこの発明は、上記開閉手段をゲートターンオフサイリスタ素子を逆並列接続したもので構成したことを特徴とする２回線切替用半導体開閉器にある。
【０００９】
またこの発明は、上記電圧検出手段を半導体開閉器の電源側及び負荷側にそれぞれコンデンサ形計器用変成器を並列接続したもので構成したことを特徴とする２回線切替用半導体開閉器にある。
【００１１】
またこの発明は、上記開閉手段をサイリスタ素子を逆並列接続し、さらにこれに高速開極スイッチを並列接続したもので構成したことを特徴とする２回線切替用半導体開閉器にある。
【００１２】
またこの発明は、逆並列接続された上記ゲートターンオフサイリスタ素子に、高速開極スイッチを並列接続したことを特徴とする２回線切替用半導体開閉器にある。
【００１３】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。図１はこの発明の一実施の形態による２回線切替用半導体開閉器を示す回路図である。図１において、従来のものと同一もしくは相当部分は同一符号で示す。ＭＣ１は２回線切替用半導体開閉器、５ａ，５ｂは制御装置、６ａ，６ｂ，６ｃは電源側及び負荷側に星形接続にて設置したスナバコンデンサの数十倍以上(例えば５０倍以上)の容量を有する大容量コンデンサである。
【００１４】
なお、電圧検出手段が電磁形計器用変成器４ａ，４ｂ，４ｃで構成され、開閉手段がサイリスタ素子１ａ、１ｂで構成される。
【００１５】
次に動作について説明する、電源側及び負荷側に該大容量コンデンサ６ａ，６ｂ，６ｃを設置したことにより、Ａ系統に短絡事故を伴わない停電が発生してもＡ系続の開閉器の負荷側及び電源側にはスナバコンデンサ２ａ，２ｂと大容量コンデンサ６ａ，６ｂ，６ｃの容量に逆比例した電圧(電源電圧の１／５０以下)が現れることになるので、電圧検出は可能となり所望の２回線切替が可能となる。
【００１６】
なお、該大容量コンデンサを接続することにより電磁形計器用変成器及び負荷側変圧器の励磁インピーダンスとスナバコンデンサとの直列共振を防止することが可能である。
【００１７】
実施の形態２．
図２はこの発明の別の実施の形態による２回線切替用半導体開閉器を示す回路図である。図２において、上記実施の形態のものと同一もしくは相当部分は同一符号で示す。ＭＣ２は２回線切替用半導体開閉器、１１ａ，１１ｂはゲートターンオフサイリスタ素子である。
【００１８】
この実施の形態では半導体開閉器の開閉手段としてゲートターンオフサイリスタ素子１１ａ，１１ｂを使用するようにしたので、切り替え時間を１／２以下(１サイクル以下→１／２サイクル以下)にすることができる。
【００１９】
実施の形態３．
図３はこの発明の別の実施の形態による２回線切替用半導体開閉器を示す回路図である。図３において、上記実施の形態のものと同一もしくは相当部分は同一符号で示す。ＭＣ３は２回線切替用半導体開閉器、７ａ，７ｂ，７ｃはコンデンサ形計器用変成器である。
【００２０】
この実施の形態では、電源側及び負荷側の電圧検出手段として電磁形計器用変成器の代わりにコンデンサ形計器用変成器７ａ，７ｂ，７ｃを設けるようにしたので、電源側及び負荷側に設置する大容量コンデンサ６ａ，６ｂ，６ｃの容量を軽減した経済的に優れた２回線切替用半導体開閉器を得ることができる。
【００２１】
なお図４には実施の形態２のゲートターンオフサイリスタ素子１１ａ，１１ｂを使用したものにおいて本実施の形態を実施した２回線切替用半導体開閉器ＭＣ４の回路図を示す。これにおいても同様な効果が得られる。
【００２２】
実施の形態４．
図５はこの発明の別の実施の形態による２回線切替用半導体開閉器を示す回路図である。図５において、上記実施の形態のものと同一もしくは相当部分は同一符号で示す。ＭＣ５は２回線切替用半導体開閉器である。
【００２３】
上記実施の形態１では、電源側及び負荷側に星形接続にてスナバコンデンサの例えば５０倍以上の容量を有する大容量コンデンサを設置する場合について述べたが、図５に示すように、該大容量コンデンサ６ａ，６ｂ，６ｃの中性点を接地するようにしたので、電源側及び負荷側からの対地間サージ電圧を抑制することが可能となり、高い信頼性を有する２回線切替用半導体開閉器を得ることができる。
【００２４】
なお図６には実施の形態２のゲートターンオフサイリスタ素子１１ａ，１１ｂを使用したものにおいて本実施の形態を実施した２回線切替用半導体開閉器ＭＣ６の回路図、図７には実施の形態３のコンデンサ形計器用変成器７ａ，７ｂ，７ｃを使用したものにおいて本実施の形態を実施した２回線切替用半導体開閉器ＭＣ７の回路図、および図８には図４に示された実施の形態２のゲートターンオフサイリスタ素子１１ａ，１１ｂおよび実施の形態３のコンデンサ形計器用変成器７ａ，７ｂ，７ｃを使用したものにおいて本実施の形態を実施した２回線切替用半導体開閉器ＭＣ８の回路図を示す。これたにおいても、同様な効果が得られる。
【００２５】
実施の形態５．
図９はこの発明の別の実施の形態による２回線切替用半導体開閉器を示す回路図である。図９において、上記実施の形態のものと同一もしくは相当部分は同一符号で示す。ＭＣ９は２回線切替用半導体開閉器、８ａ，８ｂは高速開極スイッチ、１５ａ，１５ｂは制御装置である。
【００２６】
なお、電圧検出手段が電磁形計器用変成器４ａ，４ｂ，４ｃで構成され、開閉手段がサイリスタ素子１ａ、１ｂおよび高速開極スイッチ８ａ，８ｂで構成される。
【００２７】
上記実施の形態１では、半導体開閉器の開閉素子としてサイリスタ素子を使用する場合について述べたが、図９に示すように、サイリスタ素子１ａ，１ｂに並列に高速開極スイッチ８ａ，８ｂを接続した構成とすることにより、サイリスタ素子１ａ，１ｂの通電期間を半導体開閉器のオン時３サイクル程度とオフ時１サイクル未満に限定し、この期間以外は高速開極スイッチ８ａ，８ｂにて通電することができるため、低損失でサイリスタ素子１ａ，１ｂの冷却手段(図示せず)が不要である、コンパクトな２回線切替用半導体開閉器ＭＣ９を得ることができる。
【００２８】
なお図１０には実施の形態２のゲートターンオフサイリスタ素子１１ａ，１１ｂを使用したものにおいて本実施の形態を実施した２回線切替用半導体開閉器ＭＣ１０の回路図を示す。これたにおいても、同様な効果が得られる。
【００２９】
さらに、この発明は上記の各実施の形態に限定されることなく、必要に応じて各実施の形態の所望の組み合わが可能であることは言うもでもない。
【００３０】
【発明の効果】
上記のようにこの発明では、
電源側及び負荷側の電圧検出手段からの検出結果に従って２つの電力系統を切り替えて接続し負荷側の無停電を図る２回線切替用半導体開閉器であって、開閉手段に並列に接続されたスナバコンデンサの少なくとも数十倍以上の容量を有する大容量コンデンサを半導体開閉器の電源側及び負荷側にそれぞれ並列接続し、上記大容量コンデンサを星形接続とし、該星形接続の中性点を直接接地したことを特徴とする２回線切替用半導体開閉器としたので、スナバコンデンサ及びスナバ抵抗器は半導体開閉器のスナバ定数を使用する半導体の動特性に合致したものが使用できるとともに、電圧検出手段、負荷の如何に関わらず適用可能で、さらに電源側及び負荷側からの対地間サージ電圧を抑制することが可能な２回線切替用半導体開閉器が得られる効果がある。
【００３１】
また、上記開閉手段をゲートターンオフサイリスタ素子を逆並列接続したもので構成したので、切り替え時間を１／２以下(１サイクル以下→１／２サイクル以下)とすることができ、早い切り替えが可能となる。
【００３２】
また、上記電圧検出手段を半導体開閉器の電源側及び負荷側にそれぞれコンデンサ形計器用変成器を並列接続したもので構成したので、電源側及び負荷側に設置する大容量コンデンサの容量を軽減できる。
【００３４】
また、上記開閉手段をサイリスタ素子あるいはゲートターンオフサイリスタ素子を逆並列接続し、さらにこれに高速開極スイッチを並列接続したもので構成したので、サイリスタ素子の通電期間を半導体開閉器のオン時３サイクル程度とオフ時１サイクル未満に限定し、この期間以外は高速開極スイッチにて通電することができるため、低損失でサイリスタ素子の冷却手段が不要であり、２回線切替用半導体開閉器をコンパクトにできる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による２回線切替用半導体開閉器を示す回路図である。
【図２】  この発明の実施の形態２による２回線切替用半導体開閉器を示す回路図である。
【図３】  この発明の実施の形態３による２回線切替用半導体開閉器を示す回路図である。
【図４】  この発明の実施の形態３による別の２回線切替用半導体開閉器を示す回路図である。
【図５】  この発明の実施の形態４による２回線切替用半導体開閉器を示す回路図である。
【図６】  この発明の実施の形態４による別の２回線切替用半導体開閉器を示す回路図である。
【図７】  この発明の実施の形態４によるさらに別の２回線切替用半導体開閉器を示す回路図である。
【図８】  この発明の実施の形態４によるさらに別の２回線切替用半導体開閉器を示す回路図である。
【図９】  この発明の実施の形態５による２回線切替用半導体開閉器を示す回路図である。
【図１０】  この発明の実施の形態５による別の２回線切替用半導体開閉器を示す回路図である。
【図１１】  従来の２回線切替用半導体開閉器を示す回路図である。
【符号の説明】
１ａ，１ｂ  サイリスタ素子、２ａ，２ｂ  スナバコンデンサ、３ａ，３ｂ  スナバ低抗器、４ａ，４ｂ，４ｃ  電磁形計器用変成器、５ａ，５ｂ，１５ａ，１５ｂ  制御装置、６ａ，６ｂ，６ｃ  大容量コンデンサ、７ａ，７ｂ，７ｃ  コンデンサ形計器用変成器、８ａ，８ｂ  高速開極スイツチ、１１ａ，１１ｂ  ゲートターンオフサイリスタ素子。
【図１】
0003698893.tif 000002
【図２】
0003698893.tif 000003
【図３】
0003698893.tif 000004
【図４】
0003698893.tif 000005
【図５】
0003698893.tif 000006
【図６】
0003698893.tif 000007
【図７】
0003698893.tif 000008
【図８】
0003698893.tif 000009
【図９】
0003698893.tif 000010
【図１０】
0003698893.tif 000011
【図１１】
0003698893.tif 000012