(57)【特許請求の範囲】
【請求項１】
化合物半導体基板上に化合物半導体層からなるチャネル層と障壁層とスペーサ層とエッチングストッパ層とキャップ層とを順に積層する工程であって、前記エッチングストッパ層が前記スペーサ層及びキャップ層の構成元素と同じ族に属する構成元素を含み、かつ前記スペーサ層及びキャップ層のエッチャントに対してエッチング耐性を有するものを積層する工程と、
前記チャネル層へのソース電極及びドレイン電極の直接接触部を形成すべき領域に前記キャップ層の上から少なくとも前記チャネル層の表層に達する深さまで不純物をイオン注入する工程と、
加熱により、前記不純物を拡散させて不純物拡散層を形成するとともに、前記イオン注入領域のスペーサ層及びキャップ層と前記エッチングストッパ層との間で相互作用を起こさせて前記エッチングストッパ層のエッチング耐性を低下させる工程と、
前記スペーサ層及びキャップ層のエッチャントによりエッチングし、前記イオン注入領域のキャップ層、エッチングストッパ層及びスペーサ層を除去し、かつその除去部の周辺に前記不純物拡散層の一部を残すと同時に、前記非イオン注入領域のキャップ層を除去する工程と、
前記キャップ層を除去した跡に露出した前記エッチングストッパ層上にゲート電極を形成する工程と、
前記キャップ層、エッチングストッパ層及びスペーサ層を除去した跡に露出した前記障壁層をエッチングし、除去する工程と、
前記障壁層を除去した跡に露出したチャネル層上に前記ソース電極及びドレイン電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記化合物半導体基板はGaAs基板であり、前記チャネル層はGaAs層又はInGaAs層であり、前記障壁層はAlGaAs層又はInGaP層であり、前記スペーサ層はGaAs層であり、前記エッチングストッパ層はAlGaAs層又はInGaP層であり、前記キャップ層はGaAs層であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記スペーサ層及びキャップ層のエッチャントはCCl2F2又はSiCl4であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記エッチングストッパ層はAlGaAs層であり、その膜厚が５ｎｍ以下であり、前記加熱温度は９００℃以下であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記エッチングストッパ層のAlGaAs層のAlの原子分率が０．３以下であり、前記障壁層のAlGaAs層のAlの原子分率が０．４以上であり、該障壁層のエッチャントは弗酸系の溶液であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項６】
前記エッチングストッパ層はInGaPであり、その膜厚が７ｎｍ以下であり、前記加熱温度は９００℃以下であることを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、電流流路内に低抵抗層を形成するとともに、障壁層等の一部を除去して下層のチャネル層を露出させ、その上にソース電極及びドレイン電極を形成するヘテロ接合を有する電界効果トランジスタの製造方法に関する。
【０００２】
【従来の技術】
従来例に係るヘテロ接合を有する電界効果トランジスタ（ＦＥＴ）において、チャネル層へのソース電極及びドレイン電極の接続方法は、大きく分けて図５（ｂ）及び図６（ｃ）に示すような２通りの方法がある。
１つは図５（ｂ）に示すように、ソース電極９ａ及びドレイン電極９ｂとチャネル層２の間に形成された低抵抗層８ａ，８ｂを通して接続するものである。
【０００３】
他の一つは図６（ｃ）に示すように、チャネル層１２上の化合物半導体層１３，１４，１５及び１６を除去してソース電極２０ａ及びドレイン電極２０ｂとチャネル層１２とを直接接触させるものである。
上記の接続方法はＦＥＴに必要とされる特性や用途に応じて使い分けられる。それぞれの接続方法を用いたＦＥＴの製造方法について図５及び図６を参照しながら説明する。
【０００４】
低抵抗層による接続の例では、まず、図５（ａ）に示すように、化合物半導体基板１上にチャネル層２と障壁層３と保護層４とエッチングストッパ層５とキャップ層６とを順に積層する。次いで、ソース電極及びドレイン電極の形成領域に開口部を有するレジスト膜７のその開口部を通して、キャリアを供給する不純物をキャップ層６からチャネル層２の表層に達する深さまでイオン注入する。
【０００５】
次に、図５（ｂ）に示すように、加熱して不純物を活性化し、拡散させた後、イオン注入領域に挟まれた領域のキャップ層６をエッチングにより除去する。このとき、エッチングストッパ層５により下の層のエッチングが防止される。続いて、除去跡に露出したエッチングストッパ層５上にゲート電極８を形成し、さらにイオン注入領域のキャップ層６上にソース電極９ａ及びドレイン電極９ｂを形成する。
【０００６】
直接接触による接続の例では、まず、図６（ａ）に示すように、図５（ａ）と同じようにして、化合物半導体基板１１上にチャネル層１２と障壁層１３と保護層１４とエッチングストッパ層１５とキャップ層１６を順に積層した後、ソース電極及びドレイン電極の形成領域に開口部を有するレジスト膜１７のその開口部を通して、キャップ層１６からチャネル層１２の表層に達する深さまでエッチングにより除去し、ソース電極及びドレイン電極の直接接触部ＲＡ１，ＲＡ２を形成する。
【０００７】
次に、図６（ｂ）に示すように、新たなレジスト膜１８ａ，１８ｂをマスクとしてエッチングストッパ層１５上面までエッチングし、エッチングストッパ層１５を除去する。
次いで、図６（ｃ）に示すように、除去跡に露出したエッチングストッパ層１５上にゲート電極１９を形成するとともに、直接接触部ＲＡ１，ＲＡ２にソース電極２０ａ及びドレイン電極２０ｂを形成する。
【０００８】
【発明が解決しようとする課題】
ところで、上記のようにして作成された接続方法が異なるＦＥＴについては、それぞれ以下のような得失がある。
一般に、ＦＥＴでは電流流路内の寄生抵抗の低減が重要である。図４に示すように、ソース電極及びドレイン電極からチャネル層迄の接触抵抗を含む抵抗Ｒ１と、チャネル層中、ソース電極及びドレイン電極直下の領域からゲート電極直下の領域までの抵抗Ｒ２とである。
【０００９】
低抵抗層による接続方法を用いた図５（ｂ）では、イオン注入された不純物の横方向への拡散により低抵抗層がゲート電極直下のチャネル近傍まで拡がっているため、Ｒ２は小さくなる。特に、ＦＥＴの閾値電圧が正又は０Ｖに近い負の場合にその効果が顕著になる。しかし、低抵抗層８ａ，８ｂ内に障壁層３としてのAlGaAs層が存在しており、AlGaAs層はGaAs層に比べて注入イオン（例えば、Ｓｉ）の活性化効率が低いため、この部分の抵抗率が大きく、このため、Ｒ１が大きくなる。特に、Ａｌの原子分率が大きいAlGaAs層を用いた場合その影響は顕著になる。
【００１０】
直接接触による接続方法を用いた図６（ｃ）では、ソース電極２０ａ及びドレイン電極２０ｂとチャネル層１２とを直接接触させているので、Ｒ１は小さくなる。しかし、キャリアを供給する不純物を導入していないため、電流流路内に低抵抗層がなく、Ｒ２は大きくなる。
各接続方法の利点を生かすため、図７（ａ）に示すように、低抵抗層２１ａ，２１ｂによる接続と直接接触による接続とを併用するということが考えられるが、以下のような問題がある。
【００１１】
即ち、図７（ｂ）に示すように、低抵抗層２１ａ，２１ｂと直接接触部ＲＡ１，ＲＡ２とがずれると、ソース電極２０ａ端又はドレイン電極２０ｂ端がゲート電極１９端に近づきすぎるため、耐圧の低下を招く。これを防ぐため、低抵抗層２１ａ，２１ｂと直接接触部ＲＡ１，ＲＡ２とを厳密に位置合わせする必要があるが、別々にパターニングする必要があるため、合わせマージン分のずれが生じることは避けられない。結局は、パターンずれを起こしても耐圧を確保出来るように、直接接触部ＲＡ１，ＲＡ２とゲート電極１９直下のチャネルまでの距離を離すことが必要であり、寄生抵抗を十分に低減することができない。
【００１２】
本発明は、上記の従来例の問題点に鑑みて創作されたものであり、不純物拡散層とソース電極及びドレイン電極の直接接触部との位置の整合を図り、ゲートとソース又はドレインとの間の耐圧の低下を防止しつつ、寄生抵抗を大幅に低減することができる半導体装置の製造方法を提供するものである。
【００１３】
【課題を解決するための手段】
上記した課題は、第１の発明である、化合物半導体基板上に化合物半導体層からなるチャネル層と障壁層とスペーサ層とエッチングストッパ層とキャップ層とを順に積層する工程であって、前記エッチングストッパ層が前記スペーサ層及びキャップ層の構成元素と同じ族に属する構成元素を含み、かつ前記スペーサ層及びキャップ層のエッチャントに対してエッチング耐性を有するものを積層する工程と、前記チャネル層へのソース電極及びドレイン電極の直接接触部を形成すべき領域に前記キャップ層の上から少なくとも前記チャネル層の表層に達する深さまで不純物をイオン注入する工程と、加熱により、前記不純物を拡散させて不純物拡散層を形成するとともに、前記イオン注入領域のスペーサ層及びキャップ層と前記エッチングストッパ層との間で相互作用を起こさせて前記エッチングストッパ層のエッチング耐性を低下させる工程と、前記スペーサ層及びキャップ層のエッチャントによりエッチングし、前記イオン注入領域のキャップ層、エッチングストッパ層及びスペーサ層を除去し、かつその除去部の周辺に前記不純物拡散層の一部を残すと同時に、前記非イオン注入領域のキャップ層を除去する工程と、前記キャップ層を除去した跡に露出した前記エッチングストッパ層上にゲート電極を形成する工程と、前記キャップ層、エッチングストッパ層及びスペーサ層を除去した跡に露出した前記障壁層をエッチングし、除去する工程と、前記障壁層を除去した跡に露出したチャネル層上に前記ソース電極及びドレイン電極を形成する工程とを有することを特徴とする半導体装置の製造方法によって解決し、
第２の発明である、前記化合物半導体基板はGaAs基板であり、前記チャネル層はGaAs層又はInGaAs層であり、前記障壁層はAlGaAs層又はInGaP層であり、前記スペーサ層はGaAs層であり、前記エッチングストッパ層はAlGaAs層又はInGaP層であり、前記キャップ層はGaAs層であることを特徴とする第１の発明の半導体装置の製造方法によって解決し、
第３の発明である、前記スペーサ層及びキャップ層のエッチャントはCCl2F2又はSiCl4であることを特徴とする第２の発明の半導体装置の製造方法によって解決し、
第４の発明である、前記エッチングストッパ層はAlGaAs層であり、その膜厚が５ｎｍ以下であり、前記加熱温度は９００℃以下であることを特徴とする第２の発明の半導体装置の製造方法によって解決し、
第５の発明である、前記エッチングストッパ層のAlGaAs層のAlの原子分率が０．３以下であり、前記障壁層のAlGaAs層のAlの原子分率が０．４以上であり、該障壁層のエッチャントは弗酸系の溶液であることを特徴とする第２の発明の半導体装置の製造方法によって解決し、
第６の発明である、前記エッチングストッパ層はInGaPであり、その膜厚が７ｎｍ以下であり、前記加熱温度は９００℃以下であることを特徴とする第２の発明の半導体装置の製造方法によって解決する。
【００１４】
本発明においては、第２の化合物半導体層と、第２の化合物半導体層の構成元素と同じ族に属する構成元素を含み、かつ第２の化合物半導体層のエッチャントに対してエッチング耐性のある第３の化合物半導体層とが積層された積層構造に不純物をイオン注入した後、加熱してイオン注入領域の第２の化合物半導体層と第３の化合物半導体層との間で相互作用を起こさせて第３の化合物半導体層のエッチング耐性を低下させている。
【００１５】
不純物をイオン注入した後、加熱することにより、イオン注入領域の第３の化合物半導体層のエッチング耐性が低下するのは以下の理由によると考えられる。即ち、イオン注入領域の第３の化合物半導体層とその下の第２の化合物半導体層では、イオン注入により構成元素同士の結びつきが弱くなって構成元素が動きやすくなり、続く加熱によって第３の化合物半導体層の構成元素とその下の第２の化合物半導体層の構成元素とは相互拡散する。これにより、イオン注入領域の第３の化合物半導体層の組成と第２の化合物半導体層の組成とが近づき、イオン注入領域の第３の化合物半導体層は第２の化合物半導体層のエッチャントに容易にエッチングされるようになる。
【００１６】
一方、非イオン注入領域では、上記のようなことが起こらず、非イオン注入領域の第３の化合物半導体層は、第２の化合物半導体層のエッチャントに対するエッチング耐性が維持されるので、第２の化合物半導体層のエッチャントに殆どエッチングされない。
従って、第２の化合物半導体層のエッチャントによりエッチングしたとき、イオン注入領域で、第２及び第３の化合物半導体層が除去されるとともに、非イオン注入領域では、第２及び第３の化合物半導体層がそのまま残る。これにより、第２及び第３の化合物半導体層の除去跡に電極を形成すると、電極はイオン注入領域の位置と整合がとれることになる。
【００１７】
さらに、第３の化合物半導体層の上に、更に第２の化合物半導体層の構成元素と同じ族に属する構成元素を含み、かつ第２の化合物半導体層のエッチャントによりエッチング可能な第４の化合物半導体層を形成することにより、加熱による第２の化合物半導体層との相互作用にさらに第４の化合物半導体層との相互作用が加わり、第３の化合物半導体層のエッチング耐性の低下を促進させることができる。
【００１８】
第２，第３の化合物半導体層の組み合わせとして、それぞれGaAs層，AlGaAs層又はInGaP 層という組み合わせが考えられる。また、第４の化合物半導体層としてGaAs層を用いる。この場合、第２の化合物半導体層のエッチャントとしてCCl2F2又はSiCl4 を用いることができる。
上記の方法をヘテロ接合を有する電界効果トランジスタに適用する場合、以下のような構成となる。
【００１９】
即ち、チャネル層と、障壁層と、スペーサ層と、エッチングストッパ層と、キャップ層とを順に積層する。スペーサ層が第２の化合物半導体層と対応し、エッチングストッパ層が第３の化合物半導体層と対応する。この場合、エッチングストッパ層上にキャップ層が形成されているが、キャップ層は前記相互作用の効果を高め、かつエッチングストッパ層を保護するためのもので、キャップ層は第４の化合物半導体層に対応させることができる。
【００２０】
そして、キャップ層からチャネル層の表層に達する深さまでイオン注入を行い、続いて加熱し、イオン注入領域のキャップ層及びスペーサ層とエッチングストッパ層との間で相互作用を起こさせてキャップ層及びスペーサ層のエッチャントに対するエッチングストッパ層のエッチング耐性を低下させるとともに、イオン注入領域の周辺まで拡がった不純物拡散層を形成する。このとき、基板の反り等を防ぐことができる８５０℃程度の温度による加熱で相互作用を十分に起こさせるため、エッチングストッパ層を薄くすることが好ましい。
【００２１】
これにより、キャップ層及びスペーサ層のエッチャントに対してイオン注入領域が選択的にエッチングされるので、その除去跡をソース電極及びドレイン電極の直接接触部とすることにより、不純物拡散層からなる低抵抗層とソース電極及びドレイン電極の直接接触部との間の位置の整合がとれることになる。
【００２２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しながら説明する。
図１（ａ）〜（ｃ），図２（ａ）〜（ｃ），図３は、本発明の第１の実施の形態に係るヘテロ接合を有する電界効果トランジスタの製造方法について示す断面図である。
【００２３】
まず、図１（ａ）に示すように、ＭＯＶＰＥ法により、半絶縁性のGaAsからなる化合物半導体基板３１に、膜厚５００ｎｍのアンドープのGaAs膜からなるバッファ層３２と、膜厚１５ｎｍのｎ型のIny Ga1-y As膜（ｙ＝０．２，電子濃度＝７．５×１０17ｃｍ-3）からなるチャネル層３３と、膜厚２５ｎｍのアンドープのAlx Ga1-x As膜（ｘ＝０．５）からなる障壁層３４と、膜厚５ｎｍのアンドープのGaAs膜からなるスペーサ層（第２の化合物半導体層）３５と、膜厚３ｎｍのアンドープのAlx Ga1-x As膜（ｘ＝０．２５）からなるエッチングストッパ層（第３の化合物半導体層）３６と、膜厚１０ｎｍのアンドープのGaAs膜からなるキャップ層（第４の化合物半導体層）３７とを順に積層する。
【００２４】
このとき、特定の化合物半導体層の間の構成元素の関係、膜厚の関係及びエッチングの選択性の関係をそれぞれ以下のようにする。この関係は、エッチングストッパ層３６のエッチング耐性の低下が、エッチングストッパ層３６とこれに隣接する化合物半導体層との間の構成元素同士の相互拡散により生じるという本願発明者の推定する考えに基づいている。
【００２５】
即ち、エッチングストッパ層３６は、スペーサ層３５及びキャップ層３７の構成元素と共通の族に属する元素を含む。これらの層の間で構成元素を相互拡散させたとき相互に組成が近づくようにする為である。図１（ａ）では、エッチングストッパ層３６は、Alx Ga1-x As膜からなり、スペーサ層３５及びキャップ層３７の構成元素（Ｇａ）と同じ族（III 族）に属する元素（Ａｌ）を含む。
【００２６】
また、エッチングストッパ層３６は、スペーサ層３５及びキャップ層３７の膜厚よりも薄い膜厚を有する。図１（ａ）では、エッチングストッパ層３６の膜厚を３ｎｍとし、スペーサ層３５及びキャップ層３７の膜厚よりも薄くしている。これは、基板が反ったり、基板等からＡｓが昇華したりするので、相互拡散のための加熱温度を余り高くできず（９００℃を越えるような温度）、その加熱温度でエッチングストッパ層３６の全膜厚にわたってＡｌやＧａが十分拡散しうるようにするためである。エッチングストッパ層３６の膜厚は加熱温度８５０℃程度で５ｎｍ以下の膜厚が好ましい。
【００２７】
更に、キャップ層３７はエッチングストッパ層３６を保護する機能を有し、スペーサ層３５は障壁層３４を保護する機能を有する。
また、エッチングストッパ層３６はスペーサ層３５及びキャップ層３７のエッチャントに対して耐エッチング性を有する。ソース電極及びドレイン電極の直接接触部と不純物拡散層との位置の整合を図りつつ直接接触部を形成するため、エッチャントに曝したときにゲート電極の形成領域にエッチングストッパ層３６より下の層を残すためである。図１（ａ）では、エッチングストッパ層３６はAlx Ga1-x As膜からなり、スペーサ層３５及びキャップ層３７（GaAs層）のエッチャント（CCl2F2又はSiCl4 等）に対して殆どエッチングされない。
【００２８】
更に、障壁層３４のエッチャントに対して障壁層３４より上の層３５，３６，３７が耐エッチング性を有する。直接接触部を形成するため、障壁層３４のエッチャントに曝したときに、上の層３５，３６，３７がエッチングされないようにするためである。図１（ａ）では、同じ構成元素であるAlx Ga1-x As膜からなる障壁層３４とエッチングストッパ層３６の間でもＡｌの原子分率を障壁層３４で高く（ｘ＝０．５）、エッチングストッパ層３６で低く（ｘ＝０．２５）することで、ＨＦ系のエッチャントに対して障壁層３４のエッチングレートを高くし、エッチングストッパ層３６のエッチングレートを小さくしている。また、ＨＦ系のエッチャントに対してキャップ層３７とスペーサ層３５はもともと耐エッチング性を有する。
【００２９】
また、スペーサ層３５は障壁層３４を保護する機能も有する。即ち、エッチングストッパ層３６は薄いためにエッチングにより欠損する恐れがあり、スペーサ層３５がない場合、障壁層３４がエッチングを受ける危険性がある。
以上のような積層構造において、図１（ｂ）に示すように、ゲート電極を形成すべき領域を挟んで開口部を有するレジスト膜３８を形成した後、加速電圧４０ｋｅＶ，ドーズ量４×１０13ｃｍ-2の条件で、その開口部３９ａ，３９ｂを通してキャップ層３７からチャネル層３３の表層に達する深さまで電子供給源となる不純物（Ｓｉ）をイオン注入し、イオン注入層４０ａ，４０ｂを形成する。このとき、以下のようなことが起こると推定できる。即ち、イオン注入層４０ａ，４０ｂでは、不純物のイオン注入によりエッチングストッパ層３６、スペーサ層３５及びとキャップ層３７、それぞれの層中の構成元素同士の結合が弱まる。一方、イオン注入層４０ａ，４０ｂ以外の非イオン注入層では、エッチングストッパ層３６、スペーサ層３５及びとキャップ層３７、それぞれの層中の構成元素同士の結合は強固なままである。
【００３０】
次に、図１（ｃ）に示すように、レジスト膜３８を除去した後、温度８５０℃，時間１５秒の条件で加熱して不純物を活性化するとともに、拡散させて低抵抗層（不純物拡散層）４０ｃ，４０ｄを形成する。
このとき、以下のようなことが起こると推定される。即ち、イオン注入層４０ａ，４０ｂであった部分では、エッチングストッパ層３６、スペーサ層３５及びキャップ層３７、それぞれの層中の構成元素同士の結合が弱くなっているので、構成元素は動きやすくなっている。このため、加熱により、エッチングストッパ層３６の構成元素であるＡｌとその上下のスペーサ層３５及びとキャップ層３７の構成元素であるＧａとが相互拡散し、エッチングストッパ層３６ではＡｌがスペーサ層３５及びとキャップ層３７の方に拡散して減少し、Ｇａがスペーサ層３５及びキャップ層３７から供給されて増加する。従って、イオン注入層４０ａ，４０ｂであった部分のエッチングストッパ層３６の組成はスペーサ層３５及びキャップ層３７の組成に近くなるので、スペーサ層３５及びキャップ層３７のエッチャントに対する耐エッチング性が低下する。
【００３１】
一方、非イオン注入層であった部分では、構成元素同士の結合は強固なままであるので、相互拡散は起こらず、組成の変化もない。このため、スペーサ層３５及びキャップ層３７のエッチャントに対する耐エッチング性は維持される。
次いで、図２（ａ）に示すように、低抵抗層（不純物拡散層）４０ｃ，４０ｄよりも外側のキャップ層３７上にレジスト膜４１を形成した後、CCl2F2ガスを用いたドライエッチングにより、レジスト膜４１をマスクとしてエッチングする。これにより、ゲート電極を形成すべき領域ではエッチングストッパ層３６上のキャップ層３７が除去され、エッチングストッパ層３６及びそれよりも下の層はエッチングされないで残る。また、イオン注入層４０ａ，４０ｂであった部分では、キャップ層３７からスペーサ層３５までの層が除去される。その結果、障壁層３４の上には、ソース側に化合物半導体層３５ａ，３６ａ，３７ａが残り、ゲート電極を形成すべき領域に化合物半導体層３５ｂ，３６ｂが残り、ドレイン側に化合物半導体層３５ｃ，３６ｃ，３７ｃが残る。
【００３２】
次に、図２（ｂ）に示すように、ゲート電極を形成すべき領域に開口部を有するレジスト膜４３を形成した後、全面に膜厚４００ｎｍのＡｌ膜４４，４４ａを形成する。
続いて、レジスト膜４３を除去すると、リフトオフによりレジスト膜４３上のＡｌ膜４４ａが除去されるとともに、ゲート電極を形成すべき領域のエッチングストッパ層３６ｂ上にゲート電極となるＡｌ膜４４が残る。
【００３３】
次に、図２（ｃ）に示すように、化合物半導体層３７ａの上、ゲート電極４４及び化合物半導体層３６ｂの上及び化合物半導体層３７ｃの上にレジスト膜４５を形成する。続いて、ＨＦ溶液に曝す。ＨＦ溶液はGaAsやＡｌの原子分率が低いAlGaAsに対してはエッチングレートが低く、Ａｌの原子分率が高いAlGaAsに対してエッチングレートが高い。従って、電極形成領域に露出したＡｌの原子分率が高いAlGaAsからなる障壁層３４が選択的にエッチングされ、除去される。その結果、底部にチャネル層３３が露出した凹部（直接接触部）４６ａ，４６ｂが電極形成領域に形成され、チャネル層３３の上には、ソース側に化合物半導体層３４ａ，３５ａ，３６ａ，３７ａが残り、ゲート電極を形成すべき領域に化合物半導体層３４ｂ，３５ｂ，３６ｂが残り、ドレイン側に化合物半導体層３４ｃ，３５ｃ，３６ｃ，３７ｃが残る。
【００３４】
次いで、図３に示すように、レジスト膜４５を除去した後、図示しない新たなレジスト膜を形成してＡｕＧｅ膜とＡｕ膜を蒸着し、リフトオフ法により、直接接触部４６ａ，４６ｂのチャネル層３３と接触するソース電極４７ａ及びドレイン電極４７ｂを形成する。これにより、電界効果トランジスタが完成する。
以上のように、上記実施の形態によれば、スペーサ層３５及びキャップ層３７のエッチャントに対してエッチング耐性を有する薄い膜厚のエッチングストッパ層３６と、その上下のキャップ層３７及びスペーサ層３５とからなる積層構造に選択的に不純物をイオン注入した後、加熱してキャップ層３７及びスペーサ層３５とエッチングストッパ層３６との相互作用によりイオン注入層４０ａ，４０ｂでのエッチングストッパ層３６のエッチング耐性を低下させている。これにより、エッチングストッパ層３６はスペーサ層３５及びキャップ層３７のエッチャントに容易にエッチングされるようになる。
【００３５】
一方、イオン注入していない部分（非イオン注入層）では、エッチングストッパ層３６はスペーサ層３５及びキャップ層３７に対してエッチング耐性が維持される。
従って、スペーサ層３５及びキャップ層３７のエッチャントによりエッチングしたとき、イオン注入部分で、スペーサ層３５、エッチングストッパ層３６及びキャップ層３７が除去されるとともに、非イオン注入部分では、キャップ層３７のみが除去されてスペーサ層３５及びエッチングストッパ層３６はエッチングされずに残る。このため、スペーサ層３５、エッチングストッパ層３６及びキャップ層３７の除去跡にソース電極４７ａ及びドレイン電極４７ｂを形成すると、不純物拡散層４０ｃ，４０ｄとソース電極４７ａ及びドレイン電極４７ｂとの位置の整合がとれることになる。
【００３６】
これにより、ヘテロ接合を有する電界効果トランジスタのゲートとソース又はドレインとの間の耐圧の低下を防止しつつ、寄生抵抗を大幅に低減することができる。
なお、上記の実施の形態では、スペーサ層３５，エッチングストッパ層３６及びキャップ層３７の組み合わせとして、ＧａＡｓ層，AlGaAs層，ＧａＡｓ層の組み合わせを用いているが、ＧａＡｓ層，InGaP 層，ＧａＡｓ層の組み合わせを用いてもよい。この場合、イオン注入及び加熱によりInGaP 層のIn及びＰがＧａＡｓ層に移動し、一方ＧａＡｓ層のＧａ及びＡｓがInGaP 層に移動する。これにより、InGaP 層及びＧａＡｓ層はIn及びＰの組成比が小さいInGaAsP 層となり、ＧａＡｓ層のエッチャントにエッチングされるようになる。また、ＩｎやＰは拡散係数が大きいので、AlGaAs層の膜厚と比べてInGaP 層の膜厚は凡そ７ｎｍ以下と厚くできる。
【００３７】
更に、障壁層３４としてAlGaAsを用いているが、InGaP を用いてもよい。この場合、InGaP のエッチャントとしてＨＣｌを用いることができる。
また、上記実施の形態では、ゲート電極をソース電極及びドレイン電極の形成よりも前の工程で形成しているが、ゲート電極をソース電極及びドレイン電極の形成後に形成してもよい。
【００３８】
【発明の効果】
以上のように、本発明によれば、第２の化合物半導体層と、第２の化合物半導体層のエッチャントに対してエッチング耐性を有する第３の化合物半導体層との積層に不純物をイオン注入した後、加熱してイオン注入領域の第３の化合物半導体層のエッチング耐性を低下させている。一方、非イオン注入領域では第３の化合物半導体層のエッチング耐性が維持される。
【００３９】
従って、第２の化合物半導体層のエッチャントによりエッチングしたとき、イオン注入領域で、第２及び第３の化合物半導体層が除去されるとともに、非イオン注入領域では、第２及び第３の化合物半導体層は殆どエッチングされずに残る。これにより、第２及び第３の化合物半導体層の除去跡に電極を形成すると、イオン注入領域と電極の直接接触部との位置の整合がとれることになる。
【００４０】
従って、この方法をヘテロ接合を有する電界効果トランジスタに適用し、イオン注入された不純物を拡散して形成した不純物拡散層を低抵抗層として用いると、低抵抗層とソース電極及びドレイン電極の直接接触部との間の位置の整合がとれ、これにより、ゲートとソース又はドレインとの間の耐圧の低下を防止しつつ、寄生抵抗を大幅に低減することができる。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｃ）は、本発明の実施の形態に係る電界効果トランジスタの製造方法について示す断面図（その１）である。
【図２】図２（ａ）〜（ｃ）は、本発明の実施の形態に係る電界効果トランジスタの製造方法について示す断面図（その２）である。
【図３】図３は、本発明の実施の形態に係る電界効果トランジスタの製造方法について示す断面図（その３）である。
【図４】図４は、ヘテロ接合を有する電界効果トランジスタの抵抗成分について示す模式断面図である。
【図５】図５（ａ），（ｂ）は、従来例に係る電界効果トランジスタの製造方法について示す断面図である。
【図６】図６（ａ）〜（ｃ）は、他の従来例に係る電界効果トランジスタの製造方法について示す断面図である。
【図７】図７（ａ），（ｂ）は、他の従来例に係る電界効果トランジスタの製造方法について示す断面図である。
【符号の説明】
３１  化合物半導体基板、
３２  バッファ層、
３３  チャネル層、
３４  障壁層、
３５  スペーサ層（第２の化合物半導体層）、
３６  エッチングストッパ層（第３の化合物半導体層）、
３７  キャップ層（第４の化合物半導体層）、
４０ａ，４０ｂ  イオン注入層、
４０ｃ，４０ｄ  低抵抗層（不純物拡散層）、
４４  ゲート電極、
４６ａ，４６ｂ  直接接触部、
４７ａ  ソース電極、
４７ｂ  ドレイン電極。
【図１】
0003644569.tif 000002
【図２】
0003644569.tif 000003
【図３】
0003644569.tif 000004
【図４】
0003644569.tif 000005
【図５】
0003644569.tif 000006
【図６】
0003644569.tif 000007
【図７】
0003644569.tif 000008