(57)【特許請求の範囲】
【請求項１】
複数本のレーザ光によって並行して繰り返し記録する複数本の走査線の画像データを繰り返し入力し、入力した前記画像データにおける画素データに基づいて前記複数本のレーザ光をそれぞれ制御する複数のレーザ変調信号を作成する制御回路を備え、前記複数のレーザ変調信号に基づいて変調した複数本のレーザ光によって複数本の走査線を並行して記録する画像記録装置において、
前記制御回路は、エッジスムージング回路を備え、
前記エッジスムージング回路は、
並行して記録する前記複数本のレーザ光のうちで最初に記録を開始する１本のレーザ光の走査位置に同期して前記複数本の走査線の画像データを入力して該画像データにおける画素データを取得して格納するメモリ手段と、
並行して記録する前記複数本のレーザ光のうちで最初に記録を開始する前記１本のレーザ光の走査位置に同期して取得した後の走査周期の複数本の走査線の画像データと前記メモリ手段に記憶されている前の走査周期の複数本の走査線の画素データに基づいてエッジスムージングの論理処理を行って並行に記録する複数本の走査線の複数本のレーザ光に対する複数のレーザ変調データを作成する論理手段と、
並行して記録する前記複数本のレーザ光のうちで最初に記録を開始する前記１本のレーザ光の走査位置に同期して作成した前記複数本の走査線の前記レーザ変調データを格納し、該格納した複数本の走査線のレーザ変調データを前記複数本のレーザ光のそれぞれの走査位置に同期してそれぞれ読み出す手段と、
前記複数本のレーザ光のそれぞれの走査位置に同期して読み出された前記複数本の走査線の各レーザ変調データに基づいて記録する複数本の走査線の各レーザ変調信号を作り出す手段とを備えたことを特徴とする画像記録装置。
【請求項２】
請求項１において、前記メモリ手段は、並行して記録するために取得する複数本の走査線の画像データを格納して１走査周期分遅延して出力するラインメモリと、取得する前記複数本の走査線の画像データ及び前記ラインメモリから出力される画像データの画素データをそれぞれ複数画素分格納する画素メモリを備えることを特徴とする画像記録装置。
【請求項３】
請求項２において、前記画素メモリは、エッジスムージングのためのパタン処理に必要な主走査方向の画素数分の画像データを格納することを特徴とする画像記録装置。
【請求項４】
請求項２または３において、前記メモリ手段におけるラインメモリと画素メモリは、並行して記録する複数本の走査線のうちで最初に記録を開始するレーザ光の走査位置に同期して画像データを格納し及び読み出すことを特徴とする画像記録装置。
【請求項５】
請求項２において、前記論理手段は、前記画素メモリに格納された画素データを論理処理してレーザ変調データを作成することを特徴とする画像記録装置。
【請求項６】
請求項１において、前記変調データを格納すると共に読み出す手段は、並行して記録する複数本の走査線のうちで最初に記録を開始する１本のレーザ光に対するレーザ変調データ以外のレーザ変調データを格納することを特徴とする画像記録装置。
【請求項７】
複数本のレーザ光によって並行して繰り返し記録する複数本の走査線の画像データを繰り返し入力し、入力した前記画像データにおける画素データに基づいて前記複数本のレーザ光をそれぞれ制御する複数のレーザ変調信号を作成する制御回路を備え、前記複数のレーザ変調信号に基づいて変調した複数本のレーザ光によって複数本の走査線を並行して記録する画像記録装置において、
前記制御回路は、エッジスムージング回路を備え、
前記エッジスムージング回路は、
並行して記録する前記複数本のレーザ光のうちで最初に記録を開始する１本のレーザ光の走査位置に同期して前記複数本の走査線の画像データを入力して該画像データにおける画素データを取得して格納するメモリ手段と、
複数本の走査線の画像データにおける画素データに基づいてエッジスムージングの論理処理を行って記録する複数本の走査線の複数本のレーザ光に対するレーザ変調データを作成する複数本の走査線に共通な論理手段と、
各走査線のレーザ光に対するレーザ変調データを作成するために前記メモリ手段に格納されている並行して記録する複数本の走査線の画像データにおける画素データを選択的に前記論理手段に供給する選択手段と、
前記論理手段によって作成した前記複数本の走査線のレーザ変調データを選択的に格納し、格納した複数本の走査線のレーザ変調データを並行して記録する前記複数本のレーザ光のそれぞれの走査位置に同期してそれぞれ読み出す手段と、
前記複数本のレーザ光のそれぞれの走査位置に同期して読み出された前記各走査線のレーザ変調データに基づいて各走査線を記録するレーザ変調信号を作り出す手段とを備えたことを特徴とする画像記録装置。
【請求項８】
請求項７において、前記選択手段と前記レーザ変調データを格納すると共に読み出す手段は、位相差をもたせた各走査線の画素クロック信号に同期して動作するようにしたことを特徴とする画像記録装置。
【請求項９】
複数本の走査線の画素データに基づいて複数本のレーザ光をそれぞれ制御する複数のレーザ変調信号を作成する制御回路を備え、複数本のレーザ光によって複数本の走査線を並行して記録する画像記録装置において、
前記制御回路は、所定の隣接範囲内の複数本の走査線を並行して記録する複数本のレーザ光を制御するための画像データと１走査周期分前に取得した所定の隣接範囲内の複数本の走査線の画像データとを論理処理することにより並行して記録する前記複数本のレーザ光を制御するレーザ変調データを作成するエッジスムージング回路を備え、
前記エッジスムージング回路は、前の１走査周期で取得した複数本の走査線分の画像データにおける複数の画素データと次の１走査周期で取得した複数本の走査線分の画像データにおける複数の画素データについてエッジスムージングの論理処理を行うことにより、前の走査周期で取得した画像データの内で副走査方向の上流側の一部の走査線の画素データと次の走査周期で取得した画像データの内で副走査方向の下流側の一部の走査線の画素データについてレーザ変調データを作成することを特徴とする画像記録装置。
【請求項１０】
並行して取得する副走査方向の複数本の走査線分の画像データに基づいて副走査方向にずれて記録走査する複数本のレーザ光を制御して複数本の走査線を並行して記録する動作を繰り返す画像記録装置において、
前の記録走査周期で取得した複数本の走査線分の画像データにおける複数の画素データと次の記録走査周期で取得した複数本の走査線分の画像データにおける複数の画素データについてエッジスムージングの論理処理を行うことにより、前の走査周期で取得した副走査方向に上流側の一部の走査線の画像データの画素データに対するレーザ変調データと次の走査周期で取得した副走査方向に下流側の一部の走査線の画像データの画素データに対するレーザ変調データを作成するエッジスムージング手段を設け、このエッジスムージング手段で作成したレーザ変調データに基づいて前記複数本のレーザ光を変調制御して記録するようにしたことを特徴とする画像記録装置。
【請求項１１】
請求項１０において、前記複数本のレーザ光は、前の記録走査周期で取得して記録しなかった走査線の画像データの画素データと次の記録走査周期で取得した複数本の走査線の画像データにおける副走査方向に下流側の一部の走査線の画像データの画素データを並行して記録することを特徴とする画像記録装置。
【請求項１２】
画像データを複数本の走査線分の単位で繰り返し取得し、これらの画像データを複数本のレーザ光によって複数本の走査線単位で並行して繰り返し走査記録する画像記録装置において、
前の回に取得した画像データの内で副走査方向に上流側に位置する一部の走査線の画像データを記録せずに他の下流側の走査線の記録済み画像データと共に保存し、該保持した未記録の画像データを記録済み画像データ及び次の回に取得する画像データの内で副走査方向の下流側に位置する一部の走査線の画像データとをエッジスムージングの論理処理を行うことにより並行して記録する複数本の走査線の内の下流側の走査線を記録するレーザ光のレーザ変調データを作成し、前記次の回に取得する画像データの内で副走査方向の下流側に位置する一部の走査線の画像データを上流側の走査線の画像データ及び前の回に取得して保存した上流側の走査線の画像データとをエッジスムージングの論理処理を行うことにより並行して記録する複数本の内の上流側の一部の走査線を記録するレーザ光のレーザ変調データを作成するエッジスムージング手段を設けたことを特徴とする画像記録装置。
【請求項１３】
複数本のレーザ光を用いて隣接する複数本の走査線を並行して記録する画像記録装置において、
副走査方向に所定の隣接範囲の複数本の走査線を並行して記録する複数本のレーザ光を制御するための画像データと、前記複数本の走査線に対して副走査方向に上流側と下流側に隣接する複数本の画像データとを並行して出力し、走査毎に出力する画像データの走査線の範囲を並行して記録する走査線分だけ上流側に移動するコントローラと、前記コントローラから並行して出力される前記画像データの画素データをエッジスムージングの論理処理を行うことにより並行して記録する前記複数本のレーザ光を制御するレーザ変調データを作成するエッジスムージング回路を設けたことを特徴とする画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のレーザ光（マルチレーザビーム）を用いた画像記録装置に係り、特にエッジスムージング回路に関する。
【０００２】
【従来の技術】
レーザ光を用いた画像記録装置は、他の方式の記録装置に較べて高速及び高解像度で記録することができるために広く普及している。この画像記録装置では、従来は、７８０ｎｍ程度の波長の半導体レーザを使用しており、一般的な走査光学系と組み合わせると、記録するビームスポットの径は、５０〜１００μｍ程度となるために、記録装置の解像度は３００〜６００ｄｐｉとなっている。しかし、「応用物理」第１６巻、第７号（１９９６年）第６７６頁〜第６８５頁に論じられているように、これまでの半分程度の波長（４２０ｎｍ）のＧａＮ系半導体レーザを使うことにより、記録に使用するビームスポットの径を従来の約半分にすることができるために、更に高解像度の画像記録装置を実現することができるようになる。
【０００３】
しかし、この場合には、走査線密度も同時に高めなければならないために、一般には画像記録装置の記録速度が低下してしまう。例えば、走査線密度が３００ｄｐｉの画像記録装置を走査線密度が６００ｄｐｉとなるように変更するためには、記録速度を１／２にしなければならない。これを高速にするためには、画像記録装置においてレーザ光を偏向する回転多面鏡の回転角速度を２倍にすれば良いが、既に回転速度が上昇限界速度の状態にある高速機においては、それ以上の速度上昇は困難であるために、特開平６−１４９３４７号公報に記載されている画像記録装置のように、走査露光を実行するレーザ光の数を増やすことによって高速化または高解像度化する画像記録装置が提案されている。
【０００４】
一方、従来の１本のレーザ光を用いた画像記録装置では、特開平８−３１００５７号公報に記載されているような高画質化手法が提案されている。これは、レーザ光を用いた画像記録装置が、主走査方向に連続的にレーザ強度を変調することができ、また、色材（トナー）の付着量をレーザ強度により増減することができる、という特徴を利用して、文字や画像の輪郭の傾斜部分にぎざぎざが発生しないようにスムージング（滑らかに）する方法である。
【０００５】
図２は、一般の画像記録装置の使用環境を示すブロック図である。ユーザは、コンピュータ等のデータ作成装置２０１を使って記録するページの内容を表すページ記述データ２０２を作成する。記録が開始されると、前記ページ記述データ２０２は、ネットワーク等を介して画像記録装置のコントローラ２０３に送られる。コントローラ２０３は、ページ記述データ２０２をページ毎にビットマップメモリ上に画像データ２０４として展開する。ここでは、画像記録装置は、モノクロ２値のレーザプリンタと仮定し、画像データ２０４は、１画素１ビットに対応するバイナリデータとする。画像データ２０４の展開が完了すると、コントローラ２０３は画像記録装置のエンジン２０５を起動し、その後はエンジン２０５からの同期信号２０６に従って画像データ２０４をエンジン２０５に送る。エンジン２０５は、画像データ２０４に従って記録媒体上に実際の画像を記録する。
【０００６】
図３は、１本のレーザ光を用いた画像記録装置のブロック図である。この画像記録装置は、特開平８−３１００５７号公報に開示されているように、前記コントローラ２０３とエンジン２０５との間にエッジスムージング回路３０１が付加されている。エッジスムージング回路３０１は、コントローラ２０３の内部に設置する場合もあれば、エンジン２０５の内部に設置される場合もある。ここで、エンジン２０５からコントローラ２０３への同期信号２０６のうち、走査線上のレーザ光の走査位置と画像データ２０４とを同期させるための信号を、ライン同期信号ＢＤとする。このライン同期信号ＢＤは、各ライン（走査線）の記録を開始する位置の直前の位置にレーザビーム検知器を設け、偏向走査されるレーザ光がこのレーザビーム検知器上を通過したときに発生する信号である。エッジスムージング回路３０１は、コントローラ２０３から、このライン同期信号ＢＤの他に画像データ２０４に同期した画素クロック信号ＤＣＬＫ，高周波の画素クロック信号ＨＣＬＫ及び画像データ信号ＶＤをもらい、エッジスムージングのためにエンハンスされた画像データ（レーザ変調）信号を出力する。
【０００７】
図４は、コントローラ２０３における前記各信号のタイミングチャートを示している。このようなタイミングでの信号作成は、エンジン２０５における画像データ２０４の記録速度を２５Ｍ画素／秒とすると、三菱電機（株）社製のＩＣ（Ｍ６６２３５ＦＰ）に、５０ＭＨｚのクロックＣＬＫを入力することによって実現することができる（’９５三菱半導体データブック、デジタルＡＳＳＰ編参照）。
【０００８】
前記ＩＣ（Ｍ６６２３５ＦＰ）には、外部の水晶発振器で作られた５０ＭＨｚのクロックＣＬＫを連続的に入力する。ライン同期信号ＢＤは、前記クロックＣＬＫとは非同期にエンジン２０５から入力する。このＩＣ（Ｍ６６２３５ＦＰ）は、ライン同期信号ＢＤから一定時間ΔＴだけ遅れて、前記クロックＣＬＫの位相をライン同期信号ＢＤに同期させたクロック信号ＨＣＬＫと、それを１／２に分周したクロック信号ＤＣＬＫとを作り出す。同期精度は±３ｎｓｅｃであるから、画素クロック信号ＤＣＬＫの周波数が２５ＭＨｚであることを考慮すれば、十分な精度である。画像データ信号ＶＤは、前記したような１画素１ビットの信号ｄ０（ｄ２…）で、画素クロック信号ＤＣＬＫに同期してエッジスムージング回路３０１に送られる。
【０００９】
図５は、従来装置（特開平８−３１００５７号公報）におけるエッヂスムージング回路３０１の構成を示している。このエッジスムージング回路３０１は、大別して、ラインメモリ５０１と論理回路５０２とパルス幅変調回路（ＰＷＭと略す）５０３とに分けられる。詳細については後述するが、概略は次の通りである。
【００１０】
ラインメモリ５０１は、数走査線分の画像データ信号ＶＤを一時的に格納し、記録しようとする画素（参照画素）及び該参照画素の周辺の数画素の画像データ信号ＶＤを一括して論理回路５０２に渡す。論理回路５０２は、テンプレートマッチングにより、参照画素がどのようなエッジの一部であるかを判定して、その判定結果をＰＷＭ５０３に渡す。ＰＷＭ５０３は、判定結果に基づき、適切なパルス幅変調を加えながら参照画素を記録するためのエンハンスされた画像データ（レーザ変調）信号ＶＤｅを生成する。
【００１１】
図６は、複数本のレーザ光を用いた画像記録装置の構成を示すブロック図である。この画像記録装置は、コントローラ６０１とプリンタエンジン６０２とからなる。具体的には、特開平６−１４９３４７号公報に開示されているので、ここではその詳細な説明は省略するが、コントローラ６０１は、各レーザ光に対応するライン同期信号ＢＤに同期して画像データ信号ＶＤ１〜ＶＤ４をエンジン６０２に供給する。
【００１２】
図７は、電子写真記録方式のエンジン６０２の光学系の構成を示す斜視図である。ここではレーザ光７０１の本数を４本とする。４本のレーザ光７０１は、特開平６−１４９３４７号公報に開示されているように、レーザを４つ設けて発生するか、あるいは１本のレーザからのレーザ光を４つに分けるかして作って回転多面鏡７０２に入射する。４本のレーザ光７０１は、図に示すように、感光体ドラム７０３の表面上にフォーカスされてビームスポットを形成し、それらは主走査方向（感光体ドラムの軸方向）に偏向走査される。レーザ光７０１は４本であるために、１回の走査で４本の走査線７０４を並行して記録することができる。感光体ドラム７０３は回転しているために、感光体ドラム７０３の回転方向とは逆の方向が副走査方向となる。
【００１３】
感光体ドラム７０３上で、各レーザ光７０１を、副走査方向の上流側からレーザ光（１）〜レーザ光（４）と名付け、それらの走査位置をレーザ光（１）走査位置７０６〜レーザ光（４）走査位置７０９とすると、１走査の先頭位置において、各レーザ光（１）〜（４）がビーム検知器７０５を横切るために、１走査で４つのライン同期信号ＢＤが発生するが、最初がレーザ光（１）によるものでライン同期信号ＢＤ１、それ以降は、レーザ光（２）によるライン同期信号ＢＤ２、レーザ光（３）によるライン同期信号ＢＤ３、レーザ光（４）によるライン同期信号ＢＤ４と続く。
【００１４】
図６において、エンジン６０２は、前記ライン同期信号ＢＤ１〜ＢＤ４が複合されたライン同期信号ＢＤをコントローラ６０１に送る。コントローラ６０１は、受信したライン同期信号ＢＤを４つのライン同期信号ＢＤ１〜ＢＤ４に分ける。分け方については、特開平６−１４９３４７号公報に開示されている。コントローラ６０１は、各ライン同期信号ＢＤ１〜ＢＤ４に同期した画像データ信号ＶＤ１〜ＶＤ４を、レーザ光（１）〜（４）のそれぞれに対応する記録（レーザ変調）信号としてエンジン６０２に送る。
【００１５】
【発明が解決しようとする課題】
従来の画像記録装置（特開平８−３１００５７号公報）におけるエッジスムージング手段は、１本のレーザ光を用いた画像記録装置におけるものであり、複数本のレーザ光を用いた画像記録装置への適用についての配慮がなされていない。特に、エッジスムージングのための信号処理は、参照画素が該参照画素の周辺の画素との関係でどのようなエッジに位置するかを判定して行うが、隣接する走査線上の画素が他のレーザ光によって並行して記録される画像記録装置においては、従来のコントローラとエッジスムージング手段を単に転用して構成することができない。
【００１６】
本発明の１つの目的は、複数本のレーザ光を用いた画像記録装置において、文字や画像の輪郭の傾斜部分にぎざぎざが発生しないようにスムージングを行うエッジスムージング手段を提供することにある。
【００１７】
本発明の他の目的は、前記エッジスムージング手段を簡単な回路構成で実現することにある。
【００１８】
【課題を解決するための手段】
複数本のレーザ光を使用して複数本の走査線を並行して記録する画像記録装置においては、記録する走査線の画像データのみをそのまま発生させると、エッジスムージングのために必要な副走査方向に隣接する走査線の画像データは、同一走査周期と異なる走査周期で出力されることになり、エッジスムージングのための論理処理を行うことができなくなる。
【００１９】
本発明は、このような不都合を解決するもので、１つの特徴は、複数本のレーザ光を用いて複数本の走査線を並行して記録する画像記録装置において、所定の隣接範囲内の複数本の走査線を並行して記録する複数本のレーザ光を制御するための画像データと１走査周期分前に取得した所定の隣接範囲内の複数本の走査線の画像データとを論理処理することにより並行して記録する前記複数本のレーザ光を制御するレーザ変調データを作成するエッジスムージング回路を設けることにある。
【００２０】
本発明の他の特徴は、複数本のレーザ光を用いて隣接する複数本の走査線を並行して記録する画像記録装置において、副走査方向に所定の隣接範囲の複数本の走査線を並行して記録する複数本のレーザ光を制御するための画像データと、前記複数本の走査線に対して副走査方向に上流側と下流側に隣接する複数本の画像データとを並行して出力し、走査毎に出力する画像データの走査線の範囲を並行して記録する走査線分だけ上流側に移動するコントローラと、前記コントローラから並行して出力される前記画像データを論理処理することにより並行して記録する前記複数本のレーザ光を制御するレーザ変調データを作成するエッジスムージング回路を設けたことを特徴とする。
【００２１】
【発明の実施の形態】
本発明の実施の形態を図１及び図８〜図１９を参照して説明する。
【００２２】
図８は、本発明になる複数本のレーザ光を用いた画像記録装置の一実施形態を示すブロック図である。この画像記録装置は、コントローラ６０１とプリンタエンジン６０２とその間に介在させたエッジスムージング回路６０３を備える。
【００２３】
コントローラ６０１は、エッジスムージング機能をもたない画像記録装置におけるコントローラと同様に、画像データ信号ＶＤ１〜ＶＤ４を出力すると共に各ビーム光（１）〜（４）に対応するライン同期信号ＢＤ１〜ＢＤ４と、画素クロック信号ＤＣＬＫ１〜ＤＣＬＫ４と、高周波の画素クロック信号ＨＣＬＫ１〜ＨＣＬＫ４をエッジスムージング回路６０３に送る。そして、エッジスムージング回路６０３は、各レーザ光（１）〜（４）に対するエッジスムージングのためにエンハンスされた画像データ（レーザ変調）信号ＶＤ１ｅ〜ＶＤ４ｅを作成してエンジン６０２に送る。
【００２４】
エンジン６０２は、図７を参照して説明した従来装置のエンジンと同様に構成され、画像データ信号ＶＤ１ｅ〜ＶＤ４ｅに従って４本のレーザ光（ｉ）（ｉ＝１〜４）を点滅制御して複数本の走査線７０４を並行して記録する。
【００２５】
図１０は、図８に示した本発明になる画像記録装置における動作信号の一例を示すタイミングチャートである。各レーザ光（１）〜（４）に対する画像データ信号ＶＤ１〜ＶＤ４は、総て画素クロック信号ＤＣＬＫ１に同期している。もともと、コントローラ６０１の内部では、画像データをページ毎にビットマップメモリに展開しているが、各レーザ光毎には分けていない。従って、４走査線分の画像データはそのままビットマップメモリから読み出して４走査線分を並行して一括して出力すれば良いので、図示したようなタイミングで画像データ信号ＶＤ１〜ＶＤ４を出力することができる。
【００２６】
図１は、本発明になる複数のレーザ光を用いた画像記録装置における改良されたエッヂスムージング回路６０３の一実施形態を示すブロック図である。このエッジスムージング回路６０３は、図５に示した従来のエッジスムージング回路におけるラインメモリ５０１と論理回路５０２を共通ラインメモリ１０１と共通論理回路１０２に共通化し、また、共通論理回路１０２とレーザ光（２）〜（４）に対するＰＷＭ（２），ＰＷＭ（３），ＰＷＭ（４）１０４との間にファーストインファーストアウトメモリ（ＦＩＦＯと略す）（２），（３），（４）１０３を挿入した点に特徴がある。そして、コントローラ６０１は、画像データ信号ＶＤ１〜ＶＤ４については、エッジスムージング回路をもたない画像記録装置におけるコントローラと同様な画像データを出力すれば良い。以下、各部分について説明する。
【００２７】
図１０に示す４本の走査線を記録するための画像データ信号ＶＤ１〜ＶＤ４は、総て画素クロック信号ＤＣＬＫ１に同期してエッジスムージング回路６０３に送られる。この画像データ信号ＶＤ１〜ＶＤ４は、コントローラ６０１の内部において、ページ毎にビットマップメモリに展開されている画像データの４走査線分をそのまま一括して読み出して並行して出力することにより得られる。
【００２８】
画像データ信号ＶＤ１〜ＶＤ４は、総て画素クロック信号ＤＣＬＫ１に同期した信号になっているために、エッジスムージング回路６０３は、以下のように一括した信号処理ができるようになる。
【００２９】
図１１は、共通ラインメモリ１０１の一実施形態を示すブロック図である。この共通ラインメモリ１０１は、その内部に、４走査線分の画像データＶＤ１〜ＶＤ４を格納して１走査周期分遅延して出力する４ラインメモリ１１０１〜１１０４と、この４ラインメモリ１１０１〜１１０４から出力される１走査周期分遅れた画像データとコントローラ６０１から新たに入力される画像データ信号ＶＤ１〜ＶＤ４を、それぞれ主走査方向に５画素分格納して並列に出力する画素メモリ１１０５〜１１１２とを備える。画素クロック信号ＬＤＣＬＫ１に同期して入力される新たな画像データ信号ＶＤ１〜ＶＤ４は、それぞれ前記４ラインメモリ１１０１〜１１０４の各入力端ｄｉｎと前記画素メモリ１１０９〜１１１２に入力し、画素クロック信号ＬＤＣＬＫ１に同期して格納される。
【００３０】
前記４ラインメモリ１１０１〜１１０４は、例えば（株）日立製作所製ＩＣ（ＨＭ５３０２８１Ｒ）のような、公知のラインメモリＩＣによって実現することができる。４ラインメモリ１１０１〜１１０４は、ライトカウンタとリードカウンタを独立して備え、それぞれリセット信号ＷＲ，ＲＲとカウントクロックＷＣ，ＲＣによって制御される。各カウンタの内容は、それぞれライトアドレス及びリードアドレスとなる。前記カウントクロックＷＣ，ＲＣには、画素クロック信号ＬＤＣＬＫ１を入力する。リセット信号ＷＲ，ＲＲは、ライン同期信号ＢＤ１を、Ｄタイプフリップフロップ（Ｄ−ｆｆと略す）１１１３によって画素クロック信号ＬＤＣＬＫ１に同期させながら適当な画素数分遅延させた信号である。これにより、４ラインメモリ１１０１〜１１０４が各出力端ｄｏｕｔから出力するデータ信号は、それぞれ、コントローラ６０１から入力される画像データ信号ＶＤ１〜ＶＤ４と主走査方向の位置が同じで、副走査方向の位置が４走査線下流側の画像データ信号、すなわち１走査周期分遅延した（１走査周期分前の）画像データ信号となる。この４ラインメモリ１１０１〜１１０４の出力端ｄｏｕｔから出力される遅延された画像データ信号は、画素メモリ１１０５〜１１０８に入力して画素クロック信号ＬＤＣＬＫ１に同期させて格納する。
【００３１】
各画素メモリ１１０５〜１１１２は、それぞれ、画素クロック信号ＬＤＣＬＫ１に同期して動作する５つのＤ−ｆｆを直列に接続したものであり、それぞれが格納している信号を、図に示すように、ａ１〜ａ５，ｂ１〜ｂ５，ｃ１〜ｃ５，ｄ１〜ｄ５，ｅ１〜ｅ５，ｆ１〜ｆ５，ｇ１〜ｇ５，ｈ１〜ｈ５として同時に出力する。すなわち、画素メモリ１１０５〜１１１２は、縦（副走査）方向８画素×横（主走査）方向５画素の領域の画像データを同時に出力する。
【００３２】
図１２は、画像データの画像上の位置を示している。共通ラインメモリ１０１から同時に出力される前記画像データａ１〜ａ５，ｂ１〜ｂ５，ｃ１〜ｃ５，ｄ１〜ｄ５，ｅ１〜ｅ５，ｆ１〜ｆ５，ｇ１〜ｇ５，ｈ１〜ｈ５は、図示したような画像上の縦８（ａ〜ｈ）画素×横５（１〜５）画素の領域の画像データに対応する。ここで、レーザ光（１）〜（４）によって記録すべき画素（参照画素）ｃ３〜ｆ３の位置は太線で示し、各参照画素に対するスムージングのための画像データ（レーザ変調）信号をＶＤ１ｅ〜ＶＤ４ｅとしている。
【００３３】
図１７は、１つの参照画素に対するスムージングパタンの一実施例を示している。スムージングのパタンは、これら以外にもエンジン６０５にあわせて種々提案されているが、ここでは代表的なパタンのみを例示する。補正前のＮｏ．１〜Ｎｏ．４のパタンに示すように垂直に近い斜線部の輪郭を補正する場合には、それぞれ太線で示す中央の参照画素を、補正後のＮｏ．１〜Ｎｏ．４に示すパタンのようにスムージングする。補正前のＮｏ．５〜Ｎｏ．８のパタンに示すように水平に近い斜線部の輪郭を補正する場合には、それぞれ太線で示す中央の参照画素を、補正後のＮｏ．５〜Ｎｏ．８に示すパタンのようにスムージングする。これらのパタンは、スムージングのための画像データ信号を示すものであり、実際の印字パタンは、レーザ光のビームスポットの広がりによって適度にスムージングされる。
【００３４】
図１３は、１本のレーザ光に対するスムージングのために検出するパタンと、論理回路の例を示している。スムージングのために検出するパタンは、説明を簡明にするために、図１７で例示したパタンのうちのＮｏ．１とＮｏ．２だけを示すが、他のパタンでも同様である。この論理回路は、図に示すように、２個の１５入力のＡＮＤ（論理積）ゲートで構成され、パタンＮｏ．１及びＮｏ．２に対するパタン検出信号Ｅ１１，Ｅ１２をＰＷＭに出力する。他のレーザ光に対する、パタンＮｏ．１及びＮｏ．２に対するパタン検出信号Ｅ２１，Ｅ２２、Ｅ３１，Ｅ３２、Ｅ４１，Ｅ４２も同様の回路構成で得ることができる。パタン検出信号はＰＷＭによってレーザを変調するレーザ変調信号を生成するための変調データとして使用する。
【００３５】
図１４は、レーザ光（１）〜（４）に対する改良された共通論理回路１０２の一実施形態の一部を示すブロック図である。スムージングのために検出するパタンは、図１７に例示したパタンのうちのＮｏ．１とＮｏ．２だけを示すが、他のパタンについても同様である。この論理回路（共通論理回路１０２の一部）は、３２個の３入力ＡＮＤ（論理積）ゲートと４個の５入力ＡＮＤ（論理積）ゲートで構成し、パタンＮｏ．１及びＮｏ．２に対するパタン検出信号Ｅ１１，Ｅ１２、Ｅ２１，Ｅ２２、Ｅ３１，Ｅ３２、Ｅ４１，Ｅ４２を生成し、参照画素に対応する画素データ信号ｃ３（〜ｆ３）と併せて、図１に示すように、ＰＷＭ（１）及びＦＩＦＯ（２）〜ＦＩＦＯ（４）１０４に出力する。なお、論理ゲートの入力信号に付した符号「−ｎ」は、極性を反転した信号を意味する。
【００３６】
この共通論理回路１０２は、図１２に示したような縦方向８画素×横方向５画素の領域の画像データを同時に論理処理することにより、各参照画素ｃ３〜ｆ３についてスムージングするためのパタンを検出し、対応する参照画素ｃ３〜ｆ３スムージングするレーザ変調信号を作成するためのパタン検出信号Ｅ１１〜Ｅ１８，Ｅ２１〜Ｅ２８，Ｅ３１〜Ｅ３８，Ｅ４１〜Ｅ４８を生成する。この参照画素ｃ３〜ｆ３は、図１１に示すような共通ラインメモリ１０１から出力される画像データに対しては、前の走査周期でコントローラ６０１から出力された副走査方向に上流側のレーザ光（３），（４）に対する画像データ信号ＶＤ３，ＶＤ４と次の走査周期でコントローラ６０１から出力された副走査方向に下流側のレーザ光（１），（２）に対する画像データ信号ＶＤ１，ＶＤ２の画素が順次に対応するようになる。
【００３７】
図１５は、ＦＩＦＯ（２）〜（４）１０３とＰＷＭ（１）〜（４）１０４の一実施形態を示すブロック図である。ＰＷＭ（１）はレーザ光（１）に対する回路であり、ＦＩＦＯ（ｉ）とＰＷＭ（ｉ）がレーザ光（２）〜（４）に対する回路である。これらの回路は、参照画素ｃ３〜ｆ３の画像データと共通論理回路１０２で検出したパタン検出信号Ｅ１１〜Ｅ４８を入力し、各レーザ光（１）〜（４）の走査位置に同期して該レーザ光の点滅時間をパルス幅変調するレーザ変調信号ＶＤ１ｅ〜ＶＤｉｅを作成する。
【００３８】
図１６は、パタン検出信号Ｅｉ１〜Ｅｉ８と各ＰＷＭ（ｉ）（ｉ＝１，２，３，４）からの出力信号（レーザ変調信号）ＶＤｉｅの関係を示している。パタン検出信号Ｅｉ１またはＥｉ２がハイレベルになると（２）の出力信号ＶＤｉｅとし、検出信号Ｅｉ３またはＥｉ４がハイレベルになると（３）の出力信号ＶＤｉｅとし、検出信号Ｅｉ５またはＥｉ６がハイレベルになると（４）の出力信号ＶＤｉｅとし、検出信号Ｅｉ７またはＥｉ８がハイレベルになると（５）の出力信号ＶＤｉｅとし、それ以外は補正しない（１）の出力信号ＶＤｉｅとする。レーザ光（２）〜（４）に対する場合は、参照画素信号ｄ３（〜ｆ３）及び検出信号Ｅｉ１〜Ｅｉ８は、一度ＦＩＦＯ（ｉ）に格納する。ＦＩＦＯ（ｉ）は、メモリ容量が小さいだけで、構造的には前記４ラインメモリと同一であり、カウントクロックＷＣ，ＲＣやリセット信号ＷＲ，ＲＲによって制御される。メモリ容量は、図７に示した、レーザ光（１）のビームスポット７０６の主走査方向の位置からそれぞれのレーザ光（ｉ）のビームスポットの主走査方向の位置までの画素数分のデータを格納できればよいので、この実施形態の場合は、数十画素分で十分である。カウントクロックＷＣ，ＲＣには、画素クロック信号ＬＤＣＬＫ１，ＬＤＣＬＫｉを入力する。リセット信号ＷＲ，ＲＲには、ライン同期信号ＢＤ１，ＢＤｉを入力する。従って、ＦＩＦＯ（ｉ）に後続するＰＷＭ（ｉ）は、各レーザ光（ｉ）の走査位置に同期して動作することになる。これにより、図１７に示した補正は、各レーザ光（ｉ）の走査位置に同期して行えるようになる。
【００３９】
この実施形態によれば、先ず、共通ラインメモリ１０１の中のラインメモリ数を小規模にすることができる。この実施形態のように、検出するスムージングのパタンが図１７に示すように副走査方向に５走査線分である場合には、ラインメモリは４走査線分で良い。そして、これは並行して記録するレーザ光の本数が何本でも変わりない。図１７に相当する検出するスムージングのパタンが２ｎ＋１（奇数）走査線の場合には、２ｎ走査線分のラインメモリ１０１があれば良い。これは並行記録のレーザ光７０１の本数に無関係であるために、並行して記録するレーザ光７０１の本数を増やしても回路が複雑になることはない。
【００４０】
次に、共通論理回路１０２の論理ゲートの規模を小規模にすることができる。図１３に示した従来の論理回路をビーム光毎に独立させて設けると回路規模が大きくなる。しかし、この実施形態によれば、図１４に示したように、論理ゲートが共通化されるので小規模になる。この実施形態ではＦＩＦＯ（２）〜（４）１０３を論理回路１０２とＰＷＭ（２）〜（４）１０４の間に挿入し、その上流側の共通ラインメモリ１０１と共通論理回路１０２が、レーザ光７０１の本数を増やしても複雑にならないようにしたが、これらのＦＩＦＯ１０３をもっと上流側に挿入してもよい。
【００４１】
図１９は、ＦＩＦＯ１０３を共通ラインメモリ１０１におけるラインメモリ１１０２〜１１０４と画素メモリ１１０６〜１１１２との間に挿入した実施形態を示している。このような構成では、上流側のラインメモリ１１０１〜１１０４だけが共通化されることになる。下流側の画素メモリ１１０５〜１１１２以降は、図５に示した１本のレーザ光を用いた記録装置におけるような論理回路とＰＷＭをレーザ光毎に個別に設けることになる。この実施形態では、簡単化されるのはラインメモリだけになるが、上位のコントローラなどにラインメモリが組み込まれる場合には、それ以降では同一構成のチップを多重に使えるためにスケーラブルな構成となる。
【００４２】
図１８は、本発明になる画像記録装置におけるエッジスムージング回路６０３の更に他の実施形態を示すブロック図である。この実施形態は、図５に示した１本のレーザ光に対する論理回路５０２が記録速度の４倍以上の高速で動作する性能をもつ場合に、この１つの論理回路を４つのレーザ光の画像データ処理に時分割で使用する構成である。画素クロック信号ＤＣＬＫ１１，ＤＣＬＫ１２，ＤＣＬＫ１３として、画素クロック信号ＤＣＬＫ１に対して位相が９０度，１８０度，２７０度遅れたクロック信号を生成する。
【００４３】
画素クロック信号ＤＣＬＫ１の立ち上がりにより、セレクタ１８０１は、１本のレーザ光に対する画像データを処理するように構成した論理回路５０２に共通ラインメモリ１０１の出力信号ａ１〜ａ５，ｂ１〜ｂ５，ｃ１〜ｃ５，ｄ１〜ｄ５，ｅ１〜ｅ５を選択して出力する。論理回路５０２は、画素クロック信号ＤＣＬＫ１１が立ち上がるまでにその論理処理結果を出力する。
【００４４】
次に、画素クロック信号ＤＣＬＫ１１の立ち上がりにより、Ｄ−ｆｆ１８０２が前記論理処理結果を格納し、セレクタ１８０１は、論理回路５０２に共通ラインメモリ１０１の出力信号ｂ１〜ｂ５，ｃ１〜ｃ５，ｄ１〜ｄ５，ｅ１〜ｅ５，ｆ１〜ｆ５を選択して出力する。論理回路５０２は、画素クロック信号ＤＣＬＫ１２の立ち上がりがくるまでにその論理処理結果を出力する。
【００４５】
次に、画素クロック信号ＤＣＬＫ１２の立ち上がりがくると、ＦＩＦＯ（２）は前記論理処理結果を格納し、セレクタ１８０１は、論理回路５０２に共通ラインメモリ１０１の出力信号ｃ１〜ｃ５，ｄ１〜ｄ５，ｅ１〜ｅ５，ｆ１〜ｆ５，ｇ１〜ｇ５を選択して出力する。論理回路５０２は、画素クロック信号ＤＣＬＫ１３の立ち上がりがくるまでにその論理処理結果を出力する。
【００４６】
次に、画素クロック信号ＤＣＬＫ１３の立ち上がりがくると、ＦＩＦＯ（３）は前記論理処理結果を格納し、セレクタ１８０１は、論理回路５０２に共通ラインメモリ１０１の出力信号ｄ１〜ｄ５，ｅ１〜ｅ５，ｆ１〜ｆ５，ｇ１〜ｇ５，ｈ１〜ｈ５を選択して出力する。論理回路５０２は、画素クロック信号ＤＣＬＫ１の立ち上がりがくるまでにその論理処理結果を出力する。
【００４７】
そして、画素クロック信号ＤＣＬＫ１の立ち上がりがくると、ＦＩＦＯ（４）は前記論理処理結果を格納する。
【００４８】
Ｄ−ｆｆ１８０２，ＦＩＦＯ（２）〜（４）以降の回路は、前記実施形態と同様に、それぞれ各レーザ光の走査位置に同期して動作するようにする。
【００４９】
この実施形態によれば、論理回路については、１本のレーザ光に対する回路があれば良いので、回路がより簡単化される。また、レーザ光の本数が増えても、論理回路自身は１本のレーザ光に対する回路があれば良いので、論理回路が複雑になることはない。
【００５０】
本発明は、複数本のレーザ光を使用して複数本の走査線（画像）を並行して記録する画像記録装置において、エッジスムージングを実現するものである。ここまでは、従来のコントローラと同様なコントローラ６０１を使用してこのエッジスムージングを実現する実施形態を説明したが、コントローラ６０１をエッジスムージングのための論理処理に必要な走査線分の画像データＶＤを並行して出力することができるように構成すれば、エッジスムージング回路６０３は４ラインメモリ１１０１〜１１０４を省略することができる。例えば、図１２に例示するように、縦８画素，横５画素の画像データを論理処理して４本の走査線についてエッジスムージングを行う場合には、共通論理回路１０２は、８本の走査線についてそれぞれ５画素の画像データを使用する。従って、図９に示すように、コントローラ６０１から８本の走査線に対する画像データを並行に出力するように構成すれば、４ラインメモリ１１０１〜１１０４は不要となる。このときの並行記録は、内側の４本の走査線の画像データ（両外側の各２本の走査線の画像データＶＤ−１，ＶＤ−２，ＶＤ＋１，ＶＤ＋２は論理処理に使用するのみ）であるので、次の走査記録周期では、コントローラ６０１は、副走査方向の上流側に４本の走査線だけ移動した位置からの８本の走査線に対する画像データを並行に出力するように構成することが必要である。
【００５１】
このように８走査線の画像データを並行して出力するコントローラ６０１は、画像データを展開したビットマップメモリの読み出し回路に８走査線分のラインメモリを内蔵させ、従来のコントローラと同様な手法で８走査線の画像データを並行に出力し、走査毎に読み出し位置を４走査線分更新するようにして実現することができる。
【００５２】
【発明の効果】
本発明は、複数本のレーザ光を使用して複数の走査線を並行して記録する画像記録装置において輪郭の傾斜部分を滑らかにするスムージング手段を提供することができる。
【００５３】
更に、本発明は、前記スムージング手段において使用するラインメモリや論理回路の共通化を図ることにより回路規模の増大を軽減し、装置を小型且つ低価格で提供することができる。
【図面の簡単な説明】
【図１】本発明になる複数本のレーザ光を用いた画像記録装置におけるエッジスムージング回路のブロック図である。
【図２】一般の画像記録装置の使用環境を示すブロック図である。
【図３】１本のレーザ光を用いた画像記録装置のブロック図てある。
【図４】図３に示した画像記録装置のコントローラにおける信号のタイミングチャートである。
【図５】従来の１本のレーザ光を用いた画像記録装置におけるエッジスムージング回路のブロック図である
【図６】複数のレーザ光を用いた画像記録装置のブロック図である。
【図７】複数本のレーザ光を用いた画像記録のエンジンにおける光学系の構成を示す斜視図である。
【図８】本発明になる画像記録装置の一実施形態を示すブロック図である。
【図９】本発明になる画像記録装置の他の実施形態を示すブロック図である。
【図１０】図８に示した本発明になる画像記録装置における動作信号の一例を示すタイミングチャートである。
【図１１】図８に示した本発明になる画像記録装置における共通ラインメモリのブロック図である。
【図１２】図１１に示した共通ラインメモリの出力信号と画像上の位置との関係を示すマトリクスである。
【図１３】検出パターンと論理回路のブロック図である。
【図１４】本発明になる画像記録装置における論理回路の一部を示すブロック図である。
【図１５】本発明になる画像記録装置におけるＰＷＭ回路のブロック図である。
【図１６】パタン検出信号とＰＷＭの出力信号の関係を示すテーブルである。
【図１７】エッジスムージングの一実施例を示すパターンである。
【図１８】本発明になる画像記録装置におけるエッジスムージング回路のたの実施形態を示すブロック図である。
【図１９】本発明になる画像記録装置における共通ラインメモリの他の実施形態を示すブロック図である。
【符号の説明】
１０１…共通ラインメモリ、１０２…共通論理回路、１０３…ファーストインファーストアウトメモリ（ＦＩＦＯ）、１０４…パルス幅変調回路（ＰＷＭ）、ＢＤ１〜ＢＤ４…ライン同期信号、ＤＣＬＫ１〜ＤＣＬＫ４…画素クロック信号、ＨＣＬＫ１〜ＨＣＬＫ４…高周波画素クロック信号、ＶＤ１〜ＶＤ４…画像データ信号、ＶＤ１ｅ〜ＶＤ４ｅ…レーザ変調信号。
【図１】
0003634940.tif 000002
【図２】
0003634940.tif 000003
【図３】
0003634940.tif 000004
【図４】
0003634940.tif 000005
【図５】
0003634940.tif 000006
【図６】
0003634940.tif 000007
【図７】
0003634940.tif 000008
【図８】
0003634940.tif 000009
【図９】
0003634940.tif 000010
【図１０】
0003634940.tif 000011
【図１１】
0003634940.tif 000012
【図１２】
0003634940.tif 000013
【図１３】
0003634940.tif 000014
【図１４】
0003634940.tif 000015
【図１５】
0003634940.tif 000016
【図１６】
0003634940.tif 000017
【図１７】
0003634940.tif 000018
【図１８】
0003634940.tif 000019
【図１９】
0003634940.tif 000020