(57)【特許請求の範囲】
【請求項１】
ディスクから読み出されたデータを２値化し、２値化データを生成するデータスライス回路と、
前記２値化データを受け、前記２値化データに依存する第１制御電圧に基づいて出力周波数を制御する電圧制御発振器を有し、かつ、アナログ信号としての第２制御電圧に基づいて、前記電圧制御発振器のセンター周波数を制御するＰＬＬ回路とを具備し、
前記出力周波数は、前記第１制御電圧によって変化し、
前記センター周波数は、前記第２制御電圧によって変化し、前記出力周波数が変わると、前記出力周波数に近づくように変化する
ことを特徴とする信号処理回路。
【請求項２】
前記ディスクを回転させ、前記ディスクの回転速度を変えるディスクモータ制御回路をさらに具備することを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記２値化データを記憶するメモリと、前記出力周波数に基づいて動作し、前記２値化データのエラー訂正処理を行うと共に、訂正フラグ及び補正フラグを生成するエラー訂正回路とをさらに具備することを特徴とする請求項１に記載の信号処理回路。
【請求項４】
前記ＰＬＬ回路は、位相比較器及び周波数検出器を含み、前記位相比較器は、前記２値化データの位相と前記出力周波数の位相とを比較し、かつ、前記第１制御電圧を出力し、前記周波数検出器は、前記２値化データから所定の周波数のデータを検出することを特徴とする請求項１に記載の信号処理回路。
【請求項５】
前記センター周波数は、前記出力周波数に一致するように変化することを特徴とする請求項１に記載の信号処理回路。
【請求項６】
ディスクを回転させるディスクモータ制御回路と、
前記ディスクからリードデータを読み出すピックアップ回路と、
前記リードデータを２値化し、２値化データを生成するデータスライス回路と、
前記２値化データを受け、前記２値化データに依存する第１制御電圧に基づいて出力周波数を制御する電圧制御発振器を有し、かつ、アナログ信号としての第２制御電圧に基づいて、前記電圧制御発振器のセンター周波数を制御するＰＬＬ回路とを具備し、
前記出力周波数は、前記第１制御電圧によって変化し、
前記センター周波数は、前記第２制御電圧によって変化し、前記出力周波数が変わると、前記出力周波数に近づくように変化する
ことを特徴とする再生装置。
【請求項７】
前記２値化データを記憶するメモリと、前記出力周波数に基づいて動作し、前記２値化データのエラー訂正処理を行うと共に、訂正フラグ及び補正フラグを生成するエラー訂正回路とをさらに具備することを特徴とする請求項６に記載の再生装置。
【請求項８】
前記ＰＬＬ回路は、位相比較器及び周波数検出器を含み、前記位相比較器は、前記２値化データの位相と前記出力周波数の位相とを比較し、かつ、前記第１制御電圧を出力し、前記周波数検出器は、前記２値化データから所定の周波数のデータを検出することを特徴とする請求項６に記載の再生装置。
【請求項９】
前記センター周波数は、前記出力周波数に一致するように変化することを特徴とする請求項６に記載の信号処理回路。
【請求項１０】
前記出力周波数が変わると、前記センター周波数は、前記出力周波数と前記センター周波数との差が小さくなるように変化することを特徴とする請求項１に記載の信号処理回路。
【請求項１１】
前記出力周波数が変わると、前記センター周波数は、前記出力周波数と前記センター周波数との差が小さくなるように変化することを特徴とする請求項６に記載の再生装置。
【請求項１２】
ディスクから読み出されたデータを２値化し、２値化データを生成するデータスライス回路と、
デジタル信号としての制御命令を生成するコントローラと、
前記２値化データを受け、前記２値化データに依存する第１制御電圧に基づいて出力周波数を制御する電圧制御発振器を有し、かつ、アナログ信号としての第２制御電圧に基づいて、前記電圧制御発振器のセンター周波数を制御するＰＬＬ回路と、
前記制御命令を前記第２制御電圧に変換する変換器とを具備し、
前記出力周波数は、前記第１制御電圧によって変化し、
前記センター周波数は、前記第２制御電圧によって変化し、前記出力周波数が変わると、前記出力周波数に近づくように変化する
ことを特徴とする信号処理回路。
【請求項１３】
前記制御命令を前記第２制御電圧に変換する変換器をさらに具備することを特徴とする請求項１２に記載の信号処理回路。
【請求項１４】
前記変換器は、前記ＰＬＬ回路とインターフェイス回路との間に接続され、前記コントローラは、前記インターフェイス回路に接続されることを特徴とする請求項１３に記載の信号処理回路。
【請求項１５】
前記ディスクを回転させ、前記ディスクの回転速度を変えるディスクモータ制御回路をさらに具備することを特徴とする請求項１２に記載の信号処理回路。
【請求項１６】
前記２値化データを記憶するメモリと、前記出力周波数に基づいて動作し、前記２値化データのエラー訂正処理を行うと共に、訂正フラグ及び補正フラグを生成するエラー訂正回路とをさらに具備することを特徴とする請求項１２に記載の信号処理回路。
【請求項１７】
前記ＰＬＬ回路は、位相比較器及び周波数検出器を含み、前記位相比較器は、前記２値化データの位相と前記出力周波数の位相とを比較し、かつ、前記第１制御電圧を出力し、前記周波数検出器は、前記２値化データから所定の周波数のデータを検出することを特徴とする請求項１２に記載の信号処理回路。
【請求項１８】
前記センター周波数は、前記出力周波数に一致するように変化することを特徴とする請求項１２に記載の信号処理回路。
【請求項１９】
前記出力周波数が変わると、前記センター周波数は、前記出力周波数と前記センター周波数との差が小さくなるように変化することを特徴とする請求項１２に記載の信号処理回路。
【請求項２０】
ディスクを回転させるディスクモータ制御回路と、
前記ディスクからリードデータを読み出すピックアップ回路と、
前記リードデータを２値化し、２値化データを生成するデータスライス回路と、
デジタル信号としての制御命令を生成するコントローラと、
前記２値化データを受け、前記２値化データに依存する第１制御電圧に基づいて出力周波数を制御する電圧制御発振器を有し、かつ、アナログ信号としての第２制御電圧に基づいて、前記電圧制御発振器のセンター周波数を制御するＰＬＬ回路と、
前記制御命令を前記第２制御電圧に変換する変換器とを具備し、
前記出力周波数は、前記第１制御電圧によって変化し、
前記センター周波数は、前記第２制御電圧によって変化し、前記出力周波数が変わると、前記出力周波数に近づくように変化する
ことを特徴とする再生装置。
【請求項２１】
前記制御命令を前記第２制御電圧に変換する変換器をさらに具備することを特徴とする請求項２０に記載の再生装置。
【請求項２２】
前記変換器は、前記ＰＬＬ回路とインターフェイス回路との間に接続され、前記コントローラは、前記インターフェイス回路に接続されることを特徴とする請求項２１に記載の再生装置。
【請求項２３】
前記２値化データを記憶するメモリと、前記出力周波数に基づいて動作し、前記２値化データのエラー訂正処理を行うと共に、訂正フラグ及び補正フラグを生成するエラー訂正回路とをさらに具備することを特徴とする請求項２０に記載の再生装置。
【請求項２４】
前記ＰＬＬ回路は、位相比較器及び周波数検出器を含み、前記位相比較器は、前記２値化データの位相と前記出力周波数の位相とを比較し、かつ、前記第１制御電圧を出力し、前記周波数検出器は、前記２値化データから所定の周波数のデータを検出することを特徴とする請求項２０に記載の再生装置。
【請求項２５】
前記センター周波数は、前記出力周波数に一致するように変化することを特徴とする請求項２０に記載の信号処理回路。
【請求項２６】
前記出力周波数が変わると、前記センター周波数は、前記出力周波数と前記センター周波数との差が小さくなるように変化することを特徴とする請求項２０に記載の再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、ＣＤ−ＲＯＭドライブシステムにおける再生装置の改良に関する。
【０００２】
【従来の技術】
図１１は、ＣＤ−ＲＯＭドライブシステムにおける従来の再生装置の構成を示すものである。
ピックアップヘッド１２は、ディスク１１の表面にレ−ザ光を照射すると共に、ディスク１１からの反射光を検出し、この反射光を電気信号に変換する。ピックアップヘッド１２の出力信号は、アンプ１３を経由してＲＦ信号となり、このＲＦ信号は、デ−タスライス回路１４に入力される。
【０００３】
デ−タスライス回路１４は、ＲＦ信号を２値化する機能を有する。なお、デ−タスライス回路１４により２値化されたデ−タは、ＥＦＭ（Eight to Fourteen Modulation）信号と呼ばれる。
【０００４】
ＥＦＭ信号は、ＰＬＬ及び同期信号分離回路１５に入力される。ＰＬＬ及び同期信号分離回路１５は、ＥＦＭ信号から同期信号ＰＦＣＫ、同期クロックＣＫ及びデ−タ信号ＤＡＴＡを生成する。デ−タ信号ＤＡＴＡ及び同期クロックＣＫは、エラ−訂正回路１６に入力される。エラ−訂正回路１６では、訂正用ＲＡＭ１７を使用してエラ−訂正処理が行われる。
【０００５】
ここで、ＣＤ−ＲＯＭフォ−マットのディスクのデ−タを再生しているときは、通常、２倍速以上の速度で再生装置を動作させることが多い。
訂正されたデ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。この時、訂正処理系のクロックは、クロックセレクタ３３によりＰＬＬ系のクロックＣＫに切り換えられている。
【０００６】
なお、ＣＤ−ＲＯＭのデ−タを読み出す際に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動作させると、高速デ−タ読み出しを実現することができる。これについては、例えば特願平６−３３９４６３号（平成６年１２月２９日出願）に詳細に記載されている。
【０００７】
ＣＤ−ＲＯＭデコ−ダ１８は、ＣＤ−ＲＯＭのデ−タの訂正、バッファリングを行った後に、デ−タをホストコンピュ−タ２８に高速転送する。
ディジタルオ−ディオ信号が記憶されているディスクを再生している時は、オ−ディオ用Ｄ／Ａ変換器２７にデ−タが入力され、出力端子から１倍速でオ−ディオデ−タが出力される。
【０００８】
この時、クロックセレクタ３３は、クロックジェネレ−タ２５で生成されるクリスタル系のクロックをエラ−訂正回路１６に供給するため、良質のオ−ディオデ−タが得られる。
【０００９】
ＰＬＬ及び同期信号分離回路１５において抽出された同期信号は、ディスクモ−タ制御回路２２に送られ、クロックジェネレ−タ２５のクロックと比較される。ディスクモ−タ制御回路２２は、その比較結果に基づいて、ディスクを回転させるための駆動信号ＡＦＣ（自動速度制御信号）を出力する。
【００１０】
ドライバ２３は、駆動信号ＡＦＣに基づいて、所定の再生速度に合致するようにディスクモ−タ２４を駆動する。
システムコントロ−ラ２９は、エラ−訂正回路１６で訂正処理が行われ、この訂正処理で得られた訂正フラグや補正フラグ（エラ−訂正フラグＥＣＦ）をマイコンインタ−フェイス２６を経由して読み取る。
【００１１】
この情報によって、システムコントロ−ラ２９は、高速再生が不可能と判断すると、再生速度を下げるという処理を行う。
また、ピックアップ１２から読み出されるサ−ボ系の信号は、アンプ１９を通してピックアップサ−ボ回路２０へ送られ、イコライジング処理が施された後に、ピックアップ１２のアクチュエ−タ及びピックアップ送りモ−タ２１を駆動する。
【００１２】
システムコントロ−ラ２９は、ＣＤ−ＲＯＭデコ−ダ１８の制御を行うと共に、マイコンインタ−フェイス２６を通してピックアップサ−ボ回路２０の制御を行う。
【００１３】
一般に、再生速度を変化させる場合、ＬＳＩには、クロックジェネレ−タ２５により生成されるクロックを基準として１／２n の再生速度が実現できるような構成が備えられていることが多い。つまり、最大速度が４倍であれば、２倍、１倍といった再生速度が実現できる。
【００１４】
【発明が解決しようとする課題】
元来、ＣＤシステムは、オ−ディオ再生システムである。このため、ディスクは、１倍速で回転させるのが普通であった。しかし、ＣＤシステムがＣＤ−ＲＯＭドライブに応用される場合、デ−タの転送レ−トが一般のコンピュ−タの記憶メディアに比較して遅い。
【００１５】
そこで、最近の大容量の動画デ−タの再生処理を考え、デ−タの転送レ−トを上げることが重要な課題となってきている。最近では、４倍速の再生機は普通に出回っており、４倍速から６倍速、さらには８倍速へと、転送レ−トの高速化は留まるところを知らない状況になっている。
【００１６】
しかし、再生速度を変化させる場合、従来は、上述のようにディスクの回転数が最高周波数に対して１／２n の再生速度（例えば、４倍速、２倍速、１倍速）のみしか実現することができない。
【００１７】
また、ＣＤのディスク規格は、一般に、１倍速を想定して決められているため、極端に偏心のあるものや、ピット成形に異常のあるものは、４倍速や６倍速といった高速回転では、シ−ク性能が劣化し、十分に再生ができなくなる欠点がある。
【００１８】
このように、従来のＣＤシステムでは、このような偏心やピット成形に異常があるディスクに対しては、高速回転でデ−タを再生することが不可能なため、例えば４倍速から２倍速、さらには１倍速へとデ−タの転送レ−トを極端に（不連続的に）低下させなければならなかった。
【００１９】
それ故、シ−ク時間も低速時は長くなり、高速再生対応のＣＤ−ＲＯＭドライブとしての特徴を１００％発揮することができないという欠点があった。
一方、水晶発振器を変えるか又はＶＣＯ（電圧制御発振器）を設けることにより、最高周波数に対して１／２n の再生速度のみならず、その中間の再生速度で、ディスクを回転させることもできる。
【００２０】
しかし、例えば、ＶＣＯを用いてデ−タの再生速度（デ−タ転送レ−ト）を変えようとする場合、ＶＣＯのセンタ−周波数が固定されていると、ＶＣＯのセンタ−周波数の±５０％の可変幅においてしかデ−タ転送レ−トの変化に対応できない。
【００２１】
従って、再生速度の変化によりデ−タ転送レ−トが変化した場合に、ＶＣＯの出力周波数に対して高い方のダイナミックレンジと低い方のダイナミックレンジが不均一になり、この後、シ−クを行うと、デ−タ転送レ−トの変化に対して安定にＰＬＬル−プがロックされなくなるという欠点がある。
【００２２】
本発明は、上記欠点を解決すべくなされたもので、その目的は、基準の水晶発振子を１つ使用するだけで、連続的（最高周波数に対して１／２n の再生速度のみならず、その中間の再生速度を実現すること）に再生速度を可変することが可能であり、かつ、高速再生時においてもシ−ク性能を劣化させることがないような信号処理回路及びこれを用いた再生装置を提供することである。
【００２３】
【課題を解決するための手段】
上記目的を達成するため、本発明の信号処理回路は、制御電圧に応じてセンタ−周波数を連続的に変化させることが可能な電圧制御発振器を有し、ディスクから読み出されたデ−タに基づいて同期クロック及び同期信号を抽出するＰＬＬ・同期信号分離手段と、前記ディスクを回転させ、制御命令に応じて前記ディスクの回転速度を連続的に変化させるディスクモ−タ制御手段と、前記制御命令を前記制御電圧に変換する変換手段とを備え、前記電圧制御発振器は、出力周波数が前記センタ−周波数となるように制御される。
【００２４】
前記ディスクモ−タ制御手段は、前記デ−タの再生が正常に行われる最高の回転速度で前記ディスクを回転させる。
本発明の信号処理回路は、さらに、前記ディスクから読み出されたデ−タを２値化してＥＦＭ信号を生成し、このＥＦＭ信号を前記ＰＬＬ・同期信号分離手段に与えるデ−タスライス手段を備える。
【００２５】
本発明の信号処理回路は、さらに、前記デ−タ（前記同期クロック及び前記同期信号を除く）を格納するメモリ手段と、前記同期クロックに基づいて動作し、前記デ−タ（前記同期クロック及び前記同期信号を除く）のエラ−訂正処理を行い、訂正フラグ及び補正フラグを生成するエラ−訂正手段とを備える。
【００２６】
前記ディスクモ−タ制御手段は、基準クロック、前記同期信号及び前記制御命令に基づいて、前記ディスクの回転速度を決定する。
本発明の再生装置は、ディスクからデ−タを読み出すピックアップ手段と、制御電圧に応じてセンタ−周波数を連続的に変化させることが可能な電圧制御発振器を有し、ディスクから読み出されたデ−タに基づいて同期クロック及び同期信号を抽出するＰＬＬ・同期信号分離手段と、前記ディスクを回転させ、制御命令に応じて前記ディスクの回転速度を連続的に変化させるディスクモ−タ制御手段と、前記制御命令を前記制御電圧に変換する変換手段と、前記制御命令を生成するシステムコントロ−ラとを備え、前記電圧制御発振器は、出力周波数が前記センタ−周波数となるように制御される。
【００２７】
本発明の再生装置は、さらに、前記デ−タ（前記同期クロック及び前記同期信号を除く）を格納するメモリ手段と、前記同期クロックに基づいて動作し、前記デ−タ（前記同期クロック及び前記同期信号を除く）のエラ−訂正処理を行い、訂正フラグ及び補正フラグを生成するエラ−訂正手段とを備え、前記システムコントロ−ラは、前記訂正フラグ及び前記補正フラグを読み取り、この情報に基づいて前記制御命令を生成する。
【００２８】
前記システムコントロ−ラは、前記エラ−訂正手段において前記デ−タの訂正処理を行うことが可能な最高の回転速度で前記ディスクを回転させるような前記制御命令を前記ディスクモ−タ制御手段に与える。
【００２９】
【発明の実施の形態】
以下、図面を参照しながら、本発明の再生装置について詳細に説明する。
図１は、本発明の実施の形態に関わる光ディスク再生装置を示すものである。
ピックアップヘッド１２は、ディスク１１の表面にレ−ザ光を照射すると共に、ディスク１１からの反射光を検出し、この反射光を電気信号に変換する。ピックアップヘッド１２の出力信号は、アンプ１３を経由してＲＦ信号となり、このＲＦ信号は、デ−タスライス回路１４に入力される。
【００３０】
デ−タスライス回路１４は、ＲＦ信号を２値化する機能を有する。なお、デ−タスライス回路１４により２値化されたデ−タは、ＥＦＭ信号と呼ばれる。
ＥＦＭ信号は、ＰＬＬ及び同期信号分離回路３０に入力される。ＰＬＬ及び同期信号分離回路３０は、ＥＦＭ信号から同期信号ＰＦＣＫ、同期クロックＣＫ及びデ−タ信号ＤＡＴＡを生成する。同期クロックＣＫ及びデ−タ信号ＤＡＴＡは、エラ−訂正回路１６に入力される。エラ−訂正回路１６では、訂正用ＲＡＭ１７を使用してエラ−訂正処理が行われる。
【００３１】
ここで、ＣＤ−ＲＯＭフォ−マットのディスクのデ−タを再生しているときは、通常、２倍速以上の速度で再生装置を動作させることが多い。
訂正されたデ−タは、ＣＤ−ＲＯＭデコ−ダ１８に転送される。この時、訂正処理系のクロックは、クロックセレクタ３３によりＰＬＬ系のクロックＣＫに切り換えられている。
【００３２】
なお、ＣＤ−ＲＯＭのデ−タを読み出す際に、エラ−訂正回路１６をＰＬＬ系のクロックＣＫで動作させると、高速デ−タ読み出しを実現することができる。ＣＤ−ＲＯＭデコ−ダ１８は、ＣＤ−ＲＯＭのデ−タの訂正、バッファリングを行った後に、デ−タをホストコンピュ−タ２８に高速転送する。
【００３３】
ディジタルオ−ディオ信号が記憶されているディスクを再生している時は、オ−ディオ用Ｄ／Ａ変換器２７にデ−タが入力され、出力端子から１倍速でオ−ディオデ−タが出力される。
【００３４】
この時、クロックセレクタ３３は、クロックジェネレ−タ２５で生成されるクリスタル系のクロックをエラ−訂正回路１６に供給するため、良質のオ−ディオデ−タが得られる。
【００３５】
ＰＬＬ及び同期信号分離回路３０において抽出された同期信号ＰＦＣＫは、ディスクモ−タ制御回路３１に送られ、クロックジェネレ−タ２５のクロックと比較される。ディスクモ−タ制御回路３１は、その比較結果に基づいて、ディスクを回転させるための駆動信号ＡＦＣを出力する。
【００３６】
ドライバ２３は、駆動信号ＡＦＣに基づいて、所定の再生速度に合致するようにディスクモ−タ２４を駆動する。
システムコントロ−ラ２９は、エラ−訂正回路１６で訂正処理が行われ、この訂正処理で得られた訂正フラグや補正フラグ（ＥＣＦ）をマイコンインタ−フェイス２６を経由して読み取る。
【００３７】
この情報によって、システムコントロ−ラ２９は、高速再生が不可能と判断すると、再生速度を下げるという処理を行う。
また、ピックアップ１２から読み出されるサ−ボ系の信号は、アンプ１９を通してピックアップサ−ボ回路２０へ送られ、イコライジング処理が施された後に、ピックアップ１２のアクチュエ−タ及びピックアップ送りモ−タ２１を駆動する。
【００３８】
システムコントロ−ラ２９は、ＣＤ−ＲＯＭデコ−ダ１８の制御を行うと共に、マイコンインタ−フェイス２６を通してピックアップサ−ボ回路２０の制御を行う。
【００３９】
本発明の再生装置は、可変速再生技術（例えば、特願平６−３３９４６３号（平成６年１２月２９日出願）の図２参照）を利用している。
しかし、この可変速再生技術のみをもってしては、本発明の目的を達成することはできない。
【００４０】
なぜならば、定常時におけるディスクの回転を自由かつ連続的（最高周波数に対して１／２n の再生速度のみならず、その中間の再生速度を実現すること）に変化させるためには、ディスクモ−タ系の基準回転数を自由かつ連続的に変化させる手段を設ける必要があり、また、高速回転時のシ−ク性能を劣化させないためには、有限な可変レンジ幅しか持たないＰＬＬ内のＶＣＯの特性を、連続的な再生速度に応じて常に変化させる必要があるからである。
【００４１】
そこで、システムコントロ−ラ２９からの再生速度（回転制御）命令に応じて、ディスクモ−タ系の回転数の基準値を変化させると同時に、この命令でＰＬＬ系のＶＣＯ特性も変化させるように構成している。
【００４２】
即ち、システムコントロ−ラ２９は、エラ−訂正回路１６において訂正処理が行われ、この訂正処理により得られた訂正フラグや補正フラグ（エラ−訂正フラグＥＣＦ）をマイコンインタ−フェイス２６を通して読み取る。
【００４３】
この情報によって、システムコントロ−ラ２９は、高速再生が不可能と判断すると、再生速度を下げるという処理を行う。
従来は、再生速度を下げる処理を行う際、再生速度を大幅に（不連続に）下げていたが、本発明では、再生速度を大幅に（不連続に）下げることなく、デ−タの読み取りが可能なところまで連続的に下げる。
【００４４】
システムコントロ−ラ２９は、エラ−訂正フラグＥＣＦをモニタし、この値によってディスクモ−タ制御回路３１を制御する。ディスクモ−タ制御回路３１には、マイコンインタ−フェイス２６を通して回転速度（再生速度）を制御する信号Ｃ−ＣＯＤＥが転送される。
【００４５】
また、この信号Ｃ−ＣＯＤＥは、ＤＡ変換器３２によりアナログ信号（制御電圧ＣＦＶ）に変換された後にＰＬＬ及び同期信号分離回路３０内のＶＣＯの特性を変化させる。
【００４６】
上述のように、本願発明は、定常時におけるディスクの回転を自由かつ連続的に変化させると共に、そのディスクの回転数に応じてＰＬＬのＶＣＯの特性を変化させている点に特徴がある。
【００４７】
まず、定常時におけるディスクの回転を自由かつ連続的に変化させる手段について説明する。
図２は、ディスクモ−タ制御回路３１の一例を示すものである。
【００４８】
ＰＬＬ及び同期信号分離回路から出力された同期信号ＰＦＣＫは、１倍、２倍、４倍、８倍を選択するセレクタ５１でセレクトされ、タイミングジェネレ−タ５２に入力される。
【００４９】
ここで、同期信号ＰＦＣＫは、ＣＤシステムの場合、１倍速で７．３５ｋＨｚである。
また、再生速度が２倍、４倍、８倍になれば、入力デ−タレ−トも上がるため、ＰＬＬ及び同期信号分離回路から出力される同期信号ＰＦＣＫの周波数も２倍、４倍、８倍になる。
【００５０】
そこで、セレクタ５１は、例えば８倍を選択したときには、同期信号ＰＦＣＫの周波数を１／８にするように構成している。従って、所定の再生速度（１倍、２倍、４倍、８倍）が設定された場合には、ディスクモ−タ制御回路により計測される周波数は、常に７．３５ｋＨｚとなる。
【００５１】
また、システムコントロ−ラからの制御命令Ｃ−ＣＯＤＥにより、所定の再生速度（１倍、２倍、４倍、８倍）の中間の再生速度が設定された場合、又はディスクの極端な偏心などによるシ−クが行われた場合には、制御命令Ｃ−ＣＯＤＥに応じてＰＬＬ及び同期信号分離回路から出力されてディスクモ−タ制御回路により計測される周波数は、デ−タ転送レ−トに応じて７．３５ｋＨｚよりも高くなるか又は低くなる。
【００５２】
タイミングジェネレ−タ５２では、同期信号ＰＦＣＫのパルスのエッジに基づいて、１１ビットアップカウンタ５３の値をラッチしたり、又はクリアしたりするパルスを生成すると共に、同期信号ＰＦＣＫの周期を計測する。
【００５３】
例えば、同期信号ＰＦＣＫ（７．３５ｋＨｚ）の周期を計測するにあたり、ＣＤシステムで一般的な水晶系の周波数４．２３３６ＭＨｚ（タイミングジェネレ−タ５７の出力）でカウントすると、５７６クロックとなる。
【００５４】
１１ビットアップカウンタ５３の下位８ビット（カウント値）は、１１→８デコ−ダ５４を経由してＰＷＭ変換回路５５に取り込まれる。
１１→８デコ−ダ５４は、カウント値が１０２４以下のものを８ビットデ−タで最小値“０”に変換し、カウント値が１２７９以上のものを８ビットデ−タで最大値“２５５”にするためのものである。もちろん、１１→８デコ−ダ５４は、カウント値が１０２４から１２７９のものについては、８ビットデ−タで０〜２５５に変換して、ＰＷＭ変換回路５５に出力する。
【００５５】
１１→８デコ−ダ５４の特性は、図３に示すように、１１ビットアップカウンタ５３のカウント値１１５２をセンタ−にし、そのセンタ−値から±１２８ステップの範囲において、線形なデ−タ変換領域を得ることができるように設定されている。
【００５６】
ＰＷＭ変換回路５５は、８ビットデ−タで、１２８（カウント値１１５２）のときは、現状の再生速度を維持するようなＡＦＣ信号を出力し、１２８を越えるとき（カウント値１１５２を越えるとき）は、加速、１２８を下回るとき（カウント値１１５２を下回るとき）は、減速するようなＡＦＣ信号を出力するように設定されている。
【００５７】
即ち、ＰＷＭ変換回路５５では、８ビットデ−タがパルス幅変調（Pulse Width Moduration）され、ロジック回路５８を通してディスクモ−タの回転数を制御するＡＦＣ信号として出力される。
【００５８】
プリセットデ−タデコ−ダ５６は、１１ビットアップカウンタ５３の初期値となるプリセット値が設定されるものであり、システムコントロ−ラからの制御命令Ｃ−ＣＯＤＥに応じてプリセット値が変更される。
【００５９】
ここで、例えばＣ−ＣＯＤＥ“８”、ＰＦＣＫ＝７．３５ｋＨｚのとき、プリセットデコ−ダ５６に、１１ビットアップカウンタ５３のプリセット値として５７６が設定されるような場合について考える。この場合、１１ビットアップカウンタ５３では、同期信号ＰＦＣＫの周期期間内に１１５２（プリセット値５７６＋５７６）までカウントされることから、再生速度は変化しないように制御される。従って、この場合、プリセット値５７６は、再生速度が１倍、２倍、４倍、８倍のときの基準プリセット値となる。
【００６０】
この時、Ｃ−ＣＯＤＥを変化させ、プリセット値を基準プリセット値（５７６）よりも大きい値に設定すると、当初は、１１５２よりも大きな値までカウントされるため、再生速度は上がる方向に制御される。再生速度が上がると、同期信号ＰＦＣＫの周期が短くなるため、カウント値の上限は次第に小さくなり、最終的には、１１５２までカウントされることになり、再生速度がＣ−ＣＯＤＥで決められたプリセット値に応じた値になる。
【００６１】
逆に、Ｃ−ＣＯＤＥを変化させ、プリセット値を基準プリセット値（５７６）よりも小さい値に設定すると、当初は、１１５２よりも小さな値までしかカウントされないため、再生速度は下がる方向に制御される。再生速度が下がると、同期信号ＰＦＣＫの周期が長くなるため、カウント値の上限は次第に大きくなり、最終的には、１１５２までカウントされることになり、再生速度がＣ−ＣＯＤＥで決められたプリセット値に応じた値になる。
【００６２】
このように、制御命令Ｃ−ＣＯＤＥの値に応じてプリセット値を変化させることにより、再生速度（ディスクの回転速度）を自由かつ連続的に変化させることができる。
【００６３】
図４は、システムコントロ−ラ２９の制御命令Ｃ−ＣＯＤＥとディスクスピ−ドの関係を示すものである。
システムコントロ−ラは、エラ−訂正回路から出力されるエラ−訂正フラグＥＣＦに基づいて制御命令Ｃ−ＣＯＤＥを設定する。即ち、エラ−訂正フラグＥＣＦは、デ−タのエラ−率を示しているため、このエラ−訂正フラグＥＣＦを見ることで、デ−タの品位を判断することができる。
【００６４】
つまり、一定の品位を保ちつつデ−タを読み取ることができるディスクの回転速度の限界を設定し、この限界を越えたときに制御命令Ｃ−ＣＯＤＥを変えてディスクの回転速度を下げるように制御する。また、制御命令Ｃ−ＣＯＤＥを変えてディスクの回転速度を上げるように制御し、一定の品位を保ちつつデ−タを読み取ることができる最大のディスクの回転速度でデ−タを読み出す。
【００６５】
システムコントロ−ラは、制御命令Ｃ−ＣＯＤＥを変えることにより、各倍速再生モ−ド（１倍、２倍、４倍、８倍）において、中心速度（Ｃ−ＣＯＤＥ＝“８”）に対して±５０％までディスクの回転速度を連続的に変化させることができる。
【００６６】
同図からわかることは、従来、１倍、２倍、４倍、８倍という２n 倍のとびとびの値しか実現できなかった再生速度が、本発明では、システムコントロ−ラからの制御命令Ｃ−ＣＯＤＥのみで、２n 倍のとびとびの値に加えて、その中間の再生速度でデ−タを転送することができるようになったことである。
【００６７】
なお、各倍速再生モ−ドでは、互いに若干のオ−バ−ラップ領域を持っているので、再生速度の絶対値としては、全体で０．５倍速から最大１２倍速まで連続的に回転速度を変化させることができる。
【００６８】
次に、ディスクの回転数に応じてＰＬＬのＶＣＯの特性を変化させる手段について説明する。
ＶＣＯを用いてデ−タの再生速度を連続的に変えようとする場合、高速再生時におけるシ−ク性能の向上を図るためには、ＶＣＯのセンタ−周波数を可変にすることが必要である。
【００６９】
図５は、ＰＬＬ及び同期信号分離回路３０の一例を示すものである。
デ−タスライス回路から出力されるＥＦＭ信号は、位相比較器４０とＴＭＡＸ検出器４１にそれぞれ入力される。ここで、位相比較器４０は、同期クロックＣＫとの位相を比較する回路であり、ＴＭＡＸ検出器４１は、ＣＤフォ−マットに基づくＥＦＭ信号内部に含まれる最大長の信号（ＥＦＭ信号の場合は１１Ｔ。なお、１倍速の場合、１Ｔ＝１／４．３２ＭＨｚとなる。）ＴＭＡＸを検出する回路である。
【００７０】
ＴＭＡＸ検出器４１の分解能を上げるため、分周器４６が設けられ、ＴＭＡＸ検出器４１は、同期クロックＣＫの２倍の周波数で計測される。
位相比較器４０の出力信号とＴＭＡＸ検出器４１の出力信号は、ロ−パスフィルタ４２で加算され、電圧信号ＣＶとなり、ＶＣＯ４３を制御する。
【００７１】
ＶＣＯ４３の発振出力ｆｏｕｔは、１倍、２倍、４倍、８倍を切り替えるための分周器４４とセレクタ４５に入力される。
ＶＣＯ４３の発振出力はｆｏｕｔは、分周器４４、セレクタ４５及び分周器４６を経由して同期信号分離器４７に入力される。同期信号分離器４７では、同期信号ＰＦＣＫを生成し、出力する。
【００７２】
なお、ＶＣＯ４３には、ＣＦＶという電圧が入力される。このＣＦＶは、システムコントロ−ラからの制御命令Ｃ−ＣＯＣＥに応じて変化する電圧である。
図７は、ＶＣＯの一例を示すものである。図８は、図７のＶＣＯを構成する回路の一部の等価回路を示すものである。
【００７３】
ＣＭＯＳ・ＬＳＩ内部で作られるＶＣＯとしては、図７に示すようなリング発振器によるものが一般的である。Ｐチャネル型ＭＯＳトランジスタＰ１とＮチャネル型ＭＯＳトランジスタＮ１で構成された回路６０は、可変抵抗器とキャパシタからなる遅延回路６１に等価である。
【００７４】
Ｐチャネル型ＭＯＳトランジスタＰ１のゲ−ト電極とＮチャネル型ＭＯＳトランジスタＮ１のゲ−ト電極のバイアスを変化させることで、当該遅延回路６１の遅延量を制御することができる。この遅延回路６１（即ち回路６０）をＮ段直列に接続し、その出力を反転して入力に戻すことにより、リング発振器の発振周波数を制御することができる。
【００７５】
本実施例においては、Ｐチャネル型ＭＯＳトランジスタＰ１のゲ−トに制御電圧ＣＦＶを入力し、Ｎチャネル型ＭＯＳトランジスタＮ１のゲ−トに図５のロ−パスフィルタ４２の出力電圧ＣＶを入力すると、制御電圧ＣＦＶ及び入力電圧ＣＶに応じて、図６に示すような所定の特性を実現することができる。
【００７６】
図６は、ＣＦＶ電圧が変化したときのＶＣＯにおける入力電圧ＣＶと出力周波数ｆｏｕｔの特性を示すものである。
ＣＦＶ電圧がＰＬＬル−プの基準値ＶＲ（例えば２．０Ｖ）とすると、ＣＦＶ＝２．０Ｖのときは、ＶＣＯの特性は、（ａ）に示すように、センタ−周波数が６８ＭＨｚになるように動作し、約±５０％の可変幅を持っている。
【００７７】
即ち、定常状態からのシ−ク動作などによって、入力デ−タレ−トが約±５０％変化しても、ＰＬＬル−プはロックすることができ、デ−タの読み取りが可能である。
【００７８】
また、制御命令Ｃ−ＣＯＤＥによりディスクの回転数（デ−タ転送レ−ト）を上げる場合には、入力デ−タレ−トが上がり、入力電圧ＣＶが上がるため、出力周波数ｆｏｕｔも上がる（α点）。
【００７９】
しかし、このままではＶＣＯのセンタ−周波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して高い方のダイナミックレンジと低い方のダイナミックレンジが不均一になり、この後、シ−クを行うと、デ−タ転送レ−トの変化に対して安定にＰＬＬル−プがロックされなくなる。
【００８０】
そこで、システムコントロ−ラは、制御命令Ｃ−ＣＯＤＥによりディスクの回転数を上げると同時に、ディスクの回転数を上げた後のＶＣＯの出力周波数ｆｏｕｔがセンタ−周波数となるように特性を変化させる。
【００８１】
即ち、ＣＦＶをＶＲよりも下げることにより、図７及び図８に示した遅延回路で構成したリング発振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電位が下がり、遅延回路１段あたりの遅延時間が短くなる。その結果、（ａ）の特性は、周波数が高い側にシフトし、（ｂ）に示す特性となる。
【００８２】
従って、この状態から、ディスクの偏心などに起因する定常状態からのシ−ク動作が行われても、入力デ−タレ−トの約±５０％の変化に対してＰＬＬル−プをロックさせることができる。
【００８３】
同様に、制御命令Ｃ−ＣＯＤＥによりディスクの回転数（デ−タ転送レ−ト）を下げる場合には、入力デ−タレ−トが下がり、入力電圧ＣＶが下がるため、出力周波数ｆｏｕｔも下がる（β点）。
【００８４】
しかし、このままではＶＣＯのセンタ−周波数が６８ＭＨｚなので、出力周波数ｆｏｕｔに対して高い方のダイナミックレンジと低い方のダイナミックレンジが不均一になり、この後、シ−クを行うと、デ−タ転送レ−トの変化に対して安定にＰＬＬル−プがロックされなくなる。
【００８５】
そこで、システムコントロ−ラは、制御命令Ｃ−ＣＯＤＥによりディスクの回転数を下げると同時に、ディスクの回転数を下げた後のＶＣＯの出力周波数ｆｏｕｔがセンタ−周波数となるように特性を変化させる。
【００８６】
即ち、ＣＦＶをＶＲよりも上げることにより、図７及び図８に示した遅延回路で構成したリング発振器のＰチャネル型ＭＯＳトランジスタＰ１のゲ−ト電位が上がり、遅延回路１段あたりの遅延時間が長くなる。その結果、（ａ）の特性は、周波数が低い側にシフトし、（ｃ）に示す特性となる。
【００８７】
従って、この状態から、ディスクの偏心などに起因する定常状態からのシ−ク動作が行われても、入力デ−タレ−トの約±５０％の変化に対してＰＬＬル−プをロックさせることができる。
【００８８】
図９は、システムコントロ−ラの制御命令Ｃ−ＣＯＤＥとＣＦＶ電圧の関係を示すものである。また、図１０は、システムコントロ−ラの制御命令Ｃ−ＣＯＤＥとＶＣＯセンタ−周波数ＶＣ（Ｃ−ＣＯＤＥが“８”においてＶＣ＝ＶＲとする）の関係を示すものである。
【００８９】
これらの図からわかることは、システムコントロ−ラからの制御命令Ｃ−ＣＯＤＥにより、ディスクの回転速度を微妙かつ連続的に変化させると同時に、制御電圧ＣＦＶを変え、かつ、ＶＣＯのセンタ−周波数ＶＣの値を変えていることである。
【００９０】
即ち、所定のディスクの回転速度（入力デ−タレ−ト）におけるＰＬＬ回路のＶＣＯの出力周波数ｆｏｕｔが常にＶＣＯのセンタ−周波数ＶＣとなるように制御電圧ＣＦＶを設定している。
これにより、常に、入力デ−タレ−トの約±５０％の変化に対して、ＰＬＬル−プをロックさせることができるようになる。
【００９１】
【発明の効果】
以上、説明したように、本発明の再生装置によれば、次のような効果を奏する。
可変速再生技術を前提とし、かつ、再生速度を２n 倍のとびとびの値ではなく、システムコントロ−ラからの制御命令Ｃ−ＣＯＤＥで微妙かつ連続的に変化させるようにしている。
【００９２】
同時に、再生速度が変化しても、常にＶＣＯの出力周波数がセンタ−に位置するような特性を持たせることで、そのセンタ−周波数に対して±５０％の可変幅を持たせることができ、可変速再生技術を実効あらしめることができる。
【００９３】
従って、再生するディスク（ＣＤ−ＲＯＭ）に許容できる最高の再生速度でデ−タを読み出すことができるようになり、シ−ク時においてもそのキャプチャレンジを広くとることができる。
【００９４】
また、本システムを動作させることで、ディスクごとに、最適なエラ−率で高速回転させることができるため、安定に、高速再生動作及び高速シ−ク動作を行うことができるドライブ装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に関わる再生装置を示す回路図。
【図２】図１のディスクモ−タ制御回路の構成の一例を示す図。
【図３】図２の回路の特性を示す図。
【図４】制御命令Ｃ−ＣＯＤＥとディスクスピ−ドの関係を示す図。
【図５】図１のＰＬＬ及び同期信号分離回路の構成の一例を示す図。
【図６】図５のＶＣＯの特性を示す図。
【図７】図５のＶＣＯの構成の一例を示す図。
【図８】図７の回路の一部の等価回路を示す図。
【図９】制御命令Ｃ−ＣＯＤＥとＣＦＶ電圧の関係を示す図。
【図１０】制御命令Ｃ−ＣＯＤＥとＶＣＯのセンタ−周波数の関係を示す図。
【図１１】従来の再生装置を示す回路図。
【符号の説明】
１１                  ：ディスク、
１２                  ：ピックアップヘッド、
１３，１９            ：アンプ、
１４                  ：デ−タスライス回路、
１５，３０            ：ＰＬＬ及び同期信号分離回路、
１６                  ：エラ−訂正回路、
１７                  ：訂正用ＲＡＭ、
１８                  ：ＣＤ−ＲＯＭデコ−ダ、
２０                  ：ピックアップサ−ボ回路、
２１                  ：ピックアップ送りモ−タ、
２２，３１            ：ディスクモ−タ制御回路、
２３                  ：ドライバ、
２４                  ：ディスクモ−タ、
２５                  ：クロック発生回路、
２６                  ：マイコンインタ−フェイス、
２７                  ：オ−ディオ用Ｄ／Ａ変換器、
２８                  ：ホストコンピュ−タ、
２９                  ：システムコントロ−ラ、
３２                  ：Ｄ／Ａ変換器、
３３                  ：クロックセレクタ、
４０                  ：位相比較器、
４１                  ：ＴＭＡＸ検出器、
４２                  ：ロ−パスフィルタ、
４３                  ：ＶＣＯ（電圧制御発振器）、
４４，４６            ：分周器、
４５，５１            ：セレクタ、
５２，５７            ：タイミングジェネレ−タ、
５３                  ：アップカウンタ、
５４                  ：デコ−ダ、
５５                  ：ＰＷＭ変換回路、
５６                  ：プリセットデ−タデコ−ダ。
【図１】
0003695819.tif 000002
【図２】
0003695819.tif 000003
【図３】
0003695819.tif 000004
【図４】
0003695819.tif 000005
【図５】
0003695819.tif 000006
【図６】
0003695819.tif 000007
【図７】
0003695819.tif 000008
【図８】
0003695819.tif 000009
【図９】
0003695819.tif 000010
【図１０】
0003695819.tif 000011
【図１１】
0003695819.tif 000012