(57)【特許請求の範囲】
【請求項１】
第１のエミッタと、第１のベースと、第１のコレクタとを有する第１のバイポーラトランジスタと、第２のエミッタと、第２のベースと、第２のコレクタとを有し、上記第１のバイポーラトランジスタの上記第１のベースに上記第２のエミッタが接続された第２のバイポーラトランジスタと、上記第２バイポーラトランジスタの上記エミッタと上記第１バイポーラトランジスタの上記ベースとの接続から分岐して接続された少なくとも１個のショットキーダイオードとを備え、
上記少なくとも１個のショットキーダイオードは、上記第１のバイポーラトランジスタの温度変化によるコレクタ電流の変化を抑制するベース電位を与えるように配置されている、バイアス回路。
【請求項２】
請求項１に記載のバイアス回路において、
上記第２のバイポーラトランジスタの上記第２のベースに接続されたＰＮダイオードと、上記第２のバイポーラトランジスタの上記第２のベースに接続された２個以上のショットキーダイオードとをさらに備え、
上記２個以上のショットキーダイオードは、上記ＰＮダイオードと直列に接続されている、バイアス回路。
【請求項３】
請求項１に記載のバイアス回路において、
上記第２のバイポーラトランジスタの上記第２のベースに直列に接続された３個以上のショットキーダイオードとをさらに備える、バイアス回路。
【請求項４】
請求項１から３のいずれか１つに記載のバイアス回路において、
上記少なくとも１個のショットキーダイオードは、直列に接続された複数のショットキーダイオードである、バイアス回路。
【請求項５】
請求項１から４のいずれか１つに記載のバイアス回路において、上記第１および第２のバイポーラトランジスタは、ヘテロ接合バイポーラトランジスタである、バイアス回路。
【請求項６】
エミッタと、ベースと、コレクタとを有するバイポーラトランジスタと、半導体領域と上記半導体領域にショットキー接触するショットキー電極とを有するショットキーダイオードとを備えた半導体装置の製造方法であって、
第１導電型の第１半導体層と、上記第１半導体層の上に第２導電型の第２半導体層と、上記第２半導体層の上に第１導電型の第３半導体層とが順に堆積された半導体基板上にエミッタ電極を形成する工程（ａ）と、
上記エミッタ電極とその周囲を覆うエッチングマスクを用いて上記第３半導体層と上記第２半導体層とをパターニングすることによってエミッタ層とベース層とを順次形成した後、上記第１半導体層の表面を露出させる工程（ｂ）と、
上記工程（ｂ）の後に、上記第１半導体層をコレクタ領域とショットキーダイオード領域とに分離する分離領域を形成する工程（ｃ）と、
上記エミッタ層をパターニングすることによって上記ベース層の表面の一部を露出させる工程（ｄ）と、
上記ベース層の露出している表面の上にベース電極を形成し、上記ショットキーダイオード領域の上記第１半導体層の表面の上にショットキー電極を形成する工程（ｅ）と
を含む半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
上記工程（ｅ）では、上記ベース電極と上記ショットキー電極とを同時に形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項６または７に記載の半導体装置の製造方法において、
上記工程（ａ）では、上記半導体基板は、上記第１半導体層の下に、上記第１半導体層よりも第１導電型不純物濃度が高い第４半導体層をさらに備え、
上記工程（ｃ）では、上記分離領域は、上記第４半導体層をもコレクタ領域とショットキーダイオード領域とに分離し、
上記工程（ｂ）の後に、上記コレクタ領域の上記第１半導体層と上記ショットキーダイオード領域の上記第１半導体層とに、上記第４半導体層の表面を露出させる開口部を設ける工程と、
上記開口部内の上記第４半導体層の表面の上にそれぞれコレクタ電極とオーミック電極とを同時に形成する工程と、
をさらに含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項６から８のいずれか１つに記載の半導体装置の製造方法において、
上記第３半導体層を形成する半導体の禁制帯幅は、上記第２半導体層を形成する半導体の禁制帯幅よりも大きいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイアス回路ならびにそれに用いられた各素子を集積化したバイポーラ集積回路の製造方法に関する。
【０００２】
【従来の技術】
近年、携帯電話に代表される移動体通信機器に用いられる送信用電力増幅器のトランジスタとして、低消費電力化が可能なＧａＡｓを材料とする電界効果型トランジスタ（ＭＥＳＦＥＴ）が多く用いられている。しかしながら、ＭＥＳＦＥＴでは、ゲート端子のバイアスには、通常、負電源が用いられる。このため、ＭＥＳＦＥＴを送信用電力増幅器として使用するには、正負２つの電源が必要となる。このことは増幅器の小型化の点では不利となるため、正電源だけで動作するトランジスタが強く求められている。
【０００３】
また、ＣＤＭＡ（Ｃｏｄｅ  Ｄｅｖｉｓｉｏｎ  Ｍｕｌｔｉ−ＣｈａｎｎｅｌＡｃｃｅｓｓ）に代表される近年の通信方式では、送信用電力増幅器の出力電流の低歪み性（線形性）が強く求められている。これらの要求を満たすトランジスタとして、エミッタにベースよりもバンドギャップの大きい半導体を用いるヘテロ接合バイポーラトランジスタ（ＨＢＴ）が実用化されている。
【０００４】
従来のＨＢＴを用いた電力増幅器では、電力用トランジスタ（パワートランジスタ）として使用されるＨＢＴのベースに必要な電流を供給するために、バイアス回路を同一チップ内に内蔵させることが一般的である。ところが、図１０に示すように、ＨＢＴには温度が上昇するにつれてオン電圧が小さくなる特性（以下ＨＢＴの温度特性と称す）があり、一定の電圧をベース−エミッタ間に与えていた場合には、ＨＢＴのコレクタ電流（以下、アイドル電流と称す）が大きく増加する。このため、バイアス回路には、温度変化に対してパワートランジスタであるＨＢＴのアイドル電流の変化を小さくすることが求められている。
【０００５】
上記の課題を解決するためのバイアス回路について、従来の電力増幅器に用いられているバイアス回路１００を示す図１１を参照しながら説明する。
【０００６】
パワートランジスタであるバイポーラトランジスタ（以下Ｔｒと略す）１０１のベース端子は、Ｔｒ１０２のエミッタホロワ形式で４Ωの抵抗Ｒ１０３を介して接続されている。また、Ｔｒ１０２のベース端子はベース・コレクタ間を短絡したＴｒ１０３、Ｔｒ１０４を介して接地されている。このＴｒ１０３、Ｔｒ１０４はオン電圧がＴｒ１０１やＴｒ１０２と等しいＰＮダイオードとなる。この回路において、温度上昇が起こると、ＨＢＴであるＴｒ１０１は、その温度特性によってアイドル電流Ｃを増加させる。一方、温度上昇によって、Ｔｒ１０３およびＴｒ１０４に流れる電流も同様の温度特性によって増加する。このため、Ｔｒ１０３およびＴｒ１０４に直列に配置されている抵抗Ｒ１０１を流れる電流は増加する。抵抗Ｒ１０１の抵抗は一定（530Ω）であるので、電流が増加すると抵抗Ｒ１０１に印加される電圧は大きくなる。つまり、図中の点Ｐ５における電位が低下する。従って、抵抗Ｒ１０１に接続されたＴｒ１０２のベース電位は低下する。その結果、Ｔｒ１０２のエミッタ電流が減少し、パワートランジスタＴｒ１０１のベース電位が低下する。従って、パワートランジスタＴｒ１０１のアイドル電流Ｃの増加は抑制される。
【０００７】
以上に述べたように、図１１に示すバイアス回路１００は、温度上昇に対するパワートランジスタＴｒ１０１のアイドル電流Ｃの増加を抑制する。
【０００８】
【特許文献１】
特開平８−２８８５２７号公報。
【特許文献２】
特開平９−７４１４０号公報。
【特許文献３】
特開平１１−６８４６９号公報。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来のバイアス回路１００では、アイドル電流の変化の抑制が不十分であるという不具合があった。
【００１０】
本発明は上記不具合を解決するためになされたものであり、パワートランジスタの温度変化によるアイドル電流の変化を抑制するバイアス回路およびそれを有する半導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のバイアス回路は、第１のエミッタと、第１のベースと、第１のコレクタとを有する第１のバイポーラトランジスタと、第２のエミッタと、第２のベースと、第２のコレクタとを有し、上記第１のバイポーラトランジスタの上記第１のベースに上記第２のエミッタが接続された第２のバイポーラトランジスタと、上記第２バイポーラトランジスタの上記エミッタと上記第１バイポーラトランジスタの上記ベースとの接続から分岐して接続された少なくとも１個のショットキーダイオードとを備え、上記少なくとも１個のショットキーダイオードは、上記第１のバイポーラトランジスタの温度変化によるコレクタ電流の変化を抑制するベース電位を与えるように配置されている。
【００１２】
バイポーラトランジスタは、一定の電圧をベース−エミッタ間に与えていた場合には、温度変化によってコレクタ電流が変化する。この変化を抑制するようなベース電位を与えるようにショットキーダイオードを配置することによって、温度変化に関わらずほぼ一定のコレクタ電流を得ることができる。
【００１３】
上記第２のバイポーラトランジスタの上記第２のベースに接続されたＰＮダイオードと、上記第２のバイポーラトランジスタの上記第２のベースに接続された２個以上のショットキーダイオードとをさらに備え、上記２個以上のショットキーダイオードは、上記ＰＮダイオードと直列に接続されていることが好ましい。
【００１４】
第２バイポーラトランジスタのベースにＰＮダイオードと２個以上のショットキーダイオードとを接続することによって、バイアス回路に一定の電圧が印加された状態で温度が上昇すると、ＰＮダイオードと２個以上のショットキーダイオードとに流れる電流が増大し、第２バイポーラトランジスタのベース電位を低下させることができる。その結果、第２バイポーラトランジスタのエミッタ電流が減少し、第１バイポーラトランジスタのベース電位が低下する。従って、第１バイポーラトランジスタのコレクタ電流の増加は抑制される。温度が低下した場合は、上記と全く逆の作用によって、温度低下による第１バイポーラトランジスタのコレクタ電流の減少が抑制される。特に、ショットキーダイオードは、オン電圧が従来のバイアス回路に用いられているＰＮダイオードよりも小さい。また、ショットキーダイオードの温度変化によるオン電圧の変化は、ＰＮダイオードの温度変化によるオン電圧の変化とほぼ等しい。従って、２個以上の直列に接続されたショットキーダイオードは、ＰＮダイオードと同じの電圧が印加された状態で温度を変化させた場合、電流の変化量をＰＮダイオードよりも大きくすることができる。従って、第１バイポーラトランジスタのベース電位を、第１バイポーラトランジスタのコレクタ電流の変化を抑制するようにさらに大きく変化させることができる。
【００１５】
上記第２のバイポーラトランジスタの上記第２のベースに直列に接続された３個以上のショットキーダイオードとをさらに備えることが好ましい。
【００１６】
３個以上の直列に接続されたショットキーダイオードは、ＰＮダイオードと同じの電圧が印加された状態で温度を変化させた場合、電流の変化量をＰＮダイオードよりも大きくすることができる。従って、第１バイポーラトランジスタのベース電位を、第１バイポーラトランジスタのコレクタ電流の変化を抑制するようにさらに大きく変化させることができる。
【００１７】
上記少なくとも１個のショットキーダイオードは、直列に接続された複数のショットキーダイオードであってもよい。
【００１８】
第１バイポーラトランジスタのベースとの接続から分岐して接続されたショットキーダイオードは、ＰＮダイオードと同じの電圧が印加された状態で温度を変化させた場合、電流の変化量をＰＮダイオードよりも大きくすることができる。従って、第１バイポーラトランジスタのベース電位を、第１バイポーラトランジスタのコレクタ電流の変化を抑制するようにさらに大きく変化させることができる。
【００１９】
上記第１および第２バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタであってもよい。
【００２０】
本発明の半導体装置の製造方法は、エミッタと、ベースと、コレクタとを有するバイポーラトランジスタと、半導体領域と上記半導体領域にショットキー接触するショットキー電極とを有するショットキーダイオードとを備えた半導体装置の製造方法であって、第１導電型の第１半導体層と、上記第１半導体層の上に第２導電型の第２半導体層と、上記第２半導体層の上に第１導電型の第３半導体層とが順に堆積された半導体基板上にエミッタ電極を形成する工程（ａ）と、上記エミッタ電極とその周囲を覆うエッチングマスクを用いて上記第３半導体層と上記第２半導体層とをパターニングすることによってエミッタ層とベース層とを順次形成した後、上記第１半導体層の表面を露出させる工程（ｂ）と、上記工程（ｂ）の後に、上記第１半導体層をコレクタ領域とショットキーダイオード領域とに分離する分離領域を形成する工程（ｃ）と、上記エミッタ層をパターニングすることによって上記ベース層の表面の一部を露出させる工程（ｄ）と、上記ベース層の露出している表面の上にベース電極を形成し、上記ショットキーダイオード領域の上記第１半導体層の表面の上にショットキー電極を形成する工程（ｅ）とを含む。
【００２１】
この方法によって、バイポーラトランジスタとショットキーダイオードとを同一基板上に備えた半導体装置を得ることができる。
【００２２】
上記工程（ｅ）では、上記ベース電極と上記ショットキー電極とを同時に形成することが好ましい。
【００２３】
このことによって、半導体装置にショットキーダイオードを混在させるために、新たに半導体層を成長させる工程、あるいは、ショットキー電極を形成するための工程を増やす必要がない。つまり、従来のバイポーラトランジスタを備えた半導体装置の製造方法と比べて工程数を増やすことなく、ショットキーダイオードを同一チップ内に混在させた半導体装置を製造することができる。
【００２４】
上記工程（ａ）では、上記半導体基板は、上記第１半導体層の下に、上記第１半導体層よりも第１導電型不純物濃度が高い第４半導体層をさらに備え、上記工程（ｃ）では、上記分離領域は、上記第４半導体層をもコレクタ領域とショットキーダイオード領域とに分離し、上記工程（ｂ）の後に、上記コレクタ領域の上記第１半導体層と上記ショットキーダイオード領域の上記第１半導体層とに、上記第４半導体層の表面を露出させる開口部を設ける工程と、上記開口部内の上記第４半導体層の表面の上にそれぞれコレクタ電極とオーミック電極とを同時に形成する工程とをさらに含んでもよい。
【００２５】
上記第３半導体層を形成する半導体の禁制帯幅は、上記第２半導体層を形成する半導体の禁制帯幅よりも大きくてもよい。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態を説明する。簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。
【００２７】
（実施形態１）
図１は、実施形態１によるバイアス回路１０の回路図である。
【００２８】
図１に示すように、バイアス回路１０は、バイポーラトランジスタＴｒ１、Ｔｒ２、Ｔｒ３と、ショットキーダイオードＤ１、Ｄ２と、抵抗Ｒ１（500Ω）、Ｒ２（200Ω）、Ｒ３（４Ω）、Ｒ４（2000Ω）とを備える。バイポーラトランジスタＴｒ１、Ｔｒ２、Ｔｒ３は全て、電流増幅率（β）が４５のバイポーラトランジスタである。パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されている。また、Ｔｒ２のベース端子は、ショットキーダイオードＤ１、Ｄ２と、ベース−コレクタ間を短絡したＴｒ３とを介して接地されている。Ｔｒ３はオン電圧がＴｒ１およびＴｒ２と等しいＰＮダイオードとなる。
【００２９】
図１のバイアス回路１０において、温度上昇が起こると、Ｔｒ１は、その温度特性によってアイドル電流Ｃを増加させる。ショットキーダイオードＤ１、Ｄ２およびＴｒ３に流れる電流も同様の温度特性によって増加する。このため、ショットキーダイオードＤ１、Ｄ２、およびＴｒ３に直列に配置されている抵抗Ｒ１を流れる電流は増加する。抵抗Ｒ１の抵抗は一定（500Ω）であるので、電流が増加すると抵抗Ｒ１に印加される電圧は大きくなる。つまり、図中の点Ｐ１における電位が低下する。従って、抵抗Ｒ１に接続されたＴｒ２のベース電位は低下する。その結果、Ｔｒ２のエミッタ電流が減少し、パワートランジスタＴｒ１のベース電位が低下する。従って、パワートランジスタＴｒ１のアイドル電流Ｃの増加は抑制される。
【００３０】
なお、抵抗Ｒ２はショットキーダイオードのオン電圧が、温度上昇によってＰＮダイオードのオン電圧の半分よりも小さくなった場合、ショットキーダイオードＤ１、Ｄ２に流れる電流の増加を抑制するために設けられている。
【００３１】
図１に示す本実施形態のバイアス回路１０は、言い換えれば、図１１の従来のバイアス回路１００のＴｒ１０３を、ショットキーダイオードＤ１、Ｄ２に置き換えたものである。この理由を以下に説明する。なお、本実施形態のＴｒ３と従来のバイアス回路１００のＴｒ１０４は、同じバイポーラトランジスタである。
【００３２】
図１１に示した、ベース−コレクタ間を短絡したバイポーラトランジスタ（Ｔｒ１０３およびＴｒ１０４）の室温（２５℃）でのオン電圧は、図１０に示すように約１．１Ｖである。一方、室温（２５℃）でのショットキーダイオードのオン電圧は、図２に示すように約０．５５Ｖであり、Ｔｒ１０３またはＴｒ１０４の約半分である。また、図２に示されるように、温度変化によるショットキーダイオードのオン電圧の変化量は約−１．４ｍＶ／℃であり、Ｔｒ１０３またはＴｒ１０４とほぼ等しい。従って、一定の電圧をベース−エミッタ間に与え、周囲温度変化させた場合に流れる電流の変化も、図１１に示されたＴｒ１０３またはＴｒ１０４とほぼ等しい。
【００３３】
このことから、Ｔｒ１０３およびＴｒ１０４のいずれか１つを、直列に配置した２つのショットキーダイオードに置き換えることによって、従来のバイアス回路１００とほぼ同じオン電圧で動作させ、且つ、温度変化によるＰ１の電位変化量をＰ５の電位変化量の約１．５倍にすることができる。
【００３４】
上述のショットキーダイオードの温度特性に着目して構成した本実施形態のバイアス回路１０では、温度上昇に対してショットキーダイオードＤ１、Ｄ２およびＴｒ３のオン電圧の和の変化量は、Ｔｒ１０３およびＴｒ１０４のオン電圧の和の変化量の１．５倍になる。このため、抵抗Ｒ１を流れる電流は、従来のバイアス回路１００のＲ１０１よりもさらに増加する。抵抗Ｒ１の抵抗は一定（500Ω）なので、電流が増加すると抵抗Ｒ１に印加される電圧は、従来のバイアス回路１００のＲ１０１よりもさらに大きくなる。つまり、点Ｐ１における電位が従来のバイアス回路１００の点Ｐ５よりもさらに低下する。従って、Ｔｒ２のベース電位は従来のバイアス回路１００よりもさらに低下する。このことによって、温度上昇によるＴｒ２のエミッタ電流は、従来のバイアス回路１００よりもさらに減少する。つまり、温度上昇によってＴｒ１のベース電位が、従来のバイアス回路１００よりもさらに低下する。Ｔｒ１のベース電位がさらに低下すると、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。
【００３５】
温度が低下した場合は、上記と全く逆の作用によって、温度低下によるＴｒ１のアイドル電流Ｃの減少が抑制される。
【００３６】
（実施形態２）
図３は実施形態２によるバイアス回路２０の回路図である。
【００３７】
図３に示すように、バイアス回路２０は、バイポーラトランジスタＴｒ１、Ｔｒ２と、ショットキーダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、抵抗Ｒ１１（380Ω）、Ｒ２（200Ω）、Ｒ３（４Ω）、Ｒ４（2000Ω）とを備える。バイポーラトランジスタＴｒ１、Ｔｒ２は両方とも、電流増幅率（β）が４５のバイポーラトランジスタである。パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されている。また、Ｔｒ２のベース端子は、ショットキーダイオードＤ１、Ｄ２、Ｄ３およびＤ４を介して接地されている。
【００３８】
上記のバイアス回路２０は、言い換えれば、図１１の従来例のバイアス回路１００におけるＰＮダイオードのＴｒ１０３、Ｔｒ１０４が、ショットキーダイオードＤ１、Ｄ２、Ｄ３、Ｄ４に変更された回路である。つまり、上記実施形態１のＴｒ３を、２つの直列に配置されたショットキーダイオードＤ３、Ｄ４に置き換えたものである。このことによって、ほぼ同じオン電圧で動作させ、且つ、温度変化によるＴｒ２のベース電位の変化量を、従来のバイアス回路１００の約２倍とすることができる。つまり、上記実施形態１に比べて、温度変化によるトランジスタＴｒ２のベース電位の変化がより大きくなる。温度が上昇した場合、Ｔｒ２のエミッタ電流は上記実施形態１よりもさらに減少し、パワートランジスタＴｒ１のベース電位をさらに低下させる。このことによって、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。温度が低下する場合は、全く逆の作用によって、パワートランジスタＴｒ１のベース電位を上記実施形態１よりもさらに上昇させる。このことによって、温度低下によるＴｒ１のアイドル電流Ｃの減少はさらに抑制される。つまり、温度変化によるバイポーラトランジスタＴｒ１のアイドル電流Ｃの変化が上記実施形態１よりもさらに抑制される。
【００３９】
（実施形態３）
図４は、実施形態３によるバイアス回路３０の回路図である。
【００４０】
図４に示すように、バイアス回路３０は、パワートランジスタとして機能するＴｒ１のベース端子は、エミッタホロワ形式で抵抗Ｒ３を介してＴｒ２に接続されており、さらに、ショットキーダイオードＤ５およびＤ６、抵抗Ｒ２４が接続されている点で、上記実施形態２のバイアス回路２０と異なる。他の構成は、上記実施形態２のバイアス回路２０と同じである。なお、ショットキーダイオードＤ５およびＤ６は、ショットキーダイオードＤ１〜Ｄ４と全く同じものである。また、Ｒ２４（200Ω）はショットキーダイオードＤ５、Ｄ６のオン電圧がＰＮダイオードのオン電圧の半分よりも小さくなったときでも、ショットキーダイオードＤ５、Ｄ６に流れる電流の増加を抑制するように配置されている。
【００４１】
ショットキーダイオードＤ５、Ｄ６は、ショットキーダイオードＤ１〜Ｄ４と同様に、温度上昇によって流れる電流を増加させる性質がある。従って、温度が上昇すると、ショットキーダイオードＤ５、Ｄ６に流れる電流が増加し、パワートランジスタＴｒ１のベース電位を低下させる。このことによって、温度上昇によるＴｒ１のアイドル電流Ｃの増大はさらに抑制される。温度が低下する場合は、全く逆の作用によって、パワートランジスタＴｒ１のベース電位を上昇させる。つまり、温度変化によるパワートランジスタＴｒ１のアイドル電流Ｃの変化を、上記実施形態２に加えてさらに抑制するように働く。
【００４２】
次に、実施形態１から３のバイアス回路１０、２０、３０と、従来のバイアス回路１００とを、温度特性について、図５を参照しながら説明する。
【００４３】
図５は、上記実施形態１から３のバイアス回路１０、２０、３０と、従来のバイアス回路１００との効果をシミュレーションした結果を示す。この結果は、−３０℃から９０℃の温度範囲で、パワートランジスタＴｒ１に電力を入力しない状態でのコレクタ電流（アイドル電流）をプロットしたものである。ここで、従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４のエミッタ面積は、Ｔｒ１０１の１／７０である。
【００４４】
図５が示すように、従来のバイアス回路１００は、温度変化によるアイドル電流の変化量が大きいのに対し、実施形態１、実施形態２、実施形態３となるにつれ、温度変化によるアイドル電流の変化量が小さくなっており、実施形態３ではほぼ平坦な温度特性が得られているのがわかる。
【００４５】
従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４のエミッタ面積は、Ｔｒ１０１のエミッタ面積の１／１０から１／１００程度である。Ｔｒ１０３およびＴｒ１０４のエミッタ面積を増大させると、温度変化によるパワートランジスタＴｒ１０１のアイドル電流の変化を抑制する効果がある。しかし、Ｔｒ１０３およびＴｒ１０４に流れる電流が増加する、すなわち、電力増幅器にとって無駄なバイアス回路の消費電流が増加する。
【００４６】
しかし、上記実施形態１から３のように、ショットキーダイオードを用いてバイアス回路を構成すると、ショットキーダイオードに流れる電流は、従来のバイアス回路１００のＴｒ１０３およびＴｒ１０４に流れる電流とほとんど同じである。つまり、バイアス回路の消費電流を増加させることなく、温度変化によるパワートランジスタのアイドル電流の変化を抑制することができる。
【００４７】
（実施形態４）
図６は、実施形態４によるバイアス回路４０の回路図である。
【００４８】
図６に示すように、バイアス回路４０は、バイポーラトランジスタＴｒ４１、Ｔｒ４２と、ショットキーダイオードＤ４１、Ｄ４２と、抵抗Ｒ４１（4500Ω）、Ｒ４２（9000Ω）、Ｒ４３（2000Ω）、Ｒ４４（４Ω）とを備える。バイポーラトランジスタＴｒ４１、Ｔｒ４２は、電流増幅率（β）が４５の全く同じバイポーラトランジスタである。パワートランジスタとして機能するＴｒ４１のベースは、抵抗Ｒ４３を介してＴｒ４２のコレクタに接続されている。また、Ｔｒ４２のベースは、直列に配置されたショットキーダイオードＤ４１、Ｄ４２と、抵抗Ｒ４１とに接続されており、抵抗Ｒ４２を介して接地されている。
【００４９】
上記実施形態１から３では、パワートランジスタＴｒ１にエミッタホロワ形式でベース電流を与えていたが、本実施形態ではコレクタ側からベース電流を与える構成としている。
【００５０】
バイアス回路４０において、温度上昇が起こると、Ｄ４１、Ｄ４２のオン電圧が小さくなる結果、Ｔｒ４２のベース電位は高くなる。その結果、Ｔｒ４２のコレクタ電流は、温度上昇による増加と、ベース電位の上昇によって増加する。抵抗Ｒ４３の抵抗値は一定（2000Ω）であるので、電流が増加すると抵抗Ｒ４３に印加される電圧は大きくなる。つまり、図中の点Ｐ４における電位が低下する。従って、Ｔｒ４２のコレクタ電位が低下すると同時に、Ｔｒ４１のベース電位が低下する。その結果、パワートランジスタＴｒ４１のアイドル電流Ｃは、温度上昇による増加が抑制される。温度が低下した場合は、上記と全く逆の作用によって、温度低下によるＴｒ４１のアイドル電流Ｃの減少が抑制される。
【００５１】
図７にこの実施形態のシミュレーション結果を示す。図７に示すように、ほぼ平坦な温度特性を有しているのがわかる。
【００５２】
なお、本実施形態では、ショットキーダイオードをＤ４１、Ｄ４２の２個にしているが、電源電圧や、抵抗値等を調整することで、１個や３個以上にすることも可能である。
【００５３】
次に、本発明のバイアス回路に用いられた各素子を集積化したバイポーラ集積回路である半導体装置の製造方法について、図８および図９を参照しながら説明する。なお、以下に説明する製造方法は、ショットキーダイオードを備える上記実施形態１から４のバイアス回路の各素子を集積化したバイポーラ集積回路に共通する製造方法である。
【００５４】
図８（ａ）に示す工程で、ＧａＡｓ基板１０１上に、ｎ＋−ＧａＡｓ層１０２と、ｎ−−ＧａＡｓ層１０３と、ｐ＋−ＧａＡｓ層１０４と、ｎ−ＩｎＧａＰ層１０５と、ｎ−ＧａＡｓ／ｎ＋−ＩｎＧａＡｓ層１０６とを、順にエピタキシャル成長法によって堆積し、次いで、高融点金属膜であるＷＳｉ膜１０７をスパッタ法で堆積させることによって形成された基板を用意する。
【００５５】
次に、図８（ｂ）に示す工程で、フォトリソグラフィおよび反応性ドライエッチングによってＷＳｉ膜１０７をパターニングすることにより、エミッタ電極１０８を形成する。
【００５６】
次に、図８（ｃ）に示す工程で、エミッタ電極１０８をマスクとして、硫酸／過酸化水素水／水の混合液でｎ−ＧａＡｓ／ｎ＋−ＩｎＧａＡｓ層１０６をエッチングする。
【００５７】
次に、図８（ｄ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、ｎ−ＩｎＧａＰ層１０５を塩酸／水の混合液でエッチングし、ｐ＋−ＧａＡｓ層１０４およびｎ−−ＧａＡｓ層１０３の途中までを、硫酸／過酸化水素水／水の混合液でエッチングすることによって、ベースメサを形成する。
【００５８】
次に、図９（ａ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、硫酸／過酸化水素水／水の混合液でｎ−−ＧａＡｓ層１０３をエッチングする。次いで、リフトオフ法によって、ｎ＋−ＧａＡｓ層１０２上にＡｕＧｅ／Ａｕより構成されるコレクタ電極１０９およびオーミック電極１１０を同時に形成する。なお、この後、コレクタ電極１０９とオーミック電極１１０とが良好なオーミック特性を示すように、４５０℃での熱処理を行なうことが好ましい。  次に、図９（ｂ）に示す工程で、基板上にフォトリソグラフィによってレジストパターンを形成し、このレジストパターンをマスクとして、ｎ−ＩｎＧａＰ層１０５を塩酸／水の混合液でエッチングする。なお、この塩酸／水の混合液ではｐ＋−ＧａＡｓ層１０４とｎ−−ＧａＡｓ層１０３はエッチングされない。その後、Ｔｉ／Ｐｔ／Ａｕから構成されるベース電極１１１とショットキー電極１１２をリフトオフ法で同時に形成する。
【００５９】
次に、図９（ｃ）に示す工程で、ベースメサとショットキー電極１１２との間の領域および隣接する素子との間の領域のｎ−−ＧａＡｓ層１０３に水素注入を行なうことによって高抵抗領域１１３を形成する。このことにより、ＨＢＴおよびショットキーダイオードを形成し、配線部を除いたバイポーラ集積回路を形成する。なお、本実施形態では、水素注入により素子間を電気的に分離したが、エッチングによって素子間を電気的に分離してもよい。また、配線部は周知の方法によって、図９（ｃ）の後の工程で形成される。
【００６０】
以上の工程を行なって形成されたバイポーラ集積回路において、ｎ＋−ＧａＡｓ層１０２はコレクタコンタクト層、ｎ−−ＧａＡｓ層１０３はコレクタ層、ｐ＋−ＧａＡｓ層１０４はベース層、ｎ−ＩｎＧａＰ層１０５はエミッタ層、ｎ−ＧａＡｓ／ｎ＋−ＩｎＧａＡｓ層１０６はエミッタコンタクト層となる。
【００６１】
なお、本実施形態ではＩｎＧａＰ／ＧａＡｓからなるＨＢＴの製造方法について説明したが、ＡｌＧａＡｓ／ＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、Ｓｉ／ＳｉＧｅなどの材料からなるＨＢＴや、ホモ接合の通常のバイポーラトランジスタにも適用できる。
【００６２】
以上のバイポーラ集積回路の製造方法では、ＨＢＴを用いたバイポーラ集積回路にショットキーダイオードを混在させるために、新たに半導体層を成長させる工程、あるいは、ショットキー電極を形成するための工程を増やす必要がない。つまり、従来のバイポーラ集積回路の製造方法と比べて工程数を増やすことなく、ショットキーダイオードを同一チップ内に混在させたバイポーラ集積回路を製造することができる。
【００６３】
【発明の効果】
本発明によれば、パワートランジスタの温度変化によるアイドル電流の変化を抑制するバイアス回路およびそれを有する半導体装置が得られる。
【図面の簡単な説明】
【図１】実施形態１によるバイアス回路の回路図である。
【図２】ショットキーダイオードの各温度における電流−電圧特性図である。
【図３】実施形態２によるバイアス回路の回路図である。
【図４】実施形態３によるバイアス回路の回路図である。
【図５】パワートランジスタに流れるアイドル電流の温度依存性を示す図である。
【図６】実施形態４によるバイアス回路の回路図である。
【図７】実施形態４のパワートランジスタに流れるアイドル電流の温度依存性を示す図である。
【図８】本発明のバイポーラ集積回路の製造方法を示す断面図である。
【図９】本発明のバイポーラ集積回路の製造方法を示す断面図である。
【図１０】ＨＢＴのベース−コレクタ間を短絡したＰＮダイオードの各温度における電流−電圧特性図である。
【図１１】従来のバイアス回路の回路図である。
【符号の説明】
１０１  ＧａＡｓ基板
１０２  ｎ＋−ＧａＡｓ層
１０３  ｎ−−ＧａＡｓ層
１０４  ｐ＋−ＧａＡｓ層
１０５  ｎ−ＩｎＧａＰ層
１０６  ｎ−ＧａＡｓ／ｎ＋−ＩｎＧａＡｓ層
１０７  ＷＳｉ膜
１０８  エミッタ電極
１０９  コレクタ電極
１１０  オーミック電極
１１１  ベース電極
１１２  ショットキー電極
１１３  高抵抗領域
【図１】
0003660929.tif 000002
【図２】
0003660929.tif 000003
【図３】
0003660929.tif 000004
【図４】
0003660929.tif 000005
【図５】
0003660929.tif 000006
【図６】
0003660929.tif 000007
【図７】
0003660929.tif 000008
【図８】
0003660929.tif 000009
【図９】
0003660929.tif 000010
【図１０】
0003660929.tif 000011
【図１１】
0003660929.tif 000012