(57)【特許請求の範囲】
【請求項１】
複数の入力信号からそれぞれ抽出されたクロックのクォリティと入力断情報に基づいて入力クロックを選択する入力選択部と、出力クロックの位相と前記入力選択部で選択された入力クロックの位相とを比較することにより得られた位相情報に基づいて前記出力クロックの位相を制御するとともに前記入力クロックの切替時には予め記憶された位相情報により前記出力クロックの位相を制御するホールドオーバ制御部を備えたＰＬＬ部とを有するホールドオーバ機能付きクロック供給装置において、
前記ホールドオーバ制御部は、装置運用開始後に選択された前記入力クロックの中で最も高いクォリティのクロックに正常に同期している状態のときの前記位相情報を保持する最良品質位相情報記憶回路と、選択可能な入力クロックが全て消失したときに前記最良品質位相情報を読み出してホールドオーバ動作を行う長期ホールドオーバ設定手段を備えていることを特徴とするホールドオーバ機能付きクロック供給装置。
【請求項２】
前記最良品質位相情報記憶回路は、選択された前記入力クロックのクォリティが、当該最良品質位相情報記憶回路に保持中の位相情報のクォリティよりも高く、かつ正常に同期している状態のとき、前記選択された入力クロックにより得られた前記位相情報によって記憶更新する機能を有していることを特徴とする請求項１記載のホールドオーバ機能付きクロック供給装置。
【請求項３】
前記ホールドオーバ制御部は、前記出力クロックの位相と前記入力選択部で選択されている入力クロックの位相とを比較することにより得られた位相情報を更新・記憶する位相情報記憶回路と、前記入力クロックの切替時に、該切替直前に前記位相情報記憶回路に記憶された位相情報を読み出して前記ホールドオーバ動作を行う短期ホールドオーバ設定手段を備えていることを特徴とする請求項１または２に記載のホールドオーバ機能付きクロック供給装置。
【請求項４】
前記短期ホールドオーバ設定手段は、前記ホールドオーバ動作中に、該ホールドオーバ動作中の出力クロックの位相と切り替えられた入力クロックの位相とを比較することにより得られた位相情報と前記位相情報記憶回路から読み出された位相情報を比較し、その差が所定値以下となった時点で前記ホールドオーバ動作を解除して前記切り替えられた入力クロックによるＰＬＬに切り替える機能を有していることを特徴とする請求項３に記載のホールドオーバ機能付きクロック供給装置。
【請求項５】
前記長期ホールドオーバ設定手段は、前記位相情報記憶回路に記憶された直前の位相情報を読み出してホールドオーバ動作を行う機能と、前記位相情報記憶回路に記憶された直前の位相情報と前記最良品質位相情報記憶回路に記憶された最良品質位相情報とを比較し、その差が所定範囲以下となるまで前記最良品質位相情報記憶回路のメモリアドレスをシフトする機能と、所定範囲以下となった時点から前記位相情報の読み出しを前記最良品質位相情報記憶回路に切り替えるとともに該所定範囲以下となったときの前記最良品質位相情報記憶回路のメモリアドレスから位相情報の読み出しを開始して長期ホールドオーバ動作に移行する機能を有していることを特徴とする請求項３に記載のホールドオーバ機能付きクロック供給装置。
【請求項６】
前記長期ホールドオーバ設定手段は、前記長期ホールドオーバ動作中に、何れかの入力クロックが選択可能となったとき、該選択可能な入力クロックの位相とホールドオーバ動作中の出力クロックの位相とを比較することにより得られた位相情報と前記最良品質位相情報記憶回路から読み出された位相情報を比較し、その差が所定値以下となった時点で前記ホールドオーバ動作を解除して前記選択可能な入力クロックによるＰＬＬに切り替える機能を有していることを特徴とする請求項１〜５のいずれかに記載のホールドオーバ機能付きクロック供給装置。
【請求項７】
前記クォリティとして、ＳＤＨが有する情報が使用されることを特徴とする請求項１〜６のいずれかに記載のホールドオーバ機能付きクロック供給装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のクロックの何れかを選択可能な網同期構成におけるクロック障害発生時の入力クロック切替制御方式に関する。
【０００２】
【従来の技術】
従来、ＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）等のシステムにおいては、網全体の同期をとる必要があるため、供給するクロックに障害が発生すると、システム全体が停止する可能性がある。そこで、複数の入力クロックを用意し、網同期の構成などに合わせて選択するクロックを決定している。
【０００３】
また、入力クロックを切り替える際、出力クロックに欠落・瞬断等が発生してシステム全体に障害が発生するのを防ぐため、入力クロックの切替時や入力クロックの全てが消失した場合にも出力クロックの位相が変化しない様にするホールドオーバと呼ばれる制御方法を用いる事が多い。
【０００４】
図８は、従来のこの種のクロック供給装置の一例を示すブロック図である。
【０００５】
図８において、入力信号１０１〜１０Ｎはクォリティ検出回路１−１〜１−Ｎに入力され、ＳＤＨで定められたクォリティの検出及び入力信号に同期したクロック成分の抽出が行われ、検出クォリティ１２１〜１２Ｎ及び抽出クロック１１１〜１１Ｎとして出力される。入力アラーム検出回路２−１〜２−Ｎは前記抽出クロック１１１〜１１Ｎの断検出を行い、入力断情報を２０１〜２０Ｎとして出力する。
【０００６】
分周回路３−１〜３−Ｎは、前記抽出クロック１１１〜１１Ｎを位相比較周波数に分周し、分周入力クロック３０１〜３０Ｎを出力する。選択信号生成回路４は、前記検出クォリティ１２１〜１２Ｎ及び前記入力断情報２０１〜２０Ｎに基づき、最も品質が高いと判断された分周入力クロック３０ｎ（ｎは、１≦ｎ≦Ｎの整数）を後述する入力選択回路５で選択するように入力選択信号４０１を生成し出力する。
【０００７】
入力選択回路５は、前記選択信号生成回路４が出力する入力選択信号４０１に基づき前記分周入力クロック３０１〜３０Ｎから使用するクロックを選択し、選択クロック５０１として出力する。
【０００８】
電圧制御発振器１６の出力クロック１７０は、可変分周回路１７に入力され、後述する制御信号生成回路１３の出力分周制御信号１３２に基づき位相比較周波数に分周された後、分周ＶＣＯクロック１７１として位相比較回路６へ送出される。
【０００９】
位相比較回路６では、前記入力選択回路５で選択された選択クロック５０１と前記可変分周回路１７の出力分周ＶＣＯクロック１７１の位相を比較し、前記分周ＶＣＯクロック１７１の立ち上がりで“Ｈ”、前記選択クロック５０１の立ち上がりで“Ｌ”となるような位相比較結果６０１を出力する。
【００１０】
ディジタル位相情報生成回路８は、基準信号発生回路７の出力サンプリング信号７０１に従って前記位相比較結果６０１のサンプリングを行い、前記位相比較結果６０１が“Ｈ”である場合にディジタル値をカウントアップして、基準信号発生回路７から位相比較周期で出力される位相保持信号７０２に従い保持することにより、ディジタル化された位相比較結果であるディジタル位相情報８０１を生成し出力する。
【００１１】
基準信号発生回路７は、前記位相比較結果６０１をサンプリングするためのサンプリング信号７０１及びサンプリングした位相比較結果を位相比較周期で保持するための位相保持信号７０２を出力する。
【００１２】
位相情報記憶回路９は、制御信号生成回路１３の出力ホールドオーバ制御信号１３１に従い、ホールドオーバ制御を行っていない場合には、前記位相保持信号７０２周期で前記ディジタル位相情報８０１を、リング構成となっているメモリに対して複数回記憶・更新し、ホールドオーバ制御中には、更新を行わずに、記憶結果を記憶ディジタル位相情報９０１として出力する。
【００１３】
位相情報比較回路１１は、前記選択信号生成回路４からの入力選択信号４０１に基づき、入力選択回路５で選択する分周入力クロックが切り替わったと判断した場合には、前記位相情報記憶回路９の出力記憶ディジタル位相情報９０１とクロック切替後のディジタル位相情報８０１を比較し、前記ディジタル位相情報８０１と前記記憶ディジタル位相情報９０１の大小比較結果を比較結果信号１３０として出力する。
【００１４】
位相情報切替回路１２は、制御信号生成回路１３の出力ホールドオーバ制御信号１３１に基づき、通常状態では、前記ディジタル位相情報８０１を選択し、クロック切替時には前記記憶ディジタル位相情報９０１を選択して、選択ディジタル位相情報１４０として送出する。
【００１５】
制御信号生成回路１３は、位相情報切替回路１２で選択するディジタル位相情報を決定するとともにホールドオーバ中には前記位相情報記憶回路９で記憶するディジタル位相情報の更新を停止するためのホールドオーバ制御信号１３１の生成と、可変分周回路１７で出力クロック１７０を分周するタイミングを決定する分周制御信号１３２の生成を行う。
【００１６】
図８のクロック供給装置における定常動作時には、入力信号列１０１〜１０Ｎはクォリティ検出回路１−１〜１−Ｎでクロックとクォリティが検出され、クロックは分周回路３−１〜３−Ｎを介してクロック選択回路５で入力選択信号４０１に従い選択された後、選択クロック５０１として位相比較回路６へ入力される。
【００１７】
位相比較回路で６は、前記選択クロック５０１と前記可変分周回路１７の出力分周ＶＣＯクロック１７１の位相比較を行い、出力分周ＶＣＯクロック１７１の立ち上がりで“Ｈ”、選択クロック５０１の立ち下がりで“Ｌ”となる位相比較結果６０１を出力する。
【００１８】
ディジタル位相情報生成回路８は、基準信号発生回路７の出力サンプリング信号７０１に従って位相比較結果６０１のサンプリングを行い、この位相比較結果６０１が“Ｈ”である区間を計数し、位相保持信号７０２に従い位相比較周期で保持することによりディジタル位相情報８０１を出力する。
【００１９】
位相情報切替回路１２は、通常状態では前記ディジタル位相情報８０１を選択ディジタル位相情報１４０として出力する。また、ディジタル位相情報８０１は位相情報記憶回路９へも送出され、記憶ディジタル位相情報９０１として保持しておく。
【００２０】
前記選択ディジタル位相情報１４０は、Ｄ／Ａ変換回路１４でアナログ値に変換された後ループフィルタ１５を介して電圧制御発振器１６を制御することにより出力クロック１７０が得られる。この出力クロック１７０は可変分周回路１７で位相比較周波数に分周され、分周ＶＣＯクロック１７１として位相比較回路６に入力されることによりＰＬＬが構成されるので、入力クロックに同期した出力クロックが得られる。
【００２１】
次に、入力選択回路５で選択するクロックを切り替える場合の動作を説明する。
【００２２】
選択信号生成回路４から、入力選択回路５で選択するクロックを切り替える入力選択信号４０１が出力されると、この入力選択信号４０１の変化を検出した制御信号生成回路１３は、位相情報記憶回路９で保持している記憶ディジタル位相情報９０１の更新を停止するとともに位相情報切替回路１２が前記位相情報記憶回路９に記憶保持された記憶ディジタル位相情報９０１を選択するようにホールドオーバ制御信号１３１を生成する。
【００２３】
その結果、Ｄ／Ａ変換回路１４へは記憶ディジタル位相情報９０１が選択されて出力されるので、ループフィルタ１５を介して電圧制御発振器１６を制御するＶＣＯ制御信号１６０は固定され、出力クロック１７０の位相は記憶ディジタル位相情報９０１により固定される。
【００２４】
続いてクロック選択回路５で選択するクロックが切り替わると、位相比較回路６へ入力される選択クロック５０１の位相が変動し、ディジタル位相情報生成回路８で生成されるディジタル位相情報８０１のディジタル値が変化する。しかし、位相情報切替回路１２では切替直前のディジタル位相情報である記憶ディジタル位相情報９０１を選択して出力しているので、出力クロック１７０の位相が変動することは無い。
【００２５】
その間、位相情報比較回路１１では、クロック切替後のディジタル位相情報８０１と前記記憶ディジタル位相情報９０１の大小一致比較を行い、比較結果信号１３０を制御信号生成回路１３へ出力する。制御信号生成回路１３では、前記比較結果信号１３０に基づき、ディジタル位相情報８０１と記憶ディジタル位相情報９０１が一致する様に分周制御信号１３２を生成する。
【００２６】
そして、位相情報比較回路１１でディジタル位相情報８０１と記憶ディジタル位相情報９０１が一致したことを検出すると、制御信号生成回路１３は、位相情報切替回路１２がディジタル位相情報８０１を選択するようにホールドオーバ制御信号１３１を生成する。
【００２７】
その結果、位相情報切替回路１２から出力される選択ディジタル位相情報は変化することなく、記憶ディジタル位相情報９０１からディジタル位相情報８０１に切替えられ、入力クロックの切替動作が完了する。
【００２８】
【発明が解決しようとする課題】
このクロック切替操作において、選択可能な入力クロックが一切無くなった状態に遷移した場合には、ホールドオーバ選択入力クロック５０１が消失することになるので、位相情報比較回路１１でディジタル位相情報８０１と記憶ディジタル位相情報９０１が一致しなくなり、ホールドオーバ状態が長期に継続されることになる。
【００２９】
一方、この長期ホールドオーバ時に出力する記憶ディジタル位相情報９０１は、全ての入力クロックが消失する直前のものであり、運用が開始後最良のクォリティで有ることが保証されているわけではなく、また、低いクォリティに同期した後に長期ホールドオーバに移行すると、記憶ディジタル位相情報には、精度の低い情報が記憶される可能性が有るため、長期ホールドオーバ状態での周波数保持精度が保証できない場合がある。
【００３０】
そこで、品質が劣化したクロックに同期した記憶ディジタル位相情報をホールドオーバ状態で使用しない様にするため、位相比較周期で複数のディジタル位相情報を記憶しておき、障害が発生した場合には、古いディジタル位相情報を電圧制御発振器の制御に使用する技術が、特開平５−２３５７５６号公報、特開平８−８７３８号公報、特開平８−８４０７４号公報等で提案されている。
【００３１】
これらの公報で提案されている技術は、位相比較回路に入力する情報を遅延させたり、複数記憶したディジタル位相情報のうち、劣化したクロックに応じて生成された可能性のある新しい記憶ディジタル位相情報を使用しない事で、ホールドオーバ時の安定度を向上させようとするものである。
【００３２】
しかし、これらの従来技術においても、記憶したディジタル位相情報のクォリティは監視していない為、最良のクォリティを持つクロックに応じて生成されたディジタル位相情報を保持出来る保証はなく、最良では無いクォリティに応じて生成されたディジタル位相情報でホールドオーバ制御を行うことがある。
【００３３】
本発明は、以上の問題点に鑑み、長期ホールドオーバ状態での周波数保持精度を保証可能なホールドオーバ機能付きクロック供給装置を提供することにある。
【００３４】
【課題を解決するための手段】
本発明によるホールドオーバ機能付きクロック供給装置は、ＳＤＨ装置において、選択している入力クロックのクォリティ及び入力状態を監視し、最も高いクォリティが選択されている時の位相比較結果を最良品質位相情報として保存しておき、選択可能な入力クロックが全て消失した場合には、前期最良品質位相情報を使用した位相制御によるホールドオーバ動作を行うことを特徴とする。
【００３５】
本発明は、ホールドオーバ制御部に最良品質位相情報記憶回路を設け、通常状態では入力選択部で選択した分周選択クロックが有するクロックのクォリティと入力断情報を選択クォリティ及び選択入力断情報としてこの最良品質位相情報記憶回路へ出力する。
【００３６】
最良品質位相情報記憶回路では、ディジタル位相情報生成回路で生成されたディジタル位相情報を位相比較周期で複数情報記憶するが、装置運用後、最も高いクォリティが断状態で無いことを検出している場合のみ更新を行う。
【００３７】
また、位相情報記憶回路では、制御信号生成回路がホールドオーバ制御を行っていない場合に、ディジタル位相情報を位相比較周期で記憶している。
【００３８】
本発明においては、入力選択部で選択可能なクロックが全て無くなった場合、制御信号生成回路では、全ての入力クロックが使用できない状態を表す切替変更情報を検出し、位相情報記憶回路で保持している記憶ディジタル位相情報の更新を停止し、位相情報切替回路が前記記憶ディジタル位相情報を選択する様にホールドオーバ制御信号を出力することによりホールドオーバ状態に入る。
【００３９】
次に、位相情報比較回路では、前記切替変更情報から全ての入力クロックが使用できないことを検出し、長期ホールドオーバに移行するため、記憶ディジタル位相情報と記憶最良位相情報のディジタル値を比較する。
【００４０】
この時、記憶最良位相情報として記憶されている情報と、記憶ディジタル位相情報として記憶されている情報の中心値は同一となるが、記憶されているディジタル値の範囲は、同期していたクロックの安定度によって異なる。
【００４１】
そこで、比較したディジタル値が不一致の場合には、最良品質位相情報記憶回路から出力する記憶最良位相情報を記憶しているリング構成のメモリのアドレスを＋１する事によって、最良品質位相情報記憶回路から出力する記憶最良位相情報の値を変更し、記憶ディジタル位相情報と記憶最良位相情報の値が一致するまで比較を繰り返し、長期ホールドオーバに移行可能であることを表す信号を比較結果信号として出力する。
【００４２】
制御信号生成回路では、前記比較結果信号を検出し、装置運用後最も高いクォリティをもつクロックに同期していた状態を記憶してある記憶最良位相情報を位相情報切替回路で選択するようにホールドオーバ制御信号を出力することで、長期ホールドオーバ動作へ移行する。
【００４３】
以上の様に、本発明では、最も高いクォリティのクロックに同期していた状態に基づき長期ホールドオーバ動作を行うため、ホールドオーバ継続状態での周波数安定度を向上することが出来る。
【００４４】
【発明の実施の形態】
図１は、本発明の実施の形態を示すブロック図である。図１において、入力信号１０１〜１０Ｎはクォリティ検出回路１−１〜１−Ｎに入力され、ＳＤＨで定められたクォリティの検出及び入力信号に同期したクロック成分の抽出が行われ、検出クォリティ１２１〜１２Ｎ及び抽出クロック１１１〜１１Ｎとして出力される。
【００４５】
入力アラーム検出回路２−１〜２−Ｎは前記抽出クロック１１１〜１１Ｎの断検出を行い、入力断情報を２０１〜２０Ｎとして出力する。分周回路３−１〜３−Ｎは、前記抽出クロック１１１〜１１Ｎを位相比較周波数に分周し、分周入力クロック３０１〜３０Ｎを出力する。
【００４６】
選択信号生成回路４は、前記検出クォリティ１２１〜１２Ｎ及び前記入力断情報２０１〜２０Ｎに基づき、最も品質が高いと判断された分周入力クロック３０ｎ（ｎは、１≦ｎ≦Ｎの整数）を入力選択回路５で選択するように入力選択信号４０１を生成し出力する。
【００４７】
更に、後述する入力選択回路５で選択する抽出クロックの変更、もしくは、全ての抽出クロックが入力断等で使用できない事を示す切替変更情報４０２を生成し出力する。
【００４８】
入力選択回路５は、前記選択信号生成回路４が出力する入力選択信号４０１に基づき前記分周入力クロック３０１〜３０Ｎから使用するクロックを選択し、選択クロック５０１として出力するとともに、選択した分周入力クロックの状態を表す前記検出クォリティ１２ｎ及び入力断情報２０ｎを選択クォリティ５０２並びに選択入力断情報５０３として出力する。
【００４９】
電圧制御発振器１６の出力クロック１７０は、可変分周回路１７に入力され、制御信号生成回路１３の出力分周制御信号１３２に基づき位相比較周波数に分周された後、分周ＶＣＯクロック１７１として位相比較回路６へ送出される。
【００５０】
位相比較回路６では、前記入力選択回路５で選択された選択クロック５０１と前記可変分周回路１７の出力分周ＶＣＯクロック１７１の位相を比較し、前記分周ＶＣＯクロック１７１の立ち上がりで“Ｈ”、前記選択クロック５０１の立ち上がりで“Ｌ”となるような位相比較結果６０１を出力する。
【００５１】
ディジタル位相情報生成回路８は、基準信号発生回路７の出力サンプリング信号７０１に従って前記位相比較結果６０１のサンプリングを行い、前記位相比較結果６０１が“Ｈ”である場合にディジタル値をカウントアップして、基準信号発生回路７から位相比較周期で出力される位相保持信号７０２に従い保持することにより、ディジタル化された位相比較結果であるディジタル位相情報８０１を生成し出力する。
【００５２】
基準信号発生回路７は、前記位相比較結果６０１をサンプリングするためのサンプリング信号７０１及びサンプリングした位相比較結果６０１を位相比較周期で保持するための位相保持信号７０２を出力する。
【００５３】
位相情報記憶回路９は、後述する制御信号生成回路１３の出力ホールドオーバ制御信号１３１に従い、ホールドオーバ制御を行っていない場合には、前記位相保持信号７０２周期で前記ディジタル位相情報８０１をリング構成となっているメモリに対して複数回記憶・更新し、ホールドオーバ制御中には、更新を行わずに記憶結果を記憶ディジタル位相情報９０１として出力する。
【００５４】
最良品質位相情報記憶回路１０は、前記ディジタル位相情報８０１を前記位相保持信号７０２の周期で、リング構成となっているメモリに対して複数回記憶・更新する回路であるが、前記選択クォリティ５０２及び前記選択入力断情報５０３に従い、入力選択回路５で選択しているクロックが、運用開始後最も高いクォリティを持ち、かつ、選択入力断情報５０３が断でない場合にのみ記憶するディジタル位相情報を更新する。
【００５５】
そして、後述する位相情報比較回路１１の出力制御開始アドレス１３３及び前記位相保持信号７０２に従い、記憶最良位相情報１００１を出力する。
【００５６】
位相情報比較回路１１は、前記選択信号生成回路４の出力切替変更情報４０２に基づき、入力選択回路５で選択する分周入力クロックが切り替わった（通常切替）と判断した場合には、前記位相情報記憶回路９の出力記憶ディジタル位相情報９０１と前記ディジタル位相情報８０１を比較し、前記ディジタル位相情報８０１と前記記憶ディジタル位相情報９０１の大小比較結果を比較結果信号１３０として出力する。
【００５７】
更に位相情報比較回路１１は、入力選択回路５で選択可能な分周入力クロックが存在しなくなった（長期ホールドオーバ）と判断した場合には、前記記憶ディジタル位相情報９０１と前記記憶最良位相情報１００１の値を比較し、一致しない場合には、前記最良品質位相情報記憶回路１０に複数記憶されているリング構成のメモリのアドレス値を＋１する様に制御開始アドレス１３３を生成する事によって、比較する記憶最良位相情報１００１を変更し、前記記憶ディジタル位相情報９０１と前記記憶最良位相情報１００１の値が一致しているかを表す信号を比較結果信号１３０として出力する。
【００５８】
制御信号生成回路１３は、後述する位相情報切替回路１２で選択するディジタル位相情報を決定し、ホールドオーバ中には、前記位相情報記憶回路９で記憶するディジタル位相情報の更新を停止するためのホールドオーバ制御信号１３１の生成と、可変分周回路１７で出力クロック１７０を分周するタイミングを決定する分周制御信号１３２の生成を行う回路である。
【００５９】
まず、前記切替変更情報４０２に基づき入力選択回路での通常切替を検出した場合には、位相情報切替回路１２で記憶ディジタル位相情報９０１を選択することでＤ／Ａ変換回路１４，ループフィルタ１５を介して電圧制御発振器１６を制御するＶＣＯ制御信号を固定し、位相情報記憶回路９でのディジタル位相情報の更新を停止することでホールドオーバ状態となるようにホールドオーバ制御信号１３１を生成する。
【００６０】
次に、位相情報比較回路１１から出力される、ディジタル位相情報８０１と記憶ディジタル位相情報９０１の大小比較結果である比較結果信号１３０に従い、前記ディジタル位相情報８０１が前記記憶ディジタル位相情報９０１より大きい場合には分周タイミングを進め、前記ディジタル位相情報８０１が前記記憶ディジタル位相情報９０１より小さい場合には、分周タイミングを遅らせる様に分周制御信号１３２を生成して可変分周回路１７へ出力し、前記ディジタル位相情報８０１と前記記憶ディジタル位相情報９０１が一致した事を表す前記比較結果信号１３０を検出した時点で、位相情報切替回路１２が前記ディジタル位相情報８０１を選択するように、ホールドオーバ制御信号１３１を生成し、ホールドオーバ状態を解除する。
【００６１】
一方、前記切替変更情報４０２に基づき入力選択回路５で選択可能なクロックが存在せず、長期ホールドオーバであると判断した場合には、まず、通常切替と同様に位相情報切替回路１２で記憶ディジタル位相情報９０１を選択する様にホールドオーバ制御信号１３１を生成し、前記位相情報記憶回路９でのディジタル位相情報の更新を停止することによりホールドオーバ状態に入るとともに、位相情報比較回路１１で記憶最良位相情報１００１と記憶ディジタル位相情報９０１の比較を行う。
【００６２】
その後、前記位相情報比較回路１１で前記記憶最良位相情報１００１と前記記憶ディジタル位相情報９０１が一致した事を表す比較結果信号１３０を制御信号生成回路１３が検出した時点で、制御信号生成回路１３は、位相情報切替回路１２で前記記憶最良位相情報１００１を選択するよう、ホールドオーバ制御信号１３１を出力し、長期ホールドオーバ状態に移行する。
【００６３】
位相情報切替回路１２は、前記制御信号生成回路１３の出力ホールドオーバ制御信号１３１に基づき、通常状態では、前記ディジタル位相情報８０１を、クロック切替時には前記記憶ディジタル位相情報９０１を、また長期ホールドオーバ中は、前記記憶最良位相情報１００１を選択して、選択ディジタル位相情報１４０として送出する。
【００６４】
該選択されたディジタル位相情報１４０は、Ｄ／Ａ変換回路１４を通じてアナログ信号に変換され、ループフィルタ１５を介してＶＣＯ制御信号１６０として電圧制御発振器１６を制御することにより、前記ＶＣＯ制御信号１６０に応じた出力クロック１７０を出力する。
【００６５】
次に、本発明の実施の形態における動作を、図面を参照して詳細に説明する。
【００６６】
まず、入力信号選択部における動作について説明する。図６は、ＳＤＨにおけるＳＴＭ−１（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ  Ｌｅｂｅｌ  １）のフレーム構造を表す図、図７は、ＩＴＵ−Ｔ  Ｇ．７８１に示されたクォリティを表すテーブルの抜粋図である。
【００６７】
ＳＤＨにおいては、同期網で使用するクロックを切り替える際、図６のＭＳＯＨ（Ｍｕｌｔｉｐｌｅｘ  Ｓｅｃｔｉｏｎ  Ｏｖｅｒｈｅａｄ）中に存在するＳ１バイトにクロックの品質を多重して、抽出したクロックの品質を判断し、選択するクロックを決定する規格が定められている。また、Ｓ１バイトと品質の関係については、図７に示すとおりＩＴＵ−Ｔ  Ｇ．７８１等で定められている。
【００６８】
ＳＤＨフレーム構造を持つ入力信号１０１〜１０Ｎが、クォリティ検出回路１−１〜１−Ｎに入力されると、Ｓ１バイトが示す検出クォリティ１２１〜１２Ｎが抽出されるとともに、クロックが抽出クロック１１１〜１１Ｎとして出力される。
【００６９】
入力アラーム検出回路２−１〜２−Ｎでは、前記抽出クロック１１１〜１１Ｎの断を検出し、結果を入力断情報２０１〜２０Ｎとして出力する。また、分周回路３−１〜３−Ｎは、各々の抽出クロックを位相比較周波数に分周し、分周入力クロック３０１〜３０Ｎを入力選択回路５へ出力する。
【００７０】
選択信号生成回路４は、前記検出クォリティ１２１〜１２Ｎ及び入力断情報２０１〜２０Ｎに基づき、最も品質が高く、かつ、入力断が発生していないクロックを選択するように入力選択信号４０１を入力選択回路５に出力する。
【００７１】
また、選択しているクロックに障害等が発生して断となったときあるいはクォリティが低下した場合には、選択可能で最も品質の高いクロックを選択するように、入力選択信号４０１を生成するとともに、分周入力クロックの切替が発生する事を表す切替変更情報４０２を生成し出力する。
【００７２】
さらに、選択信号生成回路４は、全ての入力信号に障害等が発生し、使用可能な抽出クロックが存在しなくなった場合には、後述するホールドオーバ制御部で長期ホールドオーバ状態に移行する事を表す切替変更情報４０２を生成し出力する。
【００７３】
入力選択回路５では、選択信号生成回路４から出力される入力選択信号４０１に基づき、最も品質の高い分周入力クロック３０ｎを選択するとともに、検出クォリティ１２ｎ及び入力断情報２０ｎを選択し、選択入力クロック５０１，選択クォリティ５０２，選択入力断情報５０３として送出する。
【００７４】
次に、定常状態におけるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）部の動作について説明する。
【００７５】
図４は、ディジタル位相情報生成回路８の出力ディジタル位相情報８０１と電圧制御発振器１６を制御するＶＣＯ制御信号１６０の一例を示した図である。説明を簡単にする為に、図４において、ａ）は入力選択回路５で選択されているクロックのクォリティがＱＬ−ＰＲＣであり、ｂ）はＱＬ−ＳＳＵ−Ｂであると仮定する。
【００７６】
ＱＬ−ＰＲＣ及びＱＬ−ＳＳＵ−Ｂのクォリティについては、図７に示した通り前述のＩＴＵ−Ｔ  Ｇ．７８１等に規定されており、安定度等については、ＩＴＵ−Ｔ  Ｇ．８１１及びＧ．８１２等に示されている。なお、ＱＬ−ＰＲＣの方がＱＬ−ＳＳＵ−Ｂよりも品質が高く安定度も高い。
【００７７】
今、入力選択回路５で選択されている分周入力クロックのクォリティがＱＬ−ＰＲＣの場合、ディジタル位相情報８０１及びＶＣＯ制御信号１６０は、図４−ａ）の様になり、前記ＶＣＯ制御信号１６０に応じた出力クロック１７０が電圧制御発振器１６から出力されＰＬＬが構成される。
【００７８】
この状態におけるディジタル位相情報は、位相比較周波数周期で位相情報記憶回路９において複数周期に渡ってメモリに記憶され、最良位相情報記憶回路１０においても選択クォリティ５０２，選択入力断情報５０３とともに、位相比較周波数周期で複数周期に渡ってディジタル位相情報が記憶される。
【００７９】
同様に、入力選択回路５で選択されている分周入力クロックのクォリティがＱＬ−ＳＳＵ−Ｂの場合には、ディジタル位相情報８０１及びＶＣＯ制御信号１６０は、図４−ｂ）の様になり、前記ＶＣＯ制御信号１６０に応じた出力クロック１７０が電圧制御発振器１６から出力されＰＬＬが構成される。
【００８０】
この状態におけるディジタル位相情報は、位相比較周波数周期で位相情報記憶回路９において複数周期に渡って記憶され、最良位相情報記憶回路１０には、選択クォリティ５０２，選択入力断情報５０３とともに、位相比較周波数周期でディジタル位相情報が入力される。
【００８１】
しかしながら、最良品質位相情報記憶回路１０には、過去に選択されたクロックの中で最も高いクォリティで、かつ、入力断状態でない場合のディジタル位相情報が記憶されているので、クォリティがＱＬ−ＳＳＵ−Ｂのクロックが選択されたとき、該選択されたＱＬ−ＳＳＵ−Ｂが最良品質位相情報記憶回路１０に記憶されているクロックのクォリティよりも高いクォリティであると判断された場合には更新されるが、このＱＬ−ＳＳＵ−Ｂより高いクォリティのクロックを過去に選択していた場合には、最良品質位相情報記憶回路１０で記憶されるディジタル位相情報はこのＱＬ−ＳＳＵ−Ｂによって更新されることはない。
【００８２】
なお、図４において、ＱＬ−ＰＲＣを表すａ）よりもＱＬ−ＳＳＵ−Ｂを表すｂ）のＶＣＯ制御信号の範囲・揺らぎが大きいのは、ＱＬ−ＰＲＣのクロックが有する安定度の方が高いためであり、ディジタル位相情報８０１の値の範囲も大きくなる。また、図４におけるディジタル値は、説明を簡単にするための一例であり、唯一の値を表すものではない。
【００８３】
次に、入力選択回路５で選択する分周入力クロックを切り替える場合の動作を説明する。
【００８４】
図２は、本発明におけるホールドオーバ制御部における動作を示すフローチャートである。まず、制御信号生成回路１３で入力クロックを切り替える事を表す切替変更情報４０２を検出すると（図２−▲１▼）、位相情報記憶回路９で保持している記憶ディジタル位相情報９０１の更新を停止し、位相情報切替回路１２で前記記憶ディジタル位相情報９０１を選択する事でホールドオーバ状態（短期ホールドオーバ）とするようにホールドオーバ制御信号１３１を生成する（図２−▲２▼）。
【００８５】
この結果、Ｄ／Ａ変換回路１４、ループフィルタ１５を介して電圧制御発振器１６を制御するＶＣＯ制御信号１６０は位相情報記憶回路９から出力される記憶ディジタル位相情報の範囲に固定され、出力クロック１７０の位相も固定される。
【００８６】
続いて入力選択回路５で選択するクロックが実際に切り替わると、分周入力クロック３０１〜３０Ｎの相対位相は保証されていない為、位相比較回路６へ入力される選択クロック５０１の位相が変動する事になる。
【００８７】
従って、ディジタル位相情報生成回路８で生成されるディジタル位相情報８０１のディジタル値が変化する。しかし、位相情報切替回路１２では切替前のディジタル位相情報である記憶ディジタル位相情報９０１を選択して出力しているので、出力クロック１７０の位相が変動することは無い。
【００８８】
この時、位相情報比較回路１１では、前記切替変更情報４０２に基づき通常のクロック切替であることを検出しているので（図２−▲３▼：通常切替）、クロック切替後のディジタル位相情報８０１と前記記憶ディジタル位相情報９０１の大小一致比較を行い、比較結果信号１３０を制御信号生成回路１３へ出力する（図２―▲５▼）。
【００８９】
制御信号生成回路１３では、前記比較結果信号１３０に基づき、ディジタル位相情報８０１が記憶ディジタル位相情報９０１より大きいときには可変分周回路１７で出力クロック１７０を位相比較周波数に分周するタイミングを進め、ディジタル位相情報８０１が記憶ディジタル位相情報９０１より小さいときには可変分周回路１７で出力クロック１７０を位相比較周波数に分周するタイミングを遅らせるように分周制御信号１３２を生成し出力する（図２−▲５▼−Ａ：不一致のルート）。
【００９０】
この制御は、ディジタル位相情報８０１と記憶ディジタル位相情報９０１が一致するまで繰り返される（図２−▲５▼−Ａ＝一致）。そして、位相情報比較回路１１でディジタル位相情報８０１と記憶ディジタル位相情報９０１が一致したことを表す信号を比較結果信号１３０として生成する。
【００９１】
この比較結果信号を制御信号生成回路１３が検出すると（図２−▲６▼〜▲７▼：通常切替）、制御信号生成回路１３は、ホールドオーバ状態を解除し、位相情報切替回路１２でディジタル位相情報８０１を選択するように、ホールドオーバ制御信号１３１を生成する（図２−▲８▼）。
【００９２】
その結果、位相情報切替回路１２から出力される選択ディジタル位相情報は変化することなく切り替わることになるので、出力クロック１７０の位相が変化することなく入力クロックの切替動作が完了する。
【００９３】
次に、全ての入力信号列に障害などが発生し、使用可能な入力分周クロックが無くなった場合の動作について説明する。
【００９４】
ここでは、入力選択回路５において、ＱＬ−ＰＲＣのクォリティを有する分周入力クロックを選択していた事があり、最良品質位相情報記憶回路１０には、ＱＬ−ＰＲＣのクロックに同期した状態の記憶最良品質位相情報が記憶されており、全ての分周入力クロックが使用不可となる直前の状態においては、入力選択回路５において、ＱＬ−ＳＳＵ−Ｂのクロックが選択されていたものとして説明を行う。
【００９５】
また、図５は、位相情報比較回路１１において、記憶ディジタル位相情報９０１と記憶最良位相情報１００１を比較する例を表す図であり、位相情報記憶回路９及び、最良品質位相情報記憶回路１０のメモリを表すものである。
【００９６】
まず、選択信号生成回路４は、全ての入力クロックが使用できない状態を表す切替変更情報４０２を生成し出力する。制御信号生成回路１３では、前記切替変更情報４０２を検出し（図２−▲１▼）、通常切替と同様に位相情報記憶回路９で保持している記憶ディジタル位相情報９０１の更新を停止し、位相情報切替回路１２で前記記憶ディジタル位相情報９０１を選択する事でホールドオーバ状態とするようにホールドオーバ制御信号１３１を生成する（図２−▲２▼）。この結果、通常切替と同様にホールドオーバ状態となる。
【００９７】
次に、位相情報比較回路１１では、前記切替変更情報４０２から全ての入力クロックが使用できないことを検出し（図２−▲３▼：長期ホールドオーバ）、長期ホールドオーバに移行するため、記憶ディジタル位相情報９０１と記憶最良位相情報１００１のディジタル値を比較する。
【００９８】
この時、記憶最良位相情報１００１として記憶されている情報と、記憶ディジタル位相情報９０１として記憶されている情報の中心値は同一となるが、記憶されているディジタル値の範囲は、同期していたクロックの安定度によって異なる。
【００９９】
そこで、比較したディジタル値が不一致の場合には、最良品質位相情報記憶回路１０から出力する記憶最良位相情報１００１を記憶しているリング構成のメモリアドレスを＋１する事によって、最良品質位相情報記憶回路１０から出力する記憶最良位相情報１００１の値を変更し、記憶ディジタル位相情報９０１と記憶最良位相情報１００１の値が一致するまで比較を繰り返す（図２−▲４▼〜▲５▼、図５）。
【０１００】
そして、一致を検出した時点で、長期ホールドオーバに移行可能であることを表す信号を比較結果信号１３０として出力する。制御信号生成回路１３では、この比較結果信号１３０を検出すると、位相情報切替回路１２で記憶最良位相情報１００１を選択する長期ホールドオーバ制御信号１３１を生成し、クロック供給装置は長期ホールドオーバ動作へ移行する。
【０１０１】
以上の動作によって、運用開始後最も高いクォリティのクロックにＰＬＬ部が同期している時に最良品質位相情報記憶回路１０に記憶された情報でホールドオーバ制御を継続することができるので、長期ホールドオーバ状態における周波数保持精度が向上する。
【０１０２】
図３は、長期ホールドオーバ状態から、いずれかの分周入力クロックが選択可能な状態に遷移してホールドオーバを解除する場合の動作を示すフローチャートである。
【０１０３】
長期ホールドオーバ状態から、いずれかの分周入力クロックが選択可能な状態に遷移した場合には、通常切替と同様の動作となるが、位相比較回路で比較するディジタル値が、ディジタル位相情報８０１と記憶最良位相情報１００１での比較となり、通常切替と同様に、可変分周回路１７での分周タイミングを調整することで、出力クロック１７０の位相を変化させることなく分周入力クロックの切替を完了することができる。
【０１０４】
なお、図１に示す実施の形態においては、選択信号生成回路４で、クォリティの最も高いクロックを自動的に選択する構成になっているが、メンテナンス用等に外部制御信号を設け、保守者が強制的にクロックを選択可能な構成とする事も可能である。この場合においても、ホールドオーバ制御部での動作に変更は必要ない。
【０１０５】
また、位相情報比較回路１１において、ディジタル位相情報の一致を判定しているが、一致と判断する条件に範囲を設ける事により、切替時間を短くすることも可能である。この時の条件範囲は、Ｄ／Ａ変換回路の分解能、電圧制御発振器の応答特性に応じて決定することが可能である。
【０１０６】
【発明の効果】
本発明は、通常状態で最も品質の高いクォリティのクロックに同期している時点のディジタル位相情報を記憶しておき、長期ホールドオーバ時に、この最も品質の高いクォリティのクロックに同期している時点のディジタル位相情報を使用するので、長期ホールドオーバ状態での安定度を向上することが可能となり、クロック供給装置の性能を向上することが出来る。
【０１０７】
また、最良品質のクロック情報の記憶はディジタル値で保存してあり、ＶＣＯ自体の変更やアナログ回路の追加等を必要としないため、ロジック回路の追加のみで特性向上が可能となり、性能向上の為の価格上昇を最小限に抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】本発明の動作を示すフローチャートである。
【図３】本発明の動作を示すフローチャートである。
【図４】本発明におけるディジタル位相情報生成回路の出力ディジタル位相情報と電圧制御発振器を制御するＶＣＯ制御信号の一例を示す図である。
【図５】本発明における位相情報記憶回路及び最良品質位相情報記憶回路の記憶例を示す図である。
【図６】ＳＤＨにおけるＳＴＭ−１のフレーム構造を表す図である。
【図７】ＩＴＵ−Ｔ  Ｇ．７８１に示されたクォリティを表すテーブルの抜粋図である。
【図８】従来例を示すブロック図である。
【符号の説明】
１−１〜１−Ｎ  クォリティ検出回路
２−１〜２−Ｎ  入力アラーム検出回路
３−１〜３−Ｎ  分周回路
４  選択信号生成回路
５  入力選択回路
６  位相比較回路
７  基準信号発生回路
８  ディジタル位相情報生成回路
９  位相情報記憶回路
１０  最良品質位相情報記憶回路
１１  位相情報比較回路
１２  位相情報切替回路
１３  制御信号生成回路
１４  Ｄ／Ａ変換回路
１５  ループフィルタ
１６  電圧制御発振器
１７  可変分周回路
【図１】
0003606374.tif 000002
【図２】
0003606374.tif 000003
【図３】
0003606374.tif 000004
【図４】
0003606374.tif 000005
【図５】
0003606374.tif 000006
【図６】
0003606374.tif 000007
【図７】
0003606374.tif 000008
【図８】
0003606374.tif 000009