(57)【特許請求の範囲】
【請求項１】
基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第１のデジタル値に変換するＡＤ変換器とを有するＡＤ変換装置において、
上記ＡＤ変換器の入力端子の１つに上記基準電源の発生電圧を入力して第２のデジタル値に変換し、上記アナログ入力信号電圧に対応した第１のデジタル値を上記第２のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段を備え、
上記増幅器の増幅率の変動に拘わらず入力信号電圧に比例した補正デジタル変換値を得ることを特徴とするＡＤ変換装置。
【請求項２】
請求項１のＡＤ変換装置において、
演算手段で用いる比例係数は、実測された複数のサンプルデ−タを用いて算出された［基準電源の発生電圧／  増幅器の出力電圧］の平均値・中央値・最頻値等の統計値に比例した値を用いたことを特徴とするＡＤ変換装置。
【請求項３】
基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第１のデジタル値に変換するＡＤ変換器とを有するＡＤ変換装置において、
校正時に、上記ＡＤ変換器の入力端子の１つに外部校正電源からの校正電圧を入力して第３のデジタル値に変換し、この第３のデジタル値を記憶する校正値記憶用メモリと、
上記アナログ入力信号変換時には、上記アナログ入力信号電圧に対応した第１のデジタル値を上記記憶した第３のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段とを備え、
入力信号電圧に比例した補正デジタル変換値を得ることを特徴とするＡＤ変換装置。
【請求項４】
請求項３のＡＤ変換装置において、
演算手段の演算にはマイクロプロセッサを用い、校正値記憶メモリにはフラッシュメモリを用い、且つ、上記マイクロプロセッサは外部ツールからの校正指令に基づいて校正を実行して上記フラッシュメモリに校正電圧対応の第３のデジタル値を記憶し、
バックアップ用バッテリがなくても、停電時に上記フラッシュメモリに記憶された第３のデジタル値が保持され、復電時に直ちに上記記憶された第３のデジタル値を使用可能としたことを特徴とするＡＤ変換装置。
【請求項５】
請求項１〜４のいずれか１項のＡＤ変換装置において、
基準電源はバンドギャップ形半導体電圧発生器とし、その発生電圧は温度変動が少ない約１．２５Ｖとすると共に、増幅器が出力する基準電圧はアナログ入力信号電圧の最大値近傍の値に対応した基準電圧としたことを特徴とするＡＤ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は，例えば自動車用エンジンの制御装置等に入力されるアナログ入力信号電圧を，デジタル値に変換する多チャネルのＡＤ変換装置に関し、特に環境温度の変動に対して高精度なＡＤ変換が行えるＡＤ変換装置に関する。
【０００２】
【従来の技術】
（１）従来技術の構成の説明
従来装置の電気回路図を示す図３において，３００  は図示しない車載バッテリから給電され，多数のアナログ入力信号電圧ＡＩｉ  （ｉ  ＝０，  １，  ２，・・・）や図示しないデジタル信号入力を受けて，各種車載負荷の制御を行うエンジン制御装置であり，同図ではＡＤ変換器に関連する部分のみを示している。
３０１  は多チャンネルの逐次変換形ＡＤ変換器であり，該ＡＤ変換器は電源正端子Ｖｃｃ  ，電源負端子ＧＮＤ  ，基準電圧正端子Ｖｒｅｆ＋，基準電圧負端子Ｖｒｅｆ−，アナログ入力端子ｃｈｉ  （ｉ  ＝０，  １，  ２，・・・）等を有し，該アナログ入力端子ｃｈｉ  には上記アナログ入力信号電圧ＡＩｉ  が印加されると共に，基準電圧負端子Ｖｒｅｆ−は電源負端子ＧＮＤ  に接続されている。
【０００３】
３０２  はマイクロプロセッサ，３０３  は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ，３０４  は上記アナログ入力信号電圧ＡＩｉ  に対応したデジタル変換値ＤＩｉ  が上記マイクロプロセッサ３０２  を介して格納されるＲＡＭメモリである。
３０５  は例えば約１．２５Ｖ程度の電圧を発生する基準電源，３０６  は該基準電源の発生電圧ＡＶｓ  を増幅し，出力電圧ＡＶｒ  を上記基準電圧正端子Ｖｒｅｆ＋に供給する増幅器，３０７  ・３０８  は該増幅器の出力電圧ＡＶｒ  を分圧し，増幅器３０６  の反転入力に負帰還電圧を供給する分圧抵抗であり，分圧抵抗３０７  の抵抗値はＲ１，分圧抵抗３０８  の抵抗値はＲ２となっている。
なお，上記基準電源３０５  は例えば特開平７−１５２４４５号公報「電圧発生回路」で示されているようなバンドギャップ形半導体電圧発生器を用いている。
【０００４】
（２）従来技術の作用・動作の説明
図３のとおりに構成された従来装置において，基準電源３０５  の発生電圧ＡＶｓ  と増幅器３０６  の出力電圧ＡＶｒ  との間には次式の関係がある。
ＡＶｓ  ＝ＡＶｒ  ×［Ｒ２／（Ｒ１＋Ｒ２）］                                ・・・・（１）
∴ＡＶｒ  ＝Ｇ×ＡＶｓ      ただし    Ｇ＝（Ｒ１＋Ｒ２）／Ｒ２                ・・・・（２）
一方，ＡＤ変換器３０１  の基準電圧差は（Ｖｒｅｆ＋  ）−（Ｖｒｅｆ−  ）＝ＡＶｒ  となっているので，アナログ入力信号電圧ＡＩｉ  とそのデジタル変換値ＤＩｉ  との間には次式の関係がある。
ＤＩｉ  ＝（ＡＩｉ／ＡＶｒ  ）×Ｎｍａｘ                                  ・・・・（３）
ただし    Ｎｍａｘ  は分解能であり，ｎビットのＡＤ変換器では次式で算出される。
Ｎｍａｘ  ＝２ｎ  （ただし    ｎ＝１０ビットならば，Ｎｍａｘ  ＝１０２４）・・・・（４）
【０００５】
なお，自動車用エンジン制御装置においては，ＡＶｓ  ＝１．２５Ｖ，ＡＶｒ  ＝５Ｖを基準にして設計されることが多いが，その理由はバンドギャップ形電圧発生器の発生電圧ＡＶｓ  が１．２５Ｖ近辺で最も安定していて，温度変動の影響を受け難い特性を持っているためであり，増幅器３０６  はこれを５Ｖに変換して０〜５Ｖのアナログ入力信号ＡＩｉ  に適した基準電圧ＡＶｒ  ＝５ＶをＡＤ変換器３０１  に供給するようになっている。
しかし，（２）式で明らかなとおり，基準電圧ＡＶｒ  は基準電源３０５  の発生電圧ＡＶｓ  の製品バラツキ等に加えて，ゲインＧ＝（Ｒ１＋Ｒ２）／Ｒ２  の製品バラツキや温度変動等の影響を受けるので，（３）式におけるデジタル変換値ＤＩｉ  も同様に変動することになる。
【０００６】
一方，ＡＤ変換器の精度を向上する観点から，この発明に一部関連する従来の公知例として，特開２０００−１３２２７号公報「Ａ／Ｄ変換器装置」（先行文献１）がある。この公報は一つのアナログ入力信号電圧を低電圧領域と高電圧領域に分割してＡＤ変換することにより，全帯域にわたって高精度なデジタル変換値を得ることを目的としたものであり，その手段として基準電圧ＡＶｒ１＝５Ｖの第一のＡＤ変換器と基準電圧ＡＶｒ２＝１．２５Ｖの第二のＡＤ変換器を併用することが行われている。
しかも，第二のＡＤ変換器に印加される基準電圧ＡＶｒ２を第一のＡＤ変換器の入力信号としてモニタし，そのデジタル変換値を参照して第一のＡＤ変換器によるデジタル変換値を補正することで，ＡＶｒ１やＡＶｒ２に誤差があっても低電圧領域と高電圧領域のデジタル変換値の重なり部分を一致させることが狙いとなっている。
【０００７】
その他，特開平７−２１８５４７号公報「信号測定装置」（先行文献２）によれば，ＡＤ変換器の校正用電源を内蔵した信号測定装置が提示されており，被測定入力デ−タの記憶に続いて校正信号を測定し，測定装置の測定誤差を求めて測定デ−タの誤差を校正することが述べられている。
【０００８】
【発明が解決しようとする課題】
（１）    従来技術の課題の説明
前述した先行文献１においては，一対のＡＤ変換器の間の整合性補正は行えるものの，図３で説明した従来装置と同様に増幅器のフィ−ドバックゲインのバラツキ・変動に対して何等の補正手段がないと言う問題がある。
また，先行文献２のように校正電源を内蔵したものでは、校正電源が高価なものとなると共に信号切換スイッチの電圧降下による誤差の発生が問題となる。
【０００９】
（２）発明の目的の説明
この発明は，基準電源の発生電圧はこれが最も安定した電圧となることを基準として設計されると共に，アナログ入力信号電圧の最大電圧に対応した基準電圧をＡＤ変換器に供給するための増幅器を併用したものにおいて，該増幅器のフィ−ドバック回路の製品バラツキや温度変動によるデジタル変換値の変動を除去して，ＡＤ変換器の精度を向上することを目的とするものである。
【００１０】
【課題を解決するための手段】
（１）この発明の請求項１によるＡＤ変換装置は、基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第１のデジタル値に変換するＡＤ変換器とを有するＡＤ変換装置において、
上記ＡＤ変換器の入力端子の１つに上記基準電源の発生電圧を入力して第２のデジタル値に変換し、上記アナログ入力信号電圧に対応した第１のデジタル値を上記第２のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段を備え、上記増幅器の増幅率の変動に拘わらず入力信号電圧に比例した補正デジタル変換値を得るものである。
【００１１】
（２）この発明の請求項２項によるＡＤ変換装置は、請求項１のＡＤ変換装置において、
演算手段で用いる比例係数は、実測された複数のサンプルデ−タを用いて算出された［基準電源の発生電圧／  増幅器の出力電圧］の平均値・中央値・最頻値等の統計値に比例した値を用いたものである。
【００１２】
（３）この発明の請求項３項によるＡＤ変換装置は、基準電源の発生電圧を増幅器で増幅して基準電圧を発生する基準電圧供給回路と、上記基準電圧に基づいて、複数の入力端子から入力された多チャンネルのアナログ入力信号電圧を順次第１のデジタル値に変換するＡＤ変換器とを有するＡＤ変換装置において、
校正時に、上記ＡＤ変換器の入力端子の１つに外部校正電源からの校正電圧を入力して第３のデジタル値に変換し、この第３のデジタル値を記憶する校正値記憶用メモリと、上記アナログ入力信号変換時には、上記アナログ入力信号電圧に対応した第１のデジタル値を上記記憶した第３のデジタル値によって除算した値に比例係数を乗じて補正デジタル変換値を求める演算手段とを備え、入力信号電圧に比例した補正デジタル変換値を得るものである。
【００１３】
（４）この発明の請求項４項によるＡＤ変換装置は、請求項３のＡＤ変換装置において、
演算手段の演算にはマイクロプロセッサを用い、校正値記憶メモリにはフラッシュメモリを用い、且つ、上記マイクロプロセッサは外部ツールからの校正指令に基づいて校正を実行して上記フラッシュメモリに校正電圧対応の第３のデジタル値を記憶し、
バックアップ用バッテリがなくても、停電時に上記フラッシュメモリに記憶された第３のデジタル値が保持され、復電時に直ちに上記記憶された第３のデジタル値を使用可能としたものである。
【００１４】
（５）この発明の請求項５項によるＡＤ変換装置は、請求項１〜４のいずれか１項のＡＤ変換装置において、
基準電源はバンドギャップ形半導体電圧発生器とし、その発生電圧は温度変動が少ない約１．２５Ｖとすると共に、増幅器が出力する基準電圧はアナログ入力信号電圧の最大値近傍の値に対応した基準電圧としたものである。
【００１５】
【発明の実施の形態】
実施の形態１．
以下この発明の実施の形態１を図１により説明する。
図１はエンジン制御装置のブロック回路図で、図において，１００  は図示しない車載バッテリから給電され，多数のアナログ入力信号電圧ＡＩｉ  （ｉ  ＝１，  ２，・・・）や図示しないデジタル信号入力を受けて，各種車載負荷の制御を行うエンジン制御装置であり，同図ではＡＤ変換器に関連する部分のみを示している。
１０１  は多チャンネルの逐次変換形ＡＤ変換器であり，該ＡＤ変換器は電源正端子Ｖｃｃ  ，電源負端子ＧＮＤ  ，基準電圧正端子Ｖｒｅｆ＋，基準電圧負端子Ｖｒｅｆ−，アナログ入力端子ｃｈｊ  （ｊ  ＝０，  １，  ２，・・・）等を有し，該アナログ入力端子ｃｈｊ  （ｊ  ＝１，  ２，・・・）には上記アナログ入力信号電圧ＡＩｉ  が印加されると共に，基準電圧負端子Ｖｒｅｆ−は電源負端子ＧＮＤ  に接続されている。
【００１６】
１０２  はマイクロプロセッサ，１０３  は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ，１０４  は上記アナログ入力信号電圧ＡＩｉ  に対応したデジタル変換値ＤＩｉ  （ｉ  ＝１，  ２，・・・）が上記マイクロプロセッサ１０２  を介して格納されるＲＡＭメモリである。
なお，上記ＡＤ変換器１０１  は多数チャンネルに対するデジタル変換値が順次格納される１個のバッファメモリ（図示しない）を有し，このバッファメモリの内容がマイクロプロセッサ１０２  を介して順次上記ＲＡＭメモリ１０４  に転送されるものである。
【００１７】
１０５  は例えば約１．２５Ｖ程度の電圧を発生するバンドギャップ形半導体電圧発生器による基準電源，１０６  は該基準電源の発生電圧ＡＶｓ  を増幅し，出力電圧ＡＶｒ  を上記基準電圧正端子Ｖｒｅｆ＋に供給する増幅器，１０７  ・１０８  は該増幅器の出力電圧ＡＶｒ  を分圧し，増幅器１０６  の反転入力に負帰還電圧を供給する分圧抵抗であり，分圧抵抗１０７  の抵抗値はＲ１，分圧抵抗１０８  の抵抗値はＲ２となっている。
なお，上記基準電源１０５  の発生電圧ＡＶｓ  はＡＤ変換器１０１  の入力端子ｃｈ０  に接続され，そのデジタル変換値ＤＶｓ  は上記ＲＡＭメモリ１０４  に格納されるようになっている。
【００１８】
また，上記ＲＡＭメモリ１０４  内には，補正係数Ｋと上記デジタル変換値ＤＩｉ  に該補正係数Ｋを掛けた補正演算値が格納され，その補正演算は上記マイクロプロセッサ１０２  によって実行されるものである。
【００１９】
次に動作について説明する。
図１において，基準電源１０５  の発生電圧ＡＶｓ  と増幅器１０６  の出力電圧ＡＶｒ  との間には従来装置と同様に次式の関係がある。
ＡＶｓ  ＝ＡＶｒ  ×［Ｒ２／（Ｒ１＋Ｒ２）］                                  ・・・・（１）
∴ＡＶｒ  ＝Ｇ×ＡＶｓ      ただし    Ｇ＝（Ｒ１＋Ｒ２）／Ｒ２                  ・・・・（２）
一方，ＡＤ変換器１０１  の基準電圧差は（Ｖｒｅｆ＋  ）−（Ｖｒｅｆ−  ）＝ＡＶｒ  となっているので，アナログ入力信号電圧ＡＩｉ  とそのデジタル変換値ＤＩｉ  との間には次式の関係がある。
ＤＩｉ  ＝（ＡＩｉ／ＡＶｒ  ）×Ｎｍａｘ                                  ・・・・（３）
ただし    Ｎｍａｘ  は分解能であり，ｎビットのＡＤ変換器では次式で算出される。
Ｎｍａｘ  ＝２ｎ  （ただし    ｎ＝１０ビットならば，Ｎｍａｘ  ＝１０２４）・・・・（４）
【００２０】
一方，ＡＤ変換器１０１  の入力端子ｃｈ０  に印加された基準電源１０５  の発生電圧ＡＶｓ  に対するデジタル変換値ＤＶｓ  の関係は次式のとおりである。
ＤＶｓ  ＝（ＡＶｓ／ＡＶｒ  ）×Ｎｍａｘ                                ・・・・（１０）
また，発生電圧の理論基準値をＡＶｓ０＝１．２５Ｖ，基準電圧の理論基準値をＡＶｒ０＝５Ｖとすれば，理論デジタル変換値ＤＶｓ０は次式で示される。
0003626702.tif 000002
ここで，補正係数Ｋ，補正演算値ＤＤＩｉを次式によって定義する。
Ｋ＝ＤＶｓ０／ＤＶｓ                                            ・・・・（１２）
ＤＤＩｉ  ＝Ｋ×ＤＩｉ  ＝ＤＶｓ０×（ＤＩｉ／ＤＶｓ  ）                      ・・・・（１３）
【００２１】
（１３）式の補正演算値ＤＤＩｉは、［アナログ入力信号電圧に対応するデジタル変換値ＤＩｉ  ］を［基準電源の発生電圧に対するデジタル変換値ＤＶｓ  ］で除算し、比例係数ＤＶｓ０（（１１）式の理論デジタル変換値＝一定値）を乗じたものである。
この算式によれば増幅器１０６  の増幅率Ｇの影響を受けないことは以下のとおり証明される。
【００２２】
（３）（１０）（１２）  を用いて（１３）式を整理すると次の結論が得られる。
0003626702.tif 000003
（１４）式で明らかなとおり，デジタル変換値ＤＩｉ  の補正演算値ＤＤＩｉはアナログ入力信号電圧ＡＩｉ  に比例しており，その比例係数（ＤＶｓ０／ＡＶｓ）には増幅器１０６  の増幅率Ｇが含まれていないので，増幅率Ｇの製品バラツキ等の影響を受けることが無い。
ただし，上記比例係数（ＤＶｓ０／ＡＶｓ）は基準電源１０５  の発生電圧ＡＶｓ  の製品バラツキによって変化する問題が残されている。
この問題は，（１２）式ににおける発生電圧ＡＶｓ  のデジタル変換値ＤＶｓ  が基準電源１０５  の製品バラツキによって変化するものであることに起因している。
【００２３】
上記の問題点を改善するためには，（１３）式の比例係数ＤＶｓ０を（１１）式で示した理論基準値で算出決定するのではなく，多数のサンプル製品Ｎ台について基準電源１０５  の発生電圧ＡＶｓ  に対するデジタル変換値ＤＶｓ  を測定し，次式のとおりその平均値ＤＤＶｓを用いるようにすることが望ましい。
0003626702.tif 000004
なお、上記はＮ個のデジタル変換値ＤＶｓ  の算術平均を算出したが、算術平均以外に調和平均・中央値・最頻値などの統計値に比例した値を用いてもよい。
【００２４】
以上のようにこの実施の形態１では、基準電源の発生電圧そのものをＡＤ変換器でモニタして，ＡＤ変換器に印加された基準電圧の変動を補正しているので，増幅器の増幅率の製品バラツキによって補正演算値が変動することがなく，精度のよい補正演算値が得られる効果がある。
また、校正値を記憶するなどの不揮発メモリが不要である。
【００２５】
更に、補正演算値の比例係数は，実測された多数のサンプルデ−タを用いて平均値などの統計値を算出するようにしたので、基準電源の発生電圧の製品バラツキがあっても，最も確からしい補正演算値が得られる効果がある。
そして平均値等の統計値はマイクロプロセッサの制御プログラムを格納する不揮発メモリ内に格納されるので，特別な不揮発メモリを必要としない。
【００２６】
実施の形態２．
以下この発明の実施の形態２を図２により説明する。
図２はエンジン制御装置のブロック回路図を示し、図において，２００  は図示しない車載バッテリから給電され，多数のアナログ入力信号電圧ＡＩｉ  （ｉ  ＝０，  １，  ２，・・・）や図示しないデジタル信号入力を受けて，各種車載負荷の制御を行うエンジン制御装置であり，同図ではＡＤ変換器に関連する部分のみを示している。
２０１  は多チャンネルの逐次変換形ＡＤ変換器であり，該ＡＤ変換器は電源正端子Ｖｃｃ  ，電源負端子ＧＮＤ  ，基準電圧正端子Ｖｒｅｆ＋，基準電圧負端子Ｖｒｅｆ−，アナログ入力端子ｃｈｉ  （ｉ  ＝０，  １，  ２，・・・）等を有し，該アナログ入力端子ｃｈｉ  （ｉ  ＝０，  １，  ２，・・・）には上記アナログ入力信号電圧ＡＩｉ  が印加されると共に，基準電圧負端子Ｖｒｅｆ−は電源負端子ＧＮＤ  に接続されている。
【００２７】
２０２  はマイクロプロセッサ，２０３  は該マイクロプロセッサの制御プログラムや制御定数が格納されたフラッシュメモリ等の不揮発メモリ，２０４  は上記アナログ入力信号電圧ＡＩｉ  に対応したデジタル変換値ＤＩｉ  （ｉ  ＝０，１，  ２，・・・）が格納されるＲＡＭメモリである。
２０５  は例えば約１．２５Ｖ程度の電圧を発生するバンドギャップ形半導体電圧発生器による基準電源，２０６  は該基準電源の発生電圧ＡＶｓ  を増幅し，出力電圧ＡＶｒ  を上記基準電圧正端子Ｖｒｅｆ＋に供給する増幅器，２０７  ・２０８  は該増幅器の出力電圧ＡＶｒ  を分圧し，増幅器２０６  の反転入力に負帰還電圧を供給する分圧抵抗であり，分圧抵抗２０７  の抵抗値はＲ１，分圧抵抗２０８  の抵抗値はＲ２となっている。
２０９  は上記ＡＤ変換器２０１  内でデジタル変換値が順次格納される１個のバッファメモリの内容を順次上記ＲＡＭメモリ２０４  に転送するダイレクトメモリアクセスコントロ−ラ（ＤＭＡＣ）  であり，該ＤＭＡＣはマイクロプロセッサ２０２  がデ−タバスを用いていない時間帯を利用して上記の転送処理を行うようになっている。
【００２８】
また，上記ＲＡＭメモリ２０４  内には，補正係数Ｋと上記デジタル変換値ＤＩｉ  に該補正係数Ｋを掛けた補正演算値が格納され，その補正演算は上記マイクロプロセッサ２０２  によって実行されるものである。
２１０  は１バイトのデ−タ毎に電気的に書込み・読出しが行えるＥＥＰＲＯＭメモリ等による校正値記憶用不揮発メモリ，２１１  はシリアルコミュニケ−ションインタフェ−ス２１２  を介して上記マイクロプロセッサ２０２  に接続され，製品出荷時や保守点検時に不揮発メモリ２０３  へプログラムの書込み・書換えを行う外部ツ−ル，２１３  は製品出荷前の校正運転時にどれかのアナログ入力信号に替わって接続される高精度な校正電源である。
なお，上記外部ツ−ル２１１  にはプログラムの転送操作を指示し，また校正運転の指示や校正値記憶指示等を行う操作キ−が設けられている。
【００２９】
次に動作について説明する。
図２において，基準電源２０５  の発生電圧ＡＶｓ  と増幅器２０６  の出力電圧ＡＶｒ  との間には従来装置と同様に次式の関係がある。
ＡＶｓ  ＝ＡＶｒ  ×［Ｒ２／（Ｒ１＋Ｒ２）］                              ・・・・（１）
∴ＡＶｒ  ＝Ｇ×ＡＶｓ      ただし    Ｇ＝（Ｒ１＋Ｒ２）／Ｒ２                ・・・・（２）
一方，ＡＤ変換器２０１  の基準電圧差は（Ｖｒｅｆ＋  ）−（Ｖｒｅｆ−  ）＝ＡＶｒ  となっているので，アナログ入力信号電圧ＡＩｉ  とそのデジタル変換値ＤＩｉ  との間には次式の関係がある。
ＤＩｉ  ＝（ＡＩｉ／ＡＶｒ  ）×Ｎｍａｘ                                ・・・・（３）
ただし    Ｎｍａｘ  は分解能であり，ｎビットのＡＤ変換器では次式で算出される。
Ｎｍａｘ  ＝２ｎ  （ただし    ｎ＝１０ビットならば，Ｎｍａｘ  ＝１０２４）・・・・（４）
【００３０】
一方，校正運転の時にＡＤ変換器２０１  のどれかの入力端子に印加された校正電源２１３  の発生電圧ＡＩｓ  に対するデジタル変換値ＤＩｓ  の関係は次式のとおりであり，このＤＩｓ  値が校正値として不揮発メモリ２１０  に格納されるものである。
ＤＩｓ  ＝（ＡＩｓ／ＡＶｒ  ）×Ｎｍａｘ                                    ・・・・（２０）
例えば，校正電源２１３  の発生電圧をＡＩｓ  ＝２．５  Ｖ，基準電圧の理論基準値をＡＶｒ０＝５Ｖとすれば，理論デジタル変換値ＤＩｓ０は次式で示されるが，実際には基準電圧ＡＶｒ  は正しく５Ｖになっているわけではない。
0003626702.tif 000005
ここで，補正係数Ｋ，補正演算値ＤＤＩｉを次式によって定義する。
Ｋ＝（ＡＩｓ／ＡＶｒ０）×Ｎｍａｘ／ＤＩｓ                                  ・・・・（２２）
ＤＤＩｉ  ＝Ｋ×ＤＩｉ  ＝［  （ＡＩｓ／ＡＶｒ０）×Ｎｍａｘ］×ＤＩｉ／ＤＩｓ          ・・・・（２３）
【００３１】
（２３）式の補正演算値ＤＤＩｉは、［アナログ入力信号電圧に対応するデジタル変換値ＤＩｉ  ］を［校正電源の発生電圧に対応するデジタル変換値ＤＩｓ  ］で除算し、比例係数［  （ＡＩｓ／ＡＶｒ０）×Ｎｍａｘ］を乗じた式になる。
そして、比例係数は［（（校正電源の発生電圧ＡＩｓ  ）／（基準電圧の理論基準値ＡＶｒ０））×Ｎｍａｘ  ］の一定値となる。
この算式によれば増幅器２０６  の増幅率Ｇや基準電源２０５  の発生電圧ＡＶｓ  のバラツキ変動の影響を受けないことは以下のとおり証明される。
【００３２】
（３）（２０）（２２）  を用いて（２３）式を整理すると次の結論が得られる。
0003626702.tif 000006
（２４）式で明らかなとおり，デジタル変換値ＤＩｉ  の補正演算値ＤＤＩｉはアナログ入力信号電圧ＡＩｉ  に比例しており，その比例係数（Ｎｍａｘ／ＡＶｒ０）には増幅器２０６  の増幅率Ｇや基準電源２０５  の発生電圧ＡＶｓ  が含まれていないので，これらの製品バラツキの影響を受けることが無い。
【００３３】
ただし，校正運転時の環境温度と実用運転時の環境温度には違いがあるので，増幅器２０６  の増幅率Ｇや基準電源２０５  の発生電圧ＡＶｓ  の温度依存性が問題となる。
しかしながら，基準電源２０５  の発生電圧ＡＶｓ  は最も温度ドリフトの少ない電圧領域で設計されていることや，増幅率Ｇ＝（Ｒ１＋Ｒ２）／Ｒ２  は抵抗Ｒ１，Ｒ２が同じ温度環境にあってその比率には温度依存性が少ないと言う有利な条件となっている。
【００３４】
この実施の形態２によれば、校正電源電圧のＡＤ変換値を記憶保持しておくことにより，ＡＤ変換器に供給された基準電圧を現品対応で換算補正することにより，増幅器の増幅率の製品バラツキのみならず基準電源の発生電圧の製品バラツキによっても補正演算値が変動することがなく，精度のよい補正演算が得られる効果がある。
また、基準電源は最も温度変動が生じ難い発生電圧のものにすることができる効果がある。
また，校正電源による校正運転はＡＤ変換器の一つの入力端子を兼用できるので，取扱えるアナログ入力信号の点数を減らさないようにすると共に，高価な校正電源を内蔵したり運転中にアナログ入力回路を切換接続したりする必要がない。
【００３５】
なお、この実施の形態２では図２で示したようにダイレクトメモリアクセスコントロ−ラ（ＤＭＡＣ）２０９  を使用し、処理のスピード化を図ったが、これを無くしてマイクロプロセッサ２０２  によってＡＤ変換器２０１  内のバッファメモリの内容をＲＡＭメモリ２０４  に転送するようにしても良い。
また、逆に実施の形態１の図１にダイレクトメモリアクセスコントロ−ラ２０９  を実施の形態２のように追加して併用して処理のスピードアップを図ってもよい。
【００３６】
実施の形態３．
以下この発明の実施の形態３を図２により説明する。
図２に示した実施の形態２では，校正値記憶用不揮発メモリ２１０  として，１バイトデ−タ毎に電気的に書込み・読出しができるＥＥＰＲＯＭメモリが使用されている。
このＥＥＰＲＯＭメモリは単に校正値を記憶するだけでなく，例えばエンジン制御装置２００  がエンジン制御運転を行っている時の各種学習デ−タなども記憶し，車載バッテリの異常電圧低下や車載バッテリ交換時のスリ−プ電源の解除等に対しても，記憶情報を消失しないようにするためのものである。
【００３７】
しかし，車載バッテリ交換時には学習記憶値を外部ツ−ル２１１  で読出しておくこともできるので，必ずしもＥＥＰＲＯＭメモリが搭載されているわけではない。
一方，不揮発メモリ２０３  は読出しと一括書込みが行えるフラッシュメモリが採用されるのが実態であり，この場合にはマイクロプロセッサ２０２  の制御プログラムは，製品の出荷・保守交換などを行う時に，外部ツ−ル２１１  からＲＡＭメモリ２０４  を中継して不揮発メモリ（フラッシュメモリ）２０３  へ一括書込みされるようになっており，ＲＡＭメモリ２０４  への転送用プログラムはマイクロプロセッサ２０２  に内蔵されたブ−トプログラムによって行われる。
【００３８】
次に動作を説明する。
マイクロプロセッサ２０２  の制御プログラムが外部ツ−ル２１１  からＲＡＭメモリ２０４  に転送書込みされた後に，その制御プログラムの一部である校正運転プログラムに基づいて校正電源２１３  の発生電圧ＡＩｓ  のデジタル変換値ＤＩｓ  を読取り，全体制御プログラムと校正記憶デ−タである上記デジタル変換値ＤＩｓ  を含めてフラッシュメモリである不揮発メモリ２０３  に一括書込みを行う。
【００３９】
電源が遮断されても校正記憶値が消失することがなく，専用の校正値記憶用不揮発メモリがなくても良いことになる。
なお，不揮発メモリ２０３  に転送される制御プログラムには，校正運転用プログラムが削除されていても差し支えないが，その代わり外部ツ−ル２１１  が無ければ再度校正運転を行うことができなくなるので，全ての制御プログラムを不揮発メモリ２０３  に格納しておくようにしている。
【００４０】
この実施の形態３によれば、車載バッテリの異常電圧低下や車載バッテリ交換時のスリ−プ電源の解除等の電源異常があっても，フラッシュメモリを使用することにより制御プログラム、校正プログラム、校正情報などの記憶情報が消失することなく、また、メモリ用のバッテリバックアップも不要となる効果がある。
また、制御プログラムを格納しているフラッシュメモリを校正値記憶用不揮発メモリとして兼用することができ，専用の校正値記憶用不揮発メモリが不要となる効果がある。
【００４１】
【発明の効果】
（１）以上のようにこの発明の請求項１によれば、基準電源の発生電圧そのものをＡＤ変換器でモニタして，ＡＤ変換器に印加された基準電圧の変動を補正しているので，増幅器の増幅率の製品バラツキによって補正演算値が変動することがなく，精度のよい補正演算値が得られる。
【００４２】
（２）この発明の請求項２項によれば、補正演算値の比例係数は，実測された多数のサンプルデ−タを用いて算出されたの平均値等の統計値に比例した値を用いたので、基準電源の発生電圧の製品バラツキを考慮して，最も確かな補正演算値が得られる効果がある。
【００４３】
（３）この発明の請求項３項によれば，校正電源による校正運転はＡＤ変換器の一つの入力端子を兼用できるので，取扱えるアナログ入力信号の点数を減らさないようにする効果がある。
【００４４】
（４）この発明の請求項４項によれば、電源異常があっても，フラッシュメモリを使用することにより校正情報が消失することなく、また、メモリ用のバッテリバックアップも不要となる効果がある。
【００４５】
（５）この発明の請求項５項によれば、基準電源はバンドギャップ形半導体電圧発生器を用い、その発生電圧は約１．２５Ｖの値としたので、この電圧領域は温度変動が生じ難いという効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるＡＤ変換装置のブロック回路図である。
【図２】この発明の実施の形態２によるＡＤ変換装置のブロック回路図である。
【図３】従来装置のＡＤ変換装置のブロック回路図である。
【符号の説明】
１００，２００    エンジン制御装置（ＥＣＵ）
１０１，２０１    ＡＤ変換器
１０２，２０２    マイクロプロセッサ（演算手段）
１０３，不揮発メモリ                                １０４，２０４    ＲＡＭメモリ
１０５，２０５    基準電源                        １０６，２０６    増幅器
２０３    不揮発メモリ（フラッシュメモリ）
２０９    ダイレクトメモリアクセスコントロ−ラ
２１０    校正値記憶用不揮発メモリ            ２１１    外部ツ−ル
２１３    校正電源
ＡＩｉ      アナログ入力信号電圧                          ＡＩｓ    校正電源の発生電圧
ＡＶｒ      基準電圧                                                  ＡＶｓ    基準電源の発生電圧
ＤＩｉ    ＡＩｉのデジタル変換値（第１のデジタル値）
ＤＩｓ    ＡＩｓのデジタル変換値（第３のデジタル値）
ＤＶｓ    ＡＶｓのデジタル変換値（第２のデジタル値）
ＤＶｓ０    比例係数                                                ＤＤＩｉ    補正デジタル変換値
【図１】
0003626702.tif 000007
【図２】
0003626702.tif 000008
【図３】
0003626702.tif 000009