(57)【特許請求の範囲】
【請求項１】
半導体基板の選択された領域に減圧ＣＶＤ法を用いて絶縁膜を形成する工程を含む半導体装置の製造方法であって、
前記絶縁膜層の形成工程は、前記絶縁膜層を成長させるべき前記半導体基板が配置された減圧ＣＶＤ装置の反応室に、原料ガスとして、ヘキサメチルジシロキサン（(CH3)3SiOSi(CH3)3）を供給しかつ添加ガスとして酸素を供給し、前記半導体基板に真空紫外光を照射した状態で前記絶縁膜層を成長させることを特徴とする、半導体装置の製造方法。
【請求項２】
請求項１記載の方法であって、前記半導体基板上には、有機成分を含むフォトレジスト材料または導電性材料により、突起部が形成されており、前記半導体基板上の前記突起部を除く領域に前記絶縁膜層が選択的に成長することを特徴とする、半導体装置の製造方法。
【請求項３】
請求項１記載の方法であって、前記半導体基板上に導電性材料からなる導電部を形成すること、該導電部が形成された前記半導体基板上の前記導電部を除く領域に、前記ＣＶＤ法を用いて前記導電部とほぼ同一の高さ位置まで前記絶縁膜層を成長させること、前記絶縁膜層および該絶縁膜層から露出する前記導電部の表面を覆うべく、絶縁材料を堆積させることを特徴とする、半導体装置の製造方法。
【請求項４】
請求項１記載の方法であって、前記半導体基板に絶縁膜を形成し、該絶縁膜上に有機成分を含むフォトレジスト材料からなる突起部を形成すること、該突起部が形成された前記半導体基板における前記突起部を除く領域に、前記ＣＶＤ法を用いて前記突起部とほぼ同一の高さ位置まで前記絶縁膜層を成長させること、前記フォトレジスト材料からなる前記突起部を除去すること、該突起部の除去により前記絶縁膜層により規定される凹所内を導電部のための導電性材料で埋め込むことを特徴とする、半導体装置の製造方法。
【請求項５】
請求項１記載の方法であって、前記半導体基板上に導電性材料からなる導電部を形成すること、該導電部上にフォトレジスト材料からなる柱部を形成すること、該柱部が形成された前記半導体基板上における前記柱部を除く領域に、前記ＣＶＤ法を用いて前記柱部とほぼ同一の高さ位置まで絶縁膜層を成長させること、前記柱部の頂面から前記絶縁膜層上に伸びる前記フォトレジスト材料からなる突起部を形成すること、前記絶縁膜層上の前記突起部から露出する領域に、前記ＣＶＤ法を用いて前記突起部とほぼ同一の高さ位置まで新たに前記絶縁膜層を成長させること、前記フォトレジスト材料からなる前記突起部および前記柱部を除去すること、前記突起部および前記柱部の除去により前記両絶縁膜層により定義される凹所内を導電性材料で埋め込むことを特徴とする、半導体装置の製造方法。
【請求項６】
請求項４記載の方法であって、前記絶縁膜はゲート酸化膜であり、前記導電部はゲートであることを特徴とする、半導体装置の製造方法。
【請求項７】
請求項３記載の方法であって、前記導電部は電界効果型トランジスタのソース・ドレインに至る導電部であることを特徴とする、半導体装置の製造方法。
【請求項８】
請求項４記載の方法であって、前記導電部はメモリセルのキャパシタを構成する一方の電極であることを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳＦＥＴのような半導体装置の製造に好適な製造方法に関し、特に、層間絶縁膜、ダマシン法による配線、ＦＥＴのゲートあるいはメモリキャパシタの電極の形成等に適用し得る絶縁膜層の製造方法に関する。
【０００２】
【従来の技術】
半導体基板上に集合的に形成されるＭＯＳＦＥＴのような半導体素子の集合体からなる半導体装置の集積度を高める技術の１つに多層配線構造がある。この多層配線構造をフォトリソエッチング法で実現する上で、半導体基板上の半導体素子を埋め込む平坦性に優れた絶縁膜層を形成する技術は、極めて重要である。
【０００３】
本願発明者等は、２０００年３月３１日に日本で開催された電子情報通信学会総合大会において、その予稿集の第８４頁および第８５頁に示されているとおり、半導体基板に形成された絶縁膜上に減圧ＣＶＤ法を用いて絶縁膜層を形成する方法を提案した。
【０００４】
この絶縁膜層の形成方法によれば、絶縁膜層を成長させるべき半導体基板が配置された減圧ＣＶＤ装置の反応室に、原料ガスとして、ＴＥＯＳを供給しかつ添加ガスとして酸素ガスを供給し、前記半導体基板の前記絶縁膜上に真空紫外光を照射した状態で前記絶縁膜層を成長させることにより、良好な絶縁膜層を形成することができる。
【０００５】
【発明が解決しようとする課題】
本発明は、さらに良質な絶縁膜層を形成することができる新規な方法を含む、半導体装置の製造に好適かつ有益な新規な方法を提供することを目的とする。
また、本発明の他の目的は、半導体基板上の突起部により規定される凹所を好適に埋め込むことにより、平坦化特性に優れた絶縁膜層を形成し得る新規な方法を提供することにある。
さらに、本発明の他の目的は、層間絶縁膜、ダマシン法による配線、ＦＥＴのゲートあるいはメモリキャパシタの電極の形成等に適用するのに好適でありかつ新規な、半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明は、半導体基板上の選択された領域に減圧ＣＶＤ法を用いて絶縁膜層を形成する工程を含む半導体装置の製造方法において、原料ガスとして、ヘキサメチルジシロキサン（(CH3)3SiOSi(CH3)3）を用いるという基本構想に立脚する。
【０００７】
すなわち、本発明に係る半導体装置の製造方法は、半導体基板上の選択された領域に減圧ＣＶＤ法を用いて絶縁膜層を形成する工程を含む半導体装置の製造方法であって、前記絶縁膜層の形成工程は、前記絶縁膜層を成長させるべき前記半導体基板が配置された減圧ＣＶＤ装置の反応室に、原料ガスとして、ヘキサメチルジシロキサンを供給しかつ添加ガスとして酸素を供給し、前記半導体基板上に真空紫外光を照射した状態で前記絶縁膜層を成長させることを特徴とする。
【０００８】
本発明に係る前記製造方法によれば、たとえば前記基板上に形成された突起部を埋め込むように、層間絶縁膜として望ましい特性である低誘電率を示しかつ良質な絶縁膜層を選択的に成長させることができる。
【０００９】
前記突起部は、有機成分を含むフォトレジスト材料または導電性材料により、形成することができ、前記半導体基板上の前記突起部を除く領域、すなわち前記突起部により規定される凹所に前記絶縁膜層を選択的に成長させることができる。
【００１０】
前記製造方法は、配線あるいはゲートのような導電部の形成に利用できる。たとえばダマシン法による配線の形成では、前記半導体基板上に導電性材料からなる導電部を形成し、該導電部が形成された前記半導体基板における前記導電部を除く領域に、前記ＣＶＤ法を用いて前記導電部とほぼ同一の高さ位置まで前記絶縁膜層を成長させ、その後、前記絶縁膜層および該絶縁膜層から露出する前記導電部の表面を覆うべく、新たに絶縁材料を堆積させることができる。
【００１１】
この新たな絶縁材料は、たとえば前記ＣＶＤ装置を用い、前記真空紫外光の照射下でその反応室に前記酸素の供給を絶った状態でヘキサメチルジシロキサンを供給することにより、堆積させることができる。また、これに代えて、従来の種々の堆積方法を用いて前記した新たな絶縁材料を堆積させることができる。
【００１２】
また、ゲートのような導電部の形成では、前記半導体基板上に形成された絶縁膜上に有機成分を含むフォトレジスト材料により、所望のゲートに対応した形状の突起部を形成することができる。前記突起部が形成された前記半導体基板の前記絶縁膜における前記突起部を除く領域に、前記ＣＶＤ法を用いて前記導電部とほぼ同一の高さ位置まで前記絶縁膜層を成長させ、その後、前記フォトレジスト材料からなる前記突起部が除去される。この突起部の除去によって、前記絶縁膜層により規定される凹所内は、導電部のための導電性材料で埋め込むまれ、これにより、ゲートのような導電部を形成することができる。このゲートの形成では、前記絶縁膜は、ゲート酸化膜である。
【００１３】
本発明に係る前記方法は、多層配線のためのデュアルダマシン法に適用することができる。
すなわち、前記半導体基板上に導電性材料からなる下層配線たる導電部を形成し、該導電部上に前記フォトレジスト材料からなる柱部を形成し、該柱部が形成された前記半導体基板上における前記柱部を除く領域に、前記ＣＶＤ法を用いて前記柱部とほぼ同一の高さ位置まで絶縁膜層を成長させる。その後、前記柱部の頂面から前記絶縁膜層上に延びる、上層配線のための、前記フォトレジスト材料からなる突起部を形成し、前記絶縁膜層上の前記突起部から露出する領域に、前記ＣＶＤ法を用いて前記突起部とほぼ同一の高さ位置まで新たに前記絶縁膜層を成長させる。
その後、前記フォトレジスト材料からなる前記突起部および前記柱部を除去し、前記突起部および前記柱部の除去によって前記両絶縁膜層により規定される凹所内を導電性材料で埋め込むことにより、ダマシン法を用いた多層配線が比較的容易に実現できる。
【００１４】
本発明に係る前記方法は、電界効果型トランジスタの製造に適用でき、たとえばそのソース・ドレインに至る導電部の形成に適用することができる。
【００１５】
また、本発明に係る前記方法は、たとえばＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の各メモリセルのキャパシタの製造に適用することができ、たとえば、そのキャパシタの一方の電極の形成に適用することができる。
【００１６】
半導体基板上の突起部により規定される凹所内に減圧ＣＶＤ法を用いて絶縁膜層を選択的に形成する場合、前記原料ガスとして、ヘキサメチルジシロキサンに代えて、テトラエトキシオルソシリケイト（Si(OC2H5)4）を用いても、有機成分を含むフォトレジスト材料または導電性材料により形成された前記突起部により規定される凹所内の前記半導体基板上に、選択的に良好に絶縁膜層を成長させることができることが、新たに判明した。
【００１７】
【発明の実施の形態】
以下、本発明を図示の実施の形態について詳細に説明する。
〈具体例〉
図１は、本発明に係る製造方法を実施するための減圧ＣＶＤ装置を概略的に示す。減圧ＣＶＤ装置１０は、たとえばＭＯＳトランジスタのような半導体装置の製造工程で、たとえばシリコン酸化膜のような絶縁膜層の形成に用いられる。
【００１８】
減圧ＣＶＤ装置１０は、図１に示されているように、反応室１１を規定するための全体に筒状のハウジング１２と、反応室１１内を減圧状態に維持すべく前記ハウジング１２の一端に配管１３を介して接続された例えば真空ポンプからなる負圧源１４と、前記反応室１１内に、例えばシリコンからなる半導体ウエハ１５を保持するサスセプタ１６と、例えばＸeエキシマランプのような真空紫外光源１７とを備える。真空紫外光源１７として、波長が約２００ｎｍよりも短波長のいわゆる真空紫外領域の紫外光を発する光源を適宜選択することができる。
【００１９】
半導体ウエハ１５は、その表面に形成されたシリコン酸化膜１５ａを上方に向けて、サスセプタ１６上に保持されており、該サスセプタによる温度調整により、半導体ウエハ１５の温度は、室温から３５０℃の間で調整可能である。
真空紫外光源１７は、例えば２０ｍｍの厚さ寸法を有する合成石英板が装着された照射窓となる石英窓１７ａが半導体ウエハ１５の上方に位置するように、ハウジング１２に支持されており、石英窓１７ａを通して、真空紫外光を半導体ウエハ１５のシリコン酸化膜１５ａに向けて照射する。
【００２０】
本発明に係る前記製造方法では、半導体ウエハ１５のシリコン酸化膜１５ａ上への絶縁膜層を成長させるために反応室１１内に供給される原料ガスとして、ヘキサメチルジシロキサン（(CH3)3SiOSi(CH3)3：以下、単にＨＭＤＳＯと称する。）が用いられ、また、添加ガスとして、酸素（Ｏ2）が用いられる。
【００２１】
サスセプタ１６上で室温に保持された半導体ウエハ１５と真空紫外光源１７の石英窓１７ａとの間隔が、例えば約１５ｍｍに保持された状態で、真空紫外光の照度が石英窓１７ａの直下で１０ｍＷ／ｃｍ2でもって前記半導体ウエハ１５が真空紫外線の照射を受ける。この環境下で、前記ＨＭＤＳＯが例えば５０ｓｃｃｍ、前記酸素がＨＭＤＳＯと同一の流量である５０ｓｃｃｍで以て、反応室１１内に供給される。このときの反応室１１内の反応圧力は、６００ｍＴｏｒｒであった。
後述する絶縁膜層の石英窓１７ａ上への成長による該石英窓の曇りを防止する上で、この石英窓１７ａを真空紫外線源の温度を超える温度で加熱することが望ましい。
【００２２】
前記した条件下での前記減圧ＣＶＤ装置１０の約１０分間の運転により、半導体ウエハ１５のシリコン酸化膜１５ａ上には、約５０００Åの二酸化シリコンを主成分とする絶縁膜層が成長した。
【００２３】
図２は、フーリエ変換赤外分光法を用いて前記絶縁膜層の成分を分析した結果を示すグラフである。
グラフの横軸は試料である前記絶縁膜層に照射される赤外光の波長の逆数すなわち波数（ｃｍ-1）を示し、またその縦軸は、吸光度（任意単位）を示す。
前記フーリエ変換赤外分光法によれば、試料に照射される赤外光の波長を連続的にシフトしたとき、その照射を受ける物質に応じたそれぞれの波長の赤外光が高い吸収率で吸収される。従って、吸収率が急激に増加するところの波数を求めることにより、その物質の成分を知ることができる。
【００２４】
図２に示された分析結果によれば、そのグラフに示されているとおり、主成分たる二酸化シリコンに加えて、Ｓｉ2Ｏ、ＳｉＯＨおよびＳｉＣＨ3が形成されている。これらは何れも電気絶縁性を示し、特に、ＳｉＣＨ3は、有機物であり、主成分である二酸化シリコンよりも低い誘電率を示すことから、半導体装置の層間絶縁膜として優れた電気特性をもたらす。
しかも、本発明に係る前記方法によって形成される前記絶縁膜層は、平坦性に優れることから、該絶縁膜層上へのフォトリソエッチング技術に有利であり、半導体装置の種々の製造工程に適用することができる。
【００２５】
図３は、本発明に係る前記製造方法を半導体装置の層間絶縁膜の製造に利用した例を示す。
例えばＭＯＳトランジスタのような半導体装置の製造工程では、図３（ａ）に示すように、例えばシリコン半導体基板１８上に複数の配線１９が形成される。前記半導体基板１８には、ＭＯＳトランジスタのような図示しない回路素子が形成されており、前記半導体基板１８上のこれら回路素子のために、前記配線１９が、前記半導体基板１８上のシリコン酸化膜のような例えば５０００Åの厚さ寸法を有する絶縁膜１８ａ上に形成される。
【００２６】
前記配線１９は、従来よく知られているように、例えばタングステンあるいはＡｌ−Ｓｉ−Ｃｕ合金のような金属材料からなり、各配線１９は、例えば０．５μｍの高さ寸法および０．３μｍの幅寸法を有し、各配線１９は、その幅方向へ例えば０．５μｍの間隔をおいて相互に平行に伸長する。
【００２７】
前記配線１９が形成された前記半導体基板１８を図１に示した減圧ＣＶＤ装置１０のサスセプタ１６上に、前記配線１９を上方へ向けて配置し、前記したと同一の成長条件で、前記した絶縁膜層を成長させることにより、図３（ｂ）に示されているように、前記絶縁膜１８ａ上の前記配線１９から露出する領域に、二酸化シリコンを主成分としてＳｉＣＨ3を含む図２のグラフに示されたと同様な絶縁膜層２０を選択的に成長させることができた。
【００２８】
前記絶縁膜層２０は、絶縁膜１８ａ上で突起部を構成する前記配線１９上を除き、該配線間で規定される凹所２１で、集中的に堆積されることから、絶縁膜１８ａ上に選択的に成長する。この絶縁膜層２０は、約１０分間の成長により、図３（ｂ）に示すとおり、絶縁膜層２０の頂面が前記配線１９のそれに一致する迄に成長する。
【００２９】
前記絶縁膜層２０は、極めて高い平坦特性を示すことから、前記配線１９および該配線間を充填する前記絶縁膜層２０により、平坦面が規定される。従って、化学機械研磨（ＣＭＰ）あるいはプラズマドライエッチング処理等により前記した平坦面を得るためのエッチングバック処理を絶縁膜層２０に施すことなく、単に、例えば３０００Åの厚さ寸法に新たな絶縁材料（２２）を堆積させることにより、図３（ｃ）に示されているように、突起部である前記配線１９およびその間を埋設する絶縁膜層２０を覆うように、表面が平坦な層間絶縁膜２２を形成することができる。
【００３０】
新たな絶縁材料（２２）の堆積のために、前記減圧ＣＶＤ装置１０内で前記真空紫外光の照射下、前記酸素の供給を絶ち、前記ＨＭＤＳＯのみを供給することができ、これにより、平坦な層間絶縁膜２２を形成することができる。
また、これに代えて、層間絶縁膜２２の形成のために、従来よく知られたプラズマエンハンスドＣＶＤ（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）あるいは常圧ＣＶＤ（ＡＰＣＶＤ）の各法を適宜用いることができる。
【００３１】
前記した前記突起部１９間の間隔が０．３〜０．７μｍの範囲では、絶縁膜層２０による良好な凹所２１の充填効果が認められた。
【００３２】
前記したように、本発明に係る前記方法によれば、前記半導体基板１８の絶縁膜１８ａ上に形成された前記突起部１９により規定される凹所２１内を絶縁膜層２０で適正に充填することができ、これによりエッチングバック処理を不要として平坦な層間絶縁膜２２を成長させることができることから、半導体装置の製造工程の簡素化および生産コストの低減等を図ることができる。
【００３３】
前記半導体基板１８の絶縁膜１８ａ上に形成された前記突起部１９により規定される凹所２１内を前記したと同様な絶縁膜層で適正に充填することができる現象は、図１に示した減圧ＣＶＤ装置１０を用いる方法で、原料ガスとして、前記ＨＭＤＳＯに代えて、テトラエトキシオルソシリケイト（Si(OC2H5)4：以下、単にＴＥＯＳと称する。）を用いても生じることが確認できた。
【００３４】
真空紫外光源１７が設けられた減圧ＣＶＤ装置１０への原料ガスとして、このＴＥＯＳを用いた製造方法では、前記ＴＥＯＳが例えば５０ｓｃｃｍ、前記酸素がＴＥＯＳと同一の流量である５０ｓｃｃｍで以て、反応室１１内に供給される。このときの反応室１１内の反応圧力は、ＨＭＤＳＯにおけると同様に、６００ｍＴｏｒｒであった。また、真空紫外光源１７からの真空紫外光の照度が石英窓１７ａの直下で１０ｍＷ／ｃｍ2であった。
【００３５】
このＴＥＯＳを用いた例では、サスセプタ１６上に保持された半導体ウエハ１５と真空紫外光源１７の石英窓１７ａとの間隔は、約１００ｍｍに保持され、また石英窓１７ａ直下の温度が２００℃に保持されるように、石英窓１７ａが加熱され。
【００３６】
ＴＥＯＳを用いた前記成長条件下では、約３０分間に、図３に示したと同様な前記半導体基板１８の絶縁膜１８ａ上の前記突起部１９により規定される凹所２１内で、絶縁膜１８ａ上に、約５０００Åの厚さ寸法の二酸化シリコンを主成分とする絶縁膜層が集中的に堆積した。
この絶縁膜層の前記した選択的な成長により、図３に示したと同様、前記突起部１９とその凹所２１間に充填された絶縁膜層２０とにより規定される平坦面が形成され、この平坦面上に、前記したと同様な層間絶縁膜２２を形成することにより、エッチングバックを施すことなく、平坦な層間絶縁膜２２を形成することができた。
【００３７】
図４は、原料ガスにＴＥＯＳを用いた前記方法で形成された前記絶縁膜層２０の成分の分析結果を示す図２と同様なグラフである。
図４に示すグラフによれば、主成分たる二酸化シリコン（Ｓｉ2Ｏ）に加えて、これよりも低い誘電率を示す有機系のＳｉＯＣＨ2が形成されていることから、ＴＥＯＳを原料ガスとして形成された本発明に係る前記絶縁膜層２０は、半導体装置の層間絶縁膜として優れた電気特性をもたらす。また、ＴＥＯＳを原料ガスとして形成された本発明に係る絶縁膜層２０は、ＨＭＤＳＯを原料ガスとして形成した本発明に係る前記絶縁膜層２０におけると同様に、平坦性に優れ、前記した選択成長特性により、前記突起部１９により規定される凹所２１を適正に埋め込むことができる。
【００３８】
ＨＭＤＳＯおよびＴＥＯＳを用いた前記方法は、前記した選択成長特性を利用して、種々の半導体製造工程に利用することができる。
【００３９】
図５は、本発明に係る前記方法をダマシンプロセスに利用した例を示す。
図５（ａ）に示されているように、前記半導体基板１８上には、絶縁膜１８ａが形成され、該絶縁膜上には、前記配線１９のための例えば有機成分を含むフォトレジスト材料からなる複数のダミー１９′が形成される。各ダミー１９′は、例えば０．５μｍの幅寸法および０．５μｍの高さ寸法を有し、相互に例えば０．１μｍの間隔をおいて平行に伸びる。
【００４０】
このダミー１９′の形成のために、従来のフォトレジストパターンの形成におけると同様に、絶縁膜１８ａ上に、感光性を有するフォトレジスト材料がほぼ均一な厚さ寸法に塗布される。前記フォトレジスト材料が塗布されて成るフォトレジスト層は、所望のフォトマスクを用いて選択的な露光を受け、その後、現像処理を受ける。このフォトマスクを用いたフォトレジスト材料への選択露光および現像処理を含むリソグラフィ技術により、所望形状のダミー１９′が形成される。このダミー１９′のためのフォトレジストとして、ポジティブ型、ネガティブ型のいずれかを必要に応じて選択することができる。
【００４１】
また、絶縁膜１８ａ上にフォトレジスト材料を塗布するに先立ち、絶縁膜１８ａに、必要に応じて、コンタクトホールのための例えば０．３μｍの直径を有する孔２３を形成しておくことができる。この絶縁膜１８ａへの前記孔２３の形成には、フォトリソ・エッチング技術を用いることができる。前記フォトレジスト材料は、前記孔２３内を充填すべく絶縁膜１８ａ上に塗布されることから、ダミー１９′には、前記孔２３を経て前記半導体基板１８上に達するコンタクト部１９ａ′が形成される。
【００４２】
ダミー１９′の形成後、前記ＨＭＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法により、図５（ｂ）に示されているように、突起部を構成するダミー１９′間を充填すべく該ダミーの高さ寸法にほぼ一致する厚さ寸法まで、絶縁膜層２０が成長される。
この絶縁膜層２０は、前記したとおり、突起部間の凹所に集中的に堆積され、ダミー１９′上には堆積しないことから、この選択的成長により、絶縁膜層２０およびダミー１９′により、図５（ｂ）に示されるとおり、平坦面が規定される。
【００４３】
その後、前記フォトレジスト材料は、発煙硝酸、有機剥離剤あるいは酸素プラズマ等を用いて、除去される。このフォトレジスト材料の除去により、図５（ｃ）に示されているように、ダミー１９′がそのコンタクト部１９ａ′と共に、前記半導体基板１８上から除去され、これらの除去により、絶縁膜層２０には、ダミー１９′およびコンタクト部１９ａ′に対応した空所２４が規定される。
【００４４】
前記フォトレジスト材料の除去後、前記空所２４が例えば硫酸銅溶液を用いたメッキ法により、銅のような導電性材料２５で充填される。この導電性材料２５は、前記コンタクト部１９ａ′に対応する部分を含む前記空所２４を充填すると共に、図５（ｄ）に示されているように、絶縁膜層２０上に約７０００Åの厚さ寸法で堆積される。
【００４５】
前記導電性材料２５の堆積後、絶縁膜層２０上の不要な導電性材料２５が例えばＣＭＰ法により除去され、絶縁膜層２０の表面が露出されることにより、この絶縁膜層２０に埋設された前記配線１９が形成される。
【００４６】
この配線１９を覆うべく、前記したと同様な層間絶縁膜２２が絶縁膜層２０上に形成され、さらに、この層間絶縁膜２２上には、必要に応じて上層配線が施される。
【００４７】
本発明に係る前記方法によれば、フォトレジスト材料からなるダミー１９′間を埋め込む絶縁膜層２０は、真空紫外線光の照射により、室温環境下で成長させることができることから、前記ダミーが高温下に晒されることはなく、このダミー１９′の加熱によるそれ自体の溶融あるいは焦げを防止することができることから、高精度でのダマシン配線の実現が可能となる。
【００４８】
また、絶縁膜層２０は、高い平坦性でもってダミー１９′間に堆積することから、この絶縁膜層２０にエッチングバックのような平坦化処理を施すことなく、絶縁膜層２０で良好な平坦面が得られる。従って、この絶縁膜層２０にエッチングバックのような格別な平坦化処理を施す必要が無くなることから、工程の簡素化を図ることが可能となる。
【００４９】
図６は、本発明に係る前記方法をデュアルダマシンプロセスに利用した例を示す。
図６（ａ）に示されているように、前記半導体基板１８上には、例えば５０００Åの厚さ寸法を有する絶縁膜１８ａが形成され、該絶縁膜上には、例えば３０００Åの厚さ寸法を有する図３に沿って説明したと同様な配線１９が形成されている。この配線１９は、必要に応じて、絶縁膜１８ａに形成されたコンタクトホール２７ａを経て、前記半導体基板１８の所望部分に接続されている。
【００５０】
各配線１９の所望箇所には、図５に沿って説明したダマシンプロセスにおけると同様なフォトレジスト材料へのフォトマスクを用いた選択露光および現像処理により、図６（ｂ）に示されているように、フォトレジスト材料からなる柱部２８′が形成される。フォトレジスト材料からなる各柱部２８′すなわちダミー２８′は、例えば５０００Åの高さ寸法を有し、その上端から下端へ向けて先細りする逆テーパ形状を有する。
【００５１】
前記したダミー２８′の形成後、前記ＨＭＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法により、図５（ｂ）に沿って説明したとおり、突起部を構成するダミー２８′および前記配線１９間を充填すべく、前記したと同様に、ダミー２８′の高さ位置にほぼ一致する厚さ寸法まで、絶縁膜層２０が成長される。
【００５２】
この絶縁膜層２０は、前記したとおり、前記突起部間の凹所に集中的に堆積され、ダミー２８′上には堆積しないことから、この選択的成長により、絶縁膜層２０およびダミー２８′により、図６（ｃ）に示されるとおり、平坦面が規定される。
【００５３】
さらに、絶縁膜層２０上には、前記したと同様なリソグラフィ技術により、図６（ｄ）に示されているように、ダミー２８′上を通りかつ前記配線１９に平行に伸びるフォトレジスト材料からなる突起部、すなわち、上方配線のためのダミー２９′が形成される。ダミー２９′は、例えば５０００Åの厚さ寸法を有する。ダミー２９′の形成前に、ダミー２８′の上面に付着するシリカ膜の除去のために、フッ素系プラズマあるいは希フッ酸を用いてダミー２８′の上面を浄化することが望ましい。
【００５４】
上方配線のためのダミー２９′の形成後、本発明に係る前記方法により、図７（ａ）に示されているように、前記絶縁膜層２０上でダミー２９′間を充填すべく絶縁膜層２０と同様な絶縁膜層３０が成長される。
【００５５】
この新たな絶縁膜層３０は、柱部であるダミー２９′の上面にほぼ一致するまで成長され、その後、図５（ｃ）に沿って説明したと同様な方法により、ダミー２８′およびダミー２９′が除去されることにより、図７（ｂ）に示されているように、絶縁膜層２０および３０内には、図６前記配線１９に開放するスルーホールおよび上方配線のための溝を規定する空所３１が規定される。
【００５６】
フォトレジスト材料からなるダミー２８′およびダミー２９′の除去後、前記空所３１が前記した硫酸銅溶液を用いたメッキ法により、銅のような導電性材料３２で充填される。この導電性材料３２は、前記柱部２９ａ′に対応する部分を含む前記空所３１を充填すると共に、図７（ｃ）に示されているように、絶縁膜層３０上に約７０００Åの厚さ寸法で堆積される。
【００５７】
前記導電性材料３２の堆積後、絶縁膜層３０上の不要な導電性材料２５が例えばＣＭＰ法により除去され、絶縁膜層３０の表面が露出される。これにより、この絶縁膜層３０および絶縁膜層２０下に、前記導電性材料２５で形成される上層配線２９および該上層配線を下層配線１９に接続するコンタクト部２８を有する２重配線構造がダマシン法により形成される。
【００５８】
前記２重配線構造を覆うべく、前記したと同様な層間絶縁膜２２が絶縁膜層３０上に形成される。
【００５９】
本発明に係る前記方法によれば、フォトレジスト材料からなるダミー２８′および２９′間を埋め込む絶縁膜層２０および３０は、真空紫外線光の照射により、室温環境下で成長させることができることから、前記ダミーが高温下に晒されることはなく、このダミー２８′および２９′の加熱によるそれ自体の溶融あるいは焦げを防止することができることから、高精度でのデュアルダマシン配線の実現が可能となる。
【００６０】
また、各絶縁膜層２０および３０は、高い平坦性でもってダミー２８′および２９′間に堆積することから、これら絶縁膜層２０および３０にエッチングバックのような処理を施すことなく、これら絶縁膜により良好な平坦面が得られる。従って、この絶縁膜層２０および３０へのエッチングバックのような平坦化処理が不要になることから、工程の簡素化を図ることが可能となる。
【００６１】
図８は、本発明に係る前記方法をＦＥＴ（電界効果型トランジスタ）の１つであるＭＯＳトランジスタのゲート形成プロセスに適用した例を示す。
前記半導体基板１８には、図８に示されているように、例えば従来よく知られたＬＯＣＯＳ法によりフィールド酸化膜３１が形成される。前記半導体基板１８のフィールド酸化膜３１により区画された活性領域には、例えば熱酸化法により、二酸化シリコンからなるゲート酸化膜３２が形成される。
【００６２】
前記ゲート酸化膜３２上には、ゲートのためのダミー３３′が前記したと同様なリソグラフィ技術を用いて有機成分を含む感光性のフォトレジスト材料で形成される。このゲートのためのダミー３３′は、例えば３０００Åの厚さ寸法を有し、０．１８μｍの幅寸法を有する。
【００６３】
各フィールド酸化膜３１上にダミー３３′を形成した後、前記ＨＭＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法により、図８に示されているように、前記したと同様に、突起部を構成するダミー３３′が形成された前記ゲート酸化膜３２上にダミー３３′の高さにほぼ一致する厚さ寸法である３０００Åの厚さ寸法まで、絶縁膜層２０が成長される。
この絶縁膜層２０は、前記したとおり、突起部であるダミー３３′上には堆積しないことから、この選択的成長により、絶縁膜層２０およびダミー３３′により、平坦面が規定される。
【００６４】
その後、前記フォトレジスト材料から成るダミー３３′は、前記した例におけると同様な発煙硝酸、有機剥離剤あるいは酸素プラズマ等を用いて除去される。このフォトレジスト材料の除去によって形成される凹所には、例えばＬＰＣＶＤ法を用いて、ゲート３３（図９参照）のためのポリシリコンのような導電性材料が充填され、例えばＣＭＰにより絶縁膜層２０上に堆積する不要な前記導電性材料が除去される。
【００６５】
その後、前記層間絶縁膜２２のゲート３３を取り巻く部分と、ゲート酸化膜３２のゲート３３から露出する不要な部分とが除去され、これによりＭＯＳトランジスタのためのゲート３３が形成される。
【００６６】
この絶縁膜層２０上の前記した不要な導電性材料を除去することに代えて、絶縁膜層２０に堆積する前記導電性材料に、フォトリソエッチング技術によるパターニングを施すことにより、絶縁膜層２０上の前記導電性材料で配線パターンを形成することができる。
【００６７】
本発明に係る前記方法をゲートの形成に適用することにより、フォトレジスト材料からなるダミー３３′を埋め込む絶縁膜層２０は、真空紫外線光の照射により、室温環境下で成長させることができることから、前記ダミーが高温下に晒されることはなく、このダミー３３′の加熱による溶融あるいは焦げを防止することができることから、高精度でゲートを形成することができる。
【００６８】
また、前記したと同様に、ダミー３３′を埋め込む絶縁膜層２０により良好な平坦面が得られることから、この絶縁膜層２０にエッチングバックのような格別な平坦化処理が不要になることから、工程の簡素化を図ることが可能となる。
【００６９】
図９は、本発明に係る前記方法をＭＯＳトランジスタのゲート形成に引き続くコンタクトホールの形成プロセスに適用した例を示す。
【００７０】
図８に沿って説明したゲート３３の形成後、図９に示されているように、例えばイオン注入法による前記半導体基板１８への不純物注入により、ゲート３３の両側にソース・ドレイン領域３４が形成される。
【００７１】
ソース・ドレイン領域３４の形成後、該各領域には、これから立ち上がるコンタクト部のためのダミー２８′が前記したと同様なリソグラフィ技術を用いて有機成分を含む感光性のフォトレジスト材料で形成される。このコンタクト部のためのダミー２８′は、例えば５０００Åの高さ寸法を有し、０．５μｍの直径を有する。
【００７２】
各ソース・ドレイン領域３４上にダミー２８′を形成した後、前記したように、前記ＨＭＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法により、図９に示されているように、突起部を構成するダミー２８′が形成された前記半導体基板１８上にダミー２８′の高さにほぼ一致する厚さ寸法まで、絶縁膜層２０が成長される。
この絶縁膜層２０は、前記したとおり、突起部であるダミー２８′上には堆積しないことから、この選択的成長により、絶縁膜層２０およびダミー２８′により、平坦面が規定される。
【００７３】
その後、前記フォトレジスト材料から成るダミー２８′は、前記した例におけると同様に、除去され、このフォトレジスト材料の除去によって形成される凹所には、例えばＬＰＣＶＤ法を用いて、コンタクト部のためのポリシリコン、Ａｌ−Ｓｉ−Ｃｕ合金あるいは銅のような導電性材料が充填され、例えばＣＭＰにより絶縁膜層２０上に堆積する不要な前記導電性材料が除去されることにより、各ソース・ドレイン領域３４に至るコンタクト部が形成される。
【００７４】
その後、前記層間絶縁膜２２上に堆積する前記導電性材料の不要な部分が除去されるが、前記したとおり、絶縁膜層２０に堆積する前記導電性材料にパターニングを施すことにより、絶縁膜層２０上の前記導電性材料で配線パターンを形成することができる。
【００７５】
本発明に係る前記方法をコンタクトホールの形成に適用することにより、フォトレジスト材料からなるダミー２８′を埋め込む絶縁膜層２０は、真空紫外線光の照射により、室温環境下で成長させることができることから、前記ダミーが高温下に晒されることはなく、このダミー２８′の加熱によるそれ自体の溶融あるいは焦げを防止することができることから、高精度でコンタクトホールを形成することができる。
【００７６】
また、ダミー２８′を埋め込む絶縁膜層２０は、前記したと同様な良好な平坦性を示すことから、この絶縁膜をダミー２８′の高さ位置まで適正に成長させることにより、良好な平坦面が得られる。従って、この絶縁膜層２０にエッチングバックのような格別な平坦化処理が不要になることから、工程の簡素化を図ることが可能となる。
【００７７】
図１０は、本発明をＤＲＡＭのようなメモリセルのキャパシタの形成プロセスに適用した例を示す。
図１０に示すように、前記半導体基板１８には、フィールド酸化膜３１により規定された活性領域が形成され、該活性領域には、前記したと同様なゲート３３が形成され、その後、ソース・ドレイン領域３４が形成される。これらゲート３３およびソース・ドレイン領域３４を備えるＭＯＳトランジスタの形成後、該トランジスタをスイッチング素子とするキャパシタが形成される。
【００７８】
このキャパシタの形成に先立ち、図１０に示されているように、一方のソース・ドレイン領域３４上に、該領域から立ち上がるコンタクト部のためのダミー３５ａ′が、前記したと同様なリソグラフィ技術を用いて、有機成分を含む感光性のフォトレジスト材料で形成される。このコンタクト部のためのダミー３５ａ′は、例えば５０００Åの高さ寸法を有し、０．１８μｍの直径を有する。
【００７９】
このダミー３５ａ′の形成後、前記ＨＭＤＳＯまたはＴＥＯＳを用いた本発明に係る前記方法により、前記したと同様に、突起部であるダミー３５ａ′の高さにほぼ一致する厚さ寸法まで、絶縁膜層２０ａが成長される。
絶縁膜層２０ａは、前記したとおり、突起部であるダミー３５ａ′上には堆積しないことから、この選択的成長により、絶縁膜層２０ａおよびダミー３５ａ′により、平坦面が規定される。
【００８０】
続いて、ダミー３５ａ′上には、該ダミーの直径のほぼ２倍の値を有する例えば０．３μｍの直径を有し、また例えば２０００Åの高さ寸法を有する増径部からなるダミー３５ｂ′が、有機成分を含む感光性のフォトレジスト材料へのリソグラフィ技術により形成される。
【００８１】
ダミー３５ａ′の上面は、ダミー３５ｂ′の形成に先立ち、該ダミーの上面に付着するシリカ膜の除去のために、フッ素系プラズマあるいは希フッ酸を用いてダミー３５ｂ′の上面を浄化することが望ましい。
【００８２】
コンタクト部を規定するダミー３５ａ′および増径部を規定するダミー３５ｂ′の形成後、該増径部を埋め込むべく、再び、本発明に係る前記方法により、前記したと同様に、絶縁膜層２０ａ上には、ダミー３５ｂ′の高さにほぼ一致する厚さ寸法まで、新たな絶縁膜層２０ｂが堆積される。
【００８３】
さらに、前記したと同様な工程により、ダミー３５ａ′とほぼ同一の直径を有し約２０００Åの高さ寸法を有す減径部を規定するフォトレジスト材料からなるダミー３５ｃ′が増径部であるダミー３５ａ′上に形成される。
【００８４】
これら増径部を規定するダミー３５ｂ′、３５ｄ′および３５ｆ′と、減径部を規定するダミー３５ｃ′および３５ｅ′とが、前記したと同様な工程の繰り返しにより、交互に形成され、またそれに応じて、順次、絶縁膜層２０ａ上に、各増径部３５ｂ′、３５ｄ′、３５ｆおよび減径部３５ｃ′、３５ｅ′を埋設する新たな絶縁膜層２０ｂ、２０ｃ、２０ｄ、２０ｅおよび２０ｆが堆積される。
【００８５】
それぞれが前記フォトレジスト材料からなる前記ダミー３５ａ′〜３５ｆ′を埋設する絶縁膜層２０ａ〜２０ｆの形成後、フォトレジスト材料から成るダミー３５ａ′〜３５ｆ′は、前記した例におけると同様な発煙硝酸、有機剥離剤あるいは酸素プラズマ等を用いて除去される。このフォトレジスト材料の除去によって形成される凹所には、前記した例におけると同様に、例えばＬＰＣＶＤ法を用いて、前記したと同様な導電性材料が充填され、例えばＣＭＰにより絶縁膜層２０ｆ上に堆積する不要な前記導電性材料が除去される。
【００８６】
その後、前記絶縁膜層２０ｂ、２０ｃ、２０ｄおよび２０ｅが例えば希フッ酸を用いて除去され、これにより、前記ダミー３５ｂ′、３５ｃ′、３５ｄ′、３５ｅ′および３５ｆ′に対応する多数のフィン部を備える導電性材料から成る一方の電極が露出する。この露出する電極の表面には、例えばＬＰＣＶＤ法より、例えば１００Åの厚さ寸法を有するシリコン窒化膜のような高誘電体膜が形成され、さらに、該高誘電体膜を覆うように、例えばＬＰＣＶＤ法により、ポリシリコンから成る他方の電極が形成される。
【００８７】
本発明に係る前記方法を前記したようなメモリセルの電極の形成に適用することにより、フォトレジスト材料からなる前記ダミー３５ａ′〜３５ｆ′を埋め込む絶縁膜層２０ａ〜２０ｆは、真空紫外線光の照射により、室温環境下で成長させることができることから、前記ダミーが高温下に晒されることはなく、このダミー３５ａ′〜３５ｆ′の加熱によるそれ自体の溶融あるいは焦げを防止することができることから、前記ダミー３５ａ′〜３５ｆ′に対応して、キャパシタの前記一方の電極を高精度で形成することができる。
【００８８】
また、前記したと同様に、前記ダミー３５ａ′〜３５ｆ′を順次埋め込む絶縁膜層２０ａ〜２０ｆにより良好な平坦性が得られることから、これら各絶縁膜層２０ａ〜２０ｆへのエッチングバックのような格別な平坦化処理が不要になることから、工程の簡素化を図ることが可能となる。
【００８９】
【発明の効果】
本発明によれば、前記したように、減圧ＣＶＤ装置の反応室内の半導体基板上に真空紫外光を照射した状態で、前記反応室内に原料ガスとして、ＨＭＤＳＯ（ヘキサメチルジシロキサン）を供給しかつ添加ガスとして酸素を供給することにより、層間絶縁膜として有利な低誘電率を示す良質な絶縁膜層を形成することができる。
【００９０】
また、前記した成長条件では、前記半導体基板上に、たとえば前記フォトレジスト材料または導電性材料で突起部を予め形成しておくことにより、この突起部を除く領域である凹所領域に前記絶縁膜層を選択的に成長させることができることから、本発明の前記方法は、半導体装置の層間絶縁膜、ゲート、ダマシン配線、メモリキャパシタの電極等、半導体装置の種々の製造工程に適用することができる。
【００９１】
さらに、前記凹所領域への選択的な成長については、原料ガスとして、前記ＨＭＤＳＯに代えて、ＴＥＯＳ（テトラエトキシオルソシリケイト）を用いても、前記凹所領域を良好な平坦特性を示す絶縁膜層で埋設することができ、これにより、前記ＨＭＤＳＯを用いた場合におけると同様に、良質でありかつ平坦化特性に優れた絶縁膜層を形成することができる。
【図面の簡単な説明】
【図１】本発明に係る製造方法を実施するＣＶＤ装置を概略的に示す断面図である。
【図２】原料ガスとしてＨＭＤＳＯを用いて形成された本発明に係る絶縁膜層についてのＦＴＩＲ分析結果（１）を示すグラフである。
【図３】本発明に係る製造方法を層間絶縁膜の形成に適用した例を示す工程図である。
【図４】原料ガスとしてＴＥＯＳを用いて形成された本発明に係る絶縁膜層についてのＦＴＩＲ分析結果（２）を示すグラフである。
【図５】本発明に係る製造方法を配線のためのダマシンプロセスに適用した例を示す工程図である。
【図６】本発明に係る製造方法を二層配線のためのデュアルダマシンプロセスに適用した例を示す工程図（その１）である。
【図７】本発明に係る製造方法を二層配線のためのデュアルダマシンプロセスに適用した例を示す工程図（その２）である。
【図８】本発明に係る製造方法をＦＥＴのゲートの形成プロセスに適用した例を示す断面図である。
【図９】本発明に係る製造方法をＦＥＴのコンタクトホールの形成プロセスに適用した例を示す断面図である。
【図１０】本発明に係る製造方法をメモリセルのキャパシタ電極の形成プロセスに適用した例を示す断面図である。
【符号の説明】
１０  減圧ＣＶＤ装置
１１  反応室
１７  真空紫外光源
１８  半導体基板
【図１】
0003694470.tif 000002
【図２】
0003694470.tif 000003
【図３】
0003694470.tif 000004
【図４】
0003694470.tif 000005
【図５】
0003694470.tif 000006
【図６】
0003694470.tif 000007
【図７】
0003694470.tif 000008
【図８】
0003694470.tif 000009
【図９】
0003694470.tif 000010
【図１０】
0003694470.tif 000011