(57)【特許請求の範囲】
【請求項１】
銅粉末とガラスフリットと有機ビヒクルとを含有し、焼成されることが予定されている導電性ペーストであって、
前記銅粉末を構成する銅の、前記ガラスフリットに対する溶解度が、焼成温度において、５重量％以上であることを特徴とする、導電性ペースト。
【請求項２】
前記溶解度が、２０重量％以上である、請求項１に記載の導電性ペースト。
【請求項３】
前記銅粉末の平均粒径が、０．５〜１０μｍの範囲内にある、請求項１または２に記載の導電性ペースト。
【請求項４】
前記ガラスフリットの含有量が、当該導電性ペースト全体に対して、２〜１５重量％の範囲内にある、請求項１ないし３のいずれかに記載の導電性ペースト。
【請求項５】
絶縁性セラミック部材と前記絶縁性セラミック部材上に形成される導電膜とを備える、セラミック電子部品であって、
前記導電膜は、請求項１ないし４のいずれかに記載の導電性ペーストを前記絶縁性セラミック部材上に付与し、焼成することによって形成されたものである、セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、導電性ペーストおよびセラミック電子部品に関するもので、特に、中温焼成タイプの導電性ペースト、およびこの導電性ペーストを用いて形成された導電膜を備えるセラミック電子部品に関するものである。
【０００２】
【従来の技術】
導電性ペーストは、一般に、厚膜形成技術を適用して導電膜を形成するために用いられる。たとえば、導電性ペーストをスクリーン印刷法や直接描画法によってセラミックまたはガラス−セラミック等からなる絶縁性基板上に付与した後、これを焼成して、電極または配線パターン等の所望のパターンを有する導電膜を形成することが行なわれている。
【０００３】
このような用途に向けられる導電性ペーストは、焼成温度によって、８００℃から９５０℃近傍で焼成する高温焼成タイプのものと、７５０℃以下で６００℃近傍で焼成する中温焼成タイプのものとに分類することができる。
【０００４】
高温焼成タイプの導電性ペーストは、優れた導体特性、特に導電性、および基板との密着性を与えることができるものの、基板側に印刷抵抗体が形成されている場合や基板が誘電体で構成されている場合には、これら印刷抵抗体や誘電体に熱的ダメージを与えてしまうという欠点がある。
【０００５】
これに対して、中温焼成タイプの導電性ペーストは、上述した高温焼成タイプの導電性ペーストと長短逆であって、印刷抵抗体および誘電体に熱的ダメージを与えることなく導電膜の形成が可能であるという長所を有する反面、導体特性が高温焼成タイプのものに比べて劣るという短所を有している。
【０００６】
一般に、中温焼成タイプの導電性ペーストは、金属粉末とガラスフリットとを有機ビヒクル中に分散させてなるものである。このような導電性ペーストは、焼成時に金属粉末が焼結することによって厚膜導体を形成する。ガラスフリットは、この厚膜を基板に接着させる作用を有している。また、有機ビヒクルは、金属粉末およびガラスフリットを印刷可能にするための有機液体媒体として作用している。
【０００７】
ガラスフリットによる基板への接着作用は、ガラスボンド作用と呼ばれ、導電性ペーストの焼成時には、ガラスフリットは、溶融して基板との界面に移動し、焼成膜と基板とを密着させる。したがって、焼成後は、厚膜の上層部に金属成分が多く、下層部になるほど、ガラス成分が多くなるような分布状態を示すことになる。すなわち、厚膜と基板とは、あたかもガラスが基板表面上から金属粒子の間に手を伸ばしたような形になって、互いに機械的な結合をなしている。
【０００８】
【発明が解決しようとする課題】
近年、回路基板の技術分野では、基板に対する高密度配線化および多機能化の要求が高まっており、また、導電性ペーストの焼成にあたっては、印刷抵抗体や誘電体に対する熱的ダメージを極力小さくするため、中温焼成を採用できることが望まれている。
【０００９】
しかしながら、ガラスフリットを含有させた従来の導電性ペーストにあっては、基板との濡れ性および反応性を重要視しているため、溶融したガラスフリットの部分と焼結した金属粒子との界面での接合強度が比較的低く、また、ガラスフリットがかえって金属粒子相互間の焼結の妨げとなり、焼結した導電膜自体の強度および導電性を低下させるという問題を引き起こすことがある。
【００１０】
そこで、この発明の目的は、焼成されることによって、優れた導電性を与えることができるとともに、基板等の絶縁性セラミック部材に対して十分な接着強度を確保できる、銅粉末を含む中温焼成タイプの導電性ペースト、およびこの導電性ペーストによる導電膜が形成されたセラミック電子部品を提供しようとすることである。
【００１１】
【課題を解決するための手段】
この発明は、まず、銅粉末とガラスフリットと有機ビヒクルとを含有し、焼成されることが予定されている導電性ペーストに向けられるものであって、上述した技術的課題を解決するため、銅粉末を構成する銅の、ガラスフリットに対する溶解度が、焼成温度において、５重量％以上であることを特徴としている。
【００１２】
上述した溶解度は、より高い方が好ましく、そのため、好ましくは、２０重量％以上とされる。
【００１３】
また、銅粉末の平均粒径は、０．５〜１０μｍの範囲内にあることが好ましい。
【００１４】
また、ガラスフリットの含有量については、この導電性ペースト全体に対して、２〜１５重量％の範囲内にあることが好ましい。
【００１６】
この発明は、また、基板のような絶縁性セラミック部材とこの絶縁性セラミック部材上に形成される導電膜とを備える、セラミック電子部品にも向けられる。この発明に係るセラミック電子部品は、その導電膜が、上述したような導電性ペーストを絶縁性セラミック部材上に付与し、焼成することによって形成されたものであることを特徴としている。
【００１７】
【発明の実施の形態】
図１には、この発明の一実施形態によるセラミック電子部品１が斜視図で示されている。
【００１８】
このセラミック電子部品１は、回路基板を構成するもので、絶縁性セラミック部材としてのセラミック基板２を備え、このセラミック基板２上には、導電膜３が所定のパターンをもって形成されている。なお、図示されたセラミック電子部品すなわち回路基板１においては、セラミック基板２上に極めて単純なパターンをもって単に１つの導電膜３が形成されているにすぎないが、これは、この発明のより容易な理解を可能とするためのものであると理解すべきであり、実際には、さらに多数の導電膜がより複雑なパターンをもって形成されたり、また、印刷抵抗体等の他の電気的要素が形成されたりすることが多い。
【００１９】
導電膜３は、導電性ペーストをたとえば印刷によりセラミック基板２上に付与し、焼成することによって形成されたものである。この導電性ペーストとして、前述したように、銅粉末とガラスフリットと有機ビヒクルとを含有し、銅粉末を構成する銅の、ガラスフリットに対する溶解度が、焼成温度において、５重量％以上のものが用いられる。
【００２０】
このように、銅に対して５重量％以上の溶解度を与えるガラスフリットを導電性ペースト中に含有させることにより、銅粉末を構成する銅の溶解−再析出による液相焼結が促進され、したがって、緻密な導電膜３が得られ、この導電膜３自体の導電性および強度が向上する。
【００２１】
また、溶融したガラスフリットの部分と銅粉末によってもたらされる焼結金属粒子との界面での接合強度が向上するため、導電膜３とセラミック基板２との間での接合強度が向上する。
【００２２】
上述した効果は、導電性ペースト中の銅粉末を構成する銅の、ガラスフリットに対する溶解度がより高くなるほど、一層顕著なものとなり、好ましくは、溶解度が２０重量％以上となるようにガラスフリットの組成が選ばれる。
【００２３】
また、銅粉末の平均粒径は、０．５〜１０μｍの範囲内に選ばれるのが好ましい。銅粉末の平均粒径が０．５μｍ未満であると、かさ密度が過度に低くなり、そのため、ペースト化のために多量の有機ビヒクルを必要とするのであまり好ましくない。他方、銅粉末の平均粒径が１０μｍを超える場合には、通常の焼成条件では導電膜３において十分な焼結状態を得ることが困難となり、また、印刷性の点について言えば、微細配線の形成に難がある。
【００２４】
また、ガラスフリットの含有量は、導電性ペースト全体に対して、２〜１５重量％の範囲内に選ばれることが好ましい。ガラスフリットの含有量が２重量％未満では、前述したような銅粉末を構成する銅の溶解による効果が少なく、他方、含有量が１５重量％を超える場合には、導電膜３の半田付け性や導電性が低下する。
【００２６】
図２および図３をそれぞれ参照して、この発明の他の実施形態によるセラミック電子部品１１および２１について説明する。
【００２７】
まず、図２に示すセラミック電子部品１１は、チップ積層コンデンサである。このセラミック電子部品すなわちチップ積層コンデンサ１１は、複数の誘電体セラミック層１２をもって構成される積層体１３を備える。誘電体セラミック層１２の複数の界面に沿って複数の内部電極１４が形成され、さらに、積層体１３の対向する側面部には外部電極１５がそれぞれ形成されている。
【００２８】
このチップ積層コンデンサ１１は、誘電体セラミック層１２となるべきセラミックグリーンシート上に、この発明に係る導電性ペーストを印刷して内部電極１４となるべき導電性ペースト膜を形成し、次いで、これら複数のセラミックグリーンシートを積層し、圧着し、所定の条件下で焼成することによって、マザー積層体を得、その後、これをカッティングして、各チップ積層コンデンサ１１のための積層体１３とし、さらに、この積層体１３を、この発明に係る導電性ペースト中に浸漬して外部電極１５となるべき導電性ペースト膜を付与した後、これを焼き付けることによって、外部電極１５を形成する、各工程を経て製造されることができる。
【００２９】
上述のチップ積層コンデンサ１１によれば、内部電極１４および外部電極１５がこの発明に係る導電性ペーストによって形成されているので、電極１４および１５の各々と誘電体セラミック層１２との接合強度が向上して、信頼性を高めることができる。また、電極１４および１５の各々中の銅粉末の液相焼結が促進されるので、得られた焼結体が緻密になり、したがって、電極１４および１５自体の導電性が向上して、チップ積層コンデンサ１１を高周波特性に優れたものとすることができる。
【００３０】
また、この発明は、図３に示すようなセラミック電子部品２１に適用することも可能である。
【００３１】
図３に示すセラミック電子部品２１は、厚膜回路基板である。このセラミック電子部品すなわち厚膜回路基板２１においては、セラミック基板２２上に厚膜抵抗体２３が形成されており、この厚膜抵抗体２３は、この発明に係る導電性ペーストによって形成される厚膜導体２４によって、ビアホールや内部電極、他の受動部品や実装部品等に接続される。また、厚膜抵抗体２３および厚膜導体２４上には、これらを湿気等から保護するための保護用ガラス膜２５が形成されている。
【００３２】
この厚膜回路基板２１によれば、厚膜導体２４を形成するために、この発明に係る導電性ペーストが用いられているので、厚膜導体２４とセラミック基板２２との接合強度、さらには、厚膜導体２４と厚膜抵抗体２３との接着強度が向上して、厚膜回路基板２１の信頼性を高めることができる。また、上述したのと同様に、厚膜導体２４中の銅粉末の液相焼結が促進されるので、得られた焼結体が緻密になり、したがって、厚膜導体２４自体の導電性が向上して、厚膜回路基板２１を高周波特性に優れたものとすることができる。
【００３３】
なお、この発明が適用されるのは、上述しかつ図示したような回路基板や厚膜回路基板あるいはチップ積層コンデンサのようなセラミック電子部品に限定されるものではない。たとえば、チップＬＣフィルタ、チップコイル、チップアンテナ等のチップ部品、さらには、ハイブリッドＩＣ用基板やセラミックパッケージ等の種々のセラミック基板に適用可能である。すなわち、この発明に係る導電性ペーストは、たとえば、チップＬＣフィルタにおけるコンデンサパターン、コイルパターン、内層配線等の内部電極形成や接続端子用の外部電極形成、さらには、ワイヤボンディング用電極パッドや半田付け用電極パッド、表層配線等の種々の導体パターンの形成に用いることができる。
【００３４】
【実施例】
以下に、この発明に係る導電性ペーストの実施例について説明する。
【００３５】
銅に対して異なる溶解度を与える３種類のガラスフリットを用意した。より具体的には、第１のガラスフリットは、実施例に相当するもので、
ＰｂＯ：８８．５モル％、
Ａｌ2 Ｏ3 ：１．５モル％、
ＳｉＯ2 ：１モル％、
Ｂ2 Ｏ3 ：６モル％、および
ＺｎＯ：３モル％
を含む組成を有するものを用いた。第２のガラスフリットは、比較例１に相当するもので、
ＳｉＯ2 ：４０モル％、
Ｂ2 Ｏ3 ：５０モル％、および
Ｋ2 Ｏ：１０モル％
を含む組成を有するものを用いた。第３のガラスフリットは、比較例２に相当するもので、
ＳｉＯ2 ：６０モル％、
Ｂ2 Ｏ3 ：１０モル％、
ＬｉＯ2 ：１５モル％、および
Ｎａ2 Ｏ：１５モル％
を含む組成を有するものを用いた。
【００３６】
これら実施例ならびに比較例１および２の各々に係るガラスフリットに対する、６００℃における銅の溶解性が、表１に示されている。
【００３７】
【表１】
0003666308.tif 000002
【００３８】
次に、上述した各ガラスフリットと、金属粉末としての銅粉末と、酸化銅粉末と、有機ビヒクルとを、以下の比率で混錬することによって、各試料に係る導電性ペーストを作製した。
銅粉末：７６重量部
ガラスフリット：７重量部
酸化銅粉末：３重量部
有機ビヒクル：１４重量部
なお、有機ビヒクルとしては、たとえば、エチルセルロース系樹脂、アルキッド系樹脂またはアクリル系樹脂等を、テルピネオール系溶剤またはアルコール系溶剤等で溶解したものを用いることができるが、ここでは、エチルセルロース系樹脂をテルピネオール系溶剤で溶解したものを用いた。
【００３９】
次に、各試料に係る導電性ペーストを、アルミナ基板上にスクリーン印刷法によって塗布し、１５０℃で１０分間乾燥させた。次いで、Ｎ2 雰囲気下で最高６００℃で１時間にわたって焼成処理することによって、導電性ペーストを焼き付け、厚膜からなる導電膜を形成した。
【００４０】
このようにして得られた導電膜の配線抵抗、初期接着強度および熱エージングの接着強度をそれぞれ測定した。これらの結果も表１に示されている。
【００４１】
表１に示した配線抵抗（ｍΩ／□）は、長さ（Ｌ）および幅（Ｗ）が１００：１の寸法関係（Ｌ／Ｗ＝１００／１）を有するパターンとされた導電膜上の２点間の抵抗値を周知の４端子法によって測定した上で、これを膜厚換算して求めたシート抵抗値の意味である。
【００４２】
また、表１における接着強度（Ｋｇｆ）は、導電膜に対してリード線を半田付けによって接続した後、このリード線を引っ張ることによって求められた数値である。より詳細には、２３５±５℃に温度調整された銀（Ａｇ）２％含有の共晶半田中に、２ｍｍ×２ｍｍの大きさを有する導電膜を５±１秒だけ浸漬しながら、この導電膜に対して、直径０．８ｍｍの錫めっき銅線からなるリード線を半田付けによって接続した後、このリード線を引っ張り試験機によって２０ｃｍ／分の速度で引っ張ることによって測定された接着強度を示している。
【００４３】
さらに、表１では、上述の接着強度に関して、初期接着強度および熱エージング後の接着強度の双方を示しているが、初期接着強度は、上述のリード線の半田付け直後の接着強度を示し、他方、熱エージング後の接着強度は、１５０℃の温度下で１０００時間にわたるエージング処理を施した後の接着強度を示している。
【００４４】
表１に示すように、配線抵抗については、用いられたガラスフリットに対する銅の溶解度が高いほど、低くなり、実施例のように、溶解度が５重量％以上である２０．０重量％であるとき、３．０ｍΩ／□といった低い配線抵抗を示している。
【００４５】
これに対して、比較例１および２では、それぞれ、ガラスフリットに対する銅の溶解度が３．０重量％および１．０重量％というように５重量％未満であるので、４．０ｍΩ／□および６．０ｍΩ／□というように、３．０ｍΩ／□を超える配線抵抗を示している。
【００４６】
これらの結果から、実施例は、比較例１および２に比べて、導電膜における焼結性が向上していることがわかる。
【００４７】
また、表１に示すように、初期接着強度については、用いられたガラスフリットに対する銅の溶解性が大きくなるほど、高くなる傾向が見られるものの、実施例および比較例１の双方について、３．０Ｋｇｆ以上の接着強度が達成されている。
【００４８】
これに対して、熱エージング後の接着強度を比較すれば、実施例と比較例１および２との差が顕著に現れる。すなわち、比較例１および２の熱エージング後の接着強度は、それぞれ、０．７Ｋｇｆおよび０．２Ｋｇｆにまで低下しているにもかかわらず、実施例１では、１．０Ｋｇｆ以上の１．５Ｋｇｆの接着強度が確保されている。
【００４９】
なお、以上の実施例では、厚膜からなる導電膜をアルミナ基板上に形成したが、その他の絶縁性セラミック基板、たとえば低温焼結ガラスセラミック基板上に形成した場合でも、実質的に同様の結果が得られることが確認されている。
【００５０】
【発明の効果】
以上のように、この発明に係る導電性ペーストによれば、焼成温度において、銅粉末を構成する銅の溶解度を５重量％以上とすることができるガラスフリットを含有させているので、中温焼成であっても、導電性が良好で、基板等の絶縁性セラミック部材に対する十分な接着強度、特に、熱エージング後において十分な接着強度を示す導電膜を得ることができる。
【００５１】
上述の溶解度が２０重量％以上とされたときには、得られた導電膜の導電性および接着強度をさらに向上させることができる。
【００５２】
この発明に係る導電性ペーストにおいて、銅粉末の平均粒径を０．５μｍ以上に選ぶと、ペースト化のために多量の有機ビヒクルを必要とせず、他方、銅粉末の平均粒径を１０μｍ以下に選ぶと、通常の焼成条件によって、得られた導電膜における焼結性を十分なものとすることができるとともに、微細配線の形成を容易にする良好な印刷性を与えることができる。
【００５３】
また、この発明において、ガラスフリットの含有量を、導電性ペースト全体に対して、２重量％以上に選ぶと、前述したようなこの発明による効果をより確実に達成でき、また、この含有量を１５重量％以下に選ぶことにより、導電膜におけるガラスフリットの影響による半田付け性や導電性の低下を防止することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態によるセラミック電子部品としての回路基板１を示す斜視図である。
【図２】この発明の他の実施形態によるセラミック電子部品としてのチップ積層コンデンサ１１を示す概略断面図である。
【図３】この発明のさらに他の実施形態によるセラミック電子部品としての厚膜回路基板２１の一部を示す概略断面図である。
【符号の説明】
１  回路基板（セラミック電子部品）
２，２２  セラミック基板
３  導電膜
１１  チップ積層コンデンサ（セラミック電子部品）
１２  誘電体セラミック層
１４  内部電極（導電膜）
１５  外部電極（導電膜）
２１  厚膜回路基板（セラミック電子部品）
２４  厚膜導体（導電膜）
【図１】
0003666308.tif 000003
【図２】
0003666308.tif 000004
【図３】
0003666308.tif 000005