(57)【特許請求の範囲】
【請求項１】
ビデオデータ及びグラフィックデータを処理するためのビデオ信号処理システムであって、
ａ） グラフィックデータが供給されるグラフィック信号入力Ｄμp と、
ｂ） 所定数のラインと所定数のカラムを有するビデオ画像が一連のビデオデータの形態で供給されるビデオ信号入力（Ｖin）と、
ｃ） ビデオ信号出力（Ｖout ）と、
ｄ） ビデオ信号入力（Ｖin）に接続され、ビデオ信号入力（Ｖin）を介して受け取られるビデオデータを異なるライン数及び／又はカラム数を有するビデオ画像に変換するのに適した水平フィルター（１１）及び垂直フィルター（１２）及び個々の画点及び／又はラインをキャッシュするのに適した第１の記憶装置（１７）を備えるフィルターユニットと、
ｅ） グラフィック信号入力（Ｄμp ）及びフィルターユニットに接続されており、グラフィック信号入力Ｄμp 及びフィルターユニットを介して供給されるデータを中間記憶するのに適した第２の記憶装置（１３）と、
ｆ） 前記第２の記憶装置（１３）に接続されており、第２の記憶装置（１３）を介して供給されるデータを記憶するのに適した第３の記憶装置（１６）と、
ｇ） 前記第２の記憶装置（１３）及びビデオ信号出力（Ｖout ）に接続され、第２の記憶装置（１３）を介して前記第３の記憶装置（１６）から供給されたグラフィックデータとフィルタリングされたビデオデータを複合し、供給されたグラフィックデータとフィルタリングされたビデオデータの重なりとして生じる一連のビデオデータがビデオ信号出力（Ｖout ）になるようにするのに適したオーバーラップユニット（１５）を備えることを特徴とするビデオ信号処理システム。
【請求項２】
第１の記憶装置（１７）が外部ＲＡＭとして形成されていることを特徴とする請求項１に記載のビデオ信号処理システム。
【請求項３】
第２の記憶装置（１３）がキャッシュとして形成されていることを特徴とする請求項１または２に記載のビデオ信号処理システム。
【請求項４】
第３の記憶装置（１６）が外部ＲＡＭとして形成されていることを特徴とする請求項１乃至３の何れか一項に記載のビデオ信号処理システム。
【請求項５】
グラフィック信号入力（Ｄμp）に供給されたグラフィックデータがマイクロプロセッサからのビットマップであることを特徴とする請求項１乃至４の何れか一項に記載のビデオ信号処理システム。
【請求項６】
フィルターユニット、記憶装置（１７，１３，１６）及びオーバーラップユニット（１５）が、ビデオ及びグラフィック信号処理を制御するのに適した第１の制御システム（１４）に接続されていることを特徴とする請求項１乃至５の何れか一項に記載のビデオ信号処理システム。
【請求項７】
ビデオ信号処理システムがリアルタイムで操作される場合において、第１の制御システム（１４）のクロック振動数(Taktfrequenz)がビデオ信号入力（Ｖin）及び／又はビデオ信号出力（Ｖout ）における信号の周波数よりも高いことを特徴とする請求項１乃至６の何れか一項に記載のビデオ信号処理システム。
【請求項８】
第１の制御システム（１４）がマイクロプロセッサであることを特徴とする請求項６又は７に記載のビデオ信号処理システム。
【請求項９】
ビデオデータをグラフィックデータに処理するためのビデオ信号処理システムであって、
ａ） グラフィックデータが供給されるグラフィック信号入力Ｄμp と、
ｂ） 所定数のラインと所定数のカラムを有するビデオ画像が一連のビデオデータの形態で供給されるビデオ信号入力（Ｖin）と、
ｃ） ビデオ信号出力（Ｖout ）と、
ｄ） ビデオ信号入力（Ｖin）に接続され、ビデオ信号入力（Ｖin）を介して受け取られるビデオデータを異なるカラム数を有するビデオ画像に変換するのに適した水平フィルター（２１）と、
ｅ） グラフィック信号入力（Ｄμp ）及び水平フィルター（２１）に接続されており、グラフィック信号入力（Ｄμp）及び水平フィルター（２１）を介して供給されるデータを中間記憶するのに適した第４の記憶装置（２３）と、
ｆ） 前記第４の記憶装置（２３）に接続されており、第４の記憶装置（２３）を介して供給されるデータを記憶するのに適した第５の記憶装置（２６）と、
ｇ） 前記第４の記憶装置（２３）及びビデオ信号出力（Ｖout ）に接続されているオーバーラップ／フィルターユニットを備える場合において前記オーバーラップ／フィルターユニットは、第４の記憶装置（２３）を介して第５の記憶装置（２６）から供給されたビデオデータを他のライン数を有するビデオ画像に変換するのに適した垂直フィルター（２２）及び第４の記憶装置（２３）を介して第５の記憶装置（２６）から供給されたグラフィックデータとフィルタリングされたビデオデータを複合し、供給されたグラフィックデータとフィルタリングされたビデオデータの重なりとして生じる一連のビデオデータがビデオ信号出力（Ｖout ）になるようにするのに適したオーバーラップユニット（２５）を備えることを特徴とするビデオ信号処理システム。
【請求項１０】
第４の記憶装置（２３）がキャッシュとして形成されていることを特徴とする請求項９に記載のビデオ信号処理システム。
【請求項１１】
第５の記憶装置（２６）がＲＡＭとして形成されていることを特徴とする請求項９又は１０に記載のビデオ信号処理システム。
【請求項１２】
グラフィック信号出力（Ｖout ）に供給されたグラフィックデータがマイクロプロセッサからのビットマップであることを特徴とする請求項９乃至１１の何れか一項に記載のビデオ信号処理システム。
【請求項１３】
水平フィルター（２１）、第４及び第５の記憶装置（２３、２６）並びにオーバーラップ／フィルターユニットがビデオ信号処理装置及びグラフィック信号処理装置を制御するのに適した第２の制御システム（２４）に接続されていることを特徴とする請求項９乃至１２の何れか一項に記載のビデオ信号処理システム。
【請求項１４】
第２の制御システム（２４）のクロック振動数がビデオ信号入力（Ｖin）及び／又はビデオ信号出力（Ｖout ）における信号の周波数よりも高いことを特徴とする請求項９乃至１３の何れか一項に記載のビデオ信号処理システム。
【請求項１５】
第２の制御システム（２４）がマイクロプロセッサであることを特徴とする請求項１３又は１４に記載のビデオ信号処理システム。
【請求項１６】
ビデオ信号処理システムがインタレースプログレッシブ変換(Interlace-Progressive-Wandlung)に利用されることを特徴とする請求項９乃至１５の何れか一項に記載のビデオ信号処理システム。
【請求項１７】
ビデオデータ及びグラフィックデータの処理用ビデオ信号処理方法であって、
ａ） グラフィック信号入力（Ｄμp ）にグラフィックデータが供給され、
ｂ） ビデオ信号入力（Ｖin）に、所定数のラインと所定数のカラムを有するビデオ画像が一連のビデオデータの形態で供給され、
ｃ） ビデオ信号出力（Ｖout ）に、処理されたビデオデータ及びグラフィックデータが再び取り出され、
ｄ） フィルターユニットで、ビデオ信号入力（Ｖin）を介して供給されたデータが他のライン数及び／又はカラム数を有するビデオ画像に変換され、個々の画点及び／又はラインは第１の記憶装置（１７）に）キャッシュされ、
ｅ） 第２の記憶装置（１３）に、ビデオ信号入力（Ｖin）を介して供給されたグラフィックデータ及びフィルターユニットにより変換されたビデオデータがキャッシュされ、
ｆ） 第３の記憶装置（１６）に、第２の記憶装置（１３）を介して供給されたデータが記憶され、
ｇ） オーバーラップユニット（１５）で、第２の記憶装置（１３）を介して第３の記憶装置（１６）から供給されたグラフィックデータ及びフィルタリングされたビデオデータが複合され、ビデオ信号出力（Ｖout ） に、供給されたグラフィックデータとフィルタリングされたビデオデータの重なりとして生じる一連のビデオデータがビデオ信号出力（Ｖout ）になるようにすることを特徴とすることを特徴とするビデオ信号処理方法。
【請求項１８】
ビデオデータ及びグラフィックデータの処理用ビデオ信号処理方法であって、
ａ） グラフィック信号入力Ｄμp にグラフィックデータが供給され、
ｂ） ビデオ信号入力（Ｖin）に、所定数のラインと所定数のカラムを有するビデオ画像が一連のビデオデータの形態で供給され、
ｃ） ビデオ信号出力（Ｖout ）にて、処理されたビデオデータ及びグラフィックが取り出され、
ｄ） 水平フィルター（２１）で、ビデオ信号入力（Ｖin）を介して供給されたデータが他のカラム数を有するビデオ画像に変換され、
ｅ） 第４の記憶装置（２３）で、グラフィック信号入力（Ｖin）及び水平フィルター（２１）を介して供給されたデータが中間記憶され、
ｆ） 第５の記憶装置（２６）において第４の記憶装置（２３）を介して供給されたデータが記憶され、
ｇ） オーバーラップ／フィルターユニットにおいて、前記第４の記憶装置（２３）を介して第５の記憶装置（２６）から供給されたビデオデータが他のライン数を有するビデオ画像に変換され、第４の記憶装置（２３）を介して第５の記憶装置（２６）から供給されたグラフィックデータ及びフィルタリングされたビデオデータが、供給されたグラフィックデータとフィルタリングされたビデオデータの重なりとして生じる一連のビデオデータがビデオ信号出力（Ｖout ）になるように複合されることを特徴とするとするビデオ信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオ信号処理システム及びビデオデータ及びグラフィックデータを処理するためのビデオ信号処理方法に関する。
【０００２】
【従来の技術】
現在の技術の水準から、ビデオ信号処理システムが知られている。このビデオ信号処理システムは、例えばビデオ画像（例えば国際通信連盟ＩＴＵ−Ｒの（即ち無線通信の国際諮問委員会：ＣＣＩＲ）のディジタルスタジオ基準６０１に他のフォーマットに従ってコード化されたビデオ画像を転換するためのフィルターユニットを有する。一例として、１ライン当り７２０個の画点（ＢＰ／Ｚ）及び５７６ライン（Ｚ）を有するＰＡＬ１６×９画像フォーマットから、発明者の属する委員会である諮問国際テレビジョンシステム委員会ＮＴＳＣによって指定された、４８０ＢＰ／Ｚ及び４８０Ｚを有するＮＴＳＣ１６×９画像フォーマットへの転換がある。
【０００３】
更に、現在の技術水準からビデオ画像とグラフィック画像を重ね合わせる（レイヤリング・アンド・アルファ−ブレンディング）ための計算ユニットを有するビデオ信号処理システムが知られている。前記計算ユニットにより種々の画像が調節可能な要素によって決定され（アルファブレンディング）、それによって画像の複合又は重ね合わせ（レイヤリング）によって透明な画像の表示が可能である。それ故例えば透明ボタン(durchsichtige Buttons) をフェードインさせ、同時にオリジナルのビデオ画像を更に背景に表示することができる。
【０００４】
現在、前記したようなシステムは単独の構成成分として存在するだけである。このようなシステムの複合の欠点は、ビデオ画像及びグラフィック画像をフィルタリングするためのみならずビデオ画像及びグラフィック画像を重ね合わせるために必要とされる必要な記憶量が最適化されていないことにある。
【０００５】
【発明が解決しようとする課題】
本発明の課題は共通のハードウェア構造の中にビデオ画像を他のフォーマットに転換するためのフィルターユニットと多数の画像を重ね合わせるための計算ユニットの複合を実現することである。更に、このようなユニットの複合は記憶の必要量が最小化されるように行われなければならない。
【０００６】
【課題を解決するための手段】
上記の課題は、本発明によって、請求項１、請求項９、請求項１７及び／又は１８に記載の特徴を有するビデオ信号処理システム及びビデオ信号処理方法によって解決される。
【０００７】
発明の有利な実施態様及びその他の構成は下位の請求項にあげられている。
【０００８】
このようなビデオデータ及びグラフィックデータの処理のためのビデオ信号処理システムは以下配列１と称し、グラフィック信号入力を備える。このグラフィック信号入力にはグラフィックデータが供給され、さらに配列１はビデオ信号入力を備え、このビデオ信号入力には所定数のラインと所定数のカラムを有するビデオ画像が一連のビデオ画像の形態で供給される。更に配列１はビデオ信号出力を有する。このビデオ信号出力において処理されたビデオ信号が得られる。更にビデオ信号処理システムはフィルターユニットを有する。このフィルターユニットはビデオ信号入力に接続されており、更に前記フィルターユニットは、ビデオ信号入力を介して受け取られるビデオデータを他のライン数及び／又はカラム数を有するビデオ画像に変換するのに適した水平フィルター及び垂直フィルターを有する。更に前記フィルターユニットは、個々の画素（ピクセル）及び／又はラインをキャッシュするのに適した第１の記憶装置を備える。更に前記システムは、第２の記憶装置を有する。この第２の記憶装置はグラフィック信号入力及びフィルターユニットに接続されており、グラフィック信号入力及びフィルターユニットを介して供給されたデータを（中間）記憶するのに適している。第２の記憶装置に接続されている第３の記憶装置は第２の記憶装置を介して供給されたデータを記憶するのに適している。第２の記憶装置及びビデオ信号出力に接続されたオーバーラップユニットは、第２の記憶装置を介して供給されたグラフィックデータとフィルタリングされたビデオデータを複合し、ビデオ信号出力にて、供給されたグラフィックデータとフィルタリングされたビデオデータの重なりとして生ずる一連のビデオデータになるようにするのに適している。
【０００９】
前記のようなシステムは、例えばプログラマブルなデバイス及び付加的な記憶ユニットによって非常に簡単に、費用的に非常に有利に実現することができる。このような構造の場合、必要記憶量は非常に小さい。有利に、第１の記憶装置及び第３の記憶装置は、外部作業記憶装置として、例えばランダムアクセス記憶装置（ＲＡＭ）として形成されており、一方第２の記憶装置は少ないアクセス時間に基づいて迅速な中間記憶装置として、即ち例えばキャッシュとして形成されている。
【００１０】
本発明において、グラフィック信号入力に供給されたグラフィックデータはマイクロプロセッサから供給されるビットマップである。このように例えば透明ボタンをフェードインさせ、同時にオリジナルのビデオ画像を更に背景に表示することができる。
【００１１】
更に本発明において、フィルターユニット、記憶装置及びオーバーラップユニットはビデオ及びグラフィック信号処理の際のデータフローを制御するのに適している制御システムに接続されている。この制御システムは例えばプログラマブルなデバイスが引き受けることができる。このようなプログラマブルなデバイスとは、例えば所謂フィールドプログラマブルゲートアレイ（ＦＰＧＡ）である。この場合本発明においてはフィルター及び計算ユニット並びにキャッシュはＦＰＧＡの内側に存在する。ＲＡＭのみが外部構成要素として接続されているに過ぎない。
【００１２】
更に本発明において、制御システムはマイクロプロセッサであるか、又は制御ユニットは外部マイクロプロセッサの命令を受け取る。
【００１３】
本発明の特に有利な実施態様においてビデオ信号処理システムはリアルタイムで操作され、その場合において、制御システムのクロック振動数はビデオ信号入力及び／又はビデオ信号出力における信号の周波数よりも高い。このように確実な信号処理が保証される。
【００１４】
ビデオデータ及びグラフィックデータを処理するための特に有利な信号処理システムにおいて、垂直フィルターはもはや入力においてフィルターブロックで実施されないが、しかし出力において所謂レイヤリングブロックで実施されている。それ故、信号／ビデオ入力時の、フィルターブロックにおける追加の記憶装置は、この存在する追加の記憶装置を一緒に使うことができるので、不要となる。
【００１５】
以下、配列２と称するこのようなシステムは以下のように構成されている。
【００１６】
該システムはグラフィックデータが供給されるグラフィック信号入力と、所定のライン数と所定のカラム数を有するビデオ画像が一連の画像の形態で供給されるビデオ信号入力とを備えている。更にこのシステムは水平フィルターを有する。この水平フィルターはビデオ信号入力に接続されており、ビデオ信号入力を介して受け取られるビデオデータを他のカラム数を有するビデオ画像に変換するのに適している。更にこのシステムは第４の記憶装置を有する。この第４の記憶装置はグラフィック信号入力及び水平フィルターに接続されており、グラフィック信号入力及び水平フィルターを介して供給されるデータを中間記憶するのに適している。更に第５の記憶装置が設けられている。この第５の記憶装置は第４の記憶装置に接続されており、第４の記憶装置を介して供給されるデータを記憶するのに適している。更にオーバーラップ／フィルターユニットが設けられており、このオーバーラップ／フィルターユニットは第４の記憶装置及びビデオ信号出力に接続されている。この場合オーバーラップ／フィルターユニットは、第４の記憶装置を介して供給されるビデオデータを他のライン数を有するビデオ画像に変換するのに適した垂直フィルターと、第４の記憶装置を介して供給されるグラフィックデータとフィルタリングされたビデオデータを複合するのに適したオーバーラップユニットとを備え、供給されたグラフィックデータとフィルタリングされたビデオデータの重ね合わせとして生ずる一連のビデオデータがビデオ信号出力になるようにする。
【００１７】
本発明において、第１の記憶装置は迅速なキャッシュ記憶装置として形成され、第２の記憶装置はランダムアクセスメモリの形態の作業記憶装置として形成されている。
【００１８】
グラフィック入力に供給されたグラフィックデータは、第１の配列と同様に例えばマイクロプロセッサからのビットマップとして存在する。
【００１９】
水平フィルター、両記憶装置及びオーバーラップ／フィルターユニットは、ビデオ信号処理及びグラフィック信号処理を制御するのに適した制御システムに接続されている。更に全ビデオ信号処理システムはリアルタイムで操作され、その場合制御システムのクロック振動数はビデオ信号入力及び／又はビデオ信号出力における信号の周波数よりも本質的に高い。
【００２０】
制御システムは、マイクロプロセッサに接続されるか、又はプログラマブル構成要素の一部分又はディジタルビデオ信号処理の全プログラム構成要素プログラマブル構成要素を制御するマイクロプロセッサと置き換えられる。
【００２１】
本発明の特に有利な構成において、全構造がインタレースプログレッシブ変化(Interlace-Progressive-Wandlung)にも利用される。これはより高い解像度を有する将来のディスプレーに対して必要である。原則的にそこでは第１の配列の垂直フィルターの前に直接に配列され(anzuorden) 、外部記憶装置に達する(eintreffen)追加の計算機が、まさに不要となる。この場合、従来の技術による相応の信号処理に対しては追加の半画像記憶装置(Halbbild-Speicher)が必要とされるので、記憶の節約(Speicherersparnis) はさらに大きい。このことは、例えばＰＡＬ基準の場合は外部ＲＡＭに２８８ラインが中間記憶されなければならないことを意味する。上記の第２の配列の場合、インタレースプログレッシブ変化は所定の計算機と記憶装置により可能である。
【００２２】
【発明の実施の形態】
本発明の実施例を図面に示し、以下に詳細に説明する。図において、図１は配列１によるビデオ信号処理システムの第１の実施例である。
【００２３】
図２は配列２によるビデオ信号処理システムの第１の実施例である。
【００２４】
図１に示す第１の配列は、ビデオ信号入力Ｖin、グラフィック信号入力Ｄμp及びビデオ信号出力Ｖout を有する。ビデオ信号入力Ｖinは、水平フィルター１１及び垂直フィルター１２を有するフィルターユニットに接続されている。このフィルターユニットは外部記憶装置１７に組み込まれている。この外部記憶装置はランダムアクセスメモリ（ＲＡＭ）として形成されている。フィルターユニットの出力に来ているデータとグラフィック信号入力Ｄμp に来ているデータは中間記憶装置１３に供給される。中間記憶装置１３は別の外部記憶装置１６に接続される。更に中間記憶装置１３はオーバーラップユニット１５に接続されており、前記オーバーラップユニットは更にビデオ信号出力Ｖout に接続されている。フィルターユニット、即ち水平フィルター１１及び垂直フィルター１２、並びに記憶装置１３、１６、１７及びオーバーラップユニット１５は制御システム１４に接続されている。この実施例において、フィルターユニットは水平フィルター１１及び垂直フィルター１２からなり、中間記憶装置１３（キャッシュ）、オーバーラップユニット１５及び制御システム１４はプログラマブルなデバイス（例えばＦＰＧＡ）に集積される。
【００２５】
ビデオ信号入力Ｖinにおけるディジタルビデオデータは水平フィルター１１及び垂直フィルター１２を介して拡大縮小される(skaliert)。即ち、ディスプレーに合わせること達成するために他の大きさ（比率）に変換される。水平フィルタリングに対してはそのときどきに同じラインの幾つかの画点（ピクセル）が必要であるにすぎない。これは時間的に直接連続して行われるので、記憶装置は少ない画点に対して必要であるにすぎない。しかしながら垂直フィルター１２において複数のラインの（即ち少なくとも二つのラインの）画点が互いに相殺されなければならない。重要なことは少なくとも一つのラインの情報が記憶装置にキャッシュされなければならないことである。このキャッシュは輝度信号に対して７２０画点及び各色差信号に対して３６０画点毎の記憶の大きさを必要とすることである。それ故に７２０画点＋２×３６０画点、即ち１４４０画点を記憶可能でなければならない。
【００２６】
引き続きデータは中間記憶装置を介して、即ち例えばキャッシュを介して外部記録装置１６（大抵、外部ＲＡＭ）に記録される。それと平行してグラフィックデータ（ビットマップ）も例えばマイクロプロセッサから高速の中間記憶装置１３（キャッシュ）を介して外部記憶装置（ＲＡＭ）１６に記録される。
【００２７】
画像はオーバーラップユニット１５（レイヤリングブロック）において複合される。これは、種々の画像が調節可能なファクタによって互いに相殺されるように行われる。専門用語でアルファブレンディングと言う。これは透明な画像の表示をもたらす。
【００２８】
プログラマブルなデバイス１０が前記の課題の全ての制御を引き受ける。これは例えばフィールドプログラマブルゲートアレイ（ＦＰＧＡ）として形成されている。フィルター１１、１２及びオーバーラップユニット１５並びに中間記憶装置１３は同様にＦＰＧＡ内に存在する。ＲＡＭは外部構成要素として接続されるしかない。全システムはリアルタイムで操作され、その場合制御システム１４のクロック速度（レート）即ちクロック振動数が本質的に入力及び出力の信号の周波数よりもはやい。
【００２９】
図２は配列２の別のビデオ信号処理システムの実施例を示す。このシステムは配列１に対して外部記憶装置が節約されるように実現化される。
【００３０】
図２のシステムはグラフィック信号入力Ｄμp 、ビデオ信号入力Ｖin及びビデオ信号出力Ｖout からなる。ビデオ信号入力Ｖinは水平フィルター２１に接続されている。水平フィルター２１の出力に来ているビデオデータ並びにグラフィック信号入力Ｄμp に来ているグラフィックデータは中間記憶装置２３に供給される。中間記憶装置２３は図１と同様に外部記憶装置２６に接続される。更に中間記憶装置２３はオーバーラップ及びフィルターユニットとして一つのブロックに実施されているオーバーラップユニット２５及び垂直フィルター２２に接続されている。このオーバーラップ／フィルターユニットは更にビデオ信号出力Ｖout に接続されている。全ての構成要素、即ち水平フィルター、中間記憶装置２３、外部記憶装置２６及びオーバーラップ及びフィルターユニット２２及び２５は制御配線を介して制御システム２４に接続されている。この制御システム２４並びに外部記憶装置２６のほかの全ての他の構成要素がプログラマブルなデバイス２０に集積されている。このプログラマブルなデバイス２０は例えばＦＰＧＡとして形成されている。
【００３１】
この第２のシステムの場合、垂直フィルター２２においては入力においてフィルターブロックは行われず、出力においてオーバーラップユニット２５（レイヤリングブロック）で行われる。存在する外部記憶装置２６（ＲＡＭ）を一緒に使うことができるので、フィルターブロックにより追加の外部記憶装置１７（大抵ＲＡＭ）が不要となる。
【００３２】
オーバーラップユニット２５（レイヤリング計算ユニット）のハードウェアは第１の実施の形態と同様である。制御システム２４は相応に変更されたプログラムによって出力データを正しく算出することを配慮するだけである。オーバーラップユニット25自体はアルファブレンディングを自動で行うものであって、垂直フィルターまでも制御するものではない。この垂直フィルターの制御は制御システム24かＣＰＵ（マイクロプロセッサ）で行われる。
【００３３】
そのとき、入力及び出力データの周波数に対して高められた計算機のクロック振動数が利用し尽くされる。それは、外部記憶装置２６から種々の相殺されるべき画像データをその帯域幅を損ねることなく迅速に読みだすことを可能にする。更に、第１の実施の形態と比べて垂直フィルター１１用計算機及び追加の外部記憶装置１７が節約される。
【００３４】
この構造は、インタレースプログレッシブ変換に利用される場合、記憶の節約はかなり大きい。インタレースプログレッシブ変換のとき各２８８ラインを有する二つのフィールドからの垂直フィルター２２によって５７６ラインを有する全画像が得られる。この場合、半画像、即ち２８８ラインを中間記憶する可能性も与えられなければならない。配列１では、これは外部記憶装置１７並びに外部記憶装置１６において可能でなければならない。配列２を利用するとき、外部記憶装置２６におけるキャッシュで十分である。
【００３５】
この配列２においてビデオ信号入力Ｖinのほうに来ているビデオデータは先ず水平フィルター２１を用いて他のカラム数を有するビデオデータに変換される。そのとき約５、６個の画点が外部記憶装置２６にキャッシュされなければならない。変換されたビデオデータはグラフィック信号入力Ｄμp を介して供給されたグラフィックデータと共に中間記憶装置２３を介して外部記憶装置２６に記録される。２つの画像をオーバーラップユニット２５を用いて重ねるために、完成した全画像のデータを外部記憶装置２６にいれなければなければならないので、画像の重ね合わせと垂直フィルタリングとが、ただ１つのオーバーラップ／フィルターブロックにおいて行われるのが有利である。
【図面の簡単な説明】
【図１】  配列１によるビデオ信号処理システムの第１の実施例である。
【図２】  配列２によるビデオ信号処理システムの第１の実施例である。
【符号の説明】
１０         プログラマブルなデバイス
１１         水平フィルター
１２         垂直フィルター
１３         中間記憶装置
１４         制御システム
１５         オーバーラップユニット
１６、１７   外部記憶装置
２０         プログラマブルなデバイス
２１         水平フィルター
２２         垂直フィルター
２３         中間記憶装置
２４         制御システム
２５         オーバーラップユニット
２６         外部記憶装置
Ｖin         ビデオ信号入力
Ｖout        ビデオ信号出力
Ｄμp        グラフィック信号入力
【図１】
0003644890.tif 000002
【図２】
0003644890.tif 000003