(57)【特許請求の範囲】
【請求項１】
電波等の非接触媒体を使用して、情報処理機器等からなるホストシステム装置とのデータの授受を行う非接触型のＩＣカードにおいて、
ホストシステム装置とのインタフェースを行うインタフェース部と、
データの格納を行うメモリ部と、
データを一時的に格納するサブメモリ部と、
該サブメモリ部の動作制御を行うと共に、上記インタフェース部を介して入力されるホストシステム装置からのコマンドに従って、メモリ部の動作制御を行う制御回路部とを備え、
該制御回路部は、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うことを特徴とするＩＣカード。
【請求項２】
上記所定時間の設定値は、あらかじめメモリ部に格納され、上記制御回路部は、インタフェース部を介してデータが入力されると、メモリ部から所定時間の設定値を読み出すと共に該設定値に従って経過時間の測定を開始することを特徴とする請求項１に記載のＩＣカード。
【請求項３】
上記所定時間の設定値は、インタフェース部を介して入力されるデータに付加されており、上記制御回路部は、インタフェース部を介してデータが入力されると、該データに付加された設定値に従って経過時間の測定を開始することを特徴とする請求項１に記載のＩＣカード。
【請求項４】
上記制御回路部は、インタフェース部を介して入力されたデータの識別を行い、該データがメモリ部に格納されているデータの書き換えを行うコマンドである場合のみ、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うことを特徴とする請求項１から請求項３のいずれかに記載のＩＣカード。
【請求項５】
上記制御回路部は、インタフェース部を介してデータが入力されなくなった後、所定のデータ数を受信するのに要する時間、又は上記所定時間の残り時間のいずれか短い方の時間が経過しても、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うことを特徴とする請求項１に記載のＩＣカード。
【請求項６】
上記制御回路部は、インタフェース部を介してデータが入力されてから所定の時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータの消去を行うと共に、インタフェース部を介して所定のエラー信号を送信することを特徴とする請求項１から請求項５のいずれかに記載のＩＣカード。
【請求項７】
上記制御回路部は、インタフェース部を介してデータが入力されてから所定の時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータを、所定のエラー信号と共にインタフェース部を介して送信した後、消去することを特徴とする請求項１から請求項５のいずれかに記載のＩＣカード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電波等の非接触媒体を使用して、情報処理機器等からなるホストシステム装置とのデータの授受を行う非接触型のＩＣカードに関する。
【０００２】
【従来の技術】
ホストシステム装置とのデータの授受を電波などの非接触媒体を使用して行うＩＣカードとして、非接触型のＩＣカードがあった。図８は、従来の非接触型のＩＣカードの例を示した概略のブロック図である。
【０００３】
図８において、非接触型のＩＣカード（以下、単にＩＣカードと呼ぶ）１００は、ホストシステム装置１０１との間で電波の授受を行う送受信アンテナ部１０２と、該送受信アンテナ部１０２を介して送信するデータの変調を行う変調回路部１０３と、送受信アンテナ部１０２を介して受信したデータの復調を行う復調回路部１０４と、シリアルデータをパラレルデータに変換すると共にパラレルデータをシリアルデータに変換するＵＡＲＴ１０５と、Ｅ2ＰＲＯＭで形成されたメモリ部１０６とを備えている。更に、ＩＣカード１００は、メモリ部１０６の制御を行う制御回路部１０７と、送受信アンテナ部１０２で受信した電波を整流して各部に電源として供給する整流回路部１０８とを備えている。なお、図８において、整流回路部１０８と各部との接続は省略している。
【０００４】
また、ホストシステム装置１０１は、ホストコンピュータ１１１とデータ読み出し／書き込み装置（以下、リーダライタと呼ぶ）１１２とからなり、リーダライタ１１２は、ＩＣカード１００との間で電波の授受を行う送受信アンテナ部１１３と、データの変復調を行う変復調回路部１１４と、ホストコンピュータ１１１からの指令に基づいて変復調回路部１１４を制御する制御部１１５とを備えている。
【０００５】
上記のような構成において、リーダライタ１１２の制御部１１５は、ホストコンピュータ１１１の指令に従って変復調回路部１１４の制御を行い、送受信アンテナ部１１３を介してデータの送受信を行う。ＩＣカード１００がリーダライタ１１２から発信されたデータを受信する場合、リーダライタ１１２から発信されたデータは、送受信アンテナ部１０２で受信されて復調回路部１０４でＡ／Ｄ変換されてデジタル信号に復調される。該復調されたデータはシリアルデータであり、ＵＡＲＴ１０５は、該シリアルデータをパラレルデータに変換した後、制御回路部１０７に出力する。制御回路部１０７は、このようにして入力されたコマンドに従って種々の処理を行う。
【０００６】
また、ＩＣカード１００がメモリ部１０６に格納されたデータをリーダライタ１１２に発信する場合、制御回路部１０７は、メモリ部１０６からデータを読み出し、該読み出したデータをＵＡＲＴ１０５に出力する。ＵＡＲＴ１０５は、入力されたパラレルデータをシリアルデータに変換し、該変換されたデータは、変調回路部１０３で変調されて送受信アンテナ部１０２から送信される。
【０００７】
【発明が解決しようとする課題】
ここで、図９は、データ受信時における制御回路部１０７の動作例を示したタイミングチャート図である。図９において、（ａ）は、ホストシステム装置１０１からの受信データであり、（ｂ）及び（ｃ）は制御回路部１０７内の信号である。（ｂ）は、データ受信を許可するデータ受信許可信号であり、ホストシステム装置１０１からデータを受信した場合、例えばデータ受信許可信号を「Ｈ」レベルにする。（ｃ）は、データの処理を行ってよいか否かを示す、データ処理許可信号である。
【０００８】
ＩＣカード１００では、図９で示したように、外部からのデータが受信されるごとに該データに対する処理が行われ、所定の時間、例えばｍバイトのデータを受信するために必要な時間、外部からのデータ受信がない場合、自動的に受信を終了してデータを送信するモードに切り替わるようになっていた。このため、ＩＣカード１００は、受信したｎ個目のコマンドでエラーが発生して処理を中断した場合、この時点ですでに受信した（ｎ−１）個目までのコマンドに対する処理は完了しており、メモリ部１０６に格納されていたデータが書き換えられてしまうという問題があった。また、ＩＣカード１００は、ノイズ等によって常時データ受信状態となってしまい、データの送信ができなくなるという問題があった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、格納されたデータに対して異常な書き換えが行われないようにすることができ、ノイズ等によってデータの送信ができなくなることを防止して、信頼性を向上させることができると共に、メモリに格納されたデータの機密性を高めることができる非接触型のＩＣカードを得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係るＩＣカードは、電波等の非接触媒体を使用して、情報処理機器等からなるホストシステム装置とのデータの授受を行う非接触型のＩＣカードにおいて、ホストシステム装置とのインタフェースを行うインタフェース部と、データの格納を行うメモリ部と、データを一時的に格納するサブメモリ部と、該サブメモリ部の動作制御を行うと共に、上記インタフェース部を介して入力されるホストシステム装置からのコマンドに従って、メモリ部の動作制御を行う制御回路部とを備え、該制御回路部は、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うものである。
【００１１】
また、この発明に係るＩＣカードは、請求項１において、上記所定時間の設定値は、あらかじめメモリ部に格納され、制御回路部は、インタフェース部を介してデータが入力されると、メモリ部から所定時間の設定値を読み出すと共に該設定値に従って経過時間の測定を開始するものである。
【００１２】
また、この発明に係るＩＣカードは、請求項１において、上記所定時間の設定値は、インタフェース部を介して入力されるデータに付加されており、制御回路部は、インタフェース部を介してデータが入力されると、該データに付加された設定値に従って経過時間の測定を開始するものである。
【００１３】
また、この発明に係るＩＣカードは、請求項１から請求項３において、上記制御回路部は、インタフェース部を介して入力されたデータの識別を行い、該データがメモリ部に格納されているデータの書き換えを行うコマンドである場合のみ、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うものである。
【００１４】
また、この発明に係るＩＣカードは、請求項１において、上記制御回路部は、インタフェース部を介してデータが入力されなくなった後、所定のデータ数を受信するのに要する時間、又は上記所定時間の残り時間のいずれか短い方の時間が経過しても、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うものである。
【００１５】
また、この発明に係るＩＣカードは、請求項１から請求項５において、上記制御回路部は、インタフェース部を介してデータが入力されてから所定の時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータの消去を行うと共に、インタフェース部を介して所定のエラー信号を送信するものである。
【００１６】
また、この発明に係るＩＣカードは、請求項１から請求項５において、上記制御回路部は、インタフェース部を介してデータが入力されてから所定の時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータを、所定のエラー信号と共にインタフェース部を介して送信した後、消去するものである。
【００１７】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるＩＣカードの例を示した概略のブロック図である。
【００１８】
図１において、非接触型のＩＣカード（以下、単にＩＣカードと呼ぶ）１は、ホストシステム装置２との間で電波の授受を行う送受信アンテナ部３と、該送受信アンテナ部３を介して送信するデータの変調を行う変調回路部４と、送受信アンテナ部３を介して受信したデータの復調を行う復調回路部５と、シリアルデータをパラレルデータに変換すると共にパラレルデータをシリアルデータに変換するＵＡＲＴ６と、Ｅ2ＰＲＯＭで形成されたメモリ部７とを備えている。更に、ＩＣカード１は、メモリ部７の制御を行う制御回路部８と、送受信アンテナ部３で受信した電波を整流して各部に電源として供給する整流回路部９とを備えている。また、制御回路部８内には、データを一時的に格納するバッファ１０を備えている。
【００１９】
送受信アンテナ部３は、変調回路部４、復調回路部５及び整流回路部９にそれぞれ接続され、変調回路部４及び復調回路部５は、ＵＡＲＴ６に接続されている。また、ＵＡＲＴ６は制御回路部８に接続され、制御回路部８はメモリ部７に接続されている。整流回路部９は、変調回路部４、復調回路部５、ＵＡＲＴ６、メモリ部７及び制御回路部８にそれぞれ接続されているが、図１においてはその接続を省略している。なお、送受信アンテナ部３、変調回路部４、復調回路部５及びＵＡＲＴ６はインタフェース部をなし、バッファ１０はサブメモリ部をなす。
【００２０】
また、ホストシステム装置２は、ホストコンピュータ１１とデータ読み出し／書き込み装置（以下、リーダライタと呼ぶ）１２とからなり、リーダライタ１２は、ＩＣカード１との間で電波の授受を行う送受信アンテナ部１３と、データの変復調を行う変復調回路部１４と、ホストコンピュータ１１からの指令に基づいて変復調回路部１４を制御する制御部１５とを備えている。ホストコンピュータ１１はリーダライタ１２の制御部１５に接続され、制御部１５は変復調回路部１４に接続されており、更に変復調回路部１４は送受信アンテナ部１３に接続されている。
【００２１】
このような構成において、ホストシステム装置２は、常時、リーダライタ１２から電波を発信しており、送受信アンテナ部３は、リーダライタ１２からの電波を受信し、該受信した電波を電気信号に変換して復調回路部５及び整流回路部９に出力する。整流回路部９は、入力された電気信号の整流を行い各回路部に出力して電源供給を行う。リーダライタ１２は、ＩＣカード１にデータを送信しない場合は、無変調の電波を発信しており、データを送信する場合、該データを搬送波に変調させて含ませた電波を発信する。
【００２２】
リーダライタ１２の制御部１５は、ホストコンピュータ１１の指令に従って変復調回路部１４の制御を行い、送受信アンテナ部１３を介してデータの送受信を行う。リーダライタ１２からＩＣカード１にデータが送信される場合、リーダライタ１２の制御部１５は、ホストコンピュータ１１の指令に従ってホストコンピュータ１１から入力されたデータを、変復調回路部１４で変調させた後、送受信アンテナ部１３から送信させる。
【００２３】
ＩＣカード１の送受信アンテナ部３は、リーダライタ１２から送信された電波を受信し、電気信号に変換して復調回路部５に出力する。復調回路部５は、送受信アンテナ部３から入力された電気信号の復調を行ってデータの抽出を行い、抽出したデータをＵＡＲＴ６に出力する。ＵＡＲＴ６は、復調回路部５から入力されたシリアルデータをパラレルデータに変換して制御回路部８に出力する。制御回路部８は、リーダライタ１２から発信されたコマンドに従って動作し、メモリ部７の動作制御を行う。
【００２４】
また、メモリ部７に格納されたデータ、例えばＩＤコードをリーダライタ１２に送信する場合、制御回路部８は、メモリ部７に対してＩＤコードの読み出し動作を行わせ、該読み出しを行ったＩＤコードのデータをＵＡＲＴ６にパラレルデータで出力し、ＵＡＲＴ６は入力されたパラレルデータをシリアルデータに変換して変調回路部４に出力する。変調回路部４は、入力されたシリアルデータを搬送波に変調させて含ませる変調動作を行った後、該変調した信号を送受信アンテナ部３に出力し、送受信アンテナ部３は、入力された変調信号を電波にして送信する。リーダライタ１２は、ＩＣカード１から送信されたデータを送受信アンテナ部１３で受信し、該受信したデータの復調を変復調回路部１４で行った後、制御部１５を介してホストコンピュータ１１に出力する。
【００２５】
図２は、データ受信時における制御回路部８の動作例を示したタイミングチャートである。図２において、（ａ）は、ホストシステム装置２から送信され、制御回路部８内のバッファ１０に格納された受信データであり、（ｂ）及び（ｃ）は制御回路部８内の信号である。（ｂ）は、データ受信を許可するデータ受信許可信号であり、ホストシステム装置２からデータを受信した場合、制御回路部８は、データを受信してから所定時間（以下、データ受信時間と呼ぶ）は、データ受信を許可する期間として、例えばデータ受信許可信号を「Ｈ」レベルにする。（ｃ）は、バッファ１０に格納されたデータの処理を行ってよいか否かを示す、データ処理許可信号である。
【００２６】
図２で示すように、制御回路部８は、ホストシステム装置２からデータを受信すると、所定のデータ受信時間、データ受信許可信号を「Ｈ」レベルにし、この間に受信したデータを誤り検出処理を行い、データの誤りが検出されなかった場合、該データをバッファ１０に格納する。データ受信時間経過後に、データの受信がなくなると、データ処理許可信号を「Ｈ」レベルにし、バッファ１０に格納されたデータの処理を行う。しかし、データ受信時間経過後においてもデータ受信が継続している場合は、データ処理許可信号を「Ｈ」レベルにせず、所定のエラー処理、例えば、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信する。
【００２７】
図３は、制御回路部８におけるデータ受信時の動作例を示したフローチャートであり、図３を用いて制御回路部８の動作説明を行う。なお、図３では、特に明記しない限り、各フローで行われる処理は制御回路部８で行われるものである。図３において、最初にステップＳ１で、受信モードで動作しているか否かを調べ、受信モードで動作している場合（ＹＥＳ）、ステップＳ２に進み、受信モードでない場合（ＮＯ）、本フローは終了する。ステップＳ２において、ホストシステム装置２から送信されたデータの受信を行うと共にデータ受信許可信号を「Ｈ」レベルにする。
【００２８】
次に、ステップＳ３で、受信したデータに誤りがないか否かを調べる誤り検出処理を、例えばチェックサム等の誤り検出符号を用いて行い、誤りがなければ（ＹＥＳ）、ステップＳ４に進む。ステップＳ４で、受信したデータをバッファ１０に格納すると共に、あらかじめ設定された所定のデータ受信時間が経過したか否かを調べ、経過した場合（ＹＥＳ）、ステップＳ６に進み、経過していなければ（ＮＯ）、ステップＳ２に戻る。また、ステップＳ３で、データに誤りがあった場合（ＮＯ）、ステップＳ５に進み、ステップＳ５で、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信した後、ステップＳ１に戻る。
【００２９】
次に、ステップＳ６では、受信したデータがないか否かを調べ、受信したデータがない場合（ＹＥＳ）、ステップＳ７で、バッファ１０に格納されているデータの処理を行った後、ステップＳ１に戻る。また、ステップＳ６で、受信したデータが有る場合（ＮＯ）、ステップＳ８に進み、ステップＳ８で、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信した後、ステップＳ１に戻る。
【００３０】
このように、本発明の実施の形態１におけるＩＣカードは、受信したデータは直ちに処理を行わず、バッファ１０に一時的に格納し、あらかじめ設定された所定のデータ受信時間を超えるデータの受信がなかった場合、バッファ１０に格納されたデータの処理を行う。また、所定のデータ受信時間を超えるデータの受信が有った場合、バッファ１０に格納されたデータを消去すると共に、ホストシステム装置２にエラーメッセージを送信する。
【００３１】
このことから、受信した一連のデータにおいて、該データの一部にエラーが発生した場合に、該エラーが発生するまでに受信したデータの処理が完了し、メモリ部７に格納されたデータが書き換えられることを防止することができるため、メモリ部７に格納されたデータに対して異常な書き換えが行われないようにすることができる。これらのことから、メモリ部７に格納されたデータの機密性を高めることができ、信頼性を向上させることができる。また、連続したノイズ等によって、常時データ受信状態となりデータの送信ができなくなることを防止できる。
【００３２】
実施の形態２．
実施の形態１におけるデータ受信時間の設定値を、メモリ部７に記憶させるようにして、任意の値に設定できるようにしてもよく、このようにしたものを本発明の実施の形態２とする。
本発明の実施の形態２におけるＩＣカードの例を示した概略のブロック図は、図１の制御回路部８を制御回路部２１とし、これに伴って図１のＩＣカード１をＩＣカード２２としたこと以外は図１と同じであるので省略する。
【００３３】
図４は、ＩＣカード２２の制御回路部２１におけるデータ受信時の動作例を示したフローチャートであり、図４を用いて制御回路部２１の動作説明を行う。なお、図４では、制御回路部８を制御回路部２１とする以外は図３と同じ処理を行うフローは、図３と同じ符号で示しており、ここではその説明を省略すると共に、図３との相違点のみ説明する。また、図４では、特に明記しない限り、各フローで行われる処理は制御回路部２１で行われるものである。
【００３４】
図４における図３との相違点は、図３のステップＳ１とステップＳ２との間にステップＳ１１の処理を追加したことにある。
図４において、ステップＳ１で、受信モードである場合（ＹＥＳ）、ステップＳ１１に進み、ステップＳ１１で、メモリ部７からデータ受信時間の設定値を読み出した後、ステップＳ２以降の処理を行う。
【００３５】
このように、本発明の実施の形態２におけるＩＣカードは、データ受信時間の設定値をメモリ部７に格納すると共に、該格納された設定値を書き換えることによって任意の値に設定することができる。このことから、実施の形態１の効果に加えて、アプリケーションの違い等によって、ホストシステム装置２から送信される一連のデータの長さが異なる場合においても、データ受信時間の違いに対応することができ、アプリケーションごとにデータの通信時間を最短にすることができ、ＩＣカード２２におけるデータ処理の時間を短縮することができる。
【００３６】
実施の形態３．
実施の形態２においては、データ受信時間の設定値をメモリ部７に格納していたが、ホストシステム装置２がＩＣカードにデータを送信するごとに、ホストシステム装置２によって、上記設定値が、ホストシステム装置２から送信されるデータに付加されてＩＣカードに送信されるようにしてもよく、このようにしたものを本発明の実施の形態３とする。
本発明の実施の形態３におけるＩＣカードの例を示した概略のブロック図は、図１の制御回路部８を制御回路部３１とし、これに伴って図１のＩＣカード１をＩＣカード３２としたこと以外は図１と同じであるので省略する。
【００３７】
図５は、データ受信時における制御回路部３１の動作例を示したタイミングチャートである。図５において、（ａ）は、ホストシステム装置２から送信され、制御回路部３１内のバッファ１０に格納される受信データであり、（ｂ）及び（ｃ）は制御回路部３１内の信号である。（ｂ）は、データ受信を許可するデータ受信許可信号であり、ホストシステム装置２からデータを受信した場合、制御回路部３１は、データを受信してからデータ受信時間が経過するまでは、データ受信を許可する期間として、例えばデータ受信許可信号を「Ｈ」レベルにする。（ｃ）は、バッファ１０に格納されたデータの処理を行ってよいか否かを示す、データ処理許可信号である。
【００３８】
図５における図２との相違点は、（ａ）で示した受信データの先頭にデータ受信時間の設定値を付加したことにある。
図５で示すように、ＩＣカード３２の制御回路部３１は、ホストシステム装置２からデータを受信すると、該受信データをバッファ１０に格納すると共に、バッファ１０からデータ受信時間の設定値を読み出して、該設定値が示すデータ受信時間、データ受信許可信号を「Ｈ」レベルにし、この間に受信したデータを誤り検出処理を行い、データ誤りが検出されなかった場合、該データをバッファ１０に格納する。
【００３９】
データ受信時間経過後に、データの受信がなくなると、データ処理許可信号を「Ｈ」レベルにし、バッファ１０に格納されたデータの処理を行う。しかし、データ受信時間経過後においてもデータ受信が継続している場合は、データ処理許可信号を「Ｈ」レベルにせず、所定のエラー処理、例えば、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信する。
【００４０】
制御回路部３１におけるデータ受信時の動作例を示したフローチャートは、図４のステップＳ１１の処理を、バッファ１０からデータ受信時間の設定値を読み出した後、ステップＳ２以降の処理を行うようにし、図４の各フローで行われる処理が制御回路部３１で行われるようにする以外は、図４と同じであるので省略する。
【００４１】
このように、本発明の実施の形態３におけるＩＣカードは、データ受信時間の設定値がホストシステム装置２からデータが送信されるごとに該データ共に送信されることから、送信データごとに任意の値に設定することができる。このため、実施の形態１の効果に加えて、アプリケーションの違い等によって、ホストシステム装置２から送信される一連のデータの長さが異なる場合においても、データ受信時間の違いに対応することができ、アプリケーションごとにデータの通信時間を最短にすることができ、ＩＣカード１におけるデータ処理の時間を短縮することができる。
【００４２】
実施の形態４．
実施の形態１から実施の形態３においては、ＩＣカードからのデータ読み出し及びＩＣカードへのデータ書き込みに関係なく、データ受信時間を設定した。しかし、メモリ部７へのデータ書き込みが行われないデータ読み出し時には、従来の方法、すなわち、外部からのデータが受信されるごとに該データに対する処理が行われ、所定の時間、例えばｍバイトのデータを受信するために必要な時間、外部からのデータ受信がない場合、自動的に受信を終了してデータを送信するモードに切り替わるようにし、メモリ部７へのデータ書き込みが行われるデータ書き込み時には、実施の形態１から実施の形態３のいずれかで示したようにしてもよく、このようにしたものを本発明の実施の形態４とする。
【００４３】
本発明の実施の形態４におけるＩＣカードの例を示した概略のブロック図は、図１の制御回路部８を制御回路部４１とし、これに伴って図１のＩＣカード１をＩＣカード４２としたこと以外は図１と同じであるので省略する。また、本実施の形態４においては、メモリ部７へのデータ書き込み時に、実施の形態１で示したようにする場合を例にして説明する。
【００４４】
ホストシステム装置２は、送信するデータが、メモリ部７に格納されたデータを書き換えるコマンド、例えばメモリ部７にデータを書き込むコマンドであるか、又はメモリ部７に格納されているデータを書き換えないコマンド、例えばメモリ部７からデータを読み出すコマンドであるかを識別するための識別データを送信データに付加、例えば送信データの先頭に付加した後、該データを送信する。ＩＣカード４２の制御回路部４１は、受信したデータに付加された識別データから、受信したデータが、メモリ部７に格納されたデータの書き換えを行うコマンドであるか、又はメモリ部７に格納されたデータの書き換えを行わないコマンドであるかの識別を行う。
【００４５】
制御回路部４１は、識別した結果、メモリ部７に格納されたデータの書き換えを行うコマンドであった場合、実施の形態１で示したようにしてメモリ部７にデータを書き込み、メモリ部７に格納されたデータの書き換えを行わないコマンド、例えばデータ読み出しコマンドであった場合、従来の方法でメモリ部７からデータを読み出す。従来の方法として、例えば、外部からのデータが受信されるごとに該データに対する処理が行われ、所定の時間、例えばｍバイトのデータを受信するために必要な時間、外部からのデータ受信がない場合、自動的に受信を終了してデータを送信するモードに切り替わる。
【００４６】
図６は、制御回路部４１におけるデータ受信時の動作例を示したフローチャートであり、図６を用いて制御回路部４１の動作説明を行う。なお、図６では、制御回路部８を制御回路部４１とする以外は図３と同じ処理を行うフローは、図３と同じ符号で示しており、ここではその説明を省略すると共に、図３との相違点のみ説明する。また、図６では、特に明記しない限り、各フローで行われる処理は制御回路部４１で行われるものである。
【００４７】
図６における図３との相違点は、図３のステップＳ３とステップＳ４との間にステップＳ２１の処理を追加し、更にステップＳ２２を追加したことにある。
図６において、ステップＳ３で、受信したデータに誤りがない場合（ＹＥＳ）、ステップＳ２１に進み、ステップＳ２１で、受信したデータに付加された識別データからデータ書き込みコマンドであるか否かを調べ、データ書き込みコマンドである場合（ＹＥＳ）、ステップＳ４以降の処理を行う。また、ステップＳ２１で、データ書き込みコマンドでなかった場合（ＮＯ）、ステップＳ２２に進み、ステップＳ２２で、データの受信及び該受信したデータの処理を従来の方法で行った後、ステップＳ１に戻る。
【００４８】
なお、本実施の形態４においては、データ書き込み時の動作として実施の形態１の場合を例にして示したが、データ書き込み時の動作として実施の形態２及び実施の形態３で示したようにしてもよい。
【００４９】
このように、本発明の実施の形態４におけるＩＣカードは、ホストシステム装置から送信されるデータに、メモリ部７に格納されたデータを書き換えるコマンド、例えばメモリ部７にデータを書き込むコマンドであるか、又はメモリ部７に格納されているデータを書き換えないコマンド、例えばメモリ部７からデータを読み出すコマンドであるかを識別するための識別データを付加した。制御回路部４１は、該識別データから、受信したデータのコマンドの識別を行い、メモリ部７に格納されたデータの書き換えを行うコマンドであった場合、実施の形態１から実施の形態３で示したようにしてメモリ部７にデータを書き込み、メモリ部７に格納されたデータの書き換えを行わないコマンド、例えばデータ読み出しコマンドであった場合、従来の方法でメモリ部７からデータを読み出すようにした。
【００５０】
このため、実施の形態１から実施の形態３のそれぞれの効果に加えて、ＩＣカードに格納されたデータの信頼性を高めることができると共に、データ通信の高速化を図ることができる。
【００５１】
実施の形態５．
実施の形態１において、受信データがなくなってからの経過時間が、所定の時間、例えばｍバイトのデータを受信するために必要な時間、又はデータ受信時間における残りの時間のいずれか短い方になると、バッファ１０に格納されたデータの処理を行うようにしてもよく、このようにしたものを本発明の実施の形態５とする。
本発明の実施の形態５におけるＩＣカードの例を示した概略のブロック図は、図１の制御回路部８を制御回路部５１とし、これに伴って図１のＩＣカード１をＩＣカード５２としたこと以外は図１と同じであるので省略する。
【００５２】
ＩＣカード５２の制御回路部５１は、ホストシステム装置２からの受信データがなくなってから、所定の時間、例えばｍバイトのデータを受信するために必要な時間、又はあらかじめ設定されたデータ受信時間における残り時間のいずれか短い方の時間が経過すると、バッファ１０に格納されたデータの処理を行う。また、制御回路部５１は、データ受信時間が経過してもデータ受信が継続している場合は、所定のエラー処理、例えば、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信する。
【００５３】
図７は、制御回路部５１におけるデータ受信時の動作例を示したフローチャートであり、図７を用いて制御回路部５１の動作説明を行う。なお、図７では、制御回路部８を制御回路部５１とする以外は図３と同じ処理を行うフローは、図３と同じ符号で示しており、ここではその説明を省略すると共に、図３との相違点のみ説明する。また、図７では、特に明記しない限り、各フローで行われる処理は制御回路部５１で行われるものである。
【００５４】
図７における図３との相違点は、ステップＳ３１からステップＳ３４の処理を追加したことにある。
図７において、ステップＳ４で、データ受信時間が経過していない場合（ＮＯ）、ステップＳ３１に進み、ステップＳ３１で、受信したデータがないか否かを調べ、受信したデータが有る場合（ＮＯ）、ステップＳ２に戻る。
【００５５】
また、ステップＳ３１で、受信したデータがない場合（ＹＥＳ）、ステップＳ３２に進み、ステップＳ３２で、受信データがなくなってから、ｍバイトのデータを受信するために必要な時間が、あらかじめ設定されたデータ受信時間における残り時間よりも短いか否かを調べ、ｍバイトのデータを受信するために必要な時間の方が短い場合（ＹＥＳ）、ステップＳ３３で、ｍバイトのデータを受信するために必要な時間経過した後、ステップＳ７に進む。また、ステップＳ３２で、データ受信時間における残り時間の方が短い場合（ＮＯ）、ステップＳ３４で、データ受信時間の残り時間が経過した後、ステップＳ７に進む。
【００５６】
このように、本発明の実施の形態５におけるＩＣカードは、実施の形態１において、ホストシステム装置２からの受信データがなくなってから、所定の時間、例えばｍバイトのデータを受信するために必要な時間、又はあらかじめ設定されたデータ受信時間における残り時間のいずれか短い方の時間が経過すると、バッファ１０に格納されたデータの処理を行うようにした。このため、実施の形態１の効果に加えて、ＩＣカード１におけるデータ処理の時間を短縮することができる。
【００５７】
上記実施の形態１から実施の形態５においては、所定のエラー処理として、制御回路部は、バッファ１０に格納されているデータをすべて消去すると共に、ＵＡＲＴ６、変調回路部４及び送受信アンテナ部３を介して、リーダライタ１２にエラーメッセージを送信したが、エラーメッセージと共にバッファ１０に格納されているデータをホストシステム装置２に送信した後、バッファ１０に格納されているデータを消去するようにしてもよい。このようにすることによって、エラー時にＩＣカードから送信されてきたデータと、ホストシステム装置から送信したデータとの比較を行うことができ、エラー時にＩＣカードから送信されてきたデータの評価及び解析、例えばノイズ等の解析を行うことができる。
【００５８】
【発明の効果】
請求項１に係るＩＣカードは、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介してデータが入力されない場合、サブメモリ部に格納されたデータの処理を行うようにした。このため、インタフェース部を介して入力されたデータの一部にエラーが発生した場合、該エラーが発生するまでに受信したデータの処理が完了し、メモリ部に格納されたデータが書き換えられることを防止することができるため、メモリ部に格納されたデータに対して異常な書き換えが行われないようにすることができる。このことから、メモリ部に格納されたデータの機密性を高めることができ、信頼性を向上させることができる。
【００５９】
請求項２に係るＩＣカードは、請求項１において、所定時間の設定値をメモリ部に格納すると共に、該格納された設定値を書き換えることによって任意の値に設定することができる。このことから、請求項１の効果に加えて、アプリケーションの違い等によって、ホストシステム装置から送信される一連のデータの長さが異なる場合においても、インタフェース部を介してデータが入力される時間、すなわちデータ受信時間の違いに対応することができ、アプリケーションごとにデータの通信時間を最短にすることができ、ＩＣカードにおけるデータ処理の時間を短縮することができる。
【００６０】
請求項３に係るＩＣカードは、請求項１において、所定時間の設定値がホストシステム装置からデータが送信されるごとに該データ共にＩＣカードに送信されることから、送信データごとに任意の値に設定することができる。このため、請求項１の効果に加えて、アプリケーションの違い等によって、ホストシステム装置から送信される一連のデータの長さが異なる場合においても、データ受信時間の違いに対応することができ、アプリケーションごとにデータの通信時間を最短にすることができ、ＩＣカードにおけるデータ処理の時間を短縮することができる。
【００６１】
請求項４に係るＩＣカードは、請求項１から請求項３において、インタフェース部を介して入力されたデータの識別を行い、該データがメモリ部に格納されているデータの書き換えを行うコマンドである場合のみ、インタフェース部を介して入力されるデータをサブメモリ部に格納し、インタフェース部を介してデータが入力されてから所定時間経過後に、インタフェース部を介して入力されるデータがない場合、サブメモリ部に格納されたデータの処理を行う。このことから、請求項１から請求項３のそれぞれの効果に加えて、ＩＣカードに格納されたデータの信頼性を高めることができると共に、データ通信の高速化を図ることができる。
【００６２】
請求項５に係るＩＣカードは、請求項１において、インタフェース部を介して入力されるデータがなくなってから、所定のデータ数を受信するのに要する時間、又は上記所定時間の残り時間のいずれか短い方の時間が経過しても、インタフェース部を介して入力されたデータがない場合、サブメモリ部に格納されたデータの処理を行う。このことから、請求項１の効果に加えて、ＩＣカードにおけるデータ処理の時間を短縮することができる。
【００６３】
請求項６に係るＩＣカードは、請求項１から請求項５において、インタフェース部を介してデータが入力されてから所定時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータの消去を行うと共に、インタフェース部を介して所定のエラー信号を送信する。このため、インタフェース部を介して入力されたデータの一部にエラーが発生した場合、該エラーが発生するまでに受信したデータの処理が完了し、メモリ部に格納されたデータが書き換えられることを防止することができるため、メモリ部に格納されたデータに対して異常な書き換えが行われないようにすることができる。このことから、メモリ部に格納されたデータの機密性を高めることができ、信頼性を向上させることができる。また、連続したノイズ等によって、常時データ受信状態となりデータの送信ができなくなることを防止できる。
【００６４】
請求項７に係るＩＣカードは、請求項１から請求項５において、インタフェース部を介してデータが入力されてから所定時間経過後においてもインタフェース部を介してデータが入力されている場合、サブメモリ部に格納したデータを、所定のエラー信号と共にインタフェース部を介して送信した後、消去する。このため、請求項６の効果に加えて、エラー時にＩＣカードから送信されてきたデータと、ホストシステム装置から送信したデータとの比較を行うことができ、エラー時にＩＣカードから送信されてきたデータの評価及び解析、例えばノイズ等の解析を行うことができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１におけるＩＣカードの例を示した概略のブロック図である。
【図２】  図１の制御回路部８におけるデータ受信時の動作例を示したタイミングチャートである。
【図３】  図１の制御回路部８におけるデータ受信時の動作例を示したフローチャートである。
【図４】  本発明の実施の形態２のＩＣカードにおける制御回路部２１のデータ受信時の動作例を示したフローチャートである。
【図５】  本発明の実施の形態３のＩＣカードにおける制御回路部３１のデータ受信時の動作例を示したタイミングチャートである。
【図６】  本発明の実施の形態４のＩＣカードにおける制御回路部４１のデータ受信時の動作例を示したフローチャートである。
【図７】  本発明の実施の形態５のＩＣカードにおける制御回路部５１のデータ受信時の動作例を示したフローチャートである。
【図８】  非接触型のＩＣカードの従来例を示した概略のブロック図である。
【図９】  図８の制御回路部１０７におけるデータ受信時の動作例を示したタイミングチャートである。
【符号の説明】
１，２２，３２，４２，５２  ＩＣカード、  ２  ホストシステム装置、  ３送受信アンテナ部、  ４  変調回路部、  ５  復調回路部、  ６  ＵＡＲＴ、７  メモリ部、  ８，２１，３１，４１，５１  制御回路部、  １０  バッファ、  １１  ホストコンピュータ、  １２  リーダライタ
【図１】
0003728366.tif 000002
【図２】
0003728366.tif 000003
【図３】
0003728366.tif 000004
【図４】
0003728366.tif 000005
【図５】
0003728366.tif 000006
【図６】
0003728366.tif 000007
【図７】
0003728366.tif 000008
【図８】
0003728366.tif 000009
【図９】
0003728366.tif 000010