(57)【特許請求の範囲】
【請求項１】
外囲樹脂ケースと金属ベース板を組合せたパッケージに、パワートランジスタ，および該トランジスタに並列接続したフリーホイーリングダイオードのチップ素子を組とする複数組のパワー半導体素子を絶縁基板にマウントしたパワー回路組立体，外部導出端子を組み込んで構成したパワー半導体モジュールにおいて、前記複数のトランジスタチップを絶縁基板状に形成された１つの導体パターン上にマウントし、前記複数のダイオードチップを、絶縁基板上に前記導体パターンとは分離形成された別の導体パターン上にマウントしたことを特徴とするパワー半導体モジュール。
【請求項２】
外囲樹脂ケースと金属ベース板を組合せたパッケージに、パワートランジスタ，および該トランジスタに並列接続したフリーホイーリングダイオードのチップ素子を組とする１ないし複数組のパワー半導体素子を絶縁基板にマウントしたパワー回路組立体，外部導出端子を組み込み、前記のトランジスタチップとダイオードチップを、絶縁基板上に分離形成した導体パターン上に別々に振り分けてマウントしたパワー半導体モジュールにおいて、絶縁基板上にパワートランジスタのコレクタ，エミッタ，ゲートの各電極に対応する導体パターンを分離形成した上で、トランジスタチップをコレクタ導体パターン上に半田マウントするとともに、ダイオードチップはアノード電極を絶縁基板に向けてエミッタ導体パターン上に半田マウントし、かつそのカソード電極とコレクタ導体パターンとの間を接続配線したことを特徴とするパワー半導体モジュール。
【請求項３】
請求項２記載のパワー半導体モジュールにおいて、ダイオードチップに対しそのアノード電極引出し側の主面に、半田マウントが可能な半田との親和性の良い金属膜を形成した上で、絶縁基板のエミッタ導体パターンに半田マウントしたことを特徴とするパワー半導体モジュール。
【請求項４】
請求項２記載のパワー半導体モジュールにおいて、ダイオードチップのカソード電極と絶縁基板のコレクタ導体パターンとの相互間を導体片，もしくはワイヤで接続したことを特徴とするパワー半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インバータ，サーボモータなどを始めとするパワーエレクトロニクス分野で用いるパワー半導体モジュールの構成に関する。
【０００２】
【従来の技術】
まず、従来より製品化されているパワー半導体モジュールの組立構造例を図４(a),(b) に示す。図示例はパッケージ内に４個のパワートランジスタ（ＩＧＢＴ）を組み込んで並列接続した４個組のＩＧＢＴモジュールを例示したものであり、図において、１はヒートシンクとなる銅製の金属ベース板、２は金属ベース板１の上に搭載したパワー回路組立体、３は外囲樹脂ケース、４はケース３の蓋体を兼ねた端子ブロックであり、パワー回路組立体２はアルミナ，窒化アルミニウムなどのセラミックスを基体とする絶縁基板５（図示例では絶縁基板５が２枚に分割されている）に形成した導体パターン（銅箔）上にパワートランジスタ（ＩＧＢＴ）６，およびフリーホイーリングダイオード（ＦＷＤ）７を組にして各チップ素子を半田マウントし、さらにチップ素子と導体パターンとの間にワイヤボンディングを施して内部配線した構成になる。また、端子ブロック４には主回路端子（エミッタ端子：Ｅ，コレクタ端子：Ｃ）および補助端子（ゲート端子：Ｇ、補助エミッタ端子：ｅ）の外部導出端子が一体にモールド成形されている。
【０００３】
次に、図４におけるパワー回路組立体の従来構成を図５ないし図７に示す。なお、図５は回路組立体の構成図、図６はフリーホイーリングダイオードの構造図、図７は図５の等価回路図である。
まず、図５において、絶縁基板５の上面にはパワートランジスタ（ＩＧＢＴ）６のコレクタ，エミッタ，ゲートの各電極に対応するコレクタ導体パターン８，エミッタ導体パターン９，およびゲート導体パターン１０が分離形成されており、これら導体パターンには図示のように各半導体素子が半田マウントされ、さらに図４で示したエミッタ，コレクタ，ゲートの各外部導出端子の脚片が半田接合される。ここで、コレクタ導体パターン８の上にはコレクタ電極を下向きにしてトランジスタ６のチップ，およびダイオード７のチップがカソード電極を下向きにしてそれぞれ半田マウントされている。さらに、トランジスタ６のチップ上面側に形成したエミッタ電極，およびダイオード７のチップ上面側に形成したアノード電極とエミッタ導体パターン９との間、およびトランジスタ６のゲート電極とゲート導体パターン１０との間がボンディングワイヤ１１で相互接続されており、これにより図７の等価回路に示したパワー回路組立体が構築される。
【０００４】
なお、図６はダイオード７の構造を模式的に表した図であり、カソード電極７Ｋはプレーナ構造の接合形チップ素子の裏面側でSi基板上に形成されており、Ti（コンタクト層),Ni (接合層),Au (保護層) からなる。また、ワイヤボンド側のアノード電極７Ａは、ｐ−ｎ接合領域からパッシベーション膜（シリコン酸化膜：SiＯ2 ）の上面側にはみ出し形成されたAl (接合層),Ni (バッファ層),Au (保護層) からなる島状のオーバーレイ電極として形成されている。
【０００５】
ここで、パワー回路組立体２を図５のような構成にするのは次の理由による。すなわち、プレーナ構造の半導体素子では、チップ素子の底面側全面に表面電極（ＩＧＢＴはコレクタ電極，ダイオードはカソード電極）が形成されており、絶縁基板５の導体パターンに半田マウントするための表面処理が容易である。
【０００６】
【発明が解決しようとする課題】
ところで、前記したパワー半導体モジュールの従来構造では次記のような問題点がある。すなわち、図５で示すように絶縁基板５のコレクタ導体パターン８にはパワートランジスタ６，フリーホイーリングダイオード７が２個ずつ、合計４個のパワー素子が一括して集中的にマウントされている。一方、パワー半導体モジュールでは通電，スイッチング動作に伴い各パワー半導体素子に大きな発熱を生じる。このために、従来の組立構造のままでは絶縁基板５の温度分布がコレクタ導体パターン８に集中して金属ベース板１へ伝熱する放熱性が低下するほか、コレクタ導体パワー８の上に集中している各パワー半導体素子の発熱が互い干渉し合い、これが原因で半導体素子内部の接合温度が大きく上昇することから、モジュールの最大許容電流値が低く抑えられる。
【０００７】
本発明は上記の点にかんがみなされたものであり、パワートランジスタとフリーホイーリングダイオードを組合せたパワー半導体モジュールを対象に、トランジスタチップとダイオードチップとの間での熱的干渉を抑制して放熱性の大幅な改善が図れるようにしたパワー半導体モジュールの組立構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、外囲樹脂ケースと金属ベース板を組合せたパッケージに、パワートランジスタ，および該トランジスタに並列接続したフリーホイーリングダイオードのチップ素子を組とする１ないし複数組のパワー半導体素子を絶縁基板にマウントしたパワー回路組立体と、外部導出端子を組み込んで構成したパワー半導体モジュールにおいて、前記のトランジスタチップとダイオードチップを、絶縁基板上に分離形成した導体パターン上に別々に振り分けてマウントするものとし、具体的には次記のような態様で構成する。
【０００９】
１）絶縁基板上にパワートランジスタのコレクタ，エミッタ，ゲートの各電極に対応する導体パターンを分離形成した上で、トランジスタチップをコレクタ導体パターン上に半田マウントするとともに、ダイオードチップはアノード電極を絶縁基板に向けてエミッタ導体パターン上に半田マウントし、かつそのカソード電極とコレクタ導体パターンとの間を接続配線する。
【００１０】
２）前項１）において、ダイオードチップに対しそのアノード電極引出し側の主面に、半田マウントが可能な半田との親和性の良い金属膜を形成した上で、絶縁基板のエミッタ導体パターンに半田マウントする。
３）さらに、前項１）において、ダイオードチップのカソード電極と絶縁基板のコレクタ導体パターンとの相互間を導体片，もしくはワイヤで接続する。
【００１１】
上記構成によれば、パワートランジスタとフリーホイーリングダイオードは絶縁基板上に分離形成された別々な導体パターンに振り分けてマウントされているので、絶縁基板全体での温度分布が平均化される。また、絶縁基板上に形成された各導体パターンの相互間は互いに分離されて伝熱的には絶縁された形となるので、トランジスタチップとダイオードチップの間の直接的な熱干渉もなくなり、これにより各半導体素子に対する放熱性が改善されて仕様面でのモジュールの最大許容電流値の増大化が図れる。
【００１２】
また、フリーホイーリングダイオードのカソード電極と絶縁基板のコレクタ導体パターンとの間の接続を、ボンディングワイヤに代えて通電能力の大きな導体片を用いて行うことにより、複数本のワイヤをボンディングする接続方式と比べて内部配線の半田付け工程が簡略化されるほか、接続部の寸法も小さくなってモジュールを小型化できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。なお、各実施例の図中で図５，図６に対応する同一部材には同じ符号が付してある。
〔実施例１〕
図１は図５と同じく、２個のパワートランジスタ（ＩＧＢＴ）６と２個のフリーホイーリングダイオード（プレーナ構造のダイオード）７を組合せて金属ベース板１に搭載した絶縁基板５に半田マウントしたパワー半導体モジュールのパワー回路部を示す実施例の組立構造図である。この実施例においては、パワートランジスタ６のチップは、図５の構成と同様にコレクタ電極を下向きにして絶縁基板５のコレクタ導体パターン８の上に半田マウントし、さらにエミッタ電極とエミッタ導体パターン９との間，およびゲート電極とゲート導体パターン１０との間がそれぞれワイヤ１１でボンディングされている。これに対して、フリーホイーリングダイオード７のチップは、アノード電極を下向きにして絶縁基板上に前記のコレクタ導体パターン８と分離形成されたエミッタ導体パターン９の上に半田マウントされ、さらにダイオード７のカソード電極とコレクタ導体パターン８との間に銅板，あるいはアルミニウム板の表面にニッケルなどのメッキを施した接続導体片１２を半田付けして相互接続している。
【００１４】
ここで、フリーホイーリングダイオード７はに対しては、前記の半田マウントに備えてあらかじめアノード電極７Ａを含めてダイオードチップのパッシベーション膜（シリコン酸化膜：SiＯ2 ）の表面側に半田マウントを可能にする処理を施すものとし、この処理はチップ素子単位で行うか，あるいはサイズの小さなチップ素子単位で処理することが困難な場合には、ダイオードチップをダイシングする以前のウエーハの状態で施すことができる。そして、前記の処理としては、例えばパッシベーション膜の周縁部を残して（所要の絶縁耐圧を確保するため）その内側領域のシリコン酸化膜の上にニッケル等の半田との親和性の高い金属膜を形成し、必要に応じてアノード電極７Ａを包含して表面が平坦面を呈するように予備半田１３を施す。なお、アノード電極７Ａがチップ上の複数箇所に分散して島状に電極付けしてあるダイオードでは、各アノード電極７Ａの間を連ねてチップ表面に予備半田１３を施すものとする。また、予備半田１３の代わりに、各アノード電極の間にまたがって伝熱性，半田濡れ性の良い平坦な電極板を接合することも可能である。
【００１５】
そして、ダイオードチップを絶縁基板５のエミッタ導体パターン９の上に半田マウントする際には、図示のようにアノード電極７Ａを絶縁基板５側に向けてエミッタ導体パターン９の上にマウントして半田接合する。この半田接合部を符号１４で表す。その後に、ダイオード７のカソード電極７Ｋと絶縁基板５のコレクタ導体パターン８との間にまたがって接続導体片１２を架け渡し、その両端とカソード電極７Ｋ，導体パターン８との間を半田付けする。なお、ダイオード７のカソード側はもともとチップ表面の全面域にカソード電極７Ｋが形成されているので、ボンディングワイヤを使わずに接続導体片１２を直接半田付けすることが可能である。これにより、図７に示した等価回路のように、フリーホイーリングダイオード７がパワートランジスタ６のエミッタとコレクタの間に並列接続される。
【００１６】
〔実施例２〕
図３は先記実施例１の応用実施例を示すものであり、図１と異なる点は、絶縁基板５のエミッタ導体パターン９に半田マウントされたフリーホイーリングダイオード７のカソード電極７Ｋとコレクタ導体パターン８との相互間が複数本のボンディングワイヤ１１で接続されている。
【００１７】
なお、図示実施例ではパワートランジスタ６としてＩＧＢＴを使用しているが、ほかに電界効果トランジスタ（接合形ＦＥＴ，ＭＯＳＦＥＴ）を採用したパワー半導体モジュールにも同様に実施適用できることは勿論であり、この場合にはＩＧＢＴのコレクタ，エミッタをＦＥＴのドレイン，ソースに置き換えて絶縁基板上に半田マウントすればよい。
【００１８】
【発明の効果】
以上述べたように、本発明の構成によれば、同じ絶縁基板上に配置したパワートランジスタとフリーホイーリングダイオードとが別々な導体パターン上に振り分けてマウントされているので、通電時における絶縁基板の発熱温度分布が平均化されて金属ベース板（ヒートシンク）への集中的な伝熱が回避され、さらにパワートランジスタとフリーホイーリングダイオードの間の熱的干渉も少なく、これにより半導体素子内部の接合温度上昇が低減され、従来構成と比べてパワー半導体モジュールの仕様面での最大許容電流の増大化が図れる。
【００１９】
また、請求項３のように、ダイオードチップに対してそのアノード電極引出し側の主面の広い面域にあらかじめ半田マウント可能な予備半田などの処理を施した上で絶縁基板の導体パターンに半田マウントすることで、ダイオードチップと絶縁基板との間に高い伝熱性を確保できる。
さらに、請求項４でダイオードチップと絶縁基板のコレクタ導体パターンとの間の接続に導体片を採用することにより、ワイヤボンディング法と比べて半田付けが簡単で、かつ接続部の寸法も小さくなってモジュールが小型化できる。
【図面の簡単な説明】
【図１】本発明の実施例１に対応するパワー半導体モジュールのパワー回路組立体の構成斜視図
【図２】図１におけるフリーホイーリングダイオードの接続部の詳細な構造図
【図３】本発明の実施例２に対応するパワー半導体モジュールのパワー回路組立体の構成斜視図
【図４】本発明の実施対象例として例示した４個組パワー半導体モジュールの従来構成図であり、(a) は分解斜視図、(b) の組立状態の外観斜視図
【図５】図４におけるパワー回路組立体の構成斜視図
【図６】図５におけるフリーホイーリングダイオードの構造図
【図７】図５の等価回路図
【符号の説明】
１    金属ベース板
２    パワー回路組立体
３    外囲樹脂ケース
４    端子ブロック
５    絶縁基板
６    パワートランジスタ（ＩＧＢＴ）
７    フリーホイーリングダイオード
７Ａ  アノード電極
７Ｋ  カソード電極
８    コレクタ導体パターン
９    エミッタ導体パターン
１０    ゲート導体パターン
１１    ボンディングワイヤ
１２    接続導体片
１３    予備半田
１４    半田接合部
【図１】
0003644161.tif 000002
【図２】
0003644161.tif 000003
【図３】
0003644161.tif 000004
【図４】
0003644161.tif 000005
【図５】
0003644161.tif 000006
【図６】
0003644161.tif 000007
【図７】
0003644161.tif 000008