(57)【特許請求の範囲】
【請求項１】
ワイパの動作モードを設定するコンビスイッチと、
上記コンビスイッチで設定された動作モードに応じて駆動されるワイパモータと、
上記ワイパモータの回転にしたがって上記ワイパのパーク位置とパーク位置以外の位置とでレベル変化する信号を出力するためのオートストップ（ＡＳ）スイッチと、
上記ワイパモータへの通電をオンオフする第１の半導体スイッチ素子と、
上記オートストップ（ＡＳ）スイッチがパーク位置以外の位置からパーク位置に戻って上記ワイパモータへの通電がオフされた時に上記ワイパモータに逆電流を流してブレーキをかける閉回路をオンする第２の半導体スイッチ素子と、
上記第１の半導体スイッチ素子のオンオフを制御する第１の制御信号と上記第２の半導体スイッチ素子のオンオフを制御する第２の制御信号を供給するコントローラと、
上記第２の半導体スイッチ素子を流れる電流を制限する電流制限用抵抗とからなり、
前記コントローラは、前記オートストップ（ＡＳ）スイッチからの信号のレベル変化を監視し、ワイパ停止中に上記レベル変化があった場合、上記レベル変化が予め設定された回数に達したとき、前記第２の制御信号を遮断する
ことを特徴とするワイパ制御装置。
【請求項２】
前記第１の半導体素子はＮチャンネル型ＭＯＳ−ＦＥＴであり、前記第２の半導体素子はＰチャンネル型ＭＯＳ−ＦＥＴである
ことを特徴とする請求項１記載のワイパ制御装置。
【請求項３】
前記第２の半導体素子と直列にツェナーダイオードが接続されている
ことを特徴とする請求項２記載のワイパ制御装置。
【請求項４】
前記第１の半導体スイッチ素子は、前記ワイパモータの下流側または上流側に接続されている
ことを特徴とする請求項１から３までのいずれか１項に記載のワイパ制御装置。
【請求項５】
請求項１から４のいずれか１項に記載のワイパ制御装置と、リレー式ワイパ制御装置とを具備し、前記コントローラは、上記ワイパ制御装置と上記リレー式ワイパ制御装置の両方の動作を制御する
ことを特徴とするワイパ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ−ＦＥＴ等の半導体スイッチ素子を用いたワイパ制御装置に関する。
【０００２】
【従来の技術】
従来技術のワイパ制御装置として、特開平９−１９３７４８号公報に開示されているものがある。このワイパ制御装置は、図１２に示すように、コンビスイッチ１７が間欠モード（ＩＮＴ）に設定されると、駆動回路２０はスイッチ素子（ＭＯＳ−ＦＥＴ）１９をＯＮさせて、ワイパーモーター１５を起動させてワイパーを１往復させる。ワイパーが１往復するとモータＡＳスイッチ１６の接点Ｐ，Ｑが接続し、駆動回路２０はスイッチ素子１９をＯＦＦさせてワイパーモーター１５への電力供給を遮断する。モータＡＳスイッチ１６の接点Ｐ，Ｑが接続すると接点端子Ｔ１とブレーキ抵抗１８を経由してバッテリー電圧側端子Ｋと接地側端子Ｊが接続されてワイパーモーター１５が制動され、ワイパーが速やかに停止する。
【０００３】
【発明が解決しようとする課題】
しかし、上述のワイパ制御装置は、次のような問題点がある。
（１）ワイパーモーター１５が、ロックした時のような異常電流発生時に、ＭＯＳ−ＦＥＴ１９またはブレーキ抵抗１８を通って大電流が流れ続けるため、ブレーキ抵抗１８またはＭＯＳ−ＦＥＴ１９が過熱し焼損するおそれがある。焼損を避けるためには、ブレーキ抵抗１８およびＭＯＳ−ＦＥＴ１９の電流定格を大きくして放熱器を設ける等の対策が必要となり、装置が大型化、高コスト化する。
（２）バッテリー１１のプラス端子とマイナス端子を間違って逆につないだとき、ＭＯＳ−ＦＥＴ１９の寄生ダイオードおよび抵抗１８を通って大電流が流れ続けるので、抵抗１８およびＭＯＳ−ＦＥＴ１９が焼損するおそれがある。
（３）ＭＯＳ−ＦＥＴがオンしてしばらくの間は、ワイパスイッチ１６の接点ＰおよびＱがつながっているので、バッテリー１１からワイパスイッチ１６→抵抗１８→ＭＯＳ−ＦＥＴ１９の経路で貫通電流が流れてしまう。このため、不要な発熱やノイズの放射が発生する。
（４）間欠時間設定やウォッシャ作動後の後ふき動作時間設定を、コンデンサの充放電原理を用いてアナログ的に行っているため、時間のばらつきが大きい。
【０００４】
そこで、出願人は、上述のワイパ制御装置の問題点（１）〜（４）を解決し、半導体スイッチ素子とデジタル制御されるコントローラとを用いた小型で信頼性が高く動作が確実なワイパ制御装置を先に提案している（特願平１１−１５１９０３号参照）。
【０００５】
ところが、上述の従来のワイパ制御装置では、さらに、ワイパーモーター１５の下流の配線がシャーシ（接地）にショートする異常時にも、抵抗１８を通って大電流が流れ続け、過熱し焼損するおそれがある。
【０００６】
たとえば、接地側端子Ｊとコンビスイッチ１７の間でシャーシ（接地）にショートした場合について説明する。なお、コンビスイッチ１７は、ＯＦＦポジションにあるものとする。このようなショートが起こった場合、ワイパーモーター１５のバッテリー電圧側端子Ｋ、接地側端子Ｊおよびショート地点を経由してシャーシ（接地）に電流が流れるので、ワイパーモーター１５は回転する。
【０００７】
一方、ワイパモーター１５の回転に同期して、ワイパースイッチ１６の接点Ｐが、接点Ｑと接点Ｒに周期的に切り替わる。接点Ｐが接点Ｑにつながっている期間（約０．１秒）は、接点Ｐ、抵抗１８、コンビスイッチ１７およびショート地点を経由して大電流が流れる。コンビスイッチ１７とスイッチ素子１９の間またはコンビスイッチ１７と抵抗１８の間で同様である。
【０００８】
このとき、２〜４オームの抵抗値を持つ抵抗１８により、電流が制限される（バッテリー１１の電圧が１２Ｖの場合は、最大６アンペアになる）ため、ヒューズ１３が切れることはない。その結果、抵抗１８に電流が流れ続けるため、やがて過熱し焼損するおそれがある。焼損を避けるためには、抵抗１８の電流定格を大きくして放熱器を設ける等の対策が必要となり、装置が大型化、高コスト化する。
【０００９】
図１３は、図１２のワイパ制御装置のイグニッション（ＩＧ）スイッチ１２、モータＡＳスイッチ１６，ワイパーモータ１５およびブレーキ抵抗１８における信号のタイミング図である。図１３において、ワイパーモータ１５の下流ショート異常発生時、ワイパーモータ１５に電流が流れ続け、モータＡＳスイッチ１６がハイ側、ロー側に周期的に切り替わり、それに連動してブレーキ抵抗１８に電流が流れ続ける様子が示されている。
【００１０】
そこで、本発明の目的は、上述の先に提案したワイパ制御装置をさらに改良し、従来のワイパ制御装置におけるワイパーモータの下流ショート異常発生時の問題点を解決し、半導体スイッチ素子とデジタル制御されるコントローラとを用いた小型で信頼性が高く動作が確実なワイパ制御装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記した目的にかんがみて、請求項１記載の発明のワイパ制御装置は、
ワイパの動作モードを設定するコンビスイッチと、
上記コンビスイッチで設定された動作モードに応じて駆動されるワイパモータと、
上記ワイパモータの回転にしたがって上記ワイパのパーク位置とパーク位置以外の位置とでレベル変化する信号を出力するためのオートストップ（ＡＳ）スイッチと、
上記ワイパモータへの通電をオンオフする第１の半導体スイッチ素子と、
上記オートストップ（ＡＳ）スイッチがパーク位置以外の位置からパーク位置に戻って上記ワイパモータへの通電がオフされた時に上記ワイパモータに逆電流を流してブレーキをかける閉回路をオンする第２の半導体スイッチ素子と、
上記第１の半導体スイッチ素子のオンオフを制御する第１の制御信号と上記第２の半導体スイッチ素子のオンオフを制御する第２の制御信号を供給するコントローラと、
上記第２の半導体スイッチ素子５を流れる電流を制限する電流制限用抵抗とからなり、
前記コントローラは、前記オートストップ（ＡＳ）スイッチからの信号のレベル変化を監視し、ワイパ停止中に上記レベル変化があった場合、上記レベル変化が予め設定された回数に達したとき、前記第２の制御信号を遮断することを特徴とする。
【００１２】
請求項１記載の発明においては、ワイパ制御装置は、ワイパの動作モードを設定するコンビスイッチと、コンビスイッチで設定された動作モードに応じて駆動されるワイパモータと、ワイパモータの回転にしたがってワイパのパーク位置とパーク位置以外の位置とでレベル変化する信号を出力するためのオートストップ（ＡＳ）スイッチと、ワイパモータへの通電をオンオフする第１の半導体スイッチ素子と、オートストップ（ＡＳ）スイッチがパーク位置以外の位置からパーク位置に戻ってワイパモータへの通電がオフされた時にワイパモータに逆電流を流してブレーキをかける閉回路をオンする第２の半導体スイッチ素子と、第１の半導体スイッチ素子のオンオフを制御する第１の制御信号と上記第２の半導体スイッチ素子のオンオフを制御する第２の制御信号を供給するコントローラと、第２の半導体スイッチ素子５を流れる電流を制限する電流制限用抵抗とからなり、コントローラは、オートストップ（ＡＳ）スイッチからの信号のレベル変化を監視し、ワイパ停止中にレベル変化があった場合、レベル変化が予め設定された回数に達したとき、第２の制御信号を遮断する。
ことを特徴とする。
【００１５】
請求項２記載の発明は、請求項１記載のワイパ制御装置において、
前記第１の半導体素子はＮチャンネル型ＭＯＳ−ＦＥＴであり、前記第２の半導体素子はＰチャンネル型ＭＯＳ−ＦＥＴである
ことを特徴とする。
【００１６】
請求項２記載の発明においては、第１の半導体素子はＮチャンネル型ＭＯＳ−ＦＥＴとされ、第２の半導体素子はＰチャンネル型ＭＯＳ−ＦＥＴとされる。
【００１７】
請求項３記載の発明は、請求項２記載のワイパ制御装置において、前記第２の半導体素子と直列にツェナーダイオードが接続されている
ことを特徴とする。
【００１８】
請求項３記載の発明においては、第２の半導体素子と直列にツェナーダイオードが接続されている。
【００１９】
請求項４記載の発明は、請求項１から３までのいずれか１項記載のワイパ制御装置において、
前記第１の半導体スイッチ素子は、前記ワイパモータ７の下流側または上流側に接続されている
ことを特徴とする。
【００２０】
請求項４記載の発明においては、第１の半導体スイッチ素子は、ワイパモータ７の下流側または上流側に接続されている。
【００２１】
請求項５記載の発明は、
請求項１から４のいずれか１項に記載のワイパ制御装置と、リレー式ワイパ制御装置とを具備し、前記コントローラは、上記ワイパ制御装置と上記リレー式ワイパ制御装置の両方の動作を制御する
ことを特徴とする。
【００２２】
請求項５記載の発明においては、請求項１から４のいずれか１項に記載のワイパ制御装置と、リレー式ワイパ制御装置とを具備している。コントローラは、ワイパ制御装置とリレー式ワイパ制御装置の両方の動作を制御する
【００２３】
【発明の実施の形態】
以下、本発明によるワイパ制御装置の実施の形態について、図面を参照しながら説明する。
【００２４】
図１は、本発明によるワイパ制御装置の実施の形態を示すブロック図である。ワイパ制御装置は、コンビスイッチ２、コントローラ３、ＭＯＳ−ＦＥＴ４，５、ツェナーダイオード６，６ａ，６ｂ，６ｃおよび電流制限用抵抗Ｒ１からなる制御部１と、ワイパモータ７と、ＡＳ（オートストップ）スイッチ８と、ウォッシャモータ９とから構成されている。
【００２５】
コンビ（コンビネーション）スイッチ２は、車両の運転者が操作してワイパの種々の動作モードを設定するものであり、ＯＮ端子、ＩＮＴ端子、ＧＮＤ端子およびＷＡＳＨ端子の接続組み合わせにより、ワイパの動作モード、すなわちＯＦＦ（停止）モード、ＩＮＴ（間欠動作）モード、ＯＮ（連続動作）モードおよびＷＡＳＨ（洗浄）モードを選択することができる。また、コンビスイッチ２は、間欠時間設定用の可変抵抗１０を接続するＶＲ端子も備えている。
【００２６】
コントローラ３は、図２にその構成例を示すように、デジタル制御部３Ａ、５ボルトレギュレータ３Ｂ、リセット回路３Ｃ、発振回路３Ｄ、入力回路３Ｅ、レベルシフト回路３Ｆ、ＶＲ変換回路３Ｇ、ＭＯＳ−ＦＥＴゲートドライブ３Ｈおよび電流検出回路３Ｉからなる。
【００２７】
デジタル制御部３Ａは、たとえばマイクロコンピュータ等からなり、ワイパ制御装置の全体動作を制御する。
【００２８】
５ボルトレギュレータ３Ｂは、車両の電源であるバッテリー１１からＩＧ（イグニッション）スイッチ１２およびヒューズ１３を介してバッテリー電源電圧（たとえば、１３．５ボルト）が供給され、デジタル制御部３Ａの駆動用電圧、たとえば５ボルト、を供給する。
【００２９】
リセット回路３Ｃは、ＩＧスイッチ１２のオンによるワイパ制御装置への電源電圧投入時に、デジタル制御部３Ａの動作を初期値にする。
【００３０】
発振回路３Ｄは、デジタル制御部３Ａ用のクロック信号を発生し、デジタル制御部３Ａに供給する。
【００３１】
入力回路３Ｅは、コンビスイッチ２のＩＮＴおよびＯＮ端子に電流を流し、各端子のオンオフを検出して、ＩＮＴモードオン信号またはＯＮモードオン信号をデジタル制御部３Ａに供給する。
【００３２】
レベルシフト回路３Ｆは、コンビスイッチ２のＷＡＳＨ端子およびＡＳスイッチ８の共通端子ａで検出されるバッテリー電源電圧（１３．５ボルト）を５ボルトに変換して、検出信号をデジタル制御部３Ａに供給する。
【００３３】
ＶＲ変換回路３Ｇは、コンビスイッチ２のＶＲ端子に接続され、ＩＮＴモード時の間欠時間設定のために設けられている。ＶＲ変換回路３Ｇの構成例は図１２に示される。
【００３４】
ＭＯＳ−ＦＥＴゲートドライブ３Ｈは、デジタル制御部３Ａから出力されるＭＯＳ−ＦＥＴ制御用デジタル出力をＭＯＳ−ＦＥＴの動作レベル電圧に変換して、制御出力端子ＦＥＴ−ａおよび制御出力端子ＦＥＴ−ｂに出力する。
【００３５】
コントローラ３は、デジタル制御部３Ａの制御の下で、図５から図７に示すタイミング図に基づいて後述するように、各動作モード時に優れた時間制御機能を働かせている。この時間制御機能は、特に以下に列挙するような特徴的な機能がある。
【００３６】
（機能Ａ）制御出力ＦＥＴ−ａと制御出力ＦＥＴ−ｂに時間差ｔｄを設けて動作を送る機能。
（機能Ｂ）コンビスイッチ２をワイパ動作途中で切った時などにおいてワイパがパーク位置に戻るまで制御出力ＦＥＴ−ａを出し続ける機能。
（機能Ｃ）ウォッシュ操作後の後ふきを正確に規定する機能。
（機能Ｄ）ウォッシュ操作後の後ふき時にコンビスイッチをＯＮからＯＦＦに切り替えた場合でも、後ふきを正確に規定する機能。
（機能Ｅ）可変抵抗１０の抵抗値をデジタル変換して間欠時間を正確に規定する機能。
（機能Ｆ）ＡＳ信号のレベルを絶えず監視し、ＩＮＴ、ＷＳ、ＯＮが入力されない状態または制御出力ＦＥＴ−ａが内情対でＡＳ信号がハイレベル→ローレベル→ハイレベル・・・を繰り返した場合、ワイパモータ下流のショート状態と判断して制御出力ＦＥＴ−ｂを遮断ラッチする機能。
上述の各機能の細部については後述する。
【００３７】
ＭＯＳ−ＦＥＴ４は、第１の半導体スイッチ素子としてのＮチャンネル型ＭＯＳ−ＦＥＴであり、そのオンオフによりワイパモータ７への駆動電圧を供給または遮断するための半導体スイッチ素子として働き、ドレインがワイパモータ７に接続され、ソースがコンビスイッチ２のＧＮＤ端子と接地に接続され、ゲートがコントローラ３の制御出力端子ＦＥＴ−ａに接続されている。
【００３８】
ＭＯＳ−ＦＥＴ５は、第２の半導体スイッチ素子としてのＰチャンネル型ＭＯＳ−ＦＥＴであり、そのオンオフにより、ワイパモータ７のブレーキ動作を行うためのブレーキ電流を流す閉回路を構成する半導体スイッチ素子として働き、ドレインが電流制限用抵抗Ｒ１を介してヒューズ１３に接続され、ソースがツェナーダイオード６を介してＭＯＳ−ＦＥＴ４のドレインに接続され、ゲートがコントローラ３の制御出力端子ＦＥＴ−ｂに接続されている。
【００３９】
ツェナーダイオード６は、そのツェナー電圧Ｖｚがバッテリー電圧（たとえば、１３．５ボルト）＜Ｖｚ＜ＭＯＳ−ＦＥＴ４の定格電圧ＶDSS なる定格を持つように選択される。これにより、ツェナーダイオード６は、後述するように、ＭＯＳ−ＦＥＴ４が過熱遮断したときのワイパモータ７の逆起電圧を逃がす働きと、バッテリー１１の接続ミスによる逆接続時の保護と、ＭＯＳ−ＦＥＴ５のオフ時そのゲート電位を０．７ボルトシフトして確実にオフさせる働きとの３つの働きを兼ね備えている。ツェナーダイオード６には、通常動作時はブレーキ電流しか流れないので、小電流容量で済むため小型、低コストとなっている。ツェナーダイオード６は、図１ではＭＯＳ−ＦＥＴ５のソース側に接続している（制御部の耐圧が十分ある場合）が、代わりにドレイン側に接続しても良い。ツェナーダイオード６ａ，６ｂ，６ｃは、それぞれ、ＭＯＳ−ＦＥＴ４，５のゲート保護用である。
【００４０】
電流制限用抵抗Ｒ１は、ワイパモータ７下流のショート時にＭＯＳ−ＦＥＴ５を流れる電流を制限するためのものである。電流制限用抵抗Ｒ１の抵抗値は、ブレーキ動作に支障がなく、ショート電流がＭＯＳ−ＦＥＴ５のパルス電流定格以下に抑えられるように設定する。
【００４１】
ワイパモータ７は、そのプラス端子がヒューズ１３に接続され、マイナス端子がＭＯＳ−ＦＥＴ４のドレインに接続されている。
【００４２】
ＡＳスイッチ８は、周知のように、ワイパモータ７の回転に伴って、共通接点ａがワイパのパーク位置で接点ｂに接続されると共に、ワイパがパーク位置以外の場所にあると接点ｃに接続されるものである。
【００４３】
ウォッシャモータ９は、そのプラス端子がヒューズ１３に接続され、マイナス端子がコンビスイッチ２のＷＡＳＨ端子に接続されている。
【００４４】
上述の構成による本発明のワイパ制御装置の通常時の動作には、間欠ワイパ動作、連続ワイパ動作およびウォッシャ後ふき動作の３つがある。以下の各々の動作について説明する。
【００４５】
まず初期状態では、ＩＧスイッチ１２がオン状態で、最初はワイパがパーク位置にあるため、ＡＳスイッチ８は、共通接点ａが、ハイレベル接点ｂに接続されている。また、各ＦＥＴ４，５へのコントローラ３からの制御出力は、制御出力ＦＥＴ−ｂがハイおよび制御出力ＦＥＴ―ａがローであり、ＭＯＳ−ＦＥＴ５およびＭＯＳ−ＦＥＴ４が共にオフとなっている。ＭＯＳ−ＦＥＴ４は、Ｎチャンネル型なので、ハイレベルの制御信号がゲートに入力されるとオンとなり、ドレインとソース間に電流が流れ、ローレベルの制御信号がゲートに入力されるとオフとなる。これに対して、ＭＯＳ−ＦＥＴ５は、Ｐチャンネル型なので、ローレベルの制御信号がゲートに入力されるとオンになり、ハイレベルの制御信号が入力されるとオフになる。ハイまたはローの制御信号は、それぞれのＭＯＳ−ＦＥＴの動作しきい値よりも十分高いまたは低いレベルに設定される。
【００４６】
（間欠ワイパ動作）
まず、間欠ワイパ動作について、図１のブロック図と、図５に示すこの動作モード（ＩＮＴモード）時のコントローラ３の各部信号のタイミング図とを参照しながら説明する。
【００４７】
初期状態から、コンビスイッチ２をＩＮＴポジションに切り換えると、コンビスイッチ２からコントローラ３にＩＮＴオン信号（ローレベル）が入力される。ＩＮＴオン信号が入力されると、コントローラ３は、ＩＮＴオン信号の立ち下がりで直ちに、制御出力ＦＥＴ−ａをローレベルからハイレベルにして、ＭＯＳ−ＦＥＴ４をオンになるように制御する。
【００４８】
ＭＯＳ−ＦＥＴ４がオンになると、バッテリー１１→ＩＧスイッチ１２→ヒューズ１３→ワイパモータ７→ＭＯＳ−ＦＥＴ４→グラウンド（接地）の経路で電流が流れ、ワイパモータ７は回転を始める。ワイパモータ７の回転に同期しているＡＳスイッチ８は、ハイレベル接点ｂからローレベル接点ｃに切り替わるため、コントローラ３のＡＳ入力は、ハイレベルからローレベルに変わる。ワイパモータ７が回転を続け、ワイパが車両のウインドシールドガラス上を１往復すると、ワイパはパーク位置に戻る。このとき、ＡＳスイッチ８は、ローレベル接点ｃからハイレベル接点ｂに戻り、コントローラ３のＡＳ入力にハイレベル信号が再度入力される。
【００４９】
コントローラ３のＡＳ入力にハイレベル信号が再入力されると、コントローラ３は、直ちに制御出力ＦＥＴ−ａをハイレベルからローレベルにして、ＭＯＳ−ＦＥＴ４をオフし、続いてデッドタイムｔｄの経過後制御出力ＦＥＴ−ｂをハイレベルからローレベルにして、ＭＯＳ−ＦＥＴ５をオンする。
【００５０】
デッドタイムｔｄは、上述のコントローラ３の機能Ａとして、ＭＯＳ−ＦＥＴ５とＭＯＳ−ＦＥＴ４が同時にオン状態となって貫通電流が流れるのを防ぐために設けられており、ＦＥＴの応答時間よりも十分に長い時間とすれば良い。
【００５１】
ワイパモータ７は、ＭＯＳ−ＦＥＴ４のオフにより通電が止められたため、逆起電力を生じるが、ＭＯＳ−ＦＥＴ５がオンするので、ワイパモータ７のプラス端子→ツェナーダイオード６→ＭＯＳ−ＦＥＴ５→ワイパモータ７のマイナス端子という閉回路が形成される。そのため、ワイパモータ７に逆電流（ブレーキ電流）が急激に流れて逆起電力を消費するので、ワイパモータ７はブレーキがかかって急速に停止し、ワイパはパーク位置からはみ出ることなく停止する。
【００５２】
ＭＯＳ−ＦＥＴ５には、ワイパモータ７の停止動作時のブレーキ電流のみが流れるように構成されている。ブレーキ電流は、数十ミリ秒の短時間流れるだけなので、ＭＯＳ−ＦＥＴ５のＲＤＳＯＮ定格を、ＭＯＳ−ＦＥＴ４の２〜２０倍と大きくしている。そのため、ＭＯＳ−ＦＥＴ５は、さらに小型、低コストとなっている。
【００５３】
コントローラ３は、制御出力ＦＥＴ−ｂをブレーキ電流を流すのに必要な所定期間ｔｂだけローレベルにしてＭＯＳ−ＦＥＴ５のオン状態を維持し、所定期間ｔｂ後再び制御出力ＦＥＴ−ｂをローレベルからハイレベルに戻して、ＭＯＳ−ＦＥＴ５をオフにする。
【００５４】
コントローラ３は、ＭＯＳ−ＦＥＴ５をオフにした後、可変抵抗１０により設定されたＩＮＴ時間（ワイパが停止している時間）をカウントした後再びＭＯＳ−ＦＥＴ４をオフからオンにし、以後上述と同様の動作を繰り返す。このようにして間欠ワイパ動作が行われる。
【００５５】
次に、間欠ワイパ動作中、コンビスイッチ２がＩＮＴポジションからＯＦＦポジションに切り替えられると、コントローラ３のＩＮＴ入力にはオフ信号（ハイレベル）が入力される。このとき、ワイパがまだウインドシールドガラス上にあり、ＡＳスイッチ８がローレベル接点ｃ側であると、コントローラ３のＡＳ入力はローレベルであるので、コントローラ３は制御出力ＦＥＴ−ａおよびＦＥＴ−ｂの制御信号をハイレベルのままに保つ（上述のコントローラ３の機能Ｂ）。したがって、ＭＯＳ−ＦＥＴ４がオン、ＭＯＳ−ＦＥＴ５がオフのままに保たれ、ワイパモータ７は回転し続ける。
【００５６】
ワイパモータ７が回転を続けて、ワイパがパーク位置まで戻り、ＡＳスイッチ８がハイレベル接点ｂ側に切り替わると、コントローラ３のＡＳ入力にハイレベル信号が供給され、コントローラ３は、直ちに制御出力ＦＥＴ−ａをハイレベルからローレベルにして、ＭＯＳ−ＦＥＴ４をオフし、続いてデッドタイムｔｄの経過後制御出力ＦＥＴ−ｂを所定期間ｔｂの間ハイレベルからローレベルにして、ＭＯＳ−ＦＥＴ５をオンし、ワイパモータ７の回転が停止する。
【００５７】
なお、コンビスイッチ２がＩＮＴポジションからＯＦＦポジションに切り替えられたとき、ＡＳスイッチ８がハイレベル接点ｂ側になっていれば（したがって、ワイパがパーク位置になっていれば）、直ちにコントローラ３からのローレベルの制御信号がＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５に供給され、ＭＯＳ−ＦＥＴ４がオフ、ＭＯＳ−ＦＥＴ５がオンとなり、ワイパモータ７も直ちに停止状態となる。
【００５８】
このようにして、コンビスイッチ２をＯＦＦポジションに切り替える段階で、ワイパがどの位置にあっても、ＩＧスイッチ１２がオンされている限り、ワイパは必ずパーク位置で停止する。ＡＳスイッチ８は、単にワイパのパーク位置を検出するためだけに用いられており、ワイパモータ７の駆動電流が流れないので、その接点を小電流容量型とすることができ、小型かつ低コストにできる。さらに、接点の信頼性も高まる。
【００５９】
次に、間欠ワイパ動作時の間欠（ＩＮＴ）時間は、コンビスイッチ２のＶＲ端子に接続された可変抵抗１０により設定される。可変抵抗１０の抵抗値は、コントローラ３のＶＲ変換回路３Ｇでデジタル値に変換され、デジタル制御部３Ａに送られる。それにより、間欠（ＩＮＴ）時間がデジタル的に正確に規定される（コントローラ３の機能Ｅ）。
【００６０】
（連続ワイパ動作）
次に、連続ワイパ動作について、図１のブロック図と、図６に示すこの動作モード（ＯＮモード）時のコントローラ３の各部信号のタイミング図とを参照しながら説明する。
【００６１】
初期状態から、コンビスイッチ２をＯＮポジションに切り替えると、コンビスイッチ２からコントローラ３のＯＮ入力にオン信号（ローレベル）が入力される。オン信号が入力されると、コントローラ３は、制御出力ＦＥＴ−ａをローレベルからハイレベルにするが、制御出力ＦＥＴ−ｂをハイレベルに維持する。それにより、ＭＯＳ−ＦＥＴ５をオフし続け、ＭＯＳ−ＦＥＴ４をオフからオンになるように制御する。
【００６２】
ＭＯＳ−ＦＥＴ４がオンすると、ワイパモータ７が回転を始める。ワイパモータ７の回転に同期しているＡＳスイッチ８は、ハイレベル接点ｂ側からローレベル接点ｃ側に切り替わるため、コントローラ３のＡＳ入力はローレベルに変わる。ワイパモータ７が回転を続けると、ワイパは、ウインドシールドガラス上を１往復するたびにパーク位置を通過する。このとき、ＡＳスイッチ８は一時的にハイレベル接点ｂ側に戻り、コントローラ３のＡＳ入力にハイレベル信号が入力されるが、コントローラ３は、制御出力ＦＥＴ−ａおよびＦＥＴ−ｂからＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５の各ゲートへハイレベルの制御信号を出力し続ける。そのため、ワイパモータ７は回転を続ける。
【００６３】
コンビスイッチがＯＮポジションからＯＦＦポジションに切り替えられると、コントローラのＯＮ入力端子にはオフ信号（ハイレベル）が入力される。このとき、ワイパがまだウインドシールドガラス上にあり、ＡＳスイッチ８がローレベル接点ｃ側であると、コントローラ３は、ＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５への制御信号出力をハイレベルのままに保つ。したがって、ワイパモータ７が回転を続けて、ワイパがパーク位置まで戻り、コントローラ３のＡＳ入力にハイレベル信号が入力され、それに基づいて、コントローラ３は、制御出力ＦＥＴ−ａをハイレベルからローレベルにして、直ちにＭＯＳ−ＦＥＴ４をオフし、続いてデッドタイムｔｄの経過後ＭＯＳ−ＦＥＴ５を所定期間ｔｂの間オンになるように制御し、ワイパモータの回転を停止させる。このときのブレーキ動作は前述の通りである。
【００６４】
（ウォッシャ後ふき動作）
次に、ウォッシャ後ふき動作について、図１のブロック図と、図７に示すこの動作モード（ＷＡＳＨモード）時のコントローラ３の各部信号のタイミング図とを参照しながら説明する。
【００６５】
コンビスイッチ２が、ＯＦＦポジションからＷＡＳＨポジションに切り替えられると、バッテリー１１→ＩＧスイッチ１２→ヒューズ１３→ウォッシャモータ９→コンビスイッチ２のＷＡＳＨ端子→ＧＮＤ端子→グラウンド（接地）の経路で電流が流れ、ウォッシャモータ９は回転を始める。ウォッシャモータ９は、ポンプ（図示しない）を作動させ、洗浄液タンク（図示しない）から洗浄液がウインドシールドガラス上に送出される。
【００６６】
このとき、ウォッシャモータ９への通電と同時に、コントローラ３のＷＳ入力にオン信号（ローレベル）が入力される。コントローラ３は、オン信号の立ち下がりから遅れ時間ｔａの経過後、制御出力ＦＥＴ−ａをローレベルからハイレベルにして、ＭＯＳ−ＦＥＴ４をオンする。ＭＯＳ−ＦＥＴ４がオンすると、ワイパモータ７は回転を始め、ワイパがウインドシールドガラス上を往復運動して洗浄液によるウインドシールドガラスの洗浄を行う。コンビスイッチ２がＷＡＳＨポジションにある期間中は、コントローラ３は、ＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５にハイレベルの制御信号を出し続ける。遅れ時間ｔａは、ウォッシャモータ９が回転を始めてから洗浄液がウインドシールドガラス上に届くまでの時間遅れを想定して設けられている。
【００６７】
コンビスイッチ２が、ＷＡＳＨポジションからＯＦＦポジションに切り替えられると、コントローラ３のＷＳ入力端子にはオフ信号（ハイレベル）が入力される。コントローラ３は、ＷＳ入力にオフ信号が入力された後、予め設定された後ふき時間Ｔａの間、ＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５にハイレベルの制御信号を出し続け、その後制御出力ＦＥＴ−ａをハイレベルからローレベルにすることにより、ＭＯＳ−ＦＥＴ４をオフにして、ワイパをパーク位置で止める。
【００６８】
したがって、このウォッシャ後ふき動作では、コンビスイッチ２のポジションをＷＡＳＨポジションにしてウォッシャ動作をさせ、ウォッシャ動作を止めるためにＯＦＦポジションにしたときは、さらに後ふき時間Ｔａの間だけ後ふき作業を行った後、動作が完了するものである（コントローラ３の機能Ｃ）。
【００６９】
一方、コンビスイッチ２がＷＡＳＨポジションからＯＮポジションに切り替えられた場合は、コントローラ３は、そのまま連続ワイパ動作を継続するように制御する。また、ＷＡＳＨポジションからＯＮポジション、さらにＯＦＦポジションと切り替えられたとき、まだ後ふき時間が経過していなかった場合は、コントローラ３は、ワイパが残りの時間だけ後ふきを行った上でパーク位置で停止するように制御する（コントローラ３の機能Ｄ）。なお、この実施の形態では、後ふきを時間で規定したが、これに限らず後ふきを回数で規定することもできる。
【００７０】
次に、本発明のワイパ制御装置では、上述の各種動作モードにおいて、ワイパモータ７の下流で配線がシャーシ（接地）にショートする異常を起こしたとき保護動作を行う（コントローラ３の機能Ｆ）。
【００７１】
（保護動作例）
上述の保護動作例について、図１のブロック図と、図８に示すワイパ制御装置の各部信号のタイミング図とを参照しながら説明する。以下に説明する例では、ワイパ停止中（コンビスイッチ２はＯＦＦのポジション）に上述のショート異常が発生し、保護動作するまでを示している。
【００７２】
そこで、図８のタイミング図において、時刻ｔ１でワイパモータ７と制御部１の間でワイパモータ７下流の配線がシャーシ（接地）にショートすると、バッテリー１１→ＩＧスイッチ１２→ヒューズ１３→ワイパモータ７→ショート地点を経由して接地へ電流が流れるので、ワイパモータ７は回転する。ワイパモータ７の回転に伴い、ＡＳスイッチ８は、共通接点ａがハイレベル接点ｂ側からローレベル接点ｃ側に切り替わるため、コントローラ３のＡＳ入力はローレベルに変わる。ワイパが１往復すると、コントローラ３のＡＳ入力は再びハイに戻る。ショートが続く限り、ワイパモータ７は回転を続け、コントローラ３のＡＳ入力はハイ、ローを繰り返す。
【００７３】
一方、コントローラ３は、上述の動作説明にあるように、コンビスイッチ２がＯＦＦでも、ワイパがパーク位置まで戻るようにＭＯＳ−ＦＥＴ４およびＭＯＳ−ＦＥＴ５を駆動する機能があるので、ワイパモータ７が１回転して、時刻ｔ２でＡＳスイッチ８がローからハイに変わったとき、ブレーキをかけようとしてＭＯＳ−ＦＥＴ５をオンさせる。このとき、バッテリー１１→ＩＧスイッチ１２→ヒューズ１３→電流制限用抵抗Ｒ１→ＭＯＳ−ＦＥＴ５→ツェナーダイオード６→ショート地点の経路で電流が流れるが、電流制限用抵抗Ｒ１により電流量が制限されるので、ＭＯＳ−ＦＥＴ５は破壊に至らない。
【００７４】
正常時は２度目のＡＳ信号の立ち上がりが来ることはないので、コントローラ３は、時刻ｔ３における２度目のＡＳ信号の立ち上がりを異常と判断して制御出力ＦＥＴ−ｂを出さないように制御する。時刻ｔ４における３往復目のＡＳ信号の立ち上がりでは、コントローラ３は、制御出力ＦＥＴ−ｂを出力し、ＭＯＳ−ＦＥＴ５のオンによるブレーキ動作の再トライを行う。時刻ｔ５における４回転目のＡＳ信号の立ち上がりでは、コントローラ３は、ショート異常と判断して制御出力ＦＥＴ−ｂを遮断ラッチさせる。
【００７５】
このため、遮断ラッチ後は、ワイパモータ７が回り続けて、ＡＳスイッチ８がローからハイに変わっても、ＭＯＳ−ＦＥＴ５はオフ状態を維持してオンすることはなく、制御部１はショート異常から保護される。
【００７６】
なお、上述の動作において、ブレーキ動作を再トライする理由は、正常時に不完全なブレーキ動作でワイパがパーク位置を通り過ぎて再度ＡＳ信号がハイからローに立ち下がってしまった場合のリカバリーのためである。２往復目で制御出力ＦＥＴ−ｂを停止する理由は、ショート電流を連続して流さないようにしてＭＯＳ−ＦＥＴ５の温度上昇を抑えるためである。ＭＯＳ−ＦＥＴ５の電流容量に余裕がある場合は、単純にＡＳ信号の立ち上がりをカウントして、２回以上の任意回数のカウント時に、制御出力ＦＥＴ−ｂを遮断ラッチしても良い。
【００７７】
ラッチの復帰は、制御部１の電源リセット、バッテリー１１の端子開放、リセット回路３ｃのリセット信号の入力等により行われる。
【００７８】
なお、電流のしきい値には、ヒステリシスを設けても良い。電流がしきい値を越えてＭＯＳ−ＦＥＴ５をオフさせてから、電流が下がって再度ＭＯＳ−ＦＥＴ５をオンさせるまでの間に休止期間を設けても良い。
【００７９】
ワイパ連続動作中にモータ下流でショート異常が生じ、コンビスイッチ２がオフされた場合も同様に保護動作する。また、間欠動作中にショート異常が発生した負荷電流が流れ続けるのを防止する。
【００８０】
以上の構成および動作から、次のような利点がある。
（１）ブレーキ動作用のＭＯＳ−ＦＥＴ５のＲＤＳＯＮ定格をＭＯＳ−ＦＥＴ４の２〜２０倍と大きくしているため、小型、低コストとなる。
（２）バッテリーの逆接続時の電流阻止用ツェナーダイオード６とＭＯＳ−ＦＥＴ５には、ブレーキ電流しか流れないようにすることにより、ツェナーダイオード６の電流容量を小容量に出来、小型、低コストとなる。
（３）コントローラ３の制御出力ＦＥＴ−ａとＦＥＴ−ｂの立ち下がりに時間差ｔｄを設けてＭＯＳーＦＥＴ４とＭＯＳ−ＦＥＴ５に供給することで、貫通電流がなくなり、不要な発熱やノイズ放射がなくなる。
（４）ワイパモータ７のＡＳスイッチ８に信号電流のみが流れるようにして、コンビスイッチ２をワイパ動作途中で切ったときなどの場合、ワイパがパーク位置に戻るまで制御出力ＦＥＴ−ａを出し続けるようにコントローラ３が制御することで、ＡＳスイッチ８、ＭＯＳ−ＦＥＴ５およびツェナーダイオード６が小型、高信頼性化できる。
（５）ウォッシュ操作後の後ふきを正確に規定することにより、後ふきの誤差がなくなる。
（６）ウォッシュ操作後の後ふき時にコンビスイッチ２をＯＮポジションからＯＦＦポジションに切り替えた場合でも、後ふきを正確に規定することにより、後ふき数の誤差がなくなる。
（７）ワイパモータ７の異常発生時に通電を遮断し異常解除後に通電を復帰させる制御を行うことにより、ＭＯＳ−ＦＥＴを必要以上に大型化する必要がなくなり、小型、低コストにできる。さらに、駆動回路やモータを含めた装置の信頼性が高まる。
（８）可変抵抗の抵抗値をデジタルに変換して、間欠時間を正確に規定することにより、間欠ワイパ動作の時間精度が向上する。
（９）コンビスイッチ２のＶＲ端子解放時は、コントローラ３で間欠時間を予め決められた時間に正確に規定することにより、間欠動作の時間精度が向上する。
（１０）ワイパモータ７の下流でショート異常が発生し、ＭＯＳ−ＦＥＴ５にショート電流が流れた場合、電流制限抵抗Ｒ１の存在により電流値が制限されるので、ＭＯＳ−ＦＥＴ５は破壊に至らない。
（１１）ワイパモータ７の下流でショート異常が発生し、ＭＯＳ−ＦＥＴ５にショート電流が流れた場合、ＭＯＳ−ＦＥＴ５によるブレーキ回路を確実に遮断することにより、ワイパ制御装置の安全性を向上させる。通常動作時およびショート異常時の発熱を小さくすることにより、装置が小型化できる。
【００８１】
以上のように、本発明の実施の形態について説明したが、本発明はこれに限らず種々の変形、応用が可能である。
【００８２】
たとえば、本発明によるワイパ制御装置の他の実施例として、図３に示すように、ワイパモータ７への駆動電圧を供給または遮断するための半導体スイッチ素子として働くＮチャンネル型ＭＯＳ−ＦＥＴ４のゲート回路に過熱遮断保護回路３０を設けることができる。この過熱遮断保護回路３０は、温度検出回路、ゲート遮断回路およびラッチ回路を含む。
【００８３】
具体的には、過熱遮断保護回路３０は、図４に示すように、温度検出回路として働く、抵抗４０を介してコントローラ３の制御出力ＦＥＴ−ａから制御信号が供給されるＭＯＳ−ＦＥＴ４のゲートに接続された電流源３１と、ＭＯＳ−ＦＥＴ４の発熱を検出する複数の直列接続されたダイオードからなる温度検出部３２との接続点の電圧を、抵抗３３を介してコンパレータ３７のマイナス入力端子に供給し、プラス端子に抵抗３５を介して供給される基準電圧源３４の基準電圧と比較して、比較結果を温度検出として出力する。
【００８４】
温度検出回路の温度検出出力は、ラッチ回路として働くＤ型ＦＦ（フリップフロップ）３８のクロック入力端子に供給される。Ｄ型ＦＦのＤ入力端子にはコントローラ３の制御出力ＦＥＴ−ａからの制御信号が入力され、Ｑ出力端子からの出力は、ＭＯＳ−ＦＥＴ４のゲートとソース間に接続されてゲート遮断回路として働くＮチャンネル型ＭＯＳ−ＦＥＴ３９に供給される。逆接続されたツェナーダイオード４１および４２は、ＭＯＳ−ＦＥＴ４のゲートに過電圧が印加されるのを防止する過電圧保護手段である。尚、ラッチ回路として働くＤ型ＦＦ３８を省略して、温度検出回路からの温度検出力で直接、ゲート遮断回路として働くＮチャンネル型ＭＯＳ−ＦＥＴ３９を遮断動作させても良い。
【００８５】
ＭＯＳ−ＦＥＴ４のゲートにコントローラ３の制御出力ＦＥＴ−ａからハイレベルの制御信号が供給され、ＭＯＳ−ＦＥＴ４がオンとなってワイパモータ７に通電中において、ワイパモータ７のロックやショート等の異常発生時にＭＯＳ−ＦＥＴ４に大電流が流れた場合、ＭＯＳ−ＦＥＴ４の発熱が温度検出部３２で検出される。温度検出部３２で検出された検出電圧が基準電圧源３２の電圧を超えると、コンパレータ３７から比較結果のハイレベル出力がＤ型ＦＦ３８のクロック入力端子に供給される。それにより、Ｄ型ＦＦ３８のＱ出力端子からハイレベル出力がＭＯＳ−ＦＥＴ３９のゲートに印加され、ＭＯＳ−ＦＥＴ３９がオンとなる。ＭＯＳ−ＦＥＴ３９がオンになると、ＭＯＳ−ＦＥＴ４のゲート電位がローレベルになるので、ＭＯＳ−ＦＥＴ４はオンからオフになり、通電が遮断される。
【００８６】
以上説明した保護動作により、ワイパモータに異常電流が流れ続けることがなくなるので、モータや電線、コネクタの信頼性も向上する。また、上述の各保護動作例を適宜複数組み合わせて保護動作を構成しても良い。
【００８７】
さらに、本発明によるワイパ制御装置の他の実施例として、図９に示すように、２スピードのワイパモータを駆動する制御装置に適用することができる。２スピードワイパモータは、車両のフロントガラス用ワイパに一般的に用いられている。
【００８８】
図９において、ワイパ制御装置は、コンビスイッチ２Ｄ、コントローラ３Ｄ、ＭＯＳ−ＦＥＴ４，５、ツェナーダイオード６、２スピードワイパモータ７Ａ、ウォッシャモータ９、可変抵抗１０および電流制限用抵抗Ｒ１で構成されている。
【００８９】
コンビスイッチ２Ｄは、ＭＯＳ−ＦＥＴ４のドレインとＭＯＳ−ＦＥＴ５のソースの接続点に接続されたＦＥＴ端子と、ワイパモータ７Ａの低速端子に接続されたＬＯ端子と、コントローラ３ＢのＩＮＴ２端子に接続されたＡＭＰ＿ＩＮ端子と、ワイパモータ７Ａの高速端子に接続されたＨＩ端子と、接地に接続されたＧＮＤ端子と、ウォッシャモータ９に接続されたＷＡＳＨ端子とを有する。
【００９０】
コントローラ３Ｄは、図１のコントローラ３の構成からＯＮ入力を省略した構成を有する。
【００９１】
図９の構成において、間欠動作時に、ＭＯＳ−ＦＥＴ４によりワイパモータ７Ａが駆動される。動作タイミングは図５と同じである。低速連続回転および高速回転は、コンビスイッチ２ＤのＬＯ端子およびＨＩ端子により直接オンオフされる。低速連続回転（ＬＯ）および高速連続回転（ＨＩ）動作時は、コンビスイッチ２のＦＥＴ端子により、ＭＯＳ−ＦＥＴ４はワイパモータ７Ａと切り離される。ワイパがウインドシールドガラス上で止まったまま、ＩＧスイッチ１２が投入されたときなどは、コンビスイッチ２ＤがＯＦＦポジションでも、ワイパがパーク位置に来るまで、ＭＯＳ−ＦＥＴ４によりワイパモータ７Ａが駆動される。
【００９２】
このように、低速連続運転（ＬＯ）および高速連続回転（ＨＩ）は、コンビスイッチ２ＤのＬＯ端子およびＨＩ端子により直接オンオフされるようにすることで、ＭＯＳ−ＦＥＴ４，５の電流定格を小さいものとすることができ、小型、低コスト化される。さらに、ＬＯおよびＨＩ動作時は、コンビスイッチ２ＤのＦＥＴ端子により、ＭＯＳ−ＦＥＴ４，５がワイパモータ７と切り離されるようにすることで、ワイパモータコイル起電力の影響を受けないようにでき、保護素子等の追加が必要なくなる。
【００９３】
さらに、本発明によるワイパ制御装置の他の実施例として、リレーと組み合わせた制御装置に適用することができる。１台の車に２系統のワイパを備える場合、１系統に本発明のワイパ制御装置を用い、他系統に公知技術であるリレーを用いたリレー式ワイパ制御装置を用いることができる。
【００９４】
この場合は、図１０に示すように、コンビスイッチ２、コントローラ３Ｂ、ＭＯＳ−ＦＥＴ４，５、ツェナーダイオード６および電流制限用抵抗Ｒ１からなる制御部１と、ワイパモータ７と、ＡＳスイッチ８と、ウォッシャモータ９とから構成される本発明のワイパ制御装置と、コンビスイッチ２Ｂ（可変抵抗１０Ａを含む）、２スピード型のワイパモータ７Ａと、ＡＳスイッチ８Ａと、ウォッシャモータ９Ａと、リレー６０とから構成されている従来構成のリレー式ワイパ制御装置とが組み合わされる。
【００９５】
コンビスイッチ２Ｂは、リレー６０を介してＡＳスイッチ８Ａに接続されたＡＳ端子と、ワイパモータ７Ａの低速端子に接続されたＬＯ端子と、コントローラ３ＢのＩＮＴ２端子に接続されたＡＭＰ＿ＩＮ端子と、ワイパモータ７Ａの高速端子に接続されたＨＩ端子と、接地に接続されたＧＮＤ端子と、ウォッシャモータ９Ａに接続されたＷＡＳＨ端子とを有する。
【００９６】
コントローラ３Ｂは、図１のコントローラ３の構成に加えて、ワイパモータ７Ａに電源電圧を供給するヒューズ１３Ａに接続されたＩＧ２端子と、リレー６０のコイルに接続されたＲＬＹ端子と、コンビスイッチ２ＢのＷＡＳＨ端子に接続されたＷＳ２端子と、コンビスイッチ２ＢのＡＭＰ＿ＩＮ端子に接続されたＩＮＴ２端子と、コンビスイッチ２ＢのＶＲ端子に接続されたＶＲ２端子およびＧＮＤ端子を備え、ＭＯＳ−ＦＥＴ４，５とリレー６０の両方を制御する機能を有する。
【００９７】
たとえば、従来構成のリレー式ワイパ制御装置のワイパモータ７Ａは、フロントワイパを駆動し、本発明のワイパ制御装置のワイパモータ７は、リアワイパを駆動する。
【００９８】
このように、コントローラ３Ｂには、ＭＯＳ−ＦＥＴ４，５とリレー６０の両方を制御する機能を盛り込むことにより、２個の機能を集約することで、コントローラが小型化、低コスト化される。また、フロントワイパとリアワイパの制御に関連性を持たせることができるようになる。
【００９９】
さらに、本発明のワイパ制御装置の他の実施例として、ワイパモータブレーキ用ＭＯＳ−ＦＥＴ５に、Ｐチャンネル型の代わりにＮチャンネル型を用いても良い。この場合は、図１１に示すように、Ｎチャンネル型ＭＯＳ−ＦＥＴ５のゲート回路に、ブートストラップ回路やチャージポンプ回路等の昇圧手段６１を追加する必要がある。Ｎチャンネル型ＭＯＳ−ＦＥＴは、単位チップ面積あたりのオン抵抗がＰチャンネル型の半分程度と小さいので、同じオン抵抗の定格を持たせたとき、Ｐチャンネル型よりも小型化、低コスト化できる。
【０１００】
【発明の効果】
請求項１記載の発明によれば、ワイパモータの下流でショート異常が発生し、ブレーキ回路をオンオフする半導体スイッチ素子にショート電流が流れた場合、ブレーキ回路を確実に遮断することにより、ワイパ制御装置の安全性を向上させることができる。また、通常動作時およびショート異常時の発熱を小さくすることにより、ワイパ制御装置が小型化される。
【０１０２】
請求項３記載の発明によれば、第１の半導体スイッチ素子はＮチャンネル型とし、第２の半導体スイッチ素子はＰチャンネル型としたので、小型、低コストに構成できる。
【０１０３】
請求項４記載の発明によれば、第２の半導体素子と直列にツェナーダイオードを接続したので、第１の半導体スイッチ素子が過熱遮断したときのワイパモータの逆起電圧を逃がし、また、バッテリーの接続ミスによる逆接続時の保護が可能となり、さらに、第２の半導体スイッチ素子のオフ時その制御電極の電位をシフトして確実にオフさせることができる。
【０１０４】
請求項５記載の発明によれば、第１の半導体スイッチ素子は、ワイパモータの下流または上流のどちら側に配置しても良く、特に上流側に配置した場合は、電線のショート等の故障に対する保護も可能となり、装置の安全性が向上する。
【０１０５】
請求項６記載の発明によれば、コントローラには、半導体スイッチ素子とリレーの両方を制御する機能を盛り込むことにより、２個の機能を集約することで、コントローラが小型化、低コスト化される。また、フロントワイパとリアワイパの制御に関連性を持たせることができるようになる。
【図面の簡単な説明】
【図１】本発明によるワイパ制御装置の実施の形態を示すブロック図である。
【図２】図１のワイパ制御装置におけるコントローラの構成例を示すブロック図である。
【図３】本発明によるワイパ制御装置の他の実施例を示す回路図である。
【図４】図４における過熱遮断保護回路の具体的構成例を示す回路図である。
【図５】図１のワイパ制御装置におけるＩＮＴモード時のコントローラの各部信号のタイミング図である。
【図６】図１のワイパ制御装置におけるＯＮモード時のコントローラの各部信号のタイミング図である。
【図７】図１のワイパ制御装置におけるＷＡＳＨモード時のコントローラの各部信号のタイミング図である。
【図８】図１のワイパ制御装置における保護動作を説明するための各部信号のタイミング図である。
【図９】本発明によるワイパ制御装置の他の実施例を示すブロック図であり、２スピードのワイパモータを駆動する制御装置を示す。
【図１０】本発明によるワイパ制御装置の他の実施例を示すブロック図であり、リレー式ワイパ制御装置との組み合わせ例を示す。
【図１１】本発明によるワイパ制御装置の他の実施例を示す回路図である。
【図１２】従来のワイパ制御装置の構成例を示す回路構成図である。
【図１３】図１２のワイパ制御装置における各部の信号のタイミング図である。
【符号の説明】
２    コンビスイッチ
３    コントローラ
４    Ｎチャンネル型ＭＯＳ−ＦＥＴ（第１の半導体スイッチ素子）
５    Ｐチャンネル型ＭＯＳ−ＦＥＴ（第２の半導体スイッチ素子）
６    ツェナーダイオード
７    ワイパモータ
８    オートストップ（ＡＳ）スイッチ
９    ウォッシャモータ
１０  可変抵抗
１１  バッテリー
１２  イグニッション（ＩＧ）スイッチ
１３  ヒューズ
Ｒ１  電流制限用抵抗
【図１】
0003715185.tif 000002
【図２】
0003715185.tif 000003
【図３】
0003715185.tif 000004
【図４】
0003715185.tif 000005
【図５】
0003715185.tif 000006
【図６】
0003715185.tif 000007
【図７】
0003715185.tif 000008
【図８】
0003715185.tif 000009
【図９】
0003715185.tif 000010
【図１０】
0003715185.tif 000011
【図１１】
0003715185.tif 000012
【図１２】
0003715185.tif 000013
【図１３】
0003715185.tif 000014