(57)【特許請求の範囲】
【請求項１】
スイッチング素子（２０１、３０１）と、該スイッチング素子のスイッチングを制御する制御部とが備えられた複数のスイッチング回路（Ａ、Ｂ）が並列接続され、外部からの入力信号に基づいて前記複数のスイッチング回路を並列駆動することにより、負荷（１５９）に流す電流のスイッチングを行う負荷駆動回路において、
前記複数のスイッチング回路のそれぞれには、ＩＮＨ入力端子（２０２ｂ、３０２ｂ）及びＩＮＨ出力端子（２０２ａ、３０２ａ）が備えられ、前記複数のスイッチング回路に備えられたそれぞれの前記ＩＮＨ入力端子が、該複数のスイッチング回路のうちの他のスイッチング回路に備えられた前記ＩＮＨ出力端子と接続されており、
前記複数のスイッチング回路のうちのいずれかのＩＮＨ出力端子から前記スイッチング素子をオフするという信号が出力されると、この信号が前記複数のスイッチング回路に備えられたＩＮＨ入力端子に入力され、前記複数のスイッチング回路すべてが各々に備えられた前記スイッチング素子をオフさせるようになっていることを特徴とする負荷駆動回路。
【請求項２】
前記複数のスイッチング回路は、前記ＩＮＨ入力端子の電位がＨｉレベルになると各々に備えられた前記スイッチング素子をオンさせ、前記ＩＮＨ入力端子の電位がＬｏｗレベルになると各々に備えらられた前記スイッチング素子をオフさせるようになっており、
前記スイッチング素子をオフする信号として、前記スイッチング回路のうちのいずれかのＩＮＨ出力端子の電位がＬｏｗレベルになると、前記ＩＮＨ入力端子の電位がＬｏｗレベルとなって、前記複数のスイッチング回路すべてが各々に備えられた前記スイッチング素子をオフさせるようになっていることを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記制御部には、前記スイッチング回路に印加される電源電圧が第１の所定電圧よりも高電圧になっていることを検出する高電圧検出部（２０９）が備えられており、
前記高電圧が検出された際に、前記高電圧検出部からの出力信号に基づいて、該スイッチング回路に備えられたＩＮＨ出力端子から前記スイッチング素子をオフするという信号を出力するようになっていることを特徴とする請求項１又は２に記載の負荷駆動回路。
【請求項４】
前記制御部には、前記スイッチング回路に印加される電源電圧が前記第１の所定電圧よりも低い第２の所定電圧より低電圧になっていることを検出する低電圧検出部（２１０）が備えられており、
前記低電圧が検出された際に、前記低電圧検出部からの出力信号に基づいて、該スイッチング回路に備えられたＩＮＨ出力端子から前記スイッチング素子をオフするという信号を出力するようになっていることを特徴とする請求項１乃至３のいずれか１つに記載の負荷駆動回路。
【請求項５】
前記制御部には、
該制御部が配置されたチップの温度が過熱状態になっていることを検出する過熱検出部（２１２）と、
該過熱検出部が過熱状態であることを検出すると、前記スイッチング素子をオフにする制御信号を出力するラッチ手段（２１３）とが備えられており、
前記複数のスイッチング回路は、前記ラッチ手段からの制御信号に基づいて、前記ＩＮＨ出力端子から前記スイッチング素子をオフするという信号を出力するようになっていることを特徴とする請求項１乃至４のいずれか１つに記載の負荷駆動回路。
【請求項６】
前記外部からの入力信号がデューティ駆動信号であり、このデューティ駆動信号に基づいて前記ラッチ手段が前記制御信号の出力をリセットするように構成されている場合において、
前記デューティ駆動信号のオン、オフタイミングよりも前記ラッチ手段がリセットされるタイミングを遅くするディレイ回路（２１９）を備えることを特徴とする請求項１乃至５のいずれか１つに記載の負荷駆動回路。
【請求項７】
前記外部からの入力信号がデューティ駆動信号である場合において、
前記ラッチ手段は、前記外部からの入力信号と異なるリセット信号に基づいて、リセットされるように構成されていることを特徴とする請求項１乃至５のいずれか１つに記載の負荷駆動回路。
【請求項８】
前記複数のスイッチング回路に備えられたそれぞれのＩＮＨ入力端子及びＩＮＨ出力端子はＩＮＨ入出力端子（２０２、３０２）で構成されていることを特徴とする請求項１乃至７のいずれか１つに記載の負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モータやソレノイド等の負荷の駆動に用いられる負荷駆動回路に関するものである。
【０００２】
【従来の技術】
近年、車両の自動制御化が進むに連れ、負荷制御技術が重要になってきている。この負荷制御を達成する一手法として、従来では、半導体スイッチング素子を用いた制御技術が採用されている。
【０００３】
しかしながら、負荷が大きくなるに連れて半導体スイッチング素子の大型化が必要となり、これに伴う歩留り低下、パッケージ品質の低下、コスト高等のデメリットがある。
【０００４】
【発明が解決しようとする課題】
そこで、本発明者らは、負荷駆動用の半導体スイッチング素子を並列駆動することにより、半導体スイッチング素子にかかる電力を分散させ、各半導体スイッチング素子にかかる電力を低下させることで、半導体スイッチング素子の大型化を抑制し、上記問題の解決を図った。
【０００５】
そして、負荷ショートによる過熱異常やオルタネータ、バッテリ異常による過電圧、低電圧異常時にパワー素子を保護する機能を内蔵させることで、各半導体スイッチング素子の保護を図るようにした。
【０００６】
しかしながら、並列駆動時には素子毎の検出レベルのバラツキにより、各半導体スイッチング素子が同時にオフせず、時間差を有してオフするため、異常検出時に各半導体スイッチング素子をオフさせようとしてもオフが遅れた素子に負荷電流が集中するという問題が生じた。このような場合、２次故障につながる可能性もある。
【０００７】
本発明は上記点に鑑みて、負荷駆動用の半導体スイッチング素子を並列駆動する際に、スイッチングのバラツキによっていずれかの半導体スイッチング素子に電力が集中してかかることを防止することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、スイッチング素子（２０１、３０１）と、該スイッチング素子のスイッチングを制御する制御部とが備えられた複数のスイッチング回路（Ａ、Ｂ）が並列接続され、外部からの入力信号に基づいて複数のスイッチング回路を並列駆動することにより、負荷（１５９）に流す電流のスイッチングを行う負荷駆動回路において、複数のスイッチング回路のそれぞれには、ＩＮＨ入力端子（２０２ｂ、３０２ｂ）及びＩＮＨ出力端子（２０２ａ、３０２ａ）が備えられ、複数のスイッチング回路に備えられたそれぞれのＩＮＨ入力端子が、該複数のスイッチング回路のうちの他のスイッチング回路に備えられたＩＮＨ出力端子と接続されており、複数のスイッチング回路のうちのいずれかのＩＮＨ出力端子からスイッチング素子をオフするという信号が出力されると、この信号が複数のスイッチング回路に備えられたＩＮＨ入力端子に入力され、複数のスイッチング回路すべてが各々に備えられたスイッチング素子をオフさせるようになっていることを特徴としている。
【０００９】
このように、各スイッチング回路のＩＮＨ入力端子とＩＮＨ出力端子とを接続しておき、いずれかのスイッチング回路のＩＮＨ出力端子からスイッチング素子をオフさせる信号が出力された時には、ＩＮＨ入力端子を介してすべてのスイッチング素子がオフされるようにすれば、すべてのスイッチング素子のオン、オフ駆動を同時に行うことができる。これにより、負荷駆動用の半導体スイッチング素子を並列駆動する際に、スイッチングのバラツキによっていずれかの半導体スイッチング素子に電力が集中してかかることを防止することができる。
【００１０】
具体的には、請求項２に示すように、複数のスイッチング回路は、ＩＮＨ入力端子の電位がＨｉレベルになると各々に備えられたスイッチング素子をオンさせ、ＩＮＨ入力端子の電位がＬｏｗレベルになると各々に備えらられたスイッチング素子をオフさせるようになっており、スイッチング素子をオフする信号として、スイッチング回路のうちのいずれかのＩＮＨ出力端子の電位がＬｏｗレベルになると、ＩＮＨ入力端子の電位がＬｏｗレベルとなって、複数のスイッチング回路すべてが各々に備えられたスイッチング素子をオフさせることができる。
【００１１】
請求項３に記載の発明においては、制御部には、スイッチング回路に印加される電源電圧が第１の所定電圧よりも高電圧になっていることを検出する高電圧検出部（２０９）が備えられており、高電圧が検出された際に、高電圧検出部からの出力信号に基づいて、該スイッチング回路に備えられたＩＮＨ出力端子からスイッチング素子をオフするという信号を出力するようになっていることを特徴としている。
【００１２】
このように、高電圧が検出された際に、ＩＮＨ出力端子からスイッチング素子をオフするという信号を出力させることで、すべてのスイッチング素子を同時にオフさせることができる。
【００１３】
請求項４に記載の発明においては、制御部には、スイッチング回路に印加される電源電圧が第１の所定電圧よりも低い第２の所定電圧より低電圧になっていることを検出する低電圧検出部（２１０）が備えられており、低電圧が検出された際に、低電圧検出部からの出力信号に基づいて、該スイッチング回路に備えられたＩＮＨ出力端子からスイッチング素子をオフするという信号を出力するようになっていることを特徴としている。
【００１４】
このように、低電圧が検出された際にも、ＩＮＨ出力端子からスイッチング素子をオフするという信号を出力させることで、すべてのスイッチング素子を同時にオフさせることができる。
【００１５】
請求項５に記載の発明においては、制御部には、該制御部が配置されたチップの温度が過熱状態になっていることを検出する過熱検出部（２１２）と、該過熱検出部が過熱状態であることを検出すると、スイッチング素子をオフにする制御信号を出力するラッチ手段（２１３）とが備えられており、複数のスイッチング回路は、ラッチ手段からの制御信号に基づいて、ＩＮＨ出力端子からスイッチング素子をオフするという信号を出力するようになっていることを特徴としている。
【００１６】
このように、過熱状態が検出された際にも、ＩＮＨ出力端子からスイッチング素子をオフさせるという信号を出力させることで、すべてのスイッチング素子を同時にオフさせることができる。
【００１７】
請求項６に記載の発明においては、外部からの入力信号がデューティ駆動信号であり、このデューティ駆動信号に基づいてラッチ手段が制御信号の出力をリセットするように構成されている場合において、デューティ駆動信号のオン、オフ切替え時間よりもラッチ手段がリセットされるタイミングを遅くするディレイ回路（２１９）を備えることを特徴としている。
【００１８】
このように、ディレイ回路を備えることにより、デューティ駆動信号のオン、オフ切替えによってラッチ手段がリセットされないようにできる。
【００１９】
請求項７に記載の発明においては、外部からの入力信号がデューティ駆動信号である場合において、ラッチ手段は、外部からの入力信号と異なるリセット信号に基づいて、リセットされるように構成されていることを特徴としている。
【００２０】
このように、外部からの入力信号がデューティ駆動信号である場合には、このデューティ駆動信号とは異なるリセット信号に基づいてラッチ手段をリセットするようにすれば、デューティ駆動信号のオン、オフ切替えによってラッチ手段がリセットされないようにできる。
【００２１】
請求項８に記載の発明においては、複数のスイッチング回路に備えられたそれぞれのＩＮＨ入力端子及びＩＮＨ出力端子はＩＮＨ入出力端子（２０２、３０２）で構成されていることを特徴としている。
【００２２】
このように、ＩＮＨ入力端子とＩＮＨ出力端子とをＩＮＨ入出力端子で構成することにより、端子の共通化を図ることができ、端子を省くことによる回路構成の簡略化、ＩＣのパッケージサイズ縮小化を図ることができる。
【００２３】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２４】
【発明の実施の形態】
（第１実施形態）
本実施形態では、集積回路として、ＡＢＳ（アンチスキッドブレーキシステム）制御用ＥＣＵに本発明の一実施形態を適用する場合について説明する。
【００２５】
まず、図１に、ＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成図を示し、ＡＢＳ制御装置の構成について説明する。
【００２６】
図１に示すように、ＦＲ輪１、ＦＬ輪２、ＲＲ輪３及びＲＲ輪４のそれぞれには、電磁ピックアップ式、磁気抵抗効果素子（ＭＲＥ）式、若しくはホール素子式の車輪速度センサ５〜８が配置されている。これら各車輪速度センサ５〜８は各車輪１〜４の回転に応じたパルス信号を発生させる。
【００２７】
また、各車輪１〜４のそれぞれには、ホイールシリンダ１１〜１４が配設されている。マスタシリンダ１６がブレーキペダル２７の踏み込みに応じてブレーキ液圧を発生させると、２位置弁（増圧制御弁）２１〜２４及び油圧管路を介して各ホイールシリンダ１１〜１４に圧送されるようになっている。なお、ブレーキペダル２７の踏み込み状態はストップスイッチ２９によって検出されるようになっている。
【００２８】
さらに、ホイールシリンダ１１、１４は２位置弁（減圧制御弁）３１、３４を介してリザーバ３７に接続されており、ホイールシリンダ１２、１３は２位置弁（減圧制御弁）３２、３３を介してリザーバ３９に接続されている。
【００２９】
なお、２位置弁２１〜２４及び３１〜３４は、連通位置と遮断位置とを有するソレノイド駆動式２位置弁で構成されており、ソレノイドへの通電により連通位置と遮断位置とを切換えられるように構成されている。
【００３０】
一方、２位置弁２１〜２４の上下流はバイパス管路４１〜４４によって接続されている。これらのバイパス管路４１〜４４には逆止弁４１ａ〜４４ａが備えられ、ホイールシリンダ１１〜１４からマスタシリンダ１６へ向かう圧油のみがバイパス管路４１〜４４を介して流通できるようになっている。
【００３１】
リザーバ３７、３９は、図示しないモータによって駆動されるポンプ４５ａ、４５ｂ及び逆止弁４７、４９を介した油圧管路で接続されており、リザーバ３７、３９からマスタシリンダ１６へ向かう圧油の流動のみが許容されている。
【００３２】
車輪速度センサ５〜８及びストップスイッチ２９の検出信号は、ＡＢＳ制御用ＥＣＵ５０に入力されている。ＡＢＳ制御用ＥＣＵ５０は、上記検出信号に基づいて、各２位置弁２１〜２４及び３１〜３４の制御信号やポンプ４５ａ、４５ｂの駆動を行うモータの制御信号等を発生させる。この制御信号に基づいて各２位置弁２１〜２４及び３１〜３４やモータを制御し、ＡＢＳ制御等を行うようになっている。
【００３３】
図２に、ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図を示す。この図に示されるように、ＡＢＳ制御用ＥＣＵ５０には、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０、及び半導体リレー部１００等からなる複数のチップが備えられている。
【００３４】
以下、ＡＢＳ制御用ＥＣＵ５０の各構成要素の詳細を説明するが、図２中に示した各矢印は、実線で示したものが制御系のライン、破線で示したものが監視系のライン、一点鎖線で示したものが禁止、遮断系のラインを示すものとする。なお、制御系のラインとは、矢印の先端の要素を矢印の後端の要素からの信号に基づいて制御することを意味する。また、監視系のラインとは、矢印の先端の要素が矢印の後端の要素からの信号に基づいて所定の要素が故障等していないか否か監視することを意味する。また、禁止、遮断系のラインとは、矢印の先端の要素が矢印の後端の要素からの禁止、遮断信号に基づいて所定の要素の駆動を禁止、遮断することを意味する。
【００３５】
まず、マイクロコンピュータ６０について説明する。マイクロコンピュータ６０は、入力部６１、演算部６２、出力部６３を備えており、入力部６１に車輪速信号等の各種情報が入力されると、この入力された各種情報に基づいて演算部６２がＡＢＳ制御等に用いられる各種演算を行い、出力部６３より演算結果に基づくＡＢＳ制御信号、すなわちソレノイド駆動やモータ駆動信号を発生させるように構成されている。また、マイクロコンピュータ６０にはシリアル通信部６４が備えられており、演算部６２での演算によって得られた各種信号（例えばＡＢＳ制御中を示すＡＢＳ制御信号）が入力されると、これら各種信号をシリアル化し、シリアル信号として周辺ＩＣ７０に送信している。
【００３６】
次に、周辺ＩＣ７０について説明する。周辺ＩＣ７０には、車輪速度入力バッファ７１、スイッチ（以下、ＳＷという）信号入力バッファ７２、シリアル通信バッファ７３、シリアル通信監視部７４、内部発振回路７５、ウォッチドック（以下、ＷＤという）監視部７６、リセット制御部７７、駆動禁止信号発生部７８、リレー駆動部７９、ランプ駆動回路８０、過熱保護回路８１、電源監視部８２、電源出力回路８３、信号入出力バッファ８４及び温度監視部８５が備えられている。これら各要素が１チップに集積され、周辺ＩＣ７０が構成されている。
【００３７】
車輪速入力バッファ７１では、図１に示した車輪速度センサ５〜８から送られてくる信号を矩形波に修正する波形整形を行っている。この車輪速入力バッファ７１によって波形整形された車輪速度信号がマイクロコンピュータ６０に入力され、マイクロコンピュータ６０が車輪速度や推定車体速度等のＡＢＳ制御に用いる各種演算を行うようになっている。また、車輪速入力バッファ７１では、車輪速度センサ５〜８とＡＢＳ制御用ＥＣＵとを接続する配線の断線検出も行っており、断線検出が成されるとシリアル通信バッファ７３に断線したことを示す断線信号を送るようになっている。
【００３８】
ＳＷ信号入力バッファ７２では、図１に示すストップスイッチ２９のオン、オフ信号や、２位置弁２１〜２４、３１〜３４のソレノイドへの通電が行われたか否かが判る信号（例えば、ソレノイドにかかる電圧値）のモニタリングを行っている。これにより、ブレーキペダル２７の踏み込みが成されているか否かのオン、オフ信号や、ソレノイドへの通電が行われているか否かのオン、オフ信号が出力されるようになっている。
【００３９】
シリアル通信バッファ７３では、車輪速入力バッファ７１からの断線信号やＳＷ信号入力バッファ７２からのオン、オフの信号等をシリアル化し、シリアル信号としてマイクロコンピュータ６０への送信を行っている。上述したマイクロコンピュータ６０からのシリアル信号は、このシリアル通信バッファ７３に送られるようになっている。
【００４０】
シリアル信号監視部７４では、シリアル通信バッファ７３からのシリアル信号に基づいてマイクロコンピュータ６０の監視を行う。具体的には、車輪速入力バッファ７１及びＳＷ信号入力バッファ７２からの信号等に基づいてマイクロコンピュータ６０が演算した結果をシリアル通信バッファ７３で受信し、その信号が適正な信号であるか否かの監視を行う。例えば、ＳＷ信号入力バッファ７２からストップスイッチ２９が踏み込まれていないというオフ信号が送られてきているにも関わらず、シリアル通信部６４からＡＢＳ制御中という信号が送られてきた場合には、マイクロコンピュータ６０からのシリアル信号が適正ではないと判定するようになっている。そして、マイクロコンピュータ６０からのシリアル信号が適正ではない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。
【００４１】
内部発信部７５では、シリアル信号監視部７４やＷＤ監視部７６等に使用される内部クロックを形成している。この内部発振回路７５では、タイミングが異なる複数種のクロック信号を生成しており、シリアル信号監視部７４やＷＤ監視部７６では、監視用信号として相応しいタイミングのクロック信号を選択して、各監視を行っている。
【００４２】
ＷＤ監視部７６では、マイクロコンピュータ６０から送られてくる演算周期等のデータに基づいて、マイクロコンピュータ６０での演算が適正に成されているか否かの監視を行っている。例えば、演算適正に行われていれば、ＷＤ監視信号が交互に反転した信号として得られるため、このＷＤ監視信号が交互に反転した信号となっていなければマイクロコンピュータ６０での演算が適正な周期で行われていないと判定するようになっている。そして、マイクロコンピュータ６０での演算が適正ない周期で行われていない場合には、後述するリセット制御部７７にリセット信号を出力する若しくは、駆動禁止信号発生回路７８に禁止信号を送るようになっている。
【００４３】
リセット制御部７７では、初期化の際、若しくはシリアル信号監視部７４やＷＤ監視部７６、及び後述する電源監視部８３からのリセット信号が入力されると、マイクロコンピュータ６０にリセット信号を送るようになっている。このリセット信号を受け取ると、マイクロコンピュータ６０は、マイクロコンピュータ６０内の各値を予め規定されたリセット状態のモードにする。例えば、マイクロコンピュータ６０での演算等をすべてストップさせる。また、このリセット信号は、シリアル通信バッファ７３やシリアル信号監視部７４にも送られるようになっており、このリセット信号に基づいて初期化等が行われる。
【００４４】
駆動禁止信号発生部７８では、シリアル信号監視部７４、ＷＤ監視部７６、後述する過熱保護回路８１及び電源監視部８３からの禁止信号に基づき、リレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、マイクロコンピュータ６０を介さずに直接ソレノイド駆動ドライバ９０に駆動禁止信号を送る。このため、駆動禁止信号発生部７８からソレノイド駆動禁止信号が送られると、マイクロコンピュータ６０が作動していてもソレノイド駆動が禁止される。
【００４５】
リレー駆動部７９では、マイクロコンピュータ６０からのソレノイド駆動信号やモータ駆動信号に基づき、半導体リレー部１００のスイッチングを制御し、ソレノイドやポンプ４５ａ、４５ｂの駆動を行うモータへの通電を制御する。そして、駆動禁止信号発生部７８や後述するソレノイド駆動ドライバ９０の出力監視部９２からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、リレー駆動部７９は半導体リレー部１００によってソレノイドへの通電やモータへの通電をストップさせるようになっている。
【００４６】
ランプ駆動部８０では、通常時にはマイクロコンピュータ６０からのＡＢＳ制御中信号に基づいてＡＢＳ制御の作動状態を出力しているが、リセット制御部７７からのリセット信号、若しくは駆動禁止信号発生部７８からのソレノイド駆動禁止信号やモータ駆動禁止信号が入力されると、ＡＢＳ制御が非作動となることを出力する。このランプ駆動部８０からの信号を受けて、図示しないランプが点灯し、ＡＢＳ制御の作動状態が確認できる。
【００４７】
過熱保護回路部８１では、周辺回路７０を構成するチップが異常な温度になることを防止すべく、チップが所定温度に達したことを検出し、チップが所定温度以上になると駆動禁止信号発生部７８に禁止信号を発生させると共に、それ以上の温度上昇を防止するために、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００４８】
電源出力回路８２は、被監視ブロックに相当し、集積回路５０外に配置された外部電源との接続が成される電源端子（第１の電源端子）１０１及び接地端子（第１の接地端子）１０３に接続されている。この電源出力回路８２では、電源端子１０１に印加される電圧に基づいて、所望の値（例えば、５Ｖ、３．３Ｖ）の電圧を出力するようになっている。この電源出力回路８２の出力電圧が、マイクロコンピュータ６０、周辺ＩＣ７０、ソレノイド駆動ドライバ９０等の電源電圧として用いられる。
【００４９】
電源監視部８３は、監視ブロックに相当し、電源出力回路８２が接続される電源端子１０１とは別の電源端子（第２の電源端子）１０５及び接地端子（第２の電源端子）１０７に接続されている。電源監視部８３では、電源出力回路８２の出力電圧が所望の値になっているか否かの監視を行うと共に、電源出力回路８２に印加される電圧が過電圧になっていないか否かの監視を行う。例えば、電源出力回路８２の出力電圧が所望の値に満たない場合にはリセット制御部７７にリセット信号が送られ、所望の値よりも高い場合には駆動禁止信号発生部７８に禁止信号が送られるようになっている。また、電源出力回路８２に印加される電圧が過電圧である場合には、駆動禁止信号発生部７８に禁止信号を出力すると共に、異常過熱を防止するため、マイクロコンピュータ６０への電圧供給を止めるようになっている。
【００５０】
信号入出力バッファ８４は、車が故障した時のダイアグを調査するための端子８４ａに接続されており、テスターを端子８４ａに接続することでマイクロコンピュータ６０との通信が行えるようになっている。また、この信号入出力バッファ８４は、単なる出力バッファ、例えば車両用スピードメータの車速を表示するための信号（例えば、車輪速から演算された推定車体速度に相当する信号）を出力させるバッファに使用することができる。
【００５１】
温度監視部８５では、常時、集積回路５０の温度検出を行っている。温度監視部８５は、集積回路５０の温度に応じた信号を温度検出信号としてマイクロコンピュータ６０に送るようになっている。この温度検出信号に基づいてマイクロコンピュータ６０では、検出された温度に応じたＡＢＳ制御の演算を行うようになっている。
【００５２】
続いて、ソレノイド駆動ドライバ９０について説明する。ソレノイド駆動ドライバ９０は、ソレノイドに接続されたＭＯＳトランジスタ９１と、ソレノイド（ＭＯＳトランジスタ９１）への通電状態を監視する出力監視部９２と、ＭＯＳトランジスタ９１のオン、オフ駆動を行うアンド回路９３とを備えている。
【００５３】
ＭＯＳトランジスタ９１は、図１に示す各種制御弁２１〜２４、３１〜３４のそれぞれのソレノイドに接続されており、このＭＯＳトランジスタ９１によってソレノイドへの通電のスイッチングが成される。
【００５４】
出力監視部９２は、各ソレノイド１つ１つに備えられ、各ソレノイドへのドライバ出力の監視を行っている。例えば、ＭＯＳトランジスタ９１のドレイン電圧やドレイン電流に基づいてソレノイドへの通電状態の監視を行う。これにより、例えば、ドレイン電流が過電流になっていないか、ソレノイドへの通電用配線がオープンになっていないか若しくはリークしていないか、ＭＯＳトランジスタ９１が高温になり過ぎていないか等を検出する。これにより、ソレノイド駆動に適していない結果が得られた場合には、出力監視部９２はリレー駆動部７９にソレノイド駆動禁止信号やモータ駆動禁止信号を送ると共に、アンド回路９３にもソレノイド駆動禁止信号を送るようになっている。
【００５５】
アンド回路９３には、マイクロコンピュータ６０の出力信号、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号が入力される。本実施形態の場合、リレー駆動部７９からの出力信号、駆動禁止信号発生部７８からの出力信号、出力監視部９２からの出力信号は、通常時にはＬｏｗレベルとなっているが、何らかの故障が合った時にＨｉレベルとなり、アンド回路９３の出力がＬｏｗレベル、つまりＭＯＳトランジスタ９１をオフするようになっている。
【００５６】
このため、ソレノイド駆動ドライバ９０は、マイクロコンピュータ６０や周辺ＩＣ７０からの信号に基づいてソレノイドへの通電を遮断できるだけでなく、ソレノイド駆動ドライバ９０自身に備えら得た出力監視部９２からの信号に基づいてソレノイドへの通電を遮断できるようになっている。
【００５７】
半導体リレー部１００においては、半導体リレー１００ａでは、ソレノイドへの通電のスイッチングを行っており、半導体リレー１００ｂでは、ポンプ４５ａ、４５ｂの駆動を行うモータへの通電のスイッチングを行っている。これら各半導体リレー１００ａ、１００ｂは、リレー駆動部７９からの信号に基づいて制御され、通常時にはソレノイドやモータへの通電が可能となるように構成され、リレー駆動部７９からソレノイド駆動禁止信号やモータ駆動禁止信号を受けると、ソレノイドやモータへの通電が行えなくなるように構成されている。
【００５８】
以下、この半導体リレー部１００の詳細を図に基づいて説明する。ただし、半導体リレー部１００を構成するソレノイド駆動用の半導体リレー１００ａとモータ駆動用の半導体リレー１００ｂとは同様の構成であるため、ここではモータ駆動用の半導体リレー１００ｂを例に挙げて説明する。図３（ａ）にモータ駆動用の半導体リレー１００ｂの模式図を示す。また、図３（ｂ）に、図３（ａ）に示す半導体リレー１００ｂの概要をブロック図で示す。
【００５９】
図３（ａ）に示すように、半導体リレー１００ｂは、パワーＭＯＳトランジスタ２０１、３０１が備えられた複数のＩＰＤ（Ｉｎｔｅｌｌｉｇｅｎｔ    Ｐｏｗｅｒ  Ｄｅｖｉｃｅ）Ａ、Ｂが並列接続された構成となっている。これら複数のＩＰＤＡ、Ｂは同様の回路構成を有しており、リレー駆動部７９（図２参照）からの出力を入力信号として、各ＩＰＤＡ、Ｂが並列駆動されるようになっている。
【００６０】
また、上述したように、各ＩＰＤＡ、Ｂのそれぞれには各種異常検出を行う異常検出部が備えられており、これら異常検出部によって異常検出が行われると、各ＩＰＤＡ、Ｂは、それぞれに備えられたパワーＭＯＳトランジスタ２０１、３０１をオフするようになっている。
【００６１】
具体的には、図３（ｂ）に示されるように、各ＩＰＤＡ、Ｂは互いのＩＮＨ（インヒビット）入出力端子２０２、３０２が接続されており、ＩＰＤＡ、Ｂのいずれかで異常検出が成されると、異常検出が成されたＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０１、３０１だけでなく、他のＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０１、３０１もＩＮＨ入出力端子２０２、３０２を介してオフするようになっている。
【００６２】
例えば、ＩＰＤＡ、Ｂの構成の概要は図３（ｃ）に示す回路構成となる。このような構成においは、異常検出が成されていない通常駆動時においては、ＩＮＨ入出力端子２０２、３０２が互いに接続されているため、ＩＰＤＡ、Ｂに備えられたドライバ回路２００ａ、３００ａの出力が同期して変化する。このため、ＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０１、３０１のオン、オフが同時に成される。
【００６３】
また、ＩＰＤＡ、Ｂのいずれかで異常検出が成された時、例えば、ＩＰＤＡで検出されると、ＭＯＳトランジスタ２００ｂをオンさせ、ドライバ回路２００ａから禁止信号としてＬｏｗレベルが出力されるようにすると共に、ＩＮＨ入出力端子２０２の電位をＬｏｗレベルとすることで、ＩＰＤＢのドライバ回路３００ａからも禁止信号としてＬｏｗレベルが出力されるようになっている。
【００６４】
このため、禁止信号であるＬｏｗレベル出力を受けて、パワーＭＯＳトランジスタ２０１、３０１が同時にオフするようにできる。
【００６５】
図４に、ＩＰＤＡの具体的な回路構成を示し、各ＩＰＤＡの詳細について説明する。なお、ＩＰＤＢの回路構成も同様であるため、ここではＩＰＤＡのみ図示する。
【００６６】
ＩＰＤＡの入力端子（ＩＮ端子）２０３には、リレー駆動部７９のデューティ制御信号に基づく電圧が印加される。具体的には、モータ駆動時にはリレー駆動部７９からＬｏｗレベルの電位が印加されているが、モータ非駆動時及びモータ駆動禁止信号が送られる場合にはリレー駆動部７９からＨｉレベルの電位が印加される。
【００６７】
そして、入力端子２０３に印加される電位はコンパレータ２０４によって所定のしきい値電圧（例えば０．５×Ｖｃｃ）と比較され、この比較結果がＯＲ回路２０５を介してＭＯＳトランジスタ２０６に出力される。このため、モータ非駆動時及びモータ駆動禁止信号の送信時において入力端子２０３にＨｉレベルの電位が印加されると、ＯＲ回路２０５からＨｉレベルが出力され、ＭＯＳトランジスタ２０６をオンさせる。これにより、ＩＮＨ入出力端子２０２の電位がＬｏｗレベルとなる。このＩＮＨ入出力端子２０２からのＬｏｗレベル出力がパワーＭＯＳトランジスタ２０１、３０１をオンさせることを禁止する禁止信号に相当する。
【００６８】
そして、このようにＩＮＨ入出力端子２０２の電位がＬｏｗレベルになると、コンパレータ２０７の出力がＬｏｗレベルになり、ドライバ回路２０８からの出力がＬｏｗレベルとなって、パワーＭＯＳトランジスタ２０１がオフされる。
【００６９】
一方、ＩＰＤＡのＩＮＨ入出力端子２０２の電位がＬｏｗレベルになると、ＩＰＤＡのＩＮＨ入出力端子２０２とＩＰＤＢのＩＮＨ入出力端子３０２とが接続されているため、ＩＰＤＢのＩＮＨ入出力端子３０２の電位もＬｏｗレベルとなる。このため、ＩＰＤＡと同様の回路構成とされたＩＰＤＢも、ＩＰＤＢに備えられたパワーＭＯＳトランジスタ３０１をオフさせる。
【００７０】
このように、リレー駆動部７９からＨｉレベルの電位が印加されると、ＩＰＤＡ及びＩＰＤＢに備えられたパワーＭＯＳトランジスタ２０１、３０１が同時にオフされるようにできる。
【００７１】
また、ＩＰＤＡには、高電圧検出部２０９や低電圧検出部２１０が備えられている。高電圧検出部２０９は、モータ駆動用の電圧Ｖｃｃと通常時の電圧Ｖｃｃよりも高い所望の電圧値とを比較し、電圧Ｖｃｃが所望の電圧値よりも高いことを検出するものであり、本実施形態では高電圧検出部２０９は、電圧Ｖｃｃが所望の電圧値よりも高い場合にＨｉレベルを出力するようになっている。また、低電圧検出部２１０は、モータ駆動用の電圧Ｖｃｃと通常時の電圧Ｖｃｃよりも低い所望の電圧値とを比較し、電圧Ｖｃｃが所望の電圧値よりも低いことを検出するものであり、本実施形態では低電圧検出部２１０は、電圧Ｖｃｃが所望の電圧値よりも低い場合にＨｉレベルを出力するようになっている。
【００７２】
これら高電圧検出部２０９や低電圧検出部２１０からＨｉレベルが出力されると、ＯＲ回路２１１を介してＯＲ回路２０５からＨｉレベルが出力され、ＭＯＳトランジスタ２０６をオンさせる。これにより、ＩＮＨ入出力端子２０２の電位がＬｏｗレベルとなる。
【００７３】
そして、このようにＩＮＨ入出力端子２０２の電位がＬｏｗレベルになると、コンパレータ２０７の出力がＬｏｗレベルになり、ドライバ回路２０８からの出力がＬｏｗレベルとなって、パワーＭＯＳトランジスタ２０１がオフされる。
【００７４】
また、ＩＰＤＡのＩＮＨ入出力端子２０２の電位がＬｏｗレベルになると、上述したようにＩＰＤＢのＩＮＨ入出力端子３０２の電位もＬｏｗレベルとなるため、ＩＰＤＡと同様の回路構成とされたＩＰＤＢも、ＩＰＤＢに備えられたパワーＭＯＳトランジスタ３０１をオフさせる。
【００７５】
このように、ＩＰＤＡに備えられた高電圧検出部２０９や低電圧検出部２１０によってモータ駆動用電圧が所望の電圧値よりも高低している場合が検出されると、ＩＰＤＡ及びＩＰＤＢに備えられたパワーＭＯＳトランジスタ２０１、３０１が同時にオフされるようにできる。
【００７６】
なお、ＩＰＤＢにもＩＰＤＡと同様に高電圧検出部２０９や低電圧検出部２１０が備えられているが、このＩＰＤＢに備えられた高電圧検出部２０９や低電圧検出部２１０によってモータ駆動用電圧が所望の電圧値よりも高低していることが検出されても、ＩＰＤＢのＩＮＨ入出力端子３０２がＬｏｗレベルとなり、ＩＰＤＡ及びＩＰＤＢに備えられたパワーＭＯＳトランジスタ２０１、３０１が同時にオフされるようにできる。
【００７７】
さらに、ＩＰＤＡには過熱検出部２１２が備えられている。この過熱検出部２１２は、ＩＰＤＡが形成されたチップの温度が異常な高温になることを防止すべく、チップが所定温度以上の過熱状態になったことを検出するものであり、本実施形態では過熱検出部２１２は、チップが高温であることが検出されるとＨｉレベル信号を出力するようになっている。
【００７８】
この過熱検出部２１２からのＨｉレベル信号がＲＳフリップフロップ２１３に入力されると、ＲＳフリップフロップ２１３の出力がＨｉレベルにセットされ、ＯＲ回路２０５からＨｉレベルが出力される。
【００７９】
このため、上記した高電圧が検出された場合等と同様に、ＩＮＨ入出力端子２０２の電位がＬｏｗレベルになって、ＩＰＤＡ及びＩＰＤＢに備えられたパワーＭＯＳトランジスタ２０１、３０１が同時にオフされるようにできる。
【００８０】
一方、モータ駆動時、若しくは各種異常状態が解除された際には、ＯＲ回路２０５の出力がＬｏｗレベルとなるため、各ＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０１、３０１をオンさせようとする。
【００８１】
このとき、各ＩＰＤＡ、ＢのＩＮＨ入出力端子２０２、３０２が互いに接続されているため、ＩＰＤＡに備えられたＭＯＳトランジスタ２０６だけでなく、ＩＰＤＢのうちＩＰＤＡに備えられたＭＯＳトランジスタと同様の構成のＭＯＳトランジスタもオフしなければ、各ＩＰＤＡ、ＢのＩＮＨ入出力端子２０２、３０２がＨｉレベルとならない。
【００８２】
従って、各ＩＰＤに備えられたパワーＭＯＳトランジスタ２０１、３０１のオン動作も同時に行うことが可能となる。
【００８３】
このように、各ＩＰＤＡ、ＢのＩＮＨ入出力端子２０２、３０２を接続することにより、各ＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０２、３０２のオン、オフ動作を同時に行うことができる。このため、製造バラツキ等により各ＩＰＤＡ、Ｂのオン、オフタイミングがずれることによって、特定のパワーＭＯＳトランジスタ２０１、３０１に電力が集中してしまうことが無い。
【００８４】
なお、電源電圧Ｖｃｃが印加される電源端子２２１とＧＮＤとされる接地端子２２２との間は、Ｖｃｃクランプ回路２２３によって接続されており、ＥＳＤサージ時やロードダンプ時においてもＩＰＤＡが保護できるようになっている。
【００８５】
また、本実施形態では、パワーオンリセット部２１４からの初期状態設定信号や入力端子２０３からの信号に基づいてＲＳフリップフロップ２１３がリセットされるような構成としている。
【００８６】
すなわち、パワーオンリセット部２１４からの初期状態設定信号（Ｈｉレベル信号）により、ＯＲ回路２１５がＨｉレベルを出力したとき、及びリレー駆動部７９からのＨｉレベル信号によってＭＯＳトランジスタ２１６がオフされ、ＭＯＳトランジスタ２１６のドレイン電位が所定電位（ここでは２．５Ｖ）よりも高くコンパレータ２１７によってＨｉレベルが出力されたときに、ＲＳフリップフロップ２１３がリセットされるようになっている。
【００８７】
ここで、本実施形態では、ＩＰＤＡに備えられたディレイ端子２１８にコンデンサ２１９を接続することにより、リレー駆動部７９からのデューティ駆動信号に基づいてオン、オフされるＭＯＳトランジスタ２１６に対してコンデンサ２１９が並列接続されるようにしているが、この理由について説明する。
【００８８】
本実施形態のようにリレー駆動部７９からのＨｉレベル信号に基づいてＲＳフリップフロップ２１３のリセットを行う場合、図５に示す回路構成とすることが考えられる。つまり、リレー駆動部７９からのデューティ駆動信号をリセット信号として用いることが考えられる。
【００８９】
しかしながら、図５のような構成とした場合、過熱状態が検出された際にＲＳフリップフロップ２１３の出力をＨｉレベルにラッチしてパワーＭＯＳトランジスタ２０１をオフ状態にラッチしておきたくても、短期間でオン、オフが切替えられるデューティ駆動信号によってＲＳフリップフロップ２１３がリセットされてしまい、パワーＭＯＳトランジスタ２０１をオフ状態にラッチしておくことができなくなるという問題がある。
【００９０】
これを防止するため、ＭＯＳトランジスタ２１６に対してコンデンサ２１９を並列接続することでディレイ回路を形成している。これにより、コンデンサ２１９の充電定数に基づいてディレイ端子２１８の電位が上昇することを遅らせることができるため、過熱状態が検出された際に、デューティ駆動信号によってＲＳフリップフロップ２１３がリセットされないようにできる。
【００９１】
図６に、リレー駆動部７９からのデューティ駆動信号に対する各部のタイミングチャートを示す。なお、図６中、（ａ）はデューティ駆動信号、（ｂ）はコンデンサ２１９が接続されたディレイ端子２１８の電位、（ｃ）は過熱検出部２１２の出力信号、（ｄ）はＲＳフリップフロップ２１３の出力信号、（ｅ）はＩＮＨ入出力端子の電位（つまり禁止信号）、（ｆ）はＩＰＤＡ、Ｂの出力（つまりパワーＭＯＳトランジスタ２０１、３０１のオン、オフ状態）を示している。
【００９２】
この図に示すように、デューティ駆動信号が短期間にオン、オフ切替わっても、コンデンサ２１９がコンパレータ２１７のスレッショルドレベル以上に充電される前にＭＯＳトランジスタ２１６がオンされるため、デューティ駆動信号によってＲＳフリップフロップ２１３がリセットされない。
【００９３】
これに対し、図５に示す回路構成においては、リレー駆動部７９からのデューティ駆動信号に対する各部のタイミングチャートを示すと図７のようになる。なお、図７中、（ａ）はデューティ駆動信号、（ｂ）は過熱検出部２１２の出力信号、（ｃ）はＲＳフリップフロップ２１３の出力信号、（ｄ）はＩＰＤＡ、Ｂの出力を示している。
【００９４】
この図に示されるように、過熱検出が成されても、デューティ駆動信号が短期間にオン、オフ切替わることによって、ＲＳフリップフロップ２１３がリセットされ、パワーＭＯＳトランジスタ２０１、３０１がオンされ、繰り返しパワーＭＯＳトランジスタ２０１、３０１にストレスをかけてしまう。
【００９５】
このように、本実施形態の構成とすることにより、過熱検出が成されると、ＲＳフリップフロップ２１３の出力がラッチされ、ＩＮＨ入出力端子２０２の電位がＬｏｗレベルとなって、パワーＭＯＳトランジスタ２０１、３０１が確実にオフされるようにできる。
【００９６】
以上説明したように、本実施形態に示す半導体リレー１００ｂを用いることにより、各ＩＰＤＡ、Ｂに備えられたパワーＭＯＳトランジスタ２０２、３０２のオン、オフ動作を同時に行うことができ、製造バラツキ等によって各ＩＰＤＡ、Ｂのオン、オフタイミングがずれ、特定のパワーＭＯＳトランジスタ２０１、３０１に電力が集中してしまうことを防止することができる。
【００９７】
また、コンデンサ２１９によるディレイ回路を設けることにより、過熱状態が検出された際に、誤ってパワーＭＯＳトランジスタ２０１、３０１がオンされることを防止することができる。
【００９８】
なお、参考として、図８にリレー駆動部７９からの入力信号の変化に対する半導体リレー１ｂの各部のタイミングチャートを示す。但し、図中（ａ）はリレー駆動部７９からの入力信号（入力電位）、（ｂ）、（ｃ）はＩＰＤＡ、Ｂでの入力ロジック信号、（ｄ）、（ｅ）はＩＰＤＡ、Ｂの状態、（ｆ）、（ｇ）は本実施形態におけるパワーＭＯＳトランジスタ２０１、３０１のオン、オフ状態、（ｈ）、（ｉ）は比較例であり、ＩＰＤＡ、ＢのＩＮＨ入出力端子２０２、３０２を接続せず、パワーＭＯＳトランジスタ２０１、３０１のオン、オフタイミングを同期させていない場合におけるパワーＭＯＳトランジスタ２０１、３０１のオン、オフ状態を示している。
【００９９】
また、（ａ）の入力信号波形中に記載したＶｔｌ１、Ｖｔｌ２及びＶｔｈ１、Ｖｔｈ２はパワーＭＯＳトランジスタ２０１、３０１をオン、オフさせる際のスレッショルドのバラツキを示したものである。
【０１００】
図中（ｂ）、（ｃ）に示されるように、入力信号がＶｔｌ１となるタイミングでＩＰＤＡの入力ロジック信号がオンとなり、入力信号がＶｔｌ２となるタイミングでＩＰＤＢの入力ロジック信号がオンとなる。
【０１０１】
これに対し、比較例では（ｈ）、（ｉ）に示すように、パワーＭＯＳトランジスタ２０１、３０１のオンタイミングが異なっているのに対し、本実施形態では（ｆ）、（ｇ）に示すように、パワーＭＯＳトランジスタ２０１、３０１のオン、オフタイミングが同期している。
【０１０２】
また、（ｄ）に示すようにＩＰＤＡで低電圧や過電圧が検出されると、比較例ではＩＰＤＡのパワーＭＯＳトランジスタ２０１はオフさせているが、ＩＰＤＢのパワーＭＯＳトランジスタ３０１はオフさせていない。これに対し、本実施形態では、ＩＰＤＡ、ＢのパワーＭＯＳトランジスタ２０１、３０１共に同時にオフさせている。
【０１０３】
さらに、（ｅ）に示すようにＩＰＤＢの入力がＯＰＥＮになった場合や、過熱検出が行われた場合には、比較例ではＩＰＤＢのパワーＭＯＳトランジスタ３０１はオフさせているが、ＩＰＤＡのパワーＭＯＳトランジスタ２０１はオフさせていない。これに対し、本実施形態では、ＩＰＤＡ、ＢのパワーＭＯＳトランジスタ２０１、３０１共に同時にオフさせている。
【０１０４】
このため、比較例では、ＩＰＤＡ、ＢのパワーＭＯＳトランジスタ２０１、３０１のオン、オフタイミングのバラツキによって、図中斜線部で示すように一方のＩＰＤＡ、Ｂに電力集中してしまうが、本実施形態では、一方のＩＰＤＡ、Ｂに電力集中してしまうことはない。
【０１０５】
このように、各ＩＰＤＡ、Ｂに接続されたパワーＭＯＳトランジスタ２０１、３０１のオン、オフタイミングを同期させることができため、例えば、製造バラツキによってコンパレータの基準電圧が各ＩＰＤＡ、Ｂで異なっていても、特定のＩＰＤＡ、Ｂに電力集中することを防止することができる。
【０１０６】
（第２実施形態）
上記第１実施形態では、ＩＮＨ入出力端子２０２、３０２を設けることによって、各ＩＰＤＡ、Ｂを接続するようにしているが、図９（ａ）に示すように、ＩＮＨ出力端子２０２ａ、３０２ａと、ＩＮＨ入力端子２０２ｂ、３０２ｂとを別々に設け、ＩＰＤＡのＩＮＨ出力端子２０２ａとＩＰＤＢのＩＮＨ入力端子３０２ｂとを接続し、ＩＰＤＢのＩＮＨ出力端子３０２ａとＩＰＤＡのＩＮＨ入力端子２０２ｂとを接続するようにしても良い。
【０１０７】
この場合、ＩＰＤＡ、Ｂの構成の概要は図９（ｂ）に示す回路構成となる。例えば、ＩＰＤＡで異常検出が成されると、異常検出部の電位がＨｉレベルとなってアンド回路４０１から禁止信号となるＬｏｗレベル出力が成される。同時に、ＩＰＤＡに備えられたＭＯＳトランジスタ４０２がオンし、ＩＮＨ出力端子２０２ａの電位がＬｏｗレベルとなると共に、ＩＰＤＢのＩＮＨ入力端子３０２ｂがＬｏｗレベルとなり、ＩＰＤＢのアンド回路４０３からも同様に禁止信号となるＬｏｗレベル出力が成される。
【０１０８】
このように、ＩＮＨ出力端子２０２ａ、３０２ａとＩＮＨ出力端子２０２ｂ、３０２ｂとを別々に設けるようにしても、上記第１実施形態と同様に効果を得ることが可能である。
【０１０９】
ただし、このようにすると、ＩＮＨ出力端子２０２ａ、３０２ａとＩＮＨ入力端子２０２ｂ、３０２ｂとを分けている分、端子数が多くなるため、第１実施形態のようにＩＮＨ入出力端子を設けるようにするのが好ましい。
【０１１０】
（第３実施形態）
上記実施形態では、入力端子２０３に入力されるリレー駆動部７９からのＨｉレベル信号によってＲＳフリップフロップ２１３のリセットを行っている。このため、ＩＰＤＡに備えられたディレイ端子２１８にコンデンサ２１９を接続することで、過熱検出時にＲＳフリップフロップ２１３がリセットされないようにしていたが、入力端子２０３以外に端子を設け、この端子からＲＳフリップフロップ２１３のリセットを制御するための信号を別途入力するようにしてもよい。
【０１１１】
この場合におけるＩＰＤＡの各部のタイミングチャートを図１０に示す。なお、図中、（ａ）はリレー駆動部７９からのデューティ駆動信号、（ｂ）は外部からのＲＳフリップフロップ２１３のリセット信号、（ｃ）は過熱検出部２１２の出力信号、（ｄ）はＲＳフリップフロップ２１３の出力信号、（ｅ）はＩＮＨ入出力端子の電位（つまり禁止信号）、（ｆ）はＩＰＤＡ、Ｂの出力を示している。
【０１１２】
この図に示すように、デューティ駆動信号が短期間にオン、オフ切替わっても、外部からのリセット信号に基づいてＲＳフリップフロップ２１３がリセットされるように構成しているため、デューティ駆動信号によってＲＳフリップフロップ２１３がリセットされない。
【０１１３】
このため、本実施形態のようにしても、第１実施形態と同様の効果を得ることができる。
【０１１４】
（他の実施形態）
上記第１実施形態では、ＩＰＤを２つ備えた半導体リレー１００ｂについて説明したが、ＩＰＤを２つ以上備えるようにしてもよい。この場合についても各ＩＮＨ入出力端子を接続することにより、上記実施形態と同様の効果を得ることができる。
【０１１５】
また、第２実施形態においても同様に、ＩＰＤを２つ以上備えるようにしてもよい。この場合、ＩＰＤ入力端子の数をＩＰＤの数に応じて増加させる必要がある。
【０１１６】
なお、上記各実施形態では、モータ駆動用の半導体リレー１００ｂについて説明したが、ソレノイド駆動用の半導体リレー１００ａについても上記各実施形態と同様の構成を採用することができる。但し、ソレノイド駆動用の半導体リレー１００ａの場合、リレー駆動部７９によってデューティ駆動されるわけではないため、リレー駆動部７９からソレノイド駆動禁止信号が出力されたときにパワーＭＯＳトランジスタをオフさせるように作動するため、上記したコンデンサ２１９等は必要ない。
【０１１７】
また、上記第１、第２実施形態では、図２に示すように、集積回路が複数のチップで構成される場合について説明したが、必ずしも図２に示す構成である必要はなく、複数のチップのいずれか若しくはすべてが１チップで構成されていてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＡＢＳ制御用ＥＣＵによって制御されるＡＢＳ制御装置の概略構成を示す図である。
【図２】ＡＢＳ制御用ＥＣＵ５０の内部構造を表すブロック図である。
【図３】図２に示す半導体リレー１ｂの概要を説明するための図である。
【図４】図３に示すＩＰＤＡの具体的な回路構成例を示す図である。
【図５】本発明者らの検討による過熱検出部の回路構成を示す図である。
【図６】図３に示す過熱検出部の回路構成において、リレー駆動部７９からのデューティ駆動信号に対する各部のタイミングチャートを示した図である。
【図７】比較例の構成において、リレー駆動部７９からのデューティ駆動信号に対する各部のタイミングチャートを示した図である。
【図８】第１実施形態に示す回路構成において、リレー駆動部７９からのデューティ駆動信号に対する各部のタイミングチャートを示した図である。
【図９】本発明の第２実施形態における半導体リレー１００ｂの概要を説明するための図である。
【図１０】本発明の第３実施形態であって、ディレイ端子に外部からリセット信号を入力する場合における各部のタイミングチャートを示す図である。
【符号の説明】
５０…ＡＢＳ制御用ＥＣＵ、６０…マイクロコンピュータ、７０…周辺ＩＣ、７９…リレー駆動部、１００…半導体リレー部、１００ａ、１００ｂ…半導体リレー、２０１、３０１…パワーＭＯＳトランジスタ、２０２、３０２…ＩＮＨ端子、Ａ、Ｂ…ＩＰＤ。
【図１】
0003610878.tif 000002
【図２】
0003610878.tif 000003
【図３】
0003610878.tif 000004
【図４】
0003610878.tif 000005
【図５】
0003610878.tif 000006
【図６】
0003610878.tif 000007
【図７】
0003610878.tif 000008
【図８】
0003610878.tif 000009
【図９】
0003610878.tif 000010
【図１０】
0003610878.tif 000011