(57)【特許請求の範囲】
【請求項１】
Ｐ型ＥＭＯＳ（10）のソースを端子Ａ、ドレインを端子Ｂ、ゲートをノード42として、端子Ａとノード42の間にコンデンサー（32）を接続し、Ｐ型ＤＭＯＳ（18）と抵抗（28）とＮ型ＤＭＯＳ（17）の直列回路のＰ型ＤＭＯＳ（18）のドレインをノード42に接続し、Ｎ型ＤＭＯＳ（17）のドレインをノード41とするゲート電圧安定回路（４）と、端子Ａとノード41の間に抵抗（27）を接続し、ノード41に抵抗（23）の一端を接続し、他端をノード43とする抵抗（27，23）により前記Ｐ型ＥＭＯＳ（10）のゲート電圧を発生するゲート電圧発生回路（３）と、端子Ｂに抵抗（30）の一端を接続し、他端をノード（44）とし、Ｐ型ＤＭＯＳ（19）と抵抗（29）とツェナー・ダイオード（35）の直列回路のＰ型ＤＭＯＳ（19）のドレインをノード44に、ツェナー・ダイオード（35）のカソードをノード43に接続する検出調整回路（５）と、Ｐ型ＥＭＯＳ（11）のソースを端子Ａに、ドレインをノード41に、Ｐ型ＥＭＯＳ（12）ソースを端子Ａに、ドレインをノード42に接続し、Ｐ型ＤＭＯＳ（13）のドレインをノード44に接続し、過電流時、前記検出調整回路（５）からの信号によりＰ型ＥＭＯＳ（11，12）が導通してＰ型ＥＭＯＳ（10）のソースとゲートの間を短絡する過電流検出回路（１）と、Ｎ型ＤＭＯＳ（14）のドレインをノード43に接続し、Ｐ型ＤＭＯＳ（16）のドレインをグランドに接続し、ツェナー・ダイオード（34）のカソードを端子Ａに接続して、正常時、抵抗（27，23）に流れる電流を一定にし、過電流時、Ｐ型ＥＭＯＳ（10）のゲート電流を遮断するゲート電流制御回路（２）よりなる過電流保護回路。
【請求項２】
過電流検出回路（１）のコンデンサー（31）の両端と、ゲート電流制御回路（２）のＮ型ＤＭＯＳ（14）のゲートとＰ型ＤＭＯＳ（15）のゲートに、復帰用端子を設けた請求項１記載の過電流保護回路。
【請求項３】
第１の抵抗（30）とＰ型ＤＭＯＳ（19）と第２の抵抗（29）とツェナー・ダイオード（35）を直列に接続し、前記第１の抵抗（30）の他方の端をＰ型ＥＭＯＳ（10）のドレインに接続し、前記ツェナー・ダイオード（35）のカソードをノード（43）に接続し、前記Ｐ型ＤＭＯＳ（19）のソースを前記第２の抵抗（29）に接続し、前記Ｐ型ＤＭＯＳ（19）のゲートを前記ツェナー・ダイオード（35）のカソードに接続し、前記第１の抵抗（30）と前記第２の抵抗（29）の抵抗値の大きさの割合で検出する過電流の大きさを調整する請求項１記載の検出調整回路（５）。
【請求項４】
Ｎ型ＤＭＯＳ（14）のソースとＰ型ＤＭＯＳ（15）のソースを接続し、それぞれのゲートは抵抗を介して他方のドレインに接続し、前記Ｐ型ＤＭＯＳ（15）のドレインとＰ型ＤＭＯＳ（16）のソースを接続し、ツェナー・ダイオード（34）のカソードを端子Ａに、アノードを前記Ｐ型ＤＭＯＳ（16）のゲートに接続し、前記Ｐ型ＤＭＯＳ（16）のゲート・ソース間に抵抗（26）を接続し、ドレインをグランドに接続する請求項１記載のゲート電流制御回路（２）。
【請求項５】
Ｐ型ＥＭＯＳ（11）のソースを端子Ａに、ドレインをノード（41）に接続し、Ｐ型ＥＭＯＳ（12）のソースを端子Ａに、ドレインをノード（42）に接続し、前記Ｐ型ＥＭＯＳ（11，12）のソース・ゲート間にコンデンサー（31）を接続し、前記Ｐ型ＥＭＯＳ（11，12）のゲートとＰ型ＤＭＯＳ（13）のソースの間に抵抗（22）を接続し、ツェナー・ダイオード（33）のカソードを端子Ａにアノードを前記Ｐ型ＤＭＯＳ（13）のゲートに接続し、前記Ｐ型ＤＭＯＳ（13）のゲート・ソース間に抵抗（21）を接続し、前記Ｐ型ＤＭＯＳ（13）のドレインをノード（44）に接続し、前記コンデンサー（31）と前記抵抗（22）の大きさを変えることにより、遮断の遅延時間を調整することができる請求項１記載の過電流検出回路（１）。
【請求項６】
端子Ａとノード（42）間にコンデンサー（32）を接続し、Ｎ型ＤＭＯＳ（17）のソースとＰ型ＤＭＯＳ（18）のソースを抵抗（28）を介して接続し、前記Ｎ型ＤＭＯＳ（17）のドレインはノード（41）に接続し、前記Ｐ型ＤＭＯＳ（18）のドレインはノード（42）に接続し、それぞれのゲートは他方のドレインに接続する請求項１記載のゲート電圧安定回路（４）。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、負荷である回路を過電流から保護する過電流保護回路に関するものである。
【０００２】
【従来の技術】
負荷に直列に接続して過電流から負荷を保護する装置として、ヒューズやブレーカ等が使用されている。
【０００３】
【発明が解決しようとする課題】
ヒューズは、過電流が流れると溶断するために、その度に、交換しなければならない。ブレーカは、遮断速度が遅いために、速動性を必要とする回路には使用できない。本発明は、ヒューズやブレーカのように、必要なところに簡単に負荷に直列に接続することができ、過電流が流れるたびに交換する必要がなく、遮断特性を負荷に合わせて、速動形にも、遅延形にもできる過電流保護回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明は、Ｐ型エンハンスメントＭＯＳ（以下、Ｐ型ＥＭＯＳ）１０を負荷７に直列に接続し、Ｐ型ＥＭＯＳ１０のドレインとゲートの間に接続した検出調整回路５を介して、Ｐ型ＥＭＯＳ１０に流れる過電流を検出し、Ｐ型ＥＭＯＳ１０を遮断して、過電流保護を行うものである。
【０００５】
【実施例】
図１は、本発明の過電流保護回路の原理図である。
図において、１は過電流を検出してＰ型ＥＭＯＳ１０のソースとゲート間を短絡する過電流検出回路、２はＰ型ＥＭＯＳ１０のゲート電流を制御するゲート電流制御回路、３はＰ型ＥＭＯＳ１０の正常時のゲート電圧を発生するゲート電圧発生回路、４は電源電圧がパルスのようにＯＮ−ＯＦＦを繰り返す場合でも、Ｐ型ＥＭＯＳ１０のゲート電圧を正常な電圧に維持するゲート電圧安定回路、５は検出する過電流の大きさを調整する検出調整回路である。
【０００６】
図２は、本発明の実施例を示す。
図において、Ｐ型ＥＭＯＳ１１，１２と、Ｐ型ディプレッションＭＯＳ（以下、Ｐ型ＤＭＯＳ）１３と、抵抗２１，２２と、コンデンサー３１と、ツェナー・ダイオード３３により過電流検出回路１が構成され、Ｎ型ディプレッションＭＯＳ（以下、Ｎ型ＤＭＯＳ）１４と、Ｐ型ＤＭＯＳ１５，１６と、抵抗２４，２５，２６と、ツェナー・ダイオード３４によりゲート電流制御回路２が構成され、抵抗２３，２７によりゲート電圧発生回路３が構成され、Ｎ型ＤＭＯＳ１７と、Ｐ型ＤＭＯＳ１８と、抵抗２８と、コンデンサー３２によりゲート電圧安定回路４が構成され、Ｐ型ＤＭＯＳ１９と、抵抗２９，３０と、ツェナー・ダイオード３５により検出調整回路５が構成され、そして、過電流を遮断するＰ型ＥＭＯＳ１０によりなる過電流保護回路である。
【０００７】
Ｐ型ＥＭＯＳ10のソースを端子Ａ、ドレインを端子Ｂ、ゲートをノード42として、端子Ａはプラス電源に接続し、端子Ｂは負荷に、負荷の他方の端はグランドに接続する。端子Ａとノード42の間に、コンデンサー32を接続する。ノード42にＰ型ＤＭＯＳ18のドレインを接続し、Ｐ型ＤＭＯＳ18のソースと抵抗28を接続し、抵抗28の他端とＮ型ＤＭＯＳ17のソースを接続する。Ｎ型ＤＭＯＳ17のドレインをノード41とする。Ｐ型ＥＭＯＳ11のソースを端子Ａに、ドレインをノード41に接続し、端子Ａとノード41の間に抵抗27を接続する。端子ＡとＰ型ＥＭＯＳ11のゲートの間にコンデンサー31を接続し、Ｐ型ＥＭＯＳ12のゲートはＰ型ＥＭＯＳ11のゲートに接続し、抵抗22の一端はＰ型ＥＭＯＳ11のゲートに接続し、他端はＰ型ＤＭＯＳ13のソースに接続する。Ｐ型ＤＭＯＳ13のドレインはノード44とする。ノード44と端子Ｂの間に抵抗30を接続する。端子ＡとＰ型ＤＭＯＳ13のゲートの間に逆向きのツェナー・ダイオード33を接続し、Ｐ型ＤＭＯＳ13のソースとゲートの間に抵抗21を接続する。抵抗23の一端をノード41に接続し、他端をノード43とする。Ｎ型ＤＭＯＳ14のドレインをノード43に、ソースをＰ型ＤＭＯＳ1５のソースに接続し、Ｐ型ＤＭＯＳ1５のドレインをＰ型ＤＭＯＳ16のソースを接続し、Ｐ型ＤＭＯＳ16のドレインはグランドに接続する。Ｐ型ＤＭＯＳ15のゲートは抵抗25を通じてノード43に接続し、Ｎ型ＤＭＯＳ14のゲートは抵抗24を通じてＰ型ＤＭＯＳ15のドレインに接続し、Ｐ型ＤＭＯＳ16のゲートとソースの間に抵抗26を接続し、端子ＡとＰ型ＤＭＯＳ16のゲートの間に逆向きのツェナー・ダイオード34を接続する。Ｐ型ＤＭＯＳ19のドレインはノード44に、ゲートはノード43に接続し、ソースは、直列の抵抗29と順方向のツェナー・ダイオード35を通じてノード43に接続する。プラス電源を接続すると、Ｐ型ＥＭＯＳ10のゲート電流は、ゲート電圧発生回路３の抵抗27，23とゲート電流制御回路２を通ってグランドへ流れ、抵抗27による電圧降下がソース・ゲート電圧になり、Ｐ型ＥＭＯＳ10は導通状態になり、負荷に正常電流が流れる。ゲート電流制御回路２は、ディプレッションＭＯＳ14，15，16で構成されるので、電源電圧が０Ｖから立ち上がる時から、ゲート電流は流れ始める。
【０００８】
そして、ツェナー・ダイオード３４のカソードを端子Ａに、アノードをＰ型ＤＭＯＳ１６のゲートに接続し、Ｐ型ＤＭＯＳ１６のゲート・ソース間に抵抗２６を接続し、ドレインをグランドに接続し、端子Ａとノード４３の間に抵抗２７，２３を直列に接続して定電流回路を構成するので、抵抗２７に定電流が流れ、Ｐ型ＥＭＯＳ１０のゲート電圧は一定になる。
【０００９】
この時、Ｐ型ＤＭＯＳ１６のゲート電圧は、しきい電圧にほぼ等しくなるので、抵抗２７，２３における電圧降下の合計は、ツェナー・ダイオード３４のツェナー電圧とＰ型ＤＭＯＳ１６のしきい電圧の合計に等しくなり、抵抗２７の抵抗値を大きく、抵抗２３の抵抗値を小さく設定し、抵抗値の割合を調整し、ツェナー・ダイオード３４のツェナー電圧を変えることにより、Ｐ型ＥＭＯＳ１０の正常時のゲート電圧を調整することができる。
【００１０】
検出調整回路５は、抵抗３０とＰ型ＤＭＯＳ１９と抵抗２９とツェナー・ダイオード３５を直列に接続し、抵抗３０の他方の端をＰ型ＥＭＯＳ１０のドレインに接続し、ツェナー・ダイオード３５のカソードをノード４３に接続し、Ｐ型ＤＭＯＳ１９のソースを抵抗２９に接続し、Ｐ型ＤＭＯＳ１９のゲートをツェナー・ダイオード３５のカソードに接続しているので、ツェナー・ダイオード３５のツェナー電圧をＰ型ＤＭＯＳ１９のしきい電圧以上に設定すれば、Ｐ型ＥＭＯＳ１０のドレインからノード４３に電流は流れるが、逆方向には流れない。
また、Ｐ型ＤＭＯＳ１９とツェナー・ダイオード３５を、１個のダイオードに置き換えることもできる。
【００１１】
負荷に正常電流が流れている時、Ｐ型ＥＭＯＳ１０のソース・ドレイン電圧は、１Ｖ、ソース・ゲート電圧は１５Ｖとすると、ドレインとノード４３の間に１４Ｖの電位差が発生する。そして、抵抗２９，３０の抵抗値の大きさの割合を変えることにより、抵抗３０における電圧降下を変えて、端子Ａとノード４４（抵抗３０とＰ型ＤＭＯＳ１９のドレインの接続箇所）間の電位差を調整することができる。
【００１２】
今、Ｐ型ＥＭＯＳ１０，１１，１２のしきい電圧を３Ｖとする。
抵抗３０における電圧降下を１Ｖとすると、端子Ａとノード４４間の電位差は、２Ｖになり、過電流検出回路１のＰ型ＥＭＯＳ１１，１２のソースとＰ型ＤＭＯＳ１３のドレインの間に２Ｖの電圧がかかり、Ｐ型ＥＭＯＳ１１，１２のソース・ゲート電圧は２Ｖになるが、Ｐ型ＥＭＯＳ１１，１２は不導通である。ゲート電流制御回路２には、抵抗２７，２３による定電流だけが流れている。
【００１３】
負荷に過電流を流れて、Ｐ型ＥＭＯＳ１０のソース・ドレイン電圧が２Ｖを越えると、端子Ａとノード４４間の電圧は３Ｖを越え、Ｐ型ＥＭＯＳ１１，１２のソース・ゲート電圧は、直列に接続したコンデンサー３１と抵抗２２の時定数による遅延の後、３Ｖを越えて、Ｐ型ＥＭＯＳ１１，１２は導通する。Ｐ型ＥＭＯＳ１１，１２が導通すると、ノード４１，４２の電圧は端子Ａの電圧と同じになり、Ｐ型ＥＭＯＳ１０のソース・ゲート電圧は、０Ｖになり、Ｐ型ＥＭＯＳ１０は不導通になって、過電流を遮断する。
【００１４】
Ｐ型ＥＭＯＳ１１のソースは、端子Ａに、ドレインは、抵抗２７と抵抗２３とＮ型ＤＭＯＳ１７のドレインとの接続箇所のノード４１に接続し、Ｐ型ＥＭＯＳ１１のソース・ゲート間にコンデンサー３１を、Ｐ型ＥＭＯＳ１１のゲートとＰ型ＤＭＯＳ１３のソース間に抵抗２２を接続しているので、コンデンサー３１と抵抗２２の大きさを変えることにより、遮断の遅延時間を調整することができる。
【００１５】
過電流を遮断すると、端子Ａとノード４４間に電源電圧がかかるが、Ｐ型ＥＭＯＳ１１のソースとゲート間には、ツェナー・ダイオード３３のツェナー電圧とＰ型ＤＭＯＳ１３のしきい電圧の合計の電圧がかかり、電源電圧のそれ以外の電圧は、Ｐ型ＤＭＯＳ１３のソースとドレイン間にかかる。これにより、ツェナー・ダイオード３３のツェナー電圧とＰ型ＤＭＯＳ１３のしきい電圧の合計の電圧を１５Ｖに設定すると、過電流遮断時、Ｐ型ＥＭＯＳ１１のソース・ゲート電圧を１５Ｖに抑えることができる。Ｐ型ＤＭＯＳ１９のソースと抵抗２９の接続箇所を、ノード４４にすることもできる。
【００１６】
Ｐ型ＥＭＯＳ１１，１２が導通すると、抵抗２７，２３とＰ型ＤＭＯＳ１６による定電流状態がなくなり、Ｐ型ＥＭＯＳ１１，１２から抵抗２３を通ってゲート電流制御回路２に大きな電流が流れるが、ゲート電流制御回路２のＮ型ＤＭＯＳ１４とＰ型ＤＭＯＳ１５は、各ＭＯＳにおける電圧降下が他方のＭＯＳのゲート電圧になるように、ソースとソースを接続し、それぞれのゲートは抵抗２４，２５を介して他方のＭＯＳのドレインに接続し、Ｎ型ＤＭＯＳ１４のドレインはノード４３に、Ｐ型ＤＭＯＳ１５のドレインはＰ型ＤＭＯＳ１６のソースに接続しているので、Ｎ型ＤＭＯＳ１４とＰ型ＤＭＯＳ１５は、ある大きさまでの電流は流すが、それ以上大きな電流が流れると、各ＭＯＳのゲート電圧がしきい電圧以上になって、各ＭＯＳは不導通になり、抵抗２３からゲート電流制御回路２に流れる電流を遮断する。
【００１７】
Ｎ型ＤＭＯＳ１４とＰ型ＤＭＯＳ１５が電流を遮断すると、Ｎ型ＤＭＯＳ１４とＰ型ＤＭＯＳ１５には、ツェナー・ダイオード３４のツェナー電圧とＰ型ＤＭＯＳ１６のしきい電圧の合計の電圧がかかり、電源電圧のそれ以外の電圧は、Ｐ型ＤＭＯＳ１６のソースとドレイン間にかかる。
【００１８】
電源電圧がパルスのようにＯＮ−ＯＦＦを繰り返す場合、抵抗２７には断続的な電流が流れ、端子Ａとノード４１間に断続的に電圧が発生する。その場合、もし、ゲート電圧安定回路４がなければ、電源電圧がＯＮになる度に、Ｐ型ＥＭＯＳ１０のドレイン・ゲート電圧が発生し、Ｐ型ＥＭＯＳ１０は、不導通から導通に変わり、負荷電流が流れ始める度に、Ｐ型ＥＭＯＳ１０のソース・ドレイン間に短時間大きな電圧が発生する。それにより、過電流検出回路１の両端の端子Ａとノード４４間に大きな電圧が繰り返しかかり、コンデンサー３１が少しずつ繰り返し充電されて、Ｐ型ＥＭＯＳ１１のソース・ゲート電圧がしきい電圧以上になり、Ｐ型ＥＭＯＳ１１は導通し、Ｐ型ＥＭＯＳ１０が負荷電流を遮断することがある。
【００１９】
ゲート電圧安定回路４は、コンデンサー３２を、端子Ａとノード４２（Ｐ型ＥＭＯＳ１０のゲート）間に接続し、Ｎ型ＤＭＯＳ１７のソースとＰ型ＤＭＯＳ１８のソースを抵抗２８を介して接続し、Ｎ型ＤＭＯＳ１７のドレインはノード４１に接続し、Ｐ型ＤＭＯＳ１８のドレインはノード４２に接続し、それぞれのゲートは他方のドレインに接続して構成している。Ｎ型ＤＭＯＳ１７とＰ型ＤＭＯＳ１８は、ノード４２からノード４１への電流は流すが、ノード４１からノード４２へ流れようとする電流に対しては、抵抗２８とＰ型ＤＭＯＳ１８における電圧降下がＮ型ＤＭＯＳ１７のゲート電圧になり、抵抗２８とＮ型ＤＭＯＳ１７における電圧降下がＰ型ＤＭＯＳ１８のゲート電圧になるために、高抵抗状態になり、電流を流さない。
【００２０】
従って、ゲート電圧安定回路４を接続することにより、電源電圧がＯＮ−ＯＦＦを繰り返しても、電源電圧がＯＮの時に、コンデンサー３２に充電された端子Ａとノード４２間の電圧は、電源電圧が  ＯＦＦになっても放電されないので、Ｐ型ＥＭＯＳ１０のソース・ゲート電圧は、正常な電圧に維持され、Ｐ型ＥＭＯＳ１０は導通状態を保持する。これにより、電源電圧がＯＮになる度に、Ｐ型ＥＭＯＳ１０のソース・ドレイン間に短時間でも大きな電圧が発生することがなく、過電流検出回路の両端の端子Ａとノード４４間に大きな電圧が繰り返しかかることがないので、断続的な負荷電流を安定に流すことができる。
【００２１】
過電流を遮断する時、Ｐ型ＥＭＯＳ１１は、端子Ａとノード４１間を短絡するとともに、ゲート電流制御回路２に大きな電流を流し、ゲート電流制御回路２を機能させて、ゲート電流を遮断させるはたらきをする。そして、Ｐ型ＥＭＯＳ１２のソースは端子Ａに、ドレインはノード４２に、ゲートはＰ型ＥＭＯＳ１１のゲートに接続するが、Ｐ型ＥＭＯＳ１２は、端子Ａとノード４２間を短絡して、Ｐ型ＥＭＯＳ１０のソース・ゲート電圧を放電するはたらきをする。また、抵抗２８により、Ｐ型ＥＭＯＳ１２からノード４１に電流が流れると、抵抗２８に発生する電圧降下により、Ｐ型ＥＭＯＳ１０のソース・ゲート電圧は、より速く小さくなり、過電流を速くスムーズに遮断することができる。
【００２２】
過電流検出回路１のコンデンサー３１の両端と、ゲート電流制御回路２のＮ型ＤＭＯＳ１４のゲートとＰ型ＤＭＯＳ１５のゲートに復帰用端子を設ける。過電流を遮断した場合、それぞれの復帰用端子を短時間短絡することにより、過電流保護回路を復帰させることができる。
【００２３】
ゲート電圧安定回路のＮ型ＤＭＯＳ１７とＰ型ＤＭＯＳ１８を、ノード４２からノード４１向きには電流を流すが、逆向きには流さない他の回路（素子）に置き換えることもできる。
【００２４】
ゲート電圧を別電源にすることによって、Ｐ型ＥＭＯＳ１０を過電流保護機能をもった駆動用、スイッチング用ＭＯＳとすることができる。
【００２５】
Ｐ型ＭＯＳをＮ型ＭＯＳに、Ｎ型ＭＯＳをＰ型ＭＯＳにし、正負を逆にして過電流保護回路を形成することもできる。また、Ｐ型ＥＭＯＳ１０のゲート回路は、ＩＧＢＴの保護に使用することもできる。
【００２６】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果がある。
【００２７】
検出調整回路により、検出する過電流の最小値を調整できる。
【００２８】
Ｐ型ＥＭＯＳ１０の定格電流値を変えることにより、いろいろな負荷電流に合わせて過電流保護回路を作ることができる。
【００２９】
ゲート電圧安定回路により、電源電圧がパルスのようにＯＮ−ＯＦＦを繰り返す場合でも、Ｐ型ＥＭＯＳ１０のゲート電圧を、正常な電圧に維持させ、負荷電流を安定に流すことができる。
【００３０】
ゲート電流をグランドに流すことにより、ゲート電圧のための別電源を必要とせず、２端子回路のように、簡単に、負荷に直列に接続して使用できる。
【００３１】
過電流検出回路のコンデンサーと抵抗を変えることにより、過電流を遮断する速さを負荷に合わすことができる。
【００３２】
過電流を遮断した時、電源電圧の大部分は、過電流検出回路のＰ型ＤＭＯＳ１３と、ゲート電流制御回路のＰ型ＤＭＯＳ１６にかかることにより、他のゲート回路には、１５Ｖ程度の小さい電圧しかかからないようにできる。
【００３３】
過電流検出回路において、Ｐ型ＥＭＯＳ１１，１２を並列に接続することにより、過電流をスムーズに遮断することができる。
【図面の簡単な説明】
【図１】本発明の実施例の過電流保護回路の原理図である。
【図２】本発明の実施例の過電流保護回路である。
【符号の説明】
１  過電流検出回路
２  ゲート電流制御回路
３  ゲート電圧発生回路
４  ゲート電圧安定回路
５  検出調整回路
７  負荷
１０，１１，１２  Ｐ型ＥＭＯＳ
１３，１５，１６，１８，１９  Ｐ型ＤＭＯＳ
１４，１７  Ｎ型ＤＭＯＳ
２１，２２，２３，２４，２５，２６，２７，２８，２９，３０  抵抗
３１，３２  コンデンサー
３３，３４，３５  ツェナー・ダイオード
４１，４２，４３，４４  ノード
【図１】
0003629156.tif 000002
【図２】
0003629156.tif 000003