(57)【特許請求の範囲】
【請求項１】
注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、
注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールと配線スペースの最小デザインルールの３倍との和以上である場合に、
注目信号線の配置を変更して、この配置を変更した注目信号線と第１の信号線との配線スペースにフローティング状態のダミー配線を配置し、
第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、
第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとにそれぞれエアーボイドを形成することを特徴とする半導体装置の配線方法。
【請求項２】
注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、
注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールの２倍と配線スペースの最小デザインルールの４倍との和以上である場合に、
注目信号線と第１の信号線との配線スペースにフローティング状態の第１のダミー配線を配置するとともに、注目信号線と第２の信号線との配線スペースにフローティング状態の第２のダミー配線を配置することができるように注目信号線の配置を変更し、
第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、
第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとのそれぞれにエアーボイドを形成することを特徴とする半導体装置の配線方法。
【請求項３】
配線間の体積の５０％以上をしめるようにエアーボイドを形成することを特徴とする請求項１又は２記載の半導体装置の配線方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の配線方法に関し、特にＣＭＯＳＬＳＩの配線プロセスについての半導体装置の配線方法に関する。
【０００２】
【従来の技術】
ディープサブミクロン以降のＣＭＯＳＬＳＩの配線プロセスにおいては、配線容量の低減を目的として、配線間に層間絶縁膜が埋まらないようにした、エアーボイドプロセスが有望視されている。その代表的なものは、例えば、ＥＤＬ（ＩＥＥＥ    Ｅｌｅｃｔｒｏｎ    Ｄｅｖｉｃｅ    Ｌｅｔｔｅｒｓ）の第１９巻、第１号の第１６〜１８頁に紹介されている。エアーボイドプロセスは、配線スペースが非常に狭くなった部分に、層間絶縁膜が埋まりにくくなることを積極的に活用したプロセスである。配線間に形成されたエアーボイドの比誘電率ｋは１となるために、例えば０．２５μｍＣＭＯＳ世代で用いられる比誘電率ｋが３．５の層間絶縁膜を用いた場合に比べて、その配線間容量が非常に低減される。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のエアーボイドプロセスには以下のような課題が存在する。
図８は従来のエアーボイドプロセスを模式的に示す図である。この図８に示す従来の半導体装置において、１は層間絶縁膜、２は複数のＡｌ配線、３は配線間のエアーボイドを各々示している。図８（ａ）は配線スペースが狭い場合（配線スペース＝配線幅）のエアーボイドの形状を示し、同図（ｂ）は配線スペースが中程度の場合（配線スペース＝配線幅×３）のエアーボイドの形状を示し、同図（ｃ）は配線スペースが広い場合のエアーボイドの形状を示す。
【０００４】
図８（ａ）に示すように、配線２どうしのスペースが狭い場合（配線スペース＝配線幅）においては、エアーボイド３が配線間に占める割合も、その空間の大きさも大きい。しかし図８（ｂ）に示すように、配線２どうしのスペースが中程度（配線スペース＝配線幅×３）になると、エアーボイド３が配線間に占める割合も、その空間の大きさも、図８（ａ）の場合に比較して小さくなる。さらに、図８（ｃ）に示すように配線２どうしのスペースが非常に広くなると、ついにはエアーボイド自身が形成されなくなる。
【０００５】
その現象を定量的に解析すると以下のようになる。
エアーボイド３の形状を特徴づける各寸法Ｘ、Ｙ１、Ｙ２を、図９（ａ）（ｂ）に示すように定義する。図９（ａ）は配線２どうしのスペースが狭い場合（配線スペース＝配線幅）、図９（ｂ）は配線２どうしのスペースが中程度の場合（配線スペース＝配線幅×３）である。ここでＸはエアーボイド３の幅、Ｙ１、Ｙ２は、エアーボイド３の長さ方向の寸法であって配線２の長さを超えた部分の寸法である。エアーボイド３が小さくなると、図９（ｂ）に示すようにＹ１、Ｙ２の値は負になる。
【０００６】
図１０は、エアーボイドプロセスにおける各寸法Ｘ、Ｙ１、Ｙ２の配線スペース依存性を示している。この形状をもとに計算すると、図１１のような結果になる。すなわち図１１は、比誘電率ｋが３．５の層間絶縁膜を用いた場合と、エアーボイドプロセスの場合とについての、配線容量値の配線スペース依存性を示している。図１１から分かるように、エアーボイドプロセスによると、配線スペースが狭い部分では配線容量値は非常に小さいが、配線スペースが広くなるにつれて配線容量値は増大し、そして配線スペースが配線（０．２４μｍ）の約３倍である０．７５μｍ程度以上になると、配線容量値は比誘電率ｋが３．５の層間絶縁膜を用いた場合よりも一様に大きくなる。ここで、エアーボイドプロセスは比誘電率ｋが４．２の層間絶縁膜を用いたと仮定している。
【０００７】
そこで本発明は、このような課題を解決し、エアーボイドプロセスを適用した場合において、配線スペースが広くなっても配線容量値が大きくならないようにすることを目的とする。
【０００８】
【課題を解決するための手段】
この目的を達成するため本発明は、注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールと配線スペースの最小デザインルールの３倍との和以上である場合に、注目信号線の配置を変更して、この配置を変更した注目信号線と第１の信号線との配線スペースにフローティング状態のダミー配線を配置し、第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとにそれぞれエアーボイドを形成するものである。
こうすると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができると同時に、注目信号線が第１の信号線からクロストークによる信号の干渉をほとんど受けなくなる。
また本発明は、注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールの２倍と配線スペースの最小デザインルールの４倍との和以上である場合に、注目信号線と第１の信号線との配線スペースにフローティング状態の第１のダミー配線を配置するとともに、注目信号線と第２の信号線との配線スペースにフローティング状態の第２のダミー配線を配置することができるように注目信号線の配置を変更し、第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとのそれぞれにエアーボイドを形成するものである。
こうすると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。
【０００９】
【発明の実施の形態】
請求項１記載の本発明は、注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールと配線スペースの最小デザインルールの３倍との和以上である場合に、注目信号線の配置を変更して、この配置を変更した注目信号線と第１の信号線との配線スペースにフローティング状態のダミー配線を配置し、第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、第１の信号線とダミー配線との間のスペースと、注目信号線とダミー配線との間のスペースと、注目信号線と第２の信号線との間のスペースとにそれぞれエアーボイドを形成するものである。
こうすると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができると同時に、注目信号線が第１の信号線からクロストークによる信号の干渉をほとんど受けなくなる。
【００１２】
請求項２記載の本発明は、注目信号線の両隣に第１の信号線と第２の信号線とが形成されている半導体装置の製造方法において、注目信号線と第１の信号線との配線スペースと、注目信号線と第２の信号線との配線スペースとの和が、配線幅の最小デザインルールの２倍と配線スペースの最小デザインルールの４倍との和以上である場合に、注目信号線と第１の信号線との配線スペースにフローティング状態の第１のダミー配線を配置するとともに、注目信号線と第２の信号線との配線スペースにフローティング状態の第２のダミー配線を配置することができるように注目信号線の配置を変更し、第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとを、それぞれ配線スペースの最小デザインルールに等しくし、第１の信号線と第１のダミー配線との間のスペースと、注目信号線と第１のダミー配線との間のスペースと、注目信号線と第２のダミー配線との間のスペースと、第２のダミー配線と第２の信号線との間のスペースとのそれぞれにエアーボイドを形成するものである。
こうすると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。
【００２６】
請求項３記載の本発明は、配線間の堆積の５０％以上をしめるようにエアーボイドを形成するものである。
【００２７】
こうすると、ダミー配線を設置しない場合よりも配線容量値を低減することができ、エアーボイドプロセスにおいてダミー配線を設置するか否かの基準を明確化できる。
以下、本発明の実施の形態の半導体装置の配線方法について、図面を参照しながら説明する。
【００２８】
図１は、本発明の実施の形態の半導体装置の配線方法を説明するための半導体装置の回路図およびその回路断面図を示す。この図１において、ＧＤＬ、ＧＤＣ、ＧＤＲは駆動ゲートであり、ＧＦＬ、ＧＦＣ、ＧＦＲは負荷ゲートである。各駆動ゲートＧＤＬ、ＧＤＣ、ＧＤＲと各負荷ゲートＧＦＬ、ＧＦＣ、ＧＦＲとは、それぞれ信号線である配線ＷＬ、ＷＣ、ＷＲによって結ばれている。
【００２９】
配線ＷＬと配線ＷＣとに挟まれた位置には、フローティング状態のダミー配線Ｄ１が設置されている。また配線ＷＣと配線ＷＲとに挟まれた位置には、フローティング状態のダミー配線Ｄ２が設置されている。ここでフローティング状態とは、電源線にも接地線にも電気的に接続されていない状態のことをいう。
ここで遅延時間を考える注目ゲートは駆動ゲートＧＤＣであり、その注目配線はＷＣである。またここでは、ＣＭＯＳＬＳＩの配線プロセスとして、配線間のスペースが小さい場合に、配線間に層間絶縁膜が埋まらないエアーボイドプロセスを用いると仮定している。
【００３０】
図７は本発明と対比すべき従来の半導体装置の回路図およびその回路断面図を示す。この従来のものでは、本発明のようなフローティング状態のダミー配線Ｄ１、Ｄ２は設置されていない。
本発明によれば、フローティング状態の配線Ｄ１、Ｄ２を設置することにより、配線ＷＬと配線Ｄ１との間、配線Ｄ１と配線ＷＣとの間、配線ＷＣと配線Ｄ２との間、配線Ｄ２と配線ＷＲとの間に、それぞれ大きなエアーボイドが形成される。したがって、各々の配線間の配線容量は非常に小さい値となる。配線ＷＣと配線ＷＬとの間の配線容量は、配線ＷＬと配線Ｄ１との間の配線容量と、配線Ｄ１と配線ＷＣとの間の配線容量との直列容量となる。同様に、配線ＷＣと配線ＷＲとの間の配線容量は、配線ＷＣと配線Ｄ２との間の配線容量と、配線Ｄ２と配線ＷＲとの間の配線容量との直列容量となる。
【００３１】
このときに配線Ｄ１、Ｄ２は、上述のようにフローティング状態であることが望ましい。というのは、もし電位を固定された場合には、配線ＷＣの配線容量は、配線ＷＣと配線Ｄ１との間の配線容量と、配線ＷＣと配線Ｄ２との間の配線容量との和になり、フローティング状態の場合よりも大きくなるからである。さらに電位を固定することにより、レイアウト上の制限が加わるため、面積の増大が懸念されるからである。
【００３２】
このように、従来のエアーボイドプロセスで課題であった、配線スペースが広い場合にエアーボイドが小さいかまたは形成されないために生じる配線容量値の増加を、配線間にダミー配線を挿入することで防止することができる。すなわち、配線間にダミー配線を挿入することで、配線間に大きなエアーボイドを形成でき、それによって実効的な比誘電率を低減できる。しかも、挿入したダミー配線をフローティング状態とすることで、配線容量を低減できる。またこのときに、空気のボイドが、配線間の体積の５０％以上をしめることが好ましい。そうでないと、配線スペースを広げたほうが配線容量値の改善効果が大きくなって、ダミー配線を設置することによる本発明の効果が小さくなりやすいためである。
【００３３】
図２はゲート遅延の配線スペース依存性を示している。すなわち、一様に比誘電率ｋが３．５の層間絶縁膜を用いた従来の場合と、エアーボイドプロセスを用いた場合とを比較している。またエアーボイドプロセスについては、配線スペースが広い場合（配線スペースが配線幅の３倍以上）において、従来の通常の場合と、本発明にもとづくダミー配線として電源線を挿入した場合と、本発明にもとづくダミー配線としてフローティング状態の配線を挿入した場合との３通りを比較している。図３は、各場合の配線の断面図を示し、電源線はＶＤＤ１、ＶＤＤ２と表示している。図２から分かるように、配線スペースが広い場合に、信号配線どうしの間にダミー配線を設置することで、実効的な配線容量を大きく低減させてゲート遅延を大きく低減することができる。また特にフローティング状態のダミー配線を設置することで、実効的な配線容量をさらに低減させて、ゲート遅延をさらに低減することができる。
【００３４】
次に、本発明にもとづくダミー配線の挿入方法をＤＡツールに適用した場合の具体例について説明する。
図４は２本の信号配線間へのフローティングダミーパターンの挿入方法を示している。
図４において、Ｗ１は第１の信号配線、Ｗ２は第２の信号配線、Ｄ、Ｄ１、Ｄ２はダミー配線を各々示している。また、Ｌｗ１は信号配線Ｗ１の配線幅、Ｌｗ２は信号配線Ｗ２の配線幅、Ｓｗは信号配線Ｗ１、Ｗ２間の配線スペース、Ｌｄはダミー配線Ｄの配線幅、Ｌｍｉｎは配線幅の最小デザインルール、Ｓｍｉｎは配線スペースの最小デザインルールの寸法を各々示している。
【００３５】
信号配線Ｗ１、Ｗ２間の配線スペースＳｗの大きさに応じて、ダミーパターンの挿入方法は、基本的に図４（Ａ）〜（Ｄ）に示される４つのパターンに分類できる。
図４（Ａ）のように、信号配線間の配線スペースＳｗが、ちょうど配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの２倍との和になる場合には、すなわちＳｗ＝Ｌｍｉｎ＋２Ｓｍｉｎである場合には、最小デザインルールＬｍｉｎの幅であるダミー配線Ｄを信号配線Ｗ１と信号配線Ｗ２との真ん中に配置する。信号配線間の配線スペースＳｗが、配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの２倍との和よりも小さい場合には、ダミー配線を配置できないため、この（Ａ）の場合がダミー配線を配置できるかどうかの基準になる。
【００３６】
図４（Ｂ）のように、信号配線間の配線スペースＳｗが、配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの２倍との和以上になる場合には、最小デザインルールＬｍｉｎ以上の幅Ｌｄであるダミー配線Ｄを信号配線Ｗ１と信号配線Ｗ２との真ん中に配置する。Ｌｍｉｎ以上の幅Ｌｄであるダミー配線Ｄを配置することで、信号配線Ｗ１とダミー配線Ｄとの間のスペースと、ダミー配線Ｄと信号配線Ｗ２との間のスペースとは、各々配線スペースの最小デザインルールＳｍｉｎになるようにする。これにより、配線Ｗ１、Ｄ、Ｗ２間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。ただし、この場合は、Ｌｍｉｎ＋２Ｓｍｉｎ≦Ｓｗ≦２Ｌｍｉｎ＋３Ｓｍｉｎ、かつＬｍｉｎ≦Ｌｄ≦２Ｌｍｉｎ＋Ｓｍｉｎという条件を満たすことが必要である。
【００３７】
図４（Ｃ）のように、信号配線間の配線スペースＳｗが、ちょうど配線幅の最小デザインルールＬｍｉｎの２倍と配線スペースの最小デザインルールＳｍｉｎの３倍との和になる場合には、すなわちＳｗ＝２Ｌｍｉｎ＋３Ｓｍｉｎである場合には、最小デザインルールＬｍｉｎの幅である二つのダミー配線Ｄ１、Ｄ２を信号配線Ｗ１、信号配線Ｗ２の間に配置する。このときに、信号配線Ｗ１とダミー配線Ｄとの間のスペースと、ダミー配線Ｄ１とダミー配線Ｄ２との間のスペースと、ダミー配線Ｄ２と信号配線２との間のスペースは、それぞれ配線スペースの最小デザインルールＳｍｉｎになるようにする。この（Ｃ）の場合がダミー配線を２つ配置できるかどうかの基準になる。
【００３８】
図４（Ｄ）のように、信号配線間の配線スペースＳｗが、配線幅の最小デザインルールＬｍｉｎの２倍と配線スペースの最小デザインルールＳｍｉｎの３倍の和以上になる場合には、すなわちＳｗ≧２Ｌｍｉｎ＋３Ｓｍｉｎである場合には、最小デザインルールＬｍｉｎの幅である二つのダミー配線Ｄ１、Ｄ２を信号配線Ｗ１、信号配線Ｗ２の間に配置する。このときに信号配線Ｗ１とダミー配線Ｄ１との間のスペースと、ダミー配線Ｄ２と信号配線Ｗ２との間のスペースは、それぞれ配線スペースの最小デザインルールＳｍｉｎになるようにする。したがってこの場合、ダミー配線Ｄ１とダミー配線Ｄ２との間のスペースは、配線スペースの最小デザインルールＳｍｉｎよりも大きくなる。
【００３９】
この場合にダミー配線Ｄ１とダミー配線Ｄ２との配線幅を各々配線幅の最小デザインルールＬｍｉｎに設定する理由は、ダミー配線Ｄ１とダミー配線Ｄ２とについての上下の配線との配線層間容量をできるだけ小さくするためである。
また図４（Ｄ）の場合において、ダミー配線Ｄ１とダミー配線Ｄ２との間のスペースが配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの２倍との和以上になる場合には、さらに新たなダミー配線を挿入しても特に問題はない。ただし、この新たなダミー配線の挿入は、ダミー配線を挿入したほうが配線容量の増加よりもプロセス的に望ましい条件がある場合にのみ行われるべきである。
【００４０】
以上説明してきた図４の２本の信号配線Ｗ１、Ｗ２間へのフローティングダミーパターンＤ、Ｄ１、Ｄ２の挿入においては、Ｓｍｉｎを配線スペースの最小デザインルールで定義したが、（Ａ）〜（Ｄ）の場合によっては、Ｓｍｉｎを信号線配線とダミー配線との間の容量が最小となるスペースとして定義したほうが最適となる場合もある。
【００４１】
以上説明してきた図４（Ａ）〜（Ｄ）の手法によって、配線Ｗ１、Ｗ２、Ｄ、Ｄ１、Ｄ２間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。
図５は注目信号配線の両隣に信号配線がある場合のフローティングダミーパターンの挿入方法を示している。
【００４２】
図５において、ＷＣは注目信号配線、ＷＬは注目信号配線ＷＣの左側の信号配線、ＷＲは注目信号配線ＷＣの右側の信号配線、Ｄ、Ｄ１、Ｄ２はダミー配線を各々示している。また、Ｌｗｃは注目信号配線ＷＣの配線幅、Ｌｗｌは信号配線ＷＬの配線幅、Ｌｗｒは信号配線ＷＲの配線幅、Ｓｗ１は信号配線ＷＣと信号配線ＷＬとの配線スペース、Ｓｗ２は信号配線ＷＣと信号配線ＷＲとの配線スペース、Ｌｄ、Ｌｄ１はダミー配線の配線幅、Ｌｍｉｎは配線幅の最小デザインルール、Ｓｍｉｎは配線スペースの最小デザインルールの寸法を各々示している。
【００４３】
信号配線間の配線スペースＳｗ１とＳｗ２との和の大きさに応じて、ダミーパターンの挿入方法は基本的に図５（Ａ）〜（Ｄ）に示される４つのパターンに分類できる。
図５（Ａ）のように、信号配線間の配線スペースＳｗ１とＳｗ２との和が、ちょうど配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの３倍との和になる場合、すなわちＳｗ１＋Ｓｗ２＝Ｌｍｉｎ＋３Ｓｍｉｎである場合であって、Ｓｗ１とＳｗ２が各々Ｓｍｉｎよりも大きい場合には、注目信号線ＷＣと信号線ＷＬとの配線スペースに最小デザインルールＬｍｉｎの幅であるダミー配線Ｄが配置できるように注目信号線ＷＣの配置を変更し、注目信号線ＷＣと信号線ＷＬの配線スペースにダミー配線Ｄを配置する。このとき信号線ＷＬとダミー配線Ｄとの間のスペースと、注目信号線ＷＣとダミー配線Ｄとの間のスペースと、注目信号線ＷＣと信号線ＷＲとの間のスペースとは、それぞれ配線スペースの最小デザインルールＳｍｉｎになる。
【００４４】
このときダミー配線Ｄは、図示のように注目信号線ＷＣと信号線ＷＬとの配線スペースに配置するのと同様に、注目信号線ＷＣと信号線ＷＲとの配線スペースに配置してもよい。この２種類の配置の仕方としては、注目信号線ＷＣが信号線ＷＬと信号線ＷＲのどちらからクロストークによる信号の干渉を受けるかどうかを考慮して選択することが好ましい。
【００４５】
ここでクロストークによる信号の干渉を補足説明する。信号線の電位は過渡的に変化するために、配線間の容量を介して、注目信号線ＷＣは、過渡的に電位が変動している信号線の影響を受ける。注目信号線ＷＣの電位が変動していない場合には、この注目信号線ＷＣへのノイズとして影響を受ける。このノイズが大きい場合には論理ゲートが誤動作を起こす。一方、注目信号線ＷＣの電位が変動している場合には、この注目信号線の遅延変動として影響を受ける。注目信号線ＷＣと別の信号線ＷＬ、ＷＲとの電位の変動が同じ位相ならば、注目信号線ＷＣと別の信号線ＷＬ、ＷＲとの配線容量がみかけ上小さくなるために、注目信号線ＷＣのゲート遅延は小さくなる。一方、注目信号線ＷＣと別の信号線ＷＬ、ＷＲとの電位の変動が違う位相ならば、注目信号線ＷＣと別の信号線ＷＬ、ＷＲとの配線容量がみかけ上大きくなるために、注目信号線ＷＣのゲート遅延は大きくなる。この遅延変動によってゲート遅延が大きくなった場合には、設計時において予測した動作周波数よりも実際に製作されたチップの動作周波数が小さくなるために、非常に大きな問題となる。
【００４６】
図５（Ｂ）のように、信号配線間の配線スペースＳｗ１とＳｗ２との和が、配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの３倍との和以上になる場合で、Ｓｗ１とＳｗ２が各々Ｓｍｉｎよりも大きい場合には、注目信号線ＷＣの配置を変更し、この注目信号線ＷＣと信号線ＷＬとの配線スペースに、最小デザインルールＬｍｉｎより大きい幅Ｌｄであるダミー配線Ｄを配置する。このとき信号線ＷＬとダミー配線Ｄとの間のスペースと、注目信号線ＷＣとダミー配線Ｄとの間のスペースと、注目信号線ＷＣと信号線ＷＲとの間のスペースは、それぞれ配線スペースの最小デザインルールＳｍｉｎになる。これにより、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。ただし、この場合は、Ｌｍｉｎ＋３Ｓｍｉｎ≦Ｓｗ１＋Ｓｗ２≦２Ｌｍｉｎ＋４Ｓｍｉｎ、かつＬｍｉｎ≦Ｌｄ≦２Ｌｍｉｎ＋Ｓｍｉｎという条件を満たすことが必要である。
【００４７】
図５（Ｃ）のように、信号配線間の配線スペースＳｗ１とＳｗ２との和が、ちょうど配線幅の最小デザインルールＬｍｉｎの２倍と配線スペースの最小デザインルールＳｍｉｎの４倍との和になる場合、すなわちＳｗ１＋Ｓｗ２＝２Ｌｍｉｎ＋４Ｓｍｉｎとなる場合で、Ｓｗ１とＳｗ２が各々Ｓｍｉｎよりも大きい場合には、注目信号線ＷＣと信号線ＷＬとの配線スペースに最小デザインルールＬｍｉｎの幅であるダミー配線Ｄ１を配置できるとともに、注目信号線ＷＣと信号線ＷＲとの配線スペースに最小デザインルールＬｍｉｎの幅であるダミー配線Ｄ２が配置できるように、注目信号線ＷＣの配置を変更する。かつ、注目信号線ＷＣと信号線ＷＬとの配線スペースにダミー配線Ｄ１を配置するとともに、注目信号線ＷＣと信号線ＷＲとの配線スペースにダミー配線Ｄ２を配置する。
【００４８】
このとき、信号線ＷＬとダミー配線Ｄ１との間のスペースと、注目信号線ＷＣとダミー配線Ｄ１との間のスペースと、注目信号線ＷＣとダミー配線Ｄ２との間のスペースと、信号線ＷＲとダミー配線Ｄ２との間のスペースとは、それぞれ配線スペースの最小デザインルールＳｍｉｎになる。
このような構成であると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができると同時に、注目信号線ＷＣが信号線ＷＬおよび信号線ＷＲからクロストークによる信号の干渉をほとんど受けなくなる。
【００４９】
図５（Ｄ）のように、信号配線間の配線スペースＳｗ１とＳｗ２との和が、配線幅の最小デザインルールＬｍｉｎの２倍と配線スペースの最小デザインルールＳｍｉｎの４倍との和以上になる場合、すなわち２Ｌｍｉｎ＋４Ｓｍｉｎ≦Ｓｗ１＋Ｓｗ２となる場合で、Ｓｗ１とＳｗ２が各々Ｓｍｉｎよりも大きい場合には、注目信号線ＷＣと信号線ＷＬとの配線スペースに最小デザインルールＬｍｉｎより大きい幅Ｌｄ１のダミー配線Ｄ１を配置できるとともに、注目信号線ＷＣと信号線ＷＲとの配線スペースに最小デザインルールＬｍｉｎの幅であるダミー配線Ｄ２を配置できるように、注目信号線ＷＣの配置を変更する。かつ、注目信号線ＷＣと信号線ＷＬとの配線スペースにダミー配線Ｄ１を配置するとともに、注目信号線ＷＣと信号線ＷＲとの配線スペースにダミー配線Ｄ２を配置する。
【００５０】
このとき、信号線ＷＬとダミー配線Ｄ１との間のスペースと、注目信号線ＷＣとダミー配線Ｄ１との間のスペースと、注目信号線ＷＣとダミー配線Ｄ２との間のスペースと、信号線ＷＲとダミー配線Ｄ２との間のスペースは、それぞれ配線スペースの最小デザインルールＳｍｉｎになる。
（Ｄ）の場合においては、原則として、２Ｌｍｉｎ＋４Ｓｍｉｎ≦Ｓｗ１＋Ｓｗ２≦３Ｌｍｉｎ＋５Ｓｍｉｎ、かつＬｍｉｎ≦Ｌｄ≦２Ｌｍｉｎ＋Ｓｍｉｎという条件を満たすことが必要である。
【００５１】
また（Ｄ）の場合において、注目信号線ＷＣと信号線ＷＬとの間のスペースが配線幅の最小デザインルールＬｍｉｎの２倍と配線スペースの最小デザインルールＳｍｉｎの３倍との和以上になる場合には、さらに新たなダミー配線を１個挿入したほうがよい。
以上説明してきた図５の注目信号配線の両隣に信号配線がある場合のフローティングダミーパターンの挿入方法においては、Ｓｍｉｎを配線スペースの最小デザインルールで定義したが、（Ａ）〜（Ｄ）の場合によっては、Ｓｍｉｎを信号線配線とダミー配線との間の容量が最小となるスペースとして定義したほうが最適となる場合もある。
【００５２】
図６は、注目信号配線の両隣に信号配線がある場合の注目信号配線の配置方法を示している。
図６において、ＷＣは注目信号配線、ＷＬは注目信号配線ＷＣの左側の信号配線、ＷＲは注目信号配線ＷＣの右側の信号配線をそれぞれ示す。Ｌｗｃは注目信号配線ＷＣの配線幅、Ｌｗｌは信号配線ＷＬの配線幅、Ｌｗｒは信号配線ＷＲの配線幅、Ｌｗｃ＊は変更後の注目信号配線ＷＣ＊の配線幅、Ｓｗ１は信号配線ＷＣと信号配線ＷＬとの配線スペース、Ｓｗ２は信号配線ＷＣと信号配線ＷＲとの配線スペース、Ｓｗ１＊は信号配線ＷＣと信号配線ＷＬとの変更後の配線スペース、Ｓｗ２＊は信号配線ＷＣと信号配線ＷＲとの変更後の配線スペース、Ｓｍｉｎは配線スペースの最小デザインルールの寸法をそれぞれ示す。信号配線間の配線スペースＳｗ１とＳｗ２との和は、配線スペースの最小デザインルールＳｍｉｎの２倍以上で、かつ配線幅の最小デザインルールＬｍｉｎと配線スペースの最小デザインルールＳｍｉｎの３倍との和以下である。すなわち、２Ｓｍｉｎ≦Ｓｗ１＋Ｓｗ２≦Ｌｍｉｎ＋３Ｓｍｉｎである。
【００５３】
図６（Ａ）においては、注目信号線ＷＣの配線抵抗が問題になる場合を想定している。
ここで、図６（Ａ）の（ｂ）に示す変更後の信号配線ＷＣ＊の配線幅Ｌｗｃ＊は、
Ｌｗｃ＊＝Ｌｗｃ＋Ｓｗ１＋Ｓｗ２−２Ｓｍｉｎ
となる。
【００５４】
注目信号線ＷＣと信号線ＷＲとの間のスペース、および注目信号線ＷＣと信号線ＷＲとの間のスペースは各々配線スペースの最小デザインルールＳｍｉｎになる。これにより、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができる。
さらに信号配線ＷＣの配線幅をＬｗｃからＬｗｃ＊に大きくすることにより、配線層間容量の増加に起因する配線容量の増加率よりも配線抵抗の減少率が大きくなるため、配線遅延が全体の遅延の殆どを占めるような場合には、その配線遅延を大きく低減でき、高速化を達成できる。
【００５５】
この図６（Ａ）の場合においては、Ｓｍｉｎを配線スペースの最小デザインルールで定義したが、Ｓｍｉｎを信号線配線とダミー配線との間の容量が最小となるスペースとして定義したほうが最適となる場合もある。
図６（Ｂ）においては、注目信号線ＷＣが信号線ＷＬと信号線ＷＲからクロストークによる信号の干渉を受ける確率が同じになるようにする場合を想定している。
【００５６】
信号配線ＷＣと信号配線ＷＬとの変更後の配線スペースＳｗ１＊と、信号配線ＷＣと信号配線ＷＲとの変更後の配線スペースＳｗ２＊とは等しく、
Ｓｗ１＊＝Ｓｗ２＊＝（Ｓｗ１＋Ｓｗ２）／２
となる。
このような構成であると、配線間に効率的にエアーボイドを形成できるため、配線容量の低減を効率的に達成することができると同時に、注目信号線ＷＣが信号線ＷＬおよび信号線ＷＲからクロストークによる信号の干渉を受ける確率を等しくすることができる。
【００５７】
【発明の効果】
以上のように本発明によると、従来のエアーボイドプロセスにおいて課題であった、配線スペースが広い場合にエアーボイドが小さくまたは形成されないために生じる配線容量の増加を、配線間に効率的にエアーボイドを形成することによって、防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の配線方法を説明するための半導体装置の回路図およびその回路断面図である。
【図２】本発明にもとづく半導体装置および従来の半導体装置についてのゲート遅延の配線スペース依存性を示す図である。
【図３】図２にプロットされた半導体装置の回路断面図である。
【図４】本発明にもとづく、２本の信号配線間へのフローティングダミーパターンの挿入方法を示す図である。
【図５】本発明にもとづく、注目信号配線の両隣に信号配線がある場合のフローティングダミーパターンの挿入方法を示す図である。
【図６】本発明にもとづく、注目信号配線の両隣に信号配線がある場合の注目信号配線の配置方法を示す図である。
【図７】従来の半導体装置の回路図およびその回路断面図である。
【図８】従来のエアーボイドプロセスを説明する図である。
【図９】従来のエアーボイドプロセスにおけるエアーボイドの寸法を説明する図である。
【図１０】従来のエアーボイドプロセスにおける各寸法の配線スペース依存性を示す図である。
【図１１】従来の半導体装置における配線容量値の配線スペース依存性を示す図である。
【符号の説明】
ＷＣ        注目信号配線
ＷＬ        注目信号配線ＷＣの左側の信号配線
ＷＲ        注目信号配線ＷＣの右側の信号配線
Ｄ１        第１のダミー配線
Ｄ２      第２のダミー配線
Ｌｍｉｎ    配線幅の最小デザインルール
Ｓｍｉｎ    配線スペースの最小デザインルール
【図１】
0003611020.tif 000002
【図２】
0003611020.tif 000003
【図３】
0003611020.tif 000004
【図４】
0003611020.tif 000005
【図５】
0003611020.tif 000006
【図６】
0003611020.tif 000007
【図７】
0003611020.tif 000008
【図８】
0003611020.tif 000009
【図９】
0003611020.tif 000010
【図１０】
0003611020.tif 000011
【図１１】
0003611020.tif 000012