(57)【特許請求の範囲】
【請求項１】
半導体集積回路装置の製造方法であって、
（ａ）半導体基板上に形成された第１絶縁膜に凹部を形成する工程、
（ｂ）前記凹部の内部を含む前記第１絶縁膜の表面に、前記凹部を埋め込む第１導電性膜を形成する工程、
（ｃ）前記第１導電性膜を研磨して、前記第１絶縁膜の凹部内に前記第１導電性膜を残すことにより前記第１導電性部材を形成する工程、
（ｄ）前記第１導電性部材の上部に自己流動性を有する流動性絶縁膜を含む第２絶縁膜を形成する工程、
（ｅ）前記第２絶縁膜に凹部を形成する工程、
（ｆ）前記第２絶縁膜の凹部を埋め込む第２導電性膜を形成する工程、
（ｇ）前記第２導電性膜を研磨して、前記第２絶縁膜の凹部に第２導電性部材を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法であって、
前記流動性絶縁膜は、前記半導体基板にＳＯＧ膜を塗布し、熱処理することで形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法であって、
前記流動性絶縁膜は、前記半導体基板を減圧雰囲気下の反応室に１００℃以下の低温で保持し、前記反応室内にＳｉＨx Ｍ4-x （ただしＭは炭素数１〜３のアルキル基、１≦ｘ≦４）およびＨ2 Ｏ2 を導入してシラノールを生成し、前記シラノールが堆積した前記半導体基板を熱処理することで形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項１、２または３記載の半導体集積回路装置の製造方法であって、
前記第１導電性部材が形成される前記凹部の幅Ｗは、その最大幅Ｗｍａｘがその最小幅Ｗｍｉｎの４倍以内（Ｗｍａｘ≦４×Ｗｍｉｎ）となるように形成されることを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項４記載の半導体集積回路装置の製造方法であって、
前記（ｂ）工程において前記第１絶縁膜の凹部に埋め込まれた前記導電性膜は、前記最小幅Ｗｍｉｎにおける前記凹部でのその標高Ｈ１と、前記最大幅Ｗｍａｘにおける前記凹部でのその標高Ｈ２とがほぼ等しく（Ｈ１≒Ｈ２）、かつ、前記標高Ｈ１およびＨ２は、前記第１絶縁膜の表面の標高Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ１）ことを特徴とする半導体集積回路装置の製造方法。
【請求項６】
請求項４または５記載の半導体集積回路装置の製造方法であって、
前記（ｃ）工程において研磨された前記第１導電性部材は、前記最小幅Ｗｍｉｎにおける前記凹部での前記第１導電性部材表面のディッシング量Ｋ１と、前記最大幅Ｗｍａｘにおける前記凹部での前記第１導電性部材表面のディッシング量Ｋ２とがほぼ等しい（Ｋ１≒Ｋ２）ことを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項１、２または３記載の半導体集積回路装置の製造方法であって、
前記流動性絶縁膜の形成前にＣＶＤ法を用いたシリコン酸化膜を堆積し、その後前記流動性絶縁膜を形成し、さらにＣＶＤ法によりシリコン酸化膜を堆積することにより前記第２絶縁膜を形成することを特徴とする半導体集積回路装置の製造方法。
【請求項８】
請求項１、２または３記載の半導体集積回路装置の製造方法であって、
前記第１導電性部材の形成後、前記第１導電性部材の表面を覆う拡散防止膜を形成することを特徴とする半導体集積回路装置の製造方法。
【請求項９】
半導体集積回路装置の製造方法であって、
（ａ）半導体基板上に第１絶縁膜を形成し上面を平坦化して前記第１絶縁膜に凹部を形成する工程、
（ｂ）前記凹部の内部を含む前記第１絶縁膜の表面に第１導電性膜を形成し、前記第１導電性膜上に第２導電性膜を形成して前記凹部を前記第１導電性膜と第２導電性膜で埋め込む工程、
（ｃ）前記第１導電性膜・第２導電性膜を研磨して、前記第１絶縁膜の前記凹部内にのみ前記第１導電性膜・第２導電性膜からなる第１導電性部材を形成する工程、
（ｄ）前記第１導電性部材の上部に第２絶縁膜を形成し、前記第２絶縁膜の上に自己流動性を有する流動性絶縁膜からなる第３絶縁膜を形成して上面を平坦化する工程、
（ｅ）前記第３絶縁膜に凹部を形成する工程、
（ｆ）前記第３絶縁膜の凹部の内部を含む前記第３絶縁膜の表面に第３導電性膜を形成し、前記第３導電性膜上に第４導電性膜を形成して前記凹部を前記第３導電性膜と第４導電性膜で埋め込んだ後、前記第３導電性膜・第４導電性膜を研磨して、前記第３絶縁膜の凹部内に前記第２導電性部材を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１０】
請求項９記載の半導体集積回路装置の製造方法であって、前記第２絶縁膜はシリコン窒化膜であり、前記第３絶縁膜は自己流動性を有する有機絶縁膜であり、前記第２・第４導電性膜は銅であることを特徴とする半導体集積回路装置の製造方法。
【請求項１１】
半導体集積回路装置の製造方法であって、
（ａ）半導体基板上に第１絶縁膜を形成し上面を平坦化した後、前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に第１凹部を形成する工程、
（ｂ）前記第１凹部の内部を含む前記第２絶縁膜の表面に第１拡散防止膜を形成し、前記第１拡散防止膜上に第１導電性膜を形成して前記第１凹部を前記第１拡散防止膜と第１導電性膜とで埋め込む工程、
（ｃ）前記第１拡散防止膜・第１導電性膜を研磨して、前記第２絶縁膜の前記第１凹部内にのみ前記第１拡散防止膜・第１導電性膜からなる第１導電性部材を形成する工程、
（ｄ）前記第１導電性部材の上部に第１ブロッキング膜を形成し、前記第１ブロッキング膜の上に自己流動性を有する流動性絶縁膜からなる第３絶縁膜を形成して上面を平坦化する工程、
（ｅ）前記第３絶縁膜に第２凹部を形成する工程、
（ｆ）前記第３絶縁膜の第２凹部の内部を含む前記第３絶縁膜の表面に第２拡散防止膜を形成し、前記第２拡散防止膜上に第２導電性膜を形成して前記第２凹部を前記第２拡散防止膜と第２導電性膜で埋め込んだ後、前記第２拡散防止膜・第２導電性膜を研磨して、前記第３絶縁膜の前記第２凹部内に前記第２導電性部材を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】
半導体集積回路装置の製造方法であって、
（ａ）半導体基板上に第１絶縁膜を形成し上面を平坦化した後、前記第１絶縁膜上に第２絶縁膜を形成し、前記第２絶縁膜に第１凹部を形成する工程、
（ｂ）前記第１凹部の内部を含む前記第２絶縁膜の表面に第１導電性膜を形成して前記第１凹部を前記第１導電性膜で埋め込む工程、
（ｃ）前記第１導電性膜を研磨して、前記第２絶縁膜の前記第１凹部内にのみ前記第１導電性膜からなる第１導電性部材を形成する工程、
（ｄ）前記第１導電性部材の上部に第１ブロッキング膜を形成し、前記第１ブロッキング膜の上に自己流動性を有する流動性絶縁膜からなる第３絶縁膜を形成して上面を平坦化した後、前記第３絶縁膜上に第４絶縁膜を形成する工程、
（ｅ）前記第１ブロッキング膜・第３絶縁膜・第４絶縁膜に第２凹部を形成する工程、
（ｆ）前記第２凹部の内部を含む前記第４絶縁膜の表面に第２導電性膜を形成して前記第２凹部を前記第２導電性膜で埋め込んだ後、前記第２導電性膜を研磨して、前記第４絶縁膜の第２凹部内に前記第２導電性部材を形成する工程、
を含むことを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術および半導体集積回路装置に関し、特に、銅を主導電層とする配線であって、溝内への銅薄膜の堆積後、ＣＭＰ（Chemical Mechanical Polishing ）法により溝領域以外の銅薄膜を除去して形成された配線を有する半導体集積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路における配線層の形成は、たとえば、昭和５９年１１月３０日、株式会社オーム社発行、「ＬＳＩハンドブック」、ｐ２５３〜ｐ２９２に記載されているように、絶縁膜上にアルミニウム（Ａｌ）合金またはタングステン（Ｗ）などの高融点金属薄膜を成膜した後、フォトリソグラフィ工程により配線用薄膜上に配線パターンと同一形状のレジストパターンを形成し、それをマスクとしてドライエッチング工程により配線パターンを形成していた。
【０００３】
しかし、このＡｌ合金等を用いる方法では配線の微細化に伴い、配線抵抗の増大が顕著となり、それに伴い配線遅延が増加し、半導体集積回路装置の性能が低下する等の問題があった。特に高性能なロジックＬＳＩにおいては、その性能阻害要因として大きな問題が生じている。
【０００４】
このため、最近では、１９９３  ＶＭＩＣ（VLSI Multilevel Interconnection Conference）予稿集、ｐ１５〜ｐ２１に記載されているように、絶縁膜に形成した溝上に銅（Ｃｕ）を主導体層とする配線用金属を埋め込んだ後、溝外部の余分な金属をＣＭＰ法（化学機械研磨法）を用いて除去することにより溝内に配線パターンを形成する方法（いわゆるダマシン法）が検討されている。
【０００５】
また、特開平７−２９７１８３号公報には、半導体基板上に形成された絶縁層上に配線溝を形成し、さらに絶縁膜を形成した後に導電性配線層を形成し、配線溝を埋め込むようにＳＯＧ（Spin On Glass ）からなる平坦化層を形成し、平坦化層および導電性配線層をポリッシングして導電性配線層からなる配線を配線溝に形成する技術が記載されている。
【０００６】
【発明が解決しようとする課題】
しかし、絶縁膜に形成した溝上に銅（Ｃｕ）等を主導体層とする配線用金属を埋め込んだ後、溝外部の余分な金属をＣＭＰ法（化学機械研磨法）を用いて除去する従来の技術では以下のような問題を生ずる。この問題点を、図７３を用いて説明する。図７３は、本発明者らが検討した問題点を説明する図面であり、（ａ）は平面図、（ｂ）は（ａ）におけるｂ−ｂ断面図、（ｃ）は（ａ）におけるｃ−ｃ断面図である。なお、図７３では、問題となる配線層についてのみ示し、その他の部材については省略している。
【０００７】
すなわち、絶縁膜２０１上に配線２０２を形成するためには、まず、絶縁膜２０１上に配線形成用の絶縁膜２０３を堆積し、この絶縁膜２０３に配線溝２０４を形成する。絶縁膜２０３には通常シリコン酸化膜が用いられる。次に、配線溝２０４を埋め込むように絶縁膜２０３上に配線２０２を構成する金属膜（たとえば銅（Ｃｕ））を堆積し、配線溝２０４以外の絶縁膜２０３上の金属膜をＣＭＰ法により研磨して除去する。これにより配線溝２０４内にのみ金属膜が残留し、配線２０２が形成される。しかし、絶縁膜２０３であるシリコン酸化膜と配線２０２を構成する金属（たとえば銅）とでは、一般的に、銅の方がＣＭＰの研磨速度が大きい。このため、配線２０２の表面部分に凹部２０５が発生する。この凹部２０５は、いわゆるディッシング（凹み）の一種として知られるものである。また、ＣＭＰによる研磨により絶縁膜２０３の表面にスクラッチ（傷）も発生する。
【０００８】
このような凹部２０５あるいはスクラッチが存在する状態でその上層に絶縁膜２０６を形成すると、絶縁膜２０６の表面にも凹部２０５あるいはスクラッチに起因する凹部が発生する。この凹部が存在した状態で、絶縁膜２０６にプラグ２０７をＣＭＰ法により形成すると、絶縁膜２０６の表面の凹部にプラグ２０７を構成する導電物質２０８が残留することとなる。すなわち、プラグ２０７の形成は、絶縁膜２０６に開口した接続孔の内部にプラグ２０７を構成する金属膜を埋め込むとともに絶縁膜２０６上に金属膜を堆積し、この絶縁膜２０６上の金属膜のＣＭＰ法による除去により接続孔内にのみ金属膜を残留して形成するが、絶縁膜２０６の表面に凹部（スクラッチに起因する凹部の含む）が存在すると、この凹部内にも金属膜の残留物である導電物質２０８が残留する。なお、スクラッチに起因する凹部にも金属膜が残留する可能性があるが、図面では省略している。
【０００９】
このような導電物質２０８の残留は、本来意図するものではなく好ましくない。すなわち、プラグ２０７上に絶縁膜２０９を形成し、この絶縁膜２０９の配線溝に配線２１０を形成すると、本来絶縁されるべき配線２１０間が導電物質２０８の存在により、電気的に短絡され、半導体集積回路装置のショート不良が発生することとなる。
【００１０】
なお、このようなショート不良は、プラグ２０７を用いず、いわゆるデュアルダマシン法で配線を形成する場合にも同様に発生する。
【００１１】
本発明の目的は、ＣＭＰ法により形成された第１金属配線上の層間絶縁膜の表面平坦性を向上する技術を提供することにある。
【００１２】
また、本発明の他の目的は、ＣＭＰ法により形成された第１金属配線上の第２金属配線のショート不良を抑制し、半導体集積回路装置の歩留まりおよび信頼性を向上することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
（１）本発明の半導体集積回路装置は、半導体基板の主面に形成された半導体素子と、半導体素子の上部に形成され、その一部に形成された凹部にＣＭＰ法を用いて形成された導電性部材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形成され、その一部に形成された凹部にＣＭＰ法を用いて形成された導電性部材が埋め込まれた第２絶縁膜とを有する半導体集積回路装置であって、第２絶縁膜には、自己流動性を有する流動性絶縁膜が含まれるものである。
【００１６】
このような半導体集積回路装置によれば、第１絶縁膜に埋め込まれた導電性部材がＣＭＰによる研磨によりディッシング（凹み）を発生し、また、第１絶縁膜の表面がＣＭＰによる研磨によりスクラッチ（傷）を有するものであっても、第２絶縁膜には流動性絶縁膜が含まれるためその表面が平坦化され、前記ディッシングやスクラッチの影響は第２絶縁膜の表面には現れず、第２絶縁膜に埋め込む導電性部材のＣＭＰ法による形成が確実に行われる。すなわち、流動性絶縁膜を形成しない場合に発生するであろう第２絶縁膜の表面の凹部に、第２絶縁膜に埋め込まれる導電性部材の残留物が形成されず、前記残留物に起因する第２絶縁膜の導電性部材間のショート不良を防止することができる。この結果、半導体集積回路装置の歩留まりと信頼性を向上することができる。
【００１７】
また、第２絶縁膜の表面に凹部が存在する場合には、第２絶縁膜の導電性部材を形成するための被膜を過剰に研磨する必要が生じるが、本発明ではそのような第２絶縁膜の表面の凹部が形成されないため、過剰な研磨を必要としない。この結果、第２絶縁膜に埋め込まれた導電性部材のディッシングを防止して、さらに上部に形成される導電性部材の形成を上記と同様の理由により確実に形成してそのショート不良を防止することができる。
【００１８】
なお、第１または第２絶縁膜は、その凹部に配線が形成される配線形成用絶縁膜または配線層間を絶縁する配線層間絶縁膜とすることができ、凹部は、配線形成用絶縁膜に形成された配線溝または配線層間絶縁膜に形成された接続孔とすることができ、導電性部材は、配線溝に形成された配線または接続孔に形成されたプラグとすることができる。
【００１９】
また、流動性絶縁膜は、配線形成用絶縁膜の配線溝に形成された配線上に位置する配線層間絶縁膜にのみ含まれる構成、または、配線層間絶縁膜の接続孔に形成されたプラグ上に位置する配線形成用絶縁膜にのみ含まれる構成、あるいは、配線形成用絶縁膜の配線溝に形成された配線上に位置する配線層間絶縁膜および配線層間絶縁膜の接続孔に形成されたプラグ上に位置する配線形成用絶縁膜の双方に含まれる構成、の何れかの構成とすることができる。
【００２０】
また、凹部は、第１および第２絶縁膜の表面近傍に形成された配線溝および配線溝の下部に形成された接続孔からなり、導電性部材は、配線溝に形成された配線部と接続孔に形成された接続部とが一体として形成されたものとすることができる。すなわち、接続孔部分と配線溝部分とが一体として形成された凹部内に、一体的に形成された配線（いわゆるデュアルダマシン法による配線）にも適用できる。
【００２１】
また、流動性絶縁膜が含まれる第２絶縁膜、配線層間絶縁膜または配線形成用絶縁膜は、自己流動性を有さない非流動性絶縁膜、流動性絶縁膜および非流動性絶縁膜の３層構造を有するものであってもよい。
【００２２】
また流動性絶縁膜としては、ＳＯＧ膜を用いることができる。ＳＯＧ膜としては、有機ＳＯＧ膜、無機ＳＯＧ膜、およびポリシラザン系のＳＯＧ膜を例示することができるが、特に無機ＳＯＧ膜が好適である。仮に流動性絶縁膜として有機ＳＯＧ膜を用いれば、それが含まれる第２絶縁膜、配線層間絶縁膜または配線形成用絶縁膜にフォトリソグラフィ技術を適用して加工を施し、フォトリソグラフィのマスクとなるフォトレジスト膜を酸素アッシングにより除去する際に有機ＳＯＧ膜の収縮が発生したり、また吸水性が強くなったりして半導体集積回路装置の信頼性に好ましくない影響を生じる。しかし、流動性絶縁膜として無機ＳＯＧ膜を用いれば、そのような不具合は生じない。
【００２３】
また、流動性絶縁膜としては、気相中におけるシラノールの生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることができる。
【００２４】
ＳＯＧ膜は、大気雰囲気において塗布により形成する被膜であるが、減圧雰囲気においてたとえばシランガス（ＳｉＨ4 ）と過酸化水素（Ｈ2 Ｏ2 ）との化合により形成されるシラノール（Ｈn Ｓｉ（ＯＨ）4-n ）を基板表面に吸着させて被膜とする、気相中におけるシラノールの生成と低温基板上でのシラノールの反応とによりシリコン酸化膜が形成される。このようなシリコン酸化膜も流動性絶縁膜として例示できる。ここではシラノール形成の原料ガスとしてシランガスを例示しているが、水素基（−Ｈ）がメチル基（−ＣＨ3 ）、エチル基（−Ｃ2 Ｈ5 ）等のアルキル基に置換したメチルシラン（ジメチルシラン、トリメチルシラン等）、あるいはエチルシラン（ジエチルシラン、トリエチルシラン等）であってもよい。
【００２５】
また、凹部、配線溝または接続孔の幅Ｗはその最大幅Ｗｍａｘと最小幅Ｗｍｉｎとの範囲内にあり、Ｗｍａｘ≦４×Ｗｍｉｎ、の条件を満足するものとすることができる。
【００２６】
（２）本発明の半導体集積回路装置は、半導体基板の主面に形成された半導体素子と、半導体素子の上部に形成され、その一部に形成された凹部にＣＭＰ法を用いて形成された導電性部材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形成され、その一部に形成された凹部にＣＭＰ法を用いて形成された導電性部材が埋め込まれた第２絶縁膜とを有する半導体集積回路装置であって、第２絶縁膜には、ＣＭＰ法により平坦化された絶縁膜が含まれているものである。
【００２７】
このような半導体集積回路装置によれば、（１）に記載したと同様にＣＭＰ法により平坦化された絶縁膜により第２絶縁膜の表面が平坦化され、第２絶縁膜に埋め込まれる導電性部材の形成が確実に行われ、そのショート不良を防止することができる。また、第２絶縁膜に埋め込まれる導電性部材の過剰な研磨を防止して、さらに上部に形成される導電性部材の形成を確実に行いそのショート不良を防止することができ、この結果、半導体集積回路装置の歩留まりと信頼性の向上を図ることができることは前記（１）と同様である。
【００２８】
なお、前記（１）、（２）に記載の半導体集積回路装置において、凹部または配線溝に形成された配線の上面には、配線を構成する金属元素の拡散を防止する拡散防止膜、たとえばプラズマＣＶＤ法により形成されたシリコン窒化膜が形成されてもよい。これにより、配線間の層間絶縁膜の絶縁耐圧を確保して半導体集積回路装置の信頼性を向上することができる。
【００２９】
（３）本発明の半導体集積回路装置の製造方法は、半導体基板の主面に形成された半導体素子と、半導体素子の上部に形成され、その一部に第１導電性部材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形成され、その一部に第２導電性部材が埋め込まれた第２絶縁膜とを有する半導体集積回路装置の製造方法であって、（ａ）少なくとも半導体素子が形成された半導体基板上に第１絶縁膜を堆積し、その一部に凹部を形成する工程、（ｂ）凹部の内部を含む第１絶縁膜の表面に、凹部を埋め込む導電性膜を形成する工程、（ｃ）導電性膜をＣＭＰ法により研磨し、第１絶縁膜の凹部内にのみ導電性膜を残して第１導電性部材を形成する工程、（ｄ）第１導電性部材の上部に自己流動性を有する流動性絶縁膜を堆積する工程、（ｅ）流動性絶縁膜を含む第２絶縁膜に凹部を形成し、その凹部を埋め込む導電性膜を形成した後、その導電性膜をＣＭＰ法により研磨し第２導電性部材を形成する工程、を含むものである。
【００３０】
このような半導体集積回路装置の製造方法によれば、前記（１）に記載の半導体集積回路装置を製造することができる。
【００３１】
なお、流動性絶縁膜がＳＯＧ膜である場合は、半導体基板にＳＯＧ膜を塗布し、熱処理することにより形成することができる。
【００３２】
また、流動性絶縁膜が、気相中におけるシラノールの生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜である場合には、半導体基板を減圧雰囲気下の反応室に１００℃以下の低温で保持し、反応室内にＳｉＨx Ｍ4-x （ただしＭは炭素数１〜３のアルキル基、１≦ｘ≦４）およびＨ2 Ｏ2 を導入してシラノールを生成し、シラノールが堆積した半導体基板を熱処理することにより形成することができる。この場合、アルキル基（−Ｍ）の炭素数が多くなるほど蒸気圧が低下する。このため、反応室の壁面温度を高め、半導体基板の温度を最も低い温度とすることができる。これにより、低温に保持した半導体基板上へのアルキルシラン（ＳｉＨx Ｍ4-x ）の吸着が促進されてシラノール生成の反応が半導体基板の表面付近で生じる確率が高くなる。この結果、原料ガスの収率を高めることが可能となる。なお、原料ガスは気相で供給することが好ましいため、アルキル基の炭素数は３以下が好ましい。
【００３３】
また、第１導電性部材が形成される凹部の幅Ｗは、その最大幅Ｗｍａｘがその最小幅Ｗｍｉｎの４倍以内（Ｗｍａｘ≦４×Ｗｍｉｎ）となるように形成することができる。
【００３４】
また、前記（ｂ）工程において第１絶縁膜の凹部に埋め込まれた導電性膜は、最小幅Ｗｍｉｎにおける凹部でのその標高Ｈ１と、最大幅Ｗｍａｘにおける凹部でのその標高Ｈ２とがほぼ等しく（Ｈ１≒Ｈ２）、かつ、標高Ｈ１およびＨ２は、第１絶縁膜の表面の標高Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ１）ものとすることができる。
【００３５】
このような半導体集積回路装置の製造方法によれば、（ｂ）工程で形成される第１導電性部材は、第１絶縁膜の凹部の全領域に埋め込まれ、第１導電性部材の表面自体が研磨され、平坦化されることとなる。この点で、本発明は、前記特開平７−２９７１８３号公報に記載された技術とは相違するものである。すなわち、前記公報に記載された技術においては、配線溝の幅の広い領域では導電性膜の表面高さが配線溝表面の標高よりも低く、そのため、ＳＯＧ等の被膜により導電性膜を被覆した後にこれらをポリッシングして配線溝に配線を形成すると、配線表面の凹部にＳＯＧ膜が残留するものである。しかし、本発明では、第１導電性部材を形成するための研磨を実施した後にＳＯＧ等の流動性絶縁膜を堆積するものであり、前記公報に記載の製造方法とは、その工程の順序において相違するとともに、前記のとおり最小幅Ｗｍｉｎにおける凹部でのその標高Ｈ１と、最大幅Ｗｍａｘにおける凹部でのその標高Ｈ２とがほぼ等しく（Ｈ１≒Ｈ２）、かつ、標高Ｈ１およびＨ２は、第１絶縁膜の表面の標高Ｌ１よりも高い（Ｈ１≒Ｈ２＞Ｌ１）ものであるため、第１導電性部材（つまり前記公報における配線）の形成工程自体が相違するものである。したがって、このような相違する製造方法によって形成された半導体集積回路装置自体、第１導電性部材の表面にＣＭＰによる凹部（ディッシング）が生じたとしてもそこにＳＯＧ膜等の流動性絶縁膜が残留しない点で前記公報記載の技術により製造された半導体装置と相違する。
【００３６】
また、前記（ｃ）工程において研磨された第１導電性部材は、最小幅Ｗｍｉｎにおける凹部での第１導電性部材表面のディッシング量Ｋ１と、最大幅Ｗｍａｘにおける凹部での第１導電性部材表面のディッシング量Ｋ２とがほぼ等しい（Ｋ１≒Ｋ２）。このような半導体集積回路装置の製造方法は、前記Ｈ１≒Ｈ２の条件から帰結される条件である。
【００３７】
また、流動性絶縁膜の堆積前にプラズマＣＶＤ法または熱ＣＶＤ法を用いたＣＶＤシリコン酸化膜を堆積し、その後流動性絶縁膜を堆積し、さらにＣＶＤ酸化膜を堆積することにより第２絶縁膜を形成することができる。
【００３８】
また、第１導電性部材の形成後、第１導電性部材の表面を覆う拡散防止膜、たとえばシリコン窒化膜を堆積することができる。
【００３９】
このような半導体集積回路装置の製造方法によれば、第１導電性部材を構成するたとえば銅等の金属元素の拡散を防止して半導体集積回路装置の信頼性を向上できる。
【００４０】
（４）本発明の半導体集積回路装置の製造方法は、半導体基板の主面に形成された半導体素子と、半導体素子の上部に形成され、その一部に第１導電性部材が埋め込まれた第１絶縁膜と、第１絶縁膜の上面に形成され、その一部に第２導電性部材が埋め込まれた第２絶縁膜とを有する半導体集積回路装置の製造方法であって、（ａ）少なくとも半導体素子が形成された半導体基板上に第１絶縁膜を堆積し、その一部に凹部を形成する工程、（ｂ）凹部の内部を含む第１絶縁膜の表面に、凹部を埋め込む導電性膜を形成する工程、（ｃ）導電性膜をＣＭＰ法により研磨し、第１絶縁膜の凹部内にのみ導電性膜を残して第１導電性部材を形成する工程、（ｄ）第１導電性部材の上部にシリコン酸化膜を堆積し、シリコン酸化膜をＣＭＰ法により研磨して平坦化する工程、（ｅ）シリコン酸化膜を含む第２絶縁膜に凹部を形成し、その凹部を埋め込む導電性膜を形成した後、その導電性膜をＣＭＰ法により研磨し第２導電性部材を形成する工程、を含むものである。
【００４１】
このような半導体集積回路装置の製造方法によれば、前記（２）に記載した半導体集積回路装置を製造することができる。なお、第２絶縁膜に含まれるシリコン酸化膜はＣＭＰ法により平坦化されるため、自己流動性を有する必要はなく、プラズマＣＶＤ法、ＴＥＯＳ（テトラメトキシシラン）等を用いたＣＶＤ法等により形成されたものであってもよい。
【００４２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００４３】
（実施の形態１）
図１は、本発明の一実施の形態である半導体集積回路装置の一例を示した断面図である。
【００４４】
本実施の形態１の半導体集積回路装置は、たとえば、ＳＯＩ（Silicon On Insulator）絶縁層２およびＵ溝素子分離領域３を有する半導体基板１のｐウェル４にｎチャネルＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor ）Ｑｎが形成されたものである。ＳＯＩ絶縁層２、Ｕ溝素子分離領域３は、たとえばシリコン酸化膜で構成される。
【００４５】
ｎチャネルＭＩＳＦＥＴＱｎは、半導体基板１の主面上にゲート絶縁膜６を介して形成されたゲート電極７と、ゲート電極７の両側の半導体基板１の主面に形成された不純物半導体領域８とを有するものであり、ゲート電極７の側面および上面にはサイドウォールスペーサ９およびキャップ絶縁膜１０がそれぞれ形成されている。
【００４６】
ゲート絶縁膜６は、数ｎｍの膜厚を有するシリコン酸化膜からなりたとえば熱ＣＶＤ法または熱酸化法により形成することができる。
【００４７】
ゲート電極７は、たとえば低抵抗多結晶シリコン膜からなり、その上層にシリサイド層あるいはタングステン等の金属層を形成して低抵抗化を図ってもよい。
【００４８】
不純物半導体領域８は、ｎチャネルＭＩＳＦＥＴＱｎのソース・ドレイン領域として機能するものであり、たたえばリン（Ｐ）またはヒ素（Ａｓ）等のｎ形不純物が高濃度に導入されている。
【００４９】
ゲート電極７および不純物半導体領域８の上部には、ＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シリサイド膜を積層したシリサイド膜を形成してもよい。
【００５０】
サイドウォールスペーサ９およびキャップ絶縁膜１０は、たとえばシリコン酸化膜あるいはシリコン窒化膜とすることができ、シリコン窒化膜を用いる場合には、そのシリコン窒化膜からなるサイドウォールスペーサ９およびキャップ絶縁膜１０をマスクとして用い、後に説明する層間絶縁膜に自己整合的に接続孔を開口することができる。
【００５１】
半導体基板１およびｎチャネルＭＩＳＦＥＴＱｎの上部には層間絶縁膜１１ａが形成されている。層間絶縁膜１１ａとして、ＢＰＳＧ（Boron-doped Phospho-Silicate Glass）膜またはＰＳＧ（Phospho-Silicate Glass）膜等のリフロー膜を用いることができるが、層間絶縁膜１１ａの下部もしくは上部にＣＶＤ法またはスパッタ法により形成されたシリコン酸化膜との積層膜とすることもできる。層間絶縁膜１１ａは、堆積された後、たとえばＣＭＰ法により研磨され、その表面が平坦化されている。
【００５２】
不純物半導体領域８上の層間絶縁膜１１ａには接続孔１２が設けられ、接続孔１２には、たとえばスパッタ法により形成されたタングステン膜１３ａ、およびたとえばブランケットＣＶＤ法あるいは選択ＣＶＤ法により形成されたタングステンからなる金属プラグ１３ｂが形成されている。
【００５３】
層間絶縁膜１１ａの上層には、層間絶縁膜１１ｂ（第１層間絶縁膜）が形成され、配線１４が層間絶縁膜１１ｂに形成された配線溝１５内に形成されている。
【００５４】
層間絶縁膜１１ｂは、たとえばＣＶＤ法またはスパッタ法で形成されたシリコン酸化膜で構成される。なお、層間絶縁膜１１ｂの表面にはスクラッチ１１ｃ（傷）が形成されている。これは、後に説明するように、配線１４の形成の際に行われるＣＭＰ法による研磨において、確実に層間絶縁膜１１ｂの表面の金属膜が除去されるようにある程度のオーバー研磨を行うために形成されるものであり、ＣＭＰの研磨剤による引っかき傷である。
【００５５】
配線１４は、主導電層１４ａと窒化チタン膜１４ｂとからなる。主導電層１４ａは、たとえば銅で構成されるが、これに限られず、アルミニウムまたはタングステンあるいはこれらの合金であってもよい。これら低抵抗率の低い材料を主な導電層とすることにより配線１４の微細化に伴う配線抵抗の上昇を抑制することができる。これにより半導体集積回路装置の高性能化を達成することができる。窒化チタン膜１４ｂは、主導電層１４ａを構成する材料たとえば銅の拡散を防止するブロッキング膜として作用させることができ、窒化チタン膜の他、たとえば、タンタル膜、窒化タンタル膜、窒化タングステン膜、スパッタタングステン膜、あるいはこれらのシリコンとの化合物とすることもできる。
【００５６】
配線１４の上面にはディッシング１４ｃ（凹み）が形成されている。これは、配線１４の形成が後に説明するようにＣＭＰ法による研磨により形成され、配線１４を構成する金属材料と層間絶縁膜１１ｂを構成するシリコン酸化膜とのＣＭＰによる研磨速度に相違により発生するものである。すなわち、金属の方がシリコン酸化膜と比較してＣＭＰの研磨速度が大きく、配線１４を確実に形成するためにある程度のオーバー研磨を行った場合には、シリコン酸化膜と比較して金属が速く研磨され、相対的に凹んだ表面を形成することとなる。
【００５７】
配線１４および層間絶縁膜１１ｂの上面には層間絶縁膜１６が形成されている。層間絶縁膜１６は、配線１４および層間絶縁膜１１ｂに接して形成されたブロッキング層１６ａ、平坦化層１６ｂおよび絶縁膜１６ｃから構成される。
【００５８】
ブロッキング層１６ａは、たとえばプラズマＣＶＤ法により形成されたシリコン窒化膜とすることができ、配線１４の主導電層１４ａを構成する銅の拡散を抑制する機能を有する。これにより窒化チタン膜１４ｂの効果とともに層間絶縁膜１１ａ、１１ｂ、１６への銅の拡散を防止してそれらの絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。なお、ブロッキング層１６ａの膜厚は、シリコン窒化膜を用いた場合には約１００ｎｍとすることができる。
【００５９】
平坦化層１６ｂは、自己流動性を有する被膜たとえばＳＯＧ（Spin On Glass ）膜からなり、スクラッチ１１ｃおよびディッシング１４ｃの影響を除去してその表面を平坦化することができる。このように平坦化層１６ｂを有することにより層間絶縁膜１６の表面の平坦性を確保することができ、後に説明するように層間絶縁膜１６に埋め込む第２層配線の形成の際に金属膜の残留物の形成を防止して第２層配線のショート不良を防止し、半導体集積回路装置の歩留まりと信頼性を向上することができる。
【００６０】
絶縁膜１６ｃは、たとえばＣＶＤ法により形成されたシリコン酸化膜とすることができ、層間絶縁膜１６の膜厚を確保する機能を有する。したがって、平坦化層１６ｂにより層間絶縁膜１６の十分な膜厚が確保できる場合には必須ではない。
【００６１】
層間絶縁膜１６には配線溝１７が形成され、配線溝１７内には第２金属配線である配線１８が形成されている。なお、配線溝１７の一部は、その下部に形成されている配線１４に接続するための接続孔も含まれる。すなわち、配線溝と接続孔とを形成し、その配線溝および接続孔内を含む基板に金属膜を堆積して、たとえばＣＭＰ法により配線溝以外の領域の金属膜を除去して接続配線および配線を一体的に形成するいわゆるデュアルダマシン法で形成されている。
【００６２】
配線１８は配線１４と同様に、主導電層１８ａと窒化チタン膜１８ｂとからなる。主導電層１８ａは、たとえば銅を例示することができるが、アルミニウム、タングステンまたはそれらの合金であってもよい。これら低抵抗率の低い材料を主な導電層とすることにより配線１８の微細化に伴う配線抵抗の上昇を抑制することができる。これにより半導体集積回路装置の高性能化を達成することができる。窒化チタン膜１８ｂは、主導電層１８ａを構成する材料たとえば銅の拡散を防止するブロッキング膜として作用させることができ、窒化チタン膜の他、たとえば、タンタル膜、窒化タンタル膜、窒化タングステン膜、スパッタタングステン膜、あるいはこれらのシリコンとの化合物とすることもできる。
【００６３】
なお、配線１８は後に説明するようにＣＭＰ法を用いた研磨により層間絶縁膜１６上に形成された金属膜を除去して形成されるが、層間絶縁膜１６の表面の平坦性は前記したとおり確保されているため、その表面には配線溝１７以外の凹部は存在せず、よって配線１８以外の金属膜の残留物が形成されない。このため、金属残留物に起因する配線１８のショート不良は発生せず、半導体集積回路装置の歩留まりと信頼性の向上を図ることができる。また、層間絶縁膜１６の表面が十分に平坦であるため、配線１８を形成するためのＣＭＰによる研磨において、過剰なオーバー研磨は必要でない。この結果、配線１８のディッシングを抑制してさらに多層な配線（第３金属配線等）を形成した場合の上層配線のショート不良を防止し、半導体集積回路装置の歩留まりと信頼性を向上できる。
【００６４】
配線１８上に層間絶縁膜１６および配線１８同様の層間絶縁膜および配線を形成してさらに多層に構成してもよい。この場合、平坦化層１６ｂと同様の平坦化層を設けて上層配線の加工を確実に行うことができることは配線１８の場合と同様である。
【００６５】
次に、上記した半導体集積回路装置の製造方法を図に従って説明する。図２〜図１５は、本発明の一実施の形態である半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【００６６】
まず、高濃度酸素注入法等により形成されたＳＯＩ絶縁層２を有するｐ- 形の単結晶シリコンからなる半導体基板１を用意し、ｐ形の導電形にするための不純物、たとえばボロンをイオン注入等によりドープしてｐウェル４を形成する。ｐウェル４は、高濃度酸素注入法におけるエピタキシャル成長時に不純物ガスを混入し、ドーピングを行ってもよい。
【００６７】
次に、半導体基板１の主面に、ＳＯＩ絶縁層２に達するＵ溝を形成し、その後たとえばシリコン酸化膜を堆積した後ＣＭＰ法等を用いて余分なシリコン酸化膜を除去して、前記Ｕ溝にシリコン酸化膜を埋め込み、Ｕ溝素子分離領域３を形成する（図２）。
【００６８】
次に、半導体基板１の主面上にゲート絶縁膜６となるシリコン酸化膜、ゲート電極７となる多結晶シリコン膜およびキャップ絶縁膜１０となるシリコン酸化膜を順次堆積して積層膜を形成し、フォトリソグラフィによりパターニングされたレジストをマスクとして前記積層膜をエッチングし、ゲート絶縁膜６、ゲート電極７およびキャップ絶縁膜１０を形成する（図３）。ゲート絶縁膜６はたとえば熱ＣＶＤ法により堆積することができ、ゲート電極７はＣＶＤ法により形成することができるが、その抵抗値を低減するためにｎ形の不純物（例えばＰ）をドープしてもよい。なお、ゲート電極７の上部にＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シリサイド膜を積層してもよい。キャップ絶縁膜１０はたとえばＣＶＤ法により堆積することができる。
【００６９】
次に、半導体基板１上にＣＶＤ法で酸化シリコン膜を堆積した後、反応性イオンエッチング（ＲＩＥ）法でこの酸化シリコン膜を異方性エッチングすることにより、ゲート電極７の側壁にサイドウォールスペーサ９を形成し、ｎ形不純物（リン）をイオン注入してゲート電極７の両側のｐウェル４にｎチャネルＭＩＳＦＥＴＱｎのソース、ドレイン領域を構成する不純物半導体領域８を形成する（図４）。なお、サイドウォールスペーサ９の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ９の形成後に高濃度の不純物半導体領域を形成してもよい。
【００７０】
次に、半導体基板１上にスパッタ法またはＣＶＤ法で酸化シリコン膜を堆積した後、たとえば酸化シリコン膜をＣＭＰ法で研磨することにより、その表面が平坦化された層間絶縁膜１１ａを形成する。さらに、半導体基板１の主面の不純物半導体領域８上の層間絶縁膜１１ａに、公知のフォトリソグラフィ技術を用いて接続孔１２を開口する（図５）。
【００７１】
次に、スパッタ法によりタングステン膜１３ａを堆積し、さらにブランケットＣＶＤ法によりタングステン膜１３ｃを堆積する（図６）。
【００７２】
次に、接続孔１２以外の層間絶縁膜１１ａ上のタングステン膜１３ｃおよびタングステン膜１３ａをたとえばエッチバック法により除去し、金属プラグ１３ｂを形成する（図７）。
【００７３】
次に、スパッタ法またはＣＶＤ法で酸化シリコン膜を堆積して層間絶縁膜１１ｂを形成し、さらに公知のフォトリソグラフィ技術およびエッチング技術を用いて加工し、配線溝１５を形成する（図８）。なお、ここでは、スパッタ法またはＣＶＤ法で形成されたシリコン酸化膜を例示しているが、ＳＯＧ等の塗布膜、有機膜、フッ素を添加したＣＶＤシリコン酸化膜、シリコン窒化膜、その他複数種の絶縁膜を積層した多層膜であってもよい。また、配線溝１５は後に配線材料を埋め込んで配線１４としたい領域に形成される。なお、本実施の形態１では、金属プラグ１３を形成した後に配線溝１５を形成しているが、接続孔１２を開口した後に配線溝１５を形成し、その後金属プラグ１３を形成してもよい。
【００７４】
次に、半導体基板１の全面に配線１４の窒化チタン膜１４ｂとなる窒化チタン膜１４ｂを堆積する（図９）。窒化チタン膜１４ｂは、たとえばＣＶＤ法あるいはスパッタ法により堆積することができる。窒化チタン膜１４ｂの堆積は、後に説明する銅膜の密着性の向上および銅の拡散防止のために行うものである。なお、本実施の形態１では窒化チタン膜を例示するが、タンタル等の金属膜あるいは窒化タンタル膜等であってもよい。また、次工程である主導電層１４ａの堆積直前に窒化チタン膜１４ｂの表面をスパッタエッチすることも可能である。このようなスパッタエッチにより、窒化チタン膜１４ｂの表面に吸着した水、酸素分子等を除去し、主導電層１４ａの接着性を改善することができる。特に、窒化チタン膜１４ｂの堆積後、真空破壊して表面を大気に曝し、その主導電層１４ａを堆積する場合に効果が大きい。
【００７５】
次に主導電層１４ａとなる金属、たとえば銅の薄膜を堆積し、これを熱処理して流動化し、配線溝１５に良好に埋め込まれた金属膜１９を形成する（図１０）。銅膜の堆積は、通常のスパッタ法を用いることができるが、蒸着法等の物理的気相成長法を用いてもよい。また、熱処理の条件は、金属膜１９を構成する銅が流動化する温度および時間を必要とし、たとえば、３５０℃〜４００℃、３分〜５分を例示することができる。
【００７６】
次に、層間絶縁膜１１ｂ上の余分な窒化チタン膜１４ｂおよび金属膜１９を除去し、配線１４を構成する主導電層１４ａおよび窒化チタン膜１４ｂを形成する（図１１）。窒化チタン膜１４ｂおよび金属膜１９の除去は、ＣＭＰ法を用いた研磨により行う。配線１４の形成にＣＭＰ法を用いるため、配線１４の表面は層間絶縁膜１１ｂの表面に比較して凹んだ状態であるディッシング１４ｃが形成され、また、層間絶縁膜１１ｂの表面には、ＣＭＰの研磨剤等による引っかき傷であるスクラッチ１１ｃが形成される。
【００７７】
次に、配線１４および層間絶縁膜１１ｂ上にシリコン窒化膜を堆積してブロッキング層１６ａを形成する（図１２）。シリコン窒化膜の堆積には、たとえばプラズマＣＶＤ法を用いることができる。膜厚は約１００ｎｍとする。
【００７８】
次に、自己流動性を有した被膜であるＳＯＧ膜を塗布し、さらに４００℃程度の熱処理を行ってキュアし、その表面が平坦化された平坦化層１６ｂを形成する（図１３）。ＳＯＧ膜として、有機あるいは無機のＳＯＧ膜を用いることができる。また、ポリシラザン系のＳＯＧ膜を用いることも可能である。ポリシラザン系のＳＯＧ膜の場合には、耐熱性を有し、半導体集積回路装置の信頼性を向上することができる。
【００７９】
次に、絶縁膜１６ｃを堆積して層間絶縁膜１６を完成する。絶縁膜１６ｃは、たとえばＣＶＤ法によるシリコン酸化膜とすることができる。絶縁膜１６ｃの表面すなわち層間絶縁膜１６の表面は、平坦化層１６ｂの存在により平坦性が確保されている。その後、配線溝１７を形成する（図１４）。配線溝１７には下層配線である配線１４と接続するための接続孔も含まれている。
【００８０】
次に、配線１４の場合と同様に、配線１８の一部となる窒化チタン膜１８ｂを堆積し、さらに主導電層１８ａとなる金属、たとえば銅の薄膜を堆積し、これを熱処理して流動化し、配線溝１７に良好に埋め込まれた金属膜２０を形成する（図１５）。窒化チタン膜１８ｂおよび金属膜２０については、前記した窒化チタン膜１４ｂおよび金属膜１９と同様であるため説明を省略する。
【００８１】
最後に、層間絶縁膜１６上の金属膜２０および窒化チタン膜１８ｂを除去して配線１８を形成し、図１に示す半導体集積回路装置がほぼ完成する。この金属膜２０および窒化チタン膜１８ｂの除去にはＣＭＰ法が使用される。本実施の形態では、層間絶縁膜１６の表面の平坦性が確保されているため、配線１８の形成のためにＣＭＰを行っても、層間絶縁膜１６の表面には意図しない凹部が存在しないため、意図しない金属膜２０あるいは窒化チタン膜１８ｂの残留物が生じることがない。このため、このような残留物に起因する配線１８のショート不良の発生が防止され、半導体集積回路装置の歩留まりと信頼性の向上を図ることができる。
【００８２】
また、層間絶縁膜１６の表面の平坦性が確保されているため、過剰なＣＭＰのオーバー研磨を行わなくとも配線１８の形成を確実に行うことができ、過剰研磨を防止することができる。このため、配線１８表面のディッシングを抑制してその上層に形成される配線のショート不良を防止し、半導体集積回路装置の歩留まりと信頼性を向上できる。
【００８３】
なお、本実施の形態１では、平坦化層１６ｂとして、ＳＯＧ膜を例示したが、気相中におけるシラノール（Ｈn Ｓｉ（ＯＨ）4-n ）の生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることもできる。このようなシリコン酸化膜は、減圧雰囲気においてたとえばシランガス（ＳｉＨ4 ）と過酸化水素（Ｈ2 Ｏ2 ）との化合によりシラノールを形成し、これを基板表面に吸着、反応させて被膜とした後、４５０℃以下の熱処理を行ってキュアすることにより形成することができる。このようなシラノールの吸着、反応により堆積した被膜は自己流動性を有するものであり、前記したＳＯＧ膜と同様に、層間絶縁膜１６の表面の平坦性を確保することができる。
【００８４】
なお、シラノール形成の原料ガスとして、シランガス以外に、水素基（−Ｈ）がメチル基（−ＣＨ3 ）、エチル基（−Ｃ2 Ｈ5 ）等のアルキル基に置換したメチルシラン（ジメチルシラン、トリメチルシラン等）、あるいはエチルシラン（ジエチルシラン、トリエチルシラン等）等のアルキルシラン（ＳｉＨx Ｍ4-x （ただしＭは炭素数１〜３のアルキル基、１≦ｘ≦４））を例示できる。アルキル基の炭素数を３以下とするのは、低温に保持した半導体基板上へのアルキルシラン（ＳｉＨx Ｍ4-x ）の吸着が増大することによるシラノール生成反応の促進と原料ガスを気相で供給することの利便性とを考慮するためである。
【００８５】
（実施の形態２）
図１６は、本発明の他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【００８６】
本実施の形態２の半導体集積回路装置は、実施の形態１における半導体集積回路装置の層間絶縁膜１６を層間絶縁膜２１に置き換えたものであり、その他の部材は実施の形態１と同様である。したがってそれら同様の部材についての説明は省略する。
【００８７】
層間絶縁膜２１は、実施の形態１におけるブロッキング層１６ａと同様なブロッキング層２１ａおよびＣＶＤ法により堆積されＣＭＰ法により平坦化されたシリコン酸化膜２１ｂとからなる。ブロッキング層２１ａは、実施の形態１のブロッキング層１６ａと同様に約１００ｎｍの膜厚を有するシリコン窒化膜からなる。シリコン酸化膜２１ｂはそれ自体十分な膜厚を有するものであるため実施の形態１の層間絶縁膜１６のように絶縁膜１６ｃは形成されていない。しかし、シリコン酸化膜２１ｂの膜厚を薄くし、実施の形態１と同様に絶縁膜１６ｃに相当する絶縁膜を形成して十分な膜厚の層間絶縁膜２１を形成してもよい。
【００８８】
次に、上記した半導体集積回路装置の製造方法を図に従って説明する。図１７〜図２０は、本発明の他の実施の形態である半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【００８９】
本実施の形態２の半導体集積回路装置の製造方法は、実施の形態１における図１１の工程までは同様である。
【００９０】
その後、実施の形態１のブロッキング層１６ａと同様にシリコン窒化膜を堆積し、ブロッキング層２１ａを形成する。さらに十分な膜厚を有したシリコン酸化膜２２をたとえばＣＶＤ法により形成する（図１７）。ここで、ＣＶＤ法により形成されたシリコン酸化膜２２は、自己流動性を有する膜ではないためその表面にはディッシング１４ｃおよびスクラッチ１１ｃに起因する凹部２３が形成されている。
【００９１】
次に、シリコン酸化膜２２をＣＭＰ法により研磨する（図１８）。これにより、シリコン酸化膜２２の表面に形成された凹部２３を消失させてシリコン酸化膜２１ｂを形成し、その表面が平坦な層間絶縁膜２１を形成する。また、本実施の形態２の製造方法では、ＣＭＰ法を用いるため、凹部２３を消失させることができることに加えて、半導体基板１の全体での平坦性を向上することができる。
【００９２】
次に、実施の形態１と同様に、層間絶縁膜２１に配線溝１７を形成し（図１９）、実施の形態１と同様に窒化チタン膜１８ｂおよび主導電層１８ａとなる金属膜２０を形成する（図２０）。
【００９３】
最後に、層間絶縁膜２１上の金属膜２０および窒化チタン膜１８ｂを除去して配線１８を形成し、図１６に示す半導体集積回路装置がほぼ完成する。この金属膜２０および窒化チタン膜１８ｂの除去には、実施の形態１と同様にＣＭＰ法が使用される。本実施の形態では、層間絶縁膜２１の表面の平坦性が確保されているため、配線１８の形成のためにＣＭＰを行っても、層間絶縁膜２１の表面に意図しない金属膜２０あるいは窒化チタン膜１８ｂの残留物が生じることがない。このため、このような残留物に起因する配線１８のショート不良の発生が防止され、半導体集積回路装置の歩留まりと信頼性の向上を図ることができる。
【００９４】
また、層間絶縁膜２１の表面の平坦性が確保されているため、過剰なＣＭＰのオーバー研磨を行わなくとも配線１８の形成を確実に行うことができ、過剰研磨を防止することができる。このため、配線１８表面のディッシングを抑制してその上層に形成される配線のショート不良を防止し、半導体集積回路装置の歩留まりと信頼性を向上できる。
【００９５】
（実施の形態３）
図２１は、本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【００９６】
本実施の形態３の半導体集積回路装置は、半導体基板１０１上に形成されたｎチャネルＭＩＳＦＥＴＱｎおよびｐチャネルＭＩＳＦＥＴＱｐを有する。半導体素子であるｎチャネルＭＩＳＦＥＴＱｎおよびｐチャネルＭＩＳＦＥＴＱｐは、ＣＭＩＳＦＥＴ（Complimentary-MISFET）を構成して半導体集積回路を構成することができ、半導体集積回路には、図示はしないが、抵抗、コンデンサ等の受動素子を含めることができる。なお、本実施の形態ではＣＭＩＳＦＥＴを例示するが、ｎチャネルＭＩＳＦＥＴＱｎまたはｐチャネルＭＩＳＦＥＴＱｐの単一チャネルのＭＩＳＦＥＴで半導体集積回路を構成してもよい。さらに、本実施の形態ではＭＩＳＦＥＴを例示するが、バイポーラトランジスタまたはＢｉ−ＣＭＩＳＦＥＴ等他のトランジスタ構造の半導体素子を用いて半導体集積回路を構成してもよい。
【００９７】
半導体基板１０１には、その主面近傍に素子分離領域１０２が形成され、素子分離領域１０２で囲まれた活性領域には、ｐ型の不純物（たとえばボロン（Ｂ））が低濃度に導入されたｐ型ウェル１０３およびｎ型の不純物（たとえばリン（Ｐ）、ヒ素（Ａｓ））が低濃度に導入されたｎ型ウェル１０４が形成されている。ｎチャネルＭＩＳＦＥＴＱｎはｐ型ウェル１０３の活性領域主面に、ｐチャネルＭＩＳＦＥＴＱｐは、ｎ型ウェル１０４の活性領域主面に形成されている。素子分離領域１０２は、半導体基板１０１の主面の浅溝内に形成され、たとえばシリコン酸化膜からなる。なお、半導体基板１０１を実施の形態１に説明したようなＳＯＩ基板としてもよいことは言うまでもない。
【００９８】
ｎチャネルＭＩＳＦＥＴＱｎは、ｐ型ウェル１０３の主面上にゲート絶縁膜１０５を介して形成されたゲート電極１０６と、ゲート電極１０６の両側の半導体基板１０１の主面に形成されたｎ型の半導体領域１０７とを有するものである。また、ｐチャネルＭＩＳＦＥＴＱｐは、ｎ型ウェル１０４の主面上にゲート絶縁膜１０５を介して形成されたゲート電極１０６と、ゲート電極１０６の両側の半導体基板１０１の主面に形成されたｐ型の半導体領域１０８とを有するものである。
【００９９】
ゲート絶縁膜１０５は、数ｎｍの膜厚を有するシリコン酸化膜からなりたとえば熱酸化法または熱ＣＶＤ法により形成することができる。ゲート電極１０６は、たとえば低抵抗多結晶シリコン膜からなり、その上層に、タングステン（Ｗ）、コバルト（Ｃｏ）等のシリサイド層、あるいは窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）等のバリアメタルを介したタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属層を形成して低抵抗化を図ってもよい。
【０１００】
半導体領域１０７、１０８は、ｎチャネルＭＩＳＦＥＴＱｎ、ｐチャネルＭＩＳＦＥＴＱｐのソース・ドレイン領域として機能するものである。半導体領域１０７にはｎ型不純物（たとえばリンまたはヒ素）が導入され、半導体領域１０８にはｐ型不純物（たとえばボロン）が導入されている。半導体領域１０７、１０８は、不純物が低濃度に導入された低濃度半導体領域と、不純物が高濃度に導入された高濃度半導体領域とからなるいわゆるＬＤＤ（Lightly Doped Drain ）構造としてもよい。また、半導体領域１０７、１０８の上部に、ＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シリサイド膜を積層したシリサイド膜を形成してもよい。
【０１０１】
ゲート電極１０６の側面および上面にはサイドウォールスペーサ１０９およびキャップ絶縁膜１１０がそれぞれ形成されている。サイドウォールスペーサ１０９およびキャップ絶縁膜１１０は、たとえばシリコン酸化膜あるいはシリコン窒化膜とすることができ、シリコン窒化膜を用いる場合には、そのシリコン窒化膜からなるサイドウォールスペーサ１０９およびキャップ絶縁膜１１０をマスクとして用い、後に説明する層間絶縁膜に自己整合的に接続孔を開口することができる。
【０１０２】
半導体基板１０１、ｎチャネルＭＩＳＦＥＴＱｎおよびｐチャネルＭＩＳＦＥＴＱｐの上部には層間絶縁膜１１１が形成されている。層間絶縁膜１１１として、ＢＰＳＧ膜またはＰＳＧ膜等のリフロー膜を用いることができるが、層間絶縁膜１１１の下部もしくは上部にＣＶＤ法またはスパッタ法により形成されたシリコン酸化膜との積層膜とすることもできる。層間絶縁膜１１１は、たとえばＣＭＰ法によりその表面が平坦化されている。
【０１０３】
半導体領域１０７、１０８上の層間絶縁膜１１１には、接続孔１１２が設けられ、接続孔１１２には、たとえばスパッタ法により形成されたタングステン膜１１３ａ、およびたとえばブランケットＣＶＤ法あるいは選択ＣＶＤ法により形成されたタングステン膜１１３ｂからなるプラグ１１３が形成されている。
【０１０４】
層間絶縁膜１１１の上層には、第１層配線Ｍ１が形成されている。第１層配線Ｍ１には、たとえばフォトリソグラフィ技術でパターニングされたタングステン膜を用いることができる。第１層配線Ｍ１は、プラグ１１３を介して半導体領域１０７、１０８に電気的に接続される。なお、第１層配線Ｍ１にタングステン材料を用いるため、第１層配線Ｍ１を構成する元素の半導体基板への拡散の問題がなく、高い信頼性の半導体集積回路装置を構成できる。
【０１０５】
第１層配線Ｍ１および層間絶縁膜１１１の上層には、第１層配線Ｍ１と後に説明する第２層配線Ｍ２との層間を絶縁する配線層間絶縁膜１１４が形成されている。配線層間絶縁膜１１４は、たとえばＣＶＤ法で形成されたシリコン酸化膜をＣＭＰ法により研磨することにより、その表面が平坦化されて構成される。配線層間絶縁膜１１４には、接続孔１１５が形成され、接続孔１１５には、たとえばスパッタ法により形成されたタングステン膜１１６ａ、およびたとえばブランケットＣＶＤ法あるいは選択ＣＶＤ法により形成されたタングステン膜１１６ｂからなるプラグ１１６が形成されている。なお、タングステン膜１１６ｂに代えて、スパッタ法またはＣＶＤ法で形成された窒化チタン膜を用いることができる。
【０１０６】
配線層間絶縁膜１１４上には、第２層配線Ｍ２を形成するための配線形成用絶縁膜１１７が形成されている。配線形成用絶縁膜１１７は、たとえばＣＶＤ法で形成されたシリコン酸化膜とすることができる。なお、配線形成用絶縁膜１１７表面にはスクラッチによる傷が形成されるが、図示は省略している。これは、後に説明するように、第２層配線Ｍ２の形成の際に行われるＣＭＰ法による研磨において、確実に配線形成用絶縁膜１１７の表面の金属膜が除去されるようにある程度のオーバー研磨を行うために形成されるものであり、ＣＭＰの研磨剤による引っかき傷である。
【０１０７】
配線形成用絶縁膜１１７には、配線溝１１８が形成され、配線溝１１８には、第２層配線Ｍ２が形成されている。第２層配線Ｍ２は、たとえば窒化チタン（ＴｉＮ）からなるバリア層１１９ａと、たとえば銅（Ｃｕ）からなる主導電層１１９ｂとからなる。このように主導電層１１９ｂを抵抗率の小さな銅等の材料を用いるため、第２配線層Ｍ２の抵抗値を低減でき、半導体素子間の配線抵抗を低減して回路の遅延時間を短縮し、半導体集積回路装置の応答速度を向上して半導体集積回路装置の性能を向上できる。
【０１０８】
なお、バリア層１１９ａとしては、窒化チタンに代えてタンタル（Ｔａ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、酸化タンタル（ＴａＯ）、酸窒化シリコン（ＳｉＯＮ）を用いることができる。また、主導電層１１９ｂには、銅に代えてアルミニウム（Ａｌ）、タングステン（Ｗ）を用いることができる。バリア層１１９ａは、主導電層１１９ｂを構成する金属元素の拡散を防止して、配線間の絶縁性を確保し、半導体集積回路装置の性能および信頼性を高く保つ機能を持つ。
【０１０９】
また、第２層配線Ｍ２は、後に説明するように、ＣＭＰ法を用いて形成されるものであるが、配線形成用絶縁膜１１７を構成する材料（たとえばシリコン酸化膜）と第２層配線Ｍ２を構成する材料（たとえば銅および窒化チタン）とのＣＭＰ法による研磨速度の相違に起因して、その表面に窪んだ形状の凹部（ディッシング部）１２０が形成されている。すなわち、第２層配線Ｍ２を確実に形成するためにある程度のオーバー研磨を行った場合には、シリコン酸化膜と比較して銅等が速く研磨され、相対的に凹んだ表面を形成することとなる。このような凹部１２０の存在と、これに起因する問題点は、前記したとおりである。
【０１１０】
配線形成用絶縁膜１１７および第２層配線Ｍ２の表面には、配線層間絶縁膜１２１が形成されている。配線層間絶縁膜１２１は、第２層配線Ｍ２および配線形成用絶縁膜１１７に接して形成されたブロッキング層１２１ａ、平坦化層１２１ｂおよび絶縁膜１２１ｃから構成される。
【０１１１】
ブロッキング層１２１ａは、たとえばプラズマＣＶＤ法により形成されたシリコン窒化膜とすることができ、第２層配線Ｍ２の主導電層１１９ｂを構成する銅の拡散を抑制する機能を有する。これにより窒化チタンからなるバリア層１１９ａの効果とともに銅の拡散を防止して配線層間絶縁膜１１４、配線形成用絶縁膜１１７、配線層間絶縁膜１２１等の絶縁性を保持し、半導体集積回路装置の信頼性を高めることができる。なお、ブロッキング層１２１ａの膜厚は、シリコン窒化膜を用いた場合には約１００ｎｍとすることができる。また、ブロッキング層１２１ａとしては、シリコン窒化膜に代えて、シリコン酸窒化膜を用いることもできる。
【０１１２】
平坦化層１２１ｂは、自己流動性を有する被膜たとえばＳＯＧ膜からなり、凹部１２０の影響を除去してその表面を平坦化することができる。このように平坦化層１２１ｂを有することにより配線層間絶縁膜１２１の表面の平坦性を確保することができ、後に説明するように配線層間絶縁膜１２１に埋め込むプラグあるいは上層配線の形成の際に金属膜の残留物の形成を防止して上層配線間のショート不良を防止し、半導体集積回路装置の所定の性能を確保し、歩留まりと信頼性を向上することができる。
【０１１３】
なお、平坦化層１２１ｂは、無機ＳＯＧ膜とすることができる。これにより、後に説明する平坦化層１２１ｂへの接続孔の開口行程におけるフォトレジスト膜の剥離の際に、平坦化層１２１ｂへの吸水性の付与あるいは平坦化層１２１ｂの体積減少が発生せず、半導体集積回路装置の信頼性を向上できる。一方、平坦化層１２１ｂは、有機ＳＯＧ膜とすることもできる。これにより、接続孔開口工程における前記不具合はあるものの、有機ＳＯＧ膜の低誘電率を利用して、配線間の線間容量を低減し、半導体集積回路装置の高速化を図ってその性能を向上できる。
【０１１４】
絶縁膜１２１ｃは、たとえばＣＶＤ法により形成されたシリコン酸化膜とすることができ、配線層間絶縁膜１２１の膜厚を確保する機能を有する。したがって、平坦化層１２１ｂにより配線層間絶縁膜１２１の十分な膜厚が確保できる場合には必須ではない。
【０１１５】
なお、配線層間絶縁膜１２１には、ブロッキング層１２１ａと平坦化層１２１ｂとの間に、さらにＣＶＤ法により形成されたシリコン酸化膜を形成することもできる。
【０１１６】
配線層間絶縁膜１２１には、接続孔１２２が形成され、接続孔１２２には、前記したプラグ１１６と同様のプラグ１２３が形成されている。また、配線層間絶縁膜１２１およびプラグ１２３上には、前記した配線形成用絶縁膜１１７および第２層配線Ｍ２と同様の配線形成用絶縁膜１２４および第３層配線Ｍ３が形成されている。プラグ１２３、配線形成用絶縁膜１２４および第３層配線Ｍ３については、前記したプラグ１１６、配線形成用絶縁膜１１７および第２層配線Ｍ２と同様であるため詳細な説明を省略する。すなわち、第３層配線Ｍ３は、第２層配線Ｍ２と同様にバリア層と銅からなる主導電層とで構成される。
【０１１７】
また、第３層配線Ｍ３の表面には、第２層配線Ｍ２と同様な凹部１２５が形成されるが、配線層間絶縁膜１２６を構成する平坦化層１２６ｂが存在するため、配線層間絶縁膜１２６の表面は、凹部１２５に起因する凹凸が解消され、上層に形成されるプラグあるいは上層配線の形成の際に金属膜の残留物の形成を防止して上層配線間のショート不良を防止し、半導体集積回路装置の所定の性能を確保し、歩留まりと信頼性を向上することができる。平坦化層１２６ｂは、前記した平坦化層１２１ｂと同様に自己流動性を有する被膜たとえばＳＯＧ膜からなる。また、配線層間絶縁膜１２６を構成するその他の層、つまりブロッキング層１２６ａおよび絶縁膜１２６ｃについても、前記したブロッキング層１２１ａおよび絶縁膜１２１ｃと同様である。よって、これらの詳細な説明は省略する。なお、ブロッキング層１２６ａと平坦化層１２６ｂとの間に、さらにＣＶＤ法により形成されたシリコン酸化膜を形成できることは、配線層間絶縁膜１２１の場合と同様である。
【０１１８】
配線層間絶縁膜１２６には、接続孔１２７が形成され、接続孔１２７には、前記したプラグ１１６と同様のプラグ１２８が形成されている。また、配線層間絶縁膜１２６およびプラグ１２８上には、前記した配線形成用絶縁膜１１７および第２層配線Ｍ２と同様の配線形成用絶縁膜１２９および第４層配線Ｍ４が形成されている。すなわち、第４層配線Ｍ４は、第２層配線Ｍ２と同様にバリア層と銅からなる主導電層とで構成される。ただし、配線形成用絶縁膜１２９の膜厚および第４層配線Ｍ４の膜厚および幅は、配線形成用絶縁膜１１７および第２層配線Ｍ２のそれよりも大きくなっている。
【０１１９】
また、第４層配線Ｍ４の表面には、第２層配線Ｍ２と同様な凹部１３０が形成されるが、配線層間絶縁膜１３１を構成する平坦化層１３１ｂが存在するため、配線層間絶縁膜１３１の表面は、凹部１３０に起因する凹凸が解消され、上層に形成されるプラグあるいは上層配線の形成の際に金属膜の残留物の形成を防止して上層配線間のショート不良を防止できる。これにより、半導体集積回路装置の所定の性能を確保し、歩留まりと信頼性を向上することができる。平坦化層１３１ｂは、前記した平坦化層１２１ｂと同様に自己流動性を有する被膜たとえばＳＯＧ膜からなる。また、配線層間絶縁膜１３１を構成するその他の層、つまりブロッキング層１３１ａおよび絶縁膜１３１ｃについても、前記したブロッキング層１２１ａおよび絶縁膜１２１ｃと同様である。よって、これらの詳細な説明は省略する。なお、配線層間絶縁膜１３１の膜厚は、配線層間絶縁膜１２１よりも厚くなっている。また、ブロッキング層１３１ａと平坦化層１３１ｂとの間に、さらにＣＶＤ法により形成されたシリコン酸化膜を形成できることは、配線層間絶縁膜１２１の場合と同様である。
【０１２０】
配線層間絶縁膜１３１には、接続孔１３２が形成され、接続孔１３２には、前記したプラグ１１６と同様にタングステンからなるプラグ１３３が形成されている。ただし、プラグ１３３の径および高さは、配線層間絶縁膜１３１の膜厚が厚くなっているため、プラグ１１６のそれよりも大きくなっている。
【０１２１】
また、配線層間絶縁膜１３１およびプラグ１３３上には、第５層配線Ｍ５が形成されている。第５層配線Ｍ５は、たとえばアルミニウムまたはアルミニウム合金からなり、フォトリソグラフィ技術およびエッチング技術を用いて形成される。
【０１２２】
このようにアルミニウムまたはアルミニウム合金からなる第５層配線層Ｍ５と、銅からなる主導電層で構成される第４層配線Ｍ４とを、タングステンからなるバリア層を介して電気的に接続によりアルミニウムと銅とが反応して抵抗が増大することを防止できる。
【０１２３】
第５層配線Ｍ５は絶縁膜１３４で覆われている。絶縁膜１３４は、たとえばＣＶＤ法で形成されたシリコン酸化膜あるいはシリコン窒化膜もしくはそれらの積層膜とすることができる。絶縁膜１３４には、さらにＰＩＱ等の保護膜を含めることができる。
【０１２４】
絶縁膜１３４の一部には開口が形成され、この開口部に形成されたバンプ下地金属（ＢＬＭ）１３５を介してバンプ１３６と第５層配線Ｍ５とが電気的に接続されている。バンプ下地金属１３５は、たとえばニッケルと金との積層膜とすることができる。また、バンプ１３６は、金または半田とすることができる。なお、第５層配線Ｍ５の材料としては、銅を用いることもできるが、アルミニウムを用いることにより、バンプ下地金属１３５およびバンプ１３６との整合性をよくすることができる。
【０１２５】
また、バンプ１３６ではなく、第５層配線Ｍ５でワイヤボンディング用のボンディングパッドを形成する場合、銅よりも酸化されにくいアルミニウム合金でボンディングパッドを形成することにより、信頼性を向上することができる。また、第５層配線Ｍ５のような上層の配線層では、配線間のピッチ等の配線ルールが第２〜第４層配線Ｍ２〜Ｍ４よりゆるくとれるので、銅よりも酸化等の問題の少ないアルミニウム膜で上層の配線を構成することで、信頼性を向上することができる。一方、第２〜第４層配線Ｍ２〜Ｍ４においては、その配線幅、配線ピッチを小さくして、高密度に配線を設けることができるとともに、アルミニウムより比抵抗の小さな銅を主導電膜として用いることにより、配線抵抗を小さくして、回路の動作速度を向上することができる。
【０１２６】
なお、第１層配線Ｍ１ないし第５層配線Ｍ５の膜厚および幅、プラグ１１６、１２３、１２８、１３３の径および高さを例示すれば以下の通りである。たとえば、第１層配線Ｍ１の膜厚は0.２〜0.３μｍ、最小幅は0.４μｍとすることができ、第２層配線Ｍ２および第３層配線Ｍ３の膜厚は0.５μｍ、その最小幅は0.５μｍ、第４層配線Ｍ４の膜厚は１μｍ、その最小幅は１μｍとすることができる。また、たとえば、プラグ１１６、１２３、１２８の径は0.５μｍ、その高さは１μｍとすることができ、プラグ１３３の径は１μｍ、その高さは２μｍとすることができる。
【０１２７】
次に、上記した半導体集積回路装置の製造方法を図に従って説明する。図２２〜図５４は、本実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【０１２８】
まず、たとえば、ｐ- 形の単結晶シリコンからなる半導体基板１０１を用意し、素子分離領域１０２が形成される領域の開口を有するフォトレジスト膜をパターニングし、半導体基板１０１に浅溝を形成する。次に、フォトレジスト膜を除去し、前記浅溝を埋め込むシリコン酸化膜を半導体基板１０１の全面に堆積して、このシリコン酸化膜をＣＭＰ法により研磨する。これにより浅溝以外の領域の半導体基板１０１上の前記シリコン酸化膜を除去して浅溝内に素子分離領域１０２を形成する。
【０１２９】
次に、ｐ型ウェル１０３が形成される領域に開口を有するフォトレジスト膜をパターニングし、このフォトレジスト膜をマスクとして、ｐ形の導電形にするための不純物、たとえばボロンをイオン注入する。前記フォトレジスト膜を除去した後、ｎ型ウェル１０４が形成される領域に開口を有するフォトレジスト膜をパターニングし、このフォトレジスト膜をマスクとして、ｎ形の導電形にするための不純物、たとえばリンをイオン注入する。さらに、前記フォトレジスト膜を除去した後、半導体基板１０１に熱処理を施して前記不純物を活性化し、ｐ型ウェル１０３およびｎ型ウェル１０４を形成する（図２２）。
【０１３０】
次に、半導体基板１０１の主面上にゲート絶縁膜１０５となるシリコン酸化膜、ゲート電極１０６となる多結晶シリコン膜およびキャップ絶縁膜１１０となるシリコン酸化膜を順次堆積して積層膜を形成し、フォトリソグラフィによりパターニングされたフォトレジスト膜をマスクとして前記積層膜をエッチングし、ゲート絶縁膜１０５、ゲート電極１０６およびキャップ絶縁膜１１０を形成する（図２３）。ゲート絶縁膜１０５はたとえば熱ＣＶＤ法により堆積することができ、ゲート電極１０６はＣＶＤ法により形成することができるが、その抵抗値を低減するためにｎ形の不純物（例えばＰ）をドープしてもよい。なお、ゲート電極１０６の上部にＷＳｉx 、ＭｏＳｉx 、ＴｉＳｉx 、ＴａＳｉx などの高融点金属シリサイド膜を積層してもよく、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）等のバリア層を介してタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属層を形成してもよい。キャップ絶縁膜１１０はたとえばＣＶＤ法により堆積することができる。
【０１３１】
次に、ｎチャネルＭＩＳＦＥＴＱｎが形成される領域に開口を有するフォトレジスト膜をパターニングし、このフォトレジスト膜とキャップ絶縁膜１１０とをマスクとしてｎ型の導電型の不純物、たとえばリンをイオン注入し、半導体領域１０７をゲート電極１０６に対して自己整合的に形成する。前記フォトレジスト膜を除去した後、ｐチャネルＭＩＳＦＥＴＱｐが形成される領域に開口を有するフォトレジスト膜をパターニングし、このフォトレジスト膜とキャップ絶縁膜１１０とをマスクとしてｐ型の導電型の不純物、たとえばボロンをイオン注入し、半導体領域１０８をゲート電極１０６に対して自己整合的に形成する。さらに、半導体基板１０１上にＣＶＤ法で酸化シリコン膜を堆積した後、反応性イオンエッチング（ＲＩＥ）法でこの酸化シリコン膜を異方性エッチングすることにより、ゲート電極１０６の側壁にサイドウォールスペーサ１０９を形成する（図２４）。なお、さらに、フォトレジスト膜、キャップ絶縁膜１１０およびサイドウォールスペーサ１０９をマスクとして半導体領域１０７または半導体領域１０８にその導電型に応じた不純物を高濃度にイオン注入し、いわゆるＬＤＤ構造の不純物半導体領域を形成してもよい。
【０１３２】
また、この段階で、半導体領域１０７、１０８の表面に、タングステンまたはコバルトのシリサイド膜を形成し、半導体領域１０７、１０８のシート抵抗およびプラグ１１３との接触抵抗を低減するようにしてもよい。
【０１３３】
次に、半導体基板１０１上にスパッタ法またはＣＶＤ法で酸化シリコン膜を堆積し、層間絶縁膜１１１を形成する。層間絶縁膜１１１の表面は、ＣＭＰ法を用いた研磨により平坦化することができる。さらに、半導体基板１０１の主面の半導体領域１０７、１０８上の層間絶縁膜１１１に、フォトリソグラフィ技術およびエッチング技術を用いて接続孔１１２を開口する（図２５）。
【０１３４】
次に、スパッタ法によりタングステン膜１１３ａを堆積し、さらにブランケットＣＶＤ法によりタングステン膜１１３ｂを堆積する（図２６）。
【０１３５】
次に、接続孔１１２以外の層間絶縁膜１１１上のタングステン膜１１３ｂおよびタングステン膜１１３ａをＣＭＰ法による研磨により除去し、プラグ１１３を形成する（図２７）。このとき、プラグ１１３の表面には、層間絶縁膜１１１であるシリコン酸化膜とタングステン膜１１３ｂおよびタングステン膜１１３ａとのＣＭＰ研磨の速度差に起因した凹部（ディッシング部）１４０が形成される。なお、ＣＭＰ法に代えてエッチバック法を用いてもよい。
【０１３６】
次に、半導体基板１の全面にタングステン膜を堆積し、このタングステン膜をフォトリソグラフィおよびエッチング技術によりパターニングして第１層配線Ｍ１を形成する（図２８）。なお、前工程で発生した凹部１４０の影響は、タングステン膜の表面にも発生するが、この凹部１４０に起因するタングステン膜の表面凹凸の存在は、第１層配線Ｍ１がパターニングにより形成されるため、大きな影響は受けない。すなわち、第１層配線Ｍ１が凹部１４０に起因して残存することはない。
【０１３７】
次に、スパッタ法またはＣＶＤ法で酸化シリコン膜を堆積して配線層間絶縁膜１１４を形成する。なお、ここでは、スパッタ法またはＣＶＤ法で形成されたシリコン酸化膜を例示しているが、ＳＯＧ等の塗布膜、有機膜、フッ素を添加したＣＶＤシリコン酸化膜、シリコン窒化膜、その他複数種の絶縁膜を積層した多層膜であってもよい。また、配線層間絶縁膜１１４の表面はＣＭＰ法により研磨して平坦化する。このように平坦化することにより、次に説明する接続孔１１５の加工の際のフォトリソグラフィを精度よく行うことができ、半導体集積回路装置の高集積化に対応することが容易になる。
【０１３８】
次に、フォトリソグラフィ技術およびエッチング技術を用いて、第１層配線Ｍ１の表面に達する接続孔１１５を開口する。（図２９）。
【０１３９】
次に、接続孔１１５の内部を含む配線層間絶縁膜１１４の表面に、スパッタ法によりタングステン膜１１６ａを堆積し、さらにブランケットＣＶＤ法によりタングステン膜１１６ｂを堆積する（図３０）。
【０１４０】
次に、接続孔１１５以外の配線層間絶縁膜１１４上のタングステン膜１１６ｂおよびタングステン膜１１６ａをＣＭＰ法により研磨することで除去し、プラグ１１６を形成する（図３１）。このとき、プラグ１１６の表面には、配線層間絶縁膜１１４であるシリコン酸化膜とタングステン膜１１６ｂおよびタングステン膜１１６ａとのＣＭＰ研磨の速度差に起因した凹部１４１が形成される。なお、ＣＭＰ法に代えてエッチバック法を用いてもよい。
【０１４１】
次に、第２層配線Ｍ２をＣＭＰ法で形成するための配線形成用絶縁膜１１７を堆積する（図３２）。配線形成用絶縁膜１１７は、たとえばＣＶＤ法またはスパッタ法により形成されたシリコン酸化膜とすることができ、その膜厚は、第２層配線Ｍ２の膜厚である0.５μｍあるいはそれよりも若干厚く形成する。配線形成用絶縁膜１１７の表面には、凹部１４１に起因する凹部が形成される。
【０１４２】
次に、第２層配線Ｍ２が形成される領域に開口を有するフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして配線形成用絶縁膜１１７をエッチングし、配線形成用絶縁膜１１７に配線溝１１８を形成する（図３３）。なお、この段階で前記した凹部１４１に起因する配線形成用絶縁膜１１７の表面の凹部は除去され、その後の工程に影響することはない。また配線溝１１８の幅は、最小幅Ｗ１と最大幅Ｗ２との間の幅で形成されるが、最大幅Ｗ２は、最小幅Ｗ１の４倍以下である。
【０１４３】
次に、配線溝１１８の内部を含む配線形成用絶縁膜１１７の表面にバリア層１１９ａとなる窒化チタン膜１４２を堆積する（図３４）。窒化チタン膜１４２は、たとえばＣＶＤ法あるいはスパッタ法により堆積することができる。窒化チタン膜１４２の堆積は、後に説明する銅膜の密着性の向上および銅の拡散防止のために行うものである。なお、窒化チタン膜に代えてタンタル等の金属膜あるいは窒化タンタル膜等であってもよい。また、次工程である銅膜の堆積直前に窒化チタン膜１４２の表面をスパッタエッチすることも可能である。このようなスパッタエッチにより、窒化チタン膜１４２の表面に吸着した水、酸素分子等を除去し、銅膜の接着性を改善することができる。
【０１４４】
次に主導電層１１９ｂとなる金属、たとえば銅の薄膜を堆積し、これを熱処理して流動化し、配線溝１１８に良好に埋め込まれた銅膜１４３を形成する（図３５）。銅膜１４３の堆積は、通常のスパッタ法を用いることができるが、蒸着法等の物理的気相成長法を用いてもよい。また、有機金属ガス等を原料ガスに用いたＣＶＤ法等により堆積を行ってもよい。熱処理の条件は、銅膜１４３が流動化する温度および時間を必要とし、たとえば、３５０℃〜４００℃、３分〜５分を例示することができる。なお、銅膜１４３は、電解メッキあるいは無電解メッキのメッキ法を用いて形成することもできる。
【０１４５】
また、窒化チタン膜１４２および銅膜１４３の膜厚は、配線溝１１８が最小幅Ｗ１の領域で膜厚Ｈ１であり、配線溝１１８が最大幅Ｗ２の領域で膜厚Ｈ２である。このとき、膜厚Ｈ１と膜厚Ｈ２とは、ほぼ等しく、かつ、配線溝１１８の深さＬ１よりも大きくなっている。すなわち、銅膜１４３は、配線溝１１８が最小幅Ｗ１の領域および最大幅Ｗ２の領域の双方で配線溝１１８を完全に埋め込んでいる。これにより、第２層配線Ｍ２が配線溝１１８の断面内のほぼ全域に形成され、第２層配線Ｍ２の抵抗を低減できる。
【０１４６】
次に、配線形成用絶縁膜１１７上の余分な銅膜１４３および窒化チタン膜１４２を除去し、第２層配線Ｍ２を構成する主導電層１１９ｂおよびバリア層１１９ａを形成する（図３６）。銅膜１４３および窒化チタン膜１４２の除去には、ＣＭＰ法による研磨を用いる。第２層配線Ｍ２の形成にＣＭＰ法による研磨を用いるため、第２層配線Ｍ２の表面には配線形成用絶縁膜１１７の表面に比較して凹んだ状態であるディッシング１２０が形成される。図３６の一点鎖線で囲まれた部分の拡大図を図３７に示す。図３７に示すように、配線形成用絶縁膜１１７の表面には、ＣＭＰの研磨剤等による引っかき傷であるスクラッチ１４５が形成される。
【０１４７】
また、配線溝１１８が最小幅Ｗ１の領域のディッシング１２０の部分のディッシング量Ｋ１と最大幅Ｗ２の領域のディッシング１２０の部分のディッシング量Ｋ２とは、ほぼ同量となっている。
【０１４８】
次に、第２層配線Ｍ２および配線形成用絶縁膜１１７上にシリコン窒化膜を堆積してブロッキング層１２１ａを形成する（図３８）。シリコン窒化膜の堆積には、たとえばプラズマＣＶＤ法を用いることができる。膜厚は約１００ｎｍとする。シリコン窒化膜の膜厚が薄く、また、ＣＶＤ法によるシリコン窒化膜は段差の被覆性に優れるため、この段階でのブロッキング層１２１ａの表面は、図３９に示すように、ディッシング１２０およびスクラッチ１４５に起因する凹凸が存在する。なお、図３９は、図３８の一点鎖線で囲まれた部分の拡大図を示す。
【０１４９】
次に、自己流動性を有した被膜であるＳＯＧ膜を塗布し、さらに４００℃程度の熱処理を行ってキュアし、平坦化層１２１ｂを形成する（図４０）。ＳＯＧ膜として、有機あるいは無機のＳＯＧ膜を用いることができる。また、ポリシラザン系のＳＯＧ膜を用いることも可能である。ポリシラザン系のＳＯＧ膜の場合には、耐熱性を有し、半導体集積回路装置の信頼性を向上することができる。図４１は、図４０の一点鎖線で囲まれた部分の拡大図を示す。図４１に示すように、平坦化層１２１ｂとして自己流動性を有するＳＯＧ膜を用いるため、その表面は平坦化され、ディッシング１２０およびスクラッチ１４５の影響は排除される。
【０１５０】
次に、絶縁膜１２１ｃを堆積して配線層間絶縁膜１２１を完成する（図４２）。絶縁膜１２１ｃは、たとえばＣＶＤ法によるシリコン酸化膜とすることができる。絶縁膜１２１ｃの表面すなわち配線層間絶縁膜１２１の表面は、平坦化層１２１ｂの存在により平坦性が確保されている。これにより、その後の工程で形成されるプラグ１２３等の導電性部材の形成の際にディッシング１２０あるいはスクラッチ１４５に起因する導電性の残留物が形成されず、上層配線である第３層配線Ｍ３間の絶縁性が確保される。また、配線層間絶縁膜１２１の表面が平坦化されているため、フォトリソグラフィのマージンを向上し、半導体集積回路装置の微細化に対応することが可能となる。
【０１５１】
次に、接続孔１２２が形成される領域に開口を有するフォトレジスト膜１４６をパターニングし、このフォトレジスト膜１４６をマスクとして絶縁膜１２１ｃおよび平坦化層１２１ｂをエッチングする（図４３）。このエッチングの際には、シリコン酸化膜のエッチング速度がシリコン窒化膜に比較して大きくなる条件でエッチングを行い、シリコン酸化膜からなるブロッキング層１２１ａをエッチングのストッパ膜として利用することができる。
【０１５２】
次に、エッチングの条件をシリコン窒化膜のエッチング速度がシリコン酸化膜に比較して大きくなる条件に切り換え、さらにブロッキング層１２１ａをエッチングして接続孔１２２の形成を完了する（図４４）。このように、接続孔１２２のエッチングを２段階で行うことにより、ブロッキング層１２１ａのエッチングの際のオーバーエッチングを十分に行っても、ブロッキング層１２１ａの膜厚が薄いため、第２層配線Ｍ２が過剰にエッチングされることがない。このため、接続孔１２２の開口を確実に行うとともに、第２層配線Ｍ２へのダメージを最小限にすることができる。
【０１５３】
また、フォトレジスト膜１４６の除去の際には、通常酸素またはオゾンによるアッシング法が用いられるが、平坦化層１２１ｂの無機ＳＯＧを用いる場合には、このアッシングの際に、接続孔１２２の側面部分の平坦化層１２１ｂの断面に受ける損傷を抑制できる。すなわち、仮に平坦化層１２１ｂに有機ＳＯＧを用いれば、オゾンアッシングの際に有機ＳＯＧ内のＳｉ−ＣＨ3 結合が、Ｓｉ−ＯＨあるいはＳｉ−Ｏ結合に変換され、その部分の吸湿性、あるいは膜収縮が発生する。この結果、半導体集積回路装置の信頼性の低下や歩留まりの低下が予測され好ましくない。したがって、有機ＳＯＧを採用する場合には、フォトレジスト膜１４６のウェットプロセスによる剥離や、低圧酸素プラズマを用いた反応性イオンエッチング（ＲＩＥ）等、アッシングに比較して習熟されていないプロセスを用いる必要が生じる。しかし平坦化層１２１ｂに無機ＳＯＧを用いる場合には、このような不具合は生じない。
【０１５４】
なお、次工程のプラグ１２３の形成工程の進む直前に、たとえば水素雰囲気において３５０℃、５分程度のアニールを施し、接続孔１２２の底部の第２層配線Ｍ２の表面に還元処理を行うことができる。さらに、接続孔１２２の底部へのスパッタエッチングを行うこともできる。これにより、フォトレジスト膜１４６の除去の際のアッシングあるいは大気雰囲気への放置により生じた接続孔１２２底部の酸化銅を除去して第２層配線Ｍ２とプラグ１２３との電気的接続の接続抵抗の低減あるいは接続信頼性の向上を図れる。
【０１５５】
次に、前記したプラグ１１６の形成方法と同様にしてプラグ１２３を形成する（図４５）。このプラグ１２３の形成に際してＣＭＰ法が用いられることは前記したとおりであるが、配線層間絶縁膜１２１の表面が平坦化されているため、導電性の残留物が配線層間絶縁膜１２１の表面に残存することがない。このため、プラグ１２３間の絶縁性および配線層間絶縁膜１２１上に形成される第３層配線Ｍ３間の絶縁性が確保される。なお、プラグ１２３の表面にはＣＭＰ法により研磨に起因して凹部１４７が形成される。
【０１５６】
次に、配線層間絶縁膜１２１およびプラグ１２３の上面には、第３層配線Ｍ３を形成するための配線形成用絶縁膜１２４が形成される（図４６）。配線形成用絶縁膜１２４は、配線形成用絶縁膜１１７と同様にして形成できる。また、配線形成用絶縁膜１２４の表面には凹部１４７に起因する凹部が形成される。
【０１５７】
次に、前記した第２層配線Ｍ２の場合と同様にしてバリア層と銅膜とからなる第３層配線Ｍ３を形成する（図４７）。この第３層配線Ｍ３の形成に際しては、凹部１４７に起因する配線形成用絶縁膜１２４表面の凹部は、それに起因する導電性残存物を形成しない。これは、第２層配線Ｍ２の場合と同様であり、第３層配線Ｍ３を形成するための浅溝の加工の際に、前記した凹部がエッチングされて除去されることに基づく。なお、第３層配線Ｍ３の表面にはＣＭＰ法の研磨に起因する凹部１２５が形成される。
【０１５８】
次に、配線形成用絶縁膜１２４および第３層配線Ｍ３の表面に、第３層配線Ｍ３と第４層配線Ｍ４とを絶縁する配線層間絶縁膜１２６を構成するブロッキング層１２６ａおよび平坦化層１２６ｂを形成する（図４８）。ブロッキング層１２６ａおよび平坦化層１２６ｂの形成は、ブロッキング層１２１ａおよび平坦化層１２１ｂと同様に行うことができる。平坦化層１２１ｂを形成することにより、凹部１２５の影響を取り除いて、その表面を平坦にすることができる。
【０１５９】
次に、配線層間絶縁膜１２６を構成する絶縁膜１２６ｃを堆積して配線層間絶縁膜１２６の形成を完了する。配線層間絶縁膜１２６の表面は平坦化層１２１ｂが存在するため平坦化されている。さらに、プラグ１１６と同様にしてプラグ１２８を形成する（図４９）。このプラグ１２８の形成に際してＣＭＰ法が用いられることは前記したとおりであるが、配線層間絶縁膜１２６の表面が平坦化されているため、導電性の残留物が配線層間絶縁膜１２６の表面に残存することがない。このため、プラグ１２８間の絶縁性および配線層間絶縁膜１２６上に形成される第４層配線Ｍ４間の絶縁性が確保される。なお、プラグ１２８の表面にはＣＭＰ法により研磨に起因して凹部１４９が形成されるが、これに起因して次工程で導電性残留物を生じないことは前記第３層配線の場合と同様である。
【０１６０】
次に、配線層間絶縁膜１２６およびプラグ１２８の上面には、第４層配線Ｍ４を形成するための配線形成用絶縁膜１２９が形成される。配線形成用絶縁膜１２９の形成は、配線形成用絶縁膜１１７と同様に行うことができるが、第４層配線Ｍ４の膜厚が厚くなることに伴い、配線形成用絶縁膜１１７よりも厚く、たとえば１μｍの膜厚あるいはそれよりも若干厚い膜厚で形成される。その後、第２配線層Ｍ２あるいは第３層配線Ｍ３の場合と同様に、配線溝を形成し、窒化チタン膜１５０および銅膜１５１を堆積する（図５０）。窒化チタン膜１５０および銅膜１５１は、第２配線層Ｍ２あるいは第３層配線Ｍ３の場合と同様に形成できる。
【０１６１】
次に、窒化チタン膜１５０および銅膜１５１をＣＭＰ法により研磨し、配線形成用絶縁膜１２９の上面の余分な窒化チタン膜１５０および銅膜１５１を除去する。これにより第４層配線Ｍ４を形成する（図５１）。なお、第４層配線Ｍ４の表面にはＣＭＰ法の研磨に起因する凹部１３０が形成される。
【０１６２】
次に、配線形成用絶縁膜１２９および第４層配線Ｍ４の表面に、第４層配線Ｍ４と第５層配線Ｍ５とを絶縁する配線層間絶縁膜１３１を構成するブロッキング層１３１ａおよび平坦化層１３１ｂを形成する（図５２）。ブロッキング層１３１ａおよび平坦化層１３１ｂの形成は、ブロッキング層１２１ａおよび平坦化層１２１ｂと同様に行うことができる。平坦化層１３１ｂを形成することにより、凹部１３０の影響を取り除いて、その表面を平坦にすることができる。
【０１６３】
次に、配線層間絶縁膜１３１を構成する絶縁膜１３１ｃを堆積して配線層間絶縁膜１３１の形成を完了する。配線層間絶縁膜１３１の表面は平坦化層１３１ｂが存在するため平坦化されている。さらに、プラグ１１６と同様にしてプラグ１３３を形成する（図５３）。
【０１６４】
次に、配線層間絶縁膜１３１上に、たとえばアルミニウム膜を全面に堆積し、このアルミニウム膜をパターニングして第５層配線Ｍ５を形成する（図５４）。アルミニウム膜の堆積には、スパッタ法、ＣＶＤ法、蒸着法等を用いることができる。
【０１６５】
次に、たとえばシリコン酸化膜を堆積して絶縁膜１３４を形成し、その後、第５層配線のパット上部の絶縁膜１３４に開口を形成する。さらに、全面にニッケル膜および金膜をスパッタ法、ＣＶＤ法、蒸着法等を用いて堆積し、前記パット部以外のニッケル膜および金膜を除去してバンプ下地金属１３５を形成する。その後、金ボールの転写、あるいは金膜の堆積およびパターニングによりバンプ１３６を形成して図２２に示す半導体集積回路装置がほぼ完成する。
【０１６６】
なお、絶縁膜１３４は、シリコン酸化膜およびシリコン窒化膜の積層膜、あるいはさらにＰＩＱ膜を形成したものであってもよい。また、バンプ１３６は、半田膜の形成およびパターニングによる半田ボールであってもよい。
【０１６７】
本実施の形態３の半導体集積回路装置およびその製造方法によれば、前記したように、プラグ１２３、１２８、１３３が形成される配線層間絶縁膜１２１、１２６、１３１に平坦化層１２１ｂ、１２６ｂ、１３１ｂが形成されているため、プラグ１２３、１２８、１３３をＣＭＰ法で形成する際に、導電性の残留物が残存せず、プラグ１２３、１２８、１３３、および各プラグの上層に形成される第３〜第５層配線Ｍ３〜Ｍ５の絶縁性が確保され、半導体集積回路装置の所定の性能を維持し、その信頼性、歩留まりの向上を図ることができる。
【０１６８】
なお、本実施の形態３では、平坦化層１２１ｂ、１２６ｂ、１３１ｂとして、ＳＯＧ膜を例示したが、気相中におけるシラノール（Ｈn Ｓｉ（ＯＨ）4-n ）の生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることもできる。このようなシリコン酸化膜の形成方法については実施の形態１で説明したとおりであり、ここでは説明を省略する。
【０１６９】
（実施の形態４）
図５５は、本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【０１７０】
本実施の形態４の半導体集積回路装置は、実施の形態３の半導体集積回路装置と、配線形成用絶縁膜１１７、１２４、１２９の構成においてのみ相違するものである。そのため、その他の構成部材についての説明は省略する。
【０１７１】
本実施の形態４の配線形成用絶縁膜１１７、１２４、１２９には、平坦化層１１７ａ、１２４ａ、１２９ａが含まれ、平坦化層１１７ａ、１２４ａ、１２９ａの各々の上層に形成された絶縁膜１１７ｂ、１２４ｂ、１２９ｂとで配線形成用絶縁膜１１７、１２４、１２９を各々構成する。このように、配線形成用絶縁膜１１７、１２４、１２９に平坦化層１１７ａ、１２４ａ、１２９ａが各々含まれるため、配線形成用絶縁膜１１７、１２４、１２９の形成後の表面が、その下層に形成されたプラグ１１６、１２３、１２７のＣＭＰ法による形成の際に生じた凹部に起因して凹凸が発生することがない。このため、配線形成用絶縁膜１１７、１２４、１２９の各々に配線溝を形成する際のフォトリソグラフィを精度よく行うことができ、半導体集積回路装置の高集積化に対応できる。
【０１７２】
平坦化層１１７ａ、１２４ａ、１２９ａは、実施の形態３における平坦化層１２１ｂ、１２６ｂ、１３１ｂと同様であり、自己流動性を有するＳＯＧ膜からなる。ＳＯＧ膜は有機ＳＯＧ膜あるいは無機ＳＯＧ膜の何れであってもよいが、無機ＳＯＧ膜の場合には実施の形態３で説明したと同様な効果、つまり、配線形成用絶縁膜１１７、１２４、１２９に配線溝を形成する際に使用するフォトレジスト膜の除去工程にアッシングを用いた場合であっても、ＳＯＧ膜に親水性あるいは収縮が生じることがない。一方、有機ＳＯＧ膜を用いた場合には、低誘電率に起因した配線間の容量を低減できるという効果がある。また、平坦化層１１７ａ、１２４ａ、１２９ａは、ＳＯＧ膜に代えて、気相中におけるシラノールの生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることもできる。
【０１７３】
絶縁膜１１７ｂ、１２４ｂ、１２９ｂは、たとえばＣＶＤ法またはスパッタ法により形成されたシリコン酸化膜とすることができ、配線形成用絶縁膜１１７、１２４、１２９の膜厚を調整する機能を有する。
【０１７４】
次に、本実施の形態４の半導体集積回路装置の製造方法を図５６〜図６４を用いて説明する。図５６〜図６４は、実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【０１７５】
本実施の形態４の製造方法は、実施の形態３における図３１までの工程と同様である。したがって、それまでの工程についての説明は省略する。
【０１７６】
実施の形態３における図３１に示すように、配線層間絶縁膜１１４にプラグ１１６を形成する。このプラグ１１６の表面には、図３１に示すように、凹部１４１が形成される。
【０１７７】
次に、配線層間絶縁膜１１４およびプラグ１１６上に平坦化層１１７ａを形成し、さらに絶縁膜１１７ｂを堆積する。これにより、平坦化層１１７ａおよび絶縁膜１１７ｂで構成される配線形成用絶縁膜１１７が形成される（図５６）。平坦化層１１７ａは、自己流動性を有するＳＯＧ膜である。このように自己流動性を有するＳＯＧ膜を形成するため、平坦化層１１７ａの表面には凹部１４１の影響が現れず、その表面は平坦化される。また、絶縁膜１１７ｂは、たとえばＣＶＤ法によるシリコン酸化膜とすることができるが、平坦化層１１７ａが存在するため、その表面は平坦化されている。
【０１７８】
次に、配線形成用絶縁膜１１７上に、第２層配線Ｍ２が形成される領域に開口を有したフォトレジスト膜をパターニングし、このフォトレジスト膜をマスクとして配線形成用絶縁膜１１７をエッチングし、配線溝１１８を形成する（図５７）。この配線溝１１８の形成に際しては、配線形成用絶縁膜１１７の表面が完全に平坦化されているため、フォトリソグラフィ工程が高精度に行えることに加えて、プラグ１１６の上部に配線が形成されないような場合であっても、その上部の配線形成用絶縁膜１１７の表面に配線を形成するための金属膜が残留することがない。これにより半導体集積回路装置の信頼性を向上できる。
【０１７９】
次に、実施の形態３の第２層配線Ｍ２の製造方法と同様に、第２層配線Ｍ２を形成し（図５８）、さらに、実施の形態３の場合と同様に、配線層間絶縁膜１２１およびプラグ１２３を形成する（図５９）。なお、プラグ１２３の表面には凹部１４７が形成される。
【０１８０】
次に、配線層間絶縁膜１２１およびプラグ１２３上に平坦化層１２４ａを形成し、さらに絶縁膜１２４ｂを堆積する。これにより、配線形成用絶縁膜１２４が形成される（図６０）。平坦化層１２４ａは、平坦化層１１７ａと同様に、自己流動性を有するＳＯＧ膜であり、絶縁膜１２４ｂは、絶縁膜１１７ｂと同様に、たとえばＣＶＤ法によるシリコン酸化膜とすることができる。配線形成用絶縁膜１２４は、平坦化層１２４ａが存在するため、凹部１４７の影響を排除することができ、その表面は平坦化される。
【０１８１】
次に、第２層配線Ｍ２の場合と同様に、配線形成用絶縁膜１２４に配線溝を形成し、この配線溝内に第３層配線Ｍ３を形成する（図６１）。さらに、実施の形態３の場合と同様に、配線層間絶縁膜１２６およびプラグ１２８を形成する（図６２）。
【０１８２】
次に、配線層間絶縁膜１２６およびプラグ１２８上に平坦化層１２９ａを形成し、さらに絶縁膜１２９ｂを堆積する。これにより、配線形成用絶縁膜１２９が形成される（図６３）。平坦化層１２９ａは、平坦化層１１７ａと同様に、自己流動性を有するＳＯＧ膜であり、絶縁膜１２９ｂは、絶縁膜１１７ｂと同様に、たとえばＣＶＤ法によるシリコン酸化膜とすることができる。配線形成用絶縁膜１２９は、平坦化層１２９ａが存在するため、前記同様にその表面は平坦化される。
【０１８３】
次に、第２層配線Ｍ２あるいは第３層配線Ｍ３の場合と同様に、配線形成用絶縁膜１２９に配線溝を形成し、この配線溝内に第４層配線Ｍ４を形成する（図６４）。この後の工程は実施の形態３と同様であるためその説明を省略する。
【０１８４】
本実施の形態４の半導体集積回路装置およびその製造方法によれば、配線形成用絶縁膜１１７、１２４、１２９に、平坦化層１１７ａ、１２４ａ、１２９ａが含まれるため、配線形成用絶縁膜１１７、１２４、１２９の表面を平坦化することができ、フォトリソグラフィの加工精度を向上できる。また、下層に形成されたプラグ等に凹部を有していても、この凹部に起因する配線形成用の導電性膜の残留が発生せず、半導体集積回路装置の信頼性を向上できる。
【０１８５】
（実施の形態５）
図６５は、本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【０１８６】
本実施の形態５の半導体集積回路装置は、配線形成用絶縁膜１１７、１２４、１２９には、平坦化層１１７ａ、１２４ａ、１２９ａが含まれ、平坦化層１１７ａ、１２４ａ、１２９ａの各々の上層に形成された絶縁膜１１７ｂ、１２４ｂ、１２９ｂとで配線形成用絶縁膜１１７、１２４、１２９を各々構成するものであるが、配線層間絶縁膜１２１、１２６、１３１には平坦化層が含まれず、ブロッキング層１２１ａ、１２６ａ、１３１ａ、および、絶縁膜１２１ｃ、１２６ｃ、１３１ｃで配線層間絶縁膜１２１、１２６、１３１を各々構成するものである。
【０１８７】
このような半導体集積回路装置によれば、実施の形態４で説明した効果が得られる一方、プラグ１２３、１２７、１３３の形成の際のＣＭＰ研磨をある程度過剰に行うことによって、導電性残留物の発生をある程度抑制することは可能である。
【０１８８】
（実施の形態６）
図６６は、本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【０１８９】
本実施の形態６の半導体集積回路装置は、その第１層配線Ｍ１をＣＭＰ法で形成したものであり、また、第１配線Ｍ１と第２層配線Ｍ２との間の配線層間絶縁膜１１４に平坦化層１１４ａを適用したものである。その他の構成は実施の形態３と同様であり、説明は省略する。
【０１９０】
平坦化層１１４ａは、自己流動性を有する流動性絶縁膜であり、たとえばＳＯＧ膜とすることができる。ＳＯＧ膜は有機、無機何れであってもよく、また、ＳＯＧ膜に代えて気相中におけるシラノールの生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることもできる。配線層間絶縁膜１１４は、平坦化層１１４ａと絶縁膜１１４ｂとで構成され、絶縁膜１１４ｂは、たとえばＣＶＤ法またはスパッタ法により形成されたシリコン酸化膜とすることができ、配線層間絶縁膜１１４の膜厚を調整する機能を有する。
【０１９１】
次に、本実施の形態６の半導体集積回路装置の製造方法を図６７〜図７１を用いて説明する。図６７〜図７１は、実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【０１９２】
本実施の形態６の製造方法は、実施の形態３における図２７までの工程と同様である。したがって、それまでの工程についての説明は省略する。
【０１９３】
実施の形態３の図２７に示すプラグ１１３の形成後、第１層配線Ｍ１を形成するための配線形成用絶縁膜１１４ｃを堆積する（図６７）。配線形成用絶縁膜１１４ｃは、たとえばＣＶＤ法により形成でき、シリコン酸化膜とすることができる。また、配線形成用絶縁膜１１４ｃの表面には凹部１４０に起因して凹部が形成されている。
【０１９４】
次に、第１層配線Ｍ１が形成される領域に開口を有するフォトレジスト膜をパターニングし、このフォトレジスト膜マスクとして配線形成用絶縁膜１１４ｃをエッチングする（図６８）。
【０１９５】
次に、半導体基板１０１の全面にタングステン膜１５２を堆積し（図６９）、このタングステン膜１５２をＣＭＰ法により研磨する。タングステン膜１５２の研磨は配線形成用絶縁膜１１４ｃの表面が露出するまで行う。これにより、配線形成用絶縁膜１１４ｃの表面の余分なタングステン膜１５２を除去して第１層配線Ｍ１を形成する（図７０）。なお、第１層配線Ｍ１の表面には、第１層配線Ｍ１を構成するタングステンと配線形成用絶縁膜１１４ｃを構成するシリコン酸化膜とのＣＭＰの研磨速度に起因して凹部（ディッシング）１５３が形成される。
【０１９６】
次に、配線形成用絶縁膜１１４ｃおよび第１層配線Ｍ１上に、平坦化層１１４ａを形成する。平坦化層１１４ａは、たとえばＳＯＧ膜とすることができる。なお、ＳＯＧ膜は有機、無機何れであってもよく、また、ＳＯＧ膜に代えて気相中におけるシラノールの生成と低温基板上でのシラノールの反応とにより形成されるシリコン酸化膜とすることもできることは前記したとおりである。このように、平坦化層１１４ａを形成することにより、第１層配線Ｍ１の表面の凹部１５３を吸収して平坦化層１１４ａの表面を平坦にすることができる。さらに、絶縁膜１１４ｂを堆積し、配線層間絶縁膜１１４の形成を完了する（図７１）。絶縁膜１１４ｂは、たとえばＣＶＤ法により形成でき、シリコン酸化膜とすることができる。配線層間絶縁膜１１４の表面は、平坦化層１１４ａの存在により平坦とすることができ、これにより、その後の工程、特にプラグ１１６の形成工程において、凹部１５３に起因する導電性の残留物を発生することがない。これにより、半導体集積回路装置の所定の性能を確保し、その信頼性と歩留まりを向上できる。
【０１９７】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１９８】
たとえば、主導電層が銅の場合を例示したが、タングステンあるいはアルミニウムの場合であってもよい。
【０１９９】
また、配線層間絶縁膜にブロッキング層を設けた例について説明したが、これらブロッキング層は必須ではなく、設けなくてもよい。
【０２００】
さらに、実施の形態３、４、６において、配線層間絶縁膜１２１、１２６、１３１がブロッキング層１２１ａ、１２６ａ、１３１ａと、平坦化層１２１ｂ、１２６ｂ、１３１ｂと、絶縁膜１２１ｃ、１２６ｃ、１３１ｃとの３層構成の場合を例示しているが、ブロッキング層１２１ａ、１２６ａ、１３１ａと、平坦化層１２１ｂ、１２６ｂ、１３１ｂとの間に、図７２に示すような絶縁膜１２１ｄ、１２６ｄ、１３１ｄが形成されてもよい。絶縁膜１２１ｄ、１２６ｄ、１３１ｄは、たとえばＣＶＤにより形成されたシリコン酸化膜とすることができる。
【０２０１】
また、ブロッキング層１２１ａ、１２６ａ、１３１ａは必須ではない。この場合、第２〜第４層配線Ｍ２〜Ｍ４の形成後に、銅等の拡散をブロックする作用を有する薄膜、たとえば窒化チタン膜を堆積し、この後硬質パッド等を用いて、ＣＭＰ法により研磨して配線形成用絶縁膜１１７、１２４、１２９上の前記窒化チタン膜を除去する方法等によって、ブロッキング作用を有する被膜を第２〜第４層配線Ｍ２〜Ｍ４の各々の上部に形成できる。
【０２０２】
また、実施の形態３〜６の第２層配線Ｍ２、第３層配線Ｍ３、第４層配線Ｍ４を、実施の形態１、２の配線１８のようにデュアルダマシン法で形成することができる。たとえば、図７４は、実施の形態３の第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダマシン法を適用した例を示す。また、図７５は、実施の形態４の第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダマシン法を適用した例を示す。また、図７６は、実施の形態５の第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダマシン法を適用した例を示す。また、図７７は、図７２に示す半導体集積回路装置の第２、第３、第４層配線Ｍ２、Ｍ３、Ｍ４にデュアルダマシン法を適用した例を示す。
【０２０３】
また、第１〜第５層配線Ｍ１〜Ｍ５までの配線に限られず、第６、第７等さらに上層の配線を形成することもできる。
【０２０４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【０２０５】
（１）ＣＭＰ法により絶縁膜に形成された配線溝または接続孔内に埋め込んで形成された導電性部材（たとえば配線、プラグ）上の絶縁膜の表面平坦性を向上できる。
【０２０６】
（２）ＣＭＰ法により絶縁膜に形成された配線溝または接続孔内に埋め込んで形成された導電性部材上の第２の導電性部材のショート不良を防止でき、半導体集積回路装置の歩留まりおよび信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体集積回路装置の一例を示した断面図である。
【図２】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図７】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図８】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図９】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１０】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１１】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１２】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１３】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１４】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１５】実施の形態１の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１６】本発明の他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図１７】実施の形態２の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１８】実施の形態２の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図１９】実施の形態２の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２０】実施の形態２の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２１】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図２２】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２３】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２４】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２５】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２６】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２７】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２８】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図２９】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３０】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３１】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３２】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３３】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３４】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３５】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３６】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３７】図３６の一点鎖線で囲まれた部分の拡大図である。
【図３８】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図３９】図３８の一点鎖線で囲まれた部分の拡大図である。
【図４０】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４１】図４０の一点鎖線で囲まれた部分の拡大図である。
【図４２】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４３】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４４】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４５】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４６】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４７】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４８】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図４９】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５０】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５１】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５２】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５３】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５４】実施の形態３の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５５】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図５６】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５７】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５８】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図５９】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６０】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６１】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６２】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６３】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６４】実施の形態４の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６５】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図６６】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図６７】実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６８】実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図６９】実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図７０】実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図７１】実施の形態６の半導体集積回路装置の製造方法の一例をその工程順に示した断面図である。
【図７２】本発明のさらに他の実施の形態である半導体集積回路装置の他の例を示した断面図である。
【図７３】本発明者らが検討した問題点を説明する図面であり、（ａ）は平面図、（ｂ）は（ａ）におけるｂ−ｂ断面図、（ｃ）は（ａ）におけるｃ−ｃ断面図である。
【図７４】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図７５】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図７６】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【図７７】本発明のさらに他の実施の形態である半導体集積回路装置の一例を示した断面図である。
【符号の説明】
１  半導体基板
２  ＳＯＩ絶縁層
３  Ｕ溝素子分離領域
４  ｐウェル
６  ゲート絶縁膜
７  ゲート電極
８  不純物半導体領域
９  サイドウォールスペーサ
１０  キャップ絶縁膜
１１ａ  層間絶縁膜
１１ｂ  層間絶縁膜
１１ｃ  スクラッチ
１２  接続孔
１３  金属プラグ
１３ａ  タングステン膜
１３ｂ  金属プラグ
１３ｃ  タングステン膜
１４  配線
１４ａ  主導電層
１４ｂ  窒化チタン膜
１４ｃ  ディッシング
１５  配線溝
１６  層間絶縁膜
１６ａ  ブロッキング層
１６ｂ  平坦化層
１６ｃ  絶縁膜
１７  配線溝
１８  配線
１８ａ  主導電層
１８ｂ  窒化チタン膜
１９  金属膜
２０  金属膜
２１  層間絶縁膜
２１ａ  ブロッキング層
２１ｂ  シリコン酸化膜
２２  シリコン酸化膜
２３  凹部
１０１  半導体基板
１０２  素子分離領域
１０３  ｐ型ウェル
１０４  ｎ型ウェル
１０５  ゲート絶縁膜
１０６  ゲート電極
１０７  不純物半導体領域
１０８  不純物半導体領域
１０９  サイドウォールスペーサ
１１０  キャップ絶縁膜
１１１  層間絶縁膜
１１２  接続孔
１１３  プラグ
１１３ａ  タングステン膜
１１３ｂ  タングステン膜
１１４  配線層間絶縁膜
１１４ａ  平坦化層
１１４ｂ  絶縁膜
１１４ｃ  配線形成用絶縁膜
１１５  接続孔
１１６  プラグ
１１６ａ  タングステン膜
１１６ｂ  タングステン膜
１１７  配線形成用絶縁膜
１１７ａ  平坦化層
１１７ｂ  絶縁膜
１１８  配線溝
１１９ａ  バリア層
１１９ｂ  主導電層
１２０  ディッシング（凹部）
１２１  配線層間絶縁膜
１２１ａ  ブロッキング層
１２１ｂ  平坦化層
１２１ｃ  絶縁膜
１２１ｄ  絶縁膜
１２２  接続孔
１２３  プラグ
１２４  配線形成用絶縁膜
１２４ａ  平坦化層
１２４ｂ  絶縁膜
１２５  凹部
１２６  配線層間絶縁膜
１２６ａ  ブロッキング層
１２６ｂ  平坦化層
１２６ｃ  絶縁膜
１２６ｄ  絶縁膜
１２７  接続孔
１２８  プラグ
１２９  配線形成用絶縁膜
１２９ａ  平坦化層
１２９ｂ  絶縁膜
１３０  凹部
１３１  配線層間絶縁膜
１３１ａ  ブロッキング層
１３１ｂ  平坦化層
１３１ｃ  絶縁膜
１３１ｄ  シリコン酸化膜
１３２  接続孔
１３３  プラグ
１３４  絶縁膜
１３５  バンプ下地金属（ＢＬＭ）
１３６  バンプ
１４０  凹部
１４１  凹部
１４２  窒化チタン膜
１４３  銅膜
１４５  スクラッチ
１４６  フォトレジスト膜
１４７  凹部
１４９  凹部
１５０  窒化チタン膜
１５１  銅膜
１５２  タングステン膜
１５３  凹部
２０１  絶縁膜
２０２  配線
２０３  絶縁膜
２０４  配線溝
２０５  凹部
２０６  絶縁膜
２０７  プラグ
２０８  導電物質
２０９  絶縁膜
２１０  配線
Ｍ１  第１層配線
Ｍ２  第２層配線
Ｍ３  第３層配線
Ｍ４  第４層配線
Ｍ５  第５層配線
Ｑｎ  ｎチャネルＭＩＳＦＥＴ
Ｑｐ  ｐチャネルＭＩＳＦＥＴ
【図１】
0003660799.tif 000002
【図２】
0003660799.tif 000003
【図３】
0003660799.tif 000004
【図４】
0003660799.tif 000005
【図５】
0003660799.tif 000006
【図６】
0003660799.tif 000007
【図７】
0003660799.tif 000008
【図８】
0003660799.tif 000009
【図９】
0003660799.tif 000010
【図１０】
0003660799.tif 000011
【図１１】
0003660799.tif 000012
【図１２】
0003660799.tif 000013
【図１３】
0003660799.tif 000014
【図１４】
0003660799.tif 000015
【図１５】
0003660799.tif 000016
【図１６】
0003660799.tif 000017
【図１７】
0003660799.tif 000018
【図１８】
0003660799.tif 000019
【図１９】
0003660799.tif 000020
【図２０】
0003660799.tif 000021
【図２１】
0003660799.tif 000022
【図２２】
0003660799.tif 000023
【図２３】
0003660799.tif 000024
【図２４】
0003660799.tif 000025
【図２５】
0003660799.tif 000026
【図２６】
0003660799.tif 000027
【図２７】
0003660799.tif 000028
【図２８】
0003660799.tif 000029
【図２９】
0003660799.tif 000030
【図３０】
0003660799.tif 000031
【図３１】
0003660799.tif 000032
【図３２】
0003660799.tif 000033
【図３３】
0003660799.tif 000034
【図３４】
0003660799.tif 000035
【図３５】
0003660799.tif 000036
【図３６】
0003660799.tif 000037
【図３７】
0003660799.tif 000038
【図３８】
0003660799.tif 000039
【図３９】
0003660799.tif 000040
【図４０】
0003660799.tif 000041
【図４１】
0003660799.tif 000042
【図４２】
0003660799.tif 000043
【図４３】
0003660799.tif 000044
【図４４】
0003660799.tif 000045
【図４５】
0003660799.tif 000046
【図４６】
0003660799.tif 000047
【図４７】
0003660799.tif 000048
【図４８】
0003660799.tif 000049
【図４９】
0003660799.tif 000050
【図５０】
0003660799.tif 000051
【図５１】
0003660799.tif 000052
【図５２】
0003660799.tif 000053
【図５３】
0003660799.tif 000054
【図５４】
0003660799.tif 000055
【図５５】
0003660799.tif 000056
【図５６】
0003660799.tif 000057
【図５７】
0003660799.tif 000058
【図５８】
0003660799.tif 000059
【図５９】
0003660799.tif 000060
【図６０】
0003660799.tif 000061
【図６１】
0003660799.tif 000062
【図６２】
0003660799.tif 000063
【図６３】
0003660799.tif 000064
【図６４】
0003660799.tif 000065
【図６５】
0003660799.tif 000066
【図６６】
0003660799.tif 000067
【図６７】
0003660799.tif 000068
【図６８】
0003660799.tif 000069
【図６９】
0003660799.tif 000070
【図７０】
0003660799.tif 000071
【図７１】
0003660799.tif 000072
【図７２】
0003660799.tif 000073
【図７３】
0003660799.tif 000074
【図７４】
0003660799.tif 000075
【図７５】
0003660799.tif 000076
【図７６】
0003660799.tif 000077
【図７７】
0003660799.tif 000078