(57)【特許請求の範囲】
【請求項１】
複数の色の２値画像データに基づいて黒色の２値画像データを生成する黒色データ生成回路と、
前記黒色データ生成回路からの黒色の２値画像データに基づいて前記複数の色の２値画像データを変更する下色除去回路と、
前記黒色データ生成回路からの黒色の２値画像データと前記下色除去回路からの複数の色の２値画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙上で隣接する境界部を各色毎に検出する境界部検出回路と、
前記境界部検出回路によって境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、前記下色除去回路からの複数の色の２値画像データを各色毎に補正するドット追加回路と、
を備え、前記黒色データ生成回路からの黒色の２値画像データと前記下色除去回路からの補正された複数の色の２値画像データとに基づいて感光体表面に各色毎にトナー像を形成し、各色毎にタイミングをずらせて同一の記録用紙上に転写することによりカラー画像を記録する画像記録装置であって、
前記複数の色の２値画像データを各色毎に記憶する２値画像データ記憶手段と、
前記２値画像データ記憶手段からパラレルに出力される所定ビット数の２値画像データを互いに交互に記憶する各色毎の第１および第２の一時記憶手段と、
前記第１の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第３の一時記憶手段と、
前記第２の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第４の一時記憶手段と、
前記第１および第４の一時記憶手段に記憶されている２値画像データと前記第２の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに前記黒色データ生成回路および前記下色除去回路に出力する状態と、前記第２および第３の一時記憶手段に記憶されている２値画像データと前記第１の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに前記黒色データ生成回路および前記下色除去回路に出力する状態とに切り替わる各色毎のデータセレクト回路と、
を備えたことを特徴とする、画像記録装置。
【請求項２】
前記下色除去回路と前記境界部検出回路と前記ドット追加回路とは、論理演算回路により一体的に構成されている、請求項１に記載の画像記録装置。
【請求項３】
前記感光体は、各色毎に設けられており、
前記黒色データ生成回路、前記下色除去回路、前記境界部検出回路、および前記ドット追加回路は、前記感光体表面に形成される静電潜像の１ライン分のドットの並び順に従って前記画像データを各色毎に処理する、請求項１または２に記載の画像記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、カラー画像を記録する画像記録装置に関する。
【０００２】
【従来の技術】
たとえば、シアン、マゼンタ、イエロー、黒の各色毎に感光ドラムを備え、各色の感光ドラム上にそれぞれトナー像を形成し、それらを同一の記録用紙上に転写することにより、各色を重ね合わせてカラー画像を記録する画像記録装置が存在する。
【０００３】
このような画像記録装置においては、記録用紙上における各色のドットの位置を正確に合わせるのが極めて困難であり、たとえばイエロー色のドットと黒色のドットとの位置がずれた場合、図８に示すように、色の境界部でいずれのドットも記録されない白抜け部Ａが発生し、白抜け部Ａが記録用紙の地色のまま残るので、白色の細い筋が付いたような画像になり、非常に目立って見苦しかった。
【０００４】
このような問題を機械的に補正しようとすると、多種多様なセンサを必要とし、しかも機械的に非常に高い精度の動作を要求されることから、回路や機構の複雑化、装置の大型化、記録速度の低速化、および生産コストの上昇など、各種の不都合を発生する。
【０００５】
一方、従来の多色印字の画像形成装置として、たとえば黒色のドットと赤色のドットとの境界部において、黒色のドットが存在すべき位置に赤色のドットが重ねて印字されるように、赤色の画像データを補正する構成のものが提案されている。具体的には、黒色の画像データと赤色の画像データとを各別にメモリに記憶させておき、それらを順次読み出して赤色のドットと黒色のドットとが互いに隣接する境界部を検出し、その境界部において、黒色のドットが存在すべき位置に赤色のドットが重ねて印字されるように赤色の画像データを補正するための補正データを生成し、その補正データを赤色の画像データが記憶されているメモリに上書きして、その後に各メモリから黒色の画像データと赤色の画像データとを読み出して、感光ドラム表面に静電潜像を形成させるための走査光を制御する制御手段に供給していた（たとえば特開平３−１２６３９６号公報参照）。
【０００６】
このようにすれば、記録用紙上で黒色のドットと赤色のドットとが相対的に位置ずれを起こしたとしても、黒色と赤色との境界部において、本来黒色のドットが存在するはずの位置に赤色のドットが印字されることから、位置ずれの間隔が１ドット程度であれば白抜けを起こすことがない。
【０００７】
しかし、上記従来の画像形成装置では、予め黒色の画像データを生成してメモリに格納しておき、黒色の画像データと赤色の画像データとをメモリから読み出して色の境界部を検出することにより赤色の補正データを生成し、それを赤色の画像データが格納されているメモリに上書きするという動作を行うので、最終的に記録すべき各色のビットマップデータを得るのに多くの時間を要し、記録速度が遅いという課題があった。
【０００８】
【発明の開示】
本発明は、上記した事情のもとで考え出されたものであって、記録速度を低下させることなく、黒色と他の色との境界部の白抜けを防止できる画像形成装置提供することを、その課題とする。
【０００９】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１０】
本発明の第１の側面によれば、複数の色の２値画像データに基づいて黒色の２値画像データを生成する黒色データ生成回路と、黒色データ生成回路からの黒色の２値画像データに基づいて複数の色の２値画像データを変更する下色除去回路と、黒色データ生成回路からの黒色の２値画像データと下色除去回路からの複数の色の２値画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙上で隣接する境界部を各色毎に検出する境界部検出回路と、境界部検出回路によって境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、下色除去回路からの複数の色の２値画像データを各色毎に補正するドット追加回路と、を備え、黒色データ生成回路からの黒色の２値画像データと下色除去回路からの補正された複数の色の２値画像データとに基づいて感光体表面に各色毎にトナー像を形成し、各色毎にタイミングをずらせて同一の記録用紙上に転写することによりカラー画像を記録する画像記録装置であって、複数の色の２値画像データを各色毎に記憶する２値画像データ記憶手段と、２値画像データ記憶手段からパラレルに出力される所定ビット数の２値画像データを互いに交互に記憶する各色毎の第１および第２の一時記憶手段と、第１の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第３の一時記憶手段と、第２の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第４の一時記憶手段と、第１および第４の一時記憶手段に記憶されている２値画像データと第２の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに黒色データ生成回路および下色除去回路に出力する状態と、第２および第３の一時記憶手段に記憶されている２値画像データと第１の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに前黒色データ生成回路および下色除去回路に出力する状態とに切り替わる各色毎のデータセレクト回路と、を備えたことを特徴とする、画像記録装置が提供される。
【００１１】
感光体は、ドラムであってもベルトであってもよい。
【００１２】
感光体の設置数は、トナーの色数と同数であってもよいし、１個であってもよい。
【００１３】
トナーの色数としては、シアン、マゼンタ、イエロー、黒各色の合計４色を用いるのが一般的であるが、これらに加えて、薄いシアンや薄いマゼンタを用いてもよい。
【００１５】
他の好ましい実施の形態によれば、下色除去回路と境界部検出回路とドット追加回路とは、論理演算回路により一体的に構成されている。
【００１６】
他の好ましい実施の形態によれば、感光体は、各色毎に設けられており、黒色データ生成回路、下色除去回路、境界部検出回路、およびドット追加回路は、感光体表面に形成される静電潜像の１ライン分のドットの並び順に従って画像データを各色毎に処理する。
【００１７】
本発明によれば、境界部検出回路が、黒色データ生成回路からの黒色の２値画像データと下色除去回路からの複数の色の２値画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙上で隣接する境界部を各色毎に検出し、ドット追加回路が、境界部検出回路によって境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、下色除去回路からの複数の色の２値画像データを各色毎に補正するので、黒色データの生成と境界部の検出と２値画像データの補正とを一連の処理動作として連続的に実行できることから、予め黒色データを生成してメモリに蓄積しておいたり、補正データをメモリに上書きするなどの処理が不要になり、記録速度を低下させることなく、黒色と他の色との境界部の白抜けを防止できる。
【００１８】
また、第１〜第４の一時記憶手段、およびデータセレクト回路を設ければ、データバスのバス幅に相当するビット数の画像データを纏めて処理でき、しかもそれら一纏めの画像データの最上位ビットおよび最下位ビットについても、境界部を検出してドットの追加を行える。
【００１９】
また、下色除去回路と境界部検出回路とドット追加回路とを、論理演算回路により一体的に構成すれば、一連の処理を論理演算により同時に行え、処理速度の高速化、回路規模の小型化、および製造コストの低減を実現できる。
【００２０】
また、感光体を各色毎に設け、黒色データ生成回路、下色除去回路、境界部検出回路、およびドット追加回路が、感光体表面に形成される静電潜像の１ライン分のドットの並び順に従って画像データを各色毎に処理するように構成すれば、一連の処理を施した画像データを、静電潜像を形成するための光源の制御部に直接供給して感光体表面に静電潜像を形成させることができるので、画像の記録速度を良好に高速化できる。
【００２１】
たとえば、光源としてレーザ装置を用いる場合、レーザ光の走査に応じた順番で画像データを各色毎に処理し、光源として発光ダイオードアレイを用いる場合、発光ダイオードアレイを駆動するためのシフトレジスタに入力する順番で画像データを各色毎に処理することにより、画像データの一連の処理と静電潜像の形成とをほぼ同時に行うことができ、記録速度を良好に高速化できる。しかも、光源の制御部に画像データを入力するためのバッファメモリを省くことができるかあるいは小容量にできるので、製造コストを低減できる。ただしこの場合、記録用紙の搬送方向と直交する方向に隣接するドット間の白抜けを防止することになる。
【００２２】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【００２３】
以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。
【００２４】
図２は、本発明に係る画像記録装置の記録部分の概念説明図であって、矢印方向に搬送される記録用紙１の記録面には、矢印方向に回転する感光ドラム２Ｃによりシアン色のトナー像が転写され、矢印方向に回転する感光ドラム２Ｍによりマゼンタ色のトナー像が転写され、矢印方向に回転する感光ドラム２Ｙによりイエロー色のトナー像が転写され、矢印方向に回転する感光ドラム２Ｋにより黒色のトナー像が転写される。すなわち、感光ドラム２Ｃの表面には、シアン色の画像データに基づいて静電潜像が形成され、現像によりシアン色のトナー像が形成されて、それが記録用紙１の記録面に転写され、定着される。感光ドラム２Ｍの表面には、マゼンタ色の画像データに基づいて静電潜像が形成され、現像によりマゼンタ色のトナー像が形成されて、それが記録用紙１の記録面に転写され、定着される。感光ドラム２Ｙの表面には、イエロー色の画像データに基づいて静電潜像が形成され、現像によりイエロー色のトナー像が形成されて、それが記録用紙１の記録面に転写され、定着される。感光ドラム２Ｋの表面には、黒色の画像データに基づいて静電潜像が形成され、現像により黒色のトナー像が形成されて、それが記録用紙１の記録面に転写され、定着される。かくして、記録用紙１の記録面には、シアン、マゼンタ、イエロー、黒各色の配置や重なりに応じた多色のカラー画像が形成される。
【００２５】
図１は、本発明に係る画像記録装置の要部の回路ブロック図であって、この画像記録装置は、ＲＡＭ５Ｃ，５Ｍ，５Ｙ、第１のレジスタ６Ｃ，６Ｍ，６Ｙ、第２のレジスタ７Ｃ，７Ｍ，７Ｙ、第３のレジスタ８Ｃ，８Ｍ，８Ｙ、第４のレジスタ９Ｃ，９Ｍ，９Ｙ、データセレクト回路１０Ｃ，１０Ｍ，１０Ｙ、黒色データ生成回路１１、および論理演算回路１２Ｃ，１２Ｍ，１２Ｙを備えている。
【００２６】
ＲＡＭ（random access memory）５Ｃは、ビットマップ形式のシアン色の画像データを記憶する。
【００２７】
ＲＡＭ５Ｍは、ビットマップ形式のマゼンタ色の画像データを記憶する。
【００２８】
ＲＡＭ５Ｙは、ビットマップ形式のイエロー色の画像データを記憶する。
【００２９】
第１のレジスタ６Ｃは、ＲＡＭ５Ｃからパラレルに読み出される１６ビットのシアン色の画像データを、第２のレジスタ７Ｃとバスサイクル毎に交互に記憶する。
【００３０】
第１のレジスタ６Ｍは、ＲＡＭ５Ｍからパラレルに読み出される１６ビットのマゼンタ色の画像データを、第２のレジスタ７Ｍとバスサイクル毎に交互に記憶する。
【００３１】
第１のレジスタ６Ｙは、ＲＡＭ５Ｙからパラレルに読み出される１６ビットのイエロー色の画像データを、第２のレジスタ７Ｙとバスサイクル毎に交互に記憶する。
【００３２】
第２のレジスタ７Ｃは、ＲＡＭ５Ｃからパラレルに読み出される１６ビットのシアン色の画像データを、第１のレジスタ６Ｃとバスサイクル毎に交互に記憶する。
【００３３】
第２のレジスタ７Ｍは、ＲＡＭ５Ｍからパラレルに読み出される１６ビットのマゼンタ色の画像データを、第１のレジスタ６Ｍとバスサイクル毎に交互に記憶する。
【００３４】
第２のレジスタ７Ｙは、ＲＡＭ５Ｙからパラレルに読み出される１６ビットのイエロー色の画像データを、第１のレジスタ６Ｙとバスサイクル毎に交互に記憶する。
【００３５】
第３のレジスタ８Ｃは、第１のレジスタ６Ｃの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００３６】
第３のレジスタ８Ｍは、第１のレジスタ６Ｍの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００３７】
第３のレジスタ８Ｙは、第１のレジスタ６Ｙの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００３８】
第４のレジスタ９Ｃは、第２のレジスタ７Ｃの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００３９】
第４のレジスタ９Ｍは、第２のレジスタ７Ｍの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００４０】
第４のレジスタ９Ｙは、第２のレジスタ７Ｙの内容が書き換えられるときに、書き換え前の最下位ビットの内容を記憶する。
【００４１】
データセレクト回路１０Ｃは、第１のレジスタ６Ｃおよび第４のレジスタ９Ｃの内容と第２のレジスタ７Ｃの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｃに出力する状態と、第２のレジスタ７Ｃおよび第３のレジスタ８Ｃの内容と第１のレジスタ６Ｃの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｃに出力する状態とに切り替わる。
【００４２】
データセレクト回路１０Ｍは、第１のレジスタ６Ｍおよび第４のレジスタ９Ｍの内容と第２のレジスタ７Ｍの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｍに出力する状態と、第２のレジスタ７Ｍおよび第３のレジスタ８Ｍの内容と第１のレジスタ６Ｍの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｍに出力する状態とに切り替わる。
【００４３】
データセレクト回路１０Ｙは、第１のレジスタ６Ｙおよび第４のレジスタ９Ｙの内容と第２のレジスタ７Ｙの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｙに出力する状態と、第２のレジスタ７Ｙおよび第３のレジスタ８Ｙの内容と第１のレジスタ６Ｙの最上位ビットの内容とを黒色データ生成回路１１および論理演算回路１２Ｙに出力する状態とに切り替わる。
【００４４】
黒色データ生成回路１１は、データセレクト回路１０Ｃ，１０Ｍ，１０Ｙからの画像データに基づいて、各ドット毎に、シアン、マゼンタ、イエロー各色の画像データが全て「１」の場合にのみ「１」を出力し、その他の場合には「０」を出力する。すなわち、黒色データ生成回路１１からは黒色の画像データが出力される。
【００４５】
論理演算回路１２Ｃは、データセレクト回路１０Ｃおよび黒色データ生成回路１１からの画像データに基づいて、下色除去、境界部検出、およびドット追加の各処理を行う。
【００４６】
論理演算回路１２Ｍは、データセレクト回路１０Ｍおよび黒色データ生成回路１１からの画像データに基づいて、下色除去、境界部検出、およびドット追加の各処理を行う。
【００４７】
論理演算回路１２Ｙは、データセレクト回路１０Ｙおよび黒色データ生成回路１１からの画像データに基づいて、下色除去、境界部検出、およびドット追加の各処理を行う。
【００４８】
ＲＡＭ５Ｃ，５Ｍ，５Ｙへのデータの書き込みおよび読み出し、第１のレジスタ６Ｃ，６Ｍ，６Ｙ、第２のレジスタ７Ｃ，７Ｍ，７Ｙ、第３のレジスタ８Ｃ，８Ｍ，８Ｙ、および第４のレジスタ９Ｃ，９Ｍ，９Ｙへのデータの書き込み、およびデータセレクト回路１０Ｃ，１０Ｍ，１０Ｙの切替制御は、図外のＣＰＵ（central processing unit ）あるいはＤＭＡ（direct memory access）回路により実行される。また、黒色データ生成回路１１による黒色データの生成処理は、論理演算により実現される。また、論理演算回路１２Ｃ，１２Ｍ，１２Ｙによる下色除去、境界部検出、およびドット追加の各処理は、論理演算により一括して実現される。
【００４９】
すなわち、黒色データ生成回路１１は、複数の色の２値画像データに基づいて黒色の２値画像データを生成する黒色データ生成回路を構成している。
【００５０】
論理演算回路１２Ｃ，１２Ｍ，１２Ｙは、黒色データ生成回路からの黒色の２値画像データに基づいて複数の色の２値画像データを変更する下色除去回路を構成している。
【００５１】
論理演算回路１２Ｃ，１２Ｍ，１２Ｙは、さらに、黒色データ生成回路からの黒色の２値画像データと下色除去回路からの複数の色の２値画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙上で隣接する境界部を各色毎に検出する境界部検出回路を構成している。
【００５２】
論理演算回路１２Ｃ，１２Ｍ，１２Ｙは、さらに、境界部検出回路によって境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、下色除去回路からの複数の色の２値画像データを各色毎に補正するドット追加回路を構成している。
【００５３】
ＲＡＭ５Ｃ，５Ｍ，５Ｙは、複数の色の２値画像データを各色毎に記憶する２値画像データ記憶手段を構成している。
【００５４】
第１のレジスタ６Ｃ，６Ｍ，６Ｙおよび第２のレジスタ７Ｃ，７Ｍ，７Ｙは、２値画像データ記憶手段からパラレルに出力される所定ビット数の２値画像データを互いに交互に記憶する各色毎の第１および第２の一時記憶手段を構成している。
【００５５】
第３のレジスタ８Ｃ，８Ｍ，８Ｙは、第１の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第３の一時記憶手段を構成している。
【００５６】
第４のレジスタ９Ｃ，９Ｍ，９Ｙは、第２の一時記憶手段に記憶された前回の所定ビット数の２値画像データのうちの最下位ビットを記憶する各色毎の第４の一時記憶手段を構成している。
【００５７】
データセレクト回路１０Ｃ，１０Ｍ，１０Ｙは、第１および第４の一時記憶手段に記憶されている２値画像データと第２の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに黒色データ生成回路および下色除去回路に出力する状態と、第２および第３の一時記憶手段に記憶されている２値画像データと第１の一時記憶手段に記憶されている２値画像データのうちの最上位ビットとをパラレルに黒色データ生成回路および下色除去回路に出力する状態とに切り替わる各色毎のデータセレクト回路を構成している。
【００５８】
次に動作を説明する。第１回目のバスサイクルでＲＡＭ５Ｃからパラレルに読み出された１６ビットのシアン色の画像データは、第１のレジスタ６Ｃに記憶される。第２回目のバスサイクルでＲＡＭ５Ｃからパラレルに読み出された１６ビットのシアン色の画像データは、第２のレジスタ７Ｃに記憶される。そして、データセレクト回路１０Ｃにより第１のレジスタ６Ｃと第４のレジスタ９Ｃと第２のレジスタ７Ｃの最上位ビットとが選択され、第１回目のバスサイクルで第１のレジスタ６Ｃに書き込まれた１６ビットの画像データと、第４のレジスタ９Ｃの内容と、第２回目のバスサイクルで第２のレジスタ７Ｃに書き込まれた１６ビットの画像データのうちの最上位ビットとが、黒色データ生成回路１１および論理演算回路１２Ｃに供給される。この段階では、第４のレジスタ９Ｃへの書き込みは行われておらず、第４のレジスタ９Ｃの内容は初期状態の「０」である。
【００５９】
第３回目のバスサイクルでＲＡＭ５Ｃからパラレルに読み出された１６ビットのシアン色の画像データは、第１のレジスタ６Ｃに記憶される。このとき、第１回目のバスサイクルで第１のレジスタ６Ｃに記憶された１６ビットの画像データのうちの最下位ビットが第３のレジスタ８Ｃに記憶される。そして、データセレクト回路１０Ｃにより第２のレジスタ７Ｃと第３のレジスタ８Ｃと第１のレジスタ６Ｃの最上位ビットとが選択され、第２回目のバスサイクルで第２のレジスタ７Ｃに書き込まれた１６ビットの画像データと、第３のレジスタ８Ｃの内容である第１回目のバスサイクルで第１のレジスタ６Ｃに記憶された１６ビットの画像データのうちの最下位ビットと、第３回目のバスサイクルで第１のレジスタ６Ｃに書き込まれた１６ビットの画像データのうちの最上位ビットとが、黒色データ生成回路１１および論理演算回路１２Ｃに供給される。
【００６０】
第４回目のバスサイクルでＲＡＭ５Ｃからパラレルに読み出された１６ビットのシアン色の画像データは、第２のレジスタ７Ｃに記憶される。このとき、第２回目のバスサイクルで第２のレジスタ７Ｃに記憶された１６ビットの画像データのうちの最下位ビットが第４のレジスタ９Ｃに記憶される。そして、データセレクト回路１０Ｃにより第１のレジスタ６Ｃと第４のレジスタ９Ｃと第２のレジスタ７Ｃの最上位ビットとが選択され、第３回目のバスサイクルで第１のレジスタ６Ｃに書き込まれた１６ビットの画像データと、第４のレジスタ８Ｃの内容である第２回目のバスサイクルで第２のレジスタ７Ｃに記憶された１６ビットの画像データのうちの最下位ビットと、第４回目のバスサイクルで第２のレジスタ７Ｃに書き込まれた１６ビットの画像データのうちの最上位ビットとが、黒色データ生成回路１１および論理演算回路１２Ｃに供給される。
【００６１】
以下、同様の動作が繰り返され、図３に示すように、第Ｎ回目のバスサイクルでは、ＲＡＭ５Ｃから読み出されたシアン色の１６ビットの画像データが第１のレジスタ６Ｃに書き込まれ、このとき、第２のレジスタ７Ｃには第Ｎ−１回目のバスサイクルでＲＡＭ５Ｃから読み出されたシアン色の１６ビットの画像データが記憶されており、第３のレジスタ８Ｃには第Ｎ−２回目のバスサイクルで第１のレジスタ６Ｃに記憶された１６ビットの画像データのうちの最下位ビットが記憶されており、第４のレジスタ９Ｃには第Ｎ−３回目のバスサイクルで第２のレジスタ７Ｃに記憶された１６ビットの画像データのうちの最下位ビットが記憶されており、データセレクト回路１０Ｃからは、第Ｎ−１回目のバスサイクルでＲＡＭ５Ｃから読み出されて第２のレジスタ７Ｃに記憶されたシアン色の１６ビットの画像データが出力される。もちろん、データセレクト回路１０Ｃからは、第３のレジスタ８Ｃの内容や第１のレジスタ６Ｃの最上位ビットも出力される。すなわちデータセレクト回路１０Ｃからは、第Ｎ−１回目のバスサイクルでＲＡＭ５Ｃから読み出された画像データの他に、第Ｎ−２回目のバスサイクルでＲＡＭ５Ｃから読み出された画像データのうちの最下位ビットと、第Ｎ回目のバスサイクルでＲＡＭ５Ｃから読み出された画像データのうちの最上位ビットとが比較ビットとして出力される。なお図３において、Ｎはバスサイクルの回数を表している。
【００６２】
以上の動作は、マゼンタおよびイエローの各色の画像データについても同様に行われる。
【００６３】
黒色データ生成回路１１は、データセレクト回路１０Ｃ，１０Ｍ，１０Ｙからの画像データに基づいて黒色の画像データを生成し、論理演算回路１２Ｃ，１２Ｍ，１２Ｙにパラレルに出力するとともに、感光ドラム２Ｋの表面に静電潜像を形成させるための光源を制御する制御部にもパラレルに出力する。具体的には、黒色データ生成回路１１は、各ドット毎にシアン色の画像データとマゼンタ色の画像データとイエロー色の画像データとの論理積を演算し、全ての色の画像データが「１」のときには「１」を出力し、その他の場合には「０」を出力する。ただし、論理演算回路１２Ｃ，１２Ｍ，１２Ｙへは比較ビットの演算結果も出力されるが、感光ドラム２Ｋの表面に静電潜像を形成させるための光源を制御する制御部には比較ビットの演算結果は出力されない。
【００６４】
論理演算回路１２Ｃは、データセレクト回路１０Ｃからのシアン色の画像データと黒色データ生成回路１１からの黒色の画像データとに基づいて、下色除去、境界部検出、およびドット追加の各処理を実行する。
【００６５】
下色除去処理は、図４および図５に示すように、黒色の画像データが「１」である全てのドットに対して、シアン、マゼンタ、イエロー各色の画像データを全て「０」にする処理である。これにより、シアン、マゼンタ、イエロー、および黒の全ての色が重なり合うことがなく、純粋な黒色を記録できる。すなわち、黒色の画像データが「１」であるということは、そのドットについてはシアン、マゼンタ、イエロー各色の画像データが全て「１」であるはずなので、それらを「０」に変更することにより、記録用紙１上において黒色を鮮やかに発色させるのである。もちろん、論理演算回路１２Ｃはシアン色の画像データのみを処理する。なお、図４および図５において、黒丸は画像データが「１」の印字ドットを表し、白丸は画像データが「０」の非印字ドットを表している。
【００６６】
境界部検出処理は、黒色のドットと他の色のドットとが隣接する位置を検出する処理であって、下色除去処理を施した後に、全ての色の画像データの変化点を検出し、黒色の画像データの変化点とその他の各色の画像データの変化点とを比較することにより、黒色のドットと他の色のドットとが隣接する位置を容易に検出できる。もちろん、論理演算回路１２Ｃはシアン色のドットと黒色のドットとが隣接する位置を検出する。図４においては、第１０および第９ビットでシアン色から黒色に変化している。また図５においては、第９および第８ビットで黒色からシアン色に変化している。
【００６７】
ドット追加処理は、境界部検出処理によって検出された境界部において、黒色のドットが存在する位置に他の色のドットが重ねて記録されるように、他の色の画像データを「０」から「１」に変更する処理である。もちろん、論理演算回路１２Ｃはシアン色の画像データを「０」から「１」に変更する。図４および図５においては、シアン色の画像データの第９ビットが「０」から「１」に変更されている。
【００６８】
上記の境界部検出処理およびドット追加処理においては、各色毎に隣接ドットの画像データ同士を比較する必要があるので、ＲＡＭ５Ｃ，５Ｍ，５Ｙのバス幅である１６ビットの画像データのうちの最上位ビットおよび最下位ビットの処理のために、既述の比較ビットの画像データを論理演算回路１２Ｃ，１２Ｍ，１２Ｙに供給しているのである。たとえば、図６に示すように、第Ｎ−１サイクル目の最下位ビットすなわち第０ビットと第Ｎサイクル目の最上位ビットすなわち第１５ビットとがシアン色から黒色への境界部である場合、第Ｎサイクル目のシアン色の画像データの最上位ビットを「０」から「１」に変更する必要があるので、各サイクルの最上位ビットの処理に際して、その前のサイクルの最下位ビットと比較しなければない。また、図７に示すように、第Ｎサイクル目の最下位ビットすなわち第０ビットと第Ｎ＋１サイクル目の最上位ビットすなわち第１５ビットとが黒色からシアン色への境界部である場合、第Ｎサイクル目のシアン色の画像データの最下位ビットを「０」から「１」に変更する必要があるので、各サイクルの最下位ビットの処理に際して、その後のサイクルの最上位ビットと比較しなければならない。
【００６９】
上記の下色除去、境界部検出、およびドット追加の各処理は、論理演算回路１２Ｃにより下記数式１に示す論理演算により一括して実行される。
【００７０】
【数１】
0003694179.tif 000002
【００７１】
上記数式１において、１２Ｃ（ｎ）は、論理演算回路１２Ｃからパラレルに出力される１６ビットのシアン色の画像データのうちの第ｎビットを表している。１１（ｎ）は、黒色データ生成回路１１からパラレルに出力される補助データを除いた１６ビットの黒色の画像データのうちの第ｎビットを表している。１０Ｃ（ｎ）は、データセレクタ回路１０Ｃからパラレルに出力される補助データを除いた１６ビットのシアン色の画像データのうちの第ｎビットを表している。
【００７２】
たとえば、論理演算回路１２Ｃの出力の第９ビットは、下記数式２で表される。
【００７３】
【数２】
0003694179.tif 000003
【００７４】
ただし、上記数式１において、ｎ＝０すなわち最下位ビットの場合、ｎ−１は次のバスサイクルの最上位ビットであり、ｎ＝１５すなわち最上位ビットの場合、ｎ＋１は前のバスサイクルの最下位ビットである。
【００７５】
もちろん、マゼンタおよびイエロー各色の画像データも、シアン色の画像データと同様に処理される。また、上記の一連の処理は１ライン毎に一旦リセットされて繰り返される。
【００７６】
かくして、論理演算回路１２Ｃ，１２Ｍ，１２Ｙおよび黒色データ生成回路１１から出力される各色の画像データは、各色毎に、感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋの表面に静電潜像を形成させるための光源を制御する制御部にパラレルに供給される。
【００７７】
このように、黒色データ生成回路１１および論理演算回路１２Ｃ，１２Ｍ，１２Ｙによって、黒色の画像データと他の色の画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙１上で隣接する境界部を各色毎に検出し、境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、他の色の画像データを各色毎に補正するので、黒色データの生成と境界部の検出と画像データの補正とを一連の処理動作として連続的に実行できることから、予め黒色データを生成してメモリに蓄積しておいたり、補正データをメモリに上書きするなどの処理が不要になり、記録速度を低下させることなく、黒色と他の色との境界部の白抜けを防止できる。
【００７８】
また、第１のレジスタ６Ｃ，６Ｍ，６Ｙ、第２のレジスタ７Ｃ，７Ｍ，７Ｙ、第３のレジスタ８Ｃ，８Ｍ，８Ｙ、第４のレジスタ９Ｃ，９Ｍ，９Ｙ、およびデータセレクト回路１０Ｃ，１０Ｍ，１０Ｙを設けたので、ＲＡＭ５Ｃ，５Ｍ，５Ｙから画像データを読み出すためのデータバスのバス幅に相当するビット数の画像データを纏めて処理でき、しかもそれら一纏めの画像データの最上位ビットおよび最下位ビットについても、境界部を検出してドットの追加を行える。
【００７９】
また、論理演算回路１２Ｃ，１２Ｍ，１２Ｙにより、下色除去、境界部検出、およびドット追加の一連の処理を同時に行えるので、処理速度の高速化、回路規模の小型化、および製造コストの低減を実現できる。
【００８０】
また、感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋを各色毎に設け、黒色データ生成回路１１および論理演算回路１２Ｃ，１２Ｍ，１２Ｙが、感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋ表面に形成される静電潜像の１ライン分のドットの並び順に従って画像データを各色毎に処理するように構成したので、一連の処理を施した画像データを、静電潜像を形成するための光源の制御部に直接供給して感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋ表面に静電潜像を形成させることができることから、画像の記録速度を良好に高速化できる。
【００８１】
たとえば、光源としてレーザ装置を用いる場合、レーザ光の走査に応じた順番で画像データを各色毎に処理し、光源として発光ダイオードアレイを用いる場合、発光ダイオードアレイを駆動するためのシフトレジスタに入力する順番で画像データを各色毎に処理することにより、画像データの一連の処理と静電潜像の形成とをほぼ同時に行うことができ、記録速度を良好に高速化できる。しかも、光源の制御部に画像データを入力するためのバッファメモリを省くことができるかあるいは小容量にできるので、製造コストを低減できる。
【００８２】
なお、上記実施形態においては、記録用紙１の搬送方向と直交する方向、すなわち感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋの長さ方向に隣接する黒ドットと他の色のドットとの間の白抜けを防止するように構成したが、記録用紙１の搬送方向に隣接する黒ドットと他の色のドットとの間の白抜けを防止するように構成してもよい。この場合、ＲＡＭ５Ｃ，５Ｍ，５Ｙからの画像データの読み出し順序を変更する必要があるのはもちろんのこと、黒色データ生成回路１１および論理演算回路１２Ｃ，１２Ｍ，１２Ｙからの画像データを光源の制御部に直接供給できないので、一旦メモリに蓄積する必要がある。さらには、記録用紙１の搬送方向に隣接する黒ドットと他の色のドットとの間の白抜けと、記録用紙１の搬送方向と直交する方向に隣接する黒ドットと他の色のドットとの間の白抜けとの双方を防止するように構成してもよい。
【００８３】
また、上記実施形態においては、各色毎に感光ドラム２Ｃ，２Ｍ，２Ｙ，２Ｋを設けたが、１個の感光ドラムを用いて、記録用紙１を往復移動させることにより、各色毎に順次トナー像を記録用紙１に転写させるように構成してもよい。
【００８４】
また、上記実施形態においては、シアン、マゼンタ、イエロー、および黒の合計４色のトナー像を記録用紙１上に転写させたが、これらの色の他に、ライトシアンやライトマゼンタなどの色を加えてもよい。
【００８５】
【発明の効果】
以上説明したように、本発明によれば、境界部検出回路が、黒色データ生成回路からの黒色の２値画像データと下色除去回路からの複数の色の２値画像データとに基づいて、黒色のドットと他の色のドットとが記録用紙上で隣接する境界部を各色毎に検出し、ドット追加回路が、境界部検出回路によって境界部が検出されたときに、境界部の黒色のドットの位置にその境界部の他の色のドットが追加されるように、下色除去回路からの複数の色の２値画像データを各色毎に補正するので、黒色データの生成と境界部の検出と２値画像データの補正とを一連の処理動作として連続的に実行できることから、予め黒色データを生成してメモリに蓄積しておいたり、補正データをメモリに上書きするなどの処理が不要になり、記録速度を低下させることなく、黒色と他の色との境界部の白抜けを防止できる。
【図面の簡単な説明】
【図１】本発明に係る画像記録装置の要部の回路ブロック図である。
【図２】本発明に係る画像記録装置の記録部分の概念説明図である。
【図３】各バスサイクルにおいてレジスタに記憶されている画像データの内容の説明図である。
【図４】画像データの下色除去、境界部検出、およびドット追加の各処理の説明図である。
【図５】画像データの下色除去、境界部検出、およびドット追加の各処理の説明図である。
【図６】バスサイクルの境界部分における画像データの下色除去、境界部検出、およびドット追加の各処理の説明図である。
【図７】バスサイクルの境界部分における画像データの下色除去、境界部検出、およびドット追加の各処理の説明図である。
【図８】隣接ドット間の白抜け状態の説明図である。
【符号の説明】
１  記録用紙
２  感光ドラム
５Ｃ，５Ｍ，５Ｙ  ＲＡＭ
６Ｃ，６Ｍ，６Ｙ  第１のレジスタ
７Ｃ，７Ｍ，７Ｙ  第２のレジスタ
８Ｃ，８Ｍ，８Ｙ  第３のレジスタ
９Ｃ，９Ｍ，９Ｙ  第４のレジスタ
１０Ｃ，１０Ｍ，１０Ｙ  データセレクト回路
１１  黒色データ生成回路
１２Ｃ，１２Ｍ，１２Ｙ  論理演算回路
【図１】
0003694179.tif 000004
【図２】
0003694179.tif 000005
【図３】
0003694179.tif 000006
【図４】
0003694179.tif 000007
【図５】
0003694179.tif 000008
【図６】
0003694179.tif 000009
【図７】
0003694179.tif 000010
【図８】
0003694179.tif 000011