(57)【特許請求の範囲】
【請求項１】
相補的に開閉するスイッチング素子が２個直列に接続された回路で、その両端に電源からの電力線が接続され、前記２個のスイッチング素子の接続点から負荷への出力線を引出した回路であって、
前記両端の電力線を高電位側のＰと低電位側のＮとし、前記出力線をＵとし、前記Ｐ、ＮおよびＵをそれぞれ厚さよりも幅が大きい幅広電極で形成し、かつ、相互に絶縁体を介してＰＵＮの順に厚さ方向に積層して３層幅広電極構造とし、かつ、前記負荷に接続される出力線Ｕが多相の場合に、前記高電位側のＰ電力線と低電位側のＮ電力線とに挟まれた位置で、多相の各出力線の端部を一個所に集結して重ね合わせ、重ね合わせた状態でＰ電力線とＮ電力線の間から外部に引き出したことを特徴とする電力配線構造。
【請求項２】
電力線を高電位側のＰと低電位側のＮとし、出力線をＵとし、前記Ｐ、ＮおよびＵをそれぞれ厚さよりも幅が大きい幅広電極で形成し、かつ、相互に絶縁体を介してＰＵＮの順に厚さ方向に積層した３層幅広電極と、
第１の絶縁基板上に選択的に設けられた第１の導電層と、
前記第１の導電層上に配置され、前記第１の導電層に下面電極が電気接続された第１の半導体チップと、
第２の絶縁基板上に選択的に設けられた第２の導電層と、
前記第２の導電層の上に配置され、前記第２の導電層に下面電極が電気接続された第２の半導体チップと、
前記３層幅広電極のＰ電極に前記第１の導電層を電気接続する手段と、
前記３層幅広電極のＵ電極に前記第１の半導体チップの上面電極を電気接続する手段と、
前記３層幅広電極のＮ電極に前記第２の半導体チップの上面電極を電気接続する手段と、
前記３層幅広電極のＵ電極に前記第２の導電層を電気接続する手段と、
を備え、
かつ、前記３層幅広電極を挟んで、前記第１の絶縁基板と前記第２の絶縁基板とを配置し、前記第１の絶縁基板側への配線と前記第２の絶縁基板側への配線との接続位置の高さが同じになるように、前記３層幅広電極を傾けて配置したことを特徴とする半導体装置。
【請求項３】
電力線を高電位側のＰと低電位側のＮとし、出力線をＵとし、前記Ｐ、ＮおよびＵをそれぞれ厚さよりも幅が大きい幅広電極で形成し、かつ、相互に絶縁体を介してＰＵＮの順に厚さ方向に積層した３層幅広電極と、
第１の絶縁基板上に選択的に設けられた第１の導電層と、
前記第１の導電層上に配置され、前記第１の導電層に下面電極が電気接続された第１の半導体チップと、
第２の絶縁基板上に選択的に設けられた第２の導電層と、
前記第２の導電層の上に配置され、前記第２の導電層に下面電極が電気接続された第２の半導体チップと、
前記３層幅広電極のＰ電極に前記第１の導電層を電気接続する手段と、
前記３層幅広電極のＵ電極に前記第１の半導体チップの上面電極を電気接続する手段と、
前記３層幅広電極のＮ電極に前記第２の半導体チップの上面電極を電気接続する手段と、
前記３層幅広電極のＵ電極に前記第２の導電層を電気接続する手段と、
を備え、
かつ、前記３層幅広電極の片側に前記第１の絶縁基板と前記第２の絶縁基板とを前記３層幅広電極と平行に並べて配置したことを特徴とする半導体装置。
【請求項４】
前記半導体チップはスイッチング素子と還流ダイオードからなり、該スイッチング素子と還流ダイオードを前記３層幅広電極に対して平行に配置し、かつ、前記スイッチング素子と還流ダイオードの下面電極が接続される導電層を別個に分離して設けたことを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
前記半導体チップはスイッチング素子と還流ダイオードからなり、該スイッチング素子と還流ダイオードを前記３層幅広電極に対して縦方向に配置したことを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項６】
前記電気接続する手段はボンディングワイヤであることを特徴とする請求項２乃至請求項５の何れかに記載の半導体装置。
【請求項７】
下面電極に接続するボンディングワイヤの引出し方向と、半導体チップの上面に接続するボンディングワイヤの引出し方向とが、同じであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の絶縁基板と前記第２の絶縁基板が共通の一つの基板からなることを特徴とする請求項２乃至請求項７の何れかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体スイッチング素子を用いた電力変換装置における低インダクタンス配線構造に関する。
【０００２】
【従来の技術】
絶縁物を挟むなどして、幅広電極を狭い間隔で対向させて配置し、これらに逆方向の電流を流すと、発生する磁界が相殺されて減少するので、電極のインダクタンスを低減できることが一般的に知られており、高電位側のＰ電力母線と低電位側のＮ電力母線とを、上記のような２層の対向電極構造としてインダクタンスを低減する従来技術としては特開平６−３８５０７号公報に記載されたものがある。
【０００３】
【発明が解決しようとする課題】
インバータ回路を集積化したインバータモジュール内部でも前記と同様の効果を期待してＰＮ電力母線を２層の対向電極構造にする場合があるが、実際の電流の流れ方を観ると、ＰまたはＮ母線に流れる電流は出力線Ｕを流れて負荷に供給されるため、必ずしも対向した電極に逆方向の同じ値の電流が流れるわけではなく、ループを描いて電流が流れることが判る。例えば図９に示すごときＵ−Ｖ２相のインバータモジュール１において、Ｕ相とＶ相のそれぞれの回路でＰ母線とＮ母線とを対向電極として配置した場合、黒太線で示した経路と大きな矢印で示すようなループの経路とを介して電流が流れるので、丸で囲んだＡとＢの部分（インバータモジュールの外部）では相互に逆方向の電流が流れて磁界が相殺されるが、インバータモジュール１の内部では発生する磁界が相殺されず、したがって配線のインダクタンスを低減する効果が十分に得られないという問題があった。
なお、インバータの素子がスイッチングをするとインダクタンスＬの大きさに比例したサージ電圧Ｖ＝−Ｌ・ｄｉ／ｄｔを発生するため、配線のインダクタンスが大きいと、大きなサージ電圧が発生してスイッチング素子を破損してしまうおそれがある。このため、スイッチング素子の破損を防止する目的でスナバ回路を設けることがあるが、これによれば部品点数が増加するので、装置の大型化とコストが高くなるという問題が新たに発生する。また、スナバ回路を使用しない方法として、スイッチングの速度を遅くすることによりサージ電圧の低減が可能であるが、この方法ではスイッチングの高周波化を阻害し、かつ、スイッチング時間が長くなることにより、スイッチング損失が増加して素子が発熱し、放熱器が大型化すると共に効率も低下するという問題が新たに発生する。
【０００４】
本発明は上記のごとき従来技術の問題を解決するためになされたものであり、低インダクタンス化を可能にした電力配線構造を提供することを目的とする。また、本発明においては上記の電力配線構造を用いた半導体装置を提供することも目的としている。
【０００５】
【課題を解決するための手段】
本発明においては、相補的に開閉するスイッチング素子が２個直列に接続された回路で、その両端に電源からの電力線が接続され、前記２個のスイッチング素子の接続点から負荷への出力線を引出した回路であって、前記両端の電力線を高電位側のＰと低電位側のＮとし、前記出力線をＵとし、前記Ｐ、ＮおよびＵをそれぞれ厚さよりも幅が大きい幅広電極で形成し、かつ、相互に絶縁体を介してＰＵＮの順に厚さ方向に積層して３層幅広電極構造とし、かつ、前記負荷に接続される出力線Ｕが多相の場合に、前記高電位側のＰ電力線と低電位側のＮ電力線とに挟まれた位置で、多相の各出力線の端部を一個所に集結して重ね合わせ、重ね合わせた状態でＰ電力線とＮ電力線の間から外部に引き出す構成としている。なお、上記の相補的に開閉するスイッチング素子が２個直列に接続された回路とは、例えばインバータ回路、インバータ回路が２個並列に組み合わされたＨブリッジ回路、或いはインバータ回路が３個並列に組み合わされた３相インバータ回路などに相当する。
【０００６】
上記の構成においては、漏れ電流が無いと考えると、出力線Ｕに流れるのと同じ電流がＰ電力線またはＮ電力線のどちらかを出力線Ｕと反対方向に流れるため、電流によって発生する磁界を相殺することが出来るので、配線のインダクタンスを効果的に低減できる。
【０００７】
また、請求項２以下に記載した半導体装置においては、上記の３層幅広電極構造を利用し、インバータモジュール内部の配線（ボンディングワイヤ等による配線）も磁界が相殺されるように配置することにより、インバータ内部の配線におけるインダクタンスも有効に低減することが出来るように構成している。
【０００８】
【発明の効果】
本発明によれば、実際の電力配線におけるインダクタンスを効果的に低減できる。そのため、高速でスイッチングを行っても大きなサージ電圧によってスイッチング素子を破損してしまうおそれがなくなる。このためスナバ回路を設ける必要がなく、装置の小型化と低コスト化が可能である。また、スイッチングの速度を速くすることが可能なので、スイッチング損失が低減でき、素子発熱の低減および効率の向上という効果が得られる。また、インバータモジュール内部の配線におけるインダクタンスも有効に低減することが出来る。
【０００９】
【発明の実施の形態】
図１は本発明の一実施例を示す図であり、（ａ）は回路図、（ｂ）は電力配線構造の基本的構成を示す斜視図、（ｃ）は接続部分の構造を示す図である。
【００１０】
図１の実施例は、２個のスイッチング素子を直列に接続した単相のインバータ回路に本発明を適用した場合の例である。図１において、１はインバータモジュール、２は負荷、３は電源である。また、４と５はスイッチング素子であり、６と７は平滑用コンデンサである。なお、ここではスイッチング素子をトランジスタで示しているが、トランジスタ以外にサイリスタ等の他のスイッチング素子を用いてもよい。また、スイッチング素子には還流ダイオードが並列に接続されている。
【００１１】
また、図１（ａ）の回路における各素子を接続する配線（インダクタンスの記号で示す）は、図１（ｂ）に示すように、高電位側のＰ母線と低電位側のＮ母線とが、出力線Ｕを挟んでＰＵＮの順に積層された３層構造を有する。なお、上記Ｐ、ＮおよびＵの各線は、それぞれ厚さよりも幅が大きい幅広電極で形成されており、かつ、相互に絶縁体（図示省略）を介して厚さ方向に積層されている。また、接続線の端部は図１（ｃ）に示すように、出来るだけ端まで３層構造を保ち、末端部で別れるようになっている。
【００１２】
図１の回路においては、スイッチング素子４と５は逆位相でオン、オフする。例えばスイッチング素子４がオンの時はスイッチング素子５はオフであり、このとき図１（ａ）に黒太線で示す経路（電源３の＋端子→スイッチング素子４→平滑用コンデンサ７→負荷２→電源３の−端子）を通って電流が流れる。したがって上記の経路を構成する配線（前記の３層幅広電極）においては、丸で囲んだＡ、Ｂ、Ｃ、Ｄ、Ｅの各部分で相互に逆方向の電流が流れて磁界が相殺される。逆に、スイッチング素子４がオフの時はスイッチング素子５はオンであり、「電源３の＋端子→平滑用コンデンサ６→負荷２→スイッチング素子５→電源３の−端子」の経路で電流が流れる。したがってこの場合にも電流経路となる配線の各部において相互に逆方向の電流が流れて磁界が相殺される。したがってインダクタンスを大幅に低減することが出来ると共に、電磁波の放射も低減出来る。
【００１３】
図２は、本発明をＵ−Ｖ２相のインバータモジュールに適用した例を示す図であり、（ａ）は回路図、（ｂ）は接続部分の構造を示す図である。図２において、インバータモジュール１は、トランジスタとダイオードの並列回路からなるスイッチング素子２個が１組となったスイッチングブロック１４と、同じ構成のスイッチングブロック１５とからなる。また、配線を構成する３層幅広電極は、Ｐ母線とＮ母線との間に、Ｕ相とＶ相の２相の電極がそれぞれの部分に挟まれた構造となっている。このようにＵ−Ｖ２相のインバータモジュールにおいても前記図１と同様に、配線の各部分において相互に逆方向の電流が流れて磁界が相殺されるので、インダクタンスを大幅に低減することが出来る。なお、３相以上のインバータモジュールにおいても同様である。
【００１４】
また、上記の例においては、３層幅広電極により単相インバータを複数個並列接続して多相インバータモジュールを構成する場合について説明をしたが、スイッチング素子を直接に電気的接続する内部電極においても、各相を接続する電極を前記図１（ｂ）に示すごとき３層広幅電極構造とすることにより、同様にインダクタンスを低減することができると共に、電磁波の放射も低減出来る。
【００１５】
次に、図３は、出力線の引き出し構造の一実施例を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）のＢ−Ｂ断面図、（ｄ）は（ａ）のＣ−Ｃ断面図である。
図３ではＵ−Ｖ−Ｗ３相インバータの場合における出力線の引き出し構造を示す。ＰＮ電力母線に挟まれた各出力線をＶ相を中心に一点に集結し、各出力線をＰＮ母線の間から引き出した部分からすぐに重ねる構造とする。Ａ−Ａ断面ではＵＶＷの３相が平面上の並んでいるが、Ｂ−Ｂ断面ではＵ相とＷ相が屈曲してＶ相を挟む形となり、Ｃ−Ｃ断面ではＵＶＷの３相が重なっている。このような３層幅広電極の厚さは全体的にほぼ電極板３枚分（正確にはこれに薄い絶縁層分が加わる）であり、構造が簡単で、製造も容易である。なお、ＵＶＷの３相が重なる部分は相互に絶縁されることは当然である。
【００１６】
ただし、図３の例では出力線をＰＮ母線から引き出すところで各出力線が単独となるため、出力線のインダクタンスを低減できない部分が生じる。また、電流が配線電極の中心を流れると近似して考えると、引き出し部の出力線のＵＶＷ電極の中心は間隔を開けて並んでいるため、この部分ではＰＮ母線の電流と対向して流れる電流が存在しないことになり、ＰＮ母線のインダクタンスも部分的に低減できていない。
【００１７】
上記の問題を解決した構造を図４に示す。図４（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）のＢ−Ｂ断面図である。
図４の構造では、Ａ−Ａ断面に示すように、ＰＮ母線に挟まれた位置で、ＵＶＷの各出力線をＶ相を中心にして一点に集結し、３枚の出力線を重ねた後にＰＮ母線から引き出す構造としている。このような構造にすることにより、出力線が単独になることがないため、出力線のインダクタンスを確実に低減できる。また、ＰＮ母線の間で出力線を重ねるため、ＰＮ母線の電流と出力線の電流が対向して流れることになり、引き出し部でのＰＮ母線のインダクタンスも効果的に低減できる。
【００１８】
次に、インバータモジュールの内部構成について本発明を適用した場合を説明する。図５はインバータモジュールの一実施例図であり、（ａ）は斜視図、（ｂ）は回路図である。この半導体装置は前記図１に示した単相のインバータ回路に相当する。
図５において、２０は絶縁基板、２１はスイッチング用のトランジスタ、２２は還流ダイオード、２３はトランジスタ２１のゲートへの信号線を接続するための導電箔であり、これらは上アームのスイッチング素子（図１のスイッチング素子４に相当）を構成している。同様に絶縁基板２４、トランジスタ２５、還流ダイオード２６は下アームのスイッチング素子（図１のスイッチング素子５に相当）を構成している。上記の上アームと下アームのスイッチング素子は、３層幅広電極２９の両側に分かれて設置される。上記のトランジスタ２１、２５と還流ダイオード２２、２６は、それぞれ導電箔２８等上に設置され、それぞれの下面電極は導電箔に接続されている。そして上記トランジスタ等の上面電極はボンディングワイヤ３０を介して３層幅広電極２９に接続され、また、上記導電箔もボンディングワイヤ３０を介して３層幅広電極２９に接続される。図５においては、上アームの高電位側（上面電極）がワイヤボンディングを介してＰ電極に接続され、上アームの低電位側（下面電極）がＵ電極に接続され、下アームの高電位側がＵ電極に接続され、下アームの低電位側がＮ電極に接続されている。
また、図５に示すように、トランジスタと還流ダイオードとが３層幅広電極２９に沿って平行に並ぶ場合には、絶縁基板上の金属箔はトランジスタ用と還流ダイオード用とが分離され、それぞれがワイヤボンディングによって３層幅広電極２９に接続される。また、上アームのトランジスタ２１と還流ダイオード２２は３層幅広電極２９を挟んで下アームの還流ダイオード２６とトランジスタ２５に対向している。
【００１９】
上記のように構成すれば、トランジスタおよび還流ダイオードに流れる電流は入力電流と出力電流が対向して逆方向に流れるため、インダクタンスが低減される。また、上下アームのトランジスタと還流ダイオードが対向して配置されるため、トランジスタがオフすると直ちに対向している還流ダイオードに電流が還流する。そして配線長が短いためインダクタンスが小さい。
【００２０】
図６は、図５に示した半導体装置における動作時の電流の流れを説明するための図であり、左半分は回路図、右半分は断面図である。図６において、（ａ）は上アームのトランジスタ２１がオンの状態、（ｂ）は上アームのトランジスタ２１がオフになって下アームの還流ダイオード２６に電流が還流した状態、（ｃ）は下アームのトランジスタ２５がオンの状態、（ｄ）は下アームのトランジスタ２５がオフになって上アームの還流ダイオード２２に電流が還流した状態を示す図である。
図６に示すように、３層幅広電極２９およびボンディングワイヤ３０を介して流れる電流は、図６に矢印で示したように、入力方向と出力方向とが全て対向して流れるので、発生する磁界を有効に相殺することができ、したがってインダクタンスを大幅に低減出来ると共に電磁波の放射も低減出来る。
【００２１】
次に、図７はトランジスタと還流ダイオードの他の配置を示す断面図である。まず、図７（ａ）に示す配置においては、上下アームのそれぞれにおいて、３層幅広電極２９の近傍に還流ダイオード２２、２６を配置し、その外側にトランジスタ２１、２５を配置している。このように還流ダイオードとトランジスタとが３層幅広電極２９の両側に縦方向（３層幅広電極２９に対して直角方向）に並ぶ場合には、絶縁基板３１上の金属箔３２、３３はトランジスタと還流ダイオードに供用できるため、３層幅広電極２９に接続するワイヤボンディングが共通となり、製造が簡易になる。この場合にも上下アームのトランジスタと還流ダイオードが対向して配置されるため、図５の場合と同様にインダクタンスが小さい。
【００２２】
また、図７（ｂ）においては、３層幅広電極２９を傾けて設置することにより、上アームと下アームの接続位置の高さを同じにしたものである。このように構成することにより、上下アームの配線長を均一にしてインダクタンスを均一にすることができる。そのため、上下アームの間でのサージ電圧が均一になり、電気特性のバランスが良くなる。なお、図７（ｂ）においては、トランジスタと還流ダイオードの部分は省略して表示しているが、この部分は図７（ａ）のような配置でも図５のような配置でもよい。
【００２３】
次に、図８は、上下アームの他の配置を示す斜視図であり、３層幅広電極２９の片側に並べて配置した例を示す。図８（ａ）は前記図５のようにトランジスタと還流ダイオードを３層幅広電極２９に平行に配置した例、図８（ｂ）は前記図７（ａ）のように還流ダイオードとトランジスタを３層幅広電極２９に対して縦方向に配置した例を示す。
図８に示す構造では、半導体素子を集約出来るため、製造が容易になる。また、図８（ａ）においては図５と同様に、トランジスタの配線が短いため、インダクタンスが小さくなる。また、図８（ｂ）においては、図７（ａ）と同様に基板上の金属箔やワイヤボンディングが共通となり、製造が簡易になる。
なお、これまでの実施例において、絶縁基板を上アームと下アームとで別けて表示した場合もあるが、共通の絶縁基板を用いてもよい。
【図面の簡単な説明】
【図１】本発明の一実施例を示す図であり、（ａ）は回路図、（ｂ）は電力配線構造の基本的構成を示す斜視図、（ｃ）は接続部分の構造を示す図。
【図２】本発明をＵ−Ｖ２相のインバータモジュールに適用した例を示す図であり、（ａ）は回路図、（ｂ）は接続部分の構造を示す図。
【図３】出力線の引き出し構造の一実施例を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）のＢ−Ｂ断面図、（ｄ）は（ａ）のＣ−Ｃ断面図。
【図４】出力線の引き出し構造の他の実施例を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）のＢ−Ｂ断面図。
【図５】インバータモジュールに本発明を適用した場合の一実施例図であり、（ａ）は斜視図、（ｂ）は回路図。
【図６】図５に示した半導体装置における動作時の電流の流れを説明するための図であり、（ａ）は上アームのトランジスタ２１がオンの状態、（ｂ）は上アームのトランジスタ２１がオフになって下アームの還流ダイオード２６に電流が還流した状態、（ｃ）は下アームのトランジスタ２５がオンの状態、（ｄ）は下アームのトランジスタ２５がオフになって上アームの還流ダイオード２２に電流が還流した状態を示す図。
【図７】トランジスタと還流ダイオードの他の配置を示す断面図。
【図８】上下アームの他の配置を示す斜視図。
【図９】従来例の回路図。
【符号の説明】
１…インバータモジュール            ２…負荷
３…電源                            ４、５…スイッチング素子
６、７…平滑用コンデンサ          １４、１５…スイッチングブロック
２０…絶縁基板                      ２１…スイッチング用のトランジスタ
２２…還流ダイオード                ２３…導電箔
２４…絶縁基板                      ２５…トランジスタ
２６…還流ダイオード                ２７、２８…導電箔
２９…３層幅広電極                  ３０…ボンディングワイヤ
３１…絶縁基板                      ３２、３３…金属箔
【図１】
0003692906.tif 000002
【図２】
0003692906.tif 000003
【図３】
0003692906.tif 000004
【図４】
0003692906.tif 000005
【図５】
0003692906.tif 000006
【図６】
0003692906.tif 000007
【図７】
0003692906.tif 000008
【図８】
0003692906.tif 000009
【図９】
0003692906.tif 000010