(57)【特許請求の範囲】
【請求項１】
第１の電圧変換対象入力電流の電流値を電圧値に変換する第１の入力部と、
第２の電圧変換対象入力電流の電流値を電圧値に変換する第２の入力部と、
前記第１、第２の入力部の出力電圧を入力して第１のＡＧＣ出力を演算して出力する第１のＡＧＣ演算部と、
制御信号が供給され、前記制御信号が一方のレベルにある場合には、周波数帯域は相対的に狭くなるが、前記第１のＡＧＣ出力のリニアリティ精度は相対的に高くなるように、また、前記制御信号が他方のレベルにある場合には、前記第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域は相対的に広くなるように、周波数帯域及び前記第１のＡＧＣ出力のリニアリティ精度に影響を与える前記第１、第２の入力部中の所定電流の電流値を制御する制御回路を
備えていることを特徴とするＡＧＣ回路。
【請求項２】
第１の電圧変換対象入力電流の電流値を電圧値に変換する第１の入力部と、
第２の電圧変換対象入力電流の電流値を電圧値に変換する第２の入力部と、
前記第１の入力部の出力電圧が入力され、前記第１、第２の入力部の周波数帯域が相対的に狭くされる場合には、時定数が相対的に小さくなり、前記第１、第２の入力部の周波数帯域が相対的に広くされる場合には、時定数が相対的に大きくなるように時定数を制御される第１のピークホールド回路と、
前記第２の入力部の出力電圧が入力され、前記第１のピークホールド回路と同様に時定数を制御される第２のピークホールド回路と、
前記第１、第２のピークホールド回路の出力電圧を入力して第１のＡＧＣ出力を演算して出力する第１のＡＧＣ演算部と、
制御信号が供給され、前記制御信号が一方のレベルにある場合には、周波数帯域は相対的に狭くなるが、前記第１のＡＧＣ出力のリニアリティ精度は相対的に高くなるように、また、前記制御信号が他方のレベルにある場合には、前記第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域は相対的に広くなるように、周波数帯域及び前記第１のＡＧＣ出力のリニアリティ精度に影響を与える前記第１、第２の入力部中の所定電流の電流値を制御する制御回路を
備えていることを特徴とするＡＧＣ回路。
【請求項３】
前記第１、第２のピークホールド回路の時定数の制御は、前記制御信号により行われるように構成されていることを特徴とする請求項２記載のＡＧＣ回路。
【請求項４】
前記第１の電圧変換対象入力電流は、第１の信号源から入力される第１の入力電流、前記第２の電圧変換対象入力電流は、第２の信号源から入力される第２の入力電流であり、
前記第１の入力部は、第１の可変定電流源と、一端を電源に接続した第１の負荷素子と、前記第１の可変定電流源から定電流が供給され、かつ、入力側の第１のトランジスタの定電流入力端に前記第１の入力電流が入力され、出力側の第２のトランジスタの定電流入力端を前記第１の負荷素子の他端に接続した第１のカレントミラー回路とを有し、前記第１の負荷素子の他端に前記第１の入力電流に対応した出力電圧を得るように構成され、
前記第２の入力部は、第２の可変定電流源と、一端を前記電源に接続した第２の負荷素子と、前記第２の可変定電流源から定電流が供給され、かつ、入力側の第３のトランジスタの定電流入力端に前記第２の入力電流が入力され、出力側の第４のトランジスタの定電流入力端を前記第２の負荷素子の他端に接続した第２のカレントミラー回路とを有し、前記第２の負荷素子の他端に前記第２の入力電流に対応した出力電圧を得るように構成されていることを特徴とする請求項１、２又は３記載のＡＧＣ回路。
【請求項５】
前記第１の電圧変換対象入力電流は、第１、第２の信号源から入力される第１、第２の入力電流を合成した入力電流、前記第２の電圧変換対象入力電流は、第３、第４の信号源から入力される第３、第４の入力電流を合成した入力電流であり、
前記第１の入力部は、第１、第２の可変定電流源と、一端を電源に接続した第１の負荷素子と、前記第１の可変定電流源から定電流が供給され、かつ、入力側の第１のトランジスタの定電流入力端に前記第１の入力電流が入力され、出力側の第２のトランジスタの定電流入力端を前記第１の負荷素子の他端に接続した第１のカレントミラー回路と、前記第２の可変定電流源から定電流が供給され、かつ、入力側の第３のトランジスタの定電流入力端に前記第２の入力電流が入力され、出力側の第４のトランジスタの定電流入力端を前記第１の負荷素子の他端に接続した第２のカレントミラー回路とを有し、前記第１の負荷素子の他端に前記第１の電圧変換対象入力電流に対応した出力電圧を得るように構成され、
前記第２の入力部は、第３、第４の可変定電流源と、一端を電源に接続した第２の負荷素子と、前記第３の可変定電流源から定電流が供給され、かつ、入力側の第５のトランジスタの定電流入力端に前記第３の入力電流が入力され、出力側の第６のトランジスタの定電流入力端を前記第２の負荷素子の他端に接続した第３のカレントミラー回路と、前記第４の可変定電流源から定電流が供給され、かつ、入力側の第７のトランジスタの定電流入力端に前記第４の入力電流が入力され、出力側の第８のトランジスタの定電流入力端を前記第２の負荷素子の他端に接続した第４のカレントミラー回路とを有し、前記第２の負荷素子の他端に前記第２の電圧変換対象入力電流に対応した出力電圧を得るように構成されていることを特徴とする請求項１、２又は３記載のＡＧＣ回路。
【請求項６】
前記第１、第２の入力部は、一端を前記電源に接続した第３、第４の負荷素子を有し、
前記第１、第２、第３、第４のカレントミラー回路は、それぞれ、出力側に第９、第１０、第１１、第１２のトランジスタを有し、前記第１０、第１２のトランジスタの定電流入力端を前記第３の負荷素子の他端に接続し、前記第９、第１１のトランジスタの定電流入力端を前記第４の負荷素子の他端に接続し、
前記第３の負荷素子の他端に得られる前記第２、第４の入力電流を合成した第３の電圧変換対象入力電流を電圧変換した出力電圧と、前記第４の負荷素子の他端に得られる前記第１、第３の入力電流を合成した第４の電圧変換対象入力電流を電圧変換した出力電圧とを入力して第２のＡＧＣ出力を演算して出力する第２のＡＧＣ演算部を
備えていることを特徴とする請求項５記載のＡＧＣ回路。
【請求項７】
前記第１、第２の入力部は、一端を前記電源に接続した第３、第４の負荷素子を有し、
前記第１、第２、第３、第４のカレントミラー回路は、それぞれ、出力側に第９、第１０、第１１、第１２のトランジスタを有し、前記第１０、第１２のトランジスタの定電流入力端を前記第３の負荷素子の他端に接続し、前記第９、第１１のトランジスタの定電流入力端を前記第３の負荷素子の他端に接続し、
前記第３の負荷素子の他端に得られる前記第２、第４の入力電流を合成した第３の電圧変換対象入力電流を電圧変換した出力電圧が入力され、前記第１、第２のピークホールド回路と同様に時定数を制御される第３のピークホールド回路と、
前記第４の負荷素子の他端に得られる前記第１、第３の入力電流を合成した第４の電圧変換対象入力電流を電圧変換した出力電圧が入力され、前記第３のピークホールド回路と同様に時定数を制御される第４のピークホールド回路と、
前記第３、第４のピークホールド回路の出力電圧を入力して第２のＡＧＣ出力を演算して出力する第２のＡＧＣ演算部とを
備えていることを特徴とする請求項５記載のＡＧＣ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力されるサーボ信号を読み取るサーボ信号読取回路などに適用して好適な電流入力型の自動利得制御回路、いわゆる、ＡＧＣ（automatic gain control）回路に関する。
【０００２】
【従来の技術】
図１０は従来のＡＧＣ回路の一例を信号源とともに示す回路図である。図１０中、１Ａ、１Ｂは信号源であり、２Ａ、２Ｂは入力電流ＩsＡ、ＩsＢを発生する入力電流発生源、３Ａ、３Ｂは容量である。
【０００３】
また、４は従来のＡＧＣ回路の一例であり、５Ａは入力電流ＩsＡを対数圧縮して電圧値に変換する入力部、５Ｂは入力電流ＩsＢを対数圧縮して電圧値に変換する入力部である。
【０００４】
入力部５Ａにおいて、６Ａは入力電流ＩsＡが入力される電流入力端子、７Ａは定電流ＩbＡ、ＩcＡを出力する定電流源、８Ａ、９Ａはカレントミラー回路を構成するＮＰＮトランジスタ、１０Ａは入力電流ＩsＡに規制される電流をＮＰＮトランジスタ９Ａに供給して出力電圧ＶsＡを得るためのＮＰＮトランジスタである。
【０００５】
また、入力部５Ｂにおいて、６Ｂは入力電流ＩsＢが入力される電流入力端子、７Ｂは定電流ＩbＢ、ＩcＢを出力する定電流源、８Ｂ、９Ｂはカレントミラー回路を構成するＮＰＮトランジスタ、１０Ｂは入力電流ＩsＢに規制される電流をＮＰＮトランジスタ９Ｂに供給して出力電圧ＶsＢを得るためのＮＰＮトランジスタである。
【０００６】
また、１１は入力部５Ａ、５Ｂの出力電圧ＶsＡ、ＶsＢを入力してＡＧＣ出力を演算して出力する差動増幅器からなるＡＧＣ演算部であり、１２Ａ、１２ＢはＮＰＮトランジスタ、１３Ａ、１３ＢはＮＰＮトランジスタ１２Ａ、１２Ｂの負荷をなす抵抗、１４は定電流源、Ｉ0は定電流源１４による定電流、Ｉ0Ａ、Ｉ0Ｂは抵抗１３Ａ、１３Ｂに流れる電流である。
【０００７】
このＡＧＣ回路４においては、抵抗１３Ａに流れる電流Ｉ0Ａと、抵抗１３Ｂに流れる電流Ｉ0Ｂとの電流差Ｉ0Ａ−Ｉ0Ｂは、｛（ＩsＡ−ＩsＢ）／（ＩsＡ＋ＩsＢ）｝×Ｉ0となるが、この電流差Ｉ0Ａ−Ｉ0Ｂが電圧変換されてＡＧＣ出力とされる。
【０００８】
【発明が解決しようとする課題】
ここに、定電流源７Ａ、７Ｂによる定電流ＩbＡ、ＩbＢは、入力電流ＩsＡ、ＩsＢが小電流の時、入力部５Ａ、５Ｂの入力インピーダンスを大きくし、信号源１Ａ、１Ｂの容量３Ａ、３Ｂで周波数帯域が狭まることへの対策である。
【０００９】
しかし、定電流ＩbＡ、ＩbＢを大きくし、入力部５Ａ、５Ｂの周波数帯域を広くする程、ＮＰＮトランジスタ８Ａ、９Ａからなるカレントミラー回路及びＮＰＮトランジスタ８Ｂ、９Ｂからなるカレントミラー回路の電流精度は低くなり、ＡＧＣ出力のリニアリティ精度が低くなってしまうという問題点がある。
【００１０】
即ち、ＮＰＮトランジスタ８Ａのオン抵抗をＲe、信号源１Ａの容量３Ａの容量値をＣiとすると、入力部５Ａのカットオフ周波数ｆcは、１／２π・Ｒe・Ｃiとなるが、Ｒe＝Ｖt（熱電圧、約２６ｍＶ）／（ＩsＡ＋ＩbＡ）であることから、定電流ＩbＡを大きくすると、カットオフ周波数ｆcを大きくし、周波数帯域を広くすることができる。
【００１１】
他方、ＮＰＮトランジスタ８Ａ、９Ａからなるカレントミラー回路で生じる電流誤差をΔＩ0、ＮＰＮトランジスタ８Ａ、９Ａのベース・エミッタ間電圧Ｖbeのオフセット電圧をΔＶbeとすると、ΔＩ0＝｛exp（ΔＶbe／Ｖt）−１｝（ＩsＡ＋ＩbＡ）となるので、定電流ＩbＡを大きくする程、ΔＩ0は大きくなり、この誤差は、ＡＧＣ出力のリニアリティ精度の低下として表出してしまう。
【００１２】
ここに、光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力されるサーボ信号を読取るサーボ信号読取回路は、オン・トラック時には、広い周波数帯域は必要とされないが、ＡＧＣ出力について高いリニアリティ精度を必要とされ、トラック・サーチ時において、サーチ開始直後及びサーチ終了直前の、いわゆる、エンベロープ・サーボ時には、高いリニアリティ精度は必要とされないが、広い周波数帯域を必要とされ、サーチ開始直後のエンベロープ・サーボ時とサーチ終了直前のエンベロープ・サーボ時との間の高速サーチ時には、サーボ信号周波数に追従できる帯域を確保することができれば良く、また、高いリニアリティ精度は必要とされない。
【００１３】
したがって、このようなサーボ信号読取回路に、図１０に示すＡＧＣ回路４を適用する場合には、周波数特性及びＡＧＣ出力のリニアリティ精度のいずれかを犠牲にしなければならないという問題点があった。
【００１４】
本発明は、かかる点に鑑み、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができるようにし、利便性を高めたＡＧＣ回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明中、第１の発明のＡＧＣ回路（請求項１記載のＡＧＣ回路）は、第１の電圧変換対象入力電流の電流値を電圧値に変換する第１の入力部と、第２の電圧変換対象入力電流の電流値を電圧値に変換する第２の入力部と、第１、第２の入力部の出力電圧を入力して第１のＡＧＣ出力を演算して出力する第１のＡＧＣ演算部と、制御信号が供給され、前記制御信号が一方のレベルにある場合には、周波数帯域は相対的に狭くなるが、第１のＡＧＣ出力のリニアリティ精度は相対的に高くなるように、また、前記制御信号が他方のレベルにある場合には、第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域は相対的に広くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御する制御回路を備えているというものである。
【００１６】
この第１の発明のＡＧＣ回路においては、広い周波数帯域は必要としないが、第１のＡＧＣ出力は高いリニアリティ精度を必要とする場合には、周波数帯域は相対的に狭くなるが、第１のＡＧＣ出力のリニアリティ精度が相対的に高くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御し、第１のＡＧＣ出力は高いリニアリティ精度を必要としないが、広い周波数帯域を必要とする場合には、第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域が相対的に広くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御することができるので、利便性を高めることができる。
【００１７】
本発明中、第２の発明のＡＧＣ回路（請求項２記載のＡＧＣ回路）は、第１の電圧変換対象入力電流の電流値を電圧値に変換する第１の入力部と、第２の電圧変換対象入力電流の電流値を電圧値に変換する第２の入力部と、第１の入力部の出力電圧が入力され、第１、第２の入力部の周波数帯域が相対的に狭くされる場合には、時定数が相対的に小さくなり、第１、第２の入力部の周波数帯域が相対的に広くされる場合には、時定数が相対的に大きくなるように時定数を制御される第１のピークホールド回路と、第２の入力部の出力電圧が入力され、第１のピークホールド回路と同様に時定数を制御される第２のピークホールド回路と、第１、第２のピークホールド回路の出力電圧を入力して第１のＡＧＣ出力を演算して出力する第１のＡＧＣ演算部と、制御信号が供給され、前記制御信号が一方のレベルにある場合には、周波数帯域は相対的に狭くなるが、第１のＡＧＣ出力のリニアリティ精度は相対的に高くなるように、また、前記制御信号が他方のレベルにある場合には、第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域は相対的に広くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御する制御回路を備えているというものである。
【００１８】
この第２の発明のＡＧＣ回路においても、広い周波数帯域は必要としないが、第１のＡＧＣ出力は高いリニアリティ精度を必要とする場合には、周波数帯域は相対的に狭くなるが、第１のＡＧＣ出力のリニアリティ精度が相対的に高くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御し、第１のＡＧＣ出力は高いリニアリティ精度を必要としないが、広い周波数帯域を必要とする場合には、第１のＡＧＣ出力のリニアリティ精度は相対的に低くなるが、周波数帯域が相対的に広くなるように、周波数帯域及び第１のＡＧＣ出力のリニアリティ精度に影響を与える第１、第２の入力部中の所定電流の電流値を制御することができるので、利便性を高めることができる。
【００１９】
また、この第２の発明のＡＧＣ回路においては、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、第１、第２のピークホールド回路の時定数は小さくされ、第１、第２の入力部の出力電圧が第１、第２のピークホールド回路の影響を受けないようにされ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、第１、第２のピークホールド回路の時定数は大きくされ、高周波ノイズが取り除かれる。
【００２０】
本発明中、第３の発明のＡＧＣ回路（請求項３記載のＡＧＣ回路）は、第２の発明のＡＧＣ回路において、第１、第２のピークホールド回路の時定数の制御は、前記制御信号により行うように構成するというものである。
【００２１】
本発明中、第４の発明のＡＧＣ回路（請求項４記載のＡＧＣ回路）は、第１、第２又は第３の発明のＡＧＣ回路において、第１の電圧変換対象入力電流は、第１の信号源から入力される第１の入力電流、第２の電圧変換対象入力電流は、第２の信号源から入力される第２の入力電流であり、第１の入力部は、第１の可変定電流源と、一端を電源に接続した第１の負荷素子と、第１の可変定電流源から定電流が供給され、かつ、入力側の第１のトランジスタの定電流入力端に第１の入力電流が入力され、出力側の第２のトランジスタの定電流入力端を第１の負荷素子の他端に接続した第１のカレントミラー回路とを有し、第１の負荷素子の他端に第１の入力電流に対応した出力電圧を得るように構成され、第２の入力部は、第２の可変定電流源と、一端を電源に接続した第２の負荷素子と、第２の可変定電流源から定電流が供給され、かつ、入力側の第３のトランジスタの定電流入力端に第２の入力電流が入力され、出力側の第４のトランジスタの定電流入力端を第２の負荷素子の他端に接続した第２のカレントミラー回路とを有し、第２の負荷素子の他端に第２の入力電流に対応した出力電圧を得るように構成するというものである。
【００２２】
本発明中、第５の発明のＡＧＣ回路（請求項５記載のＡＧＣ回路）は、第１、第２又は第３の発明のＡＧＣ回路において、第１の電圧変換対象入力電流は、第１、第２の信号源から入力される第１、第２の入力電流を合成した入力電流、第２の電圧変換対象入力電流は、第３、第４の信号源から入力される第３、第４の入力電流を合成した入力電流であり、第１の入力部は、第１、第２の可変定電流源と、一端を電源に接続した第１の負荷素子と、第１の可変定電流源から定電流が供給され、かつ、入力側の第１のトランジスタの定電流入力端に第１の入力電流が入力され、出力側の第２のトランジスタの定電流入力端を第１の負荷素子の他端に接続した第１のカレントミラー回路と、第２の可変定電流源から定電流が供給され、かつ、入力側の第３のトランジスタの定電流入力端に第２の入力電流が入力され、出力側の第４のトランジスタの定電流入力端を第１の負荷素子の他端に接続した第２のカレントミラー回路とを有し、第１の負荷素子の他端に第１の電圧変換対象入力電流に対応した出力電圧を得るように構成され、第２の入力部は、第３、第４の可変定電流源と、一端を電源に接続した第２の負荷素子と、第３の可変定電流源から定電流が供給され、かつ、入力側の第５のトランジスタの定電流入力端に第３の入力電流が入力され、出力側の第６のトランジスタの定電流入力端を第２の負荷素子の他端に接続した第３のカレントミラー回路と、第４の可変定電流源から定電流が供給され、かつ、入力側の第７のトランジスタの定電流入力端に第４の入力電流が入力され、出力側の第８のトランジスタの定電流入力端を第２の負荷素子の他端に接続した第４のカレントミラー回路とを有し、第２の負荷素子の他端に第２の電圧変換対象入力電流に対応した出力電圧を得るように構成するというものである。
【００２３】
本発明中、第６の発明のＡＧＣ回路（請求項６記載のＡＧＣ回路）は、第５の発明のＡＧＣ回路において、第１、第２の入力部は、一端を電源に接続した第３、第４の負荷素子を有し、第１、第２、第３、第４のカレントミラー回路は、それぞれ、出力側に第９、第１０、第１１、第１２のトランジスタを有し、第１０、第１２のトランジスタの定電流入力端を第３の負荷素子の他端に接続し、第９、第１１のトランジスタの定電流入力端を第４の負荷素子の他端に接続し、第３の負荷素子の他端に得られる第２、第４の入力電流を合成した第３の電圧変換対象入力電流を電圧変換した出力電圧と、第４の負荷素子の他端に得られる第１、第３の入力電流を合成した第４の電圧変換対象入力電流を電圧変換した出力電圧とを入力して第２のＡＧＣ出力を演算して出力する第２のＡＧＣ演算部を備えて構成するというものである。
【００２４】
本発明中、第７の発明のＡＧＣ回路（請求項７記載のＡＧＣ回路）は、第５の発明のＡＧＣ回路において、第１、第２の入力部は、一端を電源に接続した第３、第４の負荷素子を有し、第１、第２、第３、第４のカレントミラー回路は、それぞれ、出力側に第９、第１０、第１１、第１２のトランジスタを有し、第１０、第１２のトランジスタの定電流入力端を第３の負荷素子の他端に接続し、第９、第１１のトランジスタの定電流入力端を第３の負荷素子の他端に接続し、第３の負荷素子の他端に得られる第２、第４の入力電流を合成した第３の電圧変換対象入力電流を電圧変換した出力電圧が入力され、第１、第２のピークホールド回路と同様に時定数を制御される第３のピークホールド回路と、第４の負荷素子の他端に得られる第１、第３の入力電流を合成した第４の電圧変換対象入力電流を電圧変換した出力電圧が入力され、第３のピークホールド回路と同様に時定数を制御される第４のピークホールド回路と、第３、第４のピークホールド回路の出力電圧を入力して第２のＡＧＣ出力を演算して出力する第２のＡＧＣ演算部とを備えて構成するというものである。
【００２５】
【発明の実施の形態】
以下、図１〜図９を参照して、本発明の実施の第１形態〜第４形態について、本発明を光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力されるサーボ信号を読取るサーボ信号読取回路に適用した場合を例にして説明する。
【００２６】
第１形態・・図１〜図３
図１は本発明の実施の第１形態の構成を示す回路図であり、本発明の実施の第１形態は、光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力される入力電流ＩsＡ、ＩsＢを第１、第２の電圧変換対象入力電流としてＡＧＣ出力を得るとするものである。
【００２７】
図１中、２０Ａ、２０Ｂは、それぞれ、入力電流ＩsＡ、ＩsＢの電流値を対数圧縮して電圧値に変換し、入力電流ＩsＡ、ＩsＢに対応する出力電圧ｖsＡ、ＶsＢを出力する入力部である。
【００２８】
入力部２０Ａにおいて、２１Ａは入力電流ＩsＡが入力される電流入力端子、２２Ａは定電流ＩbＡ、ＩcＡを出力する可変定電流源、２３Ａ、２４Ａはカレントミラー回路を構成するＮＰＮトランジスタ、２５Ａは入力電流ＩsＡに規制される電流をＮＰＮトランジスタ２４Ａに供給して入力電流ＩsＡに対応する出力電圧ＶsＡを得るための負荷素子をなすＮＰＮトランジスタである。
【００２９】
また、入力部２０Ｂにおいて、２１Ｂは入力電流ＩsＢが入力される電流入力端子、２２Ｂは定電流ＩbＢ、ＩcＢを出力する可変定電流源、２３Ｂ、２４Ｂはカレントミラー回路を構成するＮＰＮトランジスタ、２５Ｂは入力電流ＩsＢに規制される電流をＮＰＮトランジスタ２４Ｂに供給して入力電流ＩsＢに対応する出力電圧ＶsＢを得るための負荷素子をなすＮＰＮトランジスタである。
【００３０】
また、２６は制御信号ＣＬが入力される制御信号入力端子、２７は制御信号ＣＬにより制御され、可変定電流源２２Ａ、２２Ｂから出力される定電流ＩbＡ、ＩcＡ、ＩbＢ、ＩcＢの電流値を制御する可変定電流源である。
【００３１】
また、２８は入力部２０Ａ、２０Ｂの出力電圧ＶsＡ、ＶsＢを入力してＡＧＣ出力を演算して出力するＡＧＣ演算部であり、２９Ａは入力部２０Ａの出力電圧ＶsＡが入力される入力端、２９Ｂは入力部２０Ｂの出力電圧ＶsＢが入力される入力端である。
【００３２】
図２は可変定電流源２２Ａ、２２Ｂ、２７の構成を示す回路図であり、可変定電流源２２Ａにおいて、３１Ａ〜３３Ａは抵抗、３４Ａ〜３９ＡはＰＮＰトランジスタである。なお、ＰＮＰトランジスタ３４Ａ〜３９Ａでカレントミラー回路が構成されている。
【００３３】
また、可変定電流源２２Ｂにおいて、３１Ｂ〜３３Ｂは抵抗、３４Ｂ〜３９ＢはＰＮＰトランジスタであり、ＰＮＰトランジスタ３４Ｂ〜３９Ｂでカレントミラー回路が構成されている。
【００３４】
また、可変定電流源２７において、４１〜５０は抵抗、５１〜５３はＰＮＰトランジスタ、５４〜６３はＮＰＮトランジスタ、Ｖref１は基準電圧であり、ＮＰＮトランジスタ５４と抵抗４４とで定電流源が構成されている。
【００３５】
また、ＮＰＮトランジスタ５４〜５６でカレントミラー回路が構成され、ＰＮＰトランジスタ５１〜５３でカレントミラー回路が構成され、ＮＰＮトランジスタ５７〜６０でカレントミラー回路が構成され、抵抗４３、５０、ＮＰＮトランジスタ６２、６３でＮＰＮトランジスタ６１のベース・バイアス回路が構成されている。
【００３６】
ここに、定電流ＩbＡ、ＩcＡの電流値は、ＰＮＰトランジスタ３７Ａに流れる定電流ＩdＡの電流値に規制され、定電流ＩbＢ、ＩcＢの電流値は、ＰＮＰトランジスタ３７Ｂに流れる定電流ＩdＢの電流値に規制される。
【００３７】
そして、ＰＮＰトランジスタ３７Ａ、３７Ｂに流れる定電流ＩdＡ、ＩdＢの電流値は、ＮＰＮトランジスタ５７に流れる定電流の電流値に規制され、ＮＰＮトランジスタ５７に流れる定電流の電流値は、ＰＮＰトランジスタ５１に流れる定電流の電流値に規制される。
【００３８】
また、ＰＮＰトランジスタ５１に流れる定電流の電流値は、ＮＰＮトランジスタ５５、５６に流れる定電流の電流値に規制され、ＮＰＮトランジスタ５５、５６に流れる定電流の電流値は、ＮＰＮトランジスタ５４に流れる定電流の電流値に規制される。
【００３９】
ここに、制御信号ＣＬ＝Ｈレベルとされる場合には、ＮＰＮトランジスタ６１はオン状態となり、ＮＰＮトランジスタ５６のエミッタ電圧は電源電圧ＶＣＣとされ、このＮＰＮトランジスタ５６がカットオフ状態とされ、ＮＰＮトランジスタ５６には電流が流れず、ＰＮＰトランジスタ５１に流れる定電流の電流値は、ＮＰＮトランジスタ５５に流れる定電流の電流値と同一となる。
【００４０】
これに対して、制御信号ＣＬ＝Ｌレベルとされる場合には、ＮＰＮトランジスタ６１はオフ状態となり、ＮＰＮトランジスタ５６はカットオフ状態とされないので、ＰＮＰトランジスタ５１に流れる定電流の電流値は、ＮＰＮトランジスタ５５、５６に流れる定電流の電流値の合計値となる。
【００４１】
即ち、制御信号ＣＬ＝Ｈレベルとする場合には、制御信号ＣＬ＝Ｌレベルとする場合よりも、定電流ＩbＡ、ＩbＢの電流値を小さくし、入力部２０Ａ、２０Ｂの周波数帯域は相対的に狭くなるが、ＡＧＣ出力のリニアリティ精度を相対的に高くすることができる。
【００４２】
これに対して、制御信号ＣＬ＝Ｌレベルとする場合には、制御信号ＣＬ＝Ｈレベルとする場合よりも、定電流ＩbＡ、ＩbＢの電流値を大きくし、ＡＧＣ出力のリニアリティ精度は相対的に低くなるが、入力部２０Ａ、２０Ｂの周波数帯域を相対的に広くすることができる。
【００４３】
図３はＡＧＣ演算部２８の構成を示す回路図である。図３中、６５〜７１は抵抗、７２〜７７はＰＮＰトランジスタ、７８〜８１はＮＰＮトランジスタ、８２は定電流源、８３はバイアス電圧源、８４はボルテージ・フォロア回路を構成する差動増幅器である。
【００４４】
なお、ＰＮＰトランジスタ７２〜７４でカレントミラー回路が構成され、ＰＮＰトランジスタ７５〜７７でカレントミラー回路が構成され、ＮＰＮトランジスタ８０、８１でカレントミラー回路が構成されている。
【００４５】
このように構成された本発明の実施の第１形態においては、周波数を０とする入力信号が入力され、広い周波数帯域は必要とされないが、ＡＧＣ出力について高いリニアリティ精度を要求されるオン・トラック時は、制御信号ＣＬ＝Ｈレベルとされ、入力部２０Ａ、２０Ｂの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００４６】
また、トラック・サーチ時において、高いリニアリティ精度は必要とされないが、広い周波数帯域を必要とされるエンベロープ・サーボ時には、制御信号ＣＬ＝Ｌレベルとされ、ＡＧＣ出力のリニアリティ精度は相対的に低くされるが、入力部２０Ａ、２０Ｂの周波数帯域は相対的に広くされる。
【００４７】
また、サーボ信号周波数に追従できる帯域を確保することができれば良く、また、高いリニアリティ精度は必要とされない高速サーチ時には、制御信号ＣＬ＝Ｈレベルとされ、入力部２０Ａ、２０Ｂの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００４８】
このように、本発明の実施の第１形態によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができるので、利便性を高めることができる。
【００４９】
第２形態・・図４、図５
図４は本発明の実施の第２形態の構成を示す回路図であり、本発明の実施の第２形態は、入力部２０Ａの出力端とＡＧＣ演算部２８の入力端２９Ａとの間及び入力部２０Ｂの出力端とＡＧＣ演算部２８の入力端２９Ｂとの間に、それぞれ、ピークホールド回路８６Ａ、８６Ｂを設け、その他については、図１に示す本発明の実施の第１形態と同様に構成したものである。なお、８７は可変定電流源である。
【００５０】
図５はピークホールド回路８６Ａ、８６Ｂの構成を示す回路図であり、図５中、可変定電流源８７において、８９〜９６は抵抗、９７〜１０８はＰＮＰトランジスタ、１０９〜１１２はＮＰＮトランジスタ、１１３はインバータ、Ｖref２は基準電圧である。
【００５１】
ここに、ＰＮＰトランジスタ９７〜１０２でカレントミラー回路が構成され、ＮＰＮトランジスタ１０９と抵抗９５とで定電流源が構成されている。
【００５２】
また、ＰＮＰトランジスタ１０３〜１０８でカレントミラー回路が構成され、ＮＰＮトランジスタ１１０と抵抗９６とで定電流源が構成されている。
【００５３】
また、ピークホールド回路８６Ａにおいて、１１４Ａはボルテージ・フォロア回路を構成する差動増幅器、１１５ＡはＰＮＰトランジスタ、１１６Ａは定電流源、１１７Ａはキャパシタである。
【００５４】
また、ピークホールド回路８６Ｂにおいて、１１４Ｂはボルテージ・フォロア回路を構成する差動増幅器、１１５ＢはＰＮＰトランジスタ、１１６Ｂは定電流源、１１７Ｂはキャパシタである。
【００５５】
ここに、制御信号ＣＬ＝Ｈレベルとされる場合には、インバータ１１３の出力＝Ｌレベルとなり、ＮＰＮトランジスタ１１１、１１２はオフ状態となる。
【００５６】
この結果、ＰＮＰトランジスタ１１５Ａに供給される定電流ＩｆＡの電流値は、ＰＮＰトランジスタ１０１に流れる定電流の電流値とＰＮＰトランジスタ１０７に流れる定電流の電流値との合計値となり、ＰＮＰトランジスタ１１５Ｂに供給される定電流ＩｆＢの電流値は、ＰＮＰトランジスタ１０２に流れる定電流の電流値とＰＮＰトランジスタ１０８に流れる定電流の電流値との合計値となる。
【００５７】
これに対して、制御信号ＣＬ＝Ｌレベルとされる場合には、インバータ１１３の出力＝Ｈレベルとなり、ＮＰＮトランジスタ１１１、１１２はオン状態となり、ＰＮＰトランジスタ１０７、１０８のエミッタ電圧は接地電圧とされ、ＰＮＰトランジスタ１０７、１０８はカットオフ状態とされる。
【００５８】
この結果、ＰＮＰトランジスタ１１５Ａに供給される定電流ＩfＡの電流値は、ＰＮＰトランジスタ１０１に流れる定電流の電流値となり、ＰＮＰトランジスタ１１５Ｂに供給される定電流ＩfＢの電流値は、ＰＮＰトランジスタ１０２に流れる定電流の電流値となる。
【００５９】
即ち、制御信号ＣＬ＝Ｈレベルとする場合には、制御信号ＣＬ＝Ｌレベルとする場合よりも、ＰＮＰトランジスタ１１５Ａ、１１５Ｂに供給する定電流ＩfＡ、ＩfＢの電流値を大きくし、ピークホールド回路８６Ａ、８６Ｂの時定数を相対的に小さくすることができる。
【００６０】
これに対して、制御信号ＣＬ＝Ｌレベルとする場合には、制御信号ＣＬ＝Ｈレベルとする場合よりも、ＰＮＰトランジスタ１１５Ａ、１１５Ｂに供給する定電流ＩfＡ、ＩfＢの電流値を小さくして、ピークホールド回路８６Ａ、８６Ｂの時定数を相対的に大きくすることができる。
【００６１】
このように構成された本発明の実施の第２形態においては、周波数を０とする入力信号が入力され、広い周波数帯域は必要とされないが、ＡＧＣ出力について高いリニアリティ精度を要求されるオン・トラック時は、制御信号ＣＬ＝Ｈレベルとされ、入力部２０Ａ、２０Ｂの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００６２】
また、この場合には、ピークホールド回路８６Ａ、８６Ｂの時定数は小さくされ、入力部２０Ａ、２０Ｂの出力電圧ＶsＡ、ＶsＢはピークホールド回路８６Ａ、８６Ｂの影響を受けないようにされる。
【００６３】
また、トラック・サーチ時において、高いリニアリティ精度は必要とされないが、広い周波数帯域を必要とされるエンベロープ・サーボ時には、制御信号ＣＬ＝Ｌレベルとされ、ＡＧＣ出力のリニアリティ精度は相対的に低くされるが、入力部２０Ａ、２０Ｂの周波数帯域は相対的に広くされる。
【００６４】
また、この場合には、ピークホールド回路８６Ａ、８６Ｂの時定数は大きくされるので、高周波ノイズ、例えば、プリピット（エンボスデータ）による高周波ノイズを取り除くことができ、トラック・サーチ時のクロス・トラックのカウントを正確に行うことができる。
【００６５】
また、サーボ信号周波数に追従できる帯域を確保することができれば良く、また、高いリニアリティ精度は必要とされない高速サーチ時には、制御信号ＣＬ＝Ｈレベルとされ、入力部２０Ａ、２０Ｂの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００６６】
また、この場合には、ピークホールド回路８６Ａ、８６Ｂの時定数は小さくされ、入力部２０Ａ、２０Ｂの出力電圧ＶsＡ、ＶsＢはピークホールド回路８６Ａ、８６Ｂの影響を受けないようにされるので、トラック・サーチ時のクロス・トラックのカウントを正確に行うことができる。
【００６７】
このように、本発明の実施の第２形態によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができるので、利便性を高めることができると共に、トラック・サーチ時のトラックのカウントを正確に行うことができる。
【００６８】
第３形態・・図６〜図８
図６は本発明の実施の第３形態の構成を示す回路図であり、本発明の実施の第３形態は、光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力される入力電流ＩsＡ、ＩsＢを合成した入力電流を第１の電圧変換対象入力電流とし、同じく光磁気ディスク装置のヘッドアンプ部のホトダイオードから出力される入力電流ＩsＣ、ＩsＤを合成した入力電流を第２の電圧変換対象入力電流として、ＡＧＣ出力Ａを得ると共に、入力電流ＩsＢ、ＩsＤを合成した入力電流を第３の電圧変換対象入力電流とし、入力電流ＩsＡ、ＩsＣを合成した入力電流を第４の電圧変換対象入力電流として、ＡＧＣ出力Ｂを得るとするものである。
【００６９】
図６中、１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄはそれぞれ入力電流ＩsＡ、ＩsＢ、ＩsＣ、ＩsＤに対応して設けられている入力部である。
【００７０】
また、入力部１２０Ａにおいて、１２１Ａは第１の信号源（図示せず）から入力電流ＩsＡが入力される電流入力端子、１２２Ａは定電流ＩbＡ、ＩcＡ、ＩgＡを出力する可変定電流源、１２３Ａ、１２４Ａ、１２５Ａはカレントミラー回路を構成するＮＰＮトランジスタである。
【００７１】
また、入力部１２０Ｂにおいて、１２１Ｂは第２の信号源（図示せず）から入力電流ＩsＢが入力される電流入力端子、１２２Ｂは定電流ＩbＢ、ＩcＢ、ＩgＢを出力する可変定電流源、１２３Ｂ、１２４Ｂ、１２５Ｂはカレントミラー回路を構成するＮＰＮトランジスタである。
【００７２】
また、入力部１２０Ｃにおいて、１２１Ｃは第３の信号源（図示せず）から入力電流ＩsＣが入力される電流入力端子、１２２Ｃは定電流ＩbＣ、ＩcＣ、ＩgＣを出力する可変定電流源、１２３Ｃ、１２４Ｃ、１２５Ｃはカレントミラー回路を構成するＮＰＮトランジスタである。
【００７３】
また、入力部１２０Ｄにおいて、１２１Ｄは第４の信号源（図示せず）から入力電流ＩsＤが入力される電流入力端子、１２２Ｄは定電流ＩbＤ、ＩcＤ、ＩgＤを出力する可変定電流源、１２３Ｄ、１２４Ｄ、１２５Ｄはカレントミラー回路を構成するＮＰＮトランジスタである。
【００７４】
また、入力部１２０Ａにおいて、１２６Ａは入力電流ＩsＡ、ＩsＢに規制される電流をＮＰＮトランジスタ１２４Ａ、１２４Ｂに供給し、入力電流ＩsＡ＋ＩsＢに対応する出力電圧ＶsＡＢを得るための負荷素子をなすＮＰＮトランジスタである。
【００７５】
また、入力部１２０Ｂにおいて、１２６Ｂは入力電流ＩsＢ、ＩsＤに規制される電流をＮＰＮトランジスタ１２５Ｂ、１２５Ｄに供給して入力電流ＩsＢ＋ＩsＤに対応する出力電圧ＶsＢＤを得るための負荷素子をなすＮＰＮトランジスタである。
【００７６】
また、入力部１２０Ｃにおいて、１２６Ｃは入力電流ＩsＡ、ＩsＣに規制される電流をＮＰＮトランジスタ１２５Ａ、１２５Ｃに供給して入力電流ＩsＡ＋ＩsＣに対応する出力電圧ＶsＡＣを得るための負荷素子をなすＮＰＮトランジスタである。
【００７７】
また、入力部１２０Ｄにおいて、１２６Ｄは入力電流ＩsＣ、ＩsＤに規制される電流をＮＰＮトランジスタ１２４Ｃ、１２４Ｄに供給して入力電流ＩsＣ＋ＩsＤに対応する出力電圧ＶsＣＤを得るための負荷素子をなすＮＰＮトランジスタである。
【００７８】
また、１２７は制御信号ＣＬが入力される制御信号入力端子、１２８は制御信号ＣＬにより制御され、可変定電流源１２２Ａ、１２２Ｂ、１２２Ｃ、１２２Ｄから出力される定電流ＩbＡ、ＩcＡ、ＩgＡ、ＩbＢ、ＩcＢ、ＩgＢ、ＩbＣ、ＩcＣ、ＩgＣ、ＩbＤ、ＩcＤ、ＩgＤの電流値を制御する可変定電流源、ＩdＡ、ＩdＢ、ＩdＣ、ＩdＤは可変定電流源１２８による定電流である。
【００７９】
また、１２９は出力ＶsＡＢ、ＶsＣＤを入力してＡＧＣ出力Ａを演算して出力するＡＧＣ演算部、１３０は出力ＶsＢＤ、ＶsＡＣを入力してＡＧＣ出力Ｂを演算して出力するＡＧＣ演算部である。なお、これらＡＧＣ演算部１２９、１３０は、図３に示すＡＧＣ演算部２８と同様に構成されている。
【００８０】
図７は可変定電流源１２２Ａの構成を示す回路図であり、可変定電流源１２２Ｂ、１２２Ｃ、１２２Ｄも同様に構成されている。
【００８１】
図７中、１３２Ａ〜１３５Ａは抵抗、１３６Ａ〜１４３ＡはＰＮＰトランジスタであり、ＰＮＰトランジスタ１３６Ａ〜１４３Ａでカレントミラー回路が構成されている。
【００８２】
図８は可変定電流源１２８の構成を示す回路図である。図８中、１４５〜１５６は抵抗、１５７〜１５９はＰＮＰトランジスタ、１６０〜１７１はＮＰＮトランジスタ、Ｖref３は基準電圧であり、ＮＰＮトランジスタ１６０と抵抗１４８とで定電流源が構成されている。
【００８３】
また、ＮＰＮトランジスタ１６０〜１６２でカレントミラー回路が構成され、ＰＮＰトランジスタ１５７〜１５９でカレントミラー回路が構成され、ＮＰＮトランジスタ１６３〜１６８でカレントミラー回路が構成され、抵抗１４７、１５６、ＮＰＮトランジスタ１７０、１７１でＮＰＮトランジスタ１６９のベース・バイアス回路が構成されている。
【００８４】
ここに、定電流ＩbＡ、ＩcＡ、ＩgＡの電流値は、定電流ＩdＡの電流値に規制され、定電流ＩbＢ、ＩcＢ、ＩgＢの電流値は、定電流ＩdＢの電流値に規制され、定電流ＩbＣ、ＩcＣ、ＩgＣの電流値は定電流ＩdＣの電流値に規制され、定電流ＩbＤ、ＩcＤ、ＩgＤの電流値は定電流ＩdＤの電流値に規制される。
【００８５】
そして、定電流ＩdＡ、ＩdＢ、ＩdＣ、ＩdＤの電流値は、ＮＰＮトランジスタ１６３に流れる定電流の電流値に規制され、ＮＰＮトランジスタ１６３に流れる定電流の電流値は、ＰＮＰトランジスタ１５７に流れる定電流の電流値に規制される。
【００８６】
また、ＰＮＰトランジスタ１５７に流れる定電流の電流値は、ＮＰＮトランジスタ１６１、１６２に流れる定電流の電流値に規制され、ＮＰＮトランジスタ１６１、１６２に流れる定電流の電流値は、ＮＰＮトランジスタ１６０に流れる定電流の電流値に規制される。
【００８７】
ここに、制御信号ＣＬ＝Ｈレベルとされる場合には、ＮＰＮトランジスタ１６９はオン状態となり、ＮＰＮトランジスタ１６２のエミッタ電圧が電源電圧ＶＣＣとされ、このＮＰＮトランジスタ１６２がカットオフ状態とされ、ＮＰＮトランジスタ１６２には電流が流れず、ＰＮＰトランジスタ１５７に流れる定電流の電流値は、ＮＰＮトランジスタ１６１に流れる定電流の電流値と同一となる。
【００８８】
これに対して、制御信号ＣＬ＝Ｌレベルとされる場合には、ＮＰＮトランジスタ１６９はオフ状態となり、ＮＰＮトランジスタ１６２はカットオフ状態とされないので、ＰＮＰトランジスタ１５７に流れる定電流の電流値は、ＮＰＮトランジスタ１６１、１６２に流れる定電流の電流値の合計値となる。
【００８９】
即ち、制御信号ＣＬ＝Ｈレベルとする場合には、制御信号ＣＬ＝Ｌレベルとする場合よりも、定電流ＩbＡ、ＩbＢ、ＩbＣ、ＩbＤの電流値を小さくし、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に狭くなるが、ＡＧＣ出力のリニアリティ精度を相対的に高くすることができる。
【００９０】
これに対して、制御信号ＣＬ＝Ｌレベルとする場合には、制御信号ＣＬ＝Ｈレベルとする場合よりも、定電流ＩbＡ、ＩbＢ、ＩbＣ、ＩbＤの電流値を大きくし、ＡＧＣ出力のリニアリティ精度は相対的に低くなるが、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域を相対的に広くすることができる。
【００９１】
このように構成された本発明の実施の第３形態においては、周波数を０とする入力信号が入力され、広い周波数帯域は必要とされないが、ＡＧＣ出力について高いリニアリティ精度を要求されるオン・トラック時は、制御信号ＣＬ＝Ｈレベルとされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００９２】
また、トラック・サーチ時において、高いリニアリティ精度は必要とされないが、広い周波数帯域を必要とされるエンベロープ・サーボ時には、制御信号ＣＬ＝Ｌレベルとされ、ＡＧＣ出力のリニアリティ精度は相対的に低くされるが、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に広くされる。
【００９３】
また、サーボ信号周波数に追従できる帯域を確保することができれば良く、また、高いリニアリティ精度は必要とされない高速サーチ時には、制御信号ＣＬ＝Ｈレベルとされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００９４】
このように、本発明の実施の第３形態によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができるので、利便性を高めることができる。
【００９５】
第４形態・・図９
図９は本発明の実施の第４形態の構成を示す回路図であり、本発明の実施の第４形態は、出力電圧ＶsＡＢ、ＶsＣＤ、ＶsＢＤ、ＶsＡＣのそれぞれに対応させてピークホールド回路（ＰＨ）１７２、１７３、１７４、１７５を設け、その他については、図６に示す本発明の実施の第３形態と同様に構成したものである。
【００９６】
なお、ピークホールド回路１７２、１７３及びピークホールド回路１７４、１７５は、それぞれ、図５に示すピークホールド回路８６Ａ、８６Ｂと同様に構成されている。
【００９７】
このように構成された本発明の実施の第４形態においては、周波数を０とする入力信号が入力され、広い周波数帯域は必要とされないが、ＡＧＣ出力について高いリニアリティ精度を要求されるオン・トラック時は、制御信号ＣＬ＝Ｈレベルとされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【００９８】
また、この場合には、ピークホールド回路１７２〜１７５の時定数は小さくされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの出力電圧ＶsＡＢ、ＶsＢＤ、ＶsＡＣ、ＶsＣＤはピークホールド回路１７２、１７４、１７５、１７３の影響を受けないようにされる。
【００９９】
また、トラック・サーチ時において、高いリニアリティ精度は必要とされないが、広い周波数帯域を必要とされるエンベロープ・サーボ時には、制御信号ＣＬ＝Ｌレベルとされ、ＡＧＣ出力のリニアリティ精度は相対的に低くされるが、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に広くされる。
【０１００】
また、この場合には、ピークホールド回路１７２〜１７５の時定数は大きくされるので、高周波ノイズ、例えば、プリピット（エンボスデータ）による高周波ノイズを取り除くことができ、トラック・サーチ時のクロス・トラックのカウントを正確に行うことができる。
【０１０１】
また、サーボ信号周波数に追従できる帯域を確保することができれば良く、また、高いリニアリティ精度は必要とされない高速サーチ時には、制御信号ＣＬ＝Ｈレベルとされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの周波数帯域は相対的に狭くされるが、ＡＧＣ出力のリニアリティ精度は相対的に高くされる。
【０１０２】
また、この場合には、ピークホールド回路１７２〜１７５の時定数は小さくされ、入力部１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄの出力電圧ＶsＡＢ、ＶsＢＤ、ＶsＡＣ、ＶsＣＤはピークホールド回路１７２、１７４、１７５、１７３の影響を受けないようにされるので、トラック・サーチ時のクロス・トラックのカウントを正確に行うことができる。
【０１０３】
このように、本発明の実施の第４形態によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができるので、利便性を高めることができると共に、トラック・サーチ時のトラックのカウントを正確に行うことができる。
【０１０４】
【発明の効果】
以上のように、本発明のＡＧＣ回路によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、周波数帯域は狭くなるが、ＡＧＣ出力のリニアリティ精度を高くすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、ＡＧＣ出力のリニアリティ精度は低くなるが、周波数帯域を広くすることができ、利便性を高めることができる。
【０１０５】
また、特に、第２の発明のＡＧＣ回路によれば、広い周波数帯域は必要としないが、ＡＧＣ出力について高いリニアリティ精度を必要とする場合には、第１、第２のピークホールド回路の時定数を小さくし、第１、第２の入力部の出力電圧が第１、第２のピークホールド回路の影響を受けないようにすることができ、ＡＧＣ出力について高いリニアリティ精度は必要でないが、広い周波数帯域を必要とする場合には、第１、第２のピークホールド回路の時定数を大きくして、高周波ノイズを取り除くことができる。
【図面の簡単な説明】
【図１】本発明の実施の第１形態の構成を示す回路図である。
【図２】本発明の実施の第１形態が備える可変定電流源の構成を示す回路図である。
【図３】本発明の実施の第１形態が備えるＡＧＣ演算部の構成を示す回路図である。
【図４】本発明の実施の第２形態の構成を示す回路図である。
【図５】本発明の実施の第１形態が備えるピークホールド回路の構成を示す回路図である。
【図６】本発明の実施の第３形態の構成を示す回路図である。
【図７】本発明の実施の第３形態が備える入力部を構成する可変定電流源の構成を示す回路図である。
【図８】本発明の実施の第３形態が備える入力部を構成する可変定電流源を制御する可変定電流源の構成を示す回路図である。
【図９】本発明の実施の第４形態の構成を示す回路図である。
【図１０】従来のＡＧＣ回路の一例を信号源とともに示す回路図である。
【符号の説明】
ＩsＡ、ＩsＢ、ＩsＣ、ＩsＤ  入力電流
ＣＬ  制御信号
【図１】
0003694962.tif 000002
【図２】
0003694962.tif 000003
【図３】
0003694962.tif 000004
【図４】
0003694962.tif 000005
【図５】
0003694962.tif 000006
【図６】
0003694962.tif 000007
【図７】
0003694962.tif 000008
【図８】
0003694962.tif 000009
【図９】
0003694962.tif 000010
【図１０】
0003694962.tif 000011