(57)【特許請求の範囲】
【請求項１】
第１の論理電圧レベル又は第２の論理電圧レベルに駆動される信号線に電気的に接続される信号端子と、
入力端子が上記信号端子に電気的に接続される入力回路と、
上記第１の論理電圧レベルと上記第２の論理電圧レベルとの間の電圧レベルである基準電圧が印加される基準電圧供給端子と上記信号端子との間に互いに逆向きに並列に電気的に接続される第１及び第２のダイオード回路を有し、上記信号端子の電圧レベルを上記基準電圧よりも所定の値だけ高く上記第１の論理電圧レベル以下の第１のクランプ電圧又は上記基準電圧よりも所定の値だけ低く上記第２の論理電圧レベル以上の第２のクランプ電圧に維持するように構成されているクランプ回路と、
出力端子が上記信号端子に電気的に接続される出力回路と、
を有するインターフェース回路。
【請求項２】
上記クランプ回路と上記基準電圧供給端子との間に電気的に接続され、上記入力回路が上記信号端子から信号を入力する際にはオン状態とされ、上記出力回路が上記信号端子に対して信号を出力する際にはオフ状態とされるスイッチ回路を有する請求項１に記載のインターフェース回路。
【請求項３】
上記第１又は第２のダイオード回路が直列に接続される２つのダイオードを有する請求項１又は２に記載のインターフェース回路。
【請求項４】
上記第１又は第２のダイオード回路が直列に接続される２つのショットキーダイオードを有する請求項１又は２に記載のインターフェース回路。
【請求項５】
上記基準電圧がハイレベルの信号の論理とローレベルの信号の論理を弁別するための電圧である請求項１、２、３又は４に記載のインターフェース回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はインターフェース回路の技術分野にかかり、特に、交換機などに用いられ、高速に信号を伝達するバックプレーン・アプリケーションに用いられるインターフェース回路に関する。
【０００２】
【従来の技術】
バックプレーン・アプリケーションは、大容量のデータをパラレルに転送するシステムであり、多くの産業機器（大型ハードディスク、交換機、電送装置、計測器等）で用いられている。
【０００３】
図６の符号１０１に、従来のバックプレーン・アプリケーションを示す。バックプレーン・アプリケーション１０１は、バックボード１０２と、複数のカード１０５から成る。
【０００４】
バックボード１０２は、細長い長方形の基板からなり、複数の電送路１０３が設けられている。複数の電送路１０３は、バックボード１０２の長手方向に伸びるように配置されており、互いに所定間隔をおいて平行に配置されている。バックボード１０２上には、各電送路１０３を横切るように、ソケット１０４が配置されている。ソケット１０４は複数設けられており、所定間隔をおいて配置されている。
【０００５】
各カード１０５には、内部回路１０６と、入出力回路１１０と、配線１２１と、接続部（図示せず）とが設けられ、内部回路１０６は、入出力回路１１０と、配線１２１とによって接続部と電気的に接続されている。
【０００６】
入出力回路１１０は、逆並列接続された出力回路１０８と入力回路１０９とを有しており、内部回路１０６の制御によって、出力回路１０８と入力回路１０９とのうち、いずれか一方が動作するように構成されている。
【０００７】
各カード１０５には信号線群１０７とコネクタ１１８が設けられ、内部回路１０６は信号線群１０７、コネクタ１１８を介して外部機器（図示せず）に接続されるように構成されている。
【０００８】
上記のバックプレーン・アプリケーション１０１においては、各ソケット１０４には、それぞれにカード１０５が１枚ずつ挿入される。図６には、３枚のカード１０５１〜１０５３が、３個のソケット１０４１〜１０４３に１個ずつ挿入されている状態を示している。
【０００９】
この状態では、各カード１０５１〜１０５３の内部回路１０６１〜１０６３は、各カード１０５１〜１０５３の接続部と、バックボード１０２上の電送路１０３とを介して、互いに電気的に接続されている。
【００１０】
このようなバックプレーン・アプリケーション１０１において、出力側のカード１０５１の内部回路１０６１から、入力側のカード１０５２の内部回路１０６２へと信号を伝達するには、予め出力側の入出力回路１１０１では、出力回路１０８１のみを動作状態におき、入力側の入出力回路１１０２では、入力回路１０９２のみを動作状態におく。その状態で出力側の出力回路１０８１から、出力側の内部回路１０６１の出力信号に応じて、高電圧（ハイレベル）又は低電圧（ローレベル）の信号を出力すると、その信号は、出力側の配線１２１１とソケット１０４１とを介して電送路１０３に出力され、電送路１０３から、入力側のカード１０５２のソケット１０４２と、配線１２１２と、入力回路１０９２とを介して入力側の内部回路１０６２に入力される。
以上のようにして、出力側の内部回路１０６１から、入力側の内部回路１０６２へ信号が伝達される。
【００１１】
上記したバックプレーン・アプリケーション１０１においては、１枚のカード上の１個の入出力回路１１０は、１本の電送路１０３に接続される。各カード１０５には入出力回路１１０が複数個設けられているから、このバックプレーン・アプリケーション１０１では、複数の内部回路１０６間で、カード上の入出力回路１１０の個数と同じビット数のデータをパラレルに転送することができる。
【００１２】
上記のバックプレーン・アプリケーション１０１においては、カード１０５間で信号をできるだけ高速に転送したいという要求があり、図７の等価回路図に示すように、電送路１０３の両端に、直列接続された終端抵抗１１５１、１１５２、１１６１、１１６２を設けている。
【００１３】
しかしながら、上記のバックボード１０２や、各カード１０５の配線には、寄生容量が存在する。特に、各カード１０５の入出力回路１１０とソケットとの間の配線１２１に生じる寄生容量は大きい。カード１０５はバックボード１０２に多数取り付けられているので、バックプレーン・アプリケーション１０１全体の寄生容量は非常に大きくなる。
【００１４】
このように大きな寄生容量により、信号伝達の際に信号が大きく変動し、各配線１２１の電位も大きく変動してしまう。各配線１２１の電位は長時間経たないと安定しないので、入力回路１０９の出力がハイレベルかローレベルのいずれか一方に確定するまでに長時間を要し、出力回路１０８と入力回路１０９との間で高速に信号を伝達することができなくなってしまうという問題が生じていた。
【００１５】
信号の変動を抑えるためには、終端抵抗１１５１、１１５２、１１６１、１１６２の抵抗値を小さくすることが考えられるが、この場合には消費電力が非常に大きくなってしまうという問題があった。
【００１６】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高速に信号を伝達することが可能な技術を提供することにある。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明のインターフェース回路は、第１の論理電圧レベル又は第２の論理電圧レベルに駆動される信号線に電気的に接続される信号端子と、入力端子が上記信号端子に電気的に接続される入力回路と、上記第１の論理電圧レベルと上記第２の論理電圧レベルとの間の電圧レベルである基準電圧が印加される基準電圧供給端子と上記信号端子との間に互いに逆向きに並列に電気的に接続される第１及び第２のダイオード回路を有し、上記信号端子の電圧レベルを上記基準電圧よりも所定の値だけ高く上記第１の論理電圧レベル以下の第１のクランプ電圧又は上記基準電圧よりも所定の値だけ低く上記第２の論理電圧レベル以上の第２のクランプ電圧に維持するように構成されているクランプ回路と、出力端子が上記信号端子に電気的に接続される出力回路とを有する。
【００１８】
また、本発明のインターフェース回路は、更に、上記クランプ回路と上記基準電圧供給端子との間に電気的に接続され、上記入力回路が上記信号端子から信号を入力する際にはオン状態とされ、上記出力回路が上記信号端子に対して信号を出力する際にはオフ状態とされるスイッチ回路を有する。
【００１９】
また、本発明のインターフェース回路においては、上記第１又は第２のダイオード回路が直列に接続される２つのダイオード又はショットキーダイオードを有する。
【００２０】
また、本発明のインターフェース回路においては、上記基準電圧がハイレベルの信号の論理とローレベルの信号の論理を弁別するための電圧である。
【００２１】
本発明は以上のように構成されており、入力回路の入力端（入力側）に接続された信号線（配線）に、クランプ回路が接続されている。
【００２２】
このため、入力回路の入力電圧が大きく振動しようとしても、第１又は第２のクランプ電圧でクランプされるので、入力電圧は第１のクランプ電圧と第２のクランプ電圧との間の電圧範囲を超えて振動しない。
【００２３】
従って、入力電圧が無制限に振動していた従来に比して、入力回路の入力電圧が減衰して一定電圧に収束するまでの時間を従来に比して短くすることができるので、電送路と回路基板との間で高速に信号を伝達することが可能になる。
【００２４】
なお、クランプ回路は配線に接続されているが、クランプ回路が入力回路から遠い箇所で配線に接続された場合には、クランプ回路を用いて第１、第２のクランプ電圧でクランプしても、入力回路の入力と、クランプ回路が接続された箇所との間に存在する寄生容量の影響などによって入力回路の入力電圧を安定させることができない場合がある。
【００２５】
しかしながら、クランプ回路を入力回路に近い箇所で配線に接続すると、入力回路の入力と、クランプ回路が接続された箇所との間の配線の寄生容量の影響を除去することができ、第１、第２のクランプ電圧でクランプされたときに、入力回路の入力電圧を確実に安定させることができる。
【００２６】
また、本発明では、クランプ回路が第１、第２のダイオード回路を有し、第１のダイオード回路のアノードが配線側に、カソードが基準電圧（閾電圧）が入力される部分（供給端）にそれぞれ接続されるようにし、第２のダイオード回路は、第１のダイオード回路と逆に、カソードが配線側に、アノードが閾電圧が入力される部分にそれぞれ接続されるように構成してもよい。
【００２７】
このように構成することにより、配線に伝達された信号が大きく上昇又は下降すると、第１又は第２のダイオード回路が導通するので、配線の電位は閾電圧よりダイオード回路の順方向降下電圧分だけ高い電圧又は低い電圧でクランプされ、それ以上には上昇又は下降しない。従って、入力電圧が無制限に振動していた従来に比して、入力回路の入力電圧が減衰して一定電圧に収束するまでの時間を短くすることができる。
【００２８】
また、第１、第２のダイオード回路を、直列接続された複数個のダイオードで構成する場合には、予めダイオードの個数を適当な値に設定することにより、第１、第２のクランプ電圧を、配線に伝達される信号の上限と下限との間の電圧であって、かつ入力回路の出力をハイレベル又はローレベルのいずれか一方に確定することができる電圧に設定することができる。
【００２９】
また、本発明のインターフェース回路において、ダイオード回路にスイッチ回路が接続され、閾電圧は、スイッチ回路がオン状態のときに、スイッチ回路及びダイオード回路を介して、前記配線に印加できるように構成してもよい。
【００３０】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
図１の符号１は、本発明の実施形態のバックプレーン・アプリケーションを示している。このバックプレーン・アプリケーション１は、バックボード２を有している。図１は、バックボード２上に３個のソケット４１〜４３が設けられ、それぞれに１枚ずつカード５１〜５３が挿入されている状態を示している。
【００３１】
バックボード２は、複数の電送路３と、複数のソケット４１〜４３とを有しているが、バックボード２と、電送路３と、ソケット４１〜４３とは、それぞれ従来で説明したバックボード１０２、電送路１０３、ソケット１０４１〜１０４３と同じ構成であるため、詳細な説明は省略する。
【００３２】
各カード５１〜５３には、入出力回路１０１〜１０３と、配線２１１〜２１３と、接続部（図示せず）がそれぞれ設けられており、それぞれの内部回路６１〜６３は、配線２１１〜２１３と、入出力回路１０１〜１０３とを介して接続部と電気的に接続されているので、各カード５１〜５３の内部回路６１〜６３は、各カード５１〜５３の接続部と、バックボード２上の電送路３とを介して、互いに電気的に接続されている。
【００３３】
各入出力回路１０１〜１０３は、出力回路８１〜８３と入力回路９１〜９３とをそれぞれ１つずつ有している。各出力回路８１〜８３と各入力回路９１〜９３とは逆並列接続されており、各内部回路６１〜６３の制御により、出力回路８１〜８３と入力回路９１〜９３とのうち、いずれか一方が動作するように構成されている。
【００３４】
各カード５１〜５３には信号線群７１〜７３と、コネクタ１８１〜１８３とが設けられており、内部回路６１〜６３は信号線群７１〜７３とコネクタ１８１〜１８３とを介して外部機器（図示せず）とそれぞれ電気的に接続されている。外部機器には、補助電源６０（図２参照）が設けられており、補助電源６０は、入力回路９１〜９３の出力のハイレベルとローレベルを弁別する閾電圧Ｖｔを生成している。
【００３５】
さらに、各カード５１〜５３にはクランプ回路４０１〜４０３がそれぞれ設けられており、各クランプ回路４０１〜４０３は、コネクタ１８１〜１８３と、信号線群７１〜７３と、内部回路６１〜６３と、スイッチ８０１〜８０３とをそれぞれ介して、上述の閾電圧Ｖｔが入力されるように構成されている。
【００３６】
各クランプ回路４０１〜４０３は、それぞれ一対のダイオード回路４０ａ、４０ｂを有しており、各ダイオード回路４０ａ、４０ｂは、図４（ａ）に示すように、直列接続された２個のショットキーダイオード４１、４２及び４３、４４でそれぞれ構成されている。
【００３７】
一方のダイオード回路４０ａ１〜４０ａ３のアノードはスイッチ８０１〜８０３と、内部回路６１〜６３と、信号線群７１〜７３と、コネクタ１８１〜１８３とを介して補助電源６０に接続され、カソードは配線２１１〜２１３に接続されている。
【００３８】
他方のダイオード回路４０ｂ１〜４０ｂ３は、一方のダイオード回路４０ａ１〜４０ａ３とは逆に、カソードがスイッチ８０１〜８０３、内部回路６１〜６３、信号線群７１〜７３、コネクタ１８１〜１８３を介して補助電源６０に接続され、アノードが配線２１１〜２１３に接続されている。
【００３９】
このクランプ回路４０では、配線２１の電位が上昇した場合には、一方のダイオード回路４０ａが導通し、配線２１の電位が下降した場合には、他方のダイオード回路４０ｂが導通するようにされている。
【００４０】
そして一方のダイオード回路４０ａが導通したときには、閾電圧Ｖｔより２個のショットキーダイオード４１、４２の順方向降下電圧Ｖｆだけ高いクランプ電圧（以下、高電圧側のクランプ電圧と称する。）Ｖｔ＋２Ｖｆで配線２１の電位がクランプされる。
【００４１】
これとは逆に、他方のダイオード回路４０ｂが導通した場合には、閾電圧Ｖｔより２個のショットキーダイオード４３、４４の順方向降下電圧Ｖｆだけ低いクランプ電圧（以下、低電圧側のクランプ電圧と称する。）Ｖｔ−２Ｖｆで、配線２１の電位がクランプされる。
【００４２】
ここでは電源電圧Ｖｃｃを３．３Ｖとし、閾電圧Ｖｔを１．５Ｖとしており、ショットキーダイオード４１〜４４の順方向降下電圧Ｖｆは０．５Ｖなので、高電圧側、低電圧側のクランプ電圧はそれぞれ２．５Ｖ、０．５Ｖになる。
【００４３】
図２に、各カード５１〜５ｎの入出力回路１０１〜１０ｎが電送路３に接続された状態の等価回路図を示す。電送路３の両端には、クランプ回路４０と同じ構成のクランプ回路５０１、５０２が設けられ、電送路３の両端の電位を、高電圧側のクランプ電圧Ｖｔ＋２Ｖｆと、低電圧側のクランプ電圧Ｖｔ−２Ｖｆとのいずれか一方でクランプするようにされている。
【００４４】
上記の構成を有するバックプレーン・アプリケーション１において、出力側となるカード５１の内部回路６１から、入力側となるカード５２の内部回路６２へと信号を伝達するには、予め出力側の入出力回路１０１では、出力回路８１のみを動作状態にし、入力側の入出力回路１０２では、入力回路９２のみを動作状態にしておく。また、出力側のカード５１のスイッチ８０１をオフさせ、出力側のクランプ回路４０１が動作しないようにするとともに、入力側のカード５２のスイッチ８０２をオンさせて、入力側のクランプ回路４０２を動作状態にしておく。
【００４５】
その状態で出力側の内部回路６１が出力側の出力回路８１を駆動して、ハイレベル又はローレベルの信号を出力側の配線２１１とソケット４１とを介して電送路３へと出力する。
【００４６】
電送路３に出力された信号は、入力側のカード５２に接続されたソケット４２と、入力側のカード５２の配線２１２を介して入力側の入力回路９２に入力される。入力回路９２の入力に接続された配線２１２にはクランプ回路４０２が接続されているので、入力回路９２の入力電位が上昇して、ショットキーダイオード４１、４２が導通した場合には、入力回路９２の入力電位は、高電圧側のクランプ電圧Ｖｔ＋２Ｖｆになり、それ以上には上昇しない。
【００４７】
他方、入力回路９２の入力電位が下降して、ショットキーダイオード４３、４４が導通した場合には、入力回路９２の入力電位は、低電圧側のクランプ電圧Ｖｔ−２Ｖｆになり、それ以下には下降しない。
【００４８】
従って、入力電位が振動した場合でも、高電圧側のクランプ電圧Ｖｔ＋２Ｖｆと、低電圧側のクランプ電圧Ｖｔ−２Ｖｆとの間の電圧範囲を超えて振動することはない。これにより、入力電位が無制限に振動していた従来に比して、入力回路９２の入力電位が減衰して一定電圧に収束するまでの時間を短くすることができるので、電送路と回路基板との間で高速に信号を伝達することが可能になる。
【００４９】
本発明の発明者等は、本実施形態のバックプレーン・アプリケーション１の電送路３と、従来のバックプレーン・アプリケーション１０１の電送路１０３とに、それぞれ同じハイレベルの信号を出力し、各電送路３、１０３にそれぞれ接続された入力回路９２、１０９２の入力電位を測定した。ここでは、ハイレベルの信号が時刻ｔ０に電送路３、１０３に出力されるものとし、時刻ｔ０以前で電送路３、１０３の電圧は０Ｖであるものとする。
【００５０】
従来の入力回路１０９２の入力電位の測定結果を図５の曲線（Ｂ）に示す。この場合、入力の電位は時刻ｔＯで立ち上がり始めた後に高電圧側のクランプ電圧Ｖｔ＋２Ｖｆを超えて大きく上昇し、その後は大きく振動して、長時間経過した後に時刻ｔＢでほぼ一定電圧に安定した。
【００５１】
これに対し、本実施形態の入力回路９２の入力電位の測定結果を、図５の曲線（Ａ）に示す。この場合、入力電位は時刻ｔｏから上昇しはじめるが、上昇した入力電位が高電圧側のクランプ電圧Ｖｔ＋２Ｖｆを超えようとしてもクランプ回路４０２により抑制され、高電圧側のクランプ電圧Ｖｔ＋２Ｖｆ以上には上昇しない。その後入力電位は高電圧側のクランプ電圧Ｖｔ＋２Ｖｆ近傍で振動するものの、その振幅は非常に小さくなるので、時刻ｔＢに比して相当早い時刻ｔＡでほぼ一定電圧になる。
このように、曲線（Ａ）と曲線（Ｂ）とを比較すると、本実施形態における入力回路９２の入力電位は、従来に比して非常に短時間で安定することが確認できた。
【００５２】
上記したバックプレーン・アプリケーション１においては、１枚のカード上に設けられた１個の入出力回路１０が、１本の電送路３にそれぞれ接続できるようにされ、各カード５には複数の入出力回路１０が設けられている。このため、入出力回路１０の個数分のデータを各カードの内部回路６間でパラレルに伝達させることができる。
【００５３】
本実施形態では、出力回路８として、図３（ａ）に示すようなＵＬＴＴＬドライバを用いている。このＵＬＴＴＬドライバは、２個のＣＭＯＳインバータ６１、６２とダイオード６３、６４を有している。
【００５４】
一方のＣＭＯＳインバータ６１の電源側端子と接地側端子は、それぞれ電源電圧Ｖｃｃ、接地電位に直接接続されており、他方のＣＭＯＳインバータ６２の電源側端子と接地側端子は、それぞれダイオード６３、６４を介して電源電圧Ｖｃｃ、接地電位に接続されている。
【００５５】
２個のＣＭＯＳインバータ６１、６２の入力は互いに短絡されて入力端子５１に接続されており、２個のＣＭＯＳインバータ６１、６２の出力もまた互いに短絡して出力端子５２に接続されており、入力端子５１から信号が入力されると、入力された信号を反転して、ハイレベル又はローレベルの信号を出力端子５２から出力するようにされている。ダイオード６３、６４が接続された一方のＣＭＯＳインバータ６２は、他方のＣＭＯＳインバータ６１よりも低インピーダンスに構成されている。
【００５６】
例えば、出力端子５２の電位がローレベルからハイレベルに転ずる場合には、出力端子５２の電位がまだローレベル近傍にある初期の状態では、電源電圧側のダイオード６３がオンし、低インピーダンスのＣＭＯＳインバータ６２がオンできるので、そのＣＭＯＳインバータ６２から出力端子５２を介して配線２１に大きい電流が供給される。
【００５７】
出力端子５２の電位が上昇し、電源電圧Ｖｃｃに近くなると電源電圧側のダイオード６３がオフし、そのダイオード６３に接続されたＣＭＯＳインバータ６２は電源電圧Ｖｃｃから切り離され、他方のＣＭＯＳインバータ６１のみから電流が供給される。このＣＭＯＳインバータ６１は、ダイオード６３に接続されたＣＭＯＳインバータ６２より高インピーダンスに構成されており、出力電流は小さいため、出力端子５２がハイレベル近傍のときにはＵＬＴＴＬドライバ全体としての消費電力は小さくなる。
【００５８】
これとは逆に、出力端子５２の電位がハイレベルからローレベルに転ずる場合には、出力端子５２の電位がまだハイレベル近傍にある初期の状態では、接地電位側のダイオード６４がオンし、低インピーダンスのＣＭＯＳインバータ６２がオンできるので、そのＣＭＯＳインバータ６２から出力端子５２を介して配線２１に大きい電流が供給される。
【００５９】
出力端子５２の電位が下降し、接地電位に近くなると接地電位側のダイオード６４がオフし、低インピーダンスのＣＭＯＳインバータ６２は接地電位から切り離され、他方のＣＭＯＳインバータ６１のみから小さい電流が供給されるため、出力端子５２がローレベル近傍のときにはＵＬＴＴＬドライバ全体としての消費電力は小さくなる。
【００６０】
以上により、ＵＬＴＴＬドライバは、図３（ｂ）の曲線（Ｃ）に示すような電流−電圧特性を示す。ＵＬＴＴＬドライバでは、高電圧側のクランプ電圧Ｖｔ＋２Ｖｆでの電流Ｉ１は非常に小さいことがわかる。
【００６１】
これに対し、通常の高出力ドライバの電流−電圧特性を図３（ｂ）の曲線（Ｄ）に示す。曲線（Ｄ）に示すように、高出力ドライバの入力電位が高電圧側のクランプ電圧Ｖｔ＋２Ｖｆでクランプされた時に流れる電流ＩＯは、曲線（Ｄ）に示すように大変大きいため、実際にはこのような高出力ドライバを用いることはできない。これに対し、上述したようにＵＬＴＴＬドライバは、クランプ時における消費電力が小さいという利点があるので、出力回路８としてＵＬＴＴＬドライバを用いている。
【００６２】
なお、本実施形態では、入出力回路１０がそれぞれ出力回路８と入力回路９とを有しており、双方向に信号を伝達できるようにされているが、本発明はこれに限らず、信号の伝達は一方向のみでもよく、例えば、１枚のカードが出力回路を有し、他の全てのカードが入力回路のみを有するようにし、１枚のカードから出力された信号が、他のカードに全て入力されるように構成してもよい。
【００６３】
また、本実施形態では、全てのカードにクランプ回路４０が設けられるものとしているが、本発明はこれに限らず、少なくとも入力回路９に設けられていれば足りるので、出力回路のみを備えたカードを用いた場合には、出力回路のみを設けたカードには、クランプ回路を設けなくともよい。
【００６４】
さらに、本実施形態では、高電圧側、低電圧側のクランプ電圧をそれぞれ２．５Ｖ、０．５Ｖとしているが、本発明のクランプ電圧はこれに限らず、電源電圧と閾電圧Ｖｔとの間の電圧であって、かつ入力回路９の出力をハイレベルとローレベルのいずれか一方に確定することができる電圧であればよく、このような電圧であれば、例えば高電圧側、低電圧側のクランプ電圧がそれぞれ３Ｖ、１Ｖであってもよい。
【００６５】
また、クランプ回路として、図４（ａ）に示すように、２個直列接続されたショットキーダイオードが互いに逆並列接続された回路を用いているが、本発明のクランプ回路はこれに限らず、電源電圧と閾電圧Ｖｔとの間の電圧であって、かつ入力回路９の出力をハイレベルとローレベルのいずれか一方に確定することができる電圧にクランプできるのであれば、図４（ｂ）に示すように、２個直列接続されたショットキーダイオード７１、７２と、１個のショットキーダイオード７３とが、互いに逆並列接続された構成としてもよい。図４（ｂ）に示すクランプ回路では、配線の電位が上昇すると、閾電圧Ｖｔより２個のショットキーダイオード７１、７２の順方向降下電圧Ｖｆだけ高いクランプ電圧Ｖｔ＋２Ｖｆで配線２１の電位がクランプされ、配線２１の電位が下降すると、閾電圧Ｖｔより１個のショットキーダイオード７３の順方向降下電圧Ｖｆだけ低いクランプ電圧Ｖｔ−Ｖｆでクランプされる。
【００６６】
さらにまた、入力回路や出力回路として、図で説明したＵＬＴＴＬドライバを用いているが、本発明の入力回路や出力回路はこれに限らず、クランプ回路でクランプされたときに、消費電流が小さいドライバであればよい。
【００６７】
【発明の効果】
入力回路の入力電圧が大きく振動しようとしても、第１又は第２のクランプ電圧でクランプされるので、入力電圧は第１のクランプ電圧と第２のクランプ電圧との間の電圧範囲を超えて振動しない。
【００６８】
従って、入力電圧が無制限に振動していた従来に比して、入力回路の入力電圧が減衰して一定電圧に収束するまでの時間を従来に比して短くすることができるので、電送路と回路基板との間で高速に信号を伝達することが可能になる。
【図面の簡単な説明】
【図１】本発明のバックプレーン・アプリケーションを示す斜視図
【図２】本発明のバックプレーン・アプリケーションを説明する等価回路図
【図３】（ａ）：本発明の実施形態に用いられるＵＬＴＴＬドライバを示す回路図
（ｂ）：本発明の実施形態に用いられるＵＬＴＴＬドライバの動作特性を説明する図
【図４】（ａ）：本発明の一実施形態のクランプ回路を説明する図
（ｂ）：本発明の他の実施形態のクランプ回路を説明する図
【図５】本発明のバックプレーン・アプリケーションと従来のバックプレーン・アプリケーションとのそれぞれについて、入力回路の入力電位の測定結果を示す電圧波形図
【図６】従来のバックプレーン・アプリケーションを示す斜視図
【図７】従来のバックプレーン・アプリケーションを説明する等価回路図
【符号の説明】
１……バックプレーン・アプリケーション    ２……バックボード    ３……電送路    ４１〜４３……ソケット    ５１〜５３……カード（回路基板）    ６１〜６３……内部回路    ７１〜７３……信号線群    ８１〜８３……出力回路    ９１〜９３……入力回路    ２１１〜２１３……配線    ４０１〜４０３……クランプ回路
【図１】
0003611980.tif 000002
【図２】
0003611980.tif 000003
【図３】
0003611980.tif 000004
【図４】
0003611980.tif 000005
【図５】
0003611980.tif 000006
【図６】
0003611980.tif 000007
【図７】
0003611980.tif 000008