(57)【特許請求の範囲】
【請求項１】
コバルトシリサイド層表面あるいはコバルトシリサイド層中にチタンと反応する元素を含有する工程と、
四塩化チタンガスを用いたＣＶＤ法により前記コバルトシリサイド層上にチタン膜を形成する工程と、
前記チタン膜を形成すると同時に前記チタン膜と前記元素とを反応させ、チタン化合物を形成する工程とを有することを特徴とするチタン化合物を含有するＣＶＤチタン膜の形成方法。
【請求項２】
前記元素はボロンあるいはシリコンであることを特徴とする請求項１記載のチタン化合物を含有するＣＶＤチタン膜の形成方法。
【請求項３】
チタンと反応する元素を含有するコバルトターゲットを用いて、該元素を含有するコバルト膜をスパッタリング法によりシリコン基板表面上に形成する工程と、
熱処理により前記コバルト膜と前記シリコン基板とを反応させコバルトシリサイド膜を形成する工程と、
四塩化チタンガスを用いたＣＶＤ法により前記コバルトシリサイド層上にチタン膜を形成する工程と、
前記チタン膜を形成すると同時に前記チタン膜と前記元素とを反応させ、チタン化合物を形成する工程とを有することを特徴とするチタン化合物を含有するＣＶＤチタン膜の形成方法。
【請求項４】
前記元素はボロンあるいはシリコンであることを特徴とする請求項３記載のチタン化合物を含有するＣＶＤチタン膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置におけるＣＶＤ  チタン膜に関するものであり、特にコバルトシリサイド膜上におけるチタン膜の成膜に関するものである。
【従来の技術】
【０００２】
半導体素子の微細化に伴い、コンタクト孔の径は縮小し、コンタクト部のアスペクト比は増加する。スパッタリング法を用いて、微細化するコンタクト孔の側壁部、あるいは底部に所望の密着層（例えば窒化チタＴｉＮ）を形成するには、密着層の堆積膜厚を厚膜化しなければならない。オーバーハング形状を有するスパッタリング膜の厚膜化は、図１に示すようにコンタクト入り口の径を狭めてしまうため、その後の化学気相成長（ＣＶＤ）法によるタングステン（Ｗ）膜の埋め込みが困難になってしまう。そのため、スパッタリング法に代わり、優れたカバレッジが得られるＣＶＤ法が期待されている。
【０００３】
ＣＶＤ法で窒化チタン膜を形成するには、テトラキシジメチルアミノチタニウム（ＴＤＭＡＴ），  テトラキシジエチルアミノチタニウム（ＴＤＥＡＴ）などの有機系、あるいは無機系の四塩化チタン（ＴｉＣｌ４）を原料ガスとして用いる。ただし、有機系原料はコストが高く、カバレッジも悪いのが現状である。また、膜中にカーボン（Ｃ）を不純物として含むことにより比抵抗がスパッタリング膜の１０倍程度も高くなるデメリットがあるため、一般的には四塩化チタンが原料ガスとして量産に使用されている。また、有機系原料ガスによるチタン成膜は困難であるため、チタン（Ｔｉ）膜の形成にも四塩化チタンが使用されている。
【０００４】
【発明があ解決しようとする課題】
図２に、シリコン（Ｓｉ）、シリコン酸化膜（ＳｉＯ２）及びコバルトシリサイド（ＣｏＳｉ２）層上におけるチタン堆積膜厚の成膜時間依存性を示す。コバルトシリサイド（ＣｏＳｉ２）上は他の下地と比較して成膜速度が遅いことが示されている。この現象は、ＣＶＤ  チタン膜の成膜メカニズムに起因している。下地がシリコンの場合には、堆積したチタンはシリコンと反応してチタンシリサイド（ＴｉＳｉｘ）層が形成され、チタンシリサイド層は四塩化チタンガスによってエッチングされない。
【０００５】
しかしながら、シリコン酸化膜，  コバルトシリサイド（ＣｏＳｉ２）上に堆積されたチタンには、四塩化チタンガスによるエッチングが生じ、成膜とエッチングのバランスにより最終的なチタン堆積膜厚が決定される。また、シリコン酸化膜とコバルトシリサイド（ＣｏＳｉ２）上でチタン堆積速度が異なるのは、チタン膜質の差によるエッチング速度の違いのためであり、コバルトシリサイド（ＣｏＳｉ２）上に堆積されたチタンのエッチングを抑制することが課題となっている。
【０００６】
【課題を解決するための手段】
本発明は、コバルトシリサイド（ＣｏＳｉ２）表面、あるいはコバルトシリサイド（ＣｏＳｉ２）中にチタンと反応を生じる元素を含有させることにより、ＣＶＤ  チタン堆積中にチタン化合物を形成し、四塩化チタンガスのエッチングを抑制した高い成膜速度のＣＶＤ  チタン膜堆積を実現することを目的としている。
【０００７】
【発明の実施の形態】
図３及び図４に本発明の実施の形態を示す。半導体基板１に素子分離領域２を形成後、ソース及びドレイン３、ゲート電極４を形成後、アクティブ領域の自然酸化膜を除去するため弗酸（ＨＦ）溶液により洗浄する（図３（ａ））。次に、コバルトターゲットを用いてコバルト膜５を、続いてキャップ層としての窒化チタン膜６を、連続で大気中に晒すことなくスパッタリング法を用いて成膜する（図３（ｂ））。続いて、５５０℃，  ３０秒の熱処理を窒素（Ｎ２）雰囲気中で行うことにより、高抵抗なコバルトシリサイド（ＣｏＳｉ）層の形成を行う。その熱処理後、未反応のコバルトと窒化チタンキャップ層を硫酸（Ｈ２ＳＯ４）と過酸化水素水（Ｈ２Ｏ２）の混合薬液により除去する。
【０００８】
次に、低抵抗なコバルトシリサイド（ＣｏＳｉ２）層７を形成するため、８５０℃、３０秒の熱処理を窒素雰囲気中で行う。その後に、インプラ用マスクとしての役割を担う絶縁膜８（例えばシリコン酸化膜）を堆積し、ＢＦ２＋インプラによりコバルトシリサイド（ＣｏＳｉ２）中にボロン（Ｂ）を分布させる（図３（ｄ））。そして、中間絶縁膜９（例えばシリコン酸化膜、ＢＰＳＧ）を堆積した後に、形成したいパターンに応じた配置でコンタクト孔を、公知のリソグラフィー技術及びエッチング技術により形成する（図４（ａ））。
【０００９】
コンタクト孔を形成した後、アルゴン（Ａｒ）のスパッタリングエッチングによりコバルトシリサイド（ＣｏＳｉ２）表層のエッチングを行う。その後、密着層であるＣＶＤ  窒化チタン／チタンを成膜する。密着層を成膜する際、減圧されたチタン  ＣＶＤチャンバーにウエハを入れ、６５０℃の成膜温度まで昇温させ、次に、原料ガス（例えば四塩化チタン、水素（Ｈ２）等）をチャンバー内に導入し、プラズマ法によりＣＶＤ  チタン膜１０を生成する。ＣＶＤ  チタン膜の成膜時にはコバルトシリサイド（ＣｏＳｉ２）表面層のボロンとチタンが反応することによりＴｉＢｘ化合物層が形成される（図４（ｂ））。
【００１０】
ギブスの自由エネルギー（室温２９８Ｋ）の観点から、ＴｉＢｘ化合物であるＴｉＢ、ＴｉＢ２  はそれぞれ１７０．６  ＫＪ／ｍｏｌ、３２４．４ＫＪ／ｍｏｌと、チタンシリサイド（ＴｉＳｉｘ）化合物であるＴｉＳｉ，  ＴｉＳｉ２の−１４４．３  ＫＪ／ｍｏｌ、−１５２．１ＫＪ／ｍｏｌと比較して安定な化合物であることから、ＣＶＤ  チタン成膜中に容易に形成されることが分かる。したがって、安定なチタン化合物を形成することにより、四塩化チタンガスによるエッチングを抑制することが可能になる。
【００１１】
次に、真空を保ったまま、または同一チャンバーで窒化ガス（例えば、アンモニア、窒素等）を導入する。ここで、窒化ガスを導入するが、チャンバー圧力は窒化ガスが先に成膜したチタン膜中を過度に拡散しない圧力、つまり、表面を窒化する圧力に制御する。その後、ＲＦを印加し、プラズマ処理を行う。次に、真空を破らずに別チャンバーにウエハを移送した後、原料ガス（例えば四塩化チタン、アンモニア等）をチャンバー内に導入し、６８０℃の成膜温度で窒化チタン膜１１１を生成する。成膜後、窒化チタン  ＣＶＤチャンバー内でアンモニアガスにてアニール処理を行う。その後ＣＶＤ  タングステン膜１１２を成膜しコンタクト孔を埋め込む（図４（ｃ））。
【００１２】
また、コバルトにボロン添加したターゲットを用いてコバルトを堆積することにより、コバルトシリサイド（ＣｏＳｉ２）中にボロンを容易に含有させることができる。  以上述べたように、コバルトシリサイド（ＣｏＳｉ２）層中へボロンを含有させることにより、四塩化チタンガスのエッチングを抑制するＴｉＢｘ化合物をＣＶＤ  チタン成膜時に形成するとともに、ＣＶＤ  窒化チタン層とコバルトシリサイド（ＣｏＳｉ２）層の接触抵抗を低減する役割を担うＴｉＢｘ層を高い成膜速度で堆積可能とする。
【００１３】
本実施の形態では不純物はボロンであったが、シリコンをイオン注入法あるいは、シリコンを添加したターゲットを用いて、コバルトシリサイド（ＣｏＳｉ２）層中にシリコンを導入することにより、ボロンの場合と同様に成膜速度の向上を計ることができる。
この場合、ＴＩＳｉｘの化合物が形成されるため、四塩化チタンガスによるチタン膜のエッチングを抑制されるためである。
【００１４】
【発明の効果】
以上のように本発明は、コバルトシリサイド（ＣｏＳｉ２）層上に形成される四塩化チタンガスをもちいたＣＶＤチタン膜の成膜において、四塩化チタンガスのエッチングを抑制したために、成膜速度の大きいＣＶＤ  チタン膜の堆積が実現できた。
【図面の簡単な説明】
【図１】従来技術における問題点を説明するためのコンタクトホール部の図である。
【図２】従来技術におけるチタン膜の堆積速度を示すグラフである。
【図３】本発明の実施の形態におけるコバルトシリサイド上へのチタン膜の形成方法を示めす工程図である。
【図４】本発明の実施の形態におけるコバルトシリサイド上へのチタン膜の形成方法を示めす工程図である。
【符号の説明】
１    半導体基板
２    素子分離領域
３    ソース及びドレイン
４    ゲート電極
５    コバルト膜
６    窒化チタン膜
７    コバルトシリサイド
８    絶縁膜
９    中間絶縁膜
１０  チタン膜
１１  窒化チタン膜
１２  タングステン膜
【図１】
0003626115.tif 000002
【図２】
0003626115.tif 000003
【図３】
0003626115.tif 000004
【図４】
0003626115.tif 000005