(57)【特許請求の範囲】
【請求項１】
エッジに変位量に対応する位相情報を持つ方形波の位相変調信号を出力する変位検出手段と、この変位検出手段が出力する前記位相変調信号のデューティ比のズレを補正する位相補正手段と、この位相補正手段で補正された位相変調信号から位相情報を検出する位相検出手段と、この位相検出手段の検出出力を演算して変位量を算出する演算手段とを有し、
前記位相補正手段は、
クロックを分周して補正された位相変調信号を得るための速度切換え機能付きの分周手段と、
前記変位検出手段が出力する前記位相変調信号の両エッジの位相と前記分周手段の出力のエッジ位相を比較して位相差がなくなるように前記分周手段の速度切換え機能を制御する位相比較手段とを備えた
ことを特徴とする変位測定装置。
【請求項２】
前記分周手段は、前記位相比較手段による位相遅れ，位相進み及び正常位相の検出結果に応じてそれぞれ、２倍速，分周停止及び通常速度の切換えが行われる第１の分周器と、この分周器出力を更に分周して補正された位相変調信号を得るための第２の分周器とから構成されている
ことを特徴とする請求項１記載の変位測定装置。
【請求項３】
前記位相比較手段は、
前記変位検出手段から出力された位相変調信号の両エッジに対応するパルスを発生する第１の微分回路、及び前記分周手段の出力信号の両エッジに対応するパルスを発生する第２の微分回路を有するエッジ微分手段と、
前記第１，第２の微分回路の出力パルスの一致／不一致を検出するゲート手段、及び不一致が検出されたときに前記第１，第２の微分回路出力パルスに同期して前記分周手段に送る追従指令信号を生成するフリップフロップを有するパルス位相比較手段とを備えた
ことを特徴とする請求項１または２に記載の変位測定装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、静電容量式変位検出器に代表される、エッジに変位量に対応する位相情報を持つデューティ比５０％の方形波の位相変調信号を出力する変位検出手段を用いた変位測定装置に関する。
【０００２】
【従来の技術】
従来より静電容量式の変位測定装置として、相対移動するスケールに形成した送信電極と受信電極間の相対移動に伴う容量変化を検出する方式のものが知られている。この種の変位検出器では、複数の送信電極に位相の異なる交流信号を印加し、受信電極に位相変調信号を得て、この位相変調信号の位相検出を行って変位を測定する（例えば、特公平４−３５６８８号公報参照）。
【０００３】
図８は、その様な静電容量式変位測定装置の概略構成である。静電容量式変位検出器１は前述のように相対向するスケールに送信電極と受信電極を配列形成したもので、駆動回路２からの正弦波駆動信号により駆動される。変位検出器１からは図９に示すような検出器出力が得られ、これが復調回路３により復調されて、そのゼロ点位相が測定すべき変位に対応する正弦波信号が得られる。この正弦波信号は波形成形回路４により方形波信号に変換され、この方形波信号のエッジ位相が位相検出回路５により検出される。検出された位相情報は演算回路６で処理されて変位量に変換され、これが表示装置７に表示される。
【０００４】
上述の位相変調信号である方形波信号は、検出器１が静止状態では周期が一定でかつデューティ比は５０％となる。しかし実際には、復調回路３や波形成形回路４におけるアナログ処理回路（演算増幅器や比較器等）のオフセットや、また検出器１のスケール間のギャップ変動等に起因して、位相変調信号のデューティ比は理想状態からずれる。図９には、復調回路３でのオフセットＶａにより、理想状態からずれた位相変調信号が得られる例を一点鎖線で示している。
【０００５】
この様なデューティ比のずれた位相変調信号の片側エッジで位相検出を行うと、そのエッジのズレがそのまま位相ズレ、即ち測長誤差となる。そこで従来は、位相変調信号の立上りと立下がりの両エッジでの位相平均を算出することにより、誤差を相殺するという方法が用いられている。
【０００６】
【発明が解決しようとする課題】
しかし、上述した様な位相変調信号の両エッジの位相を算出する方法では、平均値算出のために、データを格納するレジスタや演算処理が必要になり、位相検出の回路規模が大きくなるという問題があった。
【０００７】
この発明は、上記事情を考慮してなされたもので、小さい回路規模でデューティ比劣化による誤差発生を抑制することを可能とした位相補正手段を内蔵した変位測定装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
この発明に係る変位測定装置は、エッジに変位量に対応する位相情報を持つ方形波の位相変調信号を出力する変位検出手段と、この変位検出手段が出力する前記位相変調信号のデューティ比のズレを補正する位相補正手段と、この位相補正手段で補正された位相変調信号から位相情報を検出する位相検出手段と、この位相検出手段の検出出力を演算して変位量を算出する演算手段とを有し、前記位相補正手段は、クロックを分周して補正された位相変調信号を得るための速度切換え機能付きの分周手段と、前記変位検出手段が出力する前記位相変調信号の両エッジの位相と前記分周手段の出力のエッジ位相を比較して位相差がなくなるように前記分周手段の速度切換え機能を制御する位相比較手段とを備えたことを特徴としている。
【０００９】
この発明において例えば前記分周手段は、前記位相比較手段による位相遅れ，位相進み及び正常位相の検出結果に応じてそれぞれ、２倍速，分周停止及び通常速度の切換えが行われる第１の分周器と、この分周器出力を更に分周して補正された位相変調信号を得るための第２の分周器とから構成される。
また、前記位相比較手段は、前記変位検出手段から出力された位相変調信号の両エッジに対応するパルスを発生する第１の微分回路、及び前記分周手段の出力信号の両エッジに対応するパルスを発生する第２の微分回路を有するエッジ微分手段と、前記第１，第２の微分回路の出力パルスの一致／不一致を検出するゲート手段、及び不一致が検出されたときに前記第１，第２の微分回路出力パルスに同期して前記分周手段に送る追従指令信号を生成するフリップフロップを有するパルス位相比較手段とを備えたことを特徴とする。
【００１０】
この発明においては、デューティ比のズレを補正する位相補正手段を、速度切換え機能付きの分周回路と、変位検出器が出力する位相変調信号の両エッジの位相と前記分周回路の出力のエッジ位相を比較して位相差がなくなるように分周回路の速度切換え機能を制御する位相比較回路とにより構成している。このＰＬＬ類似の位相補正手段により、デューティ比のずれた位相変調信号をクロック量子化誤差範囲内で位相補正する事ができ、従来のように位相データを一旦格納するレジスタや平均化を行う演算回路を用いる方式に比べて回路規模を小さくすることができる。
【００１１】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１は、この発明を静電容量式変位測定装置に適用した実施例の回路ブロック構成である。図８の従来例と対応する部分には図８と同一符号を付してある。この実施例では、位相変調信号である方形波信号が得られる波形成形回路４と、位相検出回路５の間に、デューティ比のずれた方形波信号の位相補正を行う位相補正回路８が挿入されている。
【００１２】
図２は、位相補正回路８の構成を示すブロック図である。位相補正回路８は、クロックを分周して補正された位相変調信号を得るための分周器１４と、波形成形回路４が出力する位相変調信号ＣＭＰＩＮの両エッジでパルスを発生するエッジ微分回路１１と、このエッジ微分回路１１が発生するパルスと分周器１４の出力パルスのエッジ位相を比較するパルス位相比較回路１２と、このパルス位相比較回路１２の出力により分周器１４の速度切換えを行う速度切換え回路１３を備えて、比較される位相差がゼロになるように分周器１４が制御されるようになっている。
【００１３】
速度切換え回路１３は、後に詳細を説明するが、システムクロックＣＫ０を分周する機能を持ち、パルス位相比較回路１２からの追従指令信号によりその分周出力を通常の２倍かまたは分周停止に切換えることができる。この速度切換え回路１３と分周器１４とは合わせて一つの速度切換え機能付き分周器を構成しており、通常状態では位相変調信号ＣＭＰＩＮの基本周期と同一周期の方形波信号を出力する。パルス位相比較回路１２は、エッジ微分回路１１と合わせて、位相変調信号ＣＭＰＩＮの両エッジ位相と分周器１４の出力のエッジ位相の比較を行う位相比較回路を構成している。即ち、パルス位相比較回路１２は、分周器１４の出力とエッジ微分回路１１により発生される位相変調信号ＣＭＰＩＮのエッジパルスの位相を比較して、分周器１４の出力が遅れている場合には、スピードアップ（２倍速）指令、進んでいるときはスピードダウン（分周停止）指令を出し、位相差がない正常動作の場合には通常動作指令を出す。
【００１４】
以上により、分周器１４は、位相変調信号ＣＭＰＩＮの両エッジ位相に追従しようとする動作を行うが、両エッジ位相は前述のように理想信号に対して逆方向に位相ズレを生じているため、完全に位相変調信号の位相に一致することはできず、両エッジの位相誤差の中間、即ち理想信号の位相に収束することになる。具体的に分周器出力は、システムクロックＣＫ０の分解能の範囲で理想信号と一致する。図３は、デューティ比のずれた位相変調信号ＣＭＰＩＮから、エッジパルスが得られ、このエッジパルスに基づいて分周器の速度切換えにより位相補正された位相変調信号ＣＭＰＯＵＴが得られる様子を示している。
【００１５】
図４は、図３の位相補正回路８の具体回路構成例を示している。エッジ微分回路１１は、システムクロックＣＫ０の反転クロックＣＫにより制御されて位相変調信号ＣＭＰＩＮが入るＤタイプフリップフロップＦＦ11と、このＦＦ11の出力が入るＤタイプフリップフロップＦＦ12、及びこれらのフリップフロップＦＦ11，ＦＦ12の出力の位相ズレを検出してエッジ微分パルスａを出力するＥＸＮＯＲゲートＧ11とからなる第１の微分回路１１ａを基本とする。
分周器１４は、４個のＤタイプフリップフロップＦＦ41〜ＦＦ44を用いた１／１６分周器である。エッジ微分回路１１には、この分周器１４の３段目出力のエッジ微分を行ってパルスｂを出力するためのＤタイプフリップフロップＦＦ13，インバータＧ12及びＮＯＲゲートＧ13からなる第２の微分回路１１ｂを有する。
【００１６】
パルス位相比較回路１２は、エッジ微分回路１１の二つのエッジ微分パルスａ，ｂの一致／不一致を検出するＥＸＮＯＲゲートＧ21，不一致の場合のこのゲートＧ21の出力パルスｃからクロックＣＫ幅のパルスｄを得るためのＮＯＲゲートＧ22，このＮＯＲゲートＧ22の出力をクロックとして１／２分周出力である一つの追従指令信号ｅを得るためのＤタイプフリップフロップＦＦ21，及びこの追従指令信号ｅをクロックとしてエッジ微分パルスａの一方で“Ｈ”となる追従指令信号ｆを出すＤタイプフリップフロップＦＦ22により構成されている。
【００１７】
速度切換え回路１３は、分周器１４（第２の分周器）のクロックとなる可変速の第１の分周器を構成するもので、２個のＤタイプフリップフロップＦＦ31，ＦＦ32と、パルス位相比較回路１２からの２つ追従信号ｅ，ｆの組み合わせを選択するデコーダ機能と共に、ＦＦ31のみを用いて１／２分周器とするかＦＦ32を縦続接続して１／４分周器とするかを切換える機能を持つゲート回路Ｇ31〜Ｇ34とを有する。
ゲート回路Ｇ31〜Ｇ34の詳細説明は省くが、この速度切換え回路１３では次の表１の論理で、速度切換えが行われる。
【００１８】
【表１】
0003694368.tif 000002
【００１９】
図４の位相補正回路の動作タイミングを図５〜図７に示す。図５は、位相変調信号ＣＭＰＩＮが劣化している場合（即ち周期は６４×ｔckであるが、デューティ比が５０％でない場合）であり、この場合にもデューティ比５０％の補正された位相変調信号ＣＭＰＯＵＴが得られることを示している。この場合、位相変調信号ＣＭＰＩＮが分周器１４の出力より位相が進んでいる立下がりエッジでは、速度切換え回路１３の分周器出力が通常の２倍速（１／２分周器）となり、これにより位相変調信号ＣＭＰＩＮと出力ＣＭＰＯＵＴの位相差の１／２分だけ差が縮められる。位相変調信号ＣＭＰＩＮの位相が分周器１４の出力より遅れている立下がりエッジでは、速度切換え回路１３の分周器出力は停止し、位相が同じになるまで待つという動作が行われる。
【００２０】
具体的に、図５のタイミングｔ１からの動作を追うと、ここで速度切換え回路１３の分周器出力は停止して、位相変調信号ＣＭＰＩＮが立ち上がるまで待ち、位相変調信号ＣＭＰＩＮが立ち上がるタイミングｔ２で１倍速（二つのＦＦ31，ＦＦ32による１／４分周動作）による分周が再開する。その後タイミングｔ３で位相変調信号ＣＭＰＩＮが先に立ち下がると、速度切換え回路１３の分周器出力は２倍速（ＦＦ31のみによる１／２分周動作）となり、位相の差を詰める。この位相補正回路の追従速度は有限（２倍または停止）であるから、立上りエッジと立下がりエッジが正常時に対して位相遅れ／位相進みを交互に繰り返す劣化した位相変調信号に対して、同様の動作の繰り返しによってデューティ比５０％に補正された位相変調信号ＣＭＰＯＵＴを得ることができる。
【００２１】
図６は、位相変調信号ＣＭＰＩＮのデューティ比のズレが図５とは逆の場合であり、この場合も図５と同様の動作により、理想化された位相変調信号ＣＭＰＯＵＴを得ることができる。
また図７は、位相変調信号ＣＭＰＩＮがデューティ比５０％の正常動作の場合である。この場合、追従指令信号ｅ，ｆは、共に“Ｌ”であり、速度切換えはなく、ＣＭＰＩＮと一致する出力ＣＭＰＯＵＴが得られる。
【００２２】
この発明は上記実施例に限られない。実施例では、静電容量式変位測定装置を説明したが、例えば光電式で方形波の位相変調信号を出力してその位相検出により変位測定を行う測定装置にも同様にこの発明を適用することが可能である。また実施例では、位相変調信号周期をｔck×６４として説明したが、対応周期は任意に設定することができる。
【００２３】
【発明の効果】
以上述べたようにこの発明によれば、速度切換え機能付き分周回路を用いて、デューティ比のずれた位相変調信号の位相補正をクロック量子化誤差範囲内で補正して、小さい回路規模で測定誤差発生を抑制することを可能とした位相補正手段を内蔵した変位測定装置を得ることができる。
【図面の簡単な説明】
【図１】  この発明の一実施例による静電容量式変位測定装置の概略構成を示す。
【図２】  同実施例の位相補正回路の概略構成を示す。
【図３】  同位相補正回路による位相補正の動作タイミング図である。
【図４】  同位相補正回路の具体回路構成例を示す。
【図５】  同位相補正回路の動作タイミング図である。
【図６】  同位相補正回路の動作タイミング図である。
【図７】  同位相補正回路の動作タイミング図である。
【図８】  従来の静電容量式変位測定装置の構成を示す。
【図９】  同測定装置の動作タイミング図である。
【符号の説明】
１…静電容量式変位検出器、２…駆動回路、３…復調回路、４…波形成形回路、５…位相検出回路、６…演算回路、７…表示装置、８…位相補正回路、１１…エッジ微分回路、１２…パルス位相比較回路、１３…速度切換え回路、１４…分周器。
【図１】
0003694368.tif 000003
【図２】
0003694368.tif 000004
【図３】
0003694368.tif 000005
【図４】
0003694368.tif 000006
【図５】
0003694368.tif 000007
【図６】
0003694368.tif 000008
【図７】
0003694368.tif 000009
【図８】
0003694368.tif 000010
【図９】
0003694368.tif 000011