(57)【特許請求の範囲】
【請求項１】
走査信号線を駆動する走査信号線駆動回路と、上記走査信号線に交差するように配されたデータ信号線を駆動するデータ信号線駆動回路とを備えた表示装置において、
上記走査信号線駆動回路或いはデータ信号線駆動回路の少なくとも一方の駆動回路に、少なくとも第１，第２の信号が入力され、他の回路に第１の信号が共通して入力されるように構成されており、上記駆動回路に入力される第２の信号の配線負荷と、上記他の回路にも共通に入力される第１の信号の配線負荷とを揃える配線負荷調整手段が設けられていることを特徴とする表示装置
【請求項２】
上記他の回路は、上記走査信号線又はデータ信号線を駆動する駆動回路であることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記第１の信号は、共通の入力端より信号線を共用して、上記駆動回路及び上記他の回路に入力されることを特徴とする請求項１に記載の表示装置。
【請求項４】
上記第１，第２の信号が、複数系統のクロック信号であることを特徴とする請求項１に記載の表示装置。
【請求項５】
上記第１，第２の信号が、複数のビットで構成されるデジタル映像信号であって、少なくとも２つのビット群に分けられているデジタル映像信号であることを特徴する請求項１に記載の表示装置。
【請求項６】
上記配線負荷調整手段が、各配線の時定数を揃えるようになっていることを特徴とする請求項１〜５の何れかに記載の表示装置。
【請求項７】
上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板と対向電極が形成された基板との間に液晶層を挟持しており、
上記配線負荷調整手段は、上記液晶層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線上の上記液晶層と、上記対向電極とを備えていることを特徴とする請求項１〜６の何れかに記載の表示装置。
【請求項８】
上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板上にはさらに層間絶縁膜と導電膜とが形成されており、
上記配線負荷調整手段は、上記層間絶縁膜を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、上記層間絶縁膜と、上記導電膜とを備えていることを特徴とする請求項１〜６の何れかに記載の表示装置。
【請求項９】
上記走査信号線と上記データ信号線との各交点には薄膜トランジスタが設けられており、
上記配線負荷調整手段は、薄膜トランジスタのゲート絶縁膜を構成する層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線に積層して配された上記薄膜トランジスタのゲート絶縁膜及び半導体層を構成する各層とを備えていることを特徴とする請求項１〜６の何れかに記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリックス型の液晶表示装置などに好適な、複数の走査信号線を駆動する走査信号線駆動回路と、上記走査信号線に交差するように配された複数のデータ信号線を駆動するデータ信号線駆動回路とを備えた表示装置に関する。
【０００２】
【従来の技術】
従来、表示装置の一つとして、アクティブマトリックス駆動方式の液晶表示装置が知られている。なお、本明細書では、本発明の対象技術である表示装置例として、液晶表示装置について述べるが、本発明はこれに限定されることなく、他の表示装置についても有効なものである。
【０００３】
アクティブマトリックス型の液晶表示装置は、図１０に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤとを備えている。
【０００４】
画素アレイＡＲＹは、互いに交差する複数の走査信号線ＧＬ（１）〜ＧＬ（ｊ）及び、データ信号線ＳＬ（１）〜ＳＬ（ｉ）を備えており、隣接する２つの走査信号線ＧＬ・ＧＬ（以下、総称するとき及び任意のものを指すとき、参照符号ＧＬとする）と、隣接する２つのデータ信号線ＳＬ・ＳＬ（以下、総称するとき及び任意のものを指すとき、参照符号ＳＬとする）とで区画された部分毎に、画素ＰＩＸが１つずつ配されている。画素ＰＩＸ…は、マトリックス状に配設されている。
【０００５】
データ信号線駆動回路ＳＤは、主にシフトレジスタとサンプリング回路とからなり、図示しない外部回路より、映像信号ＶＩＤＥＯと共に、制御信号としてのスタートパルス信号ＳＳＰ及びクロック信号ＳＣＫが入力されるようになっている。データ信号線駆動回路ＳＤは、スタートパルス信号ＳＳＰのパルスが入力されると、クロック信号ＳＣＫのタイミング信号に同期して、入力された映像信号ＶＩＤＥＯをサンプリングし、必要に応じて増幅して、データ信号線ＳＬ（１）〜ＳＬ（ｉ）に書き込む。
【０００６】
走査信号線駆動回路ＧＤは、主にシフトレジスタからなり、図示しない外部回路より、制御信号としてのスタートパルス信号ＧＳＰ及びクロック信号ＧＣＫが入力されるようになっている。走査信号線駆動回路ＧＤは、スタートパルス信号ＧＳＰのパルスが入力されると、クロック信号ＧＣＫのタイミング信号に同期して、走査信号線ＧＬ（１）〜ＧＬ（ｊ）を順次選択して駆動する。これにより、画素ＰＩＸ内にある後述するスイッチング素子の開閉が制御され、データ信号線ＳＬに書き込まれた映像信号（データ）を画素ＰＩＸに書き込むと共に、画素ＰＩＸに書き込まれたデータは保持される。
【０００７】
そして、本願出願人は、このような表示装置において、上記データ信号線駆動回路ＳＤ及び走査信号線駆動回路ＧＤのうちの少なくとも一方の駆動回路を、複数の駆動回路より構成しておき、画素アレイに対して複数の駆動回路を、互いに独立して或いは連動して駆動することを提案している（特許文献１参照）。
【０００８】
これにおいては、入力される映像の種類や使用環境に応じて、画素アレイを駆動する駆動回路を適宜切り換えることによって、最適な表示フォーマットでの表示が可能となり、また、省電力化を図ることもできる。
【０００９】
例えば、白黒表示とカラー表示とを１つの表示装置にて実現するにあたり、白黒データをカラー表示用の駆動回路で処理することで、白黒表示を行うことはできる。しかしながら、白黒表示であるのにカラー表示と同等の電力が駆動回路で消費される結果、白黒表示を行う上でのメリットがなくなってしまう。そこで、駆動回路を複数個とする構成を採用し、白黒表示用の駆動回路をカラー表示用の駆動回路とは別に搭載させておくことで、白黒表示に見合う消費電力に抑えることができる。
【００１０】
また、複数の駆動回路を用いて時間差をつけてデータ信号線に映像信号を書き込むことにより、画像の上書きをすることができるので、映像信号を外部で信号処理することなく、スーパーインポーズ表示が可能となる。
【００１１】
【特許文献１】
特開２００２−３２０４８号公報（２００２年１月３１日公開）
【００１２】
【発明が解決しようとする課題】
上記したように、本願出願人は、データ信号線駆動回路、或いは走査信号線駆動回路を、互いに独立して或いは連動して駆動する複数個の構成とすることを既に提案している。
【００１３】
ところで、このような構成では、例えば、複数個備えられたうちのある駆動回路には、２系統のクロック信号が使用されるのに対し、他の駆動回路には、そのうちの１系統のクロック信号のみが使用されるといった構成が考えられる。
【００１４】
より具体的に説明すると、例えば、データ信号線の両側に２つのデータ信号線駆動回路が、データ信号線を介して互いが接続されるように設けられている構成があり、これにおいて、一方のデータ信号線駆動回路は、シフトレジスタを２系列備えており、個々のシフトレジスタに対応して２系統のクロック信号を使用するのに対し、もう一方のデータ信号線駆動回路は、シフトレジスタを１系列のみ備えており、２系統のクロック信号のうちの一方しか使用しないといった構成である。
【００１５】
このような場合、外部インターフェースの構造の簡略化から、２つのデータ信号線駆動回路にて共用されるクロック信号は、２つのデータ信号線駆動回路に共通して入力されることとなるが、ここで、２系統のクロック信号を使用するデータ信号線駆動回路においては、映像信号のサンプリングタイミングがずれてしまい、画面品位が低下するといった問題は起こる。
【００１６】
これは、２系統のクロック信号を供給する配線の引き回しの違いによる、配線負荷の違いに起因する。つまり、図１１に示すように、信号入力部１０３側に設けられた第１のデータ信号線駆動回路ＳＤ１と共に、信号入力部１０３側とは反対側の端辺に配設された第２のデータ信号線駆動回路ＳＤ２にも共通して入力される第１のクロック信号ｃｋ１の配線１００は、第１のデータ信号線駆動回路ＳＤ１のみに入力される第２のクロック信号ｃｋ２の配線１０１よりも、配線長が長くなる。そのため、当然に配線負荷が大きくなり、配線１００と配線１０１とでは配線負荷が異なってくる。
【００１７】
このような配線負荷が異なった配線１００・１０１に、例えば、図１２に示すように、互いに逆相の関係にある第１及び第２の各クロック信号ｃｋ１・ｃｋ２を入力すると、配線負荷の大きい配線１００にて供給される第１のクロック信号ｃｋ１が、第２のクロック信号ｃｋ２よりも遅れてしまう。その結果、たとえ信号入力側１０３よりほぼ等しい距離位置であっても、配線１００にて供給される第１のクロック信号ｃｋ１と、配線１０１にて供給される第２のクロック信号ｃｋ２とでは、位相関係がずれてしまう。データ信号線駆動回路ＳＤ１の場合、このようなクロック信号間の位相ずれは、映像信号のサンプリングタイミングのずれとして現れる。
【００１８】
一方、配線１００と配線１０１との配線負荷の違いにて発生する、第１及び第２のクロック信号ｃｋ１・ｃｋ２間の上記した位相差を考慮して、第１及び第２のクロック信号ｃｋ１・ｃｋ２を作成する外部回路にて、各クロック信号ｃｋ１・ｃｋ２を該位相差を解消し得るように予め補正しておくといったことも考えられる。
【００１９】
しかしながら、例えば、その補正値が２５ｎｓの時間であるとすると、外部回路の源クロック（システムクロック）としては、２０Ｍｈｚ以上のものが必要となり、消費電力をアップさせてしまう。近年、このような表示装置は、モバイル機器の表示装置に利用されること多く、低消費電力化の観点から、源クロックは低減される傾向にある。したがって、このような位相差の補正を外部回路で行う手法を採用することは困難である。
【００２０】
さらに、表示装置が上記したような液晶表示装置である場合、配線負荷は、該配線と、対向電極と、これらの間に挟持された誘電体である液晶層とで構成される容量によるところが大きい。そのため、液晶層に用いる液晶材料や液晶層の厚みによっても変化してしまい、外部回路で対応するには、表示パネル毎に補正量を調整する必要があり、コストアップは否めない。
【００２１】
本発明は、上記課題に鑑みなされたもので、その目的は、複数系統のクロック信号等の互いに関わりのある複数の信号が駆動回路に入力される場合において、外部インターフェースの構造の簡略化を図るべく、一部は単独で入力され、一部は他の回路と共通して入力されるといった、関わりのある複数の信号間で異なる配線の引き回しで入力されたとしても、消費電力をアップさせることなく、引き回しの違いによる影響を受けることなく良好な表示を行い得る表示装置を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の表示装置は、上記課題を解決するために、走査信号線を駆動する走査信号線駆動回路と、上記走査信号線に交差するように配されたデータ信号線を駆動するデータ信号線駆動回路とを備えた表示装置において、上記走査信号線駆動回路或いはデータ信号線駆動回路の少なくとも一方の駆動回路に、少なくとも第１，第２の信号が入力され、他の回路に第１の信号が共通して入力されるように構成されており、上記駆動回路に入力される第２の信号の配線負荷と、上記他の回路にも共通に入力される第１の信号の配線負荷とを揃える配線負荷調整手段が設けられていることを特徴としている。
【００２３】
上記他の回路としては、上記走査信号線又はデータ信号線を駆動する駆動回路等がある。また、上記第１，第２の信号としては、複数系統のクロック信号や、複数のビットで構成されるデジタル映像信号であって、少なくとも２つのビット群に分けられているデジタル映像信号等がある。
【００２４】
例えば、データ信号線の両側に２つのデータ信号線駆動回路が、データ信号線を介して互いが接続されるように設けられている構成においては、一方のデータ信号線駆動回路は２系統のクロック信号を使用し、もう一方のデータ信号線駆動回路は、そのうちの１系統のクロック信号のみを使用するといった構成が考えられる。
【００２５】
このような場合、外部インターフェースの構造の簡略化から、２つのデータ信号線駆動回路にて共に使用される第１のクロック信号は、２つのデータ信号線駆動回路に共通して入力されることが多い。しかしながら、このように、２つのデータ信号線駆動回路で使用される第１のクロック信号を共通して入力させると、第１のクロック信号（第１の信号）と、単独で入力される第２のクロック信号（第２の信号）とを共に使用するデータ信号線駆動回路において、第１及び第２のクロック信号における配線負荷の違いにより信号遅延量に差が発生してしまう。このような信号遅延量に差が発生すると、第１及び第２のクロック信号間で位相関係が信号設計時の最適な関係よりずれてしまうため、データ信号線駆動回路の場合、映像信号のサンプリングタイミングのずれとして現れ、画面品位が低下する。
【００２６】
なお、配線負荷の違いにて発生する第１及び第２のクロック信号間の上記した位相差を考慮して、これらクロック信号を作成する外部回路にて、第１及び第２のクロック信号を該位相差を解消し得るように予め補正しておくことも可能であるが、前述したように、外部回路の源クロック（システムクロック）として、非常に高い周波数のものが必要となり、消費電力が高くなってしまう。モバイル機器の表示装置として利用する場合、消費電力のアップは、非常に問題である。
【００２７】
そこで、本発明では、上記のように、他の回路にも共通に入力される第１の信号の配線負荷と、駆動回路に単独で入力される第２の信号の配線負荷を揃える配線負荷調整手段を設けている。
【００２８】
これにより、外部回路において第１及び第２のクロック信号に補正を施して、消費電力のアップを伴うようなことなく、データ信号線駆動回路にのみ単独で入力される第２のクロック信号（第２の信号）の配線負荷と、もう一方のデータ信号線駆動回路にも共通して入力される第１のクロック信号（第２の信号）の配線負荷とを揃えて、両クロック信号間での信号遅延量の差を許容な範囲とできる。その結果、第１及び第２のクロック信号を両方用いるデータ信号線駆動回路における映像信号のサンプリングが正確に行われ、画面品位を良好に保つことが可能となる。
【００２９】
なお、ここでは、データ信号線駆動回路を例に挙げて説明したが、走査信号線駆動回路においても、複数系統のクロック信号を１つの走査信号線駆動回路で用いる場合、各系統のクロック信号間の上記した位相差は、走査信号線の選択タイミングのずれを招来する。但し、走査信号線駆動回路におけるクロック信号の周波数は、データ信号線駆動回路のクロック信号の周波数に比べて低いので、上記した位相差による影響は小さいため、データ信号線駆動回路において用いることが、より効果的である。
【００３０】
また、上述したように、本発明は、上記第１の信号が、共通の入力端より信号線を共用して、上記駆動回路及び上記他の回路に入力される構成との組み合わせが適している。第１の信号が、共通の入力端より信号線を共用して入力させる構成とすることで、例えば、入力信号の入力端の数を減らすことができ、基板面積を有効活用することができる。
【００３１】
本発明の表示装置は、さらに、上記配線負荷調整手段が、各配線の時定数を揃えるようになっていることを特徴とすることもできる。
【００３２】
配線負荷を調整するにあたり、時定数、つまり、配線容量値Ｃ、配線抵抗値Ｒによって算出することが可能となる。配線容量値Ｃは、容量を構成するための配線の幅や長さと配線間に挟持される誘電体の比誘電率により算出される。このとき容量値を調整するためにたとえば配線幅や長さを変更すればよく、また、負荷を構成する配線抵抗値も配線長、配線幅を変更することによって調整が可能となる。よって、時定数τ＝容量Ｃ＊抵抗Ｒ（τ＝ＣＲ）にて近似される各配線の時定数を揃えるよう設計することで、配線負荷の調整を容易に行うことができる。
【００３３】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板と対向電極が形成された基板との間に液晶層を挟持しており、上記配線負荷調整手段は、上記液晶層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線上の上記液晶層と、上記対向電極とを備えていることを特徴とすることもできる。
【００３４】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、該ダミー配線と、対向電極と、液晶層とで、配線負荷調整のための容量を構成している。
【００３５】
このような配線負荷調整手段は、表示装置としてそもそも備えている部材を利用して構成し得るので、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができる。
【００３６】
また、液晶層を有する液晶表示装置の場合、駆動回路に単独で入力される第２の信号の配線負荷と、他の回路にも共通に入力される第１の信号の配線負荷とが違ってくる最大の原因は、第１の信号における他の回路へと引き回される配線部分が、液晶層と対向電極との間で容量を形成し、これが、無視できない程度に大きいためである。
【００３７】
したがって、このような構成とすることで、ダミー配線を、第１の信号の上記した他の回路へと引き回される配線部分と条件的に等しく設けることで、簡単に配線負荷を調整することができる。
【００３８】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板上にはさらに層間絶縁膜と導電膜とが形成されており、上記配線負荷調整手段は、上記層間絶縁膜を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、上記層間絶縁膜と、上記導電膜とを備えていることを特徴とすることもできる。
【００３９】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、該ダミー配線上に形成された層間絶縁膜と導電膜とで、配線負荷調整のための容量を構成している。
【００４０】
上記走査信号線と上記データ信号線との上には、層間絶縁膜を介して透明導電膜等からなる画素電極が形成されたり、或いは、配線の交差を実現するための金属層が層間絶縁膜を介して設けられたりする。したがって、層間絶縁膜を誘電体として用い、その上に形成されている導電膜を他方の電極として容量を構成することができる。
【００４１】
つまり、このような配線負荷調整手段においても、表示装置としてそもそも備えている部材を利用して構成し得るので、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができる。
【００４２】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線との各交点には薄膜トランジスタが設けられており、上記配線負荷調整手段は、薄膜トランジスタのゲート絶縁膜を構成する層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線に積層して配置された上記薄膜トランジスタのゲート絶縁膜層及び半導体層をそれぞれ構成する各層を備えていることを特徴とすることもできる。
【００４３】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、該ダミー配線と、薄膜トランジスタのゲート絶縁膜を構成する層と、薄膜トランジスタの半導体層を構成する層とで、配線負荷調整のための容量を構成している。
【００４４】
上記走査信号線と上記データ信号線との交点にはアクティブ素子として薄膜トランジスタが設けられている構成が多く、このような構成においては、薄膜トランジスタの構成材料であるゲート絶縁膜の構成層を誘電体とし、半導体層に不純物を添加するなどして、高抵抗の金属のような特性を持たせて電極として機能させることで、容量を構成することができる。
【００４５】
つまり、このような配線負荷調整手段においても、表示装置としてそもそも備えている部材を利用して構成し得るので、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができる。
【００４６】
【発明の実施の形態】
本発明に係る実施の一形態について、図１〜図９を用いて以下に説明する。
【００４７】
本実施の形態では、表示装置として、アクティブマトリックス型の液晶表示装置を例示する。
【００４８】
本実施の形態におけるアクティブマトリックス型の液晶表示装置は、図２に示すように、画素アレイＡＲＹと、走査信号線駆動回路ＧＤ１と、画素アレイＡＲＹの上下に配された第１及び第２の２つのデータ信号線駆動回路ＳＤ１・ＳＤ２とを備えている。
【００４９】
画素アレイＡＲＹは、互いに交差する複数の走査信号線ＧＬ（１）〜ＧＬ（ｊ）及び、データ信号線ＳＬ（１）〜ＳＬ（ｉ）を備えており、隣接する２つの走査信号線ＧＬ・ＧＬと、隣接する２つのデータ信号線ＳＬ・ＳＬとで区画された部分に、画素ＰＩＸが１つずつ配されている。画素ＰＩＸ…は、マトリックス状に配設されている。
【００５０】
第１及び第２のデータ信号線駆動回路ＳＤ１・ＳＤ２は、何れも、主にシフトレジスタとサンプリング回路とから構成されている。このうち、第１のデータ信号線駆動回路ＳＤ１には、図示しない外部回路より、映像信号ＶＩＤＥＯと共に、制御信号としてのスタートパルス信号ＳＳＰ１及び２系統の第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２が入力されるようになっている。また、第２のデータ信号線駆動回路ＳＤ２には、図示しない外部回路より、映像信号ＶＩＤＥＯと共に、制御信号としてのスタートパルス信号ＳＳＰ２及び第１のデータ信号線駆動回路ＳＤ１に入力される第１のクロック信号ＳＣＫ１が共通して入力されるようになっている。
【００５１】
これら第１及び第２のデータ信号線駆動回路ＳＤ１・ＳＤ２の詳細な構成や動作については、図４〜図７を用いて後述するが、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２は、データ信号線ＳＬ（１）〜ＳＬ（ｉ）をその両端側より挟むように設けられており、データ信号線駆動回路ＳＤ１・ＳＤ２の両方がデータ信号線ＳＬ（１）〜ＳＬ（ｉ）を駆動し得るようになっている。
【００５２】
走査信号線駆動回路ＧＤは、主にシフトレジスタからなり、図示しない外部回路より、制御信号としてのスタートパルス信号ＧＳＰ及びクロック信号ＧＣＫが入力されるようになっている。走査信号線駆動回路ＧＤは、スタートパルス信号ＧＳＰのパルスが入力されると、クロック信号ＧＣＫのタイミング信号に同期して、走査信号線ＧＬ（１）〜ＧＬ（ｊ）を順次選択して駆動する。これにより、画素ＰＩＸ内にある後述するスイッチング素子の開閉が制御され、データ信号線ＳＬに書き込まれた映像信号（データ）を画素ＰＩＸに書き込むと共に、画素ＰＩＸに書き込まれたデータは保持される。
【００５３】
画素ＰＩＸは、図３に示すように、アクティブ素子である電界効果型の薄膜トランジスタＳＷと、画素容量ＣＰとによって構成される。画素容量ＣＰは、液晶容量ＣＬ、および必要によって付加される補助容量ＣＳより形成される。アクティブ素子である薄膜トランジスタＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量ＣＰを構成する液晶容量ＣＬおよび補助容量ＣＳの各一方の電極とが接続される。また、薄膜トランジスタＳＷのゲートは走査信号線ＧＬに接続されている。液晶容量ＣＬの他方の電極は、全画素に共通に設けられた対向電極ＣＯＭに接続され、補助容量の他方の電極も、全画素に共通に設けられた共通電極線を介して対向電極ＣＯＭに接続されている。そして、各液晶容量ＣＬに印加される電圧により、液晶の透過率または反射率が変調され、表示に供する。
【００５４】
次に、図４〜図７を用いて、上記第１及び第２のデータ信号線駆動回路ＳＤ１・ＳＤ２における構成及び動作の一例を説明する。ここでは、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２は互いに独立して駆動する高解像度用のデータ信号線駆動回路と、低解像度用のデータ信号線駆動回路である場合を説明する。
【００５５】
図４に、図２において上方に配置された第１のデータ信号線駆動回路ＳＤ１の回路構成を示す。高解像度用である第１のデータ信号線駆動回路ＳＤ１は、２系列のシフトレジスタＳＲ１・ＳＲ２と、該シフトレジスタＳＲ１・ＳＲ２からの各出力が入力されることで、別途入力される映像信号ＶＩＤＥＯをサンプリングするアナログスイッチＡＳＷ１（１）〜ＡＳＷ１（ｉ）を備えている。これらアナログスイッチＡＳＷ１（１）〜ＡＳＷ１（ｉ）にて、サンプリング回路が構成される。
【００５６】
シフトレジスタＳＲ１には、スタートパルス信号ＳＳＰ１と、第１のクロック信号ＳＣＫ１とが入力されるようになっており、シフトレジスタＳＲ１から順次出力されるサンプリング信号ＳＭＰ１（１），ＳＭＰ１（３）・・・ＳＭＰ１（ｉ−１）は、アナログスイッチＡＳＷ１（１），ＡＳＷ１（３）〜ＡＳＷ１（ｉ−１）へと供給され、アナログスイッチＡＳＷ１（１），ＡＳＷ１（３）〜ＡＳＷ１（ｉ−１）を順次ＯＮしていく。アナログスイッチＡＳＷ１（１），ＡＳＷ１（３）〜ＡＳＷ１（ｉ−１）がＯＮしている期間、別途入力されている映像信号ＶＩＤＥＯがサンプリングされ、対応するデータ信号線ＳＬ（１），ＳＬ（３），〜ＳＬ（ｉ−１）へと出力される。
【００５７】
一方、シフトレジスタＳＲ２には、スタートパルス信号ＳＳＰ１と、第２のクロック信号ＳＣＫ２とが入力されるようになっており、シフトレジスタＳＲ２から順次出力されるサンプリング信号ＳＭＰ１（２），ＳＭＰ１（４）・・・ＳＭＰ１（ｉ）は、アナログスイッチＡＳＷ１（２），ＡＳＷ１（４）〜ＡＳＷ１（ｉ）へと供給され、アナログスイッチＡＳＷ１（２），ＡＳＷ１（４）〜ＡＳＷ１（ｉ）を順次ＯＮしていく。アナログスイッチＡＳＷ１（２），ＡＳＷ１（４）〜ＡＳＷ１（ｉ）がＯＮしている期間、映像信号ＶＩＤＥＯがサンプリングされ、対応するデータ信号線ＳＬ（２），ＳＬ（４），〜ＳＬ（ｉ）へと出力される。
【００５８】
このような第１のデータ信号線駆動回路ＳＤ１に関わる各信号のタイミングチャートを図５に示す。第１のクロック信号ＳＣＫ１と第２のクロック信号ＳＣＫ２とは、位相が１／４周期ずれている関係にあり、スタートパルス信号ＳＳＰ１が、シフトレジスタＳＲ１とシフトレジスタＳＲ２とに供給されると、各シフトレジスタＳＲ１・ＳＲ２は、供給されている第１のクロック信号ＳＣＫ１或いは第２のクロック信号ＳＣＫ２に同期して、サンプリング信号ＳＭＰ１（１），ＳＭＰ１（２）・・・ＳＭＰ１（ｉ）を順次出力する。
【００５９】
一方、図６に、図２において下方に配置された第２のデータ信号線駆動回路ＳＤ２の回路構成を示す。第２のデータ信号線駆動回路ＳＤ２は、低解像度用のデータ信号線駆動回路であって、シフトレジスタＳＲ３のみを１つ備えている。シフトレジスタＳＲ３には、スタートパルス信号ＳＳＰ２と第１のクロック信号ＳＣＫ１とが入力される。
【００６０】
シフトレジスタＳＲ３から順次出力されるＳＭＰ２（１），ＳＭＰ２（２）・・・ＳＭＰ２（ｉ/２）は、アナログスイッチＡＳＷ２（１），ＡＳＷ２（２）〜ＡＳＷ２（ｉ）へと供給され、アナログスイッチＡＳＷ２（１），ＡＳＷ２（２）〜ＡＳＷ２（ｉ）を２個同時に順次ＯＮしていく。アナログスイッチＡＳＷ２（１），ＡＳＷ２（２）〜ＡＳＷ２（ｉ）がＯＮしている期間、映像信号ＶＩＤＥＯが、対応するデータ信号線ＳＬ（１），ＳＬ（２），〜ＳＬ（ｉ）へと２本ずつ出力される。
【００６１】
このような第２のデータ信号線駆動回路ＳＤ２に関わる各信号のタイミングチャートを図７に示す。スタートパルス信号ＳＳＰ２が、上記シフトレジスタＳＲ３に供給されると、シフトレジスタＳＲ３は、供給されている第１のクロック信号ＳＣＫ１に同期して、サンプリング信号ＳＭＰ２（１），ＳＭＰ２（２）・・・ＳＭＰ２（ｉ/２）を順次出力する。
【００６２】
このように、第２のデータ信号線駆動回路ＳＤ２では、２つのアナログスイッチが同時に制御され、映像信号ＶＩＤＥＯが２本のデータ信号線ＳＬ・ＳＬに同時に供給されるようになっている。したがって、第１のデータ信号線駆動回路ＳＤ１を用いて画素アレイＡＲＹに表示を行った場合と比べて、表示上の解像度が半分となる。
【００６３】
ところで、第１及び第２の２つのデータ信号線駆動回路ＳＤ１・ＳＤ２を備えた上記構成においては、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２で共用される第１のクロック信号（第１の信号）ＳＣＫ１は、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２に共通して入力させている。これにより、第１のクロック信号ＳＣＫ１を第２のデータ信号線駆動回路ＳＤ２に別途入力させる構成に比べて、外部インターフェースの構造の簡略化できる。
【００６４】
なお、第１のクロック信号ＳＣＫ１を、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２に共通して入力させる構成とした場合、第１のデータ信号線駆動回路ＳＤ１が駆動される場合、第２のデータ信号線駆動回路ＳＤ２へも供給されるが、第２のデータ信号線駆動回路ＳＤ２には、スタートパルス信号ＳＳＰ２が入力されていないため、第２のデータ信号線駆動回路ＳＤ２が動作することはない。
【００６５】
しかしながら、第１のクロック信号ＳＣＫ１を単に共通して入力させると、前述したように、第１のクロック信号ＳＣＫ１と、単独で入力される第２のクロック信号ＳＣＫ２（第２の信号）における配線負荷の違いに起因して、第１のクロック信号ＳＣＫ１及び第２のクロック信号ＳＣＫ２の両方を用いる第１のデータ信号線駆動回路ＳＤ１において、第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２間で信号遅延量に差が生じてしまい、位相関係がずれてしまう。第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２の位相関係がずれると、第１のデータ信号線駆動回路ＳＤ１での映像信号ＶＩＤＥＯのサンプリングタイミングに微妙なずれが出てしまい、画面品位が低下する。また、該位相関係のずれを、外部回路においてクロック信号を補正することで対処しようとすると、消費電力のアップを伴ってしまう。
【００６６】
そこで、本実施の形態では、図１に示すように、単独で入力される第２のクロック信号ＳＣＫ２用の配線２にダミー配線３を設けて、共通して入力される第１のクロック信号ＳＣＫ１用の配線１と単独で入力される第２のクロック信号ＳＣＫ２用の配線２との配線負荷を揃えるようになっている。ここでは、配線負荷の調整は、各配線１・２の時定数、つまり、前述したように時定数τ＝容量Ｃ＊抵抗Ｒ（τ＝ＣＲ）を調整するようになっている。配線２の配線負荷が配線１の配線負荷と揃うように調整するにあたり、時定数にて近似される各配線の時定数を揃えることで、配線負荷の調整を容易に行うことができる。
【００６７】
詳細には、図１に示すように、ダミー配線３は、データ信号線駆動回路ＳＤ１よりも基板端部側の信号入力部５に近い空き領域であって、表示に寄与する表示部とはならないが、対向電極ＣＯＭを有する対向基板との間に液晶層を挟持している領域に、九十九折状に形成されている（図８（ａ）参照）。このような領域にダミー配線３を設けることで、図８（ｂ）に示すように、該ダミー配線３を一方の電極、対向電極ＣＯＭを他の電極４とし、液晶層を誘電体５として付加容量部７が形成され、これが配線負荷調整手段として機能するようになる。
【００６８】
このようなダミー配線３を設けて配線２の配線負荷を配線１の配線負荷と揃えることで、第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２の配線負荷が揃い、第１のデータ信号線駆動回路ＳＤ１における第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２間での信号遅延量の差を許容な範囲とでき、位相関係を正しく保持することができる。その結果、第１のデータ信号線駆動回路ＳＤ１において、映像信号ＶＩＤＥＯのサンプリングが正確に実施でき、画面品位が向上する。
【００６９】
また、この場合、表示装置としてそもそも備えている部材を利用して配線負荷調整手段としての付加容量部７を構成しているので、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができる。
【００７０】
しかも、本実施の形態のような液晶層を備えた液晶表示装置の場合、配線１と配線２とで配線負荷が違ってくる最大の原因は、第２のデータ信号線駆動回路ＳＤ２にまで引き回される配線部分１ａが、液晶層と対向電極ＣＯＭとの間で容量を形成するためである（図１参照）。したがって、特に、液晶表示装置の場合、このように、ダミー配線３と液晶層と対向電極ＣＯＭとで容量を形成して付加容量部７とすることで、配線２に設けるダミー配線３を上記した引き回し配線部分１ａと同じ材質を用い、配線１と配線２とで各配線自身がもつ抵抗Ｒを等しくしておくことで、配線１・２間で容易に時定数を揃えることができ、簡単に配線負荷を調整することができる。
【００７１】
なお、ここではダミー配線３を、信号入力部５近傍の空き領域に九十九折状に形成したが、対向電極ＣＯＭと平行平板を成すようにダミー配線を平板状としてもよい。また、図９（ａ）（ｂ）に示すように、表示部の周囲にダミー配線３（太線で記載）を形成して付加容量部７としてもよい。このように、ダミー配線３を、第２のデータ信号線駆動回路ＳＤ２にまで引き回される配線部分１ａに沿わせる、或いは、配線部分１ａと対称を成すように画素アレイＡＲＹの反対側に設けることで、材質、配線幅を等しくした場合、配線長を同じにするだけで、配線１・２間で容易に時定数を揃えることができる。
【００７２】
また、付加容量部７としては、ダミー配線３と液晶層と対向電極ＣＯＭとで容量を形成する構成以外に、例えば、図８（ｂ）に示すダミー配線３とで容量を形成する他の電極４として、液晶容量ＣＬの図示しない画素電極を形成すると同じ透明導電膜や、コンタクトホールを用いて配線の交差を実現するために別途設けられる別の金属層を用い、これら透明導電膜や金属層である導電膜と、ダミー配線３との間に介在する層間絶縁膜を誘電体５として容量を形成して、付加容量部７としてもよい。
【００７３】
または、画素アレイＡＲＹに形成されるアクティブ素子である薄膜トランジスタＳＷを構成する層を利用し、図８（ｃ）に示すように、他の電極４としては薄膜トランジスタＳＷの半導体層９に不純物を添加するなどして、高抵抗の金属のような特性を持たせて電極として機能させ、金属のような特性をもつ該半導体層９と、ダミー配線３との間に介在するゲート絶縁膜８を誘電体５として容量を形成して、付加容量部７としてもよい。
【００７４】
何れの付加容量部７においても、表示装置としてそもそも備えている部材を利用して構成し得るので、付加容量部７として配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができる。なお、このように、液晶層と対向電極ＣＯＭとを利用しない構成は、時定数を揃えて配線負荷を調整するにおいては、液晶層を利用したもの程に容易ではないが、液晶層や対向電極ＣＯＭが積層していない部分にも設けることができ、レイアウト上の自由度が高い。
【００７５】
以上のように、本実施の形態のアクティブマトリックス型の液晶表示装置では、第１のデータ信号線駆動回路ＳＤ１で使用される第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２のうちの第１のクロック信号ＳＣＫ１のみが第２のデータ信号線駆動回路ＳＤ２にも共通して入力されるといった構成においても、第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２の配線負荷（正確には、第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２を供給する各配線１・２の配線負荷）を揃える付加容量部７が設けられているので、外部回路側で第１及び第２のクロック信号ＳＣＫ１・ＳＣＫ２の加工を施して消費電力をアップさせるようなことなく、配線引き回しの違いによる影響を受けることなく良好な表示を行い得る。
【００７６】
なお、本実施の形態では、第１のクロック信号ＳＣＫ１が共通して入力される回路をデータ信号線駆動回路ＳＤ２としたが、次にフレームにおけるデータ信号線ＳＬ（１）〜ＳＬ（ｉ）への書き込みを安定して行うために、データ信号線ＳＬ（１）〜ＳＬ（ｉ）を帰線期間に予備充電させる予備充電回路であってもよい。また、ここでは、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２は、対応解像度が異なるものとしたが、カラー表示用と白黒表示用のデータ信号線駆動回路であってもよく、また、２つのデータ信号線駆動回路ＳＤ１・ＳＤ２が連動して駆動して、スーパーインポーズ表示等を可能にする構成などであってもよく、さらには、配線負荷調整手段が走査信号線駆動回路に設けられている構成であってもよい。
【００７７】
要するに、少なくとも１つの駆動回路（データ信号線駆動回路には限らない）に、互いに関わりのある複数の信号（２種類とは限らない）が入力され、そのうちの少なくとも１つの信号が他の回路（駆動回路でなくてもよい）へも引き回されて共通して入力される構成において、このようなダミー配線（平板状も含む）３を設けて容量を形成させ、関わりのある信号間の配線負荷を揃えればよい。
【００７８】
なお、本発明では、互いに関わりのある複数の信号として、第１及び第２の信号間の配線負荷を揃えるといった表現を用いているが、これは、例えば上記した配線１・２の配線負荷を等しく揃える場合をもちろん含むが、要は、第１及び第２の信号が共に使用される駆動回路内において、単独で入力する第２の信号と他の回路にも共通して入力される第１の信号との間で、各配線負荷にてそれぞれの量遅延した各信号の位相関係が、信号設計時と同じであればよく、極端に言えば一方の信号を大きく遅延させて位相を１周期分遅らせることで、位相を合わせてもよい。
【００７９】
また、ここでは、互いに関わりのある複数の信号である第１及び第２の信号として、クロック信号を例示したが、例えば、複数のビットで構成されるデジタル映像信号であって、少なくとも２つのビット群に分けられているデジタル映像信号である場合もある。つまり、６ビットのデジタル映像信号を、第１のデータ信号線駆動回路ＳＤ１へ入力させる一方、前記６ビットのデジタル映像信号のうち、上位３bitだけを第２のデータ信号線駆動回路ＳＤ２に入力して、データ信号線駆動回路ＳＤ１とＳＤ２とで、異なる諧調に対応するといった場合が考えられる。
【００８０】
このような場合も、外部インターフェースの簡略化から、映像信号ＶＩＤＥＯを上位３ットと下位３ビットに分け、上位３ビットのみを他の回路へも入力させる構成がとられる。
【００８１】
このような場合に、上記した配線負荷に起因して、第１のデータ信号線駆動回路ＳＤ１へ入力される６ビットのデジタル映像信号のうち、上位３ビットの信号の配線負荷が下位３ビットの信号の配線負荷とが異なった場合、第１のデータ信号線駆動回路ＳＤ１において、デジタル映像信号をサンプリングする際に、位相差が発生し、サンプリングミスが起きる可能性があるが、本発明を用いて位相差を揃えることにより、上記サンプリングミスを起こすことなく。回路は正常に機能することが可能となる。
【００８２】
【発明の効果】
本発明の表示装置は、以上のように、走査信号線を駆動する走査信号線駆動回路と、上記走査信号線に交差するように配されたデータ信号線を駆動するデータ信号線駆動回路とを備えた表示装置において、上記走査信号線駆動回路或いはデータ信号線駆動回路の少なくとも一方の駆動回路に、少なくとも第１，第２の信号が入力され、他の回路に第１の信号が共通して入力されるように構成されており、上記駆動回路に入力される第２の信号の配線負荷と、上記他の回路にも共通に入力される第１の信号の配線負荷とを揃える配線負荷調整手段が設けられていることを特徴としている。
【００８３】
データ信号線駆動回路や走査信号線駆動回路が、複数個設けられる構成では、外部インターフェースの構造の簡略化から、例えば、ある駆動回路で使用される２系統の第１及び第２のクロック信号のうちの１系統の第１のクロック信号（第１の信号）のみが他の駆動回路にも共通して入力されるといった構成となる場合がある。このような場合、第１及び第２のクロック信号を使用する駆動回路において、単独で入力される第２のクロック信号（第２の信号）と、共通して入力される第１のクロック信号（第１の信号）との配線負荷の違いにより信号遅延量に差が発生してしまう結果、両クロック信号の位相関係にずれが生じて、画面品位が低下することとなる。また、該位相関係のずれを、外部回路においてクロック信号を補正することで対処しようとすると、消費電力のアップを伴ってしまう。
【００８４】
しかしながら、このように、駆動回路に単独で入力される第２の信号の配線負荷と、他の回路にも共通に入力される第１の信号の配線負荷とを揃える配線負荷調整手段を設けることで、外部回路においてクロック信号に補正を施して、消費電力のアップを伴うようなことなく、上記した両クロック信号間での信号遅延量の差による位相関係の差を許容な範囲として、画面品位を良好に保つことが可能となる。
【００８５】
つまり、上記の構成により、複数系統のクロック信号等の互いに関わりのある複数の信号が駆動回路に入力されるにおいて、外部インターフェースの構造の簡略化を図るべく、一部は単独で入力され（第２の信号）、一部は他の回路と共通して入力される（第１の信号）といった、関わりのある複数の信号間で異なる配線の引き回しで入力されたとしても、消費電力をアップさせることなく、引き回しの違いによる影響を受けることなく良好な表示を行い得る表示装置を提供することができるという効果を奏する。
【００８６】
また、上述したように、本発明は、上記第１の信号が、共通の入力端より信号線を共用して、上記駆動回路及び上記他の回路に入力される構成との組み合わせが適している。第１の信号が、共通の入力端より信号線を共用して入力させる構成とすることで、例えば、入力信号の入力端の数を減らすことができ、基板面積を有効活用することができるという効果を奏する。
【００８７】
本発明の表示装置は、さらに、上記配線負荷調整手段が、各配線の時定数を揃えるようになっていることを特徴とすることもできる。
【００８８】
配線負荷を調整するにあたり、時定数τ＝容量Ｃ＊抵抗Ｒ（τ＝ＣＲ）にて近似される時定数を揃えるよう設計することで、配線負荷の調整を容易に行うことができるという効果を奏する。
【００８９】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板と対向電極が形成された基板との間に液晶層を挟持しており、上記配線負荷調整手段は、上記液晶層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線上の上記液晶層と、上記対向電極とを備えていることを特徴とすることもできる。
【００９０】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、該ダミー配線と対向電極と液晶層とで、配線負荷調整のための容量を構成しているので、表示装置としてそもそも備えている部材を利用して構成することができ、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができるという効果を併せて奏する。
【００９１】
また、液晶層を有する液晶表示装置の場合、駆動回路に単独で入力される第２の信号の配線負荷と、他の回路にも共通に入力される第１の信号の配線負荷とが違ってくる最大の原因は、他の回路にも入力される第１の信号における他の回路へと引き回される配線部分が、液晶層と対向電極との間で容量を形成し、これが、無視できない程度に大きいためである。
【００９２】
したがって、このような構成とすることで、ダミー配線を、上記した他の回路へと引き回される配線部分と条件的に等しく設けることで、簡単に配線負荷を調整することができるという効果も奏する。
【００９３】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線とは基板上に形成されると共に、該基板上にはさらに層間絶縁膜と導電膜とが形成されており、上記配線負荷調整手段は、上記層間絶縁膜を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、上記層間絶縁膜と、上記導電膜とを備えていることを特徴とすることもできる。
【００９４】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、該ダミー配線上に形成された層間絶縁膜と導電膜とで、配線負荷調整のための容量を構成しているので、これによっても、表示装置としてそもそも備えている部材を利用して構成することができ、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができるという効果を併せて奏する。
【００９５】
本発明の表示装置は、さらに、上記走査信号線と上記データ信号線との各交点には薄膜トランジスタが設けられており、上記配線負荷調整手段は、薄膜トランジスタのゲート絶縁膜を構成する層を誘電体として用い、上記駆動回路に入力される第２の信号の配線に接続されたダミー配線と、該ダミー配線に積層して配置された上記薄膜トランジスタのゲート絶縁膜及び半導体層をそれぞれ構成する各層とを備えていることを特徴とすることもできる。
【００９６】
上記の構成によれば、配線負荷の小さい、駆動回路に単独で入力される第２の信号の配線にダミー配線を設け、ダミー配線と、これに積層して配されている薄膜トランジスタのゲート絶縁膜の構成層及び半導体層の構成層とで、配線負荷調整のための容量を構成しているので、これによっても、表示装置としてそもそも備えている部材を利用して構成することができ、配線負荷調整手段を具備したことによるコスト上昇を最小限に抑えることができるという効果を併せて奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示すもので、ダミー配線が設けられた液晶表示装置の配線要部を概略的に示す平面図である。
【図２】上記液晶表示装置の構成の概略を示すブロック図である。
【図３】上記液晶表示装置における画素の構成を示す等価回路図である。
【図４】上記液晶表示装置における第１のデータ信号線駆動回路の一構成例を示す回路ブロック図である。
【図５】図４の第１のデータ信号線駆動回路に関わる各信号のタイミングチャートである。
【図６】上記液晶表示装置における第２のデータ信号線駆動回路の一構成例を示す回路ブロック図である。
【図７】図６の第２のデータ信号線駆動回路に関わる各信号のタイミングチャートである。
【図８】図８（ａ）は、ダミー配線の一例を拡大して示す図面であり、図８（ｂ）は、配線負荷調整手段を構成する容量部の構成を示す図面であり、図８（ｃ）は、薄膜トランジスタの半導体層を用いて構成される配線負荷調整手段を示す図面である。
【図９】（ａ）（ｂ）ともに、ダミー配線を形成して配線負荷調整手段を構成する容量を設ける位置の例を示す平面図である。
【図１０】従来の一般的な液晶表示装置の構成の概略を示すブロック図である。
【図１１】データ信号線駆動回路を２つ備えた液晶表示装置において、２つのデータ信号線駆動回路間で１つのクロック信号ｃｋ１・ｃｋ２を共通して入力させている構成を示す平面図である。
【図１２】上記２つのデータ信号線駆動回路に入力されるクロック信号ｃｋ１・ｃｋ２の波形図である。
【符号の説明】
１    配線（第１の信号の配線）
２    配線（第２の信号の配線）
３    ダミー配線
５    信号入力部
７    付加容量部（配線負荷調整手段）
ＡＲＹ  画素アレイ
ＣＬ    液晶容量
ＳＷ    薄膜トランジスタ
ＳＤ１  データ信号線駆動回路
ＳＤ２  データ信号線駆動回路
ＧＤ    走査信号線駆動回路
【図１】
0003666662.tif 000002
【図２】
0003666662.tif 000003
【図３】
0003666662.tif 000004
【図４】
0003666662.tif 000005
【図５】
0003666662.tif 000006
【図６】
0003666662.tif 000007
【図７】
0003666662.tif 000008
【図８】
0003666662.tif 000009
【図９】
0003666662.tif 000010
【図１０】
0003666662.tif 000011
【図１１】
0003666662.tif 000012
【図１２】
0003666662.tif 000013