(57)【特許請求の範囲】
【請求項１】
受光素子を形成した受光部および信号処理回路を形成した信号処理回路部とを同一の半導体基板上に有すると共に、
該信号処理回路部は第１の配線用メタル層を有し、
該信号処理回路部における前記第１の配線用メタル層上には、層間絶縁膜を介して第２の配線用メタル層を有し、
該信号処理回路部には、該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、
該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、
前記遮光用金属層は耐腐食性の金属で形成されてなる
回路内蔵受光素子の製造方法であって、
前記反射防止膜上に形成されている第１の配線用メタル層と第２の配線用メタル層とを除去した後に、前記反射防止膜表面および第２の配線用メタル層表面に、該反射防止膜および第２の配線用メタル層を完全に覆う１つの組成から成る第２の層間絶縁膜を形成して、前記反射防止膜を覆う第２の層間絶縁膜を保護膜と成し、
前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記保護膜としての前記反射防止膜上の第２の層間絶縁膜を除去する
ことを特徴とする回路内蔵受光素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光素子の製造方法に関し、特に光ピックアップ、光リモコンなどに用いられる信号処理回路を内蔵した回路内蔵受光素子の製造方法に関する。
【０００２】
【従来の技術】
図８は従来例の回路内蔵受光素子を示す略断面図である。回路内蔵受光素子は、受光素子を形成した受光部であるフォトダイオード部２１と、信号処理回路が形成されている信号処理回路部２２と、を有している。Ｐ型の半導体基板１上には、Ｎ型のエピタキシャル層５が形成されてなり、Ｐ型の半導体基板１およびエピタキシャル層５には、フォトダイオード部２１と、信号処理回路部２２と、を構成するための幾つかの拡散層が形成されている。２はＮ型の埋め込み拡散層であり、３はＰ型の埋め込み分離拡散層であり、４はＰ型の分離拡散層であり、Ｐ型の埋め込み分離拡散層３と、Ｐ型の分離拡散層４とは、重なるように形成されている。また、６はＰ型の拡散層であり、８はＮ型の拡散層である。
【０００３】
この上にシリコン酸化膜のＳiＯ2膜７が形成され、パターニングされている。９は第１のメタル層であり、信号処理回路部２２の配線を形成している。窒化シリコンまたはＣＶＤで形成された酸化シリコンからなる第１の層間絶縁膜１１上には、第２のメタル層１３が形成されている。この第１のメタル層および第２のメタル層によって、信号処理回路部２２の多層の配線が形成されている。また、第２のメタル層１３は信号処理回路部２２の遮光部材としての機能もあり、信号処理回路部２２表面で侵入光を反射して、信号処理回路部２２の誤動作を防ぐ機能がある。この第２のメタル層１３上に、第２の絶縁膜１２を形成し、第２のメタル層１３を保護する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述の構造の回路内蔵受光素子は、信号処理回路を２層配線形成しているが、配線パターンを形成している第１のメタル層９および第２のメタル層１３の隙間から、例えば図８の矢印Ａで示されるような外乱光が侵入し、信号処理回路の誤動作を引き起こすことがあった。
【０００５】
例えば、書き込み可能なＣＤ装置の場合、データ読み出し時に比べて、データ書き込み時には、外乱光の光強度が強い。ホログラムパターンを使用した光ピックアップシステムの場合には、ホログラムパターンで回折した光のサブビームがフォトダイオード以外の信号処理回路部にも照射されるが、データ書き込み時には光照射の強度が大きくなり、サブビームの強度も増大し、信号処理回路が誤動作を起こす可能性も高くなる。すなわち、受光素子に入力される外乱光強度が強い場合は、信号処理回路部に入射する外乱光のため、信号処理回路部の誤動作を防止することができなかった。
【０００６】
また、従来例の回路内蔵受光素子において、さらにその上に遮光用メタル層を形成しようとすると、配線用メタル層と遮光用のメタル層とのオーミックコンタクトを取るために、配線用メタルの表面をクリーニングする目的で逆スパッタのよるエッチングを行う必要がある。このとき、受光素子上の反射防止膜がエッチングされ、膜厚が減少し、反射型防止膜の機能が低下するという問題が発生する。このシリコン窒化膜がエッチングされてしまうと、フォトダイオード表面の反射率が増大し、さらに逆スパッタによってフォトダイオード表面にダメージが入り、フォトダイオードのリーク電流が増大してしまう。
【０００７】
本発明は上述の問題点を鑑みてなされたものであり、本発明の目的は、受光素子上面に形成された反射防止膜をその後の工程による反射防止膜の膜厚の減少を防ぐことができる回路内蔵受光素子の製造方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、受光素子を形成した受光部および信号処理回路を形成した信号処理回路部とを同一の半導体基板上に有すると共に、該信号処理回路部は第１の配線用メタル層を有し、該信号処理回路部における前記第１の配線用メタル層上には層間絶縁膜を介して第２の配線用メタル層を有し、該信号処理回路部には該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、前記遮光用金属層は耐腐食性の金属で形成されてなる回路内蔵受光素子の製造方法であって、前記反射防止膜上に形成されている第１の配線用メタル層と第２の配線用メタル層とを除去した後に、前記反射防止膜表面および第２の配線用メタル層表面に該反射防止膜および第２の配線用メタル層表面を完全に覆う１つの組成から成る第２の層間絶縁膜を形成して、前記反射防止膜を覆う第２の層間絶縁膜を保護膜と成し、前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記保護膜としての前記反射防止膜上の第２の層間絶縁膜を除去することを特徴とするものである。
【０００９】
【発明の実施の形態】
図１は本発明の一実施の形態である回路内蔵受光素子の構成を示す略断面図である。本発明の回路内蔵受光素子は、受光素子を形成した受光部２１と、信号処理回路を形成した信号処理回路部２２と、を含んでいる。Ｐ型の半導体基板１上には、Ｎ型のエピタキシャル層５が形成されており、Ｐ型の半導体基板１およびエピタキシャル層５には、受光部２１と信号処理回路部２２とを構成するための幾つかの拡散層が形成されている。２はＮ+型の埋め込み拡散層であり、３はＰ+型の埋め込み分離拡散層であり、４はＰ+型の分離拡散層であり、Ｐ+型の埋め込み分離拡散層３とＰ+型の分離拡散層４とは合い重なるように形成されている。また、６はＰ+型の拡散層であり、８はＮ+型の拡散層である。
【００１０】
基板１のＰ型とエピタキシャル層５のＮ型によるＰＮ接合により、受光部２１の主要部である受光素子が構成され、エピタキシャル層５に形成されたＮ+型の拡散層８により、一方の電極取り出し(メタル層９)が行われている。また、信号処理回路部２２において、Ｎ+型の埋め込み拡散層２の上のＮ型のエピタキシャル層５(端子取り出し用のＮ+拡散層８)のコレクタ、Ｐ+型の拡散層６のベース、およびＮ+型の拡散層８のエミッタにより、縦型ＮＰＮトランジスタを構成している。
【００１１】
回路素子を構成するに必要な幾つかの拡散層が形成されたエピタキシャル層５上にＳiＯ2膜７が形成され、パターニングされている。ＳiＯ2膜７上に、第１のメタル層９が形成され、受光部２１および信号処理回路部２２の配線(含む取り出し用端子)を形成している。さらに、第１のメタル層９上には、ＣＶＤ法等で形成された窒化シリコンまたは酸化シリコンからなる第１の層間絶縁膜１１が形成され、その上に、第２のメタル層１３が形成されている。層間絶縁膜１１には、パターニングされた穴が設けられており、その穴を介してメタル層１３の一部はメタル層９と電気的に接続され、二層の積層多層配線によって、信号処理回路が形成される。メタル層１３上には、第２の層間絶縁膜１２が形成されている。また、第２の層間絶縁膜１２上には、耐腐食性の金属層である金層(金属層)１４が形成されている。
【００１２】
遮光のために形成された信号処理回路部２２上の金層１４は、配線の機能を有してしておらず、信号処理回路部２２上をくまなく覆っており、金層１４は受光部２１を除く信号処理回路部２２表面全体を覆っている。このため、多層配線の一部を遮光層として形成したものに比べて、信号処理回路部２２を確実に遮光することができるため、ホログラムパターン等で回折した強い光のサブビームが信号処理回路部に照射されても、外乱光による寄生電流の発生は抑制され、信号処理回路部回路の誤動作を完全に防止することができる。
【００１３】
また、信号処理回路部２２は、メタル層９、１３による積層多層配線により構成されているため、チップサイズを低減することができる。また、金層１４を接地電位等の定電位に接続することにより、回路内蔵受光素子の対ノイズ性を向上させることができる。
【００１４】
受光部２１は、Ｐ型半導体基板の上にＮ型エピタキシャル層５を積層し、その上を窒化シリコン等で形成された反射防止膜１０が覆っている。受光部２１の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜上には、メタル層９が形成されてなる領域９aがあり、また、メタル層１３aがあり、第１の層間絶縁膜１１の端面から光が信号処理回路部へ伝わることを防止している。メタル層９aとメタル層１３aとは積層されている。さらに、回路内蔵受光素子２２に隣接する受光部２１の端子部を含めて、金層１４は回路内蔵受光素子２２を覆っているので、信号処理回路部２２の遮光をより確実に行うことができる。
【００１５】
なお、信号処理回路部２２を被覆する金属１４は、耐腐食性の高い金属であれば良く、例えば、金層１４の代わりに、金合金、プラチナ、ＴiＷ、ＴiＮなどの金属層を用いることが可能である。耐腐食性の金属を用いることで、その耐腐食性金属の表面に新たに保護膜を形成する必要がなく、さらに、金層１４を回路内蔵受光素子表面のボンディングパッド部の形成と同一の工程で形成することができる。
【００１６】
図２乃至図３は本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。 図２において、Ｐ型半導体基板１とＮ型エピタキシャル層５とを有する半導体基板上に、Ｐ型またはＮ型の不純物拡散がおこなわれ、その上にＳiＯ2膜７を形成し、パターニングした後、受光部となる部分には窒化シリコン等の材料からなる反射防止膜１０が形成される。続いてアルミニウムからなる第１のメタル層９が形成される。
【００１７】
続いて、Ｓi2Ｎ4等からなる第１の層間絶縁膜１１が形成される。続いて、２層目のメタル層が１３が形成される。１層目のメタル層と２層目のメタル層とで、２層の積層多層配線構造が形成される。さらに層間絶縁膜とメタル層とを積層して、多層の配線構造を形成することも可能である。次に、受光部２１の受光素子の入射光窓の上には、メタル層９とメタル層１３とが積層形成されおり、この領域のメタルエッチングにより、受光部２１の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜上には、メタル層９aおよびメタル層１３aが形成される。続いて、ＰＳＧ(ホスホシリケイドグラス)、ＮＳＧ(ノンドープシリケイドグラス)、あるいはポリイミド膜等からなる第２の層間絶縁膜１２が形成される。
【００１８】
その後、図３に示されるように層間絶縁膜１１上に耐腐食性の高い金属層である金層１４をスパッタリングにより形成するが、このとき、金層１４の形成前にボンディングパッド(図示せず)などの金属層とオーミックコンタクトをとる必要のある部分の表面をクリーニングするために、逆スパッタによるドライエッチングを行う。しかし、受光部２１の表面は第２の層間絶縁膜よって保護されているため、反射防止膜１０はエッチングされることは無い。従って、受光素子上の反射防止膜の膜厚が変化せず、反射型防止膜の機能が低下するという問題が防止される。また、逆スパッタ時のイオンダメージによるリーク電流が発生する怖れがない。第２の層間絶縁膜１２は、反射防止膜１０の保護膜として機能する。
【００１９】
上述の逆スパッタによるクリーニング工程の後、続いて金層１４を形成する。さらに、パターンニングを行って、反射防止膜１０上の金層１４を除去し、続いて反射防止膜１０上の第２の層間絶縁膜１２を除去することにより、図１に示される回路内蔵受光素子が形成される。また、受光部２１の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜１０上には、メタル層９が形成されてなる領域９aが形成さる。上述の工程を経ることにより、表面の金属層形成時に、受光素子表面の反射防止膜を損傷することなく、信頼性の高い回路内蔵受光素子を得ることができる。
【００２０】
図４は参考例としての回路内蔵受光素子の構成を示す略断面図であり、図５乃至図７は、その回路内蔵受光素子の製造方法を示す図である。先ず、図５乃至図７について説明する。
【００２１】
図５において、Ｐ型の半導体基板１上には、Ｎ型のエピタキシャル層５が形成されており、Ｐ型の半導体基板１およびエピタキシャル層５には、受光部２１と信号処理回路部２２とを構成するための幾つかの拡散層が形成されている。２はＮ+型の埋め込み拡散層であり、３はＰ+型の埋め込み分離拡散層であり、４はＰ+型の分離拡散層であり、Ｐ+型の埋め込み分離拡散層３とＰ+型の分離拡散層４とは合い重なるように形成されている。また、６はＰ+型の拡散層であり、８はＮ+型の拡散層である。
【００２２】
基板１のＰ型とエピタキシャル層５のＮ型によるＰＮ接合により、受光部２１の主要部が構成され、エピタキシャル層５に形成されたＮ+型の拡散層８により、一方の電極取り出しが行われている。また、信号処理回路部２２において、Ｎ+型の埋め込み拡散層２の上のＮ型のエピタキシャル層５(端子取り出し用のＮ+拡散層８)のコレクタ、Ｐ+型の拡散層６のベース、およびＮ+型の拡散層８のエミッタにより、縦型ＮＰＮトランジスタを構成している。
【００２３】
幾つかの拡散層が形成されたエピタキシャル層５上にＳiＯ2膜７が形成され、パターニングされている。受光部となる部分には窒化シリコン等からなる反射防止膜１０が形成される。続いてアルミニウムからなる第１のメタル層９が形成される。メタル層９は半導体基板上面に形成されエッチングによりパターニングが行われるが、このとき、受光部２１に対応する部分のメタル層９を残しておく。
【００２４】
続いて、Ｓi2Ｎ4等からなる第１の層間絶縁膜１１が形成される。続いて、２層目のメタル層１３が形成される。メタル層１３は半導体基板上面に形成され、エッチングによりパターニングが行われるが、このとき、受光部２１に対応する部分のメタル層１３を残しておく。１層目のメタル層９と２層目のメタル層１３とで２層の積層多層配線構造が形成されている。
【００２５】
さらに、層間絶縁膜とメタル層を積層して、多層の配線構造を形成することも可能である。続いて、図６に示されるように、ＰＳＧ、ＮＳＧあるいは、ポリイミド膜等からなる第２の層間絶縁膜１２を形成する。
【００２６】
次に、図７に示されるようにその後、層間絶縁膜１２上に耐腐食性のある金属層である金層１４をスパッタリングにより形成する。このとき、金層１４形成前に、ボンディングパッド(図示せず)などの金属層とオーミックコンタクトとる必要のある部分の表面をクリーニングするために、逆スパッタによるドライエッチングを行うが、受光部２１の表面はメタル層９およびメタル層１３で保護されているため、反射防止膜１０の膜厚は変化せず、またイオンダメージによるリーク電流が発生する怖れがない。すなわち、メタル層９およびメタル層１３は、反射防止膜１０の保護膜として機能している。金層１４を形成した後、ウエットエッチングで、金層１４のパターンニングを行った後、さらに受光部２１の部分のメタル層９、およびメタル層１３を除去する。このとき、受光部２１の受光素子の入射光窓の枠部（周辺部）に相当する所の反射防止膜１０上には、メタル層９が形成されてなる領域メタル層９a、およびメタル層１３aを残すようにする。その結果、金層(金属層)１４aとメタル層９aとメタル層１３aとは連続し、接続される。このことにより、受光部２１の側壁面(受光素子の入射光窓の枠部)は金属膜でくまなく覆われる。このようにして、図４に示される回路内蔵受光素子が形成される。
【００２７】
図４において、金層１４は信号処理回路部２２の上部を覆い、遮光している。また、受光部２１の反射防止膜１０の膜厚は変化することなく形成される。また、受光部２１の側壁面(受光素子の入射光窓の枠部)は、金属層であるメタル層９a、メタル層１３aおよび金層１４aによってその側面全面が覆われており、受光部２１の側壁面から光がもれて、第１の層間絶縁膜１１または、および第２の層間絶縁膜１２の端面から光が信号処理回路部２２へ伝わることを確実に防ぐことができる。さらに、回路内蔵受光素子２２に隣接する受光部２１の端子部を含めて、金層１４は回路内蔵受光素子２２を覆っているので、信号処理回路部２２の遮光を完全に行うことができる。
【００２８】
【発明の効果】
本発明の請求項１記載の回路内蔵受光素子の製造方法によれば、受光素子を形成した受光部および信号処理回路を形成した信号処理回路部とを同一の半導体基板上に有すると共に、該信号処理回路部は第１の配線用メタル層を有し、該信号処理回路部における前記第１の配線用メタル層上には第２の配線用メタル層を有し、該信号処理回路部には該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、前記遮光用金属層は耐腐食性の金属で形成されてなる回路内蔵受光素子を製造する際に、前記反射防止膜上に形成されている第１の配線用メタル層と第２の配線用メタル層とを除去した後に、前記反射防止膜表面および第２の配線用メタル層表面に該反射防止膜および第２の配線用メタル層を完全に覆う１つの組成から成る第２の層間絶縁膜を形成し、前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記反射防止膜上の第２の層間絶縁膜を除去することを特徴とするものである。従って、遮光用金属層を形成後に前記反射防止膜上の第２の層間絶縁膜を除去することにより、反射防止膜の膜厚が変化することもなく、受光素子がイオンダメージを受けることもなく、信頼性の高い回路内蔵受光素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である回路内蔵受光素子を示す略断面図である。
【図２】本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。
【図３】本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。
【図４】本発明の他の実施の形態である回路内蔵受光素子を示す略断面図である。
【図５】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図６】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図７】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図８】従来例の回路内蔵受光素子を示す略断面図である。
【符号の説明】
１  半導体基板
５  エピタキシャル層
９  メタル層
９a  反射防止膜１０上にメタル層９が形成されてなる領域
１０  反射防止膜
１１  層間絶縁膜
１２  層間絶縁膜
１３  メタル層
１３a  受光素子の側壁面のメタル層
１４  金属層(金層)
１４a  受光素子の側壁面の金属層(金層)
２１  受光部
２２  信号処理回路部
【図１】
0003629360.tif 000002
【図２】
0003629360.tif 000003
【図３】
0003629360.tif 000004
【図４】
0003629360.tif 000005
【図５】
0003629360.tif 000006
【図６】
0003629360.tif 000007
【図７】
0003629360.tif 000008
【図８】
0003629360.tif 000009