(57)【特許請求の範囲】
【請求項１】
単層の強磁性層からなる記憶層と、少なくとも１層の強磁性層を有する磁性膜と、前記記憶層と前記磁性膜との間に設けられたトンネルバリア層と、を備え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ばれる組成を有し、前記記憶層と前記トンネルバリア層の界面および前記磁性膜と前記トンネルバリア層の界面における最大表面粗さが０．５ｎｍより大きいことを特徴とする磁気抵抗効果素子。
【請求項２】
前記磁性膜は、非磁性層を強磁性層が挟んだ三層積層構造であって、前記非磁性層を挟んでいる強磁性層は反強磁性的に結合していることを特徴とする請求項１記載の磁気抵抗効果素素子。
【請求項３】
前記磁性膜は、反強磁性層磁性層に接して設けられこの反強磁性層との交換結合力により磁化が固定された強磁性層を有する磁化固着層を備えたことを特徴とする請求項１または２記載の磁気抵抗効果素子。
【請求項４】
前記磁化固着層の強磁性層は、Co-Feの二元合金からなることを特徴とする請求項３記載の磁気抵抗効果素子。
【請求項５】
前記反強磁性層は、PtｘMn1-x（49.5at%≦ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5 at%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかからなることを特徴とする請求項３または４記載の磁気抵抗効果素子。
【請求項６】
第１の配線と、前記第１の配線と交差する第２の配線と、前記第１の配線と前記第２の配線との交差領域に対応して設けられたメモリセルと、を備え、前記メモリセルは、記憶素子として、請求項1乃至５のいずれかに記載の磁気抵抗効果素子を有していることを特徴とする磁気メモリ。
【請求項７】
第１の配線と、
前記第１の配線の上に形成された第１の磁気抵抗効果素子と、
前記第１の配線の下に形成された第２の磁気抵抗効果素子と、
前記第１の配線の上に形成され前記第１の配線と交差する第２の配線と、
前記第１の配線の下に形成され前記第１の配線と交差する第３の配線とを備え、
前記第１および第２の磁気抵抗効果素子は、それぞれ請求項１乃至５のいずれかに記載の磁気抵抗効果素子であり、
前記第２及び第３の配線にそれぞれ電流を流しつつ前記第１の配線に電流を流すことにより前記第１及び第２の磁気抵抗効果素子の記憶層の磁化をそれぞれ所定の方向に反転可能であり、
前記第１の配線を介して前記第１及び第２の磁気抵抗効果素子にセンス電流を流すことにより得られる前記第１および第２の磁気抵抗効果素子からの出力信号の差分を検出することにより、２値情報のいずれかとして読み出すことを特徴とする磁気メモリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子およびこの磁気抵抗効果素子を有する磁気メモリに関する。
【０００２】
【従来の技術】
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているが、固体磁気メモリに用いることが提案されている。
【０００３】
特に、高速読み書き、大容量、低消費電力動作も可能な次世代の固体不揮発メモリとして、強磁性体の磁気抵抗効果を利用した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ（Magnetic Random Access Memory）とも云う）への関心が高まっている。
【０００４】
近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（以下、ＴＭＲ（Tunneling Magneto-Resistance effect）素子とも云う）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率（ＭＲ比）が得られるようになったことから（J. Appl. Phys. 79, 4724 (1996)参照）、ＭＲＡＭへの応用の可能性が高まってきている。
【０００５】
この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いAl（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Al２O３からなるトンネルバリア層を形成することにより、実現できる。
【０００６】
また、この強磁性１重トンネル接合を構成する一方の強磁性層に接するように反強磁性層を設けて交換結合力により、上記一方の強磁性層の磁化反転を起こりにくくして磁化の向きを固定した磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている（特開平１０−４２２７号公報参照）。
【０００７】
また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている（Phys.Rev.B56(10), R5747 (1997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Lett. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L1035(2001)）。
【０００８】
これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。
【０００９】
ＭＲＡＭにＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方が磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方が磁化の向きが反転し易いようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の “０”と“１”に対応付けることで情報を記憶することができる。
【００１０】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。また、記録情報の読み出しは、ＴＭＲ効果による抵抗変化分を検出することにより行う。
【００１１】
基準層の磁化の向きを固定するためには、強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという方法が用いられ、このような構造はスピンバルブ型構造と呼ばれている。この構造において基準層の磁化の向きは磁場を印加しながら熱処理すること（磁化固着アニール）により決定される。一方、記憶層は、磁気異方性を与えることにより磁化容易方向と基準層の磁化の向きとがほぼ同じになるように形成されている。
【００１２】
これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記憶素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記憶素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記憶素子として好ましい特性を示す。
【００１３】
しかし、メモリのセルサイズに関しては、メモリセルが１個のトランジスタと１個のＴＭＲ素子からなる１トランジスタ−１ＴＭＲアーキテクチャ（例えば、ＵＳＰ５，７３４，６０５号公報参照）を用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。
【００１４】
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４３号公報参照）や、ビット線とワード線の間にＴＭＲ素子を配置した単純マトリックス型アーキテクチャ（ＤＥ  １９７４４０９５、ＷＯ  ９９１４７６０参照）が提案されている。
【００１５】
【発明が解決しようとする課題】
しかし、大容量化してＴＭＲ素子のサイズを微小化すると、熱揺らぎの問題が生じ、スピン情報が消えてしまう可能性が生じる他、ＴＭＲ素子のサイズの低減にともなうスイッチング磁場の増大などが問題となってくる。
【００１６】
保磁力すなわちスイッチング磁場は、素子サイズ、形状、強磁性材料の磁化、膜厚等に依存しており、一般に記憶素子のサイズが小さくなると、スイッチング磁場は大きくなる。これは、トンネル接合を有するＴＭＲ素子を記憶素子としてＭＲＡＭに用いる場合、書き込みに大きな電流磁場を必要とし、消費電力が大きくなるということを意味する。さらに高集積化を考えた場合は、消費電力が大きくなることが、より一層顕著になるという点で大きな問題である。
【００１７】
また、熱によるＭｎ原子等の拡散の影響で長期的な熱安定性の問題も存在する。
【００１８】
以上説明したように、磁気メモリの超大容量化を実現するためには、ＴＭＲ素子のサイズを低減してもＭＲ比が大きく、スイッチング磁場が小さく，熱安定性に優れた磁気抵抗効果素子およびそれを用いた磁気メモリが必要とされる。
【００１９】
本発明は、かかる課題の認識に基づいてなされたものであり、サイズを小さくしても、ＭＲ比が大きく、スイッチング磁場が小さく、熱安定性に優れた信頼性ある磁気抵抗効果素子およびこれを用いた磁気メモリを提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の態様による磁気抵抗効果素子は、単層の強磁性層からなる記憶層と、少なくとも１層の強磁性層を有する磁性膜と、前記記憶層と前記磁性膜との間に設けられたトンネルバリア層と、を備え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at%)Ni20(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の直線が囲む内側の組成領域およびFe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の直線、Co90(at%)Fe10(at%)−Fe70(at%)Ni30(at%)の直線、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線が囲む内側の組成領域のうちのいずれか一方の組成領域から選ばれる組成を有し、前記記憶層と前記トンネルバリア層の界面および前記磁性膜と前記トンネルバリア層の界面における最大表面粗さが０．４ｎｍ以上であることを特徴とする。
【００２１】
また、本発明の第２の態様による磁気抵抗効果素子は、単層の強磁性層からなる記憶層と、少なくとも１層の強磁性層を有する磁性膜と、前記記憶層と前記磁性膜との間に設けられたトンネルバリア層と、を備え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ばれる組成を有し、前記記憶層と前記トンネルバリア層の界面および前記磁性膜と前記トンネルバリア層の界面における最大表面粗さが０．４ｎｍ以上であることを特徴とする。
【００２２】
なお、前記磁性膜は、非磁性層を強磁性層が挟んだ三層積層構造であって、前記非磁性層を挟んでいる強磁性層は反強磁性的に結合していても良い。
【００２３】
なお、前記磁性膜は、反強磁性層磁性層に接して設けられこの反強磁性層との交換結合力により磁化が固定された強磁性層を有する磁化固着層を備えるように構成しても良い。
【００２４】
なお、前記磁化固着層の強磁性層は、Co-Feの二元合金からなるように構成することが好ましい。
【００２５】
なお、前記反強磁性層は、PtｘMn1-x（49.5at%≦ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5 at%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかからなっていても良い。
【００２６】
また、本発明の第３の態様による磁気メモリは、第１の配線と、前記第１の配線と交差する第２の配線と、前記第１の配線と前記第２の配線との交差領域毎に設けられたメモリセルと、を備え、前記メモリセルは、記憶素子として、上記記載の磁気抵抗効果素子を有していることを特徴とする。
【００２７】
また、本発明の第４の態様による磁気メモリは、第１の配線と、前記第１の配線の上に形成された第１の磁気抵抗効果素子と、前記第１の配線の下に形成された第２の磁気抵抗効果素子と、前記第１の配線の上に形成され前記第１の配線と交差する第２の配線と、前記第１の配線の下に形成され前記第１の配線と交差する第３の配線とを備え、前記第１および第２の磁気抵抗効果素子は、上記記載の磁気抵抗効果素子であり、前記第２及び第３の配線にそれぞれ電流を流しつつ前記第１の配線に電流を流すことにより前記第１及び第２の磁気抵抗効果素子の記憶層の磁化をそれぞれ所定の方向に反転可能であり、前記第１の配線を介して前記前記第１及び第２の磁気抵抗効果素子にセンス電流を流すことにより得られる前記第１および第２の磁気抵抗効果素子からの出力信号の差分を検出することにより、２値情報のいずれかとして読み出すことを特徴とする。
【００２８】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施形態を説明する。
【００２９】
本発明の第１実施形態による磁気抵抗効果素子は、ＴＭＲ素子であって、図１(ａ)に示す強磁性二重トンネル接合となっている。なお、図１(b)に示す強磁性一重トンネル接合であっても良い。強磁性一重トンネル接合は、下地金属層２上に、反強磁性層４、磁化固着層６（ピン層とも云う）、トンネルバリア層８、磁化自由層１０（記憶層ともいう）、カバー／ハードマスク層１８を順次設けた構成となっている。また、強磁性二重トンネル接合は、下地金属層２上に、反強磁性層４、磁化固着層６、トンネルバリア層８、記憶層１０、トンネルバリア層１２、磁化固着層１４、反強磁性層１６、カバー／ハードマスク層１８を順次設けた構成となっている。また、本実施形態においては、記憶層１０は、単層の強磁性層からなっている。
【００３０】
また、本実施形態においては、図１(ｃ)に示したように、ＴＭＲ素子の記憶層とトンネルバリア層の界面または磁化固着層とトンネルバリアの界面におけるラフネス（最大表面粗さ）が、断面を透過型電子顕微鏡（以下、ＴＥＭ（Transparent Electron Microscope)とも云う）で観測した場合 ０．４ｎｍ以上のラフネスが、トンネルバリア層と、記憶層または磁化固着層を構成する強磁性層との間の界面に存在しているように構成される。なお、図１（ｃ）は、磁化固着層６とトンネルバリア層８との間の界面、およびトンネルバリア層８と記憶層１０との間の界面を拡大した図である。上記界面に０．５ｎｍ以上のラフネスがあるとＴＭＲ素子にオレンジピール（Orange Peel)結合による３６Ｏｅの双極子磁場がたえず印加されることになり、より好ましい。
【００３１】
オレンジピール結合は次式で表せる。
ＨＮ＝π２/√２（ｈ２／λｔＦ）Ｍｓｅｘｐ（−２√２ｔｓ／λ）
【００３２】
ここで、ｈ、λは磁化固着層と記憶層間に生じるラフネスの振幅と面内のピークツーピーク値の長さをそれぞれ示す。ｔＦ，ｔｓは記憶層、バリア層の厚さをそれぞれ示し、Ｍｓは記憶層の磁化の値を示す。
【００３３】
記憶層にCo-Fe-Niを用いると通常Ｍｓ＝１０００Ｏｅ程度である。ｔＦ，ｔｓとして、たとえば、２ｎｍ、１ｎｍを仮定する。λは約１０ｎｍ程度であるから、０．４ｎｍ以上のラフネス（最大表面粗さ）があると磁気抵抗効果素子にオレンジピール結合による３３Ｏｅの有効磁場（双極子磁場）がたえず印加されることになる。０．５ｎｍ以上のラフネスがあると磁気抵抗効果素子にオレンジピール結合による３６Ｏｅの双極子磁場がたえず印加されることになりより好ましい。強磁性二重トンネル接合にすると、０．４ｎｍ、０．５ｎｍのラフネスの時それぞれ、４６Ｏｅ、７２Ｏｅの有効磁場が得られ、より好ましい安定性を示すこととなる。
【００３４】
このようなラフネスがトンネルバリア層と強磁性層との間の界面に存在している場合、後述する保持力が小さいCo-Fe-Ni三元合金組成を、記憶層を構成する強磁性層に用い、セルアスペクト比を２．５以下にしてＴＭＲ素子を微細化しても磁化固着層と記憶層間に生じるオレンジピール結合にともなう双極子磁場が大きくなり、熱安定性にすぐれた特性を得ることができる。
【００３５】
また、本実施形態のＴＭＲ素子においては、図２（ａ）に示すように、磁化固着層の構造が強磁性層／非磁性層／強磁性層の３層積層構造を有し、トンネルバリア層に近い強磁性層の厚さが厚いことが好ましい。この構造にすると磁化固着層からの浮遊磁場（stray  field)が生じるため、熱安定性を保ったたまま、ＭＲカーブのヒステリシス曲線をゼロ磁場に対して対称に調整することができる。これは、オレンジピール結合による双極子磁場と、浮遊磁場の起源が異なっていて、浮遊磁場は、単なる外部磁場として働くからである。
【００３６】
浮遊磁場ＨstrayはＴＭＲ素子の長辺の長さＬに逆比例する（Ｈstray＝Ｃ／Ｌ）。ここで、Ｃは定数である。したがって、ＴＭＲ素子の長辺の長さに応じて、トンネルバリア層に近い強磁性層の厚さをどの程度厚くすれば良いか一義的に決定できる。
【００３７】
また、本実施形態のＴＭＲ素子において、磁化固着層の少なくともトンネルバリア層に隣接した強磁性層が強磁性層／アモルファス磁性層／強磁性層からなる３層構造を有する構造、例えば図２（ｂ）に示すように、磁化固着層が強磁性層／アモルファス磁性層／強磁性層／非磁性層／強磁性層、もしくは図２（ｃ）に示すように、強磁性層／アモルファス磁性層／強磁性層／非磁性層／アモルファス磁性層／強磁性層を用いることが好ましい。アモルファス磁性層はアモルファス強磁性層が好ましい。この構造を用いると、反強磁性層４、１６に、Pt-Mn、Ir-Mn、Ni-Mnなどを用いた場合にもMnの拡散が押さえられ長期安定性を維持することができ、信頼性あるＴＭＲ素子を提供できる。
【００３８】
アモルファス磁性層はCo、Fe、Niまたはそれら合金に、Zr、Nb、Bi、Ta、Wなどを数％から数１０％混ぜることによって容易に作製することができる。
三層または多層積層構造の磁化固着層に用いられる非磁性層としては、Ru（ルテニウム）、Ir（イリジウム）Os（オスニウム）またはそれら合金を用いることが好ましい。さらに、三層または多層積層構造の磁化固着層に隣接して反強磁性層を設けることが望ましい。この場合の反強磁性層としても、前述したものと同様に、Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe２O３などを用いることもできるが、反強磁性層がPtｘMn1-x、NiｙMn1-y、IrｚMn1-zのいずれかから構成され、ここで、49.5at%≦ｘ，ｙ≦50. 5at%，22at%≦ｚ≦27at%にすることにより、反強磁性層の結晶成長に伴い、磁化固着層も結晶成長し、磁化固着層／トンネルバリア層／記憶層のラフネスをＴＥＭで観測したときピークトウピーク値が０．４ｎｍ以上になる部分が存在し、オレンジピール結合に伴い記憶層のスピンの熱安定性が良くなり、微細化し、セルサイズを小さくしてもオレンジピール結合に伴う有効磁場のためビット情報が消える心配がなくなり、より好ましい。
【００３９】
本実施形態のＴＭＲ素子は、サイズが0.15×0.2μｍ２の強磁性二重トンネル接合型である。そして、記憶層は、単層の強磁性層からなりこの強磁性層をCo-Fe-Niの三元合金とした。この記憶層の膜厚は２ｎｍとした。磁化固着層は、Ruからなる非磁性層を強磁性層で挟んだ三層積層構造とし、大きなＭＲ比を得るために、上記強磁性層としてCo-Fe合金、特にCo50Fe50を用いた。反強磁性層は膜厚が１１ｎｍのIrMn合金とした。トンネルバリア層は、AlOxを用いた。また、下地金属層は、Ta/Cu/Ta/Ruの四層構造である。したがって、本実施形態のＴＭＲ素子の構成は、
Ta/Cu/Ta/Ru/IrMn(11nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線
となっている。
【００４０】
まず、記憶層を構成するCo-Fe-Niの三元合金の組成を変えた場合のＴＭＲ素子を作製し、ＭＲ比およびスイッチング磁場を調べた結果を、図３に示す。記憶層を構成する強磁性層の組成は図３中において×で示してある。図３の細かな縦線で示した領域が、上記ＴＭＲ素子を作製したときにスイッチング磁場が３５Ｏｅ以下になった領域である。また、図３に示すCo90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線より下の領域が、室温でＭＲ比が４０％以上得られた領域である。
【００４１】
この実験結果より、ＴＭＲ素子において、記憶層の強磁性層はNi-Fe-Co三元合金からなり、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線ｋ１、Fe80(at%)Ni20(at%)−Fe30(at%)Ni70(at%)の直線ｋ２、Fe80(at%)Ni20(at%)−Co65(at%) Ni35(at%)の直線ｋ３が囲む内側の組成領域ｒ１、またはFe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の直線ｋ３、Co90(at%)Fe10(at%)−Fe70(at%)Ni30(at%)の直線ｋ４、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線ｋ５が囲む内側の組成領域ｒ２から選ばれる組成を有していることが好ましいことがわかった。
【００４２】
なお、磁化固着層にCo-Feを用いると４０％以上のＭＲ比が得られるため好ましい。本実施形態では、磁化固着層としてCo50Fe50を用いたが、Co10Fe90〜Co90Fe10のものを用いても大きくＭＲ特性の傾向は影響しなかった。
【００４３】
また、比較のために、次の構成
Ta/Cu/Ta/Ru/IrMn(11nm)/CoFe/Ru/CoFe/CoZrNb/CoFe/AlOx/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線
からなる本実施形態の変形例の試料と、次の構成
Ta/Ru/IrMn(8nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線
からなる比較例の試料を作製した。変形例の試料は、本実施形態のＴＭＲ素において、下地金属層に近い磁化固着層を図２（ｂ）に示す五層積層構造としたものである。また、比較例の試料は、本実施形態のＴＭＲ素子において、下地金属層をTa/Ruからなる二層構造とし、かつこの下地金属層上に形成された反強磁性層を膜厚が８ｎｍのIrMnから構成したものである。
【００４４】
また、本実施形態形態、変形例、および比較例のＴＭＲ素子のトンネルバリア層と記憶層または磁化固着層との界面をＴＥＭで観測したところ、本実施形態は０．５ｎｍのラフネス（最大表面粗さ）、変形例は０．４ｎｍのラフネス、比較例は０．１６ｎｍのラフネスが観測された。
【００４５】
次に、これらＴＭＲ素子を、８５℃のオーブン中で放置してデータリテンションの信頼性試験を行った。その結果を図４に示す。比較例の試料は、記憶層とトンネルバリア層に近い磁化固着層の強磁性層のスピンの方向が、反平行状態の時はデータは保持されたが、平行のときは、データが保持されないビットが観測されたのに対し（図４（ａ）参照）、本実施形態および変形例の試料は両方とも好ましい信頼性が得られ、ラフネスが０．４ｎｍ以上あれば信頼性ある素子が得られることが分かった。
【００４６】
また、本実施形態のＴＭＲ素子の記憶層が、図５に示すCo-Fe-Ni組成範囲つまり、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ばれる組成を有している場合は、ＭＲ比が４０％以上、スイッチング磁界が３０Ｏｅ以下が得られるとともに、０．４ｎｍ以上のラフネスが生じている本実施形態および変形例の試料においては、同様の信頼性を示し、より好ましいことがわかった。
【００４７】
また、上記記憶層を構成する磁性体には、Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、Mg（マグネシウム）、Si（シリコン）、Bi（ビスマス）、Ta（タンタル）、B（ボロン）、C（炭素）、O（酸素）、N（窒素）、Pd（パラジウム）、Pt（白金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タングステン）、Mo（モリブデン）、Nb（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
【００４８】
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられる絶縁層（あるいは誘電体層）としては、Al２O３（酸化アルミニウム）、SiO２（酸化シリコン）、MgO（酸化マグネシウム）、AlN（窒化アルミニウム）、Bi２O３（酸化ビスマス）、MgF２（フッ化マグネシウム）、CaF２（フッ化カルシウム）、SrTiO２（酸化チタン・ストロンチウム）、AlLaO３（酸化ランタン・アルミニウム）、Al-N-O（酸化窒化アルニウム）、GaO（酸化ガリウム）などの各種の絶縁体（誘電体）を用いることができる。
【００４９】
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
【００５０】
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Si（シリコン）、SiO２（酸化シリコン）、Al２O３（酸化アルミニウム）、スピネル、AlN（窒化アルニウム）など各種の基板を用いることができる。
【００５１】
また、基板の上に、下地金属層（下部電極層）や上部電極層、保護層などとして、Ta（タンタル）、Ti（チタン）、Pt（白金）、Pd（パラジウム）、Au（金）、Ti（チタン）/Pt（白金）、Ta（タンタル）/Pt（白金）、Ti（チタン）/Pd（パラジウム）、Ta（タンタル）/Pd（パラジウム）、Cu（銅）、Al（アルミニウム）−Cu（銅）、Ru（ルテニウム）、Ir（イリジウム）、Os（オスミウム）などからなる層を設けてもよい。より好ましい下地電極層としては、Cu、Al、Ptを５ｎｍ以上の膜厚を有する積層膜を含むことが好ましい。これらの元素を用いると結晶質になりやすいため、適度なラフネスを生じさせることができる。
【００５２】
また、ＴＭＲ形状としては、磁化方向Ｍ１、Ｍ２は、必ずしも直線状である必要はなく磁気抵抗効果素子の形状図６に示したように、様様なエッジドメインを形成する。図６は、本実施形態における磁気抵抗効果素子の記憶層の平面形態の他の具体例を表す模式図である。すなわち、ＴＭＲ素子の記憶層は、例えば図６（ａ）に示したように、長方形の一方の対角両端に突出部を付加した形状や、図６（ｂ）に示したような平行四辺形、図６（ｃ）に示したような菱形、図６（ｄ）に示したような楕円形、図６（ｅ）に示したようなエッジ傾斜型などの各種の形状とすることができる。
【００５３】
ここで、磁気記録層を図６（ａ）〜（ｃ）、図６（ｅ）に示した形状にパターニングする場合、実際には角部が丸まる場合が多いが、そのように角部が丸まってもよい。これらの非対称な形状は、フォトリソグラフィにおいて用いるレチクルのパターン形状を非対称形状にすることにより容易に作製できる。
【００５４】
次に、反強磁性層の組成を変え長期安定性信頼試験を行った結果を示す。作製した試料は以下のとおりである。
【００５５】
試料１
Ta/Cu/Ta/Ru/IrMn(8nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe/Ru/CoFe/
ＩｒＭｎ（１０ｎｍ）／Ｒｕ／上部配線
ここで、（IrｚMn1-zであり、Z＝21.6at%、23.8 at%、26at%）
試料２
Ta/Cu/Ta/NiFeCr/PtMn(12nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe/Ru/CoFe/PtMn(12nm)/Ru/上部配線
ここで（PtｘMn1-x、ｘ＝49 at%、49.5 at%、50.5 at%、51at%）
なお、IrｚMn1-z (Z=27.5aｔ％)の試料１も作製したが良好な固着特性が得られなかった。
【００５６】
図７に試料１（IrｚMn1-zであり、Z＝23.8 at%）のＭＲ変化率のアニール時間依存性の一例を示す。図７から分かるように、長期アニールによって、ＭＲ変化率は劣化していく。図７の特性グラフをa×EXP(-t/τ)と仮定し、これから求めた劣化時間定数τを、アニール温度を横軸にプロットした図を図８(a)、(b)に示す。図８(a)は試料１、 図８(b)は試料２を示している。図８（ａ）に示したように反強磁性層がPtｘMn1-xまたはIrｚMn1-zであり、49.5at%≦ｘ≦50. 5at%，22at%≦ｚ≦27at%にすると長期信頼性が得られることがわかった。また、上記試料１、２の上記組成範囲においてもラフネスは０．４ｎｍ以上であり８５℃におけるデータ保持においても問題が無いことが明らかになった。
【００５７】
NiｙMn1-yはPtｘMn1-xと同様の結果を示し、49.5at%≦ｙ≦50. 5at%の組成範囲が好ましいことが分かった。
【００５８】
本実施形態において、記憶層の膜厚が３ｎｍ以下にしても、熱安定性が保たれ、記憶層の膜厚が３ｎｍ以下にすることにより、スイッチング磁界をより小さく保つことができる。なお、記憶層の膜厚は１ｎｍ以上が好ましい。１ｎｍ以下になると、磁性層が超常磁性になってしまい。強磁性スピンの熱安定性を保つことができなくなる。
【００５９】
また、本実施形態において、磁化固着層は、Co-Fe２元合金からなる強磁性層を用いたが、この場合、Co-Fe-Ni、Ni-Fe、またはCo-Niを用いた場合よりも大きなＭＲ比を得ることが可能となる。
【００６０】
本実施形態において、反強磁性層の膜厚が８ｎｍ以上にすること、より好ましくは１０ｎｍ、よりより好ましくは１２ｎｍ以上にすることが好ましい。この程度の厚さ以上になると上記反強磁性層の組成を用いれば、理想的なラフネスを生じさせることができる。
【００６１】
以上説明したように、本実施形態によれば、サイズを小さくしてもＭＲ比が大きく、スイッチング磁場が小さく、熱安定性に優れた信頼性ある磁気抵抗効果素子を得ることができる。また、スイッチング磁場を小さくすることが可能となるので、消費電力を下げることができる。
【００６２】
（第２実施形態）
次に、本発明の第２実施形態によるＴＭＲ素子の構成を図９に示す。この実施形態のＴＭＲ素子は、下地金属層上に、磁化自由層、トンネルバリア層、記憶層、カバー層／ハードマスクを順次形成した構成となっている。記憶層／トンネルバリア層／磁化自由層／カバー層／ハードマスクを順次形成した構成でも良い。すなわち、図２（ｂ）に示す第１実施形態のＴＭＲ素子において、反強磁性層および磁化固着層（ピン層）の代わりに磁化自由層を設けた構成となっている。
【００６３】
そして、この実施形態のＴＭＲ素子において、記憶層は、図１に示す第１実施形態の場合と同様に、単層の強磁性層から構成されている。また、記憶層とトンネルバリア層との界面のラフネス（最大表面粗さ）は、０．４ｎｍ以上となるように構成されている。磁化自由層は少なくとも一つの強磁性層を含んでいる。
【００６４】
また、下地金属層は、第１実施形態と同様の構成となっている。
【００６５】
この第２実施形態のＴＭＲ素子も第１実施形態と同様に、サイズを小さくしてもスイッチング磁場を小さく保ったまま、ＭＲ変化率が大きく、熱安定性に優れた特性を得ることができる。
【００６６】
（第３実施形態）
次に、本発明の第３実施形態による磁気メモリを、図面を参照して設明する。なお、この第３実施形態においては、磁気メモリの記憶素子としては、上記第１および第２実施形態で説明したＴＭＲ素子が用いられる。
【００６７】
図１０乃至図１３は、記憶素子としてＴＭＲ素子を用い、セル選択素子としてＭＯＳトランジスタを用いた場合の本実施形態による磁気メモリの単位セルを単純化して表した断面図である。図１０は、ＴＭＲ素子の一端がビット線ＢＬに、他端が引き出し電極、接続プラグを介して選択トランジスタのソースおよびドレインの一方に接続され、書き込みワード線ＷＬがＴＭＲ素子の下方に設けられた構成の単位セルを示している。図１１は、ＴＭＲ素子の一端がワード線ＷＬに、他端が引き出し電極、接続プラグを介して選択トランジスタのソースおよびドレインの一方に接続され、書き込みビット線ＢＬがＴＭＲ素子の上方に設けられた構成の単位セルを示している。
【００６８】
図１２は、図１０に示す単位セルにおいて、ビット線ＢＬおよびワード線ＷＬが磁性体によって被覆された構成の単位セルを示し、図１３は、図１１に示す単位セルにおいて、ビット線ＢＬおよびワード線ＷＬが磁性体によって被覆された構成の単位セルを示している。この配線構造を用いることにより、より効率的に電流磁界を印加でき、よりいっそうの省電力化、低電流化を実現することができるとともに、隣のセルとの干渉、いわゆるクロストークを解消することができる。
【００６９】
図１０乃至図１３の単位セルを有する磁気メモリにおいて、読み出しはトランジスタにより選択されたＴＭＲ素子に電流を流し、ＴＭＲ素子の抵抗が大きいか小さいかで“１”か“０”を判断する。ＴＭＲ素子に対する情報の書き込みは、その上下に設けられたワード線ＷＬとビット線ＢＬとに電流パルスを流すことにより生ずる磁場により行う。例えば、ビット線ＢＬとワード線ＷＬのそれぞれに電流を流すと、これらの周囲に電流磁場が生ずる。これら電流磁場を合成した磁場により、ＴＭＲ素子の記憶層の磁化を反転させることができる。
【００７０】
この書き込みに際しては、所定の方向に磁化を反転させるために、ビット線ＢＬとワード線ＷＬの双方に対して、所定方向の電流パルスを適宜流せばよい。このようにすれば、ビット線ＢＬとワード線ＷＬのいずれかのみに電流を流すことによって磁化反転を生じさせる場合と比較して、配線あたりの電流量を低減することができるとともにセル選択することができる。その結果として、配線の疲労が少なく、信頼性の高い磁気メモリを提供することができる。図１２および図１３に示したように、ビット線ＢＬとワード線ＷＬを磁性体で被覆すれば電流に伴う磁場効率を２倍（図１１）以上〜５倍以上（図１２）に上げることができ、より消費電力化が可能となる。
【００７１】
図１４は、本実施形態による磁気メモリの第１の具体例のアーキテクチャを示す模式図である。すなわち、同図は、メモリアレーの断面構造を示しており、このアーキテクチャにおいては、読み出し／書き込み用ビット線ＢＬに複数のＴＭＲ素子Ｃが並列に接続されている。それぞれのＴＭＲ素子Ｃの他端には、ダイオードＤを介して読み出し／書き込み用ワード線ＷＬが接続されている。また、各ワード線ＷＬは、各ワード線ＷＬを選択する選択トランジスタＳＴｗを介してセンスアンプＳＡに接続された構成となっている。また、読み出し／書き込み用ビット線ＢＬは、このビット線ＢＬを選択するための選択トランジスタＳＴＢを介して接地された構成となっている。
【００７２】
この図１４に示す第１の具体例の磁気メモリにおいては、読み出し時には、目的のＴＭＲ素子Ｃに接続されているビット線ＢＬとワード線ＷＬとを選択トランジスタＳＴＢ、ＳＴｗによりそれぞれ選択してセンスアンプＳＡにより電流を検出する。また、書き込み時には、やはり目的のＴＭＲ素子Ｃに接続されているビット線ＢＬとワード線ＷＬとを選択トランジスタＳＴＢ、ＳＴｗにより選択して、書き込み電流を流す。この際に、ビット線ＢLとワード線ＷＬにそれぞれ発生する磁場を合成した書き込み磁場がＴＭＲ素子Ｃの記憶層の磁化を所定の方向に向けることにより、書き込みができる。
【００７３】
ダイオードＤは、これら読み出し時あるいは書き込み時に、マトリクス状に配線されている他のＴＭＲ素子Ｃを介して流れる迂回電流を遮断する役割を有する。
【００７４】
次に、本実施形態による磁気メモリのアーキテクチャの第２の具体例を、図１５を参照して説明する。
【００７５】
図１５は、メモリアレーを積層化できるアーキテクチャの第２の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を示す。
【００７６】
このアーキテクチャにおいては、読み出し／書き込み用ビット線ＢLｗと読み出し用ビット線ＢLｒとの間に複数のＴＭＲ素子Ｃが並列に接続された「ハシゴ型」の構成とされている。さらに、それぞれのＴＭＲ素子Ｃに近接して、書き込みワード線ＷＬがビット線ＢＬｗと交差する方向に配線されている。
【００７７】
ＴＭＲ素子への書き込みは、読み出し／書き込み用ビット線ＢLｗに書き込み電流を流すことにより発生する磁場と、書き込みワード線ＷＬに書き込み電流を流すことにより発生する磁場との合成磁場をＴＭＲ素子の記憶層に作用させることにより、行うことができる。
【００７８】
一方、読み出しの際には、ビット線ＢLｗ及びＢLｒの間で電圧を印加する。すると、これらの間で並列に接続されている全てのＴＭＲ素子に電流が流れる。この電流の合計をセンスアンプＳＡにより検出しながら、目的のＴＭＲ素子に近接したワード線ＷＬに書き込み電流を印加して、目的のＴＭＲ素子の記憶層の磁化を所定の方向に書き換える。この時の電流変化を検出することにより、目的のＴＭＲ素子の読み出しを行うことができる。
【００７９】
すなわち、書き換え前の記憶層の磁化方向が書き換え後の磁化方向と同一であれば、センスアンプＳＡにより検出される電流は変化しない。しかし、書き換え前後で記憶層の磁化方向が反転する場合には、センスアンプＳＡにより検出される電流が磁気抵抗効果により変化する。このようにして書き換え前の記憶層の磁化方向すなわち、格納データを読み出すことができる。但し、この方法は、読み出しの際に格納データを変化させる、いわゆる「破壊読み出し」に対応する。
【００８０】
これに対して、ＴＭＲ素子の構成を、第２実施形態で説明した、磁化自由層／トンネルバリア層／磁気記録層、という構造とした場合には、「非破壊読み出し」が可能である。すなわち、この構造のＴＭＲ素子を用いる場合には、記憶層に磁化方向を記録し、読み出しの際には、磁化自由層の磁化方向を適宜変化させてセンス電流を比較することにより、記憶層の磁化方向を読み出すことができる。但しこの場合には、記憶層の磁化反転磁場よりも磁化自由層の磁化反転磁場のほうが小さくなるように設計する必要がある。
【００８１】
図１６は、本実施形態による磁気メモリのアーキテクチャの第３の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を示す。
【００８２】
このアーキテクチャにおいては、読み出し／書き込み用ビット線ＢLｗに複数のＴＭＲ素子Ｃが並列に接続され、これらＴＭＲ果素子Ｃの他端には、それぞれ読み出し用ビット線ＢLｒがマトリクス状に接続されている。さらに、これら読み出し用ビット線ＢLｒに近接して、書き込み用ワード線ＷＬが配線されている。
【００８３】
ＴＭＲ素子Ｃへの書き込みは、読み出し／書き込み用ビット線ＢLｗに書き込み電流を流すことにより発生する磁場と、書き込みワード線ＷＬに書き込み電流を流すことにより発生する磁場との合成磁場をＴＭＲ素子の記憶層に作用させることにより、行うことができる。
【００８４】
一方、読み出しの際には、選択トランジスタＳＴにより書き込みビット線ＢLｗと読み出しビット線ＢLｒとを選択することにより、目的のＴＭＲ素子にセンス電流を流してセンスアンプＳＡにより検出することができる。
【００８５】
次に、本実施形態による磁気メモリのアーキテクチャの第４の具体例を、図１７を参照して説明する。
【００８６】
図１７は、本実施形態による磁気メモリのアーキテクチャの第４の具体例を表す模式図である。すなわち、同図は、メモリアレーの断面構造を示す。読み出し用ビット線ＢLｒがリードＬを介してＴＭＲ素子Ｃに接続され、ＴＭＲ素子Ｃの直下には書き込み用ワード線ＷＬが配線されている点が異なる。このようにすると、ＴＭＲ素子Ｃと書き込みワード線ＷＬとを図１６の構造よりも接近させることができる。その結果として、ワード線ＷＬからの書き込み磁場をＴＭＲ素子に対してより効果的に作用させることができる。
【００８７】
次に、差動増幅型、多値型アーキテクチャについて説明する。
【００８８】
図１８、図１９に、本実施形態による磁気メモリの差動増幅型、多値型アーキテクチャをそれぞれ示す。図１８（ａ）および図１８（ｂ）は、本実施形態による磁気メモリの差動増幅型アーキテクチャの正面図および側面図をそれぞれ示し、図１９（ａ）および図１９（ｂ）は、本実施形態による磁気メモリの多値型アーキテクチャの正面図および側面図をそれぞれ示す。
【００８９】
それぞれの型の磁気メモリにおいて、ビット線ＢＬと、ワード線ＷＬ１、ＷＬ２および読み出し用配線ＲＬ１、ＲＬ２とが交差するように配線され、ビット線ＢＬとワードＷＬ１、ＷＬ２の交差部にＴＭＲ素子ＴＭＲ１、ＴＭＲ２が設けられている。このようにＴＭＲセルを縦方向に積層することによって差動増幅，多値メモリにしてもセル面積を大きくすることが避けられる。
【００９０】
図１８において、読み出し時はビット線ＢＬから電流を流し、読み出し用配線ＲＬ１、ＲＬ２の終端に設けられたセンスアンプにより差動増幅を行う。また、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２の信号出力を変えた場合、このアーキテクチャは多値化が可能となる。なお、図１８においては、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２は、強磁性一重トンネル接合である。
【００９１】
図１９において、後に詳述するように、ビット線ＢＬ、ワード線ＷＬ１、ＷＬ２とＴＭＲ素子Ｃ１、Ｃ２との接続関係については、各種の具体例を採用することができる。例えば、書き込み用と読み出し用の２本のビット線を設けてＴＭＲ素子に接続してもよい。また、ワード線ＷＬは、ＴＭＲ素子Ｃ１、Ｃ２に対して接続する場合も接続しない場合もある。
【００９２】
ＴＭＲ素子Ｃ１、Ｃ２は、記憶層を有する。この記憶層に、磁化固着層に対して、互いに略反平行な磁化方向Ｍ１、Ｍ２を有し、磁気抵抗効果素子の磁化固着層の磁化の方向に対して反平行，平行にスピン情報を書きこみ、ビット線ＢＬから流したセンス電流を上記ＴＭＲ素子に流し，差動増幅を行うことで“１”、“０”を判断する。なお、ＴＭＲ素子Ｃ１は強磁性一重トンネル接合であり、ＴＭＲ素子Ｃ２は強磁性二重トンネル接合である。
【００９３】
また、多値記録にする場合は、上記記憶層に、ＴＭＲ素子の磁化固着層の磁化の方向に対して反平行，平行にスピン情報を書きこみ、ビット線ＢＬから流したセンス電流を上記ＴＭＲ素子に流し、差動増幅を行うことで多値情報を検出する。
【００９４】
図１８（ｂ）に本実施形態による差動増幅型アーキテクチャを用いた場合の書きこみ方法、および、ＴＭＲセルのスピンの方向を合わせて示している。差動増幅型の場合には、ワード線ＷＬの長手軸方向にＴＭＲ素子の容易軸が形成されていることが好ましい。ワードＷＬの長手軸方向にＴＭＲ素子の容易軸が形成されていると、ビット線ＢＬの電流パルスが上下のＴＭＲ素子に印加する磁場の方向と略１８０度異なるため、上下のＴＭＲセルに一変に書きこみを行うことができ、高速書きこみが可能となる。
【００９５】
図１９（ｂ）に本実施形態による多値記録型アーキテクチャの書きこみ方法、および、実際のＴＭＲセルのスピンの方向を合わせて示している。多値記録型アーキテクチャの場合は、上下のＴＭＲ素子に任意に記録情報を記録することが求められるため、ビット線ＢＬの長手軸方向にＴＭＲ素子の容易軸が形成されていることが好ましい。ビット線ＢＬの長手軸方向にＴＭＲ素子の容易軸が形成されていると、ワード線ＷＬ１、ＷＬ２により上下のＴＭＲ素子に任意な情報記録が可能となり、多値記録が可能となる。
【００９６】
なお、図１４〜図１７に示したアーキテクチャは多層に積層し、大容量化を図ることができる他、前述した差動型、多値型アーキテクチャ、または、それらを積層したアーキテクチャを用いることができる。その場合、例えば図２０に示したようにビット線ＢＬを共用した方が好ましく。共用したビット線ＢＬにはビット線ＢＬの側壁に磁性被覆配線を用いることが好ましい。
【００９７】
以上説明したように、第３実施形態の磁気メモリによれば、ＭＲ比が大きく、熱安定性が優れ、スイッチング磁場が小さな、第１または第２実施形態のＴＭＲ素子を記憶素子として用いているので、高集積化及び低消費電力化が可能となる。
【００９８】
【発明の効果】
以上述べたように、本発明によれば、サイズを小さくしても、ＭＲ比が大きく、熱安定性が優れ、スイッチング磁場が小さな磁気抵抗効果素子およびこの磁気抵抗効果素子を用いた磁気メモリを得ることができる。
【図面の簡単な説明】
【図１】第１実施形態の磁気抵抗効果素子の構成を示す構成断面図。
【図２】第１実施形態の磁気抵抗効果素子に係る磁化固着層の構成を示す断面図。
【図３】本発明の第１実施形態による磁気抵抗効果素子の記憶層の組成にCo-Fe-Niを用いた場合のＭＲ特性，スイッチング磁場特性を示す、Co-Fe-Ni三元状態図。
【図４】第１実施形態と比較例１，２の磁気抵抗効果素子のデータリテンションの信頼性試験を行った結果を示す図。
【図５】より好ましい記憶層の組成を示すCo-Fe-Ni三元状態図。
【図６】第１実施形態の磁気抵抗効果素子の形状を示す図。
【図７】磁気抵抗効果素子のＭＲ変化率のアニール時間依存性を示す図。
【図８】劣化時間定数とアニール温度との関係を示す図。
【図９】第２実施形態の磁気抵抗効果素子の構成を示す断面図。
【図１０】第３実施形態の磁気メモリに用いられる単位メモリセルの一具体例を示す図。
【図１１】第３実施形態の磁気メモリに用いられる単位メモリセルの一具体例を示す図。
【図１２】第３実施形態の磁気メモリに用いられる単位メモリセルの一具体例を示す図。
【図１３】第３実施形態の磁気メモリに用いられる単位メモリセルの一具体例を示す図。
【図１４】第３実施形態による磁気メモリのアーキテクチャの第１の具体例を示す図。
【図１５】第３実施形態による磁気メモリのアーキテクチャの第２の具体例を示す図。
【図１６】第３実施形態による磁気メモリのアーキテクチャの第３の具体例を示す図。
【図１７】第３実施形態による磁気メモリのアーキテクチャの第４の具体例を示す図。
【図１８】第３実施形態による磁気メモリの第５の具体例を示す図。
【図１９】第３実施形態による磁気メモリのアーキテクチャの第６の具体例を示す図。
【図２０】第３実施形態による磁気メモリのアーキテクチャの第７の具体例を示す図。
【符号の説明】
２  下地金属層
４  反強磁性層
６  磁化固着層
８  トンネルバリア層
１０  記憶層
１２  トンネルバリア層
１４  磁化固着層
１６  反強磁性層
１８  カバー層／ハードマスク
【図１】
0003638563.tif 000002
【図２】
0003638563.tif 000003
【図３】
0003638563.tif 000004
【図４】
0003638563.tif 000005
【図５】
0003638563.tif 000006
【図６】
0003638563.tif 000007
【図７】
0003638563.tif 000008
【図８】
0003638563.tif 000009
【図９】
0003638563.tif 000010
【図１０】
0003638563.tif 000011
【図１１】
0003638563.tif 000012
【図１２】
0003638563.tif 000013
【図１３】
0003638563.tif 000014
【図１４】
0003638563.tif 000015
【図１５】
0003638563.tif 000016
【図１６】
0003638563.tif 000017
【図１７】
0003638563.tif 000018
【図１８】
0003638563.tif 000019
【図１９】
0003638563.tif 000020
【図２０】
0003638563.tif 000021