(57)【特許請求の範囲】
【請求項１】
選択手段によって所定時間の間与えられる選択信号と入力された輝度データに基づいて変調された変調信号との電位差により駆動する複数の画像表示素子に前記変調信号を与える変調装置であって、
波高値Ａ１〜波高値Ａｎ（ｎは２以上の整数；Ａ１＜Ａ２＜・・・＜Ａｎ）のｎ種類の所定幅の単位パルスを複数組み合わせた波形であって、該組み合わせた波形における最大波高値の部分が分散するように単位パルスを組み合わせた波形を有する変調信号を発生するものであり、
該変調信号は、立ち上がり部分と立ち下がり部分がそれぞれ階段状になるように前記単位パルスを組み合わせた形状を有していることを特徴とする変調装置。
【請求項２】
前記変調信号は、波高値Ａｋ（ｋは２以上、ｎ以下の整数）の単位パルスの前後に波高値Ａｋまたは波高値Ａｋ−１の単位パルスが接する組み合わせからなることを特徴とする請求項１に記載の変調信号を発生する変調装置。
【請求項３】
前記画像表示素子は、電子放出素子であることを特徴とする請求項１又は２に記載の変調信号を発生する変調装置。
【請求項４】
複数の画像表示素子を複数の行方向配線と複数の列方向配線でマトリクス配線してなる画像表示部と、
駆動対象となる複数の画像表示素子が接続される行方向配線に対して所定時間のあいだ選択電位を与える選択手段と、
入力された画像データに基づいて変調した変調信号をそれぞれの列方向配線に与える変調手段と、を備え、
前記変調手段は、
波高値Ａ１〜波高値Ａｎ（ｎは２以上の整数；Ａ１＜Ａ２＜・・・＜Ａｎ）のｎ種類の所定幅の単位パルスを複数組み合わせた波形であって、該組み合わせた波形における最大波高値の部分が分散するように単位パルスを組み合わせた波形を有する変調信号を発生するものであり、
該変調信号は、立ち上がり部分と立ち下がり部分がそれぞれ階段状になるように前記単位パルスを組み合わせた形状を有していることを特徴とする画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像データに基づいて変調した変調パルスによって画像表示素子を駆動するための駆動装置に関し、特に複数の画像表示素子をマトリクス配線してなる画像表示部を備える画像表示装置に用いられて好適な駆動装置に関するものである。
【０００２】
【従来の技術】
従来より、電子放出素子やＥＬ素子などの画像表示素子を用いた画像表示装置が研究されている。この種の画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性を有し、今後の普及が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためにバックライトを必要としない点や、視野角が広い点が優れているといえる。
【０００３】
図３１に、電気的な配線方法によるマルチ電子ビーム源の一例を模式的に示す。このマルチ電子ビーム源は、電子放出素子を２次元的に多数個配列し（ここでは４×４の１６個）、これらの素子を図示のようにマトリクス状に配線した構成を有している。
【０００４】
図中、１は電子放出素子を模式的に示したもの、２は行方向配線、３は列方向配線である。行方向配線２および列方向配線３は、配線抵抗４，５、配線インダクタンス６，７、および配線容量８を有するものである。
【０００５】
電子放出素子をマトリクス配線したマルチ電子ビーム源においては、所望の電子ビームを出力させるため、行方向配線および列方向配線に適宜の電気信号を印加する。
【０００６】
図３２にパルス幅変調波形を示す。例えば、マトリクスの中の任意の１行の電子放出素子を駆動するには、選択する行の行方向配線には選択電位Ｖｓを印加し、同時に非選択の行の行方向配線には非選択電位Ｖｎｓを印加する。これと同期して列方向配線に電子ビームを出力するための駆動電位（変調パルス）Ｖｅを印加する。
【０００７】
この方法によれば、選択する行の電子放出素子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の電子放出素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電位にすれば選択する行の電子放出素子だけから所望の強度の電子ビームが出力される。また、冷陰極素子の応答速度は高速であるため、駆動電位Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができる。
【０００８】
同様に、列方向配線に印加する変調パルスの電位（振幅）や電流値を変化させて輝度を制御する波高値変調と呼ばれる方式によっても電子ビームを制御することが可能である。
【０００９】
【発明が解決しようとする課題】
ところで、有効画素数１９２０×１０８０、フレームレート６０Ｈｚ、１０ビット階調の表示装置においては、パルス波高値変調方式の場合、素子に印加するエネルギーの波高値をＰｉとすると、Ｐｉ／２１０＝Ｐｉ／１０２４の分解能が必要とされる。電圧駆動の場合Ｐｉは数Ｖ程度となるため、１９２０×１０８０の画面全体に渡って駆動波形に数ｍＶの分解能を要求される。この値は駆動回路を構成するＩＣやプリント基板、電源などの特性を考慮すると実現が困難である。
【００１０】
一方、パルス幅変調方式の場合、１走査線を駆動する時間は１／（６０×１０８０）≒１５μｓｅｃである。１０ビットパルス幅変調を行った場合、最小パルス幅は、１／（６０×１０８０×２１０）≒１５ｎｓｅｃであり、最小１５ナノ秒のパルス幅分解能が必要とされる。
【００１１】
しかしながら、図３１に示すような配線は、配線インダクタンス（Ｌ）と配線容量（Ｃ）と配線抵抗（Ｒ）で決定されるカットオフ周波数を持つローパスフィルタと等価である。このようなローパス特性を持つ信号配線や表示部配線を、カットオフ周波数以上の周波数スペクトル成分で構成される、線順次−パルス幅変調（ＰＷＭ）駆動方式で駆動した場合、図３３に示すように、素子に印加されるＰＷＭ波形の立ち上がりおよび立ち下がり波形が鈍ってしまい、低輝度における表示品位の低下が生じる。
【００１２】
特に、変調回路１０から低階調のパルス幅変調駆動波形を印加すると、電子放出素子１に印加される走査回路９の出力波形との合成波形は、波高値が低くなった波形となる。つまり、高い周波数スペクトル成分のみで構成されるような駆動波形すなわち低階調のパルス幅変調駆動波形は波高値が低くなってしまい、低階調領域で所望の階調の画像を表示できない。
【００１３】
また、非常に多数の電子放出素子をマトリクス配線したマルチ電子源に対して、制御定電流源から時間的長さの短い定電流パルスを供給する場合にも、ほとんど電子が放出されない。比較的長い期間定電流パルスを供給し続ける場合には、もちろん電子は放出され始めるが、電子放出が開始するまでには大きな立ち上がり時間が必要となっていた。
【００１４】
図３３は、これを説明するためのタイムチャートであって、図に示したように、制御定電流源から短い電流パルスを供給しても、電子放出素子にはほとんど電流Ｉｆは流れない。また、長いパルスを供給した場合でも、電子放出素子に流れる駆動電流Ｉｆは、立ち上がり時間の大きな波形になってしまう。冷陰極型の電子放出素子自身は高速応答性能を有しているのにもかかわらず、電子放出素子に供給される電流波形がなまってしまうため、結果的に放出電流Ｉｅの波形も変形してしまっていた。
【００１５】
単純マトリクス配線されたマルチ電子源においては、マトリクスの規模を大きくするとそれにともなって寄生容量（配線容量）が増大する。寄生容量の主要部分は行方向配線と列方向配線の交差部に存在するが、この等価回路を図３４に示す。列方向配線３に接続された制御定電流源たる変調回路１０から定電流Ｉ１の供給を開始すると、初めのうち電流は寄生容量８の充電に費やされてしまい、電子放出素子１の駆動電流としてほとんど作用しない。このため、電子放出素子の実効的な応答速度が低下する。
【００１６】
また、電圧駆動については以下の解決すべき問題点がある。発光素子として駆動に伴って電流が流れる素子、例えばＬＥＤ，ＥＬ，ＦＥＤ，ＳＥＤなどを用いた画像表示装置では、一般的に配線抵抗は低く設計される。したがって、等価回路としては、寄生容量、寄生抵抗、寄生インダクタンスによって構成された図３４に示すモデルとなる。このような回路に従来の電圧駆動法を適用すると、電圧の印加によって寄生容量へ充電電流ｉが流れ込むため駆動波形立ち上がり部の鈍りが生じる。さらに寄生インダクタンスの自己誘導作用によって起電力Ｕ＝−Ｌ×（ｄｉ／ｄｔ）が発生し、オーバーシュート、リンギングが発生し、発光素子への異常電圧の印加が起こってしまっていた。
【００１７】
近年、画像表示装置に対する大面積化、高精細化、高階調化の要求は著しくそれに伴って、配線の寄生インダクタンス、寄生容量は増加しており、駆動波形立ち上がり部の鈍りによる低輝度領域での階調のつぶれ、オーバーシュート、リンギングはますます解決すべき重要課題となっている。
【００１８】
また、単純なパルス幅制御とパルス波高値制御による駆動波形は発光素子の電圧／発光強度特性の変化やばらつきによって階調の単純増加性が保証できなくなることが問題となっていた。
【００１９】
また、単純なパルス幅制御による駆動波形は、図３５に示すように、パルスの開始タイミングが一致しているために、画像データによらずにパルス幅変調波形の立ち上がり時に大きな走査電流が走査配線に流れ、それに伴って電圧降下が発生し、表示品位の低下が問題となっていた。
【００２０】
すなわち、上述した電子放出素子を多数個、マトリクス配置したマルチ電子ビーム源においては、その配線の抵抗分の影響によって生じる電圧降下のために、各素子に印加される電圧はその給電端から遠い素子ほど小さくなり、その結果、各素子の放出電子分布が一様にならない。そして、このマルチ電子放出素子を画像表示装置に応用した場合は、配線抵抗によって生じる電圧降下のために、画質が劣化する問題があるのである。
【００２１】
図３６および図３７を用いて説明する。図３６はマルチ電子ビーム源基板の一例を示す。図中、１は電子放出素子、２は行方向配線、３は列方向配線、９は走査回路、１０は変調回路、１２は基板を表している。
【００２２】
また、図３７は図３６のマルチ電子ビーム源基板１１を用いた画像表示パネルの斜視図である。図中、１３はメタルバック、１４は蛍光面、１５はフェースプレートを表している。
【００２３】
今、ある行方向配線２が選択され、その行方向配線２に接続されている画素の全てが点灯したとする。この時の等価回路を図３８に示す。図中、１６は列方向配線から電子放出素子を通じ、行方向配線に流れる電流成分、４は行方向配線の抵抗成分を表している。
【００２４】
ここで行方向配線２に流れ込む電流は各素子とも、同一の値Ｉｆとし、一画素あたりの行方向配線２の抵抗値をｒｆと仮定する。この時の行方向配線上での電位を計算する。
【００２５】
Ｒｆ５に流れる電流はＩｆであり、Ｒｆ５による電圧降下分は、Ｉｆ・ｒｆである。Ｒｆ４に流れる電流は２・Ｉｆであり、Ｒｆ４による電圧降下分は、２・Ｉｆ・ｒｆである。以下同様に各抵抗成分での電圧降下分を計算し、行方向配線上の各部の電位を計算した結果を図３９に示す。なお、ここではＶｅ＞Ｖｓとした場合について示した。
【００２６】
注目すべき点は、給電点である走査回路９から電位Ｖｓを出力した時、行方向配線２に電流が流れ込み、給電点から離れるにつれて電位が上昇し、最遠方端では２１・Ｉｆ・ｒｆだけ電位上昇している点である。図４０は、このときの最遠方端の画素に印加される駆動波形を示したものである。図中（ａ）は行方向配線に印加される電位波形、（ｂ）は列方向配線に印加される電位波形、（ｃ）は選択された電子放出素子に印加される電圧波形を示している。電位上昇によって、選択電位がＶｓからＶｓ'となることで、素子に印加される電圧が低下することがわかる。
【００２７】
この電圧のばらつきは、行方向配線の抵抗成分がきわめて小さい場合にはさほど問題とならないが、例えば、画像表示装置の大画面化等により、行方向配線の抵抗成分が大きい場合、その電圧ばらつきは無視できないものとなる。また画素数が増大し、行方向配線に流れ込む電流が増大した場合もその電圧ばらつきは大きくなる。
【００２８】
この電圧ばらつきが生じることによって、電子放出素子に印加される電圧が各素子で異なることになり、とりわけ、給電点に近い電子放出素子と給電点から離れた電子放出素子とでは、同じ電圧が印加されず、電子の放出量に差異が生じる。このことは、その電子放出素子から放出される電子ビームにより発光する素子である画素間の輝度差として表れてしまい、画像表示装置としての表示品位が低下してしまうことにつながる。
【００２９】
本発明は上記実情に鑑みてなされたものであって、その目的とするところは、入力された輝度データに応じて画像表示素子を正確に駆動可能な変調装置を提供することにある。
【００３０】
また、本発明の他の目的は、高品位な画像表示が可能な画像表示装置を提供することにある。
【００３１】
【課題を解決するための手段】
上記目的を達成するために本発明の画像表示素子の変調装置にあっては、選択手段によって所定時間の間与えられる選択信号と入力された輝度データに基づいて変調された変調信号との電位差により駆動する複数の画像表示素子に前記変調信号を与える変調装置であって、波高値Ａ１〜波高値Ａｎ（ｎは２以上の整数；Ａ１＜Ａ２＜・・・＜Ａｎ）のｎ種類の所定幅の単位パルスを複数組み合わせた波形であって、該組み合わせた波形における最大波高値の部分が分散するように単位パルスを組み合わせた波形を有する変調信号を発生するものであり、
該変調信号は、立ち上がり部分と立ち下がり部分がそれぞれ階段状になるように前記単位パルスを組み合わせた形状を有していることを特徴とする。
【００３３】
前記変調信号は、波高値Ａｋ（ｋは２以上、ｎ以下の整数）の単位パルスの前後に波高値Ａｋまたは波高値Ａｋ−１の単位パルスが接する組み合わせからなることが好適である。
【００３７】
また、本発明の画像表示装置にあっては、複数の画像表示素子を複数の行方向配線と複数の列方向配線でマトリクス配線してなる画像表示部と、駆動対象となる複数の画像表示素子が接続される行方向配線に対して所定時間のあいだ選択電位を与える選択手段と、入力された画像データに基づいて変調した変調信号をそれぞれの列方向配線に与える変調手段と、を備え、前記変調手段は、波高値Ａ１〜波高値Ａｎ（ｎは２以上の整数；Ａ１＜Ａ２＜・・・＜Ａｎ）のｎ種類の所定幅の単位パルスを複数組み合わせた波形であって、該組み合わせた波形における最大波高値の部分が分散するように単位パルスを組み合わせた波形を有する変調信号を発生するものであり、該変調信号は、立ち上がり部分と立ち下がり部分がそれぞれ階段状になるように前記単位パルスを組み合わせた形状を有していることを特徴とする。
【００４１】
前記画像表示素子は、電子放出素子であることが好適である。
【００４２】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００４３】
（第１の実施の形態）
図１は本発明の第１の実施形態に係る駆動装置の概略ブロック図である。同図に示すように、駆動装置は、変調回路（変調手段）１０２、走査回路（選択手段）１０３、タイミング発生回路１０４、データ変換回路１０５およびマルチ電源回路１０６を有して構成される。この駆動装置は、画像表示装置の画像表示部を構成するマルチ電子源１０１を駆動するための回路である。
【００４４】
マルチ電子源１０１は、図３６に示すように行方向配線２と列方向配線３の交点に電子源（画像表示素子）１が構成されたものである。
【００４５】
電子源としては、冷陰極素子を好適に用いることができる。冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。したがって、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するために応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。
【００４６】
冷陰極素子としては、例えば表面伝導型放出素子（ＳＣＥ型）、電界放出型素子（ＦＥ型）、金属／絶縁層／金属型放出素子（ＭＩＭ型）等が知られている。
【００４７】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子の素子構成の典型的な例として、図２にＭ．Ｈａｒｔｗｅｌｌらによる素子の平面図を示す。同図において、３００１は基板であり、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは０．５〜１（ｍｍ）、Ｗは０．１（ｍｍ）で設定されている。なお、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【００４８】
Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじめとして、上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。すなわち、通電フォーミングとは、導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。なお、局所的に破壊、変形もしくは変質した導電性薄膜３００４の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【００４９】
このような表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、本実施の形態では、電子源１として表面伝導型放出素子を用いることとした。
【００５０】
なお、表面伝導型放出素子以外のＦＥ型やＭＩＭ型の素子も好適に用いることができる。以下、それらの構造を簡単に説明する。
【００５１】
ＦＥ型の素子構成の典型的な例として、図３にＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面図を示す。同図において、３０１０は基板であり、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起させるものである。また、ＦＥ型の他の素子構成として、図３のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００５２】
ＭＩＭ型の例としては、例えば、Ｃ．Ａ．Ｍｅａｄ，Ｏｐｅｒａｔｉｏｎｏｆｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが知られている。ＭＩＭ型の素子構成の典型的な例を図４に示す。同図は断面図であり、図において、３０２０は基板、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起させる。
【００５３】
再び図１に戻り、駆動回路の構成を説明する。
【００５４】
データ変換回路１０５は、外部からマルチ電子源１０１を駆動する画像データを変調回路１０２に適したフォーマットに変換する回路である。
【００５５】
変調回路１０２はマルチ電子源１０１の列方向配線に接続されており、データ変換回路１０５によってデータ変換され入力される変調データ（輝度データ）に応じてマルチ電子源１０１に変調信号を入力する回路である。変調回路１０２は、データ変換回路１０５から入力された輝度データに基づいて変調した変調信号を複数の電子源のそれぞれに接続する列方向配線に与える変調手段として機能する。
【００５６】
走査回路１０３はマルチ電子源１０１の行方向配線に接続されており、変調回路１０２の出力をマルチ電子源１０１のどの行に信号を加えるかを選択する回路である。一般的には、一行ずつ順次行選択する線順次走査を行うが、これに限定されることなく、複数の行を選択しても面を選択しても構わない。すなわち、走査回路１０３は、マルチ電子源１０１に含まれる複数の電子源のうち駆動対象となる複数の電子源が接続される行方向配線に対して所定時間のあいだ選択電位を与えて、行選択をする選択手段として機能する。
【００５７】
タイミング発生回路１０４は、変調回路１０２、走査回路１０３およびデータ変換回路１０５の各回路のタイミング信号を発生する回路である。
【００５８】
マルチ電源回路１０６は、複数の電源値を出力する電源回路であり、変調回路１０２の出力値を制御する回路である。一般的には、電圧源回路であるが、これに限定されるものではない。
【００５９】
次に図５のブロック図により、変調回路１０２の詳しい説明をする。図５は、変調回路１０２の内部構成を表したブロック図である。
【００６０】
変調回路１０２は、シフトレジスタ１０７、ＰＷＭ回路１０８および出力段回路１０９で構成される。
【００６１】
シフトレジスタ１０７には画像データをデータ変換回路１０５でフォーマット変換された変調データが入力され、シフトレジスタ１０７によりマルチ電子源１０１の列方向配線に応じた変調データが転送される。出力段回路１０９はマルチ電源回路１０６に接続され、後述する駆動波形を有した変調信号を出力する回路である。ＰＷＭ回路１０８はシフトレジスタ１０７からマルチ電子源１０１の列方向配線に応じた変調データが入力され、出力段回路１０９のそれぞれの出力電圧に応じた出力を発生する回路である。また、シフトレジスタ１０７およびＰＷＭ回路１０８の制御のためのタイミング信号がタイミング発生回路１０４から入力される。
【００６２】
さらに、図６のブロック図により、ＰＷＭ回路１０８の詳しい説明をする。図６は、ＰＷＭ回路１０８の内部構成を表したブロック図であり、列方向配線１本あたりに備わる回路である。なお、ここでは４段の電圧出力段回路の場合を例に説明を行うが、これに限定されるものではない。
【００６３】
ＰＷＭ回路１０８は、ラッチ１１０、Ｖ１スタート回路１１１、Ｖ２スタート回路１１２、Ｖ３スタート回路１１３、分散パルス発生回路１１４、Ｖ１エンド回路１１５、Ｖ２エンド回路１１６、Ｖ３エンド回路１１７、Ｖ１ＰＷＭ発生回路１１８、Ｖ２ＰＷＭ発生回路１１９、およびＶ３ＰＷＭ発生回路１２０で構成される。
【００６４】
ラッチ回路１１０では、各シフトレジスタ１０７から出力された各変調データをタイミング発生回路１０４から出力されたロード信号に応じてラッチする。ここで、タイミング発生回路１０４から出力されたロード信号は各ＰＷＭ信号のスタートのタイミング信号にも用いている。
【００６５】
ラッチ回路１１０でラッチされた変調データは、さらに、Ｖ１からＶ３のスタート回路１１１〜１１３と、Ｖ１からＶ３のエンド回路１１５〜１１７と分散パルス発生回路１１４に入力される。
【００６６】
次に、Ｖ１スタート回路１１１から出力されたスタート信号とＶ１エンド回路１１５から出力されたエンド信号がＶ１ＰＷＭ発生回路１１８に入力され、出力電圧Ｖ１に対応するＰＷＭ出力波形ＴＶ１が出力段回路１０９に入力される。同様に、Ｖ２スタート回路１１２から出力されたスタート信号とＶ２エンド回路１１６から出力されたエンド信号がＶ２ＰＷＭ発生回路１１９に入力されて出力電圧Ｖ２に対応するＰＷＭ出力波形ＴＶ２が出力段回路１０９に入力され、Ｖ３スタート回路１１３から出力されたスタート信号とＶ３エンド回路１１７から出力されたエンド信号がＶ３ＰＷＭ発生回路１２０に入力されて出力電圧Ｖ３に対応するＰＷＭ出力波形ＴＶ３が出力段回路１０９に入力される。
【００６７】
また、分散パルス発生回路１１４は、ラッチされた変調データに基づき分散パルスを生成する分散パルス発生手段である。分散パルスはＰＷＭ出力波形ＴＶ４として出力段回路１０９に入力される。ここで「分散パルス」とは、所定幅の単位パルスを複数組み合わせ波形のパルスであって、それらの単位パルスが所定時間のあいだに分散して現れるような波形のパルスをいう。
【００６８】
ここでは、後述する駆動波形を有する変調信号を作成するために、Ｖ１スタート回路１１１から出力されたスタート信号よりもＶ２スタート回路１１２から出力されたスタート信号が、Ｖ２スタート回路１１２から出力されたスタート信号よりもＶ３スタート回路１１３から出力されたスタート信号が、Ｖ３スタート回路１１３から出力されたスタート信号よりも分散パルス発生回路１１４から出力された波形の開始が遅いタイミングで出力される。
【００６９】
さらに、分散パルス発生回路１１４から出力された波形の終わりよりもＶ３エンド回路１１７から出力されたエンド信号が、Ｖ３エンド回路１１７から出力されたエンド信号よりもＶ２エンド回路１１６から出力されたエンド信号が、Ｖ２エンド回路１１６から出力されたエンド信号よりもＶ１エンド回路１１５から出力されたエンド信号が遅いタイミングで出力される。
【００７０】
次に、Ｖ１〜Ｖ３スタート回路１１１〜１１３とＶ１〜Ｖ３エンド回路１１５〜１１７とＶ１〜Ｖ３ＰＷＭ発生回路１１８〜１２０の詳細な説明を行う。
【００７１】
図７は回路構成を示した図である。ここでは、Ｖ１スタート回路１１１、Ｖ１エンド回路１１５およびＶ１ＰＷＭ発生回路１１８のみを示しているが、他のスタート回路、エンド回路およびＰＷＭ発生回路は上記回路と同じ構成である。
【００７２】
Ｖ１スタート回路１１１は、デコード回路とカウンタとコンパレータで構成され、Ｖ１エンド回路１１５は、デコード回路とカウンタとコンパレータで構成され、Ｖ１ＰＷＭ発生回路１１８はＲＳフリップフロップで構成されている。
【００７３】
Ｖ１スタート回路１１１内のデコード回路において変調データに含まれる制御信号によりデコードされたデータが出力される。Ｖ１スタート回路１１１内のデコード回路の出力値とＶ１スタート回路１１１内のカウンタとの出力が一致した場合に、Ｖ１スタート回路１１１内のコンパレータからＶ１スタート信号が出力される。
【００７４】
また、Ｖ１エンド回路１１５内のデコード回路において変調データに含まれる制御信号によりデコードされたデータが出力される。Ｖ１エンド回路１１５内のデコード回路の出力値とＶ１エンド回路１１５内のカウンタの出力が一致した場合に、Ｖ１エンド回路１１５内のコンパレータからＶ１エンド信号が出力される。
【００７５】
以上のスタート信号とエンド信号がＶ１ＰＷＭ発生回路１１８に入力されることにより、Ｖ１出力に対応するＰＷＭ出力波形ＴＶ１が出力される。図７において、Ｖ１ＰＷＭ発生回路１１８は、ＲＳフリップフロップにより構成されている。このＲＳフリップフロップのセット端子Ｓにスタート信号が、リセット端子Ｒにエンド信号が入力されることによって、スタート信号の入力タイミングで立ち上がってエンド信号の入力タイミングで立ち下がる信号がＶ１ＰＷＭ発生回路１１８のＰＷＭ出力波形ＴＶ１としてＲＳフリップフロップから出力される。なお、ここでは、Ｖ１ＰＷＭ発生回路１１８としてＲＳフリップフロップを用いたが、ＪＫフリップフロップや、他の回路でも構わない。
【００７６】
次に、分散パルス発生回路１１４を図８に回路例を挙げ説明する。
【００７７】
分散パルス発生回路１１４はカウンタ、デコーダ、コンパレータおよびレジスタで構成されている。
【００７８】
ラッチ回路１１０では、各シフトレジスタ１０７から出力された各変調データをタイミング発生回路１０４から出力されたロード信号に応じてラッチする。ここで、タイミング発生回路１０４から出力されたロード信号は分散パルス発生回路１１４の波形開始のタイミング信号にも用いている。
【００７９】
ラッチ回路１１０でラッチされた変調データは、分散パルス発生回路１１４のレジスタに入力される。カウンタにはカウント開始タイミングとカウントクロックが入力される。カウンタのデコードデータとレジスタのデータを比較し一致した場合には出力信号を発生する。この分散パルス発生回路１１４に設定された分散ルールに基づいてパルスの分散のさせかたが決定されることになる。
【００８０】
図９は、図６に示す出力段回路１０９として列方向配線１本当たりに備わる回路の一例を示す。図９の回路において、電位Ｖ１〜Ｖ４は、０＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４であり、それぞれＰＷＭ出力波形ＴＶ１〜ＴＶ４に対応して出力される。Ｑ１〜Ｑ４はオンすることによりそれぞれ電位Ｖ１〜Ｖ４を出力端子Ｏｕｔに出力するトランジスタまたはペアトランジスタである。
【００８１】
ＰＷＭ出力波形ＴＶ１〜ＴＶ４は、これらのうち２つ以上がＨレベルであっても２個以上のトランジスタＱ１〜Ｑ４が同時にオンすることがないように、かつＨレベルであるＰＷＭ出力波形ＴＶ１〜ＴＶ４に対応する電位Ｖ１〜Ｖ４のうち最大のもののみが出力端子Ｏｕｔに出力されるように、論理回路を介して各トランジスタＱ１〜Ｑ４のゲートＧＶ１〜ＧＶ４に印加される。
【００８２】
以上の構成の変調回路１０２における、ＰＷＭ出力波形ＴＶ１〜ＴＶ４、ＧＶ１〜ＧＶ４、および出力段回路１０９から出力される変調信号波形の関係の一例を、図１０に示す。
【００８３】
図１１はＬＥＤや電子放出素子のような電圧／発光強度特性が非線形のしきい値特性を持つ発光素子の電圧／発光強度特性を示す。横軸が印加電圧で縦軸が発光強度を表す。
【００８４】
発光強度の比が１：２：３：４になるように、Ｖ１，Ｖ２，Ｖ３，Ｖ４の各駆動レベル電位を設定することによって発光量の時間変化グラフ中のａ，ｂ，ｃ，ｄの各領域の発光量は等価となる。つまり、Ｖ１，Ｖ２，Ｖ３，Ｖ４の各駆動レベル電位を最適に設定することによって、駆動波形の時間変化グラフ中で表される単位パルス幅Δｔと単位波高値すなわち電圧（電位差）Ｖ４−Ｖ３，Ｖ３−Ｖ２，Ｖ２−Ｖ１，Ｖ１−Ｖ０で構成されるＡ，Ｂ，Ｃ，Ｄの単位駆動波形ブロックの発光量を等しくすることができる。ここでは、各単位駆動波形ブロックＡ〜Ｄの発光量が輝度データの１ＬＳＢ（１階調）に概ね一致するように電位Ｖ１〜Ｖ４を定めている。
【００８５】
なお、素子には基礎電位として走査信号配線により選択電位が与えられる。ここでは選択電位は−９.９［Ｖ］である。よって素子に印加される電圧は電圧降下の影響を無視して考えると、駆動信号のレベルがＶ１，Ｖ２，Ｖ３，Ｖ４のとき、それぞれＶ１−（−９.９）［Ｖ］，Ｖ２−（−９.９）［Ｖ］，Ｖ３−（−９.９）［Ｖ］，Ｖ４−（−９.９）［Ｖ］である。なお、Ｖ０−（−９.９）［Ｖ］が素子の駆動電圧しきい値以下になるようにＶ０を選ぶ。ここではＶ０をグランド電位としている。この値は素子の駆動しきい値と同じである。すなわち素子の駆動電圧しきい値は９.９［Ｖ］である。
【００８６】
図１２〜図２３は、変調信号波形、すなわち階調を表現するために列方向配線に印加される駆動波形の形状の一例を示したものである。同図において、横軸はタイムスロットを示し、縦軸は階調を示す。なお、タイムスロットとは、１水平走査期間から算出される行方向配線の有効発光時間（有効駆動時間）を所定の時間幅で分割した概念である。１タイムスロットの幅（スロット幅Δｔ）を有するパルスを単位パルス（単位駆動波形ブロック）と定義する。
【００８７】
各階調の信号は、その階調数に応じた個数の単位駆動波形ブロックからなる。１階調は１個の単位駆動波形ブロック、２階調は２個の単位駆動波形ブロック、そしてＮ階調はＮ個の単位駆動波形ブロックからなる。
【００８８】
本実施の形態においては、データビット長Ｒ＝８の画像データを表示するために、Ｐ＝７ビットを用いてスロット幅Δｔの単位パルスを０〜６９個の範囲でパルス幅制御し、残りの１ビットを含むＱ＝２ビットを用いて波高レベルが１〜４レベルすなわち波高値Ｖ１からＶ４の範囲で波高値（振幅）制御する。つまり８ビットの画像データを表示するために前記Ｒ，Ｐ，Ｑの各データはＲ＜Ｐ＋Ｑなる関係を持つ。
【００８９】
Ｒ＝Ｐ＋Ｑである場合、例えば、波高値制御に上位２ビットを使い、残りの６ビットでパルス幅の制御を行うと、駆動波形の立ち下がり部を階段状にした場合には８ビットのすべての画像データを表現することができない。すなわち階調数が低下する。しかし、本実施の形態では、Ｒ＜Ｐ＋Ｑとなるように、パルス幅の制御を７ビットで行っており、これにより、８ビットのすべての画像データを表現することができる。
【００９０】
図１２〜２３に示すように、本実施の形態の駆動回路による変調信号は、単位パルスを１つ又は複数組み合わせた波形を有している。そして、変調信号が複数の単位パルスを含む場合（階調２〜階調６２）には、それらが所定の有効発光時間の間に分散して現れる波形を持つように変調制御がなされている。
【００９１】
また、変調信号が、階調６３〜階調２５５に示すように、波高値Ｖ１〜Ｖ４のうち波高値Ａ１〜波高値Ａｎ（ｎは２以上の整数；Ａ１＜Ａ２＜…＜Ａｎ）のｎ種類の単位パルスを複数組み合わせた波形となり、かつ、最大の波高値の単位パルスを複数含む場合には、それらが所定の有効発光時間の間に分散して現れる波形を持つように変調制御がなされている。
【００９２】
このように、変調信号を分散パルスにより構成したことにより、各列方向配線に印加される電圧が有効発光時間のあいだに分散されるので、行方向配線に一度に大きな電流が流れる状況を回避することができる。したがって、有効発光時間全体にわたり行方向配線に流れる電流を平均化することができ、電圧降下による表示品位の低下を軽減することが可能となる。
【００９３】
この作用効果について、図２４〜図２６を用いてさらに説明を加える。図２４は８×６のマトリクスの画像表示装置を示す模式図である。図２５は従来技術による変調回路での駆動波形および行方向配線電流を示し、図２６は本実施の形態に係る変調回路での駆動波形および行方向配線電流を示している。ここでは説明の簡単化のため、最大輝度を１６にしている。
【００９４】
列方向配線Ｘ１〜Ｘ８のそれぞれに階調１〜階調８に相当する変調信号を与える場合、従来の変調回路では図２５に示すようにパルスの立ち上がりが一致した単一のパルス信号が印加される。そうすると、発光素子１素子当たりに流れる電流をｉとすると選択された行方向配線Ｙｍには最大ｉ×８なる電流が流れることにより電圧降下が発生し、発光素子に印加される電圧が減少してしまうことが分かる。
【００９５】
一方、本実施の形態に係る変調回路にあっては、図２６に示すように有効発光時間（１Ｈ）の間にパルスが分散するので、一度に行方向配線Ｙｍに流れる電流が小さくなる。その最大電流はｉ×４であり、従来の変調回路に比べて１／２に低減している。したがって、素子に印加される電圧の降下量も１／２に低減し、表示品位の低下を軽減することが可能となる。
【００９６】
さらに、本実施の形態では、図１２〜図２３に示すように、Ｘ階調目の最大の波高値レベルがｋ（ｋは２以上、ｎ以下の整数）のとき駆動波形の立ち上がり時に１レベル（電位Ｖ１）からｋレベル（電位Ｖｋ）の駆動波形を低いレベルから高いレベルに順番にすべてのレベルを出力し、かつ各レベルの出力を単位パルス幅Δｔ以上保持する。すなわち、波高値Ａｋの単位パルスの前には必ず波高値Ａｋまたは波高値Ａｋ−１の単位パルスが接することとなる。
【００９７】
これにより駆動波形の立ち上がり時にオーバーシュートやリンギングが発生することを抑制でき、素子に異常負荷がかかることを防止することができる。
【００９８】
さらにこのとき、０％〜９０％時定数に概ね等しいかそれよりも長い時間で駆動波形が立ち上がるように各波高値の単位パルスを組み合わせることが好ましい。０％〜９０％時定数とは、駆動波形を列方向配線に供給する部分において測定できるものであり、駆動波形を所望の電位まで立ち上げる時に当該部分における電位が変化し始めてから所望電位までの電位差の０．９倍の電位に達するまでに要する時間をいう。この時定数は、列方向配線の負荷と変調回路の駆動能力とで決定される。０％〜９０％時定数に概ね等しいかそれよりも長い時間で立ち上げることによって、電子源の両端に印加すべき電圧の９０％以上の電圧を印加することが可能となり、所望の発光量の９０％以上の輝度を得ることが可能となる。
【００９９】
また同様に、駆動波形の立ち下がり時にもｋレベル（電位Ｖｋ）から１レベル（電位Ｖ１）の駆動波形を高いレベルから低いレベルに順番にすべてのレベルを出力しかつ、各レベルの出力を単位パルス幅Δｔ以上保持する。すなわち、波高値Ａｋの単位パルスの後には必ず波高値Ａｋまたは波高値Ａｋ−１の単位パルスが接することとなる。
【０１００】
これにより駆動波形の立ち下がり時にアンダーシュートやリンギングが発生することを抑制でき、素子に異常負荷がかかることを防止することができる。
【０１０１】
また、本実施の形態では、パルス幅制御とパルス波高値制御とを併用して変調信号を生成しているので、パルス波高値制御の波高値の分解能すなわち最小波高値差を実現容易な値に設定することができる。また、パルス幅制御の分解能すなわちスロット幅をより大きくして駆動信号の最大周波数および最大波高値を下げることができる。したがって、駆動波形のなまりを低減でき、特に低階調での階調特性の劣化を防ぐことができる。加えて、波高値およびパルス幅の分解能を低く出来るので、回路の構成を簡易にでき、コスト低減を図ることもできる。
【０１０２】
以上述べたように、本実施の形態の駆動装置によれば、入力された変調データ（輝度データ）に応じて電子源を正確に駆動することが可能となり、ひいては高品位な画像表示が可能となる。
【０１０３】
（第２の実施の形態）
図２７〜図２９を参照して、本発明の第２の実施の形態を説明する。上記実施の形態の形態では全ての列方向配線について同一の分散ルールを適用したが、本実施の形態では、一の列方向配線に適用する分散ルールとその隣に配される列方向配線に適用する分散ルールとを異ならせている。なお、その他の構成および作用については第１の実施の形態と同一なので、詳しい説明は省略する。
【０１０４】
図２７に本実施の形態によるパルス幅変調回路での駆動波形を示す。
【０１０５】
本実施の形態では、複数の列方向配線のうち第一の群（奇数列）の列方向配線に印加する変調信号の駆動波形は、上記第１の実施の形態と同じ分散ルールにしたがって生成される。一方、第二の群（偶数列）の列方向配線に印加する変調信号の駆動波形は、上記第１の実施の形態の波形に比べて１スロット分遅れた波形となるような分散ルール（１スロットずらし）にしたがって生成される。
【０１０６】
これにより、パルスの分散度合いが高くなり、一度に行方向配線Ｙｍに流れる電流がより一層小さくなる。したがって、素子に印加される電圧の降下量をより小さくすることができ、表示品位のさらなる向上を図ることが可能となる。
【０１０７】
図２８に比較例として従来のパルス幅変調による変調信号の駆動波形を示す。また、図２９に本実施の形態に係る変調信号の駆動波形を示す。
【０１０８】
図２８に示すパルス幅変調では、奇数列の駆動波形が１Ｈの開始時刻に立ち上がるように揃えられ、偶数列の駆動波形が１Ｈの終了時刻に立ち下がるように揃えられている。この方法によっても、単純なパルス幅変調に比べれば、行方向配線Ｙｑに流れる電流の平均化および電圧降下量の減少の効果はある程度得られるものの、１Ｈ全体にわたりみてみると電流の変動幅は依然大きいことがわかる。
【０１０９】
一方、図２９に示す例は、本実施の形態に係る分散パルスに１スロットずらしを併用したものである。図２８の駆動波形と比べ、行方向配線Ｙｑに流れる電流波形の変動幅が小さく、１Ｈ全体にわたり平均化されていることがわかる。
【０１１０】
なお、本実施の形態では、奇数列と偶数列とでパルスの配置を１スロットずらすという方法を採用したが、本発明の範囲はこれに限られることなく、種々の変形が可能である。
【０１１１】
たとえば、奇数列の列方向配線に印加する駆動波形の立ち上がりが１Ｈの開始ｔｄ時間（任意の時間）後になるように制御し、偶数列の列方向配線に印加する駆動波形の立ち上がりが１Ｈの開始からｔｄ時間+１スロット以上になるように制御してもよい。また、第ｎ+１の群（但し、ｎは１以上の整数）の列方向配線に印加する駆動波形の立ち上がりが１Ｈの開始からｔｄ時間＋（ｎ−１）スロット以上になるように制御することによっても、上記と同様の効果が得られる。
【０１１２】
（その他の変形例）
上記第１の実施の形態では、発光強度の比が１：２：３：４になるようにＶ１，Ｖ２，Ｖ３，Ｖ４の各駆動レベル電位を設定したが、Ｖ１，Ｖ２，Ｖ３，Ｖ４の各駆動レベル電位の実効部分が等分割になるように設定してもよい。
【０１１３】
波形の立ち上がり立ち下がり時に発生するリンギングやオーバーシュートを防止するためには、基礎電位との電位差が素子の駆動電圧しきい値となる電位（Ｖ０），Ｖ１，Ｖ２，Ｖ３，Ｖ４間の電圧を等しくすることが有効である。図３０に駆動電位振幅の実効部分を等分割した場合の印加電圧と発光量の関係を示す。駆動波形の時間変化グラフ中で表される単位パルス幅と単位波高値で構成されるＡ，Ｂ，Ｃ，Ｄの単位駆動波形ブロックの発光量が等しくならないことが分かる。
【０１１４】
また、γ補正については、リンギング発生を最小限に出来るＶ１〜Ｖ４の電圧等分割に設定によって、輝度データ対輝度の関係が通常使用される２．２乗の逆γ特性よりも深いカーブ（低輝度領域で輝度分解能が高くなる）となる。その結果、逆γ変換時に低輝度から中輝度の輝度分解能を高めることが可能となる。
【０１１５】
なお、上述した各実施の形態においては、４レベルの波高値制御を行い階調数が０から２５５の２５６階調の例を挙げたが、本発明の適用範囲はこれに限られるものではなく、３以下または５以上のレベルの波高値制御にも好適に用いることができるし、２５６階調未満あるいは２５６階調をこえる階調数の制御にも好適に用いることができる。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば、入力された輝度データに応じて画像表示素子を正確に駆動することができ、ひいては高品位な画像表示を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る駆動回路のブロック図である。
【図２】表面伝導型放出素子の素子構成の一例を示す図である。
【図３】ＦＥ型の素子構成の一例を示す断面図である。
【図４】ＭＩＭ型の素子構成の一例を示す断面図である。
【図５】図１における変調回路のブロック図である。
【図６】図５におけるＰＷＭ回路のブロック図である。
【図７】図６におけるスタート回路、エンド回路およびＰＷＭ発生回路のブロック図である。
【図８】図６における分散パルス発生回路のブロック図である。
【図９】図６における出力段回路のブロック図である。
【図１０】ＰＷＭ出力波形と変調信号の駆動波形の一例である。
【図１１】素子の電圧／発光強度特性（電流等分割）を示すグラフである。
【図１２】変調信号の波形の一例を示した図である。
【図１３】変調信号の波形の一例を示した図である。
【図１４】変調信号の波形の一例を示した図である。
【図１５】変調信号の波形の一例を示した図である。
【図１６】変調信号の波形の一例を示した図である。
【図１７】変調信号の波形の一例を示した図である。
【図１８】変調信号の波形の一例を示した図である。
【図１９】変調信号の波形の一例を示した図である。
【図２０】変調信号の波形の一例を示した図である。
【図２１】変調信号の波形の一例を示した図である。
【図２２】変調信号の波形の一例を示した図である。
【図２３】変調信号の波形の一例を示した図である。
【図２４】８×６マトリクスの画像表示装置の構成図である。
【図２５】輝度データが１〜８の場合の従来技術によるパルス幅変調回路での駆動波形と任意の行方向配線に流れる電流波形の波形図である。
【図２６】輝度データが１〜８の場合の第１の実施の形態によるパルス幅変調回路での駆動波形と任意の行方向配線に流れる電流波形の波形図である。
【図２７】輝度データが１〜８の場合の第２の実施の形態によるパルス幅変調回路での駆動波形と任意の行方向配線に流れる電流波形の波形図である。
【図２８】従来技術によるパルス幅変調回路での駆動波形と任意の行方向配線に流れる電流波形の波形図である。
【図２９】第２の実施の形態によるパルス幅変調回路での駆動波形と任意の行方向配線に流れる電流波形の波形図である。
【図３０】素子の電圧／発光強度特性（電圧等分割）を示すグラフである。
【図３１】マルチ電子ビーム源の電気的構成を示す配線図である。
【図３２】従来の走査回路およびパルス幅変調回路の出力波形図である。
【図３３】従来の走査回路およびパルス幅変調回路の出力波形図である。
【図３４】画像表示装置の等価回路である。
【図３５】行方向配線に流れる電流を説明する図である。
【図３６】マルチ電子源の構成図である。
【図３７】図３６のマルチ電子源の分解斜視図である。
【図３８】ある行方向配線に接続されている画素の全てが点灯したときの等価回路図である。
【図３９】図３８の回路における行方向配線上の各部の電圧を示すグラフである。
【図４０】図３８の回路で最遠方端の素子に印加される駆動波形を示す図である。
【符号の説明】
１  電子源（電子放出素子，画像表示素子）
２  行方向配線
３  列方向配線
４，５  配線抵抗
６，７  配線インダクタンス
８  配線容量
９  走査回路
１０  変調回路
１１  マルチ電子ビーム源基板
１０１  マルチ電子源
１０２  変調回路
１０３  走査回路
１０４  タイミング発生回路
１０５  データ変換回路
１０６  マルチ電源回路
１０７  シフトレジスタ
１０８  ＰＷＭ回路
１０９  出力段回路
１１０  ラッチ回路
１１１  Ｖ１スタート回路
１１２  Ｖ２スタート回路
１１３  Ｖ３スタート回路
１１４  分散パルス発生回路
１１５  Ｖ１エンド回路
１１６  Ｖ２エンド回路
１１７  Ｖ３エンド回路
１１８  Ｖ１ＰＷＭ発生回路
１１９  Ｖ２ＰＷＭ発生回路
１２０  Ｖ３ＰＷＭ発生回路
３００１  基板
３００４  導電性薄膜
３００５  電子放出部
３０１１  エミッタ配線
３０１２  エミッタコーン
３０１３  絶縁層
３０１４  ゲート電極
３０２０  基板
３０２１  下電極
３０２２  絶縁層
３０２３  上電極
【図１】
0003679784.tif 000002
【図２】
0003679784.tif 000003
【図３】
0003679784.tif 000004
【図４】
0003679784.tif 000005
【図５】
0003679784.tif 000006
【図６】
0003679784.tif 000007
【図７】
0003679784.tif 000008
【図８】
0003679784.tif 000009
【図９】
0003679784.tif 000010
【図１０】
0003679784.tif 000011
【図１１】
0003679784.tif 000012
【図１２】
0003679784.tif 000013
【図１３】
0003679784.tif 000014
【図１４】
0003679784.tif 000015
【図１５】
0003679784.tif 000016
【図１６】
0003679784.tif 000017
【図１７】
0003679784.tif 000018
【図１８】
0003679784.tif 000019
【図１９】
0003679784.tif 000020
【図２０】
0003679784.tif 000021
【図２１】
0003679784.tif 000022
【図２２】
0003679784.tif 000023
【図２３】
0003679784.tif 000024
【図２４】
0003679784.tif 000025
【図２５】
0003679784.tif 000026
【図２６】
0003679784.tif 000027
【図２７】
0003679784.tif 000028
【図２８】
0003679784.tif 000029
【図２９】
0003679784.tif 000030
【図３０】
0003679784.tif 000031
【図３１】
0003679784.tif 000032
【図３２】
0003679784.tif 000033
【図３３】
0003679784.tif 000034
【図３４】
0003679784.tif 000035
【図３５】
0003679784.tif 000036
【図３６】
0003679784.tif 000037
【図３７】
0003679784.tif 000038
【図３８】
0003679784.tif 000039
【図３９】
0003679784.tif 000040
【図４０】
0003679784.tif 000041