(57)【特許請求の範囲】
【請求項１】
アクティブマトリクス型の表示装置であって、
チャネル領域と、ドレイン領域と、ソース領域とを有する活性層と、
前記活性層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜を介して、前記チャネル領域上に重なるように形成されたゲイト線と、
前記ゲイト線上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域に電気的に接続されたソース線と、
前記ソース線上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上であって、前記ソース線及び前記ゲイト線を覆うように形成された透明導電膜でなる電極パターンと、
前記電極パターン上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上であって、前記ドレイン領域に電気的に接続された画素電極とを有し、
前記画素電極の縁が前記ソース線及び前記ゲイト線と重なって、前記ソース線及び前記ゲイト線がブラックマトリクスとして機能し、
前記電極パターンは一定の電位に保たれた格子状のパターンであり、
前記画素電極の縁は前記電極パターンと重なって、補助容量が形成されていることを特徴とする表示装置。
【請求項２】
対向する一対の基板を有するアクティブマトリクス型の表示装置であって、
チャネル領域と、ドレイン領域と、ソース領域とを有する活性層と、
前記活性層上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜を介して、前記チャネル領域上に重なるように形成されたゲイト線と、
前記ゲイト線上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ソース領域に電気的に接続されたソース線と、
前記ソース線上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上であって、前記ソース線及び前記ゲイト線を覆うように形成された透明導電膜でなる電極パターンと、
前記電極パターン上に形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上であって、前記ドレイン領域に電気的に接続された画素電極とが、前記基板の一方に設けられ、
前記基板の他方には、前記画素電極と対向する対向電極と、前記対向電極に電気的に接続された電極とが設けられ、
前記画素電極の縁が前記ソース線及び前記ゲイト線と重なって、前記ソース線及び前記ゲイト線がブラックマトリクスとして機能し、
前記電極パターンは格子状のパターンであり、かつ前記他方の基板に設けられた前記電極に電気的に接続されて、前記対向電極と同じ一定の電位に保たれ、
前記画素電極の縁は前記電極パターンと重なって、補助容量が形成されていることを特徴とする表示装置。
【請求項３】
請求項１又は２において、
前記活性層と前記ゲイト線は２カ所で重なり、前記活性層には、前記チャネル領域が２つ存在することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記電極パターンはＩＴＯでなることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１の層間絶縁膜として樹脂膜が形成されていることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の層間絶縁膜は窒化珪素膜とポリイミド膜とでなる積層膜であることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第２の層間絶縁膜としてポリイミド膜が形成されていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第３の層間絶縁膜としてポリイミド膜が形成されていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、透過型の液晶表示装置の構成に関する。またはその作製方法に関する。
【０００２】
【従来の技術】
液晶表示装置に代表されるフラットパネルディスプレイが知られている。光が液晶パネルを透過し、その透過光を液晶パネルでもって光学変調する形式を有する透過型の液晶表示装置においては、画素の輪郭を明確にするためにブラックマトリクスと呼ばれる遮光手段が必要とされている。具体的には画素電極の周辺部を遮光性の枠で覆うような構成が必要とされている。
【０００３】
特に微細な動画表示が求められるような場合、このブラクマトリクスが重要な役割を果たす。
【０００４】
しかしながら、ブラックマトリクスは画素の有効面積（この割合を開口率という）を減少させるものであり、画面を暗くするというデメリットがある。
【０００５】
近年、低消費電力型の携帯機器（携帯型のビデオカメラや携帯型の情報端末）にフラットパネルディスプレイを利用することが試みられている。
【０００６】
ここで問題となるのは、携帯機器に必要とされる低消費電力特性である。即ち、画面表示に用いられる電力消費を低減する構成が必要とされる。
【０００７】
透過型の液晶表示装置の場合、液晶パネルの裏側から光を照射するバックライトが消費する電力をいかに削減するかが問題となる。バックライトの消費電力を低減するには、画素の開口率を高めることにより、バックライトの明るさを小さくすればよい。
【０００８】
他方、液晶表示装置の場合、各画素において液晶が有する容量を補うために補助容量と呼ばれる容量を配置することが必要となる。この補助容量は、所定の時間間隔をもって書き換えられる画素電極に書き込まれた情報（電荷量に対応する）を次の書換えまで保持する機能を有している。この補助容量の値が小さいと表示のチラツキや色ムラ（特にカラー表示時に顕在化する）が発生してしまう。
【０００９】
しかし、各画素に補助容量を設けることは、ブラックマトリクスを配置する場合と同様に画素の開口率を低下させる要因となる。
【００１０】
【発明が解決しようとする課題】
上述のように、画質を高めるためにブラックマトリクスを配置することや補助容量を配置することは、画素の開口率を低下させる要因となる。この開口率の低下は別の意味で画質の低下を招く。
【００１１】
即ち、明確な画像表示を求めること（ブラックマトリクスの作用）と明るい画像を得ること（開口率のアップ）とは矛盾する要求事項となる。
【００１２】
また、表示のチラツキ感の抑制や色ムラを抑制する（補助容量の作用）と明るい画像を得ること（開口率のアップ）とも矛盾する要求事項となる。
【００１３】
本明細書で開示する発明は、上記矛盾する要求事項を解決する技術を提供することを課題とする。
【００１４】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
アクティブマトリクス型の表示装置であって、
ソース及びゲイト線と画素電極との間に透明導電膜でなる電極パターンが配置され、
該電極パターンと画素電極との間で補助容量が形成されていることを特徴とする。
【００１５】
他の発明の構成は、
アクティブマトリクス型の表示装置であって、
ソース及びゲイト線と画素電極との間に透明導電膜でなる電極パターンが配置され、
前記画素電極の縁はソース及びゲイト線と重なって配置され、
前記透明導電膜でなる電極パターンと画素電極との間で補助容量が形成されていることを特徴とする。
【００１６】
上記２つの発明の構成において、透明導電膜でなる電極パターンは、ソース及びゲイト線と画素電極とを電気的に遮蔽するシールド膜として機能する。
【００１７】
他の発明の構成は、
アクティブマトリクス型の表示装置であって、
ソース及びゲイト線を覆うように透明導電膜でなる電極パターンが配置されていることを特徴とする。
【００１８】
上記構成において、透明導電膜でなう電極パターンは一部で画素電極と重なっており補助容量を形成している。また、透明導電膜でなる電極パターンは、ソース及びゲイト線と画素電極とを電気的に遮蔽するシールド膜として機能する。
【００１９】
【発明の実施の形態】
本明細書で開示する発明の具体的な一例は、図１にその画素構造を示すように、ソース線１０５及びゲイト線１０４と画素電極１０７との間に透明導電膜でなる電極パターン１０６が配置され、該電極パターン１０６と画素電極１０７との間で補助容量が形成されていることを特徴とする。
【００２０】
【実施例】
〔実施例１〕
図１〜図３に本実施例の構成を示す。図１〜図３に示すのは、透過型の形式を有するアクティブマトリクス型の液晶表示装置の１画素の部分を上面から拡大した状態を示している。
【００２１】
図１〜図３は同じものを示している。まず図１を用いてその構成を説明する。図１において、１０１が薄膜トランジスタの活性層を構成するパターンである。活性層１０１は結晶性珪素膜で構成されている。
【００２２】
１０２は活性層１０１の一部であり、ドレイン領域と呼ばれる領域である。１０３はソース領域と呼ばれる領域である。これらの領域は、Ｎチャネル型であればＮ型、Ｐチャネル型であればＰ型を有している。
【００２３】
１０４がゲイト線のパターンである。このゲイト線１０４と活性層１０１が重なる部分における活性層１０１の領域がチャネル領域となる。またゲイト線１０４の活性層１０１と重なる領域がゲイト電極として機能する。
【００２４】
１０５はソース線である。ソース線１０５は、コンタクト１１１を介して、ソース領域１０３にコンタクトしている。
【００２５】
活性層１０１とゲイト線１０４との上下方向の位置関係は以下のようになっている。即ち、活性層１０１上に図示しないゲイト絶縁膜が形成され、さらにその上にゲイト線１０４が形成されている。
【００２６】
そしてゲイト線１０４上には図示しない層間絶縁膜が形成されており、その上にソース線１０５が形成されている。
【００２７】
１０６で示される斜線領域は、容量を形成するためのＩＴＯでなる電極パターンである。この電極パターンはアクティブマトリクス領域全体で見ると、格子状のパターンを有している。
【００２８】
この容量を形成するためのＩＴＯでなる電極パターン１０６は、適当な一定電位（基準電位）に保たれる構成となっている。具体的には、図示しないアクティブマトリクス回路の端部において、対向基板の電極（この電極は対向電極に接続されている）にコンタクトする構成となっている。こうして、対向電極と同じ電位となるようになっている。
【００２９】
補助容量を形成するための電極パターン１０６の形状は、図１に示されるような形状に限定されるものでない。電極パターン１０６はＩＴＯ（または適当な透明導電膜）で構成されているので、その形状に大きな自由度がある。
【００３０】
１０７で示されるのは、画素電極を構成するＩＴＯでなるパターンである。このパターン１０７の縁は、１０８の破線で示される。即ち、画素電極１０７の縁は、ソース１０５及びゲイト線１０４と一部が重なったものとなっている。
【００３１】
画素電極１０７のパターンを斜線部として強調した図を図２に示す。即ち、図２において、斜線で示される領域が画素電極１０７である。
【００３２】
この画素電極１０７は、容量を形成するためのＩＴＯでなる電極パターン１０６上に形成された図示しない第２の層間絶縁膜上に形成されている。
【００３３】
図１に示すように、画素電極１０７は、コンタクト１１０を介して、活性層パターン１０１のドレイン領域１０２にコンタクトしている。
【００３４】
図１及び図２（特に図２）から明らかなように、画素電極１０７は、ゲイト線１０４及びソース線１０５とその縁が重なるように配置されている。この画素電極１０７とソース線１０４及びゲイト線１０５とが重なった領域が、画素電極の縁周辺を遮光するブラックマトリクスとなる。
【００３５】
また、図１に斜線で示される容量を形成するための電極パターン１０６と図２に斜線で示される画素電極パターン１０７とは、図３の斜線部１０９で示される領域において重なる。
【００３６】
この２つのＩＴＯ電極パターンが重なった領域で補助容量が形成される。即ち、液晶と対向電極との間に形成される容量と並列に接続された容量（この容量を補助容量と称する）が形成される。
【００３７】
図４以下に図１のＡ−Ａ’で切った断面の作成工程を示す。また図９以下に対応する断面の作製工程を示す。
【００３８】
まず図９（Ａ）に示すように、ガラス基板（または石英基板）９０１上に下地膜として酸化珪素膜９０２をスパッタリング法によって３０００Åの厚さに成膜する。なお、図４のＢ−Ｂ’で切った断面が図９（Ａ）に対応する。
【００３９】
次に図示しない非晶質珪素膜を減圧熱ＣＶＤ法により、５００Åの厚さに成膜する。この非晶質珪素膜は後に薄膜トランジスタの活性層を構成する出発膜となる。
【００４０】
図示しない非晶質珪素膜を成膜したら、レーザー光の照射を行う。このレーザー光の照射を行うことにより、非晶質珪素膜は結晶化され、結晶性珪素膜が得られる。
【００４１】
次に得られた結晶性珪素膜をパターニングし、図４及び図９（Ａ）の１０１でそのパターンが示される活性層１０１を形成する。後の工程において、この活性層中にソース／ドレイン領域やチャネル領域が形成される。
【００４２】
こうして図４及び図９（Ａ）に示す状態を得る。次に図９（Ｂ）に示すようにゲイト絶縁膜として機能する酸化珪素膜９０３をプラズマＣＶＤ法により、１０００Åの厚さに成膜する。（図４には図示せず）
【００４３】
次に図５に示すようにゲイト線１０４を形成する。このゲイト線１０４はアルミニウムでもって形成する。また図からは明らかでないが、アルミニウムの表面には陽極酸化膜を保護膜して形成する。なお、図９にはゲイト線１０４は示されていない。（即ち、図９の切断面にはゲイト線は存在しない）
【００４４】
ここで、ゲイト線１０４と活性層１０１とが重なる活性層の領域がチャネル領域となる。即ち、図５の５０１と５０２で示される領域がチャネル領域となる。本実施例の場合、チャネル領域が２つ存在している。この構成は、等価的に２つの薄膜トランジスタが直列に接続された構造となる。
【００４５】
このような構成は、１つの薄膜トランジスタに加わる電圧がそれぞれのトランジスタ部に分圧されるので、逆方向リーク電流や劣化の度合いを小さくすることができる。
【００４６】
ゲイト線１０４を形成したら、図５の状態において、不純物のドーピングを行う。ここでは、Ｎチャネル型の薄膜トランジスタを作製するために、Ｐ（リン）元素のドーピングをプラズマドーピング法でもって行う。
【００４７】
この不純物のドーピング工程において、ゲイト線１０４がマスクとなり、自己整合的にソース領域１０３とドレイン領域１０２が形成される。また２つのチャネル領域５０１と５０２の位置も自己整合的に決定される。
【００４８】
不純物のドーピングが終了したら、レーザー光の照射を行うことにより、ドーピングされた元素の活性化とドーピング時の活性層の損傷のアニールとを行う。この活性化はランプ照射や加熱処理によって行ってもよい。
【００４９】
ゲイト線１０４を形成したら、窒化珪素膜９０４とポリイミド膜９０５でなる積層膜を形成する。この積層膜は第１の層間絶縁膜として機能する。こうして図９（Ｂ）に示す状態を得る。
【００５０】
ポリイミド等の樹脂膜を層間絶縁膜として利用した場合、その表面を平坦なものとすることができる。
【００５１】
次に図９（Ｃ）に示すように、９０４と９０５の積層体でなる第１の層間絶縁膜にコンタクトホール１１１を形成する。そして、図６及び図９（Ｃ）に示すようにソース線１０５を形成する。
【００５２】
ソース線１０５は、コンタクトホール１１１を介してソース領域１０３とコンタクトした状態となる。なお、図６のＣ−Ｃ’で切った断面が図９（Ｃ）に対応する。
【００５３】
次に図９（Ｄ）及び図７に示すように、第２の層間絶縁膜として、ポリイミド膜９０６を形成する。
【００５４】
さらにＩＴＯでなるパターン（補助容量を形成するためのパターン）１０６を形成する。ここで、図７のＤ−Ｄ’で切った断面が図９（Ｄ）に対応する。
【００５５】
次に図８及び図１０に示すように、第３の層間絶縁膜としてポリイミド膜９０７を形成する。さらにＩＴＯでなる画素電極１０７を形成する。
【００５６】
ここで前述したように、画素電極１０７とソース線１０５（及びゲイト線）とが重なった領域がブラックマトリクスとなる。また、ＩＴＯ電極１０６と画素電極１０７とが重なった領域９０８が補助容量となる。
【００５７】
図１０に示されるような断面構造とすることにより、以下のような有意性を得ることができる。
【００５８】
（その１）
画素電極１０７の縁をソース線及びゲイト線と重ねることで、この重なった領域をブラックマトリクスとして機能させることができる。このようにすることにより、開口率を最大限高めることができる。
【００５９】
（その２）
図１０の９０８で示されるＩＴＯでなるパターン１０６と画素電極１０７との間で９０８で示される補助容量を形成することで、開口率の低下をきたすことなく、必要とする容量値を得ることができる。特に必要とする容量を得るために、画素電極に重ねて形成するＩＴＯパターンの自由度を高めることができる。
【００６０】
（その３）
図１０から明らかなように、補助容量を形成するためのＩＴＯパターン１０６をソース線１０５より大きな面積を有するパターンとし、また適当な基準電位に保持する。こうすることにより、ＩＴＯパターン１０６を電気的に画素電極１０７とソース線１０５とを遮蔽するシールド膜とすることができる。そして、ソース線１０５と画素電極１０７との間におけるクロストークを抑制することができる。この効果は、画素電極とゲイト線との間においても同様に得られる。
【００６１】
〔実施例２〕
本実施例は、実施例１を変形した構成に関する。実施例１に示した構成は、ソース線及びゲイト線と画素電極とを重ね、その重なった領域をＢＭ（ブラックマトリクス）として機能させている。
【００６２】
実施例１の構成は、開口率を最大限大きくする上で有用な構成である。しかし、要求される画質や表示方法によっては、ブラックマトリクスの面積をより大きくした構成が求められる場合もある。
【００６３】
本実施例は、このような場合に利用できる構成に関する。図１１に本実施例の画素部分の断面を示す。図１１は図１０に対応するもので、図１０と同じ符号は同じ箇所を示す。
【００６４】
本実施例においては、チタン膜やクロム膜（また適当な金属膜）でなるブラックマトリクスを構成する膜１１０２が配置され、その一部とＩＴＯでなる画素電極１０７の縁の部分とが重なる構成となっている。
【００６５】
１１０１は、補助容量の値をさらに大きくするためにブラックマトリクス１１０２を覆って、それよりさらに大きな面積を有するＩＴＯパターンである。この補助容量を形成するためのＩＴＯパターンは、その面積を大きくしても開口率を低下させることがない。
【００６６】
【発明の効果】
本明細書で開示する発明を採用することで、画素の開口率を下げることなくブラックマトリクスを設けることができる。
【００６７】
また、画素の開口率を低下させることなく必要とする補助容量を設けることができる。
【００６８】
また、補助容量を形成する透明電極によって、ソース線及びゲイト線と画素電極とのクロストークを抑制する構成とすることができる。
【図面の簡単な説明】
【図１】発明を利用したアクティブマトリクス回路の上面図。
【図２】発明を利用したアクティブマトリクス回路の上面図。
【図３】発明を利用したアクティブマトリクス回路の上面図。
【図４】発明を利用したアクティブマトリクス回路の作製工程上面図。
【図５】発明を利用したアクティブマトリクス回路の作製工程上面図。
【図６】発明を利用したアクティブマトリクス回路の作製工程上面図。
【図７】発明を利用したアクティブマトリクス回路の作製工程上面図。
【図８】発明を利用したアクティブマトリクス回路の作製工程上面図。
【図９】発明を利用したアクティブマトリクス回路の作製工程断面図。
【図１０】発明を利用したアクティブマトリクス回路の作製工程断面図。
【図１１】発明を利用したアクティブマトリクス回路の作製工程断面図。
【符号の説明】
１０１          薄膜トランジスタの活性層
１０２          ドレイン領域
１０３          ソース領域
１０４          ゲイト線
１０５          ソース線
１０６          補助容量形成用のＩＴＯ電極
１０７          画素電極を構成するＩＴＯ電極
１０８          画素電極の縁
１０９          補助容量形成用のＩＴＯ電極と画素電極を構成するＩＴＯ電極とが重なる領域
５０１、５０２  チャネル領域
１１１          ソース領域のへのコンタクト部（コンタクトホール）
１１０          ドレイン領域へのコンタクト部（コンタクトホール）
９０１          ガラス基板
９０２          下地膜（酸化珪素膜）
９０３          ゲイト絶縁膜（酸化珪素膜）
９０４          第１の層間絶縁膜を構成する窒化珪素膜
９０５          第１の層間絶縁膜を構成するポリイミド膜
９０６          第２の層間絶縁膜を構成するポリイミド膜
９０７          第３の層間絶縁膜を構成するポリイミド膜
９０８          補助容量の形成部
１１０１        補助容量を構成するＩＴＯ電極
１１０２        ブラックマトリクスを構成する金属電極
【図１】
0003634089.tif 000002
【図２】
0003634089.tif 000003
【図３】
0003634089.tif 000004
【図４】
0003634089.tif 000005
【図５】
0003634089.tif 000006
【図６】
0003634089.tif 000007
【図７】
0003634089.tif 000008
【図８】
0003634089.tif 000009
【図９】
0003634089.tif 000010
【図１０】
0003634089.tif 000011
【図１１】
0003634089.tif 000012