(57)【特許請求の範囲】
【請求項１】
電気絶縁材料で実質的に囲繞された磁気抵抗素子と、
前記磁気抵抗素子から前記電気絶縁材料を通ってトランスデューサの外側表面にいたる第１および第２の伝導リード線と、
前記電気絶縁材料によって前記磁気抵抗素子から実質的に分離された第１の遮蔽とを備えたトランスデューサにおいて、
前記第１の遮蔽は抵抗材料を通して前記第１および第２の伝導リード線に電気的に接続されており、前記抵抗材料は、
第１の伝導リード線と第２の伝導リード線の間に電気的に接続している抵抗と、該抵抗の中線から前記第１の遮蔽への電気的な接続とを有すること
を特徴とするトランスデューサ。
【請求項２】
前記第１の遮蔽から前記第１の伝導リード線までの電気抵抗が、前記第１の遮蔽から前記第２の伝導リード線までの電気抵抗に実質的に等しいことを特徴とする請求項１に記載のトランスデューサ。
【請求項３】
前記抵抗の中線から前記第１の遮蔽への電気的な接続は、前記電気絶縁材料中のビアを通ることを特徴とする請求項１に記載のトランスデューサ。
【請求項４】
電気伝導材料で構成される第２の遮蔽と、
前記第１の遮蔽の上に配置された電気絶縁材料の第１の絶縁層と、
電荷が前記第２の遮蔽から流れるように経路を形成する、少なくとも前記第２の遮蔽から前記トランスデューサの外側表面への電気的な接続とをさらに備え、
前記磁気抵抗素子は、第１と第２の遮蔽の間に配置され、かつ前記第１および第２の遮蔽から電気的に絶縁され、
前記第２の遮蔽からの電気的な接続が、前記第２の遮蔽を少なくとも前記第１の伝導リード線に接続して、電荷が前記第２の遮蔽から前記第１の伝導リード線に流れるように経路を形成する請求項１または２に記載のトランスデューサ。
【請求項５】
前記第１と第２の遮蔽の間に電気的接続をさらに備える、請求項４に記載のトランスデューサ。
【請求項６】
前記第１の遮蔽と前記第２の遮蔽の電気的な接続を形成する非絶縁性材料の経路をさらに備える請求項４に記載のトランスデューサ。
【請求項７】
薄膜トランスデューサを製造する方法であって、
第１の遮蔽を形成する材料を堆積するステップと、
絶縁材料の層に磁気抵抗素子を堆積するステップと、
前記磁気抵抗素子からトランスデューサの外側表面への第１および第２の伝導リード線を堆積するステップとを備えた方法において、
第１と第２のリード線との間に延びる非絶縁性材料の薄膜で形成された電荷クランプを堆積するステップと、
前記磁気抵抗素子及び前記電荷クランプの上に形成され且つ前記電荷クランプに通じる開口を有する電気絶縁材料からなる第２の絶縁層を形成するステップと、
前記第２の絶縁層で前記磁気抵抗素子から実質的に分離され、かつ前記開口を通じて前記電荷クランプのほぼ中線で前記電荷クランプと電気的に接触している電気伝導材料で構成された第２の遮蔽を堆積するステップと、
を備えることを特徴とする方法。
【請求項８】
前記第１の遮蔽が、電気伝導材料で構成され、さらに前記第１の遮蔽を前記第２の遮蔽と電気的に接続する非絶縁材料を堆積するステップをさらに含む請求項７に記載の方法。
【請求項９】
前記開口は、前記第２の絶縁層中にビアを形成するステップにより形成され、
さらに電気伝導材料で構成される第２の遮蔽を堆積するステップが、電気伝導材料を前記ビアに堆積して、前記第２の遮蔽と前記電荷クランプの間に電気的接続を作る請求項７に記載の方法。
【請求項１０】
記憶システムであって、
請求項１ないし請求項６のいずれか一項に記載のトランスデューサと、
前記第１と第２の伝導リード線の間に直流バイアス電圧を引き起こす、前記第１と第２の伝導リード線および前記遮蔽の間に接続されたバイアス回路とを備え、
前記トランスデューサが、前記遮蔽から前記第１および第２の伝導リード線に延びる抵抗材料の薄膜を備え、それによって、前記第１の伝導リード線の直流電圧と前記第２の伝導リード線の直流電圧の間にある前記遮蔽の直流電圧を維持する記憶システム。
【請求項１１】
前記遮蔽から前記第１の伝導リード線への電気的な接続が、前記トランスデューサの外部接続を介して行われる請求項１０に記載の記憶システム。
【請求項１２】
前記遮蔽の前記直流電圧が、前記第１の伝導リード線の直流電圧と前記第２の伝導リード線の直流電圧との中間にある請求項１１に記載の記憶システム。
【請求項１３】
前記第１の伝導リード線の前記直流電圧が前記第２の伝導リード線に対して正である請求項１０に記載の記憶システム。
【請求項１４】
前記遮蔽が前記第１の伝導リード線か前記第２の伝導リード線の一方に接続され、その一方のリード線が、他方のリード線に与えられるよりも、信号の戻りに対し小さなインピーダンスを与えられる請求項１０に記載の記憶システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的に磁気薄膜の磁気データの読み出しおよび／または書込みに使用される磁気ヘッドに関し、より詳細には、磁気抵抗材料を使用するヘッドおよびこれらのヘッドの製造方法に関する。
【０００２】
【従来の技術】
磁気データ記録の発展により高密度化が要求され、その結果として、磁気信号の読取りおよび書込みに使用されるトランスデューサ（ヘッド）の感度向上が要求されている。雑音の低減および過渡的事象からのヘッドの保護は、ヘッド設計の重要な目標である。多くの読取りヘッドは磁気抵抗材料を使用して動作するので、ＭＲヘッドと呼ばれている。２つの遮蔽を有する基本的な従来技術のＭＲ読取りヘッドの素子を図１に示す。図１は、ディスク・ドライブ用の従来のヘッドの一種に見られる層の破断図を示す。よくあるように、このヘッドは読取り機能と書込み機能のために別々の構造を有する。ヘッド全体の中の書込み動作を行う部分は、書込み素子または書込みヘッドと呼ばれることが多い。図１の書込み素子は誘導ヘッドである。読取り機能はＭＲヘッドと呼ばれる素子で行われる。第１の遮蔽（Ｓ１）として作用する透磁性層１１１が、基板層（図示せず）で支持される絶縁層１０１の上に堆積される。これに第１の絶縁層１０３が続く。磁気抵抗（ＭＲ）素子１１４およびそのリード線（図示せず）が絶縁層１０３の上に堆積される。第２の絶縁層１０４が続いて、実質的に２つの絶縁層の間にＭＲ素子１１４が挟み込まれる。第２の絶縁層の表面に、透磁性材料が堆積されて、第２の遮蔽（Ｓ２）２２２を形成する。誘導性書込みヘッドとして共に機能する素子は、追加の絶縁材料１０７および絶縁層１１０の中に堆積された誘導コイル１１２を含む。層１０９は、書込みヘッドの磁極片として作用する。Ｓ２層２２２は、この特定の種類のヘッドでもう一方の磁極片として作用して二重の役割を果たすが、テープ・ヘッドを含んだ他の設計では、これらの機能のために別個の層が使用される。
【０００３】
図１のヘッドは、デイスク・ドライブで使用するものであるが、基本的な素子および機能はテープ・ドライブ用のヘッドと同じである。テープ・ヘッドは、一般に、並んで配列された読取り素子と書込み素子で構成され、Ｓ２は磁極片として二重の役を行うことはない。
【０００４】
図２は、フェライト・ヘッドと呼ばれる別の種類の従来技術のＭＲヘッドにおける読取り素子の簡単化された破断図を示す。層６１は、Ｓ１遮蔽として作用する層６１を有するフェライトで構成され、層６５は磁性または非磁性の閉塞要素である。Ｓ２遮蔽２２２およびＭＲ素子１１４は絶縁材料６７で囲繞されている。バイアス電源１７に接続するＭＲリード線６３（金のような伝導材料である可能性がある）が示されている。図２に図示される種類のようなＭＲヘッドは、ただ１つの金属遮蔽を有する。磁性媒体は２つの遮蔽で形成されたギャップを通り過ぎて走行し、その２つの遮蔽はギャップの外の媒体から磁界を遮るように作用する。一定の直流バイアス電流がＭＲ素子に加えられ、抵抗の変動によって生じるＭＲ素子の両端間の電圧レベル変動が出力信号となる。
【０００５】
図３は、別の種類の従来技術ＭＲヘッドの簡単化された破断図を示す。このヘッドでは、Ｓ１遮蔽は、Ｓ２遮蔽２２２と同様に別個の要素１１１である。２つの遮蔽は、同じ材料で作られる必要はない。２つの遮蔽およびＭＲ素子１１４は、絶縁材料６７で囲繞される。その絶縁材料は製造工程のいくつかのステップで堆積される。ＭＲ素子リード線６３は、前のようにバイアス電源１７に接続されている。
【０００６】
米国特許第５，７１３，１２２号などの従来技術文献に見られるような多くの変形形態のＭＲヘッド設計がある。ＭＲヘッドは現在ディスク・ドライブ・システムおよびテープ・ドライブで使用されている。ディスク・ドライブのヘッドは、単一の読取り／書込み素子対の状態で一単体に実装されているが、テープ・ヘッドの組立品は、マルチトラック・システムのトラックごとに設けられた読取り／書込み素子対を有する。
【０００７】
ＭＲヘッドで磁気テープから読み取られたデータに、特定の雑音現象が観察されている。下記で、「ＭＲヘッド」は、磁気抵抗効果はもちろんのこと、ジャイアント磁気抵抗（ＧＭＲ）効果を使用するヘッドも含むように使用される。読取りヘッドからの出力信号が、非常に鋭いスパイクを含むのが観察されている。その非常に鋭いスパイクは、非常に狭い幅と広い周波数域の内容を有する理想的なパルスによく似ている。これらのスパイクは、両極性が可能であり、振幅の範囲にわたって分布している。ヘッドからの出力信号は一般に前置増幅器を通って、それから、様々なフィルタ、検出器、復号器、誤り訂正器などを含む入力チャネルに送られる。
【０００８】
入力チャネル信号中の鋭いスパイクの影響は、最小で無秩序に分散された訂正可能な単一ビット誤りであり、最悪では媒体信号の検出を妨げる可能性がある。スパイクは、記録信号またはＭＲバイアス電流の無い状態で発生することがあるが、媒体／ヘッドの接触および相対的な運動を必要とするようである。
【０００９】
ヨーロッパ特許出願第０４５７２７８Ａ１号に、磁気抵抗素子および２個の電極を有する絶縁層およびその電極の１つに電気的に接続された遮蔽を備えるトランスデューサが開示されている。
【００１０】
ヨーロッパ特許出願第０６５１３７５Ａ１に、２個の電極を有する磁気抵抗ヘッドを備えるトランスデューサが開示されており、その各電極は、その電極と接地の間に接続された非直線性抵抗器を有する。磁気遮蔽もまた設けられている。
【００１１】
素子をｅｓｄ（静電気放電）から保護するように設計される方式があるが、これはこの問題に直接関係が無い。抵抗器を介してディスク・ヘッドの接地にＭＲ遮蔽を接続するような、様々な方法を用いたヘッドの提案および試験が行われた。しかし、抵抗器を介して接地に遮蔽を接続すると、下の議論で示すように、一定の大きなＭＲ遮蔽間電位差が組み込まれて、スパイク発生問題を実際には悪化させる可能性がある。
【００１２】
【発明が解決しようとする課題】
本発明によるＭＲヘッドは、電荷クランプ構造を用いてヘッドのスパイク発生問題を解決する。この電荷クランプ構造は、伝導性遮蔽からＭＲ素子リード線の両方に電気経路を設けて、ＭＲ素子と遮蔽との相互作用（これらは、共に、仮想コンデンサとしてモデル化することができる）と関連した大量の破壊的な電荷の蓄積を防ぐ。本発明の一実施形態では、遮蔽からＭＲ素子の両方のリード線に抵抗電気経路を設けて自己追跡クランプを形成する。ＭＲ素子リード線から遮蔽に電気経路を設けることによる可能な他の利点には、遮蔽をＥＭＩ（電磁障害）防護に対してより有効なものにすること、および他の電源からの大電流からＭＲ素子を一般的に保護することが含まれる。
【００１３】
【課題を解決するための手段】
他の実施形態では、単一の金属遮蔽を有するヘッドが、遮蔽からＭＲ素子の各々のリード線に個別の抵抗経路を有する。２つの抵抗経路は、薄膜構造として実現することが可能であり、その薄膜構造は、両方のリード線と接触し、ほぼ中央に取出しタップの付いた抵抗器を形成して中央で遮蔽に接続する。
【００１４】
他の実施形態では、１つよりも多い伝導性遮蔽を有するヘッドが、電気的に接続されそれから抵抗経路を介してリード線の１つに接続された遮蔽を有する。もしくは、抵抗構成は、遮蔽ごとに複製することができる。
【００１５】
さらに他の実施形態では、ＭＲ素子と遮蔽を分離する材料は、電荷に対して抵抗経路を形成するために、絶縁材料よりも僅かに伝導性のある材料で作られる。
【００１６】
本発明による記憶システムは、ＭＲヘッド発明のどの実施形態でも含むことができる。システムのバイアス回路は、直流バイアス電圧を加えるように接続されているので、Ｓ２遮蔽はＭＲ素子の適切なリード線に接続されている。本発明はテープ記憶システムで使用するのに申し分なく適しているが、ディスク・ドライブまたは測定装置でも使用することができる。そのディスク・ドライブまたは測定装置では、ヘッドは、剛性ディスクまたは可撓性ディスクを使用する接触または近接触記録を含む可能性のあるＭＲ素子と遮蔽との間に、電荷を蓄積させる力を受ける。
【００１７】
本発明は、単なる例として、添付の図面を参照して説明する。
【００１８】
【発明の実施の形態】
本発明は、ヘッド内の電気的な電位およびそれに関連した電荷蓄積をクランプすることで、ＭＲヘッドの出力に雑音スパイクが発生するのを防止する方法および装置を提供する。大量の電荷蓄積をなくする手段を用いてヘッドを設計する。その大量の電荷蓄積は、突然放電し、とりわけ大きな振幅の極めて狭い雑音パルスを発生する可能性がある。そのパルスによって、ＭＲヘッドを使用して磁気媒体から読み取られるデータを復号する際に誤りが起こる。モデル化および実験によって、観察される種類のパルスはＭＲ材料と遮蔽の間の局部的な放電に起因することが示唆されている。ＭＲ材料と遮蔽はその間にキャパシタンスを有し、そのキャパシタンスを「仮想コンデンサ」またはＭＲ遮蔽間コンデンサと呼ぶ。従来技術ＭＲヘッドにおいて、電圧が破壊値に達したためか、または走行媒体、例えば、テープが放電事象を始めたために、仮想コンデンサが突然放電する時に、上記の雑音スパイクが起こることを出願人は確認した。放電の機構は、媒体で促進されることがあり、通常非破壊的であり、古典的な意味での静電気放電ではない。ヘッドの上を媒体がこすることで、ＭＲ遮蔽間キャパシタンス（コンデンサ）がゆっくりと充電される（いわゆる摩擦電荷）。仮想コンデンサが放電する時に、蓄えられた電荷の一部がＭＲ素子を通って流れて、出力信号中にＩＲパルスを発生させる。本発明のトランスデューサ（ヘッド）の設計により、ＭＲ遮蔽間コンデンサの充電を制限し、したがって、振幅を閾値よりも減少させるか、または雑音パルスを除去する。
【００１９】
図４は、雑音スパイクの原因および本発明が提供する解決策を理解するのに有用な簡単なモデルを図示する回路図である。モデルは、正側１７のバイアス接続点と負側１６のバイアス接続点を含む。この場合には、正および負は、記憶システムの一般的な用途で、直流バイアス電流の流れがＭＲ素子内に誘起されることを示すために相対的に使用される。ＭＲヘッドはキャパシタンス１１を含むものとしてモデル化する。そのキャパシタンス１１は、全ＭＲ遮蔽間キャパシタンスの約半分であり、ＭＲリード線を通して負バイアス接続１６および前置増幅器の差動入力の１つに接続されている。ＭＲヘッド・モデルの第２のキャパシタンス１２は、全ＭＲ遮蔽間キャパシタンスの約半分であり、正側のバイアス点１７に接続されている。キャパシタンス１１および１２は、遮蔽に共通のノードを有する。キャパシタンス１２は抵抗１３とスイッチ１４の直列結合と並列になっている。その抵抗１３とスイッチ１４は、充電／放電サイクルをモデル化するために使用される。スイッチ１４が開の時に、キャパシタンス１２は充電されるようになる。スイッチ１４が閉じることで、放電をモデル化する。放電が起こった時に、蓄積された電荷、すなわちキャパシタンス１１の電荷の約５０％が途中でＭＲ素子を通って抵抗１３に流れる。留意すべきことであるが、抵抗器１３とスイッチ１４の対を、キャパシタンス１１と並列に配置して逆の極性のパルスをモデル化することができる。パルスの符号は、また、キャパシタンス１１および１２に蓄積された電荷の符号を変えることでも逆になる。
【００２０】
２伝導性遮蔽ヘッドに関して、図７のモデルに示す本発明の一実施形態では、中央取出しタップ付き薄膜抵抗器モデル（抵抗器９５、９７で構成される）はＭＲ素子１５のリード線の両端間に接続され、中央タップが抵抗器９６を介して伝導性遮蔽（Ｓ２）９３に接続される。別の実施形態では、抵抗器９６を伝導性経路で置き換えることができる。この抵抗回路網により、遮蔽の電位はＭＲ素子のほぼ中点電位にクランプされ、したがって、媒体（テープまたはディスク）とヘッドの間の摩擦でＭＲ遮蔽間仮想コンデンサが充電されなくなる。この方法の１つの利点は、ＭＲ遮蔽間電位差が一定で、バイアス電流の方向と無関係であることである。中央取出しタップ付き抵抗器は、同じ場所または異なる場所で遮蔽に接続された２個の個別の抵抗器であることも可能であることに留意されたい。遮蔽は良い導体であるので、接触場所は一般にクリティカルではない。この実施形態では、２つの遮蔽は両方とも伝導性材料で構成されている。
【００２１】
トランスデューサに２つの伝導性遮蔽がある図７に対応する本発明の別の実施形態では、２つの伝導性遮蔽は互いに電気的に絶縁しておくか、またはそれらを伝導性か抵抗性かである非絶縁性材料９４で接続することができる。伝導性接続では、基本的に遮蔽は互いに短絡される。
【００２２】
図８は、第１の（電気以外で伝導性である）遮蔽６１にフェライトを使用し、第２の遮蔽２２２に別個の電気伝導性要素を使用し、第２の遮蔽から正側のＭＲリード線６３に抵抗経路１８１を使用するＭＲヘッドの破断側面図を示す。（この図で、負側のＭＲリード線は正側のＭＲリード線の真後ろにあるので、図示されていないことに留意されたい。）抵抗経路１８１は、絶縁材料６７を通って下方にＭＲリード線６３にいたるビア・ホールに堆積された薄膜薄板構造または抵抗材料である可能性がある。いずれの場合も、Ｓ２に蓄積される電荷に対して、抵抗経路が設けられる。
【００２３】
伝導性（ゼロに近い抵抗）電気経路を備える図６にモデル化された他の実施形態は、遮蔽が堆積される時にＳ２遮蔽材料がビアに堆積されるようにすることで達成することができる。この場合に、遮蔽材料はＭＲリード線６３と直接電気的に接触する。もしくは、遮蔽材料以外の伝導性材料が、遮蔽を堆積する前にビアに堆積される可能性がある。２つの伝導性遮蔽を有するヘッドに対して簡単な抵抗性および伝導性経路の実施形態を実施することは、２つの遮蔽を互いにゼロに近い抵抗経路で接続することでも同様に達成できることに留意されたい。
【００２４】
図１２は、図７の実施形態の変形形態と考えることができる実施形態を示す。図１２において、２つの遮蔽９１および９３は、それぞれ抵抗経路９６ａおよび９６ｂを介して９５と９７で表される抵抗の中央タップに接続されている。本発明の原理を実施するために使用することができる多数の接続および抵抗回路網がある。図５〜７および１２の例の原理によって、いくつかの抵抗接続の代わりに伝導性接続、２つの遮蔽に対して１つの遮蔽を使用するなどして、２つの遮蔽からの経路に共通な抵抗器を使用する他の組合せが直ちに作れる。
【００２５】
図９は、一般的に図８の実施形態に対応する実施形態の分解組立て図である。フェライト層６１は、第１の絶縁層６７ａの下にある。ＭＲ素子１１４は第１の絶縁層６７ａに堆積される。２本のＭＲリード線６３、６３ａは、ＭＲ素子および絶縁層６７ａの上に伸びるようにＭＲ素子の両端に堆積され、最終的にはヘッドの外で接続される。その後に続く第２の絶縁層６７ｂが、ＭＲ素子およびリード線を覆う。ビア・ホールが第２の絶縁層６７ｂにエッチングされて、接触材料１８１がＭＲリード線６３から第２の絶縁層６７ｂを通って伸びてＳ２遮蔽２２２と電気的に接続するようにするためのスペースが形成される。Ｓ２遮蔽材料が堆積される時にビアが満たされていない場合、Ｓ２材料がビアを満たしＭＲリード線６３に直接接触する。
【００２６】
図１０は、本発明に従って、単一の伝導性Ｓ２遮蔽と、Ｓ２遮蔽から両方のＭＲリード線に中央取出しタップ付き抵抗経路で形成された電荷クランプを有するＭＲヘッドの分解組立図を示す。この図は一般的に図７のモデルに対応する。理解し易くするため、ＭＲ素子より前の全てのものをこの図から省いた。不規則な形状をした薄膜抵抗薄板１８３が図７の３つの抵抗器９５、９６および９７に対応する。抵抗薄板１８３の形状は、多少自由に決めることができ、工程または材料の制約などに従って選ぶことができる。この実施形態では、抵抗薄板１８３の材料は、２本のＭＲリード線に跨るように堆積される。（層または構造を堆積する順序は本発明によって制約されないことに留意されたい。）第２の絶縁層６７ｂのビア・ホールは、遮蔽から各リード線までの抵抗がほぼ等しくなるような抵抗薄板上の点に接続するように配置されるのが好ましい。本発明の有利な結果を得るために、各リード線への抵抗が等しいことは必要でない。実際に、図５および６の実施形態は、回路の様々な足が開いているか短絡されている図７の実施形態の特殊な場合と考えることができる。電気的に伝導性であるＳ２遮蔽２２２の材料をビアに堆積して、モデルに示されているように遮蔽を抵抗回路網に接続する。クランプ回路網の垂直な共通な足は、本発明の異なる実施形態では除去することができる。この他の実施形態では、抵抗器９６は、抵抗器９５と９７の間にビアを配置することでも除去することができる。好ましい実施形態では、遮蔽から２本のリード線に電荷クランプで形成された電気経路は、抵抗器９６が存在するかどうかに無関係に実質的に等しい。
【００２７】
いずれの実施形態でも、抵抗性電気経路および伝導性電気経路は、薄膜抵抗器（多結晶シリコンのような）または導体に有用な当技術分野で知られている材料および構造を使用して作られる薄膜である可能性がある。金属は伝導性であると考えられても、金属は電荷クランプを作るのに利用することができる抵抗を持つことに留意されたい。また、抵抗器は、１つまたは複数のビア（絶縁体中の穴）に堆積された酸化ニッケル、アルミニウムを多く含んだアルミナまたは不純物添加多結晶シリコンのような抵抗材料である可能性がある。
【００２８】
いずれの実施形態に従っても、クランプ抵抗は、本質的に、遮蔽の電圧が約０．１ボルトを超えることがないようにする。クランプ抵抗が無ければ、１０ボルトまたはもっと大きな程度の電圧が予測される可能性がある。
【００２９】
有限のクランプ抵抗値を設ける理由は、ヘッド表面のＭＲと遮蔽の間の不連続な金属汚れによって生じる可能性がある信号の変動を最小限にするためである。そのような汚れは、製造、クリーナ・テープまたはデータ・テープに起因する可能性がある。５０〜１５０キロオームのクランプ抵抗で一般に十分である。しかし、モデル化によると、クランプ抵抗は数メガオームよりも小さくなければならない。そのような汚れが存在しないかまたは十分に高抵抗である場合、単一の低抵抗接続で十分である。すなわち５０キロオームよりも小さく、一般に数オームまたは数十オームで十分である。
【００３０】
従来技術のＭＲヘッドには、ＭＲと遮蔽の間の漏れが数メガオームよりも小さい可能性のあるものがあり、したがって、スパイクが起こり難い可能性がある。スパイクの問題を受け易いヘッドはもっと大きな絶縁抵抗を有し、その大きな絶縁抵抗のために摩擦帯電が十分に高い電圧に達するようになる。
【００３１】
他の実施形態では、ＭＲ遮蔽間絶縁体が、酸化ニッケル（既に、スピン・バルブ用リード線で使用されている）のような前述の抵抗仕様を与える僅かに伝導性のある材料で置き換えられる。この実施形態は、ヘッドの構造の変更を必要としないので、容易に実施することができる。しかし、この方法では、摩擦電流がＭＲ素子自体を通して流れることに留意されたい。他の実施形態で行われているように、摩擦電流をＭＲリード線に流すことが一般に好ましい。また、本発明は、Ｓ１遮蔽とＳ２遮蔽の両方が導体であるＭＲヘッドでも使用することができる。この場合、上の実施形態はＳ２遮蔽だけでなく両方の遮蔽に適用することができる。接続を作るのに、いくつかのオプションがある。特に、１つのオプションでは、２つの遮蔽を互いに直接接続して、リード線抵抗器または抵抗器にクランプ用平形導線を設ける。好ましくは、両方の遮蔽はほぼ同じ電位でなければならない。
【００３２】
本明細書に述べた本発明のただ１つの実施形態の１つの利点は、電位クランプによってヘッド−テープ間の摩擦電流がより頑丈な遮蔽を通ってＭＲリード線に向けられることである。ある条件では、流れの方向を変えなければ、この電流はＭＲ素子にとって破壊的なものになるという証拠がある。したがって、本発明に従って作られたヘッドは、従来技術のヘッドよりも頑丈である。
【００３３】
本発明の他の利点は、本発明により遮蔽がＥＭＩ防護に対してより効果的になることである。これによって、いくつかの条件で雑音を拾い難くなる。
【００３４】
ＭＲヘッド構造は、一般に、ウエハを一連のステップで処理してバッチで作られ、そのステップでは、よく知られている技術を使用して材料の層が堆積されまたは選択的にエッチングされる。上記の様々な実施形態は、当業者がヘッドの既存のウエハ設計および工程に合体することができる。
【００３５】
図１１は、データ記憶システムを図示し、そのデータ記憶システムは、本発明によるＭＲヘッドを使用するテープ・ドライブか、剛性ディスク・ドライブか、または可撓性ディスク・ドライブである可能性がある。媒体２０１（剛性ディスクか、可撓性ディスクか、またはテープの形かである）は、標準的な方法でヘッド２０３の上を直線方向に送られる。ＭＲ素子１１４は、２本のリード線６３、６３ａを有し、そのリード線はＭＲ電子回路２０５に接続され、ＭＲ電子回路は適切なバイアスを供給し、さらに信号を最初に処理する。本発明のヘッドを使用することで、従来技術で使用されているような、ＭＲ電子回路２０５、励振プロセッサ２０９またはホスト・インタフェース・ユニット２１０の変更は必要でない。
【図面の簡単な説明】
【図１】  ディスク・ドライブ用に設計された従来技術のＭＲヘッドを示す破断図である。
【図２】  第１の遮蔽にフェライトを使用し第２の遮蔽に別個の要素を使用する従来技術のＭＲヘッドを示す破断図である。
【図３】  第１および第２の遮蔽に別個の要素を使用する従来技術のＭＲヘッドを示す破断図である。
【図４】  データ記憶システム中のＭＲヘッドとそれに関連した構成要素を示す簡単な回路モデルである。
【図７】  電気的に接続された２つの遮蔽から中央にタップの付いた抵抗経路を使用する本発明の一実施形態によるＭＲヘッドを示す回路モデルの一部分である。
【図８】  第１の遮蔽にフェライトを使用し、Ｓ２遮蔽に別個の電気伝導性要素を使用し、Ｓ２遮蔽からＭＲリード線まで抵抗経路を使用する、本発明の一実施形態によるＭＲヘッドを示す破断図である。
【図９】  第１の遮蔽にフェライトを使用し、Ｓ２遮蔽に別個の電気伝導性要素を使用し、Ｓ２遮蔽からＭＲリード線まで抵抗経路を使用する、本発明の一実施形態によるＭＲヘッドを示す破断図である。
【図１０】  単一の伝導性Ｓ２遮蔽およびＳ２遮蔽からＭＲ素子の両リード線までの中央取出しタップ付き抵抗経路を有する、本発明の一実施形態によるＭＲヘッドを示す分解組立図である。
【図１１】  本発明による記憶システムを示す図である。
【図１２】  ２つの伝導性遮蔽の各々から、ＭＲ素子の２本のリード線の両端間の中央取出しタップ付き抵抗まで別個の抵抗経路を使用する、本発明の一実施形態によるＭＲヘッドの回路モデルの一部を示す図である。
【図１】
0003638522.tif 000002
【図２】
0003638522.tif 000003
【図３】
0003638522.tif 000004
【図４】
0003638522.tif 000005
【図７】
0003638522.tif 000006
【図８】
0003638522.tif 000007
【図９】
0003638522.tif 000008
【図１０】
0003638522.tif 000009
【図１１】
0003638522.tif 000010
【図１２】
0003638522.tif 000011