(57)【特許請求の範囲】
【請求項１】
上位装置に接続され前記上位装置からベクトル要素群の先頭アドレスと前記ベクトル要素間の第一の距離と第一の転送開始アドレスと第二の転送開始アドレスとを受け取り、前記ベクトル要素の実行アドレスを生成するアドレス生成装置であって、
アドレス選択手段と、処理要素検出手段と、要素間距離制御手段と、ポートアドレス生成手段と、第一のレジスタと、第二のレジスタと、第三のレジスタと、第一の加算器と、第二の加算器と、セレクタとから構成され、
前記アドレス選択手段は、上位装置から送出されたベクトル要素群の先頭アドレスと前記ベクトル要素間の第一の距離と第一の転送開始アドレスと第二の転送開始アドレスおよび不規則な前記ベクトル要素間距離となる前記ベクトル要素を前記処理要素数検出手段の指示により選択し、
前記処理要素数検出手段は、前記アドレス生成部で処理した要素数を検出し、前記要素数と実行アドレス生成単位と比較することにより前記ベクトル要素間のアドレス距離が等しくなるように出来ない不規則なアドレスを有する前記ベクトル要素を検出し、
前記要素間距離制御手段は前記上位装置から送出された前記第一の距離から前記処理要素数検出手段の指示により前記ベクトル要素間のアドレス距離を算出し、
前記第一のレジスタは、前記ベクトル要素群の先頭アドレスを格納し、前記第二のレジスタと前記第三のレジスタは前記ベクトル要素間の前記アドレス距離が等しい複数の前記ベクトル要素素間距離で生成される前記ベクトル要素の前記実行アドレスを格納し、
前記第一の加算器は、前記セレクタの出力と前記要素間距離制御手段から出力された前記ベクトル要素間の前記アドレス距離から前記ベクトル要素の前記実行アドレスを生成し、
前記第二の加算器は、前記第二のレジスタの内容と前記要素間距離制御手段から出力された前記ベクトル要素間の前記アドレス距離から前記ベクトル要素の前記実行アドレスを生成し、前記セレクタは前記処理要素検出手段からの指示により前記第一のレジスタの内容と前記第二のレジスタの内容を選択し前記第一の加算器へ出力し、
前記ポートアドレス生成手段は、前記第一のレジスタに格納された前記先頭アドレスと前記第一の加算器と前記第二の加算器からの指示により前記ベクトル要素の実行アドレスを生成することを特徴とするベクトル計算機におけるアドレス生成装置。
【請求項２】
複数のクロスバと複数の請求項１記載のベクトル計算機におけるアドレス生成装置を有することを特徴とするデータ転送処理装置。
【請求項３】
ベクトル演算器と請求項２記載のデータ転送処理装置を有することを特徴とするベクトル処理装置。
【請求項４】
同時並行処理を行うことが可能な複数個のメモリバンクから構成され、複数のメモリポートを有する主記憶部と、請求項３記載のベクトル処理装置を有することを特徴とするベクトル計算機。
【請求項５】
請求項４記載のベクトル計算機と中央処理装置と入出力装置と前記メモリのそれぞれをバスで接続したことを特徴とする情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はベクトル処理装置に関し、特にメモリへの並列アクセスとアドレス生成に関する。
【０００２】
【従来の技術】
従来の実行アドレス生成単位を複数構成した実行アドレス生成方法を図６、及び、図７を用いて説明する。図６は従来のアドレス生成装置の構成を示すブロック図である。図７は、従来の実行アドレスとルーティングの関係を示す図である。図６において、従来のアドレス生成部２０、２１は上位制御部１０から送出されたリクエスト転送開始アドレスと、リクエスト要素間距離とから、実行アドレス生成単位毎に振り分けられた要素の実行アドレスを生成する。クロスバ２２は従来のアドレス生成部２０、２１で生成された実行アドレスの下位アドレスに従い、各リクエストのメモリポートへのルーティングを行いメモリに対してリクエストを送出する。アドレス選択手段２０１は上位制御部１０から送出された実行アドレス生成単位の転送開始アドレスと、１Ｔでアドレスが生成される要素群の先頭アドレスを選択する。要素間距離制御手段２０２はアドレス生成手段２０３と、ポートアドレス生成手段２０４で生成される要素間距離を算出する。アドレス生成手段２０３は上位制御部１０から送出されたアドレス生成単位の転送開始アドレスと要素間距離から１Ｔで処理される要素群の先頭アドレスを生成する。アドレス生成手段２０４は１Ｔで処理される要素単位のアドレスを生成する。
【０００３】
特開平７ー１４１３２７号公報「ベクトル処理装置」には、リストベクトルでのメモリアクセス毎に、先行するひとつ以上のリクエストに係るアドレスと比較し、一致した要素に対してはメモリアクセスを抑止して、過去にメモリから読み出していたデータにさしかえる技術が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の実行アドレス生成単位を複数構成した実行アドレス生成方法においては、次のような課題がある。
【０００５】
従来のアドレス生成部２０、２１には１Ｔで処理できる要素群の先頭アドレスを生成する手段が１つであり、不規則な要素間距離の飛びを吸収する為のアドレス保持手段が無いため、実行アドレス生成開始時に設定された規則的な要素間距離に対応した実行アドレス生成しかできず、実行アドレス生成単位を複数構成してもメモリアクセスのスループットを向上させる事ができないことである。例えば、リクエスト転送開始アドレスＢ=０(10)（以下=(10)は１０進法を示す。）バイト、要素間距離Ｄ=１(10)バイト、１要素は１バイト単位のリクエストで且つ、クロスバ２２は８×３２ポートのクロスバであり、従来のアドレス生成部２０、２１は１Ｔで８要素分の実行アドレスが生成可能な構成において、図７に示す様な要素の振り分けに従い実行アドレスを生成した場合（このとき、従来のアドレス生成部２１に送出される転送開始アドレスは４バイトとなる）、３３番の要素（要素３２）は従来のアドレス生成部２０、２１で受け持つ事になる。各要素は実行アドレスＡの下位アドレスａによりクロスバ２２の出力ポートにルーティングされる為、要素３２と要素０は同一ポートにルーティングされる。従って、２つのアドレス生成単位を構成し、クロスバのポート数を３２ポートから６４ポートとしても、要素がルーティングされるポートは３２ポートとなり、アドレス生成単位を複数構成しても、メモリアクセススループットを向上させる事はできないということである。
【０００６】
特開平７ー１４１３２７号公報「ベクトル処理装置」は、複数のメモリアドレスを同時に生成することは出来ない。
【０００７】
本発明の目的は、アドレス生成単位を複数構成する事により、データ転送のスループットを向上させる事を可能としたデータ転送処理装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の第一のアドレス生成装置は、上位装置に接続され前記上位装置からベクトル要素群の先頭アドレスと前記ベクトル要素間の第一の距離と第一の転送開始アドレスと第二の転送開始アドレスとを受け取り、前記ベクトル要素の実行アドレスを生成するアドレス生成装置であって、アドレス選択手段と、処理要素検出手段と、要素間距離制御手段と、ポートアドレス生成手段と、第一のレジスタと、第二のレジスタと、第三のレジスタと、第一の加算器と、第二の加算器と、セレクタとから構成され、
前記アドレス選択手段は、上位装置から送出されたベクトル要素群の先頭アドレスと前記ベクトル要素間の第一の距離と第一の転送開始アドレスと第二の転送開始アドレスおよび不規則な前記ベクトル要素間距離となる前記ベクトル要素を前記処理要素数検出手段の指示により選択し、前記処理要素数検出手段は、前記アドレス生成部で処理した要素数を検出し、前記要素数と実行アドレス生成単位と比較することにより前記ベクトル要素間のアドレス距離が等しくなるように出来ない不規則なアドレスを有する前記ベクトル要素を検出し、前記要素間距離制御手段は前記上位装置から送出された前記第一の距離から前記処理要素数検出手段の指示により前記ベクトル要素間のアドレス距離を算出し、前記第一のレジスタは、前記ベクトル要素群の先頭アドレスを格納し、前記第二のレジスタと前記第三のレジスタは前記ベクトル要素間の前記アドレス距離が等しい複数の前記ベクトル要素素間距離で生成される前記ベクトル要素の前記実行アドレスを格納し、前記第一の加算器は、前記セレクタの出力と前記要素間距離制御手段から出力された前記ベクトル要素間の前記アドレス距離から前記ベクトル要素の前記実行アドレスを生成し、前記第二の加算器は、前記第二のレジスタの内容と前記要素間距離制御手段から出力された前記ベクトル要素間の前記アドレス距離から前記ベクトル要素の前記実行アドレスを生成し、前記セレクタは前記処理要素検出手段からの指示により前記第一のレジスタの内容と前記第二のレジスタの内容を選択し前記第一の加算器へ出力し、前記ポートアドレス生成手段は、前記第一のレジスタに格納された前記先頭アドレスと前記第一の加算器と前記第二の加算器からの指示により前記ベクトル要素の実行アドレスを生成することを特徴とする。
【００１０】
本発明のデータ転送処理装置は、複数のクロスバと複数の本発明第一のアドレス生成装置を有する。
【００１１】
本発明のベクトル処理装置は、ベクトル演算器と本発明のデータ転送処理装置を有する。
【００１３】
本発明の第一のベクトル計算機は、同時並行処理を行うことが可能な複数個のメモリバンクから構成され、複数のメモリポートを有する主記憶部と、本発明のベクトル処理装置を有する。
【００１４】
本発明の情報処理装置は、本発明第一のベクトル計算機と中央処理装置と入出力装置と前記メモリのそれぞれをバスで接続した
【００１５】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は本発明実施の形態の実行アドレス生成部の構成図である。上位制御部１０はメモリ３アクセスに伴い、メモリアクセス要求と要素数４８１と実行アドレス生成単位（アドレス生成部１１とクロスバ４３を１つとした単位）のリクエスト転送開始アドレス４８２と、リクエストのベクトル要素間距離４８３をアドレス生成部１１、１２に送出する。アドレス生成部１１、１２は上位制御部１０から送出されたリクエスト転送開始アドレス４８２と、ベクトル要素間距離４８３とから、実行アドレス生成単位毎に振り分けられた要素の実行アドレスを生成する。クロスバ４３、４４はアドレス生成部１１、１２で生成された実行アドレスに従い、各リクエストのメモリポート３８へルーティングを行いメモリ３に対してリクエストを送出する。
【００１７】
処理要素数検出手段１０１はアドレス生成部１１で処理した要素数を検出し、アドレス生成部１２との間で規則的な要素振り分けが切り替えられるタイミングを決定する。アドレス選択手段１０２は上位制御部１０から送出された実行アドレス生成単位の転送開始アドレスと、１Ｔでアドレスが生成される要素群の先頭アドレス、及び、規則的な要素振り分けが切り替えられる要素のアドレスを処理要素数検出手段１０１の指示により選択する。要素間距離制御手段１０３は各アドレス生成手段１０４、１０５、及び、ポートアドレス生成手段１０７で生成される要素間距離を算出する。アドレス生成手段１０４は１Ｔで処理される要素群の先頭アドレスと、上位制御部１０から送出された、アドレス生成部１１とクロスバ１３で構成された実行アドレス生成単位の転送開始アドレスを元に、実行アドレス生成単位で不規則に切り替えられる要素のアドレスを生成する。アドレス生成手段１０５はアドレス生成手段１０４と同様にアドレス生成部１２とクロスバ４４で構成された実行アドレス生成単の転送開始アドレスを元に、アドレス生成単位で不規則に切り替えられる要素のアドレスを生成する。アドレス保持手段１０６はアドレス生成手段１０４、１０５で生成されたアドレス生成単位で不規則に切り替えられる要素のアドレスを保持する。ポートアドレス生成手段１０７は１Ｔで処理される要素単位のアドレスを生成する。
【００１８】
このようにして、本発明では、処理要素数検出手段１０１によりアドレス生成単位の不規則な要素切り替えタイミングを検出し、アドレス生成手段１０４、１０５で生成された各々のアドレス生成単位の不規則な要素切り替えタイミングに於けるアドレスを生成し、アドレス保持手段１０６で保持する事により、アドレス生成単位を複数構成しメモリアクセススループットを向上させる様な要素分配を行う際に生じる不規則な要素間距離の飛びを吸収し、実行アドレス生成単位内で連続して実行アドレスの生成を可能としているので、アドレス生成単位を複数構成する事により、メモリアクセスのスループットを向上させる事が可能となる。
【００１９】
次に、本発明の実施の形態の動作について図面を参照して説明する。
【００２０】
図２は、  本発明実施の形態の実行アドレス生成における要素の振り分け方の詳細を示すブロック図である。上位制御部１０はメモリ３アクセスに伴い、実行アドレス生成部４１、４２で生成される実行アドレスの２つのリクエスト転送開始アドレスＢ１、Ｂ２と、リクエストの要素間距離Ｄを実行アドレス生成部４１、４２にそれぞれ送出する。実行アドレス生成部４１、４２は上位制御部１０から送出されたリクエスト転送開始アドレスＢ１、Ｂ２と、リクエスト要素間距離Ｄとから、実行アドレス生成部４１、４２内に示された要素Ｅ（数字は要素番号）の実行アドレスを生成する。このとき実行アドレス生成部４１、４２では、１Ｔで同時に８要素分の実行アドレスが生成可能とする。クロスバ４３、４４は実行アドレス生成部４１、４２で生成された実行アドレスの下位アドレスに従い、各リクエストのメモリポート３８へのルーティングを行いメモリに対してリクエストを送出する。
【００２１】
図３は、本発明実施の形態のアドレス生成単位を２個構成した実行アドレス生成部４１、４２の構成を示す図である。図３を参照すると、図１に示すアドレス生成部４１、４２の詳細な構成が示されている。処理要素数検出手段４０１は実行アドレス生成部４１で処理された要素数を検出し、実行アドレス生成部４１で実行アドレスを生成する要素の不規則な要素間距離Ｄが発生するタイミングを検出し、アドレス選択手段４０２、要素間距離制御手段４０３及びセレクタ４０６４に対し指示を、指示信号４８４、リクエスト信号４８５およびセレクト信号４８６により行う。アドレス選択手段４０２は上位制御部１０から送出されたリクエスト転送開始アドレスＢ１、Ｂ２と、１Ｔで実行アドレスが生成される要素群の先頭アドレス、及び、不規則な要素間距離Ｄとなる要素の実行アドレスを処理要素数検出手段４０１の指示により選択する。要素間距離制御手段４０３は上位制御部１０から送出された要素間距離Ｄから、加算器４０４、４０５、及び、ポートアドレス生成手段４０７で使用される要素間距離Ｄを処理要素数検出手段４０１の指示により算出し、加算器４０４、４０５、ポートアドレス生成手段４０７にそれぞれ要素間距離信号４８７を送出する。加算器４０４はセレクタ４０６４の出力アドレスｊ信号４８９と、要素間距離制御手段４０３により出力された要素間距離信号４８７から１Ｔで処理される要素群の先頭アドレス、または、不規則な要素間距離Ｄで生成される要素の実行アドレスを生成する。また、加算器４０５はアドレスレジスタ４０６３から出力される出力アドレス信号４８８と、要素間距離制御手段４０３より出力された要素間距離信号４８７から、加算器４０４と同様に不規則な要素間距離Ｄで生成される要素の実行アドレスを生成する。アドレスレジスタ４０６１は１Ｔで生成される８要素の先頭アドレスを格納するレジスタであり、アドレスレジスタ４０６２〜４０６３は不規則な要素間距離で生成される要素の実行アドレスを格納するレジスタである。セレクタ４０６４は処理要素検出手段から出力されたセレクト信号４８６により、アドレスレジスタ４０６１とアドレスレジスタ４０６２に格納されているアドレスを選択し、加算器４０４に出力する。ポートアドレス生成手段４０７はアドレスレジスタ４０６１に格納された８要素の先頭アドレスｌと、要素間距離制御手段４０３から出力された要素間距離信号４８７とから１Ｔで生成される８要素の実行アドレスを生成する。
【００２２】
次に図２に示される要素の振り分け方を行った場合の図３における実行アドレス生成の動作を説明する。
【００２３】
まず、図３において、リクエスト転送開アドレスＢ＝０(10)、要素間距離Ｄ＝１(10)、１要素は１バイトのデータで形成されるリクエストの各要素が、図４で示される様に実行アドレス生成部４１、４２に割り当てられた場合を考える。ここで、クロスバ４３、４４は８×３２のクロスバ４４で、各要素の実行アドレスの下位アドレスで出力ポートにルーティングされる。３３番目の要素（要素３２）を実行アドレス生成部４２で受け持つ事により、生成される実行アドレスから要素３２はクロスバ４４のポート０にルーティングされる。（図３参照）。同様に要素３２以降の要素を考えると、要素５９までの要素はポート１、２、３、８…とルーティングされ、実行アドレス生成部４２に振り分けられた要素４〜５９の３２要素はクロスバ４４の各ポートにルーティングされる。同様に実行アドレス生成部４２に振り分けられた要素０〜６３までの各要素はクロスバ４３の各ポートにルーティングされ、一時期に３２要素のリクエストをメモリに出力する事が可能となる。このとき、上位制御部１０からはリクエスト転送開始アドレスとして、各実行アドレス生成部４１、４２で処理される要素の開始アドレスＢ１、Ｂ２を算出し、実行アドレス生成部４１（または４２）に送出する。
【００２４】
次に図２の様に要素を扱う場合のアドレス生成方法について、図３を用いて説明する。リクエストが上位制御部１０から発行されると処理要素数検出手段４０１は、リクエストの開始を判断し、アドレス選択手段４０２にリクエストの開始を通知する（リクエスト信号４８５）。アドレス選択手段４０２は、処理要素数検出手段４０１の指示に従い上位制御部１０から送出される実行アドレス生成部４１のリクエスト転送開始アドレスＢ１＝０(10)をアドレスレジスタ４０６１とアドレスレジスタ４０６２に格納し、実行アドレス生成部４２のリクエスト転送開始アドレスＢ２＝４(10)をアドレスレジスタ４０６３に格納する。要素間距離制御手段４０３は、上位制御部１０から送出されたリクエストの要素間距離Ｄ＝１(10)を受け取り、処理要素数検出手段４０１の指示信号４８４によりアドレスレジスタ４０６１〜４０６３に格納される次の要素の要素間距離を算出し、加算器４０４、４０５に送出する。アドレスレジスタ４０６１に格納されたリクエスト転送開始アドレスＢ１＝０(10)は、ポートアドレス生成手段４０７に送出されると共に、セレクタ４０６４を経由し加算器４０４に送出される。加算器４０４は転送開始アドレスＢ１＝０(10)と、要素間距離制御手段４０３で算出された要素間距離Ｄにより次の８要素の先頭アドレスＡ１を算出し、再びアドレス選択手段４０２に送出する。図４から、次の８要素の先頭要素は要素１６となるため、要素間距離Ｄ＝１６(10)となり、次の８要素の先頭アドレスＡ１は１６(10)となる。加算器４０４から８要素の先頭アドレスＡ１＝１６(10)を送出されたアドレス選択手段４０２は、再びアドレスレジスタ４０６１に次の８要素の先頭アドレスＡ１＝１６(10)をアドレスレジスタ４０６１に格納する。
【００２５】
このようにして加算器４０４により実行アドレス生成部４１で処理する要素のなかで１６番目の要素の実行アドレスを生成するタイミングまで次の８要素の先頭アドレスＡ１が算出され、アドレスレジスタ４０６１に格納される。前記１６番目の要素である要素３６が生成されるタイミングは、処理要素数検出手段４０１により検出される。処理要素数検出手段４０１は該タイミングを検出すると、要素間距離制御手段４０３に指示を行うｄ。要素間距離制御手段４０３は処理要素数検出手段４０１の指示に従い、要素３６の実行アドレスを生成するための要素間距離Ｄを算出するが、図３から要素３６の実行アドレスを算出する為の要素間距離Ｄは「３６(10)−１６(10)＝２０(10)」となり要素間距離の算出が複雑となる。そこで、加算器４０５により、あらかじめアドレスレジスタ４０６３に格納されている転送開始アドレスＢ２＝４(10)と要素間距離Ｄ＝３２(10)で要素３２の実行アドレスを算出する。加算器４０５で算出された要素３６の実行アドレスはアドレス選択手段４０２に送出され、アドレスレジスタ４０６３に格納される。また、該実行アドレスは要素３２から生成される実行アドレスの先頭アドレスとなるため、アドレスレジスタ４０６１にも同時に格納される。このとき、セレクタ４０６４は処理要素数検出手段４０１の指示によりアドレスレジスタ４０６２がセレクトされ、加算器４０４に対し転送開始アドレスＡ１＝０(10)を加算器４０４に送出する。加算器４０４は、転送開始アドレスＡ１＝０(10)と要素間距離Ｄ＝３２(10)から要素３２の実行アドレスを生成しアドレス選択手段４０２に送出する。アドレス選択手段４０２は該実行アドレスを処理要素数検出手段４０１の指示に従いアドレスレジスタ４０６２に格納する。これは、要素３６の次の１６番目の要素となる要素６４の実行アドレスを生成する為に算出する。
【００２６】
このようにして、要素間距離制御手段４０３は処理要素数検出手段４０１の指示に従い、実行アドレス生成部４１で処理する要素の１６α番目（αは１以上の整数）の要素を処理する度に要素間距離Ｄ＝３２(10)を、それ以外は１６(10)を算出し、、加算器４０４、４０５に送り出し、アドレス選択手段４０２は、加算器４０４、４０５で算出された１６α番目の要素の実行アドレスを、それぞれアドレスレジスタ４０６２〜４０６３に格納すると共にアドレスレジスタ４０６１に交互に格納し、ポートアドレス生成手段４０７によりアドレスレジスタ４０６１に格納された８要素単位の先頭アドレスと、要素間距離制御手段４０３から送出されたリクエストの要素間距離Ｄ＝１(10)から８要素の実行アドレスが算出される。実行アドレス生成部４２においては、リクエスト転送開始アドレスＢ１＝０(10)とＢ２＝４(10)の扱いを入れ替える事により、実行アドレス生成部４１で処理されない要素の実行アドレスを生成する。
【００２７】
図４は、本発明の実施の形態のベクトル処理装置を示すブロック図である。ベクトル演算器１９は、中央処理装置４から命令を受け処理を行う。ベクトル演算器１９は、ベクトルデータ転送装置１８へ指示を出し、メモリ３へのアクセスを行う。、ベクトルデータ転送装置１８は、上述した実行アドレス生成部４１とクロスバ４３から構成される。メモリ３は、クロスバ４３からの指示をメモりポート３８から受けて、メモリバンク３１をアクセスし、データの読み書きを行う。ベクトル処理装置１とメモリ３からベクトル処理計算機を構成する。
【００２８】
図５は、本発明の実施の形態の情報処理装置を示すブロック図である。中央処理装置４は入出力装置７およびメモリ３とバス８で接続されている。また、メモリ３は、中央処理装置４および入出力装置７とバス８で接続されている。中央処理装置４はメモリ３内に格納された制御プログラムを読み出し、その指示に従って入出力装置７あるいはベクトル演算装置１に対し指示を出し、入出力装置７からの情報をバス８を経由してメモリ３へストアしまたはメモリ３内の情報を読み出し入出力装置７へ書き込む。また、ベクトル処理装置１はメモリ３内に格納された制御プログラムを読み出し、その指示に従ってベクトル処理を行う。
【００２９】
【発明の効果】
以上説明したように本発明において、不規則な要素間距離の飛びとなる要素に対するアドレス生成を可能とする事で、実行アドレスを生成する１つの構成要素を複数で構成した場合で有っても、データ転送のスループットを向上させる事が可能となる。
【図面の簡単な説明】
【図１】本発明実施の形態のアドレス生成部のブロック図である。
【図２】本発明実施の形態の実行アドレス生成における要素の振り分け方の詳細を示すブロック図である。
【図３】本発明実施の形態のアドレス生成単位を２個構成した実行アドレス生成部の構成を示す図である。
【図４】本発明実施の形態のアドレス生成部を有するベクトル処理装置のブロック図である。
【図５】本発明実施の形態の情報処理装置のブロック図である。
【図６】従来のアドレス生成装置の構成を示すブロック図である。
【図７】従来の実行アドレスとルーティングの関係を示す図である。
【符号の説明】
１    ベクトル処理装置
３    メモリ
４    中央処理装置
７    入出力装置
８    バス
１０    上位制御部
１１    アドレス生成部
１２    アドレス生成部
１８    ベクトルデータ転送装置
１９    ベクトル演算器
２０    従来のアドレス生成部
２１    従来のアドレス生成部
２２    クロスバ
３１    メモリバンク
３８    メモリポート
４１    実行アドレス生成部
４３    クロスバ
４４    クロスバ
１０１    処理要素数検出手段
１０２    アドレス選択手段
１０３    要素間距離制御手段
１０４    アドレス生成手段
１０５    アドレス生成手段
１０６    アドレス保持手段
１０７    ポートアドレス生成手段
２０１    アドレス選択手段
２０２    要素間距離制御手段
２０３    アドレス生成手段
４０１    処理要素数検出手段
４０２    アドレス選択手段
４０３    要素間距離制御手段
４０４    加算器
４０５    加算器
４０７    ポートアドレス生成手段
４０６１    アドレスレジスタ
４０６２    アドレスレジスタ
４０６３    アドレスレジスタ
４０６４    セレクタ
４８１    メモリアクセス要求と要素数
４８２    リクエスト転送開始アドレス
４８３    ベクトル要素間距離
４８４    指示信号
４８５    リクエスト信号
４８６    セレクト信号
４８７    要素間距離信号
４８８    出力アドレス信号
４８９    出力アドレスｊ信号
【図１】
0003686795.tif 000002
【図２】
0003686795.tif 000003
【図３】
0003686795.tif 000004
【図４】
0003686795.tif 000005
【図５】
0003686795.tif 000006
【図６】
0003686795.tif 000007
【図７】
0003686795.tif 000008