(57)【特許請求の範囲】
【請求項１】
（補正後）交流電源と負荷回路と次のＡ群から選択された１つの主電源スイッチ回路を実質的に直列接続した回路に次のＢ群から選択された１つの回路を接続し、Ｂ群記載の充電されたコンデンサまたは二次電池を、待機時の主電源スイッチ回路の導通を制御する制御回路の電源とする待機電力回路。
Ａ群
ａ．ゲート同士とソース同士を各々接続した２つのＭＯＳＦＥＴのゲート同士・ソース同士間に制御回路出力を印加し、前記ＭＯＳＦＥＴの２つのドレインをスイッチ回路の接点端子とする主電源スイッチ回路。
ｂ．ゲート同士とエミッタ同士を各々接続した２つのＩＧＢＴのゲート同士・エミッタ同士間に制御回路出力を印加し、各々のＩＧＢＴのコレクタとエミッタ間にフライホイールダイオードを接続して、前記ＩＧＢＴの２つのコレクタをスイッチ回路の接点端子とする主電源スイッチ回路。
ｃ．カソード同士を接続した２つのダイオードの逆直列回路とアノード同士を接続した２つのダイオードの逆直列回路を並列接続し、ＭＯＳＦＥＴがオンのときのみ前記ダイオードのカソード同士からアノード同士に電流が流れるようにカソード同士とアノード同士にＭＯＳＦＥＴのドレインとソースを接続して、ＭＯＳＦＥＴのゲート・ソース間に制御回路出力を印加し、前記２組の逆直列ダイオードの両端同士を各々接続した２つの端子をスイッチ回路の接点端子とする主電源スイッチ回路。
ｄ．カソード同士を接続した２つのダイオードの逆直列回路とアノード同士を接続した２つのダイオードの逆直列回路を並列接続し、ＩＧＢＴがオンのときのみ前記ダイオードのカソード同士からアノード同士に電流が流れるようにカソード同士とアノード同士にＩＧＢＴのコレクタとエミッタを接続して、ＩＧＢＴのゲート・エミッタ間に制御回路出力を印加し、前記２組の逆直列ダイオードの両端同士を各々接続した２つの端子をスイッチ回路の接点端子とする主電源スイッチ回路。
Ｂ群
ａ．Ａ群記載のＭＯＳＦＥＴまたはＩＧＢＴがＮチャンネルＭＯＳＦＥＴまたはＮチャンネルＩＧＢＴのときは、０点である前記ＭＯＳＦＥＴのソースまたはＩＧＢＴのエミッタに一方の端子を接続したコンデンサまたは二次電池とＡ群記載とは別のＮチャンネルＭＯＳＦＥＴまたはＮチャンネルＩＧＢＴを実質的に直列接続し、その直列回路に交流電源の電流ルートの一箇所より整流器を介して電圧を印加すると同時に、０点と前記別のＭＯＳＦＥＴのゲートまたはＩＧＢＴのゲート間にゲート側を正にした直流電圧または脈流電圧を印加し、印加した直流電圧または脈流電圧と前記別のＭＯＳＦＥＴのしきい値電圧またはＩＧＢＴのしきい値電圧との差の電圧を、前記コンデンサまたは二次電池に充電させる回路。
ｂ．Ａ群記載のＭＯＳＦＥＴまたはＩＧＢＴがＰチャンネルＭＯＳＦＥＴまたはＰチャンネルＩＧＢＴのときは、０点である前記ＭＯＳＦＥＴのソースまたはＩＧＢＴのエミッタに一方の端子を接続したコンデンサまたは二次電池とＡ群記載とは別のＰチャンネルＭＯＳＦＥＴまたはＰチャンネルＩＧＢＴを実質的に直列接続し、その直列回路に交流電源の電流ルートの一箇所より整流器を介して電圧を印加すると同時に、０点と前記別のＭＯＳＦＥＴのゲートまたはＩＧＢＴのゲート間にゲート側を負にした直流電圧または脈流電圧を印加し、印加した直流電圧または脈流電圧と前記別のＭＯＳＦＥＴのしきい値電圧またはＩＧＢＴのしきい値電圧との差の電圧を、前記コンデンサまたは二次電池に充電させる回路。
【請求項２】
（補正後）直流電源と負荷回路と次のＡ群から選択された１つの主電源スイッチ回路を実質的に直列接続した回路に次のＢ群から選択された１つの回路を接続し、Ｂ群記載の充電されたコンデンサまたは二次電池を、待機時の主電源スイッチ回路の導通を制御する制御回路の電源とする待機電力回路。
Ａ群
ａ．ゲート・ソース間に制御回路出力を印加したＭＯＳＦＥＴの、ドレインとソースをスイッチ回路の接点端子とする主電源スイッチ回路。
ｂ．ゲート・エミッタ間に制御回路出力を印加したＩＧＢＴの、コレクタとエミッタをスイッチ回路の接点端子とする主電源スイッチ回路。
Ｂ群
ａ．Ａ群記載のＭＯＳＦＥＴまたはＩＧＢＴがＮチャンネルＭＯＳＦＥＴまたはＮチャンネルＩＧＢＴのときは、０点である前記ＭＯＳＦＥＴのソースまたはＩＧＢＴのエミッタに電源負端子を接続すると同時に、０点に一方の端子を接続したコンデンサまたは二次電池とＡ群記載とは別のＮチャンネルＭＯＳＦＥＴまたはＮチャンネルＩＧＢＴを実質的に直列接続し、その直列回路に電源電圧を印加すると同時に、０点と前記別のＭＯＳＦＥＴのゲートまたはＩＧＢＴのゲート間にゲート側を正にした直流電圧を印加し、印加した直流電圧と前記別のＭＯＳＦＥＴのしきい値電圧またはＩＧＢＴのしきい値電圧との差の電圧を、前記コンデンサまたは二次電池に充電させる回路。
ｂ．Ａ群記載のＭＯＳＦＥＴまたはＩＧＢＴがＰチャンネルＭＯＳＦＥＴまたはＰチャンネルＩＧＢＴのときは、０点である前記ＭＯＳＦＥＴのソースまたはＩＧＢＴのエミッタに電源正端子を接続すると同時に、０点に一方の端子を接続したコンデンサまたは二次電池とＡ群記載とは別のＰチャンネルＭＯＳＦＥＴまたはＰチャンネルＩＧＢＴを実質的に直列接続し、その直列回路に電源電圧を印加すると同時に、０点と前記別のＭＯＳＦＥＴのゲートまたはＩＧＢＴのゲート間にゲート側を負にした直流電圧を印加し、印加した直流電圧と前記別のＭＯＳＦＥＴのしきい値電圧またはＩＧＢＴのしきい値電圧との差の電圧を、前記コンデンサまたは二次電池に充電させる回路。
【発明の詳細な説明】
技術分野
この発明は、スイッチ素子にＭＯＳＦＥＴ（以後、ＦＥＴと記す）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を使用した待機電力回路に関する。
従来回路でのトランスを使用した交流電源回路では、待機電力は次の２つの部分に分類できることが多い。本発明回路では、▲１▼のみを待機電力として論じる。
▲１▼商用電源である交流１００Ｖ（日本の場合）を電源とし、トランスにて変換した電圧を整流・平滑して直流５Ｖ〜１５Ｖ程度にした電源を補助電源にする回路がよく使用されるが、トランスを使用すれば励磁電流が流れるのでその電流は待機電力になる。ここではこの待機電力を「補助電源制御用待機電力」とする。従来回路での待機電力の大部分は、この電力である。
▲２▼補助電源から制御回路に電流が流れて制御回路は動作するが、その電流は待機電力になる。ここではこの待機電力を「制御回路用待機電力」とする。この待機電力は待機回路の設計者の仕事に属するので、ここでは論じない。
「制御回路用待機電力」は、待機中はあまり電流が流れず信号が来たときに電流が流れて制御回路を動作させる回路と、マイコンを使用している回路のように待機中はクロック信号を発生させていつも電流が流れる回路がある。
待機電力の分類は、回路が違えば必ずしもこのように明確に分類はできないことがある。この発明回路の第１図〜第３図で、「補助電源制御用待機電力」に相当する部分は電池Ｂの電力であり、「制御回路用待機電力」に相当する部分は制御回路の電力そのままであるが、ダイオードＤ３と抵抗器ＲとＦＥＴＱ３の電力は従来回路に単純には置き換えられない。しかし、この電力は制御回路の電流に比例するのでここでは「制御回路用待機電力」に含める。なお、回路を電源に接続した瞬間にコンデンサＣへの充電電流によりダイオードＤ３と抵抗器ＲとＦＥＴＱ３で電力は発生するが、小さい電力なのでここでは無視する。
記載される一部の用語を説明する。
電源から負荷回路に電力を供給する回路のメインスイッチ回路を主電源スイッチ回路とし、待機時の主電源スイッチ回路のオン動作またはオフ動作をオン／オフと記し、主電源スイッチ回路を制御する制御回路の電源を補助電源とする。
待機時とは、主電源スイッチ回路がオフで補助電源のみがオンの状態である。
スイッチ素子は主電源スイッチ回路の主要半導体素子で、ＭＯＳＦＥＴまたはＩＧＢＴとそのＭＯＳＦＥＴとＩＧＢＴの関連ダイオードである。
ＦＥＴのしきい値電圧とは、ドレイン電流をカットオフするときのゲート・ソース間電圧である。一般的には測定上の理由からドレイン電流が１ｍＡのときのゲート・ソース間電圧であるが、本文ではドレイン電流を完全にカットオフするときのゲート・ソース間電圧とする。ＩＧＢＴ使用時も同じ考えである。
スイッチ回路とはオン／オフ動作であるスイッチ動作を行う回路であり、スイッチ回路の接点端子とはスイッチ接点の外部接続用端子に相当する端子である。
実施例に示すＦＥＴは特に説明がない限りＮチャンネルＭＯＳＦＥＴであるが、簡単な回路変更でＰチャンネルＭＯＳＦＥＴも使用可能である。
スイッチ素子をＦＥＴに代えてＩＧＢＴを使用する時は、ＦＥＴのドレインとソースとゲートは各々ＩＧＢＴのコレクタとエミッタとゲートに置き換え、必要に応じてフライホイールダイオードをＩＧＢＴのコレクタとエミッタに接続する。
制御回路出力の反転またはデジタル回路出力の反転とはハイ→ロウ動作またはロウ→ハイ動作であり、主電源スイッチ回路の反転とはオン→オフ動作またはオフ→オン動作である。
説明文の中の各端子の電位は各回路の０点を基準にする。０点はスイッチ素子がＭＯＳＦＥＴではソースであり、ＩＧＢＴではエミッタである。
背景技術
従来の待機電力回路は、第４図に示すような回路を使用することが多かった。
第４図の回路を説明する。交流電源ＡＣに、リレーコイルＲＣにより動作するリレー接点ＲＳと負荷回路ＲＬ（負荷は単純な負荷の時もあるが、回路を負荷として扱うこともあるので、本文では負荷回路とした）を直列接続する。また、交流電源ＡＣには絶縁トランスＴＲの１次巻線を接続し、絶縁トランスＴＲの２次巻線電圧を整流・平滑回路ＲＨで直流にした電圧を補助電源ＥＨとして制御回路ＳＧの電源端子に接続するとともに、その補助電源ＥＨの両端子間にリレーコイルＲＣとＮＰＮトランジスタＱ６の直列回路を接続する。制御回路ＳＧの出力ＯＰは抵抗器（図では省略）を介してトランジスタＱ６のベースに接続する。
第４図の動作を説明する。絶縁トランスＴＲの１次巻線に交流電源ＡＣを印加し、絶縁トランスＴＲの２次巻線電圧を整流・平滑した直流電圧を補助電源ＥＨとして制御回路ＳＧの電源端子に印加している。テレビ等では、リモコンで変調発光された赤外線等を制御回路ＳＧ内の受光素子で受光するが、受光素子が受光する度にＳＧ出力はハイとロウに切り替わる。制御回路ＳＧの出力ＯＰがハイのときはトランジスタＱ６にベース電流が流れてトランジスタＱ６はオンになるのでリレーコイルＲＣに電流が流れ、リレー接点ＲＳを動作させて負荷回路ＲＬをオンにする。最近は、リレーに代えてトライアックを使用する回路が多い。
第４図の回路での待機時には、制御回路ＳＧの信号処理にＣＭＯＳ等を使用すれば消費電力は非常に小さくなるが、使用されている絶縁トランスＴＲの励磁電流のため数ワットの待機電力が常時消費され、絶縁トランスＴＲを小型化するほど励磁電流の低減が難しいという問題がある。このような待機電力を必要とする回路は、各家庭の電気製品や各企業の自動化機械等に採用されてその電力の総量は莫大で、国内の家庭用電気製品だけでも大型発電機が数箇分に相当し、全世界で大きな環境問題を引き起こしている。また、電気製品自体や自動化機械も待機回路のために絶縁トランスＴＲを使用しているので、大型、大重量、高価になるという問題がある。さらにリレー接点ＲＳが動作中は、リレーコイルＲＣに数１０ｍＡの電流が流れ、しかも接点寿命は半導体製品に比較して格段に短いという問題もある。また、トライアックを使用する回路では、動作中は駆動電流が必要であり、オン電圧も高いため主電源スイッチ回路で消費する電力も大きいという難点がある。本発明は、このような問題の解決する回路を、小型、軽量、安価に提供することである。
発明の開示
交流電源回路で説明する。この回路は、ゲート同士とソース同士を各々接続した第１と第２のＦＥＴの逆直列回路に交流電源と負荷回路を直列接続する。ここで第１と第２のＦＥＴのソースを０点とし、交流電源の黒点側をａ点とする。ａ点と０点間に、０点側よりコンデンサと第３のＦＥＴと抵抗器とａ点側をアノードにしたダイオードを直列接続すると同時に、０点と第３のＦＥＴのゲート間に０点側を負にして電池を接続する。この回路は、０点を基準にして第３のＦＥＴのゲート電圧である電池電圧と第３のＦＥＴのしきい値電圧の差の電圧がコンデンサに充電され、コンデンサ電圧が補助電源として制御回路の電源端子に印加され、制御回路出力は第１と第２のＦＥＴのゲート・ソース（０点）間に印加されて両ＦＥＴを制御する。第１と第２のＦＥＴが主電源スイッチ回路のスイッチ素子であり、両ＦＥＴがオンになれば交流電源と負荷回路が接続され、両ＦＥＴがオフになれば交流電源と負荷回路が切断されて待機状態になる。第３のＦＥＴはコンデンサの充電用である。この回路は、基本的には電池電流のみが「補助電源制御用待機電力」になるが、第３のＦＥＴのゲートには電圧は印加されるが電流は流れないので「補助電源制御用待機電力」は実質的には０になる。この回路は、補助電源より制御回路へ電流が流れて補助電源電圧が降下すれば、第３のＦＥＴのゲート・ソース間電圧がしきい値電圧より大きくなり、第３のＦＥＴはオンになってコンデンサである補助電源に充電電流が流れて補助電源電圧を上昇させる。電池電圧と補助電源電圧の差が第３のＦＥＴのしきい値電圧に達すれば第３のＦＥＴはオフになって補助電源への電流の流入は止まる。この回路は、必要なときに必要な電流が補助電源に流れ、無駄な電流は流れない回路である。また、小型、軽量、安価な回路を実現しているので、待機電力の省電力化と同時に回路自体も非常に安価で、しかもコンパクトな回路になっている。
【図面の簡単な説明】
第１図はこの発明の第１の交流電源用回路図で、主電源スイッチ回路のスイッチ素子に２つのＦＥＴを用いた待機電力回路図である。
第２図はこの発明の第２の交流電源用回路図で、４つのダイオードと主電源スイッチ回路のスイッチ素子に１つのＦＥＴを用いた待機電力回路図である。
第３図はこの発明の直流電源用回路図で、主電源スイッチ回路のスイッチ素子に１つのＦＥＴを用いた待機電力回路図である。
第４図は従来の技術に係わる交流電源用回路図で、主電源スイッチ回路にリレーを用い、補助電源に絶縁トランスを用いた待機電力回路図である。
発明を実施するための最良の形態
本発明をより詳細に説明するために、添付の図面により説明する。
第１図は、この発明の請求の範囲１に係わる第１の実施例である。
この回路は、ＦＥＴＱ１とＱ２のゲート同士とソース同士を各々接続した逆直列回路を、交流電源ＡＣと負荷回路ＲＬに直列接続する。以後の説明上、ＦＥＴＱ１とＱ２のソース同士を０点とし、交流電源ＡＣの黒点側をａ点とし、交流電源ＡＣの非黒点側をｂ点とし、ＦＥＴＱ２のドレインと負荷回路ＲＬの接続点をｃ点とする。ａ点と０点間に０点側より、コンデンサＣとＦＥＴＱ３と抵抗器Ｒとアノードをａ点側にしたダイオードＤ３を直列接続すると同時に、０点とＦＥＴＱ３のゲート間に０点側を負にして電池Ｂを接続する。ＦＥＴＱ３の向きは、ドレインはａ点側でソースは０点側である。この回路は、電池Ｂの電圧とＦＥＴＱ３のしきい値電圧の差の電圧がコンデンサＣに充電され、その電圧が補助電源ＥＨとして制御回路ＳＧの電源端子に接続され、制御回路ＳＧの出力ＯＰはＦＥＴＱ１とＱ２のゲートと０点に接続されている。ＦＥＴＱ１とＱ２はスイッチ回路を構成するスイッチ素子でその両ドレインは主電源スイッチ回路の接点端子であり、ＦＥＴＱ３はコンデンサＣの充電用である。ＦＥＴＱ１とＱ２の寄生ダイオードであるフライホイールダイオードはそれぞれダイオードＤ１とＤ２とする。
第１図の動作を説明する。０点とＦＥＴＱ３のゲート間にＦＥＴＱ３のしきい値電圧以上の電圧を有する電池Ｂが接続されていればＦＥＴＱ３はオンとなる。そのとき、交流電源ＡＣの黒点側が正になればＡＣの電流は、交流電源ＡＣ−ダイオードＤ３−抵抗器Ｒ−ＦＥＴＱ３−コンデンサＣ−ダイオードＤ１−交流電源ＡＣと流れてコンデンサＣを充電し、その電圧は「コンデンサＣの電圧＝ＦＥＴＱ３のゲート電圧（電池Ｂの電圧）−ＦＥＴＱ３のしきい値電圧」になる。コンデンサＣの電圧は補助電源ＥＨとして制御回路ＳＧの電源端子に印加され、制御回路ＳＧの出力ＯＰはＦＥＴＱ１とＱ２のゲート同士・０点間に印加される。制御回路ＳＧの出力ＯＰがハイならばＦＥＴＱ１とＱ２はオンになって負荷回路ＲＬに電流が流れ、出力ＯＰがロウならばＦＥＴＱ１とＱ２はオフになるので負荷回路ＲＬには電流は流れない待機状態になる。ＦＥＴＱ１とＱ２がオンで交流電源ＡＣの黒点側が正であれば負荷回路ＲＬを流れる電流は、交流電源ＡＣ−負荷回路ＲＬ−ＦＥＴＱ２−ダイオードＤ１−交流電源ＡＣと流れ、黒点側が負のときの電流は、交流電源ＡＣ−ＦＥＴＱ１−ダイオードＤ２−負荷回路ＲＬ−交流電源ＡＣと流れて、負荷回路ＲＬは動作する。なお、スイッチ素子であるＦＥＴがオンのときは寄生ダイオードに電流が流れるが、電流は先ずＦＥＴのソースからドレインのチャンネル部材を流れ、そのオン電圧が寄生ダイオードの立ち上がり電圧以上になったときに寄生ダイオードにも流れる。この回路のＦＥＴＱ１とＱ２は主電源スイッチ回路のスイッチ素子である。制御回路ＳＧの例として、制御回路ＳＧがＴ−Ｆ／Ｆ（Ｔ−フリップフロップ）で構成され、制御回路ＳＧに信号が来る度に制御回路ＳＧの出力ＯＰがハイ／ロウと反転する回路にすれば、信号が来る度にＦＥＴＱ１とＱ２はオン／オフして負荷回路ＲＬはオン／オフする回路になる。ＦＥＴＱ１とＱ２は、外部信号によりオン／オフする回路にしてもよく、時計等のような内部信号でオン／オフする回路にしてもよい。この回路は、コンデンサＣより制御回路ＳＧへ電流が流れてコンデンサ電圧が降下すれば、ＦＥＴＱ３のゲート・ソース間電圧がしきい値電圧より大きくなり、ＦＥＴＱ３はオンになってコンデンサＣに充電電流が流れてコンデンサＣの電圧を上昇させる。電池Ｂの電圧とコンデンサＣの電圧の差がＦＥＴＱ３のしきい値電圧に達すれば、ＦＥＴＱ３はオフになってコンデンサＣへの電流の流入は止まる。この回路は、コンデンサＣの電圧である補助電源電圧は、自動的に制御される回路である。
ＦＥＴＱ３のゲートとＱ３の他の端子は絶縁されているので電池Ｂの電流は実質的には０であり、「補助電源制御用待機電力」は実質的には０になる。なお、交流電源ＡＣにコンセントを接続した瞬間のコンデンサＣへの充電電流によるダイオードＤ３と抵抗器ＲとＦＥＴＱ３での消費電力は小さいので無視し、「制御回路用待機電力」は設計により異なるので、前述のようにここでは論じない。
この回路は、コンデンサＣの電圧は電池Ｂの電圧で決まり、制御回路ＳＧの瞬時電流はコンデンサＣで対応し、抵抗器Ｒは制御回路ＳＧの平均電流による。
コンデンサＣに代えて二次電池を使用してもよい。
負荷回路ＲＬがトランスを使用した回路ならば、巻線電圧のピーク値を待機時のコンデンサＣの電圧より少し高目にした巻線をトランスに追加し、巻線の一方の端子を０端子に接続し、巻線の別の端子をダイオードを介してコンデンサＣの＋端子に接続すれば、トランスの動作中は巻線からコンデンサＣへの電流を供給する回路になるので、巻線損失は増えても抵抗器Ｒでの損失はなくなり、全体の損失は小さくなることが多い。ダイオードの向きは、アノードを巻線側にする。
電池Ｂに代えてダイオードＤ３のカソードと０点間に２つの抵抗器を直列接続した接続点の電圧をＦＥＴＱ３のゲート電圧にしてもよい。そのときのゲート電圧は脈流電圧になるが、そのピーク電圧によりコンデンサＣへの充電電圧が決まる。なお、そのとき使用する抵抗器は数十ＭΩ等の超高抵抗でも使用できる。２つの抵抗器を使用するときの０点側の抵抗器をツェナーダイオードにしてもよい。ＦＥＴＱ３のゲート電圧を可変にすれば、コンデンサＣの電圧も可変にできる。
ダイオードＤ３で整流した電圧を平滑するために、ダイオードＤ３のカソードと０点間にコンデンサを接続してもよい。
ダイオードＤ３とＦＥＴＱ３間に接続されている抵抗器Ｒを、ＦＥＴＱ３とコンデンサＣ間に接続してもよい。
ＦＥＴＱ１とＱ２をＩＧＢＴに置き換えるときは寄生ダイオードに相当するダイオードを接続する必要があるが、ＦＥＴＱ３をＩＧＢＴに置き換えるときはダイオードを接続する必要はない。
第２図は、この発明の請求の範囲１に係わる第２の実施例である。
この回路は、第１図のｂ点とｃ点間にダイオードＤ４とＤ６のカソード同士を接続した逆直列回路と、ダイオードＤ５とＤ７のアノード同士を接続した逆直列回路を並列接続し、ダイオードＤ４とＤ６のカソードにＦＥＴＱ４のドレインを接続して、ダイオードＤ５とＤ７のアノードにＦＥＴＱ４のソースを接続する。この回路の０点はＦＥＴＱ４のソースである。ａ点と０点間に０点側より、コンデンサＣとＦＥＴＱ３と抵抗器Ｒとａ点側をアノードにしたダイオードＤ３を直列接続し、０点とＦＥＴＱ３のゲート間に０点を負にして電池Ｂを接続する。この回路は、ＦＥＴＱ４が主電源スイッチ回路のスイッチ素子でドレインとソースが接点端子であり、ＦＥＴＱ３はコンデンサＣの充電用である。充電されたコンデンサＣの電圧が補助電源ＥＨになり、補助電源ＥＨを制御回路ＳＧの電源端子に接続し、制御回路ＳＧの出力ＯＰはＦＥＴＱ４のゲートと０点に接続する。
第２図の動作を説明する。電池ＢによりＦＥＴＱ３はオンなるが、そのとき交流電源ＡＣの黒点側が正になればＡＣの電流は、交流電源ＡＣ−ダイオードＤ３−抵抗器Ｒ−ＦＥＴＱ３−コンデンサＣ−ダイオードＤ５−交流電源ＡＣと流れてコンデンサＣを充電する。コンデンサＣの電圧は補助電源ＥＨとして制御回路ＳＧの電源端子に印加され、制御回路ＳＧの出力ＯＰがハイならばＦＥＴＱ４はオンになるので負荷回路ＲＬに電流が流れ、出力ＯＰがロウならばＦＥＴＱ４はオフになるので負荷回路ＲＬには電流は流れない待機状態になる。ＦＥＴＱ４がオンで交流電源ＡＣの黒点側が正であれば負荷回路ＲＬを流れる電流は、交流電源ＡＣ−負荷回路ＲＬ−ダイオードＤ６−ＦＥＴＱ４−ダイオードＤ５−交流電源ＡＣと流れ、黒点側が負のときの電流は、交流電源ＡＣ−ダイオードＤ４−ＦＥＴＱ４−ダイオードＤ７−負荷回路ＲＬ−交流電源ＡＣと流れて、負荷回路ＲＬは動作する。その他のことは、第１図に準じる。
ＦＥＴＱ３とＱ４をＩＧＢＴに置き換える時は、ＩＧＢＴにダイオードを接続する必要はない。第２図の負荷回路ＲＬは交流回路用であるが負荷回路ＲＬが直流でも動作する回路であれば、負荷回路ＲＬをダイオードＤ４とＤ６のカソードとＦＥＴＱ４のドレイン間に接続してもよい。その回路を利用すれば、負荷回路ＲＬとＦＥＴの複数の直列回路を複数の制御回路出力で制御できる。そのときは、ダイオードＤ４とＤ６のカソードとダイオードＤ５とＤ７のアノード間にコンデンサを接続してもよい。
第３図は、この発明の請求の範囲２に係わる実施例である。
この回路は、直流電源Ｅの正端子をａ点として負荷回路ＲＬを接続し、ｂ点でもあり０点でもある直流電源Ｅの負端子にＦＥＴＱ５のソースを接続し、負荷回路ＲＬの別の端子とＦＥＴＱ５のドレインを接続する。ａ点と０点間に０点側より、コンデンサＣとＦＥＴＱ３と抵抗器Ｒを直列接続し、０点とＦＥＴＱ３のゲート間に０点を負にして電池Ｂを接続する。この回路は、ＦＥＴＱ５が主電源スイッチ回路のスイッチ素子でドレインとソースが接点端子であり、ＦＥＴＱ３はコンデンサＣの充電用である。充電されたコンデンサＣの電圧が補助電源ＥＨになり、補助電源ＥＨを制御回路ＳＧの電源端子に接続し、制御回路ＳＧの出力ＯＰはＦＥＴＱ５のゲートと０点に接続する。
第３図の動作を説明する。電池ＢによりＦＥＴＱ３はオンになるので、電源Ｅの電流は、電源Ｅ−抵抗器Ｒ−ＦＥＴＱ３−コンデンサＣ−電源Ｅと流れてコンデンサＣを充電する。充電されたコンデンサＣの電圧は補助電源ＥＨとして制御回路ＳＧの電源端子に印加され、制御回路ＳＧの出力ＯＰがハイならばＦＥＴＱ５はオンになって負荷回路ＲＬに電流が流れ、出力ＯＰがロウならばＦＥＴＱ５はオフになるので負荷回路ＲＬには電流は流れない待機状態になる。ＦＥＴＱ５がオンになれば負荷回路ＲＬを流れる電流は、直流電源Ｅ−負荷回路ＲＬ−ＦＥＴＱ５−直流電源Ｅと流れて負荷回路ＲＬは動作する。直流電源Ｅは交流電源を整流・平滑した電源でも電池でもよい。その他のことは、第１図に準じる。
ＦＥＴＱ３とＱ５をＩＧＢＴに置き換える時は、ＩＧＢＴにダイオードを接続する必要はない。
この回路は、負荷回路ＲＬとＦＥＴの複数の直列回路を複数の制御回路出力で制御できる。
産業上の利用可能性
従来の待機電力回路はトランスを使用することが多いため、その励磁電流による待機電力の省電力化には限界があった。この発明の補助電源制御用待機電力回路は従来と全く違った発想で大型、大重量、高価なトランスを使用せず、電池の電圧を０点とＦＥＴのゲート間に接続し、電池電圧とＦＥＴのしきい値電圧の差の電圧をコンデンサに充電させ、充電されたコンデンサ電圧を補助電源として制御回路の電源にし、制御回路の出力のハイ／ロウでスイッチ素子であるＦＥＴをオン／オフする回路である。そのため、「補助電源制御用待機電力」は電池のリーク程度の電力で実質的に０であり、制御回路で消費した補助電源の待機中の電力も自動的に補充を行う回路である。しかも小型、軽量、安価な回路を実現しているので、待機電力の省電力化と同時に回路自体も非常に安価で、しかもコンパクトな回路である。これからは、世界中の家庭用電化製品や産業用機械等で待機電力を必要とする機器の使用がさらに増加する。地球規模での環境破壊が問題になっている現在、地球温暖化防止のためにもこの発明回路のような大幅な待機電力省電力化回路は世界中の要望である。
【図１】
0003611039.tif 000002
【図２】
0003611039.tif 000003
【図３】
0003611039.tif 000004
【図４】
0003611039.tif 000005