(57)【特許請求の範囲】
【請求項１】
外部から入力されるクロックから生成される内部クロックと、外部から入力される基準クロックとの位相調整を行うＤＰＬＬ回路を含み、前記内部クロックに同期して動作する被測定回路についての試験を行う情報処理装置であって、
外部から入力される制御信号に応答して前記ＤＰＬＬ回路の有するＰＬＬカウンタのカウント値を前記ＤＰＬＬ回路の動作状態を示す動作状態データとして出力するカウンタコピーと、前記ＰＬＬカウンタのカウント値を前記カウンタコピーにコピーするコピー手段と、前記カウンタコピーのデータを導出するスキャンパスとを含む動作状態導出手段と、
前記被測定回路内の各論理回路の状態を示すデータと前記動作状態データとを前記制御信号に応じて択一的に選択し、前記スキャンパスに出力する選択回路とを有することを特徴とする情報処理装置。
【請求項２】
前記制御信号は前記スキャンパスをシフト動作させるためのテストモード信号であり、前記カウンタコピーは前記テストモード信号の遷移タイミングで前記カウント値を抽出することを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記ＤＰＬＬ回路は、外部から入力されるクロックから生成される内部クロックと、外部から入力される基準クロックとの位相を比較する位相比較回路を含み、この位相比較に応じて前記ＰＬＬカウンタのカウント値を増減変化させ、更にこのカウント値に応じて前記外部から入力されるクロックを遅延させる遅延可変回路を含み、この遅延出力を前記内部クロックとしたことを特徴とする請求項１または２記載の情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は情報処理装置に関し、特に  コンピュータ等の同期回路に用いられるディジタルＰＬＬ（Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ；ＤＰＬＬ）回路によってクロック位相調整を行う情報処理装置に関する。
【０００２】
【従来の技術】
従来の情報処理装置について図４を参照して説明する。同図に示されているように、通常のシステム立上げ時、クロック供給回路（図示せず）から配られた基準クロック（ＲＥＦ）１１と内部クロック（ＣＫＯ）１４との位相の進み／遅れを位相比較回路５１で比較する。そして、その比較信号であるカウントアップ／ダウン信号１２をＰＬＬカウンタ５２に入力することにより、ＰＬＬカウンタ５２がカウントアップ／ダウン動作する。その結果としてＰＬＬカウンタ出力信号１３が出力され、これにより遅延可変回路５３が動作し、タイミングクロック（ＣＬＫ）１０を遅延させる。これらの回路（ＰＬＬ回路）により、基準クロック（ＲＥＦ）１１と内部クロック（ＣＫＯ）１４との位相調整を行うのである。
【０００３】
かかる装置において、診断プロセッサ３００からカード（ＣＡＲＤ）１００内部のＬＳＩ５０へは、シフトモード（スキャンモードとも言う）信号（ＳＦＴ）３０とスキャンイン信号（ＳＩＮ）３１とが入力される。そして、ＬＳＩ５０からはスキャンアウト信号（ＳＯＴ）３３が出力される。
【０００４】
また、図示していないが、ＬＳＩ６０と診断プロセッサ３００及びクロック供給回路（図示せず）との間にも、ＬＳＩ５０と同様のインタフェースが存在する。スキャンアウト信号３３は、ＬＳＩ６０内のスキャンパスを経由し、スキャン信号３４として、診断プロセッサ３００に戻される。
【０００５】
カード２００においても、同様のインタフェースが診断プロセッサ３００との間に存在し、スキャン信号３５は、内部でスキャン接続されたカード２００内を抜けて、スキャン信号３６として診断プロセッサ３００に戻される。
【０００６】
【発明が解決しようとする課題】
上述した従来の装置において、ＰＬＬカウンタ５２は、装置の通常のスキャンパスに組込まれてはいなかった。このため、ＰＬＬカウンタ５２の内部状態値つまり位相調整値を知る効果的な手段は無かった。よって、システムの評価時になんらかの動作不良が発生した場合に、その原因をＰＬＬ回路によるものかどうかを究明することが困難であるという欠点があった。
【０００７】
なお、特開昭５９−１１０２２７号公報はクロックの周波数を変更しているにすぎず、上述した従来技術の欠点を解決することはできない。
【０００８】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はＰＬＬデータ読出し機能を有する装置において、システム評価時になんらかの動作不良が発生した場合に、その原因をＰＬＬ回路によるものかどうかを究明することができ、特別な測定器は不要で、信頼性向上のためのデータを収集することもできる情報処理装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明による情報処理装置は、外部から入力されるクロックから生成される内部クロックと、外部から入力される基準クロックとの位相調整を行うＤＰＬＬ回路を含み、前記内部クロックに同期して動作する被測定回路についての試験を行う情報処理装置であって、
外部から入力される制御信号に応答して前記ＤＰＬＬ回路の有するＰＬＬカウンタのカウント値を前記ＤＰＬＬ回路の動作状態を示す動作状態データとして出力するカウンタコピーと、前記ＰＬＬカウンタのカウント値を前記カウンタコピーにコピーするコピー手段と、前記カウンタコピーのデータを導出するスキャンパスとを含む動作状態導出手段と、  前記被測定回路内の各論理回路の状態を示すデータと前記動作状態データとを前記制御信号に応じて択一的に選択し、前記スキャンパスに出力する選択回路とを有することを特徴とする。
【００１０】
また、前記動作状態データは前記ＤＰＬＬ回路の有するＰＬＬカウンタのカウント値であり、前記データ抽出回路は外部から入力される制御信号に応答して前記カウント値を抽出することを特徴とする。そして、前記被測定回路内の各論理回路の状態を示すデータと前記動作状態データとを択一的に前記スキャンパスに出力する選択回路を更に含むことを特徴とする。さらに、前記制御信号は前記スキャンパスをシフト動作させるためのテストモード信号であり、前記カウンタコピーは前記テストモード信号の遷移タイミングで前記カウント値を抽出することを特徴とする。なお、前記ＤＰＬＬ回路は、外部から入力される入力クロックと基準クロックとの位相を比較する位相比較回路を含み、この位相比較に応じて前記ＰＬＬカウンタのカウント値を増減変化させ、更にこのカウント値に応じて前記入力クロックを遅延させる遅延可変回路を含み、この遅延出力を前記内部クロックとしたことを特徴とする。
【００１１】
要するに本装置では、ＰＬＬカウンタの写しであるＰＬＬカウンタコピーを装置（システム）の通常のスキャンパス（Ｓｃａｎ  Ｐａｔｈ）に組込んでいるのである。そして、診断プロセッサを用いてＰＬＬカウンタコピーの内部状態値のスキャン読出しを可能とし、ＰＬＬ回路の状態を外部からモニタできるようにしているのである。これにより、システム立上げ時にクロックが起因する不具合（例えば、ＰＬＬのロック不良とかＬＳＩ内の各ＰＬＬの差異によるスキュー増大）を早期につきとめることができるのである。
【００１２】
【発明の実施の形態】
次に、本発明の実施の一形態について図面を参照して説明する。なお、以下の説明において参照する各図においては、他の図と同等部分には同一符号が付されている。
【００１３】
図１は本発明による情報処理装置の実施の一形態を示すブロック図である。同図において、図４と同等部分は同一符号により示されており、その部分の詳細な説明は省略する。
【００１４】
図１において、本実施形態による情報処理装置は、図示せぬクロック供給回路から配られた基準クロック（ＲＥＦ）１１と内部クロック（ＣＫＯ）１４との位相の進み／遅れを検出する位相比較回路５１と、位相比較回路５１からのカウントアップ／ダウン信号１２によりカウントアップ／ダウン動作するＰＬＬカウンタ５２と、ＰＬＬカウンタ５２からのＰＬＬカウンタ出力信号１３により、タイミングクロック（ＣＬＫ）１０を遅延させる遅延可変回路５３と、シフトモード信号（ＳＦＴ）３０が有効な値（例えば論理“１”）になった場合、スキャンモードとなり、内部レジスタの状態値である論理回路スキャン出力１６を出力する論理回路５４と、テストモード信号（ＴＳＴ）３２が有効な値（例えば論理“１”）になった場合、スキャンモードとなり、内部状態値をスキャン出力するＰＬＬカウンタコピー５７と、ＰＬＬカウンタ５２の内部状態値１７をＰＬＬカウンタコピー５７にコピーするコピー回路５６と、テストモード信号（ＴＳＴ）３２が有効な値（例えば論理“１”）になった場合、入力である論理回路スキャン出力１６とＰＬＬカウンタコピースキャン出力１５の中からＰＬＬカウンタコピースキャン出力１５を選択する選択回路５５と、これらの回路を含むＬＳＩ５０と、ＬＳＩ５０とスキャンパス接続され、同様のスキャン回路を含むＬＳＩ６０と、これらのＬＳＩを含むカード１００と、同様のスキャン回路を含むカード２００と、これらのカードとスキャンパス接続され、スキャン動作により採取したスキャンデータを外部からモニタ可能になるように編集及び修正する診断プロセッサ３００とを含んで構成されている。
【００１５】
かかる構成において、通常のシステム立上げ時、クロック供給回路（図示せず）から配られた基準クロック（ＲＥＦ）１１と内部クロック（ＣＫＯ）１４との位相の進み／遅れは位相比較回路５１で比較されて検出される。その比較（検出）結果信号であるカウントアップ／ダウン信号１２はＰＬＬカウンタ５２に入力され、カウントアップ／ダウン信号１２により、ＰＬＬカウンタ５２はカウントアップ／ダウン動作し、その結果としてＰＬＬカウンタ出力信号１３が出力される。これにより、遅延可変回路５３が動作し、タイミングクロック（ＣＬＫ）１０を遅延させる。これらの回路（ＰＬＬ回路）により、基準クロック（ＲＥＦ）１１と内部クロック（ＣＫＯ）１４の位相調整が行われる。位相調整が完了するとＰＬＬカウンタ５２はホールドされ、クロック位相調整値はＰＬＬカウンタ５２内に保持される。ＰＬＬカウンタ５２の内部状態値１７は、コピー回路５６の出力１８によってＰＬＬカウンタコピー５７にコピーされる。
【００１６】
ここで、ＰＬＬカウンタ５２は、図２に示されているように、＋１回路５２０の出力をカウンタの最下位ビットに入力する構成になっており、その内部状態値すなわちカウント出力がＰＬＬカウンタコピー５７にコピーされる。この場合、コピー回路５６の出力１８の遷移タイミングで、カウント出力がＰＬＬカウンタコピー５７に入力される。
【００１７】
コピー回路５６は、２段接続されているフリップフロップ（Ｆ／Ｆ）５６１及び５６２並びに論理積回路５６３によって構成されている。そして、Ｆ／Ｆ５６１の出力とＦ／Ｆ５６２の反転出力とを論理積回路５６３に入力し、その論理積出力がＬレベルからＨレベルに遷移したタイミングで、ＰＬＬカウンタ５２の内部状態値すなわちカウント出力を抽出し、ＰＬＬカウンタコピー５７に入力するのである。なお本例では、ＴＳＴ信号の遷移タイミング（立上りタイミング）でＰＬＬカウンタ５２の内容をコピーする構成であるが、このＰＬＬカウンタ５２は基準クロック１１とタイミングクロック１０との差分の調整後に動作を停止するので、ＰＬＬカウンタの内容を常時コピーするようにコピー回路を変形しても良い。
【００１８】
図１に戻り、定期的なシステムの診断時及び故障時等に、装置の内部状態を外部からモニタ及び修正するための手段としての診断プロセッサ３００と、装置（システム）内にめぐらされたスキャンパスについて説明する。
【００１９】
図１に示されているように、診断プロセッサ３００からカード１００内部のＬＳＩ５０へは、シフトモード信号（ＳＦＴ）３０とスキャンイン信号（ＳＩＮ）３１とテストモード信号（ＴＳＴ）３２とが入力されている。そして、ＬＳＩ５０からはスキャンアウト信号（ＳＯＴ）３３が出力される。
【００２０】
ＰＬＬカウンタコピー５７のスキャン動作を行う場合、テストモード信号（ＴＳＴ）３２を有効な値（例えば、論理“１”）に設定する。こうすることにより、ＰＬＬカウンタコピー５７はスキャンモード（シフトレジスタモードとも言う）となる。この状態で基準クロック（ＲＥＦ）１１を入力することにより、内部状態値であるＰＬＬカウンタコピースキャン出力１５は、選択回路５５に出力される。選択回路５５は、テストモード信号（ＴＳＴ）３２により、ＰＬＬカウンタコピースキャン出力１５を選択し、ＬＳＩ６０へのスキャンアウト信号（ＳＯＴ）３３を出力する。
【００２１】
診断プロセッサ３００は、テストモード信号（ＴＳＴ）３２を有効な値（例えば、論理“１”）に設定し、予め規定された総Ｆ／Ｆ（Ｆｌｉｐ  Ｆｌｏｐ）数分程度の基準クロック（ＲＥＦ）１１の出力をクロック供給回路（図示せず）に指示し、これによりスキャン出力されたＰＬＬカウンタコピー５７の内部状態値を診断プロセッサ３００内のバッファに取り込み、その後必要に応じて内容を編集することにより、ＰＬＬカウンタコピー５７の内部状態を外部からモニタ可能とする。
【００２２】
なお、図１において図示していないが、ＬＳＩ６０と診断プロセッサ３００及びクロック供給回路（図示せず）との間にも、ＬＳＩ５０と同様のインタフェースが存在する。スキャン信号３３は、ＬＳＩ６０内のスキャンパスを経由し、スキャン信号３４として、診断プロセッサ３００に戻される。
【００２３】
さらに、各ＬＳＩ内の論理回路の内部状態をモニタする場合も同様であり、ＬＳＩ５０内の論理回路５４のスキャンを行う場合、シフトモード信号（ＳＦＴ）３０を有効な値（例えば、論理“１”）に設定することにより、論理回路５４内のレジスタ（Ｆ／Ｆ群の総称）はスキャンモードとなり、タイミングクロック（ＣＬＫ）１０を入力することにより、内部レジスタの状態値である論理回路スキャン出力１６は選択回路５５に出力される。選択回路５５は、シフトモード信号（ＳＦＴ）３０により、論理回路出力１６を選択し、ＬＳＩ６０へのスキャンアウト信号（ＳＯＴ）３３を出力する。その後は同様にして、スキャンアウト信号（ＳＯＴ）３３はスキャン信号３４として診断プロセッサ３００に戻され、（ＬＳＩ内部の）論理回路５４の内部状態値は編集され、外部からモニタ可能となる。なお、上述したように選択回路５５は、ＰＬＬカウンタコピースキャン出力１５と論理回路出力１６とを択一的に送出するように動作する。
【００２４】
診断プロセッサ３００は、シフトモード信号（ＳＦＴ）３０を有効な値（例えば論理“１”）に設定し、予め規定された総Ｆ／Ｆ（Ｆｌｉｐ  Ｆｌｏｐ）数分程度のタイミングクロック（ＣＬＫ）１０の出力をクロック供給回路（図示せず）に指示し、これによりスキャン出力された論理回路５４の内部状態値を診断プロセッサ３００内のバッファに取り込み、その後必要に応じて内容を編集することにより、論理回路５４の内部状態を外部からモニタ可能とする。
【００２５】
カード２００においても、同様のインタフェースが診断プロセッサ３００との間に存在し、スキャン信号３５は、内部でスキャン接続されたカード２００内を抜けて、スキャン信号３６として診断プロセッサ３００に戻される。
【００２６】
図３は、本発明の情報処理装置の一実施例の動作を、診断プロセッサ側から説明したフローチャートである。同図において、あるＬＳＩに対してスキャン動作を行う場合には、まずスキャン動作を行うべきカードを選択する（ステップ３０１）。次に、ＰＬＬカウンタコピーのスキャン動作を行う場合、テストモード（ＴＳＴ）信号を有効な値（例えば、論理“１”）に設定する（ステップ３０２→３０３）。一方、論理回路のスキャン動作を行う場合には、シフトモード信号（ＳＦＴ）３０を有効な値（例えば論理“１”）に設定する（ステップ３０２→３０４）。
【００２７】
ＰＬＬカウンタコピーのスキャン動作を行う場合、クロック供給回路に対し、ＰＬＬカウンタコピーのスキャン読出し動作を完了するために必要なクロックの送出を指示し、これによりスキャンデータを取込み、ＰＬＬカウンタのスキャンデータを編集し、外部からモニタ可能とする（ステップ３０５）。そして、テストモード（ＴＳＴ）信号を無効な値（例えば論理“０”）に設定し（ステップ３０６）、ＰＬＬカウンタコピーのスキャン動作を終了する。
【００２８】
論理回路のスキャン動作を行う場合、クロック供給回路に対し、論理回路のスキャン読出し動作を完了するために必要なクロックの送出を指示し、これによりスキャンデータを取込み、論理回路のスキャンデータを編集し、外部からモニタ可能とする（ステップ３０６）。そして、シフトモード信号（ＳＦＴ）３０を無効な値（例えば論理“０”）に設定し（ステップ３０８）、論理回路のスキャン動作を終了する。
【００２９】
以上のように、図１に示されているＰＬＬデータ読出し機能を有する装置によれば、システム評価時になんらかの動作不良が発生した場合に、その原因をＰＬＬ回路によるものかどうかを究明することができるのである。この場合、従来のようにクロックモニタ出力によるクロック観測では、その測定には特別な測定器が必要であり、問題解明に時間がかかってしまう。これに対し、本装置においては、特別な測定器は不要で、信頼性向上のためのデータを収集することもできるのである。
【００３０】
なお、図１において、ＰＬＬカウンタコピーのスキャンパスを装置（システム）の通常のスキャンパスに組込むことにより、ＰＬＬスキャンデータ読出し機能専用ハードウェアの増加を抑え、診断プロセッサ等も共用できる。
【００３１】
【発明の効果】
以上説明したように本発明は、診断プロセッサを用いてＰＬＬカウンタコピーの内部状態値をスキャンパスで読出し、ＰＬＬ回路の状態を外部からモニタできるようにすることにより、システム評価時になんらかの動作不良が発生した場合に、その原因をＰＬＬ回路によるものかどうかを究明することができ、特別な測定器は不要で、信頼性向上のためのデータを収集することもできるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の一形態による情報処理装置の構成を示すブロック図である。
【図２】図１中のＰＬＬカウンタやコピー回路等の内部構成例を示すブロック図である。
【図３】図１の情報処理装置の動作を示すフローチャートである。
【図４】従来の情報処理装置の構成を示すブロック図である。
【符号の説明】
５０，６０  ＬＳＩ
５１  位相比較回路
５２  ＰＬＬカウンタ
５３  遅延可変回路
５４  論理回路
５５  選択回路
５６  コピー回路
５７  ＰＬＬカウンタコピー
１００，２００  カード
３００  診断プロセッサ
【図１】
0003686767.tif 000002
【図２】
0003686767.tif 000003
【図３】
0003686767.tif 000004
【図４】
0003686767.tif 000005