(57)【特許請求の範囲】
【請求項１】
入力された映像信号に基づいて画像を表示する液晶表示手段と、
前記映像信号のライン数を４／３倍に変換して前記液晶表示手段に与えるライン数変換手段とを備え、
前記ライン数変換手段は、
前記映像信号の水平同期信号に応じて書込アドレスがリセットされ、前記映像信号が書込クロックに応じて順次書込まれ、読出リセット信号に応じて読出アドレスがリセットされ、書込まれた前記映像信号が前記書込クロックよりも周波数の高い読出クロックに応じて順次読出されるラインメモリと、
前記ラインメモリに対して前記読出リセット信号と前記読出アドレスのインクリメントを停止する読出イネーブル信号とを出力するタイミング制御手段とを含み、
前記タイミング制御手段は、前記ラインメモリに書込まれた第１番目及び第２番目のラインの読出開始が、前記第１番目及び第２番目のラインの書込み開始時の前記書込アドレスのリセットより後で、かつ、前記第１番目及び第２番目のラインの次のラインの書込み開始時の前記書込アドレスのリセット以前にあり、さらに、前記第１番目及び第２番目のラインの前記ラインメモリからの読出終了が前記第１番目及び第２番目のラインの次のラインの書込み開始時の前記書込アドレスのリセット以後になるように、前記読出イネーブル信号を制御し、
前記タイミング制御手段は、前記ラインメモリに書込まれた第３番目のラインの１回目の読出開始が、前記第３番目のラインの書込み開始時の前記書込アドレスのリセットより後で、かつ、前記第３番目のラインの１回目の読出終了が、前記第３番目のラインの次のラインの書込み開始時の前記書込アドレスのリセットと同時に行なわれ、さらに、前記第３番目のラインの２回目の読出開始が、前記第３番目のラインの次のラインの書込み開始時の前記書込アドレスのリセットと同時に行なわれるように、前記読出イネーブル信号をさらに制御する、液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶パネルに映像信号を供給して画像を表示する液晶表示装置に関するものである。
【０００２】
【従来の技術】
現在、多種多様な仕様のコンピュータが製造されており、これらすべての映像信号を１台の液晶ディスプレイ装置で最適に表示してやるためには、映像信号と液晶パネル用サンプリングクロックの周波数や位相をコンピュータごとに最適状態に設定してやる必要があった。しかし、コンピュータの中には映像信号にサンプリングクロックを画素同期させると１水平期間のサンプリングクロック数が液晶パネルの水平方向の画素数より少なくなってしまうものもあり、このようなコンピュータにおいては、液晶パネル上に最適状態で表示することは不可能であった。ここで、このような問題を解消する技術として、１水平期間のドット数を増やして液晶パネルに画像を最適に表示する技術が従来より知られている。
【０００３】
また、液晶パネルの高精細化に伴ってＳＶＧＡ（横８００画素＊縦６００画素）やＸＧＡ（横１０２４画素＊縦７６８画素）というような規格に対応した液晶パネルが製造されるようになりコンピュータの中には映像信号の垂直表示ライン数が上記液晶パネルの垂直ライン数よりも少ないために映像信号の垂直ライン数を増やして拡大表示する要求が高まってきている。このライン数を増やすためのライン変換技術は既に開発されており、たとえば、「特願平５−１９０５２０」には、メモリを使用してメモリのリード側のクロックをライト側よりも速くしてライン数を増やすという技術が開示されている。
【０００４】
【発明が解決しようとする課題】
図４は、上記２つの技術を組合せて１水平期間（１Ｈ）のドット数を増やし、かつ、メモリのリード側のクロックをライト側よりも速くして垂直表示ライン数を増やす従来のライン変換技術を説明するためのタイミング図である。
【０００５】
図４（ａ）から（ｃ）に示されるように、書込クロックＷＣは１Ｈ期間内にＸドットの割合で存在するパルスからなるものであるが、この書込クロックＷＣに応答して映像信号がメモリに書込まれる。そして、この書込クロックＷＣに関しては、図４（ａ）に示される水平同期信号ＨＳに対応して生成される図４（ｂ）の書込リセットパルスＷＲによってメモリのアドレスがリセットされる。
【０００６】
次に、上記メモリに書込まれた映像信号は、図４（ｅ）に示される読出クロックＲＣに応答してメモリから読出される。この読出クロックＲＣは、図４（ｄ），（ｅ）に示されるように、書込クロックＷＣより周波数が高いパルスからなるものであり、Ｙ（＞Ｘ）ドットのパルスが発生されるごとに読出リセットパルスＲＲによって、メモリのアドレスがリセットされる。
【０００７】
ここで、メモリへの書込と読出の関係について見れば、図４（ｂ）に示される期間ＷＴ１において書込まれた映像信号は図４（ｄ）に示される期間ＲＴ１で読出され、以下同様に、図４（ｂ）に示される期間ＷＴ２，ＷＴ３，ＷＴ４において書込まれた映像信号は、それぞれ図４（ｄ）に示される期間ＲＴ２，ＲＴ３，ＲＴ４で読出されることとなる。
【０００８】
次に、図４（ｆ）に示される読出イネーブル信号ＲＥについてであるが、この信号は、ローレベルの期間にはメモリから読出された映像信号をメモリから出力するとともに、ハイレベルの期間にはダミーデータをメモリから出力するための信号である。
【０００９】
具体的には、期間ＲＴ１に読出された映像信号のうちＸドットまでの映像信号が期間ＥＴ１にメモリから出力されることになる。
【００１０】
ここで、図４（ｂ）に示されるように、期間ＥＴ１の終わりの時点Ｔ２は書込リセットパルスＷＲが発生する時点Ｔ１より後であり、期間ＥＴ２の終わりの時点Ｔ４は書込リセットパルスＷＲが発生する時点Ｔ３より後であるため、期間ＷＴ１，ＷＴ２でメモリに書込まれたデータは、正常に、それぞれ期間ＥＴ１，ＥＴ２においてメモリから出力される。
【００１１】
しかし、図４（ｂ），（ｆ）に示されるように、期間ＥＴ３の終わりの時点Ｔ６は書込リセットパルスＷＲが発生する時点Ｔ５より前であり、期間ＥＴ４の終わりの時点Ｔ８は書込リセットパルスＷＲが発生する時点Ｔ７より前であるため、図４のＡに示される時間領域においては、メモリから出力させるべき映像信号がメモリに書込まれる映像信号を追い越してしまい適正な画像を得ることができないという問題が生じる。
【００１２】
本発明は、このような問題を解決するためになされたもので、１水平期間のドット数を増やして、かつ、垂直ライン数を増やした場合においても、適正な画像を得ることのできる液晶表示装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明は要約すれば、液晶表示装置であって、入力された映像信号に基づいて画像を表示する液晶表示手段と、映像信号のライン数を変換して液晶表示手段に与えるライン数変換手段とを備える。ライン数変換手段は、映像信号の水平同期信号に応じて書込アドレスがリセットされ、映像信号が書込クロックに応じて順次書込まれ、読出リセット信号に応じて読出アドレスがリセットされ、書込まれた映像信号が書込クロックよりも周波数の高い読出クロックに応じて順次読出されるラインメモリと、ラインメモリに対して読出リセット信号と読出アドレスのインクリメントを停止する読出イネーブル信号とを出力するタイミング制御手段とを含む。タイミング制御手段は、ラインメモリに書込まれた第１の所定ラインの読出開始が、第１の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第１の所定ラインの次のラインの書込アドレスのリセット以前にあり、さらに、第１の所定ラインのラインメモリからの読出終了が第１の所定ラインの次のラインの書込み開始時の書込アドレスのリセット以後になるように、読出イネーブル信号を制御する。タイミング制御手段は、ラインメモリに書込まれた第２の所定ラインの１回目の読出開始が、第２の所定ラインの書込み開始時の書込アドレスのリセットより後で、かつ、第２の所定ラインの１回目の読出終了が、第２の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれ、さらに、第２の所定ラインの２回目の読出開始が、第２の所定ラインの次のラインの書込アドレスのリセットと同時に行なわれるように、読出イネーブル信号をさらに制御する。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００１５】
図１は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【００１６】
図１に示されるように、この液晶表示装置は、アナログの映像信号ＰＳをデジタルの映像信号に変換するＡ／Ｄ変換回路１と、マイクロコンピュータ１７と、接続されたコンピュータ（図示していない）から入力された水平同期信号ＨＳとマイクロコンピュータ１７から供給される上記コンピュータに対応した分周比のデータＸ（１水平期間内のクロック数）とにより映像信号ＰＳの画素と同期した書込クロックＷＣ、書込リセット信号ＷＲなどのクロック信号を発生させるＰＬＬ回路１１と、Ａ／Ｄ変換回路１でデジタル信号に変換された映像信号ＰＳを記憶するメモリ３と、上記水平同期信号ＨＳとマイクロコンピュータ１７において設定された分周データＹ（１水平期間のクロック数）とに基づいてクロック信号を発生させるＰＬＬ回路１５と、ＰＬＬ回路１１，１５とマイクロコンピュータ１７からの信号に応答して読出クロックＲＣ、読出リセット信号ＲＲ、読出イネーブル信号ＲＥ、サンプリングクロックＳＣ、水平スタートパルスを発生させるタイミングコントローラ１３と、メモリ３から出力された映像信号ＰＳ１をアナログの映像信号に変換するＤ／Ａ変換回路５と、上記アナログの映像信号に所定の処理を施す信号処理回路７と、信号処理回路７から出力された映像信号と水平スタートパルスおよびサンプリングクロックＳＣに基づいて画像を表示する液晶パネル９とを備える。
【００１７】
ここで、上記書込クロックＷＣは、メモリ３にデジタルの映像信号を書込むタイミングをはかる信号であり、書込リセット信号ＷＲは書込についてのメモリのアドレスをリセットするための信号である。
【００１８】
また、読出クロックＲＣは、メモリ３に書込まれたデジタルの映像信号ＰＳを読出すタイミングをはかる信号であり、読出リセット信号ＲＲは読出についてのメモリのアドレスをリセットするための信号である。
【００１９】
また、読出イネーブル信号ＲＥは、そのローレベルの期間はメモリ３から既に書込まれた映像信号ＰＳをそのまま読出して出力させ、そのハイレベルの期間にはメモリ３からダミーデータを出力させる信号である。ここで、ダミーデータとしては、具体的にはメモリ３の読出アドレスを進めないことによって、１画素前のデータを繰返すものをいう。
【００２０】
さらに、サンプリングクロックＳＣは、液晶パネル９の各画素に画像を表示させるための信号であり、水平スタートパルスは１水平走査線の画像表示を開始させるための信号である。
【００２１】
次に、上記の本実施の形態に係る液晶表示装置の動作を説明する。
ＰＬＬ回路１１から１水平期間に発生される書込クロックＷＣの数Ｘよりもタイミングコントローラ１３から１水平期間に出力される読出クロックＲＣの数Ｙが増加した場合、タイミングコントローラ１３からは、読出クロックＲＣの数がメモリ３に書込まれたデータ数以上になる時点から１水平期間が終わるまでの間はハイレベルの読出イネーブル信号ＲＥなどを出力し、ドット変換を行なう。なお、ドット変換とは、メモリ３に映像信号を書込む周波数Ｘとメモリ３から映像信号を読出す周波数Ｙとを異ならしめることをいう。
【００２２】
図２は、読出イネーブル信号ＲＥによるドット変換を説明するためのタイミング図である。
【００２３】
図２（ｅ）および（ｆ）に示されるように、読出イネーブル信号ＲＥがハイレベルの期間においてメモリ３から出力される映像信号ＰＳ１にダミーデータを挿入する。ここで、液晶パネル９の水平画素数Ｚが１水平期間内における書込クロックＷＣの数Ｘよりも多い場合でも、１水平期間内における読出クロックＲＣの数Ｙよりも少なくなるようにＹを設定しておけば、サンプリングクロックＳＣを図２（ｇ）に示されるタイミング、すなわち、読出クロックＲＣと同一周期でかつ位相が映像信号ＰＳ１と最適な関係になるようなタイミングで液晶パネル９に供給することによって、適正な画像を得ることができる。
【００２４】
一方、ＰＬＬ回路１５における１水平期間の分周データは、マイクロコンピュータ１７によりＹ＊Ｔ／Ｕに設定される。ここで、Ｔは図３（ａ）に示されるような１水平走査期間を、Ｕは図３（ｄ）に示されるような読出リセットパルスＲＲの１周期をそれぞれ表わす。
【００２５】
そして、タイミングコントローラ１３からは、読出リセットパルスＲＲおよび読出イネーブル信号ＲＥが読出クロックＲＣのＹドット分の期間を１周期として出力され、１垂直周期ごとに書込リセットパルスＷＲと読出リセットパルスＲＲの出力されるタイミングが合うようにタイミング合わせを行なうことによりＴ／Ｕ倍の垂直ライン数に変換することが可能となる。
【００２６】
図３は、ライン数を４／３倍にする場合の動作を示すタイミング図である。ここで、図３（ｆ）に示される読出イネーブル信号ＲＥがハイレベルである期間は、上記のように、ダミーデータをメモリ３から出力する期間であるが、このダミーデータ出力期間を各１水平期間の後半におく図３（ｇ）に示される読出イネーブル信号ＲＥ１と、前半におく図３（ｈ）に示される読出イネーブル信号ＲＥ２とを予めタイミングコントローラ１３内に用意しておく。
【００２７】
また、タイミングコントローラ１３は、マイクロコンピュータ１７から垂直倍率のデータを受取り、そのデータをもとに図３（ｉ）に示されるように読出リセット信号ＲＲが書込リセット信号ＷＲと同じタイミングで出力される時点Ａから時点Ｂ（時点Ｂは、時点Ａと後述する時点Ｃの中間時点）までの期間ハイレベルを有し、時点Ｂから再び読出リセット信号ＲＲが書込リセット信号ＷＲと同じタイミングで出力される時点Ｃまでの期間ローレベルを有するＲＥ切換パルスを作成する。このＲＥ切換パルスは、ローレベルを有することによって読出イネーブル信号ＲＥがハイレベルである期間を１水平走査期間の前半においてダミーデータを１水平走査期間の前半に挿入するとともに、ハイレベルを有することによって読出イネーブル信号ＲＥがハイレベルである期間を１水平走査期間の後半におきダミーデータを１水平走査期間の後半に挿入することとするものである。
【００２８】
具体的には、図３（ｆ）に示されるように、時点Ａから時点Ｂまでは、図３（ｇ）に示される読出イネーブル信号ＲＥ１が選択的に出力され、時点Ｂから時点Ｃまでは、図３（ｈ）に示される読出イネーブル信号ＲＥ２が選択的に出力される。
【００２９】
このようなタイミングでライン変換を行なうと、図３（ｂ），（ｆ）に示されるように、読出イネーブル信号ＲＥのローレベルの期間ＥＴ３の終わりの時点Ｔ６が書込の期間ＷＴ３の終了時点Ｔ５より後に来るとともに、期間ＥＴ４の終わりの時点Ｔ８が書込の期間ＷＴ４の終了時点Ｔ７と同時となるため、メモリ３からの映像信号の出力に際し、書込に対する追越しの発生を防ぐことができることとなる。
【００３０】
またこの場合、メモリ３から出力される映像信号ＰＳ１は、図３（ｊ）に示されるようになるが、この映像信号は１水平期間の前半または後半に偏ったものである。したがって、液晶パネル９の各走査線への画像表示を開始させる水平スタートパルスも、図３（ｋ）に示されるように、映像信号ＰＳ１が１水平期間の前半に偏る時点Ａから時点Ｂまでは各水平期間の最初に、映像信号ＰＳ１が１水平期間の後半に偏る時点Ｂから時点Ｃまでは各水平期間の中間時点において発生させることとする。このようなタイミングで水平スタートパルスを発生させることで、液晶パネル９上の各走査線に表示する画像の偏りを補正し、全体として液晶パネル９に最適な画像を得ることができる。
【００３１】
【発明の効果】
請求項１に係る液晶表示装置によれば、１水平期間の映像信号のドット数を変換し、かつ、映像信号の垂直ライン数を変換する場合であっても、適正な画像を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図２】図１に示される液晶表示装置におけるドット変換を説明するためのタイミング図である。
【図３】図１に示される液晶表示装置の動作を説明するためのタイミング図である。
【図４】従来の液晶表示装置の動作を説明するためのタイミング図である。
【符号の説明】
３  メモリ
９  液晶パネル
１１，１５  ＰＬＬ回路
１３  タイミングコントローラ
１７  マイクロコンピュータ
ＰＳ，ＰＳ１  映像信号
【図１】
0003643652.tif 000002
【図２】
0003643652.tif 000003
【図３】
0003643652.tif 000004
【図４】
0003643652.tif 000005