(57)【特許請求の範囲】
【請求項１】
ＦＥＴのゲートに接続された電流制限抵抗と、ＦＥＴのゲートバイアス電圧が所定の直流電圧である基準電圧と等しくなるよう、上記電流制限抵抗を介しＦＥＴのゲートに印加する直流電圧を制御する閉ループ制御回路と、を備えるＦＥＴバイアス回路において、
閉ループ制御回路が、温度が所定温度を下回っているときには上記基準電圧を温度に対して一定に保持し当該所定温度を上回っているときには温度が高いほど低くなるよう上記基準電圧を自動的に低下させる過熱保護回路を有し、
前記過熱保護回路は、上記基準電圧を発生させる抵抗分圧回路中に、温度が所定温度を下回っているときには温度に対して一定に抵抗値を保持し当該所定温度を上回っているときには温度変化に伴い抵抗値を変化させる抵抗性素子を設けることによって構成される、
ことを特徴とするＦＥＴバイアス回路。
【請求項２】
請求項１記載のＦＥＴバイアス回路において、
閉ループ制御回路が、上記基準電圧を発生させる基準電圧発生回路と、この基準電圧とＦＥＴのゲートバイアス電圧とを入力し両者の差に相当する電圧を上記電流制限抵抗を介しＦＥＴのゲートに印加する誤差増幅器と、を有し、
基準電圧発生回路が、上記基準電圧を発生させるべく電源電圧を分圧する複数の分圧抵抗を含み、これら複数の分圧抵抗のうちいずれかが、温度上昇に応じてその抵抗値が変化する温度特性を有しかつ当該温度特性によって温度上昇時に上記基準電圧を低下させるよう他の分圧抵抗及び誤差増幅器に接続され、これにより温度補償回路として機能する、
ことを特徴とするＦＥＴバイアス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴ（電界効果トランジスタ）のバイアス回路に関する。
【０００２】
【従来の技術】
無線通信機器の高周波回路においてはＦＥＴを用いた増幅器等が使用される。図４に、ＦＥＴを用いた高周波増幅器の一例を示す。この図に示す高周波増幅器は、本願出願人が先に提出した特願２０００−４５３１２号（以下「先提案」）に、好適な実施形態として記載されているものである。先提案に記載の発明によれば、ＦＥＴをＡ級、ＡＢ級及びＢ級のいずれでも動作させることができ、また、ＦＥＴへの入力信号のレベルや温度の変化によるゲート電流Ｉgsdcの変化を好適にかつ簡単な回路で補償・抑圧できる。なお、図中の電圧及び電流のうち添え字「rf」を有するものは添え字「dc」を有するものに対して高周波信号印加時における電圧及び電流を意味している。特に区別する必要がない場合には、添え字なしか添え字「dc」付で表記する。
【０００３】
まず、図４中のＦＥＴは例えばＧａＡｓＦＥＴであるが、ＧａＡｓＦＥＴ以外であってもよい。この図のＦＥＴのドレインは、抵抗Ｒdを介して正電源（ＶDD）に接続されており、またコンデンサＣ2を介して出力端ＯＵＴに接続されている。ＦＥＴのソースは接地されている。ＦＥＴのゲートは、コンデンサＣ1を介し入力端ＩＮに接続されており、また抵抗Ｒg及びＲsを介してＦＥＴバイアス回路に接続されている。入力端ＩＮからコンデンサＣ１を介しそのゲートに供給される入力信号は、ＦＥＴにより増幅され、そのドレインからコンデンサＣ2を介し出力端ＯＵＴへと供給される。
【０００４】
図４に示されているＦＥＴバイアス回路は、比較増幅器又は誤差増幅器（ここでは演算増幅器を例示）Ａを有している。演算増幅器Ａの非反転入力端子には基準電圧発生回路から基準電圧が、反転入力端子には抵抗Ｒsを介してＦＥＴのゲートバイアス電圧Ｖgsdcが、それぞれ印加されている。演算増幅器Ａの出力は上述の通り抵抗Ｒgを介してＦＥＴのゲートに印加されているため、この図に示す高周波増幅器では、ＦＥＴバイアス回路はＦＥＴのゲート側回路に属しており、従ってＦＥＴのゲート側回路とドレイン側回路が分離されている。また、基準電圧発生回路は、抵抗ＲV，Ｒ1及びＲ2を有する抵抗分圧回路であり、負電源（ＶSS）からの電源電圧をこれらの抵抗により分圧することによって基準電圧を生成している。また、ＲVは可変抵抗であり、その抵抗値の調整により基準電圧を調整することができる。なお、ＦＥＴの種類によっては、ＶSSに代え正の電源電圧を分圧する。演算増幅器Ａの反転入力端子に回り込む入力信号を抑えるため、抵抗Ｒsが演算増幅器Ａの反転入力端子前段に挿入されているが、これとともに、コイル、コンデンサ等を併用してもかまわない。抵抗分圧回路に代えて電圧レギュレータを用いてもよい。
【０００５】
ここに、演算増幅器Ａは電圧フォロワとして動作し、その反転入力端子に印加される電圧は演算増幅器Ａの非反転入力端子に印加される基準電圧と等しくなる。ＦＥＴからゲート電流Ｉgsdcが流れ出すときは抵抗Ｒgを介し演算増幅器Ａの出力端子にその電流が吸い込まれ、逆にＦＥＴにゲート電流Ｉgsrfが流れ込むときは抵抗Ｒgを介し演算増幅器Ａから電流が吐き出される。このとき、電流制限用の抵抗Ｒgによって電圧降下が生ずるものの、演算増幅器Ａにて、ＦＥＴのゲートバイアス電圧Ｖgsdcが基準電圧と等しくなるよう制御されているため、電圧降下の発生によらずゲートバイアス電圧Ｖgsdcが一定に保たれる。
【０００６】
このように、ＦＥＴバイアス回路の構成を、ＦＥＴのゲートのバイアス電圧Ｖgsdcに関し閉ループ制御を行う構成としたため、ＦＥＴのゲート側回路とドレイン側回路とを分離でき、従ってドレインバイアス電流をより自由に設定できる。そのため、抵抗Ｒdによる電力消費を抑えることができるだけでなく、Ａ級、ＡＢ級及びＢ級のいずれでもＦＥＴを動作させることができることから、小信号増幅から大信号増幅に至る広い分野にて利用できる。更に、ＦＥＴのゲートに接続された抵抗Ｒgによってゲートバイアス電流Ｉgsdcを制限しているためＦＥＴの長期信頼性を確保することができ、また、ＦＥＴ側からＦＥＴバイアス回路側を見たときのインピーダンスが高く高周波増幅特性がより安定である。
【０００７】
また、ゲート電流Ｉgsdcひいてはゲートバイアス電圧Ｖgsdcの変化に伴うドレインバイアス電流Ｉdsdcの変化分ΔＩdsdcは、次の式
【数１】
0003660894.tif 000002
によって表すことができる。この式中、ΔＶgsdc1及びΔＩgsdc1は入力信号レベル変化に伴うゲートバイアス電圧Ｖgsdc及びゲート電流Ｉgsdcの変化分、ΔＶgsdc2及びΔＩgsdc2は温度変化に伴うゲートバイアス電圧Ｖgsdc及びゲート電流Ｉgsdcの変化分、ｇmはＦＥＴの相互コンダクタンス、Δｇmは温度変化に伴うｇmの変化分である。図４に示した回路では、変化分ΔＶgsdc1及びΔＶgsdc2をゲートバイアス電圧Ｖgsdcの閉ループ制御によって抑圧することができるため、入力信号レベル等によるドレイン電流Ｉdsdcの変動を防ぎ、ＦＥＴ動作点の変動をなくすことができる。ドレイン電流Ｉdsdcの変動を抑制するためには、従来は２次関数又はこれに近い温度特性を補償できる複雑な温度補償回路が必要であったが、図４に示す回路ではそのような温度補償回路なしで当該変動を抑圧できることから、回路規模の縮小及びコストダウンを実現できる。
【０００８】
また、上式中に現れているΔｇmは一般に温度の１次関数である。かかる１次の温度特性は、基準電圧発生回路を構成する抵抗Ｒ1及びＲ2のうち少なくとも一方を感温素子とすることにより、この感温素子の温度特性を以て補償することができるため、図２において一点鎖線で示すような特性、すなわち「低温」から「高温」に至る広い範囲で温度に対するドレインバイアス電流Ｉdsdcの変化が殆どない特性を、実現できる。図２中の破線、即ち感温素子による温度補償を施さない場合のＩdsdcに対して、図４に示した回路におけるＩdsdcが温度的に安定であることに注目されたい。なお、図２においては破線で示す温度特性が右肩上がりの１次特性であるため、一点鎖線で示す特性を実現するのに、抵抗Ｒ1として正の温度係数を有する感温素子を用いるか、抵抗Ｒ2として負の温度係数を有する感温素子を用いるか、あるいはその双方を用いるか、いずれかとする。電圧レギュレータを用いて基準電圧を発生させる場合には、その電圧レギュレータの出力電圧を温度上昇とともに低下させるような設定・制御をすればよい。更に、上述の様にドレインバイアス電流Ｉdsdcの温度特性が１次の特性であるため、ＦＥＴの熱暴走やそれによる破損等を好適に防止できる。
【０００９】
更に、抵抗Ｒgにおける電圧降下を無視することができるため、高周波特性の安定性を優先して抵抗Ｒgの値を選択・設計することが可能であり、また、抵抗Ｒgにおける電圧降下によるＦＥＴのゲート電位の低下ひいては大信号増幅時におけるＦＥＴの飽和出力電力の低下も、防ぐことができる。
【００１０】
このように、先提案に係るＦＥＴバイアス回路を用いた高周波増幅器においては、ＦＥＴをＡ級、ＡＢ級及びＢ級のいずれでも動作させることができ、また、ＦＥＴへの入力信号のレベルや温度の変化によるゲート電流Ｉgsdcの変化を好適にかつ簡単な回路で補償・抑圧できる。これは、先提案以前に公知であった技術に対して、大きな利点である。
【００１１】
【発明が解決しようとする課題】
先提案に係る回路では、図２に一点鎖線で示したとおり温度に対してドレイン電流Idsdcが一定であるため、温度上昇に伴いドレイン電流Ｉdsdcが増加する従来技術に比べると熱暴走の恐れが少ない。即ち、ＦＥＴ又は周囲での発熱→ＦＥＴ温度の上昇→Ｉdsdcの増加→それによるＦＥＴの発熱→更なるＩdsdcの増加→…という悪循環による熱暴走が発生する可能性は、従来に比べると格段に低い。しかしながら、熱破壊の可能性はなお残っていることから、何らかの過熱対策を実施するのが望ましい。
【００１２】
例えば、ＦＥＴにて発生した熱を逃がすため、空冷ファン、熱交換装置等が設けられているとする。これらの装置の能力が不足していたり、或いは何らかの原因でこれらの装置が故障するに至った場合は、ＦＥＴ自身又はＦＥＴの周囲で発生した熱により、ＦＥＴの温度が上昇することがある。ＦＥＴは、例えば８０゜Ｃを上回る高温状態で長時間使用されると、著しく信頼性が低下し、更に過熱した場合は熱破壊してしまうことがある。ＦＥＴの温度上昇が顕著に進行しその結果ＦＥＴが熱破壊するに至ると、そのＦＥＴによって実現されていた機能、例えば無線送受信信号の増幅等の機能は停止してしまう。例えば、移動通信用基地局において高周波電力増幅素子として使用されているＦＥＴが熱破壊すると、少なくともそのＦＥＴにより担われていた出力の分は、その基地局の送信出力が低下する。増幅器の構成にもよるが、出力低下はそれ以上に上ることが多く、また、その基地局からの送信が停止してしまうこともあり得る。そのような事態が生じると、正常な通信を維持することが困難又は不可能になる。また、この種の増幅器は往々にして基地局アンテナの近傍即ち高所に配置されるため修理・交換に手間を要することから、できるだけ熱破壊を防ぎたい。従って、熱破壊防止策は有意義である。
【００１３】
熱破壊防止策としては、上掲の強制冷却の他、所定上限値を上回る温度が検出されたときＦＥＴへの電源供給を停止する、という策がある。この種の策を採れば、ＦＥＴが熱破壊してしまうことが少なくなる。しかし、過熱の原因例えば空冷ファンの故障が解消された時点で、先に高温検出に応じて停止した電源供給を再開させるための作業・操作を行わねばならず、面倒である。また、電源供給停止に伴いそのＦＥＴに係る機能が停止してしまうため、いくつかの用途に関していえば、この種の策は不適切である。例えば、移動通信用基地局向けの高周波電力増幅器では、通信を停止させないようにするため、或いは通信状態を顕著に悪化させないようにするため、増幅素子たるＦＥＴに多少温度上昇が生じても、その動作を停止させたくない。少なくとも、冷却装置等の保守・修理を行うまでは、動作させ続けたい。
【００１４】
本発明は、このような問題点を解決することを課題としてなされたものであり、先提案に係る発明における基準電圧発生回路の機能を改良することによって、温度変化に対するドレイン電流Ｉdsdcの変化が少ないだけでなく、ＦＥＴの熱暴走及び熱破壊が生じにくく、過熱しているときもその動作が一応は継続し、また過熱状態における動作から通常温度における動作への復帰が自動的に行われうるＦＥＴバイアス回路を提供することを、その目的とする。
【００１５】
【課題を解決するための手段】
このような目的を達成するために、本発明においては、（１）ＦＥＴのゲートに接続された電流制限抵抗と、ＦＥＴのゲートバイアス電圧が所定の直流電圧である基準電圧と等しくなるよう、上記電流制限抵抗を介しＦＥＴのゲートに印加する直流電圧を制御する閉ループ制御回路と、を備えるＦＥＴバイアス回路において、（２）閉ループ制御回路が、温度が所定温度を下回っているときには上記基準電圧を温度に対して一定に保持し当該所定温度を上回っているときには温度が高いほど低くなるよう上記基準電圧を自動的に低下させる過熱保護回路を有することを特徴とする。例えば、閉ループ制御回路を、上記基準電圧を発生させる基準電圧発生回路と、この基準電圧とＦＥＴのゲートバイアス電圧とを入力し両者の差に相当する電圧を上記電流制限抵抗を介しＦＥＴのゲートに印加する誤差増幅器と、を有する構成とし、基準電圧発生回路を、上記基準電圧を発生させるべく電源電圧を分圧する複数の分圧抵抗を含む構成とし、これら複数の分圧抵抗のうちいずれかを、温度上昇に応じてその抵抗値が変化する温度特性を有しかつ当該温度特性によって温度上昇時に上記基準電圧を低下させるよう他の分圧抵抗及び誤差増幅器に接続する。
【００１６】
このように、本発明においては、先提案に係る回路の構成を踏襲しているため、先提案に記載の発明により得られる効果を何れも得ることができる。更に、本発明における基準電圧発生回路は、温度が所定温度を上回ると基準電圧を自動的に低下させる過熱保護回路を有している。ＦＥＴの温度上昇に応じて基準電圧を低下させることによって、ＦＥＴのゲートバイアス電圧ひいてはドレイン電流が低下するため、ＦＥＴの熱破壊が生じにくい。また、温度上昇に応じてＦＥＴへの電源供給を停止しているわけではなく、ドレイン電流が低下しているとはいえＦＥＴの動作は一応継続している。そのため、ＦＥＴによって担われていた増幅等の機能は、過熱中も（機能程度は落ちるが）働き続ける。従って、本発明に係る回路は、継続動作が要求される用途に特に適している。また、ＦＥＴの温度が下がれば、それに伴い、基準電圧は通常の値に戻る。即ち、過熱状態における動作から通常温度における動作への復帰が自動的に行われる。従って、本発明に係る回路は、自動復旧性が要求又は尊重される用途に適している。
【００１７】
【発明の実施の形態】
以下、本発明の好適な実施形態に関し図面に基づき説明する。なお、図４に示した先提案の回路と同様の構成には同一の符号を付し、説明を省略する。
【００１８】
図１に、本発明の一実施形態に係るＦＥＴバイアス回路を用いた高周波増幅器の一例構成を示す。この図に示す回路が図４に示した回路と異なる点は、基準電圧発生回路として用いられている抵抗分圧回路中に、サーミスタＲ3を設けた点である。サーミスタＲ3は、ある温度例えば８０゜Ｃを上回るとその抵抗値が温度上昇に伴い指数関数的に低下する温度特性を有することから、図示の如く、抵抗Ｒ2に並列に接続する。このような温度特性の素子であるサーミスタＲ3を設けたこと及びそれを抵抗Ｒ2に並列に接続したことによって、ドレイン電流Ｉdsdcの温度特性は、図２中に実線で示される如き特性となる。なお、図４に示した先提案との比較のため、図２に示す例では、同じ「設定点」を通るようサーミスタＲ3を含む各抵抗の値を設定している（図４と図１で同じ記号が付されている抵抗でもその値まで同じであるとは限らない）。
【００１９】
即ち、サーミスタＲ3の抵抗値が安定している温度範囲では、図４に示した先提案の回路と同様の原理によって特性が定まるため、ドレイン電流Ｉdsdcは温度変化に対して特に変化を示さない。この温度範囲におけるＩdsdcの値は、各抵抗の設計（及び抵抗ＲVの調整）等により定まる。温度上昇に伴うサーミスタＲ3の抵抗値低下は、そのサーミスタＲ3の設計・仕様により定まる温度、例えば８０゜Ｃを境に、顕在化し始める。この温度を境に高温側の温度範囲では、低温側の温度範囲に比べ、サーミスタＲ3の抵抗値が低い。また、温度が高ければ高いほどサーミスタＲ3の抵抗値が低い。そのため、ＦＥＴの温度が８０゜Ｃ以上に上昇していくと、サーミスタＲ3の抵抗値は低下していき、それによって基準電圧が低下していき、ひいてはドレイン電流Ｉdsdcが低下していく。即ち、温度上昇に伴い、ドレイン電流Ｉdsdcが自動的に絞り込まれ、ＦＥＴにおける発熱量が少なくなる。結果として、ＦＥＴの熱暴走や熱破壊は、先提案に比べても生じにくくなる。
【００２０】
また、ドレイン電流Ｉdsdcが常温時より低下してはいるが、ＦＥＴは動作を継続している。即ち、図１に示した高周波増幅器は、ＦＥＴが過熱しているときでも、常温時とは異なる増幅特性・増幅率ではあるが、増幅動作を継続している。従って、継続的な動作が要求される用途、例えば移動通信用基地局向け高周波電力増幅器等の用途において、本実施形態に係る回路は好都合である。更に、ＦＥＴの温度が８０゜Ｃ以下に下がると、ドレイン電流Ｉdsdcも常温値に戻る。従って、過熱状態から常温への復帰も自動的に行われる。復旧操作は不要であるから、手間が省ける。
【００２１】
なお、本実施形態は、あくまで、図４に示した回路と同様の温度特性を得つつも、過熱時にはドレイン電流Ｉdsdcが自動的に絞り込まれるようにしたものであり、電源供給を停止してドレイン電流Ｉdsdcを遮断するものではない。そのため、本実施形態に係る回路の設計・素子選定に際しては、温度変化に伴うドレイン電流Ｉdsdcの変化を極力抑えつつも、ＦＥＴの熱破壊を警戒すべき温度ではドレイン電流Ｉdsdcが自動的に常温値より小さくなるよう、各抵抗の値を含め回路中の定数の値を適宜設定する。
【００２２】
また、基準電圧を抵抗分圧回路により発生させる形態で本発明を実施する際には、温度変化に伴いその抵抗値が変化する抵抗性の素子を、用いる。即ち、サーミスタだけでなく、感温抵抗、ポジスタ等を用いることも可能である。温度変化に対する抵抗値変化の傾向で分けると、使用しうる素子は、温度上昇に伴い抵抗値が減少するものと、温度上昇に伴い抵抗値が増大するものとに、分類できる。両者を併用してもよい。温度上昇に伴い抵抗値が減少する素子を用いる場合は、図１に示した実施形態におけるサーミスタＲ3と同様その素子を抵抗Ｒ2と並列に挿入する、演算増幅器Ａの入力端子から見て抵抗Ｒ1側において抵抗Ｒ1と直列に挿入する等、挿入の仕方を設計的に決める。逆に、温度上昇に伴い抵抗値が増大する素子を用いる場合は、その素子を抵抗Ｒ1又はＲVと並列に挿入する、演算増幅器Ａの入力端子から見て抵抗Ｒ2側において抵抗Ｒ2と直列に挿入する等、挿入の仕方を設計的に決める。
【００２３】
更に、図３に示すように、可変抵抗ＲVのワイパー（摺動子）から基準電圧を取り出すようにしてもよい。サーミスタＲ3（又はその抵抗値が温度により変化する抵抗性の素子）の一端は、このワイパーに接続する。仮に、サーミスタＲ3が接続されていない状態で可変抵抗ＲVのワイパーが接触不良になると演算増幅器Ａの非反転入力端子の電圧が不定になるが、この図のようにサーミスタＲ3を接続しておくことで、そのような状況を防止できる。即ち、演算増幅器Ａの非反転入力端子がサーミスタＲ3を介して負電源ＶSSに接続されているため、可変抵抗ＲVのワイパーが可変抵抗ＲVの抵抗体からはずれる等の接触不良が生じたとしても、非反転入力端子の電圧はＶSSとなり不定とはならない。非反転入力端子の電圧がＶSSであるときは演算増幅器Ａの作用によりＦＥＴのドレイン電流Ｉdsdcが絞られるため、少なくとも、可変抵抗ＲVの接触不良によるＦＥＴの過電流損傷という事態は生じない。なお、図中の抵抗Ｒ2とサーミスタＲ3を入れ替えた回路でも、可変抵抗ＲVの接触不良によるＦＥＴの過電流損傷という事態を防ぐことができる。また、図１及び図３においては負電源ＶSSを使用していたが、これはＦＥＴとしてＧａＡｓＦＥＴ即ち負電圧によるゲートバイアスが必要なＦＥＴを例としているためである。正電圧によるゲートバイアスを必要とするＭＯＳＦＥＴ等を使用する場合、図１及び図３中で抵抗分圧回路の上側に描かれている接地を正電源に、下側に描かれている負電源を接地に、それぞれ置き換えた回路接続とする。
【００２４】
更に、抵抗分圧回路以外の回路・素子により基準電圧を発生させる形態や、抵抗分圧回路と演算増幅器との組合せ以外の回路・素子によりゲートバイアス電圧Ｖgsdcを発生させる形態で、本発明を実施することもできる。それらの場合は、温度に応じてその出力電圧が変化する回路・素子を利用する。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係るＦＥＴバイアス回路を用いた高周波増幅器の構成を示す回路図である。
【図２】  この実施形態における温度補償動作を示す図である。
【図３】  本発明の他の実施形態に係るＦＥＴバイアス回路を用いた高周波増幅器の構成を示す回路図である。
【図４】  本願出願人が先に提案したＦＥＴバイアス回路を用いた高周波増幅器の構成を示す回路図である。
【符号の説明】
Ａ  演算増幅器、ＦＥＴ  電界効果トランジスタ、Ｉgsdc，Ｉgsrf  ゲート電流、Ｉdsdc，Ｉdsrf  ドレインバイアス電流、Ｒd，Ｒg，Ｒ1，Ｒ2，Ｒ3，ＲV  抵抗、Ｖgsdc，Ｖgsrf  ゲートバイアス電圧、Ｖdsdc，Ｖdsrf  ドレインバイアス電圧。
【図１】
0003660894.tif 000003
【図２】
0003660894.tif 000004
【図３】
0003660894.tif 000005
【図４】
0003660894.tif 000006