(57)【特許請求の範囲】
【請求項１】
第１のコンデンサおよび第２のコンデンサの充放電を切り替えて発振出力信号を生成する発振回路において、
電源に接続され所望の発振周波数の前記発振出力信号を得るように出力電流を保つ電流源部と、
前記第１のコンデンサが接続され、前記発振出力信号により、充電時は前記電流源部の前記出力電流を前記第１のコンデンサの充電電流とし、放電時は接地電位に放電する第１のスイッチ手段と、
前記第２のコンデンサが接続され、前記発振出力信号により、充電時は前記電流源部の前記出力電流を前記第２のコンデンサの充電電流とし、放電時は前記接地電位に放電する第２のスイッチ手段と、
基準電位を供給する電圧源部と、
前記第１のコンデンサの電位と前記電圧源部の前記基準電位とを比較する第１の比較手段と、
前記第２のコンデンサの電位と前記電圧源部の前記基準電位とを比較する第２の比較手段と、
前記第１の比較手段の出力信号および前記第２の比較手段の出力信号が入力され前記発振出力信号を生成するＲＳフリップフロップ部とを具備し、
前記第１の比較手段および前記第２の比較手段に前記電流源部の前記出力電流を用いることを特徴とする発振回路。
【請求項２】
前記第１のスイッチ手段および前記第２のスイッチ手段と前記接地電位の間に抵抗成分を挿入することを特徴とする請求項１に記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばテレビジョン受信機に使用される発振回路に関する。
【０００２】
【従来の技術】
図４に、従来の発振回路の構成を示す。電源ＶＤＤから制御電流Ｉ１（１０１）がスイッチＳＷ１（１０３）の端子０およびスイッチＳＷ２（１０５）の端子０に接続され、スイッチＳＷ１（１０３）の端子１およびスイッチＳＷ２（１０５）の端子１は接地電位ＧＮＤに接続されている。
【０００３】
スイッチＳＷ１（１０３）は、第１のＮＡＮＤ１１１の出力で制御される。第１のＮＡＮＤ１１１の出力がハイの場合、スイッチＳＷ１（１０３）が端子１側に倒れ、第１のＮＡＮＤ１１１の出力がローの場合スイッチＳＷ１（１０３）が端子０側に倒れる。
【０００４】
スイッチＳＷ２（１０５）は、第２のＮＡＮＤ１１３の出力で制御される。第２のＮＡＮＤ１１３の出力がハイの場合スイッチＳＷ（１０５）が端子１側に倒れ、第２のＮＡＮＤ１１３の出力がローの場合スイッチＳＷ２（１０５）が端子０に倒れる。
【０００５】
スイッチＳＷ１（１０３）の選択子は、第１の比較回路１０７の−入力端子に接続され、またＧＮＤとの間にコンデンサＣ１が接続される。スイッチＳＷ２（１０５）の選択子は、第２の比較回路１０９の−入力端子に接続され、またＧＮＤとの間にコンデンサＣ２が接続される。
【０００６】
第１の比較回路１０７および第２の比較回路１０９の＋入力端子は、基準電圧源Ｖ１に接続され、基準電圧源Ｖ１の他端は、ＧＮＤに接続されている。
【０００７】
第１の比較回路１０７の出力は、第１のＮＡＮＤ１１１の入力端子に供給される。第２の比較回路１０９の出力は、第２のＮＡＮＤ１１３の入力端子に供給される。
【０００８】
第１のＮＡＮＤ１１１の出力は、第２のＮＡＮＤ１１３のもう一方の入力端子に供給される。第２のＮＡＮＤ１１３の出力は、第１のＮＡＮＤ１１１のもう一方の入力端子に供給される。
【０００９】
以上の構成により、第１および第２のＮＡＮＤ１１１、１１３は、ＲＳフリップフロップとして動作する。
【００１０】
次に回路動作を説明する。
【００１１】
電源ＶＤＤオン時は、コンデンサＣ１およびＣ２に電荷がないので、第１および第２の比較回路１０７、１０９の出力は両方ともハイになる。よって第１のＮＡＮＤ１１１および第２のＮＡＮＤ１１３の出力は、一方がハイで他方がローになる。
【００１２】
第１のＮＡＮＤ１１１の出力がハイで第２のＮＡＮＤ１１３の出力がローの場合、スイッチＳＷ１（１０３）は端子１側に倒れ、スイッチＳＷ２（１０５）は端子０側に倒れる。
【００１３】
するとコンデンサＣ２に電荷が充電され、この時のコンデンサＣ２の電圧をＶＣ２とする。時間が経過するとＶＣ２が上昇し、ＶＣ２＞Ｖ１となると第２の比較回路１０９の出力はローに切り替わる。
【００１４】
この時第２のＮＡＮＤ１１３の出力がハイに変わり、同時に第１のＮＡＮＤ１１１の出力がローに変わり、スイッチＳＷ１（１０３）は端子０側に倒れ、スイッチＳＷ２（１０５）は端子１側に倒れる。
【００１５】
するとコンデンサＣ１に電荷が充電され、この時のコンデンサＣ１の電圧をＶＣ１とする。コンデンサＣ２の電荷は放電されてＧＮＤ電位となり、ＶＣ２＜Ｖ１となるので、第２の比較回路１０９の出力はハイに切り替わる。
【００１６】
時間が経過するとＶＣ１が上昇し、ＶＣ１＞Ｖ１となると、第１の比較回路１０７の出力はローに切り替わる。この時第１のＮＡＮＤ１１１の出力がハイに変わり、同時に第２のＮＡＮＤ１１３の出力がローに変わる。
【００１７】
以上の動作を繰り返すことにより、出力ＯＵＴに発振電圧信号が得られる。
【００１８】
【発明が解決しようとする課題】
以上従来の発振回路は、図２に示す如く制御特性のリニアリティが悪いという問題が有った。また図５に示す如く、コンデンサＣ１およびＣ２の放電時の波形が滑らかでなかった。更にコンデンサＣ１およびＣ２の電荷が放電される際に、貫通電流が直接ＧＮＤに流れるため、ＧＮＤを揺するノイズが発生し、ひいては第１のＮＡＮＤ１１１および第２のＮＡＮＤ１１３がそのノイズの影響を受けるという問題が有った。
【００１９】
そこで本発明は、制御特性のリニアリティを改善する発振回路を提供することを目的とする。
【００２０】
また本発明は、コンデンサの放電時の波形を滑らかにする発振回路を提供することを目的とする。
【００２１】
更に本発明は、ＧＮＤを揺するノイズの発生を防止する発振回路を提供することを目的とする。
【００２２】
【課題を解決するための手段】
第１のコンデンサおよび第２のコンデンサの充放電を切り替えて発振出力信号を生成する発振回路において、
電源に接続され所望の発振周波数の前記発振出力信号を得るように出力電流を保つ電流源部と、
前記第１のコンデンサが接続され、前記発振出力信号により、充電時は前記電流源部の前記出力電流を前記第１のコンデンサの充電電流とし、放電時は接地電位に放電する第１のスイッチ手段と、
前記第２のコンデンサが接続され、前記発振出力信号により、充電時は前記電流源部の前記出力電流を前記第２のコンデンサの充電電流とし、放電時は前記接地電位に放電する第２のスイッチ手段と、
基準電位を供給する電圧源部と、
前記第１のコンデンサの電位と前記電圧源部の前記基準電位とを比較する第１の比較手段と、
前記第２のコンデンサの電位と前記電圧源部の前記基準電位とを比較する第２の比較手段と、
前記第１の比較手段の出力信号および前記第２の比較手段の出力信号が入力され前記発振出力信号を生成するＲＳフリップフロップ部とを具備し、
前記第１の比較手段および前記第２の比較手段に前記電流源部の前記出力電流を用いることを特徴とする。
【００２３】
【発明の実施の形態】
図１に、本発明の発振回路の回路構成図を示す。コンデンサＣ１およびコンデンサＣ２が充放電コンデンサである。コンデンサＣ１は、図４のコンデンサＣ１に相当し、コンデンサＣ２は、図４のコンデンサＣ２に相当する。コンデンサＣ３は、位相補償コンデンサである。
【００２４】
ＰチャンネルＭＯＳトランジスタＭ６およびＮチャンネルＭＯＳトランジスタＭ７で、第１のインバータ１１を構成し、両ＭＯＳトランジスタＭ６およびＭ７の共通ドレインに接続されたコンデンサＣ１の充放電を切り替えており、図４のスイッチＳＷ１（１０３）に相当する。
【００２５】
ＰチャンネルＭＯＳトランジスタＭ１１およびＮチャンネルＭＯＳトランジスタＭ１２で、第２のインバータ１３を構成し、両ＭＯＳトランジスタＭ１１およびＭ１２の共通ドレインに接続されたコンデンサＣ２の充放電を切り替えており、図４のスイッチＳＷ２（１０５）に相当する。
【００２６】
ＰチャンネルＭＯＳトランジスタＭ１３，Ｍ１８およびＮチャンネルＭＯＳトランジスタＭ１４，Ｍ１７で、第１の比較回路１５を構成しており、図４の第１の比較回路１０７に相当する。ＭＯＳトランジスタＭ１８のゲートが基準電圧源Ｖ１に接続され、ＭＯＳトランジスタＭ１３のゲートがコンデンサＣ１に接続されている。
【００２７】
ＰチャンネルＭＯＳトランジスタＭ１９，Ｍ２４およびＮチャンネルＭＯＳトランジスタＭ２０，Ｍ２３で、第２の比較回路１７を構成しており、図４の第２の比較回路１０９に相当する。ＭＯＳトランジスタＭ１９のゲートが基準電圧源Ｖ１に接続され、ＭＯＳトランジスタＭ２４のゲートがコンデンサＣ２に接続されている。
【００２８】
ＰチャンネルＭＯＳトランジスタＭ２５，Ｍ２６およびＮチャンネルＭＯＳトランジスタＭ２７，Ｍ２８で、第１のＮＡＮＤ１９を構成しており、図４の第１のＮＡＮＤ１１１に相当する。ＭＯＳトランジスタＭ１３およびＭ１４の共通ドレインは、ＭＯＳトランジスタＭ２６およびＭ２８の共通ゲートに接続されている。ＭＯＳトランジスタＭ２５，Ｍ２６，Ｍ２７の共通ドレインは、第１のインバータ１１におけるＭＯＳトランジスタＭ６，Ｍ７の共通ゲートおよび後述する第２のＮＡＮＤ２１におけるＭＯＳトランジスタＭ２９，Ｍ３１の共通ゲートに接続されている。
【００２９】
ＰチャンネルＭＯＳトランジスタＭ２９，Ｍ３０およびＮチャンネルＭＯＳトランジスタＭ３１，Ｍ３２で、第２のＮＡＮＤ２１を構成しており、図４の第２のＮＡＮＤ１１３に相当する。ＭＯＳトランジスタＭ２３およびＭ２４の共通ドレインは、ＭＯＳトランジスタＭ３０およびＭ３２の共通ゲートに接続されている。ＭＯＳトランジスタＭ２９，Ｍ３０，Ｍ３１の共通ドレインは、第２のインバータ１３におけるＭＯＳトランジスタＭ１１，Ｍ１２の共通ゲートおよび第１のＮＡＮＤ１９におけるＭＯＳトランジスタＭ２５，Ｍ２７の共通ゲートに接続されている。
【００３０】
以上の構成により、第１および第２のＮＡＮＤ１９，２１は、ＲＳフリップフロップとして動作する。
【００３１】
ＰチャンネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ９，Ｍ１０，Ｍ１５，Ｍ１６，Ｍ２１，Ｍ２２は、カレントミラーを構成している。
【００３２】
ＮチャンネルＭＯＳトランジスタＭ５，Ｍ８は、カレントミラーを構成している。ＭＯＳトランジスタＭ７およびＭ１２のソースは、ＭＯＳトランジスタＭ８のドレインに接続されている。
【００３３】
出力である発振電圧信号は、ＭＯＳトランジスタＭ２５，Ｍ２６，Ｍ２７の共通ドレインより取り出される。
【００３４】
次に動作を説明する。発振回路の基本動作としては、従来と同じである。従来では、制御電流Ｉ１はコンデンサＣ１およびＣ２の充電のみに用いられていた。しかし、本発明では、制御電流Ｉｉｎは、コンデンサＣ１およびＣ２の充放電、ならびに第１と第２の比較回路１５および１７の電流として用いられる。また第１と第２のインバータ１１および１３の放電経路に、ＭＯＳトランジスタＭ８が挿入されている。
【００３５】
電源ＶＤＤオン時、コンデンサＣ１およびＣ２に電荷がないので、第１の比較回路１５の出力はハイであり（Ｍ１３はオン，Ｍ１４はオフ，Ｍ１７はオフ，Ｍ１８はオフ）、第２の比較回路１７の出力はハイである（Ｍ１９はオフ，Ｍ２０はオフ，Ｍ２３はオフ，Ｍ２４はオン）。
【００３６】
よって第１のＮＡＮＤ１９および第２のＮＡＮＤ２１の出力は、一方がハイで他方がローとなる。
【００３７】
第１のＮＡＮＤ１９の出力がハイであり（例えばＭ２５はオン，Ｍ２６はオフ，Ｍ２７はオフ、Ｍ２８はオン）、第２のＮＡＮＤ２１の出力がローの場合（Ｍ２９はオフ，Ｍ３０はオフ，Ｍ３１はオン，Ｍ３２はオン）、第１のインバータ１１のＭＯＳトランジスタＭ６はオフ，ＭＯＳトランジスタＭ７はオンとなり、第２のインバータ１３のＭＯＳトランジスタＭ１１はオン，ＭＯＳトランジスタＭ１２はオフとなる。
【００３８】
するとコンデンサＣ２に電荷が充電され、この時のコンデンサＣ２の充電電圧をＶＣ２とする。時間が経過するとＶＣ２が上昇しＶＣ２＞Ｖ１となると、第２の比較回路１７の出力は、ローに切り替わる（Ｍ１９はオン，Ｍ２０はオン，Ｍ２３はオン，Ｍ２４はオフ）。
【００３９】
この時第２のＮＡＮＤ２１の出力がハイに変わり（Ｍ２９はオフ，Ｍ３０はオン，Ｍ３１はオン，Ｍ３２はオフ）、同時に第１のＮＡＮＤ１９の出力がローに変わり（Ｍ２５はオフ，Ｍ２６はオフ，Ｍ２７はオン，Ｍ２８はオン）、第１のインバータ１１のＭＯＳトランジスタＭ６はオン，ＭＯＳトランジスタＭ７はオフとなり、第２のインバータ１３のＭＯＳトランジスタＭ１１はオフ，ＭＯＳトランジスタＭ１２はオンとなる。
【００４０】
するとコンデンサＣ１に電荷が充電され、この時の充電電圧をＶＣ１とする。一方コンデンサＣ２の電荷が放電されてＭＯＳトランジスタＭ８のドレイン電位となり、ＶＣ２＜Ｖ１となるので、第２の比較回路１７の出力はハイに切り替わる（Ｍ１９はオフ，Ｍ２０はオフ，Ｍ２３はオフ，Ｍ２４はオン）。
【００４１】
時間が経過するとＶＣ１が上昇し、ＶＣ１＞Ｖ１となると、第１の比較回路１５の出力はローに切り替わる（Ｍ１３はオフ，Ｍ１４はオン，Ｍ１７はオン，Ｍ１８はオン）。
【００４２】
この時第１のＮＡＮＤ１９の出力がハイに変わり（Ｍ２５はオフ，Ｍ２６はオン，Ｍ２７はオン，Ｍ２８はオフ）、同時に第２のＮＡＮＤ２１の出力がローに変わる（Ｍ２９はオフ，Ｍ３０はオフ，Ｍ３１はオン，Ｍ３２はオン）。
【００４３】
以上の動作を繰り返すことにより、出力として発振電圧信号が得られる。
【００４４】
次に電源ＶＤＤオンで、コンデンサＣ１およびＣ２に電荷がなく、第１の比較回路１５の出力はハイ（Ｍ１３はオン，Ｍ１４はオフ，Ｍ１７はオフ，Ｍ１８はオフ）、第2の比較回路１７の出力はハイ（Ｍ１９はオフ，Ｍ２０はオフ，Ｍ２３はオフ，Ｍ２４はオン）のとき、第２のＮＡＮＤ２１の出力がハイであり（例えばＭ２９はオン，Ｍ３０はオフ，Ｍ３１はオフ，Ｍ３２はオン）、第１のＮＡＮＤ１９の出力がローの場合（Ｍ２５はオフ，Ｍ２６はオフ，Ｍ２７はオン，Ｍ２８はオン）、第２のインバータ１３のＭＯＳトランジスタＭ１１はオフ，ＭＯＳトランジスタＭ１２はオンになり、第１のインバータ１１のＭＯＳトランジスタＭ６はオン，ＭＯＳトランジスタＭ７はオフとなる。
【００４５】
するとコンデンサＣ１に電荷が充電され、この時のコンデンサＣ１の充電電圧をＶＣ１とする。時間が経過するとＶＣ１が上昇しＶＣ１＞Ｖ１となると、第１の比較回路１５の出力は、ローに切り替わる（Ｍ１３はオフ，Ｍ１４はオン，Ｍ１７はオン，Ｍ１８はオン）。
【００４６】
この時第１のＮＡＮＤ１９の出力がハイに変わり（Ｍ２５はオフ，Ｍ２６はオン，Ｍ２７はオン，Ｍ２８はオフ）、同時に第２のＮＡＮＤ２１の出力がローに変わり（Ｍ２９はオフ，Ｍ３０はオフ，Ｍ３１はオン，Ｍ３２はオン）、第２のインバータ１３のＭＯＳトランジスタＭ１１はオン，ＭＯＳトランジスタＭ１２はオフとなり、第１のインバータ１１のＭＯＳトランジスタＭ６はオフ，ＭＯＳトランジスタＭ７はオンとなる。
【００４７】
するとコンデンサＣ２に電荷が充電され、この時のコンデンサＣ２の電圧をＶＣ２とする。一方コンデンサＣ１の電荷は放電されてＭＯＳトランジスタＭ８のドレイン電位となり、ＶＣ１＜Ｖ１となるので、第１の比較回路１５の出力はハイに切り替わる（Ｍ１３はオン，Ｍ１４はオフ，Ｍ１７はオフ，Ｍ１８はオフ）。
【００４８】
時間が経過するとＶＣ２が上昇し、ＶＣ２＞Ｖ１となると、第２の比較回路１７の出力はローに切り替わる（Ｍ１９はオン，Ｍ２０はオン，Ｍ２３はオン，Ｍ２４はオフ）。
【００４９】
この時第２のＮＡＮＤ２１の出力がハイに変わり（Ｍ２９はオフ，Ｍ３０はオン，Ｍ３１はオン，Ｍ３２はオフ）、同時に第１のＮＡＮＤ１９の出力がローに変わる（Ｍ２５はオフ，Ｍ２６はオフ，Ｍ２７はオン，Ｍ２８はオン）。
【００５０】
以上の動作を繰り返すことにより、出力として発振電圧信号が得られる。
【００５１】
図１に示す如く第１の比較回路１５は、電流源（Ｍ１５，Ｍ１６）から電流が供給されている。また第２の比較回路１７は、電流源（Ｍ２１，Ｍ２２）から電流が供給されている。
【００５２】
図２に示す如く、本発明の発振回路は、従来の発振回路に比べ、制御特性のリニアリティが大幅に改善されている。
【００５３】
またコンデンサＣ１およびＣ２の放電電流を、ＭＯＳトランジスタＭ５およびＭ８で構成されるカレントミラーの電流で引き抜くことにより、ＭＯＳトランジスタＭ８にオン抵抗が生じ、時定数を持つことになるので、コンデンサＣ１およびＣ２の放電時の波形は滑らかになり、ＧＮＤが揺すられにくくなる効果がある。図３に示す如く、コンデンサＣ１およびＣ２の放電時の波形は、滑らかになっている。
【００５４】
【発明の効果】
以上本発明の発振回路は、制御特性のリニアリティが改善されている。またコンデンサの放電時の波形は、滑らかになっている。更にＧＮＤを揺するノイズの発生を防止できる。
【図面の簡単な説明】
【図１】本発明の発振回路の回路構成図である。
【図２】本発明の発振回路と従来の発振回路の制御特性図である。
【図３】図１のコンデンサＣ１およびＣ２端の電圧波形図である。
【図４】従来の発振回路の構成を示すブロック図である。
【図５】図４のコンデンサＣ１およびＣ２端の電圧波形図である。
【符号の説明】
１１・・第１のインバータ、１３・・第２のインバータ、１５・・第１の比較回路、１７・・第２の比較回路、１９・・第１のＮＡＮＤ、２１・・第２のＮＡＮＤ。
【図１】
0003718392.tif 000002
【図２】
0003718392.tif 000003
【図３】
0003718392.tif 000004
【図４】
0003718392.tif 000005
【図５】
0003718392.tif 000006