(57)【特許請求の範囲】
【請求項１】
主走査方向の原画像データの補間演算を、ナイキスト周波数をカットオフとする周波数特性の標本化関数で行う補間演算手段を備えると共に、主走査方向の原画像データまたは前記補間演算されたデータをメモリに対して蓄積するタイミングを制御することにより原画像データの主走査方向を変倍する画像変倍装置において、
前記主走査方向の原画像データの５０％近傍以下の縮小変倍時に前記補間演算手段における補間演算を行うための標本化関数のナイキスト周波数の１／２の周波数をカットオフとする周波数特性の標本化関数への切り替えと、帯域制限の実行とを並行して制御する制御手段を備えたことを特徴とする画像変倍装置。
【請求項２】
前記制御手段は、設定画質モードが文字モードの場合に標本化関数を切り替えることを特徴とする請求項１記載の画像変倍装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、デジタル画像読み取り装置などにおいて画像データを電気的に拡大、縮小する画像変倍装置に関し、特に３次元コンボリューション法を用いた画像変倍装置に関する。
【０００２】
【従来の技術】
従来、この種の画像変倍装置としては、例えば特開昭６２−２５６１７９号公報に示すようにナイキスト周波数をカットオフとする標本化関数を近似した３次元コンボリューション法により補間演算を行うものが知られている。この方法では、画像データを拡大時や１００％に近い縮小率の縮小時には補間し、また、５０％近傍以下の縮小時には間引くことが行われる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の如く３次元コンボリューション法を用いた画像変倍装置では、拡大時や１００％に近い縮小率の縮小時には画像データを補間するので高画質の電気変倍が可能であるが、５０％近傍以下の縮小時には画像データを間引くのでモアレが発生する可能性があるという問題点がある。なお、このモアレは特に原画像が文字画像の場合や、読み取りセンサの奇数画素センサと偶数画素センサの間に出力差がある場合などに多く発生する。
【０００４】
本発明は上記従来の問題点に鑑み、モアレのない高画質の変倍画像を得ることができる画像変倍装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
第１の手段は上記目的を達成するために、主走査方向の原画像データの補間演算を、ナイキスト周波数をカットオフとする周波数特性の標本化関数で行う補間演算手段を備えると共に、主走査方向の原画像データまたは前記補間演算されたデータをメモリに対して蓄積するタイミングを制御することにより原画像データの主走査方向を変倍する画像変倍装置において、前記主走査方向の５０％近傍以下の原画像データの縮小変倍時に前記補間演算手段における補間演算を行うための標本化関数のナイキスト周波数の１／２の周波数をカットオフとする周波数特性の標本化関数への切り替えと、帯域制限の実行とを並行して制御する制御手段を備えたことを特徴とする。
【０００６】
第２の手段は、第１の手段において前記縮小変倍の変倍率が５０％近傍以下であることを特徴とする。
【０００７】
第３の手段は、第１または第２の手段において前記制御手段は、設定画質モードが文字モードの場合に標本化関数を切り替えることを特徴とする。
【００１０】
【作用】
第１の手段では、前記主走査方向の５０％近傍以下の原画像データの縮小変倍時に前記補間演算手段における補間演算を行うための標本化関数のナイキスト周波数の１／２の周波数をカットオフとする周波数特性の標本化関数への切り替えと、帯域制限の実行とを並行して制御するので、縮小変倍時に画像データを間引く場合にモアレのない高画質の変倍画像を得ることができる。
【００１４】
第２の手段では、文字モードの場合に標本化関数を切り替えるので、ＭＴＦ補正されてモアレが発生しやすくなっても、自動的にモアレのない高画質の変倍画像を得ることができる。
【００１５】
【実施例】
以下、図面を参照して本発明の実施例を説明する。図１は本発明に係る画像変倍装置の一実施例を示すブロック図、図２は図１の画像変倍装置を備えた画像信号処理回路を示すブロック図、図３は図２の画像信号処理回路を備えたデジタル複写機を示す構成図、図４は等倍時のタイミング信号を示す説明図、図５は縮小時のタイミング信号を示す説明図、図６は拡大時のタイミング信号を示す説明図、図７は縮小時の仮想サンプリング点を示す説明図、図８は図７における縮小時の補間係数を示す説明図、図９は縮小時の他の仮想サンプリング点を示す説明図、図１０は図９における縮小時の補間係数を示す説明図、図１１は設定倍率に基づいて補間演算を切り替える処理を説明するためのフローチャート、図１２は設定倍率と画質モードに基づいて補間演算を切り替える処理を説明するためのフローチャートである。
【００１６】
先ず、図３を参照して本実施例の画像変倍装置が適用されたデジタル複写機の構成を説明する。コンタクトガラス１上に載置された原稿は光源２により照明され、その反射光が第１ミラー３、第２ミラー４、第３ミラー５により反射され、レンズ６によりＣＣＤラインイメージセンサ７の受光面に結像されて原稿画像が読み取られる。光源２および第１ミラー３は走行体８に搭載され、第２ミラー４および第３ミラー５は走行体９に搭載されている。そして、走行体８と走行体９の走行速度比が変化することにより副走査方向の変倍が行われる。
【００１７】
このように読み取られた画像信号は図１、図２に示す回路により処理され、次いでレーザダイオード（ＬＤ）１７から画像データに応じて変調されたレーザ光が出射される。このレーザ光はｆ−θレンズ１８等の光学系により感光体２０の表面に導かれ、感光体２０の表面に潜像が形成される。この潜像は現像ローラ２１によりトナーで現像され、このトナー像が転写チャージャ２８により転写紙に転写され、また、感光体２０上の残存トナーがクリーニングユニット３２により除去される。転写紙は給紙トレイ２４、２５などから給紙コロ２７により給紙され、トナー像が転写チャージャ２８により転写された後、分離チャージャ２９により感光体２０の表面から分離され、トナー像が定着ユニット３１により定着された後排紙トレイ３３上に排出される。
【００１８】
次に、図２を参照して画像信号処理回路の構成を説明する。ＣＣＤラインイメージセンサ７により読み取られたアナログの画像信号は、ＶＰＵ(Video Processing Unit) ４１により適正なゲインを与えられた後Ａ／Ｄ変換され、クロックＣＫ１に同期した８ビット（２５６階調）のデジタルデータＤＡＴＡ０〜７としてＩＰＵ(Image Processing Unit) ５０に印加される。ここで、ＶＰＵ４１に対してはＩＰＵ５０内のタイミング発生部５１から、ＣＣＤラインイメージセンサ７の読み出しタイミングを決める信号ＣＣＤＳＴＮと、１０ＭＨｚのクロックＣＫ１が印加される。
【００１９】
ＩＰＵ５０に印加されたデータＤＡＴＡ０〜７は、黒オフセット補正回路５２、シェーディング補正回路５３、ＭＴＦ補正回路５４、γ補正回路５５を介して本実施例の変倍回路５６に印加され、後述するように主走査方向の変倍が行われた後画質処理回路５７に印加される。ここで、黒オフセット補正とはＣＣＤ７の暗電流の黒レベルをデータＤＡＴＡ０〜７から減算する処理である。シェーディング補正は主走査方向の光源２の光量むらやＣＣＤ７の各画素の感度むらを除去するために、原稿の走査開始前に主走査方向の濃度が均一な白板を読み取ってそのデータを記憶し、データＤＡＴＡ０〜７をそのデータで除算する処理である。
【００２０】
ＭＴＦ補正は光学的な周波数劣化などを２次元の空間フィルタで補正する処理であり、γ補正は図３に示すスキャナのγ特性を補正する処理である。画質処理回路５７では文字処理部５８、誤差拡散部５９、ディザ処理部６０、６１により画質処理が行われ、画像データＳＤＴ０〜７としてＧＡＶＤ６３に出力されて書き込みクロックに応じた速度変換が行われる。次いでプリンタのＬＤ変調板６４ではＬＤ１７に印加される電流のパルス幅（ＰＷＭの場合）や電流量（ＰＭの場合）が８ビットのデータＳＤＴ０〜７に応じてコントロールされる。
【００２１】
ＩＰＵ５０はメイン制御板のＣＰＵ６５との間で１３ビット幅のアドレスバスと８ビット幅のデータバスを共有し、また、これらのバスを介してＣＰＵ６５との間で通信が行われている。また、このメイン制御板のＣＰＵ６５は図３に示すスキャナやプリンタのモータや、各種クラッチやソレノイド等を制御することにより、スキャナ、プリンタ及び図２に示すＩＰＵ５０を制御している。なお、符号６２はＲＯＭである。
【００２２】
次に、図１を参照して本実施例の変倍回路５６を詳細に説明する。この変倍回路５６は変倍制御部１０１、変倍ＲＡＭ１０２、入力側フリップフロップＦＦ１、ＦＦ３、セレクタＳＥＬ１〜ＳＥＬ３、８ビット多値データの補間演算回路（hokan256）１０３、２ビットデータの補間演算回路（hokan2）１０４、１０５及び出力側フリップフロップＦＦ２、ＦＦ４を有し、３次関数コンボリューション法による補間で主走査方向を２５％〜５１２％（１％刻み）で変倍する。なお、図示省略されているが、出力側ＦＦ２の出力ｂout<9:0>と入力側ＦＦ３の入力ｂin<9:0> の間には、共に５ｋ×８ビットの２つのＦＩＦＯメモリが並列に設けられ、この各ＦＩＦＯメモリはトグル動作している。また、信号sd<9:0> は図２に示すγ補正回路５５からＦＦ１に対する入力データ、信号hd<9:0> はＦＦ４から図２に示す画質処理回路５９に対する出力データである。
【００２３】
入力側ＦＦ１、ＦＦ３の出力と補間演算回路１０３〜１０５の出力は、ＣＰＵ６５からのｋａｋｄａｉ信号に基づいてセレクタＳＥＬ１〜ＳＥＬ３により選択される。セレクタＳＥＬ１の出力は出力側ＦＦ２を介してＦＩＦＯメモリに印加され、セレクタＳＥＬ２の出力は補間演算回路１０３〜１０５に印加され、セレクタＳＥＬ３の出力は出力側ＦＦ３を介して画質処理回路５７に印加される。
【００２４】
実際の変倍制御は、メイン制御板のＣＰＵ６５から変倍ＲＡＭ１０２に記憶された変倍制御データに基づいて、変倍制御部１０１が仮想サンプリング点を表す信号ｓｍｐｌ<2:0> を補間演算回路１０３〜１０５に印加すると共に、ＦＩＦＯメモリとＦＦ２、ＦＦ３に対して読み出しイネーブル信号ｒenと書き込みイネーブル信号ｗenを印加することにより行っている。なお、ＦＦ２がｗen付き、ＦＦ３はｒen付きである。
【００２５】
変倍ＲＡＭ１０２と変倍制御データについて説明すると、変倍ＲＡＭ１０２は５１２×４ビットの構成であり、速度変換を行うための間引き／重複制御データａn （１ビット）と、補間演算の係数を選択するための再サンプリング点の位置データｓｍｐｌn （３ビット）を記憶する。変倍ＲＡＭ１０２に対するデータのリード、ライトは、通常のコマンドと同様にＣＰＵ６５のインタフェースを介して行う。
【００２６】
ここで、変倍ＲＡＭ１０２に書き込まれるデータは、拡大モードの場合と縮小モードの場合では異なる意味を有する。
【００２７】
（１）拡大モードの場合
間引き／重複制御データａn （１ビット）は重複制御に用いられ、ａn ＝Ｈの時にＦＩＦＯメモリから次の画素のデータを読み出し、ａn ＝Ｌの時に読み出しを停止するようにＦＦ２、ＦＦ３とＦＩＦＯメモリのイネーブル信号ｅｎが制御される。
【００２８】
（２）縮小モードの場合
間引き／重複制御データａn は間引き制御に用いられ、ａn ＝Ｈの時にＦＩＦＯメモリに書き込むが、ａn ＝Ｌの時には書込みを行わないようにＦＦ２、ＦＦ３とＦＩＦＯメモリのイネーブル信号ｅｎが制御される。
【００２９】
位置データｓｍｐｌn （３ビット）は拡大モード、縮小モードのいずれの場合にも再サンプリング点の位置データを表す。変倍ＲＡＭ１０２への変倍制御データの転送は、この変倍ＲＡＭ１０２のデータバスとアドレスバスを直接アクセスすることにより行われる。この場合、前述したように拡大モードの場合と縮小モードの場合では、データの意味も個数も異なり、縮小モードにおけるデータの個数は「１００」であるが、拡大時のそれは変倍率（％）そのものとなる。ここで、本実施例では変倍制御データの仮想サンプリング点は、０〜７の数をとる場合と０〜３の数をとる場合がある。
【００３０】
次に、等倍時、縮小時、拡大時の動作を詳細に説明する。
【００３１】
（１）等倍時
等倍時にはｋａｋｄｉ信号＝Ｌに設定され、また、図４に示すようにｗen＝ｒen＝Ｌに設定される。この場合、ｗen＝ｒen＝Ｌであるので速度変換は行われず、したがって、等倍動作する。すなわち、入力多値データsd<9:0> はＦＦ１により取り込まれ、補間演算回路１０３を補間処理されることなく通り、ＦＦ２においてｗen信号（＝Ｌ）により等速度でＦＩＦＯメモリに書き込まれる。このデータは次のライン時に読み出され、ＦＦ３においてｒen信号（＝Ｌ）により等速度で取り込まれ、ＦＦ４を介して出力データhd<9:0> として出力される。
【００３２】
（２）縮小時
縮小時にはｋａｋｄｉ信号＝Ｌに設定され、また、図５に示すようにｗenが縮小率に応じた周期、ｒen＝Ｌに設定される。入力多値データsd<9:0> はＦＦ１により取り込まれ、上位８ビットのsd<7:0> が補間演算回路１０３に送られて3 次関数コンボリューション法により補間演算が行われる。
【００３３】
この場合、仮想サンプリング点Ｘは図７に示すように、画素間を８等分した位置ｓｍｐｌ（０〜７）と、その前後の各２つの画素のデータＳ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ（ｎ＋２）と、図８に示す係数ｈ（−１）、ｈ（０）、ｈ（１）、ｈ（２）と次式（１）に従って畳み込み演算を行うことにより計算される。
【００３４】
0003692160.tif 000002
この補間を行う場合のサンプリング位置は、変倍ＲＡＭ１０２に予め変倍制御データを読み出すことにより得られる。また、この補間演算は４００ｄｐｉをカットオフとする標本化関数で演算を行っていることになり、したがって、等倍に近い縮小時や拡大時に精度の高い補間演算が行われ、高画質の電気変倍が可能となる。
【００３５】
ところで、縮小時、特に５０％近傍の倍率時にはおおよそ２画素から１画素を間引くと、サンプリング密度によって決まるナイキスト周波数（２００ｄｐｉ前後）を越える周波数成分が原画像の中に含まれているので、強いモアレが発生する可能性がある。このような周波数成分は、ＣＣＤ７の偶数画素、奇数画素の差などの理由により、スキャナの読み取りデータ中に頻繁に現れる。
【００３６】
このため、本発明では２００ｄｐｉをカットオフとする標本化関数で補間を行うように構成されている。この場合の補間演算は、図９に示すように画素間を４等分した位置ｓｍｐｌ（０〜３）と、仮想サンプリング点Ｘの前後の各４つの画素のデータＳ（ｎ−３）、Ｓ（ｎ−２）、Ｓ（ｎ−１）、Ｓ（ｎ）、Ｓ（ｎ＋１）、Ｓ（ｎ＋２）、Ｓ（ｎ＋３）、Ｓ（ｎ＋４）と、図１０に示す係数ｈ（−３）、ｈ（−２）、ｈ（−１）、ｈ（０）、ｈ（１）、ｈ（２）、ｈ（３）、ｈ（４）と次式（２）に従って畳み込み演算を行うことにより計算される。
【００３７】
0003692160.tif 000003
この補間を行う場合のサンプリング位置Ｘは同様に、変倍ＲＡＭ１０２に書き込まれた変倍制御データを書き換えて読み出すことにより得られる。また、この補間演算は２００ｄｐｉをカットオフとする標本化関数で演算を行っていることになり、したがって、帯域制限を行いながら主走査変倍を行うので縮小時のモアレを減少することができる。
【００３８】
このようにして補間されたデータは、ＦＦ２において縮小率に応じた周期のｗen信号により間引かれ、ＦＩＦＯメモリに書き込まれる。そして、このデータは次のライン時に読み出され、ＦＦ３においてｒen信号（＝Ｌ）により等速度で取り込まれ、ＦＦ４を介して出力データhd<9:0> として出力される。
【００３９】
（３）拡大時
拡大時にはｋａｋｄｉ信号＝Ｈに設定され、また、図６に示すようにｗen＝Ｌ、ｒen信号が拡大率に応じた周期に設定される。入力多値データsd<9:0> はＦＦ１により取り込まれ、そのままＦＦ２においてｗen信号（＝Ｌ）により等速度で出力され、ＦＩＦＯメモリに書き込まれる。そして、このデータは次のライン時にＦＦ３において拡大率に応じた周期のｒen信号により読み出しが制御されて速度変換され、次いで、上位８ビットのデータsd<7:0> が補間演算回路１０３に送られて3 次関数コンボリューション法により補間演算が行われる。
【００４０】
この拡大時の補間係数は一般的には４００ｄｐｉをカットオフとするのが望ましい。また、補間を行うときのサンプリング位置データは、変倍ＲＡＭから読み出すことにより得られ、読み出しを停止されたデータに対してサンプリング位置を変化させて複数回補間を行うことにより拡大処理が行われる。このようにして補間が行われたデータはＦＦ４を介して出力される。
【００４１】
ここで、上記補間係数の選択は、一例としてユーザが操作パネルを介して選択可能に構成することができ、この場合、ユーザは出力画像を見ながら最適な画像になるような補間係数を選択する。目安として縮小時、特に５０〜６０％以下の時には１／２に帯域が制限された補間係数で演算を行うことによりモアレを効果的に抑制することができる。なお、写真モードにおいて縮小する場合や拡大時には画像のぼけを極力避けるために通常の補間係数を選択する方が望ましい。
【００４２】
また、図１１に示すように設定倍率に応じて、または図１２に示すように設定画質モードと設定倍率に応じてＣＰＵ６５が自動的に補間係数を選択するように構成することができる。図１１では、先ず、操作パネルから変倍率Ｘを読み込み（ステップＳ１）、スタートボタンが押されると設定変倍率Ｘに応じた変倍制御データを変倍ＲＡＭ１０２に書き込む（ステップＳ２）。
【００４３】
そして、設定変倍率Ｘが例えば６０％以上の場合には図８に示す係数と式（１）に基づいて補間演算を行い（ステップＳ３→Ｓ４）、他方、設定変倍率Ｘが６０％未満の場合には図１０に示す係数と式（２）に基づいて補間演算を行う（ステップＳ３→Ｓ５）。次いでスキャナが読み取りを開始すると変倍ＲＡＭ１０２に書き込まれた変倍制御データに基づいて主走査方向が変倍される（ステップＳ６）。
【００４４】
図１２は画質モードとして文字モードと写真モードをユーザが選択可能な場合を示している。ここで、文字モードが選択されるとＭＴＦ補正が行われ、写真モードが選択されると平滑化が行われる。したがって、ＭＴＦ補正が行われた画像はモアレが発生しやすく、平滑化が行われた画像を縮小する場合には帯域制限を行わなくてもモアレはそれほど発生しない。そこで、図１２に示すように、先ず、操作パネルから変倍率Ｘを読み込み（ステップＳ１１）、次いで操作パネルから画質モードを読み込み（ステップＳ１２）、次いでスタートボタンが押されると設定変倍率Ｘに応じた変倍制御データを変倍ＲＡＭ１０２に書き込む（ステップＳ１３）。
【００４５】
次いで文字モードが設定されているか否かを判別し（ステップＳ１４）、文字モードが設定されていない場合と設定変倍率Ｘが６０％以上の場合には図８に示す係数と式（１）に基づいて補間演算を行い（ステップＳ１５→Ｓ１６）、他方、文字モードが設定されている場合と設定変倍率Ｘが６０％未満の場合には図１０に示す係数と式（２）に基づいて補間演算を行う（ステップＳ１５→Ｓ１７）。次いでスキャナが読み取りを開始すると変倍ＲＡＭ１０２に書き込まれた変倍制御データに基づいて主走査方向が変倍される（ステップＳ１８）。
【００４６】
したがって、図８に示す係数と式（１）に基づいて補間演算を行った場合には帯域制限を行わないので原画像に忠実な変倍を得ることができ、他方、図１０に示す係数と式（２）に基づいて補間演算を行った場合にはナイキスト周波数の１／２の周波数で帯域制限を行い、不要な高周波成分がカットされるのでモアレを減少することができる。
【００４７】
【発明の効果】
以上説明したように請求項１記載の発明は、画像データを間引く前記主走査方向の５０％近傍以下の原画像データの縮小変倍時に前記補間演算手段における補間演算を行うための標本化関数のナイキスト周波数の１／２の周波数をカットオフとする周波数特性の標本化関数への切り替えと、帯域制限の実行とを並行して制御するので、縮小変倍時に画像データを間引く場合にモアレのない高画質の変倍画像を得ることができる。
【００５１】
請求項２記載の発明は、文字モードの場合に標本化関数を切り替えるので、ＭＴＦ補正されてモアレが発生しやすくなっても、自動的にモアレのない高画質の変倍画像を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る画像変倍装置の一実施例を示すブロック図である。
【図２】図１の画像変倍装置を備えた画像信号処理回路を示すブロック図である。
【図３】図２の画像信号処理回路を備えたデジタル複写機を示す構成図である。
【図４】等倍時のタイミング信号を示す説明図である。
【図５】縮小時のタイミング信号を示す説明図である。
【図６】拡大時のタイミング信号を示す説明図である。
【図７】縮小時の仮想サンプリング点を示す説明図である。
【図８】図７における縮小時の補間係数を示す説明図である。
【図９】縮小時の他の仮想サンプリング点を示す説明図である。
【図１０】図９における縮小時の補間係数を示す説明図である。
【図１１】設定倍率に基づいて補間演算を切り替える処理を説明するためのフローチャートである。
【図１２】設定倍率と画質モードに基づいて補間演算を切り替える処理を説明するためのフローチャートである。
【符号の説明】
７  ＣＣＤイメージセンサ
５６  変倍回路
６５  ＣＰＵ
１０１  変倍制御部
１０２  変倍ＲＡＭ
１０３〜１０５  補間演算回路
ＦＦ１〜ＦＦ４  フリップフロップ
ＳＥＬ１〜ＳＥＬ３  セレクタ
【図１】
0003692160.tif 000004
【図２】
0003692160.tif 000005
【図３】
0003692160.tif 000006
【図４】
0003692160.tif 000007
【図５】
0003692160.tif 000008
【図６】
0003692160.tif 000009
【図７】
0003692160.tif 000010
【図８】
0003692160.tif 000011
【図９】
0003692160.tif 000012
【図１０】
0003692160.tif 000013
【図１１】
0003692160.tif 000014
【図１２】
0003692160.tif 000015