(57)【特許請求の範囲】
【請求項１】
厚さ方向に一様な抵抗を具えたｎ型半導体基板がベース層となり、前記半導体基板の一方の主面側にｐ型のチャネル拡散領域、ｎ型のエミッタ拡散領域、エミッタ電極、ゲート絶縁膜およびゲート電極が形成され、かつ前記半導体基板の他方の主面側にｐ型のコレクタ層およびコレクタ電極が形成されてなる半導体装置において、
前記コレクタ層と前記ベース層との間に、前記ベース層よりも不純物濃度が高いｎ型の不純物拡散層を、当該不純物拡散層の不純物濃度が前記ベース層の不純物濃度の２倍となる位置をＸfsとし、当該不純物拡散層と前記コレクタ層との接合位置をＸｊとしたときに、Ｘfs−Ｘｊが０．５μｍ以上３μｍ以下の範囲となるように設け、
前記ベース層が空乏化する電圧は、素子耐圧の０．４５倍以上０．７倍以下であるという特性を有することを特徴とする半導体装置。
【請求項２】
前記コレクタ層の不純物濃度のピーク値は前記不純物拡散層の不純物濃度のピーク値の１５倍よりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コレクタ層と前記不純物拡散層との接合位置での不純物濃度は４×１０16ｃｍ-3以上であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記不純物拡散層の平均不純物濃度は１×１０15ｃｍ-3以上であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記不純物拡散層の平均不純物濃度は前記ベース層の不純物濃度の１５倍以上であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【請求項６】
前記不純物拡散層のドーズ量は３×１０11ｃｍ-2以上１×１０12ｃｍ-2以下であることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
【請求項７】
２５℃において前記不純物拡散層と前記ベース層とがパンチスルーする電圧は、素子表面に存在するｐｎ接合のアバランシェブレークダウンで決まる電圧の１．５４倍以上の特性を有することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
【請求項８】
２５℃において前記不純物拡散層と前記ベース層とがパンチスルーする電圧は、素子表面に存在するｐｎ接合のアバランシェブレークダウンで決まる電圧の０．８４倍以下の特性を有することを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に絶縁ゲート型バイポーラトランジスタを構成する半導体装置に関する。
【０００２】
【従来の技術】
従来、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）として、図２５および図２６に示すプレーナーゲート構造のものや、図２７および図２８に示すトレンチゲート構造のものが知られている。図２５および図２７に示すノンパンチスルー型のＩＧＢＴは、たとえばＦＺウエハよりなるｎ型半導体基板１をベース層２とし、その表面側にｐ型のチャネル拡散領域３、ｎ型のエミッタ拡散領域４、エミッタ電極５、ゲート絶縁膜６、ゲート電極７および絶縁膜８が形成され、裏面側にｐ型のコレクタ層９およびコレクタ電極１０が形成された構成となっている。
【０００３】
一方、図２６および図２８に示すパンチスルー型のＩＧＢＴでは、たとえばｐ型のウエハ１１上にｎ型の半導体層１２およびそれよりも不純物濃度が低いｎ型の半導体層１３を順次エピタキシャル成長させたウエハ（エピタキシャルウエハ）が用いられる。ｐ型のウエハ１１の部分はコレクタ層９となり、その上のｎ型の半導体層１２はバッファ層１４となり、さらにその上のｎ型の半導体層１３はベース層２となる。
【０００４】
このエピタキシャルウエハのベース層２側の表面にｐ型のチャネル拡散領域３、ｎ型のエミッタ拡散領域４、エミッタ電極５、ゲート絶縁膜６、ゲート電極７および絶縁膜８が形成され、コレクタ層９側の表面（エピタキシャルウエハの裏面）にコレクタ電極１０が形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述したノンパンチスルー型のＩＧＢＴでは、オフ時のベース層２での空乏層の伸びがベース層２の厚さを越えないようにするため、ベース層２を厚くする必要があり、そのため損失が大きくなるという欠点がある。一方、上述したパンチスルー型のＩＧＢＴでは、たとえば耐圧クラスが１２００Ｖの場合、そのベース層２の厚さは１２０μｍ程度であり、ノンパンチスルー型のＩＧＢＴのベース層２の厚さが１８０μｍ程度であるのに比べて薄いため、低損失であるが、エピタキシャルウエハがＦＺウエハよりも高価（２倍以上）であるだけでなく、チップの歩留りも低くなるためチップの価格が高くなるという欠点がある。
【０００６】
本発明は、上記問題点に鑑みてなされたものであって、安価なウエハを用いて歩留りよく製造可能であり、かつ低損失のＩＧＢＴを構成する半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、たとえばＦＺウエハのように、インゴットから切り出され、その表面を研磨、洗浄された状態のウエハを用いて製造されるＩＧＢＴにおいて、コレクタ層とベース層との間に、オフ時の電界を止めるのに十分なドーズ量を有するｎ型の不純物拡散層を、オフ時の電界を止めるための半導体層（以下、フィールドストップ層とする）として設けたものである。その際、フィールドストップ層の不純物濃度がベース層の不純物濃度の２倍となる位置をＸfsとし、フィールドストップ層とコレクタ層との接合位置をＸｊとしたときに、フィールドストップ層の厚さ、すなわちＸfs−Ｘｊが０．５μｍ以上３μｍ以下の範囲となるようにする。
【０００８】
ここで、フィールドストップ層の厚さ（Ｘfs−Ｘｊ）が上記範囲である理由は、フィールドストップ層をイオン注入法により形成する場合、現在のイオン注入エネルギーの限界により打ち込むことができる最大深さが現実として３μｍであるからである。一方、上記下限値よりも薄い拡散層をイオン注入により制御性よく形成するのは困難であるからである。
【０００９】
このＩＧＢＴにおいては、ベース層が空乏化する電圧は、素子耐圧の０．４５倍以上０．７倍以下であるのが適当である。その理由は、下限値に満たないとスイッチング時に発生するスパイク電圧が素子耐圧に近くなり、ＩＧＢＴの破壊や、ＩＧＢＴを適用したシステムの破壊や誤動作を引き起こすおそれがあるからである。一方、上記上限値を超えると、２０％を超える損失低減が期待できないからである。一般に、市場においては従来製品に取って替わるためには、従来製品と比較して２０％を超える損失低減が必要であるとされる。
【００１０】
また、コレクタ層の不純物濃度のピーク値はフィールドストップ層の不純物濃度のピーク値の１５倍よりも大きいのがよい。その理由は、１５倍以下ではＩＧＢＴのオン電圧が３Ｖを超えるため、実用的でなくなるからである。
【００１１】
また、コレクタ層とフィールドストップ層との接合位置（リンの不純物濃度＝ボロンの不純物濃度となる位置）での不純物濃度は４×１０16ｃｍ-3以上であるのがよい。その理由は、４×１０16ｃｍ-3に満たないと、実動作においてコレクタ電位がエミッタ電位よりも低くなった場合の耐圧が十分でなくなるからである。
【００１２】
また、フィールドストップ層の平均ドナー濃度は１×１０15ｃｍ-3以上であり、ベース層のドナー濃度の１５倍以上であるのがよい。その理由は、たとえばベース層が６００Ｖの電圧を支えることができる素子において、たとえば上述したようにフィールドストップ層をイオン注入法により形成する場合の深さ（Ｘfs−Ｘｊ）の限界が３μｍであるので、１×１０15ｃｍ-3未満ではフィールドストップ層が６００Ｖの電圧を支えることができない、つまり合計で１２００Ｖの耐圧が得られないからである。このフィールドストップ層の平均ドナー濃度は、比抵抗が６０Ωｃｍのベース層（ドナー濃度：７×１０13ｃｍ-3）のおおよそ１５倍以上に相当する。
【００１３】
また、フィールドストップ層のドーズ量は３×１０11ｃｍ-2以上１×１０12ｃｍ-2以下であるのが適当である。その理由は、フィールドストップ層の平均ドナー濃度が１×１０15ｃｍ-3以上であり、かつその厚さ（Ｘｆｓ−Ｘｊ）が３μｍのときのドーズ量は３×１０11ｃｍ-2以上となるからである。また、フィールドストップ層の厚さ（Ｘｆｓ−Ｘｊ）が０．５μｍのときにはフィールドストップ層の平均ドナー濃度が２×１０16ｃｍ-3であればフィールドストップ層で６００Ｖの電圧を支えることができると推測される。そのときのドーズ量は１×１０12ｃｍ-2であり、これがドーズ量の上限となる。
【００１４】
さらには、２５℃においてフィールドストップ層とベース層とがパンチスルーする電圧は、ｐｎ接合のアバランシェブレークダウンで決まる電圧の１．５４倍以上か、または０．８４倍以下が適当である。その理由は、ＩＧＢＴの一般的な動作保証温度範囲は−２０℃〜１５０℃であるが、２５℃において１．５４倍以上ないと１５０℃において素子破壊が起こりやすくなり、一方、２５℃において０．８４倍以下でないと−２０℃において素子破壊が起こりやすくなるからである。
【００１５】
この発明によれば、フィールドストップ層となる不純物拡散層が、半導体基板の一主面側に、イオン注入エネルギーの現実的な限界により打ち込むことができる最大深さである３μｍ以下の深さで形成されているため、この不純物拡散層をイオン注入法により形成することができ、それによってノンパンチスルー型のＩＧＢＴのようにＦＺウエハ等の安価なウエハを用いてＩＧＢＴを歩留りよく製造することができる。また、フィールドストップ層があることにより、ベース層をパンチスルー型のＩＧＢＴと同程度に薄くして低損失化を図ることができる。
【００１６】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明にかかる半導体装置の一例を示す縦断面図である。この半導体装置はプレーナーゲート構造のＩＧＢＴであり、たとえば単結晶ＳｉのＦＺウエハよりなるｎ型半導体基板１をベース層２とする。そのベース層２の表面側にｐ型のチャネル拡散領域３が形成されている。
【００１７】
チャネル拡散領域３内にはｎ型のエミッタ拡散領域４が形成されている。エミッタ拡散領域４の一部の上にはゲート絶縁膜６を介してゲート電極７が形成されている。エミッタ電極５はチャネル拡散領域３およびエミッタ拡散領域４に電気的に接続するとともに、絶縁膜８によりゲート電極７から絶縁されている。ベース層２の裏面側にはｎ型の不純物拡散層よりなるフィールドストップ層２４が浅く形成されている。また、ベース層２の裏面側には、フィールドストップ層２４よりも浅いｐ型のコレクタ層９が形成されている。コレクタ電極１０はコレクタ層９の表面に形成されている。
【００１８】
図２に、図１に示す構成のＩＧＢＴのコレクタ層９付近の不純物プロファイルを示す。図２において、Ｃｂ、ＣcpおよびＣfpはそれぞれベース層２の不純物濃度、コレクタ層９の不純物濃度のピーク値、およびフィールドストップ層２４の不純物濃度のピーク値を表す。また、ＸcpおよびＸfpは、それぞれコレクタ層９およびフィールドストップ層２４の不純物濃度がピークとなる位置の深さを表す。Ｘｊは、コレクタ層９とフィールドストップ層２４との接合位置までの深さを表す。Ｘfsは、フィールドストップ層２４の不純物濃度がベース層２の不純物濃度（Ｃｂ）の２倍となる位置までの深さを表す。これらの深さは、いずれもコレクタ層９とコレクタ電極１０との界面からの深さである。
【００１９】
図１に示す構成のＩＧＢＴにおいて、Ｘfs−Ｘｊをフィールドストップ層２４の厚さとすると、この厚さは０．５μｍ以上３μｍ以下の値となる。その理由は、本実施の形態ではフィールドストップ層２４はイオン注入法により形成されるが、その場合、現実的なイオン注入エネルギーの限界によりイオンを打ち込むことができる最大深さが３μｍであるため、上記上限値を超えてイオンを深く打ち込むことは困難であるからである。
【００２０】
一方、上記下限値よりも薄い拡散層をイオン注入により制御性よく形成するのは困難であるため非現実的であるからである。なお、イオン注入装置等の改良により、より深くイオンを打ち込むことができる場合や、より浅くても制御性よく拡散層を形成することができる場合には、フィールドストップ層２４の厚さはそれに応じた厚さとなるのはいうまでもない。
【００２１】
半導体基板１、すなわちＦＺウエハの比抵抗は、厚さ方向に一様であり、特に限定しないが、たとえば６０Ωｃｍである。ここで比抵抗が厚さ方向に一様であるということは、厚さ方向の比抵抗のばらつきが±２０％以内であることを意味する。なお、ウエハの厚さ方向の比抵抗のばらつきが±２０％以内にあれば、ＦＺウエハに限らない。ウエハの比抵抗が６０Ωｃｍである場合、ベース層２の比抵抗は６０Ωｃｍである。たとえば１２００Ｖ耐圧の素子の場合、ベース層２の厚さはおおよそ１２０μｍである。これは、フィールドストップ層２４が、従来のパンチスルー型のＩＧＢＴのバッファ層と同様にオフ時のベース層２に生じる空乏層を止めるため、従来のパンチスルー型のＩＧＢＴのベース層と同程度の厚さを有していればよいからである。
【００２２】
また、ベース層２が空乏化する電圧Ｖptは、素子耐圧ＢＶceの０．４５倍以上０．７倍以下であるのが適当である。その理由は以下のとおりである。フィールドストップ層２４を備えたＩＧＢＴにおいて、ベース層２が薄いと、図３に示すように、コレクタ電圧が高い状態でのターンオフ時にベース層２中の蓄積キャリアが枯渇して、電流および電圧振動を起こす。
【００２３】
この電流・電圧振動はスイッチングノイズとなるだけでなく、過電圧によるシステムの破壊や誤動作を引き起こす原因となるため、極力抑える必要がある。たとえば、耐圧クラスが１２００ＶのＩＧＢＴを用いたインバータでは、コレクタ電圧の定常値はほぼ６００Ｖであるが、動作条件によってはコレクタ電圧は８００Ｖ程度まで上昇する可能性がある。
【００２４】
図４は、耐圧が１２００Ｖの素子についてベース層２の厚さとＶｃｃ＝８００Ｖでスイッチングしたときのスパイク電圧との関係を示す特性図である。ここでは、ベース層２が厚くなれば、ベース層２が空乏化する電圧Ｖptが大きくなるため、ベース層２の厚さをＶpt／ＢＶceで表している。ＢＶceは素子耐圧を表す。コレクタ電圧が８００Ｖ程度まで上昇することを考慮すると、スパイク電圧は最大でも４００Ｖ程度であるのが望ましい。
【００２５】
したがって、図４よりＶpt／ＢＶceは０．４５以上、つまりＶptはＢＶceの０．４５倍以上でなければならない。Ｖpt／ＢＶceの値の上限については、スパイク電圧の抑制という点からすれば特に制限する必要はないが、Ｖptが大きくなればベース層２が厚くなり、その結果損失が大きくなるため、従来のノンパンチスルー型のＩＧＢＴの損失に対して２０％以上の損失低減を図るためにはＶpt／ＢＶceは０．７以下であるのが適当である。この理由は、耐圧クラスが１２００Ｖ以外の素子においても同様にあてはまるため、耐圧クラスが１２００Ｖ以外の素子においてもベース層２が空乏化する電圧Ｖptは、素子耐圧ＢＶceの０．４５倍以上０．７倍以下であるのが適当である。
【００２６】
また、コレクタ層９の不純物濃度のピーク値Ｃcpはフィールドストップ層２４の不純物濃度のピーク値Ｃfpの１５倍よりも大きいのが適当である。その理由は以下のとおりである。図５は、Ｃcp／Ｃfpと素子のオン電圧との関係を示す特性図である。この図より、Ｃcp／Ｃfpの値が１００以下になると、少数キャリアの注入が不足するため、オン電圧が急激に上昇し、Ｃcp／Ｃfpの値が１５のときに３Ｖを超えることがわかる。
【００２７】
一般に、オン電圧が３Ｖを超えると実用的でないため、Ｃcp／Ｃfpの値が１５以下ではＩＧＢＴは非実用的となってしまう。なお、後述するが、フィールドストップ層２４の平均ドナー濃度は１×１０15ｃｍ-3以上である。一般的に、コレクタ層９の不純物濃度のピーク値Ｃcpは最大でも１×１０19ｃｍ-3程度であり、したがってＣcp／Ｃfpの値の上限値も決まるが、Ｃcp／Ｃfpの値が大きくなるとオン電圧はある値に収束するので、上限値自体は余り重要ではない。
【００２８】
また、コレクタ層９とフィールドストップ層２４との接合位置Ｘｊでの不純物濃度は４×１０16ｃｍ-3以上であるのがよい。その理由は以下のとおりである。通常、ＩＧＢＴにおいては、コレクタはエミッタ電位よりも高い正電圧となるが、インバータなどの実動作においては逆バイアスが印加されることがあり、そのため最低でも２０Ｖ程度の逆耐圧が必要である。ＩＧＢＴの逆耐圧はＸｊでの不純物濃度に基づいて決まる。
【００２９】
ｐｎ接合が２０Ｖ以上の耐圧を有するために必要なｐｎ接合部の不純物濃度は、図６に示す不純物濃度とブレークダウン電圧との関係を表す特性図より、４×１０16ｃｍ-3以上であることがわかる。なお、この図６は、１９８１年に出版されたＳ．Ｍ．Ｓｚｅの著書“Ｐhysics of Ｓemiconductor Ｄevices 2nd Ｅdition”（Ｊohn Ｗiley＆Ｓons ,Ｉnc.）の第１０１ページに掲載されたものを引用したものである。
【００３０】
また、フィールドストップ層２４の平均ドナー濃度は１×１０15ｃｍ-3以上であるのが適当である。その理由は以下のとおりである。図７は、フィールドストップ層２４の厚さと平均ドナー濃度との関係を示す特性図である。このグラフは、ベース層２の厚さを１２０μｍとし、そのベース層２が６００Ｖの電圧を支えるとしたＩＧＢＴについて、フィールドストップ層２４が６００Ｖの電圧を支えることができる臨界値をシミュレーションした結果である。
【００３１】
破線で示す曲線よりも右上のハッチングを付した領域、すなわちフィールドストップ層２４の厚さ（Ｘfs−Ｘｊ）がより厚く、また濃度がより濃い領域が、フィールドストップ層２４が６００Ｖの電圧を支えることができる領域である。つまり、この右上の領域であれば、ＩＧＢＴ全体で１２００Ｖの電圧を支えることができる。先に説明したとおり、現在のイオン注入エネルギーの限界によれば、フィールドストップ層２４をイオン注入法により形成する場合のＸfs−Ｘｊの現実的な限界は３μｍであるので、耐圧が１２００ＶクラスのＩＧＢＴでは、図７よりフィールドストップ層２４の平均ドナー濃度が１×１０15ｃｍ-3以上でなければならないことがわかる。
【００３２】
このフィールドストップ層２４の平均ドナー濃度は、比抵抗が６０Ωｃｍであるベース層２（ドナー濃度：７×１０13ｃｍ-3）のおおよそ１５倍以上に相当する。したがって、フィールドストップ層２４の平均ドナー濃度は、ベース層２の１５倍以上であるのが望ましい。なお、耐圧が１２００Ｖよりも低い、たとえば６００Ｖ、９００Ｖといった素子では、フィールドストップ層２４の平均ドナー濃度およびそのベース層２に対する倍率は低くなり、一方、耐圧が１２００Ｖよりも高い、たとえば１４００Ｖ、１８００Ｖ、２０００Ｖといった素子では、フィールドストップ層２４の平均ドナー濃度およびそのベース層２に対する倍率は高くなるのはいうまでもない。
【００３３】
また、フィールドストップ層２４のドーズ量は３×１０11ｃｍ-2以上１×１０12ｃｍ-2以下であるのが適当である。厚さが３μｍで、かつ平均ドナー濃度が１×１０15ｃｍ-3以上のフィールドストップ層２４の平均ドナー濃度をドーズ量に換算すると、つぎの計算式よりドーズ量は３×１０11ｃｍ-2以上となる。
１×１０15ｃｍ-3×３×１０-4ｃｍ＝３×１０11ｃｍ-2
【００３４】
また、図７よりフィールドストップ層２４の厚さ（Ｘfs−Ｘｊ）が０．５μｍのときにはフィールドストップ層２４の平均ドナー濃度が２×１０16ｃｍ-3であればフィールドストップ層２４で６００Ｖの電圧を支えることができることがわかる。そのときのドーズ量はつぎの計算式より１×１０12ｃｍ-2となり、これがドーズ量の上限となる。
２×１０16ｃｍ-3×０．５×１０-4ｃｍ＝１×１０12ｃｍ-2
【００３５】
また、２５℃においてフィールドストップ層２４とベース層２とがパンチスルーする電圧は、ｐｎ接合のアバランシェブレークダウンで決まる電圧の１．５４倍以上か、または０．８４倍が適当である。そうすれば、素子の破壊を防ぐことができる。その理由は以下のとおりである。図８は、図１に示す構成のＩＧＢＴにおいてフィールドストップ層２４のドーズ量と素子耐圧との関係を示す特性図である。
【００３６】
図１に示す構成のＩＧＢＴにおいて、素子耐圧が決まるモードには、ベース層２とフィールドストップ層２４とがパンチスルーするモード（図８においてＡで示す線）と、ｐｎ接合がアバランシェブレークダウンするモード（図８においてＢで示す線）がある。パンチスルー・モードでは、素子耐圧は、フィールドストップ層２４のドーズ量（濃度および深さ）とベース層２の濃度および厚さにより決まる。アバランシェブレークダウン・モードでは、素子耐圧は、ベース層２の濃度および厚さと、表面の構造により決まる。そして、図８に示すように、実際の素子の耐圧値は、パンチスルー・モードの耐圧とアバランシェブレークダウン・モードの耐圧のうち低い方で決まる。
【００３７】
しかし、両方のモードが共存する領域、すなわち図８においてＡの線とＢの線が交差する領域では素子のアバランシェ破壊耐量は極めて弱くなる。これは、ＩＧＢＴを構成するｐｎｐトランジスタがパンチスルー寸前の状態にあるとき、そのｐｎｐトランジスタのベース領域は著しく狭くなっており、パンチスルー・モードで表面に発生したインパクトイオン化により発生した少数キャリアがベース電流となりトランジスタが局部的にオンすることによる電流集中が発生して素子破壊に至るものである。
【００３８】
この現象の発生を防ぐためには、本発明者らがおこなった実験結果によれば、パンチスルー・モードでの耐圧ＶAとアバランシェブレークダウン・モードでの耐圧ＶBとの間にはほぼ±５％以上の差がなければならないことがわかっている。ここで、実験の内容について簡単に説明すると、パンチスルー・モードでの耐圧ＶAおよびアバランシェブレークダウン・モードでの耐圧ＶBを種々変えて図１に示す構成のＩＧＢＴを作製し、それらの破壊率を調べた。図９は、その実験結果を示す特性図であり、この図よりパンチスルー・モードでの耐圧ＶAとアバランシェブレークダウン・モードでの耐圧ＶBとの間にほぼ±５％以上の差があれば、素子の破壊率は著しく低くなることがわかる。
【００３９】
また、本発明者らは、パンチスルー・モードでの耐圧ＶAおよびアバランシェブレークダウン・モードでの耐圧ＶBのそれぞれについて温度依存性を調べた。その結果を図１０に示す。同図より、パンチスルー・モードでの耐圧ＶAの温度に対する係数は負になっており、したがって温度が高くなるほど耐圧ＶAが低下することがわかる。その変化率は１℃あたり０．２％である。
【００４０】
それに対して、アバランシェブレークダウン・モードでの耐圧ＶBの温度に対する係数は正であり、温度が低くなるほど耐圧ＶBが低下することがわかる。その変化率は１℃あたり０．０８％である。上記のデータに基づき、ＩＧＢＴの一般的な動作保証温度範囲である−２０℃〜１５０℃においてＩＧＢＴの破壊を避けるための条件を得ることができる。つまり２５℃で、パンチスルーモードでの耐圧ＶAがアバランシェブレークダウン・モードでの耐圧ＶBより大きい場合、高温側にいくにしたがってＶAとＶBは近づく。したがって、−２０℃〜１５０℃の全温度範囲で破壊を避けるための条件は、１５０℃でＶAがＶBより５％以上大きいこととなる。これを式で表すと、ＶA（１５０℃）／ＶB（１５０℃）≧１．０５となる。この左辺に温度と変化率を代入すると、左辺＝｛ＶA（２５℃）×［１−０．００２×（１５０−２５）］｝／｛ＶB（２５℃）×［１＋０．０００８×（１５０−２５）］｝となり、左辺＝０．７５ＶA／１．１ＶBとなるので、したがって、ＶA（２５℃）≧１．５４×ＶB（２５℃）である。
【００４１】
したがって、２５℃においてパンチスルー・モードでの耐圧ＶAがアバランシェブレークダウン・モードでの耐圧ＶBの１．５４倍以上であれば、−２０℃〜１５０℃の全温度範囲でパンチスルー・モードでの耐圧ＶAはアバランシェブレークダウン・モードでの耐圧ＶBに対して５％以上上まわることになり、したがって破壊は避けられる。同様に、２５℃においてパンチスルーモードでの耐圧ＶAがアバランシェブレークダウン・モードでの耐圧ＶBよりも小さい場合の条件も求めることができる。この場合は低温側にいくにしたがってＶAとＶBが近づくこととなる。したがって、−２０℃〜１５０℃の全温度範囲で破壊を避ける条件は、−２０℃でＶAがＶBより５％以上小さいこととなる。これを式で表すと、ＶA（−２０℃）／ＶB（−２０℃）≦０．９５となる。この左辺に温度と変化率を代入すると、左辺＝｛ＶA（２５℃）×［１−０．００２×（−２０−２５）］｝／｛ＶB（２５℃）×［１＋０．０００８×（−２０−２５）］｝となり、左辺＝１．０９ＶA／０．９６４ＶBとなるので、したがって、ＶA（２５℃）≦０．８４×ＶB（２５℃）である。
【００４２】
したがって、２５℃においてパンチスルー・モードでの耐圧ＶAがアバランシェブレークダウン・モードでの耐圧ＶBに対して０．８４倍以下であれば、−２０℃〜１５０℃の全温度範囲でパンチスルー・モードでの耐圧ＶAはアバランシェブレークダウン・モードでの耐圧ＶBに対して５％以上下まわることになり、したがって破壊は避けられる。
【００４３】
つぎに、図１に示す構成のＩＧＢＴの製造プロセスについて図１１〜図１６を参照しながら説明する。まず、たとえば比抵抗が６０ΩｃｍのＦＺウエハよりなる半導体基板１の一方の主面にゲート絶縁膜６を形成し、さらにその上にゲート電極７となるポリシリコンを積層させる。そして、フォトリソグラフィ技術およびエッチングにより、ゲート絶縁膜６およびゲート電極７の、チャネル拡散領域３に対応する領域に窓を開け、ボロンイオンをイオン注入する。ここまでの状態が図１１に示されている。
【００４４】
つづいて、フォトレジストをパターニングしてチャネル拡散領域３に対応する窓の中央部にレジスト３１を残し、そのレジスト３１をマスクとしてイオン注入法によりチャネル拡散領域３にヒ素イオンを打ち込む。ここまでの状態が図１２に示されている。レジスト３１を除去した後、熱処理によりイオン注入による損傷の回復とともに注入イオンの活性化をおこない、チャネル拡散領域３およびエミッタ拡散領域４を形成する。しかる後、絶縁膜８を積層し、それをエッチングしてチャネル拡散領域３およびエミッタ拡散領域４の一部を露出させ、その上にアルミニウム等でエミッタ電極５を積層する。ここまでの状態が図１３に示されている。
【００４５】
ついで、ウエハを半導体基板１のもう一方の主面側から研削および研磨してウエハの厚さを１２０μｍにする。そして、その研磨した側の面に、フィールドストップ層２４を形成するため、イオン注入法によりリンイオンを打ち込む。このときのドーズ量は５×１０12ｃｍ-2程度である。ここまでの状態が図１４に示されている。ここで、熱処理の温度が４００℃での燐の活性化率は約１０％であるため、５×１０12ｃｍ-2でイオン注入されたリンのうち電気的に活性となるものは、約５×１０11ｃｍ-2となる。さらに、コレクタ層９を形成するため、イオン注入法によりボロンイオンを打ち込む。このときのドーズ量は１×１０15ｃｍ-2程度である。ここまでの状態が図１５に示されている。
【００４６】
その後、図１６に示すように、４００℃程度の熱処理によりイオン注入による損傷の回復とともに注入イオンの活性化をおこない、フィールドストップ層２４およびコレクタ層９を形成する。そして、スパッタリング法などにより、コレクタ層９の表面にコレクタ電極１０を被着させることによって、図１に示す構成のＩＧＢＴができあがる。コレクタ電極１０に関し、コレクタ層９と接触する部分はアルミニウムまたは白金などである。
【００４７】
図１７は、本発明にかかる半導体装置の他の例を示す縦断面図である。この半導体装置はトレンチゲート構造のＩＧＢＴであり、たとえばＳｉのＦＺウエハよりなるｎ型半導体基板１をベース層２とする。そのベース層２の表面側にｐ型のチャネル拡散領域３が形成されている。チャネル拡散領域３内にはｎ型のエミッタ拡散領域４が形成されている。チャネル拡散領域３の中央部にはエミッタ拡散領域４を貫通する溝が形成されており、その溝の内面を覆うゲート絶縁膜６を介して溝内にゲート電極７が設けられている。
【００４８】
エミッタ電極５はチャネル拡散領域３およびエミッタ拡散領域４に電気的に接続するとともに、絶縁膜８によりゲート電極７から絶縁されている。ベース層２の裏面側にはフィールドストップ層２４が浅く形成されている。また、ベース層２の裏面側には、フィールドストップ層２４よりも浅いｐ型のコレクタ層９が形成されている。コレクタ電極１０はコレクタ層９の表面に形成されている。
【００４９】
図１７に示す構成のＩＧＢＴは、図１に示す構成のＩＧＢＴがプレーナーゲート構造であるのに対して、トレンチゲート構造である点が異なるだけである。したがって、図１７に示す構成のＩＧＢＴにおいて、フィールドストップ層２４の厚さＸfs−Ｘｊは０．５μｍ以上３μｍ以下である。また、ベース層２が空乏化する電圧は、素子耐圧の０．４５倍以上０．７倍以下である。また、コレクタ層９の不純物濃度のピーク値Ｃcpはフィールドストップ層２４の不純物濃度のピーク値Ｃfpの１５倍よりも大きい。
【００５０】
また、コレクタ層９とフィールドストップ層２４との接合位置でのドナー濃度は４×１０16ｃｍ-3以上である。また、フィールドストップ層２４の平均ドナー濃度は１×１０15ｃｍ-3以上であり、ベース層２のドナー濃度の１５倍以上である。また、フィールドストップ層２４のドーズ量は３×１０11ｃｍ-2以上１×１０12ｃｍ-2以下である。さらには、２５℃においてフィールドストップ層２４とベース層２とがパンチスルーする電圧は、ｐｎ接合のアバランシェブレークダウンで決まる電圧の１．５４倍以上か、または０．８４倍以下である。これらの数値限定の理由は、図１に示す構成のＩＧＢＴの説明において図２〜図１０に関連して説明した内容と同じである。
【００５１】
つぎに、図１７に示す構成のＩＧＢＴの製造プロセスについて図１８〜図２３を参照しながら説明する。まず、たとえば比抵抗が６０ΩｃｍのＦＺウエハよりなる半導体基板１の一方の主面に、チャネル拡散領域３を形成するためにボロンイオンをイオン注入し、その後フォトリソグラフィ技術およびエッチングにより溝を形成する。ここまでの状態が図１８に示されている。つづいて、ゲート絶縁膜６を積層し、さらにその上にゲート電極７となるポリシリコンを積層させる。そして、エッチングにより溝内にのみゲート絶縁膜６およびゲート電極７を残す。
【００５２】
つづいて、フォトレジストを被着させ、それをパターニングしてエミッタ拡散領域４に対応する領域に窓を開ける。そして、残ったレジスト３２をマスクとしてイオン注入法によりチャネル拡散領域３にヒ素イオンを打ち込む。ここまでの状態が図１９に示されている。レジスト３２を除去した後、熱処理によりイオン注入による損傷の回復とともに注入イオンの活性化をおこない、チャネル拡散領域３およびエミッタ拡散領域４を形成する。しかる後、絶縁膜８を積層し、それをエッチングしてゲート電極７を覆うとともにチャネル拡散領域３およびエミッタ拡散領域４の一部を露出させ、その上にエミッタ電極５を積層する。ここまでの状態が図２０に示されている。
【００５３】
これ以降は、上述したプレーナーゲート構造のＩＧＢＴと同様である。すなわち、図２１に示すように、ウエハを厚さ１２０μｍまで研磨した後、フィールドストップ層２４を形成するため、イオン注入法によりリンイオンを打ち込む。つづいて、図２２に示すように、コレクタ層９を形成するため、イオン注入法によりボロンイオンを打ち込む。その後、図２３に示すように、熱処理をおこない、フィールドストップ層２４およびコレクタ層９を形成する。そして、スパッタリング法などにより、コレクタ層９の表面にコレクタ電極１０を被着させることによって、図１７に示す構成のＩＧＢＴができあがる。
【００５４】
上述した実施の形態によれば、フィールドストップ層２４が、半導体基板の一主面側に、イオン注入エネルギーの限界により打ち込むことができる現実的な最大深さである３μｍ以下の深さで形成されているため、このフィールドストップ層２４をイオン注入法により形成することができ、それによってノンパンチスルー型のＩＧＢＴのようにＦＺウエハ等の安価なウエハを用いてＩＧＢＴを歩留りよく製造することができる。また、フィールドストップ層２４があることにより、ベース層２をパンチスルー型のＩＧＢＴと同程度に薄くして低損失化を図ることができる。したがって、ノンパンチスルー型と同程度に安価であり、かつパンチスルー型のＩＧＢＴと同程度に低損失なＩＧＢＴが得られる。
【００５５】
また、上述した実施の形態によれば、フィールドストップ層２４の深さが３μｍ以下であり、コレクタ層９の深さはそれよりも浅いため、ベース層２、フィールドストップ層２４およびコレクタ層９の蓄積キャリアは著しく少ない。したがって、ターンオフ波形が、図２４に示すように理想的な波形になるという効果が得られる。
【００５６】
図２４は、（１）フィールドストップ層２４を有する実施の形態にかかるＩＧＢＴ、（２）従来のノンパンチスルー型のＩＧＢＴ、および（３）従来のパンチスルー型のＩＧＢＴについて、同じオン電圧を有するこれらのデバイスのシミュレーション結果により得られたターンオフ波形を示す図である。（２）のＩＧＢＴでは、ベース層が厚く、蓄積キャリアが多いので、低電流で長く続くテール電流が大きい。（３）のＩＧＢＴでは、バッファ層およびコレクタ層に蓄積されたキャリアによるテール電流が大きい。それに対して、（１）のＩＧＢＴは、上述した（２）のＩＧＢＴの欠点と（３）のＩＧＢＴの欠点の両方を克服しており、テール電流がほとんどなく、理想的である。
【００５７】
以上において本発明は、種々変更可能である。たとえば、エミッタおよびゲートの構成は、上述した実施の形態の構成に限らない。また、上述した実施の形態では主に耐圧が１２００ＶクラスのＩＧＢＴを例に挙げて説明したが、本発明は耐圧が５００Ｖ、６００Ｖ、９００Ｖ、１４００Ｖ、１７００Ｖ、１８００Ｖ、２０００Ｖ、２５００Ｖ、３３００ＶなどのＩＧＢＴにも同様に適用可能である。
【００５８】
【発明の効果】
本発明によれば、フィールドストップ層となる不純物拡散層が、半導体基板の一主面側に、イオン注入エネルギーの限界により打ち込むことができる現実的な最大深さである３μｍ以下の深さで形成されているため、この不純物拡散層をイオン注入法により形成することができ、それによってノンパンチスルー型のＩＧＢＴのようにＦＺウエハ等の安価なウエハを用いてＩＧＢＴを歩留りよく製造することができる。さらにベース層が空乏化する電圧は、素子耐圧の０．４５倍以上０．７倍以下であるという特性を有することにより、過電圧によるシステムの破壊や誤動作を引き起こす原因となる電流および電圧振動を抑えることができる。
【００５９】
また、フィールドストップ層があることにより、ベース層をパンチスルー型のＩＧＢＴと同程度に薄くして低損失化を図ることができる。したがって、ノンパンチスルー型と同程度に安価であり、かつパンチスルー型のＩＧＢＴと同程度に低損失なＩＧＢＴを構成する半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の一例を示す縦断面図である。
【図２】図１に示す構成のＩＧＢＴのコレクタ層付近の不純物プロファイルを示す図である。
【図３】フィールドストップ層を有し、ベース層が薄いＩＧＢＴにおいてターンオフ時に発生するコレクタ電流およびコレクタ−エミッタ間電圧の振動の様子を示す波形図である。
【図４】耐圧が１２００ＶのＩＧＢＴについてベース層の厚さと８００Ｖでスイッチングしたときのスパイク電圧との関係を示す特性図である。
【図５】ＩＧＢＴのＣcp／Ｃfpとオン電圧との関係を示す特性図である。
【図６】不純物濃度とｐｎ接合部のブレークダウン電圧との関係を示す特性図である。
【図７】フィールドストップ層の厚さと平均ドナー濃度との関係を示す特性図である。
【図８】フィールドストップ層のドーズ量と素子耐圧との関係を示す特性図である。
【図９】パンチスルー・モードでの耐圧ＶAとアバランシェブレークダウン・モードでの耐圧ＶBと素子の破壊率との関係を示す特性図である。
【図１０】パンチスルー・モードでの耐圧ＶAとアバランシェブレークダウン・モードでの耐圧ＶBの温度依存性を示す特性図である。
【図１１】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１２】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１３】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１４】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１５】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１６】図１に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１７】本発明にかかる半導体装置の他の例を示す縦断面図である。
【図１８】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図１９】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図２０】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図２１】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図２２】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図２３】図１７に示す構成のＩＧＢＴの製造プロセスを説明するためにＩＧＢＴの製造途中の断面構造を示す縦断面図である。
【図２４】実施の形態にかかるＩＧＢＴおよび従来のＩＧＢＴについて同じオン電圧を有するＩＧＢＴでのシミュレーション結果により得られたターンオフ波形を示す特性図である。
【図２５】従来のＩＧＢＴの構成を示す縦断面図である。
【図２６】従来のＩＧＢＴの構成を示す縦断面図である。
【図２７】従来のＩＧＢＴの構成を示す縦断面図である。
【図２８】従来のＩＧＢＴの構成を示す縦断面図である。
【符号の説明】
１  半導体基板
２  ベース層
３  チャネル拡散領域
４  エミッタ拡散領域
５  エミッタ電極
６  ゲート絶縁膜
７  ゲート電極
８  絶縁膜
９  コレクタ層
１０  コレクタ電極
２４  フィールドストップ層（不純物拡散層）
【図１】
0003687614.tif 000002
【図２】
0003687614.tif 000003
【図３】
0003687614.tif 000004
【図４】
0003687614.tif 000005
【図５】
0003687614.tif 000006
【図６】
0003687614.tif 000007
【図７】
0003687614.tif 000008
【図８】
0003687614.tif 000009
【図９】
0003687614.tif 000010
【図１０】
0003687614.tif 000011
【図１１】
0003687614.tif 000012
【図１２】
0003687614.tif 000013
【図１３】
0003687614.tif 000014
【図１４】
0003687614.tif 000015
【図１５】
0003687614.tif 000016
【図１６】
0003687614.tif 000017
【図１７】
0003687614.tif 000018
【図１８】
0003687614.tif 000019
【図１９】
0003687614.tif 000020
【図２０】
0003687614.tif 000021
【図２１】
0003687614.tif 000022
【図２２】
0003687614.tif 000023
【図２３】
0003687614.tif 000024
【図２４】
0003687614.tif 000025
【図２５】
0003687614.tif 000026
【図２６】
0003687614.tif 000027
【図２７】
0003687614.tif 000028
【図２８】
0003687614.tif 000029