(57)【特許請求の範囲】
【請求項１】
半導体スイッチのオン，オフにより或る直流電圧を別の直流電圧に変換するＤＣ−ＤＣ（直流−直流）コンバータの出力電圧を検出する検出回路と、その検出電圧と基準電圧との誤差を増幅する誤差増幅回路と、この誤差増幅回路の出力電圧を三角波または鋸波のキャリア信号と比較する比較回路を有し前記ＤＣ−ＤＣコンバータを駆動するＰＷＭ信号を発生するＰＷＭ制御回路とを備えてなるＤＣ−ＤＣコンバータ用ＰＷＭ制御回路において、
前記誤差増幅回路を、動作点が固定の第１のアナログ増幅回路と、動作点が固定の第２のアナログ増幅回路とのカスケード接続により構成し、かつ、前記第１のアナログ増幅回路および前記第２のアナログ増幅回路をそれぞれ差動増幅回路およびＰＩ調節回路とするか、もしくは差動増幅回路とＰＩ調節回路の合成回路としてその動作点を固定にし、
前記ＰＷＭ制御回路の駆動電源を負極側端子をグランド電位に接続した単一の正電源とし、前記比較回路または前記ＤＣ−ＤＣコンバータを、このＤＣ−ＤＣコンバータの出力電圧は前記誤差増幅回路の出力電圧が前記キャリア信号の振幅下限電位に等しいときに最小となるように構成し、前記誤差増幅回路の動作点を前記キャリア信号の振幅下限電位とグランド電位の間の電位に設定することを特徴とするＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【請求項２】
前記誤差増幅回路のゲインを決定する受動素子に単数または複数のコンデンサを接続したときは、このコンデンサと並列にスイッチを接続し、前記ＤＣ−ＤＣコンバータおよび前記ＰＷＭ制御回路の停止時に前記スイッチをオンすることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体スイッチのオン，オフにより或る直流電圧を別の直流電圧に変換するＤＣ−ＤＣ（直流−直流）コンバータ、特にその出力電圧を目標値に一致させるために用いられる、アナログ回路構成のＰＷＭ（パルス幅変調）制御回路に関する。
【０００２】
【従来の技術】
図７にこの種のＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の従来例を示す。
同図の参照符号１がＤＣ−ＤＣコンバータで、半導体スイッチのオン，オフにより直流電源２の電圧を別の直流電圧に変換し、負荷３に供給する。また、符号４がＤＣ−ＤＣコンバータの出力電圧を目標値に制御するＰＷＭ回路で、検出回路５，誤差増幅回路６および比較回路７等から構成されている。検出回路５はＤＣ−ＤＣコンバータ１の出力電圧ＶOUT を検出し伝達する回路で、例えば減衰器，整流器，バッファ，絶縁アンプ等から構成されている。誤差増幅回路６は、検出回路５の出力電圧ＶO 'と基準電圧ＶREF との誤差を増幅して出力する。比較回路７は、誤差増幅回路６の出力電圧ＶE と三角波または鋸歯のキャリア信号ＶOSC とを比較し、ＰＷＭ信号を出力する。
【０００３】
このように、ＰＷＭ制御回路はＤＣ−ＤＣコンバータの出力電圧をフィードバックし、目標値との誤差に応じて半導体スイッチのオン，オフ比率（時比率）を制御する機能を有している。なお、ＤＣ−ＤＣコンバータの具体例としては、例えば図８のような降圧チョッパ回路、図９のような昇圧チョッパ回路、図１０のような反転チョッパ回路がある。また、検出回路５と誤差増幅回路６の具体例を図１１に示す。
【０００４】
【発明が解決しようとする課題】
一般に、アナログ増幅回路の入力電圧と出力電圧との関係は、次の（１）式のように示される。
Ｖ2 −Ｖbias＝Ｋ×（Ｖ1 −Ｖbias）                          …（１）
ここに、Ｖ1 ，Ｖ2 はそれぞれアナログ増幅回路の入力電圧，出力電圧を、また、Ｖbiasはアナログ増幅回路の動作点となる電圧、Ｋはアナログ増幅回路のゲインを示す。
ところで、図１１で示す従来の誤差増幅回路６の動作点は基準電圧ＶREF 、すなわちＶbias＝ＶREF となる。このため、ＶREF を変化させたときの過渡応答に問題が生じる。この点について、図１２を参照して説明する。
【０００５】
図１２は、図７におけるＤＣ−ＤＣコンバータ１を図８のような降圧チョッパ回路とし、検出回路５と誤差増幅回路６を図１１の如く構成した例で、ＶREF を図１２（ｂ）のようにステップ状に変化させたときの、ＤＣ−ＤＣコンバータの出力電圧波形例を図１２（ａ）に示す。
つまり、定常状態では、誤差増幅回路６の出力電圧ＶE は、目標値に相当する時比率のＰＷＭ信号を発生するために、キャリア信号ＶOSC の振幅内の或る直流値になっている。ここで、ＶREF をステップ状に変化させると、誤差増幅回路６の動作点Ｖbiasも同時にステップ状に変化する。このため、上記（１）式で示すようにＶREF の変位分だけＶE の値もステップ状に変化し、その値を初期値として次の目標値への制御が行なわれる。このため、誤差増幅回路６のゲインによらず、図１２（ａ）に示すような過大な行き過ぎ量が発生することになる。
したがって、この発明の課題は、ＰＷＭ制御回路を用いたＤＣ−ＤＣコンバータ出力電圧の行き過ぎ量を含めて過渡応答を改善することにある。
【０００６】
【課題を解決するための手段】
このような課題を解決するため、請求項１の発明では、半導体スイッチのオン，オフにより或る直流電圧を別の直流電圧に変換するＤＣ−ＤＣ（直流−直流）コンバータの出力電圧を検出する検出回路と、その検出電圧と基準電圧との誤差を増幅する誤差増幅回路と、この誤差増幅回路の出力電圧を三角波または鋸波のキャリア信号と比較する比較回路を有し前記ＤＣ−ＤＣコンバータを駆動するＰＷＭ信号を発生するＰＷＭ制御回路とを備えてなるＤＣ−ＤＣコンバータ用ＰＷＭ制御回路において、
前記誤差増幅回路を動作点が固定の第１のアナログ増幅回路と、動作点が固定の第２のアナログ増幅回路とのカスケード接続により構成し、かつ、前記第１のアナログ増幅回路を差動増幅回路とする。
さらに、前記第２のアナログ増幅回路をＰＩ調節回路とする。
【０００７】
また、半導体スイッチのオン，オフにより或る直流電圧を別の直流電圧に変換するＤＣ−ＤＣ（直流−直流）コンバータの出力電圧を検出する検出回路と、その検出電圧と基準電圧との誤差を増幅する誤差増幅回路と、この誤差増幅回路の出力電圧を三角波または鋸波のキャリア信号と比較する比較回路を有し前記ＤＣ−ＤＣコンバータを駆動するＰＷＭ信号を発生するＰＷＭ制御回路とを備えてなるＤＣ−ＤＣコンバータ用ＰＷＭ制御回路において、
前記誤差増幅回路を差動増幅回路とＰＩ調節回路の合成回路とし、その動作点を固定にしたものも対象とする。
【０００８】
そして、前記ＰＷＭ制御回路の駆動電源を負極側端子をグランド電位に接続した単一の正電源とし、前記比較回路または前記ＤＣ−ＤＣコンバータを、このＤＣ−ＤＣコンバータの出力電圧は前記誤差増幅回路の出力電圧が前記キャリア信号の振幅下限電位に等しいときに最小となるように構成し、前記誤差増幅回路の動作点を前記キャリア信号の振幅下限電位とグランド電位の間の電位に設定することを特徴とする（請求項１の発明）。
この請求項１の発明においては、前記誤差増幅回路のゲインを決定する受動素子に単数または複数のコンデンサを接続したときは、このコンデンサと並列にスイッチを接続し、前記ＤＣ−ＤＣコンバータおよび前記ＰＷＭ制御回路の停止時に前記スイッチをオンすることができる（請求項２の発明）。
【０００９】
【発明の実施の形態】
図１はこの発明の第１の参考例を示す回路図である。
これは、図７に示す誤差増幅回路６を、演算増幅器９１と抵抗１１〜１４で構成したアナログ差動増幅回路６ａと、演算増幅器９２と抵抗１５，１６およびコンデンサ８１で構成したアナログＰＩ調節回路６ｂとをカスケード接続したものとしている。一般に、アナログ差動増幅回路の入力電圧と出力電圧との関係は、次の（２）式で示される。
Ｖ2 −Ｖbias＝Ｋ'×（Ｖ1 '−Ｖ1 "）              …（２）
ここで、Ｖ1 '，Ｖ1 "はアナログ差動増幅回路の各入力電圧、Ｋ'はアナログ差動増幅回路のゲインを表わす。なお、アナログＰＩ調節回路の入力電圧と出力電圧との関係は（１）式と同様である。また、図１におけるアナログ差動増幅回路６ａとアナログＰＩ調節回路６ｂの動作点は、いずれもグランド電位となっている。
【００１０】
図１では、演算増幅器で構成したアナログ差動増幅回路６ａとアナログＰＩ調節回路６ｂのカスケード接続としたが、上記（２）式で表わされるアナログ差動増幅回路および（１）式で示されるアナログ増幅回路のカスケード接続で、それぞれの動作点がＶREF によらず常に一定（固定）であるならば、他の回路構成でも実現可能であり、図１の回路に限定されるものではない。したがって、例えばアナログＰＩ調節回路６ｂの抵抗１５と並列にコンデンサを接続することでＰＩＤ調節回路としたり、あるいはコンデンサ８１を省略してＰ調節回路とすることも可能である。
【００１１】
図１３に、図７のＤＣ−ＤＣコンバータ１を図８のような降圧チョッパ回路、誤差増幅回路６を図１の如く構成し、ＶREF をステップ状に変化させたときのＤＣ−ＤＣコンバータの出力電圧波形例を示す。
すなわち、定常状態では誤差増幅回路６の出力電圧ＶE は、目標値に相当する時比率のＰＷＭ信号を発生するために、キャリア信号ＶOSC の振幅内の或る直流値となっている（図１３（ｂ）参照）。そして、ＶREF をステップ状に変化させても、アナログ差動増幅回路６ａおよびアナログＰＩ調節回路６ｂの動作点はグランド電位のまま変化しない。このため、ＶE は図１２の従来例の場合のようにステップ状に変化せず、その結果、ＤＣ−ＤＣコンバータの出力電圧ＶOUT は、差動増幅回路およびＰＩ調節回路のゲインによって一意に決まる過渡応答をしながら、図１３（ａ）の如く目標値に収束することになる。
【００１２】
図２はこの発明の第２の参考例を示す回路図である。
これは、図７に示す誤差増幅回路６を、演算増幅器９３および抵抗２１〜２４ならびにコンデンサ８２，８３から構成し、図１と等価な伝達関数を単一の演算増幅器で実現したものとしている。その動作点もグランド電位となっていることから、この回路の動作は図１の場合と同じとなる。
図２では、図１に示すアナログ差動増幅回路６ａとアナログＰＩ調節回路６ｂのカスケード接続と等価な合成回路としたが、上記（２）式で表わされるアナログ差動増幅回路および（１）式で表わされるアナログ増幅回路のカスケード接続と等価な合成回路で、動作点がＶREF によらず常に一定であるならば、他の回路構成でも実現可能であり、図２の回路に限定されるものでないのは図１の場合と同様である。
【００１３】
図３はこの発明の第１の実施の形態である図１の変形例を示す回路図で、図１のグランド電位に接続している個所に、直流電源７１を付加して構成される。この場合の動作点は、直流電源７１の電圧ＶM である。すなわち、図３に示す演算増幅器９１，９２の駆動電源は単一の正電源であり、図７に示す比較回路７またはＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ１の出力電圧は誤差増幅回路６の出力電圧ＶE がキャリア信号ＶOSC の振幅下限電位に等しいときに、最小となるように構成し、直流電源７１の出力電圧ＶM はキャリア信号ＶOSC の振幅下限電位とグランド電位との間の値に設定する。
つまり、この例では先の（１）式において、Ｖ2 −Ｖbias＝０、すなわちＶ2 ＝Ｖbias＝ＶM の場合においても、ＤＣ−ＤＣコンバータ１の出力電圧OUT は零になる。このため、例えばＰＷＭ制御回路４の起動時に、演算増幅器９１，９２と直流電源７１の起動時刻（タイミング）が異なり、直流電源７１が先に立ち上がった場合にもＤＣ−ＤＣコンバータ１の出力電圧OUT を零のまま保持でき、不要な出力電圧が発生するのを防ぐことができる。
【００１４】
図４はこの発明の第２の実施の形態である図２の変形例を示す回路図で、図２のグランド電位に接続している個所に直流電源７２を付加して構成される。この場合の動作点は、直流電源７２の電圧ＶM である。すなわち、図４に示す演算増幅器９３の駆動電源は単一の正電源であり、図７に示す比較回路７またはＤＣ−ＤＣコンバータ１は、ＤＣ−ＤＣコンバータ１の出力電圧は誤差増幅回路６の出力電圧ＶE がキャリア信号ＶOSC の振幅下限電位に等しいときに最小となるように構成し、直流電源７２の出力電圧ＶM はキャリア信号ＶOSC の振幅下限電位とグランド電位との間の値に設定する。
【００１５】
図５はこの発明の第３の実施の形態である図３の変形例を示す回路図で、図３のコンデンサ８１と並列にスイッチ６１を付加して構成される。その動作について、図１４も参照して説明する。なお、演算増幅器９２の駆動電源および直流電源７１は既に起動しており、演算増幅器９２の出力電圧ＶE は停止時に０とする。また、演算増幅器９２の停止時はスイッチ６１をオンとし、コンデンサ８１の両端を短絡しておくものとする。
ここで、演算増幅器９２を起動すると、ＶE は演算増幅器９２の起動と同時に動作点であるＶM まで上昇する。演算増幅器９２の起動後にスイッチ６１を開放すると、ＶM を初期値として制御を開始する。このとき、スイッチ６１がないと、図１４に細線で示すようにコンデンサ８１を充電しながらＶE が緩やかに上昇するため、ＰＷＭ制御を開始するキャリア信号ＶOSC の下限電圧にＶE が到達するのに大きな遅延が生じることになる。
【００１６】
そこで、誤差増幅回路のゲインを決定する受動素子にコンデンサを用いた場合は、誤差増幅回路の停止時にコンデンサの電荷を放電しておくことで、起動時の誤差増幅回路の出力電圧ＶE の立ち上がり時間を速くし、ＤＣ−ＤＣコンバータの起動時間を短縮するようにしている。
図６はこの発明の第４の実施の形態である図４の変形例を示す回路図で、図４のコンデンサ８２，８３と並列にスイッチ６２，６３をそれぞれ付加して構成される。その動作については図１４と同様なので、説明は省略する。
【００１７】
【発明の効果】
請求項１の発明によれば、従来のように基準電圧を変化させてＤＣ−ＤＣコンバータの出力電圧を制御する場合に発生していた過大な行き過ぎを抑制することができ、ＰＷＭ制御回路の起動時におけるＤＣ−ＤＣコンバータの不要な出力電圧の発生を防ぐことが可能となる。
請求項２の発明によれば、請求項１の発明における起動時間の遅延を短縮することができる。
【図面の簡単な説明】
【図１】  この発明の第１の参考例を示す回路図である。
【図２】  この発明の第２の参考例を示す回路図である。
【図３】  この発明の第１の実施の形態を示す回路図である。
【図４】  この発明の第２の実施の形態を示す回路図である。
【図５】  この発明の第３の実施の形態を示す回路図である。
【図６】  この発明の第４の実施の形態を示す回路図である。
【図７】  ＤＣ−ＤＣコンバータ用ＰＷＭ制御回路の従来例を示すブロック図である。
【図８】  ＤＣ−ＤＣコンバータの第１の具体例を示す回路図である。
【図９】  ＤＣ−ＤＣコンバータの第２の具体例を示す回路図である。
【図１０】  ＤＣ−ＤＣコンバータの第３の具体例を示す回路図である。
【図１１】  検出回路と誤差増幅回路の具体例を示す回路図である。
【図１２】  図１１の動作説明図である。
【図１３】  図１の動作説明図である。
【図１４】  図５の動作説明図である。
【符号の説明】
１…ＤＣ−ＤＣコンバータ、２，７１，７２…直流電源、３…負荷、４…ＰＷＭ制御回路、５…検出回路、６…差動増幅回路、７…比較回路、８…基準電圧源、９…発振回路、１１〜１６，２１〜２４，３１〜３３…抵抗、６１，６２，６３…スイッチ、８１，８２，８３…コンデンサ、９１〜９３…演算増幅器。
【図１】
0003695577.tif 000002
【図２】
0003695577.tif 000003
【図３】
0003695577.tif 000004
【図４】
0003695577.tif 000005
【図５】
0003695577.tif 000006
【図６】
0003695577.tif 000007
【図７】
0003695577.tif 000008
【図８】
0003695577.tif 000009
【図９】
0003695577.tif 000010
【図１０】
0003695577.tif 000011
【図１１】
0003695577.tif 000012
【図１２】
0003695577.tif 000013
【図１３】
0003695577.tif 000014
【図１４】
0003695577.tif 000015