(57)【特許請求の範囲】
【請求項１】
ディジタル信号を担うピット列を線速度一定で回転制御しながら記録した光ディスクを所定の線速度で回転制御する回転制御手段と、
回転制御された前記光ディスクから前記ピット列を読み取って読取信号を出力する読取手段と、
前記読取信号からサンプルクロック信号に基づいて前記ディジタル信号に復号する復号手段と、
前記サンプルクロック信号を発生するクロック信号発生手段と、
前記読取手段を前記光ディスクにおける所定の半径位置へ移送する移送手段と、を備えたディジタル信号再生装置であって、
前記クロック信号発生手段は、前記所定の線速度と前記所定の半径位置に応じた目標周波数を設定する周波数設定手段と、
設定した前記目標周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第１の周波数誤差信号生成手段と、
前記ディジタル信号に基づく周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第２の周波数誤差信号生成手段と、
前記読取信号に基づく位相と前記サンプルクロック信号の位相との誤差信号を生成する位相誤差信号生成手段と、
前記第１の周波数誤差信号と前記第２の周波数誤差信号と前記位相誤差信号の内、少なくとも１の誤差信号に基づいて前記サンプルクロック信号を発生する電圧制御発振回路と、からなり、
前記電圧制御発振回路は、前記読取手段が前記所定の半径位置へ移送されたとき、前記第１の周波数誤差信号に基づいて前記サンプルクロック信号を発生した後、前記第２の周波数誤差信号並びに前記位相誤差信号の少なくとも一の誤差信号に基づいて前記サンプルクロック信号を発生し、
前記周波数設定手段は、前記読取手段を移送する前に前記読取手段が存在した前記光ディスクにおける半径位置と移送した後の前記光ディスクにおける半径位置との比と、前記所定の線速度と、に基づいて、前記目標周波数を設定することを特徴とするディジタル信号再生装置。
【請求項２】
ディジタル信号を担うピット列を線速度一定で回転制御しながら記録した光ディスクを所定の線速度で回転制御する回転制御手段と、
回転制御された前記光ディスクから前記ピット列を読み取って読取信号を出力する読取手段と、
前記読取信号からサンプルクロック信号に基づいて前記ディジタル信号に復号する復号手段と、
前記サンプルクロック信号を発生するクロック信号発生手段と、
前記読取手段を前記光ディスクにおける所定の半径位置へ移送する移送手段と、を備えたディジタル信号再生装置であって、
前記クロック信号発生手段は、前記所定の線速度と前記所定の半径位置に応じた目標周波数を設定する周波数設定手段と、
設定した前記目標周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第１の周波数誤差信号生成手段と、
前記ディジタル信号に基づく周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第２の周波数誤差信号生成手段と、
前記読取信号に基づく位相と前記サンプルクロック信号の位相との誤差信号を生成する位相誤差信号生成手段と、
前記第１の周波数誤差信号と前記第２の周波数誤差信号と前記位相誤差信号の内、少なくとも１の誤差信号に基づいて前記サンプルクロック信号を発生する電圧制御発振回路と、からなり、
前記電圧制御発振回路は、前記読取手段が前記所定の半径位置へ移送されたとき、前記第１の周波数誤差信号に基づいて前記サンプルクロック信号を発生した後、前記第２の周波数誤差信号並びに前記位相誤差信号の少なくとも一の誤差信号に基づいて前記サンプルクロック信号を発生し、
前記第２の周波数誤差信号生成手段は、前記ディジタル信号に含まれる同期信号の周波数の整数倍の周波数と前記サンプルクロック信号の周波数との誤差信号を生成することを特徴とするディジタル信号再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光ディスクに記録されているディジタル信号の再生を行うディジタル信号再生装置に関し、特に、ディジタル信号の再生タイミングに同期したサンプルクロック信号を発生するクロック信号発生回路を備えたディジタル信号再生装置の改良技術に関する。
【０００２】
【従来の技術】
図１は、かかるディジタル信号再生装置としてのＣＤ（コンパクトディスク）プレーヤの概略構成を示す図である。
【０００３】
図１において、光ディスクであるＣＤ３は、スピンドルサーボ回路９から供給される回転制御信号に基づいてスピンドルモータ２を介して所定の線速度を担う回転速度で回転駆動せしめられる。ピックアップ１は、ＣＤ３に光ビームを照射した際の当該ＣＤ３に記録されたピット列によって干渉を受けた反射光を受光して、その受光量に応じた信号レベルを有する読取信号を発生する。ヘッドアンプ４はかかる読取信号を所望に増幅した増幅読取り信号を波形等化回路としてのイコライザ５に供給する。
【０００４】
イコライザ５は、かかる増幅読取信号の所定の高域帯域を強調する周波数特性にてこの増幅読取信号に対して波形補償を行って、これをコンパレータ６に供給する。すなわち、イコライザ５は、ＣＤプレーヤの如き光再生系において生じるという、読取信号の高域成分における振幅の低下を補うべく、かかる高域成分の振幅を強制的に大にするのである。
【０００５】
コンパレータ６は、かかるイコライザ５にて波形補償された読取信号の信号レベルと、所定基準電圧との大小比較を行い、この大小比較結果に応じた２値信号を発生する。
【０００６】
クロック発生回路７は、コンパレータ６から供給される２値信号と電圧制御発振回路であるＶＣＯ（Voltage Controlled Oscillator)７３から供給されるサンプルクロック信号との位相を比較して位相誤差信号を出力する位相比較回路７１と、かかる位相誤差信号の帯域を制限するＬＰＦ（Low Pass Filter)７２と、ＬＰＦ７２から出力される位相誤差信号に基いたクロック信号を発生するＶＣＯ７３とから成る所謂ＰＬＬ（Phase Locked Loop)回路の構成を有しており、かかる２値信号の信号エッジに位相同期したサンプルクロック信号を発生してこれをサンプリング回路８に供給する。
【０００７】
サンプリング回路８は、かかるサンプルクロック信号に応じたタイミングにて上記２値信号をサンプリングしてこれを順次、再生ディジタル信号として出力する。
【０００８】
一方、ＣＤプレーヤには、例えばピックアップ１をディスク半径方向に移送するスライダを担持するスライダベースに設けられたスケール（半径位置を示す目盛り）を光学的または機械的に読み取ることによって、ピックアップ１の当該ディスク半径方向における存在位置を知らしめる位置検出信号を出力する位置検出回路１０と、ＣＤ３を担持するスピンドルモータ２の回転速度（回転周波数）を検出して周波数検出信号を出力する周波数検出回路１１とが具備されており、これら位置検出回路１０と周波数検出回路１１からの各検出信号はコントロールＣＰＵ１２に供給される。
【０００９】
コントロールＣＰＵ１２は、供給された位置検出信号に基づいて、ピックアップを所定の再生半径位置に移送せしめるアクセス動作を制御し、周波数検出信号に基づいて、ＣＬＶ（Constant Linear Velocity：線速度一定）記録されたディスク（以下、ＣＬＶディスクと称する。）であるＣＤ３のかかる再生半径位置におけるディスクの回転速度をスピンドルサーボ回路９に対して設定する。
【００１０】
【発明が解決しようとする課題】
ところで、ディスクのように重量のある負荷を回転駆動するスピンドルモータ２は、負荷の慣性力により、一般的にその応答が遅い。したがって、ＣＬＶディスクにおいては、ピックアップを所定の再生半径位置に移送して記録情報の読取り動作に移行するまでに要する時間、すなわちアクセス時間は、スピンドルモータの回転速度が、かかる再生半径位置における所定回転速度に達するのを待たなければならないため、長大になってしまう。スピンドルモータのトルクを大きくすれば応答を速めることができるが、トルクを大きくするためには、大電流を流す必要があり、かかる電流による発熱で装置内の温度が上昇するため、強制冷却等の新たな措置を施す必要が生じ、装置が大型化するという問題があった。特
に、コンピュータソフトウエアを担うＣＤ−ＲＯＭ等を再生する装置の場合、コンピュータの筐体内部に組み込まれる場合が多く、大きさに制限が加えられることから、装置の大型化が生じることは好ましくない。
【００１１】
そこで、アクセス動作によって所望の再生位置へのピックアップ１の移送が終了した後、スピンドルモータ２がその半径位置における所定の回転速度に達するのを待たずに、記録情報の読取り動作に移行することができれば好都合である
が、そのためには、クロック信号発生回路７は、ピックアップ１が移送された再生半径位置において、所定の線速度になっていなくてもデータの再生ができるように、ＣＤ３からの読取信号に基づく２値信号の信号エッジの周波数と位相に同期したクロック信号を発生する必要がある。。
【００１２】
本発明は、アクセス動作に伴うディスクの回転速度の変化期間であっても、ディスクからの読取信号の周波数と位相に同期したサンプルクロック信号を発生する事ができるクロック信号発生回路を備えた、ディジタル信号再生装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明のディジタル信号再生装置は、ディジタル信号を担うピット列を線速度一定で回転制御しながら記録した光ディスクを所定の線速度で回転制御する回転制御手段と、回転制御された前記光ディスクから前記ピット列を読み取って読取信号を出力する読取手段と、前記読取信号からサンプルクロック信号に基づいて前記ディジタル信号に復号する復号手段と、前記サンプルクロック信号を発生するクロック信号発生手段と、前記読取手段を前記光ディスクにおける所定の半径位置へ移送する移送手段と、を備えたディジタル信号再生装置であって、前記クロック信号発生手段は、前記所定の線速度と前記所定の半径位置に応じた目標周波数を設定する周波数設定手段と、設定した前記目標周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第１の周波数誤差信号生成手段と、前記ディジタル信号に基づく周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第２の周波数誤差信号生成手段と、前記読取信号に基づく位相と前記サンプルクロック信号の位相との誤差信号を生成する位相誤差信号生成手段と、前記第１の周波数誤差信号と前記第２の周波数誤差信号と前記位相誤差信号の内、少なくとも１の誤差信号に基づいて前記サンプルクロック信号を発生する電圧制御発振回路と、からなり、前記電圧制御発振回路は、前記読取手段が前記所定の半径位置へ移送されたとき、前記第１の周波数誤差信号に基づいて前記サンプルクロック信号を発生した後、前記第２の周波数誤差信号並びに前記位相誤差信号の少なくとも一の誤差信号に基づいて前記サンプルクロック信号を発生し、前記周波数設定手段は、前記読取手段を移送する前に前記読取手段が存在した前記光ディスクにおける半径位置と移送した後の前記光ディスクにおける半径位置との比と、前記所定の線速度と、に基づいて、前記目標周波数を設定することを特徴とする。
又は、本発明のディジタル信号再生装置は、ディジタル信号を担うピット列を線速度一定で回転制御しながら記録した光ディスクを所定の線速度で回転制御する回転制御手段と、回転制御された前記光ディスクから前記ピット列を読み取って読取信号を出力する読取手段と、前記読取信号からサンプルクロック信号に基づいて前記ディジタル信号に復号する復号手段と、前記サンプルクロック信号を発生するクロック信号発生手段と、前記読取手段を前記光ディスクにおける所定の半径位置へ移送する移送手段と、を備えたディジタル信号再生装置であって、前記クロック信号発生手段は、前記所定の線速度と前記所定の半径位置に応じた目標周波数を設定する周波数設定手段と、設定した前記目標周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第１の周波数誤差信号生成手段と、前記ディジタル信号に基づく周波数と前記サンプルクロック信号の周波数との誤差信号を生成する第２の周波数誤差信号生成手段と、前記読取信号に基づく位相と前記サンプルクロック信号の位相との誤差信号を生成する位相誤差信号生成手段と、前記第１の周波数誤差信号と前記第２の周波数誤差信号と前記位相誤差信号の内、少なくとも１の誤差信号に基づいて前記サンプルクロック信号を発生する電圧制御発振回路と、からなり、前記電圧制御発振回路は、前記読取手段が前記所定の半径位置へ移送されたとき、前記第１の周波数誤差信号に基づいて前記サンプルクロック信号を発生した後、前記第２の周波数誤差信号並びに前記位相誤差信号の少なくとも一の誤差信号に基づいて前記サンプルクロック信号を発生し、前記第２の周波数誤差信号生成手段は、前記ディジタル信号に含まれる同期信号の周波数の整数倍の周波数と前記サンプルクロック信号の周波数との誤差信号を生成することを特徴とする。
【００１４】
【実施の形態】
本発明に基づく好ましい実施形態について、図面を用いて説明する。
なお、以下の説明では、ＣＬＶディスクとして、ＣＤよりも記録容量を飛躍的に向上させ、ディジタルオーディオ信号のみならずディジタル映像信号として一本の映画などがコンパクトディスクサイズに記録可能な高密度記録媒体であるＤＶＤを用いて説明する。
【００１５】
図２は、本実施形態におけるＤＶＤ方式対応のディジタル信号再生装置の構成の一例を示す図である。
図２において、ピックアップ１はスピンドルモータ２にて回転駆動せしめられる記録媒体としてのＤＶＤ３にビーム光を照射する。この際、ピックアップ１
は、上記ＤＶＤ３からの反射光を受光して、受光量に応じた信号レベルを有する読取信号を発生する。ヘッドアンプ４は、かかる読取信号を所望に増幅した増幅読取信号をＡ／Ｄ変換器２１に供給する。Ａ／Ｄ変換器２１はかかる増幅読取信号を後述するクロック発生回路２４から供給されるサンプルクロック信号のタイミングでサンプリングして、例えば８ビットから成るディジタルのサンプル値ｑに変換してこれをディジタルイコライザ２２に供給する。つまり、読取信号の信号レベルに対応したサンプル値が順次、ディジタルイコライザ２２に供給されるのである。
【００１６】
ディジタルイコライザ２２は、クロック信号発生回路２４から供給されるサンプルクロック信号の周波数に応じた周波数帯域において、かかるサンプル値ｑが上昇傾向から下降傾向、下降傾向から上昇傾向へと変化する際の周波数（以下、入力サンプル周波数と称する。）が高いほど、このサンプル値系列における振幅を大きく増加するように各サンプル値の値を調整した波形補償サンプル値を生成する。この際、かかる振幅の増加量は、コントロールＣＰＵ１２から供給される等化係数ｋに応じた量となる。
【００１７】
すなわち、ディジタルイコライザ２２は、かかるサンプル値ｑに対する処理により、サンプルクロック信号の周波数と等化係数ｋに応じた利得特性にて読取信号の高域成分を増加させているのである。この際、ディスクの回転速度によって決まる読取信号に含まれる高域成分の振幅を増加した信号に対応したサンプル値として波形補償サンプル値ｈが得られるのである。
【００１８】
図３は、かかるディジタルイコライザ２２をＦＩＲ（Finite Impulse        Response) フィルタにて実現した場合の回路例を示す図である。
図３において、乗算器Ｍ１は、供給されたサンプル値ｑに、−｛等化係数ｋ｝を乗算して得られた値を加算器Ａ１に供給する。乗算器Ｍ２は、ＤフリップフロップＤ１にて１クロックタイミング分遅延されて供給されてくるサンプル値ｑに＋｛等化係数ｋ｝を乗算して得られた値を加算器Ａ１に供給する。乗算器Ｍ３
は、ＤフリップフロップＤ２〜Ｄ３にて更に２クロックタイミング分遅延されて供給されてくるサンプル値ｑに＋｛等化係数ｋ｝を乗算して得られた値を加算器Ａ１に供給する。乗算器Ｍ４は、ＤフリップフロップＤ４にて更に１クロックタイミング分遅延されて供給されてくるサンプル値ｑに−｛等化係数ｋ｝を乗算して得られた値を加算器Ａ１に供給する。加算器Ａ１は、乗算器Ｍ１乃至Ｍ４それぞれにて得られた各乗算結果、さらに、ＤフリップフロップＤ１〜Ｄ２にて２クロックタイミング分遅延されて供給されてくるサンプル値ｑを全て加算して得られた加算結果を波形補償サンプル値ｈとして出力する。
【００１９】
図４は、かかる図３において示される回路による特性を示す図であり、以下
に、その伝達関数を示す。
Ｈ（ｆ）＝１＋２ｋｃｏｓ（２πｆ／ｆｓ）−２ｋｃｏｓ（４πｆ／ｆｓ）
Ｈ（ｆ）：伝達関数
ｆ      ：入力サンプル周波数
ｆｓ    ：サンプルクロック周波数
【００２０】
つまり、図３にて示される回路は、（−ｋ，＋ｋ，１，＋ｋ，−ｋ）なるインパルス応答を示すいわゆるコサインイコライザであり、図４に示されるように、ＣＰＵ１２から供給される等化係数ｋを固定とすれば、クロック信号発生回路２４から供給されるサンプルクロック信号の周波数ｆｓの増減に応じてその帯域特性（ピーク周波数）を変化させると共に、順次入力されてくるサンプル値ｑの入力サンプル周波数ｆがかかるサンプルクロック信号の周波数ｆｓで決まる帯域内において高くなるほど波形補償サンプル値ｈによる系列の振幅を大とするのである。
【００２１】
この様に、図３に示されるディジタルイコライザ２２は、サンプルクロック信号の周波数ｆｓに応じてその帯域特性が変化するため、高速アクセスなどによって生じるディスク回転速度の変化期間においてディスクからの読取信号に位相同期したクロック信号が後述するクロック信号発生回路２４から供給されることにより、ディスク回転速度の変化に伴うかかるサンプルクロック信号の周波数ｆｓの変化に追従してその帯域特性が自動的に変化する。したがって、コントロールＣＰＵ１２は、等化係数ｋの初期設定を行う以外は、波形等化回路の帯域特性に関わる制御動作は一切行う必要がない。
【００２２】
なお、ディジタルイコライザとしてＤフリップフロップを４段縦続接続したタップ数５の構成例を説明したが、これに限定されるものではない。
【００２３】
また、ＤＶＤで提案されている、互いに異なる記録密度を有する複数種類の記録ディスクのいずれに対しても再生動作可能な再生装置においては、ディスクの種類に応じてかかるディジタルイコライザの等化係数ｋを変化せしめて、かかるディスクの種類に適合した高域強調量を設定することが可能である。
【００２４】
ディジタルイコライザ２２から出力する波形補償サンプル値ｈは、ビタビ復号回路２３とクロック発生回路２４とに供給される。
【００２５】
ビタビ復号回路２３は、かかる波形補償サンプル値ｈを連続した時系列として捕らえ、このサンプル値系列に対して最も存在確率の高い復号データ系列を求めてこれを再生ディジタル信号として出力する。
【００２６】
クロック信号発生回路２４は、ＣＰＵ１２によって指定されるディスクの回転速度に応じた線速度を担う基準周波数に、サンプルクロック信号の周波数を追従せしめると共に、かかるサンプルクロック信号の位相をディジタルイコライザ２２から供給される波形補償サンプル値ｈの系列の位相に同期せしめる。つまりサンプルクロック信号の周波数と位相が読取信号の周波数と位相に同期したサンプルクロック信号を発生させる。
【００２７】
以下に、クロック信号発生回路２４の構成について詳述する。
クロック信号発生回路２４は、基準クロック発生器２４１、固定周波数制御回路２４２、同期周波数制御回路２４３、位相制御回路２４４、ＬＰＦ２４５、ＶＣＯ２４６とから成る。
【００２８】
基準クロック発生器２４１は、例えば水晶発振回路とかかる水晶発振回路から発生する高周波数のパルス信号を所定の分周比で分周する分周回路とからなり、所定の周波数を有するパルス信号を基準クロック信号として発生する。かかる基準クロック信号の周波数は、ＤＶＤフォーマットで規定される基準となる線速度でＤＶＤが回転制御されている際に得られるべきサンプルクロック信号の周波数の整数倍（１倍も含む）の周波数が好ましいが、周波数の変動が少ない、つま
り、発振精度の高いパルス信号であれば周波数は特に限定されるものではない。
【００２９】
固定周波数制御回路２４２は、コントロールＣＰＵ１２から供給される後述する分周比Ｍと基準値Ｎによって規定される目標周波数と、ＶＣＯ２４６から供給されるサンプルクロック信号ａの周波数ｆｓとの周波数誤差を検出する。
【００３０】
同期周波数制御回路２４３は、ビタビ復号回路２３から供給される再生ディジタル信号に含まれる同期信号の周波数の整数倍の周波数とＶＣＯ２４６から供給されるサンプルクロック信号ａの周波数との周波数誤差を検出する。
【００３１】
位相制御回路２４４は、入力した波形補償サンプル値系列からゼロクロス点に最も近いサンプル値を抽出し、このサンプル値レベルに基づいて位相誤差を検出する。
【００３２】
以上述べた、固定周波数制御回路２４２、同期周波数制御回路２４３、位相制御回路２４４から供給される周波数誤差信号並びに位相誤差信号は、ＬＰＦ（  Low Pass Filter ）２４５を介してＶＣＯ２４６に供給され、ＶＣＯ２４６からはかかる誤差信号に応じた周波数並びに位相を有するクロック信号が発生する。
【００３３】
図５に固定周波数制御回路２４２のより具体的な回路例を示す。
図５において、分周カウンタ５１は、ＶＣＯ２４６から供給されるサンプルクロック信号ａをコントロールＣＰＵ１２から供給される分周比Ｍに基いて分周
し、かかるサンプルクロック信号を２Ｍ回計数する期間毎に例えば１クロック期間Ｈレベルとなるパルス信号ｂを計測カウンタ５２に出力する。計測カウンタ５２は、Ｈレベルのパルス信号ｂの到来に応じてその計数値をゼロリセットすると共に、パルス信号ｂがＬレベルの期間は基準クロック信号発生器２４１から供給される基準クロック信号ｃを計数し、その計数値ｄをコンパレータ５３に出力する。コンパレータ５３は、計測カウンタ５２から供給される計数値ｄとコントロールＣＰＵ１２によって設定される基準値Ｎとの大小比較を行い、計数値ｄが基準値Ｎより小さいときＨレベル、大きいときにはＬレベルの２値信号ｅをスイッチ回路５４を介してＬＰＦ２４５に出力する。このように、２値信号ｅは、クロック信号ａの２Ｍクロック期間のうち、基準クロック信号ｃのＮクロック期間Ｈレベルとなり、残りの期間Ｌレベルとなる。したがって、クロック信号ａの周波数ｆｓが後述する目標周波数（基準クロック信号ｃの周波数ｆref 、分周比Ｍ並びに基準値Ｎによって決まる）よりも高ければ、２値信号ｅの２Ｍ期間におけるＨレベル期間の占める割合、すなわち２値信号ｅのデューティが５０％より大きくなり、逆に周波数ｆｓが目標周波数よりも低ければ、デューティは５０％よりも小さくなる。
【００３４】
図６に同期周波数制御回路２４３のより具体的な回路例を示す。
図６において、同期検出器６１は、ビタビ復号回路２３から供給される再生ディジタル信号ｇより、所定の周期で存在する同期信号を検出する。ＤＶＤフォーマットの場合、記録データ中１４８８クロック毎に同期信号が記録されている。かかる同期信号は、通常のデータパターンには現れない特異なパターン信号であり、同期検出器６１は、与えられた再生ディジタル信号からこの特異パターンと一致するパターンを検出したとき、検出パルスｍを計測カウンタ６２並びにレジスタ６３に出力する。計測カウンタ６２は、検出パルスｍが到来するタイミングで計数値をゼロリセットすると共に、クロック信号ａの計数を開始し、その計数値ｉをレジスタ６３のデータ入力端子に供給する。レジスタ６３は、検出パルスｍの到来するタイミングにおいて入力端子に供給されている計数値ｉを、次の検出パルスが到来するまでの間保持する。保持された計数値ｉは、レジスタ６３からの出力値ｊとして減算器６４に供給される。減算器６４では、レジスタ６３からの出力値ｊとコントロールＣＰＵ１２から与えられる目標値（本実施形態においては１４８８）との減算が行われ、周波数誤差信号ｎが生成される。かかる周波数誤差信号ｎは、ＰＷＭ（Pulse Width Modulation) 変調器６５に供給され、周波数誤差信号ｎに比例したデューティを有するパルス信号ｌがＰＷＭ変調器６５からＬＰＦ２４５に出力される。
【００３５】
図７に位相制御回路２４４のより具体的な回路例を示す。
図７において、加算器７２は、ディジタルイコライザ２２から供給される波形補償サンプル値ｈと、Ｄフリップフロップ７１によって１サンプリングクロック分だけ遅延された遅延サンプル値ｈl との加算を行う。かかる加算動作により加算器７２は、隣接する２つのサンプル値ｈ毎に、その平均サンプル値ｒを求め
る。
【００３６】
排他的論理和回路７７は、上記平均サンプル値ｒのＭＳＢ（最上位ビット）、及びＤフリップフロップ７６によって１サンプリングクロック分だけ遅延された平均サンプル値ｒのＭＳＢ各々の論理値が不一致である場合には、論理値「１」のイネーブル信号ｔをＤレジスタ７３及び７８の各々に供給する一方、両者が同一論理値である場合には、論理値「０」のイネーブル信号ｔをＤレジスタ７３及び７８の各々に供給する。この際、両者が不一致であるということは、上記平均サンプル値ｒが正の値から負の値、または負の値から正の値へと推移している状態、いわゆるゼロクロス状態にあることを示しているのである。排他的論理和回路７７は、かかるゼロクロス状態を検出した場合に、論理値「１」のイネーブル信号ｔをＤレジスタ７３及び７８の各々に供給するというゼロクロス検出手段として動作するのである。
【００３７】
かかるＤレジスタ７３は、上記排他的論理和回路７７から論理値「１」のイネーブル信号が供給されたときにのみ、上記Ｄレジスタ７１から供給された遅延サンプル値を取り込んでこれを抽出サンプル値ｖとして極性反転回路７４及び選択回路７５に出力する。
【００３８】
一方、Ｄレジスタ７８は、上記排他的論理和回路７７から論理値「１」のイネーブル信号ｔが供給された時にのみ、上記平均サンプル値ｒのＭＳＢを取り込んでこれを傾斜信号ｕとして選択回路７５に出力する。この際、平均サンプル値ｒが正の値から負の値へと推移している場合、すなわち、平均サンプル値ｒの推移変化が下降傾向にある場合には、かかる傾斜信号ｕの信号論理値は「１」とな
り、一方、かかる平均サンプル値ｒの推移変化が上昇傾向にある場合には、かかる傾斜信号ｕの信号論理値は「０」となる。この傾斜信号ｕは選択回路７５の切換制御信号として利用され、平均サンプル値ｒの推移変化が上昇傾向にある場
合、すなわち、傾斜信号ｕが「０」の場合には極性反転回路７４から供給された極性を反転された遅延サンプル値を位相誤差信号ｘとしてＰＷＭ変調器７９に出力する一方、平均サンプル値ｒの推移変化が下降傾向にある場合、すなわち、傾斜信号ｕが「１」の場合にはＤレジスタ７３から供給された遅延サンプル値をそのまま位相誤差信号ｘとしてＰＷＭ変調器７９に出力する。ＰＷＭ変調器７９
は、選択回路７５から供給される位相誤差信号ｘに比例したデューティを有するパルス信号ｙを生成し、ＬＰＦ２４５に出力する。
【００３９】
図７に示されるが如き構成の位相制御回路２４４においては、ディジタルイコライザ回路２２から供給された波形補償サンプル値ｈの平均サンプル値ｒが、正の値から負の値、または負の値から正の値へと推移するゼロクロス区間を検出
し、この区間中に存在するサンプル値を抽出サンプル値ｖとして出力するとともに、抽出サンプル値とかかる抽出サンプル値の極性を反転せしめたサンプル値とを傾斜信号ｕに応じて選択したものを位相誤差信号ｘとする構成となっている。平均サンプル値ｒは、ディジタルイコライザ２２から供給される波形補償サンプル値ｈに基づいて導出されるものであるから、かかる位相誤差信号ｘは、精度の高い位相差信号となり、ＶＣＯ２４６から出力するクロック信号もその位相精度が高いものとなる。
【００４０】
図８にＬＰＦ２４５の回路例を示す。
ＬＰＦ２４５は、固定周波数制御回路２４２、同期周波数制御回路２４３、位相制御回路２４４のそれぞれから出力される２値信号を抵抗器並びにコンデンサとで構成される受動フィルタ８１，８２，８３によって平滑して各２値信号のデューティに比例した電圧信号を生成すると共に、オペアンプ８４を用いた能動フィルタ８５において、各電圧信号を加算して誤差電圧信号Ｖo を生成する。かかる誤差電圧信号が、ＶＣＯ２４６の制御電圧となる。尚、オペアンプ８４の正入力端子に印加される電圧Ｖc は、上記各２値信号のデューティが５０％である場合の平均電圧と等しい電圧レベルを有している。
【００４１】
次に、以上の構成を有するクロック信号発生回路２４に対するコントロールＣＰＵ１２の制御動作について説明する。
コントロールＣＰＵ１２は、本実施形態のディジタル信号再生装置のサーチ動作において、ピックアップの移送直後における読取半径位置に応じて変化したＤＶＤからの読取信号の周波数に、サンプルクロック信号の周波数を追従せしめるべく、分周比Ｍ及び基準値Ｎの設定動作を行う。
【００４２】
ここで、コントロールＣＰＵ１２によって設定される分周比Ｍと基準値Ｎについて説明する。
図５における固定周波数制御回路２４２から供給される２値信号ｅに基づいてＶＣＯ２４６の発振周波数ｆｓを制御する場合、固定周波数制御回路２４２，ＬＰＦ２４５，ＶＣＯ２４６を含む固定周波数制御ループが構成される。かかる固定周波数制御ループでは、図５における分周カウンタ５１によってＶＣＯ２４６から出力されるクロック信号が２Ｍ回計数される期間において、計測カウンタ５２によって基準クロック信号ｃを計数した計数値ｄがコンパレータ５３において基準値Ｎと比較され、かかる計数値ｄが基準値Ｎより小さい期間はＨレベルとなり、それ以外の期間はＬレベルとなる２値信号ｅが、ＬＰＦ２４５によって積分されてＶＣＯ２４６の発振周波数を制御する制御電圧信号となる。つまり、制御電圧信号は、２値信号ｅの２Ｍ期間におけるＨレベル期間の占める割合、すなわち２値信号ｅのデューティに応じてその電圧レベルが変化することになる。ＶＣＯ２４６は、制御電圧信号の電圧レベルにほぼ比例してその発振周波数を変え
る。したがって、かかる固定周波数制御ループにおいては、２値信号ｅのデューティが５０％となるように帰還制御が成されるのである。この際、図５の固定周波数制御回路においては、その構成から次の条件式が成り立つ。
Ｎ／ｆref ＝Ｍ／ｆｓ
よって、本実施形態における固定周波数制御ループにおいては、サンプルクロック信号の周波数ｆｓが、基準クロック信号の周波数ｆref と分周比Ｍと基準値Ｎとによって決まる目標周波数
ｆｓ＝ｆref ・Ｍ／Ｎ
となるように、帰還制御がなされるのである。
【００４３】
ところで、一般的に、サーチ動作に伴うスピンドルモータの回転制御の応答速度と比較して、ピックアップを移送する速度は充分に速く、このため、サーチする直前のスピンドルモータの回転速度とサーチした直後のスピンドルモータの回転速度は概略等しくなる。したがって、ＣＬＶディスクに対して高速アクセスする場合には、サーチする前の読取信号の周波数と、サーチした後の読取信号の周波数とは異なっている。より具体的には、サーチによって読取半径位置が外周に向かうほどサーチ直後に得られる読取信号の周波数は高くなり、内周に向かうほどかかる周波数は低くなる。
【００４４】
コントロールＣＰＵ１２は、上記点に鑑みて、サーチ直前並びにサーチ直後におけるピックアップの存在するディスク上の半径位置に応じて、分周比Ｍ及び／または基準値Ｎを設定するのである。より具体的には、分周比Ｍはサーチ後の半径位置に基いて設定し、基準値Ｎはサーチ前の半径位置に基いて設定する。例えば、ＤＶＤの最内周から最外周へサーチを実行する場合、ピックアップの情報読取位置は、半径２４mmから５８mmへ変化するので、Ｍ／Ｎを５８／２４に設定するのである。
【００４５】
なお、ここでは、基準クロック信号の周波数ｆref をＤＶＤフォーマットで規定される基準となる線速度でＤＶＤが回転制御されている際に得られるべきサンプルクロック信号の周波数とした場合を想定して説明しているが、基準クロック信号の周波数ｆref を任意に設定した場合には、設定した周波数に応じた補正係数を掛ければ良い。
【００４６】
コントロールＣＰＵ１２は、例えば、ビタビ復号回路２３から出力される再生ディジタル信号に対してなされる、誤り訂正等のデータ処理の状態を監視し、かかるデータ処理が正常に開始されたことを検出すると、スイッチＳＷ５４を開状態にせしめ、固定周波数制御ループを遮断する。
【００４７】
上記のように分周比Ｍ，基準値Ｎが設定されることにより、サーチ直後に得られるクロック信号発生回路２４から出力するサンプルクロック信号の周波数ｆｓはサーチ直後における読取信号の周波数と概略等しくなる。
【００４８】
サンプルクロック信号の周波数ｆｓが、読取り信号の周波数と概略等しくなることによって、同期周波数制御回路２４３において同期信号の検出が可能とな
る。したがって、同期周波数制御回路２４３からは、読取信号の同期信号の検出周波数の整数倍（本実施形態では、１４８８倍）の周波数とサンプルクロック信号の周波数ｆｓとの周波数誤差信号ｌが出力されることになり、同期周波数制御回路２４３、ＬＰＦ２４５、ＶＣＯ２４６を含む同期周波数制御ループによっ
て、クロック信号発生回路２４からは、正確に読取信号の同期信号の検出周波数の１４８８倍に周波数が一致したサンプルクロック信号が発生する。
【００４９】
同様に、サンプルクロック信号の周波数ｆｓが、読取信号の周波数と概略等しくなった後にサンプルクロック信号と読取信号との周波数同期が取られることによって、位相制御回路２４４による再生ディジタル信号のサンプル列に対する位相同期も可能となる。
【００５０】
同期周波数制御回路２４３並びに位相制御回路２４４によって一度位相同期まで取られると、スピンドルサーボによってサーチ先における回転速度にするべくスピンドルモータの回転速度が変化せしめられ、それに応じて読取信号の周波数が変化しても、かかる周波数変化がクロック信号発生回路２４の追従可能帯域内にあるならば、サンプルクロック信号は読取信号に対して周波数同期並びに位相同期が取られたままである。つまり、コントロールＣＰＵ１２は、高速アクセスをするべく、サーチ先のディスク上の半径位置に応じた分周比Ｍと基準値Ｎ、すなわち、かかる半径位置におけるサンプルクロック信号の有すべき周波数を設定し、その後、周波数同期並びに位相同期が取られて正常にデータ処理が開始されたことを確認した際に、固定周波数制御ループを遮断状態にすれば良いのであ
る。したがって、スピンドルモータの回転速度の変化に起因する読取信号の周波数の変化に合わせて制御動作を行う必要はない。
【００５１】
図９に、本実施形態において高速アクセスした場合のスピンドルモータの回転速度、読取信号の周波数（再生線速度）、サンプルクロック信号の周波数のそれぞれに対する動作状態の概念図を示す。
【００５２】
図９では、ピックアップ１のＤＶＤ３上での読取半径位置をサーチによって内周位置ｒi から外周位置ｒo （ポイント▲１▼）、外周位置ｒo から内周位置ｒi
（ポイント▲２▼）へと変化せしめた場合を想定している。サーチによって再生位置が変化しても所定の線速度にするべく、スピンドルモータの回転速度は、ポイント▲１▼を起点にその回転速度がｖi からｖo に向かって徐々に変化する。前述した通り、サーチ動作に伴うスピンドルモータの回転制御の応答速度と比較してピックアップを移送する速度は充分に速いから、ピックアップの外周位置ｒo への移送が終了した時点では、スピンドルモータの回転速度はほぼｖi に等しく、ピックアップによって読み取られる読取信号の周波数（再生線速度）は高くなる。
【００５３】
一方、サンプルクロック信号の周波数ｆｓは、まず、固定周波数制御ループによって、コントロールＣＰＵ１２から指定された目標周波数、すなわち、外周位置ｒo における、スピンドルモータの回転速度がｖi の時の再生線速度に相当するクロック周波数にまで増加される。ついで、同期周波数制御ループによってサンプルクロック信号の周波数が、読取信号中の同期信号の整数倍の周波数と正確に一致せしめられると共に、位相制御ループによって読取信号をイコライザを介して得られる波形補償サンプル値列の位相と一致せしめられる。かかるサンプルクロック信号は同期周波数制御ループ並びに位相制御ループによって、読取信号の周波数の変化に応じて、つまり、外周位置ｒo における所定の線速度を担う回転速度ｖo へ向かって変化するスピンドルモータの回転速度の変化に追従して変化する。
【００５４】
同様に、外周位置ｒo から内周位置ｒi へと変化せしめた場合（ポイント▲２▼）には、スピンドルモータの回転速度は、ポイント▲２▼を起点にその回転速度がｖ  o からｖi に向かって徐々に変化する。ピックアップの内周位置ｒi への移送が終了した時点では、スピンドルモータの回転速度はまだほぼｖo に等しいため、ピックアップからの読取信号の周波数は低くなる。
【００５５】
一方、サンプルクロック信号の周波数ｆｓは、まず、固定周波数制御ループによって、コントロールＣＰＵ１２から指定された目標周波数、すなわち、内周位置ｒi における、スピンドルモータの回転速度がｖo の時の再生線速度に相当するクロック周波数にまで低減される。ついで、同期周波数制御ループによってサンプルクロック信号の周波数が、読取信号中の同期信号の整数倍の周波数と正確に一致せしめられると共に、位相制御ループによって読取信号をイコライザを介して得られる波形補償サンプル値列の位相と一致せしめられる。かかるサンプルクロック信号は同期周波数制御ループ並びに位相制御ループによって、読取信号の周波数の変化に応じて、つまり、内周位置ｒi における所定の線速度を担う回転速度ｖi へ向かって変化するスピンドルモータの回転速度の変化に追従して変化する。
【００５６】
このように、サーチ直後においてもサンプルクロック信号の周波数と位相を読取信号の周波数と位相に同期せしめることができるので、スピンドルモータの回転速度の変化期間においてもディジタル信号の再生を正確に行なうことが可能となり、高速アクセスを実現できる。
【００５７】
なお、本実施形態では、ＤＶＤ方式対応のディジタル信号再生装置を例に説明したが、図１０に示すようにＣＤ方式対応のディジタル信号再生装置に対しても適用可能である。この際、位相制御回路２４４´には、図１における従来の位相比較回路７１の構成を採用できる。またこの場合、コントロールＣＰＵ１２は、高速アクセスによるスピンドルモータの回転速度の変化期間において、読取信号の周波数の変化に応じてアナログイコライザの帯域を設定する必要がある。
【００５８】
なお、本実施形態では、再生装置の再生形式として、ＣＬＶディスクであるＤＶＤの再生領域全面に亘ってＣＬＶ再生を行なうことを前提に説明しているが、ＤＶＤを部分的にＣＬＶ再生とＣＡＶ再生とを混在させて再生する場合であったり、ＤＶＤを一定の線速度では無く複数の線速度で再生する場合であっても、コントロールＣＰＵによってスピンドルモータの回転速度と固定周波数制御回路の分周比Ｍ並びに基準値Ｎの設定を適切に行なえば、スピンドルモータに負担をかけることなく高速アクセスを実現できる。
【００５９】
【発明の効果】
以上説明した通り、本発明によるディジタル信号再生装置は、クロック信号発生手段を、所定の半径位置に応じた目標周波数を設定する周波数設定手段と、設定した目標周波数とサンプルクロック信号の周波数との誤差信号を生成する第１の周波数誤差信号生成手段と、ディジタル信号に基づく周波数とサンプルクロック信号の周波数との誤差信号を生成する第２の周波数誤差信号生成手段と、読取信号に基づく位相とサンプルクロック信号の位相との誤差信号を生成する位相誤差信号生成手段と、第１の周波数誤差信号と第２の周波数誤差信号と位相誤差信号の内、少なくとも１の誤差信号に基づいて前記サンプルクロック信号を発生する電圧制御発振回路とから形成し、かかる電圧制御発振回路を、読取手段が所定の半径位置へ移送されたとき、第１の周波数誤差信号に基づいてサンプルクロック信号を発生した後、第２の周波数誤差並びに位相誤差信号の少なくとも一の誤差信号に基づいてサンプルクロック信号を発生するように構成した。
【００６０】
かかる構成によれば、サーチ動作によって再生半径が変化した場合、最初に第１の周波数誤差信号を用いた固定周波数制御ループによってサンプルクロック信号の周波数を再生半径の変化比に応じて設定した目標周波数に一致させる事ができるので、スピンドルモータの回転速度を変えることなく読取信号中の同期信号の検出が可能となり、サーチ直後においても読取信号の周波数と位相に同期したサンプルクロック信号を発生することができるので、スピンドルモータが再生半径位置における正規の回転速度に達していなくても、ディジタル信号を再生可能となる。したがって、スピンドルモータに負担をかけることなく、高速アクセスを実現できる。
【図面の簡単な説明】
【図１】ＣＤプレーヤの概略構成を示す図である。
【図２】本発明によるＤＶＤ対応のディジタルデータ再生装置の構成例を示す図である。
【図３】波形等化手段たるディジタルイコライザ２２の内部構成の一例を示す図である。
【図４】図３のディジタルイコライザ２２において、等化係数ｋを一定としたときの、クロック信号周波数に対する帯域特性の変化を示す図である。
【図５】図２に示す固定周波数制御回路２４２の内部構成の一例を示す図である。
【図６】図２に示す同期周波数制御回路２４３の内部構成の一例を示す図である。
【図７】図２に示す位相制御回路２４４の内部構成の一例を示す図である。
【図８】図２に示すＬＰＦ２４５の内部構成の一例を示す図である。
【図９】本実施形態において高速アクセスした場合のスピンドルモータの回転速度、読取信号の周波数、サンプルクロック周波数、のそれぞれに対する動作状態の概念図である。
【図１０】本発明によるディジタルデータ再生装置の他の構成例を示す図である。
【主要部分の符号の説明】
１      光ピックアップ
３      ＤＶＤディスク
１２    コントロールＣＰＵ
２１    Ａ／Ｄ変換器
２２    波形等化回路
２３    復号回路
２４    クロック信号発生回路
２４１  基準クロック発生器
２４２  固定周波数制御回路
２４３  同期周波数制御回路
２４４  位相制御回路
２４５  ＬＰＦ
２４６  ＶＣＯ
Ｍ      分周比
Ｎ      基準値
ｆref   基準クロック周波数
ｆｓ    サンプルクロック周波数
【図１】
0003698836.tif 000002
【図２】
0003698836.tif 000003
【図３】
0003698836.tif 000004
【図４】
0003698836.tif 000005
【図５】
0003698836.tif 000006
【図６】
0003698836.tif 000007
【図７】
0003698836.tif 000008
【図８】
0003698836.tif 000009
【図９】
0003698836.tif 000010
【図１０】
0003698836.tif 000011