(57)【特許請求の範囲】
【請求項１】
基板の両主面上に、夫々互いに逆導電型を有する半導体層を設けてなる光起電力素子であって、
側面を含む前記基板の全面に整流接合を備えたことを特徴とする光起電力素子。
【請求項２】
前記基板が結晶系半導体からなり、前記半導体層が共に非晶質もしくは微結晶半導体からなることを特徴とする請求項１記載の光起電力素子。
【請求項３】
前記基板の両主面と前記半導体層との間に、非晶質もしくは微結晶半導体からなる真性半導体層を介在せしめたことを特徴とする請求項２記載の光起電力素子。
【請求項４】
基板の両主面上に、互いに逆導電型を有する半導体層を備えてなる光起電力素子の製造方法であって、
前記基板の一方の主面上に、前記半導体層のうち前記基板と同導電型を示す一方の半導体層を形成した後に、前記基板の他方の主面上に他方の半導体層を形成することを特徴とする光起電力素子の製造方法。
【請求項５】
前記基板が結晶系半導体からなり、前記半導体層が非晶質もしくは微結晶半導体からなることを特徴とする請求項４記載の光起電力素子の製造方法。
【請求項６】
前記基板と前記半導体層との間に、非晶質もしくは微結晶半導体からなる真性半導体層を形成する工程を備えることを特徴とする請求項５記載の光起電力素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い光電変換効率を有する光起電力素子を製造する技術に属する。
【０００２】
【従来の技術】
太陽電池、光センサ等の光起電力素子においては、近年高い変換効率と低い製造コストとを両立するために、単結晶シリコン、多結晶シリコン等の結晶系半導体と非晶質もしくは微結晶を有するシリコン等の半導体とを組み合わせてなる光起電力素子が検討されている（例えば特開平５−１０２５０４号に詳しい）。
【０００３】
図４は斯かる光起電力素子の素子構造断面図であり、１はｎ型の単結晶または多結晶シリコン等の結晶系半導体からなる基板、２は該基板１の一主面上に形成された、真性の非晶質または微結晶シリコン等の非結晶性半導体からなる膜厚約１００Åの真性半導体層、３は該真性半導体層上に形成された、前記基板１とは逆導電型を有するｐ型の非晶質または微結晶シリコン等の非結晶性半導体からなる膜厚約１００Åの第一半導体層であり、該第一半導体層３上にはＳｎＯ2、ＩＴＯ等の透光性導電材からなる透光性電極４、及び櫛型形状を有するＡｇ，Ａｌ等の導電材からなる集電極５が形成されている。
【０００４】
また、前記基板１の他主面上には真性の非晶質または微結晶シリコン等の非結晶性半導体からなる膜厚約１００Åの真性半導体層６、ｎ型の非晶質または微結晶シリコン等の非結晶性半導体からなる膜厚約２００Åの第二半導体層７、及びＳｎＯ2、ＩＴＯ等の透光性導電材からなる透光性電極８、及び櫛型形状を有するＡｇ，Ａｌ等の導電材からなる集電極９が順次形成されている。
【０００５】
そして、斯かる光起電力素子においては基板１の一主面上に備える真性半導体層２，第一半導体層３及び他主面上の真性半導体層６，第二半導体層７をいずれも非晶質または微結晶の非結晶性半導体で構成している。従って、上記各層２，３，６及び７の形成をいずれもプラズマＣＶＤ法を用いて２００℃程度の温度で行うことができることから、従来ｐｎ接合の形成に１０００℃以上の高温を要していた結晶系光起電力素子に比べ製造コストを低減でき、且つ特性的にも遜色のない光起電力素子を得ることができる。
【０００６】
【発明が解決しようとする課題】
ところで、図４に示した構造の光起電力素子を製造するにあたっては、洗浄済の基板１をプラズマＣＶＤ装置内に導入し、そして該基板１の一主面上に真性半導体層２，第一半導体層３を、また前記基板１の他主面上に真性半導体層６，第二半導体層７を、夫々プラズマＣＶＤ法により形成することとなる。
【０００７】
然し乍ら、斯かる従来の方法では、高い光電変換特性を有する光起電力素子を再現性良く得ることが困難であった。
【０００８】
【課題を解決するための手段】
斯かる課題を解決するために、本発明に係る光起電力素子は、基板の両主面上に、夫々互いに逆導電型を有する半導体層を設けてなる光起電力素子であって、側面を含む前記基板の全面に整流接合を備えたことを特徴とする。
【０００９】
さらに、前記基板が結晶系半導体からなり、前記半導体層が共に非晶質もしくは微結晶半導体からなることを特徴とし、前記基板の両主面と前記半導体層との間に、非晶質もしくは微結晶半導体からなる真性半導体層を介在せしめたことを特徴とする。
【００１０】
また、本発明に係る光起電力素子の製造方法は、基板の両主面上に、互いに逆導電型を有する半導体層を備えてなる光起電力素子の製造方法であって、前記基板の一方の主面上に、前記半導体層のうち前記基板と同導電型を示す一方の半導体層を形成した後に、前記基板の他方の主面上に他方の半導体層を形成することを特徴とする。
【００１１】
さらに、前記基板が結晶系半導体からなり、前記半導体層が非晶質もしくは微結晶半導体からなることを特徴とし、加えて前記基板と前記半導体層との間に、非晶質もしくは微結晶半導体からなる真性半導体層を形成する工程を備えることを特徴とする。
【００１２】
【発明の実施の形態】
図１は本発明製造方法により図４に示した光起電力素子を製造する工程を説明するための工程別素子構造図である。
【００１３】
まず、同図（Ａ）に示す工程においては、約５００μｍのｎ型の単結晶シリコンからなる基板１の一方の主面上に、プラズマＣＶＤ法を用いて真性の非晶質或いは微結晶シリコンからなる真性半導体層６及び、前記基板と同導電型を示すｎ型の非晶質もしくは微結晶シリコンからなる第二半導体層７を順次形成する。
【００１４】
次いで、同図（Ｂ）に示す工程においては、上記基板１の他方の主面上に、プラズマＣＶＤ法を用いて真性の非晶質或いは微結晶シリコンからなる真性半導体層２及びｐ型の非晶質或いは微結晶シリコンからなる第一半導体層３を順次形成する。
【００１５】
最後に、上記第一半導体層３及び第二半導体層７上に夫々ＩＴＯ又はＳｎＯ2からなる透光性導電膜４，８を形成し、これら透光性導電膜４，８上に夫々櫛型形状を有する集電極５，９を形成し、図４に示した構成の光起電力素子を完成する。
【００１６】
本発明によれば、光電変換特性の良好な光起電力素子を再現性良く得ることが可能となる。この理由を以下に詳述する。
【００１７】
図２は本発明により光電変換特性の良好な光起電力素子を再現性良く得ることできる理由を説明するための説明図であり、同図（Ａ）は先に基板の他主面上に、該基板と同導電型を示す第二半導体層を形成して製造した光起電力素子の、また同図（Ｂ）は、先に基板の一主面上に、該基板と逆導電型を示す第一半導体層を形成して製造した光起電力素子の、要部拡大断面図を夫々示している。尚、簡単のために真性半導体層２及び６は省略している。
【００１８】
一般にプラズマＣＶＤ法を用いて基板の一方の面上に薄膜を形成せんとすると、基板の側面及び他方の面上にも薄膜が回り込んで形成される。
【００１９】
従って、ｎ型の基板１の他主面上に先に第二半導体層７を形成し、然る後に基板１の一主面上に第一半導体層３を形成した場合にあっては、図２（Ａ）のＡに示す如く、光入射側となる一主面上の周端部において基板１上に第二半導体層７及び第一半導体層３が順次積層されてなるｎ／ｎ／ｐの整流接合が形成されることとなる。また、光透過側となる他主面上の周端部においてもＢに示すようにｎ／ｎ／ｐの整流接合が形成されることとなる。
【００２０】
一方、 ｎ型の基板１の一主面上に先に第一半導体層３を形成し、しかる後に基板１の他主面上に第二半導体層７を形成した場合にあっては、図２（Ｂ）のＡに示す如く、光入射側となる一主面上の周端部において基板１上に第一半導体層３及び第二半導体層７が順次積層されてなるｎ／ｐ／ｎの逆接合が形成されることとなる。また、光透過側となる他主面上の周端部においてもＢに示すようにｎ／ｐ／ｎの逆接合が形成されることとなる。
【００２１】
これらの場合において、本発明に相当する図２（Ａ）の場合にあっては、基板１の両主面上の周端部Ａ，Ｂに形成される接合はいずれもｎ／ｎ／ｐの整流接合であるので特に光電変換特性に大きな影響を与えることはない。
【００２２】
然し乍ら、同図（Ｂ）の場合にあっては、基板１の両主面上の周端部Ａ，Ｂにいずれもｎ／ｐ／ｎの逆接合が形成されることとなり、この逆接合がキャリアの移動を妨げるバリアとして作用するために光電変換特性が低下することとなる。特に第一半導体層の形成時にドーピングガスとしてＢ2Ｈ6を用いた場合にあっては、Ｂ2Ｈ6ガスは室温でも分解することから基板１の全面にＢ2Ｈ6の分解生成物が付着し、このため基板１の他主面上の全面においてｎ／ｐ／ｎの逆接合が形成されることから、その影響が一層大きなものとなる。
【００２３】
以上詳述した如く、本発明によれば、基板の一方の主面上に、該基板と同導電型を示す一方の半導体層を先に形成し、然る後に基板の他方の主面上に逆導電型を示す他方の半導体層を形成している。従って、得られる光起電力素子は、基板の両主面上に、夫々互いに逆導電型を有する半導体層を設けてなる光起電力素子であって、側面を含む前記基板の全面に整流接合を備えることとなる。このことから、上記逆接合によるキャリア移動の抑制等の悪影響が生じることがなく、光電変換特性の良好な光起電力素子を再現性良く得ることができるものと考えられる。
（実施例）
図３は、本発明光起電力素子の製造にプラズマＣＶＤ装置の装置構成概要図である。同図において、Ｐ，Ｉ及びＮは夫々第一半導体層、真性半導体層及び第二半導体層を形成するための反応室となるＰ室，Ｉ室及びＮ室である。そして、基板１は図示しない搬送系によりこれら各反応室Ｐ，Ｉ，Ｎ間を移動する。
【００２４】
また、Ｐ室Ｐ，Ｉ室Ｉ及びＮ室Ｎには、夫々図示しない排気系が独立して設けられると共に、図示しない反応ガス供給系により各半導体層形成に必要な反応ガス、即ちＰ室ＰにはＳｉＨ4， Ｈ2，Ｂ2Ｈ6が、Ｉ室ＩにはＳｉＨ4及びＨ2が、Ｎ室ＮにはＳｉＨ4及びＰＨ3が、夫々導入される。そして各反応室Ｐ，Ｉ，Ｎ内にはＲＦ電極Ｐ１，Ｉ１，Ｎ１及びアース電極Ｐ２，Ｉ２及びＮ２が、夫々互いに対向して配置されている。またＬは、基板の仕込み及び取出し用の補助室である。
【００２５】
次に、斯かるプラズマＣＶＤ装置を用いて図４に示した光起電力装置を製造する工程について説明する。
【００２６】
まず、厚み約５００μｍのｎ型の単結晶シリコンからなる基板１を、他主面側を成膜面として補助室Ｌ内に導入すると共に、１０-6Ｔｏｒｒ程度の真空度に排気した状態で約２５０℃の温度に加熱し、上記基板１に付着した水分等を脱ガスする。
【００２７】
次いで、基板１を図示しない搬送系により反応室Ｉ内に搬送し、例えば１８０℃程度の基板温度に保持すると共に、図示しない原料ガス供給系よりＳｉＨ4及びＨ2を例えば夫々２０ＳＣＣＭの流量で供給し、図示しない排気系により反応室内を例えば５０ｍＴｏｒｒ程度の圧力に保持する。
【００２８】
そして、この状態でＲＦ電極Ｉ１に５０ｍＷ／ｃｍ2程度の電力密度で高周波電力を印加し、対向するＲＦ電極Ｉ１及びアース電極Ｉ２間でＳｉＨ4及びＨ2ガスのプラズマを生起せしめ、このプラズマ中で生成されたラジカルを基板１の他主面上に堆積させて、膜厚約５０Åの非晶質シリコンからなる真性半導体層６を形成する。
【００２９】
次いで、ＲＦ電極Ｉ１に印加していた高周波電力の供給及び反応室Ｉ内へのＳｉＨ4ガスの供給を停止すると共に図示しない排気系により反応室Ｉ内を１０-7Ｔｏｒｒ程度の真空度にまで排気し、図示しない搬送系により基板１をｎ室Ｎ内に搬送する。
【００３０】
そして、該ｎ室Ｎ内において基板を例えば１８０℃程度の基板温度に保持すると共に、図示しない原料ガス供給系よりＳｉＨ4及びＰＨ3ガスを例えば５０ＳＣＣＭづつ供給し、図示しない排気系により反応室内を例えば２００ｍＴｏｒｒ程度の圧力に保持する。
【００３１】
そして、この状態でＲＦ電極Ｎ１に５０ｍＷ／ｃｍ2程度の電力密度で高周波電力を印加し、対向するＲＦ電極Ｎ１及びアース電極Ｎ2間でＳｉＨ4及びＰＨ3ガスのプラズマを生起せしめ、このプラズマ中で生成されたラジカルを真性半導体層６上に堆積させて、膜厚約２００Åのｎ型の非晶質シリコンからなる第二半導体層７を形成する。
【００３２】
次いで、ＲＦ電極Ｎ１に印加していた高周波電力の供給及びｎ室Ｎ内へのＳｉＨ４及びＰＨ３ガスの供給を停止すると共に図示しない排気系によりｎ室Ｎ内を１０-7Ｔｏｒｒ程度の真空度にまで排気し、図示しない搬送系により基板１を補助室Ｌに搬送する。
【００３３】
そして、該補助室Ｌ内において基板１の温度を降温させた後に基板１を取出す。以上の工程により、基板の他主面上に、真性半導体層６及び第二半導体層７が積層形成されることとなる。
【００３４】
次いで、他主面上に真性半導体層６及び第二半導体層７が積層形成された基板１の一主面側を成膜面として、再度補助室Ｌ内に導入する。
【００３５】
そして、１０-6Ｔｏｒｒ程度の真空度に排気した状態で約２５０℃の温度で加熱し、上記基板１に付着した水分等を脱ガスする。
【００３６】
次いで、基板１を図示しない搬送系により反応室Ｉ内に搬送し、例えば１８０℃程度の基板温度に保持すると共に、図示しない原料ガス供給系よりＳｉＨ4及びＨ2を例えば夫々２０ＳＣＣＭの流量で供給し、図示しない排気系により反応室内を例えば５０ｍＴｏｒｒ程度の圧力に保持する。
【００３７】
そして、この状態でＲＦ電極Ｉ１に５０ｍＷ／ｃｍ2程度の電力密度で高周波電力を印加し、対向するＲＦ電極Ｉ１及びアース電極Ｉ２間でＳｉＨ4及びＨ2ガスのプラズマを生起せしめ、このプラズマ中で生成されたラジカルを基板１の一主面上に堆積させて、膜厚約５０Åの非晶質シリコンからなる真性半導体層２を形成する。
【００３８】
次いで、ＲＦ電極Ｉ１に印加していた高周波電力の供給及び反応室Ｉ内へのＳｉＨ4ガスの供給を停止すると共に図示しない排気系により反応室Ｉ内を１０-7Ｔｏｒｒ程度の真空度にまで排気し、図示しない搬送系により基板１をＰ室Ｐ内に搬送する。
【００３９】
そして、該Ｐ室Ｐ内において基板を例えば１８０℃程度の基板温度に保持すると共に、図示しない原料ガス供給系よりＳｉＨ4， Ｂ2Ｈ6及びＨ2ガスを例えば１０ＳＣＣＭ， １００ＳＣＣＭ，１００ＳＣＣＭづつ供給し、図示しない排気系により反応室内を例えば２００ｍＴｏｒｒ程度の圧力に保持する。尚、Ｂ2Ｈ6ガスはＨ2で１０００ｐｐｍに希釈されたものを用いた。
【００４０】
そして、この状態でＲＦ電極Ｎ１に５０ｍＷ／ｃｍ2程度の電力密度で高周波電力を印加し、対向するＲＦ電極Ｎ１及びアース電極Ｎ２間でＳｉＨ4， Ｂ2Ｈ6及びＨ2ガスのプラズマを生起せしめ、このプラズマ中で生成されたラジカルを真性半導体層２上に堆積させて、膜厚約２００Åのｐ型の非晶質シリコンからなる第一半導体層３を形成する。
【００４１】
次いで、ＲＦ電極Ｎ１に印加していた高周波電力の供給及びｐ室Ｐ内へのＳｉＨ4， Ｂ2Ｈ6及びＨ2ガスの供給を停止すると共に図示しない排気系によりｐ室Ｐ内を１０-7Ｔｏｒｒ程度の真空度にまで排気し、図示しない搬送系により基板１を補助室Ｌに搬送する。
【００４２】
そして、該補助室Ｌ内において基板１の温度を降温させた後に基板１を取出す。以上の工程により、基板の一主面上に真性半導体層２及び第一半導体層３が、また他主面上に真性半導体層６及び第二半導体層７が積層形成されることとなる。
【００４３】
そして、スパッタ法によりＩＴＯからなる膜厚７００Å程度の透光性導電膜４及び８を夫々第一半導体層３、第二半導体層７上に形成し、次いで該透光性導電膜４，８上にスクリーン印刷法を用いてＡｇからなる櫛型状の集電極５，９を形成し、図４に示した構造の光起電力素子を完成する。
【００４４】
尚、この時前述した通り、基板の側面を含んで両主面上における周端部に、真性半導体層２、６、第一半導体層３及び第二半導体層７の積層体が形成されることとなり、この部分で第一半導体層３及び第二半導体層７の短絡を生じる可能性がある。これを防止するためには、基板の一主面上或いは他主面上における周端部或いは側面において、接合分離のための分離溝を設ければ良い。
【００４５】
以上の製造方法を用いて図４の構造の光起電力素子を２０個形成し、その光電変換特性を測定した。また比較のため、基板１の一主面上に先に真性半導体層２及び第一半導体層３を形成し、次いで他主面上に真性半導体層６及び第二半導体層７を形成する順序で２０個の光起電力素子を製造し、その光電変換特性を測定した。
【００４６】
表１に本実施例と比較例の光起電力素子の光電変換特性をあわせて示す。尚、同表において、光電変換特性の各パラメータは夫々２０個の光起電力素子の平均値であり、本実施例による値を１とした相対値で示している。
【００４７】
【表１】
0003679598.tif 000002
【００４８】
同表から明らかに、本実施例により製造した光起電力装置の方が各パラメータとも良好な値を示し、変換効率で１８％程度も向上した値が得られた。
【００４９】
尚、上述した実施例においては真性半導体層２，６を備えるものについて説明したが、これに限らず真性半導体層２，６を備えないものについても本発明は適用することができる。
【００５０】
但し、特開平５−１０２５０４号に開示した如く、非晶質もしくは微結晶からなる第一及び第二半導体層３，７と基板１との間の界面特性を良好なものとするために、約２５０Å以下の膜厚を有する真性半導体層を備えることが好ましい。また、以上の説明においては、基板１としてｎ型を有する基板を用いたが、ｐ型を有する基板を用いた光起電力素子についても本発明を適用することがでることは言うまでもない。
【００５１】
【発明の効果】
以上説明した如く、本発明によれば、基板の一方の主面上に、該基板と同導電型を示す一方の半導体層を先に形成し、然る後に基板の他方の主面上に逆導電型を示す他方の半導体層を形成している。従って、得られる光起電力素子は、基板の両主面上に、夫々互いに逆導電型を有する半導体層を設けてなる光起電力素子であって、側面を含む前記基板の全面に整流接合を備えることとなる。このことから、上記逆接合によるキャリア移動の抑制等の悪影響が生じることがなく、光電変換特性の良好な光起電力素子を再現性良く得ることができるものと考えられる。
【図面の簡単な説明】
【図１】本発明製造方法を説明するための工程別素子構造図である。
【図２】本発明の効果を説明するための説明図である。。
【図３】プラズマＣＶＤ装置の装置構成概要図である。
【図４】従来の光起電力素子の素子構造断面図である。
【符号の説明】
１…基板、２，６…真性半導体層、３…第一半導体層、
４、８…透光性導電膜、５，９…集電極、７…第二半導体層
【図１】
0003679598.tif 000003
【図２】
0003679598.tif 000004
【図３】
0003679598.tif 000005
【図４】
0003679598.tif 000006