(57)【特許請求の範囲】
【請求項１】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成する第１の周波数変換手段と、
前記第１の周波数変換信号の周波数誤差を検出し、該周波数誤差が減少するように前記第１の局部発振信号の周波数を制御する周波数制御手段と、
前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成する第２の周波数変換手段と、
前記第２の周波数変換信号の位相誤差を検出し、該位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させる位相同期手段と、
前記第１の局部発振信号の周波数にオフセットを付与するためのオフセット付与手段と、
前記周波数制御手段を動作させた後、前記位相同期手段を動作させ、位相同期が確立しなかったときに前記オフセット付与手段を前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち予め定めた一方の方向にオフセットを付与するように動作させてから再度前記位相同期手段を動作させる制御を行い、該制御によっても位相同期が確立しなかったときは前記オフセット付与手段を前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち他方の方向にオフセットを付与するように動作させてから再度前記位相同期手段を動作させる制御を行う制御手段と
を具備したことを特徴とする搬送波再生回路。
【請求項２】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成する第１の周波数変換手段と、
前記第１の周波数変換信号の周波数誤差を検出し、該周波数誤差が減少するように前記第１の局部発振信号の周波数を制御する周波数制御手段と、
前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成する第２の周波数変換手段と、
前記第２の周波数変換信号の位相誤差を検出し、該位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させる位相同期手段と、
前記第１の局部発振信号の周波数にオフセットを付与するためのオフセット付与手段と、
前記周波数制御手段および前記位相同期手段を交互に前記変調波の受信状態に応じた回数だけ繰り返し動作させた後、位相同期が確立しなかったときに前記オフセット付与手段を動作させてから再度前記位相同期手段を動作させる制御を行う制御手段と
を具備したことを特徴とする搬送波再生回路。
【請求項３】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成する第１の周波数変換手段と、
前記第１の周波数変換信号の周波数誤差を検出し、該周波数誤差が減少するように前記第１の局部発振信号の周波数を制御する周波数制御手段と、
前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成する第２の周波数変換手段と、
前記第２の周波数変換信号の位相誤差を検出し、該位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させる位相同期手段と、
前記第２の局部発振信号の周波数にオフセットを付与するためのオフセット付与手段と、
前記周波数制御手段を動作させた後、前記位相同期手段を動作させ、位相同期が確立しなかったときに前記オフセット付与手段を前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち予め定めた一方の方向にオフセットを付与するように動作させてから再度前記位相同期手段を動作させる制御を行い、該制御によっても位相同期が確立しなかったときは前記オフセット付与手段を前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち他方の方向にオフセットを付与するように動作させてから再度前記位相同期手段を動作させる制御を行う制御手段と
を具備したことを特徴とする搬送波再生回路。
【請求項４】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成する第１の周波数変換手段と、
前記第１の周波数変換信号の周波数誤差を検出し、該周波数誤差が減少するように前記第１の局部発振信号の周波数を制御する周波数制御手段と、
前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成する第２の周波数変換手段と、
前記第２の周波数変換信号の位相誤差を検出し、該位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させる位相同期手段と、
前記第２の局部発振信号の周波数にオフセットを付与するためのオフセット付与手段と、
前記周波数制御手段および前記位相同期手段を交互に前記変調波の受信状態に応じた回数だけ繰り返し動作させた後、位相同期が確立しなかったときに前記オフセット付与手段を動作させてから再度前記位相同期手段を動作させる制御を行う制御手段と
を具備したことを特徴とする搬送波再生回路。
【請求項５】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成し、前記第１の周波数変換信号の周波数誤差が減少するように前記第１の局部発振信号の周波数を制御し、前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成し、前記第２の周波数変換信号の位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させることにより搬送波再生を行う方法において、
前記第１の局部発振信号の周波数制御を行った後、前記位相同期を行い、位相同期が完了しなかったときに前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち予め定めた一方の方向にオフセットを付与してから再度位相同期を行い、該再度位相同期を行っても位相同期が確立しなかったときは前記第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち他方の方向にオフセットを付与してから再度位相同期を行うことを特徴とする搬送波再生方法。
【請求項６】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成し、前記第１の周波数変換信号の周波数誤差が減少するように前記第１の局部発振信号の周波数を制御し、前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成し、前記第２の周波数変換信号の位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させることにより搬送波再生を行う方法において、
前記第１の局部発振信号の周波数制御を行った後、前記位相同期を行い、位相同期が確立しなかったときに前記第２の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち予め定めた一方の方向にオフセットを付与してから再度位相同期を行い、該再度位相同期を行っても位相同期が確立しなかったときは前記第２の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち他方の方向にオフセットを付与してから再度位相同期を行うことを特徴とする搬送波再生方法。
【請求項７】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成し、前記第１の周波数変換信号の周波数誤差が減少するように前記第１の局部発振信号の周波数を制御し、前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成し、前記第２の周波数変換信号の位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させることにより搬送波再生を行う搬送波再生方法において、
前記第１の局部発振信号の周波数制御および前記位相同期を交互に前記変調波の受信状態に応じた回数だけ繰り返し動作させた後、前記位相同期が確立しなかったときに前記第１の局部発振信号の周波数にオフセットを付与してから再度前記位相同期を行うことを特徴とする搬送波再生方法。
【請求項８】
入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成し、前記第１の周波数変換信号の周波数誤差が減少するように前記第１の局部発振信号の周波数を制御し、前記第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成し、前記第２の周波数変換信号の位相誤差が減少するように前記第２の局部発振信号の位相を制御して前記変調波に位相同期させることにより搬送波再生を行う搬送波再生方法において、
前記第１の局部発振信号の周波数制御および前記位相同期を交互に前記変調波の受信状態に応じた回数だけ繰り返し動作させた後、前記位相同期が確立しなかったときに前記第２の局部発振信号の周波数にオフセットを付与してから再度前記位相同期を行うことを特徴とする搬送波再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル変調波の同期復調に使用される搬送波再生回路に係り、特に周波数制御ループと位相同期ループを有する搬送波再生回路に関する。
【０００２】
【従来の技術】
ディジタル通信やディジタル放送において、受信側でＱＰＳＫ（４相位相シフトキーイング）変調波のようなディジタル変調波を復調する際に同期復調を行うと、非同期復調の場合よりも復調データの誤り率を小さくできることが知られている。同期復調に際しては、入力の変調波から搬送波を再生する必要がある。
【０００３】
特開平６−７８００９号公報には、このようなディジタル変調波の同期復調に用いられる搬送波再生回路の基本構成が図５で示されている。この搬送波再生回路においては、周波数制御ループ（ＡＦＣループ）と位相同期ループ（ＰＬＬループ）を併用し、まずＡＦＣ動作によって再生搬送波の周波数がＰＬＬループの位相引き込み範囲内に入るように周波数誤差を除去した後、ＰＬＬループで再生搬送波の位相誤差を除去し、再生搬送波を入力変調波に対して位相同期させる。この一連の動作が搬送波再生である。ここで、同一チャネル妨害などにより受信状態が悪い状況や低Ｃ／Ｎ（キャリア・ノイズ比）の状況では、ＡＦＣ動作で十分に周波数誤差を除去することができないため、搬送波再生を正しく行うことができなくなる。
【０００４】
そこで、このように受信状態が悪い状況でも搬送波再生を可能とするために、ＡＦＣループとＰＬＬループを交互に繰り返し動作させて搬送波再生を行う技術が特開平７−３０６０２号公報に記載されている。この場合、ＰＬＬループが追従できるようにＡＦＣによる再生搬送波の周波数スイープ動作を低速で行う必要があるため、再生搬送波の周波数が所定周波数に達するまでの引き込み時間が長くなるという問題がある。
【０００５】
【発明が解決するための手段】
上述したように、ＡＦＣ動作で再生搬送波の周波数がＰＬＬループの引き込み範囲内に入る程度まで周波数誤差を除去した後、ＰＬＬループで再生搬送波の位相誤差を除去するようにした従来の搬送波再生回路では、受信状態が悪い場合、ＡＦＣ動作で十分に周波数誤差を除去することができず、搬送波再生を行うことが難しいという問題点があり、またＡＦＣループとＰＬＬループを交互に繰り返し動作させる改良された搬送波再生回路では、ＰＬＬループが追従できるようにＡＦＣによるスイープ動作を低速で行う必要があるため、引き込み時間が長くなるという問題点があった。
【０００６】
本発明は、このような問題点を解消し、変調波の受信状態が悪い状況下でも良好な搬送波再生が可能であり、また引き込み時間を高速化できる搬送波再生回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するため、本発明は入力される変調波に対し第１の局部発振信号を乗算して第１の周波数変換信号を生成する第１の周波数変換手段と、第１の周波数変換信号の周波数誤差を検出し、該周波数誤差が減少するように第１の局部発振信号の周波数を制御する周波数制御手段と、第１の周波数変換信号に対し第２の局部発振信号を乗算して第２の周波数変換信号を生成する第２の周波数変換手段と、第２の周波数変換信号の位相誤差を検出し、該位相誤差が減少するように第２の局部発振信号の位相を制御して変調波に位相同期させる位相同期手段と、第１の局部発振信号または第２の局部発振信号の周波数にオフセットを付与するためのオフセット付与手段と、周波数制御手段を動作させた後、位相同期手段を動作させ、位相同期が確立しなかったときにオフセット付与手段を第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち予め定めた一方の方向にオフセットを付与するように動作させてから再度位相同期手段を動作させる制御を行い、該制御によっても位相同期が確立しなかったときはオフセット付与手段を第１の局部発振信号の周波数に対してプラス方向またはマイナス方向のうち他方の方向にオフセットを付与するように動作させてから再度位相同期手段を動作させる制御を行う制御手段とを具備したことを特徴とする。
【０００８】
このように構成される本発明の搬送波再生回路では、同一チャネル妨害のような伝送妨害等により変調波の受信状態が悪く、ＰＬＬ動作で位相引き込みができないような状況下でも、第１または第２の局部発振信号の周波数にオフセットを与えることにより、再度のＰＬＬ動作で位相引き込みが可能となる。
【０００９】
また、従来のＡＦＣによるスイープ動作のみでＰＬＬの引き込み範囲に追い込む方式では、スイープ動作をゆっくりと行う必要があったが、本発明のようにオフセットを付与して引き込み範囲に追い込むようにすると、ＡＦＣ動作を高速に行うことができ、引き込み時間、すなわち同期確立までに要する時間が短縮される。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図である。
【００１１】
図１において、入力端子１にはディジタル変調波としてＱＰＳＫ変調波が入力される。このＱＰＳＫ変調波は同相検波器２および直交検波器３に入力され、固定周波数の局部発振器５の出力を９０°移相器を含む分配器４に通して得られた０°位相および９０°位相の局部発振信号とそれぞれ乗算される。同相検波器２および直交検波器３の出力は、それぞれＡ／Ｄ変換器６および７によりディジタル化される。Ａ／Ｄ変換器６および７の出力は第１の複素乗算器８に入力され、後述するＡＦＣループによって生成されるサインおよびコサイン特性の第１の局部発振信号と乗算されることにより、Ｉ信号およびＱ信号からなる第１の周波数変換信号となる。
【００１２】
第１の複素乗算器８から出力される第１の周波数変換信号は、ディジタルローパスフィルタ９および１０に入力される。ディジタルローパスフィルタ９および１０は、ディジタルデータ伝送における符号間干渉を防止するための伝達特性を有し、一般に送信側のフィルタ特性と組み合わせられたとき、いわゆるロールオフ特性が得られるように設計されている。この結果、第１の複素乗算器８からの第１の周波数変換信号は、ディジタルローパスフィルタ９および１０によってアイ開口率が十分に大きくなるようにスペクトル整形される。
【００１３】
ディジタルローパスフィルタ９および１０の出力は、第２の複素乗算器１１に入力され、後述するＰＬＬループによって生成されるサインおよびコサイン特性の第２の局部発振信号とそれぞれ乗算されることにより、Ｉ信号およびＱ信号からなる第２の周波数変換信号となる。第２の複素乗算器１１は、中間周波数帯における周波数変換器と同じ動作をベースバンド帯で実現するものである。すなわち、実数形式の乗算器は負の周波数成分を実現できず、周波数変換器とはならないため、本実施形態では複素乗算器を用いている。
【００１４】
第２の複素乗算器１１から出力される第２の周波数変換信号は、クロック再生回路１２、データ再生回路１３、位相検波器１６および振幅分布検出回路２５に入力される。クロック再生回路１２では、第２の周波数変換信号中のシンボルタイミング成分を抽出することによって、クロック信号の再生を行う。再生されたクロック信号は、Ａ／Ｄ変換器９および１０に変換用クロックとしてフィードバックされる。データ再生回路１３では、第２の周波数変換信号を識別再生してＩ信号およびＱ信号に２値化し、出力端子１４および１５にＩおよびＱの復調データとして出力する。
【００１５】
位相検波器１６は、第２の周波数変換信号の位相検波を行ってその位相誤差、言い換えれば後述するＰＬＬループからの第２の局部発振信号の位相誤差を検出する。この位相検波器１６から出力される位相誤差信号は、さらに周波数検出器１７に入力され、ここで第１の複素乗算器８から出力される第１の周波数変換信号の周波数誤差、言い換えれば後述するＡＦＣループからの第１の局部発振信号の周波数誤差が検出される。
【００１６】
周波数検出器１７から出力される周波数誤差信号は、ディジタルフィルタからなるＡＦＣ用ループフィルタ１８により平滑化され、さらに後述するオフセット付加回路１９を介して数値制御発振器２０の周波数制御端子に供給される。数値制御発振器２０は、周波数制御端子に供給されるディジタル信号により出力周波数が変化する回路である。すなわち、数値制御発振器２０はオーバーフローを禁止しない累積加算回路によって構成され、周波数制御端子に入力される制御信号の値に応じてそのダイナミックレンジまでの加算動作を行うことで発振状態となり、その発振周波数は制御信号の値によって変化するので、アナログ回路におけるＶＣＯ（電圧制御発振器）と同様に動作する。この数値制御発振器２０の出力は鋸歯状の信号であるため、データ変換器２１によってサインおよびコサイン特性の信号に変換され、第１の局部発振信号となる。データ変換器２１は、例えばＲＯＭにより実現される。
【００１７】
ここで、第１の複素乗算器８〜ディジタルローパスフィルタ９および１０〜第２の複素乗算器１１〜位相検波器１６〜周波数検出器１７〜ＡＦＣ用ループフィルタ１８〜オフセット付加回路１９〜数値制御発振器２０〜データ変換器２１〜第１の複素乗算器８のループは、ＡＦＣループを構成している。
【００１８】
一方、位相検波器１６から出力される位相誤差信号は、ディジタルフィルタからなるＰＬＬ用ループフィルタ２２により平滑化された後、数値制御発振器２３の周波数制御端子に供給される。数値制御発振器２３は、ＡＦＣループの数値制御器２０と同様、周波数制御端子に供給されるディジタル信号により出力周波数が変化する回路である。この数値制御発振器２３の出力も鋸歯状の信号であるため、例えばＲＯＭにより実現されるデータ変換器２４によってサインおよびコサイン特性の信号に変換され、第２の局部発振信号となる。
【００１９】
ここで、第２の複素乗算器１１〜位相検波器１６〜ＰＬＬ用ループフィルタ２２〜数値制御発振器２３〜データ変換器２４〜第２の複素乗算器１１のループは、ＰＬＬループを構成している。
【００２０】
振幅分布検出回路２５は、第２の複素乗算器１１から出力される第２の周波数変換信号のアイパターンの振幅分布を検出する回路であり、この検出信号は同期判定回路２６に入力される。同期判定回路２６は、振幅分布検出回路２５より出力される検出信号から搬送波再生回路が同期確立状態にあるか否かを判定し、同期確立状態にある場合は同期状態判定信号、同期確立状態にない場合は非同期状態判定信号をそれぞれループ制御回路２７に供給する。
【００２１】
ループ制御回路２７は、同期判定回路２６から供給される判定信号に従ってオフセット付加回路１９を制御する回路であり、同期判定信号が供給されるとオフセット付加回路１９を非動作状態、非同期判定信号が供給されるとオフセット付加回路１９を動作状態とする。これによりオフセット付加回路１９は、ＡＦＣ用ループフィルタ１８から出力される周波数誤差信号にオフセット信号が重畳し、このオフセット信号重畳後の信号が数値制御発振器２０の周波数制御端子に供給されることによって、第１の局部発振信号の周波数にオフセットが付与される。
【００２２】
図２に、オフセット付加回路１９の構成例を示す。入力端子１０１にはＡＦＣ用ループフィルタ１８の出力信号が入力され、入力端子１０２にはループ制御回路２７からの制御信号が入力される。入力端子１０１に入力されたＡＦＣ用ループフィルタ１８の出力信号は加算器１０３に供給され、スイッチ１０４からの出力信号と加算される。スイッチ１０４は、入力端子１０２に入力されたループ制御回路１０２からの制御信号によって、搬送波再生回路が同期確立状態にある場合は“０”を出力し、同期確立状態にない場合は“＋ａ”または“−ａ”をオフセット信号として出力する。すなわち、加算器１０３では搬送波再生回路が同期確立状態にない場合は、入力端子１０２から入力されたＡＦＣ用ループフィルタ１８の出力信号にオフセット信号を加算する。この加算器１０３の出力信号は、出力端子１０５を介して数値制御発振器２０の周波数制御端子に供給される。
【００２３】
次に、図３を用いて本実施形態の動作を説明する。
図３は本実施形態における搬送波再生動作を示す図であり、横軸は時間、縦軸は第２の複素乗算器１１から出力される第２の周波数変換信号の周波数誤差（第２の局部発振信号の周波数誤差）、またＴａはＡＦＣ動作期間、ＴｐはＰＬＬ動作期間をそれぞれ表している。
【００２４】
図３（ａ）は、ＡＦＣ動作によって周波数誤差を十分に除去できた場合の搬送波再生動作を示しており、周波数誤差はＡＦＣ動作によってＰＬＬの位相引き込み範囲内に収まる程度にまで小さくなり、この後、ＰＬＬ動作によって位相同期が確立される。
【００２５】
図３（ｂ）は、ＡＦＣ動作によって周波数誤差を十分に除去できなかった場合の搬送波再生動作を示している。同一チャネル妨害等があると、ＡＦＣループが特定の周波数に収束してしまうことがある。この場合、周波数誤差はＡＦＣ動作によってＰＬＬの位相引き込み範囲内に収まる程度にまで十分小さくならないため、この状態でＡＦＣ動作からＰＬＬ動作に移行しても、位相同期をとることはできない。
【００２６】
このような場合、本実施形態ではループ制御回路２７によってＡＦＣ用ループフィルタ１８およびオフセット付加回路１９を制御し、Ｔｐの期間にわたるＰＬＬ動作の終了後、オフセット付加回路１９を動作状態とし、まずＴｐ−の期間にわたり図２中のスイッチ１０４を“−ａ”側に接続して、ＡＦＣ用ループフィルタ１８の出力にマイナスのオフセット信号を付加し、この状態でＰＬＬを再動作させる。こうしてＡＦＣ用ループフィルタ１８の出力にマイナスのオフセット信号を付加すると、第１の局部発振信号の周波数はプラス側にオフセットし、周波数誤差もプラス側にオフセットして、ＰＬＬの位相引き込み範囲から遠ざかる方向に制御がかかるため、位相同期を確立することはできない。
【００２７】
そこで、次にループ制御回路２７はオフセット付加回路１９における図２中のスイッチ１０４をＴｐ＋の期間にわたり“＋ａ”側に接続して、ＡＦＣ用ループフィルタ１８の出力にプラスのオフセット信号を付加し、この状態でＰＬＬを再動作させる。ＡＦＣ用ループフィルタ１８の出力にプラスのオフセット信号を付加すると、第１の局部発振信号の周波数がマイナス側にオフセットし、周波数誤差もマイナス側にオフセットして、ＰＬＬの位相引き込み範囲に収まるようになるため、位相同期を確立することができる。
【００２８】
なお、図３では第２の周波数変換信号の周波数誤差がプラス側の場合を示しているが、実際には周波数誤差はプラス側とマイナス側の両方になり得る。周波数誤差がプラス側、マイナス側のいずれの方向に発生するかは不確定である。このため、本実施形態ではＡＦＣ動作で位相同期が確立しない場合、まず最初に第１の局部発振信号の周波数を予め定めた方向、例えば上記のように一定期間マイナス側にオフセットさせ、この後一定期間プラス側にオフセットさせるようにしている。
【００２９】
このように本実施形態によれば、搬送波再生回路が同期確立状態にない場合、ＡＦＣおよびＰＬＬを順次動作させた後、第１の局部発振信号の周波数にオフセットを付与して、第２の周波数変換信号の周波数誤差をＰＬＬの位相引き込み範囲内に追い込んでからＰＬＬを再動作させることによって、同一チャネル妨害等により変調波の受信状態が悪い状況下でも搬送波再生が可能であり、またＡＦＣ動作を低速で行う必要がないため、引き込み時間を短縮することができる。
【００３０】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図である。図１と同一部分に同一符号を付して第１の実施形態との相違点を説明すると、本実施形態では受信状態検出回路２８が追加されている。
【００３１】
受信状態検出回路２８は、第２の複素乗算器１１より出力される第２の周波数変換信号から、ＱＰＳＫ変調波の受信状態（例えばＣ／Ｎ）を検出する回路であり、その検出結果はループ制御回路２７に送られる。ループ制御回路２７は、この検出結果を受けて搬送波再生動作を切り替える。
【００３２】
図５は、本実施形態においてＡＦＣで十分に周波数誤差を除去できなかった場合の搬送波再生動作を示しており、図３と同様に横軸は時間、縦軸は第２の複素乗算器１１から出力される第２の周波数変換信号の周波数誤差（第２の局部発振信号の周波数誤差）、ＴａはＡＦＣ動作期間、ＴｐはＰＬＬ動作期間をそれぞれ表している。
【００３３】
第１の実施形態では、１回のＡＦＣ動作により周波数誤差がＰＬＬの引き込み範囲内に収まる場合について説明したが、低Ｃ／Ｎで周波数誤差が大きい場合には、ＡＦＣによる引き込み動作が遅く、１回の所定期間（Ｔａ）にわたるＡＦＣ動作では周波数誤差をオフセット付加回路１９でＰＬＬの位相引き込み範囲内に追い込む程度まで小さくすることができないことがある。この場合、Ｔａを長く設定すれば１回のＡＦＣ動作で周波数誤差を十分に小さくすることができるが、こうすると高Ｃ／Ｎ時でもＡＦＣ動作期間が長くなるため、位相同期確立までに要する時間が長くなってしまう。
【００３４】
そこで、第２の実施形態では受信状態検出回路２８がＱＰＳＫ変調波の受信状態が悪く、例えばＣ／Ｎが所定値以下に低下したときは、ループ制御回路２７によって図５に示すように期間ＴａにわたるＡＦＣ動作と期間ＴｐにわたるＰＬＬ動作を所定回数Ｎ（図の例ではＮ＝３）交互に繰り返した後、図３（ａ）の場合と同様に、オフセット付加回路１９を動作させてＡＦＣ用ループフィルタ１８の出力にオフセット信号を付加し、第１の局部発振信号の周波数をオフセットさせて周波数誤差がＰＬＬの引き込み範囲に追い込むことにより、位相同期を確立させる。但し、Ｔａは変調波の高Ｃ／Ｎ時に引き込み時間が最適となるように設定される。
【００３５】
ここで、上述したようにＰＬＬ動作後、位相同期が確立していない場合にオフセット付加回路１９を動作させていると、ＰＬＬの動作期間は（Ｔｐ）＋（Ｔｐ−）＋（Ｔｐ＋）となる。ＡＦＣ動作とＰＬＬ動作を繰り返した場合には、繰り返し回数が増える度に（Ｔｐ−）＋（Ｔｐ＋）だけＰＬＬの動作期間が長くなるため、低Ｃ／Ｎとなるほど同期確立に要する時間が長くなってしまう。
【００３６】
これに対し、本実施形態では図５に示したようにＡＦＣとＰＬＬの繰り返し動作時に、所定の繰り返し回数（Ｎ）まではオフセット付加回路１９を非動作状態とし、ＡＦＣ動作とＰＬＬ動作をＮ回繰り返した後にオフセット付加回路１９を動作させて、第１の局部発振信号の周波数にオフセットを付与することにより、低Ｃ／Ｎ時の引き込み時間を増大させることなく、搬送波再生を可能とすることができる。
【００３７】
なお、本実施形態において受信状態検出回路２８の検出を多段階とし、例えばＣ／Ｎの大きさに応じてＡＦＣ動作とＰＬＬ動作の繰り返し回数Ｎを変更してもよい。
【００３８】
（第３の実施形態）
図６に、本発明の第３の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示す。図１と同一部分に同一符号を付して第１の実施形態との相違点を説明すると、本実施形態ではＰＬＬループにおけるＰＬＬ用ループフィルタ２２と数値制御発振器２３との間にオフセット付加回路２９を挿入し、数値制御発振器２３から出力される第２の局部発振信号の周波数にオフセットを付与するようにしている。オフセット付加回路２９は、第１の実施形態におけるオフセット付加回路１９と同様に構成されている。
【００３９】
図７は、本実施形態においてＡＦＣで十分に周波数誤差を除去できなかった場合の搬送波再生動作を示しており、横軸は時間、縦軸は第２の複素乗算器１１から出力される第２の周波数変換信号の周波数誤差（第２の局部発振信号の周波数誤差）、ＴA はＡＦＣ動作期間、ＴP はＰＬＬ動作期間をそれぞれ表している。図７の実線に示すように、まずＡＦＣ動作をＴA の期間にわたり行う。ここで、同一チャネル妨害等により周波数誤差が特定の周波数に収束しているため、次のＴP の期間にわたるＰＬＬ動作で位相同期を確立することはできない。
【００４０】
そこで、このような場合は同期判定回路２６からの非同期判定信号に基づき、ループ制御回路２７によってＰＬＬ用ループフィルタ２２およびオフセット付加回路２９を制御し、ＴA の期間にわたるＡＦＣ動作およびＴP の期間にわたるＰＬＬ動作の後、オフセット付加回路２９を動作状態とし、まずＴP-の期間にわたりループフィルタ２８の出力にマイナスのオフセット信号を付加し、この状態でＰＬＬを再動作させる。こうしてループフィルタ２８の出力にマイナスのオフセット信号を付加すると、第２の局部発振信号の周波数がマイナス側にオフセットし、ＰＬＬの引き込み範囲は図７に示すようにマイナス側にオフセットする。この結果、マイナスの周波数誤差に対してはＰＬＬの引き込み範囲が広がるが、プラスの周波数誤差に対してはＰＬＬの引き込み範囲が狭まってしまうことになるため、位相同期を確立することはできない。
【００４１】
そこで、次にループ制御回路２７はオフセット付加回路２９をループフィルタ２８の出力にプラスのオフセット信号を付加するように制御し、ＴP-の期間にわたりＰＬＬを再動作させる。ループフィルタ２８の出力にプラスのオフセット信号を付加すると、第２の局部発振信号の周波数がプラス側にオフセットし、ＰＬＬの引き込み範囲も図７に示すようにプラス側にオフセットすることによって、プラスの周波数誤差がＰＬＬの引き込み範囲内に収まるようになり、位相同期を確立することができる。
【００４２】
なお、図７では第２の周波数変換信号の周波数誤差がプラス側の場合を示しているが、前述したように周波数誤差はプラス側とマイナス側の両方になり得るので、本実施形態ではＡＦＣ動作で位相同期が確立しない場合、まず最初に第２の局部発振信号の周波数を予め定めた方向、例えば上記のように一定期間マイナス側にオフセットさせ、この後一定期間プラス側にオフセットさせるようにしている。
【００４３】
このように本実施形態によれば、搬送波再生回路が同期確立状態にない場合、ＡＦＣおよびＰＬＬを順次動作させた後、第２の局部発振信号の周波数にオフセットを付与して、第２の周波数変換信号の周波数誤差をＰＬＬの引き込み範囲内に追い込んでからＰＬＬを再動作させることによって、第１の実施形態と同様に同一チャネル妨害等により変調波の受信状態が悪い状況下でも搬送波再生が可能であり、またＡＦＣ動作を低速で行う必要がないため、同期引き込み時間を短縮することができる。
【００４４】
なお、本実施形態の変形として、第２の実施形態と同様に受信状態を検出し、この受信状態に応じてＡＦＣおよびＰＬＬを繰り返し動作させた後にオフセット付加回路２９を動作させて第２の局部発振信号の周波数にオフセットを付与することにより、低Ｃ／Ｎ時の引き込み時間を増大させることなく、搬送波再生を可能とすることができる。この場合も、受信状態検出回路２８の検出を多段階として、例えばＣ／Ｎの大きさに応じてＡＦＣ動作とＰＬＬ動作の繰り返し回数Ｎを変更してもよい。
【００４５】
（第４の実施形態）
図８に、本発明の第４の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示す。本実施形態では、ＡＦＣ用ループフィルタ３１にオフセット付加機能を持たせている。本実施形態の搬送波再生動作は第１の実施形態と同様であるため、説明を省略する。
【００４６】
図９は、本実施形態におけるオフセット付加機能を有するＡＦＣ用ループフィルタ３１の構成例を示す図であり、入力端子２０１には周波数検出器１７の出力信号が入力され、入力端子２０２に入力されるループ制御回路２７からの制御信号に従って切り替えられるスイッチ２０３によってＡＦＣ動作時に選択されて乗算器２０４に導かれる。乗算器２０４では、入力信号に係数αが乗じられる。
【００４７】
乗算器２０４の出力信号は、加算器２０５とラッチ２０６で構成されるディジタル積分器により平滑化され、ホールド回路２０８に供給される。ホールド回路２０８は，入力端子２０７に入力されるループ制御回路２７からの制御信号に従って、ＡＦＣ動作時には積分器からの平滑化信号をそのまま出力端子２０９を経て数値制御発振器２０へ供給し、ＰＬＬ動作時には平滑化信号をホールドして出力端子２０９を経て数値制御発振器２０へ供給する。
【００４８】
第１の局部発振信号の周波数に対するオフセットの付与動作は、ＡＦＣ動作終了後にスイッチ２０３がプラスのオフセット信号＋ｂまたはマイナスのオフセット信号−ｂを選択して積分器に供給し、平滑化信号にオフセットを付加することにより行われる。ＰＬＬの動作期間にはオフセットが付加された平滑化信号がホールド回路２０８でホールドされ、出力端子２０９を経て数値制御発振器２０に供給される。このとき、スイッチ２０３でオフセット信号＋ｂが選択されるとプラスのオフセットが、またオフセット信号−ｂが選択されるとマイナスのオフセットがそれぞれ第２の局部発振信号の周波数に付与されることになる。
【００４９】
（第５の実施形態）
図１０に、本発明の第５の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示す。本実施形態では、ＰＬＬ用ループフィルタ３２にオフセット付加機能を持たせている。本実施形態の搬送波再生動作は第３の実施形態と同様であるため、説明を省略する。
【００５０】
図１１は、本実施形態におけるオフセット付加機能を有するＰＬＬ用ループフィルタ３２の構成例を示す図であり、入力端子３０１には位相検出器１６の出力信号が入力され、入力端子３０２に入力されるループ制御回路２７からの制御信号に従って切り替えられるスイッチ３０３によってＰＬＬ動作時に選択されて乗算器３０４および３０７に導かれる。乗算器３０４では入力信号に係数βが乗じられ、乗算器３０７では入力信号に係数γが乗じられる。乗算器３０４の出力信号は加算器３０５とラッチ３０６で構成されるディジタル積分器により平滑化され、この平滑化信号が加算器３０８に供給される。
【００５１】
乗算器３０７の出力信号は加算器３０８に直接供給され、平滑化信号と加算される。加算器３０８の出力信号は、ラッチ回路３０９に入力される。ラッチ回路３０９は入力端子３１０を経由してループ制御回路２７から入力される制御信号に従って、ＰＬＬ動作時には積分器からの平滑化信号をそのまま出力端子３１１を経て数値制御発振器２３へ供給し、ＡＦＣ動作時にはクリアされる。
【００５２】
第２の局部発振信号の周波数に対するオフセットの付与動作は、ＰＬＬ動作が開始する前にスイッチ３０３でプラスのオフセット信号＋ｃまたはマイナスのオフセット信号−ｃを選択して積分器に供給し、平滑化信号にオフセットを付加することにより行われる。こうしてオフセットが付加された平滑化信号は、出力端子３１１を経て数値制御発振器２３に供給される。なお、ＰＬＬの動作期間にはスイッチ３０３は入力端子３０１を経由して入力される位相検出器１６の出力信号を選択し、通常のループフィルタとして動作することになる。
【００５３】
【発明の効果】
以上説明したように、本発明によればＡＦＣ動作により周波数誤差を除去した後にＰＬＬで位相引き込み動作を行い、位相引き込みができず同期確立ができなかった場合に、ＡＦＣループにおける第１の局部発振信号の周波数またはＰＬＬループにおける第２の局部発振信号の周波数に適当なオフセットを付与した後、再びＰＬＬを動作させて位相引き込み動作を行うことによって、同一チャネル妨害のような伝送妨害等により変調波の受信状態が悪く、ＰＬＬ動作で位相引き込みができないような状況下でも、位相引き込みを確実にかつ高速に行い、短時間で同期確立が可能となる。
【００５４】
また、ＡＦＣとＰＬＬの繰り返し動作を複数回行った後にオフセットの付与を行うことにより、特に低Ｃ／Ｎの状態での位相引き込み時間を増大させることなく位相同期を確立することができる。さらに、この場合に変調波のＣ／Ｎなどにより受信状態を検出し、それ応じてＡＦＣとＰＬＬの繰り返し動作回数を設定すれば、より効果的である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図
【図２】同実施形態におけるオフセット付加回路の構成例を示すブロック図
【図３】同実施形態における搬送波再生動作を説明するための図
【図４】本発明の第２の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図
【図５】同実施形態における搬送波再生動作を説明するための図
【図６】本発明の第３の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図
【図７】同実施形態における搬送波再生動作を説明するための図
【図８】本発明の第４の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図
【図９】同実施形態におけるオフセット付加可能を有するＡＦＣ用ループフィルタの構成例を示すブロック図
【図１０】本発明の第５の実施形態に係る搬送波再生回路を含むディジタル復調装置の構成を示すブロック図
【図１１】同実施形態におけるオフセット付加可能を有するＰＬＬ用ループフィルタの構成を示すブロック図
【符号の説明】
１…変調波入力端子、２…同相検波器、３…直交検波器、４…分配器、５…局部発振器、６，７…Ａ／Ｄ変換器、８…第１の複素乗算器、９，１０…ディジタルローパスフィルタ、１１…第２の複素乗算器、１２…クロック再生回路、１３…データ再生回路、１４，１５…復調データ出力端子、１６…位相検波器、１７…周波数検出器、１８…ＡＦＣ用ループフィルタ、１９…オフセット付加回路、２０…数値制御発振器、２１…データ変換器、２２…ＰＬＬ用ループフィルタ、２３…数値制御発振器、２４…データ変換器、２５…振幅分布検出回路、２６…同期判定回路、２７…ループ制御回路、２８…受信状態検出回路、２９…オフセット付加回路、３１…オフセット付加可能を有するＡＦＣ用ループフィルタ、３２…オフセット付加可能を有するＰＬＬ用ループフィルタ。
【図１】
0003695920.tif 000002
【図２】
0003695920.tif 000003
【図３】
0003695920.tif 000004
【図４】
0003695920.tif 000005
【図５】
0003695920.tif 000006
【図６】
0003695920.tif 000007
【図７】
0003695920.tif 000008
【図８】
0003695920.tif 000009
【図９】
0003695920.tif 000010
【図１０】
0003695920.tif 000011
【図１１】
0003695920.tif 000012