(57)【特許請求の範囲】
【請求項１】
アンプとスイッチトキャパシタとからなる積分回路の複数段構成の、少なくとも１段目の積分回路に抵抗が入力抵抗として使用されているアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタにおいて、
上記抵抗が使用されている１個以上の積分回路のアンプの入力段はバイポーラトランジスタを含んでいることを特徴とするスイッチトキャパシタ・フィルタ。
【請求項２】
アンプとスイッチトキャパシタとからなる積分回路の複数段構成の、少なくとも１段目の積分回路に抵抗が入力抵抗として使用されているアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタにおいて、
上記積分回路は複数段構成の各段でのフィルタリング機能が維持できるようゲインが配分され、さらに上記抵抗が使用されている積分回路のアンプのうち、１／ｆ雑音削減効果の高いアンプの入力段はバイポーラトランジスタを含んでいることを特徴とするスイッチトキャパシタ・フィルタ。
【請求項３】
入力段にバイポーラトランジスタが含まれている上記アンプの入力インピーダンスは、自己の入力に接続されている上記抵抗より十分大きいことを特徴とする請求項１又は２に記載のスイッチトキャパシタ・フィルタ。
【請求項４】
同一の基板上に形成されることを特徴とする請求項１又は２に記載のスイッチトキャパシタ・フィルタ。
【請求項５】
請求項１又は２に記載のスイッチトキャパシタ・フィルタを、低中間周波数を用いるディジタル無線受信機または中間周波数を用いないディジタル無線受信機のアナログベースバンド部に用いたことを特徴とするディジタル無線受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アンチエイリアシング機能を包含したスイッチトキャパシタ・フィルタの低雑音化に関わる。
【０００２】
【従来の技術】
スイッチトキャパシタを用いた離散時間フィルタは、ある単位時間毎に、サンプリングされたアナログ信号を入力する必要がある。このため、通常の連続時間信号であるアナログ信号を、このスイッチトキャパシタ・フィルタに入力するためには、このフィルタの前に、サンプル／ホールド（Ｓ／Ｈ）回路が必要である。なお、スイッチトキャパシタ・フィルタの初段において、スイッチトキャパシタ回路の構成を工夫することにより、Ｓ／Ｈ機能を付けることができる。なお、サンプリング動作によって生じるエイリアシング雑音（Ａｌｉａｓｉｎｇ  Ｎｏｉｓｅ、異名雑音、折り返し雑音とも呼ばれる、サンプリング周波数の２分の１の周波数以上の成分がサンプリング周波数の１／２の周波数内に入り込んで雑音となる）を除くために、Ｓ／Ｈ回路の前に、サンプリング周波数の１／２以上の周波数成分を十分に減衰させるための連続時間ローパス・フィルタを置く必要がある。この連続時間フィルタをアンチエイリアシング・フィルタと呼ぶ。
【０００３】
そこで、我々はこのアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタを提案している（例えば、非特許文献１  参照。）。これは、スイッチトキャパシタの初段を含む連続した数段のスイッチトキャパシタの一部を抵抗に置き換えることで、置き換えた各段が連続時間アナログ信号と離散時間アナログ信号の両方を扱い、その結果、連続時間アナログ信号の高域成分をエイリアシングが起きないレベルまで減衰させる一方、スイッチトキャパシタ・フィルタとしての減衰特性を維持したまま離散時間信号を出力するフィルタである。これにより、スイッチトキャパシタ・フィルタの前に別途アンチエイリアシング・フィルタを設ける必要がなくなる。
【０００４】
図４のアンチエイリアシング機能を組み込んだスイッチトキャパシタ・３次ローパス・フィルタを用いて、このフィルタの動作を説明する。このフィルタは、１段目としてアンプＡ１（図中１０１）と入力抵抗Ｒ１（１３１）、帰還抵抗Ｒ２（１３２）、帰還キャパシタＣ１（１４１）からなる不完全積分回路と、２段目としてアンプＡ２（１０２）と入力抵抗Ｒ３（１３３）、帰還キャパシタＣ２（１４２）からなる積分回路と、３段目としてアンプＡ３（１０３）と入力スイッチトキャパシタＳＣ３（１１３）、帰還スイッチトキャパシタＳＣ４（１１４）、帰還キャパシタＣ３（１４３）からなる不完全積分回路の３段の積分回路が縦続接続されており、１段目、２段目のアンプ入力には、次段アンプ出力がそれぞれスイッチトキャパシタＳＣ１（１１１）、ＳＣ２（１１２）を通して帰還されている。
【０００５】
ここで、積分回路は理想的には周波数０でゲインが無限大となるのに対し、周波数０で有限のゲインを持つ構成の積分回路のことを不完全積分回路と呼ぶ。なお、抵抗Ｒ１（１３１）〜Ｒ３（１３３）は、最初にスイッチトキャパシタとしてフィルタを設計した後、抵抗に置き換えられたものである。このとき、フィルタの特性が設計段階より多少ずれるため、入力抵抗、帰還抵抗、帰還キャパシタとスイッチトキャパシタ内のキャパシタの値の調整が必要である。これらの構成により、１段目と２段目は連続時間アナログ信号を扱うことができる。この１段目と２段目からなる回路が連続時間信号のローパス・フィルタとして働き、アンチエイリアシング機能を実現する。つまり、２段目出力には、エイリアシング雑音が除去されている。
【０００６】
３段目の回路は離散時間信号のみを扱うようにする。このため、２段目出力信号をサンプリングしなければならない。そこで、スイッチトキャパシタＳＣ３（１１３）内のキャパシタの両端がアンプＡ２（１０２）出力とアンプＡ３（１０３）入力に同時には繋がらないように、ＳＣ３（１１３）内のスイッチを動作させる。３段目回路の出力に接続されたスイッチトキャパシタＳＣ１（１１１）、ＳＣ２（１１２）を通して、１段目、２段目回路にも離散時間信号が流れる。この結果、３次ローパス特性を持った離散時間信号がこのフィルタから出力される。つまり、このフィルタは３次スイッチトキャパシタ・ローパス・フィルタの中に２次アンチエイリアシング・フィルタを包含している。
【０００７】
スイッチトキャパシタ・フィルタの重要構成回路であるスイッチトキャパシタ回路を有効に働くには、サンプリング毎にキャパシタに蓄えられた電荷が次のサンプリングまで漏れることなく保存される必要がある。そのため、スイッチトキャパシタが接続されるアンプの入力部は、１ＴΩ（１０12Ω）オーダーの極めて高い入力インピーダンスを持つ金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ、以下ＭＯＳトランジスタと呼ぶ）が使われる。当然、我々が開発したアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタもアンプの入力部にはＭＯＳトランジスタを使ってきた。
【０００８】
図５にＭＯＳトランジスタを用いたアンプの一構成例を示す。図５のアンプは、折り返しカスコード型（Ｆｏｌｄｅｄ−Ｃａｓｃｏｄｅ）と呼ばれる構成を持つ。このアンプの入力段は、信号入力部としてのＮチャネルＭＯＳトランジスタＭ１（図中５０１）、Ｍ２（５０２）と負荷のＰチャネルＭＯＳトランジスタＭ３（２０３）、Ｍ４（２０４）、これらＭＯＳトランジスタにバイアス電流を与える定電流源Ｉ（２１１）からなる差動アンプ構成となっている。そして、次段のＰチャネルのトランジスタＭ５（２０５）、Ｍ６（２０６）はそれぞれトランジスタＭ１（５０１）、Ｍ２（５０２）と折り返したカスコード接続の関係にある。そして、これらＭ５（２０５）、Ｍ６（２０６）の負荷としてＮチャネルトランジスタＭ７（２０７）、Ｍ８（２０８）が接続されている。トランジスタＭ３（２０３）、Ｍ４（２０４）、Ｍ７（２０７）、Ｍ８（２０８）は抵抗でも良い。なお、トランジスタＭ３（２０３）〜Ｍ８（２０８）のゲートにはそれぞれ最適なバイアス電圧Ｂｉａｓ１、Ｂｉａｓ２、Ｂｉａｓ３が与えられている。
【０００９】
２つのトランジスタＭ１（５０１）、Ｍ２（５０２）のゲート間に信号電圧を入力すると、２つのトランジスタＭ１（５０１）、Ｍ２（５０２）それぞれのソース‐ドレイン間に流れる電流に変換され、これら電流により、トランジスタＭ５（２０５）、Ｍ６（２０６）に流れる電流が変化し、トランジスタＭ７（２０７）、Ｍ８（２０８）の出力抵抗により電圧に変換され信号電圧が現れる。このときトランジスタＭ７（２０７）とＭ８（２０８）ソース間に現れる差動出力電圧は増幅さていている。当然、入力部のトランジスタＭ１（５０１）、Ｍ２（５０２）のゲートには電流は流れにくいため、入力インピーダンスは非常に高くできる。
【００１０】
ところで、ＭＯＳトランジスタは周波数に反比例したパワーの周波数特性を持つ雑音（１／ｆ雑音またはフリッカ雑音）が大きい。増幅回路やフィルタなどは、その入力部で発生する雑音が回路全体の雑音を支配する。このため、スイッチトキャパシタ・フィルタは、大きなＳ／Ｎ比を満たさなければならない場合などに、この１／ｆ雑音が問題となることがある。非特許文献１のフィルタは、第３世代携帯電話のひとつであるＷ−ＣＤＭＡ携帯電話のスーパーヘテロダイン方式の受信機のベースバンド部に用いることを想定して作られた（図６（ａ）参照）。そのため、このフィルタの入力信号は、高周波（ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ））部や中間周波数（ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ））部にある他のフィルタと増幅器の作用により、ある程度まで帯域制限されかつ信号レベルも高い一方、妨害波レベルは低かった。したがって、フィルタ自身の雑音レベルは、あまり小さくなくても良かった。
【００１１】
しかし、地上波ディジタルテレビ等のディジタル無線放送や多チャネル無線通信において、中間周波数が非常に低いＬｏｗ−ＩＦ方式や、ＩＦを用いないＺｅｒｏ−ＩＦあるいは直接変換（Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ）方式の受信機では、所望チャネルの選択を行うために、このアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタをＩＦ部あるいはベースバンド部に使用する（図６（ｂ）参照、なおベースバンド部のフィルタはバンドパスフィルタとなっているが、ローパスフィルタが使われることがある）。このとき、ＲＦ部でほとんど帯域制限されないか、されても所望チャネルを含むがはるかに広い帯域の周波数成分がフィルタ入力に入り込む。このとき、所望チャネル信号以外の成分（つまり妨害波）が信号レベルよりかなり高いケースもあり得る。そのため、フィルタが飽和してフィルタリング機能が損なわれることがないように、フィルタ入力レベルを妨害波のレベルに合わせる必要がある。この場合、信号の入力レベルは非常に低くなるので、フィルタ自身が発生する１／ｆ雑音のレベルとの差が小さくなり、この雑音を無視できなくなる。
【００１２】
そこで、この１／ｆ雑音を除く手段として、チョッパを利用する方法がある（例えば、特許文献１  参照。）。この方法を用いたローパス・フィルタについて、図７を用いて説明する。図７上段はローバス・フィルタのブロック図、下段は上段各ブロック入出力における周波数特性で、横軸が周波数、縦軸が振幅あるいはパワーを表している。サンプリング周波数が２Ｆｓのスイッチトキャパシタ・ハイパス・フィルタ４０１の入力、出力それぞれに周波数Ｆｓ、振幅±１の矩形波信号Ｓｓｗを乗算器４０２、４０３で掛ける、つまり、フィルタ入出力信号をチョップする。これは、フィルタ４０１の入出力をそれぞれ矩形波信号で変調していることを意味する。これにより、乗算器４０２の入力の信号成分Ｓｉｎが乗算器４０２出力ではＦｓ付近に移動し、これがフィルタ４０１内でフィルタリングされて信号成分Ｓｆが出力される。
【００１３】
一方フィルタ４０１内で生じた１／ｆ雑音Ｎはそのままの低域に残る。そして、乗算器４０３出力では、フィルタリングされた周波数Ｆｓ付近の信号成分Ｓｆが低域に移動し、逆に１／ｆ雑音Ｎは周波数Ｆｓ付近に移動するため、低域には１／ｆ雑音Ｎは現れない。よって、低域におけるＳ／Ｎ比は改善される。
【００１４】
【特許文献１】
特開平７−２０２６３７号公報（第３−４頁、図１）
【非特許文献１】
東慎一郎（Ｓｈｉｎ’ｉｃｈｉｒｏ  Ａｚｕｍａ）他、「アンチエイリアシング機能を組み込んだ可変利得及びオフセット補償機能付きスイッチトキャパシタはしご型フィルタ（Ｅｍｂｅｄｄｅｄ  Ａｎｔｉ−Ａｌｉａｓｉｎｇ  ｉｎ  Ｓｗｉｔｃｈｅｄ−Ｃａｐａｃｉｔｏｒ  Ｌａｄｄｅｒ  Ｆｉｌｔｅｒｓ  Ｗｉｔｈ  Ｖａｒｉａｂｌｅ  Ｇａｉｎ  ａｎｄ  Ｏｆｆｓｅｔ  Ｃｏｍｐｅｎｓａｔｉｏｎ）」、アイトリプルイー・固体回路論文誌（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ）、米国電気電子技術者協会（Ｉｎｓｔｉｔｕｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ）、第３７巻、第３号、２００２年３月、Ｐ．３４９−３５６
【００１５】
【発明が解決しようとする課題】
しかし、このチョッパを用いた方法では、図７からわかるように、予めフィルタ入力信号Ｓｉｎは帯域制限されていなければならない。よって、今回のアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタに、この方法を適用するには、予め帯域制限用のローパス・フィルタ、つまりアンチエイリアシング・フィルタが別途必要であるため、アンチエイリアシング機能を組み込んだ意味が無くなってしまう。
【００１６】
そこで本発明は、アンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタに最適な、１／ｆ雑音を低減する手段を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明は、アンプとスイッチトキャパシタからなる積分回路の複数段構成の、少なくとも１段目の積分回路に抵抗が使用されているアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタにおいて、上記アンプはバイポーラトランジスタを含んでいることを特徴とするスイッチトキャパシタ・フィルタ。バイポーラトランジスタの発生する１／ｆ雑音は、ＭＯＳトランジスタよりもかなり少ない。よって、フィルタ全体の１／ｆ雑音を減少させることができる。
【００１８】
特に、アンプとスイッチトキャパシタとからなる積分回路の複数段構成の、少なくとも１段目の積分回路に抵抗が入力抵抗として使用されているアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタにおいて、この抵抗が使われている１個以上の積分回路のアンプの入力段はバイポーラトランジスタを含んでいることを特徴とするスイッチトキャパシタ・フィルタである。よって、アンプの入力段で発生する１／ｆ雑音が減少する。そして、アンプ入力段で発生する雑音がアンプ全体に与える影響は大きいので、当然フィルタの１／ｆ雑音を大幅に減少させることができる。
【００１９】
また、積分回路は複数段構成の各段でのフィルタリング機能が維持できるようゲインが配分され、上記抵抗が使用されている積分回路のアンプのうち、１／ｆ雑音削減効果の高いアンプの入力段はバイポーラトランジスタを含んでいることを特徴としている。これにより、所望チャネル信号以外の成分（つまり妨害波）が信号レベルよりかなり高い場合でも、フィルタが飽和してフィルタリング機能が損なわれることがなく、１／ｆ雑音を効果的に減少させることができる。
【００２０】
さらに、このフィルタの入力段にバイポーラトランジスタが含まれている各アンプにおいて、それらアンプの入力インピーダンスは、自己の入力に接続されている上記抵抗より十分大きいことで、アンプに漏れるスイッチトキャパシタの電荷は、元々抵抗に漏れている量よりかなり少なくできる。これにより、入力段にＭＯＳトランジスタを使った場合と比べてもフィルタ特性はほとんど変わらなくすることができる。
【００２１】
そして、これらバイポーラトランジスタが使われているスイッチトキャパシタ・フィルタは、同一の基板上に作られていることを特徴とする。これにより、本発明のアンチエイリアシング機能を組み込んだ低雑音スイッチトキャパシタ・フィルタを１チップのＬＳＩにしたり、さらに他の回路と同一チップ内に置いた複合的な１チップＬＳＩにしたりすることができる。よって、部品点数や、部品占有面積を削減できるので、本チップを使った製品の小型化に役立つ。
【００２２】
最後に、これらバイポーラトランジスタが使われているスイッチトキャパシタ・フィルタは、低中間周波数を用いるディジタル無線放送、通信の受信機の中間周波数部、あるいは、中間周波数を用いないディジタル無線放送、通信の受信機のアナログベースバンド部に用いられることを特徴とする。これにより、振幅レベルの大きい妨害波が十分に減衰されない一方で、所望信号の振幅レベルが小さい状態で、このフィルタに入力する様な場合でも、フィルタ自身の１／ｆ雑音が小さいので、所望信号とのＳ／Ｎ比を大きく取れるので、ディジタル無線放送の受信感度を損なわなくて済む。
【００２３】
【発明の実施の形態】
図１に本発明を採用したアンチエイリアシング機能を組み込んだスイッチトキャパシタ・３次ローパス・フィルタの回路図を示す。基本構成は、従来の技術で述べた図４と同じであるので、詳しい説明は省略する。ただし、従来の技術と異なるのは、１段目アンプＡ１１（図中１０４）は、入力段がバイポーラトランジスタで構成されていることである。このアンプの一例を図２に示す。従来のスイッチトキャパシタ・フィルタで用いていた図５の差動折り返しカスコード型アンプの入力段の入力ＭＯＳトランジスタＭ１（５０１）、Ｍ２（５０２）がＮＰＮバイポーラトランジスタＱ１（２０１）、Ｑ２（２０２）になっている。エミッタ接地におけるバイポーラトランジスタの入力インピーダンスは、ＭＯＳトランジスタのソース接地の入力インピーダンスに比べればかなり小さくなるため、差動アンプとしての正側入力と負側入力間の入力インピーダンスも図５の場合に比べてかなり小さくなる。ただし、この入力インピーダンスは１段目アンプＡ１１（１０４）に接続されている抵抗Ｒ１（１３１）、Ｒ２（１３２）より十分大きくしておく。これにより、この入力インピーダンスのフィルタ特性に与える影響は無視できる。なぜなら、１段目アンプＡ１１（１０４）においては、元々、スイッチトキャパシタＳＣ１（１１１）にサンプリング毎に蓄えられた電荷は、抵抗Ｒ１（１３１）、Ｒ２（１３２）を通して漏れており、アンプＡ１１（１０４）の入力インピーダンスが抵抗Ｒ１（１３１）、Ｒ２（１３２）よりも十分大きければ、トランジスタ側に漏れる電荷量は無視できる。詳しいことは、後述する。
【００２４】
バイポーラトランジスタは、ＭＯＳトランジスタに比べて１／ｆ雑音が非常に小さいという特徴を持っている。このため、バイポーラトランジスタを入力部に持つアンプＡ１１（１０４）内で発生する１／ｆ雑音は、従来のＭＯＳトランジスタを入力部に持った場合に比べても非常に小さくすることができる。特に、１段目の積分回路にゲインを持たせたフィルタでは、アンプ１の特にその入力段で発生する雑音がフィルタ全体の雑音の多くを占めるため、このバイポーラトランジスタによる１／ｆ雑音の減少の効果は大きい。
【００２５】
そこで、もし可能なら、入力段の入力部のバイポーラトランジスタＱ１（２０１）、Ｑ２（２０２）に引き続き、負荷であるＭＯＳトランジスタＭ３（２０３）、Ｍ４（２０４）をバイポーラトランジスタに置き換えれば、さらに１／ｆ雑音の減少効果を大きくすることができる。そして、次段のＭＯＳトランジスタＭ５（２０５）とＭ６（２０６）、Ｍ７（２０７）とＭ８（２０８）それぞれのペア、あるいは両ペアをバイポーラトランジスタに置き換えれば、よりいっそう１／ｆ雑音の減少効果を大きくすることができる。ただし、ＭＯＳトランジスタをバイポーラトランジスタに置き換えることによる１／ｆ雑音の減少効果は、入力段の入力部から遠くなるほど小さくなる。
【００２６】
フィルタにおいて、各段各部で信号が飽和しないように、１段目積分回路より他段積分回路にゲインを持たせたり、１段目積分回路を信号帯域でも減衰させたりする場合がある。この様なとき、１段目積分回路のアンプＡ１１（１０４）の入力段だけバイポーラトランジスタにしてもフィルタ全体の１／ｆ雑音の削減効果が小さくなる。あるいは、１段目のアンプの入力段だけバイポーラトランジスタに置き換えるだけでは、フィルタ全体から見た場合にまだ１／ｆ雑音が大きい場合がある。
【００２７】
そこで、これらの場合に対処するため、１段目のアンプＡ１１（１０４）に関わらず、スイッチトキャパシタから抵抗に置き換わった積分回路の中で、フィルタ全体の１／ｆ雑音に大きな影響を与えるアンプ全ての入力段にバイポーラトランジスタを使用することができる。つまり、図１のフィルタの場合、スイッチトキャパシタから抵抗に置き換わった積分回路のアンプはＡ１１（１０４）、Ａ２（１０２）であるから、アンプＡ１１（１０４）だけ、あるいはアンプＡ２（１０２）だけ、それともアンプＡ１１（１０４）、Ａ２（１０２）の両方について、入力段を図２のバイポーラトランジスタで構成すればよい。
【００２８】
また、図６（ｂ）のＬｏｗ−ＩＦ方式のＩＦ部、Ｚｅｒｏ−ＩＦ方式のベースバンド部のバンドパスフィルタあるいはローパスフィルタとして本スイッチトキャパシタ・フィルタを使う場合は、信号成分だけでなく妨害波成分つまりフィルタの通過帯域外における周波数成分が予想される最大レベルでフィルタに入力されたときでもフィルタ各段各部で妨害波成分が飽和し、その影響で信号成分が歪まない様に各段のゲイン配分を行う。ここでも、フィルタ全体の１／ｆ雑音に大きな影響を与えるアンプ全ての入力段にバイポーラトランジスタを使用することができる。
【００２９】
以上のように、アンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタは、そのスイッチトキャパシタを抵抗に置き換えた積分回路においては、この積分回路内の他のスイッチトキャパシタの電荷は、その置き換えた抵抗により、元々漏れている。もちろん、この電荷の漏れを考慮してフィルタ特性が変わらないように抵抗、キャパシタ、スイッチトキャパシタ内のキャパシタの値は修正されている。
【００３０】
そこで、この抵抗に置き換えた積分回路内のアンプの入力インピーダンスが抵抗より十分大きければ、ＭＯＳトランジスタの入力インピーダンスほど大きくなくても、フィルタ特性に影響しない。例えば、数ｋΩの抵抗に対して、入力インピーダンスが数百ｋΩであれば、入力インピーダンスの影響はほとんどない。この数百ｋΩの入力インピーダンスは、入力段がバイポーラトランジスタのアンプでも実現可能である。そこで、バイポーラトランジスタを、この抵抗に置き換えた積分回路内のアンプの入力段に使用することにより、フィルタ内で発生する１／ｆ雑音を小さくすることができる。
【００３１】
つまり、アンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタだからこそ、抵抗が使われている積分回路のアンプの入力段にバイポーラトランジスタを用いることができ、これにより、１／ｆ雑音の低減化が実現できる。なお、抵抗の値が例えば数百ｋΩと大きく、アンプの入力インピーダンスとあまり変わらない様なときは、この入力インピーダンスも考慮して、フィルタの抵抗、キャパシタの値を修正すればよい。ただし、アンプの入力インピーダンスは、バイポーラトランジスタの製造ばらつきや、温度特性で大きく変動することを考慮する必要がある。
【００３２】
近年、ＢｉＣＭＯＳプロセスを使うことで、バイポーラトランジスタとＭＯＳトランジスタをＩＣの同一基板上に作ることが一般的になってきている。そこで、本発明である一部のアンプの入力段をバイポーラトランジスタに置き換えたスイッチトキャパシタ・フィルタも、このＢｉＣＭＯＳプロセスで作ることができる。つまり、数ミリ角のＬＳＩとして、このフィルタを実現できる。
【００３３】
さらに、高周波アンプ、周波数変換回路、Ａ／Ｄ変換器などと本フィルタを同一チップ内に入れるなどして、ディジタル復調用低雑音アナログ・フロントエンドＬＳＩを実現できる。これにより、部品点数の削減や、部品面積の縮小によるディジタル携帯電話などの小型化に貢献できる。
【００３４】
なお、今まで、図１の回路図を使って、２次のアンチエイリアシング機能を持つ３次のスイッチトキャパシタ・フィルタを中心に説明してきたが、これら２次、３次という次数に囚われない、あらゆるアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタに、本発明を適用できることは言うまでもない。
【００３５】
本特許によるアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタの１／ｆ雑音減少の効果の例を示す。図３は、通過帯域に２０ｄＢのゲインを持つカットオフ周波数８００ｋHｚの７次楕円ローパス・フィルタに、２次のアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタの入力換算雑音をシミュレーションで求めた周波数特性である。ここでこのフィルタは０．５μｍルールＢｉＣＭＯＳで作られたものである。
【００３６】
このＢｉＣＭＯＳプロセスは、ＮＰＮバイポーラトランジスタ、Ｎ、ＰチャネルＭＯＳトランジスタをシリコン基板上に作ることができる。このフィルタの１段目、２段目の積分回路のアンプは、図２、図５に示すような折り返しカスコード型アンプであり、図３では、（１）全てＭＯＳトランジスタの場合（図５に対応）、（２）１段目積分回路のアンプのみＮチャネルＭＯＳトランジスタがＮＰＮバイポーラトランジスタに置き換わった場合（図５において、ＭＯＳトランジスタＭ１、Ｍ２、Ｍ７、Ｍ８がバイポーラトランジスタへ置き換ったもの）、（３）１段目、２段目積分回路のアンプのＮチャネルＭＯＳトランジスタがＮＰＮバイポーラトランジスタに置き換わった場合それぞれの入力換算雑音を示す。この図３からわかるように、本発明を適用しなかった（１）は周波数の増加とともに電圧が下がる特性を持つ１／ｆ雑音が大きい一方、本発明を適用した（２）、（３）は１／ｆ雑音がかなり小さいことがわかる。
【００３７】
また、（２）と（３）で本発明の効果は小さいこともわかる。つまり、１段目積分回路のアンプに本発明を適用することで、大幅な１／ｆ雑音の減少が期待でき、さらに必要なら２段目積分回路のアンプにも本発明を適用していけばよい。
【００３８】
本発明を図６（ｂ）に示すＬｏｗ−ＩＦ、Ｚｅｒｏ−ＩＦ方式受信機のＩＦ部あるいはベースバンド部のバンドパスフィルタ（あるいはローパスフィルタ）に適用すると、大幅な１／ｆ雑音の減少が期待できる。したがって、フィルタ入力において、妨害波の振幅レベルが高くフィルタ内部で飽和が起きないように、信号レベルが低く抑えられている場合でも、本発明を適用しない場合よりＳ／Ｎ比を十分に取ることができる。これは、図３の（１）と（２）、（３）を比べれば明らかである。
【００３９】
【発明の効果】
以上のように、本発明によれば、アンチエイリアシング機能を組み込み、さらに１／ｆ雑音を低減できる最適なスイッチトキャパシタ・フィルタを提供することができる。
【図面の簡単な説明】
【図１】  本発明に関わるアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタの一実施例を示す回路図である。
【図２】  図１のアンプＡ１１における入力段の回路図の一例である。
【図３】  本発明を適用しない場合、した場合のアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタの入力換算雑音の周波数特性を示す図である。
【図４】  従来のアンチエイリアシング機能を組み込んだスイッチトキャパシタ・フィルタの一実施例を示す回路図である。
【図５】  図４のアンプＡ１における入力段の回路図の一例である。
【図６】  無線受信機の構成例として、（ａ）がスーパーヘテロダイン方式（ｂ）がＬｏｗ−ＩＦあるいはＺｅｒｏ−ＩＦ方式のブロックダイアグラムである。
【図７】  従来のチョッパを利用して１／ｆ雑音を減らす方法の一概略図である。
【符号の説明】
１０１、１０２、１０３…入力段にＭＯＳトランジスタを使用したアンプ（Ａ１、Ａ２、Ａ３）
１０４…入力段にバイポーラトランジスタを使用したアンプ（Ａ１１）
１１１、１１２，１１３，１１４…スイッチトキャパシタ（ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４）
１３１、１３２、１３３…抵抗（Ｒ１，Ｒ２，Ｒ３）
１４１、１４２，１４３…キャパシタ（コンデンサ）（Ｃ１、Ｃ２、Ｃ３）
２０１、２０２…バイポーラトランジスタ（Ｑ１、Ｑ２）
２０３、２０４、２０５、２０６、２０７、２０８、５０１、５０２…ＭＯＳトランジスタ（Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７、Ｍ８、Ｍ１、Ｍ２）
２１１…定電流源
４０１…フィルタ
４０２、４０３…乗算器
【図１】
0003720333.tif 000002
【図２】
0003720333.tif 000003
【図３】
0003720333.tif 000004
【図４】
0003720333.tif 000005
【図５】
0003720333.tif 000006
【図６】
0003720333.tif 000007
【図７】
0003720333.tif 000008