(57)【特許請求の範囲】
【請求項１】
複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂を絶縁材料に用いたことを特徴とする半導体素子。
【化１】
0003632684.tif 000005
（但し、Ｒは置換基を有していてもよい炭化水素骨格、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２以上の整数を示す。）
【請求項２】
請求項１に記載の半導体素子において、前記樹脂の周波数１ＧＨｚにおける比誘電率が３．０以下、誘電正接が０．００５以下であることを特徴とする半導体素子。
【請求項３】
請求項１に記載の半導体素子において、前記樹脂が多孔質構造であることを特徴とする半導体素子。
【請求項４】
請求項１に記載の半導体素子において、前記樹脂が多孔質構造と非多孔質構造の二つの部分を有することを特徴とする半導体素子。
【請求項５】
複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂を再配線層または層間絶縁層に用いたことを特徴とする半導体パッケージ。
【化１】
0003632684.tif 000006
（但し、Ｒは置換基を有していてもよい炭化水素骨格、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２以上の整数を示す。）
【請求項６】
請求項５に記載の半導体パッケージにおいて、前記樹脂の周波数１ＧＨｚにおける比誘電率が３．０以下、誘電正接が０．００５以下であることを特徴とする半導体パッケージ。
【請求項７】
請求項５に記載の半導体パッケージがウエハレベルパッケージであることを特徴とする半導体パッケージ。
【請求項８】
請求項５に記載の半導体パッケージがチップスケールパッケージであることを特徴とする半導体パッケージ。
【請求項９】
請求項５に記載の半導体パッケージにおいて、前記再配線層または層間絶縁層が、前記樹脂とエラストマ成分との相分離構造を有することを特徴とする半導体パッケージ。
【請求項１０】
請求項５に記載の半導体パッケージにおいて、前記樹脂が複数のスチレン基を有する化合物［化学式２］を架橋成分として含むことを特徴とする半導体パッケージ。
【化２】
0003632684.tif 000007
（但し、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２〜１０の整数を示す。）
【請求項１１】
複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂をチップ保護膜または配線保護層に用いたことを特徴とする半導体パッケージ。
【化１】
0003632684.tif 000008
（但し、Ｒは置換基を有していてもよい炭化水素骨格、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２以上の整数を示す。）
【請求項１２】
請求項１１に記載の半導体パッケージにおいて、前記樹脂の周波数１ＧＨｚにおける比誘電率が３．０以下、誘電正接が０．００５以下であることを特徴とするチップスケールの半導体パッケージ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は低誘電率，低誘電正接の絶縁材料を用いた半導体素子及び半導体パッケージに関する。
【０００２】
【従来の技術】
ＬＳＩの高速化，高集積化，高周波化に伴い、配線容量の増大による信号遅延時間の増大が問題となってきている。従来から比誘電率４．２  程度の酸化珪素膜（ＳｉＯ２）が層間絶縁膜として用いられてきたが、デバイスの動作速度を向上させるため、より低誘電率，低誘電正接の特性を有する材料が要求されている。現在実用化されている低誘電率膜としては比誘電率が３．５  程度のＳｉＯＦ膜が挙げられる。さらに低誘電率特性を有する材料として比誘電率が２．５〜３．０の絶縁膜として有機ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜がある。しかしＬＳＩの層間絶縁膜に要求される特性として比誘電率以外に耐熱性，機械強度等が挙げられる。微細化したＬＳＩ多層配線工程では平坦化技術としてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ  ）が必須であり、そのため機械的強度は重要な特性である。低誘電率の有機ＳＯＧは従来のＳｉＯ２  やＳｉＯＦ膜に比べて機械的強度が低いという問題点がある。これに対して無機絶縁膜に比べて比誘電率の低い有機ポリマー系が検討されている。この中では高平坦性を有することからポリイミド樹脂が広く検討されてきた。しかしポリイミド樹脂は有機ポリマーの中では比誘電率が高いことと吸湿率が高い点で問題があり、信頼性の観点からバイポーラＩＣ等の一部の半導体素子に限定されて適用されている。
【０００３】
同様に半導体パッケージにおいても、半導体素子における配線形成工程の延長線上技術でパッケージ機能を形成するウエハレバルパッケージにおいても、最外層である再配線層の絶縁材料に低誘電率，低誘電正接の材料が強く要求されている。こちらも高速化，高集積化，高周波化に伴い、配線容量の増大による信号遅延時間の増大が問題となってきているためである。このような絶縁材料としては上記と同様にポリイミド樹脂が広く適用されている。しかしながらポリイミド樹脂は有機ポリマーの中では比誘電率が高いことと吸湿率が高い点が問題である。
【０００４】
さらにウエハレベルだけでなく、個片で形成する一般のチップスケールパッケージにおいても配線層周囲の絶縁材料は同様の観点から低誘電率，低誘電正接の材料が強く要求されている。
【０００５】
【発明が解決しようとする課題】
本発明は低誘電率，低誘電損失でかつ低吸湿，高耐熱性の絶縁材料を提供するものであり、半導体素子の層間絶縁膜，半導体パッケージの配線層周囲の絶縁材料に適用されることを目的としている。
【０００６】
【課題を解決するための手段】
本発明において、課題を解決するための手段としては複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂を絶縁材料に用いたことを特徴とする半導体素子である。
【０００７】
【化１】
0003632684.tif 000002
【０００８】
（但し、Ｒは置換基を有していてもよい炭化水素骨格、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２以上の整数を示す。）
【０００９】
また、この絶縁材料の比誘電率が３．０以下、誘電正接が０．００５以下（測定周波数１ＧＨｚ）であるとさらに望ましい特性を有する。
【００１０】
半導体素子の層間絶縁膜に関しては微細化したＬＳＩ多層配線工程において平坦化技術としてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）が必須であり、そのため機械的強度は重要な特性である。本発明の複数のスチレン基を有する化合物を架橋成分として含む樹脂は、ガラス転移温度が２００℃近くの特性を有しているため、ＣＭＰプロセスの室温付近では弾性率が高く、機械的強度も充分な特性を有している。また化学式で示すように極性基が少ないため、低吸湿という優れた特性を有している。そのためＣＭＰプロセスに対して、従来から検討されているポリイミドや多孔質材料に比べて有利な特性を有している。
【００１１】
また［化学式１］で表される化合物の硬化反応前の性状は液状あるいは１００℃以下に融点を有する特性を有するため、無溶剤あるいは溶液によるスピンコート法により、層間絶縁膜を形成することができる。［化学式１］で表される代表的な化合物としては１，２−ビス（ビニルフェニル）エタン、１，３−ビス（ビニルフェニル）プロパン、１，２−ビス（ビニルフェニル）プロパン、１，１−ビス（ビニルフェニル）プロパン、１，４−ビス（ビニルフェニル）ブタン、１，３−ビス（ビニルフェニル）ブタン、１，２−ビス（ビニルフェニル）ブタン、２，３−ビス（ビニルフェニル）ブタン、１，２−ビス（ビニル（メチル）フェニル）エタン、１，２−ビス（ビニル（エチル）フェニル）エタン、１−（ビニル（メチル）フェニル）−２−（ビニルフェニル）エタン、１，２，３−トリス（ビニルフェニル）プロパン等が挙げられるがこれに限定されるものではない。ここで用いられる溶剤は［化学式１］が可溶な溶媒であれば特に限定せず使用することができる。一例を挙げるとアセトン，メチルエチルケトン，メチルイソブチルケトン等のケトン類，トルエン，キシレン等の芳香族炭化水素類、Ｎ，Ｎ−ジメチルホルムアミド、Ｎ，Ｎ−ジメチルアセトアミド等のアミド類，ジエチルエーテル，エチレングリコールモノメチルエーテル，プロピレングリコールモノメチルエーテル，テトラヒドロフラン，ジオキサン等のエーテル類，メタノール，エタノール，イソプロパノール等のアルコール類があるが、これらに限定されるものではない。またこれらの有機溶剤は単独または２種以上混合して用いられる。
【００１２】
またスピンコート用のワニスとしては［化学式１］単独だけでなく、他成分と組み合わせることも可能である。例えばポリキノリン，ポリブタジエン，ポリイソブチレン，ポリスチレン，ポリメチルスチレン，ポリエチルスチレン，ポリジビニルベンゼン，ポリアクリル酸エステル（例えばポリアクリル酸メチル，ポリアクリル酸ブチル，ポリアクリル酸フェニル等），ポリアクリロニトリル，ポリＮ−フェニルマレイミド，ポリＮ−ビニルフェニルマレイミド，ポリフェニレンオキサイド等が挙げられるが、これらに限定されることなく、様々な特性を改良するため、他成分と組み合わせることが可能である。この中でポリフェニレンオキサイド，ポリブタジエン，ポリキノリン等の組み合わせは機械的強度，破断伸び，接着性等の向上に効果的である。
【００１３】
【発明の実施の形態】
以下、本発明の実施例を説明する。
【００１４】
半導体素子の層間絶縁膜として複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂を用いた実施例を図を用いながらより具体的に説明する。
【００１５】
図１は半導体素子内における多層配線構造の製造工程の一例である。図１において回路素子を有するシリコン基板，ガラス基板等の半導体素子用基板１１は所定部分を除いて保護膜１２で被覆され、露出した部分に第一導体層１３が形成されている。ここで保護膜１２としては一般的にはシリコン酸化膜が用いられることが多い。本発明の［化学式１］を含有する樹脂を保護膜として用いることも可能である。第一導体層としては銅が低抵抗材料として最も優れている。次の層間絶縁膜として本発明の［化学式１］を含有する樹脂をスピンコータあるいはポッティング等により塗布する。必要に応じて乾燥，溶媒除去，加熱反応処理を施して、低誘電率，低誘電損失層間絶縁膜１４を形成する。
【００１６】
次に例えば塩化ゴムまたはフェノールノボラック系の感光性樹脂１５を層間絶縁膜１４上にスピンコートにより形成して、エッチングにより所定の部分の層間絶縁膜１４が露出するように窓１６を設ける。窓１６によって露出した層間絶縁膜１４は酸素，四フッ化炭素等のガスによるドライエッチング法により選択的にエッチングされ、導体層１３を露出させる。最後に露出させた導体層１３を腐食させることなく、感光性樹脂１５のみを除去できるエッチング溶液、例えばｎ−酢酸ブチル等を用いて、感光性樹脂１５を取り除く。さらにめっきあるいはスッパタ蒸着等の公知の金属形成技術により、第二導体層１７を形成させ、第一導体層１３と電気的に接続させる。
【００１７】
三層以上の多層配線構造を形成する場合は、上記の各工程を繰り返すことにより達成できる。即ち導体層の上に絶縁層となる層間絶縁膜を形成する工程、この層間絶縁膜の所定の場所を選択的に除去して部分的に下部に存在する導体層を露出させる工程、さらに露出させた導体層と電気的に接続した新たな導体層を形成する工程を繰り返すことになる。
【００１８】
最後に表面保護層１８を多層配線構造の再上部に塗布して、前述と同様な方法で所定部分に窓１９を形成させる。この表面保護膜により半導体素子内部を外部からの水分，異物等から保護できる。この表面保護層としても低吸湿特性を有する［化学式１］を含有する樹脂を用いることができる。このように半導体素子内の絶縁層である保護膜１２，層間絶縁膜１４，表面保護層１８をすべて、［化学式１］を含有する樹脂を用いることにより、同系統の材料の界面接着性は優れていることが期待でき、信頼性の面からも有利である。また［化学式１］を含有する樹脂が感光性を有していると感光性樹脂１５の工程を省略でき、大幅なコスト低減を図ることが可能である。［化学式１］を含有する樹脂に感光性を付与する手法としては以下のようなものがある。光を当てることにより溶剤可溶性を変化させることでパターニングを可能とすることができる。また、より不溶にする方法としては光架橋官能基を分子構造中に導入する方法がある。具体的にはアクリル基，アリル基，グリシジル基，シナナモイル基等が挙げられる。また逆により可溶性を上げる方法としてはナフトキノンジアジドの導入，光反応によりカルボン酸を形成する基を導入する方法等がある。これらは目的とする誘電特性を損なわない範囲で、化合物［Ｉ］と共重合あるいはブレンド，混合して用いることができる。
【００１９】
次に半導体素子の多層配線構造について別の製造プロセスの例を図２を用いて説明する。シリコン基板２１上に下部配線２２を形成し、その上に層間絶縁膜として本発明の［化学式１］を含有する樹脂をスピンコータあるいはポッティング等により塗布する。必要に応じて乾燥，溶媒除去，加熱反応処理を施して、低誘電率，低誘電損失層間絶縁膜２３を形成する。その後ドライエッチング法により配線用の溝２４と接続孔２５を形成した。次にバリヤ層２６としてスパッタ法によりＴａを５０ｎｍ成膜した。続いてシード層２７として銅を１５０ｎｍ成膜した。銅シード層２７は銅スパッタ用長距離スパッタ装置ＣＥＲＡＵＳＺＸ−１００（日本真空技術社）を用い、２００〜４００ｎｍ／分の速度で成膜した。この基板を以下に示すめっき液に浸漬し、液温２４℃，電流密度１Ａ／ｄｍ３  で５分間電気めっきを施して配線用溝２４及び接続孔２５へ銅を埋め込み、銅配線２８を形成した。アノード電極としては含りん銅を用いた。
【００２０】
硫酸銅                      ０．４ｍｏｌ／ｄｍ３
硫酸                        ２．０ｍｏｌ／ｄｍ３
塩化物イオン                １．５×１０−３ｍｏｌ／ｄｍ３
ミクロファブＣＵ２１００    １０×１０−３ｍｏｌ／ｄｍ３
（日本エレクトロプレイティング・エンジニヤーズ社製銅めっき添加剤）
次に化学機械研磨ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を行った。ＣＭＰにはＩＰＥＣ社製４７２型化学機械研磨装置で、過酸化水素を１〜２％含むアルミナ分散砥粒とパッド（ロデール社製ＩＣ−１０００）を用いた。研磨圧力を
１９０Ｇ／ｃｍ２  として、バリヤ層２６まで研磨を行い、配線導体を分離した銅配線２８を形成した。続いて５重量％の硫酸中で１分間洗浄し、さらに純水で１分間洗浄した。
【００２１】
以下、上記工程の繰り返しにより多層配線構造を形成する。このとき本発明の［化学式１］を含有する樹脂を用いた層間絶縁膜は機械的強度も強く、さらに低吸湿であるため、ＣＭＰ工程に充分な耐性を有していた。
【００２２】
次に半導体素子の層間絶縁膜を多孔質構造と非多孔質構造の多層構造とした実施例を図３を用いて説明する。
【００２３】
半導体素子用基板３１上に第一導体層３３及び保護膜３２を形成する。その上に、化合物［Ｉ］の例として１，２−ビス（ビニルフェニル）エタンに熱分解の低いポリマーとしてポリエチレンオキサイドをブレンドしたワニスをスピンコータで形成し、製膜後、３５０℃の加熱処理により、ポリエチレンオキサイド部分を熱分解させ、膜中に多孔質層間絶縁層３４−１を形成させる。さらに１，２−ビス（ビニルフェニル）エタンのみのワニスをスピンコートして、非多孔質層間絶縁層３４−２を形成し層間絶縁膜とする。以下図１と同様な工程を経て、本実施例の半導体素子を得る。本実施例のように層間絶縁膜を多孔質構造とすることで、より低誘電率の絶縁膜を得ることが可能となる。また、吸湿性が問題となる場合には、吸湿性が問題となる部分を非多孔質構造とし、その他の部分を多孔質構造とすれば、低誘電率でかつ低吸湿の層間絶縁膜を得ることができる。
【００２４】
多孔質を形成する方法としては公知の一般的な手法を用いることができる。例えばミクロ相分離を利用した方法、添加剤を加えて製膜後、抽出除去による抽出法，高温急冷凝固を利用した溶融急冷法，一軸あるいは二軸延伸でミクロフィブリル化させる延伸法，エッチングで均一円筒状細孔化させた電子線照射エッチング法、超高分子量のポリマーを加圧成形させた水蒸気燒結法，ポリマー溶液を凍結乾燥により溶媒除去させた凍結乾燥法，フィルム表面にプラズマ照射等により機械的な微細穿孔を形成させた穿孔法，ミクロゲルをポリマー相で連結させたミクロゲル法、超臨界流体混合後、脱気多孔形成させる超臨界法，発泡剤を添加して多孔質を形成する発泡剤法，熱分解の低いポリマーを共重合させて、加熱により気泡を形成させる熱分解法，貧溶媒抽出を利用する方法など様々な手法をとることができる。多孔質の層間絶縁膜形成方法としては、ワニスをスピンコータ，ポッティング等により塗布する場合には、製膜後、多孔質化処理をすることが一般的である。その時に用いられる手法としては例えば、電子線照射エッチング，プラズマ照射穿孔，発泡剤法，熱分解法などが有効である。また、あらかじめ多孔質処理を行い、多孔質化したフィルムを張りつけ層間絶縁膜とすることも可能である。
【００２５】
上述した［化学式１］を含有する樹脂からなる絶縁材料は半導体素子の層間絶縁膜だけでなく、同じウエハ上に置かれている絶縁材料であるウエハレベルパッケージ用材料においても同じ効果を発現できる。基本的には半導体素子を形成したウエハ上に、さらに図１と同じプロセスで再配線層を形成することにより、図４−１に示すウエハレベルパッケージを得ることができる。この時、図１の保護膜１２は図４−１のパッケージではチップ保護層４１、図１の層間絶縁膜１４は図４−１の層間絶縁層４２、図１の表面保護層１８は図４−１においては配線保護層４３に対応した工程となる。このような、ウエハレベルパッケージは、ウエハサイズでパッケージ工程をすべて終了して、最後に個片切断をして個々のパッケージにしているため、チップの端面と絶縁層および再配線層を構成している端面が、切断で形成されるため同一面で形成されているという特徴を有している。
【００２６】
ウエハレベルパッケージの再配線では、半導体素子内部配線と異なり、層間絶縁層の弾性率を低くし応力緩和層とすることにより、パッケージを基板実装時に半導体素子（シリコン）と基板（ガラスエポキシ）との熱膨張率差によって発生する熱応力を緩和する機能を持たせることができる。それにより基板実装時の接続信頼性が大幅に向上することが期待できる。
【００２７】
層間絶縁層を低弾性率化する手段として、ひとつは複数のスチレン基を有する化合物［化学式２］を架橋成分として含む樹脂を層間絶縁層に用いたことを特徴とするチップスケールの半導体パッケージ。
【００２８】
【化２】
0003632684.tif 000003
【００２９】
（但し、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２〜１０の整数を示す。）により達成できる。さらに別な手法としては複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂で、エラストマ成分との組み合わせで相分離構造を層間絶縁層に用いたことを特徴とするチップスケールの半導体パッケージ。
【００３０】
【化１】
0003632684.tif 000004
【００３１】
（但し、Ｒは置換基を有していてもよい炭化水素骨格、Ｒ１  は水素，メチル、またはエチルを示し、ｍは１〜４、ｎは２以上の整数を示す。）により達成できる。
【００３２】
ここで［化学式２］のｎの値を大きくすることにより、硬化物の架橋点間距離が長くなり、架橋密度が小さくなるため低弾性率の特性を有する。代表的な［化学式２］で示される化合物としては１，５−ビス（ビニルフェニル）ペンタン、１，６−ビス（ビニルフェニル）ヘキタン、１，７−ビス（ビニルフェニル）ヘプタン、１，８−ビス（ビニルフェニル）オクタン、１，９−ビス（ビニルフェニル）ノナン、１，１０−ビス（ビニルフェニル）デカン等が挙げられるが、これに限定されるものではない。
【００３３】
［化学式１］を架橋成分として含む樹脂で、エラストマ成分との組み合わせで相分離構造にすることにより、［化学式１］から構成される硬化物のマトリックス樹脂の特性（ガラス転移温度，熱膨張率等）を維持しつつ、弾性率のみを低減することが可能である。この場合、エラストマ成分としては室温で１ＧＰａ以下の弾性率を有する材料であることが好ましい。また、［化学式１］と相溶性を有しない化合物がよく、一例を挙げるとシロキサン化合物，含フッ素エラストマ等がある。このうちシロキサン化合物が用いられることが多い。
【００３４】
ウエハレベルパッケージは製造段階ではウエハ単位で扱われるが、実際にパッケージとして使う場合は個片に切断して、図４−２に示したようなチップスケールパッケージとして扱われる。そのため、本発明の効果はウエハレバルパッケージだけでなく、同様な構造のすべてのチップスケールパッケージにおいて、絶縁材料として［化学式１］を架橋成分として含む樹脂を用いた場合は同じ効果が期待できることは言うまでもない。ここで、チップスケールパッケージとは、パッケージの占有面積がチップと同一か、あるいはそれとほぼ同等（〜１．１倍程度）であり、実装基板に高密度実装が可能なパッケージ構造を有しているものを指す。
【００３５】
絶縁材料の誘電率は配線の伝送特性における遅延時間を支配するため、半導体素子及びパッケージの絶縁材料としてはできるだけ低いことが好ましい。従来のポリイミド材料は３〜４の比誘電率の値を有するのに対して、本発明の樹脂の中には比誘電率が３．０  以下にすることも可能である。当然、［化学式１］の構造、組み合わせる添加材料の組成等により誘電特性は大きく異なる。
【００３６】
また誘電正接は配線の伝送特性におけるエネルギー損失に影響を与える。こちらの特性もできるだけ低いことが望ましい。一般の有機材料の１ＧＨｚにおける誘電正接は０．０１  以上で場合が多い。これに対して本発明では誘電率の場合と同様に［化学式１］の構造、組み合わせる添加材料の組成等を選択することにより、０．００５  以下にすることが可能である。これにより高周波帯域においてエネルギー消費量の少ない半導体素子、ないしはパッケージを得ることができる。
【００３７】
以上説明したように、半導体素子の絶縁層として複数のスチレン基を有する化合物［化学式１］を架橋成分として含む樹脂を用いることにより、低誘電率，低誘電正接の効果が得られる。配線の伝送遅延時間は配線抵抗と絶縁体の誘電率に依存し、双方を小さくすることにより遅延時間を低減できる。また誘電損失は絶縁材料の誘電正接に依存するため、誘電正接の低い材料を用いることにより、エネルギーロスの少ない、低消費電力の半導体素子を得ることができる。同様にウエハレベルパッケージ及びチップスケールパッケージの絶縁層に本発明の材料を用いることにより遅延時間が少なく、かつエネルギーロスの少ないパッケージを得ることができる。
【００３８】
【発明の効果】
本発明によれば、低誘電率，低誘電損失でかつ低吸湿，高耐熱性の半導体素子，半導体パッケージを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体素子の断面図。
【図２】本発明の一実施例である半導体素子の断面図。
【図３】本発明の一実施例である半導体素子の断面図。
【図４】ウエハレベルパッケージ及びチップスケールパッケージ。
【符号の説明】
１１，３１…半導体素子用基板、１２，３２…保護膜、１３，３３…第一導体層、１４，２３…層間絶縁膜、１５，３５…感光性樹脂、１６，１９，３６，３９…窓、１７，３７…第二導体層、１８，３８…表面保護層、２１…シリコン基板、２２…下部配線、２４…配線用溝、２５…接続孔、２６…バリヤ層、２７…銅シード層、２８…銅配線、３４−１…多孔質層間絶縁層、３４−２…非多孔質層間絶縁層、４１…チップ保護層、４２…層間絶縁層、４３…配線保護層。
【図１】
0003632684.tif 000009
【図２】
0003632684.tif 000010
【図３】
0003632684.tif 000011
【図４】
0003632684.tif 000012