(57)【特許請求の範囲】
【請求項１】
入力アナログ信号を異なる利得を有して増幅する複数の増幅手段と、これら増幅手段の出力信号をデジタル信号に変換するＡ／Ｄ変換手段と、これらＡ／Ｄ変換手段によって得られたデジタル信号が前記それぞれの手段によってクリップ又はフルスケールオーバー状態にされた信号であるかの信号状態を判断する手段と、前記Ａ／Ｄ変換手段によって得られたデジタル信号と所定の出力基準信号レベルとの比をそれぞれ演算するレベル比検出手段と、前記レベル比に対応した前記各Ａ／Ｄ変換手段から得られたデジタル信号とを乗算して、所定の出力レベルの信号にレベル調整するための出力信号調整手段と、前記信号状態を判断する手段の情報に基づいて、前記レベル調整された所定の信号を選択制御する手段とを少なくとも具備し、
前記Ａ／Ｄ変換手段によって得られたデジタル信号がクリップ又はフルスケールオーバー状態にあると判断された場合、その判断期間中は他のクリップ又はフルスケールオーバー状態にないデジタル信号に基づいてレベル調整された信号を代わって出力するようにしたＡ／Ｄ変換装置であって、
前記デジタル信号の不使用期間に、クリップ又はフルスケールオーバー状態終了後の所定の期間を含ませるようにすると共に、その所定の期間を、前記クリップ又はフルスケールオーバー状態に応じた期間にすることを特徴とするＡ／Ｄ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フローディング方式のＡ／Ｄ変換装置に係り、ＡＶ（Ａｕｄｉｏ−Ｖｉｓｕａｌ）システムにおけるデジタル信号処理部等に適用され、入力信号レベルに応じて適当なスケール状態にあるＡ／Ｄ変換器によって量子化誤差を小さくしたり、アナログ入力系で発生する残留ノイズのデジタル出力データへの影響を抑制し、システム内での信号劣化を防止するための装置に関する。
【０００２】
【従来の技術】
一般的なＮビットＡ／Ｄ変換器は、フルレンジ信号に対してＮビットの分解ビット精度を確保することができるが、小信号に対しての分解ビット精度はＮビット以下となり、小信号に対してほど分解ビット精度が低くなり、量子化誤差が生じ易くなる。
一般的にＡ／Ｄ変換器を有するシステムでは、アナログ入力系でのノイズは零ではない。このため、このノイズにより、信号はシステム通過時での劣化を余儀なくされる。
また、高性能Ａ／Ｄ変換装置の実現に当たり、異なる入力ゲインで、複数のＡ／Ｄ変換器を利用し、信号合成や量子化ビットの拡張等を行う手法も用いられている。しかし、このような手法においては、入力時の増幅利得の大きい増幅器が増幅利得の小さい増幅器に比べ、低い入力レベルでクリップを生じ高調波を発生してしまい、信号合成時やビット拡張処理時に悪影響を及ぼすものであった。
【０００３】
【発明が解決しようとする課題】
そこで、本発明の主目的は、Ａ／Ｄ変換器による小入力アナログ信号レベルに対する分解ビット精度の低下を防いで、小入力信号に対しＡ／Ｄ変換時の量子化誤差を抑制し、アナログ入力系で発生するノイズがＡ／Ｄ変換後の量子化データに表れるのを抑制することにある。
また、他の目的は、システム通過に伴う出力信号のＳ／Ｎ劣化を抑制し、高調波発生等による影響で信号合成時に発生し易い信号切り換え歪みを回避して、出力信号精度（画質、音質）の劣化を防止することにある。
【０００４】
【課題を解決するための手段】
本発明のＡ／Ｄ変換装置は、上記の課題を解決するために、以下に記載の手段からなるものである。
すなわち、
入力アナログ信号を異なる利得を有して増幅する複数の増幅手段と、これら増幅手段の出力信号をデジタル信号に変換するＡ／Ｄ変換手段と、これらＡ／Ｄ変換手段によって得られたデジタル信号が前記それぞれの手段によってクリップ又はフルスケールオーバー状態にされた信号であるかの信号状態を判断する手段と、前記Ａ／Ｄ変換手段によって得られたデジタル信号と所定の出力基準信号レベルとの比をそれぞれ演算するレベル比検出手段と、前記レベル比に対応した前記各Ａ／Ｄ変換手段から得られたデジタル信号とを乗算して、所定の出力レベルの信号にレベル調整するための出力信号調整手段と、前記信号状態を判断する手段の情報に基づいて、前記レベル調整された所定の信号を選択制御する手段とを少なくとも具備し、
前記Ａ／Ｄ変換手段によって得られたデジタル信号がクリップ又はフルスケールオーバー状態にあると判断された場合、その判断期間中は他のクリップ又はフルスケールオーバー状態にないデジタル信号に基づいてレベル調整された信号を代わって出力するようにしたＡ／Ｄ変換装置であって、
前記デジタル信号の不使用期間に、クリップ又はフルスケールオーバー状態終了後の所定の期間を含ませるようにすると共に、その所定の期間を、前記クリップ又はフルスケールオーバー状態に応じた期間にすることを特徴とするＡ／Ｄ変換装置。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態につき、好ましい実施例により説明する。
図１は本発明の実施例に係るＡ／Ｄ変換装置の概略ブロック図である。同図において、入力信号Ｓｉ（ｔ）はｎ個の増幅器１−１，１−２，・・・，１−ｎによって増幅される。これら増幅器の増幅利得Ａ１，Ａ２，・・・，Ａｎは、それぞれ異なり、Ａ１＜Ａ２＜，・・・，＜Ａｎの関係で設定されている。これらの増幅利得で増幅された信号は、各Ａ／Ｄ変換器２−１，２−２，・・・，２−ｎによって、例えば、データＤ１（ｉ），Ｄ２（ｉ），・・・，Ｄｎ（ｉ）に量子化される。これらのデータは、次段のレベル判定回路３において前記入来信号と後述する各増幅器及びＡ／Ｄ変換装置に対応したクリップ及びフルスケールオーバーレベルとの比較と、それらの差とが検出され、そのデータに基づいて前記入来信号が増幅器によるクリップ状態の有無、Ａ／Ｄ変換器２−１，２−２，・・・，２−ｎによるフルスケールオーバー状態の有無、及びそれらのオーバーレベルの大きさが検出され、その情報が次段のタイミング制御回路４に供給される。
【００１０】
タイミング制御回路４では、前記の情報に基づきクリップ又はフルスケールオーバー状態の有無及びクリップ状態を判断し、それらの信号がクリップ又はフルスケールオーバー状態にされていない場合には、それらの信号のうち増幅利得の最も大きい値で増幅された信号を使用するようにする。また、クリップ又はフルスケールオーバー状態にある信号は、その状態時の期間ではその信号を用いないようにし、他のクリップ又はフルスケールオーバー状態にない信号の内で増幅利得の最も大きい値で増幅された信号を使用するようにする。しかも、この時、クリップ状態終了後の高調波の影響を考慮して、クリップ又はフルスケールオーバー状態終了後においても、直ちに元の信号を用いるようなことをせず、所定の時間経過後に用いるようにしている。
そして、このようにして選択制御される信号は、次段の出力セレクタ８から出力されることになる。
【００１１】
また、一方、前記の各Ａ／Ｄ変換器から出力された信号は、レベル比演算回路５にも供給され、ここで、出力セレクタ８から出力される際の基準レベルとなる信号（例えば、増幅利得Ａ＝１の信号）とのレベル比（Ｃ１，Ｃ２，・・・，Ｃｎ）がそれぞれ求められる。求められた各レベル比は、出力レベル調整係数としてホ−ルドメモリ６に更新及び保持される。この更新及び保持のタイミングは、前記のタイミング制御回路４により制御される。
【００１２】
更に、また、前記各量子化データ（Ｄ１  （ｉ），Ｄ２  （ｉ），・・・，Ｄｎ  （ｉ））は、係数乗算器７にも供給されており、ここで、前記のホ−ルドメモリ６に保持されている各対応するレベル比（Ｃ１，Ｃ２，・・・，Ｃｎ）が用いられてＣ１×Ｄ１  （ｉ），・・・，Ｃｎ×Ｄｎ  （ｉ）の乗算処理がそれぞれなされ、出力セレクタ８からの出力レベルが一定となるように調整される。そして、出力セレクタ８からは、前記のタイミング制御回路４により、前記のレベル調整された信号の内、後述する所定の条件に適合した信号が選択出力されるように構成されている。
【００１３】
図２は前記のレベル判定回路３の詳細ブロック図であり、レベル検出回路３ａと、オーバーレベル検出回路３ｂとから構成され、レベル判定回路３には各増幅器及びＡ／Ｄ変換器で構成される回路系に対応したクリップ又はフルスケールオーバーレベルがそれぞれ設定されている。例えば、図７（Ａ）には、それらのレベルが示されており、同図は増幅器１−１及びＡ／Ｄ変換器２−１，増幅器１−２及びＡ／Ｄ変換器２−２，Ａ／Ｄ変換器増幅器１−３及びＡ／Ｄ変換器２−３の３つ（ｎ＝３）の回路系で構成した場合の例で、増幅器１−２及びＡ／Ｄ変換器２−２で構成される回路系のクリップ又はフルスケールオーバーレベルがＶｔｈ２とされ、Ａ／Ｄ変換器増幅器１−３及びＡ／Ｄ変換器２−３で構成される回路系のクリップ又はフルスケールオーバーレベルがＶｔｈ３とされている。
【００１４】
オーバーレベル検出回路３ｂでは、前記の設定レベルとの差｜Ｄ１  （ｉ）｜−｜Ｖｔｈｎ  ｜が検出されるようになっており、例えば、その差が［０］であれば、クリップ又はフルスケールオーバー状態になく、その差が［＋］の値であれば、クリップ又はフルスケールオーバー状態であることが示され、［ー］の値であれば、クリップ又はフルスケールオーバー状態にないことが示されるようになっている。
【００１５】
また、図３はタイミング制御回路４の詳細ブロック図であり、クリップ及び波形歪み度合判定回路４ａ、タイミング制御カウンタ回路４ｂ、カウント値算出及びコントロール回路４ｃ、及び、カウント値設定メモリ４ｄから構成され、クリップ及び波形歪み度合判定回路４ａでは、前記のオーバーレベル検出回路３ｂからのデータに基づいてクリップ又はフルスケールオーバー状態の有無及びそれらの状態の度合が判定され、その判定結果がタイミング制御回路４ｂ及びカウント値算出及びコントロール回路４ｃに供給されるようになっている。
【００１６】
カウント値算出及びコントロール回路４ｃでは、クリップ又はフルスケールオーバー状態時に後述する所定の式に基づいてその状態時の期間が演算され、その演算値がカウンタ値設定メモリ４ｄに累積記憶されるようになっている。また、タイミング制御カウンタ回路４ｂでは、前記のクリップ又はフルスケールオーバーの有無及びそれらの状態に応じて出力セレクタ８が制御される構成で、クリップ又はフルスケールオーバー状態時にないときには、前記の増幅利得の一番大きい回路系からの信号を用いるように制御し、クリップ又はフルスケースオーバー状態時にはそれらの状態時の信号の使用を禁止し、他のクリップ又はフルスケールオーバー状態にない信号の内から増幅利得の一番大きい回路系の信号を選択するように制御し、しかも、それらの状態が終了した段階においても、直ちにその状態が終了した信号を使用するようなことはせず、所定の時間経過を待って使用するようにしている。すなわち、クリップ又はフルスケールオーバーによって生じた高調波の影響を避ける期間を考慮しているのである。
【００１７】
次に、図４及び図５を用い、Ａ／Ｄ変換器以降の量子化データと出力信号の生成例を説明する。図４は増幅器及びＡ／Ｄ変換器より成る回路系を２個（ｎ＝２）用いた場合の出力信号生成例で、図４（Ａ）にはクリップ又はフルスケールオーバー状態の生じていないデータＤ１（ｉ）の波形とフルスケールオーバー区間を含むデータＤ２（ｉ）の波形とが示され、図４（Ｂ）にはそれらの出力合成波形がそれぞれ示されている。また、図５は回路系を３個（ｎ＝３）用いた場合の例で、図４と同様の例である。
【００１８】
これらの図に示すように、入力信号Ｓｉ（ｔ）はそれぞれ異なる増幅利得（Ａ１＜Ａ２＜Ａ３）によって増幅されるため、クリップ状態やフルスケールオーバー状態にされてるものがある。これは前述したように、各増幅器の増幅利得によってクリップ状態にされたり、Ａ／Ｄ変換器におけるフルスケールレベルが、増幅器のクリップレベルよりも低い設計により量子化データがフルスケールオーバー状態になってしまうことによるためである。
【００１９】
このような場合には、クリップ又フルスケールオーバー状態にならい信号の内で、増幅時の利得が一番大きい例えばＤ１（ｉ）のデータと、これに対応したレベル比との演算（Ｃｎ×Ｄ１（ｉ））により出力レベルが調整された信号が選択される。しかも、クリップ又はフルスケールオーバー状態になった信号が、そのクリップ又はフルスケールレベル｜Ｖｍａｘ｜以下になり、その状態が終了しても、その信号は直ちに使用されず、その信号が高調波の影響を受けにくい状態になるのを待って使用されるようになっている。
【００２０】
これらの図４，５中で示すＴｗａｉｔ１＿Ｄ２  ，Ｔｗａｉｔ２＿Ｄ２  ，Ｔｗａｉｔ１＿Ｄ３，Ｔｗａｉｔ２＿Ｄ３  は、高調波の影響を受け易い区間（ＴｗａｉｔΔ）を含むクリップ又はフルスケールオーバー回避期間（Ｔｗａｉｔｍ＿Ｄｎ）を示したもので、これらの期間はクリップ状態やフルスケールオーバー状態の度合いに応じて適宜変化されるようになっている。当然に、クリップ又はフルスケールオーバー度合いが大きければ、それらのレベルも大きくなり、その状態以降（｜Ｖｍａｘ｜以下に信号レベルが復帰した後）の高調波の影響も大きく、Ｔｗａｉｔｍ＿Ｄｎ区間も長くなってしまう。
【００２１】
本実施例の装置では、このような点を考慮して、そのクリップ又はフルスケールオーバー回避期間（Ｔｗａｉｔｍ＿Ｄｎ）を信号のクリップ又はフルスケールオーバー度合いが大きい場合には長くし、それらの度合いが小さい場合には短くするようにしている。
【００２２】
図６はそのクリップ又はフルスケールオーバー回避期間（Ｔｗａｉｔｍ＿Ｄｎ）の設定方法と、本実施例に係る装置の信号処理の全体フローとを示した図で、次に、同図を併せ参照しながら本装置の動作を詳述する。
まず、入力アナログ信号Ｓｉ（ｔ）がｎ個の増幅器１−１，１−２，・・・，１−ｎに分岐してそれぞれ供給されて、異なる各利得Ａ１，Ａ２，・・・Ａｎによって増幅される（Ｓｔｅｐ１）。
【００２３】
次に、それぞれ増幅された信号は各Ａ／Ｄ変換器２−１，２−２，・・・，２−ｎに供給されて、ここで、データＤ１  （ｉ），Ｄ２  （ｉ），・・・，Ｄｎ（ｉ）に量子化される（Ｓｔｅｐ２）。
【００２４】
そして、これらの信号の一方は、レベル比演算回路５にそれぞれ供給され、基準信号とのレベル比が演算され、その演算結果がレベル補正係数として求められる（Ｓｔｅｐ３）。その後、このレベル補正係数がホールドメモリ６に保持されると共に、係数乗算器７において、前記の各Ａ／Ｄ変換器から入来する各データとの演算が行われて、各信号が出力セレクタにおける出力時のレベルに調整される。
【００２５】
一方、各Ａ／Ｄ変換器からの各データはレベル判定回路３にも供給され、この回路内のレベル検出回路３ａにおいて、各増幅器及びＡ／Ｄ変換器における各々の時点でのクリップ又はフルスケールオーバー状態となる各レベル［Ｄｍ（ｉ）レベル（図７（Ａ）のＶｔｈ２，Ｖｔｈ３レベルに相当）］の特定が行われ、各データのレベルが検出され、オーバーレベル検出回路３ｂにおいて、特定したレベルとの差が検出される（Ｓｔｅｐ４）。
【００２６】
次に、タイミング制御回路４内のクリップ及び波形歪み度合判定回路４ａにおいて、各信号のクリップ又はフルスケールオーバー状態及びその状態の有無が判断され、その有無の情報がタイミング制御カウンタ回路４ｂに供給される。ここで、その差の情報が［０］以下であればクリップ又はフルスケールオーバー状態にないと判断されて、カウンタ値ＣＴｎがカウントダウン（ＣＴｎ＝０にする）される（Ｓｔｅｐ５，Ｓｔｅｐ６）。
【００２７】
そして、次のステップ８において、各信号に対するカウンタ値が判定され、カウントダウンが終了しているデータが検索される。即ち、その時点における各信号のなかからクリップ又はフルスケールオーバー状態にない信号が検索される。
【００２８】
更に、そのクリップ又はフルスケールオーバー状態にない信号のなかから、増幅率の高い信号が検出され、その情報が出力セレクタ８に供給されて、その高い増幅率に対応して出力レベルが調整された信号が選択出力される（Ｓｔｅｐ９）。
なお、前記の増幅利得の検出、並びに、いずれの増幅器及びＡ／Ｄ変換器を経由してきた信号であるかの検出は、各増幅器以降の各機器との入出力ポートを対応づけて接続しておくことにより、容易に検出が可能である。
【００２９】
また、一方、クリップ及び波形歪み度合判定回路４ａから供給される差の情報が［０］を越える数値であるならば、クリップ又はフルスケールオーバー状態になっている信号と判断され、その状態の信号の使用が禁止される。その間、前記のＳｔｅｐ６以降のフローが実行され、他のクリップ又はフルスケールオーバー状態にない信号の内で、最も、増幅利得の高いデータが用いられて調整された信号が出力される。
【００３０】
また、同時に、このクリップ又はフルスケールオーバー状態時には、前記の差の情報がカウント値算出及びコントロール回路４ｃにも供給され、この差の情報に基づき、次式（１）が演算される。
【００３１】
【数１】
0003632328.tif 000002
【００３２】
上記式では、クリップ又はフルスケールオーバー期間が演算され、その算出結果がカウンタ値とされる。すなわち、クリップ又はフルスケールオーバー期間でのサンプル毎に｜Ｄ１（ｉ）−Ｖｔｈｎ｜が累計され、積分値と等価的な値がカウンタ値ＣＴｎとしてカウンタメモリ４ｄに供給されるようになっている（Ｓｔｅｐ７）。図７（Ｂ），（Ｃ）に示す波形は、そのカウンタ値によるカウンタの動作例で、図７（Ａ）の各クリップ又はフルスケールオーバー期間に対応した箇所に相当するカウンタの動作例であり、縦軸にカウンタ値（ＣＴ２，ＣＴ３）と横軸に時間（ｔ）との関係で示されている。前記の累計演算は、ノンリニアに増加する積分曲線に相当する箇所の演算である。
【００３３】
そして、前記の演算は、タイミング制御カウンタ回路４ｂにクリップ又はフルスケールオーバーの終了の情報（差がゼロである情報）が入来するまで続行され、その終了の情報が入来すると、直ちにカウンタ値設定メモリ４ｄから前記累積値が呼び出され、その累積値からカウンタ値が［０］になるまでカウントダウンされる。すなわち、このカウントダウンがクリップ又はフルスケールオーバー期間以降の高調波の影響を避けるための期間であり、図７（Ｂ），（Ｃ）のノンリニアに増加する曲線から直線的に減少する期間がそれに相当する。前述したようにこの高調波の影響を避ける期間はクリップ又はフルスケールオーバーレベルに応じた期間とされており、実験的に検証された期間で、一定したカウントダウンの速度と、クリップ又はフルスケールオーバーレベルとの関係で設定されている。そして、この後は、前記のＳｔｅｐ８以降のフローと同様の動作が実行されことになる。
【００３４】
以上述べたように、本実施例の装置によれば、Ａ／Ｄ変換器による小入力アナログ信号レベルに対する分解ビット精度の低下を防いで、小入力信号に対しＡ／Ｄ変換時の量子化誤差を抑制し、アナログ入力系で発生するノイズがＡ／Ｄ変換後の量子化データに表れるのを抑制できる。
また、システム通過に伴う出力信号のＳ／Ｎ劣化を抑制し、高調波発生等による影響で信号合成時に発生し易い信号切り換え歪みを回避することで、出力信号精度（画質、音質）の劣化を防止できる。
【００３５】
【発明の効果】
本発明のＡ／Ｄ変換装置によれば、アナログ入力信号のレベルに応じて量子化時の分解精度を保つことで、量子化誤差の発生を抑え、同時にアナログ系で発生するノイズがＡ／Ｄ変換後の量子化データに表れるのを抑制できる。
また、増幅処理等によって生じてしまう信号クリップによる高調波の生成出力信号への影響を回避し、精度の良いＡ／Ｄ変換を可能とし、変換後のデジタル信号処理におけるエラーの発生や信号（画質・音質）の劣化の防止ができる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例に係るＡ／Ｄ変換装置の概略ブロック図である。
【図２】レベル検出回路の詳細ブロック図である。
【図３】タイミング制御回路の詳細ブロック図である。
【図４】２個の回路系を用いた場合の、各Ａ／Ｄ変換器の出力及び選択出力される補正後の量子化信号を示す図である。
【図５】３個の回路系を用いた場合の、各Ａ／Ｄ変換器の出力及び選択出力される補正後の量子化信号を示す図である。
【図６】本実施例に係るＡ／Ｄ変換装置の動作フローを示した図である。
【図７】３個の回路系を用いた場合で、本実施例の装置のタイミング制御とカウンタの動作例を示した図である。
【符号の説明】
１−１，１−２，・・，１−ｎ        増幅器
２−１，２−２，・・，２−ｎ        Ａ／Ｄ変換器
３        レベル判定回路
４        タイミング制御回路
５        レベル比演算回路
６        ホ−ルドメモリ
７        係数乗算器
８        出力セレクタ
【図１】
0003632328.tif 000003
【図２】
0003632328.tif 000004
【図３】
0003632328.tif 000005
【図４】
0003632328.tif 000006
【図５】
0003632328.tif 000007
【図６】
0003632328.tif 000008
【図７】
0003632328.tif 000009