(57)【特許請求の範囲】
【請求項１】
互いに並列に接続され、それぞれ異なる種類でかつ異なる面積のバリアメタルを有する第１および第２のショットキーバリアダイオードを備え、前記第１および第２のショットキーバリアダイオードのバリアメタルのショットキー障壁の高さをそれぞれφＢＤ１およびφＢＤ２、前記バリアメタルの面積をＳＤ１、ＳＤ２とするとき、
ＳＤ２＜ＳＤ１、φＢＤ２＜φＢＤ１
なる関係となるように、前記バリアメタルのショットキー障壁の高さおよび前記バリアメタルの面積を選定し、前記第１および第２のショットキーバリアダイオードは同一の半導体基板内に形成されており、前記第１および第２のショットキーバリアダイオード間にはガードリングが配置されていることを特徴とする半導体装置。
【請求項２】
前記ガードリングは前記第１および第２のショットキーバリアダイオードの境界部分で共通であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１および第２のショットキーバリアダイオードのバリアメタルは第１導電型の半導体層の表面部に接触しており、前記第1および第２のショットキーバリアダイオードのうち前記ショットキー障壁が低い第２のショットキーバリアダイオードのバリアメタルが接触する前記第１導電型の半導体層の表面部にのみ、複数の第２導電型の半導体領域が形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第１および第２のショットキーバリアダイオードのバリアメタルは第１導電型の半導体層の表面部に接触しており、前記第１および第２のショットキーバリアダイオードのバリアメタルが接触する前記第１導電型の半導体層の表面部には、それぞれ複数の第２導電型の半導体領域が形成されていることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
第１導電型の半導体基板上に低濃度の第１導電型のエピタキシャル層を形成する工程と、このエピタキシャル層表面に第１および第２のショットキーバリアダイオード形成領域をそれぞれ囲むように第２導電型の不純物を注入拡散してガードリング領域を形成する工程と、このガードリング領域に囲まれた前記第１のショットキーバリアダイオード形成領域上に第１のショットキーバリアメタルをスパッタ法により形成する工程と、前記第２のショットキーバリアダイオード形成領域上に前記第１のショットキーバリアメタルとは異なる種類でかつ異なる面積の第２のショットキーバリアメタルをスパッタ法により形成する工程と、前記第1および第２のショットキーバリアメタル表面に対して電気的に接続される電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はショットキーバリアダイオード（ＳＢＤ）半導体装置およびその製造方法に関するもので、使用用途に応じた順方向特性、逆方向特性を提供するものである。
【０００２】
【従来の技術】
従来は、１種類のショットキーバリアメタルによる特性であった為に、ショットキー障壁が高ければ順方向特性の立ち上がり特性が悪く、逆方向特性のリーク電流は小さい。又、ショットキー障壁が低ければ順方向特性の立ち上がり特性は良いが逆方向特性のリーク電流は大きい。
【０００３】
【発明が解決しようとする課題】
このように、特性がバリアメタルに大きく依存する為パッケージとの組み合わせにおいて適合したバリアメタルを選択する必要があった。その為、パッケージで限られた特性のデバイスしか使用できなかった。スイッチング電源においては低電流での使用から大電流の使用まで使用レンジが広くなかなか適切な特性を得ることができなかった。
【０００４】
そこで本発明の目的は、使用用途に応じた順方向特性、逆方向特性を有するショットキーバリアダイオード半導体装置およびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の半導体装置は、互いに並列に接続され、それぞれ異なる種類でかつ異なる面積のバリアメタルを有する第１および第２のショットキーバリアダイオードを備え、前記第１および第２のショットキーバリアダイオードのバリアメタルのショットキー障壁の高さをそれぞれφＢＤ１およびφＢＤ２、前記バリアメタルの面積をＳＤ１、ＳＤ２とするとき、
ＳＤ２＜ＳＤ１、φＢＤ２＜φＢＤ１
なる関係となるように、前記バリアメタルのショットキー障壁の高さおよび前記バリアメタルの面積を選定し、前記第１および第２のショットキーバリアダイオードは同一の半導体基板内に形成されており、前記第１および第２のショットキーバリアダイオード間にはガードリングが配置されていることを特徴とするものである。
【０００６】
また、本発明の半導体装置においては、前記ガードリングは前記第１および第２のショットキーバリアダイオードの境界部分で共通であることを特徴とするものである。
【０００７】
さらに、本発明の半導体装置においては、前記第１および第２のショットキーバリアダイオードのバリアメタルは第１導電型の半導体層の表面部に接触しており、前記第1および第２のショットキーバリアダイオードのうち前記ショットキー障壁が低い第２のショットキーバリアダイオードのバリアメタルが接触する前記第１導電型の半導体層の表面部にのみ、複数の第２導電型の半導体領域が形成されていることを特徴とするものである。
【０００８】
さらに、本発明の半導体装置においては、前記第１および第２のショットキーバリアダイオードのバリアメタルは第１導電型の半導体層の表面部に接触しており、前記第１および第２のショットキーバリアダイオードのバリアメタルが接触する前記第１導電型の半導体層の表面部には、それぞれ複数の第２導電型の半導体領域が形成されていることを特徴とするものである。
【０００９】
次に、本発明の半導体装置の製造方法は、第１導電型の半導体基板上に低濃度の第１導電型のエピタキシャル層を形成する工程と、このエピタキシャル層表面に第１および第２のショットキーバリアダイオード形成領域をそれぞれ囲むように第２導電型の不純物を注入拡散してガードリング領域を形成する工程と、このガードリング領域に囲まれた前記第１のショットキーバリアダイオード形成領域上に第１のショットキーバリアメタルをスパッタ法により形成する工程と、前記第２のショットキーバリアダイオード形成領域上に前記第１のショットキーバリアメタルとは異なる種類でかつ異なる面積の第２のショットキーバリアメタルをスパッタ法により形成する工程と、前記第1および第２のショットキーバリアメタル表面に対して電気的に接続される電極を形成する工程とを備えたことを特徴とするものである。
【００１０】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１１】
図１は本発明の原理を示す回路図である。同図に示す様に、ショットキーバリアダイオードＤ１としてバリアメタルとしてＭｏを使用したもの、ショットキーバリアダイオードＤ２としてバリアメタルとしてＶを使用したものを選択する。その際、２つのダイオードＤ１、Ｄ２におけるバリアメタルの面積の比を変える事により目的に応じた特性を得る。
【００１２】
図２は本発明の実施形態を示す図で、同図（Ａ）は平面図、同図（Ｂ）は断面図である。同図（Ａ）に示されるように、Ｎ型半導体基板１１の表面部分にはバリアメタルとしてＭｏを使用したショットキーバリアダイオードＤ１とバリアメタルとしてＶを使用したショットキーバリアダイオードＤ２とが並設されている。ダイオードＤ１の面積がダイオードＤ２の面積より大きく、例えば、それらの面積比は５：１である。
【００１３】
図２（Ｂ）に示されるように、Ｎ型半導体基板１１は、Ｎ＋基板１２上にＮ−エピタキシャル成長層１３が積層されている。Ｎ−エピタキシャル成長層（以下Ｎ−エピ層という。）１３の表面部には、ダイオードＤ１およびＤ２を形成する部分をそれぞれ囲むＰ＋拡散層からなるガードリング１４が設けられる。これらのガードリング１４の表面部にはこれらのガードリング１４に沿って酸化膜１５が形成され、これらの酸化膜１５により囲まれた領域内にＭｏからなる第１のバリアメタル１７およびＶからなる第２のバリアメタル１６が形成される。この場合、バリアメタルＭｏにバリアメタルＶが積層される。Ａｌからなる第１の電極１８−１、１８−２が第１および第２のバリアメタル上に形成されている。そしてＮ＋基板１２の下面には同じくＡｌからなる第２の電極１９が形成されている。
【００１４】
次にこのショットキーバリアダイオード半導体装置の製造方法について説明する。まず、Ａｓ、Ｓｂ等の不純物を含むＮ＋型基板１２およびＮ−エピ層１３を持つ半導体基板（エピウエハ）１１のエピウエハ側に酸化膜を形成後フォトレジスト蝕刻法（ＰＥＰ法）により酸化膜に開口部を設けＰ＋領域をインプラ法等によりＰ型不純物領域１４を形成し、酸化、拡散を実施し所定の深さに形成する。その際、Ｐ＋領域の内部にＰ＋で囲まれた領域の面積を、面積比Ｍｏ：Ｖ＝５：１となるように変え２個所以上準備する。次に、第１のバリアメタルＭｏを形成する為にＰ＋で囲まれたＮ−部をＰＥＰ法により開口する際、Ｐ＋の一部もＮ−領域を囲む様に開口する。Ｍｏをスパッタ法により形成、ＰＥＰ法によりパターンを形成後必要に応じて熱処理を加え特性の安定化を図る。次に、第２のバリアメタルを形成する為にＰＥＰ法により第１のバリアメタルの時と同様に開口部を形成、逆スパッタによりＭｏの表面の酸化膜を除去した後バリアメタルのＶを形成する。その後、電極としてのＡｌ又は、ＴｉＡｌ（Ａｌブロック膜であるＴｉ等を挟んで）を連続形成する。その後でＰＥＰ法によりパターン形成する。図２の構造をとるとチップ状態で各々の特性を正確に測定できる。
【００１５】
図３および図４に、図２に示すショットキーバリアダイオード半導体装置の順方向および逆方向特性である、ＶＦ−ＩＦ特性、ＩＲ−ＶＲ特性を示す。
【００１６】
図３からＶＦ−ＩＦ特性の低電流領域でＭｏ特性に対しＶ特性側へ大きくシフトしている（２５％程度）ことがわかる。また、図４から逆方向電圧Ｖに対し逆方向電流ＩＲを１／５に押さえることができ動作温度のアップが図れる。
【００１７】
図５は本発明の他の実施形態を示す図で、同図（Ａ）は平面図、同図（Ｂ）は断面図である。この半導体装置は、一対のショットキーバリアダイオードＤ１、Ｄ２のバリアメタル側の電極１８´を共通にした点を除いて、図２に示す半導体装置とほぼ同一構造となっている。したがって、図５においては各構成部分に図２の対応する構成部分と同一の符号を付して示し、詳細な説明は省略する。この半導体装置においては、一対のショットキーバリアダイオードＤ１、Ｄ２の間隔が図２の装置よりも狭いため、両者の境界部分のガードリング１４は共通に形成されている。そしてＶからなるは酸化膜１５の上面も含めてほぼ全面に形成されている。そしてこの上にＡｌ電極１８´が積層形成されている。このような構造をとることによりチップの小型化が可能となる。
【００１８】
なお、この実施形態においては、バリアメタル１６´を第１のバリアメタル１７上に直接形成したが、中間金属を介して形成してもよい。
【００１９】
図６および図７は本発明のさらに他の実施形態を示す図で、半導体装置のバリアメタル側の一部を示す断面図である。これらの実施形態も基本的な構造は図２に示した半導体装置と同じであるため、これらの図においても各構成部分に図２の対応する構成部分と同一の符号を付して示し、詳細な説明は省略する。図６の実施例の半導体装置においては、ショットキー障壁の低い方すなわち、ショットキーバリアダイオードＤ２のＶからなるバリアメタル１６が接触するＮ−エピ層１３の表面部に複数のＰ＋領域２１を形成し、いわゆるピンチオフ構造とする。このピンチオフ構造のショットキーバリアダイオードはある電圧まではほぼ一定の低い電流値であるが、その電圧を越えると急激に立ち上がる。これに対して、図２に示すプレーナー型のダイオードの逆方向電流は図４に示されるように電圧とともに緩やかな曲線で立ち上がる。
【００２０】
図７の実施例の半導体装置においては、一対のショットキーバリアダイオードＤ１、Ｄ２の両方ともにピンチオフ構造としたものである。すなわち、ショットキーバリアダイオードＤ２のＶからなるバリアメタル１６が接触するＮ−エピ層１３の表面部に複数のＰ＋領域２１を形成するとともに、ショットキーバリアダイオードＤ１のＭｏからなるバリアメタル１７が接触するＮ−エピ層１３の表面部にも複数のＰ＋領域２２が形成されている。
【００２１】
図８は本発明のさらに他の実施形態を示す半導体装置の平面図である。この実施形態においては、ショットキーバリアダイオードＤ１を半導体基板１１の中央部に形成し、ショットキーバリアダイオードＤ２をダイオードＤ１の周囲であって、半導体基板１１の４つのコーナー近傍に４分割して配置したものである。すなわち、ショットキーバリアダイオードＤ１を構成するＭｏバリアメタル１７´は、４つのコーナー部が除去されたほぼ長方形の平面形状を有し、これらの４つのコーナー部には、Ｖバリアメタル１６´が配置されている。
【００２２】
このような構造により、Ｖバリアメタル領域１６´からの発熱を分散させることができ、より高温動作を行うことができる。
【００２３】
図９は本発明のさらに他の実施形態を示す図で、同図（Ａ）は平面図、同図（Ｂ）は側断面図である。この実施形態においては、一対のショットキーバリアダイオードＤ１、Ｄ２が異なる半導体基板に形成された、いわゆるディスクリート素子により構成されている。これらのショットキーバリアダイオードＤ１、Ｄ２は、それぞれバリアメタルＶおよびＭｏとこれらに接触する半導体基板３１から構成され、それぞれ共通のフレームベッド３２上に配置されている。ショットキーバリアダイオードＤ１、Ｄ２に含まれるバリアメタルＶおよびＭｏの面積は異なっている。これらバリアメタルＶおよびＭｏは、それぞれボンディングワイヤ３３により、ポスト３４に接続されている。そしてこれらのフレームベッド３２、ボンディングワイヤ３３およびポスト３４を含むショットキーバリアダイオードＤ１、Ｄ２は樹脂モールドパッケージ３５により被覆されている。
【００２４】
図９に示す半導体装置においては、ショットキーバリアダイオードＤ１、Ｄ２を共通のフレームベッド３２上に配置したが、図１０に示すように、それぞれを互いに分離されたフレームベッド３２´上に配置してもよい。なお、図１０において、図９と同一部分には同一符号を付して示し、詳細な説明は省略する。
【００２５】
図１１は本発明のさらに他の実施形態を示す半導体装置の回路図である。この実施形態においては、ショットキーバリアダイオードＤ１としてバリアメタルにＭｏを使用したダイオードを使用し、ダイオードＤ２の代わりにＭＯＳを使用する。そして２つの定格（チップサイズ）の比を変えることにより目的に応じた特性を得ることができる。同様の効果は３つ以上の組み合わせにおいても可能である。
【００２６】
【発明の効果】
本発明の半導体装置によれば、一対のショットキーバリアダイオードＤ１、Ｄ２として、異なる種類のバリアメタルを組み合わせるとともに、それらの面積比を適宜選択することにより、所望のＶＦ−ＩＦ特性およびＶＲ−ＩＲ特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の構成および原理を示す回路図である。
【図２】本発明の第１の実施形態にかかる半導体装置の平面図および断面図である。
【図３】図２に示すショットキーバリアダイオード半導体装置の順方向特性である、ＶＦ−ＩＦ特性を示すグラフである。
【図４】図２に示すショットキーバリアダイオード半導体装置の逆方向特性である、ＩＲ−ＶＲ特性を示すグラフである。
【図５】本発明の他の実施形態にかかる半導体装置の平面図および断面図である。
【図６】本発明のさらに他の実施形態にかかる半導体装置の一部を示す断面図である。
【図７】本発明のさらに他の実施形態にかかる半導体装置の一部を示す断面図である。
【図８】本発明のさらに他の実施形態にかかる半導体装置を示す平面図である。
【図９】本発明のさらに他の実施形態にかかる半導体装置を示す平面図および側断面図である。
【図１０】本発明のさらに他の実施形態にかかる半導体装置を示す平面図および側断面図である。
【図１１】本発明のさらに他の実施形態にかかる半導体装置を示す回路図である。
【符号の説明】
Ｄ１…ショットキーバリアダイオード
Ｄ２…ショットキーバリアダイオード
１１…Ｎ型半導体基板
１２…Ｎ＋基板
１３…Ｎ−エピタキシャル成長層
１４…ガードリング
１５…酸化膜
１６…第２のバリアメタル
１６´…第２のバリアメタル
１７…第１のバリアメタル
１７´…第１のバリアメタル
１８…第１の電極
１８´…第１の電極
１９…第２の電極
２１…Ｐ＋領域
２２…Ｐ＋領域
３１…半導体基板
３２…フレームベッド
３３…ボンディングワイヤ
３４…ポスト
３５…樹脂モールドパッケージ
【図１】
0003692105.tif 000002
【図２】
0003692105.tif 000003
【図３】
0003692105.tif 000004
【図４】
0003692105.tif 000005
【図５】
0003692105.tif 000006
【図６】
0003692105.tif 000007
【図７】
0003692105.tif 000008
【図８】
0003692105.tif 000009
【図９】
0003692105.tif 000010
【図１０】
0003692105.tif 000011
【図１１】
0003692105.tif 000012