(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された導電性材料でなるブラックマトリクスと、
前記ブラックマトリクスを覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された透明導電膜でなる画素電極とを有し、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てが斜めに除去された八角形であることを特徴とする液晶表示装置。
【請求項２】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された導電性材料でなるブラックマトリクスと、
前記ブラックマトリクスを覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された透明導電膜でなる画素電極とを有し、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てがＬ字型に除去された凹１２角形であることを特徴とする液晶表示装置。
【請求項３】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された導電性材料でなるブラックマトリクスと、
前記ブラックマトリクスを覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された透明導電膜でなる画素電極と、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てが斜めに除去された八角形であることを特徴とする液晶表示装置。
【請求項４】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された導電性材料でなるブラックマトリクスと、
前記ブラックマトリクスを覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された透明導電膜でなる画素電極と、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てがＬ字型に除去された凹１２角形であることを特徴とする液晶表示装置。
【請求項５】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された透明導電膜でなる画素電極と、
前記画素電極を覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された導電性材料でなるブラックマトリクスと、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てが斜めに除去された八角形であることを特徴とする液晶表示装置。
【請求項６】
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と交差して形成されたデータ線と、
前記ゲイト線および前記データ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線および前記データ線の上方に第２の層間絶縁膜を介して形成された透明導電膜でなる画素電極と、
前記画素電極を覆って形成された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された導電性材料でなるブラックマトリクスと、
表面に電極が形成された対向基板と、
前記絶縁表面を有する基板と前記対向基板との間に挟持されたスペーサおよび液晶材料とを有し、
前記画素電極の一部は、前記交差部以外の前記ゲイト線上および前記データ線上の領域において、前記第３の層間絶縁膜を介して前記ブラックマトリクスと重畳し、
前記画素電極の形状は、前記ゲイト線および前記データ線が互いに交差する交差部と重畳しないように４隅の角部の全てがＬ字型に除去された凹１２角形であることを特徴とする液晶表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、前記ブラックマトリクスと前記画素電極とは前記第３の層間絶縁膜を介して補助容量を形成していることを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、結晶性を有する薄膜半導体を用いた半導体装置を配置した液晶表示装置に関する。特に、アクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、同一基板上に集積回路を構成したアクティブマトリクス型液晶表示装置の需要が高まったことにある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十万個以上もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
また、アクティブマトリクス型液晶表示装置の特徴としては、画素領域にマトリクス状に配置された薄膜トランジスタ（画素ＴＦＴ）を、画素領域の周辺に設けられた駆動回路用薄膜トランジスタ（ドライバーＴＦＴ）によって駆動する集積回路となっている点である。
【０００５】
しかし、アクティブマトリクス型液晶表示装置としての機能を発揮するには画素領域内の薄膜トランジスタが全て正常に動作することが必要とされる。このことが、アクティブマトリクス型液晶表示装置の製造工程の歩留りを大きく低下させる要因となっている。
【０００６】
画素領域における表示不良の原因としては、画素ＴＦＴの動作不良や配線間のショート（短絡）などが挙げられる。特に、配線間のショートは点欠陥や線欠陥の原因となるため確実に解決しなくてはならない問題である。
【０００７】
アクティブマトリクス型液晶表示装置に設けられる各種電極・配線としては、ゲイト線、データ線、容量線、ブラックマトリクス、画素電極などがある。これらは導電性を有する材料でなり、通常、層間絶縁膜で互いに絶縁されている。
【０００８】
しかしながら、例えば層間絶縁膜のカバレッジが悪くなる段差部では層間絶縁膜が薄すぎることや層間絶縁膜に発生したクラック等により配線間に電流経路が形成されることなどにより絶縁効果を得られないことがある。
【０００９】
〔本発明に至るまでの過程〕
ここで、図１に示すのは同一基板上にブラックマトリクスを設けたアクティブマトリクス型液晶表示装置のゲイト線とデータ線の交差部における一般的な構造を示す図である。なお、図１（Ａ）は図１（Ｂ）においてＡ−Ａ’で切断した断面図に相当する。
【００１０】
１０１はガラス基板、１０２は下地膜、１０３はゲイト絶縁膜から延在する絶縁膜である。その上には、ゲイト線１０４が形成されており、それを覆って第１の層間絶縁膜１０５があり、その上にはデータ線１０６が形成されている。
【００１１】
そして、データ線１０６を覆って第２の層間絶縁膜１０７が成膜され、その上にはブラックマトリクス１０８が形成されている。また、ブラックマトリクス１０８は第３の層間絶縁膜１０９で覆われ、その上に画素電極１１０が形成されている。なお、画素電極１１０上に成膜された１１１で示される薄膜は配向膜である。
【００１２】
上記構成でなるゲイト線１０４とデータ線１０６との交差部を上面から見た図が図１（Ｂ）である。図１（Ｂ）において、１０４で示されるのがゲイト線、１０６で示されるのがデータ線であり、１００で示される領域はその交差部である。これらの配線は図１（Ｂ）ではブラックマトリクス１０８の下方にあるため点線で示してある。
【００１３】
ブラックマトリクス１０８の上方には図示しない第３の層間絶縁膜を介して画素電極１１０が形成されている。この構成では、ブラックマトリクス１０８と画素電極１１０との間には容量が形成され、本発明者らはこの容量を補助容量として利用している。
【００１４】
従って、ブラックマトリクス１０８と画素電極１１０との重畳部は可能な限り広くした方が補助容量を稼ぐためには望ましい。
【００１５】
しかしながら、図１（Ａ）に示す様に画素電極１１０を交差部１００に重なるように形成すると以下に述べるような問題が生じる。
【００１６】
図１（Ａ）において、１１２、１１３で示されるのは液晶表示装置のセルギャップを決定するスペーサである。このスペーサ１１２、１１３はアクティブマトリクス基板（ガラス基板１０１上に形成されたデバイス構造を全部ひっくるめてこう呼ぶこととする）と対向基板１１４とに挟まれて圧迫された状態となる。
【００１７】
この１１２、１１３で示されるスペーサはアクティブマトリクス基板（もしくは対向基板）の表面においてある密度でもって配置される。例えば、３インチ対角程度の小型液晶表示装置であれば数十個／ｃｍ２  でよいが、液晶表示装置が大型化するに従い数十〜数百個／ｃｍ２  の密度で分布させる必要がある。
【００１８】
従って、アクティブマトリクス基板の画素領域では所定の密度でスペーサが分布するため、ある確率でもってゲイト線１０４とデータ線１０６との交差部１００上にスペーサが配置される。
【００１９】
この時、上記ゲイト線１０４とデータ線１０６との交差部１００は平坦部との段差が大きいため、その上に配置されたスペーサ１１２は平坦部に配置されたスペーサ１１３に比べて極めて強い圧力で圧迫されることになる。
【００２０】
そして、このスペーサ１１２による強い圧力は下方の積層構造に過剰な負担をかけてしまい、その結果、第３の層間絶縁膜１０９にクラック（ひび割れ）などの欠損箇所１１５が発生する。
【００２１】
このことは、ブラックマトリクス１０８と画素電極１１０との間に電流経路が形成されてしまい、補助容量としての機能を果たさなくなることを意味しており、画像表示不良の原因となる。
【００２２】
上記のような不良は図１（Ａ）のように、画素電極１１０が段差の最も高い所に重なっているから生じるのであって、それを避ければ問題が解決することは容易に理解できる。
【００２３】
一方で補助容量を稼ぐためにはブラックマトリクス１０８と画素電極１１０との重畳部を可能な限り広く確保することが必要である。そのために、本発明者は図２（Ａ）に示す様な構成とすることが適当であろうと考えた。
【００２４】
図２（Ａ）は図１（Ｂ）と同様の交差部の上面図である。従って、符号は図１（Ｂ）と同じものを用いることとする。
【００２５】
この構成では、画素電極１１０をゲイト線１０４およびデータ線１０６に重ねない様に形成している。従って、交差部１００の最も高い所には画素電極１１０が重ならず、前述の様にスペーサに圧迫されてブラックマトリクス１０８と画素電極１１０との間に電流経路が形成されることがないはずである。
【００２６】
しかしながら、実際には画素電極１１０のパターニング精度の問題で時には図２（Ｂ）の様にパターニングのずれが生じて画素電極１１０が交差部１００の最上層に形成されてしまうこともある。
【００２７】
この状態では、前述のようにスペーサに圧迫されて第３の層間絶縁膜に欠陥箇所１１５が発生し、ブラックマトリクス１０８と画素電極１１０との間に形成される補助容量が機能しなくなる可能性がある。
【００２８】
パターニング精度を考慮して、大きめにマージンをとって画素電極を形成することが一番の安全策ではあるが、今後配線の微細化が進んで必要とする補助容量の確保が困難な状況となるとマージンの増加は望ましいことではない。
【００２９】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記問題点を解決して不良のない補助容量を、その形成面積を確保しつつ形成する技術を提供することを課題とする。具体的にはスペーサからの圧迫による層間絶縁膜の短絡を防止する技術を提供する。
【００３０】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と直交して形成されたデータ線と、
前記ゲイト線およびデータ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線およびデータ線の上方に第２の層間絶縁膜を介して形成された導電性材料でなるブラックマトリクスと、
前記ブラックマトリクスを覆って成膜された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された透明導電膜でなる画素電極と、
を少なくとも有するアクティブマトリクス基板と、
その表面に電極を有した対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持されたスペーサおよび液晶材料と、
を少なくとも有する構成でなる液晶表示装置において、
前記画素電極の一部は前記ゲイト線およびデータ線が互いに交差する交差部以外の領域において前記ゲイト線およびデータ線と前記層間絶縁膜を介して重畳することを特徴とする。
【００３１】
また他の発明の構成は、
絶縁表面を有する基板上に形成されたゲイト線および該ゲイト線を覆う第１の層間絶縁膜を介して該ゲイト線と直交して形成されたデータ線と、
前記ゲイト線およびデータ線の交差部に配置された薄膜トランジスタと、
前記ゲイト線およびデータ線の上方に第２の層間絶縁膜を介して形成された透明導電膜でなる画素電極と、
前記透明導電膜でなる画素電極を覆って成膜された第３の層間絶縁膜と、
前記第３の層間絶縁膜上に形成された導電性材料でなるブラックマトリクスと、
を少なくとも有するアクティブマトリクス基板と、
その表面に電極を有した対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持されたスペーサおよび液晶材料と、
を少なくとも有する構成でなる液晶表示装置において、
前記画素電極の一部は前記ゲイト線およびデータ線が互いに交差する交差部以外の領域において前記ゲイト線およびデータ線と前記層間絶縁膜を介して重畳することを特徴とする。
【００３２】
上記構成では交差部以外のゲイト線上およびデータ線上には層間絶縁膜を介してブラックマトリクスと画素電極の一部が重畳しており、ブラックマトリクスと画素電極との重畳部は第３の層間絶縁膜を介して補助容量を形成している。
【００３３】
また、画素電極を上面から見た際に、画素電極の角部分はゲイト線およびデータ線が互いに交差する交差部には重畳しない様に意図的に除去されている。
【００３４】
この様な構成について図３に示す図を用いて説明する。図３（Ａ）で示される構造は、画素領域内においてゲイト線とデータ線とが互いに交差する交差部１００の断面図を示すものである。なお、図３（Ａ）の構造は基本的に図１（Ａ）で示した構造と同様であるので必要な符号のみ図１（Ａ）と同じもので示す。
【００３５】
前述の図１（Ａ）と異なる点は、図３（Ａ）では画素電極１１０が交差部１００に重畳しない構成となっている点である。即ち、前述の様なスペーサからの圧迫による補助容量の短絡を改善することが可能となる。
【００３６】
この時、交差部１００を上面から見た図を図３（Ｂ）に示す。図３（Ｂ）において、Ｂ−Ｂ’で示される破線で切断した断面図が図３（Ａ）に相当する。
【００３７】
図３（Ｂ）に示す様に、画素電極１１０の端部はゲイト線１０４およびデータ線１０６に重なる構成となっており、一方で画素電極１１０の角部分を意図的に除去して交差部１００には重ならない様にしている。
【００３８】
また、画素電極１１０のパターン形状に鋭角な角部分がなくなるので後に画素電極１１０を覆って成膜する配向膜のカバレッジを良好なものとすることができるという利点もある。
【００３９】
また、他の発明の構成は、
絶縁表面を有する基板上に導電性材料でなるゲイト線を形成する工程と、
前記ゲイト線を覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に前記ゲイト線と直交するデータ線を形成する工程と、
前記ゲイト線およびデータ線を覆って第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に導電性材料でなるブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って第３の層間絶縁膜を成膜する工程と、
前記第３の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
前記基板と電極を有した対向基板との間にスペーサを配置し液晶材料を封入する工程と、
を少なくとも有し、
マトリクス状に配列された前記ゲイト線およびデータ線の交差部に薄膜トランジスタを形成する工程を含む液晶表示装置の作製方法において、
前記画素電極の一部を前記ゲイト線およびデータ線が互いに交差する交差部以外の領域において前記ゲイト線およびデータ線と前記層間絶縁膜を介して重畳せしめることを特徴とする。
【００４０】
また、他の発明の構成は、
絶縁表面を有する基板上に導電性材料でなるゲイト線を形成する工程と、
前記ゲイト線を覆って第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に前記ゲイト線と直交するデータ線を形成する工程と、
前記ゲイト線およびデータ線を覆って第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に透明導電性膜でなる画素電極を形成する工程と、
前記画素電極を覆って第３の層間絶縁膜を成膜する工程と、
前記第３の層間絶縁膜上に導電性材料でなるブラックマトリクスを形成する工程と、
前記基板と電極を有した対向基板との間にスペーサを配置し液晶材料を封入する工程と、
を少なくとも有し、
マトリクス状に配列された前記ゲイト線およびデータ線の交差部に薄膜トランジスタを形成する工程を含む液晶表示装置の作製方法において、
前記画素電極の一部を前記ゲイト線およびデータ線が互いに交差する交差部以外の領域において前記ゲイト線およびデータ線と前記層間絶縁膜を介して重畳せしめることを特徴とする液晶表示装置の作製方法。
【００４１】
上記構成でなる本発明の詳細について、以下に記載の実施例でもって説明することとする。
【００４２】
【実施例】
〔実施例１〕
本実施例では、薄膜トランジスタ（ＴＦＴ）を備えたアクティブマトリクス型液晶表示装置を作製する工程についての詳細な説明を行う。なお、画素領域に配置される画素ＴＦＴと周辺駆動回路に配置される回路ＴＦＴの作製工程の概略は図４を用いて説明する。
【００４３】
まず、絶縁表面を有する基板を用意する。絶縁表面を有するとは、ガラス基板や石英基板もしくはこれらの基板上に絶縁膜を成膜した基板のみを指すものではなく、シリコン基板や導電性を有する基板上に絶縁膜を成膜した構成でなる基板をも含むものとする。
【００４４】
本実施例では、ガラス基板４０１上に酸化珪素膜でなる下地膜４０２を２０００Åの厚さに成膜する。下地膜４０２の成膜はスパッタ法やプラズマＣＶＤ法によれば良い。
【００４５】
次に、その上に図示しない１００  〜１０００Åの厚さの非晶質珪素膜をプラズマＣＶＤ法や減圧熱ＣＶＤ法により成膜する。非晶質珪素膜を成膜したら５５０  〜６５０  ℃、１  〜２４ｈｒの加熱処理や、紫外光領域の波長を持つレーザー光の照射により前記非晶質珪素膜の結晶化を行う。
【００４６】
この時、両方法を併用しても良いし、結晶化の際に結晶化を助長する元素（  例えばＮｉ）を添加しても良い。
【００４７】
次に、前記非晶質珪素膜を結晶化して得られた結晶性珪素膜をパターニングして、島状の半導体層でなる活性層４０３、４０４を形成する。
【００４８】
その上に、１２００Åの厚さの酸化珪素膜４０５をプラズマＣＶＤ法により成膜する。この酸化珪素膜４０５は後にゲイト絶縁膜として機能する。なお、酸化窒化珪素膜（例えばＳｉＯＸ  ＮＹ  で示される）や窒化珪素膜を用いても良い。
【００４９】
次に、０．２  重量％のスカンジウムを添加したアルミニウム膜４０６をスパッタ法により３０００Åの厚さに成膜する。スカンジウムの添加はアルミニウム膜表面にヒロックやウィスカーが発生するのを抑制する効果がある。このアルミニウム膜４０６は、後にゲイト電極として機能する。
【００５０】
また、アルミニウム膜の代わりに他の金属系材料、例えば、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ等を用いても良いし、ポリシリコンやシリサイド系材料のような導電性を有する膜を用いても構わない。
【００５１】
次に、電解溶液中でアルミニウム膜４０６を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００５２】
こうして形成される図示しない緻密な陽極酸化膜は、後にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御することができる。（図４（Ａ））
【００５３】
こうして、図４（Ａ）の状態が得られたら、アルミニウム膜４０６をパターニングして、後のゲイト電極の原型および図示しないゲイト線を形成する。そして、２度目の陽極酸化を行い、多孔質の陽極酸化膜４０７、４０８を形成する。（図４（Ｂ））
電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００５４】
この時陽極酸化は基体に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜４０７、４０８の長さを制御できる。
【００５５】
さらに、専用の剥離液でフォトレジストを除去した後、３度目の陽極酸化を行う。この時、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧１００Ｖとして処理する。
【００５６】
この際形成される陽極酸化膜４０９、４１０は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージからゲイト電極４１１、４１２を保護する効果を持つ。
【００５７】
また、強固な陽極酸化膜４０９、４１０はエッチングされにくいため、コンタクトホールを形成する際にエッチング時間が長くなる問題がある。そのため、１０００Å以下の厚さにするのが望ましい。
【００５８】
次に、図４（Ｂ）に示す状態で、イオンドーピング法により活性層４０３、４０４に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば不純物としてＰ（リン）を、Ｐチャネル型ＴＦＴを作製するならば不純物としてＢ（ボロン）を用いれば良い。
【００５９】
このイオン注入によって回路ＴＦＴのソース／ドレイン領域４１３、４１４および画素ＴＦＴのソース／ドレイン領域４１５、４１６が自己整合的に形成される。
【００６０】
次に、多孔質の陽極酸化膜４０７、４０８を除去して再度イオン注入を行う。この時のドーズ量は前回のイオン注入よりも低いドーズ量で行う。
【００６１】
このイオン注入によって回路ＴＦＴの低濃度不純物領域４１７、４１８、チャネル形成領域４２１および画素ＴＦＴの低濃度不純物領域４１９、４２０、チャネル形成領域４２２が自己整合的に形成される。
【００６２】
図４（Ｃ）に示す状態が得られたら、次にレ−ザ−光の照射及び熱アニ−ルを行う。本実施例では、レ−ザ−光のエネルギ−密度は１６０  〜１７０ｍＪ／ｃｍ２  とし、熱アニ−ルは３００  〜４５０  ℃１ｈｒで行う。
【００６３】
この工程により、イオンド−ピング工程で損傷を受けた活性層４０３、４０４の結晶性の改善と、イオン注入された不純物イオンの活性化が行われる。
【００６４】
次に、第１の層間絶縁膜４２３として窒化珪素膜（酸化珪素膜でもよい）をプラズマＣＶＤ法により４０００Åの厚さに成膜する。この層間絶縁膜４２３は多層構造としても差し支えない。
【００６５】
第１の層間絶縁膜４２３を成膜したら、回路ＴＦＴのソース領域４１３、ゲイト電極４１１、ドレイン領域４１４および画素ＴＦＴのソース領域４１５上の層間絶縁膜をエッチングしてコンタクトホールを形成する。
【００６６】
そして、アルミニウムを主成分とする材料とチタンとの積層膜で回路ＴＦＴのソース配線４２４、ゲイト配線４２５、ドレイン配線４２６および画素ＴＦＴのソース配線４２７を形成する。この際、同時に画素ＴＦＴのソース配線と接続する図示しないデータ線も形成する。
【００６７】
次に、第２の層間絶縁膜４２８をプラズマＣＶＤ法により０．５  〜５．０  μｍの厚さに成膜する。この層間絶縁膜４２８としては酸化珪素膜、窒化珪素膜、有機性樹脂材料等を用いる単層または積層膜を用いることができる。
【００６８】
特に、例えばポリイミドの様な有機性樹脂材料は比誘電率が低く、さらに容易に膜厚を稼ぐことが可能であるので、前記各配線と後に形成するブラックマトリクスとの間に形成される寄生容量を無視することができる点で好ましい。
【００６９】
こうして図４（Ｄ）の状態が得られる。図４（Ｄ）の状態が得られたら、導電性材料でなるブラックマトリクス４２９を１０００Åの厚さに形成する。ブラックマトリクス４２９は画素ＴＦＴ、図示しないゲイト線およびデータ線を覆う様な形状で形成する。
【００７０】
次に、ブラックマトリクス４２９を覆って第３の層間絶縁膜４３０を成膜する。第３の層間絶縁膜４３０は後に補助容量を形成する際の絶縁層となるため、可能な限り膜厚を薄くし、比誘電率の大きい（少なくとも第２の層間絶縁膜４２９よりも大きい）材料で構成するのが好ましい。本実施例では、膜厚２０００Åの窒化珪素膜とする。
【００７１】
次に、画素ＴＦＴのドレイン領域４１６上の第２、第３の層間絶縁膜をエッチングしてコンタクトホールを形成し、透明導電性膜でなる画素電極４３１を形成する。このようにして、図４（Ｅ）に示すような回路ＴＦＴおよび画素ＴＦＴが形成される。
【００７２】
さらに上記画素ＴＦＴがマトリクス状に配置される画素領域では液晶材料を封入するための工程を行う必要がある。その工程の概略を以下に説明する。
【００７３】
画素領域において、まず画素電極４３１を覆う様に配向膜を成膜する。次にラビング処理を行い、配向膜に対して所望の配向性を持たせる。こうして、アクティブマトリクス基板の準備が完了する。
【００７４】
次に、透明導電膜および配向性を持たせた配向膜を有する対向基板を用意する。対向基板には必要に応じてブラックマトリクスやカラーフィルターを設けることが出来る。
【００７５】
こうして準備の完了した対向基板をアクティブマトリクス基板と貼り合わせる。貼り合わせの際、基板間にはスペーサを挟持させセルギャップを決定する。
【００７６】
また、画素領域周辺はシール材で封止して基板同士が剥がれない様にすると同時に、後に注入する液晶材料が漏れない様にする。
【００７７】
アクティブマトリクス基板と対向基板との貼り合わせが終了したら、シール材の開口部から液晶材料を注入して、画素領域に液晶が封入された状態とする。こうして、液晶表示装置が完成する。
【００７８】
以上で説明した様な回路ＴＦＴおよび画素ＴＦＴを配置したアクティブマトリクス型液晶表示装置の概略図を図５に示す。図５において５０１はガラス基板、５０２は水平走査回路、５０３は垂直走査回路である。
【００７９】
画像信号は外部から入力端子５０４を通して取り込まれ、水平・垂直走査回路５０２、５０３により制御される画素ＴＦＴをスイッチング素子として画素電極に送られる。そして、アクティブマトリクス基板と対向基板との間に挟み込まれた液晶の電気光学特性を変化させて画素領域５０５に画像表示を行う。なお、５０６は対向基板へ所定の電圧を印加するためのコモン電極である。
【００８０】
従って、前述の図４で示したような回路ＴＦＴは、Ｎチャネル型とＰチャネル型とを相補型に組み合わせたＣＭＯＳ構造として水平・垂直走査回路５０２、５０３を構成することができる。
【００８１】
また、画素ＴＦＴは画素領域５０５の拡大図５０７に示す様に、マトリクス状に交差したゲイト配線およびソース配線の各交点に配置し、画素電極に出入りする電荷量を制御するスイッチング素子とすることができる。
【００８２】
以上の構成でなる図５で示す装置は、概略上記説明したような動作で画像表示を行うものであり、周辺回路の動作周波数は３ＭＨｚ以上、表示部のコントラスト比は１００以上を示すコンパクトで高性能なパネルである。
【００８３】
また、こうして作製された液晶表示装置の画素領域内においてゲイト線およびデータ線が互いに交差する交差部の上面図は、図３（Ｂ）に示す様な構成となっており、そのＢ−Ｂ’で切断した断面図は図３（Ａ）に示す構造となる。
【００８４】
なお、本実施例ではゲイト線１０４表面には緻密な陽極酸化膜が形成されているが図３（Ａ）に示す構造では図示していないものとする。
【００８５】
この構成では、仮に交差部１００上にスペーサ１１２が配置されてしまったとしても、ブラックマトリクス１０８と画素電極１１０との間において第３の層間絶縁膜１０９に欠陥箇所が発生することはない。
【００８６】
また、このような構成では交差部１００のみを意図的に避けて画素電極１１０をパターニングしているので、ゲイト線１０４上やデータ線１０６上にも画素電極１１０を重ねることが可能となり、最大限に補助容量を稼ぐことができる。
【００８７】
さらに、図３（Ｂ）に示す様な形状の画素電極１１０は多少パターニングがずれたとしても交差部１００上に画素電極１１０が重なってしまうことがなく、従来からのパターニング精度の問題も改善することができる。
【００８８】
なお、現状のパターニング精度を考慮すると数μｍ程度のパターニングマージンを必要とするが、本発明は画素電極１１０の形状を工夫することで容易に前記マージンを稼ぐことが可能である。
【００８９】
以上の様に、本発明を利用して液晶表示装置を作製すると、従来の様なスペーサからの圧迫による補助容量の短絡や配線間のショートといった問題が改善され、製造工程における歩留りを大幅に改善することが可能である。
【００９０】
〔実施例２〕
本実施例では、実施例１に示した画素電極の形状を変えた例を示す。具体的には、図６で示す様な形状の画素電極１１０を形成することができる。
【００９１】
図６は図１（Ｂ）同様、ゲイト線１０４とデータ線１０６とが互いに交差する交差部１００を基板上面から見た図である。従って、各符号は図１と同じものを用いることとする。
【００９２】
画素電極１１０を図６の様な形状とした場合、交差部１００を中心に必要とするパターニングマージンの分だけ距離を離して画素電極１１０を形成すればよい。
【００９３】
【発明の効果】
本発明を利用した液晶表示装置は、従来の様なスペーサからの圧迫による補助容量の短絡や配線間のショートといった問題がない。従って、製造工程における歩留りを大幅に改善することが可能である。
【図面の簡単な説明】
【図１】ゲイト線およびデータ線の交差部の構成を示す図。
【図２】ゲイト線およびデータ線の交差部の構成を示す図。
【図３】ゲイト線およびデータ線の交差部の構成を示す図。
【図４】薄膜トランジスタの作製工程を示す図。
【図５】液晶表示装置の概略の構成を示す図。
【図６】ゲイト線およびデータ線の交差部の構成を示す図。
【符号の説明】
１０１            ガラス基板
１０２            下地膜
１０３            ゲイト絶縁膜
１０４            ゲイト線
１０５            第１の層間絶縁膜
１０６            データ線
１０７            第２の層間絶縁膜
１０８            ブラックマトリクス
１０９            第３の層間絶縁膜
１１０            画素電極
１１１            配向膜
１１２、１１３    スペーサ
１１４            対向基板
１１５            欠陥箇所
４０１            ガラス基板
４０２            下地膜
４０３、４０４    活性層
４０５            ゲイト絶縁膜
４０６            アルミニウム膜
４０７、４０８    多孔質の陽極酸化膜
４０９、４１０    緻密な陽極酸化膜
４１１、４１２    ゲイト電極
４１３            回路ＴＦＴのソース領域
４１４            回路ＴＦＴのドレイン領域
４１５            画素ＴＦＴのソース領域
４１６            画素ＴＦＴのドレイン領域
４１７、４１８    回路ＴＦＴの低濃度不純物領域
４１９、４２０    画素ＴＦＴの低濃度不純物領域
４２１            回路ＴＦＴのチャネル形成領域
４２２            画素ＴＦＴのチャネル形成領域
４２３            第１の層間絶縁膜
４２４            回路ＴＦＴのソース配線
４２５            回路ＴＦＴのゲイト配線
４２６            回路ＴＦＴのドレイン配線
４２７            画素ＴＦＴのソース配線
４２８            第２の層間絶縁膜
４２９            ブラックマトリクス
４３０            第３の層間絶縁膜
４３１            画素電極
５０２            垂直走査回路
５０３            水平走査回路
５０４            入力端子
５０５            画素領域
５０６            コモン電極
５０７            画素領域の拡大図
【図１】
0003634061.tif 000002
【図２】
0003634061.tif 000003
【図３】
0003634061.tif 000004
【図４】
0003634061.tif 000005
【図５】
0003634061.tif 000006
【図６】
0003634061.tif 000007