(57)【特許請求の範囲】
【請求項１】
プロセス制御のための演算を行う制御装置と複数の入出力装置とをそれぞれに設けられた伝送手段により接続し、前記制御装置の伝送手段は２種類以上の伝送速度を使用可能で、前記入出力装置の伝送手段が１種類以上の伝送速度を選択的に使用できるようになっていて、
すべての入出力装置の伝送手段が共通の伝送速度を使用できない構成になっているプロセス制御装置において、
前記制御装置から所定周期で伝送テキストを送出する際に、特定の伝送速度の伝送テキスト送出後に、それ以外の伝送速度の伝送テキストを異常抑制信号として続けて送出し、これを受信する入出力装置での伝送異常検出のための診断時間を、前記異常抑制信号が送出される周期よりも長くすることで、伝送異常の検出を抑制することを特徴とする、
プロセス制御装置。
【請求項２】
請求項１に記載のプロセス制御装置において、
前記入出力装置は、前記制御装置に伝送テキストを送出した後、一定時間受信を抑制することにより、その間はその入出力装置で使用する伝送速度以外の伝送速度の異常抑制信号を受信しないようにしたことを特徴とする、
プロセス制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プロセス制御に適用するプログラマブルコントローラ等のプロセス制御装置に関する。
【０００２】
【従来の技術】
プロセス制御用のプログラマブルコントローラでは、制御装置と入出力装置とを別に設け、その間を伝送路で接続した構造のものが使われている。この伝送路には、制御装置の内部バスを延長したパラレルバス方式のものと、内部バスとは独立してデータ通信を行うシリアルバス方式のものとがある。ここでは、シリアルバス方式のものを対象としている。
【０００３】
制御装置と入出力装置は、ともにマイクロプロセッサと伝送装置とをもち、それ以外にそれぞれに必要な機能を個別に持っている。ここで、制御装置と入出力装置とを接続するのが、伝送装置中のＩＯ伝送装置である。制御装置は、操作者とのヒューマンインタフェース、制御プログラムを格納、実行する制御演算装置を含む。入出力装置は、アナログ、ディジタル、パルス等のそれぞれについて入力回路または出力回路を持つ。
【０００４】
プロセスを制御する時には、操作者の作った制御プログラムがヒューマンインタフェースを介して格納メモリに保存される。制御対象となるプロセスからの情報は、入出力装置の入力回路から入力され適当な変換を経た後、ＩＯ伝送装置を経由して制御入力情報として制御プログラムに渡る。制御プログラムでの演算の結果作成される制御出力情報は、ＩＯ伝送装置を経由して入出力装置の出力回路に送られ、適当な変換を経た上で実際にプロセスに出力される。
【０００５】
データ通信は、その伝送速度が高いほど効率的なデータ交換が可能になる。しかし、実際に使われる伝送速度は、制御装置と入出力装置のコストなどの理由でさまざまなものが決められることになる。当然、低速のものが一般に安価であり、高速のものは高機能の扱いとなる。
【０００６】
ここで、伝送速度として高速と低速の２系統のものがあり、これを同時に使用するプログラマブルコントローラが必要になる場合がある。これは、たとえば発売時期の差で高速のシリーズが後からリリースされて、これを同一制御装置でサポートする場合などが相当する。
【０００７】
この場合、それぞれ異なる伝送速度に対応した複数の入出力装置を、単一の制御装置で管理して伝送を行うことになる。
【０００８】
【発明が解決しようとする課題】
一般に、伝送速度の異なる信号を伝送路上に流すと、その伝送速度に一致した伝送装置以外の伝送装置では、その伝送信号がノイズとして認識される。したがって、複数の伝送速度の装置を同一伝送路上に接続して伝送速度を切り替えながら同時に使用しようとすると、対応しない伝送装置側に常に伝送異常が発生しているという不都合が発生する。
【０００９】
この異常発生を無視してしまうと、本当に伝送路または伝送回路に異常が発生したときにそれを検出できないことになる。したがって、伝送異常の診断は常に実施すべきものであるのに、一方ではその診断によって異常とすべきでない異常を検出してしまうことになる。
【００１０】
こうしたノイズとしての認識、異常検出機構は、伝送を実行するハードウェア、ＩＣそのものに組み込まれている。したがって、この問題を解決する手段として、こうした異常を検出する機構を持つハードウェア装置そのものを変更し、異常検出の手続きを変えてしまえば足りることになる。しかし、こうした伝送を実行するためのハードウェアはパーソナルコンピュータ等のマイクロコンピュータ装置の標準素子として使用されているので、プロセス制御装置専用のための機構を組み込むことは一般に望むべくもない。
【００１１】
この発明は、この問題点に鑑み為されたもので、入出力装置における伝送異常を検出する機構を持つハードウェア装置そのものを変更することなく、伝送速度の異なる信号による伝送異常の検出を抑制できるプロセス制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１に記載の本発明は、プロセス制御のための演算を行う制御装置と複数の入出力装置とをそれぞれに設けられた伝送手段により接続し、制御装置の伝送手段は２種類以上の伝送速度を使用可能で、入出力装置の伝送手段が１種類以上の伝送速度を選択的に使用できるようになっていて、
すべての入出力装置の伝送手段が共通の伝送速度を使用できない構成になっているプロセス制御装置において、
制御装置から所定周期で伝送テキストを送出する際に、特定の伝送速度の伝送テキスト送出後に、それ以外の伝送速度の伝送テキストを異常抑制信号として続けて送出し、これを受信する入出力装置での伝送異常検出のための診断時間を、異常抑制信号が送出される周期よりも長くすることで、伝送異常の検出を抑制することを特徴とする。
【００１３】
請求項１に記載の本発明によれば、入出力装置において、正常な受信状態で、その入出力装置で使用する特定の伝送速度とは異なる伝送速度の伝送テキストを受信したことによる伝送異常の検出を抑制することができる。
【００１４】
請求項２に記載の本発明は、請求項１に記載のプロセス制御装置において、
入出力装置は、制御装置に伝送テキストを送出した後、一定時間受信を抑制することにより、その間はその入出力装置で使用する伝送速度以外の伝送速度の異常抑制信号を受信しないようにしたことを特徴とする。
【００１５】
請求項２に記載の本発明によれば、入出力装置において、制御装置に伝送テキストを送出した後に、制御装置から、伝送異常となる伝送速度で伝送テキストが異常抑制信号として送出されることが分かっているので、その間は受信を抑制することにより、伝送異常の発生を抑制することができる。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下の図において、同符号は同一部分または対応部分を示す。
【００２７】
（第１の実施形態）
まず、本発明の第１の実施形態に係るプロセス制御装置について説明する。
【００２８】
プロセス制御装置においては、伝送異常をハードウェアで自動的に検出したとしても、それがそのまま装置全体の異常発生として通知されるわけではない。異常がある程度継続して始めて異常として認め、通知するのが普通である。
【００２９】
第１の実施形態は、この継続の程度を利用して異常として通知する前に正常な状態を発生させることにより、表立って異常が現れることを抑止しようというものである。
【００３０】
本発明の第１の実施形態に係るプロセス制御装置の概略構成を図１に示す。同図において、１０は制御装置、１１（１１1、１１2、…）は入出力装置、１２（１２1、１２2、…）は入出力装置１１のそれぞれに対応して設けられた端子台、１３は伝送路である。制御装置１０は伝送回路１４を有し、入出力装置１１（１１1、１１2、…）はそれぞれ伝送回路１５（１５1、１５2、…）および入出力回路１６（１６1、１６2、…）を有している。
【００３１】
制御装置１０、入出力装置１１とも、その構成は前記従来技術の場合と同一である。
【００３２】
制御装置１０、入出力装置１１の伝送プログラムの概要を、それぞれ図２（ａ）、（ｂ）に示す。
【００３３】
また、図３は、この実施形態において、制御装置１０、入出力装置１１（ただし入出力装置１１の数を４とする）間で授受されるデータを説明するためのタイムチャートである。同図において、Ｓ01（伝送速度ｆ1）、Ｓ02（伝送速度ｆ2）、Ｓ03（伝送速度ｆ3）、Ｓ04（伝送速度f4）は、それぞれ制御装置１０から入出力装置１１1、入出力装置１１2、入出力装置１１3、入出力装置１１4に対するデータ要求である。Ｓ10（伝送速度ｆ1）、Ｓ20（伝送速度ｆ2）、Ｓ30（伝送速度ｆ3）、Ｓ40（伝送速度ｆ4）は、それぞれ入出力装置１１1、入出力装置１１2、入出力装置１１3、入出力装置１１4から制御装置１０への応答データである。また、Ｓ1（伝送速度ｆ1）、Ｓ2（伝送速度ｆ2）、Ｓ3（伝送速度ｆ3）、Ｓ4（伝送速度ｆ4）は異常抑制信号である。なお、図３においては入出力装置１１の数を４とし、一周期（Ｔ）分のデータを示している。
【００３４】
次に、この実施形態の動作を説明する。
【００３５】
まず、正常に受信できる、伝送異常を通知すべきでない状態での動作について説明する。
【００３６】
制御装置１０の伝送プログラム（図２（ａ）参照）では、管理下の入出力装置１１の１台ずつに対して、一定周期（Ｔ）毎に、必要なデータ要求の伝送テキストの送出を行う。この時には、該当入出力装置１１で使用可能な伝送速度を選択する。同伝送速度で応答データの伝送テキストを受信した後、他の入出力装置１１に対して、先の伝送速度と異なる伝送速度の伝送テキストを異常抑制信号として送出する。以下、次の入出力装置１１についても同様に繰り返す。
【００３７】
即ち、図３に示すように、制御装置１０は入出力装置１１1に対して、入出力装置１１1で使用可能な伝送速度ｆ1で、必要なデータ要求Ｓ01を行う。同伝送速度ｆ1で応答データＳ10を受信した後、他の入出力装置１１2、１１3、１１4に対して、先の伝送速度ｆ1と異なる伝送速度（他の入出力装置１１2、１１3、１１4でそれぞれ使用可能な伝送速度）ｆ2、ｆ3、ｆ4の伝送テキストを異常抑制信号Ｓ2、Ｓ3、Ｓ4として送出する。以下、次の入出力装置１１2、更に次の入出力装置１１3、その次の入出力装置１１4についても同様に繰り返す。
【００３８】
入出力装置１１（図２（ｂ）参照）では、受信できる伝送速度で制御装置１０からのデータ要求を待っている。通常のデータ要求の伝送テキストを受信できたら、その応答データの伝送テキストを同伝送速度で送出する。正常に受信できたのであるから、伝送異常のリトライカウンタをクリアして異常なしの状態とする。また、受信したのが異常抑制信号としての伝送テキストであれば、その内容を読み捨てて、やはり伝送異常のリトライカウンタをクリアして異常なしの状態とする。従って、入出力装置１１においては、データ要求の伝送テキスト及び異常抑制信号としての伝送テキストを受信すると伝送異常のリトライカウンタをクリアして異常なしの状態とするので、伝送異常検出のための診断時間を、異常抑制信号が送出される周期よりも長くすることで、伝送異常の検出を抑制することができる。
【００３９】
即ち、入出力装置１１1、１１2、１１3、１１4では、それぞれ受信できる伝送速度ｆ1、ｆ2、ｆ3、ｆ4で制御装置１０からのデータ要求を待っている。制御装置１０からデータ要求Ｓ01が出された時、入出力装置１１1はデータ要求Ｓ10を受信できたら、その応答データＳ10を同伝送速度ｆ1で送出する。そして、入出力装置１１1では正常に受信できたのであるから、伝送異常のリトライカウンタをクリアして異常なしの状態とする。その後、制御装置１０から他の入出力装置１１2、１１3、１１4のために、伝送速度ｆ2、ｆ3、ｆ4で異常抑制信号Ｓ2、Ｓ3、Ｓ4が送出されると、入出力装置１１2、１１3、１１4ではそれぞれ使用可能な伝送速度ｆ2、ｆ3、ｆ4で異常抑制信号Ｓ2、Ｓ3、Ｓ4を受信し、その内容を読み捨てて、やはり伝送異常のリトライカウンタをクリアして異常なしの状態とする。その後、制御装置１０からデータ要求Ｓ02が出されるが、上述の場合と同様の動作が行われる。
【００４０】
次に、正常に受信できない、伝送異常を通知すべき状態での動作について説明する。
【００４１】
制御装置１０（図２（ａ）参照）では、入出力装置１１の伝送回路１５または制御装置１０の伝送回路１４に異常がある場合、その送信部、受信部のいずれが異常であっても、入出力装置１１からの応答が得られないから、伝送異常として検出できる。また、特にすべての入出力装置１１からの応答が得られない場合には、制御装置１０だけ、または伝送路１３そのものに異常があることが判断できる。
【００４２】
入出力装置１１（図２（ｂ）参照）では、伝送回路１５に異常がある場合、制御装置１０からのデータ要求または異常抑制信号が受信できないことになるから、伝送異常リトライカウンタをクリアすることがなくカウントアウトして、伝送異常を通知することができる。
【００４３】
（第２の実施形態）
次に、本発明の第２の実施形態に係るプロセス制御装置について説明する。
【００４４】
第１の実施形態のプロセス制御装置では、制御装置１０からのデータ要求の伝送テキストを正常に受信した入出力装置１１は、応答送出後に出される異常抑制信号としての伝送テキストを正しく受信できない。これは、制御装置１０が対象としたいものは、同伝送速度以外を使用している入出力装置１１であり、同入出力装置１１がその伝送速度を使用できるとは限らないからである。
【００４５】
ここで、応答送信後の入出力装置１１では、その直後に異常となる伝送速度で伝送テキストが送出されるのが分かっているので、この第２の実施形態においては、その時間の間は受信を停止することとしたもので、このように受信を停止することにより、異常の発生を抑制することが可能となる。
【００４６】
この入出力装置１１の動作のための伝送プログラムの概要を、図４に示す。
【００４７】
例えば、入出力装置１１1で図３に示すデータ要求Ｓ01を受信できたら、その応答データＳ10を同伝送速度ｆ1で送出し、伝送異常のリトライカウンタをクリアして異常なしの状態とするが、その後、制御装置１０から伝送速度ｆ2、ｆ3、ｆ4で異常抑制信号Ｓ2、Ｓ3、Ｓ4が送出されることになっているので、入出力装置１１1では異常抑制信号Ｓ2、Ｓ3、Ｓ4が送出される間は受信を停止する。入出力装置１１2、１１3、１１4においても同様の動作が行われる。
【００４８】
（第３の実施形態）
次に、本発明の第３の実施形態に係るプロセス制御装置について説明する。
【００４９】
この第３の実施形態は、使用できる複数の伝送速度のそれぞれに対応する伝送路を独立に設け、各入出力装置ではそれぞれが使用する伝送速度の伝送路だけを使用することにより、他の伝送速度の信号を受信することがなく、従って、伝送異常として認識することがないようにするものである。
【００５０】
この第３の実施形態に係るプロセス制御装置の概略構成を図５に示す。なお図５において、入出力装置１１は１つのみを示している。同図に示すように、伝送路を複数の伝送路１３1（伝送速度ｆ1）、１３2（伝送速度ｆ2）、１３3（伝送速度ｆ3）とするとともに、制御装置１０の伝送回路１４及び入出力装置１１の伝送回路１５に、それぞれ、使用する伝送路を選択する伝送路選択回路１７、伝送路選択回路１８を追加する。
【００５１】
この時の制御装置１０、入出力装置１１の動作のための伝送プログラムの概要を、それぞれ図６（ａ）、（ｂ）に示す。
【００５２】
制御装置１０（図６（ａ）参照）では、各入出力装置１１1、１１2、１１3、１１4にデータ要求を出し、応答データの受信を行う場合、各入出力装置１１1、１１2、１１3、１１4で使用できる伝送速度（例えば入出力装置１１1は伝送速度ｆ1、入出力装置１１2は伝送速度ｆ2、入出力装置１１3は伝送速度ｆ3、入出力装置１１4は伝送速度ｆ1）を選択し、伝送路選択回路１７でこれらの伝送速度に該当する伝送路（伝送速度ｆ1は伝送路１３1、伝送速度ｆ2は伝送路１３2、伝送速度ｆ3は伝送路１３3）を選択してデータ要求を出し、応答データの受信を行う。
【００５３】
入出力装置１１（図６（ｂ）参照）では、初期化を実行するときに、伝送路選択回路１８で、自己の装置が使用する伝送速度に対応する伝送路（例えば入出力装置１１1は伝送路１３1、入出力装置１１2は伝送路１３2、入出力装置１１3は伝送路１３3、入出力装置１１4は伝送路１３1）を選択し、以降の動作を行う。
【００５４】
（第４の実施形態）
次に、本発明の第４の実施形態に係るプロセス制御装置について説明する。この第４の実施形態に係るプロセス制御装置の概略構成を図７に示す。
【００５５】
一般に入出力回路１６を含む入出力装置１１とその端子台１２とは分かれている。これは、入出力回路１６そのものはマイクロプロセッサを使用した電子回路であり、故障等の際には次に述べる端子台１２とは独立して交換、工事ができることが望ましいことが一つの理由である。一方端子台１２はプロセスに散在して設置した機器からの信号線を接続するための多数のネジで構成したものであり、ある程度以上の大きさが必要など大きさに一定の条件があり、また現場作業としても入出力回路１６とは独立に実施するものであることが別の理由である。このことから、入出力装置１１と端子台１２とは別々の構造物となし、入出力装置１１をコネクタ等で端子台１２に装着する構造としている。
【００５６】
そこで、この第４の実施形態においては、入出力装置１１と端子台１２とを接続するためのコネクタの構造は、複数の種類の入出力装置１１にあっても共通にするが、異なる伝送速度を使用する入出力装置１１では、そのコネクタで接続できる伝送路１３1、１３2、１３3の中で、その入出力装置１１が使用可能な伝送路にだけ接続される構成としておく。一方端子台１２は、使用可能な複数の伝送路１３1、１３2、１３3のすべてに接続されており、入出力装置を装着すべきコネクタ部分では、使用可能な伝送路のすべてについて接続可能な構成とする。
【００５７】
制御装置１０と入出力装置１１とを結ぶ伝送路の構成は、使用できる複数の伝送速度ｆ1、ｆ2ｆ3のそれぞれに対応する伝送路１３1、１３2、１３3を独立に設けることについては第３の実施形態の構成と同一である。
【００５８】
この構成によれば、入出力装置１１では、それを端子台１２に装着することにより、それが使用できる伝送速度に対応した伝送路にだけ接続されている状態になるので、他の伝送速度の信号の伝送路が接続されていないことになり、伝送異常の発生の可能性がなくなる。
【００５９】
また、端子台１２の構造はすべてに共通であるので、入出力装置１１だけを交換することにより、異なる伝送速度に対応した入出力装置１１に切り替えることが容易になる。
【００６０】
この入出力装置１１と端子台１２とをつなぐコネクタ部分は図７に示すとおりである。
【００６１】
（第５の実施形態）
次に、本発明の第５の実施形態に係るプロセス制御装置について説明する。
【００６２】
この実施形態は、複数の伝送速度を使用するにあたり、単一の伝送路１３を使用し、入出力装置１１から見て、使用しない伝送速度の信号が見えないようにすることを目的としている。
【００６３】
伝送速度の違いは、その周波数によって決まる。一般に、伝送速度（ＢＰＳ）で示される信号は、その周波数の成分がもっとも多く含まれるような波形となっている。これは、伝送信号自体は本来矩形波であるが、実際の伝送路１３上の物理的な電圧波形ではそれがひずんでいて、その矩形周波数に相当する正弦波に近くなる。また、矩形波をフーリエ変換して得られるその固有周波数からも明らかである。
【００６４】
従って、各入出力装置１１では、その使用する伝送速度に対応した周波数の成分だけを通過させるフィルタ、一般にはバンドパスフィルタ、またはピークフィルタを使用することで、必要な信号だけを抽出し、他の伝送速度の成分を無視することができる。また、使用する伝送速度が２種類だけの場合には、バンドパスフィルタでなく、ローパスフィルタ、またはハイパスフィルタを使用することでこれが可能になる。いずれの場合にも、必要な周波数のフィルタを構成する電子回路は容易に設計可能である。
【００６５】
このフィルタ回路を使用した第５の実施形態の概略構成を図８に示す。図８において１９がフィルタ回路である。
【００６６】
このフィルタ回路１９を使用した構成によれば、各入出力装置１１は、それが使用できない伝送速度の信号は入ってこないので、単一の伝送速度だけを使用しているように動作することが可能になる。
【００６７】
（第６の実施形態）
次に、本発明の第６の実施形態に係るプロセス制御装置について説明する。
【００６８】
この実施形態は、伝送速度の数だけのフィルタを有するフィルタ装置２０を端子台１２の中に設けたもので、その概略構成を図９に示す。
【００６９】
フィルタ装置２０の各フィルタは、それぞれが有効な伝送速度を持っており、フィルタ選択手段によって特定の１つのフィルタだけが出力を与えられるようにする。
【００７０】
入出力装置１１のコネクタ部分には、端子台１２から見て、接続しているのがどの入出力装置１１であるか、その使用する伝送速度が識別できるような、種別／速度指定のための信号端子またはスイッチ機構などからなるフィルタ選択手段を持つ。
【００７１】
このフィルタ装置２０を使用した構成によれば、各入出力装置１１は、フィルタ装置２０の複数のフィルタのうち、その入出力装置１１が使用する伝送速度のフィルタを選択して使用することが可能になる。
【００７２】
また、端子台１２の構造はすべてに共通であるので、入出力装置１１だけを交換することにより、異なる伝送速度に対応した入出力装置１１に切り替えることが容易になる。
【００７３】
【発明の効果】
以上説明したように、本発明によれば、それぞれ異なる伝送速度に対応した複数の入出力装置を、単一の制御装置で管理して伝送を行うプロセス制御装置において、入出力装置における伝送異常を検出する機構を持つハードウェア装置そのものを変更することなく、伝送速度の異なる信号による伝送異常の検出を抑制することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係るプロセス制御装置の概略構成を示すブロック図。
【図２】  本発明の第１の実施形態における制御装置及び入出力装置の伝送プログラムの概要を示す図。
【図３】  本発明の第１の実施形態において、制御装置、入出力装置間で授受されるデータを説明するためのタイムチャート。
【図４】  本発明の第２の実施形態における入出力装置の伝送プログラムの概要を示す図。
【図５】  本発明の第３の実施形態に係るプロセス制御装置の概略構成を示すブロック図。
【図６】  本発明の第３の実施形態における制御装置及び入出力装置の伝送プログラムの概要を示す図。
【図７】  本発明の第４の実施形態に係るプロセス制御装置の概略構成を示すブロック図。
【図８】  本発明の第５の実施形態に係るプロセス制御装置の概略構成を示すブロック図。
【図９】  本発明の第６の実施形態に係るプロセス制御装置の概略構成を示すブロック図。
【符号の説明】
１０…制御装置
１１（１１1、１１2、…）…入出力装置
１２（１２1、１２2、…）…端子台
１３、１３1、１３2、１３3…伝送路
１４、１５（１５1、１５2、…）…伝送回路
１６（１６1、１６2、…）…入出力回路
１７、１８…伝送路選択回路
１９…フィルタ回路
２０…フィルタ装置
【図１】
0003638510.tif 000002
【図２】
0003638510.tif 000003
【図３】
0003638510.tif 000004
【図４】
0003638510.tif 000005
【図５】
0003638510.tif 000006
【図６】
0003638510.tif 000007
【図７】
0003638510.tif 000008
【図８】
0003638510.tif 000009
【図９】
0003638510.tif 000010