(57)【特許請求の範囲】
【請求項１】
以下の工程に特徴がある集積回路内にコンデンサを製造する方法：
基板上に下部電極を形成し；
前記下部電極上に第１の酸化タンタル層を形成し；
第１急速熱アニール処理が第１の酸化タンタル層を第１の酸窒化タンタル層に変えるために実施され；
前記第１の酸窒化タンタル層上に第２の酸化タンタル層を形成し；
第２急速熱アニール処理により第２の酸化タンタル層の原子を再配列し；
第３急速熱アニール処理により第２の酸窒化タンタル層が前記第２の酸化タンタル層上に形成され；
前記第２の酸窒化タンタル層上に上部電極を形成する。
【請求項２】
下部電極はポリシリコン層であることを特徴とする請求項１の製造方法。
【請求項３】
前記第１の酸化タンタル層は、テトラアセチルエチルタンタル酸化物を前駆体として使用し、３００℃〜５５０℃の間の蒸着温度で実施される低圧化学気相成長法により形成されることを特徴とする請求項１の製造方法。
【請求項４】
前記蒸着温度は、４００℃であることを特徴とする請求項３の製造方法。
【請求項５】
前記第１の酸化タンタル層は、テトラアセチルエチルタンタル酸化物を前駆体として使用し、４００℃の蒸着温度で実施される低圧化学気相成長法により形成されることを特徴とする請求項１の製造方法。
【請求項６】
前記第１の酸化タンタル層は１ｎｍ〜２ｎｍの厚さであることを特徴とする請求項１の製造方法。
【請求項７】
前記第１急速熱アニール処理は、アンモニアの雰囲気中、８００℃の温度で４０秒〜２分間行われることを特徴とする請求項１の製造方法。
【請求項８】
前記第１の酸窒化タンタル層は、第１の酸化タンタル層とアンモニアとの反応より形成されることを特徴とする請求項７の製造方法。
【請求項９】
前記第２の酸化タンタル層は、テトラアセチルエチルタンタル酸化物を前駆体として使用し、３００℃〜５５０℃の間の蒸着温度で実施される低圧化学気相成長法により形成されることを特徴とする請求項１の製造方法。
【請求項１０】
前記蒸着温度は、４００℃であることを特徴とする請求項９の製造方法。
【請求項１１】
前記第２の酸化タンタル層は、テトラアセチルエチルタンタル酸化物を前駆体として使用し、４００℃の蒸着温度で実施される低圧化学気相成長法により形成されることを特徴とする請求項１の製造方法。
【請求項１２】
前記第２の酸化タンタル層は７０Å〜１５０Åの厚さであることを特徴とする請求項１の製造方法。
【請求項１３】
前記第２急速熱アニ−ル処理は、一酸化二窒素の雰囲気中、８００℃の温度で４０秒〜２分間行われることを特徴とする請求項１の製造方法。
【請求項１４】
前記第３急速熱アニ−ル処理は、アンモニアの雰囲気中、８００℃の温度で４０秒〜２分間行われることを特徴とする請求項１の製造方法。
【請求項１５】
前記第２の酸窒化タンタル層は、第２の酸化タンタル層とアンモニアとの反応により形成されることを特徴とする請求項１４の製造方法。
【請求項１６】
前記上部電極はポリシリコン層であることを特徴とする請求項１の製造方法。
【請求項１７】
前記上部電極は金属層であることを特徴とする請求項１の製造方法。
【請求項１８】
前記下部電極と第１の酸化タンタル層の間に金属層を設けることを特徴とする請求項１の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、集積回路（ＩＣ）内にコンデンサを製造する方法、特に酸窒化タンタル（ＴａＯxＮy）層をバリア層として使用し、ＤＲＡＭ（ダイナミックＲＡＭ）内にコンデンサを製造する方法に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
ＤＲＡＭにおいて、データにアクセスする典型的な方法は半導体基板上のコンデンサアレイの各コンデンサへの充電あるいは放電による。
【０００３】
ＩＣの高集積化が進むにつれて、コンデンサやトランジスタのようなデバイスの寸法は益々小さくなっている。その結果、従来の平板型コンデンサの設計においてコンデンサの電荷蓄積量、すなわち静電容量が減少している。この電荷蓄積量の減少は、例えば、高い電極化率（Ｓｕｓｃｅｐｔｉｂｉｌｉｔｙ）による電荷もれや機械加工性の劣化を含む種々の問題を引き起こし、結果的に電位損失を招く。高い電極化率によって生じる電荷もれのため、リフレッシュ動作の周期が頻繁になり、メモリは適切にデータを保存したり読出したりすることができなくなる。さらに、蓄積電荷量の減少はより複雑なデータ読出しプランあるいはより高感度の電荷誘導増幅器を必要とするだろう。
【０００４】
現在、超ＬＳＩにおける高集積化のためにコンデンサの静電容量の減少の問題を解決するには３つの方法がある。第１の方法は、コンデンサの２枚の導体間の誘電体層の厚さを小さくすることである。静電容量がコンデンサの２枚の導体間の距離に反比例することは良く知られている。このように、誘電体層の厚さの減少は効果的に静電容量を増加させることができる。しかしながら、誘電体層の均一性と安定性の点においてこの方法は制御が難しい。第２の方法は、コンデンサの電極面積を増加させることである。静電容量はこのコンデンサの電極表面積に比例して増加する。表面積を増加させるための一般的な構造としてはｆｉｎ型構造あるいはｂｏｘ型構造などがあるが、これらの構造は製造工程が複雑で大量生産に向いていないという欠点がある。最も直接的な方法である第３の方法は、誘電体層として酸化タンタル（Ｔａ2Ｏ5）のような誘電定数の高い材料を使用することである。
【０００５】
図１（ａ）および図１（ｂ）は、従来の方法により形成された誘電体層として酸化タンタルを備えたコンデンサの断面図である。図１（ａ）に示すように、酸化タンタル層１２がコンデンサの下部電極として使用されるポリシリコン層１０上に形成される。この酸化タンタル層１２の構造はアモルファス（非晶質）であり欠陥濃度が高いために非常に高いもれ電流が発生する。したがって、酸化タンタル層１２の原子の再配列を行うためにアニール処理が実施される。通常、このアニール処理は一酸化二窒素（Ｎ2Ｏ）の雰囲気下で行われる。図１（ｂ）に示すように、酸化タンタル層１２は非常に薄いためアニール処理中に酸素原子は酸化タンタル層１２を貫通し、ポリシリコン層１０と反応して酸化タンタル層１２とポリシリコン層１０との間に薄い酸化シリコン（ＳｉＯ2）層１４を形成する。前記したように、静電容量はコンデンサの電極間の距離に逆比例する。したがって、非常に高い誘電定数を示す材料がコンデンサに使用されても、誘電体層における酸化シリコン層１４の厚さの増加によってコンデンサの静電容量は充分に改善されない。
【０００６】
一方、上記とは別の集積回路構造である金属−絶縁体−金属（ＭＩＭ）構造を図２（ａ）および図２（ｂ）に示す。図２（ａ）において、酸化タンタル層２４が金属層２２によって覆われているポリシリコン層２０上に形成されている。上記と同様に、この酸化タンタルもアモルファス構造である。したがって、アニール処理が酸化タンタルの原子の再配列を行うために必要である。このアニール処理中に酸素原子は酸化タンタル層２４を貫通して金属層２２の表面に達する。一方、ポリシリコン層２０中のシリコン原子は金属層２２を介して拡散する。金属層２２の表面に到達した酸素原子は拡散してきたシリコン原子と結合して酸化シリコン層２６を形成する。結果的に、この酸化タンタル層２４と金属層２２の間に付加的に生成された酸化シリコン層の厚さにより静電容量の減少が引き起こされる。
【０００７】
【課題を解決するための手段】
本発明の目的は、集積回路内にコンデンサを製造する方法を提供することである。高誘電定数を示す材料が誘電体層として使用される。コンデンサの静電容量は付加的な酸化シリコン層の生成なしに増加される。
【０００８】
本発明の上記目的および効果を達成するために、本発明の製造方法においてはまずポリシリコン層が形成される。次に、第１の酸化タンタル層がポリシリコン層上に形成される。第１高速熱アニール（ＲＴＡ）処理により第１の酸化タンタル層は第１の酸窒化タンタル層に変えられる．第２の酸化タンタル層が第１の酸窒化タンタル層上に形成される。第２急速熱アニール処理によって第２の酸化タンタル層の原子の再配列が行われる。第３急速熱アニール処理により、第２の酸窒化タンタル層が第２の酸化タンタル層上に形成される。
【０００９】
また、本発明のさらなる目的は以下の方法を提供することである。すなわち、金属層により覆われたポリシリコン層が形成される。第１の酸化タンタル層が金属層上に形成される。第１急速熱アニール（ＲＴＡ）処理によって、第１の酸化タンタル層が第１の酸窒化タンタル層に変えられる。第２の酸化タンタル層が第１の酸窒化タンタル層上に形成される。第２急速熱アニール処理により第２の酸化タンタル層の原子の再配列が行われる。第３急速熱アニール処理により、第２の酸窒化タンタル層が第２の酸化タンタル層上に形成される。
【００１０】
上記本発明の概括的な記述および以下の発明の詳細な記述はともに例示的なものであり、本発明はそれらに制限されるものではない。
【００１１】
【実施例】
ＤＲＡＭ内のコンデンサの下部電極として使用されるポリシリコン層上に誘電体層が形成される。従来の製造方法においては、酸化シリコンが誘電体材料として使用される。酸化シリコンの誘電定数はおよそ３.９である。本発明においては、酸化タンタルが誘電体材料として使用される。酸化タンタルの誘電定数は２０〜２５である。このように、コンデンサに誘電体材料として酸化タンタルを使用することにより大きな静電容量が得られる。この酸化タンタルはアモルファス構造であり欠陥濃度が高いので材料中の原子の再配列のためにアニール処理が必要である。しかしながら、このアニール処理中、酸化タンタル層と下部電極であるポリシリコン層の間に酸化シリコン層が付加的に形成されてしまう。本発明においては、バリア層である酸窒化タンタル層が下部電極と酸化タンタル層の間に形成される。これにより、酸化タンタル層を介して酸素原子が下部電極であるポリシリコン層の表面へ到達することを防ぐことができる。結果的に、酸化シリコン層の生成を防ぐことができる。コンデンサの形成にあたっては下部電極および誘電体層とは別に上部電極が形成される。すなわち、誘電体層の形成後にポリシリコン層のような導体層が誘電体層上に形成される。ここで、再びアニール処理が実施される。このアニール処理中に酸化タンタル層上に酸化シリコン層が生成するのを防ぐために、別の薄い酸窒化タンタル層が酸化タンタル層とポリシリコン層（上部電極）との間に形成される。
【００１２】
同様に、ＭＩＭ構造においても、酸化タンタル層上に付加的な酸化シリコン層が生成されるのを防ぐために、薄い酸窒化タンタル層が形成される。これにより、酸素原子とシリコン原子の拡散が抑制され、結果的に酸化シリコン層の生成が防がれる。
【００１３】
以下に本発明の第１実施例を添付図面に基づいて詳細に説明する。
【００１４】
図３（ａ）に示すように、まず第１の酸化タンタル層３２が例えば、低圧化学気相成長法（ＬＰＣＶＤ法）により下部電極であるポリシリコン層３０上に形成される。このＬＰＣＶＤ法は、テトラアセチルエチルタンタル酸化物（ｔｅｔｒａ−ａｃｅｔｙｌ−ｅｔｈｙｌ−ｔａｎｔａｌｕｍ−ｏｘｉｄｅ：ＴＡＥＴＯ）を前駆体として使用し、３００℃〜５５０℃の温度（特に約４００℃が好ましい）で行われる。第１の酸化タンタル層３２は１ｎｍ〜２ｎｍの厚さであることが好ましい。
【００１５】
図３（ｂ）に示すように、上記層構造を形成した後、第１急速熱アニール処理がアンモニア（ＮＨ3）雰囲気中、約８００℃で４０秒〜２分間、例えば、６０秒間実施される。第１の酸窒化タンタル層３２ａは、第１の酸化タンタル層３２とアンモニアとの反応より形成され、第１の酸化タンタル層３２の位置に形成される。すなわち、第１の酸化タンタル層３２は第１の酸窒化タンタル層３２ａに変えられる。この第１の酸窒化タンタル層３２ａは、その後のアニール処理中にポリシリコン層３２中のシリコン原子が第１の酸化タンタル層３２を介して拡散し酸素原子と結合して酸化シリコン層を生成するのを防ぐ。酸化シリコン層が形成されると誘電体層の厚さが増加して静電容量が減少してしまい、結果的にコンデンサの特性が劣化する。
【００１６】
図３（ｃ）に示すように、第１の酸窒化タンタル層３２ａ上に厚さおよそ７０Å〜１５０Å、好ましくは１００Åの第２の酸化タンタル層３４がＬＰＣＶＤ法によって形成される。このＬＰＣＶＤ法は、テトラアセチルエチルタンタル酸化物（ＴＡＥＴＯ）を前駆体として使用し、３００℃〜５５０℃の温度（特に約４００℃が好ましい）で行われる。第２の酸化タンタル層３４はアモルファス構造であり欠陥濃度が高いため大きなもれ電流が発生し、その後の製造工程に影響を及ぼす。このため、第２急速熱アニール処理が第２の酸化タンタル層３４の原子を再配列するために実施される。この第２急速熱アニール処理は、一酸化二窒素の雰囲気中、約８００℃で４０秒〜２分間実施される。
【００１７】
図３（ｄ）に示すように、上記の層構造が形成された後、第３急速熱アニール処理がアンモニア（ＮＨ3）雰囲気中、約８００℃で４０秒〜２分間、例えば、６０秒間実施される。これにより、第２の酸窒化タンタル（ＴａＯxＮy）３６が第２の酸化タンタル層３４上に形成される。第２の酸窒化タンタル層は、第２の酸化タンタル層３４とアンモニアとの反応により形成される。その後、上部電極３８が第２の酸窒化タンタル層３６上に形成される。上部電極３８は、ポリシリコン層あるいは金属層であることが好ましい。図３（ｄ）において、残留する第２の酸化タンタル層が番号３４ａによって示されている。
【００１８】
以下に本発明の第２実施例を添付図面に基づいて詳細に説明する。
【００１９】
本発明の製造方法はＭＩＭ構造にも適用可能である。すなわち、図４（ａ）に示すように、下部電極として金属層４２で被覆されたポリシリコン層４０上に厚さ１ｎｍ〜２ｎｍの第１の酸化タンタル層４４がＬＰＣＶＤ法により形成される。このＬＰＣＶＤ法は、テトラアセチルエチルタンタル酸化物（ＴＡＥＴＯ）を前駆体として使用し、３００℃〜５５０℃の温度（特に約４００℃が好ましい）で行われる。
【００２０】
図４（ｂ）に示すように、得られた層構造に第１急速熱アニール処理がアンモニア雰囲気中、約８００℃で４０秒〜２分間、例えば、６０秒間実施される。このアニール処理により、第１の酸化タンタル層４４は第１の酸窒化タンタル（ＴａＯxＮy）層４４ａに変えられる。第１の酸窒化タンタル層４４ａは第１の酸化タンタル層４４と同じ位置に形成される。
【００２１】
次に、図４（ｃ）に示すように、厚さおよそ７０Å〜１５０Å、好ましくは１００Åの第２の酸化タンタル層４６がＬＰＣＶＤ法によって第１の酸窒化タンタル層４４ａ上に形成される。このＬＰＣＶＤ法は、テトラアセチルエチルタンタル酸化物（ＴＡＥＴＯ）を前駆体として使用して行われる。その後、第２急速熱アニール処理が第２の酸化タンタル層４６内の原子を再配列するために一酸化二窒素の雰囲気下、約８００℃で４０秒〜２分間実施される。
【００２２】
さらに、図４（ｄ）に示すように、第３急速熱アニール処理が実施される。このアニール処理はアンモニア雰囲気中、約８００℃で４０秒〜２分間、例えば、６０秒間実施される。このようにして第２の酸窒化タンタル層（ＴａＯxＮy）４８が第２の酸化タンタル層４６上に形成される。その後、上部電極５０が第２の酸窒化タンタル層４８上に形成される。図４（ｄ）において、残留する第２の酸化タンタル層が番号４６ａによって示されている。
【００２３】
前記したように、コンデンサの静電容量は誘電体層の厚さに逆比例する。導体層（金属層あるいはポリシリコン層）と誘電体層（酸化タンタル層）との間にバリア層として酸窒化タンタル層を設けることにより、酸化シリコン層の生成を抑制して誘電体層の厚さの増加を防ぐことができる。それによりコンデンサの特性劣化を防止できる。
【００２４】
上記のように本発明の好ましい形態を説明したが、本発明がこれらの例に限定されるものではない。むしろそれらは本発明の視野内における種々の変更や類似の配置等を網羅することを意図している。したがって、請求項の範囲は種々の変更や類似の配置などを含むように広く解釈されるべきである。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、ＤＲＡＭ内にコンデンサを製造する従来の方法を示す断面図である。
【図２】（ａ）および（ｂ）は、ＭＩＮ構造内にコンデンサを製造する従来の方法を示す断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第１実施例におけるコンデンサの製造方法を示す断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第２実施例におけるコンデンサの製造方法を示す断面図である。
【符号の説明】
３０    下部電極
３２    第１の酸化タンタル層
３２ａ  第１の酸窒化タンタル層
３４    第２の酸化タンタル層
３４ａ  残留する第２の酸化タンタル層
３６    第２の酸窒化タンタル層
３８    上部電極
【図１】
0003694410.tif 000002
【図２】
0003694410.tif 000003
【図３】
0003694410.tif 000004
【図４】
0003694410.tif 000005