(57)【特許請求の範囲】
【請求項１】
複数の誘電体層を積層して形成される誘電体ブロックの表面及び／又は内部に平面状のアース電極を形成するとともに、前記誘電体ブロック内に前記アース電極に対向するストリップラインを形成して成り、前記ストリップラインがビアホール導体を介して前記アース電極に接続されている積層型ストリップライン共振器において、
前記ストリップラインは、少なくとも誘電体層１層分の厚みを有し、且つ前記ストリップラインの一端側を含む導体と、前記導体の厚みより薄い厚みを有し、且つ前記ストリップラインの他端側を含む導体膜とで構成され、前記ストリップラインの一端は前記ビアホール導体に厚み全体で接続していることを特徴とする積層型ストリップライン共振器。
【請求項２】
前記導体は、前記誘電体層に囲まれて形成されていることを特徴とする請求項１に記載の積層型ストリップライン共振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は積層型ストリップライン共振器に関し、特に共振回路や高周波回路用フィルタ等に使用される積層型ストリップライン共振器に関するものである。
【０００２】
【従来技術】
従来、マイクロ波を利用した携帯電話機等に使用されるフィルタ用の共振器として積層型ストリップライン共振器が多用されている。
このような積層型ストリップライン共振器は、複数の誘電体層が積層してなる誘電体ブロックにアース電極, ストリップライン, アース電極の順に配置して構成されていた。このような積層型ストリップライン共振器は、従来、例えば、所定の誘電率を有した誘電体セラミックよりなるグリーンシートを作製し、その後、アース電極用の導体膜を被着形成したグリーンシートと、ストリップライン用の導体膜を被着形成したグリーンシートと、導体膜を形成しないグリーンシートとを積層して誘電体ブロックを形成し、この誘電体ブロックを焼結することにより、誘電体ブロックにアース電極，ストリップラインを一体形成させていた。
【０００３】
このような積層型ストリップライン共振器の特性としては、ストリップラインの導体損失，誘電体損失及び放射損失の影響によって決定されるが、特にストリップラインの導体損失における影響が大きいとされている。従って、導体損失の影響を小さくするには、導電率の高い材料を用い、また、ストリップラインの断面形状を円形にすることが望まれる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の積層型ストリップライン共振器において、ストリップラインとなる導体膜は、誘電体層間で圧接して狭持されるために、焼結後のストリップラインの断面形状は凸レンズ状になり、その結果、エッジ部分が薄く形成されていた。
【０００５】
従って、この凸レンズ状のストリップライン中をマイクロ波が伝搬する場合、表皮効果（高周波電流は導体の表面に流れやすい性質）のため、電流は導体中心部にほとんど流れず、ストリップラインの表面、特に両端のエッジ部分に集中して流れ、これにより、ストリップライン両端のエッジ部分で電磁界の損失が大きくなり、その結果、全体として積層型ストリップライン共振器のＱ値が劣化していた。
【０００６】
このＱ値の劣化を抑えるために、先願には、積層する誘電体層間にストリップラインを形成するのではなく、誘電体層の１層分に貫通溝を形成し、その貫通溝内に導体材料を充填した構造のストリップラインを備えた積層型ストリップライン共振器を提案している（特願平９−３５６９３４）。
このような構造のストリップラインによれば、その断面形状が凸レンズ状に形成されないため、導体損失を減少することができ、その結果、Ｑ値の向上を図ることができるものである。
【０００７】
しかしながら、ストリップラインに充填する導体材料と誘電体層とは熱収縮率が異なり、誘電体層に導体材料が占める割合を多くとる場合には、導体材料の体積が大きいため、焼結の際に熱膨張，熱収縮の応力により、誘電体ブロックにクラックが発生したり変形したりする場合があった。従って、誘電体ブロック自身の強度をあげるため、積層型ストリップライン共振器を大型に構成する必要があった。また、略誘電体層１層分の厚みを有するストリップラインを形成することは製造コストが上がる可能性もあった。
【０００８】
本発明は、上述の課題に鑑み、導体損失を改善し、Ｑ値を向上できる積層型ストリップライン共振器を提供することを目的とする。
また、本発明の他の目的は、小型化にしたとしてもクラック，変形の発生を抑えて、Ｑ値の向上を図った積層型ストリップライン共振器を提供することにある。
さらに、本発明の他の目的は、低コストの積層型ストリップライン共振器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の積層型ストリップライン共振器は、複数の誘電体層を積層して形成される誘電体ブロックの表面及び／又は内部に平面状のアース電極を形成するとともに、前記誘電体ブロック内に前記アース電極に対向するストリップラインを形成して成り、前記ストリップラインがビアホール導体を介して前記アース電極に接続されている積層型ストリップライン共振器において、前記ストリップラインは、少なくとも誘電体層１層分の厚みを有し、且つ前記ストリップラインの一端側を含む導体と、前記導体の厚みより薄い厚みを有し、且つ前記ストリップラインの他端側を含む導体膜とで構成され、前記ストリップラインの一端は前記ビアホール導体に厚み全体で接続していることを特徴とするものである。
また本発明の積層型ストリップライン共振器は、前記導体が、前記誘電体層に囲まれて形成されていることを特徴とするものである。
【００１０】
本発明の積層型ストリップライン共振器によれば、ストリップラインは、少なくとも誘電体層１層分の厚みを有した一端側で流れる電流の面積を多くし、しかも、誘電体層１層分の厚みをストリップラインの全長に亘って形成しないので、これにより、導体損失を抑えて高いＱ値を維持しながら、焼結の際に熱収縮率の違いで起こるクラックや変形の発生を抑えることができる。
【００１１】
【発明の実施の形態】
本発明を図に基づいて説明する。
図１は本発明の積層型ストリップライン共振器１の斜視図，図２はその内部構成を説明する図，図３は積層型ストリップライン共振器における誘電体ブロックの分解斜視図，図４（ａ）は図１のＡ−Ａ線断面図，（ｂ）はＢ−Ｂ線断面図である。
【００１２】
本発明の積層型ストリップライン共振器１は、例えば、図１に示すように、誘電体ブロック２と、ストリップライン３と、平面アース電極４と外部入出力用電極５，６とで構成されている。
【００１３】
次に、積層型ストリップライン共振器１の各構成について説明する。
誘電体ブロック
誘電体ブロック２は１層あたり５０〜３００μｍ程度の厚みの誘電体層ａ〜ｇを積層して成り、誘電体層ａ〜ｇの材料としては誘電体セラミック材料と低温焼成化された酸化物及び低融点ガラス材料とから構成されている。
その誘電体セラミック材料としては、例えば、ＢａＯ−ＴｉＯ2 系，Ｃａ−ＴｉＯ2 系，ＭｇＯ−ＴｉＯ2 系等が用いられ、また、低温焼成化するための酸化物としては、ＢｉＶＯ4 ，ＣｕＯ，Ｌｉ2 Ｏ，Ｂ2 Ｏ3 等が含有されている。
【００１４】
また、図２に示すように、誘電体ブロック２の積層方向には長尺状のビアホール導体２０を形成し、これにより平面アース電極４に接続され、さらにストリップライン３の一端側に接続されている。ビアホール導体２０の材料としてはＡｇ、Ａｇ−Ｐｄ、Ｃｕ等を主成分とする導体が用いられる。なお、長尺状に形成するビアホール導体２０は円形状のビアホール導体２０を複数連続的に、又は、断続的に形成しても構わない。
【００１５】
ストリップライン
ストリップライン３は、導体３ｄと導体膜３ｅとで構成されている。
導体３ｄは、例えば図３に示すように誘電体層ｄに貫通溝３０ｄを形成し、該貫通溝３０ｄにビアホール導体２０と同様の導体を充填してなる。即ち、誘電体層ｄにビアホール導体２０の幅方向と略同じ幅で、また、長手方向を所定の長さにとり、さらに、誘電体層ｄと同じ厚みに形成してなる。なお、本発明の導体３ｄを誘電体層ｄの１層分の厚さで構成したがこれに限定されず、例えば、１層以上の誘電体層ｄ，ｃで構成してもよい。
【００１６】
また、導体膜３ｅは、導体３ｄよりも薄く形成されており、誘電体層ｄと厚み方向に隣接する誘電体層ｃ又は誘電体層ｅとの層間に狭持される。図では誘電体層ｄと誘電体層ｅの層間、例えば、誘電体層ｅの上側主面で印刷により被着形成してなる。
【００１７】
さらに、導体３ｄ，導体膜３ｅは一体的に接続されている。即ち、導体３ｄの下面側で導体膜３ｅと対面して重なり、さらに、導体膜３ｅはストリップライン３の他端側で誘電体層ｄと誘電体層ｅとの層間に延在して一体化している。
【００１８】
このように、導体３ｄの一端側をビアホール導体２０に接続させることにより、電流分布がビアホール導体２０とストリップライン３との接続部分に集中するものの、導体３d が誘電体層ｄの略１層の厚さを有することやビアホール導体２０と導体３ｄとの幅が同一であることでストリップライン３の導体損失が少なくなる。
【００１９】
また、導体３ｄをストリップライン３の全長に亘って形成せず、導体３ｄはストリップライン３の全長よりも短く形成されている。この理由は、誘電体ブロック２となるグリーンシートと導体３ｄとなる導体材料とは熱収縮率が異なり、誘電体や導体材料の種類によっては誘電体ブロック２を焼結した際の収縮率の違いで誘電体ブロック２にクラックや変形が生じたりする。そこで、導体３ｄの体積を極小化することにより両者の熱収縮による誘電体ブロック２のクラックや変形を防止するためである。
【００２０】
しかしながら、導体３ｄの長手方向を短くしすぎると導体損失が上がりＱ値が劣化するので、Ｑ値が良好な値になるように導体３ｄの長さが決定される。例えば、図４（ａ）に示すように、導体３ｄの長手方向の長さをＬ１とし、導体３ｄから延出した導体膜３ｅの長さをＬ２とすると、Ｌ１とＬ１＋Ｌ２の比に対する積層型ストリップライン共振器におけるＱ値の関係は、測定条件を、導体膜３ｅの幅方向の長さ０．５ｍｍ、導体３ｄの厚み２ｍｍ、周波数２ＧＨｚで実験した場合は、図５に示す積層型ストリップライン共振器のＱ値はＬ１とＬ１＋Ｌ２の比で最低５０％あれば２６０の高い値を示すことが理解でき、これに基づいてストリップライン３の導体３の長さが決定される。
【００２１】
平面アース電極４は誘電体ブロック２の外周に被着形成してなり、平面アース電極４は、誘電体ブロック２の両主面にストリップライン２０と対向するように形成した電極面ａ，ｂと、誘電体ブロック２の側面に形成した電極面ｃ，ｄよりなる。特に、電極面ａと電極面ｂが確実に導通できるようにビアホール導体２０で接続されている。
【００２２】
平面アース電極４の材料としては、Ａｇ、Ｃｕ等を主成分（Ａｇ単体またはＡｇ−Ｐｄ，Ａｇ−Ｐｔ等のＡｇ合金やＣｕ単体またはＣｕ合金）とする導体から成り、この主成分の必要に応じてガラス成分が含有される。平面アース電極４を誘電体ブロック２に被着形成する場合には、未焼成状態の誘電体ブロック２上に平面アース電極４を被着した後、一体的に焼成して形成される。
【００２３】
外部入出力用電極
外部入出力用電極５，６は誘電体ブロック２の上面、下面及び側面に亘り帯状に被着形成されている。そして、図２に示すように外部入出力用電極５，６から誘電体ブロック２内に向けてストリップライン３の他端側で対向するように内部導体膜５０，６０が形成されている。この内部導体５０，６０はストリップライン３の他端側で対向するように形成されている。この外部入出力用電極５，６は外部から高周波信号を入力する入力部と共振した信号を取り出す出力部とになっている。
【００２４】
以上のような構成の積層型ストリップライン共振器１は、ストリップライン３と誘電体ブロック２の上下主面に形成された平面アース電極４の電極面４ａ，４ｂとの間で容量成分と誘導成分が形成され、Ｌ−Ｃ共振回路が形成される。また、外部入出力用電極５，６の内部電極５０，６０とストリップライン３とで入出力の容量成分が形成されて共振器と入出力電源とのインピーダンスの整合性が確保される。
【００２５】
かくして、本発明の積層型ストリップライン共振器１によれば、ストリップライン３は、平面アース電極４に接続される一端側の厚みが少なくとも誘電体層ｄ１層分の厚さでもって形成した導体３ｄで構成され、他端側は導体３ｄよりも薄い導体膜３ｅとからなるため、ストリップライン３の一端側に流れる電流の面積が多なり、これにより導体損失を抑えて高いＱ値を維持することができ、この結果、ストリップライン３の導体損失を減少させ、積層型ストリップライン共振器のＱ値を向上させることができる。
【００２６】
また、本発明によれば、導体３ｄはストリップライン３の全長よりも短く形成しているので、次のような作用効果が得られる。即ち、導体３ｄにより高いＱ値を維持しながら、誘電体ブロック２における焼結の際の収縮によるクラックや変形の発生を抑えることができる。また、導体３ｄに使用する導体材料も少なくでき、製造コストも低下させることができる。さらに、誘電体層ｄとなる大型のグリーンシートには、量産時に複数の誘電体層ｄを形成して導体３ｄを作製するが、導体３ｄの周囲に十分大きな余白部が形成されることになるために、個々に切断したとしてもグリーンシートを破損することなく誘電体層ｄの強度を向上させることができる。
【００２７】
次に本発明の積層型ストリップライン共振器１の製造工程について説明する。図３に示すように、ＮＣパンチで各誘電体層ａ〜ｇ（ｄは除く）の厚さ方向に長尺状の貫通溝２００を形成した後、貫通溝２００に導体を充填させてビアホール導体２０を形成する。
【００２８】
誘電体層ｄとなるグリーンシートにはストリップライン３の導体３ｄとなる貫通溝３０ｄを形成し、また、誘電体層ｅとなるグリーンシート上面に導体膜３ｅを被着形成し、誘電体層ｅに被着形成された導体膜３ｅ上に誘電体層ｄの貫通溝３０ｄが対面するように積層した後、貫通溝３０ｄに導体材料を充填する。さらに、誘電体層ｂとなるグリーンシート上面と誘電体層ｆとなるグリーンシート下面には内部導体膜５０，６０を被着形成する。
【００２９】
その後、各グリーンシートを誘電体層ａ〜ｇの順に積層して誘電体ブロック２を形成し、誘電体ブロック２の上面，下面，側面に平面アース電極４及び外部入出力用電極５，６となる導体材料を印刷により被着形成し、その後、焼結により一括成型して積層型ストリップライン共振器１が形成される。
【００３２】
〔本発明の好適な他の実施形態〕ストリップライン３を誘電体層ｄ，ｅに沿って直線的に配置した例で説明したが、これに限定されるものではなく、例えば、図８に示すように、誘電体層ｄ，ｅに形成したストリップライン３を折曲げ、別の誘電体層ａ，ｂにもビアホール導体２１を介してストリップライン３ａｂを形成してもよい。この場合、ストリップライン３ａｂのインピーダンスがビアホール導体２１で不整合にならないようにビアホール導体２１はストリップライン３の幅方向の長さとほぼ同じ長尺状に形成される。
【００３３】
このような構成にすることで積層型ストリップライン共振器１を小型化にすることができる。しかも、ストリップライン３の構造を簡略化でき、低コストで高いＱ値を維持できるものである。
【００３４】
【発明の効果】
本発明の構成によれば、ストリップラインは、その一端側が平面アース電極に少なくとも誘電体層１層分の厚みを有し、他端側は、一端側よりも薄く形成してなり、その一端側で流れる電流の面積を多くし、しかも、導体をストリップラインの全長に亘って形成しないので、これにより、導体損失を抑えて高いＱ値を維持しながら、焼結の際のクラックや変形の発生を抑えることができ、その結果、必要な共振特性を持ち、また、小型化にしても必要な強度を有し、さらに、量産性にも優れた積層型ストリップライン共振器が提供できる。
【００３５】
また、導体をストリップラインの全長に亘って形成しないので、低コストで製造することができる。
【図面の簡単な説明】
【図１】  本発明の積層型ストリップライン共振器を示す斜視図である。
【図２】  本発明の積層型ストリップライン共振器における誘電体ブロックの内部構成を説明する図である。
【図３】  本発明の積層型ストリップライン共振器における誘電体ブロックの分解斜視図である。
【図４】  本発明の積層型ストリップライン共振器の断面図を示し、（ａ）は図１のＡ−Ａ線断面図，（ｂ）はＢ−Ｂ線断面図である。
【図５】  横軸にストリップライン３の長手方向に導体が占める長さの割合と縦軸にＱ値の関係を示す図である。
【図６】  他の実施の形態を説明する長手方向断面図である。
【図１】
0003638468.tif 000002
【図２】
0003638468.tif 000003
【図３】
0003638468.tif 000004
【図４】
0003638468.tif 000005
【図５】
0003638468.tif 000006
【図６】
0003638468.tif 000007