(57)【特許請求の範囲】
【請求項１】
各々がインナーリード部と前記インナーリード部と一体に形成されたアウターリード部とを有する複数のリードを有し、パッケージ本体内に封止された四角形状の半導体チップの回路形成面側に前記複数のリードのインナーリード部が配置され、前記回路形成面に形成された電極と前記インナーリード部とが電気的に接続された半導体装置であって、
前記複数のリードは、該インナーリード部が前記半導体チップの回路形成面に接着剤によって接着されている第１リードと、該インナーリード部が前記半導体チップの回路形成面に接着剤によって接着されていない第２リードとを有し、
前記第１リードのインナーリード部は、前記半導体チップの４つの角部に配置され、前記第２リードのインナーリード部は、前記第１リードのインナーリード部より前記半導体チップの内側に配置され、
前記接着剤は、絶縁テープをその基材として含まない接着剤であることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記半導体チップの前記回路形成面に形成された電極と前記第１および第２リードの各々のインナーリード部とがワイヤにより電気的に接続され、前記ワイヤが接続された部分における前記第２リードの高さは、前記ワイヤが接続された部分における前記第１リードのインナーリード部の高さより、前記半導体チップの回路形成面から高い位置に配置されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記ワイヤが接続された部分における前記第２リードのインナーリード部と前記半導体チップの回路形成面の間には、前記パッケージ本体を構成する封止樹脂の一部が介在されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、前記接着剤は、塗布型の接着剤であることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、前記接着剤は、熱可塑性のポリイミド樹脂であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパッケージ本体内に封止された半導体チップの回路形成面側にリードのインナーリード部を配置するようにした構造の半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
表面実装型ＬＳＩパッケージの１つにＬＯＣ(Lead On Chip)構造のパッケージがある。このパッケージは、半導体チップの主面つまり回路形成面側に絶縁フィルムを介してリードのインナーリード部を配置し、インナーリード部と半導体チップのボンディングパッドをＡｕワイヤで電気的に接続する構造になっている。絶縁フィルムは、ポリイミドのような耐熱性樹脂で構成されており、その両面には接着剤がコーティングされている。この種のＬＯＣ構造を有するパッケージについては、たとえば、特開昭６１−２１８１３９号公報や特開昭６１−２３６１３０号公報などに記載がある。
【０００３】
近年のエンジニアリングワークステーションやパーソナルコンピュータは、大量のデータを高速で処理するために大量のメモリ（ＲＡＭ）を必要としていることから、メモリモジュールの積層化技術が検討されている。
【０００４】
積層型メモリモジュールの具体例としては、ＴＳＯＰ(Thin Small Outline Package)、ＴＳＯＪ(Thin Small Outline J-lead Package) などの薄型ＬＳＩパッケージを複数個積み重ね、上下のパッケージのリード同士を半田などで接続し、プリント配線基板に固定するようにしたものが知られている。たとえば、特開平５−１７５４０６号公報には、ＴＳＯＪのリードの途中を上方に折り曲げ、さらにその一部を水平方向に延在させた形状とすることによって、上下のパッケージのリード同士を重ね合わせるようにした技術が記載されている。
【０００５】
【発明が解決しようとする課題】
ＬＯＣ構造の従来のパッケージは、半導体チップとインナーリード部との間に厚さ５０μｍ程度の絶縁フィルムが介在しているため、これがパッケージの薄型化を妨げる一因となっており、さらに、従来のＬＯＣ構造のパッケージを使って積層型のメモリモジュールを製造する場合にも、モジュールの薄型化の妨げとなっている。
【０００６】
ところで、本発明者は、インナーリード部と半導体チップとを絶縁フィルムによらず、接着剤により接着する技術について検討した。以下は、公知とされた技術ではないが、本発明者によって検討された技術であり、その概要は次のとおりである。
【０００７】
すなわち、接着剤によりインナーリード部を半導体チップの回路形成面側に接着することを考慮すると、絶縁テープをリードフレームあるいは半導体チップに貼り付ける場合には一度の貼り付け工程で良いのに比して、インナーリード部に接着剤を塗布する場合には、ディスペンサーから複数のインナーリード部の各々に接着剤を塗布しなければならず、接着剤の塗布作業に時間がかかり、その作業性が良好でなく、ＬＯＣ構造の半導体装置の製造能率を向上させる上で問題となる。そのため、全てのインナーリード部に接着剤を塗布することなく、何本かのインナーリード部に接着剤を塗布することを考慮したが、その場合には、樹脂封止のためのパッケージ本体を成形する際に半導体チップがリードフレームに対してずれ移動してしまうことになる。そこで、全てのインナーリード部に接着剤を塗布することなく、しかも、樹脂封止の際における半導体チップのリードフレームに対する接着強度を保持し得る接着方式について検討した。
【０００８】
インナーリード部を半導体チップの回路形成面側に接着剤により接着する場合には、絶縁テープを用いてこれらを接着する場合に比して、接着剤とインナーリードおよび半導体チップとの温度サイクルないし熱サイクルによる要因を考慮することが必要であると推測される。絶縁テープを使用する場合には、全てのインナーリードは一体に連なった絶縁テープにより接着されることになるので、温度サイクルによってインナーリード部、半導体チップおよび絶縁テープ相互の熱膨張収縮値の相違に起因したこれらの間の熱歪は、一体に連なった絶縁テープにより吸収することが可能であると考えられる。これに対して、絶縁テープに近似した熱膨張係数を有する接着剤を用いて半導体チップをインナーリード部に接着した場合には、接着剤は各々のインナーリード部にスポット的に塗布されることになり、塗布された接着剤は相互に分離独立した状態となるので、絶縁テープの場合のような熱歪の吸収を行うことができないと考えられる。熱歪みが吸収されないと、接着部に応力が集中してその部分が断線するという問題点が発生することになり、半導体装置の耐久性を向上することができなくなる。
【０００９】
半導体チップの主面つまり回路形成面は、シリコンウエハに半導体集積回路を形成した後に、回路に照射されるα線などの放射線から保護するために樹脂製の表面保護膜が塗布されて形成されている。つまり、回路形成面は樹脂製の保護膜層によって形成されている。したがって、回路形成面にインナーリードを接着する場合に、半導体チップの外周エッジ部に近い位置に塗布した接着剤によりインナーリード部に半導体チップを接着すると、熱歪により接着剤やインナーリード部によって樹脂製の保護膜層がその外周部分から剥がれたり、めくれ上がるということが考えられる。このように保護膜層がそのエッジ部分から剥がれると、樹脂製のパッケージ本体内にインナーリードに沿ってクラックが発し、いわゆるレジンクラックという不具合が発生することが推測される。
【００１０】
絶縁テープを用いてインナーリード部と回路形成面とを接着する場合には、絶縁テープは５０μｍ程度の厚みを有しているのに対して、インナーリード部を回路形成面に対して接着剤により直接接着する場合には、接着剤の厚みを１０μｍ程度とすることができ、ＬＳＩパッケージの厚みを薄くすることが可能となるという利点が考えられる半面、インナーリード部が半導体チップの回路形成面に近接することから起因する問題点の発生が考えられる。なぜならば、半導体チップは半導体ウエハを製造した後に、これをダイシング工程において半導体チップ毎に切断することにより製造されているが、このダイシング工程においてアルミなどの金属からなる回路配線部や半導体チップの基板部分にバリが発生するおそれがある。万一、そのバリが発生した場合にはバリは半導体チップの外周部分に回路形成面から１０μｍ程度の高さとなってしまう。
【００１１】
このバリの発生は、５０μｍ程度の厚みを有する絶縁テープを用いて半導体チップを接着している場合には問題とならないが、１０μｍ程度の厚みとなる接着剤を用いて直接インナーリードに接着する場合には、インナーリード部が回路形成面に接近することにより、上述した問題点が発生することが推測される。
【００１２】
これらの問題点が存在すると、高品質のＬＯＣ構造の半導体装置を歩留り良く製造することが困難となることが考えられる。
【００１３】
本発明の目的は、ＬＯＣ構造の半導体装置を迅速に製造し得るようにし、半導体装置の製造能率を向上させることができる技術を提供することにある。
【００１４】
また、本発明の他の目的は、ＬＯＣ構造の高品質の半導体装置を歩留り良く製造し得る技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明の半導体装置は、各々がインナーリード部と前記インナーリード部と一体に形成されたアウターリード部とを有する複数のリードを有し、パッケージ本体内に封止された四角形状の半導体チップの回路形成面側に前記複数のリードのインナーリード部が配置され、前記回路形成面に形成された電極と前記インナーリード部とが電気的に接続された半導体装置であって、前記複数のリードは、該インナーリード部が前記半導体チップの回路形成面に接着剤によって接着されている第１リードと、該インナーリード部が前記半導体チップの回路形成面に接着剤によって接着されていない第２リードとを有し、前記第１リードのインナーリード部は、前記半導体チップの４つの角部に配置され、前記第２リードのインナーリード部は、前記第１リードのインナーリード部より前記半導体チップの内側に配置され、前記接着剤は、絶縁テープをその基材として含まない接着剤であることを特徴とする。
【００１９】
本発明の半導体装置は、前記半導体チップの前記回路形成面に形成された電極と前記第１および第２リードの各々のインナーリード部とがワイヤにより電気的に接続され、前記ワイヤが接続された部分における前記第２リードの高さは、前記ワイヤが接続された部分における前記第１リードのインナーリード部の高さより、前記半導体チップの回路形成面から高い位置に配置されていることを特徴とする。
【００２０】
本発明の半導体装置は、前記ワイヤが接続された部分における前記第２リードのインナーリード部と前記半導体チップの回路形成面の間には、前記パッケージ本体を構成する封止樹脂の一部が介在されていることを特徴とする。
【００２１】
本発明の半導体装置は、前記接着剤は、塗布型の接着剤であることを特徴とする。
【００２２】
本発明の半導体装置は、前記接着剤は、熱可塑性のポリイミド樹脂であることを特徴とする。
【００２３】
本発明によれば、全てのインナーリード部と半導体チップとを接着することなく、半導体チップの両端部に位置する少なくとも４つのインナーリード部に半導体チップが接続されることになるので、接着剤を塗布する箇所が少なくなり、接着剤の塗布を迅速に行うことができる。
【００２４】
さらに、パッケージ本体を樹脂成形する際に成形金型内で半導体パッケージがリードフレームに対して安定して保持された状態となり、歩留り良く高品質の半導体装置を製造することができる。
【００２５】
本発明にあっては、半導体チップの両端部に位置するインナーリードに接着させて、パッケージ本体を樹脂成形する際には、半導体チップをその両端部でリードフレームに保持した状態のもとで樹脂成形金型内に溶融状態の封止樹脂を注入することができ、半導体チップは金型内でリードフレームに対してずれ移動することなく、高品質の半導体装置を製造することが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２７】
（実施の形態１）
図１は本発明の一実施の形態である半導体装置を示す平面図であり、図２は図１における２−２線に沿う断面図であり、図３は図１における３−３線に沿う断面図である。
【００２８】
図示する半導体装置は、表面実装型ＬＳＩパッケージの一種であるＴＳＯＰであり、トランスファーモールド法により成形されたエポキシ樹脂からなるパッケージ本体１０の内部には、ＤＲＡＭ(Dynamic Random Access Memory)などのメモリＬＳＩが形成された単結晶シリコンの半導体チップ（以下、単にチップと言う）１１が封止されている。図示するチップ１１は相互に平行となった２つの長辺と、これらの長辺に直角となるとともに相互に平行となった２つの短辺とを有する長方形となっている。チップ１１の主面つまり回路形成面側には、ＴＳＯＰの外部接続端子を構成する複数本のリード１２のインナーリード部１２Ａが配置されている。それぞれのリード１２は、ＣｕあるいはＦｅ系合金などからなり、Ａｕワイヤ１３を介してチップ１１の回路形成面１４の中央部に列をなして形成された電極としての多数のボンディングパッド１５に電気的に接続されている。
【００２９】
このＴＳＯＰはチップ１１の厚さが0.２８ｍｍ、リード１２の板厚は0.０７〜0.１２５ｍｍであり、パッケージ本体１０の厚みは0.６〜1.０ｍｍ程度となっている。
【００３０】
それぞれのインナーリード部１２Ａは両方の長辺側から回路形成面１４に沿ってポンディングパッド１５に向けて延びて配置されるとともに、ボンディングパッド１５の列に平行な方向つまりチップ１１の長手方向に所定の隙間を隔てて配置されている。つまり、チップ１１の両端部側のインナーリード部１２Ａａの内側にそれに隙間を隔てて隣接した他のインナリード部１２Ａｂが位置し、さらにその内側に隙間を隔てて隣接した他のインナーリード部１２Ａｃが位置しており、順次所定の本数のインナーリード部１２Ａがチップ１１のパッド列に沿う方向に隙間を隔てて配置されている。
【００３１】
図示するチップ１１はそれぞれのインナーリード部１２Ａに回路形成面１４において接続するために絶縁テープを設けることなく、両端部側に位置する４つのインナーリード部１２Ａａとチップ１１とが図２に示すように接着剤２１により接着されている。この接着剤２１としては、たとえば、熱可塑性のポリイミド樹脂が使用される。
【００３２】
図示する場合には、接着剤２１がチップ１１に接着される位置は、チップ１１の端面よりもやや内側となっている。４つのそれぞれのインナーリード部１２Ａａの先端は接着剤２１により回路形成面１４に接着される接着部２２となっており、この接着部２２のうち回路形成面１４に対向する面と、この面が対向する回路形成面１４との間に接着剤２１が介在され、接着部２２を有するインナーリード１２Ａａは接着剤２１が塗布される面に対して反対側の面にワイヤ１３が接続されるようになっている。
【００３３】
したがって、図示するチップ１１はその両端部に位置する４本のインナーリード部１２Ａに接着されることになり、それよりも内側に位置する他のインナーリード部１２Ａは、図３に示すようにチップ１１には接着されていない。図示するチップ１１は両端部に位置する合計４つのインナーリード部１２Ａａに接着されているが、その内側の４つのインナーリード部１２Ａｂを含めた合計８つのインナーリード部にチップ１１を接着するようにしても良い。また、図示する場合には接着剤２１をスポット状に塗布するようにしているが、より広い範囲に接着剤２１を塗布するようにしたり、あるいはインナーリード部１２Ａａのうち回路形成面１４にオーバーラップする部分の全体に接着剤２１を塗布するようにしても良い。
【００３４】
このように、全てのインナーリード部１２Ａをチップ１１に接着することなく、接着剤２１が塗布される部分を４箇所または８箇所としたことから、ディスペンサーなどの接着剤２１を塗布する装置を用いた接着剤の塗布作業を迅速に行うことができ、半導体装置の製造能率を向上させることが可能となる。しかも、チップ１１がその両端部においてインナーリード部１２Ａａに接着されていることから、パッケージ本体１０を成形するためのトランスファーモールド装置を用いた樹脂成形工程において、樹脂成形金型内にリードフレームに接着されたチップ１１を配置した状態のもとで金型のキャビティ内に樹脂を注入しても、チップ１１がリードフレームにずれ移動や傾斜移動することなく、所望の樹脂成形を行うことができる。
【００３５】
図１に示された接着部２２を有する４本のインナーリード部１２Ａａのいずれか１つを拡大して示すと図４の通りであり、このインナーリード部１２Ａａには、接着部２２に対してチップ１１の回路形成面１４に沿ってほぼ直角方向に屈曲した屈曲部２３が備えられている。半導体装置である図示するＴＳＯＰが使用される際には、その環境における温度変化によって半導体装置は熱的負荷を受けることになる。その際に、半導体装置を構成するチップ１１、インナーリード部１２Ａ、接着剤２１およびパッケージ本体１０の素材が相違することから、それぞれの熱膨張率は相互に相違することになり、温度変化つまり温度サイクルによって半導体装置は全体的に均一に熱膨張ないし熱収縮することなく、接着部２２に熱応力が集中することが考えられる。
【００３６】
しかし、接着部２２を有するインナーリード部１２Ａａに屈曲部２３が設けられているので、その熱応力は屈曲部２３によって吸収されることになり、そのインナーリード部１２Ａａの断線を防止することができる。その結果、半導体装置の製造能率を高めつつ、耐久性に優れた高品質の半導体装置を得ることができるという効果が得られる。
【００３７】
接着剤２１によってインナーリード部１２Ａａをチップ１１に接着する場合には、接着剤２１の厚みは１０μｍ程度とすることができ、絶縁テープの場合よりもその厚みを薄くすることができる。一方、チップ１１を製造する際には、ウエハに所定のチップ数に相当する半導体集積回路を形成した後に、ダイシング工程においてチップ単位毎に切断されることになるが、そのダイシング工程における切断時に図４に示すようにチップ１１の外周エッジＥの部分にバリが発生する場合がある。そのバリはエッジＥから回路形成面１４にほぼ垂直に立ち上がることになり、その高さは１０μｍ程度となることが判明した。
【００３８】
したがって、インナーリード部１２Ａを接着部２２を含めて回路形成面１４に平行に延ばしたのでは、万一バリが発生した場合には、インナーリード部１２Ａａはバリに接触することになる。そのバリが金属からなる回路配線部のバリであればそれとインナーリード部１２とがショートすることになり、チップ１１の基板部分のバリであれば、基板に接触することになる。
【００３９】
図４に示すように、接着部２２を有するインナーリード部１２Ａａのうち、チップ１１の外周エッジＥを跨ぐ部分には、この部分とチップ１１の回路形成面１４との間の寸法が、チップ外周に発生する可能性があるバリの高さよりも大きく設定されている。この寸法に設定するために、インナーリード部１２Ａａには、外周エッジＥを跨ぐ部分にアウターリード部１２Ｂに向けて回路形成面１４から離れる方向に傾斜した段差部２４が形成されている。図示する段差部２４はチップ１１の外周面よりも外方に位置している。このように、段差部２４を設けることによって、インナーリード部１２Ａａをチップ１１に対して厚みの薄い接着剤２１を用いて接着しても、インナーリード部１２Ａａとバリとの接触を回避することが可能となり、歩留りが良くかつ高品質の半導体装置が得られる。
【００４０】
このように、インナーリード部１２Ａとバリとの接触を回避するという効果は、全てのインナーリード部１２Ａに接着部２２を設け、チップ１１と全てのインナーリード部１２Ａとを接着するようにした場合にも得られることになる。
【００４１】
図４（ｃ）は本発明の他の実施の形態である半導体装置のうち、図４（Ｂ）に相当する部分を示す断面図であり、この場合には、接着剤２１を絶縁テープの場合と同様に、５０μｍ程度まで厚く塗布している。この場合には、発生する可能性のあるバリよりも充分にインナーリード部１２Ａと回路形成面１４との間の隙間寸法が得られるので、このように接着剤２１を厚く塗布することによっても、段差部２４を設けることなく、上述したように、インナーリード部１２Ａとバリとの接触を回避することができるという効果が得られる。
【００４２】
図１に示す半導体装置にあっては、電極としてのボンディングパッド１５がチップ１１の幅方向中央部分に列となって形成されているが、ボンディングパッドを中央部分に二列に形成するようにしても良く、その場合にはインナーリード１２Ａａの接着部２２はチップ１１の長辺に接近した位置となり、４つのインナーリード部１２Ａａの接着部２２はチップ１１の四隅に位置することになり、パッケージ本体１０を成形する際における金型内でのチップ１１のずれ移動や傾斜移動をより確実に防止することができる。ただし、ボンディングパッド１５を図示するように一列となって形成した場合でも、接着部２２をチップ１１の四隅部に位置させるようにしても良い。
【００４３】
次に前記した半導体装置としてのＴＳＯＰを製造する手順について説明する。まず、図５に示すような形状のリードフレームＬＦを用意する。実際のリードフレームＬＦは、５ないし６個分程度の多連構造となっているが、図５にはそのうち１個分のパッケージに対応する部分のみが示されている。
【００４４】
次いで、図５の裏面側に対応した図６に示すように、リードフレームＬＦのインナーリード部１２Ａのうち、接着部２２が設けられた４つのインナーリード部１２Ａａの接着部２２の裏面つまりチップ１１に対向することになる面に、ディスペンサーなどを用いて接着剤２１をスポット状に塗布する。ただし、チップ１１の端部側に２つずつ位置するインナーリード部１２Ａａのうちチップ１１の回路形成面１４とオーバーラップする部分の全体に接着剤２１を塗布するようにしても良く、ディスペンサーを用いることなく、あらかじめ微細な寸法に裁断されたシート状の接着剤を接着部２２に塗布するようにしても良い。
【００４５】
チップ１１は所定の工程を経て用意されており、図示するように長方形状となっている。このチップ１１の回路形成面つまり主面がインナーリード部１２Ａの裏面側に対向するように、図７に示すように、チップ１１をリードフレームＬＦの所定の位置に位置決めして、回路形成面１４に接着部２２を接触させてこれらを接着剤２１により接着する。これにより、チップ１１に対しては、その両端部に対応させて２つずつ設けられた４か所の接着部２２にチップ１１は接着されることになる。
【００４６】
図８はワイヤボンディング工程によって、チップ１１のボンディングパッド１５とインナーリード部１２Ａとの間にＡｕワイヤ１３をボンディングしてこれらを電気的に接続した状態を示す。このようにしてチップ１１が接着固定され、ワイヤ１３が接続されたリードフレームＬＦは、封止工程に搬送されて、トランスファーモールド装置によってパッケージ本体１０が成形されることになり、これにより、図９に示すようにチップ１１は封止される。その後、パッケージ本体１０の外部に露出しているリードフレームＬＦのアウターリード部１２Ｂ以外の部分が切断して除去され、次いでアウターリード部１２Ｂを所定の形状に成形することにより、図２および図３に示すようにＴＳＯＰタイプの半導体装置が完成する。
【００４７】
図１０はトランスファーモールド装置によってパッケージ本体１０を成形している状態を示す図であり、モールド装置を構成する第１金型３１と第２金型３２とによりパッケージ本体１０の形状に対応したキャビティ３３が形成されるようになっており、このキャビティ３３内には溶融状態となったエポキシ系樹脂３４が、チップ１１のうち一方の短辺の中央部に対応して金型３１，３２に形成されたゲート３５から注入される。その際に、リードフレームＬＦに対してチップ１１はその両端部において２か所ずつの合計４か所で保持されることになるので、注入された樹脂３４がリードフレームＬＦのチップ側とその反対側とに異なったタイミングで入り込んでも、チップ１１はリードフレームＬＦに対してずれ移動したり傾斜移動することがない。これにより、チップ１１はリードフレームＬＦに対して所望の位置となって封止されることになり、高品質の半導体装置を歩留り良く製造することができる。
【００４８】
（実施の形態２）
図１１および図１２は本発明の他の実施の形態である半導体装置を示す。この半導体装置にあっては、前記実施の形態では接着部２２がチップ１１の幅方向を向いているのに対してチップ１１の長手方向を向いている。このように、接着部２２の向きや屈曲部２３の向きは、インナーリード部１２Ａのレイアウトに応じて任意の方向に設定することができる。また、この場合のインナーリード部１２Ａａに形成された段差部２４は、前記した実施の形態と相違して、チップ１１の領域内に形成されている。このように、段差部２４は、チップ外周エッジＥに発生する可能性のあるバリがインナーリード部１２Ａａに接触しない程度にチップ１１との間の隙間寸法が得られるのであれば、どのような位置に設けるようにしても良い。
【００４９】
図１２（Ａ）は図１１に示されたインナーリード部１２Ａａの変形例を示す拡大図であり、前記した実施の形態では、チップ１１に対して最も両端部側に位置しかつ接着部２２が設けられたインナーリード部１２Ａａの屈曲部２３がチップ１１の短辺側つまり端面を横切っているのに対して、屈曲部２３が長辺を横切っている。前述のように、ボンディングパッド１５の列をチップ１１の幅方向中央部分に二列に設けた場合のように、ボンディングパッド１５の列が比較的長辺側つまり側辺側に寄る場合には、接着部２２が長辺側に寄ることになるので、インナーリード部１２Ａａが長辺を横切ることになる。
【００５０】
図１２（Ａ）に示すように、この半導体装置にあっては接着剤２１がチップ１１の外周エッジＥの近傍に塗布されており、インナーリード部１２Ａａは回路形成面１４のうちチップ外周エッジＥの近傍に塗布されている。チップ１１の回路形成面１４は、回路に照射されるα線などの放射線により影響を防止するためにチップ基板の上に塗布された樹脂製の表面保護膜層により形成されている。この表面保護層はこれに強い剥離力が加わるとチップ基板から離れることになる。特に、図１２（Ａ）に示すように、接着剤２１がエッジＥの近傍に塗布されている場合には、温度サイクルによって接着部２２に応力が集中すると、表面保護層がその外周部から剥離することが考えられるが、図示するように、屈曲部２３がインナーリード部１２Ａａに設けられていると、温度サイクルに起因して接着部２２に発生する応力を屈曲部２３が吸収することになる。この結果、接着剤２１をエッジＥの近傍に塗布しても、表面保護層の剥離の発生が防止される。もしも、この剥離が発生すると、インナーリード部１２Ａａに沿って樹脂製のパッケージ本体１０にクラックが発生することになり、クラックを介して外気や水分がパッケージ本体１０内に入り込むことがあるが、そのようなことが図示する半導体装置では回避することができる。
【００５１】
そして、クラックの発生を防止して接着剤２１をチップ１１の最も両端部側に塗布することができ、樹脂封止を行う際におけるチップ１１の保持をより安定的に行うことが可能となるという効果が得られる。
【００５２】
（実施の形態３）
図１３および図１４は本発明の他の実施の形態である半導体装置を示す図であり、この半導体装置はバスバー部１６を有している。このバスバー部１６はチップ１１の長辺側に配置された複数のインナーリード１２Ａのうちチップ１１の両端部に位置するインナーリード１２Ａａ相互を接続しており、バスバー部１６を有する４本のインナーリード部１２Ａａには、それぞれ接着部２２とこれに対して直角方向に屈曲した屈曲部２３とが設けられている。これらの接着部２２と屈曲部２３とにより平面コの字形状の部分がインナーリード部１２Ａａに設けられている。バスバー部１６を有する４つのインナーリード部１２Ａａのいずれか１つを拡大して示すと、図１４の通りである。
【００５３】
（実施の形態４）
図１５および図１６は、さらに他の実施の形態である半導体装置を示す図であり、この半導体装置は図１３に示す場合と同様にバスバー部１６を有している。この場合には、インナーリード部１２Ａａに直角方向に接着部２２が設けられており、インナーリード部１２Ａａのうちこの接着部２２が接続された部分が屈曲部２３となっており、接着部２２とこれが連なった部分は平面コの字形状となっている。
【００５４】
図１３〜図１６に示すように、バスバー部１６が設けられたタイプの半導体装置にあっは、インナーリード部１２Ａａには段差部２４が設けられておらず、接着剤２１を図４（Ｃ）に示すように、厚く塗布することにより、バリとの接触を回避するようにしているが、段差部２４を設けることにより、バリとの接触を回避するようにしても良い。また、バスバー部１６を有する場合には、バスバー部１６に接着部２２を設けるようにしても良い。
【００５５】
（実施の形態５）
図１７は本発明の他の実施の形態である半導体装置を示す図であり、この場合には、チップ１１の両端部に位置する４つのインナーリード部１２Ａａには、接着部２２が設けられているが、屈曲部は設けられていない。このタイプの半導体装置は、接着剤２１の部分における温度サイクルによる応力集中に起因した歪を無視できる場合に有用となり、接着部２２は最も外側の４つのインナーリード部１２Ａａに設けられているが、それぞれの内側のさらに４つのインナーリード部１２Ａｂにも接着部を設けるようにしていも良い。
【００５６】
（実施の形態６）
図１８は本発明のさらに他の実施の形態である半導体装置を示す図であり、この場合には、図１７に示した接着部２２がチップ１１の幅方向を向いているのに対して、接着部２２が長手方向を向くとともに、インナーリード部１２Ａａの先端部がチップ１１の外周エッジＥを跨ぐように配置されている。この場合にも、図１７に示した場合と同様の効果が得られる。
【００５７】
（実施の形態７）
図１９は本発明の他の実施の形態である半導体装置を示す図であり、この場合にはチップ１１の回路形成面１４に形成したＡｕバンプ電極１５ａの上にリード１２のインナーリード部１２Ａａがワイヤを用いることなく電気的に直接接続されている。この場合には、バンプ電極１５ａの位置と接着剤２１が塗布される位置とをずらしている。
【００５８】
（実施の形態８）
図２０（Ａ),（Ｂ）はそれぞれ本発明のさらに他の実施の形態である半導体装置を示す図であり、図２０（Ａ）は２つのＴＳＯＰを積層させてプリント配線基板１７にそれぞれアウターリード部１２Ｂの部分でプリント配線基板１７の電極１８に接合することにより、積層型のマルチチップモジュール構造とした半導体装置を示す。
【００５９】
下側のＴＳＯＰは図２および図３に示したものと同一であり、上側のＴＳＯＰはアウターリード部１２Ｂの傾斜部分の寸法が下側のものと相違している。それぞれのＴＳＯＰをプリント配線基板１７に実装するには、あらかじめ半田メッキをアウターリード部１２Ｂに施し、電極１８の表面にはあらかじめ半田ペーストを印刷しておき、この粘着力によってアウターリード部１２Ｂを電極１８の上に仮り付けする。ただし、電極１８の上にアウターリード部１２Ｂを位置決めした後に、予備加熱によってアウターリード部１２Ｂの半田の表面メッキを溶かすことによって仮り付けを行うようにしても良い。このようにして仮り付けを行った後に、半田メッキをリフローすることにより実装が完了する。１つのＴＳＯＰをプリント配線基板１７に実装する場合にも同様の手順により実装する。
【００６０】
図２０（Ｂ）は２つのＴＳＯＪタイプの半導体装置を２つ積層させてプリント配線基板１７に配置して積層型のマルチチップモジュール構造とした半導体装置を示す。下側のＴＳＯＪはプリント配線基板１７に対してアウターリード部１２Ｂの部分で図２０（Ａ）に示した場合と同様にして実装されており、上側のＴＳＯＪは下側のＴＳＯＪのアウターリード部１２Ｂにアウターリード部１２Ｂの部分で接続されている。
【００６１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６２】
たとえば、アウターリード部１２Ｂの形状は図示したＴＳＯＰやＴＳＯＪタイプに限定されるものではなく、インナーリード部が回路形成面に配置されるタイプであれば、ＴＱＦＰなどのような他のタイプの半導体装置にも適用することができ、その場合には正方形のチップはその四隅の部分でインナーリードに接着される。さらに、メモリＬＳＩを封止するパッケージのみならず、マイコンやロジックＬＳＩを封止するパッケージおよびそれを用いた積層型マルチチップモジュールにも本発明を適用することができる。また、パッケージ本体１０の表面にアルミニウム箔のような光反射層を設けることにより、パッケージ本体１０を超薄型に構成した場合においても、光によるデータリテンションなどの特性劣化を防止することができる。
【００６３】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６４】
(1).チップの回路形成面側に配置されるインナーリード部のうち両端部側に位置するインナーリード部に接着部を設け、その部分でチップに接着するようにしたので、接着剤を塗布する部位が低減され、半導体装置を短時間で迅速に製造することが可能となり、製造能率が向上する。
【００６５】
(2).インナーリード部のうち両端部側に位置するインナーリード部にのみ接着するようにしたので、パッケージ本体を成形する際にチップがリードフレームに対してずれることが防止され、製造能率を向上させつつ高品質の半導体装置が得られる。
【００６６】
(3).チップに接着されるインナーリード部に温度サイクル時の応力を吸収する屈曲部を設けたので、チップに接着されるインナーリード部の断線を防止することができ、耐久性に優れた高品質の半導体装置が得られる。
【００６７】
(4).屈曲部を設けることにより、接着部に集中応力が作用することが防止されるので、接着部に発生する応力により回路形成面の表面保護膜の層が剥離することが防止され、この剥離に起因してパッケージ本体にクラックが発生することが防止され、耐久性に優れた半導体装置が得られる。
【００６８】
(5).接着剤によりチップに接着されるインナーリードは、チップの外周エッジに対応する部分に、エッジ部分に発生する可能性があるバリの高さよりも回路形成面との間に大きな寸法となった隙間が形成されているので、接着剤によりインナーリードを接着しても、バリとインナーリードとの接触が回避される。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置のパッケージ本体を切り欠いた状態を示す平面図である。
【図２】図１における２−２線に沿う断面図である。
【図３】図１における３−３線に沿う断面図である。
【図４】（Ａ）は図１に示されたインナーリード部を拡大して示す平面図であり、（Ｂ）は同図（Ａ）における４ｂ−４ｂ線に沿う平面図であり、（Ｃ）は他の実施の形態である半導体装置における同図（Ｂ）に対応する部分の断面図である。
【図５】図１に示す半導体装置を製造するためのリードフレームの一部を示す平面図である。
【図６】図１に示す半導体装置を製造するためのリードフレームのうちチップに対して両端部側に位置するインナーリード部に接着剤を塗布した状態を示す平面図である。
【図７】図１に示す半導体装置を製造するために、リードフレームにチップを接着した状態を示す平面図である。
【図８】図１に示す半導体装置を製造するために、チップのボンディングパッドとインナーリード部との間にワイヤを接続した状態を示す平面図である。
【図９】図１に示す半導体装置を製造するために、チップを樹脂封止してパッケージ本体を成形した状態を示す平面図である。
【図１０】図８に示したパッケージ本体を成形するための成形金型を示す断面図である。
【図１１】本発明の他の実施の形態である半導体装置における図１と同様の部分を示す平面図である。
【図１２】（Ａ）は図１１に示されたインナーリード部を拡大して示す平面図であり、（Ｂ）は同図（Ａ）における１２ｂ−１２ｂ線に沿う断面図である。
【図１３】本発明の他の実施の形態である半導体装置における図１と同様の部分を示す平面図である。
【図１４】図１２に示されたインナーリード部を拡大して示す平面図である。
【図１５】本発明の他の実施の形態である半導体装置における図１と同様の部分を示す平面図である。
【図１６】図１５に示されたインナーリード部を拡大して示す平面図である。
【図１７】本発明の他の実施の形態である半導体装置における図１と同様の部分を示す平面図である。
【図１８】本発明の他の実施の形態である半導体装置における図１と同様の部分を示す平面図である。
【図１９】本発明の他の実施の形態である半導体装置における図２と同様の部分を示す断面図である。
【図２０】（Ａ),（Ｂ）はそれぞれ本発明の他の実施の形態であり、マルチチップモジュール構造の半導体装置を示す断面図である。
【符号の説明】
１０        パッケージ本体
１１        チップ
１２        リード
１２Ａ      インナーリード部
１２Ａａ    最端部側のインナーリード部
１２Ｂ      アウターリード部
１３        ワイヤ
１４        回路形成面
１５        ボンディングパッド
１５ａ      バンプ電極
１６        バスバー部
１７        プリント配線基板
１８        電極
２１        接着剤
２２        接着部
２３        屈曲部
２４        段差部
【図１】
0003638750.tif 000002
【図２】
0003638750.tif 000003
【図３】
0003638750.tif 000004
【図４】
0003638750.tif 000005
【図５】
0003638750.tif 000006
【図６】
0003638750.tif 000007
【図７】
0003638750.tif 000008
【図８】
0003638750.tif 000009
【図９】
0003638750.tif 000010
【図１０】
0003638750.tif 000011
【図１１】
0003638750.tif 000012
【図１２】
0003638750.tif 000013
【図１３】
0003638750.tif 000014
【図１４】
0003638750.tif 000015
【図１５】
0003638750.tif 000016
【図１６】
0003638750.tif 000017
【図１７】
0003638750.tif 000018
【図１８】
0003638750.tif 000019
【図１９】
0003638750.tif 000020
【図２０】
0003638750.tif 000021