(57)【特許請求の範囲】
【請求項１】
装置外部からの入力信号に対して所定のマスタークロックの周期で処理を行う処理手段と、前記処理手段の出力信号を前記マスタークロックとは異なる外部クロックに同期させて装置外部に出力する出力制御手段とを有する信号処理装置において、
前記外部クロックのステップ数、もしくは前記外部クロックの分周出力のステップ数を計数するカウント手段と、前記カウント手段で得られるカウント値と予め定められた設定値とを比較する比較手段とを有し、前記比較手段の出力に応じて前記処理手段の処理を切り替える信号処理装置であって、かつ、前記比較手段は、一つの比較処理単位内で前記カウント値と前記設定値との比較判定を複数回行うことを特徴とする信号処理装置。
【請求項２】
前記処理手段によって行われる処理は圧縮信号を伸長する伸長処理であることを特徴とする請求項１に記載の信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＳＰ（Digital Signal Processor）やマイコンを用いた信号処理装置に関するものである。
【０００２】
【従来の技術】
所定のマスタークロックを基準にして動作する信号処理装置で、前記マスタークロックとは異なる外部クロックに同期した信号を処理する場合、前記信号処理装置では前記信号の周期に依存した信号処理を行う必要がある。以下では、従来の信号処理装置として圧縮されたオーディオ信号の伸長再生処理を行う信号処理装置（例えばミニディスク再生装置に用いられる）を例に挙げて説明を行う。
【０００３】
図３は従来の信号処理装置の一構成例を示すブロック図である。図中に示す信号処理装置１１は前記マスタークロックと信号処理装置１１から得られる出力オーディオ信号（伸長データ）の周期の比が一定の場合に用いられるＤＳＰもしくはマイコンである。この信号処理装置１１は伸長処理装置１２、比較装置１３、カウンタ装置１４、分周回路１５、及び出力制御装置１６を有している。
【０００４】
伸長処理装置１２には外部からの入力オーディオ信号（圧縮データ）と、前記マスタークロックが入力されている。伸長処理装置１２は前記マスタークロックの周期で前記入力オーディオ信号の伸長処理を行い、その伸長データを出力制御装置１６に送出する。
【０００５】
伸長処理装置１２から出力制御装置１６に前記伸長データを送出するタイミングは比較装置１３によって制御されている。比較装置１３ではカウンタ装置１４でカウントされる前記マスタークロックのカウント値と、予め定められた出力タイミングを表す設定値Ｎ（以下、MAXSTEP数Ｎと呼ぶ）とを比較している。そして、前記マスタークロックのカウント値がMAXSTEP数Ｎと一致したときもしくは超えたときに、比較装置１３は伸長処理装置１２に対して前記伸長データの送出指示を行う。
【０００６】
また、前記マスタークロックは分周回路１５にも入力されている。分周回路１５では前記マスタークロックを一定の比で分周することで、ＬＲクロックもしくはＢＩＴクロックと呼ばれる出力オーディオ信号の周期を決める基準クロックを生成している。出力制御装置１６は出力オーディオ信号（伸長データ）を前記ＬＲクロックに同期させて外部に出力する。
【０００７】
ここで、圧縮された入力オーディオ信号をマスタークロックに同期させて伸長し、外部から与えられるＬＲクロックに同期させて出力オーディオ信号を出力する信号処理装置において、例えば前記ＬＲクロックの１／２周期以内に上記した伸長処理及び出力処理を行わなければならない場合を考える。
【０００８】
この場合、前記マスタークロックの周波数をf1(Hz)、前記ＬＲクロックの周波数をf2(Hz)とすると、伸長処理は[(1/2)×(f1/f2)-α]ステップ以内に終了しなければならない。なお、αはデータの次処理等を行うための固定ステップ数である。そこで、信号処理装置の内部では、[(1/2)×(f1/f2)-α]ステップを伸長処理に許される上限ステップ数すなわちMAXSTEP数Ｎとし、伸長処理がこのMAXSTEP数Ｎまでに終了しない場合には、強制的に伸長処理を打ち切って出力処理に移行するよう処理動作が切り替えられる。
【０００９】
続いて、信号処理装置１１における上記動作について、図４を参照しながら詳細に説明する。図４は信号処理装置１１の処理動作例を示すタイミングチャートである。前記マスタークロックのステップ数（カウンタ装置１４で得られる前記カウント値）は、前記ＬＲクロックの両エッジで０に初期化されることによって０〜Ｎ＋αまでカウントされる。前述した通り、αは出力処理のために必要な固定ステップ数であるため、伸長処理のための上限ステップ数はＮとなる。Ｎは上記の例の場合、(1/2)×(f1/f2)-αである。伸長処理がMAXSTEP数Ｎまでに終了しなかった場合は伸長処理が中断され、出力処理に強制移行される。
【００１０】
通常、信号処理装置１１に入力される前記マスタークロックの周期、及び信号処理装置１１から出力される前記出力オーディオ信号の周期はともに一定である。そのため、前記マスタークロックと前記出力オーディオ信号の周波数比(f1/f2)も一定となるので、MAXSTEP数Ｎを固定値として予め設定することができる。従って、伸長処理装置１２における伸長処理量の上限ステップ数や次処理への移行タイミングを計るために、前記マスタークロックのカウント値を用いても何ら問題はない。
【００１１】
【発明が解決しようとする課題】
しかし、前記出力オーディオ信号の周期、すなわち前記ＬＲクロックの周期を変化させて再生音の高低を変えること（いわゆる変速再生処理）が可能な信号処理装置においては、前記マスタークロックと前記ＬＲクロックの周波数比(f1/f2)が変化するため、伸長処理量の上限ステップ数や次処理への移行タイミングを決定するMAXSTEP数Ｎを固定値とすることができない。よって、前記ＬＲクロックの周期が変わるたびに、現在のマスタークロックとＬＲクロックとの周波数比(f1/f2)を信号処理装置に知らせ、MAXSTEP数Ｎを更新する必要がある。
【００１２】
図５は従来の信号処理装置の一構成例を示すブロック図である。図中に示す信号処理装置２１は前記マスタークロックと信号処理装置２１から得られる出力オーディオ信号（伸長データ）の周期の比が一定でない場合に用いられるＤＳＰもしくはマイコンである。この信号処理装置２１は伸長処理装置２２、比較装置２３、カウンタ装置２４、分周回路２５、出力制御装置２６、及びMAXSTEP数選択装置２７を有している。
【００１３】
伸長処理装置２２には外部からの入力オーディオ信号（圧縮データ）と、前記マスタークロックが入力されている。伸長処理装置２２は前記マスタークロックの周期で前記入力オーディオ信号の伸長処理を行い、その伸長データを出力制御装置２６に送出する。
【００１４】
伸長処理装置２２から出力制御装置２６に前記伸長データを送出するタイミングは比較装置２３によって制御されている。比較装置２３ではカウンタ装置２４でカウントされる前記マスタークロックのカウント値と、MAXSTEP数選択装置２７で定められたMAXSTEP数Ｎとを比較している。そして、前記マスタークロックのカウント値がMAXSTEP数Ｎと一致したときもしくは超えたときに、比較装置２３は伸長処理装置２２に対して前記伸長データの送出指示を行う。なお、MAXSTEP数選択装置２７は外部から与えられるMAXSTEP数選択信号に基づいて、比較装置２３に送出するMAXSTEP数Ｎの値を決定する。
【００１５】
一方、分周回路２５では外部から入力される出力信号用クロックを一定の比で分周することにより、ＬＲクロックもしくはＢＩＴクロックと呼ばれる出力オーディオ信号の周期を決める基準クロックを生成している。出力制御装置２６は出力オーディオ信号（伸長データ）を前記ＬＲクロックに同期させて外部に出力する。
【００１６】
たしかに上記構成の信号処理装置２１であれば、前記出力オーディオ信号の周期変化に伴ってMAXSTEP数Ｎを逐時更新することができるため、前記マスタークロックと前記出力オーディオ信号の周期の比が一定でない場合であっても、前記マスタークロックのカウント値をMAXSTEP数Ｎとの比較参照用として利用することができる。
【００１７】
しかしながら、前記ＬＲクロックの元クロック、すなわち前記出力信号用クロックを信号処理装置２１の外部に設けられたＶＣＯ（Voltage Controled Oscillator）で生成しており、かつ前記ＶＣＯの発振周期を外部操作によって自由に変化させることができるような場合には、前記マスタークロックと前記ＬＲクロックとの周波数比(f1/f2)を求めることが難しくなり、前記MAXSTEP数選択信号を決定する処理が困難になるといった課題を有する。さらに、前記マスタークロックと前記ＬＲクロックの周波数比(f1/f2)が大きくなってくると、それだけカウンタ装置２４の回路規模も大きくなってしまうという課題も有する。
【００１８】
本発明は上記の問題点に鑑み、処理ステップ数の上限や次処理への移行タイミングを表すMAXSTEP数を出力信号の周期に関わらず固定値とすることができ、かつ回路規模の縮小に貢献することができる信号処理装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る信号処理装置においては、装置外部からの入力信号に対して所定のマスタークロックの周期で処理を行う処理手段と、前記処理手段の出力信号を前記マスタークロックとは異なる外部クロックに同期させて装置外部に出力する出力制御手段とを有する信号処理装置において、前記外部クロックのステップ数、もしくは前記外部クロックの分周出力のステップ数を計数するカウント手段と、前記カウント手段で得られるカウント値と予め定められた設定値とを比較する比較手段とを有し、前記比較手段の出力に応じて前記処理手段の処理を切り替える構成としている。
【００２０】
また、前記比較手段は一つの比較処理単位内で前記カウント値と前記設定値との比較判定を複数回行う構成にするとよい。なお、前記処理手段によって行われる信号処理は圧縮信号を伸長する伸長処理にするとよい。
【００２１】
【発明の実施の形態】
以下では、本発明に係る信号処理装置として圧縮されたオーディオ信号の伸長再生処理を行う信号処理装置（例えばミニディスク再生装置等に用いられる）を例に挙げて説明を行う。図１は本発明に係る信号処理装置の一実施形態を示すブロック図である。
【００２２】
図中に示す信号処理装置１は所定のマスタークロックを基準にして動作する信号処理装置であり、前記マスタークロックとは異なる外部クロックに同期した信号を処理するＤＳＰもしくはマイコンである。このような信号処理装置１では前記信号の周期に依存した信号処理を行う必要がある。この信号処理装置１は伸長処理装置２、比較装置３、カウンタ装置４、分周回路５、及び出力制御装置６を有している。
【００２３】
伸長処理装置２には外部からの入力オーディオ信号（圧縮データ）と、前記マスタークロックが入力されている。伸長処理装置２は前記マスタークロックの周期で前記入力オーディオ信号の伸長処理を行い、その伸長データを出力制御装置６に送出する。
【００２４】
伸長処理装置２から出力制御装置６に前記伸長データを送出するタイミングは比較装置３によって制御されている。比較装置３ではカウンタ装置４でカウントされる出力信号用クロックのカウント値と、予め定められた出力タイミングを表す設定値Ｎ（以下、MAXSTEP数Ｎと呼ぶ）とを比較している。そして、前記出力信号用クロックのカウント値がMAXSTEP数Ｎと一致したときもしくは超えたときに、比較装置３は伸長処理装置２に対して前記伸長データの送出指示を行う。
【００２５】
また、前記出力信号用クロックは分周回路５にも入力されている。分周回路５では前記出力信号用クロックを一定の比で分周することで、ＬＲクロックもしくはＢＩＴクロックと呼ばれる出力オーディオ信号の周期を決める基準クロックを生成している。出力制御装置６は出力オーディオ信号（伸長データ）を前記ＬＲクロックに同期させて外部に出力する。
【００２６】
上記したように、前記出力信号用クロックは前記出力オーディオ信号の周期を決める前記ＬＲクロックの元クロックとなる信号である。そして、この出力信号用クロックは信号処理装置１の外部に設けられたＶＣＯで生成されており、かつ前記ＶＣＯの発振周期は外部操作によって自由に変化させることができる。
【００２７】
このように、本実施形態におけるカウンタ装置４は前記マスタークロックのステップ数ではなく、処理の周期を決める前記出力信号用クロックのステップ数をカウントする構成である。そして、比較装置３ではMAXSTEP数Ｎと前記出力信号用クロックのカウント数とを比較することで、伸長処理量の上限ステップ数や次処理への移行タイミングが決定される。従って、前記マスタークロックと前記出力信号用クロックの周波数比が変化しても、比較装置３で用いられるMAXSTEP数Ｎは固定のままでよい。
【００２８】
このような構成とすることにより、従来のように前記マスタークロックと前記ＬＲクロックとの周波数比を求めて前記MAXSTEP数選択信号を決定し、MAXSTEP数Ｎを逐時更新するといった複雑な処理が不必要となる。また、前記マスタークロックと前記ＬＲクロックの周波数比が大きくなっても、カウンタ装置４の回路規模を拡大する必要もない。それどころか、一般的に前記マスタークロックの周波数に比べて前記出力信号用クロックの周波数は十分小さいため、前記マスタークロックをカウントする構成よりも前記出力信号用クロックをカウントする構成の方がカウンタ装置４の回路規模を縮小することができる。
【００２９】
以上のことから、本実施形態の信号処理装置１では、処理ステップ数の上限や次処理への移行タイミングを表すMAXSTEP数Ｎを出力オーディオ信号の周期に関わらず固定値とすることができ、かつ回路規模の縮小に貢献することができる。
【００３０】
なお、本実施形態ではカウンタ装置４において前記出力信号用クロックのステップ数をカウントする構成を例に挙げたが、場合によっては分周回路５から出力される前記出力信号用クロックの分周出力、すなわち前記ＬＲクロックのステップ数をカウンタ装置４にてカウントする構成としてもよい。
【００３１】
ただし、前記マスタークロックと前記出力信号用クロックとは非同期である。そのため、前記出力信号用クロックのカウント値とMAXSTEP数Ｎとの比較判定結果に基づいて、前記マスタークロックを基準として動作する伸長処理装置２の処理を切り替える場合には、前記カウント値の変化点における比較結果を参照してしまう可能性があり、誤動作の原因となることが考えられる。
【００３２】
これを防止する手段として、本実施形態の信号処理装置１では比較装置３において、ひとつの比較処理単位内で前記カウント値と前記MAXSTEP数との比較判定を複数回行う構成としている。図２は比較装置３における比較処理の一例を示すフローチャートである。なお、本実施形態では一つの比較処理単位内における比較判定回数を２回とした例を示すが、比較判定回数はこれに限るものではない。
【００３３】
ステップＳ１にて比較装置３における比較処理がスタートすると、ステップＳ２にて信号処理装置１内における一時変数ｉに０が代入される。次に、ステップＳ３にてカウンタ装置４から前記カウント値が読み出される。そして、続くステップＳ４では前記カウント値がMAXSTEP数Ｎ以上であるか否かの判定が行われる。ステップＳ４における判定が真であった場合にはステップＳ５に進み、一時変数ｉが１インクリメントされる。
【００３４】
さらに、続くステップＳ６では一時変数ｉが２であるか否かの判定が行われる。ステップＳ６における判定が偽の場合はステップＳ３に戻り、先程と同様に前記カウント値の読み出し及び比較判定が行われる。一方、ステップＳ６における判定が真の場合、すなわち前記カウント値とMAXSTEP数Ｎとの比較判定を２回行い、２回とも前記カウント値がMAXSTEP数Ｎ以上であった場合、ステップＳ７に進んで出力処理への移行が行われる。これにより、伸長処理装置２における伸長処理は中断され、出力制御装置６に対する出力処理へと処理動作の切り替えが行われる。
【００３５】
一方、ステップＳ４における判定が偽である、すなわち前記カウント値がMAXSTEP数未満であると判定された場合にはステップＳ８に進み、一時変数ｉが１デクリメントされる。さらに続くステップＳ９では一時変数ｉが−２であるか否かの判定が行われる。ステップＳ９における判定が偽の場合はステップＳ３に戻り、先程と同様に前記カウント値の読み出し及び比較判定が行われる。一方、ステップＳ９における判定が真の場合、すなわち前記カウント値とMAXSTEP数Ｎとの比較判定を２回行い、２回とも前記カウント値がMAXSTEP数Ｎ未満であった場合、ステップＳ１０に進んで伸長処理が続行される。このように本実施形態の比較装置３ではMAXSTEP数Ｎ未満の判定も２度行われることになる。
【００３６】
このような比較判定の処理を行えば、前記マスタークロックと前記出力信号用クロックとが互いに非同期であっても正確な比較判定を行うことができる。よって、前記カウント値の変化点における比較結果を参照することがなくなり、誤動作を防止することができる。
【００３７】
なお、上記した実施形態では圧縮されたオーディオ信号の伸長再生処理を行う信号処理装置を例に挙げて説明を行ったが、本発明はこれに限定されることなく、様々な処理を行う信号処理装置について広く適用できるものである。
【００３８】
【発明の効果】
以上説明したように、本発明に係る信号処理装置においては、前記信号処理装置の動作基準となるマスタークロックのステップ数ではなく、処理の周期を決める外部クロックのステップ数もしくは前記外部クロックの分周出力のステップ数と所定の設定値（MAXSTEP数）とを比較することにより、信号処理量の上限ステップ数や次処理への移行タイミングを決定する構成である。従って、前記外部クロックの周期が変化する場合であっても、前記設定値（MAXSTEP数）を固定とすることができるので、従来の信号処理装置に比べて回路構成を簡略化することができる。
【００３９】
さらに、前記マスタークロックと前記外部クロックの周波数比が大きくなっても、前記外部クロックのステップ数をカウントするカウンタ装置の回路規模は常に一定であり拡大する必要はない。それどころか、一般的に前記マスタークロックの周波数に比べて前記外部クロックの周波数は十分小さいため、前記マスタークロックをカウントする構成よりも前記外部クロックをカウントする本構成の方が前記カウンタ装置の回路規模を縮小することができる。
【００４０】
また、上記構成の信号処理装置において、前記外部クロックのステップ数と前記設定値（MAXSTEP数）とを比較する比較手段は、ひとつの比較処理単位内で前記外部クロックのステップ数と前記設定値との比較判定を複数回行う構成にするとよい。このような比較判定の処理を行えば、前記マスタークロックと前記外部クロックとが互いに非同期であっても正確な比較判定を行うことができる。よって、前記外部クロックのステップ数が変化する点での比較結果を参照することがなくなり、誤動作を防止することができる。
【００４１】
なお、前記処理手段によって行われる信号処理は圧縮信号を伸長する伸長処理にするとよい。このような構成とすることにより、圧縮信号の伸長処理を行う信号処理装置を小型化、軽量化することが可能となる。よって、本発明に係る信号処理装置をミニディスク再生装置等に適用した場合、ユーザーから強く要望されている前記ミニディスク再生装置本体の小型化、軽量化を実現することが可能となる。
【図面の簡単な説明】
【図１】  本発明に係る信号処理装置の一実施形態を示すブロック図である。
【図２】  比較装置３における比較処理の一例を示すフローチャートである。
【図３】  従来の信号処理装置の一構成例を示すブロック図である。
【図４】  信号処理装置１１の処理動作例を示すタイミングチャートである。
【図５】  従来の信号処理装置の一構成例を示すブロック図である。
【符号の説明】
１    信号処理装置
２    伸長処理装置
３    比較装置
４    カウンタ装置
５    分周回路
６    出力制御装置
【図１】
0003680119.tif 000002
【図２】
0003680119.tif 000003
【図３】
0003680119.tif 000004
【図４】
0003680119.tif 000005
【図５】
0003680119.tif 000006