(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段と、を有しており、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
【請求項２】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段と、を有しており、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
【請求項３】
前記基準位置は前記複数の各領域の境界または前記複数の各領域の中央に位置することを特徴とする請求項１又は２に記載の画像表示装置。
【請求項４】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段とを有し、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された１水平走査期間の各々の時間領域における発光輝度量の総和が、前記電圧降下がない場合と同じになるように前記各々の時間領域を伸長し、伸長された時間を積算して、前記補正画像データを算出するものであり、
前記変調手段は、前記補正画像データ補間部が算出した補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
【請求項５】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、
前記列配線に印加する変調信号を出力する変調手段とを有し、
前記補正画像データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、
該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、
前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された前記画像データの複数の領域において、前記画像形成素子により放出される発光輝度量の総和が電圧降下がない場合と同じになるように各々の領域を伸長し、伸長されたデータを積算して、前記補正画像データを算出するものであり、
前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
【請求項６】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、
演算手段と、
前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、
前記補正データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、
前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
【請求項７】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、
前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、
演算手段と、
前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、
前記補正データ算出手段は、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、
前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、
前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
【請求項８】
前記演算手段は、加算器であることを特徴とする請求項６又は７に記載の画像表示装置。
【請求項９】
前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることを特徴とする請求項１乃至８のいずれか１項に記載の画像表示装置。
【請求項１０】
前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることを特徴とする請求項１乃至９のいずれか１項に記載の画像表示装置。
【請求項１１】
前記電子放出素子は、表面伝導型放出素子であることを特徴とする請求項１０に記載の画像表示装置。
【請求項１２】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出ステップと、
前記列配線に印加する変調信号を出力する変調ステップと、を有しており、
前記補正画像データ算出ステップは、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する補正画像データを算出するステップと、
前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出するステップと、を有しており、
前記変調ステップでは、前記補間して算出するステップで算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置の制御方法。
【請求項１３】
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、
画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出ステップと、
演算ステップと、
前記演算ステップの出力に基づいて前記列配線に印加する変調信号を出力する変調ステップとを有しており、
前記補正データ算出ステップは、
前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する離散的な補正データを算出するステップと、
前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出するステップと、を有しており、
前記演算ステップでは、前記画像データと前記補間して算出するステップで算出した前記補正データとを演算することを特徴とする画像表示装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はマトリクス状に配線された電子放出素子等の画像を形成するための素子を備えた画像表示装置であり、特に、画像形成素子から放出される電子線の照射を受け発光する蛍光面を備え、または自ら発光することによって、テレビジョン信号やコンピュータなどの表示信号を受信し画像を表示するテレビジョン受信機やディスプレイ装置等の画像表示装置に関する。
【０００２】
【従来の技術】
冷陰極素子を備え、冷陰極素子への電気的な接続配線などの配線抵抗による電圧降下に起因する輝度低下を補正するために、統計演算によりその補正データを算出し、電子線要求値と補正値を合成する構成を有する画像表示装置が、特開平８−２４８９２０号公報に開示されている。
【０００３】
この公報記載の画像表示装置の構成を図２６に示す。
【０００４】
本装置におけるデータの補正に係わる構成は概略以下の通りである。
【０００５】
まず、ディジタル画像信号の１ライン分の輝度データを合算器２０８で合算し、この合算値に対応する補正率データをメモリ２０７から読み出す。
【０００６】
一方、ディジタル画像信号はシフトレジスタ２０４においてシリアル／パラレル変換され、ラッチ回路２０５において所定時間保持された後、所定のタイミングで各列配線毎に備えられる乗算器２０８に入力される。
【０００７】
乗算器２０８において各列配線毎に輝度データとメモリ２０７から読み出された補正データを乗算し、得られた補正後のデータは変調信号発生器２０９に転送され、補正後のデータに対応する変調信号が変調信号発生器２０９において生成され、この変調信号に基づいて表示パネルに画像が表示される。
【０００８】
ここでは、合算器２０８におけるディジタル画像信号の１ライン分の輝度データの合算処理のように、ディジタル画像信号に対して総和や平均を算出するというような統計的な演算処理を行い、この値に基づいて補正を行っている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成においては、各列配線毎の乗算器、補正データを出力するためのメモリ、メモリにアドレス信号を与えるための合算器など大規模なハードウエアが必要であった。
【００１０】
本発明は、かかる従来技術の課題を解決するためになされたものであって、その目的とするところは、従来よりも少ないハードウエアで、表示パネルのマトリクス配線が有する電気抵抗による駆動条件の変動を補正できる画像表示装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために本発明にあっては、以下の構成を採用する。マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段と、を有しており、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正を、画像データに対して行って補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段と、を有しており、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置に対応する補正画像データであり、かつ各画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
前記基準位置は前記複数の各領域の境界または前記複数の各領域の中央に位置することが好ましい。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段とを有し、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された１水平走査期間の各々の時間領域における発光輝度量の総和が、前記電圧降下がない場合と同じになるように前記各々の時間領域を伸長し、伸長された時間を積算して、前記補正画像データを算出するものであり、前記変調手段は、前記補正画像データ補間部が算出した補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出手段と、前記列配線に印加する変調信号を出力する変調手段とを有し、前記補正画像データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、該画像データ基準値に対する補正画像データを算出する離散補正画像データ算出部と、該画像データ基準値以外の画像データに対する補正画像データを、前記画像データ基準値に対する補正画像データを補間して算出する補正画像データ補間部と、を有しており、前記離散補正画像データ算出部は、前記画像データ基準値に基づいて分割された前記画像データの複数の領域において、前記画像形成素子により放出される発光輝度量の総和が電圧降下がない場合と同じになるように各々の領域を伸長し、伸長されたデータを積算して、前記補正画像データを算出するものであり、前記変調手段は、前記補正画像データ補間部が算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出手段と、演算手段と、前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、前記補正データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置であって、前記行配線の抵抗による電圧降下によって生じる輝度の低下を補償するための補正データを、画像データに対応して算出する補正データ算出手段と、演算手段と、前記演算手段の出力に基づいて前記列配線に印加する変調信号を出力する変調手段とを有しており、前記補正データ算出手段は、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、各基準位置における各画像データ基準値に対する離散的な補正データを算出する離散補正データ算出部と、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出する補正データ補間部と、を有しており、前記離散補正データ算出部は、前記画像データと前記画像データ基準値とを比較するコンパレータと、該コンパレータの出力を、前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算するための加算器と、を有しており、前記演算手段は、画像データと前記補正データ補間部が算出した前記補正データとを演算することを特徴とする画像表示装置。
前記演算手段は、加算器であることが好ましい。
前記変調信号は、前記画像データに基づいてパルス幅が変調された信号であることが好ましい。
前記画像形成素子は、前記変調信号に応じて電子を放出する電子放出素子であることが好ましい。
前記電子放出素子は、表面伝導型放出素子であることが好ましい。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正画像データを算出する補正画像データ算出ステップと、前記列配線に印加する変調信号を出力する変調ステップと、を有しており、前記補正画像データ算出ステップは、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する補正画像データを算出するステップと、前記基準位置以外の位置に対応する補正画像データであって、かつ該画像データ基準値以外の画像データに対する補正画像データを、前記基準位置に対応する補正画像データであり、かつ前記画像データ基準値に対する補正画像データを補間して算出するステップと、を有しており、前記変調ステップでは、前記補間して算出するステップで算出した前記補正画像データに基づいて前記変調信号を出力することを特徴とする画像表示装置の制御方法。
マトリクス状に配置され、複数の行配線及び列配線を介して駆動され、画像形成に用いられる画像形成素子と、前記行配線を順次選択し走査する走査手段とを備える画像表示装置の制御方法であって、画像データに対応して、少なくとも前記行配線の抵抗による電圧降下の影響を低減するための補正データを算出する補正データ算出ステップと、演算ステップと、前記演算ステップの出力に基づいて前記列配線に印加する変調信号を出力する変調ステップとを有しており、前記補正データ算出ステップは、前記画像データの値の内の複数の離散的な値を画像データ基準値とし、かつ前記行配線に沿った複数の位置を基準位置として、前記画像データと前記画像データ基準値とを比較した結果を前記基準位置のそれぞれに対応付けられる複数の領域ごとに積算した値に基づいて、各基準位置における各画像データ基準値に対する離散的な補正データを算出するステップと、前記基準位置以外の位置に対応する補正データであって、かつ該画像データ基準値以外の画像データに対する補正データを、前記基準位置に対応する補正データであり、かつ前記画像データ基準値に対する補正データを補間して算出するステップと、を有しており、前記演算ステップでは、前記画像データと前記補間して算出するステップで算出した前記補正データとを演算することを特徴とする画像表示装置の制御方法。
【００４７】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状それらの相対配置などは、発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、この発明の範囲を以下の実施の形態に限定する趣旨のものではない。
【００４８】
（第１の実施形態）
本発明は、電子放出素子を単純マトリクスに配置した表示装置においては、走査配線に流れ込む電流と、走査配線の配線抵抗により電圧降下が発生し、表示画像が劣化するという現象に鑑み、このような走査配線における電圧降下が表示画像に与える影響を補正する処理回路を備えた画像表示装置に関し、特に、それを比較的小さな回路規模で実現するものである。
【００４９】
本実施の形態の補正回路は、入力画像データに応じて電圧降下のために生じる表示画像の劣化を計算し、それを補正する補正データを求め、画像データに補正を施すものである。
【００５０】
このような補正回路を内蔵した画像表示装置として、本発明者らは以下に示すような方式の画像表示装置について鋭意検討を行ってきた。
【００５１】
以下、本発明について説明するに際して、本発明の実施形態に係る画像表示装置の表示パネルの概観、表示パネルの電気的接続、表面伝導型放出素子の特性、表示パネルの駆動方法、及び、このような表示パネルによって画像を表示する際の走査配線の電気抵抗に起因する駆動電圧の低下の機構について説明した後に、本発明の特徴である電圧降下の影響に対する補正方法及び装置について説明する。
【００５２】
（画像表示装置の概観）
図１は、本実施形態に係る画像表示装置に用いた表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。
【００５３】
リアプレート１００５には、基板１００１が固定されているが、該基板上には冷陰極素子１００２がＮ×Ｍ個形成されている。行配線（走査配線）１００３、列配線（変調配線）１００４及び冷陰極素子（画像形成素子）は図２のように接続されている。
【００５４】
このような結線構造を単純マトリクスと呼んでいる。
【００５５】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施形態に係る画像表示装置はカラー表示装置であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光体が塗り分けられている。蛍光体は、リアプレートの各画素（絵素）に対応してマトリクス状に形成された、冷陰極素子からの放出電子（放出電流）の照射される位置に対して、画素を形成するように構成されている。
【００５６】
蛍光膜１００８の下面にはメタルバック１００９が形成されている。
【００５７】
Ｈｖは高圧端子でありメタルバックに電気的に接続されている。Ｈｖ端子に高電圧を印加することによりリアプレートとフェースプレートの間に高電圧が印加される。
【００５８】
本実施形態では、以上のような表示パネルの中に冷陰極素子として表面伝導型放出素子を作製した。冷陰極素子としては電界放出型の素子を用いることもできる。また、冷陰極素子以外のＥＬ素子のような自ら発光する素子をマトリクス状配線に接続して駆動する画像表示装置にも本発明を適用することができる。
【００５９】
（表面伝導型放出素子の特性）
表面伝導型放出素子は、図３のような（放出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性を有する。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さく、同一尺度で図示するのが困難であるため、２本のグラフは各々異なる尺度で図示した。
【００６０】
表面伝導型放出素子は放出電流Ｉｅに関して以下に述べる３つの特性を有している。
【００６１】
第一に、ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の電圧を素子に印加すると急激に放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉｅはほとんど検出されない。
【００６２】
すなわち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持った非線形素子である。
【００６３】
また第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化するため、電圧Ｖｆを可変することにより、放出電流Ｉｅの大きさを制御できる。
【００６４】
また第三に、冷陰極素子は高速な応答性を有しているため、電圧Ｖｆの印加時間により放出電流Ｉｅの放出時間を制御できる。
【００６５】
以上のような特性を利用により、表面伝導型放出素子を表示装置に好適に用いることができる。
【００６６】
例えば、図１に示した表示パネルを用いた画像表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切り替えることにより、表示画面を順次走査して表示を行うことが可能である。
【００６７】
また、第二の特性を利用することにより、素子に印加する電圧Ｖｆにより、蛍光体の発光輝度を制御することができ、画像表示を行うことが可能である。
【００６８】
また、第三の特性を利用することにより、素子に電圧Ｖｆを印加する時間により、蛍光体の発光時間を制御することができ、画像の表示を行うことができる。
【００６９】
本実施形態の画像表示装置では表示パネルの電子ビームの量を上記第三の特性を用いて変調を行った。
【００７０】
（表示パネルの駆動方法）
図４を用いて本発明の表示パネルの駆動方法を具体的に説明する。
【００７１】
図４は本発明の表示パネルを駆動した際に走査配線及び変調配線の電圧供給端子に印加した電圧の一例である。
【００７２】
いま、水平走査期間Ｉはｉ行目のピクセルを発光させる期間とする。
【００７３】
ｉ行目のピクセルを発光させるためには、ｉ行目の走査配線を選択状態とし、その電圧供給端子Ｄｘｉに選択電位Ｖｓを印加する。また、それ以外の走査配線の電圧供給端子Ｄｘｋ（ｋ＝１，２，．．．Ｎ、但しｋ≠ｉ）は非選択状態とし、非選択電位Ｖｎｓを印加する。
【００７４】
本例では、選択電位Ｖｓを図３に記載の電圧ＶSELの半分の−０．５ＶSELに設定し、非選択電位ＶｎｓはＧＮＤ電位とした。
【００７５】
また変調配線の電圧供給端子には、電圧振幅Ｖｐｗｍのパルス幅変調信号を供給した。ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、従来、補正を行わない場合は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさに応じて決定し、すべての変調配線に各々のピクセルの画像データの大きさに応じたパルス幅変調信号を供給していた。
【００７６】
なお、本実施形態においては、後述するように、電圧降下の影響による、輝度の低下を補正するために、ｊ番目の変調配線に供給するパルス幅変調信号のパルス幅は、表示する画像の第ｉ行第ｊ列のピクセルの画像データの大きさと、その補正量に応じて決定し、すべての変調配線にパルス幅変調信号を供給する。
【００７７】
本実施形態では、電圧Ｖｐｗｍの電圧は＋０．５ＶSELに設定した。
【００７８】
表面伝導型放出素子は、図３に示したように素子の両端に電圧ＶSELが印加されると電子を放出させるが、印加電圧がＶｔｈよりも小さい電圧ではまったく電子を放出しない。
【００７９】
また、電圧Ｖｔｈは図３に示すように、０．５ＶSELよりも大きいという特徴がある。
【００８０】
このため、非選択電位Ｖｎｓが印加されている走査配線に接続された表面伝導型放出素子からは電子は放出されない。
【００８１】
また同じように、パルス幅変調手段の出力がグランド電位である期間（以降、出力が”Ｌ”の期間と呼ぶ）は、選択された走査配線上の表面伝導型放出素子の両端に印加される電圧はＶｓであるため、電子は放出されない。
【００８２】
選択電位Ｖｓが印加された走査配線上の表面伝導型放出素子からは、パルス幅変調手段の出力がＶｐｗｍである期間（以降、出力が”Ｈ”の期間と呼ぶ）に応じて電子が放出される。電子が放出されれば放出された電子ビームの量に応じて前述の蛍光体が発光するため、放出された時間に応じた輝度を発光させることができる。
【００８３】
本実施形態に係る画像表示装置も、このような表示パネルを線順次走査、パルス幅変調することによって画像を表示している。
【００８４】
（走査配線での電圧降下について）
上述したように、本発明の根本的な課題は、表示パネルの走査配線における電圧降下によって、走査配線上の電位が上昇することにより、表面伝導型放出素子に印加される電圧が減少するため、表面伝導型放出素子からの放出電流が低減してしまうことである。以下、この電圧降下の機構について説明する。
【００８５】
表面伝導型放出素子の設計仕様や製法によっても異なるが、表面伝導型放出素子の１素子分の素子電流は電圧ＶSELを印加した場合に数１００μＡ程度である。
【００８６】
このため、ある水平走査期間において選択された走査線上の１ピクセルのみを発光させ、それ以外のピクセルは発光させない場合には、変調配線から選択行の走査配線に流入する素子電流は１ピクセル分の電流（すなわち上述の数１００μＡ）だけであるため、電圧降下はほとんど生じることはなく、発光輝度が低下することはない。
【００８７】
しかし、ある水平走査期間において、選択された行の全ピクセルを発光させる場合には、全変調配線から選択状態としている走査配線に対し、全ピクセル分の電流が流入するため、電流の総和は数１００ｍＡ〜数Ａとなり、走査配線の配線抵抗によって走査配線上に電圧降下が発生していた。
【００８８】
走査配線上に電圧降下が発生すれば、表面伝導型放出素子の両端に印加される電圧が低下する。このため表面伝導型放出素子から発光される放出電流が低下してしまい、結果として発光輝度が低下していた。
【００８９】
具体的に、表示画像として、図５（ａ）に示したような黒の背景に白い十字状のパターンを表示した場合を考えてみる。
【００９０】
すると同図の行Ｌを駆動する際には、点灯しているピクセルの数が少ないため、その行の走査配線上にはほとんど電圧降下が生じない。その結果各ピクセルの表面伝導型放出素子からは所望の量の放出電流が放出され、所望の輝度で発光させることができる。
【００９１】
一方、同図の行Ｌ’を駆動する際には、同時にすべてのピクセルが点灯するため、走査配線上に電圧降下が発生し、各ピクセルの表面伝導型放出素子からの放出電流が減少する。その結果、行Ｌ’のラインでは輝度が低下することとなる。
【００９２】
このように、１水平ラインごとの画像データの違いにより、電圧降下によって受ける影響が変化するため、図５（ａ）のような十字パターンを表示する際には同図（ｂ）のような画像が表示されてしまっていた。
【００９３】
なおこの現象は十字パターンに限るものではなく、たとえばウインドウパターンや、自然画像を表示した際にも発生するものである。
【００９４】
また、さらに複雑なことに、電圧降下の大きさはパルス幅変調によって変調を行うことにより１水平走査期間の中でも変化する性質を持っている。
【００９５】
各列に供給するパルス幅変調信号が、図４に示したように入力されるデータに対し、そのデータの大きさに依存したパルス幅の、立ち上がりが同期したパルス幅変調信号を出力する場合には、入力画像データにもよるが一般的には、１水平走査期間の初めほど点灯しているピクセルの数が多く、その後輝度の低い箇所から順に消灯していくため、点灯するピクセルの数は一水平走査期間の中では、時間を追って減少する。
【００９６】
したがって走査配線上に発生する電圧降下の大きさも、１水平走査期間の初めほど大きく次第に減少していく傾向がある。
【００９７】
パルス幅変調信号は変調の１階調に相当する時間ごとに出力が変化するため、電圧降下の時間的な変化もパルス幅変調信号の１階調に相当する時間毎に変化する。
【００９８】
以上、本発明の根本的な課題である走査配線における電圧降下について説明した。
【００９９】
次に、本発明の特徴である電圧降下の影響に対する補正の仕方について詳述する。
【０１００】
（電圧降下の計算方法）
本発明者らは、電圧降下の影響を低減するための補正量を求めるには、まずその第一段階として、電圧降下の大きさとその時間変化を予想するリアルタイムに予測するハードウエアを開発することが必要と考えた。
【０１０１】
しかし、本発明のような画像表示装置の表示パネルとしては、数千本もの変調配線を備えることが一般的であり、変調配線のすべてと走査配線との交点の電圧降下を計算することは非常に困難であるとともに、それをリアルタイムで計算するハードウエアを作製することは現実的ではなかった。
【０１０２】
一方、本発明者らが電圧降下の検討を行った結果、以下のような特徴があることが分かってきた。
【０１０３】
ｉ）一水平走査期間のある時点においては、走査配線上に発生する電圧降下は走査配線上で空間的に連続的な量であり非常に滑らかなカーブである。
【０１０４】
ｉｉ）電圧降下の大きさは表示画像によっても異なるが、パルス幅変調の１階調に相当する時間毎に変化するが、概略的には、パルスの立ち上がり部分ほど大きく、時間的には次第に小さくなるか、もしくはその大きさを維持するかのどちらかである。すなわち、図４のような駆動方法では１水平走査期間の中で電圧降下の大きさが増加することはない。
【０１０５】
そこで本発明者らは、上述したような特徴を鑑みて、以下のような近似モデルにより簡略化して計算を行うことによって、計算量を低減できないか検討を行った。
【０１０６】
まず、ｉ）の特徴から、ある時点の電圧降下の大きさを計算するのに際して、数千本もの変調配線を数本〜数十本の変調配線に集中化した縮退モデルによって近似的に簡略化して計算することができないか検討を行った（これについては以下の縮退モデルによる電圧降下の計算で詳細に説明する。）。
【０１０７】
また、ｉｉ）に挙げた特徴から、１水平走査期間のなかに複数の時刻を設け、各時刻に対し電圧降下を計算することで電圧降下の時間変化を概略的に予測することとした。
【０１０８】
具体的には以下で説明する縮退モデルによる電圧降下の計算を複数の時刻に対して計算することによって、電圧降下の時間変化を概略的に予測した。
【０１０９】
（縮退モデルによる電圧降下の計算）
図６（ａ）は、本発明の縮退を行う際のブロック及びノードを説明するための図である。
【０１１０】
同図では図を簡略化するため、選択された走査配線と各変調配線およびその交差部に接続される表面伝導型放出素子のみを記載した。
【０１１１】
いま一水平走査期間の中のある時刻であって、選択された走査配線上の各ピクセルの点灯状態（すなわち変調手段の出力が”Ｈ”であるか、”Ｌ”であるか）がわかっているものとする。
【０１１２】
この点灯状態において、各変調配線から選択された走査配線へ流れ込む素子電流をＩｆｉ（ｉ＝１，２，．．．Ｎ，ｉは列番号）と定義する。
【０１１３】
また、同図に示すように、ｎ本の変調配線と選択された走査配線のそれと交差する部分及び、その交点に配置される表面伝導型放出素子を１つのグループとしてブロックを定義する。本例では、ブロック分けを行うことで４つのブロックに分割された。
【０１１４】
また、各々のブロックの境界位置においてノードという位置を設定した。ノードとは、縮退モデルにおいて走査配線上に発生する電圧降下量を離散的に計算するための水平位置（基準点）である。ここで、分割されたブロックはノード（基準点）によって分割された走査配線の領域に接続される表面伝導型放出素子によって構成されている。
【０１１５】
本例ではブロックの境界位置に、ノード０〜ノード４の５つのノードを設定した。
【０１１６】
図６（ｂ）は縮退モデルを説明するための図である。
【０１１７】
縮退モデルでは同図（ａ）の１ブロックに含まれるｎ本の変調配線を１本に縮退化し、それが走査配線のブロックの中央に位置するように接続した。
【０１１８】
また、集中化された各々のブロックの変調配線には電流源が接続されており、各電流源から各々のブロック内の電流の総和（統計量）ＩＦ０〜ＩＦ３が流れ込むものとした。
【０１１９】
即ち、ＩＦｊ（ｊ＝０，１，…３）は、
【数１】
0003715948.tif 000002
として表される電流である。
【０１２０】
また、走査配線の両端の電位が同図（ａ）の例ではＶｓであるのに対し、同図（ｂ）ではＧＮＤ電位としているのは、縮退モデルでは、変調配線から選択した走査配線に流れ込む電流を上記電流源によりモデリングしたことにより、走査配線上の各部の電圧降下量は、その給電部を基準電位として各部の電圧（電位差）を算出することにより計算できるためである。
【０１２１】
また、表面伝導型放出素子を省略しているのは、選択された走査配線から見た場合に、列配線から同等の電流が流れ込めば、表面伝導型放出素子の有無によらず、発生する電圧降下自体は変わらないためである。従って、ここでは、各ブロックの電流源から流れ込む電流値を各ブロック内の素子電流の総和の電流値（式１）に設定することで表面伝導型放出素子を省略した。
【０１２２】
また、各ブロックの走査配線の配線抵抗は一区間の走査配線の配線抵抗ｒのｎ倍とした（ここで一区間とは走査配線の、ある列配線との交差部とその隣の列配線との交差部の間のことを指している。また本例では、一区間の走査配線の配線抵抗は均一であるものとした。）。
【０１２３】
このような縮退モデルにおいて、走査配線上の各ノードにおいて発生する電圧降下量ＤＶ０〜ＤＶ４は以下のような積和形式の式により、簡単に計算することができる。
【数２】
0003715948.tif 000003
すなわち、
【数３】
0003715948.tif 000004
ただし、ａｉｊは縮退モデルにおいてｊ番目のブロックだけに単位電流を注入したときに、ｉ番目のノードに発生する電圧である（以下、これをａｉｊの定義とする。）。
【０１２４】
上記のａｉｊはキルヒホフの法則により以下のように簡単に導出できる。
【０１２５】
即ち、図６（ｂ）において、ブロックｉの電流源からみた走査配線の左側の供給端子までの配線抵抗をｒｌｉ（ｉ＝０，１，２，３，４），右側の供給端子までの配線抵抗をｒｒｉ（ｉ＝０，１，２，３，４），ブロック０と左の供給端子との間の配線抵抗及びブロック４と右の供給端子との間の配線抵抗をいずれもｒｔと定義すれば、
【数４】
0003715948.tif 000005
さらに、
【数５】
0003715948.tif 000006
とおくと、ａｉｊは、
【数６】
0003715948.tif 000007
のように簡単に導出できる。ただし式３において、Ａ／／Ｂは、抵抗Ａと抵抗Ｂの並列の抵抗値を表す記号であって、Ａ／／Ｂ＝Ａ×Ｂ／（Ａ＋Ｂ）である。
【０１２６】
式２はブロック数が４でない場合においても、ａｉｊの定義を顧みれば、キルヒホフの法則によって簡単に算出することができる。また本例のように走査配線の両側に給電端子を備えず片側のみに備える場合においても、ａｉｊの定義に従って計算することにより簡単に算出できる。
【０１２７】
なお、式３によって定義されるパラメータａｉｊは計算を行うたびに計算し直す必要はなく、一度計算してテーブルとして記憶しておけばよい。
【０１２８】
さらに、式１で定めた各ブロックの総和電流ＩＦ０〜ＩＦ３に対し、式４のような近似を行った。
【０１２９】
【数７】
0003715948.tif 000008
ただし、上式においてＣｏｕｎｔｉは選択された走査線上のｉ番目のピクセルが点灯状態である場合には１をとり、消灯状態である場合には０をとる変数である。
【０１３０】
ＩＦＳは表面伝導型放出素子１素子の両端に電圧ＶSELを印加したときに流れる素子電流ＩＦに対し、０〜１の間の値をとる係数αをかけた量である。
【０１３１】
すなわち、
【数８】
0003715948.tif 000009
と定義した。
【０１３２】
式４は選択された走査配線に対し各ブロックの列配線から該ブロック内の点灯数に比例した素子電流が流れ込むものとしている。この際１素子の素子電流ＩＦに係数αをかけたものを１素子の素子電流ＩＦＳとしたのは、以下の理由のよる。
【０１３３】
本来、電圧降下量を計算するためには、電圧降下による走査配線の電圧上昇とそれによる素子電流の減少量とを繰り返し計算することが必要であるが、この収束計算をハードウエアで計算するのは現実的でない。そこで、本発明においては、ＩＦの収束値として近似的にαＩＦを用いる。具体的には、電圧降下量が最大となるとき（全白のとき）のＩＦの低下率（＝α１）と、電圧降下量が（最小＝０）となるときのＩＦの低下率（＝α２）を予め見積もっておいて、α１とα２の平均値または０．８×α１として求められる。
【０１３４】
図６（ｃ）は、ある点灯状態において、縮退モデルにより各ノードの電圧降下量ＤＶ０〜ＤＶ４を計算した結果の一例である。
【０１３５】
電圧降下は非常に滑らかなカーブとなるため、ノードとノードの間の電圧降下は近似的には図の点線に示したような値をとると想定される。
【０１３６】
このように本縮退モデルを用いれば、任意の画像データに対し所望の時点でのノードごとの電圧降下を計算することが可能である。
【０１３７】
以上、ある点灯状態における電圧降下量を、縮退モデルを用いて簡単に計算した。
【０１３８】
選択された走査配線上に発生する電圧降下は一水平走査期間内で時間的に変化するが、これについては前述したように一水平走査期間中のいくつかの時刻（基準時刻）に対して、その時の点灯状態を求め、その点灯状態に対し縮退モデルを用いて電圧降下を計算することにより予測した。
【０１３９】
なお、一水平走査期間のある時点での各ブロック内の点灯数は各ブロックの画像データを参照すれば簡単に求めることができる。
【０１４０】
いま、１つの例としてパルス幅変調回路への入力データのビット数が８ビットであるものとし、パルス幅変調回路は、入力データの大きさに対してリニアなパルス幅を出力するものとする。
【０１４１】
すなわち入力データが０のときは、出力は”Ｌ”となり、入力データが２５５のとき一水平走査期間の間は”Ｈ”を出力し、入力データが１２８のときには一水平走査期間のうち初めの半分の期間は”Ｈ”を出力し、後の半分の期間は”Ｌ”を出力するものとする。
【０１４２】
このような場合、パルス幅変調信号の立ち上がった時刻（開始時刻）の点灯数は、パルス幅変調回路への入力データが０よりも大きいものの数をカウントすれば簡単に検出できる。
【０１４３】
同様に一水平走査期間の中央の時刻の点灯数は、パルス幅変調回路への入力データが１２８よりも大きいものの数をカウントすれば簡単に検出できる。
【０１４４】
このように画像データをある閾値に対してコンパレートし、コンパレータの出力が真である数をカウントすれば、任意の時間における点灯数が簡単に計算することができる。
【０１４５】
ここで以降の説明を簡単化するため、タイムスロットという時間量を定義する。
【０１４６】
すなわち、タイムスロットとは一水平走査期間のなかのパルス幅変調信号の立ち上がりからの時間を表しており、タイムスロット＝０とはパルス幅変調信号の開始時刻（この場合は立ち上がり）直後の時刻を表すものと定義する。
【０１４７】
タイムスロット＝６４とは、パルス幅変調信号の開始時刻から、６４階調分の時間が経過した時刻を表すものと定義する。
【０１４８】
同様にタイムスロット＝１２８とは、パルス幅変調信号の開始時刻から、１２８階調分の時間が経過した時刻を表すものと定義する。
【０１４９】
なお、本例ではパルス幅変調は立ち上がり時刻を基準として、そこからのパルス幅を変調した例を示したが、同様に、パルスの立ち下がり時刻を基準として、パルス幅を変調する場合でも、時間軸の進む方向とタイムスロットの進む方向が逆となるが、同様に適用することができることはいうまでもない。
【０１５０】
（電圧降下量から補正データの計算）
上述したように、縮退モデルを用いて繰り返し計算を行うことで一水平走査期間中の電圧降下の時間変化を近似的かつ離散的に計算することができた。
【０１５１】
図７は、ある画像データに対して、電圧降下を繰り返し計算し、走査配線での電圧降下の時間変化を計算した例である
（ここに示されている電圧降下及びその時間変化は、ある画像データに対する一例であって、別の画像データに対する電圧降下は、また別の変化をすることは当然である。）。
【０１５２】
同図ではタイムスロット＝０，６４，１２８，１９２の４つの時点に対して、各々縮退モデルを適用して計算を行うことに、それぞれの時刻の電圧降下を離散的に計算した。
【０１５３】
図７では各ノードにおける電圧降下量を点線で結んでいるが、点線は図を見やすくするために記載したものであって、本縮退モデルにより計算された電圧降下は□、○、△で示した各ノードの位置において離散的に計算した。
【０１５４】
本発明者らは、電圧降下の大きさとその時間変化を計算可能となった次の段階として、電圧降下量から画像データを補正する補正データを算出する方法について検討を行った。
【０１５５】
図８は、選択した走査配線上に図７に示した電圧降下が発生した際に、点灯状態にある表面伝導型放出素子から放出される放出電流を見積もったグラフである。
【０１５６】
縦軸は電圧降下がないときに放出される放出電流の大きさを１００％として、各時間、各位置の放出電流の量を百分率で表しており、横軸は水平位置を表している。
【０１５７】
図８に示すように、ノード２の水平位置（基準点）において、
タイムスロット＝０の時の放出電流をＩｅ０、
タイムスロット＝６４の時の放出電流をＩｅ１、
タイムスロット＝１２８の時の放出電流をＩｅ２、
タイムスロットが１９２の時の放出電流をＩｅ３
とする。
【０１５８】
同図は図７の電圧降下量と図３の“駆動電圧対放出電流”のグラフから計算した。具体的には電圧ＶSELから電圧降下量を引いた電圧が印加された際の放出電流の値を単に機械的にプロットしたものである。
【０１５９】
したがって、同図はあくまで点灯状態にある表面伝導型放出素子から放出される電流を意味しており、消灯状態にある表面伝導型放出素子が電流を放出することはない。
【０１６０】
以下に、電圧降下量から画像データを補正する補正データを算出する方法について説明する。
【０１６１】
図９（ａ），（ｂ），（ｃ）は図８の放出電流の時間変化から、電圧降下量の補正データを計算する方法を説明するための図である。同図は大きさが６４の画像データに対する補正データを算出した例である。
【０１６２】
輝度の発光量は、放出電流パルスによる放出電流を時間的に積分した、放出電荷量に他ならない。したがって以降では、電圧降下による輝度の変動を考えるのにあたって、放出電荷量をもとに説明を行う。
【０１６３】
いま、電圧降下の影響がない場合の放出電流をＩＥ、パルス幅変調の１階調に相当する時間をΔｔとするならば、画像データが６４のときの、放出電流パルスによって放出されるべき放出電荷量Ｑ０は放出電流パルスの振幅ＩＥにパルス幅（６４×Δｔ）をかけて、
【数９】
0003715948.tif 000010
としてあらわすことができる。
【０１６４】
しかし、実際には、走査配線上の電圧降下によって放出電流が低下する現象が発生する。
【０１６５】
電圧降下の影響を考慮した放出電流パルスによる放出電荷量は、近似的には次のように計算できる。
【０１６６】
すなわち、ノード２のタイムスロット＝０、６４の放出電流をそれぞれＩｅ０、Ｉｅ１とし、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化するものと近似すれば、この間の放出電荷量Ｑ１は図９（ｂ）の台形の面積、すなわち、
【数１０】
0003715948.tif 000011
として計算できる。
【０１６７】
次に、図９（ｃ）に示すように、電圧降下による放出電流の低下分を補正するために、パルス幅をＤＣ１だけ伸ばしたとき、電圧降下の影響を除去できたとする。
【０１６８】
また、電圧降下の補正を行い、パルス幅を伸ばした場合には、各タイムスロットにおける放出電流量は変化すると考えられるが、ここでは簡単化のため、図９（ｃ）のように、タイムスロット＝０では、放出電流がＩｅ０、タイムスロット＝（６４＋ＤＣ１）における放出電流がＩｅ１になるものとする。
【０１６９】
また、タイムスロット０とタイムスロット（６４＋ＤＣ１）の間の放出電流は、２点の放出電流を直線で結んだ線上の値をとるものと近似する。
【０１７０】
すると、補正後の放出電流パルスによる放出電荷量Ｑ２は、
【数１１】
0003715948.tif 000012
として計算できる。
【０１７１】
これが前述のＱ０と等しいとすれば、
【数１２】
0003715948.tif 000013
これをＤＣ１について解けば、
【数１３】
0003715948.tif 000014
となる。
【０１７２】
このようにして、画像データが６４の場合の補正データを算出した。
【０１７３】
すなわち、ノード２の位置の、大きさが６４の画像データに対しては式９に記載のように、ＣＤａｔａ  ＝ＤＣ１だけ補正量を加算すればよい。
【０１７４】
図１０は計算された電圧降下量から、大きさが１２８の画像データに対する補正データを算出した例である。
【０１７５】
いま、電圧降下の影響がない場合、画像データが１２８のときに放出電流パルスによって放出される放出電荷量Ｑ３は、
【数１４】
0003715948.tif 000015
一方、電圧降下の影響を受けた、実際の放出電流パルスによる投入電荷量は、近似的には次のように計算することができる。
【０１７６】
すなわち、ノード２のタイムスロット＝０、６４、１２８の放出電流量をそれぞれＩｅ０，Ｉｅ１，Ｉｅ２とする。また、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化し、６４〜１２８の間はＩｅ１とＩｅ２の間を直線で結んだ線上を変化するものと近似すれば、０〜１２８までのタイムスロットの間の放出電荷量Ｑ４は図１０（ｂ）の２つの台形の面積の和、すなわち、
【数１５】
0003715948.tif 000016
として計算できる。
【０１７７】
一方、電圧降下の補正量を以下のように計算した。
【０１７８】
タイムスロット０〜６４に相当する期間を期間１、６４〜１２８に相当する期間を期間２と定義する。
【０１７９】
補正を施した際に、期間１の部分がＤＣ１だけ伸びて期間１’に伸長され、期間２の部分がＤＣ２だけ伸びて、期間２’に伸長されるものと考える。
【０１８０】
この際におのおのの期間は補正を施されることにより、放出電荷量が前述のＱ０と同じになるものとする。
【０１８１】
また、各期間の初めと終わりの放出電流は、補正を行うことで変化することは言うまでもないが、ここでは計算を簡単化するため、変化しないものと仮定した。
【０１８２】
すなわち、期間１’の初めの放出電流はＩｅ０，期間１’の終わりの放出電流はＩｅ１，期間２’の初めの放出電流はＩｅ１、期間２’の終わりの放出電流は、Ｉｅ２であるものとする。
【０１８３】
すると、ＤＣ１は式９と同様にして計算することができる。
【０１８４】
また、ＤＣ２は、同様な考え方により、
【数１６】
0003715948.tif 000017
として計算することができる。
【０１８５】
結果としてノード２の位置の大きさが１２８の画像データに対しては
【数１７】
0003715948.tif 000018
だけ補正量ＣＤａｔａを加算すればよい。
【０１８６】
図１１は計算された電圧降下量から、大きさが１９２の画像データに対する補正データを算出した例である。
【０１８７】
いま、画像データが１９２のときに期待される放出電流パルスによる放出電荷量Ｑ５は、
【数１８】
0003715948.tif 000019
一方、電圧降下の影響を受けた、実際の放出電流パルスによる放出電荷量は、近似的には次のように計算することができる。
【０１８８】
すなわち、ノード２のタイムスロット＝０の時の放出電流をＩｅ０、タイムスロット＝６４のときの放出電流をＩｅ１、タイムスロット＝１２８の時の放出電流をＩｅ２、タイムスロット＝１９２の時の放出電流をＩｅ３とし、０〜６４の間の放出電流はＩｅ０とＩｅ１の間を直線的に変化し、６４〜１２８の間はＩｅ１とＩｅ２の間を直線で結んだ線上を変化し、１２８〜１９２の間はＩｅ２とＩｅ３の間を直線で結んだ線上を変化するものと近似すれば、０〜１９２までのタイムスロットの間の投入電荷量Ｑ６は図１１（ｃ）の３つの台形の面積、すなわち、
【数１９】
0003715948.tif 000020
として計算できる。
【０１８９】
一方、電圧降下の補正量を以下のように計算した。
【０１９０】
タイムスロット０〜６４に相当する期間を期間１、６４〜１２８に相当する期間を期間２、１２８〜１９２に相当する期間を期間３と定義する。
【０１９１】
先ほどと同様に、補正を施した後には、期間１の部分がＤＣ１だけ伸びて期間１’に伸長され、期間２の部分がＤＣ２だけ伸びて、期間２’に伸長され、期間３の部分がＤＣ３だけ伸びて期間３’に伸張されるものと考える。
【０１９２】
この際、おのおのの期間は補正を施されることにより、放出電荷量が前述のＱ０と同じになるものとする。
【０１９３】
また、各期間の初めと終わりの放出電流は、補正の前後で変わらないものと仮定した。
【０１９４】
すなわち、期間１’の初めの放出電流は、Ｉｅ０，期間１’の終わりの放出電流はＩｅ１，期間２’の初めの放出電流はＩｅ１、期間２’の終わりの放出電流は、Ｉｅ２、期間３’の初めの放出電流はＩｅ３、期間３’の終わりの放出電流はＩｅ４であるものとする。
【０１９５】
すると、ＤＣ１、ＤＣ２はそれぞれ式９，１２と同様に計算することができる。
【０１９６】
また、ＤＣ３については、
【数２０】
0003715948.tif 000021
として計算することができる。
【０１９７】
結果としてノード２の位置の大きさが１９２の画像データに加算する補正データＣＤａｔａとしては、
【数２１】
0003715948.tif 000022
を加算すればよい。
【０１９８】
以上のようにしてノード２の位置に対する画像データ６４、１２８、１９２の補正データＣＤａｔａを算出した。
【０１９９】
また、パルス幅が０の時には、当然ながら放出電流に対する電圧降下の影響はないため、補正データは０とし画像データに加算する補正データＣＤａｔａも０とした。
【０２００】
なお、このように０、６４、１２８、１９２というように、とびとびの画像データに対して補正データを計算しているのは、計算量を減らすことを狙ったものである。
【０２０１】
すなわち任意のすべての画像データに対して同様の計算を行っては、非常に計算量が大きくなり、計算を行うためのハードウエア量が非常に大きくなってしまう。
【０２０２】
一方、あるノードの位置においては、画像データが大きいほど、補正データも大きくなる傾向がある。これにより、任意の画像データに対する補正データを算出する際には、その画像データの近傍のすでに補正データが算出されている点と点を直線近似により補間すれば、計算量を大幅に減少させることができるためである。なお、この補間については離散補正データ補間部を説明する際に詳しく説明する。
【０２０３】
また、同様な考え方をすべてのノードの位置において適用すれば、すべてのノードの位置における、画像データ＝０、６４、１２８、１９２の補正データを算出できる。
【０２０４】
本例ではタイムスロットを０、６４，１２８，１９２の４点に対して縮退モデルを適用して、各時刻の電圧降下量を計算したことにより、０、６４，１２８，１９２の４つの画像データ基準値に対する補正データを求めることができた。
【０２０５】
しかし、好ましくは前述したように、縮退モデルにより電圧降下を計算する時間の間隔を細かく、画像データの基準値をさらに多くとることで、電圧降下の時間変化をより精密に扱うことができ、近似計算の誤差を低減することができる。
【０２０６】
なお、その際には同様な考え方に立って、式６〜式１６を変形して計算を行えばよい。
【０２０７】
上述の方法により、ある入力データに対し、各々のノードの位置における、画像データ＝０，６４，１２８，１９２に対する補正データを離散的に計算した。
【０２０８】
本方法により求めた、ある入力画像データに対する離散補正データの例を図１２（ａ）に示す。同図において横軸は水平表示位置に対応しており、各ノードの位置が記載されている。また、縦軸は補正データの大きさである。
【０２０９】
離散補正データは図の□、○、●、△で記載したノードの位置と画像データＤａｔａの大きさ（画像データ基準値＝０，６４，１２８，１９２）に対して計算がされているものである。
【０２１０】
（離散補正データの補間方法）
離散的に算出された補正データは、各ノードの位置に対する離散的なものであって、任意の水平位置（列配線番号）における補正データを与えるものではない。またそれと同時に、各ノード位置においていくつかの予め定められた画像データの基準値の大きさをもつ画像データに対する補正データであって実際の画像データの大きさに応じた補正データをあたえるものではない。
【０２１１】
そこで発明者らは、各列配線における入力画像データの大きさに適合した補正データを離散的に算出した補正データを補間することにより算出した。
【０２１２】
図１２（ｂ）はノードｎとノードｎ＋１の間に位置するｘという位置における、画像データＤａｔａに相当する補正データを算出する方法を示した図である。
【０２１３】
なお前提として、補正データはすでにノードｎ及びノードｎ＋１の位置Ｘｎ及びＸｎ＋１において離散的に計算されているものとする。
【０２１４】
また、入力画像データであるＤａｔａはすでに離散的に補正データが算出されている２つの画像データ基準値ＤｋとＤｋ＋１の間の値をとるものとする。
【０２１５】
いま、ノードｎのｋ番目の画像データの基準値Ｄｋに対する補正データをＣＤａｔａ［ｋ］［ｎ］と表記するならば、位置ｘにおける画像データＤｋに対する補正データＣＡは、ＣＤａｔａ［ｋ］［ｎ］とＣＤａｔａ［ｋ］［ｎ＋１］の値を用いて、直線近似により、以下のように計算できる。
【数２２】
0003715948.tif 000023
【０２１６】
また、位置ｘにおける画像データＤｋ＋１の補正データＣＢは以下のように計算できる。
【数２３】
0003715948.tif 000024
【０２１７】
ＣＡとＣＢの補正データを直線近似することにより、位置ｘにおける画像データＤａｔａに対する補正データＣＤは、以下のように計算できる。
【数２４】
0003715948.tif 000025
【０２１８】
以上のように、離散補正データから実際の位置や画像データの大きさに適合した補正データを算出するためには、式１７〜式１９に記載した方法により簡単に計算できる。
【０２１９】
このようにして算出した補正データを画像データに加算して画像データを補正し、補正後の画像データに応じてパルス幅変調を行えば、従来からの課題であった電圧降下による画質の低下を低減することができ、画質を向上させることができる。
【０２２０】
また予てからの課題であった補正のためのハードウエアも、これまで説明してきたような縮退化などの近似を導入することにより、計算量を低減化することができるため非常に小規模なハードウエアで構成することができるというすぐれたメリットがあった。
【０２２１】
（システム全体と各部分の機能説明）
次に、補正データ算出手段を内蔵した画像表示装置のハードウエアについて説明する。
【０２２２】
図１３はその回路構成の概略を示すブロック図である。図において１は図１の表示パネル、Ｄｘ１〜ＤｘＭ及びＤｘ１’〜ＤｘＭ’は表示パネルの走査配線の電圧供給端子、Ｄｙ１〜ＤｙＮは表示パネルの変調配線の電圧供給端子、Ｈｖはフェースプレートとリアプレートの間に加速電圧を印加するための高圧供給端子、Ｖａは高圧電源、２は走査回路（走査手段）、３は同期信号分離回路、４はタイミング発生回路、７は同期分離回路３によりＹＰｂＰｒ信号をＲＧＢに変換するための変換回路、１７は逆γ処理部、５は画像データ１ライン分のシフトレジスタ、６は画像データ１ライン分のラッチ回路、８は表示パネルの変調配線に変調信号を出力するパルス幅変調手段（変調手段）、１２は加算器（演算処理手段，加算処理手段）、１４は補正データ算出手段である。
【０２２３】
また、同図においてＲ、Ｇ、ＢはＲＧＢパラレルの入力映像データ、Ｒａ，Ｇａ，Ｂａは後述する逆γ変換処理を施したＲＧＢパラレルの映像データ、Ｄａｔａはデータ配列変換部によりパラレル・シリアル変換された画像データ、ＣＤは補正データ算出手段により算出された補正データ、Ｄｏｕｔは加算器により画像データに補正データを加算することにより、補正された画像データである。
【０２２４】
（同期分離回路、タイミング発生回路）
本実施形態の画像表示装置は、ＮＴＳＣや、ＰＡＬ、ＳＥＣＡＭ、ＨＤＴＶなどのテレビジョン信号や、コンピュータの出力であるＶＧＡなどをともに表示することができる。
【０２２５】
図１３では図を簡単化するため、ＨＤＴＶ方式のみについて記載している。
【０２２６】
ＨＤＴＶ方式の映像信号は、まず３の同期分離回路により同期信号Ｖｓｙｎｃ，Ｈｓｙｎｃを分離し、タイミング発生回路に供給する。同期分離された映像信号は、ＲＧＢ変換手段に供給される。ＲＧＢ変換手段の内部には、ＹＰｂＰｒからＲＧＢへの変換回路の他に、不図示のローパスフィルタやＡ／Ｄ変換器などが設けられており、ＹＰｂＰｒをディジタルＲＧＢ信号へと変換し、逆γ処理部へと供給する。
【０２２７】
（タイミング発生回路）
タイミング発生回路は、ＰＬＬ回路を内蔵しており、様々な映像ソースの同期信号に同期したタイミング信号を発生し、各部の動作タイミング信号を発生する回路である。
【０２２８】
タイミング発生回路４が発生するタイミング信号としては、シフトレジスタ５の動作タイミングを制御するＴｓｆｔ、シフトレジスタから、ラッチ回路６へデータをラッチするための制御信号Ｄａｔａｌｏａｄ、変調手段８のパルス幅変調開始信号Ｐｗｍｓｔａｒｔ，パルス幅変調のためのクロックＰｗｍｃｌｋ、走査回路２の動作を制御するＴｓｃａｎなどがある。
【０２２９】
（走査回路）
走査回路２及び２’は、表示パネルを一水平走査期間に１行ずつ順次走査するために、接続端子Ｄｘ１〜ＤｘＭに対して選択電位Ｖｓまたは非選択電位Ｖｎｓを出力する回路である（図１４）。
【０２３０】
走査回路２及び２’はタイミング発生回路４からのタイミング信号Ｔｓｃａｎに同期して、一水平期間ごとに、選択している走査配線を順次切り替え、走査を行う回路である。
【０２３１】
なお、Ｔｓｃａｎは垂直同期信号及び水平同期信号などから作られるタイミング信号群である。
【０２３２】
走査回路２及び２’は、図１４に示すようにそれぞれＭ個のスイッチとシフトレジスタなどから構成される。これらのスイッチはトランジスタやＦＥＴにより構成するのが好ましい。
【０２３３】
なお、走査配線での電圧降下を低減するためには、走査回路は図１３に示したように、表示パネルの走査配線の両端に接続され、両端からドライブされることが好ましい。
【０２３４】
一方、本発明は、走査回路が走査配線の両端に接続されていない場合でも有効であり、式３のパラメータを変更するだけで適用できる。
【０２３５】
（逆γ処理部）
ＣＲＴは入力に対しほぼ２．２乗の発光特性（以降逆γ特性とよぶ）を備えている。
【０２３６】
入力映像信号はＣＲＴのこのような特性が考慮されており、ＣＲＴに表示した際にリニアな発光特性となるように一般に０．４５乗のγ特性にしたがって変換される。
【０２３７】
一方、本実施形態の画像表示装置の表示パネルは駆動電圧の印加時間により変調を施す場合、印加時間の長さに対しほぼリニアな発光特性を有しているため、入力映像信号を逆γ特性にもとづいて変換（以降逆γ変換とよぶ）する必要がある。
【０２３８】
図１３に記載した逆γ処理部は、入力映像信号を逆γ変換するためのブロックである。
【０２３９】
本実施形態の逆γ処理部は、上記逆γ変換処理をメモリによって構成した。
【０２４０】
逆γ処理部は映像信号Ｒ、Ｇ、Ｂのビット数を８ビットとし、逆γ処理部の出力である映像信号Ｒａ、Ｇａ、Ｂａのビット数を同じく８ビットとして、アドレス８ビット、データ８ビットのメモリを各色ごと用いることにより構成した（図１５）。
【０２４１】
各メモリには図１６に記載した逆γ特性を記憶させた。なお同図（ａ）は本変換テーブルの入力映像信号が０〜２５５の範囲の該テーブルに記載したデータである。また、同図（ｂ）は入力画像データが０〜４８の範囲を拡大して表示したものである。
【０２４２】
（データ配列変換部）
データ配列変換部９はＲＧＢパラレルな映像信号であるＲａ，Ｇａ，Ｂａを表示パネルの画素配列に合わせてパラレル・シリアル変換する回路である。データ配列変換部９の構成は図１７に示したようにＲＧＢ各色ごとのＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）メモリ２０２１Ｒ，２０２１Ｇ、２０２１Ｂとセレクタ２０２２から構成される。
【０２４３】
同図では図示していないが、ＦＩＦＯメモリは水平画素数ワードのメモリを奇数ライン用と偶数ライン用の２本備えている。奇数行目の映像データが入力された際には、奇数ライン用のＦＩＦＯにデータが書き込まれる一方、偶数ライン用のＦＩＦＯメモリから一つ前の水平走査期間に蓄積された画像データが読み出される。偶数行目の映像データが入力された際には偶数ライン用のＦＩＦＯにデータが書き込まれる一方、奇数ライン用ＦＩＦＯメモリから一つ前の水平期間に蓄積された画像データが読み出される。
【０２４４】
ＦＩＦＯメモリから読み出されたデータは、セレクタにより表示パネルの画素配列にしたがって、パラレル・シリアル変換され、ＲＧＢのシリアル画像データＳＤａｔａとして出力される。詳細については記載しないが、タイミング発生回路４からのタイミング制御信号に基づいて動作する。
【０２４５】
（加算器１２）
加算器１２は補正データ算出手段からの補正データＣＤと画像データＤａｔｂ・チ算する手段である。加算を行うことにより画像データＤａｔａは補正が施され、画像データＤｏｕｔとしてシフトレジスタへ転送される。
【０２４６】
なお、画像データＤａｔａと補正データＣＤを加算する際に、加算器でオーバーフローが起きる可能性があるが、
これに対し、本例ではオーバーフローを起こさないための構成として、画像データＤａｔａと補正データＣＤを加算した際の最大値に応じて、加算器のビット幅と、その後の変調手段のビット幅を決定した。
【０２４７】
より具体的には、本例の画像表示装置の場合、画像データがすべて２５５の画面の際に補正データが最大１２０になったため、
加算器の出力の最大値＝２５５＋１２０＝３７５
となったため、加算器の出力ビット数を９ビット、変調手段のビット数も９ビットとして各部のビット数を決定した。
【０２４８】
また、オーバーフローがおきないようにするための別の構成としては、加算される補正データの最大値をあらかじめ見積もり、該最大値が加算されたときにオーバーフローがおきないように、画像データの取りえる範囲を予め小さくしておいてもよい。
【０２４９】
画像データの取りえる大きさを小さくするためには、たとえば、入力画像データをＡ／Ｄ変換する際に制限してもよいし、乗算器を設けて、入力された画像データに０以上１以下のゲインを乗算し、その大きさを制限してもよい。
【０２５０】
（遅延回路１９）
データ配列変換部により並び替えが行われた画像データＳＤａｔａは補正データ算出手段と遅延回路（遅延手段）１９に入力される。補正データ算出手段の補正データ補間部はタイミング制御回路からの水平位置情報ｘと画像データＳＤｂ狽≠フ値を参照して、それらにあった補正データＣＤを算出する。
【０２５１】
遅延回路１９は、補正データ算出にかかる時間を吸収するために設けられており、加算器で画像データに補正データが加算される際に、画像データにそれに対応した補正データが正しく加算されるよう遅延を行う手段である。同手段はフリップフロップを用いることにより構成できる。
【０２５２】
（シフトレジスタ、ラッチ回路）
補正データ補間部の出力である画像データＤｏｕｔは、シフトレジスタ５により、シリアルなデータフォーマットから、各変調配線毎のパラレルな画像データＩＤ１〜ＩＤＮへとシリアル／パラレル変換されラッチ回路へ出力される。ラッチ回路では１水平期間が開始される直前にタイミング信号Ｄａｔａｌｏａｄにより、シフトレジスタからのデータをラッチする。ラッチ回路６の出力は、パラレルな画像データＤ１〜ＤＮとして変調手段へと供給される。
【０２５３】
なお本実施形態では画像データＩＤ１〜ＩＤＮ、Ｄ１〜ＤＮはそれぞれ８ビットの画像データとした。これらの動作タイミングはタイミング発生回路４（図１３）からのタイミング制御信号ＴＳＦＴ及びＤａｔａｌｏａｄに基づいて動作する。
【０２５４】
（変調手段の詳細）
ラッチ回路６の出力であるパラレル画像データＤ１〜ＤＮは変調手段８へと供給される。
【０２５５】
変調手段は、図１８（ａ）に示したように、ＰＷＭカウンタと、各変調配線ごとにコンパレータとスイッチ（同図ではＦＥＴ）を備えたパルス幅変調回路（ＰＷＭ回路）である。
【０２５６】
画像データＤ１〜ＤＮと変調手段の出力パルス幅の関係は、図１８（ｂ）のようなリニアな関係にある。
【０２５７】
同図（ｃ）に変調手段の出力波形の例を３つ示す。
【０２５８】
同図において上側の波形は、変調手段への入力データが０の時の波形、
中央の波形は、変調手段への入力データが２５６の時の波形、
下側の波形は、変調手段への入力データが５１１の時の波形である。
【０２５９】
なお本例では変調手段への入力データＤ１〜ＤＮのビット数は前述のように、オーバーフローしないことを考慮して、９ビットとした。
【０２６０】
なお、前述の説明では、変調手段の入力データが５１１のときは、一水平走査期間に相当するパルス幅の変調信号が出力されると記載した箇所があるが、詳細には同図（ｃ）のように非常に短い時間ではあるがパルスの立ち上がる前と、立ち下がった後に駆動しない期間を設けタイミング的な余裕を持たせている。
【０２６１】
図１９は、本発明の変調手段の動作を示すタイミングチャートである。
【０２６２】
同図において、Ｈｓｙｎｃ水平同期信号、Ｄａｔａｌｏａｄはラッチ回路６へのロード信号、Ｄ１〜ＤＮは前述の変調手段の列１〜Ｎへの入力信号、ＰｗｍｓｔａｒｔはＰＷＭカウンタの同期クリア信号、ＰｗｍｃｌｋはＰＷＭカウンタのクロックである。また、ＸＤ１〜ＸＤＮは変調手段の第１〜第Ｎ列の出力を表している。
【０２６３】
同図にあるように１水平走査期間が始まると、ラッチ回路６は画像データをラッチするとともに変調手段へデータを転送する。
【０２６４】
ＰＷＭカウンタは、同図に示したように、Ｐｗｍｓｔａｒｔ、Ｐｗｍｃｌｋに基づいてカウントを開始し、カウント値が５１１になるとカウンタをストップしカウント値５１１を保持する。
【０２６５】
各列毎に設けられているコンパレータは、ＰＷＭカウンタのカウント値と各列の画像データを比較し、ＰＷＭカウンタの値が画像データ以上のときＨｉｇｈを出力し、それ以外の期間はＬｏｗを出力する。
【０２６６】
コンパレータの出力は、各列のスイッチのゲートに接続されており、コンパレータの出力がＬｏｗの期間は同図の上側（ＶＰＷＭ側）のスイッチがＯＮ、下側（ＧＮＤ側）のスイッチがＯＦＦとなり、変調配線を電圧ＶＰＷＭに接続する。
【０２６７】
逆にコンパレータの出力がＨｉｇｈの期間は、同図の上側のスイッチがＯＦＦし、下側のスイッチがＯＮするとともに、変調配線の電圧をＧＮＤ電位に接続する。
【０２６８】
各部が以上のように動作することで、変調手段が出力するパルス幅変調信号は、図１９のＤ１、Ｄ２、ＤＮに示したような、パルスの立ち上がりが同期した波形となる。
【０２６９】
（補正データ算出手段）
補正データ算出手段は前述した補正データ算出方法により、電圧降下の補正データを算出する回路である。補正データ算出手段は図２０に示すように離散補正データ算出部と補正データ補間部の２つのブロックから構成される。
【０２７０】
離散補正データ算出部では入力された映像信号から電圧降下量を算出し、電圧降下量から補正データを離散的に計算する手段である。同手段は計算量やハードウエア量を減少させるために、前述の縮退モデルの概念を導入して、補正データを離散的に算出する。
【０２７１】
離散的に算出された補正データは補正データ補間部（補正データ補間手段）により補間され、画像データの大きさやその水平表示位置ｘに適合した補正データＣＤが算出される。
【０２７２】
（離散補正データ算出部）
図２１は本発明の離散補正データを算出するための離散補正データ算出部である。
【０２７３】
離散補正データ算出部は、以下に述べるように、画像データをブロックわけし、ブロックごとの統計量（点灯数）を算出するとともに、統計量から各ノードの位置における、電圧降下量の時間変化を計算する電圧降下量算出部としての機能と、各時間ごとの電圧降下量を発光輝度量に変換する機能、および発光輝度量を時間方向に積分して、発光輝度総量を算出する機能、およびそれらから離散的な基準点における、画像データの基準値に対する補正データを算出する手段である。
【０２７４】
同図において１００ａ〜１００ｃは点灯数カウント手段、１０１ａ〜１０１ｃは各ブロックごとの、各時刻における点灯数を格納するレジスタ群、１０２はＣＰＵ、１０３は式２及び３で記載したパラメータａｉｊを記憶するためのテーブルメモリ（電圧降下量記憶手段）、１０４は計算結果を一時記憶するためのテンポラリレジスタ、１０５はＣＰＵのプログラムが格納されているプログラムメモリ、１１１は、電圧降下量を放出電流量に変換する変換データが記載されたテーブルメモリ、１０６は、前述した離散補正データの計算結果を格納するためのレジスタ群である。
【０２７５】
点灯数カウント手段１００ａ〜１００ｃは、同図（ｂ）に記載したようなコンパレータと加算器などから構成されている。映像信号Ｒａ，Ｇａ，Ｂａはそれぞれコンパレータ１０７ａ〜ｃに入力され、逐次Ｃｖａｌの値と比較される。
【０２７６】
なお、Ｃｖａｌは前述してきた画像データに対して設定した、基準値に相当する。
【０２７７】
コンパレータ１０７ａ〜ｃはＣｖａｌと画像データの比較を行い画像データの方が大きければＨｉｇｈを出力し小さければＬｏｗを出力する。
【０２７８】
コンパレータの出力は加算器１０８及び１０９により互いに足し算され、さらに加算器１１０によりブロックごとに加算をおこない、ブロックごとの加算結果を各々のブロックごとの点灯数としてレジスタ群１０１ａ〜ｃへと格納する。
【０２７９】
点灯数カウント手段１００ａ〜ｃにはコンパレータの比較値Ｃｖａｌとしてそれぞれ０、６４、１２８、１９２が入力されている。
【０２８０】
結果として、点灯数カウント手段１００ａは画像データのうち、０より大きい画像データの個数をカウントしそのブロックごとの総計をレジスタ１０１ａに格納する。
【０２８１】
同様に、点灯数カウント手段１００ｂは画像データのうち、６４より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｂに格納する。
【０２８２】
同様に、点灯数カウント手段１００ｃは画像データのうち、１２８より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｃに格納する。
【０２８３】
同様に、点灯数カウント手段１００ｄは画像データのうち、１９２より大きい画像データの個数をカウントし、そのブロックごとの総計をレジスタ１０１ｄ格納する。
【０２８４】
ブロックごと、時間ごとの点灯数カウントされると、ＣＰＵはテーブルメモリ１０３に格納されたパラメータテーブルａｉｊを随時読み出して、式２〜５に従い、電圧降下量を計算し、計算結果をテンポラリレジスタ１０４に格納する。
【０２８５】
本例ではＣＰＵに式２の計算を円滑におこなうための積和演算機能を設けた。
【０２８６】
式２に挙げた演算を実現する手段としては、ＣＰＵで積和演算を行わないでもよく、例えば、その計算結果をメモリに入れておいてもよい。
【０２８７】
すなわち、各ブロックの点灯数を入力とし、考えられるすべての入力パターンに対し、各ノード位置の電圧降下量をメモリに記憶させておいても構わない。
【０２８８】
電圧降下量の計算が完了するとともに、ＣＰＵはテンポラリレジスタ１０４から、各時間、各ブロックごとの電圧降下量をよみだし、テーブルメモリ２（１１１）を参照して、電圧降下量を放出電流量に変換し、式６〜１６に従って、離散補正データを算出した。
【０２８９】
計算した離散補正データは、レジスタ群１０６に格納した。
【０２９０】
（補正データ補間部）
補正データ補間部は画像データの表示される位置（水平位置）及び、画像データの大きさに適合した補正データを算出するための手段である。同手段は離散的に算出された補正データを補間することにより、画像データの表示位置（水平位置）及び、画像データの大きさに応じた補正データを算出する。
【０２９１】
図２２は補正データ補間部を説明するための図である。
【０２９２】
同図において１２３は画像データの表示位置（水平位置）ｘから、補間に用いる離散補正データのノード番号ｎ及びｎ＋１を決定するためのデコーダであり、１２４は画像データの大きさから、式１７〜式１９のｋおよびｋ＋１を決定するためのデコーダである。
【０２９３】
また、セレクタ１２５〜１２８は、離散補正データを選択して、直線近似手段に供給するためのセレクタである。
【０２９４】
また、１２１〜１２３は、それぞれ式１７〜１９の直線近似を行うための直線近似手段である。
【０２９５】
図２３に直線近似手段１２１の構成例を示す。一般に直線近似手段は式１７〜１９の演算子にあらわされるように、減算器、積算器、加算器、割り算器などによって構成可能である。
【０２９６】
しかし、望ましくは離散補正データを算出するノードのノードの間の列配線本数や、離散補正データを算出する画像データ基準値の間隔（すなわち電圧降下を算出する時間間隔）が２のべき乗になるように構成するとハードウエアを非常に簡単に構成できるというメリットがある。それらを２のべき乗に設定すれば、図２３に示した割り算器において、Ｘｎ＋１−Ｘｎは２のべき乗の値となり、ビットシフトすればよい。
【０２９７】
Ｘｎ＋１−Ｘｎの値がいつも一定の値であって、２のべき乗で表される値であるならば、加算器の加算結果をべき乗の乗数分だけシフトして出力すればよく、あえて割り算器を作製する必要がない。
【０２９８】
またこれ以外の箇所でも離散補正データを算出するノードの間隔や、画像データの間隔を２のべき乗とすることにより、たとえばデコーダ１２３〜１２４を簡単に作製することが可能となるとともに、図２３の減算器で行っている演算を簡単なビット演算に置き換えることができるなど、非常にメリットが多い。
【０２９９】
（各部の動作タイミング）
図２４に各部の動作タイミングのタイミングチャートを示す。
【０３００】
なお、同図においてＨｓｙｎｃは水平同期信号、ＤｏｔＣＬＫはタイミング発生回路の中のＰＬＬ回路により水平同期信号Ｈｓｙｎｃから作成したクロック、Ｒ、Ｇ、Ｂは入力切り替え回路からのディジタル画像データ、Ｄａｔａはデータ配列変換後の画像データ、Ｄｏｕｔは電圧降下補正を施された画像データ、ＴＳＦＴはシフトレジスタ５へ画像データＤｏｕｔを転送するためのシフトクロック、Ｄａｔａｌｏａｄはラッチ回路６へデータをラッチするためのロードパルス、Ｐｗｍｓｔａｒｔは前述のパルス幅変調の開始信号、変調信号ＸＤ１は変調配線１へ供給されるパルス幅変調信号の一例である。
【０３０１】
１水平期間の開始とともに、入力切り替え回路からディジタル画像データＲＧＢが転送される。同図では水平走査期間Ｉにおいて、入力される画像データをＲ＿Ｉ、Ｇ＿Ｉ、Ｂ＿Ｉで表すと、それらは、データ配列変換回路９では１水平期間の間、画像データを蓄えられ、水平走査期間Ｉ＋１において、表示パネルの画素配置に合わせてディジタル画像データＤａｔａ＿Ｉとして出力される。
【０３０２】
Ｒ＿Ｉ，Ｇ＿Ｉ，Ｂ＿Ｉは、水平走査期間Ｉにおいて補正データ算出手段に入力される。同手段では、前述した点灯数をカウントし、カウントの終了とともに、電圧降下量が算出される。
【０３０３】
電圧降下量が算出されるのにつづいて、離散補正データが算出され、算出結果がレジスタに格納される。
【０３０４】
走査期間Ｉ＋１に移り、データ配列変換部から、１水平走査期間前の画像データＤａｔａ＿Ｉが出力されるのに同期して、補正データ補間部では離散補正データが補間され、補正データが算出される。補間された補正データは、階調数変換部１５で直ちに階調数変換を施され、加算器１２に供給される。
【０３０５】
加算器１２では、画像データＤａｔａと補正データＣＤｚを順次加算し、補正された画像データＤｏｕｔをシフトレジスタへ転送する。シフトレジスタはＴｓｆｔにしたがって、一水平期間分の画像データＤｏｕｔを記憶するとともにシリアル・パラレル変換をおこなってパラレルな画像データＩＤ１〜ＩＤＮをラッチ回路６に出力する。ラッチ回路６はＤａｔａｌｏａｄの立ち上がりにしたがってシフトレジスタからのパラレル画像データＩＤ１〜ＩＤＮをラッチし、ラッチされた画像データＤ１〜ＤＮをパルス幅変調手段８へと転送する。
【０３０６】
パルス幅変調手段８は、ラッチされた画像データに応じたパルス幅のパルス幅変調信号を出力する。本実施形態の画像表示装置では、結果として、変調手段が出力するパルス幅は、入力された画像データに対し、２水平走査期間分おくれて表示される。
【０３０７】
このような画像表示装置により画像の表示を行ったところ、従来からの課題であった走査配線における電圧降下量を補正することができ、それに起因する表示画像の劣化を改善することができ、非常に良好な画像を表示することができた。
【０３０８】
また、離散的に補正データを算出し、離散的に計算した点と点の間はそれを補間して求めることにより、補正データを非常に簡単に計算させることができ、さらに非常に簡単なハードウエアでそれを実現できるなど、非常に優れた効果があった。
【０３０９】
（ノードの位置及び、画像データ基準値の好ましい設定間隔について）
上述の例では、説明を簡単化する意味もあり、ブロックを４つとした例を示してきた。電圧降下量や離散補正データを算出する位置であるノードはブロックの境界位置の５つの点で表される。しかし補正データを精度よく計算するためには、ブロックやノードの数としては、多ければ多いほど前述した直線近似による誤差が少なくなるため、好ましいが、その一方で計算量が増加することは言うまでもない。
【０３１０】
一方、限られたブロック数、ノード数で、誤差を少なくするための手法としては、電圧降下量や補正データの変化の大きい箇所はブロックや、ノードの間隔を細かく設定し、逆に電圧降下量や補正データの変化の小さい箇所は、ブロックや、ノードを設定する間隔を荒くすることが好ましい。このようにノードやブロックを設定すれば、前述した直線近似を行っても誤差を少なく、かつ少ない計算量で計算ができるという点で非常に好ましい。
【０３１１】
図２５（ａ）は走査配線の両側に走査回路を備えた場合に画面に全白を表示した際の補正画像データを計算した計算結果の例である。
【０３１２】
理想的な計算結果としては同図の点線にあるような曲線として計算されることが好ましいが、本発明では縮退化を行って計算しているため、実際には、図中○マークで記載した、ノードの位置において離散補正画像データが算出されており、その中間の位置に置いては、隣接するノードとノードの補正画像データを直線近似して計算していることについては先に述べた。
【０３１３】
この場合、ノードの位置としては図２５（ａ）の点線の勾配の大きい、画面の左右両端に近いほど、ノードの設定間隔を細かくし、画面の中央ほどノードの設定間隔を荒くすれば、限られた計算量のなかで直線補間を行うことによる計算誤差を低減することができ、好ましかった。
【０３１４】
図２５（ｂ）は走査配線の片側にのみ、走査回路を備えた場合に、画面に全白を表示した際の補正画像データを計算した計算結果の例である。
【０３１５】
このような場合でも、変化の大きい画面の左側（走査回路のある側）ほどノードの設定間隔を細かくし、画面の右側（走査回路のない側）ほどブロックや、ノードの設定間隔を荒くすることで、少ない計算量で精度のよい計算を行うことができるなど、好ましかった。
【０３１６】
なおこの場合も、隣接するノードとノードの間隔は２のべき乗に選択したほうが補間回路でのハードウエア量を少なくできるため、好ましいことはいうまでもない。
【０３１７】
また、前述した、画像データ基準値を設定する間隔においては、画像データの大きさによって、以下のように設定することが好ましかった。
【０３１８】
とくに画像データの小さい箇所では、画像データ自体の大きさが小さいため、補正データを算出した際の誤差により受ける影響が目立ちやすいという特徴がある。またこれと逆に、画像データの大きさが大きい箇所では、画像データの大きさ自体が大きいため、補正データを算出した際の誤差による影響は目立ちにくい。
【０３１９】
このような特徴を鑑みて、補正の誤差を減らすという観点では、画像データの小さい領域において、画像データ基準値を設定する間隔を細かく設定し、逆に、画像データの大きさの大きい領域においては、画像データ基準値を設定する間隔を荒く設定することが好ましかった。
【０３２０】
より具体的には、本発明者らは、画像データ基準値として、０、２、４、６、８、１６、３２、４８、６４、９６、１２８、１９２、２５６を選択して計算を行ったところ、非常に好ましかった。
【０３２１】
なおこの場合も隣接する画像データ基準値との間の間隔は、２のべき乗に選択することで計算を行うための補間回路のハードウエアを小さくできるため（割り算器などをビットシフト回路に置き換えることが可能。）非常に好ましかった。
【０３２２】
（第２の実施形態）
第１の実施形態では、入力画像データに対し、離散的な画像データの基準値を設定するとともに、行配線上に基準点を設定し、該基準点における、画像データ基準値の大きさの画像データに対する補正データを算出していた。
【０３２３】
さらに離散的に算出された補正データを補間することにより、入力された画像データの水平表示位置と、その大きさに応じた補正データを算出し、画像データと加算することにより、補正を実現していた。
【０３２４】
一方、上述の構成とは別に下記の構成によっても同様な補正が行える。
【０３２５】
離散的な水平位置と、画像データ基準値に対する、画像データの補正結果（すなわち前記離散補正データと画像データ基準値の和：すなわち補正画像データ）を算出し、
さらに離散的に算出された補正結果を補間し、入力された画像データの水平表示位置と、その大きさに応じた補正結果を算出し、その補正結果に応じて変調を行ってもよい。
【０３２６】
この構成では、離散的な計算の際に、画像データと補正データの加算された結果として算出されるため、補間後に画像データと補正データの加算を行う必要はない。
【０３２７】
【発明の効果】
以上説明したように、本発明の画像表示装置によれば、従来からの課題であった、走査配線上の電圧降下による表示画像の劣化を改善することができた。
【０３２８】
また、いくつかの近似を導入したことにより、電圧降下を補正するための、画像データの補正量を簡単に計算することができ、非常に簡単なハードウエアでそれを実現することができるなど、非常に優れた効果があった。
【０３２９】
また、表示画像の違和感についても低減することができるなどの優れた効果があった。
【図面の簡単な説明】
【図１】本発明の実施形態に係る画像表示装置の概観を示す図である。
【図２】表示パネルの電気的な接続を示す図である。
【図３】表面伝導型放出素子の特性を示す図である。
【図４】表示パネルの駆動方法を示す図である。
【図５】電圧降下の影響を説明する図である。
【図６】本発明の実施形態の縮退モデルを説明する図である。
【図７】離散的に算出した電圧降下量を示すグラフである。
【図８】離散的に算出した放出電流の変化量を示すグラフである。
【図９】本発明の実施形態の補正データの算出方法を説明するための図である。
【図１０】画像データの大きさが１２８の場合の補正データの算出例を示す図である。
【図１１】画像データの大きさが１９２の場合の補正データの算出例を示す図である。
【図１２】本発明の実施形態の補正データの補間方法を説明するための図である。
【図１３】本発明の実施形態の補正回路を内蔵した画像表示装置の概略構成を示すブロック図である。
【図１４】本発明の実施形態に係る画像表示装置の走査回路の構成を示すブロック図である。
【図１５】本発明の実施形態に係る画像表示装置の逆γ処理部の構成を示すブロック図である。
【図１６】本発明の実施形態に係る画像表示装置の逆γ処理部の入出力特性を示す図である。
【図１７】本発明の実施形態に係る画像表示装置のデータ配列変換部の構成を示すブロック図である。
【図１８】本発明の実施形態に係る画像表示装置の変調手段の構成及び動作を説明する図である。
【図１９】本発明の実施形態に係る画像表示装置の変調手段のタイミングチャートである。
【図２０】本発明の実施形態に係る画像表示装置の補正データ算出手段の構成を示すブロック図である。
【図２１】本発明の実施形態に係る画像表示装置の離散補正データ算出部の構成を示すブロック図である。
【図２２】本発明の実施形態の補正データ補間部の構成を示すブロック図である。
【図２３】本発明の実施形態の直線近似手段の構成を示すブロック図である。
【図２４】本発明の実施形態に係る画像表示装置のタイミングチャートである。
【図２５】本発明の実施形態のノードの設定する間隔について説明するための図である。
【図２６】従来の画像表示装置の構成を示すブロック図である。
【符号の説明】
１  表示パネル
２  走査回路
８  パルス幅変調手段
１２  加算器
１４  補正データ算出手段
１７  逆γ処理部
１９  遅延回路
１００ａ〜１００ｃ  点灯数カウント手段
１０１ａ〜１０１ｃ  レジスタ群
１０３  テーブルメモリ
１１１  テーブルメモリ２
１０７ａ〜１０７ｃ  コンパレータ
１２３〜１２４  デコーダ
１００１  基板
１００２  冷陰極素子
１００３  行配線（走査配線）
１００４  列配線（変調配線）
１００７  フェースプレート
１００８  蛍光膜
２１２２  加算器
【図１】
0003715948.tif 000026
【図２】
0003715948.tif 000027
【図３】
0003715948.tif 000028
【図４】
0003715948.tif 000029
【図５】
0003715948.tif 000030
【図６】
0003715948.tif 000031
【図７】
0003715948.tif 000032
【図８】
0003715948.tif 000033
【図９】
0003715948.tif 000034
【図１０】
0003715948.tif 000035
【図１１】
0003715948.tif 000036
【図１２】
0003715948.tif 000037
【図１３】
0003715948.tif 000038
【図１４】
0003715948.tif 000039
【図１５】
0003715948.tif 000040
【図１６】
0003715948.tif 000041
【図１７】
0003715948.tif 000042
【図１８】
0003715948.tif 000043
【図１９】
0003715948.tif 000044
【図２０】
0003715948.tif 000045
【図２１】
0003715948.tif 000046
【図２２】
0003715948.tif 000047
【図２３】
0003715948.tif 000048
【図２４】
0003715948.tif 000049
【図２５】
0003715948.tif 000050
【図２６】
0003715948.tif 000051