(57)【特許請求の範囲】
【請求項１】
ハーフ電源電圧でプリチャージさせる動作スイッチ部と、
前記動作スイッチ部に連結され、過電流が流れる場合、絶縁破壊されるアンチヒューズと、
前記アンチヒューズのプログラミングされた状態を確認するための感知信号を受信する感知信号入力部と、
前記アンチヒューズの絶縁破壊のために電源電圧を供給する破壊電圧供給部と、
前記感知信号入力部の信号に応じて、アンチヒューズのプログラミング状態を出力する出力部と、
前記出力部の信号に応じて、高速低電力で強く帰還させる帰還部と、
前記帰還部の信号を受信して、前記破壊電圧供給部から前記アンチヒューズに供給される電流パスを断続する電流遮断部と、
前記帰還部から前記出力部に流れる電流を遮断するための逆電流防止部と、
前記出力部の制御信号を受信して、前記アンチヒューズにハーフ電源電圧で強く安定させるラッチ部と、
を備えることを特徴とするアンチヒューズプログラミング回路。
【請求項２】
前記動作スイッチ部は、ハーフ電源電圧端と前記アンチヒューズとの間に介在され、プリチャージ信号に応じて動作するＰＭＯＳを有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項３】
前記感知信号入力部は、前記アンチヒューズと接地端との間に介在され、感知信号に応じて動作するＮＭＯＳを有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項４】
前記破壊電圧供給部は、電源電圧端と前記電流遮断部との間に介在され、プログラミング信号に応じて動作されるＰＭＯＳを有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項５】
前記出力部は、前記アンチヒューズに連結され、ハーフ電源電圧で供給されて、前記アンチヒューズの出力信号を反転させて前記制御信号をラッチ部に出力する第１インバータと、
ハーフ電源電圧で供給されて、前記第１インバータの出力信号を反転させる第２インバータと、
を有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項６】
前記電流遮断部は、前記破壊電圧供給部の出力端と前記アンチヒューズとの間に介在され、前記帰還部の信号に応じて動作するＰＭＯＳを有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項７】
前記帰還部は、ハーフ電圧で動作する前記出力部の出力電圧を強く維持させるため、電源電圧で動作するクロスカップルされたフィードバックループであることを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項８】
前記逆電流防止部は、電源電圧で動作する前記帰還部の出力電圧が前記出力部に流れることを防止するため、ハーフ電源電圧で動作するトランジスタを有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【請求項９】
前記ラッチ部は、プログラミング信号に応じて動作され、ハーフ電源電圧を前記アンチヒューズに供給する第１ＰＭＯＳと、
前記第１ＰＭＯＳに直列連結され、前記出力部の制御信号に応じて前記アンチヒューズとハーフ電源電圧との経路を断続する第２ＰＭＯＳと、
を有することを特徴とする請求項１記載のアンチヒューズプログラミング回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアンチヒューズのプログラミング回路に関するもので、より詳しくはアンチヒューズのプログラム後に発生する電流パスを、クロスカップルされたフィードバックループによって、短時間内に遮断することにより、電力消費を最小にし、より早く安定化した出力信号得るようにしたクロスカップルされたフィードバックループを有するアンチヒューズのプログラミング回路に関するものである。
【０００２】
【従来の技術】
一般的なヒューズは、既定値以上の電流が流れると、発熱により溶断され、回路を開放して機器を保護するために使用される。
【０００３】
一方、半導体メモリ素子などにおいて、冗長回路に使用されるヒューズは、故障ラインから予備ラインに切り換えるために使用される。この際に使用されるヒューズをプログラムするための方式としては、過電流を流して溶断させる電気ヒューズ方式と、レーザービームでヒューズを燃やして切る方式とがある。
【０００４】
前述した方式のうち、レーザーで切断する方法が、単純で確実でありながら配置も容易であるので、広く用いられている。この際に使用されるヒューズの材料としては、ポリシリコン配線又は金属配線がある。
【０００５】
ところで、前記方式のなかで、高電流を流して送る方式においては、高電流ドライバー及びヒューズブローイングパッドが必要であるので、面積の点で不利であるだけでなく、断線時に発生する残留物が存在し、スイッチオフ現象が発生する。
【０００６】
また、ポリシリコンをレーザービームにて切断する場合は、正確にレーザービームを照射しても誤差が発生し、断線時に残留物が生ずる。更に、レーザー切断装備は、作業時間が長くかかり、取り扱いが難しく、不正確であるという問題点があり、パッケージレベルでの修理が不可能であるため、単価及び信頼性が低下するという問題点がある。
【０００７】
このような問題点を解決するため、パッケージレベルでも簡単にプログラミングし得るアンチヒューズという新たな素子を導入することとなった。
【０００８】
【発明が解決しようとする課題】
アンチヒューズは、プログラム時、上部電極と下部電極との間に印加される電圧差に応じて、上部電極と下部電極との間にある絶縁膜が絶縁破壊電圧で易しく絶縁破壊されるようにして、２電極が短絡されるようにしたヒューズである。
【０００９】
すなわち、一般的なヒューズの場合、断線させることでプログラミングを行う方式であるが、アンチヒューズの場合は、互いに連結させることでプログラミングを行う方式である。
【００１０】
したがって、このようなアンチヒューズをプログラミングし、プログラミングされた結果を確認するための回路が必要となる。
【００１１】
本発明は前記のような問題点を解決するためになされたもので、本発明の目的は、アンチヒューズのプログラム後に発生する電流パスを、クロスカップルされたフィードバックループによって、短時間内に遮断することにより、電力消費を最小化し、より早く安定化した出力信号得るようにしたアンチヒューズのプログラミング回路を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を実現するための本発明は、ハーフ電源電圧でプリチャージさせる動作スイッチ部と、動作スイッチ部に連結され、過電流が流れる場合、絶縁破壊されるアンチヒューズと、アンチヒューズのプログラミングされた状態を確認するための感知信号を受信する感知信号入力部と、アンチヒューズの絶縁破壊のために電源電圧を供給する破壊電圧供給部と、感知信号入力部の信号に応じて、アンチヒューズのプログラミング状態を出力する出力部と、出力部の信号に応じて、高速低電力で強く帰還させる帰還部と、帰還部の信号を受信して、破壊電圧供給部からアンチヒューズに供給される電流パスを断続する電流遮断部と、帰還部から出力部に流れる電流を遮断するための逆電流防止部と、出力部の信号を受信して、アンチヒューズにハーフ電源電圧で強く安定させるラッチ部とからなる。
【００１３】
前記アンチヒューズは、ハーフ電源電圧では絶縁状態が維持され、電源電圧では絶縁破壊されるように設定されている。
【００１４】
このように構成される本発明の動作を説明すると次のようである。
【００１５】
一般的な状態、つまりプログラミング信号が入力されないときには、動作スイッチを通じてハーフ電源電圧がプログラミング回路に供給されてプリチャージされ、ラッチ部によりハーフ電源電圧が、プリチャージが不安定であるとき、強く維持される。
【００１６】
このような状態で、アンチヒューズをプログラミングするためのプログラミング信号が入力されると、破壊電圧供給部により電源電圧がアンチヒューズに供給され、絶縁破壊されて、プログラミングされる。
【００１７】
このようにアンチヒューズがプログラミングされた後には、アンチヒューズのプログラミングされた状態を確認するため、感知信号入力部を通じて信号が入力されると、アンチヒューズが絶縁破壊された状態が出力部を通じて出力される。
【００１８】
また、アンチヒューズが絶縁破壊されることにより、破壊電圧供給部を通じて電源電圧が供給される電流パスが形成され、電流遮断部で出力部の信号を受信し電流パスを遮断することで、それ以上の電流が消耗されることを防止することとなる。
【００１９】
電流遮断部の動作のため、出力部の信号は帰還部を通じて強く帰還されることにより、電流の遮断を高速低電力で行い、逆電流防止部により、帰還部から出力部に流れる逆電流を遮断することとなる。
【００２０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を添付図面を参照して説明する。また、本実施の形態は本発明の権利範囲を限定するものではなく、単に例示的に提示するものである。
【００２１】
図１は本発明による実施の形態を示すもので、アンチヒューズのプログラミング回路をメモリ素子に使用する場合を示す回路図である。
【００２２】
同図に示すように、動作スイッチ部１０は、アンチヒューズプログラミング回路を動作させるため、ハーフ電源電圧（ＨＶＣＣ）を断続して、アンチヒューズプログラミング回路をプリチャージさせる第１ＰＭＯＳ（Ｐ１）からなる。
【００２３】
第１ＰＭＯＳ（Ｐ１）は、ソースがハーフ電源電圧（ＨＶＣＣ）に連結され、ドレインがアンチヒューズ９０の一端に連結される。そして、相補プリチャージ信号（ｐｒｅｃｈｂ）がゲート端に入力されることにより、動作する。
【００２４】
以後、アンチヒューズ９０の一端と第１ＰＭＯＳ（Ｐ１）のドレインが連結された部分をノードａと呼ぶ。
【００２５】
感知信号入力部２０は、接地とアンチヒューズ９０の他端にそれぞれソースとドレインに連結され、ゲートには、欠陥の発生したアドレス信号（ＡＤＤＲ）が連結された第３ＮＭＯＳ（Ｎ３）からなる。
【００２６】
出力部３０は、ノードａの信号を反転する第１インバータ（ＩＮＶ１）と、第１インバータ（ＩＮＶ１）の出力を反転する第２インバータ（ＩＮＶ２）とからなる。
【００２７】
この際に、第１インバータ（ＩＮＶ１）と第２インバータ（ＩＮＶ２）はハーフ電源電圧で動作し、出力が高電位であるとき、ハーフ電源電圧（ＨＶＣＣ）となる。
【００２８】
帰還部４０は、出力電圧の変化を高速に帰還させるため、電源電圧（ＶＣＣ）で動作するクロスカップルされたフィードバックループで、第６ＰＭＯＳ（Ｐ６）と第７ＰＭＯＳ（Ｐ７）とからなる。すなわち、第６ＰＭＯＳ（Ｐ６）と第７ＰＭＯＳ（Ｐ７）のソースは電源電圧（ＶＣＣ）に連結され、第６ＰＭＯＳ（Ｐ６）のゲートは第７ＰＭＯＳ（Ｐ７）のドレインに連結され、第７ＰＭＯＳ（Ｐ７）のゲートは第６ＰＭＯＳ（Ｐ６）のドレインに連結される。そして、第６ＰＭＯＳ（Ｐ６）のドレインは第１ＮＭＯＳ（Ｎ１）を介して第１インバータ（ＩＮＶ１）の出力端に連結され、第７ＰＭＯＳ（Ｐ７）のドレインは第２ＮＭＯＳ（Ｎ２）を介して第２インバータ（ＩＮＶ２）の出力端に連結される。
【００２９】
以下、第６ＰＭＯＳ（Ｐ６）のドレインと第１ＮＭＯＳ（Ｎ１）のドレインが連結された部分をノードｂと呼び、第７ＰＭＯＳ（Ｐ７）のドレインと第２ＮＭＯＳ（Ｎ２）のドレインが連結された部分をノードｃと呼ぶ。
【００３０】
前記第１ＮＭＯＳ（Ｎ１）と第２ＮＭＯＳ（Ｎ２）は逆電流防止部５０であり、ゲートにハーフ電源電圧（ＨＶＣＣ）が連結されているので、常にターンオンされている。
【００３１】
第１ＮＭＯＳ（Ｎ１）と第２ＮＭＯＳ（Ｎ２）は、ノードｂとノードｃに電源電圧（ＶＣＣ）が印加される場合、第１インバータ（ＩＮＶ１）と第２インバータ（ＩＮＶ２）に電流パスが形成され、電流が逆方向に流れることとなる。しかし、第１ＮＭＯＳ（Ｎ１）と第２ＮＭＯＳ（Ｎ２）はハーフ電源電圧（ＨＶＣＣ）でターンオンされているため、第１ＮＭＯＳ（Ｎ１）と第２ＮＭＯＳ（Ｎ２）に流れ得る電流はハーフ電源電圧（ＨＶＣＣ）としきい値電圧（Ｖｔ）との差だけ流れるので、逆方向に流れる電流を防止することができる。
【００３２】
そして、破壊電圧供給部６０は、相補プログラミング信号（ｐｇｍｂ）により動作し、電源電圧（ＶＣＣ）をノードａに供給するためのもので、第２ＰＭＯＳ（Ｐ２）からなる。
【００３３】
この際に、破壊電圧供給部６０により供給されるアンチヒューズ９０の破壊電圧、つまり電源電圧（ＶＣＣ）を遮断して、アンチヒューズ９０のプログラミング後に発生する電流パスを遮断するための電流遮断部７０として第３ＰＭＯＳ（Ｐ３）が連結される。
【００３４】
前記第２ＰＭＯＳ（Ｐ２）は、ソースに電源電圧（ＶＣＣ）が接続され、ドレインに電流遮断部７０の第３ＰＭＯＳ（Ｐ３）のソースが連結され、第３ＰＭＯＳ（Ｐ３）のソースはノードａに連結される。そして、第２ＰＭＯＳ（Ｐ２）のゲートには、相補プログラミング信号（ｐｇｍｂ）が入力され、第３ＰＭＯＳ（Ｐ３）のゲートには、ノードｂが連結され、強い電源電圧（ＶＣＣ）で動作する。
【００３５】
ラッチ部８０は、ノードａに印加される電圧の不安定により出力信号値が変化しないように、強く安定させるためのプログラミング信号（ｐｇｍ）により動作する第４ＰＭＯＳ（Ｐ４）と、第１インバータ（ＩＮＶ１）の出力信号に応じて動作する第５ＰＭＯＳ（Ｐ５）とからなる。前記第４ＰＭＯＳ（Ｐ４）のソースはハーフ電源電圧（ＨＶＣＣ）に連結され、ドレインは第５ＰＭＯＳ（Ｐ５）のソースに連結される。そして、第５ＰＭＯＳ（Ｐ５）のドレインはノードａに連結される。
【００３６】
したがって、一般的な状態では、プログラミング信号（ｐｇｍ）が低電位であるため、第４ＰＭＯＳ（Ｐ４）がターンオンされ、ノードａは相補プリチャージ信号（ｐｒｅｃｈｂ）によりハーフ電源電圧（ＨＶＣＣ）でプリチャージされているため、第１インバータ（ＩＮＶ１）の出力が低電位となり、第５ＰＭＯＳ（Ｐ５）がターンオンされる。それで、ハーフ電源電圧（ＨＶＣＣ）がノードａに印加されることにより、安定した状態が維持される。
【００３７】
しかし、アンチヒューズ９０をプログラムさせるため、プログラミング信号（ｐｇｍ）が高電位に変化すると、第４ＰＭＯＳ（Ｐ４）がオフされ、かつ第５ＰＭＯＳ（Ｐ５）もアンチヒューズがプログラミングされ、第１インバータ（ＩＮＶ１）の出力が高電位に変化してオフされる。結果として、ハーフ電源電圧（ＨＶＣＣ）により電流がノードａに印加される電流パスを遮断すると共に、高電位、即ち、ハーフ電源電圧（ＨＶＣＣ）が第１インバータ（ＩＮＶ１）の出力端子にラッチされる。
【００３８】
前記アンチヒューズ９０のプログラミングされた状態を確認するための出力端（ｒｅｐｂ）はノードｃとする。
【００３９】
図２は本発明による実施の形態での入出力信号を示すシミュレーショングラフである。
【００４０】
このようなアンチヒューズプログラミング回路の動作を図２の入出力信号を示すシミュレーショングラフを参照して説明すると次のようである。
【００４１】
まず、正常状態時を述べる。
【００４２】
正常状態で、動作スイッチ部１０の相補プリチャージ信号（ｐｒｅｃｈｂ）が低電位状態で第１ＰＭＯＳ（Ｐ１）をターンオンさせて、ハーフ電源電圧がノードａに印加されるようにして、アンチヒューズプログラミング回路をプリチャージされる。
【００４３】
すると、出力部３０の出力値は、ノードａが高電位と設定されるため、第１インバータ（ＩＮＶ１）により反転されて、ノードｂが低電位となり、再びこの値は第２インバータ（ＩＮＶ２）により再度反転されて、ノードｃが高電位となる。
【００４４】
帰還部４０では、ノードｂが低電位となることにより、第７ＰＭＯＳ（Ｐ７）がターンオンされ、ノードｃには電源電圧（ＶＣＣ）が印加されて、出力端（ｒｅｐｂ）が高電位となり、ノードｃが高電位となることにより、第６ＰＭＯＳ（Ｐ６）が強くオフされて、ノードｂは低電位を維持することとなる。このノードｂの値が電流遮断部７０の第３ＰＭＯＳ（Ｐ３）のゲートに入力されて、第３ＰＭＯＳ（Ｐ３）がターンオンされた状態を維持することとなる。
【００４５】
また、ラッチ部８０は、ノードａがプリチャージされて高電位となることにより、第１インバータ（ＩＮＶ１）により反転され、この値が再び第５ＰＭＯＳ（Ｐ５）のゲートに印加されることにより、第５ＰＭＯＳ（Ｐ５）がターンオンされた状態を維持する。
【００４６】
このようにプリチャージされた状態で、相補プリチャージ信号（ｐｒｅｃｈｂ）が高電位に転移され、感知信号入力部２０を通じてアドレス信号（ＡＤＤＲ）が入力されて、第３ＮＭＯＳ（Ｎ３）がターンオンされた状態であるが、未だプログラミング信号（ｐｇｍ）が入力されないため、アンチヒューズ９０が続けて絶縁状態を維持して、ノードａの電位は変化しない。
【００４７】
その後、プログラミング信号（ｐｇｍ）が入力されると、ラッチ部８０の第４ＰＭＯＳ（Ｐ４）がオフされて、ハーフ電源電圧（ＨＶＣＣ）がノードａに供給されることを遮断し、相補プログラミング信号（ｐｇｍ）が破壊電圧供給部６０の第２ＰＭＯＳ（Ｐ２）をターンオンさせることで、電源電圧（ＶＣＣ）が第３ＰＭＯＳ（Ｐ３）を通じてアンチヒューズ９０に供給され、第３ＮＭＯＳ（Ｎ３）を通じて電流パスが形成されることにより、アンチヒューズ９０が絶縁破壊されてプログラミングされる。
【００４８】
すると、ノードａの電位は低電位に変化し、第１インバータ（ＩＮＶ１）により反転されて、出力値が高電位となる。この値は第１ＮＭＯＳ（Ｎ１）を通じて伝達されて、ノードｂも高電位となる。第１インバータ（ＩＮＶ１）の出力値を動作信号として受ける第５ＰＭＯＳ（Ｐ５）はオフされて、ノードａが電源電圧（ＶＣＣ）に維持されることにより、逆方向に流れる電流を遮断することとなる。
【００４９】
また、ノードｂが高電位となることにより、破壊電圧供給部６０を通じて電源電圧（ＶＣＣ）がノードａに供給されるため、ターンオンされている第３ＰＭＯＳ（Ｐ３）をオフさせることにより、アンチヒューズ９０がプログラミングされて形成された電流パスを遮断して、それ以上の電流が流れないようにする。
【００５０】
第３ＰＭＯＳ（Ｐ３）を帰還部４０の電源電圧（ＶＣＣ）で強くオフさせることで、高速に第３ＰＭＯＳ（Ｐ３）をオフさせることができ、帰還部４０により安定状態を維持させることができる。
【００５１】
このように、アンチヒューズ９０が絶縁破壊されてプログラミングされると、第３ＮＭＯＳ（Ｎ３）のターンオンによりノードａが低電位となり、この値は第１インバータ（ＩＮＶ１）を通じて反転されてから第２インバータ（ＩＮＶ２）を通じて反転された低電位値がノードｃに印加され、出力端（ｒｅｐｂ）を通じて低電位値が出力される。
【００５２】
したがって、ノードｃが低電位となることにより、第６ＰＭＯＳ（Ｐ６）がターンオンされ、ノードｂは高電位となる。すると、第７ＰＭＯＳ（Ｐ７）はオフされ、第２インバータ（ＩＮＶ２）の出力値がそのまま維持される。このように、帰還部（４０）により出力値は早く安定化され、電源電圧（ＶＣＣ）により駆動されることにより、第２インバータ（ＩＮＶ２）のハーフ電源電圧（ＨＶＣＣ）による出力値より強く電流遮断部（７０）を動作させて、電力の消費を防止することができる。
【００５３】
【発明の効果】
以上説明したように、本発明は、半導体装置において絶縁破壊を引き起こして互いに連結させるアンチヒューズを用いることで、パッケージ段階でのプログラムができるので、信頼性が向上されるという利点がある。
【００５４】
また、アンチヒューズのプログラムされた状態を確認するための出力部に、電源電圧で駆動されるクロスカップルされた帰還回路を置いて、アンチヒューズのプログラミング後に発生する電流パスを短時間に低電力で強く遮断して、電力消費を著しく減らすことができるという利点がある。
【図面の簡単な説明】
【図１】  本発明による実施の形態を示すもので、アンチヒューズのプログラミング回路を示す回路図である。
【図２】  本発明による実施の形態での入出力信号を示すシミュレーショングラフである。
【符号の説明】
１０  動作スイッチ部、２０  感知信号入力部、３０  出力部、４０  帰還部、５０  逆電流防止部、６０  破壊電圧供給部、７０  電流遮断部、８０  ラッチ部、９０  アンチヒューズ、ＩＮＶ１  第１インバータ、ＩＮＶ２  第２インバータ、Ｎ１  第１ＮＭＯＳ、Ｎ２  第２ＮＭＯＳ、Ｎ３  第３ＮＭＯＳ、Ｐ１第１ＰＭＯＳ、Ｐ２  第２ＰＭＯＳ、Ｐ３  第３ＰＭＯＳ、Ｐ４  第４ＰＭＯＳ、Ｐ５  第５ＰＭＯＳ、Ｐ６  第６ＰＭＯＳ、Ｐ７  第７ＰＭＯＳ。
【図１】
0003660829.tif 000002
【図２】
0003660829.tif 000003