(57)【特許請求の範囲】
【請求項１】
Ｓi基板結晶上にＧaＮ系化合物半導体からなるバッファ層を介して積層形成されたＧaＮ系化合物半導体からなるｐ型半導体層、およびこのｐ型半導体層の上面に積層形成されたＧaＮ系化合物半導体からなるｎ型半導体層と、
このｎ型半導体層上の一部領域に選択的に形成されたｐ型不純物拡散層、およびこのｐ型不純物拡散層上の一部領域に選択的に形成されたｎ型不純物拡散層と、
このｎ型不純物拡散層の上部露出面に形成したエミッタ電極と、
前記ｎ型半導体層の上部露出面から前記ｐ型不純物拡散層の側部露出面に掛けて設けた絶縁層を介して前記ｎ型半導体層上に形成したゲート電極と、
前記Ｓi基板結晶および前記バッファ層の前記ゲート電極の下方領域をその裏面側から選択的に除去して露出させた前記ｐ型半導体層の下面に形成したコレクタ電極と
を備えたことを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記ｐ型不純物拡散層は、前記ｎ型半導体層にその表面側から所定の深さまでｐ型不純物を選択的に拡散して形成された領域からなり、
前記ｎ型不純物拡散層は、上記ｐ型不純物拡散層にその表面側から所定の深さまでｎ型不純物を選択的に拡散して形成された領域からなることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記ｐ型不純物拡散層は、前記ｎ型半導体層上に領域選択成長させて形成された領域からなり、
前記ｎ型不純物拡散層は、上記ｐ型不純物拡散層上に更に領域選択成長させて形成された領域からなることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
前記ｐ型不純物拡散層および前記ｎ型不純物拡散層は、前記基板結晶上に形成されてゲート部をなす前記ｎ型半導体層よりも大きなバンドギャップを有するＧaＮ系化合物半導体からなることを特徴とする請求項２または３に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項５】
Ｓi基板結晶上にＧaＮ系化合物半導体を成長させるためのバッファ層を形成した後、このバッファ層上にＧaＮ系化合物半導体からなるｐ型半導体層およびｎ型半導体層を順に成長させる第１の工程と、
上記ｎ型半導体層の上部にｐ型不純物を拡散してｐ型不純物拡散層を選択的に形成した後、このｐ型不純物拡散層の上部にｎ型不純物を拡散してｎ型不純物拡散層を選択的に形成する第２の工程と、
前記ｎ型不純物拡散層および前記ｐ型不純物拡散層の一部を選択的に除去して前記ｎ型半導体層を部分的に露出させた後、残された前記ｎ型不純物拡散層の上部露出面にエミッタ電極を形成すると共に、前記ｎ型半導体層の上部露出面から前記ｐ型不純物拡散領域の側部露出面に掛けて絶縁層を形成した後、この絶縁層上にゲート電極を形成する第３の工程と、
前記ゲート電極の下方領域を前記Ｓi基板結晶の裏面側から該Ｓi基板結晶と前記バッファ層とを選択的に除去して前記ｐ型半導体層の下面を露出させた後、このｐ型半導体層の露出面にコレクタ電極を形成する第４の工程と
を備えたことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項６】
前記第２の工程は、前記ｎ型半導体層に対するｐ型不純物の選択的な拡散処理、およびｐ型不純物拡散領域に対するｎ型不純物の選択的な拡散処理と、各領域にそれぞれ拡散した不純物の活性化処理とからなることを特徴とする請求項５に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項７】
Ｓi基板結晶上にＧaＮ系化合物半導体を成長させるためのバッファ層を形成した後、このバッファ層上にＧaＮ系化合物半導体からなるｐ型半導体層およびｎ型半導体層を順に成長させる第１の工程と、
上記ｎ型半導体層の上部の予め設定された領域にｐ型不純物拡散層を領域選択成長させて形成した後、更にこのｐ型不純物拡散層の上部にｎ型不純物拡散領域を領域選択成長させて形成する第２の工程と、
上記ｎ型不純物拡散層の上面にエミッタ電極を形成すると共に、前記ｎ型半導体層の上部露出面から前記ｐ型不純物拡散層の側部露出面に掛けて絶縁層を形成した後、この絶縁層上にゲート電極を形成する第３の工程と、
前記ゲート電極の下方領域を前記Ｓi基板結晶の裏面側から該Ｓi基板結晶と前記バッファ層とを選択的に除去して前記ｐ型半導体層の下面を露出させた後、このｐ型半導体層の露出面にコレクタ電極を形成する第４の工程と
を備えたことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＧａＮ系化合物半導体を用いて構成される高耐圧で大電流制御可能な絶縁ゲート型バイポーラトランジスタとその製造方法に関する。
【０００２】
【関連する背景技術】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、ＭＯＳ型電界効果トランジスタが有する高速動作性と、バイポーラトランジスタが有する低損失性とを兼ね備えた特徴を有し、大電力の制御用のパワーデバイスの１つとして注目されている。
【０００３】
この種のＩＧＢＴは、素子構造的には、Ｎチャネル型のＭＯＳ−ＦＥＴのドレイン層をなすｎ型半導体層の下面側にコレクタとしてのｐ＋型半導体層を設けたｐ＋ｎ−ｐｎ＋からなる４層構造をなし、ゲート電極とエミッタ電極との間に加えられた電圧により、上記ゲート電極直下のｐ型半導体層にＮ型のチャネルを形成する。そしてエミッタ電極下のｎ＋半導体層から、ＭＯＳ−ＦＥＴにおけるドレイン層としてのｎ−型半導体層へと電子を注入する。この電子は前記ｐ＋型半導体層（コレクタ）、ｎ−型半導体層（ベース／ドレイン）、およびｐ型半導体層（エミッタ）からなるバイポーラトランジスタに対する小数キャリアとなり、コレクタとしてのｎ＋半導体層からの正孔（ホール）の流れ込みを制御する如く動作する。
【０００４】
【発明が解決しようとする課題】
ところで上述した素子構造のＩＧＢＴは、専ら、その半導体材料としてＳｉを用いて構成される。これに対して最近では、ＩＩＩ−Ｖ族化合物半導体を素材とする各種の半導体素子が開発されており、このような観点からＳｉよりも大きなバンドギャップエネルギを有するＧａＮ系の化合物半導体を用いて、高耐圧で大電流を制御可能なＩＧＢＴを実現することが考えられている。
【０００５】
しかしながら、ＩＧＢＴを実現するに適したＧａＮ系化合物半導体からなる大型の基板結晶を得ること自体が困難である。これ故、ＧａＮ系化合物半導体を用いたＩＧＢＴについては、その製造プロセスを含めて、未だにその研究・開発が進められているのが実情である。
【０００６】
本発明はこのような事情を考慮してなされたもので、その目的は、ＧａＮ系化合物半導体を用いた簡易な素子構造の、しかもその製造の容易な絶縁ゲート型バイポーラトランジスタとその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上述した目的を達成するべく本発明に係る絶縁ゲート型バイポーラトランジスタは、請求項１に記載するように、結晶性の良好なＳi基板結晶上にＧaＮ系化合物半導体からなるバッファ層を介して積層形成されたＧaＮ系化合物半導体からなるｐ型半導体層、およびこのｐ型半導体層の上面に積層形成されたＧaＮ系化合物半導体からなるｎ型半導体層と、更に上記ｎ型半導体層上の一部領域に選択的に形成されたｐ型不純物拡散層、およびこのｐ型不純物拡散層上の一部領域に選択的に形成されたｎ型不純物拡散層とを具備した半導体素子構造を有し、
特に上記ｎ型不純物拡散領域の上部露出面にエミッタ電極を形成すると共に、前記ｎ型半導体層の上部露出面から前記ｐ型不純物拡散層の側部露出面に掛けて設けた絶縁層を介して前記ｎ型半導体層上にゲート電極を形成し、一方、前記Ｓi基板結晶および前記バッファ層の前記ゲート電極の下方領域をその裏面側から選択的に除去して露出させた前記ｐ型半導体層の下面にコレクタ電極を形成した構造として実現される。
【０００８】
即ち、本発明は、結晶性の良好なＳi基板結晶上に、ＧaＮ系化合物半導体層を順に成長させて絶縁ゲート型バイポーラトランジスタをなす半導体素子構造を実現し、その最上部に形成されるｎ型不純物拡散領域の上面にエミッタ電極を形成すると共に、前記ｎ型不純物拡散領域の中央部から前記ｎ型半導体層の途中に掛けて溝を形成することで前記ｎ型不純物拡散領域とｎ型半導体層とを分離させ、更に前記溝により露出した前記ｎ型半導体層から前記ｐ型不純物拡散領域の各表面に掛けて設けた絶縁層上にゲート電極を形成し、更に前記ゲート電極の下方領域であって前記基板結晶をその裏面側から選択的に除去して露出させた前記ｐ型半導体層の下面にコレクタ電極を形成することで、高耐圧で大電流制御可能なＧaＮ系化合物半導体からなる絶縁ゲート型バイポーラトランジスタを実現したことを特徴としている。
【０００９】
本発明の好ましい態様は、請求項２に記載するように、前記ｐ型不純物拡散領域を前記ｎ型半導体層にｐ型不純物を選択的に拡散して形成すると共に、前記ｎ型不純物拡散領域を上記ｐ型不純物拡散領域にｎ型不純物を選択的に拡散して形成することを特徴とする。
【００１０】
また本発明の別の好ましい態様は、請求項３に記載するように、前記ｐ型不純物拡散領域を前記ｎ型半導体層上に領域選択成長させて形成すると共に、前記ｎ型不純物拡散領域を上記ｐ型不純物拡散領域上に領域選択成長させて形成することを特徴としている。この際、請求項４に記載するように、前記ｐ型不純物拡散領域および前記ｎ型不純物拡散領域を、前記基板結晶上に形成されてゲート部をなす前記ｎ型半導体層よりも大きなバンドギャップを有するＧａＮ系化合物半導体を用いて形成することが好ましい。
【００１１】
一方、本発明に係る絶縁ゲート型バイポーラトランジスタの製造方法は、請求項５に記載するように、先ず基板結晶上にＧａＮ系化合物半導体を成長させるためのバッファ層を形成した後、このバッファ層上にＧａＮ系化合物半導体からなるｐ型半導体層およびｎ型半導体層を順に成長させた後（第１の工程）、
上記ｎ型半導体層上にｐ型不純物拡散領域を選択的に形成した後、このｐ型不純物拡散領域上にｎ型不純物拡散領域を選択的に形成し（第２の工程）、
次いで前記ｎ型不純物拡散領域の上面にエミッタ電極を形成すると共に、前記ｎ型半導体層の露出面から前記ｐ型不純物拡散領域の露出面に掛けて絶縁層を形成した後、この絶縁層上にゲート電極を形成し（第３の工程）、
しかる後、前記基板結晶の裏面側から該基板結晶と前記バッファ層とを選択的に除去して前記ｐ型半導体層の下面を露出させた後、このｐ型半導体層の露出面にコレクタ電極を形成する（第４の工程）ことを特徴としている。
【００１２】
特に本発明の好ましい態様は、請求項６に記載するように前記第２の工程を、前記ｎ型半導体層に対するｐ型不純物の選択的な拡散処理、およびｐ型不純物拡散領域に対するｎ型不純物の選択的な拡散処理と、各領域にそれぞれ拡散した不純物に対する、例えば高温化加熱による活性化処理とにより実現することを特徴としている。
尚、第２の工程として前述した請求項５に記載した不純物の拡散処理に代えて、請求項７に記載するように前記ｎ型半導体層の上部の予め設定された領域にｐ型不純物拡散層を領域選択成長させて形成した後、更にこのｐ型不純物拡散層の上部にｎ型不純物拡散領域を領域選択成長させて形成するようにしても良い。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態に係る絶縁ゲート型バイポーラトランジスタとその製造方法につき、その半導体材料であるＧａＮ系化合物半導体としてＧａＮを用いる場合を例に説明する。
【００１４】
図１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造工程を概略的に分解して示したものであり、図２はその製造工程の下で完成されるＩＧＢＴの概略的な素子構造を示している。
【００１５】
このＩＧＢＴは、例えばＧａＮからなる化合物半導体層を結晶性良く成長させるべく、そのベースとなる基板結晶１として結晶性が良好で加工性に優れたＳｉを準備し、先ず図１（ａ）に示すように上記基板結晶１上にＧａＮバッファ層２，ｐ−ＧａＮ層３、ｐ＋−ＧａＮ層４、そしてｎ−ＧａＮ層５を順に結晶成長させることから開始される（第１の工程）。
【００１６】
基板結晶１上への上記各層２，３，４，５の結晶成長は、例えば有機金属気相成（ＭＯＣＶＤ）法を用いて行われ、具体的には先ずＧａ源としてトリメチルガリウム、Ｎ源としてジメチルヒドラジンまたはアンモニアを供給し、６００℃の雰囲気で前記ＧａＮバッファ層２を５００ｎｍ厚に結晶成長させることから開始される。次いで前記雰囲気を９００℃に高め、前記Ｇａ源およびＮ源に加えてｐ型の不純物をなすシクロペンタジエニルマグネシウムからなるＭｇ源を供給し、前記ＧａＮバッファ層２上にキャリア濃度が１×１０１７ｃｍ−３のｐ−ＧａＮ層３を、例えば０．５μｍの厚みに形成する。その後、前記Ｍｇ源の供給圧力を高めることで前記ｐ−ＧａＮ層３上に、キャリア濃度が２×１０１８ｃｍ−３からなるｐ＋−ＧａＮ層４を０．３μｍの厚みに形成する。これらのｐ−ＧａＮ層３およびｐ＋−ＧａＮ層４は、後述するようにＩＧＢＴのコレクタ層として用いられるものである。しかる後、前記Ｍｇ源の供給を絶ち、これに代えてｎ型不純物をなすシラン等のＳｉ源を供給し、前記ｐ＋−ＧａＮ層４上に、キャリア濃度が１×１０１８ｃｍ−３のｎ−ＧａＮ層５を１００μｍ厚に成長させる。
【００１７】
以上のようにして基板結晶１上にＧａＮからなる上記各層２，３，４，５を順に成長させたならば、次に第２の工程として前記ｎ−ＧａＮ層５上にマスク材としてのＳｉＯ２膜を設け、これをフォトリソグラフィおよびエッチングして図１（ｂ）に示すように、後述するチャネルの形成領域に相当する中央部領域を覆うマスクＭ１を形成する。そしてこのマスクＭ１を用い、前記ｎ−ＧａＮ層５の上面側より、例えば加速電圧を１００ｋＶとしてｐ型不純物であるＭｇを深くイオン打ち込みし、前記ｎ−ＧａＮ層５の前記マスクＭ１によって覆われていない領域に、キャリア濃度が１×１０１８ｃｍ−３の第１のｐ型不純物拡散領域（ｐ領域）６を選択的に形成する。
【００１８】
次いで前記マスクＭ１を一旦除去した後、再度、上記第１のｐ型不純物拡散領域６の上面を含む前記ｎ−ＧａＮ層５上にマスク材としてのＳｉＯ２膜を設け、これをフォトリソグラフィおよびエッチングして、図１（ｃ）に示すように前記ｎ−ＧａＮ層５の上面と、その周囲のｐ型不純物拡散領域６を部分的に覆う、前記マスクＭ１よりも大きいマスクＭ２を形成する。そしてこのマスクＭ２を用いて、前記ｐ型不純物拡散領域６内に、更に加速電圧を５０ｋＶとしてＭｇを浅くイオン打ち込みし、前記ｐ型不純物拡散領域６内の前記マスクＭ２によって覆われていない領域に、キャリア濃度が２×１０１８ｃｍ−３からなる第２のｐ型不純物拡散領域（ｐ＋領域）７を選択的に形成する。
【００１９】
しかる後、前記マスクＭ２を除去し、今度は図１（ｄ）に示すように前記ｐ型不純物拡散領域（ｐ＋領域）７の上面に、該ｐ型不純物拡散領域（ｐ＋領域）７の外側部を選択的に覆うＳｉＯ２膜からなるマスクＭ３を同様にして形成する。そしてこのマスクＭ３を用い、前記ｐ型不純物拡散領域７および前記第１のｐ型不純物拡散領域６をそれぞれ含む前記ｎ−ＧａＮ層５の露出した領域にｎ型の不純物であるＡｌをイオン打ち込みし、更にｎ型の不純物してのＳｉを注入してキャリア濃度が１×１０１８ｃｍ−３からなるｎ型不純物拡散領域（ｎ領域）８を選択的に形成する。
【００２０】
以上のようなｎ−ＧａＮ層５に対する不純物拡散により、該ｎ−ＧａＮ層５上に第１のｐ型不純物拡散領域（ｐ領域）６、第２のｐ型不純物拡散領域（ｐ＋領域）７、および前記ｎ型不純物拡散領域（ｎ領域）８が順に層構造をなして選択的に形成される。そして前記基板結晶１の上面の中央部領域を除く部位に、ｐｎｐｎ接合した４層の半導体素子構造が実現される（第２の工程）。尚、基板結晶１の上面の中央部領域には、前記ｎ−ＧａＮ層５上にｎ型不純物拡散領域（ｎ領域）８が形成されるに過ぎない。
【００２１】
尚、上述した如く形成された第１のｐ型不純物拡散領域（ｐ領域）６および第２のｐ型不純物拡散領域（ｐ＋領域）７、更には前述したｐ−ＧａＮ層３およびｐ＋−ＧａＮ層４においては、そこにドープされたｐ型の不純物が完全に活性化していない虞がある。従って実際的には、上述した如く形成した素子構造体を１００気圧の窒素で加圧した状態で、１３００℃で２０分間程度加熱処理し、これによって上記ｐ型不純物およびｎ型不純物をそれぞれ十分に活性化してそのキュリア濃度を十分に高めることが望ましい。
【００２２】
さて上述した如くして４層の素子構造体を形成したならば、次に上記素子構造体に電極を形成するべく、先ず図１（ｅ）に示すように、４層構造をなす素子領域の最上部に位置する領域にＳｉＯ２からなるマスクＭ４を部分的に形成する。そしてこのマスクＭ４により、前記第２のｐ型不純物拡散領域（ｐ＋領域）７の上面を覆うと共に、前記ｎ型不純物拡散領域（ｎ領域）８の上記ｐ型不純物拡散領域（ｐ＋領域）７に隣接する領域を部分的に覆う。しかる後、このマスクＭ４を用い、その上面側から前記ｎ型不純物拡散領域（ｎ領域）８の中央露出領域を矩形状にドライ・エッチングする。このエッチングによる矩形状の溝の形成は、前記第１のｐ型不純物拡散領域（ｐ領域）６の側面が露出して前記ｎ型不純物拡散領域（ｎ領域）８と前記ｎ−ＧａＮ層５とが分離される深さまで、例えば４０μｍ程度の溝が形成されるまで、前記ｎ型不純物拡散領域（ｎ領域）８の表面から前記ｎ−ＧａＮ層５の途中の部位まで行われる。このような溝の形成により後述するようにゲート電極のトレンチ構造化がなされ、ゲート部の表面積が稼がれて該半導体素子の小型化が図られる。
【００２３】
しかる後、例えば前記マスクＭ４をそのまま利用し、上記の如く形成された溝の表面に図２に示すように、例えばＡｌＮからなる絶縁層９を形成する。このＡｌＮからなる絶縁層９は、例えばトリメチルアルミニウムとジメチルヒドラジンを原料とする選択成長により形成される。そしてこの溝内に形成された上記絶縁層９上に、前記ｎ−ＧａＮ層５の上方に位置してゲート電極Ｇを形成し、また前記マスクＭ４を除去した後、前記ｎ型不純物拡散領域（ｎ領域）８上にエミッタ電極Ｅを形成する（第３の工程）。尚、上記ゲート電極Ｇは、前記絶縁層９上にＴｉ／Ａｌを真空蒸着して形成され、また前記エミッタ電極Ｅは前記ｎ型不純物拡散領域（ｎ領域）８上にＴｉ／Ａｌをオーミックに真空蒸着して形成される。
【００２４】
その後、第４の工程として前記ｐ−ＧａＮ層３にコレクタ電極Ｃを形成する。このコレクタ電極Ｃの形成は、図２に示すように前記Ｓｉからなる基板結晶１を、その裏面側から選択的にエッチングして前記ｐ−ＧａＮ層３の下面側を露出させ、このｐ−ＧａＮ層３の露出面にＮｉ／Ａｕを真空蒸着することによってなされる。具体的には結晶基板１の裏面にＳｉＯ２膜を形成し、このＳｉＯ２膜をフォトレジストを用いてパターニングしてコレクタ部に相当する領域を開口する。そして上記ＳｉＯ２膜をマスクとして上記開口部をドライエッチングして前記ｐ−ＧａＮ層３が露出するように矩形状の溝を形成し、露出したｐ−ＧａＮ層３の表面に上記コレクタ電極Ｃを蒸着形成するようにすれば良い。
【００２５】
かくして上述した工程の下で製造される上記素子構造のＩＧＢＴによれば、その半導体材料としてバンドキャップエネルギの大きいＧａＮを用いるに際して、これを結晶性の良いＳｉからなる結晶基板１上に格子整合させてＧａＮの各層を成長させて素子構造体を実現しているので、結晶欠陥に起因する自己補償等の問題のない良好なＩＧＢＴを実現することができる。その上で前記結晶基板１の裏面側からコレクタ領域として機能させるｐ−ＧａＮ層３を露出させ、その露出面にコレクタ電極Ｃを形成するので、素子構造体として異質な結晶基板１の影響を受けることなしに、ＩＧＢＴとして必要な電極Ｅ，Ｇ，Ｃをそれぞれ適切に形成することができる。この結果、ＧａＮが有する大きなバンドキャップエネルギを有効に活かして、高耐圧で、大電流制御に適したＩＧＢＴを実現することができる。特に大型の基板結晶を得ること自体が困難なＧａＮ系化合物半導体の材料的性質を効果的に克服して高耐圧・大電流制御用のＩＧＢＴを実現することができる。
【００２６】
ちなみに上記の如くして実現されたＩＧＢＴの動作特性を調べたところ、その耐圧が７００Ｖ以上であり、また１０Ａ以上の大電流を高速に制御し得ることが確認された。またこのような動作特性は、該ＩＧＢＴの動作温度が２５０℃程度に上昇した場合においても、ほぼ良好に維持されることが確認できた。
【００２７】
また前述したようにＩＧＢＴを製造するに際しても、Ｓｉからなる結晶基板１上に、エピタキシャル結晶成長技術を用いてバッファ層２、ｐ−ＧａＮ層３、ｐ＋−ＧａＮ層４、そしてｎ−ＧａＮ層５を順に結晶成長させた後、イオン打ち込みによる不純物拡散技術を用いて上記ｎ−ＧａＮ層５内に簡単にトランジスタ構造を形成し、しかる後、前記結晶基板１を裏面側からエッチングする等して電極形成処理を実行するだけでよいので、その製造が非常に容易である。特に前述した如くｐ型およびｎ型の不純物拡散領域を形成した後、その素子構造体の全体を加熱して各ＧａＮ層に拡散した不純物を活性化するので、各領域におけるキャリア濃度を簡易にして効果的に高めることができる。従ってＩＧＢＴにおけるキャリアの動きを円滑なものとすることができ、動作特性に優れたＩＧＢＴを容易に製作することが可能となる。
【００２８】
尚、本発明は上述した実施形態に限定されるものではない。実施形態においてはＧａＮ系化合物半導体としてＧａＮを用いたが、例えばＳｉをドープしたＩｎＧａＮやＩｎＧａＡｌＮ，ＡｌＧａＮ等の化合物半導体を用いてＩＧＢＴを実現することも可能である。またゲート電極Ｇを形成する上での絶縁層９として前述したＡｌＮに代えて、ＳｉＮやＳｉＯ２等の絶縁物を用いることも勿論可能である。
【００２９】
更には前記ｎ−ＧａＮ層５に対する不純物の拡散により第１のｐ型不純物拡散領域（ｐ領域）６、第２のｐ型不純物拡散領域（ｐ＋領域）７、およびｎ型不純物拡散領域（ｎ領域）８を形成すること、即ち、トランジスタの形成に代えて、選択成長技術を用いて前記ｎ−ＧａＮ層５上にトランジスタを形成することも可能である。この場合には予め前記ｎ−ＧａＮ層５のゲート領域となす部分の上面にマスクを形成した後、上記ｎ−ＧａＮ層５上に不純物をドープした第１のｐ型不純物拡散層（ｐ領域）、第２のｐ型不純物拡散層（ｐ＋領域）、およびｎ型不純物拡散層（ｎ領域）を順に選択成長させてトランジスタを形成するようにすれば良い。このような製造工程を採用すれば、上記マスク上には上記各不純物拡散層が成長しないので、ゲート電極Ｇを形成するための溝加工が不要である。
【００３０】
またこの際、ゲート領域をなす上記ｎ−ＧａＮ層５よりもバンドギャップエネルギの大きいＧａＮ系の化合物半導体材料、例えばＡｌＧａＮを用いて上記ｎ−ＧａＮ層５上にトランジスタを形成するようにすれば、その動作速度を更に早くし、より大きな電流を制御することが可能となる。
【００３１】
また前述した実施形態においてはＧａＮの表面に矩形状の溝を設け、この溝内に絶縁層９を介してゲート電極Ｇを形成することで該ゲート電極Ｇの実効的な表面積を広げたが（トレンチ構造）、プレーナ型の素子構造を有するＩＧＢＴを実現する場合にも同様に適用することができる。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【００３２】
【発明の効果】
以上説明したように本発明によれば、バンドギャップエネルギの大きいＧaＮ系の化合物半導体を用いた絶縁ゲート型バイポーラトランジスタを、簡易な製造工程の下で容易に実現することができ、結晶欠陥等の問題のない動作特性に優れた高耐圧で大電流制御可能な絶縁ゲート型バイポーラトランジスタを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る絶縁ゲート型バイポーラトランジスタの製造方法の概略的な工程を分解して示す図。
【図２】本発明の一実施形態に係る絶縁ゲート型バイポーラトランジスタの概略的な素子構造を示す図。
【符号の説明】
１  基板結晶（Ｓｉ）
２  ＧａＮバッファ層
３  ｐ−ＧａＮ層
４  ｐ＋−ＧａＮ層
５  ｎ−ＧａＮ層
６  第１のｐ型不純物拡散領域（ｐ領域）
７  第２のｐ型不純物拡散領域（ｐ＋領域）
８  ｎ型不純物拡散領域（ｎ領域）
９  絶縁層（ＡｌＮ）
Ｇ  ゲート電極
Ｅ  エミッタ電極
Ｃ  コレクタ電極
【図１】
0003634627.tif 000002
【図２】
0003634627.tif 000003