(57)【特許請求の範囲】
【請求項１】
すべての表示モードにおけるビデオコントローラのオペレーション状態を試験する映像同期試験方法であって、
水平および垂直同期信号の対応する標準クロックレートを決定するために表示モード表を構築する工程；
前記ビデオコントローラにより、モードポインタによって指示された表示モードにモニタを設定する工程；
前記モニタの水平および垂直同期信号のクロックレートを取得する工程；
水平同期信号の取得したクロックレートと標準クロックレートとを比較する工程；
垂直同期信号の取得したクロックレートと標準クロックレートとを比較する工程；
水平および垂直同期信号の取得したクロックレートと標準クロックレートとが等しい場合に、モードポインタに次の表示モードを指示させる工程；および
すべての表示モードが試験された場合に、前記試験方法を終了する工程；から成る方法。
【請求項２】
前記ビデオコントローラはバスを介してマザーボードに接続している、請求項１に記載の試験方法。
【請求項３】
前記バスはＰＣＩバスである、請求項２に記載の試験方法。
【請求項４】
水平同期信号の取得したクロックレートと標準クロックレートとが異なる場合、または垂直同期信号の取得したクロックレートと標準クロックレートとが異なる場合に、前記試験方法が、
現在の状態が非同期状態であることを決定する工程；および
前記試験方法を終了する工程；を含む、請求項１に記載の試験方法。
【請求項５】
前記モードポインタが、前記表示モード表の第１の表示モードを指示する、請求項１に記載の試験方法。
【請求項６】
前記表示モード表を構築する工程が、
水平および垂直同期信号の対応する周波数を構築する工程；および
水平および垂直同期信号の対応するクロックレートを構築する工程；を含む、請求項１に記載の試験方法。
【請求項７】
前記モードポインタによって指示された表示モードにモニタを設定する工程が、
水平同期信号の標準クロックレートを前記モードポインタにより指示されている対応するクロックレートに設定する工程；および
垂直同期信号の標準クロックレートを前記モードポインタにより指示されている対応するクロックレートに設定する工程；を含む、請求項１に記載の試験方法。
【請求項８】
水平および垂直同期信号のクロックレートを取得する工程が、
前記バスにＩＮＩＴ信号を生成する工程；
第１、第２、第３および第４カウンタの初期値を０に設定する工程；
カウンタ制御信号ＣＥ１，ＣＥ３をトリガする工程；
第１および第３カウンタが計数を開始する工程；
バッファ制御信号ＯＣ１，ＯＣ２をトリガする工程；および
第２および第４カウンタの最終値を前記バスに報告する工程；を含む、請求項１に記載の試験方法。
【請求項９】
前記水平同期信号のクロックレートを取得する工程が、
第１カウンタの値を０から１に増加する工程；
カウンタ制御信号ＣＥ２をトリガする工程；
第２カウンタが計数を開始する工程；
第１カウンタの値が１から２に増加する工程；
カウンタ制御信号ＣＥ１，ＣＥ２を非活動化する工程；および
第１と第２カウンタが計数を停止する工程；を含む、請求項８に記載の試験方法。
【請求項１０】
第１カウンタが水平同期信号の立ち上がりエッジを検知した場合に、第１のカウントの値が０から１に増加する、請求項９に記載の試験方法。
【請求項１１】
第１カウンタが再び水平同期信号の立ち上がりエッジを検知した場合に、第１カウンタの値が１から２に増加する、請求項９に記載の試験方法。
【請求項１２】
前記垂直同期信号のクロックレートを取得する工程が、
第３カウンタの値が０から１に増加する工程；
カウンタ制御信号ＣＥ４をトリガする工程；
第４カウンタが計数を開始する工程；
第３カウンタの値が１から２に増加する工程；
カウンタ制御信号ＣＥ３，ＣＥ４を非活動化する工程；
第３および第４カウンタが計数を停止する工程；を含む、請求項８に記載の試験方法。
【請求項１３】
第３カウンタが垂直同期信号の立ち上がりエッジを検知した場合に、第３カウンタの値が０から１に増加する、請求項１２に記載の試験方法。
【請求項１４】
第３カウンタが再び垂直同期信号の立ち上がりエッジを検知した場合に、第３カウンタの値が１から２に増加する、請求項１２に記載の試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像同期試験方法、特にバスを介してビデオコントローラを自動的に試験する映像同期試験方法に関する。
【０００２】
【従来の技術】
図１に示されるように、ビデオカード１００は、ビデオコントローラ１１１、ビデオメモリ１１２、基本入出力システム（ＢＩＯＳ）１１３、およびランダムアクセスメモリデジタル−アナログ変換器（ＲＡＭＤＡＣ）１１４を備える。ビデオカード１００は、中央処理装置（ＣＰＵ）によって送られた表示データを受け取るためにバス１２０を介してＣＰＵに接続し、受け取った表示データを表示するためにモニタ１３０に送信する。
【０００３】
ビデオコントローラ１１１はビデオカード１００の中心核である。ウインドウに基づくソフトウェアの人気が増しているため、ほとんどのソフトウェアはグラフィックスユーザーインターフェース（ＧＵＩ）により設計されている。しかしながら、この種の設計はより高い解像度とより多くの利用可能な色とを要求するため、それは必然的にデータ量を増加させ、ＣＰＵの負荷を増大させ、バス１２０の混雑を引き起こす。結果として、ＣＰＵの負荷を軽減するために、表示データを処理する専用チップ（つまりビデオコントローラ１１１）がビデオカード１１０に組み込まれる。さらに、ＣＰＵは座標と色に関する命令のみを発するため、ビデオコントローラ１１１はデータの送信時間と処理時間を短縮することができるだけでなく、表示効率を増加させることもできる。
【０００４】
ビデオコントローラ１１１は、ビデオメモリ１１２中のデータを読み、ディジタルデータをモニタ１３０に受け入れられるアナログ信号に変換するためにそのデータをＲＡＭＤＡＣ１１４に送信する。ビデオメモリ１１２の量はモニタ１３０の解像度と色の深さに関連するため、ビデオメモリ１１２の品質は表示速度を非常に大幅に改善する。
【０００５】
上述のように、ビデオコントローラ１１１とビデオメモリ１１２は電気回路のキーコンポーネントである。その結果、電気回路の品質と機能を保証するためには、ビデオコントローラ１１１とビデオメモリ１１２が各表示モードにおいて機能することを確かめるためにビデオコントローラ１１１とビデオメモリ１１２を製造工程中に試験するべきである。ビデオメモリ１１２の読み出しと書き込みの試験は自動的に処理され得るが、ビデオコントローラ１１１の試験方法は、まだ手動で各表示モードにおけるスクリーンのノイズおよび非同期（in-synchronization）を試験するというものである。
【０００６】
【発明が解決しようとする課題】
手動によるビデオコントローラの試験方法の粗さと不便さを考慮して、本発明の目的は、ビデオコントローラの精度を保証するために、バスを介してビデオコントローラによって生成された水平および垂直同期信号を自動的に試験する、映像同期試験方法を提案することにある。
【０００７】
【課題を解決するための手段】
上記問題点を解決するために、請求項１に記載の発明は、すべての表示モードにおけるビデオコントローラのオペレーション状態を試験する映像同期試験方法であって、水平および垂直同期信号の対応する標準クロックレートを決定するために表示モード表を構築する工程；前記ビデオコントローラにより、モードポインタによって指示された表示モードにモニタを設定する工程；前記モニタの水平および垂直同期信号のクロックレートを取得する工程；水平同期信号の取得したクロックレートと標準クロックレートとを比較する工程；垂直同期信号の取得したクロックレートと標準クロックレートとを比較する工程；水平および垂直同期信号の取得したクロックレートと標準クロックレートとが等しい場合に、モードポインタに次の表示モードを指示させる工程；およびすべての表示モードが試験された場合に、前記試験方法を終了する工程；から成ることを要旨とする。
【０００８】
請求項２に記載の発明は、請求項１に記載の試験方法において、前記ビデオコントローラはバスを介してマザーボードに接続していることを要旨とする。
請求項３に記載の発明は、請求項２に記載の試験方法において、前記バスはＰＣＩバスであることを要旨とする。
【０００９】
請求項４に記載の発明は、請求項１に記載の試験方法において、水平同期信号の取得したクロックレートと標準クロックレートとが異なる場合、または垂直同期信号の取得したクロックレートと標準クロックレートとが異なる場合に、前記試験方法が、現在の状態が非同期状態であることを決定する工程；および前記試験方法を終了する工程；を含むことを要旨とする。
【００１０】
請求項５に記載の発明は、請求項１に記載の試験方法において、前記モードポインタが、前記表示モード表の第１の表示モードを指示することを要旨とする。
【００１１】
請求項６に記載の発明は、請求項１に記載の試験方法において、前記表示モード表を構築する工程が、水平および垂直同期信号の対応する周波数を構築する工程；および水平および垂直同期信号の対応するクロックレートを構築する工程；を含むことを要旨とする。
【００１２】
請求項７に記載の発明は、請求項１に記載の試験方法において、前記モードポインタによって指示された表示モードにモニタを設定する工程が、水平同期信号の標準クロックレートを前記モードポインタにより指示されている対応するクロックレートに設定する工程；および垂直同期信号の標準クロックレートを前記モードポインタにより指示されている対応するクロックレートに設定する工程；を含むことを要旨とする。
【００１３】
請求項８に記載の発明は、請求項１に記載の試験方法において、水平および垂直同期信号のクロックレートを取得する工程が、前記バスにＩＮＩＴ信号を生成する工程；第１、第２、第３および第４カウンタの初期値を０に設定する工程；カウンタ制御信号ＣＥ１，ＣＥ３をトリガする工程；第１および第３カウンタが計数を開始する工程；バッファ制御信号ＯＣ１，ＯＣ２をトリガする工程；および第２および第４カウンタの最終値を前記バスに報告する工程；を含むことを要旨とする。
【００１４】
請求項９に記載の発明は、請求項８に記載の試験方法において、前記水平同期信号のクロックレートを取得する工程が、第１カウンタの値を０から１に増加する工程；カウンタ制御信号ＣＥ２をトリガする工程；第２カウンタが計数を開始する工程；第１カウンタの値が１から２に増加する工程；カウンタ制御信号ＣＥ１，ＣＥ２を非活動化する工程；および第１と第２カウンタが計数を停止する工程；を含むことを要旨とする。
【００１５】
請求項１０に記載の発明は、請求項９に記載の試験方法において、第１カウンタが水平同期信号の立ち上がりエッジを検知した場合に、第１のカウントの値が０から１に増加することを要旨とする。
【００１６】
請求項１１に記載の発明は、請求項９に記載の試験方法において、第１カウンタが再び水平同期信号の立ち上がりエッジを検知した場合に、第１カウンタの値が１から２に増加することを要旨とする。
【００１７】
請求項１２に記載の発明は、請求項８に記載の試験方法において、前記垂直同期信号のクロックレートを取得する工程が、第３カウンタの値が０から１に増加する工程；カウンタ制御信号ＣＥ４をトリガする工程；第４カウンタが計数を開始する工程；第３カウンタの値が１から２に増加する工程；カウンタ制御信号ＣＥ３，ＣＥ４を非活動化する工程；第３および第４カウンタが計数を停止する工程；を含むことを要旨とする。
【００１８】
請求項１３に記載の発明は、請求項１２に記載の試験方法において、第３カウンタが垂直同期信号の立ち上がりエッジを検知した場合に、第３カウンタの値が０から１に増加することを要旨とする。
【００１９】
請求項１４に記載の発明は、請求項１２に記載の試験方法において、第３カウンタが再び垂直同期信号の立ち上がりエッジを検知した場合に、第３カウンタの値が１から２に増加することを要旨とする。
【００２０】
【発明の実施の形態】
発明の詳細な内容と概念を以下に説明する。
図２は、提案された映像同期試験方法のメインの論理フローチャートである。最初に、提案された方法は、メモリブロックを割り当て（ステップ２０１）、図３に示される表示モード表を構築する。この表は各表示モードに対する水平同期信号と垂直同期信号の対応する周波数と標準クロックレートとを決定するために使用される（ステップ２０２）。モードポインタは表示モード表中の第１の表示モードを指示する（ステップ２０３）。モニタがその表示モードにセットされ、水平および垂直同期信号はビデオコントローラによってモードポインタに指示される（ステップ２０４）。ビデオコントローラはバス（例えばＰＣＩバス）を介してマザーボードに接続している。その後、方法は、モニタの水平および垂直同期信号のクロックレートを取得して（ステップ２０５）、取得した水平および垂直同期信号のクロックレートと水平および垂直同期信号の標準クロックレートとを比較する（ステップ２０６）。水平同期信号の標準クロックレートが取得したクロックレートに等しくないか、垂直同期信号の標準クロックレートが取得したクロックレートに等しくない場合、システムは非同期（in-synchronization）状態であり（ステップ２０７）、映像同期試験方法は終了する（ステップ２０８）。そうでない場合、方法は、モードポインタに、表示モード表中の次のモードを指示させる（ステップ２０９）。ステップ２０４からステップ２０９まで、すべての表示モードが試験されるまで繰り返される（ステップ２１０）。最後に、映像同期試験方法は終了する（ステップ２０８）。
【００２１】
水平および垂直同期信号のクロックレートを取得する手順が、図４，５に示される。
図４は、バス４００、ＩＮＩＴ信号を生成する論理回路４０１、第１カウンタ４０２、第２カウンタ４０３、第１バッファ４０４、第３カウンタ４０５、第４カウンタ４０６、および第２バッファ４０７を備えたアーキテクチャについて説明する、提案された映像同期試験方法のカウンタ図である。図５は提案された映像同期試験方法の詳細なフローチャートである。最初に、ＩＮＩＴ信号がバスで生成され（ステップ５００）、第１、第２、第３および第４カウンタの初期値が０に設定され（ステップ５０１）、第１および第３カウンタを活動化させるためにカウンタ制御信号ＣＥ１およびＣＥ３がトリガされる（ステップ５０２）。
【００２２】
ＨＳＹＮＣ（水平同期）信号の立ち上がりエッジを検知した場合、第１カウンタは０から１に増加する（ステップ５０３Ａ）。これはさらにカウンタ制御信号ＣＥ２をトリガし（ステップ５０４Ａ）、第２カウンタは計数を開始する（ステップ５０５Ａ）。ＨＳＹＮＣ信号の立ち上がりエッジを再び検知した場合、第１カウンタは１から２に増加し（ステップ５０６Ａ）、カウンタ制御信号ＣＥ１，ＣＥ２を非活動化する（ステップ５０７Ａ）。その間に、第１カウンタと第２カウンタは計数を停止する（ステップ５０８Ａ）。第２カウンタの値はＨＳＹＮＣ信号の周期の基準クロックと等しい。
【００２３】
同様に、ＶＳＹＮＣ（垂直同期）信号の立ち上がりエッジを検知した場合、第３カウンタは０から１に増加する（ステップ５０３Ｂ）。これはさらにカウンタ制御信号ＣＥ４をトリガし（ステップ５０４Ｂ）、第４カウンタは計数を開始する（ステップ５０５Ｂ）。ＶＳＹＮＣ信号の立ち上がりエッジを再び検知した場合、第３カウンタは１から２に増加し（ステップ５０６Ｂ）、カウンタ制御信号ＣＥ３，ＣＥ４を非活動化する（ステップ５０７Ｂ）。その間に、第３カウンタと第４カウンタは計数を停止する（ステップ５０８Ｂ）。第４カウンタの値は、ＶＳＹＮＣ信号の周期の基準クロックに一致する。
【００２４】
ＨＳＹＮＣ信号とＶＳＹＮＣ信号の両方が１つの期間に現われる場合、バッファ制御信号ＯＣ１およびＯＣ２がトリガされ（ステップ５０９）、第２カウンタと第４カウンタの最終値がバスに報告される（ステップ５１０）。これらの最終値はＨＳＹＮＣ信号とＶＳＹＮＣ信号の基準クロックである。
【００２５】
本発明の好ましい実施形態を開示の目的で述べてきたが、本発明の開示した実施形態の改変や、本発明の他の実施形態が、当業者には想定され得る。従って、請求項は、本発明の精神および範囲から逸脱しないすべての実施形態を包含するものとする。
【００２６】
【発明の効果】
以上、本発明によれば、ビデオコントローラやそれを組み込んだ製品の品質が高まると共に、必要な労力およびコストも削減される。
【図面の簡単な説明】
【図１】ビデオカードの機能ブロック。
【図２】提案された映像同期試験方法のメインの論理フローチャート。
【図３】提案された映像同期試験方法の表示モード表。
【図４】提案された映像同期試験方法のカウンタ図。
【図５】提案された映像同期試験方法の詳細なフローチャート。
【符号の説明】
１１１…ビデオコントローラ、１２０，４００…バス、１３０…モニタ、４０２…第１カウンタ、４０３…第２カウンタ、４０５…第３カウンタ、４０６…第４カウンタ。
【図１】
0003715290.tif 000002
【図２】
0003715290.tif 000003
【図３】
0003715290.tif 000004
【図４】
0003715290.tif 000005
【図５】
0003715290.tif 000006