(57)【特許請求の範囲】
【請求項１】
コンタクトホールを有する半導体装置において、
コンタクトホールが形成されたウエハーの上部に、1010/cm3を越えない密度のプラズマを利用してスパッタ法により第1チタニウム膜を蒸着する段階と、
上記第１チタニウム膜上に、バイアスを印加した状態で少なくとも1011/cm3以上の密度のプラズマを使用して第２チタニウム膜を蒸着する段階とを含んでなることを特徴とする半導体装置のチタニウム膜の形成方法。
【請求項２】
上記第１チタニウム膜が2.0mTorrを越えない工程圧力下で蒸着されることを特徴とする請求項1記載の半導体装置のチタニウム膜の形成方法。
【請求項３】
上記第１チタニウム膜が450〜650℃の温度下で蒸着されることを特徴とする請求項２記載の半導体装置のチタニウム膜の形成方法。
【請求項４】
上記第２チタニウム膜が少なくとも15mTorrの工程圧力下で蒸着されることを特徴とする請求項１記載の半導体装置のチタニウム膜の形成方法。
【請求項５】
上記第２チタニウム膜が450〜650℃の温度下で蒸着されることを特徴とする請求項４記載の半導体装置のチタニウム膜の形成方法。
【請求項６】
上記第１及び第２チタニウム膜が同一チャンバ内で蒸着されることを特徴とする請求項１記載の半導体装置のチタニウム膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体技術に関し、特に半導体装置のチタニウム(Ti)膜の形成方法に関するものである。
【０００２】
【従来の技術】
半導体素子が益々高集積化されていくにことよって、金属コンタクトホールの大きさも徐々に縮小化する傾向にあり、これに伴い金属配線形成が益々難しくなっている。金属配線工程時に一般的に適用される拡散防止膜(diffusion barrier)として主として物理蒸着(PVD)法によるTi/TiN膜を使用してきた。しかし、広く知られているように、物理蒸着法はその蒸着原理により優れた段差被覆性(step  coverage)を得るのが根本的に難しい。
【０００３】
すなわち、物理蒸着(PVD)法を使用してTi/TiN膜を蒸着する場合、段差比(aspect ratio)が２以上の高段差コンタクトホールではコンタクトホールの下部と側壁での被覆性が劣悪になる。
【０００４】
このような物理蒸着法の劣悪な被覆性を改善するためにコリメーター(collimator)またはイオン化(ionized)方式の物理蒸着(PVD)法などが研究されているが、未だ充分な被覆性を確保しにくいだけでなく、このような研究の大部分がTiN膜に関し、Ti膜に関する研究はほとんどなされない実情である。
【０００５】
実質的に、TiN膜はバリアー(barrier)の役割だけを正しく遂行すれば素子の特性には大きい影響を及ぼさないが、Ti膜の場合、シリコン基板と接触し、また後続工程時に半導体基板との反応により素子の特性に非常に大きい影響を及ぼすようになる。
【０００６】
詳述した工程等の問題点を解決するために、高周波(RF)電源を印加してスパッタリングチャンバ(sputtering chamber)内に高密度プラズマを形成し、ウエハーにバイアス電源を印加してスパッタされた原子らがウエハーに垂直方向に入射されるようにしてコンタクトホール(contact hole)の下部の被覆性を増大させる工程が提案された。
【０００７】
しかし、この場合、被覆性は増加する反面、高密度のプラズマと半導体基板に印加したバイアスによりシリコン基板の損傷を誘発して素子の特性を劣化させるようになるという問題があった。
【０００８】
【発明が解決しようとする課題】
本発明はスパッタ法によるチタニウム膜の蒸着時に基板の損傷なしに被覆性を向上させることができる半導体装置のチタニウム膜の形成方法を提供するのにその目的がある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明から提供されている特徴的な半導体装置のチタニウム膜形成方法は、スパッタ法を使用した半導体装置のチタニウム膜形成方法において、コンタクトホールが形成されたウエハーの上部に、1010/cm3を越えない密度のプラズマを利用してスパッタ法により第１チタニウム膜を蒸着する段階と、上記第１チタニウム膜上に、バイアスを印加した状態で少なくとも1011/cm3以上の密度のプラズマを使用して第２チタニウム膜を蒸着する段階とを含んでなる。
【００１０】
本発明はスパッタ法によるTi膜の蒸着時に高周波電源及びバイアス電源の調節により基板の損傷なしに優れた被覆性を確保することができるようにする。
【００１１】
すなわち、Ti膜の蒸着初期には低い密度のプラズマを利用して非常に低い工程圧力下で一定厚さを蒸着し、残り厚さのTi膜は中間密度以上のプラズマを利用してバイアスを印加して蒸着する技術である。
【００１２】
【発明の実施の形態】
以下、本発明の容易な実施のために本発明の望ましい実施例を説明する。
【００１３】
添付された図１〜図４は本発明の一実施例に係る半導体装置の金属配線形成工程を示す断面図であり、以下これを参照してその工程を詳細に説明する。
【００１４】
まず、図１に図示された通り所定の下部層工程を終えたシリコン基板10の上部に層間絶縁膜11を蒸着し、これを選択的にエッチングして金属コンタクトホールを形成してから高真空に維持されたスパッタリング装置内で全体構造の上部に第１Ti膜12を蒸着する。
【００１５】
この時、第１Ti膜12は、450〜650℃の温度下で、1010/cm3以下の低いプラズマ密度と2.0mTorr以下の低い工程圧力を使用して蒸着し、その厚さは予定されたTi膜の厚さの1/2を越えないようにする。
【００１６】
このように蒸着された第１Ti膜12は、図示された通り、コンタクトホール側壁部分の被覆は高密度プラズマを使用する時より優れており、コンタクトホール下部では高密度プラズマを使用する時より劣るが、コンタクトホール下部に露出していたシリコン基板10の損傷を防止できる。
【００１７】
次いで、図２に示すように、第１Ti膜12上に第2Ti膜13を蒸着する。この時、第２Ti膜13は、４５０〜６５０℃の温度下で、スパッタリングチャンバのプラズマ密度を1011/cm3以上に増加させ、工程圧力を15mTorr以上に増加させた状態で予定された厚さとなるまで蒸着し、バイアスを印加してスパッタリングされたTi粒子に直進性を与えることによってコンタクトホール下部の被覆性を良化させる。
【００１８】
続けて、図３に示すように、チャンバの移動なしに第２Ti膜13上にTiN膜14を蒸着する。TiN膜14の蒸着は第２Ti膜13の蒸着時とほとんど同じ雰囲気で蒸着する。
【００１９】
次に、図４に示すように、TiN膜14上にタングステン膜15を蒸着してコンタクトホールを埋める。例えば、前述した一実施形態では金属配線工程を一例として説明したが、本発明は金属ビットライン工程にも適用できる。
【００２０】
以上で説明した本発明は前述した実施例及び添付された図面により限定されることがなく、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能だということは、本発明が属する技術分野における通常の知識を有する者にとって明白なことである。
【００２１】
【発明の効果】
以上のように本発明によれば、Ti膜の被覆性を改善して金属配線形成工程を安定化することによって半導体装置の信頼度及び歩留まりを向上させる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の金属配線形成工程を示す断面図である。
【図２】本発明の一実施例に係る半導体装置の金属配線形成工程を示す断面図である。
【図３】本発明の一実施例に係る半導体装置の金属配線形成工程を示す断面図である。
【図４】本発明の一実施例に係る半導体装置の金属配線形成工程を示す断面図である。
【符号の説明】
10  シリコン基板
11  層間絶縁膜
12  第１チタニウム膜
13  第２チタニウム膜
14  TiN膜
15  タングステン膜
【図１】
0003694803.tif 000002
【図２】
0003694803.tif 000003
【図３】
0003694803.tif 000004
【図４】
0003694803.tif 000005