(57)【特許請求の範囲】
【請求項１】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＶＤＤ用周回電源層と、この最上位層ＶＤＤ用周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記内部供給用ＧＮＤ周回電源層に接続された内部領域引出しＧＮＤ用電源線と、を有することを特徴とする多層構造の半導体装置。
【請求項２】
前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＶＤＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線及び前記内部領域引出しＧＮＤ用電源線のいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項１記載の多層構造の半導体装置。
【請求項３】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
下層に設けられた引出し線と、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＶＤＤ用周回電源層と、この最上位層ＶＤＤ用周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記内部供給用ＧＮＤ周回電源層に接続された内部領域引出しＧＮＤ用電源線と、前記最上位層ＶＤＤ用周回電源層と前記内部供給用ＶＤＤ周回電源層とを接続する第１のスルーホールと、前記内部供給用ＧＮＤ周回電源層と前記引出し線を接続する第２のスルーホールと、を有することを特徴とする多層構造の半導体装置。
【請求項４】
前記引出し線，前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＶＤＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線，前記内部領域引出しＧＮＤ用電源線及び前記第１ないし第２のスルーホールのいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項３記載の多層構造の半導体装置。
【請求項５】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
第１のパッドと、下層に設けられ前記第１のパッドに接続された引出し線と、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＶＤＤ用周回電源層と、前記最上位層ＶＤＤ用周回電源層に接続された第２のパッドと、前記最上位層ＶＤＤ用周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記内部供給用ＧＮＤ周回電源層に接続された内部領域引出しＧＮＤ用電源線と、前記最上位層ＶＤＤ用周回電源層と前記内部供給用ＶＤＤ周回電源層とを接続する第１のスルーホールと、前記内部供給用ＧＮＤ周回電源層と前記引出し線を接続する第２のスルーホールと、を有することを特徴とする多層構造の半導体装置。
【請求項６】
前記第１ないし第２のパッド，前記引出し線，前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＶＤＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線，前記内部領域引出しＧＮＤ用電源線及び前記第１ないし第２のスルーホールのいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項５記載の多層構造の半導体装置。
【請求項７】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
前記内部供給用ＧＮＤ周回電源層及び前記内部供給用ＶＤＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＧＮＤ用周回電源層と、この最上位層ＧＮＤ用周回電源層に接続された内部領域引出しＧＮＤ用電源線と、前記内部供給用ＶＤＤ周回電源層に接続された内部領域引出しＶＤＤ用電源線と、を有することを特徴とする多層構造の半導体装置。
【請求項８】
前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＧＮＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線及び前記内部領域引出しＧＮＤ用電源線のいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項７記載の多層構造の半導体装置。
【請求項９】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
下層に設けられた引出し線と、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＧＮＤ用周回電源層と、この最上位層ＧＮＤ用周回電源層に接続された内部領域引出しＧＮＤ用電源線と、前記内部供給用ＶＤＤ周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記最上位層ＧＮＤ用周回電源層と前記内部供給用ＧＮＤ周回電源層とを接続する第１のスルーホールと、前記内部供給用ＶＤＤ周回電源層と前記引出し線を接続する第２のスルーホールと、を有することを特徴とする多層構造の半導体装置。
【請求項１０】
前記引出し線，前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＧＮＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線，前記内部領域引出しＧＮＤ用電源線及び前記第１ないし第２のスルーホールのいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項９記載の多層構造の半導体装置。
【請求項１１】
中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、
第１のパッドと、下層に設けられ前記第１のパッドに接続された引出し線と、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＧＮＤ用周回電源層と、前記最上位層ＧＮＤ用周回電源層に接続された第２のパッドと、最上位層ＧＮＤ用周回電源層に接続された内部領域引出しＧＮＤ用電源線と、前記内部供給用ＶＤＤ周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記最上位層ＧＮＤ用周回電源層と前記内部供給用ＧＮＤ周回電源層とを接続する第１のスルーホールと、前記内部供給用ＶＤＤ周回電源層と前記引出し線を接続する第２のスルーホールと、を有することを特徴とする多層構造の半導体装置。
【請求項１２】
前記第１ないし第２のパッド，前記引出し線，前記内部供給用ＶＤＤ周回電源層，前記内部供給用ＧＮＤ周回電源層，前記最上位層ＧＮＤ用周回電源層，前記内部領域引出しＶＤＤ用電源線，前記内部領域引出しＧＮＤ用電源線及び前記第１ないし第２のスルーホールのいずれもが、Ａｌ，ＣｕまたはＡｕ等の導電性金属材料により形成されていることを特徴とする請求項１１記載の多層構造の半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は多層構造の半導体装置に関する。
【０００２】
【発明の背景】
半導体装置の開発において既に開発済みの半導体装置に対し、特にセミカスタムＬＳＩにおいて、アルミ工程のみを１層追加し、配線性向上、高集積化、高速化をねらう半導体装置を開発する場合が今日多く発生している。
【０００３】
従来、半導体装置  特にセミカスタムＬＳＩにおける周回電源は図３に示すように最上位層において最高電位ＶＤＤ３と最低電位ＧＮＤ４を分離した構成を取っている。
例えば、この半導体装置に対し機能を追加して再度半導体装置を開発する場合、半導体装置の高集積化にともない配線が増加するが配線層が限られているため、限界があり配線が完了することなく開発が終わり、半導体装置のサイズを上げる対策をおこなう。
【０００４】
しかし、これではコスト増を余儀なくされるため、配線層を１層追加して半導体装置を開発する方がコストにメリットがあるため、本発明に係る多層構造の半導体装置に価値が出てくる。
【０００５】
以下、従来例につき、図面を参照しながら説明する。
図３及び図４は、従来の半導体装置の断面図及び平面図である。
１は、最上位層（４層）で製造した第１のパッド，
２は、前記第１のパッドとＶＤＤ用周回電源層３を接続する最上位層（第４層）で製造した引出し線，
３は、Ｉ／Ｏ領域上に製造した最上位層（第４層）で製造したＶＤＤ用周回電源層，
４は、Ｉ／Ｏ領域上に製造した最上位（第４層）で製造したＧＮＤ用周回電源層，
５は、最上位層（第４層）で製造したＧＮＤ信号を供給する第２のパッド，
６は、中層（第３層）で製造したＧＮＤ供給引出し線，
７は、第４層−第３層間スルーホール（ＶＩＡ），
８は、中層（第３層）で製造したＧＮＤ供給引出し線６と第４層−第３層間スルーホール（ＶＩＡ）７を接続する引出し線，
９は、最上位層（第４層）で製造したＧＮＤ信号を供給する第２のパッド５と第４層−第３層間スルーホール（ＶＩＡ）７を接続する最上位層（第４層）で製造した引出し線，
Ｃ１は、ＶＤＤ用周回電源層３とＧＮＤ供給引出し線６の間に生成した平面コンデンサ，
Ｃ２は、ＶＤＤ用周回電源層３とＧＮＤ用周回電源４の間に生成したの平面コンデンサである。
【０００６】
図５は、半導体装置の他の従来例の断面図である。
５１は周回電源，５２は周回ＧＮＤ，５３は中層の配線，５４は最上位層と最下位層を接続するスルーホール（ＶＩＡ），５５は中層の電源配線，５６は最下層の電源配線，５７は最下層のＧＮＤ配線，５８は層間膜である。
【０００７】
図５の他の従来例では、周回電源５１と中層の配線５３間、中層の配線５３と最下層の電源配線５６間の電源―ＧＮＤ間コンデンサが生成される。
また、周回ＧＮＤ５２と中層の電源配線５５間、中層の電源配線５５と最下層のＧＮＤ配線５７間にも電源―ＧＮＤ間コンデンサが生成されている。
しかし、他の従来例の場合には、周回電源５１と引き出し配線部分のコンデンサであるため容量値がすくない。また、中層の配線５３を電源と接続する部分やＧＮＤ配線５７をＧＮＤに接続する部分がなく実現性に乏しい。
【０００８】
図７は、半導体装置の第３の従来例の断面図を示す。
第３の従来例は、内部領域に電源およびＧＮＤ信号を供給する場合の例である。
前記図３〜４に示す従来例に対して、この第３の従来例は、内部領域用引出しＧＮＤ線（最上位層）１５と内部領域用引出し電源線（中層）１４を追加している。内部領域用引出しＧＮＤ線（最上位層）１５は、周回ＧＮＤ層（最上位層）４ａからのＧＮＤをそのまま内部領域に接続することができる。
【０００９】
しかし、周回電源が周回電源層（最上位置）３と周回ＧＮＤ層（最上位層）４ａのＧＮＤというように分離しているため、内部領域に周回電源層（最上位層）３の電源を供給するにはビア（最上位層と中層）１７のスルーホール（ＶＩＡ）を用いて一旦中層に落として内部領域用引出し電源線（中層）６ａの引出し線と接続する必要がある。
そして、内部領域用引出し電源線（中層）６ａの電源を内部領域用引出し電源線（中層）１４に接続して内部領域に接続することができる。
これでは、電源を内部領域に供給する場合は必ずビア（最上位層と中層）１７のスルーホール（ＶＩＡ）が必要なために種々の制約が生じる。
【００１０】
また、この電源を十分供給するためにはビア（最上位層と中層）１７のスルーホールの大きさや個数が必要となり、信号ピンを配置すべき領域を減少させることになり半導体装置としては価値が下がる。
【００１１】
また、従来の図７の場合に言えるように内部電源、ＧＮＤに対して周回電源、周回ＧＮＤから直接引き出せない。また、わざわざ内部引き込み用配線を必要とするため信号ＰＩＮとして使える領域を減少させているという不利益が存在する。
【００１２】
【発明が解決しようとする課題】
本発明は、高集積化、高速化による消費電力の増加、それに伴うＬＳＩ内部のノイズの増大による誤動作という欠点を解消するために発明されたものであって、その目的とするところは、半導体装置のサイズを上げることなく、配線層を１層追加することにより半導体装置の開発をおこなう際に、既存の周回電源をそのまま流用し、かつ、高集積化に伴う消費電力の増加を起因とする半導体装置内部のノイズを抑える電源−ＧＮＤ間のコンデンサを大きくする周回電源の構成する手段を備えた多層構造の半導体装置を提供する点にある。
【００１３】
【課題を解決するための手段】
本発明においては、中層の同一配線層で形成されチップを周回するＶＤＤおよびＧＮＤ配線層であって内部領域にＶＤＤおよびＧＮＤを供給するための内部供給用ＶＤＤ周回電源層及び内部供給用ＧＮＤ周回電源層を備え、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層以下の層の配線層でＶＤＤおよびＧＮＤが内部回路に接続されている多層構造の半導体装置において、前記内部供給用ＶＤＤ周回電源層及び前記内部供給用ＧＮＤ周回電源層の両方を覆い重ねるように形成・周回された最上位層ＶＤＤ用周回電源層と、この最上位層ＶＤＤ用周回電源層に接続された内部領域引出しＶＤＤ用電源線と、前記内部供給用ＧＮＤ周回電源層に接続された内部領域引出しＧＮＤ用電源線と、を設けることにより、前記最上位層ＶＤＤ用周回電源層と前記内部供給用ＧＮＤ周回電源層との間に、新たに、コンデンサを生成せしめることにより、前記目的を達成するようにしたものである。
【００１４】
【実施例】
多層構造の半導体装置、特にセミカスタムＬＳＩにおいて、最上位層が３層である半導体装置において、更に一層追加して４層を最上位層として新たに半導体装置を開発する場合、配線層の最上位層を４層、その下の層を中層と定義してこれを３層、その下を下層と定義してこれを２層、その下を最下層と定義して１層としたとき、３層以下の周回電源は既存の半導体装置と全く同じ構造をもち、３層で作成している周回電源のＶＤＤ−ＧＮＤの両方を覆うように周回させた最上位層のアルミ配線または、Ｃｕ配線またはＡｕ配線その他の金属配線で構成している。
以下、本発明の実施例を図１，３，６を参照して詳細に説明する。
【００１５】
図１及び２は、本発明に係る第１の実施例である多層構造の半導体装置を示す図であって、図１は、本発明の半導体装置のパッドから内部領域のうち入出力回路を構成するＩ／Ｏ領域までの断面図，図２は、この半導体装置を上方から見た平面図である。
なお、図３及び４に示した前記従来例と同一の部分には、同一の参照符号を附している。
１ａは、最上位層（第４層）で製造した電源（以下ＶＤＤと称す）供給用第１のパッド
２ａは、第１のパッドとＶＤＤ用周回電源層３ａを接続する最上位層（第４層）で製造した引出し線，
３ａは、Ｉ／Ｏ領域上に製造した最上位層（第４層）のＶＤＤ用周回電源，
１３は、最上位層（第４層）と中層（第３層）とを接続する４層―３層間スルーホール（ＶＩＡ），
３は、中層（第３層）で製造したＶＤＤ用周回電源層，
４は、中層（第３層）で製造したＧＮＤ用周回電源層，
６は、下層（第２層）で製造されたＧＮＤ用引出し線，
１２は、ＧＮＤ用周回電源層４とＧＮＤ用引出し線６を接続する３層―２層間スルーホール（ＶＩＡ），
９は、最上層で製造した第２のパッド５と引出線８を接続するための引出し線，
５は、最上層で製造したＧＮＤ信号を供給する第２のパッド，
７は、８から最上位層（第４層）まで接続する４層―３層―２層間スルーホール（ＶＩＡ），
９は、最上位層（第４層）で製造したパッドと７を接続する引出し線，
５は，最上位層（第４層）で製造したＧＮＤ信号を供給するパッド，
Ｃ１は、ＶＤＤ用周回電源層３とＧＮＤ用引出し線６間で生成するコンデンサ，
Ｃ２は、ＶＤＤ用周回電源層３とＧＮＤ用周回電源層４間で生成する平面コンデンサ，
Ｃ３は、等価的に示した最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４の間に生成される平面コンデンサ，
である。
この実施例において、前記ＶＤＤ用周回電源層３，前記ＧＮＤ用周回電源層４，引出線６及びスルーホール１２は、前記図３及び４の従来例の半導体装置のＩ／Ｏ部分である。
【００１６】
図２より明らかなように、本発明の第１の実施例は、前記図３及び４の従来例の半導体装置の部分を変更することなく最上位層（４層）を追加し、ＶＤＤ用周回電源層３とＧＮＤ用周回電源層４の両方を覆いかぶせるように最上位層ＶＤＤ用周回電源層３ａを製造することにより、新たに、最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４間に平面コンデンサＣ３を生成させている。
そして、最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４は、半導体装置のＩ／Ｏ部分をチップ全体を周回するＶＤＤとＧＮＤのため大規模な平面コンデンサを生成することができ、前記従来例の半導体装置に対し、Ｃ３で表した等価なコンデンサを有した半導体装置となる。
【００１７】
前記従来例では、Ｃ１とＣ２の平面コンデンサのみであったのに対し、最上位層ＶＤＤ用周回電源層３ａの設計方法をＶＤＤ用周回電源層３とＧＮＤ用周回電源層４の両方に覆いかぶさるように工夫することにより、Ｃ３の平面コンデンサを生成させ、大規模平面コンデンサをＶＤＤ−ＧＮＤ間に生成することができる多層構造の半導体装置を提供することができる。
【００１８】
図６は、本発明の第２の実施例を示す図である。
図１及び２に示した本発明の第１の実施例に対し、半導体装置の内部領域に電源またはＧＮＤを供給するための構成を備えたものであって、内部領域引出しＶＤＤ用電源線１４ａと内部領域引出しＧＮＤ用電源線１５ａをさらに付加させたものである。
内部領域引出しＶＤＤ用電源線１４ａは、最上位層ＶＤＤ用周回電源層３ａから直接内部領域に引き出す事が可能なため半導体装置の周回部分のどの部分からも引き出す事ができ他の下位層の妨げとならない。
また、内部領域引出しＧＮＤ用電源線１５ａも同様にＧＮＤ用周回電源層４から直接内部領域に引き出す事ができ、半導体装置の周回部分のどの場所からも引き出す事が可能である。
このように他の層を超えていったり、くぐっていったりする制約条件がないため、この本発明の第２の実施例は、半導体装置を設計するのに適している。
さらに、半導体装置のうち、特にセミカスタムＬＳＩの周回電源に関し、以下の特徴を持つ。
図１及び２に示す本発明の第１の実施例のように、周回電源として３層構造を持つ。この３層を上層、中層、下層とすると中層以下は既存の半導体装置と同様である。これに上層の１層を加えて周回電源を作成した場合が、本発明である。
すなわち、中層を３層配線層で構成したＶＤＤとＧＮＤの周回電源に対し、ＶＤＤ、ＧＮＤの両方の周回電源を覆うように重ねた上層の周回電源を持つことが特徴である。
【００１９】
【発明の効果】
以上説明したように、本発明は、図１に示すように、前記ＶＤＤ用周回電源層３及び前記ＧＮＤ用周回電源層４の両方を覆い重ねるように形成・周回された最上位層ＶＤＤ用周回電源層３ａを形成することにより、この最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４の間に、新たに、大容量のコンデンサＣ３を形成することができる。
このコンデンサＣ３により、最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４間に発生するノイズを抑えることができ、ノイズに強い多層構造の半導体装置を提供することができる。
そのコンデンサ容量の一例を以下に示す。
電源−ＧＮＤ間コンデンサ容量の計算
ＳＩＯ２の比誘電率  ４．２  ［単位なし］
真空中の誘電率  ８．８Ｅー１２［Ｆ／ｍ］
Ｃの部分の距離  １．０±０．１  ［μｍ］
面積（チップサイズ８ｍｍの場合）１０．３６  ［ｍｍ２］
容量＝ε。＊ε＊Ｓ／ｄ［Ｆ］
各項に代入して
容量＝４２５ｐＦ
が得られる。
【００２０】
前述の図３〜４に示す従来例ではこの部分はゼロであったが、本発明の第１及び第２の実施例では、最上位層ＶＤＤ用周回電源層３ａとＧＮＤ用周回電源層４間の容量として４２５ｐＦ分増大した半導体装置を提供することができる。
従って、本発明によれば、ノイズ対策のための外付けコンデンサが少なくて済むという効果を奏するものである。
【００２１】
また、既存の半導体装置に対し１層追加して半導体装置を開発する場合に従来では最上層の周回電源をＶＤＤとＧＮＤに分離するため半導体装置の内部領域に電源を供給する場合ＶＤＤラインを一旦下位の層に落として内部領域に接続するという制約を受ける。
【００２２】
しかし、本発明の多層構造の半導体装置では、ＶＤＤラインを一旦下位の層に落とすことなく内部領域に接続することが可能となる。
すなわち、このことは、たとえば、３層で開発していた半導体装置の配線が込み合いどうしても１層追加して配線信号を増加させた半導体装置を開発する場合に、新たな内部供給用電源を作成する必要がないという設計上の制約条件がなくなり、開発期間が短くなるという効果を奏する。
また、信号ＰＩＮを置くべき領域を減少させる必要がないため半導体装置として価値があがる。
【００２３】
なお、本発明の第１及び第２の実施例において、ＶＤＤ用周回電源をＧＮＤに、ＧＮＤをＶＤＤと入れ替えても同様の効果が得られることは原理上明らかであるので、本発明の第１及び第２の実施例においてＶＤＤ用周回電源をＧＮＤ用周回電源に、ＧＮＤ用周回電源をＶＤＤ用周回電源に、最上位層ＶＤＤ用周回電源層を最上位層ＧＮＤ用周回電源層と入れ替えたものも本発明の技術範囲に含まれるものである。
【００２４】
【図面の簡単な説明】
【図１】本発明の第１実施例の断面図
【図２】本発明の第１の実施例の平面図
【図３】従来例の断面図
【図４】従来例の平面図
【図５】他の従来例の断面図
【図６】本発明の第２の実施例の断面図
【図７】第３の従来例の断面図
【符号の説明】
１，１ａ，５  パッド（ＰＡＤ）
２，２ａ，６，８，９  引出し線
３  ＶＤＤ（ＧＮＤ）用周回電源層
３ａ  最上位層ＶＤＤ（ＧＮＤ）用周回電源層
４  ＧＮＤ（ＶＤＤ）用周回電源層
４ａ  ＧＮＤ周回電源層
６ａ，１４  内部領域引出しＶＤＤ用電源線
７，１２，１３，１７  スルーホール
１４ａ  内部領域引出しＶＤＤ（ＧＮＤ）電源線
１５  内部領域引出しＧＮＤ電源線
１５ａ  内部領域引出しＧＮＤ（ＶＤＤ）用電源線
Ｃ１，Ｃ２，Ｃ３  平面コンデンサ
５１  周回電源（最上位層）
５２  周回ＧＮＤ（最上位層）
５３  中層配線
５４  ビア群（最上位層と最下位層）
５５  引出し線（中層）
５６  引出し線（最下位層）
５７  引出し線（最下位層）
５８  層間膜
【図１】
0003626044.tif 000002
【図２】
0003626044.tif 000003
【図３】
0003626044.tif 000004
【図４】
0003626044.tif 000005
【図５】
0003626044.tif 000006
【図６】
0003626044.tif 000007
【図７】
0003626044.tif 000008