(57)【特許請求の範囲】
【請求項１】
第１のタイミング信号を発生する第１の発生手段と、
前記第１のタイミング信号を用いて入力画像信号の画素数を削減する処理手段と
前記処理手段からの画像信号を記憶するバッファメモリと、
前記第１のタイミング信号とは非同期な第２のタイミング信号を発生する第２の発生手段と、
画像信号を記憶するメモリ手段と、
前記メモリ手段より読み出された画像信号を前記第２のタイミング信号に応じて表示手段に出力する出力手段と、
前記第２のタイミング信号に応じて前記メモリ手段に記憶された画像信号をバースト状に読み出し、データバスを介して前記出力手段に転送すると共に、前記第１のタイミング信号に応じて前記バッファメモリに記憶された画像信号を読み出し、前記データバスを介して前記メモリ手段に対してバースト転送して書き込むメモリ制御手段とを備える信号処理装置。
【請求項２】
前記メモリ制御手段は前記データバスを時分割に用いて前記バッファメモリから前記メモリ手段に対する前記画像信号の転送処理と、前記メモリ手段から前記出力手段に対する前記画像信号の転送処理とを実行することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記第１のタイミング信号は前記表示手段の駆動タイミングと同期していることを特徴とする請求項１記載の信号処理装置。
【請求項４】
前記処理手段は前記表示手段における表示画素数に従って前記入力画像信号の画素数を縮小することを特徴とする請求項１記載の信号処理装置。
【請求項５】
第１のタイミング信号を用いて画像信号を発生する撮像手段と、
前記撮像手段により得られた画像信号を記録媒体に記録する記録手段と、
前記第１のタイミング信号を用いて前記撮像手段により得られた画像信号の画素数を削減する処理手段と、
前記処理手段からの画像信号を記憶するバッファメモリと、
画像信号を記憶するメモリ手段と、
前記メモリ手段より読み出された画像信号を表示手段に出力する出力手段と、
前記第１のタイミング信号とは非同期の第２のタイミング信号に応じて前記メモリ手段に記憶された画像信号をバースト状に読み出し、データバスを介して前記出力手段に転送すると共に、前記第１のタイミング信号に応じて前記バッファメモリに記憶された画像信号を読み出し、前記データバスを介して前記メモリ手段に対してバースト転送して書き込むメモリ制御手段とを備える撮像装置。
【請求項６】
前記メモリ制御手段は前記データバスを時分割に用いて前記バッファメモリから前記メモリ手段に対する前記画像信号の転送処理と、前記メモリ手段から前記出力手段に対する前記画像信号の転送処理とを実行することを特徴とする請求項５記載の信号処理装置。
【請求項７】
前記第２のタイミング信号は前記表示手段の駆動タイミングと同期していることを特徴とする請求項５記載の撮像装置。
【請求項８】
前記処理手段は前記表示手段における表示画素数に従って前記入力画像信号の画素数を削減することを特徴とする請求項５記載の撮像装置。
【請求項９】
前記撮像手段により得られた画像信号の情報量を圧縮すると共に符号化する圧縮手段を備え、前記記録手段は前記圧縮手段により圧縮された画像信号を前記記録媒体に記録することを特徴とする請求項５記載の撮像装置。
【請求項１０】
前記記録媒体より画像信号を再生する再生手段を備え、前記処理手段は前記第１のタイミング信号に従って前記再生手段により再生された画像信号の画素数を削減することを特徴とする請求項５記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置及び撮像装置に関し、特には、入力時と非同期なタイミングで信号を出力する処理に関する。
【０００２】
【従来の技術】
近年、パソコンの普及に伴い、パソコンに対する画像入力手段として、画像をデジタル信号としてメモリに記録するいわゆるデジタルカメラが注目されている。
【０００３】
この種のデジタルカメラでは、一般に、撮像素子としてのＣＣＤから得られた画像信号をデジタル信号に変換し、その情報量を圧縮してメモリに記録している。そして、このとき、記録された画像信号を再生して外部のＴＶモニタに出力する機能や、現在撮像されている画像を内蔵モニタで確認できる機能を持つものもある。
【０００４】
また、近年では、高画質化も急速に進んでおり、そのために、非常に画素数の多いＣＣＤが用いられるようになってきた。
【０００５】
【発明が解決しようとする課題】
さて、前述のように、高画質化のためにＣＣＤの画素数を増やすと、ＣＣＤから画像信号を読み出すのに非常に時間がかかってしまう。これを避けるためには、ＣＣＤの駆動クロックを高速にすればよいが、クロックを高速にするほどＣＣＤやＡ／Ｄ変換器等の回路素子が高価になってしまう。
【０００６】
また、ＣＣＤからの読み出しに時間がかかると、これを外部のモニタやＥＶＦに表示する場合、表示される画像のフレームレートが低くなってしまう。
【０００７】
そのため、従来では、外部モニタやＥＶＦに画像を表示する際、ＣＣＤからの画像信号の画素を間引いて表示画像のフレームレートを上げると共に、回路規模の縮小化及び設計の簡略化のため、ＣＣＤからの画像信号のフレームレートと表示用の画像信号のフレームレートとの間に簡単な整数比をもたせ、撮像系と表示用画像信号の出力系とを同一のタイミング信号を用いて同期して駆動している。
【０００８】
図４はこのように撮像系と表示用画像信号の出力系とを同期して駆動する際の一例を示すタイミングチャートである。図４の例では、ＣＣＤからの画像信号のフレームレートと表示用の画像信号のフレームレートとの比が１対２となっている。
【０００９】
しかしながら、回路をこのように設計した場合、使用するＣＣＤの画素数が変わる度に撮像系で扱う画像信号の同期タイミングと外部出力系で扱う画像信号の同期タイミングとが変化するため、ＣＣＤの画素数が変化するたびに回路の設計をやり直さなければならない。
【００１０】
これを回避するため、撮像系と外部出力系とを非同期に駆動する構成も考えられるが、この場合には、撮像系と外部出力系との間のタイミングが変化した場合を考慮した、非常に大容量のバッファが必要になってしまう。
【００１１】
本発明は前述の如き問題を解決することを目的とする。
【００１２】
本発明の他の目的は、簡単な構成で、且つ、回路規模を大型化することなく、入力時とは非同期なタイミングで信号を出力可能とする処にある。
【００１３】
【課題を解決するための手段】
前述の如き問題を解決し、前記目的を達成するため、本発明は、第１のタイミング信号を発生する第１の発生手段と、前記第１のタイミング信号を用いて入力画像信号の画素数を削減する処理手段と、前記処理手段からの画像信号を記憶するバッファメモリと、前記第１のタイミング信号とは非同期な第２のタイミング信号を発生する第２の発生手段と、画像信号を記憶するメモリ手段と、前記メモリ手段より読み出された画像信号を前記第２のタイミング信号に応じて表示手段に出力する出力手段と、前記第２のタイミング信号に応じて前記メモリ手段に記憶された画像信号をバースト状に読み出し、データバスを介して前記出力手段に転送すると共に、前記第１のタイミング信号に応じて前記バッファメモリに記憶された画像信号を読み出し、前記データバスを介して前記メモリ手段に対してバースト転送して書き込むメモリ制御手段とを備えて構成されている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。
【００１５】
図１は本発明が適用されるデジタルカメラの構成を示すブロック図である。
【００１６】
図１の装置では、撮像された画像信号を圧縮してメモリカードに記録すると共に、撮像されている画像を内蔵モニタあるいは外部モニタにて確認可能となっている。また、メモリカードに記録された画像信号を読み出してその情報量を伸長し、やはり内蔵モニタあるいは外部モニタにて確認可能となっている。
【００１７】
まず、記録時の処理について説明する。
【００１８】
図１において、撮像回路１０１は周知のＣＣＤ、ＣＤＳ回路、アンプ、Ａ／Ｄ変換器等を有し、被写体像を１サンプル複数ビットのデジタル信号に変換して圧縮回路１０３及びスイッチ１１１に出力する。ここで、内部同期信号発生回路１１５は後述の如く内部水平同期信号及び内部垂直同期信号を発生し、タイミング信号発生回路１０９及び縮小回路１１７に出力する。タイミング信号発生回路１０９は内部同期信号発生回路１１５からの各同期信号を用いて撮像回路１０１を駆動するためのタイミング信号を発生し、撮像回路１０１に出力する。従って、撮像回路１０１の各要素は内部同期信号発生回路１１５からの信号に同期して駆動することになる。
【００１９】
圧縮回路１０３では、周知のＤＣＴ、可変長符号化等を用いてその情報量を圧縮すると共に符号化し、記録再生処理回路１０５に出力する。記録再生処理回路１０５は、圧縮・符号化された画像信号に対してＩＤ信号等を付加すると共に記録に適した形態に変換し、メモリカード１０７に書き込む。
【００２０】
次に、再生時の動作について説明する。
【００２１】
記録再生処理回路１０５はメモリカード１０７に前述の如く記録された１画面分の画像信号を読み出し、伸長回路１１３に出力する。伸長回路１１３はメモリカード１０７から読み出された画像信号に対して記録時とは逆の処理を施して復号すると共にその情報量を伸長し、スイッチ１１１に出力する。
【００２２】
スイッチ１１１は、再生時においては伸長回路１１３からの出力を選択し、縮小回路１１７に出力する。縮小回路１１７は内部同期信号発生回路１１５からの同期信号に従って以下の通り伸長回路１１３からの画像信号の画素を間引くことにより、ＥＶＦ１２７もしくは外部の一般的なＴＶモニタのサイズである、水平方向６４０×垂直方向４８０画素にそのサイズを縮小する。
【００２３】
いま、撮像回路１０１により得られた画像信号、即ち、メモリカード１０７より読み出された画像信号のサイズが、１画面あたり水平方向１２８０×垂直方向９６０画素であった場合、縮小回路１１７により１画面のうちの７５％の画像信号が間引かれることになる。
【００２４】
ここで、縮小回路１１７の動作を図２を用いて説明する。
【００２５】
図２は縮小回路１１７の動作を説明するためのタイミングチャートであり、（ａ）はスイッチ１１１から入力される画像信号列を示している。そして、縮小回路１１７は、（ｃ）に示した内部同期信号発生回路１１５からの水平同期信号に基づいて（ｂ）に示したサンプルタイミングを示すクロックを発生し、このクロックに従って入力画像信号をサンプリングする。即ち、（ａ）において斜線で示した部分が縮小回路１１７にてサンプリングされ、バッファメモリ１１９に出力される画像信号である。
【００２６】
前述の通り、本形態では入力画像信号の水平方向の１２８０画素を６４０画素にするため、ここでは、水平方向に１／２に間引いている。また、垂直方向の９６０画素（ライン）を４８０画素にするため、ここでは垂直方向に１／２に間引いている。従って、縮小回路１１７は、１水平期間おきに画像信号をサンプリングしてバッファメモリ１１９に出力する。
【００２７】
バッファメモリ１１９に記憶された画像信号はバスアービタ１２１により読み出されてメモリ１１３に書き込まれる。バスアービタ１２１は内部にデータバスを有し、内部同期信号発生回路１１５からの同期信号に従って、縮小回路１１７により縮小され、バッファメモリ１１９に記憶された画像信号をバースト状に集中させ、メモリ１３３に転送する。
【００２８】
また、バスアービタ１２１は、内部同期信号発生回路１１５からの同期信号とは非同期なタイミングで発生される外部同期信号発生回路１３１からの同期信号に従ってメモリ１３３に記憶された画像信号をバースト状に集中してバッファメモリ１２３に転送する。
【００２９】
バッファメモリ１２３に集中して書き込まれた画像信号は時間軸伸長されてＤ／Ａ変換器１２５に出力され、ここで、内部同期信号発生回路１３１からの同期信号に従ってアナログ信号に変換され、ＥＶＦ１２７及び出力回路１２９に出力される。ＥＶＦ１２７はＤ／Ａ変換器１２５からの画像信号に従い、前述の如き６４０×４８０画素のサイズの画像を表示する。また、出力回路１２９は、Ｄ／Ａ変換器１２５からの画像信号に対して同期信号を付加すると共にそのレベルを増幅し、外部モニタ２００における処理に適した形態に変換してモニタ２００に出力する。
【００３０】
ここで、バスアービタ１２１によるバッファメモリ１１９からメモリ１３３に対する画像信号の転送処理、及び、メモリ１３３からバッファメモリ１２３に対する画像信号の転送処理について説明する。
【００３１】
図３はバスアービタ１２１の転送動作を説明するためのタイミングチャートである。
【００３２】
図３において、（ａ）はバスアービタ１２１内のデータバスを流れるデータを示し、（ｃ）は外部同期信号発生回路１３１からの水平同期信号を示している。
【００３３】
前述の通り、本形態では、縮小回路１１７により画像信号のサイズを７５％程縮小しているので、その分データバスを使用しない時間のゆとりが生まれる。
【００３４】
そこで、本形態では、バスアービタ１２１により、外部同期信号発生回路１３１からの同期信号に同期してバッファメモリ１２３に画像信号を転送する一方、外部同期信号発生回路１３１からの同期信号とは非同期に発生される内部同期信号発生回路１１５からの同期信号に同期して信号を出力するバッファメモリ１１９からの画像信号をバースト状に集中させ、メモリ１３３からバッファメモリ１２３へ転送する時間のあまり時間にメモリ１３３に転送するように制御する。
【００３５】
即ち、図３において、外部同期信号発生回路１３１からの水平同期信号に応じて、Ｔ１〜Ｔ２，Ｔ４〜Ｔ５，Ｔ７〜Ｔ８，及びＴ１０〜Ｔ１１の期間でメモリ１３３からバッファメモリ１２３に対して４ライン分のデータＤｏｕｔを転送する。
【００３６】
そして、これ以外の期間でバッファ１１９から出力された画像信号をメモリ１３３に転送する。
【００３７】
即ち、図３においては、Ｔ２〜Ｔ３の期間でバッファメモリ１１９からの画像信号を転送した後、転送しきれなかった分を更に、次の水平同期期間におけるＴ５〜Ｔ６の期間で転送する。このＴ２〜Ｔ３及び、Ｔ５〜Ｔ６の期間でバッファメモリ１１９に記憶されていた１水平ライン分の画像信号がメモリ１３３に転送される。従って、バッファメモリ１１９は間引いた後の１水平ライン分の画像信号を記憶可能な容量を備えていればよい。また、同様にバッファメモリ１２３も１水平ライン分の容量を備えていればよい。
【００３８】
また、本形態では、前述の如くバッファメモリ１１９からメモリ１３３に対する画像信号の転送時と、メモリ１３３からバッファメモリ１２３に対する画像信号の転送時とでデータバスを時分割に用いることができるので、メモリ１３３は安価なシングルポートメモリでよい。
【００３９】
また、撮像回路１０１により得られた画像信号に応じた画像をＥＶＦ１２７または外部モニタ２００に表示する場合は、スイッチ１１１により撮像回路１０１からの画像信号を縮小回路１１７に転送する以外は、メモリカード１０７の再生時の動作と同じである。
【００４０】
なお、記録時においては、撮像回路１０１からの画像信号に係る画像が動画像としてＥＶＦ１２７に表示され、ユーザはＥＶＦ１２７に表示された画像をモニタしつつ、不図示の操作部にて記録の指示を行う。そして、記録紙時に応じたタイミングで１画面分の画像信号が前述の如くメモリカード１０７に記録される。
【００４１】
以上説明したように、本形態では、撮像された画像信号あるいは、メモリカードより再生された画素数の多い（詳細な）画像を撮像系あるいは記録再生系とは非同期なタイミングでモニタする際、その画素数を縮小し、バースト状に集中してメモリに転送することにより、撮像系で扱う画像信号の画素数が変化した場合であっても大幅な設計変更を行うことなく画像のモニタが可能になる。
【００４２】
なお、前述の実施形態では、撮像系あるいは記録再生系で扱う画像信号の画素数を水平・垂直方向にそれぞれ１／２に間引く場合について説明したが、もちろんこれ以外の画素数にすることも可能であり、同様の効果を有する。
【００４３】
また、本形態では、デジタルカメラに対して本発明を適用した場合について説明したが、入力信号と非同期に外部に信号を出力する装置であればどのようなもにも本発明を適用可能である。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、入力画像信号と非同期なタイミングで外部に画像信号を出力し、これをモニタする場合、入力及び出力画像信号の画素数が変化しても回路の設計を大幅に変更する必要がない。
【００４５】
また、バッファメモリの容量も少なくてすむ。
【図面の簡単な説明】
【図１】本発明が適用されるデジタルカメラの構成例を示す図である。
【図２】図１装置の動作を説明するためのタイミングチャートである。
【図３】図１の装置の動作を説明するためのタイミングチャートである。
【図４】撮像系で扱う画像信号と表示用の画像信号のフレームレートを示す図である。
【図１】
0003679592.tif 000002
【図２】
0003679592.tif 000003
【図３】
0003679592.tif 000004
【図４】
0003679592.tif 000005