(57)【特許請求の範囲】
【請求項１】
複数のバンプを備えた半導体チップと、複数のランドを備えた基板とを有すると共に、それらのバンプとそれらのランドとが互いに導通するように接合剤を用いて前記半導体チップと前記基板とを接続することによって構成される半導体チップの実装構造体において、
前記接合剤は、前記半導体チップと前記基板とにより挟持されて両者を接合しており、
前記基板のうち前記複数のランドによって囲まれる領域内に、前記半導体チップを前記基板に押圧する際に余分の前記接合剤を逃がすための複数の貫通穴が配設され、
前記貫通穴は、前記複数のランドの各々に対応して設けられるとともに、前記複数のランドによって囲まれる領域内の中央部よりも前記ランドに近い位置に設けられていることを特徴とする半導体チップの実装構造体。
【請求項２】
請求項１記載の半導体チップの実装構造体において、一の前記ランドと、該ランドに対応する前記貫通穴との距離は、当該ランドから前記複数のランドにより囲まれる領域の中央部までの距離の２／３以下であることを特徴とする半導体チップの実装構造体。
【請求項３】
請求項１又は請求項２に記載の半導体チップの実装構造体において、前記前記半導体チップの面積に対する前記貫通穴の合計面積の占有率Ｒは、０％  ＜  Ｒ  ≦  １８％であることを特徴とする半導体チップの実装構造体。
【請求項４】
請求項３記載の半導体チップの実装構造体において、
前記半導体チップの面積に対する前記貫通穴の合計面積の占有率Ｒは、２％  ≦  Ｒ  ≦  １０％であることを特徴とする半導体チップの実装構造体。
【請求項５】
請求項１から請求項４のうちの少なくともいずれか１つに記載の半導体チップの実装構造体において、前記基板は表裏両面の配線層を導通する複数のスルーホールを有し、前記複数の貫通穴はそれらのスルーホールによって構成されることを特徴とする半導体チップの実装構造体。
【請求項６】
一対の透光性基板によって挟持される液晶を有し、その液晶に印加する電圧を制御することによってその液晶の配向を制御し、もって該液晶に入射する光を変調する液晶装置において、
この液晶装置は、前記透光性基板の少なくとも一方に接着される半導体チップの実装構造体を有し、
その半導体チップの実装構造体は、複数のバンプを備えた液晶駆動用ＩＣと、複数のランドを備えた基板とを有すると共に、それらのバンプとそれらのランドとが互いに導通するように接合剤を用いて前記液晶駆動用ＩＣと前記基板とを接続することによって構成され、前記接合剤は、前記基板と液晶駆動用ＩＣとに挟持されて両者を接合しており、さらに
前記基板のうち前記複数のランドによって囲まれる領域内に、前記半導体チップを前記基板に押圧する際に前記接合剤の一部を逃がすための複数の貫通穴が配設され、
前記貫通穴は、前記複数のランドの各々に対応して設けられるとともに、前記複数のランドによって囲まれる領域内の中央部よりも前記ランドに近い位置に設けられていることを特徴とする液晶装置。
【請求項７】
請求項６に記載の液晶装置において、一の前記ランドと、該ランドに対応する前記貫通穴との距離は、当該ランドから前記複数のランドにより囲まれる領域の中央部までの距離の２／３以下であることを特徴とする液晶装置。
【請求項８】
請求項６又は請求項７に記載の液晶装置において、前記液晶駆動用ＩＣの面積に対する前記貫通穴の合計面積の占有率Ｒは、０％  ＜  Ｒ  ≦  １８％であることを特徴とする液晶装置。
【請求項９】
請求項８記載の液晶装置において、前記液晶駆動用ＩＣの面積に対する前記貫通穴の合計面積の占有率Ｒは、２％  ≦  Ｒ  ≦  １０％であることを特徴とする液晶装置。
【請求項１０】
請求項６から請求項９のうちの少なくともいずれか１つに記載の液晶装置において、前記基板は表裏両面の配線層を導通する複数のスルーホールを有し、前記複数の貫通穴はそれらのスルーホールによって構成されることを特徴とする液晶装置。
【請求項１１】
液晶装置を含んで構成される電子機器において、その液晶装置は請求項６から請求項１０のうちの少なくともいずれか１つに記載の液晶装置によって構成されることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方性導電膜）等といった接合剤を用いて半導体チップを基板に接着することによって構成される半導体チップの実装構造体に関し、特に、半導体チップに設けられる複数のバンプと基板に設けられる複数のランドとを導電接続する構造の実装構造体に関する。また、本発明は、その実装構造を用いた液晶装置及びその液晶装置を用いた電子機器に関する。
【０００２】
【従来の技術】
現在、携帯電話機、携帯情報端末器等といった電子機器において液晶装置が広く用いられている。多くの場合は、文字、数字、絵柄等といった可視情報を表示するためにその液晶装置が用いられている。
【０００３】
この液晶装置は、一般に、一対の透光性基板によって挟持される液晶を有し、その液晶に印加する電圧を制御することによってその液晶の配向を制御し、もって該液晶に入射する光を変調する。この液晶装置は、液晶に印加する電圧を制御するために液晶駆動用ＩＣ、すなわち半導体チップを使用する必要があり、そのＩＣは上記透光性基板上に直接に又は基板を介して間接的に接続される。
【０００４】
今、基板を介して液晶駆動用ＩＣを液晶装置の透光性基板に接続する場合を考えると、例えば、図９に示すように、液晶駆動用ＩＣ５１を基板５２上にＡＣＦ５３を用いて接続することによって実装構造体５８を形成し、さらにその実装構造体５８内の基板５２をＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）５４等といった接続部材を用いて液晶装置５６の透光性基板５７ａに接続する。液晶装置５６は、一対の透光性基板５７ａ及び５７ｂと、それらの間に封入された液晶５９とを含んで構成される。基板５７ａ及び５７ｂの外側表面には偏光板６０が貼着され、さらに基板５７ａの表面には反射板６１が設けられる。
【０００５】
【発明が解決しようとする課題】
しかしながら従来の実装構造体５８では、一般に、図１０に示すように、基板５２のうち液晶駆動用ＩＣ５１を装着するための領域Ａがそれ以外の表面領域と同一の平坦面であった。その結果、ＡＣＦ５３の量が多過ぎると、ＡＣＦ５３の圧着接続時にそのＡＣＦ５３の内部に大きな残留応力が発生し、そのため、経時的に接続不良が発生するという問題があった。
【０００６】
なお、図１０において符号６２はＩＣ５１に対する入力配線を示し、符号６３はＩＣ５１からの出力配線を示している。これらの配線は実際には多数本形成されるが、図ではそれらの一部分を図示し残りの部分を鎖線によって省略してある。
【０００７】
本発明は、上記の問題点に鑑みて成されたものであって、液晶駆動用ＩＣ等といった半導体チップをＡＣＦ等といった接合剤を用いて基板に搭載する実装構造体において、電極端子間の接続信頼性を向上することを目的とする。
【０００８】
【課題を解決するための手段】
（１）  上記の目的を達成するため、本発明に係る半導体チップの実装構造体は、複数のバンプを備えた半導体チップと、複数のランドを備えた基板とを有すると共に、それらのバンプとそれらのランドとが互いに導通するように接合剤を用いて前記半導体チップと前記基板とを接続することによって構成される半導体チップの実装構造体である。そしてこの実装構造体において、前記接合剤は、前記半導体チップと前記基板とにより挟持されて両者を接合しており、前記基板のうち前記複数のランドによって囲まれる領域内に、前記半導体チップを前記基板に押圧する際に余分の前記接合剤を逃がすための複数の貫通穴が配設され、前記貫通穴は、前記複数のランドの各々に対応して設けられるとともに、前記複数のランドによって囲まれる領域内の中央部よりも前記ランドに近い位置に設けられていることを特徴とする。
【０００９】
この半導体チップの実装構造体によれば、接合剤を間に挟んだ状態で半導体チップを基板に押し付けることにより、その接合剤によって半導体チップを基板に固着する。この場合、接合剤の量が多過ぎるときには、半導体チップを基板に押し付けたときに余分な接合剤は貫通穴に入り込み、よって、接合剤の内部に残留応力が生じることがなくなる。その結果、接続部に経時的な接続不良が発生することを確実に防止できる。
【００１０】
なお、本発明の半導体チップの実装構造としては、例えば、ＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）方式の実装構造や、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  ＦＰＣ）方式の実装構造等が考えられる。ＣＯＢ方式の実装構造は、比較的硬質で厚い基板、例えばエポキシ基板等の上に半導体チップを実装する構造である。また、ＣＯＦ方式の実装構造は、可撓性を備えていて比較的薄い基板、例えば可撓性プリント基板（  ＦＰＣ  ：  Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）の上に半導体チップを実装する構造である。
【００１１】
実開平３−３９８７６号公報によれば、半導体チップではないがチップ部品の装着領域の内部に貫通穴を設けるという技術が開示されている。しかしながら、ここに示された貫通穴はチップ搭載部の凹陥をし易くするためのものであり、接合剤に残留応力を発生させないことを目的とするものではない。そのため、この従来文献には、半導体チップのバンプに対応して基板側に配設される複数のランドによって囲まれる領域内に貫通穴を形成すること及びそれら複数の貫通穴を分散状態で配設することといった技術要件は示されていない。
【００１２】
本発明者は、本発明において基板に形成する複数の貫通穴の配置形態に関してシミュレーションを行い、次のような結果を得た。今、圧着前の状態として図７に示すようなモデルを考え、圧着後の状態として図８に示すようなモデルを考える。これらの図において各符号は以下の意味を有する。
【００１３】
Ｘ，Ｙ：液晶駆動用ＩＣ（すなわち、半導体チップ）６の外形寸法
ｘ，ｙ：バンプ１６の外形寸法
ｈ    ：バンプ１６の高さ
ｎ    ：バンプ１６の数
ｔ    ：ＡＣＦ（すなわち、接着剤）４の厚み
Ｔ    ：基板３の厚み
Ｈ    ：ランド１３の厚み
ｄ    ：スルーホール（すなわち、貫通穴）９の穴径
Ｎ    ：スルーホール９の穴数
（Ａ）  液晶駆動用ＩＣ６を基板３に圧着するとき、液晶駆動用ＩＣ６によって押されるＡＣＦ４の体積Ｖは、
Ｖ＝Ｘ・Ｙ・ｔ  …  …  （１）
である。
【００１４】
（Ｂ）  図８に示す圧着完了状態において、バンプ１６によって排除されるＡＣＦ４の体積ｖ１は、
ｖ１＝ｘ・ｙ・ｈ・ｎ  …  …  （２）
である。また、図８に示す圧着完了状態において、ランド１３によって排除されるＡＣＦ４の体積ｖ２は、
ｖ２＝ｘ・ｙ・Ｈ・ｎ  …  …  （３）
である。但し、簡単のため、ランド１３のサイズをバンプ１６のサイズと同等とする。
【００１５】
（Ｃ）  圧着時にＩＣチップ６の外形より外側にはみ出すＡＣＦ４は無いものと仮定する。圧着によって余分となる（すなわち、排除される）ＡＣＦ４の体積ｖ０は
ｖ０＝Ｘ・Ｙ・（ｔ−ｈ）＋ｖ１＋ｖ２  …  …  （４）
である。なお、上式において（ｔ−ｈ）は、圧着によるＡＣＦ４の厚みの減少量を示す。
【００１６】
（Ｄ）  余分となる体積ｖ０のＡＣＦ４が基板３の穴９に全て充填されるものとし、さらに穴９の総面積をＳ０とすると、
Ｓ０・Ｔ＝ｖ０
であり、従って
Ｓ０＝｛Ｘ・Ｙ・（ｔ−ｈ）＋ｖ１＋ｖ２｝／Ｔ  …  …  （５）
である。
【００１７】
（Ｅ）  基板３に設けた穴９の総面積Ｓ０の液晶駆動用ＩＣ６に対する占有率Ｒ（％）は
Ｒ＝（Ｓ０／Ｘ・Ｙ）×１００  …  …  （６）
である。ここで、穴９は丸穴でも、角穴でも、それらの組み合わせでも、あるいは他の任意の形状でも構わない。
【００１８】
（Ｆ）  例えば、穴９を丸穴と仮定し、さらに、余分となる体積ｖ０のＡＣＦ４がその丸穴に全て充填されるとすると、
ｖ０＝（ｄ／２）２・π・Ｔ・Ｎ  …  …  （７）
となり、従って
0003610787.tif 000002
【００１９】
（Ｇ）  シミュレーションの結果は次表の通りである。
【００２０】
【表１】
0003610787.tif 000003
【００２１】
上表において、Ｒは上式（６）より求め、Ｎは上式（８）より求めた。また、上表において、Ｔ＝１００μｍ以上のデータはＣＯＢ方式の実装構造に関するものであり、Ｔ＝５０μｍ以下のデータはＣＯＦ方式の実装構造に関するものである。
【００２２】
（Ｈ）  基板３に設ける穴９の占有率は、液晶駆動用ＩＣ６の大きさ、バンプ１６の大きさ及び数、ＡＣＦ４の厚み、基板３の厚み、ランド１３の厚み等の組み合わせによって変化するが、ＡＣＦ４の接続信頼性を確保するには、ＡＣＦ４が液晶駆動用ＩＣ６と基板３との間には十分に充填されている必要があり、適正な厚みのＡＣＦ４を選択することも可能である。
【００２３】
しかしながら、現実の圧着作業においては多種多様な部品の組み合わせを圧着する必要があり、それぞれに対応する最適なＡＣＦ４を使い分けることは困難である。これに対し、本願発明によれば、ＡＣＦ４の厚さが厚い場合には余分なＡＣＦ４を基板穴９へ逃がすことによって最適な圧着状態を確保でき、それ故、ＡＣＦ４の厚みを少ないバリエーションに設定しても多機種の圧着に対応できる。（２）  上記のシミュレーション結果を参照すれば、基板穴９の液晶駆動用ＩＣ６（すなわち、半導体チップ）に対する面積占有率Ｒ（％）は、
０％  ＜  Ｒ  ≦  １８％
の範囲にあることが望ましい。この寸法設定により、圧着が行われる際に接合剤を確実に貫通穴に逃がすことができる。
【００２４】
（３）  また、基板穴９の面積占有率Ｒ（％）は、
２％  ≦  Ｒ  ≦  １０％
の範囲にあることがより一層望ましい。この寸法設定によれば、圧着が行われる際に接合剤を確実に貫通穴に逃がすことができると共に、配線パターンを形成するための基板の面積をより大きく残すことも可能になる。
【００２５】
（４）  上記構成の半導体チップの実装構造体に関しては、基板に設ける複数の貫通穴を複数のランドによって囲まれる領域の中央部よりもそれらのランドに近い位置に設けることが望ましい。こうすれば、バンプ及びランドによって排除される接合剤の全てを確実に上記貫通穴に逃がすことができる。
【００２６】
具体的には、図８において、ＩＣチップ６の中央Ｃとバンプ１６との間の距離Ｄ１の２／３以下の範囲Ｄ２の中に貫通穴９を設けることが望ましい。例えば、ＩＣチップ６の幅をＸ＝３ｍｍ（＝３０００μｍ）とし、ＩＣチップ６の端面からバンプ１６の内側端面までの距離をＤ３＝０．３ｍｍとすれば、
0003610787.tif 000004
であり、それ故
Ｄ２＝Ｄ１×２／３＝０．８（ｍｍ）
となる。つまり、この場合には、バンプ１６の内側端面から０．８ｍｍの範囲の中に貫通穴９を設けることが望ましい。
【００２７】
（５）  本発明に用いられる基板は、単一の配線層を備えた基板によって形成することもできるし、あるいは、複数の導電性スルーホールによって互いに電気的に接続される複数の配線層を含む基板によって構成することもできる。そのような導電性スルーホールを備えた基板を用いる場合には、その基板に形成される導電性スルーホールを接合剤を逃がすための複数の貫通穴として用いることができる。
【００２８】
現在のところ、基板に形成される導電性スルーホールはＩＣチップの搭載領域の外側に配置されることが多いと考えられるが、面積の小さい基板内に高密度な配線パターンを形成するという、いわゆる細密実装が行われる場合には、ＩＣチップの搭載領域の内部に導電性スルーホールを配置することが非常に効果的であり、そのようなパターン配置のときにそれら複数の導電性スルーホールを接合剤を逃がすための貫通穴として利用すれば非常に効率的である。
【００２９】
（６）  次に、本発明に係る液晶装置は、一対の透光性基板によって挟持される液晶を有し、その液晶に印加する電圧を制御することによってその液晶の配向を制御し、もって該液晶に入射する光を変調する液晶装置である。そしてこの液晶装置は、前記透光性基板の少なくとも一方に接着される半導体チップの実装構造体を有し、その半導体チップの実装構造体は、複数のバンプを備えた液晶駆動用ＩＣと、複数のランドを備えた基板とを有すると共に、それらのバンプとそれらのランドとが互いに導通するように接合剤を用いて前記液晶駆動用ＩＣと前記基板とを接続することによって構成され、前記接合剤は、前記基板と液晶駆動用ＩＣとに挟持されて両者を接合している。そしてさらに、前記基板のうち前記複数のランドによって囲まれる領域内に、前記半導体チップを前記基板に押圧する際に前記接合剤の一部を逃がすための複数の貫通穴が配設され、前記貫通穴は、前記複数のランドの各々に対応して設けられるとともに、前記複数のランドによって囲まれる領域内の中央部よりも前記ランドに近い位置に設けられていることを特徴とする。
【００３０】
この液晶装置を製造するときには、接合剤を間に挟んだ状態で液晶駆動用ＩＣ（すなわち、半導体チップ）を基板に押し付けることにより、その接合剤によって液晶駆動用ＩＣが基板に固着される。この場合、接合剤の量が多過ぎるときには、液晶駆動用ＩＣを基板に圧着したときに余分な接合剤は貫通穴に入り込み、よって、接合剤の内部に残留応力が生じることがなくなる。
【００３１】
（７）  上記（６）記載の液晶装置において、液晶駆動用ＩＣの面積に対する貫通穴の合計面積の占有率をＲとすれば、
０％  ＜  Ｒ  ≦  １８％
であることが望ましい。この寸法設定により、圧着が行われる際に接合剤を確実に貫通穴に逃がすことができる。
【００３２】
（８）  上記（６）記載の液晶装置において、液晶駆動用ＩＣの面積に対する貫通穴の合計面積の占有率をＲとすれば、
２％  ≦  Ｒ  ≦  １０％
であることがより一層望ましい。この寸法設定によれば、圧着が行われる際に接合剤を確実に貫通穴に逃がすことができると共に、配線パターンを形成するための基板の面積をより大きく残すことも可能になる。
【００３３】
（９）  上記（６）から（８）に記載の液晶装置に関しては、接合剤を逃がすための貫通穴を前記複数のランドによって囲まれる領域の中央部よりもそれらのランドに近い位置に設けることが望ましい。こうすれば、液晶駆動用ＩＣを基板上に圧着する際にバンプ及びランドによって排除される接合剤の全てを無理なく確実に貫通穴に逃がすことができる。
【００３４】
（１０）  上記（６）から（９）に記載の液晶装置に関して、基板は、複数のスルーホールによって互いに電気的に接続される複数の配線層を備えた基板によって構成でき、その場合には、接合剤を逃がすための複数の貫通穴をそれらのスルーホールによって構成することができる。こうすれば、接合剤を逃がすために専用の貫通穴を設ける必要が無くなるので、基板の面積を配線エリア等として効率的に使用できる。
【００３５】
（１１）  次に、本発明に係る電子機器は、液晶装置を含んで構成される電子機器において、その液晶装置が上記（６）から（１０）記載の液晶装置であることを特徴とする。このような電子機器としては、例えば、携帯電話機、携帯情報端末器等が考えられる。
【００３６】
【発明の実施の形態】
（半導体チップの実装構造体に関する実施形態）
図１は、本発明に係る半導体チップの実装構造体の一実施形態を示している。ここに示す実装構造体１は、チップコンデンサ、チップ抵抗等といった電子チップ部品２が実装された回路基板３と、接合剤としてのＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方性導電膜）４によって回路基板３の表面に接続される液晶駆動用ＩＣ６と、そして、ＡＣＦ７によって回路基板３の表面に接続される入力用ケーブル８とを含んで構成される。
【００３７】
電子チップ部品２は、液晶装置を駆動するための駆動回路を構成するための回路部品である。これらの電子チップ部品２は、例えば、半田付けによって回路基板３上に接続できる。また、銀ペースト等といった導電性接着剤やＡＣＦを用いた接続も可能である。
【００３８】
回路基板３は、例えば、ガラスエポキシ基材の表裏両面に銅箔を被覆し、エッチングによって配線パターンを形成し、さらにスルーホール９を介して表裏両面の導通をとることによって形成される。配線パターンの表面にはＮｉ−Ａｕメッキを施して、マイグレーション等といった不具合が発生しないようにすると好都合である。
【００３９】
回路基板３の表面には、液晶駆動用ＩＣ６を装着するための領域であるＩＣ装着領域Ａが設定される。また、配線パターンとして複数の出力配線１１及び複数の入力端子１２が形成され、それらの先端が図２に示すようにＩＣ装着領域Ａの内部領域においてランド１３を形成する。出力配線１１の裏側、すなわち液晶駆動用ＩＣ６と反対側の面には、図４に示すように、各出力配線１１に対応させて出力端子１４が形成され、それらの出力端子１４と各出力配線１１がスルーホール９によって導電接続されている。
【００４０】
図１において、液晶駆動用ＩＣ６はその底面、すなわち能動面に複数のバンプ１６を有し、それらのバンプ１６がＡＣＦ４によって回路基板３上の複数の出力配線１１に個々に導電接続される。ＡＣＦ４は、例えば、エポキシ系接着剤を主成分とする接着剤の中に、粒径５μｍのポリスチレン粒子にＮｉ−Ａｕメッキを施すことによって形成した導電粒子を分散させることによって形成できる。このＡＣＦ４を用いる場合には、温度１８０℃、圧力１０ｇｆ／バンプ、加圧時間３０秒の条件で熱圧着を行うことができる。
【００４１】
入力用ケーブル８の先端の下面には配線パターン１７が形成され、それらの配線パターン１７がＡＣＦ７によって回路基板３の入力端子１２に導電接続される。ＡＣＦ７は、粒径３〜１０μｍ程度のニッケル金属粒子からなる導電粒子と、エポキシ系接着剤を主成分とする接着剤とから成るものを使用し、温度１７０℃、圧力３ＭＰａ、加圧時間２０秒の条件で接続した。
【００４２】
また、回路基板３と入力用ケーブル８とは、従来行われている半田付けにより、手作業や機械で接続することができる。さらに、回路基板３と入力用ケーブル８との接続部には、シリコン樹脂、アクリル樹脂又はウレタン樹脂等のモールド材をコーティングして、防湿、防塵及び機械的接触による損傷の防止等を行うことが望ましい。このようなモールド材は、回路基板３と後述する液晶パネルとの接続部、液晶駆動用ＩＣ６と回路基板３との接続部、電子部品２と回路基板３との接続部等に関しても同様に用いることができる。
【００４３】
本実施形態に係る半導体チップの実装構造体１では、図２に示すように、ＩＣ装着領域Ａの内部であって、特に、複数の出力配線１１のランド１３及び複数の入力端子１２のランド１３によって囲まれる領域Ｂ内に複数の貫通穴１０を分散して配設した。
【００４４】
今、液晶駆動用ＩＣ６の基板３への搭載面の面積に対する貫通穴１０の合計面積の占有率をＲとすると、シミュレーション結果と経時的な接続不良の測定及び液晶駆動用ＩＣ６と回路基板３との接続強度の実験により
０％  ＜  Ｒ  ≦  １８％
に設定することが望ましい。これによると、占有率Ｒが０％であると残留応力が残ってしまい、著しい経時的な接続不良を発生させ、また占有率Ｒが１８％より大きいと十分な接続強度が確保できないものであった。より望ましくは
２％  ≦  Ｒ  ≦  １０％
に設定することにより、液晶駆動用ＩＣ６と回路基板３との接続強度が確保されながら、更に余分なＡＣＦ４を貫通穴１０を通して逃がすことができるので、残留応力を低減することができる。また、貫通穴１０を設ける位置は、ランドによって囲まれる領域Ｂの中央部よりも、できるだけバンプに近い位置とすることで各バンプと対応するランドとの接続部において、余分なＡＣＦを速やかに逃がすことができる。
【００４５】
本実施形態に係る半導体チップの実装構造体では、回路基板３のＩＣ装着領域Ａの内部、特にランドによって囲まれる領域Ｂ（図２参照）の内部に複数の貫通穴１０を分散状態で形成したので、液晶駆動用ＩＣ６を回路基板３へ圧着する際にＡＣＦ４が圧着ヘッドによって押圧されるとき、余分なＡＣＦ４はそれらの貫通穴１０に入り込んで液晶駆動用ＩＣ６から逃げる。従って、ＩＣ６と基板３との間には常に適量のＡＣＦ４が存在することになり、よって、ＡＣＦ４の圧着接続時にそのＡＣＦ４の内部に大きな残留応力が発生することがなくなり、そのため、経時的に接続不良が発生することもなくなり、その結果、ＩＣ６のバンプ１６と基板３上のランドとの間の接続信頼性が向上する。
【００４６】
（変形例）
上記の実装構造体に関しては、次のような変形例が考えられる。まず、上記実施形態では、ＡＣＦ４等といった接合剤を逃がすための貫通穴を単純な貫通穴１０として形成したが、液晶駆動用ＩＣ６が実装される回路基板３が表裏両面に配線層を有する両面回路基板であって、しかもそれらの配線層を導通する導電性スルーホールがＩＣ装着領域Ａの内部領域に設けられるときには、そのような導電性スルーホールを接合剤を逃がすための貫通穴として兼用できる。
【００４７】
また、回路基板３の基材としては、ガラス繊維とエポキシ系樹脂との複合素材であるガラスエポキシ基材に代えて、▲１▼アラミド繊維又は▲２▼ガラス繊維とアラミド繊維との混合素材等から成る第１素材と、▲３▼ポリイミド系樹脂又は▲４▼ＢＴ（ビスマレイド・トリアジン）樹脂等から成る第２素材との複合素材を使用することができる。
【００４８】
また、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等の単独素材又はそれらの混合若しくは化合素材から成る基板材料を使用して回路基板を形成することもできる。
【００４９】
また、回路基板３は、上記実施形態のような両面配線基板に代えて、片面配線基板を用いることができ、さらに３層、４層等といった多層基板を用いることもできる。片面配線基板を用いる場合には、液晶駆動用ＩＣ６の搭載面と同一面上に出力端子が形成されることになるが、基板のコストを安くすることができる。また、多層基板を使用する場合には、グランド層を設けたり電源配線パターンを太くする等のノイズ対策を比較的容易にすることができる。
【００５０】
（液晶装置の実施形態）
図３は、図１に示す実装構造体１を用いた液晶装置を示している。ここに示す液晶装置２０は、その実装構造体１及びそれが接続される液晶パネル１９によって構成される。
【００５１】
液晶パネル１９は、図４に示すように、シール材２７によって一対の透光性基板２１ａ及び２１ｂを貼り合せ、さらにそれらの基板の間に液晶２２を封入することによって形成される。一方の透光性基板２１ａの内側表面には透光性電極２３ａが形成され、他方の透光性基板２１ｂの内側表面には透光性電極２３ｂが形成される。
【００５２】
透光性基板２１ａは対向する透光性基板２１ｂの外方へ張り出しており、その張出し部にはパネル側端子２４が形成される。このパネル側端子２４には、透光性電極２３ａから直接に延びるものと、両基板２１ａ及び２１ｂの間に配置される導通材（図示せず）を介して透光性電極２３ｂにつながるものの２種類が含まれる。各透光性基板２１ａ及び２１ｂの外側表面には偏光板２６，２６が貼着される。
【００５３】
半導体チップの実装構造体１は、回路基板３の出力端子１４がパネル側端子２４と位置的に一致するように位置合わせされた状態で、それらの間に配置されたＡＣＦ２８によって導電接続される。本実施形態では、ＡＣＦ２８として、粒径１０μｍのポリスチレン粒子にＮｉ−Ａｕメッキした導電粒子と、エポキシ系接着剤を主成分とする接着剤とから成るものを使用し、温度１７０℃、圧力３ＭＰａ、加圧時間２０秒の圧着条件で接続した。
【００５４】
なお、ＡＣＦ２８を用いた接続方法に代えて、導電粒子を含まない接着剤だけを使用して回路基板３の出力端子１４とパネル側端子２４とを直接に接触させて導通させることができる。この接続方法によれば、ＡＣＦを用いた場合に生じる導電粒子によるショート不良のおそれが解消され、より微細ピッチの接続が可能になる。
【００５５】
以上のように構成された液晶装置２０に関しても、図４に示したように、半導体チップの実装構造体１において、回路基板３のＩＣ装着領域Ａの内部、特に出力配線１１及び入力端子１２のランド１３によって囲まれる領域Ｂの内部に複数の貫通穴１０を分散状態で形成したので、液晶駆動用ＩＣ６の圧着の際に余分なＡＣＦ４はそれらの貫通穴１０に入り込み、よって、ＡＣＦ４の圧着接続時にそのＡＣＦ４の内部に大きな残留応力が発生することを防止できる。
【００５６】
（電子機器の実施形態）
図５は、本発明に係る電子機器の一例である携帯電話機の一実施形態を示している。ここに示す携帯電話機３０は、アンテナ３１、スピーカ３２、液晶装置２０、キースイッチ３３、マイクロホン３４等といった各種の構成要素を外装ケース３６に格納することによって構成されている。液晶装置２０は、図３に示した液晶装置によって構成される。
【００５７】
図６は、図５に示した携帯電話機の内部構造の要部を示しており、液晶パネル１９及び実装構造体１によって構成される液晶装置２０が携帯電話機３０の本体基板３７に実装されている。液晶パネル１９は、例えば、シリコンゴムや発泡ウレタンを基材とするクッション性のある固定部材３８に接着剤を用いて、又は不織布を基材とする両面テープによって、本体基板３７の所定位置に固定される。本体基板３７の上には、液晶装置２０に電源及び入力信号を供給するための端子４１が形成され、且つ該端子に接続した雌型のコネクタ４２が設けられている。液晶装置２０は、入力用ケーブル８をコネクタ４２に抜き差し可能に挿入することによって、本体基板３７の電源側と接続されている。
【００５８】
ここに例示した携帯電話機いおいても、図１に示した実装構造体１を用いることにより、液晶駆動用ＩＣ６をＡＣＦ４を用いて回路基板３へ実装する際に、余分なＡＣＦ４を貫通穴１０へ逃がすことができるので、ＩＣ６の接続信頼性が向上する。
【００５９】
（その他の実施形態）
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
【００６０】
例えば、本発明で用いる半導体チップは液晶駆動用ＩＣに限られず、種々の目的で用いられる種々のＩＣとすることができる。また、半導体チップを実装する基板も図１に示した両面配線構造の基板に限られず、単層の基板又は多層の基板とすることもできる。
【００６１】
また、図１ではバンプ１６及び貫通穴１０を直線状の列として配列したが、配列形態は特別な形態に限定されない。例えば、それらを千鳥配列とすることもできる。
【００６２】
【発明の効果】
本発明に係る半導体チップの実装構造、液晶装置及び電子機器によれば、基板に貫通穴を設けたので、多量の接合剤を間に挟んだ状態で半導体チップを基板に圧着したとき、余分な接合剤を貫通穴に逃がすことができ、それ故、接合剤を用いた圧着接続時にその接合剤の内部に大きな残留応力が発生することを防止でき、そのため、経時的に接続不良が発生することを防止できる。
【００６３】
また特に、本発明によれば、複数の貫通穴が複数のランドによって囲まれる領域内に配設され、しかもそれらの貫通穴が１個所に集中すること無く分散状態で配設されるので、余分な接合剤をムラなく確実に逃がすことができ、よって、接合剤の内部に残留応力が発生することを半導体チップの全面にわたってほぼ完全に防止できる。
【図面の簡単な説明】
【図１】本発明に係る半導体チップの実装構造体の一実施形態を分解して示す斜視図である。
【図２】図１の実装構造体の要部を示す斜視図である。
【図３】本発明に係る液晶装置の一実施形態を示す斜視図である。
【図４】図３に示す液晶装置の要部の断面構造を示す断面図である。
【図５】本発明に係る電子機器の一実施形態を示す斜視図である。
【図６】図５に示す電子機器の内部構造の要部を示す断面図である。
【図７】本発明に係る半導体チップの実装構造体であって、特に実装完了前の状態を模式的に示す図である。
【図８】図７に示す半導体チップの実装構造体であって、実装完了後の状態を模式的に示す図である。
【図９】半導体チップの実装構造体を備えた液晶装置の従来例を示す図である。
【図１０】図９に示す半導体チップの実装構造体を分解して示す斜視図である。
【符号の説明】
１          半導体チップの実装構造体
２          電子チップ部品
３          回路基板
４          ＡＣＦ
６          液晶駆動用ＩＣ
７          ＡＣＦ
８          入力用ケーブル
９          スルーホール
１０          貫通穴
１１          出力配線
１２          入力端子
１３          ランド
１４          出力端子
１６          バンプ
１７          配線パターン
１９          液晶パネル
２０          液晶装置
２１ａ，２１ｂ  透光性基板
２２          液晶
２３ａ，２３ｂ  透光性電極
２４          パネル側端子
２６          偏光板
２７          シール材
２８          ＡＣＦ
Ａ          ＩＣ装着領域
Ｂ          ランドの内側領域
【図１】
0003610787.tif 000005
【図２】
0003610787.tif 000006
【図３】
0003610787.tif 000007
【図４】
0003610787.tif 000008
【図５】
0003610787.tif 000009
【図６】
0003610787.tif 000010
【図７】
0003610787.tif 000011
【図８】
0003610787.tif 000012
【図９】
0003610787.tif 000013
【図１０】
0003610787.tif 000014