(57)【特許請求の範囲】
【請求項１】
直流入力電源から負荷に至る電流路を選択的に開閉するスイッチング半導体素子と、
該スイッチング半導体素子に直列に接続される１次巻線と、該１次巻線と粗結合の２次巻線とを備えるトランスと、
前記スイッチング半導体素子に並列に接続され、かつ互いに直列接続されたキャリアライフタイムの長いダイオードとほぼ一定の電圧を維持する電圧クランプ手段と、
前記トランスの２次巻線に直列接続される整流用ダイオードと、
負荷電圧の検出電圧と予め設定された基準電圧との誤差増幅信号を発生する誤差増幅回路と前記誤差増幅信号が鋸歯状波信号よりも低いときにパルス幅制御信号を発生するパルス幅制御回路とからなる制御回路を備え、
前記スイッチング半導体素子のオン期間に前記トランスの漏洩インダクタンスに蓄えられたエネルギーを、前記スイッチング半導体素子のオフ期間に前記電荷蓄積ダイオードの順方向導通により前記電圧クランプ手段に一旦蓄え、かつその蓄えられたエネルギーを前記電荷蓄積ダイオードの逆方向導通により前記直流入力電源に戻すと共に、前記スイッチング半導体素子がオンの期間に前記トランスに蓄えられたエネルギーを、前記スイッチング半導体素子がオフのときに前記整流用ダイオードを通して負荷側に電流を供給するフライバック形コンバータであって、
前記制御回路は、前記直流入力電源の検出された電圧と前記スイッチング半導体素子の検出された電圧とを比較して、前記スイッチング半導体素子の検出された電圧が前記直流入力電源の検出された電圧よりも小さくなるときに反転する信号を生じる比較回路を備え、
前記パルス幅制御回路は、前記比較回路から出力された前記信号を受けるときに、又は所定遅延時間後に前記鋸歯状波信号を発生して、前記スイッチング半導体素子にターンオン信号を与えることによって、確実に前記電荷蓄積ダイオードが逆回復した後に、前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ。
【請求項２】
請求項１において、
前記制御回路は、前記スイッチング半導体素子の両端の電圧がゼロあるいは最低電圧になるときに、又は前記電荷蓄積ダイオードを逆方向に流れる逆方向電流がゼロになるときに、前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ回路。
【請求項３】
請求項１又は請求項２において、
前記制御回路は、
前記比較回路の前記出力信号を、前記スイッチング半導体素子の検出された電圧が前記基準電圧と交わってからゼロまで低下するのに要する設定遅延時間だけ遅延する遅延回路を備え、
前記パルス幅制御回路は、前記スイッチング半導体素子の電圧が前記基準電圧よりも低くなる時刻から前記設定遅延時間の経過後に前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ回路。
【請求項４】
請求項１ないし請求項３のいずれかにおいて、
前記制御回路は、前記電圧クランプ手段に蓄えられたエネルギーの９０％以上が前記電荷蓄積ダイオードを逆方向に放出された後に、前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、スイッチング半導体素子のスイッチング時の急激な電圧や電流の変化により発生するサ−ジ電圧からスイッチング半導体素子を保護するための回路を備えたフライバック形コンバータに関する。
【０００２】
【従来技術】
従来の代表的なフライバック形コンバータとして図５に示すような回路構成のものがある。このフライバック形コンバータでは、直流電源１とトランス２の１次巻線２ａとＭＯＳＦＥＴのようなスイッチング半導体素子３とが直列接続されている。そして，トランス２の２次巻線２ｂ側には整流用ダイオード９、平滑用コンデンサ１０、負荷１１が接続されている。スイッチング半導体素子３の両端には、並列にコンデンサ７が備えられると共に、逆並列にダイオード８が接続され、さらに直列接続された抵抗２２とコンデンサ２３とから構成されるスナバ回路も並列に接続されている。なお、１３’は出力電圧が一定になるようにスイッチング半導体素子３を制御する制御回路である。
【０００３】
通常のフライバック形コンバータと同様に、スイッチング半導体素子３がオンのとき、直流電源１からトランス２の１次巻線２ａを通して電流が流れ、トランス２にエネルギーが蓄積される。そして、スイッチング半導体素子３がオフになると、トランス２に蓄積されたエネルギーが整流用ダイオード９、平滑用コンデンサ１０を通して負荷１１に供給される。制御回路１３’からの信号によりスイッチング半導体素子３がターンオフするとき、トランス２の漏れインダクタンスや配線のインダクタンスに蓄えられたエネルギーは抵抗２２とコンデンサ２３とから構成されるスナバ回路で消費される。したがって、スパイク電圧が発生せず、スイッチング半導体素子３に好ましくない電圧が印加されるのを防いでいる。
【０００４】
【発明が解決しようとする課題】
したがって、従来のフライバック形コンバ−タ回路ではスナバ回路の働きによりスイッチング半導体素子のターンオフ時に不要な過電圧が印加されないものの、トランス２の漏れインダクタンスや配線のインダクタンス蓄えられたエネルギーはスナバ回路で消費されるので、電力効率を向上させるにはトランス２の漏れインダクタンスを小さくすることが大切である。しかし、トランス２の漏れインダクタンスを小さくするには、トランス２の１次巻線２ａと２次巻線２ｂとを密結合にしなければならないが、密結合にするにはトランス２の構造が複雑になり、高精度に製作しなければならないので、トランスのコストがかなり高くならざるを得ないという問題がある。
さらにまた、スイッチング周波数の高周波化に伴い配線のインダクタンスに蓄えられるエネルギーの消費による電力損失も無視できなくなっている。
本発明は、回路部品を増やすことなく、電力損失を低減し得るフライバック形コンバータ回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】
前述のような問題を解決するため、請求項１の発明では、直流入力電源から負荷に至る電流路を選択的に開閉するスイッチング半導体素子と、該スイッチング半導体素子に直列に接続される１次巻線と、該１次巻線と粗結合の２次巻線とを備えるトランスと、前記スイッチング半導体素子に並列に接続され、かつ互いに直列接続されたキャリアライフタイムの長いダイオードとほぼ一定の電圧を維持する電圧クランプ手段と、前記トランスの２次巻線に直列接続される整流用ダイオードと、負荷電圧の検出電圧と予め設定された基準電圧との誤差増幅信号を発生する誤差増幅回路と前記誤差増幅信号が鋸歯状波信号よりも低いときにパルス幅制御信号を発生するパルス幅制御回路とからなる制御回路を備え、前記スイッチング半導体素子のオン期間に前記トランスの漏洩インダクタンスに蓄えられたエネルギーを、前記スイッチング半導体素子のオフ期間に前記電荷蓄積ダイオードの順方向導通により前記電圧クランプ手段に一旦蓄え、かつその蓄えられたエネルギーを前記電荷蓄積ダイオードの逆方向導通により前記直流入力電源に戻すと共に、前記スイッチング半導体素子がオンの期間に前記トランスに蓄えられたエネルギーを、前記スイッチング半導体素子がオフのときに前記整流用ダイオードを通して負荷側に電流を供給するフライバック形コンバータであって、前記制御回路は、前記直流入力電源の検出された電圧と前記スイッチング半導体素子の検出された電圧とを比較して、前記スイッチング半導体素子の検出された電圧が前記直流入力電源の検出された電圧よりも小さくなるときに反転する信号を生じる比較回路を備え、前記パルス幅制御回路は、前記比較回路から出力された前記信号を受けるときに、又は所定遅延時間後に前記鋸歯状波信号を発生して、前記スイッチング半導体素子にターンオン信号を与えることによって、確実に前記電荷蓄積ダイオードが逆回復した後に、前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータを提供する。
【０００６】
前述のような問題を解決するため、請求項２の発明では、請求項１において、前記制御回路は、前記スイッチング半導体素子の両端の電圧がゼロあるいは最低電圧になるときに、又は前記電荷蓄積ダイオードを逆方向に流れる逆方向電流がゼロになるときに、前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ回路を提供する。
【０００７】
前述のような問題を解決するため、請求項３の発明では、請求項１又は請求項２において、前記制御回路は、前記比較回路の前記出力信号を、前記スイッチング半導体素子の検出された電圧が前記基準電圧と交わってからゼロまで低下するのに要する設定遅延時間だけ遅延する遅延回路を備え、前記パルス幅制御回路は、前記スイッチング半導体素子の電圧が前記基準電圧よりも低くなる時刻から前記設定遅延時間の経過後に前記スイッチング半導体素子をターンオンさせることを特徴とするフライバック形コンバータ回路を提供する。
【０００８】前述のような問題を解決するため、請求項４の発明では、請求項１ないし請求項３のいずれかにおいて、前記制御回路は、前記電圧クランプ手段に蓄えられたエネルギーの９０％以上が前記電荷蓄積ダイオードを逆方向に放出された後に、前記スイッチング半導体素子をターンオンさせるコンバータ回路を提供する。
【０００９】
【発明を実施するための形態】
本発明は、特開平９−１４９６４９号公報などに開示された技術を利用したフライバック形コンバータである。特に、本発明はトランスの漏洩インダクタンスや配線のインダクタンスに蓄えられたエネルギーを、ＭＯＳＦＥＴのようなスイッチング半導体素子のオフ期間に、一般のダイオードに比べて長いキャリアライフタイムを有する電荷蓄積ダイオードの順方向導通を通してクランプ手段に一旦蓄え、その蓄えられたエネルギーの多くが電荷蓄積ダイオードの逆方向導通を通して直流入力電源に戻され、電荷蓄積ダイオードがほぼ逆回復した後にスイッチング半導体素子をオンさせる制御回路を備えたフライバック形コンバータを提供するものである。
【００１０】
図１ないし図３により本発明にかかる第１の実施例を説明する。この実施例は図１に示す回路構成になっており、各回路部品間の接続は図示のとおりである。図１において、図５で参照した記号と同一の記号は相当する回路部品を示すものとする。電荷蓄積ダイオ−ド４は、スイッチング半導体素子３のスイッチング周期以上の長いキャリアライフタイムを有する。通常のダイオードはスイッチング周期よりも十分に短いキャリアライフタイムを有する。キャリアライフタイムの長いダイオ−ドは、通常の短いものに比べて本質的に順方向電流による電荷蓄積量が大きい。したがって、逆方向導通を長時間保持する特性を有し、キャリアの再結合を無視すれば蓄積電荷と等しい電荷が逆方向から注入された時点で、電荷蓄積ダイオ−ド４の逆方向阻止能力が回復、つまり逆回復する。このコンバータ回路では、スイッチング半導体素子３のオフ期間に電荷蓄積ダイオ−ド４が逆回復するように、各回路定数が選定されている。
【００１１】
電圧クランプ手段５は、スイッチング半導体素子３の両端に印加される電圧をクランプする作用を行い、一般的には簡便な手段としてコンデンサが用いられるが、直流入力電源１の電圧Ｅｉよりも高い設定電圧を呈する乾電池や蓄電池のような電池であっても良い。この実施例では、以後、電圧クランプ手段５をコンデンサとして説明する。電圧クランプ用のコンデンサ５の電圧は、軽負荷時を除いてほぼ一定であり、直流入力電源１の電圧Ｅｉよりも高い電圧に維持される。したがって、通常の動作において、スイッチング半導体素子３がターンオフするとき、トランス２の漏洩インダクタンスや不図示の配線インダクタンスに蓄えられたエネルギーが電荷蓄積ダイオ−ド４を通して電圧クランプ用コンデンサ５に蓄えられるが、そのコンデンサ５の電圧はほとんど変化せずほぼ一定である。つまり、電圧クランプ用コンデンサ５はこのような比較的大きなキャパシタンスを有する。また、電荷蓄積ダイオ−ド４と電圧クランプ用コンデンサ５とからなる回路はトランスのリセット回路としても作用し、電圧クランプ用コンデンサ５の電圧と直流入力電源１の電圧との差の電圧がトランス２のリセット電圧になり、電圧クランプ用コンデンサ５の電圧が通常の状態ではスイッチング半導体素子３のオフ期間にトランス２が確実にリセットされるように回路設計されている。
【００１２】
誤差増幅回路１２は負荷電圧の検出電圧と予め設定された基準電圧との誤差信号をパルス幅制御回路１３に与え、パルス幅制御回路１３は前記負荷電圧の検出電圧が基準電圧に等しくなるように、スイッチング半導体素子３をパルス幅制御する通常のものである。抵抗１４と１５は直流入力電源１の電圧を分割し検出するものであり、その電源検出電圧は基準電圧として利用される。抵抗１６と１７はスイッチング半導体素子３の電圧を分割し検出するものである。比較回路１８は前記基準電圧とスイッチング半導体素子３の検出された電圧とを比較し、後者が前者よりも小さくなるとき反転する出力信号を発生する。遅延回路１９は、比較回路１８の出力信号を設定時間だけ、例えば５０〜５００ｎｓ、好ましくは１００〜３００ｎｓ遅延させる。例えば５０〜５００ｎｓ、好ましくは１００〜３００ｎｓ遅延させる。この遅延時間は、後述の共振によりスイッチング半導体素子３の検出された電圧が前記基準電圧と交わってからゼロまで低下するのに要する時間であり、この遅延によりスイッチング半導体素子３のゼロ電圧スイッチングが可能になる。前述の抵抗１４−１７、比較回路１８、及び遅延回路１９によりゼロ電圧スイッチングを行うことができる。なお、６は抵抗値の大きな放電用抵抗であり、共振用コンデンサ７及び逆並列接続のダイオード８は、スイッチング半導体素子３がＭＯＳＦＥＴの場合、そのソース−ドレイン間キャパシタンス及びボディダイオードが代用される。
【００１３】
次にこの実施例の代表的な動作について図２と図３の各部の波形をも参照して説明する。
【００１４】
期間１（ｔ１＜ｔ≦ｔ２）
時刻ｔ１から時刻ｔ２までの期間１は、スイッチング半導体素子３がオンしている期間である。この期間は、従来のフライバックコンバータ回路と動作が同じであるので、説明を省略する。
【００１５】
期間２（ｔ２＜ｔ≦ｔ３）
時刻ｔ２で、スイッチング半導体素子３がターンオフすると共に、電圧クランプ用コンデンサ５とトランス２の励磁インダクタンスとの共振により、スイッチング半導体素子３の両端間の電圧が急上昇する。この期間２は、スイッチング半導体素子３の電圧が直流入力電源１の電圧に達するまで継続される。
【００１６】
期間３（ｔ３＜ｔ≦ｔ４）
時刻ｔ３で、スイッチング半導体素子３の電圧が直流入力電源１の電圧に達すると、トランス２の２次側の整流用ダイオード９が導通して負荷１１に電力を供給し、一方、共振用コンデンサ７とトランス２の漏洩インダクタンスとが共振を開始する。この期間３は、スイッチング半導体素子３の電圧が電圧クランプ用コンデンサ５の電圧に達する時刻ｔ４まで続く。
【００１７】
期間４（ｔ４＜ｔ≦ｔ５）
時刻ｔ４で、スイッチング半導体素子３の電圧が電圧クランプ用コンデンサ５の電圧に達すると、電荷蓄積ダイオード４が順方向に導通を開始し、トランス２の漏洩インダクタンスに蓄えられたエネルギーを電圧クランプ用コンデンサ５を流す。この際、電圧クランプ用コンデンサ５とトランス２の漏洩インダクタンスとの共振が起こり、スイッチング半導体素子３の電圧が変化する。前にも述べたように、電圧クランプ用コンデンサ５は共振用コンデンサ７に比べて十分に大きなキャパシタンスを有しているので、スイッチング半導体素子３の電圧をクランプした形となり、スパイク電圧は発生せず、非常に緩やかに僅かだけ上昇する電圧となる。そして、時刻ｔ５で、トランス２の漏洩インダクタンスに蓄えられたエネルギーがゼロになると、電荷蓄積ダイオード４の順方向導通は終了する。
【００１８】
期間５（ｔ５＜ｔ≦ｔ６）
電荷蓄積ダイオード４は、トランス２の漏洩インダクタンスに蓄えられたエネルギーがゼロになると、逆方向に導通を始め、トランス２の漏洩インダクタンスに蓄えられたエネルギーに相当する電流により電荷蓄積ダイオード４に蓄積された蓄積電荷がゼロになるまで逆方向に導通する。そして、電荷蓄積ダイオード４に蓄積された蓄積電荷がゼロになると、逆方向阻止特性が回復し、時刻ｔ６で電荷蓄積ダイオード４の逆方向導通が止む。なお、この期間は、引き続き電圧クランプ用コンデンサ５とトランス２の漏洩インダクタンスとの共振が行われる。上述から分かるように、本発明ではスイッチング半導体素子３のオフ期間における期間４と期間５の電荷蓄積ダイオード４の順方向導通と逆方向導通が大切である。
【００１９】
期間６（ｔ６＜ｔ≦ｔ７）
時刻ｔ６で電荷蓄積ダイオード４の逆方向導通が止む、つまりその逆阻止特性が回復すると、電圧クランプ用コンデンサ５とトランス２の漏洩インダクタンスとの共振は、コンデンサ７とトランス２の漏洩インダクタンスとの共振に切り替わる。この共振現象により、時刻ｔ７でスイッチング半導体素子３の電圧が再度、電圧クランプ用コンデンサ５の電圧に達すると、電荷蓄積ダイオード４が再び順方向導通し、電圧クランプ用コンデンサ５とコンデンサ７とトランス２の漏洩インダクタンスとの共振が行われる。
【００２０】
期間７（ｔ７＜ｔ）
通常、期間４、期間５、期間６は数サイクル繰り返し行われるが、共振エネルギーの減少に伴い次第に振幅は小さくなる。この期間は、共振の振幅が減衰し、スイッチング半導体素子３の電圧が出力電圧の１次側換算電圧と入力直流電源１の電圧との和に等しい電圧になるまで続く。
そして、その後、スイッチング半導体素子３の電圧が出力電圧の１次側換算電圧と直流入力電源１の電圧との和に等しい電圧にクランプされ、その状態はトランス２の２次巻線電流がゼロになるまで続く。トランス２の２次巻線電流がゼロになると、整流用ダイオード９は非導通となり、トランス２の２次巻線側が開放となるため、トランス２の励磁インダクタンスとコンデンサ８の共振により、スイッチング半導体素子３の電圧が振動する。この間の動作は、従来のフライバック形コンバータと同じように動作するので、説明を省略する。
この後、期間１の動作に戻り、前述と同じ動作を繰り返す。
【００２１】
前にも述べたように、電荷蓄積ダイオード４として、スイッチング半導体素子３のスイッチング周期に比べて十分に長いキャリアライフタイムをもつものを選定すれば、図４に示すように電荷蓄積ダイオード４の順方向導通を通して電圧クランプ用コンデンサ５に充電された電力はほぼ１００％放電される。このため、スイッチング半導体素子３のオン期間にトランス３の漏れインダクタンスや配線のインダクタンスに蓄えられたエネルギーは、スイッチング半導体素子３のオフ期間に電荷蓄積ダイオード４の順方向導通を通して電圧クランプ用コンデンサ５に一旦充電され、次に電荷蓄積ダイオード４の逆方向導通が始まり、そのエネルギ−の大部分はトランス２を通して直流入力電源１に戻すことができる。したがって、この発明によれば、トランス２の漏れインダクタンスが大きくてもそのスナバ損失をほぼゼロにできるので、従来のようにトランス２の漏れインダクタンスを極力小さくできる無理な構造にすることはなく、トランス２の巻線構造を単純化できる。
【００２２】
この実施例では、スイッチング周波数は固定でパルス幅を制御するパルス幅制御であるので、従来の制御回路を使用することができ、また、抵抗１４−１７、比較回路１８、及び遅延回路１９の働きによりゼロ電圧スイッチングを行うことができる。図１に示した実施例では、時刻ｔ１で、スイッチング半導体素子３がターンオンすることにより、図３（Ａ）に示すようにスイッチング半導体素子３の電圧が直流入力電源１の電圧以下になると、同図（Ｂ）に示すように比較回路１８の出力信号は反転して正レベルになる。同図（Ｂ）から分かるように、スイッチング半導体素子３の電圧が直流入力電源１の電圧と交わってからほぼゼロに低下するまでにはある短い時間τを要する。スイッチング半導体素子３をゼロクロススイッチングさせるためには、スイッチング半導体素子３の電圧がゼロになる時点を正確に検出する必要があり、したがって、同図（Ｃ）に示すように遅延回路１９は、比較回路１８の出力信号を時間τだけ遅延させた出力信号を生じる。ここで、実験から時間τは、例えば５０〜５００ｎｓ、好ましくは１００〜３００ｎｓである。
【００２３】
一方、誤差増幅回路１２は出力電圧と基準電圧との誤差を増幅する誤差増幅信号を発生する。そして、同図（Ｄ）に示すように、スイッチング半導体素子３のターンオン時点で、つまり遅延回路１９の出力信号の立ち上がりで、パルス幅制御回路１３内で発生された鋸歯状波信号が前記誤差増幅信号と等しくなるとき、同図（Ｅ）に示すように、パルス幅制御回路１３はパルス幅制御信号を発生しなくなり、スイッチング半導体素子３はターンオフする。このときのスイッチング半導体素子３の電圧はゼロ又は最低の値であり、ゼロ電圧スイッチングによりスイッチング半導体素子３のスイッチング損失を低減することができる。そして、スイッチング半導体素子３のオフ期間で、前述のように電荷蓄積ダイオード４が順方向導通と逆方向導通の双方を行って、トランス３の漏れインダクタンスや配線のインダクタンスに蓄えられたエネルギーを電圧クランプ用コンデンサ５に一旦充電し、続いてそのエネルギーを直流入力電源へ帰還することにより、ほとんど損失を生じることなくスナバ機能が行われる。
【００２４】
なお、以上の実施例における半導体スイッチ素子として、ＭＯＳＦＥＴを用いた場合には、別途共振用コンデンサ６、ダイオード８を用いずに、ＭＯＳＦＥＴのソース−ドレイン間キャパシタンス、ボディダイオードをそれらの代わりに用いても同じ効果が得られる。
【００２５】
【発明の効果】
以上述べたように本発明では、スイッチング半導体素子のスイッチッグ周期に比べて長いキャリアライフタイムを有する電荷蓄積ダイオ−ドとクランプ手段とにより、トランス２の漏れインダクタンスや配線のインダクタンスに蓄えられたエネルギーの多くを直流入力電源に回収できるので、トランス２の漏れインダクタンスを小さくする必要はなく、したがって、トランス２の１次巻線２ａと２次巻線２ｂとを密結合にしなくともよいので、従来に比べてかなり安価なトランスを用いることができ、コスト面で有利となる。
また、本発明ではスイッチング周波数を高周波化しても、配線のインダクタンスによる電力損失が増大しないので、高周波化が可能である。
【図面の簡単な説明】
【図１】本発明にかかるフライバック形コンバータの一実施例を示す図である。
【図２】前記実施例を説明するための各部の波形を示す図である。
【図３】前記実施例を説明するための各部の波形を示す図である。
【図４】第１のダイオードのキャリア・ライフタイムの長さに依存する電力回収率を示す図である。
【図５】従来のフライバック形コンバータを示す図である。
【符号の説明】
１・・・・直流入力電源
２・・・・１次巻線２ａと２次巻線２ｂとを有するトランス
３・・・・スイッチング半導体素子
４・・・・電荷蓄積ダイオ−ド
５・・・・電圧クランプ手段
６・・・・放電用抵抗
７・・・・コンデンサ
８・・・・ダイオード
９・・・・整流用ダイオード
１０・・・・平滑用コンデンサ
１１・・・・負荷
１２・・・・誤差増幅回路
１３・・・・パルス幅制御回路
１８・・・・比較回路
１９・・・・遅延回路
【図１】
0003610383.tif 000002
【図２】
0003610383.tif 000003
【図３】
0003610383.tif 000004
【図４】
0003610383.tif 000005
【図５】
0003610383.tif 000006