(57)【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介して第１電極層を形成し、該第１電極層をパターン加工してフローティングゲートを形成する工程と、
上記フローティングゲートを覆うようにゲート間絶縁層を介して紫外線を透過しない材料からなる第２電極層を形成し、該第２電極層をパターン加工して上記フローティングゲートを覆うコントロールゲートを形成する工程とを有し、
上記第２電極層をパターン加工する際に、上記半導体基板を掘って凹部を形成し、
上記凹部に、ソース領域及びドレイン領域を形成する
ことを特徴とする半導体記憶素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば冗長切り替え素子としての不揮発性の半導体記憶素子に適用して好適な、半導体記憶素子及びその製造方法、並びに半導体記憶装置に係わる。
【０００２】
【従来の技術】
従来、不揮発性半導体記憶装置の冗長回路は、多結晶シリコン等で形成されたヒューズを形成し、冗長を行う不良ビットに対応するヒューズをレーザで溶断する、いわゆるレーザ溶断ヒューズを用いることによって、不良ビットと予備のビットとの切り替えが行われてきた。
【０００３】
この場合、冗長回路との切り替えを行うためのシーケンスは以下のようになる。
（１）ウエハレベルでの紫外線消去
（２）ウエハレベルでのチップ動作確認（ファンクションテスト）
（３）冗長の可否判断、及び冗長可能チップのチェック
（４）レーザによる冗長選択スイッチであるヒューズの溶断
（５）ウエハレベルでの紫外線消去
（６）チップの組立
（７）チップ動作確認（ファンクションテスト）
【０００４】
こうしたシーケンスの中で、（２）、（３）、（４）の各ステップは、当然のことながら、それぞれ別の装置、例えばテスター及びレーザカッターにおいて行わなければならないため、その作業が非常に煩雑なものになってしまっていた。
【０００５】
このような煩雑さを回避するための方法として、上述のレーザ溶断ヒューズの代わりに、不揮発性半導体記憶素子を冗長の切り替え素子として用いる方法がある。
この場合、チップの動作確認を行う際に、まず不揮発性半導体記憶素子から充分に電子を引き抜いて空乏化し、素子が導通状態になるようにしておき、冗長可能な場合は電子を注入することで導通を遮断してやればよい。
【０００６】
このように、不揮発性半導体記憶素子を冗長の切り替え素子として用いた場合には、（２）のテスターを用いたウエハレベルでのチップ動作確認時に、その場で不揮発性半導体記憶素子の情報を変更することで冗長を行うことができるため、上述した（３）、（４）の工程をなくすことができる。
さらに、チップの組立後に不良になったもので、冗長回路による救済が可能なチップに対しても、電気的に冗長の切り替えを行うことが出来るため、冗長回路による救済効率を高めることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、単に冗長切り替え素子として不揮発性半導体記憶素子を用い、テスターを用いたウエハレベルでのチップ動作確認時（２）に、その場で不揮発性半導体記憶素子の情報を変更した場合には、その後の組立前の紫外線消去工程（５）の時において、冗長切り替え素子として用いた不揮発性半導体記憶素子の情報も同時に変わってしまうため、冗長切り替え素子として実用化することができない。
【０００８】
この問題を回避するため、図５に示すように、冗長切り替え用の不揮発性半導体記憶素子をアルミ配線などの紫外線を透過しない膜、この例では配線層５９で覆うことで、紫外線照射による記憶素子の情報の変動を防止する技術が提案されている。
【０００９】
図５の半導体記憶素子５０は、半導体基板５１の表面上にトンネルゲート絶縁膜５２を介してフローティングゲート５３が形成され、フローティングゲート５３上にゲート間絶縁層５４を介してコントロールゲート５５が形成されてスタックゲート構造を構成している。
そして、スタック構造のフローティングゲート５３及びコントロールゲート５５を覆って、厚く層間絶縁層５８が形成され、さらに表面を覆って遮光膜となる配線層５９が形成されている。
半導体基板５１表面にはソース部及びドレイン部となる不純物の拡散層５６が形成されている。
【００１０】
しかしながら、この技術によれば、図５に示すように、紫外線ＵＶが配線層５９と基板５１との間の層間絶縁層５８の隙間ａから入ってくるため、これを防止するために遮光膜となる配線層５９の覆いを充分に広く採ってやる必要があり、結果的に素子面積が大きくなってしまうというデメリットがあった。
【００１１】
上述した問題の解決のために、本発明においては、半導体記憶素子を冗長切り替え素子として用いて、そのフローティングゲートに紫外線が入射しないようにすることにより、煩雑な冗長切り替え作業を簡略化し、紫外線消去による冗長情報の変動を防止し、かつ小型化を実現した不揮発性の半導体記憶素子及びその製造方法、並びにこの半導体記憶素子を用いた半導体記憶装置を提供するものである。
【００１２】
【課題を解決するための手段】
【００１４】
本発明の半導体記憶素子の製造方法は、半導体基板上にゲート絶縁膜を介して第１電極層を形成し、この第１電極層をパターン加工してフローティングゲートを形成し、次にフローティングゲートを覆うようにゲート間絶縁層を介して紫外線を透過しない材料からなる第２電極層を形成し、第２電極層をパターン加工してフローティングゲートを覆うコントロールゲートを形成する。また、第２電極層をパターン加工する際に、半導体基板を掘って凹部を形成し、この凹部にソース領域及びドレイン領域を形成する。
【００１５】
上述の本発明の半導体記憶素子の製造方法によれば、紫外線を透過しない材料からなるコントロールゲートが、フローティングゲートをゲート間絶縁層を介して覆って形成されることにより、紫外線を遮光することができる半導体記憶素子を製造することができる。またコントロールゲートを形成して遮光膜とするために、通常の半導体記憶素子の製造工程により製造ができ、製造工程を増加させなくても紫外線を遮光できる半導体記憶素子を製造することができる。
【００１８】
【発明の実施の形態】
本発明は、半導体基板上にゲート絶縁膜を介して第１電極層を形成し、第１電極層をパターン加工してフローティングゲートを形成する工程と、フローティングゲートを覆うようにゲート間絶縁層を介して紫外線を透過しない材料からなる第２電極層を形成し、第２電極層をパターン加工してフローティングゲートを覆うコントロールゲートを形成する工程とを有し、第２電極層をパターン加工する際に、半導体基板を掘って凹部を形成し、この凹部にソース領域及びドレイン領域を形成する半導体記憶素子の製造方法である。
【００２１】
以下、図面を参照して本発明の半導体記憶素子及びその製造方法、並びに半導体記憶装置の実施例を説明する。
図１及び図２は、半導体記憶素子、本例では不揮発性の半導体記憶素子の１メモリセルに相当する領域の概略構成図を示す。図１は平面図、図２Ａは図１のＡ−Ａ′における断面図、図２Ｂは図１のＢ−Ｂ′における断面図を示す。
【００２２】
この半導体記憶素子は、例えばシリコンからなる半導体基板１上に、トンネルゲート絶縁膜２を介して、例えば不純物としてリンをドープした多結晶シリコン層からなるフローティングゲート３が形成され、このフローティングゲート３を覆って、例えばＳｉＯ２  ／ＳｉＮ／ＳｉＯ２  の積層膜からなるゲート間絶縁層４が形成され、これの上に、例えばシリサイドＷＳｉと多結晶シリコンの積層膜からなるコントロールゲート５が形成されて、メモリセル１０を構成している。
【００２３】
図２Ａに示すように、半導体基板１内のコントロールゲート５を挟む両側の位置には拡散層による、ソース領域６Ｓ及びドレイン領域６Ｄが形成される。
一方、図２Ｂに示すように、フローティングゲート３は、トンネルゲート絶縁膜２上、及びその周囲の素子分離を行う素子分離層７の一部上に跨って形成されている。
素子分離層７は、図１に示すメモリセル１０のアクティブ領域８を周囲のメモリセルから分離する。このアクティブ領域８においては、半導体基板１上に前述の薄いトンネルゲート絶縁膜２が形成される。９は、ソース領域６Ｓ及びドレイン領域６Ｄと上層の配線とのコンタクト部である。
【００２４】
本例においては、特にコントロールゲート５を紫外線を透過しない材料、例えばポリシリコン層上にＷＳｉ層が形成されたいわゆる金属ポリサイド等によって形成する。
この紫外線を透過しない材料からなるコントロールゲート５により、図２Ａ及び図２Ｂに示すように、フローティングゲート３の上面及び側面を覆うことによって、効率よく紫外線を遮断することができるものである。
また、コントロールゲート５は、フローティングゲート３の側面も覆っているので、前述の図５の例では問題となる側方からの紫外線の入射も防止できる。
【００２５】
上述の例の半導体記憶素子によれば、紫外線を透過しない材料からなるコントロールゲート５によりフローティングゲート３が覆われているため、フローティングゲート３の上方及び側方からの紫外線の入射を防止することができ、紫外線入射による半導体記憶素子の記憶内容の変化を防止することができる。
【００２６】
また、新たに記憶素子上に別途遮光膜を設けることがなく、フローティングゲート３を覆ったコントロールゲート５により遮光を行うことができるので、遮光膜を広く形成しなくてもすむため、設計上の制約が低減される。従って、半導体記憶素子の小型化を図ってかつ遮光を行うことができる。
【００２７】
この不揮発性半導体記憶素子の動作方法としては、例えば次のように行う。
コントロールゲート５に負電圧、ソース領域６Ｓ、及び図示しないが半導体基板１内に形成されるウエル領域に正電圧を印加することにより、フローティングゲート３から電子を引き抜き、記憶素子を導通状態にすることができる。
一方、コントロールゲート５に正電圧、ソース領域６Ｓとウエル領域に負電圧を印加することにより、フローティングゲート３に電子を注入し、記憶素子を非導通状態にすることができる。
【００２８】
そして、さらに上述の半導体記憶素子を冗長選択スイッチとして用いて、半導体記憶装置を構成すると、本体の半導体記憶素子の情報を消去するための紫外線が入射しても、冗長選択スイッチの半導体記憶素子は、紫外線を透過しない材料からなるコントロールゲートによりフローティングゲートが覆われているために、冗長情報が書き換えられず保持されることから、効率の良い冗長方式を実現することができる。
また、半導体記憶素子を冗長選択のスイッチに用いることにより、プログラム化して切り替え情報を与えることができるため、従来のレーザ溶断ヒューズを冗長選択のスイッチに用いた場合のような煩雑な工程を要しないで冗長切り替えを行うことができる。
【００２９】
次に、図面を用いて、この不揮発性半導体記憶素子の製造方法について説明する。
まず、図３Ａに示すように、例えばシリコンからなる半導体基板１上に、トンネルゲート絶縁膜２を形成する。さらに、後にフローティングゲート３となる例えば不純物としてリンをドープした多結晶シリコンからなる第１電極層１１を堆積する。
次に、図３Ｂに示すように、この第１電極層１１をパターン加工してフローティングゲート３を形成する。
【００３０】
続いて、図３Ｃに示すように、フローティングゲート３上を覆って全面的に、例えばＳｉＯ２  ／ＳｉＮ／ＳｉＯ２  の積層膜からなるゲート間絶縁層４を形成する。
さらに、ゲート間絶縁層４の上に、例えば紫外線を透過しない材料としてシリサイドＷＳｉと多結晶シリコンとの積層膜からなる第２電極層１２を形成する。
【００３１】
次に、図３Ｄに示すように、周辺のトランジスタのゲート部の加工と同時にゲート部の第２電極層１２にパターン加工を行って、コントロールゲート５を形成する。さらに、ソース領域６Ｓ及びドレイン領域６Ｄを半導体基板１内に形成する。
このようにして、図１に示した構造のメモリセル１０からなる半導体記憶素子が得られる。
【００３２】
上述の例の不揮発性半導体記憶素子の製造方法によれば、紫外線を透過しない材料からなるコントロールゲート５が、フローティングゲート３をゲート間絶縁層４を介して覆って形成されることにより、紫外線を遮光することができる半導体記憶素子を製造することができる。
また、コントロールゲート５を形成して遮光膜とするために、通常の半導体記憶素子の製造工程により製造ができ、製造工程を増加させなくても紫外線を遮光できる半導体記憶素子を製造することができる。
【００３３】
ところで、現在メモリの構造としては、先に図５に示した例と同様に、コントロールゲート及びフローティングゲートの２層のゲートを、ゲート間絶縁層を介して同じパターンで積層形成した、いわゆるスタックゲート構造を有するものが用いられている。
この構造の場合には、周辺のトランジスタ等のゲート部の加工と、メモリアレイの各メモリセルのスタックゲートの加工とを、それぞれ別々に行うことが一般的である。
【００３４】
一方、上述の例の半導体記憶素子の製造方法では、周辺トランジスタのゲート部の加工と同時に、紫外線遮光がなされる不揮発性半導体記憶素子のゲート部の加工を行っている。
【００３５】
これに対して、本発明の半導体記憶素子の製造方法の実施例として、メモリアレイ、即ち紫外線遮光がされない、冗長選択スイッチ以外の本体の半導体記憶素子の各メモリセルのスタックゲートの加工と同時に、紫外線遮光がなされる不揮発性半導体記憶素子のゲート部の加工を行ってもよい。
この場合、図４に製造工程の一工程図を示すように、メモリアレイの各メモリセルのスタックゲートの加工後に、半導体基板１が掘れて凹部１ａが形成されるが、この凹部１ａにソース領域６Ｓ及びドレイン領域６Ｄを形成しても、半導体記憶素子の特性上は大きな問題にはならない。
【００３６】
本発明は、上述の例に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００３７】
【発明の効果】
【００３８】
本発明の半導体記憶素子の製造方法によれば、紫外線を透過しない材料からなるコントロールゲートが、フローティングゲートをゲート間絶縁層を介して覆って形成されることにより、紫外線を遮光することができる半導体記憶素子を製造することができる。またコントロールゲートを形成して遮光膜とするために、通常の半導体記憶素子の製造工程により製造ができ、製造工程を増加させなくても紫外線を遮光できる半導体記憶素子を製造することができる。
【図面の簡単な説明】
【図１】半導体記憶素子の一例のメモリセルの概略構成図（平面図）である。
【図２】Ａ  図１のメモリセルのＡ−Ａ′における断面図である。
Ｂ  図１のメモリセルのＢ−Ｂ′における断面図である。
【図３】Ａ〜Ｄ  半導体記憶素子の製造方法の一例の製造工程図である。
【図４】本発明の半導体記憶素子の製造方法の実施例の一製造工程図である。
【図５】紫外線を遮光する半導体記憶素子の一例の概略構成図である。
【符号の説明】
１  半導体基板、１ａ  凹部、２  トンネルゲート絶縁膜、３  フローティングゲート、４  ゲート間絶縁層、５  コントロールゲート、６Ｓ  ソース領域、６Ｄ  ドレイン領域、７  素子分離層、８  アクティブ領域、９  コンタクト部、１０  メモリセル、１１  第１電極層、１２  第２電極層、５０  半導体記憶素子、５１  半導体基板、５２  トンネルゲート絶縁膜、５３  フローティングゲート、５４  ゲート間絶縁層、５５  コントロールゲート、５６  拡散層、５８
ゲート間絶縁層、５９  配線層、ＵＶ  紫外線
【図１】
0003629855.tif 000002
【図２】
0003629855.tif 000003
【図３】
0003629855.tif 000004
【図４】
0003629855.tif 000005
【図５】
0003629855.tif 000006