(57)【特許請求の範囲】
【請求項１】
絶縁性基板と、該絶縁性基板にマトリクス状に設けられたスイッチング素子と、該スイッチング素子の第１端子に接続された走査線と、該スイッチング素子の第２端子に接続された信号線と、該スイッチング素子の第３端子に接続された画素電極とを有するアクティブマトリクス基板、及び該アクティブマトリクス基板に対向する対向基板の間に液晶層を挟持して構成される液晶表示装置において、
前記スイッチング素子が前記絶縁性基板の表面に対して傾斜した状態で該絶縁性基板の内部に形成された構造を有することを特徴とする液晶表示装置。
【請求項２】
絶縁性基板と、該絶縁性基板にマトリクス状に設けられたスイッチング素子と、該スイッチング素子の第１端子に接続された走査線と、該スイッチング素子の第２端子に接続された基準信号線と、該スイッチング素子の第３端子に接続された画素電極とを有するアクティブマトリクス基板、及び前記画素電極の各々に対向する対向電極と、前記走査線に直交するように配置され、前記対向電極に接続された信号線とを有し、前記アクティブマトリクス基板に対向する対向基板の間に液晶層を挟持して構成される液晶表示装置において、
前記スイッチング素子が前記絶縁性基板の表面に対して傾斜した状態で該絶縁性基板の内部に形成された構造を有することを特徴とする液晶表示装置。
【請求項３】
前記画素電極が光反射材料で形成されていることを特徴とする前記請求項１又は２記載の液晶表示装置。
【請求項４】
前記アクティブマトリクス基板の走査線、信号線、画素電極の少なくとも１つが、前記絶縁性基板、及び該絶縁性基板に形成された絶縁膜の少なくとも一方の溝部分に埋め込まれた構造を有することを特徴とする前記請求項１記載の液晶表示装置。
【請求項５】
前記アクティブマトリクス基板の走査線、基準信号線、画素電極の少なくとも１つが、前記絶縁性基板、及び該絶縁性基板に形成された絶縁膜の少なくとも一方の溝部分に埋め込まれた構造を有することを特徴とする前記請求項２記載の液晶表示装置。
【請求項６】
前記アクティブマトリクス基板の走査線、信号線、画素電極の少なくとも１つが、アルミニウム、銅、タンタル、クロム、ニッケル、銀、チタンのうち少なくとも1つを含む金属により構成されていることを特徴とする前記請求項１記載の液晶表示装置。
【請求項７】
前記アクティブマトリクス基板の走査線、基準信号線、画素電極の少なくとも１つが、アルミニウム、銅、タンタル、クロム、ニッケル、銀、チタンのうち少なくとも１つを含む金属により構成されていることを特徴とする前記請求項２記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、さらに詳しくはパーソナルコンピュータ、ワークステーション、プロジェクタ等のディスプレイの応用分野に用いられる液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、軽量、低消費電力の特長を生かして、ノートブック型パーソナルコンピュータ、携帯情報端末、ワークステーションや、小型高精細の特長を生かしたプロジェクタ等の各種商品に広く応用されている。
【０００３】
特に、薄膜トランジスタ（以下、ＴＦＴと称す）などの能動素子をスイッチング素子として用い、画素をマトリクス状に配置したアクティブマトリクス型の液晶表示装置が、高い表示品位が求められる商品に使われている。
【０００４】
従来のアクティブマトリクス型液晶表示装置は、透光性基板上にアクティブマトリクス素子を形成したアクティブマトリクス基板と、透光性基板上に対向電極を形成した対向基板と、両基板間に液晶層を挟み込んだ構成となっている。
【０００５】
アクティブマトリクス基板は図５に示すように、液晶層に電圧印加するための複数の画素電極５１と画素電極５１を駆動するためのスイッチング手段であるＴＦＴ５２がマトリクス状に形成され、ＴＦＴ５２が画素電極５１に接続されている。
【０００６】
上記ＴＦＴ５２におけるゲート電極には走査線５３が、またソース電極には信号線５４がそれぞれ接続されている。上記走査線５３と信号線５４はマトリクス状に配列された画素電極５１の周囲を通り、互いに直交するように配置されている。上記走査線５３を介してゲート信号を制御することによりＴＦＴ５２のＯＮ／ＯＦＦ制御が行われ、ＴＦＴ５２のＯＮ時に上記信号線５４にデータ信号（表示信号）が入力されるとＴＦＴ５２を介してデータ信号が画素電極５１に入力される。
【０００７】
前記ＴＦＴ５２の具体的構造は図６に示すように、透明な絶縁性基板６１上にゲート電極６２が形成され、これを覆うようにゲート絶縁膜６３が形成されている。ゲート電極６２の上にゲート絶縁膜６３を介して半導体薄膜６４が形成されている。
【０００８】
この半導体薄膜６４の中央上部にチャネル保護膜６５が形成されている。このチャネル保護膜６５と半導体薄膜６４のソース部側にｎ+シリコン層からなるソース電極６６ａが、ドレイン部側にも同じくｎ+シリコン層からなるドレイン電極６６ｂが形成されている。
【０００９】
上記ソース電極６６ａに対してソース配線となる金属層６７ａが接続されており、上記ドレイン電極６６ｂに対してドレイン配線となる金属層６７ｂが接続されている。このＴＦＴ５２の表面は層間絶縁膜６８によって覆われており、さらに、その上に画素電極５１となる透明導電膜が形成されている。
【００１０】
画素電極５１は、コンタクトホール６９を介して、ＴＦＴのドレイン配線となる金属層６７ｂと接続されている。また、図示しないが、画素電極５１上には、液晶を配向させるための配向膜が表示領域全域にほぼ一様に形成されている。
【００１１】
上記層間絶縁膜６８としては、従来、ＣＶＤ法などで形成したＳｉＮｘなどの無機薄膜が用いられ、半導体薄膜６４としては、ＣＶＤ法などで形成した水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）が用いられている。
【００１２】
また、上記と異なる構造として、上記信号線を対向基板側に形成した液晶表示装置が提案されている（特開平７−１２８６８７号公報など）。この構造は、共通の基板上で走査線と信号線が交差することなく各々別基板上に形成したのでライン欠陥の発生率が低下し歩留まりが向上できる。
【００１３】
図７を用いて、本構造を説明する。一方の基板７０上において、マトリクス状に設けられたアモルファスシリコン半導体などの３端子のスイッチング素子７１に、前記スイッチング素子７１の各列ごとの一端子に走査線７２が接続され、前記スイッチング素子の各列ごとの別の端子に基準信号線７３が接続され、該スイッチング素子７１各々の更に別の端子に画素電極７４が接続されている。
【００１４】
一方の基板７０に対向する対向基板７５上には、上記走査線７２に直交する方向に、信号線７６が複数配置される。またここでは、信号線７６が、画素電極７４に対向する部分において、対向電極を兼ねている。
【００１５】
また、歩留りを改善する他の方法として、絶縁膜の溝部分に配線や画素電極を埋め込む構造が提案されている（特開２０００−２１８８５号公報）。この構造では、スイッチング素子の上に絶縁膜を形成し、画素電極を配置する部分に溝を形成した上に金属膜を形成する。
【００１６】
その後、ＣＭＰ技術による表面平坦化を行い画素電極を形成している。
【００１７】
【発明が解決しようとする課題】
しかしながら、図５及び図６の構造では上記走査線５３と信号線５４が透明な絶縁性基板６１上で、マトリクス状に配列された画素電極５１の周囲を通り、各々の配線が互いに直交するように配置され、上記走査線５３と信号線５４との多数の交差部では、上記走査線５３上にその段差形状を反映して、信号線５４が積層されている。
【００１８】
したがって、このような交差部では、層間絶縁膜６８にクラックが入りやすく、上層の信号線５４が製造中に断線しやすいため、信頼性低下や歩留まり低下の要因となっている。また、層間絶縁膜６８にピンホールがあると、上層の信号線５４と下層の走査線５３が短絡して歩留まりを低下させる。
【００１９】
また、この問題を解決するために、上記信号線を対向基板側に形成した液晶表示装置が特開平７−１２８６８７号公報などに提案されている。この構造は、共通の基板上で走査線と信号線が交差することなく各々別基板上に形成したのでライン欠陥の発生率が低下し歩留まりが向上できる。
【００２０】
しかしながら、この構造ではスイッチング素子の端子に基準信号線や画素電極が重ね合せて接続されているので、接続部分で段差が形成されるため、製造工程中の成膜不良やエッチング不良で断線が発生しやすくなるため、表示不良や歩留まり低下が生じ易い。
【００２１】
また、この問題を解決する別の手法として、スイッチング素子の上に絶縁膜を形成し、画素電極を配置する部分に溝及びスルーホールを形成した上に金属膜を形成する。その後、ＣＭＰによる表面平坦化を行い画素電極を形成する事で膜の重ね合せによる段差を無くす方法が提案されている。
【００２２】
しかしながら、この方法を用いるとプロセスが複雑になり、工程数が増加するため、コストアップとなる。
【００２３】
本発明は、上記従来の問題を改善するものであり、配線接続部分の段差による断線を防止し歩留まりを向上させコストダウンを図ると共に、信頼性が高く表示品位の良好な液晶表示装置を提供するものである。
【００２４】
【課題を解決するための手段】
本発明の液晶表示装置は、上記目的を達成するためのものであり、本発明に係る液晶表示装置は、絶縁性基板と、該絶縁性基板にマトリクス状に設けられたスイッチング素子と、該スイッチング素子の第１端子に接続された走査線と、該スイッチング素子の第２端子に接続された信号線と、該スイッチング素子の第３端子に接続された画素電極とを有するアクティブマトリクス基板、及び該アクティブマトリクス基板に対向する対向基板の間に液晶層を挟持して構成される液晶表示装置において、前記スイッチング素子が前記絶縁性基板の表面に対して傾斜した状態で該絶縁性基板の内部に形成された構造を有することを特徴としている。
【００２５】
上記構成によれば、スイッチング素子が絶縁性基板の表面に対して傾斜した状態でその絶縁性基板の内部に形成されているので、信号線と走査線が交差しない構造を採れる。そのため、線間リークが発生しないので、歩留まり及び信頼性が向上する。また画素表面が平坦となるので、良好な表示品位が得られる。さらにスルーホールを形成する工程を短縮することができるので、コスト低減を図る事ができる。
【００２６】
また、本発明に係る液晶表示装置は、絶縁性基板と、該絶縁性基板にマトリクス状に設けられたスイッチング素子と、該スイッチング素子の第１端子に接続された走査線と、該スイッチング素子の第２端子に接続された基準信号線と、該スイッチング素子の第３端子に接続された画素電極とを有するアクティブマトリクス基板、及び前記画素電極の各々に対向する対向電極と、前記走査線に直交するように配置され、前記対向電極に接続された信号線とを有し、前記アクティブマトリクス基板に対向する対向基板の間に液晶層を挟持して構成される液晶表示装置において、前記スイッチング素子が前記絶縁性基板の表面に対して傾斜した状態で該絶縁性基板の内部に形成された構造を有することを特徴としている。
【００２７】
上記構成によれば、基準信号線と走査線が隣接していないので、線間リークが発生しないため、歩留まりが向上する。また配線間に交差部がなく主走査線が同一層内で連続しているため、信頼性が向上する。また画素表面が平坦となるので、良好な表示品位が得られる。さらにスルーホールを形成する工程を短縮することができるので、コスト低減を図る事ができる。
【００２８】
前記画素電極が光反射材料で形成されていることを特徴としている。
【００２９】
上記構成によれば、光反射材料表面が平坦性良く形成できるので反射効率が良く良好な表示品位が得られる。
【００３０】
前記アクティブマトリクス基板の走査線、信号線、画素電極の少なくとも１つが、前記絶縁性基板、及び該絶縁性基板に形成された絶縁膜の少なくとも一方の溝部分に埋め込まれた構造を有することを特徴としている。
【００３１】
前記アクティブマトリクス基板の走査線、基準信号線、画素電極の少なくとも１つが、前記絶縁性基板、及び該絶縁性基板に形成された絶縁膜の少なくとも一方の溝部分に埋め込まれた構造を有することを特徴としている。
【００３２】
上記構成によれば、溝部分に配線が埋め込まれているので配線間リークが発生しないため、歩留りが一層向上する。
【００３３】
前記アクティブマトリクス基板の走査線、信号線、画素電極の少なくとも１つが、アルミニウム、銅、タンタル、クロム、ニッケル、銀、チタンのうち少なくとも1つを含む金属により構成されていることを特徴としている。
【００３４】
前記アクティブマトリクス基板の走査線、基準信号線、画素電極の少なくとも１つが、アルミニウム、銅、タンタル、クロム、ニッケル、銀、チタンのうち少なくとも１つを含む金属により構成されていることを特徴としている。
【００３５】
上記構成によれば、配線を低抵抗金属材料で構成できるので、高精細化や大画面化時においても信号遅延が生じないので、良好な表示品位が得られる。
【００３６】
【発明の実施の形態】
以下、図面を参照しながら本発明の液晶表示装置の実施例を示す。なお、これによって、実施例を限定するものではない。
（実施の形態１）
本発明の液晶表示装置のアクティブマトリクス基板側構造を１図及び２図に示す。なお、２図は１図のＡ−Ａ断面及びＢ−Ｂ断面での形成工程を示す。アクティブマトリクス基板１０の構造を１図及び２図をもとに説明する。
【００３７】
透明な絶縁性基板１１に、ドライエッチングまたはウエットエッチングにより溝を形成し、スイッチング素子の埋め込み領域１２を形成する。スイッチング素子１３は、透明な絶縁性基板１１の上にアルミニウムやタンタル等の金属膜をスパッタ法等により成膜して、パターニングする事で埋め込み領域１２内に走査端子１４を形成する。
【００３８】
その上層にプラズマＣＶＤ法を用いて窒化シリコンからなる絶縁層１５、非晶質シリコンからなる半導体層１６、ｎ+型非晶質シリコンからなるコンタクト層１７ａ、１７ｂを形成する。その上層にスパッタ法等によりタンタル、モリブデン等の単層金属膜やチタン／アルミニウム、タンタル／窒化タンタル等の積層金属膜を成膜して、信号端子１８及び画素端子１９を形成した後、スイッチング素子１３のチャネル部分のｎ+型非晶質シリコンをドライエッチング等により取り除く事でスイッチング素子１３が構成される。
【００３９】
その上層にプラズマＣＶＤ法を用いて、窒化シリコンからなる絶縁膜２５を形成し、表面研磨し平坦化を行った。次いで、画素電極となる溝２０ａ、信号線となる溝２０ｂ、走査線となる溝を形成した後、走査端子１４と走査線２４を接続するためのスルーホール、信号端子１８と信号線２３を接続するためのスルーホール２１ｂ、画素端子１９と画素電極２２を接続するためのスルーホール２１ａを形成する。
【００４０】
その上層に、スパッタ法等によりアルミニウム、銅等の金属膜を成膜して、スルーホールを通して各端子１４、１８、１９と接続する。次いで、表面を研磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成となり、走査線２４、信号線２３、画素電極２２が形成される。これにより、透明性絶縁基板にスイッチング素子を埋め込んだ構成となり、画素電極、配線形成面を平坦にする事ができる。
【００４１】
対向基板は、透明の絶縁性基板にカラーフィルタが形成され、その上に透明導電膜であるＩＴＯが表示領域全域に形成されている。
【００４２】
液晶表示装置は、前記スイッチング素子がマトリクス状に形成されたアクティブマトリクス基板、および対向基板の両基板上に配向膜を形成し配向処理を行った後、前記アクティブマトリクス基板と前記対向基板の間に液晶層を挟持することで構成されている。液晶層の表示モードとしては、ＨＦＥモードを用いた。これにより反射型の液晶表示装置が構成される。
【００４３】
本構成によれば、従来のスイッチング素子の構成で存在していた段差を介しての配線接続部分や配線の交差部分が存在しないため、段差部分で起き易い段切れが発生しない。また交差部で起き易い線間リークが発生しないので、歩留まり及び信頼性が向上する。
【００４４】
また画素表面が平坦となるので、反射型では反射効率が向上し、明るくコントラストが高い良好な表示品位が得られる。また、金属膜を研磨することにより配線を形成する事ができるので、銅のようにドライエッチングで加工する事ができなかった低抵抗材料で配線形成が可能となるので大画面表示や高精細表示を実現する場合に求められる配線の低抵抗化ができ、表示性能向上に寄与できる。
【００４５】
上記実施例においては、金属膜の材料としてアルミニウム、銅を用いたが、これ以外にも、アルミニウム、銅、タンタル、クロム、ニッケル、銀、チタンのうち少なくとも1つを含む金属、又はこれらの金属の積層を用いても良い。
【００４６】
（実施の形態２）
本発明の他の実施例である液晶表示装置のアクティブマトリクス基板側の構造を３図及び４図に示す。なお、４図は３図のＣ−Ｃ断面での形成工程を示す。
【００４７】
アクティブマトリクス基板３０の構造を３図及び４図をもとに説明する。透明な絶縁性基板３１にドライエッチングまたはウエットエッチングにより溝を形成し、スイッチング素子の埋め込み領域３２を形成する。スイッチング素子３３は、前記実施例と同様の材料、方法により形成した。透明な絶縁性基板３１の埋め込み領域３２内に走査端子３４を形成する。その上層に絶縁層３５、半導体層３６、コンタクト層３７ａ，３７ｂを形成する。次に、スイッチング素子３３のチャネル部分をドライエッチング等により取り除く事でスイッチング素子３３を構成している。
【００４８】
なお、ここではプロセスを短縮するため、前記実施例で形成した基準信号端子及び画素端子は形成していない。その上層に絶縁膜４５を形成し、表面研磨し平坦化を行った。次いで、画素電極を形成するための溝４０ａ、基準信号線を形成するための溝４０ｂ、走査線を形成するための溝４０ｃを形成した後、走査端子３４と走査線４４を接続するための図示していないスルーホール、コンタクト層３７ｂと基準信号線４３を接続するためのスルーホール４１ｂ、コンタクト層３７ａと画素電極４２を接続するためのスルーホール４１ａを形成する。
【００４９】
その上層に、スパッタ法等によりアルミニウム、銅等の金属膜を成膜して、配線をスルーホールを通してスイッチング素子と接続する。次いで、表面を研磨し平坦化を行う事で、金属膜が溝に埋め込まれた構成となり、走査線４４、基準信号線４３、画素電極４２が形成される。これにより、透明性絶縁基板にスイッチング素子を埋め込んだ構成となり、画素電極、配線形成面を平坦にする事ができる。
【００５０】
対向基板は、カラーフィルタを形成した透明性絶縁基板上に透明導電膜としてＩＴＯを形成し、ストライプ上にパターニングし、対向電極及び信号線を形成して対向基板を構成する。液晶表示装置は、前記スイッチング素子がマトリクス状に形成されたアクティブマトリクス基板、及び対向基板の両基板上に配向膜を形成し配向処理を行った後、前記アクティブマトリクス基板の走査線と前記対向基板の信号線が直交するように貼り合せ、両基板間に液晶層を挟持することで構成されている。液晶層の表示モードとしては、ＨＦＥモードを用いた。これにより反射型の液晶表示装置が構成される。
【００５１】
本構成によれば、段差を介しての配線接続部分や配線の交差部分が存在しないため、段切れが発生しない。また交差部で起き易い線間リークが発生しないので、歩留まり及び信頼性が向上する。また画素表面が平坦となるので、反射型では反射効率が向上し、明るくコントラストが高い良好な表示品位が得られる。
【００５２】
また、金属膜を研磨することにより配線を形成する事ができるので、銅のようにドライエッチングで加工する事ができなかった低抵抗材料で配線形成が可能となるので大画面表示や高精細表示を実現する場合に求められる配線の低抵抗化ができ、表示性能向上に寄与できる。更に、前記実施例に比べて走査線が連続して形成できるので、スルーホールを介しての接続不良が生じた時のライン欠陥が発生せず点欠陥となるので、不良発生時の表示品位低下を最小限に抑える事ができる利点がある。
【００５３】
なお、本実施例では画素電極を金属膜で形成し反射型液晶表示装置を構成したが、画素電極を透明導電膜にして透過型液晶表示装置を構成する事もできる。
【００５４】
（実施の形態３）
本発明の他の実施例である液晶表示装置のアクティブマトリクス基板側の構造を８図、９図及び１０図に示す。８図（ａ）はスイッチング素子を形成した段階でのアクティブマトリクス基板の平面図、８図（ｂ）は、配線及び画素電極を形成したアクティブマトリクス基板の平面図である。なお、９図及び１０図は８図の各断面を示したものである。
【００５５】
アクティブマトリクス基板８０の構造を８図、９図及び１０図をもとに説明する。透明な絶縁性基板８１上に溝に対応した露光パターン領域の透過率が傾斜を有するマスクを用いてレジストパターンを形成し、ドライエッチングまたはウエットエッチングにより傾斜構造の溝を形成し、スイッチング素子の埋め込み領域８２を形成する。スイッチング素子８３は、前記実施例と同様の材料、方法により形成した。
【００５６】
透明な絶縁性基板８１の埋め込み領域８２内に走査端子８４を形成する。その上層に絶縁層８５、半導体層８６、コンタクト層８７を形成する。次にスパッタ法等によりタンタル、モリブデン等の単層金属膜やチタン／アルミニウム、タンタル／窒化タンタル等の積層金属膜を成膜して、基準信号端子８８及び画素端子８９を形成した後、スイッチング素子のチャネル部分をドライエッチング等により取り除く事でスイッチング素子８３が構成される。
【００５７】
その上層に絶縁膜９５を形成し、表面研磨し平坦化を行った。平坦化により基板表面上に走査端子８４、基準信号端子８８、画素端子８９と各端子との接続領域が形成される。このため、端子と配線を接続するためのスルーホールを形成する必要がないので製造工程を短縮する事ができる。
【００５８】
次いで、スパッタ法等によりタンタル、モリブデン等の単層金属膜やチタン／アルミニウム、タンタル／窒化タンタル等の積層金属膜を成膜して、パターニングする事で走査線９４、基準信号線９３、画素電極９２が形成される。これにより、透明性絶縁基板にスイッチング素子を埋め込んだ構成となり、画素電極、配線形成面を平坦にする事ができる。
【００５９】
対向基板としては、カラーフィルタを形成した透明性絶縁基板上に透明導電膜としてＩＴＯを形成し、ストライプ状にパターニングし、対向電極及び信号線を形成して対向基板を構成する。液晶表示装置は、前記スイッチング素子がマトリクス状に形成されたアクティブマトリクス基板、及び前記対向基板の両基板上に配向膜を形成し配向処理を行った後、前記アクティブマトリクス基板の走査線と前記対向基板の信号線が直交するように貼り合せ、両基板間に液晶層を挟持することで構成されている。液晶層の表示モードとしては、ＯＣＢモードを用いた。
【００６０】
これにより反射型の液晶表示装置が構成される。
【００６１】
本構成によれば、配線の交差部分が存在しないため、線間リークが発生しないので、歩留まり及び信頼性が向上する。また画素表面が平坦となるので、反射型では反射効率が向上し、明るくコントラストが高い良好な表示品位が得られる。
【００６２】
また、スルーホールを形成しなくても端子と配線を接続する事が可能となるため、製造工程を短縮することができるのでコスト低減できる利点がある。
【００６３】
上記実施例では、傾斜構造の溝の角度を基板表面に対し、ほぼ直角から５度程度までの範囲で本構造を構成する事ができる。
【００６４】
また、配線用金属膜を形成する前に絶縁膜を形成し、配線及び画素電極を形成するための溝を形成した後、配線用金属膜を形成しＣＭＰ等の手法を用い表面研磨する事で配線を形成する事もできる。
【００６５】
傾斜構造の溝にスイッチング素子を形成したアクティブマトリクス基板の構造は、本実施例の構造に限定されるものではなく、実施例１のアクティブマトリクス基板の構造等にも適用可能である。実施例1の構造に適用した場合、１１図に示すように透明な絶縁性基板１０１上に傾斜構造の溝を形成し、スイッチング素子の埋め込み領域１０２を形成した後、スイッチング素子を形成する。
【００６６】
この構造では、走査端子１０４は分岐した形状になっているが、それ以外は上記実施例と同様である。これにより、断続して形成される走査線１１４を走査端子１０４を介して接続することができるので、アクティブマトリクス基板１００を構成する事ができる。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、液晶表示装置の歩留まり及び信頼性が向上する。
【００６８】
また画素表面が平坦となるので、反射型では反射効率が向上し、明るくコントラストが高い良好な表示品位が得られる。また、金属膜を研磨することにより配線を形成する事ができるので、低抵抗材料で配線形成が可能となり大画面表示や高精細表示を実現する場合に求められる配線の低抵抗化ができ、表示性能向上に寄与できる。
【図面の簡単な説明】
【図１】本発明の実施形態のアクティブマトリクス基板の構成を示す概念図である。
【図２】本発明の実施形態のアクティブマトリクス基板の製造工程の断面図である。
【図３】本発明の他の実施形態のアクティブマトリクス基板の構成を示す概念図である。
【図４】本発明の他の実施形態のアクティブマトリクス基板の製造工程の断面図である。
【図５】従来の液晶表示装置の構成を示す概念図である。
【図６】従来の液晶表示装置に用いられるＴＦＴの構造を示す断面図である。
【図７】従来の他の液晶表示装置の構成を示す概念図である。
【図８】本発明の他の実施形態のアクティブマトリクス基板の構成を示す概念図である。
【図９】本発明の他の実施形態のアクティブマトリクス基板の製造工程の断面図である。
【図１０】本発明の他の実施形態のアクティブマトリクス基板の製造工程の断面図である。
【図１１】本発明の他の実施形態のアクティブマトリクス基板の構成を示す概念図である。
【符号の説明】
１１ 絶縁性基板
３１ 絶縁性基板
８１ 絶縁性基板
１０１ 絶縁性基板
１２ 埋め込み領域
３２ 埋め込み領域
８２ 埋め込み領域
１０２ 埋め込み領域
１３ スイッチング素子
３３ スイッチング素子
８３ スイッチング素子
２２ 画素電極
４２ 画素電極
９２ 画素電極
１１２ 画素電極
２３ 信号線
１１３ 信号線
４３ 基準信号線
９３ 基準信号線
２４ 走査線
４４ 走査線
９４ 走査線
１１４ 走査線
１５ 絶縁層
３５ 絶縁層
８５ 絶縁層
１６ 半導体層
３６ 半導体層
８６ 半導体層
１７ａ コンタクト層
１７ｂ コンタクト層
３７ａ コンタクト層
３７ｂ コンタクト層
８７ コンタクト層
【図１】
0003713197.tif 000002
【図２】
0003713197.tif 000003
【図３】
0003713197.tif 000004
【図４】
0003713197.tif 000005
【図５】
0003713197.tif 000006
【図６】
0003713197.tif 000007
【図７】
0003713197.tif 000008
【図８】
0003713197.tif 000009
【図９】
0003713197.tif 000010
【図１０】
0003713197.tif 000011
【図１１】
0003713197.tif 000012