(57)【特許請求の範囲】
【請求項１】
直流電源と充電用インピーダンスと充放電手段及び負荷であるマグネトロンとが直列接続されて閉回路を構成する直列回路と、
上記充放電手段と上記マグネトロンとの直列接続体に並列接続されて、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続したスイッチを複数並列接続した構成からなり、出力インピーダンスが可変であり、上記充放電手段に充電された電荷を上記マグネトロンにパルス印加するためのスイッチ手段と、
上記スイッチ手段をＯＮ／ＯＦＦ制御する制御手段と
を備え、上記制御手段は、上記各スイッチのＯＮ時間を独立に制御することで上記スイッチ手段の異なる出力インピーダンスのＯＮ時間を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするパルス変調器。
【請求項２】
直流電源と充電用インピーダンスと充放電手段及び負荷であるマグネトロンとが直列接続されて閉回路を構成する直列回路と、
上記充放電手段と上記マグネトロンとの直列接続体に並列接続されて、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続した第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴとを並列に接続した接続体を１ステージ回路として、当該ステージ回路を複数直列接続した構成からなり、出力インピーダンスが可変であり、上記充放電手段に充電された電荷を上記マグネトロンにパルス印加するためのスイッチ手段と、
上記スイッチ手段をＯＮ／ＯＦＦ制御する制御手段と
を備え、上記制御手段は、上記各ステージ回路の第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴを独立に制御するゲート制御回路を複数備え、上記スイッチ手段の異なる出力インピーダンスのＯＮ時間を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするパルス変調器。
【請求項３】
請求項２記載のパルス変調器において、上記ゲート制御回路は、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのスイッチング速度を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするパルス変調器。
【請求項４】
請求項２記載のパルス変調器において、上記ゲート制御回路は、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのゲートに印加する電圧をクランプすることにより負荷短絡等による過電流を抑えることを特徴とするパルス変調器。
【請求項５】
直流電源と充電用インピーダンスと充放電手段及び負荷であるマグネトロンとが直列接続されて閉回路を構成する直列回路と、
上記充放電手段と上記マグネトロンとの直列接続体に並列接続されて、それぞれ同一インピーダンス値を有するインピーダンスを並列接続したスイッチを複数直列接続した構成からなり、出力インピーダンスが可変であり、上記充放電手段に充電された電荷を上記マグネトロンにパルス印加するためのスイッチ手段と、
上記スイッチ手段をＯＮ／ＯＦＦ制御する制御手段と
を備え、上記制御手段は、各スイッチのＯＮ時刻をずらすことで上記スイッチ手段の異なる出力インピーダンスのＯＮ時間を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするパルス変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、送信装置に用いるパルス変調器に関するものである。
【０００２】
【従来の技術】
図８は例えば１９５９年３月に海文堂より出版された「レーダの理論と実際」の第１９０頁に示されている第１の従来例としてのハードチューブ型変調器を示す構成図である。
図８において、１は直流電源、１３はハードチューブ（スイッチング手段）、３はハードチューブ１３がＯＦＦ状態になると直流電源１が放電する電荷を充電する一方、ハードチューブ１３がＯＮ状態になるとマグネトロン４に対して電荷を放電する放電キャパシタ（充放電手段）、４はＲＦ波を出力するマグネトロン（負荷）、５はハードチューブ１３がＯＮ状態になり電荷を放電するとき直流電源１に過負荷がかからないようにするための充電インピーダンス、７はマグネトロン４に印加する高電圧パルスの立ち上がりを抑制するための立ち上がり抑制用キャパシタ、１４はハードチューブ１３を駆動するための励振器である。
【０００３】
次に動作について説明する。
まず、マグネトロン４に高電圧が印加されていない状態、即ち、励振器１４によってハードチューブ１３がＯＦＦ状態にされている状態では、直流電源１、充電インピーダンス５、放電キャパシタ３及びマグネトロン４により閉回路が生成されるので、放電キャパシタ３は直流電源１によって電荷が充電される。
【０００４】
そして、放電キャパシタ３に十分な電荷が充電された後、励振器１４によってハードチューブ１３がＯＮ状態にされると、次に、放電キャパシタ３、ハードチューブ１３、マグネトロン４によって閉回路が生成されるので、放電キャパシタ３に充電された電荷がマグネトロン４に対して放電されることによって高電圧が印加される。
【０００５】
マグネトロン４に印加される高電圧の電圧レベルが発振電圧以上になると、マグネトロン４は発振しＲＦ波を出力する。この時、マグネトロン印加電圧の立ち上がりは、立ち上がり抑制用キャパシタ７により抑制されている。この後、所定の時間発振させた後、励振器１４によってハードチューブ１３をＯＦＦ状態にすることによって一連の動作を終える。
【０００６】
また、図９は第２の従来例としてのパルス成形回路（ＰＦＮ回路：Pulse Forming Network 回路）を用いたライン型変調器を示す構成図である。
図９において、１５はパルス成形回路、１６は簡略図示されたサイラトロン等の自己消去型スイッチである。
【０００７】
図９に示すこの回路では、まず、直流電源１からパルス成形回路１５の中の図示しないキャパシタＣが充電される。そして、パルス成形回路１５の中のキャパシタＣに十分な電荷が充電された後、自己消去型スイッチ１６、例えばサイラトロンをＯＦＦ状態からＯＮ状態にすると、パルス成形回路１５と自己消去型スイッチ１６とマグネトロン４により閉回路が生成されるので、パルス成形回路１５の中のキャパシタＣに充電された電荷がマグネトロン４に対して放電されることによって高電圧が印加される。尚、パルス幅はパルス成形回路１５の段数によって決定され、パルス成形回路１５の中のキャパシタＣの電荷が全て放出した後に、自己消去型スイッチ１６はＯＦＦ状態になる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来の装置では、次に記載されるような問題点があった。
まず、第１の従来例の装置では、ハードチューブ１３の特性にばらつきがあるため、装置全体の信頼性の低下を招くという欠点があった。また、ハードチューブ１３には寿命があるので、定期的にメンテナンスをする必要があり、保守費用が必要になるという欠点があった。また、マグネトロン４に印加する高電圧の立ち上がりが速すぎると、マグネトロン４が異常発振するという現象があるので、マグネトロン４に印加する高電圧の立ち上がりを制御する必要があり、その方策として、ハードチューブ１３のグリッドを制御するか、マグネトロン４と並列に大容量の立ち上がり抑制用キャパシタ７を挿入しなければならず、前者は、制御が非常に難しく、後者は、立ち上がり抑制用キャパシタ７による損失が大きくなるという欠点もあった。
【０００９】
また、第２の従来例の装置では、パルス成形回路１５が多数のキャパシタとインダクタで構成されるため、変調器が大型化し、高価になるという欠点があった。特に、パルス成形回路１５は高電圧で充電されているため、大型化は絶縁破壊に対する信頼性の低下を招くという欠点もあった。また、パルス成形回路１５はその定数の設定が難しく、調整に時間が掛かるという欠点もあった。また、自己消去型スイッチ１６には、サイラトロンが多く用いられており、サイラトロンはハードチューブ１３と同じく特性のばらつき及び寿命があるため、装置全体の信頼性の低下を招くという欠点もあった。
【００１０】
この発明は係る従来例における問題点を解決するためになされたもので、マグネトロンに印加する高電圧の立ち上がり速度を制御し、安定したＲＦ波を出力することができ、また、装置立ち上げ時の調整時間の短縮を図ることができ、さらに、装置が大型化し、高価になったり絶縁破壊に対する信頼性が低下したりすることのないパルス変調器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係るパルス変調器は、直流電源と充電用インピーダンスと充放電手段及び負荷であるマグネトロンとが直列接続されて閉回路を構成する直列回路と、上記充放電手段と上記マグネトロンとの直列接続体に並列接続されて、出力インピーダンスが可変であり、上記充放電手段に充電された電荷を上記マグネトロンにパルス印加するためのスイッチ手段と、上記スイッチ手段をＯＮ／ＯＦＦ制御する制御手段とを備え、上記制御手段は、上記スイッチ手段の異なる出力インピーダンスのＯＮ時間を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするものである。
【００１２】
また、上記スイッチ手段は、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続したスイッチを複数並列接続した構成からなり、上記制御手段は、上記各スイッチのＯＮ時間を独立に制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするものである。
【００１３】
また、上記スイッチ手段は、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続した第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴとを並列に接続した接続体を１ステージ回路として、当該ステージ回路を複数直列接続した構成からなり、上記制御手段は、上記各ステージ回路の第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴを独立に制御するゲート制御回路を複数備えてなることを特徴とするものである。
【００１４】
また、上記ゲート制御回路は、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのスイッチング速度を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするものである。
【００１５】
また、上記ゲート制御回路は、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのゲートに印加する電圧をクランプすることにより負荷短絡等による過電流を抑えることを特徴とするものである。
【００１６】
さらに、上記スイッチ手段は、それぞれ同一インピーダンス値を有するインピーダンスを並列接続したスイッチを複数直列接続した構成からなり、上記制御手段は、各スイッチのＯＮ時刻をずらすことにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１に係るパルス変調器を示す構成図である。
図１において、１は直流電源、２は出力インピーダンスの可変なスイッチ群、３は充放電手段となる容量ＣＯの放電キャパシタ、４は負荷であるマグネトロン、５は充電インピーダンス、６はスイッチ群２をＯＮ／ＯＦＦ制御する制御部、７は立ち上がり抑制用キャパシタであり、図から分かるように、直流電源１と充電インピーダンス５と放電キャパシタ３及びマグネトロン４とが直列に接続されて閉回路を構成し、充放電手段となる上記放電キャパシタ３と負荷となるマグネトロン４との直列接続体にスイッチ群２が並列に接続されており、スイッチ群２は、出力インピーダンス値の異なるインピーダンス２０３、２０４をそれぞれ直列接続したスイッチ２０１、２０２を並列接続して構成されており、スイッチとして、特性のばらつきがなく半永久的に使用できるＯＮ／ＯＦＦの可能な半導体を用いることができる。
【００１８】
次に、動作について図２に示す各部波形を参照して説明する。
上記のように構成された回路では、まず、放電キャパシタ３が充電インピーダンスを介して直流電源１より充電される。次に、制御部６の制御により、スイッチ群２中の出力インピーダンス値の高い方のスイッチ２０１がＯＦＦ状態からＯＮ状態になると（図２（ａ）参照）、放電キャパシタ３が放電し、立ち上がり抑制用キャパシタ７に電流Ｉ１が流れ（図２（ｄ）参照）、マグネトロン４の両端電圧Ｖｍａｇが上昇していく（図２（ｃ）参照）。この時、スイッチ２０１と直列にインピーダンス値の高いインピーダンスとしての抵抗２０３が接続されているため、立ち上がり抑制用キャパシタ７の容量が小さくても、マグネトロン４の両端電圧Ｖｍａｇの立ち上がり速度は抑制される。
【００１９】
次に、所定の時刻Ｔ１が過ぎた後（マグネトロン４の両端電圧が発振電圧近くまでなる時刻）、制御部６の制御により、スイッチ群２中の出力インピーダンス値の低い方のスイッチ２０２がＯＦＦ状態からＯＮ状態になると（図２（ｂ）参照）、マグネトロン４に電流Ｉ１＋Ｉ２が流れ、マグネトロン４の両端電圧Ｖｍａｇの立ち上がり速度が速くなる（図２（ｃ），（ｄ）参照）。そして、マグネトロン４の両端電圧Ｖｍａｇが発振開始電圧を越えると、マグネトロン４が発振し、ＲＦ波を出力する。所定のパルス幅が得られた後は、スイッチ群２をＯＦＦ状態にする。
【００２０】
このように構成されたパルス変調器では、従来例のようにハードチューブ１３を用いないため、安定した特性が得られると共に半永久的に使用できるので、装置の保守が簡単になる。また、従来では、マグネトロン異常発振防止のため、ハードチューブ１３のグリッドを制御したり、マグネトロン４と並列に大容量の立ち上がり抑制用キャパシタを挿入して、マグネトロンに印加する高電圧の立ち上がりを抑えてきたが、この例では、スイッチ群２の異なる出力インピーダンスのＯＮ時間を制御することにより、マグネトロン４に印加される電圧の立ち上がり速度を制御するだけの簡単な制御で、且つ、立ち上がり抑制用キャパシタ７が小容量で済むため、装置の損失を増やすことなく、安定した発振（ＲＦ波出力）が得られる。
【００２１】
実施の形態２．
図３はこの発明の実施の形態２に係るパルス変調器を示す構成図である。
図３に実施の形態２において、スイッチ群２は、それぞれ出力インピーダンス値の異なるインピーダンスとしての抵抗１０を直列接続した第１のＭＯＳＦＥＴ８と同様に抵抗１１を直列接続した第２のＭＯＳＦＥＴ９とを並列接続した接続体を１ステージ回路として、当該ステージ回路を複数直列接続した構成からなり、また、各ステージ回路の第１のＭＯＳＦＥＴ８と第２のＭＯＳＦＥＴ９を独立に制御するゲート制御回路としてゲート電源１２を複数備えている。その他の構成は図１に示す実施の形態１と同一部分は同一符号を付して示し、その説明は省略する。
【００２２】
次に、動作について図４に示す各部波形図を参照して説明する。
この回路では、まず、ゲート電源１２により第１のＭＯＳＦＥＴ８のゲート電圧を印加してＯＦＦ状態からＯＮ状態に移行させることにより（図４（ａ）参照）、放電キャパシタ３が放電し、マグネトロン４の両端電圧Ｖｍａｇが上昇していく。この時、マグネトロン両端電圧Ｖｍａｇの立ち上がりは、ほぼ、抵抗１０の値とその直列数及び立ち上がり抑制用キャパシタ７の値により決まる。
【００２３】
次に、所定の時刻Ｔ１が過ぎた後（マグネトロン４の両端電圧が発振電圧近くまでなる時刻）、ゲート電源１２により第２のＭＯＳＦＥＴ９のゲート電圧を印加してＯＦＦ状態からＯＮ状態に移行させる（図４（ｂ）参照）。この時、第２のＭＯＳＦＥＴ９と直列に接続されている抵抗１１の値を抵抗１０より小さく設定しておくことにより、スイッチ群２全体のインピーダンスが急激に下がり、マグネトロン４の両端電圧Ｖｍａｇの立ち上がり速度が速くなり、発振に至る（図４（ｃ）参照）。所定のパルス幅が得られた後に、各ＭＯＳＦＥＴをＯＦＦ状態にする。
【００２４】
このように構成されたパルス変調器では、同一ステージを多数直列に接続するので、スイッチ全体の電圧バランスがよくなり装置の信頼性が向上する。また、第１のＭＯＳＦＥＴ８と第２のＭＯＳＦＥＴ９を同一のゲート電源１２にて駆動するので、装置の構成が簡単で安価にできる。
【００２５】
実施の形態３．
次に、実施の形態３においては、図３に示す実施の形態２に係るパルス変調器において、ゲート電源１２により第１と第２のＭＯＳＦＥＴ８、９のスイッチング速度を制御することによりマグネトロン４に印加される電圧の立ち上がり速度を制御することについて述べる。
【００２６】
上述した図３に示す実施の形態２において、ゲート電源１２により各ＭＯＳＦＥＴ８、９を立ち上がりの速いゲート電圧にて駆動すると、各ＭＯＳＦＥＴ８、９は高速に動作するため、導通の初期状態では、マグネトロン両端電圧ＶｍａｇのｄＶ／ｄｔが非常に高くなる（図４（ｃ）参照））。これはＣ・Ｒの放電時定数によるものである。ｄＶ／ｄｔが高いとマグネトロン４が異常発振を起こす可能性が高い。そこで、各ＭＯＳＦＥＴ８、９のスイッチング速度を制御し、所定の速度（マグネトロン４が異常発振を起こさない領域）にて立ち上げることにより、導通初期に起きる高いｄＶ／ｄｔを抑制することができる（図５（ｄ）参照）。
【００２７】
また、図３に示すように構成されたパルス変調器では、低電圧であるＭＯＳＦＥＴのゲート電圧を制御するだけで、マグネトロン４の両端電圧を制御できるので、従来のものに比べ、信頼性が低下することなく、且つ、簡単に制御できる。
【００２８】
実施の形態４．
また、上記実施の形態２において、ＭＯＳＦＥＴのゲート電圧を一定電圧以上にならないようにすることにより、完全な低インピーダンスのスイッチではなく、一定のインピーダンスをもつスイッチになる。その結果、負荷短絡等による過電流を抑制することができ、ＭＯＳＦＥＴ及びマグネトロンを保護することができる。
【００２９】
すなわち、図５（ａ），（ｂ）に示すクリップ電圧のように、ゲート電源１２によりＭＯＳＦＥＴ８，９のゲートに印加するクランプすることにより、図５（ｃ）に示すように、スイッチ群電流は、マグネトロン４のアーク放電等負荷短絡による過電流が抑制され、図５（ｄ）に示すように、マグネトロン４に印加される電圧の立ち上がりが緩和される。
【００３０】
その結果、このような方式では、過電流を検出する検出器や、検出した信号を処理する回路等を省略することができ、簡単に、且つ、安価に過電流に対する保護が実現できる。
【００３１】
実施の形態５．
図６はこの発明の実施の形態５に係るパルス変調器を示す構成図である。
上記実施の形態１では、出力インピーダンスの違うスイッチを並列に接続したスイッチ群２において、各スイッチのＯＮ時刻を制御して、マグネトロン４の印加電圧の立ち上がり速度を制御したが、この実施の形態５では、同じインピーダンス値をもつインピーダンス３０４〜３０６をそれぞれ並列接続したスイッチ３０１〜３０３を直列に接続したスイッチ群２において、図７（ａ）〜（ｃ）に示すように、各スイッチのＯＮ時刻をずらすことにより、スイッチ群２のインピーダンスが徐々に低下し、その結果、図７（ｄ）に示すように、マグネトロン４の印加電圧の立ち上がり速度を抑制することができる。
【００３２】
このように構成された回路においても、上記実施の形態１の回路と同じく、スイッチのＯＮ時刻を制御するだけの簡単な制御で、装置の損失を増やすことなく、安定した発振（ＲＦ波出力）が得られる。
また、スイッチとしては、ＭＯＳＦＥＴを用いることができ、ＭＯＳＦＥＴの導通時刻をずらすことにより、マグネトロンに印加される電圧の立ち上がり速度を制御することで、簡単な制御で、装置の損失を増やすことなく、マグネトロンに印加する高電圧の立ち上がり速度を制御するため、安定したパルス幅で安定したＲＦ波を出力することができる。安定した発振（ＲＦ波出力）が得られる。
【００３３】
【発明の効果】
以上のように、この発明によれば、直流電源と充電用インピーダンスと充放電手段及び負荷であるマグネトロンとが直列接続されて閉回路を構成する直列回路と、上記充放電手段と上記マグネトロンとの直列接続体に並列接続されて、出力インピーダンスが可変であり、上記充放電手段に充電された電荷を上記マグネトロンにパルス印加するためのスイッチ手段と、上記スイッチ手段をＯＮ／ＯＦＦ制御する制御手段とを備え、上記制御手段により、スイッチ手段の異なる出力インピーダンスのＯＮ時間を制御することによりマグネトロンに印加される電圧の立ち上がり速度を制御するようにしたので、簡単な制御で、装置の損失を増やすことなく、マグネトロンに印加する高電圧の立ち上がり速度を制御するため、安定したパルス幅で安定したＲＦ波を出力することができると共に、ハードチューブ等、寿命のあるスイッチを用いないため、定期的にスイッチの交換をする必要がなく、装置の保守費用等が低減できることになる。
【００３４】
また、上記スイッチ手段を、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続したスイッチを複数並列接続した構成とし、上記制御手段により、上記各スイッチのＯＮ時間を独立に制御するようにしたことにより、上記マグネトロンに印加される電圧の立ち上がり速度を制御することができ、安定したパルス幅で安定したＲＦ波を出力することができる。
【００３５】
また、上記スイッチ手段を、それぞれ出力インピーダンス値の異なるインピーダンスを直列接続した第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴとを並列に接続した接続体を１ステージ回路として、当該ステージ回路を複数直列接続した構成とし、上記制御手段により、上記各ステージ回路の第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴを独立に制御するゲート制御回路を複数備えて構成したことにより、スイッチ手段の分圧が良くなり、信頼性の高い装置が実現できると共に、各ＭＯＳＦＥＴを同一のゲート電源から独立に制御するので、構成が簡単にでき、装置が小型で安価にできる。
【００３６】
また、上記ゲート制御回路により、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのスイッチング速度を制御することにより上記マグネトロンに印加される電圧の立ち上がり速度を制御するようにしたことにより、簡単な制御で、且つ、損失が増えることなく、マグネトロンに印加する高電圧の立ち上がり速度を制御するため、スイッチ手段の分圧が良くなり、信頼性の高い装置が実現できると共に、安定したパルス幅で、安定したＲＦ波を出力することができる。
【００３７】
また、上記ゲート制御回路により、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴのゲートに印加する電圧をクランプすることにより負荷短絡等による過電流を抑えることにより、負荷短絡等による過電流検出をする必要がなく過電流を抑えることができ、スイッチ手段の分圧が良くなり、信頼性の高い装置が実現できると共に、簡単で安価な、且つ、信頼性の高い装置が実現できる。
【００３８】
さらに、上記スイッチ手段を、それぞれ同一インピーダンス値を有するインピーダンスを並列接続したスイッチを複数直列接続した構成とし、上記制御手段により、各スイッチのＯＮ時刻をずらすことにより上記マグネトロンに印加される電圧の立ち上がり速度を制御することにより、簡単な制御で、装置の損失を増やすことなく、マグネトロンに印加する高電圧の立ち上がり速度を制御するため、安定したパルス幅で、安定したＲＦ波を出力することができる。安定した発振（ＲＦ波出力）が得られる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１に係るパルス変調器を示す構成図である。
【図２】  この発明の実施の形態１の動作を説明する各部の波形図である。
【図３】  この発明の実施の形態２に係るパルス変調器を示す構成図である。
【図４】  この発明の実施の形態２の動作を説明する各部の波形図である。
【図５】  この発明の実施の形態３及び実施の形態４の動作を説明する各部の波形図である。
【図６】  この発明の実施の形態５に係るパルス変調器を示す構成図である。
【図７】  この発明の実施の形態５の動作を説明する各部の波形図である。
【図８】  第１の従来例を示す構成図である。
【図９】  第２の従来例を示す構成図である。
【符号の説明】
１  直流電源、２  スイッチ群、３  放電キャパシタ、４  マグネトロン、
５  充電インピーダンス、６  制御部、７  立ち上がり抑制用キャパシタ、
２０１  スイッチ、２０２  スイッチ，２０３  インピーダンス、２０４インピーダンス，８  ＭＯＳＦＥＴ、９  ＭＯＳＦＥＴ，１０  抵抗、１１  抵抗、
１２  ゲート電源、３０１  スイッチ、３０２  スイッチ、３０３  スイッチ、３０４  インピーダンス、３０５  インピーダンス、３０６  インピーダンス。
【図１】
0003643849.tif 000002
【図２】
0003643849.tif 000003
【図３】
0003643849.tif 000004
【図４】
0003643849.tif 000005
【図５】
0003643849.tif 000006
【図６】
0003643849.tif 000007
【図７】
0003643849.tif 000008
【図８】
0003643849.tif 000009
【図９】
0003643849.tif 000010