(57)【特許請求の範囲】
【請求項１】
第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が前記出力電圧（ＯＵＴＰ）に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
出力側が前記第一のインバータアンプ（ＩＮＶ１）の入力側に第二のコンデンサ（Ｃ２）を介して接続され、且つ入力側が前記第一のインバータアンプ（ＩＮＶ１）の出力側に第三のコンデンサ（Ｃ３）を介して接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成ることを特徴とするコンパレータ。
【請求項２】
第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
一方が前記第一のコンデンサ（Ｃ１）の他方に接続され、他方が前記出力電圧（ＯＵＴＰ）に接続される第二のコンデンサ（Ｃ２）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が第三のコンデンサ（Ｃ３）の一方に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
入力側が前記第三のコンデンサ（Ｃ３）の他方と接続され、出力側が前記出力電圧（ＯＵＴＰ）に接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）の一方と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成ることを特徴とするコンパレータ。
【請求項３】
第一の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が閉じ、且つ前記第二のスイッチ（ＳＷ２）が開き、
前記第一の所定期間後の第二の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開き、且つ前記第二のスイッチ（ＳＷ２）が閉じ、
前記第二の所定期間直後の第三の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）及び前記第四のスイッチ（ＳＷ４）が開き、且つ前記第二のスイッチ（ＳＷ２）及び前記第五のスイッチ（ＳＷ５）が閉じ、
前記第三の所定期間直後の第四の所定期間に前記第一のスイッチ（ＳＷ１）、前記第二のスイッチ（ＳＷ２）、前記第三のスイッチ（ＳＷ３）及び前記第四のスイッチ（ＳＷ４）が開き、且つ前記第五のスイッチ（ＳＷ５）が閉じることを特徴とする請求項１又は請求項２に記載のコンパレータ。
【請求項４】
前記第一の所定期間後前記第二の所定期間前に前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開き、
少しの時間差Δｔ後に前記第一のスイッチ（ＳＷ１）及び前記第三のスイッチ（ＳＷ３）が開くことを特徴とする請求項３に記載のコンパレータ。
【請求項５】
前記少しの時間差は、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開いた後に前記第一のインバータアンプ（ＩＮＶ１）及び前記第二のインバータアンプ（ＩＮＶ２）の動作が安定するまでの時間であることを特徴とする請求項４に記載のコンパレータ。
【請求項６】
前記第二のコンデンサ（Ｃ２）及び前記第三のコンデンサ（Ｃ３）が、前記第一のインバータアンプ（ＩＮＶ１）の動作電圧（Ｖｘ１）と前記第二のインバータアンプ（ＩＮＶ２）の動作電圧（Ｖｘ２）との差（オフセット電圧ΔＶｘ）をキャンセルする事を特徴とする請求項１から請求項５のいずれか一項に記載のコンパレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンパレータに関するものである。
【０００２】
【従来の技術】
［従来技術１］
図５に示すように、例えば、インバータアンプＩＮＶ１、ＩＮＶ２を多段に接続して構成されてなるコンパレータが従来より知られている。図５に示す従来のコンパレータの特徴は、多段に接続して構成されてなる複数のインバータアンプにより必要なゲインを得てコンパレートしようとする点である（図５では、２段構成）。また、図５に示す従来のコンパレータは、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、及びコンデンサＣ１、Ｃ２を備えている。
【０００３】
次に、図５に示す従来のコンパレータの動作を図６を参照して説明する。
［スイッチの動作］
図６は図５に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の開閉のタイミングを示す図である。即ち、図６に示すクロック信号ＣＬＫ１に基づいて図５に示すスイッチＳＷ１、ＳＷ３、ＳＷ４が開閉し、図６に示すクロック信号ＣＬＫ２に基づいて図５に示すスイッチＳＷ２が開閉する。ここで、クロック信号ＣＬＫ１がＨＩＧＨの期間にスイッチＳＷ１、ＳＷ３、ＳＷ４は閉じ、クロック信号ＣＬＫ１がＬＯＷの期間にスイッチＳＷ１、ＳＷ３、ＳＷ４は開く。また、クロック信号ＣＬＫ２がＨＩＧＨの期間にスイッチＳＷ２は閉じ、クロック信号ＣＬＫ２がＬＯＷの期間にスイッチＳＷ２は開く。
【０００４】
［サンプリングモード］
▲１▼先ず、スイッチＳＷ１、ＳＷ３、ＳＷ４が閉じ（クロック信号ＣＬＫ１：ＨＩＧＨ）、且つスイッチＳＷ２が開く（クロック信号ＣＬＫ２：ＬＯＷ）期間（第一の所定期間）に、インバータアンプＩＮＶ１の動作点電圧ＶＸ１と入力電圧ＶＩＮ１とがコンデンサＣ１にサンプリングされる。ここで、コンデンサＣ１に蓄えられる電荷Ｑ１は
Ｑ１＝（ＶＩＮ１−Ｖｘ１）Ｃ１  −−−（式１）
である。
また同時（第一の所定期間）に、インバータアンプＩＮＶ１の動作点電圧ＶＸ１とＩＮＶ２の動作点電圧ＶＸ２とがコンデンサＣ２にサンプリングされる。ここで、コンデンサＣ２に蓄えられる電荷Ｑ２は
Ｑ２＝（Ｖｘ１−Ｖｘ２）Ｃ２  −−−（式２）
である。
【０００５】
［増幅モード］
第一の所定期間後に、スイッチＳＷ１、ＳＷ３、ＳＷ４が開く（クロック信号ＣＬＫ１：ＬＯＷ）。さらに、少しの時間差Δｔ後にスイッチＳＷ２が開く（クロック信号ＣＬＫ２：ＨＩＧＨ）。
【０００６】
▲２▼次に、スイッチＳＷ１、ＳＷ３、ＳＷ４が開いて（クロック信号ＣＬＫ１：ＬＯＷ）、且つスイッチＳＷ２が閉じる（クロック信号ＣＬＫ２：ＨＩＧＨ）期間（第二の所定期間）に、インバータアンプＩＮＶ１のゲートに与えられる電圧Ｖｘ１’は
Ｑ１＝（ＶＩＮ２−Ｖｘ１’）Ｃ１より、
Ｖｘ１’＝ＶＩＮ２−ＶＩＮ１＋Ｖｘ１  −−−（式３）
である。
【０００７】
一方、インバータアンプＩＮＶ１のゲートに電圧Ｖｘ１’が与えられることにより、インバータアンプＩＮＶ１の出力がＶｘ１’’だけ変化する。ここで、インバータアンプＩＮＶ１の出力電圧変化分Ｖｘ１’’は、
Ｖｘ１’’＝Ａ×（ＶＩＮ２−ＶＩＮ１）  −−−（式４）
である。尚、ＡはインバータアンプＩＮＶ１のゲイン量とする。また、コンデンサでの電荷の減衰量、インバータアンプの出力電圧変化の正負の符号については省略する。
【０００８】
従って、インバータアンプＩＮＶ１の出力電圧変化分Ｖｘ１’’がコンデンサＣ２を介してインバータアンプＩＮＶ２のゲートに与えられる電圧Ｖｘ２’は
Ｑ２＝（Ｖｘ１’’−Ｖｘ２’）Ｃ２より、
Ｖｘ２’＝Ｖｘ１’’−Ｖｘ１＋Ｖｘ２  −−−（式５）
である。
【０００９】
一方、インバータアンプＩＮＶ２のゲートに電圧Ｖｘ２’が与えられることにより、インバータアンプＩＮＶ２の出力がＶｘ２’’だけ変化する。ここで、インバータアンプＩＮＶ２の出力電圧変化分Ｖｘ２’’は、
Ｖｘ２’’＝Ａ×Ｖｘ１’’  −−−（式６）
である。尚、ＡはインバータアンプＩＮＶ２のゲイン量とする。また、コンデンサでの電荷の減衰量、インバータアンプの出力電圧変化の正負の符号については省略する。
【００１０】
従って、（式４）のＶｘ１’’を（式６）に代入することにより、図５に示す従来のコンパレータ全体では、Ａ２×（ＶＩＮ２−ＶＩＮ１）だけ出力が変化して出力電圧ＯＵＴＰが論理レベルに達したか否かを問わずコンパレートが終了する。
【００１１】
［従来技術２］
また、図７に示すように、例えば、ラッチモードにおいて正帰還をかけることを特徴するコンパレータが特開平０７−００７４２８号公報（図２）に開示されている。
【００１２】
次に、図７に示す特開平０７−００７４２８号公報のコンパレータの動作を図８を参照して説明する。
［スイッチの動作］
図８は図７に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の開閉のタイミングを示す図である。即ち、図８に示すクロック信号ＣＬＫ１に基づいて図７に示すスイッチＳＷ１、ＳＷ３が開閉し、図８に示すクロック信号ＣＬＫ２に基づいて図７に示すスイッチＳＷ２が開閉し、図８に示すクロック信号ＣＬＫ３に基づいて図７に示すスイッチＳＷ４が開閉する。ここで、クロック信号ＣＬＫ１がＨＩＧＨの期間にスイッチＳＷ１、ＳＷ３は閉じ、クロック信号ＣＬＫ１がＬＯＷの期間にスイッチＳＷ１、ＳＷ３は開く。また、クロック信号ＣＬＫ２がＨＩＧＨの期間にスイッチＳＷ２は閉じ、クロック信号ＣＬＫ２がＬＯＷの期間にスイッチＳＷ２は開く。更に、クロック信号ＣＬＫ３がＨＩＧＨの期間にスイッチＳＷ４は閉じ、クロック信号ＣＬＫ３がＬＯＷの期間にスイッチＳＷ４は開く。
【００１３】
［サンプリングモード］
▲１▼先ず、スイッチＳＷ１、ＳＷ３が閉じ（クロック信号ＣＬＫ１：ＨＩＧＨ）、且つスイッチＳＷ２、ＳＷ４が開く（クロック信号ＣＬＫ２：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ）期間（第一の所定期間）に、インバータアンプＩＮＶ１の動作点電圧ＶＸ１と入力電圧ＶＩＮ１とがコンデンサＣ１にサンプリングされる。ここで、コンデンサＣ１に蓄えられる電荷Ｑ１は
Ｑ１＝（ＶＩＮ１−Ｖｘ１）Ｃ１  −−−（式７）
である。
【００１４】
また、理想状態では、インバータアンプＩＮＶ１とインバータアンプＩＮＶ２の動作点電圧は等しいので、インバータアンプＩＮＶ２のゲートにかかる電圧Ｖｘ２は
Ｖｘ２＝Ｖｘ１  −−−（式８）
である。
【００１５】
［増幅モード］
第一の所定期間後に、スイッチＳＷ１、ＳＷ３、ＳＷ４が開く（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ）。さらに、少しの時間差Δｔ後にスイッチＳＷ２が開く（クロック信号ＣＬＫ２：ＨＩＧＨ）。
【００１６】
▲２▼次に、スイッチＳＷ１、ＳＷ３、ＳＷ４が開いて（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ）、且つスイッチＳＷ２が閉じる（クロック信号ＣＬＫ２：ＨＩＧＨ）期間（第二の所定期間）に、インバータアンプＩＮＶ１のゲートに与えられる電圧Ｖｘ１’は
Ｑ１＝（ＶＩＮ２−Ｖｘ１’）Ｃ１より、
Ｖｘ１’＝ＶＩＮ２−ＶＩＮ１＋Ｖｘ１  −−−（式９）
である。
【００１７】
一方、インバータアンプＩＮＶ１のゲートに電圧Ｖｘ１’が与えられることにより、インバータアンプＩＮＶ１の出力がＶｘ１’’だけ変化する。ここで、インバータアンプＩＮＶ１の出力電圧変化分Ｖｘ１’’は、
Ｖｘ１’’＝Ａ×（ＶＩＮ２−ＶＩＮ１）  −−−（式１０）
である。尚、ＡはインバータアンプＩＮＶ１のゲイン量とする。また、コンデンサでの電荷の減衰量、インバータアンプの出力電圧変化の正負の符号については省略する。
【００１８】
一方、インバータアンプＩＮＶ２のゲートに電圧Ｖｘ２’がかかることにより、インバータアンプＩＮＶ２の出力がＶｘ２’’だけ変化する。ここで、インバータアンプＩＮＶ２の出力電圧変化分Ｖｘ２’’は、
Ｖｘ２’’＝Ａ×Ｖｘ１’’  −−−（式１１）
である。尚、ＡはインバータアンプＩＮＶ２のゲイン量とする。また、コンデンサでの電荷の減衰量、インバータアンプの出力電圧変化の正負の符号については省略する。
【００１９】
従って、（式１０）のＶｘ１’’を（式１１）に代入することにより、図７に示すコンパレータ全体では、Ａ２×（ＶＩＮ２−ＶＩＮ１）だけ出力が変化する。
【００２０】
［ラッチモード］
▲３▼次に、スイッチＳＷ１、ＳＷ３が開いて（クロック信号ＣＬＫ１：ＬＯＷ）、且つスイッチＳＷ２、ＳＷ４が閉じる（クロック信号ＣＬＫ２：ＨＩＧＨ、クロック信号ＣＬＫ３：ＨＩＧＨ）期間（第三の所定期間）に、正帰還をかけるため、出力電圧ＯＵＴＰが論理レベルに達するまで増幅可能となる。
【発明が解決しようとする課題】
しかし、以上の従来のコンパレータは次のような問題があった。
【００２１】
図５に示す従来のコンパレータは、図７に示す従来のコンパレータのように正帰還を持たないので、比較結果を論理レベルまで増大させるためには、比較スピード、比較電圧差を考慮すると、インバータアンプの多段構成が必要となる。実際、インバータアンプが２段構成の場合は、コンデンサＣ１での電圧利得が−５ｄＢ、インバータアンプＩＮＶ１の電圧利得が２０〜３０ｄＢであるので、インバータアンプ一段当たりでは１５〜２５ｄＢ（２段で３０〜５０ｄＢ）の電圧利得にしかならない。
【００２２】
ところで、図５に示す従来のコンパレータをＡ／Ｄコンバータなどで用いる場合、８ビット  Ａ／Ｄコンバータでは最低９ビットの精度が必要になり、コンパレータとして最低でも５０ｄＢ（論理レベル）以上は必要である。更なる多ビット化のためには多段接続（３段以上）が必須となる。しかしながら、多段接続自体によりコンパレータの消費電流増大を招く上に、初段のインバータアンプにおいて、アナログ入力電圧（ＶＩＮ１）と基準電圧（ＶＩＮ２）との差が微小な場合、比較期間（▲２▼：第二の所定期間）に出力電圧が閾値電圧付近に止まるため消費電流が増大するという問題があった。
【００２３】
また、図７に示す従来のコンパレータは、インバータアンプＩＮＶ１とインバータアンプＩＮＶ２の動作点電圧が共に等しい場合はオフセットを発生しないが、トランジスタのゲート長の相対ばらつきにより、インバータアンプＩＮＶ１とインバータアンプＩＮＶ２の動作点電圧に差ができると（オフセット電圧差ΔＶｘが発生すると）誤判定をするという問題があった。
【００２４】
即ち、インバータアンプＩＮＶ２の動作点電圧Ｖｘ２がインバータアンプＩＮＶ１の動作点電圧Ｖｘ１よりもオフセット電圧ΔＶｘだけ高いとすると、第二の所定期間の増幅モードにおいて、インバータアンプＩＮＶ１の出力電圧Ｖｏｕｔ１は（式９）のＶｘ１’’より（符号を考慮して）
Ｖｏｕｔ１＝Ｖｘ１’’＋Ｖｘ１＝−Ａ×（ＶＩＮ２−ＶＩＮ１）＋Ｖｘ１  −−−（式１２）
である。このとき、（ＶＩＮ２−ＶＩＮ１）が負の場合、Ｖｏｕｔ１はＡ×（ＶＩＮ２−ＶＩＮ１）分だけ動作点電圧Ｖｘ１よりも正方向に変化する。ここで、オフセット電圧ΔＶｘよりもＶｏｕｔ１の変化分が大きくないとコンパレータとしては誤判定をする。また、例えば、微小な入力差電圧（ＶＩＮ２−ＶＩＮ１）などがコンパレータに入力された場合などは、第一の所定期間のサンプリングモードにおいて、コンデンサでの電荷の減衰量と相まって増幅モード時のインバータアンプＩＮＶ１の出力の変化がΔＶｘよりも小さくなると、コンパレータとして誤判定をする。
【００２５】
ここで、一例を挙げれば、０．２５ｕｍプロセスでのトランジスタのゲート長の相対ばらつきによる、動作点電圧の変化を図９、１０（図１０は図９の拡大図）に示す。Ｐｃｈ、Ｎｃｈトランジスタ共に幅Ｗ＝４．０ｕｍ、長さＬ＝０．３ｕｍとし、インバータアンプＩＮＶ１のＮｃｈトランジスタのＬを０．００５ｕｍ細らせ、インバータアンプＩＮＶ２のＰｃｈトランジスタのＬを０．００５ｕｍ細らせた場合、動作点電圧の差（オフセット電圧ΔＶｘ）は約８ｍＶである。
【００２６】
本発明は以上の従来技術における問題に鑑みてなされたものであって、消費電流が少なく、且つ誤判定を防ぐコンパレータを提供することを課題とする。
【００２７】
【課題を解決するための手段】
前記課題を解決する本出願第１の発明は、第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が前記出力電圧（ＯＵＴＰ）に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
出力側が前記第一のインバータアンプ（ＩＮＶ１）の入力側に第二のコンデンサ（Ｃ２）を介して接続され、且つ入力側が前記第一のインバータアンプ（ＩＮＶ１）の出力側に第三のコンデンサ（Ｃ３）を介して接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成ることを特徴とするコンパレータである。
【００２８】
また本出願第２の発明は、第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
一方が前記第一のコンデンサ（Ｃ１）の他方に接続され、他方が前記出力電圧（ＯＵＴＰ）に接続される第二のコンデンサ（Ｃ２）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が第三のコンデンサ（Ｃ３）の一方に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
入力側が前記第三のコンデンサ（Ｃ３）の他方と接続され、出力側が前記出力電圧（ＯＵＴＰ）に接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）の一方と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成ることを特徴とするコンパレータである。
【００２９】
また本出願第３の発明は、本出願第１又は本出願第２の発明のコンパレータにおいて、第一の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が閉じ、且つ前記第二のスイッチ（ＳＷ２）が開き、
前記第一の所定期間後の第二の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開き、且つ前記第二のスイッチ（ＳＷ２）が閉じ、
前記第二の所定期間直後の第三の所定期間に前記第一のスイッチ（ＳＷ１）、前記第三のスイッチ（ＳＷ３）及び前記第四のスイッチ（ＳＷ４）が開き、且つ前記第二のスイッチ（ＳＷ２）及び前記第五のスイッチ（ＳＷ５）が閉じ、
前記第三の所定期間直後の第四の所定期間に前記第一のスイッチ（ＳＷ１）、前記第二のスイッチ（ＳＷ２）、前記第三のスイッチ（ＳＷ３）及び前記第四のスイッチ（ＳＷ４）が開き、且つ前記第五のスイッチ（ＳＷ５）が閉じることを特徴徴とする。
【００３０】
また本出願第４の発明は、本出願第３の発明のコンパレータにおいて、前記第一の所定期間後前記第二の所定期間前に前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開き、
少しの時間差Δｔ後に前記第一のスイッチ（ＳＷ１）及び前記第三のスイッチ（ＳＷ３）が開くことを特徴とする。
【００３１】
また本出願第５の発明は、本出願第４の発明のコンパレータにおいて、前記少しの時間差は、前記第四のスイッチ（ＳＷ４）及び前記第五のスイッチ（ＳＷ５）が開いた後に前記第一のインバータアンプ（ＩＮＶ１）及び前記第二のインバータアンプ（ＩＮＶ２）の動作が安定するまでの時間であることを特徴とする。
【００３２】
また本出願第６の発明は、本出願第１の発明から本出願第５の発明の何れか一の発明のコンパレータにおいて、前記第二のコンデンサ（Ｃ２）及び前記第三のコンデンサ（Ｃ３）が、前記第一のインバータアンプ（ＩＮＶ１）の動作電圧（Ｖｘ１）と前記第二のインバータアンプ（ＩＮＶ２）の動作電圧（Ｖｘ２）との差（オフセット電圧ΔＶｘ）をキャンセルする事を特徴とする。
【００３３】
したがって本出願第１の発明から本出願第６の発明の何れか一のコンパレータによれば、正帰還をかける事により出力電圧ＯＵＴＰは論理レベルまで完全に増幅されるので、高精度を要求された場合でもインバータアンプはＩＮＶ１、ＩＮＶ２二つで済む。これにより、コンパレータの消費電流も抑える事ができるという利点がある。
また、第一の所定期間でコンデンサＣ２、Ｃ３に電荷Ｑ２及びＱ３が蓄えられる。即ち、二つのインバータアンプ（ＩＮＶ１とＩＮＶ２）の間でインバータアンプのゲートのＬサイズの相対ばらつきによる生じるオフセット電圧ΔＶｘ（Ｖｘ１−Ｖｘ２）をコンデンサＣ２、Ｃ３によりキャンセルしているので、第二の所定期間及び第三の所定期間で誤判定を防ぐことができるという利点がある。
【００３４】
【発明の実施の形態】
以下に本発明の実施の形態のコンパレータにつき図面を参照して説明する。
【００３５】
（実施の形態１）
まず、本発明の実施の形態１のコンパレータにつき、図１及び図２を参照して、説明する。
図１は本発明の実施の形態１のコンパレータを示すブロック図である。また、図２は、図１に示すスイッチの開閉のタイミングを示す図である。
【００３６】
図１に示すように、実施の形態１のコンパレータは、第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が前記出力電圧（ＯＵＴＰ）に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
出力側が前記第一のインバータアンプ（ＩＮＶ１）の入力側に第二のコンデンサ（Ｃ２）を介して接続され、且つ入力側が前記第一のインバータアンプ（ＩＮＶ１）の出力側に第三のコンデンサ（Ｃ３）を介して接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成る。
【００３７】
次に、図１に示す本実施の形態１のコンパレータの動作を図２を参照して説明する。
［スイッチの動作］
図２は図１に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５の開閉のタイミングを示す図である。即ち、図２に示すクロック信号ＣＬＫ１に基づいて図１に示すスイッチＳＷ１、ＳＷ３が開閉し、図２に示すクロック信号ＣＬＫ２に基づいて図１に示すスイッチＳＷ２が開閉し、図２に示すクロック信号ＣＬＫ３に基づいて図１に示すスイッチＳＷ４が開閉し、図２に示すクロック信号ＣＬＫ４に基づいて図１に示すスイッチＳＷ５が開閉する。ここで、クロック信号ＣＬＫ１がＨＩＧＨの期間にスイッチＳＷ１、ＳＷ３は閉じ、クロック信号ＣＬＫ１がＬＯＷの期間にスイッチＳＷ１、ＳＷ３は開く。また、クロック信号ＣＬＫ２がＨＩＧＨの期間にスイッチＳＷ２は閉じ、クロック信号ＣＬＫ２がＬＯＷの期間にスイッチＳＷ２は開く。更に、クロック信号ＣＬＫ３がＨＩＧＨの期間にスイッチＳＷ４は閉じ、クロック信号ＣＬＫ３がＬＯＷの期間にスイッチＳＷ４は開く。加えて、クロック信号ＣＬＫ４がＨＩＧＨの期間にスイッチＳＷ５は閉じ、クロック信号ＣＬＫ２がＬＯＷの期間にスイッチＳＷ５は開く。
【００３８】
［サンプリングモード］
▲１▼先ず、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５が閉じ（クロック信号ＣＬＫ１：ＨＩＧＨ、クロック信号ＣＬＫ３：ＨＩＧＨ、クロック信号ＣＬＫ４：ＨＩＧＨ）、且つスイッチＳＷ２が開く（クロック信号ＣＬＫ２：ＬＯＷ）期間（第一の所定期間）に、インバータアンプＩＮＶ１の動作点電圧ＶＸ１と入力電圧ＶＩＮ１とがコンデンサＣ１にサンプリングされる。ここで、コンデンサＣ１に蓄えられる電荷Ｑ１は
Ｑ１＝（ＶＩＮ１−Ｖｘ１）Ｃ１  −−−（式１−１）
である。
また同時（第一の所定期間）に、インバータアンプＩＮＶ１の動作点電圧ＶＸ１とＩＮＶ２の動作点電圧ＶＸ２とがオフセット電圧ΔＶｘ（Ｖｘ１−Ｖｘ２）キャンセル用のコンデンサＣ２及びＣ３にサンプリングされる。ここで、オフセット電圧キャンセル用のコンデンサＣ２及びＣ３に蓄えられる電荷Ｑ２及びＱ３は
Ｑ２＝（Ｖｘ１−Ｖｘ２）Ｃ２  −−−（式１−２）
Ｑ３＝（Ｖｘ１−Ｖｘ２）Ｃ３  −−−（式１−３）
である。
【００３９】
［増幅モード］
第一の所定期間後に、スイッチＳＷ４、ＳＷ５が開く（クロック信号ＣＬＫ３：ＬＯＷ、クロック信号ＣＬＫ４：ＬＯＷ）。さらに、少しの時間差Δｔ後にスイッチＳＷ１、ＳＷ３が開く（クロック信号ＣＬＫ１：ＬＯＷ）。ここで、少しの時間差Δｔは、スイッチＳＷ４、ＳＷ５が開いた後にインバータアンプＩＮＶ１、ＩＮＶ２の動作が安定するまでの時間である。
なお、同時にスイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５が開く（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ、クロック信号ＣＬＫ４：ＬＯＷ）と、スイッチのクロックフィードスルーなどの影響で、インバータアンプＩＮＶ１、ＩＮＶ２のそれぞれの動作点電圧（入力端子の電位）が振られ、正帰還ループにより出力電圧ＯＵＴＰが論理レベルに達してしまう。即ち、コンパレータはスイッチのクロックフィードスルーなどの影響で誤判定をしてしまう。（クロックフィードスルーなどの影響をインバータアンプＩＮＶ１、ＩＮＶ２に与えない理想的なスイッチであれば、少しの時間差Δｔは必要ない。）
【００４０】
▲２▼次に、スイッチＳＷ１、ＳＷ３、ＳＷ４、ＳＷ５が開いて（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ、クロック信号ＣＬＫ４：ＬＯＷ）、且つスイッチＳＷ２が閉じる（クロック信号ＣＬＫ２：ＨＩＧＨ）期間（第二の所定期間）に、インバータアンプＩＮＶ１のゲートに与えられる電圧Ｖｘ１’は
Ｑ１＝（ＶＩＮ２−Ｖｘ１’）Ｃ１より、
Ｖｘ１’＝ＶＩＮ２−ＶＩＮ１＋Ｖｘ１  −−−（式１−４）
である。
【００４１】
一方、インバータアンプＩＮＶ１のゲートに電圧Ｖｘ１’が与えられることにより、インバータアンプＩＮＶ１の出力がＶｘ１’’だけ変化する。ここで、インバータアンプＩＮＶ１の出力電圧変化分Ｖｘ１’’は、
Ｖｘ１’’＝Ａ×（ＶＩＮ２−ＶＩＮ１）  −−−（式１−５）
である。
【００４２】
また同時（第二の所定期間）に、インバータアンプＩＮＶ２のゲートに与えられる電圧Ｖｘ２’は
Ｑ３＝（Ｖｘ１’’−Ｖｘ２’）Ｃ３より、
Ｖｘ２’＝Ｖｘ１’’−Ｖｘ１＋Ｖｘ２  −−−（式１−６）
である。
【００４３】
一方、インバータアンプＩＮＶ２のゲートに電圧Ｖｘ２’がかかることにより、インバータアンプＩＮＶ２の出力がＶｘ２’’だけ変化する。ここで、インバータアンプＩＮＶ２の出力電圧変化分Ｖｘ２’’は、
Ｖｘ２’’＝Ａ×Ｖｘ１’’  −−−（式１−７）
である。尚、ＡはインバータアンプＩＮＶ２のゲイン量とする。また、コンデンサでの電荷の減衰量、インバータアンプの出力電圧変化の正負の符号については省略する。
【００４４】
従って、（式１−５）のＶｘ１’’を（式１−７）に代入することにより、図１に示す本実施の形態１のコンパレータ全体では、Ａ２×（ＶＩＮ２−ＶＩＮ１）だけ出力が変化する。
【００４５】
［ラッチモード］
▲３▼次に、スイッチＳＷ１、ＳＷ３、ＳＷ４が開いて（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ）、且つスイッチＳＷ２、ＳＷ５が閉じる（クロック信号ＣＬＫ２：ＨＩＧＨ、クロック信号ＣＬＫ４：ＨＩＧＨ）期間（第三の所定期間）に、正帰還をかけるため、出力電圧ＯＵＴＰが論理レベルに達するまで増幅可能となる。但し、スイッチＳＷ２は第三の所定期間に閉じているので、コンデンサＣ１が正帰還ループ内での負荷容量として見えて来る。これにより、正帰還のスピードは遅くなる。
【００４６】
▲４▼次に、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、が開いて（クロック信号ＣＬＫ１：ＬＯＷ、クロック信号ＣＬＫ２：ＬＯＷ、クロック信号ＣＬＫ３：ＬＯＷ）、且つスイッチＳＷ５が閉じる（クロック信号ＣＬＫ４：ＨＩＧＨ）期間（第四の所定期間）。ここで、スイッチＳＷ２は第四の所定期間に開いているので、コンデンサＣ１の入力端子側の端子がオープン状態となる。これにより、コンデンサＣ１が正帰還ループ内での負荷容量として見えなくなり、結果的に正帰還のかかるスピードが増する。
【００４７】
従って、図１に示す本実施の形態１のコンパレータによれば、正帰還をかける事により出力電圧ＯＵＴＰは論理レベルまで完全に増幅されるので、高精度を要求された場合でもインバータアンプはＩＮＶ１、ＩＮＶ２二つで済む。これにより、コンパレータの消費電流も抑える事ができるという利点がある。
また、サンプリングモードでコンデンサＣ２、Ｃ３に電荷Ｑ２及びＱ３が蓄えられる。即ち、二つのインバータアンプ（ＩＮＶ１とＩＮＶ２）の間でインバータアンプのゲートのＬサイズの相対ばらつきによる生じるオフセット電圧ΔＶｘ（Ｖｘ１−Ｖｘ２）をコンデンサＣ２、Ｃ３によりキャンセルしているので、増幅モードで誤判定を防ぐことができるという利点がある。
【００４８】
（実施の形態２）
まず、本発明の実施の形態２のコンパレータにつき、図３及び図４を参照して、説明する。
図３は本発明の実施の形態２のコンパレータを示すブロック図である。また、図４は、図２に示すスイッチの開閉のタイミングを示す図である。なお、図４は、図２と同じである。
【００４９】
図３に示すように、実施の形態２のコンパレータは、第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
一方が前記第一のコンデンサ（Ｃ１）の他方に接続され、他方が前記出力電圧（ＯＵＴＰ）に接続される第二のコンデンサ（Ｃ２）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が第三のコンデンサ（Ｃ３）の一方に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
入力側が前記第三のコンデンサ（Ｃ３）の他方と接続され、出力側が前記出力電圧（ＯＵＴＰ）に接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）の一方と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成る。
【００５０】
本実施の形態２のコンパレータ動作は、実施の形態１のコンパレータ動作と実質的に同じである。実施の形態１のコンパレータの出力電圧ＯＵＴＰの取り出しはインバータアンプＩＮＶ１の出力側であったが、本実施の形態２の出力電圧ＯＵＴＰの取り出しはインバータアンプＩＮＶ２の出力側であるので、本実施の形態２の出力電圧ＯＵＴＰが実施の形態１の出力電圧ＯＵＴＰに比べて反転する以外は、本実施の形態２の動作は、実施の形態１のコンパレータ動作と同じである。従って、図３に示す本実施の形態２のコンパレータによっても、実施の形態１のコンパレータと同様の利点がある。二つのインバータアンプ（ＩＮＶ１とＩＮＶ２）の間でインバータアンプのゲートのＬサイズの相対ばらつきによる生じるオフセット電圧ΔＶｘ（Ｖｘ１−Ｖｘ２）がコンデンサＣ２、Ｃ３によりキャンセルされされていればよい。
【００５１】
【発明の効果】
上述のように本発明は、第一の入力電圧（ＶＩＮ１）と第二の入力電圧（ＶＩＮ２）とを入力して出力電圧（ＯＵＴＰ）を出力するコンパレータにおいて、
一方が、前記第一の入力電圧（ＶＩＮ１）に第一のスイッチ（ＳＷ１）を介して接続され、且つ前記第二の入力電圧（ＶＩＮ２）に第二のスイッチ（ＳＷ２）を介して接続される第一のコンデンサ（Ｃ１）と、
入力側が前記第一のコンデンサ（Ｃ１）の他方に接続され、且つ出力側が前記出力電圧（ＯＵＴＰ）に接続される第一のインバータアンプ（ＩＮＶ１）と、
前記第一のインバータアンプ（ＩＮＶ１）の入力側と前記第一のインバータアンプ（ＩＮＶ１）の出力側との間に接続される第三のスイッチ（ＳＷ３）と、
出力側が第二のコンデンサ（Ｃ２）を介して接続され、且つ入力側が第三のコンデンサ（Ｃ３）を介して接続される第二のインバータアンプ（ＩＮＶ２）と、
前記第二のインバータアンプ（ＩＮＶ２）の入力側と前記第二のインバータアンプ（ＩＮＶ２）の出力側との間に接続される第四のスイッチ（ＳＷ４）と、
前記第二のコンデンサ（Ｃ２）と前記第一のインバータアンプ（ＩＮＶ１）の入力側との間に接続される第五のスイッチ（ＳＷ５）とから成る。
【００５２】
係る構成により、正帰還をかける事により出力電圧ＯＵＴＰは論理レベルまで完全に増幅されるので、高精度を要求された場合でもインバータアンプはＩＮＶ１、ＩＮＶ２二つで済む。これにより、コンパレータの消費電流も抑える事ができるという利点がある。
また、二つのインバータアンプ（ＩＮＶ１とＩＮＶ２）の間でインバータアンプのゲートのＬサイズの相対ばらつきによる生じるオフセット電圧ΔＶｘ（Ｖｘ１−Ｖｘ２）をコンデンサＣ２、Ｃ３によりキャンセルしているので、誤判定を防ぐことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１のコンパレータを示すブロック図である。
【図２】図１に示すスイッチの開閉のタイミングを示す図である。
【図３】本発明の実施の形態２のコンパレータを示すブロック図である。
【図４】図３に示すスイッチの開閉のタイミングを示す図である。
【図５】従来のコンパレータを示すブロック図である。
【図６】図５に示すスイッチの開閉のタイミングを示す図である。
【図７】従来のコンパレータを示すブロック図である。
【図８】図７に示すスイッチの開閉のタイミングを示す図である。
【図９】インバータアンプの動作点電圧の変化を示す図である。
【図１０】図９の破線で囲んだ領域を拡大したものを示す図である。
【符号の説明】
ＶＩＮ１、ＶＩＮ２  入力電圧
ＯＵＴＰ  出力電圧
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５  スイッチ
Ｃ１、Ｃ２  コンデンサ
ＩＮＶ１、ＩＮＶ２  インバータアンプ
ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４  クロック信号
Ｖｘ１、Ｖｘ２  動作電圧
ΔＶｘ  オフセット電圧
【図１】
0003626069.tif 000002
【図２】
0003626069.tif 000003
【図３】
0003626069.tif 000004
【図４】
0003626069.tif 000005
【図５】
0003626069.tif 000006
【図６】
0003626069.tif 000007
【図７】
0003626069.tif 000008
【図８】
0003626069.tif 000009
【図９】
0003626069.tif 000010
【図１０】
0003626069.tif 000011