(57)【特許請求の範囲】
【請求項１】
電源パターンおよびグランドパターンを含む回路基板における給電系インピーダンス低減方法であって、同一の前記電源パターンの周辺部の異なる２点、または同一の前記グランドパターンの周辺部の異なる２点を、抵抗部位を含む回路構造にて接続することを特徴とする給電系インピーダンス低減方法。
【請求項２】
同一電源パターンの周辺部の異なる２点または同一グランドパターンの周辺部の異なる２点に両端が接続された導通経路と、前記導通経路の一部に設けられた抵抗部位とを含む回路構造を備えたことを特徴とする回路基板。
【請求項３】
同一電源パターンの周辺部の異なる２点または同一グランドパターンの周辺部の異なる２点に両端が接続された導通経路と、前記導通経路の一部に設けられた抵抗部位とを含む回路構造を備え、前記２点のうち、少なくとも１点は前記電源パターンまたは前記グランドパターンの側辺をほぼｎ分割（ｎは整数）した分割位置であることを特徴とする回路基板。
【請求項４】
給電のために設けられた導電パターンと、前記導電パターンの周辺部の一部に形成された少なくとも一つのスリットと、前記導電パターンの外縁部と前記スリットとの間、または複数の前記スリットの間に挟まれた導通領域に設けられた抵抗部位とを含むことを特徴とする回路基板。
【請求項５】
請求項２または３記載の回路基板において、前記抵抗部位は前記導通経路とは別体の抵抗素子からなる構成、もしくは、前記抵抗部位は前記導通経路の形状および材質の少なくとも一方を変化させることによって形成された構成、のいずれかであることを特徴とする回路基板。
【請求項６】
請求項４記載の回路基板において、前記抵抗部位は前記導通領域とは別個の抵抗素子からなる構成、もしくは、前記抵抗部位は前記導通領域の一部の形状および材質の少なくとも一方を変化させることによって形成された構成、のいずれかであることを特徴とする回路基板。
【請求項７】
請求項２，３，４，５または６記載の回路基板を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、給電系インピーダンス低減技術および回路基板ならびに、これらを用いた電子機器に関し、特に、給電系インピーダンスや放射ノイズの低減等に好適な技術に関するものである。
【０００２】
【従来の技術】
電子回路は電源より電圧及び電流を供給されることにより動作する。この電源及び電子回路への配線を給電系と呼ぶ。図８に示すように電源の電圧をＶ、電子回路の動作電流をｉｃ、電源の内部インピーダンスをＺｐ、そして電源の内部インピーダンス以外の給電系の持つインピーダンスをＺ１とすると、実際の回路に給電される電圧Ｖｃは、
Ｖｃ＝Ｖ−ｉｃ×（Ｚｐ＋Ｚ１）・・・・・（１）
となる。ｉｃとＺｐ＋Ｚ１の積が大きい場合、Ｖｃが低下し、回路が正常に動作しなくなる。このｉｃとＺｐ＋Ｚ１の積を電源電圧降下と呼ぶ。ｉｃを一定とした場合、電源電圧降下を小さくするためには、式（１）においてＺｐ＋Ｚ１を小さくする必要がある。Ｚｐ＋Ｚ１を小さくするために電源回路のＺｐを低くするとともに、給電系配線のインピーダンスＺ１を低減することが必要である。
【０００３】
給電系インピーダンスの低減の具体的な実現方法としては給電系配線の断面積を大きくする方法と、電源とグランドを近接させる方法、電源給電系全体（又は配線）の長さを短くする方法の三つの方法がある。これら三つの方法を合わせたものとして、図９に示すようなべた（平面状）の電源層とグランド層を持つ多層回路基板にバイパスコンデンサ（以後パスコンと呼ぶ）を電子回路近傍に実装する方法が従来より知られている。電源とグランドを平面層とすることにより、断面積が広くなるとともに、電源層とグランド層は近接して平行になるので、インダクタンスが低くなる。さらにパスコンを電子回路の近傍に実装することにより、パスコンが高速な電源電流に対応する電源の代わりの役割をし、給電距離が短くなる。これらの効果により、電源給電系のインピーダンスを低減することができる。
【０００４】
【発明が解決しようとする課題】
多層回路基板を使用すると給電系のインピーダンスが低減できることは前述のとおりであるが、電源層とグランド層が広い面積で対向することにより、給電系が高周波領域において分布定数回路としての挙動を示す。このため、電源層のある点で生じたノイズが電源グランド層を伝播し、基板の端で反射を繰り返す。このことにより、電源グランド層上に定在波を生じ、見かけ上の給電系インピーダンスが大きくなるという技術的課題がある。これを並列共振または反共振現象と呼ぶ。図１０に、この定在波の様子を示す。このように定在波が生じると、図１１のように電源またはグランド層はノイズ源９０７ａ、ノイズ源９０７ｂが直列に接続された状態と等価になる。
【０００５】
この技術的課題の解決方法の一つとして、特開平８−６４９８４号公報の技術のように基板端部において終端する方法や、特開平９−２４６６８１号公報の技術のように基板の形状を８角形にすることにより、共振を起こしにくくする方法等がある。これらの従来技術では、前者の特開平８−６４９８４号公報の技術の場合は基板の層構成が複雑になり基板単価が高くなる、という技術的課題があり、後者の特開平９−２４６６８１号公報の技術では基板の配線効率や実装効率が悪くなる、という技術的課題がある。
【０００６】
また、電源グランド層が共振することにより次のような技術的課題が生じる。すなわち、図１２のように該回路基板に信号ケーブルが接続されている場合、グランドの等価回路は図１３のようになり、ノイズ源９０７ａ、ノイズ源９０７ｂにケーブルのグランド線９０６が接続されることになる。このノイズ源９０７ａ、ノイズ源９０７ｂがグランド線９０６をダイポールアンテナとして励振し、これによりＥＭＩ（不要電磁輻射）を生じる。特に反共振を起こしている場合にグランド層に生じる定在波がこのノイズ源となり、大きなＥＭＩを生じる懸念がある。
【０００７】
本発明の目的は、簡単な構造で回路基板における反共振現象等による給電系インピーダンスの増加を抑制することが可能な技術を提供することにある。
【０００８】
本発明の他の目的は、給電系からの供給電圧の安定化により、回路基板に搭載される機器の安定動作や消費電力の低減を実現することが可能な技術を提供することにある。
【０００９】
本発明の他の目的は、回路基板に接続されるケーブル等からの放射ノイズを抑制することが可能な技術を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の給電系インピーダンス低減方法は、電源パターンおよびグランドパターンを含む回路基板において、同一の電源パターンの異なる２点、または同一のグランドパターンの異なる２点を、抵抗部位を含む回路構造にて接続するものである。
【００１１】
また、本発明の回路基板は、同一電源パターンの異なる２点または同一グランドパターンの異なる２点に両端が接続された導通経路と、導通経路の一部に設けられた抵抗部位とを含む回路構造を備えたものである。
【００１２】
また、本発明の回路基板は、同一電源パターンの異なる２点または同一グランドパターンの異なる２点に両端が接続された導通経路と、導通経路の一部に設けられた抵抗部位とを含む回路構造を備え、２点のうち、少なくとも１点は電源パターンまたはグランドパターンの側辺をほぼｎ分割（ｎは整数）した分割位置としたものである。
【００１３】
また、本発明の回路基板は、給電のために設けられた導電パターンと、導電パターンの一部に形成された少なくとも一つのスリットと、導電パターンの外縁部とスリットとの間、または複数のスリットの間に挟まれた導通領域に設けられた抵抗部位とを含むようにしたものである。
【００１４】
すなわち、絶縁層９０１の上に電源層９０２やグランド層９０３がべたに形成された基板９００に生じる定在波の様子を図１０に示す。１／２波長モードや１波長モード、どちらの場合でも基板端部が腹となっている。この様子を等価回路で表現すると図１１のようになる。この等価電源（ノイズ電源）９０７ａ、等価電源（ノイズ電源）９０７ｂが基板９００の電源層９０２やグランド層９０３上に生じる。
【００１５】
そこで、本発明では、上述のように、基板９００に発生する定在波の腹（等価電源９０７ａ、等価電源９０７ｂ）の部分（基板各辺のｎ分割位置）に相当する電源層９０２やグランド層９０３の２点を冗長回路にて短絡する。
【００１６】
すなわち、等価電源９０７ａ／等価電源９０７ｂの両端を短絡することにより、等価電源９０７ａ、等価電源９０７ｂが相殺されるので、反共振を抑制できる。ただし、この場合、単純に短絡しても共振周波数を別の周波数に移動させることになるため、図１４のように抵抗９０５を介して短絡する必要がある。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１８】
（実施の形態１）
図１は本発明の給電系インピーダンス低減方法を実施する回路基板の構成の一例を示す平面図であり、図２は、図１において線ＩＩ−ＩＩにて示される部分の断面図、図３は、図１のＩＩＩ部を拡大して示す拡大図である。
【００１９】
本実施の形態では回路基板３０を構成するグランドパターンまたは電源パターンの任意の箇所を短絡することにより反共振等を抑制する例を示す。
【００２０】
本実施の形態の回路基板は、複数の絶縁層３１を介して、給電系を構成するグランドパターン３２および電源パターン３３、さらには配線パターン３４が積層された構造となっている。グランドパターン３２、電源パターン３３、配線パターン３４は、たとえば金属箔やメッキ等で構成される。
【００２１】
最上の絶縁層３１の上には、複数のＩＣ３５やＬＳＩ３６等が実装され、これらは、当該絶縁層３１上を引き回される図示しない配線パターンや、回路基板３０の厚さ方向に穿設された図示しないスルーホールやビアホール内に形成された導体を介してグランドパターン３２および電源パターン３３に接続されることによって動作電力の供給を受けるとともに、配線パターン３４に接続されることによって当該配線パターン３４を介して信号の授受等を行うことにより所定の動作を行う。
【００２２】
本実施の形態の場合、たとえばグランドパターン３２は、図４に例示されるように、周辺部に各辺に沿って当該各辺をほぼ二分する位置に複数のスリット３２ａが形成され、このスリット３２ａと、外縁部に挟まれた細長い導通路３２ｂは、両端部がグランドパターン３２の角部と中央部とに接続された状態を呈するとともに、その中央部は切断されて切断端３２ｃおよび切断端３２ｄをなしている。
【００２３】
なお、本実施の形態におけるスリット３２ａは、導通路３２ｂをグランドパターン３２の他の領域から電気的に分離させるために設けられている。したがって、グランドパターン３２に物理的に切り込みを形成することに限らず、グランドパターン３２の一部に細長く形成された非導通部も、本実施の形態におけるスリットの概念に含まれる。
【００２４】
さらに、図２に例示されるように、この切断端３２ｃおよび切断端３２ｄの直上部には、絶縁層３１を貫通するビアホール３１ａおよびビアホール３１ｂが穿設されている。ビアホール３１ａおよびビアホール３１ｂの内部にはメッキ等の方法により、下端が切断端３２ｃおよび切断端３２ｄにそれぞれ接続された接続導体３２ｅ、接続導体３２ｆが形成され、この接続導体３２ｅおよび接続導体３２ｆの上端は、絶縁層３１の上部に形成された配線パターン３２ｇおよび配線パターン３２ｈを介して、抵抗素子３７、抵抗素子３８に接続されている。
【００２５】
すなわち、グランドパターン３２の角部と中央部（すなわち、図１０にて例示された定在波の腹と節の部分）は、スリット３２ａの存在によって形成された細長い導通路３２ｂと、接続導体３２ｅおよび接続導体３２ｆ、配線パターン３２ｇおよび配線パターン３２ｈ、さらには抵抗素子３７、３８を介して短絡された状態にされ、これにより、図１４に例示される等価回路の回路構成となる。
【００２６】
このことにより、グランド層（グランドパターン３２）に生じる定在波の腹と節を抵抗素子３７、３８を介して短絡することとなり、定在波の電気的エネルギーを抵抗素子３７、３８で消費し、熱エネルギーに変換することで、グランドパターン３２および電源パターン３３からなる給電系の給電系インピーダンスの低減や、回路基板３０に接続される図示しないケーブル等からのＥＭＩの低減を実現する。
【００２７】
なお、上述の例では、１本のスリット３２ａと外縁との間に導通路３２ｂを形成して例を示したが、２本のスリットを平行に形成し、その間に細長い導通路を形成してもよい。
【００２８】
また、図１〜図３の構成では、グランドパターン３２にスリット３２ａを形成することで当該グランドパターン３２の一部を短絡の導通路として利用する場合を例示したが、短絡回路をグランドパターン３２と独立に設けてもよい。
【００２９】
すなわち、図５に例示されるように、通常のベタのグランドパターン３２Ａの角部および各辺の中央部に、絶縁層３１を貫通するビアホール４１およびビアホール４２を穿設するとともに、この内部に下端部がグランドパターン３２Ａに接続される接続導体４１ａおよび接続導体４２ａを形成する。さらに、絶縁層３１の上には、各辺に沿って引き回され、両端部がビアホール４１およびビアホール４２の内部の接続導体４１ａおよび接続導体４２ａの上端に接続される配線パターン４３を形成し、この配線パターン４３の切断部に、抵抗素子４４、抵抗素子４５の両端部を接続することで、グランドパターン３２Ａの角部と中央部（すなわち、図１０にて例示された定在波の腹と節の部分）が、接続導体４１ａおよび接続導体４２ａ、配線パターン４３、および抵抗素子４４、４５等を介して短絡される構成とする。
【００３０】
この図５の場合には、グランドパターン３２Ａの形状は一切変更することなく、ビアホール４１（接続導体４１ａ）およびビアホール４２（接続導体４２ａ）の配置形成と、配線パターン４３の引回しだけで、グランドパターン３２Ａ上の任意の二点を抵抗素子４４、４５等を介して短絡することができ、短絡位置の設定の自由度が増す、という利点がある。すなわち、回路基板３０の設計段階等で予測できなかった定在波の分布が発生した場合、あるいは既存の回路基板３０に対してでも、当該定在波を解消すべく、目的の任意の位置へのビアホール４１（接続導体４１ａ）、ビアホール４２（接続導体４２ａ）の形成および配線パターン４３、抵抗素子４４の配置形成等により、定在波等の発生による反共振を抑制して、給電系インピーダンスの低減や、回路基板３０に接続される図示しないケーブル等からのＥＭＩの低減を実現することが可能となる。
【００３１】
なお、図１〜図５の例では短絡経路に別体の抵抗素子を設けた場合を例示したが、図６に例示されるように、細長い導通路３２ｂの一部に括れ部４６または選択的に高抵抗値の改質部４７を形成することで抵抗素子の代わりをさせてもよい。この場合には、別体の抵抗素子が不要となるため、構造の簡素による小型化および低価格化を実現できる、等の利点がある。
【００３２】
（実施の形態２）
図７は、本発明の一実施の形態である電子機器の構成の一例を示す一部破断図である。
【００３３】
この実施の形態では、電子機器の一例として、携帯型のパーソナルコンピュータ等の情報処理装置５０を例示する。すなわち、本実施の形態の情報処理装置５０は、キーボード５１ａ等が設けられた筐体５１と、この筐体５１に対して折り畳み自在にされた液晶ディスプレイ等のディスプレイ部５２を含んでいる。
【００３４】
筐体５１の内部には、たとえば、汎用のマイクロプロセッサ５３ａ、半導体メモリ５３ｂ、入出力制御素子５３ｃ等が搭載されたマザーボード等の回路基板５３が内蔵されている。この回路基板５３には、図１に例示された回路基板３０が用いられており、定在波等の発生による反共振を抑制して、給電系インピーダンスの低減や、回路基板３０に接続される図示しないケーブル等からのＥＭＩの低減を実現している。
【００３５】
これにより、給電系インピーダンスの低減による消費電力の低減による長時間動作や、図示しない電源回路の定格容量の削減によるコスト低減、ＥＭＩ等のノイズ発生の抑止等を実現して、情報処理装置５０の性能を向上させることが可能になる。
【００３６】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３７】
たとえば、上述の説明では、電子機器として半導体装置や情報処理装置等を例示したが、これに限らず、携帯電話等の移動体通信機器等に広く適用できる。
【００３８】
【発明の効果】
本発明の回路基板によれば、簡単な構造で回路基板における反共振現象等による給電系インピーダンスの増加を抑制することができる、という効果が得られる。
【００３９】
また、本発明の回路基板によれば、給電系からの供給電圧の安定化により、回路基板に搭載される機器の安定動作や消費電力の低減を実現することができる、という効果が得られる。
【００４０】
また、本発明の回路基板によれば、回路基板に接続されるケーブル等からの放射ノイズを抑制することができる、という効果が得られる。
【００４１】
また、本発明の給電系インピーダンス低減方法によれば、簡単な構造で回路基板における反共振現象等による給電系インピーダンスの増加を抑制することができる、という効果が得られる。
【００４２】
また、本発明の給電系インピーダンス低減方法によれば、給電系からの供給電圧の安定化により、回路基板に搭載される機器の安定動作や消費電力の低減を実現することができる、という効果が得られる。
【００４３】
また、本発明の給電系インピーダンス低減方法によれば、回路基板に接続されるケーブル等からの放射ノイズを抑制することができる、という効果が得られる。
【００４４】
また、本発明の電子機器によれば、簡単な構造で回路基板における反共振現象等による給電系インピーダンスの増加を抑制することができる、という効果が得られる。
【００４５】
また、本発明の電子機器によれば、給電系からの供給電圧の安定化により、回路基板に搭載される機器の安定動作や消費電力の低減を実現することができる、という効果が得られる。
【００４６】
また、本発明の電子機器によれば、回路基板に接続されるケーブル等からの放射ノイズを抑制することができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の給電系インピーダンス低減方法を実施する回路基板の構成の一例を示す平面図である。
【図２】図１において線ＩＩ−ＩＩにて示される部分の断面図である。
【図３】図１におけるＩＩＩ部を拡大した平面図である。
【図４】本発明の給電系インピーダンス低減方法を実施する回路基板におけるグランドパターンを取り出して示す平面図である。
【図５】本発明の給電系インピーダンス低減方法を実施する回路基板におけるグランドパターンの短絡方法の変形例を示す断面図である。
【図６】本発明の給電系インピーダンス低減方法を実施する回路基板におけるグランドパターンの変形例をす平面図である。
【図７】本発明の一実施の形態である電子機器の構成の一例を示す一部破断斜視図である。
【図８】本発明の参考技術における給電系のインピーダンスを説明するための等価回路の一例を示す回路図である。
【図９】多層回路基板において給電系のインピーダンスを低減するためにバイパスコンデンサを用いる場合の等価回路の一例を示す回路図である。
【図１０】多層回路基板においてグランドパターン等に発生する定在波の様子の一例を示す概念図である。
【図１１】多層回路基板の電源またはグランド層に発生するノイズ源の等価回路の一例を示す回路図である。
【図１２】多層回路基板に信号ケーブルを接続した場合のノイズ発生状況を説明する等価回路の一例を示す回路図である。
【図１３】多層回路基板のグランドパターンに信号ケーブルを接続した場合のノイズ発生状況を説明する等価回路の一例を示す回路図である。
【図１４】本発明の回路基板においてグランドパターンまたは電源パターンを短絡する場合の作用を説明する等価回路の一例を示す回路図である。
【符号の説明】
３０…回路基板、３１…絶縁層、３１ａ…ビアホール、３１ｂ…ビアホール、３２…グランドパターン、３２Ａ…グランドパターン、３２ａ…スリット、３２ｂ…導通路、３２ｃ…切断端、３２ｄ…切断端、３２ｅ…接続導体、３２ｆ…接続導体、３２ｇ…配線パターン、３２ｈ…配線パターン、３３…電源パターン、３４…配線パターン、３５…ＩＣ、３６…ＬＳＩ、３７…抵抗素子、３８…抵抗素子、４１…ビアホール、４１ａ…接続導体、４２…ビアホール、４２ａ…接続導体、４３…配線パターン、４４…抵抗素子、４５…抵抗素子、４６…括れ部、４７…改質部、５０…情報処理装置、５１…筐体、５１ａ…キーボード、５２…ディスプレイ部、５３…回路基板、５３ａ…マイクロプロセッサ、５３ｂ…半導体メモリ、５３ｃ…入出力制御素子、９００…基板、９０１…絶縁層、９０２…電源層、９０３…グランド層、９０５…抵抗、９０６…グランド線、９０７ａ…ノイズ源、９０７ａ…等価電源（ノイズ源）、９０７ｂ…等価電源（ノイズ源）。
【図１】
0003698896.tif 000002
【図２】
0003698896.tif 000003
【図３】
0003698896.tif 000004
【図４】
0003698896.tif 000005
【図５】
0003698896.tif 000006
【図６】
0003698896.tif 000007
【図７】
0003698896.tif 000008
【図８】
0003698896.tif 000009
【図９】
0003698896.tif 000010
【図１０】
0003698896.tif 000011
【図１１】
0003698896.tif 000012
【図１２】
0003698896.tif 000013
【図１３】
0003698896.tif 000014
【図１４】
0003698896.tif 000015