(57)【特許請求の範囲】
【請求項１】
矩形ＬＳＩ自動レイアウトツールを用いて行う非矩形ＬＳＩレイアウト方法において、
レイアウト対象の非矩形領域のブロック境界に外接する付加領域を付加することにより前記非矩形領域を内包する最小の矩形領域を得る工程と、
前記付加領域に接する前記非矩形領域のピン位置を前記付加領域に接する前記矩形領域のピン位置に変更する工程と、
前記付加領域をセル配置禁止領域とする工程と、
前記矩形領域をレイアウト領域としてセル配置を行う工程と、
前記付加領域において前記非矩形領域の変更前のピン位置と前記矩形領域の変更後のピン位置とのそれぞれ対応するピンを結ぶ配線のみを可能にする配線領域を除いて配線禁止領域を設ける工程と、
前記矩形領域をレイアウト領域として配線を行う工程と、
前記矩形領域のレイアウト後にレイアウト領域のブロック境界を前記矩形領域から前記非矩形領域に変更する工程と、
前記矩形領域のレイアウト後に前記矩形領域のピン位置を前記非矩形領域のピン位置に戻す工程と、
を含むことを特徴とする非矩形ＬＳＩレイアウト方法。
【請求項２】
前記矩形領域のレイアウトにおいてセルの電源および接地配線が前記付加領域にレイアウトされた場合に、前記矩形領域のレイアウト後に前記付加領域のセルの電源および接地配線を削除する工程を含むことを特徴とする請求項１記載の非矩形ＬＳＩレイアウト方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は矩形ＬＳＩ自動レイアウトツールを用いて行う非矩形レイアウト方法に関するものである。
【０００２】
【従来の技術】
近年の大規模集積回路（ＬＳＩ）の発展を支えてきた不可欠の技術として自動設計技術がある。ＬＳＩ設計の一段階として回路設計に基づいてウェーハ上に半導体回路セルの配置配線を行うレイアウト設計は、その結果得られるチップサイズがＬＳＩのコストを直接左右するため、ＬＳＩ設計の成否を決定付ける重要なステップである。そのため、自動レイアウト設計においても、ウェーハから無駄なくＬＳＩが採取できるように、レイアウト領域をできるだけ小さな矩形にまとめる工夫がなされてきた。
【０００３】
デジタルＬＳＩにおいては、半導体回路セルとして一群のスタンダードセルを用いてＬＳＩを設計する手法が確立されている。さらに大規模なＬＳＩ開発においては、設計されたＬＳＩレイアウトを１つのＬＳＩブロックとし、このようなＬＳＩブロックやメモリ回路ブロックをスタンダードセルと組み合わせて設計する手法が一般的となっている。
【０００４】
アナログＬＳＩにおいては、２値論理で記述できるデジタル回路設計と異なり、開発費も含めた総コストの観点から、スタンダードセルを用いたデジタルＬＳＩ設計と同様な設計手法が必ずしも有利とは言えない。むしろ、近年のさまざまな分野へのＬＳＩの用途では、アナログ機能をデジタルＬＳＩと組み合わせて構成するハイブリッド型ＬＳＩの需要が圧倒的に多いことから、１つのアナログ機能は１つのＬＳＩブロックとして別途設計し、それらのアナログＬＳＩブロックを他のＬＳＩブロックとともにスタンダードセルと組み合わせて設計する手法が一般的になっている。
【０００５】
【発明が解決しようとする課題】
このようなハイブリッド型ＬＳＩの設計においては、ＬＳＩブロックはレイアウト形状があらかじめ与えられ、これとスタンダードセルを用いた自動設計ブロックを合わせて１チップに収めなければならない。しかしながら、特にアナログＬＳＩブロックはアナログ系の電気特性の考慮を優先して設計されるために、デジタル系の自動レイアウトと組み合わせるのに必ずしも都合の良い形状をしていない。
【０００６】
このような場合であっても、従来のデジタル系のＬＳＩ自動レイアウトツールは矩形対象ツールであるため、ＬＳＩ設計で自動レイアウトを実施しないＬＳＩブロックがチップの大部分を占める場合には、レイアウトされたＬＳＩブロック間に無駄な空きスペースが発生する可能性があった。
【０００７】
これに対して、デジタル系の自動レイアウトを非矩形で行うことが考えられるが、従来から使用されているＬＳＩ自動レイアウトツールは矩形レイアウト形状のみを対象としているため、非矩形レイアウトを実施しようとしても、レイアウト時に必要な入力データの読み込みが不可能であるという問題を有していた。
【０００８】
本発明は上記従来の問題点を解決するもので、スタンダードセルを用いた非矩形ＬＳＩブロックのレイアウトに矩形ＬＳＩ自動レイアウトツールを用いることを可能にすることにより、ＬＳＩレイアウトにおける無駄な空きスペースの発生をなくすことができる非矩形ＬＳＩレイアウト方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の請求項１に係る非矩形ＬＳＩレイアウト方法は、レイアウト対象の非矩形領域のブロック境界に外接する付加領域を付加することにより前記非矩形領域を内包する最小の矩形領域を得る工程（１００）と、前記付加領域に接する前記非矩形領域のピン位置を前記付加領域に接する前記矩形領域のピン位置に変更する工程（１０１）と、前記付加領域をセル配置禁止領域とする工程（１０３）と、前記矩形領域をレイアウト領域としてセル配置を行う工程（１０４）と、前記付加領域において前記非矩形領域の変更前のピン位置と前記矩形領域の変更後のピン位置とのそれぞれ対応するピンを結ぶ配線のみを可能にする配線領域を除いて配線禁止領域を設ける工程（１０６）と、前記矩形領域をレイアウト領域として配線を行う工程（１０７）と、前記矩形領域のレイアウト後にレイアウト領域のブロック境界を前記矩形領域から前記非矩形領域に変更する工程（１０８）と、前記矩形領域のレイアウト後に前記矩形領域のピン位置を前記非矩形領域のピン位置に戻す工程（１１０）と、を含むことにより、矩形ＬＳＩ自動レイアウトツールを用いて非矩形ＬＳＩレイアウトを行う方法である。
【００１０】
請求項１記載の非矩形ＬＳＩレイアウト方法によれば、レイアウト対象の非矩形領域に付加領域を付加して矩形領域を得、ピン位置をこの矩形領域に合わせて変更し、付加領域に対してセル配置禁止や配線禁止領域を指定することにより、矩形ＬＳＩ自動レイアウトツールに対して非矩形領域を矩形領域と認識させることができ、矩形ＬＳＩ自動レイアウトツールを用いて非矩形ＬＳＩブロックのレイアウトを実施することが可能になる。
【００１１】
本発明の請求項２に係るＬＳＩレイアウト方法は、請求項１記載の非矩形ＬＳＩレイアウト方法において、セルの電源および接地配線が前記付加領域にレイアウトされた場合に、前記矩形領域のレイアウト後に前記付加領域のセルの電源および接地配線を削除する工程（１０９）を含むものである。
【００１２】
請求項２記載の非矩形ＬＳＩレイアウト方法によれば、請求項１記載の非矩形ＬＳＩレイアウト方法において、セルの電源および接地配線が付加領域にレイアウトされた場合に、前記矩形領域のレイアウト後に前記付加領域のセルの電源および接地配線を削除することができ、矩形ＬＳＩ自動レイアウトツールを用いて非矩形ＬＳＩブロックのレイアウトを実施する際に生成される冗長な部分を削除することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の一実施の形態に係る矩形ＬＳＩ自動レイアウトツールを用いた非矩形ＬＳＩレイアウト方法を示すフローチャートである。また、図２から図１１は、図１に示すフローチャートの各工程に対応するＬＳＩレイアウトの様子を説明する図である。
【００１４】
図１において、工程１００はレイアウト対象の非矩形領域の外側に付加領域を付加して非矩形領域を含む最小の矩形領域を得る工程である。工程１００について図２から図４を用いて説明する。図２はレイアウト対象の非矩形領域を示し、非矩形領域のブロック境界２０２を有する。図３は図２の非矩形領域を含む最小の矩形領域を示し、矩形領域のブロック境界３０１を有する。図４には、ブロック境界２０２を有する非矩形領域からブロック境界３０１を有する矩形領域を得るために、非矩形領域のブロック境界２０２の外側に付加した付加領域４００を示す。
【００１５】
工程１０１は、工程１００で付加した付加領域に接する非矩形領域のピン位置を矩形領域のピン位置に変更する工程である。工程１０１について図２から図４を用いて説明する。図２において、２００は付加領域４００に接していないため変更が不要なピン位置を示し、２０１は付加領域４００に接しているため変更の対象となるピン位置を示す。図３において、３００はピン位置を変更した後の矩形領域のピン位置を示す。矩形ＬＳＩ自動レイアウトツールは矩形領域のデータのみ認識可能なので、工程１０２で、変更により得られた矩形領域のピン位置データを矩形ＬＳＩ自動レイアウトツールに読み込ませる。
【００１６】
工程１０３は、工程１００で付加した付加領域をセル配置禁止領域とする工程である。工程１０３について図４および図５を用いて説明する。図４の付加領域４００は実際のレイアウト対象の非矩形領域に存在しない領域であるので、付加領域４００をスタンダードセルの配置禁止領域５００として指定する。
【００１７】
工程１０４は矩形領域にスタンダードセルの配置を行う工程である。工程１０４について図５に示すスタンダードセルの配置図を用いて説明する。工程１０３で付加領域４００がスタンダードセルの配置禁止領域５００として指定されているので、工程１０４によりスタンダードセルの配置を行うと、スタンダードセル５０１は非矩形領域のブロック境界２０２の形状に合わせて配置される。ただし矩形ＬＳＩ自動レイアウトツールはレイアウト形状を矩形領域のブロック境界３０１で認識しているため、非矩形領域のブロック境界２０２は認識していない。
【００１８】
工程１０５はスタンダードセルの電源・グランド配線を行う工程である。１０５の工程について図６に示すスタンダードセルの電源・グランド接続図を用いて説明する。図６において、スタンダードセル用にあらかじめ固定パターンとして設定された電源・グランド配線６００により、スタンダードセルの電源およびグランドを配線が行われる。図６においては、電源・グランド配線が機械的に行われた結果、スタンダードセルの配置禁止領域５００にも電源・グランド配線が行われる場合を示している。
【００１９】
工程１０６は付加領域に配線禁止領域を指定する工程である。１０６の工程について図７に示すスタンダードセルの配線禁止領域の指定図を用いて説明する。付加領域４００は実際のレイアウト対象の非矩形領域に存在しない領域であるので、配線禁止領域に指定しなければならないが、工程１０１においてピン位置２０１がピン位置３００に変更されているので、ピン位置３００には配線されなければならない。
【００２０】
工程１０６においては、図７に示すように、ピン位置２０１からピン位置３００に変更されたＮ本のピンについて、ピン位置２０１とピン位置３００の対応するそれぞれのピンを結ぶＮ本の配線のみを可能にするように、付加領域４００上にスタンダードセルの配線禁止領域７００を互いに間隔を空けてＮ＋１個指定する。図７において、スタンダードセルの配線禁止領域７００を隔てるＮ個の配線領域７０１は、それぞれ１本の配線のみが可能なように幅が設定される領域である。
【００２１】
工程１０７はスタンダードセルの配線を行う工程である。工程１０７について図８を用いて説明する。工程１０７でスタンダードセルの配線を行うと、矩形ＬＳＩ自動レイアウトツールはレイアウト形状を矩形領域のブロック境界３０１で認識して配線を行うが、工程１０６で付加領域４００上にスタンダードセルの配線禁止領域７０１が指定されているので、結果的として、スタンダードセルの配線８０２は非矩形領域のブロック境界２０２の形状に合わせて配線される。また、工程１０１でピン位置２０１から変更されたピン位置３００の各ピンに対しては、変更前のそれぞれのピン位置２０１を経由し、それぞれ配線領域７０１を通して配線が行われる。
【００２２】
工程１０８は矩形領域のブロック境界を非矩形領域のブロック境界に変更する工程である。工程１０８について図９を用いて説明する。工程１０７まではスタンダードセルの配置および配線の自動レイアウト処理を行うために、矩形ＬＳＩ自動レイアウトツールにレイアウト形状を矩形領域のブロック境界３０１で認識させる必要があったが、自動レイアウト処理が終了したことにより、工程１０８ではレイアウト形状を元の非矩形領域のブロック境界２０２に戻す。図９は矩形領域のブロック境界３０１を非矩形領域のブロック境界２０２に戻す変更を行った図である。
【００２３】
工程１０９は付加領域に残されたスタンダードセルの電源・グランド配線を削除する工程である。１０９の工程について図１０を用いて説明する。図１０は工程１０５でスタンダードセルの電源・グランド配線が付加領域にも適用された場合を示す図であり、冗長な電源・グランド配線１００１は削除されなければならない。工程１０９において冗長な電源・グランド配線１００１が削除されると、スタンダードセルの電源・グランド配線６００が残る領域はブロック境界２０２で示される非矩形領域と一致する。
【００２４】
工程１１０は、工程１０１においてピン位置２０１からピン位置３００に変更されたピン位置を、非矩形領域のブロック境界に合わせて元のピン位置に戻す工程である。工程１１０について図１１を用いて説明する。図１１において、ピン位置１１０１はピン位置３００のうち工程１０１でピン位置２０１から変更された部分である。工程１０９において、工程１０７で配線領域７０１を通してピン位置１１０１に配線された配線部分を削除することにより、非矩形領域内からピン位置２０１までの配線が残り、ピン位置１１０１を非矩形領域のブロック境界の元のピン位置２０１に移動させることができる。
【００２５】
以上のように本実施の形態によれば、非矩形領域に付加領域を付加して矩形領域を得る手順と、矩形領域に合わせてピン位置を変更する手順と、付加領域に対してスタンダードセルの配置禁止領域および配線禁止領域を指定する手順と、スタンダードセルの自動レイアウト処理後に不要な部分を削除する手順とを加えることにより、矩形ＬＳＩ自動レイアウトツールを用いて非矩形レイアウトを行うことができる。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、非矩形領域に付加領域を付加し矩形領域を得ることにより、矩形ＬＳＩ自動レイアウトツールに対して非矩形領域データを矩形領域データとして認識させ、付加領域に対してスタンダードセルの配置禁止領域および配線禁止領域を指定することにより、付加領域にスタンダードセルの不要な配置配線が行われることを避けることができ、矩形ＬＳＩ自動レイアウトツールを用いて非矩形レイアウトを実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る矩形ＬＳＩ自動レイアウトツールを用いた非矩形ＬＳＩレイアウト方法を示すフローチャート。
【図２】非矩形領域とそのピン位置を説明する図。
【図３】矩形領域とそのピン位置を説明する図。
【図４】付加領域とそのピン位置を説明する図。
【図５】スタンダードセルの配置禁止領域とスタンダードセルの配置を説明する図。
【図６】スタンダードセルの電源・グランドピン接続図。
【図７】スタンダードセルの配線禁止領域の指定を説明する図。
【図８】スタンダードセルの配線図。
【図９】矩形領域から非矩形領域へのブロック境界の変更を説明する図。
【図１０】スタンダードセルの電源・グランド配線の削除を説明する図。
【図１１】矩形領域から非矩形領域へのピン位置の変更を説明する図。
【符号の説明】
２００  変更が不要な非矩形領域のピン位置
２０１  変更が必要な非矩形領域のピン位置
２０２  非矩形領域のブロック境界
３００  変更後の矩形領域のピン位置
３０１  矩形領域のブロック境界
４００  付加領域
５００  スタンダードセルの配置禁止領域
５０１  スタンダードセル
６００  スタンダードセルの電源・グランド配線
７００  スタンダードセルの配線禁止領域
７０１  １本の配線が可能な配線領域
８０２  スタンダードセルの配線
１００１  削除するスタンダードセルの電源・グランド配線
１１０１  工程１０１で変更された矩形領域のピン位置
【図１】
0003611202.tif 000002
【図２】
0003611202.tif 000003
【図３】
0003611202.tif 000004
【図４】
0003611202.tif 000005
【図５】
0003611202.tif 000006
【図６】
0003611202.tif 000007
【図７】
0003611202.tif 000008
【図８】
0003611202.tif 000009
【図９】
0003611202.tif 000010
【図１０】
0003611202.tif 000011
【図１１】
0003611202.tif 000012