(57)【特許請求の範囲】
【請求項１】
直流入力電圧をスイッチングする主スイッチング素子と；
上記直流入力電圧をスイッチングすることによって発生した交流を直流出力電圧に整流する整流平滑回路と；
上記主スイッチング素子がオン、オフする時間を変えることによって、上記直流出力電圧が一定になるように制御する制御回路と；
第１のスイッチング素子を備え、上記直流入力電圧の投入時に、上記第１のスイッチング素子を介して上記制御回路に電力を供給し、上記主スイッチング素子のスイッチングの定常動作時に、上記制御回路への電力供給を停止する定電圧ドロッパ型レギュレータからなる投入時用電源回路と；
第２のスイッチング素子を備え、上記主スイッチング素子のスイッチング定常動作時に電力を供給する定電圧ドロッパ型レギュレータからなる定常時用電源回路と；
を有し、上記主スイッチング素子により上記直流入力電圧をスイッチングすることによって発生した交流電圧を出力する補助巻線に発生する交流電圧を整流平滑した電圧が、所定の電圧よりも低ければ、上記投入時用電源回路をオンさせ、上記補助巻線に発生する交流電圧を整流平滑した電圧が、所定の電圧以上であれば、上記第２のスイッチング素子をオンし、上記第２のスイッチング素子を介して上記定常時用電源回路から電力を供給し、同時に上記投入時用電源回路を確実にオフさせることを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路に関する。
【０００２】
【従来の技術】
図２は、従来のスイッチング電源回路２００を示す回路図である。
【０００３】
従来のスイッチング電源回路２００において、第１の抵抗器Ｒ１１と、補助電源回路３０とから、制御回路４に電源電圧が供給されている。
【０００４】
抵抗器Ｒ１１は、交流入力電源を投入した後に、１次側整流回路１を介して得られた直流入力電圧を、制御回路４に電力を供給する起動用の抵抗器である。
【０００５】
補助電源回路３０は、変圧器Ｔの補助巻線Ｎ３と、ダイオードＤ３と、コンデンサＣ１と、抵抗器Ｒ２と、トランジスタＱ３と、ツェナーダイオードＤ４とによって構成されている。そして、ＦＥＴ２がスイッチングを開始した後は、補助電源回路３０から、制御回路４に電力が供給されるだけではなく、抵抗器Ｒ１１を介しても、電力が供給され続ける。
【０００６】
次に、上記従来例の動作について説明する。
【０００７】
まず、交流入力電圧を投入すると、１次側整流回路１を介して、直流入力電圧が電源として、制御回路４に投入される。最初は、ＦＥＴ２がオフし、スイッチングを開始していないので、変圧器Ｔの補助巻線Ｎ３には電圧が発生しない。したがって、交流入力電圧の投入時、つまり、直流入力電圧の投入時は、抵抗器Ｒ１１が制御回路４に起動電流を供給し、これによって制御回路４が起動する。
【０００８】
そして、制御回路４が起動した後に、ＦＥＴ２がスイッチングを開始し、変圧器Ｔに交流が流れ始めると、変圧器Ｔの補助巻線Ｎ３に交流電圧が発生し、ダイオードＤ３で整流され、抵抗器Ｒ２に電流が流れ始め、トランジスタＱ３が導通し、補助電源回路３０の出力端子に電圧が発生する。この場合、補助巻線Ｎ３に発生する交流電圧の高さに応じて、抵抗器Ｒ２を流れる電流が変わり、つまり抵抗器Ｒ２の両端電圧が変わるので、トランジスタＱ３のインピーダンスが変わり、したがって、定電圧が発生する。この結果、補助電源回路３０から制御回路４に電力が供給される。
【０００９】
【発明が解決しようとする課題】
上記従来例において、起動時の電力を必要とする制御回路４の場合は、抵抗器Ｒ１１に流す電流も、十分に多くする必要がある。ＦＥＴ２がスイッチングを開始し、補助電源回路３０から電力が供給される定常動作時も、常に、抵抗器Ｒ１１に電流が流れ続けるので、抵抗器Ｒ１１に常時電力損失が生じている。また、出力電流が軽負荷である場合には、補助巻線Ｎ３から十分な電力を得られないことがあり、この場合、殆どの電力が抵抗器Ｒ１１を介して供給されるので、抵抗器Ｒ１１として、大電力用の大型の抵抗器が必要であり、このために、電源が大型化するという問題があり、電源の大型化に伴って、スイッチング電源回路２００がコストアップするという問題がある。
【００１０】
本発明は、交流電源を１次側整流回路が整流し、制御回路によって制御されるスイッチング素子が、上記整流された電圧を交流電圧に変換し、この変換された交流電を２次側整流回路で整流し、出力するスイッチング電源回路において、上記制御回路に供給する直流電圧の経路に設けられている抵抗器の消費電力を少なくすることができ、したがって、電源の大型化を阻止することができるスイッチング電源回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、直流入力電圧をスイッチングする主スイッチング素子と、上記直流入力電圧をスイッチングすることによって発生した交流を直流出力電圧に整流する整流平滑回路と、上記主スイッチング素子がオン、オフする時間を変えることによって、上記直流出力電圧が一定になるように制御する制御回路と、第１のスイッチング素子を備え、上記直流入力電圧の投入時に、上記第１のスイッチング素子を介して上記制御回路に電力を供給し、上記主スイッチング素子のスイッチングの定常動作時に、上記制御回路への電力供給を停止する定電圧ドロッパ型レギュレータからなる投入時用電源回路と、第２のスイッチング素子を備え、上記主スイッチング素子のスイッチング定常動作時に電力を供給する定電圧ドロッパ型レギュレータからなる定常時用電源回路とを有し、上記主スイッチング素子により上記直流入力電圧をスイッチングすることによって発生した交流電圧を出力する補助巻線に発生する交流電圧を整流平滑した電圧が、所定の電圧よりも低ければ、上記投入時用電源回路をオンさせ、上記補助巻線に発生する交流電圧を整流平滑した電圧が、所定の電圧以上であれば、上記第２のスイッチング素子をオンし、上記第２のスイッチング素子を介して上記定常時用電源回路から電力を供給し、同時に上記投入時用電源回路を確実にオフさせるスイッチング電源回路である。
【００１２】
【発明の実施の形態および実施例】
図１は、本発明の一実施例であるスイッチング電源回路１００を示す回路図である。
【００１３】
スイッチング電源回路１００は、１次側整流回路１と、ＦＥＴ２と、変圧器Ｔと、２次側整流回路３と、制御回路４と、投入時用電源回路１０と、定常時用電源回路２０とを有する。
【００１４】
１次側整流回路１は、交流電源を整流し，直流入力電圧を生成する回路であり、ＦＥＴ２は、上記直流入力電圧をスイッチングするトランジスタである。
【００１５】
２次側整流回路３は、上記直流入力電圧をＦＥＴ２がスイッチングすることによって発生した交流を直流出力電圧に整流する整流平滑回路である。
【００１６】
制御回路４は、ＦＥＴ２がオン、オフする時間を変えることによって、上記直流出力電圧が一定になるように制御する制御回路である。
【００１７】
投入時用電源回路１０は、上記直流入力電圧の投入時に、制御回路４に電力を供給し、一方、ＦＥＴ２のスイッチングの定常動作時に、制御回路４への電力供給を停止する投入時用電源回路である。また、投入時用電源回路１０は、トランジスタＱ１と、抵抗器Ｒ１と、ツェナーダイオードＤ１によって構成されている。
【００１８】
つまり、投入時用電源回路１０は、定常時用電源回路２０で発生した直流電圧に基づいて、整流平滑回路（１次側整流回路１）から制御回路４への経路をスイッチングする回路である。
【００１９】
定常時用電源回路２０は、上記直流入力電圧をＦＥＴ２がスイッチングすることによって発生した交流電圧を整流平滑し、この整流平滑された電圧を所定の定電圧にし、制御回路４に電力を供給する定常時用電源回路である。
【００２０】
定常時用電源回路２０は、変圧器Ｔの補助巻線Ｎ３と、ダイオードＤ３と、平滑コンデンサＣ１と、トランジスタＱ２と、抵抗器Ｒ２と、ツェナーダイオードＤ１と、ダイオードＤ２とを有する。
【００２１】
次に、スイッチング電源回路１００の動作について説明する。
【００２２】
まず、スイッチング電源回路１００の起動時には、１次側整流回路１を介して得られた直流電圧から、トランジスタＱ１、抵抗器Ｒ１、ツェナーダイオードＤ１によって構成されている投入時用電源回路１０が、制御回路４に電力を供給する。つまり、スイッチング電源回路１００の起動時に、１次側整流回路１を介して得られた直流電圧が、抵抗器Ｒ１とツェナーダイオードＤ１とに印加され、抵抗器Ｒ１に電流が流れ、トランジスタＱ１にバイアスがかかり、トランジスタＱ１がオンする。これによって、スイッチング電源回路１００の起動時には、投入時用電源回路１０を介して、制御回路４に電力が供給される。
【００２３】
その後、制御回路４が動作し、ＦＥＴ２のスイッチングが定常動作になれば、変圧器Ｔの補助巻線Ｎ３に発生した交流電圧をダイオードＤ３が整流し、コンデンサＣ１で平滑され、直流電圧が発生する。この直流電圧が所定電圧に達すると、抵抗器Ｒ２に電流が流れ、トランジスタＱ２がオンし、このときの電圧が、制御回路４に印加され、制御回路４に電力が供給され，定常時が開始される。
【００２４】
この定常時において、投入時用電源回路１０の出力電位（トランジスタＱ１のエミッタの電位）は、ツェナーダイオードＤ１のカソード側の電位（トランジスタＱ１のベースの電位）よりも、ダイオードＤ２の順方向電圧Ｖｆ分だけ低いので、トランジスタＱ１のベース‐エミッタ間は逆バイアスになり、トランジスタＱ１がオフする。
【００２５】
したがって、ＦＥＴ２のスイッチングが定常動作になれば、制御回路４への電力供給は、定常時用電源回路２０からのみ行われる。なお、ダイオードＤ２の代わりに、複数個のダイオードを互いに直列接続した回路を使用するようにしてもよく、また、新たにツェナーダイオードを、図１中のダイオードＤ２と逆の極性で用い、投入時用電源回路１０の出力電圧と、定常時用電源回路２０の出力電圧とに差を設けるようにしてもよい。
【００２６】
次に、出力電流が軽負荷または無負荷の場合には、ＦＥＴ２のパルス幅が減少し、または、間欠動作になるので、補助巻線Ｎ３からの電圧が低下し、トランジスタＱ１のベース‐エミッタ間が順バイアスになり、トランジスタＱ１がオンし、投入時用電源回路１０から、制御回路４に電力が供給される。
【００２７】
なお、本実施例は、半導体スイッチング素子としてＦＥＴ２を用いているが、この代わりに、トランジスタまたはＩＧＢＴ等を使用するようにしてもよい。
【００２８】
上記実施例において、入力電源の投入時と出力の軽負荷または無負荷時とには、投入時用電源回路１０を介して、制御回路４に電力を供給し、ＦＥＴ２のスイッチングが定常動作しているときには、変圧器Ｔの補助巻線Ｎ３からの定常時用電源回路２０のみが制御回路４に電力を供給するので、投入時用電源回路１０における電力消費が少なく、効率を向上することができ、また、電源回路１０、２０のいずれの回路も、定電圧ドロッパ型レギュレータであるので、入出力の変動に対して安定した電力を供給することができる。
【００２９】
【発明の効果】
本発明によれば、補助巻線から供給される電源回路の供給電圧が、起動用電源回路の供給電圧よりも常に若干高い電圧に設定されているので、正常動作では、補助巻線から電力を供給するため消費電力が少なく、また、スイッチング電源回路における調整要素もなく、補助巻線の電圧が下がった場合でも、起動用電源回路から供給される電力が、遅れないので、安定した動作が継続するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施例であるスイッチング電源回路１００を示す回路図である。
【図２】従来のスイッチング電源回路２００を示す回路図である。
【符号の説明】
１…１次側整流回路、
２…ＦＥＴ、
３…２次側整流回路、
４…制御回路、
１０…投入時用電源回路、
２０…定常時用電源回路、
Ｔ…変圧器、
Ｎ３…補助巻線。
【図１】
0003611246.tif 000002
【図２】
0003611246.tif 000003