(57)【特許請求の範囲】
【請求項１】
誘電体層で覆われ、表示ライン毎に放電ギャップを挟んで配置された第１及び第２の維持電極と、前記第１及び第２の維持電極と直交する方向に配列され各交差部にて画素を形成するアドレス電極とを有し、表示データパルスを前記アドレス電極に印加すると共に走査パルスを前記第２の維持電極に印加して表示データに応じて点灯及び消灯画素を選択するアドレス期間と、前記第１及び第２の維持電極に交互に放電維持パルスを印加して前記点灯及び消灯画素を維持する維持放電期間とを用いて表示を行う面放電型プラズマディスプレイパネルの駆動方法であって、
前記第１及び第２の維持電極は、前記放電ギャップに対する配置関係が１ライン毎に交互に入れ替わるように配列されてなり、前記アドレス期間の前に全画素に対して壁電荷を一旦形成する一斉リセット期間を設けると共に前記アドレス期間において、前記表示データパルスと走査パルスにより、前記壁電荷を選択的に消去して点灯及び消灯画素を選択し、前記維持放電期間において、前記アドレス電極に前記表示データパルスと同極性のオフセット電圧を印加することを特徴とする面放電型プラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、面放電型のプラズマディスプレイパネル（ＰＤＰ）の駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大型化に伴い、薄型の表示装置が要求され、各種の薄型の表示装置が提供されている。その１つにＡＣＰＤＰが知られている。
【０００３】
係るＡＣＰＤＰは、列電極（アドレス電極）及び列電極と直交し一対にて１行（１走査ライン）を構成する行電極（維持電極）を備えており、これら列電極及び行電極対各々は放電空間に対して誘電体層で覆われており、列電極及び行電極対の各交点に放電セル（画素）が形成されている。尚、行電極は、透明電極とそれに積層されたバス電極とから構成されている。
【０００４】
図６は、係るＡＣＰＤＰの従来の各種駆動パルスの印加タイミングを示す図である。
図６において、まず、負極性のリセットパルスＲＰｘ  を全ての行電極Ｘ１  〜
Ｘｎ  に印加すると同時に、正極性のリセットパルスＲＰｙ  を全ての行電極Ｙ１  〜Ｙｎ  の各々に印加する。かかるリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。
【０００５】
次に、各行毎の画素データに対応した画素データパルスＤＰ１  〜ＤＰｎ  を順
次、列電極Ｄ１  〜Ｄｍ  に印加する。この画素データパルスＤＰ１  〜ＤＰｎ  各々の印加タイミングに同期して走査パルス（選択消去パルス）ＳＰを行電極Ｙ１  〜
Ｙｎ  へ順次印加して行く。
【０００６】
この際、かかる画素データパルスＤＰ、及び走査パルスＳＰが各々列電極及び行電極に同時に印加された放電セル（消灯画素、消灯セル）にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。
【０００７】
一方、走査パルスＳＰが印加されたものの画素データパルスＤＰが印加されない放電セル（点灯画素、点灯セル）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される（アドレス期間）。
【０００８】
次に、正極性の放電維持パルスＩＰＸ  を行電極Ｘ１  〜Ｘｎ  の各々に印加すると共に放電維持パルスＩＰＸ  の印加タイミングとはずれたタイミングにて正極性の放電維持パルスＩＰＹ  を行電極Ｙ１  〜Ｙｎ  の各々に印加する。
【０００９】
このように放電維持パルスＩＰＸ  ，ＩＰＹ  を交互に行電極対に印加され、壁電荷が残留している放電セル（点灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が消滅した放電セル（消灯画素、消灯セル）は放電発光しない（維持放電期間）。
【００１０】
次に、全ての行電極Ｙ１  〜Ｙｎ  に一斉に消去パルスＥＰを印加して全放電セル（点灯セル）の壁電荷を消去する（壁電荷消去期間）。
以上のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を１つの表示サイクルとして、これを繰り返し行うことにより、画像表示が行われる。
【００１１】
【発明が解決しようとする課題】
ところで、上記の駆動方法では、消灯セルが隣接する点灯セルの影響を受けて維持放電期間中に放電を開始してしまう場合がある。これは以下の理由によるものと推測される。
【００１２】
通常、消灯セルは、アドレス期間において選択消去放電により、列電極側には負の電荷が、また行電極側には正の電荷が蓄積される。しかしながら、あるサブフィールドの維持放電期間後の壁電荷消去期間における消去放電が不十分などの理由により、行電極Ｘ，Ｙの放電ギャップＧとは反対側の縁部に壁電荷が残留していると、この残留壁電荷に選択消去放電による壁電荷が加わり、行電極Ｘ，Ｙの放電ギャップＧとは反対側の縁部に壁電荷が偏って多く蓄積してしまう。従って、維持放電期間で誤放電が発生する維持パルスが印加される直前で消灯セルでは、陽極となる行電極Ｙ側から列電極Ｄに向う電界Ｅが強まっている（図７
（ａ）参照）。
【００１３】
行電極が１ライン毎にＸ−Ｙ，Ｙ−Ｘ，Ｘ−Ｙというように、放電ギャップに対する配置関係が１ライン毎に交互に入れ替わるように配列されている場合、点灯セルの行電極Ｙ（陽極）に隣接する消灯セルの行電極Ｙは陽極となっている。隣接する表示ラインの間隔（隣接する行電極Ｙのバス電極間の距離）が狭いほど点灯セルの維持放電による空間プライミング粒子が隣接する消灯セルに与える影響が大きくなる。
【００１４】
従って、次の放電維持パルスが行電極Ｙに印加されると、点灯セルの放電が隣接する行電極Ｙを介して隣接する消灯セルに飛び移り消灯セルの列電極と行電極Ｙとの間に不要な放電が生じる（図７（ｂ））。
【００１５】
この消灯セルにおける列電極と行電極Ｙとの間の放電により、行電極Ｙ上の壁電荷の極性が負に反転してしまい、消灯セルの行電極Ｙと行電極Ｘの間に電位差が生じてしまう（図７（ｃ））。従って、引き続き印加される放電維持パルスにより、消灯セルにおいて誤放電が生じることとなる（図７（ｄ））。
【００１６】
このような隣接する放電セルの影響は、放電セルを区画するリブの欠陥や一対の基板の位置ずれなどによりさらに大きくなり、ＰＤＰの生産歩留まりを悪化させる。また、放電セルや走査ラインピッチの縮小により、高精細化する場合、隣接する放電セル間の距離が小さくなるため、上記のような誤放電が生じやすくなる。
【００１７】
本発明は、上記の問題を解決するためになされたものであり、維持放電期間における誤放電を防止し、表示特性を向上させることを目的とする。
【００１８】
【課題を解決するための手段】
請求項１に記載の発明は、誘電体層で覆われ、表示ライン毎に放電ギャップを挟んで配置された第１及び第２の維持電極と、第１及び第２の維持電極と直交する方向に配列され各交差部にて画素を形成するアドレス電極とを有し、表示データパルスをアドレス電極に印加すると共に走査パルスを第２の維持電極に印加して表示データに応じて点灯及び消灯画素を選択するアドレス期間と、第１及び第２の維持電極に交互に放電維持パルスを印加して点灯及び消灯画素を維持する維持放電期間とを用いて表示を行う面放電型プラズマディスプレイパネルの駆動方法であって、第１及び第２の維持電極は、放電ギャップに対する配置関係が１ライン毎に交互に入れ替わるように配列されてなり、アドレス期間の前に全画素に対して壁電荷を一旦形成する一斉リセット期間を設けると共にアドレス期間において、表示データパルスと走査パルスにより、壁電荷を選択的に消去して点灯及び消灯画素を選択し、維持放電期間において、アドレス電極に前記表示データパルスと同極性のオフセット電圧を印加することを特徴とする。
【００２１】
【作用】
本発明によれば、面放電型プラズマディスプレイパネルの駆動方法の維持放電期間において、アドレス電極に表示データパルスと同極性のオフセット電圧を印加するようにしたので、このオフセット電圧の印加により、アドレス電極上の負電位が小さくなり、維持電極Ｙからアドレス電極Ｄに向う電界が弱められ、消灯セルが隣接する点灯セルの影響を受けて、維持放電期間中に放電を開始するのを防止することができる。
【００２２】
【発明の実施の形態】
図１は、本発明による駆動方法で駆動される面放電型ＰＤＰの構造を示す図である。
図１に示されるように放電空間７を介して対向配置された一対のガラス基板
１，２の表示面側のガラス基板１の内面に互いに平行に隣接配置された一対の行電極（維持電極）Ｘ，Ｙ、行電極Ｘ，Ｙを覆う壁電荷形成用の誘電体層５、誘電体層５を覆うＭｇＯからなる保護層６がそれぞれ設けられている。尚、行電極
Ｘ，Ｙは、それぞれ幅の広い帯状の透明導電膜からなる透明電極４とその導電性を補うために積層された幅の狭い帯状の金属膜からなるバス電極（金属膜）３とから構成されている。
【００２３】
一方、背面側のガラス基板２の内面上に行電極Ｘ，Ｙと交差する方向に設けられ、放電空間７を列毎に区画する障壁１０、各障壁１０間のガラス基板２上に行電極Ｘ，Ｙと交差する方向に配列された列電極（アドレス電極）Ｄ、及び各列電極、障壁の側面を覆う所定の発光色の蛍光体層８がそれぞれ設けられている。そして、放電空間７にはネオンに少量のキセノンを混合した放電ガスが封入されている。上記の列電極及び行電極対の各交点において放電セル（画素）が形成される。
【００２４】
ここで維持電極Ｘ，Ｙは、図２に示すように放電ギャップＧに対する配置関係が１ラインＬ毎に交互に入れ替わるように配列されている（Ｘ１  −Ｙ１  ，Ｙ２  −Ｘ２  ，Ｘ３  −Ｙ３  ）。
【００２５】
次に、図２の電極配置を有するＰＤＰを用いた本発明の第１の実施形態による駆動方法を図３に基づいて説明する。
ＰＤＰは、前述のように、一斉リセット期間、アドレス期間、維持放電期間、壁電荷消去期間を１つの表示サイクルとして、これを繰り返し行うことにより画像表示が行われる。
【００２６】
まず、負極性のリセットパルスＲＰｘ  を全ての行電極Ｘ１  〜Ｘｎ  に印加すると同時に、正極性のリセットパルスＲＰｙ  を全ての行電極Ｙ１  〜Ｙｎ  の各々に印加する。かかるリセットパルスの印加により、全ての放電セルに放電が生じ、荷電粒子が発生し、放電終了後各放電セルに壁電荷が蓄積形成される（一斉リセット期間）。
【００２７】
次に、各行毎の画素データに対応した画素データパルスＤＰ１  〜ＤＰｎ  を順
次、列電極Ｄ１  〜Ｄｍ  に印加する。この画素データパルスＤＰ１  〜ＤＰｎ  各々の印加タイミングに同期して走査パルス（選択消去パルス）ＳＰを行電極Ｙ１  〜
Ｙｎ  へ順次印加して行く。
【００２８】
この際、かかる画素データパルスＤＰ、及び走査パルスＳＰが各々列電極及び行電極に同時に印加された放電セル（消灯画素、消灯セル）にのみ放電が生じ上記一斉リセット期間にて形成された壁電荷が消去される。
【００２９】
一方、走査パルスＳＰが印加されたものの画素データパルスＤＰが印加されない放電セル（点灯画素、点灯セル）では上記の如き放電は生じないので上記一斉リセット期間にて形成された壁電荷はそのまま残留する。このように各放電セルの壁電荷は、画素データに応じて選択的に消去され、点灯画素及び消灯画素が選択される（アドレス期間）。
【００３０】
次に、正極性の放電維持パルスＩＰＸ  を行電極Ｘ１  〜Ｘｎ  の各々に印加すると共に放電維持パルスＩＰＸ  の印加タイミングとはずれたタイミングにて正極性の放電維持パルスＩＰＹ  を行電極Ｙ１  〜Ｙｎ  の各々に印加する。
【００３１】
このように放電維持パルスＩＰＸ  ，ＩＰＹ  を交互に行電極対に印加され、壁電荷が残留している放電セル（点灯画素、点灯セル）は放電発光を繰り返す一方壁電荷が消滅した放電セル（消灯画素、消灯セル）は放電発光しない（維持放電期間）。
【００３２】
この維持放電期間において、列電極Ｄ１  〜Ｄｍ  に画像データパルスと同特性のオフセット電圧Ｖｏｆｆを印加する。このオフセット電圧Ｖｏｆｆは消灯セルの行電極に残留していた正極性の電荷による行電極の電位と列電極の電位による電界を低下させるように作用するので、消灯セルが隣接する点灯セルの影響を受けて維持放電期間中に放電を開始してしまう誤放電を防止することができる。
【００３３】
次に、全ての行電極Ｙ１  〜Ｙｎ  に一斉に消去パルスＥＰを印加して全放電セル（点灯セル）の壁電荷を消去する（壁電荷消去期間）。
【００３４】
上述の第１の実施形態による駆動方法では、維持電極Ｘ，Ｙの放電ギャップＧに対する配置関係が１ラインＬ毎に交互に入れ替わるように配列された面放電型ＰＤＰにいわゆる選択消去アドレス法に適用した例を示したが、第１の実施形態による駆動方法を、図２の維持電極Ｘ，Ｙの配置関係に替えて図４に示すようなＸ−Ｙ，Ｘ−Ｙといったような配置関係を有するＰＤＰに適用しても、同様の作用・効果が得られる。
【００３５】
また、図５に示すように選択消去アドレス法に替えて、選択書き込みアドレス法を用いた場合にも同様の作用効果が得られるのはいうまでもない。
【００３６】
【発明の効果】
本発明によれば、面放電型プラズマディスプレイパネルの駆動方法の維持放電期間において、アドレス電極に表示データパルスと同極性のオフセット電圧を印加するようにしたので、このオフセット電圧の印加により、アドレス電極上の負電位が小さくなり、維持電極Ｙからアドレス電極Ｄに向う電界が弱められ、消灯セルが隣接する点灯セルの影響を受けて維持放電期間中に放電を開始してしまう誤放電を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による駆動方法で駆動される面放電型ＰＤＰの断面図である。
【図２】図１のＰＤＰの電極配置の一例を模式的に示す平面図である。
【図３】本発明の一実施形態による駆動方法を説明するための駆動波形を示す図である。
【図４】図１のＰＤＰの電極配置の他の例を模式的に示す平面図である。
【図５】本発明の他の実施形態による駆動方法を説明するための駆動波形を示す図である。
【図６】従来のＡＣＰＤＰの各種駆動パルスの印加タイミングを示す図である。
【図７】放電維持パルスの各印加タイミングにおける壁電荷の蓄積状態を模式的に示す断面図である。
【符号の説明】
１，２  ・・・・・  ガラス基板
３  ・・・・・  バス電極（金属膜）
４  ・・・・・  透明電極
５  ・・・・・  誘電体層
６  ・・・・・  保護層
７  ・・・・・  放電空間
８  ・・・・・  蛍光体層
１０  ・・・・・  障壁
Ｄ  ・・・・・  列電極（アドレス電極）
Ｇ  ・・・・・  放電ギャップ
ＲＰｘ  ，ＲＰｙ    ・・・・・  リセットパルス
Ｘ，Ｙ  ・・・・・  行電極（維持電極）
ＤＰ１  〜ＤＰｎ    ・・・・・  画素データパルス
Ｄ１  〜Ｄｍ    ・・・・・  列電極
ＥＰ  ・・・・・  消去パルス
ＳＰ  ・・・・・  走査パルス（選択消去パルス）
Ｌ  ・・・・・  ライン
【図１】
0003629349.tif 000002
【図２】
0003629349.tif 000003
【図３】
0003629349.tif 000004
【図４】
0003629349.tif 000005
【図５】
0003629349.tif 000006
【図６】
0003629349.tif 000007
【図７】
0003629349.tif 000008